(57)【要約】【課題】  ＭＯＳトランジスタを用いたチャージポンプ回路の出力電圧を、寄生ダイオードの制約なしに、昇圧から降圧まで制御する。【解決手段】  チャージポンプ昇圧回路を構成し、ソースを出力端子に接続するＰチャンネルＭＯＳトランジスタのバックゲートをカソードとし、出力端子をアノードとする第１のダイオード１２を設けると共に、ソースを電源端子に接続するＰチャンネルＭＯＳトランジスタのバックゲートをカソードとし電源端子をアノードとする第２のダイオード１１を設け、それぞれのバックゲートを共通に接続する。【選択図】  図１
2006050833.tif 000002
【特許請求の範囲】
【請求項１】
チャージポンプ用コンデンサを中央にして第１のトランジスタと第２のトランジスタを介して電源電圧で前記チャージポンプ用コンデンサを充電する第１区間と、前記チャージポンプ用コンデンサの一端に第３のトランジスタを介して前記電源電圧を印加するとともに前記チャージポンプ用コンデンサの他端を第４のトランジスタを介して出力端子に接続する第２区間とを繰り返して電圧変換するチャージポンプ回路であって、
前記第１のトランジスタのバックゲートの側にカソードが接続されアノードが前記出力端子の側に接続された第１のダイオードと、
前記第４のトランジスタのバックゲートの側にカソードが接続されアノードが前記電源端子に接続された第２のダイオードと
を設け、かつ前記第１のトランジスタのバックゲートと第４のトランジスタのバックゲートとを共通に接続した
チャージポンプ回路。
【請求項２】
前記出力端子にローパスフィルタを介して負荷を接続すると共に、前記負荷の端子電圧が目標電圧値に近づくように前記第１，第２，第３，第４のトランジスタの制御端子に印加するクロック信号の周波数を制御するように構成した
請求項１記載のチャージポンプ回路。
【請求項３】
前記第１と第２のダイオードをショットキーバリアダイオードとした
請求項１記載のチャージポンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック周波数を制御することにより、出力電圧を自由な昇圧値および降圧値に設定可能なチャージポンプ回路に関する。
【背景技術】
【０００２】
チャージポンプ回路は、コンデンサへの充放電を繰り返すことによって、電源電圧より高い電圧（マイナス電圧を得る場合は、電源電圧より低い電圧）を得る回路である。
（特許文献１）には、図７に示すチャージポンプ回路が記載されている。
【０００３】
これは、端子Ｔ１，Ｔ２に互いに反転クロックの関係にある制御クロックＣＬＫｓ，ＣＬＫｐを印加して、ＭＯＳトランジスタＭ１，Ｍ２，Ｍ３のオン／オフを制御することにより、コンデンサ１０３，１０６への充放電を制御し、負荷１０５に所定の電圧を印加するものである。
【０００４】
つまり、ＭＯＳトランジスタＭ１，Ｍ３がオンの時にはＭＯＳトランジスタＭ２をオフとし、ＭＯＳトランジスタＭ１，Ｍ３がオフの時にはＭＯＳトランジスタＭ２をＯＮとする状態を交互に繰り返すことにより、コンデンサ１０３，１０６を並列接続と直列接続を交互に切り換えることになり、負荷１０５に所定の電圧を印加している。
【０００５】
ＰチャンネルのＭＯＳトランジスタＭ２の寄生ダイオードＤＰ１に順方向電流が流れないように、基板バイアス（バックゲート）を電圧が高い側（ソース端子）に接続されている。
【特許文献１】特開２００２−５８２３７公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図８にＰチャンネルＭＯＳトランジスタとＮチャンネルＭＯＳトランジスタの構造図の一例を示す。ＰチャンネルＭＯＳトランジスタでは、バックゲートＢＧ２がＮ型であるためカソード、ソースＳ２およびドレインＤ２がＰ型であるためアノードとする寄生ダイオードが構成される。またＮチャンネルＭＯＳトランジスタでは、バックゲートＢＧ１がＰ型であるためアノード、ソースＳ１およびドレインＤ１がＮ型であるためカソードとする寄生ダイオードが構成される。
【０００７】
したがって通常、チャージポンプ昇圧回路で昇圧した電圧に接続されるＰチャンネルＭＯＳトランジスタのバックゲートＢＧ２は、寄生ダイオードに順方向電流が流れないようソース側に接続されるが、昇圧した出力端子の出力電圧が、電源電圧ＶＤＤより低下する場合（降圧状態の時）には、バックゲートＢＧ２の寄生ダイオードが、順方向となり、電源ＶＤＤから、降圧した出力端子へ順方向電流が流れるため、出力端子の電圧が電源電圧ＶＤＤより低い電圧には設定できない状態となる。
【０００８】
本発明は、上記の課題を解決し、チャージポンプ昇圧回路の出力電圧を電源電圧ＶＤＤより高い電圧から、電源電圧ＶＤＤより低い電圧まで設定しても、バックゲートに起因する寄生ダイオードが順方向とならず、不都合を生じないチャージポンプ昇圧回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の請求項１記載のチャージポンプ回路は、チャージポンプ用コンデンサを中央にして第１のトランジスタと第２のトランジスタを介して電源電圧で前記チャージポンプ用コンデンサを充電する第１区間と、前記チャージポンプ用コンデンサの一端に第３のトランジスタを介して前記電源電圧を印加するとともに前記チャージポンプ用コンデンサの他端を第４のトランジスタを介して出力端子に接続する第２区間とを繰り返して電圧変換するチャージポンプ回路であって、前記第１のトランジスタのバックゲートの側にカソードが接続されアノードが前記出力端子の側に接続された第１のダイオードと、前記第４のトランジスタのバックゲートの側にカソードが接続されアノードが前記電源端子に接続された第２のダイオードとを設け、かつ前記第１のトランジスタのバックゲートと第４のトランジスタのバックゲートとを共通に接続したことを特徴とする。
【００１０】
本発明の請求項２記載のチャージポンプ回路は、請求項１において、前記出力端子にローパスフィルタを介して負荷を接続すると共に、前記負荷の端子電圧が目標電圧値に近づくように前記第１，第２，第３，第４のトランジスタの制御端子に印加するクロック信号の周波数を制御するように構成したことを特徴とする。
【００１１】
本発明の請求項３記載のチャージポンプ回路は、請求項１において、前記第１と第２のダイオードをショットキーバリアダイオードとしたことを特徴とする。
【発明の効果】
【００１２】
この構成によると、チャージポンプ昇圧回路の出力電圧を電源電圧ＶＤＤより高い電圧から、電源電圧ＶＤＤより低い電圧まで設定しても、バックゲートに起因する寄生ダイオードが順方向とならず、不都合を生じないので出力電圧を広範囲な昇圧値および降圧値に設定できる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明のチャージポンプ回路を各実施の形態に基づいて説明する。
（実施の形態１）
本発明の（実施の形態１）を図１に示す。
【００１４】
このチャージポンプ回路は、コンデンサＣ２を中央にして第１のトランジスタとしてのＰチャンネルＭＯＳトランジスタ８と第２のトランジスタとしてのＮチャンネルＭＯＳトランジスタ１０を介して電源電圧ＶＤＤで前記コンデンサＣ２を充電する第１区間と、前記コンデンサＣ２の一端を第３のトランジスタとしてのＮチャンネルＭＯＳトランジスタ９を介して前記電源電圧ＶＤＤを印加するとともに前記コンデンサＣ２の他端を第４のトランジスタとしてのＰチャンネルＭＯＳトランジスタ７を介して出力端子ＶＯＵＴに接続する第２区間とを繰り返して電圧変換するよう構成されている。１３はＧＮＤである。
【００１５】
さらに、この（実施の形態１）では、前記ＰチャンネルＭＯＳトランジスタ８のバックゲートの側にカソードが接続されアノードが前記出力端子ＶＯＵＴの側に接続された第１のダイオード１２と、前記ＰチャンネルＭＯＳトランジスタ７のバックゲートの側にカソードが接続されアノードが前記電源端子ＶＤＤに接続された第２のダイオード１１とを設け、かつＰチャンネルＭＯＳトランジスタ８のバックゲートとＰチャンネルＭＯＳトランジスタ７のバックゲートとを共通に接続して構成されている。
【００１６】
具体的には、１，２，３，４は各ＭＯＳトランジスタ７，８，９，１０の制御端子としてのゲート端子で、図２に示す制御信号Ｓ１，Ｓ２，Ｓ３，Ｓ４が印加されている。
Ｓ１＝“Ｈ”，Ｓ２＝“Ｌ”，Ｓ３＝“Ｌ”，Ｓ４＝“Ｈ”の区間ｔ１（第１区間）には、ＰチャンネルＭＯＳトランジスタ７のゲート電圧は“Ｈ”の状態でＰチャンネルＭＯＳトランジスタ７のソース−ドレイン間が遮断状態になり、ＰチャンネルＭＯＳトランジスタ８のゲート電圧は“Ｌ”の状態でＰチャンネルＭＯＳトランジスタ８のソース−ドレイン間が導通状態となる。
【００１７】
ＮチャンネルＭＯＳトランジスタ９のゲート電圧は“Ｌ”の状態でＮチャンネルＭＯＳトランジスタ９のソース−ドレイン間が遮断状態になり、ＮチャンネルＭＯＳトランジスタ１０のゲート電圧は“Ｈ”の状態でＮチャンネルＭＯＳトランジスタ１０のソース−ドレイン間が導通状態になる。
【００１８】
このようにＭＯＳトランジスタ８，１０が導通状態、ＭＯＳトランジスタ７，９が遮断状態では、コンデンサＣ２が電源電圧ＶＤＤによって充電される。
次に区間ｔ２（第２区間）に状態に移行すると、区間ｔ１の状態とは逆にＭＯＳトランジスタ７，９が導通、ＭＯＳトランジスタ８，１０が遮断状態になる。
【００１９】
ＭＯＳトランジスタ８とＭＯＳトランジスタ１０が遮断状態になり、ＭＯＳトランジスタ７とＭＯＳトランジスタ９が導通状態になると、ＭＯＳトランジスタ９のソース端子の電圧は、電源電圧ＶＤＤの電圧となり、コンデンサＣ２の電圧が加算されて、出力端子ＶＯＵＴには、電源電圧ＶＤＤの２倍の電圧が生じ、この電圧によりコンデンサＣ１に電荷が蓄積される。この時、出力端子ＶＯＵＴに負荷が接続されて、負荷電流が流れるとコンデンサＣ１の電荷およびコンデンサＣ２の電荷が放電されて、出力端子ＶＯＵＴの電圧が低下していく。
【００２０】
上記の区間ｔ１，ｔ２の繰り返しによって、出力端子ＶＯＵＴの電圧は２・ＶＤＤを保持する。しかし出力端子ＶＯＵＴの負荷が重く、繰り返しの周波数が遅い場合（ゲート制御周波数が遅い場合）は、負荷電流により、コンデンサＣ２およびコンデンサＣ１の電荷が放電され、出力端子ＶＯＵＴの電圧が、２・ＶＤＤを保持できず、電圧が低下する。
【００２１】
上記の動作波形を図３に示す。
図３（ａ）はＭＯＳトランジスタのゲート印加電圧の一例であり、（ｂ）（ｃ）の波形はこの場合の出力端子ＶＯＵＴの波形と負荷への供給電圧Ｖｏの波形の一例である。ＭＯＳトランジスタのゲート印加電圧の制御周期を図３（ａ）の状態から遅くした場合を図３（ｄ）に示す。図３（ｅ）（ｆ）の波形はこの場合の出力端子ＶＯＵＴの波形と負荷への供給電圧Ｖｏの波形の一例である。
【００２２】
出力端子ＶＯＵＴの電圧が、電源電圧ＶＤＤの電圧以下に低下した場合にも、ＰチャンネルＭＯＳトランジスタのバックゲートをソース側に接続せず、電源電圧ＶＤＤをアノード、バックゲートに接続する側をカソードとするダイオード１１を接続と共に、出力端子ＶＯＵＴをアノード、バックゲートに接続する側をカソードとするダイオード１２を接続することにより、バックゲートに付随する寄生ダイオードから出力端子ＶＯＵＴへの電流は流れず、電源電圧ＶＤＤ以下に出力端子ＶＯＵＴの電圧を低下することができ、出力端子ＶＯＵＴの電圧の制御範囲拡大が可能となり、産業上の利用範囲が大きい。
【００２３】
このように、周期が遅くなると出力端子ＶＯＵＴの波形は、制御の半周期の間に負荷電流により低下し、電源電圧ＶＤＤ以下に低下する場合にも、ＰチャンネルＭＯＳトランジスタのバックゲートに付随する寄生ダイオードに順方向電流が流れることは無く、出力端子ＶＯＵＴへは電流が流れず、出力端子ＶＯＵＴの電圧が制限されることは無く、十分に低い電圧まで制御できる。
【００２４】
（実施の形態２）
図４は本発明の（実施の形態２）のチャージポンプ回路を示し、（実施の形態１）を示す図１と同じ部分は同一の符号を付けて説明する。
【００２５】
図１から新しく追加した部分は、電圧コントロール発振器（ＶＣＯ）１９と、ＶＣＯ１９の発振波形を反転するインバータ２０と、チャージポンプ出力波形のリップルを低減するローパスフィルタ１５と、基準電圧ＶＲＥＦとローパスフィルタ１５の後の電圧Ｖｏを抵抗１６，１７で分割した電圧とを比較、増幅する誤差増幅器１８で、誤差増幅器１８の出力によってＶＣＯ１９の発振周波数を制御するように制御ループが形成されている。
【００２６】
具体的には、ＶＣＯ１９への印加電圧が高くなると発振周波数が高くなり、逆に低くなるとＶＣＯ１９発振周波数が低くなる。ＶＣＯ１９の出力波形例は図２に示す波形と同じで、ＰチャンネルＭＯＳトランジスタ７のゲートには図２に示した制御信号Ｓ１が加わり、ＰチャンネルＭＯＳトランジスタ８のゲートには制御信号Ｓ２が加わり、ＮチャンネルＭＯＳトランジスタ９のゲートには制御信号Ｓ３が加わり、ＮチャンネルＭＯＳトランジスタ１０のゲートには制御信号Ｓ４が加わる。
【００２７】
上記の波形が加わることにより、本発明の図１の実施例と同じ回路構成の部分は、同じ動作を行い、出力端子ＶＯＵＴにチャージポンプの電圧が出力される。これは、ローパスフィルタ１５によりリップル電圧を低減し負荷２１に供給される。負荷に供給される電圧Ｖｏを抵抗１６，１７で分割し、分割した電圧を基準電圧ＶＲＥＦと誤差増幅器１８で比較誤差を増幅してＶＣＯ１９に入力する。例えばＰチャンネルＭＯＳトランジスタ７のゲートに入力される波形は、図３（ａ）のインバータの入力波形である。
【００２８】
出力端子ＶＯＵＴの波形は図３（ｂ）になり、ローパスフィルタ１５を通り負荷２１に供給される電圧Ｖｏの波形は図３（ｃ）になる。
この時、抵抗１６，１７で分割した電圧が基準電圧ＶＲＥＦより高いと、誤差増幅器１８の出力は図３（ｄ）のように低下し、ＶＣＯ１９の発振周波数も低下する。ＶＣＯ１９の発振周波数が低下することによって、チャージポンプの出力電圧ＶＯＵＴの波形は、図３（ｅ）に示す波形例のように電圧が低下していく。ローパスフィルタ１５を通って負荷２１に供給される電圧Ｖｏは、図３（ｆ）に示すように低下し、抵抗１６，１７で分割した電圧が、基準電圧ＶＲＥＦと等しくなるよう制御されて安定する。
【００２９】
負荷２１に供給される電圧Ｖｏを抵抗１６，１７で分割した電圧が、基準電圧ＶＲＥＦより低い場合は、上記とは逆の動作が実行され、電圧Ｖｏは上昇し、抵抗１６，１７で分割した電圧が、基準電圧ＶＲＥＦと等しくなるよう制御されて安定する動作となり、電圧Ｖoの電圧が目標値に制御される。
【００３０】
上記説明から明らかなように、負荷２１に供給される電圧Ｖｏは、抵抗１６と１７の比により設定可能で最高電圧は、チャージポンプの動作により電源電圧ＶＤＤの２倍の２ＶＤＤから基準電圧ＶＲＥＦまで広範囲に設定可能であり、自由度が大きい。
【００３１】
（実施の形態３）
図５は本発明の（実施の形態３）を示し、図１と同じ部分には、同一の符号を付けて説明する。図１との相違点は、チャージポンプ用コンデンサＣ３を追加し、コンデンサＣ３への電荷を制御するＭＯＳトランジスタの３０，３１，３２，３３を追加した構成である。
【００３２】
初め、ＰチャンネルＭＯＳトランジスタ７のゲート端子３４を“Ｈ”、ＮチャンネルＭＯＳトランジスタ１０のゲート端子３５を“Ｈ”、ＰチャンネルＭＯＳトランジスタ８のゲート端子３６を“Ｌ”、ＰチャンネルＭＯＳトランジスタ３０のゲート端子３７を“Ｌ”、ＰチャンネルＭＯＳトランジスタ３１のゲート端子３８を“Ｈ”、ＰチャンネルＭＯＳトランジスタ３３のゲート端子３９を“Ｈ”、ＮチャンネルＭＯＳトランジスタ３２のゲート端子４０を“Ｈ”に設定する。
【００３３】
上記の設定は、図６に示す制御信号波形の区間ｔ１の状態で、ＭＯＳトランジスタのゲート端子３４〜４０には、制御信号Ｓ３４〜Ｓ４０が印加される。その結果、ＭＯＳトランジスタ８，１０，３０，３２が導通状態、ＭＯＳトランジスタ７，３１，３３は遮断状態となりコンデンサＣ２，Ｃ３に電源電圧ＶＤＤの電荷が充電される。
【００３４】
次に、区間ｔ２ではそれぞれの状態が反転し、ＭＯＳトランジスタ７，３１，３３が導通、ＭＯＳトランジスタ８，１０，３０，３２は遮断状態にり、出力端子ＶＯＵＴには、電源電圧ＶＤＤからコンデンサＣ２，Ｃ３の電荷が玉突き状態に集積され、電源電圧ＶＤＤの３倍の電圧に制御される。また、ＰチャンネルＭＯＳトランジスタのバックゲートに接続するダイオード１１Ａ，１２Ａにショットキーバリアダイオードを選択すれば、順方向電圧が小さくバックゲートの電圧を、より高く設定でき、寄生動作の防止効果が大きい。
【００３５】
上記説明より明らかな様に、図５では出力端子ＶＯＵＴに電源電圧ＶＤＤの３倍の電圧３・ＶＤＤが得られる。図５の構成を図４の構成システムに応用すれば、負荷電流が流れ、出力端子ＶＯＵＴの電圧が低下する場合、図６に示す制御信号の周波数を高める動作を実行し、図３に示す動作説明より明らかな様に出力端子ＶＯＵＴの電圧を一定に制御するよう動作する。また、出力端子ＶＯＵＴの制御範囲は、電源電圧ＶＤＤの３倍の電圧まで広くでき、産業上の利用価値が高い。
【００３６】
上記の実施の形態では、２倍昇圧のチャージポンプや３倍昇圧のチャージポンプの例を示したが、昇圧倍率は何倍でも良く、またマイナス電位を作る反転倍率でも良い。
上記の各実施の形態においても、ダイオード１１，１２にショットキーバリアダイオードを選択すれば、順方向電圧が小さくバックゲートの電圧を、より高く設定でき、寄生動作の防止効果が大きい。
【産業上の利用可能性】
【００３７】
本発明は、チャージポンプ昇圧回路を用いて、出力電圧を自由で広範囲な昇圧値および降圧値に設定できる安定化電源として有用である。
【図面の簡単な説明】
【００３８】
【図１】本発明の（実施の形態１）のチャージポンプ回路の構成図
【図２】同実施の形態の各ゲートに入力する制御信号の波形図
【図３】同実施の形態のタイミングチャート
【図４】本発明の（実施の形態２）のチャージポンプ回路の構成図
【図５】本発明の（実施の形態３）のチャージポンプ回路の構成図
【図６】同実施の形態の各ゲートに入力する制御信号の波形図
【図７】従来のチャージポンプ回路の構成図
【図８】ＮチャンネルＭＯＳトランジスタとＰチャンネルＭＯＳトランジスタの構造図
【符号の説明】
【００３９】
Ｃ２，Ｃ３    チャージポンプ用コンデンサ
７    ＰチャンネルＭＯＳトランジスタ（第４のトランジスタ）
８    ＰチャンネルＭＯＳトランジスタ（第１のトランジスタ）
９    ＮチャンネルＭＯＳトランジスタ（第３のトランジスタ）
１０    ＮチャンネルＭＯＳトランジスタ（第２のトランジスタ）
１１    第２のダイオード
１２    第１のダイオード
１３    ＧＮＤ
１５    ローパスフィルタ
１８    誤差増幅器
１９    電圧コントロール発振器（ＶＣＯ）
２０    インバータ
２１    負荷
ＶＤＤ    電源電圧
ｔ１    コンデンサＣ２を充電する第１区間
ｔ２    第２区間
ＶＯＵＴ    出力端子
Ｓ１〜Ｓ４，Ｓ３４〜Ｓ４０    制御信号
ＶＲＥＦ    基準電圧
Ｖｏ    負荷２１に供給される電圧
【図１】
2006050833.tif 000003
【図２】
2006050833.tif 000004
【図３】
2006050833.tif 000005
【図４】
2006050833.tif 000006
【図５】
2006050833.tif 000007
【図６】
2006050833.tif 000008
【図７】
2006050833.tif 000009
【図８】
2006050833.tif 000010