(57)【要約】【課題】ＦＥＤパネル前面において均一な画像を表示する表示装置及びその製造方法【解決手段】信号配線１５と薄膜走査配線１４に接続されたＭＩＭ素子１２とが形成されたガラス基板１１、ＭＩＭ素子１２からの電子線３１により発光２２する蛍光体層２５が形成された対向基板２４とを備えた表示装置及びその製造方法において、薄膜走査配線１４及び上部電極１３上に、別途フィルム基板に形成された低抵抗の配線パターンを転写することで、低抵抗の走査配線バス２１を導電接着層２０によって固着する。【選択図】図１
2006120467.tif 000002
【特許請求の範囲】
【請求項１】
多数の信号配線と、この信号配線と交差する多数の走査配線と、これら信号配線と走査配線とに接続された多数の電子放出素子とが形成された基板と、
前記電子放出素子に対向して蛍光体層が形成された対向基板とを備えた表示装置において、
前記走査配線は、フィルム基板に形成された配線パターンが転写されて接着層により固着されていることを特徴とする表示装置
【請求項２】
請求項１に記載の表示装置において、
前記走査配線は、薄膜走査配線と走査配線バスとの積層構造であることを特徴とする表示装置
【請求項３】
請求項１に記載の表示装置において、
前記走査配線は、走査配線バスのみであることを特徴とする表示装置
【請求項４】
請求項２，３に記載の表示装置において、
前記走査配線バスには、凹み部を設けていることを特徴とする表示装置
【請求項５】
多数の信号配線と、この信号配線と交差する多数の走査配線と、これら信号配線と走査配線とに接続された多数の電子放出素子とが形成された基板と、
前記電子放出素子に対向して蛍光体層が形成された対向基板とを備えた表示装置の製造方法において、
前記走査配線を、フィルム基板に形成された配線パターンを転写して形成することを特徴とする表示装置の製造方法
【請求項６】
請求項５に記載の表示装置の製造方法において、
前記配線パターンの転写は、配線パターンのピッチ方向にフィルム基板を引き伸ばして行うことを特徴とする表示装置の製造方法
【請求項７】
請求項５に記載の表示装置の製造方法において、
前記走査配線を分離する分離構造が、フィルム基板に形成された金属分離層及び粘着層を転写して形成され、後に剥離されることを特徴とする表示装置の製造方法
【請求項８】
請求項５に記載の表示装置の製造方法において、
前記蛍光体層が、フィルム基板に形成された蛍光体分離層及び接着層を対向基板に転写した後に形成されることを特徴とする表示装置の製造方法
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス状に配置された複数の電子放出素子から放出される電子ビームで蛍光面を発光させ，画像を表示する表示装置及びその製造方法に関する。
【背景技術】
【０００２】
電子放出素子として金属／絶縁体／金属（ＭＩＭ：Metal Insulator Metal）や表面導電型（ＳＥＤ：Surface conductive Electron Emission display）などの電流駆動型を用いたＦＥＤ(Field Emission Display)表示装置は、走査配線を順次選択し、発光させる線順次走査方式で駆動する。走査配線一本分のＭＩＭ画素全ての電流が、走査配線に同時に流れるため、走査配線のピーク電流は１００ｍＡ〜２００ｍＡである。
【０００３】
ＭＩＭ画素の階調制御方式として電圧階調方式は、駆動回路が簡単になり、また、駆動回路の電力も少なくてすむ利点がある。しかし、走査配線の電圧降下により、走査配線の端部から中央部になるにつれて電圧降下が発生し、中央部のＭＩＭ画素の電圧が降下するため中央部の輝度が低下する。
【０００４】
具体的には、走査配線の抵抗が１０Ωでは、電圧降下は１〜２Ｖとなり、白−黒の階調に対応する電圧であるＭＩＭ輝度変調電圧範囲が、高々３Ｖ程度であるため中央部の輝度が大幅に低下する。
【０００５】
さらに、画素を高精細化して、走査配線に接続するＭＩＭ画素数が増えた場合、輝度を高くする場合には、走査配線を流れる電流が増大する。また、ＦＥＤパネルの大型化により、走査配線が長くなる場合には、走査配線の抵抗が増大する。以上のような理由で、電圧降下が顕著になるため、面内での輝度分布が低下する。このように、ＭＩＭＦＥＤにおいて、走査配線は低抵抗であることが極めて重要である。
【０００６】
従来は、走査配線として、スパッタなどで金属膜を成膜しており、１〜１０μｍと厚く形成する必要があり、成膜時間やエッチングに時間を要し、また、コストも高い。
【０００７】
下記特許文献１には、走査配線の抵抗を低減するため、金属銅箔をエッチングして、走査配線パターンと同じピッチの帯状金属箔配線を形成し、この帯状金属箔配線を走査配線に重ね合わせて、スペーサで押し付けることにより走査配線と導通させたＦＥＤ表示装置が記載されている。
【０００８】
また、下記特許文献２には、フィルム状支持基板上に、厚さ２０μｍ〜３００μｍの電着薄膜の文字パターンを形成し、この文字パターンを時計用表示板に転写する方法が記載されている。
【０００９】
【特許文献１】特開２００２−３３０６１号公報
【特許文献２】特開平７−３２３６５４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記特許文献１において、以下の課題（１）ないし（７）については記載されていない。
【００１１】
（１）膜厚０．１ｍｍ〜０．１５ｍｍの帯状金属箔配線に張力を付加した状態で、この膜厚の厚い帯状金属箔配線を走査配線に重ねるため、膜厚の厚い帯状金属箔配線に、陽極から放電する可能性がある。
【００１２】
（２）走査配線と帯状金属箔配線とを、スペーサで押し付けて密着させているため、全ての帯状金属箔配線上にスペーサを配置する必要がある。
【００１３】
（３）スペーサで押圧された帯状金属箔配線のへりは、走査配線に密着しておらず、走査配線から離れて、真空空間に突き出た形状になり、電界集中により高電位の陽極から放電し、電源や走査配線駆動回路を破壊する可能性がある。
【００１４】
（４）帯状金属箔配線は、真空空間においてスペーサで押圧されているので、真空封止部外の端子部分では、押圧されていないため、端子部と外部回路との低抵抗接続について配慮されていない。
【００１５】
（５）帯状金属箔配線は、スペーサで固定されるため、当初は固定されておらず、スペーサを配置、固定する作業中に、帯状金属箔配線や走査配線とスペーサが位置ずれを起こさないようにするなど、パネルの組み立て作業が煩雑である。
【００１６】
（６）スペーサと帯状金属箔配線は、押し付けで接触しており、電気導通接触が十分とはいえず、陽極基板に印加した高電位により、スペーサが帯電し、電子線の直進が妨げられる可能性がある。
【００１７】
（７）スペーサは、走査配線幅より狭く、帯状金属箔配線は走査配線幅の一部分しか走査配線と接触しないので、接触部分に電流が集中し、帯状金属箔配線及び走査配線の電流が均一にならない可能性がある。
【００１８】
また、上記特許文献２において、多数の走査線配線バスパターンを高精度にアライメントして一括転写形成すること、また、走査線配線バスと薄膜走査配線とを導電させること、さらに、複数の電子放出素子を配置した表示装置に応用することは記載されていない。
【００１９】
そこで、本発明は、フィルム基板上に形成した低抵抗の複数の配線パターンを一括転写して、複数の電子放出素子を選択する走査配線とすることによって、ＦＥＤパネル前面において均一な画像を表示する表示装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２０】
信号配線とＭＩＭ素子を形成したガラス基板上に、多数の走査配線バスを、接着層により貼り付けて、低抵抗の走査配線を備えたＦＥＤパネルを形成する。
【００２１】
この多数の走査配線バスは、低抵抗の金属を選択的にメッキなどによりフィルム基板上に、多数の配線パターンを一括形成し、この配線パターンの表面に形成した接着層を用いて転写法により、形成される。この方法により、放電しない厚み範囲（２０−３００μｍ）の走査配線バスを、下地の薄膜走査配線上に密着して形成でき、放電のない高信頼のＦＥＤパネルが形成できる。
【００２２】
また、走査配線を走査配線バスのみで構成する場合、接着層に低融点ガラスなどの非金属の無機成分を混合することにより強固な貼り付け、構成が簡単で、組み立ての容易な高信頼性走査配線を得ることができる。
【００２３】
配線パターンをフィルム基板上に形成する際に、ガラス基板の薄膜走査配線ピッチよりもやや狭いピッチで形成する。そして、フィルム基板を配線パターンのピッチ方向に引き伸ばしながら、配線パターンと薄膜走査配線とのピッチ及び位置を、フィルム基板に設けたアライメントマークとガラス基板に設けたターゲットマークとを用いて合わる。
【発明の効果】
【００２４】
多数の走査配線バスを薄膜走査配線上に一括転写形成できる。また、走査配線バス及び薄膜走査配線からなる走査配線の抵抗は十分に低く、例えば、対角４０インチ、７２０×１２８０画素の大型ＦＥＤパネルにおいて、走査配線幅６００μｍ、膜厚８０μｍのＣｕ配線にて、０．５Ω以下の低抵抗の走査配線が一括転写形成できる。
【００２５】
なお、２０インチを超えるＦＥＤパネルにおいて、ＸＧＡ以上の精細度、電流放出効率が１０％以下、５００ｃｄ／ｍ2以上の輝度を得る場合、走査配線幅１００μｍ以下のＦＥＤパネルでは、アルミニウム（Ａｌ）５μｍ、銅（Ｃｕ）３μｍ以下の膜厚では、配線の電流密度は１０-5Ａ／ｃｍ2を超えてしまい、エレクトロマイグレーションの発生による走査配線の短絡や断線により、信頼性が著しく低下するが、本発明によって、これが解消し、信頼性が大幅に向上する。
【００２６】
また、走査配線バスの幅全面が薄膜走査配線と接触しており、薄膜走査配線と走査配線バスとのいずれも断面内の電流分布が均一であり、走査配線全域に亘り、安定した抵抗低での接続が可能であり、エレクトロマイグレーションの発生がないから、寿命、信頼性の優れた走査配線構造を形成できる。
【００２７】
さらに、走査配線バスは接着により薄膜走査配線と密着しており、高電位の陽極からの放電がない。
【００２８】
また、走査配線バスは、薄膜走査配線上又は単独で基板上に固定されており、真空封止領域での端子部の信頼性が高く、また、外部回路との接続精度も高い。
【００２９】
さらに、薄膜走査配線と走査配線バスとは接着固定されているから、スペーサにより走査配線バスを押し付ける必要がないので、スペーサは任意の走査配線上にのみ配置すればよく、大幅にスペーサの数量を低減でき、部品点数を大幅に低減できる。
【００３０】
また、スペーサと走査配線バスは接着層を介して接触しており、スペーサに帯電することがなく、電子線が良好に直進することができる。
【００３１】
さらに、スペーサを配置、固定する際に、表示領域の走査配線バスは固定されており、作業中に走査配線バスとスペーサの位置ずれを起こすことがなく、高精度の組み立てが可能で、また、作業性も高い。
【００３２】
以上、本発明においては、大型、高精細、高輝度ＦＥＤパネルにおいて、走査配線抵抗の低減が実現でき、走査配線の電流密度が低下し、寿命、信頼性が向上する。
【発明を実施するための最良の形態】
【００３３】
以下、図面を用いて、本発明の実施例を説明する。
【実施例１】
【００３４】
図１は、ＦＥＤパネル１０の断面構造であって、ガラス基板１１に、ＭＩＭ素子１２からなる多数の画素をマトリクス状に形成する。
【００３５】
このＭＩＭ素子１２の上部電極１３は、薄膜走査配線１４を覆うように形成され、この上部電極１３とＭＩＭ素子１２の下部電極としての信号配線１５との間には、ＭＩＭ絶縁層１６が形成されている。
【００３６】
これら信号配線１５と薄膜走査配線１４とは、層間絶縁層１７によって絶縁され、ＦＥＤパネル１０の外部とＦＰＣ(Flexible Print circuit)１８で接続されている。
【００３７】
薄膜走査配線１４は、段差のある２層の導電層からなり、この分離部１９によりＭＩＭ素子１２の上部電極１３を形成する際に、上部電極１３が、自己整合的に薄膜走査配線１４を覆い、この分離部１９で分離され、隣接する上部電極で覆われた薄膜走査配線１４と接触することなく、独立して形成される。
【００３８】
この上部電極１３で覆われた薄膜走査配線１４上に、本発明に係る導電接着層２０を有する低抵抗の走査配線バス２１を配置する。さらに、走査配線バス２１上に、スペーサ接着剤２２を介してスペーサ２３が１走査配線バス毎に配置され、また、スペーサ２３は他方のスペーサ接着剤２２を介して対向基板２４に密着固定される。
【００３９】
また、対向基板２４に、ＭＩＭ素子１２に対向して蛍光体層２５を形成し、それ以外の領域にブラックマトリクス２６を形成する。これら蛍光体層２５及びブラックマトリクス２６上に陽極２７を形成する。
【００４０】
対向基板２４とガラス基板１１とは、周辺の封止領域２８の封止接着剤２９及び枠スペーサ３０により、密着固定される。
【００４１】
ＦＥＤパネル１０内部は高真空に保たれており、薄膜走査配線１４と信号配線１５との間にパルス電圧を印加してＭＩＭ素子１２に電流を流すことにより真空中に電子線３１を放出し、３ｋＶ〜２０ｋＶを陽極２７に印加して電子線３１を加速して蛍光体層２５に照射し蛍光体の発光３２を得る。
【００４２】
図２は、ＦＥＤパネル１０を用いて構成したＦＥＤ表示装置４０の概略構成であって、ＦＥＤパネル１０の周囲に設けた信号配線駆動回路４１と走査配線駆動回路４２を、それぞれ多数の信号配線１５と、この信号配線１５と交差する多数の走査配線４３に接続し、走査配線駆動回路４２により選択された走査配線４３に対応する信号を、信号配線駆動回路４１が信号配線１５を介して、供給することで、信号配線１５と走査配線４３とに接続されたＭＩＭ素子１２を線順次方式で駆動する。また、陽極２７に接続した高圧電源４４により加速電圧を印加する。
【００４３】
走査配線４３は、薄膜走査配線１４、上部電極１３及び走査配線バス２１の積層構造であって、ガラス基板１１の端部まで引き出されており、ＦＰＣ１８を介して走査配線駆動回路４２と接続することにより、走査配線４３のみでなく走査配線駆動回路４２とＦＥＤパネル１０との間も低抵抗に接続することができる。画素部４５の拡大図を図３に示す。
【００４４】
図３は、画素部４５の上面図であって、信号配線１５上にはＭＩＭ素子１２を配置し、直行するように走査配線４３を配置する。Ａ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’の断面図を図４，５，６に示す。
【００４５】
図４、５、６は、図３に示すＡ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’部の断面構造であって、図１，２で説明した符号を用いている。特に、図６にしめすように、走査配線バス２１の上面の角部５１を丸めることにより、高さが高い走査配線バス２１の電界が緩和できて陽極２７からの放電を防ぐことができる。また、走査配線バス２１の上辺に長手方向に溝部５２を設けることによりスペーサ２３を安定して配置することができる。
【００４６】
ここで、ガラス基板１１の製造プロセスの概略を説明する。ガラス基板１１上に、スパッタ法により３００ｎｍのアルミニウム（Ａｌ）薄膜を形成し、ホトリソグラフィー法にてウェットエッチング法を用いて加工して信号配線１５を形成する。
【００４７】
次に、ＳｉＮ薄膜をスパッタ法又はプラズマＣＶＤ法により形成し、その後、ＭＩＭ素子１２部分を開口する。ＭＩＭ絶縁層１６は、信号配線１５のＳｉＮ薄膜の開口部を陽極酸化又はスパッタ成膜とホトリソ加工法により、酸化アルミ層として形成する。
【００４８】
次に、薄膜走査配線１４を形成する。薄膜走査配線１４は下層をＣｒ、上層をＡｌで形成する。なお、さらにＣｒ、Ｍｏ、Ｗ及びこれらの合金の薄膜を追加した３層構造でもよい。表面にＣｒ層を追加することより、フリットガラスなどを封止接着剤として用いた場合に接着剤とのなじみが良好であり安定で良好な封止ができ、パネル内部の真空度が向上し、放電を防ぐことができる。加工はホトリソグラフィー法により加工する。
【００４９】
次に、Ｉｒ、Ａｕからなる上部電極１３をスパッタ法により形成する。薄膜走査配線１４は２層構造であり、下層の配線幅は上層の配線幅よりも狭い分離部１９を有しており、この幅の差を用いて上部電極１３を段切れさせることにより、上部電極１３を走査配線４３ごとに分離する構成となっている。ウェットエッチング法により、かような分離部１９を形成することができる。
【００５０】
このようにして形成したガラス基板１１側の薄膜走査配線１４上に、導電性接着層２０により走査配線バス２１を接着する。走査配線バス２１は薄膜走査配線１４よりも厚く、厚さで２０〜３００μｍであり、Ｃｕ、Ｎｉ、Ａｇ、Ａｕなどの低抵抗で電着又はメッキで形成可能な金属からなる。
【００５１】
なお、走査配線バス２１の材質としては、ガラス基板１１との膨張率がおおむね同一の合金が望ましい。Ｎｉ、Ｆｅ、Ｃｏ合金及びＣｕ、Ａｇ、Ａｕを加えた低抵抗化した合金を用いることにより、低膨張かつ低抵抗の合金を用いると組立工程での高温度プロセス中にガラス基板１１のそりや剥離がない。
【００５２】
また、導電性接着層２０は、接着時に粘着性があり、仮固定ができ、後の高温工程で固形化し安定した固着ができるものを用いる。例えば，導電性粒子、フリットガラスの混合物に有機又は無機のバインダを添加した材料を用いることができる。
【００５３】
バインダ成分により、貼り付け時に粘着性を示し、容易に走査バス配線２１を薄膜走査配線１４に固定することができ、焼成後には、バインダが蒸発して導電性が向上するとともに、フリット成分により強固に固定できる。導電性粒子としてはＡｇ、Ａｕ、Ｃｕ、Ｎｉなどの微粒子がよく、バインダとしては、樹脂、水ガラスなどを用いればよい。
【００５４】
組み立てる際には、まず、スペーサ２３を対向基板２４に導電性を有するスペーサ接着層２２を塗布した後、高温にて接着層を溶融固化することにより接着させる。
【００５５】
最後に対向基板２４上のスペーサ２３の上面にスペーサ接着層２２を塗布し、ガラス基板１１と位置合わせを行い、スペーサ２３がスペーサ接着層２２を介して、走査配線バス２１に接触する状態で張り合わせ、スペーサ接着層２２、走査配線バス２１、枠スペーサ３０の封止接着剤２９を高温にて溶融させることにより接着し、ＦＥＤパネル１０ができ、ＦＰＣ１８により駆動回路４１，４２を接続し、また、高圧電源４４を接続してＦＥＤ表示装置４０が完成する。
【００５６】
図７ないし図１０は、走査配線バス２１を形成し、転写するプロセスの説明図である。図７は、ストライプ状の配線パターン７１及びアライメントマーク７２を形成したフィルム基板７０である。
【００５７】
図８は、配線パターン７１の断面図であって、フィルム基板７０上に形成された、仮固定接着固定層７３、走査配線バス２１及び導電接着層２０の積層構造からなる。
【００５８】
この配線パターン７１をガラス基板１１に形成した薄膜走査配線１４と誤差１０μｍ以下で貼り付ける必要があるが、フィルム基板７０は、温度、外力により伸縮するため、位置精度を高める必要がある。以下、精度よく張りあわせをする方法を説明する。
【００５９】
図９に示すように、フィルム基板７０上に形成するアライメントマーク７２と配線パターン７１を、配線パターン７１のピッチ方向に、ガラス基板１１上の薄膜走査配線１４のパターンよりも僅かだけ狭く形成し、フィルム基板７０を引き伸ばして、ガラス基板１１上に設けたターゲットマーク７４に重なるようにアライメントし、貼り付けることにより、ピッチ方向に高精度で位置合わせ、貼り付けることができる。
【００６０】
貼り付けの際には、図１０に示すように、冶具７５によりフィルム基板７０の両端を上下から挟み込むことでフィルム基板７０を固定し、左右の冶具７５間で引っ張るテンションをかけ、フィルム基板７０を伸ばす機構により実現できる。この他、フィルム基板７０の温度を上げるなどの他の方法でフィルム基板７０を伸ばしてもよい。こうしてフィルム基板７０を１軸方向に延伸した状態でフィルム基板７０上のアライメントマーク７２と、ガラス基板１１上のターゲットマーク７４が重なるように位置合わせすればよい。
【００６１】
以上説明したように、ガラス基板１１上には、Ａｌからなる信号配線１５、ＳｉＮからなる層間絶縁層１７、Ｃｒ，Ａｌ積層構造からなる薄膜走査配線１４、酸化アルミからなるＭＩＭ絶縁層１６、Ａｕ，Ｉｒ積層薄膜による上部電極１３からなるＭＩＭ素子１２を順次形成した後、導電性接着層２０を介して走査配線バス２１を薄膜走査配線１４上に貼り付け固着する。走査配線バス２１上には、導電性を付加したフリットガラスからなるスペーサ接着層２２によりスペーサ２３を接着する。
【実施例２】
【００６２】
図１１は、実施例１における薄膜走査配線１４の構造を簡略化した構成図であって、実施例１の図１に比べ、薄膜走査配線１４を単層とし、この薄膜走査配線１４の一方の端部よりもはみ出すように、走査配線バス２１の一方の端部を配置する。この配置により生じる段差を有する分離部１９によって、薄膜走査配線１４及び走査配線バス２１上に形成する上部電極１３の段切れを起こし、上部配線１３の分離を行った構造である。こうすることにより、薄膜走査配線１４を１層で構成できるため工程が簡略化できる利点がある。
【実施例３】
【００６３】
図１２は、実施例１における薄膜走査配線１４を走査配線バス２１のみで構成した簡略構造図であって、実施例１の図１に比べ、薄膜走査配線１４を省略し、走査配線バス２１のみで走査配線４３を形成した構成である。
【００６４】
本実施例においては、薄膜走査配線１４を形成しなくてよいため、工程を大幅に簡略化できる。このとき、上部電極１３を走査配線４３ごとに分離するため、走査配線４３に平行に配置したレジストパタンによる分離層８１を設けて段差を形成し、段切れを発生させる。
【００６５】
この分離層８１は、上部電極１３の形成後に剥離すれば、さらに確実に上部電極１３を分離することができる。また、分離層８１を設ける代わりに、層間絶縁膜１７を加工して走査配線バス２１と平行に凹み部を設けることにより分離してもよい。
【００６６】
また、この構成では走査配線バス２１を貼り付けるための耐熱性接着層８２は、導電性、絶縁性のいずれでもよく、耐熱性接着層８２を走査配線バス２１よりも、はみ出したように形成することにより、走査配線バス２１及びＭＩＭ素子１２上に形成する上部電極１３は、走査配線バス２１とＭＩＭ素子１２とは良好な導通状態で接続することができる。
【実施例４】
【００６７】
図１３ないし図１８は、走査配線４３間の容量を低減する構成であって、図１３に示すように、走査配線バス２１に凹み部を設けて形成し、凸部にのみ耐熱性接着層８２を形成する。この凹み部は精密プレスにより形成できる。
【００６８】
図１４は、走査配線バス２１を配置した図２に示す画素部４５の平面図であって、図３に対応するが、信号配線１５がＭＩＭ素子１２の周辺以外の部分で狭くしてあり、断面Ｃ−Ｃ’の位置が異なる。Ａ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’の断面図を図１５，１６，１７に示す。図１５は、図３のＡ−Ａ’断面図と同じである。
【００６９】
図１６に示すように、信号配線１５は走査配線バス２１の凹み分と、耐熱性接着層８２の厚さにより隙間が生じ、走査配線バス２１と信号配線１５との層間容量が低下し、配線遅延による画像の乱れがなく、表示装置を大型化できる。また、図５に示すような走査配線バス２１と信号配線１５との交差部の欠陥が激減し、欠陥のない良好な表示が得られる。走査配線バス２１が信号配線１５よりも十分厚い構造であるためにこの構成が実現できる。
【００７０】
図１７は、図６に示す走査配線４３が、走査配線バス２１のみで構成され、また、分離層８１が設けられている。スペーサ２３はその両端のスペーサ接着層２２で固着されている。
【００７１】
なお、図１６に示す構成に代えて、図１８に示すように、耐熱性接着層８２の膜厚が信号配線１５の膜厚よりも厚い場合は、走査配線バス２１の凹みがなくても、耐熱性接着層８２のみを部分的に形成することによっても同様の効果が得られる。この場合、凹みが不要であり容易に低容量、欠陥が少ない表示を得ることができる。
【実施例５】
【００７２】
以上、走査配線バス２１に、図７，８に示す金属の配線パターン７１を貼り付けて形成する構成を説明したが、同様のプロセスでＦＥＤ表示装置４０に適用する構成として、上部電極１３を分離する分離構造の実施例を示す。実施例３において示した分離層８１のパターンの代わりに金属の分離パターンを転写して用いる。
【００７３】
図１９は、分離構造としての金属分離層９１及び粘着層９２の断面図であって、図１７に対応するが、走査配線バス２１を形成した後に、金属分離層９１を粘着層９２で貼り付ける。金属分離層９１及び粘着層９２の高さは走査配線バス２１よりも高くし、上部電極１３を形成した後に、分離構造を剥離することにより上部電極１３を分離する。このとき、金属分離層９１を貼り付けた粘着層９２から剥離する。若干の粘着層９２が残留しても上部電極１３は分離できており支障はない。
【実施例６】
【００７４】
図２０は、蛍光体分離層９５及び接着層９６の断面図であって、図７，８に示す金属の配線パターン７１を用いて、蛍光体分離層９５を対向基板２１に接着層９６で貼り付ける。図７，８に示す金属の配線パターン７１は、厚さ３００μｍまでの膜厚が形成できるので、厚膜の蛍光体層２５の膜厚よりも厚い蛍光体分離層９５が形成できる。
【００７５】
蛍光体層２５は、スクリーン印刷で形成する場合に、印刷精度が低くても蛍光体分離層９５により、ドットごとに完全に分離できるので、混色がない高精細のＦＥＤ表示装置４０が形成できる。
【００７６】
また、蛍光体層２５の形成方式として、感光性樹脂を含むスラリを塗布し、露光する場合には、この蛍光体分離層９５が遮光性を有するので、ガラス基板１１側から露光することにより、蛍光体分離層９５がない開口部のみの蛍光体が固化してパターニング、すなわち、セルフアライメントにより形成できる。露光後に未感光のスラリを洗い流すことにより精度よくパタンニングできる。
【００７７】
このように、蛍光体層２５を形成したのち、陽極２７となるアルミの薄膜を蒸着する。蛍光体分離層９５は、抵抗が極めて低いので、アルミ層が薄くても蛍光体への帯電を防ぎ、高輝度表示できる。
【００７８】
また、蛍光体層２５の側面への発光も反射して取り出すことができるので正面方向の輝度が高くなる効果がある。さらに、蛍光体層２５の膜厚が、ドット内で均一になるので画素内の輝度が均一になり、蛍光体の寿命が長くなり、蛍光体励起強度を高めることができパネルの効率が高まる。
【００７９】
いずれも、金属の蛍光体分離層９５を用いると、ガラス基板１１の反対側に円偏光フィルタ９７を配置することにより、蛍光体分離層９５の反射を抑えることができ、明るいところで良好なコントラストが得られる利点がある。
【図面の簡単な説明】
【００８０】
【図１】本発明に係るＦＥＤパネルの断面構造の概略図
【図２】本発明に係るＦＥＤ表示装置の断面構造の概略図
【図３】図２に示す画素部４５の拡大図
【図４】図３のＡ−Ａ’線に沿った断面図
【図５】図３のＢ−Ｂ'線に沿った断面図
【図６】図３のＣ−Ｃ'線に沿った断面図
【図７】本発明に係るフィルム基板７０の構成図
【図８】配線パターン７１の断面図
【図９】配線パターン７１の転写プロセス図
【図１０】冶具７５を用いた転写プロセス図
【図１１】薄膜走査配線１４の構造を簡略化した構成図
【図１２】薄膜走査配線１４を走査配線バス２１のみで構成した簡略構造図
【図１３】低容量走査配線バス２１の構成図
【図１４】低容量走査配線バス２１を配置した図２に示す画素部４５の平面図
【図１５】図１４のＡ−Ａ’線に沿った断面図
【図１６】図１４のＢ−Ｂ'線に沿った断面図
【図１７】図１４のＣ−Ｃ'線に沿った断面図
【図１８】図１６の耐熱性接着層８２を厚くした場合の断面図
【図１９】分離構造としての金属分離層９１及び粘着層９２の断面図
【図２０】蛍光体分離層９５及び接着層９６の断面図
【符号の説明】
【００８１】
１０…ＦＥＤパネル、１１…ガラス基板、１２…ＭＩＭ素子、１３…上部電極、１４…薄膜走査配線、１５…信号配線、１６…ＭＩＭ絶縁層、１７…層間絶縁層、１８…ＦＰＣ、１９…分離部、２０…導電接着層、２１…走査配線バス、２２…スペーサ接着剤、２３…スペーサ接着剤、２４…対向基板、２５…蛍光体層、２６…ブラックマトリクス、２７…陽極、２８…封止領域、２９…封止接着剤、３０…枠スペーサ、３１…電子線、３２…発光、４０…ＦＥＤ表示装置、４１…信号配線駆動回路、４２…走査配線駆動回路、４３…走査配線、４４…高圧電源、４５…画素、５１…角部、５２…溝部、７０…フィルム基板、７１…配線パターン、７２…アライメントマーク、７３…仮固定接着固定層、７４…ターゲットマーク、７５…冶具、７１…配線パターン、８１…分離層、８２…耐熱性接着層、９１…金属分離層、９２…粘着層、９５…蛍光体分離層、９６…接着層、９７…円偏光フィルタ
【図１】
2006120467.tif 000003
【図２】
2006120467.tif 000004
【図３】
2006120467.tif 000005
【図４】
2006120467.tif 000006
【図５】
2006120467.tif 000007
【図６】
2006120467.tif 000008
【図７】
2006120467.tif 000009
【図８】
2006120467.tif 000010
【図９】
2006120467.tif 000011
【図１０】
2006120467.tif 000012
【図１１】
2006120467.tif 000013
【図１２】
2006120467.tif 000014
【図１３】
2006120467.tif 000015
【図１４】
2006120467.tif 000016
【図１５】
2006120467.tif 000017
【図１６】
2006120467.tif 000018
【図１７】
2006120467.tif 000019
【図１８】
2006120467.tif 000020
【図１９】
2006120467.tif 000021
【図２０】
2006120467.tif 000022