(57)【要約】【課題】データ通信を行わない低消費電力時の消費電力の低減を図ることができるインタフェース回路を提供する。【解決手段】スイッチング電源回路１０を設け、ＶＢＵＳ端子１の電圧レベルを０Ｖと５Ｖに安定化させ、変化検出部１３を、発振回路６からのクロック信号を用いることなくＶＢＵＳ端子１やＩＤ端子２からの信号の立ち上がりまたは立ち下がりを検出できるように構成し、低消費電力時には、発振回路６の動作を停止させる。【選択図】図１
2006268386.tif 000002
【特許請求の範囲】
【請求項１】
ホスト側として設定された機器とペリフェラル側として設定された機器のそれぞれに搭載され、ホスト側から出力される制御信号に基づいて両機器間でデータ通信を行うインタフェース回路であって、
前記制御信号を送信または受信する制御信号入出力端子と、
動作許可信号が与えられると基準クロックを生成し、動作不許可信号が与えられると前記基準クロックの生成を停止する発振回路と、
前記基準クロックが生成されている間、前記制御信号入出力端子へ電源供給し、前記基準クロックの生成が停止している間、前記制御信号入出力端子への電源供給を停止するスイッチング電源回路と、
前記スイッチング電源回路による前記制御信号の立ち上がりまたは立ち下がりを検出する変化検出回路と、
データ通信を行う時にホスト側に設定されていると前記動作許可信号を出力し、低消費電力状態へ移行した時にホスト側に設定されていると前記動作不許可信号を出力し、ペリフェラル側に設定されていると前記動作不許可信号を出力し、前記変化検出回路により前記制御信号の立ち上がりが検出されるとデータ通信を実行させ、立ち下がりが検出されるとデータ通信を停止させる制御回路と、
を具備することを特徴とするインタフェース回路。
【請求項２】
前記変化検出回路は、クロック端子が前記制御信号入出力端子に接続し、データ入力端子が電圧源に接続したフリップフロップ回路を含むことを特徴とする請求項１記載のインタフェース回路。
【請求項３】
前記変化検出回路は、非反転入力端子が前記制御信号入出力端子に接続し、反転入力端子が基準電圧源に接続した差動増幅器を含むことを特徴とする請求項１記載のインタフェース回路。
【請求項４】
前記制御信号入出力端子は、ＵＳＢケーブルの電源端子と接続する端子であることを特徴とする請求項１ないし３のいずれかに記載のインタフェース回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周辺機器同士でのデータ通信が可能なインタフェース回路に関する。
【背景技術】
【０００２】
従来は、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  ＢＵＳ）規格のデータ通信を行うには必ずホストが必要であったが、ＯＴＧ（Ｏｎ−Ｔｈｅ−Ｇｏ）機能により周辺機器同士でもＵＳＢ規格のデータ通信が可能となった。つまり、ＯＴＧ機能を有するＵＳＢインタフェース回路をＵＳＢケーブルで接続すれば、一方の周辺機器がホストとなり、一方の周辺機器がペリフェラルとなり、周辺機器同士でＵＳＢ規格のデータ通信を行うことができる。
【０００３】
図４に従来のＯＴＧ機能を有するＵＳＢインタフェース回路のブロック図を示す。当該ＵＳＢインタフェース回路は、ＵＳＢケーブルの両終端に形成されているプラグに接続するＶＢＵＳ端子１０１と、ＩＤ端子１０２と、Ｄ＋端子１０３と、Ｄ−端子１０４を有する。
【０００４】
ＶＢＵＳ端子１０１は、ＵＳＢケーブルのプラグの電源端子に接続する端子であり、データ通信時にはホスト側のＵＳＢインタフェース回路により電圧レベルがハイレベル（５Ｖ）に制御され、データ通信を行わない低消費電力時にはロウレベル（０Ｖ）に制御される。
【０００５】
ＩＤ端子１０２は、ＵＳＢコネクタのプラグのＩＤ端子に接続する端子であり、図示しないプルアップ抵抗が接続されている。ＵＳＢコネクタのプラグのＩＤ端子は、Ａプラグ側では接地されており、Ｂプラグ側では開放されている。したがって、ＩＤ端子１０２は、Ａプラグに接続されると電圧レベルがロウレベル（０Ｖ）となり、Ｂプラグに接続されるとハイレベル（３．３Ｖ）を維持する。
【０００６】
変化検出部１０５を構成する第１と第２のノイズ除去回路１０６、１０９と第１と第２の変化検出回路１０７、１１０は、シフトレジスタを構成するフリップフロップ回路などからなり、発振回路１１３が生成するクロック信号１１４に同期して動作する。
【０００７】
つまり、ノイズ除去回路１０６は、発振回路１１２からのクロック信号１１３を基に動作して、ＶＢＵＳ端子１０１からの信号のノイズを除去する。変化検出回路１０７は、発振回路１１２からのクロック信号１１３を基に動作して、ノイズ除去回路１０６によりノイズが除去されたＶＢＵＳ端子１０１からの信号の立ち上がりまたは立ち下がりに応じて信号レベルが変化する検出信号１０８を制御回路１１４へ出力する。
【０００８】
ノイズ除去回路１０９も同様に、ＵＤＢケーブル接続時に、発振回路１１２からのクロック信号１１３を基に動作して、ＩＤ端子１０２からの信号のノイズを除去する。変化検出回路１１０は、発振回路１１２からのクロック信号１１３を基に動作して、ノイズ除去回路１０９によりノイズが除去されたＩＤ端子１０２からの信号の立ち上がりまたは立ち下がりに応じて信号レベルが変化する検出信号１１１を制御回路１１４へ出力する。
【０００９】
制御回路１１４は、ＵＤＢケーブル接続時に、検出信号１１１を基にＩＤ端子１０２の電圧レベルを判断してＡプラグを認識すると、ホストを設定する。一方、Ｂプラグを認識すると、ペリフェラル（周辺機器）を設定する。
【００１０】
また、制御回路１１４は、検出信号１０８を基に、ＶＢＵＳ端子１０１の電圧レベルを判断して、ハイレベルのときには通信回路１１５にデータ通信を実行させ、ロウレベルのときにはデータ通信を停止させる。
【００１１】
通信回路１１５は主として送受信モードを切り替える機能を有し、Ｄ＋端子１０３及びＤ−端子１０４を使用して、ＵＳＢケーブルで接続された周辺機器同士でのＵＳＢ規格のデータ通信を制御する。
【００１２】
以上のように、従来のＵＳＢインタフェース回路は、ＶＢＵＳ端子やＩＤ端子からの信号の立ち上がりまたは立ち下がりを検出することで、データ通信の実行やホスト／ペリフェラルの設定を制御していた（特許文献１参照。）。
【００１３】
しかしながら、従来のＵＳＢインタフェース回路は、ＶＢＵＳ端子やＩＤ端子からの信号の立ち下がりまたは立ち上がりを監視するために、常にクロック信号を必要としていた。そのため、従来のＵＳＢインタフェース回路では、データ通信を行わない低消費電力時においても発振回路を動作させなければならず、余分な消費電力が必要になるという問題があった。
【特許文献１】特開２００４−１１０７１６号公報（１３頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、上記問題点に鑑み、スイッチング電源回路によりＶＢＵＳ端子の電圧レベルを０Ｖと５Ｖに安定化させるとともに、低消費電力時にはスイッチング電源回路の基準クロックを生成する発振回路の動作を停止させることにより、ＶＢＵＳ端子やＩＤ端子からの信号の状態を監視するのに発振回路からのクロック信号を必要としない構成にでき、低消費電力時の消費電力の低減を図ることができるインタフェース回路を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の請求項１記載のインタフェース回路は、ホスト側として設定された機器とペリフェラル側として設定された機器のそれぞれに搭載され、ホスト側から出力される制御信号に基づいて両機器間でデータ通信を行うインタフェース回路であって、前記制御信号を送信または受信する制御信号入出力端子と、動作許可信号が与えられると基準クロックを生成し、動作不許可信号が与えられると前記基準クロックの生成を停止する発振回路と、前記基準クロックが生成されている間、前記制御信号入出力端子へ電源供給し、前記基準クロックの生成が停止している間、前記制御信号入出力端子への電源供給を停止するスイッチング電源回路と、前記スイッチング電源回路による前記制御信号の立ち上がりまたは立ち下がりを検出する変化検出回路と、データ通信を行う時にホスト側に設定されていると前記動作許可信号を出力し、低消費電力状態へ移行した時にホスト側に設定されていると前記動作不許可信号を出力し、ペリフェラル側に設定されていると前記動作不許可信号を出力し、前記変化検出回路により前記制御信号の立ち上がりが検出されるとデータ通信を実行させ、立ち下がりが検出されるとデータ通信を停止させる制御回路と、を具備することを特徴とする。
【００１６】
また、本発明の請求項２記載のインタフェース回路は、請求項１記載のインタフェース回路であって、前記変化検出回路が、クロック端子が前記制御信号入出力端子に接続し、データ入力端子が電圧源に接続したフリップフロップ回路を含むことを特徴とする。
【００１７】
また、本発明の請求項３記載のインタフェース回路は、請求項１記載のインタフェース回路であって、前記変化検出回路が、非反転入力端子が前記制御信号入出力端子に接続し、反転入力端子が基準電圧源に接続した差動増幅器を含むことを特徴とする。
【００１８】
また、本発明の請求項４記載のインタフェース回路は、請求項１ないし３のいずれかに記載のインタフェース回路であって、前記制御信号入出力端子が、ＵＳＢケーブルの電源端子と接続する端子であることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、発振回路はデータ通信時にのみ動作し、制御信号入出力端子からの信号の立ち下がりまたは立ち上がりを監視するのに発振回路からのクロック信号を使用せず、データ通信を行わない低消費電力時の消費電力の低減を図ることが可能となる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態におけるＵＳＢインタフェース回路について、図面を参照しながら説明する。当該ＵＳＢインタフェース回路は、周辺機器同士でのデータ通信を可能にするＯＴＧ機能を有する。
【００２１】
つまり、当該ＵＳＢインタフェース回路をＵＳＢケーブルで接続すれば、一方の周辺機器がホスト側として設定され、一方の周辺機器がペリフェラル（周辺機器）側として設定され、ホスト側から出力される制御信号に基づいてＵＳＢ規格のデータ通信が可能となる。なお、ここでは、制御信号として電源供給信号を利用する。
【００２２】
（実施の形態１）
図１は本実施の形態１におけるＵＳＢインタフェース回路のブロック図を示す。
当該ＵＳＢインタフェース回路は、ＵＳＢケーブルの両終端に形成されているプラグに接続するＶＢＵＳ端子（制御信号入出力端子）１と、ＩＤ端子２と、Ｄ＋端子３と、Ｄ−端子４を有する。
【００２３】
ＶＢＵＳ端子１は、ＵＳＢケーブルのプラグの電源端子に接続する端子であり、データ通信時にはホスト側のＵＳＢインタフェース回路により電圧レベルがハイレベルに制御され、低消費電力時にはロウレベルに制御される。
【００２４】
また、ＩＤ端子２は、ＵＳＢコネクタのプラグのＩＤ端子に接続する端子であり、図示しないプルアップ抵抗が接続されている。ＵＳＢコネクタのプラグのＩＤ端子は、Ａプラグ側では接地されており、Ｂプラグ側では開放されている。
【００２５】
したがって、ＩＤ端子２は、Ａプラグに接続されると電圧レベルがロウレベル（０Ｖ）となり、Ｂプラグに接続されるとハイレベル（３．３Ｖ）を維持する。このように、ＩＤ端子２にプルアップ抵抗を接続することによりＩＤ端子２の電圧レベルは０Ｖと３．３Ｖに安定化されるので、ＩＤ端子２からの信号も、Ａプラグに接続されるとロウレベルに安定化され、Ｂプラグが接続されるとハイレベルに安定化される。
【００２６】
通信回路５は主として送受信モードを切り替える機能を有し、Ｄ＋端子３及びＤ−端子４を使用して、ＵＳＢケーブルで接続された周辺機器同士でのＵＳＢ規格のデータ通信を制御する。
【００２７】
発振回路６は制御回路８からの信号９を基に、基準クロックＣＬＫ７を生成したり、基準クロックＣＬＫ７の生成を停止したりする。つまり、制御回路８は、データ通信を行う時にホスト側に設定されていると、発振回路６へ動作を許可する信号９（動作許可信号）を与え、データ通信を行わない低消費電力状態へ移行した時にホスト側に設定されていると、発振回路６へ動作を許可しない信号９（動作不許可信号）を与える。発振回路６は制御回路８から動作許可信号が与えられると基準クロックＣＬＫ７を生成し、動作不許可信号が与えられると基準クロックＣＬＫ７の生成を停止する。
【００２８】
スイッチング電源回路１０はチャージポンプ回路である。ホスト側のスイッチング電源回路１０は、基準クロックＣＬＫ７を基に電圧源１１から入力される電圧を昇圧または降圧して所定の電圧へと変換する。このスイッチング電源回路１０の出力電圧１２はＶＢＵＳ端子１に印加され、ＶＢＵＳ端子１の電圧レベルをハイレベルにする。
【００２９】
また、制御回路８は、ペリフェラル側に設定されているときには、発振回路６へ動作を許可しない信号９を与え、発振回路６をＯＦＦする。よって、ペリフェラル側のスイッチング電源回路１０は、ＶＢＵＳ端子１をハイインピーダンスにする。
【００３０】
このように、ホスト側のスイッチング電源回路１０は、基準クロックＣＬＫ７が生成されるデータ通信時には、ＶＢＵＳ端子１へ電源供給してハイレベル（５Ｖ）にし、基準クロックＣＬＫ７の生成が停止している低消費電力時には、ＶＢＵＳ端子１への電源供給を停止してロウレベル（０Ｖ）にする。一方、ペリフェラル側のスイッチング電源回路１０はＶＢＵＳ端子１をハイインピーダンスにするので、ホスト側のＶＢＵＳ端子１とＵＳＢケーブルを介して接続されるペリフェラル側のＶＢＵＳ端子１も、データ通信時にはハイレベル（５Ｖ）となり、低消費電力時にはロウレベル（０Ｖ）となる。
【００３１】
つまり、ホスト側のＶＢＵＳ端子１から送信されペリフェラル側のＶＢＵＳ端子１で受信される電源供給信号（制御信号）は、データ通信時にはハイレベルとなり、低消費電力時にはロウレベルとなる。このようにスイッチング電源回路１０を設けることにより、ＶＢＵＳ端子１の電圧レベルが０Ｖと５Ｖに安定化されるので、電源供給信号の信号レベルも安定化される。
【００３２】
なお、スイッチング電源回路１０にも制御回路８からの信号９が入力される。したがって、制御回路８はスイッチング電源回路１０と発振器６をそれぞれＯＮ及びＯＦＦすることができ、低消費電力時にスイッチング電源回路１０の内部回路の動作も停止させて消費電力をより低減させることができる。
【００３３】
変化検出部１３は、第１と第２のエッジ検出回路（変化検出回路）１４、１５を備える。これらは同一の回路であり、第１のエッジ検出回路１４はＶＢＵＳ端子１からの信号の立ち上がりまたは立ち下がりを検出し、第２のエッジ検出回路１５はＩＤ端子２からの信号の立ち下がりを検出して、それぞれ検出信号１６、１７を制御回路８へ出力する。
【００３４】
エッジ検出回路１４、１５はＣＭＯＳで構成されており、図１にはその一例を示している。すなわち、エッジ検出回路１４、１５は、２つのＤ−ＦＦ回路１８、１９とＯＲ回路２０を備える。Ｄ−ＦＦ回路１８、１９は、データ入力端子Ｄに電圧源が接続される。また、エッジ検出回路１４では、Ｄ−ＦＦ回路１８のクロック端子にＶＢＵＳ端子１が接続され、Ｄ−ＦＦ回路１９のクロック端子にインバータを介してＶＢＵＳ端子１が接続される。一方、エッジ検出回路１５では、Ｄ−ＦＦ回路１８のクロック端子にＩＤ端子２が接続され、Ｄ−ＦＦ回路１９のクロック端子にインバータを介してＩＤ端子２が接続される。また、Ｄ−ＦＦ回路１８、１９のリセット端子には制御回路８からのリセット信号２１が入力される。ＯＲ回路２０は、Ｄ−ＦＦ回路１８、１９の出力を入力とし、その出力が検出信号１６、１７となる。
【００３５】
このように、ＶＢＵＳ端子１やＩＤ端子２からの信号をクロック信号としてロジック動作するので、ロジックの動作レベルに達していない微小ノイズを検出することはなく、レギュレータ出力されるＶＢＵＳ端子１やＩＤ端子２からの信号の立ち下がりまたは立ち上がり（例えば、ＶＢＵＳ端子については、０Ｖから５Ｖへの立ち上がり、または５Ｖから０Ｖへの立ち下がり）のみを検出できるようになる。
【００３６】
エッジ検出回路１４はＶＢＵＳ端子１からの電源供給信号の立ち下がりに応じて検出信号１６の信号レベルを変化させる。制御回路８は検出信号１６を基にＶＢＵＳ端子１の電圧レベルを判断して、ハイレベルのときには通信回路５にデータ通信を実行させ、ロウレベルのときにはデータ通信を停止させる。
【００３７】
また、エッジ検出回路１５はＩＤ端子２からの信号の立ち下がりに応じて検出信号１７の信号レベルを変化させる。制御回路８は検出信号１７を基にＩＤ端子２の電圧レベルを判断してＡプラグを認識すると、デフォルト時の設定をホストにする。一方、ＩＤ端子２からの信号の信号レベルがハイレベルのまま維持されると、Ｂプラグが接続されたものと認識し、デフォルト時の設定を周辺機器にする。
【００３８】
制御回路８は、ＵＳＢケーブルが接続されるデフォルト時に検出信号１７を基にＡプラグを認識すると、動作を許可する信号９を発振回路６とスイッチング電源回路１０へ出力する。これにより、ＵＳＢケーブルの電源供給ラインへの電源供給が開始される。一方、Ｂプラグを認識すると、動作を許可しない信号９を発振回路６とスイッチング電源回路１０へ出力して、ＶＢＵＳ端子１をハイインピーダンスにする。
【００３９】
また、制御回路８は、エッジ検出回路１４によりＶＢＵＳ端子１からの電源供給信号の立ち上がりが検出されると、通信回路５にデータ通信を実行させる。また、ホスト側の制御回路８は、低消費電力状態への移行が命令されると、発振回路６とスイッチング電源回路１０の動作を停止させる信号９を出力する。そして、ホスト側とペリフェラル側の両方の制御回路８は、エッジ検出回路１４によりＶＢＵＳ端子１からの電源供給信号の立ち下がりが検出されると、通信回路５によるデータ通信を停止させる。
【００４０】
以上のように構成されたＵＳＢインタフェース回路の動作について、図１、２を用いて説明する。
ＵＳＢケーブルの接続前（時刻Ｔ０）、ＩＤ端子２は図示しないプルアップ抵抗により電圧レベルがハイレベル（３．３Ｖ）に維持される。その後、ＵＳＢケーブルの接続時（時刻Ｔ１）にＡプラグが接続されると、ＩＤ端子２からの信号は信号レベルがハイレベルからロウレベルに遷移するので、エッジ検出回路１５はその立ち下がりを検出して、検出信号１７の信号レベルを変化させる。
【００４１】
制御回路８は検出信号１７を基にホストを設定し、一定のステートコントロール終了後（時刻Ｔ３）にスイッチング電源回路１０および発振回路６へ動作を許可する信号９を出力する。なお、このステートコントロール中に、制御回路８は変化検出部１３へリセット信号２１を出力する。その結果、検出信号１７は元の信号レベルへと変化する。
【００４２】
一方、ＵＳＢケーブルの接続時にＢプラグが接続されると、ＩＤ端子２からの信号は信号レベルがハイレベルのまま維持されるので、検出信号１７の信号レベルは変化しない。制御回路８は検出信号１７を基にペリフェラルを設定し、スイッチング電源回路１０および発振回路６への信号９を動作を許可しない信号のまま維持する。その結果、ＶＢＵＳ端子１はハイインピーダンスを保ち、ホスト側のＶＢＵＳ端子１からの電源供給信号を受信する。
【００４３】
ホスト側の発振回路６は動作を許可する信号９を受けて約１ＭＨｚの発振周波数の基準クロックＣＬＫ７をスイッチング電源回路１０へ出力し、スイッチング電源回路１０はＶＢＵＳ端子１へ電源供給して、ＶＢＵＳ端子１の電圧レベルをハイレベル（５Ｖ）に上昇させ、そのレベルを維持する。この状態において発振回路６は発振動作を継続する必要がある。
【００４４】
これにより、ホスト側においてもペリフェラル側においてもＶＢＵＳ端子１からエッジ検出回路１４へ入力される電源供給信号は立ち上がるので、検出信号１６の信号レベルは変化する。制御回路８は、この検出信号１６を基に、通信回路５にデータ通信を実行させる。
【００４５】
続いて、低消費電力状態について説明する。低消費電力時には発振回路６及びスイッチング電源回路１０はＯＦＦ状態になっており、ＶＢＵＳ端子１の電圧レベルはロウレベル（０Ｖ）になっている。変化検出部１３は、ＶＢＵＳ端子１やＩＤ端子２からの信号の状態変化を監視している。変化検出部１３は、発振器６で生成される高周波のクロック信号を必要としないＣＭＯＳで構成されたエッジ検出回路からなり、数μＡの消費電流で動作させることができるので、低消費電力時の低消費電力化を図ることができる。
【００４６】
（実施の形態２）
図３は本実施の形態２におけるＵＳＢインタフェース回路のブロック図を示す。但し、前述した実施の形態１で説明した部材と同一の部材には同一符号を付して、説明を省略する。当該ＵＳＢインタフェース回路は、変化検出部１３の内部回路が実施の形態１と異なる。
【００４７】
すなわち、変化検出部１３は、第１と第２のアナログ検出回路（変化検出回路）２２、２３を備える。これらは同一の回路であり、第１のアナログ検出回路２２はＶＢＵＳ端子１からの信号の立ち上がりまたは立ち下がりを検出し、第２のアナログ検出回路２３はＩＤ端子２からの信号の立ち上がりまたは立ち下がりを検出して、それぞれ検出信号１６、１７を制御回路８へ出力する。
【００４８】
アナログ検出回路２２、２３はＣＭＯＳで構成されており、図３にはその一例を示している。すなわち、アナログ検出回路２２、２３は、ヒステリシス特性を有する差動増幅器２４を備える。アナログ検出回路２２の差動増幅器２４は、反転入力端子に基準電圧源２５が接続され、非反転入力端子にＶＢＵＳ端子１が接続される。また、アナログ検出回路２３の差動増幅器２４は、反転入力端子に基準電圧源２５が接続され、非反転入力端子にＩＤ端子２が接続される。
【００４９】
このように、ＶＢＵＳ端子１やＩＤ端子２からの信号をヒステリシス特性を有する差動増幅器の入力とするので、微小ノイズは検出されず、レギュレータ出力されるＶＢＵＳ端子１やＩＤ端子２からの信号の立ち下がりまたは立ち上がり（例えば、ＶＢＵＳ端子については、０Ｖから５Ｖへの立ち上がり、または５Ｖから０Ｖへの立ち下がり）のみを検出できるようになる。
【００５０】
アナログ検出回路２２はＶＢＵＳ端子１からの電源供給信号の立ち上がりまたは立ち下がりに応じて検出信号１６の信号レベルを変化させる。また、アナログ検出回路２３もＩＤ端子２からの信号の立ち上がりまたは立ち下がりに応じて検出信号１９の信号レベルを変化させる。
【００５１】
このように、変化検出部１３は、発振器６で生成される高周波のクロック信号を必要としないＣＭＯＳで構成されたアナログ検出回路からなり、数μＡの消費電流で動作させることができるので、低消費電力時の低消費電力化を図ることができる。
【００５２】
なお、本実施の形態２では、差動増幅器の反転入力端子にＶＢＵＳ端子やＩＤ端子を接続したが、非反転入力端子にＶＢＵＳ端子やＩＤ端子を接続し、反転入力端子に基準電圧源を接続する構成であってもよい。
【産業上の利用可能性】
【００５３】
本発明にかかるインタフェース回路は、発振回路がデータ通信時にのみ動作し、データ通信を行わない低消費電力時の消費電力の低減を図ることが可能となり、ＯＴＧ機能を有するＵＳＢインタフェース回路などに有用である。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施の形態１におけるＵＳＢインタフェース回路のブロック図
【図２】本発明の実施の形態１におけるＵＳＢインタフェース回路の各部の動作波形図
【図３】本発明の実施の形態２におけるＵＳＢインタフェース回路のブロック図
【図４】従来のＵＳＢインタフェース回路のブロック図
【符号の説明】
【００５５】
１、１０１      ＶＢＵＳ端子
２、１０２      ＩＤ端子
３、１０３      Ｄ＋端子
４、１０４      Ｄ−端子
５、１１５      通信回路
６、１１２      発振回路
７      基準クロック
８、１１４      制御回路
９      発振回路およびスイッチング電源回路の動作を許可する／許可しない信号
１０      スイッチング電源回路
１１      電圧源
１２      スイッチング電源回路の出力電圧
１３、１０５      変化検出部
１４      第１のエッジ検出回路
１５      第２のエッジ検出回路
１６      第１のエッジ検出回路から出力される検出信号
１７      第２のエッジ検出回路から出力される検出信号
１８、１９      Ｄ−ＦＦ回路
２０      ＯＲ回路
２１      リセット信号
２２      第１のアナログ検出回路
２３      第２のアナログ検出回路
２４      差動増幅器
２５      基準電圧源
１０６      第１のノイズ除去回路
１０７      第１の変化検出回路
１０８      第１の変化検出回路から出力される検出信号
１０９      第２のノイズ除去回路
１１０      第２の変化検出回路
１１１      第２の変化検出回路から出力される検出信号
１１３      クロック信号
【図１】
2006268386.tif 000003
【図２】
2006268386.tif 000004
【図３】
2006268386.tif 000005
【図４】
2006268386.tif 000006