(57)【要約】【課題】  本発明は、ＰＤＰ用ドライバＩＣのような高電圧で動作する多ピン出力の集積回路に関して、従来に比して試験時間を短くすることができるようにする。【解決手段】  本発明は、試験対象５の各ピンにそれぞれ直流電源を出力する測定モジュールマルチプレクスボード１１と、各測定モジュールマルチプレクスボード１１を介して、少なくとも各ピンに印加される直流電源の電圧を測定する複数の高圧測定モジュール６等を複数設け、これらにより同時並列的に各ピンの特性を試験する。またＭＯＳＦＥＴと電流検出回路との直列回路に負荷電流を流すようにして、この負荷電流の増大により電流検出回路でバイポーラトランジスタをオン動作させて、ＭＯＳＦＥＴのバイアス電圧を立ち下げる瞬時過電流保護回路１４を各測定モジュールマルチプレクスボード１１に設ける。【選択図】        図１
2006226684.tif 000002
【特許請求の範囲】
【請求項１】
試験対象の各ピンにそれぞれ直流電源を出力する複数の測定モジュールマルチプレクスボードと、
前記各測定モジュールマルチプレクスボードを介して、少なくとも前記各ピンに印加される前記直流電源の電圧を測定する複数の高圧測定モジュールと、
前記測定対象の入力側ピンについて、各ピンに係るファンクション試験をそれぞれ実行する複数のロジックピンカードと、
前記測定対象の出力側ピンについて、各ピンに係るファンクション試験をそれぞれ実行する複数の高圧コンパレータピンカードとを備え、
前記測定モジュールマルチプレクスボードは、
瞬時過電流保護回路を介して前記直流電源を出力し、
前記瞬時過電流保護回路は、
負荷電流の流路に設けられるＭＯＳＦＥＴと電流検出回路との直列回路と、
前記ＭＯＳＦＥＴをオン状態に保持するバイアス電圧を前記ＭＯＳＦＥＴのゲートに供給するフローティング電源回路と、
前記電流検出回路の端子電圧の上昇によりオン状態に切り換わって、前記バイアス電圧を立ち下げるバイポーラトランジスタとを有し、
前記高圧コンパレータピンカードは、
減衰器により前記出力側ピンの出力信号を減衰させて判定する
ことを特徴とする試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置に関し、例えばＰＤＰ（Plasma Display Panel）用ドライバＩＣ等の高電圧で動作する集積回路の試験装置に適用することができる。本発明は、試験対象の各ピンにそれぞれ直流電源を出力する測定モジュールマルチプレクスボードと、各測定モジュールマルチプレクスボードを介して、少なくとも各ピンに印加される直流電源の電圧を測定する複数の高圧測定モジュール等を複数設け、これらにより同時並列的に各ピンの特性を試験することにより、またＭＯＳＦＥＴと電流検出回路との直列回路に負荷電流を流すようにして、この負荷電流の増大により電流検出回路でバイポーラトランジスタをオン動作させて、ＭＯＳＦＥＴのバイアス電圧を立ち下げる瞬時過電流保護回路を各測定モジュールマルチプレクスボードに設けることにより、ＰＤＰ用ドライバＩＣのような高電圧で動作する多ピン出力の集積回路に関して、従来に比して試験時間を短くすることができるようにする。
【背景技術】
【０００２】
従来、例えばＰＤＰ用ドライバＩＣのように、高電圧で動作する集積回路においては、高電圧を供給可能な直流電源を有する試験装置を用いて各種特性を測定するように構成されており、特開２００４−７７１６６号公報には、このような試験装置に関して、試験対象が短絡した場合等にあっても、各部の損傷を防止する構成が提案されている。
【０００３】
このような集積回路は、９６ピン、１９２ピン等の多ピン出力により形成され、試験装置では、これら各出力ピンについて、順次特性を測定するように構成されていた。これにより従来の試験装置では、１つの集積回路の試験に時間を要する問題があった。
【特許文献１】特開２００４−７７１６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は以上の点を考慮してなされたもので、ＰＤＰ用ドライバＩＣのような高電圧で動作する多ピン出力の集積回路に関して、従来に比して試験時間を短くすることができる試験装置を提案しようとするものである。
【課題を解決するための手段】
【０００５】
かかる課題を解決するため請求項１の発明においては、試験対象の各ピンにそれぞれ直流電源を出力する複数の測定モジュールマルチプレクスボードと、前記各測定モジュールマルチプレクスボードを介して、少なくとも前記各ピンに印加される前記直流電源の電圧を測定する複数の高圧測定モジュールと、前記試験対象の入力側ピンについて、各ピンに係るファンクション試験をそれぞれ実行する複数のロジックピンカードと、前記試験対象の出力側ピンについて、各ピンに係るファンクション試験をそれぞれ実行する複数の高圧コンパレータピンカードとを備え、前記測定モジュールマルチプレクスボードは、瞬時過電流保護回路を介して前記直流電源を出力し、前記瞬時過電流保護回路は、負荷電流の流路に設けられるＭＯＳＦＥＴと電流検出回路との直列回路と、前記ＭＯＳＦＥＴをオン状態に保持するバイアス電圧を前記ＭＯＳＦＥＴのゲートに供給するフローティング電源回路と、前記電流検出回路の端子電圧の上昇によりオン状態に切り換わって、前記バイアス電圧を立ち下げるバイポーラトランジスタとを有し、前記高圧コンパレータピンカードは、減衰器により前記出力側ピンの出力信号を減衰させて判定する。
【０００６】
請求項１の構成により、試験対象の各ピンにそれぞれ直流電源を出力する複数の測定モジュールマルチプレクスボードと、前記各測定モジュールマルチプレクスボードを介して、少なくとも前記各ピンに印加される前記直流電源の電圧を測定する複数の高圧測定モジュールと、前記試験対象の入力側ピンについて、各ピンに係るファンクション試験をそれぞれ実行する複数のロジックピンカードと、前記試験対象の出力側ピンについて、各ピンに係るファンクション試験をそれぞれ実行する複数の高圧コンパレータピンカードとを備えるようにすれば、これらにより同時並列的に各ピンの特性を試験することができ、その分、試験に要する時間を短くすることができる。またこのような構成において、さらに前記測定モジュールマルチプレクスボードは、瞬時過電流保護回路を介して前記直流電源を出力し、前記瞬時過電流保護回路は、負荷電流の流路に設けられるＭＯＳＦＥＴと電流検出回路との直列回路と、前記ＭＯＳＦＥＴをオン状態に保持するバイアス電圧を前記ＭＯＳＦＥＴのゲートに供給するフローティング電源回路と、前記電流検出回路の端子電圧の上昇によりオン状態に切り換わって、前記バイアス電圧を立ち下げるバイポーラトランジスタとを有し、前記高圧コンパレータピンカードは、減衰器により前記出力側ピンの出力信号を減衰させて判定すれば、減衰器により出力側ピンの出力信号を減衰させて判定することが必要なＰＤＰ用ドライバＩＣ等の高電圧で動作する多ピン出力の集積回路に関して、同時並列的に各ピンの特性を試験する場合にでも短絡事故による稼働時間の低下を防止することができ、これにより同時並列的な試験による試験時間の短縮を実効あるものとすることができる。
【発明の効果】
【０００７】
本発明によれば、ＰＤＰ用ドライバＩＣのような高電圧で動作する多ピン出力の集積回路に関して、従来に比して試験時間を短くすることができる。
【発明を実施するための最良の形態】
【０００８】
以下、適宜図面を参照しながら本発明の実施例を詳述する。
【実施例１】
【０００９】
（１）実施例の構成
図１は、本発明の実施例に係る試験装置を示すブロック図であり、この試験装置１は、ＰＤＰ用ドライバＩＣのような高電圧で動作する多ピン出力の集積回路に専用の試験装置である。この試験装置１において、本体装置２は、試験に必要な各種電源等を出力し、また各部の動作を制御する。
【００１０】
すなわち本体装置２において、電源モジュール４は、図示しない制御部の制御により電圧を種々に可変して直流電源を出力し、これにより本体装置２は、試験対象５の各ピンの耐圧確認用電源、試験対象５の動作用高電圧電源をテストヘッド３に出力する。
【００１１】
高圧測定モジュール６は、この電源モジュール４から出力されてテストヘッド３に入力される直流電源の高電圧について、テストヘッド３における電圧、電流を測定する。この試験装置１において、高圧測定モジュール６は、複数個設けられ、これにより試験装置１は、必要に応じてこの高圧測定モジュール６に対応する複数の試験対象５を同時並列的に試験することができるように、さらには複数のピンを同時並列的に試験できるようになされている。
【００１２】
パターンアドレス発生器７は、ファンクション試験用のアドレスデータを生成してテストヘッド３に出力する。
【００１３】
テストヘッド３は、これら本体装置２から出力される直流電源等をパーフォーマンスボード１０を介して試験対象５に出力し、またアドレスデータにより試験対象５の動作を確認する。
【００１４】
すなわちテストヘッド３において、測定モジュールマルチプレクスボード１１は、高圧測定モジュール６に対応して複数個設けられ、電源モジュール４から出力される直流電源を動作用電源としてパフォーマンスボード１０に出力する。また測定モジュールマルチプレクスボード１１は、本体装置２の制御部により制御されるスイッチ回路１３を介して、この電源モジュール４から出力される直流電源を各ピンへの印加用電源としてパフォーマンスボード１０に出力する。またこのスイッチ回路１３のパフォーマンスボード１０側端より、本体装置２の制御部により制御されるスイッチ回路１５を介して、電源モジュール４から出力される直流電源を高圧測定モジュール６に出力し、これにより各ピンへの印加電圧、動作用電源を高圧測定モジュール６により測定できるようになされている。なお測定モジュールマルチプレクスボード１１は、さらに各ピンへの電圧印加による電流、動作用電源による消費電流に係る検出機構が設けられ、この検出機構による検出結果を高圧測定モジュール６によりそれぞれ取得可能に形成される。
【００１５】
またさらに測定モジュールマルチプレクスボード１１は、このようにしてスイッチ回路１３を介してパフォーマンスボード１０に出力される印加用電源の経路に、瞬時過電流保護回路１４が設けられ、これにより短絡事故等による瞬時過電流を防止する。
【００１６】
ここでこの瞬時過電流保護回路１４は、図２に示すように構成され、図３は、この瞬時過電流保護回路１４の基本構成を示す接続図である。瞬時過電流保護回路１４（図３）は、エンハンスメント型ＭＯＳＦＥＴ２１と、このＭＯＳＦＥＴ２１のソースに接続された電流検出回路２２とにより直列回路が形成され、エンハンスメント型ＭＯＳＦＥＴ２１から電流検出回路２２に電流が流れるように、この直列回路が制御対象の電流経路に配置される。またこの実施例では、この電流検出回路２２に、インピーダンス素子である電流検出抵抗２２が適用される。
【００１７】
ここで瞬時過電流保護回路１４は、ＭＯＳＦＥＴ２１のゲートに抵抗２３、２４の直列回路を介してフローティング電源２５の一端が接続され、またこのフローティング電源２５の他端が電流検出回路２２の出力側端に接続され、これによりＭＯＳＦＥＴ２１のゲート電圧を順方向に十分にバイアスし、通常の状態では、ＭＯＳＦＥＴ２１をオン状態に保持する。
【００１８】
またこの瞬時過電流保護回路１４は、ＭＯＳＦＥＴ２１のゲートにバイアス電圧を供給する抵抗２３、２４の接続点、及びフローティング電源２５の電流検出回路２２側が、それぞれバイポーラトランジスタ２６のコレクタ、エミッタに接続され、このバイポーラトランジスタ２６のベース抵抗２７がエンハンスメント型ＭＯＳＦＥＴ２１のソースと電流検出回路２２との接続点に接続される。これによりこの瞬時過電流保護回路１４は、エンハンスメント型ＭＯＳＦＥＴ２１と電流検出抵抗２２との直列回路に流れる電流が小さい場合には、このバイポーラトランジスタ２６がオフ状態に設定されて、フローティング電源２５によるバイアス電圧を十分にＭＯＳＦＥＴ２１に供給するのに対し、直列回路に流れる電流が所定の制限電流になると、このバイポーラトランジスタ２６がオン状態に動作を切り換え、フローティング電源２５によるＭＯＳＦＥＴ２１のバイアス電圧を立ち下げるようになされている。
【００１９】
これによりこの瞬時過電流保護回路１４は、試験対象５が短絡状態となったり、短絡状態となっている試験対象５の試験端子に駆動用電源が供給された場合、電流検出回路２２に流れる電流が著しく増大してトランジスタ２６がオン状態に動作を切り換え、フローティング電源２５によりＭＯＳＦＥＴ２１のバイアス電圧を立ち下げ、これによりＭＯＳＦＥＴ２１のドレイン電流の増大を防止し、負荷電流を一定電流値に制限するようになされている。
【００２０】
しかしてこのようにして電流制限するにつき、この瞬時過電流保護回路１４における電流制限にあっては、バイポーラトランジスタ２６のベースエミッタ間のしきい値電圧より電流検出回路２２の両端電圧が立ち上がって、このバイポーラトランジスタ２６がオン状態に動作を切り換えることにより開始されることにより、この電流検出回路２２の抵抗値の設定により電流制限値を高い精度により設定することができる。また電流の制限を開始した後、最終的に流れる電流を一定値に制限するまでの電流の範囲も小さくすることができ、これらにより従来に比して高精度に電流制限することができる。
【００２１】
なお図４は、このような瞬時過電流保護回路１４に適用されるフローティング電源２５の一例を示す接続図である。このフローティング電源２５は、発光ダイオード２８の出射光を直列接続されたフォトダイオード２９Ａ〜２９ｎで受光するように構成され、このフォトダイオード２９Ａ〜２９ｎによる直列回路の出力電圧を図示しない定電圧ダイオードにより安定化して電源として使用する。このような発光ダイオード２８とフォトダイオード２９Ａ〜２９ｎとによるフローティング電源２５は、例えばＤＣ−ＤＣコンバータ等によるフローティング電源に比して、１次−２次間の結合容量が極めて小さい特徴がある。これによりこの瞬時過電流保護回路１４によれば、１次−２次間の結合容量による充電電荷が短絡電流に重畳しないようになされている。またＭＯＳＦＥＴ２１のゲート電圧の変動を防止して、電流制限の処理を確実に実行できるようになされている。
【００２２】
図２に示すように、瞬時過電流保護回路１４は、この図３に示す基本構成を組み合わせて両極性用としたものである。なおこの図２においては、図３について上述した各構成に対応して、それぞれ各極性に係る構成を符号Ａ及びＢによる添え字を付して示す。
【００２３】
すなわちこの瞬時過電流保護回路１４では、ＭＯＳＦＥＴ２１Ａ、電流検出回路、ＭＯＳＦＥＴ２１Ｂの直列回路に負荷電流を流すようにして、これらＭＯＳＦＥＴ２１Ａ、２１Ｂのゲートにバイアス電源をそれぞれ供給し、またこのバイアス電源をそれぞれ立ち下げるように構成される。
【００２４】
また電流検出回路が、電流検出抵抗２２Ａ及びインダクタンス３３Ａの直列回路、電流検出抵抗２２Ｂ及びインダクタンス３３Ｂの直列回路によりそれぞれ形成され、インダクタンス３３Ａ及び３３Ｂにそれぞれダンピング抵抗３４Ａ、３４Ｂが並列に接続され、これらインダクタンス３３Ａ及び３３Ｂを介してトランジスタ２６Ａ、２６Ｂのベース抵抗２７Ａ、２７ＢがＭＯＳＦＥＴ２１Ａ、２１Ｂに接続される。これによりこの瞬時過電流保護回路１４では、過渡応答特性が一段と向上するようになされている。
【００２５】
ロジックピンカード４１は（図１）、複数個設けられ、ファンクション試験において、試験対象５の入力を判定する。すなわちロジックピンカード４１において、パターンコントロール部４２は、パターンアドレス発生器７で生成されるアドレスデータに応じて順次測定に供する動作確認用パターンを生成し、ドライバ４３は、ドライバ出力信号ＶＩにより指示される電圧によりこの動作確認用パターンから試験信号を生成して出力する。
【００２６】
コンパレータ４４は、このドライバ４３の出力信号を所定の判定基準電圧ＶＯに２値化して出力し、ファンクション比較判定部４５は、パターンアドレス発生器７で生成されるアドレスデータに応じて順次判定基準を切り換えて、コンパレータ４４から出力される出力値を判定する。
【００２７】
高圧コンパレータピンカード５１は、複数個設けられ、試験対象５のピンへの接続を判定し、さらにファンクション試験において試験対象の出力を判定する。すなわち高圧コンパレータピンカード５１において、パーピンメジャーユニット（ＰＰＭＵ）５２は、スイッチ回路５３を介してパフォーマンスボード１０に接続され、入力側ピンへの接続を検出する。またパーピンメジャーユニット５２は、このスイッチ回路５３のピン側端がスイッチ回路５４を介して出力側ピンへの系統に接続され、これにより出力側ピンへの接続を検出する。
【００２８】
減衰器（ＡＴＴ）５６は、出力側ピンの系統からの入力信号を減衰させて出力し、コンパレータ５７は、この減衰器５６の出力信号を所定の判定基準電圧ＶＯに２値化して出力する。ファンクション比較判定部５８は、パターンアドレス発生器７で生成されるアドレスデータに応じて順次判定基準を切り換えて、コンパレータ５７から出力される出力値を判定する。
【００２９】
パフォーマンスボード１０は、本体装置２の制御によりテストヘッド３の出力を試験対象５に出力し、また試験対象５の出力をテストヘッド３に出力する。すなわち耐圧の確認においては、スイッチ回路１３がオン状態に設定された状態で、このスイッチ回路１３を介して測定モジュールマルチプレクスボード１１から出力される直流電源を試験対象のピンに印加し、これにより対応する高圧測定モジュール６により印加電圧、電流を確認できるようにする。また入力側ピンの接続を確認する場合には、スイッチ回路１３、５３がオン状態に設定された状態で、スイッチ回路１３を介して測定モジュールマルチプレクスボード１１から出力される直流電源を試験対象のピンに印加すると共に、この試験対象のピンをスイッチ回路５３に接続し、これによりパーピンメジャーユニット５２で入力側ピンへのプローブの接続を確認できるようにする。またこのようにして入力側ピンへのプローブの接続が確認されると、ロジックピンカード４１をこの入力側ピンに接続して、ファンクション試験を実行できるようにする。また出力側ピンへの接続を確認する場合には、入力側ピンへのスイッチ回路１３、５３に係る接続を出力側ピンに切り換え、パーピンメジャーユニット５２で出力側ピンへのプローブの接続を確認できるようにする。また接続が確認されると、高圧コンパレータピンカード５１の入力側系統を出力側ピンに接続し、これにより出力側ピンについてファンクション試験を実行できるようにする。
【００３０】
これらの処理において、パフォーマンスボード１０は、複数の高圧測定モジュール６、この複数の高圧測定モジュール６に対応して設けられた複数の測定モジュールマルチプレクスボード１１、ロジックピンカード４１、高圧コンパレータピンカード５１を同時並列的に試験対象５に接続し、これによりこれらの特性試験を複数のピンで同時並列的に実行する。これによりこの試験装置１では、従来に比して試験に要する時間を短くすることができるようになされている。
【００３１】
さらにパフォーマンスボード１０は、測定モジュールマルチプレクスボード１１から出力される動作用電源を瞬時過電流保護回路５９を介して試験対象５に供給する。ここでこの瞬時過電流保護回路５９にあっても、図２について上述した瞬時過電流保護回路１４と同一に構成され、これによりこの実施例にあっては、ファンクション試験においても、短絡事故等による瞬時過電流を防止することができるようになされている。
【００３２】
（２）実施例の動作
以上の構成において、この試験装置１では、本体装置２に設けられた制御部の制御により、例えば各端子の耐圧を試験する場合、電源モジュール４により出力される直流電源が測定モジュールマルチプレクスボード１１により試験対象５の各ピンに順次印加される。またこの電圧が高圧測定モジュール６により測定される。この試験装置１では、これら測定モジュールマルチプレクスボード１１、高圧測定モジュール６が複数個設けられていることにより、この耐圧の試験においては、複数のピンを同時並列的に実行することができ、これにより試験時間を短縮することができる。
【００３３】
またファンクション試験する場合、高圧コンパレータピンカード５１に設けられたパーピンメジャーユニット５２により各ピンへのプローブの接続が確認された後、入力側ピンはロジックピンカード４１により、出力側ピンは高圧コンパレータピンカード５１によりファンクション試験が実行される。この試験装置１では、これらロジックピンカード４１、高圧コンパレータピンカード５１にあっても、複数個設けられていることにより、入力ピン、出力ピンのそれぞれについて、複数のピンを同時並列的に試験することができ、これによっても試験時間を短縮することができる。
【００３４】
このようにして試験するにつき、この試験装置１では、測定モジュールマルチプレクスボード１１より瞬時過電流保護回路１４を介して各ピンへ直流電圧が出力され、また動作用の電源については、パフォーマンスボード１０に設けられた瞬時過電流保護回路５９を介して試験対象５に供給され、この瞬時過電流保護回路１４、５９にあっては、ＭＯＳＦＥＴ２１Ａ、２１Ｂと電流検出回路２２Ａ及び３３Ａ、２２Ｂ及び３３Ｂとの直列回路に負荷電流を流すようにして、この負荷電流の増大による電流検出回路２２Ａ及び３３Ａ、２２Ｂ及び３３Ｂの端子電圧の上昇によりバイポーラトランジスタ２６Ａ、２６Ｂをオン動作させ、ＭＯＳＦＥＴ２１Ａ、２１Ｂをオン状態に保持するバイアス電圧を立ち下げることにより、従来に比して高精度に電流制限することができ、これによりこのように高電圧により複数のピンを同時並列的に試験するようにして、短絡事故による稼働時間の低下を防止することができ、これにより同時並列的な試験による試験時間の短縮を実効あるものとすることができる。
【００３５】
（３）実施例の効果
以上の構成によれば、試験対象の各ピンにそれぞれ直流電源を出力する測定モジュールマルチプレクスボードと、各測定モジュールマルチプレクスボードを介して、少なくとも各ピンに印加される直流電源の電圧を測定する複数の高圧測定モジュール等を複数設け、これらにより同時並列的に各ピンの特性を試験することにより、またＭＯＳＦＥＴと電流検出回路との直列回路に負荷電流を流すようにして、この負荷電流の増大により電流検出回路でバイポーラトランジスタをオン動作させて、ＭＯＳＦＥＴのバイアス電圧を立ち下げる瞬時過電流保護回路を各測定モジュールマルチプレクスボードに設けることにより、ＰＤＰ用ドライバＩＣのような高電圧で動作する多ピン出力の集積回路に関して、従来に比して試験時間を短くすることができる。
【実施例２】
【００３６】
なお上述の実施例においては、１つの集積回路を試験する場合について述べたが、本発明はこれに限らず、複数の集積回路をまとめて試験する場合等にも広く適用することができる。
【産業上の利用可能性】
【００３７】
本発明は、ＰＤＰ用ドライバＩＣ等の高電圧で動作する集積回路の試験装置に適用することができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施例に係る試験装置を示すブロック図である。
【図２】図１の試験装置に適用される瞬時過電流保護回路を示す接続図である。
【図３】図２の瞬時過電流保護回路の基本回路を示す接続図である。
【図４】図２の瞬時過電流保護回路に適用されるフローティング電源を示す接続図である。
【符号の説明】
【００３９】
１……試験装置、２……本体装置、３……テストヘッド、４……電源モジュール、５……試験対象、６……高圧測定モジュール、７……パターンアドレス発生器、１１……測定モジュールマルチプレクスボード、１４、５９……瞬時過電流保護回路、４１……ロジックピンカード、５１……高圧コンパレータピンカード
【図１】
2006226684.tif 000003
【図２】
2006226684.tif 000004
【図３】
2006226684.tif 000005
【図４】
2006226684.tif 000006