(57)【要約】【課題】  この発明は、銅を用いた埋め込み配線構造を有する半導体装置に関し、Ｃｕ埋め込み配線の接続孔部分からバリアメタルを排除し、かつ、上層配線と下層配線との間の抵抗値を十分に小さくすることを目的とする。【解決手段】  層間絶縁膜１を介して下層Ｃｕ配線２１と上層Ｃｕ配線４１とを配置する。層間絶縁膜１を貫通して下層Ｃｕ配線２１と上層Ｃｕ配線４１との双方に接触するＡｌプラグ３１を設ける。Ａｌプラグ３１は、バリア層に被覆されることなく、直接層間絶縁膜１と接触させる。Ａｌプラグ３１の上端には、上層Ｃｕ配線４１の内部に到達する突出部３２を設ける。【選択図】      図１
2006216690.tif 000002
【特許請求の範囲】
【請求項１】
層間絶縁膜を介して配置された下層Ｃｕ配線および上層Ｃｕ配線と、
前記層間絶縁膜を貫通して前記下層Ｃｕ配線と前記上層Ｃｕ配線との双方に接触するプラグとを備え、
前記プラグは、前記層間絶縁膜中への拡散速度がＣｕに比して遅い金属、化合物、或いは合金で形成されており、前記上層Ｃｕ配線の内部に到達する突出部を備えており、かつ、その側面において前記層間絶縁膜と直接接していることを特徴とする半導体装置。
【請求項２】
前記下層Ｃｕ配線と前記プラグとの間に、前記プラグに比してＣｕに対して安定であり、かつ、Ｃｕに比して前記プラグに対して安定である金属、化合物、或いは合金からなるメタルキャップが配置されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記メタルキャップは、Ｃｕの拡散を抑える拡散防止膜で構成されていることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記プラグはＡｌで構成されており、その直径は、５５ｎｍ以下であることを特徴とする請求項１乃至３の何れか１項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置に係り、特に、銅を用いた埋め込み配線構造を有する半導体装置に関するものである。
【背景技術】
【０００２】
近年、半導体装置の分野では、要求される動作速度を満たすために、従来のアルミ（Ａｌ）系合金を主体とする配線構造に替わり、より低抵抗である銅（Ｃｕ）を配線材料として用いたＣｕ埋め込み配線構造が用いられるようになってきている。通常、Ｃｕを用いた埋め込み配線構造では、層間絶縁膜中へのＣｕの拡散を防止するため、Ｃｕ配線を包み込むようにバリア層が形成される。
【０００３】
このようなバリア層を用いた構造として現在主流のものは、Ｃｕ埋め込み配線の上部を絶縁膜系（ＳｉＮ，ＳｉＣ等）のバリア膜で覆い、他の部分、つまり、Ｃｕ配線の側壁および底部、並びに上下に配置されたＣｕ配線間をつなぐ接続孔の側壁部をメタル系（Ｔａ，ＴａＮ等）のバリア層（バリアメタル）で覆うものである。バリアメタル層は、Ｃｕに比べて比抵抗が１桁〜２桁程度高いのが通常である。そのため、バリアメタル層は、Ｃｕ埋め込み配線の実効的な配線抵抗や、接続孔部の抵抗を上昇させる原因となっている。
【０００４】
特開平９−１６２２８１号公報には、上下の配線層をつなぐ接続孔に、Ａｌのプラグを配する構造が開示されている。Ａｌは、Ｃｕに比して絶縁膜中に拡散し難いため、Ａｌのプラグを用いることとすると、接続孔の部分については、バリアメタル層を省略することが可能となる。
【０００５】
【特許文献１】特開平９−１６２２８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、Ｃｕ埋め込み配線は、配線抵抗の十分な低減を実現するためのものである。Ａｌは、Ｃｕに比して比抵抗が高いため、Ｃｕ埋め込み配線の構造において、単純にプラグをＡｌとしただけでは、上層配線と下層配線との間の抵抗値が要求値より大きくなり、所望の動作速度が得られない事態が生じうる。
【０００７】
この発明は、上述のような課題を解決するためになされたもので、Ｃｕ埋め込み配線の接続孔部分からバリアメタルを排除することができ、かつ、上層配線と下層配線との間の抵抗値を十分に小さくすることのできる構造を有する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、上記の目的を達成するため、半導体装置であって、
層間絶縁膜を介して配置された下層Ｃｕ配線および上層Ｃｕ配線と、
前記層間絶縁膜を貫通して前記下層Ｃｕ配線と前記上層Ｃｕ配線との双方に接触するプラグとを備え、
前記プラグは、前記層間絶縁膜中への拡散速度がＣｕに比して遅い金属、化合物、或いは合金で形成されており、前記上層Ｃｕ配線の内部に到達する突出部を備えており、かつ、その側面において前記層間絶縁膜と直接接していることを特徴とするものである。
【発明の効果】
【０００９】
本発明によれば、上層Ｃｕ配線と下層Ｃｕ配線とが、層間絶縁膜と直接接しているプラグにより、つまり、その周囲がバリア層で覆われていないプラグにより接続されている。このプラグは、Ｃｕに比して層間絶縁膜中での拡散速度が遅いため、Ｃｕプラグが用いられる場合とは異なり、バリア層が不存在でもプラグの拡散に関する問題は生じない。また、本発明によれば、プラグの一端には突出部が形成されており、その突出部が上層Ｃｕ配線の内部にまで到達している。このような構成によれば、プラグと上層Ｃｕ配線との接触面積を大きく確保することが可能であり、両者の接触部分における低抵抗化と、その部分でのエレクトロマイグレーションの抑制とが可能となる。このため、本発明によれば、簡単な工程により製造することができ、動作速度が速く、かつ、信頼性の高い半導体装置を実現することができる。
【００１０】
実施の形態１．
この発明の実施の形態１を図１に示す。図１において、１は層間絶縁膜、２１は下層のＣｕ埋め込み配線（以下、「下層Ｃｕ配線」とする）、３１はＡｌプラグ、４１は上層のＣｕ埋め込み配線（以下、「上層Ｃｕ配線」とする）である。上層Ｃｕ配線４１および下層Ｃｕ配線２１は、層間絶縁膜１中に埋め込まれるように形成されている。それらの間には、両者をつなぐ接続孔が設けられている。Ａｌプラグ３１は、その接続孔の内部に設けられ、上層配線４１と下層配線２１とを電気的に接続している。
【００１１】
本実施形態の半導体装置において、上層Ｃｕ配線４１の周囲、および下層Ｃｕ配線２１の周囲は、バリア膜４２，２２により覆われている。より具体的には、バリア膜４２は、上層Ｃｕ配線４１の側面および底面を覆うように、また、バリア膜２２は、下層Ｃｕ配線２１の側面および底面を覆うように設けられている。
【００１２】
Ａｌプラグ３１は、その先端に突出部３２を備えている。突出部３２は、下層Ｃｕ配線４１の底部より高い位置まで、つまり、下層Ｃｕ配線４１の内部にまで到達している。このような構造によれば、突出部３２が存在しない場合に比して、上層Ｃｕ配線４１とＡｌプラグ３１との接触面積を大きく確保することにより、両者間の抵抗を十分に低くすることができる。
【００１３】
以下、図１に示す半導体装置の形成工程を、図２〜図４を参照して説明する。この形成工程では、先ず、通常のＣｕ埋め込み配線の製造手法により、層間絶縁膜１（下層部分）中埋め込まれるように下層Ｃｕ配線２１が形成される。次に、下層Ｃｕ配線２１の上に層間絶縁膜１の上層部分が製膜される。次いで、デュアルダマシンの配線構造を形成するべく、下層Ｃｕ配線２１に通じる接続孔３０と、その上部に延在する上層配線溝４０とが形成される（図２参照）。
【００１４】
次に、接続孔３０の内部にＡｌプラグ３１が形成される。Ａｌプラグ３１は、例えば、選択ＣＶＤ法により接続孔３０の内部にのみＡｌを堆積させることにより形成することができる。ここでは、特に、Ａｌプラグ３１の上部に突出部３２が形成されるように、つまり、Ａｌプラグ３１の上部が上層配線溝４０の内部に突出するようにＡｌの堆積が継続される（図３参照）。
【００１５】
次に、層間絶縁膜１の全面にバリア層４４と、Ｃｕ膜４３とが、ＰＶＤ法により順次成膜される。その結果、バリア層４４およびＣｕ膜４３は、上層配線溝４０の底面および側面をも覆うように形成される。ここで成膜されたＣｕ膜４３は、上層配線溝４０の中に上層Ｃｕ配線４１を形成する際のシード膜として機能する（図４参照）。
【００１６】
以後、上層配線溝４０をＣｕで埋めるためのＣｕメッキが実行され、その後、アニール処理、ＣＭＰ処理等が順次実行される。その結果、上層配線溝４０中に埋め込まれた上層Ｃｕ配線４１が形成されて図１に示す構成が実現される。上述した形成工程によれば、接続孔３０の中に、バリア層を持たず、かつ、上層Ｃｕ配線４１中に突出する突出部３２を有するＡｌプラグ３１を形成することができる。
【００１７】
図５は、接続孔３０の壁面を覆うバリア層を省くことによる効果を考察するための図である。より具体的には、図５は、Ｃｕプラグの周囲をバリア層で覆った場合に得られるプラグ部分の抵抗値と、バリア層を用いずにタングステン（Ｗ）或いはＡｌのみでプラグを形成した場合の抵抗値との比を、バリア層の膜厚をパラメータとして表した図である。
【００１８】
図５に示す結果を導出するにあたって、Ｃｕ、ＡｌおよびＷの比抵抗は、それぞれ２，３，１３μΩｃｍとしており、また、Ｃｕに対するバリアメタルの比抵抗は無限大（∞）であるものとしている。更に、ここでは、Ｃｕプラグの側壁を覆うバリア層の膜厚をｔとすると共に、接続孔３０の直径ｄに対するバリア層の膜厚ｔの比率をα（＝ｔ／ｄ）としている。
【００１９】
図５中に細線で示した曲線は、具体的には、Ｃｕプラグの抵抗に対するＡｌプラグの抵抗比を、上記の比率αをパラメータとして表した結果である。また、図５中に太線で示した曲線は、具体的には、Ｃｕプラグの抵抗に対するＷプラグの抵抗比を、上記の比率αをパラメータとして表した結果である。これらの曲線は、何れも、比率αが大きくなるに従って、つまり、Ｃｕプラグを取り巻くバリア膜の膜厚ｔが大きくなるに従って、Ａｌプラグ或いはＷプラグの抵抗が、Ｃｕプラグの抵抗に対して相対的に小さくなることを示している。
【００２０】
Ａｌプラグの場合を例に取ると、図５に示す結果より、比率αが０．１程度である場合にＡｌプラグの抵抗とＣｕプラグの抵抗がほぼ等しくなり、比率αが０．１より大きい領域では、Ａｌプラグの抵抗がＣｕプラグの抵抗より小さくなることが判る。つまり、この結果によれば、バリア膜の膜厚ｔが５ｎｍである場合、接続孔３０の直径が５５ｎｍ程度以下となる箇所においては、Ａｌプラグを用いる方がＣｕプラグを用いるよりプラグ自体の抵抗値を下げられることが判る。このため、Ａｌプラグを用いる本実施形態の半導体装置は、特に直径の小さな接続孔３０が用いられる場合において、プラグ部分の抵抗を十分に小さくすることができる。
【００２１】
更に、本実施形態の半導体装置においては、既述した通り、Ａｌプラグ３１が、その上部に、上層Ｃｕ配線４１の中に突出する突出部３２を備えている。その結果、上層Ｃｕ配線４１とＡｌプラグ３１との間に、大きな接触面積が確保されている。このような構成によれば、突出部３２が存在しない場合に比して、上層Ｃｕ配線４１とＡｌプラグ３１との接触抵抗を下げることができる。この部分の抵抗が低減されると、上層Ｃｕ配線４１と下層Ｃｕ配線２１との間の抵抗を小さくして半導体装置の動作速度が向上すると共に、Ａｌプラグ３１と上層Ｃｕ配線４１との接触部におけるエレクトロマイグレーションを抑制することができる。従って、本実施形態の構造によれば、半導体装置の動作速度を高め、かつ、その信頼性を高めるという効果をも達成することができる。
【００２２】
また、本実施形態の構成によれば、上層配線溝４０の中にバリア層４４およびＣｕ膜（シード膜）４３を形成する際に、接続孔３０の中にそれらを成膜する必要がない。このため、本実施形態の構成によれば、接続孔３０の中にバリア膜やシード膜を形成する必要がある場合、つまり、バリア膜で覆われたＣｕプラグを用いる場合に比して、成膜に関する制約を小さくすることができ、プロセス制御が容易になるという効果をも得ることができる。
【００２３】
ところで、上述した実施の形態１においては、接続孔３０に埋め込む金属としてＡｌを例に挙げたが、その金属は、Ｗや銀（Ａｇ）など、層間絶縁膜１中での拡散係数がＣｕより低いものであれば、どのような金属（金属化合物や合金を含む）であってもよい。
【００２４】
また、上述した実施の形態１においては、接続孔３０の内部にＡｌを堆積する手法として、選択ＣＶＤ法を例に挙げたが、その手法はこれに限定されるものではなく、選択めっき法など、接続孔３０の内部での選択的な成膜を可能とするものであれば、どのような手法であってもよい。この際、完全な選択性は必ずしも必要ではなく、接続孔３０の内部と、他の部分との間に十分な成膜速度の差が確保できるのであれば、ＰＶＤ法でも構わない。
【００２５】
また、上述した実施の形態１においては、バリア層４４およびＣｕ膜４３（シード膜）を、ＰＶＤ法で成膜することとしているが、その手法もこれに限定されるものではない。すなわち、それらの膜は、例えば、スパッタ法やＣＶＤ法で成膜することとしてもよい。
【００２６】
尚、上述した３つの変形が可能であることについては、以下に説明する他の実施形態についても同様である。
【００２７】
実施の形態２．
次に、図６を参照して、本発明の実施の形態２について説明する。本実施形態の半導体装置は、下層Ｃｕ配線２１の上層に、ＣｏＷメタルキャップ５１を備えている点を除き、実施の形態１の場合と同様の構成を有している。以下、図６に示す構成要素のうち、図１に示す要素と同一のものについては、同一の符号を付してその説明を省略または簡略する。
【００２８】
ＣｏＷメタルキャップ５１は、下層Ｃｕ配線２１と接続孔３０とが形成された後に、例えば、選択メッキ法により形成することができる。本実施形態における半導体装置の形成工程は、上記の工程が追加される点を除き、実施の形態１における形成工程と同様である。
【００２９】
ＣｏＷメタルキャップ５１によれば、Ａｌプラグ３１と下層Ｃｕ配線２１とが直接接触するのを防ぐことができる。つまり、ＣｏＷメタルキャップ５１によれば、プラグ材がＣｕと直接接触するのを阻止することができる。このため、本実施形態の構造によれば、プラグ材の材料として、Ｃｕとの反応、或いは合金化が問題となるような材料をも使用することができる。
【００３０】
ところで、上述した実施の形態２においては、下層Ｃｕ配線２１の上に形成するメタルキャップの材質がＣｏＷに限定されているが、本発明はこれに限定されるものではない。すなわち、下層Ｃｕ配線２１の上に形成するメタルキャップは、Ｃｕとプラグ材料との反応或いは合金化を阻止し、かつ、両者間の抵抗値を著しく大きくしないものであればよく、この要件を満たす限り、例えばＷなど、如何なる金属（金属化合物や合金を含む）を用いることとしてもよい。
【００３１】
実施の形態３．
次に、図７を参照して、本発明の実施の形態３について説明する。本実施形態の半導体装置は、下層Ｃｕ配線２１の上層に、指向性ＰＶＤ−Ｔａバリア層５２を備えている点を除き、実施の形態１の場合と同様の構成を有している。以下、図７に示す構成要素のうち、図１に示す要素と同一のものについては、同一の符号を付してその説明を省略または簡略する。
【００３２】
図８〜図１０は、図７に示す構成を実現するための形成工程を説明するための図である。この形成工程では、実施の形態１の場合と同様の手法で、先ず、下層Ｃｕ配線２１と、接続孔３０と、上層配線溝４０とが形成される。次に、例えば指向性イオン化ＰＶＤ法により、接続孔３０の底部にＴａバリア層５２が成膜される（図８参照）。
【００３３】
Ｔａバリア層５２を成膜する工程では、接続孔３０の底部にのみＴａ膜が成膜され、他の部分には殆どＴａ膜が成膜されないようにＴａの成膜形状が調整される。Ｔａバリア層５２が形成されると、次に、選択ＣＶＤ法により、接続孔３０底部、つまりＴａバリア層５２の上にＡｌを堆積させることによりＡｌプラグ３１が形成される（図９参照）。
【００３４】
以後、実施の形態１の場合と同様に、バリア層４４とＣｕ膜（シード膜）４３とが、ＰＶＤ法により順次成膜される（図１０参照）。更に、実施の形態１の場合と同様にＣｕメッキ、アニール処理、ＣＭＰ処理等が順次実行されることにより、図７に示す構成が実現される。
【００３５】
本実施形態の構成によれば、接続孔３０の底部において、Ａｌ等のプラグ材質とその下地となるＣｕとの間にＴａバリア層５２、つまり、Ｃｕの拡散を防止する拡散防止層が挟まれている。このため、本実施形態の構成によっても、実施の形態２の場合と同様に、ＡｌとＣｕとの反応或いは合金化、つまり、プラグ材質とＣｕとの反応或いは合金化を確実に阻止することができる。
【００３６】
ところで、上述した実施の形態３においては、Ｔａバリア層５２を成膜する手法を指向性イオン化ＰＶＤ法に限定しているが、その成膜方法はこれに限定されるものではない。すなわち、接続孔３０の底部と他の部分との間に、十分な成膜速度の差が確保できるのであれば、選択ＣＶＤ法や選択メッキ法を用いることとしてもよい。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施の形態１の構成を説明するための断面図である。
【図２】図１に示す構成の形成工程を説明するための図（その１）である。
【図３】図１に示す構成の形成工程を説明するための図（その２）である。
【図４】図１に示す構成の形成工程を説明するための図（その３）である。
【図５】接続孔の内部からバリア層を排除することによる効果を説明するための図である。
【図６】本発明の実施の形態２の構成を説明するための断面図である。
【図７】本発明の実施の形態３の構成を説明するための断面図である。
【図８】図７に示す構成の形成工程を説明するための図（その１）である。
【図９】図７に示す構成の形成工程を説明するための図（その２）である。
【図１０】図７に示す構成の形成工程を説明するための図（その３）である。
【符号の説明】
【００３８】
１  層間絶縁膜
２１  下層Ｃｕ配線
３０  接続孔
３１  Ａｌプラグ
４０  上層配線溝
４１  上層Ｃｕ配線
５１  ＣｏＷメタルキャップ層
５２  指向性ＰＶＤ−Ｔａバリア層
【図１】
2006216690.tif 000003
【図２】
2006216690.tif 000004
【図３】
2006216690.tif 000005
【図４】
2006216690.tif 000006
【図５】
2006216690.tif 000007
【図６】
2006216690.tif 000008
【図７】
2006216690.tif 000009
【図８】
2006216690.tif 000010
【図９】
2006216690.tif 000011
【図１０】
2006216690.tif 000012