(57)【要約】【課題】  ガラス基板とシリコン基板とを陽極接合するにあたって、ガラス基板の表層に偏析されるアルカリ金属によって発生してしまうリーク電流を抑止して、ノイズに対する検出信号の比率を向上させる。【解決手段】  一対のガラス基板２０と、前記一対のガラス基板２０の間に挟まれた状態で陽極接合により接合されたシリコン基板２１と、前記シリコン基板２１と電気的に接続されると共に前記シリコン基板２１が接合された面とは逆側の前記一対の一方のガラス基板２０ｂの面５１に形成された複数の薄膜端子３６ａ等と、前記複数の薄膜端子３６ａ等が形成された面の該複数の薄膜端子３６ａ等間のそれぞれに形成された面切り欠き部６０とを備える。【選択図】  図２
2006216882.tif 000002
【特許請求の範囲】
【請求項１】
ガラス基板と、
前記ガラス基板に陽極接合により接合されたシリコン基板と、
前記シリコン基板と電気的に接続されると共に前記シリコン基板が接合された面とは逆側の前記ガラス基板の面に形成された複数の薄膜端子と、
前記複数の薄膜端子が形成された面の該複数の薄膜端子間のそれぞれに形成された面切り欠き部とを備えたことを特徴とする力学量センサ。
【請求項２】
一対のガラス基板と、
前記一対のガラス基板の間に挟まれた状態で陽極接合により接合されたシリコン基板と、
前記シリコン基板と電気的に接続されると共に前記シリコン基板が接合された面とは逆側の前記一対の一方若しくは両方のガラス基板の面に形成された複数の薄膜端子と、
前記複数の薄膜端子が形成された面の該複数の薄膜端子間のそれぞれに形成された面切り欠き部とを備えたことを特徴とする力学量センサ。
【請求項３】
請求項１または請求項２に記載の力学量センサにおいて、
前記面切り欠き部を、少なくとも０．１μｍの深さで構成することを特徴とする力学量センサ。
【請求項４】
請求項３に記載の力学量センサにおいて、
前記面切り欠き部を、０．５〜１．０μｍの深さで構成することを特徴とする力学量センサ。
【請求項５】
請求項１または請求項２に記載の力学量センサにおいて、
前記面切り欠き部を、前記ガラス基板の厚みに対して０．１２５〜０．２５％の深さで構成することを特徴とする力学量センサ。
【請求項６】
請求項１から請求項５のうち何れか一項に記載の力学量センサを有することを特徴とする電子機器。
【請求項７】
シリコン基板に、複数の貫通孔が設けられたガラス基板を陽極接合により接合する陽極接合工程と、
前記シリコン基板が接合された面とは逆側の前記ガラス基板の面と前記貫通孔内周面と前記シリコン基板とに互いに導電可能に金属薄膜を成膜する金属薄膜成膜工程と、
前記複数の貫通孔同士の間に位置される前記金属薄膜及び前記ガラス基板を切り欠いて薄膜端子及び面切り欠き部を形成する切り欠き工程とを含むことを特徴とする力学量センサの製造方法。
【請求項８】
請求項７に記載の力学量センサの製造方法において、
前記切り欠き工程に、ブレードによって前記金属薄膜及び前記ガラス基板を一括して切り欠くブレード切り欠き工程を含むことを特徴とする力学量センサの製造方法。
【請求項９】
請求項８に記載の力学量センサの製造方法において、
前記切り欠き工程のうち、前記ブレード切り欠き工程の前に前記金属薄膜上にレジスト膜を成膜するレジスト膜成膜工程を含むと共に、前記ブレード切り欠き工程の後に前記レジスト膜を除去する除去工程を含むことを特徴とする力学量センサの製造方法。
【請求項１０】
請求項７に記載の力学量センサの製造方法において、
前記切り欠き工程に、前記金属薄膜上にレジスト膜を成膜するレジスト膜成膜工程と、前記金属薄膜及び前記ガラス基板をエッチング処理するエッチング処理工程と、前記エッチング処理工程の後に前記レジスト膜を除去する除去工程とを含むことを特徴とする力学量センサの製造方法。
【請求項１１】
複数の貫通孔が設けられたガラス基板をシリコン基板に陽極接合により接合する陽極接合工程と、
前記シリコン基板が接合された面とは逆側の前記ガラス基板の面を研磨する研磨工程と、
前記研磨された側の面に薄膜端子を設ける薄膜端子形成工程とを含むことを特徴とする力学量センサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ガラス基板とシリコン基板とを用いて密閉室を形成し、該密閉室内に加速度や角速度等の各種の力学量を検出する検出部を収容した加速度センサや角速度センサ等の力学量センサ及び該力学量センサを有する電子機器並びに力学量センサの製造方法に関するものである。
【背景技術】
【０００２】
従来から、電子機器に加わる加速度若しくは角速度を検出する力学量センサが提供されている。この種の力学量センサにあっては、ガラス基板とシリコン基板とを真空状態にして陽極接合してなるものが普及している。一方、この種の力学量センサは、電子機器に内蔵されるものであって、超小型に構成して検出信号は微小とされる。従って、その微小とされた検出信号が埋もれてしまうようなノイズは、この種の力学量センサにとっては大敵なものとなっている。このようなノイズの原因の一つに、リーク電流がある。
【０００３】
この種の力学量センサを製造しようと、上述したようにガラス基板とシリコン基板とを陽極接合した場合、その接合側とは逆側のガラス基板の表面近くの層（以下、表層）には、そのガラス基板に含まれるアルカリ金属（例えば、ナトリウム、カリウム等）が偏析するものとなっていた。この偏析されたアルカリ金属は、導電性を有するため、上述したノイズの原因となるリーク電流を発生させる。このリーク電流が、例えば、検出信号が数ｎＡ以下である場合に数百ｐＡ〜数十ｎＡとなっていては、その検出信号はリーク電流に因るノイズに埋もれてしまって、適正な検出信号が得られない具合の悪いものとなってしまっていた。
【０００４】
そこで、このような問題を解決するにあたって、図１１に示す陽極接合方法が提供されている（特許文献１参照）。すなわち、図１１に示すように、貫通孔１０１が設けられたガラス基板１０２を、シリコン基板１０３に陽極接合するにあたって、まず、予めシリコン基板１０３に接合されているガラス基板１０４の接合面とは逆側の面に、導電板１０５を介して電極ピン１０６を密着させる。そして、この電極ピン１０６によって導電板１０５に正の電圧を印加すると共に、ガラス基板１０２の接合面とは逆側の面に密着された導電板１０７に負の電圧を印加する。なお、符号１０８は、ガラス基板１０２を温めるヒータである。この陽極接合方法によれば、ガラス基板１０２をシリコン基板１０３に接合させる場合、偏析される上述したアルカリ金属を、負の電圧を印加する導電板１０７に引き込むこととなる。これによって、アルカリ金属の偏析は低減されるものとなっていた。
【特許文献１】特開２００１−１５８６７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した陽極接合方法にあっては、ガラス基板の表層に偏析される全てのアルカリ金属を除去するにはいたらないものとなっていた。すなわち、そのガラス基板の表層には、少なからずともアルカリ金属が残留してしまうものとなっており、この残留したアルカリ金属によって、低減されてはいるが、リーク電流が発生してしまう問題が未だ残されていた。
【０００６】
本発明は、このような事情を鑑みなされたものであって、その目的は、ガラス基板とシリコン基板とを陽極接合するにあたって、ガラス基板の表層に偏析されるアルカリ金属によって発生してしまうリーク電流を抑止して、ノイズに対する検出信号の比率を向上させた力学量センサ及び電子機器並びに力学量センサの製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、前記課題を解決するために以下の手段を提供する。
本発明の力学量センサは、ガラス基板と、前記ガラス基板に陽極接合により接合されたシリコン基板と、前記シリコン基板と電気的に接続されると共に前記シリコン基板が接合された面とは逆側の前記ガラス基板の面に形成された複数の薄膜端子と、前記複数の薄膜端子が形成された面の該複数の薄膜端子間のそれぞれに形成された面切り欠き部とを備えたことを特徴とする。なお、このガラス基板は、シリコン基板を挟み込むように陽極接合される一対で構成されるものであってもよい。つまり、一対のガラス基板と、前記一対のガラス基板の間に挟まれた状態で陽極接合により接合されたシリコン基板と、前記シリコン基板と電気的に接続されると共に前記シリコン基板が接合された面とは逆側の前記一対の一方若しくは両方のガラス基板の面に形成された複数の薄膜端子と、前記複数の薄膜端子が形成された面の該複数の薄膜端子間のそれぞれに形成された面切り欠き部とを備えるように構成してもよい。
【０００８】
上述したように、シリコン基板と陽極接合されるガラス基板にあっては、そのシリコン基板との接合面の逆側とされる面の表層に、アルカリ金属が偏析される。このアルカリ金属は、リーク電流の原因となるものである。
本発明の力学量センサにあっては、電圧を印加するために設けられた薄膜端子間であって且つガラス基板の表層の一部を切り欠くように面切り欠き部が設けられる。つまり、あたかも結線されているかのようにガラス基板の表層に偏析されていた導電性を有するアルカリ金属の一部を、断線するかのようにガラス基板の表層の一部を除去することとなる。従って、アルカリ金属が偏析される表層側の面に設けられた薄膜端子に電圧を印加しても、導電性を有するアルカリ金属は、あたかも断線されているかのように一部が切り欠かれて除去されているので、電流はアルカリ金属に導電して流され難くなる。つまり、ノイズの原因とされるリーク電流は発生し難いものとなる。
【０００９】
なお、シリコン基板の片側の面のみにガラス基板を接合する場合であっても、シリコン基板を挟み込むようにシリコン基板の両側の面に２つからなる一対のガラス基板を接合する場合であっても、薄膜端子間に偏析されたアルカリ金属を含むガラス基板の表層を除去するように面切り欠き部が設けられている場合、そのアルカリ金属同士からなる結線が断線されることとなって、電流はアルカリ金属に導電して流され難くなる。つまり、ノイズの原因とされるリーク電流は発生し難いものとなる。
【００１０】
本発明の力学量センサは、前記面切り欠き部を、少なくとも０．１μｍの深さで構成することを特徴とする。
後にも詳述するが、陽極接合されたガラス基板のうち、その接合された側とは逆側の面から０．１μｍの深さの表層に、最も多く上述したアルカリ金属が偏析される。従って、本発明の力学量センサのように、この最も多く偏析されたアルカリ金属を含む表層を除去するように面切り欠き部を構成した場合にあっては、上述した所望の作用を得ることができる。つまり、導電性を有するアルカリ金属は、あたかも断線されているかのように一部が切り欠かれて除去されるので、アルカリ金属が偏析される表層側の面に設けられた薄膜端子に電圧を印加しても、電流は、そのアルカリ金属に導電してリークされ難いものとなる。つまり、ノイズの原因とされるリーク電流は発生し難いものとなる。
【００１１】
さらに、前記面切り欠き部を、その接合された側とは逆側の面から０．５〜１．０μｍの深さで構成した場合には、その最も多く偏析されたアルカリ金属を含む表層を、好適に除去するように面切り欠き部が構成され、上述したような所望の作用をさらに効果的に得ることができる。さらに、その面切り欠き部の深さを１．０μｍ以下とすることで、ガラス基板自体の剛性も好適に保たれることとなる。
【００１２】
本発明の力学量センサは、前記面切り欠き部を、前記ガラス基板の厚みに対して０．１２５〜０．２５％の深さで構成することを特徴とする。
陽極接合されたガラス基板のうち、その接合された側とは逆側の面から、ガラス基板の厚みに対して０．１２５％以上の深さで、面切り欠き部を構成したので、上述したように偏析されたアルカリ金属が偏析された箇所を好適に除去することとなって、上述したような所望の作用を効果的に得ることができる。さらに、その面切り欠き部の深さを０．２５％以下とすることで、ガラス基板自体の剛性も保たれることとなる。例えば、このガラス基板が、厚さ３００〜８００μｍとされる４００μｍで構成された場合には、面切り欠き部の深さが０．５μｍ以上で構成されることとなるので、前記アルカリ金属が偏析された箇所を好適に除去することとなる。さらに、この面切り欠き部の深さは、１．０μｍ以下で構成されることとなるので、ガラス基板自体の剛性も好適に保たれる。
【００１３】
本発明の電子機器は、上述した力学量センサを有することを特徴とする。
このように構成された力学量センサを備えて電子機器を構成した場合にあっては、ノイズの原因とされるリーク電流が発生し難いようにされた力学量センサが、この電子機器に加わる加速度若しくは角速度を検出することとなる。この力学量センサは、上述したように、ノイズが好適に抑止されているので、検出信号は、そのノイズに埋もれること無く、適当に認識されることとなって、この電子機器に加わる加速度若しくは角速度を、好適に検出できるものとなる。
【００１４】
本発明の力学量センサの製造方法は、シリコン基板に、複数の貫通孔が設けられたガラス基板を陽極接合により接合する陽極接合工程と、前記シリコン基板が接合された面とは逆側の前記ガラス基板の面と前記貫通孔内周面と前記シリコン基板とに互いに導電可能に金属薄膜を成膜する金属薄膜成膜工程と、前記複数の貫通孔同士の間に位置される前記金属薄膜及び前記ガラス基板を切り欠いて薄膜端子及び面切り欠き部を形成する切り欠き工程とを含むことを特徴とする。
【００１５】
本発明の力学量センサの製造方法にあっては、陽極接合工程と、金属薄膜成膜工程と、切り欠き工程とを含み、陽極接合工程においては、ガラス基板とシリコン基板とは好適に接合される。そして、金属薄膜成膜工程においては、シリコン基板が接合された面とは逆側のガラス基板の面と、貫通孔内周面と、シリコン基板とは、互いに導電可能に一体となった金属薄膜を成膜する。次いで、切り欠き工程においては、複数の貫通孔同士の間に位置される金属薄膜及びガラス基板を切り欠いて、薄膜端子及び面切り欠き部を形成する。
【００１６】
従って、薄膜端子及び面切り欠き部は好適に形成されることとなって、上述したように、あたかも結線されているかのようにガラス基板の表層に偏析されていた導電性を有するアルカリ金属の一部を、断線するかのようにガラス基板の表層の一部を除去することとなる面切り欠き部が形成されると共に、電圧を印加することが可能な薄膜端子も形成されることとなる。これによって、上でも述べたように、電流はアルカリ金属に導電して流され難くされた、つまりノイズの原因とされるリーク電流は発生し難い力学量センサを得ることができる。なお、この力学量センサの製造方法にあっては、適宜の工程を上述した工程内に含めてもよいし、また新たな工程を適宜に設けてもよい。
【００１７】
さらに、前記切り欠き工程にあっては、ブレード（刃）によって前記金属薄膜及び前記ガラス基板を一括して切り欠くブレード切り欠き工程を含むように構成してもよい。このように構成した場合には、ブレードによって、複数の貫通孔同士の間に位置される金属薄膜及びガラス基板を切り欠いて、薄膜端子及び面切り欠き部を形成することとなる。つまり、簡単に且つ素早く薄膜端子及び面切り欠き部を形成することが可能となる。なお、このブレード切り欠き工程において用いられるブレード（刃）にあっては、薄膜端子及び面切り欠き部を形成可能に切り欠きできる適宜のブレード（刃）を用いることができる。例えば、金属刃に限定されることなく、適宜の水切り刃等を採用することもできる。
【００１８】
またさらに、前記切り欠き工程のうち、前記ブレード切り欠き工程の前に前記金属薄膜上にレジスト膜を成膜するレジスト膜成膜工程を含むと共に、前記ブレード切り欠き工程の後にレジスト膜を除去するレジスト膜除去工程を含むように構成してもよい。このように構成した場合には、レジスト膜成膜工程において金属薄膜上にレジスト膜を成膜するので、ブレード切り欠き工程において金属薄膜及びガラス基板を切り欠いて発生した切り屑は、成膜されたレジスト膜によって、金属薄膜に影響を及ぼさないこととなる。そして、このブレード切り欠き工程において薄膜端子及び面切り欠き部を形成した後に、このレジスト膜を除去するので、薄膜端子及び面切り欠き部を好適に形成することとなる。従って、上でも述べたように、電流はアルカリ金属に導電して流され難くされた、つまりノイズの原因とされるリーク電流は発生し難い力学量センサを得ることができる。
【００１９】
このように前記切り欠き工程を、ブレード（刃）によって前記金属薄膜及び前記ガラス基板を一緒に切り欠くブレード切り欠き工程で構成するのではなく、所謂エッチング処理によって、複数の貫通孔同士の間に位置される金属薄膜及びガラス基板を切り欠いて薄膜端子及び面切り欠き部を形成してもよい。すなわち、前記切り欠き工程に、前記金属薄膜上にレジスト膜を成膜するレジスト膜成膜工程と、前記金属薄膜及び前記ガラス基板をエッチング処理するエッチング処理工程と、前記エッチング処理工程の後にレジスト膜を除去する除去工程とを含むように構成してもよい。このように構成した場合には、金属薄膜及びガラス基板を切り欠いて形成される薄膜端子及び面切り欠き部が綺麗に形成されることとなり、電流はアルカリ金属に導電して流され難くされた、つまりノイズの原因とされるリーク電流は発生し難い力学量センサを得ることができる。なお、このエッチング処理としては、ウエットエッチング処理、ドライエッチング処理の何れであっても採用することができる。
【００２０】
また、上述したような力学量センサの製造方法に替えて、次のように力学量センサを製造してもよい。すなわち、力学量センサの製造方法を、複数の貫通孔が設けられたガラス基板をシリコン基板に陽極接合により接合する陽極接合工程と、前記シリコン基板が接合された面とは逆側の前記ガラス基板の面を研磨する研磨工程と、研磨された側の面に薄膜端子を設ける薄膜端子形成工程とを含むように構成してもよい。
【００２１】
このように力学量センサの製造方法を構成した場合には、陽極接合工程において、複数の貫通孔が設けられたガラス基板はシリコン基板に陽極接合により接合される。そして、研磨工程においては、シリコン基板が接合された面とは逆側のガラス基板の面は、研磨される。すなわち、あたかも結線されているかのようにガラス基板の表層に偏析されていた導電性を有するアルカリ金属の一部を、断線するかのようにガラス基板の表層の一部を除去することとなる。次いで、薄膜端子形成工程においては、その研磨された側の面に薄膜端子が設けられる。
【００２２】
従って、薄膜端子及び面切り欠き部は好適に形成されることとなって、上述したように、あたかも結線されているかのようにガラス基板の表層に偏析されていた導電性を有するアルカリ金属の一部を、断線するかのようにガラス基板の表層の一部を除去されることとなる面切り欠き部が形成されると共に、電圧を印加することが可能な薄膜端子も形成されることとなる。これによって、上でも述べたように、電流はアルカリ金属に導電して流され難くされた、つまりノイズの原因とされるリーク電流は発生し難い力学量センサを得ることができる。なお、この力学量センサの製造方法にあっては、適宜の工程を上述した工程内に含めてもよいし、また新たな工程を適宜に設けてもよい。
【発明の効果】
【００２３】
本発明に係る力学量センサ及び力学量センサの製造方法によれば、ガラス基板とシリコン基板とを陽極接合するにあたって、ガラス基板の表層に偏析されるアルカリ金属によって発生してしまうリーク電流の問題を抑止することによって、ノイズに対する検出信号の比率を向上させた力学量センサ及び電子機器並びに力学量センサの製造方法を提供することにある。
【発明を実施するための最良の形態】
【００２４】
以下、本発明に係る力学量センサ及び電子機器並びに力学量センサの製造方法の一実施形態を、図１から図１０を参照して説明する。
なお、本実施形態では、電子機器を、デジタルカメラや携帯電話機等のカメラ機構を有する電子機器１として、また、力学量センサを、角速度を検出するジャイロセンサ２として以下に説明する。
前記電子機器１は、図１に示すように、カメラモジュール３と前記ジャイロセンサ２を有するセンサユニット４とを備えている。カメラモジュール３は、センサユニット４から送られてきた角速度に基づいて、図示しないカメラレンズの補正量の算出を行うレンズ補正量算出回路５と、該レンズ補正量算出回路５で算出された補正量に基づいてＸ軸用レンズアクチュエータ６及びＹ軸用レンズアクチュエータ７を駆動するレンズ駆動回路８とを備えている。そして、両レンズアクチュエータ６，７は、それぞれカメラレンズをＸ方向及びＹ方向に適時変位させることで、手振れ補正等ができるようになっている。
【００２５】
前記センサユニット４は、前記ジャイロセンサ２と、該ジャイロセンサ２で検出された角速度に応じた静電容量を電圧に変換するＣ−Ｖ変換回路９と、変換された電圧から角速度を算出する角速度算出回路１０とを備えている。また、角速度算出回路１０は、算出した角速度を前記レンズ補正量算出回路５に出力するようになっている。
【００２６】
ジャイロセンサ２は、図２（ａ）及び図２（ｂ）に示すように、一対のガラス基板２０と、該一対のガラス基板２０の間に挟まれた状態で陽極接合により接合されたシリコン基板２１と、該シリコン基板２１と一対のガラス基板２０とで囲まれた密閉室２２と、該密閉室２２内に収容され外部から作用した角速度（力学量）を検出する検出部２３とを備えている。なお、本実施形態においては、前記シリコン基板２１として、シリコン（Ｓｉ）支持基板２５（例えば、厚さ３００〜８００μｍとされた４００μｍ）と該Ｓｉ支持基板２５上に形成された二酸化珪素（ＳｉＯ２）のＢＯＸ層（Buried Oxide）２６と、該ＢＯＸ層２６上に形成されたＳｉ活性層２７（例えば、厚さ５〜１００μｍ）とを有するＳＯＩ（Silicon On Insulator）基板（以下、シリコン基板）２１を用いた例を説明する。
【００２７】
前記密閉室２２は、シリコン基板２１に形成された凹部３０と一対のガラス基板２０とで囲まれた空間より形成されている。また、シリコン基板２１には、図２（ａ）及び図２（ｂ）に示すように、密閉室２２内に４本のビーム（梁部）３１によりガラス基板２０に接触しないように（中空状態）吊り下げられたプルーフマス３２が形成されている。この４本のビーム３１は、四角形状に囲まれたフレーム３３に基端側が支持されており、フレーム３３の４つの各辺の中間位置からそれぞれ内側に向けて延びた状態とされている。また、フレーム３３の周囲には、図２（ａ）に示すように、所定間隔を空けた状態でポスト３４が一対のガラス基板２０の間に設けられている。
【００２８】
また、Ｓｉ活性層２７側のガラス基板２０（第１のガラス基板２０ａ）上であって、プルーフマス３２に対向する位置には、第１の電極３５ａが設けられている。この第１の電極３５ａは、第２のガラス基板２０ｂとポスト３４との間に設けられた第１の電極パッド３６ａと第１のポスト３４ａと配線３８ａを介して接続されていると共に、配線３８ｂと第２のポスト３４ｂとを介して第３の電極パッド３７ａに電気的接続されている。そして、第１の電極パッド３６ａに電圧が印加されると、第１の電極３５ａからプルーフマス３２の上部に静電引力が作用するようになっている。また、Ｓｉ支持基板２５側のガラス基板２０（第２のガラス基板２０ｂ）上であって、プルーフマス３２に対向する位置には、第２の電極３５ｂが設けられている。この第２の電極３５ｂは、第２のガラス基板２０ｂとフレーム３３との間に設けられた第２の電極パッド３６ｂ及び第４の電極パッド３７ｂに図示しない配線によって電気的接続されている。そして、第２の電極パッド３６ｂに電圧が印加されると、第２の電極３５ｂからプルーフマス３２の下部に静電引力が作用するようになっている。
【００２９】
前記プルーフマス３２は、図２（ａ）及び図２（ｂ）に示すように、前記第１の電極３５ａ及び第２の電極３５ｂによる静電引力によって所定の入力波形で励振する。そして、プルーフマス３２は、この励振状態で外部から角速度を受けると４本のビーム３１を回転中心として、Ｘ方向或いはＹ方向回りに捩れて変位するようになっている。ここで、Ｓｉ活性層２７側のガラス基板２０上には、プルーフマス３２に対向する位置に、プルーフマス３２との距離を測定する図示しない検出用電極が設けられている。この検出用電極は、プルーフマス３２との距離変化を静電容量の変化として検出する。これにより、プルーフマス３２の変位を該変位に応じた静電容量として検出でき、また、検出した容量を第２のガラス基板２０ｂとポスト３４との間に設けられた第４の電極パッド３７ｂ及び第３の電極パッド３７ａを介してＣ−Ｖ変換回路９に出力するようになっている。すなわち、これらプルーフマス３２、第１の電極３５ａ、第２の電極３５ｂ及び検出用電極は、密閉室２２内に収容された前記検出部２３として機能するようになっている。
【００３０】
なお、前記第２のガラス基板２０ｂには、貫通孔４０（４０ａ，４０ｂ，４０ｃ，４０ｄ）が所定間隔で４つ設けられており、この第１〜第４の貫通孔４０ａ，４０ｂ，４０ｃ，４０ｄのそれぞれに電極パッドが成膜されて形成されることによって、外部機器と電気的接続可能となっている。この第１〜第４の電極パッド３６ａ，３６ｂ，３７ａ，３７ｂは、本発明における薄膜端子に相当するものであって、前記第２のガラス基板２０ｂに前記シリコン基板２１が接合された面とは逆側とされる面（以下、この面を「表面」という。）５１に形成される。この第１〜第４の電極パッド３６ａ，３６ｂ，３７ａ，３７ｂのうち第１の電極パッド３６ａを例に上げて説明すると、この第１の電極パッド３６ａは、前記貫通孔４０ａの内周面４１ａ及び前記シリコン基板２１上、及び前記貫通孔４０の周囲であって前記第２のガラス基板２０ｂの表面５１上に導電可能に一体とされた形成された金属薄膜となっている。
【００３１】
そして、第１〜第４の電極パッド３６ａ，３６ｂ，３７ａ，３７ｂのそれぞれの間には、前記第２のガラス基板２０ｂの表面５１を切り欠いたように形成される面切り欠き部６０（６０ａ，６０ｂ，６０ｃ）が設けられている。次に、このジャイロセンサ２のうち、本発明の要部を構成する前記第２のガラス基板２０ｂ、薄膜端子とされる第１〜第４の電極パッド３６ａ，３６ｂ，３７ａ，３７ｂ、及び面切り欠き部６０（６０ａ，６０ｂ，６０ｃ）について、その製造方法とともに詳述する。
【００３２】
図４，図６，図８に示すジャイロセンサ（力学量センサ）２ａ，２ｂ，２ｃは、上述したジャイロセンサ２の各種の実施の形態である。なお、これらのジャイロセンサ２ａ，２ｂ，２ｃは、図３に示すように前記シリコン基板２１を挟むように一対のガラス基板２０（第１及び第２のガラス基板２０ａ，２０ｂ）を陽極接合してなるものであって、前記第１のガラス基板２０ａについては、予め前記シリコン基板２１に陽極接合してあるものである。従って、図３においては、前記第２のガラス基板２０ｂを前記シリコン基板２１に陽極接合しているものとなっている。なお、以下に示す実施の形態においては、本発明の要部を構成する個所のみについて符号を付し、上において説明し、同一に構成される個所についての符号は省略してある。また、図５，図７，図９に示すジャイロセンサ２の製造工程の図は、模式的に示しているものであってＢＯＸ層２６等の図示が省略されている。
【００３３】
すなわち、前記シリコン基板２１の第２の面２１ａに、前記第２のガラス基板２０ｂを陽極接合させるものであり、これらの第１及び第２のガラス基板２０ａ，２０ｂを挟み込むように、第１の導電板９１及び第２の導電板９２が、これらの第１及び第２のガラス基板２０ａ，２０ｂに密着して配置されている。そして、第１のガラス基板２０ａに密着する第１の導電板２０ａに高電圧に印加された電極９３を密着させて、第２のガラス基板２０ｂを前記シリコン基板２１に陽極接合させている。なお、第２の導電板９２は、所定の温度にまで第２のガラス基板２０ｂを熱することが可能なヒータが内蔵されている。
【００３４】
そして、前記高電圧に印加された電極９３によって、前記第１の導電板２０ａを印加すると共に、前記第２の導電板９２のヒータも加熱して所定の温度にまで第２のガラス基板２０ｂを熱する。そうすると、前記第２のガラス基板２０ｂとシリコン基板２１とは接合されたものとなる。この第２のガラス基板２０ｂとシリコン基板２１とは接合する工程が、本発明における陽極接合工程とされる。このようにして前記第２のガラス基板２０ｂは、前記シリコン基板２１に陽極接合されて一体となる。この際、前記第２のガラス基板２０ｂの表面５１の表層５２には、アルカリ金属（例えば、ナトリウム、カリウム等）が偏析されている。なお、この第２のガラス基板２０ｂは、予め貫通孔４０（４０ａ，４０ｂ，４０ｃ，４０ｄ）が所定間隔で４つ設けられている。このようにして陽極接合された第１のガラス基板２０ａを含むシリコン基板２１及び第２のガラス基板２０ｂは、次のような第１〜第４の電極パッド（薄膜端子）３６ａ，３６ｂ，３７ａ，３７ｂ、及び面切り欠き部６０（６０ａ，６０ｂ，６０ｃ）が設けられる。
【００３５】
（第１の実施の形態）
図４に示す符号２ａ（２）は、第１の実施の形態のジャイロセンサを示している。このジャイロセンサ２ａは、前記第１〜第４の貫通孔４０ａ，４０ｂ，４０ｃ，４０ｄのそれぞれに、薄膜端子とされる第１〜第４の電極パッド３６ａ，３６ｂ，３７ａ，３７ｂが設けられている。この第１〜第４の電極パッド３６ａ，３６ｂ，３７ａ，３７ｂは、上述したように、前記第２のガラス基板２０ｂの表面５１であって前記第１〜第４の貫通孔４０ａ，４０ｂ，４０ｃ，４０ｄの周縁と、前記第１〜第４の貫通孔４０ａ，４０ｂ，４０ｃ，４０ｄの内周面４１（４１ａ，４１ｂ，４１ｃ，４１ｄ）に密着して設けられると共に、前記シリコン基板２１に電気的に接続されるものである。そして、第１の電極パッド３６ａと第３の電極パッド３６ｂとの間に第１の面切り欠き部６０ａが形成され、第２の電極パッド３６ｂと第４の電極パッド３７ｂとの間に第２の面切り欠き部６０ｂが形成され、第４の電極パッド３７ｂと第３の電極パッド３７ａとの間に第３の面切り欠き部６０ｃが形成されている。これらの面切り欠き部６０（６０ａ，６０ｂ，６０ｃ）は、前記第２のガラス基板２０ｂの表面５１の表層５２を、深さＤ１で切り欠くように形成されている。この深さＤ１は、０．１μｍ以上とされた０．５〜１．０μｍの深さでなるものであって、このガラス基板の厚みＴ（例えば、４００μｍ）に対して０．１２５〜０．２５％で設定されたものとなっている。なお、前記第２のガラス基板２０ｂの厚みＴとしては、３００〜８００μｍの適宜に選択可能とされるが、この第２のガラス基板２０ｂにあっては、その厚みＴとして４００μｍが選択されたものとなっている。
【００３６】
このジャイロセンサ２ａは、次のようにして製造される。すなわち、上において説明したように、まず、陽極接合工程において、前記第２のガラス基板２０ｂは、シリコン基板２１に接合される。そして、前記シリコン基板２１と接合されて一体とされた第２のガラス基板２０ｂは、次いで、その表面５１に導電可能に金属薄膜Ｍを成膜する金属薄膜成膜工程に移る。この金属薄膜成膜工程は、図５（ａ）に示すように、前記ガラス基板２０ｂの表面５１と、前記貫通孔４０（４０ａ，４０ｂ，４０ｃ，４０ｄ）の内周面４１（４１ａ，４１ｂ，４１ｃ，４１ｄ）と、貫通孔４０が貫通されてシリコン基板２１が現れている個所とに亘って、金属薄膜Ｍが成膜される。この金属薄膜Ｍの成膜にあっては、アルミニウム等の導電性を有する金属を蒸着させて成膜されたり、スパッタリング法やＣＶＤ（Chemical Vapor Deposition）法等の適宜の成膜方法を用いて成膜されるものであればよい。
【００３７】
このようにして、金属薄膜Ｍが成膜された後に、複数の前記貫通孔４０（４０ａ，４０ｂ，４０ｃ，４０ｄ）同士の間に位置される金属薄膜Ｍ及び前記ガラス基板２０ｂの表層５２を切り欠く切り欠き工程に移る。この切り欠き工程は、薄膜端子とされる前記第１〜第４の電極パッド３６ａ，３６ｂ，３７ａ，３７ｂと、前記面切り欠き部６０（６０ａ，６０ｂ，６０ｃ）とが形成される工程となっている。
【００３８】
この第１の実施の形態の切り欠き工程では、前記金属薄膜Ｍ上にレジスト膜Ｒ１を成膜するレジスト膜成膜工程と、前記金属薄膜Ｍ及び前記ガラス基板２０ｂの表層５２をエッチング処理するエッチング処理工程と、前記エッチング処理工程の後に前記レジスト膜Ｒ１を除去する除去工程とを含むものとなっている。
【００３９】
前記レジスト膜成膜工程では、図５（ｂ）に示すように、前記貫通孔４０（４０ａ，４０ｂ，４０ｃ，４０ｄ）毎に、その孔径より僅かに拡大したレジスト膜Ｒ１を形成する。このレジスト膜Ｒ１の形成にあたっては、例えば公知のポジ型フォトレジスト法等の適宜のレジスト膜形成方法でレジスト膜Ｒ１が形成されればよい。
【００４０】
次に、金属薄膜Ｍ及びガラス基板２０ｂの表層５２をエッチング処理するエッチング処理工程に移る。このエッチング処理工程には、前記金属薄膜Ｍをエッチング処理する第１エッチング処理（図５（ｃ））と、前記第２のガラス基板２０ｂの表層５２をエッチング処理する第２エッチング処理（図５（ｄ））とが含まれている。この第１エッチング処理では、図５（ｃ）に示すように、前記金属薄膜Ｍのうち、前記レジスト膜Ｒ１が形成された個所以外の残り個所を除去する。具体的には、前記レジスト膜Ｒ１には何ら影響を与えず、前記金属薄膜Ｍを溶かすことが可能な薬液に浸漬させて、前記金属薄膜Ｍのうち前記レジスト膜Ｒ１が形成された個所以外の残りの個所を除去する。なお、このエッチング処理は、このようなウエットエッチング法を採用することに限定されることなく、ドライエッチング法等の適宜のエッチング処理方法を用いてエッチング処理されるものであればよい。このようにして、薄膜端子とされる前記第１〜第４の電極パッド３６ａ，３６ｂ，３７ａ，３７ｂが形成されることとなる。
【００４１】
そして、適宜の洗浄処理がなされた後に、次に、第２エッチング処理を行う。この第２エッチング処理では、図５（ｄ）に示すように、前記第２のガラス基板２０ｂの表層５２のうち、前記レジスト膜Ｒ１が形成された個所以外の残り個所を除去する。具体的には、前記レジスト膜Ｒ１には何ら影響を与えず、前記第２のガラス基板２０ｂの表層５２を溶かすことが可能な薬液に浸漬させて、前記第２のガラス基板２０ｂの表層５２のうち前記レジスト膜Ｒ１が形成された個所以外の残りの個所を除去する。なお、この際に除去される表層５２の厚みとしては、上述した深さＤ１とされている。従って、上述したような元の前記第２のガラス基板２０ｂの表面５１から０．１μｍ以上とされた０．５〜１．０μｍの深さとなる厚みとなるように処理する。具体的には、前記薬液の濃度や浸漬する時間等を適宜に調節して、除去される表層５２の厚みを０．５〜１．０μｍの深さとする。なお、このエッチング処理にあっても、このようなウエットエッチング法を採用することに限定されることなく、ドライエッチング法等の適宜のエッチング処理方法を用いてエッチング処理されるものであればよい。このようにして、前記面切り欠き部６０（６０ａ，６０ｂ，６０ｃ）は、前記第２のガラス基板２０ｂに形成されるものとなっている。
【００４２】
そして、適宜の洗浄処理がなされた後に、前記レジスト膜Ｒ１を除去する除去工程に移る。この除去工程においては、図５（ｅ）に示すように、前記レジスト膜Ｒ１を除去可能な薬液に浸漬させるなどして前記レジスト膜Ｒ１を除去する。十分にレジスト膜Ｒ１が除去した後に、十分に水洗し、乾燥する。このようにして、図４に示し、上述した第１の実施の形態とされるジャイロセンサ２ａ（２）が得られることとなる。
【００４３】
（第２の実施の形態）
次に、上述の第１の実施の形態とは異なる第２の実施の形態について説明する。
図６に示す符号２ｂ（２）は、第２の実施の形態のジャイロセンサを示している。このジャイロセンサ２ｂは、上述の第１の実施の形態のジャイロセンサと異なる、薄膜端子とされる前記第１〜第４の電極パッド３６ａ，３６ｂ，３７ａ，３７ｂとが設けられると共に、前記面切り欠き部６０（６０ａ，６０ｂ，６０ｃ）が形成されている。
【００４４】
まず、この第２の実施の形態の面切り欠き部６０（６０ａ，６０ｂ，６０ｃ）について説明すると、後の製造の工程においても説明するが、第１の貫通孔４０ａと第２の貫通孔４０ｂとの間に第１の面切り欠き部６０ａが形成され、第２の貫通孔４０ｂと第３の貫通孔４０ｃとの間に第２の面切り欠き部６０ｂが形成され、第３の貫通孔４０ｃと第４の貫通孔４０ｄとの間に第３の面切り欠き部６０ａが形成されている。これらの面切り欠き部６０（６０ａ，６０ｂ，６０ｃ）は、前記第２のガラス基板２０ｂの長さ方向に幅が数十〜数百μｍで形成されていると共に、第２のガラス基板２０ｂの表面５１の表層５２を、深さがＤ２で切り欠くように形成されている。なお、この深さＤ２は、上述の深さＤ１と同様に設定されたものとされる。従って、切り欠かれる深さは、この深さＤ１に金属薄膜Ｍの厚みが加えられた深さとなる。そして、これらの面切り欠き部６０（６０ａ，６０ｂ，６０ｃ）が形成されると共に金属薄膜Ｍが断線されて第１〜第４の電極パッド３６ａ，３６ｂ，３７ａ，３７ｂも同時に形成される。
【００４５】
このジャイロセンサ２ｂは、次のようにして製造される。すなわち、上において説明したように、まず、陽極接合工程において、前記第２のガラス基板２０ｂは、シリコン基板２１に接合される。そして、前記シリコン基板２１と接合されて一体とされた第２のガラス基板２０ｂは、次いで、その表面５１に導電可能に金属薄膜Ｍを成膜する金属薄膜成膜工程に移る。この金属薄膜成膜工程は、上述した第１の実施の形態と同様の金属薄膜形成工程となっている。すなわち、この金属薄膜成膜工程は、図７（ａ）に示すように、前記ガラス基板２０ｂの表面５１と、前記貫通孔４０（４０ａ，４０ｂ，４０ｃ，４０ｄ）の内周面４１（４１ａ，４１ｂ，４１ｃ，４１ｄ）と、貫通孔４０が貫通されてシリコン基板２１が現れている個所とに亘って、金属薄膜Ｍが成膜される。この金属薄膜Ｍの成膜にあっては、アルミニウム等の導電性を有する金属を蒸着させて成膜されたり、スパッタリング法やＣＶＤ法等の適宜の成膜方法を用いて成膜されるものであればよい。
【００４６】
このようにして、金属薄膜Ｍが成膜された後に、複数の前記貫通孔４０（４０ａ，４０ｂ，４０ｃ，４０ｄ）同士の間に位置される金属薄膜Ｍ及び前記ガラス基板２０ｂの表層５２を切り欠く切り欠き工程に移る。この切り欠き工程は、薄膜端子とされる前記第１〜第４の電極パッド３６ａ，３６ｂ，３７ａ，３７ｂと、上述の第１の実施の形態と同様に、前記面切り欠き部６０（６０ａ，６０ｂ，６０ｃ）とが形成される工程となっている。
【００４７】
この第２の実施の形態の切り欠き工程では、前記金属薄膜Ｍ上にレジスト膜Ｒ２を成膜するレジスト膜成膜工程と、前記金属薄膜Ｍ及び前記ガラス基板２０ｂの表層５２を一括してブレードで切り欠くブレード切り欠き工程と、前記ブレード切り欠き工程の後に前記レジスト膜Ｒ２を除去する除去工程とを含むものとなっている。
【００４８】
前記レジスト膜成膜工程では、金属薄膜Ｍ上に亘ってレジスト膜Ｒ２が成膜される。このレジスト膜Ｒ２は、後に移るブレード切り欠き工程において金属薄膜Ｍ及び第２のガラス基板２０ｂを切り欠いて発生した切り屑が、後に薄膜端子とされる前記第１〜第４の電極パッド３６ａ，３６ｂ，３７ａ，３７ｂに影響を及ぼさないようにするために設けられるものである。なお、このレジスト膜Ｒ２の形成にあたっては、例えば公知のポジ型フォトレジスト法等の適宜のレジスト膜形成方法でレジスト膜Ｒ２が形成されればよい。
【００４９】
次に、金属薄膜Ｍ及びガラス基板２０ｂの表層５２を一括してブレードで切り欠くブレード切り欠き工程に移る。この工程では、ブレード（刃）によって、第１の貫通孔４０ａと第２の貫通孔４０ｂとの間を、金属薄膜Ｍ及びガラス基板２０ｂの表層５２を一括して切り欠くようにして、第１の面切り欠き部６０ａを形成する。また、この第１の面切り欠き部６０ａが形成されると同時に、前記金属薄膜Ｍは、前記第１の電極パッド３６ａと第２の電極パッド３６ｂとに分離されるものとなっている。このようにして、第１の面切り欠き部６０ａが形成されると共に、前記第１の電極パッド３６ａも形成されるものとなっている。
【００５０】
このようにして、第２の貫通孔４０ｂと第３の貫通孔４０ｃとの間を、金属薄膜Ｍ及びガラス基板２０ｂの表層５２を一括して切り欠くようにして、第２の面切り欠き部６０ｂを形成する。また同様に、第２の面切り欠き部６０ｂが形成されると同時に、前記金属薄膜Ｍは、前記第２の電極パッド３６ｂと第４の電極パッド３７ｂとに分離されるものとなっている。このようにして、第２の面切り欠き部６０ｂが形成されると共に、前記第２の電極パッド３６ｂも形成されるものとなっている。
【００５１】
また同様に、第３の貫通孔４０ｃと第４の貫通孔４０ｃとの間を、金属薄膜Ｍ及びガラス基板２０ｂの表層５２を一括して切り欠くようにして、第３の面切り欠き部６０ｃを形成する。これもまた同様に、第３の面切り欠き部６０ｃが形成されると同時に、前記金属薄膜Ｍは、前記第４の電極パッド３７ｂと第４の電極パッド３７ａとに分離されるものとなっている。このようにして、第３の面切り欠き部６０ｃが形成されると共に、前記第４の電極パッド３７ｂ及び前記第３の電極パッド３７ａも形成されるものとなっている。
【００５２】
そして、適宜の洗浄処理がなされた後に、前記レジスト膜Ｒ２を除去する除去工程に移る。この除去工程においては、図７（ｃ）に示すように、前記レジスト膜Ｒ２を除去可能な薬液に浸漬させるなどして前記レジスト膜Ｒ２を除去する。十分にレジスト膜Ｒ２が除去した後に、十分に水洗し、乾燥する。このようにして、図６に示し、上述した第２の実施の形態とされるジャイロセンサ２ｂ（２）が得られることとなる。なお、この第２の実施の形態にあっては、工程数が少なくしてジャイロセンサ２ｂ（２）が得られるので、作業性の観点からは最も有利な実施の形態といえる。
【００５３】
（第３の実施の形態）
次に、上述の第１及び第２の実施の形態とは異なる第３の実施の形態について説明する。
図８に示す符号２ｃ（２）は、第３の実施の形態のジャイロセンサを示している。このジャイロセンサ２ｃは、上述の第３の実施の形態のジャイロセンサと異なる、薄膜端子とされる前記第１〜第４の電極パッド３６ａ，３６ｂ，３７ａ，３７ｂとが設けられると共に、前記面切り欠き部６０（６０ａ，６０ｂ，６０ｃ）が形成されている。なお、第３の実施の形態のジャイロセンサ２ｃは、製造方法は異なってなるものの、外観上においては上述した第１の実施の形態と同様に構成されるものであるため、図８に示すジャイロセンサ２ｃには、第１の実施の形態のジャイロセンサ２ａの構成に付される符号と同一の符号を付して、各部の説明は省略する。
【００５４】
このジャイロセンサ２ｃは、次のようにして製造される。すなわち、上において説明したように、まず、陽極接合工程において、前記第２のガラス基板２０ｂは、シリコン基板２１に接合される。そして、前記シリコン基板２１と接合されて一体とされた第２のガラス基板２０ｂは、次いで、前記第２のガラス基板２０ｂの表面５１を研磨する研磨工程に移る。この研磨工程は、図９（ａ）に示すように、前記ガラス基板２０ｂの表面５１の表層５２を削り取るように研磨する工程であり、適宜の研磨工具若しくは研磨装置（サンドブラスト等）等を用いて、前記ガラス基板２０ｂの表面５１を研磨するものである。図９（ａ）における破線は研磨前の表面５１を示し、実線は研磨後の表面５１ａを示している。
【００５５】
そして、この第３の実施の形態では、この研磨前の表面５１と研磨後の表面５１ａとの間隔がＤ３となるように、前記ガラス基板２０ｂの表面５１が研磨されている。つまり、
これらの面切り欠き部６０（６０ａ，６０ｂ，６０ｃ）は、前記第２のガラス基板２０ｂの表面５１の表層５２を、深さＤ１と同様な深さＤ３で切り欠くように形成されることとなっている。なお、この研磨がなされた後は、この表面５１ａを適宜洗浄する。この間隔Ｄ３は、０．１μｍ以上とされた０．５〜１．０μｍの深さでなるものであって、このガラス基板２０ｂの厚みＴ（例えば、４００μｍ）に対して０．１２５〜０．２５％で設定されたものとなっている。このようにして、この研磨工程では、予めアルカリ金属が偏析される表層５２を除去している。
【００５６】
この研磨工程の後、次いで、その表面５１ａに導電可能に金属薄膜Ｍを成膜する金属薄膜成膜工程に移る。この金属薄膜成膜工程は、上述した第１及び第２の実施の形態と同様の金属薄膜形成工程となっている。すなわち、この金属薄膜成膜工程は、図９（ｂ）に示すように、前記ガラス基板２０ｂの表面５１と、前記貫通孔４０（４０ａ，４０ｂ，４０ｃ，４０ｄ）の内周面４１（４１ａ，４１ｂ，４１ｃ，４１ｄ）と、貫通孔４０が貫通されてシリコン基板２１が現れている個所とに亘って、金属薄膜Ｍが成膜される。この金属薄膜Ｍの成膜にあっては、アルミニウム等の導電性を有する金属を蒸着させて成膜されたり、スパッタリング法やＣＶＤ法等の適宜の成膜方法を用いて成膜されるものであればよい。
【００５７】
このようにして、金属薄膜Ｍが成膜された後に、複数の前記貫通孔４０（４０ａ，４０ｂ，４０ｃ，４０ｄ）同士の間に位置される金属薄膜Ｍを切り欠く切り欠き工程に移る。この切り欠き工程は、薄膜端子とされる前記第１〜第４の電極パッド３６ａ，３６ｂ，３７ａ，３７ｂが形成される工程となっている。また、この第３の実施の形態の切り欠き工程では、前記金属薄膜Ｍ上にレジスト膜Ｒ３を成膜するレジスト膜成膜工程と、前記金属薄膜Ｍをエッチング処理するエッチング処理工程と、前記エッチング処理工程の後に前記レジスト膜Ｒ３を除去する除去工程とを含むものとなっている。
【００５８】
前記レジスト膜成膜工程では、図９（ｃ）に示すように、前記貫通孔４０（４０ａ，４０ｂ，４０ｃ，４０ｄ）毎に、その孔径より僅かに拡大したレジスト膜Ｒ３を形成する。このレジスト膜Ｒ３の形成にあたっては、例えば公知のポジ型フォトレジスト法等の適宜のレジスト膜形成方法でレジスト膜Ｒ３が形成されればよい。
【００５９】
次に、金属薄膜Ｍをエッチング処理するエッチング処理工程に移る。このエッチング処理工程では、図９（ｄ）に示すように、前記金属薄膜Ｍのうち、前記レジスト膜Ｒ３が形成された個所以外の残り個所を除去する。具体的には、前記レジスト膜Ｒ３には何ら影響を与えず前記金属薄膜Ｍを溶かすことが可能な薬液に浸漬させて、前記金属薄膜Ｍのうち前記レジスト膜Ｒ３が形成された個所以外の残りの個所を除去する。なお、このエッチング処理は、このようなウエットエッチング法を採用することに限定されることなく、ドライエッチング法等の適宜のエッチング処理方法を用いてエッチング処理されるものであればよい。このようにして、薄膜端子とされる前記第１〜第４の電極パッド３６ａ，３６ｂ，３７ａ，３７ｂ形成されることとなる。
【００６０】
そして、適宜の洗浄処理がなされた後に、前記レジスト膜Ｒ３を除去する除去工程に移る。この除去工程においては、図９（ｅ）に示すように、前記レジスト膜Ｒ３を除去可能な薬液に浸漬させるなどして前記レジスト膜Ｒ３を除去する。十分にレジスト膜Ｒ３が除去した後に、十分に水洗し、乾燥する。このようにして、図８に示す第３の実施の形態とされるジャイロセンサ２ｃ（２）が得られることとなる。
【００６１】
以上の第１〜第３の実施の形態において形成された面切り欠き部６０は、この第２のガラス基板２０ｂを前記シリコン基板２１に陽極接合した際に、この第２のガラス基板２０ｂのうちアルカリ金属（例えば、ナトリウム、カリウム等）が偏析された表層５２を切り欠いて形成されるものである。図１０（ａ）は、この第２のガラス基板２０ｂを前記シリコン基板２１に陽極接合した際、第２のガラス基板２０ｂの表面５１からの深さに従って偏析されるアルカリ金属の濃度を示すグラフである。なお、陽極接合後の第２のガラス基板２０ｂに偏析されるアルカリ金属の濃度を比較するために、陽極接合前の第２のガラス基板２０ｂをリファレンスのガラスとして、そのアルカリ金属の濃度を示している。
【００６２】
図１０（ａ）に示すグラフからも分かるように、前記第２のガラス基板２０ｂの表面５１から０．５μｍの深さとなる部位までアルカリ金属は偏析されており、表面５１から０．１μｍの深さのところに、アルカリ金属が最も偏析されている。つまり、この第２のガラス基板２０ｂのうち、このアルカリ金属が偏析される表面５１から０．５μｍの深さを除去すれば、通常のリファレンスのガラスに近いものとなる。従って、上述した第１〜第３の実施の形態において形成された面切り欠き部６０（６０ａ，６０ｂ，６０ｃ）を設けた場合には、０．１μｍ以上とされた０．５〜１．０μｍの深さでなるものとされるので、通常のリファレンスのガラスに近いものとなる。また、前記面切り欠き部６０（６０ａ，６０ｂ，６０ｃ）の深さは、ガラス基板２０ｂの厚みＴ（例えば、４００μｍ）に対して０．１２５〜０．２５％で設定されたものとなっているので、その深さは、上述した０．１μｍ以上とされた０．５〜１．０μｍの深さとなるので、この最も多く偏析されたアルカリ金属を含む表層５２を除去することとなり、通常のリファレンスのガラスに近いものとなる。
【００６３】
従って、導電性を有するアルカリ金属は、あたかも断線されているかのように一部が切り欠かれて除去されているので、アルカリ金属が偏析される表層５２側の面５１に設けられた薄膜端子とされた第１〜第４の電極パッド３６ａ，３６ｂ，３７ａ，３７ｂに電圧を印加しても、電流は、そのアルカリ金属に導電してリークされ難いものとなる。つまり、ノイズの原因とされるリーク電流は発生し難いものとなる。さらに、その面切り欠き部６０（６０ａ，６０ｂ，６０ｃ）の深さを１．０μｍ以下とすることで、第２のガラス基板２０ｂ自体の剛性も好適に保たれることとなる。
【００６４】
図１０（ｂ）は、前記面切り欠き部６０（６０ａ，６０ｂ，６０ｃ）の深さに従って発生するリーク電流値を示すグラフである。この図１０（ａ）に示すグラフからも分かるように、前記面切り欠き部６０（６０ａ，６０ｂ，６０ｃ）の深さが１．０μｍとなっている場合には、発生するリーク電流値は、数ｐＡに抑えられたものとなる。これに比して、前記面切り欠き部６０（６０ａ，６０ｂ，６０ｃ）が形成されていない場合には、数十〜数百ｎＡのリーク電流値となる。
【００６５】
従って、ガラス基板２０とシリコン基板２１とを陽極接合するにあたって、ガラス基板２１の表層５２に偏析されるアルカリ金属によって発生してしまうリーク電流は、好ましく抑止されることとなる。これによって、ノイズに対する検出信号の比率を向上させた力学量センサを得ることができる。さらにこの力学量センサを用いて電子機器を構成した場合には、検出信号が好適に得られる電子機器となる。
【００６６】
なお、本発明の技術範囲は前記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、本実施形態では、力学量センサとしてジャイロセンサ２を例にして説明したが、ジャイロセンサ２に限られるものではなく、例えば、加速度を検出する加速度センサとして構成されるものであっても何ら問題はない。この場合にあっては、プルーフマス３２を強制的に励振するように構成しなくてもよいものとなる。
【図面の簡単な説明】
【００６７】
【図１】本発明に係るジャイロセンサを有する電子機器の一実施形態を示すブロック図である。
【図２】図１に示すジャイロセンサの断面図、及びプルーフマス周辺の内部構造を示す斜視図である。
【図３】第２のガラス基板をシリコン基板に陽極接合する陽極接合工程を示す断面図である。
【図４】ジャイロセンサの第１の実施の形態を示す断面図である。
【図５】図４に示すジャイロセンサの製造方法を示した工程図である。
【図６】ジャイロセンサの第２の実施の形態を示す断面図である。
【図７】図６に示すジャイロセンサの製造方法を示した工程図である。
【図８】ジャイロセンサの第３の実施の形態を示す断面図である。
【図９】図８に示すジャイロセンサの製造方法を示した工程図である。
【図１０】第２のガラス基板の表面からの深さに従って偏析されるアルカリ金属の濃度を示すグラフ、及び面切り欠き部の深さに従って発生するリーク電流値を示すグラフである。
【図１１】従来例を示す図である。
【符号の説明】
【００６８】
１    電子機器
２    ジャイロセンサ（力学量センサ）
２０    ガラス基板
２１    ＳＯＩ基板（シリコン基板）
３６ａ，３６ｂ，３７ａ，３７ｂ    薄膜端子
５１    ガラス基板の面
６０    面切り欠き部
【図１】
2006216882.tif 000003
【図２】
2006216882.tif 000004
【図３】
2006216882.tif 000005
【図４】
2006216882.tif 000006
【図５】
2006216882.tif 000007
【図６】
2006216882.tif 000008
【図７】
2006216882.tif 000009
【図８】
2006216882.tif 000010
【図９】
2006216882.tif 000011
【図１０】
2006216882.tif 000012
【図１１】
2006216882.tif 000013