(57)【要約】      （修正有）【課題】浮遊電極と電極間絶縁膜間、または制御電極と電極間絶縁膜の界面層に係り、特性の良好な不揮発性半導体メモリ装置を提供する。【解決手段】  半導体基板１０の主面上にトンネル絶縁膜１１を介して選択的に形成された浮遊電極１２と、浮遊電極１２上に第一の界面層１３を介して電極間絶縁膜１４を形成し、さらにその上に第二の界面層１５を介して制御電極１６を形成し、各電極１２，１６に対応して基板の主面に形成されたソース・ドレイン領域１７とを備えた不揮発性半導体メモリ装置であって、浮遊電極１２とも電極間絶縁膜１４ともことなる第一の材料からなる第一の界面層１３と、制御電極１６とも電極間絶縁膜１４とも異なる第二の材料からなる第二の界面層１５の少なくとも一方を有すること特徴とする構造を備える。【選択図】図１
2006310662.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の主面上にトンネル絶縁膜を介して形成された浮遊電極と、
前記浮遊電極上に電極間絶縁膜を介して形成された制御電極と、
前記電極間絶縁膜と前記浮遊電極の間、及び前記電極間絶縁膜と前記制御電極の間の少な
くとも一方に設けられた界面層と、
前記制御電極に対応して前記基板の主面に形成されたソース・ドレイン領域とを備え、
前記界面層は、前記界面層を挟む膜とは異なることを特徴とするＮＡＮＤ型の不揮発性半
導体メモリ装置。
【請求項２】
前記界面層は、前記浮遊電極または前記制御電極よりも大きい仕事関数を有することを特
徴とする請求項１記載の不揮発性半導体メモリ装置。
【請求項３】
前記界面層は、Ａｕ、Ｐｔ、Ｃｏ、Ｂｅ、Ｎｉ、Ｒｈ、Ｐｄ、Ｔｅ、Ｒｅ、Ｍｏ、ＴｉＮ
、ＴａＮ、ＷＮ、Ａｌ、Ｈｆ、Ｔｉ、Ｔａ、Ｍｎ、Ｚｎ、Ｚｒ、Ｉｎ、Ｐｂ、Ｂｉのうち
から選ばれる少なくとも１つを含むことを特徴とする請求項１記載の不揮発性半導体メモ
リ装置。
【請求項４】
前記電極間絶縁膜は、Ａｌ２Ｏ３、ＨｆＯ２、Ｌａ２Ｏ３、Ｙ２Ｏ３、Ｃｅ２Ｏ３、Ｔｉ
２Ｏ３、ＺｒＯ２、ＳｉＯ２、Ｓｉ３Ｎ４、のうちから選ばれる少なくとも１つ以上の材
料を含むことを特徴とする請求項１記載の不揮発性半導体メモリ装置。
【請求項５】
前記界面層は、前記電極間絶縁膜と前記浮遊電極の間及び前記電極間絶縁膜と前記制御電
極の間に設けられ、同一材料であることを特徴とする請求項１記載の不揮発性半導体メモ
リ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性半導体メモリ装置に係わり、浮遊電極と電極間絶縁膜の間の第一の
界面層または制御電極と電極間絶縁膜の間の第二の界面層に係る不揮発性半導体メモリ装
置に関する。
【背景技術】
【０００２】
ＮＡＮＤ型不揮発性半導体メモリ装置のメモリセルとして、半導体基板上にトンネル絶
縁膜を介して浮遊電極を形成し、浮遊電極上に電極間絶縁膜を介して制御電極を形成した
スタックゲート構成のＭＯＳＦＥＴを直列に接続したＮＡＮＤ形メモリセルが用いられて
いる。この構造のメモリセルにおいて、制御電極に印加される電圧は、電極間絶縁膜とト
ンネル絶縁膜の誘電率と膜厚で決まる割合に分配される。たとえば、書き込み動作時には
トンネル絶縁膜に高い電界をかけ基板からトンネル絶縁膜を介して制御電極にトンネル電
流によって電子を注入する。
【０００３】
従来、浮遊電極と制御電極との間の電気的容量比を大きくするために、電極間絶縁膜と
してシリコン酸化膜よりも誘電率の高いＳｉＯ２／ＳｉＮ／ＳｉＯ２膜（以下、ＯＮＯ膜
と記す）が用いられている。
【０００４】
近年のメモリセルの微細化に伴い、電極間絶縁膜を高誘電率を有する絶縁膜におきかえ
る方法が検討されている（例えば特許文献１参照。）。電極間絶縁膜に高誘電率膜を適用
することにより、誘電率３．９の酸化膜に換算した酸化膜換算膜厚一定にした場合でも、
電極間絶縁膜の実膜厚を厚くすることが可能になり、これによって電気容量比を大きくで
きると期待されるためである。
【０００５】
電極間絶縁膜として高誘電体膜を選択する際には、従来のＮＡＮＤ型半導体メモリ素子
の製造工程と整合性をとるために、高い熱的安定性、浮遊電極および制御電極として用い
られている不純物添加多結晶シリコンと反応性が低いことなどに加え、リーク電流を十分
に抑制することなどが要求される。
【０００６】
しかしスタックゲート構成のメモリセルの電極間絶縁膜に高誘電体膜を用いた場合、電
極間絶縁膜に要求される高電界のリーク電流を十分に下げられないという問題があった。
【特許文献１】特開２００３−７８６１公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、浮遊電極と電極間絶縁膜間、または制御電極と電極間絶縁膜の界面層に係り
、特性の良好な不揮発性半導体メモリ装置を提供する。
【課題を解決するための手段】
【０００８】
本発明の一態様は、半導体基板の主面上にトンネル絶縁膜を介して形成された浮遊電極
と、前記浮遊電極上に電極間絶縁膜を介して形成された制御電極と、前記電極間絶縁膜と
前記浮遊電極の間、及び前記電極間絶縁膜と前記制御電極の間の少なくとも一方に設けら
れた界面層と、前記制御電極に対応して前記基板の主面に形成されたソース・ドレイン領
域とを備え、前記界面層は、前記界面層を挟む膜とは異なることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、浮遊電極と電極間絶縁膜間、または制御電極と電極間絶縁膜の界面層
を良好な特性にすることにより、良好な不揮発性半導体メモリ装置を提供することができ
る。
【発明を実施するための最良の形態】
【００１０】
以下に本発明による実施例を説明する。
【実施例１】
【００１１】
以下、図１から図４を用いて、実施例１を詳細に説明する。
【００１２】
本発明の第１の実施形態に係わる不揮発性半導体メモリ装置の概略断面構成を図１を用
いて説明する。
【００１３】
ｐ型Ｓｉ基板１０上に、熱酸化によるトンネル絶縁膜１１を介して、たとえば不純物添
加ポリシリコンからなる浮遊電極１２が形成されている。そして、浮遊電極１２上には、
例えばアルミニウムからなる薄い第一の界面層１３を介して、たとえばアルミニウム酸化
膜からなる電極間絶縁膜１４が形成され、さらに電極間絶縁膜上部には、たとえばアルミ
ニウムからなる薄い第二の界面層１５を介して例えば不純物添加ポリシリコンからなる制
御電極１６が形成されている。
【００１４】
第一および第二の界面層のアルミニウム膜はいずれも約１ｎｍから２ｎｍ程度、アルミ
ニウム酸化膜の膜厚は約９ｎｍから１３ｎｍ程度である。
【００１５】
本実施例では、第一の界面層１３および第二の界面層１５は、いずれもアルミニウム（
Ａｌ）層を用いる構造を示しているが、第一の界面層１３および第二の界面層１５はアル
ミニウムでなくとも、金（Ａｕ）、白金（Ｐｔ），コバルト（Ｃｏ）、ベリウム（Ｂｅ）
、ニッケル（Ｎｉ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、テルル（Ｔｅ）、レニウ
ム（Ｒｅ）、モリブデン（Ｍｏ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、窒
化タングステン（ＷＮ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）、タンタル（Ｔａ）、マ
ンガン（Ｍｎ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、インジウム（Ｉｎ）、鉛（Ｐｂ
）、ビスマス（Ｂｉ）のうちから選ばれた少なくとも1つの材料あればよい。
【００１６】
また、本実施例では高誘電体膜からなる電極間絶縁膜にはアルミニウム酸化膜（Ａｌ２
Ｏ３）を用いる例を示しているが、電極間絶縁膜は、アルミニウム酸化膜でなくとも、ハ
フニウム酸化膜（ＨｆＯ２）、ランタン酸化膜（Ｌａ２Ｏ３）、イットリウム酸化膜（Ｙ
２Ｏ３）、セリウム酸化膜（Ｃｅ２Ｏ３）、チタン酸化膜（Ｔｉ２Ｏ３）、ジルコニウム
酸化膜（ＺｒＯ２）、シリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（Ｓｉ３Ｎ４）のう
ちから選ばれるひとつ以上の材料を含むものであればよい。
【００１７】
本実施形態の不揮発性半導体メモリ装置の断面図による製造工程を図２を用いて説明す
る。なお、図２において、（ａ）〜（ｃ）はＭＯＳＦＥＴのチャネル幅方向の断面、（ｄ
）はチャネル長方向の断面を示している。この図は、複数のメモリセルを直列接続したＮ
ＡＮＤセルユニットを想定している。
【００１８】
まず、図２（ａ）に示すように、ｐ型シリコンの基板１０の主面上にトンネル絶縁膜１
１，浮遊電極１２となるポリシリコン膜，シリコン窒化膜２１，及びシリコン酸化膜２２
を形成した後、レジストパターン２３をマスクに各膜２２，２１，１２，１１を選択的に
エッチングする。これにより、ワード線方向に隣接するセル間で浮遊電極１２を分離する
ようにポリシリコン膜をエッチングする。
【００１９】
具体的には、シリコンの基板１０の表面に熱酸化により厚さ約７から８ｎｍ程度のトン
ネル絶縁膜１１を形成した後、トンネル絶縁膜１１上に浮遊電極１２となる厚さ６０ｎｍ
程度のポリシリコン膜１２をＣＶＤ法によって形成する。続いて、このポリシリコン膜上
に厚さ１５０ｎｍ程度のシリコン窒化膜２１をＬＰＣＶＤ法によって形成し、その上にＴ
ＥＯＳを用いたＬＰＣＶＤ法によって厚さ１５０ｎｍ程度のシリコン酸化膜２２を堆積し
、熱処理を加える。その後、このシリコン酸化膜２２上にフォトレジストパターン２３を
形成する。
【００２０】
次いで、フォトレジストパターン２３をマスクとして、シリコン酸化膜２２を反応性イ
オンエッチング法によりエッチングする。続いて、シリコン酸化膜２２をマスクとしてシ
リコン窒化膜２１を反応性イオンエッチング法によりエッチングする。次いで、シリコン
窒化膜２１をマスクとして浮遊電極１２となるポリシリコン膜を反応性イオンエッチング
法によりエッチングする。続いて、トンネル絶縁膜１１を反応性イオンエッチング法によ
りエッチングする。
【００２１】
次いで、図２（ｂ）に示すように、シリコン窒化膜２１をマスクに基板１０を選択的に
エッチングして素子分離用の溝を形成した後、この溝内にシリコン酸化膜２４を埋め込み
形成する。より具体的には、基板上の全面にシリコン酸化膜２４をＣＶＤ法により堆積し
た後に、ＣＭＰ法でシリコン酸化膜２４をシリコン窒化膜２１の表面が露出するまでエッ
チングする。その後、シリコン窒化膜２１をウェットエッチングによって除去する。
【００２２】
次いで、図２（ｃ）に示すように、後述する方法などを用いて第一の界面層１３を形成
し、その上に連続して、あるいは非連続的に電極間絶縁膜１４を堆積する。その上に、さ
らに連続して、あるいは非連続的に第二の界面層１５を形成し、さらに連続して、あるい
は非連続的に制御電極１６となる厚さ約２００ｎｍのポリシリコン膜の堆積を行う。
【００２３】
次いで、図２（ｄ）に示すように、図示しないマスクを用いて制御電極１４及び浮遊電
極１２となる各ポリシリコン膜をワード線パターンに選択的にエッチングする。その後、
基板１０にリンを、例えば加速電圧４０ＫｅＶ、ドーズ量２×１０１５ｃｍ−２の条件で
イオン注入して、高不純物濃度のｎ＋型ソース・ドレイン領域１７を形成する。これによ
り、ＮＡＮＤ型の不揮発性メモリセルが構成されることになる。
【００２４】
ここで図２（ｃ）における第一の界面層１３、電極間絶縁膜１４、第二の界面層１５の
形成方法を詳細に説明する。
【００２５】
実施例１では、成膜手法にＣＶＤ法を用い、第一および第二の界面層１３、１５として
アルミニウムを形成し、電極間絶縁膜として酸化アルミニウムを形成する場合について説
明する。
【００２６】
たとえば原料ガスとしてＡｌ（ＣＨ３）３：テトラメチルアルミニウム（以下ＴＭＡ）
を用いる。基板上に浮遊電極のポリシリコンが形成された状態でＣＶＤ装置内に設置する
。原料ガスのＴＭＡと水素を含むガスを装置内に導入する。ガス中に含まれる水素によっ
てＴＭＡが還元されて生成されたアルミニウム原子がポリシリコン表面に吸着する。この
ときＴＭＡガスおよび水素ガスの濃度、導入するＴＭＡガスおよび水素ガスの量と時間や
タイミング、また基板温度などを調整することにより、ポリシリコン表面に形成する界面
層のアルミニウム膜厚を制御することが可能となる。実施例１では、たとえばアルミニウ
ムからなる第一の界面層が約１から２ｎｍ程度の薄い第一の界面層１３を形成する。
【００２７】
続いて、電極間絶縁膜としてアルミニウム酸化膜を形成する。実施例１では、第一の界
面層の原料ガスと同じＴＭＡを用いる。第一の界面層を形成後、水素ガスとＴＭＡの導入
を一時的に止め、ＣＶＤ装置内を真空にする。その後、酸素ガスまたはオゾン（Ｏ３）ま
たはＨ２Ｏを導入し、つづいて同じ原料ガスであるＴＭＡを再度導入する。この方法によ
り、第一の界面層と連続して、しかも同じ材料ガスを用いて、電極間絶縁膜であるアルミ
ニウム酸化膜を形成することができる。
【００２８】
同様にして、第二の界面層を形成する。アルミニウム酸化膜の形成後に一度装置内を真
空にし、再度水素ガスとＴＭＡを導入することにより、電極間絶縁膜の上部に界面層とし
てアルミニウム層を形成することができる。実施例１では、第二の界面層として形成する
アルミニウム層も約１から２ｎｍ程度の厚さとする。
【００２９】
本実施１で形成された第一および第二の界面層のアルミニウム層を備えるアルミニウム
酸化膜からなる電極間絶縁膜中を流れるリーク電流は、アルミニウム酸化膜単独の膜と比
較してリーク電流が大幅に数桁低減される効果がある
なお、本実施例では、第一の界面層および第二の界面層にアルミニウムを用いた場合に
ついて説明したが、第一の界面層および第二の界面層は、アルミニウムでなくとも、金（
Ａｕ）、白金（Ｐｔ），コバルト（Ｃｏ）、ベリウム（Ｂｅ）、ニッケル（Ｎｉ）、ロジ
ウム（Ｒｈ）、パラジウム（Ｐｄ）、テルル（Ｔｅ）、レニウム（Ｒｅ）、モリブデン（
Ｍｏ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、
ハフニウム（Ｈｆ）、チタン（Ｔｉ）、タンタル（Ｔａ）、マンガン（Ｍｎ）、亜鉛（Ｚ
ｎ）、ジルコニウム（Ｚｒ）、インジウム（Ｉｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）のう
ち、すくなくとも１つ以上の材料を含む膜であればよい。
【００３０】
また、第一の界面層と第二の界面層は同じで材料あってもよいし、異なる材料であって
もよい。
【００３１】
これら第一の界面層および第二の界面層を電極であるポリシリコンと電極間絶縁膜であ
る高誘電体膜との間に備えることによる効果を以下に説明する。
【００３２】
まず、浮遊電極および制御電極にポリシリコンを用いた場合、第一の界面層および第二
の界面層は、ポリシリコンよりも大きな仕事関数を有する点が異なる。
【００３３】
たとえば、アルミニウム（Ａｌ）の仕事関数は４．３ｅＶ程度であり、浮遊電極および
制御電極に用いられるｎ＋型ポリシリコンの仕事関数（３．９ｅＶ程度）と比較して大き
い。ポリシリコンと比較して大きな仕事関数を有する界面層を備えることにより、電極間
絶縁膜中を流れるリーク電流を数桁のオーダーで低減する効果がある。これは、書き込み
および消去動作時には、制御電極に同じ電界を印加した場合に、トンネル絶縁膜中を流れ
るＦＮトンネル電流量を保持した状態で、電極間絶縁膜中に抜ける電子を減らす効果が得
られる。これにより早い書き込みおよび消去動作および動作の信頼性を向上させる効果が
得られる。また、浮遊電極に電荷を注入した状態で長時間保持する記憶保持特性において
も、電極間絶縁膜中に抜けるリーク電流を低減することにより、より高い記憶保持特性お
よび高信頼性が得られるという効果がある。
【００３４】
第一の界面層と第二の界面層に前述したほかの材料を用いた場合についても同様の効果
がある。たとえば金（Ａｕ）の仕事関数は５．１ｅＶ程度、白金（Ｐｔ）の仕事関数は５
．３ｅＶ程度、コバルト（Ｃｏ）の仕事関数は５．０ｅＶ程度、ベリウム（Ｂｅ）の仕事
関数は５．０ｅＶ程度、ニッケル（Ｎｉ）の仕事関数は５．１ｅＶ程度、ロジウム（Ｒｈ
）の仕事関数は５．０ｅＶ程度、パラジウム（Ｐｄ）の仕事関数は５．１ｅＶ程度、テル
ル（Ｔｅ）の仕事関数は４．９ｅＶ程度、レニウム(Ｒｅ）の仕事関数は５．０ｅＶ程度
、モリブデン（Ｍｏ）の仕事関数は４．６ｅＶ程度、ハフニウム（Ｈｆ）の仕事関数は４
．０ｅＶ程度、チタン（Ｔｉ）の仕事関数は４．１ｅＶ程度、タンタル（Ｔａ）の仕事関
数は４．１ｅＶ程度、マンガン（Ｍｎ）の仕事関数は４．１ｅＶ程度、亜鉛（Ｚｎ）の仕
事関数は４．３ｅＶ程度、ジルコニウム（Ｚｒ）の仕事関数は４．１ｅＶ程度、インジウ
ム（Ｉｎ）の仕事関数は４．２ｅＶ程度、鉛（Ｐｂ）の仕事関数は４．３ｅＶ程度、ビス
マス（Ｂｉ）の仕事関数は４．２ｅＶ程度であると考えられている。これらはいずれも、
ｎ＋型ポリシリコンの仕事関数（３．９ｅＶ）と比較して大きな仕事関数を有するので、
アルミニウムと同様に電極間絶縁膜中を流れるリーク電流を低減する効果がある。
【００３５】
さらに、金（Ａｕ）、白金（Ｐｔ）、コバルト（Ｃｏ）、ベリウム（Ｂｅ）、ニッケル
（Ｎｉ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、テルル（Ｔｅ）、レニウム(Ｒｅ）
についてはいずれも、ｐ＋型ポリシリコンの仕事関数（４．８ｅＶ）と比較しても大きな
仕事関数を有するので、浮遊電極および制御電極にｐ＋型ポリシリコンを用いた場合にも
電極間絶縁膜中を流れるリーク電流を低減する効果がある。
【００３６】
また、第一の界面層および第二の界面層を形成することにより、ポリシリコンと高誘電
体膜の界面に低誘電率を有するシリコン酸化膜からなる界面層が形成されないか、または
形成されても極薄にできるという効果がある。シリコン酸化膜などの低誘電率層が形成さ
れないか、あるいは形成されても極薄にできることにより、浮遊電極と制御電極間を流れ
るリーク電流をきわめて低く抑制できる効果がある。
【００３７】
また、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）な
どの窒化物は、さらに酸素透過性が低い効果がある。また、固定電荷が小さいといった効
果もある。
【００３８】
また、金（Ａｕ）、白金（Ｐｔ）、モリブデン（Ｍｏ）などは、高誘電体膜との密着性
がよく、しかも高誘電体膜との反応性が低い。
【００３９】
また、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、窒化タ
ングステン（ＷＮ）などは一般的なドライ法による加工性がよい。
【００４０】
また、第一の界面層および第二の界面層と、浮遊電極または制御電極であるポリシリコ
ンとが反応し、電極の表面に導電性のシリサイドが形成される場合があるが、この形成さ
れたシリサイドは浮遊電極または制御電極の一部として機能させることが可能である。
【００４１】
このように本実施形態によれば、スタックゲート構成の不揮発性半導体メモリ装置にお
いて、電極間絶縁膜の界面に導電材料を成膜することにより、リーク電流を低減すること
ができ、且つ高誘電体膜では困難な低電界から高電界の広い電界領域でのリーク電流の抑
制に効果を発揮できる。従って、将来の微細化にも対応し得るリーク特性の良好な信頼性
の高い不揮発性半導体メモリ装置の実現に寄与することができる。
【００４２】
また、実施例１では、電極間絶縁膜として、アルミニウム酸化膜を用いたが、これはア
ルミニウム酸化膜に限らず、ハフニウム酸化膜（ＨｆＯ２）、ランタン酸化膜（Ｌａ２Ｏ
３）、イットリウム酸化膜（Ｙ２Ｏ３）、セリウム酸化膜（Ｃｅ２Ｏ３）、チタン酸化膜
（Ｔｉ２Ｏ３）、ジルコニウム酸化膜（ＺｒＯ２）、シリコン酸化膜（ＳｉＯ２）、シリ
コン窒化膜（Ｓｉ３Ｎ４）のうちから選ばれるひとつ以上の材料を含むものであればよい
。一般に、各種高誘電体膜を流れるリーク電流の電界依存性は、選択する高誘電体材料の
バリアハイトと誘電率によって決まる。また、バリアハイトと誘電率の関係は、図３に示
すように、一般的に誘電率が高いほどバリアハイトが小さくなる傾向にある。なお、ここ
でいう誘電率とは、比誘電率を意味する。また、リーク電流が低いとは、リーク電流の絶
対値が低いことを意味する。
【００４３】
たとえば、シリコン酸化膜（ＳｉＯ２）は誘電率３．９，バリアハイト３．２ｅＶ程度
であるが、これに比較して窒化シリコン（Ｓｉ３Ｎ４）は誘電率８程度，バリアハイト２
．１ｅＶ程度、アルミニウム酸化膜（Ａｌ２Ｏ３）は誘電率９〜１１程度，バリアハイト
２．０〜２．５ｅＶ程度、イットリウム酸化膜（Ｙ２Ｏ３）は誘電率１５程度、バリアハ
イト２．３ｅＶ程度、ハフニウム酸化膜（ＨｆＯ２）は誘電率２５程度，バリアハイト１
．０〜１．５ｅＶ程度、ジルコニウム酸化膜（ＺｒＯ２）は誘電率２５程度、バリアハイ
ト１．４ｅＶ程度、セリウム酸化膜（Ｃｅ２Ｏ３）は誘電率２６程度、バリアハイト０．
１ｅＶ程度、タンタル酸化膜（Ｔａ２Ｏ５）は誘電率２８程度，バリアハイト０．２ｅＶ
程度、ランタン酸化膜（Ｌａ２Ｏ５）は誘電率３０程度，バリアハイト２．３ｅＶ程度と
報告されている。
【００４４】
また、図には示さないが、チタン酸化膜（ＴｉＯ２）は誘電率８０程度，バリアハイト
０．２ｅＶ程度である。
【００４５】
誘電率のより高い材料を選択した場合、酸化膜の誘電率を用いて膜厚を換算した酸化膜
換算膜厚を一定にすると、物理的な膜厚が厚くすることができる。これにより、とくに高
電界におけるリーク電流の抑制が期待できる。しかし一方で、バリアハイトがより小さい
と、室温においても電子の熱励起成分により、フェルミ準位より高い準位からトンネリン
グする確率やバリアを超えて絶縁膜中の伝導体に流れ込む確率が高くなり、トンネル電流
密度が増大する。これにより、とくに低電界のリーク電流が増大する傾向にある。この二
つの効果によって、低電界および高電界における高誘電率膜中を流れるリーク電流が決ま
る。
【００４６】
これらの材料中を流れる直接トンネル電流とＦＮトンネル電流の各リーク電流をＷＫＢ
近似で求めた理論的な計算手法を用いて計算した結果を図４に示す。酸化膜換算膜厚を７
ｎｍ、有効質量を０．４６ｍ、８５℃の条件を仮定した。図４には、アルミニウム酸化膜
（Ａｌ２Ｏ３）、ハフニウム酸化膜（ＨｆＯ２）、シリコン窒化膜（Ｓｉ３Ｎ４）および
シリコン酸化膜（ＳｉＯ２）を示している。
【００４７】
浮遊電極と制御電極間の電極間絶縁膜に高誘電体膜を適用する場合、メモリの書き込み
および消去動作時には非常に高い電界がかかる。たとえば、書き込み動作時にトンネル絶
縁膜をながれるＦＮ（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）電流を一定に保ち、高誘電体膜
による電極間絶縁膜中を流れるリーク電流を従来のＯＮＯ膜による電極間絶縁膜を用いた
場合と高誘電体膜による電極間絶縁膜中を流れるリーク電流を同程度にするには、電極間
絶縁膜中のリーク電流をトンネル絶縁膜を流れるリーク電流の１／１０以下に抑えること
が素子特性上望ましい。
【００４８】
例えば、書き込み動作時に電極間絶縁膜にかかる電界は約１６ＭＶ／ｃｍから約２２Ｍ
Ｖ／ｃｍにもなる。このときに電極間絶縁膜のリーク電流は、約１×１０−６Ａ／ｃｍ２
以下であることが望ましい。消去動作時には、約−１６Ｍ／ｃｍから約−２２ＭＶ／ｃｍ
の電界がかかり、書き込み動作時と消去動作時は、正負の極性の異なる電界において、ほ
ぼ等しい絶対値のリークレベルに抑えることが望ましい。
【００４９】
また、電源電圧をオフにした記憶保持状態では、浮遊電極に蓄積した電子が電極間絶縁
膜中に抜けるリーク電流をきわめて微小な量に抑えることが望ましい。たとえば、約３Ｍ
Ｖ／ｃｍから約５ＭＶ／ｃｍにおいて、電極間絶縁膜のリークレベルを約１×１０−１６
Ａ／ｃｍ２以下にすることが望ましい。
【００５０】
このように、電極間絶縁膜に許容されているリークレベルには低電界、高電界における
２つのポイントがあり、電極間絶縁膜にアルムニウム酸化膜を用いた場合、低電界（４Ｍ
Ｖ／ｃｍ）領域では、リーク電流は許容リークレベル以下、即ち要求される記憶保持特性
以下に抑えられる。しかし、高電界（１８ＭＶ／ｃｍ）領域では、リーク電流を書き込み
動作時に許容されるリークレベル以下に抑えることはできない。
【００５１】
一方、ハフニウム酸化膜を電極間絶縁膜に用いた場合には、アルミニウム酸化膜よりも
更に高い誘電率の恩恵で、アルミニウム酸化膜よりも更に物理膜厚を厚くすることが可能
になる。また、計算結果からは高電界（１８ＭＶ／ｃｍ）領域では書き込み動作時に要求
されるリークレベル以下に十分に抑えることができ、さらに低電界（４ＭＶ／ｃｍ）領域
でも、ほぼ要求されるリークレベルである。
【００５２】
しかし、実際にポリシリコン電極を用いてアルミニウム酸化膜またはハフニウム酸化膜
を単独で適用した測定結果では、リーク電流が数桁増大する。これにはいくつかの原因が
考えられる。もっとも大きな原因は、アルミニウム酸化膜またはハフニウム酸化膜を単独
で用いた場合には、ポリシリコンによる浮遊電極および制御電極とアルミニウム酸化膜ま
たはハフニウム酸化膜が直接接することにより、アルミニウム酸化膜あるいはハフニウム
酸化膜に欠陥が生成され、これによって直接トンネル電流およびＦＮトンネル電流以外に
も、膜中の欠陥を介したリーク電流が流れていることが考えられる。
【００５３】
しかし、実施例１においてもちいたように、電極間絶縁膜と浮遊電極および制御電極と
の界面に、浮遊電極および制御電極よりも仕事関数の大きい材料からなる第一および第二
の界面層を形成することにより、リーク電流を低減することが可能となる。
【実施例２】
【００５４】
実施例１では、第一および第二の界面層と電極間絶縁膜の成膜方法としてＣＶＤ法を用
いたが、実施例２ではスパッタ法を用いて形成している点で実施例１と異なる。実施例２
における構造は実施例１と同様であるので、説明を省略する。
【００５５】
実施例２における製造方法は、図２（ｃ）における第一の界面層１３、電極間絶縁膜１
４、第二の界面層１５を形成する詳細な成膜部分を除いて実施例１と同様である。
【００５６】
ここで実施例２における図２（ｃ）における界面層の形成方法を詳細に説明する。
【００５７】
実施例２として第一の界面層１３、電極間絶縁膜１４、第二の界面層１５をスパッタ法
を用いて形成する。
【００５８】
浮遊電極としてポリシリコン膜を堆積した基板をスパッタ装置内に設置し、サークルラ
ンプヒーターによって基板温度を設定する。基板に対してたとえば４５°傾けた位置にタ
ーゲット材料を配置する。たとえば、第一の界面層としてハフニウムを形成する場合には
、スパッタ装置内にハフニウムのターゲットを配置し、プラズマを用いたスパッタ法によ
り基板のポリシリコン表面にハフニウム原子を堆積する。実施例２ではたとえば、第一の
界面層として、ハフニウム原子層を１から２ｎｍ程度に形成する。このとき、雰囲気ガス
を制御し、たとえば窒素雰囲気下で成膜し、窒化膜を成膜するといった方法でもよい。次
に、第一の界面層の成膜を行った基板表面上に、同様にスパッタ法によりハフニウム酸化
膜を電極間絶縁膜として形成する。なお、この例ではハフニウム酸化膜を示したが、アル
ミニウムターゲットとハフニウムターゲットのような複数の金属ターゲットと酸素の酸化
反応を利用したスパッタ法で、たとえばハフニウムアルミネート膜（ＨｆＡｌＯｘ）など
を成膜することもできる。また、予め合金化した、たとえばハフニウムアルミネートター
ゲットを用いる方法や、酸化物ターゲット或いは金属ターゲット或いは合金ターゲットを
組み合わせて酸素雰囲気中で成膜することも可能である。
【００５９】
また、単独のターゲットを用い、成膜中の雰囲気ガス流量をコントロールすることで組
成の異なる積層構造を形成することもできる。また、３種類以上の異なる組成の積層構造
の他に、連続的に組成が変わる膜構造にすることもできる。
【００６０】
第一の界面層と電極間絶縁膜は連続して形成する方法が好ましいが、非連続的に形成す
ることも可能である。たとえば第一の界面層の形成はスパッタ法を用い、電極間絶縁膜の
形成にはＣＶＤ法などを用い、第二の界面層の形成は再度スパッタ法を用いるといった方
法も可能である。
【００６１】
さらに、ＣＶＤ法およびスパッタ法以外にも、蒸着法、レーザーアブレーション法また
はＭＢＥ法などを用いたり、これらの手法を組み合わせることによる成膜も可能である。
【００６２】
また、電極間絶縁膜又はトンネル絶縁膜を形成する積層構造膜としては、アルミニウム
酸化膜やハフニウム酸化膜に限るものではなく、イットリウム酸化膜，ジルコニウム酸化
膜，タンタル酸化膜，チタン酸化膜，或いはランタン酸化膜などを用いることができる。
さらに、これらの高誘電体膜の２種に限らず、３種以上を積層することも可能である。ま
た、これらの高誘電体膜とシリコン酸化膜あるいはシリコン窒化膜とを組み合わせた成膜
方法も可能である。
【００６３】
実施例２においても、実施例１と同様の効果がある。
【００６４】
また、以上の変形例として、以下の構造が考えられる。
【００６５】
浮遊電極１２上に第一の界面層１３を介して電極間絶縁膜１４が形成され、その上には
第二の界面層を介さずに制御電極１６を形成した図５の構造も可能である。
【００６６】
さらに、浮遊電極１２上には第一の界面層を介さずに電極間絶縁膜１４が形成され、そ
の上には第二の界面層１５をして制御電極１６を形成した図６の構造も可能である。図５
および図６に示すように、第一あるいは第二の界面層のうち、片側のみが設置された構造
の場合は、リーク電流を低減する効果に極依存性がある。たとえば、図５における構造で
は、制御電極側の電界を高くし、浮遊電極側から電極間絶縁膜中に電子を注入する場合に
、電極間絶縁膜中を流れるリーク電流をとくに低減する効果があり、図６における構造で
は、逆に、制御電極側の電界を低くし、制御電極側から電極間絶縁膜中に電子を注入する
場合に、電極間絶縁膜中を流れるリーク電流をとくに低減する効果がある。
【００６７】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【図面の簡単な説明】
【００６８】
【図１】第１の実施形態に係わる不揮発性半導体メモリ装置の概略構成を示す断面図。
【図２】第１の実施形態に係わる不揮発性半導体メモリ装置の製造工程を示す断面図。
【図３】各種絶縁膜の誘電率とバリアハイトの関係を示す特性図。
【図４】各種絶縁膜における計算による電圧−電流特性を示す特性図。
【図５】第２の実施形態に係わる不揮発性半導体メモリ装置の概略構成を示す断面図。
【図６】第２の実施形態に係わる不揮発性半導体メモリ装置の概略構成を示す断面図
【符号の説明】
【００６９】
１０…基板
１１…トンネル絶縁膜
１２…浮遊電極
１３…第一の界面層
１４…電極間絶縁膜
１５…第二の界面層
１６…制御電極
１７…ソース・ドレイン領域
２１…シリコン窒化膜
２２…シリコン酸化膜
２３…レジストパターン
２４…シリコン酸化膜
【図１】
2006310662.tif 000003
【図２】
2006310662.tif 000004
【図３】
2006310662.tif 000005
【図４】
2006310662.tif 000006
【図５】
2006310662.tif 000007
【図６】
2006310662.tif 000008