(57)【要約】【課題】  欠陥の検査を安価、短時間、及び容易に行うことができる欠陥検査装置、電子装置用試験体、及び欠陥検査方法を提供すること。【解決手段】  導電パターン１４〜１６が形成されたシリコンウエハ（基板）１が載置されるウエハステージ（基板載置台）２０と、時間的に変化する磁界Ｂを生成して導電パターン１４〜１６を磁界Ｂに曝すコイル２１と、導電パターン１４〜１６と磁界Ｂとの相互作用によって得られる物理量を非接触で観測するイメージセンサ（観測装置）２６と、  を有することを特徴とする欠陥検査装置による。【選択図】  図１０
2006023246.tif 000002
【特許請求の範囲】
【請求項１】
導電パターンが形成された基板が載置される基板載置台と、
時間的に変化する磁界を生成して前記導電パターンを該磁界に曝すコイルと、
前記導電パターンと前記磁界との相互作用によって得られる物理量を非接触で観測する観測装置と、
を有することを特徴とする欠陥検査装置。
【請求項２】
基板と、
前記基板の上又は上方に形成された導電パターンと、
を有し、
前記導電パターンは、回路的に閉じた渦巻き状の閉導電パターン、回路的に閉じたコンタクトチェーン、及び回路的に開いた渦巻き状の開導電パターンのいずれかであることを特徴とする電子装置用試験体。
【請求項３】
基板の上又は上方に導電パターンを形成する工程と、
時間的に変化する磁界に前記導電パターンを曝す工程と、
前記導電パターンと前記磁界との相互作用によって得られる物理量を非接触で観測することにより、前記導電パターンの欠陥を検出する工程と、
を有することを特徴とする欠陥検査方法。
【請求項４】
前記物理量として、前記導電パターンからの熱輻射、又は前記磁界を生成するコイルのインダクタンスを採用することを特徴とする請求項３に記載の欠陥検査方法。
【請求項５】
前記導電パターンを形成する工程において、該導電パターンとして回路的に閉じた閉導電パターン、回路的に閉じたコンタクトチェーン、及び回路的に開いた開導電パターンの少なくとも一つを形成することを特徴とする請求項３に記載の欠陥検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、欠陥検査装置、電子装置用試験体、及び欠陥検査方法に関する。
【背景技術】
【０００２】
LSI等の半導体装置や、この半導体装置を実装するのに使用される配線基板は、配線工程やエッチング工程といった様々な工程を経て作製されるが、歩留まりの低下を防ぐために、これらの工程で使用される製造装置が正常に動作しているか否かを定期的に確認する必要がある。また、新しいプロセスを開発する際にも、個々の製造装置が歩留まりにどのような影響を及ぼすかを把握するために、製造装置の動作を確認する必要がある。
【０００３】
そこで、半導体装置の製造工程では、シリコンウエハの上に導電パターンを形成し、その導電パターンに欠陥があるか否かを見ることにより、製造工程で使用される製造装置の不具合が調査される。
【０００４】
その調査方法には幾つかあるが、特許文献１、２では、SEM（Scanning Electron Microscope）を利用したボルテージコントラスト法により導電パターンの欠陥を検出している。そのボルテージコントラスト法は、導電パターンの電位によってSEM像の明暗が変化することを利用したものであり、例えば、断線によって電気的にフローティングとなった導電パターンが他の部分よりも暗く見えることにより、導電パターンの断線が発見される。
【０００５】
また、特許文献３では、導電パターンに誘導電流を流し、この導電パターンに電気的に接続された電流計で電流を測定することにより、断線により導電パターンが開いているか否かが検出される。
【０００６】
その他にも、電流源を導電パターンに直接接続することにより、この導電パターンに実際に電流を流してその電流量を電流計で測定することにより、短絡や断線等を発見する古典的な方法もある。
【特許文献１】特表２００４−５０１５０５号公報
【特許文献２】特許第３３５６０５６号公報
【特許文献３】特開２００１−４１９９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところが、特許文献１、２の方法では、ボルテージコントラスト法を行うための専用の高価なSEMを導入する必要があり、そのSEMの導入費用の分だけ半導体装置の製造コストが高価になってしまう。
【０００８】
また、特許文献３のように誘導電流を流す方法では、誘導電流を検出するための電流計を微細な導電パターンに接続する必要があり、半導体装置のような小さなものに対しては技術的な困難性を伴う。
【０００９】
更に、電流源から導電パターンに直接電流を流す古典的な方法では、半導体装置をパッケージ化した後にその外部接続端子に電流計を接続するので、パッケージ化されるまでの長時間にわたって測定を行うことができず、検査時間が大幅に長くなってしまう。
【００１０】
本発明の目的は、欠陥の検査を安価、短時間、及び容易に行うことができる欠陥検査装置、電子装置用試験体、及び欠陥検査方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の第１の観点によれば、導電パターンが形成された基板が載置される基板載置台と、時間的に変化する磁界を生成して前記導電パターンを該磁界に曝すコイルと、前記導電パターンと前記磁界との相互作用によって得られる物理量を非接触で観測する観測装置と、を有する欠陥検査装置が提供される。
【００１２】
また、本発明の別の観点によれば、基板と、前記基板の上又は上方に形成された導電パターンと、を有し、前記導電パターンは、回路的に閉じた渦巻き状の閉導電パターン、回路的に閉じたコンタクトチェーン、及び回路的に開いた渦巻き状の開導電パターンのいずれかである電子装置用試験体が提供される。
【００１３】
そして、本発明の他の観点によれば、基板の上又は上方に導電パターンを形成する工程と、時間的に変化する磁界に前記導電パターンを曝す工程と、前記導電パターンと前記磁界との相互作用によって得られる物理量を非接触で観測することにより、前記導電パターンの欠陥を検出する工程と、を有する欠陥検査方法が提供される。
【００１４】
次に、本発明の作用について説明する。
【００１５】
本発明に係る欠陥検査方法によれば、導電パターンの欠陥を検出する工程において、磁界と導電パターンとの相互作用によって得られる物理量を非接触で測定するので、特許文献３のように導電パターンに電流計を直接接続する場合と比較して、技術的に容易であり、導電パターンの欠陥の有無が容易に測定される。
【００１６】
また、電流源から導電パターンに実際に電流を流す古典的な方法のように半導体装置をパッケージ化する必要が無いので、導電パターンを形成した後にすぐさま検査を行うことができ、検査時間が短縮される。
【００１７】
更に、特許文献１、２のように、ボルテージコントラスト法を行うための専用の高価なSEMを導入する必要が無いので、半導体装置の製造コストが安価となる。
【００１８】
上記の導電パターンとしては、例えば、回路的に閉じた閉導電パターン、回路的に閉じたコンタクトチェーン、及び回路的に開いた開導電パターンがある。
【００１９】
そして、上記の基板を第１〜第３領域に区画して、各領域に上記のパターンをパターン別に複数形成することにより、一つの領域内において、欠陥のある導電パターンを欠陥の無い周囲のパターンから判別し易くなる。
【発明の効果】
【００２０】
本発明によれば、磁界と導電パターンとの相互作用によって得られる物理量を非接触で測定することにより導電パターンの欠陥を検出するので、技術的に容易であり、導電パターンの欠陥を容易に検出することができる。
【００２１】
そして、電流源から電流を導電パターンに直接流さないので、半導体装置をパッケージ化する必要が無く、検査時間を短縮することができる。その結果、例えば配線を形成する工程で使用される半導体製造装置が正常に動作しているか否かを迅速に診断することができ、その診断結果を配線形成工程にフィードバックして半導体製造装置等のメンテナンスを行うことにより、半導体装置の歩留まりが低下するのを防ぐことができる。また、新しいプロセスを開発する際にも、そのプロセスで使用される半導体製造装置によって引き起こされる欠陥を発見することができ、この欠陥による歩留まり低下を予め予測することができる。
【００２２】
更に、ボルテージコントラスト法を行わないので、高価なSEMが不要となり、半導体装置の製造コストを安くすることができる。
【発明を実施するための最良の形態】
【００２３】
以下に、本発明を実施するための最良の形態について、添付図面を参照しながら詳細に説明する。
【００２４】
（１）第１実施形態
本実施形態では、時間的に変化する磁界に配線等の導電パターンを曝し、その導電パターンと磁界との相互作用によって得られる物理量、例えば誘導電流による導電パターンの発熱や、磁界を発生するのに使用されるコイルのインダクタンスの変化を検出することにより、上記の導電パターンに断線等の欠陥があるか否かを検査する。
【００２５】
そこで、まず最初に、このような導電パターンが形成される電子装置用試験体の製造方法について、図１〜図９を参照しながら説明する。図１〜図７は、本実施形態に係る欠陥検査方法で使用される電子装置用試験体の製造方法を工程順に示す断面図であり、図８、図９はその平面図である。
【００２６】
図８の平面図に示されるように、本実施形態では、直径が２００mmのシリコン（半導体）ウエハ１の検査専用チップ１ａを第１〜第３領域Ａ〜Ｃに区画し、さらにその各々を第１〜第３小領域Ａs〜Ｃsに区画する。検査専用チップ１ａは、間隔をおいてシリコンウエハ１に３４４個配置され、その平面形状は例えば５．５mm×１６mmの矩形である。また、小領域Ａs〜Ｃsは、その平面形状が２０μm×２０μmの正方形であり、各領域Ａ〜Ｃに２５６×２５６個（＝６５５３６個）配置される。
【００２７】
なお、検査専用チップ１ａは、シリコンウエハ１の全面に敷き詰めてもよいし、製品用チップと混在させてもよい。
【００２８】
以下の図１〜図７では、これら第１〜第３小領域Ａs〜Ｃs毎の断面図を併記する。
【００２９】
まず、図１に示す断面構造を得るまでの工程について説明する。
【００３０】
シリコンウエハ（基板）１の上に、減圧化学的気相成長法（Low Pressure CVD）により窒化シリコン膜２ａを厚さ約３０nm程度に形成する。
【００３１】
次いで、シラン（SiH4）を用いるプラズマCVD法により、第１窒化シリコン膜２ａの上に第１二酸化シリコン膜２ｂを厚さ約４７０nm程度に形成して、第１窒化シリコン膜２ａと第１二酸化シリコン２ｂとで構成される第１絶縁膜２を形成する。
【００３２】
更に、上記と同じ条件を採用して、厚さ約３０nm程度の第２窒化シリコン膜３ａと厚さ約１１０nm程度の第２二酸化シリコン膜３ｂとで構成される第２絶縁膜３を形成する。
【００３３】
続いて、図２に示す断面構造を得るまでの工程について説明する。
【００３４】
まず、第２絶縁膜３の上にフォトレジストを塗布し、それを露光、現像することにより、第１、第３小領域Ａs、Ｃsに配線形状の第１窓４ａを備えた第１レジストパターン４を形成する。次に、この第１レジストパターン４をマスクとし、エッチングガスとしてC4H6、N2、O2、及びArの混合ガスを用いるRIE(Reactive Ion Etching)を採用することとにより、第２窒化シリコン膜３ａをストッパにしながら第２二酸化シリコン膜３ｂをエッチングする。
【００３５】
その後、CH2F2、N2、及びO2の混合ガスにエッチングガスを変えて、再びRIEを行うことにより、第１二酸化シリコン膜２ｂをストッパにしながら第２窒化シリコン膜３ａをエッチングする。これにより、第１、第３小領域Ａs、Ｃsにおける第２絶縁膜３に配線形状の第１配線溝３ｃが形成されたことになる。
【００３６】
この後に、第１レジストパターン４は除去される。
【００３７】
次に、図３に示す断面構造を得るまでの工程について説明する。
【００３８】
まず、第１配線溝３ｃ内と第２絶縁膜３上にバリアメタル膜としてTiN（窒化シリコン）膜をスパッタ法により厚さ５nm程度に形成する。更に、このTiN膜の上にスパッタ法により銅シードを形成し、この銅シード層に給電を行って銅シード層上に電解銅めっき膜を成長させ、この電解銅めっき膜により第１配線溝３ｃを完全に埋め込む。その後、第２絶縁膜３の上に形成された余分な電解銅めっき膜とTiN膜とをCMP(Chemical Mechanical Polishing)法により除去し、これらの膜を第１配線溝３ｃの中にのみ第１銅配線５として残す。
【００３９】
次いで、図４に示すように、先に説明した第１絶縁膜２と同じ条件を採用して、第１銅配線５と第２絶縁膜３のそれぞれの上に、厚さ約３０nmの第３窒化シリコン膜６ａと厚さ約２２０nm程度の第３二酸化シリコン膜６ｂとで構成される第３絶縁膜６を形成する。更に、この第３絶縁膜６と同じ条件を採用して、第３絶縁膜６の上に、厚さ約３０nmの第４窒化シリコン膜７ａと厚さ約１１０nm程度の第４二酸化シリコン膜７ｂとで構成される第４絶縁膜７を形成する。
【００４０】
続いて、図５に示す断面構造を得るまでの工程について説明する。
【００４１】
まず、第４絶縁膜７の上にフォトレジストを塗布し、それを露光、現像することにより、第１銅配線５の上にホール形状の第２窓８ａを備えた第２レジストパターン８を形成する。
【００４２】
そして、窒化シリコン膜２ａ、３ａ、６ａ、７ａのエッチングにはCH2F2、N2、及びO2の混合ガスをエッチングガスに使用し、二酸化シリコン膜２ｂ、３ｂ、６ｂ、７ｂのエッチングにはC4H6、N2、O2、及びArの混合ガスをエッチングガスに使用するRIEにより、第２窓８ａを通じて第２〜第４絶縁膜３、６、７をエッチングして、第１銅配線５に至る深さのホール９を形成する。
【００４３】
この後に、第２レジストパターン８は除去される。
【００４４】
次に、図６に示す断面構造を得るまでの工程について説明する。
【００４５】
まず、全面にフォトレジスト塗布した後、それを露光、現像することにより、配線形状の第３窓１０ａを備えた第３レジストパターン１０を形成する。その後、C4H6、N2、O2、及びArの混合ガスをエッチングガスとして使用するRIEにより、第３窓１０ａを通じて第４二酸化シリコン膜７ｂをエッチングし、更にエッチングガスをCH2F2、N2、及びO2の混合ガスに変えて第４窒化シリコン膜７ａをエッチングする。これにより、第３小領域Ｃsの断面図に示されるように、ホール９に重なる第２配線溝１１が形成されたことになる。
【００４６】
この後に、第３レジストパターンは除去される。
【００４７】
続いて、図７に示す断面構造を得るまでの工程について説明する。
【００４８】
まず、第２配線溝１１内、ホール９内、及び第４絶縁膜７上にバリアメタル膜としてTiN膜をスパッタ法により厚さ５nm程度に形成する。更に、このTiN膜の上にスパッタ法により銅シードを形成し、この銅シード層に給電を行って銅シード層上に電解銅めっき膜を成長させ、この電解銅めっき膜により第２配線溝１１とホール９とを完全に埋め込む。その後、第４絶縁膜７の上に形成された余分な電解銅めっき膜とTiN膜とをCMP法により除去し、これらの膜を第２配線溝１１内に第２銅配線１２として残すと共に、ホール９の中に導電性プラグ１３として残す。
【００４９】
以上により、第１小領域Ａsでは、第１、第２銅配線５、１２と導電性プラグ１３とで構成される断線検出用閉導電パターン１４が形成され、第２小領域Ｂsでは、第２銅配線１２で構成される短絡検出用開導電パターン１５が形成されたことになる。そして、第３小領域Ｃsでは、第１、第２銅配線５、１２と導電性プラグ１３とで構成されるコンタクトチェーンよりなるコンタクト不良検出用導電パターン１６が形成されたことになる。また、これらの導電パターン１４〜１６は、シリコンウエハ１と共に電子装置用試験体を構成する。
【００５０】
図９は、上記の導電パターン１４〜１６の平面図である。そして、先の図１〜図７における第１〜第３小領域Ａs〜Ｃsの断面は、それぞれ図９のI−I線、II−II線、及びIII−III線に沿う断面に相当する。
【００５１】
図９に示されるように、断線検出用閉導電パターン１４とコンタクト不良検出用導電パターン１６は、これらのパターンに欠陥が無い場合には回路的に閉じた閉パターンとなる。一方、短絡検出用開導電パターン１５は、パターニング不良等の欠陥が無い場合には、回路的に開いた開パターンとなる。
【００５２】
また、これらの導電パターン１４〜１６は、その平面形状が渦巻き状であり、それぞれパターン別に各領域Ａ〜Ｃ内に間隔をおいて複数形成される。各導電パターンの平面サイズは特に限定されないが、本実施形態ではその幅（ライン）を１４０nmとし、隣接するパターン同士の間隔（スペース）を１４０nmとする。
【００５３】
なお、上記では、シリコンウエハ１の上方に第１絶縁膜２を介して導体パターン１４〜１６を形成したが、配線基板のように絶縁性コア基板を使用する場合は、この絶縁性基板の上に直接導電パターンを形成してもよい。
【００５４】
次に、上記で作製した電子装置用試験体１７を検査するための欠陥検査装置について説明する。
【００５５】
図１０は、本実施形態で使用される欠陥検査装置の構成図である。
【００５６】
この欠陥検査装置は、上記の各導電パターン１４〜１６が形成されたシリコンウエハ１が載置されるウエハステージ（基板載置台）２０を有する。このウエハステージ２０の上方と下方には、コイル２１の磁極２１ａ、２１ｂが近接して設けられ、これらの磁極２１ａ、２１ｂから生成される交流磁界Ｂに導電パターン１４〜１６が曝されることになる。
【００５７】
コイル２１への交流電流の供給は交流電流発生回路２２によって行われ、交流電流を流すタイミングは制御コンピュータ２４によって制御される。その制御コンピュータ２４は、ウエハステージ２０をシリコンウエハ１と同一面内において移動させるステージコントローラ２３も制御しており、その制御によって、ウエハ１の所定の位置が交流磁界Ｂに曝される。
【００５８】
このような交流磁界Ｂによって、各導電パターン１４〜１６が回路的に閉じている場合には、各パターン１４〜１６に誘導電流Ｉ0が誘導される。例えば、コイル２１へ供給する電力を１．６KWとすると、各導電パターン１４〜１７一つあたりに約０．１Wの誘導電流Ｉ0が誘導される。そして、このよな誘導電流Ｉ0によるジュール熱によって、各導電パターン１４〜１６が発熱することになる。
【００５９】
この発熱によって生じる熱輻射Ｒは、ウエハステージ２０の上方に設けられたイメージセンサ（観測装置）２６によって観測される。イメージセンサ２６の種類は特に限定されないが、本実施形態では、素子数が２５６×２５６個で空間分解能が１０μmのレンズを備えたInSb二次元センサを用いる。このようなInSb二次元センサとしては、例えば、日本アビオニクス株式会社製のTVS-8500（測定温度範囲−４０〜９００℃、最小温度分解能０．０２５℃、フレームタイム１/１２０秒、最小空間分解能５μm）がある。
【００６０】
そして、そのイメージセンサ２６から得られた画像信号は画像処理装置２５によって適当なフォーマットに変換された後、制御コンピュータ２４に取り込まれる。また、制御コンピュータ２４は、画像処理装置２５を介して、イメージセンサ２６が熱放射Ｒを取得するタイミングも制御する。
【００６１】
次に、この欠陥検査装置を用いた欠陥検査方法について説明する。
【００６２】
図１１は、本実施形態に係る欠陥検査方法を説明するためのフローチャートである。
【００６３】
この検査は、上で作製した各導体パターン１４〜１６に欠陥があるか否かを見ることにより、半導体装置の製造工程で使用される半導体製造装置が正常に動作しているか否かを確認するものであって、一週間程度の間隔をおいて定期的に行われる。但し、本実施形態はこれに限定されず、例えば新しいプロセスを開発する際にもこの検査を行うことにより、個々の半導体製造装置が歩留まりに与える影響を把握することができる。
【００６４】
最初のステップＳ１では、各導電パターン１４〜１６が形成されたシリコンウエハ１をウエハステージ２０に載置した後、ステージコントローラ２３によりシリコンウエハ１を移動して、シリコンウエハ１の検査を行いたい部分の上方に磁極２１ａが位置するようにする。
【００６５】
次いで、ステップＳ２に移行して、交流電流発生回路２２からコイル２１への交流電流の供給を開始し、コイル２１において交流磁界Ｂを生成する
これにより、シリコンウエハ１の検査を行いたい部分が交流磁界Ｂに曝され、その部分にある各導電パターン１４〜１６が回路的に閉じている場合には、各導電パターン１４〜１６に誘導電流Ｉ0が流れ、この誘導電流Ｉ0によるジュール熱によって各導電パターン１４〜１６が発熱することになる
一方、各導電パターン１４〜１６が回路的に開いている場合には上記の誘導電流は流れず、ジュール熱も発生しない。
【００６６】
そこで、ステップＳ３に移行して、上記のジュール熱による発熱の有無をイメージセンサ２６で観測することにより、各導電パターン１４〜１６における欠陥を検出する。
【００６７】
例えば、断線検出用閉導電パターン１４（図９参照）は、断線が無い場合には回路的に閉じているため上記のように発熱するが、パターンに断線が生じて回路的に開いている場合には、断線のある導電パターン１４は発熱せず、その周囲の導電パターン１４よりも温度が低くなる。従って、断線検出用閉導電パターン１４が繰り返し形成された第１領域Ａをイメージセンサ２６で観察すると、断線のある導電パターン１４の温度が周りよりも低く見え、これにより断線のある導電パターン１４の位置と個数とが特定される。
【００６８】
同様に、コンタクト不良検出用導電パターン１６（図９参照）も、コンタクト不良が無い場合には回路的に閉じているのでジュール熱によって発熱するが、コンタクト不良によって回路的に開いている場合には発熱せず、この導電パターン１６の温度が周囲よりも低くなる。そのため、コンタクト不良検出用導電パターン１６が繰り返し形成された第３領域Ｃをイメージセンサ２６で観察すると、コンタクト不良のある導電パターン１６の温度が周囲よりも低く見え、これによりコンタクト不良のある導電パターン１６の位置と個数とが特定される。
【００６９】
既述のように、本実施形態では、一枚のシリコンウエハ１に検査専用チップ１ａを３４４個配置し、チップ１ａ内の第１、第３領域Ａに導電パターン１４、１６をそれぞれ６５５３６個配置する。このような配置によれば、一枚のシリコンウエハ１における導電パターン１４の断線検出の分解能は約０．０１cm-2の分解能を持ち、コンタクト不良検出用導電パターン１６のコンタクト不良の検出分解能は約０．０１個/billion viaとなる。
【００７０】
一方、短絡検出用開導電パターン１５（図９参照）は、短絡が無い場合には回路的に開いているので発熱しない。しかし、パターニング不良等によって短絡検出用開導電パターン１５が短絡している場合には、導電パターン１５が回路的に閉じてジュール熱により発熱することになる。従って、短絡検出用開導電パターン１５が繰り返し形成された第２領域をイメージセンサ２５で観察すると、欠陥のある導電パターン１５の部分の温度が周囲よりも高く見え、これにより短絡のある導電パターン１５の位置と個数とが特定される。
【００７１】
本実施形態では、イメージセンサ２５によって一度に１２８×１２８個の導電パターン１４〜１６を測定し、得られた画像の明暗によって各導電パターン１４〜１６欠陥が約０．１秒で検査される。これによれば、直径が２００mmのシリコンウエハ１に設けられた３４４個の全ての検査専用チップ１ａが約７分で検査されることになる。
【００７２】
ここまでのステップにより、本実施形態に係る欠陥検査方法が終了したことになる。
【００７３】
この後は、例えばステップＳ３において導電パターン１４〜１６の欠陥数が規定よりも多く見つかった場合は、この導電パターン１４〜１６を形成するのに使用した半導体製造装置に不具合がある可能性があるので、その半導体装置のメンテナンスを行う等の対処をする。
【００７４】
以上説明した本実施形態に係る欠陥検査方法によれば、交流磁界Ｂによって導電パターン１４〜１６に発生した誘導電流による熱を、イメージセンサ２６において非接触で検出するので、特許文献３のように導電パターンに電流計を直接接続する場合と比較して、技術的に容易であり、導電パターンの欠陥の有無を容易に測定することができる。
【００７５】
また、電流源から導電パターンに実際に電流を流す古典的な方法のように半導体装置をパッケージ化する必要が無いので、導電パターン１４〜１６を形成した後にすぐさま検査を行うことができ、検査時間を短縮することができる。これにより、例えば配線を形成する工程で使用される半導体製造装置が正常に動作しているか否かを迅速に診断することができ、その診断結果を配線形成工程にフィードバックして半導体製造装置等のメンテナンスを行うことにより、半導体装置の歩留まりが低下するのを防ぐことができる。また、新しいプロセスを開発する際にも、そのプロセスで使用される半導体製造装置によって引き起こされる欠陥を発見することができ、この欠陥による歩留まり低下を予め予測することができる。
【００７６】
更に、特許文献１、２のように、ボルテージコントラスト法を行うための専用の高価なSEMを導入する必要が無いので、半導体装置の製造コストを安価にすることができる。
【００７７】
しかも、ウエハ１を第１〜第３領域Ａ〜Ｃに区画し、それぞれの領域Ａ〜Ｃに導電パターン１４〜１６をパターン別に配置したので、一つの領域内において、欠陥のある導電パターンを欠陥の無い周囲のパターンから判別し易くなる。
【００７８】
本願発明者は、上記した各導電パターン１４〜１６のうち、特に導電パターン１４で発生した熱が周囲にどのようにして伝わるかについて、コンピュータを用いて熱伝導計算を行った。その熱伝導計算は有限要素法によって行われ、図１２のようなモデル構造が採用された。このモデルでは、シリコンウエハ２７の厚さを７００μmとした。そして、図７で説明した第１、第２絶縁膜２、３と第１銅配線５とを積層してなる第１積層膜２８の厚さを１．２５μmとした。但し、その第１積層膜２８の厚さのうち、１μmが二酸化シリコン層で占められ、残りの０．２５μmが銅層で占められるとした。更に、図７で説明した第３、第４絶縁膜６、７と第２銅配線１２とを積層してなる第２積層膜２９の厚さを０．２５μmとした。なお、この第２積層膜２９では、二酸化シリコンと銅との割合が１：１であるとされた。また、このモデル構造の平面形状は６０μm×６０μmの正方形とし、一つの断線検出用閉導電パターン１４によって発熱が行われる発熱領域２９ａは２０μm×２０μmの正方形とした。
【００７９】
このようなモデル構造に対し、図１３に示すようなメッシュ構造を入れ、有限要素法で熱伝導計算を行った。その結果を図１４に示す。
【００８０】
断線検出用閉導電パターン１４は、コイル２１から約０．１Ｗのエネルギを供給すると、誘導電流によるジュール熱によって約５０℃程度に発熱する。そこで、図１４の例では、発熱領域２９ａが２７℃の平常状態から５０℃に加熱された場合の温度分布が計算され、横軸が発熱領域２９ａからの距離、縦軸が温度を表す。また、この計算では、発熱領域２９ａを加熱してからの経過時間を４通りに変えることにより、温度分布の時間変化を得た。
【００８１】
断線検出用閉導電パターン１４は、それ自体の熱容量が非常に小さいので、図１４に示されるように、マイクロ秒単位で瞬時に５０℃まで発熱し、その後周辺に熱が拡散していく。
【００８２】
図１５は、発熱から０．１秒後の温度分布を示す図である。これに示されるように、０．１秒後にはほぼ平常状態になるが、その場合でも周囲との温度差が約５℃程度維持されている。従って、この５℃の温度差をイメージセンサ２６によって検出することにより、断線検出用閉導電パターン１４が断線しているかどうかを検査することができる。
【００８３】
一方、図１６は、上記の発熱を停止した場合の温度分布の時間変化を示すグラフであり、縦軸と横軸の意味は図１４と同じである。
【００８４】
図１６に示されるように、発熱を停止すると、断線検出用閉導電パターン１４の熱が急激にシリコン基板１側に拡散するため、０．０２秒後には周囲との温度差が消える。
【００８５】
（２）第２実施形態
第１実施形態では、導電パターン１４〜１６と交流磁界Ｂとの相互作用によって得られる物理量として、導電パターン１４〜１６の発熱量を採用し、この発熱量を観測することでこれらの導電パターン１４〜１６の欠陥を検査した。
【００８６】
これに対し、本実施形態では、上記の物理量としてコイル２１のインダクタンスの変化を採用する。
【００８７】
図１７は、本実施形態に係る欠陥検査装置の構成図である。同図において、図１０で説明したのと同じ要素には同じ符号を付し、その説明を省略する。
【００８８】
この欠陥検査装置が第１実施形態と異なる点は、第１実施形態で用いたイメージセンサ２６と画像処理装置２５とを省き、代わりに、コイル２１のインダクタンスの変化を検出する検出器（観測装置）３０をコイル２１と交流電流発生回路２２との間に設けた点である。
【００８９】
交流電流発生回路２２から出力される交流電流の波形は、本来は正弦波のように規則的なものである。しかし、導電パターン１４〜１６とコイル２１との相互インダクタンスによりその波形は本来の形から乱れ、更にその乱れの程度は、相互インダクタンスの大きさに依存する。上記の検出器３０は、交流電流発生回路２２から出力される交流電流の波形のこのような乱れを検出することにより、コイル２１のインダクタンスの変化を検出するよう機能する。
【００９０】
そして、そのインダクタンスの変化は制御コンピュータ２４に通知され、インダクタンスの変化が制御コンピュータ２４によって認識される。
【００９１】
次に、この欠陥検査装置を用いた欠陥検査方法について説明する。
【００９２】
図１８は、本実施形態に係る欠陥検査方法を説明するためのフローチャートである。
【００９３】
最初のステップＳ４では、各導電パターン１４〜１６が形成されたシリコンウエハ１をウエハステージ２０に載置した後、ステージコントローラ２３によりシリコンウエハ１を移動して、シリコンウエハ１の検査を行いたい部分の上方に磁極２１ａが位置するようにする。
【００９４】
次いで、ステップＳ５に移行して、交流電流発生回路２２からコイル２２への交流電流の供給を開始し、コイル２１において交流磁界Ｂを生成する。
【００９５】
これにより、シリコンウエハ１の検査を行いたい部分が交流磁界Ｂに曝されるが、その部分にある各導電パターン１４〜１６が回路的に閉じている場合には、これらの導電パターン１４〜１６をコイルと見做すことができるので、各導電パターン１４〜１６とコイル２１との相互インダクタンスによって、交流電流発生回路２２から出力される交流電流の波形に乱れが生じる。
【００９６】
一方、各導電パターン１４〜１６が回路的に開いている場合には、これらの導電パターン１４〜１６がコイルを構成しないので、上記した相互インダクタンスの大きさが小さくなり、交流電流の波形の乱れも小さくなる。
【００９７】
そこで、ステップＳ６に移行して、上記の交流電流の波形の乱れを観測することにより、各導電パターン１４〜１６における欠陥の有無を検出する。
【００９８】
例えば、断線検出用閉導電パターン１４（図９参照）は、断線が無い場合には回路的に閉じているためコイルとして機能し、コイル２１との相互インダクタンスの大きさが大きくなる。一方、断線がある場合は、断線検出用閉導電パターン１４はコイルとして機能しないので、コイル２１との相互インダクタンスが小さくなる。これにより、交流電流発生回路２２から出力される交流電流の波形の乱れが大きい場合には導電パターンに断線が無いと判断し、乱れが小さい場合には断線があると判断することができる。
【００９９】
同様に、コンタクト不良検出用導電パターン１６（図９参照）も、コンタクト不良が無い場合には回路が閉じるためコイルとして見做すことができ、上記した交流電流の波形の乱れが大きくなる。一方、コンタクト不良によって回路が開いている場合は、コンタクト不良検出用導電パターン１６がコイルとして機能しないので、導電パターン１６とコイル２１との相互インダクタンスが小さくなり、上記の波形の乱れが小さくなる。従って、その波形の乱れが大きい場合には導電パターン１６にコンタクト不良が無いと判断し、波形の乱れが小さい場合にはコンタクト不良があると判断することとができる。
【０１００】
一方、短絡検出用開導電パターン１５（図９参照）は、短絡が無い場合には回路的に開いているのでコイルとして機能せず、上記した交流電流の波形の乱れが小さい。しかし、短絡が生じて回路が閉じた場合は、導電パターン１５がコイルとして機能し、コイル２１との相互インダクタンスが大きくなり、交流電流の波形の乱れが大きくなる。これにより、波形の乱れが小さい場合には導電パターン１５に短絡が無いと判断し、波形の乱れが大きい場合には短絡があると判断することができる。
【０１０１】
ここまでのステップにより、本実施形態に係る欠陥検査方法が終了したことになる。
【０１０２】
以上説明した本実施形態に係る欠陥検査方法によれば、コイル２１のインダクタンスの変化により各導電パターン１４〜１６の欠陥を検出するので、検査時に各導電パターン１４〜１６に直接触れる必要が無い。そのため、特許文献３のように導電パターンに電流計を直接接続する場合と比較して、技術的に容易であり、導電パターンの欠陥の有無を容易に測定することができる。
【０１０３】
更に、第１実施形態と同様に、導電パターン１４〜１６を形成した後にすぐさま検査を行うことができるので、パッケージ化した後に測定を行う古典的な方法よりも検査時間を短縮することができる。
【０１０４】
更に、特許文献１、２のように、ボルテージコントラスト法を行うための専用の高価なSEMを導入する必要が無いので、半導体装置の製造コストを安価にすることができる。
【０１０５】
以上、本発明の実施の形態について詳細に説明したが、本発明は上記各実施形態に限定されない。上記では、シリコンウエハ上に形成された導電パターン１４〜１６の欠陥を検査したが、半導体装置と共に電子装置を構成する配線基板の配線を上記の導電パターンとして採用し、この配線の欠陥を検査してもよい。
【０１０６】
更に、導電パターン１４〜１６を構成する導電性材料として、銅に代えてアルミニウムを採用してもよい。
【０１０７】
以下に、本発明の特徴について付記する。
【０１０８】
（付記１）  導電パターンが形成された基板が載置される基板載置台と、
時間的に変化する磁界を生成して前記導電パターンを該磁界に曝すコイルと、
前記導電パターンと前記磁界との相互作用によって得られる物理量を非接触で観測する観測装置と、
を有することを特徴とする欠陥検査装置。
【０１０９】
（付記２）  前記観測装置は、前記導電パターンからの熱輻射を観測するイメージセンサ、又は前記コイルのインダクタンスの変化を検出する検出器であることを特徴とする付記１に記載の欠陥検査装置。
【０１１０】
（付記３）  前記検出器は、前記コイルに供給される電流の波形を読み取り、該波形の乱れの有無によりインダクタンスの変化を検出することを特徴とする付記２に記載の欠陥検査装置。
【０１１１】
（付記４）  基板と、
前記基板の上又は上方に形成された導電パターンと、
を有し、
前記導電パターンは、回路的に閉じた渦巻き状の閉導電パターン、回路的に閉じたコンタクトチェーン、及び回路的に開いた渦巻き状の開導電パターンのいずれかであることを特徴とする電子装置用試験体。
【０１１２】
（付記５）  基板の上又は上方に導電パターンを形成する工程と、
時間的に変化する磁界に前記導電パターンを曝す工程と、
前記導電パターンと前記磁界との相互作用によって得られる物理量を非接触で観測することにより、前記導電パターンの欠陥を検出する工程と、
を有することを特徴とする欠陥検査方法。
【０１１３】
（付記６）  前記物理量として、前記導電パターンからの熱輻射、又は前記磁界を生成するコイルのインダクタンスを採用することを特徴とする付記５に記載の欠陥検査方法。
【０１１４】
（付記７）  前記導電パターンを形成する工程において、該導電パターンとして回路的に閉じた閉導電パターン、回路的に閉じたコンタクトチェーン、及び回路的に開いた開導電パターンの少なくとも一つを形成することを特徴とする付記５に記載の欠陥検査方法。
【０１１５】
（付記８）  前記導電パターンの欠陥を検出する工程において、前記閉導体パターンからの熱輻射が周囲よりも少ない場合、該閉導体パターンが断線していると判断することを特徴とする付記７に記載の欠陥検査方法。
【０１１６】
（付記９）  前記導電パターンの欠陥を検出する工程において、前記コンタクトチェーンからの熱輻射が周囲よりも少ない場合、前記コンタクトチェーンにコンタクト不良があると判断することを特徴とする付記７に記載の欠陥検査方法。
【０１１７】
（付記１０）  前記導電パターンの欠陥を検出する工程において、前記開導体パターンのからの熱輻射が周囲よりも多い場合、前記開導体パターンが短絡していると判断することを特徴とする付記７に記載の欠陥検査方法。
【０１１８】
（付記１１）  前記導電パターンを形成する工程において、前記基板を第１〜第３領域に区画し、前記第１領域内に前記閉導電パターンを間隔をおいて複数形成し、前記第２領域に前記コンタクトチェーンを間隔をおいて複数形成し、前記第３領域に前記開導電パターンを間隔をおいて複数形成することを特徴とする付記７に記載の欠陥検査方法。
【０１１９】
（付記１２）  前記導電パターンを形成する工程は、
前記基板の上に第１絶縁膜を形成する工程と、
前記第１絶縁膜の上に第２絶縁膜を形成する工程と、
前記第２絶縁膜に第１配線溝を形成する工程と、
前記第１配線溝の中に導電性材料を埋め込むことにより、前記導電パターンの一部となる第１配線を形成する工程と、
前記第２絶縁膜と前記第１配線のそれぞれの上に第３絶縁膜、第４絶縁膜を順に形成する工程と、
前記第１配線に至る深さのホールを前記第３絶縁膜と前記第４絶縁膜に形成する工程と、
前記第４絶縁膜に、前記ホールに重なる第２配線溝を形成する工程と、
前記ホールと前記第２配線溝のそれぞれの中に導電性材料を埋め込むことにより、前記ホール内に導電性プラグを形成すると共に、前記第２配線溝に第２配線を形成して、前記第１、第２配線、及び前記導電性プラグにより、前記閉導電パターン又は前記コンタクトチェーンを構成する工程とを有することを特徴とする付記７に記載の欠陥検査方法。
【０１２０】
（付記１３）  前記第２配線を渦巻き状に形成することを特徴とする付記８に記載の欠陥検査方法。
【図面の簡単な説明】
【０１２１】
【図１】図１は、本発明の各実施形態で使用される電子装置用試験体の製造途中の断面図（その１）である。
【図２】図２は、本発明の各実施形態で使用される電子装置用試験体の製造途中の断面図（その２）である。
【図３】図３は、本発明の各実施形態で使用される電子装置用試験体の製造途中の断面図（その３）である。
【図４】図４は、本発明の各実施形態で使用される電子装置用試験体の製造途中の断面図（その４）である。
【図５】図５は、本発明の各実施形態で使用される電子装置用試験体の製造途中の断面図（その５）である。
【図６】図６は、本発明の各実施形態で使用される電子装置用試験体の製造途中の断面図（その６）である。
【図７】図７は、本発明の各実施形態で使用される電子装置用試験体の製造途中の断面図（その７）である。
【図８】図８は、本発明の各実施形態で使用される電子装置用試験体の製造途中の平面図（その１）である。
【図９】図９は、本発明の各実施形態で使用される電子装置用試験体の製造途中の平面図（その２）である。
【図１０】図１０は、本発明の第１実施形態に係る欠陥検査装置の構成図である。
【図１１】図１１は、本発明の第１実施形態に係る欠陥検査方法を示すフローチャートである。
【図１２】図１２は、本発明の第１実施形態において本願発明者が行った熱伝導計算で使用したモデルの断面図である。
【図１３】図１３は、図１２のモデルに有限要素法のメッシュ構造を入れた斜視図である。
【図１４】図１４は、本発明の第１実施形態において本願発明者が行った熱伝導計算の結果を示すグラフである。
【図１５】図１５は、本発明の第１実施形態において本願発明者が行った熱伝導計算において、発熱から０．１秒後の温度分布を示す斜視図である。
【図１６】図１６は、本発明の第１実施形態において本願発明者が行った熱伝導計算において、発熱を停止した場合の結果を示すグラフである。
【図１７】図１７は、本発明の第２実施形態に係る欠陥検査装置の構成図である。
【図１８】図１８は、本発明の第２実施形態に係る欠陥検査方法のフローチャートである。
【符号の説明】
【０１２２】
１…シリコンウエハ、１ａ…試験用チップ、２…第１絶縁膜、２ａ…第１窒化シリコン膜、２ｂ…第１二酸化シリコン膜、３…第２絶縁膜、３ａ…第２窒化シリコン膜、３ｂ…第２二酸化シリコン膜、３ｃ…第１配線溝、４…第１レジストパターン、４ａ…第１窓、５…第１銅配線、６…第３絶縁膜、６ａ…第３窒化シリコン膜、６ｂ…第３二酸化シリコン膜、７…第４絶縁膜、７ａ…第４窒化シリコン膜、７ｂ…第４二酸化シリコン膜、８…第２レジストパターン、８ａ…第２窓、９…ホール、１０…第３レジストパターン、１０ａ…第３窓、１１…第２配線溝、１２…第２銅配線、１３…導電性プラグ、１４…断線検出用閉導電パターン、１５…短絡検出用開導電パターン、１６…コンタクト不良検出用導電パターン、２０…ウエハステージ、２１…コイル、２１ａ、２１ｂ…磁極、２２…交流電流発生回路、２３…ステージコントローラ、２４…制御コンピュータ、２５…画像処理装置、２６…イメージセンサ、２７…シリコンウエハ、２８…第１積層膜、２９…第２積層膜、２９ａ…発熱領域、３０…検出器。
【図１】
2006023246.tif 000003
【図２】
2006023246.tif 000004
【図３】
2006023246.tif 000005
【図４】
2006023246.tif 000006
【図５】
2006023246.tif 000007
【図６】
2006023246.tif 000008
【図７】
2006023246.tif 000009
【図８】
2006023246.tif 000010
【図９】
2006023246.tif 000011
【図１０】
2006023246.tif 000012
【図１１】
2006023246.tif 000013
【図１２】
2006023246.tif 000014
【図１３】
2006023246.tif 000015
【図１４】
2006023246.tif 000016
【図１５】
2006023246.tif 000017
【図１６】
2006023246.tif 000018
【図１７】
2006023246.tif 000019
【図１８】
2006023246.tif 000020