(57)【要約】【課題】  ライトストラテジ信号は必要なタイミング精度が高いため、わずかなタイミングのずれでも記録品質に与える影響が大きい。装置内温度、関連回路部分の電源電圧、集積回路のプロセスに起因するばらつきなどはもとより、フレキシブルプリント基板とその周辺部品との距離の変化に伴うインピーダンス変化による伝送波形の変化などの影響も考慮し、これらが変化した場合でもライトストラテジ信号を良好に維持する必要がある。【解決手段】  光ディスク記録装置において、ライトストラテジ生成回路が含まれるデジタル信号処理回路、記録時に使用するレーザを駆動するためのレーザ駆動回路、両者の間の電気的接続を行うフレキシブルプリント基板等の動作環境の変動により発生するライトストラテジ信号のタイミングずれを補正する機能を具備し、タイミングずれの補正が必要と判断した場合には、該タイミングずれ補正機能を動作させてタイミングずれを減少する。【選択図】  図１
2006120252.tif 000002
【特許請求の範囲】
【請求項１】
変調されたレーザ光を光ディスクに照射して情報を記録することが可能な光ディスク記録装置において、
レーザ光を変調するためのレーザ発光制御信号を生成して出力する記録信号発生手段と、
該記録信号発生手段が出力した２つ以上の該レーザ発光制御信号が入力され、該レーザ発光制御信号に対して個別に遅延時間を可変した後の遅延時間補正信号を出力する可変遅延手段と、
２つ以上の該遅延時間補正信号の相互の信号の変化タイミングの時間差を検出してタイミングずれ検出結果を出力し、更に該タイミングずれ検出結果に応じて該可変遅延手段の遅延時間を制御する遅延時間制御手段と、
該遅延時間補正信号をもとにレーザ発光タイミングを制御するレーザダイオード発光制御手段と、
通常のレーザ発光を行うための通常動作モードと、前記レーザ発光制御信号のタイミングずれを検出して補正するためのタイミングずれ補正モードを切り替えるモード制御手段を有し、
前記タイミングずれ補正モード時には、
該記録信号発生手段はレーザ発光制御信号を出力するための２つ以上の信号出力端子から同じタイミングで変化するように設定したタイミング補正用信号を出力し、
該遅延時間制御手段は同じタイミングで変化するように設定された該タイミング補正用信号の相互のタイミングずれを検出して、該タイミングずれが減少するように該可変遅延手段の遅延時間を制御、設定することを特徴とする光ディスク記録装置。
【請求項２】
変調されたレーザ光を光ディスクに照射して情報を記録することが可能な光ディスク記録装置において、
レーザ光を変調するためのレーザ発光制御信号を生成し、出力する記録信号発生手段と、
該記録信号発生手段が出力した２つ以上の該レーザ発光制御信号が入力され、該レーザ発光制御信号に対して個別に遅延時間を可変した後の遅延時間補正信号を出力する可変遅延手段と、
２つ以上の該遅延時間補正信号の相互の信号の変化タイミングの時間差を検出してタイミングずれ検出結果を出力する時間差検出手段と、
該可変遅延手段の遅延時間を制御するための遅延時間制御信号を出力する時間差設定手段と、
該タイミングずれ検出結果に応じて該遅延時間制御信号を制御するコントローラと、
該遅延時間補正信号をもとにレーザ発光タイミングを制御するレーザダイオード発光制御手段と、
通常のレーザ発光を行うための通常動作モードと、前記レーザ発光制御信号のタイミングずれを検出して補正するためのタイミングずれ補正モードを切り替えるモード制御手段を有し、
タイミングずれ補正モード時には、
該記録信号発生手段はレーザ発光制御信号を出力するための２つ以上の信号出力端子から同じタイミングで変化するように設定したタイミング補正用信号を出力し、
該時間差検出手段は同じタイミングで変化するように設定された該タイミング補正用信号の相互のタイミングずれを検出して、タイミングずれ検出結果を出力し、
該コントローラは該タイミングずれ検出結果に応じて該タイミングずれが減少するように該時間差設定手段の設定値を制御し、
該可変遅延手段は該時間差設定手段による設定値に対応した遅延時間の補正を行った後の信号を遅延時間補正信号として出力することを特徴とする光ディスク記録装置。
【請求項３】
請求項１および２に記載の光ディスク記録装置において、
該記録信号発生手段は記録データを生成するためのエンコーダ手段と同じのデジタル信号処理手段に集積、内蔵、搭載され、
該可変遅延手段、該時間差検出手段、該時間差設定手段、該レーザダイオード発光制御手段は光ピックアップ上の同一のレーザダイオード駆動手段に集積、内蔵、搭載されるように構成されたことを特徴とする光ディスク記録装置。
【請求項４】
請求項１および２に記載の光ディスク記録装置において、
該記録信号発生手段は記録データを生成するためのエンコーダ手段と同一のデジタル信号処理手段に集積、内蔵、搭載され、
該可変遅延手段、該時間差検出手段、該時間差設定手段、該レーザダイオード発光制御手段は光ピックアップ上の同一のレーザダイオード駆動手段に集積、内蔵、搭載され、
該記録信号発生手段と該可変遅延手段とは屈曲可能な信号伝達手段により接続されて該光ピックアップの移動時の障害とならないように構成され、
該屈曲可能な信号伝達手段の屈曲状況の変化による信号伝達状態の変化に対応して該タイミングずれ補正のための設定値を切り替えることを特徴とする光ディスク記録装置。
【請求項５】
請求項１、２、３および４に記載の光ディスク記録装置において、
該タイミングずれ補正モードは、
該光ディスク記録装置の電源投入時、
該光ディスク記録装置においてデータ記録動作に付随する記録前処理の実施時、
の少なくともいずれか一方の時点で実施されるように構成されたことを特徴とする光ディスク記録装置。
【請求項６】
変調されたレーザ光を光ディスクに照射して情報を記録することが可能な光ディスク記録装置に使用されるレーザ光を変調するためのレーザ発光制御信号を生成して出力する記録信号発生装置において、該記録信号発生手段は通常のレーザ発光を行うための通常動作モードと、前記レーザ発光制御信号のタイミングずれを検出して補正するためのタイミングずれ補正モードを切り替えるモード制御手段を有し、
前記タイミングずれ補正モード時には、
該記録信号発生手段はレーザ発光制御信号を出力するための２つ以上の信号出力端子から同じタイミングで変化するように設定したタイミング補正用信号を出力することを特徴とする光ディスク記録装置用の記録信号発生装置。
【請求項７】
変調されたレーザ光を光ディスクに照射して情報を記録することが可能な光ディスク記録装置に使用されるレーザダイオード駆動装置において、
記録信号発生手段が出力した２つ以上のレーザ発光制御信号が入力され、該レーザ発光制御信号に対して個別に遅延時間を可変した後の遅延時間補正信号を出力する可変遅延手段と、
２つ以上の該遅延時間補正信号の相互の信号の変化タイミングの時間差を検出してタイミングずれ検出結果を出力し、更に該タイミングずれ検出結果に応じて該可変遅延手段の遅延時間を制御する遅延時間制御手段と、
該遅延時間補正信号をもとにレーザ発光タイミングを制御するレーザダイオード発光制御手段と、
通常のレーザ発光を行うための通常動作モードと、前記レーザ発光制御信号のタイミングずれを検出して補正するためのタイミングずれ補正モードを切り替えるモード制御手段を有し、
該タイミングずれ補正モード時には、
該遅延時間制御手段は同一タイミングで変化するように設定された該タイミング補正用信号の相互のタイミングずれを検出して、該タイミングずれが減少するように該可変遅延手段の遅延時間を制御、設定することを特徴とする光ディスク記録装置用レーザダイオード駆動装置。
【請求項８】
変調されたレーザ光を光ディスクに照射して情報を記録することが可能な光ディスク記録装置に使用されるレーザダイオード駆動装置において、
記録信号発生手段が出力した２つ以上のレーザ発光制御信号が入力され、該レーザ発光制御信号に対して個別に遅延時間を可変した後の遅延時間補正信号を出力する可変遅延手段と、
２つ以上の該遅延時間補正信号の相互の信号の変化タイミングの時間差を検出してタイミングずれ検出結果を出力する時間差検出手段と、
該可変遅延手段の遅延時間を制御するための遅延時間制御信号を出力する時間差設定手段と、
該遅延時間補正信号をもとにレーザ発光タイミングを制御するレーザダイオード発光制御手段と、
通常のレーザ発光を行うための通常動作モードと、前記レーザ発光制御信号のタイミングずれを検出して補正するためのタイミングずれ補正モードを切り替えるモード制御手段を有し、
該タイミングずれ補正モード時には、
該時間差検出手段は同一タイミングで変化するように設定された該タイミング補正用信号の相互のタイミングずれを検出し、該可変遅延手段の遅延時間を該時間差設定手段による設定値に対応して変化させることを特徴とする光ディスク記録装置用レーザダイオード駆動装置。
【請求項９】
請求項７および８に記載の光ディスク記録装置用のレーザダイオード駆動装置において、該可変遅延手段の設定値の変更は前記タイミングずれ補正モードで実施するように構成したことを特徴とする光ディスク記録装置用レーザダイオード駆動装置。
【請求項１０】
請求項７および８に記載の光ディスク記録装置用レーザダイオード駆動装置において、該可変遅延手段の設定値の変更時は記録時のレーザ出射光量の設定値にかかわらず自動的に出射光量を所定値に低減することが可能な構成であることを特徴とする光ディスク記録装置用レーザダイオード駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、とくにレーザダイオードを駆動する記録信号の調整を行い記録時のレーザ発光タイミングを調整する光ディスク記録装置、レーザ駆動装置および記録信号発生装置に関する。
【背景技術】
【０００２】
ライトストラテジ信号は非常に高いタイミング精度が要求される一方もしタイミングずれが発生すると所定のライトストラテジを得ることができなくなり、記録品質悪化の直接の原因となる。実際にはライトストラテジ信号のタイミングは、その信号経路にある回路の製造上のばらつきや電源電圧、温度などの環境変化、信号伝送線路の電気的条件の変化などの影響を受けやすく、また信号相互間のタイミングずれも一様ではない。そのため、光ディスク記録装置を設計する上でライトストラテジ信号のタイミング精度を許容される範囲内に安定に維持することは解決すべき大きな問題であった。
【０００３】
そこで、従来はライトストラテジ生成回路が含まれるデジタル信号処理回路に可変遅延回路を設け、装置設計時にライトストラテジ信号相互のタイミングのずれを補正するように前記可変遅延回路の遅延時間を設定することでタイミングずれに対応していた。
【０００４】
図５は上述した従来のライトストラテジ生成回路が含まれるデジタル信号処理回路に可変遅延回路を設け、装置設計時にライトストラテジ信号相互のタイミングのずれを補正するように前記可変遅延回路の遅延時間を設定することでタイミングずれに対応した装置の当該部分の回路ブロックの一例を示す。
【０００５】
記録系信号処理回路８内部の記録ストラテジ生成回路（図示していない）で生成された信号は可変遅延回路８２に入力される。可変遅延回路８２はレジスタ回路８０を介してシステム制御信号１７によりその信号伝播遅延時間を設定することができる。可変遅延回路８２の出力はＩＦ回路８４に入力される。ＩＦ回路８４は記録系信号処理回路８内部の信号レベルから記録信号１９の信号レベルにレベル変換をして記録信号１９を出力する。記録信号１９はプリント回路基板、フレキシブルプリント回路基板、光ピックアップ上の回路基板、これら回路基板相互の接続のために用いられるコネクタ類、レーザ駆動ＬＳＩの入力インタフェース回路、レーザ駆動電流スイッチの経路で伝達される。上記信号伝送経路の信号伝播遅延時間は信号経路長の差、回路の遅延時間の違いなどにより、一般的には記録信号１９の経路ａ、ｂ、ｃで異なっている。
なお、従来技術を示す特許文献には、特許文献１、特許文献２がある。
【０００６】
【特許文献１】特開２００１−２０２６２５号公報
【特許文献２】特開２００４−１５２３３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ここで信号伝播遅延時間のずれがレーザ発光波形に及ぼす影響について説明する。
【０００８】
図８は記録信号１９とレーザの発光波形との関係を示す模式図である。記録信号１９は論理信号であり、それぞれＨレベルとＬレベルのいずれかの値をとる。記録信号１９はそれぞれ所定の発光光量の増加分に対応しており、記録信号１９ｘ（ｘはａ、ｂ、ｃ）がＬレベルの時には増加分は０であり、Ｈレベルの時にはΔＰｘとなる。したがって例えば記録信号１９ａだけがＨレベルで他はＬレベルであるときには発光光量Ｐ＝ΔＰａであり、また、すべてがＨレベルの時にはＰ＝ΔＰａ＋ΔＰｂ＋ΔＰｃとなる。
【０００９】
図９は記録信号１９にタイミングずれが発生したときの発光光量波形を示す模式図である。ここでは記録信号１９のうち本来は１９ｂであるべきところがタイミングずれにより１９ｂ’となってΔｔ１だけ変化が早まっている場合を示す。本来は１９ａと１９ｂが同時に立ち上がるべきところが１９ａよりも１９ｂ’が先に立ち上がってしまうため、発光波形では、Δｔ１の期間、Ｐ＝ΔＰｂの状態が新たに生じ、Ｐ＝ΔＰａ＋ΔＰｂの期間がΔｔ１だけ短縮される。このような発光波形の変化は光ディスクへの記録マークの変化を生じ、記録品質を劣化させるため避けなければならない。そのためこの場合はΔｔ１だけ記録信号１９ｂ’を遅らせて本来の１９ｂする必要がある。
【００１０】
そのため装置設計時に標準的な装置を用いて、最終的にレーザから発光される発光波形が所望のものとなるように可変遅延回路８２ａ、８２ｂ、８２ｃのそれぞれの遅延時間を調節して、上述の信号伝播遅延時間の違いを相殺することが行われる。
【００１１】
しかしながら、装置設計時に標準的な装置を用いて可変遅延回路８２の設定値を制御して行う遅延時間補正処理は、装置の個体差を考慮していないため、設計時の標準的な装置からずれた個体については依然としてタイミングずれが生じるという問題がある。そこで製造出荷時に個々の装置毎にレーザから発光される発光波形が所望のものとなるように可変遅延回路８２ａ、８２ｂ、８２ｃのそれぞれの遅延時間を調節することで、上述の信号伝播遅延時間の違いを相殺するようにして、個体差について対応する方法がある。しかしこの場合でも出荷時の調整を行ったときの環境と異なる環境に装置がある場合には上述したようにタイミングずれが生じる可能性があり、これについては対応することができなかった。
【００１２】
上述の通り、ライトストラテジ信号は必要なタイミング精度が高いため、わずかなタイミングのずれでも記録品質に与える影響が大きい。そこで装置内温度、関連回路部分の電源電圧、集積回路のプロセスに起因するばらつきなどはもとより、フレキシブルプリント基板とその周辺部品との距離の変化に伴うインピーダンス変化による伝送波形の変化などの影響も考慮し、これらが変化した場合でもライトストラテジ信号を良好に維持する必要がある。しかしながら、従来は装置設計時に設定した可変遅延回路の設定を調整した後は、遅延時間を調整する方法がなく、そのためＬＳＩのプロセスのばらつき、電源電圧のばらつきなど、機器固有のばらつきに対応する方法は無かった。そのため、個々の機器固有の上記の要因の変動の影響を軽減し、安定した記録品質が得られるようにすることは依然として光ディスク記録装置を構成する上で大きな課題であった。
【課題を解決するための手段】
【００１３】
光ディスク記録装置において、ライトストラテジ生成回路が含まれるデジタル信号処理回路、記録時に使用するレーザを駆動するためのレーザ駆動回路、両者の間の電気的接続を行うフレキシブルプリント基板等の動作環境の変動により発生するライトストラテジ信号のタイミングずれを検出して補正する機能を具備し、タイミングずれの補正が必要と判断した場合には、該タイミングずれ補正機能を動作させてタイミングずれを減少する。
【００１４】
タイミングずれ検出機能は、通常の動作モード以外のタイミングずれ検出モードを設け、該タイミングずれ検出モードではタイミングずれ検出信号生成回路からタイミングずれ検出信号を出力し、レーザ駆動回路では入力されたタイミングずれ検出信号のずれを検出する。
【００１５】
記録モードでは、ライトストラテジ生成回路からはライトストラテジに対応した複数の異なるタイミングのデジタル信号が出力され、それぞれの信号はデジタル信号処理ＬＳＩの出力ドライバ、プリント回路基板、フレキシブルプリント回路基板、光ピックアップ上の回路基板、これら回路基板相互の接続のために用いられるコネクタ類、レーザ駆動ＬＳＩの入力インタフェース回路、可変遅延回路、レーザ駆動電流スイッチの経路で伝達される。
【００１６】
一方、タイミングずれ検出モードではタイミングずれ検出信号生成回路からはタイミングずれ検出信号が出力され、上記と同じ経路で伝達される。
【００１７】
そこでタイミングずれ検出モードでは、デジタル信号処理ＬＳＩ内部のライトストラテジ生成回路の出力信号セレクタを切り替えてタイミングずれを検出したい２つ以上の当該信号経路に同じタイミングもしくはタイミングずれを検出するのに好適な所定のタイミングで変化するタイミングずれ検出信号が出力されるように構成し、更にレーザ駆動回路側では前記可変遅延回路から出力された遅延時間付加後のタイミングずれ検出信号から、同じくタイミングずれを検出したい２つ以上の当該信号間の時間差を時間差検出回路で検出するように構成する。
【００１８】
そして前記時間差検出回路で検出されたタイミングずれの補正が必要と判断されたときには、タイミングずれが所定の範囲となるように前記可変遅延回路の遅延時間を制御して補正を行う。
【発明の効果】
【００１９】
光ディスク記録装置において、所望の記録波形による記録を行い、記録品質を安定に得ることができる。
【発明を実施するための最良の形態】
【００２０】
本発明の実施形態例について以下、図を用いて説明する。
【実施例１】
【００２１】
一般的に、光ディスクにデータを記録する場合、ディスク上の記録膜の適切な位置に適切な大きさ、形状の記録状態を作り出すために、記録に用いるレーザ光の発光タイミング、発光パワーを制御することが行われる。これはレーザ光による記録膜への記録プロセスが光エネルギーを熱エネルギーに変換して記録膜の温度上昇を引き起こすことを利用しているためである。すなわち、光の照射と温度上昇の間にはタイムラグがあり、更に記録膜の温度上昇はディスクの熱伝導状態の影響を受けることなどに起因する。
【００２２】
そこで記録膜に記録されたデータが期待しているものとなるようにレーザ発光波形を制御する必要がある。記録データ信号からレーザ発光波形制御に必要な記録パワー制御、記録タイミング制御に用いる信号を生成する処理は一般にライトストラテジ処理と呼ばれる。光ディスク記録装置の記録品質はこのライトストラテジにより左右されるため、光ディスク記録装置においてはライトストラテジは非常に重要な技術となっている。
【００２３】
ライトストラテジはマークを記録する際の発光タイミングと発光光量を決める処理であるが、発光タイミング、光量はこのとき記録するマークの長さ、当該マークの前後のスペースの長さによって変化させる必要があり、これを実現するには複雑な処理が必要となる。そこでライトストラテジ生成回路は大規模集積回路であるデジタル信号処理回路に内蔵されることが多い。
【００２４】
また、通常、レーザ駆動回路は外部から電流量を変化させることが可能な電流源と前記電流源の出力を高速で切り替えるための電流スイッチからなる駆動ユニットが３組ないし５組並列に接続され、それぞれのユニットから出力された電流を加算して半導体レーザを駆動するように構成されている。ここで上記駆動ユニットが複数必要な理由は、データ記録の際、情報記録膜に対して照射するマーク形成のための記録パワーレベルが１種類ではなく、２ないし４種類の光パワーレベルが必要なことによる。例えばＤＶＤ−Ｒディスクに対してデータを記録する際の光パワーレベルは、３種類とする場合がある。
【００２５】
近年、光ディスク記録装置の最高記録速度は例えばＤＶＤ（デジタル多用途ディスク）では１６倍速と高速になっており、このとき最短記録マーク（３Ｔマーク）の長さはパルス幅に換算して約１４ｎｓとなる。更に記録された信号を再生したときのジッタの目安は８％程度とされている。そこでこれらの条件を満足するためにライトストラテジタイミングの制御精度は１Ｔの十分の一程度の０．５ｎｓ以下が要求されており、ライトストラテジタイミングの調整においては時には０．１ｎｓ刻みで実施することもある。
【００２６】
さて、上述のような高いタイミング精度でレーザダイオードの発光パワーを制御するために、レーザ駆動回路は比較的低インピーダンスのレーザダイオードを高速で駆動できるようレーザの近傍に配置される。従ってＣＤやＤＶＤなどを対象とした光ディスク記録装置では、レーザ駆動回路はレーザとともに光ピックアップ上に配置される。そのため、ライトストラテジ生成回路を内蔵するデジタル信号処理回路が配される回路基板とレーザ駆動回路が配されるピックアップとの間の信号伝達に用いられるフレキシブルプリント基板には、前述したライトストラテジ信号が伝送される。
【００２７】
始めに図２を用いて本発明を用いた光ディスク記録装置全体の説明を行う。次に図１を用いて記録ストラテジ生成回路が含まれる記録系信号処理回路８と記録時に使用するレーザを駆動するためのレーザダイオードドライバ３０（以下、ＬＤＤと略称する）について説明を行う。記録系信号処理回路８とレーザダイオードドライバ３０は本発明によるタイミングずれ補正を実施するために必要な回路ブロックである。
【００２８】
図２は本発明の第１の実施例の光ディスク記録装置の全体ブロック図である。
光ディスク１はレーザ光を照射することにより情報の記録が可能な情報記憶媒体であり、例えばＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−Ｒ、ＤＶＤ−ＲＷ、ＤＶＤ−ＲＡＭ、ＢＤ−Ｒ、ＢＤ−ＲＥなどである。
【００２９】
光ピックアップ２は光ディスク１の所定の情報記録層の所定のトラックに対してレーザ光を収束し、情報の記録、再生を行うための光学系、光検出器、半導体レーザ、半導体レーザ駆動回路、アクチュエータなどから構成される。
【００３０】
ピックアップ信号１１は光ディスク１の信号記録層からの反射光から検出された信号、対物レンズや光ピックアップの位置制御に用いるサーボ信号、レーザ出射光量に対応するフロントモニタ信号などから構成される。
【００３１】
フロントエンド回路３はピックアップ信号１１から所定の信号処理を行い、フォーカス誤差信号、トラッキング誤差信号などのサーボ信号１２、ＲＦ信号１３、ウォブル信号１８などを出力する。これらはそれぞれ、光ディスクの所定の位置にレーザ光を照射し光スポットを形成するためのサーボ制御信号、光スポット位置での情報記録膜上のマーク／スペースに対応した記録情報、あらかじめ光ディスクにウォブルとして形成されたアドレス情報として使用される。
【００３２】
再生系信号処理回路４はＲＦ信号１３をもとに２値化、クロック再生、データストローブ、データ復調、デコード、誤り訂正などを行い、再生信号１４を出力する。また、サーボ信号１２に対して位相補償、増幅などを行い、駆動信号２２を出力する。駆動信号２２は光ピックアップ２内部のフォーカスアクチュエータ、トラッキングアクチュエータ（ともに図示していない）に与えられ、所定のフォーカシング制御、トラッキング制御が行われる。
【００３３】
インタフェース回路５は、再生時はバッファメモリ６を使って再生信号１４に対してバッファ制御を行いながら、外部装置７にデータを出力する。また、記録時は外部装置７から入力されたデータに対してバッファメモリ６を使ってバッファ制御を行いながら記録系信号処理回路８にデータを出力する。
【００３４】
記録系信号処理回路８はインタフェース回路５から入力されたデータに対して誤り訂正符号の付加、エンコード、データ変調などを行い、所定の記録マークを光ディスクの情報記録膜に形成するためにレーザ発光光量制御のためのＬＤＤ制御信号２０を出力する。
【００３５】
ＬＤＤ制御信号２０は光ピックアップ２の内部にあるＬＤＤ３０（図示していない）に入力される。ＬＤＤ３０は入力されたＬＤＤ制御信号２０に従って所定のタイミングで所定の光パワーがレーザダイオード（図示していない）から出力されるようにレーザダイオードに流れる電流を制御する。レーザダイオードから出射されたレーザ光は光ピックアップ内の光学系を通過し、光ディスク１の情報記録膜上の所定の位置に集光されて、所定の記録マークを形成する。
【００３６】
マイクロコンピュータ９は制御プログラムに従い光ディスク記録装置全体の制御を行うもので、一般的には各種ＬＳＩとの間に接続された制御バスラインを通じてシステム制御信号１７をやり取りすることで制御を行う。
【００３７】
モータ１０は光ディスク１を所定の速度で回転させて、情報の記録または再生を行うためのもので、マイクロコンピュータ９、再生系信号処理回路４、記録系信号処理回路８のいずれかの制御によりその回転数が制御される。
【００３８】
次にデータを記録する際の記録系信号処理回路８およびレーザダイオードドライバ３０の動作を説明する。
図１は本発明の第１の実施例における記録系信号処理回路８の信号出力部とレーザドライバ３０の一部分の構成を示すブロック図である。
【００３９】
初めに記録系信号処理回路８について説明する。
【００４０】
データ記録時には記録モードとし、インタフェース回路５から入力されたデータに対して誤り訂正符号の付加、エンコード、データ変調、記録ストラテジ生成などを行い、所定の記録マークを光ディスクの情報記録膜に形成するため、レーザ発光を制御する信号を出力する。また、タイミングずれ検出時にはタイミングずれ検出モードとし、タイミングずれ検出信号生成回路からタイミングずれ検出信号を出力する。
【００４１】
記録モードとタイミングずれ検出モードは、システム制御信号１７によりレジスタ回路８０の特定のレジスタを設定することで切り替える。前記、記録モードではセレクタ８１は記録ストラテジ生成回路８２からの信号を記録信号１９として出力する。またタイミングずれ検出モードではセレクタ８１はタイミングずれ検出信号生成回路８３からのタイミングずれ検出信号を記録信号１９として出力する。
【００４２】
記録モードでは、記録ストラテジ生成回路８２からは記録ストラテジに対応した複数の異なるタイミングのデジタル信号が出力され、それぞれの信号は記録系信号処理回路８内部のセレクタ８１、インタフェース回路８４、プリント回路基板（図示していない）、フレキシブルプリント回路基板（図示していない）、光ピックアップ上の回路基板（図示していない）、これらの基板相互の接続のためのコネクタ、レーザ駆動ＬＳＩの入力インタフェース回路、可変遅延回路、レーザ駆動電流スイッチの経路を伝達される。
【００４３】
一方、タイミングずれ検出モードではタイミングずれ検出信号生成回路８３からはタイミングずれを検出するための信号（以下、タイミングずれ検出信号８５と称する）が出力され、上記と同じ経路で伝達される。
【００４４】
ここで記録ストラテジ生成回路８２は前述のようにデータ変調後の信号から記録ストラテジ信号を生成するものであるが、記録ストラテジ生成回路８２そのものの動作については本発明と直接の関係は無いので説明は省略する。
【００４５】
また、セレクタ８１ａ、８１ｂ、８１ｃはタイミングずれ検出モードにおいて、相互のタイミングずれを検出したい２つ以上の信号経路に前記タイミングずれ検出信号を出力するために用いる。
【００４６】
更にレジスタ回路８０はシステム制御信号１７によるレジスタ設定に基づき、タイミングずれ検出を行う記録信号１９にタイミングずれ検出信号が出力されるようにセレクタ８１の制御を行う。
【００４７】
例えば図１において記録信号１９ａと１９ｂの２つの経路で伝達される信号相互のタイミングずれを検出する場合には、タイミングずれ検出信号生成回路８３で生成された信号がセレクタ８１ａの出力とセレクタ８１ｂの出力にそれぞれ選択されて出力されるようにする。また、記録信号１９ａ、１９ｂと１９ｃの３つの経路で伝達される信号相互のタイミングずれを検出する場合には、前述のように２つの信号の組み合わせでのタイミングずれ検出を順次実施しても良く、またタイミングずれ検出信号生成回路８３で生成された信号がセレクタ８１ａの出力、セレクタ８１ｂの出力、セレクタ８１ｃの出力にそれぞれ選択されて出力されるようにして、３つの信号間の時間差を同時に検出しても良い。
【００４８】
次にレーザダイオードドライバ（ＬＤＤ）３０について説明する。
なお、本発明は記録時および記録に先立つタイミングずれ補正時に機能するものであり、再生時の動作には直接の関係は無い。そこで再生時の動作についての説明は省略し、記録時のＬＤＤ３０の動作について説明する。
【００４９】
また、本実施例では記録時のレーザダイオード出射パワーを最多で３種の異なるレベルとすることが可能なレーザダイオードドライバを例にして説明するが、実際に本発明を適用する場合にはレーザダイオード出射パワーは３種に限るものではなく４種以上もしくは２種であっても構わない。
【００５０】
レジスタ回路３５はＬＤＤ制御信号２０から入力された状態をストアするものであり、ストアされた状態はレジスタ回路３５の出力として、ＬＤＤ３０内部の制御に用いられる。
【００５１】
デジタル−アナログ変換器（以下、ＤＡＣと略称する）３３は記録時にレーザダイオード（以下、ＬＤと略称する）２１に流す電流量を制御するもので、前記レジスタ回路３５の出力により設定される。
【００５２】
電流スイッチ（以下、電流ＳＷと略称する）３２は前記ＤＡＣ３３の出力である電流を電流スイッチ制御信号３９の状態に応じてオン／オフするためのもので、オン時にはＤＡＣ３３の出力電流は電流アンプ４０に流入し、オフ時にはＤＡＣ３３の出力電流は電流アンプ４０とは遮断される。
【００５３】
電流アンプ４０は電流スイッチ３２から入力された電流を加算し、加算の結果得られた電流を所定の倍率で増幅して、ＬＤＤ３０から出力する。
【００５４】
レーザダイオード２１はＬＤＤ３０から出力された前記電流アンプ４０の出力電流により駆動される。
【００５５】
なお本実施例ではＬＤ２１のカソード側は低電位の電源もしくは接地電位に接続され、ＬＤ２１のアノード側はＬＤＤ３０の出力端子に接続され、ＬＤＤ３０の出力端子は電流が流出する電流ソースとなっている。しかし、本発明はこの形態に限るものではなく、例えばＬＤ２１のカソード側がＬＤＤ３０の出力端子に接続され、ＬＤ２１のアノード側が高電位の電源に接続され、ＬＤＤ３０の出力端子は電流が流入する電流シンクであっても構わない。
【００５６】
次に電流スイッチ制御信号３９について説明する。
【００５７】
電流スイッチ制御信号３９は記録系信号処理回路８から出力された記録信号１９を元に生成する。ＬＤＤ３０に入力された記録信号１９はインタフェース回路（以下、ＩＦ回路と略称する）３８に入力される。ＩＦ回路３８で記録信号１９の信号仕様からＬＤＤ３０内部の信号仕様に変換された信号は可変遅延回路３１に入力される。可変遅延回路３１は時間差設定ブロック３６からの設定に従い、個々の可変遅延回路３１ａ、３１ｂ、３１ｃにおける記録信号１９ａ、１９ｂ、１９ｃのそれぞれの伝播遅延時間を変化させる。可変遅延回路３１ａ、３１ｂ、３１ｃによってそれぞれ所定の遅延時間が与えられた後の電流スイッチ制御信号３９ａ、３９ｂ、３９ｃはそれぞれ対応する電流スイッチ３２ａ、３２ｂ、３２ｃの入力に与えられて電流スイッチタイミングの制御に用いられるとともに、時間差検出ブロック３７にも入力される。時間差検出ブロック３７は可変遅延回路３１から出力された電流スイッチ制御信号３９のうち、レジスタ回路３５の出力によって指定される２つあるいは３つの信号について、信号相互の変化タイミングの時間差または位相差を検出し、検出結果をレジスタ回路３５に出力する。
【００５８】
なお、記録信号１９を伝送するための信号の物理仕様として、近年、ＬＶＤＳと呼ばれる高速デジタル信号の伝送に適した低電圧振幅の差動信号伝送仕様を使うことが多い。本実施例も前記ＬＶＤＳに準ずる信号伝送仕様の適用を念頭においており、ＩＦ回路８４、３８はともにＬＳＩ内部信号とＬＶＤＳ信号との間のインタフェースを行うことを意図しているが、これに限るものではない。また、記録信号１９は電気信号に限るものでもなく、例えば光信号であっても構わない。
【００５９】
次に本実施例における処理の手順をフローチャートを用いて説明する。
【００６０】
図１１は本実施例のタイミングずれ補正処理の動作フローチャートを示す。
【００６１】
タイミングずれ補正処理では初めに前回実施したタイミング補正処理が現在有効かどうかを判定する。これはタイミングずれが温度、電源電圧など変動する環境条件の影響を受けるため、前回実施したときの環境条件が現在の環境条件と大きく異なる場合、前回の補正結果がそのままでは使用できないからである。具体的には装置内部の温度、関連するＬＳＩの電源電圧が前記環境条件に該当するものの一例である。具体的にはタイミングずれを補正したときの環境条件を計測し、記憶しておき、前回実施したタイミング補正処理が現在有効かどうかを判定する場合には、現在の環境条件を測定し、これと記憶してある前回タイミング補正を実施したときの値とを比較することで、前回のタイミング補正処理結果の有効性を判断する。
【００６２】
また、簡易的には前回のタイミング補正実施からの経過時間の長短も環境条件変動量の目安として使え、前記経過時間が所定時間を超えた場合には前回のタイミング補正処理結果が無効になったと判断しても、実用上問題は発生しない。
【００６３】
前回実施したタイミング補正処理が現在も有効である場合には、その結果をそのまま使用すればよいため、処理を終了する。
【００６４】
前回実施したタイミング補正処理が現在は無効である場合には、再度タイミング補正を実行する。なお、このときのタイミング補正処理では、可変遅延回路の遅延時間の初期設定値には前回のタイミング補正実施結果を用いると、前回の補正結果との差分だけ遅延時間を補正するだけで済むため、処理時間が短縮できるというメリットが生じる。
【００６５】
タイミング補正を実施した場合には、実施した回数をカウントするようにし、タイミング補正処理を行ってもタイミングずれが所定の値以下に収束しない場合など、リトライ回数が所定の値を超えた場合にはリトライ回数オーバーによる異常終了とすることで、無限ループに陥るのを防止する。
【００６６】
リトライ回数が所定の値以下の場合には、再度タイミング補正処理が現在有効かどうか判定を行うことで、常に有効なタイミングずれ補正結果を使用することが可能となる。
【００６７】
次に実際にタイミングずれ補正を実行するときの動作を説明する。
【００６８】
図１２は本実施例のタイミングずれ補正の動作フローチャートを示す。
【００６９】
タイミングずれ補正においてはまず、補正対象となる２つの信号を設定する。ここでは３種類ある記録信号１９ａ、１９ｂ、１９ｃのうち、まず１９ａと１９ｂを選択して補正を実施するため、信号Ａと信号Ｂを設定する。具体的には記録信号１９ａと記録信号１９ｂからタイミングずれ検出信号生成回路８３の出力信号が得られるようにレジスタ回路８０の設定を行い、更に時間差検出ブロック３７が電流スイッチ制御信号３９ａと電流スイッチ制御信号３９ｂの変化タイミングの時間差を検出するようにレジスタ回路３５の設定を行う。
【００７０】
次に実際に上記設定での信号変化タイミングの時間差を検出し、レジスタ回路３５を経由してその結果をマイクロコンピュータ９に取り込む。取り込まれた時間差に関する情報からマイクロコンピュータ９はその時間差が所定の値以下かどうかを判断する。もし時間差が所定の値以下であれば、タイミングずれ補正のリトライ回数カウントをクリアして次の記録信号１９の組み合わせでのタイミング補正に移行する。また、時間差が所定の値を超えていれば可変遅延回路３１が持つべき遅延時間を算出し、これに対応する設定値をレジスタ回路３５を経由して可変遅延回路３１に再設定する。次にタイミングずれ補正のリトライ回数をカウントアップし、リトライ回数が所定の値以下かどうかを判断する。もし、リトライ回数が所定の値以下であれば再設定された遅延時間で再度タイミングずれ検出を実施する。また、リトライ回数が所定の値を超えていれば、リトライ回数オーバーで異常終了となる。以上で記録信号１９ａと記録信号１９ｂの間のタイミングずれを補正することができる。
【００７１】
次に記録信号１９ａと記録信号１９ｃの間のタイミングずれ補正を実施するが、これは上述した記録信号１９ａと記録信号１９ｂの間のタイミングずれ補正と処理手順が同一であり、対象とする記録信号だけが異なるに過ぎないので、説明は省略する。
【００７２】
次に本発明におけるタイミングずれの検出方法について具体的に説明する。
【００７３】
図３は本発明において電流スイッチ制御信号３９がタイミングずれを持つ時に、検出対象となるずれ量を説明する信号波形の模式図である。
【００７４】
ここで、タイミングずれを検出する場合、タイミングの基準となる信号を設定する必要がある。本実施例では電流スイッチ制御信号３９ａの立ち上がりエッジを基準として説明を行うが、これに限るものではなく、安定であればいずれの信号を基準としても構わない。
【００７５】
また、タイミングずれ検出モードでは、ずれを比較する２つの信号伝送路にずれ量を検出するために出力する２つの信号の変化タイミングは、タイミングずれ検出信号生成回路８３の出力端、もしくはセレクタ８１出力端で既知でなければならない。この条件を満たす信号でもっとも生成が容易なのは同一のタイミングで変化する信号、すなわち同一信号である。ここではタイミングずれ検出信号生成回路８３の出力であるタイミングずれ検出信号８５ａ、８５ｂ、８５ｃはタイミングずれ検出信号生成回路８３の出力端では同一タイミングで変化する同一信号とする。
【００７６】
図３においてタイミングずれ検出信号８５がセレクタ８１、ＩＦ回路８４、信号伝送路、ＩＦ回路３８、可変遅延回路３１を経由し電流スイッチ制御信号３９として電流スイッチ３２を制御するとき、上記経路の遅延時間差によりタイミングずれが生じる。その結果、電流スイッチ制御信号３９ａ、３９ｂ、３９ｃが図に示すようにずれる。このとき時間差検出ブロック３７は、本来は同一タイミングで変化する電流スイッチ制御信号３９のずれを検出する。具体的には図３に示すように電流スイッチ制御信号３９ａの立ち上がりｔ１をタイミングの基準として、電流スイッチ制御信号３９ｂの立ち上がりタイミングｔ２との時間差Δｔ１を検出する。ここではｔ２のほうが進んでいるためΔｔ１は負の値となる。また、電流スイッチ制御信号３９ａの立ち上がりｔ３をタイミングの基準として、電流スイッチ制御信号３９ｃの立ち上がりタイミングｔ４との時間差Δｔ２を検出する。ここではｔ４のほうが遅れているためΔｔ２は正の値となる。
【００７７】
ここで、時間差検出ブロック３７における時間差検出方法について説明する。図６は時間差検出ブロック３７の構成を示すブロック図である。電流スイッチ制御信号３９はセレクタ３７１に入力される。ここでセレクタはタイミングずれを検出する２つの信号を選択するためのもので、ここでは基準は電流スイッチ制御信号３９ａであるため、セレクタ３７１の出力は（３９ａ、３９ｂ）の組または（３９ａ、３９ｃ）の組のいずれか片方とする必要がある。そこでセレクタ３７１ａの２つの入力にはともに３９ａを加え、セレクタ３７１ｂの２つの入力には３９ｂと３９ｃを加える。セレクタ３７１にレジスタ回路３５から入力されている制御信号によりセレクタ３７１は入力されている２つの信号のいずれか片方を出力するので、セレクタの出力はレジスタ回路３５からの制御信号により（３９ａ、３９ｂ）の組または（３９ａ、３９ｃ）の組のいずれか片方となる。ここで、セレクタ３７１ａの出力が常に３９ａであるにもかかわらずセレクタを用いる理由は、セレクタ３７１ｂを経由する信号（３９ｂまたは３９ｃ）の伝播遅延時間と同等の伝播遅延時間を３９ａにも与える必要があるためであり、この理由からセレクタ３７１ａとセレクタ３７１ｂは極力伝播遅延時間差が少なくなるように構成する。
【００７８】
セレクタから出力された２つの信号は時間差（位相差）検出回路３７２に入力され、時間差（位相差）検出回路３７２は信号間の時間差（位相差）に対応した時間差（位相差）検出信号３７５を出力する。ここで時間差（位相差）検出回路３７２は、通常、位相検波器として知られている回路を用いる。位相検波器の回路構成そのものについては公知であり、本発明は位相検波器の回路構成とは直接の関係は無いため位相検波器についての説明は省略する。時間差（位相差）信号３７５はローパスフィルタ３７３に入力され、タイミングずれ量の平均値が求められる。
【００７９】
ローパスフィルタ３７３の出力に得られたタイミングずれ量に比例した信号はアナログ−デジタル変換器（ＡＤＣ）３７４に入力されてタイミングずれ量に対応したデジタルデータである時間差（位相差）情報３７６に変換される。時間差（位相差）情報３７６はレジスタ回路３５に入力され、この情報はＬＤＤ制御信号２０としてマイクロコンピュータ９に入力されタイミングずれ補正に用いられる。
【００８０】
次に上述の方法で検出したタイミングずれを基にしてタイミングずれを補正する方法について説明する。図４は本発明において電流スイッチ制御信号３９相互のタイミングずれ量が既知のときに、ずれ量を補正してタイミングずれを減少させる方法についての信号波形の模式図である。
【００８１】
図３に示す方法で時間差検出ブロック３７が検出した時間差Δｔ１、Δｔ２に関する情報はレジスタ回路３５を経由してマイクロコンピュータ９に入力される。マイクロコンピュータ９ではΔｔ１についての情報から電流スイッチ制御信号３９ｂが基準となる電流スイッチ制御信号３９ａよりも進んでいることを検出し、電流スイッチ制御信号３９ｂの経路にある可変遅延回路３１ｂの遅延時間が大きくなるように設定値を変更する。
【００８２】
ここで、このときの変更後の設定値は、可変遅延回路の設定値の変化量と可変遅延回路の遅延時間の変化量との関係が既知の場合には、所望の遅延時間の変化量に対応する設定値の変化量を導出し、導出された値と変更前の設定値の両者から求める。
【００８３】
また可変遅延回路の設定値の変化量と可変遅延回路の遅延時間の変化量との関係が未知の場合には、変更後の設定値は、最初に予め初期値として与えられている可変遅延回路の設定値の変化量と可変遅延回路の遅延時間の変化量との関係を用いて近似値として所望の遅延時間の変化量に対応する設定値の変化量を導出し、導出された近似値と変更前の設定値の両者から求めるようにする。そして前記の処理実施後、変更後の可変遅延回路設定値で再度タイミングずれ検出を行い、遅延時間設定変更前後における設定値の差分とタイミングずれ量の差分から可変遅延回路の設定値の変化量と可変遅延回路の遅延時間の変化量との関係を実際に測定した結果から求め、次回以降のタイミングずれ補正では、可変遅延回路の設定値の変化量と可変遅延回路の遅延時間の変化量との関係としては、この実測した関係を用いるようにする。このようにすることで装置の実際の状態に基づいた精度の良いタイミングずれ補正を行うことができる。
【００８４】
なお、タイミングずれ補正を行い、可変遅延回路３１の設定値を変更した場合には、変更後の設定で再度タイミングずれ検出を行い、検出したずれ量が所定の範囲外にあるときには再度タイミングずれ補正を実施し、所定の範囲内にあるときにはタイミングずれ補正を終了するようにすることで、確実なタイミングずれ補正が可能となる。またタイミングずれ補正処理の信頼性、確度が十分に高い場合には設定変更後のタイミングずれ検出を省略することで、処理時間の短縮を図ることができる。
【００８５】
次に時間差設定ブロック３６における時間差設定方法について説明する。図７は時間差設定ブロック３６と可変遅延制御回路３１の構成を示すブロック図である。時間差設定回路ブロック３６は電流出力型のデジタル−アナログ変換器（ＤＡＣ）で構成され、レジスタ回路３５からの設定値によってＤＡＣから出力される電流量を制御することが可能であり、この出力電流が遅延時間制御信号となる。また、可変遅延回路３１は電流制御可変遅延回路で構成され、遅延時間制御信号としてＤＡＣから出力される電流量によって遅延時間を可変することができる。ＤＡＣおよび電流制御可変遅延回路の回路構成そのものについては公知であり、本発明はこれらの回路構成とは直接の関係は無いためこれらについての説明は省略する。
【００８６】
なお、可変遅延手段の設定値の変更をタイミングずれ補正モードでだけ可能とし、タイミングずれ補正モード以外のモードでは可変遅延手段の設定値の変更は無効となるように構成すると、誤ってタイミングずれ補正モード以外のモードで可変遅延手段の設定値の変更を行ってもそれによる悪影響を発生しないようにすることができるという効果が生じる。
【００８７】
また、可変遅延手段の設定値の変更時は記録時のレーザ出射光量の設定値にかかわらず自動的に出射光量をゼロもしくは再生時のレーザ出射光量等、ディスクにデータが記録されることのない低光量に切り替える構成にすると、誤って、ディスクにデータが記録されるような光量設定のまま可変遅延手段の設定値の変更を行ってもそれによる悪影響を発生しないようにすることができるという効果が生じる。
【実施例２】
【００８８】
次に本発明の第２の実施例について説明する。
本実施例は可変遅延回路ブロックおよびその周辺部分だけが第１の実施例と異なっており、その他の部分は同一であるため、相違ある部分の説明を行い、同一の部分の説明は省略する。
【００８９】
図１０は本発明の第２の実施例の可変遅延ブロックと高周波重畳回路ブロックの構成を示すブロック図である。
【００９０】
一般にレーザダイオードドライバはレーザ駆動電流に数百ＭＨｚの高周波電流を重畳するための高周波重畳回路を持つ。高周波を重畳する理由は、レーザの発振をマルチモード化することで、レーザへの戻り光量によるレーザ発振への影響を軽減し、レーザ発光光量の変動によるレーザノイズを減らすためである。高周波重畳においては発振周波数と重畳レベルを設定する必要があり、通常、両者はＬＤＤへの外付け抵抗の値と、レジスタ設定値から設定される。この理由は安定した発振周波数と重畳レベルを作るためである。具体的には、ＬＤＤ内部に構成可能なバンドギャップリファレンス電源などのプロセスや環境変化の影響を受けにくい安定した電圧源と、ＬＳＩ外部に接続する抵抗値精度が比較的良い抵抗から作る精度の良い電流を基準として、カレントミラー回路で基準電流源を構成する。そしてこの基準電流源で制御される電流制御発振回路で周波数が安定な高周波信号を作る。次にこの基準電流源で制御される電流制御増幅回路を用いて所定の増幅度で信号を増幅して安定な信号レベルを得る。
【００９１】
そこで、本発明の可変遅延回路においては、この安定な電流源を基準電流源に用いて電流制御可変遅延回路を制御する電流を設定することで、より安定な遅延時間を得ることを目的とする。具体的にはカレントミラー回路から出力される基準電流を時間差設定ブロックの電流量制御回路に入力する。電流量制御回路は入力された基準電流とレジスタ設定値を乗じることで安定な電流を出力する。可変遅延回路３１の電流制御可変遅延回路はこの電流制御回路の出力をもとに遅延時間を制御するため安定な遅延時間を設定することができる。電流量制御回路の一例としては、乗算型のデジタル−アナログ変換器を用い、乗算信号としてカレントミラー回路から得られた基準を用いることで目的を達することができる。また、本実施例において電流制御発振回路を構成する場合に可変遅延回路３１に用いた電流制御可変遅延回路と同等の構成のものでリングオシレータを構成すると、リングオシレータを構成する遅延回路と可変遅延回路３１の電流制御可変遅延回路の遅延時間の間に相関を持たせることができ、電流制御発振回路の発振周波数を測定すると、この値から電流制御可変遅延回路の遅延時間を求めることができるというメリットが生じる。
【図面の簡単な説明】
【００９２】
【図１】第１の実施例
【図２】第１の実施例の全体ブロック図
【図３】第１の実施例のタイミングずれ検出時のタイムチャート
【図４】第１の実施例のタイミングずれ補正時のタイムチャート
【図５】従来例を示す図
【図６】第１の実施例の時間差検出ブロック
【図７】第１の実施例の可変遅延回路および時間差設定ブロック
【図８】記録波形と発光光量の関係図
【図９】タイミングずれがあるときの記録波形と発光光量の関係図
【図１０】第２の実施例の可変遅延ブロック
【図１１】タイミング補正処理のフローチャート
【図１２】タイミング補正処理のフローチャート
【符号の説明】
【００９３】
１…光ディスク、２…光ピックアップ、３…フロントエンド回路、
４…再生系信号処理回路、５…インタフェース回路、６…バッファメモリ、
７…外部装置、８…記録系信号処理回路、９…マイクロコンピュータ、
１０…モータ、１１…ピックアップ信号、１２…サーボ信号、１３…ＲＦ信号、
１４…再生信号、１５…データ、１６…記録情報、１７…システム制御信号、
１８…ウォブル信号、１９…記録制御信号、２０…ＬＤＤ制御信号、２１…ＬＤ、
３０…ＬＤＤ、３１…可変遅延回路、３２…電流スイッチ、３３…ＤＡＣ、
３４…時間差制御ブロック、３５…レジスタ回路、３６…時間差設定ブロック、
３７…時間差検出ブロック、３８…ＩＦ回路、３９…電流スイッチ制御信号、
８０…レジスタ回路、８１…セレクタ、８２…可変遅延回路、
８３…タイミングずれ検出信号生成回路、８４…ＩＦ回路、
８５…タイミングずれ検出信号、１０８…記録系信号処理回路、１３０…ＬＤＤ、
３７１…セレクタ、３７２…時間差検出回路、３７３…ローパスフィルタ、
３７４…ＡＤＣ、３７５…時間差（位相差）信号、３７６…時間差（位相差）情報。
【図１】
2006120252.tif 000003
【図２】
2006120252.tif 000004
【図３】
2006120252.tif 000005
【図４】
2006120252.tif 000006
【図５】
2006120252.tif 000007
【図６】
2006120252.tif 000008
【図７】
2006120252.tif 000009
【図８】
2006120252.tif 000010
【図９】
2006120252.tif 000011
【図１０】
2006120252.tif 000012
【図１１】
2006120252.tif 000013
【図１２】
2006120252.tif 000014