(57)【要約】【課題】外部トリガが入力されてから、負荷Ｌにかかる電圧の振幅が変化し始めるまでの遅れ時間を削減する。【解決手段】  ＭＯＳトランジスタ３２，３３により構成されるプッシュプル出力段を有し、ＭＯＳトランジスタ３２，３３を駆動する増幅器３４と、増幅器３４への入力信号を電圧制限する制限レベル制御回路２と、制限レベル制御回路２の入力信号を生成する積分器１と、積分器１から生成された信号を外部トリガにより開始させたとき、設定した一定電圧幅に制限する電圧制限回路４からなり、外部トリガが入力されたとき、積分器１の出力を電圧制限回路４で、負荷Ｌにかかる電圧が変化し始める値まで電圧制限することにより、外部トリガが入力されてから、負荷Ｌにかかる電圧の振幅が小さくなり始めるまでの時間差を削減する。【選択図】図１
2006050199.tif 000002
【特許請求の範囲】
【請求項１】
ＭＯＳトランジスタにより構成されるプッシュプル出力段を有し、前記ＭＯＳトランジスタを駆動する増幅器と、前記増幅器への入力信号を電圧制限する制限レベルの制御回路と、前記制限レベルの制御回路の入力信号を生成する積分器と、前記積分器から生成された信号を外部トリガにより開始させたとき、設定した一定電圧幅に制限する電圧制限回路からなり、出力電圧振幅を滑らかに減少させて停止させることを特徴とするスタンバイ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスなどの誘導性の負荷に電流を供給するインバータの出力に使用されているＭＯＳのゲートをドライブする回路において、外部トリガ入力によって開始し、負荷にかかる電圧振幅を徐々に小さくしていく機能（以下ソフトスタンバイ機能と称する）を持たせたものに関し、特に、このソフトスタンバイ機能開始から負荷の電圧振幅が小さくなり始めるまでの遅れ時間を削減するためのスタンバイ回路に関するものである。
【背景技術】
【０００２】
ビデオカメラなどにおいては、磁気記録テープへの記録を行う磁気抵抗型ヘッドが回転しているので、非接触で磁気ヘッドに電力を供給するために回転式トランスが使用される。このような従来のトランスの１次側から２次側へ電力を供給するために用いられる回路においては、電力を供給するために出力している電圧を急に零電圧に変化させると磁気ヘッドを通して磁気記録テープへノイズを記録してしまう。そこでこのような場合、トランスにかかる電圧の振幅を徐々に小さくすることにより、ノイズを出さないようにするソフトスタンバイ機能が利用されている。
【０００３】
以下、従来のスタンバイ回路について説明する。
【０００４】
図３は従来のスタンバイ回路の構成図であり、１は、外部トリガを受け取り、出力される電圧を緩やかに変化させるための積分器である。積分器１の出力は、上側制限端子１１及び下側制限端子１２により、それぞれ上限値及び下限値が決定されている。２は積分器１から出力された電圧に比例する電圧で上側制限レベル端子２１及び下側制限レベル端子２２にかかる電圧に制限をかける制限レベル制御回路である。図４は制限レベル制御回路２の入出力特性を示すものであり、図５に示すように、制限レベル制御回路２の入力信号が小さいときは、上側制限レベル端子２１、下側制限レベル端子２２による制限レベルは差がなく、入力信号が大きくなるにつれて、上側制限レベル端子２１、下側制限レベル端子２２の制限レベルの差が大きくなる。３は、方形波入力端子３１から入力された方形波を電力増幅し、負荷Ｌに出力を得るため、ＭＯＳトランジスタ３２とＭＯＳトランジスタ３３から構成されるプッシュプル増幅段を有し、そのＭＯＳトランジスタ３２，３３を駆動するための増幅器３４からなる出力段である。
【０００５】
以上のように構成されたスタンバイ回路について、以下その動作を説明する。
【０００６】
図５は、従来のスタンバイ回路のタイミングチャートを示すものである。まず、外部トリガが積分器１の基準より大きく、十分な時間がたった時、積分器１の出力は上側制限端子１１に接続される電圧に制限され固定される。このとき、リミッタレベル制御回路２は、積分器１から出力される上側制限端子１１の電圧を受け、上側制限レベル端子２１で設定される上側制限レベルと、下側制限レベル端子２２で設定される下側制限レベルの幅を最大にし、方形波入力端子３１から入力される信号の振幅を最大にして、負荷Ｌにかかる電圧の振幅を最大にする。この状態で、出力段のＭＯＳトランジスタ３２，３３がオンしているときは、オン抵抗が小さくなるようにゲートとソース端子間には閾値電圧より十分に大きな電圧がかかるように設定されている。
【０００７】
図５の時刻Ｔ１で、外部トリガを積分器１の基準より低くする。これにより、積分器１の出力は上側制限端子１１の電圧から徐々に小さくなる。制限レベル制御回路はその信号を受け、入力信号が徐々に小さくなるにしたがって、上側制限レベル端子２１の上側制限レベルを下げ、下側制限レベル端子２２の下側制限レベルを上げる。これにより、出力段３の方形波入力端子３０に入力される方形波の振幅は徐々に制限されるが、ＭＯＳトランジスタ３２，３３のゲートには、閾値電圧より十分に大きな電圧をかけるようにしていたため、ゲートにかかる電圧が閾値電圧に近くなるまで負荷にかかる電圧の振幅は変化しない。
【０００８】
積分器１の出力信号がさらに下がり、端子３１に入力される信号の振幅はさらに小さくなると、出力段３のＭＯＳトランジスタ３２，３３のゲートにかかる電圧が閾値電圧に近くになり、図５の時刻Ｔ２に示すように、負荷にかかる電圧の振幅が小さくなり始める。積分器１の出力がさらに小さくなると、積分器１の出力は下側制限端子１２に接続される電位に制限される。このとき、図５の時刻Ｔ３に示すように、制限レベル制御回路２の上側制限レベル端子２１の上側制限レベルと下側制限レベル端子２２の下側制限レベルの幅は最小となり、出力段３の方形波入力端子３１から入力される信号の振幅は最小となり、負荷にかかる電圧の振幅は最小となる。従来は、このようにして、ソフトスタンバイ機能を得ていた。
【特許文献１】特開平６−１３５３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、前記従来の構成では、外部トリガが入力されてから、負荷にかかる電圧の振幅が変化し始めるまでに、図５に示すように、時刻Ｔ１からＴ２までの時間差があった。この時間差は、負荷にかかる電圧の振幅をなるべく速く、しかも緩やかに小さくするためには不要であり、電力を無駄に消費するという点でも問題である。
【００１０】
本発明は、前記従来課題を解決するもので、外部トリガが入力されてから、負荷にかかる電圧の振幅が変化し始めるまでの時間差を削減したスタンバイ回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記従来の課題を解決するために、本発明のスタンバイ回路は、積分器から生成された信号をソフトスタンバイ機能開始時に設定した一定の値に電圧制限する電圧制限回路を備えている。
【発明の効果】
【００１２】
本発明によれば、外部トリガが入力された時に、積分器の出力端子から制限レベル制御回路の入力端子へ伝達する信号を、負荷にかかる電圧の振幅が小さくなり始める値にまで電圧制限することにより、外部トリガが入力されてから負荷にかかる電圧の振幅が小さくなり始めるまでの時間差を削減することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の一実施形態について、図面を参照しながら説明する。
【００１４】
図１は、本発明の一実施形態におけるソフトスタンバイ回路の構成図である。図１において、４は、外部トリガを受け、積分器１から出力されている信号を、設定した一定の値にまで電圧制限する電圧制限回路である。なお、図３に示す従来の部材と同一または同一機能の部材については、同一の符号を付して、詳細な説明は省略する。
【００１５】
以上のように構成された本実施形態のスタンバイ回路について、以下、その動作を説明する。
【００１６】
図２は本発明の実施形態のスタンバイ回路のタイミングチャートを示すものである。まず、外部トリガが積分器１の基準より大きく、十分な時間が経過した時、積分器１の出力は上側制限端子１１に接続される電圧に制限され固定される。このとき、制限レベル制御回路２は、積分器１から出力される上側制限端子１１の電圧を受け、上側制限レベル端子２１で設定される上側制限レベルと、下側制限レベル端子２２で設定される下側制限レベルの幅を最大にし、方形波入力端子３１から入力される信号の振幅を最大にし、このとき負荷Ｌにかかる電圧の振幅を最大とする。この状態で、出力段３のＭＯＳトランジスタ３２，３３がオンしているときは、オン抵抗が小さくなるようにゲートとソース端子間には閾値電圧より十分に大きな電圧がかかるように設定されている。
【００１７】
図２に示す時刻Ｔ４の時点で、外部トリガを積分器１の基準より低くする。この外部トリガの変化により、電圧制限回路４が動作し、積分器１の出力は上側制限端子１１の電圧から、負荷Ｌにかかる出力電圧が小さくなり始める値までクランプされる。制限レベル制御回路２は、クランプされた積分器１の出力信号を受け、上側制限レベル端子２１の上側制限レベルを下げ、下側制限レベル端子２２の下側制限レベルを上げる。これにより、出力段３の方形波入力端子３１に入力される方形波の振幅は制限され、ＭＯＳトランジスタ３２，３３のゲートには、閾値電圧と同じくらいの電圧がかかる。このときから、積分器１の出力信号は、クランプされた値から徐々に下がり、方形波入力端子３１に入力される信号の振幅はさらに小さくなる。よって、負荷Ｌにかかる電圧の振幅は、外部トリガが入力された直後から小さくなり始める。
【００１８】
積分器１の出力がさらに小さくなると、積分器１の出力は下側制限端子１２に接続される電圧に制限される。このとき、図２の時刻Ｔ５に示すように、制限レベル制御回路２の上側制限レベル端子２１の上側制限レベルと下側制限レベル端子２２の下側制限レベルの幅は最小となり、出力段３の方形波入力端子３１から入力される信号の振幅は最小となり、負荷にかかる電圧の振幅は最小となる。
【００１９】
以上のように、本実施形態によれば、電圧制限回路４を用いて、負荷Ｌにかかる出力電圧が変化し始める値に、電圧レベルを制限したことにより、従来、積分器１で積分された出力が、負荷Ｌにかかる出力電圧が変化し始める値になるまでの経過時間を削減することができる。
【産業上の利用可能性】
【００２０】
本発明のスタンバイ回路によれば、外部トリガが入力されてから、負荷Ｌにかかる電圧の振幅が変化し始めるまでの遅れ時間を削減し、電力の損失の少ないスタンバイ回路が達成され、トランスを使用する機器において利用可能である。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態におけるスタンバイ回路の構成図
【図２】本発明の実施形態におけるスタンバイ回路の動作を示すタイミングチャート
【図３】従来のスタンバイ回路の構成図
【図４】従来のスタンバイ回路の制限レベル制御回路の入出力特性図
【図５】従来のスタンバイ回路の動作を示すタイミングチャート
【符号の説明】
【００２２】
１  積分器
２  制限レベル制御回路
３  出力段
４  電圧制限回路
１１  上側制限端子
１２  下側制限端子
２１  上側制限レベル端子
２２  下側制限レベル端子
３１  方形波入力端子
３２  ＭＯＳトランジスタ
３３  ＭＯＳトランジスタ
３４  増幅器
【図１】
2006050199.tif 000003
【図２】
2006050199.tif 000004
【図３】
2006050199.tif 000005
【図４】
2006050199.tif 000006
【図５】
2006050199.tif 000007