(57)【要約】【課題】  ＳＡＷ素子を用いて所望の回路を構成する場合において、ＳＡＷ素子の周波数特性の選択範囲を広げることができると同時に、回路の小型化や低コスト化を図ることのできる半導体装置を提供する。【解決手段】  本発明の半導体装置１００は、半導体回路１２０が構成されてなる半導体基板１０１と、前記半導体基板上に形成された圧電体薄膜１０４と、圧電体薄膜上に形成された複数のＩＤＴ１０５を含み構成された複数のＳＡＷ素子１１０とを具備し、半導体回路１２０には、複数のＳＡＷ素子のいずれかに接続される共通回路構成部１２３，１２４，１２５，１２６，１２７と、複数のＳＡＷ素子を切り替えて共通回路構成部に接続する切替手段構成部１２２とが設けられ、複数のＳＡＷ素子が相互に異なるＳＡＷ特性を有するように構成されていることを特徴とする。【選択図】図９
2006050119.tif 000002
【特許請求の範囲】
【請求項１】
半導体回路が構成されてなる半導体基板と、前記半導体基板上に形成された圧電体薄膜と、前記圧電体薄膜上に形成された複数のＩＤＴを含み構成された複数のＳＡＷ素子とを具備し、
前記半導体回路には、前記複数のＳＡＷ素子のいずれかに接続される共通回路構成部と、前記複数のＳＡＷ素子を切り替えて前記共通回路構成部に接続する切替手段構成部とが設けられ、
前記複数のＳＡＷ素子が相互に異なるＳＡＷ特性を有するように構成されていることを特徴とする半導体装置。
【請求項２】
前記ＳＡＷ素子がＳＡＷ共振子であり、
前記複数のＳＡＷ素子が相互に異なる周波数特性を有するように構成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ＳＡＷ素子がＳＡＷフィルタであり、
前記複数のＳＡＷ素子が相互に異なる周波数特性を有するように構成されていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記ＳＡＷ素子は前記半導体基板の表裏両面に形成されていることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項５】
前記複数のＳＡＷ共振子と前記半導体回路により、前記切替手段構成部の切替動作に応じて発振帯域を切り替え可能とされた発振回路が構成されていることを特徴とする請求項２に記載の半導体装置。
【請求項６】
前記半導体回路には、前記ＳＡＷ素子と前記切替手段構成部との間にそれぞれ接続される複数の被選択回路構成部がさらに設けられ、該複数の被選択回路構成部は、対応する前記ＳＡＷ素子の形成領域に重なる位置にそれぞれ形成されていることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に係り、特に、ＳＡＷ素子を備えた半導体装置の構成に関する。
【背景技術】
【０００２】
一般に、半導体基板上に形成される集積回路に周波数選択性を持つデバイスを作成する場合には、通常、スパイラルインダクタとコンデンサを含むＬＣ共振回路が採用される。しかし、集積回路上のインダクタは配線抵抗が大きいため、ＬＣ共振回路のＱ値が低くなってしまう。また、Ｑ値の高いディスクリート部品を集積回路の外部に接続することも可能であるが、部品コスト、実装面積、実装コストなどの製造コストが増大するという欠点がある。
【０００３】
一方、近年急速に需要が伸びている高周波数デバイスの分野では、弾性表面波（以下、単に「ＳＡＷ」という。）を利用した素子（ＳＡＷデバイス或いはＳＡＷ素子）が多く用いられるようになってきている。このようなＳＡＷ素子は、圧電体の表面上に形成した所定の電極構造、例えば、インタディジタルトランスデューサ（以下、単に「ＩＤＴ」という。）により圧電体の表面にＳＡＷを励振させたり、ＳＡＷを検出したりするように構成されており、圧電体の表面上のＳＡＷの伝播特性や入出力特性を用いて種々の素子特性が実現されている。
【０００４】
上記のＳＡＷ素子の代表例としては、ＳＡＷ共振子及びＳＡＷフィルタがある。ＳＡＷ共振子は、ＳＡＷを共振させることによって所定の周波数の信号を発生するものであり、ＳＡＷフィルタは、ＳＡＷの伝播特性によって所定のフィルタ周波数特性を得るようにしたものである。
【０００５】
ＳＡＷ素子を用いた従来技術としては、半導体上に圧電体層を形成し、ここに、それぞれの中心周波数を備えた複数のＳＡＷ伝播路を構成するとともに、複数のＳＡＷ伝播路に対応したダイオードアレイ群を設け、このダイオードアレイ群に属する各ダイオードに独立の抵抗を介してバイアス電圧を印加することにより、ＳＡＷ伝播路毎にＳＡＷの伝播を抑圧できるように構成した装置が知られている（例えば、以下の特許文献１参照）。
【０００６】
また、圧電基板上に、複数のＳＡＷ共振器と、これらのＳＡＷ共振器を切り替えるマイクロ波帯のスイッチとを設けたＳＡＷ発振器が知られている（例えば、以下の特許文献２参照）。さらに、絶縁基板上にＺｎＯ薄膜を形成し、ここに少なくとも周波数特性の異なる２種類の出力を得ることのできるように構成されたＳＡＷフィルタ素子を形成するとともに、絶縁基板上の電極対及びこの電極対の間に配置されたＺｎＯ薄膜で構成される電圧依存性抵抗素子を形成し、この電圧依存性抵抗素子に印加する電圧を切り替えることで、ＳＡＷフィルタ素子の周波数特性を選択するように構成した装置が知られている（例えば、以下の特許文献３参照）。
【特許文献１】特開平２−１２５５１１号公報
【特許文献２】特開平４−２８０１０６号公報
【特許文献３】特開平４−４４４０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、前述の特許文献１に記載された装置においては、複数のＳＡＷ伝播路（チャネル）の伝播損失を個別に増大させてＳＡＷの伝播を抑圧可能としているため、実現できる伝播特性の範囲は広くなるが、各伝播路上にダイオード素子を設ける必要があるので、構造が複雑化し、全体としての伝播損失の低減も困難であるという問題点がある。
【０００８】
また、上記の特許文献２又は３に記載された装置においては、当該装置を高周波回路に用いる際に、半導体集積回路との一体化が困難であり、別部品として構成する必要があるので、高周波回路の小型化が困難であるとともに、実装コストなどに起因してコストの低減が難しいという問題点がある。
【０００９】
そこで、本発明は上記問題点を解決するものであり、その課題は、ＳＡＷ素子を用いて所望の回路を構成する場合において、ＳＡＷ素子の周波数特性の選択範囲を広げることができると同時に、回路の小型化や低コスト化を図ることのできる装置を実現することにある。
【課題を解決するための手段】
【００１０】
斯かる実情に鑑み、本発明の半導体装置は、半導体回路が構成されてなる半導体基板と、前記半導体基板上に形成された圧電体薄膜と、前記圧電体薄膜上に形成された複数のＩＤＴを含み構成された複数のＳＡＷ素子とを具備し、前記半導体回路には、前記複数のＳＡＷ素子のいずれかに接続される共通回路構成部と、前記複数のＳＡＷ素子を切り替えて前記共通回路構成部に接続する切替手段構成部とが設けられ、前記複数のＳＡＷ素子が相互に異なるＳＡＷ特性を有するように構成されていることを特徴とする。
【００１１】
この発明によれば、半導体回路が構成されてなる半導体基板上に複数のＳＡＷ素子が形成され、これらの複数のＳＡＷ素子と半導体回路とが接続され、半導体回路には、複数のＳＡＷ素子を切り替えて共通回路構成部に接続する切替手段構成部が構成されている。したがって、複数のＳＡＷ素子を切替手段構成部によって切り替えて共通回路構成部に接続させることで、ＳＡＷ素子のＳＡＷ特性の選択範囲を広げることができる。また、半導体回路上に複数のＳＡＷ素子が形成されているので、全体として小型化が可能で、製造コストも低減できる。さらに、ＳＡＷ素子は従来の集積回路中に設けられた発振回路やフィルタよりも高いＱ値を実現できるため、周波数安定度の高い発振回路やフィルタを構成することができるとともに、上記のＳＡＷ素子の切替によって、動作の安定度と周波数特性の選択範囲の広範囲化とを同時に実現することができる。なお、上記のＳＡＷ特性とは、ＳＡＷに関連するＳＡＷ素子の特性を言い、例えば、以下に述べる周波数特性の他に、電気機械結合係数、挿入損失、Ｓ／Ｎ比、ＳＡＷの伝播速度などが挙げられる。
【００１２】
本発明において、前記ＳＡＷ素子がＳＡＷ共振子であり、前記複数のＳＡＷ素子が相互に異なる周波数特性を有するように構成されていることが好ましい。相互に異なる周波数特性を備えた複数のＳＡＷ共振子を相互に切替使用することにより、共振周波数の広帯域化を図ることができる。
【００１３】
本発明において、前記ＳＡＷ素子がＳＡＷフィルタであり、前記複数のＳＡＷ素子が相互に異なる周波数特性を有するように構成されていることが好ましい。相互に異なる周波数特性を備えた複数のＳＡＷフィルタを相互に切替使用することにより、フィルタの周波数特性を広範囲に変化させることができる。
【００１４】
本発明において、前記ＳＡＷ素子は前記半導体基板の表裏両面に形成されていることが好ましい。ＳＡＷ素子は半導体回路内の素子よりも一般に広い面積を占有するため、ＳＡＷ素子を半導体基板の表裏両面に形成することで、ＳＡＷ素子を効率的に配置することができることから、半導体装置の小型化が可能になる。
【００１５】
本発明において、前記複数のＳＡＷ共振子と前記半導体回路により、前記切替手段構成部の切替動作に応じて発振帯域を切り替え可能とされた発振回路が構成されていることが好ましい。複数のＳＡＷ共振子と半導体回路により発振回路を構成すると、切替手段構成部によって複数のＳＡＷ共振子を切替使用することにより、位相雑音特性を劣化させずに共振周波数を変えることができるので、発振回路の周波数安定性と広帯域化とを高いレベルで両立できる。
【００１６】
本発明において、前記半導体回路には、前記ＳＡＷ素子と前記切替手段構成部との間にそれぞれ接続される複数の被選択回路構成部がさらに設けられ、該複数の被選択回路構成部は、対応する前記ＳＡＷ素子の形成領域と重なる位置にそれぞれ形成されていることが好ましい。これによれば、ＳＡＷ素子とこれに接続された被選択回路構成部とが一つの被選択回路を構成し、この被選択回路が複数設けられた状況で、上記の切替手段構成部によってその被選択回路のいずれかが選択されて上記の共通回路構成部に接続される。この場合、被選択回路構成部が半導体回路のうちのＳＡＷ素子が形成されている領域に配置されることで、ＳＡＷ素子と被選択回路構成部とが相互に近接配置されるとともに、両者間の距離のばらつきを低減することが可能になるため、ＳＡＷ素子と被選択回路構成部との間の配線抵抗、寄生容量、インダクタンスなどのばらつきに起因する被選択回路の不所望の特性ばらつきを低減することができることから、被選択回路の特性の安定化を図ることができる。
【発明を実施するための最良の形態】
【００１７】
次に、添付図面を参照して本発明の実施形態について詳細に説明する。最初に、図１乃至図３並びに図５乃至図９を参照して、本発明に係るＳＡＷ素子を有する半導体装置の第１実施形態について説明する。図１及び図２は、第１実施形態における一つのＳＡＷ素子の形成領域を示す部分縦断面図及び部分平面図である。本実施形態は、半導体基板１０１と、この半導体基板１０１の表面上に形成された絶縁膜１０３と、この絶縁膜１０３上に形成された圧電体薄膜１０４と、圧電体薄膜１０４上に形成された電極１０５ａ，１０５ｂを備えたＩＤＴ１０５と、圧電体薄膜１０４上に形成された電極１０６ａを備えた反射器１０６とを有する。
【００１８】
半導体基板１０１は、例えば、Ｓｉ基板、ＧａＡｓ基板、ＳｉＧｅ基板などで構成することができるが、半導体プロセスで最も一般的なシリコン基板（シリコン単結晶基板）で構成されることが汎用性や製造コストの観点から最も望ましい。半導体基板１０１の表層部１０２には、種々の半導体プロセスによって半導体回路が形成されている。表層部１０２は、半導体基板１０１の表面部分自体で構成されていてもよく、或いは、半導体基板１０１の表面上に形成された半導体薄膜、導電性薄膜、絶縁膜などの積層構造で構成されていてもよい。特に、上記半導体回路は、ＣＭＯＳ（相補性金属酸化膜半導体；Complementary Metal Oxide Semiconductor）構造を有するものであることが好ましい。
【００１９】
絶縁膜１０３は、熱酸化法、スパッタリング法、蒸着法、ＣＶＤ法、陽極酸化法などの種々のプロセスで形成され、例えば、ＳｉＯ２、Ｓｉ２Ｎ３、ＴｉＯ２、Ｔａ２Ｏ５などの種々の材料で構成される。この絶縁膜１０３は、表層部１０２に形成された半導体回路と上層の圧電体薄膜１０４との電気的絶縁を保つためのものである。
【００２０】
圧電体薄膜１０４は、圧電性を示す薄膜であれば特に限定されないが、例えば、ＺｎＯ、ＬｉＮｂＯ３、ＬｉＴａＯ３、ＰＺＴなどの高い圧電性を示す材料で構成されていることが好ましい。圧電体薄膜１０４の厚さについても特に限定されないが、高い電気機械結合係数を示す領域にあることが望ましく、例えば、規格化された膜厚ｋｈｐ＝２πｔ／λ（ｔは厚さ、λは弾性表面波の波長）で０．１〜５．０の範囲内であることが好ましい。圧電体薄膜１０４は、例えば、ＲＦスパッタリング法、ＤＣスパッタリング法、ＣＶＤ法、蒸着法などで形成することができる。
【００２１】
図２に示すように、ＩＤＴ１０５は、一対の櫛歯状の電極１０５ａと１０５ｂとが相互に噛合する態様で組み合わされたものであり、電極１０５ａと１０５ｂの間に高周波電圧を印加することで、圧電体薄膜１０４の表面にＳＡＷを励振させることができ、また、圧電体薄膜１０４の表面に存在するＳＡＷから高周波信号を検出することができる。ＳＡＷの波長λはＩＤＴ１０５の電極形成周期によって定まり、例えば、図示のようにシングル電極構造を形成した場合には、電極１０５ａ（又は１０５ｂ）の形成周期と波長λとが一致する。
【００２２】
反射器１０６は、上記ＩＤＴ１０４によって励振若しくは検出できるＳＡＷの伝播方向の両側にそれぞれ形成され、上記ＳＡＷを反射する機能を備えている。図示例では、ＳＡＷの伝播方向に複数の反射電極１０６ａを配列させたものであり、反射電極１０６ａを充分に数多く形成することで、ＳＡＷの反射波が重なり合って１００％近い反射率を得ることができるグレーティング反射器が構成されている。
【００２３】
ＩＤＴ１０５及び反射器１０６はＡｌなどの導電性素材で構成され、スパッタリング法や蒸着法による成膜後にフォトリソグラフィ法などを用いてパターニングすることにより形成される。
【００２４】
図１に示すように、上記の圧電体薄膜１０４、ＩＤＴ１０５及び反射器１０６によってＳＡＷ素子１１０が構成される。本実施形態では、ＳＡＷ素子１１０は、反射器１０６の間に共振平面が画成されてなるＳＡＷ共振子である。
【００２５】
図３は、本実施形態の構造を模式的に示す概略縦断面図である。本実施形態では、ＳＡＷ素子１１０は半導体基板１０１上において複数配列されている。そして、これらの複数のＳＡＷ素子１１０は、半導体基板１０１の表層部１０２内に形成された半導体回路に接続されている。ここで、図４に示すように、半導体基板１０１の表裏両面にＳＡＷ素子を形成してもよい。通常、ＳＡＷ素子は比較的占有面積が大きくなるので、半導体回路の占有面積が大きくない場合には、複数のＳＡＷ素子１１０を構成するために半導体基板１０１を大きくしなければならないが、ＳＡＷ素子１１０を半導体基板１０１の表面上だけでなく、裏面上にもＳＡＷ素子１１０′を形成することで、半導体基板１０１の大型化を抑制することができる。この場合、図示例では半導体基板１０１の裏面の表層部１０２′にも半導体回路を構成しているが、表面側にのみ半導体回路を構成してもよい。この場合には、表面側の半導体回路と裏面上のＳＡＷ素子１１０´とは、半導体基板１０１を貫通する導通路で導電接続されていてもよく、半導体回路１０１の表面から側面上を通過する導通路で導電接続されていてもよく、或いは、半導体装置の外部に別途設けられた配線（ボンディングワイヤなど）を介して導電接続されていてもよい。
【００２６】
図５には、本実施形態の半導体装置１００に２つのＳＡＷ素子１１０が含まれるとした場合の縦断面図を示し、図６には、この場合の半導体装置１００の主要部の等価回路構成を示す。ＳＡＷ素子１１０には、表層部１０２に含まれる半導体回路１２０のうちの被選択回路構成部１２１が接続され、この被選択回路構成部１２１は切替手段構成部１２２に接続されている。被選択回路構成部１２１には、ＳＡＷ素子１１０の両端子に接続される反転回路１２１Ａと、ＳＡＷ素子１１０の両端子と基準電位（図示例では接地電位）との間に接続される容量（可変容量）１２１Ｂ，１２１Ｃとが設けられている。そして、ＳＡＷ素子１１０の一方の端子と容量１２１Ｃとの接続点が切替手段構成部１２２に接続されている。
【００２７】
本実施形態において２つのＳＡＷ素子１１０が含まれるとした場合には、上記の被選択回路構成部１２１とＳＡＷ素子１１０とでそれぞれ構成される２つの被選択回路Ｘ１、Ｘ２が設けられ、これらの被選択回路Ｘ１とＸ２が共に上記の切替手段構成部１２２に接続される。ここで、本実施形態では被選択回路Ｘ１，Ｘ２は発振回路である。
【００２８】
また、被選択回路構成部１２１は、図５に示すように、それが接続されるＳＡＷ素子１１０の形成領域と重なる位置に配置される。すなわち、被選択回路構成部１２１は、対応するＳＡＷ素子１１０の直下の表層部１０２に形成される。このようにすると、複数の被選択回路Ｘ１，Ｘ２の意図しない特性差、例えば、ＳＡＷ素子１１０と被選択回路構成部１２１との距離のばらつきに起因する配線抵抗、寄生容量、インダクタンスのばらつきを低減することができるので、被選択回路Ｘ１，Ｘ２の動作の安定性や特性の高精度化を図ることができる。
【００２９】
切替手段構成部１２２は、被選択回路Ｘ１の出力Ｖｉｎ１と、被選択回路Ｘ２の出力Ｖｉｎ２のいずれかを出力Ｖｏｕｔに接続可能に構成されている。すなわち、切替手段構成部１２２は、その出力Ｖｏｕｔを、出力Ｖｉｎ１とＶｉｎ２のいずれかに切り替える切替手段（スイッチング手段）を構成する。
【００３０】
図７は、上記の切替手段構成部１２２の構成例を示す回路図である。この構成例では、アナログスイッチ（半導体スイッチ）を組み合わせたスイッチ回路となっており、被選択回路Ｘ１の出力Ｖｉｎ１にソースが接続されたＭＯＳトランジスタＴｒ１と、被選択回路Ｘ２の出力Ｖｉｎ２にソースが接続されたＭＯＳトランジスタＴｒ２とを設け、ＭＯＳトランジスタＴｒ１のドレイン及びＭＯＳトランジスタＴｒ２のドレインを出力Ｖｏｕｔに接続する。そして、ＭＯＳトランジスタＴｒのゲートに制御信号Ｓ１を供給し、トランジスタＴｒ２のゲートに制御信号Ｓ２を供給する。この切替手段では、制御信号Ｓ１をＯＮ電位（ＭＯＳトランジスタＴｒ１がＯＮ状態となる電位）とし、制御信号Ｓ２をＯＦＦ電位（ＭＯＳトランジスタＴｒ２がＯＦＦ状態となる電位）とすることで、Ｖｉｎ１をＶｏｕｔに接続することができ、被選択回路Ｘ１を選択することができる。また、制御信号Ｓ１をＯＦＦ電位とし、制御信号Ｓ２をＯＮ電位とすることで、Ｖｉｎ２をＶｏｕｔに接続することができ、被選択回路Ｘ２を選択することができる。
【００３１】
図８は、上記の切替手段構成部１２２の他の構成例を示す回路図である。この構成例では、ＣＭＯＳスイッチを含むスイッチ回路となっている。すなわち、逆極性の一対のＭＯＳトランジスタＴｒ１ａ及びＴｒ１ｂに対して、一方にインバータＩＶ１を介して相互に逆極性の制御信号Ｓ１ａ，Ｓ１ｂを供給することによって構成したＣＭＯＳスイッチが出力Ｖｉｎ１とＶｏｕｔの間に接続され、また、逆極性の一対のＭＯＳトランジスタＴｒ２ａ及びＴｒ２ｂに対して、一方にインバータＩＶ２を介して相互に逆極性の制御信号Ｓ２ａ，Ｓ２ｂを供給することによって構成したＣＭＯＳスイッチが出力Ｖｉｎ２とＶｏｕｔの間に接続されている。
【００３２】
なお、図７及び図８に示す例では、２つのＳＡＷ素子が設けられた場合の切替手段構成部について示すものであるが、実際には、３つ以上の数のＳＡＷ素子が設けられた場合でも、スイッチング素子の数をＳＡＷ素子の数に対応させるだけで切替手段構成部を容易に構成することができる。
【００３３】
図９は、図５及び図６に示す上記の場合において、半導体回路の全体の構成例を示す概略説明図である。この図示例では、半導体回路１２０は、ＲＦ信号を導入する入力端子１２３と、低雑音増幅器１２４と、周波数変換回路（Ｍｉｘｅｒ）１２５と、帯域透過フィルタ１２６と、受信信号を検波するＢＢ（Ｂａｓｅ  Ｂａｎｄ）ブロック１２７とを含むヘテロダイン方式の回路構成を有する。これらの各回路部分は、切替手段構成部１２２に共通に接続される共通回路構成部を構成する。ＢＢブロック１２７は、上記の切替手段構成部１２２に対して制御信号Ｓ１，Ｓ２（或いはＳ１ａ，Ｓ２ａ）を供給する。入力端子に所定のＲＦ信号が入力されると、このＲＦ信号は低雑音増幅器１２４で増幅され、その後、周波数変換回路１２５により中間周波数（ＩＦ）信号に変換される。このＩＦ信号の周波数は、周波数変換回路１２５に対して切替手段構成部１２２を介して被選択回路（本実施形態では発振回路）Ｘ１，Ｘ２のいずれが接続されているかで決定される。この構成例の場合、切替手段構成部１２２により被選択回路Ｘ１，Ｘ２を切り替えることにより、受信チャネルが選択される。このＩＦ信号は、帯域透過フィルタ１２６を通過した後に、ＢＢブロック１２７にて検波される。
【００３４】
図１０は、本実施形態において構成される受信回路の位相雑音特性の例を示す。ここで、ｆｏは中心周波数である。本実施形態の受信回路では、ＳＡＷ素子のＱ値が高く、その周波数変動が少ないため、図１０（ａ）に示すように、位相雑音特性が良好であるが、使用可能な周波数の帯域幅が狭くなる。逆に、図１０（ｂ）に示すように、Ｑ値が低い場合には位相雑音特性が悪いが、使用可能な周波数の帯域幅は広くなる傾向にある。また、発振回路をＶＣＯ（電圧制御発振器）構成とし、図１１に示すように、中心周波数をｆ１〜ｆｎの間で可変とする場合にも、周波数の可変範囲が広くなるほど、ＶＣＯの位相雑音特性は劣化する。
【００３５】
そこで、図１２に示すように、本実施形態では、個々のチャネルＣＨ１〜ＣＨｎ毎に複数のＳＡＷ素子ＳＡＷ１，ＳＡＷ２，ＳＡＷ３，・・・ＳＡＷｎを相互に異なる共振周波数を有するものとして設け、これらの複数のＳＡＷ共振子を切替手段構成部１２２により切り替えて被選択回路の中心周波数ｆ１〜ｆｎを選択するようにすれば、広帯域のチャネルをカバーしつつ、発振回路の位相雑音特性の劣化を防止することができる。
【００３６】
図１３は、ＰＬＬ（位相ロックループ）回路の一般的な構成を示す。このＰＬＬ回路１０は、ＶＣＯ１１と、このＶＣＯ１１の出力信号と、基準信号Ｆｒｅｆの位相とを比較する、コンパレータなどで構成される位相比較器（ＰＤ）１２と、位相比較器１２の出力の高周波成分をカットするローパスフィルタ１３とを有し、ローパスフィルタ１３を介して供給される制御電圧ＶｏによりＶＣＯ１１の出力Ｆｏｓｃが制御される構成となっている。
【００３７】
一方、図１４に示すように、本実施形態の上記の共通回路構成部を、複数のＳＡＷ素子１１０（ＳＡＷ１，ＳＡＷ２，・・・ＳＡＷｎ）と接続されたときに発振回路を構成する発振回路構成部１２８とし、切替手段構成部１２２に制御信号Ｓｘを与えてＳＡＷ素子１１０を切り替えることによってＶＣＯ（電圧制御発振回路）が構成されるようにすることで、上記のＰＬＬ回路に代わり得る構造となる。この場合、従来のＰＬＬ回路で必要なループフィルタの設計が不要になるので、設計が容易になり、また、チャネルの高速切替が可能になり、さらに、位相比較器も不要になるので、消費電力を低減することが可能になる。
【００３８】
次に、図１５乃至図１７を参照して本発明に係る異なる実施形態について説明する。この実施形態の半導体装置２００において、図１５及び図１６に示すように、半導体基板２０１、表層部２０２、絶縁膜２０３、圧電体薄膜２０４、及び、ＩＤＴ２０５Ａ，２０５Ｂはそれぞれ、先に説明した実施形態の対応する部分と同様であるので、それらの説明は省略する。
【００３９】
本実施形態は、ＩＤＴ２０５Ａと２０５Ｂとを含むＳＡＷ素子によりＳＡＷフィルタが構成される点で先の実施形態とは異なる。ＩＤＴ２０５Ａと２０５Ｂとが配列された方向がＳＡＷの伝播方向であり、この伝播方向の両側にそれぞれ樹脂材料などで構成される吸音材２０６が配置されている。ＩＤＴ２０５Ａに属する電極２０５Ａａ，２０５Ａｂは励振電極であり、このＩＤＴ２０５Ａによって圧電体薄膜２０４上にＳＡＷが励起できる。また、ＩＤＴ２０５Ｂに属する電極２０５Ｂａ，２０５Ｂｂは検出電極であり、ＩＤＴ２０５Ｂによって圧電体薄膜２０４上に形成されたＳＡＷを検出して信号を取り出すことができるようになっている。
【００４０】
図１７は、本実施形態の半導体装置２００の全体構成を示す概略構成図である。本実施形態では、半導体基板２０１の表層部２０２に形成された半導体回路２２０に、切替手段構成部２２２と、共通回路構成部２２３とを設け、切替手段構成部２２２により、共通回路構成部２２３を複数のＳＡＷ素子２１０（ＳＡＷ１〜ＳＡＷｎ）のうちのいずれか一つに接続できるように構成したものである。ここで、切替手段構成部２２２は先の実施形態と同様に構成でき、また、共通回路構成部２２３は、ＳＡＷ素子２２０によって構成されるフィルタに接続される任意の回路構成を採ることができる。例えば、共通回路構成部２２３を先の実施形態に示される受信回路とし、当該受信回路の帯域透過フィルタとして上記のＳＡＷ素子２１０を切り替え使用してもよい。
【００４１】
この実施形態によれば、複数のＳＡＷフィルタのいずれかを切替手段構成部２２２によって共通回路構成部２２３に接続することができるため、先の実施形態にて説明した半導体装置の小型化及び低コスト化に加えて、複数のＳＡＷフィルタの周波数特性を相互に異なるものとすれば、ＳＡＷフィルタを切り替えて所望のフィルタ特性を半導体回路中において利用することが可能になる。例えば、ＳＡＷフィルタが帯域透過フィルタであれば、透過帯域が少しずつ異なる複数のＳＡＷフィルタを容易することで、抽出すべき周波数帯域を最適化することができる。
【００４２】
尚、本発明の半導体装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記実施形態では、ＳＡＷ素子として１ポート型共振子やフィルタを例示したが、ＳＡＷ素子であれば、他の構造、例えば、２ポート型共振子などを構成しても構わない。また、ＩＤＴの構造も上記実施形態のシングル電極構造を有するものに限られず、所望のＳＡＷを励振若しくは検出できるものであれば、ダブル（スプリット）電極構造を示すものなど、他の構造を有するものであっても構わない。さらに、上記実施形態では複数のＳＡＷ素子が相互に異なる周波数特性を有する場合について説明したが、本発明はこのような場合に限られず、例えば、複数のＳＡＷ素子が相互に異なる他のＳＡＷ特性、例えば、電気機械結合係数、挿入損失、ＳＡＷの伝播速度を有する場合でも上記と同様にこれらを切替使用して最適な回路動作を実現することができる。
【図面の簡単な説明】
【００４３】
【図１】実施形態のＳＡＷ素子の構造を示す拡大部分縦断面図。
【図２】実施形態のＳＡＷ素子の構造を示す拡大部分平面図。
【図３】実施形態の半導体装置の全体構成を模式的に示す概略縦断面図。
【図４】実施形態の半導体装置の他の構成例を模式的に示す概略縦断面図。
【図５】実施形態の半導体装置を簡略化して示す概略縦断面図。
【図６】実施形態の半導体装置を簡略化して示す概略等価回路図。
【図７】実施形態の切替手段構成部に対応するスイッチ回路の構成例を示す回路図。
【図８】実施形態の切替手段構成部に対応するスイッチ回路の他の構成例を示す回路図。
【図９】実施形態の半導体装置を簡略化して半導体回路の構成とともに示す概略構成図。
【図１０】発振回路の位相雑音特性の例を示すグラフ（ａ）及び（ｂ）。
【図１１】ＶＣＯの位相雑音特性の例を示すグラフ。
【図１２】実施形態の位相雑音特性の例を示すグラフ。
【図１３】ＰＬＬ回路の構成を模式的に示す概略構成図。
【図１４】実施形態を用いてＶＣＯを構成した構造を模式的に示す概略構成図。
【図１５】別の実施形態のＳＡＷ素子の構造を示す拡大部分縦断面図。
【図１６】別の実施形態のＳＡＷ素子の構造を示す拡大部分平面図。
【図１７】別の実施形態の概略構成を模式的に示す概略構成図。
【符号の説明】
【００４４】
１００，２００…半導体装置、１０１，２０１…半導体基板、１０２，２０２…表層部、１０３，２０３…絶縁膜、１０４，２０４…圧電体薄膜、１０５，２０５Ａ，２０５Ｂ…ＩＤＴ、１０６…反射器、２０６…吸音材、１１０，２１０…ＳＡＷ素子、１２０，２２０…半導体回路、１２１…被選択回路構成部、Ｘ１，Ｘ２…被選択回路、１２２，２２２…切替手段構成部、２２３…共通回路構成部
【図１】
2006050119.tif 000003
【図２】
2006050119.tif 000004
【図３】
2006050119.tif 000005
【図４】
2006050119.tif 000006
【図５】
2006050119.tif 000007
【図６】
2006050119.tif 000008
【図７】
2006050119.tif 000009
【図８】
2006050119.tif 000010
【図９】
2006050119.tif 000011
【図１０】
2006050119.tif 000012
【図１１】
2006050119.tif 000013
【図１２】
2006050119.tif 000014
【図１３】
2006050119.tif 000015
【図１４】
2006050119.tif 000016
【図１５】
2006050119.tif 000017
【図１６】
2006050119.tif 000018
【図１７】
2006050119.tif 000019