(57)【要約】【課題】  入力電圧を可変することにより、その出力電圧の可変範囲が０Ｖ〜電源電圧間の所望の範囲で調整する電圧制御電圧源を提供する。【解決手段】  バンドギャップ回路を利用したバンドギャップ電流源１００と、電圧入力端子１１３からの制御電圧を分圧してバンドギャップ電流源１００の電流出力部に供給する抵抗分圧回路１２０とを備え、バンドギャップ電流源１００の第１の抵抗器を流れる出力電流は正温度係数の単調増加電流とし、第２の抵抗器を流れる出力電流は負温度係数の単調減少電流とし、単調増加電流と単調減少電流はバンドギャップ電流源１００の第１のＮＰＮバイポーラトランジスタのエミッタ出力電流より大きくした。【選択図】          図１
2006260209.tif 000002
【特許請求の範囲】
【請求項１】
エミッタの面積比が略等しい第1のＮＰＮバイポーラトランジスタのベースと第４のＮＰＮバイポーラトランジスタのエミッタとを接続すると共に第２のＮＰＮバイポーラトランジスタのコレクタを共通接続し、第２のＮＰＮバイポーラトランジスタのベースと第３のＮＰＮバイポーラトランジスタのエミッタとを接続すると共に第１のＮＰＮバイポーラトランジスタのコレクタを共通接続し、基準電圧供給端子の一方を第３の抵抗器を介して第３のＮＰＮバイポーラトランジスタのコレクタとベースに接続すると共に第４のＮＰＮバイポーラトランジスタのベース及び第５のＮＰＮバイポーラトランジスタのベースを共通接続し、前記基準電圧供給端子の他方を第４のＮＰＮバイポーラトランジスタのコレクタと第５のＮＰＮバイポーラトランジスタのコレクタに接続し、第２のＮＰＮバイポーラトランジスタのエミッタを第１の抵抗器を介して接続した出力と第５のＮＰＮバイポーラトランジスタのエミッタを第２の抵抗器を介して接続した出力とを接続すると共に第１のＮＰＮバイポーラトランジスタのエミッタ出力を共通接続し電流出力部としたバンドギャップ電流源と、電圧入力端子からの制御電圧を分圧して前記電流出力部に供給する抵抗分圧回路とを備え、前記電流出力部を電圧出力端子とし、第１の抵抗器を流れる出力電流は正温度係数の単調増加電流とし、第２の抵抗器を流れる出力電流は負温度係数の単調減少電流とし、前記単調増加電流及び前記単調減少電流は第１のＮＰＮバイポーラトランジスタのエミッタ出力電流より大きくしたことを特徴とする半導体集積回路で構成された電圧制御電圧源。
【請求項２】
ソース面積比が略等しい第１のＮチャンネルＭＯＳＦＥＴトランジスタのゲートと第４のＮチャンネルＭＯＳＦＥＴトランジスタのソースとを接続すると共に第２のＮチャンネルＭＯＳＦＥＴトランジスタのドレインを共通接続し、第２のＮチャンネルＭＯＳＦＥＴトランジスタのゲートと第３のＮチャンネルＭＯＳＦＥＴトランジスタのソースとを接続すると共に第１のＮチャンネルＭＯＳＦＥＴトランジスタのドレインを共通接続し、基準電圧供給端子の一方を第３の抵抗器を介して第３のＮチャンネルＭＯＳＦＥＴトランジスタのドレインとゲートに接続すると共に第４のＮチャンネルＭＯＳＦＥＴのゲート及び第５のＮチャンネルＭＯＳＦＥＴトランジスタのゲートを共通接続し、前記基準電圧供給端子の他方を第４のＮチャンネルＭＯＳＦＥＴトランジスタのドレインと第５のＮチャンネルＭＯＳＦＥＴトランジスタのドレインに接続し、第２のＮチャンネルＭＯＳＦＥＴトランジスタのソースを第１の抵抗器を介して接続した出力と第５のＮチャンネルＭＯＳＦＥＴトランジスタのソースを第２の抵抗器を介して接続した出力とを接続すると共に第１のＮチャンネルＭＯＳＦＥＴトランジスタのソース出力を共通接続し電流出力部としたバンドギャップ電流源と、電圧入力端子からの制御電圧を分圧して前記電流出力部に供給する抵抗分圧回路とを備え、前記電流出力部を電圧出力端子とし、第１の抵抗器を流れる出力電流は正温度係数の単調増加電流とし、第２の抵抗器を流れる出力電流は負温度係数の単調減少電流とし、前記単調増加電流及び前記単調減少電流は第１のＮチャンネルＭＯＳＦＥＴトランジスタのソース出力電流より大きくしたことを特徴とする半導体集積回路で構成された電圧制御電圧源。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電圧制御電圧源に関するものであり、特に半導体集積回路で構成された定電圧出力のばらつきを抑える電圧制御電圧源に関する。
【背景技術】
【０００２】
半導体集積回路では製造ばらつきによって各素子の特性が設計値からずれ、その結果回路の特性が狙ったとおりにならないことが生じ得る。このような問題に対して、従来、例えば特開２００４−５０４８号公報図１（特許文献１参照）では、第１の基準電位端子１２１にソースとゲートが接続された第１の電界効果トランジスタＴｒ１、第１の基準電位端子１２１に一端が接続され第１及び第２の抵抗器Ｒ１、Ｒ２、第１及び第２の抵抗器Ｒ１、Ｒ２にそれぞれソースが接続され、ゲートが第１の電界効果トランジスタＴｒ１のドレインに接続された第２及び第４の電界効果トランジスタＴｒ２、Ｔｒ４、第３の抵抗器Ｒ３、第２の基準電位端子１２０にドレインが接続され、第３の抵抗器Ｒ３と第２の電界効果トランジスタＴｒ２との間にゲートが接続された第３の電界効果トランジスタＴｒ３を備えたものが開示されている。
【０００３】
【特許文献１】特開２００４−５０４８号公報（第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１に記載のものでは抵抗ばらつきによる定電圧源のばらつきを定電流源の電流値の変動を抑えることによりその出力電圧のばらつきを軽減しているが、特定電圧の電圧値にしか適用できないと言う課題もあった。
【０００５】
この発明は、上記のような課題を解消するためになされたもので、入力電圧を可変することにより、その出力電圧の可変範囲が０Ｖ〜電源電圧（Ｖｃｃ）間の所望の範囲で調整する電圧制御電圧源を提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１の発明に係る電圧制御電圧源は、エミッタの面積比が略等しい第1のＮＰＮバイポーラトランジスタのベースと第４のＮＰＮバイポーラトランジスタのエミッタとを接続すると共に第２のＮＰＮバイポーラトランジスタのコレクタを共通接続し、第２のＮＰＮバイポーラトランジスタのベースと第３のＮＰＮバイポーラトランジスタのエミッタとを接続すると共に第１のＮＰＮバイポーラトランジスタのコレクタを共通接続し、基準電圧供給端子の一方を第３の抵抗器を介して第３のＮＰＮバイポーラトランジスタのコレクタとベースに接続すると共に第４のＮＰＮバイポーラトランジスタのベース及び第５のＮＰＮバイポーラトランジスタのベースを共通接続し、前記基準電圧供給端子の他方を第４のＮＰＮバイポーラトランジスタのコレクタと第５のＮＰＮバイポーラトランジスタのコレクタに接続し、第２のＮＰＮバイポーラトランジスタのエミッタを第１の抵抗器を介して接続した出力と第５のＮＰＮバイポーラトランジスタのエミッタを第２の抵抗器を介して接続した出力とを接続すると共に第１のＮＰＮバイポーラトランジスタのエミッタ出力を共通接続し電流出力部としたバンドギャップ電流源と、電圧入力端子からの制御電圧を分圧して前記電流出力部に供給する抵抗分圧回路とを備え、前記電流出力部を電圧出力端子とし、第１の抵抗器を流れる出力電流は正温度係数の単調増加電流とし、第２の抵抗器を流れる出力電流は負温度係数の単調減少電流とし、前記単調増加電流及び前記単調減少電流は第１のＮＰＮバイポーラトランジスタのエミッタ出力電流より大きくしたことを特徴とするものである。
【０００７】
請求項２の発明に係る電圧制御電圧源は、ソース面積比が略等しい第１のＮチャンネルＭＯＳＦＥＴトランジスタのゲートと第４のＮチャンネルＭＯＳＦＥＴトランジスタのソースとを接続すると共に第２のＮチャンネルＭＯＳＦＥＴトランジスタのドレインを共通接続し、第２のＮチャンネルＭＯＳＦＥＴトランジスタのゲートと第３のＮチャンネルＭＯＳＦＥＴトランジスタのソースとを接続すると共に第１のＮチャンネルＭＯＳＦＥＴトランジスタのドレインを共通接続し、基準電圧供給端子の一方を第３の抵抗器を介して第３のＮチャンネルＭＯＳＦＥＴトランジスタのドレインとゲートに接続すると共に第４のＮチャンネルＭＯＳＦＥＴのゲート及び第５のＮチャンネルＭＯＳＦＥＴトランジスタのゲートを共通接続し、前記基準電圧供給端子の他方を第４のＮチャンネルＭＯＳＦＥＴトランジスタのドレインと第５のＮチャンネルＭＯＳＦＥＴトランジスタのドレインに接続し、第２のＮチャンネルＭＯＳＦＥＴトランジスタのソースを第１の抵抗器を介して接続した出力と第５のＮチャンネルＭＯＳＦＥＴトランジスタのソースを第２の抵抗器を介して接続した出力とを接続すると共に第１のＮチャンネルＭＯＳＦＥＴトランジスタのソース出力を共通接続し電流出力部としたバンドギャップ電流源と、電圧入力端子からの制御電圧を分圧して前記電流出力部に供給する抵抗分圧回路とを備え、前記電流出力部を電圧出力端子とし、第１の抵抗器を流れる出力電流は正温度係数の単調増加電流とし、第２の抵抗器を流れる出力電流は負温度係数の単調減少電流とし、前記単調増加電流及び前記単調減少電流は第１のＮチャンネルＭＯＳＦＥＴトランジスタのソース出力電流より大きくしたことを特徴とするものである。
【発明の効果】
【０００８】
以上のように請求項１に係る発明によれば、抵抗分圧回路の電圧出力端子にバンドギャップ電流源回路を接続したので、入力電圧を可変することにより、その出力電圧の可変範囲が０Ｖ〜電源電圧（Ｖｃｃ）間の所望の範囲で調整することができると共に入力電圧の可変幅に対して所望範囲の微小調整可能な可変幅の出力電圧を得ることができる。
【０００９】
請求項２に係る発明によれば、ＭＯＳＦＥＴを使用したので、バンドギャップ電流源や抵抗分圧回路の抵抗要素（抵抗素子）の抵抗値の製造時のプロセス変動や環境温度の変化があっても、半導体集積回路内の各抵抗要素の抵抗値の変動比率は均等なので調整精度の高い電圧制御電圧源を得ることができる。
【発明を実施するための最良の形態】
【００１０】
実施の形態１．
以下、この発明の実施の形態１について図１を用いて説明する。図１は、実施の形態１による電圧制御電圧源の回路構成図であり、図１において１００はバンドギャップ電流源、１１１はバンドギャップ電流源１００を駆動すると共に基準電圧が供給される基準電圧供給端子（Ｖｃｃ）、１１２は回路の共通接地端子（接地）、１１３は所望の制御電圧を供給する電圧入力端子（Ｖｃｎｔ）、１１４はバンドギャップ電流源の出力部でもある電圧出力端子（Ｖｏｕｔ）、１２０は電圧入力端子１１３からの電圧を分圧し、バンドギャップ電流源の出力部１１４と接続された抵抗分圧回路である。なお、２００はバンドギャップ電流源１００及び抵抗分圧回路１２０が組み込まれた半導体集積回路で構成された電圧制御電圧源である。
【００１１】
次に動作について説明する。図１に示すように、電圧制御電圧源２００は第４の抵抗（Ｒ４）と第５の抵抗（Ｒ５）から構成される抵抗分圧回路１２０の電圧出力端子１１４にバンドギャップ回路を利用したバンドギャップ電流源１００を接続した回路構成となっている。まず、バンドギャップ電流源１００の回路について説明する。図１において第１の抵抗（Ｒ１）を流れる電流Ｉ２は、バイポーラトランジスタＱ２のエミッタの面積（ｍで表示）とバイポーラトランジスタＱ３のエミッタ面積（ｎで表示）の関係から、Ｉ２＝（１／Ｒ１）ＶＴｌｎ（ｍｘｎ）であり、ＶＴ＝ｋＴ／ｑ＞０及び（１／Ｒ１）ｌｎ（ｍｘｎ）＞０（ｋはボルツマン定数、ｑは電子１個の電荷、Ｔは絶対温度  ＶＴはサーマル電圧定数）より、Ｉ２∝Ｔ、且つ傾きが正より、電流Ｉ２は絶対温度（Ｔ）に対して単調増加となる。・・・（１）
【００１２】
また、第２の抵抗（Ｒ２）を流れる電流Ｉ３は、Ｉ３＝（Ｖ３−Ｖｏｕｔ）／Ｒ２から、Ｖ３−Ｖｏｕｔ＝ＶＢＥＱ１＋ＶＢＥＱ４−ＶＢＥＱ５となる。ここでＶＢＥＱ１、ＶＢＥＱ４、ＶＢＥＱ５はそれぞれバイポーラトランジスタＱ１、Ｑ４、Ｑ５のベースーエミッタ間電圧、Ｖ３はバイポーラトランジスタＱ５のエミッタ電圧を示す。また、電圧ＶＢＥＱ１、ＶＢＥＱ４、ＶＢＥＱ５はＴに対してそれぞれ約−２ｍＶ／℃程度の温度係数を持つ単調減少であることが知られており、Ｒ２＞０であることより、電流Ｉ３はＴに対して単調減少となる。・・・（２）
【００１３】
よって、上記（１）及び（２）の単調増減の関係から、バイポーラトランジスタＱ１のエミッタを流れる電流Ｉ１と、Ｒ１に流れる電流Ｉ２及びＲ２に流れる電流Ｉ３の関係をＩ１≪Ｉ２、Ｉ３となるように第３の抵抗（Ｒ３）を調整すると、トータル電流Ｉ４は温度に依存しない温度固定電流源となる。
【００１４】
前述のバンドギャップ電流源１００を抵抗分圧回路１２０に接続し、電圧入力端子１１３に電圧を与えた電圧制御電圧源２００では以下の式が成り立つ。Ｖｏｕｔ＝Ｉ６ｘＲ４＝（Ｉ４＋Ｉ５）ｘＲ４≒（Ｉ２＋Ｉ３＋Ｉ５）ｘＲ４。ここでＩ５は電圧入力端子１１３からの電流、Ｉ６は電流Ｉ４と電流Ｉ５のトータル電流、第４の抵抗（Ｒ４）及び第５の抵抗（Ｒ５）は抵抗分圧回路の分割抵抗である。なお、Ｉ１≪Ｉ２、Ｉ３とした。
【００１５】
抵抗Ｒ１〜Ｒ５の製造ばらつきにより、それらの抵抗値が±α％変動した場合、変動後の電流Ｉ２、Ｉ３、Ｉ５、Ｒ４をそれぞれＩ２ａ、Ｉ３ａ、Ｉ５ａ、Ｒ４ａとすると、Ｉ２ａ＝１００／（１００±α）ｘＩ２、Ｉ３ａ＝１００／（１００±α）ｘＩ３、Ｉ５ａ＝１００／（１００±α）ｘＩ５、Ｒ４ａ＝（１００±α）／１００ｘＲ４である。よって、抵抗値変動後のＶｏｕｔは、Ｖｏｕｔ＝｛１００／（１００±α）ｘ（Ｉ２＋Ｉ３＋Ｉ５）｝ｘ｛（１００±α）／１００ｘＲ４｝＝（Ｉ２＋Ｉ３＋Ｉ５）ｘＲ４となり、抵抗値変動前後で電圧Ｖｏｕｔは一定となり変動しない。
【００１６】
また、上記電圧制御電圧源２００で第４の抵抗（Ｒ４）、第５の抵抗（Ｒ５）を所望の値に設定し電圧入力端子１１３の電圧を変化させると、Ｉ５＝（Ｖｃｎｔ−Ｖｏｕｔ）／Ｒ５、Ｖｏｕｔ＝（Ｉ４＋Ｉ５）Ｒ４より、Ｖｏｕｔ＝｛Ｒ４／（Ｒ４＋Ｒ５）｝ｘＶｃｎｔ＋｛Ｒ４ｘＲ５ｘＩ４／（Ｒ４＋Ｒ５）｝となり、Ｖｃｎｔ＝０Ｖに設定した場合には、Ｖｏｕｔ＝｛Ｒ４ｘＲ５ｘＩ４／（Ｒ４＋Ｒ５）｝・・・（３）
【００１７】
Ｖｃｎｔ＝Ｖｃｃに設定した場合には、Ｖｏｕｔ＝｛Ｒ４／（Ｒ４＋Ｒ５）｝ｘＶｃｎｔ＋｛Ｒ４ｘＲ５ｘＩ４／（Ｒ４＋Ｒ５）｝・・・（４）
【００１８】
よって、抵抗Ｒ４、Ｒ５、電流Ｉ４を調整することにより、電圧出力端子１１４にＶｃｎｔ＝０〜Ｖｃｃ（単位：ボルト）に対して上記（３）及び（４）で示した値を下限上限とする出力電圧を得ることができる。
【００１９】
次に電圧制御電圧源２００を利得制御電圧発生回路（ＶＧＡ）に適用した場合について図２で説明する。図２において３００はＶＧＡ、３１１は制御出力端子（ＶＣＯＮＴ１）、３１２は制御出力端子（ＶＣＯＮＴ２）である。なお、図中、図１と同一符号は同一又は相当部分を示す。
【００２０】
図２において電圧制御電圧源２００の電圧入力端子１１３に入力する外部からの供給電圧を使用して、電圧制御電圧源２００の電圧出力端子１１４から利得制御電圧発生回路３００のトランジスタＱｃ１のベース入力電圧に変換する。
【００２１】
ＶＧＡ３００はＶＧＡ利得を制御し、制御出力端子３１１及び制御出力端子３１２に制御電圧を発生させる回路であり、トランジスタＱｃ１のベース電圧により制御出力端子３１１及び制御出力端子３１２の電圧を制御する。この場合、トランジスタＱｃ１のベースに与える電圧は微小変化させる必要があり、このような場合に電圧制御電圧源２００を用いると精度の高い安定した制御電圧を得ることができる利点がある。
【００２２】
実施の形態１では、バイポーラトランジスタを用いて回路の説明を行なったが、バイポーラトランジスタに替えてＭＯＳＦＥＴトランジスタを使用しても良い。
【図面の簡単な説明】
【００２３】
【図１】この発明の実施の形態１の電圧制御電圧源の回路構成図である。
【図２】この発明の実施の形態１の電圧制御電圧源をＶＧＡに適用した場合の説明図である。
【符号の説明】
【００２４】
１００    バンドギャップ電流源
１１１    基準電圧供給端子（Ｖｃｃ）
１１２    共通接地端子（接地）
１１３    電圧入力端子（Ｖｃｎｔ）
１１４    電圧出力端子（Ｖｏｕｔ）
１２０    抵抗分圧回路
２００    電圧制御電圧源
３００    利得制御電圧発生回路（ＶＧＡ）
３１１    制御出力端子（ＶＣＯＮＴ１）
３１２    制御出力端子（ＶＣＯＮＴ２）
Ｑ１    第１のバイポーラトランジスタ
Ｑ２    第２のバイポーラトランジスタ
Ｑ３    第３のバイポーラトランジスタ
Ｑ４    第４のバイポーラトランジスタ
Ｑ５    第５のバイポーラトランジスタ
Ｒ１    第１の抵抗器
Ｒ２    第２の抵抗器
Ｒ３    第３の抵抗器
Ｒ４    第４の抵抗器
Ｒ５    第５の抵抗器
Ｑｃ１  ＶＧＡの入力トランジスタ（バイポーラトランジスタ）
【図１】
2006260209.tif 000003
【図２】
2006260209.tif 000004