(57)【要約】【課題】半導体ウェーハ上に形成された回路パターンの欠陥検査感度を正確に調整する。【解決手段】半導体ウェーハ上に回路パターンとともに所定寸法の作り込み欠陥からなる欠陥検査用パターンを形成し、該回路パターンの欠陥検査に先立って該欠陥検査用パターンを検出し、その検出結果に基づいて検査感度の調整を行う。【選択図】図１
2006226792.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェーハ上に回路パターンとともに所定寸法の作り込み欠陥からなる欠陥検査用パターンを形成し、該回路パターンの欠陥検査に先立って該欠陥検査用パターンを検出し、その検出結果に基づいて検査感度の調整を行うことを特徴とするパターン欠陥検査方法。
【請求項２】
前記作り込み欠陥は、前記半導体ウェーハ上に繰り返し出現するパターンの一部を所定距離だけシフトさせたものからなることを特徴とする請求項１記載のパターン欠陥検査方法。
【請求項３】
前記作り込み欠陥は、前記半導体ウェーハ上に繰り返し出現するパターンの一部を段階的に異なる距離だけシフトさせた複数の繰り返しパターンを含むことを特徴とする請求項１記載のパターン欠陥検査方法。
【請求項４】
前記作り込み欠陥は、段階的に異なる寸法を有する複数のパターンからなることを特徴とする請求項１記載のパターン欠陥検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はパターン欠陥検査方法に係り、特に、半導体ウェーハ上に形成された回路パターンに対する欠陥検査方法に関するものである。
【背景技術】
【０００２】
半導体ＩＣの製造に際しては、拡散層パターン、配線層パターン等の様々な種類の回路パターンを有する複数種類のフォトマスクを用い、フォトリソグラフィ技術、ドライエッチンク技術を用いて各フォトマスクの回路パターンを所定の順序で半導体ウェーハ上に重ねて転写する工程が繰り返される。これらのパターン工程において、フォトマスクの回路パターンと実際に半導体ウェーハ上に形成された回路パターンとの間に不一致が生じると、不一致箇所は欠陥として作用し半導体ＩＣの動作不良を招くことになる。パターンの不一致はパターン形成工程中に混入した異物に起因するピンホールあるいは付着物により生じる場合が多いが、これらの異物をパターン形成工程から完全に除くことは困難であり、したがって各工程である程度の欠陥が生じことは避けられない。そこで、パターン形成工程の後で適宜パターン欠陥検査を行って不良品を除くことが必要となる。
【０００３】
パターン欠陥検査に際しては、メモリーセルのように同一チップに繰り返しパターンが形成されているときにはこの繰り返し間隔だけ離れた同一パターンを比較する繰り返しパターン比較方法、半導体ウェーハ上で離れた位置に形成された２つのチップの同一箇所におけるパターンを比較するチップ比較方法が用いられる。繰り返しパターン比較方法では比較対象となるパターンが比較的近い位置にあるため検査精度が高くなるものの検査は繰り返しパターンに限られる。一方、チップ比較方法はチップ上の全てのパターンに対する検査が可能であるが、比較対象となるパターンが離れているためチップによるパターン寸法やパターンの重ね合わせ精度の違いの影響を受け易く検査精度が繰り返しパターン比較方法に比べて低くなる。
【０００４】
図７はパターン欠陥検査装置を示すブロック図である。同図において、検査対象となる半導体ウェーハ１１はＸＹステージ１２に固定されており、ＸＹステージ１２はステージ制御部２１により半導体ウェーハ１１の表面をＸ方向、Ｙ方向に走査する。半導体ウェーハ１１の上方には、照明用光源１３、ハーフミラー１５、対物レンズ１４からなる照明光学系及びＣＣＤイメージセンサ１６が配置されており、照明用光源１３を出射した光はハーフミラー１５で反射され対物レンズ１４で絞られた後に半導体ウェーハ１１に入射する。そして、その反射光が対物レンズ１４、ハーフミラー１５を通ってＣＣＤイメージセンサ１６に取り込まれる。ＣＣＤイメージセンサ１６に取り込まれ反射光は、たとえば２５６階調のデジタル信号に変換され検査制御部１７へ送られる。
【０００５】
検査制御部１７はＣＣＤイメージセンサ１６から送られてきたデジタル信号を画像処理する画像処理部１８、検査条件を設定する検査条件設定部１９、検査結果をマップ表示する画像表示部２０、ＸＹステージ１２を制御するステージ制御部２１等からなっている。画像処理部１８においてパターンのデジタル信号を比較する場合、繰り返しパターン比較方法あるいはチップ比較方法のいずれを用いるかに応じて遅延メモリにより２つのチップ間の距離あるいは繰り返し間隔だけ遅延させたデジタル信号が比較される。そして、所定のピクセル単位でパターンの不一致量が所定のしきい値を超えるか否かを判定し、超えるときには欠陥と判断して画像表示部１９にその欠陥箇所の位置座標を表示させる。ここで、パターンの不一致量は、たとえば２５６階調で表されたデジタル信号の差で示される量である。
【０００６】
パターン不一致箇所の大きさ及び不一致量が半導体ＩＣの動作に影響を及ぼさない程度の小さなものであれば、実質的には欠陥として作用しない。そこで、パターン欠陥検査においては、検査条件設定部２０で不一致箇所の大きさや不一致量の許容範囲をあらかじめ定めて画像処理部１８に通知し、検出した不一致量が許容範囲を超えたときにのみ欠陥とみなすことにする。ここで、許容範囲を示すしきい値はパターン欠陥検査における検査感度を決めるものであり、具体的には前述したピクセルの大きさやデジタル信号差によって決められる。
【０００７】
検出された欠陥箇所は画像表示部２０により半導体ウェーハ１１上での欠陥マップとして表示される。図８(a)、(b)は半導体ウェーハの欠陥マップの例を示す図であり、半導体ウェーハ１１上にはチップ２２がマトリクス状に配置されている。図８(a) は検査感度が適正値より低く設定されている場合、図８(b)は検査感度が適正値より高く設定されている場合を示しており、検出された欠陥箇所を黒印で示している。
【０００８】
ここで、検出すべき真正な欠陥が図８(a)に白印で示した位置にあったとすれば、検査感度が適正に設定されていれば白印のみが欠陥として検出され白印と黒印の位置は一致しなければならない。しかし、図８(a)に見られるように検査感度が適正値より低く設定されている場合、真正な欠陥である多くの白印が検出されることなく見逃されてしまう。一方、図８(b)に見られるように検査感度が適正値より高く設定されている場合、回路パターン端部の微小な凹凸やパターン表面の粗さ等の半導体ＩＣの動作には影響を及ぼさないものまでも欠陥として検出してしまうことになる。図８(b)では検出される欠陥箇所が多すぎるので簡単のため半導体ウェーハ上に配置されている一行目のチップを走査して検出した欠陥箇所のみを黒印で示しており、２行目以下に配置されているチップの欠陥箇所を省略してある。
【０００９】
以上のように、検査感度を必要以上に低くすると真正な欠陥を見逃して半導体ＩＣの歩留まりを低下させることになり、逆に検査感度が高すぎると本来欠陥ではないものまで欠陥と見なして処理することになり、後工程で修正するのに多大な時間を要する。従って、パターン欠陥検査に際しては、適正な検査感度を設定することにより図８(a)に白印で示した真正な欠陥のみを検出することが要求されるが、検査感度を決めるピクセルとデジタル信号差の大きさの組合せは限りなく存在し、検査感度を適切な値に設定するには検査作業者の経験と勘が必要になる。
【００１０】
そこで、回路パターンの形成された半導体ウェーハの欠陥検査に先立って所定寸法の作り込み欠陥が形成された擬似欠陥ウェーハを作成しこの擬似欠陥ウェーハを検査することにより検査感度を調整する方法が提案されているが、検査感度は単に欠陥の平面的な大きさのみならず半導体ウェーハ面からの高さ等によっても影響される。そこで、半導体ウェーハ面からの高さや面内での大きさが異なる様々な種類の模擬欠陥を作りこんだ模擬欠陥ウェーハを検査感度の調整に用いる方法が提案されている(特許文献１)。
【特許文献１】特開２００１−３３７０４７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、先にのべた光学的検査方法では、パターンに照射した光の反射光を用いるため、検出精度はパターンを構成する導電膜や絶縁膜等の材質や厚み、その表面状態等にも影響される。しかしながら、従来の模擬欠陥ウェーハではパターンの材料や表面状態が実際に製品となる半導体ウェーハ上の回路パターンとは異なる。その結果、模擬欠陥ウェーハを用いて検査感度を調整したとしても実際に製品となる半導体ウェーハ上の回路パターンを検査するときには検査感度にずれが生じてくるという問題がある。
【００１２】
そこで、半導体ウェーハ上に形成された回路パターンの欠陥検査感度を正確に調整することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、半導体ウェーハ上に回路パターンとともに所定寸法の作り込み欠陥からなる欠陥検査用パターンを形成し、該回路パターンの欠陥検査に先立って該欠陥検査用パターンを検出し、その検出結果に基づいて検査感度の調整を行うことを最も主要な特徴とする。
【発明の効果】
【００１４】
本発明における欠陥検査用パターンは半導体ウェーハ上で回路パターンと同時に形成されているためパターンの厚みや材質、その表面状態等が製品となるチップの回路パターンと全く同一である。したがって、欠陥検査用パターンを検出しその結果に基づいて感度調整を行うことにより回路パターンに対する欠陥検査感度を正確に調整することができるという利点がある。
【発明を実施するための最良の形態】
【００１５】
（実施例１）
本発明では、異なる種類の回路パターンを有する各フォトマスクにチップ単位で回路パターンと欠陥検査用パターンを形成する。そして、各フォトマスクの回路パターンを所定の順序で周知のフォトリソグラフィ技術及びエッチング技術を利用して半導体ウェーハに転写する。
【００１６】
図１はフォトマスクを用いて回路パターンと欠陥検査用パターンが転写された半導体ウェーハを示す平面図である。半導体ウェーハ１上にマトリクス状に配置されたチップ２には、同図右側に示した拡大図に見られるように回路パターン３と欠陥検査用パターン４が形成されている。欠陥検査用パターン４は、たとえばスクライブライン領域に形成してもよい。回路パターン３の例としては、チップの拡散層パターンや配線層パターンが挙げられる。
【００１７】
図２に示した４ａ、４ｂは欠陥検査用パターン４の例を示している。欠陥検査用パターン４ａは幅１００nmのラインを５本繰り返したものからなるライン/スペースパターンを１０個並べたものから成っており、このライン/スペースパターンを構成するラインの一部を左から順に１０nm、２０nm・・・１００nmだけずらしている。欠陥検査用パターン４ｂは左から順に１０nm、２０nm・・・１００nmの幅を有するラインパターンを配置したものから成る。
【００１８】
半導体ウェーハ１上に回路パターン３と欠陥検査用パターン４を転写した後、図７に示した欠陥検査装置に半導体ウェーハをセットしてパターン欠陥検査を行う。まず、回路パターン３に対する欠陥検査に先立って欠陥検査用パターン４に対する検査を行う。図２に示した欠陥検査用パターン４ａを欠陥検査用パターン４として作り込んでいる場合、欠陥検査は同一ライン/スペースパターン内でその一部がシフトされたラインとその隣りに位置するラインとの比較により行い、比較した２つのラインの差が検出できたか否かにより欠陥の有無を判断する。また、図２に示した欠陥検査用パターン４ｂを用いた場合には、それぞれ異なる幅を有する各ラインが検出てきたか否かにより欠陥の有無が判断される。
【００１９】
図３は欠陥検査用パターン４ａに対して行った欠陥検査で得られたチップ２上の欠陥マップの例を示したものである。同図において黒印はチップ２上で欠陥が検出された位置を示しており、回路パターン３及び欠陥検査用パターン４ａの形成位置は点線で示されている。同図から欠陥検査用パターン４ａを構成する１０個のライン/スペースパターンのうちシフト量が５０nm以上のラインを有するもののみが欠陥として検出されていることがわかる。したがって、引き続いて回路パターンに対する欠陥検査を行った場合、回路パターン３はその材質や半導体ウェーハ面からの高さが欠陥検査用パターン４ａと同一であるため検査感度は変わることがなく、従って、この検査により回路パターンにおける５０nm以上の欠陥は確実に検出されることがわかる。
【００２０】
以上の方法によりパターン欠陥検査装置の検査感度を正確に知ることができるが、パターン欠陥検査装置を所望の検査感度に調整するためには以下の方法を用いる。
【００２１】
まず、図１に示すように半導体ウェーハ１内に形成されている複数のチップ２に欠陥検査用パターンを形成する。ここでは、半導体ウェーハ１上で８行１０列に形成されている８０個のチップのうち８個のチップに対して図２に示した欠陥検査用パターン４ａを形成するものとする。そして、半導体ウェーハを図７に示すパターン欠陥検査装置にセットした後、検査条件設定部１９で検査感度を変化させながら８個のチップの欠陥検査用パターンに対して欠陥検査を行う。
【００２２】
図４は検査感度を２５(任意単位)に設定したとき８個のチップに対する欠陥検査用パターン４ａのシフト量と検出個数、検出率を示したものである。ここで、シフト量は図２に示したライン/スペースパターンにおける一部ラインのずれ幅を示す量、検出個数は所定のシフト量を有するライン/スペースパターンが欠陥として検出されたチップ個数、検出率は検査を行ったチップ個数８個に対する欠陥が検出されたチップ個数の割合を示す量である。同様に、図５は検査感度を２５から３０(任意単位)に変化させたとき８個のチップに対する作り込み欠陥のシフト量と検出個数、検出率を示したものである。図４、５から、たとえば４０nmのシフト量を有する作り込み欠陥に注目すると、検査感度２５のとき検出率７５％、感度３０のとき検出率５０％となることがわかる。
【００２３】
図６はシフト量４０nmの作り込み欠陥に対する検査感度と検出率との関係をプロットしたものである。同図から検査感度２５、３０のときの検出率を示す点を直線で結び延長することにより、大きさ４０nmの欠陥に対して１００％の検出率を得るためには検査感度を任意単位で２０に調整すればよいことがわかる。
【産業上の利用可能性】
【００２４】
半導体ウェーハ上に形成された回路パターンに対する欠陥検査感度を迅速且つ正確に調整することができるので半導体ＩＣの信頼性向上に効果がある。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施例に係る半導体ウェーハを示す図。
【図２】欠陥検査用パターンの例を示す図。
【図３】チップ上の欠陥マップを示す図。
【図４】パターン欠陥検査の結果を示す図(その１)。
【図５】パターン欠陥検査の結果を示す図(その２)。
【図６】検査感度の調整方法を説明する図。
【図７】パターン欠陥検査装置を示すブロック図。
【図８】従来例に係る半導体ウェーハ上の欠陥マップを示す図。
【符号の説明】
【００２６】
１、１１    半導体ウェーハ
２、２２    チップ
３    回路パターン
４、４ａ、４ｂ    欠陥検査用パターン
１２    ＸＹステージ
１３    照明用光源
１４    対物レンズ
１５    ミラー
１６    ＣＣＤイメージセンサ
１７    検査制御部
１８    画像処理部
１９    検査条件設定部
２０    画像表示部
２１    ステージ制御部
【図１】
2006226792.tif 000003
【図２】
2006226792.tif 000004
【図３】
2006226792.tif 000005
【図４】
2006226792.tif 000006
【図５】
2006226792.tif 000007
【図６】
2006226792.tif 000008
【図７】
2006226792.tif 000009
【図８】
2006226792.tif 000010