(57)【要約】【課題】  駆動期間を長くすることなく、駆動用トランジスタの閾値電圧のばらつきに起因する輝度のむらを補償することができる表示装置および駆動方法を提供する。【解決手段】  画素回路Ａｉｊは、ゲート配線Ｇｉとソース配線Ｓｊとの組み合わせに対応して設けられ、電源配線Ｖｐからの電流によって駆動される有機ＥＬ素子ＥＬ１と、ゲート配線Ｇｉからの走査信号によって導通が制御され、導通時にソース配線Ｓｊからのデータを出力するスイッチ用トランジスタ１３と、電源配線Ｖｐから有機ＥＬ素子ＥＬ１への電流の供給を上記データに応じて制御する駆動用トランジスタ１３と、ブランキングを行うためのスイッチ用トランジスタ１２と、ブランキングが行われている期間に、駆動用トランジスタ１３の閾値電圧のばらつきを補償するために駆動用トランジスタ１３のゲート端子とソース端子またはドレイン端子とを短絡させるスイッチ用トランジスタ１４とを備える。【選択図】  図１
2006023402.tif 000002
【特許請求の範囲】
【請求項１】
走査信号が供給される複数のゲート配線と、
表示のためのデータが供給される少なくとも１つのソース配線と、
上記複数のゲート配線と上記少なくとも１つのソース配線との組み合わせに対応して設けられ、電源から供給される電流によって駆動される電気光学素子と、
上記ゲート配線に供給された走査信号によって導通が制御され、導通時に上記ソース配線からのデータを出力する第１のスイッチ用トランジスタと、
上記電源と上記電気光学素子との間に介在し、上記電源から上記電気光学素子への電流の供給を、第１のスイッチ用トランジスタから出力されたデータに応じて制御する駆動用トランジスタと、
上記電気光学素子の表示を消去するブランキングを行うブランキング手段と、
上記ゲート配線と並行して設けられ、上記ブランキング手段を制御する制御配線と、
上記ブランキングが行われているブランキング期間に、上記駆動用トランジスタの閾値電圧のばらつきを補償するために、上記駆動用トランジスタのゲート端子とソース端子またはドレイン端子とを短絡させる第２のスイッチ用トランジスタとを備えることを特徴とする表示装置。
【請求項２】
上記ブランキング手段は、
上記駆動用トランジスタと上記電気光学素子との間に挿入され、上記制御配線により制御されて駆動用トランジスタから上記電気光学素子へ流れる電流を止める第３のスイッチ用トランジスタから構成されることを特徴とする請求項１記載の表示装置。
【請求項３】
上記駆動用トランジスタのゲート端子とソース端子またはドレイン端子との間の電位差を保持するための電位差保持手段をさらに備え、
第３のスイッチ用トランジスタは、上記駆動用トランジスタの閾値電圧のばらつきを補償するために、上記第２のスイッチ用トランジスタがＯＮ状態である期間に、ＯＮ状態からＯＦＦ状態に移行して、上記駆動用トランジスタから上記電気光学素子へ流れる電流を止めることを特徴とする請求項２記載の表示装置。
【請求項４】
上記電位差保持手段は、
駆動用トランジスタのゲート端子に一端が接続され、駆動用トランジスタのソース端子またはドレイン端子に他端が接続された第１のコンデンサと、
駆動用トランジスタのゲート端子に一端が接続され、第１のスイッチ用トランジスタに他端が接続された第２のコンデンサとを含み、
上記第２のスイッチ用トランジスタがＯＮ状態である期間に、上記第２のコンデンサの他端を所定電位配線に接続するための第４のスイッチ用トランジスタがさらに備えられていることを特徴とする請求項３記載の表示装置。
【請求項５】
上記電位差保持手段は、
駆動用トランジスタのゲート端子に一端が接続され、駆動用トランジスタのソース端子またはドレイン端子に他端が接続された第１のコンデンサを含み、
駆動用トランジスタのゲート端子に一端が接続され、第１のスイッチ用トランジスタに他端が接続された第２のコンデンサと、
上記第２のスイッチ用トランジスタがＯＮ状態である期間に、上記第２のコンデンサの他端を上記駆動用トランジスタのゲート端子に接続するための第５のスイッチ用トランジスタとがさらに備えられていることを特徴とする請求項３記載の表示装置。
【請求項６】
上記電位差保持手段は、
駆動用トランジスタのゲート端子に一端が接続され、駆動用トランジスタのソース端子またはドレイン端子に他端が接続された第１のコンデンサを含み、
駆動用トランジスタのゲート端子に一端が接続され、第１のスイッチ用トランジスタに他端が接続された第２のコンデンサがさらに備えられ、
上記第１のスイッチ用トランジスタは、上記第３のスイッチ用トランジスタがＯＦＦ状態である期間に、上記第２のコンデンサの他端をソース配線に接続して、上記第２のコンデンサの電荷を設定するようになっていることを特徴とする請求項３記載の表示装置。
【請求項７】
上記ソース配線に対して、上記ソース配線を共用する各駆動用トランジスタの出力状態を指示するための指示データを、上記ソース配線を共用する駆動用トランジスタ１つにつきＡ個（Ａは２以上の整数）ずつ供給する指示データ供給手段をさらに備え、
上記第１のスイッチ用トランジスタは、上記走査信号に従って、上記ソース配線に出力された指示データの中から上記駆動用トランジスタに対応した指示データを選択して駆動用トランジスタに供給し、それによって上記電気光学素子の表示状態を１フレーム期間にＡ回設定するものであることを特徴とする請求項１ないし６の何れか１項に記載の表示装置。
【請求項８】
上記ブランキング期間が、特定の指示データの表示期間の後に設定されていることを特徴とする請求項７記載の表示装置。
【請求項９】
上記指示データ供給手段は、上記指示データのうち、異なる複数のゲート配線に対応する同一番号の指示データを、一定周期でソース配線に供給するようになっており、
Ａ個の指示データの重みをそれぞれＷ１〜Ｗａ（Ｗ１〜Ｗａは１以上の整数）とするとき、重みＷ１〜Ｗａ−１が、
ＭＯＤ（Ｗ１，Ａ）≠０
ＭＯＤ（Ｗ１＋Ｗ２，Ａ）≠０
ＭＯＤ（Ｗ１＋Ｗ２，Ａ）≠ＭＯＤ（Ｗ１，Ａ）
ＭＯＤ（Ｗ１＋Ｗ２＋Ｗ３，Ａ）≠０
ＭＯＤ（Ｗ１＋Ｗ２＋Ｗ３，Ａ）≠ＭＯＤ（Ｗ１，Ａ）
ＭＯＤ（Ｗ１＋Ｗ２＋Ｗ３，Ａ）≠ＭＯＤ（Ｗ１＋Ｗ２，Ａ）
・・・
ＭＯＤ（Ｗ１＋・・・＋Ｗａ−１，Ａ）≠ＭＯＤ（Ｗ１＋・・・＋Ｗａ−２，Ａ）
（但し、ＭＯＤ（ｘ，ｙ）はｘをｙで割った余りを指す）
となるように設定され、重みＷａが、
Ｗａ＝（表示したい階調数）−（Ｗ１＋・・・＋Ｗａ−１）−１
となるように設定され、ゲート配線数をｎとするとき、上記駆動用トランジスタから電気光学素子へ流れる電流を止める時間Ｗｂが、
Ｗｂ＝ｎ×Ａ−（Ｗ１＋・・・＋Ｗａ）×ｍ
（ｍは１以上の整数であってＡの倍数ではない整数）
となるように設定されていることを特徴とする請求項８記載の表示装置。
【請求項１０】
走査信号が供給される複数のゲート配線と、
表示のためのデータが供給される少なくとも１つのソース配線と、
上記複数のゲート配線と上記少なくとも１つのソース配線との組み合わせに対応して設けられ、電源から供給される電流によって駆動される電気光学素子と、
上記ゲート配線に供給された走査信号によって導通が制御され、導通時に上記ソース配線からのデータを出力する第１のスイッチ用トランジスタと、
上記電源と上記電気光学素子との間に介在し、上記電源から上記電気光学素子への電流の供給を、第１のスイッチ用トランジスタから出力されたデータに応じて制御する駆動用トランジスタと、
上記駆動用トランジスタのゲート端子とソース端子またはドレイン端子との間に配置された第２のスイッチ用トランジスタとを備える表示装置の駆動方法であって、
第２のスイッチ用トランジスタをＯＮ状態にした後、第２のスイッチ用トランジスタがＯＮ状態である期間に、上記電気光学素子の表示を消去するブランキングを行うことで、上記駆動用トランジスタの閾値電圧のばらつきを補償することを特徴とする駆動方法。
【請求項１１】
走査信号が供給される複数のゲート配線と、
表示のためのデータが供給される少なくとも１つのソース配線と、
上記複数のゲート配線と上記少なくとも１つのソース配線との組み合わせに対応して設けられ、電源から供給される電流によって駆動される電気光学素子と、
上記ゲート配線に供給された走査信号によって導通が制御され、導通時に上記ソース配線からのデータを出力する第１のスイッチ用トランジスタと、
上記電源と上記電気光学素子との間に介在し、上記電源から上記電気光学素子への電流の供給を、第１のスイッチ用トランジスタから出力されたデータに応じて制御する駆動用トランジスタとを備える表示装置の駆動方法であって、
上記ソース配線に対して、上記ソース配線を共用する各駆動用トランジスタの出力状態を指示するための指示データを、上記ソース配線を共用する駆動用トランジスタ１つにつきＡ個（Ａは２以上の整数）ずつ供給し、
上記ゲート配線に対して走査信号を供給することで、上記第１のスイッチ用トランジスタに、上記ソース配線に出力された指示データの中から上記駆動用トランジスタに対応した指示データを選択させて駆動用トランジスタに供給させ、それによって上記電気光学素子の表示状態を１フレーム期間にＡ回設定し、
上記指示データのうち特定の指示データの表示期間の後に、上記ゲート配線と並行して設けられた制御配線によりブランキング手段を制御して電気光学素子の表示を消去するブランキングを行うことを特徴とする駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ（Electro Luminescence）ディスプレイやＦＥＤ（Field Emission Display）等の電流駆動素子を用いた表示装置およびその駆動方法に関するものである。
【背景技術】
【０００２】
近年、有機ＥＬディスプレイやＦＥＤ等の電流駆動発光素子の研究開発が活発に行われている。特に有機ＥＬディスプレイは、低電圧・低消費電力で発光可能なディスプレイであることから、携帯電話やＰＤＡ（Personal Digital Assistants）などの携帯機器に用いるディスプレイとして注目されている。
【０００３】
この有機ＥＬディスプレイ用の画素回路構成として、特許文献１（特表２００２−５１４３２０号公報）に示された回路構成を図２５に示す。
【０００４】
図２５に示すように、特許文献１の画素回路３００は、４つのＰ型ＴＦＴ（Thin Film Transistor）３６０，３６５，３７０，３７５と２つのコンデンサ３５０，３５５及びＯＬＥＤ（有機発光ダイオード；有機ＥＬ）３８０とから構成される。電源ライン３９０（電位＋ＶＤＤ）と共通陰極（ＧＮＤライン）との間には、ＴＦＴ３６５、ＴＦＴ３７５、およびＯＬＥＤ３８０が直列に接続されている。駆動用ＴＦＴ３６５のゲート端子とデータライン３１０との間には、コンデンサＣｃ３５０およびスイッチ用ＴＦＴ３６０が直列に接続されている。また、駆動用ＴＦＴ３６５のゲート端子とドレイン端子との間にはスイッチ用ＴＦＴ３７０が接続され、駆動用ＴＦＴ３６５のゲート端子とソース端子との間にはコンデンサＣｓ３５５が接続されている。これらＴＦＴ３６０、ＴＦＴ３７０、およびＴＦＴ３７５のゲート端子にはそれぞれ、セレクトライン３２０、オートゼロライン３３０、および照明ライン３４０が結合されている。
【０００５】
この画素回路３００では、第１の期間にオートゼロライン３３０及び照明ライン３４０がＬｏｗとなり、スイッチ用ＴＦＴ３７０及び駆動用ＴＦＴ３７５がＯＮ状態となり、駆動用ＴＦＴ３６５のドレイン端子電位とゲート端子電位とが等しくなる。このとき、駆動用ＴＦＴ３６５からＯＬＥＤ３８０に向けて電流が流れ、駆動用ＴＦＴ３６５のゲート電位は、駆動用ＴＦＴ３６５をＯＮ状態とするような電位となる。
【０００６】
また、このとき、データライン３１０へ基準電圧を入力し、セレクトライン３２０をＬｏｗとし、コンデンサＣｃ３５０の他方端子（ＴＦＴ３６０側の端子）を基準電圧とする。
【０００７】
次に、第２の期間となり、照明ライン３４０をＨｉｇｈとして、ＴＦＴ３７５をＯＦＦ状態とする。
【０００８】
このことにより、駆動用ＴＦＴ３６５のゲート電位は徐々に高くなり、そのゲート電位が駆動用ＴＦＴ３６５の閾値電圧（−Ｖｔｈ）に対応した値（＋ＶＤＤ−Ｖｔｈ）となったとき、すなわち駆動用ＴＦＴ３６５のゲート−ソース間電圧が駆動用ＴＦＴ３６５の閾値電圧と等しくなったときに、駆動用ＴＦＴ３６５はＯＦＦ状態となる。
【０００９】
次に、第３の期間となり、オートゼロライン３３０の電位をＨｉｇｈとして、スイッチ用ＴＦＴ３７０をＯＦＦ状態とする。このことにより、コンデンサＣｃ３５０には、前記ゲート電位と前記基準電位との差が記憶される。
【００１０】
即ち、駆動用ＴＦＴ３６５のゲート電位は、データライン３１０の電位が基準電位のとき、駆動用ＴＦＴ３６５の閾値電圧（−Ｖｔｈ）に対応した値（＋ＶＤＤ−Ｖｔｈ）となる。そして、データライン３１０の電位がその基準電位から変化すれば、駆動用ＴＦＴ３６５の閾値電位に関係なく、その変化に対応した電位が駆動用ＴＦＴ３６５のゲート端子に印加される。
【００１１】
そこで、基準電位より所望のゲート電位に対応した電圧をデータライン３１０に与え、セレクトライン３２０をＨｉｇｈ状態（電位がＨｉｇｈの状態）とする。このとき、駆動用ＴＦＴ３６５のゲート端子電位が、所望のゲート電位と閾値電圧との差（所望のゲート電位−閾値電位）に対応した電位に維持される。これで、画素の選択期間を終了する。
【００１２】
このように、図２５に示す画素回路を用いれば、駆動用ＴＦＴ３６５の閾値電位のばらつきを補償し、駆動用ＴＦＴ３６５のゲート端子へ上記閾値電位のばらつきを補償した電位（所望のゲート電位−閾値電位に対応した電位）を与えることができる。
【００１３】
一方、強誘電性液晶を時間分割階調表示する方法として、特許文献２（特表平９−５１１５８９号公報）に示された駆動方法の駆動タイミングを図２６に示す。図２６で示す駆動タイミングを実現するための行波形（行電極に印加される電圧の波形）および列波形（列電極に印加される電圧の波形）を図２７に示す。
【００１４】
図２６は横軸が時間であり、縦軸が行番号である。図２６の記号『Ｓ』は、その記号に対応する行番号の行波形（図２７に示す）において、その記号に対応する時間が、その行電極に電圧（ストローブパルス）Ｖｓ（正確には電圧０と電圧Ｖｓ）が印加されてその行電極が選択される選択期間（特許文献２におけるストローブの部分に相当、書き込み時間ともいう）であることを示している。記号『ｂ』は、その記号に対応する行番号の行波形（図２７に示す）において、その記号に対応する時間が、その行に電圧（消去パルス）−Ｖｂが印加されてその行がブランキング（消去）されるブランキング期間であることを示している。
【００１５】
各画素では、表示期間の先頭部分である書き込み期間にデータが書き込まれてそのデータに対応する表示が行われ、その後、ブランキングされるまでその表示が継続される。例えば、行番号１の画素は、時間１で、選択されてデータ（このデータをＢ２とする）の書き込みがなされ、時間１５でブランキングされる。そして、行番号１の画素は、時間２２で再度選択されてデータ（このデータをＢ１とする）の書き込みがなされ、時間２９でブランキングされる。
【００１６】
即ち、最初の書き込み期間（時間１）に書き込まれたデータＢ２は、時間１〜時間１４までの１４単位時間表示される。次の書き込み期間（時間２２）に書き込まれたデータＢ１は、時間２２〜時間２８までの７単位時間（選択期間）にわたって表示される。従って、非同期ブランキングを用いることで、データＢ２の重み：データＢ１の重みを２：１とした時間分割階調表示が可能となる。
【００１７】
また、このデータＢ２，Ｂ１は、図２７に示す列波形として、データライン（列電極）に供給される。そこで、データＢ２を奇数番目の時間に発生させ、データＢ１を偶数番目の時間に発生させ、ある行番号（例えば１）の行にデータＢ１およびＢ２を印加するタイミングをそれぞれ２単位時間ずつ遅らせて次の行番号（例えば２）の行にデータＢ１およびＢ２を印加するタイミングとする。
【００１８】
このようにすると、１つのデータラインを共有する複数の画素へデータＢ２とデータＢ１を書き込むタイミングがお互いに重なり合わないようにできる（本明細書では、このようなタイミングで時間分割階調駆動することを、「時間多重階調駆動」と記す）。
【００１９】
このように、図２６に示す駆動方法を用いれば、非同期ブランキングを用いることで時間多重階調駆動を実現することができる。
【００２０】
また、特許文献３には、複数の走査ラインと少なくとも１つのデータラインとの組み合わせに対応して設けられた有機ＥＬ素子と、離散的に選択されている上記複数の走査ラインのうちの現在選択されている走査ラインに対応する有機ＥＬ素子へ、次に指示データが供給されるまでの表示期間における表示を示す指示データを、当該有機ＥＬ素子に対応するデータラインを介して供給する駆動手段とを備える表示装置が開示されている。さらに、特許文献３には、上記表示装置を構成する画素回路に対し、前記有機ＥＬ素子に加えて、各指示データが出力されるデータラインによって選択されるＴＦＴと、選択されたＴＦＴを通して各指示データが印加されるコンデンサと、このコンデンサの電位によってソース−ドレイン抵抗が変化することで電源ラインから有機ＥＬ素子へ流れる電流を設定する駆動ＴＦＴとを設けることが開示されている（特許文献３の図２参照）。
【００２１】
また、特許文献４には、階調数Ｒ（Ｒは２以上の整数）で階調表示が可能なメモリ性とｍ本の走査電極とを有するマトリックス型表示装置において、上記の走査電極を１フレーム期間内にｎ（ｎは２以上の整数）回走査し、第１，第２，…，第ｎの表示期間の時間比がＸ：ＲＸ：…：Ｒn-1 Ｘ（Ｘは正の整数）となるように時分割表示を行うマトリックス型表示装置の駆動方法が開示されている。
【特許文献１】特表２００２−５１４３２０号公報（国際公開日：１９９８年１０月２９日）
【特許文献２】特表平９−５１１５８９号公報（国際公開日：１９９５年１０月１９日）
【特許文献３】特開２００４−４５０１号公報（公開日：２００４年１月８日）
【特許文献４】特開平９−１２７９０６号公報（公開日：１９９７年５月１６日）
【非特許文献１】“4.0-in. TFT-OLED Displays and a Novel Digital Driving Method”、SID'00 Digest、pp.924-927、半導体エネルギー研究所（２０００年公開）
【非特許文献２】“Continuous Grain Silicon Technology and Its Applications for Active Matrix Display”、AM-LCD 2000 、pp.25-28、半導体エネルギー研究所（２０００年公開）
【非特許文献３】“Polymer Light-Emitting Diodes for use in Flat panel Display”、AM-LCD 2001、pp.211-214、半導体エネルギー研究所（２００１年公開）
【発明の開示】
【発明が解決しようとする課題】
【００２２】
しかしながら、図２５に示す特許文献１の画素回路では、各選択期間の初めに駆動用ＴＦＴ３６５の閾値電位のばらつき補償を行う期間が必要である。その補償を行う期間には、データライン３１０に基準電位を与える必要があり、データライン３１０が占有される。そのため、データライン３１０に対して表示データに応じた所望の電圧を供給することができない。
【００２３】
閾値電圧のばらつき補償を行わない表示装置であれば、選択期間は、表示データに応じた所望の電圧をデータライン３１０に供給する期間だけで構成される。しかしながら、図２５に示す特許文献１の画素回路では、上述したように、表示データに応じた所望の電圧をデータライン３１０に供給する期間とは別に、各選択期間の最初に閾値電圧のばらつき補償を行う期間を設ける必要がある。このため、図２５に示す構成の画素回路では、データライン３１０が占有される期間（即ち選択期間）が、閾値電圧のばらつき補償を行う期間の分だけ長くなる。その結果、１フレーム期間内に存在しうる選択期間の数が少なくなり、１つの駆動回路で多くのセレクトラインを駆動できないという問題がある。
【００２４】
また、特許文献３の表示装置では、指示データの１つとしてブランキング信号を与える必要があるので、表示に使える指示データ数が減ってしまい、指示データのうち最大の重みを持った指示データの重みが大きくなり、動画偽輪郭の発生を抑えるのが困難となるうという問題がある。
【００２５】
なお、特許文献２や特許文献４の駆動方法は、指示データを書き込む直前に必ずブランキング期間を設けている。このため、ブランキング期間の総和が長くなる（即ち非発光期間の比率が高くなる）という課題がある。
【００２６】
そこで、本発明の第１の目的は、選択期間を長くすることなく、駆動用トランジスタの閾値電圧のばらつきに起因する輝度のむらを補償することができる表示装置およびその駆動方法を提供することにある。
【００２７】
また、特許文献３の表示装置では、ブランキング信号をソース配線に供給することでブランキングを行っているため、指示データの１つとしてブランキング信号を与える必要がある。これにより、指示データの１つが、常に重み「０」となってしまい、表示に使えないので、表示に使える指示データ数が減ってしまう。それゆえ、表示に使える指示データの重みをその分大きくする必要がある。このため、最も重みの重い指示データの重みが大きくなり、動画偽輪郭が目立ちやすくなるという問題を招く。なお、特許文献１には、ブランキングについては、何ら開示も示唆もされていない。
【００２８】
そこで、本発明の第２の目的は、ブランキング信号をソース配線に供給することなくブランキングを行うことができ、その結果、動画偽輪郭の発生を低く抑えることができる表示装置を提供することにある。
【００２９】
また、特許文献２や特許文献４の時間多重階調駆動方法では、選択期間毎にブランキング期間が必要となる。このため、１フレーム期間に存在するブランキング期間の割合が多く、その分だけ表示期間（電気光学素子が表示データに応じて制御された状態）の割合が少ない。したがって、高い平均輝度が得られないか、あるいは電気光学素子の寿命が短くなるという問題がある。
【００３０】
なお、特許文献１には、ブランキング期間については、何ら開示も示唆もされていない。
【００３１】
そこで、本発明の第３の目的は、１フレーム期間に存在する表示期間の割合を大きくすることができ、その結果として電気光学素子の長寿命化や輝度の向上を図ることができる表示装置および駆動方法を提供することにある。
【課題を解決するための手段】
【００３２】
１）本発明に係る表示装置は、上記の課題を解決するために、走査信号が供給される複数のゲート配線と、表示のためのデータが供給される少なくとも１つのソース配線と、上記複数のゲート配線と上記少なくとも１つのソース配線との組み合わせに対応して設けられ、電源から供給される電流によって駆動される電気光学素子と、上記ゲート配線に供給された走査信号によって導通が制御され、導通時に上記ソース配線からのデータを出力する第１のスイッチ用トランジスタと、上記電源と上記電気光学素子との間に介在し、上記電源から上記電気光学素子への電流の供給を、第１のスイッチ用トランジスタから出力されたデータに応じて制御する駆動用トランジスタと、上記電気光学素子の表示を消去するブランキングを行うブランキング手段と、上記ゲート配線と並行して設けられ、上記ブランキング手段を制御する制御配線と、上記ブランキングが行われているブランキング期間に、上記駆動用トランジスタの閾値電圧のばらつきを補償するために、上記駆動用トランジスタのゲート端子とソース端子またはドレイン端子とを短絡させる第２のスイッチ用トランジスタとを備えることを特徴としている。
【００３３】
上記構成によれば、上記ブランキングが行われているブランキング期間に、第２のスイッチ用トランジスタをＯＮ状態として上記駆動用トランジスタのゲート端子とソース端子またはドレイン端子とを短絡させることで、上記駆動用トランジスタのゲート端子とソース端子またはドレイン端子との電位差（ゲート・ソース間電位またはゲート・ドレイン間電位）を駆動用トランジスタの閾値電圧に等しくすることができる。これにより、電気光学素子に駆動電流が流れる時に、駆動用トランジスタのゲート端子とソース端子またはドレイン端子との間の電位差は、その閾値電位に依存することなく、ソース配線に供給されるデータに対応した電位だけ閾値電位から変化した電位となる。それゆえ、駆動用トランジスタを流れる電流は、その閾値電位に依らず、ソース配線に供給されるデータに対応した電流値となる。その結果、駆動用トランジスタの閾値電位のばらつきに起因する輝度のむらが補償され、輝度のむらのない表示を行うことができる。
【００３４】
そして、上記構成では、駆動用トランジスタの閾値電位のばらつきの補償を、特許文献１の図２５に示す画素回路のように各選択期間の初めに行うのではなく、選択期間外の非表示期間であるブランキング期間に行う。そのため、各選択期間に閾値電圧のばらつき補償を行う期間を設ける必要がなく、各選択期間の全体を表示期間として利用できる。したがって、特許文献１の構成と比較して、選択期間を短くすることができる。その結果、より多くのゲート配線に対応した駆動用トランジスタを１つの走査信号供給手段（ゲートドライバ）で駆動することができる。したがって、例えば１つの走査信号供給手段でより大きいサイズの表示装置を駆動することができる。
【００３５】
以上のように、上記構成によれば、第１の目的を達成することができる。
【００３６】
さらに、上記構成によれば、制御配線によってブランキング手段を制御してブランキングを行うことができるので、電気光学素子を消去状態とするブランキング信号を駆動回路からソース配線に供給することなく、ブランキングを行う構成を実現することも可能である。そのような構成とした場合、全ての指示データを表示に利用することができるので、各指示データのうち最も重みの大きな指示データの重みを小さくすることができる。その結果、動画偽輪郭の発生を抑制することができる。したがって、上記構成によれば、第１の目的に加えて第２の目的も達成できる。
【００３７】
なお、本明細書において、「選択期間」とは、特定の電気光学素子の表示状態を変更するためにソース配線が占有されている期間、またはゲート配線がオン電圧を供給している期間を指す。
【００３８】
２）本発明に係る表示装置において、上記ブランキング手段は、上記駆動用トランジスタと上記電気光学素子との間に挿入され、上記制御配線により制御されて駆動用トランジスタから上記電気光学素子へ流れる電流を止める第３のスイッチ用トランジスタから構成されることが好ましい。
【００３９】
上記構成によれば、制御配線によって第３のスイッチ用トランジスタを制御することによってブランキング（駆動用トランジスタから電気光学素子へ流れる電流を停止させる）動作を行うことができるので、特許文献３に記載されているブランキングを行う手段（ブランキング信号をソース配線へ供給する手段）とは異なり、電気光学素子を消去状態とする信号（ブランキング信号）を駆動回路からソース配線に供給することなく、ブランキングを行うことができる。この結果、指示データの有効利用を図ることができ、各指示データのうち最も重みの大きな指示データの重みを小さくすることができる。その結果、動画偽輪郭の発生を抑制することができる。したがって、上記構成によれば、第１の目的に加えて第２の目的も達成できる。
【００４０】
３）本発明に係る表示装置は、好ましくは、上記の第３のスイッチ用トランジスタおよび制御配線を含む表示装置において、上記駆動用トランジスタのゲート端子とソース端子またはドレイン端子との間の電位差を保持するための電位差保持手段をさらに備え、第３のスイッチ用トランジスタは、上記駆動用トランジスタの閾値電圧のばらつきを補償するために、上記第２のスイッチ用トランジスタがＯＮ状態である期間に、ＯＮ状態からＯＦＦ状態に移行して、上記駆動用トランジスタから上記電気光学素子へ流れる電流を止める構成である。
【００４１】
上記構成によれば、第２のスイッチ用トランジスタがＯＮ状態になると、上記駆動用トランジスタのゲート端子が、ソース端子またはドレイン端子と短絡される。次いで、この状態で第３のスイッチ用トランジスタがＯＮ状態からＯＦＦ状態に移行して上記駆動用トランジスタから上記電気光学素子へ流れる電流が止まると、駆動用トランジスタのゲート端子とソース端子またはドレイン端子との間の電位差（ゲート・ソース間電位またはゲート・ドレイン間電位）が徐々に変化し、駆動用トランジスタがＯＮ状態からＯＦＦ状態に移行する。これにより、駆動用トランジスタのゲート端子とソース端子またはドレイン端子との間の電位差（ゲート・ソース間電位またはゲート・ドレイン間電位）は、閾値電位に等しくなる。その後、第２のスイッチ用トランジスタがＯＦＦ状態となっても、この駆動用トランジスタの閾値電圧に等しい電位差は電位差保持手段によって保持される。これにより、電気光学素子に駆動電流が流れる時に、駆動用トランジスタのゲート端子とソース端子またはドレイン端子との間の電位差（ゲート・ソース間電位またはゲート・ドレイン間電位）は、その閾値電位に依存することなく、ソース配線に供給されるデータに対応した電位だけ閾値電位から変化した電位となる。それゆえ、駆動用トランジスタを流れる電流は、その閾値電位に依らず、ソース配線に供給されるデータに対応した電流値となる。その結果、駆動用トランジスタの閾値電位のばらつきに起因する輝度のむらが補償され、輝度のむらのない表示を行うことができる。
【００４２】
４）本発明に係る表示装置は、好ましくは、上記電位差保持手段を備える表示装置において、上記電位差保持手段は、駆動用トランジスタのゲート端子に一端が接続され、駆動用トランジスタのソース端子またはドレイン端子に他端が接続された第１のコンデンサと、駆動用トランジスタのゲート端子に一端が接続され、第１のスイッチ用トランジスタに他端が接続された第２のコンデンサとを含み、上記第２のスイッチ用トランジスタがＯＮ状態である期間に、上記第２のコンデンサの他端を所定電位配線に接続するための第４のスイッチ用トランジスタがさらに備えられている構成である。
【００４３】
上記構成によれば、第１のスイッチ用トランジスタがＯＦＦ状態であるときに、第４のスイッチ用トランジスタをＯＮ状態とし、第２のコンデンサの他端に所定電位配線から所定電位を与えると同時に、第２のスイッチ用トランジスタをＯＮ状態として、駆動用トランジスタのゲート端子とドレイン端子（またはソース端子）との間を短絡することができる。このとき、第３のスイッチ用トランジスタがＯＮ状態なので、駆動用トランジスタのゲート電位はＯＮ電位となる。
【００４４】
その後、第３のスイッチ用トランジスタをＯＦＦ状態とすることにより、駆動用トランジスタのゲート・ソース間電位（またはゲート・ドレイン間電位）は徐々に変化し、駆動用トランジスタはＯＮ状態からＯＦＦ状態となる。
【００４５】
そして、第２のスイッチ用トランジスタをＯＦＦ状態とし、第４のスイッチ用トランジスタもＯＦＦ状態とすることで、第２のコンデンサの他端の電位が上記所定電位であるときに、駆動用トランジスタのゲート・ソース間電位（またはゲート・ドレイン間電位）が閾値電位に等しくなるように設定できる。そして、このときに設定された電位は、第１のコンデンサおよび第２のコンデンサによって保持される。
【００４６】
その後、第１のスイッチ用トランジスタをＯＮ状態とし、ソース配線から第２のコンデンサの他端に対して、その所定電位を基準とした所望の電位（表示データに応じた電位）を与えれば、駆動用トランジスタの閾値電位に依らず駆動用トランジスタの出力電流を表示データに応じた電流値に設定できる。
【００４７】
以上のように、上記構成によれば、選択期間外の非表示期間であるブランキング期間に第２のコンデンサへ所定電位を与えて、駆動用トランジスタの閾値のばらつきを補償することができる。
【００４８】
本発明に係る表示装置は、好ましくは、上記電位差保持手段を備える表示装置において、上記電位差保持手段は、駆動用トランジスタのゲート端子に一端が接続され、駆動用トランジスタのソース端子またはドレイン端子に他端が接続された第１のコンデンサを含み、駆動用トランジスタのゲート端子に一端が接続され、第１のスイッチ用トランジスタに他端が接続された第２のコンデンサと、上記第２のスイッチ用トランジスタがＯＮ状態である期間に、上記第２のコンデンサの他端を上記駆動用トランジスタのゲート端子に接続するための第５のスイッチ用トランジスタとがさらに備えられている構成である。
【００４９】
上記構成によれば、第１のスイッチ用トランジスタがＯＦＦ状態であるときに、第５のスイッチ用トランジスタをＯＮ状態とし、第２のコンデンサの他端を駆動用トランジスタのゲート端子に接続すると同時に、第２のスイッチ用トランジスタをＯＮ状態として、駆動用トランジスタのゲート端子とドレイン端子（またはソース端子）との間を短絡することができる。このとき、第３のスイッチ用トランジスタがＯＮ状態なので、駆動用トランジスタのゲート電位はＯＮ状態となり、第２のコンデンサの両端の電位は所定電位（例えば電源電位）となる。この第２のコンデンサの両端の電位は、第５のスイッチ用トランジスタがＯＦＦ状態となった後も保持される。
【００５０】
その後、第３のスイッチ用トランジスタをＯＦＦ状態とすることにより、駆動用トランジスタのゲート・ソース間電位（またはゲート・ドレイン間電位）は徐々に変化し、駆動用トランジスタはＯＮ状態からＯＦＦ状態となる。
【００５１】
その後、第２のスイッチ用トランジスタおよび第５のスイッチ用トランジスタをＯＦＦ状態とする。このことにより、上記期間に第２のコンデンサの他端に供給された所定電位（例えば電源電位）を第２のコンデンサの他端に供給すれば、駆動用トランジスタのゲート電位が閾値電位となるように設定できる。そして、このときに設定された電位は、第５のスイッチ用トランジスタがＯＦＦ状態となった後も第１のコンデンサによって保持される。
【００５２】
その後、第１のスイッチ用トランジスタをＯＮ状態とし、ソース配線から第２のコンデンサの他端に対して、その所定電位を基準とした所望の電位（表示データに応じた電位）を与えれば、駆動用トランジスタの閾値電位に依らず駆動用トランジスタの出力電流を表示データに応じた電流値に設定できる。。
【００５３】
以上のように、上記構成によれば、選択期間外の非表示期間であるブランキング期間に第２のコンデンサへ所定電位を与えて、駆動用トランジスタの閾値のばらつきを補償することができる。
【００５４】
本発明に係る表示装置は、好ましくは、上記電位差保持手段を備える表示装置において、上記電位差保持手段は、駆動用トランジスタのゲート端子に一端が接続され、駆動用トランジスタのソース端子またはドレイン端子に他端が接続された第１のコンデンサを含み、駆動用トランジスタのゲート端子に一端が接続され、第１のスイッチ用トランジスタに他端が接続された第２のコンデンサがさらに備えられ、上記第１のスイッチ用トランジスタは、上記第３のスイッチ用トランジスタがＯＦＦ状態である期間に、上記第２のコンデンサの他端をソース配線に接続して、上記第２のコンデンサの電荷を設定するようになっている構成である。
【００５５】
上記構成によれば、第１のスイッチ用トランジスタがＯＦＦ状態であるときに、第２のスイッチ用トランジスタをＯＮ状態とすることで、駆動用トランジスタのゲート端子とドレイン端子（またはソース端子）との間を短絡することができる。このとき、第３のスイッチ用トランジスタがＯＮ状態なので、駆動用トランジスタのゲート電位はＯＮ状態となる。
【００５６】
その後、第３のスイッチ用トランジスタをＯＦＦ状態とすることにより、駆動用トランジスタのゲート・ソース間電位（またはゲート・ドレイン間電位）は徐々に変化し、駆動用トランジスタはＯＮ状態からＯＦＦ状態となる。
【００５７】
また、第１のスイッチ用トランジスタをＯＮ状態とし、第２のコンデンサの他端をソース配線に接続すると同時に、第２のスイッチ用トランジスタをＯＮ状態とすることで、第２のコンデンサの電荷が設定できる。その後、第１のスイッチ用トランジスタをＯＦＦ状態とすることで、第２のコンデンサに上記時点の電位差を保持させる。
【００５８】
その後、第２のスイッチ用トランジスタをＯＦＦ状態とする。このことにより、上記期間に第２のコンデンサの他端に供給された所定電位（例えば電源電位）を第２のコンデンサの他端に供給すれば、駆動用トランジスタのゲート電位が閾値電位となるように設定できる。そして、このときに設定された電位は、第１のコンデンサによって保持される。
【００５９】
その後、第１のスイッチ用トランジスタをＯＮ状態とし、ソース配線から第２のコンデンサの他端に対して、その所定電位を基準とした所望の電位（表示データに応じた電位）を与えれば、駆動用トランジスタの閾値電位に依らず駆動用トランジスタの出力電流を表示データに応じた電流値に設定できる。
【００６０】
以上のように、上記構成によれば、選択期間外の非表示期間であるブランキング期間に第２のコンデンサへ所定電位を与えて、駆動用トランジスタの閾値のばらつきを補償することができる。
【００６１】
さらに、上記構成によれば、第４のスイッチ用トランジスタが不要となり、画素回路当たりのトランジスタの数を少なくできる。その結果、高開口率化および高精細化を図ることができる。
【００６２】
本発明に係る表示装置は、好ましくは、上記ソース配線に対して、上記ソース配線を共用する各駆動用トランジスタの出力状態を指示するための指示データを、上記ソース配線を共用する駆動用トランジスタ１つにつきＡ個（Ａは２以上の整数）ずつ供給する指示データ供給手段をさらに備え、上記第１のスイッチ用トランジスタは、上記走査信号に従って、上記ソース配線に出力された指示データの中から上記駆動用トランジスタに対応した指示データを選択して駆動用トランジスタに供給し、それによって上記電気光学素子の表示状態を１フレーム期間にＡ回設定するものである構成である。
【００６３】
上記構成によれば、時間多重階調駆動により階調表示が可能な表示装置を提供できる。また、１フレーム期間と、各指示データに対応する駆動期間の長さの合計との間に差があっても、ゲート配線と並行して設けられた制御配線を制御することでブランキングを行い、このブランキングの期間によってその差を埋めて時間多重階調駆動を実現できる。したがって、ゲート配線の本数や電気光学素子の構成等の制限を取り除き、表示装置の設計の自由度を確保できる。
【００６４】
本発明に係る表示装置は、好ましくは、上記の指示データ供給手段を備える構成において、上記ブランキング期間が、特定の指示データの表示期間の後に設定されている構成である。
【００６５】
上記構成によれば、１フレーム期間に複数回のブランキング期間が必要な特許文献２や特許文献４の時間多重階調駆動方法と比較して、１フレーム期間に占めるブランキング期間の割合を少なく、すなわち１フレーム期間に占める表示期間の割合を多くすることができる。その結果、１フレーム全体での輝度を従来の時間多重階調駆動方法と同一にする場合、表示期間の割合が多い分だけ１フレーム内の表示期間の輝度を相対的に低く設定でき、電気光学素子の長寿命化を図ることができる。また、１フレーム内の表示期間の輝度を従来の時間多重階調駆動方法と同一にすれば、１フレーム全体での輝度を相対的に高くすることができる。したがって、上記構成によれば、第１の目的に加えて第３の目的も達成できる。
【００６６】
本発明に係る表示装置は、上記の課題を解決するために、上記指示データ供給手段は、上記指示データのうち、異なる複数のゲート配線に対応する同一番号の指示データが、一定周期でソース配線に供給するようになっており、
Ａ個の指示データの重みをそれぞれＷ１〜Ｗａ（Ｗ１〜Ｗａは１以上の整数）とするとき、重みＷ１〜Ｗａ−１が、
ＭＯＤ（Ｗ１，Ａ）≠０
ＭＯＤ（Ｗ１＋Ｗ２，Ａ）≠０
ＭＯＤ（Ｗ１＋Ｗ２，Ａ）≠ＭＯＤ（Ｗ１，Ａ）
ＭＯＤ（Ｗ１＋Ｗ２＋Ｗ３，Ａ）≠０
ＭＯＤ（Ｗ１＋Ｗ２＋Ｗ３，Ａ）≠ＭＯＤ（Ｗ１，Ａ）
ＭＯＤ（Ｗ１＋Ｗ２＋Ｗ３，Ａ）≠ＭＯＤ（Ｗ１＋Ｗ２，Ａ）
・・・
ＭＯＤ（Ｗ１＋・・・＋Ｗａ−１，Ａ）≠ＭＯＤ（Ｗ１＋・・・＋Ｗａ−２，Ａ）
（但し、ＭＯＤ（ｘ，ｙ）はｘをｙで割った余りを指す）
となるように設定され、重みＷａが、
Ｗａ＝（表示したい階調数）−（Ｗ１＋・・・＋Ｗａ−１）−１
となるように設定され、ゲート配線数をｎとするとき、上記駆動用トランジスタから電気光学素子へ流れる電流を止める時間Ｗｂが、
Ｗｂ＝ｎ×Ａ−（Ｗ１＋・・・＋Ｗａ）×ｍ
（ｍは１以上の整数であってＡの倍数ではない整数）
となるように設定されていることを特徴としている。
【００６７】
上記構成によれば、指示データの個数をＡ個（Ａは２以上の整数）、各指示データＢ１〜Ｂａの重みをＷ１〜Ｗａ（Ｗ１〜Ｗａは１以上の整数）とするとき、
ＭＯＤ（Ｗ１，Ａ）≠０
ＭＯＤ（Ｗ１＋Ｗ２，Ａ）≠０
ＭＯＤ（Ｗ１＋Ｗ２，Ａ）≠ＭＯＤ（Ｗ１，Ａ）
ＭＯＤ（Ｗ１＋Ｗ２＋Ｗ３，Ａ）≠０
ＭＯＤ（Ｗ１＋Ｗ２＋Ｗ３，Ａ）≠ＭＯＤ（Ｗ１，Ａ）
ＭＯＤ（Ｗ１＋Ｗ２＋Ｗ３，Ａ）≠ＭＯＤ（Ｗ１＋Ｗ２，Ａ）
・・・
ＭＯＤ（Ｗ１＋・・・＋Ｗａ−１，Ａ）≠ＭＯＤ（Ｗ１＋・・・＋Ｗａ−２，Ａ）
となるよう各指示データＢ１〜Ｂａの重みＷ１〜Ｗａ−１を決定する（但し、ＭＯＤ（ｘ，ｙ）はｘをｙで割った余りを指す）。
【００６８】
また、Ｗａは
Ｗａ＝（表示したい階調数）−（Ｗ１＋・・・＋Ｗａ−１）−１
と決める。このとき、ゲート配線数をｎとするとき上記駆動用トランジスタから電気光学素子へ流れる電流を止める時間Ｗｂは、
Ｗｂ＝ｎ×Ａ−（Ｗ１＋・・・＋Ｗａ）×ｍ
（ｍは１以上の整数であってＡの倍数ではない整数）となるよう設定する。
【００６９】
そして、ソース配線Ｇｉへ第１のゲート配線に対応した画素の指示データＢ１〜Ｂａを与えるタイミングを、時間０〜ｔ１，Ｗ１×ｍ×ｔ１〜（Ｗ１×ｍ＋１）×ｔ１，・・・，（Ｗ１＋・・・＋Ｗａ−１）×ｍ×ｔ１〜（（Ｗ１＋・・・＋Ｗａ−１）×ｍ＋１）×ｔ１とする。
【００７０】
そして、次のゲート配線Ｇｉ＋１に対応した画素の指示データＢ１〜Ｂａを与えるタイミングを上記タイミングより時間Ａ×ｔ１遅らせる。
【００７１】
このことにより、１つのソース配線を共用する複数の駆動用トランジスタへ供給する指示データのタイミングがお互いに重ならないよう駆動できる（即ち、時間多重階調駆動ができる）。
【００７２】
また、時間（Ｗ１＋・・・＋Ｗａ）×ｍ×ｔ１〜ｎ×Ａ×ｔ１にかけ、上記第２のスイッチ用トランジスタを制御し、上記駆動用トランジスタから上記電気光学素子へ流れる電流を止める。
【００７３】
このことにより、
（ゲート配線数ｎ）×（指示データ数Ａ）
と
表示階調数（Ｗ１＋・・・＋Ｗａ＋１）×ｍ
の差を埋め、１フレーム期間に占めるブランキング期間の長さをＷｂ×ｔ１とした、ブランキング期間の割合を少なくした表示装置を実現できる。
【００７４】
このように、１フレーム期間に複数回のブランキング期間が必要な特許文献２や特許文献４の時間多重階調駆動方法と比較して、１フレーム期間に占めるブランキング期間の割合を少なく、すなわち１フレーム期間に占める表示期間の割合を多くすることができる。その結果、１フレーム全体での輝度を従来の時間多重階調駆動方法と同一にする場合、表示期間の割合が多い分だけ１フレーム内の表示期間の輝度を相対的に低く設定でき、電気光学素子の長寿命化を図ることができる。また、１フレーム内の表示期間の輝度を従来の時間多重階調駆動方法と同一にすれば、１フレーム全体での輝度を相対的に高くすることができる。したがって、上記構成によれば、第３の目的を達成できる。
【００７５】
本発明に係る駆動方法は、上記の課題を解決するために、走査信号が供給される複数のゲート配線と、表示のためのデータが供給される少なくとも１つのソース配線と、上記複数のゲート配線と上記少なくとも１つのソース配線との組み合わせに対応して設けられ、電源から供給される電流によって駆動される電気光学素子と、上記ゲート配線に供給された走査信号によって導通が制御され、導通時に上記ソース配線からのデータを出力する第１のスイッチ用トランジスタと、上記電源と上記電気光学素子との間に介在し、上記電源から上記電気光学素子への電流の供給を、第１のスイッチ用トランジスタから出力されたデータに応じて制御する駆動用トランジスタと、上記駆動用トランジスタのゲート端子とソース端子またはドレイン端子との間に配置された第２のスイッチ用トランジスタとを備える表示装置の駆動方法であって、第２のスイッチ用トランジスタをＯＮ状態にした後、第２のスイッチ用トランジスタがＯＮ状態である期間に、上記電気光学素子の表示を消去するブランキングを行うことで、上記駆動用トランジスタの閾値電圧のばらつきを補償することを特徴としている。
【００７６】
上記方法によれば、第２のスイッチ用トランジスタがＯＮ状態になると、上記駆動用トランジスタのゲート端子が、ソース端子またはドレイン端子と短絡される。次いで、第２のスイッチ用トランジスタがＯＮ状態である期間に、上記電気光学素子の表示を消去するブランキングを行うことで、駆動用トランジスタのゲート端子とソース端子またはドレイン端子との間の電位差（ゲート・ソース間電位またはゲート・ドレイン間電位）を閾値電位に等しくして、上記駆動用トランジスタの閾値電圧のばらつきを補償することができる。その結果、駆動用トランジスタの閾値電位のばらつきに起因する輝度のむらが補償され、輝度のむらのない表示を行うことができる。
【００７７】
そして、上記方法では、駆動用トランジスタの閾値電位のばらつきの補償を非表示期間であるブランキング期間に行うため、各選択期間の全体を表示期間として利用でき、選択期間を短くすることができる。その結果、より多くのゲート配線に対応した駆動用トランジスタを１つの走査信号供給手段（ゲートドライバ）で駆動することができる。
【００７８】
以上のように、上記方法によれば、第１の目的を達成することができる。
【００７９】
本発明に係る駆動方法は、上記の課題を解決するために、走査信号が供給される複数のゲート配線と、表示のためのデータが供給される少なくとも１つのソース配線と、上記複数のゲート配線と上記少なくとも１つのソース配線との組み合わせに対応して設けられ、電源から供給される電流によって駆動される電気光学素子と、上記ゲート配線に供給された走査信号によって導通が制御され、導通時に上記ソース配線からのデータを出力する第１のスイッチ用トランジスタと、上記電源と上記電気光学素子との間に介在し、上記電源から上記電気光学素子への電流の供給を、第１のスイッチ用トランジスタから出力されたデータに応じて制御する駆動用トランジスタとを備える表示装置の駆動方法であって、上記ソース配線に対して、上記ソース配線を共用する各駆動用トランジスタの出力状態を指示するための指示データを、上記ソース配線を共用する駆動用トランジスタ１つにつきＡ個（Ａは２以上の整数）ずつ供給し、上記ゲート配線に対して走査信号を供給することで、上記第１のスイッチ用トランジスタに、上記ソース配線に出力された指示データの中から上記駆動用トランジスタに対応した指示データを選択させて駆動用トランジスタに供給させ、それによって上記電気光学素子の表示状態を１フレーム期間にＡ回設定し、上記指示データのうち特定の指示データの表示期間の後に、上記ゲート配線と並行して設けられた制御配線によりブランキング手段を制御して電気光学素子の表示を消去するブランキングを行うことを特徴としている。
【００８０】
上記構成によれば、制御配線によってブランキング手段を制御してブランキングを行うことができるので、電気光学素子を消去状態とするブランキング信号を駆動回路からソース配線に供給することなく、ブランキングを行う構成を実現することも可能である。そのような構成とした場合、全ての指示データを表示に利用することができるので、各指示データのうち最も重みの大きな指示データの重みを小さくすることができる。その結果、動画偽輪郭の発生を抑制することができる。したがって、上記方法によれば、第２の目的が達成できる。
【００８１】
上記方法によれば、１フレーム期間に占める表示期間の割合を多くすることができる。その結果、１フレーム全体での輝度を従来の時間多重階調駆動方法と同一にする場合、表示期間の割合が多い分だけ１フレーム内の表示期間の輝度を相対的に低く設定でき、電気光学素子の長寿命化を図ることができる。また、１フレーム内の表示期間の輝度を従来の時間多重階調駆動方法と同一にすれば、１フレーム全体での輝度を相対的に高くすることができる。したがって、上記方法によれば、第３の目的を達成できる。
【発明の効果】
【００８２】
以上のように、本発明によれば、選択期間を長くすることなく、駆動用トランジスタの閾値電圧のばらつきに起因する輝度のむらを補償することができる表示装置およびその駆動方法を提供することができる。
【００８３】
また、本発明によれば、ブランキング信号をソース配線に供給することなくブランキングを行う構成が実現可能であり、そのような構成とした場合、指示データを総て表示に使え、最も重みの重い指示データの重みを小さくし、動画偽輪郭の発生を抑制できる表示装置を提供することができる。
【００８４】
また、本発明によれば、１フレーム期間に存在する表示期間の割合を大きくすることができ、その結果として電気光学素子の長寿命化や輝度の向上を図ることができる表示装置および駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００８５】
本発明の実施の形態について、図１〜図２４に基づいて以下に実施の形態１〜４として説明する。
【００８６】
本発明に用いられる駆動用トランジスタやスイッチ用トランジスタ（スイッチング素子）は、低温ポリシリコンＴＦＴやＣＧ（Continuous Grain；連続粒界）シリコンＴＦＴなどで構成できる。以下の実施の形態１〜４では、駆動用トランジスタやスイッチ用トランジスタとしてＣＧシリコンＴＦＴを用いることとする。
【００８７】
ここで、ＣＧシリコンＴＦＴの構成は、例えば非特許文献１に発表されている。ＣＧシリコンＴＦＴの製造プロセスは、例えば非特許文献２に発表されている。すなわち、ＣＧシリコンＴＦＴの構成およびその製造プロセスは何れも公知であるため、ここではその詳細な説明は省略する。
【００８８】
また、本実施の形態で用いる電気光学素子である有機ＥＬ素子についても、その構成は、例えば非特許文献３に発表されており公知であるため、ここではその詳細な説明は省略する。
【００８９】
〔実施の形態１〕
本発明の実施の一形態に係る表示装置について、図１〜図１１に基づいて説明すれば、以下の通りである。
【００９０】
図２に示すように、本実施形態に係る表示装置１は、マトリクス状に配された複数の画素回路Ａｉｊ（ｉ＝１，２，…，ｎ；ｊ＝１，２，…，ｍ；ｍおよびｎは２以上の整数）と、画素回路Ａｉｊに接続された複数のゲート配線Ｇｉと、ゲート配線Ｇｉと並行して設けられ、かつ画素回路Ａｉｊに接続された複数の制御配線Ｒｉと、これらゲート配線Ｇｉおよび制御配線Ｒｉと交差するように配置され、かつ画素回路Ａｉｊに接続された複数のソース配線Ｓｊと、ゲート配線Ｇｉを駆動するゲートドライバ回路３ａ，３ｂと、ソース配線Ｓｊを駆動するソースドライバ回路（指示データ供給手段）２と、図示しないコントロール回路とを有している。この場合、画素回路Ａｉｊによって表示装置１の表示素子部が形成され、ゲートドライバ回路３ａ，３ｂ、ソースドライバ回路２、およびコントロール回路によって、表示素子部（表示装置）を駆動する駆動回路が構成されている。
【００９１】
各画素回路Ａｉｊは、ソース配線Ｓｊとゲート配線Ｇｉとが交差する領域に対応して配置されている。画素回路Ａｉｊは、図示しないガラス基板やシリコン基板等の基板上に形成されている。
【００９２】
ソースドライバ回路２およびゲートドライバ回路３ａ・３ｂは、表示装置１全体の小型化および作製コストの低減を図るため、画素回路Ａｉｊが形成されている基板と同じ基板上に、ＣＧシリコンＴＦＴを用いて、全部もしくは一部形成されることが好ましい。ただし、上記の効果は得られないが、ソースドライバ回路２およびゲートドライバ回路３ａ・３ｂの一部または全部を画素回路Ａｉｊが形成されている基板と別の基板上にＩＣ（集積回路）として形成し、画素回路Ａｉｊと外部接続しても構わない。例えば、ガラス基板にＩＣを直接接合させるＣＯＧ（Chip On Grass）でも構わない。また、フレキシブル基板上にＩＣを配置し、画素回路Ａｉｊが形成されている基板上の入出力端子に接合させることもできる。
【００９３】
上記ソースドライバ回路２は、ｍ個の縦続接続されたレジスタ（図示しない）からなるｍビットのシフトレジスタ４、ｍビットのレジスタ５、ｍビットのラッチ回路６、および１本のソース配線Ｓｊに１個ずつ設けられたｍ個のアナログスイッチ回路７から構成される。
【００９４】
上記ソースドライバ回路２には、コントロール回路からｍビットのシフトレジスタ４の先頭のレジスタへスタートパルスＳＰが入力される。そのスタートパルスＳＰは、コントロール回路から供給されるクロックｃｌｋに従ってシフトレジスタ４内を転送され、それと同時にシフトレジスタ４の各出力段からレジスタ５にタイミングパルスＳＳＰとして出力される。ｍビットのレジスタ５は、ソース配線Ｓｊに対応するｍ個のフリップフロップから構成されている。レジスタ５は、シフトレジスタ４から送られてくる対応するタイミングパルスＳＳＰに従って、コントロール回路から入力された１ビットのデジタル画像データＤｘをｍ個のフリップフロップのそれぞれに保持する。レジスタ５は、この計ｍビットのデジタル画像データＤｘをラッチパルスＬＰに同期したタイミングでラッチ回路６へ転送する。そして、ラッチ回路６は、アナログスイッチ回路７へそのデジタル画像データＤｘを出力する。アナログスイッチ回路７は、デジタル画像データＤｘに対応する電位を選択して表示のための指示データとしてソース配線Ｓｊへ出力する。アナログスイッチ回路７は、デジタル画像データＤｘが”Ｈｉｇｈ”か“Ｌｏｗ”かに応じて、画素回路Ａｉｊにおける後述するトランジスタ１１（図１参照）をＯＮ状態（導通状態）とする電位（ＯＮ電位）、およびトランジスタ１１をＯＦＦ状態（非導通状態）とする電位（ＯＦＦ電位）の何れかを選択してソース配線Ｓｊへ指示データとして出力する。この指示データは、ソース配線Ｓｊを共用する各画素回路Ａｉｊの出力状態（後述する駆動用トランジスタ１１または１６の出力状態）を指示するためのデータであり、後述するように、時間分割階調表示法においては、１つの画素回路ＡｉｊにつきＡ個（Ａは２以上の整数）ずつ用意される。
【００９５】
また、ゲートドライバ回路３ａは、コントロール回路から入力されたアドレスＡｄｄおよび制御信号ＯＥ（アドレスＡｄｄが更新されている期間出力が不安定になる。この期間に不要にゲート配線Ｇｉへ選択電圧を出力させないための信号）をゲートドライバ回路３ａに内蔵されたデコーダ回路（図示しない）でデコードする。ゲートドライバ回路３ａは、デコードされたアドレス信号Ａｄｄに対応したゲート配線Ｇｉへ、ゲート配線Ｇｉで必要な走査信号Ｇｉを出力する。
【００９６】
ゲートドライバ回路３ｂでは、入力された制御信号ＹＩ（制御配線Ｒｉ，Ｐｉ等を制御するためのスタートパルス）が、コントロール回路から供給されるクロックｙｃｋに従ってゲートドライバ回路３ｂに内蔵されたシフトレジスタ回路内を転送され、シフトレジスタ回路から対応するタイミングで制御配線Ｒｉで必要な制御信号Ｒｉとして制御配線Ｒｉへ出力される。また、ゲートドライバ回路３ｂからは、後述するように、制御配線Ｐｉに所定レベルの制御電位Ｐｉが出力される。
【００９７】
コントロール回路は、前記のスタートパルスＳＰ、クロックｃｌｋ、ラッチパルスＬＰおよびデジタル画像データＤｘをソースドライバ回路２に出力する。また、コントロール回路は、アドレス信号Ａｄｄおよび制御信号ＯＥをゲートドライバ回路３ａへ、クロックｙｃｋおよび制御信号ＹＩをゲートドライバ回路３ｂへ、それぞれ出力する。
【００９８】
本実施形態の画素回路Ａｉｊの構成を図１の回路図に基づいて説明する。
【００９９】
この画素回路Ａｉｊは、図１に示すように、ソース配線Ｓｊとゲート配線Ｇｉとが交差する位置の周辺領域に配置されており、ｐ型ＴＦＴである駆動用トランジスタ１１、ｎ型ＴＦＴであるスイッチ用トランジスタ（第１のスイッチ用トランジスタ）１３、ｐ型ＴＦＴであるスイッチ用トランジスタ（第３のスイッチ用トランジスタ）１２、および有機ＥＬ素子（電気光学素子）ＥＬ１を備えている。
【０１００】
具体的には、図示しない直流電源から所定の電源電圧Ｖｐが印加された電源配線Ｖｐ（所定電位配線）と、電源電圧Ｖｐに対して所定の電位差を有する所定の共通電位（例えば接地電位）が付与された共通配線Ｖｃｏｍとの間に、駆動用トランジスタ１１とスイッチ用トランジスタ１２と有機ＥＬ素子ＥＬ１とがこの順で直列に接続されている。
【０１０１】
電気光学素子としての有機ＥＬ素子ＥＬ１は、ソース配線Ｓｊとゲート配線Ｇｉとの交点付近に配置されている。図示しないが、有機ＥＬ素子ＥＬ１は、その陽極としてＩＴＯ（酸化インジウム錫）等からなる透明電極を備え、陰極として共通配線Ｖｃｏｍに接続された共通電極（Ｃａ／Ａｌ合金等）を備えている。有機ＥＬ素子ＥＬ１は、図示しない電源から駆動用トランジスタ１１を介して供給される電流によって駆動される。
【０１０２】
駆動用トランジスタ１１は、そのソース端子が電源配線Ｖｐに、そのドレイン端子がスイッチ用トランジスタ１２のソース端子にそれぞれ接続されている。駆動用トランジスタ１１は、直流電源と有機ＥＬ素子ＥＬ１との間に介在し、そのゲート端子に供給される指示データ（ＯＮ電位またはＯＦＦ電位の２値電位）に応じて直流電源から有機ＥＬ素子ＥＬ１への電流の供給を制御するものである。より詳細には、駆動用トランジスタ１１は、そのゲート端子にＯＮ電位が供給されているときには、ＯＮ状態となって直流電源からの電流を有機ＥＬ素子ＥＬ１へ供給する。一方、駆動用トランジスタ１１は、そのゲート端子にＯＦＦ電位が供給されているときには、ＯＦＦ状態となって直流電源から有機ＥＬ素子ＥＬ１への電流の供給を停止する。上記指示データは、後述するように、スイッチ用トランジスタ１３から出力されてコンデンサＣ２に保持され、コンデンサＣ２から駆動用トランジスタ１１のゲート端子に供給される。
【０１０３】
駆動用トランジスタ１１と有機ＥＬ素子ＥＬ１との間に挿入されたスイッチ用トランジスタ１２は、制御配線Ｒｉから供給された制御信号Ｒｉによってある期間だけＯＦＦ状態（非導通状態）となるように制御され、その結果として駆動用トランジスタ１１から有機ＥＬ素子ＥＬ１へ流れる電流を上記の期間だけ止めるものである。これにより、上記の期間に、有機ＥＬ素子ＥＬ１の表示を消去する（すなわち、有機ＥＬ素子ＥＬ１を非発光状態とする）動作（ブランキング）が行われる。また、スイッチ用トランジスタ１２は、駆動用トランジスタ１１の閾値電圧のばらつきを補償するために、後述するスイッチ用トランジスタ１４がＯＮ状態である期間に、ＯＮ状態からＯＦＦ状態に移行するようになっている。
【０１０４】
この場合、スイッチ用トランジスタ１２および制御配線Ｒｉによって、ブランキング手段が構成されている。なお、ブランキング手段として、これらに代えて、有機ＥＬ素子ＥＬ１を消去状態とする信号（ブランキング信号）をある期間だけ画素回路Ａｉｊに与える手段、例えば特許文献３におけるブランキングを行う手段がある。
【０１０５】
さらに、駆動用トランジスタ１１のゲート端子とドレイン端子（出力端子）との間には、ｎ型ＴＦＴであるスイッチ用トランジスタ（閾値電圧補償手段、第２のスイッチ用トランジスタ）１４が配置されている。言い換えると、駆動用トランジスタ１１のゲート端子とドレイン端子とを接続する配線上にスイッチ用トランジスタ１４が介在している。
【０１０６】
スイッチ用トランジスタ１４は、ブランキングが行われている期間（ブランキング期間）、すなわち駆動用トランジスタ１１から有機ＥＬ素子ＥＬ１へ流れる電流が止められている期間（スイッチ用トランジスタ１２がＯＦＦ状態である期間）に、ＯＮ状態となる。これにより、上記ブランキング期間に、駆動用トランジスタ１１のゲート端子とドレイン端子とが短絡され、その結果として、駆動用トランジスタ１１の閾値電圧のばらつきが補償される。閾値電圧のばらつきが補償される原理については、後述する。一方、トランジスタ１４は、スイッチ用トランジスタ１２がＯＮ状態である期間には、ブランキング期間の直前の所定時間を除いてＯＦＦ状態となる。スイッチ用トランジスタ１４は、そのゲート端子が制御配線Ｐｉに接続されており、この制御配線Ｐｉに供給されている制御電位Ｐｉによって制御される。制御配線Ｐｉは、図示していないが、図２のゲートドライバ回路３ｂに接続されている。なお、閾値電圧補償手段は、上記ブランキング期間に、上記駆動用トランジスタのゲート端子と出力端子（ソース端子またはドレイン端子）とを上記駆動用トランジスタの外部で導通させることができるものであれば、スイッチ用トランジスタ１４に限定されるものではない。
【０１０７】
また、駆動用トランジスタ１１のゲート端子には、コンデンサ（第１のコンデンサ）Ｃ１とコンデンサ（第２のコンデンサ）Ｃ２とが接続されている。これらのコンデンサＣ１・Ｃ２は、駆動用トランジスタ１１のゲート端子とソース端子との間の電位差を保持するための電位差保持手段としての機能を有する。
【０１０８】
コンデンサＣ１は、その一方の端子が駆動用トランジスタ１１のゲート端子に接続されており、その他方の端子は、駆動用トランジスタ１１のソース端子に、すなわち電源配線Ｖｐに接続されている。
【０１０９】
コンデンサＣ２は、その一方の端子が駆動用トランジスタ１１のゲート端子に接続されており、その他方の端子は、スイッチ用トランジスタ１３のドレイン端子に接続されている。また、コンデンサＣ２は、スイッチ用トランジスタ１３のドレイン端子から出力された指示データを保持すると共に駆動用トランジスタ１１のゲート端子に供給するものである。
【０１１０】
スイッチ用トランジスタ１３のソース端子は、ソース配線Ｓｊに接続されている。スイッチ用トランジスタ１３のゲート端子は、ゲート配線Ｇｉに接続されている。スイッチ用トランジスタ１３は、ゲート配線Ｇｉに供給された走査信号Ｇｉによって導通が制御される。スイッチ用トランジスタ１３は、導通時に、ソース配線Ｓｊからの指示データをコンデンサＣ２へ出力してコンデンサＣ２に保持させる。これにより、有機ＥＬ素子ＥＬ１の表示状態（駆動用トランジスタ１１の出力状態）を指示する指示データを画素回路Ａｉｊに書き込むことができる。本実施形態に係る画素回路では、この指示データの書き込みを１フレーム期間に複数回行うことで時間分割階調表示を実現する。なお、時間分割階調表示を行わない場合には、この指示データの書き込みは、１フレーム期間に１回だけ行えばよい。また、スイッチ用トランジスタ１３は、走査信号Ｇｉに従って、ソース配線Ｓｊに出力された指示データの中から駆動用トランジスタ１１に対応した指示データを選択して駆動用トランジスタ１１に供給するようになっている。
【０１１１】
コンデンサＣ２の他方の端子（スイッチ用トランジスタ１３のドレイン端子に接続されている方の端子）は、ｎ型ＴＦＴであるスイッチ用トランジスタ（第４のスイッチ用トランジスタ）１５のドレイン端子にも接続されている。スイッチ用トランジスタ１５のソース端子は電源配線Ｖｐに接続されている。スイッチ用トランジスタ１５は、そのゲート端子が制御配線Ｐｉに接続されており、この制御配線Ｐｉに供給されている制御電位Ｐｉによって制御される。スイッチ用トランジスタ１５は、コンデンサＣ２の他方端子に所定電位（電源電圧Ｖｐ）を与えるためのものである。スイッチ用トランジスタ１５は、スイッチ用トランジスタ１４がＯＮ状態である期間に、コンデンサＣ２の他方の端子（スイッチ用トランジスタ１３のドレイン端子に接続されている方の端子）を電源配線（所定電位配線）Ｖｐに接続するようになっている。
【０１１２】
この画素回路Ａｉｊの駆動タイミングを図３に示す。図３の上部に示す３つの波形は、上から順に、１）画素回路Ａ２ｊにゲート配線Ｇ２を介して供給される走査信号Ｇ２、２）画素回路Ａ２ｊに制御配線Ｐ２を介して供給されている制御電位Ｐ２、３）画素回路Ａ２ｊに制御配線Ｒ２を介して供給されている制御信号Ｒ２のそれぞれの波形である。また、図３の中央に示すＳｊは、ソース配線Ｓｊに供給される指示データの種類をビット番号（後述する）で示している。図３の下部に示す３つの波形は、上から順に、４）画素回路Ａ３ｊにゲート配線Ｇ２を介して供給される走査信号Ｇ３、５）画素回路Ａ３ｊに制御配線Ｐ３を介して供給されている制御電位Ｐ３、６）画素回路Ａ３ｊに制御配線Ｒ３を介して供給されている制御信号Ｒ３のそれぞれの波形である。この場合、指示データは、後述する駆動条件例１・２のように指示データＢ１〜Ｂ８（図３では、Ｂを省略して示す）の８種類ある。図３は、後述する時間多重階調駆動方法を採用した場合を示している。図３に破線に挟まれた期間が、単位期間１つに対応する。また、図３において横軸で示す時間軸は、ｔ１を単位として示している。このｔ１は、後述する占有期間の長さの半分に対応する。（なお、選択期間と占有期間の長さは同一である）
画素Ａ２ｊは、時間１３ｔ１からブランキング期間に入る。時間１３ｔ１において、制御配線Ｐ２の電位（制御電位Ｐ２）をＨｉｇｈ（ＧＨ）として、スイッチ用トランジスタ１５・１４をＯＮ状態とする。スイッチ用トランジスタ１５がＯＮ状態となることにより、コンデンサＣ１の電源側の端子（電源配線Ｖｐと接続されている方の端子）とコンデンサＣ２の他方端子（スイッチ用トランジスタ１３と接続されている方の端子）とに対して、電源配線Ｖｐから所定電位の電源電圧Ｖｐが与えられる。また、スイッチ用トランジスタ１４がＯＮ状態となることにより、駆動用トランジスタ１１のゲート端子とドレイン端子との間が短絡される。このとき、制御配線Ｒ２の電位（制御信号Ｒ２の電位）がＬｏｗ（ＧＬ）なので、スイッチ用トランジスタ１２はＯＮ状態となっている。従って、駆動用トランジスタ１１のドレイン電位は低下し、駆動用トランジスタ１１のゲート電位はＯＮ電位となる。
【０１１３】
その後、時間１４ｔ１において、制御配線Ｒ２の電位（制御信号Ｒ２の電位）をＨｉｇｈ（ＧＨ）とし、スイッチ用トランジスタ１２をＯＦＦ状態とする（このとき、スイッチ用トランジスタ１５・１４はＯＮ状態のままである）。このことにより、駆動用トランジスタ１１のドレイン電位が上昇し、駆動用トランジスタ１１のゲート・ソース間電位は、ＯＮ状態からＯＦＦ状態に変化、閾値電位Ｖｔｈに到達する。それゆえ、駆動用トランジスタ１１のゲート電位Ｖｇは、電源電圧Ｖｐと駆動用トランジスタ１１の閾値電位Ｖｔｈとの差に等しく、すなわち、
Ｖｇ＝Ｖｐ−Ｖｔｈ
となる。したがって、コンデンサＣ１・Ｃ２の両端の電位差は、駆動用トランジスタ１１のゲート・ソース間電位、すなわち閾値電位Ｖｔｈに等しくなる。
【０１１４】
そして、時間１５ｔ１において、制御配線Ｐ２の電位がＬｏｗ（ＧＬ）となり、スイッチ用トランジスタ１５・１４がＯＦＦ状態となる。これにより、コンデンサＣ１・Ｃ２の両端には、電位差Ｖｐ−Ｖｇ、すなわち閾値電位Ｖｔｈに対応する電荷が保持される、すなわち閾値電位Ｖｔｈに等しい電位差が保持される（閾値電位Ｖｔｈに対応する電荷が保持される）。
【０１１５】
その後、時間１６ｔ１においてブランキング期間が終了する。時間１６ｔ１において、制御配線Ｒ２の電位をＬｏｗ（ＧＬ）として、スイッチ用トランジスタ１２をＯＮ状態とする。また、ゲート配線Ｇ２の電位をＨｉｇｈ（ＧＨ）として、スイッチ用トランジスタ１３をＯＮ状態とする。これにより、コンデンサＣ２の他方端子（スイッチ用トランジスタ１３と接続されている方の端子）が、ソース配線Ｓｊと短絡される。
【０１１６】
このとき、ソース配線Ｓｊには指示データ（後述するビット番号７に対応する指示データＢ１）が供給されているので、コンデンサＣ２の他方端子（スイッチ用トランジスタ１３と接続されている方の端子）の電位は、その指示データ（後述するビット番号７に対応する指示データＢ１）に対応した電位（ＶＨまたはＶＬ）となる。このため、駆動用トランジスタ１１のゲート電位は、指示データ（後述するビット番号７に対応する指示データＢ１）に対応して変化する。
【０１１７】
このとき、駆動用トランジスタ１１の閾値電圧Ｖｔｈに等しい電位差がコンデンサＣ１・２の両端に保持されていることで、駆動用トランジスタ１１のゲート電位は、その閾値電位Ｖｔｈに依存することなく、指示データに対応した電位だけ閾値電位（電源電位Ｖｐ−Ｖｔｈ）から変化した電位となる。すなわち、駆動用トランジスタ１１のゲート・ソース間電位は、その閾値電位Ｖｔｈに依存することなく、指示データに対応した電位だけ閾値電位Ｖｔｈから変化した電位となる。これにより、駆動用トランジスタ１１を流れる電流Ｉｄは、その閾値電位Ｖｔｈに依らず、指示データに対応した電流値となる。そのため、駆動用トランジスタ１１の閾値電圧Ｖｔｈのばらつきに起因する、駆動用トランジスタ１１から有機ＥＬ素子ＥＬ１に流れる電流のばらつきが補償される。このとき、スイッチ用トランジスタ１２はＯＮ状態であれば、上記の電流Ｉｄは、駆動用トランジスタ１１から有機ＥＬ素子ＥＬ１に流れる。それゆえ、有機ＥＬ素子ＥＬ１の輝度は、駆動用トランジスタ１１の閾値電位Ｖｔｈのばらつきに起因するばらつきが補償された輝度となる。すなわち、有機ＥＬ素子ＥＬ１は、駆動用トランジスタ１１の閾値電位Ｖｔｈに依存せず、指示データに対応した表示状態となる。その結果、輝度のむらのない表示を行うことができる。
【０１１８】
そして、時間１７ｔ１以降、ゲート配線Ｇ２の電位をＬｏｗ（ＧＬ）とし、スイッチ用トランジスタ１３をＯＦＦ状態とすることで、コンデンサＣ２の他方端子（スイッチ用トランジスタ１３と接続されている方の端子）に、時間１６ｔ１から時間１７ｔ１までの間に付与された電位（指示データに対応した電位）を保持させる。
【０１１９】
このことにより、駆動用トランジスタ１１を流れる電流Ｉｄは、その閾値電位Ｖｔｈに依らず、指示データ（後述するビット番号７に対応する指示データＢ１）に対応した電流値となる。このとき、スイッチ用トランジスタ１２はＯＮ状態であるので、上記の電流Ｉｄは、駆動用トランジスタ１１から有機ＥＬ素子ＥＬ１に流れる。その結果、指示データに対応した、輝度のむらのない表示が維持される。
【０１２０】
なお、時間１７ｔ１以降、ソース配線Ｓｊに送られる指示データは、他のゲート配線に対応した指示データに変更されるが、ゲート配線Ｇ２に対応するスイッチ用トランジスタ１３はＯＦＦ状態であるため、駆動用トランジスタ１１等は、その指示データの変更による影響を受けない。
【０１２１】
上記構成では、駆動用トランジスタ１１の閾値電位Ｖｔｈのばらつきを補償するための電荷がコンデンサ（Ｃ１・Ｃ２）に溜められるのは、スイッチ用トランジスタ１４がＯＮの期間（時間１３ｔ１から時間１５ｔ１までの期間）だけであり、１フレーム期間に１回だけである。しかしながら、この駆動用トランジスタ１１の閾値電位Ｖｔｈのばらつきを補償するための電荷は、トランジスタ１４がＯＦＦとなり、ソース配線Ｓｊよりコンデンサに電圧が印加されても、保持される。従って、この電荷を１フレーム期間に１回更新すれば、１フレーム期間に何回指示データを与えても、トランジスタ１４がＯＦＦである限り、駆動用トランジスタ１１の閾値電位Ｖｔｈのばらつきは補償される。
【０１２２】
ブランキング期間において駆動用トランジスタ１１を流れる電流Ｉｄと、駆動用トランジスタ１１のゲート電位Ｖｇおよびドレイン電位Ｖｄとをシミュレーションした結果を図４に示す。
【０１２３】
図４において、（１）および（２）を付した電流（Ｉｄ）および電位（Ｖｇ，Ｖｄ）はそれぞれ、以下の表に示す条件（１）および（２）を用いてシミュレーションした結果である。
【０１２４】
【表１】
2006023402.tif 000003
【０１２５】
条件（１）は、駆動用トランジスタ１１の移動度を最良、閾値電位Ｖｔｈを最良とした。条件（２）は、駆動用トランジスタ１１の移動度を最悪、閾値電位Ｖｔｈを最悪とした。また、このシミュレーションでは、電源電圧Ｖｐ＝１３Ｖとした。また、２６２８〜２７５２μｓの期間（図３における時間１３ｔ１から時間１５ｔ１までの期間に対応）、制御電位Ｐ２を１６Ｖ（図３のＶＨに対応）とした。また、２６３２〜２７５６μｓの期間（図３における時間１４ｔ１から時間１６ｔ１までに対応）、制御信号Ｒ２の電位を１６Ｖ（図３のＶＨに対応）とした。
【０１２６】
図４から判る通り、ブランキング期間（時間２６２８〜２７５２μｓ）では駆動用トランジスタ１１を流れる電流Ｉｄがほぼ０となってる。また、駆動用トランジスタ１１のゲート電位Ｖｇは、その閾値電位Ｖｔｈに対応した値となっている。
【０１２７】
そこで、ブランキング期間後、ゲート配線ＧｉをＨｉｇｈ（ＧＨ）として、ソース配線Ｓｊからスイッチ用トランジスタ１３を通してコンデンサＣ２の他方端子に所望の電圧（指示データの電位）を入力する。
【０１２８】
このとき、ソース配線Ｓｊの電位Ｓｊ（指示データの電位）を変え、駆動用トランジスタ１１を流れる電流Ｉｄを上記条件（１）および（２）のそれぞれでシミュレーションした結果を図５に示す。このシミュレーションでは、ソース配線Ｓｊの電位Ｓｊを１１Ｖから４Ｖまで１Ｖ刻みで段階的に変化させ、ソース配線Ｓｊの電位Ｓｊを変化させた直後に、ゲート配線Ｇ２の電位（走査信号Ｇ２の電位）を０Ｖから１６Ｖまで変化させた。
【０１２９】
図５から判るとおり、ソース配線Ｓｊの電位Ｓｊを電源電位Ｖｐ（１３Ｖ）から下げていくほど駆動用トランジスタ１１を流れる電流Ｉｄは増加する。
【０１３０】
また、上記条件（１）と条件（２）とで、駆動用トランジスタ１１を流れる電流Ｉｄも変化する。したがって、条件（１）の駆動用トランジスタ１１と条件（２）の駆動用トランジスタ１１とが１つの表示装置１中に混在していれば、その電流Ｉｄもばらつく。この電流Ｉｄのばらつきは、駆動用トランジスタ１１の移動度のばらつきに依存する。
【０１３１】
そのため、以下の表に示す条件（３）で駆動用トランジスタ１１を流れる電流Ｉｄをシミュレーションした結果は、条件（１）でシミュレーションした結果と一致する。また、以下の表に示す条件（４）で駆動用トランジスタ１１を流れる電流Ｉｄをシミュレーションした結果は、条件（２）でシミュレーションした結果と一致する。
【０１３２】
【表２】
2006023402.tif 000004
【０１３３】
そして、この駆動用トランジスタ１１間の移動度の差は、隣接する画素回路の駆動用トランジスタ１１間では比較的少なく、互いに離れた画素回路の駆動用トランジスタ１１間では比較的大きくなる。
【０１３４】
なお、図５に示す駆動用トランジスタ１１を流れる電流Ｉｄ（１）およびＩｄ（２）は、表示装置１内の最良値および最悪値に対応する。
【０１３５】
隣接する画素回路における駆動用トランジスタ１１間では、条件（１）と条件（２）との間ほど移動度が違わないので、隣接する画素回路の間では、図５に示す駆動用トランジスタ１１を流れる電流Ｉｄ（１）と電流Ｉｄ（２）との差ほど駆動用トランジスタ１１を流れる電流Ｉｄ（有機ＥＬ素子ＥＬ１に流れる電流）が違わない。そのため、この電流Ｉｄの違いによる隣接する画素間での輝度の差は、それほど目立たない。
【０１３６】
このため、駆動用トランジスタ１１を流れる電流Ｉｄ、すなわち有機ＥＬ素子ＥＬ１に流れる電流は、その閾値電位Ｖｔｈに依らず、指示データＢｘに対応するソース配線Ｓｊの電位で決まる。
【０１３７】
したがって、有機ＥＬ素子ＥＬ１に流れる電流を、対応する駆動用トランジスタ１１の閾値電位Ｖｔｈに依らず、指示データＢｘに対応するソース配線Ｓｊの電位によって制御することができる。それゆえ、各画素回路Ａｉｊの間で駆動用トランジスタ１１の閾値電位Ｖｔｈにばらつきがあっても、有機ＥＬ素子ＥＬ１の輝度を表示装置１全体で均一にすることができる。
【０１３８】
また、上記ソース配線Ｓｊへ供給する電位をＨｉｇｈ（ＶＨ）とＬｏｗ（ＶＬ）との２値とすれば、ソース配線Ｓｊに供給する電圧を決める回路をアナログスイッチ回路７で構成することができる。
【０１３９】
以上のように、本実施形態に係る表示装置１では、指示データＢ１〜Ｂａに対応する駆動期間外のブランキング期間に駆動用トランジスタ１１の閾値電位Ｖｔｈのばらつきを補償することができる。それゆえ、指示データＢ１〜Ｂａに対応する各駆動期間に閾値電圧のばらつき補償を行う期間を設ける必要がなく、各駆動期間の全体を表示期間として利用できる。したがって、特許文献１の構成と比較して、選択期間を短くすることができる。その結果、より多くのゲート配線に対応した駆動用トランジスタを１つのゲートドライバ回路３ａで駆動することができる。したがって、例えば１つの走査信号供給手段でより大きいサイズの表示装置を駆動することができる。
【０１４０】
また、本実施形態に係る表示装置１では、制御配線Ｒｉによってスイッチ用トランジスタ１２を制御することによってブランキング動作を行うことができるので、特許文献３に記載されているブランキングを行う手段（ブランキング信号をソース配線へ供給する手段）とは異なり、ブランキング信号をソースドライバ回路２からソース配線Ｓｊに供給することなく、ブランキングを行うことができる。この結果、コントロール回路からソースドライバ回路２へ転送する指示データ全てを表示に利用することができるので、各指示データのうち最も重みの大きな指示データの重みを小さくすることができる。その結果、動画偽輪郭の発生を抑制することができる。
【０１４１】
次に、上述した表示装置１の駆動方法として、１フレーム期間に存在する表示期間の割合が大きくできる時間多重階調駆動方法を示す。
【０１４２】
本駆動方法は、１フレーム期間に存在する表示期間の割合が大きくできる時間多重階調駆動方法を実現することを目的として、従来の時間多重階調駆動方法を改良したものである。
【０１４３】
本駆動方法は、ｐビット階調、すなわち２ｐ階調の画像データ信号からＡ個（Ａは２以上の整数）の指示データを作成し、これらＡ個の指示データに基づいて、各ゲート配線Ｇｉ上の有機ＥＬ素子ＥＬ１の表示状態の設定、すなわち各ゲート配線Ｇｉ上の画素回路Ａｉｊに対する指示データの書き込みを１フレーム期間でＡ回行う。有機ＥＬ素子ＥＬ１の表示状態は、ＯＮ状態およびＯＦＦ状態のいずれか１つの状態に設定される。設定された表示状態は、次に設定が行われるか、あるいはブランキングが行われるまで維持される。そして、有機ＥＬ素子ＥＬ１の表示状態が設定された後に維持されるＡ個の期間（駆動期間）のうち、何れの期間で有機ＥＬ素子ＥＬ１をＯＮ状態に設定するかによって、ｐビット階調（ｐは２以上の整数）表示を実現する。
【０１４４】
このために、前記のアナログスイッチ回路７（図２）は、ソース配線Ｓｊに対して、指示データを、ソース配線Ｓｊを共用するｎ個の画素回路Ａｉｊの１つ（図１に示す駆動用トランジスタ１１の１つ）につきＡ個（Ａは２以上の整数）ずつ、すなわち計ｎ×Ａ個供給するようになっている。
【０１４５】
本駆動方法では、１フレーム期間がｎ等分される。本明細書では、この１フレーム期間をｎ等分した期間を「単位期間」と称する。また、同一の指示データに基づいて有機ＥＬ素子ＥＬ１の表示状態の設定が行われる期間は、ゲート配線Ｇｉ同士で一致しないように設定する。例えば、１番目のゲート配線Ｇ１上において、ある指示データに基づく有機ＥＬ素子ＥＬ１の表示状態の設定が行われる期間が１番目の単位期間の一部であったとすれば、２番目のゲート配線Ｇ２上において上記指示データに基づく有機ＥＬ素子ＥＬ１の表示状態の設定が行われる期間は１番目以外の単位期間の一部となるように設定される。有機ＥＬ素子ＥＬ１の表示状態が設定されるタイミングは、例えば隣接するゲート配線Ｇｉ間において単位期間１個分ずつ（選択期間Ａ個分ずつ）ずれるように設定される。
【０１４６】
さらに、１フレーム期間を構成するｎ個の単位期間はそれぞれＡ等分される。本明細書では、このｎ個の単位期間をＡ等分した期間を「占有期間」と称する。０〜Ａ−１番目の占有期間では、各々に対応した１つの指示データに基づく有機ＥＬ素子ＥＬ１の表示状態の設定が、何れか１つのゲート配線Ｇｉ上で行われるようになっている。すなわち、０〜Ａ−１番目の占有期間の全てが、指示データの１つに対応している。ここでは、有機ＥＬ素子ＥＬ１の表示状態の設定が行われる占有期間の長さは選択期間の長さと等しい。この占有期間を「書き込み期間」と称する場合もある。
【０１４７】
指示データに対応する表示期間の長さに比例して、その表示期間が１フレーム期間での平均階調（人間の目には感じられる階調に対応する）に与える影響の大きさ（重み）が大きくなる。指示データに対応する表示期間の長さは、選択期間１個分の長さを単位として設定される。本明細書では、指示データに対応する表示期間の長さを選択期間１個分の長さを単位として表した値を「指示データのビット長」と称する。また、本明細書では、指示データに対応する表示期間の長さを整数比で表した値、すなわち指示データに対応する表示期間の長さを最も短い表示期間の長さを単位として表した値を「指示データの重み」と称する。Ａ個の指示データの重みは、それらの数の組み合わせによって、２ｐ通りの数を表すことができるようになっている。
【０１４８】
また、この駆動方法では、１フレーム期間内に、Ａ個の期間（表示期間）以外に、有機ＥＬ素子ＥＬ１の表示を消去（ブランキング）する期間（ブランキング期間）が存在する。ブランキング期間は１フレーム期間内に複数設けてもよいが、この駆動方法では、表示期間の総和を長くするために、１フレーム期間内に存在するブランキング期間を１つだけとしている。ブランキング期間（駆動用トランジスタ１１から有機ＥＬ素子ＥＬ１へ流れる電流を止める時間）の長さは、Ａ個の表示期間の長さの合計と１フレーム期間との差に等しい。なお、ブランキング期間は、１フレーム期間での平均階調に影響を与えないので、重みは０である。
【０１４９】
次に、この駆動方法における指示データの重みおよびブランキング期間の長さの設定方法について、より詳細に説明する。ここでは、Ａ個の表示期間のうちで最初の表示期間に対応する指示データを指示データＢ１、その次の表示期間に対応する指示データを指示データＢ２、さらにその次の表示期間に対応する指示データを指示データＢ３、・・・、Ａ番目の表示期間に対応する指示データを指示データＢａとする。また、この場合、ブランキング期間は、Ａ番目の表示期間の後に設けられている。
【０１５０】
この駆動方法では、Ａ個の指示データＢ１〜Ｂａの重みをＷ１〜Ｗａ（Ｗ１〜Ｗａは１以上の整数）とするとき、各指示データＢ１〜Ｂａ−１の重みＷ１〜Ｗａ−１を、
ＭＯＤ（Ｗ１，Ａ）≠０
ＭＯＤ（Ｗ１＋Ｗ２，Ａ）≠０
ＭＯＤ（Ｗ１＋Ｗ２，Ａ）≠ＭＯＤ（Ｗ１，Ａ）
ＭＯＤ（Ｗ１＋Ｗ２＋Ｗ３，Ａ）≠０
ＭＯＤ（Ｗ１＋Ｗ２＋Ｗ３，Ａ）≠ＭＯＤ（Ｗ１，Ａ）
ＭＯＤ（Ｗ１＋Ｗ２＋Ｗ３，Ａ）≠ＭＯＤ（Ｗ１＋Ｗ２，Ａ）
・・・
ＭＯＤ（Ｗ１＋・・・＋Ｗａ−１，Ａ）≠ＭＯＤ（Ｗ１＋・・・＋Ｗａ−２，Ａ）
…（１）
となるように設定する（但し、ＭＯＤ（ｘ，ｙ）はｘをｙで割った余り、即ち、占有期間の番号を指す）。
【０１５１】
すなわち、重みＷ１〜Ｗａ−１を、ＭＯＤ（Ｗ１＋Ｗ２，Ａ）、ＭＯＤ（Ｗ１＋Ｗ２，Ａ）、ＭＯＤ（Ｗ１＋Ｗ２＋Ｗ３，Ａ）、・・・、ＭＯＤ（Ｗ１＋・・・＋Ｗａ−１，Ａ）、ＭＯＤ（Ｗ１＋・・・＋Ｗａ−２，Ａ）が、互いに等しくならないように、かつ、各々が０に等しくならないように設定する。これにより、Ａ個の指示データＢ１〜Ｂａに対応する書き込み期間（指示データＢ１〜Ｂａの各々に対応する表示期間に含まれる最初の選択期間の占有期間）が、互いに重なり合わないようにすることができる。その結果、時間多重階調駆動方法を実現することができる。
【０１５２】
各指示データＢ１〜Ｂａ−１の重みＷ１〜Ｗａ−１を実際にどのような設定とするかは、コンピュータを用いて、各指示データＢ１〜Ｂａ−１の重みＷ１〜Ｗａ−１を変えていき、上記連立式（１）の条件を満たすかを調べていけば分かる。
【０１５３】
また、指示データＢａの重みＷａを、表示したい階調数Ｇ（＝２ｐ）に対して、
Ｗ１＋Ｗ２＋・・・＋Ｗａ−１＋Ｗａ＝Ｇ−１…（２）
となるように設定する。すなわち、指示データＢａの重みＷａを、
Ｗａ＝Ｇ−（Ｗ１＋・・・＋Ｗａ−１）−１
となるように設定する。なお、重みＷ１〜Ｗａは、それらの組み合わせ（それらのうちの０〜Ａ個の重みの和）によって０〜Ｇ−１の全ての数を表すことができるものとする。
【０１５４】
指示データＢ１〜Ｂａのビット長（指示データＢ１〜Ｂａに対応する表示期間の長さを選択期間１個分の長さを単位として表した値）をＬ１〜Ｌａで表すとすれば、Ｌ１〜Ｌａは、重みＷ１〜Ｗａに対して、
Ｌ１＝ｋ×Ｗ１
Ｌ２＝ｋ×Ｗ２
・・・・・
Ｌａ＝ｋ×Ｗａ
（ｋは、１以上の整数であってＡの倍数ではない整数）
という関係を満たすように設定される。
【０１５５】
このとき、選択期間を単位として表したブランキング期間の長さＷｂは、ゲート配線Ｇｉの数ｎに対して、
Ｗｂ＝ｎ×Ａ−（Ｗ１＋・・・＋Ｗａ）×ｋ…（３）
（ｋは、１以上の整数であってＡの倍数ではない整数）
となるように、すなわち、
Ｗｂ＝ｎ×Ａ−（Ｇ−１）×ｋ
となるように設定する。
【０１５６】
そして、前記連立式（１）および式（２）を満たすように、指示データの個数（１フレーム期間に１つの画素回路Ａｉｊに供給される指示データの個数）Ａおよび指示データＢ１〜Ｂａの重みＷ１〜Ｗａを設定する。そして、ブランキング期間の長さＷｂを、例えば指示データＢ１〜Ｂａの重みＷ１〜Ｗａのうちで最小のものに対応する長さ以下まで、短くすることができる。それゆえ、１フレーム期間に複数回のブランキング期間が必要な特許文献２や特許文献４の時間多重階調駆動方法と比較して、１フレーム期間に占めるブランキング期間の割合を少なく、すなわち１フレーム期間に占める表示期間の割合を多くすることができる。その結果、１フレーム全体での輝度を従来の時間多重階調駆動方法と同一にする場合、表示期間の割合が多い分だけ１フレーム内の発光期間の輝度を相対的に低く設定でき、有機ＥＬ素子ＥＬ１の長寿命化を図ることができる。また、１フレーム内の発光期間の輝度を従来の時間多重階調駆動方法と同一にすれば、１フレーム全体での輝度を相対的に高くすることができる。
【０１５７】
このとき、動画偽輪郭の発生を抑えるために、指示データの個数Ａは、表示階調数Ｇのビット数ｐよりも１以上大きくなるように、すなわち、次式
Ａ＞１＋ｌｏｇ２Ｇ
を満たすように設定してもよく、さらに動画偽輪郭の発生を抑えるために、次式
Ａ≧２＋ｌｏｇ２Ｇ
を満たすように設定してもよい。
【０１５８】
なお、本発明の駆動方法は、ソース配線Ｓｊの指示データに依らず、制御配線によりブランキング期間を生成できる表示装置であれば、図１に示す画素回路Ａｉに限らず適用可能である。また、図１に示す画素回路Ａｉｊ以外の画素回路に上記駆動方法を適用する場合には、有機ＥＬ素子ＥＬ１の表示を消去（ブランキング）する方法として、有機ＥＬ素子ＥＬ１を消去状態とする信号（ブランキング信号）をある期間だけ有機ＥＬ素子ＥＬ１に与える方法（例えば共通電極Ｖｃｏｍの電圧を変える等）を用いてもよい。
【０１５９】
また、整数ｋは、式（３）の右辺が正となる条件、すなわち、
ｋ＜ｎ×Ａ／（Ｇ−１）…（４）
という条件を満たす整数で、Ａの倍数とならない数（ただし、連立式（１）を満足する値）とする。また、不等式（４）を満たす整数で、Ａの倍数とならない数が複数存在する場合、ブランキング期間の長さＷｂを最小化するために、それらの数のうちで最大の数をｋとすることが好ましい。
【０１６０】
上記駆動方法では、選択期間の長さをｔ１とすると、ゲート配線Ｇｉに対応した画素回路に指示データＢ１〜Ｂａを与えるタイミング（期間）をそれぞれ、時間０〜ｔ１、時間Ｗ１×ｋ×ｔ１〜（Ｗ１×ｋ＋１）×ｔ１、・・・、時間（Ｗ１＋・・・＋Ｗａ−１）×ｋ×ｔ１〜（（Ｗ１＋・・・＋Ｗａ−１）×ｋ＋１）×ｔ１とする。また、前述したように、次のゲート配線Ｇｉ＋１に対応した画素の指示データＢ１〜Ｂａを与えるタイミング（期間）を、上記タイミング（期間）より単位期間１つ分の時間（この場合、時間Ａ×ｔ１に等しい）だけ遅らせる。これらにより、１本のソース配線Ｓｊを共用する全ての画素回路に対して、互いに重なり合わないタイミングで指示データＢ１〜Ｂａを供給する駆動方法が実現できる。即ち、時間多重階調駆動が実現できる。
【０１６１】
上記駆動方法では、１フレーム期間に少なくとも１回ブランキング期間を設けることで、１フレーム期間の長さ（この場合、（ゲート配線数ｎ）×（指示データ数Ａ）に等しい）と、表示期間（階調表示期間）の長さの総和（Ｗ１＋・・・＋Ｗａ）×ｋとの差Ｗｂを埋めることができる。なお、このブランキング期間を設けるためには、例えば、前記の画素回路Ａｉｊを使用し、時間（Ｗ１＋・・・＋Ｗａ）×ｋ×ｔ１〜ｎ×Ａ×ｔ１にかけてスイッチ用トランジスタ１２をＯＦＦ状態とし、駆動用トランジスタ１１から有機ＥＬ素子ＥＬ１へ流れる電流を止めればよい。
【０１６２】
また、上記駆動方法では、１フレーム期間に設けるブランキング期間を１回としたことで、特許文献２（特表平９−５１１５８９号公報）に示された１フレーム期間に複数回のブランキング期間が必要な時間多重階調駆動方法よりも非表示期間を短くできる。
【０１６３】
また、前述したように、前記連立式（１）および式（２）を満たし、かつ、ブランキング期間の長さＷｂが最小（あるいは比較的小さい値）となるように、指示データの個数Ａおよび指示データＢ１〜Ｂａの重みＷ１〜Ｗａを設定することで、１フレーム期間に占めるブランキング期間の長さＷｂを、例えば最小単位時間以下とし、非表示期間であるブランキング期間の割合を少なくした表示装置を実現できる。
【０１６４】
その結果、表示装置全体として従来と同程度の輝度を得る場合、非表示期間が短くなった分だけ１フレーム内の発光期間の輝度を相対的に低く設定できる。これにより、有機ＥＬ素子ＥＬ１の長寿命化が図れる。
【０１６５】
以下、上記駆動方法の具体例を、駆動条件例１〜４として説明する。
【０１６６】
（駆動条件例１）
この駆動条件例では、仮に表示装置１の画面サイズがＱＶＧＡ（３２０×２４０画素）であり、ＱＶＧＡを長手方向に走査するものとする。そうすれば、ゲート配線Ｇｉの本数ｎ（図面中では「ライン数」と記す）は、３２０本となる。また、表示装置１が、各画素ごとに３色に対応した３つの画素回路を備え、各色の表示階調数Ｇが６４階調（表示階調数Ｇのビット数ｐが６ビット）であるものとする。また、この例では、動画偽輪郭の発生を抑える為に、指示データの個数Ａ（図面中では「データ数」と記す）を、表示階調数Ｇのビット数ｐよりも２大きい値、すなわち８とする。この例では、前記のコントロール回路に設けられた１単位期間分の指示データ（Ａ個の指示データ）を記憶するためのメモリを、８ビットのメモリとする。
【０１６７】
この条件で、コンピュータを用いて、各指示データＢ１〜Ｂａ−１の重みＷ１〜Ｗａ−１を変えていき、前記連立式（１）を満たすかを調べていき、前記連立式（１）を満たす重みＷ１〜Ｗａ−１を決定する。また、指示データＢａの重みを、前記式（２）を満たすように決定する。
【０１６８】
そのような重みの決定（プログラム）を行った結果として得られた条件の１例を図６に示す。
【０１６９】
図６には、指示データＢ１〜Ｂ８について、ビット番号、重み、表示期間の長さ、およびビット長（＝表示期間の長さ＋ブランキング期間の長さ）を示している。
【０１７０】
ビット番号は、指示データＢ１〜Ｂ８に対して、最も重みの小さい方から、１、２、・・・、８と付ける。その結果、指示データＢ１がビット番号７、指示データＢ２がビット８、指示データＢ３がビット番号１、指示データＢ４がビット番号３、指示データＢ５がビット番号４、指示データＢ６がビット番号２、指示データＢ７がビット番号５，指示データＢ８がビット番号６に対応する。各ビット番号は、８桁のビット列の各ビットの番号（最下位ビット側から数えていくつめのビットであるのか）に相当するものである。この場合、ビット番号１〜８の指示データ（ビット）の重みは、１、２、４、・・・となっている。この場合、指示データＢ１〜Ｂ８に対応するビット番号は、７、８、１、３、４、２、５、６となっており、ビット番号１から順に並んでいない。このようにビット番号１から順に並べない方が、連立式（１）を満足させやすい。また、最後のビット番号６の表示期間の後にブランキング期間が設けられている。図６では、最後にブランキング期間が設けられている表示期間に対応するビットの重みを「＋Ｂ」を付けて表記している。このブランキング期間の長さ（図面中では「Ｂ長」と略記する）は、式（３）により求められる。
【０１７１】
この場合、上述したような重みの決定（プログラム）を行った結果として、各ビット番号の指示データ（ビット）Ｂ１〜Ｂ７の重みが、１２、１３、１、４、７、２、１２となるように設定されている。
この例では、連立式（１）における左辺の値は、
ＭＯＤ（Ｗ１，Ａ）＝ＭＯＤ（１２，８）＝４
ＭＯＤ（Ｗ１＋Ｗ２，Ａ）＝ＭＯＤ（２５，８）＝１
ＭＯＤ（Ｗ１＋Ｗ２＋Ｗ３，Ａ）＝ＭＯＤ（２６，８）＝２
ＭＯＤ（Ｗ１＋Ｗ２＋Ｗ３＋Ｗ４，Ａ）＝ＭＯＤ（３０，８）＝６
ＭＯＤ（Ｗ１＋Ｗ２＋Ｗ３＋Ｗ４＋Ｗ５，Ａ）＝ＭＯＤ（３７，８）＝５
ＭＯＤ（Ｗ１＋Ｗ２＋Ｗ３＋Ｗ４＋Ｗ５＋Ｗ６，Ａ）＝ＭＯＤ（３９，８）＝７
ＭＯＤ（Ｗ１＋Ｗ２＋Ｗ３＋Ｗ４＋Ｗ５＋Ｗ６＋Ｗ７，Ａ）＝ＭＯＤ（５１，８）＝３
となる。したがって、前記連立式（１）が満たされる。
【０１７２】
また、指示データＢ１〜Ｂ８（ビット番号１〜８のビット）の重みＷ１〜Ｗ８の総和は、６３となるように設定されている。したがって、最後の指示データＢ８（ビット番号６のビット）の重みは、前記式（２）を満たすように、すなわち、
Ｗ１＋Ｗ２＋・・・＋Ｗ８＝６３
となるように設定されている。
【０１７３】
また、整数ｋは、ゲート配線数ｎ（＝３２０）、指示データ数Ａ（＝８）、表示したい階調数Ｇ（＝６４）に対して、
ｋ＜ｎ×Ａ／（Ｇ−１）…（４）
を満たす、すなわち、
ｋ＜３２０×８／６３
を満たす整数で、Ａ（＝８）の倍数とならない数である。また、ｋは、ブランキング期間の長さＷｂを最小化するために、この不等式を満たす整数で、Ａの倍数とならない最大の数とすることが好ましい。但し、ｋがＡの素因数等の場合、連立式（１）を満たさない場合がある。ｋは、Ａの倍数±１であれば概ね連立式（１）を満たし、問題なく使える。この場合、不等式（４）を満たす整数で、Ａ（＝８）の倍数とならない最大の数は３９であり、連立式（１）を満たす。したがって、この場合、ｋ＝３９とする。
【０１７４】
ブランキング期間長Ｗｂは、前記式（３）から算出することができる。すなわち、ｋ＝３９とすれば、前記式（３）より、
Ｗｂ＝３２０×８−６３×３９＝１０３
となる。
【０１７５】
さらに、図６では、以上の連立式（１）を満たす走査条件が、「各指示データＢ１〜Ｂ８に対応する書き込み期間が相互に重ならない」という条件（時間多重階調駆動方法を実現するための必要条件）を満たすことを模式的に示している。
【０１７６】
ここでは、縦軸に指示データ番号、横軸にビット番号、ビットの重み、ビットの表示期間の長さ、占有期間の番号を示す。図６では、各指示データＢ１〜Ｂ８またはブランキング期間に対してどの占有期間の番号が対応しているかを黒丸で示している。
【０１７７】
各指示データＢ１〜Ｂａの占有期間の番号をＮ１〜Ｎａとすると、これらは、
Ｎ１＝０
Ｎ２＝ＭＯＤ（Ｗ１，Ａ）
Ｎ３＝ＭＯＤ（Ｗ１＋Ｗ２，Ａ）
・・・
Ｎａ＝ＭＯＤ（Ｗ１＋・・・＋Ｗａ−１，Ａ）
により求めることができる。その結果を図６に記す。
【０１７８】
図６から、各指示データＢ１〜Ｂ８（ビット番号７〜ビット番号６）の占有期間が相互に重ならないことが判る。また、１フレーム期間の全長を選択期間を単位として表した値（図面中では「合計」と記す）は、
１フレーム期間＝３２０×８選択期間＝２５６０選択期間
となる。上記駆動方法を用いることで、１フレーム期間における表示期間の長さ（１フレーム期間に含まれるＡ個の駆動期間の長さの合計）を選択期間を単位として表した値（図面中では単に「表示期間」と記す）は、
表示期間＝３９×６３選択期間＝２４５７選択期間
となる。残りの１０３選択期間が、ブランキング期間長Ｗｂとなる。
【０１７９】
このとき、１フレーム期間に占めるブランキング期間の比率は
ブランキング期間の比率＝１０３／２５６０＝約４％
となる。したがって、上記駆動方法を用いれば、１フレーム期間に占めるブランキング期間の比率を充分小さくできることが判る。
【０１８０】
（駆動条件例２）
この駆動条件例は、駆動条件例１において、駆動タイミングを図示しやすいようにゲート配線数ｎをｎ＝８に変更した以外は、駆動条件例１と同じ条件である。この例でも、前記のコントロール回路に設けられた１単位期間分の指示データ（Ａ個の指示データ）を記憶するためのメモリを、８ビットのメモリとする。
【０１８１】
この駆動条件例では、指示データの個数Ａおよび表示階調数Ｇは駆動条件例１と同一であるので、各指示データの重みは、駆動条件例１と同一の重みに設定される。
【０１８２】
一方、この場合には、整数ｋは、前記の不等式（４）、すなわち、
ｋ＜８×８／６３
を満たす整数で、Ａ（＝８）の倍数とならない数である。したがって、この場合、ｋは、駆動条件例１と異なり、ｋ＝１に設定される。
【０１８３】
図６と同じ様式でこの例の走査条件を図示すると、図７に示すようになる。
【０１８４】
この場合、１フレーム期間の全長を選択期間を単位として表した値は、
１フレーム期間＝８×８選択期間＝６４選択期間
となる。１フレーム期間における表示期間の長さを選択期間を単位として表した値は
表示期間＝１×６３選択期間＝６３選択期間
となる。このとき、１フレーム期間に占めるブランキング期間の比率は
ブランキング期間の比率＝（６４−６３）／６３＝１．６％
となる。
【０１８５】
上記駆動方法では、ブランキング期間の長さが１フレーム期間あたり１選択期間で済むので、従来技術の特許文献２（特表平９−５１１５８９号公報）の駆動方法に比べ、劇的にブランキング期間の比率が低下する。
【０１８６】
図７に示す走査条件がどのように駆動タイミングになるかを示すと、図８および図９の通りである。図８は、フレーム期間の一部（選択期間１〜４０）を示し、図９は、それに続く残りの部分のフレーム期間を示している。
【０１８７】
図８および図９において、横軸は、時間を表す。そして、各行は、上から、選択期間の番号、単位期間の番号、占有期間の番号、ゲート配線Ｇ１〜Ｇ８の駆動タイミングを示す。また、下に両矢印で示す期間は、ゲート配線Ｇ１における各指示データに対応する駆動期間であり、その両矢印の上に示す数字は、その期間のビット長である。選択期間の番号は、１フレーム期間内における何番目の選択期間であるかを示す。単位期間の番号は、１フレーム期間内における何番目の単位期間であるかを示す。また、ゲート配線Ｇ１〜Ｇ８の駆動タイミングを示す欄では、ソース配線Ｓｊへどのゲート配線Ｇｉに対応した画素Ａｉｊのどのビット番号の指示データを与えるかを示している。すなわち、ゲート配線Ｇ１〜Ｇ８の駆動タイミングを示す欄では、各指示データに対応する書き込み期間（表示期間に含まれる最初の選択期間）の位置をそのビット番号１〜８で示す。また、「Ｂ」は、ソース配線Ｓｊにブランキングデータを転送する時間を示すのではなく、制御配線Ｒｉを用いて、ブランキングを行う期間を示す。
【０１８８】
次に、図８および図９に示す駆動タイミングを決定する方法について説明する。
【０１８９】
まず、ゲート配線Ｇ１に対応する各指示データＢ１〜Ｂ８をソース配線Ｓｊへ送るタイミング（ゲート配線Ｇ１に対応する画素回路Ａ１ｊに対して各指示データＢ１〜Ｂ８を書き込むタイミング）を図７の走査条件に基づいて決定する。すなわち、まず、図７の走査条件において、指示データＢ１のビット番号が７であることから、ゲート配線Ｇ１に対応する画素回路Ａ１ｊに対して、選択期間１にビット番号７の指示データ（指示データＢ１）を送ることに決定する。次いで、図７の走査条件において、指示データＢ２〜Ｂ８のビット番号が８、１、３、４、２、５、６であり、指示データＢ１〜Ｂ７のビット長（駆動期間の長さ）が１２、１３、１、４、７、２、１２である。それゆえ、ゲート配線Ｇ１に対応する各ビット番号８、１、３、４、２、５、６の指示データＢ２〜Ｂ８をソース配線Ｓｊへ送る期間（ゲート配線Ｇ１に対応する画素回路Ａ１ｊに対して各指示データＢ２〜Ｂ８を書き込む書き込み期間に対応する）が、それぞれ、選択期間１３、選択期間２６、選択期間２７、選択期間３１、選択期間３８、選択期間４０、選択期間５２であることが判る。そして、指示データＢ８のビット長が１２であり、ブランキング期間のビット長が１であることから、選択期間６４を上記ブランキング期間に設定する。このとき、ゲート配線Ｇ１に対応する画素回路Ａｉｊにおいて各ビット番号の指示データＢ１〜Ｂ８に対応する表示を行う表示期間（ビット表示期間）はそれぞれ、選択期間１〜１２、選択期間１３〜２５、選択期間２６、選択期間２７〜３０、選択期間３１〜３７、選択期間３８〜３９、選択期間４０〜５１、選択期間５２〜６３となる。
【０１９０】
ここでは、次のゲート配線Ｇ２に対応する画素回路Ａｉｊにおいて各ビット番号の指示データＢ１〜Ｂ８に対応する表示を行う表示期間（ビット表示期間）を上記ゲート配線Ｇ１の各ビット番号の表示期間に１単位期間（８選択期間）足したものとする。そうすると、ゲート配線Ｇ２に対応する各指示データＢ１〜Ｂ８をソース配線Ｓｊへ送る選択期間は、ゲート配線Ｇ１に対応する各指示データＢ１〜Ｂ８をソース配線Ｓｊへ送る選択期間の番号に８を加えることで求められる。なお、ゲート配線Ｇ２ではなくゲート配線Ｇ３等の各ビット番号の表示期間をゲート配線Ｇ１の各ビット番号の表示期間に１単位期間足したものとすることも可能である。
【０１９１】
以下、同様に、ゲート配線Ｇ３〜Ｇ８に対応する各指示データＢ１〜Ｂ８をソース配線Ｓｊへ送る選択期間を決定し、それらを総合することで、ソース配線Ｓｊに出力すべき各指示データのタイミングが決まる。
【０１９２】
以上の結果として、図８および図９に示す各ゲート配線Ｇ１〜Ｇ８に対応する指示データＢ１〜Ｂ８をソース配線Ｓｊへ送るタイミングを決定することができる。
【０１９３】
図８および図９に示す駆動タイミングを見れば判る通り、各ゲート配線Ｇ１〜Ｇ８に対応する指示データＢ１〜Ｂ８をソース配線Ｓｊへ送り出すタイミングは、相互に重なり合わない。そこで、このタイミングで、画素回路Ａ１ｊ〜Ａ８ｊで共用されるソース配線Ｓｊへ、そのソース配線Ｓｊを共用する各画素回路Ａ１ｊ〜Ａ８ｊに対応する各ビット番号の指示データＢ１〜Ｂ８を供給すれば、絶え間なく指示データを供給しながら、各画素回路Ａｉｊにて時分割階調表示の表示を行うことができることが判る。
【０１９４】
（駆動条件例３）
この駆動条件例では、ゲート配線Ｇｉの本数ｎ（図面中では「ライン数」と記す）を、４８０本とする。また、表示装置１が、各画素ごとに３色に対応した３つの画素回路を備え、各色の表示階調数Ｇが２５６階調（表示階調数Ｇのビット数ｐが８ビット）であるものとする。また、この例では、動画偽輪郭の発生を抑える為に、指示データの個数Ａ（図面中では「データ数」と記す）を、表示階調数Ｇのビット数ｐよりも２大きい値、すなわち１０とする。この例では、前記のコントロール回路に設けられた１単位期間分の指示データ（Ａ個の指示データ）を記憶するためのメモリを、１０ビットのメモリとする。
【０１９５】
この条件で、各指示データＢ１〜Ｂ９の重みＷ１〜Ｗ９を、連立式（１）を満たすよう決める。また、指示データＢ１０の重みＷ１０を、前記式（２）を満たすよう決める。整数ｋは、前記の不等式（４）、すなわち、
ｋ＜４８０×１０／２５６
を満たす整数で、Ａ（＝１０）の倍数とならない数である。そして、整数ｋは、この条件を満たす最大の数であることが好ましい。したがって、この場合、ブランキング期間の長さＷｂを最小化するために、ｋは１８に設定されることが好ましい。しかしながら、この場合、ｋは１８では上手く行かないことが判ったので、更に１つ減らして１７に設定される。
【０１９６】
そして、ブランキング時間の長さＷｂを式（３）を満たすよう、
Ｗｂ＝４８０×１０―（２５６−１）×１７＝４６５
とする。そして、指示データＢ１０のビット長を、その重みＷ１０と上記ブランキング期間の長さＷｂとを加算した値とする。
【０１９７】
以上のような設定の結果として得られた走査条件を、図６と同じ様式で図１０に示す。
図１０の走査条件では、各指示データＢ１〜Ｂ１０を独立にＯＮ／ＯＦＦすることで、２５６階調表示が実現できる。
【０１９８】
（駆動条件例４）
駆動条件例３の場合、前述したように指示データを記憶するための記憶領域として１０ビット分の記憶領域を確保するか、あるいは８ビット構成のメモリに記憶させた８ビットのデータから１０ビットの指示データを作成する必要がある。前者では、多くの記憶領域を確保することが必要になり、後者ではメモリアクセス周波数を高くする必要がある。そのため、多くの記憶領域を確保したり、メモリアクセス周波数を高くしたりしないことが要求される場合には、駆動条件例３のように各ビットの指示データを独立にＯＮ／ＯＦＦする駆動方法が使えない場合もある。
【０１９９】
そのような場合、次のような駆動方法を用いることが有効である。すなわち、ビット番号９の指示データＢ１とビット番号１０の指示データＢ１０、ビット番号８の指示データＢ２とビット番号７の指示データＢ９をそれぞれ同時にＯＮ／ＯＦＦする。そして、指示データを記憶するメモリを８ビット構成とし、ビット番号１〜６の指示データＢ３〜Ｂ８を下位６ビットとして、ビット番号１０の指示データＢ１０を兼ねるビット番号９の指示データＢ１とビット番号７の指示データＢ９を兼ねるビット番号８の指示データＢ２とを上位２ビットとして、それぞれメモリに記憶させる。そして、メモリから上位２ビットのデータを１単位期間で２回読み出す構成にする。
【０２００】
この場合、駆動条件例３と異なり、各指示データＢ１〜Ｂ１０の重みＷ１〜Ｗ１０を、Ｗ１、Ｗ２、Ｗ３、Ｗ４、Ｗ５、Ｗ６、Ｗ７＋Ｗ８、Ｗ９＋Ｗ１０の８つの数の組み合わせによって、０〜２５５の数を表すことができるようにする。
【０２０１】
図１１に、そのような条件で、ゲート配線Ｇｉの本数ｎ（図面中では「ライン数」と記す）を４８０本とし、指示データの個数Ａを１０個に設定し、２５６階調表示する（Ｇ＝２５６）場合の走査条件を求めた結果を、図６と同じ様式で示す。この場合も、ｋは１７に設定される。
【０２０２】
この駆動条件では、指示データを記憶するための記憶領域として８ビット分の記憶領域を確保するだけでよいため、多くの記憶領域を確保したり、メモリアクセス周波数を高くしたりする必要がない。なお、ここでは、メモリに記憶させたデータの上位２ビットがそれぞれ複数の指示データを兼ねるようにしたが、メモリに記憶させたデータの上位１ビットあるいは上位３ビット以上が複数の指示データを兼ねるようにしてもよい。
【０２０３】
以上のように、上記駆動方法を用いれば、１フレーム期間に存在するブランキング期間の割合を少なくした時間多重階調駆動方法を実現できる。
【０２０４】
さらに、上記駆動方法を、前述した図３に示す駆動タイミングで駆動される画素回路Ａｉｊに用いた場合、画素回路Ａ２ｊは、時間１３ｔ１から時間１６ｔ１までのブランキング期間には、常にスイッチ用トランジスタ１３がＯＦＦ状態に保たれる。そのため、ブランキング期間の画素回路Ａ２ｊは、ソース配線Ｓｊに接続されず、ソース配線Ｓｊを占有しない。そのため、画素回路Ａ２ｊがブランキング期間にある時に、画素回路Ａ２ｊとソース配線Ｓｊを共有する他の画素回路Ａｉｊ（例えば画素回路Ａ３ｊ）に対してソース配線Ｓｊを介して指示データを供給することが可能になる。それゆえ、ソース配線Ｓｊを共有する画素回路Ａｉｊの何れかに対して、絶えず、ソース配線Ｓｊを介して指示データを供給し続けることが可能となる。その結果、ソース配線Ｓｊを介した指示データの供給を停止する期間が存在する構成（例えば後述する実施の形態３の構成）と比較して、１フレーム期間内の選択期間の数が同一である場合における、指示データの個数Ａをより多くすることができる。その結果、ビットの重みが最大となる指示データのビット重みを小さくし、動画偽輪郭の発生を抑制できるので、表示品位を向上させることができる。
【０２０５】
なお、本実施形態に係る図１に示す画素回路を備える表示装置１は、上述した駆動方法以外の駆動方法、例えば、特許文献２（特表平９−５１１５８９号公報）の駆動方法や、特許文献３（特開平２００４−４５０１号公報）の駆動方法等で駆動してもよい。
【０２０６】
〔実施の形態２〕
本発明の他の実施の形態について図１２および図１３に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記実施の形態１にて示した各部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【０２０７】
本実施形態の表示装置は、図２に示す実施の形態１の表示装置１における画素回路Ａｉｊの構成を変更した以外は、表示装置１と同様の構成を備えている。画素回路Ａｉｊ以外の部分については、表示装置１と同様であるので、詳しい説明は省略する。
【０２０８】
本実施形態の表示装置が備える画素回路Ａｉｊは、図１２に示す画素回路Ａｉｊである。
【０２０９】
この画素回路Ａｉｊは、図１２に示すように、ソース配線Ｓｊとゲート配線Ｇｉとが交差する位置の近くに配置されており、ｎ型ＴＦＴである駆動用トランジスタ１６、ｎ型ＴＦＴであるスイッチ用トランジスタ（第１のスイッチ用トランジスタ）１３、ｎ型ＴＦＴであるスイッチ用トランジスタ（第３のスイッチ用トランジスタ）１７、および有機ＥＬ素子ＥＬ１（電気光学素子）を備えている。
【０２１０】
具体的には、図示しない直流電源から所定の電源電圧Ｖｐが印加された電源配線Ｖｐ（所定電位配線）と、電源電圧Ｖｐに対して所定の電位差を有する所定の共通電位（例えば接地電位）が付与された共通配線Ｖｃｏｍとの間に、駆動用トランジスタ１６とスイッチ用トランジスタ１７と有機ＥＬ素子ＥＬ１とがこの順で直列に接続されている。
【０２１１】
駆動用トランジスタ１６は、そのドレイン端子が電源配線Ｖｐに、そのソース端子がスイッチ用トランジスタ１７のドレイン端子にそれぞれ接続されている。駆動用トランジスタ１６は、直流電源と有機ＥＬ素子ＥＬ１との間に介在し、そのゲート端子に供給される指示データに応じて直流電源から有機ＥＬ素子ＥＬ１への電流の供給を制御するものである。より詳細には、駆動用トランジスタ１６は、そのゲート端子にＯＮ電位が供給されているときには、ＯＮ状態となって直流電源からの電流を有機ＥＬ素子ＥＬ１へ供給する。一方、駆動用トランジスタ１６は、そのゲート端子にＯＦＦ電位が供給されているときには、ＯＦＦ状態となって直流電源から有機ＥＬ素子ＥＬ１への電流の供給を停止する。
【０２１２】
スイッチ用トランジスタ１７は、制御配線Ｒｉから供給された制御信号Ｒｉによってある期間だけＯＦＦ状態（非導通状態）となるように制御され、その結果として駆動用トランジスタ１６から有機ＥＬ素子ＥＬ１へ流れる電流を上記の期間だけ止めるものである。この場合、スイッチ用トランジスタ１７および制御配線Ｒｉによって、電流遮断手段が構成されている。また、スイッチ用トランジスタ１７は、駆動用トランジスタ１６の閾値電圧のばらつきを補償するために、後述するスイッチ用トランジスタ１９がＯＮ状態である期間に、ＯＮ状態からＯＦＦ状態に移行するようになっている。
【０２１３】
この場合、スイッチ用トランジスタ１７および制御配線Ｒｉによって、ブランキング手段が構成されている。なお、ブランキング手段として、これらに代えて、有機ＥＬ素子ＥＬ１を消去状態とする信号（ブランキング信号）をある期間だけ画素回路Ａｉｊに与える手段、例えば特許文献３におけるブランキングを行う手段を用いてもよい。
【０２１４】
駆動用トランジスタ１６のゲート端子とドレイン端子（電源配線Ｖｐ側の端子）との間には、スイッチ用トランジスタ１９（閾値電圧補償手段、第２スイッチ用トランジスタ）が配置されている。言い換えると、駆動用トランジスタ１６のゲート端子とドレイン端子とを接続する配線上にスイッチ用トランジスタ１９が介在している。
【０２１５】
スイッチ用トランジスタ１９は、ブランキングが行われている期間（ブランキング期間）、すなわち駆動用トランジスタ１６から有機ＥＬ素子ＥＬ１へ流れる電流が止められている期間（スイッチ用トランジスタ１７がＯＦＦ状態である期間）に、ＯＮ状態となる。これにより、上記ブランキング期間に、駆動用トランジスタ１６のゲート端子とドレイン端子とが短絡され、その結果として、駆動用トランジスタ１６の閾値電圧のばらつきが補償される。閾値電圧のばらつきが補償される原理については、後述する。一方、トランジスタ１９は、スイッチ用トランジスタ１７がＯＮ状態である期間には、ブランキング期間の直前の所定時間を除いてＯＦＦ状態となる。スイッチ用トランジスタ１９は、そのゲート端子が制御配線Ｐｉに接続されており、この制御配線Ｐｉに供給されている制御電位Ｐｉによって制御される。
【０２１６】
また、駆動用トランジスタ１６のゲート端子には、コンデンサ（第１コンデンサ）Ｃ３とコンデンサ（第２コンデンサ）Ｃ４とが接続されている。
【０２１７】
コンデンサＣ３は、その一方の端子が駆動用トランジスタ１６のゲート端子に接続されており、その他方端子は、駆動用トランジスタ１６のソース端子に接続されている。コンデンサＣ３は、駆動用トランジスタ１６のゲート端子とソース端子との間の電位差を保持するための電位差保持手段としての機能を有する。
【０２１８】
コンデンサＣ４は、その一方の端子が駆動用トランジスタ１６のゲート端子に接続されており、その他方の端子には、スイッチ用トランジスタ１３のドレイン端子が接続されている。コンデンサＣ４は、スイッチ用トランジスタ１３のドレイン端子から出力された指示データを保持すると共に駆動用トランジスタ１６のゲート端子に供給するものである。
【０２１９】
スイッチ用トランジスタ１３のソース端子は、ソース配線Ｓｊに接続されている。スイッチ用トランジスタ１３のゲート端子は、ゲート配線Ｇｉに接続されている。スイッチ用トランジスタ１３は、ゲート配線Ｇｉに供給された走査信号Ｇｉによって導通が制御され、導通時に、ソース配線Ｓｊからの指示データをコンデンサＣ４へ出力してコンデンサＣ４に保持させる。
【０２２０】
コンデンサＣ４の他方端子（スイッチ用トランジスタ１３のドレイン端子に接続されている方の端子）は、スイッチ用トランジスタ（第５のスイッチ用トランジスタ）２０のドレイン端子にも接続されている。スイッチ用トランジスタ２０のソース端子は、駆動用トランジスタ１６のゲート端子に接続されている。スイッチ用トランジスタ２０は、そのゲート端子が制御配線Ｐｉに接続されており、この制御配線Ｐｉに供給されている制御電位Ｐｉによって制御される。スイッチ用トランジスタ２０は、スイッチ用トランジスタ１９がＯＮ状態である期間に、コンデンサＣ４の他方の端子（スイッチ用トランジスタ１３のドレイン端子に接続されている方の端子）を駆動用トランジスタ１６のゲート端子に接続して、コンデンサＣ４の他方端子に所定電位（電源電圧Ｖｐ）を与えるためのものである。
【０２２１】
本実施形態の画素回路Ａｉｊは、全てのトランジスタがｎ型ＴＦＴで構成されているので、ポリシリコン基板だけでなくアモルファスシリコン基板でも作成可能である。一方、実施の形態１の画素回路Ａｉｊでは、一部のトランジスタにｐ型ＴＦＴを使用しているので、一般には、アモルファスシリコン基板ではなくポリシリコン基板で作成することが必要である。なぜなら、一般に、ｐ型ＴＦＴは、アモルファスシリコン基板で作成しないからである。
【０２２２】
この画素回路Ａｉｊの駆動タイミングを、図３と同様の様式で図１３に示す。図１３の上部に示す３つの波形は、画素回路Ａ２ｊに対応するものであり、上から順に、１）走査信号Ｇ２、２）制御電位Ｐ２、３）制御信号Ｒ２のそれぞれの波形である。また、図１３の中央に示すＳｊは、ソース配線Ｓｊに供給される指示データの種類をビット番号で示している。図１３の下部に示す３つの波形は、画素回路Ａ３ｊに対応するものであり、上から順に、４）走査信号Ｇ３、５）制御電位Ｐ３、６）制御信号Ｒ３のそれぞれの波形である。この場合、指示データは、指示データＢ１〜Ｂ８（図１３では、Ｂを省略して示す）の８種類ある。図１３は、実施の形態１で述べた時間多重階調駆動方法を採用した場合を示している。また、図１３において横軸で示す時間軸は、占有期間の長さの半分に対応するｔ１を単位として示している。
【０２２３】
画素Ａ２ｊは、時間１３ｔ１からブランキング期間に入る。時間１３ｔ１において、制御配線Ｐ２の電位をＨｉｇｈ（ＧＨ）として、スイッチ用トランジスタ２０・１９をＯＮ状態とする。スイッチ用トランジスタ２０がＯＮ状態となることにより、コンデンサＣ４の他方端子（スイッチ用トランジスタ１３と接続されている方の端子）が、駆動用トランジスタ１６のゲート端子に接続される。また、スイッチ用トランジスタ１９がＯＮ状態となることにより、駆動用トランジスタ１６のゲート端子とドレイン端子との間が短絡される。このとき、制御配線Ｒ２の電位がＨｉｇｈ（ＧＨ）なので、スイッチ用トランジスタ１７はＯＮ状態となる。従って、駆動用トランジスタ１６のソース端子の電位が低下し、駆動用トランジスタ１６のゲート電位はＯＮ電位となる。また、コンデンサＣ２の両端に対して、電源配線Ｖｐから所定電位の電源電圧Ｖｐが与えられる。
【０２２４】
その後、時間１４ｔ１において、制御配線Ｒ２の電位をＬｏｗ（ＧＬ）とし、スイッチ用トランジスタ１７をＯＦＦ状態とする（このとき、スイッチ用トランジスタ２０・１９はＯＮ状態のままである）。このことにより、駆動用トランジスタ１６のソース端子の電位が上昇し、駆動用トランジスタ１６のゲート・ソース間電位は、ＯＮ状態からＯＦＦ状態に変化し、閾値電位Ｖｔｈに到達する。それゆえ、駆動用トランジスタ１６のソース電位Ｖｓは、電源電圧Ｖｐと駆動用トランジスタ１６の閾値電位Ｖｔｈとの差に等しく、すなわち、
Ｖｓ＝Ｖｐ−Ｖｔｈ
となる。したがって、コンデンサＣ３の両端の電位差は、駆動用トランジスタ１６のゲート・ソース間電位、すなわち閾値電位Ｖｔｈに等しくなる。
【０２２５】
そして、時間１５ｔ１において、制御配線Ｐ２の電位をＬｏｗ（ＧＬ）とし、スイッチ用トランジスタ２０・１９をＯＦＦ状態とする。これにより、コンデンサＣ３の両端に、電位差Ｖｐ−Ｖｓ、すなわち閾値電位Ｖｔｈに等しい電位差が保持される（閾値電位Ｖｔｈに対応する電荷が保持される）一方、コンデンサＣ４の両端は電源電位Ｖｐに保持される。
【０２２６】
その後、時間１６ｔ１においてブランキング期間が終了する。時間１６ｔ１において、制御配線Ｒ２の電位をＨｉｇｈ（ＧＨ）として、スイッチ用トランジスタ１７をＯＮ状態とする。また、ゲート配線Ｇ２の電位をＨｉｇｈ（ＧＨ）として、スイッチ用トランジスタ１３をＯＮ状態とする。これにより、コンデンサＣ４の他方端子（スイッチ用トランジスタ１３と接続されている方の端子）が、ソース配線Ｓｊと短絡される。
【０２２７】
このとき、ソース配線Ｓｊには指示データ（ビット番号７に対応する指示データＢ１）が供給されているので、コンデンサＣ４の他方端子（スイッチ用トランジスタ１３と接続されている方の端子）の電位は、その指示データ（ビット番号７に対応する指示データＢ１）に対応した電位（ＶＨまたはＶＬ）となる。このため、駆動用トランジスタ１６のゲート電位は、指示データ（ビット番号７に対応する指示データＢ１）に対応して変化する。
【０２２８】
このとき、駆動用トランジスタ１６の閾値電圧Ｖｔｈに等しい電位差がコンデンサＣ３の両端に保持されていることで、駆動用トランジスタ１６のゲート電位は、その閾値電位Ｖｔｈに依存することなく、指示データに対応した電位だけ所定電位（電源電位Ｖｐ）から変化した電位となる。すなわち、駆動用トランジスタ１６のゲート・ソース間電位は、その閾値電位Ｖｔｈに依存することなく、指示データに対応した電位だけ閾値電位Ｖｔｈから変化した電位となる。この結果、図１に示す画素回路Ａｉｊと同様に、有機ＥＬ素子ＥＬ１は、駆動用トランジスタ１６の閾値電位Ｖｔｈに依存せず、指示データに対応した表示状態となる。その結果、駆動用トランジスタ１６の閾値電位Ｖｔｈのばらつきに起因する輝度のむらが補償され、輝度のむらのない表示を行うことができる。
【０２２９】
そして、時間１７ｔ１以降、ゲート配線Ｇ２の電位をＬｏｗ（ＧＬ）とし、スイッチ用トランジスタ１３をＯＦＦ状態とすることで、コンデンサＣ４の他方端子（スイッチ用トランジスタ１３と接続されている方の端子）に、時間１６ｔ１から時間１７ｔ１までの間に付与された電位（指示データに対応した電位）を保持させる。
【０２３０】
このことにより、駆動用トランジスタ１６を流れる電流Ｉｄは、その閾値電位Ｖｔｈに依らず、その指示データＢ１（ビット番号７に対応する指示データＢ１）に対応した電流値となる。このとき、スイッチ用トランジスタ１７はＯＮ状態であるので、上記の電流Ｉｄは、駆動用トランジスタ１１から有機ＥＬ素子ＥＬ１に流れる。その結果、指示データに対応した、輝度のむらのない表示が維持される。
【０２３１】
なお、時間１７ｔ１以降、ソース配線Ｓｊに送られる指示データは、他のゲート配線に対応した指示データに変更されるが、ゲート配線Ｇ２に対応するスイッチ用トランジスタ１３はＯＦＦ状態であるため、駆動用トランジスタ１１等は、その指示データの変更による影響を受けない。
【０２３２】
以上のように、本実施形態に係る表示装置では、実施の形態１に係る表示装置１と同様に、指示データＢ１〜Ｂａに対応する選択期間外のブランキング期間に駆動用トランジスタ１６の閾値電位Ｖｔｈのばらつきを補償することができる。したがって、実施の形態１に係る表示装置１と同様に、選択期間を短くすることができる。
【０２３３】
また、本実施形態に係る表示装置では、実施の形態１に係る表示装置１と同様に、制御配線Ｒｉによってスイッチ用トランジスタ１７を制御することによってブランキング動作を行うことができるので、指示データを総て表示のために使えるので、最も重みの大きな指示データの重みを小さくすることができる。その結果、動画偽輪郭の発生を抑制することができる。
【０２３４】
本実施形態に係る表示装置においても、実施の形態１で述べた駆動方法を用いることができる。例えば、本実施形態でも、実施の形態１と同様、図７に示す走査条件を用いることができる。上記駆動方法については、実施の形態１と同様であるので、その説明は省略する。
【０２３５】
〔実施の形態３〕
本発明のさらに他の実施の形態について図１４ないし図２２に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記実施の形態１または２にて示した各部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【０２３６】
本実施形態の表示装置は、図２に示す実施の形態１の表示装置１における画素回路Ａｉｊの構成を変更した以外は、表示装置１と同様の構成を備えている。画素回路Ａｉｊ以外の部分については、表示装置１と同様であるので、詳しい説明は省略する。
【０２３７】
本実施形態で用いる画素回路Ａｉｊは、図１４に示す画素回路Ａｉｊである。本実施形態の画素回路Ａｉｊは、図１２に示す実施の形態２の画素回路Ａｉｊからスイッチ用トランジスタ２０を外した構成であり、その他の点は実施の形態２の画素回路Ａｉｊと同じである。そのため、ここでは、画素回路Ａｉｊの各構成要素に関する説明は省略する。ただし、本実施形態で用いる画素回路Ａｉｊでは、スイッチ用トランジスタ１３が、スイッチ用トランジスタ１７がＯＦＦ状態である期間（ブランキング期間）に、コンデンサＣ４の他方の端子（スイッチ用トランジスタ１３側の端子）をソース配線Ｓｊに接続して、コンデンサＣ４の電荷を設定するようになっている。
【０２３８】
この画素回路Ａｉｊの駆動タイミングを、図３と同様の様式で図１５に示す。図１５の上部に示す３つの波形は、画素回路Ａ２ｊに対応するものであり、上から順に、１）走査信号Ｇ２、２）制御電位Ｐ２、３）制御信号Ｒ２のそれぞれの波形である。また、図１５の中央に示すＳｊは、ソース配線Ｓｊに供給される指示データの種類をビット番号で示している。図１５の下部に示す３つの波形は、画素回路Ａ３ｊに対応するものであり、上から順に、４）走査信号Ｇ３、５）制御電位Ｐ３、６）制御信号Ｒ３のそれぞれの波形である。この場合、指示データは、指示データＢ１〜Ｂ７（図１５では、Ｂを省略して示す）の７種類ある。また、ブランキング期間を含む単位期間には、指示データとしてブランキング信号がソース配線Ｓｊに供給されるようになっている。また、図１５は、図１７で述べる時間多重階調駆動方法を採用した場合を示している。また、図１５において横軸で示す時間軸は、占有期間の長さの半分に対応するｔ１を単位として示している。
【０２３９】
画素Ａ２ｊは、時間１３ｔ１からブランキング期間に入る。時間１３ｔ１において、制御配線Ｐ２の電位をＨｉｇｈ（ＧＨ）として、スイッチ用トランジスタ１９をＯＮ状態とする。これにより、駆動用トランジスタ１６のゲート端子とドレイン端子との間が短絡される。このとき、制御配線Ｒ２の電位がＨｉｇｈ（ＧＨ）なので、スイッチ用トランジスタ１７はＯＮ状態となる。従って、駆動用トランジスタ１６のソース端子の電位が低下し、駆動用トランジスタ１６のゲート電位はＯＮ電位となる。
【０２４０】
その後、時間１４ｔ１において、制御配線Ｒ２の電位をＬｏｗ（ＧＬ）とし、スイッチ用トランジスタ１７をＯＦＦ状態とする（このとき、スイッチ用トランジスタ１９はＯＮ状態のままである）。また、時間１４ｔ１において、ゲート配線Ｇｉの電位をＨｉｇｈ（ＧＨ）とし、スイッチ用トランジスタ１３をＯＮ状態として、コンデンサＣ４の他方端子をソース配線Ｓｊへ短絡させる。このとき、ソース配線Ｓｊには、指示データＢ８として与えられたブランキング電位（例えば電源配線Ｖｐの電位）が供給される。なお、ゲート配線Ｇｉの電位は、時間１４ｔ１から時間１５ｔ１までの期間における最初の部分のみ、Ｈｉｇｈ（ＧＨ）とする。
【０２４１】
これらにより、駆動用トランジスタ１６のソース端子の電位が上昇し、駆動用トランジスタ１６のゲート・ソース間電位は、ＯＮ状態からＯＦＦ状態に変化し、閾値電位Ｖｔｈに到達する。それゆえ、駆動用トランジスタ１６のソース電位Ｖｓは、電源電圧Ｖｐと駆動用トランジスタ１６の閾値電位Ｖｔｈとの差に等しく、すなわち、
Ｖｓ＝Ｖｐ−Ｖｔｈ
となる。したがって、コンデンサＣ３の両端の電位差は、駆動用トランジスタ１６のゲート・ソース間電位、すなわち閾値電位Ｖｔｈに等しくなる。
【０２４２】
また、このとき、コンデンサＣ４の両端の電位差が、所定の電位差（例えばブランキング電位が電源配線Ｖｐの電位である場合には０）に決定される。
【０２４３】
そして、時間１５ｔ１において、ゲート配線ＧｉをＬｏｗ（ＧＬ）とし、スイッチ用トランジスタ１３をＯＦＦ状態とする。これにより、コンデンサＣ３の両端に、電位差Ｖｐ−Ｖｓ、すなわち閾値電位Ｖｔｈに等しい電位差が保持される（閾値電位Ｖｔｈに対応する電荷が保持される）一方、コンデンサＣ４の両端には、時間１４ｔ１での電位差（例えばブランキング電位が電源配線Ｖｐの電位である場合には０）が保持される。
【０２４４】
その後、時間１６ｔ１においてブランキング期間が終了する。時間１６ｔ１において、制御配線Ｒ２の電位をＨｉｇｈ（ＧＨ）として、スイッチ用トランジスタ１７をＯＮ状態とする。また、ゲート配線Ｇ２の電位をＨｉｇｈ（ＧＨ）として、スイッチ用トランジスタ１３をＯＮ状態とする。このとき、ソース配線Ｓｊには指示データが供給されているので、コンデンサＣ４の他方端子（スイッチ用トランジスタ１３と接続されている方の端子）の電位は、その指示データに対応した電位（ＶＨまたはＶＬ）となる。このため、駆動用トランジスタ１６のゲート電位は、指示データに対応して変化する。
【０２４５】
このとき、駆動用トランジスタ１６の閾値電圧Ｖｔｈに等しい電位差がコンデンサＣ３の両端に保持されていることで、駆動用トランジスタ１６のゲート電位は、その閾値電位Ｖｔｈに依存することなく、指示データに対応した電位だけ所定電位（電源電位Ｖｐ）から変化した電位となる。すなわち、駆動用トランジスタ１６のゲート・ソース間電位は、その閾値電位Ｖｔｈに依存することなく、指示データに対応した電位だけ閾値電位Ｖｔｈから変化した電位となる。この結果、図１２に示す画素回路Ａｉｊと同様に、有機ＥＬ素子ＥＬ１は、駆動用トランジスタ１６の閾値電位Ｖｔｈに依存せず、指示データに対応した表示状態となる。その結果、駆動用トランジスタ１６の閾値電位Ｖｔｈのばらつきに起因する輝度のむらが補償され、輝度のむらのない表示を行うことができる。
【０２４６】
そして、時間１７ｔ１以降、ゲート配線Ｇ２の電位をＬｏｗ（ＧＬ）とし、スイッチ用トランジスタ１３をＯＦＦ状態とすることで、コンデンサＣ４の他方端子（スイッチ用トランジスタ１３と接続されている方の端子）に、時間１６ｔ１から時間１７ｔ１までの間に付与された電位（指示データに対応した電位）を保持させる。
【０２４７】
このことにより、駆動用トランジスタ１６を流れる電流Ｉｄは、その閾値電位Ｖｔｈに依らず、その指示データＢ１（ビット番号７に対応する指示データＢ１）に対応した電流値となる。このとき、スイッチ用トランジスタ１２はＯＮ状態であるので、上記の電流Ｉｄは、駆動用トランジスタ１１から有機ＥＬ素子ＥＬ１に流れる。その結果、指示データに対応した、輝度のむらのない表示が維持される。
【０２４８】
なお、時間１７ｔ１以降、ソース配線Ｓｊに送られる指示データは、他のゲート配線に対応した指示データに変更されるが、ゲート配線Ｇ２に対応するスイッチ用トランジスタ１３はＯＦＦ状態であるため、駆動用トランジスタ１１等は、その指示データの変更による影響を受けない。
【０２４９】
なお、図１５に示す駆動タイミングでは、ブランキング期間を１選択期間程度としているが、実際の表示装置では、駆動用トランジスタ１６の閾値電圧Ｖｔｈを補償するための電位変化（コンデンサＣ３の両端に閾値電位Ｖｔｈに対応する電荷を保持させる動作）には、数選択時間かかることもある。
【０２５０】
しかし、コンデンサＣ４の両端の電位を設定する初期化動作のために必要な時間は、一瞬（時間ｔ１程度）で済む。このため、実際の表示装置で駆動用トランジスタ１６の閾値電圧を補償するために数選択時間必要だとしても、上記ブランキング動作のための選択期間は１選択期間で済ますことができる。
【０２５１】
そこで、このブランキング期間において駆動用トランジスタ１６を流れる電流Ｉｄと、駆動用トランジスタ１６のゲート電位Ｖｇおよびソース電位Ｖｓとをシミュレーションした結果を図１６に示す。
【０２５２】
図１６において、（１）および（２）を付した電流（Ｉｄ）および電位（Ｖｇ，Ｖｄ）はそれぞれ、実施の形態１で示した条件（１）および（２）を用いてシミュレーションした結果である。また、このシミュレーションでは、２６２４〜２６８８μｓの期間（図１５における時間１３ｔ１から時間１５ｔ１までの期間に対応）、制御電位Ｐ２を１４Ｖ（図１５のＶＨに対応）とした。また、２６２８〜２６９２μｓの期間（図１５における時間１４ｔ１から時間１６ｔ１までに対応）、制御信号Ｒ２の電位を−２Ｖ（図１５のＶＬに対応）とした。また、２６２８〜２６３２μｓの期間（図１５における時間１４ｔ１から時間１５ｔ１までの期間における最初の部分に対応）、走査信号Ｇ２の電位を１４Ｖ（図１５のＶＨに対応）とした。
【０２５３】
図１６から判る通り、駆動用トランジスタ１６のゲート・ソース間電位Ｖｇｓ（＝Ｖｇ−Ｖｓ）は、駆動用トランジスタ１６の閾値電位Ｖｔｈに対応して変化している。
【０２５４】
また、ゲート配線ＧｉがＨｉｇｈ（ＧＨ）となる期間は、２６２８〜２６３２μｓだけであるが、閾値補償期間は、その後、２６８８μｓまで続けることができる。
【０２５５】
このように、図１４の画素回路Ａｉｊを用いれば、一瞬コンデンサＣ４の他方端子をソース配線Ｓｊに接続する必要はあるが、駆動用トランジスタ１６の閾値補償期間の大半はブランキング期間とできる。
【０２５６】
以上のように、本実施形態に係る表示装置では、実施の形態２に係る表示装置と同様に、指示データＢ１〜Ｂａに対応する選択期間外のブランキング期間に駆動用トランジスタ１６の閾値電位Ｖｔｈのばらつきを補償することができる。したがって、実施の形態２に係る表示装置と同様に、選択期間を短くすることができる。
【０２５７】
また、本実施形態に係る表示装置では、実施の形態２と比較して、スイッチ用トランジスタ２０を取り除いた分だけ画素回路当たりのトランジスタの数を少なくすることができる。その結果、高開口率化および画素密度の向上（高精細化）を図ることができる。
【０２５８】
なお、図１４に示す画素回路Ａｉｊでは、コンデンサＣ４が駆動用トランジスタ１６のゲート端子に直接接続していた。しかし、図２２に示すように、コンデンサＣ５（第２のコンデンサ）がスイッチ用トランジスタ１３（第１のスイッチ用トランジスタ）を通して、駆動用トランジスタ１６のゲート端子に接続していても良い。
【０２５９】
そこで、次に、上述した表示装置１の駆動方法として、１フレーム期間に存在する表示期間の割合が大きくできる時間多重階調駆動方法を示す。
【０２６０】
本実施形態の駆動方法は、実施の形態１で詳述した駆動方法と基本的には同一である。即ち、本実施形態の駆動方法では、１フレーム期間を構成するｎ個の単位期間をそれぞれＡ等分した期間を選択期間として、指示データに対応する表示期間の長さを設定する。また、本実施形態でも、１〜Ａ番目の選択期間の全てが指示データの１つに対応している。但し、Ａ番目の指示データは常に「０」を示すブランキングデータとなっている。
【０２６１】
本実施形態の駆動方法でも、前記連立式（１）及び（２）を
を満たすように指示データの重みＷ１〜Ｗａ−１を設定する。
【０２６２】
選択期間を単位として表したブランキング期間の長さＷｂも、前記式（３）
によって求められる。
【０２６３】
また、整数ｋも、前記不等式（４）を満たす整数で、Ａの倍数とならない数（ただし、連立式（１）を満足する値）とする。また、Ａの倍数とならない数が複数存在する場合、ブランキング期間の長さＷｂを最小化するために、それらの数のうちで最大の数をｋとすることが好ましい。
【０２６４】
以下、上記駆動方法の具体例を、駆動条件例５および６として説明する。
【０２６５】
（駆動条件例５）
この駆動条件例では、ゲート配線Ｇｉの本数ｎ（図面中では「ライン数」と記す）を、８本とする。また、表示装置１が、各画素ごとに３色に対応した３つの画素回路を備え、各色の表示階調数Ｇが６４階調（表示階調数Ｇのビット数ｐが６ビット）であるものとする。また、この例では、ブランキング期間の長さＷｂが小さくなるように、指示データの個数Ａ（図面中では「データ数」と記す）を、表示階調数Ｇのビット数ｐよりも２大きい値、すなわち８とする。そして、その１つを常に「０」となるブランキングデータとするので、前記のコントロール回路に設けられた１単位期間分の指示データ（Ａ個の指示データ）を記憶するためのメモリを、７ビットのメモリとする。
【０２６６】
すると、
ｎ×Ａ＝８×８＝６４
となる。
【０２６７】
また、整数ｋは、
ｋ＜ｎ×Ａ／（Ｇ−１）…（４）
を満たす整数で、Ａの倍数とならない数（ただし、連立式（１）を満足する値）とする。従って、ｋ＝１となり、重み１のビット（指示データ）のビット長は、１となる。
【０２６８】
そして、各指示データＢ１〜Ｂ７の重みＷ１〜Ｗ７（Ｗ１〜Ｗ７は１以上の整数）を、連立式（１）を満たすよう決める。なお、指示データＢ８は必ず「０」となるブランキングデータでありその重みは０である。
【０２６９】
そのような重みの決定を行った結果として得られた走査条件の１例を図６と同様の様式で図１７に示す。
【０２７０】
ビット番号は、指示データＢ１〜Ｂ７に対して、最も重みの小さい方から、１、２、・・・、７と付ける。その結果、指示データＢ１がビット番号５、指示データＢ２がビット番号４、指示データＢ３がビット番号３、指示データＢ４がビット番号２、指示データＢ５がビット番号１，指示データＢ６がビット番号６、指示データＢ７がビット番号７となる。また、指示データＢ８はブランキングデータであるビット番号Ｂとなる。この場合、ビット番号１〜７の指示データ（ビット）の重みをそれぞれ、１４、７、４、２、１、１４、２１に設定する。また、指示データＢ８の重みは、０である。
【０２７１】
なお、ゲート配線数ｎ＝３２０本の場合は、実施の形態１の駆動条件例２で示したように、ｋ＝３９とすれば良い。この駆動条件例では、駆動タイミングを示し易くするために、ｋ＝１として、ゲート配線数ｎ＝８としている。
【０２７２】
図１７に示す走査条件がどのように駆動タイミングになるかを図８および図９と同様の様式で示すと、図１８および図１９の通りである。図１８は、フレーム期間の一部（選択期間１〜４０）を示し、図１９は、それに続く残りの部分のフレーム期間を示している。図１８および図１９では、実施の形態１で示した図８，９ととは異なり、重みが０の指示データＢ８が存在する。図１８および図１９では、この指示データＢ８を８として表記している。
【０２７３】
次に、図１８および図１９に示す駆動タイミングを決定する方法について説明する。
【０２７４】
まず、ゲート配線Ｇ１に対応する各指示データＢ１〜Ｂ８をソース配線Ｓｊへ送るタイミング（ゲート配線Ｇ１に対応する画素回路Ａ１ｊに対して各指示データＢ１〜Ｂ８を書き込むタイミング）を図１７の走査条件に基づいて決定する。すなわち、まず、図１７の走査条件において、指示データＢ１のビット番号が５であることから、ゲート配線Ｇ１に対応する画素回路Ａ１ｊに対して、選択期間１にビット番号５の指示データ（指示データＢ１）を送ることに決定する。次いで、図１７の走査条件において、指示データＢ２〜Ｂ８のビット番号が４、３、２、１、６、７、８であり、指示データＢ１〜Ｂ７のビット長（駆動期間の長さ）が７、４、２、１、１４、２１である。それゆえ、ゲート配線Ｇ１に対応する各ビット番号４、３、２、１、６、７、８の指示データＢ２〜Ｂ８をソース配線Ｓｊへ送る期間（ゲート配線Ｇ１に対応する画素回路Ａ１ｊに対して各指示データＢ２〜Ｂ８を書き込む書き込み期間に対応する）が、それぞれ、選択期間１５、選択期間２２、選択期間２６、選択期間２８、選択期間２９、選択期間４３、選択期間６４であることが判る。このとき、ゲート配線Ｇ１に対応する画素回路Ａｉｊにおいて各ビット番号の指示データＢ１〜Ｂ７に対応する表示を行う表示期間（ビット表示期間）はそれぞれ、選択期間１〜１４、選択期間１５〜２１、選択期間２２〜２５、選択期間２６〜２７、選択期間２８、選択期間２９〜４２、選択期間４３〜６３となる。
【０２７５】
ここでは、次のゲート配線Ｇ２に対応する画素回路Ａｉｊにおいて各ビット番号の指示データＢ１〜Ｂ８に対応する表示を行う表示期間（ビット表示期間）を上記ゲート配線Ｇ１の各ビット番号の表示期間に１単位期間（８選択期間）足したものとする。そうすると、ゲート配線Ｇ２に対応する各指示データＢ１〜Ｂ８をソース配線Ｓｊへ送る選択期間は、ゲート配線Ｇ１に対応する各指示データＢ１〜Ｂ８をソース配線Ｓｊへ送る選択期間の番号に８を加えることで求められる。なお、ゲート配線Ｇ２ではなくゲート配線Ｇ３等の各ビット番号の表示期間をゲート配線Ｇ１の各ビット番号の表示期間に１単位期間足したものとすることも可能である。
【０２７６】
以下、同様に、ゲート配線Ｇ３〜Ｇ８に対応する各指示データＢ１〜Ｂ８をソース配線Ｓｊへ送る選択期間を決定し、それらを総合することで、ソース配線Ｓｊに出力すべき各指示データおよびブランキング信号のタイミングが決まる。
【０２７７】
以上の結果として、図１８および図１９に示す各ゲート配線Ｇ１〜Ｇ８に対応する指示データＢ１〜Ｂ８をソース配線Ｓｊへ送るタイミングを決定することができる。
【０２７８】
図１８および図１９に示す駆動タイミングを見れば判る通り、各ゲート配線Ｇ１〜Ｇ８に対応する指示データＢ１〜Ｂ８をソース配線Ｓｊへ送り出すタイミングは、相互に重なり合わない。そこで、このタイミングで、画素回路Ａ１ｊ〜Ａ８ｊで共用されるソース配線Ｓｊへ、そのソース配線Ｓｊを共用する各画素回路Ａ１ｊ〜Ａ８ｊに対応する各ビット番号の指示データＢ１〜Ｂ８を供給すれば、絶え間なく指示データを供給しながら、各画素回路Ａｉｊにて時分割階調表示の表示を行うことができることが判る。
【０２７９】
また、各階調において各ビット番号５〜８の指示データのうち、どれがＯＮ状態となり、どれがＯＦＦ状態となるかを図２０に示す。図２０では、各階調においてＯＮ状態となる指示データを白丸で示している。図２０において、「階調番号」とは、低い方からいくつめの階調であるかを表している。
【０２８０】
指示データにおいて、ＯＮ状態を「１」、ＯＦＦ状態を「０」で表すとすれば、図２０から判る通り、ビット番号５、４、３、２、１、６、７に対応する指示データＢ１〜Ｂ７の状態は、９階調目（８／６３階調）で（０，１，０，０，１，０，０）、１６階調目（１５／６３階調）で（０，０，０，０，１，１，０）、２３階調目（２２／６３階調）で（０，１，０，０，１，１，０）、３０階調目（２９／６３階調）で（１，０，０，０，１，１，０）、３７階調目（３６／６３階調）で（１，１，０，０，１，１，０）、４４階調目（４３／６３階調）で（１，１，０，０，１，０，１）、５１階調目（５０／６３階調）で（１，０，０，０，１，１，１）、５８階調目で（１，１，０，０，１，１，１）となる。なお、図２０では、一部の階調のみ示しているが、同様にして他の全ての階調も表示できる。
【０２８１】
（駆動条件例６）
駆動条件例５と同一の条件で、連立式（１）を満たすように決定した他の各指示データＢ１〜Ｂ７の重みＷ１〜Ｗ７（Ｗ１〜Ｗ７は１以上の整数）および指示データＢ８の例を図２１の走査条件に示す。
【０２８２】
ビット番号は、指示データＢ１〜Ｂ７に対して、最も重みの小さい方から、１、２、・・・、７と付ける。その結果、指示データＢ１がビット番号７、指示データＢ２がビット番号６、指示データＢ３がビット番号１、指示データＢ４がビット番号２、指示データＢ５がビット番号４、指示データＢ６がビット番号３、指示データＢ７がビット番号５となる。そして、ビット番号１〜７の指示データ（ビット）Ｂ１〜Ｂ７の重みをそれぞれ、１８、１７、１、２、７、４、１４となるよう設定している。また、指示データＢ８の重みは、０である。
【０２８３】
このように、連立式（１）を満たす条件は、多様にある。駆動条件例６も、表示階調数、指示データ数、ゲート配線の本数等から適切と思われる。
【０２８４】
〔実施の形態４〕
本発明のさらに他の実施の形態について図２３および図２４に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記実施の形態１ないし３のいずれかで示した各部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【０２８５】
本発明に係る駆動用トランジスタから電気光学素子へ流れる電流を止めることでブランキング期間を生成する手段は、ブランキング期間に駆動用トランジスタの閾値電圧を補償する表示装置だけに適用可能なのではなく、ブランキングを行う表示装置に対して全般的に適用可能である。
【０２８６】
本発明のさらに他の実施の形態に係る表示装置として、本発明に係る駆動用トランジスタから電気光学素子へ流れる電流を止めることでブランキング期間を生成する手段を、ブランキング期間に駆動用トランジスタの閾値電圧を補償する手段を備えない表示装置の一例を説明する。
【０２８７】
本実施形態の表示装置は、図２に示す実施の形態１の表示装置１における画素回路Ａｉｊの構成を変更した以外は、表示装置１と同様の構成を備えている。画素回路Ａｉｊ以外の部分については、表示装置１と同様であるので、詳しい説明は省略する。
【０２８８】
本実施形態の表示装置が備える画素回路Ａｉｊは、図２３に示す画素回路Ａｉｊである。この画素回路Ａｉｊは、図２３に示すように、図１に示す実施の形態１の画素回路Ａｉｊからスイッチ用トランジスタ１４・１５およびコンデンサＣ２を外し、スイッチ用トランジスタ１３のドレイン端子を直接的にコンデンサＣ１の一端および駆動用トランジスタ１１のゲート端子に接続したものである。
【０２８９】
この画素回路Ａｉｊでは、ソース配線Ｓｊとゲート配線Ｇｉが交差する領域に、駆動用トランジスタ１１（駆動用トランジスタ）、スイッチ用トランジスタ１３（第１のスイッチ用トランジスタ）、スイッチ用トランジスタ１２（第３のスイッチ用トランジスタ）、および有機ＥＬ素子ＥＬ１（電気光学素子）を配置している。
【０２９０】
具体的には、電源配線Ｖｐ（所定電位配線）と共通配線Ｖｃｏｍとの間に、駆動用トランジスタ１１とスイッチ用トランジスタ１２と有機ＥＬ素子ＥＬ１とが直列に接続されている。
【０２９１】
また、駆動用トランジスタ１１のソース・ゲート端子間には、コンデンサＣ１が配置されている。駆動用トランジスタ１１のゲート端子とソース配線Ｓｊとの間には、スイッチ用トランジスタ１３（第１のスイッチ用トランジスタ）が配置されている。
【０２９２】
この画素回路Ａｉｊの駆動タイミングを図２４に示す。
【０２９３】
この画素回路Ａｉｊの駆動タイミングを、図３と同様の様式で図２４に示す。図２４の上部に示す３つの波形は、画素回路Ａ２ｊに対応するものであり、上から順に、１）走査信号Ｇ２、２）制御配線Ｒ２のそれぞれの波形である。また、図２４の中央に示すＳｊは、ソース配線Ｓｊに供給される指示データの種類をビット番号で示している。図２４の下部に示す２つの波形は、画素回路Ａ３ｊに対応するものであり、上から順に、３）走査信号Ｇ３、４）制御信号Ｒ３のそれぞれの波形である。この場合、指示データは、図３と同様に、指示データＢ１〜Ｂ８（図２４では、Ｂを省略して示す）の８種類ある。また、図２４は、実施の形態１で述べた時間多重階調駆動方法を採用した場合を示している。また、図２４において横軸で示す時間軸は、占有期間の長さの半分に対応するｔ１を単位として示している。
【０２９４】
画素Ａ２ｊは、時間１４ｔ１からブランキング期間に入る。時間１４ｔ１において、制御配線Ｒ２をＨｉｇｈ（ＧＨ）とし、スイッチ用トランジスタ１２（ｐ型ＴＦＴ）をＯＦＦ状態とする。このことにより、駆動用トランジスタ１１から有機ＥＬ素子ＥＬ１へ流れる電流が止められる。したがって、この場合、時間１４ｔ１を開始時点とするブランキング期間が設けられる。
【０２９５】
図２４の駆動タイミングは図７の走査条件に対応するので、ブランキング期間は１選択期間となる。時間１６ｔ１において、制御配線Ｒ２をＬｏｗ（ＧＬ）とし、スイッチ用トランジスタ１２をＯＮ状態とする。これにより、このブランキング期間が終了する。
【０２９６】
以上のように、本実施形態に係る表示装置では、実施の形態１に係る表示装置と同様に、制御配線Ｒｉによってスイッチ用トランジスタ１２を制御することによってブランキング動作を行うことができるので、コントロール回路からソースドライバ回路２へのデータ転送周波数を低く抑えることができる。その結果、低消費電力化を図ることができる。
【０２９７】
また、この画素回路Ａｉｊを用いて、図８および図９に示した駆動タイミングで駆動を行うことで、１フレーム期間に存在する表示期間の割合が大きい表示装置を実現できる。
【０２９８】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【０２９９】
なお、本発明は、以下のように表現することもできる。
【０３００】
［１］複数のゲート配線と少なくとも１つのソース配線との組み合わせに対応して、電気光学素子と駆動用トランジスタ（１１）と第１のスイッチ用トランジスタ（１３）と第３のスイッチ用トランジスタ（１２）を配置した表示装置であって、
上記ソース配線にＡ個（Ａは２以上の整数）毎に各々異なる駆動用トランジスタに対応した指示データＢ１〜Ｂａを供給し、上記ゲート配線により制御された第１のスイッチ用トランジスタ（１３）により、上記ソース配線に出力された指示データＢ１〜Ｂａから各ゲート配線に対応した指示データＢ１〜Ｂａを選択し、その指示データＢ１〜Ｂａを駆動用トランジスタに供給し、その駆動用トランジスタの出力状態を１フレーム期間にＡ回設定すると共に、上記ゲート配線と並行して設けられた制御配線により第３のスイッチ用トランジスタ（１２）を制御し、上記駆動用トランジスタから上記電気光学素子へ流れる電流を止めることを特徴とする表示装置。
【０３０１】
上記構成によれば、上記駆動用トランジスタから上記電気光学素子へ流れる電流を止める動作（ブランキング）を、特許文献３に記載されているブランキングを行う手段（ブランキングデータをパネルへ転送する手段）とは異なり、ブランキングデータをパネルへ転送することなく実現できる。この結果、指示データ総てを表示のために使えるので、最も重みの重い指示データを重みを小さくすることができる。その結果、動画偽輪郭の発生を抑制できる。
【０３０２】
［２］上記［１］の表示装置において、駆動用トランジスタのゲート端子とソース端子（またはドレイン端子）の間に第２のスイッチ用トランジスタ（１４）を配置し、上記駆動用トランジスタから上記電気光学素子へ流れる電流を止めている期間に、上記第２のスイッチ用トランジスタをＯＮ状態とし、上記駆動用トランジスタの閾値電圧のばらつきを補償することを特徴とする表示装置（図１、図１２、図１４、および図２０に対応）。
【０３０３】
上記表示装置によれば、上記ブランキング期間において、第２のスイッチ用トランジスタをＯＮ状態とすることで駆動用トランジスタのゲート電位をＯＮ電位とし、その後、駆動用トランジスタから電気光学素子へ流れる電流を止め、駆動用トランジスタのゲート電位をＯＮ電位からＯＦＦ電位に変化させることができる。
【０３０４】
このことにより、上記駆動用トランジスタの閾値補償をブランキング期間に行うことが可能となり、上記駆動用トランジスタの閾値電圧を補償できる表示装置が実現できる。すなわち、この表示装置では、選択期間外の非表示期間（ブランキング期間）に駆動用トランジスタの閾値電圧を補償でき、選択期間に閾値補償を行う必要がなくなる。
【０３０５】
その結果、従来技術で示した画素回路構成（特許文献１：特表２００２−５１４３２０号公報）と比べ、選択期間を短くでき、より多くのデータ配線に対応した駆動用トランジスタを制御できる。
【０３０６】
［３］上記［２］の表示装置において、上記駆動用トランジスタ（１１）のゲート端子に第１のコンデンサ（Ｃ１）と第２のコンデンサ（Ｃ２）が接続され、上記第２のコンデンサ（Ｃ２）の他方端子に上記第１のスイッチ用トランジスタ（１３）と第４のスイッチ用トランジスタ（１５）が接続され、上記第２のコンデンサ（Ｃ２）の他方端子を上記第４のスイッチ用トランジスタ（１５）を通して所定電位配線に接続し、上記第２のスイッチ用トランジスタ（１４）をＯＮ状態としている期間に、上記駆動用トランジスタ（１１）から上記電気光学素子へ流れる電流を止め、上記駆動用トランジスタ（１１）の閾値電圧のばらつきを補償することを特徴とする表示装置（図１に対応）。
【０３０７】
上記構成によれば、上記ブランキング期間において、第４のスイッチ用トランジスタ（１５）をＯＮ状態とし、第２のコンデンサ（Ｃ２）の他方端子に所定電位（電源電圧Ｖｐ）を与え、上記第２のスイッチ用トランジスタ（１４）をＯＮ状態として、駆動用トランジスタ（１１）のゲート・ドレイン間を短絡できる。
【０３０８】
このとき、第３のスイッチ用トランジスタ（１２）がＯＮ状態なので、駆動用トランジスタ（１１）のゲート電位はＯＮ電位となる。
【０３０９】
その後、第３のスイッチ用トランジスタ（１２）をＯＦＦ状態とすることにより、駆動用トランジスタ（１１）のゲート・ソース間電位は徐々に変化し、駆動用トランジスタ（１１）はＯＮ状態からＯＦＦ状態となる。
【０３１０】
そして、第２のスイッチ用トランジスタ（１４）をＯＦＦ状態とし、第４のスイッチ用トランジスタ（１５）もＯＦＦ状態とすることで、第２のコンデンサ（Ｃ２）の他方端子がその所定電位のとき、駆動用トランジスタ（１１）のゲート・ソース間電位が閾値電位となるよう設定できる。
【０３１１】
その後、第１のスイッチ用トランジスタ（１３）をＯＮ状態とし、第２のコンデンサ（Ｃ２）の他方端子に所望の電位を与えれば、駆動用トランジスタ（１１）の閾値電位に依らず駆動用トランジスタ（１１）の出力電流を設定できる。
【０３１２】
以上のように、上記画素回路構成によれば、選択期間外の非表示期間であるブランキング期間に第２のコンデンサへ所定電位を与え、駆動用トランジスタの閾値を補償できる。このことで、選択期間にソース配線から、その所定電位を基準とした電位を与えることで、駆動用トランジスタの閾値電位に依らずその出力電流を設定できる。
【０３１３】
［４］上記［２］の表示装置において、上記駆動用トランジスタ（１６）のゲート端子に第１のコンデンサ（Ｃ３）と第２のコンデンサ（Ｃ４）が接続され、上記第２のコンデンサ（Ｃ４）の他方端子に上記第１のスイッチ用トランジスタ（１３）と第５のスイッチ用トランジスタ（２０）が接続され、上記第２のコンデンサ（Ｃ４）の他方端子を上記第５のスイッチ用トランジスタ（２０）を通して上記駆動用トランジスタ（１６）のゲート端子に接続し、上記第２のスイッチ用トランジスタ（１９）をＯＮ状態としている期間に、上記駆動用トランジスタ（１６）から上記電気光学素子へ流れる電流を止め、上記駆動用トランジスタ（１６）の閾値電圧のばらつきを補償することを特徴とする表示装置（図１２に対応）。
【０３１４】
上記構成によれば、上記ブランキング期間において、第５のスイッチ用トランジスタ（２０）をＯＮ状態とし、第２のコンデンサ（Ｃ４）の他方端子を上記駆動用トランジスタ（１６）のゲート端子に接続し、上記第２のスイッチ用トランジスタ（１９）をＯＮ状態として、駆動用トランジスタ（１６）のゲート・ドレイン間電位を短絡させる。
【０３１５】
このとき、第３のスイッチ用トランジスタ（１７）がＯＮ状態なので、駆動用トランジスタ（１６）のゲート電位はＯＮ状態となる。
【０３１６】
この第２のコンデンサ（Ｃ４）の両端の電位は、その後、第５のスイッチ用トランジスタ（２０）もＯＦＦ状態とすることで保持される。
【０３１７】
その後、第３のスイッチ用トランジスタ（１７）をＯＦＦ状態とすることにより、駆動用トランジスタ（１６）のゲート・ソース間電位は徐々に変化し、駆動用トランジスタ（１６）はＯＮ状態からＯＦＦ状態となる。
【０３１８】
その後、第２のスイッチ用トランジスタ（１９）をＯＦＦ状態とする。
【０３１９】
このことにより、上記期間に第２のコンデンサ（Ｃ４）の他方端子に供給された電位（例えば電源電位）を第２のコンデンサ（Ｃ４）の他方端子に供給すれば、駆動用トランジスタ（１１）のゲート電位が閾値電位となるよう設定できる。
【０３２０】
その後、第１のスイッチ用トランジスタ（１３）をＯＮ状態とし、第２のコンデンサ（Ｃ４）の他方端子に所望の電位を与えれば、駆動用トランジスタ（１６）の閾値電位に依らずその出力電流を設定できる。
【０３２１】
以上のように、上記画素回路構成によれば、駆動期間外の非表示期間であるブランキング期間に第２のコンデンサへ所定電位を与え、駆動用トランジスタの閾値を補償できる。このことで、駆動期間にソース配線から、その所定電位を基準とした電位を与えることで、駆動用トランジスタの閾値電位に依らずその出力電流を設定できる。
【０３２２】
［５］上記［２］の表示装置において、上記駆動用トランジスタ（１６）のゲート端子に第１のコンデンサ（Ｃ３）と第２のコンデンサ（Ｃ４）が接続され、上記第２のコンデンサ（Ｃ４）の他方端子に上記第１のスイッチ用トランジスタ（１３）が接続され、上記第２のコンデンサ（Ｃ４）の他方端子を上記第１のスイッチ用トランジスタ（１３）を通してソース配線へ接続し、上記第２のスイッチ用トランジスタ（１９）をＯＮ状態として、上記第２のコンデンサ（Ｃ４）の電荷を設定し、上記第２のコンデンサ（Ｃ４）の他方端子を開放している期間に、上記駆動用トランジスタ（１６）から上記電気光学素子へ流れる電流を止め、上記駆動用トランジスタ（１６）の閾値電圧のばらつきを補償することを特徴とする表示装置（図１４に対応）。
【０３２３】
上記構成によれば、第１のスイッチ用トランジスタ（１３）をＯＮ状態とし、第２のコンデンサ（Ｃ４）の他方端子をソース配線Ｓｊに接続し、上記第２のスイッチ用トランジスタ（１９）をＯＮ状態とすることで、第２のコンデンサ（Ｃ４）の電荷が設定できる。
【０３２４】
その後、第１のスイッチ用トランジスタ（１３）をＯＦＦ状態とすることで、第２のコンデンサ（Ｃ４）に上記時点の電位差を保持させる。
【０３２５】
また、第３のスイッチ用トランジスタ（１７）をＯＮ状態とすれば、駆動用トランジスタ（１１）のゲート電位はＯＮ状態となる。
【０３２６】
その後、第３のスイッチ用トランジスタ（１７）をＯＦＦ状態とすることで、駆動用トランジスタ（１６）のゲート・ソース間電位は徐々に変化し、駆動用トランジスタ（１６）はＯＮ状態からＯＦＦ状態となる。
【０３２７】
その後、第１のスイッチ用トランジスタ（１３）をＯＮ状態とし、第２のコンデンサ（Ｃ４）の他方端子に所望の電位を与えれば、駆動用トランジスタ（１６）の閾値電位に依らずその出力電流を設定できる。
【０３２８】
以上のように、上記画素回路構成によれば、選択期間外の非表示期間であるブランキング期間に第２のコンデンサへ所定電位を与え、駆動用トランジスタの閾値を補償できる。このことで、選択期間にソース配線から、その所定電位を基準とした電位を与えることで、駆動用トランジスタの閾値電位に依らずその出力電流を設定できる。
【０３２９】
さらに、上記画素回路構成を用いれば、第４のスイッチ用トランジスタが不要となり、画素回路当たりのトランジスタの数を少なくできる。その結果、高開口率化・高精細化できる。
【０３３０】
［６］ｎ（ｎは２以上の整数）本のゲート配線と少なくとも１本のソース配線との組み合わせに対応して電気光学素子と駆動用トランジスタを配置した表示装置の駆動方法であって、
上記ソース配線にＡ個（Ａは２以上の整数）毎に各々異なる駆動用トランジスタに対応した指示データＢ１〜Ｂａを供給し、上記ソース配線に出力された指示データＢ１〜Ｂａから上記ゲート配線により、上記駆動用トランジスタに対応した指示データＢ１〜Ｂａを選択し、その指示データＢ１〜Ｂａを駆動用トランジスタに供給し、その駆動用トランジスタの出力状態を１フレーム期間にＡ回設定すると共に、上記指示データＢ１〜Ｂａの重みをＷ１〜Ｗａとするとき、上記ゲート配線と並行して設けられた制御配線により上記駆動用トランジスタから上記電気光学素子へ流れる電流を止める期間Ｗｂを
Ｗｂ＝ｎ×Ａ−（Ｗ１＋・・・＋Ｗａ）×ｋ
（ｋは１以上の整数であってＡの倍数ではない整数）とすることを特徴とする駆動方法。
【０３３１】
上記方法によれば、１本のソース配線を共用する全ての画素に対して、お互いに重なり合わないタイミングで指示データＢ１〜Ｂａを供給することができる。
【０３３２】
また、上記方法によれば、上記駆動用トランジスタから上記電気光学素子へ流れる電流を止める期間（ブランキング期間）Ｗｂを設けることで、１フレーム期間ｎ×Ａと階調表示期間（Ｗ１＋・・・＋Ｗａ）×ｋの差を埋めることができる。
【０３３３】
上記方法では、１フレーム期間に複数回ブランキング期間を設けることも可能であるが、１フレーム期間に１回ブランキング期間を設けることで、従来技術で示した時間多重階調駆動方法（特許文献２：特表平９−５１１５８９号公報に示された駆動方法）より非表示期間を短くできる。
【０３３４】
その結果、１フレーム内の発光期間の輝度を相対的に（非表示期間が短くなった分）低く設定できるので、電気光学素子の長寿命化が図れる。
【産業上の利用可能性】
【０３３５】
本発明は、有機ＥＬディスプレイやＦＥＤ等の電流駆動型の電気光学素子を用いた表示装置およびその駆動方法に利用することができ、それにより、駆動期間を長くすることなく、駆動用トランジスタの閾値電圧のばらつきに起因する輝度のむらを補償することができる等の利益が得られる。
【図面の簡単な説明】
【０３３６】
【図１】実施の形態１に係る表示装置における画素回路構成を示す回路図である。
【図２】実施の形態１〜４に係る表示装置の構成を示す回路図である。
【図３】上記画素回路及び駆動回路の動作タイミングを示す波形図である。
【図４】上記画素回路において、駆動用トランジスタのゲート電位Ｖｇ，ドレイン電位Ｖｄおよびソース・ドレイン間電流Ｉｄの変化をシミュレーションした結果を示すグラフである。
【図５】上記画素回路において、有機ＥＬ素子を流れる電流値のシミュレーション結果を示すグラフである。
【図６】本発明の駆動方法の実施例である各指示データの順番と重みを示す走査条件を示す図である。
【図７】図６の走査条件をゲート配線数８本に対応させたときの走査条件を示す図である。
【図８】上記走査条件における動作タイミングを示す波形図である。
【図９】上記走査条件における動作タイミングを示す波形図である。
【図１０】実施の形態１で示した本発明の駆動方法の実施例である各指示データの順番と重みを示す走査条件の例を示す図である。
【図１１】実施の形態１で示した本発明の駆動方法の実施例である各指示データの順番と重みを示す走査条件の別の例を示す図である。
【図１２】実施の形態２に係る表示装置における画素回路構成を示す回路図である。
【図１３】上記画素回路及び駆動回路の動作タイミングを示す波形図である。
【図１４】実施の形態３に係る表示装置における画素回路構成を示す回路図である。
【図１５】上記画素回路及び駆動回路の動作タイミングを示す波形図である。
【図１６】上記画素回路において、駆動用トランジスタのゲート電位Ｖｇ，ソース電位Ｖｓおよびソース・ドレイン間電流Ｉｄの変化をシミュレーションした結果を示すグラフである。
【図１７】実施の形態３で用いた本発明の駆動方法の実施例である各指示データの順番と重みを示す走査条件を示す図である。
【図１８】上記走査条件における動作タイミングを示す波形図である。
【図１９】上記走査条件における動作タイミングを示す波形図である。
【図２０】図１７の走査条件において各ビットがどの階調でＯＮとなるかを示す図である。
【図２１】実施の形態３で示した別の走査条件を示す図である。
【図２２】実施の形態３に係る表示装置における別の画素回路構成を示す回路図である。
【図２３】実施の形態４に係る表示装置における画素回路構成を示す回路図である。
【図２４】上記画素回路及び駆動回路の動作タイミングを示す波形図である。
【図２５】従来の表示装置における画素回路の構成例を示す回路図である。
【図２６】従来の表示装置における駆動方法のタイミング例を示す駆動タイミング図である。
【図２７】図２６で示した駆動タイミングの実際の電圧波形を示す電圧タイミング図である。
【符号の説明】
【０３３７】
１    表示装置
２    ソースドライバ回路
３ａ  ゲートドライバ回路
３ｂ  ゲートドライバ回路
４    シフトレジスタ回路
５    レジスタ
６    ラッチ回路
７    アナログスイッチ回路（指示データ供給手段）
１１    駆動用トランジスタ
１２    スイッチ用トランジスタ（ブランキング手段、第３のスイッチ用トランジスタ）
１３    スイッチ用トランジスタ（第１のスイッチ用トランジスタ）
１４    スイッチ用トランジスタ（第２のスイッチ用トランジスタ）
１５    スイッチ用トランジスタ（第４のスイッチ用トランジスタ）
１６    駆動用トランジスタ
１７    スイッチ用トランジスタ（ブランキング手段、第３のスイッチ用トランジスタ）
１９    スイッチ用トランジスタ（第２のスイッチ用トランジスタ）
２０    スイッチ用トランジスタ（第５のスイッチ用トランジスタ）
Ｃ１    コンデンサ（電位差保持手段、第１のコンデンサ）
Ｃ２    コンデンサ（電位差保持手段、第２のコンデンサ）
Ｃ３    コンデンサ（電位差保持手段、第１のコンデンサ）
Ｃ４    コンデンサ（第２のコンデンサ）
ＥＬ１  有機ＥＬ素子（電気光学素子）
Ａｉｊ  画素回路
Ｓｊ    ソース配線
Ｇｉ    ゲート配線
Ｒｉ    制御配線（ブランキング手段）
Ｐｉ    制御配線
Ｖｐ    電源配線（所定電位配線）
【図１】
2006023402.tif 000005
【図２】
2006023402.tif 000006
【図３】
2006023402.tif 000007
【図４】
2006023402.tif 000008
【図５】
2006023402.tif 000009
【図６】
2006023402.tif 000010
【図７】
2006023402.tif 000011
【図８】
2006023402.tif 000012
【図９】
2006023402.tif 000013
【図１０】
2006023402.tif 000014
【図１１】
2006023402.tif 000015
【図１２】
2006023402.tif 000016
【図１３】
2006023402.tif 000017
【図１４】
2006023402.tif 000018
【図１５】
2006023402.tif 000019
【図１６】
2006023402.tif 000020
【図１７】
2006023402.tif 000021
【図１８】
2006023402.tif 000022
【図１９】
2006023402.tif 000023
【図２０】
2006023402.tif 000024
【図２１】
2006023402.tif 000025
【図２２】
2006023402.tif 000026
【図２３】
2006023402.tif 000027
【図２４】
2006023402.tif 000028
【図２５】
2006023402.tif 000029
【図２６】
2006023402.tif 000030
【図２７】
2006023402.tif 000031