(57)【要約】【課題】画素形成部のＴＦＴにソース端子−ドレイン端子間のショートが発生しても、その画素形成部が輝点や黒点とならず、周りの正常画素部に近い表示輝度となり欠陥として視認されにくい表示装置を提供する【解決手段】各水平走査期間開始直後に、プリチャージドライバ５００は、すべての映像信号線ＳＬ１〜ＳＬｎに所定の電圧を印加して、予備的な充電を行う。予備的な充電が行われた後、データドライバ３００は、各映像信号線ＳＬ１〜ＳＬｎに映像信号を順次に印加する。このとき、データドライバ３００は、各水平走査期間において各映像信号線ＳＬ１〜ＳＬｎに映像信号を印加する順序を所定期間毎に切り替える。【選択図】図３
2006023447.tif 000002
【特許請求の範囲】
【請求項１】
表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を示す映像信号を前記複数の画素形成部に伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたアクティブマトリクス型の表示装置であって、
前記複数の走査信号線を所定の水平走査期間ずつ選択的に駆動する走査信号線駆動回路と、
前記映像信号を各水平走査期間において前記複数の映像信号線に順次に印加する点順次駆動方式の映像信号線駆動回路と、
各水平走査期間において、前記映像信号が前記複数の映像信号線に順次に印加される前に、前記複数の映像信号線の配線容量を所定電位に予備的に充電する予備充電回路と
を備え、
各画素形成部は、対応する交差点を通過する走査信号線が前記走査信号線駆動回路によって選択されているときに、当該対応する交差点を通過する映像信号線によって伝達される映像信号を画素値として取り込み、
前記映像信号線駆動回路は、各水平走査期間において前記複数の映像信号線に前記映像信号を印加する順序を所定期間毎に切り替えることを特徴とする表示装置。
【請求項２】
前記映像信号線駆動回路は、各水平走査期間において前記複数の映像信号線に前記映像信号を印加する順序を１水平走査期間毎に切り替えることを特徴とする、請求項１に記載の表示装置。
【請求項３】
前記映像信号線駆動回路は、連続する２垂直走査期間においてそれぞれ相対的に同じ期間に相当する第１水平走査期間と第２水平走査期間との間で前記複数の映像信号線への前記映像信号の印加順序が互いに逆となるように、前記映像信号を各水平走査期間において前記複数の映像信号線に順次に印加することを特徴とする、請求項１または２に記載の表示装置。
【請求項４】
前記予備充電回路は、前記複数の映像信号線の配線容量および選択されている前記走査信号線に電気的に接続される容量を黒表示に相当する電位に充電することを特徴とする、請求項１から３までのいずれか１項に記載の表示装置。
【請求項５】
前記予備充電回路は、前記複数の映像信号線の配線容量および選択されている前記走査信号線に電気的に接続される容量を白表示に相当する電位に充電することを特徴とする、請求項１から３までのいずれか１項に記載の表示装置。
【請求項６】
前記予備充電回路は、前記複数の映像信号線の配線容量および選択されている前記走査信号線に電気的に接続される容量を中間調表示に相当する電位に充電することを特徴とする、請求項１から３までのいずれか１項に記載の表示装置。
【請求項７】
前記画像を表示する表示部と前記走査信号線駆動回路と前記映像信号線駆動回路とが同一の基板上に設けられていることを特徴とする、請求項１から６までのいずれか１項に記載の表示装置。
【請求項８】
請求項１から７までのいずれか１項に記載の表示装置であって、表示媒体として液晶が採用されていることを特徴とする表示装置。
【請求項９】
前記液晶に電圧を印加することにより黒色が表示されるノーマリホワイトモード型であることを特徴とする、請求項８に記載の表示装置。
【請求項１０】
前記液晶に電圧を印加することにより白色が表示されるノーマリブラックモード型であることを特徴とする、請求項８に記載の表示装置。
【請求項１１】
表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を示す映像信号を前記複数の画素形成部に伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、各画素形成部は対応する交差点を通過する走査信号線が選択されているときに当該対応する交差点を通過する映像信号線によって伝達される映像信号を画素値として取り込むアクティブマトリクス型の表示装置の駆動方法であって、
前記複数の走査信号線を所定の水平走査期間ずつ選択的に駆動する走査信号線駆動ステップと、
前記映像信号を各水平走査期間において前記複数の映像信号線に順次に印加する映像信号線駆動ステップと、
各水平走査期間において、前記映像信号が前記複数の映像信号線に順次に印加される前に、前記複数の映像信号線の配線容量を所定電位に予備的に充電する予備充電ステップと
を含み、
前記映像信号線駆動ステップでは、各水平走査期間において前記複数の映像信号線に前記映像信号を印加する順序が所定期間毎に切り替えられることを特徴とする駆動方法。
【請求項１２】
前記映像信号線駆動ステップでは、各水平走査期間において前記複数の映像信号線に前記映像信号を印加する順序が１水平走査期間毎に切り替えられることを特徴とする、請求項１１に記載の駆動方法。
【請求項１３】
前記映像信号線駆動ステップでは、連続する２垂直走査期間においてそれぞれ相対的に同じ期間に相当する第１水平走査期間と第２水平走査期間との間で前記複数の映像信号線への前記映像信号の印加順序が互いに逆となるように、前記映像信号が各水平走査期間において前記複数の映像信号線に順次に印加されることを特徴とする、請求項１１または１２に記載の駆動方法。
【請求項１４】
前記予備充電ステップでは、前記複数の映像信号線の配線容量および選択されている前記走査信号線に電気的に接続される容量が黒表示に相当する電位に充電されることを特徴とする、請求項１１から１３までのいずれか１項に記載の駆動方法。
【請求項１５】
前記予備充電ステップでは、前記複数の映像信号線の配線容量および選択されている前記走査信号線に電気的に接続される容量が白表示に相当する電位に充電されることを特徴とする、請求項１１から１３までのいずれか１項に記載の駆動方法。
【請求項１６】
前記予備充電ステップでは、前記複数の映像信号線の配線容量および選択されている前記走査信号線に電気的に接続される容量が中間調表示に相当する電位に充電されることを特徴とする、請求項１１から１３までのいずれか１項に記載の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特にアクティブマトリクス型の液晶表示装置およびその駆動方法に関する。
【背景技術】
【０００２】
一般に、アクティブマトリクス型液晶表示装置は、液晶層を挟持する２枚の透明基板を含む表示部を備えており、当該２枚の基板のうち一方の基板には、映像信号線としての複数のソースバスラインと、走査信号線として複数のゲートバスラインとが格子状に配置され、それら複数のソースバスラインとゲートバスラインとの交差点にそれぞれ対応してマトリクス状に配置された画素形成部が設けられている。またアクティブマトリクス型液晶表示装置は、その表示部のソースバスラインを駆動するデータドライバと、その表示部のゲートバスラインを駆動するゲートドライバとを有している。
【０００３】
図８は、従来のアクティブマトリクス型液晶表示装置における要部の構成を、表示部の等価回路と共に示したブロック図である。この液晶表示装置は、表示制御回路２００とデータドライバ３００とゲートドライバ４００と表示部６００とを有している。表示部６００には、互いに交差（直交）する複数（ｎ本）のソースバスラインＳＬ１〜ＳＬｎと複数（ｍ本）のゲートバスラインＧＬ１〜ＧＬｍとが設けられている。ソースバスラインＳＬ１〜ＳＬｎはデータドライバ３００と接続され、ゲートバスラインＧＬ１〜ＧＬｍはゲートドライバ４００と接続されている。また、ソースバスラインＳＬ１〜ＳＬｎとゲートバスラインＧＬ１〜ＧＬｍとの交差点にそれぞれ対応して、スイッチング素子としての薄膜トランジスタ６０（以下、ＴＦＴ６０という）と、ＴＦＴ６０に接続された画素容量６１が設けられている。各ＴＦＴ６０のゲート端子はゲートバスラインＧＬ１〜ＧＬｍのいずれかに接続され、ソース端子はソースバスラインＳＬ１〜ＳＬｎのいずれかに接続され、ドレイン端子は画素容量６１に接続されている。画素容量６１は、透明電極からなる画素電極とそれに対向して設けられた対向電極とに挟持された表示媒体としての液晶容量と、その液晶容量と並列して設けられている補助容量（保持容量）とから構成されている。また、ソースバスラインＳＬ１〜ＳＬｎの配線容量（ソースバスライン容量）ＣＢ１〜ＣＢｎと後述するサンプリング回路３１とでサンプルホールド回路が形成されている。
【０００４】
次に、駆動方式として点順次駆動方式が採用されている液晶表示装置のデータドライバ３００について説明する。図２は、点順次駆動方式が採用されているデータドライバ３００の構成を示すブロック図である。図２に示すように、このデータドライバ３００は、サンプリングパルス生成回路３０とサンプリング回路３１とを備えている。サンプリングパルス生成回路３０は、表示制御回路２００から出力されたスタートパルス信号ＳＰとクロック信号ＣＫとを受け取り、サンプリングパルスＳＡＭ１〜ＳＡＭｎを順次に出力する。サンプリング回路３１は、サンプリングパルス生成回路３０から出力されたサンプリングパルスＳＡＭ１〜ＳＡＭｎのタイミングで、表示制御回路２００から出力された映像信号ＡＶをサンプリングし、それをソースバスラインＳＬ１〜ＳＬｎに出力する。
【０００５】
以下に、上述した液晶表示装置の駆動方法を説明する。図９は、データドライバ３００における信号波形図である。サンプリングパルス生成回路３０にスタートパルス信号ＳＰとクロック信号ＣＫとが入力されると、映像信号ＡＶを順次にサンプリングするために、クロック信号ＣＫと同期してサンプリングパルスＳＡＭ１〜ＳＡＭｎが順次に出力される。このサンプリングパルスＳＡＭ１〜ＳＡＭｎは、サンプリングパルス生成回路３０から出力され、サンプリング回路３０に入力される。サンプリング回路３１は、映像信号ＡＶをサンプリングパルスＳＡＭ１〜ＳＡＭｎのタイミングで順次にサンプリングし、それをソースバスラインＳＬ１〜ＳＬｎに出力する。これにより、映像信号ＡＶは、各ソースバスライン容量ＣＢ１〜ＣＢｎに書き込まれる。一方、ゲートドライバ４００は、表示制御回路２００から出力される水平同期信号ＨＳＹと垂直同期信号ＶＳＹとに基づいて、ゲートバスラインＧＬ１〜ＧＬｍを１水平走査期間毎に順次に選択し、選択されたゲートバスラインに接続されたＴＦＴ６０を導通状態にする。これにより、ソースバスライン容量ＣＢ１〜ＣＢｎに書き込まれている映像信号ＡＶがオン状態にされたＴＦＴ６０に接続された画素容量６１に順次に書き込まれる。以上のようにして、１水平走査期間分の映像信号ＡＶのサンプリングが行われ、その映像信号ＡＶが各画素容量６１に書き込まれる。その後、選択されたゲートバスライン上のＴＦＴ６０は非導通状態になり、次のフレーム期間に映像信号ＡＶが書き込まれるまでの間、各画素容量６１の電荷が保持される。以上の動作が各ゲートバスラインＧＬ１〜ＧＬｍにつき順次に行われることにより、１フレーム分の画像表示が行われる。
【０００６】
このような液晶表示装置において、表示部６００の画素容量６１のうち液晶容量を構成する液晶分子については、直流電圧が長時間印加されると分極が生じて特性が劣化する。このため、一般に、液晶容量に印加される電圧は、１フレーム期間毎に反転されている。さらに、表示品位を向上させるために、１水平走査期間毎に異なる極性の電圧を印加するライン反転方式と、１ドット毎（１水平走査における１画素毎）に異なる極性を印加するドット反転方式がある。図１０は、ライン反転方式にて駆動をおこなう場合のデータドライバ３００における信号波形図である。図１０（ａ）は外部から受け取る画像データＤｖの波形を示しており、図１０（ｂ）はデータドライバ３００から出力される映像信号ＡＶの波形を示している。図１０に示すように、画像データＤｖについては極性の変化はないが、映像信号ＡＶについては１水平走査期間毎に対向電極電位Ｖｃを中心として正極性と負極性とに切り換えられている。また、映像信号ＡＶの振幅Ｖｐは、外部から受け取る画像データＤｖの振幅Ｖが液晶の特性に応じて増幅されたものとなっている。
【０００７】
ここで、上述のようなライン反転方式で駆動をおこなう場合のソースバスラインＳＬ１〜ＳＬｎの電位の変化について説明する。図１１は、全画面黒表示が行われているときの信号波形図である。図１１に示すように、各ソースバスラインＳＬ１〜ＳＬｎの電位は、１水平走査期間毎に２Ｖｐだけ変化している。ここで、サンプリングパルスにより１ソースバスライン分の映像信号ＡＶをサンプリングする期間は、１水平走査期間における有効表示期間の１／ｎに相当する時間である。このような短時間でソースバスライン容量ＣＢ１〜ＣＢｎを上述の２Ｖｐの電圧で充放電するためには、データドライバ３００内のサンプリング回路３１を構成するスイッチング素子のオン抵抗を十分に小さくする必要がある。スイッチング素子のサイズを大きくすると、オン抵抗は小さくなる。ところが、スイッチング素子のサイズを大きくした場合、データドライバ３００の面積の増加や寄生容量の増加が問題となる。また、スイッチング素子をオンするためのサンプリングパルスＳＡＭ１〜ＳＡＭｎを出力するサンプリングパルス生成回路３０の駆動能力を向上する必要もある。このため、データドライバ３００、ゲートドライバ４００、表示部６００を同一基板上に形成するドライバモノリシック型液晶表示装置を構成する場合に、設計上の制約が大きくなる。また、スイッチング素子のサイズが十分な大きさではない場合、ソースバスラインＳＬ１〜ＳＬｎの充放電が不十分なものとなる。これにより、例えばノーマリホワイトモード型の表示装置の場合、表示部６００を構成する画素容量６１の黒電位（黒表示に相当する電位）の書込みが不十分なものとなり、コントラスト低下などの表示不具合が発生する。なお、本説明においては、映像信号ＡＶがいずれかのソースバスラインＳＬ１〜ＳＬｎに出力されている期間のことを「有効表示期間」（「水平有効表示期間」もしくは「垂直有効表示期間」）といい、有効表示期間の間の期間であっていずれのソースバスラインＳＬ１〜ＳＬｎにも映像信号ＡＶが出力されない期間のことを「ブランキング期間」（「水平ブランキング期間」もしくは「垂直ブランキング期間」）という。また、「水平走査期間」は、水平ブランキング期間とそれに続く水平有効表示期間とからなり、「垂直走査期間」は、垂直ブランキング期間とそれに続く垂直有効表示期間とからなる。
【０００８】
上述のような問題に対して、水平走査期間におけるブランキング期間にソースバスラインＳＬ１〜ＳＬｎを映像信号ＡＶの中間電位にプリチャージ（予備充電）する方法が開示されている（特許文献１参照）。図１は、その液晶表示装置の要部の構成を、表示部の等価回路と共に示したブロック図である。図８に示した液晶表示装置との違いは、表示部６００を挟んでデータドライバ３００と対向してプリチャージドライバ５００が設けられている点である。プリチャージドライバ５００には、プリチャージのタイミングを制御するプリチャージ制御信号Ｐｃｇと、ソースバスラインＳＬ１〜ＳＬｎを所定の電位に充電するためのプリチャージ電位Ｖｐｒｅとが入力されている。図１２は、この液晶表示装置において全画面黒表示が行われているときの信号波形図である。図１２に示すように、１水平走査期間において映像信号ＡＶのサンプリングが開始される前の期間である水平ブランキング期間にプリチャージ制御信号Ｐｃｇがアクティブとなり、表示部６００を構成するソースバスラインＳＬ１〜ＳＬｎの容量ＣＢ１〜ＣＢｎがプリチャージ電位Ｖｐｒｅ（本説明においては映像信号ＡＶの中間電位）に充電される。水平ブランキング期間に各ソースバスライン容量ＣＢ１〜ＣＢｎがプリチャージ電位Ｖｐｒｅに充電された後、映像信号ＡＶが各ソースバスラインＳＬ１〜ＳＬｎに順次に出力される。このため、プリチャージが行われない場合と比べて、データドライバ３００が充電すべきソースバスラインＳＬ１〜ＳＬｎの電位の変化を小さくすることができる。例えば、本説明の場合は、プリチャージが行われない場合と比べて、２ＶｐからＶｐに小さくすることができる。これにより、上述した表示不具合の発生の防止や抑制が可能となっている。
【０００９】
さらに、アクティブマトリクス型液晶表示装置の製造に関して、表示部には画素形成部を構成する多数のＴＦＴがあり、また、ＴＦＴは微細であるため、表示上の欠陥が生じやすいという問題がある。表示上の欠陥として輝点欠陥があるが、輝点欠陥は非常に目立ち、表示不具合として視認される。例えば、ＴＦＴのドレイン端子とソース端子（ソースバスライン）間にショート不良が発生した場合について説明する。図１３は、液晶表示装置における映像信号ＡＶの信号波形図である。図１３に示すように、垂直走査期間内には垂直ブランキング期間があり、その期間中には映像信号ＡＶとして白レベルの信号が出力されるのが一般的である。ここで、液晶表示装置において全画面黒表示が行われると、欠陥が生じていない画素形成部（以下「正常画素部」という）の画素容量には黒レベルの信号が書き込まれ保持される。一方、欠陥が生じている画素部（以下「不良画素部」という）については、ドレイン端子−ソース端子（ソースバスライン）のリークによって、垂直有効表示期間には黒レベルの信号が書き込まれるが、垂直ブランキング期間には図１３に示すように白レベルの信号が書き込まれる。このため、不良画素部の液晶印加電圧の平均レベルは、その周りの正常画素部の液晶印加電圧よりも低くなる。近年、液晶表示装置においてはノーマリホワイト（白）モードが一般的に採用されているが、上述のようなショート不良が発生すると、不良画素部の表示輝度は周りの正常画素部の表示輝度よりも明るくなり輝点欠陥となる。
【００１０】
上述の問題に対して、垂直ブランキング期間における映像信号ＡＶの信号レベルを白レベルではなく、黒レベルにする方法が開示されている（特許文献２参照）。図１４に示すように、垂直走査期間における垂直ブランキング期間中の映像信号ＡＶが黒レベルにされている。垂直ブランキング期間中の映像信号ＡＶが黒レベルにされることにより、不良画素部の表示輝度が周りの正常画素部の表示輝度と等しくなるか、周りの正常画素部の表示輝度よりも黒くなり、点欠陥として視認されにくくなる。これにより、ドレイン端子−ソース端子間のショート不良に起因する輝点欠陥を防止することが可能となっている。さらに、垂直ブランキング期間を延長し、その期間中の映像信号ＡＶを黒レベルにすることによって不良画素部の表示輝度をより黒レベルに近づける方法も開示されている（特許文献３参照）。
【００１１】
また、画素形成部を構成するＴＦＴ６０のソース−ドレイン端子間でオープンモード等の不良が発生した場合、その不良画素部には電圧が印加されないため、不良画素部は常に輝点となる。図１５には、画素形成部を構成するドレイン端子とソースバスライン端子をレーザートリミングによりショートさせることにより輝点欠陥を救済する方法を示している。この方法によると、常にソースバスラインの信号がドレイン端子に供給され、不良画素部の表示輝度は常にソースバスラインの信号に応じたものとなる。大半の期間は、ソースバスラインには映像信号ＡＶが供給されているので、不良画素部が輝点欠陥としては視認されにくくなる。
【特許文献１】特開平２−２０４７１８号公報
【特許文献２】特開平１−１２８０９８号公報
【特許文献３】特開平６−１４１２６９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ここで、上述のような従来技術を採用する場合、以下に示すような不具合が発生する。特開平２−２０４７１８に示されている水平ブランキング期間内にソースバスラインを所定のプリチャージ電位（本説明においては映像信号ＡＶの中間電位）にプリチャージする駆動方法を採用した場合に生じる不具合について、図１６を参照しつつ説明する。図１６は、各水平走査期間において各ソースバスラインＳＬ１〜ＳＬｎに映像信号ＡＶを印加する順序を説明するための概念図である。図１６に示すように、どの水平走査期間においても、ゲートドライバ４００に近い位置にあるソースバスラインＳＬ１から、ゲートドライバ４００から遠い位置にあるソースバスラインＳＬｎへと映像信号ＡＶが順次に印加される。ここで、参照符号７２で示す画素形成部のようにゲートドライバ４００から遠い位置にあるソースバスラインＳＬｎ上の画素形成部でＴＦＴ６０のソース端子−ドレイン端子間ショートが生じると、その画素形成部７２にはほぼプリチャージ電位Ｖｐｒｅに基づく電圧が印加されることになり、全画面均一表示が行われた際に、周囲の正常画素部とは表示輝度が異なるという不具合が発生する。
【００１３】
図１２に示すように全画面黒表示の映像信号ＡＶが入力され、プリチャージ電位Ｖｐｒｅが映像信号ＡＶの中間電位（白レベル）に設定されている場合について説明する。ゲートドライバ４００から最も遠い位置にあるソースバスラインＳＬｎ上の画素形成部７２でソース端子−ドレイン端子間ショートがあると以下のようになる。図１２に示すように、水平走査期間においてサンプリングパルスが生成される前の期間である水平ブランキング期間にプリチャージ制御信号Ｐｃｇがアクティブとなる。これにより、ホールド容量としてのソースバスライン容量（図１のＣＢ１〜ＣＢｎ）が、映像信号ＡＶの中間電位（白レベル）に設定されているプリチャージ電位Ｖｐｒｅに充電される。水平ブランキング期間（プリチャージ制御信号Ｐｃｇがアクティブである期間）に各ソースバスラインＳＬ１〜ＳＬｎがプリチャージ電位Ｖｐｒｅに充電された後、サンプリングパルスＳＡＭ１〜ＳＡＭｎのタイミングでサンプリングされた映像信号ＡＶが各ソースバスラインＳＬ１〜ＳＬｎに書き込まれるまでの期間中、ソースバスラインＳＬ１〜ＳＬｎはプリチャージ電位Ｖｐｒｅに保持される。図１２に示すように、サンプリングパルスＳＡＭｎは１水平走査期間の終了直前に出力されるため、ソースバスラインＳＬｎの電位がプリチャージ電位Ｖｐｒｅ（白レベル）に保持される期間が長くなる。このため、ゲートドライバ４００から最も遠い位置にあるソースバスラインＳＬｎ上の画素形成部７２でソース端子−ドレイン端子間ショートがあると、その画素形成部７２では対向電極電位とプリチャージ電位Ｖｐｒｅ（白レベル）との電位差がほぼ液晶印加電圧となるため輝点欠陥となる。また、プリチャージ電位Ｖｐｒｅの電位を映像信号ＡＶの中間電位（白レベル）から黒レベルに変更することで上述のようなショートが発生している画素形成部を黒表示にすることは可能である。しかし、その場合においても、全画面白表示ないし全画面中間調表示が行われたときには、周りの正常画素部に比べて表示輝度が黒くなるため黒点欠陥として視認されやすくなる。
【００１４】
そこで、本発明は、水平走査期間のブランキング期間にソースバスラインを所定のプリチャージ電位に充電する駆動方法を採用する場合に、ゲートドライバから遠い位置にある画素形成部のＴＦＴにソース端子−ドレイン端子間のショートが発生しても、その画素形成部が輝点欠陥や黒点欠陥とならず、周りの正常画素部とほぼ同様な表示輝度となり欠陥として視認されにくくなる表示装置およびその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
第１の発明は、表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を示す映像信号を前記複数の画素形成部に伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたアクティブマトリクス型の表示装置であって、
前記複数の走査信号線を所定の水平走査期間ずつ選択的に駆動する走査信号線駆動回路と、
前記映像信号を各水平走査期間において前記複数の映像信号線に順次に印加する点順次駆動方式の映像信号線駆動回路と、
各水平走査期間において、前記映像信号が前記複数の映像信号線に順次に印加される前に、前記複数の映像信号線の配線容量を所定電位に予備的に充電する予備充電回路と
を備え、
各画素形成部は、対応する交差点を通過する走査信号線が前記走査信号線駆動回路によって選択されているときに、当該対応する交差点を通過する映像信号線によって伝達される映像信号を画素値として取り込み、
前記映像信号線駆動回路は、各水平走査期間において前記複数の映像信号線に前記映像信号を印加する順序を所定期間毎に切り替えることを特徴とする。
【００１６】
第２の発明は、第１の発明において、
前記映像信号線駆動回路は、各水平走査期間において前記複数の映像信号線に前記映像信号を印加する順序を１水平走査期間毎に切り替えることを特徴とする。
【００１７】
第３の発明は、第１の発明または第２の発明において、
前記映像信号線駆動回路は、連続する２垂直走査期間においてそれぞれ相対的に同じ期間に相当する第１水平走査期間と第２水平走査期間との間で前記複数の映像信号線への前記映像信号の印加順序が互いに逆となるように、前記映像信号を各水平走査期間において前記複数の映像信号線に順次に印加することを特徴とする。
【００１８】
第４の発明は、第１から第３の発明において、
前記予備充電回路は、前記複数の映像信号線の配線容量および選択されている前記走査信号線に電気的に接続される容量を黒表示に相当する電位に充電することを特徴とする。
【００１９】
第５の発明は、第１から第３の発明において、
前記予備充電回路は、前記複数の映像信号線の配線容量および選択されている前記走査信号線に電気的に接続される容量を白表示に相当する電位に充電することを特徴とする。
【００２０】
第６の発明は、第１から第３の発明において、
前記予備充電回路は、前記複数の映像信号線の配線容量および選択されている前記走査信号線に電気的に接続される容量を中間調表示に相当する電位に充電することを特徴とする。
【００２１】
第７の発明は、第１から第６の発明において、
前記画像を表示する表示部と前記走査信号線駆動回路と前記映像信号線駆動回路とが同一の基板上に設けられていることを特徴とする。
【００２２】
第８の発明は、第１から第７の発明において、
表示媒体として液晶が採用されていることを特徴とする。
【００２３】
第９の発明は、第８の発明において、
前記液晶に電圧を印加することにより黒色が表示されるノーマリホワイトモード型であることを特徴とする。
【００２４】
第１０の発明は、第８の発明において、
前記液晶に電圧を印加することにより白色が表示されるノーマリブラックモード型であることを特徴とする。
【００２５】
第１１の発明は、表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を示す映像信号を前記複数の画素形成部に伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、各画素形成部は対応する交差点を通過する走査信号線が選択されているときに当該対応する交差点を通過する映像信号線によって伝達される映像信号を画素値として取り込むアクティブマトリクス型の表示装置の駆動方法であって、
前記複数の走査信号線を所定の水平走査期間ずつ選択的に駆動する走査信号線駆動ステップと、
前記映像信号を各水平走査期間において前記複数の映像信号線に順次に印加する映像信号線駆動ステップと、
各水平走査期間において、前記映像信号が前記複数の映像信号線に順次に印加される前に、前記複数の映像信号線の配線容量を所定電位に予備的に充電する予備充電ステップと
を含み、
前記映像信号線駆動ステップでは、各水平走査期間において前記複数の映像信号線に前記映像信号を印加する順序が所定期間毎に切り替えられることを特徴とする。
【００２６】
第１２の発明は、第１１の発明において、
前記映像信号線駆動ステップでは、各水平走査期間において前記複数の映像信号線に前記映像信号を印加する順序が１水平走査期間毎に切り替えられることを特徴とする。
【００２７】
第１３の発明は、第１１の発明または第１２の発明において、
前記映像信号線駆動ステップでは、連続する２垂直走査期間においてそれぞれ相対的に同じ期間に相当する第１水平走査期間と第２水平走査期間との間で前記複数の映像信号線への前記映像信号の印加順序が互いに逆となるように、前記映像信号が各水平走査期間において前記複数の映像信号線に順次に印加されることを特徴とする。
【００２８】
第１４の発明は、第１１から第１３の発明において、
前前記予備充電ステップでは、前記複数の映像信号線の配線容量および選択されている前記走査信号線に電気的に接続される容量が黒表示に相当する電位に充電されることを特徴とする。
【００２９】
第１５の発明は、第１１から第１３の発明において、
前記予備充電ステップでは、前記複数の映像信号線の配線容量および選択されている前記走査信号線に電気的に接続される容量が白表示に相当する電位に充電されることを特徴とする。
【００３０】
第１６の発明は、第１１から第１３の発明において、
前記予備充電ステップでは、前記複数の映像信号線の配線容量および選択されている前記走査信号線に電気的に接続される容量が中間調表示に相当する電位に充電されることを特徴とする。
【発明の効果】
【００３１】
上記第１の発明によれば、複数の映像信号線に映像信号を順次に印加する点順次方式が採用されている表示装置において、水平走査期間毎に、映像信号が映像信号線に印加される前に、映像信号線の配線容量が予め充電される。また、各水平走査期間において映像信号が各映像信号線に印加される順序は、所定期間毎に切り替えられる。これにより、映像信号が各映像信号線に印加される順序が切り替わる期間の２倍に相当する期間毎の映像信号線に印加される電圧平均値は、映像信号線の位置に拘わらず等しいものとなる。また、その電圧は、映像信号の電圧と予備充電の電圧との中間の電圧となる。このため、表示部のいずれの位置で画素形成部に欠陥が生じても、当該画素形成部の表示輝度をその周りの正常画素部の表示輝度とほぼ等しくすることができる。
【００３２】
上記第２の発明によれば、複数の映像信号線に映像信号を順次に印加する点順次方式が採用されている表示装置において、映像信号が各映像信号線に印加される順序は、１水平走査期間毎に切り替えられる。これにより、上記第１の発明と同様、表示部のいずれの位置で画素形成部に欠陥が生じても、当該画素形成部の表示輝度をその周りの正常画素部の表示輝度とほぼ等しくすることができる。
【００３３】
上記第３の発明によれば、第１の発明または第２の発明において、各水平走査期間につき映像信号が各映像信号線に印加される順序が、さらに垂直走査期間毎に切り替えられる。このため、連続する２垂直走査期間における画素形成部が映像信号の電位に充電されている期間が、画素形成部の位置に拘わらず等しいものとなる。これにより、正常画素部に関して表示画面全体で表示輝度が均一化されつつ、上記第１または第２の発明と同様の効果を奏する表示装置が実現される。
【００３４】
上記第４の発明によれば、映像信号線は黒表示に相当する電位に充電される。これにより、輝点欠陥を効果的に抑制しつつ、上記第１から第３の発明と同様の効果を奏する表示装置が実現される。
【００３５】
上記第５の発明によれば、映像信号線は白表示に相当する電位に充電される。これにより、黒点欠陥を効果的に抑制しつつ、上記第１から第３の発明と同様の効果を奏する表示装置が実現される。
【００３６】
上記第６の発明によれば、映像信号線は中間調表示に相当する電位に充電される。これにより、輝点欠陥および黒点欠陥を効果的に抑制しつつ、上記第１から第３の発明と同様の効果を奏する表示装置が実現される。
【００３７】
上記第７の発明によれば、表示部と走査信号線駆動回路と映像信号線駆動回路とが同一の基板上に設けられている。これにより、上記第１から第３の発明と同様の効果を奏し、小型化も可能な表示装置が実現される。
【発明を実施するための最良の形態】
【００３８】
以下に、本発明の一実施形態について添付図面を参照しつつ説明する。
【００３９】
＜１．液晶表示装置の構成および動作＞
図１は、本発明の一実施形態に係るアクティブマトリクス型液晶表示装置における要部の構成を、表示部の等価回路と共に示したブロック図である。この液晶表示装置は、表示制御回路２００とデータドライバ３００とゲートドライバ４００とプリチャージドライバ５００と表示部６００とを備えている。表示部６００には、互いに交差（直交）する複数（ｎ本）のソースバスラインＳＬ１〜ＳＬｎと複数（ｍ本）のゲートバスラインＧＬ１〜ＧＬｍとが設けられている。ソースバスラインＳＬ１〜ＳＬｎはデータドライバ３００と接続され、ゲートバスラインＧＬ１〜ＧＬｍはゲートドライバ４００と接続されている。また、ソースバスラインＳＬ１〜ＳＬｎとゲートバスラインＧＬ１〜ＧＬｍとの交差点にそれぞれ対応して、スイッチング素子としてのＴＦＴ６０と、そのＴＦＴ６０に接続された画素容量６１が設けられている。各ＴＦＴ６０のゲート端子はゲートバスラインＧＬ１〜ＧＬｍのいずれかに接続され、ソース端子はソースバスラインＳＬ１〜ＳＬｎのいずれかに接続され、ドレイン端子は画素容量６１に接続されている。画素容量６１は、透明電極からなる画素電極とそれに対向して設けられた対向電極とに挟持された表示媒体としての液晶容量と、液晶容量と並列して設けられている補助容量（保持容量）とから構成されている。また、ソースバスラインＳＬ１〜ＳＬｎの配線容量（ソースバスライン容量）ＣＢ１〜ＣＢｎと後述するサンプリング回路３１とでサンプルホールド回路が形成されている。さらに、表示部６００を挟んでデータドライバ３００と対向してプリチャージドライバ５００が設けられている。
【００４０】
表示制御回路２００は、外部から画像データＤｖを受け取り、映像信号ＡＶと、液晶パネル５００に画像を表示するタイミングを制御するための水平同期信号ＨＳＹ、垂直同期信号ＶＳＹ、クロック信号ＣＫおよびスタートパルス信号ＳＰと、プリチャージ（予備充電）のためのプリチャージ制御信号Ｐｃｇとを出力する。データドライバ３００は、表示制御回路２００から出力された映像信号ＡＶ、クロック信号ＣＫおよびスタートパルス信号ＳＰを受け取り、表示部６００を駆動するために、映像信号ＡＶを表示部６００の各映像信号線ＳＬ１〜ＳＬｎに印加する。ゲートドライバ４００は、各ゲートバスラインＧＬ１〜ＧＬｍを１水平走査期間ずつ順次に選択するために、表示制御回路２００から出力された水平同期信号ＨＳＹと垂直同期信号ＶＳＹとに基づいて、アクティブな走査信号の各ゲートバスラインＧＬ１〜ＧＬｍへの印加を１垂直走査期間を周期として繰り返す。プリチャージドライバ５００には、プリチャージのタイミングを制御するプリチャージ制御信号Ｐｃｇと、ソースバスラインＳＬ１〜ＳＬｎを所定の電位に充電するためのプリチャージ電位Ｖｐｒｅとが入力されている。そして、プリチャージ制御信号Ｐｃｇに応じて、すべての映像信号線ＳＬ１〜ＳＬｎを同じタイミングでプリチャージ電位Ｖｐｒｅに充電する。
【００４１】
＜２．データドライバの構成と動作＞
図２は、本実施形態におけるデータドライバ３００の構成を示すブロック図である。データドライバ３００は、サンプリングパルス生成回路３０とサンプリング回路３１とを備えている。サンプリングパルス生成回路３０は、表示制御回路２００から出力されたスタートパルス信号ＳＰとクロック信号ＣＫとを受け取り、サンプリングパルスＳＡＭ１〜ＳＡＭｎを順次に出力する。サンプリング回路３１は、サンプリングパルス生成回路３０から出力されたサンプリングパルスＳＡＭ１〜ＳＡＭｎのタイミングで映像信号ＡＶをサンプリングし、それをソースバスラインＳＬ１〜ＳＬｎに出力する。
【００４２】
＜３．駆動方法＞
次に駆動方法について説明する。図３は、本実施形態において、各ソースバスラインＳＬ１〜ＳＬｎに映像信号ＡＶを印加する順序を説明するための概念図である。１行目のゲートバスラインＧＬ１が選択されている期間には、図３において左から右へ順次に印加される、すなわち、ゲートドライバ４００に近い位置にあるソースバスラインＳＬ１から、ゲートドライバ４００から遠い位置にあるソースバスラインＳＬｎへと映像信号ＡＶが順次に印加される。２行目のゲートバスラインＧＬ２が選択されている期間には、図３において右から左へ順次に印加される、すなわち、ゲートドライバ４００から遠い位置にあるソースバスラインＳＬｎから、ゲートドライバ４００に近い位置にあるソースバスラインＳＬ１へと映像信号ＡＶが順次に印加される。このように、奇数行目のゲートバスラインが選択されている期間には、ゲートドライバ４００に近い位置にあるソースバスラインＳＬ１から、ゲートドライバ４００から遠い位置にあるソースバスラインＳＬｎへと映像信号ＡＶが順次に印加される。一方、偶数行目が選択されている期間には、ゲートドライバ４００から遠い位置にあるソースバスラインＳＬｎから、ゲートドライバ４００に近い位置にあるソースバスラインＳＬ１へと映像信号ＡＶが順次に印加される。このように、本実施形態では、ソースバスラインＳＬ１〜ＳＬｎに映像信号ＡＶを印加する順序が１水平走査期間毎に切り替えられている。
【００４３】
図４は、本実施形態において全画面黒表示が行われているときの信号波形図である。図４には、連続する２水平走査期間における外部から受け取る画像データＤｖ、映像信号ＡＶ、映像信号ＡＶをサンプリングするためのサンプリングパルスＳＡＭ１、ＳＡＭ２・・・ＳＡＭｎ、プリチャージ制御信号Ｐｃｇ、及びソースバスラインＳＬ１、ＳＬ２、・・・ＳＬｎの波形を示している。ここで、説明の便宜上、連続する２水平走査期間のうち、前半の期間を「先行水平走査期間」といい、後半の期間を「後続水平走査期間」という。
【００４４】
先行水平走査期間の水平ブランキング期間には、プリチャージ制御信号Ｐｃｇがアクティブとなり、ソースバスラインＳＬ１〜ＳＬｎがプリチャージ電位Ｖｐｒｅに充電される。なお、本実施形態では、プリチャージ電位Ｖｐｒｅの電位レベルは映像信号ＡＶの中間電位（白レベル）に設定されている。水平ブランキング期間終了後、先行水平走査期間の有効表示期間において、各サンプリングパルスＳＡＭ１、ＳＡＭ２・・・ＳＡＭｎが所定の期間ずつアクティブとなる。このとき、ゲートドライバ４００に近い位置にあるソースバスラインＳＬ１から、ゲートドライバ４００から遠い位置にあるソースバスラインＳＬｎへと映像信号ＡＶが順次に印加されるように、サンプリングパルスが順次にアクティブとなる。すなわち、ＳＡＭ１、ＳＡＭ２、・・・、ＳＡＭｎの順にサンプリングパルスがアクティブとなる。これにより、ゲートドライバ４００に近い位置にあるソースバスラインＳＬ１から、ゲートドライバ４００から遠い位置にあるソースバスラインＳＬｎへと、ソースバスラインが順次に正極性の黒レベルに充電される。
【００４５】
先行水平走査期間の有効表示期間が終了し、後続水平走査期間の水平ブランキング期間になると、プリチャージ制御信号Ｐｃｇがアクティブとなり、ソースバスラインＳＬ１〜ＳＬｎがプリチャージ電位Ｖｐｒｅに充電される。水平ブランキング期間終了後、後続水平走査期間の有効表示期間において、各サンプリングパルスＳＡＭ１、ＳＡＭ２・・・ＳＡＭｎが所定の期間ずつアクティブとなる。このとき、ゲートドライバ４００から遠い位置にあるソースバスラインＳＬｎから、ゲートドライバ４００に遠い位置にあるソースバスラインＳＬ１へと映像信号ＡＶが順次に印加されるように、サンプリングパルスが順次にアクティブとなる。すなわち、ＳＡＭｎ、・・・、ＳＡＭ２、ＳＡＭ１の順にサンプリングパルスがアクティブとなる。これにより、ゲートドライバ４００から遠い位置にあるソースバスラインＳＬｎから、ゲートドライバ４００に遠い位置にあるソースバスラインＳＬ１へと、ソースバスラインが順次に負極性の黒レベルに充電される。
【００４６】
以上のように、サンプリングパルスがアクティブになるタイミングは、先行水平走査期間にはＳＡＭ１、ＳＡＭ２・・・ＳＡＭｎの順であったのに対し、後続水平走査期間にはＳＡＭｎ、・・・、ＳＡＭ２、ＳＡＭ１の順となっている。すなわち、サンプリングパルスに応じた映像信号ＡＶのサンプリングは、１水平走査期間毎に順序が逆になっている。これを実現するためにデータドライバ３００に入力される映像信号ＡＶも１水平走査期間毎に切り替える必要があるが、これについて以下に説明する。
【００４７】
図５は従来の駆動方法によるデータドライバ３００の信号波形図であり、図６は本実施形態における駆動方法によるデータドライバ３００の信号波形図である。図５に示すように、従来の駆動方法では１水平走査期間毎にサンプリングパルスＳＡＭ１、ＳＡＭ２・・・ＳＡＭｎが順次に出力されるが、そのタイミングに合わせて、ソースバスラインＳＬ１、ＳＬ２、・・・ＳＬｎに出力する映像信号ＡＶがデータドライバ３００に入力される。これに対して、本実施形態における駆動方法では、図６に示すように、或る水平走査期間にＳＡＭ１、ＳＡＭ２・・・ＳＡＭｎの順でサンプリングパルスが出力されると、次の水平走査期間にはＳＡＭｎ、・・・、ＳＡＭ２、ＳＡＭ１の順でサンプリングパルスが出力される。このように出力されるサンプリングパルスのタイミングに合わせて、各ソースバスラインに出力する映像信号ＡＶがデータドライバ３００に入力されている。
【００４８】
上述の駆動方法は、ソースバスラインＳＬ１、ＳＬ２、・・・ＳＬｎの順に対応してデータドライバ３００に入力される映像信号ＡＶとソースバスラインＳＬｎ、・・・、ＳＬ２、ＳＬ１の順に対応してデータドライバ３００に入力される映像信号ＡＶとが１水平走査期間毎に切り替わるように、表示制御回路２００から映像信号ＡＶを出力することで実現される。具体的には、次のような構成により実現される。表示制御回路２００がデジタル信号である画像データＤｖを外部から受け取り、それをメモリに格納する。表示制御回路２００は、メモリに格納された画像データＤｖを１水平走査期間毎に順序を逆にして読み出し、ＤＡ（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ）変換する。そして、ＤＡ変換後のアナログ信号を映像信号ＡＶとして出力する。また、サンプリングパルス生成回路３００は双方向シフトレジスタを備え、１水平走査期間毎にサンプリングパルスＳＡＭ１、ＳＡＭ２・・・ＳＡＭｎの出力順序を切り替える。
【００４９】
＜４．作用＞
次に、上述した駆動方法による作用について、再度図４を参照しつつ説明する。各ソースバスラインＳＬ１〜ＳＬｎの電位の変化は以下のようになる。
【００５０】
ソースバスラインＳＬ１については、先行水平走査期間には、プリチャージ制御信号Ｐｃｇに応じてプリチャージ電位Ｖｐｒｅがサンプリングされた後、すぐにサンプリングパルスＳＡＭ１が出力される。そのサンプリングパルスＳＡＭ１に応じて映像信号ＡＶがサンプリングされるので、先行水平走査期間のほとんどの期間中、映像信号ＡＶの電位に保持される。後続水平走査期間には、プリチャージ制御信号Ｐｃｇに応じてプリチャージ電位Ｖｐｒｅがサンプリングされた後、ソースバスラインＳＬ１の映像信号ＡＶをサンプリングするサンプリングパルスＳＡＭ１が出力されるまでに、サンプリングパルスＳＡＭｎ、・・・、ＳＡＭ２が順次に出力される。このため、後続水平走査期間のほとんどの期間中、プリチャージ電位Ｖｐｒｅに保持される。
【００５１】
ソースバスラインＳＬｎについては、先行水平走査期間には、プリチャージ制御信号Ｐｃｇに応じてプリチャージ電位Ｖｐｒｅがサンプリングされた後、ソースバスラインＳＬｎの映像信号ＡＶをサンプリングするサンプリングパルスＳＡＭｎが出力されるまでに、サンプリングパルスＳＡＭ１、ＳＡＭ２、・・・、ＳＡＭｎ−１が順次に出力される。このため、先行水平走査期間のほとんどの期間中、プリチャージ電位Ｖｐｒｅに保持される。後続水平走査期間には、プリチャージ制御信号Ｐｃｇに応じてプリチャージ電位Ｖｐｒｅがサンプリングされた後、すぐにサンプリングパルスＳＡＭｎが出力される。そのサンプリングパルスＳＡＭｎに応じて映像信号ＡＶがサンプリングされるので、先行水平走査期間のほとんどの期間中、映像信号ＡＶの電位に保持される。
【００５２】
ここで、ｎ本のソースバスラインのうちの中間に位置するソースバスラインがｋ本目であるとする。ソースバスラインＳＬｋについては、先行水平走査期間には、プリチャージ制御信号Ｐｃｇに応じてプリチャージ電位Ｖｐｒｅがサンプリングされた後、ソースバスラインＳＬｋの映像信号ＡＶをサンプリングするサンプリングパルスＳＡＭｋが出力されるまでに、サンプリングパルスＳＡＭ１、ＳＡＭ２、・・・、ＳＡＭｋ−１が順次に出力される。後続水平走査期間には、プリチャージ制御信号Ｐｃｇに応じてプリチャージ電位Ｖｐｒｅがサンプリングされた後、ソースバスラインＳＬｋの映像信号ＡＶをサンプリングするサンプリングパルスＳＡＭｋが出力されるまでに、サンプリングパルスＳＡＭｎ、ＳＡＭｎ−１、・・・、ＳＡＭｋ＋１が順次に出力される。これにより、先行水平走査期間についても後続水平走査期間についても、プリチャージ電位Ｖｐｒｅに保持される期間と映像信号ＡＶの電位に保持される期間とがそれぞれ２分の１ずつとなる。
【００５３】
以上より、各ソースバスラインＳＬ１〜ＳＬｎについて連続する２水平走査期間におけるプリチャージ電位Ｖｐｒｅに保持される期間と映像信号ＡＶの電位に保持される期間とを比較すると、いずれのソースバスラインＳＬ１〜ＳＬｎについても、プリチャージ電位Ｖｐｒｅに保持される期間と映像信号ＡＶの電位に保持される期間とは、ほぼ等しい長さとなる。これにより、すべてのソースバスラインＳＬ１〜ＳＬｎについて、連続する２水平走査期間において保持される電位の平均値は、プリチャージ電位Ｖｐｒｅと映像信号ＡＶの電位との中間値とみなすことができる。このため、いずれの画素形成部においてＴＦＴのソース端子−ドレイン端子間ショートが生じても、その不良画素部に印加される電圧は、プリチャージ電位Ｖｐｒｅと映像信号ＡＶの電位との中間値に基づいたものとなる。
【００５４】
実験によると、従来の駆動方法では、ｎ本のソースバスラインＳＬ１〜ＳＬｎのうちの中間（以下「ｋ本目」という）にあるソースバスラインＳＬｋと比してゲートドライバ４００から近い位置にあるソースバスライン上の画素形成部でＴＦＴ６０のソース端子−ドレイン端子間ショートが生じると、全画面黒表示、全画面中間調表示、全画面白表示のいずれにおいても、不良画素部の表示輝度とその周りの正常画素部の表示輝度とはほぼ等しくなる。このため、欠陥としては視認されない。一方、ｋ本目のソースバスラインＳＬｋと比してゲートドライバ４００から遠い位置にあるソースバスラインＳＬｎ上の画素形成部でＴＦＴ６０のソース端子−ドレイン端子間ショートが生じると、全画面黒表示、全画面中間調表示、全画面白表示のいずれにおいても、不良画素部に印加される電圧はプリチャージ電位Ｖｐｒｅに基づくものとなる。このため、全画面均一表示が行われた際に、不良画素部の表示輝度とその周りの正常画素部の表示輝度とが異なっている。
【００５５】
ところが、本実施形態における駆動方法では、すべてのソースバスラインＳＬ１〜ＳＬｎについて、連続する２水平走査期間に保持される電位の平均値はほぼ等しくなる。また、その電圧の平均値は、プリチャージ電位Ｖｐｒｅと映像信号ＡＶの電位との中間値に基づいたものとなる。これにより、全画面黒表示、全画面中間調表示、全画面白表示のいずれにおいても、ショートが生じた画素形成部の位置に拘わらず、従来に比して、その不良画素部の表示輝度を周りの正常画素部の表示輝度と近いものとすることができ、表示不具合が抑制される。
【００５６】
＜５．効果＞
以上のように、本実施形態によると、各水平走査期間においてデータドライバ３００がソースバスラインＳＬ１〜ＳＬｎに映像信号ＡＶを印加する順序が１水平走査期間毎に切り替えられる。また、各水平走査期間において、すべてのソースバスラインＳＬ１〜ＳＬｎが予めプリチャージ電位Ｖｐｒｅに充電される。これにより、すべてのソースバスラインＳＬ１〜ＳＬｎについて、連続する２水平走査期間において保持される電位の平均値は、映像信号ＡＶの電位とプリチャージ電位Ｖｐｒｅとの中間値となる。このため、いずれの画素形成部のＴＦＴ６０においてソース端子−ドレイン端子間のショートが発生しても、不良画素部の表示輝度を周りの正常画素部の表示輝度と近いものとすることができる。その結果、ゲートドライバ４００から遠い位置にある画素形成部のＴＦＴ６０にソース端子−ドレイン端子間のショートがあるときに従来技術では生じていた表示不具合が解消される。
【００５７】
上述のように、輝点欠陥や黒点欠陥などの表示不具合が解消されることにより製造工程における歩留まりが向上する。これにより、装置の製造コストを低減することができる。本発明に係る表示装置は、例えば、携帯電話装置、液晶テレビジョン受像機およびパーソナルコンピュータなどの電子機器に適用することができ、それらの製造コストが低減される。
【００５８】
＜６．変形例＞
次に、上記実施形態の変形例について説明する。図７は、本変形例における駆動方法を説明するための概念図である。本変形例においては、各水平走査期間にソースバスラインＳＬ１〜ＳＬｎに映像信号ＡＶが印加される順序が１垂直走査期間毎にも切り替えられる。ここで、説明の便宜上、連続する２垂直走査期間のうち、前半の期間を「先行垂直走査期間」といい、後半の期間を「後続垂直走査期間」という。また、先行垂直走査期間における或る水平走査期間を「第１水平走査期間」といい、第１水平走査期間に対応する後続垂直走査期間における水平走査期間を「第２水平走査期間」という。
【００５９】
図７（ａ）は、先行垂直走査期間における水平走査期間毎の各ソースバスラインＳＬ１〜ＳＬｎに映像信号ＡＶを印加する順序を示す図である。図７（ｂ）は、後続垂直走査期間における水平走査期間毎の各ソースバスラインＳＬ１〜ＳＬｎに映像信号ＡＶを印加する順序を示す図である。図７（ａ）に示すように、先行垂直走査期間には、奇数本目のゲートバスラインＧＬ１、ＧＬ３、ＧＬ５、・・・については、ゲートドライバ４００に近い位置にあるソースバスラインＳＬ１から、ゲートドライバ４００から遠い位置にあるソースバスラインＳＬｎへと映像信号ＡＶが順次に印加される。偶数本目のゲートバスラインＧＬ２、ＧＬ４、ＧＬ６、・・・については、ゲートドライバ４００から遠い位置にあるソースバスラインＳＬｎから、ゲートドライバ４００に近い位置にあるソースバスラインＳＬ１へと映像信号ＡＶが順次に印加される。一方、図７（ｂ）に示すように、後続垂直走査期間には、奇数本目のゲートバスラインＧＬ１、ＧＬ３、ＧＬ５、・・・については、ゲートドライバ４００から遠い位置にあるソースバスラインＳＬｎから、ゲートドライバ４００に近い位置にあるソースバスラインＳＬ１へと映像信号ＡＶが順次に印加される。偶数本目のゲートバスラインＧＬ２、ＧＬ４、ＧＬ６、・・・については、ゲートドライバ４００に近い位置にあるソースバスラインＳＬ１から、ゲートドライバ４００から遠い位置にあるソースバスラインＳＬｎへと映像信号ＡＶが順次に印加される。
【００６０】
以上のように、第１水平走査期間と第２水平走査期間との間でソースバスラインＳＬ１〜ＳＬｎに映像信号ＡＶが印加される順序が互いに逆となるように、映像信号ＡＶが各水平走査期間においてソースバスラインＳＬ１〜ＳＬｎに順次に印加されている。
【００６１】
ここで、図７（ａ）および（ｂ）で参照符号７１、７２で示す画素形成部の画素電極の電位について説明する。なお、画素形成部７１、７２は正常画素部として説明する。先行垂直走査期間においては、画素形成部７１の画素容量には水平走査期間開始後すぐに映像信号ＡＶが書き込まれるが、画素形成部７２の画素容量には水平走査期間終了直前に映像信号ＡＶが書き込まれる。ここで、各画素形成部の画素容量には、映像信号ＡＶが書き込まれるまでの期間にはプリチャージ電位Ｖｐｒｅが書き込まれている。このため、画素形成部の画素容量に映像信号ＡＶが書き込まれている期間を比較すると、画素形成部７２よりも画素形成部７１の方が長くなっている。
【００６２】
これに対して、後続垂直走査期間においては、画素形成部７１の画素容量には水平走査期間終了直前に映像信号ＡＶが書き込まれるが、画素形成部７２の画素容量には水平走査期間開始後すぐに映像信号ＡＶが書き込まれる。このため、画素形成部の画素容量に映像信号ＡＶが書き込まれている期間を比較すると、画素形成部７１よりも画素形成部７２の方が長くなっている。
【００６３】
ここで、画素形成部を構成するＴＦＴ６０のオン抵抗が十分に低くない場合、各水平走査期間において、画素形成部７１と画素形成部７２との間に映像信号ＡＶの書き込み電位に差が生じる。ところが、本変形例では、上述のように１垂直走査期間毎に各水平走査期間にソースバスラインＳＬ１〜ＳＬｎに映像信号ＡＶが印加される順序が切り替えられる。このため、画素形成部の位置に拘わらず、連続する２垂直走査期間における各画素形成部の画素容量に映像信号ＡＶが書き込まれている期間は均一化されたものとなる。その結果、表示画面全体での表示輝度の均一化が可能となる。
【００６４】
＜７．その他＞
上記実施形態においては、プリチャージ電位Ｖｐｒｅの電位レベルは映像信号ＡＶの中間電位（白レベル）に設定されているが、本発明はこれに限定されない。プリチャージ電位Ｖｐｒｅの電位レベルは、黒レベルに設定されてもよいし、灰色レベルに設定されてもよい。すなわち、上記実施形態における先行水平走査期間または後続水平走査期間のいずれか一方のプリチャージ電位Ｖｐｒｅの電位レベルを正極性とし、他方を負極性としてもよい。
【００６５】
また、上記実施形態においては、映像信号を各ソースバスラインＳＬ１〜ＳＬｎに印加する順序を１水平走査期間毎に切り替える構成としているが、本発明はこれに限定されない。所定の期間において、各ソースバスラインＳＬ１〜ＳＬｎに印加される電圧の平均値がほぼ等しくなれば、例えば２水平走査期間毎に切り替える構成としてもよい。
【００６６】
また、本発明に係る表示装置においては、データドライバ３００及びゲートドライバ４００を表示部６００と同一基板上に備える構成（いわゆる「モノリシック」）としてもよいし、データドライバ３００及びゲートドライバ４００を表示部の外部に備える構成としてもよい。
【００６７】
さらに、上記実施形態においては、ノーマリホワイト（白）モードが採用されているアクティブマトリクス型液晶表示装置を前提としているが、本発明はこれに限定されず、ノーマリブラック（黒）モードが採用されているアクティブマトリクス型液晶表示装置にも適用することができる。
【００６８】
さらにまた、上記実施形態においては、アクティブマトリクス型液晶表示装置を前提としているが、本発明はこれに限定されず、液晶表示装置以外のアクティブマトリクス型表示装置にも適用することできる。
【図面の簡単な説明】
【００６９】
【図１】本発明の一実施形態に係るアクティブマトリクス型液晶表示装置のブロック図である。
【図２】上記実施形態におけるデータドライバの構成を示すブロック図である。
【図３】上記実施形態において、各ソースバスラインに映像信号を印加する順序を説明するための概念図である。
【図４】上記実施形態において、全画面黒表示が行われているときの信号波形図である。
【図５】従来の駆動方法によるデータドライバの信号波形図である。
【図６】上記実施形態における駆動方法によるデータドライバの信号波形図である。
【図７】変形例における駆動方法を説明するための概念図である。
【図８】従来のアクティブマトリクス型液晶表示装置のブロック図である。
【図９】従来のデータドライバにおける信号波形図である。
【図１０】従来例において、ライン反転方式にて駆動をおこなう場合のデータドライバにおける信号波形図である。
【図１１】従来例において、全画面黒表示が行われているときの信号波形図である（プリチャージ無し）。
【図１２】従来例において、全画面黒表示が行われているときの信号波形図である（プリチャージ有り）。
【図１３】従来例における映像信号の信号波形図である。
【図１４】従来例における映像信号の信号波形図の別の例である。
【図１５】従来例において、画素形成部の救済方法を説明するための模式図である。
【図１６】従来例において、各ソースバスラインに映像信号を印加する順序を説明するための概念図である。
【符号の説明】
【００７０】
３０…サンプリングパルス生成回路
３１…サンプリング回路
６０…ＴＦＴ
６１…画素容量
３００…データドライバ
４００…ゲートドライバ
５００…プリチャージドライバ
６００…表示部
ＳＬ１〜ＳＬｎ…ソースバスライン
ＡＶ…映像信号
Ｖｐｒｅ…プリチャージ電位
【図１】
2006023447.tif 000003
【図２】
2006023447.tif 000004
【図３】
2006023447.tif 000005
【図４】
2006023447.tif 000006
【図５】
2006023447.tif 000007
【図６】
2006023447.tif 000008
【図７】
2006023447.tif 000009
【図８】
2006023447.tif 000010
【図９】
2006023447.tif 000011
【図１０】
2006023447.tif 000012
【図１１】
2006023447.tif 000013
【図１２】
2006023447.tif 000014
【図１３】
2006023447.tif 000015
【図１４】
2006023447.tif 000016
【図１５】
2006023447.tif 000017
【図１６】
2006023447.tif 000018