(57)【要約】【課題】  ＳＴＩ法による分離法において、トレンチの内壁酸化膜の酸化方法のより、シリコンと酸化膜との応力によるリーク電流の増加、トレンチ角におけるゲート酸化膜厚の不均一という問題がある。【解決手段】  ＳＴＩの内壁酸化膜を酸化温度１１００℃、水分濃度１０％の点を含む曲線で表される水分濃度以下の酸化条件で成膜することで、ＳＴＩトレンチ内の応力を小さくしてリーク電流の発生を防止し、かつ、トレンチの角を丸くして角部のゲート酸化膜厚を均一化できる。ＳＴＩの内壁酸化膜をこれらの酸化方法で成膜することで高信頼性の半導体装置及びその製造方法が得られる。【選択図】    図２
2006210463.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製造方法において、シリコン基板にトレンチを形成する工程と、前記トレンチの内壁に酸化膜を形成する内壁酸化工程とを有し、該内壁酸化工程において、前記酸化膜を酸素中に低濃度の水分を混入させたウェット酸化法により、前記酸化膜とシリコンとの間に発生する応力を３．５Ｅ９（dyne／cm2）以下、前記トレンチの角の半径を８nm以上になるように形成することを特徴とする半導体装置の製造方法。
【請求項２】
前記水分の濃度は、酸化温度１１００℃において１０％以下、０．０１％以上であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記水分の濃度は、酸化温度１０００℃において２％以下、０．０１％以上であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記水分の濃度は、酸化温度９５０℃において１％以下、０．０１％以上であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記水分の濃度は、酸化温度１１００℃において１０％の点を含む曲線で表される水分濃度を上限とし、０．０１％を下限とすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
半導体装置において、シリコン基板に形成されたトレンチは角の半径を８ｎｍ以上とする丸みを有し、前記トレンチの内壁には酸化温度１１００℃において１０％の点を含む曲線で表される水分濃度を上限とし、０．０１％を下限とするウェット酸化法により成膜された酸化膜を備えたことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特にシャロートレンチアイソレーション法により製造された半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体素子が微細化され、半導体装置は高集積化、大規模化されている。半導体装置の素子分離方法としてはシャロートレンチアイソレーション（Shallow Trench Isolation、以下ＳＴＩと略する）法が採用されている。ＳＴＩ法はトレンチ内に絶縁膜を埋め込むことで素子間の分離することから、ＬＯＣＯＳ法（Local Oxidation of Silicon）に比べてバーズビークの発生がなく、高集積化に適している。
【０００３】
しかしながら、素子分離にＳＴＩ法を用いた場合、そのトレンチの内壁に成膜される酸化膜の酸化方法によりトレンチ内の応力が変わり、微小結晶欠陥の生成に影響することで接合リーク電流が増加するという問題がある。さらにまた素子分離にＳＴＩ法を用いた場合、ＳＴＩ領域の上部に角張った個所ができてしまい、その部分でのゲート酸化膜が局所的に薄くなり、電界が集中することでゲート酸化膜の信頼性を劣化させ、トランジスタの性能を劣化させるという問題がある。そこでトレンチの内壁を酸化する条件としては、応力の少ない、かつＳＴＩ領域の上部の角を丸めることが求められている。しかしこれまでの単なるウェット酸化でトレンチの内壁を酸化する方法では、不十分であり改善が望まれている。
【０００４】
これらのＳＴＩ法における問題解決のために、いくつかの先行特許文献がある。特許文献１においては、ＳＴＩ領域の上部の角を丸めるためには酸化に用いる全ガス量に対する水分量の比が２０％以下では角の丸みが不十分であり、４０％以上では膜厚制御が困難であることから２０〜４０％が最適な酸化方法であるとされている。特許文献２には、トレンチエッチングを等方性エッチングにより丸みをつけ、その後異方性エッチングしトレンチを形成させ、そのトレンチの内壁酸化法としてはウェット酸化を用いる方法が開示されている。しかし特許文献１は角を丸めるための酸化方法であり、特許文献２は等方性エッチングを用いるために微細化された半導体装置には適用できない。従って微細化された半導体装置において、応力が少なく、かつＳＴＩ領域の上部の角を丸める酸化方法の確立が望まれている。
【０００５】
【特許文献１】特開２００２−０４３４０７号公報
【特許文献２】特開２００１−０４４２７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記したように、ＳＴＩの内壁酸化として応力の少ない、かつＳＴＩ領域の上部の角を丸める酸化方法の確立が望まれている。応力を少なくすることで、微小結晶欠陥の発生を抑え接合リーク電流を少なくすることができる。さらにＳＴＩ領域の上部の角を丸めることで、角部分でのゲート酸化膜厚のばらつきを抑え、電界集中を防止することでゲート酸化膜の信頼性を向上させ、高信頼性のトランジスタ、半導体装置が得られる。
【０００７】
本発明の課題は、ＳＴＩの内壁酸化として応力の少ない、かつＳＴＩ領域の上部の角を丸める最適な内壁酸化膜の酸化方法を確立させることで高信頼性の半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本願の半導体装置の製造方法は、シリコン基板にトレンチを形成する工程と、前記トレンチの内壁に酸化膜を形成する内壁酸化工程とを有し、該内壁酸化工程において、前記酸化膜を酸素中に低濃度の水分を混入させたウェット酸化法により、前記酸化膜とシリコンとの間に発生する応力を３．５Ｅ９（dyne／cm2）以下、前記トレンチの角の半径を８nm以上になるように形成することを特徴とする。
【０００９】
本願の半導体装置の製造方法においては、前記水分の濃度は酸化温度１１００℃において１０％以下、０．０１％以上であることを特徴とする。
【００１０】
本願の半導体装置の製造方法においては、前記水分の濃度は酸化温度１０００℃において２％以下、０．０１％以上であることを特徴とする。
【００１１】
本願の半導体装置の製造方法においては、前記水分の濃度は酸化温度９５０℃において１％以下、０．０１％以上であることを特徴とする。
【００１２】
本願の半導体装置の製造方法においては、前記水分の濃度は酸化温度１１００℃において１０％の点を含む曲線で表される水分濃度を上限とし、０．０１％を下限とすることを特徴とする。
【００１３】
本願の半導体装置においては、シリコン基板に形成されたトレンチは角の半径を８ｎｍ以上とする丸みを有し、前記トレンチの内壁には酸化温度１１００℃において１０％の点を含む曲線で表される水分濃度を上限とし、０．０１％を下限とするウェット酸化法により成膜された酸化膜を備えたことを特徴とする。
【発明の効果】
【００１４】
ＳＴＩの内壁酸化膜を酸化温度１１００℃、水分濃度１０％の点を含む曲線で表される水分濃度以下、０．０１％以上の酸化条件で成膜することで、ＳＴＩのトレンチ内の応力を小さくしてリーク電流の発生を防止し、かつ、トレンチの角を丸くして角部のゲート酸化膜厚を均一化できる効果がある。ＳＴＩの内壁酸化膜をこれらの酸化方法で成膜することで高信頼性の半導体装置及びその製造方法が得られる。
【発明を実施するための最良の形態】
【００１５】
本発明は、ＳＴＩ法における内壁酸化膜を、応力の少ない、かつＳＴＩ領域の上部の角を丸めるように形成できる低水分濃度を用いたウェット酸化法に関する。以下に図面を参照して詳細に説明する。
【実施例１】
【００１６】
実施例として、図１〜図９を用いて説明する。図１に本願に関係する主要工程における半導体装置の断面構造図、図２には水分濃度と応力との相関、図３には応力と転位密度との相関、図４には転位密度と接合リーク電流との相関、図５にはリーク電流に関する酸化温度と水分濃度との最適範囲、図６には水分濃度とＳＴＩ肩半径との相関、図７ドライ酸化温度とＳＴＩ肩半径との相関、図８には酸化温度とＳＴＩ肩半径との相関、図９ＳＴＩ肩半径に関する酸化温度と水分濃度との最適範囲を示す図である。
【００１７】
図１にしたがって本願に係る半導体装置の工程を説明する。以下の説明においては一般的な膜厚を用いているが、これらの膜厚は説明のための膜厚であり、本願はこれらの実施例、膜厚に限定されるものではない。シリコン基板１に膜厚１０ｎｍのパッド酸化膜２と膜厚１２０ｎｍの窒化膜３とが成膜され、リソグラフィ及びエッチング技術によりトレンチ４をシリコン基板１の内部に形成する（図１（ａ））。トレンチ４はパッド酸化膜２との境界をなすシリコン基板１の上面エッジである角部においては、ほとんど直角に近い角度を有している。このトレンチ４の内壁に膜厚１０〜２０ｎｍの内壁酸化膜５を成膜する（図１（ｂ））。この内壁酸化膜４はトレンチ４の内壁に沿って形成されることから、シリコンと酸化膜の熱膨張係数の違いによる応力、またその後の工程でトレンチ上面の角に成膜されるゲート酸化膜厚の不均一が問題となる。本願においては、この内壁酸化膜の酸化条件を検討し、最適条件を見出したものである。
【００１８】
その後、ＨＤＰ（High Density Plasma）やＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜などの膜厚４００ｎｍのトレンチ酸化膜６でトレンチ４内を埋設する（図１（ｃ））。ＣＭＰ法によりトレンチ酸化膜６をパターニングされた窒化膜３の上面まで平坦化し、残された窒化膜３及びパッド酸化膜２を除去する（図１（ｄ））。以上の工程によりＳＴＩ法による素子分離工程は完了し、以後は活性領域にそれぞれの半導体素子が形成される。例えば図１（ｅ）に示すように、ゲート酸化膜７を成長させ、ゲート電極となるゲートポリシリ８が形成される。このときトレンチの角が角張っていると角部のゲート酸化膜厚が薄くなってしまい、トランジスタの信頼性が劣化してしまう。本願においては、図１（ｂ）に示す内壁酸化膜の酸化条件の最適化を図るものである。
【００１９】
内壁酸化膜に関する最適化のポイントとしては、第１のポイントとして応力を少なくすることであり、第２のポイントとしてトレンチ上面の角に丸みを持たせることである。本実施例における酸化法としては、ドライ酸化法とウェット酸化法を用い、酸化温度と水分濃度を変化させてシリコン基板と内壁酸化膜間に生じる応力と、上面の角の丸みを検討した。また酸化装置としてはバッチ処理の炉タイプのものでも、枚葉のＲＴＰ（Rapid Thermal Processing）タイプのものでも同様の範囲である。
【００２０】
図２には水分濃度と応力との相関を示す。水分濃度はＨ２Ｏ／（Ｈ２Ｏ＋Ｏ２）で計算された値である。ドライ酸化は水分を使用しないＯ２のみを使用する酸化法であり、水分の混入はＰＰＭオーダで管理されていることから、水分濃度０％に相当する。図２の応力は酸化温度が高温ほど小さく、また水分濃度が低いほど小さくなっている。しかし、図に示すように水分濃度０％であるドライ酸化条件においてはその応力は逆に大きくなっている。過剰な水分濃度は応力を大きくし、低い水分濃度が応力を小さくする。しかし、水分を全く供給しないドライ酸化においては、逆に応力が大きくなる。したがって、水分を補給しながらも、その水分濃度を低く制御することが重要となる。
【００２１】
図３の応力と転位密度、図４の転位密度と接合リーク電流との相関関係を示す。図３に示すように応力が３．５Ｅ＋９（dyne／cm2）以上になると転位密度が急激に増加する。さらに図４に示すように、転位密度が多くなると接合リーク電流が大きくなる。応力が大きいと、シリコン基板に歪が出来、そこに結晶欠陥が生じ、結晶欠陥によるリーク電流が増加することになる。したがって酸化膜を生成させるときに発生する応力は小さくなるようにしなければならない。
【００２２】
これらから、転移を発生させないためには、応力を３．５Ｅ＋９（dyne／cm2）以下になる酸化条件が必要である。応力を３．５Ｅ＋９（dyne／cm2）以下にし、ＳＴＩ側面の微小結晶欠陥を低減することで接合リーク電流を低減できる。このように応力を低減することにより応力場に金属汚染が集まることを抑制でき、接合リーク電流低減に効果がある。
【００２３】
適した水分濃度は酸化温度により変わり、低温ほど低水分濃度が良い。図５に最適な酸化温度と水分濃度との最適範囲を示す。図５に示す範囲は酸化温度との相関関係があり、代表的な酸化温度と水分濃度としては、９５０℃では水分濃度１％以下、１０００℃では２％以下、１１００℃では１０％以下であり、その前後の温度に対してはこれらのデータ曲線から読み取ればよい。
【００２４】
次に、トレンチ上面の角の丸みに対して図６〜図９を用いて説明する。ここで丸みの指標としてはＳＴＩ肩部の内接円の半径を用いた。半径が大きいほど角は丸くなっている。現状のゲート酸化膜の形成において、おおよそ均一なゲート酸化膜が形成できるのは半径が７．５ｎｍ以上なので、より均一な酸化膜を形成するためには８ｎｍ以上の半径になるような条件を選んだ。図６には酸化温度をパラメータとし、水分濃度とＳＴＩの肩半径のデータを示す。図６において、８ｎｍ以上の半径になるのは９５０℃では１０％以下、１０００℃では６６％以下、１１００℃では９０％以下の水分濃度条件となる。
【００２５】
またドライ酸化の場合には図７，８から、半径を８ｎｍ以上にするためには酸化温度は１０３０℃以上の高温が必要であり、酸化温度１０３０℃未満のドライ酸化では不充分である。また内壁酸化膜の厚さにより適した条件が異なり、１０００℃以下では膜厚が薄くなるほど低水分濃度が要求される。ＳＴＩ肩の半径を８ｎｍ以上に出来る最適範囲を図９に示す。図９から、例えば膜厚が１５ｎｍの場合は１０００℃で６０％以下の水分濃度、１０ｎｍの場合は１０００℃で４０％以下の水分濃度が要求される。
【００２６】
トレンチの内壁酸化方法で角を丸めるポイントは２点ある。ウェット酸化の水分濃度を低くすることと、酸化温度を高くすることである。水分濃度が低いほど半径が大きくなり、丸くなっている。しかし  応力の場合と同様に水分濃度０％であるドライ酸化の場合にはその丸みは小さくなっており、わずかであっても水分濃度が必要であることがわかる。
【００２７】
また酸化温度が高いほど高水分濃度でも丸い。これらの条件を満たす範囲で内壁酸化することによりＳＴＩ角部を丸められる。角部が丸められ、ゲート酸化膜が局所的に薄くなることの防止し、電界が集中することを防ぐことができる。その結果、ゲート酸化膜の信頼性が向上し、トランジスタのキンク特性を抑制できるなどの性能向上効果が得られる。
【００２８】
ここで図９における角を丸くする酸化条件の範囲と、図５における応力を小さくする酸化条件の範囲を合わせて検討する。図５と図９の両方とを満足させる酸化条件は、図５に示される範囲であり、酸化温度９５０℃では水分濃度１％、１０００℃では２％、１１００℃では１０％の点を含む曲線より水分濃度が低い範囲となる。以下説明を簡単にするため、図５の曲線に示される範囲を温度１１００℃、水分濃度１０％の点を含む曲線で表される範囲として表すこととする。また水分濃度の下限としては製造設備であるフローコントローラの制御のやり易さから０．０１％以上が好ましい。
【００２９】
上記の条件で内壁酸化を行なうことでＳＴＩ周囲の応力を低減でき、またＳＴＩ肩部の角を丸くできる。これらの現象について考察してみる。ウェット酸化の場合には、Ｏ２＋Ｈ２Ｏ雰囲気で酸化され、このとき、以下の２つの反応が起きる。
【００３０】
Ｓｉ＋Ｏ２  →  ＳｉＯ２              ・・・（１）
Ｓｉ＋２Ｈ２Ｏ  →  ＳｉＯ２＋２Ｈ２  ・・・（２）
水分濃度が低いと式（２）の反応が起こりにくくなり、反応過程のＯＨ−という状態で留まってしまう。この状態は強固な酸化を起こすため、ＳｉＯ２の結合をより密なものにする。この結果シリコン（Ｓｉ）と酸化膜（ＳｉＯ２）との膨張係数差が少なくなることで応力が低減したと考えられる。それぞれの酸化温度において水分濃度がある特定比率を下回ると、このＯＨ−の効果により急激に応力が低減したと考える。またドライ酸化の場合には、ＯＨ−は存在しないためにこれらの効果は得られない。したがって、わずかでも水分を供給し、ＯＨ−状態を存在させることが必要である。
【００３１】
本実施例においては、ＳＴＩの内壁酸化膜を酸化温度１１００℃、水分濃度１０％の点を含む曲線で表される水分濃度以下の酸化条件で成膜することで、ＳＴＩ内の応力を小さくしてリーク電流の発生を防止し、かつ、ＳＴＩの角を丸くして角部のゲート酸化膜厚を均一化できる。このＳＴＩの内壁酸化膜の酸化方法で成膜することで高信頼性の半導体装置及びその製造方法が得られる。
【００３２】
以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【図面の簡単な説明】
【００３３】
【図１】本発明に係る半導体装置の工程毎の断面図である。
【図２】本発明における水分濃度と応力との相関図である。
【図３】応力と転位密度との相関図である。
【図４】転位密度と接合リーク電流との相関図である。
【図５】本発明におけるリーク電流に関する酸化温度と水分濃度との最適範囲を示す図である。
【図６】本発明における水分濃度とＳＴＩ肩半径との相関図である。
【図７】本発明におけるドライ酸化温度とＳＴＩ肩半径との相関図である。
【図８】本発明における酸化温度とＳＴＩ肩半径との相関図である。
【図９】本発明におけるＳＴＩ肩半径に関する酸化温度と水分濃度との最適範囲を示す図である。
【符号の説明】
【００３４】
１    シリコン基板
２    パッド酸化膜
３    窒化膜
４    トレンチ
５    内壁酸化膜
６    トレンチ酸化膜
７    ゲート酸化膜
８    ゲートポリシリ
【図１】
2006210463.tif 000003
【図２】
2006210463.tif 000004
【図３】
2006210463.tif 000005
【図４】
2006210463.tif 000006
【図５】
2006210463.tif 000007
【図６】
2006210463.tif 000008
【図７】
2006210463.tif 000009
【図８】
2006210463.tif 000010
【図９】
2006210463.tif 000011