(57)【要約】【課題】電子シャッター動作におけるフォトダイオードから蓄積部への電荷の漏れ込み等の影響を排除する。【解決手段】被写体からの光の量に応じた信号電荷を発生し、蓄積するフォトダイオード１０１と、フォトダイオードから出力される信号電荷を増幅して外部に出力する増幅部２０４，２０５と、信号電荷を一時的に蓄える蓄積部２０８と、フォトダイオードから出力される信号電荷を、増幅部を経由して蓄積部に転送する転送部２０２，２０７とを具備する。【選択図】      図２
2006050443.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を有する撮像装置であって、
各々の画素は、
被写体からの光の量に応じた信号を発生し、蓄積する光電変換手段と、
該光電変換手段から出力される信号を増幅して前記画素の外部に出力する増幅手段と、
信号を一時的に蓄える蓄積手段と、
前記光電変換手段から出力される信号を、前記増幅手段の入力部を経由して前記蓄積手段に転送するとともに、前記蓄積手段の信号を前記増幅手段の入力部に転送する転送手段と、
を具備することを特徴とする撮像装置。
【請求項２】
前記光電変換手段から出力される信号が前記増幅手段に転送された場合に、前記信号の少なくとも一部を前記増幅手段から外部に出力し、その後に前記信号を前記増幅手段から前記蓄積手段に転送することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記複数の画素は、２次元状に配列され、
前記光電変換手段から前記増幅手段への信号の転送、及び前記増幅手段から前記蓄積手段への信号の転送を、前記撮像装置の前記２次元状に配列された画素について同時に、又は前記撮像装置の画素の行単位で行ない、前記２次元状に配列された画素の各々の前記蓄積手段に前記光電変換手段からの信号の転送が終了した後に、行単位で前記画素の外部に信号の読み出しを行うことにより、前記光電変換手段の露光時間を制御することを特徴とする請求項１に記載の撮像装置。
【請求項４】
前記蓄積手段の電荷蓄積ポテンシャルを変更するポテンシャル変更手段を更に具備し、該ポテンシャル変更手段により前記蓄積手段の電荷蓄積ポテンシャルを変更することにより、信号を前記増幅手段から前記蓄積手段に転送するか、前記蓄積手段から前記増幅手段に転送するかを切り替えることを特徴とする請求項１に記載の撮像装置。
【請求項５】
前記増幅手段を２つ以上の前記光電変換手段に対して共通に備えることを特徴とする請求項１に記載の撮像装置。
【請求項６】
前記増幅手段は、前記光電変換手段から転送されてきた信号を、前記蓄積手段に転送せずに前記画素の外部に出力することを特徴とする請求項１に記載の撮像装置。
【請求項７】
前記複数の画素は、２次元状に配列され、
前記光電変換手段から前記増幅手段への信号の転送、及び前記増幅手段から前記蓄積手段への信号の転送を、前記撮像装置の前記２次元状に配列された画素について同時に、又は前記撮像装置の画素の行単位で行ない、前記２次元状に配列された画素の各々の前記蓄積手段に前記光電変換手段からの信号の転送が終了した後に、前記画素から行単位で、最初に前記増幅手段の入力部をリセットし、リセット後に前記増幅手段の入力部に得られる第１の信号を前記画素の外部に読み出し、次に、前記蓄積手段の信号を前記増幅手段の入力部に転送し、前記増幅手段の入力部に得られる第２の信号を前記画素の外部に読み出すことを特徴とする請求項１に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子を用いた電子シャッター動作による露光時間制御技術に関するものである。
【背景技術】
【０００２】
従来、ＸＹアドレス式の撮像素子としてＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＥＬＥＣＴＲＯＮ  ＤＥＶＩＣＥ  ＶＯＬ４１、ＰＰ４５２〜４５３、１９９４（非特許文献１）等に発表されているＣＭＯＳ撮像素子が知られている。この撮像素子は、高Ｓ／Ｎ、低消費電力、周辺回路をオンチップ化できる等優れている点が多い。しかし、使用する電圧に制限がある、１画素を構成する素子数が多い等の理由から、インターライン型ＣＣＤ撮像素子で用いられているような全画素同時の電子シャッター動作を行うことが難しい。
【０００３】
この欠点を補うため、例えば特開平１１−１７７０７６号公報（特許文献１）に記載されている撮像素子の構成が提案されている。この従来のＣＭＯＳ撮像素子においては、光電変換部と増幅部との間に電荷を一時的に蓄積する蓄積部を設け、光電変換部と蓄積部の間に第１の転送部を、蓄積部と増幅部の間に第２の転送部をそれぞれ設けることによって全画素同時の電子シャッター機能を実現している。
【０００４】
図９に従来のＣＭＯＳ撮像素子の１画素の構成を示す。
【０００５】
図９において、第１の転送部１ａ、第２の転送部１ｂ、リセット部１ｃを全てオンし、フォトダイオードＰＤの電荷をリセットする。撮像素子の蓄積開始は第１の転送部１ａがオフすることにより開始される。即ち、この時点でフォトダイオードＰＤは不図示の光学系により結像された被写体像に応じた電荷を生成蓄積する。所定の蓄積時間が経過した時点で第１の転送部１ａをオンすることによりフォトダイオードＰＤで蓄積されている電荷を蓄積部１ｅに転送する。この動作に先立ち第２の転送部１ｂはオフしている。転送終了後、第１の転送部１ａをオフする。この第１の転送部１ａのオンオフ動作を全画面同時に行うことで撮像素子の露光状態は終了し、即ち電子シャッター動作となる。その後、蓄積部１ｅに蓄積されている電荷を順次読み出す。リセット部１ｃをオフし、第２の転送部１ｂをオンすることにより蓄積部１ｅの電荷が増幅部ＪＦＥＴに転送され、増幅されて外部へと読み出される。
【非特許文献１】ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＥＬＥＣＴＲＯＮ  ＤＥＶＩＣＥ  ＶＯＬ４１、ＰＰ４５２〜４５３、１９９４
【特許文献１】特開平１１−１７７０７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来例の如き固体撮像素子においては、フォトダイオードＰＤと蓄積部１ｅが隣接して配置されているため、蓄積部１ｅで電荷を保持している期間、即ちフォトダイオードＰＤの電荷を蓄積部１ｅに転送してから増幅部ＪＦＥＴを介して出力するまでの期間にフォトダイオードＰＤから不要な電荷が漏れ込む、或いは、蓄積部１ｅに直接光が入射し不要電荷を発生させてしまうという問題がある。また、電子シャッター動作を必要としない場合であっても、第１の転送部１ａ、蓄積部１ｅ、第２の転送部１ｂを経由して電荷を転送する必要がありその動作が複雑である。
【０００７】
従って、本発明は上述した課題に鑑みてなされたものであり、その目的は、電子シャッター動作におけるフォトダイオードから蓄積部への電荷の漏れ込み等の影響を排除することである。
【０００８】
また、本発明の他の目的は、電子シャッター動作を行わない時の駆動を簡略化できるようにすることである。
【課題を解決するための手段】
【０００９】
上述した課題を解決し、目的を達成するために、本発明に係わる撮像装置は、複数の画素を有する撮像装置であって、各々の画素は、被写体からの光の量に応じた信号を発生し、蓄積する光電変換手段と、該光電変換手段から出力される信号を増幅して前記画素の外部に出力する増幅手段と、信号を一時的に蓄える蓄積手段と、前記光電変換手段から出力される信号を、前記増幅手段の入力部を経由して前記蓄積手段に転送するとともに、前記蓄積手段の信号を前記増幅手段の入力部に転送する転送手段と、を具備することを特徴とする。
【００１０】
また、この発明に係わる撮像装置において、前記光電変換手段から出力される信号が前記増幅手段に転送された場合に、前記信号の少なくとも一部を前記増幅手段から外部に出力し、その後に前記信号を前記増幅手段から前記蓄積手段に転送することを特徴とする。
【００１１】
また、この発明に係わる撮像装置において、前記複数の画素は、２次元状に配列され、前記光電変換手段から前記増幅手段への信号の転送、及び前記増幅手段から前記蓄積手段への信号の転送を、前記撮像装置の前記２次元状に配列された画素について同時に、又は前記撮像装置の画素の行単位で行ない、前記２次元状に配列された画素の各々の前記蓄積手段に前記光電変換手段からの信号の転送が終了した後に、行単位で前記画素の外部に信号の読み出しを行うことにより、前記光電変換手段の露光時間を制御することを特徴とする。
【００１２】
また、この発明に係わる撮像装置において、前記蓄積手段の電荷蓄積ポテンシャルを変更するポテンシャル変更手段を更に具備し、該ポテンシャル変更手段により前記蓄積手段の電荷蓄積ポテンシャルを変更することにより、信号を前記増幅手段から前記蓄積手段に転送するか、前記蓄積手段から前記増幅手段に転送するかを切り替えることを特徴とする。
【００１３】
また、この発明に係わる撮像装置において、前記増幅手段を２つ以上の前記光電変換手段に対して共通に備えることを特徴とする。
【００１４】
また、この発明に係わる撮像装置において、前記増幅手段は、前記光電変換手段から転送されてきた信号を、前記蓄積手段に転送せずに前記画素の外部に出力することを特徴とする。
【００１５】
また、この発明に係わる撮像装置において、前記複数の画素は、２次元状に配列され、前記光電変換手段から前記増幅手段への信号の転送、及び前記増幅手段から前記蓄積手段への信号の転送を、前記撮像装置の前記２次元状に配列された画素について同時に、又は前記撮像装置の画素の行単位で行ない、前記２次元状に配列された画素の各々の前記蓄積手段に前記光電変換手段からの信号の転送が終了した後に、前記画素から行単位で、最初に前記増幅手段の入力部をリセットし、リセット後に前記増幅手段の入力部に得られる第１の信号を前記画素の外部に読み出し、次に、前記蓄積手段の信号を前記増幅手段の入力部に転送し、前記増幅手段の入力部に得られる第２の信号を前記画素の外部に読み出すことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、電子シャッター動作におけるフォトダイオードから蓄積部への電荷の漏れ込み等の影響を排除することが可能となる。
【００１７】
また、電子シャッター動作を行わない時の駆動を簡略化することが可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の好適な実施形態について、図面を参照して詳細に説明する。
【００１９】
（第１の実施形態）
図１は、本発明の第１の実施形態に係わるＣＭＯＳ撮像素子の構成を示す図である。
【００２０】
図１において、１０１は入射光に応じて信号電荷を発生、蓄積するフォトダイオード、１０２は出力部、１０３は電荷を一時的に保持する蓄積部、１０４は行方向の選択を順次行い全行を走査するための垂直走査回路、１０５は列方向の選択、走査を行う水平走査回路、１０６は垂直走査回路で選択された行の画像信号を水平走査回路１０５で走査するために一時的に記憶するサンプルホールド回路、１０７は出力部１０２を動作させるための定電流源、１０８は水平走査回路１０５で選択されたサンプルホールド回路１０６に記憶された画像信号を撮像素子外部へ出力するための出力アンプである。
【００２１】
また、フォトダイード１０１から出力部１０２への電荷転送は、転送パルスφＴＡｎ（ｎ＝１，２，…）で制御され、出力部１０２から蓄積部１０３への電荷転送は転送パルスφＴＢｎ（ｎ＝１，２，…）で制御される。φＲｎ（ｎ＝１，２，…）はフォトダイード１０１、出力部１０２、蓄積部１０３に蓄えられた不要電荷を排出するためのリセットパルスである。また、φＳＶｎ（ｎ＝１，２，…）は読み出す、つまりサンプルホールド回路１０６に信号を記憶させるための行を選択する行選択パルスである。蓄積部１０３は制御パルスφＳＧによりポテンシャルが変化し、転送パルスφＴＢｎがオンした場合の電荷の転送方向すなわち、出力部１０２から蓄積部１０３への転送か、蓄積部１０３から出力部１０２への転送かを切り替えることが出来る。
【００２２】
図２は、図１の撮像素子を構成する１画素を表した図である。
【００２３】
図２において、１０１はフォトダイオード、２０２はフォトダイオード１０１から出力部１０２の蓄積容量２０５へ電荷を転送するための転送ゲートであり、φＴＡｎで制御される。２０３はフォトダイオード１０１、出力部１０２或いは蓄積部１０３に蓄えられた不要電荷を排出するためのリセットゲートであり、リセットパルスφＲｎで制御される。リセットゲート２０３がオンした場合、不要電荷は、電源ＶＤＤへ排出される。
【００２４】
２０４は出力部１０２の蓄積容量２０５にある信号電荷を増幅し、行選択スイッチ２０６を介して垂直出力線２１０へと出力するための増幅手段であるＭＯＳトランジスタである。なお、行選択スイッチ２０６は行選択パルスφＳＶｎにより制御され、すなわち行選択スイッチ２０６がオンした画素のみ、その画像信号が垂直出力線２１０へ出力される。２０７は出力部１０２の蓄積容量２０５にある信号電荷を蓄積部１０３の蓄積容量２０８に転送するための転送ゲートであり、転送パルスφＴＢｎで制御される。２０９は蓄積部１０３の蓄積容量２０８のポテンシャルを制御する制御電極である。
【００２５】
図３は、図２に示す画素における駆動タイミングとポテンシャルを示す図である。図２、図３を参照して本実施形態における電子シャッター動作について説明する。
【００２６】
図３でＰＤはフォトダイード１０１のポテンシャル、ＦＤは出力部１０２の蓄積容量２０５のポテンシャル、Ｍｅｍｏｒｙは蓄積部１０３の蓄積容量２０８のポテンシャルを表している。
【００２７】
初めに、電子シャッター動作、すなわちフォトダイオード１０１での信号電荷蓄積開始から蓄積部１０３の蓄積容量２０８への電荷転送について説明する。
【００２８】
時刻ｔ０で、転送パルスφＴＡｎをオフしフォトダイード１０１の信号電荷発生、蓄積を開始する。図３（ａ）はこの電荷発生、蓄積期間中のポテンシャル図である。なお時刻ｔ０以前においてはフォトダイオード１０１で発生した不要電荷は、リセットゲート２０３を介して排出される。
【００２９】
時刻ｔ１で転送パルスφＴＡｎをオンし、撮像素子の全ての画素についてフォトダイオード１０１の信号電荷を出力部１０２の蓄積容量２０５に転送する。図３（ｂ）はこの電荷転送のポテンシャル図である。なお、図３においては蓄積開始、すなわち転送パルスφＴＡｎがオフされるのと同時刻に転送パルスφＴＢｎ、リセットパルスφＲｎをオフしているが、時刻ｔ１でφＴＡｎがオンする直前まで、転送パルスφＴＢｎ、リセットパルスφＲｎをオンしておくことで、出力部１０２、蓄積部１０３で発生する不要電荷をより低減出来る。
【００３０】
時刻ｔ２で転送パルスφＴＡｎをオフしフォトダイオード１０１から出力部１０２の蓄積容量２０５への電荷転送が完了する。この時のポテンシャル図が図３（ｃ）である。
【００３１】
時刻ｔ３で転送パルスφＴＢｎをオンし、また蓄積部１０３の蓄積容量２０８のポテンシャルを制御する制御パルスφＳＧをオン、すなわち蓄積部１０３の蓄積容量２０８のポテンシャルを出力部１０２の蓄積容量２０５より低くすることで、蓄積容量２０５から蓄積容量２０８への電荷転送を行うことが出来る。この時のポテンシャル図が図３（ｄ）である。
【００３２】
時刻ｔ４で転送パルスφＴＢｎをオフし、蓄積部１０３の蓄積容量２０８への電荷転送を終了する。この時のポテンシャル図が図３（ｅ）である。ここまでの動作で電子シャッターを可能にしている。この動作を全行一斉に行うことで全画面一律の電子シャッター動作となる。また、ここまでの動作は撮像素子外部への出力を行わないため比較的短時間で行うことが可能であり、各行（各水平ライン）毎に順次行う構成にしても良い。制御パルスφＳＧの信号線を蓄積部１０３の蓄積容量２０８の遮光部材として用いることで不要な光が蓄積容量２０８へ入射することを防止出来る。また蓄積容量２０８がフォトダイード１０１に隣接していないためフォトダイード１０１で発生する不要電荷が蓄積容量２０８に漏れこむことも排除出来る。
【００３３】
次に、蓄積部１０３の蓄積容量２０８からの信号電荷読み出し動作について説明する。
【００３４】
フォトダイオード１０１で発生した電荷が蓄積容量２０８へ転送されるまでの動作は、上述したように、撮像素子の全ての画素について同時に又は行毎に行なわれるが、以下の動作は撮像素子の１行（１水平ライン）毎に行なわれる。ここでは、撮像素子の１行目（ｎ＝１）からｎ行目まで、順に以下の動作が行なわれるものとする。
【００３５】
まず、時刻ｔ５でリセットパルスφＲｎをオンし、出力部１０２の蓄積容量２０５の不要電荷を排出する。そして、リセットパルスφＲｎが時刻ｔ６の直前でオフされ不要電荷の排出を終了する。
【００３６】
次に、時刻ｔ６で行選択パルスφＳＶｎがオンされると、１行目の画素について、蓄積容量２０５のリセットレベルに対応する電圧（ノイズ信号電圧）が垂直出力線２１０へと出力され、１行目のノイズ信号レベルがサンプルホールド回路１０６（ＳＨ１，ＳＨ２，…）に転送される。行選択パルスφＳＶｎは、時刻ｔ７の直前でオフされる。
【００３７】
次に、時刻ｔ７で制御パルスφＳＧをオフし、また転送パルスφＴＢｎをオンする。この時のポテンシャル図が図３（ｆ）である。
【００３８】
時刻ｔ８で転送パルスφＴＢｎをオフし蓄積部１０３の蓄積容量２０８から出力部１０２の蓄積容量２０５への電荷転送を終了する。この時のポテンシャル図が図３（ｇ）である。この状態では、１行目の各画素の蓄積容量２０５の電圧は、リセット電圧（ノイズ信号電圧）に電荷信号の電圧が加わった電圧となる。
【００３９】
その後、時刻ｔ９で行選択パルスφＳＶｎをオンすると、出力部１０２の蓄積容量２０５の電圧に対応した電圧（ノイズ信号電圧＋電荷信号電圧）が垂直出力線２１０へと出力される。なお、垂直出力線２１０には不図示の定電流源が接続されている。そして、１行目の（ノイズ信号電圧＋電荷信号電圧）が、サンプルホールド回路１０６（ＳＨ１，ＳＨ２，…）に転送される。なお、サンプルホールド回路１０６（ＳＨ１，ＳＨ２，…）の各々には、２つの容量が設けられており、一方がノイズ信号電圧用、もう一方が、（ノイズ信号電圧＋電荷信号電圧）用となっている。
【００４０】
そして、出力アンプ１０８には差分回路が設けられており、サンプルホールド回路１０６の出力に基づいて、（ノイズ信号電圧＋電荷信号電圧）−（ノイズ信号電圧）の演算を行ない、ノイズ信号が除去された電荷信号電圧を読み出すことができる。この読み出し動作は、既に述べたように行選択パルスにより各行毎に行われ、それを全ての行が終了するまで繰り返す。
【００４１】
なお、本実施形態の撮像素子においては、電子シャッター動作を行なわない場合に、蓄積部１０３に電荷を転送せずに外部へ出力することも可能である。この場合の動作は、図３において時刻ｔ３で転送パルスφＴＢｎ及び制御パルスφＳＧをオンせず、オフのままとすることで実現できる。
【００４２】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
【００４３】
図４は第２の実施形態の撮像素子を構成する２画素を表した図である。図４で図２と同様の構成要素には同一の番号を付しその説明を省略する。
【００４４】
図４において、１０１ａおよび１０１ｂはフォトダイオードである。２０２ａはフォトダイオード１０１ａから出力部１０２の蓄積容量２０５へ電荷を転送するための転送ゲートであり、転送パルスφＴＡｎで制御される。２０２ｂはフォトダイオード１０１ｂから出力部１０２の蓄積容量２０５へ電荷を転送するための転送ゲートであり、転送パルスφＴＡｎ＋１で制御される。２０７ａは出力部１０２の蓄積容量２０５にある信号電荷を蓄積部１０３の蓄積容量２０８ａに転送するための転送ゲートであり、転送パルスφＴＢｎで制御される。２０７ｂは出力部１０２の蓄積容量２０５にある信号電荷を蓄積部１０３の蓄積容量２０８ｂに転送するための転送ゲートであり、転送パルスφＴＢｎ＋１で制御される。２０９ａは蓄積部１０３の蓄積容量２０８ａのポテンシャルを制御する制御電極、２０９ｂは蓄積部１０３の蓄積容量２０８ｂのポテンシャルを制御する制御電極である。本実施形態の撮像素子では、出力部を２画素で共通化しており、画素構成素子の削減ひいては撮像素子の小型化、高集積化等が行える。また、出力部の共通化は２画素にこだわる必要は無く、さらに多くの画素で共通化しても良い。
【００４５】
図５は図４の画素における駆動タイミングを示す図である。図４、図５を用いて本発明第２の実施形態の電子シャッター動作について説明する。
【００４６】
初めに、電子シャッター動作、すなわちフォトダイオード１０１ａ，１０１ｂでの信号電荷蓄積開始から蓄積部１０３の蓄積容量２０８ａ，２０８ｂへの電荷転送について説明する。
【００４７】
時刻ｔ０で、転送パルスφＴＡｎをオフしフォトダイード１０１ａの信号電荷発生、蓄積を開始する。なお時刻ｔ０以前においてはフォトダイオード１０１ａで発生した不要電荷は、リセットゲート２０３を介して排出される。
【００４８】
時刻ｔ１で、転送パルスφＴＡｎ＋１をオフしフォトダイード１０１ｂの信号電荷発生、蓄積を開始する。なお時刻ｔ１以前においてはフォトダイオード１０１ｂで発生した不要電荷は、リセットゲート２０３を介して排出される。
【００４９】
時刻ｔ２で転送パルスφＴＡｎをオンしフォトダイオード１０１ａの信号電荷を出力部の蓄積容量２０５に転送する。なお、図５においては蓄積開始、すなわち転送パルスφＴＡｎのオフと同時刻に転送パルスφＴＢｎを、転送パルスφＴＡｎ＋１のオフと同時刻に転送パルスφＴＢｎ＋１、リセットパルスφＲｎ／２をオフしているが、時刻ｔ２でφＴＡｎがオンする直前まで、転送パルスφＴＢｎ、転送パルスφＴＢｎ＋１、リセットパルスφＲｎ／２をオンしておくことで、出力部、蓄積部で発生する不要電荷をより低減することが出来る。
【００５０】
時刻ｔ３で転送パルスφＴＡｎをオフしフォトダイオード１０１ａから出力部１０２の蓄積容量２０５への電荷転送が完了する。同時に時刻ｔ３で転送パルスφＴＢｎをオンし、また蓄積部１０３の蓄積容量２０８ａのポテンシャルを制御する制御パルスφＳＧａをオンすなわち蓄積部１０３の蓄積容量２０８ａのポテンシャルを出力部１０２の蓄積容量２０５より低くすることで、蓄積容量２０５から蓄積容量２０８ａへの電荷転送を行う。時刻ｔ４で転送パルスφＴＢｎをオフし、蓄積部１０３の蓄積容量２０８ａへの電荷転送を終了する。
【００５１】
続いて、同様にフォトダイオード１０１ｂから蓄積部１０３の蓄積容量２０８ｂへの電荷転送を行う。時刻ｔ４で転送パルスφＴＡｎ＋１をオンしフォトダイオード１０１ｂの信号電荷を出力部１０２の蓄積容量２０５に転送する。時刻ｔ５で転送パルスφＴＡｎ＋１をオフしフォトダイオード１０１ｂから出力部１０２の蓄積容量２０５への電荷転送が完了する。同時に時刻ｔ５で転送パルスφＴＢｎ＋１をオンし、また蓄積部１０３の蓄積容量２０８ｂのポテンシャルを制御する制御パルスφＳＧｂをオンすなわち蓄積部１０３の蓄積容量２０８ｂのポテンシャルを出力部１０２の蓄積容量２０５より低くすることで、蓄積容量２０５から蓄積容量２０８ｂへの電荷転送を行う。時刻ｔ６で転送パルスφＴＢｎ＋１をオフし、蓄積部の蓄積容量２０８ｂへの電荷転送を終了する。
【００５２】
ここまでの動作で電子シャッターを可能にしている。この動作を全行一斉に行うことで全画面一律の電子シャッター動作となる。また、ここまでの動作は撮像素子外部への出力を行わないため比較的短時間で行うことが可能であり、各行ごとに順次行う構成にしても良い。
【００５３】
次に、蓄積部の蓄積容量２０８ａ、２０８ｂからの信号電荷の読み出し動作について説明する。
【００５４】
フォトダイオード１０１ａ，１０１ｂで発生した電荷が蓄積容量２０８ａ，２０８ｂへ転送されるまでの動作は、上述したように、撮像素子の画素全体について同時に又は行毎に行なわれるが、以下の動作は撮像素子の１行（１水平ライン）毎に行なわれる。ここでは、撮像素子の１行目（ｎ＝１）からｎ行目まで、順に以下の動作が行なわれるものとする。なお、本実施形態での撮像素子の１行とは、フォトダイオード１０１ａ，１０１ｂを持つ横並びの画素列を１行と数えることとする。
【００５５】
まず、時刻ｔ７でリセットパルスφＲｎ／２をオンし、出力部１０２の蓄積容量２０５の不要電荷を排出する。そして、リセットパルスφＲｎ／２が時刻ｔ８の直前でオフされ不要電荷の排出を終了する。これと同時に、時刻ｔ７で行選択パルスφＳＶｎ／２がオンされると、１行目（フォトダイオード１０１ａに対応する）の蓄積容量２０５のリセットレベルに対応する電圧（ノイズ信号電圧）が垂直出力線２１０へと出力され、ノイズ信号レベルがサンプルホールド回路１０６（ＳＨ１，ＳＨ２，…）に転送される。
【００５６】
時刻ｔ８で制御パルスφＳＧａをオフし、また転送パルスφＴＢｎをオンする。これにより、蓄積部１０３の蓄積容量２０８ａから出力部１０２の蓄積容量２０５への電荷転送が行なわれる。時刻ｔ９で転送パルスφＴＢｎをオフし蓄積部１０３の蓄積容量２０８ａから出力部１０２の蓄積容量２０５への電荷転送を終了する。この状態では、１行目（フォトダイオード１０１ａに対応する）の各画素の蓄積容量２０５の電圧は、リセット電圧（ノイズ信号電圧）に電荷信号の電圧が加わった電圧となる。そしてこの時、行選択パルスφＳＶｎ／２がオンしており、出力部１０２の蓄積容量２０５の電圧に対応した電圧（ノイズ信号電圧＋電荷信号電圧）が垂直出力線２１０へと出力される。なお、垂直出力線２１０には不図示の定電流源が接続されている。
【００５７】
そして、１行目（フォトダイオード１０１ａに対応する）の（ノイズ信号電圧＋電荷信号電圧）が、サンプルホールド回路１０６（ＳＨ１，ＳＨ２，…）に転送される。なお、サンプルホールド回路１０６（ＳＨ１，ＳＨ２，…）の各々には、２つの容量が設けられており、一方がノイズ信号電圧用、もう一方が、（ノイズ信号電圧＋電荷信号電圧）用となっている。
【００５８】
そして、出力アンプ１０８には差分回路が設けられており、サンプルホールド回路１０６の出力に基づいて、（ノイズ信号電圧＋電荷信号電圧）−（ノイズ信号電圧）の演算を行ない、ノイズ信号が除去された電荷信号電圧（フォトダイオード１０１ａに対応する）を読み出すことができる。
【００５９】
このように、１行目（フォトダイオード１０１ａに対応する）の出力信号が、撮像素子外部へ読み出された後、同様に蓄積部の蓄積容量２０８ｂに存在する信号電荷の読み出しを行う。
【００６０】
まず、時刻ｔ１０でリセットパルスφＲｎ／２をオンし、出力部１０２の蓄積容量２０５の不要電荷を排出する。そして、リセットパルスφＲｎ／２が時刻ｔ１１の直前でオフされ不要電荷の排出を終了する。また、時刻ｔ１０では行選択パルスφＳＶｎ／２がオンされているので、１行目（フォトダイオード１０１ｂに対応する）の蓄積容量２０５のリセットレベルに対応する電圧（ノイズ信号電圧）が垂直出力線２１０へと出力され、ノイズ信号レベルがサンプルホールド回路１０６（ＳＨ１，ＳＨ２，…）に転送される。
【００６１】
次に、時刻ｔ１１で制御パルスφＳＧｂをオフし、また転送パルスφＴＢｎ＋１をオンする。これにより、蓄積部１０３の蓄積容量２０８ｂから出力部１０２の蓄積容量２０５への電荷転送が行なわれる。
【００６２】
時刻ｔ１２で転送パルスφＴＢｎ＋１をオフし蓄積部１０３の蓄積容量２０８ｂから出力部の蓄積容量２０５への電荷転送を終了する。
【００６３】
この状態では、１行目（フォトダイオード１０１ｂに対応する）の各画素の蓄積容量２０５の電圧は、リセット電圧（ノイズ信号電圧）に電荷信号の電圧が加わった電圧となる。そしてこの時、行選択パルスφＳＶｎ／２がオンしており、出力部１０２の蓄積容量２０５の電圧に対応した電圧（ノイズ信号電圧＋電荷信号電圧）が垂直出力線２１０へと出力される。
【００６４】
そして、（ノイズ信号電圧＋電荷信号電圧）が、サンプルホールド回路１０６（ＳＨ１，ＳＨ２，…）に転送される。なお、サンプルホールド回路１０６（ＳＨ１，ＳＨ２，…）の各々には、２つの容量が設けられており、一方がノイズ信号電圧用、もう一方が、（ノイズ信号電圧＋電荷信号電圧）用となっている。
【００６５】
そして、出力アンプ１０８には差分回路が設けられており、サンプルホールド回路１０６の出力に基づいて、（ノイズ信号電圧＋電荷信号電圧）−（ノイズ信号電圧）の演算を行ない、ノイズ信号が除去された電荷信号電圧（フォトダイオード１０１ｂに対応する）を読み出すことができる。
【００６６】
この動作を順次行うことで、撮像素子のすべての画素の出力信号を撮像素子外部へ読み出すことが出来る。本実施形態においては、制御パルスφＳＧａおよびφＳＧｂの二つのパルスを用いて蓄積部１０３の蓄積容量２０８ａ，２０８ｂを独立に制御しているが、制御パルスを共通化し、時刻ｔ３から時刻ｔ１１までオンするようにしても良い。
【００６７】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。
【００６８】
図６は、第３の実施形態における撮像素子の駆動タイミングとポテンシャルを示す図である。図２、図６を参照して第３の実施形態の電子シャッター動作について説明する。なお、図６でＰＤはフォトダイード１０１のポテンシャル、ＦＤは出力部１０２の蓄積容量２０５のポテンシャル、Ｍｅｍｏｒｙは蓄積部１０３の蓄積容量２０８のポテンシャルを表している。
【００６９】
初めに、電子シャッター動作、すなわちフォトダイオード１０１での信号電荷蓄積開始から蓄積部１０３の蓄積容量２０８への電荷転送について説明する。
【００７０】
時刻ｔ０で、転送パルスφＴＡｎをオフしフォトダイード２０１の信号電荷発生、蓄積を開始する。図６（ａ）はこの電荷発生、蓄積期間中のポテンシャル図である。なお時刻ｔ０以前においてはフォトダイオード１０１で発生した不要電荷は、リセットゲート２０３を介して排出される。
【００７１】
時刻ｔ１で転送パルスφＴＡｎをオンし、同時に転送パルスφＴＢｎ、制御パルスφＳＧをオンする。フォトダイオード１０１の信号電荷は出力部１０２の蓄積容量２０５を経由して蓄積部１０３の蓄積容量２０８に転送される。図６（ｂ）はこの電荷転送のポテンシャル図である。なお、図６においては蓄積開始、すなわち転送パルスφＴＡｎのオフと同時刻に転送パルスφＴＢｎ、リセットパルスφＲｎをオフしているが、転送パルスφＴＢｎはオンのまま、時刻ｔ１でφＴＡｎがオンする直前まで、リセットパルスφＲｎをオンしておくことで、出力部１０２、蓄積部１０３で発生する不要電荷をより低減出来る。
【００７２】
時刻ｔ２で転送パルスφＴＡｎ、φＴＢｎをオフしフォトダイオード１０１から蓄積部１０３の蓄積容量２０８への電荷転送が完了する。この時のポテンシャル図が図６（ｃ）である。ここまでの動作で電子シャッターを可能にしている。この動作を全行一斉に行うことで全画面一律の電子シャッター動作となる。また、ここまでの動作は撮像素子外部への出力を行わないため比較的短時間で行うことが可能であり、各行ごとに順次行う構成にしても良い。
【００７３】
次に蓄積部の蓄積容量２０８からの信号電荷読み出しを説明する。この読み出し動作は第１の実施形態と同様である。
【００７４】
すなわち、時刻ｔ５でリセットパルスφＲｎをオンし、出力部１０２の蓄積容量２０５の不要電荷を排出する。そして、リセットパルスφＲｎが時刻ｔ６の直前でオフされ不要電荷の排出を終了する。
【００７５】
次に、時刻ｔ６で行選択パルスφＳＶｎがオンされると、１行目の画素について、蓄積容量２０５のリセットレベルに対応する電圧（ノイズ信号電圧）が垂直出力線２１０へと出力され、１行目のノイズ信号レベルがサンプルホールド回路１０６（ＳＨ１，ＳＨ２，…）に転送される。行選択パルスφＳＶｎは、時刻ｔ７の直前でオフされる。
【００７６】
次に、時刻ｔ７で制御パルスφＳＧをオフし、また転送パルスφＴＢｎをオンする。この時のポテンシャル図が図６（ｄ）である。
【００７７】
時刻ｔ８で転送パルスφＴＢｎをオフし蓄積部１０３の蓄積容量２０８から出力部１０２の蓄積容量２０５への電荷転送を終了する。この時のポテンシャル図が図６（ｅ）である。この状態では、１行目の各画素の蓄積容量２０５の電圧は、リセット電圧（ノイズ信号電圧）に電荷信号の電圧が加わった電圧となる。
【００７８】
その後、時刻ｔ９で行選択パルスφＳＶｎをオンすると、出力部１０２の蓄積容量２０５の電圧に対応した電圧（ノイズ信号電圧＋電荷信号電圧）が垂直出力線２１０へと出力される。なお、垂直出力線２１０には不図示の定電流源が接続されている。そして、１行目の（ノイズ信号電圧＋電荷信号電圧）が、サンプルホールド回路１０６（ＳＨ１，ＳＨ２，…）に転送される。なお、サンプルホールド回路１０６（ＳＨ１，ＳＨ２，…）の各々には、２つの容量が設けられており、一方がノイズ信号電圧用、もう一方が、（ノイズ信号電圧＋電荷信号電圧）用となっている。
【００７９】
そして、出力アンプ１０８には差分回路が設けられており、サンプルホールド回路１０６の出力に基づいて、（ノイズ信号電圧＋電荷信号電圧）−（ノイズ信号電圧）の演算を行ない、ノイズ信号が除去された電荷信号電圧を読み出すことができる。この読み出し動作は、既に述べたように行選択パルスにより各行毎に行われ、それを全ての行が終了するまで繰り返す。
【００８０】
上記の第３の実施形態によれば、駆動を簡略化でき、転送に要する時間を短縮できる。なお、第３の実施形態では、第１の実施形態の撮像素子構造の場合について説明したが、第２の実施形態の撮像素子、すなわち複数の画素で出力部を共通化した撮像素子でも同様の駆動が可能である。
【００８１】
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。
【００８２】
図７は第４の実施形態における撮像素子の駆動タイミングとポテンシャルを示す図である。図２、図７を参照して４の実施形態の電子シャッター動作について説明する。図７でＰＤはフォトダイード１０１のポテンシャル、ＦＤは出力部１０２の蓄積容量２０５のポテンシャル、Ｍｅｍｏｒｙは蓄積部１０３の蓄積容量２０８のポテンシャルを表している。
【００８３】
初めに、電子シャッター動作、すなわちフォトダイオード１０１での信号電荷蓄積開始から蓄積部１０３の蓄積容量２０８への電荷転送について説明する。
【００８４】
時刻ｔ０で、転送パルスφＴＡｎをオフしフォトダイード１０１の信号電荷発生、蓄積を開始する。図７（ａ）はこの電荷発生、蓄積期間中のポテンシャル図である。なお時刻ｔ０以前においてはフォトダイオード１０１で発生した不要電荷は、リセットゲート２０３を介して排出される。
【００８５】
時刻ｔ１で転送パルスφＴＡｎをオンしフォトダイオード１０１の信号電荷を出力部１０２の蓄積容量２０５に転送する。図７（ｂ）はこの電荷転送のポテンシャル図である。なお、図７においては蓄積開始、すなわち転送パルスφＴＡｎのオフと同時刻に転送パルスφＴＢｎ、リセットパルスφＲｎをオフしているが、時刻ｔ１でφＴＡｎがオンする直前まで、転送パルスφＴＢｎ、リセットパルスφＲｎをオンしておくことで、出力部１０２、蓄積部１０３で発生する不要電荷をより低減出来る。
【００８６】
時刻ｔ２で転送パルスφＴＡｎをオフしフォトダイオード１０１から出力部１０２の蓄積容量２０５への電荷転送が完了する。この時のポテンシャル図が図７（ｃ）である。同時に時刻ｔ２で行選択パルスφＳＶｎをオンし出力部１０２の蓄積容量２０５に存在する電荷量に比例した出力信号が垂直出力線２１０へと出力されているため、信号出力のモニタリングが可能である。
【００８７】
時刻ｔ３で転送パルスφＴＢｎをオンし、また蓄積部１０３の蓄積容量２０８のポテンシャルを制御する制御パルスφＳＧをオンすなわち蓄積部の蓄積容量２０８のポテンシャルを出力部１０２の蓄積容量２０５より低くすることで、蓄積容量２０５から蓄積容量２０８への電荷転送を行うことが出来る。この時のポテンシャル図が図７（ｄ）である。
【００８８】
時刻ｔ４で転送パルスφＴＢｎをオフし、蓄積部１０３の蓄積容量２０８への電荷転送を終了する。この時のポテンシャル図が図７（ｅ）である。
【００８９】
ここまでの動作で電子シャッターを可能にしている。本実施形態の駆動よれば、フォトダイオード１０１で発生した信号電荷を後述する読み出し動作前にモニタリングすることが可能であり、例えば、被写体に最適な露光量となるようなＡＥ制御に使用できる。この場合、例えば図７における時刻ｔ０からｔ４の動作を繰り返し、モニタリングした出力信号の累積が所定値を超えた場合に読み出し動作に移行する駆動を行えば良い。また、このモニタリング動作は、撮像素子全体或いは撮像素子の一部分のみ行っても良い。撮像素子の一部分のみ行う場合は、モニタリングを行わない行においては第１の実施形態の駆動法に従えば良い。
【００９０】
次に蓄積部１０３の蓄積容量２０８からの信号電荷読み出しすなわち読み出し動作について説明する。
【００９１】
まず、時刻ｔ５でリセットパルスφＲｎをオンし、出力部１０２の蓄積容量２０５の不要電荷を排出する。そして、リセットパルスφＲｎが時刻ｔ６の直前でオフされ不要電荷の排出を終了する。
【００９２】
次に、時刻ｔ６で行選択パルスφＳＶｎがオンされると、１行目の画素について、蓄積容量２０５のリセットレベルに対応する電圧（ノイズ信号電圧）が垂直出力線２１０へと出力され、１行目のノイズ信号レベルがサンプルホールド回路１０６（ＳＨ１，ＳＨ２，…）に転送される。行選択パルスφＳＶｎは、時刻ｔ７の直前でオフされる。
【００９３】
次に、時刻ｔ７で制御パルスφＳＧをオフし、また転送パルスφＴＢｎをオンする。この時のポテンシャル図が図７（ｆ）である。
【００９４】
時刻ｔ８で転送パルスφＴＢｎをオフし蓄積部１０３の蓄積容量２０８から出力部１０２の蓄積容量２０５への電荷転送を終了する。この時のポテンシャル図が図７（ｇ）である。この状態では、１行目の各画素の蓄積容量２０５の電圧は、リセット電圧（ノイズ信号電圧）に電荷信号の電圧が加わった電圧となる。
【００９５】
その後、時刻ｔ９で行選択パルスφＳＶｎをオンすると、出力部１０２の蓄積容量２０５の電圧に対応した電圧（ノイズ信号電圧＋電荷信号電圧）が垂直出力線２１０へと出力される。なお、垂直出力線２１０には不図示の定電流源が接続されている。そして、１行目の（ノイズ信号電圧＋電荷信号電圧）が、サンプルホールド回路１０６（ＳＨ１，ＳＨ２，…）に転送される。なお、サンプルホールド回路１０６（ＳＨ１，ＳＨ２，…）の各々には、２つの容量が設けられており、一方がノイズ信号電圧用、もう一方が、（ノイズ信号電圧＋電荷信号電圧）用となっている。
【００９６】
そして、出力アンプ１０８には差分回路が設けられており、サンプルホールド回路１０６の出力に基づいて、（ノイズ信号電圧＋電荷信号電圧）−（ノイズ信号電圧）の演算を行ない、ノイズ信号が除去された電荷信号電圧を読み出すことができる。この読み出し動作は、既に述べたように行選択パルスにより各行毎に行われ、それを全ての行が終了するまで繰り返す。
【００９７】
（第５の実施形態）
次に、上記の第１乃至第４の実施形態の撮像装置をデジタルスチルカメラに適用した撮像システムについて説明する。
【００９８】
図８は、本実施形態のデジタルスチルカメラの構成を示すブロック図である。
【００９９】
図８において、１は被写体の光学像を撮像素子５に結像させるレンズ、２はレンズ１を通った光量を調節するための絞りであり絞り制御部１３で制御される。４は撮像素子５に入射する光の波長あるいは、空間周波数を制限する光学フィルタ、５はレンズ１で結像された被写体を画像信号として取り込むための撮像素子、６は撮像素子５から出力される画像信号のアナログ処理とアナログ−ディジタル変換を行うアナログフロントエンドである。アナログフロントエンド６はノイズを除去するＣＤＳ回路７、信号ゲインを調整するアンプ８、アナログ信号をデジタル信号に変換するＡ／Ｄ変換器９を備えて構成される。１０はアナログフロントエンド６から出力されたデジタル画像データに各種の補正を行ったりデータを圧縮するデジタル信号処理部、１５は撮像素子５、アナログフロントエンド６、デジタル信号処理部１０に、各種タイミング信号を出力するタイミング発生部、１１は各種演算とデジタルスチルカメラ全体を制御するシステム制御ＣＰＵ、１２は画像データを一時的に記憶するための画像メモリ、１６は撮影された画像を表示するための表示インターフェース部、１７は液晶ディスプレイ等の表示部である。１８は記録媒体に記録または記録媒体からの読み出しを行うための記録インターフェース部、１９は画像データの記録または読み出しを行うための半導体メモリ等の着脱可能な記録媒体、２０は外部コンピュータ２１等と通信するための外部インターフェース部である。なお撮像素子５は、第１乃至第４の実施形態のいずれかで説明した撮像素子であり、また第１乃至第４の実施形態のいずれかの駆動タイミングで駆動される。
【０１００】
次に、上記構成における撮影時のデジタルスチルカメラの動作について説明する。
【０１０１】
不図示の電源スイッチが入れられるとメイン電源がオンされ、次にコントロール系の電源がオンし、さらに、アナログフロントエンド６等の撮像系回路の電源がオンされる。
【０１０２】
それから、露光量を制御するために、システム制御ＣＰＵ１１は、絞り制御部１３を介して絞り２を開放にし、撮像素子５から出力された信号はアナログフロントエンド６で処理された後、デジタル信号処理部１０に入力される。そのデータを基に露出の演算をシステム制御ＣＰＵ１１で行う。
【０１０３】
この測光を行った結果により明るさを判断し、その結果に応じてシステム制御ＣＰＵ１１は絞り２を制御する。
【０１０４】
次に、撮像素子５から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算をシステム制御ＣＰＵ１１で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断したときは、再びレンズを駆動し測距を行う。
【０１０５】
そして、合焦が確認された後に、撮像素子５の電子シャッター機能を利用し、本露光の開始、露光の終了を行う。このときの電子シャッター動作は、第１乃至第４の実施形態で説明した方法のうちのいずれかで行なわれる。その後各行毎に順次、画像信号出力する。撮像素子５から出力された画像信号はアナログフロントエンド６で相関２重サンプリング等のノイズ除去、増幅、Ａ／Ｄ変換が行われ、デジタル化された画像信号が、デジタル信号処理部１０を通りシステム制御ＣＰＵ１１により画像メモリ１２に書き込まれる。その後、画像メモリ１２に記憶された画像データは、システム制御ＣＰＵ１１の制御により記録インターフェース部１８を通り半導体メモリ等の着脱可能な記録媒体１９に記録される。また、撮影された画像データを、表示インターフェース部１６を介して液晶ディスプレイ等の表示部１７に表示する。或いは、外部インターフェース部２０を介して直接コンピュータ２１等に入力して画像の加工を行っても良い。 
以上説明したように上記の実施形態によれば、蓄積部で電荷を保持している期間の不要電荷の漏れ込み、発生を低減した電子シャッター動作が可能である。また、電子シャッター動作を行わない時の駆動を簡略化出来る。 
【図面の簡単な説明】
【０１０６】
【図１】本発明の第１の実施形態に係わるＣＭＯＳ撮像素子の構成を示す図である。
【図２】第１の実施形態の撮像素子の画素部の構成を示す図である。
【図３】第１の実施形態の撮像素子の駆動タイミングとポテンシャルを示す図である。
【図４】第２の実施形態の撮像素子の画素部の構成を示す図である。
【図５】第２の実施形態の撮像素子の駆動タイミングを示す図である。
【図６】第３の実施形態の撮像素子の駆動タイミングとポテンシャルを示す図である。
【図７】第４の実施形態の撮像素子の駆動タイミングとポテンシャルを示す図である。
【図８】第１乃至第４の実施形態の撮像装置を適用したデジタルカメラの構成を示すブロック図。
【図９】従来の撮像素子の画素部の構成を示す図である。
【符号の説明】
【０１０７】
１０１  フォトダイオード
１０２  出力部
１０３  蓄積部
１０４  垂直走査回路
１０５  水平走査回路
１０６  サンプルホールド回路
１０７  定電流源
１０８  出力アンプ
２０２，２０７  転送ゲート
２０３  リセットゲート
２０４  ＭＯＳトランジスタ
２０５，２０８  蓄積容量
２０６  行選択スイッチ
２０９  制御電極 
【図１】
2006050443.tif 000003
【図２】
2006050443.tif 000004
【図３】
2006050443.tif 000005
【図４】
2006050443.tif 000006
【図５】
2006050443.tif 000007
【図６】
2006050443.tif 000008
【図７】
2006050443.tif 000009
【図８】
2006050443.tif 000010
【図９】
2006050443.tif 000011