(57)【要約】【課題】Ｕ字状浮遊ゲートを有するフラッシュメモリの製造方法を提供する。【解決手段】上面と両側面の一部とが基板表面から突出した素子分離膜を形成した後、素子分離膜の間の基板上にトンネル酸化膜を形成する。トンネル酸化膜上に素子分離膜の間を満たさない厚さに導電膜を形成した後、導電膜上に研磨犠牲膜を形成する。素子分離膜上の研磨犠牲膜及び導電膜を除去して素子分離膜の間に自己整列されたＵ字状浮遊ゲートを形成すると同時に、浮遊ゲート上に研磨犠牲膜パターンを残す。研磨犠牲膜パターンをマスクとして用いて素子分離膜をリセスさせて、浮遊ゲートの両側壁を露出させる。浮遊ゲートに対して研磨犠牲膜パターンを選択的に除去して浮遊ゲートの上面を露出させるフラッシュメモリの製造方法である。【選択図】図１０
2006310845.tif 000002
【特許請求の範囲】
【請求項１】
基板に上面と両側面の一部とが前記基板表面から突出した素子分離膜を形成する段階と、
前記素子分離膜の間の前記基板上にトンネル酸化膜を形成する段階と、
前記トンネル酸化膜上に前記素子分離膜の間を満たさない厚さに導電膜を形成する段階と、
前記導電膜上に研磨犠牲膜を形成する段階と、
前記素子分離膜上の研磨犠牲膜及び導電膜を除去して前記素子分離膜の間に自己整列されたＵ字状浮遊ゲートを形成すると同時に、前記浮遊ゲート上に研磨犠牲膜パターンを残す段階と、
前記研磨犠牲膜パターンをマスクとして用いて前記素子分離膜をリセスさせて、前記浮遊ゲートの両側壁を露出させる段階と、
前記浮遊ゲートに対して前記研磨犠牲膜パターンを選択的に除去して、前記浮遊ゲートの上面を露出させる段階と、を含むことを特徴とするフラッシュメモリの製造方法。
【請求項２】
前記研磨犠牲膜パターンを選択的に除去する段階において、前記浮遊ゲートに対する前記研磨犠牲膜パターンの選択比は３０以上であることを特徴とする請求項１に記載のフラッシュメモリの製造方法。
【請求項３】
前記導電膜は、ドープドポリシリコン膜で形成することを特徴とする請求項１に記載のフラッシュメモリの製造方法。
【請求項４】
前記研磨犠牲膜は、シリコンゲルマニウム膜で形成することを特徴とする請求項３に記載のフラッシュメモリの製造方法。
【請求項５】
前記シリコンゲルマニウム膜は、前記素子分離膜の間を完全に満たす厚さに形成することを特徴とする請求項４に記載のフラッシュメモリの製造方法。
【請求項６】
前記研磨犠牲膜は、前記素子分離膜の間を満たさない厚さのシリコンゲルマニウム膜と、前記素子分離膜の間を満たす厚さの酸化膜とからなる二重膜で形成することを特徴とする請求項３に記載のフラッシュメモリの製造方法。
【請求項７】
前記研磨犠牲膜中の前記酸化膜は、前記素子分離膜をリセスさせる間に除去することを特徴とする請求項６に記載のフラッシュメモリの製造方法。
【請求項８】
前記シリコンゲルマニウム膜は、前記導電膜上にシリコンゲルマニウムを蒸着して形成することを特徴とする請求項４に記載のフラッシュメモリの製造方法。
【請求項９】
前記シリコンゲルマニウム膜は、前記導電膜上にシリコンゲルマニウムをエピタキシャル成長させて形成することを特徴とする請求項４に記載のフラッシュメモリの製造方法。
【請求項１０】
前記シリコンゲルマニウム膜は、１０重量％以上１００重量％未満のゲルマニウムを含有することを特徴とする請求項４に記載のフラッシュメモリの製造方法。
【請求項１１】
前記研磨犠牲膜パターンを選択的に除去する段階では、過酢酸、フッ素が含まれている化合物、及び溶媒を含むエッチング液を使用して、前記研磨犠牲膜パターンを除去することを特徴とする請求項４に記載のフラッシュメモリの製造方法。
【請求項１２】
前記過酢酸の含量は、前記エッチング液の総重量を基準として１ないし５０重量％であることを特徴とする請求項１１に記載のフラッシュメモリの製造方法。
【請求項１３】
前記フッ素が含まれている化合物はフッ酸を含み、前記溶媒は酢酸を含むことを特徴とする請求項１１に記載のフラッシュメモリの製造方法。
【請求項１４】
前記過酢酸の含量は、前記エッチング液の総重量を基準として１ないし５０重量％であり、前記フッ酸の含量は０.１ないし３０重量％であり、前記酢酸の含量は１０ないし５０重量％であることを特徴とする請求項１３に記載のフラッシュメモリの製造方法。
【請求項１５】
前記エッチング液に純水がさらに添加されていることを特徴とする請求項１３に記載のフラッシュメモリの製造方法。
【請求項１６】
前記純水の含量は、前記エッチング液の総重量を基準として１０ないし４０重量％であることを特徴とする請求項１５に記載のフラッシュメモリの製造方法。
【請求項１７】
セル領域及び周辺回路領域からなる基板に上面と両側面の一部とが前記基板表面から突出した素子分離膜を形成する段階と、
前記素子分離膜の間の前記基板上にトンネル酸化膜を形成する段階と、
前記トンネル酸化膜上に前記素子分離膜の間を満たさない厚さにドープドポリシリコン膜からなる導電膜を形成する段階と、
前記導電膜上にシリコンゲルマニウムを含む研磨犠牲膜を形成する段階と、
前記素子分離膜上の研磨犠牲膜及び導電膜を除去して前記素子分離膜の間に自己整列されたＵ字状浮遊ゲートを形成すると同時に、前記浮遊ゲート上に研磨犠牲膜パターンを残す段階と、
前記犠牲膜パターンが形成された結果物上に前記セル領域を露出させるフォトレジストパターンを形成する段階と、
前記研磨犠牲膜パターンをマスクとして用いて前記セル領域で前記素子分離膜をリセスさせて、前記浮遊ゲートの両側壁を露出させる段階と、
前記フォトレジストパターンを除去する段階と、
前記浮遊ゲートに対して前記研磨犠牲膜パターンを選択的に除去して前記浮遊ゲートの上面を露出させる段階と、を含むことを特徴とするフラッシュメモリの製造方法。
【請求項１８】
前記シリコンゲルマニウム膜は、前記素子分離膜の間を完全に満たす厚さに形成することを特徴とする請求項１７に記載のフラッシュメモリの製造方法。
【請求項１９】
前記シリコンゲルマニウム膜は、前記素子分離膜の間を満たさない厚さに形成し、前記研磨犠牲膜は、前記シリコンゲルマニウム膜上に前記素子分離膜の間を完全に満たす酸化膜をさらに含むことを特徴とする請求項１７に記載のフラッシュメモリの製造方法。
【請求項２０】
前記研磨犠牲膜中の前記酸化膜は、前記素子分離膜をリセスさせる間に除去することを特徴とする請求項１９に記載のフラッシュメモリの製造方法。
【請求項２１】
前記研磨犠牲膜パターンを選択的に除去する段階において、前記浮遊ゲートに対する前記研磨犠牲膜パターンの選択比は３０以上であることを特徴とする請求項１７に記載のフラッシュメモリの製造方法。
【請求項２２】
前記シリコンゲルマニウム膜は、１０重量％以上１００重量％未満のゲルマニウムを含有することを特徴とする請求項１７に記載のフラッシュメモリの製造方法。
【請求項２３】
前記研磨犠牲膜パターンを選択的に除去する段階では、過酢酸、フッ素が含まれている化合物、及び溶媒を含むエッチング液を使用して前記研磨犠牲膜パターンを除去することを特徴とする請求項１７に記載のフラッシュメモリの製造方法。
【請求項２４】
前記過酢酸の含量は、前記エッチング液の総重量を基準として１ないし５０重量％であることを特徴とする請求項２３に記載のフラッシュメモリの製造方法。
【請求項２５】
前記フッ素が含まれている化合物はフッ酸を含み、前記溶媒は酢酸を含むことを特徴とする請求項２３に記載のフラッシュメモリの製造方法。
【請求項２６】
前記過酢酸の含量は、前記エッチング液の総重量を基準として１ないし５０重量％であり、前記フッ酸の含量は０.１ないし３０重量％であり、前記酢酸の含量は１０ないし５０重量％であることを特徴とする請求項２５に記載のフラッシュメモリの製造方法。
【請求項２７】
前記エッチング液に純水がさらに添加されていることを特徴とする請求項２５に記載のフラッシュメモリの製造方法。
【請求項２８】
前記純水の含量は、前記エッチング液の総重量を基準として１０ないし４０重量％であることを特徴とする請求項２７に記載のフラッシュメモリの製造方法。
【請求項２９】
前記露出された浮遊ゲート上にゲート間絶縁膜を形成する段階と、
前記ゲート間絶縁膜上に制御ゲートを形成する段階と、をさらに含むことを特徴とする請求項１７に記載のフラッシュメモリの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラッシュメモリの製造方法に係り、特にＵ字状浮遊ゲートを有するフラッシュメモリの製造方法に関する。
【背景技術】
【０００２】
フラッシュメモリは、不揮発性であってデータ保全性に優れているので、システム内でメインメモリ代替が可能であり、ＤＲＡＭインターフェースに適用が可能である。また、高集積及び大容量が可能であるので、既存のハードディスク及びフロッピー（登録商標）ディスクを置き換える素子としてメモリ市場で注目されている。フラッシュメモリを構成するセルトランジスタは、トンネル酸化膜、浮遊ゲート、ゲート間絶縁膜、及び制御ゲートが積層されていることが一般的である。かかるゲート構造を有するフラッシュメモリのプログラム動作は、制御ゲートに印加された正の電圧が浮遊ゲートにカップリングされて、ファウラーノルドハイム(Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ)トンネルリングまたはホットキャリア注入によって基板から電子がトンネル酸化膜を経て浮遊ゲート内に捕獲されることを原理とする。したがって、低い制御ゲート入力電圧でトンネル酸化膜に高電界を印加するためには、制御ゲートと浮遊ゲートとの間に高いカップリング比が必要となる。ここで、制御ゲートに印加される電圧対浮遊ゲートに誘起される電圧の比をカップリング比という。また、カップリング比は、トンネル酸化膜及びゲート間絶縁膜の静電容量の和に対するゲート間絶縁膜の静電容量の比として表現される。
【０００３】
図１は、従来のフラッシュメモリのセルトランジスタを概略的に説明するための断面図である。
【０００４】
図１を参照すると、基板１に素子分離膜２が形成されている。そして、素子分離膜２の間の基板１上にトンネル酸化膜３を介在して浮遊ゲート４が形成されている。また、浮遊ゲート４上にゲート間絶縁膜６を介在して制御ゲート７が形成されている。
【０００５】
このようなフラッシュメモリでは、浮遊ゲート４の上面と両側壁に形成されたゲート間絶縁膜６の面積がカップリング比に影響を及ぼす。したがって、ゲート間絶縁膜６の面積を増加させようとする場合、浮遊ゲート４の面積の増加によってセル面積が増加する。
【０００６】
一方、セル間のカップリング静電容量を最小化するために、図１の構造でセル間の素子分離膜２をリセスさせた図２のような構造も提案された(ゲート間絶縁膜６及び制御ゲート７は図示せず)。参照符号２’は、リセスされた素子分離膜を示す。しかし、デザインルールが６０ｎｍ以下に小さくなって、隣接するセル間の距離が４０ｎｍ以下になれば、セル間のカップリング静電容量が急激に増加する。これを最小化するためには、浮遊ゲート４の高さを下げねばならない。しかし、このようにすれば、カップリング比が低くなって、フラッシュメモリの動作自体が不可能になるので、図２の構造を使用してもさらに小さなデザインルールの素子には適用できないという限界がある。
【０００７】
このような限界の克服のために、図３のように浮遊ゲート５がＵ字状である構造が提案されているが、この構造の長所は、浮遊ゲート５とゲート間絶縁膜(図示せず)との間の面積、すなわち、キャパシタの面積を大きくできるという点である。例えば、５８ｎｍのデザインルールで図２の浮遊ゲート４と図３の浮遊ゲート５とによるキャパシタ面積を計算してみれば、それぞれ９２９６ｎｍ２、１４３３６ｎｍ２でＵ字状の浮遊ゲート５である時の面積が４０％以上大きい。したがって、カップリング比が大きく増加して、プログラム電圧Ｖｐｇｍを下げうるという長所がある。
【０００８】
現在提案された工程では、シリンダー型キャパシタ製造工程と同様に、酸化膜からなる研磨犠牲膜を利用してノード分離を進行して浮遊ゲートを形成した後、研磨犠牲膜が浮遊ゲート内にある状態で素子分離膜リセスを開始している。ところが、素子分離膜をリセスさせる過程で浮遊ゲート内の研磨犠牲膜もエッチングされて、浮遊ゲートが露出されながら浮遊ゲートのリセスが発生する。浮遊ゲートの厚さが１００Åである場合、現在の工程では浮遊ゲートのリセスが〜７０Å発生して、膜損失のない均一な厚さのＵ字状浮遊ゲートを失敗なしに具現するのが難しい。また、研磨犠牲膜が残っていれば、ＨＦ希釈液を使用して除去しているが、リセスされてはならない周辺回路領域の素子分離膜がこの過程でリセスされるという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、高いカップリング比が得られるＵ字状浮遊ゲートを均一な厚さに形成してフラッシュメモリを製造する方法を提供することである。
【００１０】
本発明の他の目的は、周辺回路領域の素子分離膜はリセスさせず、セル領域の素子分離膜のみリセスさせてフラッシュメモリを製造する方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明によるフラッシュメモリの製造方法の一態様では、基板に上面と両側面の一部とが前記基板表面から突出した素子分離膜を形成する。前記素子分離膜の間の前記基板上にトンネル酸化膜を形成する。前記トンネル酸化膜上に前記素子分離膜の間を満たさない厚さに導電膜を形成する。前記導電膜上に研磨犠牲膜を形成する。前記素子分離膜上の研磨犠牲膜及び導電膜を除去して前記素子分離膜の間に自己整列されたＵ字状浮遊ゲートを形成すると同時に、前記浮遊ゲート上に研磨犠牲膜パターンを残す。前記研磨犠牲膜パターンをマスクとして用いて前記素子分離膜をリセスさせて、前記浮遊ゲートの両側壁を露出させる。前記浮遊ゲートに対して前記研磨犠牲膜パターンを選択的に除去して前記浮遊ゲートの上面を露出させる。
【００１２】
望ましい実施形態において、前記導電膜は、ドープドポリシリコン膜で形成し、前記研磨犠牲膜は、シリコンゲルマニウム膜で形成する。前記シリコンゲルマニウム膜は、前記素子分離膜の間を完全に満たす厚さに形成できる。また、前記研磨犠牲膜は、前記素子分離膜の間を満たさない厚さのシリコンゲルマニウム膜と、前記素子分離膜の間を満たす厚さの酸化膜とからなる二重膜で形成してもよい。前記シリコンゲルマニウム膜は、前記導電膜上にシリコンゲルマニウムを蒸着して形成するか、またはエピタキシャル成長させて形成する。
【００１３】
本発明によるフラッシュメモリの製造方法の他の態様では、セル領域及び周辺回路領域からなる基板に上面と両側面の一部とが前記基板表面から突出した素子分離膜を形成する。前記素子分離膜の間の前記基板上にトンネル酸化膜を形成する。前記トンネル酸化膜上に前記素子分離膜の間を満たさない厚さにドープドポリシリコン膜からなる導電膜を形成する。前記導電膜上にシリコンゲルマニウムを含む研磨犠牲膜を形成する。前記素子分離膜上の研磨犠牲膜及び導電膜を除去して前記素子分離膜の間に自己整列されたＵ字状浮遊ゲートを形成すると同時に、前記浮遊ゲート上に研磨犠牲膜パターンを残す。前記犠牲膜パターンが形成された結果物上に前記セル領域を露出させるフォトレジストパターンを形成する。前記研磨犠牲膜パターンをマスクとして用いて前記セル領域で前記素子分離膜をリセスさせて、前記浮遊ゲートの両側壁を露出させる。前記フォトレジストパターンを除去した後、前記浮遊ゲートに対して前記研磨犠牲膜パターンを選択的に除去して、前記浮遊ゲートの上面を露出させる。
【００１４】
望ましい実施形態において、前記シリコンゲルマニウム膜は、前記素子分離膜の間を完全に満たす厚さに形成する。他の望ましい実施形態において、前記シリコンゲルマニウム膜は、前記素子分離膜の間を満たさない厚さに形成し、前記研磨犠牲膜は、前記シリコンゲルマニウム膜上に前記素子分離膜の間を完全に満たす酸化膜をさらに含む。この時、前記研磨犠牲膜中の前記酸化膜は、前記素子分離膜をリセスさせる間に除去する。
【００１５】
前記シリコンゲルマニウム膜は、１０重量％以上１００重量％未満のゲルマニウムを含有することが望ましい。前記研磨犠牲膜パターンを選択的に除去する段階で、前記浮遊ゲートに対する前記研磨犠牲膜パターンの選択比は３０以上であることが望ましい。このために、過酢酸、フッ素が含まれている化合物、及び溶媒を含むエッチング液を使用できる。この時、前記過酢酸の含量は、前記エッチング液の総重量を基準として１ないし５０重量％でありうる。前記フッ素が含まれている化合物はフッ酸を含み、前記溶媒は酢酸を含むことが望ましい。この場合、過酢酸の含量は、前記エッチング液の総重量を基準として１ないし５０重量％であり、前記フッ酸の含量は０.１ないし３０重量％であり、前記酢酸の含量は１０ないし５０重量％であることが望ましい。ここに、純水がさらに添加されていてもよい。前記純水の含量は、前記エッチング液の総重量を基準として１０ないし４０重量％でありうる。
【発明の効果】
【００１６】
本発明によれば、浮遊ゲートの上面をＵ字状に形成することによって、セルサイズの増大なしにゲート間絶縁膜の面積を増大させてカップリング比を高めることができる。したがって、データの保存及び削除の効率を向上させ、集積度を増加させることができる。
【００１７】
Ｕ字状浮遊ゲートの形成時、研磨犠牲膜としてシリコンゲルマニウム膜を利用することを提案する。この膜は、ＣＭＰなどを利用したノード分離時に浮遊ゲートを支持し、素子分離膜をリセスさせる過程でも浮遊ゲートを保護することができる。また、過酢酸を含有するエッチング液を使用すれば、浮遊ゲートに対して研磨犠牲膜を選択的に除去できる。
【００１８】
したがって、本発明によれば、素子分離膜をリセスさせる時に浮遊ゲートが保護され、研磨犠牲膜の除去時にも浮遊ゲートがリセスされない。したがって、均一な厚さの浮遊ゲートを維持でき、浮遊ゲートのダメージによる素子の電気的特性不良を除去することができる。さらに、過酢酸を含有するエッチング液は、酸化膜に対してシリコンゲルマニウム膜の選択比も確保できるので、浮遊ゲートに対して研磨犠牲膜を選択的に除去する時に周辺回路領域の素子分離膜もリセスされない。
【発明を実施するための最良の形態】
【００１９】
以下、添付した図面を参照して本発明の望ましい実施形態を説明する。しかし、本発明の実施形態は、色々な他の形態に変形でき、本発明の範囲が後述する実施形態によって限定されると解釈されてはならない。本発明の実施形態は、当業者に本発明をさらに完全に説明するために提供されるものである。したがって、図面での要素の形状はさらに明確な説明を強調するために誇張したものであり、図面上で同じ符号で表示された要素は同じ要素を意味する。
【００２０】
図４ないし図１２は、本発明の第１実施形態によってフラッシュメモリを製造する方法を工程順序によって示す断面図である。
【００２１】
図４を参照すると、セル領域Ｃ及び周辺回路領域Ｐからなる、単結晶Ｓｉのような半導体基板１１０を準備する。次に、基板１１０上にパッド酸化膜１１５とパッド窒化膜１２０とを蒸着してパターニングする。次に、パターニングされたパッド酸化膜１１５及びパッド窒化膜１２０をエッチングマスクとして用いて基板１１０をエッチングすることによって、基板１１０内にトレンチ１２５を形成する。
【００２２】
パッド酸化膜１１５の形成前、あるいは形成後に、基板１１０内にイオン注入を実施して、井戸及びしきい電圧の調節のためのイオン層を形成してもよい。パッド酸化膜１１５は、基板１１０の上部表面の結晶欠陥抑制または表面処理のために形成し、Ｏ２を用いた乾式酸化またはＨ２Ｏを用いた湿式酸化方式で、例えば、７００℃〜９５０℃範囲の温度で５０Å〜２５０Å厚さに形成でき、ファーネス型やチャンバ型の装備を何れも利用できる。
【００２３】
パッド窒化膜１２０は、５００℃ないし８５０℃の温度でＳｉＨ４とＮＨ３の反応を用いたＬＰＣＶＤ(Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ)法で蒸着でき、後続工程により形成される素子分離膜の上面及び両側面一部とが十分に高く突出するほどの厚さ、例えば５００Å〜３０００Åの厚さに形成できる。
【００２４】
図５は、トレンチ１２５を満たす絶縁膜を蒸着した後に平坦化させて、素子分離膜１３０、１３１を形成した状態を示す断面図である。絶縁膜を満たす前にトレンチ１２５の内壁及び底に熱酸化膜を形成することで、トレンチエッチング時に発生された欠陥を治癒することができる。そして、絶縁膜との接着を強化し、かつ漏れ電流を防止する役割を担い、後続エッチング工程で素子分離膜と基板１１０との間がへこんで発生されるモウト(ｍｏａｔ)現象を防止するためにライナー酸化膜あるいはライナー窒化膜をさらに形成してもよい。トレンチ１２５を満たす絶縁膜としては、ＨＤＰ(Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ)酸化膜、ＰＥ−ＴＥＯＳ(Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ−ＴｅｔｒａＥｔｈｙｌＯｒｔｈｏＳｉｌｉｃａｔｅ)、ＵＳＧ(Ｕｎｄｏｐｅｄ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ)酸化膜などのＭＴＯ(Ｍｉｄｄｌｅ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｏｘｉｄｅ)またはその組合わせを蒸着する。その後、Ｎ２、Ｏ２、Ｈ２Ｏなどを用いた雰囲気で８００℃〜１１００℃の温度で緻密化させて絶縁膜内部の水分を抽出し、硬化させて後続工程のエッチングなどによる損失を最小化させうる。このような緻密化によってＭＴＯなどの絶縁膜は、熱酸化膜レベルの密度を有するようになる。しかし、緻密化段階は選択的である。トレンチ１２５を満たす絶縁膜を平坦化する工程は、パッド窒化膜１２０を平坦化終了点とする化学機械的研磨(ＣＭＰ：ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ)またはエッチバックによることができる。ＣＭＰ時には、セリア(ＣｅＯ２)系の研磨剤を含むスラリーを使用することができる。
【００２５】
図６を参照すると、パッド窒化膜１２０とパッド酸化膜１１５とを除去して素子分離膜１３０、１３１の上面と両側面の一部とを基板１１０表面から突出させる。パッド窒化膜１２０の除去は、リン酸(Ｈ３ＰＯ４)ストリップを利用できる。パッド酸化膜１１５を除去する段階は、湿式エッチバック工程により実施できる。この過程で、素子分離膜１３０、１３１の上部もエッチングされて、図示したように幅が狭くなりうる。パッド酸化膜１１５の湿式エッチング液としては、ＨＦ希釈液とＮＨ４ＯＨ、Ｈ２Ｏ２及びＨ２Ｏからｎ構成されたＳＣ−１を利用するか、またはＢＯＥ(Ｂｕｆｆｅｒ  Ｏｘｉｄｅ  Ｅｔｃｈａｎｔ；ＨＦとＮＨ４Ｆが１００:１または３００:１で混合された溶液)とＳＣ−１を利用できる。
【００２６】
図７を参照すると、素子分離膜１３０、１３１の間の基板１１０上にトンネル酸化膜１４０を形成する。トンネル酸化膜１４０は、電子のトンネルリングができるようにその厚さは８５ないし１１０Å程度で薄く形成する。そして、例えば、７５０ないし８００℃の温度で湿式酸化方式で形成し、９００ないし９１０℃の温度でＮ２を用いて２０ないし３０分間熱処理工程を実施することによって、トンネル酸化膜１４０と基板１１０との間の界面の欠陥密度を最小化する。次に、素子分離膜１３０、１３１の間を満たさない厚さ、例えば１００Å程度に導電膜１４５、望ましくはドープドポリシリコン膜を形成する。ドープドポリシリコン膜は、ＬＰＣＶＤで５００℃〜７００℃の温度でシリコンを蒸着して形成できる。不純物がドーピングされない状態で蒸着した後、ヒ素(Ａｓ)またはリン（Ｐ）をイオン注入によりドーピングするか、または蒸着時にインシチュ(ｉｎ−ｓｉｔｕ)で不純物をドーピングしてもよい。ドーピング濃度は、例えば１Ｅ２１（１×１０２１）以上でありうる。
【００２７】
次に、図８のように、導電膜１４５上にシリコンゲルマニウム膜からなる研磨犠牲膜１５０を形成する。第１実施形態において、シリコンゲルマニウム膜からなる研磨犠牲膜１５０は、素子分離膜１３０、１３１の間を完全に満たす厚さに形成する。例えば、３００Å〜５０００Åに形成する。シリコンゲルマニウム膜からなる研磨犠牲膜１５０は、導電膜１４５上にシリコンゲルマニウムを蒸着して形成するか、あるいはエピタキシャル成長させて形成する。導電膜１４５がドープドポリシリコン膜で形成された場合、シリコンゲルマニウムは、蒸着によりポリシリコンゲルマニウム膜に形成される。シリコンゲルマニウムの蒸着には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２などのシラン系ガス及びＣｅＨ４、ＧｅＦ４などのガスをソースガスとして利用する。シリコンゲルマニウム膜からなる研磨犠牲膜１５０のＧｅ含量は、Ｇｅソースガスの流量比で調整できる。その組成比は、特別に限定されるものではなく、工程の特性に応じて調節できる。精密に調節するためには、ＧｅのソースであるＧｅＨ４などを水素や窒素などに希釈して供給すれば可能である。シリコンゲルマニウム膜でゲルマニウム含量が高いほどポリシリコン膜に比べて速くエッチングされる性質がある。したがって、ゲルマニウム含量をできるかぎり高めることがポリシリコン膜からなる浮遊ゲート用の導電膜１４５に対してシリコンゲルマニウム膜からなる研磨犠牲膜１５０を後続工程で選択的に除去する時に望ましい。１０重量％以下のＧｅ含量では好ましいエッチング率を達成し得ない。したがって、シリコンゲルマニウム膜からなる研磨犠牲膜１５０のゲルマニウム含量は、１０重量％以上１００重量％未満とする。
【００２８】
次に、図９を参照すると、素子分離膜１３０、１３１上の研磨犠牲膜１５０及び導電膜１４５を除去して素子分離膜１３０、１３１の間に自己整列されたＵ字状浮遊ゲート１４５ａを形成する。これと同時に浮遊ゲート１４５ａ上に研磨犠牲膜パターン１５０ａを残す。ここで、研磨犠牲膜１５０及び導電膜１４５は、選択比のないＣＭＰによって除去できる。第１実施形態において、研磨犠牲膜１５０は、シリコンゲルマニウム膜からなり、導電膜１４５は、ドープドポリシリコン膜からなっている。一般的に、シリコンゲルマニウム膜は、ポリシリコン膜と物性が類似している。したがって、選択比のないＣＭＰによって容易に研磨犠牲膜１５０及び導電膜１４５の除去が可能である。最終浮遊ゲート１４５ａの高さは約６００Åになるよう形成できる。
【００２９】
図１０を参照すると、研磨犠牲膜パターン１５０ａが形成された結果物上にセル領域Ｃを露出させるフォトレジストパターンＰＲを形成する。研磨犠牲膜パターン１５０ａをマスクとして用いてセル領域Ｃで素子分離膜１３０をリセスさせて、浮遊ゲート１４５ａの外側壁を露出させる。素子分離膜１３０のリセスには、乾式エッチングまたは湿式エッチバックが用いられる。参照符号１３０’は、リセスされた素子分離膜を示す。リセスの深さは、浮遊ゲート１４５ａの上面から約８５０Åに形成できる。
【００３０】
第１実施形態において、研磨犠牲膜パターン１５０ａはシリコンゲルマニウム膜からなり、素子分離膜１３０はＵＳＧのようなＭＴＯである。一般的に、酸化膜に対するシリコンゲルマニウム膜の選択比は１０以上であるので、素子分離膜１３０をリセスさせる間にも研磨犠牲膜パターン１５０ａはエッチングされずに残って、浮遊ゲート１４５ａを保護する。したがって、本発明によれば、素子分離膜１３０をリセスさせる間に浮遊ゲート１４５ａがリセスされずに保護されて膜損失がない。
【００３１】
次に、図１１に示すように、フォトレジストパターンＰＲをアッシングとストリップで除去する。例えば、酸素プラズマを使用してアッシングした後、有機ストリップで除去する。次に、浮遊ゲート１４５ａに対して選択的に研磨犠牲膜パターン１５０ａを除去して、浮遊ゲート１４５ａの上面を露出させる。特に、浮遊ゲート１４５ａに対して選択的に研磨犠牲膜パターン１５０ａを除去するためには、浮遊ゲート１４５ａに対する研磨犠牲膜パターン１５０ａの選択比が３０以上であるエッチング液を使用することが望ましい。
【００３２】
ポリシリコンからなる浮遊ゲート１４５ａに対してシリコンゲルマニウムからなる研磨犠牲膜パターン１５０ａを除去するためには、水酸化アンモニウム(ＮＨ４ＯＨ)及び過酸化水素(Ｈ２Ｏ２)を含むアンモニア水溶液、ＨＦ／ＨＮＯ３/ＣＨ３ＣＯＯＨ／純水(ＤＩＷ：ｄｅｉｏｎｉｚｅｄ  ｗａｔｅｒ）の４成分を有するポリエッチャント(ｐｏｌｙｅｔｃｈａｎｔ)溶液、ＨＦ／ＨＮＯ３／ＤＩＷの３成分を有する溶液またはＨＦ/Ｈ２Ｏ２/ＤＩＷの３成分を有する溶液、ＨＮＯ３、ＨＦ及びＤＩＷの混合溶液、ＨＦ、ＣＨ３ＣＯＯＨ及びＨ２Ｏ２の混合物を使用できる。しかし、特に、選択比が３０以上であるエッチング液として、本発明では、次のように過酢酸を含むシリコンゲルマニウムエッチング液を提案する。このエッチング液には、過酢酸、フッ素が含まれている化合物、及び溶媒が含まれる。過酢酸の含量は、エッチング液の総重量を基準として１ないし５０重量％でありうる。フッ素が含まれている化合物はフッ酸、溶媒は酢酸であることが望ましい。この時、過酢酸の含量は、エッチング液の総重量を基準として１ないし５０重量％であり、フッ酸の含量は０.１ないし３０重量％であり、酢酸の含量は１０ないし５０重量％であることが特に望ましい。ここに、純水がさらに添加されていてもよい。純水の含量は、エッチング液の総重量を基準として１０ないし４０重量％でありうる。その他に界面活性制などがさらに添加されていてもよい。
【００３３】
過酢酸は、酸化力に優れていて、後述する実験例から分かるようにポリシリコン層をそれほど損傷させず、シリコンゲルマニウムを３０:１以上の高いエッチング選択比で除去できる。したがって、過酢酸を含むエッチング液を使用すれば、ポリシリコンからなる浮遊ゲート１４５ａに対してシリコンゲルマニウムからなる研磨犠牲膜パターン１５０ａを選択的に除去できるので、浮遊ゲート１４５ａはリセスされない。したがって、均一な厚さの浮遊ゲート１４５ａを形成することができる。
【００３４】
また、前述したように、一般的に、酸化膜に対するシリコンゲルマニウム膜の選択比は１０以上であるので、シリコンゲルマニウムからなる研磨犠牲膜パターン１５０ａを除去する間、周辺回路領域Ｐの素子分離膜１３１がリセスされない。
【００３５】
図１２を参照すると、露出された浮遊ゲート１４５ａ上にゲート間絶縁膜１５５を形成した後、ゲート間絶縁膜１５５上に制御ゲート１６０を形成する。ゲート間絶縁膜１５５は、ＯＮＯ(Ｏｘｉｄｅ／Ｎｉｔｒｉｄｅ／Ｏｘｉｄｅ)膜で形成できる。代りに、Ｔａ２Ｏ５、ＢＳＴのように高誘電率を有する誘電物質を蒸着して形成することもできる。ゲート間絶縁膜１５５を形成した後には、熱処理を実施してトラップ電荷を除去し、膜質を向上させる。制御ゲート１６０は、ポリシリコン、シリサイド、ポリサイドまたは金属層で形成でき、シリサイドの種類としては、タングステンシリサイド、コバルトシリサイドまたはチタンシリサイドが挙げられる。コバルトシリサイド及びチタンシリサイドは、ポリシリコンを蒸着した上にコバルトまたはチタンを蒸着した後、ＲＴＡ(Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎg)によって反応させて形成する。コバルト層を形成した場合であれば、ポリシリコン及びコバルトが反応するように４００℃〜５００℃、窒素ガス雰囲気下で約５０秒間１次ＲＴＡを行う。この過程でＣｏＳｉ相からなる層が形成される。次に、ＣｏＳｉ２のようにさらに低抵抗である相が形成されるように結果物を８００℃〜９００℃、窒素ガス雰囲気で約３０秒間２次ＲＴＡを行う。ニッケル層を形成した場合では、低温で１段階の熱処理を通じてＮｉＳｉ相が得られる。タングステンシリサイドは、ＣＶＤを用いて直接蒸着できる。ポリサイドは、ポリシリコンとこのようなシリサイドとの積層構造から形成されたものである。
【００３６】
このように、本発明では、素子分離膜をリセスさせる過程で浮遊ゲートまでリセスされることを防止するために、浮遊ゲート用の導電膜を形成した後、導電膜上に研磨犠牲膜を形成して、これをマスクとして素子分離膜をリセスさせる。研磨犠牲膜は、浮遊ゲートに対して選択的に除去して、浮遊ゲートに対する損傷を最小化する。
【００３７】
図１３ないし図１８は、本発明の第２実施形態によってフラッシュメモリを製造する方法を工程順序によって示す断面図である。第１実施形態と同一または類似している事項については、その説明を省略する。
【００３８】
図１３を参照すると、第１実施形態と同様に、図４ないし図６の工程を進行してセル領域Ｃ及び周辺回路領域Ｐからなる基板１１０に上面と両側面の一部とが基板１１０表面から突出した素子分離膜１３０、１３１を形成する。次に、素子分離膜１３０、１３１の間の基板１１０上にトンネル酸化膜１４０を形成する。次に、素子分離膜１３０、１３１の間を満たさない厚さに導電膜１４５、望ましくはドープドポリシリコン膜を形成する。
【００３９】
次に、図１４に示すように、導電膜１４５上に素子分離膜１３０、１３１の間を満たさない厚さ、例えば１０Å〜３００Åにシリコンゲルマニウム膜１４６を形成し、シリコンゲルマニウム膜１４６上に素子分離膜１３０、１３１の間を完全に満たす酸化膜１４７をさらに形成して、シリコンゲルマニウム膜１４６と酸化膜１４７との二重膜からなる研磨犠牲膜１５０’を形成する。シリコンゲルマニウム膜１４６は、導電膜１４５上にシリコンゲルマニウムを蒸着して形成するか、またはエピタキシャル成長させて形成する。酸化膜１４７は、ＰＳＧ(Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓs)、ＢＰＳＧ(Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ)、またはＳＯＧ(Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ)などで構成できる。
【００４０】
次に、図１５を参照すると、素子分離膜１３０、１３１上の研磨犠牲膜１５０’及び導電膜１４５を除去して素子分離膜１３０、１３１の間に自己整列されたＵ字状浮遊ゲート１４５ａを形成すると同時に、浮遊ゲート１４５ａ上に研磨犠牲膜パターン１５０’ａを残す。研磨犠牲膜パターン１５０’ａは、シリコンゲルマニウム膜パターン１４６ａ及び酸化膜パターン１４７ａからなる。
【００４１】
図１６を参照すると、犠牲膜パターン１５０’ａが形成された結果物上にセル領域Ｃを露出させるフォトレジストパターンＰＲを形成する。研磨犠牲膜パターン１５０’ａで浮遊ゲート１４５ａを保護しながら研磨犠牲膜パターン１５０’ａをマスクとしてセル領域Ｃで素子分離膜１３０をリセスさせて、浮遊ゲート１４５ａの外側壁を露出させる。参照符号１３０’は、リセスされた素子分離膜を示す。この時、研磨犠牲膜パターン１５０’ａのうち酸化膜パターン１４７ａは、素子分離膜１３０をリセスさせる間に除去する。しかし、シリコンゲルマニウム膜パターン１４６ａが存在するので、浮遊ゲート１４５ａはリセスされない。
【００４２】
図１７に示すように、フォトレジストパターンＰＲを除去した後、研磨犠牲膜パターン１５０’ａ中のシリコンゲルマニウム膜パターン１４６ａを除去して浮遊ゲート１４５ａの上面を露出させる。ここでも、浮遊ゲート１４５ａに対する研磨犠牲膜パターン１５０’ａ(酸化膜パターン１４７ａは前工程で除去するので、究極的にはシリコンゲルマニウム膜パターン１４６ａ）の選択比が３０以上であるエッチング液を使用する。第１実施形態で言及したような過酢酸、フッ酸及び酢酸を含むエッチング液を使用することが望ましい。この時、過酢酸の含量は、エッチング液の総重量を基準として１ないし５０重量％であり、フッ酸の含量は０.１ないし３０重量％であり、酢酸の含量は１０ないし５０重量％であることが特に望ましい。
【００４３】
図１８を参照すると、露出された浮遊ゲート１４５ａ上にゲート間絶縁膜１５５を形成した後、ゲート間絶縁膜１５５上に制御ゲート１６０を形成する。
【００４４】
本発明の最も核心となる工程は、浮遊ゲート１４５ａに対してシリコンゲルマニウム膜からなる研磨犠牲膜パターン１５０ａ(第１実施形態)または研磨犠牲膜パターン１５０’ａ中のシリコンゲルマニウム膜パターン１４６ａ(第２実施形態)を選択比があるように除去する工程である。このために本発明では、過酢酸を含むシリコンゲルマニウムエッチング液を使用する。このようなエッチング液の有用性を示す実験例について説明する。
【００４５】
(実験例)
図１９を参照すると、本発明で提示するシリコンゲルマニウムエッチング液によるエピタキシャルシリコンゲルマニウム膜の経時的なエッチング量が示されている。シリコンゲルマニウム膜のゲルマニウムの含量は２０重量％であった。このエッチング液は、３０重量％の過酢酸、４９重量％のフッ酸、酢酸及び純水を１．８：３０：３０：３０の体積比で混合した後、非イオン性界面活性剤を０.１重量％で添加して製造したものである。１分エッチング時のシリコンゲルマニウム膜のエッチング量は９０８Åであり、３分エッチング時のエッチング量は１９５４Åであり、５分エッチング時のエッチング量は３０４６Åであった。ゲルマニウム含量がさらに高くなると、エッチング率が増加するので、同一時間にさらに大きいエッチング量を得ることができる。そして、シリコンゲルマニウム膜がエピ層でないポリシリコンゲルマニウムからなれば、結晶粒界に沿ってエッチング液がより良く侵入してエッチング率が増加するので、同一時間にさらに大きいエッチング量を得ることができる。
【００４６】
このエッチング液による各種薄膜の経時的なエッチング量を図２０に示した。
【００４７】
１分適用時、熱酸化膜エッチング量は２６Å、ＭＴＯエッチング量は６５Å、ポリシリコン膜エッチング量は３０.３Åになった。図１９及び図２０から分かるように、ポリシリコン膜に対するシリコンゲルマニウム膜の選択比は約３０となる。この選択比は、２０重量％のゲルマニウム含量に対するものであるので、ゲルマニウム含量がさらに高くなれば、さらに高い選択比が得られ、シリコンゲルマニウム膜がエピ層でないポリシリコンゲルマニウムからなれば、３０以上のさらに高い選択比が得られる。そして、熱酸化膜及びＭＴＯに対するシリコンゲルマニウム膜の選択比も約２４ないし３０以上である。したがって、浮遊ゲートに対してシリコンゲルマニウム膜からなる研磨犠牲膜パターンまたは研磨犠牲膜パターン中のシリコンゲルマニウム膜パターンを除去する時に、周辺回路領域の酸化膜からなる素子分離膜がほとんどリセスされないことを確認することができる。
【００４８】
以上では、本発明の実施形態について説明したが、本発明は前記実施形態にだけ限定されず、多様な変更や変形が可能である。本発明は、特許請求の範囲によって定義される本発明の思想及び範疇内に含まれうる代案、変形及び等価なものを含む。
【産業上の利用可能性】
【００４９】
本発明は、フラッシュメモリ関連の技術分野に好適に用いられる。
【図面の簡単な説明】
【００５０】
【図１】従来フラッシュメモリのセルトランジスタを概略的に説明するための断面図である。
【図２】図１の構造で素子分離膜をリセスさせた構造を示す断面図である。
【図３】図２の構造で浮遊ゲートがＵ字状に変形された構造を示す断面図である。
【図４】本発明の一実施形態によってフラッシュメモリを製造する方法を工程順序によって示す断面図である。
【図５】本発明の一実施形態によってフラッシュメモリを製造する方法を工程順序によって示す断面図である。
【図６】本発明の一実施形態によってフラッシュメモリを製造する方法を工程順序によって示す断面図である。
【図７】本発明の一実施形態によってフラッシュメモリを製造する方法を工程順序によって示す断面図である。
【図８】本発明の一実施形態によってフラッシュメモリを製造する方法を工程順序によって示す断面図である。
【図９】本発明の一実施形態によってフラッシュメモリを製造する方法を工程順序によって示す断面図である。
【図１０】本発明の一実施形態によってフラッシュメモリを製造する方法を工程順序によって示す断面図である。
【図１１】本発明の一実施形態によってフラッシュメモリを製造する方法を工程順序によって示す断面図である。
【図１２】本発明の一実施形態によってフラッシュメモリを製造する方法を工程順序によって示す断面図である。
【図１３】本発明の他の実施形態によってフラッシュメモリを製造する方法を工程順序によって示す断面図である。
【図１４】本発明の他の実施形態によってフラッシュメモリを製造する方法を工程順序によって示す断面図である。
【図１５】本発明の他の実施形態によってフラッシュメモリを製造する方法を工程順序によって示す断面図である。
【図１６】本発明の他の実施形態によってフラッシュメモリを製造する方法を工程順序によって示す断面図である。
【図１７】本発明の他の実施形態によってフラッシュメモリを製造する方法を工程順序によって示す断面図である。
【図１８】本発明の他の実施形態によってフラッシュメモリを製造する方法を工程順序によって示す断面図である。
【図１９】本発明で提示するシリコンゲルマニウムエッチング液によるエピタキシャルシリコンゲルマニウム膜の経時的なエッチング量を示す図面である。
【図２０】本発明で提示するシリコンゲルマニウムエッチング液による各種薄膜の経時的なエッチング量を示す。
【符号の説明】
【００５１】
１１０  基板
１１５  パッド酸化膜
１２０  パッド窒化膜
１２５  トレンチ
１３０、１３１  素子分離膜
１４０  トンネル酸化膜
１４５  導電膜
１４５ａ  浮遊ゲート
１４６  シリコンゲルマニウム膜
１４６ａ  シリコンゲルマニウム膜パターン
１４７  酸化膜
１４７ａ  酸化膜パターン
１５０、１５０’  研磨犠牲膜
１５０ａ、１５０’ａ  研磨犠牲膜パターン
１５５  ゲート間絶縁膜
１６０  制御ゲート
ＰＲ  フォトレジストパターン
【図１】
2006310845.tif 000003
【図２】
2006310845.tif 000004
【図３】
2006310845.tif 000005
【図４】
2006310845.tif 000006
【図５】
2006310845.tif 000007
【図６】
2006310845.tif 000008
【図７】
2006310845.tif 000009
【図８】
2006310845.tif 000010
【図９】
2006310845.tif 000011
【図１０】
2006310845.tif 000012
【図１１】
2006310845.tif 000013
【図１２】
2006310845.tif 000014
【図１３】
2006310845.tif 000015
【図１４】
2006310845.tif 000016
【図１５】
2006310845.tif 000017
【図１６】
2006310845.tif 000018
【図１７】
2006310845.tif 000019
【図１８】
2006310845.tif 000020
【図１９】
2006310845.tif 000021
【図２０】
2006310845.tif 000022