(57)【要約】【課題】  電荷検出部への電荷転送のタイミングを変更することができる固体撮像装置、電荷転送装置及び電荷転送装置の駆動方法を提供する。【解決手段】  イメージセンサは、フォトダイオード列にて光電変換された電荷を転送する第１及び第２のレジスタ列１１０、１２０と、ＯＵＴＰＵＴゲート１５１と、合成電荷出力部１５０とを有する。高解像度駆動モードでは、レジスタ列１１０、１２０の構成する複数のレジスタに駆動パルスが印加され２相駆動される。一方、低解像度駆動モード時には、ＯＵＴＰＵＴゲート１５１を介して電荷出力部１５０に接続するレジスタの最終ゲートのうち、一方の最終ゲート１２１が一定電位にされ、その前段のゲート１２２及び他方の最終ゲート１１１にバスライン１１０Ｂからロウレベルの駆動パルスが印加されると、前段のゲート１２２からＯＵＴＰＵＴゲートにかけて電荷を転送するポテンシャル勾配が形成される。【選択図】  図６
2006050101.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換素子からなる第１の光電変換素子列と、
前記第１の光電変換素子列にて光電変換された信号電荷を配列方向に転送する第１の転送素子列と、
前記第１の転送素子列により転送される信号電荷を検出する電荷検出部とを有し、
前記第１の転送素子列の最終転送ゲートは、第１の駆動モード時に、前記信号電荷を前記電荷検出部に転送するための駆動パルスが供給され、第２の駆動モード時に、一定電圧が供給される電荷転送装置。
【請求項２】
前記一定電圧は、前記第１の転送素子列の前記最終転送ゲートの前段の転送ゲートが転送状態であるときに前記前段の転送ゲートから前記電荷検出部に向かって電荷を転送するポテンシャル勾配を形成する電圧である
ことを特徴とする請求項１記載の電荷転送装置。
【請求項３】
前記第１の光電変換素子列又は前記第１の光電素子列とは異なる第２の光電変換素子列にて光電変換された信号電荷を配列方向に転送する第２の転送素子列を更に有し、
前記第１の転送素子列及び前記第２の転送素子列は、前記第１の駆動モード時に、前記電荷検出部に交互に信号電荷を転送するための複数の駆動パルスが供給される
ことを特徴とする請求項１記載の電荷転送装置。
【請求項４】
前記電荷検出部は、第１の駆動モード時には、前記第１及び第２の転送素子列から信号電荷が転送される毎に電荷を検出し、前記第２の駆動モード時には、前記第１及び２の転送素子列からそれぞれ転送される信号電荷をまとめて検出する
ことを特徴とする請求項３記載の電荷転送装置。
【請求項５】
前記第１の転送素子列の最終転送ゲートと前記電荷検出部との間に第３の転送素子列を更に有する
ことを特徴とする請求項１記載の電荷転送装置。
【請求項６】
前記第１及び前記第２の転送素子列のそれぞれの最終転送ゲートと前記電荷検出部との間に第３の転送素子列を更に有する
ことを特徴とする請求項３記載の電荷転送装置。
【請求項７】
複数の光電変換素子からなる第１の光電変換素子列と、
前記第１の光電変換素子列にて光電変換された信号電荷を配列方向に転送する第１の転送素子列と、
前記第１の転送素子列により転送される信号電荷を検出する電荷検出部と、
前記第１の転送素子列の最終転送ゲートに前記信号電荷を前記電荷検出部に転送するための駆動パルス又は一定電圧を供給する制御回路を有する電荷転送装置。
【請求項８】
前記制御回路は、定電圧源と、スイッチとを有し、前記スイッチは駆動モードを切り替える駆動モード信号に基づき前記第１の転送素子列に前記駆動パルスを供給する駆動パルス信号線及び前記定電圧源のいずれか一方と前記第１の転送素子列の前記最終転送ゲートとを接続する
ことを特徴とする請求項７記載の電荷転送装置。
【請求項９】
前記一定電圧は、前記第１の転送素子列の前記最終転送ゲートの前段の転送ゲートが転送状態であるときに前記前段の転送ゲートから前記電荷検出部に向かって電荷を転送するポテンシャル勾配を形成する電圧である
ことを特徴とする請求項７記載の電荷転送装置。
【請求項１０】
複数の光電変換素子からなる第１の光電変換素子列と、前記第１の光電変換素子列にて光電変換された信号電荷を配列方向に転送する第１の転送素子列と、前記第１の転送素子列により転送される信号電荷を検出する電荷検出部とを有する電荷転送装置の駆動方法において、
第１の駆動モード時には、前記第１の転送素子列の最終転送ゲートに前記信号電荷を前記電荷検出部に転送するための駆動パルスを供給し、
第２の駆動モード時には、前記第１の転送素子列の前記最終転送ゲートの前段の転送ゲートが転送状態であるときに前記前段の転送ゲートから前記電荷検出部に向かって電荷を転送するポテンシャル勾配を形成する電荷転送装置の駆動方法。
【請求項１１】
複数の光電変換素子からなる第１の光電変換素子列と、
前記第１の光電変換素子列にて光電変換された信号電荷を配列方向に転送する第１の転送素子列と、
前記第１の転送素子列により転送される信号電荷を検出する電荷検出部とを有し、
前記第１の転送素子列の最終転送ゲートは、第１の駆動モード時に、前記信号電荷を前記電荷検出部に転送するための駆動パルスが供給され、第２の駆動モード時に、一定電圧が供給される固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、射光を光電変換する光電変換素子を複数有する光電変換素子列を有する固体撮像装置、前記光電変換素子列にて光電変換された電荷を転送する電荷転送装置、及びその駆動方法に関し、例えば高解像度と低解像度の２つの駆動モードを有する固体撮像装置、電荷転送装置及びその駆動方法に関する。
に関する。
【背景技術】
【０００２】
ＣＣＤ撮像デバイスには、感光部と転送部とを１列に並べたリニアＣＣＤがある。このようなリニアＣＣＤは、ＩＴ−ＣＣＤ（interline transfer CCD）の１列のみを取り出した形で、フォトダイオードに光電変換で蓄積された信号電荷をシフトパルスにより一斉にＣＣＤの転送電極に転送すると、順次出力側に転送され、出力回路で電圧に変換されて信号として読み出され、ラインセンサなどとも呼ばれる（例えば、特許文献１参照）。
【０００３】
図１２は、従来のＣＣＤイメージセンサの構成を示す図である。図１２に示すように、ＣＣＤイメージセンサ３００は、入射光を光電変換による信号電子への変換及び電荷蓄積を行う光電変換素子列としてのフォトダイオード３０１が一列に配置されたフォトダイオード列３０２と、フォトダイオード列３０２の配列方向に電荷を転送する電荷転送部であって、フォトダイオード列３０２を挟んで一方側に配置される第１のレジスタ列３１０及び他方側に配置される第２のレジスタ列３２０と、フォトダイオード３０１から第１のレジスタ列３１０へ電荷を転送する第１のトランスファーゲート（電荷移動ゲート）３３０及び第２のレジスタ列３２０へ電荷を転送する第２のトランスファーゲート３４０と、第１のレジスタ列３１０及び第２のレジスタ列３２０により転送された信号電荷を信号電圧に変換する合成電荷出力部（電荷検出部）３５０とを有する。
【０００４】
このＣＣＤイメージセンサ３００においては、各フォトダイオード３０１は１つ置きに、トランスファーゲート３３０又はトランスファーゲート３４０により、蓄積された電荷が読み出される。このとき、フォトダイオード３０１から１つ置き、例えば奇数番目のフォトダイオードから第１のトランスファーゲート３３０により電荷読み出し方向Ｄ１に電荷が読み出されて第１のレジスタ列３１０に転送され、偶数番目のフォトダイオードから第２のトランスファーゲート３４０により電荷読み出し方向Ｄ１とは逆向きの電荷読み出し方向Ｄ２に、電荷が読み出されて第２のレジスタ列３２０に転送される。
【０００５】
そして、第１のレジスタ列３１０、第２のレジスタ列３２０に転送された信号電荷は、２相駆動によりそれぞれ電荷転送方向Ｄ３、Ｄ４に順次転送され、合成電荷出力部３５０で、第１のレジスタ列３１０と第２のレジスタ列３２０の信号電荷を合成し、信号電荷から信号電圧に変換され、出力アンプ３６１を介して出力端子３６２から出力される。
【０００６】
２つのレジスタ、すなわち第１のレジスタ列３１０及び第２のレジスタ列３２０に対して１つの合成電荷出力部３５０しかないため、合成電荷出力部３５０の直前の第１のレジスタ列３１０の最終段のレジスタ、第２のレジスタ列３２０の最終段のレジスタは転送方向Ｄ３、Ｄ４に対して転送ゲートが並ぶ構成になっている。図１３は、合成電荷出力部３５０の直前のレジスタ構成を示す図であって、図１２に示す破線Ｂで示す部分を拡大して示す図である。
【０００７】
図１３に示すように、合成電荷出力部３５０は、駆動パルスよりのロウレベルよりも高く設定された一定電圧が印加されるＯＵＴＰＵＴゲート３５１を有し、その反対面側にリセットパルスが印加されるリセットゲート３５２を介してリセットドレイン３５３が接続されている。ＯＵＴＰＵＴゲート３５１には、第１のレジスタ列３１０、第２のレジスタ列３２０が接続される。第１のレジスタ列３１０、第２のレジスタ列３２０は、複数の転送素子としてのレジスタが列状に配置されてなり、それぞれ転送ゲート（レジスタゲート）を有し、このレジスタゲートに駆動パルスを印加して電荷を転送する。
【０００８】
具体的には、第１のレジスタ列３１０は、ＯＵＴＰＵＴゲート３５１に接続される最終段のレジスタのレジスタゲート（第１のレジスタ最終ゲート）３１１と、この第１のレジスタ最終ゲート３１１に接続される複数のレジスタゲート列（レジスタゲート（１）３１２、３１３、３１４、３１５、・・・）から構成される。同様に、第２のレジスタ列３２０は、ＯＵＴＰＵＴゲート３５１に接続される最終段のレジスタのレジスタゲート（第２のレジスタ最終ゲート）３２１と、この第１のレジスタ最終ゲート３２１に接続される複数のレジスタゲート列（レジスタゲート（２）３２２、３２３、３２４、３２５、・・・）を有する。
【０００９】
ここで、ＣＣＤイメージセンサ３００においては、レジスタゲートに駆動パルスが印加されハイレベルとされた時には電荷蓄積可能状態になり、ロウレベルとされたときには転送状態となる。隣接するレジスタゲートには、互いに逆相の駆動パルスが印加され、したがって、転送状態のレジスタゲートに隣接するレジスタゲートは電荷蓄積可能状態となる。これにより、ロウレベルとされ転送状態とされたレジスタゲートから、隣のハイレベルとされ電荷蓄積可能状態とされたレジスタゲート下へ電荷が転送される。レジスタゲート下にはイオン注入等で蓄積部とバリア部とが設けられており、図１３において矢印Ｄ１１、Ｄ１２で示すように、それぞれ第１のレジスタ列３１０、第２のレジスタ列３２０の転送方向を決定している。
【００１０】
第１のレジスタ列３１０を構成する複数のレジスタゲート（図１３においては、ゲート３１１〜３１５）は、１つ置きに、互いに逆相の駆動パルスを印加するバスライン３１０Ａ又はバスライン３１０Ｂに接続されている。また、第２のレジスタ３２０を構成する複数のレジスタゲートは（図１３においては、ゲート３２１〜３２５）は、１つ置きに互いに逆相の駆動パルスを印加するバスライン３１０Ｃ又はバスライン３１０Ｄに接続されている。第１のレジスタ列３１０においては、バスライン３１０Ａに入力される駆動パルス（クロック）がロウレベルで、バスライン３１０Ｂに入力される駆動パルスがハイレベルのとき、バスライン３１０Ｂに接続された転送ゲート下は蓄積可能状態になり、バスライン３１０Ａに接続された転送ゲート下は転送状態になり、バスライン３１０Ａに接続された転送ゲート下から、バスライン３１０Ｂに接続された、隣の転送ゲート下へ電荷が転送される。そしてバスライン３１０Ａの駆動パルスがハイレベルでバスライン３１０Ｂの駆動パルスがロウレベルになると、バスライン３１０Ａに接続された転送ゲートの下は蓄積可能状態になり、バスライン３１０Ｂに接続された転送ゲートの下は転送状態になり、バスライン３１０Ｂに接続された転送ゲート下からバスライン３１０Ａに接続された隣のゲート下へ電荷が転送される。それと同時に第１のレジスタ最終ゲート３１１から、ＯＵＴＰＵＴゲート３５１を介して合成電荷出力部３５０へ電荷が転送される。合成電荷出力部３５０へ転送された電荷は、電圧へ変換された後、リセットゲート３５２をハイレベルにすることにより、一定電圧を印加したリセットドレイン３５３へ捨てられ、出力信号量が０（リファレンスレベル）のリファレンス出力になる。
【００１１】
次に、このイメージセンサの駆動方法について説明する。まず、通常の高解像度での駆動方法について説明する。図１４は、高解像度モードで駆動する場合の信号波形を示す図であって、図１４（ａ）は、バスライン３１０Ａ、３１０Ｃに入力される駆動パルスφ１、図１４（ｂ）は、バスライン３１０Ｂ、３１０Ｄに入力される駆動パルスφ２、図１４（ｃ）は、リセットゲート３５２に入力されるリセットパルスφＲｓ、図１４（ｄ）は、図１２の出力端子３６２から出力される出力信号φＯＵＴの波形を示す図である。
【００１２】
図１４（ａ）、図１４（ｂ）に示すように、駆動パルスφ１、φ２は、位相が互いに１８０度異なる逆相の同期駆動パルスであり、バスライン３１０Ａ、３１０Ｃと、バスライン３１０Ｂ、３１０Ｄとで駆動パルスφ１、φ２を切り替える毎に、合成電荷出力部３５０に対して、第１のレジスタ列３１０と第２のレジスタ列３２０とから交互に、フォトダイオード３０１から転送された電荷がその配列順に順次転送される。そして、図１４（ｃ）に示すリセットパルスφＲｓにより、電荷が転送された後、次のフォトダイオード３０１の電荷が転送される前にハイレベルにして電荷をリセットし、出力信号φＯＵＴをリファレンスレベルへ戻す。１つの出力信号φＯＵＴの出力期間Ｔ１はバスライン３１０Ａ、３１０Ｃとバスライン３１０Ｂ、３１０Ｄの駆動パルスφ１、φ２の切り替わり後のタイミングｔ３からリセットパルスφＲｓの立ち上がりタイミングｔ４までの期間となり、出力信号０のリファレンス出力期間Ｔ２は、リセットパルスφＲｓの立下りタイミングｔ１から駆動パルスφ１、φ２の切り替わりタイミングｔ２までとなる。なお、駆動パルスの切り替わりタイミングｔ２からタイミングｔ３までの間は、リファレンスレベルから出力レベルになるまでの遅延時間である。ここで、駆動パルスφ２がハイレベルからロウレベルに立ち下がるタイミングで第１のレジスタ３１０から合成電荷出力部３５０に電荷が出力され、駆動パルスφ１がハイレベルからロウレベルに立ち下がるタイミングで第２のレジスタ３２０から合成電荷出力部３５０に電荷が出力される。
【００１３】
このようにＣＣＤイメージセンサ３００においては、フォトダイオード列３０２からの電荷を第１のレジスタ列３１０、第２のレジスタ列３２０の２つのレジスタに交互に振り分けて、合成電荷出力部３５０で纏めることにより、レジスタが１つのときに比して、各々のレジスタの転送速度を半分にすることができる。すなわち、同一周期の駆動パルスでレジスタ列を駆動した場合は、レジスタが１つのときに比して転送速度を倍にすることができる。
【００１４】
次に、低解像度での駆動方法について説明する。例えば、解像度よりもスピードを優先するいわゆるプレビューのような場合においては、高解像度の信号処理には時間がかかるため、解像度を落とす処理を行う。デバイスで解像度を落とすには、フォトダイオードに溜まる電荷を一定間隔毎に間引いたり、隣り合うフォトダイオードの電荷を足し合わせたりする処理が行われる。電荷を足し合わせると、信号電荷量が増えるため、感度及びＳＮ比（信号対ノイズ比）も向上する。隣り合う２つのフォトダイオード３０１の電荷は、第１のレジスタ列３１０と第２のレジスタ列３２０とに振り分けられているため、電荷を足し合わせるには、第１のレジスタ列３１０からの電荷と第２のレジスタ列３２０からの電荷とを足し合わせることにより行う。
【００１５】
図１５は、隣り合う２つのフォトダイオードの信号電荷を足し合わせて低解像を実現する従来の低解像度駆動方法の一例（以下、従来例１という。）を示す図である。ここで、図１５（ａ）は、バスライン３１０Ａ、３１０Ｃに入力される駆動パルスφ１、図１５（ｂ）は、バスライン３１０Ｂ、３１０Ｄに入力される駆動パルスφ２、図１５（ｃ）は、リセットゲート３５２に入力されるリセットパルスφＲｓ、図１５（ｄ）は、図１３の出力端子３６２から出力される出力信号φＯＵＴの波形を示す図である。
【００１６】
図１５に示す従来例１の駆動パルスφ１、φ２は、図１４に示した通常の高解像度駆動におけるバスライン３１０Ａ〜３１０Ｄの駆動パルスと同様であるが、リセットパルスφＲｓを高解像度駆動におけるリセットパルスφＲｓの半分に減らす。すなわち、リセット動作を第１のレジスタ３１０から電荷が転送された後でのみ行うことにより、合成電荷出力部３５０で電荷を足し合わせることができる。
【００１７】
次に、従来の低解像度駆動方法の他の例（以下、従来例２という。）を図１６に示す。ここで、図１６（ａ）は、バスライン３１０Ａ、３１０Ｄに入力される駆動パルスφ１’、図１６（ｂ）は、バスライン３１０Ｂ、３１０Ｃに入力される駆動パルスφ２’、図１６（ｃ）は、リセットゲート３５２に入力されるリセットパルスφＲｓ、図１６（ｄ）は、図１３の出力端子３６２から出力される出力信号φＯＵＴの波形を示す図である。
【００１８】
図１６に示す従来例２においては、駆動入力クロックである駆動パルスφ１’、φ２’は、図１４に示す通常の高解像度駆動におけるバスライン３１０Ａ〜３１０Ｄに対して入力する駆動パルスを変更し、バスライン３１０Ａ、３１０Ｄに駆動パルスφ１’、バスライン３１０Ｂ、３１０Ｃに駆動パルスφ２’を入力する。また、リセットパルスφＲｓも高解像度駆動におけるリセットパルスφＲｓの半分に減らす。このことにより、第２のレジスタ最終ゲート３２１からと第１のレジスタ最終ゲート３１１とから、同時に電荷を合成出力部３５０へ出力させることができ、隣り合うフォトダイオード３０１の信号電荷を足し合わせることができる。
【特許文献１】特開２００１−１５７１１９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、図１５における従来例１の低解像度駆動方法においては、バスライン３１０Ａ〜３１０Ｄの駆動パルスは図１４に示す高解像度と同一であるため、バスライン３１０Ａ、３１０Ｃとバスライン３１０Ｂ、３１０Ｄとを接続し共用することができるものの、電荷が出力されるタイミングは、第１のレジスタ最終ゲート３１１、又は第２のレジスタ最終ゲート３２１に入力されるクロックの立下りであり、第１のレジスタ３１０と第２のレジスタ３２０の最終ゲートに入力される駆動パルスの位相が１８０度ずれる。このため、第１のレジスタ３１０のレジスタ列からの電荷とレジスタ３２０のレジスタ列からの電荷を出力合成部３５０で足し合わせることは、駆動パルスが１８０度ずれた電荷を足し合わせることとなり、バスラインに入力される駆動パルスの半周期分の時間が電荷の足し合わせのために必要になり、この期間を信号出力期間やリファレンス期間に利用することができない。このため、高解像度駆動時に比べて信号出力期間Ｔ１及びリファレンス期間Ｔ２が増加しないため、例えば、駆動パルスφ１、φ２の周波数を上げると信号出力期間Ｔ１及びリファレンス期間Ｔ２が充分とれなくなり、低解像度モードで高速化することができないという問題点がある。
【００２０】
また、図１６における従来例２の低解像度駆動方法においては、第１のレジスタ３１０のレジスタ列と第２のレジスタ３２０のレジスタ列からの電荷は、合成電荷出力部３５０へ同一タイミングで出力されるため、リセットパルスφＲｓを入力することにより、従来例１の上述の問題点である出力期間Ｔ１及びリファレンス期間Ｔ２を長くとることができる。しかしながら、上述した如く、低解像度時におけるバスライン３１０Ｃ、３１０Ｄの駆動パルスは、駆動パルスφ２’、φ１’であり、高解像度駆動時における駆動パルスφ１、φ２と異なるため、バスライン３１０Ａ、３１０Ｃとバスライン３１０Ｂ、３１０Ｄとを接続して共有することができない。したがって、バスライン３１０Ａ〜３１０Ｄをデバイス内で完全に分離しておく必要がある。
【００２１】
すなわち、高解像度モード用と、低解像度モード用とで別々のバスラインを用意する必要が生じてしまう。バスラインはレジスタ端のゲートまで長い距離を配線されており、特に微細化されたレジスタのデバイスにおいて、レジスタ間のバスラインを独立させるという設計上の制約が生じてしまうことは、デバイス構造が複雑になり、チップサイズの小型化等が困難になるという問題点がある。
【００２２】
このように、従来のＣＣＤイメージセンサは、低解像度であっても高解像度であっても駆動パルスに応じて合成電荷出力部３５０に電荷を転送するため、低解像度モードでは信号出力期間Ｔ１及びリファレンス期間Ｔ２を長くとることができなかったり、モード別にバスラインを用意したりする必要が生じてしまうという問題点がある。
【００２３】
本発明は、このような問題点を解決するためになされたものであり、電荷検出部への電荷転送のタイミングを変更することができる固体撮像装置、電荷転送装置及び電荷転送装置の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００２４】
上述した目的を達成するために、本発明に係る電荷転送装置は、複数の光電変換素子からなる第１の光電変換素子列と、前記第１の光電変換素子列にて光電変換された信号電荷を配列方向に転送する第１の転送素子列と、記第１の転送素子列により転送される信号電荷を検出する電荷検出部とを有し、前記第１の転送素子列の最終転送ゲートは、第１の駆動モード時に、前記信号電荷を前記電荷検出部に転送するための駆動パルスが供給され、第２の駆動モード時に、一定電圧が供給されるものである。
【００２５】
本発明においては、転送素子列の最終転送ゲートに、第１の駆動モード時には駆動パルスが印加され、第２の駆動モード時には一定電圧が供給されることで、電荷検出部への電荷転送のタイミングを変更することができる。
【００２６】
また、前記一定電圧は、前記第１の転送素子列の前記最終転送ゲートの前段の転送ゲートが転送状態であるときに前記前段の転送ゲートから前記電荷検出部に向かって電荷を転送するポテンシャル勾配を形成する電圧とすることができ、これにより、第２の駆動モード時には最終転送ゲートの前段の転送ゲートが転送状態であるとき電荷検出部に電荷を転送することができる。
【００２７】
更に、前記第１の光電変換素子列又は前記第１の光電素子列とは異なる第２の光電変換素子列にて光電変換された信号電荷を配列方向に転送する第２の転送素子列を更に有し、前記第１の転送素子列及び前記第２の転送素子列は、前記第１の駆動モード時に、前記電荷検出部に交互に信号電荷を転送するための複数の駆動パルスが供給されるものとすることができ、２相駆動により電荷が転送される。
【００２８】
更にまた、前記電荷検出部は、第１の駆動モード時には、前記第１及び第２の転送素子列から信号電荷が転送される毎に電荷を検出し、前記第２の駆動モード時には、前記第１及び２の転送素子列からそれぞれ転送される信号電荷をまとめて検出することができ、第１の駆動モードと第２の駆動モードとでは異なるタイミングで電荷を検出することができる。
【００２９】
また、前記第１の転送素子列の最終転送ゲートと前記電荷検出部との間、又は前記第１及び前記第２の転送素子列のそれぞれの最終転送ゲートと前記電荷検出部との間に第３の転送素子列を更に有することができる。
【００３０】
本発明にかかる他の電荷転送装置は、複数の光電変換素子からなる第１の光電変換素子列と、前記第１の光電変換素子列にて光電変換された信号電荷を配列方向に転送する第１の転送素子列と、前記第１の転送素子列により転送される信号電荷を検出する電荷検出部と、前記第１の転送素子列の最終転送ゲートに前記信号電荷を前記電荷検出部に転送するための駆動パルス又は一定電圧を供給する制御回路を有するものである。
【００３１】
本発明においては、第１の転送素子列の最終転送ゲートに駆動パルスか、又は一定電圧を供給する制御回路を有するため、電荷検出部への電荷転送のタイミングを変更することができる。
【００３２】
また、前記制御回路は、定電圧源と、スイッチとを有し、前記スイッチは駆動モードを切り替える駆動モード信号に基づき前記第１の転送素子列に前記駆動パルスを供給する駆動パルス信号線及び前記定電圧源のいずれか一方と前記第１の転送素子列の前記最終転送ゲートとを接続することができる。
【００３３】
更に、前記一定電圧は、前記第１の転送素子列の前記最終転送ゲートの前段の転送ゲートが転送状態であるときに前記前段の転送ゲートから前記電荷検出部に向かって電荷を転送するポテンシャル勾配を形成する電圧とすることができ、これにより、制御回路により前段の転送ゲートが転送状態であるとき電荷検出部に電荷を転送することができる。
【００３４】
本発明にかかる電荷転送装置の駆動方法は、複数の光電変換素子からなる第１の光電変換素子列と、前記第１の光電変換素子列にて光電変換された信号電荷を配列方向に転送する第１の転送素子列と、前記第１の転送素子列により転送される信号電荷を検出する電荷検出部とを有する電荷転送装置の駆動方法において、第１の駆動モード時には、前記第１の転送素子列の最終転送ゲートに前記信号電荷を前記電荷検出部に転送するための駆動パルスを供給し、第２の駆動モード時には、前記第１の転送素子列の前記最終転送ゲートの前段の転送ゲートが転送状態であるときに前記前段の転送ゲートから前記電荷検出部に向かって電荷を転送するポテンシャル勾配を形成するものである。
【００３５】
本発明においては、第２の駆動モードにおいては前段の転送ゲートから前記電荷検出部に向かって電荷を転送するポテンシャル勾配を形成することで、最終転送ゲートの前段の転送ゲートが転送状態であるとき当該前段の転送ゲートから電荷検出部に電荷を転送することができる。
【００３６】
本発明にかかる固体撮像装置は、複数の光電変換素子からなる第１の光電変換素子列と、前記第１の光電変換素子列にて光電変換された信号電荷を配列方向に転送する第１の転送素子列と、前記第１の転送素子列により転送される信号電荷を検出する電荷検出部とを有し、前記第１の転送素子列の最終転送ゲートは、第１の駆動モード時に、前記信号電荷を前記電荷検出部に転送するための駆動パルスが供給され、第２の駆動モード時に、一定電圧が供給されるものである。
【発明の効果】
【００３７】
本発明によれば、電荷検出部への電荷転送のタイミングを変更することができるため、例えば、モード別のバスラインを不要として構造を簡略化すると共に複数の電荷をまとめて検出するモード時にも信号出力期間及びリファレンス期間を長くとることができる。
【発明を実施するための最良の形態】
【００３８】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。この実施の形態は、本発明を、１次元ＣＣＤ型固体撮像装置の電荷検出部を２列以上のレジスタで共用するものであって、低解像度モードにおいても高速化が可能でかつ装置を小型化できるイメージセンサ及びその駆動方法に適用したものである。
【００３９】
発明の実施の形態１．  
図１は、ＣＣＤイメージセンサの構成を示す図である。図１に示すように、ＣＣＤイメージセンサ１００は、入射光を光電変換による信号電子への変換及び電荷蓄積を行う光電変換素子としてのフォトダイオード１０１が一列に配置された光電変換素子列としてのフォトダイオード列１０２と、フォトダイオード列１０２の配列方向に電荷を転送する電荷転送部であって、フォトダイオード列１０２を挟んで一方側に配置される第２の転送素子列としての第１のレジスタ列１１０及び他方側に配置される第１の転送素子列としての第２のレジスタ列１２０と、フォトダイオード１０１から第１のレジスタ列１１０へ電荷を転送する第１のトランスファーゲート（電荷移動ゲート）１３０及び第２のレジスタ列１２０へ電荷を転送する第２のトランスファーゲート１４０と、第１のレジスタ列１１０及び第２のレジスタ列１２０により転送された信号電荷を信号電圧に変換する合成電荷出力部（電荷検出部）１５０とを有する。
【００４０】
このＣＣＤイメージセンサ１００においては、各フォトダイオード１０１は１つ置きに、トランスファーゲート１３０又はトランスファーゲート１４０により、蓄積された電荷が読み出される。このとき、フォトダイオード１０１から１つ置き、例えば奇数番目のフォトダイオード群から第１のトランスファーゲート１３０により電荷読み出し方向Ｄ１に電荷が読み出されて第１のレジスタ列１１０に転送され、偶数番目のフォトダイオード群から第２のトランスファーゲート１４０により電荷読み出し方向Ｄ１とは逆向きの電荷読み出し方向Ｄ２に、電荷が読み出されて第２のレジスタ列１２０に転送される。
【００４１】
そして、第１のレジスタ列１１０、第２のレジスタ列１２０に転送された信号電荷は、２相駆動によりそれぞれ電荷転送方向Ｄ３、Ｄ４に順次転送され、合成電荷出力部１５０で、第１のレジスタ列１１０と第２のレジスタ列１２０の信号電荷を合成し、信号電荷から信号電圧に変換され、出力アンプ１６１を介して出力端子１６２から出力される。
【００４２】
２つのレジスタ、すなわち第１のレジスタ列１１０及び第２のレジスタ列１２０に対して１つの合成電荷出力部１５０しかないため、合成電荷出力部１５０の直前の第１のレジスタ列１１０の最終段のレジスタ、第２のレジスタ列１２０の最終段のレジスタは転送方向Ｄ３、Ｄ４に対して転送ゲートが並ぶ構成になっている。図２は、合成電荷出力部１５０の直前のレジスタ構成を示す図であって、図１に示す破線Ａで示す部分を拡大して示す図である。
【００４３】
図２に示すように、合成電荷出力部１５０は、第１のレジスタ列１１０及び第２のレジスタ列１２０と接続される側に、駆動パルスのロウレベルよりも高く設定された一定電圧が印加されたＯＵＴＰＵＴゲート１５１を有し、その反対面側にリセットパルスが印加されるリセットゲート１５２を介してリセットドレイン１５３が接続されている。ＯＵＴＰＵＴゲート１５１には、第１のレジスタ列１１０、第２のレジスタ列１２０が接続される。第１のレジスタ列１１０、第２のレジスタ列１２０は、複数の転送素子としてのレジスタが列状に配置されてなり、それぞれ転送ゲート（レジスタゲート）を有し、このレジスタゲートに駆動パルスを印加して電荷を転送する。
【００４４】
具体的には、第１のレジスタ列１１０は、ＯＵＴＰＵＴゲート１５１に接続される最終段のレジスタのレジスタゲート（第１のレジスタ最終ゲート）１１１と、この第１のレジスタ最終ゲート１１１に接続される複数のレジスタゲート列（レジスタゲート（１）１１２、１１３、１１４、１１５、・・・）から構成される。同様に、第２のレジスタ列１２０は、ＯＵＴＰＵＴゲート１５１に接続される最終段のレジスタのレジスタゲート（第２のレジスタ最終ゲート）１２１と、この第１のレジスタ最終ゲート１２１に接続される複数のレジスタゲート列（レジスタゲート（２）１２２、１２３、１２４、１２５、・・・）を有する。
【００４５】
ここで、ＣＣＤイメージセンサ１００においては、レジスタゲートに駆動パルスが印加されハイレベルとされた時には電荷蓄積可能状態になり、ロウレベルとされたときには転送状態となる。隣接するレジスタゲートには、互いに逆相の駆動パルスが印加され、したがって、転送状態のレジスタゲートに隣接するレジスタゲートは電荷蓄積可能状態となる。これにより、ロウレベルとされ転送状態とされたレジスタゲートから、隣のハイレベルとされ電荷蓄積可能状態とされたレジスタゲート下へ電荷が転送される。レジスタゲート下にはイオン注入等で蓄積部とバリア部とが設けられており、図２において矢印Ｄ３、Ｄ４で示すように、それぞれ第１のレジスタ列１１０、第２のレジスタ列１２０の転送方向を決定している。
【００４６】
第１のレジスタ列１１０を構成する複数のレジスタゲート（図２においては、ゲート１１１〜１１５）は、１つ置きに、互いに逆相の駆動パルスを印加するバスライン１１０Ａ又はバスライン１１０Ｂに接続されている。また、第２のレジスタ列１２０を構成する複数のレジスタゲートのうちレジスタゲート１２１を除くレジスタゲートは（図２においては、ゲート１２２〜１２５）は、１つ置きに互いに逆相の駆動パルスを印加するバスライン１１０Ｃ又はバスライン１１０Ｄに接続されている。ここで、第２のレジスタ列のレジスタゲート１２１は接続線１７０を介して駆動パルスが印加される。
【００４７】
第１のレジスタ列１１０においては、バスライン１１０Ａに入力される駆動パルス（クロック）がロウレベルで、バスライン１１０Ｂに入力される駆動パルスがハイレベルのとき、バスライン１１０Ｂに接続された転送ゲート下は蓄積可能状態になり、バスライン１１０Ａに接続された転送ゲート下は転送状態になり、バスライン１１０Ａに接続された転送状態の転送ゲート下から、バスライン１１０Ｂに接続された蓄積可能状態であって当該転送状態の転送ゲートに隣接する転送ゲート下へ電荷が転送される。そしてバスライン１１０Ａの駆動パルスがハイレベルでバスライン１１０Ｂの駆動パルスがロウレベルになると、バスライン１１０Ａに接続された転送ゲートの下は蓄積可能状態になり、バスライン１１０Ｂに接続された転送ゲートの下は転送状態になり、バスライン１１０Ｂに接続された転送状態の転送ゲート下からバスライン１１０Ａに接続された、当該転送状態の転送ゲートに隣接する転送ゲート、すなわち蓄積可能状態の転送ゲート下へ電荷が転送される。それと同時に、第１のレジスタ最終ゲート１１１から、ＯＵＴＰＵＴゲート１５１を介して合成電荷出力部１５０へ電荷が転送される。合成電荷出力部１５０へ転送された電荷は、電圧へ変換された後、リセットゲート１５２をハイレベルにすることにより、一定電圧を印加したリセットドレイン１５３へ捨てられ、出力信号量が０（リファレンスレベル）のリファレンス出力になる。
【００４８】
次に、本実施の形態におけるイメージセンサの駆動方法について説明する。先ず、第１の駆動モードとしての高解像度モードでの駆動方法について説明する。高解像度モードにおいては、レジスタゲート１２１は接続線１７０を介してバスライン１１０Ｃに接続される以外は、図１３に示した通常の高解像度モードでの駆動方法と同様である。図３は、高解像度モードで駆動する場合の信号波形を示す図であって、図３（ａ）は、バスライン１１０Ａ、１１０Ｃに入力される駆動パルスφ１、図３（ｂ）は、バスライン１１０Ｂ、１１０Ｄに入力される駆動パルスφ２、図３（ｃ）は、リセットゲート１５２に入力されるリセットパルスφＲｓ、図３（ｄ）は、図１の出力端子１６２から出力される出力信号φＯＵＴの波形を示す図である。
【００４９】
図３（ａ）、図３（ｂ）に示すように、駆動パルスφ１、φ２は、位相が互いに１８０度異なる逆相の同期駆動パルスであり、バスライン１１０Ａ、１１０Ｃと、バスライン１１０Ｂ、１１０Ｄとで駆動パルスφ１、φ２を切り替える毎に、合成電荷出力部１５０に対して、第１のレジスタ列１１０と第２のレジスタ列１２０とから交互に、フォトダイオード１０１の配列順の電荷が順次転送される。図３（ｃ）に示すリセットパルスφＲｓにより、電荷が転送された後、次のフォトダイオード１０１の電荷が転送される前にハイレベルにして電荷をリセットし、出力信号φＯＵＴをリファレンスレベルへ戻す。１つの出力信号φＯＵＴの出力期間Ｔ１はバスライン１１０Ａ、１１０Ｃとバスライン１１０Ｂ、１１０Ｄの駆動パルスφ１、φ２の切り替わり後のタイミングｔ３からリセットパルスφＲｓの立ち上がりタイミングｔ４までの期間となり、出力信号０のリファレンス出力期間Ｔ２は、リセットパルスφＲｓの立下りタイミングｔ１から駆動パルスφ１、φ２の切り替わりタイミングｔ２までとなる。なお、駆動パルスの切り替わりタイミングｔ２からタイミングｔ３までの間は、リファレンスレベルから出力レベルになるまでの遅延時間である。ここで、駆動パルスφ２がハイレベルからロウレベルに立ち下がるタイミングで第１のレジスタ列１１０から電荷が出力され、駆動パルスφ１がハイレベルからロウレベルに立ち下がるタイミングで第２のレジスタ列１２０から電荷が出力される。
【００５０】
このようにＣＣＤイメージセンサ１００においては、フォトダイオード列１０２からの電荷を第１のレジスタ列１１０、第２のレジスタ列１２０の２つのレジスタに交互に振り分けて、合成電荷出力部１５０で纏めることにより、レジスタが１つのときに比して、各々のレジスタの転送速度を半分にすることができる。すなわち、同一周期の駆動パルスでレジスタ列を駆動した場合は、レジスタが１つのときに比して転送速度を倍にすることができる。
【００５１】
次に、第２の駆動モードとしての低解像度モードでの駆動方法について説明する。ここで、本実施の形態におけるイメージセンサ１は、第２の駆動モードとしての低解像度モード時においては、２つのレジスタ列１１０、１２０の最終段に配置される最終ゲート１１１、１２１のいずれか一方の最終ゲートがＬＯＷのとき、他方の最終ゲートの前段のレジスタゲート、すなわち、レジスタゲート（１）１１２又はレジスタゲート（２）１２２から合成電荷出力部１５０にかけて、合成電荷出力部１５０に向かう方向に電荷を転送するポテンシャル勾配が形成されたものとなる。
【００５２】
このため、ポテンシャル勾配を形成する側の最終ゲートを、低解像度モードのときにはバスラインから切り離し、一定電位とする。ここでは、第２のレジスタ列１２０における第２のレジスタ最終ゲート１２１が、低解像度モードのときには、第２の配線としての接続線１７０により定電圧源に接続されて、第１の配線としてのバスライン１１０Ｃから切り離されている例を示す。なお、第１のレジスタの最終ゲート１１１をバスライン１１０Ｂから切り離して定電圧源に接続するようにしてもよいことは勿論である。この定電圧源は、バスライン１１０Ａ〜１１０Ｄに入力する駆動パルスのＨｉｇｈ電圧とＬｏｗ電圧の間に設定することができる。ここで上述したように、イメージセンサ１００は、高解像度モードのときは、第２のレジスタ最終ゲート１２１は、バスライン１１０Ｃに接続される。なお、第２のレジスタ最終ゲート１２１をバスライン１１０Ｃに接続せず、バスライン１１０Ｃと同一の駆動パルスが入力されるように構成してもよい。
【００５３】
このように構成された本実施の形態におけるイメージセンサは、第１のレジスタを構成する第１のレジスタ列からの電荷と、第２のレジスタ列１２０を構成する第２のレジスタ列からの電荷を足し合わせて低解像度を実現する場合、第２のレジスタ列の最終ゲート１２１のみをバスライン１１０Ｃから切り離して電位を固定してポテンシャル勾配を形成し、ＯＵＴＰＵＴゲート１５１と同等の働きをさせることにより、第１のレジスタ列１１０及び第２のレジスタ列１２０からの電荷を同一タイミングで合成電荷出力部１５０へ出力させることができる。このため、バスライン１１０Ａ〜１１０Ｄの駆動パルスを図３に示す高解像度駆動用の駆動パルスから変更する必要がなくなり、バスライン１１０Ａ、１１０Ｃとバスライン１１０Ｂ、１１０Ｄとを接続して共用することができる。すなわち、低解像度モードと高解像度モードとで、逆相の駆動パルスを入力するバスラインを変更する必要がなく、バスラインを共通化することができ、構造を簡略化して小型化を図ることができる。
【００５４】
更に、第２のレジスタ列１２０の第２のレジスタ最終ゲート１２１に、第２のレジスタ最終ゲート１２１の前段のレジスタゲート（２）１２２からＯＵＴＰＵＴゲート１５１に向かって電荷を転送するポテンシャル勾配が形成されるような一定電圧を印加することにより、第１のレジスタ列１１０の第１のレジスタ最終ゲート１１１と、第２のレジスタ列１２０のレジスタゲート（２）１２２とから同時に電荷を転送することができ、これにより、出力期間Ｔ１及びリファレンス期間Ｔ２を長くとることができるため、高速化することができる。
【００５５】
以下、本実施の形態について更に詳細に説明する。図４は、本実施の形態における低解像度モードで駆動する場合の信号波形を示す図であって、図４（ａ）は、バスライン１１０Ａ、１１０Ｃに入力される駆動パルスφ１、図４（ｂ）は、バスライン１１０Ｂ、１１０Ｄに入力される駆動パルスφ２、図４（ｃ）は、第２のレジスタ最終ゲート１２１の固定電位レベルＶｃ、図４（ｄ）は、リセットゲート１５２に入力されるリセットパルスφＲｓ、図４（ｅ）は、図１の出力端子１６２から出力される出力信号φＯＵＴの波形を示す図である。
【００５６】
バスライン１１０Ａ〜１１０Ｄに入力する駆動パルスφ１、φ２は、図３に示した高解像度モードにおける駆動パルスφ１、φ２と同様、図４（ａ）に示すように、バスライン１１０Ａ、１１０Ｃに駆動パルスφ１を供給し、図４（ｂ）に示すように、バスライン１１０Ｂ、１１０Ｄに駆動パルスφ１の逆相の駆動パルスφ２を供給する。一方、図４（ｄ）に示すように、リセットパルスφＲｓを高解像度モードに比べて倍の周期とし、パルス数を高解像度駆動におけるリセットパルスφＲｓの半分に減らす。このとき、第２のレジスタ最終ゲート１２１は、駆動パルスφ１、φ２のロウレベル以上であって、ＯＵＴＰＵＴゲート１５１に印加された固定電位以下の電位である固定電位レベルＶｃとされる。
【００５７】
このように構成することで、バスライン１１０Ａ〜１１０Ｄに入力される駆動パルスφ１、φ２は、高解像度モードにおけるバスライン１１０Ａ〜Ｄへの駆動パルスと同一であるため、バスライン１１０Ａ、１１０Ｃとバスライン１１０Ｂ、１１０Ｄとを接続し共用することができる。また、第１のレジスタ列１１０においては駆動パルスφ２の立下りで最終段の第１のレジスタ最終ゲート１１１から合成電荷出力部１５０に電荷が出力される。このとき、第２のレジスタ列１２０においては、最終段の第２のレジスタ最終ゲート１２１がＯＵＴＰＵＴゲート１５１より低い定電位源に接続されているため、レジスタゲート（２）１２２から最終段の第２のレジスタ最終ゲート１２１に電荷が転送され、更に第２のレジスタ最終ゲート１２１から合成電荷出力部１５０に電荷が出力されることになる。
【００５８】
すなわち、第１のレジスタ列１１０と第２のレジスタ列１２０からの電荷は、上述の従来例１では異なるタイミングで出力され、よって出力期間Ｔ１が半周期分短くなっていたのに対し、本実施の形態においては、第２のレジスタ列１２０から電荷検出部への電荷転送のタイミングを変更し、第１のレジスタ列１１０から合成電荷出力部１５０へ出力されるタイミングと、第２のレジスタ列１２０から合成電荷出力部１５０に電荷が転送されるタイミングとを同一とすることができるため、駆動パルスφ２の立ち上がりと同時にリセットパルスφＲｓを入力することができ、出力期間Ｔ１及びリファレンス期間Ｔ２を増加させることができる。
【００５９】
このように、最終ゲートのいずれか一方を定電位源に接続してバスラインと切り離し、該バスラインと切り離された最終ゲートに定電圧源と接続することにより、低解像度モードのときにおいても、高解像度モードのときと同一の駆動パルスをバスラインに入力することができる。そして、低解像度モードにてバスラインと切り離された最終ゲートは、ＯＵＴＰＵＴゲート１５１と同等に働くため、最終ゲートのひとつ前段のゲートに入力するバスラインのクロックの立下りに同期して電荷が転送される。
【００６０】
図５は、低解像度モード時における各ゲート下のポテンシャルを示す模式図である。図５に示すように、低解像度モードにおいては、合成電荷出力部１５０のポテンシャルＰ＿１５０より、ＯＵＴＰＵＴゲート１５１の下のポテンシャルＰ＿１５１の方が高く、更にこのポテンシャルＰ＿１５１より、定電位源に接続された第２のレジスタ最終ゲート１２１のゲート下のポテンシャルＰ＿１２１（Ｃ）の方が高く、更にこのポテンシャルＰ＿１２１（Ｃ）より、第２のレジスタ最終ゲート１２１の１つ前段のレジスタゲートであるレジスタゲート（２）１２２がＬｏｗのとき（転送状態）のポテンシャルＰ＿１２２（Ｌ）の方が高くなる。一方、上記レジスタゲート（２）１２２がＨｉｇｈのとき（電荷蓄積可能状態）のポテンシャルＰ＿１２２（Ｈ）はＯＵＴＰＵＴゲート１５１の下のポテンシャルＰ＿１５１より低くなる。
【００６１】
図５に示すように、第２のレジスタ最終ゲート１２１の前段のレジスタゲート（２）１２２がＬｏｗのとき、すなわちバスライン１１０ＤがＬｏｗのとき、レジスタゲート（２）１２２のポテンシャルＰ＿１２２（Ｌ）から合成電荷出力部１５０のポテンシャルＰ＿１５０にかけて、第２のレジスタ最終ゲート１２１の前段のレジスタゲート（２）１２２から合成電荷出力部１５０に向かう方向に電荷が転送されるポテンシャルの勾配が形成される。このため、第２のレジスタ列１２０から合成電荷出力部１５０へ電荷が出力されるタイミングを、レジスタゲート（２）１２２に入力される駆動パルスφ２の立下り、すなわち、バスライン１１０Ｄに入力される駆動パルスφ２の立下りに同期させることができる。このように、第２のレジスタ最終ゲート１２１の前段のレジスタゲート（２）１２２はもう一方の最終ゲートである第１のレジスタ最終ゲート１１１、すなわちバスライン１１０Ｂに入力される駆動パルスφ２と同位相の駆動パルスが入力されているため、第１のレジスタ列１１０からの電荷が出力されるタイミングと第２のレジスタ列１２０からの電荷が出力されるタイミングとを同じにすることができる。
【００６２】
これにより、低解像度モードにおいては、第１のレジスタ列１１０と第２のレジスタ列１２０とから合成電荷出力部１５０に同一タイミングで電荷を合流させることができ、駆動パルスのパルス幅とほぼ同期間の出力期間Ｔ１を得ることができ、また、駆動パルス幅からリセットパルス幅を除いた期間をリファレンス期間Ｔ２とすることができ、低解像度モードであっても出力期間Ｔ１、リファレンス期間Ｔ２を長くとることができる。したがって、駆動パルスの周波数を上げて高速化することができる。また、高解像度モード、低解像モードのいずれにおいても、バスライン１１０Ａ、１１０Ｃには同相の駆動パルスを入力し、バスライン１１０Ｂ、１１０Ｄには逆相の駆動パルスを入力すればよく、したがって、後述する如く、バスライン１１０Ａ、１１０Ｃを１つのバスラインに共通化し、バスライン１１０Ｂ、１１０Ｄを１つのバスラインに共通化することができる。これにより、低解像度モードを設けても装置が大型化することがない。
【００６３】
発明の実施の形態２．  
次に、本発明の実施の形態２について説明する。図６は、本実施の形態におけるイメージセンサの要部を示す図である。なお、図６に示す本実施の形態２及び後述する図９に示す実施の形態３において、図２に示す実施の形態１と同一構成要素には同一の符号を付してその詳細な説明は省略する。
【００６４】
本実施の形態においては、一方の最終ゲートを低解像度モード時には定電位とし、高解像度モード時には、他のゲートと同様の駆動パルスを入力させるため、トランジスタスイッチを使用し、最終ゲートへの信号の切り替えを行うものである。
【００６５】
図６に示すように、従来例２においては、４本存在したバスライン１１０Ａ〜１１０Ｄのうち、バスライン１１０Ａとバスライン１１０Ｃとを接続し、バスライン１１０Ｂとバスライン１１０Ｄとを接続することで、バスラインを共用化し、バスライン１１０Ａ、１１０Ｂの２本に減らしている。このようにバスラインを共用化して減らすことにより、デバイス構造を簡略化することができる。
【００６６】
また、本実施の形態においては、第２のレジスタ最終ゲート１２１に接続された接続線１７０に接続されたスイッチ回路１８０と、スイッチ回路に接続された定電圧回路１９０とを有する。
【００６７】
スイッチ回路１８０は、解像度切り替えセレクタ信号入力端子１８１を介してモード切替信号としてのセレクタ信号が入力されるスイッチ１８２及びインバータ１８３と、インバータ１８３を介してセレクタ信号の反転信号が入力されるスイッチ１８４とを有する。そして、スイッチ１８２の一方は定電圧回路１９０と接続され、他方がスイッチ１８４と接続される。また、スイッチ１８４の他方がバスライン１１０Ａと接続される。そして、スイッチ１８２とスイッチ１８４との間のノードに第２レジスタ最終ゲート１２１の接続線１７０が接続され、セレクタ信号により、第２のレジスタ最終ゲート１２１がバスライン１１０又は定電圧回路１９０に接続されるよう構成されている。すなわち、このスイッチ回路１８０においては、トランジスタスイッチ１８２のスイッチゲートに解像度切り替え信号をそのまま入力し、もう一方のトランジスタスイッチ１８４のスイッチゲートに解像度切り替えセレクタ入力信号をインバータ１８３により反転させた信号を入力するよう構成される。
【００６８】
定電圧回路１９０は、例えば２つのトランジスタ１９１、１９２から構成することができ、バスライン１１０Ａ、１１０Ｂに入力される駆動パルスのロウレベルとハイレベルの中間の電位とされる。
【００６９】
第２のレジスタ最終ゲート１２１は、高解像度モード時においては、上述の実施の形態１では図２に示すバスライン１１０Ｃに接続されて駆動パルスφ１が入力される。ここで、本実施の形態においては、バスライン１１０Ｃのバスライン１１０Ａへの共用化を図っているため、高解像度モード時にはバスライン１１０Ａに接続される。一方、低解像度モードにおいてはバスライン１１０Ａと切り離され定電位とし、上述したポテンシャル勾配を形成するため、定電圧回路１９０に接続される。
【００７０】
本実施の形態における高解像度モード時の駆動波形を図７に示し、低解像度モード時の入力クロックを図８に示す。解像度切り替えセレクタ信号φＳを例えば高解像度モードのときロウレベルにし、スイッチ１８４をオン、スイッチ１８２をオフにし、第２のレジスタ最終ゲート１２１を、接続線１７０を介してバスライン１１０Ａに接続する。一方、低解像度モードのときは、解像度切り替えセレクタ信号φＳをハイレベルにし、スイッチ１８２をオン、スイッチ１８４をオフにし、第２のレジスタ最終ゲート１２１を、接続線１７０を介して定電圧回路１９０に接続する。また、低解像度モードのときは、上述したように、リセットパルスφＲｓは、パルス数を高解像度モードのときの半数とする。
【００７１】
このように解像度切り替えセレクタ信号φＳにより、第２のレジスタ最終ゲート１２１に対し、駆動パルスを入力するか、定電圧とするかを容易に切り替えることができるため、解像度切り替えセレクタ信号φＳとリセットパルスφＲｓの入力を変更するだけで解像度を容易に切り替えることができる。
【００７２】
発明の実施の形態３．  
次に、本発明の実施の形態３について説明する。本実施の形態は、第１のレジスタ列と第２のレジスタ列から第３のレジスタ列に電荷を転送する構成となっている。図９は、本実施の形態におけるイメージセンサの要部を示す図である。
【００７３】
図９に示すように、第１のレジスタ最終ゲート１１１及び第２のレジスタ最終ゲート１２１がＯＵＴＰＵＴゲート１５１に接続されている点、第１のレジスタにおける最終ゲート１１１を含む例えば偶数番目に配置されるレジスタ群がバスライン１１０Ｂに接続され、第２のレジスタにおける最終ゲートを含む例えば奇数番目のレジスタ群がバスライン１１０Ａに接続されている点、第１のレジスタにおいてバスライン１１０Ｂに接続されていないレジスタ群がバスライン１１０Ａに共通に接続され、第２のレジスタにおいてバスライン１１０Ａに接続されていないレジスタ群がバスライン１１０Ｂに共通に接続されている点、第２のレジスタ最終ゲート１２１が接続線１７０を介して解像度切り替え信号φＳによりバスライン１１０Ａ又は定電圧回路１９０に接続される点は、実施の形態２と同様である。
【００７４】
ここで、本実施の形態におけるＯＵＴＰＵＴゲート１５１は、第３のレジスタ列２００の一端側に接続され、第３のレジスタ列２００の他端側はＯＵＴＰＵＴゲート２１１を介してリセットゲート２１３を有する電荷検出部２１２に接続される。第３のレジスタ列２００は、例えば第３のレジスタゲート２０１〜２０４からなり、レジスタゲート２０１、２０３がバスライン１１０Ｅに接続され、レジスタゲート２０２、２０４がバスライン１１０Ｆに接続される。
【００７５】
このような、第１のレジスタ列と第２のレジスタ列とから第３のレジスタ列２００へ電荷を転送する構造においても、実施の形態２と同様の構成として電荷の足あわせを行うことができる。本実施の形態における高解像度モード時の駆動波形を図１０に示し、低解像度モード時の入力クロックを図１１に示す。
【００７６】
図１０に示すように、解像度切り替えセレクタ信号φＳにより第２のレジスタ最終ゲート１２１をバスライン１１０Ａに接続することで高解像度の出力が得られる。図１０に示すように、第３のレジスタ列２００は、第１のレジスタ列１１０及び第２のレジスタ列１２０にて転送された電荷が順次入力されるため、第１のレジスタ列１１０及び第２のレジスタ列１２０の倍の転送速度とするため、バスライン１１０Ｅに入力される駆動パルスφ４、１１０Ｆに入力される駆動パルスφ３は、バスライン１１０Ａ、１１０Ｂに入力される駆動パルスの倍の周波数となる。
【００７７】
また、第１のレジスタ列１１０と第２のレジスタ列１２０とから第３のレジスタ列２００へ電荷が転送されるときには、バスライン１１０Ｆがハイレベルの必要があり、ＯＵＴＰＵＴゲート１５１に接続される第３のレジスタゲート２０４は合成電荷出力部として機能し、これを電荷蓄積可能状態とする必要がある。このため、バスライン１１０Ｂの立下りのタイミングよりバスライン１１０Ｆの立ち上がりのタイミングの方が遅くなっている。
【００７８】
また、図１１に示すように、解像度切り替えセレクタ信号φＳにより第２のレジスタ最終ゲート１２１を定電圧回路１９０に接続し、リセットパルスφＲｓの周期を倍にすることで、低解像度の出力を得ることができる。高解像度モードと同様、第１のレジスタ列１１０と第２のレジスタ列１２０とから第３のレジスタ列２００へ電荷が転送されるときには、バスライン１１０Ｆがハイレベルの必要があり、このため、バスライン１１０Ｂの立下りのタイミングよりバスライン１１０Ｆの立ち上がりのタイミングをずらす必要がある。第２のレジスタ列１２０のレジスタ最終ゲート１２１の前段のレジスタゲート（２）１２２から第３のレジスタゲート２０４にかけてポテンシャル勾配を形成し、第１のレジスタ列１１０のレジスタ最終ゲート１１１からの電荷転送と、上記前段のレジスタゲート（２）１２２からの電荷転送とを同一タイミングにできる。すなわち、第１のレジスタ列１１０と第２のレジスタ列１２０とから第３のレジスタゲート２０４に同一タイミングで電荷を合流させることができ、第３のレジスタのバスライン１１０Ｅ、１１０Ｆのパルス波形の周期は高解像度モードの倍で且つデューティを変えずにデューティ５０％のパルス波形とすることができる。
【００７９】
本実施の形態においても、実施の形態２と同様の効果を奏し、低解像度モードとしても出力期間Ｔ１及びリファレンス期間Ｔ２を充分長くとることができるため、低解像度モードでの高速化が可能になると共に、高解像度と低解像度とで駆動パルスを入力するバスラインを共用化することができ、共用化によりバスラインを減らしてデバイス構造を簡略化することができる。
【００８０】
なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。上述の実施の形態においては、イメージセンサを、一列に配置されたフォトダイオード列１０２にて光電変換された電荷を１つ置きに第１のレジスタ列１１０又は第２のレジスタ列１２０にて転送する構成、すなわち、１列の光電変換素子列に対して２列の電荷転送部を有する構成として説明したが、２以上の電荷転送部から転送された電荷を電荷検出部１５０にて合流させるものであれば同様に適用することができる。例えば、上述の第１のレジスタ１１０、第２のレジスタ１２０は、それぞれ別のフォトダイオード列にて光電変換された電荷を転送するように構成してもよい。
【００８１】
また、上述の実施の形態においては、第１のレジスタ列及び第２のレジスタ列からなる１対のレジスタ列により電荷を転送するものとしたが、１又は３つ以上のレジスタ列を有するものとしてもよい。また、一のレジスタ列とした場合、最終ゲートに駆動パルスではなく一定電圧を印加すれば、本来の電荷転送のタイミングとは異なるタイミングで電荷を転送することができる。
【図面の簡単な説明】
【００８２】
【図１】本発明の実施の形態１にかかるＣＣＤイメージセンサの構成を示す図である。
【図２】本発明の実施の形態１にかかるＣＣＤイメージセンサの合成電荷出力部の直前のレジスタ構成を示す図であって、図１に示す破線Ａで示す部分を拡大して示す図である。
【図３】本発明の実施の形態１にかかるＣＣＤイメージセンサの高解像度モードで駆動する場合の信号波形を示す図であって、（ａ）は、バスライン１１０Ａ、１１０Ｂに入力される駆動パルスφ１、（ｂ）は、バスライン１１０Ｃ、１１０Ｄに入力される駆動パルスφ２、（ｃ）は、第２のレジスタ最終ゲート１２１の固定電位レベル、（ｄ）は、リセットゲート１５２に入力されるリセットパルスφＲｓ、（ｅ）は、出力端子１６２から出力される出力信号φＯＵＴの波形を示す図である。
【図４】本発明の実施の形態１にかかるＣＣＤイメージセンサの低解像度モードで駆動する場合の信号波形を示す図であって、（ａ）は、バスライン１１０Ａ、１１０Ｃに入力される駆動パルスφ１、（ｂ）は、バスライン１１０Ｂ、１１０Ｄに入力される駆動パルスφ２、（ｃ）は、リセットゲート１５２に入力されるリセットパルスφＲｓ、（ｄ）は、図４の出力端子１６２から出力される出力信号φＯＵＴの波形を示す図である。
【図５】本発明の実施の形態１にかかるＣＣＤイメージセンサの低解像度モード時における各ゲート下のポテンシャルを示す模式図である。
【図６】本発明の実施の形態２にかかるＣＣＤイメージセンサの要部を示す図である。
【図７】本発明の実施の形態２にかかるＣＣＤイメージセンサの高解像度モード時の駆動波形を示す図である。
【図８】本発明の実施の形態２にかかるＣＣＤイメージセンサの低解像度モード時の駆動波形を示す図である。
【図９】本発明の実施の形態３にかかるＣＣＤイメージセンサの要部を示す図である。
【図１０】本発明の実施の形態３にかかるＣＣＤイメージセンサの高解像度モード時の駆動波形を示す図である。
【図１１】本発明の実施の形態３にかかるＣＣＤイメージセンサの低解像度モード時の駆動波形を示す図である。
【図１２】従来のＣＣＤイメージセンサの構成を示す図である。
【図１３】従来のＣＣＤイメージセンサの直前のレジスタ構成を示す図であって、図１２に示す破線Ａで示す部分を拡大して示す図である。
【図１４】従来のＣＣＤイメージセンサの高解像度モードで駆動する場合の信号波形を示す図であって、（ａ）は、バスライン３０Ａ、３１０Ｂに入力される駆動パルスφ１、（ｂ）は、バスライン３１０Ｃ、３１０Ｄに入力される駆動パルスφ２、（ｃ）は、リセットゲート３５２に入力されるリセットパルスφＲｓ、（ｄ）は、図１３の出力端子３６２から出力される出力信号φＯＵＴの波形を示す図である。
【図１５】隣り合う２つのフォトダイオードの信号電荷を足し合わせて低解像を実現する従来の低解像度駆動方法の一例（従来例１）を示す図である。
【図１６】隣り合う２つのフォトダイオードの信号電荷を足し合わせて低解像を実現する従来の低解像度駆動方法の他の例（従来例２）を示す図である。
【符号の説明】
【００８３】
１１０Ａ，１１０Ｂ，１１０Ｃ，１１０Ｄ，１１０Ｅ，１１０Ｆ  バスライン
１１０  レジスタ列、１１１  レジスタ最終ゲート
１１２〜１１５  レジスタゲート（１）
１２０  レジスタ列、１２１  レジスタ最終ゲート
１２２〜１２５  レジスタゲート（２）
１３０  トランスファーゲート、１４０  トランスファーゲート
１５０  合成電荷出力部、１５１  ＯＵＴＰＵＴゲート
１５２  リセットゲート、１５３  リセットドレイン
１６１  出力アンプ、１６２  出力端子、１７０  接続線
１８０  スイッチ回路、１８１  セレクタ信号入力端子
１８２，１８４  スイッチ、１８３  インバータ
１９０  定電圧回路、１９１，１９２  トランジスタ
２００  レジスタ列、２０１，２０２，２０３，２０４  レジスタゲート
２１１  ＯＵＴＰＵＴゲート、２１２  電荷検出部、２１３  リセットゲート
【図１】
2006050101.tif 000003
【図２】
2006050101.tif 000004
【図３】
2006050101.tif 000005
【図４】
2006050101.tif 000006
【図５】
2006050101.tif 000007
【図６】
2006050101.tif 000008
【図７】
2006050101.tif 000009
【図８】
2006050101.tif 000010
【図９】
2006050101.tif 000011
【図１０】
2006050101.tif 000012
【図１１】
2006050101.tif 000013
【図１２】
2006050101.tif 000014
【図１３】
2006050101.tif 000015
【図１４】
2006050101.tif 000016
【図１５】
2006050101.tif 000017
【図１６】
2006050101.tif 000018