(57)【要約】【課題】発光表示装置の画素駆動電圧の電圧降下を最小化できる発光表示装置およびその製造方法を提供する。【解決手段】本発明によれば，走査信号ｓ１，ｓ２，．．．，ｓｎ−１，ｓｎを伝達する複数の走査線Ｓ１，Ｓ２，．．．，Ｓｎ−１，Ｓｎと，データ信号ｄ１，ｄ２，．．．，ｄｍ−１，ｄｍを伝達する複数のデータ線Ｄ１，Ｄ２，．．．，Ｄｍ−１，Ｄｍと，画素電源を伝達する複数の画素電源線Ｖｄｄと，走査信号，データ信号および画素電源が伝達されることにより発光する複数の画素１１０とを含み，画素１１０は，複数のデータ線と交差して複数の画素電源線Ｖｄｄに電気的に連結される複数の金属ライン１３０を含み，金属ライン１３０は，データ線と交差する部分の幅が交差しない部分の幅より小さく形成される発光表示装置が提供される。【選択図】図２
2006163384.tif 000002
【特許請求の範囲】
【請求項１】
走査信号を伝達する複数の走査線と；
データ信号を伝達する複数のデータ線と；
画素電源を伝達する複数の画素電源線と；
前記走査信号，前記データ信号および前記画素電源が伝達されることにより発光する複数の画素と；
を含み，
前記画素は，前記複数のデータ線と交差して前記複数の画素電源線に電気的に連結される複数の金属ラインを含み，
前記金属ラインは，前記データ線と交差する部分の幅が交差しない部分の幅より小さく形成されることを特徴とする，発光表示装置。
【請求項２】
走査信号を伝達する複数の走査線と；
データ信号を伝達する複数のデータ線と；
画素電源を伝達する複数の画素電源線と；
前記走査信号，前記データ信号および前記画素電源が伝達されることにより発光する複数の画素と；
を含み，
前記画素は，前記複数の画素電源線と交差して前記複数の画素電源線に電気的に連結される複数の金属ラインを含むことを特徴とする，発光表示装置。
【請求項３】
前記金属ラインと前記画素電源線とは，コンタクトホールを介して連結されることを特徴とする，請求項１または２に記載の発光表示装置。
【請求項４】
前記画素は第１および第２電極を備えるキャパシタを含み，前記金属ラインは前記キャパシタの第２電極であることを特徴とする，請求項１〜３のいずれかに記載の発光表示装置。
【請求項５】
前記キャパシタの第１電極はチャネル領域により形成され，第２電極はゲート電極により形成され，
前記走査線と平行方向に配列される複数の前記画素は，前記第２電極により連結されることを特徴とする，請求項１〜４のいずれかに記載の発光表示装置。
【請求項６】
前記画素の前記キャパシタの第２電極は隣合う他の画素の前記キャパシタの第２電極に電気的に連結され，前記金属ラインは前記複数の第２電極が電気的に連結されていることを特徴とする，請求項１〜５のいずれかに記載の発光表示装置。
【請求項７】
前記キャパシタの第１電極は，ドーピングされたポリシリコンまたは真性ポリシリコンのいずれかからなることを特徴とする，請求項１〜６のいずれかに記載の発光表示装置。
【請求項８】
前記画素は，
前記データ信号に対応する第１電圧に応じて，前記画素電源により電流を生成する第１トランジスタと；
前記走査信号に応じて，前記第１トランジスタに前記データ信号を伝達する第２トランジスタと；
前記第１電圧を所定の期間にわたって維持するキャパシタと；
前記第１トランジスタから電流が伝達されることにより発光する発光素子と；
を含むことを特徴とする，請求項１〜７のいずれかに記載の発光表示装置。
【請求項９】
前記データ信号を伝達するデータ駆動部と；
前記走査信号を伝達する走査駆動部と；
をさらに含むことを特徴とする，請求項１〜８のいずれかに記載の発光表示装置。
【請求項１０】
走査信号を伝達する複数の走査線と；
発光制御信号を伝達する複数の発光制御線と；
データ信号を伝達する複数のデータ線と；
画素電源を伝達する複数の画素電源線と；
前記走査信号，前記発光制御信号，前記データ信号および前記画素電源が伝達されることにより発光する複数の画素と；
を含み，
前記画素は，前記複数の画素電源線と交差して前記複数の画素電源線に電気的に連結される複数の金属ラインを含むことを特徴とする，発光表示装置。
【請求項１１】
前記金属ラインと前記画素電源線とは，コンタクトホールを介して連結されることを特徴とする，請求項１０に記載の発光表示装置。
【請求項１２】
前記画素は，
発光素子と；
前記データ信号に対応する第１電圧に応じて，前記画素電源により電流を生成する第１トランジスタと；
第１走査信号に応じて，前記第１トランジスタに前記データ信号を伝達する第２トランジスタと；
前記第１電圧を所定の期間にわたって格納する第１キャパシタと；
前記第１トランジスタの閾値電圧を所定の期間にわたって格納する第２キャパシタと；
前記第１トランジスタの閾値電圧を所定の期間にわたって格納する第３キャパシタと；
第２走査信号に応じて，前記第１トランジスタがダイオード接続されるようにする第３トランジスタと；
前記第２走査信号に応じて，前記画素電源を前記第２キャパシタの第１電極に伝達する第４トランジスタと；
前記発光制御信号に応じて，前記電流を前記発光素子に伝達する第５トランジスタと；
を含むことを特徴とする，請求項１０または１１に記載の発光表示装置。
【請求項１３】
前記画素の前記第１キャパシタの第２電極は，隣合う他の画素の前記第１キャパシタの第２電極に電気的に連結され，前記金属ラインは前記複数の第１キャパシタの第２電極が電気的に連結されていることを特徴とする，請求項１０〜１２のいずれかに記載の発光表示装置。
【請求項１４】
前記第１キャパシタの第１電極は，ドーピングされたポリシリコンまたは真性シリコンのいずれかからなることを特徴とする，請求項１０〜１３のいずれかに記載の発光表示装置。
【請求項１５】
前記第１トランジスタのゲート／ソース間の電圧範囲は，前記第３キャパシタの容量に応じて調節されることを特徴とする，請求項１０〜１４のいずれかに記載の発光表示装置。
【請求項１６】
一つの画素電源線は，隣合う２個の前記第１キャパシタの第２電極に連結されていることを特徴とする，請求項１０〜１５のいずれかに記載の発光表示装置。
【請求項１７】
前記データ信号を伝達するデータ駆動部と；
前記第１および第２走査信号と前記発光制御信号とを伝達する走査駆動部と；
をさらに含むことを特徴とする，請求項１０〜１６のいずれかに記載の発光表示装置。
【請求項１８】
ポリシリコンを用いてトランジスタのチャネル領域とキャパシタの第１電極とを基板上に形成し，前記基板の上部に第１絶縁膜を形成する段階と；
前記第１絶縁膜の上部に走査線と前記キャパシタの第２電極とを形成し，前記走査線に対して平行方向に隣合うキャパシタの第２電極が互いに連結され，前記走査線と前記キャパシタの第２電極との上部に第２絶縁膜を形成する段階と；
前記第２絶縁膜にコンタクトホールを形成し，前記コンタクトホールにより前記キャパシタの第２電極の上部が露出されるようにする段階と；
前記第２絶縁膜の上部に第２金属層をパターニングすることにより，データ線および画素電源線を形成し，前記画素電源線が前記コンタクトホールを介して前記キャパシタの第２電極に連結されるようにする段階と；
を含むことを特徴とする，発光表示装置の製造方法。
【請求項１９】
ポリシリコンを用いて第１〜第５トランジスタのチャネル領域と，第１および第２キャパシタの第１電極とを基板上に形成し，前記基板の上部に第１絶縁膜を形成する段階と；
前記第１絶縁膜の上部に走査線と，発光制御線と，前記第１および第２キャパシタの第２電極とを形成し，前記走査線に対して平行方向に隣合うキャパシタの第２電極が互いに連結され，前記走査線，前記発光制御線，ならびに前記第１および第２キャパシタの第２電極の上部に第２絶縁膜を形成する段階と；
前記第２絶縁膜の上部にコンタクトホールを形成し，前記コンタクトホールにより前記第１キャパシタの第２電極が露出されるようにする段階と；
前記第２絶縁膜の上部に第２金属層をパターニングすることにより，データ線，画素電源線および第３キャパシタの第１電極を形成し，前記画素電源線が前記コンタクトホールを介して前記第１キャパシタの第２電極に連結されるようにする段階と；
を含むことを特徴とする，発光表示装置の製造方法。
【請求項２０】
前記第２キャパシタの第２電極は，前記第３キャパシタの第２電極であることを特徴とする，請求項１９に記載の発光表示装置の製造方法。
【請求項２１】
一つの前記発光制御線には，行方向に隣合う二つの画素が連結されることを特徴とする，請求項１９に記載の発光表示装置の製造方法。
【請求項２２】
前記第２電極は，前記データ線と交差し，前記データ線と交差する部分の幅が交差しない部分の幅より小さく形成されることを特徴とする，請求項１９に記載の発光表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，発光表示装置およびその製造方法に係り，特に，画素駆動電圧の電圧降下を最小化することができる発光表示装置およびその製造方法に関する。
【背景技術】
【０００２】
近年，陰極線管（ブラウン管）の短所とされてきた重量と嵩とを減らすことができる各種の平板表示装置（フラットディスプレイパネル）が開発されている。平板表示装置としては，液晶表示装置，電界放出表示装置，プラズマ表示装置および発光表示装置などがある。
【０００３】
発光表示装置は，電子と正孔との再結合により蛍光物質を発光させる自発光素子からなり，材料と構造に応じて無機発光表示装置と有機発光表示装置とに区分される。また，発光表示装置は，駆動方式に応じて受動型発光表示装置と能動型発光表示装置とに区分される。
【０００４】
このような発光表示装置は，別途の光源を要する受動型発光素子を用いる液晶表示装置などと比べて，陰極線管と同様な速い応答速度を有する。
【０００５】
図１は，従来技術による発光表示装置の構造を示す構成図である。図１に示すとおり，発光表示装置は，画像を表示する画像表示部１０，データ信号を伝達するデータ駆動部２０，および走査信号を伝達する走査駆動部３０を含む。
【０００６】
画像表示部１０は，発光素子ＯＬＥＤと画素回路とからなる複数の画素１１，行方向に配列された複数の走査線Ｓ１，Ｓ２，．．．Ｓｎ−１，Ｓｎ，列方向に配列された複数のデータ線Ｄ１，Ｄ２，．．．Ｄｍ−１，Ｄｍ，画素電源を供給する複数の画素電源線Ｖｄｄ，および画素電源線Ｖｄｄに画素電源を供給する第１電源線１２を含む。
【０００７】
画像表示部１０においては，走査線Ｓ１，Ｓ２，．．．Ｓｎ−１，Ｓｎに伝達される走査信号と，データ線Ｄ１，Ｄ２，．．．Ｄｍ−１，Ｄｍに伝達されるデータ信号とが画素回路に伝達され，データ信号に対応する電流が画素回路により生成され，発光素子ＯＬＥＤに伝達される。
【０００８】
データ駆動部２０は，データ線Ｄ１，Ｄ２，．．．Ｄｍ−１，Ｄｍに連結され，画像表示部１０にデータ信号を伝達する。
【０００９】
走査駆動部３０は，画像表示部１０の側面に構成され，複数の走査線Ｓ１，Ｓ２，．．．Ｓｎ−１，Ｓｎに連結され，走査信号を画像表示部１０に伝達することにより，走査信号により選択された画素１１にデータ信号が伝達される。
【００１０】
従来の発光表示装置においては，第１電源線１２に接続される各画素電源線Ｖｄｄの長さによる線抵抗のバラツキに応じて，各画素１１に供給される画素駆動電圧の電圧降下（ＩＲ  Ｄｒｏｐ）にバラツキが生じる。すなわち，画素電源線Ｖｄｄの電圧降下は，第１電源線１２に隣合う画素１１ほど小さく，第１電源線１２から離隔する画素１１ほど大きくなる。
【００１１】
このことにより，従来の発光表示装置においては，画素１１の配置に伴う画素電源線Ｖｄｄの電圧降下のバラツキに応じて，同一のデータ信号に対応して画素１１に供給される電流が変動するため，発光輝度にバラツキが生じるという問題を有する。
【００１２】
なお，下記特許文献１および２は，従来の発光表示装置およびその製造方法に関する技術について開示している。
【００１３】
【特許文献１】米国特許第６８９４７３６号明細書
【特許文献２】米国特許第６８８７７３０号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は，このような問題に鑑みてなされたもので，その目的は，画素駆動電圧の電圧降下を最小化することができる，新規かつ改良された発光表示装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
上記課題を解決するため，本発明の第１の観点によれば，走査信号を伝達する複数の走査線と，データ信号を伝達する複数のデータ線と，画素電源を伝達する複数の画素電源線と，走査信号，データ信号および画素電源が伝達されることにより発光する複数の画素とを含み，画素は，複数のデータ線と交差して複数の画素電源線に電気的に連結される複数の金属ラインを含み，金属ラインは，データ線と交差する部分の幅が交差しない部分の幅より小さく形成される発光表示装置が提供される。
【００１６】
また，本発明の第２の観点によれば，走査信号を伝達する複数の走査線と，データ信号を伝達する複数のデータ線と，画素電源を伝達する複数の画素電源線と，走査信号，データ信号および画素電源が伝達されることにより発光する複数の画素とを含み，画素は，複数の画素電源線と交差して複数の画素電源線に電気的に連結される複数の金属ラインを含む発光表示装置が提供される。
【００１７】
上記本発明の第１および第２の観点に基づく発光表示装置においては，さらに下記のような構成を有することもできる。上記金属ラインと画素電源線とは，コンタクトホールを介して連結されるようにしてもよい。上記画素は第１および第２電極を備えるキャパシタを含み，金属ラインはキャパシタの第２電極であるようにしてもよい。上記キャパシタの第１電極はチャネル領域により形成され，第２電極はゲート電極により形成され，走査線と平行方向に配列される複数の前記画素は，第２電極により連結されるようにしてもよい。上記画素のキャパシタの第２電極は隣合う他の画素のキャパシタの第２電極に電気的に連結され，金属ラインは複数の第２電極が電気的に連結されているようにしてもよい。上記キャパシタの第１電極は，ドーピングされたポリシリコンまたは真性ポリシリコンのいずれかからなるようにしてもよい。上記画素は，データ信号に対応する第１電圧に応じて，画素電源により電流を生成する第１トランジスタと，走査信号に応じて，第１トランジスタにデータ信号を伝達する第２トランジスタと，第１電圧を所定の期間にわたって維持するキャパシタと，第１トランジスタから電流が伝達されることにより発光する発光素子とを含むようにしてもよい。また，上記データ信号を伝達するデータ駆動部と，走査信号を伝達する走査駆動部とをさらに含むようにしてもよい。
【００１８】
また，本発明の他の観点によれば，走査信号を伝達する複数の走査線と，発光制御信号を伝達する複数の発光制御線と，データ信号を伝達する複数のデータ線と，画素電源を伝達する複数の画素電源線と，走査信号，発光制御信号，データ信号および画素電源が伝達されることにより発光する複数の画素とを含み，画素は，複数の画素電源線と交差して複数の画素電源線に電気的に連結される複数の金属ラインを含む発光表示装置が提供される。
【００１９】
上記の観点に基づく発光表示装置においては，さらに下記のような構成を有することもできる。上記金属ラインと画素電源線とは，コンタクトホールを介して連結されるようにしてもよい。上記画素は，発光素子と，データ信号に対応する第１電圧に応じて，画素電源により電流を生成する第１トランジスタと，第１走査信号に応じて，第１トランジスタにデータ信号を伝達する第２トランジスタと，第１電圧を所定の期間にわたって格納する第１キャパシタと，第１トランジスタの閾値電圧を所定の期間にわたって格納する第２キャパシタと，第１トランジスタの閾値電圧を所定の期間にわたって格納する第３キャパシタと，第２走査信号に応じて，第１トランジスタがダイオード接続されるようにする第３トランジスタと，第２走査信号に応じて，画素電源を第２キャパシタの第１電極に伝達する第４トランジスタと，発光制御信号に応じて，電流を発光素子に伝達する第５トランジスタとを含むようにしてもよい。上記画素の第１キャパシタの第２電極は，隣合う他の画素の第１キャパシタの第２電極に電気的に連結され，金属ラインは複数の第１キャパシタの第２電極が電気的に連結されているようにしてもよい。上記第１キャパシタの第１電極は，ドーピングされたポリシリコンまたは真性シリコンのいずれかからなるようにしてもよい。上記第１トランジスタのゲート／ソース間の電圧範囲は，第３キャパシタの容量に応じて調節されるようにしてもよい。一つの画素電源線は，隣合う２個の第１キャパシタの第２電極に連結されているようにしてもよい。また，上記データ信号を伝達するデータ駆動部と，第１および第２走査信号と発光制御信号とを伝達する走査駆動部とをさらに含むようにしてもよい。
【００２０】
また，本発明の他の観点によれば，ポリシリコンを用いてトランジスタのチャネル領域とキャパシタの第１電極とを基板上に形成し，基板の上部に第１絶縁膜を形成する段階と，第１絶縁膜の上部に走査線とキャパシタの第２電極とを形成し，走査線に対して平行方向に隣合うキャパシタの第２電極が互いに連結され，走査線とキャパシタの第２電極との上部に第２絶縁膜を形成する段階と，第２絶縁膜にコンタクトホールを形成し，コンタクトホールによりキャパシタの第２電極の上部が露出されるようにする段階と，第２絶縁膜の上部に第２金属層をパターニングすることにより，データ線および画素電源線を形成し，画素電源線がコンタクトホールを介してキャパシタの第２電極に連結されるようにする段階とを含む発光表示装置の製造方法が提供される。
【００２１】
また，本発明の他の観点によれば，ポリシリコンを用いて第１〜第５トランジスタのチャネル領域と，第１および第２キャパシタの第１電極とを基板上に形成し，基板の上部に第１絶縁膜を形成する段階と，第１絶縁膜の上部に走査線と，発光制御線と，第１および第２キャパシタの第２電極とを形成し，走査線に対して平行方向に隣合うキャパシタの第２電極が互いに連結され，走査線，発光制御線，ならびに第１および第２キャパシタの第２電極との上部に第２絶縁膜を形成する段階と，第２絶縁膜の上部にコンタクトホールを形成し，コンタクトホールにより第１キャパシタの第２電極が露出されるようにする段階と，第２絶縁膜の上部に第２金属層をパターニングすることにより，データ線，画素電源線および第３キャパシタの第１電極を形成し，画素電源線がコンタクトホールを介して第１キャパシタの第２電極に連結されるようにする段階とを含む発光表示装置の製造方法が提供される。
【００２２】
上記の観点に基づく発光表示装置の製造方法においては，さらに下記のような構成を含むこともできる。上記第２キャパシタの第２電極は，第３キャパシタの第２電極であるようにしてもよい。一つの発光制御線には，行方向（走査線の配された方向）に隣合う二つの画素が連結されるようにしてもよい。また，第２電極は，データ線と交差し，データ線と交差する部分の幅が交差しない部分の幅より小さく形成されるようにしてもよい。
【発明の効果】
【００２３】
本発明によれば，画素駆動電圧の電圧降下を最小化することができる発光表示装置およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２４】
以下に，添付した図面を参照しながら，本発明の好適な実施形態について詳細に説明する。なお，本明細書および図面において，実質的に同一の機能構成を有する発明特定事項については，同一の符号を付することにより重複説明を省略する。
【００２５】
図２は，本発明の第１の実施形態にかかる発光表示装置の構造を示す構成図である。図２に示すとおり，本実施形態にかかる発光表示装置は，画像を表示する画像表示部１００，データ信号を伝達するデータ駆動部２００，および走査信号を伝達する走査駆動部３００を含む。
【００２６】
画像表示部１００は，発光素子ＯＬＥＤと画素回路とからなる複数の画素１１０，行方向に配列された複数の走査線Ｓ１，Ｓ２，．．．Ｓｎ−１，Ｓｎ，列方向に配列された複数のデータ線Ｄ１，Ｄ２，．．．Ｄｍ−１，Ｄｍ，画素電源を供給する複数の画素電源線Ｖｄｄ，画素電源線Ｖｄｄに画素電源を供給する第１電源線１２０，および行方向（走査線の配された方向）に配列されて各画素電源線Ｖｄｄを電気的に連結するとともに，各画素１１０に連結されて電源を供給する金属ライン１３０を含む。
【００２７】
金属ライン１３０により複数の画素電源線Ｖｄｄが電気的に連結されることにより，すべての画素電源線Ｖｄｄに印加された電圧が均一化される。
【００２８】
画像表示部１００においては，走査線Ｓ１，Ｓ２，．．．Ｓｎ−１，Ｓｎに伝達される走査信号と，データ線Ｄ１，Ｄ２，．．．Ｄｍ−１，Ｄｍに伝達されるデータ信号とが画素回路に伝達され，画素回路によりデータ信号に対応する電流が生成され，発光素子ＯＬＥＤに伝達される。
【００２９】
データ駆動部２００は，データ線Ｄ１，Ｄ２，．．．Ｄｍ−１，Ｄｍに連結され，画像表示部１００にデータ信号を伝達する。
【００３０】
走査駆動部３００は，画像表示部１００の側面に構成され，複数の走査線Ｓ１，Ｓ２，．．．Ｓｎ−１，Ｓｎに連結され，走査信号を画像表示部１００に伝達することにより，走査信号により選択された画素１１０にデータ信号が伝達される。
【００３１】
図３は，図２に示す発光表示装置に採用された画素の第１の実施形態を示す回路図である。図３に示すとおり，画素は画素回路と発光素子ＯＬＥＤとを含み，画素回路は第１トランジスタＭ１，第２トランジスタＭ２，およびキャパシタＣｓｔを含む。第１トランジスタＭ１および第２トランジスタＭ２は，それぞれにソース，ドレインおよびゲートを備え，キャパシタＣｓｔは第１電極および第２電極を備える。
【００３２】
第１トランジスタＭ１は，ソースが画素電源線Ｖｄｄに連結され，ドレインが発光素子ＯＬＥＤに連結され，ゲートが第１ノードＡに連結される。第１ノードＡは，第２トランジスタＭ２のドレインに連結される。第１トランジスタＭ１は，データ信号に対応する電流を発光素子ＯＬＥＤに供給する。
【００３３】
第２トランジスタＭ２は，ソースがデータ線Ｄｍに連結され，ドレインが第１ノードＡに連結され，ゲートが第１走査線Ｓｎに連結される。第２トランジスタＭ２は，ゲートに印加される走査信号によりデータ信号を第１ノードＡに伝達する。
【００３４】
キャパシタＣｓｔは，第２電極が電源供給線Ｖｄｄに連結され，第１電極が第１ノードＡに連結される。キャパシタＣｓｔは，データ信号による電荷を蓄え，この電荷を用いて１フレームの期間にわたって第１トランジスタＭ１のゲートに信号を印加することにより，第１トランジスタＭ１の動作を維持する。
【００３５】
図４ａ〜図４ｄは，図３に示す画素を採用した画像表示部の構成を示す構成図である。図４ａに示すように基板上にポリシリコンを形成することにより，第１トランジスタＭ１のチャネル領域ｃｈ１，第２トランジスタＭ２のチャネル領域ｃｈ２，およびキャパシタＣｓｔの第１電極Ｔ１が基板上に形成される。
【００３６】
第２トランジスタＭ２のチャネル領域ｃｈ２と，キャパシタＣｓｔの第１電極Ｔ１とは連結される。ポリシリコンとしては，ドーピングされた（不純物）ポリシリコンまたは真性（ｉｎｔｒｉｎｓｉｃ）ポリシリコンを用いることができる。
【００３７】
そして，ポリシリコンが形成された基板上に，図４ｂに示すように第１金属層を形成することにより，走査線Ｓｎが第２トランジスタＭ２のチャネル領域ｃｈ２の上部に行方向に形成され，キャパシタＣｓｔの第２電極Ｔ２がキャパシタの第１電極Ｔ１と対向するように形成され，ゲート電極Ｇが第１トランジスタＭ１のチャネル領域ｃｈ１に重なるように形成される。ここで，キャパシタＣｓｔの第２電極Ｔ２は，行方向（走査線の配された方向）に隣合う他のキャパシタＣｓｔの第２電極Ｔ２に連結されるようにする。
【００３８】
そして，図４ｃに示すように第２金属層を形成することにより，データ線Ｄｍと画素電源線Ｖｄｄとが行方向（走査線の配された方向）に所定の離隔距離を有しつつ列方向に沿って形成され，第１導線Ｗ１がポリシリコンに形成されたキャパシタＣｓｔの第１電極Ｔ１と第１金属層に形成されたゲート電極Ｇとに連結されるように形成され，第２導線Ｗ２が第１トランジスタＭ１のチャネル領域ｃｈ１と発光素子ＯＬＥＤのアノード電極とに連結されるように形成される。
【００３９】
この場合，第２トランジスタＭ２のチャネル領域ｃｈ２とデータ線Ｄｍとが電気的に連結され，第１トランジスタＭ１のチャネル領域ｃｈ１と画素電源線Ｖｄｄとが電気的に連結される。また，キャパシタＣｓｔの第２電極Ｔ２と画素電源線Ｖｄｄとがコンタクトホールｈを介して電気的に連結されるようにする。よって，画像表示部は，図４ｄに示すとおりに構成される。この場合，ポリシリコン層，第１金属層および第２金属層の間には，それぞれ絶縁膜が蒸着される。
【００４０】
図４ｄに示すとおり，データ線Ｄｍと第２トランジスタＭ２のチャネル領域ｃｈ２との連結部が第２トランジスタＭ２のソース，第１導線Ｗ１によるキャパシタＣｓｔの第１電極Ｔ１とゲート電極Ｇとの連結領域が第２トランジスタＭ２のドレイン，第２トランジスタＭ２のチャネル領域ｃｈ２と走査線Ｓｎとの重なる部分が第２トランジスタＭ２のゲートをそれぞれ形成する。
【００４１】
そして，第１トランジスタＭ１のチャネル領域ｃｈ１と画素電源線Ｖｄｄとの連結部が第１トランジスタＭ１のソース，第２導線Ｗ２による発光素子ＯＬＥＤのアノード電極と第１トランジスタＭ１のチャネル領域ｃｈ１との連結部が第１トランジスタＭ１のドレイン，第１トランジスタＭ１のチャネル領域ｃｈ１とゲート電極Ｇとの重なる部分が第１トランジスタＭ１のゲートをそれぞれ形成する。また，第１トランジスタＭ１のチャネル領域ｃｈ１とゲート電極Ｇとの重なる部分がキャパシタＣｓｔの第１電極Ｔ１を形成する。
【００４２】
そして，画素電源線ＶｄｄとキャパシタＣｓｔの第２電極Ｔ２とが電気的に連結されることにより，画素電源線Ｖｄｄを介して伝達される画素電源は，キャパシタＣｓｔの第２電極Ｔ２にも供給される。さらに，キャパシタＣｓｔの第２電極Ｔ２が隣合う他のキャパシタＣｓｔの第２電極Ｔ２に連結されているため，キャパシタＣｓｔの第２電極Ｔ２と全ての画素電源線Ｖｄｄとは同一の電圧レベルを共有する。
【００４３】
すなわち，画素電源線ＶｄｄとキャパシタＣｓｔの第２電極Ｔ２とが発光表示装置の列方向と行方向とにそれぞれ配列されることにより，画素電源線ＶｄｄとキャパシタＣｓｔの第２電極Ｔ２とは，画素１１０に駆動電源を供給する網目状の電源線を形成する。このことにより，電源線とデータ線Ｄｍとが交差する部分の幅が小さく形成されるため，この交差する部分に形成される寄生キャパシタが小さく形成される。
【００４４】
よって，一つの画素１１０に多くの電流が供給されることにより，この画素１１０に直接連結される画素電源線Ｖｄｄにおいて電圧降下が生じた場合，キャパシタＣｓｔの第２電極Ｔ２を介して全ての画素電源線Ｖｄｄに影響が及ぶため，全ての画素電源線Ｖｄｄにおいて電圧降下が生じる。よって，画素電源線Ｖｄｄの電圧降下の幅が抑制され，画素駆動電圧の電圧降下も抑制される。
【００４５】
図５は，本発明の第２の実施形態にかかる発光表示装置の構造を示す構成図である。図５に示すとおり，本実施形態にかかる発光表示装置は，画像を表示する画像表示部１００，データ信号を伝達するデータ駆動部２００，および走査信号を伝達する走査駆動部３００を含む。
【００４６】
画像表示部１００は，発光素子ＯＬＥＤと画素回路とからなる複数の画素１１０，行方向に配列された複数の走査線Ｓ１，Ｓ２，．．．Ｓｎ−１，Ｓｎ，行方向に配列された複数の発光制御線Ｅ１，Ｅ２．．．Ｅｎ−１，Ｅｎ，列方向に配列された複数のデータ線Ｄ１，Ｄ２，．．．Ｄｍ−１，Ｄｍ，画素電源を供給する複数の画素電源線Ｖｄｄ，画素電源線Ｖｄｄに画素電源を供給する第１電源線１２０，および行方向（走査線の配された方向）に配列されて各画素電源線Ｖｄｄを電気的に連結するとともに，各画素１１０に連結されて電源を供給する金属ライン１３０を含む。金属ライン１３０により複数の画素電源線Ｖｄｄが電気的に連結されることにより，全ての画素電源線Ｖｄｄに印加された電圧が均一化される。
【００４７】
画像表示部１００においては，走査線Ｓ１，Ｓ２，．．．Ｓｎ−１，Ｓｎに伝達される走査信号と，データ線Ｄ１，Ｄ２，．．．Ｄｍ−１，Ｄｍに伝達されるデータ信号とが画素回路に伝達され，画素回路によりデータ信号に対応する電流が生成され，発光素子ＯＬＥＤに伝達される。
【００４８】
データ駆動部２００は，データ線Ｄ１，Ｄ２，．．．Ｄｍ−１，Ｄｍに連結され，画像表示部１００にデータ信号を伝達する。
【００４９】
走査駆動部３００は，画像表示部１００の側面に構成され，複数の走査線Ｓ１，Ｓ２，．．．Ｓｎ−１，Ｓｎと発光制御線Ｅ１，Ｅ２，．．．Ｅｎ−１，Ｅｎとに連結され，走査信号と発光制御信号とを画像表示部１００に伝達することにより，走査信号により選択された画素１１０にデータ信号が伝達され，発光制御信号により画素１１０を発光させる。
【００５０】
図６は，図５に示す発光表示装置に採用された画素の第１の実施形態を示す回路図である。図６に示すとおり，画素は画素回路と発光素子ＯＬＥＤとを含み，画素回路は第１〜第５トランジスタＭ１〜Ｍ５，第１キャパシタＣｓｔ，第２キャパシタＣｖｔｈ１，および第３キャパシタＣｖｔｈ２を含む。
【００５１】
第１〜第５トランジスタＭ１〜Ｍ５は，それぞれにソース，ドレインおよびゲートを備え，ＰＭＯＳ形態のトランジスタが用いられる。各々のトランジスタにおいて，ソースとドレインとは物理的に同一のものであり，それぞれ第１電極または第２電極と称される。また，第１キャパシタＣｓｔ，第２キャパシタＣｖｔｈ１および第３キャパシタＣｖｔｈ２は，それぞれに第１電極および第２電極を備える。
【００５２】
第１トランジスタＭ１は，ソースが画素電源線Ｖｄｄに連結され，ドレインが第１ノードＡに連結され，ゲートが第２ノードＢに連結される。第１トランジスタＭ１は，ゲートに印加される電圧に応じて，ソースからドレインに流れる電流を決定する。
【００５３】
第２トランジスタＭ２は，ソースがデータ線Ｄｍに連結され，ドレインが第３ノードＣに連結され，ゲートが第１走査線Ｓｎに連結される。第２トランジスタＭ２は，第１走査線Ｓｎを介して伝達される第１走査信号ｓｎによりスィッチング動作を行い，選択的にデータ信号を第３ノードＣに伝達する。
【００５４】
第３トランジスタＭ３は，ソースが第１ノードＡに連結され，ドレインが第２ノードＢに連結され，ゲートが第２走査線Ｓｎ−１に連結される。第３トランジスタＭ３は，第２走査線Ｓｎ−１を介して伝達される第２走査信号ｓｎ−１によりスィッチング動作を行い，選択的に第１ノードＡと第２ノードＢの電位を等しくさせることにより，選択的に第１トランジスタＭ１がダイオード接続されるようにする。
【００５５】
第４トランジスタＭ４は，ソースが画素電源線Ｖｄｄに連結され，ドレインが第３ノードＣに連結され，ゲートが第２走査線Ｓｎ−１に連結される。第４トランジスタＭ４は，第２走査信号ｓｎ−１により選択的に画素電源を第３ノードＣに伝達する。
【００５６】
第５トランジスタＭ５は，ソースが第１ノードＡに連結され，ドレインが発光素子ＯＬＥＤに連結され，ゲートが発光制御線Ｅｎに連結される。第５トランジスタＭ５は，発光制御線Ｅｎを介して伝達された発光制御信号ｅｎによりスィッチング動作を行い，第１ノードＡの電流を発光素子ＯＬＥＤに伝達して，発光素子ＯＬＥＤを発光させる。
【００５７】
第１キャパシタＣｓｔは，第１電極が画素電源線Ｖｄｄに連結され，第２電極が第３ノードＣに連結される。第１キャパシタＣｓｔは，第３ノードＣに伝達されるデータ信号に対応する電圧を格納して，所定期間にわたり維持する。
【００５８】
第２キャパシタＣｖｔｈ１は，第１電極が第３ノードＣに連結され，第２電極が第２ノードＢに連結される。第２キャパシタＣｖｔｈ１は，第２走査線Ｓｎ−１に第２走査信号ｓｎ−１が伝達される区間において，第１トランジスタＭ１の閾値電圧Ｖｔｈを格納する。すなわち，第２キャパシタＣｖｔｈ１は，第３および第４トランジスタＭ３，Ｍ４のスイッチング動作により，第１トランジスタＭ１の閾値電圧Ｖｔｈを格納する。
【００５９】
第３キャパシタＣｖｔｈ２は，第１電極が画素電源線Ｖｄｄに連結され，第２電極が第２ノードＢに連結される。第３キャパシタＣｖｔｈ２は，第２走査線Ｓｎ−１を介して伝達される第２走査信号ｓｎ−１により第３トランジスタＭ３がオン状態になると，第１トランジスタＭ１の閾値電圧Ｖｔｈを格納する。また，第３キャパシタＣｖｔｈ２は，第２走査線Ｓｎ−１を介して伝達される第２走査信号ｓｎ−１により第４トランジスタＭ４がオン状態になると，第２キャパシタＣｖｔｈ１に並列に接続される。よって，第２キャパシタＣｖｔｈ１と第３キャパシタＣｖｔｈ２とが並列に接続されることにより，キャパシタの容量が大きくなり閾値電圧の保障がさらに有利になる。
【００６０】
また，第３キャパシタＣｖｔｈ２は，キャパシタ容量に応じて，第１トランジスタＭ１のゲート／ソース間の電圧Ｖｇｓの範囲を調節する。このことにより，第３キャパシタＣｖｔｈ２は，キャパシタ容量に応じて，第１トランジスタＭ１のゲートに供給されるデータ信号ｄｍのスイング幅を調節する。
【００６１】
図７は，図６に示す画素の動作タイミングを示す模式図である。図７に示すとおり，画素は，第１および第２走査信号ｓｎ，ｓｎ−１，データ信号ｄｍ，および第１発光制御信号ｅｎにより動作する。第１および第２走査信号ｓｎ，ｓｎ−１と第１発光制御信号ｅｎとは，周期的な信号である。
【００６２】
まず，第２走査信号ｓｎ−１がロー状態にある第１区間Ｔ１においては，第３および第４トランジスタＭ３，Ｍ４がオン状態になり，第１トランジスタＭ１がダイオード接続されることにより，画素電源が第２キャパシタＣｖｔｈ１および第３キャパシタＣｖｔｈ２の第１電極に伝達される。
【００６３】
この場合，第２ノードＢには画素電源と第１トランジスタＭ１の閾値電圧との差に相当する電圧が印加され，第２キャパシタＣｖｔｈ１と第３キャパシタＣｖｔｈ２には第１トランジスタＭ１の閾値電圧Ｖｔｈに相当する電圧が格納される。第２ノードＢにおける電荷量および電圧は，下記数式１より求めることができる。
【数１】
2006163384.tif 000003
【００６４】
次に，第２走査線Ｓｎ−１にハイ状態の第２走査信号ｓｎ−１が供給され，第１走査線Ｓｎにロー状態の第１走査信号ｓｎが供給される第２区間Ｔ２においては，第３および第４トランジスタＭ３，Ｍ４がオフ状態になり，第２トランジスタＭ２がオン状態になる。このことにより，データ駆動部２００からデータ線Ｄｍに供給されるデータ信号ｄｍは，第２トランジスタＭ２を介して第３ノードＣに供給される。
【００６５】
このことにより，第１トランジスタＭ１のゲートには，データ信号ｄｍと第２および第３キャパシタＣｖｔｈ１，Ｃｖｔｈ２に格納された補償電圧によるデータ信号ΔＶｄａｔａが供給される。第２区間Ｔ２においては，第２ノードＢにおける電荷量および電圧は，下記数式２より求めることができる。
【数２】
2006163384.tif 000004
【００６６】
ここで，Ｃｖｔｈ２＝０であれば，ＶＢ＝Ｖｄａｔａ＋Ｖｔｈになる。また，Ｃｖｔｈ１＝Ｃｖｔｈ２であれば，ＶＢは，下記数式３により求めることができる。
【数３】
2006163384.tif 000005
【００６７】
このことにより，第１トランジスタＭ１のゲートソース電圧Ｖｇｓは，下記数式４に示すとおり調節可能になる。
【数４】
2006163384.tif 000006
【００６８】
結果的に，データ線Ｄｍに供給されるデータ信号ｄｍのスイング幅は，下記数式５より求めることができる。
【数５】
2006163384.tif 000007
【００６９】
第５トランジスタＭ５は，第１走査線Ｓｎにロー状態の第１走査信号ｓｎが供給される区間の一部において，発光制御線Ｅｎに供給されるロー状態の発光制御信号ｅｎによりオン状態になる。よって，発光素子ＯＬＥＤは，第５トランジスタＭ５を介して第１トランジスタＭ１から供給される電流により発光し，画像を表示する。
【００７０】
その後，第１走査線Ｓｎにハイ状態の第１走査信号ｓｎが供給される第２区間Ｔ２以後においては，第１キャパシタＣｓｔに格納されたデータ信号ｄｍにより，第１トランジスタＭ１のオン状態が維持されるため，１フレームの期間にわたって発光素子ＯＬＥＤが発光し，画像を表示する。
【００７１】
このように画像表示部１００の各画素１１０に形成される第１トランジスタＭ１の閾値電圧Ｖｔｈが互いに異なる場合においても，第２キャパシタＣｖｔｈ１と第３および第４トランジスタＭ３，Ｍ４を用いて，第１トランジスタＭ１の閾値電圧Ｖｔｈをデータ信号ｄｍに補償するため，発光素子ＯＬＥＤに供給される電流を一定にして，発光輝度を均一に制御することができる。
【００７２】
そして，第３キャパシタＣｖｔｈ２の容量を用いることにより，データ信号ｄｍのスイング幅が調節される。よって，発光素子ＯＬＥＤの発光效率が高まることにより，データ信号ｄｍのスイング幅が減少するという問題を解決することができる。
【００７３】
すなわち，第３キャパシタＣｖｔｈ２の容量を調節することにより，第１トランジスタＭ１のゲート／ソースの間の電圧Ｖｇｓの範囲を調節することができるため，データ信号ｄｍのスイング幅を大きくすることができる。結果的に，発光素子ＯＬＥＤの発光效率が高まることにより減少するデータ信号Ｖｄａｔａのスイング幅を大きくすることができるため，階調表現を容易ならしめることができる。
【００７４】
なお，図５に示す発光表示装置に採用された画素の第２の実施形態として，ＮＭＯＳ形態のトランジスタを用いて図６に示す画素を形成する場合，図８に示す画素を形成し，図９に示す信号を入力することにより，画素が動作して発光する。
【００７５】
図１０は，図６に示す画素を採用した画像表示部の構成を示す構成図である。図１０ａに示すように基板上にポリシリコンを形成することにより，第１〜第５トランジスタＭ１〜Ｍ５のチャネル領域ｃｈ１〜ｃｈ５，第１キャパシタＣｓｔの第１電極１Ｔ１，および第２キャパシタＣｖｔｈ１の第１電極２Ｔ１が基板上に形成される。
【００７６】
この場合，第１トランジスタＭ１のチャネル領域ｃｈ１と第３トランジスタＭ３のチャネル領域ｃｈ３とが連結され，第４トランジスタＭ４のチャネル領域ｃｈ４と第１キャパシタＣｓｔの第１電極１Ｔ１とが連結され，第１キャパシタＣｓｔの第１電極１Ｔ１と第２キャパシタＶｔｈ１の第１電極２Ｔ１とが連結される。ポリシリコンとしては，ドーピングされたポリシリコンまたは真性（ｉｎｔｒｉｎｓｉｃ）ポリシリコンを用いることができる。
【００７７】
そして，図１０ｂに示すように第１金属層を形成することにより，発光制御線Ｅｎが第５トランジスタのチャネル領域ｃｈ５の上部に行方向（走査線の配された方向）に形成され，走査線Ｓｎが第３および第４トランジスタＭ３，Ｍ４のチャネル領域ｃｈ３，ｃｈ４の上部に行方向（走査線の配された方向）に形成される。
【００７８】
そして，第１キャパシタＣｓｔと第２キャパシタＣｖｔｈ１の第１電極２Ｔ１は，走査線と発光制御線との間に形成される。この場合，第３キャパシタの第２電極３Ｔ２は，第２キャパシタの第２電極２Ｔ２により形成される。
【００７９】
そして，図１０ｃに示すように第２金属層を形成することにより，データ線Ｄｍ，画素電源線Ｖｄｄ，および第３キャパシタの第１電極３Ｔ１が形成される。この場合，画素電源線Ｖｄｄを介して隣合う２個の画素が互いに連結されることにより，一つの画素電源線Ｖｄｄが２個の画素により共有される。そして，各チャネルと各キャパシタの電極とが電気的に連結されるように導線が形成される。また，第１キャパシタの第２電極１Ｔ２と各画素電源線Ｖｄｄとがコンタクトホールｈを介して電気的に連結されるようにする。よって，画像表示部は，図１０ｄに示すとおりに構成される。この場合，ポリシリコン層，第１金属層および第２金属層の間には，それぞれ絶縁膜が蒸着される。
【００８０】
図１０ｄに示すとおり，第２キャパシタの第２電極２Ｔ２と第３キャパシタの第１電極３Ｔ１とが同一の第１金属層を介して形成されるため，第２キャパシタＣｖｔｈ１と第３キャパシタＣｖｔｈ２とは並列に接続される。そして，画素電源線Ｖｄｄと第１キャパシタＣｓｔの第２電極１Ｔ２とが電気的に連結されることにより，画素電源線Ｖｄｄを介して伝達される画素電源が第１キャパシタＣｓｔの第２電極１Ｔ２にも伝達され，第１キャパシタＣｓｔの第２電極１Ｔ２は，隣合う他の第１キャパシタＣｓｔの第２電極１Ｔ２にも連結される。よって，第１キャパシタＣｓｔの第２電極１Ｔ２により，全ての画素電源線Ｖｄｄは同一の電圧レベルを共有することができる。
【００８１】
すなわち，画素電源線Ｖｄｄと第１キャパシタＣｓｔの第２電極１Ｔ２とが発光表示装置の列方向と行方向とにそれぞれ配列され，画素電源線Ｖｄｄと第１キャパシタＣｓｔの第２電極１Ｔ２とが画素に駆動電源を供給する網目状の電源線を形成する。よって，一つの画素１１０に多くの電流が供給されることにより，この画素１１０に直接連結される画素電源線Ｖｄｄにおいて電圧降下が生じた場合，第１キャパシタＣｓｔの第２電極１Ｔ２を介して全ての画素電源線Ｖｄｄに影響が及ぶため，全ての画素電源線Ｖｄｄにおいて電圧降下が生じる。よって，画素電源線Ｖｄｄの電圧降下の幅が抑制され，画素駆動電圧の電圧降下も抑制される。
【００８２】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範疇に属するものと了解される。
【図面の簡単な説明】
【００８３】
【図１】従来技術による発光表示装置の構造を示す構成図である。
【図２】本発明の第１の実施形態にかかる発光表示装置の構造を示す構成図である。
【図３】図２に示す発光表示装置に採用された画素の第１の実施形態を示す回路図である。
【図４ａ】図３に示す画素を採用した画像表示部の構成の一部（ポリシリコン層）を示す構成図である。
【図４ｂ】図３に示す画素を採用した画像表示部の構成の一部（第１金属層）を示す構成図である。
【図４ｃ】図３に示す画素を採用した画像表示部の構成の一部（第２金属層）を示す構成図である。
【図４ｄ】図３に示す画素を採用した画像表示部の構成を示す構成図である。
【図５】本発明の第２の実施形態にかかる発光表示装置の構造を示す構成図である。
【図６】図５に示す発光表示装置に採用された画素の第１の実施形態を示す回路図である。
【図７】図６に示す画素の動作タイミングを示す模式図である。
【図８】図５に示す発光表示装置に採用された画素の第２の実施形態を示す回路図である。
【図９】図８に示す画素の動作タイミングを示す模式図である。
【図１０ａ】図６に示す画素を採用した画像表示部の構成の一部（ポリシリコン層）を示す構成図である。
【図１０ｂ】図６に示す画素を採用した画像表示部の構成の一部（第１金属層）を示す構成図である。
【図１０ｃ】図６に示す画素を採用した画像表示部の構成の一部（第２金属層）を示す構成図である。
【図１０ｄ】図６に示す画素を採用した画像表示部の構成を示す構成図である。
【符号の説明】
【００８４】
１００  画像表示部
１１０  画素
１２０  第１電源線
２００  データ駆動部
３００  走査駆動部
ＯＬＥＤ  発光素子
【図１】
2006163384.tif 000008
【図２】
2006163384.tif 000009
【図３】
2006163384.tif 000010
【図４ａ】
2006163384.tif 000011
【図４ｂ】
2006163384.tif 000012
【図４ｃ】
2006163384.tif 000013
【図４ｄ】
2006163384.tif 000014
【図５】
2006163384.tif 000015
【図６】
2006163384.tif 000016
【図７】
2006163384.tif 000017
【図８】
2006163384.tif 000018
【図９】
2006163384.tif 000019
【図１０ａ】
2006163384.tif 000020
【図１０ｂ】
2006163384.tif 000021
【図１０ｃ】
2006163384.tif 000022
【図１０ｄ】
2006163384.tif 000023