(57)【要約】【課題】内蔵のＰＬＬ回路で動作クロックを生成するＣＰＵの動作を安定に停止させて消費電力を削減することのできるコンピュータシステムを提供する。【解決手段】ＣＰＵ１１は、省電力モードに入るとき、ソフトウェアコマンドで内蔵のＰＬＬ回路１６を停止させる。クロック検知回路１４はＣＰＵ１１からのクロック信号２２の出力が停止したことを検知すると供給停止信号２３を出力し、これを受けたクロック停止回路１３はＣＰＵ１１への基準クロック２１の供給を停止する。【選択図】図１
2006023803.tif 000002
【特許請求の範囲】
【請求項１】
外部から供給される基準クロックに基づいて内蔵のＰＬＬ回路で動作用のクロックを生成するＣＰＵの消費電力削減方法であって、
前記ＰＬＬ回路を停止させてから、前記ＣＰＵへの前記基準クロックの供給を停止させる
ことを特徴とするＣＰＵの消費電力削減方法。
【請求項２】
基準クロックを生成するクロック生成部と、
前記クロック生成部から供給される前記基準クロックに基づいて内蔵のＰＬＬ回路でクロックを生成して動作するＣＰＵと、
前記クロックが前記ＣＰＵから出力されているか否かを検知する検知手段と、
前記検知手段が前記クロックの出力停止を検知したとき前記ＣＰＵへの前記基準クロックの供給を停止させる停止手段と
を有する
ことを特徴とするコンピュータシステム。
【請求項３】
前記ＣＰＵは、省電力モードに入るとき、前記ＰＬＬ回路を停止させる
ことを特徴とする請求項２に記載のコンピュータシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＰＵの省電力動作に関する。
【背景技術】
【０００２】
ＣＰＵを用いたコンピュータシステムでは、特に仕事をしていない状態になったとき、ＣＰＵに供給する基準クロックの周波数を下げて、ＣＰＵを省電力モードで動作させることが行なわれる。
【０００３】
また、消費電力を低減するために、ＣＰＵがアイドル状態になったことを検知し、ＣＰＵ自身を割り込み待ち状態にするとともに、ＣＰＵへのクロック供給を停止し、ＣＰＵへの割り込みが発生すると、直ちにＣＰＵへのクロック供給を再開するようにしたコンピュータシステムもある（たとえば、特許文献１参照。）。
【０００４】
【特許文献１】特開平７−１２１２５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年のＣＰＵは、外部から供給される基準クロックから、たとえば１０倍の周波数を持つ動作クロックを内蔵のＰＬＬ回路で生成するようになっている。ＣＰＵの消費電力を低減するためには、特許文献１に開示されているように外部からのクロックの供給を止めてＣＰＵの動作を停止させることが望ましい。しかしながら、内蔵のＰＬＬ回路で動作クロックを生成するＣＰＵの場合には、基準クロックの供給を停止させると、ＰＬＬ回路が基準を失ってしまい、周波数の乱れた不安定なクロックを生成してしまう。このため、動作周波数を下げることはできても、完全にＣＰＵを停止させることができないという問題があった。
【０００６】
本発明は、上記の問題を解決しようとするものであり、内蔵のＰＬＬ回路で動作クロックを生成するＣＰＵの動作を安定に停止させて消費電力を削減することのできるコンピュータシステムおよびＣＰＵの消費電力削減方法を提供することを目的としている。
【課題を解決するための手段】
【０００７】
請求項１に係わる発明は、外部から供給される基準クロックに基づいて内蔵のＰＬＬ回路（１６）で動作用のクロックを生成するＣＰＵ（１１）の消費電力削減方法であって、
前記ＰＬＬ回路（１６）を停止させてから、前記ＣＰＵ（１１）への前記基準クロックの供給を停止させる
ことを特徴とするＣＰＵ（１１）の消費電力削減方法である。
【０００８】
上記発明によれば、ＣＰＵ（１１）が内蔵するＰＬＬ回路（１６）の動作を停止させてから、ＣＰＵ（１１）への基準クロックの供給が停止される。基準クロックの供給を停止する前にＰＬＬ回路（１６）を停止させることにより、ＰＬＬ回路（１６）は不安定で乱れた周波数のクロックを発生することなく停止する。
【０００９】
請求項２に係わる発明は、基準クロックを生成するクロック生成部（１２）と、
前記クロック生成部（１２）から供給される前記基準クロックに基づいて内蔵のＰＬＬ回路（１６）でクロックを生成して動作するＣＰＵ（１１）と、
前記クロックが前記ＣＰＵ（１１）から出力されているか否かを検知する検知手段（１４）と、
前記検知手段（１４）が前記クロックの出力停止を検知したとき前記ＣＰＵ（１１）への前記基準クロックの供給を停止させる停止手段（１３）と
を有する
ことを特徴とするコンピュータシステムである。
【００１０】
上記発明によれば、ＣＰＵ（１１）がＰＬＬ回路（１６）を停止させると、クロックがＣＰＵ（１１）から出力されなくなり、これを検知手段（１４）が検知すると、停止手段（１３）はＣＰＵ（１１）への基準クロックの供給を停止する。
【００１１】
請求項３に係わる発明は、前記ＣＰＵ（１１）は、省電力モードに入るとき、前記ＰＬＬ回路（１６）を停止させる
ことを特徴とする請求項２に記載のコンピュータシステムである。
【００１２】
上記発明によれば、ＣＰＵ（１１）は、省電力モードに入るときに内蔵のＰＬＬ回路（１６）を停止させる。
【発明の効果】
【００１３】
本発明に係わるＣＰＵの消費電力削減方法およびコンピュータシステムによれば、ＣＰＵの内蔵するＰＬＬ回路を停止させてから、ＣＰＵへの基準クロックの供給を停止させるので、ＣＰＵの動作を安定に停止させて消費電力を削減することができる。
【発明を実施するための最良の形態】
【００１４】
以下、図面に基づき本発明の実施の形態を説明する。
【００１５】
図１は、本発明の実施の形態に係わるコンピュータシステム１０の主要部の構成を示している。コンピュータシステム１０は、ＣＰＵ（中央処理装置）１１と、発振器１２と、クロック停止回路１３と、クロック検知回路１４と、割り込み回路１５と、その他図示省略のメモリや周辺デバイスとから構成されている。ＣＰＵ１１は、ＰＬＬ回路１６を内蔵している。
【００１６】
発振器１２が出力する基準クロック２１は、クロック停止回路１３を経てＣＰＵ１１のＰＬＬ回路１６に入力される。ＰＬＬ回路１６は、位相同期回路（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）である。ＰＬＬ回路１６は、外部から入力された基準クロック２１と、ループ内の図示省略した発振器からの出力との位相差が一定になるよう、ループ内発振器にフィードバック制御をかけて発振をさせる発振回路である。たとえば、ＰＬＬ回路１６は、入力された基準クロック２１の１０倍の周波数のクロック信号を生成する。
【００１７】
ＰＬＬ回路１６の生成したクロック信号２２は、ＣＰＵ１１の内部で動作クロックとして使用されるほか、外部デバイスに与えるクロックとしてＣＰＵ１１から外部へ出力される。
【００１８】
クロック検知回路１４は、ＣＰＵ１１が外部に出力するクロック信号２２の有無を監視し、クロック信号２２の出力停止を検知したとき、供給停止信号２３をクロック停止回路１３に向けて出力する。クロック停止回路１３は、供給停止信号２３が入力されると、ＣＰＵ１１への基準クロック２１の供給を停止する。
【００１９】
割り込み回路１５は、外部トリガ信号２４が入力されたとき、ＣＰＵ１１に対して割り込み信号２５を所定期間だけ出力する。これと同時にクロック停止回路１３に対して供給再開信号２６を出力する。クロック停止回路１３は、供給再開信号２６が入力されると、ＣＰＵ１１への基準クロック２１の供給を再開するようになっている。
【００２０】
次に、省電力モードへの移行動作を説明する。図２は、省電力モードに移行するときの動作の流れを示している。ＣＰＵ１１は、省電力モードに入るべき状態になると（ステップＳ１０１；Ｙ）、ソフトウェアにより所定のＰＬＬ停止コマンドを実行して、内蔵のＰＬＬ回路１６を停止させる（ステップＳ１０２）。これよりクロック信号２２が停止し、ＣＰＵ１１はその動作を停止する。
【００２１】
クロック検知回路１４はクロック信号２２の出力停止を検知すると、供給停止信号２３をクロック停止回路１３に出力する（ステップＳ１０３）。これによりクロック停止回路１３はＣＰＵ１１への基準クロック２１の供給を停止する（ステップＳ１０４）。基準クロック２１の供給が停止することで、ＣＰＵ１１は完全に停止し（ステップＳ１０５）、電力消費が大幅に低減される。
【００２２】
図３は、省電力モードから復帰するときの動作の流れを示している。外部トリガ信号２４が割り込み回路１５に入力されると（ステップＳ２０１；Ｙ）、割り込み回路１５はＣＰＵ１１に割り込み信号２５を出力する（ステップＳ２０２）。また、割り込み回路１５は、クロック停止回路１３に供給再開信号２６を出力する（ステップＳ２０３）。
【００２３】
クロック停止回路１３は、供給再開信号の入力によりＣＰＵ１１への基準クロック２１の供給を再開する（ステップＳ２０４）。基準クロック２１の供給再開により、ＣＰＵ１１のＰＬＬ回路１６が動作を開始してクロック信号２２を生成する。これにより、ＣＰＵ１１が動作を再開する（ステップＳ２０５）。このとき、割り込み信号２５が入力されているので、ＣＰＵ１１は割り込み処理を最初に実行する。この割り込み処理を省電力モードからの復帰処理にしておけば、円滑に通常動作に復帰することができる。
【００２４】
図４は、図１の割り込み回路１５に代えてリセット回路３１を設けた場合の構成を示している。その他の回路部分は図１に示したものと同一であり、図１と同じ符号を付し、それらの説明を省略する。
【００２５】
リセット回路３１は、外部トリガ信号２４が入力されると、リセット信号３２をＣＰＵ１１に出力し、その後、供給再開信号２６をクロック停止回路１３に出力する。さらに、ＰＬＬ回路１６が安定にクロック信号２２を発生するために充分な時間（たとえば、１秒）が経過してから、リセット信号３２の出力を停止させる機能を備えている。
【００２６】
図４に示す構成の場合、ＣＰＵ１１は、省電力モードに入る前に、省電力モードに入る旨を示す省電力フラグを内部あるいは外部のメモリにセットする。省電力モードからの復帰時は、リセット信号３２の入力により、リセット状態からＣＰＵ１１が動作する。このとき、ＣＰＵ１１は省電力フラグがセットされているか否かをチェックし、セットされていないときは、電源オンによる起動と判定し、セットされているときは、省電力モードからの復帰と判定して動作を継続する。
【００２７】
以上、本発明の実施の形態を図面によって説明してきたが、具体的な構成は実施の形態に示したものに限られるものではなく、本発明の要旨を逸脱しない範囲における変更や追加があっても本発明に含まれる。たとえば、実施の形態では、ＣＰＵ１１がＰＬＬ回路１６を停止させたことをクロック信号２２の出力停止によって検知したが、検知方法は例示したものに限定されない。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施の形態に係わるコンピュータシステムの構成を示すブロック図である。
【図２】本発明の実施の形態に係わるコンピュータシステムが省電力モードへ移行する際の動作を示す流れ図である。
【図３】本発明の実施の形態に係わるコンピュータシステムが省電力モードから復帰する際の動作を示す流れ図である。
【図４】本発明の実施の形態に係わるコンピュータシステムの他の構成を示すブロック図である。
【符号の説明】
【００２９】
１１…ＣＰＵ
１２…発振器
１３…クロック停止回路
１４…クロック検知回路
１５…割り込み回路
１６…ＰＬＬ回路
２１…基準クロック
２２…クロック信号
２３…供給停止信号
２４…外部トリガ信号
２５…割り込み信号
２６…供給再開信号
３１…リセット回路
３２…リセット信号
【図１】
2006023803.tif 000003
【図２】
2006023803.tif 000004
【図３】
2006023803.tif 000005
【図４】
2006023803.tif 000006