(57)【要約】【課題】クロス−トーク現象を防止して、感度を向上させることができるイメージセンサ及びその形成方法を提供する。【解決手段】このセンサは波長が異なる色を実現するための画素を具備して、前記各々の画素は光電変換部と前記光電変換部の下部に位置し、波長に応じて異なる厚さを有する埋没バリヤ層を具備する。このセンサを形成する方法は、第１型の半導体基板上に第１型のエピタキシャル層を形成する段階と前記第１型のエピタキシャル層内に埋没バリヤ層を形成する段階とを具備する。この時、前記波長に応じて前記埋没バリヤ層の厚さが異なるように形成される。【選択図】図３
2006210919.tif 000002
【特許請求の範囲】
【請求項１】
波長が異なる色を実現するための画素を具備するＣＭＯＳイメージセンサにおいて、
前記各々の画素は光電変換部、及び前記光電変換部の下部に位置する埋没バリヤ層を具備し、
前記埋没バリヤ層の厚さが前記波長に応じて異なることを特徴とするＣＭＯＳイメージセンサ。
【請求項２】
前記光電変換部は第１型の第１不純物注入領域及び前記第１不純物注入領域の下部の第２型の第２不純物注入領域を具備し、
前記埋没バリヤ層は第１型の不純物でドーピングされることを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
【請求項３】
前記埋没バリヤ層は前記第２不純物注入領域と離隔されることを特徴とする請求項２に記載のＣＭＯＳイメージセンサ。
【請求項４】
前記埋没バリヤ層の厚さは前記波長が長いほど薄いことを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
【請求項５】
波長が異なる色を実現するための画素を具備するＣＭＯＳイメージセンサを製造する方法において、
第１型の半導体基板上に第１型のエピタキシャル層を形成する段階と、
前記第１型のエピタキシャル層内に埋没バリヤ層を形成する段階と、
前記第１型の埋没バリヤ層の上部に光電変換部を形成する段階と、を具備し、
前記埋没バリヤ層の厚さが前記波長に応じて異なるように形成されることを特徴とするＣＭＯＳイメージセンサの形成方法。
【請求項６】
前記埋没バリヤ層は第１型の不純物でドーピングされて形成され、前記エピタキシャル層より高い濃度でドーピングされることを特徴とする請求項５に記載のＣＭＯＳイメージセンサの形成方法。
【請求項７】
前記光電変換部を形成する段階は、
前記エピタキシャル層の上部に第２型の第２不純物注入領域を形成する段階と、
前記第２型の第２不純物注入領域の上部に第１型の第１不純物注入領域を形成する段階と、を具備し、
前記第２不純物注入領域は前記埋没バリヤ層と離隔されるように形成されることを特徴とする請求項５に記載のＣＭＯＳイメージセンサの形成方法。
【請求項８】
前記埋没バリヤ層は前記波長が長いほど薄い厚さを有するように形成されることを特徴とする請求項５に記載のＣＭＯＳイメージセンサの形成方法。
【請求項９】
赤色を実現するための第１画素と、緑色を実現するための第２画素と、青色を実現するための第３画素とを具備するＣＭＯＳイメージセンサにおいて、
前記各々の画素は、
第１型の半導体基板と、
前記半導体基板上の第１型のエピタキシャル層と、
前記エピタキシャル層の上部に位置する光電変換部と、
前記エピタキシャル層内で前記光電変換部の下に位置する第１埋没バリヤ層と、を具備し、
前記第２画素と前記第３画素は前記第１埋没バリヤ層上に位置する第２埋没バリヤ層をさらに具備することを特徴とするＣＭＯＳイメージセンサ。
【請求項１０】
前記光電変換部は第１型の第１不純物注入領域と該第１不純物注入領域の下部の第２型の第２不純物注入領域を具備し、
前記第１埋没バリヤ層及び前記第２埋没バリヤ層は第１型の不純物でドーピングされることを特徴とする請求項９に記載のＣＭＯＳイメージセンサ。
【請求項１１】
前記第１埋没バリヤ層にドーピングされた不純物の濃度は、前記第２埋没バリヤ層にドーピングされた不純物の濃度と同一であり、前記エピタキシャル層にドーピングされた不純物の濃度より高いことを特徴とする請求項１０に記載のＣＭＯＳイメージセンサ。
【請求項１２】
前記第２埋没バリヤ層は前記第２不純物注入領域と離隔されたことを特徴とする請求項１０に記載のＣＭＯＳイメージセンサ。
【請求項１３】
前記第３画素は前記第２埋没バリヤ層上に位置する第３埋没バリヤ層をさらに具備し、前記第３埋没バリヤ層は前記第１埋没バリヤ層にドーピングされた不純物と同一の種類と濃度の不純物でドーピングされることを特徴とする請求項１１に記載のＣＭＯＳイメージセンサ。
【請求項１４】
前記第３埋没バリヤ層は前記第２不純物注入領域と離隔されることを特徴とする請求項１３に記載のＣＭＯＳイメージセンサ。
【請求項１５】
前記各々の画素を分離し、前記エピタキシャル層に位置する素子分離膜と、
前記エピタキシャル層及び前記素子分離膜を覆う層間絶縁膜と、
前記層間絶縁膜上の平坦層と、
前記平坦層上に位置し、前記各々の画素に該当する各々の色を実現するための色フィルターと、
前記色フィルター上のマイクロレンズと、をさらに具備することを特徴とする請求項９に記載のＣＭＯＳイメージセンサ。
【請求項１６】
赤色を実現するための第１画素と、緑色を実現するための第２画素と、青色を実現するための第３画素とを具備するＣＭＯＳイメージセンサを製造する方法において、
第１型の半導体基板上に第１型のエピタキシャル層を形成する段階と、
イオン注入工程を進行して前記第１型のエピタキシャル層内に第１埋没バリヤ層を形成する段階と、
前記画素を分離するための素子分離膜を形成する段階と、
前記第１画素の前記エピタキシャル層を覆う第１マスクを形成する段階と、
前記第１マスクを利用してイオン注入工程を進行して前記第２画素及び前記第３画素の前記第１埋没バリヤ層上に第２埋没バリヤ層を形成する段階と、
前記エピタキシャル層の上部に光電変換部を形成する段階と、を具備することを特徴とするＣＭＯＳイメージセンサの形成方法。
【請求項１７】
前記第１埋没バリヤ層及び前記第２埋没バリヤ層は同一の濃度の第１型の不純物でドーピングされて形成され、前記第１埋没バリヤ層及び前記第２埋没バリヤ層にドーピングされた不純物の濃度は前記エピタキシャル層にドーピングされた不純物の濃度より高いことを特徴とする請求項１６に記載のＣＭＯＳイメージセンサの形成方法。
【請求項１８】
前記光電変換部を形成する段階は、
前記エピタキシャル層の上部に第２型の第２不純物注入領域を形成する段階と、
前記第２不純物注入領域の上部に第１型の第１不純物注入領域を形成する段階と、を具備し、
前記第２不純物注入領域は前記第２埋没バリヤ層と離隔されるように形成されることを特徴とする請求項１６に記載のＣＭＯＳイメージセンサの形成方法。
【請求項１９】
前記光電変換部を形成する前に、
前記第１画素と前記第２画素の前記エピタキシャル層を覆う第２マスクを形成する段階と、
前記第２マスクをイオン注入マスクとして利用して前記第３画素の前記第２埋没バリヤ層上に第３埋没バリヤ層を形成する段階とをさらに具備し、
前記第２不純物注入領域は前記第３埋没バリヤ層と離隔されるように形成され、
前記第３埋没バリヤ層は前記第２埋没バリヤ層にドーピングされた不純物と同一の種類と濃度の不純物でドーピングされて形成されることを特徴とする請求項１８に記載のＣＭＯＳイメージセンサの形成方法。
【請求項２０】
前記第１埋没バリヤ層を形成する段階は第１型の不純物を１．４ＭｅＶ以上のエネルギーでドーピングする段階を具備し、
前記第２埋没バリヤ層を形成する段階は第１型の不純物を１．０ＭｅＶ〜１．４ＭｅＶのエネルギーでドーピングする段階を具備し、
前記第３埋没バリヤ層を形成する段階は第１型の不純物を０．６ＭｅＶ〜１．０ＭｅＶのエネルギーでドーピングする段階を具備することを特徴とする請求項１９に記載のＣＭＯＳイメージセンサの形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はイメージセンサ及びその製造方法に係り、さらに詳細には光の波長に応じて異なる厚さの埋没バリヤ層を具備するイメージセンサ及びその形成方法に関する。
【背景技術】
【０００２】
イメージセンサは光学的イメージを電気的信号に変換させる素子である。前記イメージセンサはＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ−Ｏｘｉｄｅ−ｓｉｌｉｃｏｎ）イメージセンサとＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）イメージセンサに大きく区別することができる。前記ＣＣＤイメージセンサは前記ＣＭＯＳイメージセンサに比べて感光性（Ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）及びノイズに対する特性が優れているが、高集積化には困難があり、電力消耗が多い。これに反して、前記ＣＭＯＳイメージセンサはＣＣＤイメージセンサに比べて工程が単純であり、高集積化に適し、電力消耗が少ない。
【０００３】
最近、半導体素子の製造技術が高度発展することに従って、ＣＭＯＳイメージセンサの製造技術及び特性が大きく向上している。したがって、前記ＣＭＯＳイメージセンサに対する研究が活発に進行されている。
【０００４】
通常、前記ＣＭＯＳイメージセンサの画素は光を受け入れるフォトダイオードと前記フォトダイオードから入力された映像信号を制御するＣＭＯＳ素子とを具備する。前記フォトダイオードではカラーフィルターを通じて入射される赤色光、緑色光及び青色光の波長と強さによって電子−正孔対が発生され、前記発生された電子の量に応じて出力信号が変わる。これによって、イメージを感知することができる。
【０００５】
一方、従来のＣＭＯＳイメージセンサの画素に具備されるフォトダイオードは互いに相反する種類の不純物がドーピングされた２個の不純物注入領域を具備する。前記フォトダイオードをなす各々の不純物注入領域は入射される光の波長にかかわらず、全部同一のＲｐ（Ｒａｎｇｅ  ｏｆ  ｐｒｏｊｅｃｔｉｏｎ）を有するように形成される。しかし光の波長が増加するほど光の透過深度（Ｐｅｎｅｔｒａｔｉｏｎ  ｄｅｐｔｈ）は増加するが、シリコン層内の吸収係数は減少する。したがって、前記３種類の色のうちの波長が最も長い赤色光の場合、吸収率が低下して、これはイメージセンサの赤色信号の減少及びカラー比の不均衡をもたらす問題として作用する。緑色光と青色光の場合、各々浸透深度が大部分フォトダイオード領域内に制限されて、安定的なイメージ信号の出力が可能である。しかし赤色光の場合、波長が長くて浸透深度が深くてフォトダイオード領域を逸脱する確率が大きい。したがって、フォトダイオード領域の外で電子−正孔対が発生され、発生された電子は該当の画素ではなく、隣接画素のフォトダイオード領域に移動してクロス−トーク（Ｃｒｏｓｓ−ｔａｌｋ）現象を誘発する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の課題は赤色光によるクロス−トーク現象を防止することができるＣＭＯＳイメージセンサ及びその形成方法を提供することにある。
【０００７】
本発明の他の課題は感度を高めることができるＣＭＯＳイメージセンサ及びその形成方法を提供することにある。
【課題を解決するための手段】
【０００８】
上述の課題を達成するために本発明によるＣＭＯＳイメージセンサは波長が異なる色を実現するための画素を具備し、前記各々の画素は光電変換部と、前記光電変換部の下部に位置する埋没バリヤ層とを具備し、前記埋没バリヤ層の厚さが前記波長に応じて異なることを特徴とする。
【０００９】
前記光電変換部は第１型の第１不純物注入領域及び前記第１不純物注入領域の下部の第２型の第２不純物注入領域を具備することができ、この時、前記埋没バリヤ層は第１型の不純物でドーピングされる。
【００１０】
前記埋没バリヤ層は前記第２不純物注入領域と離隔されることができる。
【００１１】
前記埋没バリヤ層の厚さは望ましくは前記波長が長いほど薄い。
【００１２】
本発明の一例によるＣＭＯＳイメージセンサは赤色を実現するための第１画素と、緑色を実現するための第２画素と、青色を実現するための第３画素とを具備し、前記各々の画素は、第１型の半導体基板と、前記半導体基板上の第１型のエピタキシャル層と、前記エピタキシャル層の上部に位置する光電変換部と、前記エピタキシャル層内で前記光電変換部の下に位置する第１埋没バリヤ層とを具備し、前記第２画素と前記第３画素は前記第１埋没バリヤ層上に位置する第２埋没バリヤ層をさらに具備する。
【００１３】
前記光電変換部は第１型の第１不純物注入領域と該第１不純物注入領域の下部の第２型の第２不純物注入領域を具備することができ、この場合、前記第１埋没バリヤ層及び前記第２埋没バリヤ層は第１型の不純物でドーピングされる。
【００１４】
前記第１埋没バリヤ層にドーピングされた不純物の濃度は、前記第２埋没バリヤ層にドーピングされた不純物の濃度と同一であり、前記エピタキシャル層にドーピングされた不純物の濃度より高くてもいい。前記第２埋没バリヤ層は前記第２不純物注入領域と離隔されることができる。
【００１５】
前記第３画素は前記第２埋没バリヤ層上に位置する第３埋没バリヤ層をさらに具備することができ、前記第３埋没バリヤ層は前記第１埋没バリヤ層にドーピングされた不純物と同一の種類と濃度の不純物でドーピングされる。
【００１６】
前記第３埋没バリヤ層は前記第２不純物注入領域と離隔されることができる。
【００１７】
前記ＣＭＯＳイメージセンサは前記各々の画素を分離し、前記エピタキシャル層に位置する素子分離膜と、前記エピタキシャル層及び前記素子分離膜を覆う層間絶縁膜と、前記層間絶縁膜上の平坦層と、前記平坦層上に位置して、前記各々の画素に該当する各々の色を実現するための色フィルターと、前記色フィルター上のマイクロレンズとをさらに具備することができる。
【００１８】
前記異なる色を実現するための画素を具備するＣＭＯＳイメージセンサを製造する方法は次のようになる。まず、第１型の半導体基板上に第１型のエピタキシャル層を形成する。前記第１型のエピタキシャル層内に埋没バリヤ層を形成する。そして、前記第１型の埋没バリヤ層の上部に光電変換部を形成する。この時、前記埋没バリヤ層の厚さが前記波長に応じて異なるように形成される。
【００１９】
本発明の一例によって、赤色を実現するための第１画素と、緑色を実現するための第２画素と、青色を実現するための第３画素とを具備するＣＭＯＳイメージセンサを製造する方法は次のようになる。まず、第１型の半導体基板上に第１型のエピタキシャル層を形成する。イオン注入工程を進行して前記第１型のエピタキシャル層内に第１埋没バリヤ層を形成する。前記画素を分離するための素子分離膜を形成する。前記第１画素の前記エピタキシャル層を覆う第１マスクを形成する。前記第１マスクを利用してイオン注入工程を進行して前記第２画素及び前記第３画素の前記第１埋没バリヤ層上に第２埋没バリヤ層を形成する。そして、前記エピタキシャル層の上部に光電変換部を形成する。
【００２０】
前記第１埋没バリヤ層及び前記第２埋没バリヤ層は同一の濃度の第１型の不純物でドーピングされて形成され、前記第１埋没バリヤ層及び前記第２埋没バリヤ層にドーピングされた不純物の濃度は前記エピタキシャル層にドーピングされた不純物の濃度より高くてもいい。
【００２１】
前記光電変換部は、前記エピタキシャル層の上部に第２型の第２不純物注入領域を形成して、前記第２不純物注入領域の上部に第１型の第１不純物注入領域を形成することによって形成されることができる。
【００２２】
前記第２不純物注入領域は前記第２埋没バリヤ層と離隔されるように形成されることができる。
【００２３】
前記光電変換部を形成する前に、前記第１画素と前記第２画素の前記エピタキシャル層を覆う第２マスクを形成して、前記第２マスクをイオン注入マスクとして利用して前記第３画素の前記第２埋没バリヤ層上に第３埋没バリヤ層を形成することができる。この場合、前記第２不純物注入領域は前記第３埋没バリヤ層と離隔されるように形成されることができ、前記第３埋没バリヤ層は前記第２埋没バリヤ層にドーピングされた不純物と同一の種類と濃度の不純物でドーピングされて形成されることができる。
【００２４】
前記第１埋没バリヤ層は第１型の不純物を１．４ＭｅＶ以上のエネルギーでドーピングして形成されることができ、前記第２埋没バリヤ層は第１型の不純物を１．０ＭｅＶ〜１．４ＭｅＶのエネルギーでドーピングして形成されることができ、前記第３埋没バリヤ層は第１型の不純物を０．６ＭｅＶ〜１．０ＭｅＶのエネルギーでドーピングして形成されることができる。
【発明の効果】
【００２５】
本発明によるイメージセンサ及びその形成方法によると、フォトダイオードの下部に位置する埋没バリヤ層を具備して、前記埋没バリヤ層の厚さが入射される光の波長に応じて異なって、赤色光のような長波長を有する光が入射される場合に発生される電荷が隣り合う画素のフォトダイオード領域に移動されることを遮断することができる。これによって、クロス−トーク現象を防止することができる。また入射される光の波長に応じて形成される空乏層の厚さを変化させることができるので、感度を向上させることができる。
【発明を実施するための最良の形態】
【００２６】
以下では、添付の図を参照して本発明の望ましい実施形態を詳細に説明する。しかし、本発明はここで説明される実施形態に限定されず、他の形態に具体化されることもできる。むしろ、ここで紹介される実施形態は開示された内容が徹底して完全になるように、そして当業者に本発明の思想を十分に伝達するために提供されるものである。図において、層及び領域の厚さは明確性のために誇張されたものである。また、層が他の層または基板“上”にあると言及される場合に、それは他の層または基板上に直接形成されることができるもの、またはそれらの間に第３の層が介在されることもできるものである。明細書の全体にわたって同一の参照番号は同一の構成要素を示す。本実施形態において、フォトダイオードは入射される光によって電荷が形成される光電変換部を意味する。
【００２７】
図１は本発明の一実施形態によるＣＭＯＳイメージセンサの等価回路図である。図２は本発明の一実施形態による一般的なＣＭＯＳイメージセンサの画素を示す平面図である。
【００２８】
図１及び図２を参照すると、ＣＭＯＳイメージセンサで素子分離膜ＦＯＸによって分離される各々の単位画素は一つのフォトダイオードＰＤと４個のトランジスタＴｘ、Ｒｘ、Ｓｘ、Ａｘとを具備する。具体的には、相対的に広いフォトダイオード領域ＰＤの一側にトランスファトランジスタ（Ｔｘ；Ｔｒａｎｓｆｅｒ  ｔｒａｎｓｉｓｔｏｒ）が位置して、前記トランスファゲートの一側に順にリセットトランジスタ（Ｒｘ；Ｒｅｓｅｔ  ｔｒａｎｓｉｓｔｏｒ）、選択トランジスタ（Ｓｘ；Ｓｅｌｅｃｔ  ｇａｔｅ）及びアクセストランジスタ（Ａｘ；Ａｃｃｅｓｓ  ｔｒａｎｓｉｓｔｏｒ）が位置する。前記トランスファトランジスタＴｘのドレインであり、同時に前記リセットトランジスタＲｘのソースである領域を浮遊拡散（ＦＤ；ｆｌｏａｔｉｎｇ  ｄｉｆｆｕｓｉｏｎ）領域という。
【００２９】
前記ＣＭＯＳイメージセンサの動作を図１及び図２を参照して説明すると、次のようになる。まず、光が遮断された状態でリセットトランジスタＲｘと選択トランジスタＳｘにＶＤＤを印加して、４個のトランジスタを全部、またはトランスファトランジスタＴｘを除いた３個のトランジスタをオン（ＯＮ）させて基準値を検出する。その後に、前記リセットトランジスタＲｘをオフ（ＯＦＦ）させて、前記外部から受光部であるフォトダイオードＰＤに光を入射させる。この時、前記フォトダイオードＰＤから電子−正孔対が生成される。前記トランスファトランジスタＴｘをオンさせれば、前記生成された電荷は浮遊拡散ＦＤ領域に伝達され、伝達された電荷量に比例して選択トランジスタＳｘのゲートバイアスが変わる。これは結局選択トランジスタＳｘのソース電位変化をもたらす。この時、アクセストランジスタＡｘをオンさせれば、電荷による信号が列配線側へ読み出されるようになる。
【００３０】
図３は図２をＩ−Ｉ’線に沿って切断したものであり、本発明の一実施形態によって形成されたＣＭＯＳイメージセンサの断面図を示す。
【００３１】
図３を参照すると、緑色光を実現するための画素である緑色領域Ｇ、赤色を実現するための画素である赤色領域Ｒ及び青色を実現するための画素である青色領域Ｂを具備するＰ型半導体基板１上にＰ型エピタキシャル層３が位置する。前記各々の領域は素子分離膜７によって区別される。本実施形態で前記緑色領域Ｇ、前記赤色領域Ｒ及び前記青色領域Ｂの位置は本発明の要旨を容易に説明するために配置したものであり、任意に交換することができる。例えば３×３の配列で前記赤色領域Ｒは中心に位置して、前記グリーン領域Ｒは前記赤色領域Ｒを基準で左右及び上下に位置することができる。そして前記青色領域Ｂは前記赤色領域Ｒの対角線方向に位置することができる。
【００３２】
前記エピタキシャル層３の上部にＰ型の第１不純物注入領域１９とＮ型の第２不純物注入領域１７が位置して、光電変換部であるフォトダイオードをなす。また、前記Ｎ型の第２不純物注入領域１７と前記Ｐ型エピタキシャル層３も光電変換部をなすことができる。前記第２不純物注入領域１７の下部の前記エピタキシャル層３内に第１埋没バリヤ層５が位置する。前記第１埋没バリヤ層５はＰ型の不純物がドーピングされてなることができる。前記第１埋没バリヤ層５にドーピングされた不純物の濃度は前記エピタキシャル層３にドーピングされた不純物の濃度より高い。前記緑色領域Ｇと前記青色領域Ｂで前記第１埋没バリヤ層５上に第２埋没バリヤ層１１が位置する。前記青色領域Ｂで前記第２埋没バリヤ層１１上に第３埋没バリヤ層１５が位置することができる。前記第２埋没バリヤ層１１と前記第３埋没バリヤ層１５はＰ型の不純物でドーピングされてなることができ、前記第１埋没バリヤ層５にドーピングされた不純物の濃度と同一の濃度でドーピングされることができる。前記各々の領域で前記埋没バリヤ層の上部は前記第２不純物注入領域１７と離隔される。すなわち、前記緑色領域Ｇで前記第２埋没バリヤ層１１は前記第２不純物注入領域１７と離隔される。前記赤色領域Ｒで前記第１埋没バリヤ層５は前記第２不純物注入領域１７と離隔される。前記青色領域Ｂで前記第３埋没バリヤ層１５は前記第２不純物注入領域１７と離隔される。
【００３３】
これによって、各々の領域から入射される波長の長さに適するようにフォトダイオードの空乏領域を調節することができ、イメージセンサの感度を改善することができる。すなわち、青色の波長が最も短くて、赤色の波長が最も長い。したがって、前記青色領域Ｂでは青色光が前記第２不純物注入領域１７の上部側に到逹するので、空乏領域の幅（深度）が大きくなくても感度が低下しない。一方、前記赤色領域Ｒでは赤色光が前記第２不純物注入領域１７の下部側に到逹するので、大きな幅（深度）の空乏領域を要求する。
【００３４】
これと同時に、クロス−トーク現象を防止することができる。すなわち、波長が長い赤色光が前記赤色領域Ｒで前記第２不純物注入領域１７を逸脱して前記エピタキシャル層３に入射するようになって電子−正孔対が生成される場合、電子の移動を前記エピタキシャル層３より高濃度でドーピングされた前記埋没バリヤ層５、１１、１５が遮断する。すなわち、前記埋没バリヤ層５、１１、１５内で移動する電子が正孔と再結合して隣り合う画素へのクロス−トーク現象を防止することができる。
【００３５】
前記各々の第２不純物注入領域１７上には高濃度のＰ型の第１不純物注入領域１９が位置することができる。これは前記第２不純物注入領域１７の不安定な表面で生成されることができる電子の移動を遮断して、すなわち電子を正孔と再結合させて暗電流防止または抑制または改善するためである。
【００３６】
前記エピタキシャル層３上に順に反射防止膜２１、層間絶縁膜２３、平坦層２５が位置することができる。前記反射防止膜２１は例えばＳｉＯＮまたはＳｉ３Ｎ４からなることができる。前記層間絶縁膜２３は例えばＳｉＯ２またはＳｉＯＦからなることができる。前記平坦層２５はＳｉＯＮまたはＳｉ３Ｎ４からなることができる。前記平坦層２５上に各々の色を実現するための色フィルター２７Ｇ、２７Ｒ、２７Ｂが位置する。すなわち、前記緑色領域Ｇには緑色フィルター２７Ｇが、前記赤色領域には赤色フィルター２７Ｒが、そして前記青色領域Ｂには青色フィルター２７Ｂが位置する。前記各々の色フィルター２７Ｇ、２７Ｒ、２７Ｂは各々の色を示す顔料からなることができる。前記色フィルター２７Ｇ、２７Ｒ、２７Ｂ上にマイクロレンズ２９が位置して入射される光を集光する役割を果たす。
【００３７】
図４乃至８は図３のＣＭＯＳイメージセンサを形成する方法を順に示す工程断面図である。
【００３８】
図４を参照すると、緑色を実現するための画素である緑色領域Ｇ、赤色を実現するための画素である赤色領域Ｒ及び青色を実現するための画素である青色領域Ｂを具備するＰ型半導体基板１上にＰ型エピタキシャル層３を成長させる。前記エピタキシャル層３を形成する間、１×１０１０ａｔｏｍｓ／ｃｍ２の投与量（ｄｏｓｅ）でホウ素（Ｂ）をドーピングすることができる。
【００３９】
図５を参照すると、イオン注入工程を進行して前記エピタキシャル層３内にＰ型の第１埋没バリヤ層５を形成する。前記第１埋没バリヤ層５は例えばホウ素を１×１０１２ａｔｏｍｓ／ｃｍ２の投与量で１．４ＭｅＶ以上のエネルギーでドーピングして形成されることができる。そして前記エピタキシャル層３の上部に素子分離膜７を通常のＳＴＩ（Ｓｈａｌｌｏｗ  ｔｒｅｎｃｈ  ｉｓｏｌａｔｉｏｎ）方法等によって形成する。
【００４０】
図６を参照すると、前記赤色領域Ｒを覆う第１マスク９を形成する。前記第１マスク９は例えばフォトレジストパターンでありうる。前記第１マスク９及び前記素子分離膜７をイオン注入マスクとして利用して前記緑領域Ｇと前記青色領域Ｂで前記第１埋没バリヤ層５上に第２埋没バリヤ層１１を形成する。前記第２埋没バリヤ層１１は例えばホウ素を１×１０１２ａｔｏｍｓ／ｃｍ２の投与量で１．０ＭｅＶ〜１．４ＭｅＶのエネルギーでドーピングして形成されることができる。後続の熱処理工程を通じて前記第２埋没バリヤ層１１と前記第１埋没バリヤ層５は接することができる。
【００４１】
図７を参照すると、前記第１マスク９を除去した後、前記緑色領域Ｇと前記赤色領域Ｒを覆う第２マスク１３を形成する。そして前記第２マスク１３と前記素子分離膜７をイオン注入マスクとして利用して前記青色領域Ｂに第３埋没バリヤ層１５を形成する。前記第３埋没バリヤ層１５は例えばホウ素を１×１０１２ａｔｏｍｓ／ｃｍ２の投与量で０．６ＭｅＶ〜１．０ＭｅＶのエネルギーでドーピングして形成されることができる。後続の熱処理工程を通じて前記第２埋没バリヤ層１１と前記第３埋没バリヤ層１５は接することができる。
【００４２】
図８及び図２を参照すると、前記第２マスク１３を除去する。図示しないが、熱処理工程を進行してゲート酸化膜（図示しない）を形成して、図２のトランジスタを形成するためのゲート電極を形成する。そして前記素子分離膜７と前記ゲート電極とをイオン注入マスクとして利用してイオン注入工程を進行して前記エピタキシャル層３にＮ型の第２不純物注入領域１７を形成する。そしてイオン注入工程を進行して前記第２不純物注入領域１７の表面に高濃度のＰ型の第１不純物注入領域１９を形成することができる。そして前記トランジスタのソース／ドレイン領域を形成するためのイオン注入工程を進行する。
【００４３】
後続で、図３を参照して、反射防止膜２１、層間絶縁膜２３、平坦層２５、色フィルター２７Ｇ、２７Ｒ、２７Ｂ及びマイクロレンズ２９を順に形成して図３のイメージセンサを完成する。
【００４４】
図示しないが、イオン注入工程の後に各々熱処理工程が進行されることができる。または熱処理工程は前記イオン注入工程が全部完了した後、一度に進行されることができる。
【図面の簡単な説明】
【００４５】
【図１】本発明の一例によるＣＭＯＳイメージセンサの等価回路図である。
【図２】本発明の一例によるＣＭＯＳイメージセンサの画素を示す平面図である。
【図３】図２をＩ−Ｉ'線に沿って切断したものであり、本発明の一実施形態に応じて形成されたＣＭＯＳイメージセンサの断面図を示す。
【図４】図３のＣＭＯＳイメージセンサを形成する方法を順に示す工程断面図である。
【図５】図３のＣＭＯＳイメージセンサを形成する方法を順に示す工程断面図である。
【図６】図３のＣＭＯＳイメージセンサを形成する方法を順に示す工程断面図である。
【図７】図３のＣＭＯＳイメージセンサを形成する方法を順に示す工程断面図である。
【図８】図３のＣＭＯＳイメージセンサを形成する方法を順に示す工程断面図である。
【符号の説明】
【００４６】
１  半導体基板
３  エピタキシャル層
５  第１埋没バリヤ層
７  素子分離膜
１１  第２埋没バリヤ層
１５  第３埋没バリヤ層
１７  第２不純物注入領域
１９  第１不純物注入領域
２１  反射防止層
２３  相関絶縁膜
２５  平坦層
２７Ｇ  緑色フィルター
２７Ｒ  赤色フィルター
２７Ｂ  青色フィルター
２９  マイクロレンズ
【図１】
2006210919.tif 000003
【図２】
2006210919.tif 000004
【図３】
2006210919.tif 000005
【図４】
2006210919.tif 000006
【図５】
2006210919.tif 000007
【図６】
2006210919.tif 000008
【図７】
2006210919.tif 000009
【図８】
2006210919.tif 000010