(57)【要約】【課題】製造工程を簡素化することで製造コストの増大を防ぐと共に薄型化に優れた磁気素子を提供する。【解決手段】  上下に配した磁性層２と、該磁性層２に挟まれたコイル１と、前記コイル１の両端およびその途中の位置から外部に接続するための端子とを備えている磁気素子１０において、磁気素子１０の最長幅をｗ、磁性層２比透磁率をμr、上下に配した磁性層間距離をｇ、上下に配した磁性層厚みをそれぞれt１，ｔ２としたときに、次式（１）の関係を満たすようにする。  （μr・ｇ・（ｔ１＋ｔ２）／４）１／２＞ ｗ／２      （１）【選択図】図２
2006210798.tif 000002
【特許請求の範囲】
【請求項１】
上下に配した磁性層と、該磁性層に挟まれたコイルと、該コイルの両端およびその途中の位置から外部に接続するための端子とを備えている磁気素子において、
磁気素子の最長幅をｗ、磁性層比透磁率をμr、上下に配した磁性層間距離をｇ、上下に配した磁性層厚みをそれぞれt１，ｔ２としたときに、次式（１）の関係を満たすことを特徴とする磁気素子。
（μr・ｇ・（ｔ１＋ｔ２）／４）１／２ ＞ ｗ／２      ・・・（１）
【請求項２】
さらに、上下に配した磁性層間部分の内、コイルを取り囲む部分の比透磁率をμrｇとしたときに、次式（２）の関係を満たすことを特徴とする請求項1に記載の磁気素子。
μrｇ／μr≦０．０３      ・・・（２）
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄型化に優れた磁気素子に関するものである。
【背景技術】
【０００２】
近年、携帯機器やノートパソコンのように、電池で駆動される携帯機器の利用が進んでいる。このような携帯機器に対しては、従来から、より一層の小型化、軽量化が望まれており、最近ではこれらに加えて、マルチメディア化への対応、即ち通信機能や表示機能の充実、あるいは画像データを含む大量情報の高速処理等の高機能化が求められている。これらの要求は、電池からの単一電圧を、ＣＰＵやＬＣＤモジュール、通信用パワーアンプ等の様々な搭載デバイスが必要とする各々の電圧レベルに的確に変換できる小型電源の需要を増加させた。そのため、電子機器の小型、軽量化と高機能化とを両立させるべく、電源に搭載されるトランスやインダクタ等の磁気素子についても、その小型化、薄型化を進めることが重要な課題となっている。
【０００３】
このような状況下で、従来、前記電源には、焼結フェライトコアにコイルを巻いたトランスやインダクタが搭載されてきたが、これらは、いずれも薄型化が困難で、そのため電源の薄型化を阻害してきた。そこで、磁気素子の小型化、薄型化を図るため、平面コイルを上下のフェライト磁性層で挟み、且つコイルパターン間の隙間をフェライトで埋めた構造の平面磁気素子が提案された（例えば、特許文献１及び特許文献２参照）。
【０００４】
前記平面磁気素子は、基板上に下部フェライト磁性層を印刷法などで形成し、その上にコイルパターンをメッキ法などで形成した後、コイルパターン間及び上部のフェライト磁性層を印刷法で形成して平面磁気素子としたものである。
【０００５】
このような構造とすることにより、磁気素子の薄型化に成功し、さらにこれを搭載することで、スイッチング電源の薄型化を達成した。
【特許文献１】特開２００１−２４４１２３号公報
【特許文献２】特開２００１−２４４１２４号公報
【非特許文献１】白江  他、「マイクロ磁気デバイスのすべて」、工業調査会、１９９２年、ｐ．４３
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記従来技術の平面磁気素子を搭載したスイッチング電源は、基本的にスイッチングのオンデューティー比のみで電圧変換を行っている。降圧型、昇圧型、及び昇降圧型電源における、オンデューティー比Ｄ（＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ））と電圧変換比Ｇｖ（＝Ｖｏ／Ｅ）の関係は以下の通りである。
・降圧型電源：Ｇｖ＝Ｄ      （３）
・昇圧型電源：Ｇｖ＝１／（１−Ｄ）      （４）
・昇降圧型電源：Ｇｖ＝Ｄ／（１−Ｄ）      （５）
ここで、Ｅは入力電圧、Ｖｏは出力電圧、Ｔｏｎ及びＴｏｆｆはそれぞれメインスイッチのオン時間とオフ時間である。これらの式から明らかなように、入出力の電圧変換比Ｇｖが大きくなると、オン時間もしくはオフ時間が極端に短くなる。このような状況は、ＬＳＩの低電圧化に伴い現実のものとなってきている。ＭＯＳＦＥＴやトランジスタなどのスイッチング素子には、急峻なスイッチングを阻害する蓄積時間およびそのバラツキが不可避であり、オン／オフ時間が極端に短くなるとスイッチング損失が増加したり、制御不可能になったりするという問題があるため、オンデューティ比０．２〜０．８程度が現実的な範囲であり、あまり小さくできないという問題がある。
【０００７】
この課題を解決する手段の一つは、トランスを用いて電圧変換する絶縁型のスイッチング電源とすることである。この場合、スイッチングの時比率を０．５付近にして、さらにトランスで所望の電圧に変換することで解決することができる。しかしながら、この方法は巻き線型トランスでは容易だが、平面コイルを用いた磁気素子では構造的な困難さを伴っている。
【０００８】
上記非特許文献１に記載されている平面コイルの基本構造の一例を図１０に示す。図示するように、絶縁層（中間絶縁層）を挟んで一次平面コイルおよび二次平面コイルをおき、この平面コイルを絶縁層で挟み、さらにこの絶縁層を磁性層で包み込んだ構造を持っている。しかし、この図１に示す構造は以下のような問題を有している。
（イ）コイル製造工程が通常のコイルの２倍になる。
（ロ）平面コイルを、中間絶縁層を挟んで２段重ねにする必要があり薄型化が阻害される。
（ハ）平面コイルを重ねる構造であるので、２段目のコイルを作成する際に中間絶縁層の平坦化が必須となるが、パワー系コイルに必須な低抵抗化を実現するためコイル厚みを大きくしたとき、中間絶縁層の凹凸が大きくなり、これを平坦化する工程が別途必要となる。この工程は製品のコストアップを招くものである。
【０００９】
本発明は、かかる事情に鑑みなされたものであり、製造工程を簡素化することで製造コストの増大を防ぐと共に薄型化に優れた磁気素子を提供することを目的としている。
【課題を解決するための手段】
【００１０】
本発明者は、上記目的を達成するため研究を重ねた。その結果、携帯機器ではリチウムイオン２次電池やＮｉＭＨ ２次電池などを一次側入力（入力側電源）とするため、高電圧（例えば１００Ｖコンセント）を一次側入力とするトランスのように、一次／二次コイル間の電気的絶縁は必須ではなく、単巻きコイルの両端子間からタップをとり、一次／二次コイルを構成する構造が適しているとの考えに至った。一方で、一次／二次コイル間の磁気結合が大きくないと入力側のエネルギーを効率良く２次側に送ることができないことも明らかとなった。
【００１１】
そこで、さらに、一次／二次コイル間の磁気結合を大きくできる構造について、検討を重ねた結果、磁気素子の最長幅をｗ、磁性層比透磁率をμr、上下に配した磁性層間距離をｇ、上下に配した磁性層厚みをそれぞれt１，ｔ２としたときに、次式（１）の関係を満たすときに大きな磁気結合を実現できることを見い出し本発明を完成させた。
【００１２】
つまり、本発明は、上下に配した磁性層と、該磁性層に挟まれたコイルと、前記コイルの両端およびその途中の位置から外部に接続するための端子とを備えている磁気素子において、磁気素子の最長幅をｗ、磁性層比透磁率をμr、上下に配した磁性層間距離をｇ、上下に配した磁性層厚みをそれぞれt１，ｔ２ としたときに、次式（１）の関係を満たすことを特徴とする磁気素子である。
【００１３】
（μr・ｇ・（ｔ１＋ｔ２）／４）１／２ ＞ ｗ／２      （１）
さらに、本発明に係る磁気素子は、前記上下に配した磁性層間部分の内、コイルを取り囲む部分の比透磁率をμrｇとしたときに、次式（２）の関係を満たすことが好ましい。
【００１４】
μrｇ／μr≦０．０３      （２）
本発明によれば、平面コイルを２段に重ねることなく磁気結合の高い磁気素子が実現でき、これにより薄型化を実現でき、かつ、製造工程を簡素化することで製造コストの増大を防ぐことが可能となる。さらに、漏れインダクタンスが小さく薄型化に優れた磁気素子が実現できる。
【発明の効果】
【００１５】
本発明によれば、製造工程を簡素化することで製造コストの増大を防ぐと共に薄型化に優れた磁気素子が提供される。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を実施するための最良の形態の一例を説明する。
【００１７】
本発明に係る磁気素子は、上下に配した磁性層と、該磁性層に挟まれたコイルと、該コイルの両端およびその途中の位置から外部に接続するための端子とを備え、前記磁気素子の最長幅をｗ、前記磁性層の比透磁率をμr、前記上下に配した磁性層間距離をｇ、前記磁性層厚みをそれぞれt１，ｔ２ としたときに、上述した次式（１）の関係を満たすものである。
【００１８】
（μr・ｇ・（ｔ１＋ｔ２）／４）１／２ ＞ ｗ／２      （１）
図１に、本発明に係る磁気素子１０を構成するコイル１の形状の一例を示す。また、図２に前記磁気素子１０の図１におけるＡ−Ａ’断面図を示す。
【００１９】
図１に示すように、前記コイル１の形状としては、スパイラル形状とすることが薄型化にも適して好適であるが、これに限定されるものではない。また、図２に示すようにコイル１の上下を磁性層２（２ａ，２ｂ）で挟むことで磁気素子を形成する。なお、コイル１には、図１に示すように、コイルの両端およびその途中の位置の３箇所に端子（１ａ，１ｂ，１ｃ）が設けられる。ここで、前記端子１ａ−１ｃ間を一次コイル、前記端子１ｃ−１ｂ間を二次コイルとする。前記端子１ｃの位置は、所望の昇降圧比が得られるような位置が選ばれる。選び方の具体例は、スイッチング電源回路との組み合わせで後述する。
【００２０】
前記磁性層２を構成する磁性体材料としては、特に限定されるものではなく、フェライト系、Ｆｅ−Ｓｉ系、Ｆｅ−Ａｌ−Ｓｉ系、Ｆｅ−Ｎｉ系、Ｆｅ系アモルフォス、Ｃｏ系アモルフォスなどの材料を適用できる。ただし、比抵抗の低い材料についてはコイルとの絶縁を取るなどの考慮が必要となる。磁気素子を高周波で駆動する場合は、前記磁性層を構成する磁性体材料としては、フェライト系材料、特に絶縁体のＮｉ−Ｚｎ系フェライト材料を用いることが好適である。
【００２１】
また、図２に示すように、磁気素子１０の最長幅をｗ、磁性層２の比透磁率をμr、上下に配された磁性層２ａ，２ｂ間の距離をｇ、上下に配された磁性層２ａ，２ｂの厚みをそれぞれt１，ｔ２としたときに、上記（１）式の関係を満たすことにより一次コイルと二次コイルとの間の磁気結合係数を大きくすることができる。上記（１）式の関係を満たさない場合には、上下に配した磁性層間を磁束がショートカットして磁気結合係数を小さくしてしまう。
【００２２】
距離ｇで表される上下に配された磁性層２ａ，２ｂ間部分は、ショートカットする磁束を小さくするという観点からは、非磁性材料で満たすことが好適であるが、ショートカットする磁束がコイルと鎖交して銅損を増加させることを防ぐためには、コイル間およびその周囲を磁性体で囲むことが効果的である。しかし、上下磁性層２の透磁率に比べてコイル間磁性体透磁率が大き過ぎると、一次／二次コイル間の磁気結合係数を低下させてしまう。そのため、上下磁性層２の透磁率μrとコイルを取り囲む部分３の比透磁率μrｇが、上述した次式（２）の関係を満たすようにすることが好ましい。
【００２３】
μrｇ／μr≦０．０３      （２）
以下に、本発明の磁気素子１０の一種であるタップドインダクタの製造方法の一例を、図２を用いて述べるが、前記タップドインダクタの製造方法はこれに限定されるものではない。
【００２４】
まず、下部磁性層２ｂとなる下部フェライト基板２ｂに、ショットブラスト等を用いて環状の溝４を形成し、上部磁性層２ａとなる上部フェライト基板２ａに、ショットブラスト等を用いて外部端子６と接続が必要な位置、つまり、コイルの両端およびその途中の位置の３箇所に穴あけ加工を施し、導体ビア５を形成する。次に、前記上部フェライト基板のコイル形成面側にシード層としてのＣｕを０．５μｍ成膜した後、レジスト塗布・露光・現像工程で図１に示したようなコイルパターンのレジストフレームを作成する。前記レジストフレームに電気メッキでＣｕを析出させ、コイル線間のシード層をエッチング処理してコイル１を完成させる。コイルの上には接着剤としてエポキシ樹脂を塗布し、前記下部フェライト基板２ｂの環状溝４部に前記コイル１が位置するように、下部フェライト基板２ｂと上部フェライト基板２ａの両者を張り合わせて磁気素子であるタップドインダクタを完成させる。
【００２５】
前記タップドインダクタの３箇所の端子が存在する表面には、必要に応じてＮｉ／ＡｕやＮｉ／Ｓｎなどの外部端子６を形成することが可能である。
【００２６】
本発明のタップドインダクタを搭載したスイッチング電源の基本回路の一例を、図３、図４、図５に示す。ここで、図３は降圧型コンバータ、図４は昇圧型コンバータ、図５（ａ），（ｂ）はそれぞれ昇降圧型コンバータを表す。図５に示す昇降圧型コンバータでは、一次側コイルの位置により、（ａ），（ｂ）２通りの回路が可能となる。なお、前記図３，４，５は基本回路を示すものであり、スイッチング電源を構成するためには、ここに示された部品以外に、出力電圧をモニターする回路や所望の出力電圧を得るためスイッチング時比率を制御するＩＣなどを含むことは言うまでも無い。
【００２７】
また、図３，４，５中に示されるメインスイッチには、トランジスタやＭＯＳＦＥＴなどのパワー系スイッチング半導体素子が用いられる。メインスイッチがＭＯＳＦＥＴの場合には、ダイオードをＭＯＳＦＥＴに置き換えた同期整流方式にして低損失化を図ることができる。
【００２８】
以下、図３，４，５の各回路での基本動作を説明する。
（Ａ）降圧型コンバータ（図３）
タップドインダクタの一次／二次コイル間の磁気結合係数を１とすると、Ｔｏｎ期間における磁束変化量Δφｏｎは次式（６）のように与えられる。
【００２９】
Δφｏｎ＝（Ｅ−Ｖ０）Ｔｏｎ／（Ｎ１＋Ｎ２）      （６）
また、Ｔｏｆｆ期間における磁束変化量Δφｏｆｆは、
Δφｏｆｆ＝Ｖ０Ｔｏｆｆ／Ｎ２       （７）
スイッチｏｎ期間ならびにｏｆｆ期間で磁束変化量Δφｏｎ、Δφｏｆｆは等しいので、
Δφｏｎ＝Δφｏｆｆ        （８）
が成り立ち、上述の（５）式を用いて各式を整理すると、タップドインダクタを用いた降圧型コンバータの電圧変換比Ｇｖ（＝Ｖ０／Ｅ）は次式（９）のようになる。
【００３０】
Ｇｖ＝Ｄ／（１＋（１−Ｄ）／ａ）      （９）
ただし、Ｄは次式（１０）で表される半導体スイッチのオンデューティー比、ａは次式（１１）で表されるタップドインダクタの巻数比である。
【００３１】
Ｄ＝Ｔｏｎ／Ｔ      （１０）
ここで、Ｔ＝Ｔｏｎ＋Ｔｏｆｆ 
ａ＝Ｎ２／Ｎ１      （１１）
上記（９）式から算出される、オンデューティー比Ｄと電圧変換比Ｇｖの関係を図６にプロットした。ここで、ａ＝∞が、従来型の降圧型コンバータ回路での結果である。
【００３２】
図６から明らかなように、タップドインダクタを用いると同じオンデューティー比でより小さな電圧にまで降圧することができる。このことは、低電圧出力型コンバータにおいて、巻数比aの小さなタップドインダクタを用いることで、オンデューティー比を、５０％を中心にしてＰＷＭ(Pulse Width Modulation)制御できることを意味する。
【００３３】
通常のＰＷＭ制御ＩＣのオンデューティー比の制御範囲は０．２〜０．８程度であり、タップドインダクタを用いないで低電圧化しようとしてもオンデューティー比の下限が０．２であり、また、メインスイッチのｏｎ期間Ｔｏｎが短くなるために、立ち上がり・立下り期間の早い高速半導体スイッチを使わないと同期整流方式の採用も難しくなる。従って、タップドインダクタを用いる方法は、同期整流方式の場合においても、メインスイッチと同期整流スイッチの同通時間が同程度になり、コンプリメンタリＭＯＳＦＥＴ（Ｐ−ＭＯＳとＮ−ＭＯＳ）を使用するメリットを活かせることができる。
【００３４】
（Ｂ）昇圧型コンバータ（図４）
上記（Ａ）降圧型コンバータと同様な解析を行うことで次式（１２）〜（１５）が得られる。
【００３５】
Δφｏｎ＝ＥＴｏｎ／Ｎ１      （１２）
Δφｏｆｆ＝（Ｖ０−Ｅ）Ｔｏｆｆ／（Ｎ１＋Ｎ２）       （１３）
Δφｏｎ＝Δφｏｆｆ        （１４）
上記（４）、（１２）〜（１４）の関係より
Ｇｖ＝（１＋ａＤ）／（１−Ｄ）      （１５）
上記（１５）式から算出される、オンデューティー比Ｄと電圧変換比Ｇｖの関係を図７にプロットした。ここで、ａ＝０（Ｎ２＝０）が、従来型の昇圧型コンバータ回路での結果である。図７から明らかなように、タップドインダクタを用いると同じオンデューティー比でより大きな電圧にまで昇圧することができる。このことは、高電圧出力型コンバータにおいて、巻数比aの小さなタップドインダクタを用いることで、オンデューティー比を、５０％を中心にしてＰＷＭ制御できることを意味する。タップドインダクタを用いないで高電圧化しようとしてもオンデューティー比の上限が０．８であり、また、降圧型コンバータの場合と同じように、立ち上がり・立下り期間の早い高速半導体スイッチを使わないと同期整流方式の採用も難しくなる。
【００３６】
（Ｃ）昇降圧型コンバータ(図５（ａ），（ｂ）)
この方式のコンバータは反転出力を得る場合に用いられる。図５（ａ）の場合の電圧変換比Ｇｖ（＝Ｖ０／Ｅ）は次式（１６）のように与えられる。
【００３７】
Ｇｖ＝−ａ／（１＋ａ）×Ｄ／（１−Ｄ）      （１６）
また、図５（ｂ）の場合の電圧変換比Ｇｖ（＝Ｖ０／Ｅ）は次式（１７）のように与えられる。
【００３８】
Ｇｖ＝−（１＋ａ）×Ｄ／（１−Ｄ）      （１７）
低電圧反転出力を得たい場合は、図５（ａ）の回路方式を選択し、上記（１６）式に従い、巻数比aを小さくすることで、同じオンデューティー比でも電圧変換比Ｇｖを低くできる。この場合のＤと｜Ｇｖ｜の関係を図８に示す。なお、a＝∞（Ｎ１＝０）の場合の電圧変換比Ｇｖは通常の昇降圧型コンバータの場合に等しくなる。
【００３９】
また、高電圧反転出力を得たい場合は、図５（ｂ）の回路方式を選択し、上記（１７）式に従い、巻数比aを大きくすることで、同じオンデューティー比でも昇圧比を高くできる。この場合のＤと｜Ｇｖ｜の関係を図９に示す。なお、a＝０（Ｎ２＝０）の場合の電圧変換比Ｇｖは通常の昇降圧型コンバータの場合に等しくなる。
【００４０】
以上、本発明によれば、平面コイルを２段に重ねることなく磁気結合係数の高い磁気素子を実現できる。この磁気素子は漏れインダクタンスが小さく、この磁気素子を用いることで高効率スイッチング電源を実現できる。また、この磁気素子を用いることで磁気結合係数の高いトランス機能を発現できるので、構造上の困難さを回避したトランスを実現できる。
【実施例１】
【００４１】
まず、磁性層となるフェライト基板にショットブラストにて、上述の図１に示す構造に対応する環状溝が形成された下部フェライト基板と、端子位置に穴あけ加工を施された上部フェライト基板を作製する。次に、上部フェライト基板側にシード層としてのＣｕを０．５μｍ成膜した後、レジスト塗布・露光・現像工程で図１に示すコイルパターンのレジストフレームを作成する。前記レジストフレームに電気メッキでＣｕを析出させ、導体間をエッチング処理してコイルを完成させる。
【００４２】
上部フェライト基板と下部フェライト基板との間のコイルを取り囲む部分は、エポキシ樹脂をスクリーン印刷法にて埋めて形成した。前記コイルの両端およびその途中の位置に設けられた３端子に接続するために、上部フェライト基板表面側にＮｉ／Ｓｎの外部端子を形成した。前記コイルの途中に設けられた中間端子の位置は、一次／二次コイルのインダクタンスがおおよそ１：１となる位置に調整した。
【００４３】
それぞれの磁気素子を上述の図３〜５に示した評価回路に搭載して周波数１ＭＨｚでの一次／二次コイル間の磁気結合係数を評価した。その結果を下記表１に示す。本発明の上述した（１）式の条件を満たしたタップドインダクタ（実施例１〜５）において、従来技術に係る比較例１〜３に比べて大きな磁気結合係数が得られることがわかる。
【００４４】
【表１】
2006210798.tif 000003
【実施例２】
【００４５】
上部フェライト基板と下部フェライト基板との間のコイルを取り囲む部分に埋めるエポキシ樹脂にフェライト粉末を混ぜ、比透磁率を５程度とした材料を用いた以外は、上記実施例1と同様に磁気素子を作成し、同様に一次／二次コイル間の磁気結合係数を評価した。その結果を下表２に示す。本発明の上述した（２）式の条件を満たしたタップドインダクタ（実施例６〜９）において、従来技術に係る比較例４〜５に比べて大きな磁気結合係数が得られることがわかる。
【００４６】
【表２】
2006210798.tif 000004
【図面の簡単な説明】
【００４７】
【図１】本発明に係るコイルの形状の一例を示す図である。
【図２】図１におけるＡ−Ａ’断面を示す図である。
【図３】本発明に係るタップドインダクタを搭載したスイッチング電源である降圧型コンバータの基本回路の一例を示す図である。
【図４】本発明に係るタップドインダクタを搭載したスイッチング電源である昇圧型コンバータの基本回路の一例を示す図である。
【図５】本発明に係るタップドインダクタを搭載したスイッチング電源である昇降圧型コンバータの基本回路の一例を示す図であり、図５（ａ）は低電圧反転出力を得たい場合、図５（ｂ）は高電圧反転出力を得たい場合の図である。
【図６】図３に示した降圧型コンバータにおいて、オンデューティー比Ｄと電圧変換比Ｇｖの関係をプロットした図である。
【図７】図４に示した降圧型コンバータにおいて、オンデューティー比Ｄと電圧変換比Ｇｖの関係をプロットした図である。
【図８】図５（ａ）に示した昇降圧型コンバータにおいて、オンデューティー比Ｄと電圧変換比Ｇｖの関係をプロットした図である。
【図９】図５（ｂ）に示した昇降圧型コンバータにおいて、オンデューティー比Ｄと電圧変換比Ｇｖの関係をプロットした図である。
【図１０】従来技術に係る平面コイルの基本構造の一例を示す図である。
【符号の説明】
【００４８】
１  コイル
１ａ，１ｂ，１ｃ  端子
２，２ａ，２ｂ  磁性層（フェライト基板）
３  コイルを取り囲む部分
４  環状溝
５  導体ビア
６  外部端子
１０  磁気素子
【図１】
2006210798.tif 000005
【図３】
2006210798.tif 000006
【図４】
2006210798.tif 000007
【図５】
2006210798.tif 000008
【図６】
2006210798.tif 000009
【図７】
2006210798.tif 000010
【図８】
2006210798.tif 000011
【図９】
2006210798.tif 000012
【図２】
2006210798.tif 000013
【図１０】
2006210798.tif 000014