(57)【要約】【課題】  アドレス電極の本数が増加しても、正常なアドレス放電が行えるＰＤＰ装置の実現。【解決手段】  少なくとも、複数の走査電極Ｙと、複数のデータ電極Ａとを有するプラズマディスプレイパネル１を備え、走査電極にスキャンパルスを順次印加し、スキャンパルスの印加に同期して放電するセルのデータ電極にアドレスパルスを印加することにより選択放電を発生させて表示を制御するプラズマディスプレイ装置であって、各走査電極に対応する各表示ライン毎の放電するセルの個数を演算するライン点灯セル数演算回路９を備え、各表示ライン毎の放電するセルの個数が所定値より多い場合に、アドレスパルスの立上げタイミングを分割する。【選択図】      図４
2006064827.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも、複数の走査電極と、複数のデータ電極とを有するプラズマディスプレイパネルを備え、前記走査電極にスキャンパルスを順次印加し、前記スキャンパルスの印加に同期して放電するセルの前記データ電極にアドレスパルスを印加することにより選択放電を発生させて表示を制御するプラズマディスプレイ装置であって、
各走査電極に対応する各表示ライン毎の放電するセルの個数を計数するライン点灯セル数演算回路を備え、
各表示ライン毎の放電するセルの個数が所定値より多い場合に、前記アドレスパルスの立上げタイミングを分割することを特徴とするプラズマディスプレイ装置。
【請求項２】
各表示ライン毎の放電するセルの個数に応じて、前記スキャンパルス及び前記アドレスパルスの幅の一方又は両方を調整する請求項１に記載のプラズマディスプレイ装置。
【請求項３】
前記複数の走査電極と前記複数のデータ電極は略垂直に配置され、
当該プラズマディスプレイ装置は、長方形の前記プラズマディスプレイパネルの一辺に前記複数の走査電極を駆動する走査電極駆動回路を、対向する辺以外の辺に前記複数のデータ電極を駆動するデータ電極駆動回路を備え、
前記アドレスパルスの立上げタイミングを分割する時に、前記走査電極駆動回路に遠い側のデータ電極に印加する前記アドレスパルスの立上がりを、前記走査電極駆動回路に近い側のデータ電極に印加する前記アドレスパルスの立上がりより遅くする請求項１に記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置（ＰＤＰ装置）に関し、特にＰＤＰ装置のアドレス動作を向上する技術に関する。
【背景技術】
【０００２】
平面ディスプレイとしてプラズマディスプレイ装置（ＰＤＰ装置）が実用化されており、高輝度の薄型ディスプレイとして期待されている。ＰＤＰ装置では、各セルを点灯するか点灯しないかの制御が行えるだけであるので、ＰＤＰ装置で階調表示を行う場合には、１表示フィールドを複数のサブフィールドで構成し、各セル毎に点灯するサブフィールドを組み合わせて表示を行う。
【０００３】
ＰＤＰ装置は、各表示ラインでの表示するセル（表示セル）の選択を行うアドレス動作時に、他の表示ラインでは選択した表示セルの発光を行うアドレス・表示非分離方式と、すべての表示ラインでのアドレス動作を行った後、すべての表示ラインで同時に表示を行うアドレス・表示分離方式がある。本発明は、アドレス・表示分離方式のＰＤＰ装置が対象である。
【０００４】
一般のアドレス・表示分離方式のＰＤＰ装置では、各サブフィールドは、全セルの状態を均一にするリセット期間と、表示セルを選択するために表示データを書き込むアドレス期間と、書き込まれたデータに基づいて表示を行う維持期間とを有する。維持期間には維持パルスが印加されて維持放電が発生し、維持放電の回数で輝度が決定される。
【０００５】
また、ＰＤＰ装置には３電極型や２電極型などの各種の方式が提案されている。３電極型ＰＤＰ装置は、複数の維持（Ｘ）電極と複数の走査（Ｙ）電極を略平行に交互に配置し、Ｘ及びＹ電極と垂直な方向に複数のデータ（アドレス）電極を配置し、Ｘ及びＹ電極の組みとアドレス電極の交点にセルが形成される。表示データの書き込みは、Ｙ電極に順次スキャンパルスを印加し、スキャンパルスの印加に同期して表示を行うセル（表示セル）のアドレス電極にアドレスパルスを印加してアドレス放電を発生させる。アドレス放電により、表示セルのＸ電極とＹ電極の近傍に壁電荷が形成される。維持放電は、Ｘ電極とＹ電極の間に交互に極性を変えて維持パルスを印加すると、アドレス放電により壁電荷の形成されている表示セルでは維持放電が発生するが、壁電荷の形成されていない非表示セルでは維持放電が発生しない。２電極型ＰＤＰ装置は、複数の走査電極を略平行に交互に配置し、走査Ｙ電極と垂直な方向に複数のデータ電極を配置し、走査Ｙ電極とデータ電極の交点にセルが形成される。表示データの書き込みは、走査電極に順次スキャンパルスを印加し、スキャンパルスの印加に同期して表示セルのデータ電極にアドレスパルスを印加してアドレス放電を発生させる。アドレス放電により、表示セルの走査電極とデータ電極の近傍に壁電荷が形成される。維持放電は、走査電極とデータ電極の間に交互に極性を変えて維持パルスを印加すると、アドレス放電により壁電荷の形成されている表示セルでは維持放電が発生するが、壁電荷の形成されていない非表示セルでは維持放電が発生しない。
【０００６】
以上のように、３電極型と２電極型のいずれの方式でも、走査電極とデータ電極が設けられ、走査電極にはスキャンパルスを印加し、データ電極にはアドレスパルスを印加して表示セルを選択することが行われる。本発明は、このような構成のＰＤＰ装置であれば適用可能である。
【０００７】
図１は、３電極型プラズマディスプレイパネル（ＰＤＰ）の概略構成図である。図示のように、ＰＤＰ１には、横方向に伸びる複数の維持（Ｘ）電極Ｘ１、Ｘ２、…、Ｘ５と複数の走査（Ｙ）電極Ｙ１、Ｙ２、…、Ｙ５電極が交互に配置され、縦方向に伸びる複数のデータ（アドレス）電極Ａ１、Ａ２、…、Ａ６がＸ電極とＹ電極に直交するように配置されている。縦方向に伸びる隔壁１１が、アドレス電極の間に配置されている。隣接して配置されたＸ電極とＹ電極の間に表示ラインが形成され、各表示ラインとアドレス電極の交点にセルが形成される。すなわち、Ｘ１電極とＹ１電極の間に表示ラインＬ１が形成され、以下同様に表示ラインＬ２〜Ｌ５が形成される。なお、図では、５組のＸ及びＹ電極と６本のアドレス電極を有する例を示し、以下このような６×５セルの３電極型プラズマディスプレイパネルを有するＰＤＰ装置を例として説明を行うが、通常のＰＤＰ装置のＸ及びＹ電極の組み数及びアドレス電極数は非常に大きい。
【０００８】
図２は、図１の３電極型プラズマディスプレイパネルを使用したＰＤＰ装置の概略構成図である。参照番号１は、図１の３電極型プラズマディスプレイパネルであり、隣接する維持（Ｘ）電極と走査（Ｙ）電極の組みとデータ（アドレス）電極の交点にセルＣが形成される。従って、この場合、６×５セルが形成される。
【０００９】
各アドレス電極Ａ１−Ａ６は、アドレス電極駆動回路２により駆動され、各Ｘ電極Ｘ１−Ｘ５は、Ｘ電極駆動回路３により駆動される。各Ｙ電極Ｙ１−Ｙ５は、走査回路４に接続され、走査回路４にはＹ電極駆動回路３が接続される。Ｘ電極駆動回路３には、維持パルスを発生する維持パルス回路１２と、リセット期間及びアドレス期間にＸ電極に印加する電圧を発生するリセット／アドレス電圧発生回路１３とが設けられている。また、Ｙ電極駆動回路５には、維持パルスを発生する維持パルス回路１４と、リセット期間及びアドレス期間にＹ電極に印加する電圧を発生するリセット／アドレス電圧発生回路１５とが設けられている。アドレス期間には、Ｙ電極駆動回路５から走査回路４にスキャンパルス及び走査に必要な電圧が供給され、走査回路４は内蔵したシフトレジスタにより、各Ｙ電極に順次スキャンパルスを印加する。また、サスティン期間には、走査回路４は全Ｙ電極をＹ電極駆動回路５に接続した状態にし、Ｙ電極駆動回路５から各Ｙ電極に所定の電圧が印加される。
【００１０】
制御回路６は、ＰＤＰ装置の各部を制御する部分であり、外部より供給される表示データをサブフィールド方式に適したデータに変換するためのフレームメモリ７と、駆動波形を生成するための、基準波形パターンを記憶したＲＯＭ８などを有する。制御回路６は、アドレス電極駆動回路２に各サブフィールドの表示データＤＡＴＡ、アドレスパルスを出力するタイミングを制御するＴＳＣ３などを出力する。また、制御回路６は、走査回路４にスキャンパルスを出力するタイミングや長さを制御するＴＳＣ２、シフトクロックＣＬＫなどを出力する。
【００１１】
図３は、図２のＰＤＰ装置の各サブフィールドの駆動波形の例を示す図である。リセット期間には、アドレス電極を０Ｖにし、電圧値が負側に徐々に変化した後所定値を維持し、その後所定の正の電圧値になる電圧波形が各Ｘ電極に印加され、電圧値が正側に徐々に変化した後一旦０Ｖに変化してから負側に徐々に変化する電圧波形がＹ電極に印加され、すべてのＸ電極とＹ電極の間でリセット放電が発生して、全セルが均一な状態になる。アドレス期間には、すべてのＸ電極を所定の正の電圧に維持し、Ｙ電極に順次−Ｖｙのスキャンパルスを印加し、これに同期してアドレス電極に電圧Ｖａのアドレスパルスを印加する。これにより、スキャンパルスとアドレスパルスが同時に印加されたセルでアドレス放電が発生する。維持放電期間では、アドレス電極を０Ｖにし、Ｘ電極とＹ電極に電圧Ｖｓの維持パルスを交互に印加する。これにより、アドレス放電の発生したセルで維持放電が発生して表示のための点灯が行われる。
【００１２】
以上、ＰＤＰ装置について説明したが、特許文献１などにもＰＤＰ装置の詳細が記載されているので、ここではこれ以上の説明を省略する。
【００１３】
【特許文献１】特開平９−６８９４６号公報
【特許文献２】特開２００１−８３９３７号公報
【特許文献３】特開２００１−２４２８２３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
近年、表示装置は益々大容量高精細化が進み、プラズマディスプレイも表示ライン数が５００ラインのタイプから１０００ラインのタイプへと進化し、それに応じて横方向の表示セル数、すなわちアドレス電極の本数も増加している。そのため、図２のアドレス電極駆動回路２を構成するドライバＩＣの個数や１個のドライバＩＣで駆動できるアドレス電極の本数も増加させる必要がある。
【００１５】
アドレス動作では、スキャンパルスが１パルス印加される間に、全アドレス電極を同時に駆動するので、各ドライバＩＣは短期間に大きな電流の印加が行えることが要求される。そのため、ドライバＩＣの各ドライブ回路は、高速動作が可能であるように構成される。しかし、アドレス電極の本数が増加した場合、アドレスパルスを印加するアドレス電極の割合が高い時、すなわち放電が集中した時には、配線抵抗のために電圧降下が大きくなり、それに伴って所定の電圧のアドレスパルスが印加できなくなり、アドレス放電が正常に行えないという問題を生じる。アドレス放電が正常に行えない場合、表示ミスが生じる。
【００１６】
本発明は、アドレス電極の本数が増加しても、正常なアドレス放電が行えるＰＤＰ装置の実現を目的とする。
【課題を解決するための手段】
【００１７】
上記目的を実現するため、本発明のＰＤＰ装置は、各表示ライン毎の放電するセルの個数を演算して、各表示ライン毎の放電するセルの個数が所定値より多い場合に、アドレスパルスの立上げタイミングを分割することを特徴とする。
【００１８】
すなわち、本発明のプラズマディスプレイ装置は、少なくとも、複数の走査電極と、複数のデータ電極とを有するプラズマディスプレイパネルを備え、前記走査電極にスキャンパルスを順次印加し、前記スキャンパルスの印加に同期して放電するセルの前記データ電極にアドレスパルスを印加することにより選択放電を発生させて表示を制御するプラズマディスプレイ装置であって、各走査電極に対応する各表示ライン毎の放電するセルの個数を演算するライン点灯セル数演算回路を備え、各表示ライン毎の放電するセルの個数が所定値より多い場合に、前記アドレスパルスの立上げタイミングを分割することを特徴とする。
【００１９】
本発明のＰＤＰ装置では、各表示ライン毎の放電するセルの個数が所定値より多い場合に、アドレスパルスの立上げタイミングを分割しているので、アドレスパルスの印加のための電流の集中が回避でき、配線抵抗による電圧降下の影響を低減でき、ご表示の発生を低減できる。
【００２０】
なお、各表示ライン毎の放電するセルの個数に応じて、スキャンパルス及びアドレスパルスの幅の一方又は両方を調整するようにすれば、より安定したアドレス放電が可能である。
【００２１】
また、複数の走査電極と複数のデータ電極が略垂直に配置され、長方形のプラズマディスプレイパネルの一辺に複数の走査電極を駆動する走査電極駆動回路を、対向する辺以外の辺に複数のデータ電極を駆動するデータ電極駆動回路を備える場合、アドレスパルスの立上げタイミングを分割する時に、走査電極駆動回路に遠い側のデータ電極に印加するアドレスパルスの立上がりを、走査電極駆動回路に近い側のデータ電極に印加する前記アドレスパルスの立上がりより遅くすることが望ましい。走査電極駆動回路から各Ｙ電極に印加されるスキャンパルスは、走査電極駆動回路に近い側のＹ電極の部分で立上がりが速く、遠い側のＹ電極の部分で立上がりが遅くなる。そのため、走査電極駆動回路に遠い側のデータ電極でのアドレスパルスの立上がりを遅くすれば、スキャンパルスの印加が遅れる部分と対応する。
【発明の効果】
【００２２】
本発明により、印加するアドレスパルスの個数が多い表示ラインでもアドレス放電の集中が回避できるので、配線抵抗による電圧降下を低減して、所定の電圧のアドレスパルスが印加できるので正常なアドレス放電が行え、ＰＤＰ装置の表示品質を向上できる。
【発明を実施するための最良の形態】
【００２３】
図４は、本発明の実施例のＰＤＰ装置の概略構成を示すブロック図である。図２と比較して明らかなように、アドレス電極駆動回路２が左側アドレス電極駆動回路２１と右側アドレス電極駆動回路２２に分割され、アドレス電極Ａ１−Ａ３は左側アドレス電極駆動回路２１で駆動され、アドレス電極Ａ４−Ａ６は右側アドレス電極駆動回路２２で駆動される点、及び制御回路にライン点灯セルカウント回路９が設けられている点が、図２の従来例と異なり、他は従来例と同じである。
【００２４】
ライン点灯セルカウント回路９は、フレームメモリ７に展開された各サブフィールドの表示データにおいて、表示ライン毎の表示（点灯）セル数を計数（カウント）する。制御回路６は、カウントした表示セル数に応じて、以下のような制御を行う点が従来例と異なる。１つの制御では、カウントした表示セル数を所定の閾値と比較し、カウントした表示セル数が閾値より小さい場合には従来と同じ制御を行い、カウントした表示セル数が閾値より大きい場合にはアドレスパルスの印加タイミングをずらす。もう１つの制御では、カウントした表示セル数に応じて、スキャンパルス及びアドレスパルスの幅を調整する。
【００２５】
制御回路６は、駆動波形パターン記憶ＲＯＭ８に記憶された基準波形パターンを組み合わせて、駆動波形信号を生成する。制御回路６は、駆動波形パターン記憶ＲＯＭ８に記憶された表示ライン毎の表示セル数とスキャンパルスおよびアドレスパルスの幅のテーブルから、カウントした表示セル数に応じてスキャンパルス及びアドレスパルスの幅を決定する。具体的には、制御部６は、カウントした表示セル数が多くなるに従ってスキャンパルス及びアドレスパルスの幅を長くする信号ＴＳＣ３１、ＴＳＣ３２及びＴＳＣ２を生成して、左側アドレス電極駆動回路２１、右側アドレス電極駆動回路２２及び走査回路４に出力する。そして、制御部６は、カウントした表示セル数が閾値より大きい場合には、上記に加えて更に信号ＴＳＣ３１、ＴＳＣ３２及びＴＳＣ２をアドレスパルスの印加タイミングをずらす信号にして出力する。
【００２６】
図５は、実施例の駆動波形を示す図であり、図３のアドレス期間におけるアドレス電極とＹ電極に印加する信号のみを示す。他の波形は、図３の従来例と同じである。図５は、アドレス電極Ａ１に対応する左側の１列目は１番目から５番目までのすべてのセルが表示され、２列目は２番目から５番目までのセルが表示され、３列目は３番目から５番目までのセルが表示され、４列目は４番目と５番目のセルが表示され、５列目と６列目は５番目のセルのみが表示される場合を示す。
【００２７】
Ｙ１電極にスキャンパルスを印加する時、すなわち１行目の表示セルを選択する時には、１列目のセルのみが表示されるので、アドレスパルスを印加されるアドレス電極は１本であり、アドレスパルスを生成するための電流は小さいので、スキャンパルス及びアドレスパルスの幅はもっとも短くする。電極Ｙ２にスキャンパルスを印加する時は、２本のアドレス電極にアドレスパルスが印加されるので、スキャンパルス及びアドレスパルスの幅は電極Ｙ１にスキャンパルスを印加する時より少し長くする。以下、アドレスパルスを印加するアドレス電極の本数が、電極Ｙ３、電極Ｙ４の順に増加するので、スキャンパルス及びアドレスパルスの幅を順次長くする。
【００２８】
そして、電極Ｙ５にスキャンパルスを印加する時には、アドレスパルスを印加するアドレス電極の本数が６本になり、閾値の４．５本より大きいので、アドレスパルスを印加するタイミングを一部ずらす。具体的には、右側アドレス電極駆動回路２２により駆動されるアドレス電極Ａ４−Ａ６には、従来と同様に、スキャンパルスの印加に同期してアドレスパルスが印加され、左側アドレス電極駆動回路２１により駆動されるアドレス電極Ａ１−Ａ３には、スキャンパルスの印加より遅れてアドレスパルスが印加される。図５の最下部には、ずれたアドレスパルスによるアドレス放電のための電流を示す。実線で示すＱ１がアドレス電極Ａ４−Ａ６と走査電極Ｙ５の間のアドレス放電のための電流を、Ｑ２がアドレス電極Ａ１−Ａ３と走査電極Ｙ５の間のアドレス放電のための電流を示し、実線のＰは、アドレス電極に同時にアドレスパルスを印加した場合のアドレス電極Ａ１−Ａ６と走査電極Ｙ５の間のアドレス放電のための電流を示す。このように、電流が分散されることが分かる。
【００２９】
なお、電極Ｙ５に印加されるスキャンパルスは、電極Ｙ４に印加するスキャンパルスの幅より長いが、電極Ｙ５にスキャンパルスが印加される時にアドレス電極に印加されるアドレスパルスの幅は、電極Ｙ４にスキャンパルスが印加される時のアドレスパルスより短いが、それでも電圧降下を回避しているので、アドレス放電は安定に行える。
【００３０】
また、本実施例では、走査電極４及び走査電極駆動回路５から遠い側に配置されたアドレス電極Ａ１−Ａ３に印加するアドレスパルスの立上がりを、走査電極４及び走査電極駆動回路５に近い側のアドレス電極Ａ４−Ａ６に印加するアドレスパルスの立上がりより遅くしている。これは、走査回路４から各Ｙ電極に印加されるスキャンパルスは、走査電極駆動回路に近い部分で立上がりが速く、遠い部分で立上がりが遅くなる。そのため、走査回路４から遠い側のアドレス電極Ａ１−Ａ３に印加するアドレスパルスの立上がりを遅くした方が、スキャンパルスの遅れと対応し、実際にＹ電極に印加されるスキャンパルスのタイミングとアドレス電極に印加されるアドレスパルスのタイミングの差を小さくできる。
【００３１】
以上、本発明の実施例を説明したが、各種の変形例が可能である。例えば、上記の実施例では、アドレスパルスは１段階だけ遅らせたが、３つ以上のグループに分けて２段階以上遅らせることも可能である。
【産業上の利用可能性】
【００３２】
本発明により、表示の安定性が向上するので、各種用途に使用できる高品質で高信頼性のプラズマディスプレイ装置を提供できる。
【図面の簡単な説明】
【００３３】
【図１】一般的なプラズマディスプレイ（ＰＤＰ）の概略構成を示す図である。
【図２】従来のＰＤＰ装置の概略構成を示すブロック図である。
【図３】従来のＰＤＰ装置の駆動波形の例を示す図である。
【図４】本発明の実施例のＰＤＰ装置の概略構成を示すブロック図である。
【図５】実施例の駆動波形を示す図である。
【符号の説明】
【００３４】
１    プラズマディスプレイパネル
２    アドレス電極駆動回路
３    Ｘ電極駆動回路
４    走査回路
５    Ｙ電極駆動回路
６    制御
２１    左側アドレス電極駆動回路
２１    右側アドレス電極駆動回路
【図１】
2006064827.tif 000003
【図２】
2006064827.tif 000004
【図３】
2006064827.tif 000005
【図４】
2006064827.tif 000006
【図５】
2006064827.tif 000007