(57)【要約】【課題】  トレンチ分離を有し、局所に電荷を蓄積する構造の不揮発性半導体装置において、レンチ分離の端部近傍におけるメモリ特性の変動を抑制して、安定したメモリ特性を有する不揮発性半導体装置を実現する。【解決手段】  不揮発性半導体記憶装置は、溝部(1a)を有する半導体基板(1)と、溝部(1a)に埋め込まれ、半導体基板(1)における活性領域を分離する第１の絶縁膜(5)と、半導体基板(1)及び第１の絶縁膜(5)の上に形成され、電荷が蓄積される第２の絶縁膜(6)を介して溝部(1a)と交差するように形成されたゲート電極(7)と、半導体基板(1)の表層部におけるゲート電極(7)の両側近傍に形成された不純物拡散層とを備える。半導体基板(1)における表面近傍領域であって且つ第２の絶縁膜(6)と半導体基板(1)とが直接接している領域における不純物濃度は、ゲート電極(7)のゲート幅方向において、実質的に同等である。【選択図】  図１
2006210481.tif 000002
【特許請求の範囲】
【請求項１】
溝部を有する半導体基板と、
前記溝部に埋め込まれ、前記半導体基板における活性領域を分離する第１の絶縁膜と、
前記半導体基板及び前記第１の絶縁膜の上に形成され、電荷が蓄積される第２の絶縁膜を介して前記溝部と交差するように形成されたゲート電極と、
前記半導体基板における表面近傍領域であって且つ前記ゲート電極と前記半導体基板とが対向している領域に形成された不純物拡散層とを備えた不揮発性半導体記憶装置であって、
前記不純物拡散層における前記第２の絶縁膜と前記半導体基板とが直接接している領域下の不純物濃度は、前記ゲート電極のゲート幅方向において、実質的に同等であることを特徴とする不揮発性半導体記憶装置。
【請求項２】
溝部を有する半導体基板と、
前記溝部に埋め込まれ、前記半導体基板における活性領域を分離する第１の絶縁膜と、
前記半導体基板及び前記第１の絶縁膜の上に形成され、電荷が蓄積される第２の絶縁膜を介して前記溝部と交差するように形成されたゲート電極と、
前記半導体基板における表面近傍領域であって且つ前記ゲート電極と前記半導体基板とが対向している領域に形成された不純物拡散層とを備えた不揮発性半導体記憶装置であって、
前記第１の絶縁膜は、前記半導体基板の上面よりも上方に突き出ており、
前記半導体基板上における前記第１の絶縁膜との境界近傍領域上に、前記第１の絶縁膜における前記半導体基板の上面よりも上方に突き出た部分と前記第２の絶縁膜とによって挟まれるように形成された第３の絶縁膜をさらに備え、
前記不純物拡散層における前記第３の絶縁膜と前記半導体基板とが直接接している領域下の不純物濃度は、前記不純物拡散層における前記第２の絶縁膜と前記半導体基板とが直接接している領域下の不純物濃度と異なっていることを特徴とする不揮発性半導体記憶装置。
【請求項３】
前記不純物拡散層における前記第３の絶縁膜と前記半導体基板とが直接接している領域下の不純物濃度は、前記不純物拡散層における前記第２の絶縁膜と前記半導体基板とが直接接している領域下の不純物濃度よりも低いことを特徴とする請求項２に記載の不揮発性半導体記憶装置。
【請求項４】
前記第２の絶縁膜は、第１のシリコン酸化膜、シリコン窒化膜、及び第２のシリコン酸化膜が順に積層された構造を有していることを特徴とする請求項１〜３のうちのいずれか１項に記載の不揮発性半導体記憶装置。
【請求項５】
前記第３の絶縁膜の膜厚は、前記半導体基板の主面に対して垂直な方向において、前記第２の絶縁膜における前記半導体基板上の膜厚の２倍以上であることを特徴とする請求項１〜４のうちのいずれか１項に記載の不揮発性半導体記憶装置。
【請求項６】
前記第３の絶縁膜と前記活性領域とは、水平方向において、２０ｎｍ以上オーバーラップしていることを特徴とする請求項１〜４のうちのいずれか１項に記載の不揮発性半導体記憶装置。
【請求項７】
半導体基板の上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜を選択的に除去して、パターン化された第１の絶縁膜を形成する工程と、
前記パターン化された第１の絶縁膜の側面上に側壁絶縁膜を形成する工程と、
前記パターン化された第１の絶縁膜及び前記側壁絶縁膜をマスクとして用いて、前記半導体基板中に溝部を形成する工程と、
上部が前記半導体基板の上面よりも突き出るように、前記溝部に第２の絶縁膜を埋め込んで、前記半導体基板における活性領域を分離する前記第２の絶縁膜よりなる分離絶縁膜を形成する工程と、
前記パターン化された第１の絶縁膜を除去する工程と、
前記半導体基板における前記パターン化された第１の絶縁膜が除去されて露出している領域及び前記半導体基板における前記側壁絶縁膜下の領域に不純物拡散層を形成する工程と、
前記半導体基板上における前記パターン化された第１の絶縁膜が除去されて露出した面と前記側壁絶縁膜における前記パターン化された第１の絶縁膜が除去されて露出した面とを少なくとも覆うように、局所的に電荷が蓄積される第３の絶縁膜を形成する工程と、
前記第３の絶縁膜の上にゲート電極を形成する工程とを備えることを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項８】
半導体基板の上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜を選択的に除去して、パターン化された第１の絶縁膜を形成する工程と、
前記パターン化された第１の絶縁膜をマスクとして用いて、前記半導体基板中に溝部を形成する工程と、
上部が前記半導体基板の上面よりも突き出るように、前記溝部に第２の絶縁膜を埋め込んで、前記半導体基板における活性領域を分離する前記第２の絶縁膜よりなる分離絶縁膜を形成する工程と、
前記パターン化された第１の絶縁膜を除去する工程と、
前記分離絶縁膜における前記パターン化されて露出している側面に側壁絶縁膜を形成する工程と、
前記半導体基板における前記パターン化された第１の絶縁膜が除去されて露出している領域及び前記半導体基板における前記側壁絶縁膜下の領域に不純物拡散層を形成する工程と、
前記半導体基板における露出している面と前記側壁絶縁膜における露出している面とを少なくとも覆うように、局所的に電荷が蓄積される第３の絶縁膜を形成する工程と、
前記第３の絶縁膜の上にゲート電極を形成する工程とを備えることを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項９】
前記第３の絶縁膜は、第１のシリコン酸化膜、シリコン窒化膜、及び第２のシリコン酸化膜が順に積層された構造を有していることを特徴とする請求項７又は８に記載の不揮発性半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トレンチ分離を有する不揮発性半導体記憶装置及びその製造方法に関する。
【背景技術】
【０００２】
不揮発性半導体記憶装置は、アプリケーションの高機能化を実現するデバイスとして広く使用されている。その中で、更なる高集積化及び高信頼性化を実現する技術として、ゲート絶縁膜に局所的に電荷を蓄積する構造を有する不揮発性半導体記憶装置が近年注目されている。
【０００３】
図１１は、従来に係る不揮発性半導体記憶装置の構造の一例を示す要部断面図である。
【０００４】
図１１に示すように、半導体基板１０１中には、溝１０３が形成されており、該溝１０３の内部には、上部が半導体基板１０１の上面から突き出るように、シリコン酸化膜から構成された埋め込み絶縁膜であるトレンチ分離１０２が形成されている。また、半導体基板１０１におけるトレンチ分離１０２によって囲まれた活性領域の上、並びにトレンチ分離１０２の側面及び上面の上には、電荷を蓄積する機能を有するＯＮＯ膜よりなるトラップ膜１０４が形成されている。また、トラップ層１０４の上には、溝１０３と交差するように多結晶シリコン膜よりなるゲート電極１０５が形成されている。ここで、ゲート電極１０５の直下に位置するトラップ膜１０４は、活性領域上におけるトレンチ分離１０２との境界まで半導体基板１０１に直接接して形成されているので、ゲート電極１０５に電圧を印加すると、半導体基板１０１上におけるトレンチ分離１０２との境界までチャネル領域が形成されることになる。
【特許文献１】特開２０００−２８６３４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、前述した従来に係る不揮発性半導体記憶装置では、半導体基板１０１における活性領域の不純物プロファイルは、トレンチ分離１０２の端部近傍と活性領域の中心部とでは異なっている。このため、従来に係る不揮発性半導体記憶装置はメモリ特性が不安定であるという問題を有していた。特に、局所的に電荷を蓄積する構造を有する不揮発性半導体記憶装置の場合、トラップ膜１０４内に蓄積される電荷の位置又は電荷の蓄積量は、トレンチ分離１０２の端部近傍と活性領域における中心部とでは異なることになり、従来の不揮発性半導体記憶装置では、例えば、書き込み動作が実行できなくなるという致命的なメモリ特性の不安定が生じる場合があった。
【０００６】
以下に、従来の不揮発性半導体記憶装置が抱える前述の問題点について詳細に説明する。
【０００７】
まず、半導体基板１０１における活性領域の不純物プロファイルが、トレンチ分離１０２の端部近傍と活性領域の中心部とにおいて異なるのは、不純物を構成するボロンがトレンチ分離を構成するシリコン酸化膜に取り込まれやすいことが原因となっている。通常、メモリセルのしきい値を制御する目的で、半導体基板１０１中にボロンを注入するが、ボロンはシリコン酸化膜中に拡散しやすい性質を有するので、半導体基板１０１中にボロンを注入した後の熱処理により、ボロンはシリコン酸化膜が埋め込まれてなるトレンチ分離１０２に拡散する。このため、活性領域におけるトレンチ分離１０２の端部近傍では、ボロンの濃度が低下する。
【０００８】
活性領域におけるトレンチ分離１０２の端部近傍において、ボロンの濃度が低下すると、例えば、書き込み動作時にトラップ膜１０４中に注入される電荷の蓄積量が減少するなどの不具合が生じる。局所に電荷を蓄積する構造を有する不揮発性半導体装置における書き込み動作は、通常、ホットキャリアを発生させることによって行なわれるが、ボロンの濃度が低下すると、半導体基板１０１とソースドレイン拡散層との接合が緩やかになり、内部電界が減少することによってホットキャリアの発生が少なくなる。その結果、トラップ膜１０４に蓄積される電荷量すなわち書き込み量が減少し、最悪の場合、トラップ膜１０４におけるトレンチ分離１０２の端部近傍では書き込みが行なわれないことになる。すなわち、局所に電荷を蓄積する構造の不揮発性半導体装置においては、書き込みがなされない寄生トランジスタが並列に存在する構造となり、致命的な不良が発生する。
【０００９】
前記に鑑み、本発明の目的は、トレンチ分離を有し、局所に電荷を蓄積する構造の不揮発性半導体装置において、トレンチ分離の端部近傍におけるメモリ特性の変動を抑制して、安定したメモリ特性を有する不揮発性半導体装置を提供することである。
【課題を解決するための手段】
【００１０】
前記の目的を達成するために、本発明に係る第１の不揮発性半導体記憶装置は、溝部を有する半導体基板と、溝部に埋め込まれ、半導体基板における活性領域を分離する第１の絶縁膜と、半導体基板及び第１の絶縁膜の上に形成され、電荷が蓄積される第２の絶縁膜を介して溝部と交差するように形成されたゲート電極と、半導体基板における表面近傍領域であって且つゲート電極と半導体基板とが対向している領域に形成された不純物拡散層とを備えた不揮発性半導体記憶装置であって、不純物拡散層における第２の絶縁膜と半導体基板とが直接接している領域下の不純物濃度は、ゲート電極のゲート幅方向において、実質的に同等であることを特徴とする。
【００１１】
本発明に係る第１の不揮発性半導体記憶装置によると、半導体基板における表面近傍領域であって且つ第２の絶縁膜と半導体基板とが直接接している領域、すなわち、チャネル領域の不純物濃度が、ゲート幅方向において実質的に同等であるので、チャネル領域内における不純物プロファイルの不均一性に起因するメモリ特性の変動が発生しない。このため、安定したメモリ特性を有する不揮発性半導体記憶装置を提供することができる。
【００１２】
本発明に係る第２の不揮発性半導体記憶装置は、溝部を有する半導体基板と、溝部に埋め込まれ、半導体基板における活性領域を分離する第１の絶縁膜と、半導体基板及び第１の絶縁膜の上に形成され、電荷が蓄積される第２の絶縁膜を介して溝部と交差するように形成されたゲート電極と、半導体基板における表面近傍領域であって且つゲート電極と半導体基板とが対向している領域に形成された不純物拡散層とを備えた不揮発性半導体記憶装置であって、第１の絶縁膜は、半導体基板の上面よりも上方に突き出ており、半導体基板上における第１の絶縁膜との境界近傍領域上に、第１の絶縁膜における半導体基板の上面よりも上方に突き出た部分と第２の絶縁膜とによって挟まれるように形成された第３の絶縁膜をさらに備え、不純物拡散層における第３の絶縁膜と半導体基板とが直接接している領域下の不純物濃度は、不純物拡散層における第２の絶縁膜と半導体基板とが直接接している領域下の不純物濃度と異なっていることを特徴とする。
【００１３】
本発明に係る第２の不揮発性半導体記憶装置によると、半導体基板上における第１の絶縁膜との境界近傍領域上には、第３の絶縁膜が形成されているので、該境界近傍領域上では、第３の絶縁膜が存在しない場合に比べてゲート絶縁膜の膜厚が実質的に厚くなったことと等価である。このため、半導体基板における上部に第３の絶縁膜が存在している部分、すなわち、半導体基板における不純物濃度が不均一になる部分は、チャネルとして動作しない。したがって、半導体基板におけるチャネルとして動作する領域の不純物濃度は、ゲート幅方向において実質的に同等であるので、チャネル領域内における不純物プロファイルの不均一性に起因するメモリ特性の変動が発生しない。このため、安定したメモリ特性を有する不揮発性半導体記憶装置を提供することができる。
【００１４】
本発明に係る第２の不揮発性半導体記憶装置において、不純物拡散層における第３の絶縁膜と半導体基板とが直接接している領域下の不純物濃度は、不純物拡散層における第２の絶縁膜と半導体基板とが直接接している領域下の不純物濃度よりも低いことが好ましい。
【００１５】
このような状態においては、従来、活性領域におけるトレンチ分離の端部近傍では、不純物濃度が低いことに起因してメモリ特性の変動を発生させていたが、本発明ではこの不純物濃度が低下する部分は、チャネルとして動作しないため、メモリ特性の変動（特に、書き込み動作不良）が発生せず、特に効果が大きい。
【００１６】
本発明に係る第１又は第２の不揮発性半導体記憶装置において、第２の絶縁膜が、第１のシリコン酸化膜、シリコン窒化膜、及び第２のシリコン酸化膜が順に積層された構造を有していれば、第２の絶縁膜の電荷蓄積特性が向上する。
【００１７】
本発明に係る第１又は第２の不揮発性半導体記憶装置において、第３の絶縁膜の膜厚は、半導体基板の主面に対して垂直な方向において、第２の絶縁膜における半導体基板上の膜厚の２倍以上であることが好ましい。
【００１８】
このようにすると、第３の絶縁膜が存在する部分におけるゲート電圧は半分以下であるので、この部分における動作を無視することができる。
【００１９】
本発明に係る第１又は第２の不揮発性半導体記憶装置において、第３の絶縁膜と活性領域とは、水平方向において、２０ｎｍ以上オーバーラップしていることが好ましい。
【００２０】
このようにすると、半導体基板における不純物濃度が不均一となる領域、すなわち、半導体基板における第１の絶縁膜との境界近傍領域は、第３の絶縁膜によって完全に覆われるので、チャネル領域内における不純物プロファイルの不均一性に起因するメモリ特性の変動の発生を確実に防止できる。
【００２１】
本発明に係る第１の不揮発性半導体記憶装置の製造方法は、半導体基板の上に第１の絶縁膜を形成する工程と、第１の絶縁膜を選択的に除去して、パターン化された第１の絶縁膜を形成する工程と、パターン化された第１の絶縁膜の側面上に側壁絶縁膜を形成する工程と、パターン化された第１の絶縁膜及び側壁絶縁膜をマスクとして用いて、半導体基板中に溝部を形成する工程と、上部が半導体基板の上面よりも突き出るように、溝部に第２の絶縁膜を埋め込んで、半導体基板における活性領域を分離する第２の絶縁膜よりなる分離絶縁膜を形成する工程と、パターン化された第１の絶縁膜を除去する工程と、半導体基板におけるパターン化された第１の絶縁膜が除去されて露出している領域及び半導体基板における側壁絶縁膜下の領域に不純物拡散層を形成する工程と、半導体基板上におけるパターン化された第１の絶縁膜が除去されて露出した面と側壁絶縁膜におけるパターン化された第１の絶縁膜が除去されて露出した面とを少なくとも覆うように、局所的に電荷が蓄積される第３の絶縁膜を形成する工程と、第３の絶縁膜の上にゲート電極を形成する工程とを備えることを特徴とする。
【００２２】
本発明に係る第１の不揮発性半導体記憶装置の製造方法によると、半導体基板上における分離絶縁膜との境界近傍領域上に側壁絶縁膜を自己整合的に形成するので、該境界近傍領域上では、側壁絶縁膜が存在しない場合に比べてゲート絶縁膜の膜厚が実質的に厚くなったことと等価となる。このため、半導体基板における上部に側壁絶縁膜が存在している部分、すなわち、半導体基板における不純物濃度が不均一になる部分は、チャネルとして動作しない。したがって、半導体基板におけるチャネルとして動作する領域の不純物濃度は、ゲート幅方向において実質的に同等であるので、チャネル領域内における不純物プロファイルの不均一性に起因するメモリ特性の変動が発生しない。このため、安定したメモリ特性を有する不揮発性半導体記憶装置を製造することができる。
【００２３】
本発明に係る第２の不揮発性半導体記憶装置の製造方法は、半導体基板の上に第１の絶縁膜を形成する工程と、第１の絶縁膜を選択的に除去して、パターン化された第１の絶縁膜を形成する工程と、パターン化された第１の絶縁膜をマスクとして用いて、半導体基板中に溝部を形成する工程と、上部が半導体基板の上面よりも突き出るように、溝部に第２の絶縁膜を埋め込んで、半導体基板における活性領域を分離する第２の絶縁膜よりなる分離絶縁膜を形成する工程と、パターン化された第１の絶縁膜を除去する工程と、分離絶縁膜におけるパターン化されて露出している側面に側壁絶縁膜を形成する工程と、半導体基板におけるパターン化された第１の絶縁膜が除去されて露出している領域及び半導体基板における側壁絶縁膜下の領域に不純物拡散層を形成する工程と、半導体基板における露出している面と側壁絶縁膜における露出している面とを少なくとも覆うように、局所的に電荷が蓄積される第３の絶縁膜を形成する工程と、第３の絶縁膜の上にゲート電極を形成する工程とを備えることを特徴とする。
【００２４】
本発明に係る第２の不揮発性半導体記憶装置の製造方法によると、半導体基板上における分離絶縁膜との境界近傍領域上に側壁絶縁膜を自己整合的に形成するので、該境界近傍領域上では、側壁絶縁膜が存在しない場合に比べてゲート絶縁膜の膜厚が実質的に厚くなったことと等価となる。このため、半導体基板における上部に側壁絶縁膜が存在している部分、すなわち、半導体基板における不純物濃度が不均一になる部分は、チャネルとして動作しない。したがって、半導体基板におけるチャネルとして動作する領域の不純物濃度は、ゲート幅方向において実質的に同等であるので、チャネル領域内における不純物プロファイルの不均一性に起因するメモリ特性の変動が発生しない。このため、安定したメモリ特性を有する不揮発性半導体記憶装置を製造することができる。
【００２５】
本発明に係る第１又は第２の不揮発性半導体記憶装置の製造方法において、第３の絶縁膜は、第１のシリコン酸化膜、シリコン窒化膜、及び第２のシリコン酸化膜が順に積層された構造を有していれば、第３の絶縁膜の電荷蓄積特性が向上する。
【発明の効果】
【００２６】
本発明に係る不揮発性半導体記憶装置及びその製造方法によると、半導体基板におけるチャネルとして動作する領域の不純物濃度はゲート幅方向において実質的に同等となるので、活性領域におけるトレンチ分離との境界近傍の不純物プロファイルの不均一性に起因するメモリ特性の変動の発生を防止することができる。このため、安定したメモリ特性を有する不揮発性半導体記憶装置を実現できる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の各実施形態について、図面を参照しながら説明する。なお、第１及び第２の実施形態で用いる図面において、互いに共通する部分には同一の符号を付している。
【００２８】
（第１の実施形態）
以下に、本発明の第１の実施形態に係る不揮発性半導体記憶装置について、図１を参照しながら説明する。
【００２９】
図１は、本発明の第１の実施形態に係る不揮発性半導体記憶装置の構造を示す要部断面図であり、後述する図４（ｂ）の平面図のＡ−Ａ線における断面図である。
【００３０】
図１に示すように、シリコンよりなる半導体基板１中には溝１ａが形成されており、該溝１ａにはトレンチ分離となる埋め込み絶縁膜５が形成されている。また、半導体基板１における埋め込み絶縁膜５によって分離された活性領域の上面上であって且つ活性領域とトレンチ分離との境界近傍領域には、活性領域の外部に向かって傾斜面を有するシリコン酸化膜よりなる側壁絶縁膜４が形成されている。なお、埋め込み絶縁膜５は、その上部が溝１ａの内部から側壁絶縁膜４の高さまで突き出るように形成されている。また、半導体基板１における埋め込み絶縁膜５によって分離された活性領域の上面、側壁絶縁膜４における側面、及び埋め込み絶縁膜５の上面に、膜厚が５ｎｍのシリコン酸化膜、膜厚が１５ｎｍのシリコン窒化膜、及び膜厚が５ｎｍのシリコン酸化膜が下から順に積層されてなるトラップ膜（ゲート絶縁膜）としてのＯＮＯ膜６が形成されている。また、ＯＮＯ膜６の上には、多結晶シリコンよりなるゲート電極７が形成されている。なお、半導体基板１におけるゲート電極７の両側近傍には、ソース領域及びドレイン領域として用いられる不純物拡散層（図示せず）が形成されている。
【００３１】
ここで、半導体基板１におけるゲート電極７下のチャネル領域となる表面近傍領域には不純物拡散層１ｂが形成されており、この不純物拡散層１ｂはチャネル領域中央部においてはほぼ不純物濃度が均一であり、側壁絶縁膜４下、すなわちトレンチ分離となる埋め込み絶縁膜５の近傍領域においては、この不純物拡散１ｂ層はチャネル領域中央部における不純物濃度よりも低い。
【００３２】
以下に、本発明の第１の実施形態に係る不揮発性半導体記憶装置の製造方法について、図２（ａ）〜（ｄ）、図３（ａ）〜（ｄ）並びに図４（ａ）及び（ｂ）を参照しながら説明する。
【００３３】
図２（ａ）〜（ｄ）、図３（ａ）〜（ｄ）並びに図４（ａ）及び（ｂ）は、本発明の第１の実施形態に係る不揮発性半導体記憶装置の製造方法を示す工程断面図である。なお、図４（ａ）は、図４（ｂ）の平面図におけるＡ−Ａ線に対応する断面であって、図２（ａ）〜（ｄ）及び図３（ａ）〜（ｄ）も、Ａ−Ａ線における各工程の断面を示している。
【００３４】
まず、図２（ａ）に示すように、シリコンよりなる半導体基板１の上に、膜厚が１０ｎｍのシリコン酸化膜２及び膜厚が２００ｎｍのシリコン窒化膜３を順次堆積する。
【００３５】
次に、図２（ｂ）に示すように、レジストマスク（図示せず）を用いて、シリコン窒化膜３及びシリコン酸化膜２における所望の領域を選択的に除去することにより、パターン化されたシリコン窒化膜３及びパターン化されたシリコン酸化膜２を形成する。
【００３６】
次に、図２（ｃ）に示すように、半導体基板１上に、パターン化されたシリコン窒化膜３及びパターン化されたシリコン酸化膜２を覆うように、膜厚が１００ｎｍのシリコン酸化膜を堆積した後に、エッチバックを行なうことにより、パターン化されたシリコン窒化膜３の側面及びパターン化されたシリコン酸化膜２の側面に、活性領域の外側に向かって傾斜面を有する側壁絶縁膜４を形成する。
【００３７】
次に、図２（ｄ）に示すように、パターン化されたシリコン窒化膜３、パターン化されたシリコン酸化膜２及び側壁酸化膜４をマスクに用いて、半導体基板１中に深さが３００ｎｍの溝１ａを形成する。
【００３８】
次に、図３（ａ）に示すように、上部が半導体基板１の上面よりも突き出て側壁絶縁膜４と同じ高さになるように、溝１ａの内部にシリコン酸化膜を埋め込んでなる埋め込み絶縁膜５を形成する。このようにして、半導体基板１における活性領域を分離する埋め込み絶縁膜５よりなるトレンチ分離が形成される。
【００３９】
次に、図３（ｂ）に示すように、リン酸を用いて、パターン化されたシリコン窒化膜３を除去する。次に、図３（ｃ）に示すように、パターン化されたシリコン酸化膜２を除去する。その後、半導体基板１に対して、メモリセルのしきい値を制御する目的で、半導体基板１０１中にボロンを注入する。この結果、半導体基板１における露出している表面近傍領域及び半導体基板１における側壁絶縁膜４下の表面近傍領域に、例えばチャネル注入として不純物拡散層１ｂが形成される。さらに、この不純物を活性化するために熱処理を行なうが、このとき、上記したように、ボロンはシリコン酸化膜が埋め込まれてなるトレンチ分離１０２に拡散するため、活性領域におけるトレンチ分離１０２の端部近傍では、ボロンの濃度が低下する。
【００４０】
なお、本実施形態においては、メモリセルのしきい値を制御する目的のボロン注入をチャネル形成領域の半導体基板１の露出部及び側壁絶縁膜４を形成した後に行なっているが、これ以前の工程で行なっても構わない。
【００４１】
次に、図３（ｄ）に示すように、半導体基板１の露出している表面、側壁絶縁膜４の露出している表面、及び埋め込み絶縁膜５の上に、膜厚が５ｎｍのシリコン酸化膜、膜厚が１５ｎｍのシリコン窒化膜、及び膜厚が５ｎｍのシリコン酸化膜が下から順に積層されてなるトラップ膜としてのＯＮＯ膜６を形成する。ここで、トラップ膜としてＯＮＯ膜６を用いた理由は、ＯＮＯ膜６が電荷蓄積特性に優れているからである。
【００４２】
最後に、図４（ａ）に示すように、ＯＮＯ膜６の上に多結晶シリコン層よりなるゲート電極７を形成する。その後、ゲート電極７をマスクに用いて、半導体基板１におけるゲート電７の両側近傍に不純物拡散層（図示せず）を形成する。このようにして、不揮発性半導体記憶装置が形成される。
【００４３】
以上のように、本発明の第１の実施形態に係る不揮発性半導体記憶装置及びその製造方法によると以下の効果を得ることができる。すなわち、まず、半導体基板１におけるトレンチ分離によって分離された活性領域において、トレンチ分離と活性領域との境界近傍領域は、本発明の課題でも説明したように、不純物濃度が変化しやすい領域（以下、不純物濃度変化領域と記す）であるが、本実施形態によると、その不純物濃度変化領域の上に側壁絶縁膜４が形成されている。この側壁絶縁膜４の存在により、ゲート絶縁膜における不純物濃度変化領域上に存在する部分の膜厚が実質的に厚くなったことと同等の効果が得られるので、不純物濃度変化領域はチャネルとして動作しなくなる。このため、活性領域における実質的にチャネルとして動作する領域では、不純物濃度はほぼ均一である。したがって、活性領域における実質的にチャネルとして動作する領域では、不純物プロファイルの不均一性に起因するメモリ特性の変動は発生しないので、安定したメモリ特性を有する不揮発性半導体記憶装置を実現することができる。
【００４４】
なお、本実施形態では、電荷蓄積特性が優れていることを理由として、ＯＮＯ膜６をトラップ膜として用いたが、これに限定されるものではなく、例えばＯＮ膜等の他の構成よりなる膜をトラップ膜として用いても構わない。
【００４５】
（第２の実施形態）
以下に、本発明の第２の実施形態に係る不揮発性半導体記憶装置について、図５を参照しながら説明する。
【００４６】
図５は、本発明の第２の実施形態に係る不揮発性半導体記憶装置の構造を示す要部断面図であり、後述する図８（ｂ）の平面図におけるＢ−Ｂ線に対応する断面図である。
【００４７】
図５に示すように、シリコンよりなる半導体基板１中には溝１ａが形成されており、該溝１ａにはトレンチ分離となる埋め込み絶縁膜５が形成されている。また、半導体基板１における埋め込み絶縁膜５によって分離された活性領域の上面上であって且つ活性領域とトレンチ分離との境界近傍領域には、活性領域の内部に向かって傾斜面を有するシリコン酸化膜よりなる側壁絶縁膜４が形成されている。なお、埋め込み絶縁膜５は、その上部が溝１ａの内部から側壁絶縁膜４の高さまで突き出るように形成されている。また、半導体基板１における埋め込み絶縁膜５によって分離された活性領域の上面、側壁絶縁膜４における傾斜面、及び埋め込み絶縁膜５の上面に、膜厚が５ｎｍのシリコン酸化膜、膜厚が１５ｎｍのシリコン窒化膜、及び膜厚が５ｎｍのシリコン酸化膜が下から順に積層されてなるトラップ膜（ゲート絶縁膜）としてのＯＮＯ膜６が形成されている。また、ＯＮＯ膜６の上には、多結晶シリコンよりなるゲート電極７が形成されている。なお、半導体基板１におけるゲート電極７の両側近傍には、ソース領域及びドレイン領域として用いられる不純物拡散層（図示せず）が形成されている。
【００４８】
ここで、半導体基板１におけるゲート電極７下のチャネル領域となる表面近傍領域には不純物拡散層１ｂが形成されており、この不純物拡散層１ｂはチャネル領域中央部においてはほぼ不純物濃度が均一であり、側壁絶縁膜４下、すなわちトレンチ分離となる埋め込み絶縁膜５の近傍領域においては、この不純物拡散層１ｂはチャネル領域中央部における不純物濃度よりも低い。
【００４９】
以下に、本発明の第２の実施形態に係る不揮発性半導体記憶装置の製造方法について、図６（ａ）〜（ｃ）、図７（ａ）〜（ｄ）並びに図８（ａ）及び（ｂ）を参照しながら説明する。
【００５０】
図６（ａ）〜（ｃ）、図７（ａ）〜（ｄ）並びに図８（ａ）及び（ｂ）は、本発明の第２の実施形態に係る不揮発性半導体記憶装置の製造方法を示す工程断面図である。なお、図８（ａ）は、図８（ｂ）の平面図におけるＢ−Ｂ線に対応する断面であって、図６（ａ）〜（ｃ）及び図７（ａ）〜（ｄ）も、Ｂ−Ｂ線における各工程の断面を示している。
【００５１】
まず、図６（ａ）に示すように、シリコンよりなる半導体基板１の上に、膜厚が１０ｎｍのシリコン酸化膜２及び膜厚が２００ｎｍのシリコン窒化膜３を順次堆積する。
【００５２】
次に、図６（ｂ）に示すように、レジストマスク（図示せず）を用いて、シリコン窒化膜３及びシリコン酸化膜２における所望の領域を選択的に除去することにより、パターン化されたシリコン窒化膜３及びパターン化されたシリコン酸化膜２を形成する。
【００５３】
次に、図６（ｃ)に示すように、パターン化されたシリコン窒化膜３をマスクに用いて、半導体基板１中に深さが３００ｎｍの溝１ａを形成する。ここでは、パターン化されたシリコン窒化膜３をマスクとして用いたが、図６（ｂ）に示す工程で用いたレジストマスクをそのまま用いても、溝１ａを形成することができる。
【００５４】
次に、図７（ａ）に示すように、上部が半導体基板１の上面よりも突き出てパターン化されたシリコン窒化膜３と同じ高さになるように、溝１ａの内部にシリコン酸化膜を埋め込んでなる埋め込み絶縁膜５を形成する。このようにして、半導体基板１における活性領域を分離する埋め込み絶縁膜５よりなるトレンチ分離が形成される。
【００５５】
次に、図７（ｂ）に示すように、リン酸を用いて、パターン化されたシリコン窒化膜３を除去する。このとき、埋め込み絶縁膜５の一部は半導体基板１よりも上方に突き出たままである。次に、図７（ｃ）に示すように、パターン化されたシリコン酸化膜２を除去する。
【００５６】
次に、図７（ｃ）に示すように、半導体基板１上における露出している面、並びに埋め込み絶縁膜５の側面及び上面上に、膜厚が１００ｎｍのシリコン酸化膜を堆積した後に、エッチバックを行なうことにより、活性領域上におけるトレンチ分離と活性領域との境界近傍領域上及び埋め込み絶縁膜５の側面に、活性領域の内部に向かって傾斜面を有する側壁絶縁膜４を形成する。その後、半導体基板１に対して、メモリセルのしきい値を制御する目的で、半導体基板１０１中にボロンを注入する。この結果、半導体基板１における露出している表面近傍領域及び半導体基板１における側壁絶縁膜４下の表面近傍領域に、例えばチャネル注入として不純物拡散層１ｂが形成される。さらに、この不純物を活性化するために熱処理を行なうが、このとき、上記したように、ボロンはシリコン酸化膜が埋め込まれてなるトレンチ分離１０２に拡散するため、活性領域におけるトレンチ分離１０２の端部近傍では、ボロンの濃度が低下する。
【００５７】
なお、本実施形態においては、メモリセルのしきい値を制御する目的のボロン注入をチャネル形成領域の半導体基板１の露出部及び側壁絶縁膜４を形成した後に行なっているが、これ以前の工程で行なっても構わない。
【００５８】
次に、図７（ｄ）に示すように、半導体基板１の露出している表面、側壁絶縁膜４の傾斜面、及び埋め込み絶縁膜５の上に、膜厚が５ｎｍのシリコン酸化膜、膜厚が１５ｎｍのシリコン窒化膜、及び膜厚が５ｎｍのシリコン酸化膜が下から順に積層されてなるトラップ膜としてのＯＮＯ膜６を形成する。ここで、トラップ膜としてＯＮＯ膜６を用いた理由は、ＯＮＯ膜６が電荷蓄積特性に優れているからである。
【００５９】
最後に、図８（ａ）に示すように、ＯＮＯ膜６の上に多結晶シリコン層よりなるゲート電極７を形成する。その後、ゲート電極７をマスクに用いて、半導体基板１における活性領域の表層部に不純物拡散層（図示せず）を形成する。このようにして、不揮発性半導体記憶装置が形成される。
【００６０】
以上のように、本発明の第２の実施形態に係る不揮発性半導体記憶装置及びその製造方法によると以下の効果を得ることができる。すなわち、まず、半導体基板１におけるトレンチ分離によって分離された活性領域において、トレンチ分離と活性領域との境界近傍領域は、本発明の課題でも説明したように、不純物濃度が変化しやすい領域（以下、不純物濃度変化領域と記す）であるが、本実施形態によると、その不純物濃度変化領域の上に側壁絶縁膜４が形成されている。この側壁絶縁膜４の存在により、ゲート絶縁膜における不純物濃度変化領域上の存在する部分の膜厚が厚くなったことと同等の効果が得られるので、不純物濃度変化領域はチャネルとして動作しなくなる。このため、活性領域における実質的にチャネルとして動作する領域では、不純物濃度はほぼ均一である。したがって、活性領域における実質的にチャネルとして動作する領域では、不純物プロファイルの不均一性に起因するメモリ特性の変動は発生しないので、安定したメモリ特性を有する不揮発性半導体記憶装置を実現することができる。
【００６１】
なお、本実施形態では、電荷蓄積特性が優れていることを理由として、ＯＮＯ膜６をトラップ膜として用いたが、これに限定されるものではなく、例えばＯＮ膜等の他の構成よりなる膜をトラップ膜として用いても構わない。
【００６２】
ところで、トレンチ分離の端部において、実質的にゲート絶縁膜の膜厚を厚くする一般的な手法として、以下に示す方法が知られている。すなわち、半導体基板中に溝を形成した後に酸化を行なうことにより、半導体基板における溝の側壁部及び半導体基板における上面が酸化されて、半導体基板における活性領域内の上部にバーズビークと呼ばれるシリコン酸化膜が形成されるので、実質的にゲート絶縁膜の膜厚を厚くすることができる。
【００６３】
図９は、前述の方法により、半導体基板１における活性領域内の上部にバーズビーク９が形成された構造を有する不揮発性半導体記憶装置の断面図を示している。図９から明らかなように、図９に示す構造の不揮発性半導体記憶装置では、本発明の第１及び第２の実施形態と同様に、トレンチ分離の端部において、実質的にゲート酸化膜の膜厚が厚くなっている。このため、活性領域における実質的にチャネルとして動作する領域では、不純物濃度はほぼ均一であり、不純物プロファイルの不均一性に起因するメモリ特性の変動は発生しないので、安定したメモリ特性を有する不揮発性半導体記憶装置を実現することができる。
【００６４】
しかしながら、図９に示すように、バーズビーク９の膜厚が厚くなると同時に、バーズビーグ９は活性領域の中心部へ大きく入り込むように形成されるので、活性領域において実質的にチャネルとして動作する領域が減少（チャネル幅が減少）し、飽和電流が減少する。このため、特に、微細化が進展するに従って、メモリセルの飽和電流を確保することが困難になる。
【００６５】
一方、本発明の第１及び第２の実施形態では、活性領域上におけるトレンチ分離と活性領域との境界近傍領域に、側壁絶縁膜が自己整合的に形成されるので、前述した図９に示したバーズビークが形成される場合のようなチャネル幅の減少による飽和電流の減少は生じない。したがって、本発明の第１及び第２の実施形態に係る不揮発性半導体記憶装置の構造では、微細化に十分対応することが可能である。
【００６６】
なお、活性領域上におけるトレンチ分離と活性領域との境界近傍領域に形成される側壁絶縁膜４の膜厚（半導体基板１表面からの膜厚）は、半導体基板１の主面に対して垂直な方向において、トラップ膜としてのＯＮＯ膜６の膜厚の２倍以上であることが好ましい。側壁絶縁膜４の膜厚が２倍以上になると、実質的にゲート電圧が１／２以下になることと同等であるので、活性領域における上面に側壁絶縁膜４が形成されている部分における動作は無視することができる。
【００６７】
また、半導体基板１における活性領域と側壁絶縁膜４との水平方向のオーバーラップ量、すなわち、活性領域上における側壁絶縁膜４が形成されている領域の水平方向の長さは、２０ｎｍ以上であることが好ましい。以下に、その理由について図１０を参照しながら説明する。
【００６８】
図１０は、チャネルにボロンが注入されたＮ型トランジスタＴＲのサブスレッショルド特性を示している。なお、ゲート幅は１０μｍである。
【００６９】
図１０に示すように、Ｎ型トランジスタＴＲの特性には、活性領域におけるトレンチ分離と活性領域との境界近傍領域で生じる不純物不均一性が原因となるハンプが見られる。これは、Ｎ型トランジスタＴＲが、本来のトランジスタＴＲ１と、トレンチ分離と活性領域との境界近傍領域に存在する寄生トランジスタＴＲ２との合成になっているからである。図示するように、トランジスタＴＲ１の飽和電流とトランジスタＴＲ２の飽和電流との差は約２５０倍であるので、トランジスタＴＲ２のゲート幅は１０μｍ／２５０＝４０ｎｍと推測できる。トレンチ分離と活性領域との境界部は１つのトランジスタに対して２つ存在するので、活性領域上におけるトレンチ分離と活性領域との境界近傍領域に寄生トランジスタＴＲ２が占める領域の水平方向幅は、一方の側と他方の側のそれぞれにおいて４０ｎｍ／２＝２０ｎｍである。したがって、半導体基板１における活性領域と側壁絶縁膜４との水平方向のオーバーラップ量が２０ｎｍ以上であれば、活性領域におけるトレンチ分離と活性領域との境界近傍領域での不純物濃度不均一性の影響を受けにくい。このため、不純物プロファイルの不均一性に起因するメモリ特性の変動は発生しないので、安定したメモリ特性を有する不揮発性半導体記憶装置を実現することができる。
【産業上の利用可能性】
【００７０】
以上説明したように、本発明の不揮発性半導体記憶装置及びその製造方法は、活性領域におけるトレンチ分離と活性領域との境界近傍領域で生じる不純物濃度変化に起因するメモリ特性の変動を抑制できるものであり、特に、局所に電荷を蓄積する構造を有する不揮発性半導体記憶装置に有用である。
【図面の簡単な説明】
【００７１】
【図１】本発明の第１の実施形態に係る不揮発性半導体記憶装置の構造を示す要部断面図である。
【図２】（ａ）〜（ｄ）は、本発明の第１の実施形態に係る不揮発性半導体記憶装置の製造方法を示す要部工程断面図である。
【図３】（ａ）〜（ｄ）は、本発明の第１の実施形態に係る不揮発性半導体記憶装置の製造方法を示す要部工程断面図である。
【図４】（ａ）は、本発明の第１の実施形態に係る不揮発性半導体記憶装置の製造方法を示す要部工程断面図であり、（ｂ）は、（ａ）及び図１に対応する要部平面図である。
【図５】本発明の第２の実施形態に係る不揮発性半導体記憶装置の構造を示す要部断面図である。
【図６】（ａ）〜（ｃ）は、本発明の第２の実施形態に係る不揮発性半導体記憶装置の製造方法を示す要部工程断面図である。
【図７】（ａ）〜（ｄ）は、本発明の第２の実施形態に係る不揮発性半導体記憶装置の製造方法を示す要部工程断面図である。
【図８】（ａ）は、本発明の第２の実施形態に係る不揮発性半導体記憶装置の製造方法を示す要部工程断面図であり、（ｂ）は、（ａ）及び図５に対応する要部平面図である。
【図９】活性領域内の上部にバーズビークが形成された構造を有する不揮発性半導体記憶装置の構造を示す要部断面図である。
【図１０】Ｎ型トランジスタのサブスレッショルド特性を示すグラフである。
【図１１】従来例に係る不揮発性半導体記憶装置の構造を示す要部断面図である。
【符号の説明】
【００７２】
１    半導体基板
１ａ  溝
１ｂ  不純物拡散層
２    シリコン酸化膜
３    シリコン窒化膜
４    側壁絶縁膜
５    埋め込み絶縁膜
６    ＯＮＯ膜
７    ゲート電極
８    活性領域
９    バーズビーク
【図１】
2006210481.tif 000003
【図２】
2006210481.tif 000004
【図３】
2006210481.tif 000005
【図４】
2006210481.tif 000006
【図５】
2006210481.tif 000007
【図６】
2006210481.tif 000008
【図７】
2006210481.tif 000009
【図８】
2006210481.tif 000010
【図９】
2006210481.tif 000011
【図１０】
2006210481.tif 000012
【図１１】
2006210481.tif 000013