(57)【要約】【課題】  狭ギャップ構造を備えた電気機械素子の素子構造や素材選択の自由度を高めることのできる製造方法を提供する。【解決手段】  本発明の電気機械素子の製造方法は、基板１１上に犠牲層１２を形成する犠牲層形成工程と、犠牲層１２上に開口部１３ａを備えた電極層１３を形成する電極層形成工程と、開口部１３ａ内に一部が配置されたアンカー層１５を形成するアンカー層形成工程と、犠牲層１２の少なくとも一部を除去して電極層１３を１１基板から離間させ、アンカー層１５により支持された状態とする電極リリース工程と、を具備することを特徴とする。【選択図】図６
2006255856.tif 000002
【特許請求の範囲】
【請求項１】
基板上に犠牲層を形成する犠牲層形成工程と、
前記犠牲層上に開口部を備えた電極層を形成する電極層形成工程と、
前記開口部内に一部が配置されたアンカー層を形成するアンカー層形成工程と、
前記犠牲層の少なくとも一部を除去して前記電極層を前記基板から離間させ、前記アン
カー層により前記電極層が支持された状態とする電極リリース工程と、
を具備することを特徴とする電気機械素子の製造方法。
【請求項２】
前記アンカー層形成工程の前に前記犠牲層に前記電極層の前記開口部と連通して前記基
板に達する開口部が形成され、
前記アンカー層形成工程では、前記アンカー層が前記電極層及び前記犠牲層の前記開口
部内に形成されて前記基板に接続されることを特徴とする請求項１に記載の電気機械素子
の製造方法。
【請求項３】
前記電極層形成工程の後に、前記電極層をマスクとして前記電極層の前記開口部下に前
記犠牲層の開口部が形成されることを特徴とする請求項２に記載の電気機械素子の製造方
法。
【請求項４】
前記電極層及び前記犠牲層の前記開口部は、前記電極層の中心部に形成されることを特
徴とする請求項２又は３に記載の電気機械素子の製造方法。
【請求項５】
前記電極層の表面にスペーサ層を形成するスペーサ層形成工程と、前記電極層に対向し
、前記スペーサ層に接する第２電極層を形成する第２電極層形成工程とをさらに具備し、
前記第２電極層形成工程の後に前記スペーサ層が除去されることを特徴とする請求項１
乃至４のいずれか一項に記載の電気機械素子の製造方法。
【請求項６】
前記第２電極層形成工程では、前記第２電極層が前記電極層の側面上の前記スペーサ層
に接するように形成されることを特徴とする請求項５に記載の電気機械素子の製造方法。
【請求項７】
前記スペーサ層は、前記電極リリース工程において除去されることを特徴とする請求項
５又は６に記載の電気機械素子の製造方法。
【請求項８】
基板上に犠牲層を形成する犠牲層形成工程と、
前記犠牲層上に開口部を備えた電極層を形成する電極層形成工程と、
前記電極層の表面にスペーサ層を形成するスペーサ層形成工程と、
前記犠牲層及び前記スペーサ層に前記電極層の前記開口部に連通する開口部を形成する
開口形成工程と、
前記犠牲層、前記電極層及び前記スペーサ層の前記開口部内にアンカー層を形成するア
ンカー層形成工程と、
前記電極層と対向し、前記スペーサ層に接する第２電極層を形成する第２電極層形成工
程と、
前記犠牲層及び前記スペーサ層のそれぞれ少なくとも一部を除去して前記電極層を前記
基板及び前記第２電極層から離間させる電極リリース工程と、
を有することを特徴とする電気機械素子の製造方法。
【請求項９】
前記第２電極層形成工程の前に、前記電極層の表面の一部に第２犠牲層を形成する第２
犠牲層形成工程をさらに有し、
前記第２電極層形成工程では、前記第２犠牲層上にも前記第２電極層が形成され、
前記第２電極層形成工程の後に第２犠牲層が除去されることを特徴とする請求項５乃至
８のいずれか一項に記載の電気機械素子の製造方法。
【請求項１０】
前記第２犠牲層は前記スペーサ層より厚く形成されることを特徴とする請求項９に記載
の電気機械素子の製造方法。
【請求項１１】
前記第２犠牲層は前記電極層形成工程において前記電極層のパターニングに用いられる
ことを特徴とする請求項９又は１０に記載の電気機械素子の製造方法。
【請求項１２】
前記第２犠牲層は前記電極リリース工程において除去されることを特徴とする請求項９
乃至１１のいずれか一項に記載の電気機械素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電気機械素子の製造方法に係り、特に、ＭＥＭＳ構造体として構成される微小
な電気機械素子を製造する場合に好適な製造技術に関する。
【背景技術】
【０００２】
一般に、半導体製造技術を利用した微細加工技術で作成された電気機械システムをＭＥ
ＭＳ（微小電気機械システム；Micro Electro Mechanical System）やＮＥＭＳ（ナノ電
気機械システム；Nano Electro Mechanical System）などと呼び、物理センサ、生化学セ
ンサ、バラクタダイオードや共振子といったＲＦ分野の電子素子などの広い分野で使用さ
れている。
【０００３】
ＭＥＭＳの最も典型的な構造の一つは、固定電極と、これと分離された機械的可動部分
とを有し、これらの間の容量変化により機械的可動部分の動作を測定するタイプの横方向
動作の容量素子として知られているものである。この素子における変換機能の感度を増加
させるために、或いは、駆動電圧を低減するために、容量ギャップ（固定電極と機械的可
動部分との間の間隙）を低減することはきわめて重要である。このため、ナノリソグラフ
ィプロセスを用いることにより、１００ｎｍ程度の狭ギャップ構造を形成する幾つかの方
法が提案されている。
【０００４】
狭ギャップ構造を製造するための他の方法としては、犠牲層上に形成した機械的可動部
分の側面上に絶縁材でスペーサ層を形成し、その後、機械的可動部分以外の部分にシード
層を形成してから、このシード層上に金属電極を形成し、最後に、上記犠牲層とともにス
ペーサ層を除去する方法があり、この方法でも１００ｎｍ以下の狭ギャップ構造の製造が
可能となっている（例えば、以下の非特許文献１参照）。
【０００５】
また、基板上に開口を備えた犠牲層を形成し、この犠牲層上に機械的可動部分を構成す
る導電層を成膜することによって犠牲層の開口に整合した支持部を同時に形成してパター
ニングし、その後、上記犠牲層を除去することによって上記支持部に支持された機械的可
動部分を形成する方法が知られている（例えば、以下の非特許文献２参照）。
【非特許文献１】ダブル・ティー・スー、ジェイ・アール・クラーク、及び、シー・ティー・シー・ノイエン  「多層金属電極横電気機械共振子のサブミクロン容量ギャッププロセス」  テクニカルダイジェスト  ＩＥＥＥ国際マイクロエレクトロメカニカルシステムズコンファレンス  インターラーケン  スイス  ２００１年１月２１〜２５日  ３４９〜３５２頁（W.-T. Hsu, J. R. Clark, and C. T.-C. Nguyen, "A sub-micron capacitive gap process for multiple-metal-electrode lateral micromechanical resonators,", Technical Digest, IEEE Int. Micro Electro Mechanical Systems Conf., Interlaken, Switzerland, Jan. 21-25, 2001, pp. 349-352.）
【非特許文献２】ジェイ・ワング、ゼット・レン、及び、シー・ティー・シー・ノイエン  「自己整合型１．１４ＧＨｚ振動半径モードディスク共振子」  技術論文のダイジェスト  第12回ソリッドステイトセンサーズアンドアクチュエータズ国際会議（トランスデューサーズ０３）  ボストン  マサチューセッツ  ２００３年６月８〜１２日  ９４７〜９５０頁（J. Wang, Z. Ren, and C. T.-C. Nguyen, "Self-aligned 1.14-GHz vibrating radial-mode disk resonators," Dig. of Tech. Papers, the 12th Int. Conf. on Solid-State Sensors & Actuators (Transducers'03), Boston, Massachussets, June 8-12, 2003, pp. 947-950.）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前述のナノリソグラフィプロセスを用いた方法では、ナノリソグラフィ
プロセスのコストが高く、バッチ処理が困難であるなど、製造コストの低減が難しいとい
う問題点がある。
【０００７】
一方、上記のスペーサ層を用いた方法では、ナノリソグラフィプロセスは用いないもの
の、製造工程数が多く、複雑なプロセスフローを有するため、上記と同様に製造コストの
低減が困難であるという問題点がある。また、この方法では、シード層の形成やパターニ
ング、シード層上の金属層の析出プロセスが必要であるなど特殊な処理工程を用いるため
、通常の半導体製造プロセス（例えば、ＣＭＯＳプロセス）に適合させることができず、
ＭＥＭＳ構造体と集積回路のモノリシックな一体化を実現することが難しいという問題点
もある。
【０００８】
また、上記の開口を備えた犠牲層を用いて機械的可動部分を支持部とともに形成する方
法では、同一の導電層を典型的なフォトリソグラフィ技術によってパターニングすること
により、機械的可動部分及びその支持部と、固定電極とを分離しているため、機械的可動
部分と固定電極との間に上記の狭ギャップを形成することが難しく、仮に形成しても機械
的可動部分と固定電極との間に短絡が発生したり、狭ギャップのばらつきが大きくなった
り、パターニング誤差によるギャップ量の偏芯が生ずるなどといった問題点がある。
【０００９】
そこで、本発明は上記問題点を解決するものであり、その課題は、電極構造を備えた電
気機械素子の素子構造、素材選択、形成方向の選択等の構造上又は製造上の設計自由度を
高めることのできる製造方法を提供することにある。また、他の目的は、支持構造を有す
る電極層を高精度に形成することのできる製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
斯かる実情に鑑み、本発明の電気機械素子の製造方法は、基板上に犠牲層を形成する犠
牲層形成工程と、前記犠牲層上に開口部を備えた電極層を形成する電極層形成工程と、前
記開口部内に一部が配置されたアンカー層を形成するアンカー層形成工程と、前記犠牲層
の少なくとも一部を除去して前記電極層を前記基板から離間させ、前記アンカー層により
前記電極層が支持された状態とする電極リリース工程と、を具備することを特徴とする。
【００１１】
この発明によれば、電極層に設けた開口部内にアンカー層の一部を形成することにより
、電極層とアンカー層とを一体化することができるので、電極リリース完了後には電極層
がアンカー層で支持された構造を形成できる。この場合、電極層と支持構造とを別の工程
で形成するので、それぞれの機能に対応する素材を選択したり、それぞれに適合した形成
方法を選択したりすることができるため、構造上又は製造上の設計自由度を高めることが
できる。また、アンカー層で構成される支持構造を電極層の開口部形状に整合した形状に
形成することができるので、電極層と支持構造との間のパターニング誤差に起因する位置
関係のばらつきを低減できる。
【００１２】
本発明において、前記アンカー層形成工程の前に前記犠牲層に前記電極層の前記開口部
と連通して前記基板に達する開口部が形成され、前記アンカー層形成工程では、前記アン
カー層が前記電極層及び前記犠牲層の前記開口部内に形成されて前記基板に接続されるこ
とが好ましい。これによれば、アンカー層が電極層の開口部に連通する犠牲層の開口部を
通って基板に達することにより、電極層がその下方において基板に接続されたアンカー層
で支持された状態となるため、垂直方向の支持構造を形成することができる。この場合の
上記電極層及び犠牲層の開口部は、共に電極層、犠牲層をそれぞれ厚さ方向に貫通するよ
うに設けられる。
【００１３】
なお、本発明は、上記のような垂直方向の支持構造を設ける場合に限らず、例えば、電
極層の外周部に開口部を設け、アンカー層をこの開口部から電極層の外側に伸びる支持梁
状に形成することにより、水平方向に伸びる支持梁を備えた支持構造を形成することも可
能である。この場合、電極層に設ける開口部は、厚さ方向に貫通した開口部に限られるも
のではなく、少なくとも電極層の表面に開口が存在する構造であればよく、例えば、溝状
、凹部状に構成されたものであってもよい。
【００１４】
本発明において、前記電極層形成工程の後に、前記電極層をマスクとして前記電極層の
前記開口部下に前記犠牲層の開口部が形成されることが好ましい。これによれば、電極層
をマスクの一部として利用することにより、電極層の開口部に整合した開口部を犠牲層に
形成することができる。
【００１５】
本発明において、前記電極層及び前記犠牲層の前記開口部は、前記電極層の中心部に形
成されることが好ましい。これによれば、アンカー層で構成される支持構造を電極層の中
心に形成できるので、電極層を安定的に支持することができることから、動作時において
変形態様や振動態様を安定化させることができる。
【００１６】
本発明において、前記電極層の表面にスペーサ層を形成するスペーサ層形成工程と、前
記電極層に対向し、前記スペーサ層に接する第２電極層を形成する第２電極層形成工程と
をさらに具備し、前記第２電極層形成工程の後に前記スペーサ層が除去されることが好ま
しい。これによれば、電極層の表面にスペーサ層を形成し、その後、電極層に対向しスペ
ーサ層に接する第２導電層を形成してから、スペーサ層を除去することにより、スペーサ
層の厚さに対応する電極ギャップを構成することができるため、ナノリソグラフィなどの
高コストのパターニング方法を用いる必要がなく、しかも、狭ギャップを高精度に形成す
ることができる。したがって、高性能な電気機械素子を低コストで製造できる。特に、Ｃ
ＭＯＳプロセスなどの半導体製造プロセスで用いる工程以外に特殊な工程を設ける必要が
ないので、汎用設備で製造することができるため、製造設備を新設する必要がない。また
、半導体製造プロセスを利用することにより電気機械素子と半導体集積回路との一体化も
容易である。
【００１７】
本発明において、前記第２電極層形成工程では、前記第２電極層が前記電極層の側面上
の前記スペーサ層に接するように形成されることが好ましい。これによれば、電極層と第
２電極層とが水平方向に対向する横型の電気機械素子を形成できる。
【００１８】
本発明において、前記スペーサ層は、前記電極リリース工程において除去されることが
好ましい。これによれば、スペーサ層の除去工程を別途設けることによる工程数の増加を
回避できる。
【００１９】
次に、本発明の具体的な電気機械素子の製造方法は、基板上に犠牲層を形成する犠牲層
形成工程と、前記犠牲層上に開口部を備えた電極層を形成する電極層形成工程と、前記電
極層の表面にスペーサ層を形成するスペーサ層形成工程と、前記犠牲層及び前記スペーサ
層に前記電極層の前記開口部に連通する開口部を形成する開口形成工程と、前記犠牲層、
前記電極層及び前記スペーサ層の前記開口部内にアンカー層を形成するアンカー層形成工
程と、前記電極層と対向し、前記スペーサ層に接する第２電極層を形成する第２電極層形
成工程と、前記犠牲層及び前記スペーサ層のそれぞれ少なくとも一部を除去して前記電極
層を前記基板及び前記第２電極層から離間させる電極リリース工程と、を有することを特
徴とする。
【００２０】
本発明において、前記第２電極層形成工程の前に、前記電極層の表面の一部に第２犠牲
層を形成する第２犠牲層形成工程をさらに有し、前記第２電極層形成工程では、前記第２
犠牲層上にも前記第２電極層が形成され、前記第２電極層形成工程の後に第２犠牲層が除
去されることが好ましい。これによれば、第２犠牲層を設けることによって電極層と第２
電極層との対向部分の一部において電極対向距離を増大させることができるため、スペー
サ層のみを介して電極層と第２電極層とが狭ギャップで対向する部分を限定することがで
き、これによって狭ギャップ構造により規定される素子特性を向上させることができる。
【００２１】
本発明において、前記第２犠牲層は前記スペーサ層より厚く形成されることが好ましい
。これによれば、第２犠牲層をスペーサ層より厚くすることにより、電極層と第２電極層
の対向部分の一部における電極対向距離がスペーサ層の厚さよりも大きくなるので、当該
対向部分の一部による素子特性への影響をさらに低減することができることから、素子特
性をさらに向上させることができる。なお、電極の表面の一部に第２犠牲層とスペーサ層
とが積層された状態で形成される場合には、上記対向部分の一部の電極対向距離をさらに
大きくすることができる。
【００２２】
本発明において、前記第２犠牲層は前記電極層形成工程において前記電極層のパターニ
ングに用いられることが好ましい。パターニング前の電極層上に第２犠牲層を形成し、こ
の第２犠牲層をマスクとして用いて電極層をパターニングすることにより、電極層のパタ
ーニング処理のための別途の工程（例えば、レジスト等で構成されるパターニングマスク
を形成する工程）を設ける必要がなくなるので、工程数を削減し、製造コストを低減する
ことができる。
【００２３】
本発明において、前記第２犠牲層は前記電極リリース工程において除去されることが好
ましい。これによれば、第２犠牲層の除去工程を別途設けることによる工程数の増加を回
避できる。
【発明を実施するための最良の形態】
【００２４】
［第１実施形態］
次に、添付図面を参照して本発明の実施形態について詳細に説明する。図１乃至図７は
、本実施形態の電気機械素子の製造方法の各工程を説明するための模式的な概略断面図（
ａ）及び模式的な概略斜視図（ｂ）である。
【００２５】
本実施形態では、図１に示すように、単結晶シリコン基板等の半導体基板などで構成さ
れる基板１１を用意する。この基板１１は通常、厚さ１０〜１０００μｍ程度である。次
に、この基板１１の表層部の一部にイオン注入法や拡散法などによってリン等の不純物濃
度を高めた不純物領域１１Ａを形成する。この不純物領域１１Ａのドーピングレベルは、
金属との接触部がオーミック性を呈するレベルであればよい。不純物領域１１Ａの厚さは
通常０．００１〜１００μｍ程度が好ましい。
【００２６】
次に、図２に示すように、基板１１上に犠牲層１２を形成する（犠牲層形成工程）。こ
の犠牲層１２は誘電体（絶縁体）であるが、通常、酸化シリコン（ＳｉＯ２）で構成され
る。この場合、犠牲層１２は熱酸化法によって成長されたものでもよく、或いは、ＣＶＤ
法などによって成膜されたものであってもよい。犠牲層１２の厚さは通常０．１〜１００
μｍ程度とする。
【００２７】
次に、上記犠牲層１２上に１層目の第１導体層を形成する（第１導電層形成工程）。こ
の第１導体層の厚さは通常０．００１〜１００μｍ程度である。この第１導体層は後述す
る可動電極となるので、良好な機械的特性及び電気的特性を必要とし、例えば、ドーピン
グされた多結晶シリコン、シリコンカーバイド、ドーピングされた多結晶ダイヤモンドな
どを用いることができる。特に、製造プロセス上は第１導体層が多結晶シリコン層である
ことが好ましく、ＣＶＤ法やスパッタリング法などにより成膜することで容易に形成でき
る。
【００２８】
その後、この第１導体層に通常のフォトリソグラフィプロセス等によるパターニング処
理を施し、図２に示す可動電極（上記の電極層に相当する。）１３を形成する（第１パタ
ーニング工程）。図示例の場合、可動電極１３は円盤状に構成され、その中央に上下に貫
通する開口部１３ａが形成されている。
【００２９】
上記の可動電極１３のパターニングは、適合可能なあらゆるパターニング方法、例えば
、紫外線露光法、電子線露光法、ＮＩＬ（ナノ・インプリント・リソグラフィ）法などを
用いた各種のリソグラフィプロセスを用いることができる。特に、可動電極１３の外周部
の側面は、素子の横方向の機械的特性を良好にするために極力垂直に形成する必要がある
。また、可動電極１３の開口部１３ａの内面もまた、後述するアンカー層の形成上垂直で
あることが好ましい。このためには、異方性ドライエッチング技術を用いることが好まし
い。この異方性ドライエッチングは、特に多結晶シリコンや面方位（１００）の単結晶シ
リコンに対して効果的である。また、面方位（１１０）の単結晶シリコンであれば、ＫＯ
Ｈ（水酸化カリウム）やＴＭＡＨ（テトラメチルアンモニウム）の水溶液などをエッチン
グ液として用いた化学的ウエットエッチングを用いることもできる。
【００３０】
なお、上記のパターニングプロセスでは、レジストや金属で構成されたマスクを用いる
ことができる。これらのマスクはパターニング完了後に除去される。また、上記の第１電
極層形成工程と第１パターニング工程は上記の電極層形成工程を構成する。
【００３１】
次に、図３に示すように、上記の可動電極１３の表面に誘電体のスペーサ層１４を形成
する（スペーサ層形成工程）。このスペーサ層１４は、通常、酸化シリコンで形成される
が、これに限られるものではなく、可動電極１３を残して選択的に除去できる素材で構成
されていればよい。ただし、スペーサ層１４を上記犠牲層１２と同じ材料、若しくは同時
に除去可能な材料で構成すれば、後述する犠牲層除去工程においてスペーサ層１４と犠牲
層１２を同時に除去することが可能になる。なお、図示例ではスペーサ層１４は可動電極
１３上だけでなく、犠牲層１２上にも形成されているが、可動電極１３の表面（上面及び
側面）のみに形成してもよい。
【００３２】
ここで、スペーサ層１４が酸化シリコンで形成される場合、熱酸化法やＣＶＤ法など一
般的なＣＭＯＳプロセスで形成できる。このスペーサ層１４の形成において重要な点は、
上記の可動電極１３に対して良好なステップカバレッジ（段差被覆性）を有していること
である。ただし、この段差被覆性は、平坦部と段差部の膜厚の差が小さいことを言うので
はなく、段差部である可動電極１３の側面上に均一な厚さで形成できること、及び、その
厚さの再現性が高いことを言う。スペーサ層１４の厚さは特に限定されないが、本実施形
態の効果を有効に発揮するには、厚さが１μｍ未満であることが好ましく、特に、１００
ｎｍ以下であることが望ましい。
【００３３】
次に、可動電極１３の開口部１３ａに露出した犠牲層１２並びに開口部１３ａの内部及
びその周囲のスペーサ層１４を通常のフォトリソグラフィ技術（紫外線リソグラフィ）等
によって除去する。これによって図４に示す開口部１２ａ，１４ａが形成される。スペー
サ層１４の除去方法は、図示しないパターニングマスクに対する選択性を有する方法であ
れば、ドライエッチング法でもウエットエッチング法でもよい。ただし、可動電極１３に
対する選択性を有する方法を用いる場合には、可動電極１３をマスクとして用いて、犠牲
層１２の開口部１２ａを開口部１３ａに整合した位置及び形状に形成することができる。
このようにして、図４に示すように、上記基板１１の表面、すなわち不純物領域１１Ａの
一部が開口部１２ａ，１３ａ，１４ａを通して露出した状態となる（開口形成工程）。
【００３４】
次に、上記構造の上に、第２層目の第２導体層を形成する（第２導電層形成工程）。こ
の第２導体層もまた、上記の第１層目の第１導体層と同様に、ドーピングされた多結晶シ
リコンで形成できる。また、アモルファスシリコンや、Ａｌ，Ａｕ，Ｔｉ，Ｃｕなどの金
属を用いることも可能である。ただし、この第２導体層の材質は、上記犠牲層１２やスペ
ーサ層１４の除去工程において除去されない材質（選択性を有する材質）である必要があ
る。この導体層の厚さは通常０．００１〜１００μｍ程度である。第２導体層は、ＣＶＤ
法、スパッタリング法、蒸着法などを用いて成膜することができる。
【００３５】
上記第２導体層は、犠牲層１２上、或いは、スペーサ層１４上に直接形成されることが
好ましい。図示例の場合にはスペーサ層１４が可動電極１３上のみならず、犠牲層１２上
にも形成されているので、スペーサ層１４上に第２導電層が形成される。ただし、スペー
サ層１４が形成されていない領域では第２導電層は犠牲層１２上に直接形成されていても
よい。
【００３６】
また、第２導体層は通常のフォトリソグラフィ法等によってパターニングされ、図５に
示す固定電極１７，１８（上記の第２電極層に相当する。）が形成される（第２パターニ
ング工程）。これらの固定電極１７，１８は、可動電極１３の側面上に形成されたスペー
サ層１４に接した部分を残すパターンにて形成される。図示例の場合には、パターニング
誤差を勘案して、固定電極１７，１８の内縁の一部が可動電極１３上のスペーサ層１４に
も接するように形成されている。以下の説明では、上記内縁の一部である、固定電極１７
，１８における可動電極１３の上面に張り出してなる部分を電極張出部１７ｘ、１８ｘと
呼ぶこととする。なお、上記第２導電層形成工程と第２パターニング工程は、上記の第２
電極層形成工程を構成する。
【００３７】
次に、図６に示すように、上記構造上に、適宜の成膜プロセス及びパターニングプロセ
スを用いることによりアンカー層１５を形成する。このアンカー層１５は、本実施形態の
場合、導電材料であれば如何なる材料で構成されていてもよいため、上記の可動電極１３
、或いは、上記の固定電極１７，１８と同じ材料で構成することもできるが、可動電極１
３や固定電極１７，１８とは別の工程で形成されるため、アンカー層１５を可動電極１３
や固定電極１７，１８とは異なる材料で形成することも可能である。これにより、構造、
材料、形成方法等の選択範囲が広がるため、構造上又は製造上の自由度が拡大する。
【００３８】
なお、アンカー層１５を通して可動電極１３を電気的に接続する必要がない場合、或い
は、アンカー層以外の経路で可動電極１３を電気的に接続する場合には、アンカー層１５
を絶縁材料で構成しても構わない。
【００３９】
アンカー層１５は、上記開口部１２ａ，１３ａの内部に配置されて可動電極１３と一体
化されるとともに、基板１１に接続され、しかも、上記不純物領域１１Ａに導電接続され
る。このアンカー層１５が機械的に見て主に効果を有するのは上記開口部１２ａ，１３ａ
内に配置され、基板１１上に接触した支柱部１５Ｂであり、頭部１５Ａは可動電極１３の
平面形状に比べて小さければ可動電極１３の機械的特性にはほとんど影響しない。
【００４０】
ここで、アンカー層１５の支柱部１５Ｂは可動電極１３の開口部１３ａに整合した状態
で形成されるので、アンカー層１５のパターニング誤差に起因する可動電極１３の機械的
特性への影響はほとんど発生しない。すなわち、可動電極１３の開口部１３ａの開口形状
は可動電極１３の外周形状と同時にパターニングされるので、可動電極１３の平面形状と
開口部１３の平面位置及び平面形状との対応関係がパターニング誤差によって崩れること
はなく、また、この開口部１３ａに整合する態様でアンカー層１５の支柱部１５Ｂが形成
されることから、可動電極１３とアンカー層１５の支持部１５Ｂとの対応関係はセルフア
ライメントにより高精度に設定される。したがって、パターニング誤差による可動電極１
３に対する支持構造のミスアライメントが防止され、可動電極１３の機械特性をばらつき
なく安定したものとすることができる。
【００４１】
なお、アンカー層１５の厚さは、開口部１２ａ，１３ａ内に充填されて可動電極１３の
支持機能を確保するに充分な値とする必要があり、犠牲層１２や可動電極１３の厚さにも
依存するが、通常、０．００１〜２００μｍ程度とする。
【００４２】
また、可動電極１３とアンカー層１５は上述のように同一材料で形成されてもよいが、
相互に異なる材料で構成することも可能であるので、機械的特性に関する素子設計の自由
度をさらに拡大できる。特に、可動電極１３については、素子機能に関連して、変形や振
動に対する機械的特性を勘案して材料を選択することが好ましく、また、アンカー層１５
については、可動電極１３の支持に必要な機械的特性を勘案して材料を選択することが好
ましく、両者に要求される機械的特性は一般に異なるので、異なる特性要求に合わせて素
材を選定できるという利点がある。
【００４３】
最後に、上記犠牲層１２及びスペーサ層１４を除去し、これによって、図７に示すよう
に、可動電極１３を基板１１の表面及び固定電極１７，１８から離間させる（リリース工
程）。ここで、犠牲層１２は、上記可動電極１３を基板１１の表面から離間させることの
できる範囲で除去されればよい。また、スペーサ層１４は、可動電極１３と固定電極１７
，１８とが相互に狭ギャップを介して離間する範囲で除去されればよい。例えば、図示例
の場合には、固定電極１７，１８がパターニングマスクとして用いられ、フッ化水素酸を
ベースとするエッチング液などでウエットエッチングを行うことによって、可動電極１３
の下方の犠牲層１２及び可動電極１３の周囲のスペーサ層１４が除去された様子を示して
ある。この場合、固定電極１７，１８の下層に配置された犠牲層１２（及びスペーサ層１
４）の部分は残存している。
【００４４】
なお、犠牲層１２及びスペーサ層１４を除去するために必要な開口部を備えたパターニ
ングマスク（レジスト）を形成し、当該開口部を通してウエットエッチングを行うことに
より、犠牲層１２及びスペーサ層１４の上記範囲を選択的に除去するようにしてもよい。
この方法では、可動電極１３の下方にある犠牲層１２の部分及び可動電極１３の周囲にあ
るスペーサ層１４の部分を確実に除去すると同時に、当該部分以外の犠牲層１２及びスペ
ーサ層１４の部分を確実に残存させることができる。
【００４５】
その後、純粋等で洗浄を行い、乾燥させる。このとき、上記可動電極１３が基板１１上
に付着してしまうといった不具合を防止するために、上記のウエットエッチングの代わり
にガスエッチングを用いてもよく、或いは、上記付着を防止するために基板１１の表面に
樹脂膜等の表面コーティングを施すようにしてもよい。
【００４６】
本実施形態の製造方法の重要な観点の一つは、可動電極１３と固定電極１７，１８との
間のギャップがスペーサ層１４によって形成されることである。ここで、そのギャップは
、一般的な熱酸化法やＣＶＤ法などの成膜プロセスなどで極めて正確に制御することがで
きるため、１００ｎｍ以下の狭ギャップを容易かつ高精度に実現できる。
【００４７】
［第２実施形態］
次に、図８乃至図１４を参照して、本発明に係る第２実施形態の製造方法について説明
する。この製造方法において、基本的に上記第１実施形態と同一部分若しくは対応する部
分には同一符号を付し、言及する内容以外は第１実施形態と同様であるものとして、説明
を省略する。
【００４８】
最初に、図８に示すように、第１実施形態と同様の基板１１を用い、その表層部の一部
に同様の方法で不純物領域１１Ａを形成する。次に、図９に示すように、第１実施形態と
同様の犠牲層１２を形成し、さらに、その上に第１実施形態と同様の第１導電層を形成す
る。
【００４９】
次に、上記第１導電層上に酸化シリコンなどで構成される材料を成膜し、後に形成され
る可動電極１３の平面パターンと同じパターンとなるようにパターニングを施して、第２
犠牲層１６を形成する。この第２犠牲層１６は、その後に形成されるスペーサ層１４の厚
さよりも厚くなるように構成される。第２犠牲層１６の厚さは、スペーサ層１４の厚さの
２倍以上であることが好ましく、５倍以上であることがさらに望ましい。
【００５０】
次に、上記第２犠牲層１６をパターニングマスクとして用いて、第１導電層をパターニ
ングして可動電極１３を形成する。これによって、可動電極１３の表面の一部である上面
に第２犠牲層１６が形成された状態となる。ここで、第２犠牲層１６は上述のようにスペ
ーサ層１４よりも充分に厚く形成されるので、第１導電層のパターニングマスクとして用
いる場合でも、ドライエッチングなどのように高負荷がかかるエッチング方法でも支障な
くマスクとして機能する。この方法を用いると、可動電極１３を形成するためのパターニ
ングマスクを別途形成する工程を省略できる。
【００５１】
なお、上記方法とは異なり、第１導電層をパターニングして可動電極１３を形成し、そ
の後、上記第２犠牲層１６を形成してもよい。ただし、この場合にはマスク形成を２回実
施する必要がある。
【００５２】
次に、図１０に示すように、第１実施形態と同様にスペーサ層１４を形成し（スペーサ
層形成工程）、その後、図１１に示すように、第１実施形態と同様に犠牲層１２及びスペ
ーサ層１４を開口部１３ａの内部及びその周囲にて除去する（開口形成工程）。このとき
、本実施形態では、可動電極１３の上面には第２犠牲層１６が形成されているため、スペ
ーサ層１４は第２犠牲層１６上と、可動電極１３の側面上とにそれぞれ形成される。
【００５３】
本実施形態では、開口部１３ａの周囲上面上に第２犠牲層１６が形成されているので、
上記の開口形成工程で開口部１３ａの開口縁上に形成された第２犠牲層１６の部分を除去
するようにしてもよい。その後、図１２に示すように、第１実施形態と同様の方法で固定
電極１７，１８を形成する。ここで、第１実施形態と同様に、固定電極１７，１８には、
パターニング誤差を勘案して可動電極１３上に張り出す電極張出部１７ｘ、１８ｘが設け
られる。そして、図１３に示すように、第１実施形態と同様のアンカー層１５を形成する
。
【００５４】
次に、図１４に示すように、第１実施形態と同様の方法で、可動電極１３の下方の犠牲
層１２及び周囲のスペーサ層１４を除去するが、このとき、可動電極１３上に残っていた
第２犠牲層１６も同時に除去される。
【００５５】
本実施形態の場合、第２犠牲層１６の厚さは、スペーサ層１４の厚さよりも厚く形成さ
れているので、図１４（ｂ）に示すように、可動電極１３と固定電極１７，１８の水平方
向の電極間隔、すなわち、可動電極１３の外周面と固定電極１７，１８の内縁との間の電
極間隔Ｇａは小さく、可動電極１３と固定電極１７，１８の垂直方向の電極間隔、すなわ
ち、可動電極１３の上面と固定電極１７，１８の電極張出部１７ｘ，１８ｘの下面との間
の垂直方向のギャップＧｂは大きく構成されている。これによって、可動電極１３と固定
電極１７，１８との間に所定の電圧を印加したとき、電極張出部１７ｘ、１８ｘと可動電
極１３との間に生ずる垂直方向の静電力を低減することができる。したがって、例えば、
固定電極１７，１８との間の静電力により可動電極１３を振動させるとき、可動電極１３
に垂直方向の振動モードが発生して、正規の振動モード（水平方向の振動モード）を阻害
したり、振動エネルギーの損失をもたらしたりする虞をなくすことができる。
【００５６】
尚、本発明の電気機械素子の製造方法は、上述の図示例にのみ限定されるものではなく
、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【００５７】
例えば、上記実施形態では、最初に形成した第１導電層で可動電極部１３を形成し、こ
の可動電極部１３を基板１１から離間させているが、上記実施形態の最終のリリース工程
において、最初に形成した第１導電層の部分下の犠牲層１２を残して第１導電層を固定電
極とし、２番目の第２導電層の部分下の犠牲層１２を除去して第２導電層を可動電極とし
ても構わない。
【００５８】
また、上記実施形態では、可動電極１３に対して垂直方向に伸びる支持部をアンカー層
１５で構成しているが、水平方向に伸びる支持部（支持梁部）を形成することも可能であ
る。この場合、アンカー層を可動電極１３の外周部から外側へ向けて水平方向に伸びるよ
うにパターニングし、その後、アンカー層の端部を除く部分の下方にある犠牲層を除去す
るようにすればよい。このとき、可動電極１３に溝や凹部を形成し、この溝や凹部にアン
カー層の一部が積層されるように構成することで、可動電極１３とアンカー層とを整合さ
れた位置関係で確実に一体化することができる。
【図面の簡単な説明】
【００５９】
【図１】第１実施形態の製造方法の第１の状態を模式的に示す概略縦断面図（ａ）及び概略斜視図（ｂ）。
【図２】第１実施形態の製造方法の第２の状態を模式的に示す概略縦断面図（ａ）及び概略斜視図（ｂ）。
【図３】第１実施形態の製造方法の第３の状態を模式的に示す概略縦断面図（ａ）及び概略斜視図（ｂ）。
【図４】第１実施形態の製造方法の第４の状態を模式的に示す概略縦断面図（ａ）及び概略斜視図（ｂ）。
【図５】第１実施形態の製造方法の第５の状態を模式的に示す概略縦断面図（ａ）及び概略斜視図（ｂ）。
【図６】第１実施形態の製造方法の第６の状態を模式的に示す概略縦断面図（ａ）及び概略斜視図（ｂ）。
【図７】第１実施形態の製造方法の第７の状態を模式的に示す概略縦断面図（ａ）及び概略斜視図（ｂ）。
【図８】第２実施形態の製造方法の第１の状態を模式的に示す概略縦断面図（ａ）及び概略斜視図（ｂ）。
【図９】第２実施形態の製造方法の第２の状態を模式的に示す概略縦断面図（ａ）及び概略斜視図（ｂ）。
【図１０】第２実施形態の製造方法の第３の状態を模式的に示す概略縦断面図（ａ）及び概略斜視図（ｂ）。
【図１１】第２実施形態の製造方法の第４の状態を模式的に示す概略縦断面図（ａ）及び概略斜視図（ｂ）。
【図１２】第２実施形態の製造方法の第５の状態を模式的に示す概略縦断面図（ａ）及び概略斜視図（ｂ）。
【図１３】第２実施形態の製造方法の第６の状態を模式的に示す概略縦断面図（ａ）及び概略斜視図（ｂ）。
【図１４】第２実施形態の製造方法の第７の状態を模式的に示す概略縦断面図（ａ）及び概略斜視図（ｂ）。
【符号の説明】
【００６０】
１１…基板、１２…犠牲層、１３…可動電極、１４…スペーサ層、１５…アンカー層、１
６…第２犠牲層、１７，１８…固定電極、Ｇａ…水平方向の電極間隔、Ｇｂ…垂直方向の
電極間隔
【図１】
2006255856.tif 000003
【図２】
2006255856.tif 000004
【図３】
2006255856.tif 000005
【図４】
2006255856.tif 000006
【図５】
2006255856.tif 000007
【図６】
2006255856.tif 000008
【図７】
2006255856.tif 000009
【図８】
2006255856.tif 000010
【図９】
2006255856.tif 000011
【図１０】
2006255856.tif 000012
【図１１】
2006255856.tif 000013
【図１２】
2006255856.tif 000014
【図１３】
2006255856.tif 000015
【図１４】
2006255856.tif 000016