(57)【要約】【課題】  搭載されるセットに応じて最適な制御方式に切り替え可能なスイッチングレギュレータを提供する。【解決手段】  降圧型ＤＣ／ＤＣコンバータである電源装置１００は、制御回路１０と、スイッチングレギュレータ３０の２つのブロックから構成される。スイッチングレギュレータ３０は、スイッチングトランジスタ３２、整流ダイオード３４、インダクタＬ１、キャパシタＣ１を含む。制御回路１０は、スイッチングトランジスタ３２のオンオフを制御する駆動信号Ｖｄｒｖ生成する。制御回路１０は、周波数固定型制御信号生成部１２、オンタイム固定型制御信号生成部１４、ドライバ回路１６、インバータ２０を含む。オンタイム固定型制御信号生成部１４と周波数固定型制御信号生成部１２は、選択端子４４に外部から入力された選択信号Ｖｓｅｌに応じていずれか一方が動作し、他方が停止される。【選択図】  図１
2006050843.tif 000002
【特許請求の範囲】
【請求項１】
スイッチングレギュレータのスイッチング素子を、外部から切り替え可能な複数の異なる制御方式により制御することを特徴とする制御回路。
【請求項２】
スイッチングレギュレータのスイッチング素子を制御するためのスイッチング制御信号を、異なる制御方式に基づいて生成する第１、第２の制御信号生成部と、
前記第１、第２の制御信号生成部の出力端子と制御対象である前記スイッチング素子との間に接続され、前記第１、第２の制御信号生成部のうち、選択されたいずれか一方により生成されたスイッチング制御信号に基づいて前記スイッチング素子を駆動するドライバ回路と、を備えることを特徴とする制御回路。
【請求項３】
前記第１、第２の制御信号生成部と前記ドライバ回路は、一体集積化されることを特徴とする請求項２に記載の制御回路。
【請求項４】
前記第１の制御信号生成部は、周波数が固定され、前記スイッチング素子のオンオフ期間のデューティ比が変化するスイッチング制御信号を生成し、前記第２の制御信号生成部は、オン期間を固定しつつ周波数が変化するスイッチング制御信号を生成することを特徴とする請求項２に記載の制御回路。
【請求項５】
選択端子をさらに備え、前記第１、第２の制御信号生成部の選択は、外部から前記選択端子に入力される選択信号により行われることを特徴とする請求項２に記載の制御回路。
【請求項６】
前記選択端子に入力された選択信号を固定するラッチ回路をさらに備え、前記スイッチング素子のスイッチング動作が停止されるまでの期間、第１または第２の制御信号生成部のいずれかを固定して使用することを特徴とする請求項５に記載の制御回路。
【請求項７】
スイッチング素子を含み、入力電圧を所望の出力電圧に変換するスイッチングレギュレータと、
前記スイッチング素子を制御する請求項１〜６のいずれかに記載の制御回路と、
を備えることを特徴とする電源装置。
【請求項８】
請求項７に記載の電源装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に関し、特にスイッチングレギュレータに関する。
【背景技術】
【０００２】
様々な電子機器において、内部に使用される電子回路に適切な電圧を供給するため、スイッチングレギュレータ等の昇圧型、降圧型ＤＣ／ＤＣコンバータが広く用いられている。このようなスイッチングレギュレータは、スイッチング素子のオンオフを制御するためのスイッチング制御信号を生成する制御回路を有している。
【０００３】
このスイッチング制御信号としては、周波数が一定でそのパルス幅に応じてスイッチング素子をオンオフさせるＰＷＭ方式が広く用いられ、次の２つの方式が知られている。第１の方式は出力電圧をモニタし、出力電圧と基準電圧との比較により、スイッチング制御信号のオン、オフの期間を決定する方式である。第２の方式は、出力電圧と出力電流を同時にモニタし、基準電圧と出力電圧の比較によりスイッチング制御信号のオン、オフの期間を決定し、さらに出力電流の変化をそのオン、オフ期間に反映させる方式（以下、カレントモード制御という）である。これらの技術については例えば特許文献１、２に記載されている。以下、このような周波数が一定のスイッチング信号による制御方式を周波数固定方式という。
【０００４】
ところが、このような周波数固定方式では、一度スイッチング素子がオンされてから、次にオンされるまでの期間は、スイッチング周波数の逆数で与えられる周期時間に固定されているため、スイッチング周波数よりも高速な負荷変動や入力電圧の変動に対しては追従できず、出力が不安定になるという課題を有していた。
【０００５】
そこで、高速な負荷応答性が求められるようなアプリケーションに対応するために、スイッチング制御信号のパルス幅、すなわちオン期間Ｔｏｎを固定しておき、ハイレベルになる頻度を変化させる方式（以下、オンタイム固定方式という）が考えられる。このオンタイム固定方式によれば、周波数固定方式に比べて負荷変動や入力電圧変動に対して高速に応答することができる。
【０００６】
【特許文献１】特開２００３−２１９６３８号公報
【特許文献２】特開２００３−３１９６４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、このようなスイッチングレギュレータからは電磁波が発生しており、セットに実装する際には、ＥＭＩ（ＥｌｅｃｔｒｏＭａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ、電磁干渉）の仕様を満たす必要がある。ここで上述の周波数固定方式と、オンタイム固定方式について検討すると、周波数固定方式では一定の周波数でスイッチング制御信号が生成されるのに対して、オンタイム固定方式では、周波数が負荷変動や入力電圧変動に応じて変化するため、より広い周波数帯域に留意してＥＭＩ対策を行う必要があった。
【０００８】
スイッチングレギュレータを使用するユーザ、すなわちセットメーカ等は、ＥＭＩの仕様が満たせれば、高速な応答性を有するオンタイム固定方式のスイッチングレギュレータの使用を望む場合が多い。ところが、ＥＭＩはセットに各部品を実装し、実際に動作させて測定しなければ仕様を満たすかどうか分からないという問題がある。従って、オンタイム固定方式のスイッチングレギュレータ用にボード設計を行ってＥＭＩ測定をした結果、仕様を満たさない場合には、再度シールドを施すなど高コストな対策を行うか、周波数固定方式のスイッチングレギュレータに置き換えるために再度ボード設計を行う必要があり、セットの設計効率を妨げるという問題があった。
このようなＥＭＩの他、電力変換効率などの観点からも、スイッチング制御方式を切り替えることができればユーザの便宜に資することとなる。
【０００９】
本発明はこうした課題に鑑みてなされたものであり、その目的は、搭載されるセットに応じて最適な制御方式に切り替え可能なスイッチングレギュレータの提供にある。
【課題を解決するための手段】
【００１０】
本発明のある態様は制御回路に関する。この制御回路は、スイッチングレギュレータのスイッチング素子を、外部から切り替え可能な複数の異なる制御方式により制御する。
【００１１】
この態様によれば、スイッチングレギュレータに求められる特性や、スイッチングレギュレータが搭載される電子機器の状態に応じて、スイッチングレギュレータの制御方式を好適なモードに切り替えることができる。
【００１２】
本発明の別の態様もまた制御回路である。この制御回路は、スイッチングレギュレータのスイッチング素子を制御するためのスイッチング制御信号を、異なる制御方式に基づいて生成する第１、第２の制御信号生成部と、第１、第２の制御信号生成部の出力端子と制御対象であるスイッチング素子との間に接続され、第１、第２の制御信号生成部のうち、選択されたいずれか一方により生成されたスイッチング制御信号に基づいてスイッチング素子を駆動するドライバ回路と、を備える。
【００１３】
この態様によれば、スイッチングレギュレータに要求される特性に応じて好適な制御方式に切り替えることができる。また、面積の大きなトランジスタにより構成されるドライバ回路を、第１、第２の制御信号生成部で共有することにより、制御回路の省面積化を図ることができる。
【００１４】
第１、第２の制御信号生成部とドライバ回路は、一体集積化されてもよい。これらの回路ブロックを集積化することにより、各回路ブロックの内部で使用される基準電圧源などの回路や、入出力ピンを共通化することができ、さらなる省面積化を図ることができる。
【００１５】
第１の制御信号生成部は、周波数が固定され、スイッチング素子のオンオフ期間のデューティ比が変化するスイッチング制御信号を生成し、第２の制御信号生成部は、オン期間を固定しつつ周波数が変化するスイッチング制御信号を生成してもよい。
第１の制御信号生成部により生成されるスイッチング制御信号を、ＥＭＩ対策の比較的容易な信号とし、第２の制御信号生成部により生成されるスイッチング制御信号を、負荷応答性に優れた信号とすることにより、搭載される電子機器ごとに好適にスイッチングレギュレータに要求される特性を満たすことができる。
【００１６】
制御回路は、選択端子をさらに備え、第１、第２の制御信号生成部の選択は、外部から選択端子に入力される選択信号により行われてもよい。
制御回路によるスイッチング制御方式を選択端子に搭載される電子機器側から選択することにより電子機器に要求される特性に合わせて制御方式を好適に選択することができる。
【００１７】
制御回路は、選択端子に入力された選択信号を固定するラッチ回路をさらに備え、スイッチング素子のスイッチング動作が停止されるまでの期間、第１または第２の制御信号生成部のいずれかを固定して使用してもよい。ラッチ回路により、スイッチング動作中に選択状態を固定することにより、選択信号が変動した場合でも安定したスイッチング動作を実現することができる。
【００１８】
本発明のさらに別の態様は、電源装置である。この装置は、スイッチング素子を含み入力電圧を所望の出力電圧に変換するスイッチングレギュレータと、スイッチング素子のスイッチング動作を制御する上述の制御回路とを備える。制御回路によるスイッチング阻止の制御方式を選択可能とすることで、搭載される電子機器に適した特性を得ることができる。
【００１９】
なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２０】
本発明に係る制御回路および電源装置によれば、搭載されるセットに応じて最適な制御方式に切り替え可能なスイッチングレギュレータを提供することができる。
【発明を実施するための最良の形態】
【００２１】
図１は、本発明の実施の形態に係る電源装置１００の構成を示す。以降の図において、同一の構成要素には同一の符号を付し、適宜説明を省略する。
【００２２】
本実施の形態に係る電源装置１００は、制御回路１０と、スイッチングレギュレータ３０の２つのブロックから構成されるＤＣ／ＤＣコンバータである。この電源装置１００は、入力端子１０２、出力端子１０４を備え、それぞれの端子に印加され、または現れる電圧をそれぞれ入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔという。
電源装置１００は、入力端子１０２に入力された入力電圧Ｖｉｎを降圧して出力端子１０４に出力電圧Ｖｏｕｔを出力する。
【００２３】
スイッチングレギュレータ３０は、スイッチングトランジスタ３２、整流ダイオード３４、インダクタＬ１、キャパシタＣ１を含む。
スイッチングトランジスタ３２は、Ｎ型ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）であって、ゲート端子に印加される電圧によりオン、オフされるスイッチング素子として機能する。このスイッチングトランジスタ３２は、ドレイン端子が入力端子１０２に接続されており、オンオフ動作によって、インダクタＬ１にはスイッチングトランジスタ３２または整流ダイオード３４から電流が供給されて、入力電圧Ｖｉｎが降圧される。また、インダクタＬ１およびキャパシタＣ１はローパスフィルタを構成し、出力電圧Ｖｏｕｔが平滑化される。
【００２４】
制御回路１０は、スイッチングトランジスタ３２のゲート端子に、そのスイッチング動作を制御する駆動信号Ｖｄｒｖを出力する。駆動信号Ｖｄｒｖは、ハイレベルとローレベルが交互に繰り返される信号であり、ハイレベルの期間とローレベルの期間に応じてスイッチングトランジスタ３２のオン、オフの時間が制御されて、スイッチングレギュレータ３０が駆動される。
【００２５】
制御回路１０は、周波数固定型制御信号生成部１２と、オンタイム固定型制御信号生成部１４と、ドライバ回路１６、インバータ２０を含む。また、制御回路１０は、スイッチング端子４０、フィードバック端子４２、選択端子４４を備える。
【００２６】
制御回路１０のフィードバック端子４２には、スイッチングレギュレータ３０の出力電圧Ｖｏｕｔがフィードバックされている。フィードバックされた出力電圧Ｖｏｕｔは、周波数固定型制御信号生成部１２、オンタイム固定型制御信号生成部１４にそれぞれ入力されている。
【００２７】
周波数固定型制御信号生成部１２と、オンタイム固定型制御信号生成部１４はそれぞれイネーブル端子ＥＮを備えており、各制御信号生成部は、ハイレベルが入力されているときは制御信号Ｖｓｗを出力し、ローレベルが入力されているときは制御信号Ｖｓｗの出力を停止する。周波数固定型制御信号生成部１２のイネーブル端子には選択信号Ｖｓｅｌがインバータ２０により反転されて入力されているため、周波数固定型制御信号生成部１２とオンタイム固定型制御信号生成部１４は、選択端子４４に入力された選択信号Ｖｓｅｌに応じていずれか一方から制御信号Ｖｓｗが出力される。
【００２８】
周波数固定型制御信号生成部１２は、ハイレベルの期間すなわちオン期間Ｔｏｎが変化し、周期時間Ｔｐすなわちスイッチング周波数ｆｓｗが一定となる制御信号Ｖｓｗを生成する。この制御信号Ｖｓｗの周期時間Ｔｐは、オン期間Ｔｏｎおよびオフ期間Ｔｏｆｆを用いて、Ｔｐ＝Ｔｏｎ＋Ｔｏｆｆで与えられる。周波数固定型では、制御信号Ｖｓｗのスイッチング周波数ｆｓｗ＝１／Ｔｐは一定に保たれる。
【００２９】
一方、オンタイム固定型制御信号生成部１４は、ハイレベルの期間、すなわちオン期間Ｔｏｎが一定で、スイッチング周波数１／Ｔｐが変化する制御信号Ｖｓｗを生成する。後述の図３および図５は、それぞれ周波数固定型の制御信号、オンタイム固定型の制御信号の時間波形を示す。これらの時間波形図は、理解の容易のために、時間軸、電圧・電流軸ともに実際の値とは異なって示されている。
【００３０】
図３に示す周波数固定型の制御信号Ｖｓｗは、例えば、図２に示す電圧比較器５０、のこぎり波発振器５２、誤差増幅器５４、基準電圧源５６を含む周波数固定型制御信号生成部１２により簡易に生成される。
【００３１】
誤差増幅器５４は、出力電圧Ｖｏｕｔと基準電圧源５６により生成される基準電圧Ｖｒｅｆを比較し、その誤差を増幅して誤差信号Ｖｅｒｒを出力する。なお、誤差増幅器５４において、出力電圧Ｖｏｕｔを抵抗分割してレベル調整を行ってから基準電圧Ｖｒｅｆと比較してもよい。
【００３２】
のこぎり波発振器５２は、一定のスイッチング周波数ｆｓｗ＝１／Ｔｐでのこぎり波状の電圧Ｖｓａｗを生成する。電圧比較器５０は、のこぎり波状の電圧Ｖｓａｗと誤差増幅器５４の誤差信号Ｖｅｒｒを比較し、Ｖｅｒｒ＞Ｖｓａｗのときハイレベルを、Ｖｅｒｒ＜Ｖｓａｗのときローレベルを出力する。その結果、電圧比較器５０の出力、すなわち周波数固定型制御信号生成部１２の制御信号Ｖｓｗは、図３に示すように一定の周期時間Ｔｐの中でオン期間Ｔｏｎが変化するパルス幅変調された信号となる。
なお、電圧比較器５０には、イネーブル端子ＥＮからの信号が入力され、この信号がハイレベルのとき制御信号Ｖｓｗを出力し、ローレベルのとき制御信号Ｖｓｗの出力を停止するように構成されている。
【００３３】
このようにして、周波数固定型制御信号生成部１２からは、スイッチング周波数がのこぎり波発振器５２の発振周波数ｆｓｗに固定され、オン期間Ｔｏｎが変化する信号が生成される。この制御信号Ｖｓｗのオン期間Ｔｏｎは、誤差増幅器５４の出力である誤差信号Ｖｅｒｒが０に近づくようにフィードバックされるため、出力電圧Ｖｏｕｔは基準電圧Ｖｒｅｆに近づくように調節され、安定化される。
【００３４】
このほか、フリップフロップを使用したＰＷＭ信号の生成回路などによっても、周波数固定型制御信号生成部１２を構成することができる。また、この周波数固定型制御信号生成部１２は、電源装置１００の出力電流をモニタし、カレントモード制御を行ってもよい。また、イネーブル端子ＥＮに入力される信号による制御信号の出力停止は、スイッチを設けたり様々な方法で行うことができる。
【００３５】
図４は、オンタイム固定型制御信号生成部１４の構成を示す。また、図５は、このオンタイム固定型制御信号生成部１４の各部の電圧、電流波形を示す。
【００３６】
オンタイム固定型制御信号生成部１４は、フリップフロップ６０、第１電圧比較器６２、定電流源６４、第２電圧比較器６６、基準電圧源６８、しきい値電圧源７０、キャパシタＣ２、放電用トランジスタＭ１、スイッチＳＷを含む。なお、基準電圧源６８、しきい値電圧源７０は、周波数固定型制御信号生成部１２の基準電圧源５６と、一つのバンドギャップ回路の出力を抵抗分割により所望のレベルに変更することにより共有してもよい。
【００３７】
スイッチＳＷは、イネーブル端子ＥＮから入力された信号がハイレベルのときオン、ローレベルのときオフすることにより、周波数固定型制御信号生成部１２から制御信号Ｖｓｗが出力され、または出力が停止される。
【００３８】
第１電圧比較器６２は出力電圧Ｖｏｕｔと、基準電圧Ｖｒｅｆと比較し、その比較出力をセット信号としてフリップフロップ６０のセット端子に供給する。
定電流源６４、キャパシタＣ２、しきい値電圧源７０、第２電圧比較器６６は、タイマ回路を構成する。放電用トランジスタＭ１のゲート端子にはフリップフロップ６０の反転出力が接続されており、この反転出力がハイレベルの期間は、定電流源６４の電流Ｉｃは放電用トランジスタＭ１を流れるため、キャパシタＣ２は充電されない。いま、フリップフロップ６０の反転出力がローレベルになり、放電用トランジスタＭ１がオフすると、定電流源６４によりキャパシタＣ２が充電されて、キャパシタＣ２の電圧Ｖｃが上昇する。電圧Ｖｃがしきい値電圧源７０により生成されるしきい値電圧Ｖｔｈに達すると、第２電圧比較器６６の出力はハイレベルになる。すなわち、このタイマ回路はフリップフロップの反転出力がローレベルになった時刻から、Ｔｏｎ＝Ｃ２／Ｉｃ×Ｖｒｅｆで与えられるオン期間Ｔｏｎをカウントする。なお、このオン期間Ｔｏｎは、電源装置１００の入力電圧Ｖｉｎと所望の出力電圧に相当するＶｒｅｆを用いて、Ｖｉｎ／Ｖｏｕｔ＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ）が成り立つようにＣ２、Ｉｃ、Ｖｒｅｆの値が調整される。
【００３９】
このオンタイム固定型制御信号生成部１４の動作について図５をもとに説明する。図５の時刻Ｔ０以前には、フリップフロップ６０の出力である制御信号Ｖｓｗはローレベルであるため、タイマ回路は動作せず、キャパシタＣ２の電圧Ｖｃ＝０Ｖである。この間、制御信号Ｖｓｗはローレベルのため、電源装置１００のスイッチングトランジスタ３２はオフし、出力電圧Ｖｏｕｔは徐々に小さくなる。
時刻Ｔ０にＶｏｕｔ＜Ｖｒｅｆとなると、セット端子にハイレベルが入力され、フリップフロップ６０の出力Ｖｓｗがハイレベルとなる。その結果、電源装置１００においてスイッチングトランジスタ３２がオンして出力電圧Ｖｏｕｔが上昇し始める。時刻Ｔ０にフリップフロップの反転出力はローレベルとなり、タイマ回路は時刻Ｔ０から時間測定を開始する。
【００４０】
時刻Ｔ０から固定オン期間Ｔｏｎ経過した時刻Ｔ１に、タイマ回路はフリップフロップ６０をリセットし、制御信号Ｖｓｗがローレベルに落とされる。再びスイッチングトランジスタ３２がオフになると、出力電圧Ｖｏｕｔは下降し始め、時刻Ｔ３には再びＶｏｕｔ＜Ｖｒｅｆとなってフリップフロップ６０のセット信号Ｖｓがハイレベルとなる。
このような動作を繰り返すことにより、オンタイム固定型制御信号生成部１４はオンオフを繰り返すスイッチング信号を生成する。
出力電流ＩＬが一定の場合、スイッチング周波数は一定値をとるが、時刻Ｔ４のように出力電流ＩＬが増加し、出力電圧Ｖｏｕｔが低くなると、次にＶｏｕｔ＜Ｖｒｅｆとなる時刻Ｔ５までの周期時間Ｔｐが短くなるため、オン期間Ｔｏｎは固定されたまま、スイッチング周波数が変化することになる。
【００４１】
以上のようにして生成されるオンタイム固定型制御信号生成部１４の制御信号Ｖｓｗは、オン期間Ｔｏｎが一定で、周期時間Ｔｐが出力電圧Ｖｏｕｔに応じて変化する信号となる。そのため、負荷電流の変動により、出力電圧Ｖｏｕｔが低くなると、すぐに周期時間Ｔｐを待たずにすぐスイッチングトランジスタ３２をオンすることができるため、負荷応答に優れた制御信号となる。
【００４２】
周波数固定型制御信号生成部１２およびオンタイム固定型制御信号生成部１４により生成された制御信号Ｖｓｗは、ドライバ回路１６へと入力される。ドライバ回路１６は、いずれかの制御信号Ｖｓｗに基づいてスイッチングトランジスタ３２を駆動するための駆動信号Ｖｄｒｖを生成する。
【００４３】
この電源装置１００によれば、１つの制御回路により、負荷応答の優れたスイッチング制御方式と、ＥＭＩ対策の容易なスイッチング制御信号の２通りの制御を切り替えて使用することができる。
【００４４】
なお、選択端子４４にラッチ回路を接続し、電源装置１００のスイッチング動作が開始されてから停止するまでの期間、選択端子４４に入力された選択信号Ｖｓｅｌをラッチ回路により固定する構成としてもよい。ラッチ回路を設けることにより、スイッチング動作中に選択信号Ｖｓｅｌが変動した場合でも、途中で制御方式が切り替わることがなくなるため、電源装置１００を安定化することができる。
【００４５】
次に、このようにして構成された電源装置１００が好適に使用される場合について説明する。図６は、電源装置１００が実装される電子計算機２００の構成を示す。電子計算機２００は、電源ユニット２０２、入出力インターフェース２０４、中央演算装置ＣＰＵ２０６を含む。
【００４６】
電源装置１００は、セットから供給される２０Ｖの電圧が入力端子１０２に印加され、その出力端子１０４は、ＣＰＵ２０６に接続されているものとする。ＣＰＵ２０６などのデジタルデバイスは、その電子計算機２００の処理内容に応じてその動作電流が変化する。例えば、ワードプロセッサのアプリケーションを実行する際と、計算量を多く必要とするゲームソフトを実行する際にはＣＰＵ２０６の消費電流は大きく変化する。このＣＰＵ２０６に電圧を供給する電源装置１００は、ＣＰＵ２０６の消費電流、すなわち負荷電流が急激に変化した場合にも、その出力が安定していなければならない。このような場合、電源装置１００として、負荷応答性に優れたオンタイム固定型のスイッチング制御を適用することが望ましい。
【００４７】
ところが、オンタイム固定型のスイッチング制御を行った場合に、電子計算機２００のＥＭＩとして仕様を満たさない場合には、ＥＭＩ対策として、電源装置１００の周囲にシールドを設けたりする必要がある。先述のように、オンタイム固定型のスイッチング制御を行った場合、負荷電流に応じてスイッチング周波数が変化するため、このようなＥＭＩ対策が容易ではなく、その対策費用はコスト高となる場合がある。また電源装置１００が入出力インターフェース２０４の周辺に設けられており、物理的にシールドを設けることが不可能な場合もある。
【００４８】
このような場合に、電子計算機２００の基板デザインを変更せずとも、選択端子４４に入力される選択信号Ｖｓｅｌによりスイッチング制御方式を周波数固定型に切り替えることで、スイッチング周波数が固定されるためＥＭＩ対策が容易となる。この場合の出力電圧Ｖｏｕｔの安定性はスイッチングレギュレータ３０のキャパシタＣ１の容量を追加することにより、ある程度の改善を図ることができる。
【００４９】
すなわち、本実施の形態に係る電源装置１００によれば、セットをデザインする際に、負荷応答性に優れるオンタイム固定方式を前提として設計を行い、特に問題が生じなければ、そのまま使用することができる。また、セットの試作時の試験において、ＥＭＩなどの問題が生じた場合には、周波数固定方式に切り替えることによりセット基板を再設計することなく、選択信号Ｖｓｅｌを切り替えるのみでＥＭＩの問題に対処することができる。
【００５０】
すなわち、異なるスイッチング制御方式でスイッチングレギュレータを駆動可能な制御回路を一体集積化することにより、入出力の端子を共通化できるため、従来のように、スイッチング制御方式を変更する際のプリント基板のフットプリントを変更する必要がなくなる。
また、インダクタＬ１やキャパシタＣ１の外付け部品は、いずれのスイッチング制御方式でも中心となるスイッチング周波数はほぼ等しいため共通化することができる。また、制御回路１０において、大きな面積を占めるドライバ回路や基準電圧源を周波数固定型制御信号生成部１２とオンタイム固定型制御信号生成部１４で共有することにより、回路面積は、従来のように一つの制御信号生成部のみ有する制御回路や電源装置とそれほど変わらない大きさとすることができる。また、出力電圧Ｖｏｕｔのフィードバック端子なども共有化することができるため、ピン数の増加も、選択端子４４のみとなる。
【００５１】
また、製品開発の段階においては、類似製品の設計アーキテクチャの共有化を図ることができるため、開発期間の短縮、開発コストの低減を図ることができる。
【００５２】
実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００５３】
本実施の形態において、電源装置１００を構成する素子はすべて一体集積化されていてもよく、その一部がディスクリート部品で構成されていてもよい。制御回路１０が一つのＩＣ回路として形成され、スイッチングトランジスタ３２はディスクリート部品により構成される場合や、制御回路１０とスイッチングトランジスタ３２が一体集積化される場合もあり、どの部分をどの程度集積化するかは、コストや占有面積などによって決めればよい。
【００５４】
また、制御回路１０に内蔵される、異なる制御信号生成部によるスイッチング信号の方式は、カレントモードなど実施の形態で説明した以外の方式であってもよい。異なる制御方式は、互いにトレードオフにあるような特性を相補的に有するような制御方式であることが望ましい。すなわち、本実施の形態では、ＥＭＩと負荷応答性がトレードオフの関係にあったが、そのほか、電力変換効率と負荷応答性などであってもよい。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施の形態に係る電源装置の構成を示す図である。
【図２】オンタイム固定型制御信号生成部の構成を示す回路図である。
【図３】オンタイム固定型制御信号生成部の電圧の時間波形を示す図である。
【図４】周波数固定型制御信号生成部の構成を示す回路図である。
【図５】周波数固定型制御信号生成部の電圧、電流の時間波形を示す図である。
【図６】電源装置が実装される電子計算機を示す図である。
【符号の説明】
【００５６】
Ｌ１  インダクタ、  Ｃ１  キャパシタ、  １０  制御回路、  １２  オンタイム固定型制御信号生成部、  １４  周波数固定型制御信号生成部、  １６  ドライバ回路、  ２０  インバータ、  ３０  スイッチングレギュレータ、  ３２  スイッチングトランジスタ、  ３４  整流ダイオード、  ４０  スイッチング端子、  ４２  フィードバック端子、  ４４  選択端子、  １００  電源装置、  １０２  入力端子、  １０４  出力端子、  Ｖｉｎ  入力電圧、  Ｖｏｕｔ  出力電圧、  Ｖｓｗ  制御信号、  Ｖｄｒｖ  駆動信号、  Ｖｓｅｌ  選択信号。
【図１】
2006050843.tif 000003
【図２】
2006050843.tif 000004
【図３】
2006050843.tif 000005
【図４】
2006050843.tif 000006
【図５】
2006050843.tif 000007
【図６】
2006050843.tif 000008