(57)【要約】【課題】  ウエハに設けるテスト用配線の数を従来に比較して少なくすることができ、また、テスト信号をウエハに加えるだけで、ウエハの故障の有無を即座に（テスタチェックなしに）判別することができる故障検出回路を提供する。【解決手段】  ウエハに、各半導体チップの半導体装置へテスト信号を供給するテスト信号供給ラインおよび各半導体装置の出力信号を隣接する半導体装置へ出力する信号出力ラインを形成する。各半導体チップ内には、自半導体装置の出力信号と左隣りおよび上隣りの半導体装置の出力信号とを比較するＥＸオアゲート８、９およびアンドゲート１０と、アンドゲート１０の出力によってセットされるフリップフロップ１１、１２と、フリップフロップ１２の出力によって点灯制御される発光ダイオード１３が形成されている。【選択図】    図１
2006275835.tif 000002
【特許請求の範囲】
【請求項１】
ウエハに形成された複数の半導体チップ内の半導体装置の故障を検出する故障検出回路において、
前記ウエハに形成され、前記複数の半導体チップ内の半導体装置へ各々テスト信号を供給するテスト信号供給ラインおよび前記各半導体装置の出力信号を隣接する半導体装置へ出力する信号出力ラインと、
前記各半導体チップ内に形成され、自半導体装置の出力信号と隣接する半導体装置の出力信号とを比較する比較手段と、前記比較手段の出力によってセットされるフリップフロップと、前記フリップフロップの出力によって点灯制御される発光手段とを有する故障検出ブロックと、
を具備することを特徴とする故障検出回路。
【請求項２】
前記発光手段は発光ダイオードであることを特徴とする請求項１に記載の故障検出回路。
【請求項３】
ウエハに形成された複数の半導体チップ内の半導体装置の故障を検出する故障検出方法において、
前記各半導体装置へテスト信号を供給するステップと、
前記各半導体装置の出力信号と隣接する半導体装置の出力信号とを比較するステップと、
比較結果が一致していない時、発光手段を発光させるステップと、
を具備することを特徴とする故障検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウエハ上に形成されたＬＳＩ（大規模集積回路）の良／不良をチェックする故障検出回路および故障検出方法に関する。
【背景技術】
【０００２】
従来、ＬＳＩの検査工程においては、プローブカードと言われる冶具を使用してウエハ上に形成されたチップを一つずつ検査し、良／不良の判定をしていた。しかし、ウエハ上には多数のチップが形成されているので、チップを一つずつ検査するためには多大な時間がかかる問題があった。また、検査のための冶具によって各チップのパッドに針が当たるので、パッド部分に少なからず物理的ダメージを与え、ワイヤボンディングの失敗につながる問題があった。
【０００３】
上記の問題を解決するものとして、特許文献１に記載される技術が開発されている。この技術によれば、ウエハに予めテスト用の配線を設けておき、この配線を用いて、テスタから各チップにテスト信号を共通に加え、テスト用配線を介して各チップの出力をテスタに導き、各チップの出力信号をチェックするようになっている。
なお、他の従来技術として特許文献２〜４が知られている。
【特許文献１】特開平11-163062号公報
【特許文献２】特開2003-229463号公報
【特許文献３】特許第3070533号公報
【特許文献４】特開昭60-233576号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した特許文献１の技術には次の問題がある。
(1)テスト信号を加える配線および各チップの出力をテスタまで導く配線を共に、各チップからウエハ周縁部まで引く必要があるため、ウエハに通すテスト用配線が多くなり、このため、ＬＳＩの回路面積が制限されてしまう。
(2)検査対象のウエハの各チップに故障があるか否かを、テスタによって各ＬＳＩの出力をチェックするまで判定することができない。
【０００５】
本発明は上記事情を考慮してなされたもので、その目的は、テスト用の配線数を従来に比較して少なくすることができ、また、テスト信号をウエハに加えるだけで、ウエハの故障の有無を即座に（テスタによるチェックなしに）判別することができる故障検出回路および故障検出方法を提供することにある。
【課題を解決するための手段】
【０００６】
この発明は上述した課題を解決するためになされたもので、請求項１に記載の発明は、ウエハに形成された複数の半導体チップ内の半導体装置の故障を検出する故障検出回路において、前記ウエハに形成され、前記複数の半導体チップ内の半導体装置へ各々テスト信号を供給するテスト信号供給ラインおよび前記各半導体装置の出力信号を隣接する半導体装置へ出力する信号出力ラインと、前記各半導体チップ内に形成され、自半導体装置の出力信号と隣接する半導体装置の出力信号とを比較する比較手段と、前記比較手段の出力によってセットされるフリップフロップと、前記フリップフロップの出力によって点灯制御される発光手段とを有する故障検出ブロックとを具備することを特徴とする故障検出回路である。
【０００７】
請求項２に記載の発明は、請求項１に記載の故障検出回路において、前記発光手段は発光ダイオードであることを特徴とする。
請求項３に記載の発明は、ウエハに形成された複数の半導体チップ内の半導体装置の故障を検出する故障検出方法において、前記各半導体装置へテスト信号を供給するステップと、前記各半導体装置の出力信号と隣接する半導体装置の出力信号とを比較するステップと、比較結果が一致していない時、発光手段を発光させるステップとを具備することを特徴とする故障検出方法である。
【発明の効果】
【０００８】
この発明によれば、チップの出力をウエハ周縁部まで引く必要がなく、これにより、テスト用の配線数を従来に比較して少なくすることができる利点がある。また、この発明によれば、テスト信号をウエハに加えるだけで、テスタによるチェックなしにウエハの故障の有無を即座に判別することができる利点が得られる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照し、この発明の実施の形態について説明する。図１はこの発明の一実施の形態による故障検出回路１を組み込んだＬＳＩチップ２の構成を示す図、図２はこのＬＳＩチップ２が形成されているウエハ３を示す図である。なお、図１は、例えば、図２の破線Ａの部分を拡大した図である。
【００１０】
図１において、符号４、４・・・はチップ間に形成されたテスト用のメタル配線であり、○印が接続箇所を示している。５、５・・・はＬＳＩチップ２の周縁部に配置されたパッドであり、このパッド５、５・・・によって囲まれた領域に、図示は省略しているが、ＬＳＩ回路（半導体装置）が形成されている。これらのパッド５、５・・・の中で、５ａは外部のテスタからテスト信号が加えられるscanin1パッドであり、ＬＳＩ回路の入力端と接続されている。５ｂはscanoutパッドであり、ＬＳＩ回路の出力端と接続されている。５ｃはscanin2パッドであり、左隣りのチップのscanoutパッドとメタル配線４を介して接続され、故障検出回路１のエクスクルーシブオアゲート８の第２入力端と接続されている。
【００１１】
５ｄはscanin3パッドであり、上隣りのチップのscanoutパッドとメタル配線４を介して接続され、故障検出回路１のエクスクルーシブオアゲート９の第１入力端と接続されている。５ｅはテスタからスキャンクロックが加えられるscanclockパッドであり、故障検出回路１のＤＦＦ（ディレイフリップフロップ）１０のクロック端子に接続されている。５ｆはテスタからスキャンエネーブル信号が加えられるscanenableパッドであり、ＬＳＩ回路のエネーブル端子に接続されている。５ｇ、５ｈはそれぞれ接地電圧ＶSSおよび電源電圧ＶDDが加えられるパッドである。
【００１２】
故障検出回路１は、エクスクルーシブオアゲート８、９と、アンドゲート１０と、ＤＦＦ１１、１２と、発光ダイオード１３とから構成されている。そして、エクスクルーシブオアゲート８の第１入力端およびエクスクルーシブオアゲート９の第２入力端がscanoutパッド５ｂに接続され、エクスクルーシブオアゲート８、９の各出力端がそれぞれアンドゲート１０の第２、第１入力端に接続され、アンドゲート１０の出力端がＤＦＦ１１のデータ入力端に接続され、ＤＦＦ１１の出力端がＤＦＦ１２のクロック端子に接続され、ＤＦＦ１２のデータ入力端に”Ｈ”レベルの電圧が加えられ、ＤＦＦ１２の出力端が発光ダイオード１３のアノードに接続され、発光ダイオード１３のカソードが接地されている。
【００１３】
次に、上記実施形態の動作を説明する。
ウエハ３のテストを行う場合、まず、ウエハ３の外周部の１つのチップ、例えば図２に符号Ｂで示すチップのパッド５ｇ、５ｈにそれぞれテスタから接地電位および電源電圧を加え、また、scanin1パッド５ａ、scanclockパッド５ｅ、scanenableパッド５ｆにそれぞれテスタからテスト信号、クロックパルス、エネーブル信号を加える。図３はウエハ３とテスタの冶具（プローブカード）１５を示す斜視図であり、冶具１５はＢ点のチップの上述した各パッドにのみ接続すればよい。これにより、ウエハ３の各チップのＬＳＩ回路に電源が供給され、また、エネーブル信号が加えられることによって各ＬＳＩ回路が稼働状態となる。そして、テスト信号が加えられると、そのテスト信号に応じてＬＳＩ回路が動作し、scanoutパッド５ｂに出力が表れる。
【００１４】
エクスクルーシブオアゲート８はscanoutパッド５ｂに得られる出力信号と、左隣りのチップの出力信号とを比較し、両出力信号が一致していた場合は”Ｌ”信号を出力し、一致していない場合は”Ｈ”信号を出力する。同様に、エクスクルーシブオアゲート９は、scanoutパッド５ｂに得られる出力信号と、上隣りのチップの出力信号とを比較し、両出力信号が一致していた場合は”Ｌ”信号を出力し、一致していない場合は”Ｈ”信号を出力する。したがって、アンドゲート１０はscanoutパッド５ｂに得られる出力信号が、左隣りのチップの出力信号および上隣りのチップ出力信号の双方に一致していない場合のみ”Ｈ”信号を出力する。
【００１５】
そして、アンドゲート１０から”Ｈ”信号が出力されると、scanclockパッド５ｅへ入力されるクロックパルスによってＤＦＦ１１に”Ｈ”信号が読み込まれ、ＤＦＦ１２のクロック端子へ出力される。この立ち上がりにより、ＤＦＦ１２のデータ入力端の”Ｈ”信号がＤＦＦ１２に読み込まれ、ＤＦＦ１２の出力端から”Ｈ”信号が出力される。この”Ｈ”信号によって発光ダイオード１３が点灯する。テスト作業者は、発光しているチップを不良品とみなし、マーキングする。隣り合う２個のチップの故障が全く同一である可能性は極めて低いので（レチクル不良は別）、隣り合うチップと出力信号が一致する場合は良品とみなすことができる。
【００１６】
このように、上記実施形態は、あるチップの出力信号が左隣りのチップの出力信号、上隣りのチップの出力信号の双方と異なっていた場合に、そのチップを不良とみなし、発光ダイオード１３を点灯する。これにより、テスト作業者は各チップの出力信号をテスタまで導いてチェックする必要がなく、ウエハ３を目視でチェックするだけで、不良の有無をチェックすることができる。
【００１７】
また、上記実施形態は、各チップの出力をウエハ周囲のテスト用端子まで引き延ばす必要がなく、単に、隣接するチップまで引けばよく、この結果、テスト用の配線を従来のものより少なくすることができる。
また、上記実施形態によれば、ウエハ３のＢ点の１チップにのみ電源電圧およびテスト信号を加えればよく、これにより、テスタの冶具を簡略化することができると共に、冶具をウエハ上において移動する必要がない利点が得られる。
なお、チップ間のメタル配線４、４・・・はダイシングすることで必然的に切断される。
【産業上の利用可能性】
【００１８】
この発明は、ウエハに形成されたＬＳＩ回路の故障検出用に用いられる。
【図面の簡単な説明】
【００１９】
【図１】この発明の一実施形態による故障検出回路の構成を示すブロック図である。
【図２】同故障検出回路が用いられるウエハを示す図である。
【図３】ウエハ３にテスタ１５のプローブカードを当接した状態を示す図である。
【符号の説明】
【００２０】
１…故障検出回路、２…ＬＳＩチップ、３…ウエハ、４…メタル配線、５…パッド、８、９…エクスクルーシブ（ＥＸ）オアゲート、１０…アンドゲート、１１、１２…ＤＦＦ
【図１】
2006275835.tif 000003
【図２】
2006275835.tif 000004
【図３】
2006275835.tif 000005