(57)【要約】      （修正有）【課題】デジカメの表示、プリンタのサイズ変換等の１画像／ｐａｇｅ（画面）とマルチ画像／ｐａｇｅ（画面）が混在する際の変倍処理スピードを平均化することの出来る画像処理装置及び画像処理方法を提供する。【解決手段】１画面もしくはページに対して画像が１つの時は、ダイナミックリコンフィギュラブルプロセッサ（ＤＲＰ）内にＣＵＢＩＣ回路のような画質重視の大規模変倍回路を一つ構成し、マルチ画像時は、バイリニア、ニアレストネイバあるいは単純間引きといった回路規模重視の小規模回路の複数構成に変更する。さらにイメージはＣＵＢＩＣ回路、テキストはニアレストネイバ回路、あるいはモノクロ画像はＣＵＢＩＣ回路、カラー画像はバイリニア回路といったように画像種別や画像数に応じて、画面（ページ）毎にダイナミックに回路種別および回路数を再構成し、マルチ画像時も変倍処理時間のリニア性を保つ。【選択図】図１
2006260424.tif 000002
【特許請求の範囲】
【請求項１】
回路構成情報を元にデバイス内に持つ複数の回路構成面それぞれに任意の回路を構成でき、それぞれの回路構成面を数クロックで切換える手段をもつデバイス上に、複数の画像処理回路を構成することを特徴とする画像処理装置。
【請求項２】
請求項１記載のデバイス上に形成する複数の画像処理回路の構成が、
同時に処理する画像数に応じて形成する回路規模と回路数を決めることを特徴とする請求項１記載の画像処理装置。
【請求項３】
請求項２記載の画像数に応じて形成する回路規模と回路数を決める手段が、
同時に処理する画像が一つの場合は出力画像の画質が最も良くなる画像処理回路を一つ形成し、画像数が増えるに従って出力画像の画質は落ちるが回路規模の小さくなる画像処理回路を画像数分形成することを特徴とする、
請求項２記載の画像処理装置。
【請求項４】
画像処理が変倍処理であることを特徴とする請求項１、請求項２、請求項３いずれかに記載の画像処理装置。
【請求項５】
回路構成情報を元にデバイス内に持つ複数の回路構成面それぞれに任意の回路を構成でき、それぞれの回路構成面を数クロックで切換えるステップをもつデバイス上に、複数の画像処理回路を構成することを特徴とする画像処理方法。
【請求項６】
請求項５記載のデバイス上に形成する複数の画像処理回路の構成が、
同時に処理する画像数に応じて形成する回路規模と回路数を決めることを特徴とする請求項５記載の画像処理方法。
【請求項７】
請求項６記載の画像数に応じて形成する回路規模と回路数を決めるステップが、
同時に処理する画像が一つの場合は出力画像の画質が最も良くなる画像処理回路を一つ形成し、画像数が増えるに従って出力画像の画質は落ちるが回路規模の小さくなる画像処理回路を画像数分形成することを特徴とする、
請求項６記載の画像処理方法。
【請求項８】
画像処理が変倍処理であることを特徴とする請求項５、請求項６、請求項７いずれかに記載の画像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印刷装置、画像表示装置に関し、特に画像処理装置及び画像処理方法に係る。
【背景技術】
【０００２】
従来、デジカメのＬＣＤ表示や画像の印刷の際に元画像をＬＣＤや紙サイズに合わせて縮小変倍処理を行っていた。この場合、プログラムによるソフトウェア的な処理や単一の変倍アルゴリズムを用いることを前提にハードウェア化したものを用いていた。
【０００３】
実際の用途としてはＬＣＤ１画面に対して画像を一つ表示する場合と１画面に対して複数の画像を表示するといったインデックス（サムネイル）表示させる場合が混在している。同様に最初の紙には画像一つを印刷、次の用紙には４つの画像を印刷、その次の画像には６つの画像を印刷といったケースも存在していた。
【特許文献１】特開平１０−２４３２７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このような場合、従来はソフトウェアによる変倍処理や単一のアルゴリズムを用いることを前提にハードウェアによる変倍処理を行っていたため、１画面（１ページ）に表示（印刷）する画像の数によって、変倍処理時間が大きく異なっていた。すなわち、画像数が多くなればなるほど処理に時間を要し、１画像時との差が大きいため、使い勝手の悪いものになっていた。
【０００５】
本発明は、上述の問題点に着目してなされたものであって、デジカメのＬＣＤ表示、プリンタの紙サイズへのサイズ変換等の１画像／ｐａｇｅ（画面）とマルチ画像／ｐａｇｅ（画面）が混在する際の変倍処理スピードを平均化することの出来る画像処理装置及び画像処理方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
近年、回路構成情報を元にデバイス内に持つ複数の回路構成面それぞれに任意の回路を構成でき、それぞれの回路構成面を単位クロックで切換え可能なダイナミックリコンフィギュラブルデバイスが出てきている。
【０００７】
このダイナミックリコンフィギュラブルデバイスを用いた、上記問題を解決するための手段を以下に記す。
【０００８】
シングル画像／画面（ページ）とマルチ画像／画面（ページ）の変倍表示（変倍プリント）が混在するような状況において、
１画面（ページ）に対して画像が１つの時はユーザは選択した画像を鮮明に表示したい、あるいは綺麗に印刷したいといった要求をしている。そのため変倍処理も画質を重視し、ダイナミックリコンフィギュラブルデバイス内にＣＵＢＩＣ回路のような画質重視の大規模変倍回路を一つ構成する。
【０００９】
１画面（ページ）に対して複数の画像を表示（印刷）時は個々の画像に対してはそれほど画質は問われておらず、全体の雰囲気がつかめていれば良い。そのため、ダイナミックリコンフィギュラブルデバイス内にバイリニア、ニアレストネイバあるいは単純間引きといった回路規模重視の小規模回路を複数用意する構成に変更する。
【００１０】
これにより、１画面（ページ）に対してシングル画像時は画質を優先した変倍回路、マルチ画像時はスピードを優先した複数の変倍回路を用意することで、マルチ画像時の変倍処理時間をシングル画像時の処理時間に近づけることが可能となる。
【００１１】
すなわち本発明は、回路構成情報を元にデバイス内に持つ複数の回路構成面それぞれに任意の回路を構成でき、それぞれの回路構成面を数クロックで切換える手段をもつデバイス上に、複数の画像処理回路を構成することを特徴とする画像処理装置である。
【発明の効果】
【００１２】
本発明によれば、デジタルカメラなどの消費電力が懸念される装置においても、ソフトウェアで構成するよりも低消費電力でかつ高速で柔軟な変倍処理回路が形成できる。さらに、画面（ページ）毎にシングル画像→マルチ画像、あるいはマルチの画像数の変更などにも瞬時に回路変更でき対応可能であるため、ユーザを待たせることもなくなる。また、ダイナミックリコンフィギュラブルデバイスを用いることで複数の回路をハードウェアで用意する場合に比べて、回路規模の縮小化を実現することが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を、図面を参照して説明する。
【実施例】
【００１４】
［第１の実施の形態］
図１は、第１の実施の形態における変倍システムを示すブロック図である。
【００１５】
１０１はＣＰＵであり、１０２は記憶装置、１０３はダイナミックリコンフィギュラブルデバイス（コンフィギュレーションデータを書き換えることにより任意の回路を形成できる回路構成面を複数持ち、各回路構成面の切換えが１ＣＬＫで可能なデバイス）であり、１０４は１０１，１０２，１０３を結ぶバスである。また、１０５は表示装置または印刷装置を表し、１０６は１０３、１０５を接続するバスである。また、１０９は１０３に形成された１ＣＬＫで回路構成面を変更可能な３つの回路構成面であり、１０７は１０９への入力ブロック、１０８は１０９の出力ブロックである。
【００１６】
ＣＰＵ１０１は記憶装置１０２に予め格納された、ダイナミックリコンフィギュラブルデバイス１０３用のコンフィギュレーションデータ−大規模変倍回路を一つ持つ回路構成面と中規模変倍回路を４つ持つ回路構成面および小規模変倍回路を６つ持つ回路構成面の３構成面構造になるようなコンフィギュレーションデータ−を読み出し、１０３上に３つの回路構成面を形成する。大規模変倍回路は回路規模は大きいが、画質を保ったまま変倍できることを特徴とする。小規模変倍回路は画質はかなり落ちるが回路規模を小さく出来ることを特徴としている。また、中規模変倍回路は、画質の劣化具合および回路規模が大規模変倍回路と小規模変倍回路の中間であることを特徴としている。
【００１７】
図２は、第１の実施の形態における図１の１０９内に構成された複数の回路面のうち大規模変倍回路がひとつだけ構成された面を表した図１の１０３内のブロック図である。２０１は入力段バッファであり、２０２は出力画像形成ブロック、２０３は大規模変倍回路である。
【００１８】
図３は、第１の実施の形態における図１の１０９内に構成された複数の回路面のうち中規模変倍回路が４つ形成された面を表した図１の１０３内のブロック図である。３０１は入力段バッファであり、３０２は出力画像形成ブロック、３０３は中規模変倍回路である。
【００１９】
図４は、第１の実施の形態における図１の１０９内に構成された複数の回路面のうち小規模変倍回路が６つ形成された面を表した図１の１０３内のブロック図である。４０１は入力段バッファであり、４０２は出力画像形成ブロック、４０３は小規模変倍回路である。
【００２０】
また、図５は第１の実施の形態における変倍処理の流れを示したフローチャートである。
【００２１】
用紙１枚に画像１つを印刷する際には画像の画質を落とさずに変倍処理することが求められている。また、同時に処理すべき画像は１つである。以上の条件を判断したＣＰＵ１０１はリコンフィギュラブルデバイス１０３に対して回路構成面を大規模回路１つのものに変更するように指示を出す。これを受けた１０３は図２における回路構成に切り替わる。記憶装置１０２から読み出された画像は１０３の入力ブロック１０７を経由して図２の２０１に入力される。さらに２０１から読み出された画像は大規模変倍回路２０３にて変倍処理され、表示画像形成ブロック２０２に送られる。この場合、用紙１枚に画像１つなので２０３の出力はそのまま用紙サイズになっており、２０２では特に処理を施さずに１０３の出力ブロック１０８を経由して印刷装置１０５へ画像を送る。
【００２２】
次に用紙１枚に画像を４つ印刷する際には画像１つの時ほど画質は要求されていない。また、同時に処理すべき画像は４つである。以上の条件を判断したＣＰＵ１０１はリコンフィギュラブルデバイス１０３に対して回路構成面を中規模回路４つのものに変更するように指示を出す。これを受けた１０３は図３における回路構成に切り替わる。記憶装置１０２から読み出された４つの画像は１０３の入力ブロック１０７を経由して図３の３０１にそれぞれ入力される。さらにそれぞれの３０１から読み出された４つの各画像は各々中規模変倍回路３０３にて同時に変倍処理され、表示画像形成ブロック３０２に送られる。この場合、用紙１枚に画像４つなので各３０３の出力は３０２にて１枚の用紙サイズに合成され、１０３の出力ブロック１０８を経由して印刷装置１０５へ画像を送る。
【００２３】
さらに用紙１枚に画像を６つ印刷する際には画像４つの時よりもさらに画質は要求されていない。また、同時に処理すべき画像は６つである。以上の条件を判断したＣＰＵ１０１はリコンフィギュラブルデバイス１０３に対して回路構成面を小規模回路６つのものに変更するように指示を出す。これを受けた１０３は図４における回路構成に切り替わる。記憶装置１０２から読み出された６つの画像は１０３の入力ブロック１０７を経由して図４の４０１にそれぞれ入力される。さらにそれぞれの４０１から読み出された６つの各画像は各々小規模変倍回路４０３にて同時に変倍処理され、表示画像形成ブロック４０２に送られる。この場合、用紙１枚に画像６つなので各４０３の出力は４０２にて１枚の用紙サイズに合成され、１０３の出力ブロック１０８を経由して印刷装置１０５へ画像を送る。
【００２４】
このようにして、用紙１枚に画像が１つの時は画質を重視した変倍処理、画像が複数の時は画像数に応じて画質は落ちてゆくものの、変倍処理を画像一つの時と同じようにすることが可能となる。
【図面の簡単な説明】
【００２５】
【図１】第１の実施の形態における変倍処理システムの構成を示すブロック図である。
【図２】第１の実施の形態におけるダイナミックリコンフィギュラブルデバイスの回路構成面の一つに大規模変倍回路一つを形成した状態を示すブロック図である。
【図３】第１の実施の形態におけるダイナミックリコンフィギュラブルデバイスの回路構成面の一つに中規模変倍回路４つを形成した状態を示すブロック図である。
【図４】第１の実施の形態におけるダイナミックリコンフィギュラブルデバイスの回路構成面の一つに小規模変倍回路６つを形成した状態を示すブロック図である。
【図５】第１の実施の形態における変倍処理の流れを示したフローチャートである。
【符号の説明】
【００２６】
１０１  ＣＰＵ
１０２  記憶装置
１０３  ダイナミックリコンフィギュラブルデバイス
１０４  システムバス
１０５  印刷装置／表示装置
１０６  １０４、１０３を繋ぐビデオ信号バス
１０７  １０３内のデータ入力ブロック
１０８  １０３内のデータ出力ブロック
１０９  １０３内の切換え可能な複数の回路構成面
２０１  入力データバッファ
２０２  出力画像形成ブロック
２０３  大規模変倍回路
３０１  入力データバッファ
３０２  出力画像形成ブロック
３０３  中規模変倍回路
４０１  入力データバッファ
４０２  出力画像形成ブロック
４０３  小規模変倍回路
【図１】
2006260424.tif 000003
【図２】
2006260424.tif 000004
【図３】
2006260424.tif 000005
【図４】
2006260424.tif 000006
【図５】
2006260424.tif 000007