(57)【要約】【課題】  マトリクス構造における点状の欠陥を容易に検出可能にする。【解決手段】  第１方向Ｘに沿って配置された複数のゲート線４ａ〜４ｅと第２方向Ｙに沿って配置された複数のデータ線３ａ、３ｂとが格子状に交差している構造と、該交差部位毎に配置されたスイッチング素子と、該スイッチング素子を流れる信号で駆動制御される駆動素子とを有してなる。複数のゲート線４ａ〜４ｅに対して、スイッチング素子を導通状態とする信号を印加するゲート信号印加手段３０と、複数のデータ線３ａ、３ｂについて、駆動素子を動作状態とする駆動信号を印加するデータ信号印加手段２０と、マトリクス構造を加圧する加圧手段２１０と、データ信号印加手段２０による駆動信号の印加と、加圧手段２１０による加圧とを同期させる同期化手段２０３とを備える。【選択図】      図２
2006275547.tif 000002
【特許請求の範囲】
【請求項１】
第１方向に沿って配置された複数のゲート線と第２方向に沿って配置された複数のデータ線とが格子状に交差している構造と、該交差部位毎に配置されたスイッチング素子と、該スイッチング素子を流れる信号で駆動制御される駆動素子とを有してなるマトリクス構造の欠陥を検出するときに用いられる装置であって、
前記複数のゲート線に対して、前記スイッチング素子を導通状態とする信号を印加するゲート信号印加手段と、
前記複数のデータ線について、前記駆動素子を動作状態とする駆動信号を印加するデータ信号印加手段と、
前記マトリクス構造を加圧する加圧手段と、
前記データ信号印加手段による前記駆動信号の印加と、前記加圧手段による加圧とを同期させる同期化手段とを備えることを特徴とするマトリクス構造の欠陥検出装置。
【請求項２】
請求項１記載のマトリクス構造の欠陥検出装置において、
前記加圧手段は、前記マトリクス構造を線状に加圧することを特徴とするマトリクス構造の欠陥検出装置。
【請求項３】
請求項２記載のマトリクス構造の欠陥検出装置において、
前記加圧手段は、前記第２方向に線状に加圧することを特徴とするマトリクス構造の欠陥検出装置。
【請求項４】
請求項２または３記載のマトリクス構造の欠陥検出装置において、
前記加圧手段の前記第２方向の長さは、前記第２方向に前記駆動素子が配列される範囲の長さよりも短いことを特徴とするマトリクス構造の欠陥検出装置。
【請求項５】
請求項２から４のいずれかに記載のマトリクス構造の欠陥検出装置において、
前記加圧手段は、光透過性を有していることを特徴とするマトリクス構造の欠陥検出装置。
【請求項６】
請求項１から５のいずれかに記載のマトリクス構造の欠陥検出装置において、
前記加圧手段は、前記マトリクス構造に対して前記データ線の配列方向に相対移動することを特徴とするマトリクス構造の欠陥検出装置。
【請求項７】
請求項１から６のいずれかに記載のマトリクス構造の欠陥検出装置において、
前記加圧手段の加圧による短絡で生じる、前記データ線の状態変化に関する現象を検出する検出手段を備えることを特徴とするマトリクス構造の欠陥検出装置。
【請求項８】
請求項７記載のマトリクス構造の欠陥検出装置において、
前記駆動素子は画素を構成し、
前記検出手段は、複数の前記画素によって形成される画像を撮像する撮像手段を有することを特徴とするマトリクス構造の欠陥検出装置。
【請求項９】
請求項７記載のマトリクス構造の欠陥検出装置において、
前記検出手段は、前記短絡で生じる前記駆動信号の電位又は電流値の変動を検出することを特徴とするマトリクス構造の欠陥検出装置。
【請求項１０】
請求項１から９のいずれかに記載のマトリクス構造の欠陥検出装置において、
前記データ信号印加手段は、前記加圧手段の加圧により短絡が生じたときに、前記駆動素子の動作状態と非動作状態とが切り替わる駆動信号を印加することを特徴とするマトリクス構造の欠陥検出装置。
【請求項１１】
請求項１から１０のいずれかに記載のマトリクス構造の欠陥検出装置において、
前記駆動素子は、画素電極と対向電極とで挟持された液晶を有してなり、
前記欠陥は、前記マトリクス構造が加圧されて前記画素電極と前記対向電極との間隔が小さくなったときに、これらの間にある導電性異物により生じるものであることを特徴とするマトリクス構造の欠陥検出装置。
【請求項１２】
第１方向に沿って配置された複数のゲート線と第２方向に沿って配置された複数のデータ線とが格子状に交差している構造と、該交差部位毎に配置されたスイッチング素子と、該スイッチング素子を流れる信号で駆動制御される駆動素子とを有してなるマトリクス構造の欠陥を検出方法であって、
前記複数のゲート線に対して、前記スイッチング素子を導通状態とする信号を印加する工程と、
前記複数のデータ線について、前記駆動素子を動作状態とする駆動信号を印加する工程と、
前記駆動信号の印加と同期して前記マトリクス構造を加圧する工程と、
を有することを特徴とするマトリクス構造の欠陥検出方法。
【請求項１３】
請求項１２記載のマトリクス構造の欠陥検出方法において、
前記マトリクス構造を線状に加圧することを特徴とするマトリクス構造の欠陥検出方法。
【請求項１４】
請求項１３記載のマトリクス構造の欠陥検出方法において、
前記第２方向に線状に加圧することを特徴とするマトリクス構造の欠陥検出方法。
【請求項１５】
請求項１２から１４のいずれかに記載のマトリクス構造の欠陥検出方法において、
前記加圧を、前記マトリクス構造に対して前記データ線の配列方向に相対移動させながら行うことを特徴とするマトリクス構造の欠陥検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置に関するものである。
【背景技術】
【０００２】
従来、液晶表示装置の各画素領域を薄膜トランジスタ（Thin Film Transistor;TFT）を用いて表示制御するＴＦＴ液晶表示装置は、薄型テレビ、パソコンのモニタ、ＰＤＡ（Personal Digital Assistants）、携帯電話などへの応用により、急速に市場が拡大している。また、ＴＦＴ液晶表示装置などの表示装置の製造工程では、目視によって画素欠陥及び輝度ムラなどの表示欠陥を検査していた。この目視による検査は、１個の画素欠陥の検出が困難であり、手間も掛かるために、液晶表示装置の低コスト化及び高品質化を阻害している。また、近年においては、液晶表示装置の表示欠陥について機械的に検出する方法が提案されている。例えば、液晶表示装置の表示領域をカメラで撮像して、その液晶表示装置の輝度ムラを判定する手法が考え出されている（例えば、特許文献１参照）。
【０００３】
また、液晶表示装置の各画素ドットを構成する各色ドット毎に、画素ドットのピッチの１／ｎ（ｎ＝３０）のピクセルピッチのラインセンサで撮像し、その撮像した画像を解析する対象となる表示欠陥の種類に応じて画像の解像度を選択し、選択した解像度の画像から対象となる種類の表示欠陥を検出する手法も考え出されている（例えば、特許文献２参照）。
【特許文献１】特開平６−３２５９０５号公報
【特許文献２】特開２００４−２７９２３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述したような従来技術には、以下のような問題が存在する。
液晶表示装置の各画素は、液晶が画素電極と対向電極とで挟持された構造を有している。そして、画素電極と対向電極との間に導電性異物が存在する場合がある。ここで、導電性異物の大きさが画素電極と対向電極との間隔（セルギャップ）よりも大きい場合は、常に導電性異物により画素電極と対向電極とが短絡される。したがって、導電性異物がセルギャップよりも大きい場合はその画素は常に異常（不良）表示となり、画素欠陥となる。
【０００５】
しかしながら、特に高精細なＴＦＴ液晶表示装置などにおいて、上記のような表示領域全体中の点状の画素欠陥（点状欠陥）は、目立ち難く、目視検査などでは見逃す確率が高くなってしまう。また、上記の特許文献１，２に記載の手法のように、カメラなどを使って自動検出する手法においても、点状欠陥の検出は困難である。したがって、高精度に画素欠陥を検出するためには、その自動検出装置が高価となり、液晶表示装置の製造コストが上昇してしまう。
【０００６】
また、導電性異物がセルギャップよりも小さい場合は、マトリクス構造における当該画素に圧力（外力）を加えて、セルギャップが小さくなった場合に短絡欠陥となる。したがって、導電性異物がセルギャップよりも大きい場合はその画素は常に異常表示となるが、導電性異物がセルギャップよりも小さい場合は、その画素は圧力を加えたときのみ異常表示となり、さらにその検出が困難となる。ここで、画素に圧力を加えるために加圧部材などで表示画面（画素）を押す手法が考えられるが、検査対象の画素が加圧部材の影になる場合もあり、検査の困難性を増大させている。
【０００７】
本発明は、以上のような点を考慮してなされたもので、マトリクス構造における点状の欠陥を容易に検出可能にするマトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置を提供することを目的とする。
また、本発明は、マトリクス構造に圧力などを及ぼしたときに生じる点状の欠陥を、線状の欠陥にすることができ、低コストで容易に且つ高精度にその欠陥を検出することができるマトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置の提供を目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために本発明は、以下の構成を採用している。
本発明のマトリクス構造の欠陥検出装置は、第１方向に沿って配置された複数のゲート線と第２方向に沿って配置された複数のデータ線とが格子状に交差している構造と、該交差部位毎に配置されたスイッチング素子と、該スイッチング素子を流れる信号で駆動制御される駆動素子とを有してなるマトリクス構造の欠陥を検出するときに用いられる装置であって、前記複数のゲート線の全て、又はマトリクス構造の一部領域にあるゲート線の全てに対して、前記スイッチング素子を導通状態とする信号を印加するゲート信号印加手段と、前記複数のデータ線の全て、又はマトリクス構造の一部領域にあるデータ線の全てについて、前記駆動素子を動作状態とする駆動信号を印加するデータ信号印加手段と、前記マトリクス構造を加圧する加圧手段と、前記データ信号印加手段による前記駆動信号の印加と、前記加圧手段による加圧とを同期させる同期化手段とを備えることを特徴とするものである。
【０００９】
従って、本発明のマトリクス構造の欠陥検出装置では、例えば、ゲート信号印加手段が全てのゲート線に所定信号を印加することにより、全てのスイッチング素子について導通状態にする。この状態において例えば、データ信号印加手段が全てのデータ線について所定信号を印加することにより、全ての駆動素子（画素など）を動作状態（ＯＮ状態）にさせることができる。ここで、加圧手段によりマトリクス構造を加圧することにより、無加圧では生じない導電性異物による短絡欠陥などを生じさせることができる。
１つの駆動素子が短絡欠陥となっている場合、その短絡により、１本のデータ線が導通状態のスイッチング素子を介して短絡状態の駆動素子（アースなど）に短絡された状態となる。これにより、短絡電流が流れてその１本のデータ線の状態（電位又は電流値）が変化する。このデータ線の状態変化により、そのデータ線で駆動制御される全ての駆動素子が非動作状態となる。一方、状態変化のないデータ線で駆動制御される全ての駆動素子は、動作状態となっている。これらの状態を検出することにより、１つの短絡欠陥（点状の欠陥）を線状パターンとして簡便に且つ高精度に検出することができる。
また、本発明では、同期化手段による同期タイミング等に非同期な外乱光等のノイズを除去することが可能となり、点状の短絡欠陥を示す線状パターンをより高精度に検出することができる。
【００１０】
加圧手段としては、前記マトリクス構造を線状に加圧する構成を好適に採用できる。
この構成では、複数の駆動素子を一括的に加圧することができ、効率的に欠陥を検出することが可能になる。
この場合、前記加圧手段としては、前記第２方向に線状に加圧することが好適である。
これにより、加圧と同期して駆動信号が印加されるデータ線に沿って配置される複数の駆動素子を加圧手段の長さ全体に亘ってより効果的に加圧することができる。
【００１１】
また、本発明のマトリクス構造の欠陥検出装置では、前記加圧手段の前記第２方向の長さが、前記第２方向に前記駆動素子が配列される範囲の長さよりも短い構成を好適に採用できる。
従って、この構成では、加圧手段の直下（接触箇所）に線状パターンが存在する場合でも、駆動素子が配列される範囲と加圧手段との間に隙間を形成することができるため、この隙間を介して、欠陥の存在を示す線状パターンを例えば目視することが可能になる。
【００１２】
また、本発明のマトリクス構造の欠陥検出装置では、前記加圧手段が光透過性を有している構成も好適に採用できる。
本発明によれば、駆動素子が画素などの光学素子である場合、その光学素子の状態が加圧部材の影になって検出できなくなることを回避できる。すなわち、透明な加圧部材を検査対象の画素などを加圧しながら、その画素などの明暗状態を、加圧部材を透過する線状パターンで視認することが可能になる。
【００１３】
また、本発明のマトリクス構造の欠陥検出装置では、前記加圧手段が前記マトリクス構造に対して前記データ線の配列方向に相対移動する構成も好適に採用できる。
本発明によれば、加圧手段の相対移動に伴ってマトリクス構造におけるデータ線（及びデータ線に接続された駆動素子）を順次連続的に加圧することが可能になり、全てのデータ線を効率的に加圧することができる。
【００１４】
また、本発明のマトリクス構造の欠陥検出装置では、前記加圧手段の加圧による短絡で生じる、前記データ線の状態変化（電位等）に関する現象を検出する検出手段（カメラ等）を備える構成も好適に採用できる。
本発明によれば、短絡欠陥が生じた場合、その１つの短絡欠陥を１本のデータ線についての欠陥（線状欠陥）に変換して、その線状欠陥を検出手段で検出することができる。ここで、検出手段は、駆動素子が画素である場合は撮像手段を適用することができる。また、検出手段は、各データ線の状態（駆動信号の電位又は電流値）の変動を検出するものであってもよい。したがって、本発明は、無加圧では生じない導電性異物による短絡欠陥などを、簡便に且つ高精度に検出することができる。
【００１５】
また、本発明のマトリクス構造の欠陥検出装置では、前記データ信号印加手段は、前記加圧手段の加圧により短絡が生じたときに、前記駆動素子の動作状態と非動作状態とが切り替わる駆動信号を印加する構成を好適に採用できる。
本発明によれば、駆動素子の動作状態の変化に基づいて、導電性異物による短絡欠陥などを、簡便に且つ高感度に検出することができる。
【００１６】
また、本発明のマトリクス構造の欠陥検出装置では、前記駆動素子は、画素電極と対向電極とで挟持された液晶を有してなり、前記欠陥は、前記マトリクス構造が加圧されて前記画素電極と前記対向電極との間隔が小さくなったときに、これらの間にある導電性異物により生じるものである構成とできる。
本発明によれば、画素電極と対向電極との間に、その間隔よりも小さい導電性異物がある場合、その導電性異物により非定常的な短絡欠陥を、簡易且つ精密に検出することができる。すなわち、マトリクス構造について外部より圧力を加えると、画素電極と対向電極との間隔が狭まる。ここで、画素電極と対向電極との間に前記小さい導電性異物が存在した場合、その導電性異物によって画素電極と対向電極間が短絡してしまう。この短絡によって、データ線の状態変化が生じる。これにより、そのデータ線に印加されている駆動信号は、駆動素子を動作状態にする信号から非動作状態にする信号に変わる。そして、そのデータ線で駆動制御される駆動素子の全てが非動作状態となる。一方、短絡欠陥がない場合は、全ての駆動素子が動作状態となっている。これらにより、本発明は、加圧時に生じる導電性異物による短絡欠陥を、簡易且つ精密に検出することができる。
【００１７】
一方、本発明のマトリクス構造の欠陥検出方法は、第１方向に沿って配置された複数のゲート線と第２方向に沿って配置された複数のデータ線とが格子状に交差している構造と、該交差部位毎に配置されたスイッチング素子と、該スイッチング素子を流れる信号で駆動制御される駆動素子とを有してなるマトリクス構造の欠陥を検出方法であって、前記複数のゲート線の全て、又はマトリクス構造の一部領域にあるゲート線の全てに対して、前記スイッチング素子を導通状態とする信号を印加する工程と、前記複数のデータ線の全て、又はマトリクス構造の一部領域にあるデータ線の全てについて、前記駆動素子を動作状態とする駆動信号を印加する工程と、前記駆動信号の印加と同期して前記マトリクス構造を加圧する工程と、を有することを特徴としている。
【００１８】
従って、本発明のマトリクス構造の欠陥検出方法では、例えば、全てのゲート線に所定信号を印加することにより、全てのスイッチング素子について導通状態にする。この状態において例えば、全てのデータ線について所定信号を印加することにより、全ての駆動素子（画素など）を動作状態（ＯＮ状態）にさせることができる。ここで、マトリクス構造を加圧することにより、無加圧では生じない導電性異物による短絡欠陥などを生じさせることができる。
１つの駆動素子が短絡欠陥となっている場合、その短絡により、１本のデータ線が導通状態のスイッチング素子を介して短絡状態の駆動素子（アースなど）に短絡された状態となる。これにより、短絡電流が流れてその１本のデータ線の状態（電位又は電流値）が変化する。このデータ線の状態変化により、そのデータ線で駆動制御される全ての駆動素子が非動作状態となる。一方、状態変化のないデータ線で駆動制御される全ての駆動素子は、動作状態となっている。これらの状態を検出することにより、１つの短絡欠陥（点状の欠陥）を線状パターンとして簡便に且つ高精度に検出することができる。
また、本発明では、同期化工程で同期タイミング等に非同期な外乱光等のノイズを除去することが可能となり、点状の短絡欠陥を示す線状パターンをより高精度に検出することができる。
【００１９】
また、本発明のマトリクス構造の欠陥検出方法では、前記マトリクス構造を線状に加圧することが好ましい。
これにより、本発明では、複数の駆動素子を一括的に加圧することができ、効率的に欠陥を検出することが可能になる。
この場合、前記加圧手段としては、前記第２方向に線状に加圧することが好適である。
これにより、加圧と同期して駆動信号が印加されるデータ線に沿って配置される複数の駆動素子を加圧手段の長さ全体に亘ってより効果的に加圧することができる。
【００２０】
また、本発明のマトリクス構造の欠陥検出方法では、前記加圧を、前記マトリクス構造に対して前記データ線の配列方向に相対移動させながら行うことが好ましい。
これにより、本発明では、前記加圧の相対移動に伴ってマトリクス構造におけるデータ線（及びデータ線に接続された駆動素子）を順次連続的に加圧することが可能になり、全てのデータ線を効率的に加圧することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明のマトリクス構造の欠陥検出装置およびマトリクス構造の欠陥検出方法の実施の形態を、図１ないし図１５を参照して説明する。
（第１実施形態）
図１は、本発明の実施形態に係るマトリクス構造とそのマトリクス構造の欠陥検出装置の概要を示す回路図である。本実施形態のマトリクス構造は、ＴＦＴ駆動によるアクティブマトリクス方式の液晶表示装置に用いられるものである。
【００２２】
本実施形態のマトリクス構造１００は、Ｙ軸方向（第２方向）に配置された複数のデータ線３ａ，３ｂと、Ｘ軸方向（第１方向）に配置された複数のゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅとが格子状に交差している構造を有してなる。そして、マトリクス構造１００におけるデータ線３ａ，３ｂとゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅとの交差部位毎にＴＦＴ（スイッチング素子）２が配置されている。このＴＦＴ２は、例えばｎチャネルＴＦＴとする。データ線３ａ，３ｂには、そのデータ線３ａ，３ｂの近傍に配置されているＴＦＴ２のソースが電気的に接続されている。ゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅには、そのゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅの近傍に配置されているＴＦＴ２のゲートが電気的に接続されている。
【００２３】
また、マトリクス構造１００におけるデータ線３ａ，３ｂとゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅとの交差部位毎に、液晶画素１が配置されている。液晶画素１は、液晶を画素電極１ａと対向電極１ｂとで挟持する構成を有してなる。画素電極１ａは、ＴＦＴ２のドレインに電気的に接続されている。対向電極１ｂには基準電位（例えば０ボルト）が印加されている構成となっている。また、各ＴＦＴ２のドレインには、補助容量５が電気的に接続されている。
【００２４】
このような構成のマトリクス構造１００は、ＴＦＴ２によって明暗などが駆動制御される複数の液晶画素１がデータ線３ａ、３ｂに沿って碁盤の目のように配置されており、所望形状の画像を表示することができる。画像表示においては、データ線３ａ，３ｂに画像信号が供給され、ゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅには走査線信号が供給されることとなる。例えば、ゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅに順次印加されるパルス状の走査線信号によって、各ＴＦＴ２が一定期間だけＯＮ（導通状態）となる。この一定期間に、データ線３ａ，３ｂに印加されている画像信号がＴＦＴ２を通って画素電極１ａに印加される。画素電極１ａに印加されされた画像信号（電位）は、補助容量５によって一定期間保持される。画素電極１ａと対向電極１ｂで挟持されている液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化して、光の透過率を変調し、階調表示を可能にする。これにより、その液晶画素１は、一定期間、画像信号に応じたほぼ一定の明度になる。なお、図１においては、画像信号供給部及び走査線信号供給部は示していない。また、各液晶画素１にカラーフィルタを重ねることにより、カラー画像を表示する構成ともなる。
【００２５】
また、図１では本発明の実施形態に係るマトリクス構造の欠陥検出装置も示している。
本マトリクス構造の欠陥検出装置は、データ信号印加手段２０と、ゲート信号印加手段３０と、図２に示す加圧ローラ（加圧手段）２１０と、同期化手段２０３を有して構成されている。データ信号印加手段２０は、データ線３ａ，３ｂの全てに対して、駆動信号を印加することができるものである。ここで、駆動信号は、前記画像信号の一つであり、液晶画素１（駆動素子）をやっとＯＮ状態（動作状態）にする信号である。換言すれば、駆動信号は、液晶画素１の動作・非動作（暗・明）状態が切り替わる閾値状態に近い状態であって、且つ動作状態にさせる信号である。
【００２６】
データ信号印加手段２０は、各データ線３ａ，３ｂ毎に、電流制限手段２１ａ，２１ｂを有する構成としてもよい。電流制限手段２１ａ，２１ｂは、例えば、電流リミッタをなし、データ信号印加手段２０側から各データ線３ａ，３ｂに流出（又は流入）する電流値を制限する。また、各電流制限手段２１ａ，２１ｂは、抵抗器で構成してもよい。
【００２７】
ゲート信号印加手段３０は、ゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅの全てに、ＴＦＴ２をＯＮ（導通状態）させる信号（走査線信号）を印加することができるものである。したがって、ゲート信号印加手段３０は、ゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅに電気的に接続する端子と、その端子に上記ＯＮさせる信号を出力する手段とを有している。
【００２８】
加圧ローラ２１０は、マトリクス構造１００を加圧する円柱状部材であって、マトリクス構造１００における１本のデータ線３ａ、３ｂで駆動制御される一部または全ての液晶画素１のセルギャップｄ１（図３参照）が同時に所定値以上小さくなるように、加圧するものであることが好ましい。また、この加圧ローラ２１０は、Ｙ軸方向に沿って配置されるとともに、Ｙ軸と平行な軸周りに回転自在とされ、同期化手段２０３の制御の下でマトリクス構造１００の表面を加圧した状態でＸ軸方向に転動するとともに、Ｚ方向に昇降可能な構成となっている。加圧ローラ２１０の長さは、データ線３ａ、３ｂに沿って液晶画素１が配列される範囲の長さよりも短く形成されている。具体的には、加圧ローラ２１０を二回転動させれば、マトリクス構造１００の表面全域を加圧できるように、マトリクス構造１００のＹ軸方向の長さの半分よりも長く、且つマトリクス構造１００のＹ軸方向の長さよりも短く形成されている。
【００２９】
また、図１に示すマトリクス構造１００においては、データ線３ａとゲート線４ｄとの交差部位の近傍に、１つの短絡欠陥（欠陥）１１がある。
図３は、短絡欠陥１１の一例を示す模式断面図である。短絡欠陥１１は、導電性の部材からなる導電性異物１１ａより構成されている。短絡欠陥１１は、例えばマトリクス構造１００の製造工程において形成されたものであり、配線などをなす金属パターンの残渣などからなる。また、製造工程におけいて微小な導電性異物１１ａが混入することにより短絡欠陥１１をなす場合もある。
【００３０】
また、図３に示すように、短絡欠陥１１をなす導電性異物１１ａは、画素電極１ａと対向電極１ｂとの間に存在している。導電性異物１１ａの大きさ（高さ）ｄ２は、画素電極１ａと対向電極１ｂとの間隔であるセルギャップｄ１よりも小さい。セルギャップｄ１は例えば４μｍ、導電性異物１１ａの大きさｄ２は例えば２μｍ〜３μｍとする。したがって、マトリクス構造１００が何ら圧力を受けていない状態では、導電性異物１１ａは画素電極１ａと対向電極１ｂ間を短絡しない。そこで、短絡欠陥１１による画素不良などは生じず、マトリクス構造１００全体が正常に表示動作する。
【００３１】
一方、マトリクス構造１００に外力が及ぼされた場合、画素電極１ａ及び対向電極１ｂが圧力Ｆを受けることがある。この圧力Ｆにより、セルギャップｄ１が小さくなる。そして、セルギャップｄ１が導電性異物１１ａの大きさｄ２よりも小さくなると、導電性異物１１ａは画素電極１ａと対向電極１ｂ間を短絡する。これにより、短絡した画素電極１ａ及び対向電極１ｂなどがなす液晶画素１は、画素不良（画素欠陥）となる。
【００３２】
本実施形態のマトリクス構造１００では、ゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅに信号を印加していない通常状態（すなわち画素電極１ａと対向電極１ｂの電位が同一の場合）において、液晶画素１が明（白）状態となるノーマリホワイト型の表示装置をなすものとする。したがって、ゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅ及びデータ線３ａ，３ｂに信号を印加している非通常状態においては、液晶画素１が暗（黒）状態となる。
そこで、液晶画素１が短絡欠陥１１によって画素不良になると、その液晶画素１は「白」のみ表示することとなる。
【００３３】
続いて、図１から図５を参照して、本実施形態に係るマトリクス構造の欠陥検出装置を用いたマトリクス構造の欠陥検出方法について説明する。
図４は、図１に示すマトリクス構造１００における短絡欠陥１１の周辺を示す拡大図である。
図５は、本実施形態において短絡欠陥１１を線状の欠陥として表示している状態の一例を示す図である。
【００３４】
本マトリクス構造の欠陥検出方法は、１つの短絡欠陥１１を線状の欠陥にして検出するものである。例えば、図５に示すように、マトリクス構造１００において、データ線４ｄとデータ線３ａとの交差部位に関しての欠陥である１つの短絡欠陥１１を、データ線３ａについての欠陥である線状の欠陥にして検出する。ここで、データ線３ａについての欠陥とは、データ線３ａに接続されているＴＦＴ２で駆動制御される複数の液晶画素１によって表示される状態をいう。すなわち、正常であれば「黒」表示であるべき画素が「白」表示となっており、その誤表示の画素がデータ線３ａにそって線状に連なっていることである。具体的には、次のようにして１つの短絡欠陥１１を線状の欠陥に変換する。
【００３５】
先ず、ゲート信号印加手段３０により、全てのゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅに、所定の走査線信号を印加する。この走査線信号は、ゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅに接続されている全てのＴＦＴをＯＮ（導通状態）にする信号である。
【００３６】
次いで、データ信号印加手段２０により、全てのデータ線３ａ，３ｂそれぞれに駆動信号を印加する。駆動信号は、上記のように、液晶画素１をやっとＯＮ状態（黒）にする信号である。例えば、液晶画素１は、画素電極１ａと対向電極１ｂとの電位差が２．９ボルト以上ある場合はＯＮ状態（黒）となり、その電位差が２．９ボルト未満の場合はＯＦＦ（白）となるものとする。この場合、液晶画素１のＯＮ・ＯＦＦの閾値は２．９ボルトである。そこで、駆動信号は、例えば３ボルトの直流とする。
【００３７】
このとき、データ線に対する駆動信号の印加は、加圧ローラ２１０によるマトリクス構造１００の加圧と同期して行われる。
具体的には、図２に示すように、加圧ローラ２１０をマトリクス構造１００に対して＋Ｙ側に位置させた後に、同期化手段２０３は、加圧ローラ２１０によってＹ軸方向に沿う線状にマトリクス構造１００の表面を加圧させながら、−Ｘ側から＋Ｘ側へＸ軸方向に転動させながら移動させる。これにより、線状の加圧領域は、加圧ローラ２１０の転動に伴ってＸ軸方向に移動する。また、加圧ローラ２１０がマトリクス構造１００の＋Ｘ側端部に達したら、加圧ローラ２１０を＋Ｚ側へ上昇させた後に、−Ｙ側へステップ移動させる。そして、マトリクス構造１００を加圧する位置（図２に二点鎖線で示す位置）へ下降させた後に、加圧ローラ２１０を−Ｘ側へ転動させる。
【００３８】
そして、同期化手段２０３は、加圧ローラ２１０によって加圧される液晶画素１と接続されたデータ線（図２ではデータ線３ａ）のみに駆動信号が同期して印加されるように、電流制御手段２１ａ、２１ｂを制御する。
【００３９】
ここで、加圧ローラ２１０で加圧された液晶画素１に画素欠陥が存在しない場合は、ゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅに走査線信号が印加され、さらに、データ線に駆動信号が印加されることにより、駆動信号が印加されたデータ線と接続された液晶画素１はＯＮ状態の「黒」となる。
【００４０】
一方、本実施形態のマトリクス構造１００は、短絡欠陥１１を有している。そして、上記のように、全てのゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅに走査線信号を印加し、さらに、データ線毎に駆動信号を順次印加しながら、図３に示すように、マトリクス構造１００の短絡欠陥１１近傍に加圧ローラ２１０による圧力Ｆが加わると、圧力Ｆにより、セルギャップｄ１が小さくなり、画素電極１ａと対向電極１ｂ間を導電性異物１１ａが短絡して短絡欠陥１１となる。
【００４１】
すると、図４に示すように、対向電極１ｂがアースに接続されておりゼロボルトが印加されているので、短絡欠陥１１に係る画素電極１ａもほぼゼロボルトとなる。これにより短絡欠陥１１に係る液晶画素１がＯＦＦ状態の「白」となる。
【００４２】
ここで、短絡欠陥１１に係る液晶画素１を駆動制御するＴＦＴ２ａは、ゲート線４ｄの走査線信号により導通状態となっており、且つ、ソース端子にデータ線３ａの駆動信号が印加されている。したがって、ＴＦＴ２ａはソースからドレイン（さらにアース）に向けて大電流（短絡電流）を流す。これにより、ＴＦＴ２ａのソースに接続されているデータ線３ａの電位は対向電極１ｂの電位であるゼロボルトに近づく。この電位変化は、データ信号印加手段２０における電流制限部２１ａの電流制限機能によって生じていると考えることもできる。
【００４３】
データ線３ａの電位がゼロボルトに近づくと、データ線３ａに接続されているＴＦＴ２の全て（例えば図４におけるＴＦＴ２ｂ）のソース電位がゼロボルトに近づく。これにより、データ線３ａに接続されているＴＦＴ２によって駆動制御される全ての液晶画素１がＯＦＦ状態の「白」となる。すなわち図４及び図５に示すように、データ線３ａの近傍に配置されている画素電極１の全てが「白」表示となり、他の電極画素１の全てが「黒」表示となる。この状態は、補助容量５により一定期間保持されるため、線状の「白」を加圧ローラ２１０から外れた位置で目視することにより、画素欠陥を検出することが可能になる。
【００４４】
このように、本実施形態のマトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置によれば、１つの短絡欠陥１１がある場合、その短絡欠陥１１近傍のデータ線３ａに駆動制御される全ての液晶画素１を「白」表示として、同時に、データ線３ａ以外の全てのデータ線３ｂに駆動制御される全ての液晶画素１を「黒」表示にするので、微小な短絡欠陥１１を「白の線状欠陥」として目立たせることができるので、従来では圧力がかかった一瞬のみ、その短絡欠陥１１により短絡された１つの液晶画素１のみが「白の点欠陥」と表示される短絡欠陥１１について、目視又は撮像手段などを用いて容易に検出可能な状態にすることができる。
【００４５】
また、本実施形態では、加圧ローラ２１０による加圧と、データ線への駆動信号の印加とを同期させているので、同期タイミング等に非同期な外乱光等のノイズを除去することが可能となり、上述した点状の短絡欠陥を示す線状パターンをより高精度に検出することができる。
【００４６】
また、本実施形態では、マトリクス構造１００を線状に加圧しているので、複数の液晶画素１を一括的に加圧することができ、効率的に欠陥を検出することが可能になる。特に、本実施形態では、液晶画素１の配列方向及びデータ線３ａ、３ｂの延びる方向であるＹ軸方向に沿って線状にマトリクス構造１００を加圧しているので、加圧ローラ２１０の長さ全体に亘って液晶画素１を加圧することが可能になり、欠陥検出作業を効果的に実施することができる。
さらに、本実施形態では、Ｙ軸方向における液晶画素１の配列範囲の長さよりも加圧ローラ２１０を短く形成しているので、この配列範囲と加圧ローラ２１０との間に隙間を形成することが可能になる。従って、加圧ローラ２１０の直下で線状パターンが表示されている場合も、この隙間から容易に表示状態を検出することができる。
【００４７】
また、本実施の形態では、加圧ローラ２１０がマトリクス構造１００に対して相対移動するため、液晶素子１を連続的に加圧することが可能になり、全てのデータ線及びこれに接続された液晶画素１を効率的に加圧することができる。特に、本実施形態では、加圧ローラ２１０がマトリクス構造１００の表面を転動して加圧するので、マトリクス構造１００に垂直な方向以外の力が加わらず、マトリクス構造１００に損傷を与えることを防止可能であるとともに、簡単な構成でマトリクス構造１００の全面を容易に加圧することが可能になる。
【００４８】
なお、上記実施形態においては、ゲート信号印加手段３０が全てのゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅに、所定の走査信号を印加することとしたが、例えば、マトリクス構造１００の一部領域（例えばマトリクス構造１００の表示領域の半分）にあるゲート線（４ａ，４ｂなど）の全てについて所定の走査信号を印加することとしてもよい。そして、この一部領域について上記手法により短絡欠陥１１の有無を検出し、次いで、他の領域について上記手法により短絡欠陥１１の有無を検出する。これらによっても、マトリクス構造１００の全体について短絡欠陥１１の有無を検出することができる。
【００４９】
（欠陥検出装置の第２実施形態）
続いて、本発明に係る欠陥検出装置の第２実施形態について、図６を参照して説明する。この図において、図１乃至図５に示す第１の実施の形態の構成要素と同一の要素については同一符号を付し、その説明を省略する。
【００５０】
本実施形態では、上記実施形態の構成に加えて、撮像手段２０１、パターン認識手段２０２及び制御手段２０４を有している。
撮像手段２０１は、例えばＣＣＤカメラなどで構成する。そして、撮像手段２０１の被写体はマトリクス構造１００の表示領域とする。本構成例によれば、マトリクス構造１００において点状の欠陥が線状の画像パターンとして表示されるので、撮像手段２０１の解像度などを上げることなく、高精度に点状の欠陥を検出することができる。
【００５１】
パターン認識手段２０２は、撮像手段２０１が入力した画像について、線状のパターン（上記「黒の線状欠陥」など）があるか否かについてパターン認識するものである。したがって、本構成例によれば、撮像手段２０１の入力画像に点状のノイズなどがあっても、誤検出を回避でき、高精度に点状の欠陥を検出することができる。
【００５２】
同期化手段２０３は、ゲート信号印加手段３０による信号の印加のタイミングと、データ信号印加手段２０による駆動信号の印加のタイミングと、撮像手段２０１が画像を撮像（検出）するタイミングとを同期させる。制御手段２０４は、本マトリクス構造の欠陥検出装置全体の動作を制御するものである。
本実施形態では、目視による欠陥検出の看過を排除して、より確実な欠陥検出を可能にできる。
【００５３】
なお、上記第１、第２実施形態では、１つの短絡欠陥１１を、直線上に連なる複数の液晶画素１の表示がなす「白の線状欠陥」として、検出することとしているが、他の検出方法を用いることもできる。例えば、短絡欠陥１１によって、データ線３ａの電位が変化したことを検出することにより、その短絡欠陥１１を検出することとしてもよい。また、短絡欠陥１１によって、データ線３ａを流れる電流値が変化したことを検出することにより、その短絡欠陥１１を検出することとしてもよい。これらの電位変化又は電流値変化（データ線の状態が変化したこと）を検出する機能について、データ信号印加手段２０の電流制限手段２１ａ，２１ｂそれぞれが有する構成としてもよい。このようにしても、短絡欠陥１１について、容易に検出することができる。
【００５４】
図７及び図８は、本実施形態においてマトリクス構造１００の全てのＴＦＴ２をＯＮ状態にする走査線信号の例を示す波形図である。換言すれば、この走査線信号は、本実施形態に係るマトリクス構造の欠陥検出装置におけるゲート信号印加手段３０の出力信号である。そして、図７及び図８の波形図では、縦軸が電圧を示し、横軸が時間を示している。
【００５５】
図７（ａ）に示す走査線信号は、８ボルトの直流電圧である。この直流電圧は、８ボルトに限らず、ＴＦＴ２が導通状態になる電圧であればよい。したがって、この走査線信号がゲートに印加されたＴＦＴ２は、定常的にずっと導通状態となっている。また、ここでいう「導通状態」とは、抵抗（又はインピーダンス）がほぼ０Ωである必要はなく、液晶画素１を駆動制御する電流を少なくとも流す状態であればよい。
【００５６】
図７（ｂ），（ｃ）に示す走査線信号は、矩形波電圧である。この矩形波電圧は、単位時間毎に、ＴＦＴ２を導通状態にする期間を有する信号となっている。すなわち、８ボルトとなっている期間はＴＦＴ２を導通状態にするが、０ボルトとなっている期間はＴＦＴ２を非導通状態にする。そして、図７（ｃ）に示す走査線信号の方が、図７（ｂ）に示すものよりも、単位時間当たり導通状態にする期間が短くなっている。このように、ＴＦＴ２が非導通状態とする期間が単位時間毎にあっても、導通状態の期間において補助電極５に充電される電荷などによって液晶画素１の状態を維持することができる。したがって、図７（ｂ），（ｃ）に示す走査線信号は、図７（ａ）に示す走査線信号と同じ作用を及ぼすことができる。
【００５７】
ここで、図７（ｃ）に示す走査線信号における単位時間当たり導通状態にする期間の最小値は、該走査線信号の波高値及び周期、ＴＦＴ２のＯＮ抵抗特性、補助電極５の容量、画素電極１の駆動電圧及び漏れ電流、１本のデータ線３ａ，３ｂに接続されているＴＦＴ２の数、データ信号印加手段２０によりデータ線３ａ，３ｂに出力される駆動信号の波形などで規定される。
【００５８】
図８に示す走査線信号は、矩形波の交流電圧である。このような交流電圧であっても、単位時間毎にＴＦＴ２を導通状態にすることができるので、図７に示す走査線信号と同じ作用を及ぼすことができる。
【００５９】
図９及び図１０は、本実施形態においてマトリクス構造１００におけるデータ線３ａ，３ｂに印加される駆動信号の例を示す波形図である。換言すればこの駆動信号は、本実施形態に係るマトリクス構造の欠陥検出装置におけるデータ信号印加手段２０の出力信号である。そして、図９及び図１０の波形図では、縦軸が電圧を示し、横軸が時間を示している。
【００６０】
図９（ａ）では、実線が示す駆動信号が直流３ボルトとなっている。そして、点線は液晶画素１の明・暗状態を分ける閾値となる電位の一例である２．９ボルトを示している。すなわち、データ線３ａ，３ｂの電位を２．９ボルト以上にすると、そのデータ線３ａ，３ｂで駆動制御される液晶画素１が「黒」表示となる。一方、データ線３ａ，３ｂの電位を２．９ボルト未満にすると、そのデータ線３ａ，３ｂで駆動制御される液晶画素１が「白」表示となる。なお、画素電極１ａと対向電極１ｂ間の電位差は、図７及び図８に示す走査線信号により、データ線３ａ，３ｂの電位とほぼ等しい値になる。したがって、図９（ａ）に示す駆動信号は、液晶画素１をやっとＯＮ状態（黒）にする信号である。
【００６１】
図９（ｂ）は、駆動信号の電位が短絡欠陥１１によって低下した状態を示している。すなわち、短絡欠陥１１により、データ線３ａの電位が対向電極１ｂの電位（０ボルト）に近づいて２．８ボルトとなった例を示している。これにより、データ線３ａにより駆動制御されるＴＦＴ２の全てが図５に示すように「白」表示となる。
【００６２】
これらにより、図９に示す駆動信号は、閾値に近い電位であるので、短絡電流による僅かのその駆動信号の電位変化が閾値を超えた変化となる。この閾値を超えた変化により、そのデータ線で駆動制御される全ての液晶画素１が辛うじてのＯＮ状態（黒）からＯＦＦ状態（白）に切り替わる。そこで、図９に示す駆動信号を用いることにより、短絡欠陥１１を高感度に検出することができる。
【００６３】
図１０（ａ）は、駆動信号の他の例を示している。図１０（ａ）の駆動信号はパルス波である。図１０（ｂ）は、図１０（ａ）の駆動信号が印加されたデータ線３ａ，３ｂの電位を示している。パルス波のＯＮ期間により、液晶画素１及び補助容量５に電荷が充電される。その充電された電荷は、パルス波のＯＦＦ期間において放電される。これにより、パルス波のＯＦＦ期間ではデータ線３ａ，３ｂの電位が徐々に低下する。ここで、データ線３ａ，３ｂの電位の最低値が閾値（２．９ボルト）以上になるように、パルス波の波高値及びデューティ比などを設定することとしてもよい。
【００６４】
図１０（ｃ）は、駆動信号の電位が短絡欠陥１１によって低下した状態を示している。すなわち、短絡欠陥１１により、パルス波のＯＦＦ期間においてデータ線３ａの電位低下率が増えている。そして、パルス波のＯＦＦ期間では、データ線３ａの電位が閾値（２．９ボルト）以下になる期間が生じている。この閾値以下の期間では、データ線３ａにより駆動制御されるＴＦＴ２の全てが図５に示すように「白」表示となる。
【００６５】
これらにより、図１０に示す駆動信号は、データ線上で閾値に近い電位をなす信号となり、短絡電流による僅かのその電位変化が閾値を超えた変化となる。この閾値を超えた変化により、そのデータ線で駆動制御される全ての液晶画素１が辛うじてのＯＮ状態（黒）からＯＦＦ状態（白）になる。そこで、図１０に示す駆動信号を用いることにより、短絡欠陥１１を高感度に検出することができる。
【００６６】
図１０に示す駆動信号において、パルス波形のＯＮ期間の最小値は、そのパルス波形の波高値、周期、走査線信号の態様、ＴＦＴ２のＯＮ抵抗特性、補助電極５の容量、画素電極１の駆動電圧及び漏れ電流、１本のデータ線３ａ，３ｂに接続されているＴＦＴ２の数など、で規定される。例えば、パルス波形の１周期に流れる短絡電流の積分値が、その１周期当たりの図１０（ｂ）の波形の積分値と図１０（ｃ）の波形の積分値との差となる。これらを考慮して駆動信号の波形を決定することとしてもよい。
【００６７】
（液晶表示装置）
図１１は、本実施形態の応用例に係る液晶表示装置の要部を示す平面図である。この液晶表示装置の要部は、上記本実施形態に係るマトリクス構造の欠陥検出方法およびマトリク構造の欠陥検出装置で欠陥検査されるマトリクス構造を有してなるものである。なお、図１１において、図１に示す構成要素と同一のものには同一符号を付けている。
【００６８】
本液晶表示装置の要部は、マトリクス構造１００に相当する構成をなすＴＦＴアレイ基板７を有する。そして、図１１に示すように、ＴＦＴアレイ基板７上に、インジウム錫酸化物（Indium Tin Oxide, 以下、ＩＴＯと略記する）等の透明導電膜からなる複数の画素電極１ａ（輪郭を破線で示す）がマトリクス状に配置されており、画素電極１ａの紙面縦方向に延びる辺に沿ってデータ線３（輪郭を２点鎖線で示す）が設けられ、紙面横方向に延びる辺に沿ってゲート線（走査線）４および容量線６（ともに輪郭を実線で示す）が設けられている。
【００６９】
本液晶表示装置の要部において、ゲート線４は、複数のデータ線３に交差する主ゲート線４Ａと、該主ゲート線４Ａから分岐して延びた分岐ゲート線４Ｂとを備え、ポリシリコン膜からなる半導体層（第１の容量電極）８（輪郭を１点鎖線で示す）には、分岐ゲート線４Ｂおよび主ゲート線４Ａに交差するＬ字状部８ａが形成されている。すなわち、このＬ字状部８ａは、主ゲート線４Ａおよび分岐ゲート線４Ｂと交差して、２つのチャネル領域を形成している。
【００７０】
半導体層８のＬ字状部８ａの両端にコンタクトホール９，１０が形成され、一方のコンタクトホール９はデータ線３と半導体層８のソース領域とを電気的に接続するソースコンタクトホールとなり、他方のコンタクトホール１０はドレイン電極１１０（輪郭を２点鎖線で示す）と半導体層８のドレイン領域とを電気的に接続するドレインコンタクトホールとなっている。すなわち、ソースコンタクトホール９とドレインコンタクトホール１０とは、ゲート線４を挟んで互いに反対側に配設されている。また、ドレイン電極１１０上のドレインコンタクトホール１０が設けられた側と反対側の端部には、ドレイン電極１１０と画素電極１ａとを電気的に接続するための画素コンタクトホール１２が形成されている。
【００７１】
本液晶表示装置の要部におけるＴＦＴ２は、半導体層８のＬ字状部８ａで主ゲート線４Ａおよび分岐ゲート線４Ｂに交差しており、半導体層８とゲート線４が２回交差していることになるため、１つの半導体層上に２つのゲートを有するＴＦＴ、いわゆるデュアルゲート型ＴＦＴを構成する。また、容量線６はゲート線４に沿って紙面横方向に並ぶ画素を貫くように延びるとともに、分岐した一部６ａがデータ線３に沿って紙面縦方向に延びている。そこで、ともにデータ線３に沿った半導体層８と容量線６とによって蓄積容量５が形成されている。なお、本実施形態では、分岐ゲート線４Ｂの半分を、データ線３の幅を拡げた幅広部３Ａで覆うことにより、この部分のチャネル領域に光が入ることを抑制している。
【００７２】
図１２は、ＴＦＴアレイ基板７の断面構造を示す図である。図１２に示すように、ＴＦＴアレイ基板７はガラス基板４１を支持基板として内面上に下地絶縁膜４２を介してＴＦＴ２が形成されている。該ＴＦＴ２は、ゲート線４、該ゲート線４からの電界によりチャネルが形成される半導体層８のチャネル領域５０、ゲート線４と半導体層８とを絶縁する絶縁薄膜であるゲート絶縁膜４４、データ線３、半導体層８のソース領域４９及びドレイン領域５１を備えている。
【００７３】
また、ゲート線４及びゲート絶縁膜４４上を含むガラス基板４１上には、ソース領域４９へ通じるソースコンタクトホール９及びドレイン領域５１へ通じるドレインコンタクトホール１０がそれぞれ形成された第１層間絶縁層５２が形成されている。つまり、データ線３は、第１層間絶縁層５２を貫通するソースコンタクトホール９を介してソース領域４９に電気的に接続されている。さらに、データ線３及び第１層間絶縁層５１上には、ドレイン領域５１へ通じるドレインコンタクトホール１０が形成された第２層間絶縁層５３が形成されている。つまり、ドレイン領域５１は、第１層間絶縁層５２及び第２層間絶縁層５３を貫通するドレインコンタクトホール１０を介してドレイン電極１１０及び画素電極１ａに電気的に接続されている。また、第２層間絶縁層５３及び画素電極１ａ上には、ラビング処理により一定のラビング方向Ｙに配向処理が施された配向膜５４が設けられている。この配向膜５４は、ポリイミド系の高分子樹脂からなる水平配向膜である。
【００７４】
なお、上記幅広部（遮光層）３Ａ及び容量線（遮光層）６は、各画素の表示領域以外の領域を遮光するいわゆるブラックマトリクスとして機能する。すなわち、幅広部３Ａ及び容量線６は、ディスクリネーション部を隠す機能に加え、対向基板１５の側からの入射光がＴＦＴ２の半導体層８におけるチャネル領域５０、ソース領域４９及びドレイン領域５１等に侵入することを防止すると共に、コントラスト比の向上、カラーフィルタ色材の混色防止等の機能を有している。
【００７５】
本液晶表示装置の要部では、幅広部３Ａ及び容量線６と画素電極１ａとの重なり部（図１１中のハッチング部分）が、画素電極１ａの周縁部分のうちラビング方向Ｙの逆方向側の周縁部分（ディスクリネーションが大きい領域）と重なる領域がラビング方向Ｙの順方向側の周縁部分（ディスクリネーションが小さい領域）よりも広く形成されている。すなわち、重なり部ａより重なり部ｂの幅が広いとともに、重なり部ｄより重なり部ｃの幅が広く設定され、重なり部が左右及び上下で非対称になっている。なお、これらの重なり部ａ，ｂ，ｃ，ｄの幅は、その部分で生じるディスクリネーションの範囲に応じて決定される。
【００７６】
図１３はＴＦＴアレイ基板７を有してなる液晶表示装置４０の全体構成を示す平面図である。すなわち、図１３は本実施形態の応用例に係る液晶表示装置４０の全体構成を示している。図１４は図１３に示す液晶表示装置４０の断面図である。
【００７７】
図１３および図１４において、ＴＦＴアレイ基板７の上には、シール材２８がその縁に沿って設けられており、その内側に並行して額縁としての遮光膜２９が設けられている。シール材２８の外側の領域には、データ線駆動回路１３０および外部回路接続端子３１がＴＦＴアレイ基板７の一辺に沿って設けられており、ゲート線駆動回路３２がこの一辺に隣接する２辺に沿って設けられている。ゲート線４に供給される走査信号遅延が問題にならないのならば、ゲート線駆動回路３２は片側だけでも良いことは言うまでもない。また、データ線駆動回路１３０を画像表示領域の辺に沿って両側に配列してもよい。例えば、奇数列のデータ線３は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線３は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。このようにデータ線３を櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。さらに、ＴＦＴアレイ基板７の残る一辺には、画像表示領域の両側に設けられたゲート線駆動回路３２間をつなぐための複数の配線３３が設けられている。また、内側に対向電極が形成された対向基板１５のコーナー部の少なくとも１箇所には、ＴＦＴアレイ基板７と対向基板１５との間で電気的導通をとるための導通材３４が設けられている。そして、シール材２８とほぼ同じ輪郭を持つ対向基板１５が該シール材２８によりＴＦＴアレイ基板７に固着されている。
【００７８】
本液晶表示装置４０では、幅広部３Ａ及び容量線６と画素電極１ａとの重なり部において、画素電極１ａの周縁部分のうちラビング方向Ｙの逆方向側の周縁部分と重なる領域がラビング方向Ｙの順方向側と重なる領域よりも広く形成されているので、ラビング方向で決まるディスクリネーションの大きさに応じて適切な大きさのブラックマトリクス（重なり部）が配置されて、開口部からディスクリネーションが出ることを防ぐことができるとともに、ディスクリネーションが小さい部分において必要以上に遮光しないことにより開口率を向上させることができる。
【００７９】
なお、上記液晶表示装置４０では、遮光層としてデータ線３の一部である幅広部３Ａ及び容量線６を用いたが、これらとは別に遮光層を設けても構わない。例えば、対向基板１５の内側にブラックマトリクスを形成してもよい。但し、本液晶表示装置４０のようにデータ線３の幅広部３Ａ及び容量線６をブラックマトリクスとしても機能させれば、別個にブラックマトリクスとなる遮光層を対向基板１５等に設ける必要が無く、構造の簡略化及び製造工程の削減を図ることができる。
【００８０】
さらに、液晶表示装置４０の構成要素であるＴＦＴアレイ基板７の製造工程では、本発明の実施形態に係るマトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置を用いている。これにより、ＴＦＴアレイ基板７などの加圧及び導電性異物で生じる画素電極１ａと対向基板１５の対向電極（１ｂ）との短絡欠陥を線状欠陥として簡易且つ高精度に検出することができる。したがって、本応用例によれば、高品位且つ低価格の液晶表示装置４０を提供することができる。
【００８１】
（電子機器）
次に上記応用例の液晶表示装置４０を構成要素とする他の電子機器について説明する。
図１５（ａ）は、携帯電話の一例を示した斜視図である。図１５（ａ）において、符号５００は携帯電話本体を示し、符号５０１は上記応用例の液晶表示装置４０を有してなる表示部を示している。図１５（ｂ）は、腕時計型電子機器の一例を示した斜視図である。
図１５（ｂ）において、符号６００は時計本体を示し、符号６０１は上記応用例の液晶表示装置４０を有してなる表示部を示している。図１５（ｃ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１５（ｃ）において、符号７００は情報処理装置、符号７０１はキーボードなどの入力部、符号７０２は上記応用例の液晶表示装置４０を有してなる表示部、符号７０３は情報処理装置本体を示している。
図１５に示す電子機器は、上記応用例の液晶表示装置４０を有しているので、信頼性が高く、高性能であり、かつ製造コストを低減できる電子機器となることができる。
【００８２】
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
【００８３】
例えば、上記実施形態では画素欠陥を示す線状パターンを液晶画素１と加圧ローラ２１０との間の隙間から検出する構成としたが、この構成に限定されるものではなく、例えば液晶画素１から出射する光に対して光透過性を有する加圧ローラを用いる構成としてもよい。この場合、加圧ローラを介して光が出射されるため、検出範囲が広くなり、検出が容易になる。また、この構成では、光を目視または受光するために欠陥検出用の隙間を形成する必要がなくなるため、加圧ローラの長さを、液晶画素１の配列範囲全体をカバーする大きさに設定することができる。従って、この構成では、マトリクス構造１００の全面に亘って加圧するために転動を二回行う必要がなくなり、欠陥検出に要する時間を半減させることが可能になる。
【００８４】
また、上記実施形態では、加圧ローラがマトリクス構造１００の表面を転動して相対移動する構成としたが、これに限られず、回転自在に位置決めされた加圧ローラに対してマトリクス構造１００が加圧状態で（例えばＸ方向に）移動する構成としてもよい。
さらに、上記実施形態では、加圧手段として円柱状の加圧ローラを用いる構成としたが、これに限定されるものではなく、他の形状であってもよい。例えば、スタンプのように断面矩形の柱状部材をＺ方向に連続的に昇降させつつマトリクス構造１００を相対移動させる構成としてもよい。
【００８５】
また、例えば、上記実施形態では、マトリクス構造の一例として液晶表示装置に用いられるものを挙げて説明したが、本発明はこれに限定されるものではなく、マトリクス構造を有する各種装置に適用することができる。すなわち、本発明に係るマトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置の適用対象は、有機エレクトロルミネッセンス表示装置、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）などからなるメモリ集積回路又は撮像素子集積回路など、のマトリクス構造が挙げられる。
【００８６】
また、上記実施形態では、ノーマリホワイト型の液晶表示装置について説明したが、ノーマリブラック側の表示装置にも本発明を適用することができる。
また、上記実施形態では、データ信号印加手段２０により、データ線３ａ，３ｂに液晶画素１をやっとＯＮ状態にする駆動信号を印加しているが、この駆動信号は対向電極１ｂに加えることとしてもよい。すなわち、全ての画素電極１ａの電位を一定として、全ての対向電極１ｂに対して液晶画素１がやっとＯＮ状態になる駆動信号を印加する。このようにしても、上記実施形態と同様の作用・効果を奏することができる。
【図面の簡単な説明】
【００８７】
【図１】本発明の実施形態に係るマトリクス構造の欠陥検出装置を示す回路図である。
【図２】同欠陥検出装置の概略構成を示す図である。
【図３】同上のマトリクス構造における短絡欠陥の一例を示す模式断面図である。
【図４】同上のマトリクス構造における短絡欠陥の周辺の拡大図である。
【図５】同上のマトリクス構造の短絡欠陥を線状欠陥として表示している図である。
【図６】第２実施形態に係る欠陥検出装置の概略構成を示す図である。
【図７】本発明の実施形態に係る走査線信号の例を示す波形図である。
【図８】本発明の実施形態に係る走査線信号の例を示す波形図である。
【図９】本発明の実施形態に係る駆動信号の例を示す波形図である。
【図１０】本発明の実施形態に係る駆動信号の例を示す波形図である。
【図１１】同上の欠陥検出装置で検査されるマトリクス構造例を示す平面図である。
【図１２】同上のマトリクス構造例の断面図である。
【図１３】同上のマトリクス構造例を有してなる液晶表示装置を示す平面図である。
【図１４】同上の液晶表示装置の断面図である。
【図１５】本発明の実施形態に係る電子機器の一例を示す図である。
【符号の説明】
【００８８】
１…液晶画素（画素）、  ２…ＴＦＴ（スイッチング素子）、  ３ａ、３ｂ…データ線、  ４ａ〜４ｅ…ゲート線、  １１…短絡欠陥（欠陥）、  ２０…データ信号印加手段（欠陥検出装置）、  ３０…ゲート信号印加手段（欠陥検出装置）、  １００…マトリクス構造、  ２０１…撮像手段、  ２０３…同期化手段、  ２１０…加圧ローラ（加圧手段）
【図１】
2006275547.tif 000003
【図２】
2006275547.tif 000004
【図３】
2006275547.tif 000005
【図４】
2006275547.tif 000006
【図５】
2006275547.tif 000007
【図６】
2006275547.tif 000008
【図７】
2006275547.tif 000009
【図８】
2006275547.tif 000010
【図９】
2006275547.tif 000011
【図１０】
2006275547.tif 000012
【図１１】
2006275547.tif 000013
【図１２】
2006275547.tif 000014
【図１３】
2006275547.tif 000015
【図１４】
2006275547.tif 000016
【図１５】
2006275547.tif 000017