(57)【要約】【課題】画像形成装置等の画像処理に使用する半導体集積回路を画像形成装置に実装することなく、また、半導体集積回路のピン数や基板上のネットを増加させることなく、容易にかつ高速に機能評価できるようにする。【解決手段】本発明に係る半導体集積回路Ａ１によれば、第１入力端子又は第２入力端子に入力される画像データの何れかを選択的に第１の画像処理手段に出力する第１入力側セレクタ、第１入力端子又は第２入力端子に入力される画像データの何れかを選択的に第２の画像処理手段に出力する第２入力側セレクタ、第１の画像処理手段又は第２の画像処理手段からの画像データの何れかを選択的に第１出力端子に出力する第１出力側セレクタ、第１の画像処理手段又は第２の画像処理手段からの画像データの何れかを選択的に第２出力端子に出力する第２出力側セレクタ及び各セレクタを制御する制御手段１０を備える。【選択図】図３
2006163923.tif 000002
【特許請求の範囲】
【請求項１】
画像データが入力される第１入力端子及び第２入力端子と、前記入力画像データを処理する第１の画像処理手段及び第２の画像処理手段と、第１出力端子及び第２出力端子と、を備えた半導体集積回路装置であって、
前記第１入力端子若しくは前記第２入力端子に入力される画像データの何れかを選択して前記第１の画像処理手段に出力するか又は前記画像データの何れも非選択とする第１入力側セレクタと、
前記第１入力端子若しくは前記第２入力端子に入力される画像データの何れかを選択して前記第２の画像処理手段に出力するか又は前記画像データの何れも非選択とする第２入力側セレクタと、
前記第１の画像処理手段若しくは前記第２の画像処理手段からの画像データの何れかを選択して前記第１出力端子に出力するか又は前記画像データの何れも非選択とする第１出力側セレクタと、
前記第１の画像処理手段若しくは前記第２の画像処理手段からの画像データの何れかを選択して前記第２出力端子に出力するか又は前記画像データの何れも非選択とする第２出力側セレクタと、
前記第１入力側セレクタ、前記第２入力側セレクタ、前記第１出力側セレクタ及び前記第２出力側セレクタの選択動作を制御する選択制御信号を出力する制御手段と、
を備えたことを特徴とする半導体集積回路装置。
【請求項２】
画像データが入力される第１入力端子及び第２入力端子と、前記入力画像データを処理する第１の画像処理手段及び第２の画像処理手段と、第１出力端子及び第２出力端子と、を備えた半導体集積回路装置であって、
前記第１入力端子若しくは前記第２入力端子に入力される画像データの何れかを選択して前記第１の画像処理手段に出力するか又は前記画像データの何れも非選択とする第１入力側セレクタと、
前記第１入力端子若しくは前記第２入力端子に入力される画像データの何れかを選択して前記第２の画像処理手段に出力するか又は前記画像データの何れも非選択とする第２入力側セレクタと、
前記第１の画像処理手段若しくは前記第２の画像処理手段からの画像データの何れかを選択して前記第１出力端子に出力するか又は前記画像データの何れも非選択とする第１出力側セレクタと、
前記第１の画像処理手段若しくは前記第２の画像処理手段からの画像データの何れかを選択して前記第２出力端子に出力するか又は前記画像データの何れも非選択とする第２出力側セレクタと、
前記第１入力側セレクタ、前記第２入力側セレクタ、前記第１出力側セレクタ及び前記第２出力側セレクタの選択動作を制御する選択制御信号を出力する制御手段と、
を備え、
前記第１の画像処理手段及び前記第２の画像処理手段はそれぞれ複数の画像処理ユニットにより構成され、
前記複数の各画像処理ユニットは、前記制御手段からの選択制御信号に基づいて、当該画像処理ユニットで処理された処理データ、処理の中間データ又は当該画像処理ユニットをバイパスされたスルーデータの何れかを選択的に出力する内部セレクタを有することを特徴とする半導体集積回路装置。
【請求項３】
請求項１に記載の半導体集積回路装置と、
前記第１出力端子及び前記第２入力端子に接続され、画像データを格納する画像格納手段におけるデータの読み書きを制御する格納制御手段と、
前記格納制御手段及び前記制御手段を制御する外部制御装置とを備えた回路評価システムであって、
前記外部制御装置は、
評価用テストパターン画像データを記憶する評価用テストパターン画像データ記憶手段と、
前記評価用テストパターン画像データを前記第１の画像処理手段又は前記第２の画像処理手段の何れか又は組み合わせにより処理した場合の期待値データを記憶する期待値データ記憶手段と、
前記評価用テストパターン画像データを前記評価用テストパターン画像データ記憶手段から読み出して、前記格納制御手段を介して前記半導体集積回路装置に入力するとともに、前記格納制御手段及び前記制御手段を制御して、前記第１の画像処理手段又は前記第２の画像処理手段の何れか又は組み合わせにより処理された前記評価用テストパターン画像データを取得し、前記取得された評価用テストパターン画像データと前記期待値データ記憶手段に記憶された対応する期待値データとを比較する比較手段と、
前記比較手段による比較結果を出力する出力手段と、
を備えたことを特徴とする回路評価システム。
【請求項４】
請求項２に記載の半導体集積回路装置と、
前記第１出力端子及び前記第２入力端子に接続され、画像データを格納する画像格納手段におけるデータの読み書きを制御する格納制御手段と、
前記格納制御手段及び前記制御手段を制御する外部制御装置とを備えた回路評価システムであって、
前記外部制御装置は、
評価用テストパターン画像データを記憶する評価用テストパターン画像データ記憶手段と、
前記各画像処理ユニットの何れか又は組み合わせにより処理された前記評価用テストパターン画像データの期待値データ、前記各画像処理ユニットにおける前記評価用テストパターン画像データの処理の中間データの期待値データ又は前記全ての画像処理ユニットをバイパスされた前記評価用テストパターン画像データの期待値データの少なくとも一つを記憶する期待値データ記憶手段と、
前記評価用テストパターン画像データを前記評価用テストパターン画像データ記憶手段から読み出して、前記格納制御手段を介して前記半導体集積回路装置に入力するとともに、前記格納制御手段及び前記制御手段を制御して、前記各画像処理ユニットの何れか又は組み合わせにより処理された前記評価用テストパターン画像データ、前記各画像処理ユニットにおける前記評価用テストパターン画像データの処理の中間データ又は前記全ての画像処理ユニットをバイパスされた前記評価用テストパターン画像データのスルーデータの少なくとも一つを取得し、前記取得された評価用テストパターン画像データと前記期待値データ記憶手段に記憶された対応する期待値データとを比較する比較手段と、
前記比較手段による比較結果を出力する出力手段と、
を備えたことを特徴とする回路評価システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複写機等の画像形成装置に実装される画像処理用の半導体集積回路を搭載した半導体集積回路装置及び前記半導体集積回路の機能評価を行う回路評価システムに関する。
【背景技術】
【０００２】
近年、複写機等の画像形成装置における画像処理技術は、カラー化や高速化、多彩な画像編集機能の搭載等により複雑化しており、その処理を実施するＡＳＩＣ（Application Specific Integrated Circuit：特定用途向け半導体集積回路）の開発工数は多大なものとなっている。
【０００３】
この画像処理用のＡＳＩＣの機能評価は、ＡＳＩＣ実装基板を画像形成装置に実装し、画像形成装置のプリンタ出力手段から画出しを行って目視評価を行うことにより、或いは、画像データをオシロスコープで観察することにより行われている。
【０００４】
また、ＡＳＩＣ開発前にアルゴリズム評価としてＦＰＧＡ（Field Programmable Gate Array）を開発し、ＦＰＧＡ実装基板を画像形成装置に実装し、画出しを行って目視評価を行い、或いは、画像データをオシロスコープで観測し、問題がなければＡＳＩＣ開発を実施するといった手順も多く行われる。これはＡＳＩＣ内に搭載する回路が複雑化、大規模化したことによりシミュレーションに多大な時間を要するため、短時間で画像等の膨大なデータを評価するには有効な手順である。
【０００５】
しかしながら、画出し評価は、目視による評価であり、熟練者でも期待値との僅かな差を見逃す可能性があった。また、実装する画像形成装置のプリンタ出力手段の精度が悪いと、正しく評価できないという問題があった。更に、プリンタ出力手段との開発フェーズが合わないと評価に着手できないという問題があった。
【０００６】
また、オシロスコープでの画像データの観測は、相当な時間がかかる作業であり、オシロスコープの観測波形では簡単に異常画像を追跡しづらいという問題があった。
【０００７】
そこで、例えば、特許文献１には、各画像処理手段で処理された画像データを間引く間引き手段と、間引き手段で間引きされた各々の画像データを格納する複数の第１の記憶手段と、正常な画像データのテストパターンを生成するテストパターン生成手段と、このテストパターンを間引いた画像データを格納する第２の画像記憶手段と、第１の画像記憶手段と第２の画像記憶手段の画像データを比較する比較手段とを有し、比較手段により第１の画像記憶手段と第２の画像記憶手段の画像データが異なっていると判断されたときに第１の画像記憶手段内の画像データを出力する複写機等の画像処理装置が記載されている。
【特許文献１】特開平９−３２１９４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述した特許文献１においては、処理された画像データと正常な画像データの比較を行い、画像データが異なっていると判断された際に処理された画像データの出力を行うので、容易に画像処理手段における異常を検証することができる。しかしながら、特許文献１は、画像処理装置に実装された画像処理手段の異常を検証するものである。また、画像処理手段を評価するための構成が複雑であるため、画像処理手段を実現する半導体集積回路のピン数や基板上のネット、回路規模の増加を伴うという問題がある。
【０００９】
本発明の課題は、画像形成装置等の画像処理に使用する半導体集積回路を画像形成装置に実装することなく、また、半導体集積回路のピン数や基板上のネットを増加させることなく、容易にかつ高速に機能評価できるようにすることである。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、請求項１に記載の発明は、
画像データが入力される第１入力端子及び第２入力端子と、前記入力画像データを処理する第１の画像処理手段及び第２の画像処理手段と、第１出力端子及び第２出力端子と、を備えた半導体集積回路装置であって、
前記第１入力端子若しくは前記第２入力端子に入力される画像データの何れかを選択して前記第１の画像処理手段に出力するか又は前記画像データの何れも非選択とする第１入力側セレクタと、
前記第１入力端子若しくは前記第２入力端子に入力される画像データの何れかを選択して前記第２の画像処理手段に出力するか又は前記画像データの何れも非選択とする第２入力側セレクタと、
前記第１の画像処理手段若しくは前記第２の画像処理手段からの画像データの何れかを選択して前記第１出力端子に出力するか又は前記画像データの何れも非選択とする第１出力側セレクタと、
前記第１の画像処理手段若しくは前記第２の画像処理手段からの画像データの何れかを選択して前記第２出力端子に出力するか又は前記画像データの何れも非選択とする第２出力側セレクタと、
前記第１入力側セレクタ、前記第２入力側セレクタ、前記第１出力側セレクタ及び前記第２出力側セレクタの選択動作を制御する選択制御信号を出力する制御手段と、
を備えたことを特徴としている。
【００１１】
請求項２に記載の発明は、
画像データが入力される第１入力端子及び第２入力端子と、前記入力画像データを処理する第１の画像処理手段及び第２の画像処理手段と、第１出力端子及び第２出力端子と、を備えた半導体集積回路装置であって、
前記第１入力端子若しくは前記第２入力端子に入力される画像データの何れかを選択して前記第１の画像処理手段に出力するか又は前記画像データの何れも非選択とする第１入力側セレクタと、
前記第１入力端子若しくは前記第２入力端子に入力される画像データの何れかを選択して前記第２の画像処理手段に出力するか又は前記画像データの何れも非選択とする第２入力側セレクタと、
前記第１の画像処理手段若しくは前記第２の画像処理手段からの画像データの何れかを選択して前記第１出力端子に出力するか又は前記画像データの何れも非選択とする第１出力側セレクタと、
前記第１の画像処理手段若しくは前記第２の画像処理手段からの画像データの何れかを選択して前記第２出力端子に出力するか又は前記画像データの何れも非選択とする第２出力側セレクタと、
前記第１入力側セレクタ、前記第２入力側セレクタ、前記第１出力側セレクタ及び前記第２出力側セレクタの選択動作を制御する選択制御信号を出力する制御手段と、
を備え、
前記第１の画像処理手段及び前記第２の画像処理手段はそれぞれ複数の画像処理ユニットにより構成され、
前記複数の各画像処理ユニットは、前記制御手段からの選択制御信号に基づいて、当該画像処理ユニットで処理された処理データ、処理の中間データ又は当該画像処理ユニットをバイパスされたスルーデータの何れかを選択的に出力する内部セレクタを有することを特徴としている。
【００１２】
請求項３に記載の発明は、
請求項１に記載の半導体集積回路装置と、
前記第１出力端子及び前記第２入力端子に接続され、画像データを格納する画像格納手段におけるデータの読み書きを制御する格納制御手段と、
前記格納制御手段及び前記制御手段を制御する外部制御装置とを備えた回路評価システムであって、
前記外部制御装置は、
評価用テストパターン画像データを記憶する評価用テストパターン画像データ記憶手段と、
前記評価用テストパターン画像データを前記第１の画像処理手段又は前記第２の画像処理手段の何れか又は組み合わせにより処理した場合の期待値データを記憶する期待値データ記憶手段と、
前記評価用テストパターン画像データを前記評価用テストパターン画像データ記憶手段から読み出して、前記格納制御手段を介して前記半導体集積回路装置に入力するとともに、前記格納制御手段及び前記制御手段を制御して、前記第１の画像処理手段又は前記第２の画像処理手段の何れか又は組み合わせにより処理された前記評価用テストパターン画像データを取得し、前記取得された評価用テストパターン画像データと前記期待値データ記憶手段に記憶された対応する期待値データとを比較する比較手段と、
前記比較手段による比較結果を出力する出力手段と、
を備えたことを特徴としている。
【００１３】
請求項４に記載の発明は、
請求項２に記載の半導体集積回路装置と、
前記第１出力端子及び前記第２入力端子に接続され、画像データを格納する画像格納手段におけるデータの読み書きを制御する格納制御手段と、
前記格納制御手段及び前記制御手段を制御する外部制御装置とを備えた回路評価システムであって、
前記外部制御装置は、
評価用テストパターン画像データを記憶する評価用テストパターン画像データ記憶手段と、
前記各画像処理ユニットの何れか又は組み合わせにより処理された前記評価用テストパターン画像データの期待値データ、前記各画像処理ユニットにおける前記評価用テストパターン画像データの処理の中間データの期待値データ又は前記全ての画像処理ユニットをバイパスされた前記評価用テストパターン画像データの期待値データの少なくとも一つを記憶する期待値データ記憶手段と、
前記評価用テストパターン画像データを前記評価用テストパターン画像データ記憶手段から読み出して、前記格納制御手段を介して前記半導体集積回路装置に入力するとともに、前記格納制御手段及び前記制御手段を制御して、前記各画像処理ユニットの何れか又は組み合わせにより処理された前記評価用テストパターン画像データ、前記各画像処理ユニットにおける前記評価用テストパターン画像データの処理の中間データ又は前記全ての画像処理ユニットをバイパスされた前記評価用テストパターン画像データのスルーデータの少なくとも一つを取得し、前記取得された評価用テストパターン画像データと前記期待値データ記憶手段に記憶された対応する期待値データとを比較する比較手段と、
前記比較手段による比較結果を出力する出力手段と、
を備えたことを特徴としている。
【発明の効果】
【００１４】
請求項１に記載の発明によれば、第１入力側セレクタ、第２入力側セレクタ、第１出力側セレクタ及び第２出力側セレクタを切り換えることにより、画像形成装置に搭載した際に、画像入力手段から入力された画像データを第１の画像処理手段及び第２の画像処理手段で処理してプリンタ出力手段に出力することが可能となる。また、格納制御手段から入力された画像データを第１の画像処理手段又は第２の画像処理手段の何れか又は組み合わせにより処理して格納制御手段に出力することが可能となる。従って、画像形成装置に半導体集積回路装置を実装せずとも半導体集積回路の各画像処理手段単体や半導体集積回路全体の機能評価を行うことができるようになり、開発時や製造工程において、画像形成装置のプリンタ出力手段と開発フェーズが合わなくても半導体集積回路の機能評価に着手でき、半導体集積回路の開発期間の短縮を図ることができる。また、機能評価のために、半導体集積回路のピン数や基板上のネットを増加させる必要はなく、コストアップを抑えることができる。
【００１５】
請求項２に記載の発明によれば、第１入力側セレクタ、第２入力側セレクタ、第１出力側セレクタ及び第２出力側セレクタを切り換えることにより、画像形成装置に搭載した際に、画像入力手段から入力された画像データを第１の画像処理手段及び第２の画像処理手段で処理してプリンタ出力手段に出力することが可能となる。また、格納制御手段から入力された画像データを第１の画像処理手段の各画像処理ユニット又は第２の画像処理手段の各画像処理ユニットの何れか又は組み合わせにより処理して格納制御手段に出力することが可能となる。また、第１の画像処理手段を構成する複数の画像処理ユニット及び第２の画像処理手段を構成する複数の画像処理ユニットのそれぞれは、当該画像処理ユニットで処理された処理データ、処理の中間データ又は当該画像処理ユニットをバイパスされたスルーデータの何れかを選択的に出力する内部セレクタを有するので、内部セレクタを切り換えることにより、半導体集積回路に搭載された複数の画像処理ユニットの何れか一つを評価したり、組み合わせて評価したり、各画像処理ユニットの中間データを評価したり、全画像処理ユニットをバイパスされたスルーデータを評価したりすることが可能となる。
【００１６】
従って、画像形成装置に半導体集積回路装置を実装せずとも半導体集積回路の各画像処理ユニット単体や半導体集積回路全体等の機能評価を行うことができるようになり、開発時や製造工程において、画像形成装置のプリンタ出力手段と開発フェーズが合わなくても半導体集積回路の機能評価に着手でき、半導体集積回路の開発期間の短縮を図ることができる。また、機能評価のために、半導体集積回路のピン数や基板上のネットを増加させる必要はなく、コストアップを抑えることができる。また、半導体集積回路全体、各画像処理ユニット単体、画像処理ユニットの組み合わせ、各画像処理ユニットにおける処理の中間データを評価対象とすることができるので、半導体集積回路の出力結果に異常が生じても、どこで異常が発生したかを直ちに特定することが可能となる。また、半導体集積回路を画像処理ユニットで処理させることなく通過させたスルーデータも評価対象とすることができるので、半導体集積回路内の接続状況についても評価することが可能となる。
【００１７】
請求項３に記載の発明によれば、画像形成装置に半導体集積回路装置を実装せずとも半導体集積回路の各画像処理手段単体や半導体集積回路全体等の機能評価を行うことができるので、開発時や製造工程において、画像形成装置のプリンタ出力手段と開発フェーズが合わなくても半導体集積回路の機能評価に着手でき、半導体集積回路の開発期間の短縮を図ることができる。また、機能評価のために、半導体集積回路のピン数や基板上のネットを増加させる必要はなく、コストアップを抑えることができる。また、評価用テストパターン画像データを半導体集積回路で処理したデータと期待値データとの比較により機能評価を行うので、画出しやオシロスコープを用いた評価のように評価者の熟練した技術は必要なく、容易に高速に機能評価を行うことができる。また、画像形成装置のプリンタ出力手段の精度に影響を受けることがなく、期待値との僅かな差についても見逃すことなく機能評価を行うことができるので、機能評価の精度を向上させることができる。
【００１８】
請求項４に記載の発明によれば、画像形成装置に半導体集積回路装置を実装せずとも半導体集積回路の各画像処理ユニット単体や半導体集積回路全体等の機能評価を行うことができるので、開発時や製造工程において、画像形成装置のプリンタ出力手段と開発フェーズが合わなくても半導体集積回路の機能評価に着手でき、半導体集積回路の開発期間の短縮を図ることができる。また、機能評価のために、半導体集積回路のピン数や基板上のネットを増加させる必要はなく、コストアップを抑えることができる。また、評価用テストパターン画像データを半導体集積回路で処理した或いは通過させたデータと期待値データとの比較により機能評価を行うので、画出しやオシロスコープを用いた評価のように評価者の熟練した技術は必要なく、容易に高速に機能評価を行うことができる。また、画像形成装置のプリンタ出力手段の精度に影響を受けることがなく、期待値との僅かな差についても見逃すことなく機能評価を行うことができるので、機能評価の精度を向上させることができる。また、半導体集積回路全体、各画像処理ユニット単体、画像処理ユニットの組み合わせ、また、各画像処理ユニットにおける処理の中間データを評価対象とすることができるので、半導体集積回路の出力結果に異常が生じても、どこで異常が発生したかを直ちに特定することが可能となる。また、半導体集積回路を画像処理ユニットで処理させることなく通過させたスルーデータも評価対象とすることができるので、半導体集積回路内の接続状況についても評価することが可能となる。
【発明を実施するための最良の形態】
【００１９】
以下、図を参照して、本発明の実施の形態を詳細に説明する。
【００２０】
〔画像形成装置１００〕
図１に、画像形成装置１００の機能構成例を示す。画像形成装置１００はカラー複写機であり、制御手段１０、画像入力手段１１、第１の画像処理手段１２、格納制御手段１３、画像格納手段１４、第２の画像処理手段１５、プリンタ出力手段１６、操作表示手段１７を備えて構成されており、各部はバス１８を介して接続されている。
【００２１】
制御手段１０は、ＣＰＵ（Central Processing Unit）、ＲＯＭ(Read Only Memory）、ＲＡＭ(Random Access Memory）等により構成され、ＣＰＵは、ＲＯＭに記憶されているシステムプログラムや各種処理プログラムを読み出してＲＡＭに展開し、展開したプログラムに従って画像形成装置１００の各部の動作を集中制御するとともに、展開されたプログラムに従って各種処理を実行する。
【００２２】
画像入力手段１１は、光源、ＣＣＤ（Charge Coupled Device）、Ａ／Ｄ変換器等を備えるスキャナ部により構成され、光源から原稿へ照明走査した光の反射光を結像して光電変換することにより原稿の画像を読み取り、読み取った画像をＡ／Ｄ変換器によりデジタル画像データに変換して第１の画像処理手段１２に出力する。
【００２３】
第１の画像処理手段１２は、画像入力手段１１から入力された画像データに所定の画像処理（例えば、色変換処理、誤差拡散処理等）を施して、格納制御手段１３に出力する。
【００２４】
格納制御手段１３は、第１の画像処理手段から入力された画像データを圧縮し、画像格納手段１４に書き込んで一時的に記憶させる。また、画像格納手段１４に蓄積された圧縮画像データを伸長し、回転処理等を施して第２の画像処理手段１５に出力する。
画像格納手段１４は、ＨＤＤ（Hard Disc）やＤＲＡＭ（Dynamic Random Access Memory）等により構成される大容量格納手段であり、圧縮された画像データを一時的に記憶する。
【００２５】
第２の画像処理手段１５は、格納制御手段１３から入力された画像データに所定の画像処理（例えば、移動平均処理、スクリーン処理等）を施して、プリンタ出力手段１６に出力する。
【００２６】
プリンタ出力手段１６は、パルス幅変調器、レーザ光源、感光ドラム、帯電器、現像器、給紙部、排紙部、定着装置等を備えて構成されており、第２の画像処理手段１５から入力された画像データをパルス幅変調器によりパルス幅変調してレーザ光を発光させ、帯電器により帯電された感光ドラム表面にレーザ光を照射することにより静電潜像を形成する。更に、プリンタ出力手段１６は、印刷用紙を図示しない給紙部から搬送し、感光ドラム表面の静電潜像を含む領域に現像器によりトナーを付着させ、搬送された印刷用紙にトナーを転写して定着させた後、排紙部から排出する。
【００２７】
操作表示手段１７は、ＬＣＤ（Liquid Crystal Display）等により構成され、制御手段１０から入力される表示信号の指示に従って表示画面上に各種操作ボタンや装置の状態表示、各機能の動作状況等の表示を行う。また、ＬＣＤの表示画面上は、透明電極を格子状に配置した感圧式（抵抗膜圧式）のタッチパネルが構成されており、手指やタッチペン等で押下された力点のＸＹ座標を電圧値で検出し、検出された位置信号を操作信号として制御手段１０に出力する。
【００２８】
図１に示すように、画像形成装置１００においては、画像入力手段１１で読み取られ、入力された画像データは、第１の画像処理手段１２→格納制御手段１３→画像格納手段１４→格納制御手段１３→第２の画像処理手段１５を経由して順次処理され、プリンタ出力手段１６で記録媒体上に印刷され、出力される。
【００２９】
〔半導体集積回路Ａ〕
図２に、画像形成装置１００における画像処理機能を１チップの半導体集積回路Ａに搭載した場合の構成例を示す。図２に示すように、半導体集積回路Ａには、第１の画像処理手段１２及び第２の画像処理手段１５が搭載されている。この半導体集積回路Ａには、画像入力手段１１に接続可能であり、画像入力手段１１からのデータを入力するための第１入力端子Ｔａ１、格納制御手段１３に接続可能であり、格納制御手段１３にデータを出力するための第１出力端子Ｔｂ１、格納制御手段１３に接続可能であり、格納制御手段１３からのデータを入力するための第２入力端子Ｔａ２、プリンタ出力手段１６に接続可能であり、プリンタ出力手段１６にデータを出力するための第２出力端子Ｔｂ２が設けられており、第１の画像処理手段１２の入力部が第１入力端子Ｔａ１に、第１の画像処理手段１２の出力部が第１出力端子Ｔｂ１に接続され、第２の画像処理手段１５の入力部が第２入力端子Ｔａ２に、第２の画像処理手段１５の出力部が第２出力端子Ｔｂ２に接続されることにより、図１に示す画像形成装置１００における画像処理機能が１チップで実現される。
【００３０】
以下、本発明に係る半導体集積回路Ａ１（図３参照）及び半導体集積回路Ａ２（図４参照）について説明する。半導体集積回路Ａ１及び半導体集積回路Ａ２は、それぞれ１チップで半導体集積回路Ａと同様の画像処理機能を実現するものであるが、図３、４に示す構成とすることにより、半導体集積回路の評価用のデータ、例えば、回路に搭載された各画像処理手段の何れか又は組み合わせにより処理されたデータ等を出力可能となっている。
【００３１】
〔半導体集積回路Ａ１〕
図３に、本発明に係る半導体集積回路Ａ１の構成例を示す。半導体集積回路Ａ１には、図３に示すように、図２の半導体集積回路Ａの第１入力端子Ｔａ１からの入力データＤ１及び第２入力端子Ｔａ２からの入力データＤ２がそれぞれ第１の画像処理手段１２及び第２の画像処理手段１５の双方に入力可能なように配線され、入力データＤ１又は入力データＤ２の何れかを第１の画像処理手段１２に出力するか又は何れのデータも非選択とする第１入力側セレクタとしてのセレクタＳ１、及び入力データＤ１又は入力データＤ２の何れかを第２の画像処理手段１５に出力するか又は何れのデータも非選択とする第２入力側セレクタとしてのセレクタＳ２が設けられている。また、第１の画像処理手段１２からの出力データＤ３及び第２の画像処理手段１５からの出力データＤ４がそれぞれ第１出力端子Ｔｂ１及び第２出力端子Ｔｂ２の双方に入力可能なように配線され、出力データＤ３又は出力データＤ４の何れかを第１出力端子Ｔｂ１に出力するか又は何れのデータも非選択とする第１出力側セレクタとしてのセレクタＳ３、及び出力データＤ３又は出力データＤ４の何れかを第２出力端子Ｔｂ２に出力するか又は何れのデータも非選択とする第２出力側セレクタとしてのセレクタＳ４が設けられている。なお、この半導体集積回路Ａ１は、制御手段１０と同一の基板２０に搭載されており、半導体集積回路装置を構成している。
【００３２】
セレクタＳ１は、制御手段１０からの選択制御信号（以下、セレクト信号）ＳＥＬ１に応じて入力データＤ１、入力データＤ２又はＧＮＤ（出力を０に固定）を選択し、入力データＤ１、入力データＤ２又は０の何れかを第１の画像処理手段１２に出力する。ここで、制御手段１０からのセレクト信号ＳＥＬ１は２ビットで構成されており、セレクト信号ＳＥＬ１＝０のとき入力データＤ１が選択され、セレクト信号ＳＥＬ１＝１のとき入力データＤ２が選択され、セレクト信号ＳＥＬ１＝２のときＧＮＤが選択される。
【００３３】
セレクタＳ２は、制御手段１０からのセレクト信号ＳＥＬ２に応じて入力データＤ１、入力データＤ２又はＧＮＤ（出力を０に固定）を選択し、入力データＤ１、入力データＤ２又は０の何れかを第２の画像処理手段１５に出力する。セレクト信号ＳＥＬ２＝０のとき入力データＤ２が選択され、セレクト信号ＳＥＬ２＝１のとき入力データＤ１が選択され、セレクト信号ＳＥＬ２＝２のときＧＮＤが選択される。
【００３４】
セレクタＳ３は、制御手段１０からのセレクト信号ＳＥＬ３に応じて出力データＤ３、出力データＤ４又はＧＮＤ（出力を０に固定）を選択し、出力データＤ３、出力データＤ４又は０の何れかを第１出力端子Ｔｂ１に出力する。セレクト信号ＳＥＬ３＝０のとき出力データＤ３が選択され、セレクト信号ＳＥＬ３＝１のとき出力データＤ４が選択され、セレクト信号ＳＥＬ３＝２のときＧＮＤが選択される。
【００３５】
セレクタＳ４は、制御手段１０からのセレクト信号ＳＥＬ４に応じて出力データＤ３、出力データＤ４又はＧＮＤ（出力を０に固定）を選択し、出力データＤ３、出力データＤ４又は０の何れかを第２出力端子Ｔｂ２に出力する。セレクト信号ＳＥＬ４＝０のとき出力データＤ４が選択され、セレクト信号ＳＥＬ４＝１のとき出力データＤ３が選択され、セレクト信号ＳＥＬ４＝２のときＧＮＤが選択される。
【００３６】
半導体集積回路Ａ１は、図２の半導体集積回路Ａと同様に、画像形成装置１００に搭載された際に画像処理機能を実現するものであるが、上記説明した構成により、半導体集積回路Ａ１の各画像処理手段を単体で評価するための評価用のデータや、半導体集積回路Ａ１の全体を評価するための評価用のデータを出力することも可能である。例えば、セレクト信号ＳＥＬ１＝１、セレクト信号ＳＥＬ２＝２、セレクト信号ＳＥＬ３＝０、セレクト信号ＳＥＬ４＝２としてセレクタＳ１〜Ｓ４の選択状態を切り換えることにより、第２入力端子Ｔａ２を介して格納制御手段１３から入力された入力データＤ２を第１の画像処理手段１２に入力し、第１の画像処理手段１２から出力された出力データＤ３を格納制御手段１３に出力することが可能となる。また、セレクト信号ＳＥＬ１＝２、セレクト信号ＳＥＬ２＝０、セレクト信号ＳＥＬ３＝１、セレクト信号ＳＥＬ４＝２としてセレクタＳ１〜Ｓ４の選択状態を切り換えることにより、第２入力端子Ｔａ２を介して格納制御手段１３から入力された入力データＤ２を第２の画像処理手段１５に入力し、第２の画像処理手段１５から出力された出力データＤ４を格納制御手段１３に出力することが可能となる。即ち、格納制御手段１３から入力された画像データに対して第１の画像処理手段１２のみで画像処理を施した結果を格納制御手段１３に出力すること、格納制御手段１３から入力された画像データに対して第２の画像処理手段１５のみで画像処理を施した結果を出力することが可能となる。また、第１の画像処理手段１２で処理された処理データを再度半導体集積回路Ａ１に入力し、第２の画像処理手段１５で画像処理を施すことにより、第１の画像処理手段１２及び第２の画像処理手段１５の双方で処理した結果を格納制御手段１３に出力することが可能となる。従って、第１の画像処理手段１２のみで処理されたデータ、第２の画像処理手段１５のみで処理されたデータ、半導体集積回路Ａ１全体で処理が施されたデータのそれぞれを評価用のデータとして出力することが可能となる。
【００３７】
〔半導体集積回路Ａ２〕
図４に、本発明に係る半導体集積回路Ａ２の構成例を示す。
図４に示す半導体集積回路Ａ２は、図３で説明した半導体集積回路Ａ１の第１の画像処理手段１２及び第２の画像処理手段１５のそれぞれが、直列に接続された複数の画像処理ユニットを含んだ構成となっている。図４においては、第１の画像処理手段１２が画像処理ユニット１２ａ及び画像処理ユニット１２ａを含み、第２の画像処理手段１５が画像処理ユニット１５ａ及び画像処理ユニット１５ｂを含んだ場合を例として説明するが、第１の画像処理手段１２及び第２の画像処理手段１５に含まれる画像処理ユニットの数は、特に限定されない。
【００３８】
図４に示すように、画像処理ユニット１２ａには、内部セレクタとしてのセレクタＳ１２ａが設けられており、入力されたデータに画像処理ユニット１２ａで画像処理を施した処理データＹ及び処理の中間データ（内部モニタデータＭ１、内部モニタデータＭ２）をセレクタＳ１２ａに出力する。セレクタＳ１２ａには、上記処理データＹ、内部モニタデータＭ１、Ｍ２の他、画像処理ユニット１２ａをバイパスされたスルーデータＴＨが入力されるようになっており、セレクタＳ１２ａにより、画像処理ユニット１２ｂに出力するデータとして、画像処理ユニット１２ａのスルーデータＴＨ、処理データＹ、内部モニタデータＭ１、内部モニタデータＭ２の中から何れかが選択される。
【００３９】
セレクタＳ１２ａは、制御手段１０からのセレクト信号ＳＥＬ１２ａに応じてスルーデータＴＨ、処理データＹ、内部モニタデータＭ１、内部モニタデータＭ２の何れかのデータを画像処理ユニット１２ｂに出力する。ここで、制御手段１０からのセレクト信号ＳＥＬ１２ａは２ビットで構成されており、セレクト信号ＳＥＬ１２ａ＝０のときスルーデータＴＨが選択され、セレクト信号ＳＥＬ１２ａ＝１のとき処理データＹが選択され、セレクト信号ＳＥＬ１２ａ＝２のとき内部モニタデータＭ１が選択され、セレクト信号ＳＥＬ１２ａ＝３のとき内部モニタデータＭ２が選択される。
【００４０】
図４に示すように、画像処理ユニット１２ａと同様、画像処理ユニット１２ｂ、画像処理ユニット１５ａ及び画像処理ユニット１５ｂについても、それぞれセレクタＳ１２ａと同様の構成をもつ内部セレクタとしてのセレクタＳ１２ｂ、セレクタＳ１５ａ、セレクタＳ１５ｂが設けられており、それぞれ制御手段１０からのセレクト信号ＳＥＬ１２ｂ、セレクト信号ＳＥＬ１５ａ、セレクト信号ＳＥＬ１５ｂに応じて、各画像処理手段からのスルーデータＴＨ、処理データＹ、内部モニタデータＭ１、内部モニタデータＭ２の何れかが選択され、出力される。即ち、セレクト信号ＳＥＬ１２ｂ、セレクト信号ＳＥＬ１５ａ、セレクト信号ＳＥＬ１５ｂは、それぞれ０のときスルーデータＴＨ、１のとき処理データＹ、２のとき内部モニタデータＭ１、３のとき内部モニタデータＭ２が選択され、出力される。
【００４１】
以上のように、半導体集積回路Ａ２においては、搭載された各画像処理ユニット１２ａ、１２ｂ、１５ａ、１５ｂに、その画像処理ユニットをバイパスされたスルーデータＴＨ、その画像処理ユニットにおいて処理された処理データＹ、その画像処理ユニットの中間データである内部モニタデータＭ１、Ｍ２の何れかを選択して出力する内部セレクタが設けられているので、制御手段１０によりセレクタＳ１〜Ｓ４、Ｓ１２ａ、Ｓ１２ｂ、Ｓ１５ａ及びＳ１５ｂを切り換え制御することにより、画像形成装置１００における画像処理機能を実現することが可能となるとともに、１チップの半導体集積回路Ａ２に複数搭載された各画像処理ユニットを単体評価するための評価用のデータ、組み合わせて評価するための評価用のデータ、各画像処理ユニットの中間データを評価するための評価用のモニタデータ、半導体集積回路Ａ２の接続状態を評価するための評価用のスルーデータを出力することが可能となる。
【００４２】
〔回路評価システム２００〕
以下、半導体集積回路Ａ２を機能評価するためのシステムついて説明する。
図５に、本発明に係る回路評価システム２００の全体構成例を示す。当該回路評価システム２００は、上述の半導体集積回路Ａ２を画像形成装置１００に搭載せずに機能評価するシステムである。
【００４３】
まず、構成について説明する。
図５に示すように、回路評価システム２００は、外部制御装置としてのＰＣ３０、基板２０に搭載された制御手段１０及び半導体集積回路Ａ２により構成される半導体集積回路装置、格納制御手段１３、画像格納手段１４を備えて構成されている。
【００４４】
回路評価システム２００において、ＰＣ３０は、制御手段１０及び格納制御手段１３のそれぞれとデータの送受信が可能なように接続されている。また、制御手段１０及び格納制御手段１３は、相互にデータの送受信が可能なように接続されている。更に、格納制御手段１３は、信号線Ｌ１を介して基板２０上の半導体集積回路Ａ２の第２入力端子Ｔａ２と接続され、信号線Ｌ２を介して第１の出力端子Ｔｂ１と接続されている。
【００４５】
ＰＣ（Personal Computer）３０は、詳細は図示しないが、ＣＰＵ、記憶部、ＲＡＭ、キーボードやマウス等の操作部、出力手段としてのＬＣＤ等の表示部等を備える。
【００４６】
ＰＣ３０のＣＰＵは、記憶部に記憶されているシステムプログラムや半導体集積回路評価処理プログラムを始めとする各種処理プログラムを読み出してＲＡＭに展開し、展開したプログラムに従ってＰＣ３０の各部の動作を集中制御するとともに、展開されたプログラムに従って、後述する半導体集積回路評価処理（図８参照）を始めとする各種処理を実行する。
【００４７】
ＰＣ３０の記憶部は、ＰＣ３０に対応するシステムプログラム、及び該システムプログラム上で実行可能な半導体集積回路評価処理プログラムを始めとする各種処理プログラム等を記憶する。また、ＰＣ３０の記憶部は、図６に示すように、評価用テストパターン画像データ記憶手段として、半導体集積回路Ａ２の評価時に使用する評価用テストパターン画像データ（以下、単にテストパターン画像データと称する）３１を記憶するとともに、期待値データ記憶手段として、各評価モードにおいてテストパターン画像のデータを半導体集積回路Ａ２で処理した際の評価モード別の期待値データ３２を記憶する。
【００４８】
制御手段１０のＲＯＭは、図８に示す半導体集積回路評価処理における制御手段１０側の処理を実行するための処理プログラムを記憶している。また、制御手段１０のＲＯＭは、図７に示すように、半導体集積回路Ａ２の動作モード（出力モード、各評価モード）毎に、その動作モード時に出力すべきセレクト信号ＳＥＬ１〜ＳＥＬ４、ＳＥＬ１２ａ、ＳＥＬ１２ｂ、ＳＥＬ１５ａ、ＳＥＬ１５ｂの各値を記憶するセレクト信号ファイル１０１を有している。制御手段１０のＣＰＵは、ＰＣ３０からの指示に従って、半導体集積回路評価処理における制御手段１０側の処理を実行し、指定された評価モードに応じた各セレクト信号ＳＥＬ１〜ＳＥＬ４、ＳＥＬ１２ａ、ＳＥＬ１２ｂ、ＳＥＬ１５ａ、ＳＥＬ１５ｂの値をセレクト信号ファイル１０１から読み出して対応するセレクタＳ１〜Ｓ４、Ｓ１２ａ、Ｓ１２ｂ、Ｓ１５ａ、Ｓ１５ｂに出力し、評価モードに応じて各セレクタＳ１〜Ｓ４、Ｓ１２ａ、Ｓ１２ｂ、Ｓ１５ａ、Ｓ１５ｂの選択状態の切換を制御する。
【００４９】
格納制御手段１３は、図８の半導体集積回路評価処理における格納制御手段１３側の処理を実行するための処理プログラムを記憶しており、ＰＣ３０からの指示に従って、半導体集積回路評価処理における格納制御手段１３側の処理を実行する。
【００５０】
次に、動作について説明する。
図８は、回路評価システム２００において実行される半導体集積回路評価処理を示すフロー図である。当該処理は、ＰＣ３０の操作部から評価の開始が指示された際に実行される処理である。
【００５１】
まず、ＰＣ３０の表示部に図示しない評価モード設定画面が表示され、操作部から評価モードの設定が入力されると（ステップＴ１）、設定された評価モード情報が制御手段１０に対して出力される（ステップＴ２）。
【００５２】
評価モードとしては、例えば、半導体集積回路Ａ２に搭載された画像処理ユニット１２ａ、１２ｂ、１５ａ、１５ｂのうち何れか一つを評価するモード、これらのうちの何れか一つにおける処理の中間データをモニタするモード、第１の画像処理手段１２を評価するモード（画像処理ユニット１２ａ及び画像処理ユニット１２ｂを組み合わせて評価するモード）、第２の画像処理手段１５を評価するモード（画像処理ユニット１５ａ及び画像処理ユニット１５ｂを組み合わせて評価するモード）、半導体集積回路Ａ２全体を評価するモード、半導体集積回路Ａ２と基板２０との接続状態を評価するモード等が挙げられる。即ち、半導体集積回路Ａ２に搭載された複数の画像処理ユニットの何れか一つを評価したり、組み合わせて評価したり、各画像処理ユニットの中間データを評価したり、全画像処理ユニットをバイパスされたスルーデータを評価したりすることが可能である。なお、全画像処理ユニットをバイパスされたスルーデータを評価することにより、半導体集積回路Ａ２における接続状態を評価することが可能である。
【００５３】
制御手段１０において、ＰＣ３０から評価モード情報が入力されると（ステップＴ３）、セレクト信号ファイル１０１が参照され、評価モードに応じたセレクト信号ＳＥＬ１〜ＳＥＬ４、ＳＥＬ１２ａ、ＳＥＬ１２ｂ、ＳＥＬ１５ａ、ＳＥＬ１５ｂが出力される（ステップＴ４）。これにより、半導体集積回路Ａ２においては、設定された評価モードに応じてセレクタＳ１〜Ｓ４、Ｓ１２ａ、Ｓ１２ｂ、Ｓ１５ａ、Ｓ１５ｂの切換が行われる。
【００５４】
ＰＣ３０においては、評価モード情報の出力後、記憶部からテストパターン画像データ３１が読み出され、格納制御手段１３に出力される（ステップＴ５）。格納制御手段１３において、ＰＣ３０からテストパターン画像データ３１が入力されると（ステップＴ６）、入力されたテストパターン画像データ３１が画像格納手段１４に書き込まれる（ステップＴ７）。ＰＣ３０において、テストパターン画像データ３１の出力が終了すると、制御手段１０に書き込み終了信号が出力される（ステップＴ８）。
【００５５】
制御手段１０において、ＰＣ３０からの書き込み終了信号が入力されると（ステップＴ９）、格納制御手段１３にテストパターン画像データ３１の出力が指示される（ステップＴ１０）。格納制御手段１３において、制御手段１０からテストパターン画像データ３１の出力指示が入力されると、画像格納手段１４からテストパターン画像データ３１が読み出され、半導体集積回路Ａ２に出力される（ステップＴ１１）。
【００５６】
半導体集積回路Ａ２から処理済みのテストパターン画像データが受信されると、受信された処理済みテストパターン画像データが順次画像格納手段１４に書き込まれ（ステップＴ１２）、全ての処理済みテストパターン画像データの受信が終了すると（ステップＴ１３；ＹＥＳ）、制御手段１０に処理済みテストパターン画像データの受信が通知される（ステップＴ１４）。
【００５７】
制御手段１０においては、格納制御手段１３から処理済みテストパターン画像データの受信が通知されると（ステップＴ１５）、評価モードが特定の評価モードでかつ１回目の処理済みテストパターン画像データの受信であるか否かが判断される（ステップＴ１６）。特定の評価モードとは、例えば、半導体集積回路Ａ２全体を評価する場合や、接続状態を評価する場合等、第１の画像処理手段１２側及び第２の画像処理手段１５側の双方にデータを通過させる必要があるモードである。評価モードが特定の評価モードでかつ１回目の処理済みテストパターン画像データの受信であると判断された場合（ステップＴ１６；ＹＥＳ）、半導体集積回路Ａ２にセレクト信号ＳＥＬ１〜ＳＥＬ４、ＳＥＬ１２ａ、ＳＥＬ１２ｂ、ＳＥＬ１５ａ、ＳＥＬ１５ｂが出力され（ステップＴ１７）、処理はステップＴ１０に戻り、ステップＴ１０〜Ｔ１５の処理が繰り返し実行される。なお、ステップＴ１１においては、処理済みのテストパターン画像データが半導体集積回路Ａ２へ出力される。ステップＴ１６において、評価モードが特定の評価モードでないか又は１回目の処理済みテストパターン画像データの受信ではないと判断された場合（ステップＴ１６；ＮＯ）、格納制御手段１３に対し、処理済みテストパターン画像データのＰＣ３０への出力が指示される（ステップＴ１８）。
【００５８】
格納制御手段１３において、制御手段１０からの処理済みテストパターン画像データの出力が指示されると、画像格納手段１４から処理済みテストパターン画像データが読み出され、ＰＣ３０に出力される（ステップＴ１９）。
【００５９】
ＰＣ３０において、格納制御手段１３から処理済みテストパターン画像データが入力されると（ステップＴ２０）、入力された処理済みテストパターン画像データが評価モードに応じた期待値データと比較され（ステップＴ２１；比較手段）、比較結果が表示部に表示され（ステップＴ２２）、本処理は終了する。なお、比較結果は、ＰＣ３０に接続されたプリンタから出力するようにしてもよい。
【００６０】
例えば、画像処理ユニット１２ａの単体評価を行いたい場合は、ＰＣ３０の操作部から評価の開始を指示し、画像処理ユニット１２ａを評価するモードを評価モードとして設定することにより、制御手段１０からセレクト信号ＳＥＬ１＝１、セレクト信号ＳＥＬ２＝２、セレクト信号ＳＥＬ３＝０、セレクト信号ＳＥＬ４＝２、セレクト信号ＳＥＬ１２ａ＝１、セレクト信号ＳＥＬ１２ｂ＝０、セレクト信号ＳＥＬ１５ａ＝０、セレクト信号ＳＥＬ１５ｂ＝０が出力され、テストパターン画像データが画像処理ユニット１２ａに入力されて画像処理が施され、画像処理ユニット１２ａにおいて処理済みのテストパターン画像データが第１出力端子Ｔｂ１から格納制御手段１３に出力される。そして、格納制御手段１３から処理済みテストパターン画像データがＰＣ３０に出力され、ＰＣ３０において、処理済みテストパターン画像データが評価モードに応じた期待値データと比較され、比較結果が表示部に表示される。
【００６１】
以上説明したように、回路評価システム２００によれば、画像形成装置１００に半導体集積回路Ａ２が搭載された基板２０を実装せずとも半導体集積回路Ａ２の各画像処理ユニット単体や画像処理ユニット全体、即ち、半導体集積回路Ａ２全体等の機能評価を行うことができるので、開発時や製造工程において、画像形成装置１００のプリンタ出力手段１６と開発フェーズが合わなくても半導体集積回路Ａ２の機能評価に着手でき、半導体集積回路Ａ２の開発期間の短縮を図ることができる。また、データの比較により評価を行うので、画出しやオシロスコープを用いた評価のように評価者の熟練した技術は必要なく、容易に高速に機能評価を行うことができる。また、プリンタ出力手段１６の精度に影響を受けることがなく、期待値との僅かな差についても見逃すことなく機能評価を行うことができるので、機能評価の精度を向上させることができる。また、機能評価のために、半導体集積回路Ａ２のピン数や基板上のネットを増加させる必要はなく、コストアップを抑えることができる。また、画像形成装置１００に半導体集積回路Ａ２を実装したときの実動作と同様の配線にテストパターン画像データを通過させて評価するため、実動作における評価を行うことが可能となる。
【００６２】
評価対象としては、セレクタＳ１〜Ｓ４、Ｓ１２ａ、Ｓ１２ｂ、Ｓ１５ａ、Ｓ１５ｂを切り換えることにより、半導体集積回路Ａ２全体、各画像処理ユニット単体、画像処理ユニットの組み合わせ、各画像処理ユニットにおける中間データを評価対象とすることができるので、半導体集積回路Ａ２の出力結果に異常が生じても、どこで異常が発生したかを直ちに特定することが可能となる。また、半導体集積回路Ａ２を画像処理ユニットで処理させることなく通過させたスルーデータも評価対象とすることができるので、半導体集積回路Ａ２内の接続状況についても評価することが可能となる。
【００６３】
なお、上記実施の形態における記述内容は、本発明に係る半導体集積回路Ａ１、Ａ２、回路評価システム２００の好適な一例であり、これに限定されるものではない。
【００６４】
例えば、上記実施の形態においては、画像形成装置１００に基板２０を実装しないで半導体集積回路Ａ２を評価する場合について説明したが、ＰＣ３０における半導体集積回路評価プログラムと同様のプログラム、テストパターン画像データ、期待値データを画像形成装置１００に実装するようにし、画像形成装置１００の操作表示手段１７からの評価モードの設定に基づき評価を行い、結果を操作表示手段１７に表示させるようにしてもよい。
【００６５】
また、上記実施の形態においては、回路評価システム２００において、半導体集積回路Ａ２を評価する場合を例にとり説明したが、半導体集積回路Ａ１についても、図３に破線で示す構成を付加して動作させることにより、同様に評価することができる。この場合、第１の画像処理手段１２又は第２の画像処理手段１５の何れか又は組み合わせて処理した処理データの評価を行うことができる。ここでは、画像入力手段１１とプリンタ出力手段１６は、半導体集積回路Ａ１に接続不要である。また、本発明は、半導体集積回路Ａ１やＡ２の前にアルゴリズム評価のために開発されるＦＰＧＡの評価に適用することも可能である。また、画像処理用だけでなく、他の用途のために開発された半導体集積回路の評価に適用することも可能である。
【００６６】
また、上記実施の形態においては、画像形成装置１００をカラー複写機として説明したが、これに限定されず、ファクシミリ、プリンタあるいはそれらの複合機等の画像形成装置に搭載する半導体集積回路についても適用可能である。
【００６７】
その他、画像形成装置１００、半導体集積回路Ａ１、Ａ２、回路評価システム２００を構成する各構成要素の細部構成及び細部動作に関しても、本発明の趣旨を逸脱することのない範囲で適宜変更可能である。
【図面の簡単な説明】
【００６８】
【図１】画像形成装置１００の機能的構成を示すブロック図である。
【図２】画像形成装置１００の画像処理機能を実現するための半導体集積回路Ａの構成例を示す図である。
【図３】本発明に係る半導体集積回路Ａ１の構成例を示す図である。
【図４】本発明に係る半導体集積回路Ａ２の構成例を示す図である。
【図５】本発明に係る回路評価システム２００の全体構成を示す図である。
【図６】図５のＰＣ３０の記憶部のデータ格納例を示す図である。
【図７】制御手段１０のＲＯＭに記憶されるセレクト信号ファイル１０１のデータ格納例を示す図である。
【図８】図５の回路評価システム２００により実行される半導体集積回路評価処理を示すフロー図である。
【符号の説明】
【００６９】
１００  画像形成装置
１０  制御手段
１０１  セレクト信号ファイル
１１  画像入力手段
１２  第１の画像処理手段
１２ａ  画像処理ユニット
１２ｂ  画像処理ユニット
１３  格納制御手段
１４  画像格納手段
１５  第２の画像処理手段
１５ａ  画像処理ユニット
１５ｂ  画像処理ユニット
１６  プリンタ出力手段
１７  操作表示手段
１８  バス
２０  基板
３０  ＰＣ
３１  評価用テストパターン画像データ
３２  評価モード別期待値データ
Ａ、Ａ１、Ａ２  半導体集積回路
Ｔａ１  第１入力端子
Ｔａ２  第２入力端子
Ｔｂ１  第１出力端子
Ｔｂ２  第２出力端子
Ｓ１  第１入力側セレクタ
Ｓ２  第２入力側セレクタ
Ｓ３  第１出力側セレクタ
Ｓ４  第２出力側セレクタ
Ｓ１２ａ、Ｓ１２ｂ、Ｓ１５ａ、Ｓ１５ｂ  内部セレクタ
【図１】
2006163923.tif 000003
【図２】
2006163923.tif 000004
【図３】
2006163923.tif 000005
【図４】
2006163923.tif 000006
【図５】
2006163923.tif 000007
【図６】
2006163923.tif 000008
【図７】
2006163923.tif 000009
【図８】
2006163923.tif 000010