(57)【要約】  【課題】  還元雰囲気あるいは酸化雰囲気での工程を含む製造過程を経て形成される場合にあっても、構成要素がダメージを受け難く、高い歩留まりで安定した品質が確保できる可変抵抗素子および半導体装置を提供する。  【解決手段】  メモリ素子１における可変抵抗素子部１０１は、金属酸化物材料から形成され、制御条件（電圧パルスの印加）に応じて抵抗変化を生じる可変抵抗層２２をその構成要素として有している。可変抵抗素子部１０１では、可変抵抗層２２を囲む周辺領域に、可変抵抗層２２への水素の拡散を抑制する水素バリア層２６、下部電極１９における水素バリア層１９ａ、および水素の拡散抑制機能を有する埋め込み絶縁層２１が形成されている  【選択図】  図１
2006120707.tif 000002
【特許請求の範囲】
【請求項１】
金属酸化物材料から形成され、制御条件に応じて抵抗変化を生じる可変抵抗層を有してなる可変抵抗素子であって、
前記可変抵抗層を囲む周辺の少なくとも一部領域には、前記可変抵抗層への水素の拡散を抑制する機能を有する水素拡散抑制層が形成されている
ことを特徴とする可変抵抗素子。
【請求項２】
前記可変抵抗層を囲む周辺の全領域には、前記水素拡散抑制層が配されている
ことを特徴とする請求項１に記載の可変抵抗素子。
【請求項３】
前記可変抵抗層の厚み方向における２方には、前記水素拡散抑制層を構成する第１拡散抑制要素と第２拡散抑制要素とが形成されており、
前記第１拡散抑制要素と第２拡散抑制要素とでは、互いにその構成材料が相違している
ことを特徴とする請求項１または２に記載の可変抵抗素子。
【請求項４】
前記第１拡散抑制要素は、絶縁性材料から形成されている
ことを特徴とする請求項３に記載の可変抵抗素子。
【請求項５】
前記第１拡散抑制要素は、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化アルミニウム、酸化チタンアルミニウム、酸化タンタルアルミニウムで構成される化合物群の中から選択される少なくとも１種の化合物を含む絶縁性材料から形成されている
ことを特徴とする請求項３に記載の可変抵抗素子。
【請求項６】
前記第２拡散抑制要素は、導電性材料から形成されている
ことを特徴とする請求項３から５の何れかに記載の可変抵抗素子。
【請求項７】
前記可変抵抗層には、導電性を有する複数の電極が接続されており、
前記複数の電極の内の少なくとも１つの電極は、前記第２拡散抑制要素としての機能を有する
ことを特徴とする請求項６に記載の可変抵抗素子。
【請求項８】
前記複数の電極の内の少なくとも１つの電極と、前記可変抵抗層との間には高誘電率層が介挿されている
ことを特徴とする請求項７に記載の可変抵抗素子。
【請求項９】
前記高誘電率層は、ペロブスカイト構造を有する材料からなる
ことを特徴とする請求項８に記載の可変抵抗素子。
【請求項１０】
前記第２拡散抑制要素としての機能を有する電極において、前記可変抵抗層との接続面に交差する側面は、当該電極とは相違する材料から形成され水素拡散抑制機能を有する側面水素拡散抑制層で被覆されている
ことを特徴とする請求項７から９の何れかに記載の可変抵抗素子。
【請求項１１】
前記第２拡散抑制要素としての機能を有する電極は、水素の拡散を抑制する水素拡散抑制要素層と、酸素の拡散を抑制する酸素拡散抑制要素層とが積層された構成を有する
ことを特徴とする請求項７から１０の何れかに記載の可変抵抗素子。
【請求項１２】
前記電極における水素拡散抑制要素層は、窒化チタン、窒化チタンアルミニウム、チタンアルミニウム、窒化珪化チタン、窒化タンタル、窒化珪化タンタル、窒化タンタルアルミニウム、タンタルアルミニウムで構成される化合物群の中から選択される少なくとも１種の化合物を含む
ことを特徴とする請求項１１に記載の可変抵抗素子。
【請求項１３】
前記電極における酸素拡散抑制要素層は、酸化イリジウム、イリジウムと酸化イリジウムとからなり前記可変抵抗層側に酸化イリジウムが配された積層体、酸化ルテニウム、ルテニウムと酸化ルテニウムとからなり前記可変抵抗層側に酸化ルテニウムが配された積層体で構成される群の中から選択される少なくとも１種を含む
ことを特徴とする請求項１１または１２に記載の可変抵抗素子。
【請求項１４】
前記複数の電極の内の少なくとも２つの電極は、前記可変抵抗層を介して対向配置されている
ことを特徴とする請求項７から１３の何れかに記載の可変抵抗素子。
【請求項１５】
前記可変抵抗層と水素拡散抑制層とは、互いの一部領域どうしが直に接合されている
ことを特徴とする請求項１から１４の何れかに記載の可変抵抗素子。
【請求項１６】
前記可変抵抗層と水素拡散抑制層との間には、その一部領域に絶縁層が介挿されている
ことを特徴とする請求項１から１５の何れかに記載の可変抵抗素子。
【請求項１７】
前記絶縁層は、水素が存在しない構成となっている
ことを特徴とする請求項１６に記載の可変抵抗素子。
【請求項１８】
前記水素拡散抑制層は、前記可変抵抗層を構成する複数の元素の内、少なくとも１種の元素を含む
ことを特徴とする請求項１から１７の何れかに記載の可変抵抗素子。
【請求項１９】
前記水素拡散抑制層は、磁性元素を含む
ことを特徴とする請求項１から１８の何れかに記載の可変抵抗素子。
【請求項２０】
前記可変抵抗層は、ペロブスカイト構造を有する材料からなる
ことを特徴とする請求項１から１９の何れかに記載の可変抵抗素子。
【請求項２１】
請求項１から２０の何れかに記載の可変抵抗素子を有する
ことを特徴とする半導体装置。
【請求項２２】
前記可変抵抗素子に対応して電界効果型トランジスタが形成されており、
当該電界効果トランジスタにおけるソース電極領域またはドレイン電極領域と前記可変抵抗素子における可変抵抗層とが接続されてメモリ素子部が形成されている
ことを特徴とする請求項２１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変抵抗素子および半導体装置に関し、特に、ペロブスカイト構造を有する材料からなる可変抵抗層を有する素子の構造に関する。
【背景技術】
【０００２】
記録されたデータが電源オフの状態でも消えない不揮発性メモリは、デジタルスチルカメラや携帯電話などのモバイル機器の発展に歩調を合わせて、爆発的な広がりを見せている。従来の不揮発性メモリは、トランジスタの浮遊ゲートに電荷を蓄積するフラッシュメモリが主流となっている。しかし、不揮発性を維持して、フラッシュメモリの浮遊ゲートを形成するトンネル酸化膜をスケーリングすることは困難であり、次世代の不揮発性メモリが待望されている。
【０００３】
このような要望を受けて、近年、電圧パルスを印加して電界を変化させ、当該電界の変化により抵抗変化を示す薄膜を用いた可変抵抗素子によってメモリ素子（Ｒｅｓｉｓｔａｎｃｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ；ＲＲＡＭ）を構成しようとする提案がなされている（例えば、特許文献１、非特許文献１）。このようなメモリ素子は、微細加工可能な不揮発性メモリとして注目され、フラッシュメモリに代るものとして期待されている。
【０００４】
これら文献に係る可変抵抗素子を用いたＲＲＡＭの構造とその動作について、図９を参照しながら説明する。図９は、ＲＲＡＭの構造を示す模式断面図である。
図９に示すように、ＲＲＡＭは、ｐ型シリコン基板１４０の表面から厚み方向内方に向けてｎ型不純物拡散領域が形成されてソース電極１４１ａおよびドレイン電極１４１ｂが形成されている。そして、ｐ型シリコン基板１４０の面上におけるソース電極１４１ａおよびドレイン電極１４１ｂの間には、ゲート絶縁層１４２およびゲート電極１４３が順に積層されている。ＲＲＡＭでは、この部分をもって電界効果型トランジスタ部が構成されており、選択スイッチとして機能する。電界効果型トランジスタ部が構成されたｐ型シリコン基板１４０上には、層間絶縁層１４４が被覆形成されており、ゲート電極１４３とドレイン電極１４１ｂのそれぞれには、ワード線１４５およびコモン線１４６が接続されている。
【０００５】
また、ソース電極１４１ａの上には、下部電極１４７が形成され、その上方には超巨大磁気抵抗効果（Ｃｏｌｏｓｓａｌ  Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ；ＣＭＲ）材料であるＰｒ0.7Ｃａ0.3ＭｎＯ3（以下では、「ＰＣＭＯ」と記載する。）材料からなる可変抵抗層１４８が堆積されている。また、可変抵抗層１４８上には、ビット線を兼ねる上部電極１４９が積層配置されている。ここで、可変抵抗層１４８を構成するＰＣＭＯ材料は、ペロブスカイト構造を有するものであって、ＲＲＡＭでは、ノーマリー状態では可変抵抗層１４８が低抵抗状態であり、選択スイッチをオンした状態でビット線に書き込みパルスを印加することによって可変抵抗層１４８が高抵抗化される。ＲＲＡＭにおいて可変抵抗層１４８を低抵抗状態へと復帰させるには、コモン線１４６にリセットパルスを印加する。
【０００６】
ペロブスカイト構造を有するＰＣＭＯ材料からなる可変抵抗層１４８では、高抵抗状態と低抵抗状態との抵抗比率が１００〜１０００倍に達し、高低の各抵抗状態をデータ"１"、データ"０"を対応付けることが可能となる。
ＲＲＡＭでは、書き込まれたデータを読み出すには、ビット線から可変抵抗層１４８へと電流を流し、可変抵抗層１４８の抵抗状態による電圧降下の大小をビット線に接続されたセンスアンプ（不図示）により検出する。電圧パルスを印加して誘起された可変抵抗層１４８の抵抗変化は、不揮発性を示す。
【特許文献１】米国特許６２０４１３９号公報
【非特許文献１】Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｍｅｅｔｉｎｇ  ２００２年  テクニカル・ダイジェスト  ｐ．ｐ．１９３
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来のメモリ素子を用いた半導体装置には、以下に挙げるように２つの問題がある。
先ず、一点目の問題としては、可変抵抗層１４８あるいは高誘電体層などが半導体製造工程中に還元されるという問題がある。即ち、上記のようなメモリ素子を用い半導体装置を構成する場合に、上記特許文献１に開示されているように複数の可変抵抗素子部と電界効果型トランジスタ素子部とが共に２次元的、所謂、アレイ状に配置される。可変抵抗素子部における可変抵抗層を構成する材料としては、上述のように、ペロブスカイト構造を有する金属酸化物を用いることができるのであるが、実際に半導体基板上に可変抵抗素子部を集積し集積記憶素子として動作させるためには、このほかに層間絶縁層や金属配線の形成が必要となる。そして、このような構造の半導体装置の製造過程では、金属酸化物である可変抵抗層が水素や水素化合物を含む還元雰囲気中での熱処理工程において還元されることがある。
【０００８】
製造過程における可変抵抗層を還元する可能性がある工程は、可変抵抗素子部を形成した後の段階に多く存在し、何れの工程もメモリ素子を含む半導体装置を製造するには不可避な工程である。例えば、金属配線工程の水素含有雰囲気での熱処理工程や、水素化合物を原料とする層間層の成膜工程や、可変抵抗材料や金属配線、電極を加工する際に使用する水素を含有するフォトレジストマスクのアッシング工程である。素子における可変抵抗層が還元された場合には、その結晶構造の規則性が失われ、素子完成後において、電圧パルスの印加を受けても抵抗値が変化しない。
【０００９】
次に、二点目の問題としては、可変抵抗材料からなる層等を形成あるいは加工する際などにはプロセスダメージを受けることがあり、このようなプロセスダメージを除去するために、通常、高温酸素雰囲気中での処理が施される。このような処理の際に、コンタクトプラグやトランジスタ素子部が酸化されてしまうことがある。例えば、可変抵抗材料からなる層等に近接した領域に電界効果型トランジスタ部を形成し、可変抵抗素子部とこの電界効果型トランジスタ部とをコンタクトプラグで接続するような場合には、コンタクトプラグの材料としてコンタクト抵抗を低くするために多結晶シリコンやタングステンなどが用いられる。このような構成を採用するときには、コンタクトプラグの材料としての多結晶シリコンやタングステンなどが酸化し易く、完成後の半導体装置における動作不良の原因となることがある。
【００１０】
本発明は、このような問題を解決しようとなされたものであって、還元雰囲気あるいは酸化雰囲気での工程を含む製造過程を経て形成される場合にあっても、構成要素がダメージを受け難く、高い歩留まりで安定した品質が確保できる可変抵抗素子とその製造方法、および半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、上記目的を達成するために、以下の特徴を有することとした。
（１）  本発明に係る可変抵抗素子は、金属酸化物材料から形成され、制御条件に応じて抵抗変化を生じる可変抵抗層を有してなる素子であって、可変抵抗層を囲む周辺の少なくとも一部領域に、可変抵抗層への水素の拡散を抑制する機能を有する水素拡散抑制層が形成されていることを特徴とする。
【００１２】
（２）  また、本発明に係る可変抵抗素子は、上記（１）の素子において、可変抵抗層を囲む周辺の全領域に水素拡散抑制層が配されていることを特徴とする。
（３）  また、本発明に係る可変抵抗素子は、上記（１）、（２）の素子において、可変抵抗層の厚み方向における２方に、水素拡散抑制層を構成する第１拡散抑制要素と第２拡散抑制要素とを形成しておき、第１拡散抑制要素と第２拡散抑制要素との構成材料が互いに相違していることを特徴とする。
【００１３】
（４）  また、本発明に係る可変抵抗素子は、上記（３）の素子において、第１拡散抑制要素が絶縁性材料を用い形成されていることを特徴とする。
（５）  また、本発明に係る可変抵抗素子は、上記（３）の素子において、第１拡散抑制要素が、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化アルミニウム、酸化チタンアルミニウム、酸化タンタルアルミニウムで構成される化合物群の中から選択される少なくとも１種の化合物を含む絶縁性材料を用い形成されていることを特徴とする。
【００１４】
（６）  また、本発明に係る可変抵抗素子は、上記（３）〜（５）の素子において、第２拡散抑制要素が導電性材料を用い形成されていることを特徴とする。
（７）  また、本発明に係る可変抵抗素子は、上記（６）の素子において、可変抵抗層に導電性を有する複数の電極が接続されており、接続された複数の電極の内の少なくとも１つの電極が第２拡散抑制要素としての機能を有することを特徴とする。
【００１５】
（８）  また、本発明に係る可変抵抗素子は、上記（７）の素子において、複数の電極の内の少なくとも１つの電極と可変抵抗層との間に高誘電率層が介挿されていることを特徴とする。
（９）  また、本発明に係る可変抵抗素子は、上記（８）の素子において、高誘電率層がペロブスカイト構造を有する材料からなることを特徴とする。
【００１６】
（１０）  また、本発明に係る可変抵抗素子は、上記（７）〜（９）の素子において、第２拡散抑制要素としての機能を有する電極で、可変抵抗層との接続面に交差する側面が、当該電極とは相違する材料から形成され水素拡散抑制機能を有する側面水素拡散抑制層で被覆されていることを特徴とする。
（１１）  また、本発明に係る可変抵抗素子は、上記（７）〜（１０）の素子において、第２拡散抑制要素としての機能を有する電極が、水素の拡散を抑制する水素拡散抑制要素層と、酸素の拡散を抑制する酸素拡散抑制要素層とが積層された構成を有することを特徴とする。
【００１７】
（１２）  また、本発明に係る可変抵抗素子は、上記（１１）の素子において、電極における水素拡散抑制要素層が、窒化チタン、窒化チタンアルミニウム、チタンアルミニウム、窒化珪化チタン、窒化タンタル、窒化珪化タンタル、窒化タンタルアルミニウム、タンタルアルミニウムで構成される化合物群の中から選択される少なくとも１種の化合物を含むことを特徴とする。
【００１８】
（１３）  また、本発明に係る可変抵抗素子は、上記（１１）、（１２）の素子において、電極における酸素拡散抑制要素層が、酸化イリジウム、イリジウムと酸化イリジウムとからなり前記可変抵抗層側に酸化イリジウムが配された積層体、酸化ルテニウム、ルテニウムと酸化ルテニウムとからなり前記可変抵抗層側に酸化ルテニウムが配された積層体で構成される群の中から選択される少なくとも１種を含むことを特徴とする。
【００１９】
（１４）  また、本発明に係る可変抵抗素子は、上記（７）〜（１３）の素子において、複数の電極の内の少なくとも２つの電極が、可変抵抗層を介して対向配置されていることを特徴とする。
（１５）  また、本発明に係る可変抵抗素子は、上記（１）〜（１４）の素子において、可変抵抗層と水素拡散抑制層とにおける互いの一部領域どうしが直に接合されていることを特徴とする。
【００２０】
（１６）  また、本発明に係る可変抵抗素子は、上記（１）〜（１５）の素子において、可変抵抗層と水素拡散抑制層との間における一部領域に絶縁層が介挿されていることを特徴とする。
（１７）  また、本発明に係る可変抵抗素子は、上記（１６）の素子において、絶縁層が水素の含まれない構成となっていることを特徴とする。
【００２１】
（１８）  また、本発明に係る可変抵抗素子は、上記（１）〜（１７）の素子において、水素拡散抑制層が、可変抵抗層を構成する複数の元素の内の少なくとも１種の元素を含むことを特徴とする。
（１９）  また、本発明に係る可変抵抗素子は、上記（１）〜（１８）の素子において、水素拡散抑制層が磁性元素を含むことを特徴とする。
【００２２】
（２０）  また、本発明に係る可変抵抗素子は、上記（１）〜（１９）の素子において、可変抵抗層がペロブスカイト構造を有する材料からなることを特徴とする。
なお、上記本発明に係る可変抵抗素子は、次のステップを有する方法をもって製造することができる。
※抵抗層形成ステップ；基板上に金属酸化物からなる可変抵抗層を形成する。
【００２３】
※抑制層形成ステップ；可変抵抗層が水素により還元されるのを抑制する水素拡散抑制層を、可変抵抗層を囲む周辺の少なくとも一部領域に形成する。
※還元雰囲気ステップ；還元雰囲気下で素子の構成部分を形成する。
また、本発明に係る可変抵抗素子を製造する方法は、上記製造方法において、抑制層形成ステップが次にサブステップを有することが望ましい。
【００２４】
※第１要素形成サブステップ；基板に対する可変抵抗層の積層方向における可変抵抗層の上側に、絶縁性材料からなる第１拡散抑制要素を形成する。
※第２要素形成サブステップ；基板に対する可変抵抗層の積層方向における可変抵抗層の下側に、導電性材料からなる第２拡散抑制要素を形成する。
そして、本発明に係る可変抵抗素子を製造する方法では、上記２つのサブステップで形成される第１拡散抑制要素と第２拡散抑制要素とが、水素拡散抑制層の少なくとも一部としての機能を有する。なお、第１要素形成サブステップ、第２要素形成サブステップ及び抵抗層形成ステップの順序については、第２要素形成サブステップの次に、抵抗層形成ステップを行い、更にその次に、第１要素形成サブステップを行なえばよい。
【００２５】
また、本発明に係る可変抵抗素子を製造する方法は、上記製造方法において、第１要素形成サブステップで、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化アルミニウム、酸化チタンアルミニウム、酸化タンタルアルミニウムで構成される化合物群の中から選択される少なくとも１種の化合物を含む材料を用いて、第１拡散抑制要素を形成することが望ましい。
【００２６】
また、本発明に係る可変抵抗素子を製造する方法は、上記製造方法において、第２要素形成サブステップで、基板の主表面の一部領域に対して、厚み方向内方に向けてヴィアホールを形成し、当該ヴィアホールに対して導電性材料を埋め込むことで電極形成を行うものであって、電極の形成は、水素の拡散を抑制する水素拡散抑制要素層と、酸素の拡散を抑制する酸素拡散抑制要素層とを含み、酸素拡散抑制要素層が水素拡散抑制要素層よりも可変抵抗層に近い側となる状態で実施することが望ましい。
【００２７】
また、本発明に係る可変抵抗素子を製造する方法は、上記製造方法において、第２要素形成ステップで、窒化チタン、窒化チタンアルミニウム、チタンアルミニウム、窒化珪化チタン、窒化タンタル、窒化珪化タンタル、窒化タンタルアルミニウム、タンタルアルミニウムで構成される化合物群の中から選択される少なくとも１種の化合物を含む材料を用いて、電極における水素拡散抑制要素層を形成することが望ましい。
【００２８】
また、本発明に係る可変抵抗素子を製造する方法は、上記製造方法において、第２要素形成ステップで、酸化イリジウム、イリジウムと酸化イリジウムとからなり前記可変抵抗層側に酸化イリジウムが配された積層体、酸化ルテニウム、ルテニウムと酸化ルテニウムとからなり可変抵抗層側に酸化ルテニウムが配された積層体で構成される群の中から選択される少なくとも１種を用いて、電極における酸素拡散抑制要素層を形成することが望ましい。
【００２９】
また、本発明に係る可変抵抗素子を製造する方法は、上記製造方法において、さらに次のステップを有する。
※電極形成ステップ；可変抵抗層に対して接続される複数の電極を形成する。
※高誘電率層介挿ステップ；複数の電極の内の少なくとも１つの電極と可変抵抗層との間に高誘電率層を介挿させる。
【００３０】
そして、抵抗層形成ステップにおける可変抵抗層および高誘電率層介挿ステップにおける高誘電率層の形成に、ともにペロブスカイト構造を有する材料を用いることを特徴とする。
また、本発明に係る可変抵抗素子を製造する方法は、上記製造方法において、抑制層形成ステップで、磁性元素を含む材料から水素拡散抑制層を形成することが望ましい。
【００３１】
（２１）  本発明に係る半導体装置は、上記（１）〜（２０）の可変抵抗素子を有することを特徴とする。
（２２）  また、本発明に係る半導体装置は、上記（２１）の装置において、可変抵抗素子に対応して電界効果型トランジスタが形成されており、当該電界効果トランジスタにおけるソース電極領域またはドレイン電極領域と可変抵抗素子における可変抵抗層とが接続されてメモリ素子部が形成されていることを特徴とする。
【発明の効果】
【００３２】
本発明に係る可変抵抗素子では、上記（１）のように、金属酸化物からなる可変抵抗層を囲む周辺の少なくとも一部領域に水素拡散抑制層を形成するので、半導体製造過程における還元雰囲気下においても、雰囲気から水素が可変抵抗層に拡散するのを水素拡散抑制層が遮断し、可変抵抗層が還元され難くなる。よって、本発明に係る可変抵抗素子は、可変抵抗層がダメージを受け難く安定した品質が確保される。
【００３３】
従って、本発明に係る可変抵抗素子では、還元雰囲気工程を含む製造過程を経る場合にあっても、可変抵抗層がダメージを受けることがなく、高い歩留まりで安定した品質が確保される。特に、上記（２）のような構成を採用すれば、あらゆる方向からの水素の侵入を防止することができるので、可変抵抗層を還元雰囲気から保護することがより確実となり、本発明に係る可変抵抗素子は、一層信頼性の高いものとなる。
【００３４】
また、本発明に係る可変抵抗素子は、上記（８）のように、複数の電極の少なくとも一部の電極と可変抵抗層との間に高誘電率層を介挿させることにより、完成後の素子において、可変抵抗層を介して設置された複数の電極間に電圧を印加した場合に、複数の電極間を流れる貫通電流を削減することができ、消費電力化の低減が図られる。
また、本発明に係る可変抵抗素子は、上記（３）のように、可変抵抗層の厚み方向における２方、即ち、素子における可変抵抗層の上方と下方とに、第１拡散抑制要素と第２拡散抑制要素とを形成するようにし、且つ、互いの構成材料が相違する構成を採れば、形成する場所に応じて、最適な水素拡散抑制層の構成材料を選択することができ、可変抵抗素子の設計の自由度が増す。特に、上記（４）のように、第１拡散抑制要素を絶縁性材料より形成しておけば、可変抵抗層の上方を覆うように形成された第１拡散抑制要素と可変抵抗層との間に寄生容量が発生するのを抑制することができる。あるいは、このような構成を採用した場合には、複数個の可変抵抗素子を隣接して集積するのに、隣り合う素子間での上方を覆うように形成された第１拡散抑制層素を介してのクロストークを防止することができる。
【００３５】
特に、第１拡散抑制要素の構成材料としては、上記（５）のように、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化アルミニウム、酸化チタンアルミニウム及び酸化タンタルアルミニウムのうちのいずれか１つを含むことが好ましい。
一方、本発明に係る可変抵抗素子では、上記（６）のように、第２拡散抑制要素を導電性材料より形成しておけば、第２拡散抑制要素で水素の侵入を抑制できるとともに、導電性材料を介して可変抵抗層の下方から可変抵抗層に電位を印加することができる。ここで、本発明に係る可変抵抗素子では、上記（１５）のような構成を採用するとき、素子の製造工程を単純化できる。
【００３６】
また、本発明に係る可変抵抗素子では、上記（７）のように、可変抵抗層の厚み方向における２方に配された第１拡散抑制要素と第２拡散抑制要素との２要素の内、第２拡散抑制要素として水素拡散抑制機能を有する電極を形成しておけば、電極を通しての水素が拡散されるのを抑制することができ、可変抵抗層の還元がより確実に抑制される。
本発明に係る可変抵抗素子は、上記（１０）のように、電極の側面を側面水素拡散抑制層で被覆する構成とすれば、第２拡散抑制要素としての電極とその周囲の水素拡散抑制層との間の密着性が向上し、可変抵抗層の還元がより一層確実に抑制される。
【００３７】
本発明に係る可変抵抗素子は、上記（１１）のように、水素拡散抑制要素層とともに、酸素の拡散を抑制する機能を有する酸素拡散抑制要素層を介挿させて上記電極を構成しておけば、可変抵抗層の還元が確実に抑制されるとともに、電極よりも下方に形成されているコンタクトプラグやトランジスタの酸化が抑制される。また、この電極構成を採用する場合には、水素拡散抑制要素層の存在により、酸素拡散抑制要素層が水素により還元されてその酸素拡散抑制機能の劣化が抑制される。
【００３８】
ここで、電極における水素拡散抑制要素層の構成材料としては、上記（１２）のような材料を採用することができる。また、電極における酸素拡散抑制要素層の構成材料としては、上記（１３）のような材料を用いることができる。
本発明に係る可変抵抗素子では、上記（１６）のように、可変抵抗層と水素拡散抑制層との少なくとも一部領域に絶縁層が介挿された構成とすれば、可変抵抗層が段差を有する場合等において、可変抵抗層上における水素拡散抑制層に、段差に起因する段切れ等の発生が防止される。特に、このように絶縁層を備える可変抵抗素子では、上記（１７）のように、可変抵抗層への水素の侵入を防止するために、絶縁層が水素を含まない構成とすることが望ましい。
【００３９】
本発明に係る可変抵抗素子は、上記（１８）のように、水素拡散抑制層が可変抵抗層を構成する複数の元素の内、少なくとも１種の元素を含むことが望ましい。これは、可変抵抗層と水素拡散抑制層との間において元素の相互拡散が生じても、可変抵抗層の特性に及ぼす影響が少なくなるからである。
また、本発明に係る可変抵抗素子では、上記（１９）のように、水素拡散抑制層が磁性元素を含むことが好ましい。これは、可変抵抗層が磁性元素を含む水素拡散抑制層で周囲を囲まれることになるので、水素拡散抑制層が磁気シールドの役割を果たし、外部磁場が可変抵抗層に及ぼす影響を小さくすることができるためである。
【００４０】
本発明に係る可変抵抗素子では、可変抵抗層がペロブスカイト構造を有する材料よりなることが好ましい。また、同様に、高誘電率層がペロブスカイト構造を有する材料よりなることが好ましい。これは、可変抵抗層がペロブスカイト構造を有する材料からなる場合において、高誘電率層と可変抵抗層との間における格子不整合の発生が抑制され、可変抵抗層にストレスが生じるのを防止できることから、可変抵抗層の特性劣化が防止されるためである。
【００４１】
本発明に係る可変抵抗素子は、上記（１４）のように、可変抵抗層に接続される複数の電極の内、少なくとも２つの電極が可変抵抗層を介して対向配置されている構成を採用するとき、対向配置された一対の電極を用いて可変抵抗層に対して電圧を印加することで、可変抵抗層の抵抗状態を容易に変化させることができる。
また、本発明に係る半導体装置は、上記（２１）のように、上記（１）〜（２０）の何れかの可変抵抗素子を備える構成を採るので、上述の本発明に係る可変抵抗素子の優位性をそのまま有することになる。即ち、本発明に係る半導体装置は、その製造過程において還元雰囲気工程を含む過程を経る場合にあっても、可変抵抗層を含む素子部分がダメージを受けることがなく、高い歩留まりで安定した品質が確保される。
【発明を実施するための最良の形態】
【００４２】
以下では、本発明を実施するための最良の形態について、図面を用いて説明する。なお、以下で説明する実施の形態は、本発明における構成およびその作用を分かりやすく説明するために用いる一例であって、本発明は、以下の形態に限定を受けるものではない。
（実施の形態１）
実施の形態１に係る半導体装置が有するメモリ素子１について、図１〜図５を用いて説明する。
１．メモリ素子１の構成
メモリ素子１の構成について、図１を用いて説明する。図１は、本実施の形態に係るメモリ素子１の構成を示す模式断面図である。
【００４３】
図１に示すように、本実施の形態に係るメモリ素子１は、大きく可変抵抗素子部（可変抵抗スイッチ部）１０１と選択用の電界効果型トランジスタ素子部１００とが集積された構成を有する。なお、図１では、１つの可変抵抗素子部１０１と１つの電界効果型トランジスタ素子部１００とが示されているが、これは一つのメモリセルとして機能し、複数個のメモリセルを集積した構成としてもよい。
【００４４】
図１に示すように、メモリ素子１では、ｐ型シリコン基板１０の表面からその内方に向けて、２ヶ所のｎ型不純物が拡散された領域、即ち、ソース電極１１ａとドレイン電極１１ｂとが形成されている。そして、ソース電極１１ａおよびドレイン電極１１ｂの両側部分には、素子分離領域１４が形成されており、これら各層１１ａ、１１ｂ、１４が形成されたｐ型シリコン基板１０の表面上には、第１層間絶縁層１５、第２層間絶縁層１７および埋め込み絶縁層２１が順に積層形成されている。第１層間絶縁層１５および第２層間絶縁層１７は、例えば、酸化シリコン（ＳｉＯ2）などから形成されている。また、埋め込み絶縁層２１は、絶縁性材料から形成されており、水素の拡散を抑制する水素バリアとしての機能を有する。
【００４５】
また、埋め込み絶縁層２１の表面上における一部領域には、ペロブスカイト構造を有する材料であるＰＣＭＯ材料からなる可変抵抗層２２が積層され、その上に上部電極２４が積層形成されている。さらに、埋め込み絶縁層２１の表面上には、可変抵抗層２２および上部電極２４を覆うように、水素を含有しない材料からなる層間絶縁層２５が積層され、その表面に絶縁性をもった水素バリア層２６が形成されている。ここで、層間絶縁層２５は、例えば、水素を含有しない酸化シリコンからなる（例えば、オゾンＴＥＯＳ膜)。また、水素バリア層２６は、埋め込み絶縁層２１と同様に、水素の拡散を抑制する機能を有し、例えば、酸化アルミニウムからなり、層厚が５ｎｍ〜１００ｎｍ程度に設定されている。
【００４６】
ドレイン電極１１ｂの上方には、メタル配線１６が形成されており、メタル配線１６は、第１層間絶縁層１５を貫き、第２層間絶縁層１７に至るまでの領域に形成されている。また、ドレイン電極１１ｂとソース電極１１ａとの間におけるｐ型シリコン基板１０の表面上には、ゲート絶縁層１２およびゲート電極１３が順に積層されている。ソース電極１１ａの上方には、第１層間絶縁層１５および第２層間絶縁層１７をともに貫く状態で、コンタクトプラグ１８が形成されている。コンタクトプラグ１８は、第１層間絶縁層１５および第２層間絶縁層１７に形成されたヴィアホールに、例えば、タングステン（Ｗ）あるいはポリシリコンが埋め込まれることで形成されている。
【００４７】
メモリ素子１では、上述のように形成されたソース電極１１ａ、ドレイン電極１１ｂ、ゲート絶縁層１２およびゲート電極１３により、選択用の電界効果型トランジスタ素子部１００が形成されている。なお、ゲート電極１２およびメタル配線１６には、不図示の配線がなされており、駆動部（不図示）と接続されている。
第２層間絶縁層１７の表面に至るまで形成されたコンタクトプラグ１８の上方には、下部バリア電極１９が形成されている。下部電極１９は、水素の拡散を抑制する機能を有する導電性の水素バリア層１９ａと、酸素の拡散を抑制する機能を有する導電性の酸素バリア層１９ｂ、１９ｃおよび導電層１９ｄの積層構造をもって形成されている。また、埋め込み絶縁層２１の層中における下部電極１９の側面には、絶縁性を有し、水素の拡散を抑制する機能を有する側面バリア層２０が形成されている。下部電極１９および側面バリア層２０は、その上側表面が埋め込み絶縁層２１の表面と略面一となるように形成されている。そして、可変抵抗層２２には、下部電極１９が接続される。
【００４８】
図１に示すように、可変抵抗層２２をその厚み方向に挟む状態で形成された下部電極１９と上部電極２４とは、可変抵抗層２２に対する接合面積が下部電極１９よりも上部電極２４の方が大きくなるように構成されている。メモリ素子１では、可変抵抗層２２と下部電極１９および上部電極２４とで可変抵抗素子部１０１が形成されている。
以上のように、本実施の形態に係るメモリ素子１は、電界効果型トランジスタ素子部１００と可変抵抗素子部１０１とがスタック構造をもって構成され、小さな占有面積で形成されている。
【００４９】
上記メモリ素子１を構成する要素の内、下部電極１９は、上述のように、水素バリア層１９ａと、酸素バリア層１９ｂ、１９ｃと、導電層１９ｄとの積層構造を有している。この内、水素バリア層１９ａは、例えば、窒化チタンアルミニウム（ＴｉＡｌＮ）からなり、層厚が４０ｎｍ〜１００ｎｍ程度に設定されている。酸素バリア層１９ｂは、例えば、イリジウム（Ｉｒ）からなり、層厚が５０ｎｍ〜１００ｎｍ程度に設定され、酸素バリア層１９は、例えば、二酸化イリジウム（ＩｒＯ2 ）からなり、層厚が５０ｎｍ〜１００ｎｍ程度に設定されている。導電層１９ｄは、例えば、白金（Ｐｔ）からなり、層厚が５０ｎｍ〜１００ｎｍ程度に設定されている。なお、下部電極１９を構成する水素バリア層１９ａと、酸素バリア層１９ｂ、１９ｃと、導電層１９ｄの積層順序は、本実施形態の順序に限られない。例えば、水素バリア層１９ａと酸素バリア層１９ｂ、１９ｃの配置場所を逆転させてもよいし、酸素バリア層１９ｂ、１９ｃの配置場所を逆転させてもよい。
【００５０】
可変抵抗層２２は、ペロブスカイト構造をもつ例えばＰＣＭＯ材料からなり、層厚が５０ｎｍ〜１５０ｎｍ程度に設定されている。上部電極２４は、例えば、白金（Ｐｔ）からなり、層厚が５０ｎｍ〜１００ｎｍ程度に設定されている。
側面バリア層２０は、例えば、酸化アルミニウム（Ａｌ2Ｏ3）からなり、層厚が５ｎｍ〜１００ｎｍ程度に設定されており、酸素及び水素の拡散を防ぐ役割を果たす。
【００５１】
ここで、可変抵抗層２２に対する下部電極１９の接続面積は、上述のように、上部電極２４の接続面積よりも小さく設定されている。具体的には、下部電極１９における基板面方向の径が、可変抵抗層２２及び上部電極２４の基板面方向の径の寸法よりも小さく、可変抵抗層２２及び上部電極２４の周縁部は下部電極１９の周縁部から張り出した形状となっている。
【００５２】
下部電極１９における側方であって、且つ、可変抵抗層２２の張り出し部分の下側領域は、酸窒化シリコン（ＳｉＯＮ)又は窒化シリコン（Ｓｉ3Ｎ4）からなる絶縁性の水素バリアである埋め込み絶縁層２１により埋め込まれている。埋め込み絶縁層２１は、複数個のメモリセルを集積した場合において、互いに隣接する下部電極１９どうしの間を電気的に絶縁し、その表面は下部電極１９の表面と略同等の高さとなるように平坦化されている。
【００５３】
なお、可変抵抗層２２および上部電極２４は、それぞれ同一のマスクによりエッチングされて形成されており、一方、側面バリア層２０は、上部電極２４及び可変抵抗層２２等とは異なるマスクによりエッチングされている。なお、埋め込み絶縁層２１の形成についても、可変抵抗層２２及び上部電極２４と同一のマスクでエッチングしてして行ってもよい。
【００５４】
メモリ素子１では、可変抵抗層２２の上方及び側方が、水素バリア層２６で隙間無く覆われ、可変抵抗層２２の下方は、水素バリアとしての埋め込み絶縁層２１、側面バリア層２０および下部電極１９の水素バリア層１９ａにより隙間無く覆われている。
また、側面バリア層２０は、下部電極１９と埋め込み絶縁層２１の密着性を向上させて、隙間の発生を防止する役割を果たしている。なお、ここでは、側面バリア層２０および水素バリア層２６は、可変抵抗素子部１０１が形成された以外の領域、例えばソース電極１１ａ・ドレイン電極１１ｂに接続されているコンタクトプラグなどの形成領域には設けていない。
２．メモリ素子１の製造方法
次に、本実施の形態に係るメモリ素子１の製造方法について、図２および図３を用いて説明する。なお、図２および図３では、一つの可変抵抗型素子部１０１と一つの電界効果型トランジスタ素子部１００とから構成される一セル部分を抜き出し示しているが、説明では、複数のセルの製造方法について説明している。
【００５５】
先ず、図２（ａ）に示すように、ｐ型シリコン基板１０の表面上に、ゲート絶縁層１２およびゲート電極２３を順に積層する。続いて、ゲート電極２３の上面をマスクとして、ｐ型シリコン基板１０の残る表面に対して不純物注入を行なうことによりｎ型不純物領域を形成し、ソース電極１１ａおよびドレイン領域１１ｂを形成する。その後、ＣＶＤ法を用いて、ｐ型シリコン基板１０の表面上における、複数の電界効果型トランジスタ素子部１００を含む全面にわたって、酸化シリコンを堆積させ、第１層間絶縁層１５を形成する。
【００５６】
続いて、堆積形成した第１層間絶縁層１５の上面を、化学機械的研磨（ＣＭＰ）法等を用いて平坦化した後、リソグラフィ法及びドライエッチング法を用いて、第１層間絶縁層１５における各電界効果型トランジスタ素子部１００のドレイン電極１１ｂの上方にコンタクトホールを形成し、ＣＶＤ法により、タングステン又はポリシリコンからなる導電体膜を各コンタクトホールに充填されるように堆積する。続いて、堆積した導電体膜に対してエッチバックまたは化学機械的研磨を行なって、第１層間絶縁層１５の表面上の導電体膜を除去することにより、複数のコンタクトプラグを形成する。
【００５７】
次に、複数のコンタクトプラグを含む第１層間絶縁層１５の表面上に、例えば、ＣＶＤ法を用いて、ポリシリコンからなる導電体膜を堆積する。続いて、リソグラフィ法及びドライエッチング法を用いて、先に堆積した導電体膜に対してコンタクトプラグを含むようにパターニングを行なって、複数のメタル配線１６を形成する。
次に、上記複数のコンタクトプラグを含む第１層間絶縁層１５の表面上の全域に、ＣＶＤ法を用いて、酸化シリコンを堆積させ、第２層間絶縁層１７を形成する。続いて、堆積した第２層間絶縁層１７の上面を、化学機械的研磨（ＣＭＰ）法等を用いて平坦化する。そして、リソグラフィ法及びドライエッチング法を用いて、第２層間絶縁層１７における各電界効果型トランジスタ素子部１００のソース電極１１ａの上方にコンタクトホールを形成し、ＣＶＤ法を用いて、タングステン（Ｗ）又はポリシリコンからなる導電体膜を各コンタクトホールに充填されるように堆積する。続いて、堆積した導電体膜に対してエッチバック又は化学機械的研磨を行なって、第２層間絶縁層１７の表面上の導電体膜を除去することにより、複数のコンタクトプラグ１８を形成する。
【００５８】
続いて、例えば、スパッタリング法を用いて、窒化チタンアルミニウムからなり、水素の拡散抑制機能を有する水素バリア層１９ａ、イリジウムからなり、酸素の拡散抑制機能を有する酸素バリア層１９ｂ、二酸化イリジウムからなり、酸素の拡散抑制機能を有する酸素バリア層１９ｃ、白金からなる導電層１９ｄを順次堆積して下部電極前駆体膜を形成する。
【００５９】
次に、図２（ｂ）に示すように、リソグラフィ法及びドライエッチング法を用いて、下部電極前駆体膜に対してコンタクトプラグ１８を含むようにパターニングを行なって、下部電極１９を形成する。その後、スパッタ法又はＣＶＤ法を用いて、第１層間絶縁層１５の表面上に下部電極１９の上面及び側面を覆うように酸化アルミニウムを堆積させ、層厚が５ｎｍ〜１００ｎｍ程度の側面バリア層２０を形成する。ここで、側面バリア層２０の成膜後に、酸化性雰囲気で熱処理を行なうと、側面バリア層２０を構成する酸化アルミニウムが緻密化されるため好ましい。
【００６０】
続いて、例えば、モノシラン（ＳｉＨ4 ）を原料とし、水素を含む雰囲気でのＣＶＤ法を用いて、第２層間絶縁層１７の表面を覆うように、酸窒化シリコン又は窒化シリコンからなる埋め込み絶縁層２１を、層厚４００ｎｍ〜６００ｎｍ程度で形成する。次に、ＣＭＰ法を用いて、埋め込み絶縁層２１および側面バリア層２０に対して各下部電極１９が露出するまで平坦化することにより、各下部電極１９の周囲を埋め込み絶縁層２１により埋め込む。従って、下部電極１９の上面は埋め込み絶縁層２１および側面バリア層２０の露出面と略同一の高さとなる。
【００６１】
次いで、図３（ａ）に示すように、パルスレーザー堆積（ＰＬＤ）法を用いて、ＰＣＭＯ材料を堆積させ、可変抵抗層前駆体膜を形成する。このときの形成条件は、例えば、基板温度が６３０℃、酸素圧力が１００ｍＴｏｒｒ（≒１．３３×１０Ｐａ）の条件下で、波長が２４８ｎｍ、パワーが５５０ｍＪのKrFレーザーをＰｒ、Ｃａ、Ｍｎターゲットに１０分間照射する、というものである。このような条件の形成により、埋め込み絶縁層２１の表面上には、膜厚が１００ｎｍの可変抵抗層前駆体膜が形成される。ＰＣＭＯ材料からなる可変抵抗層前駆体は、比誘電率が８５、抵抗率が低抵抗状態で０．１Ω・ｃｍ、高抵抗状態で１００Ω・ｃｍである。
【００６２】
続いて、スパッタリング法を用いて、可変抵抗層２２の表面上に白金（Ｐｔ）を膜厚５０ｎｍ〜１００ｎｍ程度で堆積させ、上部電極前駆体膜を成膜する。その後、温度６００℃〜８００℃程度の酸素雰囲気で熱処理を行なって、可変抵抗層前駆体膜を構成する金属酸化物の結晶性を向上させる。次に、図３（ｃ）に示すように、リソグラフィ法を用いて、上部電極前駆体膜の表面上にレジストパターン（図示せず）を形成し、形成したレジストパターンをマスクとして、上部電極前駆体膜および可変抵抗層前駆体膜に対して順次ドライエッチングを行なって、上部電極２４および可変抵抗層２２を形成する。これにより、コンタクトプラグ１８と電気的に接続される下部電極１９と可変抵抗層２２と上部電極２４とからなる可変抵抗素子部１０１が形成される。
【００６３】
図３（ｄ）に示すように、常圧ＣＶＤ法を用いて、可変抵抗層２２が形成された領域を含む埋め込み絶縁層２１の表面上に、これらを覆うように水素を含有しない酸化シリコンを層厚２０ｎｍ〜２００ｎｍ程度で堆積させ、層間絶縁層２５を形成する。続いて、ＣＶＤ法またはスパッタ法を用いて、層間絶縁層２５を覆うように、層厚５ｎｍ〜１００ｎｍ程度で酸化アルミニウムを堆積させ、水素バリア層２６を成膜する。これにより、水素バリア層２６は、下部電極１９の側方の領域において、ここでは埋め込み絶縁層２１の上面と隙間なく接することになる。
【００６４】
以上のようにして、本実施の形態に係るメモリ素子１が作製される。
３．メモリ素子１の優位性
上記構造を有する本実施の形態に係るメモリ素子１では、金属酸化物からなる可変抵抗層２２の周囲を囲むように水素の拡散抑制機能を有する水素バリア層２６、埋め込み絶縁層２１、側面バリア層２０および下部電極１９の水素バリア層１９ａが形成されている。このように可変抵抗層２２を囲む領域に水素の拡散を抑制する要素が形成されている素子では、素子製造過程の還元雰囲気となる工程において、金属酸化物材料よりなる可変抵抗層２２が水素によって還元されるのを抑制することができる。その結果、完成後におけるメモリ素子１は、可変抵抗素子部１０１において優れたスイッチング特性を有することになる。
【００６５】
特に、可変抵抗層２２の上方と側方を水素バリア層２６で隙間無く覆い、可変抵抗層２２の下方を水素バリア（埋め込み絶縁層２１、側面バリア層２０および下部電極１９の水素バリア層１９ａ）で隙間なく覆い、且つ、水素バリア層２６と埋め込み絶縁層２１とが接合されていることから、可変抵抗層２２は、水素バリア層で隙間無く覆われている。
また、可変抵抗層２２の上方を覆うように形成された水素バリア層２６は、絶縁性材料よりなることから、可変抵抗素子部１０１において、上方を覆うように形成された水素バリア層２６と可変抵抗層２２との間に寄生容量の発生を抑制することができる。あるいは、複数個の可変抵抗素子部１０１を隣接して集積する場合に、隣り合う素子間での上方を覆うように形成された水素バリア層２６を介してのクロストークを防止することができる。
【００６６】
また、本実施の形態に係るメモリ素子１では、可変抵抗層２２の下方を覆うように形成された水素バリア層の少なくとも一部、即ち、下部電極１９の水素バリア層１９ａは、導電性材料より形成されていることから、水素の拡散を抑制することができるとともに、導電性材料を介して可変抵抗層２２下方から可変抵抗層２２に電位を印加することができる。
【００６７】
また、メモリ素子１では、可変抵抗層２２と埋め込み絶縁層２１および側面バリア層２０とが、互いの一部どうしが接している構成としていることから、製造工程を単純化できるという優位性を有する。
また、可変抵抗層２２と水素バリア層２６との間には、その少なくとも一部に層間絶縁層２５が介挿されていることから、可変抵抗層２２が図１のように段差を有する場合において、可変抵抗層２２の上方に形成される水素バリア層２６に、段差に起因する段切れ等が発生するのを防止することができる。さらに、この層間絶縁層２５は、水素を含まない構成とされているので、可変抵抗層２２への水素の拡散が抑制される。
【００６８】
また、メモリ素子１では、可変抵抗層２２の上下に配された２電極１９、２４の内の少なくとも一方である下部電極１９は、水素の拡散を抑制する機能を有する水素バリア層１９ａを含むことから、電極を通しての水素の拡散を抑制することができ、可変抵抗層２２が還元されるのを確実に防止することができる。
また、メモリ素子１では、下部電極１９における水素バリア層１９ａの両側面と接するように、この水素バリア層１９ａとは異なる材料からなる側面バリア層２０が形成されていることから、より確実に可変抵抗層２２の還元を抑制可能な構成となっている。可変抵抗層２２の下方に接合された下部電極１９には、水素の拡散抑制機能を有する水素バリア層１９ａと、酸素の拡散抑制機能を有する酸素バリア層１９ｂ、１９ｃとを含むので、可変抵抗層２２が還元されるのを確実に抑制することができるとともに、下部電極１９の下方に形成されているコンタクトプラグ１８や電界効果型トランジスタ素子部１００などが酸化されるのを抑制することができる。また、下部電極１９の酸素バリア層１９ｂ、１９ｃが水素により還元されてその酸素バリア性が劣化するのを抑制することもできる。
【００６９】
また、メモリ素子１では、対をなす上部電極２４と下部電極１９が可変抵抗層２２を厚み方向に挟んで対向配置されていることから、これら電極対１９、２４によって可変抵抗層２２に電圧を印加することで、可変抵抗層２２の抵抗状態を容易に変化させることができる。
また、本実施の形態に係るメモリ素子１を有する半導体装置では、可変抵抗素子部１０１における下部電極１９とコンタクトプラグ１８との接続により、素子が還元雰囲気下に晒された場合にも可変抵抗層２２が還元されにくい可変抵抗素子部１０１を有し、且つ、コンタクトプラグ１８や電界効果型トランジスタ素子部１００などが酸化されにくい構成が実現されている。
４．メモリ素子１の優位性についての確認
次に、本実施の形態に係るメモリ素子１における可変抵抗素子部１０１の耐還元性について実施した評価を図４を用いて説明する。図４は、可変抵抗層が水素バリア層で覆われた上記メモリ素子１と同様構成の実施例に係る素子と、可変抵抗層が水素バリア層で覆われていない比較例に係る素子とを、１００％水素中で４００℃、１０分熱処理（水素アニール処理）した後のそれぞれのＸ線回折プロファイルである。
【００７０】
図４に示すように、比較例に係る素子では、ＰＣＭＯ材料からなる可変抵抗層の結晶構造に対応する回折ピークが観測されなかった。一方、実施例に係る素子では、可変抵抗層の周辺を水素拡散抑制層で囲むという構成を採用することによって、水素アニール処理後でも可変抵抗層の結晶構造に対応する明瞭な回折ピークを観測することが出来た。そして、実施例に係る素子では、可変抵抗層が還元作用を受けることがなく、結晶構造の規則性が失われなかったことが判る。
【００７１】
次に、実施例に係るメモリ素子を有する半導体装置と比較例に係るメモリ素子を有する半導体記憶装置との電気的特性の比較結果について、図５を用いて説明する。図５は、メモリ素子に対する上記水素アニール処理を行なう前後での、可変抵抗素子部におけるそれぞれの高抵抗状態と低抵抗状態の抵抗比の値を表わしている。
図５に示すように、実施例に係るメモリ素子の可変抵抗素子部では、水素アニール処理を実施した後においても、抵抗特性がほとんど変化せず、水素による還元が十分に抑制されていることが分かる。このように、実施例に係るメモリ素子およびこれを有する半導体装置では、電気的特性の著しい向上が得られる。
【００７２】
次に、実施例に係るメモリ素子と比較例に係るメモリ素子との各々でコンタクトプラグと下部電極との間でのコンタクト抵抗の評価結果について、図６を用いて説明する。図６は、実施例に係るメモリ素子と比較例に係るメモリ素子とにおけるウエハ面内での各コンタクト抵抗の測定結果である。
図６に示すように、比較例に係る半導体装置では、コンタクト抵抗が４５Ω〜７０００Ωにまで大きくばらついている。これは、比較例に係る下部電極がその酸素バリアとなる導電性酸化物を構成する二酸化イリジウムが水素により還元されて酸素バリア性が劣化してしまい、高誘電体や強誘電体の結晶化に必要な高温酸素アニール処理時に、酸素が下部電極の内部を拡散してコンタクトプラグの表面が酸化されるためである。
【００７３】
一方、図６に示すように、実施例に係る半導体装置では、ウエハ面内でコンタクト抵抗が２５Ω〜３５Ωの範囲にあり、ばらつきが極めて小さく、且つ、その抵抗値も２５Ω〜４０Ωと低抵抗化を実現できていることが分かる。これは、上述のように、実施例に係る下部電極が水素バリア層と酸素バリア層との積層構造を有し、高誘電体や強誘電体の結晶化に必要な高温酸素アニール処理時にも、酸素が下部電極の内部を拡散することが抑制されているためである。
（実施の形態２）
次に、実施の形態２に係る半導体装置が有するメモリ素子２について、図７を参照しながら説明する。図７（ａ）と図７（ｂ）とは、ともに本実施の形態に係るメモリ素子２を示す断面図であって、（ａ）が（ｂ）に示すメモリ素子２のＢ−Ｂ断面図であり、逆に（ｂ）が（ａ）に示すメモリ素子２のＡ−Ａ断面図である。図７（ａ）、（ｂ）では、一つの可変抵抗素子部１０１と一つの電界効果型トランジスタ素子部１００とからなるセルが二つ集積され、二つのセルの上部電極に電位を供給するための一つのメモリセルプレートトランジスタ素子部１０１ｃが示されているが、メモリセルの数は一つであってもよいし、あるいは三つ以上であってもよい。
【００７４】
図７（ａ）に示すように、本実施の形態に係るメモリ素子２は、上記実施の形態１に係るメモリ素子１が有する構成に加えて、層間絶縁層２５の上に更に酸化シリコンからなる絶縁層２７が形成されている。
また、図７（ｂ）に示すように、メモリ素子２では、可変抵抗素子部１０１が二つ隣り合うように形成されており、可変抵抗素子部１０１を構成する可変抵抗層２２と上部電極２４とを共通としている。また、可変抵抗層２２の側面と上部電極２４との間には、酸化シリコンからなる絶縁層２８が形成されている。そして、可変抵抗層２２と上部電極２４とを覆うように絶縁性の水素バリア層２６が形成されている。
【００７５】
また、メモリ素子２では、ソース電極１１ｃ、ドレイン電極１１ｄ、ゲート絶縁層１２ａ、ゲート電極１３ａによって、メモリセルプレートトランジスタ素子部１００ｃが構成されている。メモリセルプレートトランジスタ素子部１００ｃにおけるドレイン電極１１ｄは、コンタクトプラグ１８ｃおよび下部電極１９を介して上部電極２４と電気的に接続されている。
【００７６】
また、ドレイン電極１１ｄには、プレート線となるメタル配線２９が接続されている。ここで、メタル配線２９は、水素バリア層２６に開口部を貫くことなく形成されている。
本実施の形態に係るメモリ素子２では、上記実施の形態１に係るメモリ素子１が有する優位性に加えて、可変抵抗層２２を含む任意断面において、可変抵抗層２２は水素バリア（水素バリア層２６、埋め込み絶縁層２１、側面バリア層２０および下部電極１９の水素バリア層１９ａ）で周囲を完全に覆われていることにより、金属酸化物からなる可変抵抗層２２について、あらゆる方向からの水素の侵入を防止することができ、素子が還元雰囲気に晒された場合にあっても、可変抵抗層２２が還元されるのを確実に抑制することができる。
（実施の形態３）
以下では、実施の形態３に係る半導体装置が有するメモリ素子３について、図８を参照しながら説明する。図８は、本実施の形態に係るメモリ素子３の構成を示す要部断面図である。なお、図８では、一つの可変抵抗素子部１０１ａと一つの電界効果型トランジスタ素子部１００とが示されているが、これは一つのメモリセルとして機能し、複数個のメモリセルを集積した構成としてもよい。
【００７７】
図８に示すように、本実施の形態に係るメモリ素子３は、可変抵抗素子部（可変抵抗スイッチ部）１０１ａと選択用の電界効果型トランジスタ素子部１００とが集積された構成を有する。上記実施の形態１に係る可変抵抗素子部１０１との相違点は、以下の通りである。
上記実施の形態１に係る可変抵抗素子部１０１では、可変抵抗層２２の抵抗状態を制御するための電極対と、可変抵抗層２２の抵抗状態を検出するための電極対とを同じ電極対１９、２４で共用としているのに対して、本実施の形態に係るメモリ素子３における可変抵抗素子部１０１ａでは、可変抵抗層２２に対して下部電極１９および上部電極２４とは別に、可変抵抗層２２の抵抗状態を検出するための検出用電極２４ａ、２４ｂを可変抵抗層２２の表面上に設けている。こように、検出用電極２４ａ、２４ｂをもうけることで、本実施の形態に係るメモリ素子３では、上記実施の形態１に係るメモリ素子１が有する優位性に加えて、可変抵抗層２２の抵抗状態を制御するための配線と可変抵抗層２２の抵抗状態を検出するための配線とを分離することができる。よって、本実施の形態に係るメモリ素子３では、回路構成上の制約を受けにくくなり、設計の自由度を大きくすることができるという優位性を有する。
【００７８】
また、メモリ素子３では、可変抵抗層２２と上部電極２４との間に高誘電率層２３が介挿されている。この構成により、メモリ素子３では、可変抵抗層２２の抵抗状態を制御するために制御用の電極対１９、２４間に電圧を印加した場合に、電極対１９、２４間を流れる貫通電流を削減することができ、低消費電力化が図られる。ここで、高誘電率層２３は、例えば、ペロブスカイト構造を有する材料であるＳｒＴｉＯ3（以下では、「ＳＴ」と記載する。）材料を用い、層厚みが可変抵抗層２２と略同等となる５０ｎｍ〜１５０ｎｍである。
【００７９】
ＳＴ材料からなる高誘電率層２３は、たとえば、ゾルゲル法を用いて堆積され、６５０℃の温度で焼結することによって形成される。高誘電率層２３の比誘電率は１００、リーク電流は１ｎＡ／ｃｍ2以下である。可変抵抗層２２は、比誘電率が８５、抵抗率が低抵抗状態で０．１Ω・ｃｍ、高抵抗状態で１００３Ω・ｃｍである。これに対して高誘電率層２３は、６５０℃で焼結することにより、比誘電率が１００、抵抗率が１０4Ω・ｃｍとなる。即ち、メモリ素子３では、下層に堆積した高誘電率層２３の誘電率を可変抵抗層２２よりも大きく設定しておくことにより、可変抵抗層２２への電界集中効果を高めている。なお、高誘電率層２３の誘電率としては、可変抵抗層２２が高抵抗状態である場合の誘電率の−１０％以上であればよい。
【００８０】
また、高誘電率層２３の抵抗率は、高抵抗状態のときの可変抵抗層２２以上の抵抗率であり、高抵抗状態における漏れ電流を減らす効果を奏する。また、高誘電率層２３はペロブスカイト構造を有する材料であるＳＴ材料を用いて形成されていることので、同じペロブスカイト構造を有するＰＣＭＯ材料からなる可変抵抗層２２との間において、格子不整合の発生を抑制でき、可変抵抗層２２にストレスが生じるのを防止できる。よって、本実施の形態に係るメモリ素子３は、このような観点からも、可変抵抗層２２の特性劣化防止に優れた構成である。
【００８１】
なお、本実施の形態に係るメモリ素子３では、高誘電率層２３を可変抵抗層２２と上部電極２４との間に介挿させる構成を採用したが、高誘電率層２３を下部電極１９と可変抵抗層２２との間に介挿させるという構成を採用することもできるし、高誘電率層２３を可変抵抗層２２と上部電極２４および下部電極１９との両間に介挿させる構成を採用することもできる。
【００８２】
また、本実施の形態に係るメモリ素子３では、電極１９、２４、２４ａ、２４ｂの配置を図８のような形態としたが、これ以外の配置形態を採用することももちろん可能である。例えば、変形例としては、電極２４ａ、２４ｂを可変抵抗層２２の下方に配置してもよいし、電極２４ａ、２４ｂを可変抵抗層２２の下方と上方とにそれぞれ配置してもよい。また、電極２４ａ、２４ｂの内の一方の電極を、下部電極１９あるいは上部電極２４と共通とする構成としてもよい。さらに、他の電極を可変抵抗層２２の下方あるいは上方に配置してもよい。
（その他の事項）
上記実施の形態１〜３では、本発明における可変抵抗素子の構成およびその作用を分かりやすく説明するために、一例を用いたが、本発明は、これらに限定を受けるものではない。例えば、上記実施の形態１〜３では、本発明の可変抵抗素子部１０１、１０１ａを半導体記憶装置に適用する場合について説明したが、例えば、プログラマブルなロジック回路あるいはアナログ回路などにも応用することができる。
【００８３】
また、上記実施の形態１〜３では、可変抵抗層２２の構成材料としてＰＣＭＯ材料を用いているが、その他のＣＭＲ材料や高温超伝導材料を用いることも可能である。具体的には、化学組成式ＡXＡ'(1-X)ＢYＯZで表される材料を用いることができる。ここで、上記化学組成式におけるＡ、Ａ'、Ｂ、Ｘ、Ｙ、Ｚは、次の通りである。
※Ａ；Ｌａ、Ｃｅ、Ｂｉ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｙ、Ｓｃ、Ｙｂ、Ｌｕ、Ｇｄで構成される元素群の中から選択される少なくとも１種の元素
※Ａ'；Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｐｂ、Ｚｎ、Ｃｄで構成される元素群の中から選択される少なくとも１種の元素
※Ｂ；Ｍｎ、Ｃｅ、Ｖ、Ｃｅ、Ｖ、Ｆｅ、Ｃｏ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｚｒ、Ｈｆ、Ｎｉで構成される元素群の中から選択される少なくとも１種の元素
※０≦Ｘ≦１
※０≦Ｙ≦２
※１≦Ｚ≦７
また、可変抵抗層２２に対する上下電極１９、２４、２４ａ、２４ｂの接続サイズの大小関係は上記実施の形態１〜３に係る関係以外にも、可変抵抗層２２に対する下部電極１９の接合面積よりも上部電極２４の接合面積を小さくした構造としてもよい。
【産業上の利用可能性】
【００８４】
本発明の可変抵抗素子および半導体装置は低電圧で動作可能であり、様々な電子回路への搭載に適する。メモリ装置、デジタル回路、アナログ回路に応用可能であり、産業状の利用価値は高い。
【図面の簡単な説明】
【００８５】
【図１】実施の形態１に係る半導体装置が有するメモリ素子１の構成を示す模式断面図である。
【図２】メモリ素子１の製造過程を示す工程図である。
【図３】メモリ素子１の製造過程を示す工程図である。
【図４】実施例に係る可変抵抗素子の可変抵抗層と比較例に係る可変抵抗素子の可変抵抗層との各々に対して、水素アニールを行った後に得られるＸ線回折プロファイルである。
【図５】実施例に係る可変抵抗素子の水素アニール前後での抵抗比の関係を示す特性図である。
【図６】実施例に係る可変抵抗素子と比較例に係る可変抵抗素子との各々でのコンタクトプラグとバリア電極との間のコンタクト抵抗を示す特性図である。
【図７】実施の形態２に係る半導体装置が有するメモリ素子２の構成を示す模式断面図である。
【図８】実施の形態３に係る半導体装置が有するメモリ素子３の構成を示す模式断面図である。
【図９】従来における可変抵抗型のメモリ素子の構成を示す模式断面図である。
【符号の説明】
【００８６】
１、２、３．メモリ素子
１０．ｐ型シリコン基板
１１ａ、１１ｃ．ソース電極
１１ｂ、１１ｄ．ドレイン電極
１２、１２ａ．ゲート絶縁層
１３、１３ａ．ゲート電極
１４．素子分離領域
１５．第１層間絶縁層
１６．メタル配線
１７．第２層間絶縁層
１８、１８ａ．コンタクトプラグ
１９．下部電極
１９ａ．水素バリア層
１９ｂ、１９ｃ．酸素バリア層
１９ｄ．導電層
２０．側面バリア層
２１．埋め込み絶縁層
２２．可変抵抗層
２３．高誘電率層
２４．上部電極
２４ａ、２４ｂ．検出用電極
２５．層間絶縁層
２６．水素バリア層
２７、２８．絶縁層
１００．電界効果型トランジスタ素子部
１００ｃ．メモリセルプレートトランジスタ素子部
１０１、１０１ａ．可変抵抗素子部
【図１】
2006120707.tif 000003
【図２】
2006120707.tif 000004
【図３】
2006120707.tif 000005
【図４】
2006120707.tif 000006
【図５】
2006120707.tif 000007
【図６】
2006120707.tif 000008
【図７】
2006120707.tif 000009
【図８】
2006120707.tif 000010
【図９】
2006120707.tif 000011