(57)【要約】【課題】  導電層のランド部とビアホールの位置ずれがなく、電気的な接続抵抗が低く、さらに半導体チップの実装性が高い、優れた品質の多層回路基板及びその製造方法を提供する。【解決手段】  離型キャリアに配線パターンを形成するとともにその配線パターンに予めビアホール径に相当する穴を所定位置に設け、離型キャリアとともに配線パターンを絶縁性基材に貼り付け、レーザ光を離型キャリア側から照射し、ビアホール径に相当する配線パターンの穴をレーザマスクとして絶縁性基材にビアホールを形成し、ビアホールと穴に導電性ペーストを充填し、導電層とビアホールが位置ずれなく一致するようにした。【選択図】      図１
2006210524.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基材の両面に配線パターンを成す導電層が設けられ、前記絶縁性基材と前記導電層に連通形成されたビアホールに層間導通を得る導電性ペーストが充填され、かつ前記導電層にビアホールと同軸の穴が形成されているコア基板を有することを特徴とする多層回路基板。
【請求項２】
前記コア基板と、絶縁性基材の片面に配線パターンを成す導電層が設けられ、前記絶縁性基材と前記導電層に連通形成されたビアホールに層間導通を得る導電性ペーストが充填され、かつ前記導電層にビアホールと同軸の穴が形成されている積層とを一体化して成ることを特徴とする請求項１記載の多層回路基板。
【請求項３】
前記導電層に形成された前記穴は、少なくとも片側の導電層に形成されていることを特徴とする請求項１又は２記載の多層回路基板。
【請求項４】
前記導電層に形成された前記穴は、前記ビアホールと同径であることを特徴とする請求項１〜３の何れかに記載の多層回路基板。
【請求項５】
前記導電層に形成された前記穴に、導電性ペーストが充填されていることを特徴とする請求項１〜４の何れかに記載の多層回路基板。
【請求項６】
前記導電層の配線パターンは、前記絶縁性基材に埋め込まれていることを特徴とする請求項１〜５の何れかに記載の多層回路基板。
【請求項７】
離型キャリアの片面に導電層を成す配線パターンを形成する配線パターン形成工程と、絶縁性基材の両方の面に前記導電層をラミネートして貼り合わせるラミネート工程と、層間導通のためのビアホールを形成するビアホール形成工程と、前記ビアホールに導電性ペーストを充填する導電性ペースト充填工程と、前記離型キャリアを前記導電層より剥離する剥離工程と、前記導電層と前記絶縁性基材を加熱加圧して一体化する熱プレス工程とを有することを特徴とする多層回路基板の製造方法。
【請求項８】
離型キャリアの片面に導電層を成す配線パターンを形成する配線パターン形成工程と、絶縁性基材の両方の面に前記導電層をラミネートして貼り合わせるラミネート工程と、層間導通のためのビアホールを形成するビアホール形成工程と、前記ビアホールに導電性ペーストを充填する導電性ペースト充填工程と、前記離型キャリアを前記導電層より剥離する剥離工程とによりコア基材を作製する工程と、
離型キャリアの片面に導電層を成す配線パターンを形成する配線パターン形成工程と、絶縁性基材の片方の面に前記導電層をラミネートして貼り合わせるラミネート工程と、層間導通のためのビアホールを形成するビアホール形成工程と、前記ビアホールに導電性ペーストを充填する導電性ペースト充填工程と、前記離型キャリアを前記導電層より剥離する剥離工程とにより積層基材を作製する工程と、
前記コア基材と前記積層基材を位置合わせして重ね合わせる積層工程と、
前記コア基材と前記積層基材を加熱加圧して一体化する熱プレス工程とを有することを特徴とする多層回路基板の製造方法。
【請求項９】
前記配線パターン形成工程は、エッチングにより配線パターンを形成することを特徴とする請求項７又は８記載の多層回路基板の製造方法。
【請求項１０】
前記配線パターン形成工程と同一工程で、所定位置に配線パターンに予めビアホール径に相当する穴を形成することを特徴とする請求項７又は８記載の多層回路基板の製造方法。
【請求項１１】
前記ビアホール形成工程は、離型キャリア側からレーザを照射してビアホールを形成することを特徴とする請求項７又は８記載の多層回路基板の製造方法。
【請求項１２】
前記積層工程において、前記コア基材の配線パターンと、前記積層基材の配線パターンとは反対側のビアホールとを重ね合わせることを特徴とする請求項８記載の多層回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層回路基板及びその製造方法に関し、特にビアホールに充填された導電性ペーストによって層間導通を得る多層回路基板及びその製造方法に関するものである。
【背景技術】
【０００２】
電子機器の軽薄短小化、半導体チップや部品の小型化及び端子の狭ピッチ化に対応して、プリント回路基板やパッケージ基板においても実装面積の縮小や配線の精細化が進んでおり、同時に情報関連機器では信号周波数の広帯域化に対応して部品間を連結する配線の短距離化が求められており、高密度、高性能を達成するためにプリント基板の多層化が必要不可欠の技術となっている。
【０００３】
多層回路基板では、従来の平面回路に無かった層間を電気的に導通する回路形成がキーテクノロジーである。多層回路基板の第１ステップである両面配線基板は、絶縁材料に貫通孔をあけ、貫通孔の壁面に沿って導体をメッキして表裏の配線を導通接続している（例えば、非特許文献１参照。）。また、ＩＢＭ社のＳＬＣ（Ｓｕｒｆａｃｅ  Ｌａｍｉｎａｒ  Ｃｉｒｃｕｉｔ）に代表されるビルトアップ多層回路基板においても、回路層間の絶縁層の一部をレーザ等で除去し、メッキで導通接続する方法を用いている。
【０００４】
メッキを用いた配線の導通接続は、微細な回路を低抵抗で導通接続できる利点を持つが、工程が複雑で、工数も多いため、コストが高くなり、多層回路基板の用途を制限する要因となっている。
【０００５】
そこで、メッキに代えて導電性ペースト（導電性樹脂）を用いて層間導通を行った多層回路基板が実用化され、多層回路基板の用途が拡大している（例えば、特許文献１参照。）。
【０００６】
導電性ペーストにより層間導通された多層回路基板の製造方法を、図７を参照して簡単に説明する。まず、（ａ）絶縁樹脂板又は絶縁フィルム７１を出発材とし、次に（ｂ）レーザを用いてビアホール７２をあけ、その後に（ｃ）印刷法によってビアホール７２に導電性ペースト７３を充填し、この導電性ペースト７３の充填によって所望の箇所に表裏導通接続部を有する絶縁層７４を作製する。次に（ｄ）絶縁層７４の表裏に銅箔７５を熱圧着した後、（ｅ）銅箔７５をエッチングして配線パターン７６を形成し、（ｆ）〜（ｈ）以上の工程を繰り返し行って複数枚貼り合わせることで多層回路基板７７を得ている。
【０００７】
また、上記工法以外にも、ＳＬＣのように、絶縁層として感光性樹脂を用いて露光・現像を行うことによりビアホールを形成したり、ケミカルエッチングあるいはドライエッチングによって樹脂を除去する方法もある。
【０００８】
ところで、近年、マルチチップモジュールなど、ベアチップを実装する基板では、配線の高密度化に伴って多層回路基板を構成する多層回路基板用基材の単層の厚さも約０．１ｍｍから０．０２５ｍｍ程度に減少する傾向にある。この積層板の層厚の減少によって絶縁フィルム単体では、基板の撓みや皺が発生し易くなり、寸法安定性が確保し難くなっている。
【０００９】
このことに対応できかつ層間接続に導電性ペーストを用いた多層回路基板も提案されている（例えば、特許文献２参照。）。その多層回路基板の製造方法を図８を参照して説明する。まず、絶縁樹脂層を成すポリイミドフィルム８１の片面に銅箔を設け、もう一方の面には熱可塑性ポリイミドによる接着層８３を貼り合わせた積層フィルムを出発材料としている。次に、銅箔の表面にレジストフィルムを熱圧着し、パターンを露光・現像してレジストマスクを形成した後ケミカルエッチングを行い、ランド部８４を含む回路パターンと微細孔８５を形成する。次に、接着層８３にＰＥＴフィルムを貼り付け、ＹＡＧレーザ照射によってビアホール８６を形成する。さらに、ＰＥＴフィルムの表面側から導電性ペースト８２をスキージングによりビアホール８６に充填し、導電性ペースト８２を仮乾燥させた後に、ＰＥＴフィルムを剥離する。これにより、図８（ａ）に示されている積層前の多層配線基板用基材９０となる。
【００１０】
同様にして、図８（ｂ）に示すように、ランド部８４を含む回路パターンと微細孔群８７を形成した第２の多層配線基板用基材９１と、新たに準備した銅箔８８のビアホール対応位置に、エッチングによって微細孔８７を形成する。
【００１１】
次に、図８（ｃ）に示すように、多層配線基板用基材９０のビアホール８６と第２の多層配線基板用基材９１のランド部８４及び銅箔８８の微細孔群８７が正確に一致するように重ね合わせた状態とする。
【００１２】
次に、図８（ｄ）に示すように、多層配線基板用基材９０と第２の多層配線基板用基材９１及び銅箔８８を加熱プレスすることで一体化する。この後、銅箔８８をエッチングしてランド部８９を形成し、３層板が完成する。
【００１３】
この製造方法によれば、樹脂フィルムを絶縁層とし、それの片面に銅箔による導電層を形成した配線板用基材を出発材としていることによって、薄手のフィルムを用いながら剛性を確保することができる。
【非特許文献１】高木清著  「ビルトアップ多層プリント基板配線板技術」、                        日刊工業新聞社出版、２００１年６月１５日、初版２刷、                        ５３頁〜７６頁
【特許文献１】特開平７−１４７４６４号公報
【特許文献２】特開２００４−２２１４２６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記従来の図８に示した方法は、多層配線用基材９０のビアホール８６と第２の多層配線用基材９１のランド部８４及び銅箔８８の微細孔群８７を正確に一致するように重ね合わせて加熱プレスすることで一体化する方法であることから、互いにずれない正確な位置合わせが必須である。特に、高密度配線のランド部の直径は小さいので、ビアホールとランド部の位置合わせが困難になるという問題がある。
【００１５】
従来の配線の位置合わせ精度の例では、ランド径０．３ｍｍ、ビアホール径０．１５ｍｍの場合、ビアホールがランド部よりはみ出さない許容値は±０．５３ｍｍであるが、高密度配線の位置合わせ精度の例では、ランド径０．１ｍｍ、ビアホール径０．０５ｍｍであり、その場合にビアホールがランド部よりはみ出さない許容値は±０．０１８ｍｍとなる。ビアホールがランド部よりはみ出してしまうと、電気的な接続抵抗値が高くなったり、接続抵抗値がばらつくなどの不具合を生じる。
【００１６】
また、高密度配線の配線ルールはライン幅０．０２５ｍｍ、スペース幅０．０２５ｍｍ以下となるが、銅箔の表面にレジストフィルムを熱圧着し、パターンを露光・現像してレジストマスクを形成した後ケミカルエッチングを行い、ランド部８４を含む回路パターンと微細孔８５を形成する場合、ラインボトム幅は０．０２５ｍｍを確保できてもライントップはサイドエッチングの影響で細りを生じることから約０．０１５ｍｍ程度となるのが一般的である。このように細りを生じた配線パターン上に、例えばワイヤボンディング法で金線を配して半導体チップを実装する場合、ボンディングポイントがパターンより外れたりすることで実装が困難になるなどの問題がある。
【００１７】
一方、導電性ペーストを用いた多層回路基板は導電性ペースト部分の電気抵抗が高く、銅箔回路との接触抵抗が安定しないなどの欠点があったが、それらの課題は改善されつつある。例えば、アラミド不織布にエポキシ樹脂を含浸させ、Ｂステージ状態としたプリプレグ単層の厚み０．１ｍｍの多層配線用基材を用いた導電性ペースト接続の場合、一体化工程でプリプレグを銅箔で挟んで加熱加圧すると、圧縮力によりプリプレグの厚みが縮小することで、導電性ペースト中の導電フィラー同士及び導電フィラーとランド銅箔間が強く接触して電気的な接続が得られる。これに対して、高密度配線回路基板の構成にポリイミドなどの絶縁フィルムに接着材層を設けた絶縁性基材単体の厚みが０．０２５ｍｍ程度の薄手多層配線用基材を用いた場合、圧縮による絶縁性基材の厚み方向への縮小が期待できないので、ランド部を含む配線パターンを接着剤層に埋め込み、導電性ペーストの圧縮率を高めて導電フィラー同士及び導電フィラーとランド銅箔間を強く接触させ、電気的な接続を得ている。このことから、回路基板表層のランド部が絶縁層より飛び出た上記従来構成では導電性ペーストの圧縮が不測することから、電気的な接続抵抗値を低減する効果が小さいという問題があった。
【００１８】
本発明は、上記従来の問題に鑑み、ランド部とビアホールの位置合わせが容易であり、また微細配線パターンのエッチング細りによる半導体実装時の不具合を改善でき、電気的接続抵抗値を低減できて信頼性に優れた多層回路基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明の多層回路基板は、絶縁性基材の両面に配線パターンを成す導電層が設けられ、前記絶縁性基材と前記導電層に連通形成されたビアホールに層間導通を得る導電性ペーストが充填され、かつ前記導電層にビアホールと同軸の穴が形成されている第１の配線用回路基板を有するものである。
【００２０】
この構成によれば、導電層（ランド部）にあけられた穴と連通形成されたビアホールの位置が一致し、電気的接続抵抗値を低減できて信頼性に優れた多層回路基板を得ることができる。
【００２１】
また、好適には、前記第１の配線用回路基板と、絶縁性基材の片面に配線パターンを成す導電層が設けられ、前記絶縁性基材と前記導電層に連通形成されたビアホールに層間導通を得る導電性ペーストが充填され、かつ前記導電層にビアホールと同軸の穴が形成されている第２の配線用回路基板とを一体化して成る多層回路基板とされる。
【００２２】
また、前記導電層に形成された前記穴は、少なくとも片側の導電層に形成される。また、前記導電層に形成された前記穴は前記ビアホールと同径であるのが好適であり、前記導電層に形成された前記穴に導電性ペーストが充填されるのが好適である。
【００２３】
また、前記導電層の配線パターンが前記絶縁性基材に埋め込まれていると、導電性ペースト中の導電フィラー同士及び導電フィラーとランド銅箔間が強く接触して電気的抵抗値の低い接続を得ることができる。
【００２４】
また、本発明の多層回路基板の製造方法は、離型キャリアの片面に導電層を成す配線パターンを形成する配線パターン形成工程と、絶縁性基材の両方の面に前記導電層をラミネートして貼り合わせるラミネート工程と、層間導通のためのビアホールを形成するビアホール形成工程と、前記ビアホールに導電性ペーストを充填する導電性ペースト充填工程と、前記離型キャリアを前記導電層より剥離する剥離工程と、前記導電層と前記絶縁性基材を加熱加圧して一体化する熱プレス工程とを有するものである。
【００２５】
また、好適には、離型キャリアの片面に導電層を成す配線パターンを形成する配線パターン形成工程と、絶縁性基材の両方の面に前記導電層をラミネートして貼り合わせるラミネート工程と、層間導通のためのビアホールを形成するビアホール形成工程と、前記ビアホールに導電性ペーストを充填する導電性ペースト充填工程と、前記離型キャリアを前記導電層より剥離する剥離工程とによりコア基材を作製する工程と、離型キャリアの片面に導電層を成す配線パターンを形成する配線パターン形成工程と、絶縁性基材の片方の面に前記導電層をラミネートして貼り合わせるラミネート工程と、層間導通のためのビアホールを形成するビアホール形成工程と、前記ビアホールに導電性ペーストを充填する導電性ペースト充填工程と、前記離型キャリアを前記導電層より剥離する剥離工程とにより積層基材を作製する工程と、前記コア基材と前記積層基材を位置合わせして重ね合わせる積層工程と、前記コア基材と前記積層基材を加熱加圧して一体化する熱プレス工程とを有するものである。
【００２６】
また、前記配線パターン形成工程は、エッチングにより配線パターンを形成するのが好適である。このように配線パターンを離型キャリアにエッチングにより形成して絶縁基材に転写することで、配線パターンのラインボトムが表層側となり、エッチングによるライン細りによる半導体チップ実装時の不具合を解消できる。
【００２７】
また、前記配線パターン形成工程と同一工程で、所定位置に配線パターンに予めビアホール径に相当する穴を形成し、前記ビアホール形成工程は、離型キャリア側からレーザを照射してビアホールを形成するのが好適である。レーザ光を離型キャリア側から照射してビアホールを形成する際に、ビアホール径に相当する穴がレーザマスクとなり、絶縁性基材のビアホールと導電層（ランド部）の穴と同軸で位置ずれ無く、一致させることができる。
【００２８】
また、前記積層工程においては、前記コア基材の配線パターンと、前記積層基材の配線パターンとは反対側のビアホールを重ね合わせるのが好適である。
【発明の効果】
【００２９】
本発明の多層回路基板及びその製造方法によれば、導電層（ランド部）にあけられた穴と連通形成されたビアホールの位置が一致し、電気的接続抵抗値を低減できて信頼性に優れた多層回路基板を得ることができる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の多層回路基板及びその製造方法の各実施形態について、図１〜図６を参照しながら説明する。
【００３１】
（第１の実施形態）
まず、本発明の第１の実施形態について、図１〜図３を参照して説明する。図１において、１０は２層の導電層を有する多層回路基板であるコア基板で、絶縁フィルム１２の両面に接着剤層１３を設けた絶縁性基材１１にて構成され、さらに銅箔等による導電層（ランド部及び配線パターン部）１４ａ、１４ｂが接着剤層１３に埋設されている。一方の導電層１４ａには、導電層１４ａ、１４ｂ間の層間導通のためのビアホール１５に連通して穴１６が設けられている。ビアホール１５及び穴１６には導電性ペースト１７が充填されている。
【００３２】
絶縁性基材１１は、絶縁フィルム１２として厚み０．０１２５ｍｍのポリイミドフィルムを用い、絶縁フィルム１２の両面に接着剤層１３としてポリイミ系接着剤を０．０１ｍｍの厚みで塗布して３層構造としたものである。
【００３３】
コア基板１０にビアホール１５を形成する際に、導電層１４ａ側から導電層１４ａに設けた穴１６を狙ってレーザ光を照射すると、穴１６がレーザ光照射のマスクとなるため、導電層１４ａに設けた穴１６とビアホール１５が同軸かつ同径となって互いに位置ずれなく一致する。
【００３４】
導電性ペースト１７は、金、銀、銅などの粉末を導電性フィラーとし、これに熱硬化性樹脂を混練したものが好適に使用される。特に、銅は導電性が良好で、マイグレーションも少ないため有効である。また、熱硬化性樹脂は液状のエポキシ樹脂が耐熱性の面で安定である。
【００３５】
導電性ペースト１７は、導電層１４ａ側よりスクイジングによってビアホール１５及び穴１６に充填されており、熱プレス工程で導電層１４ａ、１４ｂが接着剤層１３に埋め込まれる際に導電性ペースト１７が圧縮されることで、良好な電気的接続抵抗値が得られる。
【００３６】
導電層１４ａ、１４ｂは、エッチングにより形成された直径０．３ｍｍのランド部及びライン幅０．０２５ｍｍ、スペース０．０２５ｍｍの配線パターン部から成り、ランド部及び配線パターン部のボトム側がコア基材１０及び後述の多層回路基板の表層となるように形成されている。これにより、半導体実装時にパターン細りに起因する実装不良が発生しない。
【００３７】
以上のコア基板１０の構成によれば、導電層１４ａ、１４ｂのランド部と形成されたビアホール１５の位置ずれがなく、電気的な接続抵抗が低く、さらに多層回路基板の表面に高密度実装する際の半導体チップの実装性が高く、優れた品質の多層回路基板を得ることができる。
【００３８】
次に、図２、図３を参照して前記コア基板１０の製造工程を説明する。まず、図２（ａ）に示すように、厚み０．０７５ｍｍのＰＥＴからなる離型キャリア２０の上に、厚み０．００９ｍｍの銅箔よりなる配線パターン部及びランド部よりなる導電層１４ａが形成されている。離型キャリア２０は、導電層１４ａを転写後、離型されてしまうものであり、ポリエチレンやポリエチレンテレフタレートなどの有機フィルムが使用できる。導電層１４ａは、離型キャリア２０に銅箔などの金属箔をシリコーン接着剤を接着させたものや、金属箔上に更に電解メッキ法などで形成することができる。このように膜状に形成した金属箔を化学エッチング法などの既存の加工技術を利用して導電層１４ａが形成される。なお、導電層１４ａの所定位置には、予めビアホール径に相当する穴１６を配線パターン形成工程と同一工程で設けられる。また、同様にして穴１６を設けない配線パターン及びランド部よりなる導電層１４ｂ（図示せず）を形成したものも作製される。
【００３９】
次に、図２（ｂ）に示すように、絶縁フィルム１２の両面に接着剤層１３を設けた前記絶縁性基材１１の両面に、導電層１４ａ、１４ｂをラミネートして貼り付けるラミネート工程を行う。ラミネート工程は、上記配線パターン形成工程で作製した離型キャリア２０に形成したそれぞれの導電層１４ａ、１４ｂが対向するように、絶縁性基材１１を介して真空ラミネート装置（例えば、名機製作所製、ＭＶＬＰ−５００）により貼り合わせる。ラミネート前には予め導電層１４ａ、１４ｂの位置合わせを行う必要があるが、本実施形態においては基準穴２１に基準ピン（図示せず）を挿入した状態で、基準穴２１の近傍を絶縁性基材１１を介して熱圧着ツール（図示せず）で仮止めする。熱圧着ツールで加熱加圧された部分の接着剤層１３が溶融硬化することで、絶縁性基材１１と両面に配した離型キャリア２０が部分的に接着固定される。このとき、絶縁性基材１１には基準穴２１より大きな直径の逃がし穴２２を設けておく。
【００４０】
なお、絶縁性基材１１及び導電層１４ａ、１４ｂが形成された離型キャリア２０をロール（長尺）で扱えば生産効率が向上する。また、導電層１４ａ、１４ｂの位置合わせは基準ピンを用いる方法のほかに、カメラ認識機能を備えたアライメント装置などを用いても良い。また、ポリイミド系接着剤による接着剤層１３は、熱可塑性ポリイミド（ＴＰＩ）あるいは熱可塑性ポリイミドに熱硬化機能を付与したフィルムの貼り付けなどによって形成しても良い。
【００４１】
次に、図２（ｃ）に示すように、層間接着のためのビアホールを形成するビアホール形成工程を行う。図２（ｃ）は、集光レンズ２３により集光された炭酸ガスレーザ光２４を導電層１４ａに設けた穴１６を狙って照射している状態を示している。炭酸ガスレーザ光２４のビーム径は、導電層１４ａの上位位置で穴１６の穴径より大きい０．１２ｍｍ程度となるように調整されている。まず、ＰＥＴの離型キャリア２０に穴２５を加工した炭酸ガスレーザ光２４は導電層１４ａに達すると、銅の導電層１４ａに設けた穴１６がレーザマスクの作用をするので、穴１６に連通して、穴１６と同径でかつ同軸上にビアホール１５を絶縁性基材１１に形成することができる。また、導電層１４ｂに達した炭酸ガスレーザ光２４は導電層１４ｂの表面で反射される。
【００４２】
炭酸ガスレーザ加工によるビアホール１５の断面形状は、円錐台形状で導電層１４ａ側より導電層１４ｂ側に行く程僅かに細りを生じている。本実施形態においては、導電層１４ａ側が０．０５ｍｍで、導電層１４ｂ側が０．０４５ｍｍであった。また、離型キャリア２０には、直径約０．１３ｍｍの穴２５が形成されていた。
【００４３】
なお、本実施形態では炭酸ガスレーザを用いたが、紫外線レーザなど、他のレーザを用いても良い。また、ｆθレンズとガルバノメータを組み合わせれば、高速加工が可能となり、生産効率が向上する。
【００４４】
次に、図３（ａ）に示すように、ビアホールに導電性ペーストを充填する導電性ペースト充填工程を行う。スキージ２６を矢印の方向に移動させて導電性ペースト１７をビアホール１５と導電層１３ａに設けた穴１６及びレーザ加工により形成された離型キャリア２０の穴２５に充填する。
【００４５】
本実施形態においては、平均粒径２μｍの球形状の銅粒子８５質量％と、樹脂組成としてビスフェノールＡ型エポキシ樹脂３質量％と、グルシジルエステル系エポキシ樹脂９質量％と、硬化剤としてアミンアダクト硬化剤３質量％とを混練し、粘度５０〜１５０Ｐａ・ｓに調整したものを用いた。ここで、離型キャリア２０は、導電性ペースト充填時の印刷マスクとして機能するので、特別にマスクを準備する必要がないという利点がある。
【００４６】
次に、図３（ｂ）に示すように、導電層１４ａ、１４より離型キャリア２０を剥離する剥離工程を行う。図３（ｂ）は、導電層１４ａ、１４よりそれぞれ離型キャリア２０を剥離した状態を示す。離型キャリア２０は、シリコーン接着剤（図示せず）を介してそれぞれの導電層１４ａ、１４ｂに適正な強度で接着されているので、導電層１４ａ、１４ｂとの界面で剥離できる。また、剥離後、離型キャリア２０にレーザ加工により形成された穴２５は導電性ペースト１７が埋まった状態となる。これは、穴２５の穴径が０．１３ｍｍであり、導電層１４ａに設けた穴１６の径の０．０５ｍｍより大きいため、離型キャリア２０を剥離したとき応力的に弱い首部分で分断されるためである。
【００４７】
次に、図３（ｃ）に示すように、導電層１４ａ、１４と絶縁性基材１１を加熱加圧して一体化する熱プレス工程を行う。図３（ｃ）は、プレス押え板２７を絶縁性基材１１の両面に配し、加熱温度２００℃、加圧力５ＭＰａの条件で熱プレスしている状態を示す。加熱加圧条件下において、接着剤層１３は一旦軟化した後に硬化する挙動を示すため、導電層１４ａ、１４ｂは接着剤層１３が軟化した状態で埋め込まれ、その硬化して一体化される。
【００４８】
以上のようにして、図１に示す導電層１４ａ、１４ｂのランド部と絶縁性基材１１のビアホール１５の位置合わせが容易で、微細配線パターンのエッチング細りによる半導体実装時の不具合を改善するとともに、電気的接続抵抗値が低減でき、信頼性に優れた導電層が２層のコア基板１０から成る多層回路基板を製作することができる。また、離型キャリア２０への配線パターン形成後に抵抗やコンデンサなどの受動部品を印刷法などで作り込んでおけば、受動部品が内蔵された多層回路基板とすることもできる。
【００４９】
（第２の実施形態）
次に、本発明の第２の実施形態について、図４、図５を参照して説明する。本実施形態の多層回路基板は、第１の実施形態の両面に、新たな導電層を設けて４層構造の多層回路基板としたものであり、第１の実施形態と同一の構成要素については同一の参照符号を付して説明を省略する。
【００５０】
図４において、１０は、第１の実施形態と同様のコア基板である。３０は、２セット準備された積層基板であり、絶縁フィルム１２の両面に接着剤層１３を設けた絶縁性基材１１にて構成され、さらに片方の接着剤層１３に銅箔等による導電層（ランド部及び配線パターン部）１４ｃが埋設され、導電層１４ｃには、層間接着のためのビアホール１５に連通して穴１６が設けられ、ビアホール１５及び穴１６には導電性ペースト１７が充填されている。この積層基板３０を、導電層１４ｃが表層側になるように、それぞれコア基板１０の導体層１４ａ、１４ｂに対向して配置し、一体化して４層の多層回路基板が構成されている。
【００５１】
コア基板１０の導電層１４ａ、１４ｂは、多層回路基板内に内蔵されることから、両面粗化銅箔の使用が好ましく、また銅箔厚みを表層用の導電層１４ａ、１４ｂの倍程度にすることで積層基板３０の導電性ペースト１７の圧縮による電気的接続の低抵抗化が得られ易い。
【００５２】
なお、ここでは導電層１４ａ、１４ｂ、１４ｃ、１４ｃの４層の構成で説明したが、これに限られるものではなく、さらに多層化が可能である。
【００５３】
次に、図５を参照して本実施形態の４層の多層回路基板の製造工程を説明する。まず、図５（ａ）に示すコア基板１０を準備する。これは、図３（ｂ）に示した離型キャリア２０を導電層１４ａ、１４ｂから剥離した状態のものである。また、図５（ｂ）に示す積層基板３０を準備する。これは、導電層１４ｃを保持していた離型キャリア２０を剥離した状態のものである。導電層１４ｃとしては、片面粗化銅箔の銅箔厚み０．００９ｍｍを使用した。図５（ａ）、（ｂ）の状態に至るまでの製造工程は、図５（ｂ）の導電層１４ｃが片面であること以外は、第１の実施形態と同様であるため、説明を省略する。
【００５４】
次に、図５（ｃ）に示す熱プレス工程を行う。図５（ｃ）は、２セット準備された積層基板３０をその導電層１４ｃが表層側になるように、それぞれコア基板１０の導電層１４ａ、１４ｂに対向して配置し、基準穴２１及び基準ピン（図示せず）により位置合わせし、さらにプレス押え板２７を介して加圧加熱している状態を示す。加熱加圧条件下において、接着剤層１３は一旦軟化した後硬化する挙動を示すため、導電層１４ａ、１４ｂ、１４ｃは接着剤層１３が軟化した状態て埋め込まれた後、硬化して一体化される。
【００５５】
以上のようにして、図４に示す導電層１４ａ、１４ｂ、１４ｃのランド部とコア基板１０及び積層基板３０のビアホール１５の位置合わせが容易で、微細配線パターンのエッチング細りによる半導体実装時の不具合を改善するとともに、電気的接続抵抗値が低減でき、信頼性に優れた導電層が４層の多層回路基板を製作することができる。
【００５６】
（第３の実施形態）
次に、本発明の第３の実施形態について、図６を参照して説明する。本実施形態の多層回路基板は、第１の実施形態の両面に、新たな導電層を設けて４層構造の多層回路基板としたものであり、第２の実施形態との相違点は、積層基板として、絶縁フィルム１２の片面にのみ接着剤層１３を設けた形態の積層基板３１を使用した点にある。その他のついては、第２の実施形態と同様であるため、詳しい説明は省略する。また、本実施形態の製造方法に関しては、コア基板１０の導電層１４ａ、１４ｂとして厚み０．００９ｍｍの銅箔を使用した以外は、第２の実施形態と同様であるため、詳しい説明は省略する。
【００５７】
以上のようにして、図５に示す導電層１４ａ、１４ｂ、１４ｃのランド部とコア基板１０及び積層基板３１のビアホール１５の位置合わせが容易で、微細配線パターンのエッチング細りによる半導体実装時の不具合を改善するとともに、電気的接続抵抗値が低減でき、信頼性に優れた導電層が４層の多層回路基板を製作することができる。また、本実施形態によれば、接着剤層１３を片面のみとしたので、多層回路基板を薄型化できる。
【産業上の利用可能性】
【００５８】
本発明の多層回路基板及びその製造方法によれば、導電層（ランド部）にあけられた穴と連通形成されたビアホールの位置が一致し、電気的接続抵抗値を低減できて信頼性に優れた多層回路基板を得ることができ、薄型で高密度配線機能を有するので、半導体モジュール基板などとして有用である。
【図面の簡単な説明】
【００５９】
【図１】本発明の第１の実施形態の多層回路基板の断面図。
【図２】同実施形態の多層回路基板の製造工程の前半を示す断面図。
【図３】同実施形態の多層回路基板の製造工程の後半を示す断面図。
【図４】本発明の第２の実施形態の多層回路基板の断面図。
【図５】同実施形態の多層回路基板の製造工程を示す断面図。
【図６】本発明の第３の実施形態の多層回路基板の断面図。
【図７】従来例の多層回路基板の製造工程を示す断面図。
【図８】他の従来例の多層回路基板の製造工程を示す断面図。
【符号の説明】
【００６０】
１０  コア基板
１１  絶縁性基材
１２  絶縁フィルム
１３  接着剤層
１４ａ、１４ｂ、１４ｃ  導電層
１５  ビアホール
１６  穴
１７  導電性ペースト
２０  離型キャリア
２４  炭酸ガスレーザ光
３０、３１  積層基板
【図１】
2006210524.tif 000003
【図２】
2006210524.tif 000004
【図３】
2006210524.tif 000005
【図４】
2006210524.tif 000006
【図５】
2006210524.tif 000007
【図６】
2006210524.tif 000008
【図７】
2006210524.tif 000009
【図８】
2006210524.tif 000010