(57)【要約】【課題】画素値の変化が大きい場合でも自然な画像を表現できる情報処理装置および画像処理回路を提供する。【解決手段】複数の所定の演算係数を演算係数記憶領域２２０に記憶し、入力された複数の画素信号に対応した演算係数を演算係数記憶領域２２０から呼び出し、新たな画素を生成し、出力画素信号１０２として出力する。【選択図】図３
2006308971.tif 000002
【特許請求の範囲】
【請求項１】
入力された画像信号を画像補間処理により画素数を増加させる画像処理回路であって、
複数の所定の演算係数を記憶する記憶手段と、
入力された複数の画素信号に対応した演算係数を前記記憶手段から呼び出し、新たな画素を生成し、出力画素信号として出力する生成手段と、
を具備することを特徴とする画像処理回路。
【請求項２】
入力された画像信号を画像補間処理により画素数を増加させ、出力信号として出力する画像処理回路であって、
前記画素信号から画素値差分を検出する画素値差分検出手段と、
複数の所定の演算係数を記憶する記憶手段と、
前記画素値差分検出手段により検出された画素値差分信号と、前記複数の画素信号とに基づいて、前記記憶手段に記憶されている演算係数から対応する演算係数を呼び出し、新たな画素を出力画素信号として生成する生成手段と、
を具備することを特徴とする画像処理回路。
【請求項３】
前記請求項１または２に記載の画像処理回路において、
サンプリング周波数がライン周波数の整数倍の画像において、着目画素を挟んで斜め方向の最近接位置に配置された２つの近接画素を結ぶ直線上の補間画素の画素値を、前記着目画素および２つの前記近接画素の各画素値の平均として求める補間処理を行い、
前記補間画素の補間位置は、前記着目画素から前記近接画素までの距離の１／４の位置に設定されており、前記着目画素の周辺に４つの前記補間画素を生成し、前記着目画素および前記近接画素の代わりに前記補間画素を用いることにより、原画像の水平および垂直方向の各画素数を２倍にするものであり、
前記着目画素の画素値をｅ、その周辺に位置する４つの前記近接画素の画素データを周回方向に沿って順番にａ、ｃ、ｇ、ｉとしたときに、
４つの前記補間画素の画素値Ｅ１、Ｅ２、Ｅ３、Ｅ４は、
Ｅ１＝（αｅ＋ｋｘ（ａ−ｉ））／α、
Ｅ２＝（αｅ＋ｋｘ（ｃ−ｇ））／α、
Ｅ３＝（αｅ＋ｋｘ（ｇ−ｃ））／α、
Ｅ４＝（αｅ＋ｋｘ（ｉ−ａ））／α、
（０≦ｋｘ、かつｋｘは、ｋ１〜ｋｎのいずれかである前記演算係数。α、ｎ＝自然数）
となることを特徴とする画像処理回路 。
【請求項４】
入力された画像信号を画像補間処理により画素数を増加させる画像処理回路を備えた情報処理装置であって、
前記画像処理回路は、
複数の所定の演算係数を記憶する記憶手段と、
入力された複数の画素信号に対応した演算係数を前記記憶手段から呼び出し、新たな画素を生成し、出力画素信号として出力する生成手段と、
を具備することを特徴とする情報処理装置。
【請求項５】
入力された画像信号を画像補間処理により画素数を増加させ、出力信号として出力する画像処理回路を備えた情報処理装置であって、
前記画像処理回路は、
前記画素信号から画素値差分を検出する画素値差分検出手段と、
複数の所定の演算係数を記憶する記憶手段と、
前記画素値差分検出手段により検出された画素値差分信号と、前記複数の画素信号とに基づいて、前記記憶手段に記憶されている演算係数から対応する演算係数を呼び出し、新たな画素を出力画素信号として生成する生成手段と、
を具備することを特徴とする情報処理装置。
【請求項６】
前記請求項４または５に記載の情報処理装置において、
サンプリング周波数がライン周波数の整数倍の画像において、着目画素を挟んで斜め方向の最近接位置に配置された２つの近接画素を結ぶ直線上の補間画素の画素値を、前記着目画素および２つの前記近接画素の各画素値の平均として求める補間処理を行い、
前記補間画素の補間位置は、前記着目画素から前記近接画素までの距離の１／４の位置に設定されており、前記着目画素の周辺に４つの前記補間画素を生成し、前記着目画素および前記近接画素の代わりに前記補間画素を用いることにより、原画像の水平および垂直方向の各画素数を２倍にするものであり、
前記着目画素の画素値をｅ、その周辺に位置する４つの前記近接画素の画素データを周回方向に沿って順番にａ、ｃ、ｇ、ｉとしたときに、
４つの前記補間画素の画素値Ｅ１、Ｅ２、Ｅ３、Ｅ４は、
Ｅ１＝（αｅ＋ｋｘ（ａ−ｉ））／α、
Ｅ２＝（αｅ＋ｋｘ（ｃ−ｇ））／α、
Ｅ３＝（αｅ＋ｋｘ（ｇ−ｃ））／α、
Ｅ４＝（αｅ＋ｋｘ（ｉ−ａ））／α、
（０≦ｋｘ、かつｋｘは、ｋ１〜ｋｎのいずれかである係数。α、ｎ＝自然数）
となることを特徴とする情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、パーソナルコンピュータやデジタルテレビの画像処理技術に係り、特に、入力された画像信号を画像補間処理により画素数を増加させる情報処理装置および画像処理回路に関する。
【背景技術】
【０００２】
従来の技術では、入力された画像信号を画像補間処理により画素数を増加させる画像処理においては、入力信号（画素）の大きさに関係なく一律に画素補間による画素数の増加処理を行っている（例えば、特許文献１、特許文献２参照）。
【特許文献１】特開２０００−１４８０６１号公報。
【特許文献２】特開２０００−３０８０２１号公報。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、上述した技術であると、信号のレベル差の大きい場合には、無理に中間レベルの画素を作る傾向にあり、不自然な画像となってしまう不具合がある。例えば、黒と白の境界線では、黒と白の中間色であるグレーとして表現してしまう。
【０００４】
以上の点を鑑み本発明の目的は、画素値の変化が大きい場合でも自然な画像を表現できる情報処理装置および画像処理回路を提供することである。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本願発明の一態様によれば、入力された画像信号を画像補間処理により画素数を増加させる画像処理回路であって、複数の所定の演算係数を記憶する記憶手段と、入力された複数の画素信号に対応した演算係数を前記記憶手段から呼び出し、新たな画素を生成し、出力画素信号として出力する生成手段と、を具備することを特徴とする画像処理回路が提供される。
【０００６】
このため、画素値の変化が大きい場合でも自然な画像を表現できる情報処理装置および画像処理回路を提供することができる。
【発明の効果】
【０００７】
本発明によれば、画素値の変化が大きい場合でも自然な画像を表現できる情報処理装置および画像処理回路を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下図面を参照して、本発明の一実施形態について説明する。
【０００９】
図１は、本発明の一実施形態に係る情報処理装置であるノート型パーソナルコンピュータを示した構成図である。
【００１０】
図１に示すように、コンピュータ１０は、コンピュータ１０と、ディスプレイユニット１２とから構成されている。ディスプレイユニット１２にはＬＣＤ（Liquid CrystalDisplay）からなる表示装置が組み込まれており、そのＬＣＤの表示画面１２１はディスプレイユニット１２のほぼ中央に位置されている。
【００１１】
ディスプレイユニット１２は、コンピュータ１０に対して解放位置と閉塞位置との間を回動自在に取り付けられている。コンピュータ１０の本体側は薄い箱形の筐体を有しており、その上面にはパワーボタン１１４、キーボード１１１、パームレスト上にはタッチパッド１１２、および左右２つのボタン１１３ａ、１１３ｂ、光ディスクドライブ２０等が配置されている。
【００１２】
図２は、コンピュータ１０のシステム構成を示したブロック図である。
【００１３】
コンピュータ１０は、ＣＰＵ２０１、チップセット２０２、主メモリ２０３、グラフィックスコントローラ２０４、通信デバイス２０５、チップセット２０６、Ｉ／Ｏコントローラ２０７、ハードディスクドライブ（ＨＤＤ）２０８、ＣＤ／ＤＶＤドライブ２０９、ＢＩＯＳ−ＲＯＭ２１０、エンベデッドコントローラ／キーボードコントローラＩＣ（以下、ＥＣ／ＫＢＣと称す）２１１等が設けられている。
【００１４】
ＣＰＵ２０１は、コンピュータ１０の動作を制御するために設けられたプロセッサであり、ハードディスクドライブ（ＨＤＤ）２０８から主メモリ２０３にロードされたオペレーティングシステム（オペレーションシステム）およびアプリケーションプログラム／ユーティリティプログラムを実行する。また、ＣＰＵ２０１は、ＢＩＯＳ−ＲＯＭ２１０に格納されたＢＩＯＳ（Basic Input Output System）も実行する。
【００１５】
チップセット２０２は、ＣＰＵ２０１のローカルバスとＬＰＣバス２との間を双方向で接続するブリッジデバイスである。グラフィックスコントローラ２０４はコンピュータ１０のディスプレイモニタとして使用されるＬＣＤの表示画面１２１を制御する。通信デバイス２０５はＰＣＩデバイスの１つであり、例えばインターネットなどのコンピュータネットワークへの接続のために使用される。さらにＩ／Ｏコントローラ２０７もＰＣＩデバイスの１つであり、ここにはハードディスクドライブ（ＨＤＤ）２０８およびＣＤ／ＤＶＤドライブ２０９を制御するためのＩＤＥコントローラなどが内蔵されている。
【００１６】
チップセット２０６は、ＰＣＩバス１とＬＰＣバス２を双方向で接続するブリッジデバイスであり、ここには、例えばシステムタイマ、ＤＭＡコントローラ、割り込みコントローラなどの各種システムデバイスも内蔵されている。
【００１７】
ＥＣ／ＫＢＣ２１１は、電力管理のためのエンベデッドコントローラと、キーボード１１１を制御するためのキーボードコントローラとが集積された１チップマイクロコンピュータである。
【００１８】
図３は、本発明の実施形態に係る画像処理回路を適用したグラフィックスコントローラの構成を示すブロック図である。
【００１９】
グラフィックスコントローラ２０４は、以下のように構成されている。すなわち、チップセット２０２から出力された入力画像信号１０１の入力画素情報から、隣接する水平画素間及び垂直画素間の値の画素値差分を検出する画素値差分検出回路３００と、チップセット２０２から出力された入力画像信号１０１の入力画素情報に対し所定の演算を行い、出力画素信号を含んだ出力画像信号としてＬＣＤ１２１に出力する画素置換回路２００とから構成されている。
【００２０】
画素置換回路２００は、複数の所定の演算係数であるｋ１、ｋ２〜ｋｎを記憶する演算係数記憶領域２２０と、画素値差分検出回路３００から検出された差分値に対応する切り替え信号を受信し、対応する演算係数に切り替える係数切り替えスイッチ２３０と、係数切り替えスイッチ２３０から所定の演算係数を受信し、この演算係数とチップセット２０２から出力された入力画像信号１０１の入力画素情報とから画素を増やす画素置換処理を行う演算回路２１０とから構成されている。
【００２１】
次に、グラフィックスコントローラ２０４が行う画素置換処理について説明する。
【００２２】
チップセット２０２から出力された入力画像信号１０１の入力画素情報は、画素値差分検出回路３００に入る。
【００２３】
画素値差分検出回路３００は、隣接する水平画素間及び垂直画素間の値の差分値を検出し、検出した差分値を係数切替信号として係数切替スイッチ２３０に送る。
【００２４】
一方、画素置換回路２００の演算回路２１０に入力された入力画像信号１０１は、画素置換回路２００によって画素置換処理が行われる。この画素置換処理では、係数切替スイッチ２３０によって対応する演算係数に切り替えられることにより、演算係数記憶領域２２０に記憶された演算係数であるｋ１、ｋ２〜ｋｎが呼び出され、演算回路２１０によって、入力画像信号の入力画素信号に演算係数を用いて画素置換処理が行われ、出力画素信号が出力信号１０２として出力される。なお、新たな画素を作成する場合の演算係数は、位置的に最も近い画素の画素値に近くなるように設定する。
【００２５】
なお、上述した機能は、以下のような構成、すなわち、ＣＰＵ２０１、主メモリ２０３、チップセット２０２から構成されるソフトウエア処理でも実現できることはいうまでもない。
【００２６】
図４は、入力画像信号と出力画像信号の画素の位置関係を示す模式図である。なお、括弧内は、画素値を示している。
【００２７】
Ｐ１〜Ｐ９は、入力画像信号の入力画素（の位置）、a〜iは、入力画素Ｐ１〜Ｐ９の画素値、Ｑ１〜Ｑ４は、補間画素である。
【００２８】
まず、Ｐ５を着目画素とし、Ｐ５に注目した場合、補間画素Ｑ１〜Ｑ４で示されるものが着目画素Ｐ５を中心としてその周囲に作られる４画素の位置を示している。そして、演算処理により着目画素Ｐ５の画素が補間画素Ｑ１〜Ｑ４の画素に置換されることになる。
【００２９】
またＥ１〜Ｅ４は、補間画素Ｑ１〜Ｑ４の画素値である。
【００３０】
演算処理により作られるＥ１〜Ｅ４の画素値の一例を以下に示す。
【００３１】
E1＝（８e＋kx（a−i））／８
E2＝（８e＋kx（c−g））／８
E3＝（８e＋kx（g−c））／８
E2＝（８e＋kx（i−a））／８
ここで、kxは０≦kxでk1〜kn（ｎ：自然数）の中のいずれかであり、画素値差分検出回路３００で検出された差分値により決定される係数（演算係数）である。この演算係数は、以下のようにして求められる。
【００３２】
（演算係数の算出方法）
E１の係数は、  ２ｍ（ｘ／ｎ）＞｜ｅ−ａ｜≧２ｍ（（ｘ−１）／ｎ）
の場合に  ｋｘ＝β（（ｎ−ｘ）／ｎ）
Ｅ２の係数は、  ２ｍ（ｘ／ｎ）＞｜ｅ−ｃ｜≧２ｍ（（ｘ−１）／ｎ）
の場合に  ｋｘ＝β（（ｎ−ｘ）／ｎ）
Ｅ３の係数は、  ２ｍ（ｘ／ｎ）＞｜ｅ−ｇ｜≧２ｍ（（ｘ−１）／ｎ）
の場合に  ｋｘ＝β（（ｎ−ｘ）／ｎ）
Ｅ４の係数は、  ２ｍ（ｘ／ｎ）＞｜ｅ−ｉ｜≧２ｍ（（ｘ−１）／ｎ）
の場合に  ｋｘ＝β（（ｎ−ｘ）／ｎ）
ここで、２ｍのｍはデジタル処理の量子化数で８bit処理であればｍ＝8である。
【００３３】
Xは１〜ｎの値で、ベータは例えば０．１〜１の間で任意に設定する係数。
【００３４】
また、他の置換される画素値の一例としては、周辺画素情報を多く取り入れ、次のように行うこともできる。
【００３５】
E1＝（（Ｎ−２）e＋２kx・e＋kx（（a＋ｂ＋ｄ）−（c＋ｆ＋ｇ＋ｈ＋ｉ）））
／（Ｎ−２）
E2＝（（Ｎ−２）e＋２kx・e＋kx（（ｂ＋ｃ＋ｆ）−（a＋ｄ＋ｇ＋ｈ＋ｉ）））／（Ｎ−２）
E3＝（（Ｎ−２）e＋２kx・e＋kx（（ｄ＋ｇ＋ｈ）−（a＋ｂ＋ｃ＋ｆ＋ｉ）））／（Ｎ−２）
E4＝（（Ｎ−２）e＋２kx・e＋kx（（ｆ＋ｈ＋i）−（a＋b＋ｃ＋ｄ＋ｇ）））／（Ｎ−２）
（Ｎは、３以上の整数で  ０≦kx）
以上より、入力された入力信号の画素値の変化が大きい場合には、複数の元画素から作られる新たな画素を作成する場合の演算係数を位置的に最も近い画素の画素値に近くなるように設定する。このため、画素値変化の大きいところでの不自然な現象を抑えることが可能となる。すなわち、入力された入力信号の画素値の変化が大きい場合でも自然な画像を表現することができる。
【００３６】
また、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施形態に係る情報処理装置であるノート型パーソナルコンピュータを示した構成図。
【図２】コンピュータのシステム構成を示したブロック図。
【図３】本発明の実施形態に係る画像処理回路を適用したグラフィックスコントローラの構成を示すブロック図。
【図４】入力画像信号と出力画像信号の画素の位置関係を示す模式図。
【符号の説明】
【００３８】
２・・・ＬＰＣバス、１０・・・コンピュータ、１２・・・ディスプレイユニット、２０・・・光ディスクドライブ、１１１・・・キーボード、１１２・・・タッチパッド、１１３ａ．１１３ｂ・・・ボタン、１１４・・・パワーボタン、１２１・・・ＬＣＤ、２００・・・画素置換回路、２０１・・・ＣＰＵ、２０２・・・チップセット、２０３・・・主メモリ、２０４・・・グラフィックスコントローラ、２０５・・・通信デバイス、２０６．Ｉ・・・チップセット、２０６・・・チップセット、２０７・・・Ｏコントローラ、２０８・・・ハードディスクドライブ、２０８・・・ハードディスクドライブ、２０９・・・ＤＶＤドライブ、２１１・・・ＥＣ／ＫＢＣ、２２０・・・演算係数記憶領域、２３０・・・係数切替スイッチ、３００・・・画素値差分検出回路。
【図１】
2006308971.tif 000003
【図２】
2006308971.tif 000004
【図３】
2006308971.tif 000005
【図４】
2006308971.tif 000006