(57)【要約】【課題】  各種クロック信号の遅延時間を正確に計測する。【解決手段】  ダミー回路２７はカウンタ２２の入力端ＳＴＡＲＴに出力する。ダミー回路のインバータ６２ｇから出力された信号を検出信号ＭＯＮとしてカウンタ２６の入力端ＳＴＯＰに出力する。ＤＸ信号及び検出信号ＭＯＮの位相差を計測することによって各駆動回路における各種クロック信号の遅延時間を算出する。【選択図】  図６
2006163223.tif 000002
【特許請求の範囲】
【請求項１】
画素部を有する電気光学装置の駆動回路において、所定の周期のクロック信号に基づいてシフトレジスタの複数の段から順次出力される転送信号を複数の段階で整形する際に、各段階の整形にそれぞれ用いられる複数種のイネーブル信号のうち前記画素部に画像信号を供給するタイミングを規定する一系列のマスターイネーブル信号により整形された前記転送信号を抽出する抽出ステップと、
該抽出された転送信号をモニタリングするモニタリングステップとを備えたこと
を特徴とする転送信号のモニタリング方法。
【請求項２】
前記シフトレジスタから出力された前記転送信号は、前記複数種のイネーブル信号のうち、複数系列でなる第１イネーブル信号で第１整形された後、前記マスターイネーブル信号により第２整形されること
を特徴とする請求項１に記載の転送信号のモニタリング方法。
【請求項３】
前記シフトレジスタに入力され前記転送信号の出力の開始を指示するスタートパルスをスタート信号とし、前記抽出された転送信号をストップ信号とすることで前記転送信号をモニタリングすること
を特徴とする請求項１又は２に記載の転送信号のモニタリング方法。
【請求項４】
前記モニタリングステップにおいて、前記転送信号を整形するために前記シフトレジスタの一の段に電気的に接続された論理回路を模擬したダミー回路に前記転送信号及び前記マスターイネーブル信号を入力し、該ダミー回路からの出力される前記駆動回路における前記抽出された転送信号の遅延時間を計測すること
を特徴とする請求項３に記載の転送信号のモニタリング方法。
【請求項５】
請求項４に記載の転送信号のモニタリング方法と、
前記計測された遅延時間に応じて前記クロック信号のタイミングを調整する調整ステップと
を備えたことを特徴とするクロック信号のタイミング調整方法。
【請求項６】
所定の周期のクロック信号に基づいてシフトレジスタの複数の段から順次出力される転送信号を段階的に整形するための複数種のイネーブル信号のうち画素部に画像信号を供給するタイミングを規定する一系列のマスターイネーブル信号により整形された前記転送信号を抽出する抽出手段と、
該抽出された転送信号をモニタリングするモニタリング手段とを備えたこと
を特徴とする転送信号のモニタリング装置。
【請求項７】
画素部を有する電気光学装置の駆動回路であって、
所定の周期のクロック信号に基づいてシフトレジスタの複数の段から順次出力される転送信号を複数の段階で整形する際に、各段階の整形にそれぞれ用いられる複数種のイネーブル信号のうち前記画素部に画像信号を供給するタイミングを規定する一系列のマスターイネーブル信号により整形された前記転送信号を所定の間隔で抽出する抽出手段と、
該抽出された転送信号をモニタリングするモニタリング手段と、
前記抽出された転送信号の遅延時間に応じて前記クロック信号のタイミングを調整する調整手段と、
該タイミングが調整されたクロック信号に応じて前記画素部を駆動する駆動手段とを備えたこと
を特徴とする駆動回路。
【請求項８】
前記シフトレジスタから出力された前記転送信号は、前記複数種のイネーブル信号のうち、複数系列でなる第１イネーブル信号で第１整形された後、前記マスターイネーブル信号により第２整形されること
を特徴とする請求項７に記載の駆動回路。
【請求項９】
前記抽出手段は前記転送信号を整形するために前記シフトレジスタの一の段に電気的に接続された論理回路を模擬したダミー回路を含むこと
を特徴とする請求項７又は８に記載の駆動回路。
【請求項１０】
前記モニタリング手段は、前記シフトレジスタに入力され前記転送信号の出力の開始を指示するスタートパルスをスタート信号とし、前記抽出された転送信号をストップ信号することで前記転送信号をモニタリングすること
を特徴とする請求項７から９の何れか一項に記載の駆動回路。
【請求項１１】
前記モニタリング手段は、前記スタート信号と前記ストップ信号に基づき前記駆動回路における前記抽出された転送信号の遅延時間を計測すること
を特徴とする請求項１０に記載の駆動回路。
【請求項１２】
複数の走査線及びデータ線と、
該走査線とデータ線との交差に対応して各々設けられた複数の画素と、
転送信号を転送するシフトレジスタと、
前記シフトレジスタから出力された転送信号に前記複数の段階の整形を施した信号をサンプリング信号として前記データ線に画像信号をサンプリングするサンプリング回路と、
請求項７から１１の何れか一項に記載の駆動回路とを備えたこと
を特徴とする電気光学装置。
【請求項１３】
前記抽出手段は、前記シフトレジスタの一段分を模擬した回路と、前記サンプリング回路を模擬した回路とを含むこと
を特徴とする請求項１２に記載の電気光学装置。
【請求項１４】
請求項１２又は１３に記載の電気光学装置を具備してなること
を特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置に適用される転送信号のモニタリング方法及び装置、並びにこの転送信号のモニタリング方法を応用したクロック信号のタイミング調整方法の技術分野に関する。加えて、上記転送信号のモニタリング方法を応用した駆動回路、電気光学装置、及び電子機器の技術分野に関する。
【背景技術】
【０００２】
液晶パネルモジュールにおいて、ゴースト等の画質劣化への対策として、温度変化等によって遅延が生じる各種クロック信号のタイミングを自動的に調整するタイミング調整が行われている。このようなタイミング調整を行うための方法としては、液晶パネルのデータ側駆動回路と同一の一段当りの回路を模擬したダミー回路に通し、例えば温度変化等によるクロック信号等の遅延時間を、各種のクロック信号を生成するために必要なクロックカウンタＩＣ等に反映させる方法が取られている。
【０００３】
ダミー回路に入力される信号、即ちモニタリングされる信号としては、データ線駆動回路のスタートパルスであるＤＸ信号が使用されている（例えば、特許文献１参照。）。その理由としては、各種クロック信号の中でＤＸ信号がモニタリングするのに適度な周期であることが挙げられる。加えて、ＤＸ信号以外の他の信号をモニタリングした場合、この信号を供給する信号線をダミー回路に電気的に接続することによってその信号線のみ時定数が変化しまう虞があるためである。より具体的には、例えば画素部に画像信号を供給するための信号を生成するためにＤＸ信号を整形するイネーブル信号（以下、便宜“ＥＮＢ信号”と称す。）をモニタリングする場合、イネーブル信号を伝達する信号線のみ時定数が変化してしまう可能性がある。このような信号線の時定数の変化は、画像を表示する際にゴーストを発生させる原因の一つになる。したがって、通常、ＥＮＢ信号に比べてゴースト等の発生を抑制できるＤＸ信号をモニタリングする方法が採用されることが多い。
【０００４】
【特許文献１】特開平１１−１１９７４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＤＸ信号はデータ線駆動回路等の駆動回路の入力側に供給される信号であるため、ＤＸ信号をモニタリングする方法では各種信号の遅延を正確に計測することは困難である。より具体的には、各種信号の実際の遅延時間を正確に計測する目的にのみ注目した場合、ＤＸ信号をモニタリングする方法は、駆動回路からみて画素部に近い信号伝達路に供給されるＥＮＢ信号をモニタリングする場合に比べて、実際の遅延時間を正確に計測することが困難である。したがって、特許文献１に開示された技術は、各種クロック信号のタイミングを精密に調整するための十分な方法とは言い難い。
【０００６】
よって、本発明は上記問題点等に鑑みてなされたものであり、例えば液晶装置等の電気光学装置に供給される各種クロック信号の遅延時間を正確に計測することによって高画質の画像を表示できる技術を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明に係る転送信号のモニタリング方法は上記課題を解決するために、画素部を有する電気光学装置の駆動回路において、所定の周期のクロック信号に基づいてシフトレジスタの複数の段から順次出力される転送信号を複数の段階で整形する際に、各段階の整形にそれぞれ用いられる複数種のイネーブル信号のうち前記画素部に画像信号を供給するタイミングを規定する一系列のマスターイネーブル信号により整形された前記転送信号を抽出する抽出ステップと、該抽出された転送信号をモニタリングするモニタリングステップとを備える。
【０００８】
本発明に係る転送信号のモニタリング方法によれば、一系列のマスターイネーブル信号により整形された転送信号を抽出する。これにより、マスターイネーブル信号により整形された転送信号を所要のタイミングで抽出できる。マスターイネーブル信号は、例えば、イネーブル信号のうち転送信号を画素部に供給する際の最終段階において転送信号を整形する信号であり、通常、サンプリングパルスを生成するために用いられる一系列の信号である。したがって、スタートパルスであるＤＸ信号に比べて高い周波数を有する。転送信号をモニタリングに適したパルス間隔を有する信号として抽出することによって、抽出された転送信号を容易にモニタリングできる。したがって、例えばマスターイネーブル信号によって整形された転送信号の遅延をモニタリングすることによって、信号遅延を計測できる。
【０００９】
尚、サンプリングパルスとは、画像信号をサンプリングする際のタイミング制御用の信号であり、通常、画素部に対する画像信号の入力側に設けられるサンプリングスイッチの開閉を制御する信号である。「一系列」とは、発生起源又は供給経路が同一であることを指しており、一系列のマスターイネーブル信号は、例えば段階的に整形された転送信号から適切なタイミングを有するサンプリング信号を生成できる。より具体的には、一系列のマスターイネーブル信号は、少なくとも、複数種のイネーブル信号のうち一系列のマスターイネーブル信号を除くイネーブル信号と比べると、極めて顕著にパルス幅等が均一である。したがって、一系列のマスターイネーブル信号は、例えば、前段階で整形された転送信号の各パルスの幅や間隔（即ち、周波数）、立ち上がり時及び立ち下がり時の歪み具合を含めた形状等をほぼ一定にでき、サンプリングパルスの幅は均一化される。即ち、一系列のマスターイネーブル信号は、先の整形段階で生じた転送信号のパルス幅の変動等を解消できる信号である。
【００１０】
尚、「複数の段階で」とは、転送信号を複数の段階を経て整形することによって転送信号を適切な波形に整形することを意味する。また、「整形する」とは、上述したように各パルスの幅や間隔（即ち、周波数）、立ち上がり時及び立ち下がり時の歪み具合を含めた形状等を所定の形状等に整えることを意味する。
【００１１】
マスターイネーブル信号は、例えばデータ線駆動回路等に含まれるシフトレジスタから順次出力される転送信号を段階的に整形する複数種のイネーブル信号のうち、画像信号をサンプリングするためのサンプリング信号を生成するために用いられるので、シフトレジスタ等を含むデータ線駆動回路等で発生する各種クロック信号の遅延は、マスターイネーブル信号によって整形された転送信号の遅延を計測すれば正確に把握されることになる。より具体的には、マスターイネーブル信号は、画像信号を画素部に供給するタイミングを規定するように転送信号を整形するために用いられるので、抽出された転送信号をモニタリングすることによって、例えば温度変化等に起因する各種クロック信号がデータ線駆動回路等で遅延する遅延時間がより正確に把握されることになる。
【００１２】
以上の結果、本発明に係る転送信号のモニタリング方法によれば、従来のＤＸ信号をモニタリングする場合に比べて各種クロック信号の遅延をより正確に把握できる。これにより、例えば、この遅延時間に応じて各種クロック信号の遅延時間を補正しさえすれば、液晶装置等の電気光学装置は高品質の画像を表示できる。
【００１３】
本発明に係る転送信号のモニタリング方法の一の態様においては、前記シフトレジスタから出力された前記転送信号は、前記複数種のイネーブル信号のうち、複数系列でなる第１イネーブル信号で第１整形された後、前記マスターイネーブル信号により第２整形されてもよい。
【００１４】
この態様によれば、例えば、複数系列でなる第１イネーブル信号で転送信号を第１整形することによって、転送信号のパルス幅が第１イネーブル信号のパルス幅に制限される。その後、マスターイネーブル信号によって更に第２整形を行うことによって転送信号のパルス幅を狭めることができる。これにより、歪み等が少ないマスターイネーブル信号の波形に合わせて転送信号が整形されることになる。
【００１５】
尚、「複数系列」とは、例えば同一構成又は異なる構成を有すると共に相互に独立して設けられる、複数のイネーブル信号生成回路や複数のイネーブル信号供給経路など、信号の発生起源又は供給経路が互いに異なっていることを意味しており、最終的に重畳されて一つの連続信号として取り扱われる場合であっても、この概念に含まれる。そのような場合には、たとえ元々同一波形であることが意図されていても、回路素子の特性や素子や配線の電気的影響によって波形が僅かながら異なることがあり得る。複数系列のイネーブル信号は互いに独立した信号として取り扱うことができるため、一つの転送信号を時分割して複数の信号線に分配して供給できる。
【００１６】
本発明に係る転送信号のモニタリング方法の他の態様においては、前記シフトレジスタに入力され前記転送信号の出力の開始を指示するスタートパルスをスタート信号とし、前記抽出された転送信号をストップ信号とすることで前記転送信号をモニタリングしてもよい。
【００１７】
この態様によれば、例えば、スタート信号をモニタリングした時点と、ストップ信号をモニタリングした時点との時間差によって転送信号の遅延時間を計測することが可能である。したがって、整形された転送信号に基づいて正確に各種信号の遅延時間を取得できる。
【００１８】
この態様においては、前記モニタリングステップにおいて、前記転送信号を整形するために前記シフトレジスタの一の段に電気的に接続された論理回路を模擬したダミー回路に前記転送信号及び前記マスターイネーブル信号を入力し、該ダミー回路からの出力される前記駆動回路における前記抽出された転送信号の遅延時間を計測してもよい。
【００１９】
この態様によれば、ダミー回路にマスターイネーブル信号と共に入力された転送信号をダミー回路から出力し、この出力された転送信号によって転送信号の遅延時間を計測してもよい。このような転送信号によれば、各種信号遅延をより実際の遅延時間に近い値として計測できる。
【００２０】
本発明に係るクロック信号のタイミング調整方法は上記課題を解決するために、上述した本発明の転送信号のモニタリング方法と、前記計測された遅延時間に応じて前記クロック信号のタイミングを調整する調整ステップとを備える。
【００２１】
本発明に係るクロック信号のタイミング調整方法によれば、上述の転送信号のモニタリング方法を用いて計測された遅延時間に応じて各種クロック信号のタイミングを調整する。より具体的には、例えば、転送信号を順次転送するためにシフトレジスタ等の動作を制御するクロック信号、ドットクロック信号、スタートパルスであるＤＸ信号等が各回路に供給されるタイミングを調整できる。これにより、適切なタイミングで供給される各種信号によって画素部に高品質の画像を表示することが可能である。
【００２２】
本発明に係る転送信号のモニタリング装置は上記課題を解決するために、所定の周期のクロック信号に基づいてシフトレジスタの複数の段から順次出力される転送信号を段階的に整形するための複数種のイネーブル信号のうち画素部に画像信号を供給するタイミングを規定する一系列のマスターイネーブル信号により整形された前記転送信号を抽出する抽出手段と、該抽出された転送信号をモニタリングするモニタリング手段とを備える。
【００２３】
本発明に係る転送信号のモニタリング装置によれば、上述の本発明の転送信号のモニタリング方法と同様に、各種クロック信号の遅延を正確に把握できる。これにより、例えば、この遅延時間に応じて各種クロック信号の遅延時間を補正しさえすれば、液晶装置等の電気光学装置に高品質の画像を表示させることが可能である。
【００２４】
本発明に係る駆動回路は上記課題を解決するために、画素部を有する電気光学装置の駆動回路であって、所定の周期のクロック信号に基づいてシフトレジスタの複数の段から順次出力される転送信号を複数の段階で整形する際に、各段階の整形にそれぞれ用いられる複数種のイネーブル信号のうち前記画素部に画像信号を供給するタイミングを規定する一系列のマスターイネーブル信号により整形された前記転送信号を所定の間隔で抽出する抽出手段と、該抽出された転送信号をモニタリングするモニタリング手段と、前記抽出された転送信号の遅延時間に応じて前記クロック信号のタイミングを調整する調整手段と、該タイミングが調整されたクロック信号に応じて前記画素部を駆動する駆動手段とを備える。
【００２５】
本発明に係る駆動回路によれば、上述の本発明の転送信号のモニタリング方法と同様に、適切なタイミングで供給される各種信号によって画素部に高品質の画像を表示させることが可能である。
【００２６】
本発明に係る駆動回路の一の態様においては、前記シフトレジスタから出力された前記転送信号は、前記複数種のイネーブル信号のうち、複数系列でなる第１イネーブル信号で第１整形された後、前記マスターイネーブル信号により第２整形されてもよい。
【００２７】
この態様によれば、本発明の転送信号のモニタリング方法と同様に、例えば、複数系列でなる第１イネーブル信号で転送信号を第１整形することによって、転送信号のパルス幅が第１イネーブル信号のパルス幅に制限される。その後、マスターイネーブル信号によって更に第２整形を行うことによって転送信号のパルス幅を狭めることができる。これにより、歪み等が少ないマスターイネーブル信号の波形に合わせて転送信号を整形できる。
【００２８】
本発明に係る駆動回路の他の態様においては、前記抽出手段は前記転送信号を整形するために前記シフトレジスタの一の段に電気的に接続された論理回路を模擬したダミー回路を含んでいてもよい。
【００２９】
この態様によれば、本発明の転送信号のモニタリング方法と同様に、各種信号遅延をより実際の遅延時間に近い値として計測できる。
【００３０】
本発明に係る駆動回路の他の態様においては、前記モニタリング手段は、前記シフトレジスタに入力され前記転送信号の出力の開始を指示するスタートパルスをスタート信号とし、前記抽出された転送信号をストップ信号することで前記転送信号をモニタリングしてもよい。
【００３１】
この態様によれば、本発明の転送信号のモニタリング方法と同様に、整形された転送信号に基づいて正確に各種信号の遅延時間を取得できる。
【００３２】
この態様においては、前記モニタリング手段は前記スタート信号と前記ストップ信号に基づき前記駆動回路における前記抽出された転送信号の遅延時間を計測してもよい。
【００３３】
この態様によれば、本発明の転送信号のモニタリング方法と同様に、各種信号の遅延時間を正確に計測できる。
【００３４】
本発明に係る電気光学装置は上記課題を解決するために、複数の走査線及びデータ線と、該走査線とデータ線との交差に対応して各々設けられた複数の画素と、転送信号を転送するシフトレジスタと、前記シフトレジスタから出力された転送信号に前記複数の段階の整形を施した信号をサンプリング信号として前記データ線に画像信号をサンプリングするサンプリング回路と、上述した本発明の駆動回路とを備える。
【００３５】
本発明に係る電気光学装置によれば、上述の本発明の駆動回路と同様に高品質の画像を表示可能な電気光学装置を提供することができる。
【００３６】
本発明に係る電気光学装置の一の態様においては、前記抽出手段は、前記シフトレジスタの一段分を模擬した回路と、前記サンプリング回路を模擬した回路とを含んでいてもよい。
【００３７】
この態様によれば、本発明の駆動回路と同様に高品質の画像を表示可能な電気光学装置を提供できる。
【００３８】
本発明に係る電子機器は上記課題を解決するために、上述した本発明の電気光学装置を備えている。
【００３９】
本発明に係る電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品位の表示が可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。更には電気光学装置を露光用ヘッドとして用いたプリンタ、コピー、ファクシミリ等の画像形成装置などの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）等も実現することが可能である。
【００４０】
本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。
【発明を実施するための最良の形態】
【００４１】
以下、図面を参照しながら本実施形態に係る転送信号のモニタリング方法及び装置、クロック信号のタイミング調整方法、駆動回路を適用した電気光学装置の一例である液晶装置、並びにこの液晶装置を応用した電子機器の態様について説明する。
【００４２】
先ず、図１乃至図３を参照しながら、本実施形態の液晶装置１の構成を説明する。図１は、液晶装置１の電気的な接続構成を示すブロック図である。
【００４３】
図１において、液晶装置１は、画像表示領域１０ａを有する基板部１１、本発明に係る「転送信号のモニタリング装置」の一例を構成するタイミング回路１００、データ線駆動回路１０１及び走査線駆動回路１０４を備えている。尚、データ線駆動回路１０１及び走査線駆動回路１０４はタイミング回路１００と共に、本発明に係る「駆動回路」の一例を構成する。
【００４４】
基板部１１は、例えば石英基板、ガラス基板或いはシリコン基板等からなるＴＦＴアレイ基板１０と不図示の対向基板とを備えている。ＴＦＴアレイ基板１０及び対向基板は液晶層を介して対向配置されている。液晶装置１は、画像を表示するための各画素部の駆動方法としてＴＦＴアクティブマトリクス駆動方式を採用している。ＴＦＴアレイ基板１０の画像表示領域１０ａには、マトリクス状に配置された複数の画素電極９ａと、互いに交差して配列された複数の走査線２及びデータ線３とが形成されている。加えて、画像表示領域１０ａ内には、画素に対応する画素部が構築されている。尚、ここでは図示しないが、各画素電極９ａとデータ線３との間には、走査線２を介して夫々供給される走査信号に応じて導通、非導通が制御されるＴＦＴや、画素電極９ａに印加した電圧を維持するための蓄積容量が形成されている。液晶装置１は、基板部１１の画像表示領域１０ａにおいて区画配列された画素電極９ａに印加する電圧を制御し、液晶層に加わる電界を画素毎に変調する。これにより、ＴＦＴ基板１０及び対向基板間の透過光量が制御され、画像が階調表示される。尚、後述するデータ線駆動回路１０１、走査線駆動回路１０４、及びタイミング回路１００等の各種回路は、画像表示領域１０ａの周辺領域に設けられている。
【００４５】
データ線駆動回路１０１は、シフトレジスタ５１、論理回路５５及びサンプリング回路７を備えている。データ線駆動回路１０１は、後に詳細に説明するように、データ線駆動回路１０１内に入力される所定周期のＸ側クロック信号ＣＬＸ（及びその反転信号ＣＬＸＩＮＶ）、シフトレジスタ５１のスタートパルスであるＤＸ信号に基づいて、画像信号ＶＩＤをサンプリングして得られるデータ信号を各データ線３に供給する。尚、後述するように画像信号ＶＩＤは、シリアルーパラレル変換されることによって複数のサンプリングスイッチ７１にサンプリングされるため、サンプリングされる各画像信号に対応して複数の画像信号供給線６が設けられるが、本実施形態では説明の簡便のため一部の画像信号供給線を省略している。より具体的には、本実施形態では、サンプリング回路駆動信号Ｓ０ｉ（ｉ＝１、・・・、ｎ）の夫々が１２個のサンプリング信号に分岐されて各データ線３に供給されるため、画像信号ＶＩＤはシリアルーパラレル変換された画像信号ＶＩＤ１〜ＶＩＤ１２として対応するデータ線３に供給される。
【００４６】
走査線駆動回路１０４は、マトリクス状に配置された複数の画素電極９ａを走査線２の配列方向に走査するために、各種走査信号を走査線２に順次印加するように構成されている。より具体的には、走査線駆動回路１０４は、走査信号を印加する際の基準クロックであるＹ側クロック信号ＣＬＹ、走査線駆動回路１０４のスタートパルスであるＤＹ信号に基づいて生成される走査信号を、複数の走査線２に順次印加するように構成されている。走査線２に走査信号を印加する際には、各走査線２の右側から電圧が印加される。尚、本実施形態では、図中両側に走査線駆動回路１０４が設けられているため、走査線２の両側から同時に走査信号を供給することも可能である。クロック信号等の各種タイミング信号はタイミング回路１００によって生成され、ＴＦＴアレイ基板１０上の各回路に供給される。データ線駆動回路１０１及び走査線駆動回路１０４を駆動するために必要な電源電圧もこれら駆動回路の外部回路から供給される。上下導通端子１０６から引き出された信号線には、外部回路から対向電極電位ＬＣＣが供給される。対向電極電位ＬＣＣは、上下導通端子１０６を介して不図示の対向電極に供給される。対向電極電位ＬＣＣは、対向電極及び画素電極９ａとの電位差を適正に保持して液晶保持容量を形成するための対向電極の基準電位となる。
【００４７】
タイミング回路１００は、ＴＦＴアレイ基板１０において画像表示領域１０ａの片側に設けられた走査線駆動回路１０４側に設けられている。タイミング回路１００は、後に詳細に説明するようにドットクロック信号ＤＣ等の各種クロック信号をデータ線駆動回路１０１及び走査線駆動回路１０４に供給し、これら回路の動作のタイミングを制御する。
【００４８】
図１及び図２を参照しながらデータ線駆動回路１０１の詳細な構成について説明する。図２は、データ線駆動回路１０１の電気的な接続構成を示すブロック図である。データ線駆動回路１０１は、シフトレジスタ５１、論理回路５５及びサンプリング回路７を備えている。尚、図２において、画像信号ＶＩＤがシリアル−パラレル変換されることにより、１２個の画像信号ＶＩＤ１〜ＶＩＤ１２としてデータ線３に供給されるが、説明を簡便にするために複数の画像信号供給線の一部を省略している。また、図２では、サンプリング回路駆動信号Ｓ０ｉ（ｉ＝１、・・・、ｎ）の夫々は最終的に１２個のサンプリング信号に分岐されて各サンプリングスイッチ７１に供給されるが、説明を簡便にするため、サンプリング信号が供給されるサンプリングスイッチ７１の一部を省略している。より具体的には、例えばサンプリング回路駆動信号Ｓ０１はサンプリング信号Ｓ１〜Ｓ１２に分岐され、夫々のサンプリング信号がサンプリングスイッチ７１に供給されるため、図中ではサンプリング信号Ｓ２〜Ｓ１１が供給されるサンプリングスイッチ７１を省略している。同様に、サンプリング信号Ｓ１４〜Ｓ２４等が供給されるサンプリングスイッチ７１も図示を省略している。これらサンプリング信号が供給されるサンプリングスイッチ７１に接続されたデータ線３には、夫々画像信号ＶＩＤ１〜ＶＩＤ１２が供給されることになる。尚、図２では、画像信号ＶＩＤ１〜ＶＩＤ１２のうち画像信号ＶＩＤ１を供給する画像信号供給線に接続されたサンプリングスイッチ７１のみを示している。
【００４９】
図１及び図２において、シフトレジスタ５１は、データ線駆動回路１０１内に入力される所定周期のＸ側クロック信号ＣＬＸ（及びその反転信号ＣＬＸＩＮＶ）、シフトレジスタスタート信号であるＤＸ信号に基づいて、各段から転送信号Ｐｉ（ｉ＝１、・・・、ｎ）を順次出力する。
【００５０】
論理回路５５は、シフトレジスタ５１の各段から出力された転送信号Ｐｉ（ｉ＝１、・・・、ｎ）を複数系列のイネーブル信号ＥＮＢ１〜ＥＮＢ４に基づいて整形し、整形された転送信号Ｐｉ（ｉ＝１、・・・、ｎ）を基に最終的にサンプリング回路駆動信号Ｓ０ｉ（ｉ＝１、・・・、ｎ）を出力する。論理回路５５は、その入力側がシフトレジスタ５１の各段に電気的に接続されており、出力側がサンプリングスイッチ７１に電気的に接続された複数の単位回路５２を有している。本実施形態では、シフトレジスタ５１から出力された一の転送信号Ｐｉを基に出力されるサンプリング回路駆動信号Ｓ０ｉ（ｉ＝１、・・・、ｎ）の夫々は最終的に１２個のサンプリング信号に分岐されて夫々サンプリングスイッチ７１に入力される。より具体的には、例えばサンプリング回路駆動信号Ｓ０１は、サンプリング信号１〜１２に分岐され、夫々サンプリングスイッチ７１に入力される。
【００５１】
単位回路５２は、ＮＡＮＤ回路５２ａ、ＯＲ回路５２ｂ、ＡＮＤ回路５２ｃ、バッファ５２ｄ、５２ｅ、５２ｆ、及びインバータ５２ｇを備えて構成されており、シリアル−パラレル変換される前のサンプリング回路駆動信号Ｓ０ｉを出力する。
【００５２】
ＮＡＮＤ回路５２ａは、シフトレジスタ５１から入力される転送信号Ｐｉ（ｉ＝１、・・・、ｎ）と、４本のイネーブル供給線８１の夫々から供給されるイネーブル信号ＥＮＢ１〜ＥＮＢ４のうちの一つとの否定論理積を演算し、その結果得られた信号を出力する。
【００５３】
ＯＲ回路５２ｂは、ＮＡＮＤ回路５２ａの後段、且つＡＮＤ回路５２ｃの前段に電気的に接続されている。ＮＡＮＤ回路５２ａの出力と、バッファ５２ｄを介して供給されるプリチャージタイミング信号ＮＲＧ（Noise Reduction Gate）はＯＲ回路５２ｂに入力される。ＯＲ回路５２ｂは、これらの信号の少なくとも一方が入力されたときに“Ｈｉｇｈ”を示す一次整形信号Ｑｉ（ｉ＝１、・・・、ｎ）を出力する。尚、プリチャージタイミング信号ＮＲＧは、ＴＦＴアレイ基板１０の外部から供給される。
【００５４】
プリチャージタイミング信号ＮＲＧは、画像信号ＶＩＤ１のサンプリング期間に先立つプリチャージ期間を規定し、バッファ５２ｄを介してＯＲ回路５２ｂに一斉に供給される。プリチャージ期間において、ＡＮＤ回路５２ｃには、イネーブル供給線８２を介してプリチャージタイミング信号ＮＲＧと同様のマスターイネーブル信号ＭＥＮＢが入力される。従って、プリチャージタイミング信号ＮＲＧの入力期間には、全てのサンプリングスイッチ７１が同時に導通し、全データ線３が一斉に画素信号線６に接続された導通状態とされる。プリチャージタイミング信号ＮＲＧの入力期間には、全てのサンプリングスイッチ７１が同時に導通し、論理回路５５は、全データ線３が一斉に画素信号線６に接続された導通状態とされるように動作する。このとき、データ線３は、プリチャージ期間において画像信号線６から画像信号の供給を受けるようにされてもよいし、画像信号の電位とは別の所定電位に接続されてもよい。データ線３は、画像信号線６により導通状態とされるのみで、画像信号線６から信号の供給を受けないように構成されていてもよい。
【００５５】
データ線３と対向電極との間に生じる容量や、サンプリングスイッチ７１のトランジスタ容量及び画像信号線６の配線容量は、プリチャージ期間において、画像信号線６を通じて充電又は放電される。そのため、プリチャージ後のデータ線３の相互間の電位ばらつきは殆ど又は実践上全く問題とならない。その結果、後続するサンプリング期間でのデータ信号の書き込みばらつきが抑制され、表示斑が低減された高品位の表示が可能である。
【００５６】
尚、本実施形態では、データ線駆動回路１０１は、転送信号Ｐｉを段階的に整形することによってサンプリング回路駆動信号Ｓ０ｉを出力するが、一系列のマスターイネーブル信号による整形は、転送信号Ｐｉを段階的に整形する際の必ず最後に入れるようにする必要がある。
【００５７】
ＡＮＤ回路５２ｃは、ＯＲ回路５２ｂの後段に電気的に接続されており、一次整形信号Ｑｉ（ｉ＝１、・・・、ｎ）及び一系列のマスターイネーブル信号ＭＥＮＢの論理積を演算する。ＡＮＤ回路５２ｃは、ＡＮＤ回路５２ｃの後段に順に電気的に接続されたバッファ５２ｅ、５２ｆ、インバータ５２ｇを介してシリアル−パラレル変換前のサンプリング回路駆動信号Ｓ０ｉ（ｉ＝１、・・・、ｎ）を出力する。転送信号Ｐｉ（ｉ＝１、・・・、ｎ）や一次整形信号Ｑｉ（ｉ＝１、・・・、ｎ）の波形は、ＤＸ信号よりパルス幅の狭いイネーブル信号ＥＮＢ１〜ＥＮＢ４やマスターイネーブル信号ＭＥＮＢの波形に基づいてトリミングされる。より具体的には、サンプリング回路駆動信号Ｓ０ｉ（ｉ＝１、・・・、ｎ）のパルス幅は最終的にマスターイネーブル信号ＭＥＮＢのパルス幅によって制限される。ここで、イネーブル信号ＥＮＢ１〜ＥＮＢ４及びマスターイネーブル信号ＭＥＮＢが、本発明に係る「複数種のイネーブル信号」の一例である。
【００５８】
サンプリング回路７は、複数の画像信号線６に供給される画像信号ＶＩＤ１〜ＶＩＤ１２を、サンプリング回路駆動信号Ｓ０ｉ（ｉ＝１、・・・、ｎ）を分岐して得られるサンプリング信号に応じてサンプリングし、サンプリングされた画像信号の夫々をデータ信号としてデータ線３に印加する。ここで、画像信号ＶＩＤ１〜ＶＩＤ１２は、夫々対応するサンプリングスイッチ７１に入力される。サンプリング回路７は、例えばＰチャネル型又はＮチャネル型の片チャネル型ＴＦＴ若しくは相補型のＴＦＴから構成されたサンプリングスイッチ７１からなる。本実施形態では、画像信号供給線６は１２本であり、画像信号ＶＩＤがシリアル−パラレル変換（即ち、相展開）されている。
【００５９】
論理回路５５は、一対の単位回路５２の組毎にシフトレジスタ５１から転送信号Ｐｉが入力されるように構成されていてもよい。このような論理回路５５によれば、シフトレジスタ５１から転送信号Ｐｉを論理回路５５に入力する段階で配線本数を半減できる。配線本数が低減されたデータ線駆動回路１０１によれば、液晶装置１のレイアウトを省スペースに設計でき、狭ピッチ化に寄与する。対をなすＮＡＮＤ回路５２ａには転送信号Ｐｉ（ｉ＝１、・・・、ｎ）が同時に入力されるので、これらＮＡＮＤ回路５２ａには、イネーブル信号ＥＮＢ１〜ＥＮＢ４のうち相異なる信号が入力される。これにより、ＮＡＮＤ回路５２ａの夫々が相異なるタイミングでパルス信号を出力できる。
【００６０】
図３を参照しながら、タイミング回路１００の構成について詳細に説明する。図３は、タイミング回路１００の電気的な接続構成を示すブロック図である。
【００６１】
図３において、タイミング回路１００は、本発明に係る「調整手段」の一例であるタイミングジェネレータ２００、及びダミー回路２７を備えている。タイミングジェネレータ２００は、タイミング信号出力回路部２００ａ、及びタイミング調整回路部２００ｂを備えている。
【００６２】
タイミング信号出力回路部２００ａは、発振回路２１、カウンタ２２、及びデコーダ２３を備える。発振回路２１は、ドットクロックＤＣの数倍の周波数を有するクロック信号ＯＳＣＩを出力する。カウンタ２２は、水平同期信号ＨＳＹＮＣの立ち上がりに同期してリセットされ、リセットされた後はクロック信号ＯＳＣＩのパルス数をカウントする。ここで、カウンタ２２は、リセットされた際のカウント値の初期値を入力する初期値入力端ＩＮＩＴを有している。デコーダ２３は、カウンタ２２の出力値をデコードして、上述したドットクロックＤＣ、ＤＸ信号、ＤＹ信号、クロック信号ＣＬＸ及びＣＬＹ、並びに、反転クロック信号ＣＬＸＩＮＶ等の各種のタイミング信号を出力する。
【００６３】
タイミング調整回路部２００ｂは、レジスタ２５及びカウンタ２６を備える。カウンタ２６は、その入力端ＳＴＡＲＴにおける信号がＨ´レベルに立上ると、クロック信号ＯＳＣＩのカウントを開始するとともに、入力端ＳＴＯＰにおける信号がＨ´レベルに立上ると、カウントを終了させる。レジスタ２５は、カウンタ２６のカウント結果を記憶する記憶手段であり、垂直同期信号ＶＳＹＮＣに同期してカウンタ２６のカウント結果をラッチする。
【００６４】
尚、後述するように、ダミー回路２７の出力信号ＭＯＮはカウンタ２６に入力端の一つであるＳＴＯＰに入力される。ダミー回路２７の出力信号のカウント結果は、データ線駆動回路１０１又は走査線駆動回路１０４における各種信号の遅延時間を示す。より具体的には、ダミー回路２７への入力及び出力に基づいて、例えば、シフトレジスタ５１の後段に電気的に接続された論理回路５５における転送信号Ｐｉの遅延時間を計測できる。転送信号Ｐｉの遅延時間に基づいてカウンタ２２における初期値がプリセットされるため、デコーダ２３から出力されるドットクロックＤＣ、ＤＸ信号、及びクロック信号ＣＬＸ等の各種クロック信号、即ちデータ線駆動回路１０１等の動作のタイミングを規定するタイミング信号は、このカウント結果に相当する時間だけ早いタイミングで出力されることになる。以上のような動作により、タイミングジェネレータ２００は、ダミー回路２７からの出力信号をカウントすることによって遅延時間を測定すると共に、この測定された遅延時間に基づいてクロック信号のタイミング調整を行なうことが可能である。
【００６５】
次に、図１乃至図５を参照しながら、液晶装置１の動作について説明する。図４は、液晶装置１を動作させるためにデータ線駆動回路１０１で処理される各種信号のタイミングチャートであり、図５は走査線駆動回路１０４で処理される各種信号のタイミングチャートである。
【００６６】
図１乃至図４において、データ線駆動回路１０１にＤＸ信号が入力されると、シフトレジスタ５１から転送信号Ｐｉ（ｉ＝１、・・・、ｎ）がＰ１、Ｐ２、・・・、Ｐｎとして順に出力される。本実施形態では、サンプリング回路駆動信号Ｓ０ｉ（ｉ＝１、・・・、ｎ）の夫々が、シリアル−パラレル変換された複数の画像信号を、同時にサンプリングするように供給される。図４に示すように、本実施形態ではｎ個の転送信号Ｐｉを元にｎ個のサンプリング回路駆動信号Ｓ０ｎが生成される。サンプリング回路駆動信号Ｓ０ｉは夫々、シリアル−パラレル変換された画像信号数即ちパラレルな画像信号線数に等しい数に分岐され、複数のサンプリング信号として複数のデータ線３に夫々供給される。より具体的には、例えば、転送信号Ｐ１は最終的にデータ線３に供給されるサンプリング信号Ｓ１〜Ｓ１２の元の信号になる。即ち、ＥＮＢ信号１〜４による転送信号Ｐｉの整形前においては、サンプリング信号Ｓ１〜Ｓ１２は転送信号Ｐ１の如き一つの信号である。尚、サンプリング回路駆動信号Ｓ０ｉを分岐して得られるサンプリング信号によれば、例えば論理回路５５の出力側の配線を、一のサンプリング回路駆動信号Ｓ０ｎから分岐する複数のサンプリング信号数だけ分岐させ、分岐させた配線の夫々から各サンプリングスイッチ７１にサンプリング信号を供給できる。尚、図４中、Ｌ−Ｓｈｉｆｔと示された整形後のサンプリング回路駆動信号Ｓ０１、・・・、Ｓ０ｎは、図１中左側から右側に向かって順次サンプリング回路７に供給される。また、Ｒ−Ｓｈｉｆｔと示された整形後のサンプリング回路駆動信号Ｓ０１、・・・、Ｓ０ｎは、図１中右側から左側に向かって順次サンプリング回路７に供給される。本実施形態では、Ｒ−Ｓｈｉｆｔと示されたサンプリング回路駆動信号Ｓ０１、・・・、Ｓ０ｎに応じてデータ信号が各データ線３に供給されている。
【００６７】
ＮＡＮＤ回路５２ａは、転送信号Ｐｉ（ｉ＝１、・・・、ｎ）の夫々とイネーブル信号ＥＮＢ１〜ＥＮＢ４のいずれかとの論理積を演算する。これにより、転送信号パルスＰｉのパルス幅がイネーブル信号ＥＮＢ１〜ＥＮＢ４のパルス幅に制限される。即ち、転送パルスＰｉがイネーブル信号ＥＮＢ１〜ＥＮＢ４によって整形される。尚、本実施形態では、例えばイネーブル信号ＥＮＢ１〜ＥＮＢ４の夫々の周期は８２ｎｓである。また、クロック信号ＣＬＸの周波数は３．０５ＭＨｚ、ＤＸ信号の周波数は１８０ｋＨｚである。
【００６８】
図４に示すように、イネーブル信号ＥＮＢ１〜ＥＮＢ４は互いのパルスが重なり合わないように位相がずれているため、ＮＡＮＤ回路５２ａ及びＯＲ回路５２ｂを介して出力される一次整形信号Ｑｉ（ｉ＝１、・・・、ｎ）はイネーブル信号ＥＮＢ１〜ＥＮＢ４に基づいて相異なるタイミングで互いに重ならないようなパルス信号として出力される。つまり、ＮＡＮＤ回路５２ａ及びＯＲ回路５２ｂは、転送信号Ｐｉに対する段階的な整形のうちの第１段階の整形工程を行う。転送信号Ｐｉ（ｉ＝１、・・・、ｎ）は、シフトレジスタ５１に入力されるクロック信号ＣＬＸ及び反転クロック信号ＣＬＸＩＮＶに応じて出力されることから、その高周波化にはクロック周期による制限のために一定の限界があるが、イネーブル信号との論理積を演算することによってパルス幅を制限すれば、パルス幅を狭小化できる。
【００６９】
ここで、イネーブル信号ＥＮＢ１〜ＥＮＢ４は夫々系列の異なる信号であるために、波形が完全に揃わない場合が考えられる。そのような場合、一次整形信号Ｑｉ（ｉ＝１、…、ｎ）内に他のパルスと比べて幅が異なるパルス信号が混在することになる。そこで、パルス幅が異なるパルスは、続く工程において一系列のマスターイネーブル信号ＭＥＮＢによって、パルス幅が揃ったパルス信号に整形される。ＮＡＮＤ回路５２ａ及びＯＲ回路５２ｂにおける転送信号Ｐｉ（ｉ＝１、・・・、ｎ）の整形工程は、段階的に転送信号Ｐｉを整形する際の一次整形工程に過ぎず、後にＡＮＤ回路５２ｃにおける二次整形工程が行われる。
【００７０】
ＯＲ回路５２ｂは、ＮＡＮＤ回路５２ａの後段、且つＡＮＤ回路５２ｃの前段に設けられている。ＮＡＮＤ回路５２ａの出力、及び、プリチャージタイミング信号ＮＲＧ（Noise Reduction Gate）はＯＲ回路５２ｂに入力され、これらの信号の少なくとも一方が入力されたときにＯＲ回路５２ｂは“Ｈｉｇｈ”状態の信号を出力する。尚、プリチャージタイミング信号ＮＲＧは、ＴＦＴアレイ基板１０の外部から供給される。
【００７１】
プリチャージタイミング信号ＮＲＧは、画像信号ＶＩＤのサンプリング期間に先立つプリチャージ期間を規定し、ＯＲ回路５２ｂに一斉に供給される。プリチャージ期間において、イネーブル供給線８２を介してプリチャージタイミング信号ＮＲＧと同様の信号がＡＮＤ回路５２ｃに入力される。従って、プリチャージタイミング信号ＮＲＧの入力期間には、全てのサンプリングスイッチ７１が同時に導通し、全データ線３が一斉に画素信号線６に接続された導通状態とされる。即ち、論理回路５５は、プリチャージタイミング信号ＮＲＧの入力期間において、全てのサンプリングスイッチ７１が同時に導通し、全データ線３が一斉に画素信号線６に接続された導通状態とされるように動作する。このとき、データ線３は、プリチャージ期間において画像信号線６から画像信号ＶＩＤの供給を受けるようにされてもよいし、画像信号ＶＩＤの電位とは別の所定電位に設定されてもよい。また、データ線３は、画像信号線６により導通状態とされるのみで画像信号線６から信号の供給を受けなくてもよい。
【００７２】
プリチャージ期間では、データ線３と対向電極との間に生じる容量や、サンプリングスイッチ７１のトランジスタ容量及び画像信号線６の配線容量が、画像信号線６を通じて、充電又は放電される。そのため、プリチャージ後のデータ線３相互間の電位ばらつきは殆ど又は実践上全く問題となることは無くなる。その結果、後続するサンプリング期間でのデータ信号の書き込みばらつきが抑制され、表示斑が低減された高品位の表示が可能となる。
【００７３】
ＯＲ回路５２ｂから出力された一次整形信号Ｑｉ（ｉ＝１、・・・、ｎ）の夫々は、ＡＮＤ回路５２ｃにおいて、マスターイネーブル信号ＭＥＮＢとの論理積をとることによって、そのパルス幅がマスターイネーブル信号ＭＥＮＢのパルス幅に制限される。即ち、一次整形信号Ｑｉが、マスターイネーブル信号ＭＥＮＢによって整形される。マスターイネーブル信号ＭＥＮＢは、イネーブル信号ＥＮＢ１〜ＥＮＢ４とは異なり、単一の系列からなる。したがって、マスターイネーブル信号ＭＥＮＢのパルス幅は常に一定である。加えてマスターイネーブル信号ＭＥＮＢのパルス幅は、イネーブル信号ＥＮＢ１〜ＥＮＢ４のパルス幅より狭い。したがって、ＡＮＤ回路５２ｃは、一次整形信号Ｑｉのパルス幅をマスターイネーブル信号ＭＥＮＢのパルス幅に制限し、一定のパルス幅が揃ったサンプリング回路駆動信号Ｓｉを出力できる。この後、各サンプリング回路駆動信号Ｓ０ｉは、１２個のサンプリング信号に分岐され、各サンプリングスイッチ７１に入力される。
【００７４】
このように、一次整形信号Ｑｉ（ｉ＝１、・・・、ｎ）の各パルスは、単一のマスターイネーブル信号ＭＥＮＢの波形に基づいて整形されるので、出力されるサンプリング回路駆動信号Ｓ０ｉ（ｉ＝１、・・・、ｎ）のパルス幅はマスターイネーブル信号ＭＥＮＢのパルス幅に揃えられる。即ち、論理回路５５では、最終的にパルス幅がマスターイネーブル信号ＭＥＮＢのパルス幅に規定されたサンプリング回路駆動信号Ｓ０ｉ（ｉ＝１、…、ｎ）が出力される。尚、本実施形態においては、一次整形工程及び二次整形工程の夫々で出力される信号は、パルス幅だけでなく、パルス周波数若しくはパルス同士の間隔、更に立ち上がり及び立ち下がりの歪み具合を含むパルス形状もまた、イネーブル信号の波形に支配されている。即ち、サンプリング回路駆動信号Ｓ０ｉ（ｉ＝１、・・・、ｎ）は、マスターイネーブル信号ＭＥＮＢによってパルス周波数若しくはパルス同士の間隔も所定値に規定され、パルス形状も所定形状に規定されている。
【００７５】
尚、本実施形態では、データ線駆動回路１０１は、転送信号Ｐｉを段階的に整形することによってサンプリング回路駆動信号Ｓ０ｉを出力するが、一系列のマスターイネーブル信号による整形は、転送信号Ｐｉの段階的に整形する際の必ず最後に入れるようにする必要がある。これにより、サンプリング回路駆動信号Ｓ０ｎが互いに重なることなく、且つサンプリング回路駆動信号Ｓ０ｉの波形にばらつきが生じることがない。
【００７６】
サンプリング回路駆動信号Ｓ０ｉ（ｉ＝１、・・・、ｎ）は、サンプリング回路７のサンプリングスイッチ７１群を駆動し、サンプリングスイッチ７１に画像信号線６から画像信号ＶＩＤ１〜ＶＩＤ１２が供給される。サンプリング回路駆動信号Ｓ０ｉ（ｉ＝１、…、ｎ）はパルス幅が揃っているため、データ線３の夫々に供給されるデータ信号のパルス幅もマスターイネーブル信号ＭＥＮＢのパルス幅に規定され、且つ一様に揃えられる。したがって、サンプリング回路駆動信号Ｓ０ｉ（ｉ＝１、・・・、ｎ）のパルス周波数若しくはパルス間隔は一定の値になり、生成されるデータ信号のパルス周波数若しくはパルス間隔も一定の値に規定される。更に、サンプリング回路駆動信号Ｓ０ｉ（ｉ＝１、・・・、ｎ）のパルス形状が所定形状に規定されているため、生成されるデータ信号のパルス形状も所定形状に規定される。よって、パルス幅やパルス形状等が適正に制御されたデータ信号を得ることができる。より具体的には、一次整形信号Ｑｉは、イネーブル信号ＥＮＢ１〜ＥＮＢ４の何れか一つの信号とマスターイネーブル信号ＭＥＮＢが重なるタイミングで出力され、且つパルス幅はマスターイネーブル信号ＭＥＮＢのパルス幅に制限される。したがって、サンプリング回路駆動信号Ｓ０ｉは、パルス形状、パルス幅、及びパルス間隔等が整形されたパルス信号である。
【００７７】
データ線３の夫々に供給されるデータ信号は、各データ線３から選択画素列の画素電極９ａに印加され、不図示の蓄積容量を充電又は放電して、データの書き込みを行う。その際、データ信号は、上述したようにサンプリング回路駆動信号Ｓｉのパルス幅やパルス形状等が揃っているために輝度を相対的に適正値として表すことができる。表示上の輝度は、画素電極９ａに供給されるデータ信号の高さ、幅、そして立ち上がり時及び立ち下がり時の歪み具合等によって左右されるため、上述したデータ信号によれば、表示像における輝度斑の発生を低減できる。
【００７８】
このように本実施形態によれば、イネーブル信号ＥＮＢ１〜ＥＮＢ４及びマスターイネーブル信号ＭＥＮＢによる２段階の整形工程を経て生成されたサンプリング回路駆動信号Ｓ０ｉを分岐して得られたサンプリング信号によってデータ信号のパルス幅が規定される。よって、一次整形工程に複数系列のイネーブル信号ＥＮＢ１〜ＥＮＢ４を用いながらも、イネーブル信号ＥＮＢ１〜ＥＮＢ４の系列差に起因する輝度斑を殆ど又は実践上全く生じさせないで済む。加えて、サンプリング回路駆動信号Ｓ０ｉによりデータ信号のパルス周波数若しくはパルス間隔、及びパルス形状が夫々所定値及び所定形状に規定されるので、データ線駆動回路１０１の適正な駆動が実現できる。
【００７９】
サンプリング回路駆動信号Ｓ０ｉ（ｉ＝１、・・・、ｎ）のパルス幅は、最終的にマスターイネーブル信号ＭＥＮＢのパルス幅に規定され、そのパルス形状も所定形状に規定されることから、一次整形工程における出力波形はそれほど形状精度が良くなくともよい。そこで、転送信号Ｐｉ（ｉ＝１、・・・、ｎ）のパルス幅や周期、パルス形状等を、一次整形により粗く調整し、更に二次整形により高精度に調整することが考えられる。例えば、一次整形工程では、転送信号Ｐｉ（ｉ＝１、・・・、ｎ）にイネーブル信号ＥＮＢ１〜ＥＮＢ４の系列差による変動以外にも形状誤差が残されていてもよく、それらの誤差は、二次整形工程においてマスターイネーブル信号ＭＥＮＢの精度に応じて修正できる。尚、一次整形工程では、マスターイネーブル信号ＭＥＮＢとのパルス幅やパルス形状等の差を、二次整形工程におけるマージンとして意図的に残しておいてもよい。
【００８０】
尚、本実施形態では、一次整形工程のイネーブル信号をイネーブル信号ＥＮＢ１〜ＥＮＢ４の４系列としたが、イネーブル信号の系列数はこれより少なくても（例えば２系列）、多くても（例えば８系列、或いはそれ以上）よい。高精細化に対応して駆動周波数の高波化が更に進めば、パルス幅を狭めるためにイネーブル信号の系列数は増大する。そのような場合は、系列間でパルス形状が異なる状況が一層起こりやすいので、このように複数系列のイネーブル信号による整形後に一系列のイネーブル信号による整形を行う手法が表示品質保持に有効である。
【００８１】
図１及び図５において、走査線駆動回路１０４は、スタートパルスＤＹ信号、クロック信号ＣＬＹにタイミングによって各種処理のタイミング制御がなされる。ＤＹ信号は、別途供給されるイネーブル信号ＥＮＢＹ１及びＥＮＢＹ２によって整形され、走査信号として順次走査線２に入力される。ここで、イネーブル信号ＥＮＢＹ１及びＥＮＢＹ２は、夫々のパルス波が重ならないように位相をずらして供給されている。加えて、イネーブル信号ＥＮＢＹ１及びＥＮＢＹ２のパルス幅は、ＤＹ信号のパルス幅より狭い。したがって、イネーブル信号ＥＮＢＹ１及びＥＮＢＹ２によれば、互いのパルス波が重ならないように走査信号を順次走査線２に供給できる。尚、本実施形態では、走査線２は７３２本設けられており、走査信号は２系統に分けて供給されている。より具体的には、図５に示すように、走査信号Ｇ１〜Ｇ３６７を含む系統と、走査信号Ｇ３７２〜Ｇ７３２を含む系統に分けられる。これら各系統内では、互いの走査信号が重ならないように夫々の走査信号に対応する走査線２に供給される。加えて、これら２系統間でも走査信号が重ならない。尚、本実施形態では、クロック信号ＣＬＹの周波数は４５ｋＨｚであり、ＤＹ信号の周波数は２４０Ｈｚである。
【００８２】
次に、図３、図６、及び図７を参照しながら本実施形態に係る転送信号のモニタリング方法、及びクロック信号のタイミング調整方法を説明する。図６は、ダミー回路２７の電気的な接続構成を示すブロック図であり、図７は、ダミー回路２７における各種信号のタイミングチャートの一例である。尚、図７においては、説明を簡便にするために夫々の信号に含まれるパルス波を一つずつ示している。
【００８３】
図６において、ダミー回路２７は、本発明に係る「抽出手段」の一例であり、ＮＡＮＤ回路６２ａ、ＯＲ回路６２ｂ、ＡＮＤ回路６２ｃ、及びバッファ６２ｄ、バッファ６２ｅ、６２ｆ、及びインバータ６２ｇを備えている。即ち、ダミー回路２７は、シフトレジスタ５１の各段に電気的に接続された論理回路５５の含まれる単位回路５２と同様の構成を有している。
【００８４】
図３、図６、及び図７において、ＤＸ信号は、ダミー回路２７に入力される手前でスタートパルスとしてカウンタ２６に入力されると共に、これに平行してＮＡＮＤ回路６２ａに入力される。ここで、ＤＸ信号と共にイネーブル信号ＥＮＢ１〜ＥＮＢ４の一つがＮＡＮＤ回路６２ａに入力される。ＮＡＮＤ回路６２ａの出力である信号ＳａはＯＲ回路６２ｂに入力される。ここで、図７に示すように、ＤＸ信号のうちイネーブル信号ＥＮＢ１と重なる範囲の信号が信号Ｓａとして出力される。続いて、バッファ６２ｄを介して電源電圧ＶＳＳがＯＲ回路６２ｂに入力される。ＯＲ回路６２ｂは、イネーブル信号ＥＮＢ１及び電源電圧ＶＳＳの論理和を演算し、演算して得られた信号ＳｂをＡＮＤ回路６２ｃに出力する。図７に示すように、信号Ｓｂは信号Ｓａを反転させたパルス波形を有する。続いて、マスターイネーブル信号ＭＥＮＢがＡＮＤ回路６２ｃに入力される。ＡＮＤ回路６２ｃは、ＯＲ回路６２ｂの出力及びマスターイネーブル信号ＭＥＮＢの論理積を演算し、信号Ｓｃを出力する。
【００８５】
図７に示すように、信号Ｓｃは、信号Ｓｂのうちマスターイネーブル信号ＭＥＮＢのパルス幅分だけ抽出されることになる。通常マスターイネーブル信号ＭＥＮＢは、イネーブル信号ＥＮＢ１〜ＥＮＢ４に比べて高周波である。そこで、ＯＲ回路６２ｂの出力及びマスターイネーブル信号ＭＥＮＢの論理積を演算することによって、高周波のマスターイネーブル信号ＭＥＮＢから信号Ｓｃを抽出できる。イネーブル信号ＥＮＢ１〜ＥＮＢ４のパルス幅が８０から１００ｎｓであるのに対し、マスターイネーブル信号ＭＥＮＢのパルス幅は５０から１００ｎｓであり、マスターイネーブル信号ＭＥＮＢから抽出された一のパルス信号をモニタリングするほうが、イネーブル信号ＥＮＢ１〜ＥＮＢ４をモニタリングする場合に比べて、より正確にクロック信号等の信号遅延を検出できる。ダミー回路２７ｎ出力端ＳＴＡＲＴからは、シフトレジスタの転送スタート信号ＤＸがカウンタ２２の入力端ＳＴＡＲＴに出力されると共に、ダミー回路２７のバッファ６２ｇから出力された信号を検出信号ＭＯＮとしてカウンタ２６の入力端ＳＴＯＰに出力する。尚、本実施形態では、複数系列のイネーブル信号ＥＮＢ１〜ＥＮＢ４のうちイネーブル信号ＥＮＢ１を例に挙げて説明しているが、他のイネーブル信号ＥＮＢ２〜ＥＮＢ４も同様に処理される。
【００８６】
カウンタ２６は、入力端ＳＴＡＲＴから入力される信号ＤＸと、他の入力端ＳＴＯＰから入力される検出信号ＭＯＮの位相差（すなわち駆動回路における転送信号Ｐｉの遅延時間）を基に、データ線駆動回路１０１等における各種クロック信号の遅延時間を算出する。即ち、この位相差がデータ線駆動回路１０１に含まれる論理回路５５における各種クロック信号の遅延時間を示す値として、各種クロック信号のタイミングを補正する際に参照される。
【００８７】
タイミング信号出力回路部２００ａから出力されるドットクロックＤＣ、ＤＸ信号、クロック信号ＣＬＸ及びＣＬＸＩＮＶ、及びその他各種信号は、タイミング調整回路部２００ｂからカウンタ２２に出力される信号Ｓｃに応じて、データ線駆動回路１０１で各種クロック信号が遅延した分だけ早めにクロック信号等を出力される。より具体的には、タイミングジェネレータ２００は、検出信号ＭＯＮ及び信号Ｓｃの位相差に基づいては、例えばサンプリング回路７に供給されるサンプリング信号の遅延時間が小さくなるように各種クロック信号が出力されるタイミングを調整するのである。
【００８８】
このように本実施形態に係る転送信号のモニタリング方法及び装置、クロック信号のタイミング調整方法、駆動回路、及びこれを備えた液晶装置１によれば、データ線駆動回路１０１等で発生する信号遅延が補正される。特に、本実施形態では、転送信号Ｐｉを段階的に整形する整形工程の最後に用いられるマスターイネーブル信号ＭＥＮＢにより整形された転送信号Ｐｉを抽出して、モニタリングすることにより、従来のＤＸ信号をモニタリングする方法に比べてデータ線駆動回路１０１等で各種クロック信号が遅延する実際の遅延時間をより正確に計測できる。したがって、従来に比べてより高品質の画像表示が可能である。
【００８９】
次に、図８を参照しながら本発明の転送信号のモニタリング方法の他の実施形態を説明する。図８は、ダミー回路１２７の電気的な接続構成を示すブロック図である。尚、図８において、図６と共通する部分については同一の参照符号を付して説明する。
【００９０】
図８において、ダミー回路１２７はダミー回路２７の別の形態である。ダミー回路１２７は、ダミー回路２７の構成に加えて、シフトレジスタの一段分１５１、及び、サンプリングスイッチ１７１を模擬した回路を含むものである。サンプリングスイッチ１７１の入力端には電源電圧ＶＤＤが印加され、出力端から検出信号ＭＯＮが出力される。シフトレジスタ５１の一段分の回路１５１は、入力信号を反転したのち、ダミー回路１２７に反転後の転送信号を入力する。ダミー回路１２７によっても、駆動回路における転送信号Ｐｉの遅延時間をより正確に計測することができる。尚、ダミー回路１２７はシフトレジスタ５１や論理回路５５の一部として形成しても良い。つまり、シフトレジスタの一段をそのままダミー回路として利用しても良い。また、ダミー回路１２７は駆動回路中の別の箇所に形成してもよい。
【００９１】
（電子機器）
次に、本発明に係る電気光学装置を各種の電子機器に適用した例について説明する。
【００９２】
先ず、上述の液晶装置をライトバルブとして用いたプロジェクタについて説明する。図９は、プロジェクタの構成例を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶装置１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。液晶装置１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した電気光学装置と同等であり、それぞれにおいて、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号が変調される。これらの液晶装置によって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。ダイクロイックプリズム１１１２では、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。これにより各色の画像が合成され、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写される。このようなライトバルブに上述したイネーブル信号のモニタリング方法を適用すれば、各種クロック信号の遅延時間が調整され、高品位の画像を表示できる。
【００９３】
次に、上述の液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１０は、このパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。液晶表示ユニット１２０６は、前述の電気光学装置としての液晶装置１００５に、バックライトを付加した構成となっている。
【００９４】
さらに、上述の液晶装置を、携帯電話に適用した例について説明する。図１１は、この携帯電話の構成を示す斜視図である。図１０において、携帯電話１３００は、複数の操作ボタン１３０２とともに、前述の電気光学装置としての反射型の液晶装置１００５を備えるものである。この反射型の液晶装置１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
【００９５】
以上では、本発明の電気光学装置の一具体例として液晶装置を挙げて説明したが、本発明の電気光学装置は、その他にも例えば電子ペーパなどの電気泳動装置や、電子放出素子を用いた表示装置（Field Emission Display及びSurface-Conduction Electron-Emitter Display）等として実現することができる。また、このような本発明の電気光学装置は、先に説明した電子機器の他にも、テレビジョン受像機や、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などに適用可能である。
【００９６】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴うイネーブル信号のモニタリング方法及び装置、クロック信号のタイミング調整方法、駆動回路、該駆動回路を備えた電気光学装置、及び電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００９７】
【図１】本実施形態に係る液晶装置の電気的に接続構成を示すブロック図である。
【図２】データ線駆動回路の電気的な構成を示すブロック図である。
【図３】タイミング回路の電気的な構成を示すブロック図である。
【図４】データ線駆動回路で処理される各種信号のタイミングチャートである。
【図５】走査線駆動回路で処理される各種信号のタイミングチャートである。
【図６】ダミー回路の電気的な接続構成を示すブロック図である。
【図７】ダミー回路で処理される各種信号のタイミングチャートの要部を示す図である。
【図８】ダミー回路の電気的な接続構成の他の例を示すブロック図である。
【図９】本発明に係る電気光学装置の一例を示す平面図である。
【図１０】本発明に係る電気光学装置の他の例を示す斜視図である。
【図１１】本発明に係る電気光学装置の他の例を示す斜視図である。
【符号の説明】
【００９８】
１・・・液晶装置、２７・・・ダミー回路、５１・・・シフトレジスタ、５５・・・論理回路、１００・・・タイミング回路、１０１・・・データ線駆動回路、１０２・・・走査線駆動回路、２００・・・タイミングジェネレータ、
【図１】
2006163223.tif 000003
【図２】
2006163223.tif 000004
【図３】
2006163223.tif 000005
【図４】
2006163223.tif 000006
【図５】
2006163223.tif 000007
【図６】
2006163223.tif 000008
【図７】
2006163223.tif 000009
【図８】
2006163223.tif 000010
【図９】
2006163223.tif 000011
【図１０】
2006163223.tif 000012
【図１１】
2006163223.tif 000013