(57)【要約】【課題】製造工程中にけるスループットの低下や膜剥がれ変形などの不具合を生じさせることなく、配線性能の向上をも図ることが可能な多層埋め込み配線構造を有する半導体装置を提供する。【解決手段】層間絶縁膜の表面側に設けられた配線溝ａと配線溝ａの底部に設けられた接続孔ｂとの内部を導電性材料で埋め込んでなる埋め込み配線２６ａおよびヴィア２６ｂを備えた配線層２０-1，２０-2，…を、基板の上部に複数層積層してなる多層配線構造の半導体装置であって、複数の配線層配線層２０-1，２０-2，…を構成する層間絶縁膜の機械的強度の強弱が、配線層２０-1，２０-2，…の積層方向において配線層２０-1，２０-2，…毎に交互となるように、各層間絶縁膜が構成されている。【選択図】図１
2006216746.tif 000002
【特許請求の範囲】
【請求項１】
層間絶縁膜の表面側に設けられた配線溝と当該配線溝の底部に設けられた接続孔との内部を導電性材料で埋め込んでなる埋め込み配線およびヴィアを備えた配線層を、基板の上部に複数層積層してなる多層配線構造の半導体装置であって、
前記複数の配線層を構成する層間絶縁膜の機械的強度の強弱が、当該配線層の積層方向において配線層毎に交互となるように、当該各層間絶縁膜が構成されている
ことを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記多層配線構造は、弾性定数が１０ＧＰａよりも低い低誘電率膜を用いて前記層間絶縁膜が構成されている前記配線層と、弾性定数が１０ＧＰａ以上の強度を有する絶縁膜を主材料に用いて前記層間絶縁膜が構成されている前記配線層とを交互に積層してなる
ことを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置において、
前記多層配線構造は、多孔性の低誘電率膜を用いて前記層間絶縁膜が構成されている前記配線層と、非多孔性の無機絶縁膜を主材料に用いて前記層間絶縁膜が構成されている前記配線層とを交互に積層してなる
ことを特徴とする半導体装置。
【請求項４】
請求項１記載の半導体装置において、
前記多層配線構造は、多孔性の炭素含有酸化シリコン膜を用いて前記層間絶縁膜が構成されている前記配線層と、非多孔性の炭素含有酸化シリコン膜を主材料に用いて前記層間絶縁膜が構成されている前記配線層とを交互に積層してなる
ことを特徴とする半導体装置。
【請求項５】
請求項１記載の半導体装置において、
前記各配線層を構成する埋め込み配線およびヴィアを構成する前記導電性材料として、銅が用いられている
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特には多層埋め込み配線構造を有する半導体装置に関する。
【背景技術】
【０００２】
半導体装置の微細化、高集積化に伴い、配線の時定数に起因する電気信号の遅れが深刻な問題となる。このため、半導体装置における多層配線構造には、アルミニウム（Ａｌ）系合金からなる配線に代わり、より導電率が高い銅（Ｃｕ）配線が導入されるようになっている。Ｃｕは、従来の多層配線構造に使われていたＡｌなどの金属材料と違って、ドライエッチングによるパターニングが困難である。このため、Ｃｕ配線の形成には、先ず層間絶縁膜に配線溝を形成しておき、この配線溝内をＣｕで埋め込むことにより配線パターンを形成する、いわゆるダマシン法が適用されている。特に、層間絶縁膜に形成した配線溝とその底部の接続孔とを、Ｃｕで同時に埋め込むデュアルダマシン法は、工程数の削減に有効である（下記特許文献１参照）。
【０００３】
また、高集積化が進んだ半導体装置では、配線容量の増大が半導体装置の動作速度の低下を招くために、層間絶縁膜を低誘電率化することによる配線容量の増大を抑制が不可欠となっている。
【０００４】
図１５には、上記デュアルダマシン法を適用した多層埋め込み配線構造を有する半導体装置の断面図を示す。この図に示す半導体装置は、ＭＯＳトランジスタやその他の半導体素子を形成した半導体基板（図示省略）上に、酸化シリコンからなる下地絶縁膜1を介して局所配線層０が設けられており、この局所配線層０上に埋め込み配線を有する第１配線層１０-1，第２配線層１０-2，…が積層形成されている。
【０００５】
このうち、局所配線層０は、下地絶縁膜1上に、炭素含有酸化シリコン(ＳｉＯＣ)膜２と、酸化シリコン(ＳｉＯ2)からなるハードマスク層３とを積層してなる層間絶縁膜を形成し、この層間絶縁膜の溝パターンａ内にバリアメタル４を介して銅(Ｃｕ)膜５」を埋め込んでなる局所配線６ａを備えている。
【０００６】
また、この局所配線層０上に積層された第１配線層１０-1は、炭化シリコン(ＳｉＣ)からなる酸化防止膜１１、低誘電率膜１２、および酸化シリコン(ＳｉＯ2)からなるハードマスク層２３を、この順に積層した層間絶縁膜に形成されている。これらの層間絶縁膜１１〜１３には、配線溝ａと、その底面から局所配線６ａに達する状態で設けられた接続孔ｂが形成され、その内部にはバリアメタル１４を介して銅(Ｃｕ)等の導電膜１５を一体に埋め込んでなる埋め込み配線１６ａとこれに接続されたヴィア１６ｂとが設けられている。
【０００７】
そして、このような第１配線層１０-1上に、この第１配線層１０-1と略同一構成の第２配線層１０-2，第３配線層１０-3，…が、順次積層形成され、多層埋め込み配線構造を構成している。これらの各配線層１０-2，１０-3，…に形成された埋め込み配線１６ａは、ヴィア１６ｂによって、その下層の埋め込み配線１６ａに接続された状態となっている。
【０００８】
ここで、以上のような多層埋め込み配線構造の大部分を占める低誘電率膜１２を構成する材料としては、従来から比較的使用実績のある比誘電率３．５程度のフッ素含有酸化シリコン（ＦＳＧ）に加えて、ポリアリールエーテル（ＰＡＥ）に代表される有機ポリマー系材料や、ハイドロゲンシルセキオサン（ＨＳＱ）およびメチルシルセスキオキサン（ＭＳＱ）に代表されるＳｉＯＣ系材料などの比誘電率２．７前後の材料が挙げられる。更に、近年では、それらを多孔質化させて比誘電率を２．２前後とした低誘電率材料の適用も試みられている。
【０００９】
しかしながら、上記多層埋め込み配線構造における低誘電率膜１２を、さらに低誘電率化する場合の深刻な技術的課題として、配線層の機械強度の劣化が挙げられる。つまり、絶縁性材料における比誘電率と機械強度とは、通常トレードオフの関係になっている。このため、配線層の大部分を構成する低誘電率膜１２の機械的強度が低下することで、配線層の機械強度が劣化するのである。
【００１０】
機械強度の指標には、硬度機械強度の指標には硬度(hardness)や弾性定数(modulus)が用いられるが、例えば比誘電率が４．２程度であるシリコン酸化膜の弾性定数が７０ＧＰａ以上であるのに対して、１３０ｎｍ世代で導入された比誘電率３．５程度のフッ素含有酸化シリコン（ＦＳＧ）の弾性定数は６０ＧＰａ前後、９０ｎｍ世代で導入が開始されている比誘電率３前後の炭素含有酸化シリコン膜(ＳｉＯＣ)の弾性定数は１０ＧＰａ程度まで低下している。そして、４５ｎｍ世代以降に導入が検討されている比誘電率２．５以下の多孔性(ポーラス)低誘電率膜にいたっては、弾性定数が５ＧＰａ以下まで低下することが判明している。
【００１１】
そして、以上のような配線層の機械強度の低下は、図１５に示した多層埋め込み配線の製造工程中における膜剥がれや変形などの発生要因となる。すなわち、各配線層１０-1，１０-2，…において埋め込み配線１６ａおよびヴィア１６ｂを形成する場合には、配線溝ａおよび接続孔ｂ内を埋め込む状態でＣｕ膜を形成した後、層間絶縁膜１１〜１３上の余分なＣｕ膜およびバリアメタル膜を化学的機械研磨（Chemical Mechanical Polishing：ＣＭＰ）によって除去する工程が行われる。そして、このＣＭＰ工程では、機械的強度の弱い低誘電率膜１２に研磨圧力が加わるため、上記の膜剥がれや変形が生じ易くなるのである。またこのような不具合は、配線構造の多層化が進む程、生じ易くなっている。
【００１２】
例えば、図１５に示した多層埋め込み配線構造の作製において、低誘電率膜１２として比誘電率２．２、弾性定数４ＧＰａの多孔性の炭素含有酸化シリコン(ＳｉＯＣ)膜を用いた場合、第1配線層1０-1までは首尾よく形成することが出来たが、第２配線層１０-2の形成過程においては、層間絶縁膜の膜剥がれが発生した。具体的には、第２配線層１０-2の形成過程における上記ＣＭＰ工程中に、特定の配線レイアウト箇所において、多孔性の炭素含有酸化シリコン(ＳｉＯＣ)からなる低誘電率膜１２の近傍に、低頻度の膜剥がれが発生している。
【００１３】
また、第３配線層１０-3の形成過程におけるＣＭＰ工程では、さらに顕著な層間絶縁膜の膜剥がれが発生した。剥がれ箇所は、第２配線層１０-2を構成する低誘電率膜１２の近傍と、第１導電膜１０-1を構成する低誘電率膜１２の近傍であり、先述した第２配線層１０-2の形成過程で発生した膜剥がれに対して約５倍の頻度で発生している。
【００１４】
同様に、第４配線層１０-4の製造過程におけるＣＭＰ工程でも、重度の層間絶縁膜の膜剥がれが発生した。第４配線層１０-4を構成する低誘電率膜１２の近傍と、第３配線層１０-3を構成する低誘電率膜１２の近傍、および第２配線層１０-2を構成する低誘電率膜１２の近傍であり、先述した第２配線層１０-2の形成過程で発生した膜剥がれに対して約２５倍の頻度で発生している。
【００１５】
また仮に、上述したような膜剥がれを生じることなく最上層の配線層まで形成されたとしても、この多層埋め込み配線を有する半導体チップをパッケージに実装する際にも、半導体デバイスが破壊され易いという問題も有る。
【００１６】
以上のように、弾性定数が1０ＧＰａ程度である比誘電率２．９程度の非多孔性の炭素含有酸化シリコン(ＳｉＯＣ)膜を用いて層間絶縁膜の主成分となる低誘電率膜を構成していた場合には問題にはならなかった製造工程中の膜剥がれであるが、層間絶縁膜の主成分となる低誘電率膜をさらに低誘電化し、弾性定数が４ＧＰａ程度である比誘電率２．２程度の多孔性の炭素含有酸化シリコン(ＳｉＯＣ)膜を用いることにより、機械強度の低下に起因する明確な不具合が発生することが判明した。
【００１７】
そして、この不具合の発生には、積層構造の構成、配線レイアウトの依存性が認められている。すなわち、層間絶縁膜の主成分となる低誘電率膜を、弾性定数が４ＧＰａ程度である比誘電率２．２の多孔性の炭素含有酸化シリコン(ＳｉＯＣ)膜を積層させて製造することが、この不具合を加速させていることが判明したのである。これは、低誘電率膜の弾性定数のみならず、特定の多層配線領域において、弾性定数の低い低誘電率膜が占める割合が重要であることが示唆される。
【００１８】
そして、上述したような層間絶縁膜の低誘電率化の進行に伴う不具合を改善する方法として、ＣＭＰプロセスの低圧化が提案されている(下記非特許文献１参照）。
【００１９】
またこの他にも、ヴィアが形成される層（すなわち配線層間）には比較的弾性定数の高い低誘電率膜を適用し、埋め込み配線が形成される層のみに充分に誘電率が低い（したがって比較的弾性係数が低い）低誘電率膜を適用する手法も提案されている（下記非特許文献２参照）。
【００２０】
【特許文献１】特開平１１−４５８８７号公報
【非特許文献１】S. Kondo et Ａｌ.,”Low-pressure CMP for reliable porous low-k/Ｃｕ integration,”ＩＩＴＣ、（米）、２００３、ｐ．８６〜ｐ．８８
【非特許文献２】S. Nakai et Ａｌ.“A 65nm CＭＯＳ Technology with a High-Performance and Low-Leakage Transistor,a ０.55μm2 6T-SRAM Cell and Robust Hybrid-ULK/Ｃｕ Interconnects for Mobile Multimedia Applications”ＩＥＥＥ、（米）、２００３、ｐ．２８５〜ｐ．２８８
【発明の開示】
【発明が解決しようとする課題】
【００２１】
しかしながら、非特許文献１に開示されているようなＣＭＰ工程を低圧化する方法では、上述した膜剥がれ等の不具合の発生を抑制できたとしても、研磨スループットの低下や平坦性・研磨均一性等の低下による装置性能の劣化を引き起こすと言う、新たな問題が生じる。また、たとえＣＭＰ工程における膜剥がれを回避できたとしても、その後の熱履歴やアセンブリ工程での膜剥がれや変形等の不具合発生を防止することはできない。
【００２２】
そして、非特許文献２に開示されたような、ヴィアが形成される層に機械的強度が大きく（すなわち比誘電率がそれほど低くない）低誘電率膜を適用する構成では、上下の埋め込み配線間の間（すなわちヴィアが形成される層）には、比較的弾性定数の高い、つまり誘電率がそれほど低くない膜が配置されることになる。したがって、上下に配置された埋め込み配線間の低誘電率化を達成することは困難である。特に、配線容量の低減が要求されるような特別な層（クリティカルレイヤー）においては、上下に配置された埋め込み配線間において、さらなる低誘電率化が要求されるため、配線性能の向上という観点より満足出来る手法とはならない。したがって、配線性能の向上を図ることができなかった。
【００２３】
そこで本発明は、製造工程中にけるスループットの低下や膜剥がれ変形などの不具合を生じさせることなく、配線性能の向上をも図ることが可能な多層埋め込み配線構造を有する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００２４】
以上のような目的を達成するための本発明は、層間絶縁膜の表面側に設けられた配線溝と当該配線溝の底部に設けられた接続孔との内部を導電性材料で埋め込んでなる埋め込み配線およびヴィアを備えた配線層を、基板の上部に複数層積層してなる多層配線構造の半導体装置である。そして特に、埋め込み配線とその下部のヴィアとが形成された層間絶縁膜の機械的強度の強弱が、配線層の積層方向において交互となるように、各層間絶縁膜が構成されていることを特徴としている。
【００２５】
このような構成の半導体装置においては、層間絶縁膜を用いて構成された配線層を積層してなる構成において、層間絶縁膜の機械的強度が配線層の積層方向に配線層毎に交互となるようにしている。このため、機械的強度が強い層間絶縁膜で構成された配線層と、これと比較して機械的強度が弱い層間絶縁膜で構成された配線層とが、交互に積層されることになる。したがって、機械的強度の弱い層間絶縁膜が積層方向に分断され、機械的強度が弱い層間絶縁膜部分が、まとまりを持った１つの大きな容積を占めることが防止され、積層構造自体の機械的強度が確保される。そして特に、本構成の半導体装置においては、埋め込み配線とその下部のヴィアとを含んで１まとまりの配線層としている。このため、充分に低誘電率化されたことにより機械的強度が弱い材料で層間絶縁膜が構成された配線層においては、層間絶縁膜の表面側に形成された同一層内の埋め込み配線間だけではなく、その下層の埋め込み配線との間で、充分に低誘電率化が図られることになる。
【発明の効果】
【００２６】
以上説明したように、本発明によれば、積層配線構造の機械的強度を確保しつつも、充分に埋め込み配線間および埋め込み配線層間の低誘電率化を達成できる配線層が設けられるため、この配線層に高機能化が要求される回路配線を配置することにより、配線性能の向上を図ることが可能になる。したがって、製造工程中にけるスループットの低下や膜剥がれ変形などの不具合を生じさせることなく、配線性能の向上による半導体装置の機能の向上を達成することが可能になる。
【発明を実施するための最良の形態】
【００２７】
次に、本発明の半導体装置の各実施形態を図面に基付いて詳細に説明する。尚、各実施形態においては、半導体装置の構成、その製造方法の順に説明を行う。
【００２８】
＜第１実施形態＞
図１は第１実施形態の半導体装置の断面構成図である。この図に示す半導体装置は、デュアルダマシン法を適用して形成された多層埋め込み配線構造を有している。すなわち、ＭＯＳトランジスタやその他の半導体素子を形成した半導体基板（図示省略）上に、酸化シリコンからなる下地絶縁膜1を介して局所配線層０が設けられており、この局所配線層０上に、埋め込み配線を備えた第１配線層２０-1，第２配線層２０-2，…が積層形成されているのである。そして、本第１実施形態に特徴的な構成としては、第１配線層２０-1，第２配線層２０-2，…が、積層順に交互に異なる構成となっているところにあり、以下にその詳細な構成を説明する。
【００２９】
先ず、このうち第１配線層２０-1，第２配線層２０-2，…の積層構造の下地となる局所配線層０は、下地絶縁膜1上に、炭素含有酸化シリコン(ＳｉＯＣ)膜２と、酸化シリコン(ＳｉＯ2)からなるハードマスク層３とを積層してなる層間絶縁膜を形成し、この層間絶縁膜に形成された溝パターンａ内にバリアメタル４を介して銅(Ｃｕ)膜５を埋め込んでなる局所配線６ａを設けてなる。
【００３０】
そして、この局所配線層０上に積層された第１配線層２０-1は、炭化シリコン(ＳｉＣ)からなる酸化防止膜２１、低誘電率膜２２ａ、および酸化シリコン(ＳｉＯ2)からなるハードマスク層２３を、この順に積層した層間絶縁膜を用いて構成されている。これらの絶縁膜２１，２２ａ，２３からなる層間絶縁膜には、その表面側に配線溝ａと、その底面から局所配線６ａに達する状態で延設された接続孔ｂが設けられている。そして、これらの配線溝ａおよび接続孔ｂの内部には、バリアメタル２４を介して銅(Ｃｕ)膜２５等の導電性材料膜を一体に埋め込んでなる埋め込み配線２６ａとこれに接続されたヴィア２６ｂとが設けられている。以上のように、酸化防止膜２１、低誘電率膜２２ａ、およびハードマスク層２３からなる層間絶縁膜と、埋め込み込み配線２６ａと、この下部のヴィア２６ｂとを含んで第１配線層２０-1が構成されている。
【００３１】
また、この第１配線層２０-1における層間絶縁膜の大部分を構成する低誘電率膜２２ａは、上下の埋め込み配線２６ａおよび第１配線層２０-1内における埋め込み配線２６ａ間の低誘電率化を第1に考慮し、できるだけ誘電率の低い材料を用いて構成されることが好ましく、例えば比誘電率が２．５以下であることとする。
【００３２】
ここで、比誘電率２．５以下の低誘電率膜２２ａの具体例としては、シリコン源としてトリメチルシラン(３ＭＳ)やテトラメチルシクロテトラシロキサン(ＴＭＣＴＳ)等を用いてＣＶＤ(Chemical Vapor Deposition)法により成膜される炭素含有酸化シリコン（ＳｉＯＣ)膜や、それにポアジェンを導入して多孔質化させたポーラスＳｉＯＣ膜、シリコンを主成分とする塗布材料であるメチルシルセスオキサン(ＭＳＱ)膜、ハイドロシルセスオキサン(ＨＳＱ)膜、同重合ポリマー(ＨＭＳＱ)膜、およびこれらにポアジェンを導入して熱処理により多孔質化させたポーラスＭＳＱ膜、ポーラスＨＳＱ膜、ポーラスＨＭＳＱ膜等が挙げられる。なかでも、多孔性の低誘電率膜２２ａを用いることで、低誘電率化が確実となる。ただし、このような低誘電率膜２２ａの機械的強度は、弾性定数が５ＧＰａ以下となる。尚、低誘電率膜２２ａは、次に説明する第２配線層２０-2を構成する補強膜よりも、誘電率は低いが機械的強度が弱い膜として構成され、その機械的強度は１０ＧＰａ未満であることとする。
【００３３】
ここでは、一例として、比誘電率が２．２である多孔性の炭素含有酸化シリコン(ＳｉＯＣ)膜を低誘電率膜２２ａをとして用いることとする。尚、この比誘電率膜２２ａの弾性定数は４ＧＰａ程度である。
【００３４】
そして、この第１配線層２０-1上に積層された第２配線層２０-2は、第１配線層２０-１で用いた低誘電率膜２２ａに換えて、機械的強度の高い材料からなる絶縁膜を補強膜２２ｂを用いて構成されていることを特徴としており、他の構成は第1配線層２０-1とほぼ同じ構成であって良い。
【００３５】
すなわちこのような第２配線層２０-2は、炭化シリコン(ＳｉＣ)からなる酸化防止膜２１、機械的強度が比較的高い補強膜２２ｂ、および酸化シリコン(ＳｉＯ2)からなるハードマスク層２３を、この順に積層した層間絶縁膜を用いて構成されている。これらの絶縁膜２１，２２ｂ，２３からなる層間絶縁膜には、その表面側に配線溝ａと、その底面から下層配線に達する状態で延設された接続孔ｂが設けられている。そして、これらの配線溝ａおよび接続孔ｂの内部には、バリアメタル２４を介して銅(Ｃｕ)等の導電膜を一体に埋め込んでなる埋め込み配線２６ａとこれに接続されたヴィア２６ｂとが設けられている。以上のように、酸化防止膜２１、補強膜２２ｂ、およびハードマスク層２３からなる層間絶縁膜と、埋め込み込み配線２６ａと、この下部のヴィア２６ｂとを含んで第２配線層２０-2が構成されている。
【００３６】
そして、この第２配線層２０-2における層間絶縁膜の大部分を構成する補強膜２２ｂは、上述したように、下層の第１配線層２０-1の大部分を構成する低誘電率膜２２ａよりも機械的強度が高い低誘電率材料を用いて構成されることとし、弾性定数が１０ＧＰａ以上であることとする。ただし、このような弾性定数を有する補強膜２２ｂは、誘電率が弾性定数が２．９以上のものとなるが、この中でも比誘電率が低い材料を用いることが好ましい。したがって、補強膜２２ｂも、一種の低誘電率膜であることとする。
【００３７】
ここで、弾性定数１０ＧＰａ以上の補強膜２２ｂの具体例としては、シリコン源としてトリメチルシラン（３ＭＳ）やテトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）などを用いてＣＶＤ法により成膜される非多孔性の炭素含有酸化シリコン（ＳｉＯＣ）膜や、同じくシリコン源のＣＶＤ法により形成されるフッ素含有酸化シリコン（ＦＳＧ）膜、酸化シリコン（ＳｉＯ2）膜、さらにはシリコンを主成分とする塗布材料である非多孔性のメチルシルセスオキサン（ＭＳＱ）、ハイドロシルセスオキサン（ＨＳＱ）などが挙げられる。特に、非多孔性の補強膜２２ｂとすることで、機械的強度が確実となる。
【００３８】
ここでは、一例として、弾性定数が１０ＧＰａであり、比誘電率が２．９である非多孔性の炭素含有酸化シリコン（ＳｉＯＣ）膜を補強膜２２ｂとして用いることとする。
【００３９】
そして、この第２配線層２０-2上に積層された第３配線層２０-3は、第１配線層２０-1と同様の層構成であり、できるだけ誘電率の低い材料（比誘電率２．５以下）の低誘電率膜２２ａで大部分が構成された層間絶縁膜に、埋め込み配線２６ａおよびヴィア２６ｂが形成されている。
【００４０】
また、この第３配線層２０-3上に積層された第４配線層２０-4は、第２配線層２０-2と同様の層構成であり、下層の第３配線層２０-3よりは機械的強度が強い（弾性定数１０ＧＰａ以上）の補強膜２２ｂで大部分が構成された層間絶縁膜に、埋め込み配線２６ａおよびヴィア２６ｂが形成されている。
【００４１】
また第４配線層２０-4の上部に、ここでの図示を省略した第５配線層、第６配線層、…を積層させる場合には、第１配線層２０-1と同様に比誘電率ができるだけ低い低誘電率膜２２ａを備えた層構成の配線層と、第２配線層２０-2と同様に下層よりも機械的強度が高い（好ましくは弾性係数が１０ＧＰａ以上）の補強膜２２ｂを備えた層構成の配線層とを交互に積層させることとする。
【００４２】
尚、以上においては、局所配線層０の層間絶縁膜として、弾性定数１０ＧＰａ、比誘電率２．９の炭素含有酸化シリコン（ＳｉＯＣ）膜２を用いている。しかしながら、局所配線層０の層間絶縁膜は、これに限定されることはない。局所配線層０では、その上部の配線層２０-1，２０-2，…と比較して、配線性能上において低誘電率化の要求が小さいこと、その下地絶縁膜1が通常酸化シリコン（ＳｉＯ2）膜等の機械強度の高い絶縁膜が採用されることから、層間絶縁膜の物性値に明確な制限を設けていない。
【００４３】
次に、上記第１実施形態の半導体装置の製造方法を図２〜図５の断面工程図に基づいて説明する。
【００４４】
先ず、ここでの図示を省略した半導体基板の表面側にＭＯＳトランジスタやその他の半導体素子を形成した後、この半導体基板上に、酸化シリコンからなる下地絶縁膜を形成する。
【００４５】
そして、図２（ａ）に示すように、半導体基板の表面側を覆う下地絶縁膜1上に、炭素含有酸化シリコン(ＳｉＯＣ)膜２と、酸化シリコン(ＳｉＯ2)からなるハードマスク層３とを積層してなる層間絶縁膜を形成する。そして、この層間絶縁膜に溝パターンａを形成し、この溝パターンａ内を埋め込む状態でバリアメタル４を介して銅(Ｃｕ)膜５を成膜した後、層間絶縁膜をストッパにしたＣＭＰによって余分な銅(Ｃｕ)膜５とバリアメタル４とを除去することにより、溝パターンａ内にＣｕ膜を埋め込んでなる局所配線６ａを形成する。
【００４６】
次に、以上のようにして埋め込み型の局所配線６ａが設けられた局所配線層０上に、炭化シリコン(ＳｉＣ)からなる酸化防止膜２１、多孔性の炭素含有酸化シリコン（ＳｉＯＣ）膜からなる低誘電率膜２２ａ、および酸化シリコン(ＳｉＯ2)からなるハードマスク層２３を、この順に積層形成して層間絶縁膜とする。
【００４７】
この際、多孔性の炭素含有酸化シリコン（ＳｉＯＣ）膜からなる低誘電率膜２２ａは、有機シリコンレジンのＭＳＱに有機溶剤とポアジェンを加えた溶液をスピン塗布法により成膜し、３００〜４００℃の窒素雰囲気中にてキュア処理を行うことにより形成する。このようにして形成された多孔性の炭素含有酸化シリコン（ＳｉＯＣ）膜は、弾性定数は４ＧＰａ、比誘電率が２．２程度の膜となる。また、比誘電率２．５以下（弾性定数５ＧＰａ以下）の低誘電率膜２２ａとして他の各材料膜を用いる場合には、それぞれに適する成膜方法を行うこととする。尚、ハードマスク層２３は、この後のデュアルダマシン形成工程においての形状悪化や導電膜の剥がれ、ＣＭＰ研磨特性の不具合等が発生しないならば形成しなくても良い。ただし、ここではハードマスク層２３を設けることとして説明を行う。
【００４８】
次に、図２（ｂ）に示すように、以上のように積層形成したハードマスク層２３上に、接続孔のパターンを開口するためのマスクとなるレジストパターン６０を形成する。
【００４９】
その後、このレジストパターン６０をマスクにして、ハードマスク層２３および低誘電率膜２２ａをドライエッチングすることにより、接続孔の途中開口６１を形成する。尚、接続孔の途中開口６１は、ここでは炭化シリコン（ＳｉＣ）膜２１の直上まで実施しており、炭化シリコン（ＳｉＣ）膜２１を露出させているが、後続の配線溝形成工程に応じて、エッチング量の設定が可能であり、本実施のエッチング量には拘らない。また、このドライエッチングが終了した後には、残存した接続孔のレジストパターン６０をアッシング処理等により除去する。
【００５０】
次に、図２（ｃ）に示すように、接続孔の途中開口６１が形成されたハードマスク層２３上に、配線溝のパターンを開口するためのレジストパターン６２を形成する。この際、途中開口６１内の下部もレジストパターン６２で埋め込み、途中開口６１の底部を保護する。
【００５１】
次に、図３（ｄ）に示すように、レジストパターン６２をマスクにして、ハードマスク層２３および低誘電率膜２２ａをドライエッチングすることにより、配線溝ａの開口を行う。この配線溝ａの底部には、先に形成した接続孔の途中開口６１を連通させる。このエッチング工程においては、レジストパターン６２の残膜や接続孔に対するレジスト埋め込み特性等の制限がある場合には、エッチングマスクとして積層ハードマスクを用いても良い。
【００５２】
この後、残存したレジストパターン６２、および接続孔の途中開口６１底部に残存する低誘電率膜２２ａおよびＳｉＣからなる酸化防止膜２１の除去を行う。これにより、下層の局所配線６ａを露出させた接続孔ｂを、配線溝ａの底部に開口してなるデュアルダマシン形状を形成する。以上の後、しかるべき薬液を用いた後処理と、水素アニール処理により、配線溝ａや接続孔ｂの側壁に残留するエッチング付着物や、接続孔ｂ底部のＣｕ変質層を清浄にする。
する。
【００５３】
尚、配線溝ａとこの底部に設けた接続孔ｂとからなるデュアルダマシン形状の形成方法は、上述した手順に限定されることはない。例えば、他の手順として、ハードマスク層に配線溝の形状を転写した後に、接続孔の途中開口を行い、次にハードマスク層を用いて配線溝と接続孔の完全開口を行う製法を用いても良く、さらにその他の手順であっても良い。
【００５４】
次に、図３（ｅ）に示すように、スパッタリング法によって、バリアメタル２４として例えばタンタル（Ｔａ）膜を成膜し、次に電解めっき法あるいはスパッタリング法により配線溝ａおよび接続孔ｂを埋め込む状態で銅(Ｃｕ)膜２５を成膜する。
【００５５】
この後、図３（ｆ）に示すように、ハードマスク層２３上の余分なＣｕ２５およびバリアメタル２４をＣＭＰ法におよって除去し平坦化する。このようにして、配線溝ａと、この底部から局所配線６ａに達する状態で延設された接続孔ｂ内に、バリアメタル２４を介して銅(Ｃｕ)膜２５を一体に埋め込んでなる埋め込み配線２６ａとこれに接続されたヴィア２６ｂとが設けられた第１配線層２０-1を形成する。
【００５６】
次に、図４（ｇ）に示すように、第１配線層２０-1上に、炭化シリコン(ＳｉＣ)からなる酸化防止膜２１、非多孔性の炭素含有酸化シリコン（ＳｉＯＣ）膜からなる補強膜２２ｂ、および酸化シリコン(ＳｉＯ2)からなるハードマスク層２３を、この順に積層形成して層間絶縁膜とする。
【００５７】
この際、非多孔性の炭素含有酸化シリコン（ＳｉＯＣ）膜からなる補強膜２２ｂは、平行平板型プラズマＣＶＤ装置を用い、シリコン源としてトリメチルシラン（３ＭＳ）を用いて成膜される。また成膜条件は、基板温度を３００〜４００℃、プラズマパワーを１５０〜３５０Ｗ、成膜雰囲気の圧力を１００〜１０００Ｐａ程度に設定する。このようにして形成された非多孔の炭素含有酸化シリコン（ＳｉＯＣ）膜は、弾性定数１０ＧＰａ、比誘電率２．９程度の膜となる。また、弾性定数１０ＧＰａ以上の補強膜２２ｂとして他の各材料膜を用いる場合には、それぞれに適する成膜方法を行うこととする。尚、ハードマスク層２３は、この後のデュアルダマシン形成工程において形状悪化や導電膜の剥がれ、ＣＭＰ研磨特性の不具合等が発生しないならば削除しても良い。
【００５８】
続いて、図４（ｈ）に示すように、ハードマスク層２３、補強膜２２ｂ、および酸化防止膜２１の積層膜に、配線溝ａとその底部に設けられた接続孔ｂとのデュアルダマシン形状を形成する。これらの配線溝ａおよび接続孔ｂの形成は、図２（ｂ）〜図３（ｄ）を用いて説明した第１配線層２０-1における配線溝ａおよび接続孔ｂの形成と同様に行われる。
【００５９】
次に、図４（ｉ）に示すように、配線溝ａおよび接続孔ｂ内を、バリアメタル２４を介して銅（Ｃｕ）膜２５で一体に埋め込んでなる埋め込み配線２６ａおよびヴィア２６ｂを形成する。これらの埋め込み配線２６ａおよびヴィア２６ｂ形成は、図３（ｅ）および図３（ｆ）を用いて説明した第１配線層２０-1における埋め込み配線２６ａおよびヴィア２６ｂの形成と同様に、ＣＭＰ法を適用した手順で行われる。
【００６０】
以上のようにして、配線溝ａとその底部に設けられた接続孔ｂ内に、バリアメタル２４を介して銅(Ｃｕ)膜２５を一体に埋め込んでなる埋め込み配線２６ａとこれに接続されたヴィア２６ｂとが設けられた第２配線層２０-2を形成する。
【００６１】
以上の後には、図２（ａ）〜図３（ｆ）を用いて説明した第1配線層２０-1の形成工程を繰り返すことにより、図５（ｊ）に示すように、第２配線層２０-2上に、多孔性の炭素含有酸化シリコン（ＳｉＯＣ）膜（弾性定数４ＧＰａ、比誘電率２．２程度）からなる低誘電率膜２２ａを備えた第３配線層２０-3を形成する。
【００６２】
またさらに、図４（ｇ）〜図４（ｉ）を用いて説明した工程を繰り返すことにより、図５（ｋ）に示すように、第３配線層２０-3上に、非多孔性の炭素含有酸化シリコン（ＳｉＯＣ）膜（弾性定数１０ＧＰａ、比誘電率２．９程度）からなる補強膜２２ｂを備えた第４配線層２０-4を形成する。
【００６３】
また、必要に応じて、さらに図２（ａ）〜図３（ｆ）を用いて説明した工程と、その後の図４（ｇ）〜図４（ｉ）を用いて説明した工程とを繰り返すことにより、比誘電率ができるだけ低い低誘電率膜２２ａを備えた層構成の配線層２０-1,２０-3と、これよりも機械的強度が高い（好ましくは弾性係数が１０ＧＰａ以上の）補強膜２２ｂを備えた層構成の配線層２０-2，２０-4とを交互に積層させた、積層埋め込み配線構造の半導体装置を完成させる。
【００６４】
以上説明した第１実施形態においては、配線層２０-1，２０-2，…を積層してなる多層配線構造において、第１配線層２０-1および第３配線層２０-3を構成する層間絶縁膜には、比誘電率２．５以下と充分に低い低誘電率膜２２ａを用いている。このような低誘電率膜２２ａは、機械強度が弾性定数５ＧＰａ以下と低い。一方、これらの配線層と交互に配置される第２配線層２０-2および第４配線層２０-4を構成する層間絶縁膜には、機械強度が高い（弾性定数１０ＧＰａ以上）補強膜２２ｂを用いている。このため、機械強度の低い配線層を２層以上積層させない多層配線構造となり、機械的強度の弱い層間絶縁膜が積層方向に分断され、機械的強度が弱い層間絶縁膜部分がまとまりを持った１つの大きな容積を占めることが防止されている。
【００６５】
そしてこれにより、各配線層２０-1，２０-2，…（特に上層）の形成におけるＣＭＰ工程で、膜剥がれを発生させず、またその他の多層試作工程を含めて膜剥がれ・変形等の不具合無く良好な導通特性、配線性能、歩留まりを有する半導体装置を製造することが可能になる。
【００６６】
また特に、各配線層２０-1，２０-2，…は、埋め込み配線２６ａとその下部のヴィア２６ｂとを含んで１まとまりの配線層となっている。このため、充分に低誘電率化されたことにより機械的強度が弱い低油田率膜２２ａを用いて層間絶縁膜が構成された第１配線層２０-1および第３配線層２０-3におていは、層間絶縁膜の表面側に形成された同一層内の埋め込み配線２６ａ間だけではなく、その下層の埋め込み配線２６ａとの間で、充分に低誘電率化が図られることになる。したがって、これらの第１配線層２０-1および第３配線層２０-3に、高機能化が要求される回路配線を配置することにより、配線性能の向上を図ることが可能になる。ここで、上述した第１実施形態の構成では、全配線層を比誘電率が２．９以上である無機絶縁膜を用いて形成した場合に比べて、約２０％以上のＲＣ遅延低減を達成することが出来る。
【００６７】
＜第２実施形態＞
図６は第２実施形態の半導体装置の断面構成図である。この図に示す第２実施形態の半導体装置が、図１を用いて説明した第１実施形態の半導体装置と異なるところは、第1配線層２０-1’と第３配線層２０-3’に用いた低誘電率膜が、無機低誘電率膜２２ａ-1と有機低誘電率膜２２ａ-2とのハイブリッド構造となっている点にあり、その他の構成は同様であることとする。
【００６８】
すなわち、第1配線層２０-1’と第３配線層２０-3’とは、炭化シリコン(ＳｉＣ)からなる酸化防止膜２１、無機低誘電率膜２２ａ-1、有機低誘電率膜２２ａ-2、および酸化シリコン(ＳｉＯ2)からなるハードマスク層２３を、この順に積層した層間絶縁膜を用いて構成されている。そして、これらの絶縁膜２１，２２ａ-1，２２ａ-2，２３からなる層間絶縁膜には、その表面側に配線溝ａと、その底面から下層配線に達する状態で延設された接続孔ｂが設けられている。そして、これらの配線溝ａおよび接続孔ｂの内部には、バリアメタル２４を介して銅(Ｃｕ)膜２５等の導電性材料膜を一体に埋め込んでなる埋め込み配線２６ａとこれに接続されたヴィア２６ｂとが設けられている。以上のように、酸化防止膜２１、低誘電率膜２２ａ、およびハードマスク層２３からなる層間絶縁膜と、埋め込み込み配線２６ａと、この下部のヴィア２６ｂとを含んで第１配線層２０-1’および第３配線層２０-3’が構成されている。
【００６９】
そして、これらの第１配線層２０-1’および第３配線層２０-3’における層間絶縁膜の大部分を構成する無機低誘電率膜２２ａ-1および有機低誘電率膜２２ａ-2は、できるだけ誘電率の低い材料を用いて構成されることが好ましく、例えば比誘電率が２．５以下であることとする。ただし、このような低誘電率膜２２ａの機械的強度は、弾性定数が５ＧＰａ以下となる。尚、これらの低誘電率膜２２ａ-1，２２ａ-2は、第２配線層２０-2および第４配線層２０-4を構成する補強膜よりも、誘電率は低いが機械的強度が弱い膜として構成され、その機械的強度は１０ＧＰａ未満であることとする。
【００７０】
ここで、比誘電率２．５以下（弾性定数５ＧＰａ以下）の無機低誘電率膜２２ａ-1の具体例としては、シリコン源としてトリメチルシラン（３ＭＳ)やテトラメチルシクロテトラシロキサン(ＴＭＣＴＳ)等を用いてＣＶＤ法により成膜される炭素含有酸化シリコン(ＳｉＯＣ)膜や、それにポアジェンを導入して多孔質化させたポーラスＳｉＯＣ膜、シリコンを主成分とする塗布材料であるメチルシルセスオキサン(ＭＳＱ)、ハイドロシルセスオキサン(ＨＳＱ)、およびこれらにポアジェンを導入して、熱処理により多孔質化させたポーラスＭＳＱ、ポーラスＨＳＱ、ポーラスＨＭＳＱ膜等が挙げられる。
【００７１】
ここでは、一例として、比誘電率２．２（弾性定数４ＧＰａ）である多孔性の炭素含有酸化シリコン(ＳｉＯＣ)膜を無機低誘電率膜２２ａ-1として用いることとする。
【００７２】
なた、比誘電率２．５以下（弾性定数５ＧＰａ以下）の有機低誘電率膜２２ａ-2の具体例としては、ポリアリールエーテル（ＰＡＥ）膜、ポリアリレンエーテル膜、アモルファスカーボン膜、ポリテトラトラフロロエチレン膜、フッ素含有カーボン、およびこれらを多孔質化させたポーラス有機膜等の適用が可能である。
【００７３】
ここでは、一例として、比誘電率が２．２（弾性定数４ＧＰａ）である多孔性のポリアリールエーテル膜を有機低誘電率膜２２ａ-2として用いることとする。
【００７４】
そして、以上のように比誘電率が２．５以下と非常に低い無機低誘電率膜２２ａ-1と有機低誘電率膜２２ａ-2との積層構造を備えた第１配線層２０-1’および第３配線層２０-3’に対して、これらの層よりも機械的強度が高い（好ましくは弾性係数が１０ＧＰａ以上）の補強膜２２ｂを備えた層構成の第２配線層２０-2および第４配線層２０-4とを交互に積層させていることは、第１実施形態と同様である。
【００７５】
次に、上記第２実施形態の半導体装置の製造方法を図７〜図９の断面工程図に基づいて説明する。
【００７６】
先ず、図７（ａ）に示すように、ＭＯＳトランジスタやその他の半導体素子を形成した半導体基板上に酸化シリコンからなる下地絶縁膜１を形成し、この上部に局所配線層０を形成するまでは、第１実施形態と同様に行う。尚、局所配線層０を構成する下地絶縁膜１上の層間絶縁膜としては、ここではＰＡＥなどの有機膜２’を用いる。ただし、局所配線層０の層間絶縁膜は、これに限定されることはない。局所配線層０では、その上部の配線層２０-1，２０-2，…と比較して、配線性能上において低誘電率化の要求が小さいこと、その下地絶縁膜1が通常酸化シリコン（ＳｉＯ2）膜等の機械強度の高い絶縁膜が採用されることから、層間絶縁膜の物性値に明確な制限を設けていない。
【００７７】
次に、局所配線層０上に、炭化シリコン(ＳｉＣ)からなる酸化防止膜２１、多孔性の炭素含有酸化シリコン（ＳｉＯＣ）膜からなる無機低誘電率膜２２ａ-1、多孔性のＰＡＥからなる有機低誘電率膜２２ａ-2、酸化シリコン(ＳｉＯ2)からなる第１ハードマスク層２３-1、窒化シリコン（ＳｉＮ）からなる第２ハードマスク層２３-2、および酸化シリコン（ＳｉＯ2）からなる第３ハードマスク層２３-3をこの順に積層形成して層間絶縁膜とする。尚、ハードマスクの層構造は、このような３層の積層構造に限定されることはなく、この後のデュアルダマシン形成工程において形状悪化や導電膜の剥がれ、ＣＭＰ研磨特性の不具合等が発生しない構成であれば良い。
【００７８】
この際、多孔性の炭素含有酸化シリコン（ＳｉＯＣ）膜からなる無機低誘電率膜２２ａ-1は、第１実施形態で図２（ａ）を用いて説明した多孔性の炭素含有酸化シリコン（ＳｉＯＣ）膜からなる低誘電率膜（２２ａ）と同様に形成される。このようにして形成された多孔性の炭素含有酸化シリコン（ＳｉＯＣ）膜は、弾性定数は４ＧＰａ、比誘電率が２．２程度の膜となる。尚、比誘電率２．５以下（弾性定数５ＧＰａ以下）の無機低誘電率膜２２ａ-1として他の各材料膜を用いる場合には、それぞれに適する成膜方法を行うこととする。
【００７９】
また、多孔性のＰＡＥからなる有機低誘電率膜２２ａ-2は、ポリアリールエーテル前駆体に有機溶剤とポアジェンを加えた溶液をスピン塗布法により成膜し、３００〜４００℃の窒素雰囲気中にてキュア処理を行うことにより形成される。このようにして形成された多孔性のＰＡＥ膜は、弾性定数は３ＧＰａであり、比誘電率が２．２の膜となる。尚、比誘電率２．５以下（弾性定数５ＧＰａ以下）の有機低誘電率膜２２ａ-2として他の各材料膜を用いる場合には、それぞれに適する成膜方法を行うこととする。
【００８０】
次に、図７（ｂ）に示すように、以上のように積層形成した第３ハードマスク層２３-3上に、配線溝のパターンを開口するためのマスクとなるレジストパターン７０を形成する。
【００８１】
次いで、このレジストパターン７０をマスクにして、第３ハードマスク層２３-3をドライエッチングすることにより、配線溝のパターンを第３ハードマスク層２３-3に転写する。そして、このドライエッチングが終了した後には、残存したレジストパターン７０をアッシング処理等により除去する。
【００８２】
次に、図７（ｃ）に示すように、配線溝のパターンが転写された第３ハードマスク層２３-3上および第２ハードマスク層２３-2上に、接続孔を開口するためのレジスパターン７１を形成する。
【００８３】
次いで、このレジストパターン７１をマスクに用いて、第２ハードマスク層２３-2、第１ハードマスク層２３-1、および有機低誘電率膜２２a-2の途中までエッチングを行い接続孔の途中開口７２を形成する。このエッチングでは、レジストパターン７１も同時にエッチング除去される。
【００８４】
また、図８（ｄ）に示すように、接続孔の途中開口７２を形成するためのエッチングでは、このエッチングによってレジストパターン（７１）が除去された後、さらに、エッチングを続けることにより、第３ハードマスク層２３-3をマスクにして第２ハードマスク層２３-2をエッチングする。これにより、第２ハードマスク層２３-2に配線溝のパターンを転写すると共に、無機低誘電率膜２２ａ-1にまで途中開口７２を掘り下げる。このエッチングでは、第３ハードマスク層２３-3が除去されるまで行う。
【００８５】
次に、図８（ｅ）に示すように、配線溝のパターンが転写された第２ハードマスク層２３-2をマスクに用いて、第１ハードマスク層２３-1および有機低誘電率膜２２ａ-2をドライエッチングすることにより、第１ハードマスク層２３-1および有機低誘電率膜２２ａ-2に配線溝ａを形成する。
【００８６】
その後、さらにドライエッチングを続け、配線溝ａの底部に残存した有機低誘電率膜２２a-2、および接続孔の途中開口７２の底部に残存する無機低誘電率膜２２ａ-1および炭化シリコン(ＳｉＣ)からなる酸化防止膜２１の除去を行う。これにより、下層の局所配線６ａを露出させた接続孔ｂを配線溝ａの底部に開口してなるデュアルダマシン形状を形成する。以上の後、しかるべき薬液を用いた後処理と、水素アニール処理により、配線溝ａや接続孔ｂの側壁に残留するエッチング付着物や、接続孔ｂ底部のＣｕ変質層を清浄にする。
【００８７】
尚、配線溝ａとこの底部に設けた接続孔ｂとからなるデュアルダマシン形状の形成方法は、上述した手順に限定されることはない。例えば、他の手順として、先ず接続孔ｂを開口し、その後レジストマスクを用いて配線溝の開口を行う製法を用いても良く、さらにその他の手順であっても良い。
【００８８】
以上の後には、図８（ｆ）に示すように、配線溝ａおよび接続孔ｂ内を、バリアメタル２４を介して銅（Ｃｕ）膜２５で一体に埋め込んでなる埋め込み配線２６ａおよびヴィア２６ｂを形成する。これにより、配線溝ａとその底部に設けられた接続孔ｂ内に、バリアメタル２４を介して銅(Ｃｕ)膜２５を一体に埋め込んでなる埋め込み配線２６ａとこれに接続されたヴィア２６ｂとが設けられた第１配線層２０-1’を形成する。これらの埋め込み配線２６ａおよびヴィア２６ｂ形成は、第１実施形態において図３（ｅ）、図３（ｆ）を用いて説明した第１配線層２０-1における埋め込み配線２６ａおよびヴィア２６ｂの形成と同様に、ＣＭＰ法を適用した手順で行われる。
【００８９】
次に、図９（ｇ）に示すように、第１配線層２０-1’上に、非多孔性の炭素含有酸化シリコン（ＳｉＯＣ）膜（弾性定数１０ＧＰａ、比誘電率２．９程度）からなる補強膜２２ｂを備えた第２配線層２０-2を形成する。このような第２配線層２０-2は、第１実施形態において図４（ｇ）〜図４（ｉ）を用いて説明した第２配線層２０-2の形成と同様に行う。
【００９０】
またその後、図９（ｈ）に示すように、第２配線層２０-2上に、比誘電率が２．５以下と非常に低い無機低誘電率膜２２ａ-1と有機低誘電率膜２２ａ-2との積層構造を備えた第３配線層２０-3’を形成する。このような第３配線層２０-3’は、本第２実施形態において図７（ａ）〜図８（ｆ）を用いて説明した工程を繰り返すことにより形成される。
【００９１】
そしてさらに、この第３配線層２０-3’上に、第１実施形態において図４（ｇ）〜図４（ｉ）を用いて説明した工程を繰り返し、第２配線層２０-2と同一の層構成の第４配線層２０-4を形成する。また、さらに必要に応じて、図７（ａ）〜図８７（ｆ）を用いて説明した工程と、その後の図４（ｇ）〜図４（ｉ）を用いて説明した工程とを繰り返しても良い。そして、以上により、比誘電率ができるだけ低い無機低誘電率膜２２ａ-1と有機低誘電率膜２２ａ-2との積層構造を備えた層構成の配線層２０-1’,２０-3’と、これよりも機械的強度が高い（好ましくは弾性係数が１０ＧＰａ以上の）補強膜２２ｂを備えた層構成の配線層２０-2，２０-4とを交互に積層させた、積層埋め込み配線構造の半導体装置を完成させる。
【００９２】
以上のような第２実施形態では、比誘電率が２．５以下と非常に低い無機低誘電率膜２２ａ-1と有機低誘電率膜２２ａ-2との積層構造を備えた第１配線層２０-1’および第３配線層２０-3’に対して、これらの層よりも機械的強度が高い（好ましくは弾性係数が１０ＧＰａ以上）の補強膜２２ｂを備えた層構成の第２配線層２０-2および第４配線層２０-4とを交互に積層させている。このため、第１実施形態と同様に、機械的強度の弱い層間絶縁膜が積層方向に分断され、機械的強度が弱い層間絶縁膜部分がまとまりを持った１つの大きな容積を占めることが防止されている。そしてこれにより、各配線層２０-1，２０-2，…（特に上層）の形成におけるＣＭＰ工程で、膜剥がれを発生させず、またその他の多層試作工程を含めて膜剥がれ・変形等の不具合無く良好な導通特性、配線性能、歩留まりを有する半導体装置を製造することが可能になる。
【００９３】
また特に、各配線層２０-1，２０-2，…は、埋め込み配線２６ａとその下部のヴィア２６ｂとを含んで１まとまりの配線層となっていることも、第１実施形態と同様であることから、第１配線層２０-1’および第３配線層２０-3’に、高機能化が要求される回路配線を配置することにより、配線性能の向上を図ることが可能になる。ここで、上述した第１実施形態の構成では、全配線層を比誘電率が２．９以上である無機絶縁膜を用いて形成した場合に比べて、約２０％以上のＲＣ遅延低減を達成することが出来る。
【００９４】
そして特に、本第２実施形態においては、第１配線層２０-1’および第３配線層２０-3’の大部分を構成する低誘電率膜を、無機低誘電率膜２２ａ-1と有機低誘電率膜２２ａ-2のハイブリッド構造としたことにより、配線溝ａを形成する際の開口制御性が向上し、配線性能ばらつきが抑制される。このため、さらなるデバイス性能の向上が可能となる。また、本実施形態では、同様の理由により、局所配線層0にも有機低誘電率膜を採用している。
【００９５】
＜第３実施形態＞
図１０は第３実施形態の半導体装置の断面構成図である。この図に示す第３実施形態の半導体装置が、図１を用いて説明した第１実施形態の半導体装置と異なるところは、各配線層がシングルダマシン構造で構成されている点にあり、比誘電率ができるだけ低い低誘電率膜２２ａを備えた層構成の配線層２０-1"，１０-3”と、これよりも機械的強度が高い（好ましくは弾性係数が１０ＧＰａ以上の）補強膜２２ｂを備えた層構成の配線層２０-2’，２０-4”とを交互に積層させているところは、第１実施形態および第２実施形態と同様である。
【００９６】
すなわち、第1配線層２０-1”と第３配線層２０-3’とは次のように形成されている。先ず、炭化シリコン(ＳｉＣ)からなる酸化防止膜２１、低誘電率膜２２ａ、および酸化シリコン(ＳｉＯ2)からなるハードマスク層２３がこの順に積層された積層絶縁膜が、さらに２段に積層されて層間絶縁膜が構成されている。そして、下層側の積層絶縁膜２１，２２ａ，２３には、下層配線に達する接続孔ｂが設けられている。この接続孔ｂの内部には、バリアメタル２４を介して銅(Ｃｕ)膜２５等の導電性材料膜を埋め込んでなるヴィア２６ｂが形成されている。一方、上層側の積層絶縁膜２１，２２ａ，２３には、配線溝ａが設けられており、その底部に接続孔ｂが連通された状態となっている。この配線層ａの内部には、バリアメタル２４を介して銅(Ｃｕ)膜２５等の導電性材料膜を埋め込んでなる埋め込み配線２６ａが形成されている。
【００９７】
以上のように、酸化防止膜２１、低誘電率膜２２ａ、およびハードマスク層２３の積層構造を２段に積層してなる層間絶縁膜と、埋め込み込み配線２６ａと、この下部のヴィア２６ｂとを含んで第１配線層２０-1”および第３配線層２０-3”が構成されている。
【００９８】
そして、この第１配線層２０-1”における層間絶縁膜の大部分を構成する低誘電率膜２２ａは、上下の埋め込み配線および第１配線層２０-1”内における配線間の低誘電率化を第1に考慮し、できるだけ誘電率の低い材料を用いて構成されることが好ましく、例えば比誘電率が２．５以下であることとする。このような低誘電率膜２２ａの具体例としては、第１実施形態で説明したと同様の膜が用いられる。尚、低誘電率膜２２ａは、次に説明する第２配線層２０-2”および第４配線層２０-4”を構成する補強膜よりも、誘電率は低いが機械的強度が弱い膜として構成され、その機械的強度は１０ＧＰａ未満であることとする。ただし、上下の２段に積層された各低誘電率膜２２ａは、同一材料でなくても良い。ここでは、一例として、比誘電率が２．２である多孔性の炭素含有酸化シリコン(ＳｉＯＣ)膜を低誘電率膜２２ａをとして用いることとする。尚、この比誘電率膜２２ａの弾性定数が４ＧＰａである。
【００９９】
また、第２配線層２０-2”および第４配線層２０-4”は、第１配線層２０-1”を構成する低誘電率膜２２ａよりは機械的強度の高い材料からなる補強膜２２ｂを用いて構成されていることを特徴としており、他の構成は第1配線層２０-1”および第３配線層２０-3”とほぼ同じ構成であることとする。
【０１００】
すなわちこのような第２配線層２０-2”および第４配線層２０-4”は、酸化防止膜２１、低誘電率膜２２ａよりは機械的強度の高い材料からなる補強膜２２ｂ、およびハードマスク層２３の積層構造を２段に積層してなる層間絶縁膜と、上部の積層構造内に形成された埋め込み込み配線２６ａと、下部の積層絶縁膜内に形成されたヴィア２６ｂとを含んで構成されている。
【０１０１】
そして、この第２配線層２０-2”および第４配線層２０-4”における層間絶縁膜の大部分を構成する補強膜２２ｂは、上述したように、下層の第１配線層２０-1を構成する補強膜２２ｂよりも機械的強度が高い低誘電率材料を用いて構成されることとし、好ましくは弾性定数が１０ＧＰａ以上であることとする。ただし、このような弾性定数を有する補強膜２２ｂは、誘電率が弾性定数が２．９以上のものとなるが、この中でも比誘電率が低い材料を用いることが好ましい。このような補強膜２２ｂの具体例としては、第１実施形態で説明したと同様の膜が用いられる。また、上下の２段に積層された各補強膜２２ｂは、同一材料でなくても良い。ここでは、一例として、弾性定数が１０ＧＰａであり、比誘電率が２．９である非多孔性の炭素含有酸化シリコン（ＳｉＯＣ）膜を補強膜２２ｂとして用いることとする。
【０１０２】
次に、上記第３実施形態の半導体装置の製造方法を図１１〜図１４の断面工程図に基づいて説明する。
【０１０３】
先ず、図１１（ａ）に示すように、ＭＯＳトランジスタやその他の半導体素子を形成した半導体基板上に酸化シリコンからなる下地絶縁膜１を形成し、この上部に局所配線層０を形成するまでは、第１実施形態と同様に行う。尚、局所配線層０を構成する下地絶縁膜１上の層間絶縁膜としては、ここでは弾性定数１０ＧＰａ、比誘電率２．９の炭素含有酸化シリコン（ＳｉＯＣ）膜２を用いる。ただし、局所配線層０の層間絶縁膜は、これに限定されることはない。局所配線層０では、その上部の配線層２０-1”，２０-2”，…と比較して、配線性能上において低誘電率化の要求が小さいこと、その下地絶縁膜1が通常酸化シリコン（ＳｉＯ2）膜等の機械強度の高い絶縁膜が採用されることから、層間絶縁膜の物性値に明確な制限を設けていない。
【０１０４】
その後、局所配線層０上に、炭化シリコン(ＳｉＣ)からなる酸化防止膜２１、多孔性の炭素含有酸化シリコン（ＳｉＯＣ）膜からなる低誘電率膜２２ａ、および酸化シリコン(ＳｉＯ2)からなるハードマスク層２３を、この順に積層形成する。尚、多孔性の炭素含有酸化シリコン（ＳｉＯＣ）膜からなる低誘電率膜２２ａの形成は、第１実施形態において図２（ａ）を用いて説明したと同様に行われる。また、ハードマスク層２３は、この後のデュアルダマシン形成工程において形状悪化や導電膜の剥がれ、ＣＭＰ研磨特性の不具合等が発生しないならば形成しなくても良い。ただし、ここではハードマスク層２３を設けることとして説明を行う。
【０１０５】
次に、図１１（ｂ）に示すように、以上のように積層形成したハードマスク層２３上に、接続孔のパターンを開口するためのマスクとなるレジストパターン８０を形成する。
【０１０６】
その後、このレジストパターン８０をマスクにして、ハードマスク層２３および低誘電率膜２２ａをドライエッチングすることにより、酸化防止膜２１の直上にまで達する接続孔の途中開口８１を形成する。次いで、レジストパターン８０をアッシング処理によって除去する。
【０１０７】
次に、図１１（ｃ）に示すように、ハードマスク層２３上から、途中開口８１底部の酸化防止膜２１をドライエッチングし、下層の局所配線６ａに達する接続孔ｂを形成する。尚、接続孔ｂの形成は、図１１（ｂ）で示したレジストパターン８０をマスクにした１回のエッチングでハードマスク層２３〜酸化防止膜２１までを除去して接続孔ｂを形成した後、レジストパターン８０を除去するよにしても良い。また、接続孔ｂを形成してレジストパターン８０を除去した後には、しかるべき薬液を用いた後処理と、水素アニール処理により、接続孔ｂの側壁に残留するエッチング付着物や、接続孔ｂ底部のＣｕ変質層を清浄にする。
【０１０８】
その後、図１１（ｄ）に示すように、接続孔ｂ内に、バリアメタル２４を介して銅（Ｃｕ）膜２５で埋め込んでなるヴィア２６ｂを形成する。このようなヴィア２６ｂ形成は、第１実施形態において図３（ｅ）および図３（ｆ）を用いて説明した第１配線層２０-1における埋め込み配線２６ａおよびヴィア２６ｂの形成と同様に、ＣＭＰ法を適用した手順で行われる。
【０１０９】
次に、図１２（ｅ）に示すように、ヴィア２６ｂおよびハードマスク層２３上に、２段目の炭化シリコン(ＳｉＣ)からなる酸化防止膜２１、多孔性の炭素含有酸化シリコン（ＳｉＯＣ）膜からなる低誘電率膜２２ａ、および酸化シリコン(ＳｉＯ2)からなるハードマスク層２３を、この順に積層形成する。
【０１１０】
次に、図１２（ｆ）に示すように、最上層のハードマスク層２３上に形成したレジストパターン（図示省略）をマスクにして、ハードマスク層２３、低誘電率膜２２ａ、および酸化防止膜２１をドライエッチングすることにより、ヴィア２６ｂに達する配線溝ａを形成する。また配線溝ａの形成後にはレジストパターンをアッシング処理によって除去し、さらに後処理によって配線溝ａの壁部を清浄化する。以上の工程は、図１１（ｂ）および図１１（ｃ）を用いて説明した接続孔ｂの形成と同様に行われる。
【０１１１】
次いで、図１２（ｇ）に示すように、配線溝ａ内に、バリアメタル２４を介して銅（Ｃｕ）膜２５で埋め込んでなる埋め込み配線２６ａを形成する。このような埋め込み配線２６ａの形成は、第１実施形態において図３（ｅ）、図３（ｆ）を用いて説明した第１配線層２０-1における埋め込み配線２６ａおよびヴィア２６ｂの形成と同様に、ＣＭＰ法を適用した手順で行われる。
【０１１２】
以上により、酸化防止膜２１、低誘電率膜２２ａ、およびハードマスク層２３の積層構造を２段に積層してなる層間絶縁膜と、埋め込み込み配線２６ａと、この下部のヴィア２６ｂとを含んだ第１配線層２０-1”を形成する。
【０１１３】
その後、図１３（ｈ）に示すように、第１配線層２０-1”上に、炭化シリコン(ＳｉＣ)からなる酸化防止膜２１、非多孔性の炭素含有酸化シリコン（ＳｉＯＣ）膜からなる補強膜２２ｂ、および酸化シリコン(ＳｉＯ2)からなるハードマスク層２３を、この順に積層形成する。尚、非多孔性の炭素含有酸化シリコン（ＳｉＯＣ）膜からなる補強膜２２ｂの形成は、第１実施形態において図４（ｉ）を用いて説明したと同様に行われる。また、ハードマスク層２３は、この後のデュアルダマシン形成工程において形状悪化や導電膜の剥がれ、ＣＭＰ研磨特性の不具合等が発生しないならば形成しなくても良い。ただし、ここではハードマスク層２３を設けることとして説明を行う。
【０１１４】
そして、ここでの図示を省略したレジストパターンをマスクに用いたエッチングによって、積層膜２３，２２ｂ，２１に接続孔ｂを開口し、レジストパターンを除去すると共に、接続孔ｂの壁部の清浄化を行う。
【０１１５】
その後、図１３（ｉ）に示すように、接続孔ｂ内に、バリアメタル２４を介して銅（Ｃｕ）膜２５で埋め込んでなるヴィア２６ｂを、前述と同様にＣＭＰを適用した手順にて形成する。
【０１１６】
次に、図１３（ｊ）に示すように、ヴィア２６ｂおよび最上層のハードマスク層２３上に、２段目の炭化シリコン(ＳｉＣ)からなる酸化防止膜２１、非多孔性の炭素含有酸化シリコン（ＳｉＯＣ）膜からなる補強膜２２ｂ、および酸化シリコン(ＳｉＯ2)からなるハードマスク層２３を、この順に積層形成する。
【０１１７】
そして、ここでの図示を省略したレジストパターンをマスクに用いたエッチングによって、積層膜２３，２２ｂ，２１に配線溝ａを開口し、レジストパターンを除去すると共に、配線溝ａの壁部の清浄化を行う。
【０１１８】
その後、図１４（ｋ）に示すように、配線溝ａ内にバリアメタル２４を介して銅（Ｃｕ）膜２５で埋め込んでなる埋め込み配線２６ａを、前述と同様にＣＭＰを適用した手順にて形成する。
【０１１９】
以上により、酸化防止膜２１、第１配線層２０-1”で用いた低誘電率膜２２ａよりも機械的強度の強い補強膜２２ｂ、およびハードマスク層２３の積層構造を２段に積層してなる層間絶縁膜と、埋め込み込み配線２６ａと、この下部のヴィア２６ｂとを含んだ第２配線層２０-2”を形成する。
【０１２０】
その後は、上述した第１配線層２０-1”の形成工程と、第２配線層２０-2”の形成工程とを繰り返し行うことにより、第１配線層２０-1”と同様の構成の第３配線層２０-3”ヲ形成し、その後第２配線層２０-2”と同様の構成の第４配線層２０-4”を積層形成する。また、さらに必要に応じて、これらの工程を順に繰り返すことでさらに上層の配線層を形成しても良い。そして、以上により、図１０に示したように、比誘電率ができるだけ低い無機低誘電率膜２２ａを備えたシングルダマシン構造の第１配線層２０-1”および第３２０-3”と、これよりも機械的強度が高い（好ましくは弾性係数が１０ＧＰａ以上の）補強膜２２ｂを備えたシングルダマシン構造の第２配線層２０-2”および第３配線層２０-4”とを交互に積層させた、積層埋め込み配線構造の半導体装置を完成させる。
【０１２１】
以上のような第３実施形態では、第１実施形態と同様に、比誘電率が２．５以下と非常に低い低誘電率膜２２ａを備えた第１配線層２０-1”および第３配線層２０-3”に対して、これらの層よりも機械的強度が高い（好ましくは弾性係数が１０ＧＰａ以上）の補強膜２２ｂを備えた層構成の第２配線層２０-2”および第４配線層２０-4”とを交互に積層させている。このため、第１実施形態と同様に、各配線層２０-1”，２０-2”，…（特に上層）の形成におけるＣＭＰ工程で、膜剥がれを発生させず、またその他の多層試作工程を含めて膜剥がれ・変形等の不具合無く良好な導通特性、配線性能、歩留まりを有する半導体装置を製造することが可能になる。
【０１２２】
また第１実施形態と同様に、各配線層２０-1”，２０-2”，…は、埋め込み配線２６ａとその下部のヴィア２６ｂとを含んで１まとまりの配線層となっているため、第１配線層２０-1’および第３配線層２０-3’に、高機能化が要求される回路配線を配置することにより、配線性能の向上を図ることが可能になる。ここで、上述した第１実施形態の構成では、全配線層を比誘電率が２．９以上である無機絶縁膜を用いて形成した場合に比べて、約２０％以上のＲＣ遅延低減を達成することが出来る。
【０１２３】
そして特に、本第３実施形態においては、接続孔ｂと配線溝ａとをそれぞれ別工程で開口し、導電膜の埋め込みを行うシングルダマシン構造を採用している。この構造では、工程数、コストは増大するが、第1実施形態に比べて、配線溝ａの開口制御性が向上し、配線性能ばらつきが抑制される。
【０１２４】
尚、上述した各実施形態においては、比誘電率が充分に低い低誘電率膜を備えた第１配線層を局所配線層の直上に配置し、この上部に機械的強度が高い補強膜を備えた第２配線層を積層配置し、以降、交互にこれらの層を配置する構成とした。しかしながら、本発明は、これらの配線層が交互に積層されていれば良い。したがっって、局所配線層の直上に機械的強度が高い補強膜を備えた配線層を配置し、この上部に比誘電率が充分に低い低誘電率膜を備えた配線層を積層配置する構成にしても良い。ただし、高機能が要求される配線層としては、比誘電率が充分に低い低誘電率膜を備えた配線層を用いることとする。これにより、上述した各実施形態と同様の効果を得ることが可能である。
【図面の簡単な説明】
【０１２５】
【図１】第１実施形態の半導体装置における多層配線構造を示す断面構成図である。
【図２】第１実施形態の半導体装置の製造を示す断面工程図（その１）である。
【図３】第１実施形態の半導体装置の製造を示す断面工程図（その２）である。
【図４】第１実施形態の半導体装置の製造を示す断面工程図（その３）である。
【図５】第１実施形態の半導体装置の製造を示す断面工程図（その４）である。
【図６】第２実施形態の半導体装置における多層配線構造を示す断面構成図である。
【図７】第２実施形態の半導体装置の製造を示す断面工程図（その１）である。
【図８】第２実施形態の半導体装置の製造を示す断面工程図（その２）である。
【図９】第２実施形態の半導体装置の製造を示す断面工程図（その３）である。
【図１０】第３実施形態の半導体装置における多層配線構造を示す断面構成図である。
【図１１】第３実施形態の半導体装置の製造を示す断面工程図（その１）である。
【図１２】第３実施形態の半導体装置の製造を示す断面工程図（その２）である。
【図１３】第３実施形態の半導体装置の製造を示す断面工程図（その３）である。
【図１４】第３実施形態の半導体装置の製造を示す断面工程図（その４）である。
【図１５】従来の半導体装置における多層配線構造を示す断面工程図である。
【符号の説明】
【０１２６】
１…層間絶縁膜、２０-1，２０-1'，２０-1”…第１配線層、２０-2，２０-2”…第２配線層、２０-3，２０-3”…第３配線層、２０-4,２０-4'，２０-4”…第４配線層、２２ａ…低誘電率膜、２２ａ-1…無機低誘電率膜、２２ａ-2…有機低誘電率膜、２２ｂ…補強膜（絶縁膜）、２５…銅（Ｃｕ）膜、２６ａ…埋め込み配線、２６ｂ…ヴィア、ａ…配線溝、ｂ…接続孔
【図１】
2006216746.tif 000003
【図２】
2006216746.tif 000004
【図３】
2006216746.tif 000005
【図４】
2006216746.tif 000006
【図５】
2006216746.tif 000007
【図６】
2006216746.tif 000008
【図７】
2006216746.tif 000009
【図８】
2006216746.tif 000010
【図９】
2006216746.tif 000011
【図１０】
2006216746.tif 000012
【図１１】
2006216746.tif 000013
【図１２】
2006216746.tif 000014
【図１３】
2006216746.tif 000015
【図１４】
2006216746.tif 000016
【図１５】
2006216746.tif 000017