(57)【要約】    【課題】  絶縁耐性が優れたダイヤモンド電界効果トランジスタ及びその製造方法を提供する。    【解決手段】  ダイヤモンド基板１上に、夫々ソース領域及びドレイン領域となる低抵抗ダイヤモンド層２ａ及び２ｂを局所的に形成し、これら間及び相互に対向する端部上に、アンドープダイヤモンド又はＢが低濃度でドープされたダイヤモンドからなる高抵抗ダイヤモンド層３を形成する。また、低抵抗ダイヤモンド層２ａ及び２ｂ上に、夫々ソース電極５及びドレイン電極６を形成し、高抵抗ダイヤモンド層３上に、ゲート絶縁膜４を介してゲート電極７を形成する。このとき、ゲート絶縁膜４は、酸化シリコン層、窒化アルミニウム層、アルミナ層、ダイヤモンド状炭素層、窒化シリコン層、ジルコニア層、チタン酸ストロンチウム層、チタン酸バリウム層及びサイアロン層からなる群から選択された２種以上の層を積層した積層膜とする。【選択図】    図１
2006216716.tif 000002
【特許請求の範囲】
【請求項１】
ダイヤモンドからなるチャネル領域と、このチャネル領域上に形成されたゲート絶縁膜と、を有し、前記ゲート絶縁膜は、酸化シリコン層、窒化アルミニウム層、アルミナ層、ダイヤモンド状炭素層、窒化シリコン層、ジルコニア層、チタン酸ストロンチウム層、チタン酸バリウム層及びサイアロン層からなる群から選択された２種以上の層を積層したものであることを特徴とするダイヤモンド電界効果トランジスタ。
【請求項２】
前記チャネル領域の両側には、夫々、前記チャネル領域を形成しているダイヤモンドよりも低抵抗のダイヤモンドからなり、少なくとも一部が前記チャネル領域と接触するソース領域及びドレイン領域が形成されていることを特徴とする請求項１に記載のダイヤモンド電界効果トランジスタ。
【請求項３】
前記チャネル領域、前記ソース領域及び前記ドレイン領域はダイヤモンド基板上に形成されていることを特徴とする請求項２に記載のダイヤモンド電界効果トランジスタ。
【請求項４】
前記ゲート絶縁膜における前記チャネル領域に最も近い層は、ダイヤモンド状炭素層、窒化シリコン層及び窒化アルミニウム層からなる群から選択された１種の層であることを特徴とする請求項１乃至３のいずれか１項に記載のダイヤモンド電界効果トランジスタ。
【請求項５】
前記ゲート絶縁膜における前記チャネル領域に最も近い層の厚さは、１乃至１００ｎｍであることを特徴とする請求項１乃至４のいずれか１項に記載のダイヤモンド電界効果トランジスタ。
【請求項６】
チャネル領域上に、酸化シリコン層、窒化アルミニウム層、アルミナ層、ダイヤモンド状炭素層、窒化シリコン層、ジルコニア層、チタン酸ストロンチウム層、チタン酸バリウム層及びサイアロン層からなる群から選択された２種以上の層を積層してゲート絶縁膜を形成する工程を有することを特徴とするダイヤモンド電界効果トランジスタの製造方法。
【請求項７】
低抵抗ダイヤモンドからなるソース領域及びドレイン領域を形成する工程と、前記ソース領域及び前記ドレイン領域間に高抵抗ダイヤモンドからなり少なくとも一部が前記ソース領域及び前記ドレイン領域と接触するチャネル領域を形成する工程と、前記チャネル領域上に、酸化シリコン層、窒化アルミニウム層、アルミナ層、ダイヤモンド状炭素層、窒化シリコン層、ジルコニア層、チタン酸ストロンチウム層、チタン酸バリウム層及びサイアロン層からなる群から選択された２種以上の層を積層してゲート絶縁膜を形成する工程と、を有することを特徴とするダイヤモンド電界効果トランジスタの製造方法。
【請求項８】
前記ソース領域及び前記ドレイン領域を形成する工程は、ダイヤモンド基板上にギャップ層を形成する工程と、前記ギャップ層をマスクにして前記ダイヤモンド基板上に前記ソース領域及び前記ドレイン領域となる低抵抗ダイヤモンド層を形成する工程と、前記ギャップ層を除去する工程と、を有し、前記チャネル領域を形成する工程は、前記ダイヤモンド基板上における前記ソース領域及び前記ドレイン領域間の領域に、少なくとも一部が前記ソース領域及び前記ドレイン領域と接触するようにチャネル領域となる高抵抗ダイヤモンド層を形成する工程を有することを特徴とする請求項７に記載のダイヤモンド電界効果トランジスタの製造方法。
【請求項９】
前記ゲート絶縁膜における前記チャネル領域に最も近い層を、原子堆積法により形成することを特徴とする請求項６乃至８のいずれか１項に記載のダイヤモンド電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイヤモンド膜を使用した電界効果トランジスタ及びその製造方法に関し、特に、ゲート絶縁膜が多層膜により形成されているダイヤモンド電界効果トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
ダイヤモンドは、室温における熱伝導率が物質中で最も高く、また、バンドギャップは５．４７ｅＶと広く、更に、飽和電子・ホールの移動度及び絶縁電圧が高いが、誘電率及び誘電損失は小さい等、他の半導体材料に比べて、電子デバイスに必要とされる特性が圧倒的に優れている。このため、ダイヤモンドは、超高性能の耐環境電子デバイス、高出力デバイス及び高周波デバイス等への応用が期待されている。
【０００３】
従来、ダイヤモンド薄膜を使用した電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）としては、ゲート電極と動作層であるチャネル層との間に絶縁体層を挿入した絶縁ゲート型電界効果トランジスタ（Metal Insulator Semiconductor Field Effect Transistor：ＭＩＳＦＥＴ）が提案されている（例えば、特許文献１及び２参照。）。
【０００４】
図７は特許文献１に記載のＭＩＳＦＥＴの構造を示す断面図である。図７に示すように、特許文献１に記載のＭＩＳＦＥＴ１００は、絶縁性ダイヤモンド単結晶基板１０１上に、半導体ダイヤモンド層１０２が形成されている。また、この半導体ダイヤモンド層１０２上には、局所的に絶縁体層１０３が形成されており、この絶縁体層１０３上にゲート電極１０４が形成されている。なお、半導体ダイヤモンド層１０２におけるゲート電極１０４の直下域がチャネル領域となる。更に、半導体ダイヤモンド層１０２におけるチャネル領域を挟む領域、即ち、ゲート領域及びドレイン領域上には、夫々ソース電極１０５及びドレイン電極１０６が形成されている。このＭＩＳＦＥＴ１００は、ゲート電位をソース電位に対して正とすることによって、チャネル層である半導体ダイヤモンド層１０２に流れるドレイン電流が抑制される。
【０００５】
また、特許文献２には、ゲート部が金属膜／絶縁性ダイヤモンド膜／半導体ダイヤモンド膜により形成されたＭＩＳＦＥＴが開示されている。特許文献２に記載のＭＩＳＦＥＴは、シリコン基板上に、アンドープダイヤモンドからなる絶縁性下地層が形成されており、この絶縁性下地層上にソース領域又はドレイン領域となるｎ形ダイヤモンド半導体層が局所的に形成され、隣り合う１対のｎ形ダイヤモンド半導体層間にはチャネル領域となるｐ形ダイヤモンド半導体層が形成されている。そして、このｐ形ダイヤモンド半導体層及びその両側に設けられたｎ形半導体層の一部を覆うように、ダイヤモンドからなる絶縁層が形成されている。また、このダイヤモンド絶縁層上におけるｐ形ダイヤモンド半導体層の直上域にはゲート電極が形成されており、ｎ形ダイヤモンド半導体層上には直接ソース電極及びドレイン電極が形成されている。
【０００６】
更に、アンドープダイヤモンドによりチャネル層を形成したＦＥＴも提案されている（例えば、特許文献３参照）。図８は特許文献３に記載のＦＥＴの構造を示す断面図である。図８に示すように、特許文献３に記載のＦＥＴ１２０は、ソース電極１２４に接触した低抵抗ダイヤモンド層１２１と、ドレイン電極１２６に接触した低抵抗ダイヤモンド層１２３との間に、ゲート電極１２５に接触しチャネル層となるアンドープダイヤモンド層１２２が設けられている。このＦＥＴ１２０においては、ソース電極１２４からドレイン電極１２５に到達するキャリアは、ソース側の低抵抗ダイヤモンド層１２１からチャネル層であるアンドープダイヤモンド層１２２に注入され、ドレイン側の低抵抗ダイヤモンド層１２３に流れる。そして、ゲート電極１２５に印加する電圧を変化させることにより、アンドープダイヤモンド層１２２のポテンシャルを変化させ、ソース電極１２４が接触する低抵抗ダイヤモンド層１２１からアンドープダイヤモンド層１２２へのキャリア注入量を調節することができる。
【０００７】
更にまた、アンドープダイヤモンド層に代えて、低濃度にＢをドープした高抵抗ダイヤモンド層をチャネル層としたＦＥＴもある（例えば、特許文献４参照）。特許文献４に記載のＦＥＴにおいては、チャネル層である高抵抗ダイヤモンド層を、アンドープダイヤモンドではなく、低濃度Ｂドープダイヤモンドにより形成しているため、結晶性が向上すると共に、キャリアが集中しやすくなり、特許文献３に記載のＦＥＴよりも、ＦＥＴ特性を向上させることができる。
【０００８】
【特許文献１】特開平１−１５８７７４号公報
【特許文献２】特開平３−２６３８７２号公報
【特許文献３】特開平６−２３２３８８号公報
【特許文献４】特開２００２−５７１６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、前述の従来の技術には、以下に示す問題点がある。特許文献１、３及び４に記載のＦＥＴにおいては、ゲート絶縁膜を、酸化シリコン、窒化シリコン、酸化ジルコニウム、酸化アルミニウム、窒化アルミニウム、窒化アルミニウム、窒化ジルコニウム、フッ化カルシウム、フッ化バリウム、フッ化マグネシウム、チタン酸バリウム、酸化チタン、酸化タンタル及び窒化ドープダイヤモンド等により形成しているが、これらの材料は絶縁耐性が低いため、ソース電極とドレイン電極との間に高電圧を印加すると、ゲート絶縁膜が絶縁破壊するという問題点がある。
【００１０】
また、特許文献２に記載のＦＥＴにおいては、アンドープダイヤモンド層をゲート絶縁膜として使用しているが、アンドープダイヤモンド層は、ゲート電極とチャネル層との間で生じるリーク電流が大きいという問題点がある。
【００１１】
本発明はかかる問題点に鑑みてなされたものであって、絶縁耐性が優れたダイヤモンド電界効果トランジスタ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本願第１発明に係るダイヤモンド電界効果トランジスタは、ダイヤモンドからなるチャネル領域と、このチャネル領域上に形成されたゲート絶縁膜と、を有し、前記ゲート絶縁膜は、酸化シリコン層、窒化アルミニウム層、アルミナ層、ダイヤモンド状炭素層、窒化シリコン層、ジルコニア層、チタン酸ストロンチウム層、チタン酸バリウム層及びサイアロン層からなる群から選択された２種以上の層を積層したものであることを特徴とする。
【００１３】
本発明においては、ゲート絶縁膜を、酸化シリコン層、窒化アルミニウム層、アルミナ層、ダイヤモンド状炭素層、窒化シリコン層、ジルコニア層、チタン酸ストロンチウム層、チタン酸バリウム層及びサイアロン層からなる群から選択された２種以上の層を積層した積層膜により形成しているため、ある層が絶縁破壊する電界においても、絶縁破壊電界が高い層によってゲート絶縁膜としての機能を維持することができる。その結果、ゲート絶縁膜が単層構造である従来のダイヤモンド電界効果トランジスタよりも、絶縁耐性が向上する。
【００１４】
このダイヤモンド電界効果トランジスタは、前記チャネル領域の両側には、夫々、前記チャネル領域を形成しているダイヤモンドよりも低抵抗のダイヤモンドからなり、少なくとも一部が前記チャネル領域と接触するソース領域及びドレイン領域が形成されていてもよい。また、前記チャネル領域、前記ソース領域及び前記ドレイン領域を、ダイヤモンド基板上に形成することもできる。
【００１５】
更に、前記ゲート絶縁膜における前記チャネル領域に最も近い層は、ダイヤモンド状炭素層、窒化シリコン層及び窒化アルミニウム層からなる群から選択された１種の層であってもよい。これにより、ゲート絶縁膜と半導体ダイヤモンドからなるチャネル領域との密着性が向上するため、ゲート絶縁膜の剥離を防止することができる。また、これらの層は、チャネル領域との界面における界面準位密度も低いため、トランジスタ特性が向上する。更に、チャネル領域と接触する層以外の層を、ダイヤモンドとの密着性は低いが、耐電界性が高い材料及び／又は誘電率が高い材料により形成することができるため、ゲート絶縁膜全体としての耐電界性及びトラジスタ特性を向上させることができる。その結果、絶縁耐性が優れ、界面準位密度が低く、高性能なダイヤモンド電界効果トランジスタが得られる。
【００１６】
更にまた、前記ゲート絶縁膜における前記チャネル領域に最も近い層の厚さは、例えば、１乃至１００ｎｍである。これにより、組成（ストイキオメトリー）及び原子構造をバルク材料と略同一にすることができる。
【００１７】
本願第２発明に係るダイヤモンド電界効果トランジスタの製造方法は、チャネル領域上に、酸化シリコン層、窒化アルミニウム層、アルミナ層、ダイヤモンド状炭素層、窒化シリコン層、ジルコニア層、チタン酸ストロンチウム層、チタン酸バリウム層及びサイアロン層からなる群から選択された２種以上の層を積層してゲート絶縁膜を形成する工程を有することを特徴とする。
【００１８】
本願第３発明に係るダイヤモンド電界効果トランジスタの製造方法は、低抵抗ダイヤモンドからなるソース領域及びドレイン領域を形成する工程と、前記ソース領域及び前記ドレイン領域間に高抵抗ダイヤモンドからなり少なくとも一部が前記ソース領域及び前記ドレイン領域と接触するチャネル領域を形成する工程と、前記チャネル領域上に、酸化シリコン層、窒化アルミニウム層、アルミナ層、ダイヤモンド状炭素層、窒化シリコン層、ジルコニア層、チタン酸ストロンチウム層、チタン酸バリウム層及びサイアロン層からなる群から選択された２種以上の層を積層してゲート絶縁膜を形成する工程と、を有することを特徴とする。
【００１９】
本発明においては、ゲート絶縁膜を、酸化シリコン層、窒化アルミニウム層、アルミナ層、ダイヤモンド状炭素層、窒化シリコン層、ジルコニア層、チタン酸ストロンチウム層、チタン酸バリウム層及びサイアロン層からなる群から選択された２種以上の層を積層することにより形成しているため、ある層に絶縁破壊が生じても、絶縁破壊が生じていない層によってゲート絶縁膜としての機能を維持することができる。その結果、絶縁膜全体としての絶縁耐性を、従来の単層構造のゲート絶縁膜よりも向上させることができる。
【００２０】
前記ソース領域及び前記ドレイン領域を形成する工程は、例えば、ダイヤモンド基板上にギャップ層を形成する工程と、前記ギャップ層をマスクにして前記ダイヤモンド基板上に前記ソース領域及び前記ドレイン領域となる低抵抗ダイヤモンド層を形成する工程と、前記ギャップ層を除去する工程と、を有し、前記チャネル領域を形成する工程は、前記ダイヤモンド基板上における前記ソース領域及び前記ドレイン領域間の領域に、少なくとも一部が前記ソース領域及び前記ドレイン領域と接触するようにチャネル領域となる高抵抗ダイヤモンド層を形成する工程を有していてもよい。
【００２１】
これらのダイヤモンド電界効果トランジスタの製造方法においては、前記ゲート絶縁膜における前記チャネル領域に最も近い層を、原子堆積法により形成してもよい。これにより、組成（ストイキオメトリー）及び原子構造をバルク材料と略同一にすることができる。
【発明の効果】
【００２２】
本発明によれば、ゲート絶縁膜を、酸化シリコン層、窒化アルミニウム層、アルミナ層、ダイヤモンド状炭素層、窒化シリコン層、ジルコニア層、チタン酸ストロンチウム層、チタン酸バリウム層及びサイアロン層からなる群から選択された２種以上の層を積層した積層膜により形成しているため、ある層に絶縁破壊が生じても、絶縁破壊が生じていない層によってゲート絶縁膜としての機能を維持することができ、絶縁耐性が優れたダイヤモンド電界効果トランジスタを得ることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態に係るダイヤモンド電界効果トランジスタの製造方法について添付の図面を参照して具体的に説明する。図１は本実施形態のダイヤモンド電界効果トランジスタの構造を模式的に示す断面図である。図１に示すように、本実施形態のダイヤモンドＦＥＴ１０は、ダイヤモンド基板１上に、夫々ソース領域及びドレイン領域となる低抵抗ダイヤモンド層２ａ及び２ｂが局所的に形成されている。また、低抵抗ダイヤモンド層２ａ及び２ｂの相互に対向する端部上及びこれらの間には、高抵抗ダイヤモンド層３が形成されている。そして、低抵抗ダイヤモンド層２ａ及び２ｂ上における高抵抗ダイヤモンド層３が形成されていない領域には、夫々ソース電極５及びドレイン電極６が形成されており、高抵抗ダイヤモンド層３上には、ゲート絶縁膜４を介してゲート電極７が形成されている。なお、高抵抗ダイヤモンド層３における低抵抗ダイヤモンド層２ａ及び２ｂに挟まれた領域の一部がチャネル領域となる。
【００２４】
このダイヤモンドＦＥＴ１０におけるダイヤモンド基板１としては、単結晶膜、ヘテロエピタキシャル膜、融合膜、高配向膜又は粒径の大きい多結晶膜を使用することができ、これらのダイヤモンド膜は自立膜でも、シリコン等の非ダイヤモンドからなる基板上に形成されたものでもよい。また、低抵抗ダイヤモンド層２ａ及び２ｂは、例えば、ホウ素（Ｂ）等のドーパントを高濃度にドープした高ドープダイヤモンドにより形成することができ、そのドーパンド濃度は、例えば１×１０３乃至１×１０４ｐｐｍである。一方、高抵抗ダイヤモンド層３は、ドーパントがドープされていないアンドープダイヤモンド又はドーパントを極低濃度にドープした低ドープダイヤモンドにより形成することができ、そのドーパント濃度は、例えば、１×１０２ｐｐｍ以下である。半導体材料の抵抗率は、ドナー及びアクセプタとなるドーパントの濃度を変えたり、活性化率を変化させたりすることにより調節することができる。ダイヤモンドの場合は、ホウ素を１×１０３ｐｐｍドーピングすると抵抗率は約５０ｍΩ・ｃｍとなり、ホウ素を３×１０３ｐｐｍドーピングすると抵抗率は約５ｍ・ｃｍになる。更に、ソース電極５、ドレイン電極６及びゲート電極７は、金、白金、アルミニウム、チタン及びタングステン等の金属材料により形成することができる。
【００２５】
また、本実施形態のダイヤモンドＦＥＴ１０におけるゲート絶縁膜４は、酸化シリコン（ＳｉＯ２）層、窒化アルミニウム（ＡｌＮ）層、アルミナ（Ａｌ２Ｏ３）層、ダイヤモンド状炭素（Diamond Like Carbon：ＤＬＣ）層、窒化シリコン（ＳｉｘＮｙ）層、ジルコニア（ＺｒＯ２）層、チタン酸ストロンチウム（ＳｒＴｉＯ３）層、チタン酸バリウム（ＢａＴｉＯ３）層及びサイアロン（シリコン−アルミニウム−酸素−窒素系化合物）層からなる群から選択された２種以上の層を積層した積層膜により形成されている。なお、サイアロンとは、窒化珪素（Ｓｉ３Ｎ４）の一部の原子がＡｌ及びＯで置換されたＳｉ−Ａｌ−Ｏ−Ｎ系の化合物である。
【００２６】
このゲート絶縁膜４は、ダイヤモンドとの密着性が高い層が高抵抗ダイヤモンド層３側になるようにして積層されており、特に、高抵抗ダイヤモンド層３と接触する層が、ＡｌＮ、ＳｉｘＮｙ及びＤＬＣ等の酸素（Ｏ）を含まない材料により形成されていることが好ましい。前述の特許文献１及び３に記載のＦＥＴのように、ＳｉＯ２によりゲート絶縁膜を形成した場合、ＳｉＯ２とダイヤモンドとの密着性が低いため、ゲート絶縁膜が剥離することがあるが、ＡｌＮ、ＳｉｘＮｙ及びＤＬＣは、ダイヤモンドとの密着性が優れているため、ゲート絶縁膜４の剥離を防止することもできる。また、特許文献４に記載のＦＥＴのように、酸化物によりゲート絶縁膜を形成した場合、ゲート絶縁膜とチャネル領域である高抵抗ダイヤモンド層との界面に高密度の界面準位が生じる。このように、ゲート絶縁膜とチャネル領域との界面の界面準位密度が高いと、ゲート電極により生じる電界が低減され、チャネル領域に強い電界を印加することができず、トランジスタの変調特性が低下することがあるが、ＡｌＮ、ＳｉｘＮｙ及びＤＬＣにより形成されたゲート絶縁膜４は、高抵抗ダイヤモンド層３との界面の界面準位密度が低いため、トランジスタ特性を向上させることができる。
【００２７】
更に、ゲート絶縁膜４における高抵抗ダイヤモンド層３と接触する層以外の層は、耐電界性が高い材料により形成することが好ましい。これにより、ゲート絶縁膜４の絶縁耐性を向上させることができる。更にまた、ゲート絶縁膜４を構成する多層膜のうちの１層を、誘電率が高いＳｒＴｉＯ３層、ＢａＴｉＯ３層又はサイアロン層とすることにより、ゲート電極７により生じる電界を低下させることなく、高抵抗ダイヤモンド層３のチャネル領域に印加することができる。
【００２８】
更にまた、ゲート絶縁膜４においては、高抵抗ダイヤモンド層３と接触する層の厚さをできるだけ薄くすることが望ましく、具体的には、高抵抗ダイヤモンド層３と接触する層の厚さを１乃至１００ｎｍとすることが望ましい。高抵抗ダイヤモンド層３と接触する層の厚さが１ｎｍ未満の場合、ピンホールが多くなり、界面準位密度を低下させる効果が得られない。また、高抵抗ダイヤモンド層３と接触する層の厚さが１００ｎｍ以上の場合、この層の特性が支配的となり、その上に、より耐電界性が高い層及び／又は誘電率が高い層を設けても、その効果が得られない。一方、高抵抗ダイヤモンド層３と接触する層以外の層は、材料固有の特性を活用するために、組成（ストイキオメトリー）及び原子構造をバルク材料と同一にすることが望ましい。このような層は、例えば、結晶原子により形成された層を複数積層する原子堆積法により形成することができ、少なくとも、高抵抗ダイヤモンド層３と接触する層は、この原子堆積法により形成することが望ましい。
【００２９】
次に、本実施形態のダイヤモンドＦＥＴ１０の製造方法について説明する。図２（ａ）乃至（ｄ）及び図３（ａ）乃至（ｃ）は本実施形態のダイヤモンドＦＥＴ１０製造方法をその工程順に示す断面図である。先ず、図２（ａ）に示すように、ダイヤモンドの単結晶膜、ヘテロエピタキシャル膜、融合膜、高配向膜、多結晶膜又はシリコン等の非ダイヤモンドからなる基材上にこれらのダイヤモンド膜が形成されたものからなるダイヤモンド基板１を用意する。そして、図２（ｂ）に示すように、このダイヤモンド基板１上におけるダイヤモンドを成長させたくない領域に、電子ビームリソグラフィ又はフォトリソグラフィにより、酸化アルミニウムからなるギャップ層１１を形成する。このギャップ層１１の幅は、デバイス設計により決まるが、例えば１μｍ以下とすることが望ましい。ギャップ層１１の幅が１μｍよりも広いと、ソース領域とドレイン領域との間の間隔、即ち、ギャップ長が長くなり、ソース・ドレイン間の電気抵抗及びキャパシタンスが大きくなるため、実用的な特性が得られないことがある。
【００３０】
次に、図２（ｃ）に示すように、マイクロ波プラズマＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により、ダイヤモンド基板１上のダイヤモンド基板１上におけるギャップ層１１が形成されていない領域に選択的に、低抵抗ダイヤモンド層２ａ及び２ｂとして、厚さが例えば０．１μｍの高濃度ホウ素ドープダイヤモンド膜を形成する。その際、原料ガスには、例えば、０．３体積％のメタン（ＣＨ４）と９９．７体積％の水素（Ｈ２）との混合ガスに、ドーピングガスとしてジボラン（Ｂ２Ｈ６）を添加したものを使用し、この原料ガス中の炭素（Ｃ）に対するホウ素（Ｂ）の原子数比（以下、Ｂ／Ｃという）は、例えば５０００ｐｐｍとする。この濃度は、ダイヤモンドの半導体／金属転移濃度（ダイヤモンド中のＢ原子濃度が２×１０２０ｃｍ−３）以上のドーピング濃度であり、これにより、金属的な電気伝導性を示すダイヤモンド膜を形成することができる。また、成膜時のガス圧は例えば６６５０Ｐａであり、基板温度は例えば８００℃である。なお、これらの条件は、ダイヤモンドのＣＶＤ合成において、通常使用される条件である。
【００３１】
次に、図２（ｄ）に示すように、燐酸によりギャップ層１１を溶解除去する。そして、図３（ａ）に示すように、ダイヤモンド基板１上の低抵抗ダイヤモンド層２ａ及び２ｂ間の領域、並びに低抵抗ダイヤモンド層２ａ及び２ｂの相互に対向する端部に、厚さが例えば０．１μｍの高抵抗ダイヤモンド層３を形成する。この高抵抗ダイヤモンド層３は、例えば、ダイヤモンド基板１上の低抵抗ダイヤモンド層２ａ及び２ｂ間の領域、並びに低抵抗ダイヤモンド層２ａ及び２ｂの相互に対向する端部以外の部分にマスクを形成し、マイクロ波プラズマＣＶＤ法により、アンドープダイヤモンド膜又は極低濃度にＢをドープしたダイヤモンド膜を形成した後、マスクを除去することにより形成することができる。このとき、高抵抗ダイヤモンド層３を、極低濃度にＢをドープしたダイヤモンド膜により形成する場合は、Ｂ／Ｃを例えば０．５ｐｐｍ未満とすることが好ましい。高抵抗ダイヤモンド層３におけるＢ／Ｃの値が０．５ｐｐｍ以上になると、ソース・ドレイン間の電流が不純物導電機構で流れ、大きな電流値が得られないことがある。
【００３２】
引き続き、図３（ｂ）に示すように、電子ビームリソグラフィ又はフォトリソグラフィにより、高抵抗ダイヤモンド層３上に、ＳｉＯ２層、ＡｌＮ層、Ａｌ２Ｏ３層、ＤＬＣ層、ＳｉｘＮｙ層、ＺｒＯ２層、ＳｒＴｉＯ３層、ＢａＴｉＯ３層及びサイアロン層からなる群から選択された２種以上の層を積層してゲート絶縁膜４を形成する。このゲート絶縁膜４は、例えば、ゲート絶縁膜４の形成予定領域以外の部分をフォトレジスト膜で覆った後、プラズマＣＶＤ法によりダイヤモンドとの密着性が高く且つ界面準位密度が低いＤＬＣ層を形成し、このＤＬＣ層上に原子堆積法により耐電界性が優れているＡｌ２Ｏ３層を形成し、更に、このＡｌ２Ｏ３層上にスパッタ法により誘電率が高いＢａＴｉＯ３層を形成し、このＢａＴｉＯ３層上に電子ビーム蒸着法によりＡｌ２Ｏ３層を形成し、このＡｌ２Ｏ３層上にスパッタ法により絶縁性が優れているＳｉＯ２層を形成し、その後、フォトレジスト膜をリフトオフすることにより形成することができる。なお、ゲート絶縁膜４を形成する際は、少なくとも、高抵抗ダイヤモンド層３と接触する層は、ＣＶＤ法及び原子堆積法等の制御性が高い成膜法により形成することが望ましい。また、高抵抗ダイヤモンド層３と接触する層以外の層は、例えば、公知のスパッタ法、電子ビーム蒸着法及び真空蒸着法等により形成することができる。
【００３３】
次に、図３（ｃ）に示すように、電子ビームリソグラフィ又はフォトリソグラフィにより、低抵抗ダイヤモンド層２ａ及び２ｂ上における高抵抗ダイヤモンド層３と接触しない位置に、夫々ソース電極５及びドレイン電極６を形成すると共に、絶縁膜４上にゲート電極７を形成し、ダイヤモンドＦＥＴ１０とする。
【００３４】
本実施形態のダイヤモンドＦＥＴ１０においては、ゲート絶縁膜４を、ＳｉＯ２層、ＡｌＮ層、Ａｌ２Ｏ３層、ＤＬＣ層、ＳｉｘＮｙ層、ＺｒＯ２層、ＳｒＴｉＯ３層、ＢａＴｉＯ３層及びサイアロン層からなる群から選択された２種以上の層を積層した積層膜により形成しているため、ある層が絶縁破壊するような電界が印加されても、耐電界性が高い層によって絶縁膜としての機能が維持することができる。これにより、ゲート絶縁膜が単層構造である従来のダイヤモンドＦＥＴよりも絶縁耐性を向上させることができる。
【００３５】
また、ゲート絶縁膜４における高抵抗ダイヤモンド層３に最も近い層を、ＡｌＮ層、ＳｉｘＮｙ層又はＤＬＣ層とすることにより、ゲート絶縁膜４と高抵抗ダイヤモンド層３との密着性が向上し、ゲート絶縁膜４の剥離を防止することができる。更に、ＡｌＮ層、ＳｉｘＮｙ層及びＤＬＣ層は、高抵抗ダイヤモンド層３との界面の界面準位密度が低いため、トランジスタの特性を向上させることができる。更にまた、高抵抗ダイヤモンド層３と接触する層以外の層を、ダイヤモンドとの密着性は低いが、耐電界性が高い材料及び／又は誘電率が高い材料により形成することにより、ゲート絶縁膜全体としての耐電界性を向上すると共に、トラジスタ特性を向上させることができる。
【００３６】
なお、前述の実施形態のダイヤモンドＦＥＴ１０においては、高抵抗ダイヤモンド層３上に、ゲート絶縁膜４が形成されているが、本発明はこれに限定されるものではなく、ソース電極５及びドレイン電極６の端部を覆うようにゲート絶縁膜が形成されていてもよい。図４は本実施形態の変形例のダイヤモンドＦＥＴの構造を模式的に示す断面図である。なお、図４においては、図１に示すダイヤモンドＦＥＴ１０の構成要素と同じものには同じ符号を付し、詳細な説明は省略する。図４に示すように、本変形例のダイヤモンドＦＥＴ２０は、ダイヤモンド基板１上に、夫々ソース領域及びドレイン領域となる低抵抗ダイヤモンド層２ａ及び２ｂが局所的に形成されている。また、低抵抗ダイヤモンド層２ａ及び２ｂの相互に対向する端部上及びこれらの間には、高抵抗ダイヤモンド層３が形成されている。更に、て、低抵抗ダイヤモンド層２ａ及び２ｂ上における高抵抗ダイヤモンド層３が形成されていない領域には、夫々ソース電極５及びドレイン電極６が形成されており、このソース電極５及びドレイン電極６の相互に対向する端部及び高抵抗ダイヤモンド層３を覆うようにゲート絶縁膜２４が形成されている。なお、高抵抗ダイヤモンド層３における低抵抗ダイヤモンド層２ａ及び２ｂに挟まれた領域のうち少なくとも一部の領域がチャネル領域となる。
【００３７】
そして、このダイヤモンドＦＥＴ２０におけるゲート絶縁膜２４も、図１に示すダイヤモンドＦＥＴ１０と同様に、ＳｉＯ２層、ＡｌＮ層、Ａｌ２Ｏ３層、ＤＬＣ層、ＳｉｘＮｙ層、ＺｒＯ２層、ＳｒＴｉＯ３層、ＢａＴｉＯ３層及びサイアロン層からなる群から選択された２種以上の層を積層した積層膜により形成されているため、絶縁耐性が優れたダイヤモンド電界効果トランジスタが得られる。
【００３８】
前述の実施形態及びその変形例のＦＥＴにおいては、ゲート絶縁膜上にゲート電極を設けているが、本発明はこれに限定されるものではなく、チャネル領域とゲート絶縁膜とが直接接触していればよく、例えば、チャネル領域上に形成されたゲート絶縁膜上にフローティングゲートが形成され、その上に他の絶縁膜を介してコントロールゲートが形成されている構造のＦＥＴ、及び絶縁性基板上にゲート電極が形成され、その上にゲート絶縁膜を介してチャネル領域が形成されている構造のＦＥＴ等にも適用することができる。
【実施例】
【００３９】
以下、本発明の実施例の効果について本発明の範囲から外れる比較例と比較して説明する。先ず、本発明の第１実施例として、図２及び図３に示す方法により、図１に示す構造の実施例１のダイヤモンドＦＥＴを作製し、その特性を調べた。具体的には、ダイヤモンド基板上に、酸化アルミニウムからなり、幅が０．１μｍのギャップ層を形成した後、マイクロ波プラズマＣＶＤ法により、高濃度ホウ素ドープダイヤモンドからなり、厚さが０．１μｍの低抵抗ダイヤモンド層を形成した。その際、原料ガスは、０．３体積％のメタン（ＣＨ４）と９９．７体積％の水素（Ｈ２）との混合ガスに、ドーピングガスとしてジボラン（Ｂ２Ｈ６）を添加したものを使用し、この原料ガス中のＢ／Ｃは５０００ｐｐｍとした。また、成膜時のガス圧は６６５０Ｐａとし、基板温度は８００℃とした。次に、燐酸によりギャップ層を溶解除去した後、マイクロ波プラズマＣＶＤ法により、アンドープダイヤモンドからなり、厚さが０．１μｍの高抵抗ダイヤモンド層を形成した。
【００４０】
引き続き、高抵抗ダイヤモンド層上に、プラズマＣＶＤ法により厚さが２ｎｍのＤＬＣ層を蒸着し、次いで、原子堆積法により厚さが５０ｎｍのＡｌ２Ｏ３層を積層し、更に、スパッタ法により厚さが５０ｎｍのＢａＴｉＯ３層を積層し、電子ビーム蒸着法により厚さが１０ｎｍのＡｌ２Ｏ３層を積層し、スパッタ法により厚さが５０ｎｍのＳｉＯ２層を積層して、ゲート絶縁膜を形成した。そして、低抵抗ダイヤモンド層上にソース電極及びドレイン電極を形成すると共に、ゲート絶縁膜上にゲート電極を形成した。その際、ソース電極とドレイン電極との間隔は２μｍとした。
【００４１】
次に、本発明の比較例として、前述の実施例１のダイヤモンドＦＥＴと同様の方法及び条件で低抵抗ダイヤモンド層及び高抵抗ダイヤモンド層を形成した後、電子ビーム蒸着法により、高抵抗ダイヤモンド層上に、Ａｌ２Ｏ３からなり、厚さが２５０ｎｍのゲート絶縁膜を形成した。そして、低抵抗ダイヤモンド層上にソース電極及びドレイン電極を形成すると共に、絶縁膜上にゲート電極を形成し、比較例１のダイヤモンドＦＥＴとした。なお、ソース電極とドレイン電極との間隔は、前述の実施例１のダイヤモンドＦＥＴと同様に、２μｍとした。
【００４２】
次に、実施例１及び比較例１のダイヤモンドＦＥＴの静特性（電流−電圧特性）を測定した。図５は横軸にドレイン電圧をとり、縦軸に電流をとって、実施例１のダイヤモンドトランジスタの電流−電圧特性を示す図であり、図６は横軸にドレイン電圧をとり、縦軸に電流をとって、比較例１のダイヤモンドトランジスタの電流−電圧特性を示す図である。図５及び図６に示すように、比較例１のダイヤモンドＦＥＴの相互コンダクタンスは１５ｍＳ／ｍｍであったのに対し、実施例１のダイヤモンドＦＥＴの相互コンダクタンスは２００ｍＳｍｍであり、比較例１のダイヤモンドＦＥＴに比べてトランジスタ特性が大幅に向上していた。
【００４３】
また、実施例１のダイヤモンドＦＥＴは、ソース電極とドレイン電極との間に３０Ｖの電圧を印加しても、ゲート絶縁膜は破壊されなかったが、比較例のダイヤモンドＦＥＴでは、１０Ｖの電圧でゲート絶縁膜に破壊が生じた。更に、高周波特性を測定したところ、実施例のダイヤモンドＦＥＴの遮断周波数ｆＴは１２０ＧＨｚに達したが、比較例のダイヤモンドＦＥＴの遮断周波数ｆＴは３ＧＨｚに留まった。以上の測定結果より、本発明がダイヤモンド薄膜トランジスタにおける高出力化及び高周波数化等の特性向上に有効であることが確認された。
【００４４】
次に、本発明の第２の実施例として、前述の第１の実施例と同様の方法及び条件で、ソース及びドレイン領域となる低抵抗ダイヤモンド層、並びにチャネル領域となる高抵抗ダイヤモンド層を形成した後、この高抵抗ダイヤモンド層上に、原子堆積法により厚さが２ｎｍのＳｉｘＮｙ層を蒸着し、次いで、原子堆積法により厚さが５０ｎｍのＡｌ２Ｏ３層を積層し、更に、スパッタ法により厚さが５０ｎｍのＢａＴｉＯ３層を積層し、電子ビーム蒸着法により厚さが１０ｎｍのＡｌ２Ｏ３層を積層し、スパッタ法により厚さが５０ｎｍのＳｉＯ２層を積層して、ゲート絶縁膜を形成した。その後、低抵抗ダイヤモンド層上にソース電極及びドレイン電極を形成すると共に、ゲート絶縁膜上にゲート電極を形成し、実施例２のダイヤモンドＦＥＴを得た。
【００４５】
この実施例２のダイヤモンドＦＥＴについても、前述の第１の実施例と同様の方法で静特性（電流−電圧特性）及び絶縁破壊電界を測定したところ、実施例１のダイヤモンドＦＥＴと同様にトランジスタ特性及び絶縁耐性共に優れていた。
【産業上の利用可能性】
【００４６】
本発明は、ダイヤモンド以外の材料を使用した薄膜トランジスタにも適用可能であり、また、薄膜トランジスタ以外の半導体素子にも適用可能であるが、特に、典型的なワイドバンドギャップ半導体であり、高出力が期待されているダイヤモンド電界効果トランジスタに好適である。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施形態のダイヤモンドＦＥＴの構造を模式的に示す断面図である。
【図２】（ａ）乃至（ｄ）は本発明の実施形態のダイヤモンドＦＥＴの製造方法をその工程順に示す断面図である。
【図３】（ａ）乃至（ｃ）は本発明の実施形態のダイヤモンドＦＥＴの製造方法をその工程順に示す断面図であり、（ａ）は図２（ｄ）の次の工程を示す。
【図４】本発明の実施形態の変形例のダイヤモンドＦＥＴの構造を模式的に示す断面図である。
【図５】横軸にドレイン電圧をとり、縦軸に電流をとって、本発明の実施例１のダイヤモンドトランジスタの電流−電圧特性を示す図である。
【図６】横軸にドレイン電圧をとり、縦軸に電流をとって、本発明の比較例１のダイヤモンドトランジスタの電流−電圧特性を示す図である。
【図７】特許文献１に記載のＭＩＳＦＥＴの構造を示す断面図である。
【図８】特許文献３に記載のＦＥＴの構造を示す断面図である。
【符号の説明】
【００４８】
１、１０１；ダイヤモンド基板
２ａ、２ｂ、１２１、１２３；低抵抗ダイヤモンド層
３；高抵抗ダイヤモンド層
４、２４；ゲート絶縁膜
５、１０５、１２４；ソース電極
６、１０６、１２６；ドレイン電極
７、１０４、１２５ゲート電極
１０、２０、１２０；ダイヤモンドＦＥＴ
１１；ギャップ層
１００；ＭＩＳＦＥＴ
１０２；半導体ダイヤモンド層
１０３；絶縁体層
１２２；アンドープダイヤモンド層
【図１】
2006216716.tif 000003
【図２】
2006216716.tif 000004
【図３】
2006216716.tif 000005
【図４】
2006216716.tif 000006
【図５】
2006216716.tif 000007
【図６】
2006216716.tif 000008
【図７】
2006216716.tif 000009
【図８】
2006216716.tif 000010