(57)【要約】      （修正有）【課題】スタック型キャパシタの下側電極の誘電体層形成時の酸化を防止する形成方法を提供する。【解決手段】少なくとも一つの側壁を有する内側キャパシタ板６０と、前記少なくとも一つの側壁に対してそれを被覆するように設けられる酸化バリア層７０と、前記内側キャパシタ板上に設けられるキャパシタ誘電体板９０と、前記キャパシタ誘電体板の上に設けられる外側キャパシタ板１００とから成るキャパシタが開示される。発明の好適実施形態によれば、絶縁性誘電体層８０が酸化バリア層７０の上に設けられ、その絶縁性誘電体層は酸化バリア層とは異なる組成物からなっている。【選択図】図１０
2006216978.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの側壁を有する内側キャパシタ板と、
前記少なくとも１つの側壁を被覆する関係に設けられた酸化バリア層と、
前記内側キャパシタ板の上に設けられたキャパシタ誘電体板と、
前記キャパシタ誘電体板の上に設けられた外側キャパシタ板と、
から成ることを特徴とするキャパシタ。
【請求項２】
請求項１に記載のキャパシタであって、更に、前記酸化バリア層上に絶縁性誘電体層を有し、該絶縁性誘電体層は前記酸化バリア層とは異なる組成から成ることを特徴とするキャパシタ。
【請求項３】
請求項２に記載のキャパシタであって、更に、前記酸化バリア層上に絶縁性誘電体層を有し、該絶縁性誘電体層は前記酸化バリア層とは異なる組成から成り、そして、前記酸化バリア層は主として窒化シリコンから成り、前記絶縁性誘電体層は主として酸化物から成ることを特徴とするキャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はキャパシタに関する。
【背景技術】
【０００２】
集積回路の製造過程において、典型的には単結晶シリコンから成るウェーハ基板内に形成される活性デバイス領域に対して、電気的接続が行われなければならない。活性デバイス領域は、基板表面を覆う絶縁材料の上に形成される導電性が高いパス又はラインによって接続される。導電パスと活性デバイス領域との間の電気的接続を行うために、開口またはコンタクトが設けられる。コンタクト開口内には、電気的に導電性のコンタクト充填材料が、下層の活性デバイス領域と電気的接続をとるために最終的には充填される。
【０００３】
集積回路の製造過程においては、コンタクト充填物質のシリサイド及び下層のシリコンへの混入を防ぐために中間介在層を設けることが好ましい。従って、この介在層は、典型的には、シリコン及びシリサイドが関連したプラグ充填材料に拡散することを防ぎ、また、プラグ充填材料を下層の基板に有効的に付着させるために設けられる。そのような材料は従って電気的にも導電性を有しており、非拡散特性を有するものであるがために、一般的には“バリア層”と呼ばれている。
【０００４】
ＤＲＡＭにおいて採用されるスタック型キャパシタ構造の形成においては、下側電極は、典型的にはポリシリコンプラグ手段によって他の基板デバイスと電気的に接続される。一般的には、バリア層はポリシリコンプラグをキャパシタの下側電極から分離し、そうすることにより、引き続き行われる集積回路の製造によって起こり得る電極へのシリコンの拡散とプラグの酸化の両方を防ぐのである。ＤＲＡＭ蓄積ノードキャパシタは、下側電極と上側電極との間に誘電体層が介挿されたときに形成される。キャパシタは、典型的には、二酸化シリコンの平坦化層によって被覆されると共に保護される。キャパシタは、ワード線によってゲート制御される電界効果トランジスタを通してビット線コンタクトによってアクセスされる。
【０００５】
上記の設計に不都合なことが無いわけではない。例えば、有効な電気的特性を得るためには、誘電体層は典型的には、非常に高い温度で且つ酸素雰囲気中において堆積、さもなければ焼き入れされる。このような製造条件のもとでは、下層バリア層、ポリシリコンプラグ又は活性領域の好ましくない酸化が生じてしまう。もし酸化が起これば、寄生容量が生じることになる。この寄生容量は蓄積ノードキャパシタに対して直列に接続されることになる。このようにして生じた寄生容量は蓄積ノードに対して電圧を最大限印加することの妨げとなる。このことは次に、キャパシタに蓄積し得る電荷の量を減少させる結果をもたらすことになる。
【０００６】
上に概要を述べた問題に加えて、集積回路の設計者は、高密度ＤＲＡＭ及び他のメモリ回路において用いられる典型的なキャパシタ上に、高誘電率物質を適当な被覆性（カバレージ）で設けることの困難性にしばしば直面することがある。
【０００７】
そこで、従来の製造技術から得られる利点を達成すると共に、上で述べたそしてその他のそれらが個々に関連し合った欠点を防ぐための、キャパシタの設計及びキャパシタの形成方法を改善することが望ましい。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の開示は、“科学及び有用な技術の進歩の促進”（第８条）という米国特許法にある憲法の目的を更に進めるために行われるものである。
【０００９】
本発明の一態様は、キャパシタを形成する方法に関するものであり、該方法は、
キャパシタへの電気的接続がなされるノード位置を有した基板を提供する過程と、
前記ノード位置の上に、露出した側壁を有する内側キャパシタ板を形成する過程と、
前記露出した内側キャパシタ板側壁の上に酸化バリア層を形成する過程と、
前記内側キャパシタ板上にキャパシタ誘電体板を形成する過程であって、そのキャパシタ誘電体板の形成中、前記酸化バリア層が内側キャパシタ板側壁の酸化を阻止するように行われる、キャパシタ誘電体板を形成する過程と、
キャパシタ誘電体板の上に外側キャパシタ板を形成する過程と、
から成ることを特徴とするキャパシタ形成方法である。
【００１０】
本発明の他の態様は、キャパシタを形成する方法に関するものであり、該方法は、
キャパシタへの電気的接続がなされるノード位置を有した基板を提供する過程と、
前記ノード位置の上に、拡散バリア層を形成する過程と、
前記拡散バリア層の上に内側キャパシタ板を形成する過程であって、前記内側キャパシタ板と前記バリア層はそれぞれ露出した側壁を有するようにパターンニングされる、内側キャパシタ板を形成する過程と、
前記内側キャパシタ板側壁及び前記拡散バリア層側壁の上に、酸化バリア層を形成する過程と、
前記内側キャパシタ板上にキャパシタ誘電体板を形成する過程であって、そのキャパシタ誘電体板の形成中、前記酸化バリア層が少なくとも内側キャパシタ板側壁の酸化を阻止するように行われる、キャパシタ誘電体板を形成する過程と、
キャパシタ誘電体板の上に外側キャパシタ板を形成する過程と、
から成ることを特徴とするキャパシタ形成方法である。
【００１１】
本発明の更に他の態様は、キャパシタに関するものであり、該キャパシタは、
少なくとも一つの側壁を有する内側キャパシタ板と、
前記少なくとも一つの側壁に対してそれを被覆するように設けられる酸化バリア層と、
前記内側キャパシタ板上に設けられるキャパシタ誘電体板と、
前記キャパシタ誘電体板の上に設けられる外側キャパシタ板と、
から成ることを特徴とするキャパシタである。
【発明を実施するための最良の形態】
【００１２】
本発明をより良く理解するために、先ず最初に、従来技術のキャパシタ１０を図１を参照して説明する。キャパシタ１０は、ＤＲＡＭ集積回路に関連したシリコン基板１１に対応して設けられている。フィールド酸化領域１９及び一対のワード線１６，１７は、基板１１に対応して設けられている。キャパシタ１０は、下部電極１２と、下部電極から間隔を置いて設けられる上部電極１３と、上部及び下部電極１２，１３の中間に位置する誘電体層１４とを有している。拡散バリア層１５は、下部電極１２と平坦化された二酸化シリコン層２７との間に位置している。平坦化された二酸化シリコン層２７は、基板１１及びワード線１６，１７の外側に形成されている。ポリシリコンプラグ２０は、拡散バリア層１５と電気的にオーミック接触している。拡散バリア層１５は、導電性プラグ２０からキャパシタ１０へのシリコンの拡散を防止するために設けられている。拡散バリア層１５として使用するのに選択できる物質の一つに窒化チタンがある。窒化チタンは、シリコンの拡散に対して十分な不浸透性バリアとして作用するため、及び他の不純物の拡散に対する活性エネルギーが非常に高いため、集積回路内におけるコンタクト拡散バリアとして優れた物質である。窒化チタンはまた、化学的、熱力学的に非常に安定しており、遷移金属炭化物、ホウ化物及び窒化物特有の低電気抵抗率を示す。
【００１３】
窒化チタンは以下の方法のうちの一つで設けられあるいは形成されることが可能である。
ａ）  窒素雰囲気中でチタンを蒸着させる方法
ｂ）  アルゴンと窒素の混合ガス中でチタンを反応スパッタリングする方法
ｃ）  不活性アルゴン雰囲気中で窒化チタンターゲットからスパッタリングする方法
ｄ）  アルゴン雰囲気中でチタンをスパッタリング堆積し、それを別のプラズマ窒化工程で窒化チタンに換える方法
ｅ）  低圧化学気相堆積による方法
【００１４】
図１から分かるように、ポリシリコンプラグ２０は、シリコン基板１１内に形成されワード線１７と関連している拡散領域２１と電気的に接続されている。平坦化された二酸化シリコン層２２は、外側キャパシタ電極１３の上に延在している。導電性コンタクトプラグ２３は、二酸化シリコン層２２を貫通して形成され、外側キャパシタセル板１３と電気的にオーミック接続されている。配線２４は、上部セル板１３と接触している導電性プラグ２３がこの配線２４と電気的に導通の状態で、二酸化シリコン層２２の外側に設けられている。
【００１５】
キャパシタ１０を製造するための好ましい方法には、高温及び酸素雰囲気中での高誘電率物質板層１４の堆積が含まれる。これらの処理条件の下で、もし拡散バリア層１５、ポリシリコンプラグ２０、又は下層の拡散領域２１の酸化が起こると、キャパシタ１０と直列に寄生容量が形成される。更に、図示の下部電極１２の側壁が酸化すると、望ましくない寄生容量の影響が更に加わる。この理由及び他の理由により、本発明によるキャパシタを形成するための方法は、
側壁を有する内側キャパシタ板層を形成する過程と、
内側キャパシタ板側壁を効果的に酸化する条件の下で前記内側キャパシタ板層上にキャパシタ誘電体板を形成する過程とから成り、該方法は、前記条件の下でキャパシタ誘電体板を設ける間、内側キャパシタ板側壁を相当な酸化から保護する過程を含むことを特徴とする。本方法の好ましい特徴を、次の段落以降において詳細に説明する。
【００１６】
本発明の実施例を、図２乃至図１０に示す。図２に示されるように、その中に拡散領域３１，３２を有するシリコン基板３０が設けられる。フィールド酸化領域３３及び一対のワード線３４，３５も、基板３０の外側に形成されている。二酸化シリコン３６の層は、シリコン基板３０の外側に設けられ、ワード線３４，３５を覆うように堆積されている。下層領域３１への電気的接続は、下層領域３１へ達するコンタクト３７を開けることにより行われる。その後、好ましくはポリシリコンの導電性プラグ３８が、コンタクト開口に設けられる。説明を続ける目的で、プラグ３８の最外部は、キャパシタ１０への電気的接続が行われるノード位置２９を構成する。導電性プラグ３８を設けた後、例えば窒化チタン又は他の窒化遷移金属から成る拡散バリア層５０が、二酸化シリコン層３６及びノード位置２９の上表面に約５００Åの厚さに形成される。
【００１７】
図３を参照すると、内側キャパシタ板層６０が、バリア層５０の上の、従ってノード位置２９の上に形成されている。内側キャパシタ板層は、おおよそ５００から約３，０００Åの厚さに形成された白金から成ることが最も好ましい。図４を参照すると、ドライエッチング処理の方法により所望の形状とするように、拡散バリア層５０及び内側キャパシタ板層６０の一部のパターンニング除去に有効な状態が与えられる。ドライエッチングの化学物質の例としては、Ｃｌ２が含まれる。上記のパターンニング及びエッチング過程により、拡散バリア層５０及び板層６０は最終的に、それぞれ露出した側壁５１，６１を有するものとなる。
【００１８】
図５を参照すると、内側キャパシタ板６０を形成した後、本発明による方法は、好ましくは誘電体物質である酸化バリア層７０を、露出した内側キャパシタ板側壁６１及び拡散バリア側壁５１上に形成する過程を更に有する。好適な酸化バリア層７０は、約５００Åの厚さに形成された窒化シリコンである。酸化バリア層７０は、内側キャパシタ板層６０の厚さよりも薄い厚さであることが最も好ましい。
【００１９】
図６を参照すると、酸化バリア層７０を形成した後、好ましくは二酸化シリコンから成る酸化層８０が、酸化バリア層７０の上表面に形成されている。この二酸化シリコン層８０は好ましくは約５，０００Åよりも厚い厚さに形成される。
【００２０】
図７を参照すると、好ましくは化学機械研磨法（ＣＭＰ）、あるいはレジストエッチバック法による、酸化バリア層７０に対する二酸化シリコン層の平坦化に有効な状態が与えられる。用いられる技術は、図示のように窒化シリコン７０上で停止するための高い選択性を有することが好ましい。好ましいＣＭＰ技術は、低い研磨スピードで回転する多孔パッドと一緒に用いられたとき、ＳｉＯ２を選択的に除去する研磨粒子を含有するスラリーを用いたものである。
【００２１】
図８を参照すると、平坦化過程の後であってキャパシタ誘電体板９０の形成の前に、当該方法は、内側キャパシタ板６０の上表面から酸化バリア層７０を除去する過程を更に有する。この除去は、二酸化シリコンに対する窒化シリコンのエッチングに高い選択性を有する化学的ドライエッチングにより達成されることが好ましい。化学物質は例えば、ＣＦ４、又はＯ２と混ざっているＣＦ４が含まれる。
【００２２】
図９を参照すると、内側キャパシタ板６０を露出させるために内側キャパシタ板６０の上表面から酸化バリア層７０を除去する過程に続いて、当該方法は、下部キャパシタ板６０の上表面にキャパシタ誘電体板９０を形成する過程を更に有する。キャパシタ誘電体板９０は、好ましくは高誘電率物質、あるいは強誘電性物質から成る。本明細書の中で“高誘電率”とは、約２０より大きいことを意味する。特定の物質の例としては、ＢａＸＳｒ１−ＸＴｉＯ３、ＰｂＺｒＸＴｉ１−ＸＯ３、及びＳｒＢｉ２Ｔａ２Ｏ９が含まれる。
【００２３】
図１０を参照すると、好ましくは白金である外側キャパシタ板１００がその後形成される。上記説明から理解できるように、本発明による方法は、通常の処理条件下において、キャパシタ誘電体板９０を設ける間に、内側キャパシタ板側壁６１が相当量酸化されることから保護されるキャパシタを形成するための手段を提供する。従って、寄生容量形成を減少、あるいは完全に除去することができる。
【図面の簡単な説明】
【００２４】
【図１】図１は、従来技術による半導体ウェーハ片の断面図である。
【図２】図２は、本発明による半導体ウェーハ片の、ある製造工程における断面図である。
【図３】図３は、図２のウェーハ片の図２に示す工程に続く工程の断面図である。
【図４】図４は、図２のウェーハ片の図３に示す工程に続く工程の断面図である。
【図５】図５は、図２のウェーハ片の図４に示す工程に続く工程の断面図である。
【図６】図６は、図２のウェーハ片の図５に示す工程に続く工程の断面図である。
【図７】図７は、図２のウェーハ片の図６に示す工程に続く工程の断面図である。
【図８】図８は、図２のウェーハ片の図７に示す工程に続く工程の断面図である。
【図９】図９は、図２のウェーハ片の図８に示す工程に続く工程の断面図である。
【図１０】図１０は、図９のウェーハ片の図９に示す工程に続く工程の断面図である。
【図１】
2006216978.tif 000003
【図２】
2006216978.tif 000004
【図３】
2006216978.tif 000005
【図４】
2006216978.tif 000006
【図５】
2006216978.tif 000007
【図６】
2006216978.tif 000008
【図７】
2006216978.tif 000009
【図８】
2006216978.tif 000010
【図９】
2006216978.tif 000011
【図１０】
2006216978.tif 000012