(57)【要約】【課題】  半導体被覆層による半導体層の被覆性を向上することができ、リーク電流の低減による特性向上を図ることができる半導体装置の製造方法を提供する。【解決手段】  基板被覆層、半導体層及び半導体被覆層をこの順に基板上に備える半導体装置の製造方法であって、上記製造方法は、基板被覆層の少なくとも表層部が半導体層の外縁領域でサイドエッチングされる処理工程と、半導体層の少なくとも外縁部にエネルギー照射を施す工程とを有する半導体装置の製造方法である。【選択図】  図１
2006310492.tif 000002
【特許請求の範囲】
【請求項１】
基板被覆層、半導体層及び半導体被覆層をこの順に基板上に備える半導体装置の製造方法であって、
該製造方法は、基板被覆層の少なくとも表層部が半導体層の外縁領域でサイドエッチングされる処理工程と、半導体層の少なくとも外縁部にエネルギー照射を施す工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記基板被覆層は、シリコン酸化膜であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記基板被覆層は、シリコン酸化膜及びシリコン窒化膜を含むものであることを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記エネルギー照射工程後の半導体層は、多結晶シリコン膜であることを特徴とする請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記半導体装置は、薄膜トランジスタを含んで構成され、前記半導体被覆層は、ゲート絶縁膜であることを特徴とする請求項１〜４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記サイドエッチング処理工程は、半導体層を洗浄する工程であること特徴とする請求項１〜５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記サイドエッチング処理工程は、フッ化水素酸又はバッファードフッ酸を用いて基板被覆層をサイドエッチングするものであることを特徴とする請求項１〜６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記エネルギー照射は、レーザ光照射であることを特徴とする請求項１〜７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記エネルギー照射工程は、半導体層を構成する非晶質シリコン膜を多結晶シリコン膜にする工程でもあることを特徴とする請求項１〜８のいずれかに記載の半導体装置の製造方法。
【請求項１０】
基板被覆層、半導体層及び半導体被覆層をこの順に基板上に備える半導体装置であって、
該基板被覆層は、半導体層の下領域が相対的に高い構造を有し、
該半導体層の外縁部は、エネルギー照射により形成された形状部を含んでなることを特徴とする半導体装置。
【請求項１１】
基板被覆層、半導体層及び半導体被覆層をこの順に基板上に備える半導体装置であって、
該基板被覆層は、半導体層の下領域が相対的に高い構造を有し、
該半導体層の外縁部は、上端が順テーパ形状を有し、下端が逆テーパ形状を有する部分を含んでなることを特徴とする半導体装置。
【請求項１２】
請求項１〜９のいずれかに記載の半導体装置の製造方法により製造された半導体装置、又は、請求項１０若しくは１１記載の半導体装置を備えてなることを特徴とする薄膜トランジスタアレイ基板。
【請求項１３】
請求項１〜９のいずれかに記載の半導体装置の製造方法により製造された半導体装置、又は、請求項１０若しくは１１記載の半導体装置を備えてなることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、半導体装置、薄膜トランジスタアレイ基板、及び、液晶表示装置に関する。より詳しくは、非晶質シリコン膜を結晶化させて作製した多結晶シリコン膜上に、薄膜形成を行う場合に好適な半導体装置の製造方法、半導体装置、並びに、それらを用いて得られる薄膜トランジスタアレイ基板及び液晶表示装置に関するものである。
【背景技術】
【０００２】
多結晶シリコン（ポリシリコン）半導体層を含む薄膜トランジスタ（以下、「多結晶シリコンＴＦＴ」ともいう。）は、非晶質シリコン（アモルファスシリコン）半導体層を含む薄膜トランジスタと比較して２桁程度大きい移動度を有している。このため、多結晶シリコンＴＦＴは、アクティブマトリクス型液晶表示装置等におけるスイッチング素子としてのみならず、駆動回路等においても利用することができる。
【０００３】
耐熱性は低いものの安価なガラス基板を用いることができるという観点から、多結晶シリコンＴＦＴにおける多結晶シリコン層は、一般に、低温プロセスで形成可能なレーザアニール法によって形成されることが多い。この場合、ガラス基板上に形成した非晶質シリコン層に対してレーザ光を照射することにより、非晶質シリコン層を結晶化させ、多結晶シリコン層を作製する（例えば、特許文献１及び２参照。）。具体的には、図３（ａ）に示すように、まず、ガラス基板１上にベースコートとしてシリコン酸化膜２を成膜する。次に、シリコン酸化膜２上に非晶質シリコン層３を形成した後、レーザ光を照射してアニールする。これにより、図３（ｂ）に示すように、非晶質シリコン層３から多結晶シリコン層４が形成される。続いて、図３（ｃ）に示すように、多結晶シリコン層４を島状にエッチングする。その後、島状の多結晶シリコン層４上にゲート絶縁膜１０を形成し、その上層にゲート電極を形成する。
【０００４】
このようにして形成される島状多結晶シリコン層４の外縁部上（図３中の点線内）では、特許文献２に記載されているように、ゲート絶縁膜１０の膜厚が薄くなり、ゲート絶縁膜１０による島状多結晶シリコン層４の被覆性が低下する傾向があった。その結果、量子トンネル効果によってゲート絶縁膜１０を流れるゲートリーク電流が生じやすくなり、消費電力の増大により発熱量が増えて回路が損傷してしまう等の性能低下が引き起こされていた。このため、多結晶シリコンＴＦＴのゲートリーク電流を低減し、性能を向上させるうえで改善の余地があった。
【特許文献１】特開２０００−１０１０９０号公報
【特許文献２】特開平１０−２４２４７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、上記現状に鑑みてなされたものであり、半導体被覆層による半導体層の被覆性を向上することができ、リーク電流の低減による特性向上を図ることができる半導体装置の製造方法、半導体装置、並びに、それらを用いて得られる薄膜トランジスタアレイ基板及び液晶表示装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００６】
本発明者らは、基板被覆層、半導体層及び半導体被覆層をこの順に基板上に備える半導体装置の製造方法について種々検討したところ、半導体被覆層の形成前における半導体層の外縁部の形状に着目した。すなわち、半導体被覆層の形成の前処理として、フッ化水素酸、バッファードフッ酸等の溶剤を使用した半導体層の洗浄処理が行われる場合等には、シリコン酸化膜等からなる基板被覆層の少なくとも表層部がサイドエッチングされ、半導体層の外縁部の下側（基板側）がオーバーハング形状（張出し形状）となることに着目した。その結果、図２に一例を示すように、半導体層（多結晶シリコン層）４の外縁部においては、半導体被覆層（ゲート絶縁膜）１０の膜厚が薄くなり、島状多結晶シリコン層４の被覆が不充分となるため、ゲートリーク電流が流れやすくなることを見いだした。そして、半導体層の少なくとも外縁部にエネルギー照射を施すことにより、半導体層のオーバーハング形状を修正することができ、その結果、半導体層の外縁部において半導体被覆層が薄くなることを防止してゲートリーク電流を低減することができることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。
【０００７】
すなわち、本発明は、基板被覆層、半導体層及び半導体被覆層をこの順に基板上に備える半導体装置の製造方法であって、上記製造方法は、基板被覆層の少なくとも表層部が半導体層の外縁領域でサイドエッチングされる処理工程（以下、「サイドエッチング処理工程」ともいう）と、半導体層の少なくとも外縁部にエネルギー照射を施す工程（以下、「エネルギー照射工程」ともいう）とを有する半導体装置の製造方法である。なお、上記半導体装置とは、薄膜トランジスタ（ＴＦＴ）等の半導体素子を備えてなる装置であれば特に限定されず、例えば、相補型回路（ＣＭＯＳ）を含む回路が形成された装置等が挙げられる。
【０００８】
上記基板被覆層としては、基板を被覆するものであれば特に限定されないが、（１）シリコン酸化膜、（２）シリコン酸化膜及びシリコン窒化膜を含むもの等が好ましい。シリコン酸化膜としては、例えば、二酸化ケイ素（ＳｉＯ２）が挙げられる。シリコン窒化膜としては、例えば、四窒化三ケイ素（Ｓｉ３Ｎ４）等が挙げられる。（２）の形態としては、例えば、シリコン窒化膜／シリコン酸化膜、シリコン酸化膜／シリコン窒化膜／シリコン酸化膜等の積層形態が挙げられる。これらによれば、基板から不純物が拡散することを効果的に抑制することができる。
【０００９】
上記半導体層は、基板被覆層の外縁部（エッジ）以外に位置する半導体層である。すなわち、基板被覆層の上に形成される半導体層において、半導体層外縁部の一部又は全部が基板被覆層の外縁部以外の基板被覆層上に位置することになる半導体層を意味する。例えば、半導体層の断面形状が台形状であり、台形状の上底が下底よりも短く、下底が基板側となるように配置された半導体層（島状半導体層）等が挙げられる。このような半導体層を有する場合に、従来は、半導体被覆層の被覆性が低下していたが、本発明の製造方法により半導体装置を形成することにより、半導体被覆層の被覆性を向上することができる。
【００１０】
上記半導体層としては、半導体材料により形成されたものであれば特に限定されないが、エネルギー照射工程後の半導体層は、多結晶シリコン膜（ポリシリコン）であることが好ましい。多結晶シリコン膜は、非晶質シリコン（アモルファスシリコン）膜と比較して移動度が２桁程度大きいという利点を有することから、駆動回路用のＴＦＴ等の幅広い形態で利用することができる。また、多結晶シリコン膜は、低温プロセスで製造することが可能であることから、ガラス基板等の耐熱性の低い基板上で形成することができる。多結晶シリコン膜は、レーザアニール法等により形成される場合には、基板上に形成した非晶質シリコン膜にレーザ光照射等を行うことにより形成することができる。
【００１１】
上記半導体被覆層としては、半導体層を被覆して形成されるものであれば特に限定されないが、絶縁性であることが好ましい。半導体被覆層の平均厚さとしては特に限定されないが、１０〜２００ｎｍであることが好ましい。１０ｎｍ未満であると、半導体被覆層を流れるリーク電流を充分には低減することができないことがある。２００ｎｍを超えると、被覆性に対する半導体層の形状の寄与が小さくなるので、本発明による作用効果を充分には得ることができないことがある。より好ましくは、１０〜１２０ｎｍである。
また、本発明においては、上記半導体装置は、薄膜トランジスタ（ＴＦＴ）を含んで構成され、上記半導体被覆層は、ゲート絶縁膜であることが好ましい。この場合、ＴＦＴの電気的特性や、その安定性及び信頼性に大きく影響するゲート絶縁膜を流れるゲートリーク電流の低減を図ることができ、本発明の効果を効果的に得ることができる。
【００１２】
上記基板としては特に限定されないが、絶縁性であることが好ましく、例えば、ガラス基板等が好適に用いられる。
本発明により製造される半導体装置の構成としては、このような構成要素を必須として形成されるものである限り、その他の構成要素を含んでいても含んでいなくてもよく、特に限定されるものではない。
【００１３】
本発明の半導体装置の製造方法は、基板被覆層の少なくとも表層部が半導体層の外縁領域でサイドエッチングされる処理工程を有する。この工程により、半導体層の外縁部の下側（基板側）がオーバーハング形状（張出し形状）となる。なお、上記サイドエッチングとは、半導体層の下領域まで基板被覆層が除去されるエッチングのことをいい、サイドエッチともいう。上記サイドエッチング処理工程としては、半導体層を洗浄する工程であることが好ましい。この洗浄工程は、半導体被覆層を形成する前処理として、半導体層と半導体被覆層の界面を清浄化するために行われる。また、上記サイドエッチング処理工程は、半導体層のパターニング（エッチング）工程であってもよい。このパターニング工程は、半導体層を島状に形成するために行われる。
【００１４】
上記基板被覆層をサイドエッチングする材料としては特に限定されないが、半導体層の洗浄能力に優れたものが好ましく、フッ化水素酸、バッファードフッ酸等が好適に用いられる。すなわち、上記サイドエッチング処理工程は、フッ化水素酸又はバッファードフッ酸を用いて基板被覆層をサイドエッチングするものであることが好ましい。バッファードフッ酸としては、フッ化水素酸にフッ化アンモニウム等が含まれたものが挙げられる。
【００１５】
本発明の半導体装置の製造方法は、半導体層の少なくとも外縁部にエネルギー照射を施す工程を有する。これにより、半導体層の外縁部のオーバーハング形状（張出し形状）となった部分を除去することができるため、半導体層の外縁部上の半導体被覆層が薄くなることを防止することができ、半導体被覆層による半導体層の被覆性を向上することができる。本発明において、半導体層の少なくとも外縁部にエネルギー照射が施された場合、半導体層の外縁部は、例えば、上端が順テーパ形状を有し、下端が逆テーバ形状を有する形態となる。
【００１６】
上記エネルギー照射としては、マスク等を用いずに簡便に行うことができることから、レーザ光照射が好適に用いられる。
また、上記エネルギー照射工程は、半導体層を構成する非晶質シリコン膜を多結晶シリコン膜にする工程でもあることが好ましい。非晶質シリコン膜をパターニング（エッチング）した後にエネルギー照射を施す方法、又は、非晶質シリコン膜にエネルギーを照射して多結晶シリコン膜を形成した後に、多結晶シリコン膜をパターニング（エッチング）し、再びエネルギー照射を施す方法のどちらであっても本発明の効果を奏するが、前者の方法による場合は、工程数を増やすことなく、本発明の効果を得ることができる。すなわち、非晶質シリコン膜をパターニング（エッチング）した後にエネルギー照射を施す場合は、エネルギー照射前の半導体層が非晶質シリコン層であることから、非晶質シリコン層の外縁部のオーバーハング形状（張出し形状）となった部分をレーザ光照射により除去するとともに、非晶質シリコン層の全体をレーザ光照射により結晶化させることで多結晶シリコン層を形成することができる。
【００１７】
なお、非晶質シリコン膜にエネルギーを照射して多結晶シリコン膜を形成した後に、多結晶シリコン膜をパターニング（エッチング）し、再びエネルギー照射を施す方法の場合、２度目のエネルギー照射は、半導体層の外縁部の全体に施されてもよく、外縁部の一部に施されてもよいが、少なくともオーバーハング形状（張出し形状）となった部分に施されれば充分に本発明の作用効果を奏することができる。エネルギー照射量としては、２００〜５００ｍＪ／ｃｍ２であることが好ましい。より好ましくは、２５０〜４００ｍＪ／ｃｍ２である。
【００１８】
本発明はまた、基板被覆層、半導体層及び半導体被覆層をこの順に基板上に備える半導体装置であって、上記基板被覆層は、半導体層の下領域が相対的に高い構造を有し、上記半導体層の外縁部は、エネルギー照射により形成された形状部を含んでなる半導体装置でもある。このような本発明の半導体装置は、本発明の半導体装置の製造方法を用いることで形成される。すなわち、上記基板被覆層の構造は、基板被覆層の少なくとも表層部が半導体層の外縁領域でサイドエッチングされた場合に形成される。なお、上記基板被覆層の構造は、半導体層の下領域の全体が他の領域よりも相対的に高く形成されていればよく、半導体層の下領域の近傍が相対的に高い構造を有していてもよい。また、上記エネルギー照射により形成された形状部は、エネルギー照射により半導体層の外縁部を溶融させた場合等には、上端が順テーパ形状を有し、下端が逆テーパ形状を有する形態となることが多い。このような基板被覆層、半導体層及び半導体被覆層をこの順に基板上に備える半導体装置であって、上記基板被覆層は、半導体層の下領域が相対的に高い構造を有し、上記半導体層の外縁部は、上端が順テーパ形状を有し、下端が逆テーパ形状を有する部分を含んでなる半導体装置もまた本発明の１つである。
これらの本発明の半導体装置において、半導体層の外縁部のうち、少なくともエネルギー照射により形成された形状部（上端が順テーパ形状を有し、下端が逆テーパ形状を有する部分）の近傍では、オーバーハング形状（張出し形状）となった部分が除去されていることから、半導体被覆層による半導体被覆層の被覆性の向上が図られている。その結果、半導体被覆層を流れるリーク電流を低減することができ、半導体装置の特性を向上させることができる。
【００１９】
本発明は更に、上記半導体装置の製造方法により製造された半導体装置、又は、上記半導体装置を備えてなる薄膜トランジスタアレイ基板でもある。本発明の薄膜トランジスタアレイ基板は、薄膜トランジスタ（ＴＦＴ）を基板上に有するものであれば特に限定されるものではない。本発明の薄膜トランジスタアレイ基板によれば、本発明の半導体装置の製造方法により製造された半導体装置、又は、本発明の半導体素装置を備えることから、高性能及び高信頼性を有するＴＦＴが設けられた高性能及び高信頼性の薄膜トランジスタアレイ基板を提供することができる。本発明の薄膜トランジスタアレイ基板において、半導体装置の配置形態は特に限定されないが、スイッチング用ＴＦＴが中央部に配置され、駆動回路用ＴＦＴが周辺部に配置される形態が、基板上に駆動回路（ドライバ）が設けられるモノリシック型液晶表示装置に用いられる基板として好適である。
【００２０】
本発明はそして、上記半導体装置の製造方法により製造された半導体装置、又は、上記半導体装置を備えてなる液晶表示装置でもある。本発明の液晶表示装置によれば、本発明の半導体装置の製造方法により製造された半導体装置、又は、本発明の半導体素装置を備えることから、高性能及び高信頼性を有するＴＦＴを含んで構成される高性能及び高信頼性の液晶表示装置を提供することができる。本発明の液晶表示装置としては、基板上に駆動回路（ドライバ）が設けられたモノリシック型液晶表示装置が好適である。
【発明の効果】
【００２１】
本発明の半導体装置の製造方法によれば、半導体層の少なくとも外縁部にエネルギー照射を施すことにより、半導体層のオーバーハング形状を修正することができる。これにより、半導体被覆層による半導体層の被覆性を向上することができ、リーク電流の低減による特性向上を図ることができる。
【発明を実施するための最良の形態】
【００２２】
以下に実施例を掲げ、図面を参照して本発明を更に詳細に説明するが、本発明はこれらの実施例のみに限定されるものではない。
【００２３】
（実施例１）
図１は、実施例１の半導体装置の製造方法の一部を示す断面模式図である。図２は、本発明と従来の半導体装置の製造方法によるゲート絶縁膜の被覆状態の違いを示す断面模式図である。以下に、本発明の半導体装置の製造方法について、図１及び２を用いて説明する。
【００２４】
まず、図１（ａ）に示すように、ガラス基板１上にＣＶＤ（Ｃｈａｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；化学蒸着）法等により、基板被覆層（ベースコート）となるシリコン酸化膜２を膜厚２００ｎｍで成膜する。シリコン酸化膜２は、ガラス基板１から不純物が拡散することを抑制する機能を有する。ここで、シリコン酸化膜２の寸法及び形状は特に限定されるものではない。
【００２５】
次に、プラズマＣＶＤ法、ＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  ＣＶＤ；低圧化学蒸着）法等により、非晶質シリコン層３を膜厚５０ｎｍで成膜する。次に、図１（ｂ）に示すように、非晶質シリコン層３を四フッ化炭素（ＣＦ４）を用いたドライエッチングにより、島状に形成する。すなわち、非晶質シリコン層３の外縁部の全部がシリコン酸化膜２の外縁部以外のシリコン酸化膜２上に位置する非晶質シリコン層３とした。このとき、非晶質シリコン層３の断面形状は、略台形状であり、その上底が下底よりも短く、下底が基板側となるように形成された。ここで、島状の非晶質シリコン層（半導体層）３の寸法は特に限定されるものではない。
【００２６】
（サイドエッチング処理工程）
続いて、非晶質シリコン層３とその上に成膜するゲート絶縁膜５との界面を清浄にするため、フッ化水素酸（ＨＦ）等により、非晶質シリコン層３の表面を洗浄する。この際に、非晶質シリコン層３の下層のシリコン酸化膜２がフッ化水素酸によりサイドエッチングされるため、非晶質シリコン層３がオーバーハング形状となり、シリコン酸化膜２と非晶質シリコン層３との界面において、非晶質シリコン層３が最大２０ｎｍ程度張り出すこととなる。この張り出しの程度によって、エネルギー照射後の半導体層の外縁部形状が異なることになるが、非晶質シリコン層３の張り出し量が５ｎｍ前後のときに、本発明の作用効果を特に充分に奏することができる。
【００２７】
（エネルギー照射工程）
続いて、図１（ｃ）に示すように、レーザ光を波長３０８ｎｍ、光量３５０ｍＪ／ｃｍ２の条件で照射し、非晶質シリコン層３を結晶化して多結晶シリコン層５を形成すると同時に、多結晶シリコン層５の外縁部のオーバーハング形状部分を除去する。すなわち、図１（ｃ）及び図２に示すように、多結晶シリコン層５の外縁部を後退させ、シリコン酸化膜２と多結晶シリコン層５との界面構造を連続的な形状とすることで、被覆に有利な形状とする。このとき、シリコン酸化膜２は、非晶質シリコン層３の下領域及びその近傍が相対的に高い構造となり、多結晶シリコン層５の外縁部は、上端が順テーパ形状となり、下端が逆テーパ形状となる。
【００２８】
続いて、スパッタ法、常圧ＣＶＤ法、低圧ＣＶＤ法、プラズマＣＶＤ法、リモートＣＶＤ法等により、半導体被覆層としてゲート絶縁膜１１を膜厚１００ｎｍで成膜する。ゲート絶縁膜１１の材料としては、二酸化ケイ素（ＳｉＯ２）等の酸化シリコンや、酸化シリコンよりも誘電率の高い窒化シリコン等が挙げられる。
本実施例では、ゲート絶縁膜１１の成膜時に、多結晶シリコン層５の外縁部のオーバーハング形状部分が除去されていることから、多結晶シリコン層５の外縁部近傍（図１中の点線内）において、ゲート絶縁膜１１の膜厚が薄くなることを防止することができ、ゲート絶縁膜１１は、多結晶シリコン層５を充分な厚さで被覆することができる。その結果、電界集中を緩和する作用効果を得ることができ、ゲート絶縁膜１１を流れるリーク電流を低減させて半導体装置の特性を向上させることができる。
【００２９】
そして、ゲート絶縁膜１１を介して多結晶シリコン層５と対向するように、ゲート絶縁膜１１の上層にゲート電極を形成する。更に、ゲート絶縁膜１１及びゲート電極の上層に層間絶縁膜を形成し、層間絶縁膜の上層にソース電極及びドレイン電極を形成する。ソース電極及びドレイン電極は、コンタクトホールを介して多結晶シリコン層５に接続する。
このようにして薄膜トランジスタが完成する。
【００３０】
なお、本実施例においては、薄膜トランジスタの製造方法について説明したが、一般的に、液晶表示装置に用いられる薄膜トランジスタアレイ基板を製造する場合であれば、薄膜トランジスタの形成と並行して、走査信号線、データ信号線、保持容量配線等の形成も行われる。また、モノリシック型液晶表示装置に用いられる薄膜トランジスタアレイ基板を製造する場合であれば、画素部においてスイッチング素子として用いられる薄膜トランジスタのほか、駆動回路（ドライバ）において用いられる薄膜トランジスタも製造される。
【００３１】
また、本実施例の半導体装置の製造方法は、非晶質シリコン膜を結晶化させて作製した多結晶シリコン膜上に、薄膜形成を行う方法に対して広く適用することが可能であり、例えば太陽電池の製造等においても利用することができる。
【００３２】
（実施例２）
図４は、実施例２の半導体装置の製造方法の一部を示す断面模式図である。以下に、本発明の半導体装置の製造方法について、図４を用いて説明する。
【００３３】
まず、図４（ａ）に示すように、ガラス基板１上にＣＶＤ（Ｃｈａｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；化学蒸着）法等により、基板被覆層（ベースコート）となるシリコン酸化膜２を膜厚２００ｎｍで成膜する。シリコン酸化膜２は、ガラス基板１から不純物が拡散することを抑制する機能を有する。ここで、シリコン酸化膜２の寸法及び形状は特に限定されるものではない。
【００３４】
次に、プラズマＣＶＤ法、ＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  ＣＶＤ；低圧化学蒸着）法等により、非晶質シリコン層３を膜厚５０ｎｍで成膜する。次に、図４（ａ）に示すように、レーザ光を波長３０８ｎｍ、光量３５０ｍＪ／ｃｍ２の条件で照射し、図４（ｂ）に示すように、非晶質シリコン層３を結晶化して多結晶シリコン層４を形成する。次に、図４（ｃ）に示すように、多晶質シリコン層４を四フッ化炭素（ＣＦ４）を用いたドライエッチングにより、島状にする。すなわち、多晶質シリコン層４の外縁部の全部がシリコン酸化膜２の外縁部以外のシリコン酸化膜２上に位置する多晶質シリコン層４とした。このとき、多晶質シリコン層４の断面形状は、略台形状であり、その上底が下底よりも短く、下底が基板側となるように形成された。ここで、島状の多晶質シリコン層（半導体層）４の寸法は特に限定されるものではない。
【００３５】
（サイドエッチング処理工程）
続いて、多晶質シリコン層４とその上に成膜するゲート絶縁膜５との界面を清浄にするため、フッ化水素酸（ＨＦ）等により、多晶質シリコン層４の表面を洗浄する。この際に、多晶質シリコン層４の下層のシリコン酸化膜２がフッ化水素酸によりサイドエッチングされるため、多晶質シリコン層４がオーバーハング形状となり、シリコン酸化膜２と非晶質シリコン層３との界面において、多晶質シリコン層４が最大２０ｎｍ程度張り出すこととなる。この張り出しの程度によって、エネルギー照射後の半導体層の外縁部形状が異なることになるが、非晶質シリコン層３の張り出し量が５ｎｍ前後のときに、本発明の作用効果を特に充分に奏することができる。
【００３６】
（エネルギー照射工程）
続いて、図４（ｄ）に示すように、レーザ光を波長３０８ｎｍ、光量３５０ｍＪ／ｃｍ２の条件で照射し、多結晶シリコン層５の外縁部のオーバーハング形状部分を除去する。すなわち、図４（ｄ）及び図２に示すように、多結晶シリコン層５の外縁部を後退させ、シリコン酸化膜２と多結晶シリコン層５との界面構造を連続的な形状とすることで、被覆に有利な形状とする。このとき、シリコン酸化膜２は、非晶質シリコン層３の下領域及びその近傍が相対的に高い構造となり、多結晶シリコン層５の外縁部は、上端が順テーパ形状となり、下端が逆テーパ形状となる。
【００３７】
続いて、実施例１と同様に半導体被覆層としてゲート絶縁膜１１を形成する。本実施例では、ゲート絶縁膜１１の成膜時に、多結晶シリコン層５の外縁部のオーバーハング形状部分が除去されていることから、多結晶シリコン層５の外縁部近傍（図４中の点線内）において、ゲート絶縁膜１１の膜厚が薄くなることを防止することができ、ゲート絶縁膜１１は、多結晶シリコン層５を充分な厚さで被覆することができる。その結果、電界集中を緩和する作用効果を得ることができ、ゲート絶縁膜１１を流れるリーク電流を低減させて半導体装置の特性を向上させることができる。
【００３８】
そして、ゲート絶縁膜１１を介して多結晶シリコン層５と対向するように、ゲート絶縁膜１１の上層にゲート電極を形成する。更に、ゲート絶縁膜１１及びゲート電極の上層に層間絶縁膜を形成し、層間絶縁膜の上層にソース電極及びドレイン電極を形成する。ソース電極及びドレイン電極は、コンタクトホールを介して多結晶シリコン層５に接続する。
このようにして薄膜トランジスタが完成する。
【００３９】
なお、本実施例においては、薄膜トランジスタの製造方法について説明したが、一般的に、液晶表示装置に用いられる薄膜トランジスタアレイ基板を製造する場合であれば、薄膜トランジスタの形成と並行して、走査信号線、データ信号線、保持容量配線等の形成も行われる。また、モノリシック型液晶表示装置に用いられる薄膜トランジスタアレイ基板を製造する場合であれば、画素部においてスイッチング素子として用いられる薄膜トランジスタのほか、駆動回路（ドライバ）において用いられる薄膜トランジスタも製造される。
【００４０】
また、本実施例の半導体装置の製造方法は、非晶質シリコン膜を結晶化させて作製した多結晶シリコン膜上に、薄膜形成を行う方法に対して広く適用することが可能であり、例えば太陽電池の製造等においても利用することができる。
【図面の簡単な説明】
【００４１】
【図１】実施例１の半導体装置の製造方法の一部を示す断面模式図である。
【図２】本発明と従来の半導体装置の製造方法による絶縁膜の被覆状態の違いを示す断面模式図である。
【図３】従来の半導体装置の製造方法を示す断面模式図である。
【図４】実施例２の半導体装置の製造方法の一部を示す断面模式図である。
【符号の説明】
【００４２】
１：ガラス基板
２：シリコン酸化膜
３：非晶質シリコン層
４：多結晶シリコン層（オーバーハング形状の修正前）
５：多結晶シリコン層（オーバーハング形状の修正後）
６：レーザ光
１０：ゲート絶縁膜（従来の半導体装置の場合）
１１：  ゲート絶縁膜（本発明の半導体装置の場合）
【図１】
2006310492.tif 000003
【図２】
2006310492.tif 000004
【図３】
2006310492.tif 000005
【図４】
2006310492.tif 000006