(57)【要約】【課題】錘部を支持する支持部に影響を与えずに各ピエゾ抵抗素子を機械的に完全に素子分離してリーク電流を防止すること。【解決手段】第１の基板１１及び第２の基板１２と、環状の錘部１３と、該錘部１３の略中心に設けられた支柱部１４と、該支柱部１４に一端側１５ａが固定されると共に錘部１３を吊り下げ状態で支持する支持部１５と、支持部１５の他端１５ｂ側を固定する固定部１７と、支柱部１４に電圧を印加可能な入力電極１８と、支持部１５に設けられたピエゾ抵抗素子１９と、該ピエゾ抵抗素子１９の抵抗変化を取り出す出力電極２０とを備え、支持部１５と錘部１３との間、並びに、支柱部１４及び固定部１７には、支持部１５を電気的に独立させる絶縁層３１が設けられ、第１の基板１１及び第２の基板１２が、入力電極１８と出力電極２０との間、及び、支柱部１４と固定部１７との間とを電気的に絶縁状態とされている加速度センサ１０を提供する。【選択図】  図２
2006214963.tif 000002
【特許請求の範囲】
【請求項１】
所定間隔を空けた状態で互いに平行配置された第１の基板及び第２の基板と、
前記第１の基板及び前記第２の基板に対して所定間隔を空けた状態で両基板の間に挟まれた半導体材料からなる環状の錘部と、
該錘部の略中心に設けられ、前記第１の基板と前記第２の基板との間に挟まれた半導体材料からなる柱状の支柱部と、
該支柱部を間に挟んだ状態で一端側が固定されると共に、前記第１の基板及び前記第２の基板の表面に対して平行方向に向けて他端側が延び、一端側と他端側との間で前記錘部を吊り下げた状態で支持する半導体材料からなる一対の支持部と、
前記第１の基板と前記第２の基板との間に挟まれ、前記一対の支持部の他端側を固定する半導体材料からなる固定部と、
前記第１の基板に前記支柱部と電気的接続された状態で設けられ、該支柱部に所定の電圧を印加可能な入力電極と、  
前記一対の支持部の表面にそれぞれに設けられ、支持部に作用する応力に応じて電気抵抗が変化するピエゾ抵抗素子と、
前記第１の基板に前記固定部と電気的接続された状態で設けられ、該固定部を介して前記ピエゾ抵抗素子の抵抗変化をそれぞれ取り出す出力電極とを備え、
前記支持部と前記錘部との間、並びに、前記支柱部及び前記固定部には、支持部を電気的に独立させる絶縁層が設けられ、
前記第１の基板及び前記第２の基板は、前記入力電極と前記出力電極との間、及び、前記支柱部と前記固定部との間が電気的に絶縁された状態とされていることを特徴とする加速度センサ。
【請求項２】
請求項１記載の加速度センサにおいて、
前記一対の支持部が、前記支柱部を中心として所定角度毎に複数設けられ、
前記ピエゾ抵抗素子及び前記出力電極が、前記一対の支持部の数に応じて設けられていることを特徴とする加速度センサ。  
【請求項３】
請求項１又は２記載の加速度センサにおいて、
前記固定部は、前記第１の基板と前記第２の基板との間に挟まれて、前記一対の支持部の他端側をそれぞれ独立に固定する柱状の外側支柱部と、第１の基板と第２の基板との間に挟まれて、外側支柱部を周囲から囲む外枠部とを備えていることを特徴とする加速度センサ。
【請求項４】
請求項３記載の加速度センサにおいて、
前記錘部が、前記外枠部近傍まで形成されていることを特徴とする加速度センサ。
【請求項５】
請求項１から４のいずれか１項に記載の加速度センサにおいて、  
前記支柱部及び前記固定部には、前記入力電極及び前記出力電極と接触する範囲に不純物層が形成されていることを特徴とする加速度センサ。
【請求項６】
請求項５記載の加速度センサにおいて、  
前記不純物層と前記ピエゾ抵抗素子とを電気的に接続する金属膜を備えていることを特徴とする加速度センサ。
【請求項７】
請求項１から６のいずれか１項に記載の加速度センサにおいて、  
前記ピエゾ抵抗素子が、前記支持部の横幅より小さい幅で支持部の全長に亘って設けられていることを特徴とする加速度センサ。
【請求項８】
請求項１から６のいずれか１項に記載の加速度センサにおいて、  
前記ピエゾ抵抗素子は、前記支持部と前記錘部とが交差する領域を境に二分されており、これらが支持部と錘部とが交差する範囲で支持部の表面に設けられた金属膜を介して電気的に接続されていることを特徴とする加速度センサ。
【請求項９】
請求項１から８のいずれか１項に記載の加速度センサにおいて、
前記第１の基板及び前記第２の基板が、ガラス基板であることを特徴とする加速度センサ。
【請求項１０】
請求項１から９のいずれか１項に記載の加速度センサを有することを特徴とする電子機器。
【請求項１１】
シリコン酸化膜を第１のシリコン層及び第２のシリコン層で挟んで形成されたＳＯＩ基板と、該ＳＯＩ基板を第１の基板と第２の基板とで両面から挟んだ状態で該ＳＯＩ基板に接合された加速度センサを製造する方法であって、
前記第１のシリコン層に凹部を形成して、柱状の支柱部の上部、該支柱部を間に挟んだ状態で一端側が固定されると共に、前記第１の基板及び前記第２の基板の表面に対して平行方向に向けて他端側が延びた一対の支持部の上部、該一対の支持部の他端側を固定する固定部の上部をそれぞれ形成する凹部形成工程と、
該凹部形成工程後、前記第１のシリコン層の表面に不純物を注入し、前記支持部の表面に、該支持部に作用する応力に応じて電気抵抗が変化するピエゾ抵抗素子を形成する不純物注入工程と、
該不純物注入工程後、前記第１の基板の所定位置に貫通孔を形成すると共に、該貫通孔がそれぞれ前記支柱部及び前記固定部の上面に位置するように第１の基板と第１のシリコン層とを接合する第１の接合工程と、
該第１の接合工程後、前記第２のシリコン層を加工して、前記支柱部、前記固定部、前記一対の支持部、該一対の支持部の一端側と他端側との間で該一対の支持部に吊り下げられた状態で支持されると共に、前記第１の基板及び前記第２の基板に対して所定間隔が空いた状態で環状に形成された錘部とをそれぞれ形成する加工工程と、
該加工工程後、前記一対の支持部の裏面側に露出している前記シリコン酸化膜を除去する除去工程と、
該除去工程後、前記第２のシリコン層に前記第２の基板を接合する第２の接合工程と、
該第２の接合工程後、前記貫通孔にそれぞれ導体薄膜を成膜又は導体材料を注入して、前記支柱部に電気的接続されて該支柱部に所定の電圧を印加可能な入力電極と、前記固定部に電気的接続されて前記ピエゾ抵抗素子の抵抗変化をそれぞれ取り出す出力電極とを形成する電極形成工程とを備え、
前記第１の基板及び前記第２の基板が、前記入力電極と前記出力電極との間、及び、前記支柱部と前記固定部との間が電気的に絶縁された状態とされていることを特徴とする加速度センサの製造方法。
【請求項１２】
シリコン酸化膜を第１のシリコン層及び第２のシリコン層で挟んで形成されたＳＯＩ基板と、該ＳＯＩ基板を第１の基板と第２の基板とで両面から挟んだ状態で該ＳＯＩ基板に接合された加速度センサを製造する方法であって、
前記第２のシリコン層を加工して、柱状の支柱部の下部、該支柱部を間に挟んだ状態で一端側が固定されると共に、前記第１の基板及び前記第２の基板の表面に対して平行方向に向けて他端側が延びた一対の支持部の下部、該一対の支持部の他端側を固定する固定部の下部、一対の支持部の一端側と他端側との間で該一対の支持部に吊り下げられた状態で支持されると共に、前記第１の基板及び前記第２の基板に対して所定間隔が空いた状態で環状に形成された錘部とをそれぞれ形成する加工工程と、
該加工工程後、前記一対の支持部の裏面側に露出している前記シリコン酸化膜を除去する除去工程と、
該除去工程後、前記第２のシリコン層に前記第２の基板を接合する第１の接合工程と、
該第１の接合工程後、前記第１のシリコン層に凹部を形成して、前記支柱部、前記一対の支持部、前記固定部をそれぞれ形成する凹部形成工程と、
該凹部形成工程後、前記第１のシリコン層の表面に不純物を注入し、前記一対の支持部の表面に、該支持部に作用する応力に応じて電気抵抗が変化するピエゾ抵抗素子を形成する不純物注入工程と、
該不純物注入工程後、前記第１の基板の所定位置に貫通孔を形成すると共に、該貫通孔がそれぞれ前記支柱部及び前記固定部の上面に位置するように第１の基板と第１のシリコン層とを接合する第２の接合工程と、
該第２の接合工程後、前記貫通孔にそれぞれ導体薄膜を成膜又は導体材料を注入して、前記支柱部に電気的接続されて該支柱部に所定の電圧を印加可能な入力電極と、前記固定部に電気的接続されて前記ピエゾ抵抗素子の抵抗変化をそれぞれ取り出す出力電極とを形成する電極形成工程とを備え、
前記第１の基板及び前記第２の基板が、前記入力電極と前記出力電極との間、及び、前記支柱部と前記固定部との間が電気的に絶縁された状態とされていることを特徴とする加速度センサの製造方法。
【請求項１３】
請求項１１又は１２記載の加速度センサの製造方法において、
前記凹部形成工程及び前記加工工程を行う際に、前記一対の支持部を前記支柱部を中心として所定角度毎に複数形成し、
前記不純物注入工程と、前記第１の接合工程又は前記第２の接合工程と、前記電極形成工程とを行う際に、前記ピエゾ抵抗素子及び前記出力電極を前記一対の支持部の数に応じて形成することを特徴とする加速度センサの製造方法。
【請求項１４】
請求項１１から１３のいずれか１項に記載の加速度センサの製造方法において、
前記凹部形成工程及び前記加工工程を行う際に、前記一対の支持部の他端側をそれぞれ独立的に固定する柱状の外側支柱部と、該外側支柱部を周囲から囲む外枠部とを形成して前記固定部を作製することを特徴とする加速度センサの製造方法。
【請求項１５】
請求項１４記載の加速度センサの製造方法において、
前記加工工程の際に、前記錘部を前記外枠部近傍まで形成することを特徴とする加速度センサの製造方法。
【請求項１６】
請求項１１から１５のいずれか１項に記載の加速度センサの製造方法において、
前記不純物注入工程の際、前記支柱部の上面及び前記固定部の上面に不純物層を形成することを特徴とする加速度センサの製造方法。
【請求項１７】
請求項１１から１６のいずれか１項に記載の加速度センサの製造方法において、
前記不純物注入工程の際に、前記不純物層と前記ピエゾ抵抗素子とを金属膜により電気的に接続させることを特徴とする加速度センサの製造方法。
【請求項１８】
請求項１１から１７のいずれか１項に記載の加速度センサの製造方法において、
前記不純物注入工程の際に、前記ピエゾ抵抗素子を前記支持部の横幅より小さい幅で支持部の全長に亘って形成することを特徴とする加速度センサの製造方法。
【請求項１９】
請求項１１から１７のいずれか１項に記載の加速度センサの製造方法において、
前記不純物注入工程の際に、前記ピエゾ抵抗素子を前記支持部と前記錘部とが交差する領域を境に二分するように形成すると共に、支持部と錘部とが交差する範囲で支持部の上面に金属膜を形成し、該金属膜により二分したピエゾ抵抗素子を電気的に接続することを特徴とする加速度センサの製造方法。
【請求項２０】
請求項１１から１９のいずれか１項に記載の加速度センサの製造方法において、
前記第１の基板及び前記第２の基板が、ガラス基板であることを特徴とする加速度センサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、加速度に応じて変位する錘部の変位をピエゾ抵抗体素子により検出し、該検出結果から加速度を測定する加速度センサ及び該加速度センサを有する電子機器並びに加速度センサの製造方法に関するものである。
【背景技術】
【０００２】
従来より、半導体ＭＥＭＳ（半導体プロセス技術を用いて１つの基板上に電子と機械機構とを融合させた微小デバイス；Micro Electro Mechanical System）の１つとして、錘部を可撓性を有する支持部で支持（吊り）し、該錘部に何らかの力学量が外部から加えられたときに、錘部の変位を検出して該検出結果から力学量（例えば、加速度や角速度等）を測定する力学量センサが知られている。
この錘部の振動方向や大きさ等の各種変位を測定する方法としては、様々な方法が知られているが、例えば、錘部を支持する支持部に設けられたピエゾ抵抗素子の抵抗変化（錘部に作用する力学量に応じて変化する）を検出することで、力学量を測定するピエゾ抵抗検出型の力学量センサが知られている。
【０００３】
ピエゾ抵抗素子を利用した上記力学量センサの１つとして、例えば、図３６に示すように、錘部５１を支持している複数の支持部５２それぞれに、ピエゾ抵抗素子５３が設けられている力学量センサ５０が知られている（例えば、特許文献１参照）。
しかしながら、この力学量センサ５０は、単にピエゾ抵抗素子５３が各支持部５２に設けられているだけであるので、互いのピエゾ抵抗素子５３が素子分離されていない状態となっている。よって、各ピエゾ抵抗素子５３の間でリーク電流（漏れ電流）によるクロストークが発生してしまい、他のピエゾ抵抗素子５３に悪影響を与えるものであった。例えば、錘部５１の変位を検出していないピエゾ抵抗素子５３が、リーク電流の影響により変位を検出したと誤作動する恐れがあった。そのため、正確な錘部５１の変位を測定することができず、力学量（例えば、加速度）を正確に測定することが困難なものであった。
【０００４】
そこで、上述したリーク電流を極力なくすため、ｎ型シリコン基板に、ｐ型の不純物を高濃度に注入することでピエゾ抵抗素子を形成した力学量センサが知られている（例えば、特許文献２及び３参照）。
この力学量センサにおいては、ピエゾ抵抗素子とシリコン基板とをｐｎ接合した状態となるので、ダイオードのようになり、ピエゾ抵抗素子からシリコン基板への漏れ電流を防止するものである。これにより、互いのピエゾ抵抗素子を素子分離している。
なお、ピエゾ抵抗素子の周囲を囲むように、シリコン基板にｐ型の不純物層をさらに形成することで、より確実にリーク電流を防止して素子分離を図る方法も知られている。
【０００５】
また、リーク電流を極力なくした力学量センサの１つとして、各ピエゾ抵抗素子の間を機械的に絶縁状態にすることで、素子分離を図った力学量センサが知られている（例えば、特許文献４及び５参照）。
即ち、図３７及び図３８に示すように、この力学量センサ６０は、錘部６１を支持する複数の支持部６２それぞれの上面に、絶縁体薄膜６３を形成すると共に、該絶縁体薄膜６３上にさらに半導体薄膜を成膜してピエゾ抵抗素子６４を形成している。この絶縁体薄膜６３により、各ピエゾ抵抗素子６４は、それぞれ完全に電気的に絶縁された状態となり、リーク電流による影響をなくすることができる。
【特許文献１】特開２００４−２２６０８５号公報
【特許文献２】特開平８−１６２６４５号公報
【特許文献３】特開平９−２０３７４７号公報
【特許文献４】特開平６−２９６０３２号公報
【特許文献５】特開２００３−９８０２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の素子分離（リーク電流の防止）方法では、以下の課題が残されている。
即ち、上記特許文献２及び３記載の方法では、力学量センサが高温（例えば、１００℃以上）状態にさらされた場合や、光や電磁波が入射した場合等には、シリコン基板上に電荷が励起されて漏れ電流が生じてしまい、素子分離が不完全になるという不都合が生じていた。  
また、常にｎ型基板を選ぶ必要があり、設計段階で制限を受けてしまうものであった。また、ピエゾ抵抗素子の形成にはｐ型不純物の注入を行う必要があり、また、電極取り出し部の形成にはｎ型不純物の注入を行う必要がある。そのため、不純物注入工程が２段階必要になってしまい、製造工程の煩雑さを招いていた。
【０００７】
また、特許文献４及び５記載等に記載された力学量センサ６０では、各ピエゾ抵抗素子６４を素子分離させることができるが、可撓性を有する支持部６２上に絶縁体薄膜６３を一面に成膜するので、絶縁体薄膜６３の内部応力により支持部６２が変形する不都合があった。
例えば、図３９に示すように、支持部６２が自身の長手方向に変形した場合には、該支持部６２に支持されている錘部６１が力学量センサの外壁６５に接触してしまい、所定の振動特性が変化したり、振動が妨げられる等の不具合が生じる可能性があった。
また、図４０に示すように、支持部６２が自身の短手方向に変形した場合には、やはり同様に支持部６２のバネ定数が変化して所定の振動特性が変化したり、振動が妨げられる恐れがあった。このように、支持部６２の変形により力学量を正確に測定することができない恐れがあった。
また、絶縁体薄膜６３及びピエゾ抵抗素子６４をそれぞれ別個に成膜及びパターニングする必要があるので、工程が煩雑化する不都合があった。更に、各ピエゾ抵抗素子６４の抵抗変化を測定するため、図３７に示すように、各ピエゾ抵抗素子６４にそれぞれ少なくとも２つ以上の電極（入力用、出力用）６５を設けなければならず、小型化を図ることが困難なものであった。
【０００８】
本発明は、このような事情に考慮してなされたもので、その目的は、錘部を支持する支持部に影響を与えずに、各ピエゾ抵抗素子を機械的に完全に素子分離してリーク電流を防止することができる加速度センサ及び該加速度センサを有する電子機器並びに加速度センサの製造方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明は、前記課題を解決するために以下の手段を提供する。
本発明の加速度センサは、所定間隔を空けた状態で互いに平行配置された第１の基板及び第２の基板と、前記第１の基板及び前記第２の基板に対して所定間隔を空けた状態で両基板の間に挟まれた半導体材料からなる環状の錘部と、該錘部の略中心に設けられ、前記第１の基板と前記第２の基板との間に挟まれた半導体材料からなる柱状の支柱部と、該支柱部を間に挟んだ状態で一端側が固定されると共に、前記第１の基板及び前記第２の基板の表面に対して平行方向に向けて他端側が延び、一端側と他端側との間で前記錘部を吊り下げた状態で支持する半導体材料からなる一対の支持部と、前記第１の基板と前記第２の基板との間に挟まれ、前記一対の支持部の他端側を固定する半導体材料からなる固定部と、前記第１の基板に前記支柱部と電気的接続された状態で設けられ、該支柱部に所定の電圧を印加可能な入力電極と、前記一対の支持部の表面にそれぞれに設けられ、支持部に作用する応力に応じて電気抵抗が変化するピエゾ抵抗素子と、前記第１の基板に前記固定部と電気的接続された状態で設けられ、該固定部を介して前記ピエゾ抵抗素子の抵抗変化をそれぞれ取り出す出力電極とを備え、前記支持部と前記錘部との間、並びに、前記支柱部及び前記固定部には、支持部を電気的に独立させる絶縁層が設けられ、前記第１の基板及び前記第２の基板が、前記入力電極と前記出力電極との間、及び、前記支柱部と前記固定部との間が電気的に絶縁された状態とされていることを特徴とするものである。
【００１０】
この発明に係る加速度センサにおいては、まず、入力電極を介して支柱部に所定の電圧を印加する。この電圧印加によって、支柱部に供給された電流は、ピエゾ抵抗素子が形成された一対の支持部及び固定部を介して各出力電極に達する。この電流を出力電極を介して検出することで、各ピエゾ抵抗素子の抵抗値をモニタすることができる。即ち、入力電極は、共通のインプット電極（コモン電極）となっている。なお、支柱部、一対の支持部、固定部は、それぞれ半導体材料（例えば、シリコン）から形成されているので、
入力電極から出力電極に確実に電流が流れる。
【００１１】
ここで、錘部は、第１の基板及び第２の基板から所定の間隔を空けた状態で、一対の支持部によって吊り下げられて支持されているので、加速度が作用したときに、第１の基板及び第２の基板に接触することなく、該加速度の大きさ及び方向に応じて変位する。そして、一対の支持部は、錘部の変位に伴って、撓んだり、捩れたり（一対の支持部の軸回りの捩れ）して変形する。この際、一対の支持部の変形に伴って、ピエゾ抵抗素子も同様に変形する。そして、ピエゾ抵抗素子が変形すると、各出力電極でモニタしていた抵抗値が変化するので、錘部に作用した加速度を測定することができる。
【００１２】
特に、支持部と錘部との間には、絶縁層が形成されているので、各ピエゾ抵抗素子に流れる電流が錘部を介して他のピエゾ抵抗素子に流れることはない。また、支柱部及び固定部にも同様に絶縁層が形成されていると共に、入力電極と出力電極との間、支柱部と固定部との間において第１の基板及び第２の基板が電気的に絶縁された状態になっているので、各ピエゾ抵抗素子に流れる電流が支柱部及び固定部から第１の基板及び第２の基板を通って他のピエゾ抵抗素子に流れることはない。
即ち、各ピエゾ抵抗素子は、それぞれ入力電極及び出力電極以外の場所で電気的に絶縁された状態になっている。従って、各ピエゾ抵抗素子を機械的に完全に素子分離でき、他のピエゾ抵抗素子へのリーク電流（漏れ電流）を防止することができる。よって、加速度を高精度に測定することができる。
【００１３】
また、一対の支持部は、一端側と他端側との間で単に錘部を吊り下げ状態で支持しているだけであり、一対の支持部の上面及び下面の全体に従来のような絶縁膜を形成する必要がない。よって、従来のように支持部が絶縁膜の内部応力によって撓む等の変形が生じない。従って、一対の支持部を設計値通りで振動特性を確保でき、加速度を高精度に測定することができる。
また、錘部は、支柱部を略中心として環状に形成されているので、加速度が作用したときに、モーメントを稼ぎ、入力に対する変位を大きくすることができる。よって、感度を向上することができる。
更に、錘部の略中心に配された支柱部に接触した入力電極を、共通電極として使用することができるので、従来に比べて電極の数を少なくすることができる。よって、小型化を図ることができる。
【００１４】
また、本発明に係る加速度センサの製造方法は、シリコン酸化膜を第１のシリコン層及び第２のシリコン層で挟んで形成されたＳＯＩ基板と、該ＳＯＩ基板を第１の基板と第２の基板とで両面から挟んだ状態で該ＳＯＩ基板に接合された加速度センサを製造する方法であって、前記第１のシリコン層に凹部を形成して、柱状の支柱部の上部、該支柱部を間に挟んだ状態で一端側が固定されると共に、前記第１の基板及び前記第２の基板の表面に対して平行方向に向けて他端側が延びた一対の支持部の上部、該一対の支持部の他端側を固定する固定部の上部をそれぞれ形成する凹部形成工程と、該凹部形成工程後、前記第１のシリコン層の表面に不純物を注入し、前記支持部の表面に、該支持部に作用する応力に応じて電気抵抗が変化するピエゾ抵抗素子を形成する不純物注入工程と、該不純物注入工程後、前記第１の基板の所定位置に貫通孔を形成すると共に、該貫通孔がそれぞれ前記支柱部及び前記固定部の上面に位置するように第１の基板と第１のシリコン層とを接合する第１の接合工程と、該第１の接合工程後、前記第２のシリコン層を加工して、前記支柱部、前記一対の支持部、該一対の支持部の一端側と他端側との間で該一対の支持部に吊り下げられた状態で支持されると共に、前記第１の基板及び前記第２の基板に対して所定間隔が空いた状態で環状に形成された錘部とを形成する加工工程と、該加工工程後、前記一対の支持部の裏面側に露出している前記シリコン酸化膜を除去する除去工程と、該除去工程後、前記第２のシリコン層に前記第２の基板を接合する第２の接合工程と、該第２の接合工程後、前記貫通孔にそれぞれ導体薄膜を成膜又は導体材料を注入して、前記支柱部に電気的接続されて該支柱部に所定の電圧を印加可能な入力電極と、前記固定部に電気的接続されて前記ピエゾ抵抗素子の抵抗変化をそれぞれ取り出す出力電極とを形成する電極形成工程とを備え、前記第１の基板及び前記第２の基板が、前記入力電極と前記出力電極との間、及び、前記支柱部と前記固定部との間が電気的に絶縁された状態とされていることを特徴とするものである。
【００１５】
この発明に係る加速度センサの製造方法においては、まず、凹部形成工程により、ＳＯＩ基板の第１のシリコン層に凹部をエッチング加工して、支柱部の上部、一対の支持部の上部及び固定部の上部をそれぞれ形成する。次いで、不純物注入工程により、第１のシリコン層の表面に不純物を、例えば、イオンインプランテーション法や不純物拡散法により注入して、高濃度不純物層であるピエゾ抵抗素子を形成する。次いで、第１の基板の所定位置にエッチングやサンドブラスト等により貫通孔を形成すると共に、該貫通孔が支柱部及び固定部の上面に位置するように第１の基板と第１のシリコン層とを接合する第１の接合工程を行う。
【００１６】
次に、第２のシリコン層をエッチング加工等により加工して、支柱部、固定部、一対の支持部及び錘部を形成する加工工程を行う。この加工工程により、柱状の支柱部と、該支柱部を略中心として環状に形成された錘部と、支柱部に一端側が固定されると共に、第１の基板及び第２の基板の表面に対して平行方向に他端側が延び、一端側と他端側との間で錘部を吊り下げた状態で支持する一対の支持部と、該一対の支持部の他端側を固定する固定部とをそれぞれ形成することができる。
この際、第２のシリコン層と第１のシリコン層との間には、絶縁層であるシリコン酸化膜が挟まれているので、支柱部及び固定部は、絶縁層であるシリコン酸化膜を内部に有した状態となる。また、同様に、一対の支持部と錘部との間には、絶縁層であるシリコン酸化膜が挟まれた状態となっている。
【００１７】
次いで、除去工程を行って、一対の支持部の裏面側に露出しているシリコン酸化膜を除去する。これにより、一対の支持部は、錘部を支持している領域を除く範囲において第１のシリコン層からのみで形成されることになる。
次いで、第２の接合工程により、第２のシリコン層に第２の基板を接合する。これにより、環状に形成された錘部が、第１の基板及び第２の基板から所定間隔を空けた状態で一対の支持部に支持された状態となる。
次いで、第１の基板に形成された貫通孔のそれぞれに導体薄膜を成膜又は導体材料を注入、支柱部に所定の電圧を印加可能な入力電極と、固定部を介して各ピエゾ抵抗素子の抵抗変化をそれぞれ取り出す出力電極とを形成する電極形成工程を行う。
上述した各工程を順次行うことで、第１の基板、第２の基板及びＳＯＩ基板を利用して加速度センサを製造することができる。
なお、第１の基板及び第２の基板は、入力電極と出力電極との間、及び、支柱部と固定部との間が電気的に絶縁された状態となっている。
【００１８】
このように製造された加速度センサは、まず、入力電極を介して支柱部に所定の電圧を印加することで、該支柱部、ピエゾ抵抗素子が形成された一対の支持部及び固定部を介して各出力電極に電流を流すことができる。そして、この電流を検出することで、各ピエゾ抵抗素子の抵抗値をモニタすることができる。即ち、入力電極は、共通のインプット電極（コモン電極）となっている。なお、支柱部、一対の支持部、固定部は、それぞれ半導体材料である第１のシリコン層から形成されているので、入力電極から出力電極に確実に電流が流れる。
【００１９】
ここで、錘部は、加速度が作用したときに、第１の基板及び第２の基板に接触することなく、該加速度の大きさ及び方向に応じて変位する。そして、一対の支持部は、錘部の変位に伴って、撓んだり、捩れたり（一対の支持部の軸回りの捩れ）して変形し、この変形に伴って、ピエゾ抵抗素子も同様に変形する。このピエゾ抵抗素子が変形すると、各出力電極でモニタしていた抵抗値が変化するので、錘部に作用した加速度を測定することができる。
【００２０】
特に、支持部と錘部との間には、絶縁層であるシリコン酸化膜が形成されているので、各ピエゾ抵抗素子に流れる電流が錘部を介して他のピエゾ抵抗素子に流れることはない。
また、支柱部及び固定部にも同様に絶縁層であるシリコン酸化膜が形成されていると共に、入力電極と出力電極との間、支柱部と固定部との間において第１の基板及び第２の基板が電気的に絶縁された状態になっているので、各ピエゾ抵抗素子に流れる電流が支柱部及び固定部から第１の基板及び第２の基板を通って他のピエゾ抵抗素子に流れることはない。
即ち、各ピエゾ抵抗素子は、それぞれ入力電極及び出力電極以外の場所で電気的に絶縁された状態になっている。従って、各ピエゾ抵抗素子を機械的に完全に素子分離でき、他のピエゾ抵抗素子へのリーク電流（漏れ電流）を防止することができる。よって、加速度を高精度に測定することができる。
【００２１】
また、一対の支持部は、一端側と他端側との間で単に錘部を吊り下げ状態で支持しているだけであり、一対の支持部の上面及び下面の全体に従来のような絶縁膜を形成する必要がない。よって、従来のように支持部が絶縁膜の内部応力によって撓む等の変形が生じない。従って、一対の支持部を設計値通りで振動特性を確保でき、加速度を高精度に測定することができる。
また、錘部は、支柱部を略中心として環状に形成されているので、加速度が作用したときに、モーメントを稼ぎ、入力に対する変位を大きくすることができる。よって、感度の向上化を図ることができる。
更に、錘部の略中心に配された支柱部に接触した入力電極を、共通電極として使用することができるので、従来に比べて電極の数を少なくすることができる。よって、小型化を図ることができる。
【００２２】
また、本発明の加速度センサの製造方法は、シリコン酸化膜を第１のシリコン層及び第２のシリコン層で挟んで形成されたＳＯＩ基板と、該ＳＯＩ基板を第１の基板と第２の基板とで両面から挟んだ状態で該ＳＯＩ基板に接合された加速度センサを製造する方法であって、前記第２のシリコン層を加工して、柱状の支柱部の下部、該支柱部を間に挟んだ状態で一端側が固定されると共に、前記第１の基板及び前記第２の基板の表面に対して平行方向に向けて他端側が延びた一対の支持部の下部、該一対の支持部の他端側を固定する固定部の下部、一対の支持部の一端側と他端側との間で該一対の支持部に吊り下げられた状態で支持されると共に、前記第１の基板及び前記第２の基板に対して所定間隔が空いた状態で環状に形成された錘部とをそれぞれ形成する加工工程と、該加工工程後、前記一対の支持部の裏面側に露出している前記シリコン酸化膜を除去する除去工程と、該除去工程後、前記第２のシリコン層に前記第２の基板を接合する第１の接合工程と、該第１の接合工程後、前記第１のシリコン層に凹部を形成して、前記支柱部、前記一対の支持部、前記固定部をそれぞれ形成する凹部形成工程と、該凹部形成工程後、前記第１のシリコン層の表面全体に不純物を注入し、前記支柱部の上面及び前記固定部の上面に不純物層を形成すると共に、前記一対の支持部の表面に、該支持部に作用する応力に応じて電気抵抗が変化するピエゾ抵抗素子を形成する不純物注入工程と、該不純物注入工程後、前記第１の基板の所定位置に貫通孔を形成すると共に、該貫通孔がそれぞれ前記支柱部及び前記固定部の上面に位置するように第１の基板と第１のシリコン層とを接合する第２の接合工程と、該第２の接合工程後、前記貫通孔にそれぞれ導体薄膜を成膜又は導体材料を注入して、前記支柱部に電気的接続された状態で設けられ、該支柱部に所定の電圧を印加可能な入力電極と、前記固定部に電気的接続された状態で設けられ、前記ピエゾ抵抗素子の抵抗変化をそれぞれ取り出す外部電極とを形成する電極形成工程とを備え、前記第１の基板及び前記第２の基板が、前記入力電極と前記出力電極との間、及び、前記支柱部と前記固定部との間が電気的に絶縁された状態とされていることを特徴とするものである。
【００２３】
この発明に係る加速度センサの製造方法においては、まず、加工工程により、ＳＯＩ基板の第２のシリコン層をエッチング加工して、支柱部の下部、一対の支持部の下部、固定部の下部、支柱部を間に挟んだ状態で該支柱部に一端側が固定されると共に、第１の基板及び第２の基板の表面に対して平行方向に他端側が延び、一端側と他端側との間で錘部を吊り下げた状態で支持される環状の錘部をそれぞれ形成する。  
この際、第２のシリコン層と第１のシリコン層との間には、絶縁層であるシリコン酸化膜が挟まれているので、支柱部及び固定部は、絶縁層であるシリコン酸化膜を内部に有した状態となる。また、同様に、一対の支持部と錘部との間には、絶縁層であるシリコン酸化膜が挟まれた状態となっている。
【００２４】
次いで、除去工程を行って、一対の支持部の裏面側に露出しているシリコン酸化膜を除去する。これにより、一対の支持部は、錘部を支持している領域を除く範囲において第１のシリコン層からのみで形成されることになる。
次いで、第１の接合工程により、第２のシリコン層に第２の基板を接合する。これにより、環状に形成された錘部が、第２の基板から所定間隔を空けた状態で一対の支持部に支持された状態となる。
【００２５】
次いで、凹部形成工程により第１のシリコン層に凹部をエッチング加工することで、支柱部、一対の支持部及び固定部をそれぞれ形成することができる。
次いで、不純物注入工程により、第１のシリコン層の表面に不純物を、例えば、イオンインプランテーション法や不純物拡散法により注入して、高濃度不純物層であるピエゾ抵抗素子を形成する。
次いで、第１の基板の所定位置にエッチングやサンドブラスト等により貫通孔を形成すると共に、該貫通孔が支柱部及び固定部の上面に位置するように第１の基板と第１のシリコン層とを接合する第２の接合工程を行う。これにより、環状に形成された錘部が、第１の基板及び第２の基板から所定間隔を空けた状態で一対の支持部に支持された状態となる。
【００２６】
次いで、第１の基板に形成された貫通孔のそれぞれに導体薄膜を成膜又は導体材料を注入して、支柱部に所定の電圧を印加可能な入力電極と、固定部を介して各ピエゾ抵抗素子の抵抗変化をそれぞれ取り出す出力電極とを形成する電極形成工程を行う。
上述した各工程を順次行うことで、第１の基板、第２の基板及びＳＯＩ基板を利用して加速度センサを製造することができる。
なお、第１の基板及び第２の基板は、入力電極と出力電極との間、及び、支柱部と固定部との間が電気的に絶縁された状態となっている。
【００２７】
このように製造された加速度センサは、上述した本発明の加速度センサと同様の作用効果を奏することができる。
【００２８】
また、本発明の加速度センサは、上記本発明の加速度センサにおいて、前記一対の支持部が、前記支柱部を中心として所定角度毎に複数設けられ、前記ピエゾ抵抗素子及び前記出力電極が、前記一対の支持部の数に応じて設けられていることを特徴とするものである。
【００２９】
また、本発明の加速度センサの製造方法は、上記本発明の加速度センサの製造方法において、前記凹部形成工程及び前記加工工程を行う際に、前記一対の支持部を前記支柱部を中心として所定角度毎に複数形成し、前記不純物注入工程と、前記第１の接合工程又は前記第２の接合工程と、前記電極形成工程とを行う際に、前記ピエゾ抵抗素子及び前記出力電極を前記一対の支持部の数に応じて形成することを特徴とするものである。
【００３０】
この発明に係る加速度センサ及び加速度センサの製造方法においては、前記一対の支持部が支柱部を中心として、例えば、９０度回転した位置に設けられている。即ち、一対の支持部が第１の基板及び第２の基板の表面に平行であり、互いに直交するＸＹ方向に向くように設けられている。また、各支持部にはそれぞれピエゾ抵抗素子及び出力電極が設けられている。よって、ＸＹの２軸回りの加速度を高精度に測定することができる。
【００３１】
また、本発明の加速度センサは、上記本発明の加速度センサにおいて、前記固定部が、前記第１の基板と前記第２の基板との間に挟まれて、前記一対の支持部の他端側をそれぞれ独立に固定する柱状の外側支柱部と、第１の基板と第２の基板との間に挟まれて、外側支柱部を周囲から囲む外枠部とを備えていることを特徴とするものである。
【００３２】
また、本発明の加速度センサの製造方法は、上記本発明のいずれかに記載の加速度センサの製造方法において、前記凹部形成工程及び前記加工工程を行う際に、前記一対の支持部の他端側をそれぞれ独立的に固定する柱状の外側支柱部と、該外側支柱部を周囲から囲む外枠部とを形成して前記固定部を作製することを特徴とするものである。
【００３３】
この発明に係る加速度センサ及び加速度センサの製造方法においては、一対の支持部の他端側がそれぞれ独立して設けられた柱状の外側支柱部に固定されているので、より確実に各ピエゾ抵抗素子を素子分離することができ、他のピエゾ抵抗素子へのリーク電流の発生を確実に防止することができる。よって、さらに高精度に加速度を測定することができる。また、外側支柱部の周囲は外枠部により囲まれているので、内部を密閉状態にできると共に、全体的により強固なものとなる。
【００３４】
また、本発明の加速度センサは、上記本発明の加速度センサにおいて、前記錘部が、前記外枠部近傍まで形成されていることを特徴とするものである。
【００３５】
また、本発明の加速度センサの製造方法は、上記本発明の加速度センサの製造方法において、前記加工工程の際に、前記錘部を前記外枠部近傍まで形成することを特徴とするものである。
【００３６】
この発明に係る加速度センサ及び加速度センサの製造方法においては、錘部が、外枠部近傍まで形成されているので、錘部の重量を極力増大させることができる。これにより、モーメントを大きくすることができ、より感度を向上することができる。
【００３７】
また、本発明の加速度センサは、上記本発明のいずれかに記載の加速度センサにおいて、前記支柱部及び前記固定部には、前記入力電極及び前記出力電極と接触する範囲に不純物層が形成されていることを特徴とするものである。
【００３８】
また、本発明の加速度センサの製造方法は、上記本発明のいずれかに記載の加速度センサの製造方法において、前記不純物注入工程の際、前記支柱部の上面及び前記固定部の上面に不純物層を形成することを特徴とするものである。
【００３９】
この発明に係る加速度センサ及び加速度センサの製造方法においては、支柱部及び固定部の上面に不純物層が形成されているので、耐電圧をあげることができる。よって、入力電極から確実に所定の電圧を印加し易く、また、ピエゾ抵抗素子の抵抗変化を確実に検出することができる。
【００４０】
また、本発明の加速度センサは、上記本発明の加速度センサにおいて、前記不純物層と前記ピエゾ抵抗素子とを電気的に接続する金属膜を備えていることを特徴とするものである。
【００４１】
また、本発明の加速度センサの製造方法は、上記本発明のいずれかに記載の加速度センサの製造方法において、前記不純物注入工程の際に、前記不純物層と前記ピエゾ抵抗素子とを金属膜により電気的に接続させることを特徴とするものである。
【００４２】
この発明に係る加速度センサ及び加速度センサの製造方法においては、不純物層とピエゾ抵抗素子とが金属層により電気的接続されているので、抵抗値がさがり、入力電極から出力電極により電流が流れ易くなる。これにより、Ｓ／Ｎ比が向上すると共に、消費電力を抑えることができ、性能向上を図ることができる。
【００４３】
また、本発明の加速度センサは、上記本発明のいずれかに記載の加速度センサにおいて、前記ピエゾ抵抗素子が、前記支持部の横幅より小さい幅で支持部の全長に亘って設けられていることを特徴とするものである。
【００４４】
また、本発明の加速度センサの製造方法は、上記本発明のいずれかに記載の加速度センサの製造方法において、前記不純物注入工程の際に、前記ピエゾ抵抗素子を前記支持部の横幅より小さい幅で支持部の全長に亘って形成することを特徴とするものである。
【００４５】
この発明に係る加速度センサ及び加速度センサの製造方法においては、ピエゾ抵抗素子が、支持部の横幅より小さな幅で形成されているので、捩れ応力による抵抗変化を小さくして誤出力を極力低減でき、支持部が撓む方向の加速度をより高精度に測定することができる。
【００４６】
また、本発明の加速度センサは、上記本発明のいずれかに記載の加速度センサにおいて、前記ピエゾ抵抗素子が、前記支持部と前記錘部とが交差する領域を境に二分されており、これらが支持部と錘部とが交差する範囲で支持部の表面に設けられた金属膜を介して電気的に接続されていることを特徴とするものである。
【００４７】
また、本発明の加速度センサの製造方法は、上記本発明のいずれかに記載の加速度センサの製造方法において、前記不純物注入工程の際に、前記ピエゾ抵抗素子を前記支持部と前記錘部とが交差する領域を境に二分するように形成すると共に、支持部と錘部とが交差する範囲で支持部の上面に金属膜を形成し、該金属膜により二分したピエゾ抵抗素子を電気的に接続することを特徴とするものである。
【００４８】
この発明に係る加速度センサ及び加速度センサの製造方法においては、支持部と錘部とが交差する領域、即ち、錘部を支持している領域を境にピエゾ抵抗素子が二分されており、該領域上にのみ形成された金属膜により二分されたピエゾ抵抗素子が電気的に接続されている。即ち、錘部が支持され、応力が生じずに変位検出に貢献しない部分を金属膜でバイパスしているので、電気抵抗をより軽減することができ、ピエゾ抵抗素子の感度をさらに向上させることができる。
【００４９】
また、本発明の加速度センサは、上記本発明のいずれかに記載の加速度センサにおいて、前記第１の基板及び前記第２の基板が、ガラス基板であることを特徴とするものである。
【００５０】
また、本発明の加速度センサの製造方法においては、上記本発明のいずれかに記載の加速度センサの製造方法において、前記第１の基板及び前記第２の基板が、ガラス基板であることを特徴とするものである。
【００５１】
この発明に係る加速度センサ及び加速度センサの製造方法においては、第１の基板及び第２の基板がガラス基板であるので、入力電極と出力電極との間、及び、支柱部と固定部との間を完全に絶縁状態にすることができる。よって、ピエゾ抵抗素子の素子分離をさらに確実なものにすることができる。
【００５２】
また、本発明に係る電子機器は、上記本発明のいずれかに記載の加速度センサを有することを特徴とするものである。
【００５３】
この発明に係る電子機器においては、高精度に加速度を測定することができると共に、小型化及び感度が向上した加速度センサを備えているので、小型化及び性能の向上化を図ることができる。
【発明の効果】
【００５４】
本発明に係る加速度センサ及び加速度センサの製造方法によれば、各ピエゾ抵抗素子がそれぞれ入力電極及び出力電極以外の場所で電気的に絶縁された状態になっているので、各ピエゾ抵抗素子を機械的に完全に素子分離でき、他のピエゾ抵抗素子へのリーク電流（漏れ電流）を防止することができ、加速度を高精度に測定することができる。
また、一対の支持部の上面及び下面の全体に従来のような絶縁膜を形成する必要がないので、従来のように支持部が絶縁膜の内部応力によって撓む等の変形が生じない。従って、一対の支持部を設計値通りの振動特性にすることができ、このことからも、加速度を高精度に測定することができる。また、錘部は支柱部を略中心として環状に形成されているので、モーメントを稼ぎ、入力に対する変位を大きくすることができ、感度を向上することができる。更に、入力電極を共通電極として使用することができるので、従来に比べて電極の数を少なくすることができ、小型化を図ることができる。
また、本発明に係る電子機器によれば、小型化及び性能の向上化を図ることができる。
【発明を実施するための最良の形態】
【００５５】
以下、本発明に係る加速度センサ及び電子機器並びに加速度センサの製造方法の一実施形態を、図１から図１５を参照して説明する。
なお、本実施形態では、電子機器を、各種の情報を書き込み及び読み取り可能なハードディスクを有する電子機器として以下に説明する。
即ち、電子機器１は、図１に示すように、駆動ユニット２と加速度センサ１０を有するセンサユニット３とを備えている。駆動ユニット２は、図示しないハードディスクに各種の信号を記録再生する磁気ヘッド４と、センサユニット３から送られてきた加速度に基づいて、磁気ヘッド４を駆動するヘッド駆動回路５とを備えている。即ち、ヘッド駆動回路５は、電子機器１に何らかの加速度（例えば、落下等による加速度）が加わったときに、磁気ヘッド４をハードディスクから離間させて書き込みや読み取りを停止し、該ハードディスクを保護するようになっている。つまり、ハードディスクの保護機構として作動するようになっている。
【００５６】
上記センサユニット３は、加速度センサ１０と、該加速度センサ１０で検出された加速度に応じた静電容量を電圧に変換するＣ−Ｖ変換回路６と、変換された電圧から加速度を算出する加速度算出回路７とを備えている。また、加速度算出回路７は、算出した加速度を上記ヘッド駆動回路５に出力するようになっている。
【００５７】
また、本実施形態においては、上記加速度センサ１０が、シリコン酸化膜であるＢＯＸ層３１（Buried Oxide）（例えば、厚さ１μｍ）をシリコン活性層３２（第１のシリコン層）（例えば、厚さ１０μｍ）及びシリコン支持層３３（第２のシリコン層）（例えば、厚さ３００μｍ）で挟んで形成されたＳＯＩ基板３０と、該ＳＯＩ基板を第１のガラス基板（第１の基板）１１と第２のガラス基板（第２の基板）１２とで両面から挟んだ状態で該ＳＯＩ基板３０に接合されたものとして説明する。
また、後述する一対の支持部が第１のガラス基板１１及び第２のガラス基板１２の表面に平行な方向であるＸＹ軸に向けてそれぞれ延びるように２つ（２軸）設けられている場合を例にして説明する。なお、本実施形態においては、Ｘ軸方向に沿って配された一対の支持部をＸ軸支持部１５、Ｙ軸方向に沿って配された一対の支持部をＹ軸支持部１６として説明する。
【００５８】
即ち、加速度センサ１０は、図２から図５に示すように、所定間隔を空けた状態で互いに平行配置された第１のガラス基板１１及び第２のガラス基板１２と、第１のガラス基板１１及び第２のガラス基板１２に対して所定間隔を空けた状態で両ガラス基板１１、１２の間に挟まれたＳＯＩ基板（半導体材料）３０からなる環状の錘部１３と、該錘部１３の略中心に設けられ、第１のガラス基板１１と第２のガラス基板１２との間に挟まれたＳＯＩ基板３０からなる柱状の支柱部１４と、該支柱部１４を間に挟んだ状態で一端側１５ａ、１６ａが固定されると共に、第１のガラス基板１１及び第２のガラス基板１２の表面に対して平行方向（ＸＹ軸）に向けて他端側１５ｂ、１６ｂが延び、一端側１５ａ、１６ａと他端側１５ｂ、１６ｂとの間で錘部１３を吊り下げた状態で支持するＳＯＩ基板３０からなるＸ軸支持部１５及びＹ軸支持部１６と、第１のガラス基板１１と第２のガラス基板１２との間に挟まれ、各支持部１５、１６の他端側１５ｂ、１６ｂを固定するＳＯＩ基板３０からなる固定部１７と、第１のガラス基板１１に支柱部１４と電気的接続された状態で設けられ、各支柱部１４に所定の電圧を印加可能な入力電極１８と、各支持部１５、１６の表面にそれぞれ設けられ、支持部１５、１６に作用する応力に応じて電気抵抗が変化するピエゾ抵抗素子１９と、第１のガラス基板１１に固定部１７と電気的接続された状態で設けられ、該固定部１７を介してピエゾ抵抗素子１９の抵抗変化をそれぞれ取り出す出力電極２０とを備えている。
【００５９】
上記錘部１３は、断面正四角形状に形成されており、シリコン支持層３３とＢＯＸ層３１とが重なった２層構造となっている。
また、上記支柱部１４は、断面正四角形状（例えば、一辺が１００μｍ以上）に形成された状態で錘部１３の中心に設けられており、シリコン支持層３３とＢＯＸ層３１とシリコン活性層３２とが重なった３層構造となっている。また、支柱部１４の上面、即ち、シリコン支持層３３の上面には、全面（上記入力電極１８と接触する範囲）に不純物層３５が形成されている。
また、上記各支持部１５、１６の一端側１５ａ、１６ａは、シリコン活性層３２に固定されている。これにより、入力電極１８を介して支柱部１４に流れた電流は、絶縁層であるＢＯＸ層３１によりシリコン支持層３３側に流れることなく、確実に支持部１５、１６に流れる。つまり、各支持部１５、１６の一端側１５ａ、１６ａは、入力電極１８と接触する以外の場所で電気的に独立した状態となっている。
【００６０】
上記Ｘ軸支持部１５、１６及びＹ軸支持部１５、１６は、支柱部１４を中心として９０度回転した位置関係になっており、例えば、幅が５０μｍ、厚さが１０μｍ、長さが５００μｍのサイズとなるようにシリコン活性層３２から形成されている。また、一端側１５ａ、１６ａ及び他端側１５ｂ、１６ｂの略中間でＢＯＸ層３１を介して上記錘部１３を支持している。即ち、各支持部１５、１６と錘部１３との間は、ＢＯＸ層３１によって電気的に絶縁された状態となっている。
【００６１】
上記固定部１７は、第１のガラス基板１１と第２のガラス基板１２との間に挟まれて、各支持部１５、１６の他端側１５ｂ、１６ｂをそれぞれ独立的に固定する柱状の４つの外側支柱部３６と、第１のガラス基板１１と第２のガラス基板１２との間に挟まれて、４つの外側支柱部３６を周囲から囲むフレーム部（外枠部）３７とを備えている。  
外側支柱部３６は、上記支柱部１４と同様にシリコン支持層３３、ＢＯＸ層３１及びシリコン活性層３２からなる３層構造で断面四角形状に形成されており、シリコン活性層３２に各支持部１５、１６の他端側１５ｂ、１６ｂが固定されている。また、外側支柱部３６の上面、即ち、シリコン活性層３２の上面には、全面（出力電極２０と接触する範囲）に不純物層３５が形成されている。これにより、入力電極１８から支柱部１４に流れた電流が、絶縁層であるＢＯＸ層３１によりシリコン支持層３３側に流れることなく、確実に出力電極２０に向けて流れる。つまり、各支持部１５、１６の他端側１５ｂ、１６ｂは、出力電極２０と接触する以外の場所で電気的に独立した状態となっている。
このように、各支持部１５、１６は、第１のガラス基板１１と第２のガラス基板１２との間でそれぞれアイランド状に設けられた支柱部１４と４つの外側支柱部３６とにそれぞれ両端が固定されると共に、入力電極１８及び出力電極２０に接触する以外の領域において、電気的に独立した状態となっている。
【００６２】
また、上記フレーム部３７も同様にシリコン支持層３３、ＢＯＸ層３１及びシリコン活性層３２からなる３層構造とされており、断面正四角形状に形成されている。上記ピエゾ抵抗素子１９は、高濃度不純物層から形成されたものであり、各支持部１５、１６それぞれの上面全体に亘って設けられている。なお、ピエゾ抵抗素子１９の表面抵抗率は、例えば、シリコンより低い５Ω／ｃｍ以下であることが好ましい。
【００６３】
また、第１のガラス基板１１には、支柱部１４の上面及び４つの外側支柱部３６の上面に対向する位置に断面テーパ状の貫通孔３８がそれぞれ形成されている。そして、各貫通孔３８には、導体薄膜を成膜又は導体材料を注入して形成され、支柱部１４の上面及び外側支柱部３６の上面に形成された不純物層３５にそれぞれ電気的に接続された上記入力電極１８及び出力電極２０が設けられている。
また、第１のガラス基板１１及び第２のガラス基板１２は、それぞれ絶縁体であるので、入力電極１８と出力電極２０との間、並びに、支柱部１４と固定部１７、即ち、支柱部１４と外側支柱部３６及びフレーム部３７との間は、電気的に絶縁された状態となっている。
【００６４】
次に、このように構成された加速度センサ１０の製造方法について、以下に説明する。
即ち、本実施形態の加速度センサの製造方法は、シリコン活性層３２に凹部４０を形成して、支柱部１４の上部、各支持部１５、１６の上部、固定部１７の上部を形成する凹部形成工程と、該凹部形成工程後、シリコン活性層３２の表面に不純物を注入し、各支持部１５、１６の表面にピエゾ抵抗素子１９をそれぞれ形成すると共に、支柱部１４の上面及び外側支柱部３６の上面に不純物層３５を形成する不純物注入工程と、該不純物注入工程後、第１のガラス基板１１の所定位置に貫通孔３８を形成すると共に、該貫通孔３８がそれぞれ支柱部１４の上面及び外側支柱部３６の上面に位置するように第１のガラス基板１１とシリコン活性層３２とを接合する第１の接合工程と、該第１の接合工程後、シリコン支持層３３を加工して、支柱部１４、固定部１７、各支持部１５、１６及び錘部１３をそれぞれ形成する加工工程と、該加工工程後、各支持部１５、１６の裏面側に露出しているＢＯＸ層３１を除去する除去工程と、該除去工程後、シリコン支持層３３に第２のガラス基板１２を接合する第２の接合工程と、該第２の工程後、貫通孔３８にそれぞれ導体薄膜を成膜又は導体材料を注入して、入力電極１８及び出力電極２０を形成する電極形成工程とを備えている。
【００６５】
また、本実施形態では、上記凹部形成工程及び加工工程を行う際に、支柱部１４を中心として９０度回転した位置関係を有するようＸ軸支持部１５及びＹ軸支持部１６をそれぞれ形成し、不純物注入工程、第１の接合工程及び電極形成工程を行う際に、ピエゾ抵抗素子１９及び出力電極２０を支持部の数に応じて形成する。
また、本実施形態では、凹部形成工程及び加工工程を行う際に、４つの外側支柱部３６とフレーム部３７とを形成して固定部１７の作製を行う。
これら各工程について、以下に詳細に説明する。
【００６６】
まず、図６に示すＳＯＩ基板３０のシリコン活性層３２上にエッチングマスクとなる図示しないフォトレジスト膜を、フォトレジスト技術によって支柱部１４を中心として環状にパターニングする（支持部１５、１６の長さが幅となるよう正四角形状にパターニングする）。そして、図７に示すように、該フォトレジスト膜をマスクとして、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）やＤＲＩＥ（Deep Reactive Ion Etching）を行って、マスクされていないシリコン活性層３２を選択的に除去して環状の凹部４０を形成する。
【００６７】
なお、この際、凹部４０の深さが所定の深さ（例えば、数μｍ程度）となるように反応速度等が設定されている。また、上述したドライエッチングに限らず、水酸化カリウム（ＫＯＨ）やテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）等のアルカリ性エッチャントによる異方性エッチング（ウェットエッチング）によりシリコン活性層３２を除去しても構わない。
そして、図７に示すように、マスクとしていたフォトレジスト膜の除去を行う。この凹部形成工程により、シリコン活性層３２に支柱部１４の上部、支持部１５、１６の上部、外側支柱部３６及びフレーム部３７（固定部１７）の上部を形成することができる。なお、この段階においては、外側支柱部３６及びフレーム部３７は、一体的に構成されている。
【００６８】
次いで、図８に示すように、シリコン活性層３２の表面全体にイオンインプランテーション又は不純物拡散等により不純物を注入し、支柱部１４の上面、外側支柱部３６及びフレーム部３７（固定部１７）の上面に高濃度の不純物層３５（例えば、表面抵抗率が数Ω／ｃｍ）を形成すると共に、支持部１５、１６の上面全体に高濃度の不純物層３５からなるピエゾ抵抗素子１９を形成する上記不純物形成工程を行う。  
次いで、図９に示すように、シリコン活性層３２上に図示しないフォトレジスト膜をパターニングすると共に、該フォトレジスト膜をマスクとしてシリコン活性層３２をエッチング加工して、外側支柱部３６の上部とフレーム部３７の上部とをそれぞれ区分けして形成する。
【００６９】
次いで、図１０に示すように、第１のガラス基板１１の所定位置に入力電極１８及び出力電極２０が形成される複数の貫通孔３８を断面テーパ状になるように、例えば、サンドブラスト法やドライエッチング法やウェットエッチング法等により形成する。そして、図１１に示すように、各貫通孔３８が支柱部１４の上面及び外側支柱部３６の上面にそれぞれ位置するように、第１のガラス基板１１とシリコン活性層３２とを陽極接合により接合する上記第１の接合工程を行う。
【００７０】
次いで、図１２に示すように、シリコン支持層３３上に図示しないフォトレジと膜をパターニングすると共に、該フォトレジスト膜をマスクとしてシリコン支持層３３を、例えば、数μｍの深さでエッチング加工して凹部４１を形成する。この凹部４１は、錘部１３と第２のガラス基板１２との間を所定距離離間させるギャップとなるものである。
凹部４１の形成後、図１３に示すように、さらにシリコン支持層３３上に図示しないフォトレジスト膜をパターニングすると共に、該フォトレジスト膜をマスクとしてシリコン支持層３３をエッチング加工することで、支柱部１４、錘部１３、各支持部１５、１６、外側支柱部３６及びフレーム部３７をそれぞれ形成する上記加工工程を行う。なお、この段階では、ＢＯＸ層３１は繋がった状態である。
【００７１】
次いで、図１４に示すように、シリコン支持層３３側から露出しているＢＯＸ層３１を除去する上記除去工程を行う。即ち、各支持部１５、１６の裏面側に露出しているＢＯＸ層３１、外側支柱部３６とフレーム部３７との間に位置するＢＯＸ層３１の除去を行う。この除去工程を行うことで、支柱部１４、外側支柱部３６及びフレーム部３７は、シリコン活性層３２と絶縁層であるＢＯＸ層３１とシリコン支持層３３とからなる３層構造になり、また、錘部１３と支持部１５、１６との間には、絶縁層であるＢＯＸ層３１が設けられた状態となる。
なお、本実施形態では、錘部１３の上面全体にＢＯＸ層３１が残っている状態となるが、支持部１５、１６により支持されていない領域、即ち、支持部１５、１６と錘部１３とが交差する領域以外のＢＯＸ層３１を除去しても構わない。
【００７２】
除去工程の終了後、図１５に示すように、シリコン支持層３３と第２のガラス基板１２とを、陽極接合により接合する上記第２の接合工程を行う。これにより、環状に形成された錘部１３が、第１のガラス基板１１及び第２のガラス基板１２から所定間隔を空けた状態で各支持部１５、１６に支持された状態となる。
次いで、第１のガラス基板１１に形成された複数の貫通孔３８の少なくとも内周面に、導体薄膜を成膜又は導体材料を注入して、入力電極１８及び出力電極２０を形成する上記電極形成工程を行う。
上述した各工程を行うことで、図２に示す加速度センサ１０を製造することができる。なお、第１のガラス基板１１及び第２のガラス基板１２を利用して製造するので、入力電極１８と出力電極２０との間、支柱部１４と外側支柱部３６との間が電気的に絶縁された状態となっている。
【００７３】
次に、このように構成された加速度センサ１０により落下時の加速度を検出して、ハードディスクへの書き込みや読み取りを停止させ、該ハードディスクを保護する場合を以下に説明する。
まず、入力電極１８を介して支柱部１４に所定の電圧を印加して、該支柱部１４、ピエゾ抵抗素子１９が形成された支持部１５、１６、外側支柱部３６を介して入力電極１８から出力電極２０に電流を流す。また、この電流を検出することで、各ピエゾ抵抗素子１９の抵抗値のモニタを行う。ここで、入力電極１８は、共通のインプット電極（コモン電極）となっている。
なお、入力電極１８が接触している支柱部１４、支持部１５、１６及び出力電極２０が接触している外側支柱部３６は、シリコン活性層３２からなるので、共通電極である入力電極１８から各ピエゾ抵抗素子１９を通って各出力電極２０に電流が流れる。
【００７４】
ここで、錘部１３は、第１のガラス基板１１及び第２のガラス基板１２から所定の間隔（ギャップ）を空けた状態で、各支持部１５、１６によって吊り下げられて支持されているので、加速度が作用したときに第１のガラス基板１１及び第２のガラス基板１２に接触することなく、該加速度の大きさ及び方向に応じて変位する。この錘部１３の変位に伴って、各支持部１５、１６は撓んだり、ＸＹ軸回りに捩れて変形する。この際、各支持部１５、１６の変形に伴って、ピエゾ抵抗素子１９も同様に変形する。そして、ピエゾ抵抗素子１９が変形すると、各出力電極２０でモニタしていた抵抗値が変化するので、錘部１３に作用した加速度を測定することができる。
特に、本実施形態では、Ｘ軸支持部１５及びＹ軸支持部１６を有しているので、２軸回りの加速度を高精度に測定することができる。
【００７５】
この測定された加速度は、Ｃ−Ｖ変換回路６及び加速度算出回路７を介してヘッド駆動回路５に送られる。該ヘッド駆動回路５は、例えば、送られてきた加速度と所定の値（閾値）とを比較し、比較した結果、閾値以上である場合には落下していると判断して磁気ヘッド４をハードディスクから離間させる。これにより、ハードディスクを保護することができる。
【００７６】
特に、本実施形態の加速度センサ１０は、支持部１５、１６と錘部１３との間に絶縁層であるＢＯＸ層３１が形成されているので、各ピエゾ抵抗素子１９に流れる電流が錘部１３を介して他のピエゾ抵抗素子１９に流れることはない。
また、支柱部１４及び外側支柱部３６にも同様にＢＯＸ層３１が形成されていると共に、入力電極１８と出力電極２０との間、支柱部１４と外側支柱部３６との間において、第１のガラス基板１１及び第２のガラス基板１２が電気的に絶縁された状態になっているので、各ピエゾ抵抗素子１９に流れる電流が第１のガラス基板１１及び第２のガラス基板１２を通って他のピエゾ抵抗素子１９に流れることはない。
即ち、各ピエゾ抵抗素子１９は、それぞれ入力電極１８及び出力電極２０以外の場所で電気的に絶縁された状態になっている。従って、各ピエゾ抵抗素子１９を機械的に完全に素子分離でき、他のピエゾ抵抗素子１９へのリーク電流（漏れ電流）を防止することができる。よって、加速度を高精度に測定することができる。
【００７７】
また、各支持部１５、１６は、一端側１５ａ、１６ａと他端側１５ｂ、１６ｂとの間で単に錘部１３を吊り下げ状態で支持しているだけであり、支持部１５、１６の上面及び下面の全体に従来のような絶縁膜を形成する必要がない。よって、従来のように、支持部１５、１６が絶縁膜の内部応力によって撓む等の変形が生じて、共振のＱ値が小さくなったり、共振点がずれる等の振動特性の変化が起き難い。従って、支持部１５、１６を設計値通りの仕様で振動特性を確保でき、加速度を高感度で測定することができる。
また、従来のように支持部１５、１６の上面及び下面に絶縁層を成膜した後、さらに該絶縁層上にピエゾ抵抗素子を設けるといった手間が不要なので、工程の短縮化を図ることができる。また、基板及び注入不純物を、ｐ型、ｎ型に関係なく採用でき、設計の自由度を高めることができる。
【００７８】
また、錘部１３は、支柱部１４を中心として環状に形成されているので、加速度が作用したときに、モーメントを稼ぎ、入力に対する変位を大きくすることができる。よって、より感度を向上することができる。
更に、錘部１３の中心に配された支柱部１４に接触した入力電極１８を、共通電極として使用することができるので、従来に比べて電極の数を少なくできる。よって、小型化を図ることができる。
例えば、従来の２軸の加速度センサでは、電極を４つのピエゾ抵抗素子に少なくとも２つ毎備える必要があり、最低でも８個の電極が必要となる。これに対して、本実施形態の加速度センサ１０では、共通電極である入力電極１８に各ピエゾ抵抗素子１９が接続されるので、５個の電極で済む。ここで、支柱部１４及び４つの外側支柱部３６は、少なくとも１辺が１００μｍ以上の大きさが必要であり、周囲のクリアランスを考慮すると１辺が２００μｍ程度以上の領域を確保する必要がある。これらの点を考慮すると、本発明の加速度センサ１０によれば、１．２×１０５μｍ２以上の小型化を図ることができる。
【００７９】
また、支柱部１４及び外側支柱部３６の上面に不純物層３５が形成されているので、耐電圧をあげることができる。よって、入力電極１８から確実に所定の電圧を印加し易く、また、ピエゾ抵抗素子１９の抵抗変化を確実に検出することができる。
【００８０】
また、本実施形態の電子機器１によれば、上述したように、高精度に加速度を測定することができると共に、小型化及び感度が向上した加速度センサ１０を備えているので、同様に小型化及び性能の向上化を図ることができる。
【００８１】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【００８２】
例えば、上記実施形態では、加速度センサ１０を製造する際に、シリコン活性層３２側から先に第１のガラス基板１１を接合したが、この場合に限られず、シリコン支持層３３側から第２のガラス基板１２を先に接合しても構わない。この場合の加速度センサ１０の製造方法を以下に説明する。  
即ち、この場合の加速度センサの製造方法は、シリコン支持層３３を加工して、支柱部１４の下部、各支持部１５、１６の下部、固定部１７、即ち、外側支柱部３６及びフレーム部３７の下部、錘部１３の下部をそれぞれ形成する加工工程と、該加工工程後、各支持部１５、１６の裏面側に露出しているＢＯＸ層３１を除去する除去工程と、該除去工程後、シリコン支持層３３に第２のガラス基板１２を接合する第１の接合工程と、該第１の接合工程後、シリコン活性層３２に凹部４０を形成して、支柱部１４、各支持部１５、１６、固定部１７、即ち、外側支柱部３６及びフレーム部３７をそれぞれ形成する凹部形成工程と、該凹部形成工程後、シリコン活性層３２の表面に不純物を注入し、各支持部１５、１６の表面にピエゾ抵抗素子１９をそれぞれ形成すると共に、支柱部１４の上面及び外側支柱部３６の上面に不純物層３５を形成する不純物注入工程と、該不純物注入工程後、第１のガラス基板１１の所定位置に貫通孔３８を形成すると共に、該貫通孔３８がそれぞれ支柱部１４の上面及び外側支柱部３６の上面に位置するように第１のガラス基板１１とシリコン活性層３２とを接合する第２の接合工程と、該第２の接合工程後、貫通孔３８にそれぞれ導体薄膜を成膜又は導体材料を注入して、入力電極１８及び出力電極２０を形成する電極形成工程とを備えている。
これら各工程について、図１６から図２５を参照しながら以下に詳細に説明する。
【００８３】
まず、図１６に示すＳＯＩ基板３０のシリコン支持層３３上に図示しないフォトレジと膜をパターニングすると共に、該フォトレジスト膜をマスクとしてシリコン支持層３３を、例えば、数μｍの深さでエッチング加工して図１７に示すように凹部４１を形成する。この凹部４１は、錘部１３と第２のガラス基板１２との間を所定距離離間させるギャップとなるものである。
凹部４１の形成後、図１８に示すように、さらにシリコン支持層３３上に図示しないフォトレジスト膜をパターニングすると共に、該フォトレジスト膜をマスクとしてシリコン支持層３３をエッチング加工することで、支柱部１４、錘部１３、各支持部１５、１６、外側支柱部３６及びフレーム部３７をそれぞれ形成する上記加工工程を行う。なお、この段階では、ＢＯＸ層３１は繋がった状態である。
【００８４】
次いで、図１９に示すように、シリコン支持層３３側から露出しているＢＯＸ層３１を除去する上記除去工程を行う。即ち、各支持部１５、１６の裏面側に露出しているＢＯＸ層３１、外側支柱部３６とフレーム部３７との間に位置するＢＯＸ層３１の除去を行う。この除去工程を行うことで、支柱部１４、外側支柱部３６及びフレーム部３７は、シリコン活性層３２と絶縁層であるＢＯＸ層３１とシリコン支持層３３とからなる３層構造になり、また、錘部１３と支持部１５、１６との間には、絶縁層であるＢＯＸ層３１が設けられた状態となる。
【００８５】
除去工程の終了後、図２０に示すように、シリコン支持層３３と第２のガラス基板１２とを、陽極接合により接合する上記第２の接合工程を行う。これにより、錘部１３が第２のガラス基板１２から所定距離離間した状態で各支持部１５、１６に支持される。
次いで、図２１に示すように、シリコン活性層３２上に図示しないフォトレジスト膜をパターニングすると共に、該フォトレジスト膜をマスクとしてシリコン活性層３２をエッジング加工して凹部４０を形成する。この凹部形成工程により、支柱部１４、各支持部１５、１６、外側支柱部３６及びフレーム部３７、即ち、固定部１７の上部を形成することができる。なお、この段階においては、外側支柱部３６及びフレーム部３７の上部は一体的に構成されている。
【００８６】
次いで、図２２に示すように、シリコン活性層３２の表面全体にイオンインプランテーション又は不純物拡散等により不純物を注入し、支柱部１４の上面、外側支柱部３６及びフレーム部３７、即ち、固定部１７の上面に高濃度の不純物層３５を形成すると共に、支持部１５、１６の表面全体にピエゾ抵抗素子１９を形成する上記不純物形成工程を行う。  
次いで、図２３に示すように、シリコン活性層３２上に図示しないフォトレジスト膜をパターニングすると共に、該フォトレジスト膜をマスクとしてシリコン活性層３２をエッチング加工して、外側支柱部３６及びフレーム部３７をそれぞれ形成する。
【００８７】
次いで、図２４に示すように、貫通孔３８を形成した第１のガラス基板１１を、各貫通孔３８が支柱部１４の上面及び外側支柱部３６の上面にそれぞれ位置するように、第１のガラス基板１１とシリコン活性層３２とを陽極接合により接合する第２の接合工程を行う。これにより、環状に形成された錘部１３が、第１のガラス基板１１及び第２のガラス基板１２から所定間隔を空けた状態で各支持部１５、１６に支持された状態となる。
次いで、図２５に示すように、第１のガラス基板１１に形成された複数の貫通孔３８の少なくとも内周面に、導体薄膜を成膜又は導体材料を注入して、入力電極１８及び出力電極２０を形成する上記電極形成工程を行うことで、加速度センサ１０を製造することができる。
上述したように、シリコン支持層３３側から先に第２のガラス基板１２を接合して、加速度センサ１０を製造しても構わない。この製造方法により製造された加速度センサ１０の作用効果は、上記実施形態と同様である。
【００８８】
また、上記実施形態では、錘部１３を、支柱部１４を中心として断面正四角形状の環状に形成したが、図２６に示すように、加工工程の際に錘部１３を極力フレーム部３７の近傍に近づけた状態で形成しても構わない。こうすることで、錘部１３の重量を極力増大させることができる。よって、モーメントを大きくすることができ、より感度を向上することができる。
【００８９】
また、上記実施形態では、各ピエゾ抵抗素子１９と、支柱部１４の不純物層３５及び外側支柱部３６の不純物層３５とがシリコン活性層３２を介して電気的に接続されていたが、例えば、図２７に示すように、不純物注入工程の際に、ピエゾ抵抗素子１９と不純物層３５とが電気的に接続するように、金属膜４５を成膜させても構わない。こうすることで、シリコン活性層３２を通さずに電流を流すことができるので、抵抗値が下がり、電流が流れ易くなる。これにより、Ｓ／Ｎ比が向上すると共に、消費電力を抑えることができ、性能向上を図ることができる。
また、図２７に示すように、支柱部１４及び外側支柱部３６の上部が斜面となるように形成しても良い。こうすることで、より金属膜４５が成膜し易くなる。
【００９０】
また、上記実施形態では、ピエゾ抵抗素子１９を各支持部１５、１６の上面全体に設けた構成にしたが、これに限られず、例えば、図２８及び図２９に示すように、不純物注入工程の際に、ピエゾ抵抗素子１９を支持部１５、１６の横幅より小さい幅で支持部１５、１６の全長に亘って形成しても構わない。
こうすることで、捩れ応力による抵抗変化を小さくして誤出力を極力低減でき、支持部１５、１６が撓む方向の加速度をより高精度に測定することができる。
【００９１】
また、不純物注入工程の際に、図３０及び図３１に示すように、各ピエゾ抵抗素子１９を、各支持部１５、１６と錘部１３とが交差する領域を境に二分するように形成すると共に、支持部１５、１６と錘部１３とが交差する範囲で支持部１５、１６の上面に金属膜４６を形成し、該金属膜４６により二分したピエゾ抵抗素子１９を電気的に接続するようにしても構わない。
こうすることで、錘部１３が支持され、応力が生じずに変位検出に貢献しない部分を金属膜４６でバイパスすることができるので、電気抵抗をより軽減することができ、ピエゾ抵抗素子１９の感度をさらに向上させることができる。
【００９２】
また、上記実施形態では、固定部１７が４つの外側支柱部３６及びフレーム部３７を有し、各支持部１５、１６の他端側１５ｂ、１６ｂをそれぞれ外側支柱部３６に固定させた構成にしたが、例えば、図３２及び図３３に示すように、フレーム部３７のみを固定部１７とし、該フレーム部３７に各支持部１５、１６の他端側１５ｂ、１６ｂをそれぞれ固定するように構成しても構わない。なお、この場合には、支持部１５、１６の他端側１５ｂ、１６ｂが固定される領域３７ａがアイランド状となるように構成すれば良い。こうすることで、各ピエゾ抵抗素子１９を流れた電流が、フレーム部３７を介して他のピエゾ抵抗素子１９に流れることはなく、機械的な素子分離を確実なものにすることができる。特に、外側支柱部３６が不要であるので、より小型化を図ることができる。
【００９３】
また、上記実施形態では、錘部１３を断面正四角形状に形成すると共に、Ｘ軸支持部１５及びＹ軸支持部１６の長さをそれぞれ同一長さに構成したが、例えば、図３４に示すように、錘部１３を断面長方形状に形成すると共に、Ｘ軸支持部１５とＹ軸支持部１６との長さが異なるように構成しても構わない。こうすることで、他軸感度を軽減した状態で２軸の加速度測定を行うことができる。
【００９４】
また、上記実施形態では、Ｘ軸支持部１５及びＹ軸支持部１６を設けた構成にしたが、この場合に限られず、例えば、図３５に示すように、Ｘ軸支持部１５（又はＹ軸支持部１１６）のみ設けた１軸の構成にしても構わない。こうすることで、さらなる小型化を図ることができる。
【００９５】
また、上記実施形態では、第１の基板及び第２の基板としてガラス基板を採用したが、ガラス基板に限定されるものではなく、絶縁性を有しない基板を用いても構わない。この場合には、入力電極１８と出力電極２０との間、支柱部１４と外側支柱部３６との間が電気的に絶縁されるように、絶縁層や絶縁膜を設け、基板を介して各ピエゾ抵抗素子１９にリーク電流が流れないように構成すれば良い。
【００９６】
また、上記実施形態において、フレーム部３７の内部に、温度補償のための参照用ピエゾ抵抗素子を設けた構成にしても構わない。通常、ピエゾ抵抗素子１９は、周囲の温度が変化すると特性（抵抗感度）が変化してしまうが、この参照用ピエゾ抵抗素子を参照することで、温度変化に起因する誤信号を相殺することができる。従って、周囲の温度変化に影響を受けることなく加速度の測定が行えるので、より高精度な測定を行うことができる。なお、参照用ピエゾ抵抗素子は、各ピエゾ抵抗素子１９と同じ形状、サイズで作製することが好ましい。
【００９７】
また、上記実施形態では、加速度を利用してハードディスクを保護する電子機器を例に説明したが、この場合に限られるものではない。例えば、電子機器として、本発明の加速度センサ１０を有するゲームコントローラを採用しても構わない。
また、本発明の加速度センサ１０を車用のエアバック作動システムや自動車盗難システムや各種のセキュリティシステムやロボットの姿勢制御回路等に採用しても構わない。
【図面の簡単な説明】
【００９８】
【図１】本発明に係る加速度センサを有する電子機器の一実施形態を示すブロック図である。
【図２】図１に示す加速度センサの断面図である。
【図３】図２に示す加速度センサの支持部及び錘部周辺の内部構造を示す斜視図である。
【図４】図３に示す状態を上方から見た加速度センサの上面図である。
【図５】図４に示す断面矢視Ａ−Ａ図である。
【図６】本発明に係る加速度センサの製造方法により、図２に示す加速度センサを製造する場合の工程図であって、スタート基板となるＳＯＩ基板を示す断面図である。
【図７】本発明に係る加速度センサの製造方法により、図２に示す加速度センサを製造する場合の工程図であって、図６に示す状態から、シリコン活性層に凹部を形成した状態を示す断面図である。
【図８】本発明に係る加速度センサの製造方法により、図２に示す加速度センサを製造する場合の工程図であって、図７に示す状態から、シリコン活性層の表面全体に不純物を注入して、不純物層及びピエゾ抵抗素子をそれぞれ形成した状態を示す断面図である。
【図９】本発明に係る加速度センサの製造方法により、図２に示す加速度センサを製造する場合の工程図であって、図８に示す状態から、シリコン活性層をエッチング加工して外側支柱部及びフレーム部の上部をそれぞれ形成した状態を示す断面図である。
【図１０】本発明に係る加速度センサの製造方法により、図２に示す加速度センサを製造する場合の工程図であって、第１のガラス基板の所定位置に複数の貫通孔を形成した状態を示す図である。
【図１１】本発明に係る加速度センサの製造方法により、図２に示す加速度センサを製造する場合の工程図であって、図９に示す状態から、シリコン活性層に図１０に示す第１のガラス基板を接合した状態を示す断面図である。
【図１２】本発明に係る加速度センサの製造方法により、図２に示す加速度センサを製造する場合の工程図であって、図１１に示す状態から、シリコン支持層に凹部を形成した状態を示す断面図である。
【図１３】本発明に係る加速度センサの製造方法により、図２に示す加速度センサを製造する場合の工程図であって、図１２に示す状態から、さらにシリコン支持層をエッチング加工して、フレーム部、外側支柱部、支持部、錘部及び支柱部をそれぞれ形成した状態を示す断面図である。
【図１４】本発明に係る加速度センサの製造方法により、図２に示す加速度センサを製造する場合の工程図であって、図１３に示す状態から、露出している余分なＢＯＸ層を除去した状態を示す断面図である。
【図１５】本発明に係る加速度センサの製造方法により、図２に示す加速度センサを製造する場合の工程図であって、図１４に示す状態から、シリコン支持層に第２のガラス基板を接合した状態を示す断面図である。
【図１６】本発明に係る別の加速度センサの製造方法により、図２に示す加速度センサを製造する場合の工程図であって、スタート基板となるＳＯＩ基板を示す断面図である。
【図１７】本発明に係る別の加速度センサの製造方法により、図２に示す加速度センサを製造する場合の工程図であって、図１６に示す状態から、シリコン支持層に凹部を形成した状態を示す断面図である。
【図１８】本発明に係る別の加速度センサの製造方法により、図２に示す加速度センサを製造する場合の工程図であって、図１７に示す状態から、さらにシリコン支持層をエッチング加工して、フレーム部、外側支柱部、支持部、錘部及び支柱部の下部をそれぞれ形成した状態を示す断面図である。
【図１９】本発明に係る別の加速度センサの製造方法により、図２に示す加速度センサを製造する場合の工程図であって、図１８に示す状態から、露出している余分なＢＯＸ層を除去した状態を示す断面図である。
【図２０】本発明に係る別の加速度センサの製造方法により、図２に示す加速度センサを製造する場合の工程図であって、図１９に示す状態から、シリコン支持層に第２のガラス基板を接合した状態を示す断面図である。
【図２１】本発明に係る別の加速度センサの製造方法により、図２に示す加速度センサを製造する場合の工程図であって、図２０に示す状態から、シリコン活性層に凹部を形成した状態を示す断面図である。
【図２２】本発明に係る別の加速度センサの製造方法により、図２に示す加速度センサを製造する場合の工程図であって、図２１に示す状態から、シリコン活性層の表面全体に不純物を注入して、不純物層及びピエゾ抵抗素子をそれぞれ形成した状態を示す断面図である。
【図２３】本発明に係る別の加速度センサの製造方法により、図２に示す加速度センサを製造する場合の工程図であって、図２２に示す状態から、シリコン活性層をエッチング加工して外側支柱部及びフレーム部をそれぞれ形成した状態を示す断面図である。
【図２４】本発明に係る別の加速度センサの製造方法により、図２に示す加速度センサを製造する場合の工程図であって、図２３に示す状態から、シリコン活性層に複数の貫通孔が形成された第１のガラス基板を接合した状態を示す断面図である。
【図２５】本発明に係る別の加速度センサの製造方法により、図２に示す加速度センサを製造する場合の工程図であって、図２４に示す状態から、複数の貫通孔に入力電極、出力電極をそれぞれ形成した状態を示す断面図である。
【図２６】本発明に係る他の加速度センサを示す図であって、錘部がフレーム部の近傍位置まで形成された加速度センサの錘部及び支持部周辺の上面図である。
【図２７】本発明に係る他の加速度センサを示す図であって、不純物層とピエゾ抵抗素子とが金属膜により電気的に接続された加速度センサの断面図である。
【図２８】本発明に係る他の加速度センサを示す図であって、ピエゾ抵抗素子の幅が支持部の幅より小さい加速度センサの錘部及び支持部周辺の上面図である。
【図２９】図２８に示す断面矢視Ｂ−Ｂ図である。
【図３０】本発明に係る他の加速度センサを示す図であって、錘部と支持部とが交差する領域を境にピエゾ抵抗素子が二分され、金属膜により二分されたピエゾ抵抗素子がバイパスされている加速度センサの錘部及び支持部周辺の上面図である。
【図３１】図３０に示す断面矢視Ｃ−Ｃ図である。
【図３２】本発明に係る他の加速度センサを示す図であって、支持部の他端側がフレーム部に固定されている加速度センサの錘部及び支持部周辺の上面図である。
【図３３】図３２に示す断面矢視Ｄ−Ｄ図である。
【図３４】本発明に係る他の加速度センサを示す図であって、Ｘ軸支持部とＹ軸支持部との長さが異なる加速度センサの錘部及び支持部周辺の上面図である。
【図３５】本発明に係る他の加速度センサを示す図であって、Ｘ軸支持部のみを有する１軸の加速度センサの錘部及び支持部周辺の上面図である。
【図３６】従来の加速度センサの一例を示す錘部及び支持部周辺の上面図である。
【図３７】従来の加速度センサの他の一例を示す錘部及び支持部周辺の上面図である。
【図３８】図３７に示す断面矢視Ｅ−Ｅ図である。
【図３９】図３７に示す加速度センサの支持部が長手方向に変形した状態を示す断面図である。
【図４０】図３７に示す加速度センサの支持部が短手方向に変形した状態を示す断面図である。
【符号の説明】
【００９９】
１    電子機器
１０    加速度センサ
１１    第１のガラス基板（第１の基板）
１２    第２のガラス基板（第２の基板）
１３    錘部
１４    支柱部
１５    Ｘ軸支持部（一対の支持部）
１６    Ｙ軸支持部（一対の支持部）
１７    固定部
１８    入力電極
１９    ピエゾ抵抗素子
２０    出力電極
３０    ＳＯＩ基板
３１    ＢＯＸ層（絶縁層、シリコン酸化膜）
３２    シリコン活性層（第１のシリコン層）
３３    シリコン支持層（第２のシリコン層）
３５    不純物層
３６    外側支柱部
３７    フレーム部（外枠部）
３８    貫通孔
４５、４６    金属膜
【図１】
2006214963.tif 000003
【図２】
2006214963.tif 000004
【図３】
2006214963.tif 000005
【図４】
2006214963.tif 000006
【図５】
2006214963.tif 000007
【図６】
2006214963.tif 000008
【図７】
2006214963.tif 000009
【図８】
2006214963.tif 000010
【図９】
2006214963.tif 000011
【図１０】
2006214963.tif 000012
【図１１】
2006214963.tif 000013
【図１２】
2006214963.tif 000014
【図１３】
2006214963.tif 000015
【図１４】
2006214963.tif 000016
【図１５】
2006214963.tif 000017
【図１６】
2006214963.tif 000018
【図１７】
2006214963.tif 000019
【図１８】
2006214963.tif 000020
【図１９】
2006214963.tif 000021
【図２０】
2006214963.tif 000022
【図２１】
2006214963.tif 000023
【図２２】
2006214963.tif 000024
【図２３】
2006214963.tif 000025
【図２４】
2006214963.tif 000026
【図２５】
2006214963.tif 000027
【図２６】
2006214963.tif 000028
【図２７】
2006214963.tif 000029
【図２８】
2006214963.tif 000030
【図２９】
2006214963.tif 000031
【図３０】
2006214963.tif 000032
【図３１】
2006214963.tif 000033
【図３２】
2006214963.tif 000034
【図３３】
2006214963.tif 000035
【図３４】
2006214963.tif 000036
【図３５】
2006214963.tif 000037
【図３６】
2006214963.tif 000038
【図３７】
2006214963.tif 000039
【図３８】
2006214963.tif 000040
【図３９】
2006214963.tif 000041
【図４０】
2006214963.tif 000042