(57)【要約】  【課題】  セキュア回路の秘密性を保ちながら、当該セキュア回路が正常であるか否かをテストできるデータ処理装置を提供する。  【解決手段】  セキュア回路２０が、ＣＰＵ１８からの自己診断テスト開始指示信号ＴＥＳＴ＿Ｓに応じて、セキュア回路２０の自己診断テストを行う。セキュア回路２０は、セキュア回路２０が正常か否かを示す自己診断テスト結果信号ＲＥＳＵＬＴをＣＰＵ１８に出力する。【選択図】  図１
2006163530.tif 000002
【特許請求の範囲】
【請求項１】
プロセッサと耐タンパ性のセキュア回路とを内蔵したデータ処理装置であって、
前記プロセッサは、テスト開始指示を前記セキュア回路に出力し、
前記セキュア回路は、当該セキュア回路を自己診断テストするテスト手段を備え、前記プロセッサから前記テスト開始指示を入力すると、前記テスト手段が当該セキュア回路の自己診断テストを行い、当該セキュア回路が正常であるか否かを示すテスト結果を前記プロセッサに出力する
データ処理装置。
【請求項２】
前記テスト手段は、前記セキュア回路が前記自己診断テスト以外の通常動作を行っている場合に、予め規定した所定の複数のフォーマットの何れかに前記セキュア回路が入力したデータが適合していることを条件に、当該入力したデータを用いた処理を前記セキュア回路に行わせ、前記自己診断テストの動作において、前記複数のフォーマットのうち予め決めた一部のフォーマットに前記セキュア回路が入力したデータが適合していることを条件に、当該入力したデータを用いて前記自己診断テストを行う
請求項１に記載のデータ処理装置。
【請求項３】
前記テスト手段は、前記自己診断テストを構成する複数のテストモジュールのうち、前記セキュア回路の外部との間でデータ入出力を行う前記テストモジュールの実行時には前記セキュア回路の外部との間のデータ入出力を許可し、前記セキュア回路の外部との間でデータ入出力を行わない前記テストモジュールの実行時には前記セキュア回路の外部との間のデータ入出力を禁止する
請求項２に記載のデータ処理装置。
【請求項４】
耐タンパ性のセキュア回路であって、
テスト開始指示を入力し、前記セキュア回路が正常であるか否かを示すテスト結果を出力するインタフェースと、
前記インタフェースを介して前記テスト開始指示を入力すると、当該セキュア回路の自己診断テストを行い、当該セキュア回路が正常であるか否かを示すテスト結果を、前記インタフェースを介して出力するテスト手段と
を有するセキュア回路。
【請求項５】
前記テスト手段は、前記セキュア回路が前記自己診断テスト以外の通常動作を行っている場合に、予め規定した所定の複数のフォーマットの何れかに前記セキュア回路が入力したデータが適合していることを条件に、当該入力したデータを用いた処理を前記セキュア回路に行わせ、前記自己診断テストの動作において、前記複数のフォーマットのうち予め決めた一部のフォーマットに前記セキュア回路が入力したデータが適合していることを条件に、当該入力したデータを用いて前記自己診断テストを行う
請求項４に記載のセキュア回路。
【請求項６】
前記テスト手段は、前記自己診断テストを構成する複数のテストモジュールのうち、前記セキュア回路の外部との間でデータ入出力を行う前記テストモジュールの実行時には前記インタフェースを介した前記セキュア回路の外部との間のデータ入出力を許可し、前記セキュア回路の外部との間でデータ入出力を行わない前記テストモジュールの実行時には前記インタフェースを介した前記セキュア回路の外部との間のデータ入出力を禁止する
請求項５に記載のセキュア回路。
【請求項７】
耐タンパ性のセキュア回路が実行するプログラムであって、
テスト開始指示を入力する第１の手順と、
前記第１の手順で入力した前記テスト開始指示に応じて、前記セキュア回路の自己診断テストを行う第２の手順と、
前記第２の手順で行った前記自己診断テストに基づいて、当該セキュア回路が正常であるか否かを示すテスト結果を出力する第３の手順と
を前記セキュア回路に実行させるプログラム。
【請求項８】
プロセッサと耐タンパ性のセキュア回路とを用いて、前記セキュア回路が正常であるか否かをテストするデータ処理方法であって、
前記プロセッサが、テスト開始指示を前記セキュア回路に出力する第１の工程と、
前記セキュア回路が、前記第１の工程で入力した前記テスト開始指示に応じて、当該セキュア回路の自己診断テストを行い、当該セキュア回路が正常であるか否かを示すテスト結果を前記プロセッサに出力する第２の工程と
を有するデータ処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プロセッサとセキュア回路とを内蔵したデータ処理装置、そのセキュア回路、プログラムおよびデータ処理方法であって、セキュア回路のテストに特徴を有するデータ処理装置、プログラム、セキュア回路およびデータ処理方法に関する。
【背景技術】
【０００２】
例えば、ＬＳＩ(Large Scale Integrated)回路では、回路を網羅的にテスト（試験）するＳＣＡＮテスト、メモリを専用にテストするメモリテスト、回路機能および速度をテストするファンクションテストなどの種々のテストが行われ、当該ＬＳＩ回路が所定の仕様どおりの動作を行うか否かを試験している。
従来のＬＳＩ回路では、上記ファンクションテストにおいて、ＬＳＩ回路内のＣＰＵが、内部バスを介して、当該ＬＳＩ回路内の処理回路の動作を制御し、その動作を監視している。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、ＬＳＩ回路は、例えば、暗号化・復号処理や、認証処理などのその処理内容および処理データに秘密性があるセキュア回路を内蔵している場合がある。
しかしながら、上述した従来のＬＳＩ回路では、それが内蔵するセキュア回路自体はセキュアであるが、上記内部バスはセキュアではないため、ＬＳＩ回路のテスト動作において内部バスを監視することで、セキュア回路の動作が不正に監視される可能性があるという問題がある。
【０００４】
本発明は上述した従来技術の問題点を解決するために、セキュア回路の秘密性を保ちながら、当該セキュア回路が正常であるか否かをテストできるデータ処理装置、セキュア回路、プログラムおよびデータ処理方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上述した従来技術の問題点を解決し、上述した目的を達成するため、第１の観点の発明のデータ処理装置は、プロセッサと耐タンパ性のセキュア回路とを内蔵したデータ処理装置であって、前記プロセッサは、テスト開始指示を前記セキュア回路に出力し、前記セキュア回路は、当該セキュア回路を自己診断テストするテスト手段を備え、前記プロセッサから前記テスト開始指示を入力すると、前記テスト手段が当該セキュア回路の自己診断テストを行い、当該セキュア回路が正常であるか否かを示すテスト結果を前記プロセッサに出力する。
【０００６】
第１の観点の発明のデータ処理装置の作用は以下のようになる。
プロセッサが、テスト開始指示をセキュア回路に出力する。
そして、前記セキュア回路が、前記プロセッサから前記テスト開始指示を入力すると、テスト手段が当該セキュア回路の自己診断テストを行い、当該セキュア回路が正常であるか否かを示すテスト結果を前記プロセッサに出力する。
【０００７】
第２の観点の発明のセキュア回路は、耐タンパ性のセキュア回路であって、テスト開始指示を入力し、前記セキュア回路が正常であるか否かを示すテスト結果を出力するインタフェースと、前記インタフェースを介して前記テスト開始指示を入力すると、当該セキュア回路の自己診断テストを行い、当該セキュア回路が正常であるか否かを示すテスト結果を、前記インタフェースを介して出力するテスト手段とを有する。
【０００８】
第２の観点の発明のセキュア回路の作用は以下のようになる。
インタフェースが、テスト開始指示を入力する。
そして、テスト手段が、前記テスト開始指示に応じて、当該セキュア回自己診断テストを行い、当該セキュア回路が正常であるか否かを示すテスト結果を、前記インタフェースを介して出力する。
【０００９】
第３の観点の発明のプログラムは、耐タンパ性のセキュア回路が実行するプログラムであって、テスト開始指示を入力する第１の手順と、前記第１の手順で入力した前記テスト開始指示に応じて、前記セキュア回路の自己診断テストを行う第２の手順と、前記第２の手順で行った前記自己診断テストに基づいて、当該セキュア回路が正常であるか否かを示すテスト結果を出力する第３の手順とを前記セキュア回路に実行させる。
【００１０】
第４の観点の発明のデータ処理方法は、プロセッサと耐タンパ性のセキュア回路とを用いて、前記セキュア回路が正常であるか否かをテストするデータ処理方法であって、前記プロセッサが、テスト開始指示を前記セキュア回路に出力する第１の工程と、前記セキュア回路が、前記第１の工程で入力した前記テスト開始指示に応じて、当該セキュア回路の自己診断テストを行い、当該セキュア回路が正常であるか否かを示すテスト結果を前記プロセッサに出力する第２の工程とを有する。
【発明の効果】
【００１１】
本発明によれば、セキュア回路の秘密性を保ちながら、当該セキュア回路が正常であるか否かをテストできるデータ処理装置、セキュア回路、プログラムおよびデータ処理方法を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態に係わるデータ処理装置について説明する。
先ず、本実施形態の構成要素と、本発明の構成要素との対応関係を説明する。
データ処理装置１，１ａが本発明のデータ処理装置に対応している。
ＣＰＵ１８が本発明のプログラムに対応し、セキュア回路２０が本発明のセキュア回路に対応している。
図２に示すテストインタフェース３２が本発明のインタフェースに対応し、コントローラ３６が本発明のテスト手段に対応している。
また、図２に示す自己診断テストプログラムＴ＿ＰＲＧが、本発明のプログラムに対応している。
また、図４に示すテストモジュールプログラムＴＭＰ１〜ｔが、本発明のテストモジュールに対応している。
また、自己診断テスト開始指示信号ＴＥＳＴ＿Ｓが本発明のテスト開始指示に対応して、自己診断テスト結果信号ＲＥＳＵＬＴが本発明のテスト結果に対応している。
【００１３】
図１は、本発明の実施形態に係わるデータ処理装置１の全体構成図である。
図１に示すように、データ処理装置１は、例えば、外部インタフェース１０、処理回路１２、処理回路１４、メモリ１６、ＣＰＵ１８およびセキュア回路２０を有し、これらが内部バス２２を介して接続されている。
なお、データ処理装置１は、例えば、半導体チップとして実現される。
また、ＣＰＵ１８とセキュア回路２０とは、専用信号線２６を介して接続されている。
なお、図１に示す構成は例示であり、処理回路１２，１４の数は任意であると共に、処理回路１２，１４を備えていなくてもよい。
【００１４】
外部インタフェース１０は、データ処理装置１の外部の外部装置２４との間でデータ入出力を行う。
外部インタフェース１０は、内部バス２２に接続されている。
【００１５】
処理回路１２、１４は、データ処理装置１のセキュア処理以外の処理を行う処理回路である。
メモリ１６は、ＣＰＵ１８の処理を規定したプログラム、当該処理に用いられる種々のデータを記憶している。
ＣＰＵ１８は、ＣＰＵ１８は、メモリ１６から読み出したプログラムを実行してデータ処理装置１の処理を統括的に制御する。
ＣＰＵ１８は、例えば、自己診断テストモードにおいて、専用信号線２６を介して、自己診断テスト開始指示信号ＴＥＳＴ＿Ｓをセキュア回路２０に出力する
また、ＣＰＵ１８は、自己診断テストモードにおいて、専用信号線２６を介して、セキュア回路２０から自己診断テスト結果信号ＲＥＳＵＬＴを入力する。
自己診断テスト結果信号ＲＥＳＵＬＴは、例えば、セキュア回路２０の機能が正常であることを示す正常結果信号ＳＵＣと、セキュア回路２０の機能に異常があることを示す異常結果信号ＥＲＲとのいずれか一方である。
このように、自己診断テストモードにおいて、ＣＰＵ１８とセキュア回路２０との間では、自己診断テスト開始指示信号ＴＥＳＴ＿Ｓおよび自己診断テスト結果信号ＲＥＳＵＬＴのみが送受信され、これらの信号が監視されてもセキュア回路２０の秘密性は保持される。
【００１６】
セキュア回路２０は、復号処理や、認証処理などのその処理内容および処理データに秘密性がある処理を行う。
セキュア回路２０は、耐タンパ性のハードウェア回路であり、セキュア回路２０の外部から、セキュア回路２０の内部の処理およびデータが監視および改竄されることを防止する機密保持機能を備えている。
セキュア回路２０は、自己診断テスト動作中に、セキュア回路２０の外部に対してアクセスを行うが、当該サクセス中にセキュア回路２０の外部から制御（干渉）を受け付けない。
また、データ処理装置１のセキュア回路２０以外の構成要素の動作、並びに内部バス２２上のデータおよび専用信号線２６上の信号を監視してもセキュア回路２０内の処理およびセキュア回路２０内に記憶された秘密性のあるデータが外部に漏れないようになっている。
また、データ処理装置１は、セキュア回路２０の自己診断テスト動作後に、データ処理装置１の電源を落とさない限り、セキュア回路２０に対しての一切のアクセスを禁止する。
【００１７】
セキュア回路２０は、専用信号線２６を介してＣＰＵ１８から自己診断テスト開始指示信号ＴＥＳＴ＿Ｓを入力すると、自己診断テストプログラムＴ＿ＰＲＧを起動して自己診断テスト動作を行い、セキュア回路２０の自己診断テストを行う。すなわち、セキュア回路２０は、ＢＩＳＴ(Built In Self Test)、自己診断機能を備えている。
【００１８】
セキュア回路２０は、上記自己診断テスト動作を行った結果、セキュア回路２０の機能が正常であることを確認すると、専用信号線２６を介して、正常結果信号ＳＵＣをＣＰＵ１８に出力する。
一方、セキュア回路２０は、上記自己診断テスト動作を行った結果、セキュア回路２０の機能に異常があると判断すると、専用信号線２６を介して、異常結果信号ＥＲＲをＣＰＵ１８に出力する。
【００１９】
セキュア回路２０は、通常動作モードにおいて、メモリ３４から通常処理プログラムＮ＿ＰＲＧを読み出して実行し、通常動作を行う。
【００２０】
図２は、図１に示すセキュア回路２０の構成図である。
図２に示すように、セキュア回路２０は、例えば、バスインタフェース３０、テストインタフェース３２、メモリ３４およびコントローラ３６を有する。
【００２１】
バスインタフェース３０は、内部バス２２を介してセキュア回路２０の外部との間でデータの入出力を行う。
テストインタフェース３２は、自己診断テスト動作時にＣＰＵ１８との間で信号の入出力を行う。
具体的には、テストインタフェース３２は、自己診断テスト開始指示信号ＴＥＳＴ＿ＳをＣＰＵ１８からにする。
また、テストインタフェース３２は、自己診断テスト結果信号ＲＥＳＵＬＴをＣＰＵ１８に出力する。
【００２２】
メモリ３４は、通常処理プログラムＮ＿ＰＲＧおよび自己診断テストプログラムＴ＿ＰＲＧを記憶する。
コントローラ３６は、テストインタフェース３２を介してＣＰＵ１８から自己診断テスト開始指示信号ＴＥＳＴ＿Ｓを入力していない場合は、メモリ３４から読み出した通常処理プログラムＮ＿ＰＲＧを実行して通常動作を行う。
コントローラ３６は、通常動作時に、バスインタフェース３０を介して入力したデータが、図３に示すフォーマットＦ１〜Ｆｎの何れかを満たしているか否かを判断し、満たしていると判断したことを条件に、当該入力したデータを通常動作に用いる。
【００２３】
また、コントローラ３６は、テストインタフェース３２を介してＣＰＵ１８から自己診断テスト開始指示信号ＴＥＳＴ＿Ｓを入力した場合は、メモリ３４から読み出した自己診断テストプログラムＴ＿ＰＲＧを実行して自己診断テスト動作を行う。
コントローラ３６は、自己診断テスト動作時に、バスインタフェース３０を介して入力したデータが、図３に示すフォーマットＦ１〜Ｆｍ（ｍ＜ｎ）の何れかを満たしているか否かを判断し、満たしていると判断したことを条件に、当該入力したデータを自己診断テスト動作に用いる。
【００２４】
図４は、自己診断テストプログラムＴ＿ＰＲＧを構成する自己診断テストモジュールプログラムを説明するための図である。
図４に示すように、自己診断テストプログラムＴ＿ＰＲＧは、複数の自己診断テストモジュールプログラムＴＭＰ１〜ｔによって構成されている。
自己診断テストプログラムＴ＿ＰＲＧは、自己診断テストモジュールプログラムＴＭＰ１〜ｔを順に、あるいは所定の順序で実行する。
自己診断テストモジュールプログラムＴＭＰ１〜ｔは、例えば、その一部がセキュア回路２０の外部との間でデータ入出力を行う自己診断テスト処理を記述し、それ以外がセキュア回路２０の外部との間でデータ入出力を行わない自己診断テスト処理を記述している。
【００２５】
コントローラ３６は、自己診断テストプログラムＴ＿ＰＲＧを実行する過程で、セキュア回路２０の外部との間でデータ入出力を行う自己診断テスト処理を記述した自己診断テストモジュールプログラムＴＭＰ１〜ｔを実行している間は、バスインタフェース３０を介して内部バス２２との間でのデータ入出力を許可する。
ここで、セキュア回路２０の外部との間で入出力を行う自己診断テスト処理は、例えば、メモリ３４に記憶されている暗号化・復号処理あるいは認証処理に用いる鍵データが所望の鍵データであるか否かを、セキュア回路２０の外部から入力した照合用鍵データを用いて照合する処理などである。
一方、コントローラ３６は、セキュア回路２０の外部との間でデータ入出力を行わない自己診断テスト処理を記述した自己診断テストモジュールプログラムＴＭＰ１〜ｔを実行している間は、バスインタフェース３０を介して内部バス２２との間でのデータ入出力を行うことを禁止する。
また、セキュア回路２０の外部との間でデータ入出力を行わない自己診断テスト処理は、例えば、コントローラ３６による通常処理プログラムＮ＿ＰＲＧの処理時間が所定の基準を満たすか否かを判断する処理である。
【００２６】
以下、図１に示すデータ処理装置１のテスト動作を説明する。
なお、以下の動作例では、セキュア回路２０の自己診断テストを中心に述べるが、データ処理装置１内ではセキュア回路２０の自己診断テストの他に、ＣＰＵ１８による処理回路１２，１４およびメモリ１６のテストが行われる。
また、本実施形態において、テストとは、回路の機能や速度をテストするファンクションテスト、ＳＣＡＮテスト、並びにメモリテストの少なくとも一つである。いずれのテストを行うかは、データ処理装置１のチップ構成、保護すべき情報の性質に応じて適宜決定される。
【００２７】
図５は、図１に示すデータ処理装置１のテスト動作を説明するためのフローチャートである。
ステップＳＴ１：
図１に示すデータ処理装置１のＣＰＵ１８が、外部インタフェース１０を介して外部装置２４からテスト開始指示を入力したことを条件にステップＳＴ２に進む。
ステップＳＴ２：
データ処理装置１のＣＰＵ１８は、ステップＳＴ１で入力したテスト開始指示に基づいて、専用信号線２６を介して、自己診断テスト開始指示信号ＴＥＳＴ＿Ｓをセキュア回路２０に出力する。
セキュア回路２０は、図２に示すテストインタフェース３２を介して入力した自己診断テスト開始指示信号ＴＥＳＴ＿Ｓをコントローラ３６に出力する。
【００２８】
ステップＳＴ３：
セキュア回路２０のコントローラ３６は、ステップＳＴ２で自己診断テスト開始指示信号ＴＥＳＴ＿Ｓを入力したことを条件に、メモリ３４から自己診断テストプログラムＴ＿ＰＲＧを読み出して実行する。
これにより、セキュア回路２０がテストモードになり、自己診断テストが開始される。
セキュア回路２０は、自己診断テストにおいて、図４に示す自己診断テストプログラムＴ＿ＰＲＧを構成する複数のテストモジュールプログラムＴＭＰ１〜ｔを順に実行する。
ステップＳＴ４：
セキュア回路２０のコントローラ３６は、次に実行を行うテストモジュールプログラムＴＭＰ１〜ｔが、セキュア回路２０の外部との間のデータ入出力を行うものであるか否かを判断し、外部とのデータ入出力を行うと判断した場合にはステップＳＴ５に進み、そうでない場合にはステップＳＴ６に進む。
【００２９】
ステップＳＴ５：
セキュア回路２０のコントローラ３６は、次のテストモジュールプログラムＴＭＰ１〜ｔに従って自己診断テスト動作を行い、当該自己診断テスト動作中に図２に示すバスインタフェース３０を介したデータ入出力を許可する。
なお、セキュア回路２０は、自己診断テスト動作中にテストインタフェース３２を介して入力したデータについて、当該データが図３に示すフォーマットＦ１〜Ｆｍの何れかに適合しているか否かを判断し、適合していると判断したことを条件に当該入力したデータを自己診断テスト動作に用いる。
【００３０】
ステップＳＴ６：
セキュア回路２０のコントローラ３６は、次のテストモジュールプログラムＴＭＰ１〜ｔに従って自己診断テスト動作を行い、当該自己診断テスト動作中に図２に示すバスインタフェース３０を介したデータ入出力を禁止する。
【００３１】
ステップＳＴ７：
セキュア回路２０のコントローラ３６は、自己診断テストプログラムＴ＿ＰＲＧを構成する全てのテストモジュールプログラムＴＭＰ１〜ｔについて処理を終了したか否かを判断し、終了したと判断すると自己診断テスト動作を終了し、自己診断テストの結果を示す自己診断テスト結果信号ＲＥＳＵＬＴを、テストインタフェース３２を介してＣＰＵ１８に出力する。
具体的には、コントローラ３６は、例えば、テストモジュールプログラムＴＭＰ１〜ｔの各々に対応する全ての自己診断テストの結果がセキュア回路２０が正常であることを示す場合に自己診断テスト結果信号ＲＥＳＵＬＴとして正常結果信号ＳＵＣを、テストインタフェース３２を介してＣＰＵ１８に出力する。
一方、コントローラ３６は、例えば、テストモジュールプログラムＴＭＰ１〜ｔの各々に対応する自己診断テストの結果の少なくとも一つがセキュア回路２０が異常であることを示す場合に自己診断テスト結果信号ＲＥＳＵＬＴとして異常結果信号ＥＲＲを、テストインタフェース３２を介してＣＰＵ１８に出力する。
【００３２】
以上説明したように、データ処理装置１によれば、セキュア回路２０の自己診断テスト動作において、ＣＰＵ１８とセキュア回路２０との間では、専用信号線２６を介して、自己診断テスト開始指示信号ＴＥＳＴ＿Ｓおよび自己診断テスト結果信号ＲＥＳＵＬＴが入出力されるのみであり、これらの信号をデータ処理装置１の外部から監視しても、セキュア回路２０の動作およびデータを把握できない。これにより、セキュア回路２０のテストにより、セキュア回路２０の秘密性が損なわれることを回避できる。
また、データ処理装置１によれば、セキュア回路２０の自己診断テスト動作において、図３を用いて説明したように、セキュア回路２０の外部から入力するデータのフォーマットとして、通常動作時に有効とするフォーマットＦ１〜Ｆｎのうち、一部のフォーマットＦ１〜Ｆｍを有効なものとして扱い、それ以外のフォーマットＦｍ＋１〜Ｆｎを無効なものとして扱う。これにより、セキュア回路２０の自己診断テスト動作において、セキュア回路２０の外部から不正なデータがセキュア回路２０で処理される可能性を効果的に低減できる。
また、データ処理装置１によれば、図４を用いて説明したように、セキュア回路２０は、自己診断テストプログラムＴ＿ＰＲＧを実行する過程で、セキュア回路２０の外部との間でデータ入出力を行わない自己診断テスト処理を記述した自己診断テストモジュールプログラムＴＭＰ１〜ｔを実行している間は、バスインタフェース３０を介して内部バス２２との間でのデータ入出力を行うことを禁止する。これにより、自己診断テスト動作中に、セキュア回路２０が外部との間でデータ入出力を行う時間を短縮でき、セキュア回路２０の秘密性が漏れることを効果的に抑制できる。
このように、データ処理装置１によれば、そのテストを行った場合でも、セキュア回路２０の機密性を保持できると共に、セキュア回路２０が正常に動作することを確認した後にデータ処理装置１を出荷でき、機密保持と製品品質維持の双方の要求を満たすことができる。
【００３３】
本発明は上述した実施形態には限定されない。
上述した実施形態では、図１に示すように、データ処理装置１内でＣＰＵ１８とセキュア回路２０との間でＣＰＵ１８を介して、自己診断テスト開始指示信号ＴＥＳＴ＿Ｓおよび自己診断テスト結果信号ＲＥＳＵＬＴを入出力する場合を例示したが、例えば、図６に示すように、外部インタフェース１０（外部ピン）を介して、データ処理装置１ａの外部の外部装置２４との間で、自己診断テスト開始指示信号ＴＥＳＴ＿Ｓおよび自己診断テスト結果信号ＲＥＳＵＬＴを入出力してもよい。
【産業上の利用可能性】
【００３４】
本発明は、自己診断テストを行うセキュア回路を用いたシステムに適用可能である。
【図面の簡単な説明】
【００３５】
【図１】図１は、本発明の実施形態に係わるデータ処理装置の全体構成図である。
【図２】図２は、図１に示すセキュア回路の構成図である。
【図３】図３は、図１に示すセキュア回路の自己診断テスト動作および通常動作において、セキュア回路に入力されるデータフォーマットを説明するための図である。
【図４】図４は、図２に示す自己診断テストプログラムＴ＿ＰＲＧを構成する自己診断テストモジュールプログラムを説明するための図である。
【図５】図５は、図１に示すデータ処理装置のテスト動作を説明するためのフローチャートである。
【図６】図６は、本実施形態のデータ処理装置の変形例を説明するための図である。
【符号の説明】
【００３６】
１，１ａ…データ処理装置、１２，１４…処理回路、１６…メモリ、１８…ＣＰＵ、２０…セキュア回路、２２…内部バス、２４…外部装置、２６…専用信号線、３０…バスインタフェース、３２…テストインタフェース、３４…メモリ、３６…コントローラ、Ｎ＿ＰＲＧ…通常処理プログラム、Ｔ＿ＰＲＧ…自己診断テストプログラム
【図１】
2006163530.tif 000003
【図２】
2006163530.tif 000004
【図３】
2006163530.tif 000005
【図４】
2006163530.tif 000006
【図５】
2006163530.tif 000007
【図６】
2006163530.tif 000008