(57)【要約】【課題】  半導体集積回路の階層型レイアウトの自動フロアプラン手法では、ブラックボックスブロックを含む場合、予め設定したブラックボックスブロックの形状や面積が絶対的な影響を及ぼすため、チップレベルで最適となるようにブロックの形状や面積を決定することが困難になる。【解決手段】  予め設定したブラックボックスブロックの形状や面積に柔軟性を持たせることで、ブラックボックスブロックの形状や面積へチップレベルでの配線混雑等の影響を反映できるようになるとともに、ブラックボックス以外のブロックへも、予め設定したブラックボックスブロックの形状や面積の影響が緩和されることで、チップレベルでの配線混雑等の影響をより反映できるようになる。結果として、チップレベルで最適となるブロック形状をより容易に決定することが可能となり、半導体集積回路の設計期間を短縮することができる。【選択図】  図１
2006301961.tif 000002
【特許請求の範囲】
【請求項１】
少なくともブロック境界の入力及び出力情報を有し、予め形状と面積を設定した１つ以上のブラックボックスブロックと、ブロック境界の入力及び出力情報だけでなくブロック内部の構成要素とそれらの接続情報をも有する１つ以上のホワイトボックスブロックとで構成された半導体集積回路の階層型レイアウト設計において、階層構造を展開し配置したフラット配置の結果情報をもとにしてブロックの形状や面積を決定するフロアプラン手法であって、
前記ブラックボックスブロックのコア領域として前記ブラックボックスブロックの内部に多角形又は円形又は楕円形を設定し、前記ブラックボックスブロックと、階層展開されたホワイトボックスブロック内部の構成要素との配置位置の重複を前記コア領域以外に対して許可して前記フラット配置を行う第１のステップと、
前記ブラックボックスブロックと前記ホワイトボックスブロック内部の構成要素との配置位置の重複を確認する第２のステップと、
前記重複の状況に応じて前記ブラックボックスブロックの形状及び面積を予め設定したものから変更する第３のステップとを備え、
設定した条件を満たすまで前記第１〜第３のステップを順番に繰り返すことを特徴とする自動フロアプラン手法。
【請求項２】
請求項１記載の自動フロアプラン手法において、
設定した面積の最大増加量及び最大削減量の制約に従って、前記ブラックボックスブロックの形状や面積を、予め設定したものから、極端に大きな面積や極端に小さな面積の形状にならないように変更するステップを備えたことを特徴とする自動フロアプラン手法。
【請求項３】
請求項１又は２に記載の自動フロアプラン手法において、
設定した多角形又は円形又は楕円形を前記ブラックボックスブロックの最小の形状とする制約に従って、前記ブラックボックスブロックの形状及び面積を、予め設定したものから、レイアウト設計が困難になる極端に大きなアスペクト比や極端に小さなアスペクト比を有するような形状にならないように変更するステップを備えたことを特徴とする自動フロアプラン手法。
【請求項４】
請求項１〜３のいずれか１項に記載の自動フロアプラン手法において、
前記フラット配置結果における半導体集積回路の遅延制約に対する全ホワイトボックスブロックの内部の構成要素の遅延余裕度を確認する遅延余裕度確認ステップと、
前記遅延余裕度確認ステップにて遅延余裕度が少ないと確認された構成要素が前記ブラックボックスブロックと配置位置が重複している場合、前記ブラックボックスブロックの形状及び面積を、予め設定したものから変更し、前記遅延余裕度が少ない構成要素の配置可能領域を広げて遅延余裕度を改善するステップとを備えたことを特徴とする自動フロアプラン手法。
【請求項５】
請求項１〜３のいずれか１項に記載の自動フロアプラン手法において、
前記フラット配置結果における全てのホワイトボックスブロック内部の構成要素の配置領域の配線混雑度を確認する配線混雑度確認ステップと、
前記配線混雑度確認ステップにて配線混雑度が高いと確認された構成要素が前記ブラックボックスブロックと配置位置が重複している場合、前記ブラックボックスブロックの形状及び面積を、予め設定したものから変更し、前記配線混雑度が高い構成要素の配置可能領域を広げて配線混雑度を改善するステップとを備えたことを特徴とする自動フロアプラン手法。
【請求項６】
請求項１〜３のいずれか１項に記載の自動フロアプラン手法において、
前記フラット配置結果における全てのホワイトボックスブロック内部の構成要素の配置領域の消費電力を確認する消費電力確認ステップと、
前記消費電力確認ステップにて消費電力が大きいと確認された構成要素が前記ブラックボックスブロックと配置位置が重複している場合、前記ブラックボックスブロックの形状及び面積を、予め設定したものから変更し、前記消費電力が大きい構成要素の配置可能領域を広げ、メッシュ状又はストライプ状の電源配線への接続がより多くなるようにして、消費電力が大きいことで生じる局所的な電圧降下を改善するステップとを備えたことを特徴とする自動フロアプラン手法。
【請求項７】
請求項１〜３のいずれか１項に記載の自動フロアプラン手法において、
設定したブロック配置優先度情報に従って、前記ブラックボックスブロックの形状及び面積を予め設定したものから変更するステップを備えたことを特徴とする自動フロアプラン手法。
【請求項８】
請求項４〜７のいずれか１項に記載の自動フロアプラン手法において、
前記遅延余裕度、配線混雑度、消費電力及びブロック配置優先度情報のうち２つ以上をもとに、前記遅延余裕度、配線混雑度、消費電力及びブロック配置優先度情報について設定した優先順位に従って、前記ブラックボックスブロックの形状及び面積を予め設定したものから変更するステップを備えたことを特徴とする自動フロアプラン手法。
【請求項９】
請求項１〜８のいずれか１項に記載の自動フロアプラン手法をプログラム記憶装置に格納し、フロアプランデータをデータ記憶装置に格納し、演算処理装置にて処理を行うことを特徴とする自動フロアプランプログラム。
【請求項１０】
請求項１〜８のいずれか１項に記載の自動フロアプラン手法を備えたことを特徴とする自動フロアプラン装置。
【請求項１１】
請求項１〜８のいずれか１項に記載の自動フロアプラン手法と、請求項９記載の自動フロアプランプログラムと、請求項１０記載の自動フロアプラン装置とのうち少なくとも１つを用いて設計した半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路における論理セル、メモリ等のブロックの自動フロアプラン手法に関し、特にブラックボックスブロックを含む階層型レイアウト構造を有する半導体集積回路において、配線、タイミング、電圧降下等の課題を解決するための自動フロアプラン手法に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路の大規模化に伴って、回路を複数のブロックに分割し、後で組み上げを行う階層設計が設計プロセスにおいて欠かすことのできない手法となっている。階層設計を行うことで、設計者は大容量を取り扱えるようになるとともに、分割した各ブロックを並列的に設計できるため、設計期間の短縮等の効果が得られる。
【０００３】
階層設計手法を成功させるためには、フロアプラン設計にて各ブロックの配置位置、形状、面積を分割ブロック組み上げ後のチップレベルから見て最適になるよう決定することが重要になってくる。なぜならば、ブロックの配置位置、形状、面積が、分割ブロック組み上げ後のチップレベルにおいて配線、タイミング、電圧降下、面積等の問題に大きな影響を与えるからである。
【０００４】
こうしたブロックの配置位置等の決定は、以前は机上で検討されていたが、現在は、より最適なブロック配置、形状、面積を効率的に導き出す技術として、自動フロアプランツールによるバーチャル・フラット配置という技術が主流になりつつある。バーチャル・フラット配置とは、回路の階層構造を一時的に無視して論理セル、メモリ等の配置をチップレベルでフラットに行う技術であり、その配置結果をもとにして自動フロアプランツールにて各ブロックの配置位置、形状、面積の決定を行う。
【０００５】
バーチャル・フラット配置技術を用いることで、ブロックの配置位置、形状、面積が、分割ブロック組み上げ後のチップレベルにおいて配線、タイミング、電圧降下、面積等に影響を与えるのではなく、逆にチップレベルでの配線、タイミング、電圧降下、面積等が、ブロックの配置位置、形状、面積の決定に影響に与えるようになり、結果としてブロックの配置位置、形状、面積を、分割ブロック組み上げ後のチップレベルから見て最適となるように決定できるようになる（例えば、非特許文献１参照）。
【非特許文献１】マグマ・デザイン・オートメーション株式会社製品情報、“Ｂｌａｓｔ  Ｐｌａｎ  Ｐｒｏ”［平成１６年１１月２６日検索］、インターネット、＜ＵＲＬ：http://www.magma-da.co.jp/product/planpro.htm＞
【発明の開示】
【発明が解決しようとする課題】
【０００６】
バーチャル・フラット配置技術を用いた階層型レイアウト設計の自動フロアプラン手法では、半導体集積回路の開発初期や開発遅延によりブロック境界の入力及び出力情報しか有しておらず、内部の論理セル、メモリ等が不明な一般にブラックボックスと言われる状態のブロックは、過去の設計事例等を参考に予め設定した形状や面積に固定されたままバーチャル・フラット配置処理が行われる。
【０００７】
ブラックボックスブロックの形状や面積が固定されたままバーチャル・フラット配置処理が行われることで、ブラックボックスブロックの形状や面積は、チップレベルでの配線、タイミング、電圧降下、面積等の影響を十分に反映できずに決定されることになる。
【０００８】
また、ブラックボックスブロックの形状や面積が固定されたままバーチャル・フラット配置処理が行われることで、ブラックボックス以外のブロックに属する論理セル、メモリ等の配置位置の自由度は制限されてしまう。したがって、ブラックボックス以外のブロックの形状や面積の決定に関しても、ブラックボックスブロックの形状や面積が絶対的な影響を与えてしまうため、チップレベルでの配線、タイミング、電圧降下、面積等の影響を反映できなくなる。
【０００９】
以上により、バーチャル・フラット配置技術を用いた自動フロアプラン手法では、ブラックボックスと言われる状態のブロックを有している場合、ブロックの配置位置、形状、面積を、分割ブロック組み上げ後のチップレベルから見て最適となるように決定するのが困難となる。
【００１０】
本発明は上述の課題を鑑み、ブラックボックスブロックを有するバーチャル・フラット配置手法でのフロアプラン設計において、より容易に、ブロックの配置位置、形状、面積を、チップレベルから見て最適になるよう決定することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するための手段として、請求項１の発明は、前記バーチャル・フラット配置技術を用いた階層型レイアウト設計の自動フロアプラン手法において、ブラックボックスブロックの予め設定した形状や面積に対して、チップレベルでの配線、タイミング、電圧降下、面積等の影響を反映できること、及びブラックボックス以外のブロック（ホワイトボックスブロック）の形状や面積の決定に関して、ブラックボックスブロックの予め設定した形状や面積が絶対的な影響を与えないことを目的とし、ブラックボックスブロックの内部に多角形等のコア領域を設け、コア領域以外の領域においてブラックボックスブロックと全ホワイトボックスブロックに属する論理セル、メモリ等の構成要素との配置位置重複を許可してバーチャル・フラット配置を行うとともに、配置位置重複状態を確認することにより、重複の状況に応じてブラックボックスブロックの予め設定した形状や面積を自動的に変更すること、更には前記配置位置重複許可のバーチャル・フラット配置処理と前記ブラックボックスブロックの形状・面積自動変更処理を、決められた条件を満たすまで順に繰り返し行うことを特徴とする。
【００１２】
ブラックボックスブロックと全ホワイトボックスブロックに属する論理セル、メモリ等との配置位置重複を許可することで、ブラックボックス以外のブロックの形状や面積の決定に関して、ブラックボックスブロックの予め設定した形状や面積による影響を、絶対的なものから柔軟なものへ緩和することが可能になるとともに、配置位置重複の状況に応じてブラックボックスブロックの予め設定した形状や面積を自動的に変更することで、チップレベルでの配線、タイミング、電圧降下、面積等の影響を、ブラックボックスブロックの形状や面積の決定に反映させることが可能になる。更に、前記配置位置重複許可のバーチャル・フラット配置処理と前記ブラックボックスブロックの形状・面積自動変更処理とを決められた条件を満たすまで順に繰り返し行うことで、より最適なフロアプラン設計を行うことが可能になる。
【００１３】
請求項２の発明は、請求項１の自動フロアプラン手法において、ブラックボックスブロックの形状や面積の自動変更において、ブラックボックスブロックの面積の増減を自動的に制御することを特徴とする。
【００１４】
請求項３の発明は、請求項１又は２の自動フロアプラン手法において、ブラックボックスブロックの形状や面積の自動変更において、ブラックボックスブロックのレイアウト設計が困難な形状にならないよう自動的に制御することを特徴とする。
【００１５】
請求項４の発明は、請求項１〜３の自動フロアプラン手法において、ブラックボックスブロックの形状や面積の自動変更に際し、遅延制約に対する全ホワイトボックスブロックの内部の論理セル、メモリ等の遅延余裕度を確認し、遅延余裕度が少ないと確認された論理セル、メモリ等の配置位置を優先させることを特徴とする。遅延余裕度の少ない論理セル、メモリ等の配置位置が優先されるようにブラックボックスブロックの形状や面積を変更することで、ブラックボックスブロックの形状や面積を、チップレベルのタイミングを考慮して決定できるようになり、チップレベルでのタイミング問題の発生を抑える最適なフロアプラン設計が可能となる。
【００１６】
請求項５の発明は、請求項１〜３の自動フロアプラン手法において、ブラックボックスブロックの形状や面積の自動変更に際し、全ホワイトボックスブロックの内部の論理セル、メモリ等の配線混雑度を確認し、配線混雑度が高いと確認された論理セル、メモリ等の配置位置を優先させることを特徴とする。配線混雑度の高い論理セル、メモリ等の配置位置が優先されるようにブラックボックスブロックの形状や面積を変更することで、ブラックボックスブロックの形状や面積を、チップレベルの配線混雑を考慮して決定できるようになり、チップレベルでの配線混雑問題の発生を抑える最適なフロアプラン設計が可能となる。
【００１７】
請求項６の発明は、請求項１〜３の自動フロアプラン手法において、ブラックボックスブロックの形状や面積の自動変更に際し、全ホワイトボックスブロックの内部の論理セル、メモリ等の消費電力を確認し、消費電力が大きいと確認された論理セル、メモリ等の配置位置を優先させることを特徴とする。消費電力が大きい論理セル、メモリ等の配置領域が広がり、前記消費電力の大きい論理セル、メモリ等がより多くのメッシュ状又はストライプ状の電源配線へ接続できるようにブラックボックスブロックの形状や面積を変更することで、ブラックボックスブロックの形状や面積を、消費電力が大きいことで生じるチップレベルでの局所的な電圧降下を考慮して決定できるようになり、チップレベルでの局所的な電圧降下問題の発生を抑える最適なフロアプラン設計が可能となる。
【００１８】
請求項７の発明は、請求項１〜３の自動フロアプラン手法において、ブラックボックスブロックの形状や面積の自動変更に際し、チップレベルでのタイミングや配線混雑や局所的な電圧降下問題の発生を抑えるうえで、どのブロックを優先的に配置させるかが明確な場合、ブロックの優先順位を記述したデータファイル等を入力し、配置優先度情報に従って配置位置を優先させることを特徴とする。入力した配置優先度情報に従ってブラックボックスブロックの形状や面積を変更することで、タイミング等を実際に解析する場合と比べて、より高速にフロアプラン設計を行うことが可能となる。
【００１９】
請求項８の発明は、請求項４〜７の手法を２つ以上持ち合わせた自動フロアプラン手法において、ブラックボックスブロックの形状や面積の自動変更に際し、それぞれの特徴である遅延余裕度、配線混雑度、消費電力及びブロック配置優先度情報について設定した優先順位に従って配置位置を優先させることを特徴とする。複数の情報を同時に考慮してブラックボックスブロックの形状や面積を変更することで、チップレベルでの複数問題の発生を抑える、より最適なフロアプラン設計が可能となる。
【００２０】
請求項９の発明は、請求項１〜８の自動フロアプラン手法をプログラムという形式で実装することを特徴とする。
【００２１】
請求項１０の発明は、請求項１〜８の自動フロアプラン手法を装置という形式で実装することを特徴とする。
【００２２】
請求項１１の発明は、請求項１〜１０の自動フロアプラン手法等を使用して設計された半導体集積回路であることを特徴とする。
【発明の効果】
【００２３】
本発明によれば、ブラックボックスブロックを有する半導体集積回路の自動フロアプラン設計において、最適なブラックボックスブロックの形状や面積をより容易に決定することが可能となり、半導体集積回路の設計期間短縮の効果を得ることができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
【００２５】
図１に、本発明を用いた半導体集積回路の自動フロアプラン装置の構成と、自動フロアプラン手法のフローチャートを示す。図１によれば、フロアプラン処理部１１１は、入力部１１２を介して各種情報１０１〜１０８を入力する。このとき、入力データと途中の処理結果はデータ記憶装置１０９に格納し、処理プログラムはプログラム記憶装置１１０に格納する。
【００２６】
フラット配置処理部１１３では、入力データに基づき、ブラックボックスブロックと階層構造を無視してフラットに展開された論理セル等との配置位置重複を、ブラックボックスコア形状情報１０５を考慮して許可した配置処理を行う。
【００２７】
配置位置重複確認処理部１１４では、フラット配置処理後のブラックボックスブロックと階層構造を無視してフラットに展開された論理セル等との配置位置重複状況の確認を行う。
【００２８】
遅延余裕度・配線混雑度・消費電力・ブロック配置優先度確認処理部１１５では、フラット配置処理後の遅延余裕度、配線混雑度、消費電力、及び入力したブロック配置優先度情報１０８の確認を行う。
【００２９】
ブラックボックスブロック形状・面積変更処理部１１６では、配置位置重複確認処理部１１４で確認した情報と、遅延余裕度・配線混雑度・消費電力・ブロック配置優先度確認処理部１１５で確認した情報とをもとにし、ブラックボックスコア形状情報１０５、ブラックボックスブロック面積制約１０６、及びブラックボックスブロック形状制約１０７に従って、ブラックボックスブロックの形状及び面積を変更する処理を行う。
【００３０】
判断部１１７では、例えばフラット配置処理回数や処理時間等のループ条件を確認し、ループ条件が満足されていなければフラット配置処理部１１３に処理を移し、ループ条件が満足されていれば出力部１１８へと処理を移す。
【００３１】
出力部１１８では、フロアプラン処理部１１１の結果の出力を行う。
【００３２】
なお、図１中の１０１はネットリストを、１０２は遅延制約を、１０３はセルライブラリを、１０４はテクノロジをそれぞれ示す情報である。
【００３３】
《フラット配置処理部１１３について》
フラット配置処理部１１３について、図２に示すフラット配置処理部１１３のフローチャートと、図３（ａ）及び図３（ｂ）とを用いて順に説明する。まず、ブラックボックスブロックの初期の形状や面積を設定する（ステップ２０１）。
【００３４】
次に、図３（ａ）のように、ブラックボックスブロック３０２の内部にブラックボックスコア形状情報１０５に従い例えば円形にブラックボックスブロックのコア領域３０３を、ブラックボックスブロック形状制約１０７に従い例えば角の丸い四角形にブラックボックスブロック形状制約３０４をそれぞれ設定する（ステップ２０２）。３０１は、階層型レイアウト設計のフロアプラン手法を行うトップレベルの枠（例えばチップ形状）を表している。
【００３５】
最後にブラックボックスブロックのコア領域３０３以外の領域にて、ブラックボックスブロックとその他の論理セル等との配置位置重複を許可してフラット配置処理（ステップ２０３）を行う。フラット配置処理終了後の配置結果は図３（ｂ）のようになる。
【００３６】
《ブラックボックスブロック形状・面積変更処理部１１６について》
次に、ブラックボックスブロック形状・面積変更処理部１１６について、図４に示すブラックボックスブロック形状・面積変更処理部１１６のフローチャートと、図５（ａ）〜図５（ｃ）とを用いて順に説明する。フラット配置処理部１１３の配置結果にて、まずブラックボックスブロックと配置位置が重複した論理セルが存在するか確認し（ステップ４０１）、存在しないならブラックボックスブロックの形状、面積を、ステップ２０１で設定した初期のブラックボックスブロックの形状、面積に決定し（ステップ４０５）、ブラックボックスブロックと配置位置が重複した論理セルが存在するならステップ４０２へ処理を移行する。図５（ａ）に示すようにブラックボックスブロック５０２と、遅延余裕度・配線混雑度・消費電力・ブロック配置優先度確認処理部１１５にて、例えば優先度が高いと確認されたセル群５０５と、優先度が低いと確認されたセル群５０６とが配置されている場合、優先度の高いセル群５０５の配置に合わせブラックボックスブロック５０２の形状、面積を図５（ｂ）のように凹ませるよう変更する（ステップ４０２）。５０１は階層型レイアウト設計のフロアプラン手法を行うトップレベルの枠（例えばチップ形状）を、５０４は角の丸い四角形に設定されたブラックボックスブロック形状制約をそれぞれ表している。次に、形状及び面積が変更されたブラックボックスブロック５０２がブラックボックスブロック面積制約１０６及びブラックボックス形状制約１０７を満足しているか確認を行い（ステップ４０３）、満足していればブラックボックスブロック５０２の形状を決定し（ステップ４０５）、例えば面積制約を満足していなければ、図５（ｃ）のように、優先度の低いセル群５０６側へはみ出すようにして面積を増加させて制約を満たすようブラックボックスブロック５０２の形状を変更し（ステップ４０４）、そしてブラックボックスブロック５０２の形状を決定する（ステップ４０５）。
【００３７】
以下、具体的な４例（遅延余裕度情報考慮、配線混雑度情報考慮、消費電力情報考慮、ブロック配置優先度情報考慮）を説明する。
【００３８】
《ブラックボックスブロックを含む階層型レイアウト設計の遅延余裕度情報考慮フロアプラン手法》
図６のフローチャートと、図７（ａ）〜図７（ｄ）とを用いて説明する。１つのブラックボックスブロック７０２と、ブロックＡ、ブロックＢ、ブロックＣという３つの階層ブロックとから構成された半導体集積回路において、チップ７０１のレベルで見た場合、チップレベルの遅延制約を満足させるためには図７（ａ）のようにブロックＡはチップ右上、ブロックＢはチップ左下、ブロックＣはチップ右下に配置するだけでなく、ブロックＡに属するいくつかの論理セルをブロックＢの近くへ配置させなければならないものとする。なお、図６中のステップ６０１〜６０７は、図１に示したフロアプラン処理部１１１の各部１１３〜１１７に対応している。
【００３９】
図６にてフラット配置処理６０１を行った結果、図７（ｂ）のようにブロックＡに属するいくつかの論理セルはブラックボックスブロック７０２と配置位置が重複してブロックＢの近傍へと配置される。７０３は角の丸い四角形に設定されたブラックボックスブロック形状制約を、７０４は円形に設定されたブラックボックスブロックのコア領域をそれぞれ表している。遅延余裕度の確認ステップ６０４にてブラックボックスブロック７０２と配置位置が重複したブロックＡの論理セルの遅延余裕度がないと確認されると、図７（ｃ）のようにブラックボックスブロック７０２の形状や面積がブロックＡの配置位置を優先するように変更されるとともに、図７（ｄ）のようにブラックボックスブロック面積制約１０６やブラックボックスブロック形状制約１０７に従って更に変更が加えられる。結果としてブラックボックスブロック７０２は、チップレベルでの遅延余裕度を考慮した形状に自動変更されることで、チップレベルでのタイミング問題を抑える、より最適なフロアプラン設計を容易に行えるようになる。
【００４０】
《ブラックボックスブロックを含む階層型レイアウト設計の配線混雑度情報考慮フロアプラン手法》
図８のフローチャートと、図７（ａ）〜図７（ｄ）とを用いて説明する。１つのブラックボックスブロック７０２と、ブロックＡ、ブロックＢ、ブロックＣという３つの階層ブロックとから構成された半導体集積回路において、チップ７０１のレベルで見た場合、チップレベルの配線混雑を回避させるためには図７（ａ）のようにブロックＡはチップ右上、ブロックＢはチップ左下、ブロックＣはチップ右下に配置するだけでなく、ブロックＡに属するいくつかの論理セルをブロックＢの近くへ配置させなければならないものとする。なお、図８中のステップ８０１〜８０７は、図１に示したフロアプラン処理部１１１の各部１１３〜１１７に対応している。
【００４１】
図８にてフラット配置処理８０１を行った結果、図７（ｂ）のようにブロックＡに属するいくつかの論理セルはブラックボックスブロック７０２と配置位置が重複してブロックＢの近傍へと配置される。配線混雑度の確認ステップ８０４にてブラックボックスブロック７０２と配置位置が重複したブロックＡの論理セルの配線混雑度が高いと確認されると、図７（ｃ）のようにブラックボックスブロック７０２の形状や面積がブロックＡの配置位置を優先するように変更されるとともに、図７（ｄ）のようにブラックボックスブロック面積制約１０６やブラックボックスブロック形状制約１０７に従って更に変更が加えられる。結果としてブラックボックスブロック７０２は、チップレベルでの配線混雑度を考慮した形状に自動変更されることで、チップレベルでの配線混雑を抑える、より最適なフロアプラン設計を容易に行えるようになる。
【００４２】
《ブラックボックスブロックを含む階層型レイアウト設計の消費電力情報考慮フロアプラン手法》
図９のフローチャートと、図７（ａ）〜図７（ｄ）とを用いて説明する。１つのブラックボックスブロック７０２と、ブロックＡ、ブロックＢ、ブロックＣという３つの階層ブロックとから構成された半導体集積回路において、ブロックＡのいくつかのセルの消費電力が大きく、チップレベルでの局所的な電圧降下を回避するためには、より多くのメッシュ状やストライプ状の電源配線への接続が可能になるようブロックＡの配置領域を大きく確保しなければならないものとする。なお、図９中のステップ９０１〜９０７は、図１に示したフロアプラン処理部１１１の各部１１３〜１１７に対応している。
【００４３】
図９にてフラット配置処理９０１を行った結果、図７（ｂ）のようにブロックＡに属するいくつかの論理セルはブラックボックスブロック７０２と配置位置が重複して配置される。消費電力の確認ステップ９０４にてブラックボックスブロック７０２と配置位置が重複したブロックＡの論理セルの消費電力が大きいと確認されると、図７（ｃ）のようにブラックボックスブロック７０２の形状や面積がブロックＡの配置位置を優先するように変更されるとともに、図７（ｄ）のようにブラックボックスブロック面積制約１０６やブラックボックスブロック形状制約１０７に従って更に変更が加えられる。結果としてブラックボックスブロック７０２は、チップレベルで局所的な電圧降下を考慮した形状に自動変更されることで、チップレベルでの局所的な電圧降下を抑える、より最適なフロアプラン設計を容易に行えるようになる。
【００４４】
《ブラックボックスブロックを含む階層型レイアウト設計のブロック配置優先度情報考慮フロアプラン手法》
図１０のフローチャートと、図７（ａ）〜図７（ｄ）とを用いて説明する。１つのブラックボックスブロック７０２と、ブロックＡ、ブロックＢ、ブロックＣという３つの階層ブロックとから構成された半導体集積回路において、他のブロックよりも動作周波数が高速等の理由により、例えばチップレベルでのタイミング課題等を回避させるためにはブロックＡの配置位置を優先しなければならないことが、予め分かっているものとする。なお、図１０中のステップ１００１〜１００７は、図１に示したフロアプラン処理部１１１の各部１１３〜１１７に対応している。
【００４５】
図１０にてフラット配置処理１００１を行った結果、図７（ｂ）のようにブロックＡに属するいくつかの論理セルはブラックボックスブロック７０２と配置位置が重複して配置される。ブロック配置優先度情報の確認ステップ１００４にて、入力したブロック配置優先度情報１０８に基づき、ブラックボックスブロック７０２と配置位置が重複したブロックＡの論理セルの優先度が高いと確認されると、図７（ｃ）のようにブラックボックスブロック７０２の形状や面積がブロックＡの配置位置を優先するように変更されるとともに、図７（ｄ）のようにブラックボックスブロック面積制約１０６やブラックボックスブロック形状制約１０７に従って更に変更が加えられる。結果としてブラックボックスブロック７０２は、入力したブロック配置優先度情報１０８を考慮した形状に自動変更されることで、チップレベルでの問題を抑える、より最適なフロアプラン設計を容易に行えるようになる。
【産業上の利用可能性】
【００４６】
以上説明してきたとおり、本発明に係る半導体集積回路の自動フロアプラン設計手法は、階層型レイアウト設計において最適なブロック形状をより容易に決定することが可能となり、半導体集積回路の設計期間を短縮可能な自動フロアプラン設計手法等として有用である。
【図面の簡単な説明】
【００４７】
【図１】本発明に係る自動フロアプラン手法のフローチャートである。
【図２】本発明に係る自動フロアプラン手法のフラット配置処理部のフローチャートである。
【図３】本発明に係る自動フロアプラン手法のフラット配置処理部におけるフロアプランの状態を示す図であって、（ａ）はフラット配置処理途中、（ｂ）はフラット配置処理終了後を示す。
【図４】本発明に係る自動フロアプラン手法のブラックボックスブロック形状・面積変更処理部のフローチャートである。
【図５】本発明に係る自動フロアプラン手法のブラックボックスブロック形状・面積変更処理部におけるフロアプランの状態を示す図であって、（ａ）は処理前、（ｂ）は処理途中、（ｃ）は処理終了後を示す。
【図６】本発明を用いたブラックボックスブロックを含む階層型レイアウト設計の遅延余裕度情報考慮フロアプラン手法のフローチャートである。
【図７】本発明を用いたブラックボックスブロックを含む階層型レイアウト設計のフロアプラン状況を示す図であって、（ａ）は各ブロックの関係を示し、（ｂ）はフラット配置後、（ｃ）は配置位置重複部分のブラックボックスブロック形状・面積変更後、（ｄ）はブロック制約を満たすブラックボックスブロック形状・面積変更後をそれぞれ示す。
【図８】本発明を用いたブラックボックスブロックを含む階層型レイアウト設計の配線混雑度情報考慮フロアプラン手法のフローチャートである。
【図９】本発明を用いたブラックボックスブロックを含む階層型レイアウト設計の消費電力情報考慮フロアプラン手法のフローチャートである。
【図１０】本発明を用いたブラックボックスブロックを含む階層型レイアウト設計のブロック配置優先度情報考慮フロアプラン手法のフローチャートである。
【符号の説明】
【００４８】
１１１  フロアプラン処理部
３０１，５０１，７０１  フロアプラン枠（チップ）
３０２，５０２，７０２  ブラックボックスブロック
３０３，５０３，７０４  ブラックボックスブロックのコア領域
３０４，５０４，７０３  ブラックボックスブロックの形状制約
５０５  配置優先度の高いセル群
５０６  配置優先度の低いセル群
【図１】
2006301961.tif 000003
【図２】
2006301961.tif 000004
【図３】
2006301961.tif 000005
【図４】
2006301961.tif 000006
【図５】
2006301961.tif 000007
【図６】
2006301961.tif 000008
【図７】
2006301961.tif 000009
【図８】
2006301961.tif 000010
【図９】
2006301961.tif 000011
【図１０】
2006301961.tif 000012