(57)【要約】【課題】  ＳＴＩによる素子間分離において、ボイドが無く完全にトレンチを埋め込むことができ、処理時間の短縮化を図ることができる素子間分離領域の形成方法を提供する。【解決手段】  本発明の素子間分離領域の形成方法は、酸化雰囲気中で熱処理することにより酸化して膨張し且つ絶縁性をもつに至る物質からなる半導体基板１に対し、その表面の一部分を除去して、素子間分離用のトレンチ４を形成するトレンチ形成工程と、トレンチ４を形成した半導体基板１を酸化雰囲気中で熱処理して、半導体基板１の表面を酸化膨張させ、酸化膨張により生成された絶縁物６によりトレンチ４を埋め込む酸化膨張工程と、酸化膨張工程の後に、絶縁物６により埋め込まれた部分を残して、半導体基板１のうち素子形成領域となる部分の表面を露出させる露出工程と、を含むことを特徴とする。【選択図】  図２
2006310350.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の各素子を互いに電気的に分離するための素子間分離領域の形成方法であって、
酸化雰囲気中で熱処理することにより酸化して膨張し且つ絶縁性をもつに至る物質からなる半導体基板に対し、その表面の一部分を除去して、素子間分離用のトレンチを形成するトレンチ形成工程と、
トレンチを形成した前記半導体基板を酸化雰囲気中で熱処理して、前記半導体基板の表面を酸化膨張させ、該酸化膨張により生成された絶縁物により前記トレンチを埋め込む酸化膨張工程と、
該酸化膨張工程の後に、前記絶縁物により埋め込まれた部分を残して、前記半導体基板のうち素子形成領域となる部分の表面を露出させる露出工程と、を含む、
ことを特徴とする素子間分離領域の形成方法。
【請求項２】
前記トレンチ形成工程の前に、前記半導体基板の表面にトレンチ形成領域を画定するためのパッド層を形成する工程と、
前記トレンチ形成工程の後であって前記酸化膨張工程の前に、前記パッド層を除去する工程と、を更に含む、
ことを特徴とする請求項１に記載の素子間分離領域の形成方法。
【請求項３】
前記トレンチ形成工程の前に、前記半導体基板の表面にトレンチ形成領域を画定するためのパッド層を形成する工程を更に含み、
前記露出工程において、前記パッド層を除去すると共に、前記トレンチが絶縁物により埋め込まれている深さまで前記半導体基板の表面を露出させ平坦化する、
ことを特徴とする請求項１に記載の素子間分離領域の形成方法。
【請求項４】
前記酸化膨張工程の後であって前記露出工程の前に、前記半導体基板を不活性ガス雰囲気中で熱処理して、前記半導体基板の表面の酸化膨張によって生じた応力を除去する応力除去工程を含む、ことを特徴とする請求項１〜３のいずれかに記載の素子間分離領域の形成方法。
【請求項５】
前記トレンチ形成工程において、前記トレンチの幅が、トレンチの深さが深くなるに従い徐々に狭幅になるように、前記トレンチを形成する、ことを特徴とする請求項１〜３のいずれかに記載の素子間分離領域の形成方法。
【請求項６】
前記酸化膨張工程において、処理時の圧力を大気圧以上とする、ことを特徴とする請求項１〜３のいずれかに記載の素子間分離領域の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、更に詳しくは、半導体基板上の各素子を互いに電気的に分離するための素子間分離領域の形成方法に関する。
【背景技術】
【０００２】
近年のＵＬＳＩの高密度化・高集積化に伴い、分離素子の微細化に対する要求は、ますます増加している。ＩＣの製造において、各素子がお互いに干渉などの悪影響を及ぼし合わないよう、お互いを電気的に分離する素子間分離が行われる。代表的な素子間分離方法にＬＯＣＯＳ（ｌｏｃａｌ  ｏｘｉｄａｔｉｏｎ  ｏｆ  ｓｉｌｉｃｏｎ）やシャロートレンチアイソレーション（ＳＴＩ；Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）と呼ばれる方法がある。
【０００３】
ＬＯＣＯＳでは、Ｓｉ基板の熱酸化が、マスクとしてのシリコン窒化膜の周辺下部にまで達し、いわゆるバーズビークと呼ばれる素子形成領域へのフィールド酸化膜の食い込み現象が発生する。その結果、素子形成領域の実効的な幅が狭くなり、集積度向上が限界になりつつある。また、ＬＯＣＯＳでは、熱酸化によりフィールド膜を形成するので、素子分離領域が基板の表面方向に延びて分離領域の占有面積が増加するとともに、半導体基板上に凹凸ができて微細化処理ができなくなってきている。最近、このＬＯＣＯＳに代わって検討されているのがＳＴＩである。
【０００４】
従来のＳＴＩによる素子間分離領域の形成方法を図６及び図７を参照して説明する。まず、図６（ａ）のように、例えば化学気相成長法（ＣＶＤ）によって、半導体基板３１の上面にパッド層３２を形成する。このパッド層３２は、下部層であるシリコン酸化（ＳｉＯ2）膜３２ａと上部層であるシリコン窒化（Ｓｉ3Ｎ4）膜３２ｂとからなる。次いで、図６（ｂ）のように、通常のフォトリソグラフィーにより、シリコン窒化膜３２ｂの上面に、レジストにてトレンチパターンを有するエッチングマスクを形成し、反応性イオンエッチング（ＲＩＥ）のような異方性エッチングによって、シリコン窒化膜３２ｂとシリコン酸化膜３２ａとを貫通した状態にて半導体基板３１にトレンチ３４を形成する。
【０００５】
その後、図６（ｃ）のように、例えば熱酸化法によってトレンチ３４の内壁にシリコン酸化膜（酸化ライナー層）３５を形成する。これは、トレンチ形成の際にトレンチ内壁の表層部に生じた欠陥の影響をなくすために行われるものである。次いで、図７（ｄ）のように、例えばＣＶＤによって、トレンチ３４の内部とシリコン窒化膜３２ｂの上面とに埋め込み用の絶縁物として酸化シリコン層（アイソレーション層）３６を形成する。
【０００６】
このアイソレーション３６層を成膜する際に、トレンチの中間部よりトレンチの開口部（上縁部）の方が早く成膜して、ボイド（気泡）３７が生じる。このため、このボイド３７を消滅させるために、アイソレーション層３６を形成した半導体基板３１を、常圧（０．１ＭＰａ）の不活性ガス雰囲気中で９００℃以上の温度で熱処理するリフロー処理を行う。すると、図７（ｅ）のように、アイソレーション層３６が流動化し、その流動効果によってボイドが消滅する。そして、図７（ｆ）のように、化学機械研磨法（ＣＭＰ）によって埋め込み部を平坦化し、残ったアイソレーション層３６が素子分離領域となる。
【０００７】
このＳＴＩは、ＬＯＣＯＳに比較して、バーズビークを生じる問題がなく、凹凸のない微細な素子分離領域を形成することが可能である。また、ＬＯＣＯＳに比較して、分離幅を狭くでき、分離深さも深くできるので、分離領域の高集積化や分離能力の向上が期待できる。なお、ＳＴＩに関する先行技術文献としては、例えば、以下のものが開示されている。
【０００８】
【特許文献１】特開２００３−３１８２５７号公報
【特許文献２】特表２００２−５４１６６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述した従来のＳＴＩでは、高い流動性が得られる高温度の処理においてもボイドの発生位置や大きさによりボイドが完全に消滅せずに残留してしまう場合があり、これはデバイスの欠陥原因となり得る。特にボイドの大きさが微小化するに従い、流動時の浮力による効果が低下するため、ボイドが残留する可能性は益々高くなる。
【００１０】
一方、これを克服するため、高密度プラズマＣＶＤ（ＨＤＰ−ＣＶＤ）により均一に埋め込みを行う手法が採用されるようになってきている。しかし、ＨＤＰ−ＣＶＤでは、エッチングとデポジットが同時に進行するため成膜速度が遅いという問題がある。また、ＨＤＰ−ＣＶＤよってもアスペクト比（トレンチの開口寸法に対する深さ方向寸法の比）が高くなると埋め込めなくなるなどの問題がある。
【００１１】
本発明は上述した問題点に鑑み、ＳＴＩにおいて、ボイドが無く完全にトレンチを埋め込むことができ、処理時間の短縮化を図ることができる素子間分離領域の形成方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、第１の発明は、半導体基板上の各素子を互いに電気的に分離するための素子間分離領域の形成方法であって、酸化雰囲気中で熱処理することにより酸化して膨張し且つ絶縁性をもつに至る物質からなる半導体基板に対し、その表面の一部分を除去して、素子間分離用のトレンチを形成するトレンチ形成工程と、トレンチを形成した前記半導体基板を酸化雰囲気中で熱処理して、前記半導体基板の表面を酸化膨張させ、該酸化膨張により生成された絶縁物により前記トレンチを埋め込む酸化膨張工程と、該酸化膨張工程の後に、前記絶縁物により埋め込まれた部分を残して、前記半導体基板のうち素子形成領域となる部分の表面を露出させる露出工程と、を含む、ことを特徴とするものである。
【００１３】
第２の発明は、上記第１の発明において、前記トレンチ形成工程の前に、前記半導体基板の表面にトレンチ形成領域を画定するためのパッド層を形成する工程と、前記トレンチ形成工程の後であって前記酸化膨張工程の前に、前記パッド層を除去する工程と、を更に含む、ことを特徴とするものである。
【００１４】
第３の発明は、上記第１の発明において、前記トレンチ形成工程の前に、前記半導体基板の表面にトレンチ形成領域を画定するためのパッド層を形成する工程を更に含み、前記露出工程において、前記パッド層を除去すると共に、前記トレンチが絶縁物により埋め込まれている深さまで前記半導体基板の表面を露出させ平坦化する、ことを特徴とするものである。
【００１５】
第４の発明は、上記第１〜第３の発明において、前記酸化膨張工程の後であって前記露出工程の前に、前記半導体基板を不活性ガス雰囲気中で熱処理して、前記半導体基板の表面の酸化膨張によって生じた応力を除去する応力除去工程を含む、ことを特徴とするものである。
【００１６】
第５の発明は、上記第１〜３の発明において、前記トレンチ形成工程において、前記トレンチの幅が、トレンチの深さが深くなるに従い徐々に狭幅になるように、前記トレンチを形成する、ことを特徴とするものである。
【００１７】
第６の発明は、上記第１〜３の発明において、前記酸化膨張工程において、処理時の圧力を大気圧以上とする、ことを特徴とするものである。
【発明の効果】
【００１８】
上記第１の発明によると、半導体基板にトレンチを形成した後、半導体基板を酸化雰囲気中で熱処理して、半導体基板の表面を酸化膨張させ、この酸化膨張により生成された絶縁物によりトレンチを埋め込むので、従来技術のＳＴＩによる素子間分離のようにトレンチに絶縁物を埋め込んだ際にボイドが発生することがそもそも無い。本発明では、酸化膨張工程において、トレンチ内部の表面が酸化膨張すると、トレンチ内で対向する内壁同士が自身の幅方向の膨張により互いに接触して密着し、トレンチが隙間無く埋め込まれ、このとき半導体基板のうち酸化した部分は絶縁物となって素子間分離領域を形成する。そして、このようにして形成された素子間分離領域にはボイドは存在しない。したがって、本発明によればボイドフリーの素子間分離領域を形成することができる。
【００１９】
上記第２の発明によると、パッド層による、上記酸化膨張工程におけるパッド層の直下の基板表面の酸化膨張の進行の妨害により、トレンチの開口部が完全に閉じないなどの弊害を事前に回避することができる。
【００２０】
上記第３の発明によると、上記露出工程の際に、同時にパッド層を除去することができるので、パッド層を除去する工程を単独で実施する必要が無く、全体の工程数を削減することができる。
【００２１】
上記第４の発明によると、半導体基板の表面の酸化膨張によって基板内部に生じた有害な応力を除去し、デバイス特性に悪影響を与える要因を除去することができる。
【００２２】
上記第５の発明によると、トレンチの幅が、トレンチの深さが深くなるに従い徐々に狭幅になっているので、トレンチ内部では、底から順に絶縁物により埋め込まれていく。このため、酸化膨張量のばらつきにより、トレンチの開口部がトレンチ内部より先に閉じるのを防止することができる。
【００２３】
上記第６の発明によると、熱処理時における半導体基板の表面の膨張速度は、処理時間及び処理圧力に依存するため、酸化膨張工程において、熱処理時の圧力を大気圧以上の高圧（例えば、２ＭＰａ）とすることにより、上記表面の膨張速度が増加し、短時間でトレンチの埋め込みが行われ、処理時間の短縮化を図ることができる。
【００２４】
つまり、本発明によれば、ＳＴＩにおいて、ボイドが無く完全にトレンチを埋め込むことができ、処理時間の短縮化を図ることができる、等の優れた効果が得られる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。なお、各図において、同一部分には同一符号を付し、重複した説明を省略する。
【００２６】
図１及び図２は、本発明の第１実施形態による素子間分離領域の形成方法を適用する半導体基板の断面形状を示すものである。まず、図１（ａ）のように、単結晶シリコン基板のような半導体基板上１にパッド層２が形成される。このパッド層２は、下部層であるシリコン酸化膜（ＳｉＯ２）２ａと、上部層であるシリコン窒化膜（Ｓｉ３Ｎ４）２ｂとからなる。シリコン酸化膜２ａは、例えば、熱酸化法により形成され、シリコン窒化膜２ｂは化学気相成長法（ＣＶＤ）により形成される。
【００２７】
次に、通常のフォトリソグラフィーにより、シリコン窒化膜２ｂの上面に、レジストにてトレンチパターンを有するレジストマスクを形成する。具体的には、レジスト膜を形成し、その後、露光、現像することにより、形成すべきトレンチに対してネガのパターンを有するようにレジストマスクを形成する。
【００２８】
次に、反応性イオンエッチング（ＲＩＥ）のような異方性エッチングによって、図１（ｂ）のように、シリコン窒化膜２ｂとシリコン酸化膜２ａとを貫通した状態にて半導体基板１に素子間分離用のトレンチ４を形成する。このトレンチ寸法は、例えば、開口部の幅０．４μｍ、深さ１μｍである。また、図１（ｂ）に示すように、このトレンチ形成工程では、トレンチ４の幅が、トレンチ４の深さが深くなるに従い徐々に狭幅になるように、トレンチ４を形成する。
【００２９】
次にパッド層２のみを選択的にエッチングして除去する。パッド層２が形成された部分は、パッド層２によって酸化のバリア効果が働くため、後に実施する酸化膨張工程におけるパッド層２の直下の基板表面の酸化膨張の進行を妨げ、この結果、トレンチ４の開口部の膨張が進まず、トレンチ４の開口部が完全に閉じないなどの弊害が予想される。そこで、このような弊害を事前に回避する目的で、パッド層２の除去を行う。
【００３０】
次に、トレンチ４が形成された半導体基板１に対して酸化雰囲気中で熱処理して、半導体基板１の表面を酸化膨張させ、この酸化膨張により生成された絶縁物６によりトレンチを埋め込む酸化膨張工程を実施する（図２（ｄ））。なお、「酸化雰囲気」とは、酸素又は水蒸気を含む雰囲気を意味するものとする。
【００３１】
単結晶シリコンは、酸化雰囲気で熱処理をすると、酸化して膨張する性質を有している。単結晶シリコンからなる半導体基板１では、基板表面から内部に酸化剤が拡散していくことで酸化反応が徐々に基板内部に進行してゆくとともに、出来た酸化シリコン膜はシリコン結晶に対して約２倍の体積増加をする。より詳しく説明すると、元のシリコン表面に対して、基板内に４５％、外側に５５％の割合で成長する。
【００３２】
すなわち、上述した酸化処理により、半導体基板１の表面は高圧酸化雰囲気により酸化され、半導体基板１が単結晶シリコンであるときは、酸化シリコンに変化して絶縁物６となり、同時に酸化によって２倍程度の厚さまで膨張する。そして、酸化膨張工程において半導体基板の表面が膨張すると、トレンチ内で対向する内壁同士が自身の幅方向の膨張により互いに接触し、この結果、図２（ｄ）に示すように、トレンチが絶縁物６（酸化シリコン）によって隙間無く埋め込まれる。
【００３３】
このとき、上述したように、トレンチ４の幅が、トレンチ４の深さが深くなるに従い徐々に狭幅になっているので、トレンチ内部では、底から順に絶縁物により埋め込まれていく。このため、酸化膨張量のばらつきにより、トレンチの開口部がトレンチ内部より先に閉じるのを防止することができる。また、閉じた先には酸化剤である水素又は水蒸気が拡散し難いので、応力発生につながる過度な酸化膨張は起こらない。
【００３４】
なお、トレンチ形成の際にトレンチ内壁の表層部に欠陥が生じるが、酸化膨張工程におけるトレンチ内壁の酸化膨張により、この欠陥が除去される。
【００３５】
ここで、単結晶シリコンの酸化膜厚の酸化処理時間依存性、及び酸化圧力依存性について説明する。
【００３６】
図３は、単結晶シリコンの酸化膜厚の酸化処理時間依存性を示すものであり、横軸に酸化処理時間［Ｈｏｕｒ］をとり、縦軸に酸化量［ｎｍ］をとっている。熱処理は、水蒸気雰囲気中で温度及び圧力がそれぞれ７００℃、２ＭＰａの条件下で実施した。この結果から、単結晶シリコンは、酸化処理時間に比例して酸化膜厚が厚くなる傾向があることが分かる。
【００３７】
図４は、単結晶シリコンの酸化膜厚の酸化圧力依存性を示すものであり、横軸に酸化処理圧力［ＭＰａ］をとり、縦軸に処理時間１時間における酸化量［ｎｍ］をとっている。酸化処理は、水蒸気雰囲気中で７００℃の加熱条件下で実施した。この結果から、単結晶シリコンは酸化処理圧力に比例して酸化膜厚が厚くなる傾向があることが分かる。
【００３８】
そこで、これらの結果を踏まえ、酸化膨張工程における処理圧力は、大気圧（約０．１ＭＰａ）以上とすることが好ましい。これにより、基板表面の膨張速度が増加し、短時間でトレンチの埋め込みが行われ、処理時間の短縮化を図ることができる。図５の結果から、酸化速度は処理圧力に比例するため、具体的な処理圧力は、生産性等の観点から実用的な処理時間を下回らないような圧力に設定する。また、酸化膨張工程における熱処理温度は、例えば、４００℃〜８００℃である。
【００３９】
本実施形態においては、トレンチ４の幅は０．４μｍ（片側０．２μｍ）であるから、酸化処理を７００℃、２ＭＰａの条件下で実施した場合、図３の結果より、酸化処理に要する時間は、１．５時間程度となる。
【００４０】
次に、酸化膨張工程の後、絶縁物６（酸化シリコン）により埋め込まれた部分を残して半導体基板１の表面を露出させる露出工程を実施する。より詳しく説明すると、例えば、反応性イオンエッチング（ＲＩＥ）や化学的機械研磨（ＣＭＰ）によって、素子形成領域となる部分の半導体基板１の表面が露出するまで絶縁物６を除去し、平坦化する。これにより図２（ｅ）に示すようなＳＴＩ構造が形成される。
【００４１】
上記酸化膨張工程において、半導体基板１の表面の酸化膨張によって基板内部に応力が発生する恐れがある。そこで、酸化膨張工程と露出工程の間に、半導体基板１を不活性ガス雰囲気中で熱処理して、半導体基板１の表面の酸化膨張によって生じた応力を除去する応力除去工程を実施しても良い。この応力除去工程は、例えば、Ｎ２ガス雰囲気中で１０００℃、１０分の処理条件下で実施することができる。なお、酸化膨張工程と応力除去工程において、処理雰囲気を途中で酸化雰囲気から不活性ガスに置換することにより、酸化膨張工程と応力除去工程を１度の熱処理で実施してもよい。
【００４２】
上述した本発明の素子間分離領域の形成方法によると、半導体基板１にトレンチ６を形成した後、半導体基板１を酸化雰囲気中で熱処理して、半導体基板１の表面を酸化膨張させ、この酸化膨張により生成された絶縁物６によりトレンチ４を埋め込むので、従来技術のＳＴＩによる素子間分離のようにトレンチに絶縁物を埋め込んだ際にボイドが発生することがそもそも無い。本発明では、酸化膨張工程において、トレンチ４内部の表面が酸化膨張すると、トレンチ４内で対向する内壁同士が自身の幅方向の膨張により互いに接触して密着し、トレンチ４が隙間無く埋め込まれ、このとき半導体基板１のうち酸化した部分は絶縁物６となって素子間分離領域を形成する。そして、このようにして形成された素子間分離領域にはボイドは存在しない。したがって、本発明によればボイドフリーの素子間分離領域を形成することができる。
【００４３】
また、熱処理時における半導体基板１の表面の膨張速度は、処理時間及び処理圧力に依存するため、本発明の酸化膨張工程において、熱処理時の圧力を大気圧以上の高圧（例えば、２ＭＰａ）とすれば、上記表面の膨張速度が増加し、短時間でトレンチ４の埋め込みが行われ、処理時間の短縮化を図ることができる。
【００４４】
つまり、本発明によれば、ＳＴＩにおいて、ボイドが無く完全にトレンチを埋め込むことができ、処理時間の短縮化を図ることができるという優れた効果が得られる。
【００４５】
次に、本発明の第２実施形態による素子間分離領域の形成方法について説明する。図５は、本発明の第２実施形態による素子間分離領域の形成方法を適用する半導体基板の断面形状を示すものである。
【００４６】
まず、図５（ａ）のように、第１実施形態と同様の手順で、半導体基板上１にパッド層２を形成した後、トレンチ４を形成する。
【００４７】
次に、パッド層２を残したまま、トレンチ４が形成された半導体基板１に対して酸化雰囲気中で熱処理して、半導体基板１の表面を酸化膨張させ、この酸化膨張により生成された絶縁物６によりトレンチ４を埋め込む酸化膨張工程を実施する。パッド層２が形成された部分は、パッド層２によって酸化のバリア効果が働くため、その部分の酸化の進行が妨げられ、この結果、トレンチ４の開口部の膨張が進まず、トレンチ４の開口部が完全に閉じない恐れがあることから、上述した第１実施形態では、トレンチ形成工程の後、酸化膨張工程の前にパッド層２を除去していた。
【００４８】
これに対し、本発明の第２実施形態では、トレンチ形成工程において、酸化膨張工程時におけるトレンチ４の開口部の閉じが悪いことを考慮して予めトレンチ４を深く形成しておき、上述した酸化膨張工程を実施した後、反応性イオンエッチング（ＲＩＥ）や化学的機械研磨（ＣＭＰ）によってパッド層２を除去するとともに、トレンチが閉じている深さ（レベル）まで半導体基板の表面を露出させ、平坦化する。その結果、残った絶縁物６が素子分離領域となり、これにより図５（ｃ）に示すようなＳＴＩ構造が形成される。
【００４９】
なお、本実施形態においても、上述した第１実施形態と同様に、酸化膨張工程と露出工程の間に、半導体基板を不活性ガス雰囲気中で熱処理して、半導体基板の表面の酸化膨張によって生じた応力を除去する応力除去工程を実施しても良い。
【００５０】
本発明の第２実施形態によれば、上述した第１実施形態と同様の効果に加え、次のような効果が得られる。すなわち、上述した第１実施形態では、トレンチ形成後に、パッド層２を除去していたが、本発明の第２実施形態によれば、ＣＭＰ等による露出工程の際に、同時にパッド層２を除去するので、パッド層２を除去する工程を単独で実施する必要が無く、全体の工程数を削減することができるという効果が得られる。
【００５１】
なお、上述した第１及び第２の実施形態では、半導体基板１の材料として単結晶シリコンを用いたが、本発明はこれに限られず、半導体のうち、酸化雰囲気中で熱処理することにより酸化して膨張し且つ絶縁性をもつに至る物質であれば、これを半導体基板とした場合にも適用することができる。例えば、ガリウム砒素、インジュウムリン等の化合物半導体を基板とするものについても同様に適用することができる。
【００５２】
その他、本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を加え得ることは勿論である。
【図面の簡単な説明】
【００５３】
【図１】本発明の第１実施形態を工程順に説明する図である。
【図２】本発明の第１実施形態を工程順に説明する図である。
【図３】単結晶シリコンの酸化膜厚の処理時間依存性を示す図である。
【図４】単結晶シリコンの酸化膜厚の処理圧力依存性を示す図である。
【図５】本発明の第２実施形態を工程順に説明する図である。
【図６】従来技術によるＳＴＩを説明する図である。
【図７】従来技術によるＳＴＩを説明する図である。
【符号の説明】
【００５４】
１  半導体基板
２  パッド層
２ａ  シリコン酸化膜
２ｂ  シリコン窒化膜
４  トレンチ
６  絶縁物
【図１】
2006310350.tif 000003
【図２】
2006310350.tif 000004
【図３】
2006310350.tif 000005
【図４】
2006310350.tif 000006
【図５】
2006310350.tif 000007
【図６】
2006310350.tif 000008
【図７】
2006310350.tif 000009