(57)【要約】      （修正有）【課題】実装性および実装信頼性を向上できる半導体装置を提供する。【解決手段】半導体装置は、半導体素子１６と、前記半導体素子を搭載するフィルム１１と、前記フィルム上に形成された前記半導体素子の電源配線１３−１、１３−２と、前記電源配線を貫通し前記フィルム表面が露出する開口部３２−１、３２−２と、前記開口部内を埋めるように前記電源配線上に設けられた絶縁層１４とを備えたフィルム回路１２とを具備する。【選択図】図２
2006310664.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、
前記半導体素子を搭載するフィルムと、
前記フィルム上に形成された前記半導体素子の電源配線と、前記電源配線を貫通し前記フィルム表面が露出する開口部と、前記開口部内を埋めるように前記電源配線上に設けられた絶縁層とを備えたフィルム回路とを具備すること
を特徴とする半導体装置。
【請求項２】
前記開口部は、前記半導体素子が搭載される素子搭載領域において、前記半導体素子の長手方向又は短手方向に沿って短冊状に設けられること
を特徴とする請求項１に記載の半導体装置。
【請求項３】
前記電源配線は、前記半導体素子が搭載されない領域において、前記半導体素子の長手方向および短手方向に沿って格子状に設けられること
を特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記開口部は、前記半導体素子が搭載される素子搭載領域および前記素子搭載領域以外の領域において、前記半導体素子の長手方向又は短手方向に沿って短冊状に設けられること
を特徴とする請求項１に記載の半導体装置。
【請求項５】
半導体素子と、
前記半導体素子が搭載される第１の面およびこの第１の面の裏面で信号配線が形成される第２の面を有する基板であって、前記基板の中央部に貫通孔が形成され、前記貫通孔を挟み前記第１の面は第１および第２の領域に分割され、前記第１および第２の領域それぞれに前記第１の面が露出する開口部を複数有する電源配線層が形成され、前記それぞれの開口を埋めるように前記電源配線層上に絶縁層が形成された基板と、
前記貫通孔を介して前記半導体素子と前記信号配線とを接続するワイヤと
を具備したことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置に関し、例えば、表面実装型の半導体装置等に適用されるものである。
【背景技術】
【０００２】
従来より、半導体チップ等を搭載する表面実装型の半導体装置等においては、ガラスエポキシ材又はポリイミド材などの高分子材により形成された薄型高分子材基板（フィルム）の一方の表面上に信号配線用のフィルム回路、他方の表面上に電源／グランド配線用のフィルム回路が設けられている（例えば、特許文献１参照）。このフィルム回路には、銅箔・その他の金属材料にて形成された薄膜の金属配線と、上記金属配線上を覆うようにレジスト等により形成された樹脂材（絶縁層）とがそれぞれ設けられることが通常である。
【０００３】
しかし、上記信号配線用のフィルム回路には、金属配線にて回路パターンが形成されているが、電源／グランド配線用のフィルム回路には回路パターンが形成されておらず、銅箔・その他の金属配線がベタ状に設けられているのみであった。
【０００４】
そのため、上記金属配線上に形成された樹脂材の量が、上記信号配線用のフィルム回路と電源／グランド配線用のフィルム回路との間で相違していた。その結果、加熱・冷却が行われると、上記樹脂材の量の差と回路パターンデザインの差に起因して、上記信号配線用のフィルム回路と電源／グランド配線用のフィルム回路の熱膨張率の差に従った膨張・収縮が発生し、フィルムの反りの現象が現れる。
【０００５】
よって、製造された半導体装置は、室温でも反りを残留させることとなり、例えば、マザーボード等への実装性を著しく阻害するという問題がある。
【０００６】
加えて、高温時には、樹脂材が応力フリーとなって上記フィルムがフラットな形状となり、室温若しくは低温時には、再びフィルムが反り形状に戻るため、温度サイクル試験や実使用において、半田ボールとボールランド接合面や半田ボール自身、または基板部品にまでダメージを与えるという問題がある。
【０００７】
上記のように従来の半導体装置では、実装性および実装信頼性が低いという事情があった。
【特許文献１】特開平８−７８５７２号公報  明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
この発明は上記のような事情に鑑みて、実装性および実装信頼性を向上できる半導体装置を提供する。
【課題を解決するための手段】
【０００９】
この発明の一態様によれば、半導体素子と、前記半導体素子を搭載するフィルムと、前記フィルム上に形成された前記半導体素子の電源配線と、前記電源配線を貫通し前記フィルム表面が露出する開口部と、前記開口部内を埋めるように前記電源配線上に設けられた絶縁層とを備えたフィルム回路とを具備すること半導体装置を提供できる。
【００１０】
この発明の一態様によれば、半導体素子と、前記半導体素子が搭載される第１の面およびこの第１の面の裏面で信号配線が形成される第２の面を有する基板であって、前記基板の中央部に貫通孔が形成され、前記貫通孔を挟み前記第１の面は第１および第２の領域に分割され、前記第１および第２の領域それぞれに前記第１の面が露出する開口部を複数有する電源配線層が形成され、前記それぞれの開口を埋めるように前記電源配線層上に絶縁層が形成された基板と、前記貫通孔を介して前記半導体素子と前記信号配線とを接続するワイヤとを具備する半導体装置を提供できる。
【発明の効果】
【００１１】
この発明によれば、実装性および実装信頼性を向上できる半導体装置が得られる。
【発明を実施するための最良の形態】
【００１２】
以下、この発明の実施形態について図面を参照して説明する。尚、この説明においては、全図にわたり共通の部分には共通の参照符号を付す。
【００１３】
［第１の実施形態］
まず、この発明の第１の実施形態に係る半導体装置について、図１および図２を用いて説明する。図１は、第１の実施形態に係る半導体装置を説明するためのもので、フィルム回路１２を示す平面図である。図２は、図１中のＡ−Ａ´線に沿った断面図である。この実施形態は、例えば、マザーボード等の表面に実装される表面実装型の半導体装置の一例である。
【００１４】
図示するように、この実施形態に係る半導体装置は、フィルム１１、半導体素子１６、
電源／グランド配線用のフィルム回路１２、信号配線用のフィルム回路２２、モールド樹脂１８、２１、接着剤１５、半田ボール１９、ワイヤ２０を備えている。
【００１５】
フィルム１１は、ガラスエポキシ材又はポリイミド材などの高分子材料により形成された薄型高分子材基板である。そして、この表面上に半導体素子１６が搭載されている。フィルム１１の半導体素子１６が搭載される素子搭載領域３０−１における中央部には、半導体素子１６との電気的接続用の貫通穴（以下スリットと称する）３３が形成されている。
【００１６】
半導体素子１６は、その能動表面がフィルム１１と正対するよう（フェイスダウン（ＦＤ）構造）にされ、接着剤１５により電源／グランド配線用のフィルム回路１２に接着されている。そして、半導体素子１６の裏面に設けられた電極パッド（図示せず）と信号配線用のフィルム回路２２の金属配線２３とが、ワイヤ２０を介して電気的に接続されている。上記ワイヤ２０は、例えば、金（Ａｕ）やアルミ（Ａｌ）等の金属細線により形成されている。
【００１７】
電源／グランド配線用のフィルム回路１２は、フィルム１１の表面上に設けられている。そして、このフィルム回路１２は、フィルム１１の表面上に設けられた電源配線として働く金属配線１３−１、１３−２、この金属配線１３−１、１３−２を貫通しフィルム１１表面が露出する開口部３２−１、３２−２、および開口部３２−１、３２−２内を埋めるように金属配線１３−１、１３−２上に設けられたソルダーレジスト（絶縁層）１４を備えている。
【００１８】
金属配線１３−１、１３−２は、銅箔・その他の金属材料により形成された薄膜の金属配線であって、半導体素子１６の電源配線として働く。
【００１９】
ソルダーレジスト１４は、上記金属配線１３−１、１３−２により構成される電気回路配線の保護および信頼向上などの目的のために、開口部３２−１、３２−２内を埋めるように金属配線１３−１、１３−２上に塗布されている。
【００２０】
ここで、図１に示すように、フィルム回路１２の素子搭載領域３０−１における配線パターンは、金属配線１３−１が半導体素子１６の短手方向に沿って複数の短冊状となるように設けられたものである。換言すれば、素子搭載領域３０−１の配線パターンは、フィルム１１の表面上にベタ状に設けられた金属配線から、短手方向に沿って複数の短冊状に金属配線が除去されフィルム１１の表面が露出する開口部３２−１を有するものである。
【００２１】
フィルム回路１２の素子搭載外領域３０−２における配線パターンは、金属配線１３−２が半導体素子１６の短手方向および長手方向に沿って複数の格子状となるように設けられたものである。換言すれば、素子搭載外領域３０−２の配線パターンは、フィルム１１の表面上にベタ状に設けられた金属配線から、長手方向および短手方向に沿ったマトリクス状に位置しドット状に金属配線を抜きフィルム１１表面が露出する開口部３２−２を有するものである。
【００２２】
一方、信号配線用のフィルム回路２２はフィルム１１の裏面上に設けられている。そして、フィルム回路２２は、フィルム１１の裏面上に設けられた信号配線として働く金属配線２３、この金属配線２３上を覆うように設けられたソルダーレジスト（絶縁層）２４、およびソルダーレジスト２４から露出し金属配線２３と電気的に接続された半田ボール１９を備えている。
【００２３】
この信号配線用のフィルム回路２２には、金属配線２３によって半導体素子１６からの信号が入力されため、又は電源電圧が供給されるための所望の配線パターンが設けられている（図示せず）。
【００２４】
金属配線２３は、銅箔・その他の金属材料により形成された薄膜の金属配線であって、半導体素子１６の信号配線として働く。
【００２５】
ソルダーレジスト２４は、上記金属配線２３により構成される電気回路配線の保護および信頼向上などの目的のために、金属配線２３上に塗布されている。
【００２６】
半田ボール１９は、金属配線２３に形成されたボールランドに、例えば、リフロー工程等により形成される。
【００２７】
モールド樹脂１８は、半導体素子１６上およびフィルム回路１２上を覆うように設けられている。モールド樹脂２１は、スリット３３を埋めるように半導体素子１６の裏面上に設けられている。そして、このモールド樹脂１８、２１により、半導体素子１６が封止されている。
【００２８】
尚、この実施形態に係る表面実装型の半導体装置では、上記モールド樹脂１８等を所定の製造工程にて製造した後、例えば、ダイヤモンドカッター等で所望のサイズに切断し、図１、図２に示す半導体装置を製造する。
【００２９】
上記のように、この実施形態に係る半導体装置によれば、フィルム１１の表面側の電源／グランド配線用のフィルム回路１２は、電源配線として働く金属配線１３−１、１３−２を貫通しフィルム１１表面が露出する開口部３２−１、３２−２を備えている。そして、この開口部３２−１、３２−２内を埋めるように金属配線１３−１、１３−２上にソルダーレジスト（絶縁層）１４が設けられている。
【００３０】
一方、フィルム１１の裏面側の信号配線用のフィルム回路２２においても、信号配線として働く金属配線２３により所望の配線パターンが設けられ、この金属配線２３上にソルダーレジスト２４が塗布されている。
【００３１】
そのため、開口部３２−１、３２−２の占有面積や金属配線１３−１、１３−２の堆積膜厚等を選択することにより、ソルダーレジスト１４の塗布された量を制御し、ソルダーレジスト１４、２４の塗布された量を近づけて、この塗布量の差を低減することができる。そして、フィルム回路１２、２２の熱膨張率の差を低減できる。結果、加熱・冷却が行われた場合であっても、フィルム回路１２、２２が同様に膨張・収縮することによって、フィルム１１の反りを防止することができ、実装性を向上できる点で有利である。
【００３２】
加えて、上記フィルム１１の反りを防止できることにより、例えば、マザーボード等への実装をより簡便にできる点で有利である。且つ、温度サイクル試験や実使用によって、高温から室温等に戻った場合であっても、フィルム１１は反ることなく一定であるから、半田ボール１９とボールランド接合面、半田ボール１９自身、金属配線２３、およびソルダーレジスト２４に与えるダメージを低減でき、実装信頼性を向上できる点で有利である。
【００３３】
さらに、フィルム回路１２の素子搭載領域３０−１における配線パターンは、金属配線１３−１が半導体素子１６の短手方向に沿って複数の短冊状となるように設けられたものである。換言すれば、素子搭載領域３０−１の配線パターンは、フィルム１１の表面上にベタ状に設けられた金属配線から、短手方向に沿って複数の短冊状に金属配線が除去されフィルム１１の表面が露出する開口部３２−１を有するものである。
【００３４】
ここで、素子搭載領域３０−１には、半導体素子１６が搭載されるため、加熱・冷却時の反りが起こりにくい。そのため、反りが起こらない範囲で、素子搭載領域３０−１の開口部３２−１の面積等を選択することによって、フィルム１１の裏面側のソルダーレジスト２４の塗布量に近づけることができる。
【００３５】
例えば、ソルダーレジスト２４の塗布量がソルダーレジスト１４の塗布量よりも多い場合には、開口部１３−１の面積を大きくして、ソルダーレジスト１４の塗布量を多くし、ソルダーレジスト１４、２４の塗布量を近づけることができる。例えば、ソルダーレジスト２４の塗布量がソルダーレジスト１４の塗布量よりも少ない場合には、開口部１３−１の面積を小さくして、ソルダーレジスト１４の塗布量を少なくし、ソルダーレジスト１４、２４の塗布量を近づけることができる。
【００３６】
フィルム回路１２の素子搭載外領域３０−２における配線パターンは、金属配線１３−２が半導体素子１６の短手方向および長手方向に沿って複数の格子状となるように設けられたものである。換言すれば、素子搭載外領域３０−２の配線パターンは、フィルム１１の表面上にベタ状に設けられた金属配線から、長手方向および短手方向に沿ったマトリクス状に位置しドット状に金属配線を抜きフィルム１１表面が露出する開口部３２−２を有するものである。
【００３７】
ここで、素子搭載外領域３０−２には、かかる半導体素子１６が搭載されないため、加熱・冷却時の反りが起こり易い。そのため、素子搭載外領域３０−２には、格子状に金属配線１３−２を設けることにより、加熱・冷却時のソルダーレジスト１４の膨張・収縮を均一に発生させ、フィルム１１の反りを防止できる点で有利である。
【００３８】
［第２の実施形態］
次に、この発明の第２の実施形態に係る半導体装置について、図３、図４を用いて説明する。図３は、この実施形態に係る半導体装置を説明するためのもので、フィルム回路１２を示す平面図である。図４は、図３中のＢ−Ｂ´線に沿った断面図である。この説明において、上記第１の実施形態と重複する部分の説明を省略する。
【００３９】
図示するように、この実施形態に係る半導体装置では、電源／グランド配線用のフィルム回路１２の素子搭載領域３０−１における配線パターンは、電源配線として働く金属配線１３−１が長手方向に沿って複数の短冊状となるように設けられたものである点で、上記第１の実施形態と相違している。換言すれば、素子搭載領域３０−１の配線パターンは、フィルム１１の表面上にベタ状に設けられた金属配線から、長手方向に沿って複数の短冊状に金属配線が除去されフィルム１１の表面が露出する開口部３２−１を有するものである。
【００４０】
その他の構造等は、上記第１の実施形態に係る半導体装置と同様である。
【００４１】
上記のように、この実施形態に係る半導体装置のフィルム回路１２の素子搭載領域３０−１における配線パターンは、金属配線１３−１が長手方向に沿って複数の短冊状となるように設けられたものである。
【００４２】
そのため、上記第１の実施形態と同様の効果が得られる。さらに、必要に応じて、このような配線パターンを設けることも可能である。
【００４３】
［第３の実施形態］
次に、この発明の第３の実施形態に係る半導体装置について、図５、図６を用いて説明する。図５は、この実施形態に係る半導体装置を説明するためのもので、フィルム回路１２を示す平面図である。図６は、図５中のＣ−Ｃ´線に沿った断面図である。この説明において、上記第１の実施形態と重複する部分の説明を省略する。
【００４４】
図示するように、電源／グランド配線用のフィルム回路１２の素子搭載領域３０−１および素子搭載外領域３０−２における配線パターンは、電源配線として働く金属配線１３−１が短手方向に沿って複数の短冊状となるように設けられたものである点で、上記第１の実施形態と相違している。換言すれば、素子搭載領域３０−１および素子搭載外領域３０−２における配線パターンは、フィルム１１の表面上にベタ状に設けられた金属配線から、短手方向に沿って短冊状に複数の金属配線を除去しフィルム１１の表面が露出する開口部３２−１を有するものである。
【００４５】
その他の構造等は、上記第１の実施形態に係る半導体装置と同様である。
【００４６】
上記のように、この実施形態に係る半導体装置のフィルム回路１２の素子搭載領域３０−１および素子搭載外領域３０−２における配線パターンは、金属配線１３−１が短手方向に沿って複数の短冊状となるように設けられたものである。
【００４７】
そのため、上記第１の実施形態と同様の効果が得られる。さらに、フィルム１１の反りが起こらない範囲で、素子搭載領域３０−１の開口部３２−１の面積等を選択することによって、ソルダーレジスト１４の塗布量を裏面側のソルダーレジスト２４の塗布量に近づけ、フィルム１１の反りを防止できる点で有利である。
【００４８】
また、上記第１の実施形態の反り防止の同様の趣旨から、例えば、フィルム回路１２において素子搭載領域３０−１の占める割合が大きい場合等に好適である。
【００４９】
［第４の実施形態］
次に、この発明の第４の実施形態に係る半導体装置について、図７、図８を用いて説明する。図７は、この実施形態に係る半導体装置を説明するためのもので、フィルム回路１２を示す平面図である。図８は、図７中のＤ−Ｄ´線に沿った断面図である。この説明において、上記第１の実施形態と重複する部分の説明を省略する。
【００５０】
図示するように、この実施形態に係る半導体装置では、電源／グランド配線用のフィルム回路１２の素子搭載領域３０−１および素子搭載外領域３０−２における配線パターンは、電源配線として働く金属配線１３−２が半導体素子１６の短手方向および長手方向に沿って複数の格子状となるように設けられたものである点で、上記第１の実施形態と相違している。換言すれば、素子搭載領域３０−１および素子搭載外領域３０−２の配線パターンは、フィルム１１の表面上にベタ状に設けられた金属配線から、長手方向および短手方向に沿ったマトリクス状に位置しドット状に金属配線を抜きフィルム１１表面が露出する開口部３２−２を有するものである。
【００５１】
その他の構造等は、上記第１の実施形態に係る半導体装置と同様である。
【００５２】
上記のように、この実施形態に係る半導体装置のフィルム回路１２の素子搭載領域３０−１および素子搭載外領域３０−２における配線パターンは、金属配線１３−２が半導体素子１６の短手方向および長手方向に沿って複数の格子状となるように設けられたものである。
【００５３】
そのため、上記第１の実施形態と同様の効果が得られる。さらに、格子状の配線パターンとなる金属配線１３−２を設けることにより、加熱・冷却時のソルダーレジスト１４の膨張・収縮を均一に発生させて、フィルム１１の反りをさらに防止できる点で有利である。
【００５４】
また、上記第１の実施形態の反り防止の同様の趣旨から、例えば、フィルム回路１２において素子搭載領域３０−１の占める割合が小さい場合等に好適である。
【００５５】
以上、第１乃至第４の実施形態を用いてこの発明の説明を行ったが、この発明は上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施形態には種々の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば、各実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【図面の簡単な説明】
【００５６】
【図１】第１の実施形態に係る半導体装置を説明するためのもので、電源／グランド配線用のフィルム回路を示す平面図。
【図２】図１中のＡ−Ａ´線に沿った断面図。
【図３】第２の実施形態に係る半導体装置を説明するためのもので、電源／グランド配線用のフィルム回路を示す平面図。
【図４】図３中のＢ−Ｂ´線に沿った断面図。
【図５】第３の実施形態に係る半導体装置を説明するためのもので、電源／グランド配線用のフィルム回路を示す平面図。
【図６】図５中のＣ−Ｃ´線に沿った断面図。
【図７】第４の実施形態に係る半導体装置を説明するためのもので、電源／グランド配線用のフィルム回路を示す平面図。
【図８】図７中のＤ−Ｄ´線に沿った断面図。
【符号の説明】
【００５７】
１１…フィルム、１２…電源／グランド配線用のフィルム回路、２２…信号配線用のフィルム回路、３３…スリット、１３−１、１３−２…金属配線、３２−１、３２−２…開口部、３０−１…素子搭載領域、３０−２…素子搭載外領域。
【図１】
2006310664.tif 000003
【図２】
2006310664.tif 000004
【図３】
2006310664.tif 000005
【図４】
2006310664.tif 000006
【図５】
2006310664.tif 000007
【図６】
2006310664.tif 000008
【図７】
2006310664.tif 000009
【図８】
2006310664.tif 000010