(57)【要約】【課題】  光の照射をうけても、その特性が変動することのない半導体装置およびその製造方法を提供する。【解決手段】  本発明の半導体装置は、半導体層１０と、  前記半導体層１０に設けられた絶縁ゲート電界効果型トランジスタ２０と、  前記絶縁ゲート電界効果型トランジスタ２０の上方に設けられたエッチングストッパ膜３２と、  前記エッチングストッパ膜３２の上方に設けられた層間絶縁層３４と、を含み、  前記絶縁ゲート電界効果型トランジスタ２０は、  前記半導体層１０の上方に設けられたゲート絶縁層２２と、  前記ゲート絶縁層２２の上方に設けられたゲート電極２４と、  前記半導体層１０に設けられたソース領域またはドレイン領域となる不純物領域２８と、を含み、  前記ゲート絶縁層２２の外側であって、該ゲート絶縁層２２と前記不純物領域２８とに挟まれた位置以外の領域の上方には前記エッチングストッパ膜３２が除去されてなる除去領域３４が設けられている。【選択図】      図１
2006210584.tif 000002
【特許請求の範囲】
【請求項１】
半導体層と、
前記半導体層に設けられた絶縁ゲート電界効果型トランジスタと、
前記絶縁ゲート電界効果型トランジスタの上方に設けられたエッチングストッパ膜と、
前記エッチングストッパ膜の上方に設けられた層間絶縁層と、を含み、
前記絶縁ゲート電界効果型トランジスタは、
前記半導体層の上方に設けられたゲート絶縁層と、
前記ゲート絶縁層の上方に設けられたゲート電極と、
前記半導体層に設けられたソース領域またはドレイン領域となる不純物領域と、を含み、
前記ゲート絶縁層の外側であって、該ゲート絶縁層と前記不純物領域とに挟まれた位置以外の領域の上方の少なくとも一部の領域には前記エッチングストッパ膜が除去されてなる除去領域が、設けられている、半導体装置。
【請求項２】
半導体層と、
前記半導体層に設けられた絶縁ゲート電界効果型トランジスタと、
前記絶縁ゲート電界効果型トランジスタの上方に設けられたエッチングストッパ膜と、
前記エッチングストッパ膜の上方に設けられた層間絶縁層と、を含み、
前記絶縁ゲート電界効果型トランジスタは、
前記半導体層に設けられたオフセット絶縁層および分離絶縁層と、
少なくとも前記オフセット絶縁層に挟まれた領域の前記半導体層の上方に設けられたゲート絶縁層と、
少なくとも前記ゲート絶縁層の上方に設けられたゲート電極と、
前記オフセット絶縁層および前記分離絶縁層との間の前記半導体層に設けられたソース領域またはドレイン領域となる不純物領域と、
前記分離絶縁層により画定された領域に設けられたガードリング層と、を含み、
前記ゲート絶縁層の外側であって、該ゲート絶縁層と前記不純物領域とに挟まれた位置以外の領域の上方の少なくとも一部の領域には前記エッチングストッパ膜が除去されてなる除去領域を有する、半導体装置。
【請求項３】
請求項１または２において、
さらに、前記除去領域には、少なくとも該除去領域のパターンを含むパターンの保護膜が設けられている、半導体装置。
【請求項４】
請求項１ないし３のいずれかにおいて、
前記絶縁ゲート電界効果型トランジスタにおいて、前記ゲート電極の側面には、サイドウォールが設けられ、
前記除去領域の端は、前記サイドウォールの上方には設けられていない、半導体装置。
【請求項５】
請求項１ないし４のいずれかにおいて、
前記保護層の端は、前記ゲート電極の上面に位置し、
前記保護層に覆われていない前記ゲート電極の上方には、シリサイド層が設けられている、半導体装置。
【請求項６】
請求項３ないし５のいずれかにおいて、
前記除去領域の一端が前記ゲート電極の上面の上方に位置し、該除去領域のパターンと比して大きいパターンの前記保護膜が設けられ、
前記ゲート電極の上面の上方における前記除去領域と前記保護膜とが重ならない領域の長さは、該ゲート電極の上面の上方以外における前記除去領域と前記保護膜とが重ならない領域の長さと比して大きい、半導体装置。
【請求項７】
請求項１ないし６のいずれかにおいて、
前記除去領域は、前記ソース領域および前記ドレイン領域とは重ならない、半導体装置。
【請求項８】
請求項１ないし７のいずれかにおいて、
さらに、前記ゲート電極の上に設けられたコンタクト層を含み、
前記除去領域は、前記コンタクト層の位置には重ならない、半導体装置。
【請求項９】
請求項２ないし８のいずれかにおいて、
前記除去領域は、少なくとも前記オフセット絶縁層の上方に設けられている、半導体装置。
【請求項１０】
請求項２ないし９のいずれかにおいて、
前記除去領域は、前記ガードリング層と重ならない、半導体装置。
【請求項１１】
（ａ）素子形成領域が確定された半導体層を準備すること、
（ｂ）前記半導体層に、絶縁ゲート電界効果型トランジスタを形成すること、
（ｃ）前記絶縁ゲート電界効果型トランジスタの上方に所定のパターンを有する保護膜を形成すること、
（ｄ）前記保護膜を含む前記絶縁ゲート電界効果型トランジスタの上方にエッチングストッパ膜を形成すること、
（ｅ）ゲート絶縁層の外側であって、該ゲート絶縁層とソース領域またはドレイン領域となる不純物領域とに挟まれた位置以外の領域の上方の前記エッチングストッパ膜を除去し、除去領域を形成すること、
（ｆ）前記絶縁ゲート電界効果型トランジスタを覆うように層間絶縁層を形成すること、を含み
前記（ｃ）では、少なくとも前記除去領域のパターンと重なるパターンを有する保護膜を形成する、半導体装置の製造方法。
【請求項１２】
請求項１１において、
前記（ｄ）の前に、前記ゲート電極および前記不純物領域の少なくとも一方の上方にシリサイド層を形成すること、を含み、
前記（ｃ）では、前記シリサイド層を形成する領域以外に残存するようなパターンを有する前記保護膜を形成する、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年の半導体装置の高集積化および微細化に伴い、配線と半導体層を接続するコンタクト層などの形成時のアライメントにおいては、より高度な正確性が要求されるようになっている。そのため、特開平８−１８１２０４号公報には、層間絶縁層と半導体層との間に、エッチングストッパ膜を設け、コンタクトホール形成時には、過剰のエッチングが行われたとしても、素子や半導体層にダメージを与えないようにする技術が開示されている。
【特許文献１】特開平８−１８１２０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
一方、半導体装置の信頼性の評価方法の１つとして、光を照射しつつＢＴ（Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）試験を行う評価方法がある。この評価方法では、まず、光を照射する前に消費電力の測定を行う。その後、光を一定時間照射した後に消費電力の測定を行い、得られた消費電力の値を比較することで、リークが発生していないか、つまり、光の照射によるデバイスの特性の変動の有無を確認する評価試験である。
【０００４】
このような光の照射によるデバイスの特性変動には、上述のエッチングストッパ膜の存在が関係しているという考えがあり、改善が望まれていた。また、特に、液晶の表示ドライバを構成するデバイスは、常にバックライトがあたることとなり、光の照射によって特性が変動しないことは、非常に重要である。
【０００５】
本発明の目的は、光の照射をうけても、その特性が変動することのない半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の第１の半導体装置は、
半導体層と、
前記半導体層に設けられた絶縁ゲート電界効果型トランジスタと、
前記絶縁ゲート電界効果型トランジスタの上方に設けられたエッチングストッパ膜と、
前記エッチングストッパ膜の上方に設けられた層間絶縁層と、を含み、
前記絶縁ゲート電界効果型トランジスタは、
前記半導体層の上方に設けられたゲート絶縁層と、
前記ゲート絶縁層の上方に設けられたゲート電極と、
前記半導体層に設けられたソース領域またはドレイン領域となる不純物領域と、を含み、
前記ゲート絶縁層の外側であって、該ゲート絶縁層と前記不純物領域とに挟まれた位置以外の領域の上方の少なくとも一部の領域には前記エッチングストッパ膜が除去されてなる除去領域が設けられている。
【０００７】
本発明の第２の半導体装置は、
半導体層と、
前記半導体層に設けられた絶縁ゲート電界効果型トランジスタと、
前記絶縁ゲート電界効果型トランジスタの上方に設けられたエッチングストッパ膜と、
前記エッチングストッパ膜の上方に設けられた層間絶縁層と、を含み、
前記絶縁ゲート電界効果型トランジスタは、
前記半導体層に設けられたオフセット絶縁層および分離絶縁層と、
少なくとも前記オフセット絶縁層に挟まれた領域の前記半導体層の上方に設けられたゲート絶縁層と、
少なくとも前記ゲート絶縁層の上方に設けられたゲート電極と、
前記オフセット絶縁層および分離絶縁層との間の前記半導体層に設けられたソース領域またはドレイン領域となる不純物領域と、
前記分離絶縁層により画定された領域に設けられたガードリング層と、を含み、
前記ゲート絶縁層の外側であって、該ゲート絶縁層と前記不純物領域とに挟まれた位置以外の領域の上方の少なくとも一部の領域には前記エッチングストッパ膜が除去されてなる除去領域が設けられている。
【０００８】
本発明の第１および第２の半導体装置によれば、絶縁ゲート電界効果型トランジスタの上方に設けられるエッチングストッパ膜を選択的に除去した除去領域を設けることで、信頼性の高い半導体装置を提供することができる。
【０００９】
従来例にかかる半導体装置において、光の照射を受けることで、リーク電流が増加してしまうことがあるが、これは、エッチングストッパ膜に電荷が補足されてしまい、本来の誘起されるチャネル領域の外側においても、反転層が誘起されやすくなるためと考えられる。一方、エッチングストッパ膜は、後に行われる層間絶縁層にコンタクト層の形成工程において、開口（コンタクトホール）を形成するためのエッチング時にゲート電極や半導体層にダメージを与えることを防ぐ役割を果たす膜であり、上記のような問題があるとしても、微細化が図られている半導体装置では特に形成する必要がある。
【００１０】
本発明の第１および第２の半導体装置によれば、光が照射された場合であっても、エッチングストッパ膜は、リーク経路となりうる領域に設けられていない。つまり、リーク経路の上方には、エッチングストッパ膜のない除去領域が設けられている。そのため、リーク電流の発生を抑制することができ、その結果、信頼性の向上した半導体装置を提供することができるのである。特に、本発明の第２の半導体装置のような高耐圧化が図られた半導体装置では、駆動電圧が大きいがゆえに、リーク電流の増加も起こりやすいが、除去領域を設けることで、リーク電流を低下させることができ、信頼性の向上した半導体装置を提供できるという利点がある。
【００１１】
なお、本発明において、特定のＡ層（以下、「Ａ層」という。）の上方に設けられた特定のＢ層（以下、「Ｂ層」という。）というとき、Ａ層の上に直接Ｂ層が設けられている場合と、Ａ層の上に他の層を介してＢ層が設けられている場合と、を含む意味である。
【００１２】
本発明は、さらに、下記の態様をとることができる。
【００１３】
（Ａ）本発明の半導体装置において、さらに、前記除去領域には、少なくとも該除去領域のパターンを含むパターンを有する保護膜が設けられているできる。
【００１４】
（Ｂ）本発明の半導体装置において、前記絶縁ゲート電界効果型トランジスタにおいて、前記ゲート電極の側面には、サイドウォールが設けられ、
前記除去領域の端は、前記サイドウォールの上方に設けられていないことができる。
【００１５】
（Ｃ）本発明の半導体装置において、前記保護層の端は、前記ゲート電極の上面に位置し、
前記保護層に覆われていない前記ゲート電極の上方には、シリサイド層が設けられていることができる。
【００１６】
（Ｄ）本発明の半導体装置において、前記除去領域の一端が前記ゲート電極の上面の上方に位置し、該除去領域のパターンと比して大きいパターンの前記保護膜が設けられ、
前記ゲート電極の上面の上方における前記除去領域と前記保護膜とが重ならない領域の長さは、該ゲート電極の上面の上方以外における前記除去領域と前記保護膜とが重ならない領域の長さと比して大きいことができる。
【００１７】
ここで、「重ならない領域の長さ」とは、この重ならない領域を画定する保護膜の端から、除去領域の端までの最短距離のことをいう。
【００１８】
（Ｅ）本発明の半導体装置において、前記除去領域は、前記ソース領域および前記ドレイン領域とは重ならないことができる。
【００１９】
（Ｆ）本発明の半導体装置において、さらに、前記ゲート電極の上に設けられたコンタクト層を含み、
前記除去領域は、前記コンタクト層の位置には重ならないことができる。
【００２０】
（Ｇ）本発明の半導体装置において、前記除去領域は、少なくとも前記オフセット絶縁層の上方に設けられていることができる。
【００２１】
（Ｈ）本発明の半導体装置において、前記除去領域は、前記ガードリング層と重ならないことができる。
【００２２】
本発明の半導体装置の製造方法は、
（ａ）素子形成領域が確定された半導体層を準備すること、
（ｂ）前記半導体層に、絶縁ゲート電界効果型トランジスタを形成すること、
（ｃ）前記絶縁ゲート電界効果型トランジスタの上方に所定のパターンを有する保護膜を形成すること、
（ｄ）前記保護膜を含む前記絶縁ゲート電界効果型トランジスタの上方にエッチングストッパ膜を形成すること、
（ｅ）ゲート絶縁層の外側であって、該ゲート絶縁層とソース領域またはドレイン領域となる不純物領域とに挟まれた位置以外の領域の上方の前記エッチングストッパ膜を除去し、除去領域を形成すること、
（ｆ）前記絶縁ゲート電界効果型トランジスタを覆うように層間絶縁層を形成すること、を含み
前記（ｃ）では、少なくとも前記除去領域のパターンと重なるパターンを有する保護膜を形成する。
【００２３】
本発明の半導体装置の製造方法によれば、所定の領域が除去されたエッチングストッパ膜を含む半導体装置を製造することができる。
【００２４】
本発明の半導体装置の製造方法において、前記（ｄ）の前に、前記ゲート電極および前記不純物領域の少なくとも一方の上方にシリサイド層を形成すること、を含み、
前記（ｃ）では、前記シリサイド層を形成する領域以外に残存するようなパターンを有する前記保護膜を形成することができる。
【００２５】
この態様によれば、シリサイド層形成工程において、シリサイド層を形成したくない領域をプロテクションするために、保護膜を形成するが、この保護膜は、除去領域に設けられる保護膜と兼用することができる。そのため、従来例にかかる半導体装置の製造方法と比して必要以上に工程数を増加させることなく、除去領域が設けられたエッチングストッパ膜を有する半導体装置を製造することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態の一例について説明する。
【００２７】
１．半導体装置
図１は、本実施の形態にかかる半導体装置を模式的に示す平面図である。図２（Ａ）は、図１のＩ−Ｉ線に沿った断面図であり、図２（Ｂ）は、図１のＩＩ−ＩＩ線に沿った断面図である。なお、図１は、不純物領域２８、３０と、ゲート電極２４の位置を模式的に示す平面図である。
【００２８】
図１に示すように、本実施の形態の半導体装置は、不純物領域３０からなるガードリング層に囲まれている。そして、ゲート電極２４を挟むようにソース領域またはドレイン領域となる不純物領域２８が配置されている。
【００２９】
図２（Ａ）および図２（Ｂ）に示すように、半導体基板（半導体層）１０には、素子分離絶縁層１２が設けられ、素子形成領域１０Ａが画定されている。素子形成領域１０Ａには、絶縁ゲート電界効果型トランジスタ（以下、「トランジスタ」ということもある。）２０が設けられている。素子形成領域１０Ａでは、半導体基板１０にオフセット絶縁層１４および分離絶縁層１６が設けられている。オフセット絶縁層１４は、電界緩和のために設けられている。分離絶縁層１６は、後述するソース領域またはドレイン領域とガードリング層とを分離するために設けられている。
【００３０】
オフセット絶縁層１４に挟まれた位置の半導体基板１０には、ゲート絶縁層２２が設けられている。そして、ゲート絶縁層２２およびオフセット絶縁層１４の一部の上には、ゲート電極２４が設けられている。オフセット絶縁層１４の上であって、ゲート電極２４の側面には、サイドウォール絶縁層２６が設けられている。オフセット絶縁層１４と、分離絶縁層１６との間には、ソース領域またはドレイン領域となる不純物領域２８が設けられている。素子分離絶縁層１２と、分離絶縁層１６との間には、所定の導電型の不純物領域３０が設けられ、この不純物領域３０は、ガードリング層となる。そして、不純物領域２８の下方には、オフセット領域である低濃度不純物層５０が、不純物領域３０の下方には、ガードリング層のオフセット領域である低濃度不純物層５４が設けられている。
【００３１】
トランジスタ２０の上には、エッチングストッパ膜３２と、層間絶縁層３４とが順次設けられている。エッチングストッパ膜３２としては、層間絶縁層３４とエッチングレートの選択比がとれる材質であればよく、特に制限されない。たとえば、層間絶縁層３４が酸化シリコン膜である場合、エッチングストッパ膜３２は窒化シリコン膜を用いることができる。エッチングストッパ膜としては、そのエッチングレートＸと、層間絶縁層３０のエッチングレートＹとの比が１：３以上である膜を用いることが好ましい。
【００３２】
また、エッチングストッパ膜３２は、本実施の形態の半導体装置において、トランジスタ２０の全面を覆うように設けられているのではなく、部分的に設けられていない除去領域３６を有する。つまり、ある所定領域以外を覆うようにエッチングストッパ膜３２が設けられていることとなる。エッチングストッパ膜３２のパターンについて、図１を参照しつつさらに説明する。
【００３３】
まず、この除去領域３６の役割について、図１３を参照しつつ説明する。図１３は、従来例にかかる半導体装置を模式的に示す平面図である。なお、図１３は、図１に対応する平面を示している。図１３に示すように、従来例にかかる半導体装置は、不純物領域３０からなるガードリング層に囲まれ、ゲート電極２４（ゲート絶縁層２２）を挟むようにソース領域またはドレイン領域となる不純物領域２８が配置されている。この半導体装置において、ゲート絶縁層２２の外側において不純物領域２８間に矢印で示すリーク経路が発生してしまうことがある。このリーク経路を断つことが除去領域３６の役割である。
【００３４】
そのため、除去領域３６は、少なくともリーク経路の上方のいずれかの箇所に設けられている。つまり、図１には、ゲート絶縁層２２の外側に長方形のパターンの除去領域３６が設けられている場合を図示しているが、これに限定されない。図１３に示したゲート絶縁層２２（チャネルが誘起される領域）の外側であってソース領域２８とドレイン領域２８との間に生じうるリーク経路（矢印で示した経路）の上方に設けられていればよい。
【００３５】
次に、除去領域３６を設けることのできない箇所について説明する。除去領域３６は、シリサイド層の上方には設けないことが好ましい。これは、シリサイド層の上にコンタクト層を設ける場合、コンタクトホール形成時のダメージがシリサイド層に与えられることを抑制するためである。図１に示す半導体装置では、ガードリング層である不純物領域３０の上にシリサイド層が設けられているため、除去領域３６は、不純物領域３０と重ならないように形成される。つまり、除去領域３６は、分離絶縁層１６の上に配置されていることとなる。同様に、ゲート電極２２および不純物領域２８の上にもシリサイド層が設けられているため、そのシリサイド層の上方には、除去領域３６は設けられていない。
【００３６】
また、本実施の形態にかかる半導体装置は、図２（Ａ）および図２（Ｂ）に参照されるように、ゲート電極２４の側面にサイドウォール絶縁層２６が設けられている。このようにサイドウォール絶縁層２６が設けられている場合、サイドウォール絶縁層２６の上に除去領域３６の端が位置しないようにすることが好ましい。除去領域３６の端がサイドウォール絶縁層２６の上に設けられている場合、エッチングストッパ膜の端がサイドウォール絶縁層２６の上に設けられていることとなる。そのため、エッチングストッパ膜を除去するときに、サイドウォール絶縁層の材質によっては、エッチングの選択比を取ることができず、サイドウォール絶縁層２６の形状が崩れてしまうことを防ぐためである。本実施の形態では、図２（Ｂ）に示すように、除去領域３６の端のうち、チャネル領域に近い位置の端は、ゲート電極２４の上面に位置している。
【００３７】
さらに、上述のように除去領域３６がゲート電極２４の上面に配置される場合には、ゲート電極２４が露出することのないよう、少なくともゲート電極２４の上に保護膜が設けられていることが好ましい。この保護膜としては、酸化膜などを用いることができる。この保護膜は、除去領域３６を形成する際のエッチングストッパ膜のエッチングでゲート電極２４などにダメージを与えることを防ぐ。保護膜は、除去領域３６のパターンと重なるパターンを有し、さらには、図１に示すように、除去領域３６と重なり、かつ、除去領域３６と比して大きいパターンを有することが好ましい。また、ゲート電極２４の上方に位置する保護膜３８の端と除去領域３６の端までの距離Ｘは、分離絶縁層１６の上方に位置する保護膜３８の端と除去領域３６の端との距離Ｙと比して大きい。これは、たとえば、マスクずれがあった場合などでもゲート電極２４が露出することがないよう保護膜３８のマージンを多くしているためである。そのため、エッチングストッパ膜を除去する際にゲート電極２４のダメージを抑制でき、信頼性が維持された半導体装置を提供することができる。
【００３８】
また、図１に示す半導体装置では、ゲート電極２４の上に、上層に設けられる配線層（図示せず）を電気的に接続するためのコンタクト層４２が設けられている。この場合には、コンタクト層４２が配置される領域以外に除去領域３６が設けられることとなる。除去領域３６は、エッチングストッパ膜が除去された領域であるため、コンタクト層４２を形成する領域までエッチングストッパ膜がないことになると、コンタクトホール形成時にゲート電極２４にダメージを与えてしまう。この態様によれば、そのような問題を防ぐことができる。
【００３９】
本実施の形態の半導体装置によれば、光が照射された場合であっても、リーク経路となりうる領域には、エッチングストッパ膜３２が設けられていない除去領域３６が配置されている。そのため、電荷が補足されることを抑制でき、リーク経路の発生を抑制できる。その結果、信頼性の向上した半導体装置を提供することができるのである。
【００４０】
次に、本実施の形態にかかる半導体装置の変形例について説明する。図３は、変形例にかかる半導体装置を模式的に示す平面図であり、図１に対応した平面を示す。
【００４１】
図３に示すように、変形例にかかる半導体装置では、除去領域３６が、ゲート絶縁層２２の外側にコの字形状になって設けられている場合である。このように、できる限り広い面積の除去領域３６を形成することがで、リーク電流の低下をより確実に図ることができ、信頼性の向上した半導体装置を提供することができる。
【００４２】
２．半導体装置の製造方法
次に、本実施の形態の半導体装置の製造方法について、図４〜１２を参照しながら説明する。図４〜１２は、本実施の形態の半導体装置の製造方法の工程を模式的に示す断面図である。なお、図４〜８、図１０（Ａ）、図１１（Ａ）および図１２（Ａ）は、図２（Ａ）に対応する断面を示す。図１０（Ｂ）、図１１（Ｂ）および図１２（Ｂ）は、図２（Ｂ）に対応する断面を示す。図９は、図１に対応する平面を示す。
【００４３】
（１）まず、図４に示すように、半導体基板１０に、素子形成領域１０Ａを画定するための素子分離絶縁層１２と、電界緩和のためのオフセット絶縁層１４と、ガードリングを形成する領域を分離するための分離絶縁層１６とを形成する。素子分離絶縁層１２、オフセット絶縁層１４および分離絶縁層１６は、ＬＯＣＯＳ法、セミリセスＬＯＣＯＳ法またはＳＴＩ法などにより形成されることができる。なお、以下の説明では、半導体基板１０として、シリコン基板を用いた場合について説明する。
【００４４】
本実施の形態では、セミリセスＬＯＣＯＳ法により形成した場合を例として説明する。セミリセスＬＯＣＯＳ法では、まず、半導体基板１０の上に、ＣＶＤ法により、酸化窒化シリコン層、窒化シリコン層（それぞれ図示せず）を順次形成する。ついで、窒化シリコン層の上に、素子分離絶縁層１２、オフセット絶縁層１４および分離絶縁層１６を形成する領域に開口を有するマスク層（図示せず）を形成する。ついで、窒化シリコン層、酸化窒化シリコン層および半導体基板１０をエッチングすることで、半導体基板１０に溝部（図示せず）が形成される。
【００４５】
ついで、最上にある窒化シリコン層をマスクとして選択熱酸化法を行うことにより、素子分離絶縁層１２、オフセット絶縁層１４および分離絶縁層１６が形成される。このオフセット絶縁層１４および分離絶縁層１６の上面は、選択熱酸化が終わった時点では、半導体基板１０の表面と比して高い面となっているため、必要に応じて、上面を公知のエッチング技術でエッチングを行い、半導体基板の表面とほぼ同一の高さになるようにしてもよい。
【００４６】
ついで、素子形成領域１０Ａに、ウエル１８（図４参照）の形成を行う。このウエルの形成は、まず、半導体基板１０の全面に犠牲酸化膜（図示せず）を形成する。犠牲酸化膜としては、たとえば、酸化シリコン膜を形成する。ついで、同一の半導体基板１０に混載されている他の素子形成領域（図示せず）を覆うレジスト層（図示せず）を形成し、レジスト層をマスクとして、リン、砒素などのＮ型不純物を１回もしくは複数回にわたって半導体基板１０に注入する。ついで、レジスト層を、たとえばアッシングにより除去し、注入されたＮ型不純物を熱処理により熱拡散させる。これにより、半導体基板１０内にウエル１８を形成する。なお、このウエル１８の形成は、必要に応じて行えばよい。
【００４７】
（２）次に、トランジスタの電界緩和のためのオフセット領域を形成する。この工程では、まず、所定のパターンを有するマスク層（図示せず）を形成した後に、半導体基板１０に所定の導電型の不純物を導入することにより、不純物層（図示せず）を形成する。その後、マスク層を除去する。
【００４８】
ついで、ガードリング層３０の下方に設けられる低濃度不純物層５４（図１参照）のための不純物を半導体基板１０に導入する。この工程は、先に述べたオフセット領域のための不純物層の形成と同様に、所定のパターンを有するマスク層（図示せず）を形成した後、半導体基板１０に所定の導電型の不純物を導入することにより、不純物層（図示せず）を形成する。
【００４９】
ついで、公知の技術により拡散処理、たとえば、熱処理を施すことにより不純物層が拡散され、トランジスタ２０のオフセット領域となる低濃度不純物層５０と、ガードリング層のオフセット領域となる低濃度不純物層５４が形成される。その後、犠牲酸化膜を公知の方法により除去する。
【００５０】
（３）次に、図６に示すように、少なくともトランジスタ２０のゲート絶縁層を形成する領域以外を覆うように保護膜２９を形成する。保護膜２９としては、たとえば、窒化シリコン膜を用いることができる。保護膜２９の形成としては、まず、半導体基板１０の全面に窒化シリコン膜（図示せず）を形成する。ついで、後の工程でゲート絶縁層が形成される領域に開口を有するマスク層（図示せず）を形成し、窒化シリコン膜をパターニングすることにより、保護膜２９が形成される。
【００５１】
ついで、図６に示すように、オフセット絶縁層１４に挟まれた位置の半導体基板１０の上にゲート絶縁層２２を形成する。ゲート絶縁層２２は、熱酸化法により形成することができる。その後、保護膜２９は、公知の技術により除去される。
【００５２】
（４）ついで、ゲート電極２４（図７参照）の形成を行う。ゲート電極２４は、半導体基板１０の上方、全面に導電層（図示せず）を形成する。導電層としては、たとえば、ポリシリコン層を形成する。ついで、導電層の上に、所定のパターンを有するマスク層を形成した後、導電層をエッチングすることで、ゲート電極２４が形成される。
【００５３】
次に、図７に示すように、ゲート電極２４の側面にサイドウォール絶縁層２６を形成する。サイドウォール絶縁層２６の形成では、まず、全面に絶縁層（図示せず）を形成した後、この絶縁層を異方性エッチングすることにより形成される。
【００５４】
（５）次に、ソース領域またはドレイン領域となる高濃度の不純物領域２８（図８参照）を形成する。不純物領域２８は、所定のパターンを有するマスク層を形成した後に不純物を導入し、必要に応じて拡散のための熱処理を行うことで形成される。ついで、トランジスタ２０のガードリング層となる不純物領域３０（図８参照）を形成する。この不純物領域３０は、不純物領域３０以外を覆うマスク層（図示せず）を形成した後、所定の導電型の不純物を半導体基板に導入し、必要に応じて拡散のための熱処理を行うことで形成される。
【００５５】
（６）次に、ゲート電極２４、不純物領域２８および不純物領域３０の上にシリサイド層の形成を行う。シリサイド層の形成では、まず、シリサイド層を形成したくない領域を保護（マスク）するためのプロテクション膜（図示せず）の形成を行う。ここで、シリサイド層を形成したくない領域とは、図示していないが同一の半導体基板１０に混載される他のデバイスや抵抗素子をあげることができる。このプロテクション膜は、たとえば、酸化シリコン層などの絶縁層をトランジスタ２０が形成された半導体基板１０の上方全面に絶縁層（図示せず）を形成し、これをパターニングすることで形成される。なお、本実施の形態に示す図では、トランジスタ２０と同一基板に混載される他のデバイスを図示してないため、プロテクション膜も図示されていない。また、プロテクション膜のパターニングの際には、図９に示すように、トランジスタ２０においては、後述の工程で除去領域３６（図２（Ｂ）参照）が形成される位置には絶縁層を残存させるようにパターニングして、保護膜３８を形成する。このように除去領域３６に設けられる保護膜３８の形成を、シリサイド層形成時のプロテクション膜の形成と同一の工程で行うことで、工程数を必要以上に増加させることなく、本実施の形態の半導体装置を製造できることとなる。
【００５６】
（７）次に、トランジスタ２０を覆うように半導体基板１０の上方に金属層（図示せず）を形成する。金属層としては、コバルト、チタン、クロム、タングステン、タンタルおよびモリブデンなどを挙げることができる。
【００５７】
ついで、シリサイド化反応を起こすために、たとえば、熱処理を行う。これにより、図１０（Ａ）および図１０（Ｂ）に示すように、ゲート電極２４、不純物領域２８および不純物領域３０の上面には、それぞれシリサイド層４０が形成されることとなる。その後、未反応の金属層を公知のエッチング技術により除去する。
【００５８】
（８）次に、図１１（Ａ）および図１１（Ｂ）に示すように、シリサイド層４０が設けられたトランジスタ２０を含む半導体基板１０の上方に、エッチングストッパ膜３２を形成する。エッチングストッパ膜３２は、トランジスタ２０とその上方に設けられた各種配線層（図示せず）とを接続するためのコンタクト層を形成する際に、コンタクトホール形成時の層間絶縁層のエッチングのストッパ膜の役割を果たす。これにより、ゲート電極２４、不純物領域２８、３０や素子分離絶縁層１２にダメージを与えることを抑制することができる。
【００５９】
（９）次に、図１２（Ａ）および図１２（Ｂ）に示すように、エッチングストッパ膜３２をパターニングして、除去領域３６を形成する。このパターニングでは、ゲート絶縁層２２の下方に誘起されるチャネル領域の外側のうちソース領域またはドレイン領域となる不純物領域２８と隣り合わない外側の上方に配置されているエッチングストッパ膜３２を除去し、除去領域３６を形成する。また、除去領域３６は、工程（６）で形成した保護膜３８の上に除去領域３６が配置されるように形成される。なお、除去領域３６は、素子分離絶縁層１２の上に除去領域３６が配置されるように形成してもよい。本実施の形態の半導体装置であれば、ゲート絶縁層２２とガードリング層である不純物領域３０との間の分離絶縁層１６の上方において、エッチングストッパ膜３２が除去されてなる除去領域３６を形成することになる。ここで、除去領域３６や保護膜３８のパターンについては、１の項で述べた通り、所定の条件を満たす限り、種々のパターンをとることができる。
【００６０】
次に、図２に参照されるエッチングストッパ膜３２を含んで、トランジスタ２０を覆うように、層間絶縁層３４を形成する。さらに、図示しないが、層間絶縁層３４の上には各種配線層が、また、層間絶縁層３４には、配線層とトランジスタ２０とを接続するコンタクト層が形成されることとなる。
【００６１】
以上の工程により、本実施の形態にかかる半導体装置を製造することができる。
【００６２】
本実施の形態の半導体装置の製造方法によれば、リーク経路となりうる領域のいずれかの上方に、エッチングストッパ膜３２が設けられていない除去領域３６を有する半導体装置を製造することができる。また、除去領域３６には、保護膜３８が設けられていることで、トランジスタを構成する部材（シリサイド層やゲート電極など）が層間絶縁層と直接に接することを防ぐことができる。
【００６３】
また、シリサイド層４０の形成工程においては、シリサイド層４０を形成したくない領域に形成するプロテクション膜と、除去領域３６に形成する保護膜３８とを同一の工程により形成している。そのため、必要以上に工程数を増加させることなく、除去領域３６が設けられたエッチングストッパ膜３２を有する半導体装置を製造することができる。
【００６４】
なお、本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨の範囲内で適宜変更が可能である。
【図面の簡単な説明】
【００６５】
【図１】本実施の形態にかかる半導体装置を模式的に示す平面図。
【図２】（Ａ）は、図１のＩ−Ｉ線に沿った断面図であり、（Ｂ）は、ＩＩ−ＩＩ線に沿った断面図
【図３】図１のＡ部を拡大して示す断面図。
【図４】本実施の形態にかかる半導体装置を模式的に示す平面図。
【図５】本実施の形態にかかる半導体装置の製造工程を模式的に示す断面図。
【図６】本実施の形態にかかる半導体装置の製造工程を模式的に示す断面図。
【図７】本実施の形態にかかる半導体装置の製造工程を模式的に示す断面図。
【図８】本実施の形態にかかる半導体装置の製造工程を模式的に示す断面図。
【図９】本実施の形態にかかる半導体装置の製造工程を模式的に示す平面図。
【図１０】本実施の形態にかかる半導体装置の製造工程を模式的に示す断面図。
【図１１】本実施の形態にかかる半導体装置の製造工程を模式的に示す断面図。
【図１２】本実施の形態にかかる半導体装置の製造工程を模式的に示す断面図。
【図１３】従来例にかかる半導体装置を模式的に示す平面図。
【符号の説明】
【００６６】
１０…半導体基板、  １２…素子分離絶縁層、  １４…オフセット絶縁層、  １６…分離絶縁層、  １８…ウエル、  ２０…トランジスタ、  ２２…ゲート絶縁層、  ２４…ゲート電極、  ２６…サイドウォール絶縁層、  ２８…不純物領域（ソース領域またはドレイン領域）、  ２９…保護膜、  ３０…不純物領域（ガードリング層）、  ３２…エッチングストッパ膜、  ３４…層間絶縁層、  ３６…除去領域、  ３８…保護膜、  ４０…シリサイド層、  ４２…コンタクト層、  ５０…低濃度不純物層、  ５４…低濃度不純物層、
【図１】
2006210584.tif 000003
【図２】
2006210584.tif 000004
【図３】
2006210584.tif 000005
【図４】
2006210584.tif 000006
【図５】
2006210584.tif 000007
【図６】
2006210584.tif 000008
【図７】
2006210584.tif 000009
【図８】
2006210584.tif 000010
【図９】
2006210584.tif 000011
【図１０】
2006210584.tif 000012
【図１１】
2006210584.tif 000013
【図１２】
2006210584.tif 000014
【図１３】
2006210584.tif 000015