(57)【要約】【課題】  並列接続された半導体スイッチ素子又は整流用ダイオードをブリッジ構成に接続する際に、直列接続される半導体スイッチ素子間又は整流用ダイオード間の線路を短くして配線インダクタンスを小さくすること。【解決手段】  フルブリッジ形のブリッジ装置において、前記第１、第２の半導体スイッチは、それぞれ第１、第２の主電流端子と制御端子とを有する半導体スイッチ素子複数個を並列接続してなり、前記第１の半導体スイッチを構成する前記複数の半導体スイッチ素子と、前記第２の半導体スイッチを構成する前記複数の半導体スイッチ素子とは、交互に相隣り合うように配置され、前記第１、第２の半導体スイッチにおける相隣り合う一対の前記半導体スイッチ素子の第１の主電流端子と第２の主電流端子とが前記第１の出力配線を介して直列接続されていることを特徴とするブリッジ装置。【選択図】  図１
2006050698.tif 000002
【特許請求の範囲】
【請求項１】
第１の入力配線、第２の入力配線と、これら第１と第２の入力配線との間に互いに直列接続された第１、第２の半導体スイッチと、前記第１と第２の入力配線との間に互いに直列接続された第３、第４の半導体スイッチと、前記第１、第２の半導体スイッチの接続点と前記第３、第４の半導体スイッチの接続点とにそれぞれ接続されている第１と第２の出力配線とを備えるフルブリッジ形のブリッジ装置において、
前記第１、第２の半導体スイッチは、それぞれ第１、第２の主電流端子と制御端子とを有する半導体スイッチ素子複数個を並列接続してなり、
前記第１の半導体スイッチを構成する前記複数の半導体スイッチ素子と、前記第２の半導体スイッチを構成する前記複数の半導体スイッチ素子とは、交互に相隣り合うように配置され、前記第１、第２の半導体スイッチにおける相隣り合う一対の前記半導体スイッチ素子の第１の主電流端子と第２の主電流端子とが前記第１の出力配線を介して直列接続されていることを特徴とするブリッジ装置。
【請求項２】
請求項１において、
前記第３、第４の半導体スイッチは、それぞれ第１、第２の主電流端子と制御端子とを有する半導体スイッチ素子複数個を並列接続してなり、
前記第３の半導体スイッチを構成する前記複数の半導体スイッチ素子と、前記第４の半導体スイッチを構成する前記複数の半導体スイッチ素子とは、交互に相隣り合うように配置され、前記第３、第４の半導体スイッチにおける相隣り合う一対の前記半導体スイッチ素子の第１の主電流端子と、第２の主電流端子とが前記第２の出力配線を介して直列接続されていることを特徴とするブリッジ装置。
【請求項３】
第１の入力配線、第２の入力配線と、これら第１と第２の入力配線との間に互いに直列接続された第１、第２の半導体スイッチと、これら第１、第２の入力配線との間に互いに直列接続された第１、第２のコンデンサと、前記第１、第２の半導体スイッチの接続点と前記第１、第２のコンデンサの接続点とにそれぞれ接続されている第１、第２の出力配線とを備えるハーフブリッジ形のブリッジ装置において、
前記第１、第２の半導体スイッチは、それぞれ第１、第２の主電流端子と制御端子とを有する半導体スイッチ素子複数個を並列接続してなり、
前記第１の半導体スイッチを構成する前記複数の半導体スイッチ素子と、前記第２の半導体スイッチを構成する前記複数の半導体スイッチ素子とは、交互に相隣り合うように配置され、前記第１、第２の半導体スイッチにおける相隣り合う一対の前記半導体スイッチ素子の第１の主電流端子と第２の主電流端子とが前記第１の出力配線を介して直列接続されていることを特徴とするブリッジ装置。
【請求項４】
第１の出力配線、第２の出力配線と、これら第１と第２の出力配線との間に互いに直列接続された第１、第２の半導体スイッチ又は整流素子と、前記第１と第２の出力配線との間に互いに直列接続された第３、第４の半導体スイッチ又は整流素子と、前記第１、第２の半導体スイッチ又は整流素子の接続点と前記第３、第４の半導体スイッチ又は整流素子の接続点とにそれぞれ接続される第１と第２の入力配線とを備えるフルブリッジ形のブリッジ装置において、
前記第１、第２の半導体スイッチ又は整流素子は、それぞれ第１、第２の主電流端子を有する半導体スイッチ素子又は整流用ダイオード複数個を並列接続してなり、
前記第１の半導体スイッチ又は整流素子を構成する複数の前記半導体スイッチ素子又はダイオードと、前記第２の半導体スイッチ又は整流素子を構成する複数の前記半導体スイッチ素子又は整流用ダイオードとは、交互に相隣り合うように配置されかつ前記第１、第２の半導体スイッチ又は整流素子における相隣り合う一対の前記半導体スイッチ素子又は整流用ダイオードの第１の主電流端子と第２の主電流端子とが前記第１の入力配線を介して直列接続されていることを特徴とするブリッジ装置。
【請求項５】
請求項４において、
前記第３、第４の半導体スイッチ又は整流素子は、それぞれ第１、第２の主電流端子と制御端子とを有する半導体スイチ素子又は整流用ダイオード複数個を並列接続してなり、
前記第３の半導体スイッチ又は整流素子を構成する前記複数の半導体スイッチ素子又は整流用ダイオードと、前記第４の半導体スイッチ又は整流素子を構成する前記複数の半導体スイッチ素子又は整流用ダイオードとは、交互に相隣り合うように配置され、前記第３、第４の半導体スイッチ又は整流素子における相隣り合う一対の前記半導体スイッチ素子又は整流用ダイオードの第１の主電流端子と第２の主電流端子とが前記第２の入力配線を介して直列接続されていることを特徴とするブリッジ装置。
【請求項６】
第１の出力配線、第２の出力配線と、これら第１と第２の出力配線との間に互いに直列接続された第１、第２の半導体スイッチ又は整流素子と、これら第１、第２の出力配線との間に互いに直列接続され第１、第２のコンデンサと、前記第１、第２の半導体スイッチ又は整流素子の接続点と前記第１、第２のコンデンサの接続点とにそれぞれ接続される第１と第２の入力配線とを備えるハーフブリッジ形のブリッジ装置において、
前記第１、第２の半導体スイッチ又は整流素子は、交互に相隣り合うように配置されかつそれぞれ第１、第２の主電流端子を有する半導体スイッチ素子又は整流用ダイオード複数個を並列接続してなり、
前記第１の半導体スイッチ又は整流素子を構成する前記複数の半導体スイッチ素子又は整流用ダイオードと、第２の導体スイッチ又は整流素子を構成する前記複数の半導体スイッチ素子又は整流用ダイオードとは、交互に相隣り合うように配置され、前記第１、第２の導体スイッチ又は整流素子における相隣り合う一対の前記半導体スイッチ素子又は整流用ダイオードの第１の主電流端子と第２の主電流端子とが前記第１の入力配線を介して直列接続されていることを特徴とするブリッジ装置。
【請求項７】
請求項１又は請求項２、あるいは請求項４又は請求項５に記載されたブリッジ装置と、該ブリッジ装置の前記半導体スイッチ素子を制御する制御回路と、前記第１又は第２の半導体スイッチを構成する前記半導体スイッチ素子の個数に相当する個数のコンデンサであって前記第１と第２の入力配線との間に接続されているコンデンサとを備えていることを特徴とする電源装置。
【請求項８】
請求項１ないし請求項３のいずれかに記載されたブリッジ装置をインバータとして備えていることを特徴とする電源装置。
【請求項９】
請求項４ないし請求項６のいずれかに記載されたブリッジ装置を整流装置、又はスイッチング整流器、あるいは力率改善型コンバータとして備えていることを特徴とする電源装置。
【請求項１０】
請求項７又は請求項９において、
前記第１、第２の入力配線は、プリント配線基板の一方の面を４辺の内の１辺からこれと対向する対辺方向に互いに平行に延び、
前記第１、第２の出力配線は、前記プリント配線基板の前記対辺から前記１辺方向に、前記入力配線と前記入力配線とに平行に延びており、
前記半導体スイッチ素子、前記整流用ダイオードは前記プリント配線基板上に搭載されていることを特徴とする電源装置。
【請求項１１】
請求項７ないし請求項１０において、
前記それぞれのコンデンサは、対応する前記半導体スイッチ素子又は整流用ダイオードの至近距離に接続されることを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＭＯＳＦＥＴ又はＩＧＢＴのような半導体スイッチ素子で構成されるブリッジ装置などの構成、そのブリッジ装置をインバータ又はスイッチング整流器などとして用いてなる電源装置に関する。
【背景技術】
【０００２】
電源装置の直流−交流変換部として用いられるインバータ回路、あるいは力率改善型コンバータとして働くスイッチング整流器、又は直流−交流変換部として用いられる整流回路は、電流容量が比較的大きな場合にはブリッジ構成で用いられることが多い。ブリッジ回路としてはフルブリッジ回路又はハーフブリッジ回路が広く知られている。フルブリッジ回路としては、４個のＭＯＳＦＥＴ又はＩＧＢＴのような半導体スイッチ素子をフルブリッジ構成に接続してなる単相用のインバータ回路、あるいは６個の半導体スイッチ素子をフルブリッジに接続してなる３相用のインバータ回路などがある。また、４個のＭＯＳＦＥＴ又はＩＧＢＴのような半導体スイッチ素子又は整流用ダイオードをブリッジに接続してなる単相用のスイッチング整流器又は整流回路、又は６個の半導体スイッチ素子又は整流用ダイオードをブリッジに接続して、３相交流を直流に変換する３相用のスイッチング整流器又は整流回路などがある。この場合、回路構成的に見ると、スイッチング整流器はインバータ回路の入力配線と出力配線とが逆になったものと考えることができる。
【０００３】
次に、ハーフブリッジ構成のものとしては、ＭＯＳＦＥＴ又はＩＧＢＴのような半導体スイッチ素子２個と２個のコンデンサとをブリッジに接続してなる単相用のインバータ回路、２個の半導体スイッチ素子又は整流用ダイオードと２個のコンデンサとをブリッジに接続してなる単相用のスイッチング整流器又は整流回路、又は３個の半導体スイッチ素子又は整流用ダイオードと３個のコンデンサとをブリッジに接続して、３相交流を直流に変換する３相用のスイッチング整流器又は整流回路などがある。
【０００４】
このようなブリッジ構成の電流容量の比較的大きなインバータ装置の一例として、図示しないＦＥＴを樹脂モールドしてなる電流容量の大きなスイッチング用モジュールを用意し、これらを回路接続用導体やビスなどによってブリッジに組み立て、接続してなるブリッジインバータ装置が既に提案されている（例えば、特許文献１参照）。スイッチング整流器又は力率改善型コンバータや整流装置についても同様であり、作業者が個別に組み立てている。
【特許文献１】特開平６−３８５４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、かかる従来の比較的大きなブリッジ構成のインバータ装置、あるいはスイッチング整流器又は力率改善型コンバータや、整流装置にあっては、その電流容量に見合った特別のスイッチング用モジュール、又は整流用モジュールを予め用意しなければならず、コストが高くなるという大きな欠点があり、また、それらは標準品でないので、部品自動搭載機によって自動的に搭載することができず、組み立てを作業者が個別に行わなければならず、製造に時間を要するという問題点もある。
【０００６】
更にまた、単に並列接続した複数の半導体スイッチ素子から構成された半導体スイッチをブリッジ構成に接続する場合には、直列接続される半導体スイッチ素子同士間の配線が長くなり、これに伴って配線インダクタンスが大きくなるために、半導体スイッチ素子のスイッチング時にサージ電圧が発生するという欠点がある。
【０００７】
本発明は、スイッチングを行う半導体スイッチ、整流素子として標準品である半導体スイッチ素子又はダイオードを複数並列接続したものをブリッジ構成にして、プリント基板上に搭載することができるようにし、この際に配線インダクタンスが増えないような実装構造にしたことを特徴としている。
【課題を解決するための手段】
【０００８】
第１の発明は、前記課題を解決するため、第１の入力配線、第２の入力配線と、これら第１と第２の入力配線との間に互いに直列接続された第１、第２の半導体スイッチと、前記第１と第２の入力配線との間に互いに直列接続された第３、第４の半導体スイッチと、前記第１、第２の半導体スイッチの接続点と前記第３、第４の半導体スイッチの接続点とにそれぞれ接続されている第１と第２の出力配線とを備えるフルブリッジ形のブリッジ装置において、前記第１、第２の半導体スイッチは、それぞれ第１、第２の主電流端子と制御端子とを有する半導体スイッチ素子複数個を並列接続してなり、前記第１の半導体スイッチを構成する前記複数の半導体スイッチ素子と、前記第２の半導体スイッチを構成する前記複数の半導体スイッチ素子とは、交互に相隣り合うように配置され、前記第１、第２の半導体スイッチにおける相隣り合う一対の前記半導体スイッチ素子の第１の主電流端子と第２の主電流端子とが前記第１の出力配線を介して直列接続されていることを特徴とするブリッジ装置を提供する。
【０００９】
第２の発明は、請求項１において、前記第３、第４の半導体スイッチは、それぞれ第１、第２の主電流端子と制御端子とを有する半導体スイッチ素子複数個を並列接続してなり、
前記第３の半導体スイッチを構成する前記複数の半導体スイッチ素子と、前記第４の半導体スイッチを構成する前記複数の半導体スイッチ素子とは、交互に相隣り合うように配置され、前記第３、第４の半導体スイッチにおける相隣り合う一対の前記半導体スイッチ素子の第１の主電流端子と、第２の主電流端子とが前記第２の出力配線を介して直列接続されていることを特徴とするブリッジ装置を提供する。
【００１０】
第３の発明は、第１の入力配線、第２の入力配線と、これら第１と第２の入力配線との間に互いに直列接続された第１、第２の半導体スイッチと、これら第１、第２の入力配線との間に互いに直列接続された第１、第２のコンデンサと、前記第１、第２の半導体スイッチの接続点と前記第１、第２のコンデンサの接続点とにそれぞれ接続されている第１、第２の出力配線とを備えるハーフブリッジ形のブリッジ装置において、前記第１、第２の半導体スイッチは、それぞれ第１、第２の主電流端子と制御端子とを有する半導体スイッチ素子複数個を並列接続してなり、前記第１の半導体スイッチを構成する前記複数の半導体スイッチ素子と、前記第２の半導体スイッチを構成する前記複数の半導体スイッチ素子とは、交互に相隣り合うように配置され、前記第１、第２の半導体スイッチにおける相隣り合う一対の前記半導体スイッチ素子の第１の主電流端子と第２の主電流端子とが前記第１の出力配線を介して直列接続されていることを特徴とするブリッジ装置を提供する。
【００１１】
第４の発明は、第１の出力配線、第２の出力配線と、これら第１と第２の出力配線との間に互いに直列接続された第１、第２の半導体スイッチ又は整流素子と、前記第１と第２の出力配線との間に互いに直列接続された第３、第４の半導体スイッチ又は整流素子と、前記第１、第２の半導体スイッチ又は整流素子の接続点と前記第３、第４の半導体スイッチ又は整流素子の接続点とにそれぞれ接続される第１と第２の入力配線とを備えるフルブリッジ形のブリッジ装置において、前記第１、第２の半導体スイッチ又は整流素子は、それぞれ第１、第２の主電流端子を有する半導体スイッチ素子又は整流用ダイオード複数個を並列接続してなり、前記第１の半導体スイッチ又は整流素子を構成する複数の前記半導体スイッチ素子又はダイオードと、前記第２の半導体スイッチ又は整流素子を構成する複数の前記半導体スイッチ素子又は整流用ダイオードとは、交互に相隣り合うように配置されかつ前記第１、第２の半導体スイッチ又は整流素子における相隣り合う一対の前記半導体スイッチ素子又は整流用ダイオードの第１の主電流端子と第２の主電流端子とが前記第１の入力配線を介して直列接続されていることを特徴とするブリッジ装置を提供する。
【００１２】
第５の発明は、請求項４において、前記第３、第４の半導体スイッチ又は整流素子は、それぞれ第１、第２の主電流端子と制御端子とを有する半導体スイチ素子又は整流用ダイオード複数個を並列接続してなり、前記第３の半導体スイッチ又は整流素子を構成する前記複数の半導体スイッチ素子又は整流用ダイオードと、前記第４の半導体スイッチ又は整流素子を構成する前記複数の半導体スイッチ素子又は整流用ダイオードとは、交互に相隣り合うように配置され、前記第３、第４の半導体スイッチ又は整流素子における相隣り合う一対の前記半導体スイッチ素子又は整流用ダイオードの第１の主電流端子と第２の主電流端子とが前記第２の入力配線を介して直列接続されていることを特徴とするブリッジ装置を提供する。
【００１３】
第６の発明は、第１の出力配線、第２の出力配線と、これら第１と第２の出力配線との間に互いに直列接続された第１、第２の半導体スイッチ又は整流素子と、これら第１、第２の出力配線との間に互いに直列接続され第１、第２のコンデンサと、前記第１、第２の半導体スイッチ又は整流素子の接続点と前記第１、第２のコンデンサの接続点とにそれぞれ接続される第１と第２の入力配線とを備えるハーフブリッジ形のブリッジ装置において、前記第１、第２の半導体スイッチ又は整流素子は、交互に相隣り合うように配置されかつそれぞれ第１、第２の主電流端子を有する半導体スイッチ素子又は整流用ダイオード複数個を並列接続してなり、前記第１の半導体スイッチ又は整流素子を構成する前記複数の半導体スイッチ素子又は整流用ダイオードと、第２の導体スイッチ又は整流素子を構成する前記複数の半導体スイッチ素子又は整流用ダイオードとは、交互に相隣り合うように配置され、前記第１、第２の導体スイッチ又は整流素子における相隣り合う一対の前記半導体スイッチ素子又は整流用ダイオードの第１の主電流端子と第２の主電流端子とが前記第１の入力配線を介して直列接続されていることを特徴とするブリッジ装置を提供する。
【００１４】
第７の発明は、請求項１又は請求項２、あるいは請求項４又は請求項５に記載されたブリッジ装置と、該ブリッジ装置の前記半導体スイッチ素子を制御する制御回路と、前記第１又は第２の半導体スイッチを構成する前記半導体スイッチ素子の個数に相当する個数のコンデンサであって前記第１と第２の入力配線との間に接続されているコンデンサとを備えていることを特徴とする電源装置を提供する。
【００１５】
第８の発明は、請求項１ないし請求項３のいずれかに記載されたブリッジ装置をインバータとして備えていることを特徴とする電源装置を提供する。
【００１６】
第９の発明は、請求項４ないし請求項６のいずれかに記載されたブリッジ装置を整流装置、又はスイッチング整流器、あるいは力率改善型コンバータとして備えていることを特徴とする電源装置を提供する。
【００１７】
第１０の発明は、請求項７又は請求項９において、前記第１、第２の入力配線は、プリント配線基板の一方の面を４辺の内の１辺からこれと対向する対辺方向に互いに平行に延び、前記第１、第２の出力配線は、前記プリント配線基板の前記対辺から前記１辺方向に、前記入力配線と前記入力配線とに平行に延びており、前記半導体スイッチ素子、前記整流用ダイオードは前記プリント配線基板上に搭載されていることを特徴とする電源装置を提供する。
【００１８】
第１１の発明は、請求項７ないし請求項１０において、前記それぞれのコンデンサは、対応する前記半導体スイッチ素子又は整流用ダイオードの至近距離に接続されることを特徴とする電源装置を提供する。
【発明の効果】
【００１９】
前記第１、第２の発明によれば、ブリッジを構成する一対の組の直列接続される半導体スイッチ素子間の配線インダクタンスが小さくなるようにレイアウトされた構造のフルブリッジ装置を提供することができる。このフルブリッジ装置をインバータ回路として用いたとき、配線インダクタンスが小さいから半導体スイッチ素子のスイッチング時にサージ電圧が発生し難く、その分、半導体スイッチ素子の低耐圧化が可能となり、また、標準品である半導体スイッチング素子を用いて電流容量の比較的大きなブリッジ装置を構成することができるから、電流容量の比較的大きなブリッジ装置の低コスト化、標準化、回路の低ノイズ化が可能となる。
【００２０】
前記第３の発明によれば、ブリッジを構成する一対の組の直列接続される半導体スイッチ素子間の配線インダクタンスが小さくなるようにレイアウトされた構造のハーフブリッジ装置を提供することができる。このハーフブリッジ装置をインバータ回路として用いたとき、配線インダクタンスが小さいから半導体スイッチ素子のスイッチング時にサージ電圧が発生し難く、その分、半導体スイッチ素子の低耐圧化が可能となり、また、標準品である半導体スイッチング素子を用いて電流容量の比較的大きなブリッジ装置を構成することができるから、電流容量の比較的大きなブリッジ装置の低コスト化、標準化、回路の低ノイズ化が可能となる。
【００２１】
前記第４、第５の発明によれば、ブリッジを構成する一対の組の直列接続される整流用ダイオード間の配線インダクタンスが小さくなるようにレイアウトされた構造のフルブリッジ形のブリッジ装置を提供することができる。このブリッジ装置を全波整流回路として用いたとき、配線インダクタンスが小さいから半導体スイッチ素子のスイッチング時にサージ電圧が発生し難く、その分、整流用ダイオードの低耐圧化が可能となり、また、標準品である整流用ダイオードを用いて電流容量の比較的大きなブリッジ装置を構成することができるから、電流容量の比較的大きなブリッジ装置の低コスト化、標準化、回路の低ノイズ化が可能となる。
【００２２】
前記第６の発明によれば、ブリッジを構成する一対の組の直列接続される整流用ダイオード間の配線インダクタンスが小さくなるようにレイアウトされた構造のハーフブリッジ形のブリッジ装置を提供することができる。このハーフブリッジ装置を整流回路として用いたとき、配線インダクタンスが小さいから半導体スイッチ素子のスイッチング時にサージ電圧が発生し難く、その分、整流用ダイオードの低耐圧化となり、また、標準品である整流用ダイオードを用いて電流容量の比較的大きなブリッジ装置を構成することができるから、電流容量の比較的大きなブリッジ装置の低コスト化、標準化、回路の低ノイズ化が可能となる。
【００２３】
前記第７の発明ないし第１１の発明によれば、低ノイズで、低価格、標準化し易い電源を得ることができる。
【発明を実施するための最良の形態】
【００２４】
[実施形態１]
図１により本発明に係る第１の実施形態であるフルブリッジ形のブリッジ装置１について説明する。図１（Ａ）は本発明に係るブリッジ装置１の回路構成を示す図であり、図１（Ｂ）は本発明に係るブリッジ装置１の配置及び構成を示す図であり、図１（Ｃ）は本発明を説明するための一般的なフルブリッジ形インバータ回路例を示す図である。図１（Ｃ）に示す通常のフルブリッジ構成のブリッジ回路１は、鎖線で示す４個の半導体スイッチ１０、１１、１２、１３をフルブリッジ構成に接続してなる。半導体スイッチ１０〜１３がそれぞれＭＯＳＦＥＴのような半導体スイッチ素子からなる場合には、半導体スイッチ素子Ｑとこれに並列接続された内部ダイオードＤとからなる。ブリッジ回路１は第1の入力配線１４と第２の入力配線１５とによって直流電源１６、入力コンデンサ１７とに接続される。互いに直列接続されている第1、第２の半導体スイッチ１１と１２との接続点ｘに第1の出力配線１８が接続され、互いに直列接続されている第３、第４の半導体スイッチ１３と１４との接続点ｙに第２の出力配線１９が接続されている。第1、第２の出力配線１８と１９との間に負荷装置２０が接続される。なお、Ｔ１とＴ２とは入力端子、Ｔ３とＴ４とは出力端子である。負荷装置２０は交流負荷である場合、あるいはトランスとその２次巻線に接続された整流器と直流負荷とからなる場合などがある。
【００２５】
電流容量が大きい場合には、前述したように、半導体スイッチ１０〜１３は特別のスイッチング用モジュールが用いられ、それでも電流容量が不足する場合には、前記スイッチング用モジュールを並列に配置して用いる。この発明では、近来では比較的電流容量の大きな電流にも対応できるプリント基板が市販されており、また電流容量の大きな半導体スイッチ素子も標準品として市販されているので、半導体スイッチとして、市販されている半導体スイッチ素子を電流容量に見合う個数だけプリント基板上に並列配置し、隣接する半導体スイッチ同士間の配線を極力短くして配線インダクタンスを小さくするような並列接続構成とすることを特徴としている。
【００２６】
図1（Ａ）は、図1（Ｃ）と等価な回路であり、図1（Ｃ）で示した半導体スイッチ１０は、並列接続した３個のＭＯＳＦＥＴのような半導体スイッチ素子１０Ａ、１０Ｂ、１０Ｃからなり、半導体スイッチ素子１１は同様な３個の半導体スイッチ素子１１Ａ、１１Ｂ、１１Ｃからなり、半導体スイッチ素子１２は同様な３個の半導体スイッチ素子１２Ａ、１２Ｂ、１２Ｃからなり、半導体スイッチ１３は同様な３個の半導体スイッチ素子１３Ａ、１３Ｂ、１３Ｃからなる。図1（Ａ）ではそれぞれの半導体スイッチ素子の内部ダイオードを図示するのを省略している。図1（Ｃ）で示した入力コンデンサ１７として、入力コンデンサ１７の容量とほぼ等しい容量を６等分した容量をそれぞれ有するコンデンサ１７Ａ、１７Ｂ、１７Ｃ、１７Ｄ、１７Ｅ、１７Ｆを並列配置とし、対応する直列の半導体スイッチ素子の接続点と至近距離で接続される。
【００２７】
図１（Ｂ）によって本発明に係る電源装置の配置及び構成を説明する。この実施形態１では、半導体スイッチ素子１０Ａ、１０Ｂ、１０Ｃ、半導体スイッチ素子１１Ａ、１１Ｂ、１１Ｃ、半導体スイッチ素子１２Ａ、１２Ｂ、１２Ｃ、半導体スイッチ素子１３Ａ、１３Ｂ、１３Ｃとして、ＴＯ３Ｐと称されている標準パッケージとして市販されているＭＯＳＦＥＴデバイスを用いている。ＴＯ３Ｐ形のＭＯＳＦＥＴデバイスの場合、直方体状のパッケージの一端からＧ、Ｄ、Ｓで示される制御端子としてのゲート用リード端子、第１の主電流端子となるドレイン用リード端子、第２の主電流端子となるソース用リード端子が整列されて延びており、これらがプリント基板２１に搭載され、ハンダ付けされることになる。
【００２８】
プリント基板２１は図面を見易くする都合上、鎖線で示されている。プリント基板２１は、このブリッジ装置１を構成する半導体スイッチ素子とコンデンサとを搭載するだけの専用のものであっても良いし、他の装置の電子部品をも搭載する大面積プリント基板の一部分であっても良い。また、プリント基板２１は、電流容量に見合った電流を担持し得る厚みを有する導電パターン（太線で示された）を有し、このような導電パターンによって入力配線１４と１５、出力配線１８と１９とが形成されている。図から分かるように、入力配線１４、１５の導電パターンはプリント基板２１の一端から対向する他端側に延び、逆に出力配線１８、１９の導電パターンはプリント基板２１の前記他端から対向する一端側に延びている。これら導電パターンは必ずしも直線状でなくともよく、部分的に曲線にしても隣接する半導体スイッチ素子同士の接続点間の長さを全体的に短くできればよい。
【００２９】
半導体スイッチ素子の特徴ある配置として、入力配線１４と１５との間に、図示のように互いに直列接続される半導体スイッチ１０の半導体スイッチ素子１０Ａ〜１０Ｃと半導体スイッチ１１の半導体スイッチ素子１１Ａ〜１１Ｃとを隣り合うように交互に配置し、他方では半導体スイッチ１２の半導体スイッチ素子１２Ａ〜１２Ｃと半導体スイッチ１３の半導体スイッチ素子１３Ａ〜１３Ｃとを隣り合うように交互に配置する。そして、半導体スイッチ素子１０Ａ〜１１Ｃを一方の半導体スイッチ素子群とし、半導体スイッチ素子１２Ａ〜１３Ｃを他方の半導体スイッチ素子群として、双方が相対するように配置する。これら半導体スイッチ素子間の距離は、放熱が行われ、電気絶縁が確保される程度でよく、それらの間隔は僅かで配置される。
【００３０】
そして、半導体スイッチ１０の半導体スイッチ素子１０Ａ〜１０Ｃのゲート用リード端子Ｇはプリント基板２１の不図示のスルーホールを通してプリント基板２１の裏面で、不図示の導電パターンにより共通に接続される。半導体スイッチ素子１１Ａ〜１１Ｃ、半導体スイッチ素子１２Ａ〜１２Ｃ、半導体スイッチ素子１３Ａ〜１３Ｃのゲート用リード端子Ｇも同様である。これらゲート用リード端子Ｇは、このプリント基板が電源装置に組み込まれるとき、図示しない制御回路に接続され、その制御回路からの駆動信号で駆動されることになる。制御については、本発明の要件でなく、通常の制御方法、制御回路でよいので、図示しないし、説明を省略する。
【００３１】
図面から隣り合う半導体スイッチ素子１０Ａのソース用リード端子Ｓと半導体スイッチ素子１１Ａのドレイン用リード端子Ｄとは、出力配線１８の導電パターンを介して最短距離で、ソース用リード端子Ｓとドレイン用リード端子Ｄとの長さにほぼ等しい長さ程度の線路で接続できることが分かる。他の隣り合う２組の半導体スイッチ素子１０Ｂと１１Ｂ、１０Ｃと１１Ｃとのソース用リード端子Ｓとドレイン用リード端子Ｄとについても同様である。また、隣り合う半導体スイッチ素子１２Ａのソース用リード端子Ｓと半導体スイッチ素子１３Ａのドレイン用リード端子Ｄとは、出力配線１９の導電パターンを介して最短距離で、ソース用リード端子Ｓとドレイン用リード端子Ｄとの長さにほぼ等しい長さの線路で接続できることが分かる。半導体スイッチ素子１２Ｂと１３Ｂ、１２Ｃと１３Ｃとのソース用リード端子Ｓとドレイン用リード端子Ｄとについても同様である。
【００３２】
更にまた、この実施形態１では、前記のように入力コンデンサ１７として、６個のコンデンサ１７Ａ、１７Ｂ、１７Ｃ、１７Ｄ、１７Ｅ、１７Ｆを入力配線１４の導電パターンと入力配線１５の導電パターンとの間に並列配置して接続しているので、これらコンデンサの接続位置を適切にすることによって、コンデンサ１７Ａを半導体スイッチ素子１０Ａのドレイン用リード端子Ｄと半導体スイッチ素子１１Ａのソース用リード端子Ｓとに最短距離で接続することも可能である。同様に、コンデンサ１７Ｂを半導体スイッチ素子１０Ｂのドレイン用リード端子Ｄと半導体スイッチ素子１１Ｂのソース用リード端子Ｓとに最短距離で、コンデンサ１７Ｃを半導体スイッチ素子１０Ｃのドレイン用リード端子Ｄと半導体スイッチ素子１１Ｃのソース用リード端子Ｓとに最短距離で接続することも可能である。また、コンデンサ１７Ｄを半導体スイッチ素子１２Ａのドレイン用リード端子Ｄと半導体スイッチ素子１３Ａのソース用リード端子Ｓとに最短距離で接続することも可能である。同様に、コンデンサ１７Ｅを半導体スイッチ素子１２Ｂのドレイン用リード端子Ｄと半導体スイッチ素子１３Ｂのソース用リード端子Ｓとに最短距離で、コンデンサ１７Ｆを半導体スイッチ素子１２Ｃのドレイン用リード端子Ｄと半導体スイッチ素子１３Ｃのソース用リード端子Ｓとに最短距離で接続することも可能である。
【００３３】
以上の記載から分かるように、この実施形態のフルブリッジ回路においては、上下に直列される一対の半導体スイッチ間の線路を最短で接続できるだけでなく、上下に直列される一対の半導体スイッチと入力コンデンサとの間の線路を最短で接続することができるので、ブリッジ装置を小型化でき、また配線インダクタンスを小さくできるので、半導体スイッチのスイッチング時に生じるサージ電圧を小さくでき、またこのブリッジ装置をインバータとして用いるときには高周波動作にするのに適したインバータ装置を得ることができる。
【００３４】
以上の実施形態１では、単相用のブリッジ装置について述べたが、上下直列接続された一対の半導体スイッチからなるアームを更に加えた３相用に適したブリッジ装置の変形例についても同様に構成することができる。図示しないが、各半導体スイッチが前述のように３個の半導体スイッチ素子を並列接続したものからなるものとすると、６個の半導体スイッチ素子と３個の入力コンデンサとが増えると共に、第３番目の出力配線の導電パターンが図１（Ｂ）に示された入力配線１４、１５の導電パターンの中央を図面右から左方向に延びるように付加される。これら６個の半導体スイッチ素子と３個の入力コンデンサとを前述したように、線路が最短になるように、それらのゲート用リード端子を前述のように接続し、レイン用リード端子とソース用リード端子を、図１の入力配線１４、１５、及び付加される第３の出力配線に接続すればよい。なお、以上の実施形態ではより好ましいブリッジ装置の構成について述べたが、コンデンサは直列接続される半導体スイッチ素子の組み数と必ずしも同じでなくともよい。
【００３５】
[実施形態２]
次に、図２によりハーフブリッジ構成のブリッジ装置２について説明する。図２において、図１で用いた記号と同一の記号は同じ名称の部材を示すものとする。図２（Ａ）は典型的なハーフブリッジ形のインバータ電源を示し、ハーフブリッジ形のインバータ回路はＭＯＳＦＥＴのような半導体スイッチ１０、１１を２個直列接続した第１のアームと２個のコンデンサ３０、３１を直列接続してなる第２のアームとを入力配線１４と１５との間に並列に接続すると共に、半導体スイッチ１０と１１との接続点ｘから一方の出力配線１８、コンデンサ３０と３１との接続点ｙから他方の出力配線１９をそれぞれ引き出した回路構成になっている。なお、１６は直流電源、２０は負荷装置である。半導体スイッチ１０、１１はそれぞれＭＯＳＦＥＴＱとその内部ダイオードＤとで示されている。
【００３６】
この実施形態でも、図２（Ｂ）に示すように、半導体スイッチ１０、１１として、それぞれ３個のＭＯＳＦＥＴのような半導体スイッチ素子１０Ａ、１０Ｂ、１０Ｃ、及び１１Ａ、１１Ｂ、１１Ｃを並列接続してなる。半導体スイッチ素子１０Ａ、１０Ｂ、１０Ｃ、及び１１Ａ、１１Ｂ、１１Ｃは標準品であるＴＯ３Ｐ形のＭＯＳＦＥＴデバイスなどである。また、コンデンサ３０、３１も前記半導体スイッチ素子の並列個数と同等な個数で、それら容量のほぼ１／３のコンデンサ３０Ａ、３０Ｂ、３０Ｃ、及び３１Ａ、３１Ｂ、３１Ｃを並列接続してなる。半導体スイッチ素子１０Ａ、１０Ｂ、１０Ｃ、及び１１Ａ、１１Ｂ、１１Ｃについては、前記第１のブリッジ装置１の場合と同じであるので説明を省略する。なお、コンデンサ３０、３１は必ずしも複数個用いる必要はなく、それぞれ単一であってもよい。
【００３７】
コンデンサについては、コンデンサ３０Ａと３１Ａとが最短で接続されるように、互いに隣接する位置にあり、コンデンサ３０Ａと３１Ａとの一方側のリード端子同士は出力配線１９の導電パターンを通して最短で接続される。同様に、コンデンサ３０Ｂと３１Ｂとが隣接して位置し、また、コンデンサ３０Ｃと３１Ｃトが隣接して位置して、それらの一方側のリード端子同士は出力配線１９の導電パターンを通して最短で接続される。
【００３８】
したがって、このハーフブリッジ構成のブリッジ装置２においても、従来のような特別製のスイッチングモジュールに替えて、その電流容量と同等な電流容量となる個数の標準品の半導体スイッチ素子を自動部品搭載機などによって、プリント基板に搭載し、その際に、直列配置の一対の半導体スイッチ素子同士の配線が最短になるようにレイアウトしているので、それらの間の配線インダクタンスを最小にでき、したがって、ブリッジ装置２をインバータ回路に用いた場合にサージ電圧の小さなインバータ電源を提供することができる。
【００３９】
[実施形態３]
以上述べた実施形態では、ＭＯＳＦＥＴのような半導体スイッチング素子をブリッジ構成に、あるいは半導体スイッチング素子とコンデンサとをブリッジ構成にしたが、整流用ダイオードをブリッジ構成して整流回路とする場合、特に、コンデンサ入力形整流回路の場合には、ダイオードのリカバリー電流の消滅時に発生するサージ電圧を抑制することができる。図３により本発明に係る実施形態３のブリッジ装置３について説明する。図３（Ａ）は整流素子４０〜４３をフルブリッジ構成に接続した一般的な整流回路を示し、図３（Ｂ）は本発明に係るフルブリッジ回路の構成を示し、図３（Ｃ）は本発明に係る第３のブリッジ装置３を示す。なお、図３において、図１で用いた記号と同一の記号は同一の名称の部材を示すものとする。
【００４０】
プリント基板２１の上面には入力配線１４、１５となる導体パターンが、その一端に形成された入力端子Ｔ１、Ｔ２からほぼ平行に相対する他端側に向けて延びている。その他端に形成された出力端子Ｔ３、Ｔ４から出力配線１８、１９となる導電パターンが前記一端側に向けてほぼ平行に形成されている。出力配線１８、１９となる導電パターンは、入力配線１４、１５となる導体パターンの内側に形成されている。入力配線１４、１５となる導体パターンと出力配線１８、１９となる導電パターンとの間の距離、及び出力配線１８、１９となる導電パターン間の距離は、電気的絶縁が確保できる程度である。
【００４１】
整流素子４０は並列接続された３個の整流用ダイオード４０Ａ、４０Ｂ、４０Ｃで構成され、整流素子４１は並列接続された３個の整流用ダイオード４１Ａ、４１Ｂ、４１Ｃで構成されている。また、整流素子４２は並列接続された３個の整流用ダイオード４２Ａ、４２Ｂ、４２Ｃで構成され、整流素子４３は並列接続された３個の整流用ダイオード４３Ａ、４３Ｂ、４３Ｃで構成されている。互いに直列接続される整流用ダイオード４０Ａ〜４０Ｃと整流用ダイオード４１Ａ〜４１Ｃとは互いに交互に位置するよう配置される。そして、整流用ダイオード４０Ａ〜４０Ｃのアノード用リード端子Ａは入力配線１４となる導電パターンにハンダ付けされ、整流用ダイオード４１Ａ〜４１Ｃのカソード用リード端子Ｃは入力配線１４となる導電パターンにハンダ付けされる。したがって、例えば、整流用ダイオード４０Ａのアノード用リード端子Ａは、入力配線１４となる導体パターンを介して、整流用ダイオード４１Ａのカソード用リード端子Ｃに最短距離で接続される。整流用ダイオード４０Ｂと４１Ｂ、整流用ダイオード４０Ｃと４１Ｃとの間も同様である。
【００４２】
また、互いに直列接続される整流用ダイオード４２Ａ〜４２Ｃと整流用ダイオード４３Ａ〜４３Ｃとの各組みについても前述と同様に交互に位置するよう配置される。そして、整流用ダイオード４２Ａ〜４２Ｃのアノード用リード端子Ａは入力配線１５となる導電パターンにハンダ付けされ、整流用ダイオード４３Ａ〜４３Ｃのカソード用リード端子Ｃは入力配線１５となる導電パターンにハンダ付けされる。したがって、例えば、整流用ダイオード４２Ａのアノード用リード端子Ａは、入力配線１５となる導体パターンを介して、整流用ダイオード４３Ａのカソード用リード端子Ｃに最短距離で接続される。整流用ダイオード４２Ｂと４３Ｂ、整流用ダイオード４２Ｃと４３Ｃとの間も同様であり、それらの線路を最短にすることが可能であるので、前記実施形態同様に配線インダクタンスを小さくすることができる。
【００４３】
出力コンデンサ４５として、半導体スイッチを構成する半導体スイッチ素子の並列接続個数に相当する個数である６個を用いて、出力コンデンサ４５の容量のほぼ１／６に等しい容量を有するコンデンサ４５Ａ〜４５Ｆをプリント基板２１上に搭載し、コンデンサ４５Ａ〜４５Ｆのそれぞれのリード端子を出力配線１８、１９となる導電パターンにハンダ付けして接続する。例えば、コンデンサ４５Ａの一方のリード端子は出力配線１８である導電パターンを介して整流用ダイオード４０Ａのカソード用リード端子Ｃに最短で接続され、また、コンデンサ４５Ａの他方のリード端子は出力配線１９となる導電パターンを介して整流用ダイオード４１Ａのアノード用リード端子Ａに最短で接続され得る。他のコンデンサ４５Ｂ〜４５Ｆも同様に僅かな配線距離で接続される。なお、出力コンデンサ４５を必ずしも６個のコンデンサ４５Ａ〜４５Ｆに分割して用いる必要は無く、プリント基板２１に搭載可能な標準のコンデンサが市販されていれば、１個又は２個、あるいは他の個数であってもよい。
【００４４】
前記ブリッジ装置３は単相交流電力を直流電力に変換するのに用いられるコンデンサ入力形整流装置として最適であるが、３相交流電力を直流電力に変換するコンデンサ入力形３相ブリッジ装置も前述と同様にして得ることができる。コンデンサ入力形３相ブリッジ装置は良く知られているので、詳述しないが、前記ブリッジ装置３を展開するものとすれば、並列接続された３個の整流用ダイオードを２組直列接続した６個の整流用ダイオードをプリント基板２１上に付加して搭載し、出力配線１８、１９となる導電パターン間に接続される。それら整流用ダイオードのアノード用リード端子、カソード用リード端子の接続は前述と同様に行えばよい。また、出力コンデンサについても前述と全く同様に考えることができる。逆方向電圧がダイオードに印加されるとき生じるサージ電圧を低減できる。
【００４５】
[実施形態４]
実施形態３では整流用ダイオードをブリッジ構成に接続した整流装置について説明したが、トランジスタやＭＯＳＦＥＴのような半導体スイッチ素子を用いたスイッチング整流装置が広く知られている。図示しないが、本件出願人の特許出願に係る特開昭５９−６３９７５号公報、特開平７−３０８０６９号公報、特開平９−３２２５４２号公報などに開示されている発明から分かるように、それらスイッチング整流回路の構成は、図1及び図２に示したブリッジ回路と同様な構成を有し、異なる点は、図1及び図２に示したブリッジ回路の入力配線と出力配線とが逆になることである。つまり、図1及び図２に示したブリッジ回路の入力配線が出力配線になり、出力配線が入力配線になるというところが異なる。したがって、前記ブリッジ装置１、２の入力端子Ｔ１、Ｔ２を出力端子とし、出力端子Ｔ３、Ｔ４を入力端子とすることによって、図1及び図２に示した前記ブリッジ装置１、２をスイッチング整流装置に用いることができる。
【００４６】
なお、以上述べた実施形態では、半導体スイッチ素子としてＭＯＳＦＥＴを用いたが、ＭＯＳＦＥＴの他にＩＧＢＴ、又はトランジスタなど他の半導体スイッチ素子を用いることができ、内部ダイオードを備えない場合には別途ダイオードを逆並列に接続すれば足りる。また、半導体スイッチとして半導体スイッチ素子を３個並列接続した例、整流素子として整流用ダイオードを３個並列接続した例について述べたが、これに限られることは無く、半導体スイッチ素子又は整流用ダイオードが２個、あるいは４個以上並列接続したものを用いても勿論よい。このような構造のブリジ装置にあっては、標準化が容易であり、通信用電源、直流高電圧電源、溶接用電源など広範囲の電子機器のインバータ部、整流部などに適用できる。
【図面の簡単な説明】
【００４７】
【図１】本発明に係る実施形態１の第１ブリッジ装置１を説明するための図である。
【図２】本発明に係る実施形態２の第２ブリッジ装置２を説明するための図である。
【図３】本発明に係る実施形態３の第３ブリッジ装置３を説明するための図である。
【符号の説明】
【００４８】
１・・・第１のブリッジ装置
２・・・第２のブリッジ装置
３・・・第３のブリッジ装置
１０〜１３・・・半導体スイッチ
１０Ａ〜１０Ｃ・・・半導体スイッチ素子
１１Ａ〜１１Ｃ・・・半導体スイッチ素子
１２Ａ〜１２Ｃ・・・半導体スイッチ素子
１３Ａ〜１３Ｃ・・・半導体スイッチ素子
１４、１５・・・入力配線
１６・・・直流電源
１７・・・入力コンデンサ
１８、１９・・・出力配線
２０・・・負荷装置
３０、３１・・・コンデンサ
４０〜４３・・・整流素子
４５・・・出力コンデンサ
Ｔ１Ｔ２・・・入力端子
Ｔ３Ｔ４・・・出力端子
【図１】
2006050698.tif 000003
【図２】
2006050698.tif 000004
【図３】
2006050698.tif 000005