(57)【要約】【課題】  本発明は、試験装置に関し、特に半導体ウエハ上に形成された集積回路の試験装置に適用して、小さな振幅により試験信号を試験対象に印加する場合でも、確実に所望する信号レベルにより試験信号を印加することができるようにする。【解決手段】  本発明は、ＤＵＴボード８に設けた減衰器１１によりテストヘッド３から出力される試験信号Ｓ１を減衰させて試験対象４に印加する。【選択図】  図１
2006226933.tif 000002
【特許請求の範囲】
【請求項１】
テストヘッドから出力される試験信号をＤＵＴボードを介してプローブカードに入力し、前記プローブカードに設けられたプローブにより前記試験信号を試験対象に印加する試験装置において、
前記ＤＵＴボードは、
入力信号を所定の減衰率により減衰させて出力する減衰器を有し、
前記減衰器により前記テストヘッドから出力される前記試験信号を減衰させて前記プローブカードに出力する
ことを特徴とする試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置に関し、特に半導体ウエハ上に形成された集積回路の試験装置に適用することができる。本発明は、ＤＵＴボードに設けた減衰器によりテストヘッドから出力される試験信号を減衰させて試験対象に印加することにより、小さな振幅により試験信号を試験対象に印加する場合でも、確実に所望する信号レベルにより試験信号を印加することができるようにする。
【背景技術】
【０００２】
従来、半導体製造工程においては、試験装置により動作確認用の各種試験信号を試験対象に印加して応答を判定することにより、試験対象を動作確認して出荷するようになされている。
【０００３】
すなわち試験装置は、テストヘッドに接続された本体装置によりテストヘッドの動作を制御して種々の試験を実行し、試験対象に試験信号を印加する場合、このテストヘッドに設けられた信号発生装置により試験信号を発生する。試験装置は、試験対象に応じて交換可能にテストヘッドにＤＵＴ（Device Under Test ）ボードが設けられ、試験対象の電極の配置に応じて、ＤＵＴボードにプローブカードが設けられる。これにより試験装置は、テストヘッドの信号発生装置で生成した試験信号を、ＤＵＴボード、プローブカードを介して試験対象に印加する。また試験装置では、このようにして試験信号を試験対象に印加するようにして、信号発生装置から出力される試験信号の信号レベルが、試験対象に印加が求められる信号レベルとなるように、本体装置により信号発生装置の動作を制御するようになされている。
【０００４】
このような試験装置については、例えば特開平１１−８３９３４号公報にＤＵＴボードの構成を簡略化する工夫が提案されている。
【０００５】
ところでこのように信号発生装置で生成した試験信号を試験対象に印加する場合、配線等による減衰により試験信号の信号レベルの低下を避け得ない。
【０００６】
これによりこの種の試験装置では、小さな振幅により試験信号を試験対象に印加する場合、このような信号レベルの低下を無視できなくなり、結局、所望する信号レベルにより試験対象に試験信号を印加できなくなる問題があった。
【特許文献１】特開平１１−８３９３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は以上の点を考慮してなされたもので、小さな振幅により試験信号を試験対象に印加する場合でも、確実に所望する信号レベルにより試験信号を印加することができる試験装置を提案しようとするものである。
【課題を解決するための手段】
【０００８】
かかる課題を解決するため請求項１の発明においては、テストヘッドから出力される試験信号をＤＵＴボードを介してプローブカードに入力し、前記プローブカードに設けられたプローブにより前記試験信号を試験対象に印加する試験装置に適用して、前記ＤＵＴボードは、入力信号を所定の減衰率により減衰させて出力する減衰器を有し、前記減衰器により前記テストヘッドから出力される前記試験信号を減衰させて前記プローブカードに出力するようにする。
【０００９】
請求項１の構成により、テストヘッドから出力される試験信号をＤＵＴボードを介してプローブカードに入力し、前記プローブカードに設けられたプローブにより前記試験信号を試験対象に印加する試験装置に適用して、前記ＤＵＴボードは、入力信号を所定の減衰率により減衰させて出力する減衰器を有し、前記減衰器により前記テストヘッドから出力される前記試験信号を減衰させて前記プローブカードに出力するようにすれば、配線等により減衰した信号レベルの低下分をも減衰器による試験信号の減衰により併せて小さくし、信号レベルの低下による影響を抑制することができる。これにより小さな振幅により試験信号を試験対象に印加する場合でも、確実に所望する信号レベルにより試験信号を印加することができる。
【発明の効果】
【００１０】
本発明によれば、小さな振幅により試験信号を試験対象に印加する場合でも、確実に所望する信号レベルにより試験信号を印加することができる。
【発明を実施するための最良の形態】
【００１１】
以下、適宜図面を参照しながら本発明の実施例を詳述する。
【実施例１】
【００１２】
（１）実施例の構成
図１は、本発明に係る試験装置を示すブロック図である。この試験装置１は、本体装置２にテストヘッド３が接続され、このテストヘッド３を本体装置２により制御して試験対象である被測定デバイス４を種々に試験する。試験装置１は、この種々の試験の１つとして被測定デバイス４に試験信号を印加して動作を確認する。
【００１３】
ここで被測定デバイス４は、半導体ウエハ上に形成された半導体チップであり、外部からの制御により動作を切り換える集積回路である。このため被測定デバイス４は、シリアルデータを入力する入力部５が設けられ、この入力部５に入力するシリアルデータにより動作を切り換え、順次入力される入力データを処理して出力データを出力する。被測定デバイス４は、この入力データ及び出力データのインターフェースが比較的大振幅の例えばＴＴＬ（Transistor Transistor Logic）系インターフェースにより形成され、入力部５に係るインターフェースがＴＴＬレベルに比して微小振幅のインターフェースにより形成される。具体的に例えば、入力データ、出力データのインターフェースは、Ｈレベル及びＬレベルがそれぞれ５〔Ｖ〕及び０〔Ｖ〕のインターフェースにより作成され、入力部５のインターフェースは、Ｈレベル及びＬレベルがそれぞれ０．２〔Ｖ〕及び０〔Ｖ〕のインターフェースにより作成される。
【００１４】
試験装置１は、これにより試験信号の印加による動作の確認において、この入力部５に試験信号Ｓ１を印加した後、入力データに対応する試験信号Ｓ２を印加して出力データに係る応答信号Ｓ３を判定し、これによりシリアルデータにより動作を切り換えて被測定デバイス４の応答を確認する。またこのような試験信号Ｓ１、Ｓ２の印加による動作の確認においては、試験信号Ｓ１、Ｓ２の信号レベル等を種々に切り換えて被測定デバイス４の応答を確認する。
【００１５】
このため試験装置１において、本体装置２は、この試験装置１全体の動作を制御する制御部等が設けられ、試験信号Ｓ１、Ｓ２を被測定デバイス４に印加して動作を確認する場合、この試験に係る各部の動作を制御部により制御する。
【００１６】
この本体装置２において、パターンジェネレータ６は、制御部による制御により、試験信号Ｓ１、Ｓ２を被測定デバイス４に印加する場合、試験波形生成用及び応答波形検証用のパターンデータＳ４を出力する。
【００１７】
テストヘッド３は、本体装置２の制御により、ピンエレクトロニクス７の動作を切り換え、ＤＵＴボード８、プローブカード９を介して試験用の電源等を被測定デバイス４に印加する。これら一連の処理において試験信号Ｓ１、Ｓ２を被測定デバイス４に印加して動作を確認する場合、ピンエレクトロニクス７は、信号発生回路により、パターンジェネレータ６から出力される試験波形生成用のパターンデータＳ４に基づいて、試験信号Ｓ１、Ｓ２を生成して出力する。またピンエレクトロニクス７は、比較回路により、ＤＵＴボード８から出力される応答信号Ｓ３と、パターンジェネレータ６から出力される応答波形検証用のパターンデータＳ４とを比較し、これにより被測定デバイス４の応答を判定する。試験装置１においては、この比較回路による判定結果を本体装置２に通知し、これにより被測定デバイス４の良否を判断できるようになされている。
【００１８】
ピンエレクトロニクス７は、このような試験信号Ｓ１、Ｓ２の印加による動作の確認において、試験信号Ｓ１、Ｓ２の信号レベルを種々に切り換える。
【００１９】
この処理において、ピンエレクトロニクス７は、試験信号Ｓ２については、被測定デバイス４に印加が求められる信号レベルにより出力するのに対し、試験信号Ｓ１については、後述するアッテネート・アンプ回路により信号レベルを減衰させる分、被測定デバイス４に印加が求められる信号レベルより大きな信号レベルにより出力する。
【００２０】
ＤＵＴボード８は、アダプタリング１０を介してプローブカード９が接続され、テストヘッド３から出力される試験用の電源、試験信号Ｓ１、Ｓ２等をプローブカード９に出力し、またプローブカード９から出力される応答信号Ｓ３をテストヘッド３に出力する。なおここでアダプタリング１０は、ＤＵＴボード８とプローブカード９とを接続するコネクタである。
【００２１】
これらの処理において、ＤＵＴボード８は、試験信号Ｓ１については、アッテネート・アンプ回路１１により減衰させて、被測定デバイス４に印加が求められる信号レベルにより出力する。ここでアッテネート・アンプ回路１１は、入力信号の信号レベルを所定の減衰率により減衰させて出力する減衰器の機能を備えるバッファアンプ回路である。これによりアッテネート・アンプ回路１１は、テストヘッド３から出力される試験信号Ｓ１の信号レベルを減衰させて、被測定デバイス４に印加が求められる信号レベルにより出力する。
【００２２】
これにより試験装置１においては、テストヘッド３とＤＵＴボード８との間で試験信号Ｓ１の信号レベルが配線等により低下しても、この信号レベルの低下分についてもアッテネート・アンプ回路１１により併せて小さくし、その分、信号レベルの低下による影響を抑制するようになされている。なお試験装置１では、このようなＤＵＴボード８が被測定デバイス４に応じて交換されるように構成される。
【００２３】
プローブカード９は、被測定デバイス４の電極の配置に応じて複数のプローブが形成され、これらのプローブによりＤＵＴボード８から出力される試験用の電源、試験信号Ｓ１、Ｓ２等を被測定デバイス４の電極に印加すると共に、応答信号Ｓ３を取得してＤＵＴボード８に出力する。
【００２４】
（２）実施例の動作
以上の構成において、この試験装置１においては、テストヘッド３から出力される試験用の電源等がＤＵＴボード８を介してプローブカード９に入力され、ここでプローブカード９に設けられたプローブにより被測定デバイス４に試験用の電源等が印加され、これにより半導体製造工程において種々の試験に供される。
【００２５】
試験装置１では、試験信号Ｓ１、Ｓ２を被測定デバイス４に印加して動作を確認する場合、パターンジェネレータ６から出力される試験波形生成用のパターンデータＳ４よりピンエレクトロニクス７で試験信号Ｓ１が生成され、プローブカード９のプローブにより試験信号Ｓ１が被測定デバイス４に印加される。続いてパターンジェネレータ６から出力される試験波形生成用のパターンデータＳ４よりピンエレクトロニクス７で試験信号Ｓ２が生成され、プローブカード９のプローブにより試験信号Ｓ２が被測定デバイス４に印加される。また試験信号Ｓ２の印加による被測定デバイス４の応答信号Ｓ３がプローブからピンエレクトロニクス７に入力され、ここでパターンジェネレータ６から出力される応答波形検証用のパターンデータＳ４により応答信号Ｓ３が判定され、この判定結果が本体装置２の制御部に通知される。これにより試験装置１では、試験信号Ｓ１の印加により被測定デバイス４の動作が切り換えられた後、被測定デバイス４に試験信号Ｓ２が順次入力されて被測定デバイス４の応答が確認される。
【００２６】
試験装置１では、このようにして被測定デバイス４に印加される試験信号Ｓ１、Ｓ２が、配線等による減衰により信号レベルが低下するものの、これらのうちの試験信号Ｓ２の信号レベルにおいては、比較的大きな信号レベルであり、これにより配線等による信号レベルの低下は、十分に無視することができる。これにより試験装置１では、被測定デバイス４に印加が求められる信号レベルにより試験信号Ｓ２をピンエレクトロニクス７で生成しても、この試験信号Ｓ２が被測定デバイス４に印加される。
【００２７】
しかしながら試験信号Ｓ１の信号レベルにおいては、試験信号Ｓ２より小さな信号レベルであり、試験信号Ｓ２と同様に、被測定デバイス４に印加が求められる信号レベルによりピンエレクトロニクス７で生成したのでは配線等による減衰により信号レベルの低下を無視できなくなる。
【００２８】
このため試験装置１では、大きな信号レベルにより試験信号Ｓ１がピンエレクトロニクス７で生成された後、ＤＵＴボード８に設けられた減衰器によりこの試験信号Ｓ１が減衰して被測定デバイス４に印加される。これにより試験装置１では、配線等により減衰した信号レベルの低下分をアッテネート・アンプ回路１１により小さくすることができ、その分、信号レベルの低下による影響を抑制することができる。
【００２９】
これにより試験装置１では、小さな振幅により試験信号Ｓ１を被測定デバイス４に印加する場合でも、信号レベルの低下による影響を抑制し得、確実に所望する信号レベルにより試験信号Ｓ１を被測定デバイス４に印加することができるようになされている。
【００３０】
またさらにこのように大きな信号レベルにより出力して減衰器により減衰させて目的の信号レベルにより被測定デバイス４に印加する場合にあっては、その分、高い分解能により試験信号の信号レベルを設定することができ、試験装置の精度について向上することができる。
【００３１】
（３）実施例の効果
以上の構成によれば、ＤＵＴボードに設けた減衰器によりテストヘッドから出力される試験信号を減衰させて被測定デバイスに印加することにより、小さな振幅により試験信号を被測定デバイスに印加する場合でも、確実に所望する信号レベルにより試験信号を印加することができる。
【実施例２】
【００３２】
なお上述の実施例においては０．２〜０〔Ｖ〕の振幅による試験信号について、減衰器により減衰させる場合について述べたが、本発明はこれに限らず、種々の微少振幅の試験信号に広く適用することができる。
【００３３】
また上述の実施例においては、小さな振幅により試験信号を被測定デバイスに印加する際にこの試験信号の信号レベルの低下分を減衰器により小さくする場合について述べたが、本発明はこれに限らず、小さな振幅による試験信号に加えて、例えば比較的大振幅の試験信号についても信号レベルの低下分を減衰器により小さくするようにしてもよい。
【産業上の利用可能性】
【００３４】
本発明は、試験装置に関し、特に半導体ウエハ上に形成された集積回路の試験装置に適用することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施例に係る試験装置を示すブロック図である。
【符号の説明】
【００３６】
１……試験装置、３……テストヘッド、４……被測定デバイス、７……ピンエレクトロニクス、８……ＤＵＴボード、９……プローブカード、１１……アッテネート・アンプ回路
【図１】
2006226933.tif 000003