(57)【要約】【課題】  信頼性が高く、且つ、ゲート駆動ユニットの過電流時にも他のゲート駆動ユニットに影響を与えることなく実質的に切り離し可能な半導体電力変換装置の駆動回路を提供する。【解決手段】  高周波入力電力を絶縁トランス２１を介して直流に変換するコンバータ部２２と、このコンバータ部２２の出力に設けられた過電流抑制回路２３と、この過電流抑制回路２３の出力を平滑するコンデンサ２５と、前記過電流抑制回路２２の出力を電源として半導体電力変換装置の１アームの電力用半導体素子１１を駆動するためのゲート電圧駆動回路２４とを備え、前記過電流抑制回路２３は、過電流保護素子２３１の正抵抗サーミスタ特性を用いてその出力電流が所定値以下となるように構成する。【選択図】  図１
2006050865.tif 000002
【特許請求の範囲】
【請求項１】
高周波入力電力を絶縁トランスを介して直流に変換するコンバータ部と、
このコンバータ部の出力に設けられた過電流抑制回路と、
この過電流抑制回路の出力を平滑するコンデンサと、
前記過電流抑制回路の出力により半導体電力変換装置の１アームの電力用半導体素子を駆動するゲート電圧駆動回路と
を備え、
前記過電流抑制回路は、
過電流保護素子の正抵抗サーミスタ特性を用いてその出力電流が所定値以下となるように
構成したことを特徴とする半導体電力変換装置の駆動回路。
【請求項２】
前記過電流抑制回路は、
入力側に設けられた過電流保護素子と、
この過電流保護素子に一端が接続され、その他端を出力とするパス半導体素子と、
このパス半導体素子のゲートに一端が接続され、他端がゲート用電源に接続された抵抗と、
前記過電流保護素子の両端にベースとエミッタが夫々接続され、コレクタが前記パス半導体素子のゲートに接続された半導体素子と
から構成されることを特徴とする請求項１に記載の半導体電力変換装置の駆動回路。
【請求項３】
前記過電流抑制回路は、
初期電源投入時の過電流抑制機能をマスクする初期マスク機能を有することを特徴とする請求項１または請求項２に記載の半導体電力変換装置の駆動回路。
【請求項４】
前記過電流抑制回路は、
過電流発生時に、過電流抑制回路の負担する電圧が所定値以上になると駆動回路への電源供給を停止させる完全フの字特性を有するようにしたことを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体電力変換装置の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力用半導体素子を用いた半導体電力変換装置の駆動回路に関する。
【背景技術】
【０００２】
電力用半導体素子をスイッチングして電力の変換を行う半導体電力変換装置は近年各方面に採用されるようになった。電力用半導体素子として自己消弧型スイッチング素子であるＩＧＢＴを用いた３相インバータはその代表例である。
【０００３】
３相インバータの場合、各ＩＧＢＴはブリッジ接続され、各ＩＧＢＴに逆並列にフライホイールダイオードが接続される。そして各ＩＧＢＴのゲート駆動ユニットは光ファイバなどのゲート信号伝送媒体からのゲート制御信号により駆動され、また、ゲート駆動ユニットの電源は共通の高周波電源から給電される。共通の高周波電源から給電されたゲート電源は各ゲートユニット内で絶縁トランスを介してダイオードブリッジで整流され直流に変換され、この直流を用いてゲート電圧駆動を行う。
【０００４】
このような構成のゲート駆動ユニットの場合、ＩＧＢＴのゲート−エミッタ間の短絡故障やゲート駆動ユニット内部の故障などにより過電流が流れたとき、故障拡大を防止する必要がある。例えば、各ゲート駆動ユニットの適切な位置に故障被害拡大防止用のヒューズを設ければ、過電流時にヒューズが溶断し、故障拡大を防止することができる。
【０００５】
然しながら、各ゲート駆動ユニットにヒューズを設けると、ＩＧＢＴのゲート−エミッタ間に短絡故障が発生したとき、ゲート駆動ユニットは健全であってもヒューズ溶断が発生し、故障復旧後にゲート駆動ユニットのヒューズを交換しなければならない。また、ヒューズを使用し故障拡大を防止する方式では、ヒューズ自身が経年劣化を引き起こし、切れてしまうという信頼性の問題がある。
【０００６】
このため、ゲート駆動ユニットの電源を定電流特性とし、過電流が流れないようにして故障拡大を防止する方法が提案されている（例えば特許文献1参照。）。
【特許文献１】特開平９−１１７１５９（第５頁、図３）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載されている方法で事故拡大を防止すると、確かに運転継続は可能となるが、故障要因を有するゲート駆動ユニットの切り離しを行うことができず、従って、電流は流れ続けるため損失が増大し、高周波電源の容量を大きくする必要がある。また、場合によってはゲート駆動ユニットの発熱のため２次故障が生じる恐れがある。更に、電源を一括して定電流特性とした場合には、他のゲート駆動ユニットへの駆動電流が不足するなどの不具合発生も考えられる。
【０００８】
本発明は上記のような問題点を解消するためになされたもので、信頼性が高く、且つ、ゲート駆動ユニットの過電流時にも他のゲート駆動ユニットに影響を与えることなく実質的に切り離し可能な半導体電力変換装置の駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明に係る半導体電力変換装置の駆動回路は、高周波入力電力を絶縁トランスを介して直流に変換するコンバータ部と、このコンバータ部の出力に設けられた過電流抑制回路と、この過電流抑制回路の出力を平滑するコンデンサと、前記過電流抑制回路の出力を電源として半導体電力変換装置の１アームの電力用半導体素子を駆動するためのゲート電圧駆動回路とを備え、前記過電流抑制回路は、過電流保護素子の正抵抗サーミスタ特性を用いてその出力電流が所定値以下となるように構成したことを特徴としている。
【発明の効果】
【００１０】
本発明によれば、過電流が発生したときゲート駆動ユニットに流れる電流を所定値以下に抑えるようにしたので、信頼性が高く、且つ、ゲート駆動ユニットの過電流時にも他のゲート駆動ユニットに影響を与えることなく実質的に切り離し可能な半導体電力変換装置の駆動回路を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照して本発明の実施例を説明する。
【実施例１】
【００１２】
本発明に係る半導体電力変換装置の駆動回路の実施例１を図１乃至図３を参照して説明する。図１（ａ）は本発明に係る半導体電力変換装置の駆動回路の実施例１を示す回路構成図である。
【００１３】
変換アーム１は自己消弧型スイッチング素子であるＩＧＢＴ１１とこれに逆並列に接続されたフライホイールダイオード１２から構成され、図示しない電力変換装置の主回路の一部を形成している。ＩＧＢＴ１１はゲート駆動ユニット２からゲートパルスを供給されている。以下ゲート駆動ユニット２の内部構成について説明する。
【００１４】
図示しない共通の高周波電源からの高周波入力を絶縁トランス２１で受け、その出力をダイオードブリッジ回路２２で直流に変換する。この直流は詳細を後述する過電流抑制回路２３を介しゲート電圧駆動回路２４に与えられる。電圧駆動回路２４にはコンデンサ２５が並列に接続され、電圧リップルを吸収するとともに直列接続されたコンデンサの中点を自己消弧型スイッチング素子１１のエミッタに接続している。電圧駆動回路２４はトランジスタの直列回路で構成されており、その中点が出力として自己消弧型スイッチング素子１１のゲートに接続されている。また、上記トランジスタのゲートを並列に接続して電圧駆動回路２４の入力を形成し、この電圧駆動回路２４の入力には、光などの伝送経路で図示しないゲート信号生成部から送られてくるゲート信号を受信するゲート受信部２６の出力が接続されている。
【００１５】
電圧駆動回路２４の正側電源をＰ１５、負側電源をＮ１５としたとき、電圧調整回路２７により電圧駆動回路２４の両端にかかる電圧を適切に分圧して自己消弧型スイッチング素子１１のエミッタに接続するようにすれば、ゲート信号がオン時には、自己消弧型スイッチング素子１１のゲート−エミッタ間をＰ１５の電圧でオン駆動、また、ゲート信号がオフ時には、自己消弧型スイッチング素子１１のゲートエミッタ間をＮ１５の電圧でオフ駆動することが可能となる。次に過電流抑制回路２３の構成について図１（ｂ）を参照して説明する。
【００１６】
ダイオードブリッジ回路２２の正側出力は、過電流保護素子２３１を介してパストランジスタ２３２のエミッタの入力となり、パストランジスタ２３２のコレクタはプラス側電源Ｐ１５に接続されている。過電流保護素子２３１の入力はトランジスタ２３３のエミッタに、正特性サーミスタ２３１の出力はトランジスタ２３３のベースに夫々接続され、トランジスタ２３３のコレクタはパストランジスタ２３２のベースに接続されている。そして、パストランジスタ２３２のベースには負側電源Ｎ１５または主回路エミッタ電位Ｅから抵抗２３４を介して常時は負またはゼロ電位が与えられている。
【００１７】
以上の構成で、プラス側電源Ｐ１５の電流ＩＬが所定値（ＩＬｍａｘ）以下の場合にはトランジスタ２３３はＯＦＦ状態にある。この状態でＩＧＢＴ１１のゲート−エミッタ間短絡故障や、ゲート駆動ユニット２内部の故障が発生し、電流検出抵抗として動作している過電流保護素子３１を流れる電流がＩＬｍａｘを超えると、トランジスタ２３３のベース−エミッタ間電圧がスレッシュホールド値を超えてトランジスタ２３３がＯＮ状態となる。これにより、パストランジスタ２３２のベース−エミッタが飽和領域から能動領域に移行し、以後過電流抑制回路２３は過電流を保護して定電流動作となる。
【００１８】
ここで、過電流保護素子２３１の抵抗値が一定値であれば、上記の定電流動作は保持されることになるが、過電流保護素子２３１として、温度の上昇に応じて、ある設定温度になると急激にその抵抗値が増大する正特性サーミスタを採用すれば、過電流抑制回路２３の出力電流値の低減化を計ることが可能となる。
【００１９】
図２は、過電流保護素子２３１として正特性サーミスタを採用したときの過電流抑制回路２３の出力電流ＩＬと出力電圧ＶＯの特性を示したものである。図２に示したように、出力側の故障に対し、出力電流ＩＬはパス（１）に従って増大し、ＩＬｍａｘとなったところでこれ以上増大しなくなるが、過電流保護素子２３１が設定温度以上となって動作するとパス（２）に示したように出力電流ＩＬは低減し、最終的には微小電流となる。図２に示したパス（１）からパス（２）に移行する特性をその形状から「フの字特性」と称する。
【００２０】
図３は上記フの字特性を示すタイムチャートである。即ち、故障発生時点で、出力電流ＩＬは急激に増大してＩＬｍａｘに到達し、このＩＬｍａｘの状態で、過電流保護素子２３１が過熱して行き、設定動作温度に達すると出力電流ＩＬは減少し、微小な電流となってバランスする。尚、正特性サーミスタは微小な電流であっても高抵抗特性を維持する性質がある。
【００２１】
以上説明したように、1つの変換アームの電力用半導体素子の短絡故障や、ゲート駆動ユニットの内部の故障が発生しても、故障箇所に過電流を流すことなく、また、過電流保護素子２３１の温度特性により、この故障電流を微小電流に抑え、実質的に他のゲート駆動ユニットから切り離すようにすることが可能となる。
【実施例２】
【００２２】
以下本発明に係る半導体電力変換装置の駆動回路の実施例２について図４を参照して説明する。
【００２３】
図４（ａ）は本発明の実施例２を示す半導体電力変換装置の駆動回路の回路構成図である。この実施例２の各部について、図１（ａ）の実施例１に係る半導体電力変換装置の駆動回路の各部と同一部分は同一符号で示し、その説明を省略する。この実施例２が実施例１と異なる点は、ダイオードブリッジ回路２２の正側に接続されていた過電流抑制回路２３に代えて、ダイオードブリッジ回路２２の負側に過電流抑制回路２３Ａを接続し、その出力を負側電源Ｎ１５に接続するようにした点である。
【００２４】
図４（ｂ）に実施例２における過電流抑制回路２３Ａの回路構成を示す。この実施例２の各部について、図１（ｂ）の実施例１に係る過電流抑制回路の各部と同一部分は同一符号で示し、その説明を省略する。この実施例２が実施例１と異なる点は、抵抗２３４に接続する電源を、Ｐ１５またはＥとした点、また、パストランジスタ２３２に代えて負側電源Ｎ１５にコレクタを接続したＰチャンネルＭＯＳＦＥＴ２３２Ａを設けた点、更に、トランジスタ２３３に代えて特性の異なるトランジスタ２３３Ａを設けた点である。
【００２５】
図４（ｂ）に示した過電流抑制回路２３Ａは、図１（ｂ）に示した過電流抑制回路２３と同様、Ｎ１５に流れる電流ＩＬが所定値ＩＬｍａｘに達したときに、このＩＬｍａｘ以上流れないようにし、また、過電流保護素子２３１を正特性サーミスタとすることにより、フの字特性を実現して故障電流を絞り込むことが可能となる。
【００２６】
尚、ＰチャンネルＭＯＳＦＥＴ２３２Ａを用いず、実施例１の場合に対応して、パストランジスタ２３２としてＮＰＮトランジスタを設けるようにしても良い。逆に、実施例１のパストランジスタ２３２をＮチャンネルＭＯＳＦＥＴに置き換えても良いことは明らかである。
【実施例３】
【００２７】
図５は、本発明に係る半導体電力変換装置の駆動回路の実施例３を示す回路構成図である。この実施例３の各部について、図１（ａ）の実施例１に係る半導体電力変換装置の駆動回路の各部と同一部分は同一符号で示し、その説明を省略する。この実施例３が実施例１と異なる点は、絶縁トランス２１に代え出力側中間タップ付きの絶縁トランス２１Ａを設け、中間タップをＩＧＢＴ１１のエミッタに接続した点、またダイオードブリッジ回路２２の負側に過電流抑制回路２３Ａを接続し、その出力を負側電源Ｎ１５とするようにした点、更に、電圧調整回路２７を省いてゲート駆動ユニット２Aを構成した点である。
【００２８】
このようなゲート駆動ユニット２Aの構成によれば、ＩＧＢＴ１１のエミッタ電位は絶縁トランス２１Ａの中間タップの電位に固定されるため、正側の故障電流を正側に設けた過電流抑制回路２２で抑制し、これとは独立して負側の故障電流を負側に設けた過電流抑制回路２２Ａで抑制することが可能となる。
【実施例４】
【００２９】
図６は、本発明の実施例４に係る半導体電力変換装置の駆動回路に使用される過電流抑制回路の回路構成を示したものである。この実施例４の各部について、図１（ｂ）の実施例１に係る半導体電力変換装置の駆動回路に使用される過電流抑制回路の各部と同一部分は同一符号で示し、その説明を省略する。この実施例４が実施例１と異なる点は、コレクタがパストランジスタ２３２のエミッタに接続され、エミッタがダイオードブリッジ回路２２の正側出力に接続されたトランジスタ２３５を設けた点、このトランジスタ２３５の逆電圧保護用としてトランジスタ２３５のベース−エミッタ間にダイオード２３６を設けた点、また、Ｎ１５またはＥからコンデンサ２３７と、このコンデンサ２３７と直列に接続された抵抗２３８及びダイオード２３９による並列回路を介してトランジスタ２３５のゲートを駆動するようにした点である。ダイオード２３９は、電源停止時にコンデンサ２３７の電荷を急速に放電させるために設けられているが、この必要がない場合は省略可能である。
【００３０】
この実施例４に係る半導体電力変換装置の駆動回路に使用される過電流抑制回路の動作について図７のタイムチャートに従って説明する。図７の時刻ｔ０において電源投入が行われゲート駆動ユニット２に高周波入力が印加される場合を考える。このとき、図１（ｂ）に示した過電流抑制回路の場合は、コンデンサ２５に突入電流が流れ、電流保護素子２３１の作用によりフの字特性が動作してコンデンサ２５への充電は微小電流になってしまう。しかしながら図６に示した回路構成の場合には、電源投入と同時にコンデンサ２３７の電圧が立ち上がり、トランジスタ２３５をオンし、トランジスタ２３３のエミッタ−ベース間を短絡し、パストランジスタ２３２をオン状態とする。コンデンサ２３７の充電が完了するとトランジスタ２３５はオフとなり定常状態に移行するが、図示したように、コンデンサ２５の充電が完了する前にコンデンサ２３７の充電が完了するようにコンデンサ２３７と直列抵抗２３８で決まる時定数を選定しておけば、初期電源投入時に過電流抑制回路２３がフの字特性になるのを防止することができる。
【００３１】
以上のようにして、初期電源投入時のみ過電流抑制回路２３のフの字特性をマスクすることが可能となるので、図６に示した回路を初期マスク回路付き過電流抑制回路と称する。
【００３２】
尚、実施例４では過電流抑制回路２３は正側電源に設け、パストランジスタ２３２としてＰＮＰトランジスタを使用したが、実施例２で説明したように、過電流抑制回路２３を負側電源に設けても良く、またパストランジスタ２３２としてＰチャンネルＭＯＳＦＥＴ２３２Ａを使用しても同様の効果が得られることは明らかである。
【実施例５】
【００３３】
図８は本発明の実施例５に係る半導体電力変換装置の駆動回路に使用される過電流抑制回路の構成を示したものである。この実施例５の各部について、図６の実施例４に係る半導体電力変換装置の駆動回路に使用される過電流抑制回路の各部と同一部分は同一符号で示し、その説明を省略する。この実施例５が実施例４と異なる点は、過電流抑制抵抗２３１に代え抵抗値が一定の電流検出抵抗２３１Ａを設けた点、また、トランジスタ２３３のベースと正側電源Ｐ１５の間に完全フの字制御抵抗２４０とダイオード２４１の直列回路を設けた点である。
【００３４】
本実施例の完全フの字特性の動作について以下に説明する。ダイオードブリッジ回路２２の正極より電流検出抵抗２３１Ａとパストランジスタ２３２を経て供給される正側電源Ｐ１５の電流ＩＬが所定値（ＩＬｍａｘ）以下の場合にはトランジスタ２３３はＯＦＦ状態にある。ＩＧＢＴ１１のゲート−エミッタ短絡故障や、ゲート駆動ユニット２の内部故障が発生し電流検出抵抗２３１Ａを流れる電流がＩＬｍａｘを超えると、トランジスタ２３３のベース−エミッタ電圧がスレッシュホールド値を超えてトランジスタ２３３がＯＮ状態となる。これにより、パストランジスタ２３２のベース−エミッタが飽和領域から能動領域に移行し、以後過電流抑制回路２３は過電流を保護し、定電流動作となる。
【００３５】
過電流が発生して定電流動作に移行するとパストランジスタ２３２のコレクタ−エミッタ間電圧は上昇するが、その電圧により完全フの字制御抵抗２４０とダイオード２４１の経路に電流が流れ始めるとトランジスタ２３３は能動領域よりＯＮ動作に移行し、この結果完全にパストランジスタ２３２のベース−エミッタ間を短絡するようになり、従ってパストランジスタ２３２はＯＦＦする。
【００３６】
以上の動作状態における過電流抑制回路２３の出力電流ＩＬと出力電圧ＶＯの特性を図９に示す。図９に示したように、出力側の故障に対し、出力電流ＩＬはパス（１）に従って増大し、ＩＬｍａｘとなったところでこれ以上増大しなくなるが、完全フの字制御抵抗２４０とダイオード２４１の経路に電流が流れ始めるとパス（２）に示したように出力電流ＩＬは低減し、最終的にはパストランジスタ２３２がＯＦＦして出力電流ＩＬはゼロになる。このように電流をゼロにすることが可能な定電流制御回路２３の特性を「完全フの字」特性と称する。
【００３７】
尚、実施例５では過電流抑制回路２３は正側電源に設け、パストランジスタ２３２としてＰＮＰトランジスタを使用したが、実施例２で説明したように、過電流抑制回路２３を負側電源に設けても良く、またパストランジスタ２３２としてＰチャンネルＭＯＳＦＥＴ２３２Ａを使用しても同様の効果が得られることは明らかである。
【００３８】
更に、実施例３に示したようにダイオードブリッジの正側、負側の両方に初期マスク回路付き過電流抑制回路を適用し、実施例５に従って過電流抑制回路を完全フの字動作させるようにしても同様の効果が得られることは明らかである。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施例１に係る半導体電力変換装置の駆動回路を示す構成図。
【図２】本発明の実施例１に係る半導体電力変換装置の駆動回路に使用される過電流抑制回路の出力電流−出力電圧特性図。
【図３】本発明の実施例１に係る半導体電力変換装置の駆動回路に使用される過電流抑制回路の動作を示すタイムチャート。
【図４】本発明の実施例２に係る半導体電力変換装置の駆動回路を示す構成図。
【図５】本発明の実施例３に係る半導体電力変換装置の駆動回路を示す構成図。
【図６】本発明の実施例４に係る半導体電力変換装置の駆動回路に使用される過電流抑制回路を示す構成図。
【図７】本発明の実施例４に係る半導体電力変換装置の駆動回路に使用される過電流抑制回路動作を示すタイムチャート。
【図８】本発明の実施例５に係る半導体電力変換装置の駆動回路に使用される過電流抑制回路を示す構成図。
【図９】本発明の実施例５に係る半導体電力変換装置の駆動回路に使用される過電流抑制回路の出力電流−出力電圧特性図。
【符号の説明】
【００４０】
１  変換アーム
１１  ＩＧＢＴ
１２  フライホイールダイオード
２  ゲート駆動ユニット
２１  絶縁トランス
２２  ダイオードブリッジ回路
２３  過電流抑制回路
２４  ゲート電圧駆動回路
２５  コンデンサ
２６  ゲート受信回路
２７  電圧調整回路
２３１  過電流保護素子
２３１Ａ  電流検出抵抗
２３２  パストランジスタ
２３２Ａ  ＰチャンネルＭＯＳＦＥＴ
２３３  トランジスタ
２３４  抵抗
２３５  トランジスタ
２３６  ダイオード
２３７  コンデンサ
２３８  抵抗
２３９  ダイオード
２４０  抵抗
２４１  ダイオード
【図１】
2006050865.tif 000003
【図２】
2006050865.tif 000004
【図３】
2006050865.tif 000005
【図４】
2006050865.tif 000006
【図５】
2006050865.tif 000007
【図６】
2006050865.tif 000008
【図７】
2006050865.tif 000009
【図８】
2006050865.tif 000010
【図９】
2006050865.tif 000011