(57)【要約】 【課題】所望の出力抵抗値を簡単に得ることができる直流電源装置を提供する。【解決手段】この直流電源装置１は、入力電圧ＶＩを降下させて所定の出力電圧ＶＯを出力するものであって、入力電圧ＶＩが入力される制御素子１１と、制御素子１１と直列に設けられ、出力電圧ＶＯを出力する第１の抵抗素子１２と、第１の抵抗素子１２と並列に設けられるものであって直列接続された第２及び第３の抵抗素子１３、１４と、を含み、第２の抵抗素子１３と第３の抵抗素子１４の中点の電圧が帰還されて制御素子１１が制御される。【選択図】  図１
2006301813.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を降下させて所定の出力電圧を出力する直流電源装置であって、
入力電圧が入力される制御素子と、
制御素子と直列に設けられ、出力電圧を出力する第１の抵抗素子と、
第１の抵抗素子と並列に設けられるものであって直列接続された第２及び第３の抵抗素子と、を備え、
第２の抵抗素子と第３の抵抗素子の中点の電圧が帰還されて制御素子が制御されることを特徴とする直流電源装置。
【請求項２】
請求項１に記載の直流電源装置において、
第２の抵抗素子と第３の抵抗素子の中点からの電圧を所定の基準電圧と比較する誤差増幅器を更に備え、
誤差増幅器の出力に応じて前記制御素子が制御されることを特徴とする直流電源装置。
【請求項３】
請求項１又は２に記載の直流電源装置において、
前記誤差増幅器には第２の抵抗素子と第３の抵抗素子の中点の電圧が直接に入力されることを特徴とする直流電源装置。
【請求項４】
請求項１乃至３のいずれかに記載の直流電源装置において、
第２の抵抗素子と並列に設けられたコンデンサを更に備えることを特徴とする直流電源装置。
【請求項５】
請求項１乃至４のいずれかに記載の直流電源装置において、
少なくとも前記制御素子が半導体集積回路の半導体チップに集積され、第１の抵抗素子がボンディングワイヤであることを特徴とする直流電源装置。
【請求項６】
請求項５に記載の直流電源装置において、
第２及び第３の抵抗素子は半導体集積回路に外付けされることを特徴とする直流電源装置。
【請求項７】
請求項５に記載の直流電源装置において、
第２及び第３の抵抗素子は半導体集積回路の半導体チップに集積されることを特徴とする直流電源装置。
【請求項８】
請求項５に記載の直流電源装置において、
第２の抵抗素子は半導体集積回路の半導体チップに集積され、第３の抵抗素子は半導体集積回路に外付けされることを特徴とする直流電源装置。
【請求項９】
請求項８に記載の直流電源装置において、
第２の抵抗素子は温度が上がると抵抗値が増加するものであることを特徴とする直流電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷に対して直列に設けられた制御素子及び抵抗素子を有する直流電源装置に関する。
【背景技術】
【０００２】
従来より、直流電源装置の１つの方式として、直流電源装置の出力端子に接続される負荷に対して制御素子を直列に設け、この制御素子により外部からの入力電圧を降下させて所定の出力電圧を出力するものがある（例えば、特許文献１）。従来の直流電源装置の典型的な例を図６に示す。この直流電源装置１０１は、外部から入力電圧ＶＩを入力端子ＩＮに入力し、それを降下させて出力電圧ＶＯを出力端子ＯＵＴから出力する。出力端子ＯＵＴには平滑化コンデンサ１０２と負荷１０３が接続され、出力電流ＩＯが流れる。負荷１０３は、直流電源装置１０１が搭載される電子機器の機能を果たす一又は複数の電子装置である。
【０００３】
入力端子ＩＮにはＰＭＯＳ型のトランジスタである制御素子１１１のソースが接続され、制御素子１１１のドレインは出力端子ＯＵＴに接続される。出力端子ＯＵＴの電圧は誤差増幅器１１５に入力され、誤差増幅器１１５は、出力端子ＯＵＴの電圧を所定の基準電圧ＶＲＥＦと比較し、それらの差を増幅して制御素子１１１のゲートに制御信号を出力する。
【０００４】
この直流電源装置１０１では、出力端子ＯＵＴの出力電圧ＶＯが帰還されて制御素子１１１が制御されることにより、出力電圧ＶＯが基準電圧ＶＲＥＦに保たれる。
【０００５】
【特許文献１】特開２００５−９３５６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、本願出願人の先の出願である特願２００３−３８０５７５には、出力端子の前に制御素子と直列に設けられた抵抗素子を利用し、出力電流の変動に応じて出力電圧を僅かに変動させることにより、出力電流の変動時におけるアンダーシュートやオーバシュートの抑制や発振現象の防止を図る直流電源装置の提案がなされている。このような直流電源装置は、負荷としての一又は複数の電子装置が消費電流の変動が大きいデジタル系のものである場合、特に有効である。
【０００７】
図７は、上述の直流電源装置１０１を変形し、出力端子ＯＵＴの前に抵抗素子１１２を設けるようにした直流電源装置１０４の回路図である。この直流電源装置１０４の出力電流−出力電圧特性は図８のようになる。すなわち、出力電流ＩＯが増加すると、抵抗素子１１２の抵抗値（出力抵抗値）R１に応じて出力電圧ＶＯは減少する。最大出力電流ＩＯＭＡＸ（例えば３A）と出力電圧ＶＯの変動許容範囲（例えば１．４８５V〜１．５１５V）は、負荷１０３として接続される電子装置の仕様により決まるが、当然に、最大出力電流ＩＯＭＡＸのときの出力電圧ＶＯは変動許容範囲内に収まらなければならない。
【０００８】
このような直流電源装置１０４の出力電流−出力電圧特性は、次の式で表される。
【０００９】
【数１】
2006301813.tif 000003
【００１０】
この直流電源装置１０４は、出力電流ＩＯの変動に従う出力電圧ＶＯの変動の向きがアンダーシュートやオーバシュートの向きと同じであるため、それらの大きさを抑制することができる。また、制御素子１１１のゲートにおける制御信号の変動が小さくてすむので、位相の回転も小さくなり、発振現象が防止される。
【００１１】
しかしながら、直流電源装置１０４に設けられる抵抗素子１１２の抵抗値（出力抵抗値）R１は、負荷１０３として接続される電子装置の仕様や消費電流及び平滑化コンデンサ１０２の仕様に適するように小刻みに、例えば、０．１ｍΩ刻みに調整を行うことが望ましい。一方、この抵抗素子１１２は、大電流が流れるために、高許容損失であり低抵抗値でなければならないので、一般に、制御素子１１１などのように半導体集積回路に内蔵されるものではなく、単体の汎用の抵抗器が用いられる。ところが、このような抵抗器は抵抗値の種類が少なく、例えば、１ｍΩ刻みしかなく、所望の抵抗値のものを得るのは困難であった。
【００１２】
本発明は、以上の事由に鑑みてなされたもので、その目的とするところは、所望の出力抵抗値を簡単に得ることができる直流電源装置を提供することにある。
【課題を解決するための手段】
【００１３】
上記の課題を解決するために、請求項１に係る直流電源装置は、入力電圧を降下させて所定の出力電圧を出力する直流電源装置であって、入力電圧が入力される制御素子と、制御素子と直列に設けられ、出力電圧を出力する第１の抵抗素子と、第１の抵抗素子と並列に設けられるものであって直列接続された第２及び第３の抵抗素子と、を備え、第２の抵抗素子と第３の抵抗素子の中点の電圧が帰還されて制御素子が制御されることを特徴とする。
【００１４】
請求項２に係る直流電源装置は、請求項１に記載の直流電源装置において、第２の抵抗素子と第３の抵抗素子の中点からの電圧を所定の基準電圧と比較する誤差増幅器を更に備え、誤差増幅器の出力に応じて前記制御素子が制御されることを特徴とする。
【００１５】
請求項３に係る直流電源装置は、請求項１又は２に記載の直流電源装置において、前記誤差増幅器には第２の抵抗素子と第３の抵抗素子の中点の電圧が直接に入力されることを特徴とする。
【００１６】
請求項４に係る直流電源装置は、請求項１乃至３のいずれかに記載の直流電源装置において、第２の抵抗素子と並列に設けられたコンデンサを更に備えることを特徴とする。
【００１７】
請求項５に係る直流電源装置は、請求項１乃至４のいずれかに記載の直流電源装置において、少なくとも前記制御素子が半導体集積回路の半導体チップに集積され、第１の抵抗素子がボンディングワイヤであることを特徴とする。
【００１８】
請求項６に係る直流電源装置は、請求項５に記載の直流電源装置において、第２及び第３の抵抗素子は半導体集積回路に外付けされることを特徴とする。
【００１９】
請求項７に係る直流電源装置は、請求項５に記載の直流電源装置において、第２及び第３の抵抗素子は半導体集積回路の半導体チップに集積されることを特徴とする。
【００２０】
請求項８に係る直流電源装置は、請求項５に記載の直流電源装置において、第２の抵抗素子は半導体集積回路の半導体チップに集積され、第３の抵抗素子は半導体集積回路に外付けされることを特徴とする。
【００２１】
請求項９に係る直流電源装置は、請求項８に記載の直流電源装置において、第２の抵抗素子は温度が上がると抵抗値が増加するものであることを特徴とする。
【発明の効果】
【００２２】
本発明によれば、直流電源装置は、出力抵抗値が第１、第２及び第３の抵抗素子によって決定され、第２及び第３の抵抗素子の抵抗値の比率により調整できるので、所望の出力抵抗値を簡単に得ることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明を実施するための最良の形態を説明する。図１は、本発明の望ましい実施形態に係る直流電源装置１を示す回路図である。この直流電源装置１は、外部から入力端子ＩＮを介して入力される入力電圧ＶＩ（例えば３．３Ｖ）を降下させて所定の出力電圧ＶＯ（例えば約１．５Ｖ）を出力端子ＯＵＴから出力する。出力端子ＯＵＴには平滑化コンデンサ２と負荷３が接続され、出力電流ＩＯが流れる。負荷３は、直流電源装置１が搭載される電子機器の機能を果たす一又は複数の電子装置である。
【００２４】
具体的には、入力端子ＩＮにＰＭＯＳ型のトランジスタである制御素子１１のソース（入力端）が、制御素子１１のドレイン（出力端）に第１の抵抗素子１２の一端が、第１の抵抗素子１２の他端に出力端子ＯＵＴが、それぞれ接続される。また、第２の抵抗素子１３と第３の抵抗素子１４は直列に接続され、第２の抵抗素子１３の一端と第３の抵抗素子１４の一端は、第１の抵抗素子１２の両端に接続される。すなわち、入力電圧ＶＩが制御素子１１に入力され、第１の抵抗素子１２が制御素子１１と直列に設けられ、直列接続された第２及び第３の抵抗素子１３、１４が第１の抵抗素子１２と並列に設けられている。また、第２の抵抗素子１３と第３の抵抗素子１４の中点は誤差増幅器１５の非反転入力端子に接続される。誤差増幅器１５は、その反転入力端子に所定の基準電圧ＶＲＥＦが入力され、その出力端子には制御素子１１のゲート（制御端）が接続される。従って、誤差増幅器１５は、第２の抵抗素子１３と第３の抵抗素子１４の中点の電圧を基準電圧ＶＲＥＦと比較し、それらの差を増幅して制御信号を出力する。すなわち、誤差増幅器１５は、第２の抵抗素子１３と第３の抵抗素子１４の中点の電圧を帰還して制御素子１１を制御する。また、第１、第２、第３の抵抗素子１２、１３、１４の抵抗値は、それぞれＲ１（例えば３０ｍΩ）、Ｒ２（例えば２０ＫΩ）、Ｒ３（例えば１０ＫΩ）であり、Ｒ２、Ｒ３はＲ１に比して非常に大きい抵抗値としている。
【００２５】
この直流電源装置１では、第２の抵抗素子１３と第３の抵抗素子１４の中点の電圧ＶＸは次の式のようになる。
【００２６】
【数２】
2006301813.tif 000004
【００２７】
式２にＲ２、Ｒ３がＲ１よりも非常に大きいという条件を適用すると次のようになる。
【００２８】
【数３】
2006301813.tif 000005
【００２９】
更に、第２の抵抗素子１３と第３の抵抗素子１４の中点の電圧ＶＸは、誤差増幅器１５と制御素子１１の作用により、所定の基準電圧ＶＲＥＦに一致するようになるので、式３は次のように変形される。
【００３０】
【数４】
2006301813.tif 000006
【００３１】
式４より、出力電流−出力電圧特性は上述の図８のようになり、出力電流ＩＯが増加すると出力電圧ＶＯは減少する。そして、出力抵抗値は、Ｒ１×Ｒ３／（Ｒ２＋Ｒ３）になる。例えば、Ｒ１が５０ｍΩの場合、Ｒ２又はＲ３の比率を調整することにより０〜５０ｍΩが可能になる。従って、高許容損失かつ低抵抗値である５０ｍΩの抵抗器が第１の抵抗素子１２として得られた場合、入手し易い高抵抗値の抵抗器を第２及び第３の抵抗素子１３、１４とすることで、直流電源装置１の出力抵抗値は０〜５０ｍΩが可能になる。このように、直流電源装置１は、一定の第１の抵抗素子１２を用いながら、簡単に所望の出力抵抗値を得ることができる。
【００３２】
また、直流電源装置１を変形して図２に示す直流電源装置１’の構成にすることもできる。この直流電源装置１’は、第２の抵抗素子１３と並列にコンデンサ１３’が設けられている。これら２個の素子の合成インピーダンスは低周波数ではほぼＲ２に等しいが、高周波数で０に近づく。よって、直流電源装置１’の出力抵抗値は、高周波数になるほど大きい。一方、アンダーシュートやオーバシュートは高周波成分が多く、位相は高周波数である程回転し易い。従って、アンダーシュートやオーバシュートの大きさを更に抑制し、また、発振現象を更に防止することができる。
【００３３】
次に、本発明の更に望ましい実施形態に係る直流電源装置を説明する。図３、図４、図５に示す直流電源装置は、上述の直流電源装置１の一部を半導体集積回路に内蔵しつつ、更に改良したものである。直流電源装置１’に対応するものは特には示さないが、それが可能であるのは言うまでもない。
【００３４】
図３に示す直流電源装置５１は、半導体集積回路５２を含む。半導体集積回路５２は、４個のリード端子ＩＮ、ＯＵＴ、Ｙ、Ｘを有している。リード端子ＩＮ、ＯＵＴはそれぞれ上述の入力端子ＩＮ、出力端子ＯＵＴに対応している。半導体集積回路５２の中の半導体チップ５３には、上述の制御素子１１と、誤差増幅器１５と、が集積されている。制御素子１１のソースは、ボンディングパッド６１と例えば材質が金であるボンディングワイヤ７１を介してリード端子ＩＮに接続される。制御素子１１のドレインは、ボンディングパッド６２とボンディングワイヤ７２を介してリード端子ＯＵＴに接続されると共に、ボンディングパッド６３とボンディングワイヤ７３を介してリード端子Ｙに接続される。誤差増幅器１５の非反転入力端子は、ボンディングパッド６４とボンディングワイヤ７４を介してリード端子Ｘに接続される。
【００３５】
直流電源装置５１は、半導体集積回路５２に外付けされる抵抗器である上述の第２及び第３の抵抗素子１３、１４を含む。第２の抵抗素子１３はリード端子Ｙとリード端子Ｘとの間に設けられ、第３の抵抗素子１４はリード端子ＯＵＴとリード端子Ｘとの間に設けられる。
【００３６】
ここで着目すべきは、直流電源装置５１は、第１の抵抗素子としてボンディングワイヤ７２を利用していることである。ボンディングワイヤの抵抗値は、太さや長さに依存するが、大体５０ｍΩ〜１００ｍΩ程度である。また、ボンディングワイヤの抵抗値を前もって所望の値に設定するのは極めて困難である。従って、上述のように、例えば、ボンディングワイヤ７２の抵抗値が５０ｍΩであったならば、第２及び第３の抵抗素子１３、１４の抵抗値の比率を調整することにより出力抵抗値として０〜５０ｍΩが可能になる。同様に、ボンディングワイヤ７２の抵抗値が１００ｍΩであったならば、出力抵抗値として０〜１００ｍΩが可能になる。なお、他のボンディングワイヤ７１、７３、７４の抵抗値は出力抵抗値にはほとんど影響しない。ボンディングワイヤ７１は電圧が制御される制御素子１１のドレイン側ではなくソース側に有り、ボンディングワイヤ７３、７４の抵抗値は第２及び第３の抵抗素子１３、１４の抵抗値よりも非常に小さいからである。また、リード端子ＩＮに入力される入力電圧ＶＩは、多くの場合、誤差増幅器１５やその他の回路（図示せず）の電源電圧となるので、ボンディングワイヤ７１はその抵抗値をできるだけ下げるために複数個並列に設けるのが望ましい。
【００３７】
このように、直流電源装置５１は、簡単に所望の出力抵抗値を得ることができる。また、高許容損失であり低抵抗値である単体の抵抗器は、一般に、高価であり大きいサイズであるが、そのような抵抗器を用いないので、コストの削減や電子機器の小型化が可能になる。
【００３８】
図４に示す直流電源装置５４は、半導体集積回路５５を含む。半導体集積回路５５は、２個のリード端子ＩＮ、ＯＵＴを有している。半導体集積回路５５の中の半導体チップ５６には、制御素子１１と、誤差増幅器１５と、第２及び第３の抵抗素子１３、１４と、が集積されている。制御素子１１のソースは、ボンディングパッド６１とボンディングワイヤ７１を介してリード端子ＩＮに接続される。制御素子１１のドレインは、ボンディングパッド６２とボンディングワイヤ７２を介してリード端子ＯＵＴに接続されると共に、半導体チップ５６上で第２の抵抗素子１３の一端に接続される。誤差増幅器１５の非反転入力端子は第２の抵抗素子１３の他端と第３の抵抗素子１４の一端に接続される。第３の抵抗素子１４の他端はボンディングパッド６５とボンディングワイヤ７５を介してリード端子ＯＵＴに接続される。このものにおいても第１の抵抗素子としてボンディングワイヤ７２を利用している。
【００３９】
この直流電源装置５４は、上述した直流電源装置５１と同様に、簡単に所望の出力抵抗値を得ることができる。また、直流電源装置５１に比べ、リード端子が２個少なく、外付けの抵抗器もないので、更にコストの削減が可能である。ただし、第２及び第３の抵抗素子１３、１４は半導体チップ５６上に設けられるので、製造された個々の半導体集積回路間でのボンディングワイヤ７２の抵抗値のばらつきが非常に小さく、かつ、第２及び第３の抵抗素子１３、１４が調整不要、又はレーザなどによるトリミング可能な場合に用いられるのが望ましい。
【００４０】
図５に示す直流電源装置５７は、半導体集積回路５８を含む。半導体集積回路５８は、３個のリード端子ＩＮ、ＯＵＴ、Ｘを有している。半導体集積回路５８の中の半導体チップ５９には、制御素子１１と、誤差増幅器１５と、第２の抵抗素子１３と、が集積されている。制御素子１１のソースは、ボンディングパッド６１とボンディングワイヤ７１を介してリード端子ＩＮに接続される。制御素子１１のドレインは、ボンディングパッド６２とボンディングワイヤ７２を介してリード端子ＯＵＴに接続されると共に、半導体チップ５９上で第２の抵抗素子１３の一端に接続される。誤差増幅器１５の非反転入力端子は第２の抵抗素子１３の他端に接続されると共に、ボンディングパッド６４とボンディングワイヤ７４を介してリード端子Ｘに接続される。このものにおいても第１の抵抗素子としてボンディングワイヤ７２を利用している。
【００４１】
また、直流電源装置５７は、半導体集積回路５８に外付けされる抵抗器である第３の抵抗素子１４を含む。第３の抵抗素子１４はリード端子ＯＵＴとリード端子Ｘとの間に設けられる。
【００４２】
この直流電源装置５７は、上述した直流電源装置５１、５４と同様に、簡単に所望の出力抵抗値を得ることができる。また、直流電源装置５１に比べ、リード端子が１個少なく、外付けの抵抗器が１個であるので、コストの削減が可能である。また、第３の抵抗素子１４を調整することにより出力抵抗値の調整が可能である。ただし、出力抵抗値の調整範囲は、直流電源装置５１に比べて狭くなる。
【００４３】
また、ボンディングワイヤの抵抗値は温度が上がると増加する。直流電源装置５７において、第２の抵抗素子１３を温度が上がると抵抗値が増加するものにすれば（例えば、第２の抵抗素子１３を拡散層に形成すれば）、第１の抵抗素子であるボンディングワイヤ７２と温度特性が近くなるので、ボンディングワイヤ７２の抵抗値の温度による変動に起因する出力抵抗値の変動を抑制することもできる。
【００４４】
以上、本発明の実施形態に係る直流電源装置について説明したが、本発明は、実施形態に記載したものに限られることなく、特許請求の範囲に記載した事項の範囲内でのさまざまな設計変更が可能である。例えば、実施形態では、第２の抵抗素子１３と第３の抵抗素子１４の中点の電圧は誤差増幅器１５に直接入力されているが、減衰器により減衰されたものを入力させることも可能である。また、実施形態では、制御素子１１はＰＭＯＳ型のトランジスタであるが、NＭＯＳ型のトランジスタなどにすることも可能である。また、実施形態では、シリーズレギュレータが説明されているが、本発明は他のレギュレータにも適用可能である。
【図面の簡単な説明】
【００４５】
【図１】本発明の望ましい実施形態に係る直流電源装置を示す回路図。
【図２】同上の直流電源装置を変形した直流電源装置を示す回路図。
【図３】本発明の更に望ましい実施形態に係る直流電源装置を示す回路図。
【図４】本発明の更に望ましい実施形態に係る別の直流電源装置を示す回路図。
【図５】本発明の更に望ましい実施形態に係る更に別の直流電源装置を示す回路図。
【図６】従来の典型的な直流電源装置の回路図。
【図７】同上の直流電源装置を変形した直流電源装置を示す回路図。
【図８】図７の直流電源装置の出力電流−出力電圧特性。
【符号の説明】
【００４６】
１、１’、５１、５４、５７    直流電源装置
１１    制御素子
１２    第１の抵抗素子
１３    第２の抵抗素子
１４    第３の抵抗素子
１５    誤差増幅器
ＶＩ    入力電圧
ＶＯ    出力電圧
【図１】
2006301813.tif 000007
【図２】
2006301813.tif 000008
【図３】
2006301813.tif 000009
【図４】
2006301813.tif 000010
【図５】
2006301813.tif 000011
【図６】
2006301813.tif 000012
【図７】
2006301813.tif 000013
【図８】
2006301813.tif 000014