(57)【要約】【課題】  電子機器のサージ保護回路内に設けた、サージ吸収素子を抵抗とパターンギャップで構成しコノサージ吸収素子をプリント基板の他の回路の能動素子や受動素子と一緒に形成し、組み立て工数を減少させてコストダウンを計る。【解決手段】  商用電源のライブ線７ａ又はニュートラル線７ｂ上に配設したラインフィルタ１の入力−出力間を短絡するように抵抗２とパターンギャップ１０の直列回路からなるサージ吸収素子を挿入し、雷等のサージ電圧のインパルス波によってラインフィルタの入出力間に発生した高電圧を放電し、電子機器内でサージ電圧による放電が生じないようにする。【選択図】    図１
2006120567.tif 000002
【特許請求の範囲】
【請求項１】
商用電源ラインと電子機器の電源ライン間に介在させたラインフィルタの１相間又は他相間の入出力間に抵抗と放電ギャップの直列回路を接続したことを特徴とする電子機器のサージ保護回路。
【請求項２】
前記抵抗と前記放電ギャップの直列回路は、前記ラインフィルタのライブ線側の入出力間に接続されていることを特徴とする請求項１記載の電子機器のサージ保護回路。
【請求項３】
前記抵抗と前記放電ギャップの直列回路は、前記ラインフィルタのニュートラル線側の入出力間に接続されていることを特徴とする請求項１記載の電子機器のサージ保護回路。
【請求項４】
前記抵抗と前記放電ギャップの直列回路は、前記ラインフィルタのライブ線又はニュートラル線側、或いはニュートラル線側又はライブ線の入出力間に接続されていることを特徴とする請求項１記載の電子機器のサージ保護回路。
【請求項５】
商用電源ラインと電子機器の電源ライン間に介在させたラインフィルタの１相間又は他相間の入出力間のプリント基板に、抵抗と放電ギャップパターンの直列回路を接続したサージ吸収素子をパターニングしたことを特徴とするサージ吸収素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は商用電源ラインと電子機器の電源回路間に介在させたサージ吸収用のアレスタ（避雷器）に係わり、特に、抵抗と放電ギャップの直列回路を用いた電子機器の保護回路及びサージ吸収素子の改良に関する。
【背景技術】
【０００２】
従来から、一般に半導体素子が多用されている電子機器は、インパルス性のノイズやサージ電圧により、誤動作や破損を招く場合がある。サージ電圧には、例えばスイッチの開閉時に発生する開閉サージや、雷によって発生する雷サージなどがあるが、特に雷サージは、数１０００Ｖの過大なサージ電圧がＡＣラインに重畳され機器内に侵入することがある。この雷サージは外部の電力線から電子機器内に入力されるコモンモード（同相）の外来サージであり、その過大なサージ電圧により整流回路などの電源回路が破損してしまう恐れがある。これらのサージ保護回路としてバリスタやアレスタなどのサージアブソーバを挿入することにより、そのサージ電圧の吸収、又は放電を行ない、電源回路の保護をするようにしている。
【０００３】
上述のサージアブソーバとしては、バリスタとアレスタの直列回路を商用交流の入力側ラインとグランド間、又は、ラインフィルタの後段に設けられた整流部の入力側に挿入させていた。
【０００４】
上述の様に雷等のサージ対策を施した場合にはサージインパルス波によるサージ電圧をグランド側に逃がして電子機器内に侵入するサージ電圧を防止できるが、この様な回路ブロック構成に必要とする回路素子数が多いために、製造コストが上昇するという問題がある。更に、プリント基板上の回路部品の占有面積が広くなり、電子機器内の回路の小型化が困難である。特に、各ラインに接続されるバリスタが商用電源に対して直列に挿入されるので、サージ電圧の除去効果は得られるが、バリスタを流れる漏洩電流を絶縁することができないため、絶縁耐圧を保つことが困難であり、ノイズ対策が不十分であった。
【０００５】
このような問題点を解決するために、雷などのインパルス波によりＡＣラインに重畳される雷サージ電圧を除去する電子機器の雷サージ保護回路において、ＡＣラインの一次ラインフィルタの入力−出力間にアレスタを挿入し、前記一次ラインフィルタに雷サージのインパルス波によって高いサージ電圧が誘起した場合には、そのサージ電圧を放電することにより抑圧する様に構成したものが特許文献１に開示されている。
【０００６】
上述の様に、商用電源側からコモンモードのサージノイズが入力された場合、その周波数によりラインフィルタとラインフィルタの後段の各ラインとグランド間に接続した２つのコンデンサが共振し、過大な電圧が電源に印加される場合がある。そのため、ラインフィルタの入出力間にスパークギャップや特許文献１の様にバリスダを挿入する場合もある。
【０００７】
然し、スパークギャップを挿入した場合、放電による機器の誤動作の恐れがある。また、バリスタを挿入した場合、その容量成分により、ラインフィルタの機能自体をかなり低下させてしまうことがある。この様な弊害を除くために特許文献２では図５に示す様に上記ラインフィルタの少なくとも１相の入出力間を抵抗で接続したフィルタ回路が開示されている。
【０００８】
図５は特許文献２に開示されている電子機器の電源回路を示すおもので、１はラインフィルタ、２は１ｋΩ以上の抵抗、３ａ，３ｂは商用電源ラインとアース間に設けられたコンデンサ、４ａ〜４ｂは整流ダイオードで整流回路４を構成する、５はコンデンサ、６はＤＣ―ＤＣコンバータの様な電圧レギレータである。この様にラインフィルタ１に並列に抵抗２を付加することにより、商用電源側からのコモンモードサージノイズが印加された場合のラインフィルタ１とコンデンサ３ａ，３ｂによって生じる共振現象による電圧の跳ね上がりを抵抗２で緩和することができる。また、ラインフィルタ１は電源起因による端子雑音の流出を押えるため１００ＫＨｚ以上の周波数帯域において１ＫΩ以上のインピーダンスを有しているので、抵抗２を１ＫΩ以上とすることにより端子雑音への影響を小さくすることができる旨の記載がある。
【０００９】
以上で説明した様に、従来の特許文献２に記載の単純にラインフィルタに抵抗を並列接続する場合では端子雑音への影響がでるため抵抗値を大きくする必要があり、大きくしても影響を完全に取り払う事はできない。本発明はパターンギャップを追加する事で通常動作において電気的にラインフィルタと抵抗を切り離す事で端子雑音への影響を完全に無くす事で解決している。
【００１０】
更に、上述の従来の放電型サージ吸収素子は、表面実装するための工程が煩雑で部品点数が増え、実装面積が大きくなるという欠点を克服するため、外部電極間の素子内部に、マイクロギャップにより形成された放電空間を設け、このマイクロギャップと直列に抵抗体を接続したサージ吸収素子が特許文献３に開示されている。このサージ吸収素子は放電型のサージ吸収素子と抵抗体を接続して使用する従来の制限抵抗型サージ吸収素子の欠点を解消するため実装面積が小さく、かつ表面実装が容易なサージ吸収素子を提供することを目的とするものである。
【００１１】
図６（Ａ）及び図６（Ｂ）は、特許文献３に開示されているサージ吸収素子を示すもので図６（Ａ）はサージ吸収素子のＸ軸面に沿う断面図を示し、図６（Ｂ）はサージ吸収素子のＹ軸面に沿う横断面図を示している。
【００１２】
図６（Ａ）、図６（Ｂ）に於いて、グリーンシートから成る上下絶縁セラミックス層１２Ａ、１２Ｂと、抵抗１８及び下部電極１７上に形成した上部電極１６，１６間にギャップ２１を印刷した内部絶縁性セラミックス層１４はステアタイト基板から成り、抵抗体１８は、酸化ルテニウムを使用し、方形状にスクリーン印刷法でパターニングし、グリーンシート等の絶縁シート１３には方形状の透孔１５を穿って、内部絶縁性セラミック層１４上に載置し、更に、絶縁シート１３上に上絶縁セラミック層１２Ａが配設され、内部絶縁性セラミックス層１４の下端に下絶縁セラミックス層１２Ｂを配して熱圧着し、その後、酸素雰囲気中において一体焼成した焼結体の左右両端にＡｇから成る外部電極１９を焼付けた、プリント基板などの表面に実装可能なサージ吸収素子１１が開示されている。
【００１３】
然し、上記した特許文献３に記載のサージ吸収素子では電子機器を構成するプリント基板上にサージ吸収素子を取り付ける為の半田付けや組み込みの手間が省略できない課題を有していた。又、サージ吸収側と制限抵抗側を間違えてプリント基板に取り付けると所定のサージ吸収素子として機能しなくなる問題もあつた。
【特許文献１】特開平６−２３３４５３号公報
【特許文献２】特開１１−１１３２４５号公報
【特許文献３】特開２０００−３５３５８３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は上述の課題を解決するために成されたもので、本発明が解決しようとする課題は商用電源ラインからのサージ電圧のエネルギーを熱変換して減衰させ残りのサージ電圧をパターンギャップで放電させ、且つ、プリント基板に抵抗とギャップを他の回路部品と一体にパターニングすることで実装も容易な電子機器のサージ保護回路及びサージ吸収素子を提供することを目的とするものである。
【課題を解決するための手段】
【００１５】
第１の本発明は、商用電源ラインと電子機器の電源ライン間に介在させたラインフィルタの１相間又は他相間の入出力間に抵抗と放電ギャップの直列回路を接続したことを特徴とする電子機器のサージ保護回路としたものである。
【００１６】
第２の本発明は、第１の本発明に於いて、抵抗と放電ギャップの直列回路は、ラインフィルタのライブ線側の入出力間に接続される様にした電子機器のサージ保護回路としたものである。
【００１７】
第３の本発明は、第１の本発明に於いて、抵抗と放電ギャップの直列回路は、ラインフィルタのニュートラル線側の入出力間に接続される様にした電子機器のサージ保護回路としたものである。
【００１８】
第４の本発明は、第１の本発明に於いて、抵抗と放電ギャップの直列回路は、ラインフィルタのライブ線又はニュートラッ船側あるいはニュートラル線側又はライブ線の入出力間に接続される様にした電子機器のサージ保護回路としたものである。
【００１９】
第５の本発明は、商用電源ラインと電子機器の電源ライン間に介在させたラインフィルタの１相間又は他相間の入出力間のプリント基板に、抵抗と放電ギャップパターンの直列回路を接続したサージ吸収素子としたものである。
【発明の効果】
【００２０】
本発明の電子機器のサージ保護回路及びサージ吸収素子は、同相ノイズを除去するために挿入されているラインフィルタの入力−出力間に、抵抗とパターンギャップの直列回路を挿入することにより、雷等によるサージ電圧の高電圧エネルギーを先ず、抵抗によって熱エネルギーに熱変換して高電圧の抑圧を行なった後の電圧によりパターンギャップ間で放電させることが出来るので抵抗によってサージ電圧のエネルギーが吸収され、更に、従来用いられていたバリスタよりも容量成分が少なく、かつ漏れ電流を絶縁することができるようになるので、ラインフィルタの後段側のデジタル回路に与えるノイズを抑えることができる利点がある。又、整流回路４、電圧レギレータ６等と一体にプリント基板上に抵抗及びパターンギャップを形成する様にしたので実装も容易な電子機器のサージ保護回路及びサージ吸収素子を提供可能となる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の１形態例を図１乃至図４によって説明する。図１は本発明の１形態例を示す電子機器のサージ保護回路の系統図、図２は本発明の他の形態例を示す電子機器のサージ保護回路の系統図、図３は本発明の更に他の形態例を示す電子機器のサージ保護回路の系統図、図４はプリント基板上にパターニングされた抵抗とギャップの平面図である。尚、以下、従来の図５との対応部分には同一符号を付して説明をする。
【００２２】
図１は本発明のサージ保護回路の１形態例を示すもので、図１に於いて、入力端子Ｔ１及びＴ２間には商用電源からの交流電圧が供給される。入力端子Ｔ１はライブ線７ａ−ヒューズ８−ラインフィルタ１の１次コイルーブリッジ回路構成の整流回路４の入力端に接続され、入力端子Ｔ２はニュートラル線７ｂ−ラインフィルタ１の２次コイルーブリッジ回路構成の整流回路４の入力端に接続されている。ラインフィルタ１の１次コイル及び２次コイル間の前後側にライブ線７ａとニュートラル線７ｂの間に接続したコンデンサ９ａ及び９ｂはノーマル・モード（逆相）の高周波ノイズを除去するためのコンデンサであり、ラインフィルタ１の後段の各ライブ線７ａ及びニュートラル線７ｂとグランド間にはコンデンサ３ａ、３ｂが接続されている。これらコンデンサ３ａ及び３ｂは整流回路４又はスイッチング用の電圧レギュレータ６から出力されるノーマル（逆相）或いは、コモン（同相）の両モードのノイズを除去するコンデンサである。図１の構成ではラインフィルタ１の２次側コイルの巻き始め及び巻き終わり点間に抵抗３とエアー構成のパターンギャップを直列に接続したサージ吸収素子１１を並列に接続する。出力端子Ｔ３、Ｔ４からは電子機器に供給する直流電圧が出力される。
【００２３】
以下、図１に示した回路ブロックの動作を説明すると、雷による過大なサージ電圧が商用電源のライブ線７ａとニュートラル線７ｂから電子機器内部に侵入すると、ラインフィルタ１の両端に極めて高い誘起電圧が生じ、この誘起電圧が電子機器内部の例えば、電圧レギレータ６のアース電位との間で放電し、そのスパークによって、特に電子機器内のデジタル回路の半導体素子を破壊し、或いはデジタルデータに悪影響を与えることになる。然し、本発明の場合はサージ吸収素子１１の抵抗２によってサージ高電圧は熱変換されて吸収されたサージ電圧をパターニングされたエアーギャップで更に、放電させているので、サージ高電圧は吸収され、且つ、ラインフィルタ１の両端に発生する誘起電圧が抑制され、この誘起された高いサージ電圧が電子機器内部で放電（アース側）することを防止する
【００２４】
上記した抵抗２とパターンギャップ１０の直列回路をプリント基板上にパターニングした構成を図４に示す。図４に於いて、２２はセラミック等のプリント基板を示し整流回路４や電圧レギュレータ６の各回路の能動及び受動部品素子を構成するトランジスタや抵抗と共に本発明のサージ吸収素子１１を構成する受動素子として２２０Ω程度の抵抗２及びパターンギャップ１０をプリント基板２２上に一体に形成する。従って、抵抗及びパターンギャップを各回路の能動素子と一体化して形成する場合はシリコン基板等のｐ型（或いはｎ型）の半導体領域に囲まれたｎ型（或いはｐ型）の薄い帯状の領域で抵抗２が構成される。勿論、抵抗２はシリコン基板上にカーボン等で厚膜形成しても良い。２３は抵抗２に接続されラインフィイルタ１のコイルと並列接続するためのパターンワイヤであり、このパターンワイヤ２３に１ｍｍ巾程度のパターンギャップ１０を形成する。この巾は適宜の巾に選択可能である。又、パターンギャップ１０としてＬａ−Ｓｒ−ＭｎＯ３等の導電性酸化物により抵抗２に接するように方形状の電極をパターニングし、この電極にパターンギャップ１０を形成するようにしても良い。上述の抵抗２の抵抗値が２２０Ω、パターンギャップ巾＝１ｍｍに於いてのサージ放電開始電圧＝１ＫＶであった。
【００２５】
又、図２に示した系統図は、本発明の他の形態例を示すもので、抵抗２及びパターンギャップ１０の直列回路からなるサージ吸収素子１１をライブ線７ａ側のラインフィルタ１の入力−出力間に配した例である。ラインフィルタ１は１次および２次コイルの結合係数がほぼ１であり、高周波のサージ電圧に対しては、図１の形態例と同様な効果が得られる。
【００２６】
図３は本発明の更に他の形態例を示すもので、ラインフィルタ１の入力−出力間で、一端がライブ線７ａに、他端がニュートラル線７ｂと接続する様に抵抗２とパターンギャップ１０の直列回路からなるサージ吸収素子１１を配した場合である。この場合もライブ線７ａ、ニュートラル線７ｂにサージ電圧が印加されると、その誘起電圧はサージ吸収素子の抵抗２及びパターンギャップ１０で夫々が放熱及び放電されピーク値が抑制される。
【００２７】
このようにライブ線７ａ及びニュートラル線７ｂに印加され、ラインフィルタ１の前後に誘起する高いサージ電圧は、サージ吸収素子で放熱及び放電されるようになるので、サージ電圧を抑制することにより、整流回路４や電圧レギュレータ６等の各回路内の接地部で生ずる放電を防止し、電子機器を保護することが出来る。
【００２８】
上述の様に、本発明の電子機器のサージ保護回路及びサージ吸収素子によるとアレスタなどに比べて抵抗とパターンギャップとから成るサージ吸収素子に置き換えられ、電圧レギレータ６の能動素子や受動素子と共にプリント基板上に同時に形成されるので、廉価に構成できるだけでなく、部品装着の手間も無く、ラインフィルタ１の後段に形成されるデジタル回路のデジタルデータに悪影響を及ぼすことを緩和する効果を生ずる。
【図面の簡単な説明】
【００２９】
【図１】本発明の電子機器のサージ保護回路の１形態例を示す系統図である。
【図２】本発明の電子機器のサージ保護回路に他の形態例を示す系統図である。
【図３】本発明の電子機器のサージ保護回路の更に他の構成を示す系統図である。
【図４】本発明の電子機器のサージ保護回路に用いるサージ吸収素子の平面図である。
【図５】従来の電子機器のサージ保護回路の１形態例を示す系統図である。
【図６】従来の電子機器のサージ保護回路に用いるサージ吸収素子の側断面図である。
【符号の説明】
【００３０】
１・・・ラインフィルタ、２・・・抵抗、３ａ、３ｂ、９ａ、９ｂ・・・ノイズ除去用コンデンサ、４・・・整流回路、６・・・電圧レギュレータ、７ａ・・・ライブ線、７ｂ・・・ニュートラル線、８・・・ヒューズ、１０・・・パターンギャップ、１１・・・サージ吸収素子、１２Ａ、１２Ｂ・・・上下絶縁セラミック層、１３・・・、１６・・・下部電極、１７・・・上部電極、２１・・・ギャップ、２２・・・プリント基板、２３・・・ワイヤパターン
【図１】
2006120567.tif 000003
【図２】
2006120567.tif 000004
【図３】
2006120567.tif 000005
【図４】
2006120567.tif 000006
【図５】
2006120567.tif 000007
【図６】
2006120567.tif 000008