(57)【要約】【課題】  リカバリー損失が低いとともに高い耐圧を有する半導体装置を提供する。【解決手段】  本発明の半導体装置１０は、（ａ）表面１４と裏面３０を有する第１導電型の半導体基板１２と、（ｂ）表面１４に形成された第１導電型のエミッタ領域１８と、表面１４に形成された第２導電型のベース領域１６と、表面１４上でベース領域１６に絶縁膜２０を介して対向するゲート電極２２と、表面１４上でエミッタ領域１８に接するエミッタ電極２６を有する絶縁ゲート型トランジスタ２８と、（ｃ）裏面３０に形成された第２導電型のコレクタ領域３４と、（ｄ）裏面３０上でコレクタ領域３４に対向して設けられたコレクタ電極３８と、（ｅ）表面１４と裏面３０の間にあってコレクタ領域３４と協働して絶縁型トランジスタ２８を囲む第２導電型の分離領域３２を備えており、コレクタ領域３４の厚みが１７〜５０マイクロメートルの範囲にあることを特徴とする。【選択図】図１
2006210606.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）表面と裏面を有する第１導電型の半導体基板と、
（ｂ）上記表面に形成された第１導電型のエミッタ領域と、上記表面に形成された第２導電型のベース領域と、上記表面上で上記ベース領域に絶縁膜を介して対向するゲート電極と、上記表面上で上記エミッタ領域に接するエミッタ電極を有する絶縁ゲート型トランジスタと、
（ｃ）上記裏面に形成された第２導電型のコレクタ領域と、
（ｄ）上記裏面上で上記コレクタ領域に対向して設けられたコレクタ電極と、
（ｅ）上記表面と上記裏面の間にあって上記コレクタ領域と協働して絶縁型トランジスタを囲む第２導電型の分離領域を備えており、
上記表面と上記裏面の対向方向に関する上記コレクタ領域の厚みが１７〜５０マイクロメートルの範囲にあることを特徴とする半導体装置。
【請求項２】
上記コレクタ領域の厚みが、１７〜３２マイクロメートルの範囲にあることを特徴とする請求項１に記載の半導体装置。
【請求項３】
上記コレクタ領域の不純物濃度より高い濃度の高濃度領域を裏面に有することを特徴とする請求項１または２のいずれかに記載の半導体装置。
【請求項４】
上記高濃度領域の不純物濃度が、１立方センチメートルあたり１×１０−１８以下であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
表面に絶縁ゲート型トランジスタを有する半導体装置の製造方法であって、
ａ）第１導電型の半導体基板の表面に絶縁ゲート型トランジスタを形成する工程と、
ｂ）上記ａ）工程の前に、第１導電型の半導体基板の裏面に第２導電型のコレクタ領域を形成する工程と、
ｃ）上記ａ）工程の前に、上記表面と上記裏面の間に亘って上記コレクタ領域と協働して絶縁型トランジスタを囲む第２導電型の分離領域を形成する工程と、
ｄ）上記コレクタ領域を研磨する工程と、
ｅ）上記ｄ）工程の後に、研磨された上記コレクタ領域上にコレクタ電極を形成する工程を有し、
研磨後の上記コレクタ領域の厚みが１７〜５０マイクロメートルの範囲にあることを特徴とする半導体装置製造方法。
【請求項６】
上記コレクタ領域の厚みが、１７〜３２マイクロメートルの範囲にあることを特徴とする請求項５に記載の半導体装置製造方法。
【請求項７】
コレクタ領域が第２導電型不純物を拡散することによって形成されることを特徴とする請求項５または６のいずれかに記載の半導体装置製造方法。
【請求項８】
上記ｂ）工程と上記ｃ）工程が同時に行われ、
コレクタ領域と分離領域が第２導電型不純物を拡散することによって形成されることを特徴とする請求項５または６のいずれかに記載の半導体装置製造方法。
【請求項９】
上記ｄ）工程と上記ｅ）工程の間に、第２導電型不純物を注入して不純物濃度が上記コレクタ領域より高い高濃度領域を裏面に形成する工程を有する請求項５〜８のいずれか一に記載の半導体装置製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関するものであり、特に、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）に関する。
【背景技術】
【０００２】
近年、エレベータやポンプなどに使用される電力変換回路としてＡＣマトリクスコンバータが注目されている。ＡＣマトリクスコンバータには双方向スイッチが使用され、該双方向スイッチとして２つのＩＧＢＴが逆並列に接続されて構成されるものがある。双方向スイッチに使用されるＩＧＢＴは、双方向に耐圧を有する（以下、双方向に耐圧を有するＩＧＢＴを、「逆耐圧ＩＧＢＴ」と称する。）。
【０００３】
ＡＣマトリクスコンバータに使用されるＩＧＢＴで構成される双方向スイッチにおいて、一方の逆耐圧ＩＧＢＴがＯＮ状態で電流が流れている間、他方の逆耐圧ＩＧＢＴはターンオンされると電流を負荷に転流させる動作を行う。これは、インバータ制御方式におけるフリーホイールダイオードから負荷へ電流を転流させる動作に相当する。フリーホイールダイオードと同様に、ＡＣマトリクスコンバータに使用される逆耐圧ＩＧＢＴも逆回復電流（リカバリー電流）が流れる。逆耐圧ＩＧＢＴにおけるリカバリー電流による損失（リカバリー損失）は、逆耐圧ＩＧＢＴのｐ＋コレクタ領域の厚さが大きいとともに高い不純物濃度であるため非常に大きい。このリカバリー損失を抑制する逆耐圧ＩＧＢＴとして、例えば、特許文献１のものがある。
【特許文献１】特開２００２−３１９６７６公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１の逆耐圧ＩＧＢＴは、リカバリー損失を抑制するものの、耐圧が低い。これは、ｐ＋コレクタ領域を形成する際に注入した不純物を活性させる温度が十分でなく（活性させる温度を高くするとｎ＋エミッタ領域とエミッタ電極の接触抵抗が増大するため低く設定されている）、そのために、不純物注入などの際に生じた欠陥が消えず残り、該欠陥の領域に空乏領域が達したときに高いリーク電流が流れて耐圧が低下するためと考えられる。
【０００５】
そこで、本発明は、リカバリー損失を抑制できるとともに高い耐圧を有する半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る半導体装置は、
（ａ）表面と裏面を有する第１導電型の半導体基板と、
（ｂ）上記表面に形成された第１導電型のエミッタ領域と、上記表面に形成された第２導電型のベース領域と、上記表面上で上記ベース領域に絶縁膜を介して対向するゲート電極と、上記表面上で上記エミッタ領域に接するエミッタ電極を有する絶縁ゲート型トランジスタと、
（ｃ）上記裏面に形成された第２導電型のコレクタ領域と、
（ｄ）上記裏面上で上記コレクタ領域に対向して設けられたコレクタ電極と、
（ｅ）上記表面と上記裏面の間にあって上記コレクタ領域と協働して絶縁型トランジスタを囲む第２導電型の分離領域を備えており、
上記表面と上記裏面の対向方向に関する上記コレクタ領域の厚みが１７〜５０マイクロメートルの範囲にあることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、コレクタ領域の厚みを１７〜５０マイクロメートルにすることにより、半導体装置は、リカバリー損失を抑制できるとともに高い耐圧を有することができる。
【発明を実施するための最良の形態】
【０００８】
図１は、本発明に係る一実施形態の半導体装置の部分断面図である。半導体装置１０は、ｎ型（第１導電型）半導体基板１２の表面１４にｐ（第２導電型）ベース領域１６を有し、ｐベース領域１６内にｎ＋（第１導電型）エミッタ領域１８を有する。また、ｎ＋エミッタ領域１８と半導体基板１２との間のｐベース領域１６の部分上にゲート酸化膜２０を介して形成されたゲート電極２２を有する。さらに、層間絶縁膜２４によって絶縁されてゲート電極２２上に形成されるとともに、ｎ＋エミッタ領域１８上に形成されているエミッタ電極２６とを有する。以上の構成により、絶縁ゲート型トランジスタ２８が形成されている。なお、図中では、図の簡略化のために、２つ（２セル）のｐベース領域１６に関する絶縁ゲート型トランジスタの部分のみが示されているが、実際には複数セルのｐベース領域があって、複数セルのｐベース領域を含んだ絶縁ゲート型トランジスタが形成されている。
【０００９】
また、半導体装置１０は、表面１４から裏面３０に向かって形成されたｐ＋（第２導電型）分離領域３２と裏面３０に形成されたｐ＋（第２導電型）コレクタ領域３４とを有する。絶縁ゲート型トランジスタ２８は、ｐ＋分離領域３２とｐ＋コレクタ領域３４によって囲まれている。なお、ｐベース領域１６、ｐ＋分離領域３２、ｐ＋コレクタ領域３４以外の領域は、ｎ−ドリフト領域３６である。加えて、半導体装置１０は、ｐ＋コレクタ領域３４上に形成されたコレクタ電極３８を有する。
【００１０】
半導体装置１０の動作について説明する。エミッタ電極２６の電位に比べてコレクタ電極３８の電位が高い場合（順バイアスである場合）、ゲート電極２２に正極性の電圧を印加すると、ゲート電極２２と対向するｐベース領域１６の部分にチャネルが形成され、ｎ＋エミッタ領域１８とｎ−ドリフト領域３６が導通される。これにより、エミッタ電極２６とコレクタ電極３８間に電流が流れる。
【００１１】
次に、半導体装置の耐圧について説明する。コレクタ電極３８の電位がエミッタ電極２６より高電位である場合（順バイアスである場合）、ｐベース領域１６とｎ−ドリフト領域３６のｐｎ接合部からｎ−ドリフト領域３６へ空乏領域が伸びることにより、耐圧が達成される。
【００１２】
一方、コレクタ電極３８の電位がエミッタ電極２６より低電位である場合（逆バイアスである場合）、ｐ＋コレクタ領域３４、ｐ＋分離領域３２とｎ−ドリフト領域３６のｐｎ接合部からｎ−ドリフト領域３６、ｐ＋コレクタ領域３４、ｐ＋分離領域３２へ空乏領域が伸びることにより、耐圧が達成される。
【００１３】
ここからは、本実施形態の半導体装置の作成方法を、図２を参照しながら説明する。まず、図２（ａ）に示すように、ｎ型半導体基板１２の裏面３０全体にｐ＋領域４０を拡散形成するととともにｐ＋分離領域３２を拡散形成する（同工程で形成する）。ここで言う拡散形成とは、ｐ型不純物を半導体基板の表面に付着させ、熱拡散により半導体基板１２内に不純物濃度が高い領域を形成することをいう。または、イオン・インプランテーションによりｐ型不純物が半導体基板に打ち込まれてアニール処理することを言う。ｐ＋領域４０が後工程で研磨されてｐ＋コレクタ領域が形成される。
【００１４】
ｐ＋領域４０とｐ＋分離領域３２が、半導体基板１２の表面１４と裏面３０の対向方向に関して略中央で十分に重なるまで拡散（熱拡散）は行われる。（言い換えると、ｐ＋領域４０の厚さ（裏面３０からの深さ）が、ｐ＋分離３２の厚さ（表面１４からの深さ）と略同一になる。）。このようにｐ＋領域４０とｐ＋分離領域３２が半導体基板１２の略中央で十分に重なるような拡散を行うと、両領域の不純物濃度は当然高いものとなる（不純物が十分量でないと半導体基板１２の略中央部まで不純物が拡散しない。）。同工程でｐ＋領域４０とｐ＋分離領域３２を拡散形成する時間は、当然ながら、ｐ＋領域４０とｐ＋分離領域３２を別工程で形成する時間に比べて短くなる。
【００１５】
また、拡散形成することで、ｐ＋領域４０には裏面３０に向かって不純物濃度が濃くなるような濃度勾配が生じる。これにより、ｐ＋領域４０は、ｎ−ドリフト領域３６に存在する欠陥を十分にゲッタリングすることができる（ｐ＋領域４０がゲッター層として機能する。）。ｐ＋領域４０にゲッタリングされた欠陥は、不純物濃度が高いｐ＋領域４０の裏面３０側、言い換えると、後工程において研磨されて除去される研磨代部分４２に集められる。従って、研磨された後の半導体装置１０には、欠陥がほとんど存在しなくなる。
【００１６】
さらに、後述する絶縁ゲート型トランジスタ２８形成前にｐ＋領域４０とｐ＋分離領域３２を拡散形成するため、拡散形成による高熱で絶縁ゲート型トランジスタ２８に影響を与えることも当然ない（熱拡散するために加えた、または、イオン・インプランテーションの場合にはアニール処理のために加えた高熱によって絶縁ゲート型トランジスタのｎ＋エミッタ領域とエミッタ電極の接触抵抗が増大することがない。）。そのため、十分に高い温度で拡散形成を行える。
【００１７】
次に、図２（ｂ）に示すように、ｐ＋分離領域３２に挟まれたｎ−ドリフト領域３６の表面１４に絶縁ゲート型トランジスタ２８を形成する。絶縁ゲート型トランジスタ２８の形成方法は、周知の方法と同じであるため、説明は簡略化する。
【００１８】
図１に示すように、絶縁ゲート型トランジスタ２８の形成は、まず、ｎ−ドリフト領域３６の表面１４にｐベース領域１６を形成し、続いて、ｐベース領域１６にｎ＋エミッタ領域１８を形成する。次に、ゲート酸化膜２０を介して、ｎ＋エミッタ領域１８とｎ−ドリフト領域３６の間のｐベース領域１６の部分上にゲート電極２２を形成する。その後、ゲート電極２２上に層間絶縁膜２４を形成し、層間絶縁膜２４とｎ＋エミッタ領域１８上にエミッタ電極２６を形成する。これにより、絶縁ゲート型トランジスタ２８が形成される。
【００１９】
絶縁ゲート型トランジスタ２８の形成後、図２（ｃ）に示すように、ｐ＋領域４０を研磨し、所定の厚さＤのｐ＋コレクタ領域３４を形成する。所定の厚さＤについては、後述する。その後、ｐ＋コレクタ領域３４上にコレクタ電極３８を形成する。これにより、半導体装置１０が作製される。
【００２０】
なお、ｐ＋コレクタ領域３４とコレクタ電極３８の接触抵抗を低減するために、ｐ＋領域４０を研磨してｐ＋コレクタ領域３４を形成した後、ｐ型不純物を注入して裏面にｐ＋コレクタ領域３４より高い不純物濃度のｐ＋高濃度領域を形成してもよい。
【００２１】
ここで、本発明の特徴であるｐ＋コレクタ領域３４の所定の厚さＤについて説明する。発明者は、上述の半導体装置のｐ＋コレクタ領域の厚さと逆耐圧との関係と、ｐ＋コレクタ領域の厚さとリカバリー損失の関係を実験により調べた。図３はｐ＋コレクタ領域の厚さと逆耐圧との関係を示す図であり、図４はｐ＋コレクタ領域の厚さとリカバリー損失の関係を示す図である。実験は、ＡＣ４００Ｖ（ボルト）または４４０Ｖ系の電源に使用される１２００Ｖ耐圧の半導体装置のｐ＋コレクタ領域の厚さを０〜８０μｍ（マイクロメートル）の範囲内で変更して行った。参考のために、実験に使用した半導体装置（厳密には、所定の厚さＤのｐ＋コレクタ領域を形成するために研磨される前の半導体装置）の不純物濃度を図５に示す。
【００２２】
図３の実線に示されているように、ｐ＋コレクタ領域の厚さが約１７μｍ以上あれば、半導体装置は、１３００Ｖ以上の逆耐圧を有することが分かった。約１３００Ｖの耐圧があれば、仮に研磨の際に欠陥が生じても十分１２００Ｖの耐圧は担保される。言い換えると、ｐ＋コレクタ領域の厚さが最低でも約１７μｍあれば、約１３００Ｖ以下の耐圧を有する半導体装置（実験に使用したＡＣ４００ＶまたはＡＣ４４０Ｖ用以外の約１３００Ｖ以下の耐圧を有する半導体装置）は破壊されないことが分かる。
【００２３】
なお、図中において、点線は、コレクタ電極と半導体との接触抵抗を低減するために、ｐ＋コレクタ領域形成後（研磨後）に裏面にｐ型不純物を注入して裏面に高い（ｐ＋コレクタ領域より高い）不純物濃度のｐ＋高濃度領域を形成した場合を示している（実線は、ｐ＋高濃度領域を形成していない場合のものである。）。発明者は、１立方センチメートルあたりの不純物濃度が１×１０１８を超えない程度にｐ型不純物を注入してｐ＋高濃度領域を形成すれば、注入しない場合に比べて、半導体装置導通時の飽和電圧が約０．２Ｖ低減することを実験により見出している（１×１０１８を超えると、飽和電圧の低減が起こらないことも見出している。）。これは、１立方センチメートルあたりの不純物濃度が１×１０１８を超えない程度のｐ＋高濃度領域により、ｐ＋コレクタ領域とコレクタ電極の接触抵抗が低減したことによる。逆耐圧の観点から見れば、図に示すように、不純物を注入してｐ＋高濃度領域を形成することによる効果は余り見られないが、接触抵抗の観点から見れば、ｐ＋高濃度領域を形成することが好ましいことが分かった。
【００２４】
図４に示すように、リカバリー損失Ｅｒｒは、ｐ＋コレクタ領域の厚さが増加するに従って指数関数的に増加する。リカバリー損失Ｅｒｒは、半導体装置がダイオードとして動作している時の逆回復過程（リカバリー動作）において、ｎ−ドリフト領域やｐ＋コレクタ領域に蓄積されているキャリアが電流方向とは逆に掃き出され、瞬間的に大電流（リカバリー電流）が流れることにより生じる損失である。従って、ｐ＋コレクタ領域の厚さを小さくすれば、ｎ−ドリフト領域やｐ＋コレクタ領域に蓄積されているキャリアが少なくなり、その結果、リカバリー損失も低減される。図に示すように、ｐ＋コレクタ領域が約５０μｍ以下であればリカバリー損失Ｅｒｒは半減し、約３２μｍ以下であれば、リカバリー損失Ｅｒｒは略１０ｍＪ近傍の低い値となる。
【００２５】
図３、４に示される実験結果から、発明者は、耐圧を有しつつ、リカバリー損失が低いｐ＋コレクタ領域の厚さは、約１７〜５０μｍの範囲内、より好ましくは約１７〜３２μｍの範囲内であることを見出した。なお、約１７〜３２μｍの範囲は、ｐ＋コレクタ領域を研磨形成するときの研磨のばらつきの範囲より十分に大きい範囲であるため、約１７〜３２μｍの範囲内のｐ＋コレクタ領域を形成することは容易である。
【００２６】
本実施形態によれば、半導体装置は、研磨代に集められた欠陥が研磨と共に除去されることにより欠陥が少なく、ｐ＋コレクタ領域が約１７〜５０μｍ、好ましくは、約１７〜３２μｍの範囲内の厚さで形成されることによりリカバリー損失が低いとともに高い耐圧を有することになる。
【図面の簡単な説明】
【００２７】
【図１】本発明に係る半導体装置の断面図である。
【図２】本発明に係る半導体装置の作製方法を示す図である。
【図３】コレクタ領域の厚さと逆耐圧の関係を示す図である。
【図４】コレクタ領域の厚さとリカバリー損失の関係を示す図である。
【図５】本発明に係る半導体装置の不純物濃度を示す図である。
【符号の説明】
【００２８】
１０  半導体装置、  １２  半導体基板、  １４  表面、  １６  ベース領域、  １８  エミッタ領域、  ２０  ゲート絶縁膜、  ２２  ゲート電極、  ２６  エミッタ電極、  ２８  絶縁ゲート型トランジスタ、  ３０  裏面、  ３２  分離領域、  ３４  コレクタ領域、  ３８  コレクタ電極
【図１】
2006210606.tif 000003
【図２】
2006210606.tif 000004
【図３】
2006210606.tif 000005
【図４】
2006210606.tif 000006
【図５】
2006210606.tif 000007