(57)【要約】      （修正有）【課題】ボイドに起因するコンタクトプラグ同士の短絡を防止し、且つコンタクト抵抗の上昇や接触不良を抑制する。【解決手段】半導体基板１１に接続されたコンタクトプラグ１３を収容する層間絶縁膜１２上に形成された配線層１５ａ，１５ｂの側壁を覆うサイドウォール絶縁膜１６、配線層及びサイドウォール絶縁膜１６を覆う層間絶縁膜１７上に容量素子３１、層間絶縁膜１７を貫通し、コンタクトプラグ１３と容量素子の電極を接続するコンタクトプラグ２９とを備えた半導体装置１０において、プラグ２９を、少なくとも一部の側壁がサイドウォール絶縁膜１６と自己整合的に形成されたコンタクトホール１９内に、プラグ１３上に順次に堆積された第１と第２の導電膜２０，２２で構成し、第１の導電膜をコンタクトホール１９の側壁と接して形成するとともに、第２の導電膜をコンタクトホール１９の側壁上に形成されたサイドウォール絶縁膜２１の内部に形成する。【選択図】図１
2006120722.tif 000002
【特許請求の範囲】
【請求項１】
拡散層に接続される第１のコンタクトプラグを収容する第１の絶縁膜と、該第１の絶縁膜上に形成されパターニングされた第１の配線層と、該第１の配線層に含まれる配線の側壁を覆う第１のサイドウォール絶縁膜と、前記第１の配線層及び第１のサイドウォール絶縁膜を覆う第２の絶縁膜と、該第２の絶縁膜上に形成される容量素子とを備える半導体装置において、
前記第２の絶縁膜を貫通し、前記第１のコンタクトプラグと前記容量素子の一方の電極とを接続する第２のコンタクトプラグを備え、
前記第２のコンタクトプラグは、少なくとも一部の側壁が前記サイドウォール絶縁膜と自己整合的に形成されたコンタクトホール内に、前記第１のコンタクトプラグ上に順次に堆積された第１及び第２のプラグ部分を含み、前記第１のプラグ部分は前記コンタクトホールの側壁と接して形成され、前記第２のプラグ部分は、前記コンタクトホールの側壁上に形成された第２のサイドウォール絶縁膜の内部に形成されていることを特徴とする半導体装置。
【請求項２】
前記第１の配線層に含まれる配線上にハードマスクが形成され、該ハードマスクの側壁が、前記第１のサイドウォール絶縁膜によって覆われている、請求項１に記載の半導体装置。
【請求項３】
前記第１の絶縁膜と前記第１の配線層及び第２の絶縁膜との間に第３の絶縁膜が形成されており、前記コンタクトホールは、該第３の絶縁膜を貫通している、請求項１に記載の半導体装置。
【請求項４】
前記第３の絶縁膜には、前記第１の配線層に含まれる配線と、前記第１の絶縁層内に形成された第３のコンタクトプラグとを接続する第４のコンタクトプラグを収容する別のコンタクトホールが形成される、請求項３に記載の半導体装置。
【請求項５】
前記第１のプラグ部分の長さが、前記第３の絶縁膜の厚みと等しいか又はそれよりも長い、請求項３又は４に記載の半導体装置。
【請求項６】
前記第１の配線層に含まれる配線が、相互に平行に延在する第１及び第２配線を含み、前記コンタクトホールが該第１配線と第２配線との間に形成されている、請求項１に記載の半導体装置。
【請求項７】
前記第２のサイドウォール絶縁膜が、前記第１の絶縁膜中に形成されたボイド内に充填された導電層を覆っている、請求項１に記載の半導体装置。
【請求項８】
半導体基板上にトランジスタを形成する工程と、
前記トランジスタを覆い、該トランジスタの拡散層に接続された第１のコンタクトプラグを収容する第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に、第１のサイドウォール絶縁膜によって側部が被覆された配線を含む第１の配線層を形成する工程と、
前記第１の配線層及び第１のサイドウォール絶縁膜を覆って第２の絶縁膜を形成する工程と、
前記第２の絶縁膜内に、前記第１のコンタクトプラグ上に開口し、少なくとも一部の側壁が前記第１のサイドウォール絶縁膜と自己整合的に形成されたコンタクトホールを形成する工程と、
前記コンタクトホール内の前記第１のコンタクトプラグ上に第２のコンタクトプラグを形成する工程とを備える半導体装置の製造方法において、
前記第２のコンタクトプラグを形成する工程が、前記第１のコンタクトプラグ上に第１のプラグ部分を形成する工程と、該第１のプラグ部分の上部の前記コンタクトホールの側壁に第２のサイドウォール絶縁膜を形成する工程と、該第２のサイドウォール絶縁膜の内側に第２のプラグ部分を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項９】
前記第１の絶縁膜と前記第１の配線層及び第２の絶縁膜との間に、前記第１の配線層に接続される別のコンタクトプラグを収容する第３の絶縁膜を形成する工程を更に含む、請求項８に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、更に詳細には、半導体装置にコンタクトプラグを形成する技術に関する。
【背景技術】
【０００２】
近年、電子機器の小型化及び高性能化の要請により、電子機器に搭載される半導体装置の微細化が進められている。半導体装置が微細化されることによって、半導体装置における配線の間隔やコンタクト径などについても極めて狭くなってきている。
【０００３】
図９〜１１に、層間絶縁膜にコンタクトホールを形成する、従来の半導体装置の製造段階を順次に示す。これらの図中で、（ｂ）に示す図は、（ａ）に示す図のＢ−Ｂ断面を示している。従来の半導体装置の製造方法では、先ず、図９に示すように、半導体基板１１上にゲート酸化膜を介して図示しないゲート電極を形成し、それを覆って層間絶縁膜１２を成膜し、層間絶縁膜１２を貫通して半導体基板１１に達するコンタクトプラグ１３を形成する。引き続き、層間絶縁膜１２上に層間絶縁膜１４を成膜した後、ゲート電極に達する図示しないコンタクトホールを形成する。
【０００４】
次いで、層間絶縁膜１４上に公知の方法を用いて導電層を形成し、これをパターニングして個々の配線１５ａ，１５ｂとする。一部の配線は、図示しないコンタクトプラグを介してゲート電極に接続される。更に、各配線１５ａ，１５ｂの側壁にサイドウォール絶縁膜１６を形成し、次いで、これらを覆って層間絶縁膜１７を全面に成膜する。
【０００５】
層間絶縁膜１７の成膜に後続して、層間絶縁膜１７をＣＭＰ（Chemical Mechanical Polishing）法等を用いて平坦化した後、レジストマスクを用いて、配線１５ａ，１５ｂの間の層間絶縁膜１７にコンタクトホール１９を開孔する。層間絶縁膜１４におけるコンタクトホール１９の開孔は、サイドウォール絶縁膜１６をマスクとする自己整合（Self Alignment）法によって行う。引き続き、図１０に示すように、コンタクトホール１９内部を含む全面に導電膜２０を堆積し、層間絶縁膜１７上に堆積された不要な導電膜２０をＣＭＰ又は異方性エッチングによって除去することによって、図１１に示すコンタクトプラグ２３を形成する。
【０００６】
ところで、近年の半導体装置では、層間絶縁膜１７を成膜する工程において、配線１５ａ，１５ｂの間に層間絶縁膜１７を埋め込みために十分なスペースを確保することが出来ない。このため、同工程において、層間絶縁膜１７の埋め込み不良によって、配線１５ａ，１５ｂの間に配線１５ａ，１５ｂに沿って延在するボイド１８が形成されることがある。上記従来の半導体装置の製造方法では、導電膜２０を堆積する工程で、導電膜２０がボイド１８の内部にも入り込むため、配線１５ａ，１５ｂ間に形成された複数のコンタクトプラグ２３ａ，２３ｂがボイド１８内に入り込んだ導電膜２０によって接続され、コンタクトプラグ２３ａ，２３ｂ同士で短絡が発生する問題があった。
【０００７】
コンタクトプラグ２３ａ，２３ｂ同士の短絡を防止する方法として、コンタクトホール１９の側壁にサイドウォールを形成し、このサイドウォールの内部にコンタクトプラグを形成する方法がある。図１２、１３に、そのような従来の半導体装置の製造方法について示す。図９に示した層間絶縁膜１７の成膜工程に後続して、配線１５ａ，１５ｂの間の層間絶縁膜１７にコンタクトホール１９を形成した後、図１２に示すように、コンタクトホール１９の側壁及び底面を覆って薄い絶縁膜２４を形成する。次いで、異方性エッチングにより、底面の絶縁膜２４を除去し、コンタクトホール１９内にサイドウォール２５を残し、このコンタクトホール１９内に導電膜を埋め込むことによって、図１３に示すコンタクトプラグ（サイドウォールコンタクト）２６を形成することが出来る。
【０００８】
サイドウォールの内部にコンタクトプラグを形成する上記従来の半導体装置の製造方法では、コンタクトホール１９内に露出するボイド１８はサイドウォール２５によって覆われる。従って、コンタクトホール１９内に導電膜２６を埋め込む工程において、導電膜２６がボイド１８内に入り込むことがないので、コンタクトプラグ２６ａ、２６ｂ間の短絡を防止することが出来る。このような製造方法については、例えば特許文献１に記載されている。
【特許文献１】特開２００１−３３８９７７号公報（図２）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、サイドウォールの内部にコンタクトプラグを形成する従来の半導体装置の製造方法では、その下部のコンタクトプラグ１３とコンタクトプラグ２６との間の接触面積が、サイドウォール２５を形成しない場合に比してサイドウォール２５の厚みの分だけ減少する。特に、自己整合法によって形成されるコンタクトホールは、その底部で最も断面積が小さいため、サイドウォール２５の厚みによる接触面積の減少は、コンタクト抵抗の上昇や接触不良を発生させる等のため、大きな問題になる。
【００１０】
本発明は、上記に鑑み、ボイドに起因するコンタクトプラグ同士の短絡を防止し、且つコンタクト抵抗の上昇や接触不良を抑制できる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明に係る半導体装置は、拡散層に接続される第１のコンタクトプラグを収容する第１の絶縁膜と、該第１の絶縁膜上に形成されパターニングされた第１の配線層と、該第１の配線層に含まれる配線の側壁を覆う第１のサイドウォール絶縁膜と、前記第１の配線層及び第１のサイドウォール絶縁膜を覆う第２の絶縁膜と、該第２の絶縁膜上に形成される容量素子とを備える半導体装置において、
前記第２の絶縁膜を貫通し、前記第１のコンタクトプラグと前記容量素子の一方の電極とを接続する第２のコンタクトプラグを備え、
前記第２のコンタクトプラグは、少なくとも一部の側壁が前記サイドウォール絶縁膜と自己整合的に形成されたコンタクトホール内に、前記第１のコンタクトプラグ上に順次に堆積された第１及び第２のプラグ部分を含み、前記第１のプラグ部分は前記コンタクトホールの側壁と接して形成され、前記第２のプラグ部分は、前記コンタクトホールの側壁上に形成された第２のサイドウォール絶縁膜の内部に形成されていることを特徴としている。
【００１２】
また、本発明に係る半導体装置の製造方法は、半導体基板上にトランジスタを形成する工程と、
前記トランジスタを覆い、該トランジスタの拡散層に接続された第１のコンタクトプラグを収容する第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に、第１のサイドウォール絶縁膜によって側部が被覆された配線を含む第１の配線層を形成する工程と、
前記第１の配線層及び第１のサイドウォール絶縁膜を覆って第２の絶縁膜を形成する工程と、
前記第２の絶縁膜内に、前記第１のコンタクトプラグ上に開口し、少なくとも一部の側壁が前記第１のサイドウォール絶縁膜と自己整合的に形成されたコンタクトホールを形成する工程と、
前記コンタクトホール内の前記第１のコンタクトプラグ上に第２のコンタクトプラグを形成する工程とを備える半導体装置の製造方法において、
前記第２のコンタクトプラグを形成する工程が、前記第１のコンタクトプラグ上に第１のプラグ部分を形成する工程と、該第１のプラグ部分の上部の前記コンタクトホールの側壁に第２のサイドウォール絶縁膜を形成する工程と、該第２のサイドウォール絶縁膜の内側に第２のプラグ部分を形成する工程とを含むことを特徴としている。
【発明の効果】
【００１３】
本発明の半導体装置及び本発明方法によって製造される半導体装置によれば、第２のサイドウォール絶縁膜がコンタクトホールの底部に達しない上部のみに形成されるので、第１のコンタクトプラグと第２のコンタクトプラグとの間でサイドウォール絶縁膜を用いない場合と同等の接触面積を確保することができ、コンタクト抵抗の上昇や接触不良を抑制することが出来る。これによって、半導体装置の良好な特性を得ると共に、高い歩留まりを得ることが出来る。
【００１４】
本発明の半導体装置では、前記第１の配線層に含まれる配線上にハードマスクが形成され、該ハードマスクの側壁が、前記第１のサイドウォール絶縁膜によって覆われているものとすることが出来る。
【００１５】
本発明の半導体装置では、前記第１の絶縁膜と前記第１の配線層及び第２の絶縁膜との間に第３の絶縁膜が形成されており、前記コンタクトホールは、該第３の絶縁膜を貫通しているものとすることが出来る。この場合、更に、前記第３の絶縁膜には、前記第１の配線層に含まれる配線と、前記第１の絶縁層内に形成された第３のコンタクトプラグとを接続する第４のコンタクトプラグを収容する別のコンタクトホールが形成されるものとすることが出来る。
【００１６】
本発明の半導体装置では、好適には、前記第１のプラグ部分の長さが、前記第３の絶縁膜の厚みと等しいか又はそれよりも長い。この場合、第１のプラグ部分と第２のプラグ部分との間の境界が第１のサイドウォール絶縁膜に接して形成され、第１のプラグ部分と第２のプラグ部分との間で十分な接触面積を得ることが出来る。本発明の半導体装置では、前記第１の配線層に含まれる配線が、相互に平行に延在する第１及び第２配線を含み、前記コンタクトホールが該第１配線と第２配線との間に形成されているものとすることが出来る。
【００１７】
本発明の半導体装置の好適な実施態様では、前記第２のサイドウォール絶縁膜が、前記第１の絶縁膜中に形成されたボイド内に充填された導電層を覆っている。ボイド内に充填された導電層による、隣接する第２のコンタクトプラグ間の短絡を防止することができ、これによって、半導体装置の更に高い歩留まりを得ることが出来る。
【発明を実施するための最良の形態】
【００１８】
以下に、実施形態を挙げ、添付図面を参照して、本発明の実施の形態を具体的且つ詳細に説明する。図１に本発明の実施形態に係る半導体装置の断面を、図２に図１のII−II断面を示す。半導体装置１０は、図示しない拡散層が形成された半導体基板１１と、半導体基板１１上にゲート酸化膜を介して形成された図示しないゲート電極とを備える。ゲート電極を覆って層間絶縁膜１２が成膜され、層間絶縁膜１２には拡散層に達するコンタクトプラグ（第１のコンタクトプラグ）１３が形成されている。層間絶縁膜１２上には層間絶縁膜１４が成膜されている。層間絶縁膜１４には、ゲート電極に達するコンタクトホールが形成されている。
【００１９】
層間絶縁膜１４上には、相互に平行に延在する配線１５ａ，１５ｂを含む、パターニングされた配線層が形成されている。各配線１５ａ，１５ｂは、導電層２７と導電層２７上に成膜された絶縁層２８から成る。配線１５ａ，１５ｂの両側壁には、サイドウォール絶縁膜１６が形成され、配線１５ａ，１５ｂ及びサイドウォール絶縁膜１６を覆って層間絶縁膜１４上に層間絶縁膜１７が成膜されている。一部の配線は、図示しないコンタクトプラグを介してゲート電極に接続されている。
【００２０】
２つの配線１５ａ，１５ｂの間には、層間絶縁膜１４，１７を貫通して下部のコンタクトプラグ１３に到達するコンタクトホール１９が形成されている。コンタクトホール１９の下部には、ボイド１８の下端より下側の位置であって、且つサイドウォール絶縁膜１６の下端よりも上側の位置まで第１の導電膜２０が埋め込まれている。第１の導電膜２０上のコンタクトホール１９の側壁には、薄いサイドウォール絶縁膜２１が成膜されている。サイドウォール絶縁膜２１の内部には、第２の導電膜２２が埋め込まれている。第１の導電膜２０は本発明の第１のプラグ部分を、第２の導電膜２２は本発明の第２のプラグ部分をそれぞれ構成し、第１の導電膜２０及び第２の導電膜２２は、コンタクトプラグ（第２のコンタクトプラグ）２９を構成する。サイドウォール絶縁膜２１及びコンタクトプラグ２９を含むプラグ構造はサイドウォール絶縁膜１６と自己整合的に形成されるＳＡＣ（Self Aligned Contact）である。なお、ボイド１８の内部にも第１の導電膜２０が充填されている。層間絶縁膜１７上には、層間絶縁膜３０が成膜され、層間絶縁膜３０中にはコンタクトプラグ２９に接続する下部電極３２、誘電体膜３３、及び上部電極３４から成る容量素子３１等が形成されている。
【００２１】
本実施形態の半導体装置によれば、ボイド１８の表面を覆うサイドウォール絶縁膜２１を備えるので、ボイド１８の内部に充填された第１の導電膜２０による、隣接するコンタクトプラグ２９ａ，２９ｂ間の短絡を防止することが出来る。また、サイドウォール絶縁膜２１がコンタクトホール１９の底部に達しない上部のみに形成されるので、サイドウォール絶縁膜２１を用いない場合と同等の接触面積を確保することができ、コンタクト抵抗の上昇や接触不良を抑制することが出来る。上記によって、半導体装置の良好な特性を得ると共に、高い歩留まりを得ることが出来る。
【００２２】
図３〜７に、本実施形態の半導体装置の製造段階を順次に示す。これらの図中で、（ｂ）に示す図は、（ａ）に示す図のＢ−Ｂ断面を示している。先ず、公知の方法を用いて、半導体基板１１の主表面に図示しない拡散層を形成し、半導体基板１１上にゲート酸化膜を介して図示しないゲート電極を形成する。ゲート電極を覆って半導体基板１１上に層間絶縁膜１２を成膜した後、層間絶縁膜１２に拡散層に達するコンタクトプラグ１３を形成する。更に、層間絶縁膜１２上に別の層間絶縁膜１４を成膜する。
【００２３】
次に、公知の方法を用いて、ゲート電極に達する図示しないコンタクトホールを形成した後に、層間絶縁膜１４上に、導電層２７及び絶縁層２８を順次に成膜し、これらをパターニングして個々の配線１５ａ，１５ｂとする。一部の配線は、図示しないコンタクトプラグを介して、ゲート電極に接続される。引き続き、配線１５ａ，１５ｂの側壁にサイドウォール絶縁膜１６を形成する。配線１５ａ，１５ｂ及びサイドウォール絶縁膜１６を覆って層間絶縁膜１４上に、層間絶縁膜１７を成膜する（図３）。層間絶縁膜１７を成膜する工程では、配線１５ａ，１５ｂの間の間隔が狭い場合には、２つの配線１５ａ，１５ｂの間の層間絶縁膜１７に、配線１５ａ，１５ｂに平行に延在するボイド１８が形成される。
【００２４】
次いで、ＣＭＰ法を用いて層間絶縁膜１７を平坦化した後、層間絶縁膜１７上に図示しないフォトレジストパターンを形成する。引き続き、フォトレジストパターン及びサイドウォール絶縁膜１６をマスクとする異方性エッチングにより、層間絶縁膜１４，１７にコンタクトプラグ１３に達するコンタクトホール１９を開孔する。層間絶縁膜１４におけるコンタクトホール１９の開孔は、サイドウォール絶縁膜１６をマスクとするセルフアライメント法によって行う。
【００２５】
次いで、図４に示すように、コンタクトホール１９内及び層間絶縁膜１７上に第１の導電膜２０を成膜する。この際に、ボイド１８内に第１の導電膜２０が入り込み、ボイド１８内も第１の導電膜２０で充填される。引き続き、図５に示すように、異方性エッチングにより、層間絶縁膜１７上及びコンタクトホール１９内の上部の第１の導電膜２０を除去する。コンタクトホール１９内の第１の導電膜２０の除去に際しては、下部のコンタクトプラグ１３に達せず、且つボイド１８が露出する位置まで除去する。
【００２６】
ボイド１８が形成される位置の確認は、例えば実験に基づいて行う。つまり、配線１５ａ，１５ｂの離隔幅、サイドウォール絶縁膜１６の幅、及び層間絶縁膜１７の成膜条件等の条件が同じ場合には、ボイド１８はほぼ同じ位置に生じるので、実際の成膜時と同じ条件で実験を行うことによってボイド１８が生じる位置を決定することが出来る。或いは、層間絶縁膜１４の厚みと同じ厚み又はこれより所定値だけ大きな厚みを残す。第１の導電膜２０の除去に際しては、また、第１の導電膜２０と第２の導電膜２２との間で十分な接触面積を確保するために、サイドウォール絶縁膜１６の下端に達しない位置まで除去することが好ましい。
【００２７】
次いで、薄い絶縁膜を全面に成膜する。引き続き、異方性エッチングにより、この底面の絶縁膜を除去し、コンタクトホール１９内に図６に示すサイドウォール絶縁膜２１を残す。引き続き、第２の導電膜２２を全面に成膜した後、層間絶縁膜１７上の第２の導電膜２２を除去する。これによって、第１の導電膜２０及び第２の導電膜２２から成るコンタクトプラグ２９を形成する。更に、層間絶縁膜１７上に、コンタクトプラグ２９に接続する下部電極３２、誘電体膜３３、及び上部電極３４から成る容量素子３１等を形成することによって、図１、２に示した本実施形態の半導体装置を完成することが出来る。
【００２８】
本実施形態の半導体装置の製造方法では、特に、ＳＡＣによってコンタクトホール１９を形成する際に、コンタクトホール１９の底部の面積がサイドウォール絶縁膜１６の側壁底部の形状で一意的に決定されるため、コンタクト抵抗の上昇を確実に抑制することが出来る。
【００２９】
上記実施形態では、下部のコンタクトプラグに接続するコンタクトプラグについて説明したが、本発明は、拡散層に接続するコンタクトプラグについて適用することも出来る。図７に、拡散層に接続するコンタクトプラグを形成する、実施形態の変形例に係る半導体装置の製造方法について、一製造段階を示す。本変形例の半導体装置の製造方法は、コンタクトプラグ１３を形成せず、また、層間絶縁膜１７の成膜に後続して、層間絶縁膜１２，１４，１７を貫通し、半導体基板１１の拡散層に達するコンタクトホール１９を形成することを除いては、実施形態の半導体装置の製造方法と同様である。
【００３０】
本変形例の半導体装置の製造方法によれば、実施形態の半導体装置の製造方法と同様に、サイドウォール絶縁膜２１によって、ボイド１８内に充填された第１の導電膜２０による、コンタクトプラグ間の短絡を防止することが出来る。また、サイドウォール絶縁膜２１がコンタクトホール１９の底部に達しない上部のみに形成されるので、拡散層とコンタクトプラグとの間の十分な接触面積を確保できる。
【００３１】
比較のために、図８に、拡散層に接続するコンタクトプラグを形成する、従来の半導体装置の製造方法における一製造段階を示す。同図に示した従来の半導体装置の製造方法は、コンタクトプラグ１３を形成せず、また、層間絶縁膜１２，１４，１７を貫通し、半導体基板１１の拡散層に達するコンタクトホール１９を形成することを除いては、図１３、１４を参照して説明した従来の半導体装置の製造方法と同様である。ここで、従来の半導体装置の製造方法では、サイドウォール絶縁膜２１を形成する工程において、半導体基板１１がプラズマによるダメージを受けるため、基板リーク電流が発生し易くなる。これに対して、本変形例の半導体装置の製造方法では、半導体基板１１へのプラズマによるダメージを回避することが出来るので、基板リーク電流を抑制して、良好な半導体装置の特性を得ることが出来る。
【００３２】
以上、本発明をその好適な実施形態に基づいて説明したが、本発明に係る半導体装置及びその製造方法は、上記実施形態の構成にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施した半導体装置及びその製造方法も、本発明の範囲に含まれる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施形態に係る半導体装置の断面を示す断面図である。
【図２】図１のII−II断面を示す断面図である。
【図３】図３（ａ）は、本発明の実施形態に係る半導体装置を製造する製造段階を示す断面図であり、図３（ｂ）は、図３（ａ）のＢ−Ｂ断面を示す断面図である。
【図４】図４（ａ）は、本発明の実施形態に係る半導体装置を製造する、図３に後続する製造段階を示す断面図であり、図４（ｂ）は、図４（ａ）のＢ−Ｂ断面を示す断面図である。
【図５】図５（ａ）は、本発明の実施形態に係る半導体装置を製造する、図４に後続する製造段階を示す断面図であり、図５（ｂ）は、図５（ａ）のＢ−Ｂ断面を示す断面図である。
【図６】図６（ａ）は、本発明の実施形態に係る半導体装置を製造する、図５に後続する製造段階を示す断面図であり、図６（ｂ）は、図６（ａ）のＢ−Ｂ断面を示す断面図である。
【図７】実施形態の変形例に係る半導体装置の製造方法の一製造段階を示す断面図である。
【図８】従来の半導体装置の製造方法の一製造段階を示す断面図である。
【図９】図９（ａ）は、従来の半導体装置を製造する製造段階を示す断面図であり、図９（ｂ）は、図９（ａ）のＢ−Ｂ断面を示す断面図である。
【図１０】図１０（ａ）は、従来の半導体装置を製造する、図９に後続する製造段階を示す断面図であり、図１０（ｂ）は、図１０（ａ）のＢ−Ｂ断面を示す断面図である。
【図１１】図１１（ａ）は、従来の半導体装置を製造する、図１０に後続する製造段階を示す断面図であり、図１１（ｂ）は、図１１（ａ）のＢ−Ｂ断面を示す断面図である。
【図１２】図１２（ａ）は、サイドウォールの内部にコンタクトプラグを形成する、従来の半導体装置を製造する製造段階を示す断面図であり、図１２（ｂ）は、図１２（ａ）のＢ−Ｂ断面を示す断面図である。
【図１３】図１３（ａ）は、従来の半導体装置を製造する、図１２に後続する製造段階を示す断面図であり、図１３（ｂ）は、図１３（ａ）のＢ−Ｂ断面を示す断面図である。
【符号の説明】
【００３４】
１０：半導体装置
１１：半導体基板
１２，１４，１７：層間絶縁膜
１３，２３，２３ａ，２３ｂ，２６，２６ａ，２６ｂ，２９，２９ａ，２９ｂ：コンタクトプラグ
１５ａ，１５ｂ：配線
１６，２１，２５：サイドウォール絶縁膜
１８：ボイド
１９：コンタクトホール
２０：第１の導電膜
２２：第２の導電膜
２４：絶縁膜
２７：（配線における）導電層
２８：（配線における）絶縁層
３０：層間絶縁膜
３１：容量素子
３２：下部電極
３３：誘電体膜
３４：上部電極
３５：プラズマ
【図１】
2006120722.tif 000003
【図２】
2006120722.tif 000004
【図３】
2006120722.tif 000005
【図４】
2006120722.tif 000006
【図５】
2006120722.tif 000007
【図６】
2006120722.tif 000008
【図７】
2006120722.tif 000009
【図８】
2006120722.tif 000010
【図９】
2006120722.tif 000011
【図１０】
2006120722.tif 000012
【図１１】
2006120722.tif 000013
【図１２】
2006120722.tif 000014
【図１３】
2006120722.tif 000015