(57)【要約】【課題】  本発明は、所定の装置に接続された半導体装置のデータ転送速度を誤って判断することを防止することができる半導体装置及びその接続処理方法を提供することを目的とする。【解決手段】  電源線ＶＢＵＳ（Ｄ）の電位が電源電圧に到達したことを検出すると、第１及び第２のスイッチング素子ＳＷ１０及びＳＷ２０をオン状態にし、所定時間経過後に第２のスイッチング素子ＳＷ２０をオフ状態にする制御部１１０を備えることを特徴とする。【選択図】  図３
2006268306.tif 000002
【特許請求の範囲】
【請求項１】
外部から電源電圧を供給されるための電源線と、
接地するための接地線と、
第１の信号を伝送するための第１の信号線と、
第２の信号を伝送するための第２の信号線と、
前記第１の信号線と、所定の電位を供給する電源端子との間に、直列接続された第１のスイッチング素子及び第１の抵抗素子と、
前記第２の信号線と、前記接地線との間に、直列接続された第２のスイッチング素子及び第２の抵抗素子と、
前記電源線、前記接地線、前記第１及び第２の信号線に接続され、前記電源線の電位が前記電源電圧に到達したことを検出すると、前記第１及び第２のスイッチング素子をオン状態にし、所定時間経過後に前記第２のスイッチング素子をオフ状態にする制御部と
を備えることを特徴とする半導体装置。
【請求項２】
第１の入力端が前記電源端子に接続され、第２の入力端が第３のスイッチング素子を介して前記第１の信号線に接続され、出力端が前記制御部に接続された比較器をさらに備え、
前記制御部は、前記電源線の電位が前記電源電圧に到達したことを検出すると、前記第１乃至第３のスイッチング素子をオン状態にし、
前記比較器は、前記電源端子の電位と、前記第１の信号線の電位とを比較し、その比較結果を前記制御部に出力し、
前記制御部は、前記比較器から出力される前記比較結果が変化したことを検出すると、前記第２及び第３のスイッチング素子をオフ状態にすることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第２の信号線と、前記電源端子との間に、直列接続された第４のスイッチング素子及び第３の抵抗素子と、
前記第１の信号線と、前記接地線との間に、直列接続された第５のスイッチング素子及び第４の抵抗素子とをさらに備え、
前記制御部は、
前記第４及び第５のスイッチング素子をオフ状態に維持した上で、前記電源線の電位が前記電源電圧に到達したことを検出した場合には、前記第１及び第２のスイッチング素子をオン状態にし、所定時間経過後に前記第２のスイッチング素子をオフ状態にし、
前記第１及び第２のスイッチング素子をオフ状態に維持した上で、前記電源線の電位が前記電源電圧に到達したことを検出した場合には、前記第４及び第５のスイッチング素子をオン状態にし、所定時間経過後に前記第５のスイッチング素子をオフ状態にすることを特徴とする請求項１記載の半導体装置。
【請求項４】
外部から電源電圧を供給されるための電源線と、
接地するための接地線と、
第１の信号を伝送するための第１の信号線と、
第２の信号を伝送するための第２の信号線と、
前記第１の信号線と、所定の電位を供給する電源端子との間に、直列接続された第１のスイッチング素子及び第１の抵抗素子と、
前記第２の信号線と、前記接地線との間に、直列接続された第２のスイッチング素子及び第２の抵抗素子とを有する半導体装置を、所定の装置に接続する際に、
前記電源線の電位が前記電源電圧に到達したことを検出すると、前記第１及び第２のスイッチング素子をオン状態にするステップと、
所定時間経過後に前記第２のスイッチング素子をオフ状態にするステップと
を備えることを特徴とする半導体装置の接続処理方法。              
【請求項５】
第１の入力端が前記電源端子に接続され、第２の入力端が第３のスイッチング素子を介して前記第１の信号線に接続された比較器をさらに有し、
前記第１及び第２のスイッチング素子をオン状態にするステップでは、前記電源線の電位が前記電源電圧に到達したことを検出すると、前記第１乃至第３のスイッチング素子をオン状態にし、
前記第２のスイッチング素子をオフ状態にするステップでは、前記電源端子の電位と、前記第１の信号線の電位とを比較し、その比較結果が変化したことを検出すると、前記第２及び第３のスイッチング素子をオフ状態にすることを特徴とする請求項４記載の半導体装置の接続処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその接続処理方法に関する。
【背景技術】
【０００２】
近年、パーソナルコンピュータと、キーボードやマウスなどの周辺機器とを接続するためのインタフェース規格として、ユニバーサル・シリアル・バス（ＵＳＢ：Universal Serial Bus）がある。このＵＳＢは、ハブを介して周辺機器をツリー接続することができ、これにより１つのポートによって最大で１２７台の周辺機器を接続することができる。
【０００３】
またＵＳＢは、電源を入れた状態でケーブルの抜き差しを行うことができる、いわゆるホットプラグ機能を有する。
【０００４】
このようにＵＳＢに接続される機器は、システム全体を制御するパーソナルコンピュータなどのホストと、データ転送の中継を行うハブと、ホストの制御に基づいて動作する周辺機器であるデバイスとに分類することができる。
【０００５】
またＵＳＢは、４本の信号線、具体的には、例えば５Ｖの電源電圧を供給するための電源ラインＶＢＵＳと、接地するためのグランドラインＧＮＤと、データプラスラインＤＰと、データマイナスラインＤＭとを有し、データプラスラインＤＰ及びデータマイナスラインＤＭによって差動信号伝送を行う。
【０００６】
ところで、ＵＳＢは、デバイスのデータ転送速度として、１２Ｍビット／秒のフルスピードと、１.５Ｍビット／秒のロウスピードとを規定する。このためデバイスには、１２Ｍビット／秒のフルスピードで動作するデバイス（例えばプリンタ、ハードディスクドライブなど）と、１.５Ｍビット／秒のロウスピードで動作するデバイス（例えばマウス、キーボードなど）とが混在し、ホスト又はハブは、接続されたデバイスのデータ転送速度に応じたデータ転送を行う。
【０００７】
従って、ホスト／ハブは、接続されたデバイスが、フルスピードで動作するデバイスか、ロウスピードで動作するデバイスかを識別する必要がある。
【０００８】
ホスト／ハブは、デバイスが接続されたときに、データプラスラインＤＰ及びデータマイナスラインＤＭの電位に基づいて、接続されたデバイスのデータ転送速度がフルスピード又はロウスピードのいずれであるかを判断する。しかし、データプラスラインＤＰ及びデータマイナスラインＤＭに発生するノイズによって、データ転送速度を誤って判断する場合があるという問題があった。
【０００９】
以下、ＵＳＢに関する文献名を記載する。
【特許文献１】特開２０００−２２４４５０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、所定の装置に接続された半導体装置のデータ転送速度を誤って判断することを防止することができる半導体装置及びその接続処理方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の一態様による半導体装置によれば、
外部から電源電圧を供給されるための電源線と、
接地するための接地線と、
第１の信号を伝送するための第１の信号線と、
第２の信号を伝送するための第２の信号線と、
前記第１の信号線と、所定の電位を供給する電源端子との間に、直列接続された第１のスイッチング素子及び第１の抵抗素子と、
前記第２の信号線と、前記接地線との間に、直列接続された第２のスイッチング素子及び第２の抵抗素子と、
前記電源線、前記接地線、前記第１及び第２の信号線に接続され、前記電源線の電位が前記電源電圧に到達したことを検出すると、前記第１及び第２のスイッチング素子をオン状態にし、所定時間経過後に前記第２のスイッチング素子をオフ状態にする制御部と
を備えることを特徴とする。
【００１２】
また本発明の一態様による半導体装置の接続処理方法によれば、
外部から電源電圧を供給されるための電源線と、
接地するための接地線と、
第１の信号を伝送するための第１の信号線と、
第２の信号を伝送するための第２の信号線と、
前記第１の信号線と、所定の電位を供給する電源端子との間に、直列接続された第１のスイッチング素子及び第１の抵抗素子と、
前記第２の信号線と、前記接地線との間に、直列接続された第２のスイッチング素子及び第２の抵抗素子とを有する半導体装置を、所定の装置に接続する際に、
前記電源線の電位が前記電源電圧に到達したことを検出すると、前記第１及び第２のスイッチング素子をオン状態にするステップと、
所定時間経過後に前記第２のスイッチング素子をオフ状態にするステップと
を備えることを特徴とする。
【発明の効果】
【００１３】
本発明の半導体装置及びその接続処理方法によれば、所定の装置に接続された半導体装置のデータ転送速度を誤って判断することを防止することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について図面を参照して説明する。
【００１５】
（１）第１の実施の形態
図１に、本発明の第１の実施の形態によるコンピュータシステム１０の構成を示す。このコンピュータシステム１０は、システム全体を制御するホストと、データ転送の中継を行うハブと、ホストの制御に基づいて動作する周辺機器とを有し、本実施形態では、ホスト又はハブに相当するホスト／ハブ２０と、周辺機器に相当するデバイス３０とを接続する場合について説明する。
【００１６】
因みに、ホストとしては、例えばパーソナルコンピュータやＰＤＡ（Personal Digital Assistance：携帯情報端末）などがあり、デバイスとしては、例えばキーボード、マウス、プリンタ、ハードディスクドライブなどがある。
【００１７】
また、デバイス３０には、ケーブル４０を介してデバイス側コネクタ５０が取り付けられると共に、ホスト／ハブ２０には、ホスト／ハブ側コネクタ６０が設けられ、デバイス側コネクタ５０をホスト／ハブ側コネクタ６０に接続することにより、ホスト／ハブ２０とデバイス３０とを電気的に接続する。
【００１８】
このコンピュータシステム１０は、ホスト／ハブ２０とデバイス３０とを接続するためのインタフェース規格として、ＵＳＢを採用する。ＵＳＢは、４本の信号線、具体的には、例えば５Ｖの電源電圧を供給するための電源ラインＶＢＵＳと、接地するためのグランドラインＧＮＤと、データプラスラインＤＰと、データマイナスラインＤＭとを有し、データプラスラインＤＰ及びデータマイナスラインＤＭによって差動信号伝送を行う。なお、信号線は、少なくとも４本形成されていれば良い。
【００１９】
ところで、デバイス３０をホスト／ハブ２０に接続する際には、まず電源電圧をホスト／ハブ２０からデバイス３０に供給する必要がある。このため、図２に示すように、デバイス側コネクタ５０の先端部５０Ａでは、デバイス側データプラスラインＤＰ（Ｄ）及デバイス側データマイナスラインＤＭ（Ｄ）の先端が、デバイス側電源ラインＶＢＵＳ（Ｄ）及びデバイス側グランドラインＧＮＤ（Ｄ）の先端よりケーブル４０側に位置するように形成されている。
【００２０】
例えば、デバイス側電源ラインＶＢＵＳ（Ｄ）及びデバイス側グランドラインＧＮＤ（Ｄ）の長さは、７.４１ｍｍであり、デバイス側データプラスラインＤＰ（Ｄ）及デバイス側データマイナスラインＤＭ（Ｄ）の長さは、６.４１ｍｍである。
【００２１】
なお、ホスト／ハブ側コネクタ６０の先端部にも、図示しないホスト／ハブ側電源ラインＶＢＵＳ（Ｈ）、ホスト／ハブ側データプラスラインＤＰ（Ｈ）、ホスト／ハブ側データマイナスラインＤＭ（Ｈ）、及びホスト／ハブ側グランドラインＧＮＤ（Ｈ）が形成されているが、これらの先端は、それぞれ略同一の位置になるように形成されている。
【００２２】
ここで図３に、ホスト／ハブ２０及びデバイス３０の具体的な回路構成を示す。ホスト／ハブ２０は、コンピュータシステム１０全体を制御する信号処理回路１００を有し、当該信号処理回路１００には、デバイス３０に５Ｖの電源電圧を供給するためのホスト／ハブ側電源ラインＶＢＵＳ（Ｈ）と、接地するためのホスト／ハブ側グランドラインＧＮＤ（Ｈ）と、ホスト／ハブ側データプラスラインＤＰ（Ｈ）と、ホスト／ハブ側データマイナスラインＤＭ（Ｈ）とが接続され、ホスト／ハブ側データプラスラインＤＰ（Ｈ）及びホスト／ハブ側データマイナスラインＤＭ（Ｈ）によって差動信号伝送を行う。
【００２３】
ホスト／ハブ側データプラスラインＤＰ（Ｈ）は、例えば１５ｋΩのプルダウン抵抗（電位を安定に保つために接続される抵抗）Ｒ１０を介してグランドに接続され、同様に、ホスト／ハブ側データマイナスラインＤＭ（Ｈ）は、例えば１５ｋΩのプルダウン抵抗Ｒ２０を介してグランドに接続されている。
【００２４】
デバイス３０は、当該デバイス３０全体を制御するための制御回路１１０と、所定の信号処理を行う信号処理回路１２０と、データ信号の入出力を行う入出力回路１３０とを有する。
【００２５】
本実施の形態の場合、デバイス３０は、フルスピードで動作するデバイスである。このため、デバイス側データプラスラインＤＰ（Ｄ）及びデバイス側データマイナスラインＤＭ（Ｄ）のうち、デバイス側データプラスラインＤＰ（Ｄ）が、スイッチＳＷ１０と、例えば１.５ｋΩのプルアップ抵抗（電位を安定に保つために接続される抵抗）Ｒ３０とを順次介して３.３Ｖの電源端子ＶＤＤに接続されている。
【００２６】
従って、デバイス側データプラスラインＤＰ（Ｄ）がホスト／ハブ側データプラスラインＤＰ（Ｈ）に接続されると、ホスト／ハブ側データプラスラインＤＰ（Ｈ）の電位が２Ｖ以上に上昇し、これにより、当該デバイス３０がフルスピードで動作するデバイスであることをホスト／ハブ２０に通知することができる。
【００２７】
また、デバイス側データマイナスラインＤＭ（Ｄ）は、スイッチＳＷ２０と抵抗Ｒ４０を順次介してグランドに接続されている。従って、デバイス側電源ラインＶＢＵＳ（Ｄ）がホスト／ハブ側電源ラインＶＢＵＳ（Ｈ）に接続されたときに、スイッチＳＷ２０をオン状態にすれば、デバイス側データマイナスラインＤＭ（Ｄ）に蓄積された電荷をグランドに放電することができ、これにより、ホスト／ハブ２０が、接続されたデバイス３０のデータ転送速度を誤って判断することを防止することができる。
【００２８】
なお、デバイス側データマイナスラインＤＭ（Ｄ）は、スイッチＳＷ２０とトランジスタを順次介してグランドに接続しても良い。
【００２９】
また、入出力回路１３０は、上述のスイッチＳＷ１０及びプルアップ抵抗Ｒ３０を有し、さらにＵＳＢによって定められている入出力バッファ１４０〜１７０及びコンパレータ１８０を有する。
【００３０】
ここで図４に、デバイス３０をホスト／ハブ２０に接続する場合におけるタイミングチャートの一例を示す。まず予めホスト／ハブ２０の電源をオン状態にすることにより、ホスト／ハブ側電源ラインＶＢＵＳ（Ｈ）の電位を例えば５Ｖにする。
【００３１】
この状態において、デバイス３０をホスト／ハブ２０に接続する場合には、始めに、デバイス側電源ラインＶＢＵＳ（Ｄ）がホスト／ハブ側電源ラインＶＢＵＳ（Ｈ）に接続されると共に、デバイス側グランドラインＧＮＤ（Ｄ）がホスト／ハブ側グランドラインＧＮＤ（Ｈ）に接続され、これによりデバイス側電源ラインＶＢＵＳ（Ｄ）の電位が０Ｖから５Ｖに変化する（時点ｔ１０）。
【００３２】
この場合、デバイス側データプラスラインＤＰ（Ｄ）及びデバイス側データマイナスラインＤＭ（Ｄ）は、まだいずれも接続されておらず、開放（ハイインピーダンス）状態にある。
【００３３】
従って、ホスト／ハブ側電源ラインＶＢＵＳ（Ｈ）からデバイス側電源ラインＶＢＵＳ（Ｄ）に電源電圧が供給されることにより、デバイス側データプラスラインＤＰ（Ｄ）及びデバイス側データマイナスラインＤＭ（Ｄ）には、電荷が蓄積され、デバイス側データプラスラインＤＰ（Ｄ）及びデバイス側データマイナスラインＤＭ（Ｄ）の電位は上昇する（時点ｔ１０）。
【００３４】
デバイス３０の制御回路１１０は、デバイス側電源ラインＶＢＵＳ（Ｄ）の電位が０Ｖから５Ｖに変化したことを検出すると、スイッチＳＷ１０をオン状態にし、デバイス側データプラスラインＤＰ（Ｄ）の電位を安定させる（時点ｔ２０）。
【００３５】
これと共に、制御回路１１０は、スイッチＳＷ２０をオン状態にすることにより、デバイス側データマイナスラインＤＭ（Ｄ）に蓄積されている電荷を、抵抗Ｒ４０を介してグランドに放電し、デバイス側データマイナスラインＤＭ（Ｄ）の電位を０Ｖにする（時点ｔ２０）。その後、制御回路１１０は、所定のタイミングでスイッチＳＷ２０をオフ状態にする。
【００３６】
デバイス側データプラスラインＤＰ（Ｄ）がホスト／ハブ側データプラスラインＤＰ（Ｈ）に接続されると、ホスト／ハブ側データプラスラインＤＰ（Ｈ）の電位は、０Ｖから３Ｖ程度（プルダウン抵抗Ｒ１０とプルアップ抵抗Ｒ３０の分圧比）に上昇する（時点ｔ３０）。
【００３７】
一方、デバイス側データマイナスラインＤＭ（Ｄ）がホスト／ハブ側データマイナスラインＤＭ（Ｈ）に接続されても、デバイス側データマイナスラインＤＭ（Ｄ）には電荷が蓄積されていないため、電荷がプルダウン抵抗Ｒ２０を介してグランドに放電することはない。
【００３８】
これにより、ホスト／ハブ側データマイナスラインＤＭ（Ｈ）の電位が瞬間的に上昇して、パルスが発生することを抑制することができ、ホスト／ハブ側データマイナスラインＤＭ（Ｈ）の電位を０Ｖに維持する（時点ｔ３０）。
【００３９】
ホスト／ハブ２０の信号処理回路１００は、ホスト／ハブ側データプラスラインＤＰ（Ｈ）及びホスト／ハブ側データマイナスラインＤＭ（Ｈ）の電位を、例えば２.５μｓｅｃ以上計測し、ホスト／ハブ側データプラスラインＤＰ（Ｈ）又はホスト／ハブ側データマイナスラインＤＭ（Ｈ）のいずれかの電位が２Ｖ以上になった場合には、デバイス３０が接続されたと判断する。
【００４０】
続いて、信号処理回路１００は、ホスト／ハブ側データプラスラインＤＰ（Ｈ）の電位が２Ｖ以上の電位に変化した場合には、フルスピードで動作するデバイス３０が接続されたと判断し、ホスト／ハブ側データマイナスラインＤＭ（Ｈ）の電位が２Ｖ以上の電位に変化した場合には、ロウスピードで動作するデバイスが接続されたと判断する。
【００４１】
本実施の形態の場合、信号処理回路１００は、ホスト／ハブ側データプラスラインＤＰ（Ｈ）の電位が２Ｖ以上の電位に変化し、フルスピードで動作するデバイス３０が接続されたと判断する。
【００４２】
その際、ホスト／ハブ側データマイナスラインＤＭ（Ｈ）の電位が、瞬間的に２Ｖ以上の電位に変化することはなく、これにより、ホスト／ハブ２０は、接続されたデバイス３０のデータ転送速度がロウスピードであると誤って判断することを防止することができる。
【００４３】
その後、ホスト／ハブ２０は、接続されたデバイス３０との間でフルスピードに基づくデータ転送を行う。
【００４４】
ここで図５に、比較例として、デバイス側電源ラインＶＢＵＳ（Ｄ）の電位が５Ｖに変化しても、スイッチＳＷ２０をオン状態にすることなく、オフ状態を維持しつつ、デバイス３０をホスト／ハブ２０に接続する場合における、タイミングチャートの一例を示す。
【００４５】
この比較例の場合、デバイス側データマイナスラインＤＭ（Ｄ）は、電荷が蓄積されている状態で、ホスト／ハブ側データマイナスラインＤＭ（Ｈ）に接続される。このため接続時には、この蓄積されている電荷は、ホスト／ハブ側データマイナスラインＤＭ（Ｈ）に接続されているプルダウン抵抗Ｒ２０を介して、グランドに放電される（時点ｔ３０）。
【００４６】
これにより、ホスト／ハブ側データマイナスラインＤＭ（Ｈ）の電位が瞬間的に上昇し、例えば２Ｖ以上の電位を有するパルスが発生することがある（時点ｔ３０）。このとき、ホスト／ハブ２０の信号処理回路１００は、ホスト／ハブ側データマイナスラインＤＭ（Ｈ）の電位が２Ｖ以上の電位に変化したことを検出し、ロウスピードで動作するデバイスが接続されたと誤って判断する場合がある。
【００４７】
この場合、時点ｔ２０よりも遅いタイミングで、スイッチＳＷ１０をオン状態にすれば、デバイスのデータ転送速度を誤って判断することを防止することができることもある。しかし、デバイス３０をホスト／ハブ２０に接続する際の速度が遅い場合には、ホスト／ハブ側データマイナスラインＤＭ（Ｈ）の電位が瞬間的に上昇するタイミングと、本来のホスト／ハブ側データプラスラインＤＰ（Ｈ）の電位が上昇するタイミングとが重なって、当該デバイスのデータ転送速度を誤って判断する場合がある。
【００４８】
これに対して、本実施の形態によれば、接続されたデバイスのデータ転送速度を誤って判断することを防止することができる。
【００４９】
なお上述の第１の実施の形態は一例であって、本発明を限定するものではない。例えばデバイス側データマイナスラインＤＭ（Ｄ）がスイッチ及びプルアップ抵抗を介して電源端子ＶＤＤに接続された、ロウスピードで動作するデバイスを、ホスト／ハブ２０に接続する際には、デバイス側データプラスラインＤＰ（Ｄ）を、スイッチ及び抵抗を介してグランドに接続すれば良い。
【００５０】
（２）第２の実施の形態
図６に、本発明の第２の実施の形態によるデバイス２００の構成を示し、図７に、デバイス２００をホスト／ハブ２０に接続する場合におけるタイミングチャートの一例を示す。なお、図３に示された要素と同一のものには同一の符号を付して説明を省略する。
【００５１】
このデバイス２００は、コンパレータ２２０を有し、当該コンパレータ２２０の第１の入力端は電源端子ＶＤＤに接続され、第２の入力端はスイッチＳＷ１００を介してデバイス側データプラスラインＤＰ（Ｄ）に接続され、出力端は制御回路２１０に接続されている。
【００５２】
本実施の形態の場合、制御回路２１０は、デバイス側電源ラインＶＢＵＳ（Ｄ）がホスト／ハブ側電源ラインＶＢＵＳ（Ｈ）に接続され、デバイス側電源ラインＶＢＵＳ（Ｄ）の電位が５Ｖに変化したことを検出すると（時点ｔ１０）、スイッチＳＷ１０及びＳＷ２０をオン状態にすることに加えて、スイッチＳＷ１００をオン状態にする（時点ｔ２０）。
【００５３】
コンパレータ２２０は、基準電位である電源端子ＶＤＤの電位と、デバイス側データプラスラインＤＰ（Ｄ）の電位とを比較する。このとき、デバイス側データプラスラインＤＰ（Ｄ）の電位は、電源端子ＶＤＤの電位より低くないため、コンパレータ２２０は、“Ｌ”レベルを制御回路２１０に出力する。
【００５４】
この状態において、デバイス側データプラスラインＤＰ（Ｄ）がホスト／ハブ側データプラスラインＤＰ（Ｈ）に接続されると、デバイス側データプラスラインＤＰ（Ｄ）の電位は、３Ｖ程度（プルダウン抵抗Ｒ１０とプルアップ抵抗Ｒ３０の分圧比）に低下する（時点ｔ３０）。
【００５５】
このように、デバイス側データプラスラインＤＰ（Ｄ）の電位が、電源端子ＶＤＤより低い電位に変化すると、コンパレータ２２０は、“Ｈ”レベルを制御回路２１０に出力する。制御回路２１０は、コンパレータ２２０から“Ｈ”レベルを与えられると、スイッチＳＷ２０及びＳＷ１００をオフ状態にする。
【００５６】
このように本実施の形態によれば、第１の実施の形態と同様に、ホスト／ハブ側データマイナスラインＤＭ（Ｈ）の電位が、瞬間的に２Ｖ以上の電位に変化することはなく、これにより、ホスト／ハブ２０は、接続されたデバイス２００のデータ転送速度がロウスピードであると誤って判断することを防止することができる。
【００５７】
また、本実施の形態によれば、デバイス側データプラスラインＤＰ（Ｄ）がホスト／ハブ側データプラスラインＤＰ（Ｈ）に接続されたタイミングを基準として、スイッチＳＷ２０をオフ状態にすることにより、ＵＳＢによって定められていない回路素子を付加しても、当該ＵＳＢに基づく通信に影響を及ぼすことはない。
【００５８】
なお上述の第２の実施の形態は一例であって、本発明を限定するものではない。例えばデバイス側データマイナスラインＤＭ（Ｄ）がスイッチ及びプルアップ抵抗を介して電源端子ＶＤＤに接続された、ロウスピードで動作するデバイスを、ホスト／ハブ２０に接続する際には、デバイス側データプラスラインＤＰ（Ｄ）を、スイッチ及び抵抗を介してグランドに接続すると共に、コンパレータの第２の入力端を、スイッチを介してデバイス側データマイナスラインＤＭ（Ｄ）に接続すれば良い。
【００５９】
（３）他の実施の形態
なお上述の実施の形態は一例であって、本発明を限定するものではない。図８に示すように、例えばデータ転送速度として、フルスピード又はロウスピードを選択することができるデバイス３００を、ホスト／ハブ２０に接続しても良い。
【００６０】
この場合、デバイス３００をフルスピードで動作させるため、デバイス側データプラスラインＤＰ（Ｄ）は、スイッチＳＷ１０及びプルアップ抵抗Ｒ３０を介して電源端子ＶＤＤに接続され、デバイス側データマイナスラインＤＭ（Ｄ）は、スイッチＳＷ２０及び抵抗Ｒ４０を介してグランドに接続され、コンパレータ２２０の第２の入力端はスイッチＳＷ１００を介してデバイス側データプラスラインＤＰ（Ｄ）に接続されている。
【００６１】
また、デバイス３００をロウスピードで動作させるため、デバイス側データマイナスラインＤＭ（Ｄ）は、スイッチＳＷ２００及びプルアップ抵抗Ｒ１００を介して電源端子ＶＤＤに接続され、デバイス側データプラスラインＤＰ（Ｄ）は、スイッチＳＷ２１０及び抵抗Ｒ１１０を介してグランドに接続され、コンパレータ２２０の第２の入力端はスイッチＳＷ２２０を介してデバイス側データマイナスラインＤＭ（Ｄ）に接続されている。
【００６２】
これにより、デバイス３００をフルスピードで動作させる場合には、スイッチＳＷ２００、ＳＷ２１０及びＳＷ２２０をオフ状態に維持した上で、スイッチＳＷ１０、ＳＷ２０及びＳＷ１００のオン・オフ動作を、制御回路３１０によって制御すれば良い。
【００６３】
デバイス３００をロウスピードで動作させる場合には、スイッチＳＷ１０、ＳＷ２０及びＳＷ１００をオフ状態に維持した上で、スイッチＳＷ２００、ＳＷ２１０及びＳＷ２２０のオン・オフ動作を、制御回路３１０によって制御すれば良い。
【図面の簡単な説明】
【００６４】
【図１】本発明の第１の実施の形態によるコンピュータシステムの構成を示すブロック図である。
【図２】デバイス側コネクタの先端部の断面構造を示す縦断面図である。
【図３】同コンピュータシステムの構成を示す回路図である。
【図４】第１の実施の形態による接続処理方法を用いて、デバイスをホスト／ハブに接続する場合におけるタイミングチャートである。
【図５】比較例による接続処理方法を用いて、デバイスをホスト／ハブに接続する場合におけるタイミングチャートである。
【図６】第２の実施の形態によるデバイスの構成を示す回路図である。
【図７】第２の実施の形態による接続処理方法を用いて、デバイスをホスト／ハブに接続する場合におけるタイミングチャートである。
【図８】他の実施の形態によるデバイスの構成を示す回路図である。
【符号の説明】
【００６５】
１０  コンピュータシステム
２０  ホスト／ハブ
３０、２００、３００  デバイス
４０  ケーブル
５０  デバイス側コネクタ
６０  ホスト／ハブ側コネクタ
１１０、２１０、３１０  制御回路
２２０  コンパレータ
ＶＢＵＳ（Ｈ）  ホスト／ハブ側電源ライン
ＧＮＤ（Ｈ）  ホスト／ハブ側グランドライン
ＤＰ（Ｈ）  ホスト／ハブ側データプラスライン
ＤＭ（Ｈ）  ホスト／ハブ側データマイナスライン
ＶＢＵＳ（Ｄ）  デバイス側電源ライン
ＧＮＤ（Ｄ）  デバイス側グランドライン
ＤＰ（Ｄ）  デバイス側データプラスライン
ＤＭ（Ｄ）  デバイス側データマイナスライン
ＳＷ１０、ＳＷ２０、ＳＷ１００、ＳＷ２００、ＳＷ２１０、ＳＷ２２０  スイッチ
Ｒ１０、Ｒ２０、Ｒ３０、Ｒ４０、Ｒ１００、Ｒ１１０  抵抗
【図１】
2006268306.tif 000003
【図２】
2006268306.tif 000004
【図３】
2006268306.tif 000005
【図４】
2006268306.tif 000006
【図５】
2006268306.tif 000007
【図６】
2006268306.tif 000008
【図７】
2006268306.tif 000009
【図８】
2006268306.tif 000010