(57)【要約】【課題】  順方向降下電圧が小さく、かつ少数キャリアのライフタイム制御を行うことなくリカバリー破壊を防止した半導体装置を提供する。【解決手段】  第１主面と第２主面とを備えた第１導電型の半導体基板と、半導体基板の第１主面側に形成された第２導電型のベース領域と、ベース領域の周囲に設けられ、ベース領域に含まれる第２導電型不純物より低濃度の第２導電型不純物を含む第２導電型のガードリング領域と、ベース領域上に設けられた第１電極と、半導体基板の第２主面上に設けられた第２電極とを含む半導体装置が、ベース領域の周囲に、ベース領域に接続され、ベース領域より深くかつ略一定の深さを有するとともに、ベース領域に含まれる第２導電型不純物より低濃度の第２導電型不純物を含む第２導電型のベース周辺領域を含む。【選択図】図１
2006210667.tif 000002
【特許請求の範囲】
【請求項１】
第１主面と第２主面とを備えた第１導電型の半導体基板と、
該半導体基板の第１主面側に形成された第２導電型のベース領域と、
該ベース領域の周囲に設けられ、該ベース領域に含まれる第２導電型不純物より低濃度の第２導電型不純物を含む第２導電型のガードリング領域と、
該ベース領域上に設けられた第１電極と、
該半導体基板の第２主面上に設けられた第２電極とを含む半導体装置であって、
該ベース領域の周囲に、該ベース領域に接続され、該ベース領域より深くかつ略一定の深さを有するとともに、該ベース領域に含まれる第２導電型不純物より低濃度の第２導電型不純物を含む第２導電型のベース周辺領域を含むことを特徴とする半導体装置。
【請求項２】
上記ベース周辺領域と上記ガードリング領域とが、略同一の濃度の第２導電型不純物を含むことを特徴とする請求項１に記載の半導体装置。
【請求項３】
上記ベース周辺領域と上記ガードリング領域とが、略同一の深さであることを特徴とする請求項１に記載の半導体装置。
【請求項４】
上記第１電極が、上記ベース領域と上記ベース周辺領域との接合部より内方の、該ベース領域のみと接することを特徴とする請求項１に記載の半導体装置。
【請求項５】
上記第１電極が、上記ベース領域と上記ベース周辺領域との接合部を超えて延在し、該ベース領域および該ベース周辺領域の双方に接することを特徴とする請求項１に記載の半導体装置。
【請求項６】
上記ベース領域に含まれる第２導電型不純物の濃度が、上記ベース周辺領域に含まれる第２導電型不純物の濃度の５倍以上であることを特徴とする請求項１に記載の半導体装置。
【請求項７】
上記ベース周辺領域に含まれる第２導電型不純物の濃度が、略５×１０１５〜略３×１０１６／ｃｍ３であることを特徴とする請求項１に記載の半導体装置。
【請求項８】
上記ベース領域の厚さが、上記ベース周辺領域の厚さの略２分の１以下であることを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、低い順方向降下電圧（Ｖｆ）を有しかつ逆回復時のリカバリー破壊を防止したダイオードに関する。
【背景技術】
【０００２】
近年、高出力用のＩＧＢＴとダイオードとを並列に配置したコンバータブリッジが、コンバータ回路として使用される。かかるダイオードでは、順方向電圧を小さくするために、アノードのｐ半導体層とカソードのｎ＋半導体層とに挟まれたｎ−半導体層のライフタイムが長く設定される。このようにｎ−半導体層のライフタイムが長いと、ダイオードをオン状態からオフ状態にした時（逆回復時）のリカバリー電流が大きくなり、この結果、リカバリー動作時にダイオードが破壊される（リカバリー破壊）という問題があった。このリカバリー破壊は少数キャリアが集中しやすいダイオードの周辺部で発生するという特徴を有していた。
【０００３】
このような問題を解決するために、少数キャリアが集中しやすいダイオードの周辺部に、局所的に電子線を照射してライフタイムキラーを形成することによりキャリアのライフタイムを制御し、ダイオードの破壊を防止する方法（例えば、特許文献１参照）や、アノード電極の端部を、アノードのｐ半導体層の端部から少数キャリアの拡散長だけ内方に形成することにより、アノードのｐ半導体層の端部における少数キャリアの集中を防止し、ダイオードの破壊を防止する方法（例えば、特許文献２参照）が提案されている。
【特許文献１】特開平７−１８４０８５号公報
【特許文献２】特許第３４４４０８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、ダイオードの周辺部に局所的に電子線を照射することは困難であるとともに、製造工程が複雑化するという問題があった。また、アノード電極の端部をアノードのｐ半導体層の端部から離して形成した場合、電極面積が小さくなり、順方向降下電圧（Ｖｆ）が増大するという問題があった。
【０００５】
そこで、本発明は、順方向降下電圧（Ｖｆ）が小さく、かつ少数キャリアのライフタイム制御を行うことなくリカバリー破壊を防止した半導体装置の提供を目的とする。
【課題を解決するための手段】
【０００６】
本発明は、第１主面と第２主面とを備えた第１導電型の半導体基板と、半導体基板の第１主面側に形成された第２導電型のベース領域と、ベース領域の周囲に設けられ、ベース領域に含まれる第２導電型不純物より低濃度の第２導電型不純物を含む第２導電型のガードリング領域と、ベース領域上に設けられた第１電極と、半導体基板の第２主面上に設けられた第２電極とを含む半導体装置であって、ベース領域の周囲に、ベース領域に接続され、ベース領域より深くかつ略一定の深さを有するとともに、ベース領域に含まれる第２導電型不純物より低濃度の第２導電型不純物を含む第２導電型のベース周辺領域を含むことを特徴とする半導体装置である。
【発明の効果】
【０００７】
このように、本発明にかかる半導体装置では、順方向降下電圧を大きくすることなく、かつライフタイム制御を行うことなくリカバリー破壊を防止することができる。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
図１は、全体が１００で表される、本実施の形態１にかかるダイオードの断面図である。ダイオード１００は、例えばシリコンからなるｎ型の半導体基板１を含む。半導体基板１の上には、ｎ型のｎ−半導体層２が設けられている。ｎ−半導体層２の表面側には、ｐ型のアノード領域（ベース領域）３が設けられている。
【０００９】
アノード領域３の周辺部には、アノード領域と連続したｐ型のアノード周辺領域（ベース周辺領域）４が設けられている。アノード周辺領域４中のｐ型不純物の濃度は、アノード領域３中のｐ型不純物濃度より小さい。また、アノード周辺領域４の深さは、アノード領域３より深くなっている。
なお、ダイオード１００では、アノード周辺領域４の深さは略一定であり、底面は略平坦である。
【００１０】
更に、アノード領域３を囲むように、ｐ型のガードリング領域５が設けられている。図１では５重のガードリング領域５が設けられている。ガードリング領域５中のｐ型不純物の濃度は、アノード領域３中のｐ型不純物濃度より小さく、アノード周辺領域５と略同じである。また、アノード周辺領域４の深さは、アノード領域３より深く、アノード周辺領域５と略同じとなっている。
【００１１】
ｎ−半導体層２の表面には、例えば酸化シリコンからなる絶縁膜６が設けられている。
【００１２】
アノード領域３の上には、例えばアルミニウムからなるアノード電極（第１電極）７が形成され、ガードリング領域５の上には、例えばアルミニウムからなるガードリング電極８が形成されている。
一方、半導体基板１の裏面には、例えばアルミニウムからなるカソード電極（第２電極）９が形成されている。
【００１３】
図１には、ダイオード１００の一部分の断面を示したが、実際には、アノード領域３の周囲を囲むようにアノード周辺領域４が設けられ、更に、その外部を環状のガードリング領域５が取り囲むような構造となっている。
【００１４】
本実施の形態１にかかるダイオード１００では、アノード電極７とカソード電極９との間に所定のしきい値を超える順バイアス（アノード電圧ＶＡＫ）を印加すると、アノード領域３からｎ−半導体層２にホールが注入され、電流が流れる。ダイオード１００では、ライフタイム制御は行われておらず、ホールは十分に移動でき、順方向降下電圧（Ｖｆ）は低く維持できる。
【００１５】
一方、逆バイアス（カソード電圧ＶＫＡ）を印加すると、アノード領域３とともに、アノード周辺領域４やガードリング領域５からも空乏層が伸びることで、一定の耐圧が保持される。
【００１６】
図２は、ダイオード１００をオン状態からオフ状態にした場合の、電流の変化（リカバリー動作）を表した図である。図２に示すように、順方向電流（オン状態）が流れている状態から、逆方向電圧を印加する（オフ状態）と、しばらくの間逆方向に電流が流れる。かかる逆方向電流のピーク値はＩＲＲと呼ばれる。このＩＲＲは、順方向から逆方向に流れる電流の時間変化（ｄＩ／ｄｔ）に依存し、ｄＩ／ｄｔが大きくなるほどＩＲＲも大きくなる。ＩＲＲの値が所定の値以上となると、リカバリー破壊が起きる。
【００１７】
ダイオード１００では、順方向電流（オン状態）が流れている状態では、アノード電極７からｎ−半導体層２にホールが流れる場合に、ホールはｐ型のアノード領域３を通ってｎ−半導体層２に流れ込む。同時に、アノード領域３の周囲では、アノード領域３に隣接したアノード周辺領域４を通ってｎ−半導体層２にホールが流れる。アノード領域３よりｐ型不純物濃度が低くかつ深く形成されたアノード周辺領域４をホールが通過することにより、ｎ−半導体層２へのホールの注入が制御されるとともに、ｎ−半導体層２の深さ方向に広がってホールが注入される。
【００１８】
次に、ダイオード１００をオン状態からオフ状態にした場合、アノード領域３では、上述のようにホールはｎ−半導体層２の深さ方向に広がって注入されており、アノード領域３の周囲では、アノード周辺領域４とによりｎ−半導体層２へのホールの注入が制御されているので、アノード周辺で余分なホールがない。このため、ｎ−半導体層２へ注入されたホールは集中することがなく、アノード電極に帰るので、リカバリー破壊が防止できる。更に、アノード周辺領域４を深く形成することで、アノード周辺のホールがアノード電極に帰る通過経路が広くなることもリカバリー破壊の防止に寄与する。
【００１９】
このように、本実施の形態１にかかる半導体装置１００では、オン状態においてｎ−半導体層２へのホールの注入が制御されることと、オフ状態でホールの通過経路が広くなることにより、リカバリー破壊が防止できる。
【００２０】
次に、このようなリカバリー破壊が防止される現象を、シミュレーションを用いて検証した結果を示す。
図３は、シミュレーションに用いたダイオードの断面構造図である。図３中に示す符合は、図１と同一部分を示す。なお、図３では、絶縁層６が、アノード周辺領域４とガードリング領域５の上に連続して形成されている。
内部に配置されたアノード領域３（ｐ層）は、深さＸｊ＝３μｍで、ｐ型不純物濃度は１×１０１７／ｃｍ３である。また、外周に配置されたアノード周辺領域４およびガードリング領域５（ｐウエル）の深さＸｊは、ともに６μｍで、ｐ型不純物濃度は１×１０１５〜１×１０１７／ｃｍ３の範囲で変化させた。
【００２１】
図４、５は、シミュレーションに用いたダイオードのリカバリー動作時の、ｐウエルの濃度と、ダイオードの温度および耐圧との関係である。シミュレーションにおいて、ダイオードの初期温度は３００℃とした。
【００２２】
図４は、横軸がアノード周辺領域４およびガードリング領域５（ｐウエル）の濃度であり、縦軸がダイオードの温度を示す。図４からわかるように、ｐウエルの濃度が、１×１０１７／ｃｍ３から小さくなると、ダイオードの温度も低くなり、ｐウエルの濃度が１×１０１６／ｃｍ３近傍まで小さくなると、ダイオードの温度上昇は、ｐウエルの濃度が１×１０１７／ｃｍ３の場合（５８０℃−３００℃＝２８０℃）の４分の１（３７０℃−３００℃＝７０℃）程度まで下がる。
【００２３】
図５は、横軸がアノード周辺領域４およびガードリング領域５（ｐウエル）の濃度であり、縦軸がダイオードの耐圧を示す。図５からわかるように、耐圧は、ｐウエルの濃度が１×１０１７／ｃｍ３から５×１０１５ｃｍ３まで小さくなっても、７５０Ｖでほぼ一定であり、更に、ｐウエルの濃度を下げると耐圧も低下する。
【００２４】
図４および図５より、リカバリー動作におけるダイオードの温度上昇を低減し、かつ耐圧を大きくするためには、アノード周辺領域４およびガードリング領域５（ｐウエル）の濃度は、１×１０１６／ｃｍ３近傍とするのが良いことがわかる。
【００２５】
次に、図６を用いて、本実施の形態１にかかるダイオード１００の製造方法について説明する。図６中、図１と同一符合は、同一又は相当箇所を示す。製造方法は、以下の製造工程１〜６を示す。
【００２６】
工程１：図６（ａ）に示すように、例えばシリコンからなるｎ型半導体基板（ｎ＋）１を準備し、その上に、ｎ型半導体層（ｎ−）２を形成する。なお、予め、ｎ＋半導体層とｎ−半導体層からなる半導体基板を準備しても構わない。
【００２７】
工程２：図６（ｂ）に示すように、ｎ型半導体層２の表面に、例えば酸化シリコンからなる酸化膜６を形成する。
【００２８】
工程３：図６（ｃ）に示すように、酸化膜６をパターニングした後、これをマスクに用いて、ｐ型のアノード周辺領域（ｐ−）４およびｐ型ガードリング領域（ｐ−）５（ｐウエル）を形成する。これらのｐ型不純物濃度は、例えば、５×１０１５／ｃｍ３〜３×１０１６／ｃｍ３程度、好適には１×１０１６／ｃｍ３とする。アノード周辺領域４とガードリング領域５の形成には、イオン注入技術およびアニール技術を用いる。アノード周辺領域４やガードリング領域５は、底面が略平坦となるように形成される。
【００２９】
工程４：図６（ｄ）に示すように、ガードリング領域５を覆うように、レジストマスク１０を形成する。
【００３０】
工程５：図６（ｅ）に示すように、レジストマスク１０を用いて、アノード領域３を形成する。アノード領域３のｐ型不純物濃度は、例えば１×１０１７／ｃｍ３程度とする。このように、アノード領域３のｐ型不純物濃度は、アノード周辺領域４やガードリング領域５のｐ型不純物濃度の５倍以上となる。また、アノード領域３の深さは、アノード周辺領域４やガードリング領域５の深さの２分の１以下となる。
続いて、アノード周辺領域４上のレジストマスク１０を選択的に除去し、アノード周辺領域４の上にも酸化膜６を形成する。
【００３１】
工程６：図６（ｆ）に示すように、全面に、例えばアルミニウム層を蒸着で形成し、これをパターニングして、アノード電極７、ガードリング電極８を形成する。更に、半導体基板１の裏面にも、例えばアルミニウムからなるカソード電極９を形成する。
以上の工程で、本実施の形態１にかかるダイオード１００が完成する。
【００３２】
本実施の形態１にかかるダイオード１００では、アノード周辺領域４とガードリング領域５の深さ、および不純物濃度が同じなので、同一工程（ここでは工程３）で両者を同時に作製することができ、製造工程の簡略化が可能である。
【００３３】
実施の形態２．
図７は、全体が２００で表される、本実施の形態２にかかるダイオードの断面図である。図７中、図１と同一符号は、同一または相当箇所を示す。ダイオード２００では、カソード周辺領域４を覆う酸化膜６が、カソード周辺領域４の右半分を覆う点で、カソード周辺領域４全体を覆うダイオード２００と異なっている。このため、カソード電極１７が、カソード周辺領域４の上まで延びた構造となっている。他の構成要素は、ダイオード１００と同じである。
【００３４】
カソード周辺領域４は、カソード領域３に比較してｐ型不純物濃度が低い（抵抗が高い）ため、カソード周辺領域４の上までカソード電極１７が延びて、カソード周辺領域４とカソード電極１７とが直接接続されても、カソード周辺領域４の周囲の半導体層２へのホール注入は抑制される。
このため、リカバリー動作において、リカバリー破壊に寄与するホールが少なくなり、リカバリー破壊が防止される。
【００３５】
一方、カソード周辺領域４とカソード電極１７との接続部分の面積が大きくなり、順方向降下電圧（Ｖｆ）を小さくすることができる。
【００３６】
また、カソード周辺領域４にカソード電極１７が被さってもリカバリー破壊等が起きないため、設計マージンを大きくできる。
【００３７】
なお、実施の形態１、２において、半導体のｐ型とｎ型を相互に入れ替えることも可能である。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施の形態１にかかるダイオードの断面図である。
【図２】ダイオードをオン状態からオフ状態にした場合の、電流の変化（リカバリー動作）を表した図である。
【図３】シミュレーションに用いたダイオードの断面構造図である。
【図４】リカバリー動作時の、ｐウエル濃度とダイオードの温度との関係である。
【図５】リカバリー動作時の、ｐウエル濃度とダイオードの耐圧との関係である。
【図６】本発明の実施の形態１にかかるダイオードの製造工程の断面図である。
【図７】本発明の実施の形態２にかかるダイオードの断面図である。
【符号の説明】
【００３９】
１  半導体基板、２  ｎ−半導体層、３  アノード領域、４  アノード周辺領域、５  ガードリング領域５、６  酸化膜、７  カソード電極、８  ガードリング電極、９  アノード電極、１０  レジストマスク、１７、カソード電極、１００、２００  ダイオード。
【図１】
2006210667.tif 000003
【図２】
2006210667.tif 000004
【図３】
2006210667.tif 000005
【図４】
2006210667.tif 000006
【図５】
2006210667.tif 000007
【図６】
2006210667.tif 000008
【図７】
2006210667.tif 000009