(57)【要約】【課題】金属膜の残渣を確実に除去して配線部のショートを防止しつつ、研磨ムラを極力を抑制して絶縁膜の厚さを均一に保ち、色ムラなどのセンサ特性の劣化を防止する。【解決手段】固体撮像装置の埋込プラグ１１２，１１５，１１８を形成する工程は、埋込プラグが形成される絶縁膜１１１，１１４，１１７に接続孔１３１，１３３，１３５を形成する工程と、接続孔が形成された絶縁膜に、接続孔の内部、および絶縁膜の積層方向上面の少なくとも一部を覆うように金属層１３２，１３４，１３６を堆積させる金属層堆積工程と、金属層が堆積された絶縁膜の上面を研磨して、接続孔の内部を除く金属層を除去する金属層除去工程とを有している。金属層除去工程は、少なくとも一つの絶縁膜に形成される埋込プラグについてはエッチバック法を用い、他の絶縁膜に形成される埋込プラグについては化学的機械研磨法を用いる。【選択図】  図２
2006210685.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された、光電変換素子と、該光電変換素子からの電気信号を転送する手段とを有する撮像領域と、
前記撮像領域の上に、積層方向に互いに異なる高さに設けられた複数の配線部と、
積層方向に隣接する前記配線部同士の間、および前記撮像領域と該撮像領域に積層方向に隣接する前記配線部との間に設けられた複数の絶縁膜と、
各々が前記絶縁膜のひとつを貫通して設けられ、積層方向に隣接する前記配線部同士、または前記配線部と前記撮像領域の一部とを電気的に導通させる、複数の埋込プラグとを有する固体撮像装置の製造方法において、
前記埋込プラグを形成する工程は、
前記埋込プラグが形成される前記絶縁膜に接続孔を形成する工程と、
前記接続孔が形成された前記絶縁膜に、該接続孔の内部、および該絶縁膜の積層方向上面の少なくとも一部を覆うように金属層を堆積させる金属層堆積工程と、
前記金属層が堆積された前記絶縁膜の上面を研磨して、前記接続孔の内部を除く該金属層を除去する金属層除去工程とを有し、
前記金属層除去工程は、少なくとも積層方向最上部の前記絶縁膜に形成される前記埋込プラグについてはエッチバック法を用い、
他の一つの前記絶縁膜に形成される前記埋込プラグについては化学的機械研磨法を用いることを特徴とする、固体撮像装置の製造方法。
【請求項２】
少なくとも積層方向最上部の前記絶縁膜に設けられる前記埋込プラグを形成する工程は、
前記金属層堆積工程では化学気相成長法を用いる、
請求項１に記載の固体撮像装置の製造方法。
【請求項３】
前記積層方向最上部の前記絶縁膜に形成される前記埋込プラグを除く埋込プラグについては、
前記金属層除去工程で化学的機械研磨法を用いる、
請求項２に記載の固体撮像装置の製造方法。
【請求項４】
積層方向最上部の前記絶縁膜の上部にパッシベーション層を設ける工程を有する、請求項１から３のいずれか１項に記載の固体撮像装置の製造方法。
【請求項５】
前記パッシベーション膜は、窒化シリコン膜である、請求項４に記載の固体撮像装置の製造方法。
【請求項６】
前記パッシベーション層と前記積層方向最上部の前記絶縁膜との間に、該パッシベーション膜と絶縁膜との界面における反射を低減する反射防止膜を形成する工程を有する、請求項４または５に記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置の製造方法に関し、特にＭＯＳ型固体撮像素子の製造方法に関する。
【背景技術】
【０００２】
デジタルスチルカメラや、デジタルビデオカメラ等に用いられる光電変換素子として、ＣＭＯＳエリアセンサが多く使われている。ＣＭＯＳエリアセンサは、半導体基板上に多数配置されたフォトダイオードにおいて光電変換によって発生した電気信号を、ＭＯＳトランジスタで読み出すセンサであり、その構造は例えば以下のようなものである（特許文献１参照）。Ｎ型シリコン基板上に、Ｐ型ウエルが形成され、Ｐ型ウエルにフォトダイオードのＮ型電荷蓄積領域が形成されている。Ｎ型電荷蓄積領域に蓄積された電荷は、転送ＭＯＳトランジスタのゲート電極により、Ｎ型不純物領域である転送ＭＯＳトランジスタのドレイン領域(フローティングディフュージョン領域)に転送される。フォトダイオード、ゲート電極、ドレイン領域等は第１の絶縁膜で覆われている。第１の配線部が第１の絶縁膜上に設けられ、第１の絶縁膜を貫通するコンタクトプラグによって、ドレイン領域と接続されている。第１の配線部の上には同様にして、第２の絶縁膜、第２の配線部、第３の絶縁膜、第３の配線部が設けられている。第１，第２の配線部は、第２の絶縁膜を貫通するビアプラグによって、第２，第３の配線部は、第３の絶縁膜を貫通するビアプラグによって各々接続されている。ゲート電極も同様の配線構造によって接続されている。コンタクトプラグおよびビアプラグは、タングステンで形成されることが多い。第３の絶縁膜の上には、素子保護のためのパッシベーション膜が形成され、パッシベーション膜の上には、カラーフィルタ層と、感度向上のためのマイクロレンズとが形成されている。
【０００３】
このような構造のＣＭＯＳエリアセンサを製造するには、まず、フォトダイオード等の最下層部を形成後、第１の絶縁膜を形成し、第１の絶縁膜を貫通するコンタクトプラグを形成する。次に、第1の配線部を形成し、同様にして第２の絶縁膜を形成し、第２の絶縁膜を貫通するビアプラグを形成する。次に、第２の配線部を形成し、同様にして第３の絶縁膜を形成し、第３の絶縁膜を貫通するビアプラグを形成した後、第３の配線層を形成する。
【０００４】
コンタクトプラグやビアプラグを形成するには、まず絶縁膜に、フォトリソグラフィおよびエッチング工程によって、接続孔を設ける。次に、ブランケット化学気相成長（ＣＶＤ）法によって、絶縁膜上にタングステン等の高融点金属膜または合金金属膜を形成する。ブランケットＣＶＤ法を用いることによって、接続孔の設けられた面に金属膜が堆積するとともに、接続孔の内部が金属膜で埋められる。その後、接続孔以外の金属膜を除去すると、コンタクトプラグまたはビアプラグが形成され、同時に絶縁膜が平坦化される。
【０００５】
接続孔の内部以外の金属膜を除去し、絶縁膜を平坦化するには、エッチバック法（特許文献２）または化学的機械研磨（ＣＭＰ）法（特許文献３）が用いられてきた。従来は、各絶縁膜上の金属膜の除去には、すべてエッチバック法を用いるか、すべてＣＭＰ法を用いるかの選択を行ってきた。
【特許文献１】特開２００２−２３１９１５号公報
【特許文献２】特開２００３−２０４０５５号公報
【特許文献３】特開２００１−３５２０４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、エッチバック法によってコンタクトプラグおよびビアプラグを形成する場合、金属膜と絶縁膜の選択性により、絶縁膜の均一な平坦性が得られる一方で、エッチングにより発生する金属膜の残渣を完全に除去できず、その上に形成する配線部がショートする可能性があった。
【０００７】
一方、ＣＭＰ法によってコンタクトプラグおよびビアプラグを形成する場合、金属膜形成までの工程で付着した突起異物を除去できるため、配線のショートの可能性はエッチバック法に比べて低減する。しかし、コンタクトプラグまたはビアプラグと同時に絶縁膜も研磨されるため、ＣＭＰ装置や研磨パターンに起因した研磨ムラが発生する。
【０００８】
この研磨ムラにより、特に固体撮像装置においては、フォトダイオードとカラーフィルタとの間に挟まれた絶縁膜の厚さが、例えばセンサチップ中心部と端部とで異なり、それによってフォトダイオード部に進入する光の入射量が均一でなくなり、結果的に色ムラなどのセンサ特性の劣化が発生することがあった。これは特に、積層方向最上部の絶縁膜の厚さが異なると、センサ特性に大きな影響を与える場合がある。
【０００９】
本発明の目的は、金属膜の残渣を確実に除去して配線部のショートを防止しつつ、研磨ムラを極力抑制して絶縁膜の厚さを均一に保ち、色ムラなどのセンサ特性の劣化を防止することのできる固体撮像装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の固体撮像装置の製造方法は、基板と、基板上に形成された、光電変換素子と、光電変換素子からの電気信号を転送する手段とを有する撮像領域と、撮像領域の上に、積層方向に互いに異なる高さに設けられた複数の配線部と、積層方向に隣接する配線部同士の間、および撮像領域と撮像領域に積層方向に隣接する配線部との間に設けられた複数の絶縁膜と、各々が絶縁膜のひとつを貫通して設けられ、積層方向に隣接する配線部同士、または配線部と撮像領域の一部とを電気的に導通させる、複数の埋込プラグとを有する固体撮像装置の製造方法である。埋込プラグを形成する工程は、埋込プラグが形成される絶縁膜に接続孔を形成する工程と、接続孔が形成された絶縁膜に、接続孔の内部、および絶縁膜の積層方向上面の少なくとも一部を覆うように金属層を堆積させる金属層堆積工程と、金属層が堆積された絶縁膜の上面を研磨して、接続孔の内部を除く金属層を除去する金属層除去工程とを有し、金属層除去工程は、少なくとも積層方向最上部の絶縁膜に形成される埋込プラグについてはエッチバック法を用い、他の一つの絶縁膜に形成される埋込プラグについては化学的機械研磨法を用いることを特徴としている。
【発明の効果】
【００１１】
以上説明したように、本発明の固体撮像装置の製造方法によれば、カラーフィルタとフォトダイオードとの距離のばらつきが抑えられ、色ムラなどのセンサ特性の劣化を軽減することが可能となる。また、金属膜の残渣による配線ショートが低減される。以上によって、信頼性が高く、センサ特性の良好な固体撮像装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００１２】
（第１の実施形態）
以下、本発明の固体撮像装置の製造方法に係る固体撮像装置の基本構造について説明する。図１には、単位素子の要部断面模式図を示す。固体撮像装置の一例としてＣＭＯＳエリアセンサを例に説明する。ここで、ＣＭＯＳエリアセンサとは、撮像領域と周辺回路領域を略同一のプロセス(ＣＭＯＳプロセス)で形成するセンサを指す。ＣＭＯＳエリアセンサ１０は、基板１０３に形成された光電変換素子であるフォトダイオード１００と、光電変換素子からの電気信号を転送する転送ＭＯＳトランジスタ１０１と、転送ＭＯＳトランジスタ１０１等のＭＯＳトランジスタの駆動用バイアスを与えるための配線、光電変換された電荷を周辺の信号処理回路へ転送するための配線、所望の電圧を供給するための電源配線、遮光を行なうための配線等を含む配線部１０２とを有している。また、画素に増幅機能を備える場合には、転送ＭＯＳトランジスタの他に、増幅用ＭＯＳトランジスタ、リセット用ＭＯＳトランジスタ、画素選択用ＭＯＳトランジスタ等を必要に応じて有している。フォトダイオード１００と転送ＭＯＳトランジスタ１０１は、ＣＭＯＳエリアセンサ１０の撮像領域を形成している。Ｎ型シリコン基板１０３にはＰ型ウエル１０４が形成されている。Ｐ型ウエル１０４上に、Ｎ型電荷蓄積領域１０８が形成され、その上には、フォトダイオードを埋め込み構造とするための表面Ｐ型領域１０９が形成されている。また、転送ＭＯＳトランジスタのゲート電極１０７を介して、Ｎ型電荷蓄積領域１０８の反対側に転送ＭＯＳトランジスタ１０１のドレイン領域１１０が形成されている。Ｎ型不純物領域であるドレイン領域１１０は、転送された電荷を保持し、電圧に変換して出力するフローティングディフュージョンとしても機能する。他の単位素子との間はフィールド酸化膜１０５で分離されている。
【００１３】
フォトダイオード１００および転送ＭＯＳトランジスタ１０１は、シリコン酸化膜からなる第１の絶縁膜１１１で覆われ、その上に第１の配線部１１３が設けられている。第１の配線部のゲート電極と接続されない配線は、第１の絶縁膜１１１によって、ゲート電極１０７と絶縁されている。第１の配線部１１３は、第１の絶縁膜１１１を貫通するコンタクトプラグ１１２によって、ドレイン領域１１０と接続される配線を含んでいる。
【００１４】
同様にして、第１の配線部１１３は第２の絶縁膜１１４で覆われ、その上に第２の配線部１１６が形成されている。これによって、第２の配線部１１６は第１の配線部１１３と絶縁されるとともに、第２の絶縁膜１１４を貫通するビアプラグ１１５によって、所定の位置で第１の配線部１１３と接続されている。同様にして、第２の配線部１１６は第３の絶縁膜１１７で覆われ、その上に第３の配線部１１９が形成されている。これによって、第３の配線部１１９は第２の配線部１１６と絶縁されるとともに、第３の絶縁膜１１７を貫通するビアプラグ１１８によって、所定の位置で第２の配線部１１６と接続されている。
【００１５】
すなわち、ＣＭＯＳエリアセンサ１０は、積層方向に互いに異なる高さに設けられた複数の配線部１１３，１１６，１１９と、積層方向に隣接する配線部同士の間、および撮像領域と撮像領域に積層方向に隣接する配線部との間に設けられた複数の絶縁膜を有し、複数の埋込プラグが、対応する絶縁膜を貫通して設けられ、積層方向に隣接する配線部同士、または配線部と撮像領域の一部とを電気的に導通させている。
【００１６】
各配線部１１３，１１６，１１９はアルミニウムから、コンタクトプラグ１１２およびビアプラグ１１５，１１８はタングステンから形成されている。なお、本明細書等では、コンタクトプラグ１１２およびビアプラグ１１５，１１８を、埋込プラグと総称する場合がある。
【００１７】
第３の配線部１１９は、窒化シリコン膜からなる、基板保護のためのパッシベーション膜１２０で覆われている。パッシベーション膜１２０に窒化シリコン膜を用いるのは、素子の保護に適している点と、水素を多く含むため、その水素が半導体基板表面のシリコンのダングリングボンドを終端化させ、暗電流発生源を低減させることが可能になるためである。
【００１８】
また、パッシベーション膜１２０とシリコン酸化膜からなる第３の絶縁膜の間に、両者の屈折率の間の屈折率を有する酸窒化シリコン膜を形成してもよい。この酸窒化シリコン膜により、フォトダイオード部１００へ導かれる光が、パッシベーション膜１２０と、シリコン酸化膜からなる第３の絶縁膜１１７との界面で反射し、その反射した光が隣接するフォトダイオード１１０に侵入することで起きる、色ムラなどのセンサー特性の劣化を防ぐためである。つまり、界面で起きる反射を低減させる反射防止膜として機能するのである。パッシベーション膜１２０の上層には、カラーフィルタ層１２１と、感度向上のためのマイクロレンズ層１２２が形成されている。カラーフィルタ層１２１は赤、緑、青の三原色がそれぞれ各フォトダイオード部１００に対応して形成されている。
【００１９】
ＣＭＯＳエリアセンサ１０の表面から入射した光は、カラーフィルタ層１２１を通過して、各色感度を示す波長へ選択的に分光され、第３の配線部１１９の存在しない開口部を通して、反射と透過を繰り返しフォトダイオード部１００へ到達する。到達した光は、フォトダイオード部１００のＮ型電荷蓄積領域１０８あるいはＰ型ウエル１０４内で吸収され、電子・ホール対を生成する。このうち、電子はＮ型電荷蓄積領域１０８に蓄積される。Ｎ型電荷蓄積領域１０８に蓄積された電子は、ゲート電極１０７の開閉動作によって、適宜のタイミングでドレイン領域１１０に送られ、コンタクトプラグ１１２、第１の配線部１１３等からなる配線部１０３を通って、所定の経路に従って読み出される。画素に増幅素子を有する場合には、フローティングディフュージョン領域が埋め込みプラグにより、第１の配線部を介して増幅用ＭＯＳトランジスタのゲートに接続されており、ここで電圧に変換された後、所望の配線により信号処理回路へ転送される。
【００２０】
カラーフィルタ層１２１を通過した光の感度は、カラーフィルタ層１２１とフォトダイオード部１００との距離によって変化する。光の感度を各素子間で一定に保つためにはカラーフィルタ層１２１とフォトダイオード部１００との距離がより均一であるのが好ましい。本発明の固体撮像装置の製造方法によって製造されたＣＭＯＳエリアセンサ１０は、後述するように、従来技術に比べて上記の距離が均一化されている。
【００２１】
次に、以上説明したＣＭＯＳエリアセンサ１０の製造方法を実施例に基づいて説明する。本発明では、タングステンからなる埋込プラグを、ブランケットＣＶＤ法およびエッチバック法を用いて形成するプロセスと、ブランケットＣＶＤ法およびＣＭＰ法を用いて形成するプロセスとを、各絶縁膜で使い分けて形成することを特徴としている。そのため、埋込プラグの製造方法について特に詳細に説明する。
【００２２】
図２に、本実施例による製造方法を工程順に図示する。まず、同図（ａ）に示すように、フォトダイオード部１００と転送ＭＯＳトランジスタ部１０１が形成されたＮ型シリコン基板１０３（以上、図１参照）およびＰ型ウエル１０４上に、シリコン酸化膜をＣＶＤ法により堆積し、ＣＭＰ法により研磨して、第１の絶縁膜１１１を形成した。次に、フォトリソグラフィおよび反応性イオンエッチング（ＲＩＥ）によって、第１の絶縁膜１１１に、第１の絶縁膜１１１を貫通してドレイン領域１１０まで延びる接続孔１３１を形成した。
【００２３】
次に、同図（ｂ）に示すように、原料として六フッ化タングステン（ＷＦ6）を用いた熱ＣＶＤ法によって、第１の絶縁膜１１１上にタングステン膜１３２を成長させた。接続孔１３１中にはタングステンが充填された。また、接続孔１３１中にタングステンが充填されたため、接続孔１３１上と第１の絶縁膜１１１上には段差が形成された。
【００２４】
次に、同図（ｃ）に示すように、第１の絶縁膜１１１上および接続孔１３１上のタングステン膜１３２を、ＣＭＰ法を用いて研磨してコンタクトプラグ１１２を形成し、同時に第１の絶縁膜表面を平坦化した。第１の絶縁膜１１１は、全面が覆われている必要はなく、少なくとも一部が覆われていればよい。ＣＭＰの研磨量は基板面内で均一ではないことから、段差部を確実に平坦化するため、研磨量は上述した段差を上回るものとした。
【００２５】
次に、同図（ｄ）に示すように、上述の平坦化面にアルミニウム層を物理気相成長（ＰＶＤ）法により成膜し、フォトリソグラフィとエッチングによりパターニングして、第１の配線部１１３を形成した。次に、プラズマＣＶＤ法を用いてシリコン酸化膜を成膜し、第２の絶縁膜１１４を形成した。次に、フォトリソグラフィおよびＲＩＥによって、第１の絶縁膜１１１と同様に接続孔１３３を形成した。
【００２６】
次に、同図（ｅ）に示すように、ブランケットＣＶＤ法によって、第２の絶縁膜１１４上にタングステン膜１３４を成長させた。成長条件は第１の絶縁膜１１１へのタングステン膜１３２の形成条件と同様とした。接続孔１３３中にはタングステンが充填された。接続孔１３３上と第２の絶縁膜１１４上には、第１の絶縁膜１１１と同程度の段差が形成された。
【００２７】
次に、同図（ｆ）に示すように、第２の絶縁膜１１４上および接続孔１３３上のタングステン膜１３４を、ＣＭＰ法を用いて研磨してビアプラグ１１５を形成した。研磨量は、段差部を確実に除去するため、第１の絶縁膜１１１と同様、段差より大目に設定した。
【００２８】
次に、同図（ｇ）に示すように、上述の平坦化面にアルミニウム層をＰＶＤ法により成膜し、フォトリソグラフィとエッチングによりパターニングして、第２の配線部１１６を形成した。次に、プラズマＣＶＤ法を用いてシリコン酸化膜を成膜し、第３の絶縁膜１１７を形成した。次に、フォトリソグラフィおよびＲＩＥによって、第１の絶縁膜１１１と同様に接続孔１３５を形成した。
【００２９】
次に、同図（ｈ）に示すように、ブランケットＣＶＤ法によって、第３の絶縁膜１１７上にタングステン膜１３６を成長させた。成長条件は第１の絶縁膜１１１へのタングステン膜１３２の形成条件と同様とした。接続孔１３５中にはタングステンが充填され、第１の絶縁膜１１１と同様の段差が形成された。
【００３０】
次に、同図（ｉ）に示すように、第３の絶縁膜１１７上および接続孔１３５上のタングステン膜１３６を、エッチバック法を用いて研磨して、ビアプラグ１１８を形成した。第３の絶縁膜１１７のタングステン膜１３６の平坦化処理として、エッチバック法を用いた点が、第１の絶縁膜１１３および第２の絶縁膜１１６の場合と異なっている。タングステン膜１３６のエッチバックには平行平板電極を有したＲＩＥ装置を用いた。反応ガスとしてＳＦ6を用い、ガスを励起しプラズマを発生させ、タングステン膜１３６のエッチバックを行った。エッチバック法を用いることで、ＣＭＰ法で平坦化する場合に比べて、研磨ムラ等の、第３の絶縁膜１１７の絶縁膜厚さの不均一性を低減させることが可能となった。特にエッチバック法は巨視的に見た場合の平坦化特性がＣＭＰ法と比べて高いため、センサの感度ムラにつながる、撮像領域の中心部、周辺部での厚さの不均一性が低減される。また、積層方向最上部の絶縁膜の厚さの不均一性が、センサ特性に大きく影響するため、最上の絶縁膜の平坦化する工程をエッチバックにより行なうのが好ましい。
【００３１】
次に、同図（ｊ）に示すように、上述の平坦化面にアルミニウム層をＰＶＤ法により成膜し、フォトリソグラフィとエッチングによりパターニングして、第３の配線部１１９を形成した。
【００３２】
次に、同図（ｋ）に示すように、プラズマＣＶＤ法を用いて、窒化シリコンからなるパッシベーション膜１２０を、第３の配線部１１９上に形成し、その上にカラーフィルタ層１２１を、さらにその上部にマイクロレンズ層１２２を形成して、デバイス構造を完成した。なお、同図（ｋ）では、複数のフォトダイオード部１００を表示している。
【００３３】
（第２の実施形態）
続いて、本発明の第２の実施形態に係る固体撮像装置の製造方法について説明する。図３には本実施形態に係るＣＭＯＳエリアセンサの単位素子の要部断面模式図を示す。本実施形態は、二層構造のパッシベーション膜１２３を形成することを特徴としている。基板１０３から第３の配線部１１９までの構造は、第１の実施形態に係るＣＭＯＳエリアセンサと同様である。パッシベーション膜１２３は、反射防止膜となる酸窒化シリコン膜からなる第１のパッシベーション膜１２３ａ上に、窒化シリコン膜からなる第２のパッシベーション膜１２３ｂが形成された二層構造である。
【００３４】
第２のパッシベーション膜１２３ｂとして窒化シリコン膜を用いるのは、その成膜プロセスのガス雰囲気が水素をより多く含むためである。パッシベーション処理中に水素を多く含ませることで、半導体基板のシリコンの未終端部(ダングリングボンド)を水素で終端しやすくし、暗電流発生源となるダングリングボンドを減少させることができる。また、パッシベーション膜としては、酸窒化シリコン膜上に窒化シリコン膜を形成する方がより好ましい。これは上述したように、第３の絶縁膜となるシリコン酸化膜とパッシベーション膜となるシリコン窒化膜の界面での反射を低減させることが可能となるためである。したがって、本実施形態に係るＣＭＯＳエリアセンサでは、各ファトダイオード１００で、より均一な分光特性を得ることが可能である。
【００３５】
本実施形態に係るＣＭＯＳエリアセンサの製造方法は、第３の配線部１１９までは第１の実施形態と同様である。すなわち、本実施形態においても、第１の絶縁膜１１１，１１４はＣＭＰ法によって、第３の絶縁膜１１７はエッチバック法によって、各々平坦化される。本実施形態においては、まず、酸窒化シリコン膜からなる第１のパッシベーション膜１２３ａを、プラズマＣＶＤ法を用いて、第３の配線部１１９の上に形成した。次に、窒化シリコン膜からなる第２のパッシベーション膜１２３ｂを、プラズマＣＶＤ法を用いて形成した。その後、第１の実施形態と同様に、カラーフィルタ層１２１およびマイクロレンズ層１２２を形成した。次に、絶縁膜の厚さばらつきについて説明する。図４には、絶縁膜１１１，１１４，１１７の平坦化工程において、３層の絶縁膜１１１，１１４，１１７の全てにＣＭＰ法を用いた場合（以下、条件ａ)と、絶縁膜１１１，１１４にＣＭＰ法を、第３の絶縁膜にエッチバック法を用いた場合（以下、条件ｂ)の各々で、カラーフィルタ層１２１の中心位置と、対応するフォトダイオード部１００との距離を、基板各位置で測定したときの分布を示す。測定した基板には、１枚あたり２０チップのＣＭＯＳエリアセンサが形成されている。基板の外周部にあるチップＡを対象に、カラーフィルタとフォトダイオード間の距離を測定したところ、条件ａでは、カラーフィルタとフォトダイオード間の距離が、ターゲット距離（厚さ）に対して１０％のばらつきを有していたのに対して、条件ｂでは、７％に抑えられた。すなわち、条件ａよりも、本発明の条件ｂの方がチップ内におけるカラーフィルタとフォトダイオード距離の均一性に優れていることがわかった。
【００３６】
これは、第３の絶縁膜１１７の平坦化に、ＣＭＰ法の代わりにエッチバック法を適用したことによって、ＣＭＰ法による大きな研磨ムラが抑制されたためである。すなわち、第１の絶縁膜１１１と第２の絶縁膜１１４はＣＭＰ法によって研磨して、配線部のショートの可能性を低減することを優先した。一方、第３の絶縁膜１１７にエッチバック法を用いることによって、第１の絶縁膜１１１と第２の絶縁膜１１４に研磨ムラが生じても、第３の絶縁膜１１７によって、絶縁層全体の厚さをより均一に調整することができる。
【００３７】
第３の配線部１１９は、タングステン残渣による配線ショートが起きやすくなることも考えられるが、第１の絶縁膜１１１と第２の絶縁膜１１４では配線ショートの可能性が低減されているので、デバイス全体としての配線ショートの可能性は小さくなる。また、第３の配線部１１９に、同層ショートが起き難いデザインルールを採用することで、第１の配線部１１３および第２の配線部１１６に比べ、配線ショートを起きにくくすることも可能である。例えば、第１、２の配線層にＭＯＳトランジスタの駆動用配線、信号転送用配線等の比較的微小な加工寸法が要求されるもの、第３の配線層に電源配線、遮光配線等の比較的加工寸法の大きなものを割り振ればよい。
【００３８】
図５には、図４に示した条件ａおよびｂで各々作製したＣＭＯＳエリアセンサの色ムラを比較した結果を示す。同図（ａ）は測定したチップ位置を、同図（ｂ）には、同図（ａ）に示した各チップ位置において測定した基板面内の色比分布を示す。ここで色比とは、各チップに一定の光量を与えた際の分光特性より得られる三原色(赤、青、緑)の感度比であり、同図（ｂ）のグラフは各色を緑色で規格化したものである。基板内の全てのチップで色比が一定であれば各チップ内で色ムラの無いＣＭＯＳエリアセンサを作製することが可能である。図から明らかなとおり、条件ａに比べ条件ｂの方が均一な色比分布が得られることがわかる。すなわち、条件ｂに従って、タングステンの絶縁膜の研磨に、エッチバックとＣＭＰとを層別に選択的に適用することで、色ムラの少ないＣＭＯＳエリアセンサを作製することが可能である。
【００３９】
なお、以上の説明は、配線部が３層構造のＣＭＯＳエリアセンサを例に行なったが、配線部の層数が３層に限定されないことはいうまでもなく、２層あるいは４層以上の構成でもよい。
【００４０】
さらに、本発明は、多層配線構造の半導体デバイスで、絶縁層の厚さのばらつきを低減することによるメリットが大きいデバイス、例えば、トランジスタとしてＭＯＳトランジスタだけでなく接合型電界トランジスタを用いた構成にも同様に適用することができる。
【図面の簡単な説明】
【００４１】
【図１】本発明の第１の実施形態に係るＣＭＯＳエリアセンサの断面図である。
【図２】図１に示すＣＭＯＳエリアセンサの製造工程のステップ図である。
【図３】本発明の第２の実施形態に係るＣＭＯＳエリアセンサの断面図である。
【図４】基板面内のカラーフィルタとフォトダイオード間距離の分布である。
【図５】色比(緑色規格化)の基板内分布を示したものである。
【符号の説明】
【００４２】
１０  ＣＭＯＳエリアセンサ
１００  フォトダイオード部
１０１  ＭＯＳトランジスタ部
１０２  配線部
１０３  Ｎ型シリコン基板
１０４  Ｐ型ウエル
１１１  第１の絶縁膜
１１２  コンタクトプラグ
１１３  第１の配線部
１１４  第２の絶縁膜
１１５  ビアプラグ
１１６  第２の配線部
１１７  第３の絶縁膜
１１８  ビアプラグ
１１９  第３の配線部
１３１，１３３，１３５  接続孔
１３２，１３４，１３６  タングステン膜
【図１】
2006210685.tif 000003
【図２】
2006210685.tif 000004
【図３】
2006210685.tif 000005
【図４】
2006210685.tif 000006
【図５】
2006210685.tif 000007