(57)【要約】    【課題】    新たな回路を追加することなく、製造価格の増大を抑え、電力損失を発生させることなく、かつ、大振幅動作における印加電圧の歪みを抑制することができる信号歪み抑制装置を提供すること。    【解決手段】  パワーアンプ１０８に含まれる本発明の信号歪み抑制装置は、ｐ-型半導体基板（ｐ型半導体）２０５とｎ+型サブコレクタ領域（ｎ型半導体）２０４から形成されるｐｎ接合間に逆方向のバイアス電圧及び交流信号を重畳して動作させる信号歪み抑制装置であって、前記バイアス電圧のみの印加時における前記ｐｎ接合の前記ｐ-型半導体基板（ｐ型半導体）２０５及び前記ｎ+型サブコレクタ領域（ｎ型半導体）２０４の空乏層端の少なくとも一方の近傍に不純物濃度が当該近傍の周辺部と比較して同一伝導型でかつ高濃度である高不純物濃度領域を具備する。  【選択図】    図２
2006310464.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型半導体とｎ型半導体から形成されるｐｎ接合間に逆方向のバイアス電圧及び交流信号を重畳して動作させる信号歪み抑制装置であって、
前記バイアス電圧のみの印加時における前記ｐｎ接合の前記ｐ型半導体及び前記ｎ型半導体の空乏層端の少なくとも一方の近傍に不純物濃度が当該近傍の周辺部と比較して同一伝導型でかつ高濃度である高不純物濃度領域を具備することを特徴とする信号歪み抑制装置。
【請求項２】
前記ｐ型半導体及び前記ｎ型半導体の一方がバイポーラトランジスタのベース領域であり、かつ、前記ｐ型半導体及び前記ｎ型半導体の他方が前記バイポーラトランジスタのコレクタ領域であることを特徴とする請求項１に記載の信号歪み抑制装置。
【請求項３】
前記ｐ型半導体及び前記ｎ型半導体の一方がバイポーラトランジスタのコレクタ領域であり、かつ、前記ｐ型半導体及び前記ｎ型半導体の他方が半導体基板であることを特徴とする請求項１記載の信号歪み抑制装置。
【請求項４】
前記ｐ型半導体及び前記ｎ型半導体の一方がバイポーラトランジスタのベース領域であり、かつ、前記ｐ型半導体及び前記ｎ型半導体の他方が前記バイポーラトランジスタのコレクタ領域であり、
さらに他のｐｎ接合を構成する他のｐ型半導体及び他のｎ型半導体を具備し、前記他のｐ型半導体及び前記他のｎ型半導体の一方が前記バイポーラトランジスタのコレクタ領域であり、かつ、前記他のｐ型半導体及び前記他のｎ型半導体の他方が半導体基板である請求項１記載の信号歪み抑制装置。
【請求項５】
前記ｐ型半導体及び前記ｎ型半導体の一方が電界効果トランジスタのドレイン領域であり、かつ、前記ｐ型半導体及び前記ｎ型半導体の他方が前記電界効果トランジスタの基板であることを特徴とする請求項１記載の信号歪み抑制装置。
【請求項６】
前記空乏層端の近傍の高不純物濃度領域のプロファイルは方形状である請求項１から請求項５までのいずれかに記載の信号歪み抑制装置。
【請求項７】
前記空乏層端の近傍の高不純物濃度領域のプロファイルはガウシアン分布状である請求項１から請求項５までのいずれかに記載の信号歪み抑制装置。
【請求項８】
前記高不純物濃度領域よりもｐｎ接合側領域の不純物濃度は、前記高不純物濃度領域よりもｐｎ接合と反対側領域の不純物濃度と比較して小さいことを特徴とする請求項１から請求項７までのいずれかに記載の信号歪み抑制装置。
【請求項９】
前記ベース領域を入力側とし、前記コレクタ領域を出力側とし、前記コレクタ領域に与えられる電源電圧を送信信号の振幅成分に比例して変化させてポーラー変調を行うことを特徴とする請求項２、請求項３、請求項４、請求項６、請求項７及び請求項８のいずれかに記載の信号歪み抑制装置。
【請求項１０】
前記ゲート領域を入力側とし、前記ドレイン領域を出力側とする電界効果トランジスタを具備する信号歪み抑制装置であって、前記ドレイン領域に与えられる電源電圧を送信信号の振幅成分に比例して変化させてポーラー変調を行うことを特徴とする請求項５から請求項８までのいずれかに記載の信号歪み抑制装置。
【請求項１１】
ヘテロ接合バイポーラトランジスタを具備する信号歪み抑制装置であって、前記ヘテロ接合バイポーラトランジスタは、シリコンを基板とし、前記基板上に半導体多層膜を有し、前記ヘテロ接合バイポーラトランジスタの少なくともベース層を含む層がシリコンゲルマニウムカーボン（Si1-X-YGeXCY, 0＜X＜1, 0＜Y＜1, 0＜X+Y＜1）を有することを特徴とする請求項２、請求項３、請求項４、請求項６、請求項７、請求項８及び請求項９のいずれかに記載の信号歪み抑制装置。
【請求項１２】
電界効果トランジスタを具備する信号歪み抑制装置であって、前記電界効果トランジスタは、シリコンを基板とし、ＬＤＭＯＳ（Laterally Diffused MOSFET）の構造を有することを特徴とする請求項５、請求項６、請求項７、請求項８及び請求項１０のいずれかに記載の信号歪み抑制装置。
【請求項１３】
請求項１から請求項１２までのいずれかに記載の信号歪み抑制装置を具備する電力送信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非線形の容量特性に起因する信号の歪みを抑制する信号歪み抑制装置に関する。
【背景技術】
【０００２】
近年、携帯電話端末装置に対して要望の強い低消費電力化、及び、マルチバンド化を実現するために従来の直交変調方式に代わる次世代の高周波送信アーキテクチャとしてポーラー変調方式が注目されている。
【０００３】
ポーラー変調方式では、パワーアンプを飽和モードで動作させるなど、消費電力のかさむ線形動作部分を最小限に抑えることができるために低消費電力化が期待できる。また、直交変調方式と比較して耐負荷変動特性の向上によるアイソレータレス化や、ＰＬＬ位相変調等による段間フィルタレスの実現も期待され、マルチバンドにおける機器の小型化及び低コスト化といった観点からも大きな期待を寄せられている。
【０００４】
従来の直交変調では、伝送信号を同相成分と直交成分に分けて以下の（式１）に基づいて変調を行う。
【０００５】
Sq(t) = I(t)sin(ωct) + Q(t)cos(ωct)…（式１）
一方、ポーラー変調においては伝送信号を振幅成分と位相成分に分けて以下の（式２）に基づいて変調を行う。
【０００６】
Sp(t) = A(t)cos(ωct+φ(t))…（式２）
このように、ポーラー変調においては、位相変調と振幅変調が独立に加えられ、これら２つの変調信号の乗算値として高周波送信信号が生成される。この乗算処理は高周波送信系の最終ブロックであるパワーアンプで実行されることが多い。
【０００７】
図１２は、ポーラー変調方式においてパワーアンプで乗算を施す場合における従来の高周波電力送信装置の構成を示すブロック図である。
【０００８】
図１２に示すように、従来の高周波電力送信装置１０は、振幅位相抽出部１３、振幅信号用増幅器１６、位相変調部１７及びパワーアンプ１８を具備している。
【０００９】
伝送信号の同相信号（Ｉ信号）１１及び直交信号（Ｑ信号）１２は、振幅位相抽出部１３に入力され、振幅信号１４及び位相信号１５に変換される。位相信号１５は位相変調部１７により高周波位相変調信号１９に変調され、振幅信号１４は振幅信号用増幅器１６により増幅され、かつ、駆動能力が増強されてパワーアンプ１８の電源電圧２０となる。
【００１０】
ここでパワーアンプ１８を飽和動作させて電源電圧２０を振幅信号１４に比例して変化させることにより、高周波位相変調信号１９に振幅変調が加えられて（乗算されて）、（式２）に示した高周波送信信号２１が出力される。
【００１１】
このように、上述したポーラー変調方式において、パワーアンプ１８は振幅信号用増幅器１６の負荷となる。テブナンの定理によれば、信号源である振幅信号用増幅器１６の無負荷時の出力電圧及び出力抵抗をVAM及びZsとし、負荷であるパワーアンプ１８の電源端子から見たインピーダンスをZLとすると、パワーアンプ１８の電源に実際に印加される電圧VPAは以下の（式３）で表される。
【００１２】
VPA = ZL*VAM/(Zs+ZL)…（式３）
ここで、パワーアンプ１８の電源端子から見たインピーダンスZLについて説明する。パワーアンプ１８が、例えば、バイポーラトランジスタにより構成される場合、振幅変調用の電源電圧２０はパワーアンプ１８のコレクタに印加され、図１２に示すようにパワーアンプ１８のZLは、非線形抵抗成分２２（Ｒnl）だけでなく、コレクタ−基板接合、コレクタ−ベース接合等に起因する非線形接合容量成分２３（Ｃnl）の成分も有する。
【００１３】
この非線形の接合容量の原因は半導体のｐｎ接合に伴う接合容量であり、大振幅の電圧変動に対して一般的に非線形特性を示す。上述したような振幅信号用増幅器１６では出力電圧が大振幅で変化するため、接合容量を非線形容量として扱う必要がある。
【００１４】
大電力を送出する規格の変調方式、及び、基地局用のパワーアンプにあっては、コレクターベース及びコレクタ−基板接合の接合面積も大きくなり、接合容量も大きくなる。さらに、今後の高周波通信規格においては、ベースバンド信号の伝送レートがますます高くなり、振幅信号用増幅器の出力の周波数もますます高くなることになる。
【００１５】
接合容量をＣとし、かつ、信号の周波数をｆとした時、そのインピーダンスは(２πｆＣ)-1と表される。このインピーダンスは、例えば、接合容量が３００ｐＦ程度でもｆが３００MHzであれば１．８Ω程度となり、パワーアンプ１８のインピーダンスの抵抗成分２２（Ｒnl）に対して無視できない程度のインピーダンスとなることがわかる。
【００１６】
（式３）より、図１２で示した従来の高周波電力送信装置１０において、振幅信号用増幅器１６の出力インピーダンスZsが０に極めて近くない限り、この接合容量Ｃnlの非線形性がパワーアンプ１８のコレクタへの印加電圧VPAの歪みを引き起こすことになる。
【００１７】
半導体のｐｎ接合に伴う接合容量の非線形性を具体的に説明するために、SiGe（シリコンゲルマニウム）を用いたｎｐｎ型のヘテロ接合バイポーラトランジスタより成る従来のパワーアンプ１８について説明する。
【００１８】
図１３は、従来のパワーアンプ１８の最終段の増幅器を構成する従来のメサ型のヘテロ接合バイポーラトランジスタの構成を示す略断面図である。
【００１９】
図１３に示すように、従来のメサ型のヘテロ接合バイポーラトランジスタ３０は、ｎ型エミッタ領域３１、ｐ型ベース領域３２、ｎ-型真性コレクタ領域３３、ｎ+型サブコレクタ領域３４、ｐ-型基板３５、エミッタ電極３６、ベース電極３７及びコレクタ電極３８を具備している。
【００２０】
さらに、従来のメサ型のヘテロ接合バイポーラトランジスタ３０は、一点鎖線で囲まれているコレクタ−ベース接合領域（空乏層領域）３９及びコレクタ−基板接合領域（空乏層領域）４０を具備している。
【００２１】
ベース領域３２は、Ge組成が３０％のSi0.7Ge0.3から成る。Si0.7Ge0.3は、価電子帯端のエネルギーがSiの価電子帯端よりも高いため、ホールに対するエミッタ−ベース接合の障壁が高くなるために順方向電流増幅率（ｈFE）を大きくすることができる。
【００２２】
ポーラー変調の動作においては、図１３に示すヘテロ接合バイポーラトランジスタ３０のベース電極３７には高周波変調信号が印加され、コレクタ電極３８にはベースバンド振幅信号が印加される。コレクタ電位の変化に伴い、前記２つの接合に伴う接合容量が変化するが、ここではコレクタ−基板接合の面積がコレクタ−ベース接合の面積と比較して十分に広く、コレクタ−基板接合部の接合容量が支配的な場合について述べる。
【００２３】
接合容量の電圧依存性は、ｐｎ接合における不純物のプロファイルに依存している。コレクタ−基板接合領域４０を含む破線４１で示した断面における縦方向の不純物のプロファイルが図１４（Ａ）、（Ｂ）に示したような階段接合のプロファイルの場合、接合容量の逆方向電圧依存性（Ｃ−Ｖ特性）は以下の（式４）及び図１５で示される。
【００２４】
Ｃ＝Ｋ*((1/Na)+(1/Nd))*(φb+Vr))-1/2…（式４）
ここに、Ｃは単位面積あたりの接合容量を示し、Ｋは比例定数を、Na及びNdはそれぞれｐ型及びｎ型不純物の不純物濃度を示し、φbはゼロバイアス時のｐｎ接合におけるビルトインポテンシャルを示し、Vrはｐｎ接合に印加する逆方向の電圧を示す。
【００２５】
図１４（Ａ）、（Ｂ）は、２つの異なる階段接合のプロファイルについて示している。図１４（Ａ）は、ｎ型サブコレクタ領域及びｐ型基板の不純物濃度がそれぞれ１×１０１８cm-3及び１×１０１７cm-3である場合を示している。図１４（Ｂ）は、ｎ型サブコレクタ領域及びｐ型基板の不純物濃度が図１４（Ａ）の場合と比べてそれぞれ１桁高い場合を示している。
【００２６】
また、図１５において、接合容量値は接合面積に依存するため縦軸は任意単位としている（ただし、２つのプロファイルで接合面積は同じとしている）。このように、階段接合でのＣ−Ｖ特性は逆方向電圧の１／２乗に反比例した非線形性を示す。
【００２７】
このように、均一不純物濃度の値が大きいほど接合容量は大きくなり、また、逆方向電圧に対する変化も大きくなることがわかる。集積回路のデバイスの微細化に伴ってこの不純物濃度を高くすることが要求されるが、単に不純物濃度を均一に高くしただけではこのようにｐｎ接合に伴う接合容量も大きくなってしまうことが分かる。
【００２８】
将来の超高速データ通信方式の例として、伝送レートが３００Mbpsであり、キャリア周波数が５GHzである高周波送信系を図１２で示すポーラー変調方式で構成した場合のパワーアンプ１８のコレクタ端子における静的電流−電圧特性（Ｉ−Ｖ特性）を図３に示す。このＩ−Ｖ特性は図１２における非線形抵抗成分２２を表しており、２次式の近似では以下の（式５）で表される。
【００２９】
Ｉ＝(-12/145)*(Ｖ-7)２＋2.4…（式５）
非線形の接合容量２３（Ｃnl）による歪みの影響を見るために、振幅信号用増幅器１６の出力インピーダンスが５００ｍΩであり、無負荷時の振幅信号出力のＤＣ成分が２Ｖであり、ＡＣ成分の振幅が１．４Ｖ（peak to peak）であり、周波数が３００MHzである正弦波の時のパワーアンプ１８のコレクタに実際に印加される電圧２０（VPA）を図１６（Ａ）、図１６（Ｂ）に示す。図１６（Ａ）はVPAの時間変化を示し、図１６（Ｂ）はVPAの周波数スペクトルを示す。ｐｎ接合部のプロファイルは、図１４（Ａ）に示すプロファイル１とした。ｐｎ接合の接合面積の総和は３×10-3cm2である。このように、VPAは歪みに伴う高調波成分を有し、全高調波歪み率（THD）は１．７％となる。
【００３０】
以上のような負荷変動に起因する信号の歪みの問題は、負荷インピーダンスが数オーム程度であるオーディオスピーカーを駆動する増幅器においても同様に見られる。このような、負荷変動に起因する信号の歪みを抑制する従来技術としては、例えば、出力信号の歪みを検出してその情報を入力に戻して計算により補正を加える技術が考案されている（例えば、特許文献１参照）。
【００３１】
次に、前記従来技術を図１７を参照して説明する。図１７は、パルス幅変調による従来のＰＷＭアンプの構成を示すブロック図である。
【００３２】
図１７に示すように、従来のＰＷＭアンプ５０は、Ｄ級増幅器５１、スピーカ５２、出力電圧検出器５３及び補正用ＤＳＰ（Digital Signal Processor）５４を具備している。
【００３３】
Ｄ級増幅器５１は、ドライバ回路５５、スイッチングトランジスタ５６及びローパスフィルタ５７を具備している。
【００３４】
スピーカ５２は、Ｄ級増幅器５１の出力端子に接続されている。出力電圧検出器５３は、Ｄ級増幅器５１の出力電圧Ｖｏを検出して補正用ＤＳＰ５４に与える。補正用ＤＳＰ５４は、出力電圧検出器５３で検出された出力電圧Ｖｏに基づき負荷抵抗値Ｒを算出するとともに負荷抵抗値Ｒ及び入力電圧Ｖｉに基づきパルス幅を算出して算出結果を生成する。そして、補正用ＤＳＰ５４は、算出結果に基づいてドライバ回路５５の入力を補正することにより出力電力Ｖｏを負荷抵抗値Ｒに応じて補正する。これにより負荷変動の影響が抑制される。  
【特許文献１】特開２００２−１５１９７４号公報
【発明の開示】
【発明が解決しようとする課題】
【００３５】
しかしながら、上述した従来の信号歪み抑制装置においては、補正用ＤＳＰを付加したことにより、回路規模の増大により小型化が妨げられ、製造価格が増大し、かつ、消費電力も増大するという問題がある。
【００３６】
本発明は、かかる点に鑑みてなされたものであり、新たな回路を追加することなく、製造価格の増大を抑え、電力損失を発生させることなく、かつ、大振幅動作における印加電圧の歪みを抑制することができる信号歪み抑制装置を提供することを目的とする。
【課題を解決するための手段】
【００３７】
本発明の第１のものに係る信号歪み抑制装置は、ｐ型半導体とｎ型半導体から形成されるｐｎ接合間に逆方向のバイアス電圧及び交流信号を重畳して動作させる信号歪み抑制装置であって、前記バイアス電圧のみの印加時における前記ｐｎ接合の前記ｐ型半導体及び前記ｎ型半導体の空乏層端の少なくとも一方の近傍に不純物濃度が当該近傍の周辺部と比較して同一伝導型でかつ高濃度である高不純物濃度領域を具備する構成を採る。
【００３８】
この構成によれば、バイアス電圧印加時のｐ型及びｎ型半導体の空乏層端の近傍の不純物濃度が当該近傍の周辺部と比較して高くなっているため、バイアス電圧に信号電圧が重畳されて全体の逆方向電圧が変化した時の空乏層幅の変化が小さくなるから、接合容量値の変化を小さくすることができるので、新たな回路を追加することなく、製造価格の増大を抑え、電力損失を発生させることなく、かつ、大振幅動作における印加電圧の歪みを抑制することができる。
【００３９】
本発明の第２のものに係る信号歪み抑制装置は、本発明の第１のものに係る信号歪み抑制装置において、前記ｐ型半導体及び前記ｎ型半導体の一方がバイポーラトランジスタのベース領域であり、かつ、前記ｐ型半導体及び前記ｎ型半導体の他方が前記バイポーラトランジスタのコレクタ領域である構成を採る。
【００４０】
この構成によれば、本発明の第１のものの効果を有し、かつ、バイポーラトランジスタのコレクタ−ベース接合における接合容量値の逆方向電圧による変化を最小限に抑制することができる。
【００４１】
本発明の第３のものに係る信号歪み抑制装置は、本発明の第１のものに係る信号歪み抑制装置において、前記ｐ型半導体及び前記ｎ型半導体の一方がバイポーラトランジスタのコレクタ領域であり、かつ、前記ｐ型半導体及び前記ｎ型半導体の他方が半導体基板である構成を採る。
【００４２】
この構成によれば、本発明の第１のものの効果を有し、かつ、バイポーラトランジスタのコレクタ−基板接合における接合容量値の逆方向電圧による変化を最小限に抑制することができる。
【００４３】
本発明の第４のものに係る信号歪み抑制装置は、本発明の第１のものに係る信号歪み抑制装置において、前記ｐ型半導体及び前記ｎ型半導体の一方がバイポーラトランジスタのベース領域であり、かつ、前記ｐ型半導体及び前記ｎ型半導体の他方が前記バイポーラトランジスタのコレクタ領域であり、さらに他のｐｎ接合を構成する他のｐ型半導体及び他のｎ型半導体を具備し、前記他のｐ型半導体及び前記他のｎ型半導体の一方が前記バイポーラトランジスタのコレクタ領域であり、かつ、前記他のｐ型半導体及び前記他のｎ型半導体の他方が半導体基板である構成を採る。
【００４４】
この構成によれば、本発明の第１のものの効果を有し、かつ、バイポーラトランジスタのコレクタ−ベース接合およびコレクタ−基板接合における容量値の逆方向電圧による変化をより一層抑制することができる。
【００４５】
本発明の第５のものに係る信号歪み抑制装置は、本発明の第１のものに係る信号歪み抑制装置において、前記ｐ型半導体及び前記ｎ型半導体の一方が電界効果トランジスタのドレイン領域であり、かつ、前記ｐ型半導体及び前記ｎ型半導体の他方が前記電界効果トランジスタの基板である構成を採る。
【００４６】
この構成によれば、本発明の第１のものの効果を有し、かつ、電界効果トランジスタのドレイン−基板接合における接合容量値の逆方向電圧による変化を最小限に抑制することができる。
【００４７】
本発明の第６のものに係る信号歪み抑制装置は、本発明の第１から第５のもののいずれかに係る信号歪み抑制装置において、前記空乏層端の近傍の高不純物濃度領域のプロファイルは方形状である構成を採る。
【００４８】
この構成によれば、本発明の第１から第５のもののいずれかの効果を有し、かつ、方形状の高不純物濃度領域において逆方向電圧の増加に対する空乏層幅の増加は抑制され、したがって接合容量値の変化を抑制することができる。この変化の抑制は方形状の高不純物濃度領域の急峻性が高いほどより強く抑制することができる。
【００４９】
本発明の第７のものに係る信号歪み抑制装置は、本発明の第１から第５のもののいずれかに係る信号歪み抑制装置において、前記空乏層端の近傍の高不純物濃度領域のプロファイルはガウシアン分布状である構成を採る。
【００５０】
この構成によれば、本発明の第１から第５のもののいずれかの効果を有し、かつ、ガウシアン分布状の高不純物濃度領域において、逆方向電圧の増加に対する空乏層幅の増加は抑制され、したがって接合容量値の変化を抑制することができる。この変化の抑制はガウシアン分布状の高不純物濃度領域の急峻性が高いほどより強く抑制することができる。
【００５１】
本発明の第８のものに係る信号歪み抑制装置は、本発明の第１から第７のもののいずれかに係る信号歪み抑制装置において、前記高不純物濃度領域よりもｐｎ接合側領域の不純物濃度は、前記高不純物濃度領域よりもｐｎ接合と反対側領域の不純物濃度と比較して小さい構成を採る。
【００５２】
この構成によれば、本発明の第１から第７のもののいずれかの効果を有し、かつ、容量の増加を抑制し、また、接合容量値の変化をさらに抑制することができる。
【００５３】
本発明の第９のものに係る信号歪み抑制装置は、本発明の第２、第３、第４、第６、第７及び第８のもののいずれかに係る信号歪み抑制装置において、前記ベース領域を入力側とし、前記コレクタ領域を出力側とし、前記コレクタ領域に与えられる電源電圧を送信信号の振幅成分に比例して変化させてポーラー変調を行う構成を採る。
【００５４】
この構成によれば、本発明の第２、第３、第４、第６、第７及び第８のもののいずれかの効果を有し、かつ、ポーラー変調時に振幅信号用増幅器の負荷となるバイポーラトランジスタの非線形容量成分を最小限に抑制してコレクタに印加される振幅信号の歪みを最小限に抑制することができる。
【００５５】
本発明の第１０のものに係る信号歪み抑制装置は、本発明の第５から第８のもののいずれかに係る信号歪み抑制装置において、前記ゲート領域を入力側とし、前記ドレイン領域を出力側とする電界効果トランジスタを具備する信号歪み抑制装置であって、前記ドレイン領域に与えられる電源電圧を送信信号の振幅成分に比例して変化させてポーラー変調を行う構成をとる。
【００５６】
この構成によれば、本発明の第５から第８のもののいずれかの効果を有し、かつ、ポーラー変調時に振幅信号用増幅器の負荷となる電界効果トランジスタの非線形容量成分を最小限に抑制してドレインに印加される振幅信号の歪みを最小限に抑制することができる。
【００５７】
本発明の第１１のものに係る信号歪み抑制装置は、本発明の第２、第３、第４、第６、第７、第８及び第９のもののいずれかに係る信号歪み抑制装置において、ヘテロ接合バイポーラトランジスタを具備する信号歪み抑制装置であって、前記ヘテロ接合バイポーラトランジスタは、シリコンを基板とし、前記基板上に半導体多層膜を有し、前記ヘテロ接合バイポーラトランジスタの少なくともベース層を含む層がシリコンゲルマニウムカーボン（Si1-X-YGeXCY, 0＜X＜1, 0＜Y＜1, 0＜X+Y＜1）を有する構成を採る。
【００５８】
この構成によれば、本発明の第２、第３、第４、第６、第７、第８及び第９のもののいずれかの効果を有し、かつ、ヘテロ接合が形成させることによりベース電流が抑制できるため、電流増幅率及び消費電力を改善することができる。
【００５９】
本発明の第１２のものに係る信号歪み抑制装置は、本発明の第５、第６、第７、第８及び第１０のもののいずれかに係る信号歪み抑制装置において、電界効果トランジスタを具備する信号歪み抑制装置であって、前記電界効果トランジスタは、シリコンを基板とし、ＬＤＭＯＳ（Laterally Diffused MOSFET）の構造を有する構成を採る。
【００６０】
この構成によれば、本発明の第５、第６、第７、第８及び第１０のもののいずれかの効果を有し、かつ、シリコンを用いたパワーアンプの代表的な構造であるＬＤＭＯＳにおいても逆方向電圧の増加に伴う接合容量値の変化を抑制することができるため、送信する高周波信号の歪みを最大限に抑制することができる。
【００６１】
本発明の第１３のものに係る電力送信装置は、本発明の第１から第１２のもののいずれかに係る信号歪み抑制装置を具備する構成を採る。
【００６２】
この構成によれば、本発明の第１から第１２のもののいずれかの効果を有し、かつ、このため逆方向電圧の増加に伴うパワーアンプの接合容量値の変化を抑制することができ、送信する高周波信号の歪みを最大限に抑制することができる。
【発明の効果】
【００６３】
本発明によれば、半導体デバイス中のｐｎ接合の不純物濃度のプロファイルを制御することにより、接合容量の非線形特性を低減し、接合部を負荷として大振幅信号が印加された場合でも接合容量の非線形特性に伴う印加電圧の歪みを抑制することができる。また、本発明によれば、新たな回路ブロックを追加しないため、回路規模及びコストの増大を引き起こすことなく、かつ、容量素子を制御しているため、電力ロスをほとんど発生させることなく、大振幅動作における印加電圧の歪みを抑制することができる。
【発明を実施するための最良の形態】
【００６４】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００６５】
（実施の形態１）
図１は、本発明の実施の形態１に係る信号歪み抑制装置を含むポーラー変調電力送信装置の構成を示すブロック図である。
【００６６】
図１に示すように、ポーラー変調電力送信装置１００は、振幅位相抽出部１０３、振幅信号用増幅器１０６、位相変調部１０７及びパワーアンプ１０８を具備している。
【００６７】
振幅位相抽出部１０３、振幅信号用増幅器１０６及び位相変調部１０７は、図１２に示す従来の振幅位相抽出部１３、振幅信号用増幅器１６及び位相変調部１７と同じである。
【００６８】
伝送信号の同相信号（Ｉ信号）１０１及び直交信号（Ｑ信号）１０２は、振幅位相抽出部１０３に入力され、振幅信号１０４及び位相信号１０５に変換される。位相信号１０５は位相変調部１０７により高周波位相変調信号１０９に変調され、振幅信号１０４は振幅信号用増幅器１０６により増幅され、かつ、駆動能力が増強されてパワーアンプ１０８の電源電圧１１０となる。
【００６９】
ここでパワーアンプ１０８を飽和動作させて電源電圧１１０を振幅信号１０４に比例して変化させることにより、高周波位相変調信号１０９に振幅変調が加えられて（乗算されて）、（式２）に示した高周波送信信号１１１が出力される。
【００７０】
パワーアンプ１０８のZLは、前述のように、非線形抵抗成分１１２（Ｒnl）だけでなく、コレクタ−基板接合及びコレクタ−ベース接合等に起因する非線形接合容量成分１１３（Ｃnl）の成分も有する。
【００７１】
また、本発明の実施の形態１において、図１のパワーアンプ１０８は、従来例と同様にSiGe（シリコンゲルマニウム）を用いたヘテロ接合バイポーラトランジスタより形成されている。パワーアンプ１０８は、最終段の増幅器が図２に示すメサ型のヘテロ接合バイポーラトランジスタから成っている。
【００７２】
図２は、本発明の実施の形態１に係る信号歪み抑制装置を含むパワーアンプ１０８のメサ型のヘテロ接合バイポーラトランジスタを示す略断面図である。図２に示すメサ型のヘテロ接合バイポーラトランジスタ２００は、後述するサブコレクタ領域２０４及び基板２０５における不純物のプロファイル以外は従来例と同じ構成を具備している。
【００７３】
本発明の実施の形態１に係る信号歪み抑制装置は、図２に示すメサ型のヘテロ接合バイポーラトランジスタ２００を具備するものである。
【００７４】
図２に示すように、メサ型のヘテロ接合バイポーラトランジスタ２００は、ｎ型エミッタ領域２０１、ｐ型ベース領域２０２、ｎ-型真性コレクタ領域２０３、ｎ+型サブコレクタ領域２０４、ｐ-型半導体基板（ｐ-型基板）２０５、エミッタ電極２０６、ベース電極２０７及びコレクタ電極２０８を具備している。
【００７５】
さらに、メサ型のヘテロ接合バイポーラトランジスタ２００は、一点鎖線で囲まれているコレクタ−ベース接合領域（空乏層領域）２０９及びコレクタ−基板接合領域（空乏層領域）２１０を具備している。
【００７６】
ｎ+型サブコレクタ領域２０４は、ｐ-型基板２０５の上面に形成されている。ｎ-型真性コレクタ領域２０３は、ｎ+型サブコレクタ領域２０４の上面中央部に形成されている。コレクタ電極２０８は、ｎ-型真性コレクタ領域２０３の両側に配置され、かつ、ｎ+型サブコレクタ領域２０４の上面に形成されている。ｐ型ベース領域２０２は、ｎ-型真性コレクタ領域２０３の上面に形成されている。
【００７７】
ｎ型エミッタ領域２０１は、ｐ型ベース領域２０２の上面中央部に形成されている。ベース電極２０７は、ｎ型エミッタ領域２０１の両側に配置され、かつ、ｐ型ベース領域２０２の上面に形成されている。エミッタ電極２０６は、ｎ型エミッタ領域２０１の上面に形成されている。
【００７８】
ｐ型ベース領域２０２は、Ge組成が３０％のSi0.7Ge0.3から成る。Si0.7Ge0.3は、価電子帯端のエネルギーがSiの価電子帯端よりも高いため、ホールに対するエミッタ−ベース接合の障壁が高くなるために順方向電流増幅率（ｈFE）を大きくすることができる。
【００７９】
次に、本発明の実施の形態１の特徴であるｐｎ接合の不純物のプロファイルについて詳細に述べる。
【００８０】
図４は、図２で示した本発明の実施の形態１におけるヘテロ接合バイポーラトランジスタ２００の略断面図の破線２１１で示した断面におけるｐｎ接合の不純物プロファイルを示す。
【００８１】
図４の原点に対応する位置は、ｎ+型サブコレクタ２０４とｐ-型基板２０５との接合位置、すなわち、ｎ+型サブコレクタ領域２０４とｐ-型基板２０５との境界を示している。図４の原点に対応する位置は、例えば、ｎ+型サブコレクタ２０４の上面からの深さが２００nm程度である位置である。
【００８２】
図４のように、ｎ+型サブコレクタ領域２０４及びｐ-型基板２０５は、それぞれ１×１０１８cm-3及び１×１０１７cm-3の不純物濃度で均一にドーピングされ、さらにそれぞれ追加で同じ伝導型の不純物が追加ドーピングされている。
【００８３】
図２中における追加ドーピングの位置を破線２１２で示す。図４に、ｐ-型基板２０５への追加ドーピングとして、不純物濃度プロファイルＡ、プロファイルＢ及びプロファイルＣの３種類の例を示している。これら３種類の追加分の不純物濃度のプロファイルＡ、Ｂ、Ｃは、総追加ドーピング量は一定であり、追加ドーピング領域の幅が図４に示したように異なったものとなっている。
【００８４】
前記ｐ型不純物は、Ｂ（ホウ素）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）及びＩｎ（インジウム）などである。また、前記ｎ型不純物は、Ｎ（窒素）、Ｐ（リン）及びＡｓ（ヒ素）などである。また、不純物の導入手段としては、イオン注入法又は結晶成長法がある。
【００８５】
例えば、イオン注入法は、注入イオンの加速電圧とドーズ量を調節することにより任意の深さに任意の不純物濃度で不純物を導入することができる。ただ、イオン注入法においては、注入及び活性化のための熱処理の過程において不純物の分布がある程度の広がりをもつため、図４のＡ及びＢで示す程度の局所的な不純物導入のためには結晶成長法を用いることが必要である。有機金属気相成長法（ＭＯＣＶＤ）等による結晶成長技術を用いれば不純物を導入しながら結晶成長することが可能であり、nm（ナノメートル）精度での不純物導入が可能となる。
【００８６】
追加ドーピングを行った領域の中心位置は、ｎ+型サブコレクタ領域２０４が接合位置から５０nmであり、ｐ-型基板２０５が接合位置から５００nmである。これは、コレクタに印加されるAC信号の平均値（バイアス電圧）における空乏層端の位置にあたり、ｐ-型基板２０５は均一ドーピング部分の不純物濃度がｎ+型サブコレクタ領域２０４と比べて１０分の１であるため、空乏層端の位置のｐｎ接合位置からの距離がｎ+型サブコレクタ領域２０４の１０倍となっている。
【００８７】
Ａ〜Ｃとして示す３種類の不純物プロファイルを有する場合、及び、追加ドーピングを行わない場合のコレクタ−基板接合領域（ｐｎ接合領域）２１０における接合容量−逆方向電圧（Ｃ−Ｖ）特性が図５に示されている。図５においても、接合容量値は接合面積に依存するため縦軸は任意単位としている。ただし、各プロファイルで接合面積は同じである。
【００８８】
このように、追加ドーピングを行うことによって、逆方向印加電圧の変化に対するｐｎ接合領域２１０の接合容量値の変化を大幅に抑制することが可能となるため、パワーアンプ１０８に交流信号のコレクタ電圧が印加されても接合容量の非線形性に起因する歪みをほとんどなくすることができる。
【００８９】
また、図５の３種類の追加ドーピングを比較すると、総追加ドーピング量が一定の時、追加ドーピング領域の幅を小さくして不純物濃度のピーク値を大きくした方がより逆方向電圧に対する容量値の変化を抑制できることが分かる。
【００９０】
ここで、不純物濃度と接合容量の関係について以下に説明する。一般にｐｎ接合からなる接合容量の容量値Cjは、空乏層の幅をWとし、接合面積をSとし、かつ、半導体材料の誘電率をεとすると、次の（式６）で表すことができる。
【００９１】
Cj＝ε* S / W …（式６）
ｐｎ接合に印加する逆方向電圧Ｖrを増加させると空乏層幅Ｗが広がるが、この空乏層幅の増加の程度は不純物濃度が高いほど小さいことを電磁気学におけるガウスの定理より説明することができる。したがって、逆方向電圧Ｖrを増加させていずれかの空乏層端が追加ドーピングを施した高不純物濃度領域に達すると、それ以上の逆方向電圧において空乏層幅Wの増加が小さくなる。したがって、前記（式６）より分かるように、それ以上の逆方向電圧に対して接合容量値の変化をほとんどなくすることができる。なお、図５に示すように、この空乏層幅Wがほとんど変化しなくなる逆方向電圧の範囲はデルタドーピングのピーク不純物濃度が高いほどより広くなる。
【００９２】
上述したように、図１で示す本発明におけるポーラー変調電力送信装置１００は、ｎ+型サブコレクタ領域２０４及びｐ-型基板２０５における不純物のプロファイル以外の構成として従来例と同じ構成を具備している。将来の超高速データ通信方式の例として、伝送レートが３００Mbpsであり、キャリア周波数が５GHzである高周波送信系を図１で示すポーラー変調方式で構成した場合のパワーアンプ１０８のコレクタ端子における静的電流−電圧特性（Ｉ−Ｖ特性）が図３に示されている。
【００９３】
ｐｎ接合の接合容量が３００ｐＦ程度であるとすると、周波数が３００MHzでの接合容量によるインピーダンスは２Ω程度となり、図３で表される非線形抵抗成分１１２（Ｒnl）と同レベルの大きさとなり、パワーアンプ１０８の全体のインピーダンスに影響を及ぼし、パワーアンプ１０８のコレクタへの印加電圧VPAの歪みに影響を与えることになる。
【００９４】
図４及び図５に示すように、本発明の実施の形態１における非線形接合容量成分１１３（Ｃnl）がパワーアンプ１０８のコレクタへの印加電圧VPAへ及ぼす影響を定量的に評価するために、振幅信号用増幅器１０６の出力インピーダンスが５００ｍΩであり、無負荷時の振幅信号出力のＤＣ成分が２Ｖであり、ＡＣ成分の振幅が１．４Ｖ（peak to peak）であり、周波数が３００MHzの正弦波である時のパワーアンプ１０８のコレクタに実際に印加される電源電圧１１０（VPA）を図６（Ａ）、（Ｂ）に示す。図６（Ａ）はVPAの時間変化を示し、図６（Ｂ）はVPAの周波数スペクトラムを示す。ｐｎ接合領域２１０のプロファイルは、図４のＡで示すプロファイルである。
【００９５】
このように、本発明の実施の形態１では、図４で示すように、ｎ+サブコレクタ領域２０４及びｐ-基板２０５に追加ドーピングを行っているため、図５に示すように逆方向電圧における接合容量の非線形性が低減されるため、従来例と比べてVPAの高調波成分を大幅に減少することができるから、全高調波歪み率（THD）も０．９％に低減できる。
【００９６】
（実施の形態２）
次に、本発明の実施の形態２について、図面を参照して詳細に説明する。本発明の実施の形態２に係るポーラー変調電力送信装置は、図１に示す本発明の実施の形態１と同じ構成要素を具備している。
【００９７】
また、本発明の実施の形態２に係るパワーアンプ１０８は、図２に示す本発明の実施の形態１と同じ構成要素を具備している。
【００９８】
本発明の実施の形態２に係る信号歪み抑制装置は、図２に示すメサ型のヘテロ接合バイポーラトランジスタ２００を具備するものである。
【００９９】
本発明の実施の形態２は、ｐｎ接合領域２１０の不純物濃度のファイルとして図７に示すプロファイルを有している点が本発明の実施の形態１と異なる。
【０１００】
図７に示すプロファイルは、上述した図４のＡで示すプロファイルと類似しているが、ｐ-型基板領域２０５における追加ドーピング領域よりもｐｎ接合領域２１０の側の領域の不純物濃度が５×１０１６cm-3であり、図４よりも小さくなっている点で異なる。
【０１０１】
図７中の原点で示されるｐｎ接合部の位置は、例えば、ｎ+型サブコレクタ領域２０４の上面からの深さが２００nm程度である位置である。この場合のｐｎ接合領域２１０における接合容量−逆方向電圧（Ｃ−Ｖ）特性が図８に示されている。
【０１０２】
図８から明らかなように、ｐ-型基板領域２０５における追加ドーピング領域よりもｐｎ接合領域２１０の側の領域の不純物濃度を小さくする場合（図８の太線）の方が、接合容量が逆方向電圧に依存しない領域（Ｃ−Ｖ特性がフラットな領域）をより広くとることができるため、低電圧における接合容量の増加を抑制することができる。
【０１０３】
なお、本発明の実施の形態１、２では、コレクタ−基板接合領域（ｐｎ接合領域）２１０の面積がコレクタ−ベース接合の面積と比較して十分に広く、コレクタ−基板接合領域２１０の接合容量が支配的な場合について述べたが、上述した本発明の効果は、コレクタ−ベース接合で形成される接合容量についても同様の効果を得ることができる。
【０１０４】
また、本発明の実施の形態１、２では、シリコンゲルマニウム（Si1-XGeX, 0＜X＜1）を用いた例で説明したが、このシリコンゲルマニウムは、さらにカーボン原子を含むシリコンゲルマニウムカーボン（Si1-X-YGeXCY, 0＜X＜1, 0＜Y＜1, 0＜X+Y＜1）であってもよいし、また、ガリウム砒素（Ga1-XAsX, 0＜X＜1）などの化合物半導体を用いたものでも同様の効果を得ることができる。
【０１０５】
（実施の形態３）
次に、本発明の実施の形態３について、図面を参照して詳細に説明する。本発明の実施の形態３に係るポーラー変調電力送信装置は、図１に示す本発明の実施の形態１と同じ構成要素を具備している。
【０１０６】
また、本発明の実施の形態３においては、パワーアンプ１０８は、いわゆるＬＤＭＯＳ（Laterally Diffused MOSFET)構造を有するヘテロ接合電界効果トランジスタより形成されている。
【０１０７】
また、本発明の実施の形態３に係るパワーアンプ１０８は、最終段の増幅器が図９に示す電界効果トランジスタ９００から成っている。
【０１０８】
図９に示すように、電界効果トランジスタ９００は、ｎ+型ソース領域９０１、ｐ型チャネル領域９０２、ゲート絶縁膜９０３、ｎ-型ドリフト領域９０４、ｎ+型ドレイン領域９０５、ｐ型結晶成長層９０６、ｐ型基板９０７、ソース電極９０８、ゲート電極９０９、ドレイン電極９１０、素子分離用絶縁膜９１３及び配線用層間絶縁間膜９１４を具備している。また、メサ型のヘテロ接合バイポーラトランジスタ９００は、一点鎖線で囲まれたドレイン−基板接合領域（空乏層領域）９１２を具備している。
【０１０９】
本発明の実施の形態３に係る信号歪み抑制装置は、図９に示す電界効果トランジスタ９００を具備するものである。
【０１１０】
ｐ型結晶成長層９０６は、ｐ型基板９０７の上面に形成されている。ｎ-型ドリフト領域９０４は、ｐ型結晶成長層９０６の上面中央部に形成されている。素子分離用絶縁膜９１３は、ｐ型結晶成長層９０６の上面端部に形成されている。ｐ型チャネル領域９０２は、ｎ-型ドリフト領域９０４と素子分離用絶縁膜９１３との間に配置され、かつ、ｐ型結晶成長層９０６の上面に形成されている。
【０１１１】
ｎ+型ソース領域９０１は、ｐ型チャネル領域９０２に隣接して形成されている。ｎ+型ドレイン領域９０５は、ｎ-型ドリフト領域９０４と素子分離用絶縁膜９１３との間に配置され、かつ、ｐ型結晶成長層９０６の上面に形成されている。
【０１１２】
ゲート絶縁膜９０３は、ｎ-型ドリフト領域９０４、ｎ+型ドレイン領域９０５、ｐ型チャネル領域９０２、ｎ+型ソース領域９０１及び素子分離用絶縁膜９１３の上面に形成されている。ゲート電極９０９は、ゲート絶縁膜９０３の上面中央部に形成されている。
【０１１３】
配線用層間絶縁間膜９１４は、ゲート電極９０９を被覆するようにゲート絶縁膜９０３の上面に形成されている。ソース電極９０８は、配線用層間絶縁間膜９１４のホール及び上面に形成されている。ドレイン電極９１０は、配線用層間絶縁間膜９１４のホール及び上面に形成されている。
【０１１４】
ｐ型チャネル領域９０２は、ｐ型結晶成長層９０６の上部にイオン注入等の手段により追加ドーピングにより形成される。
【０１１５】
電界効果トランジスタ９００は、ｎ-型ドリフト領域９０４を有することによりパワーアンプ１０８に必要な高耐圧を実現することができる。なお、図９はドレイン−基板接合がゼロバイアス時のものである。
【０１１６】
次に、本発明の実施の形態３の特徴であるｐｎ接合の不純物のプロファイルについて詳細に述べる。
【０１１７】
図１０は、図９で示した本実施の形態３における電界効果トランジスタ９００の破線９１１で示した断面におけるドレイン−基板接合領域（ｐｎ接合領域）９１２の不純物のプロファイルを示す。
【０１１８】
図１０の原点に対応する位置は、ｎ+型ドレイン領域９０５とｐ型結晶成長層９０６間の接合位置を示す。図１０の原点に対応する位置は、例えば、ｎ+ドレイン領域９０５の上面からの深さが１００nm程度である位置である。ｎ+型ドレイン領域９０５及びｐ型結晶成長層９０６は、それぞれ１×１０２０cm-3及び１×１０１８cm-3の不純物濃度で均一にドーピングされている。ｐ型結晶成長層９０６には、さらに深さが接合位置より５００nmであり、ピーク濃度が５×１０１９cm-3であり、かつ、追加不純物の拡がりが５０nm程度のガウシアン分布状にイオン注入法により追加ドーピングが行われている。
【０１１９】
追加ドーピングを行った領域の中心位置は、ドレインに印加されるAC信号の平均値（バイアス電圧）におけるｐ型結晶成長層９０６側の空乏層端の位置にあたる。上述のガウシアン分布状の追加ドーピングを行った場合、及び、追加ドーピングを行わない場合のｐｎ接合領域９１２における接合容量−逆方向電圧（Ｃ−Ｖ）特性が図１１に示されている。図１１においても、接合容量値は、接合面積に依存するため縦軸は任意単位としている。ただし、各プロファイルで接合面積は同じである。
【０１２０】
図１１から明らかなように、追加ドーピングを行うことによって、逆方向印加電圧の変化に対するｐｎ接合の接合容量値の変化を大幅に抑制することが可能となるため、パワーアンプ１０８に大振幅の交流信号のドレイン電圧が印加されても接合容量の非線形性に起因する歪みをほとんどなくすることができる。
【０１２１】
なお、本発明の実施の形態では、シリコンを用いた電界効果トランジスタを用いた例で説明したが、チャネル領域や基板領域の一部にシリコンゲルマニウム（Si1-XGeX, 0＜X＜1）やシリコンゲルマニウムカーボン（Si1-X-YGeXCY, 0＜X＜1, 0＜Y＜1, 0＜X+Y＜1）を含んだヘテロ接合電界効果トランジスタであっても上述と同様の効果を得ることができる。
【０１２２】
また、本発明の実施の形態として、パワーアンプを例として述べたが、本発明は、パワーアンプに限られるものではなく、接合容量の非線形性が問題となるようなあらゆる回路に対して同様の効果が得られることは明らかである。
【０１２３】
例えば、上述したような不純物のプロファイルを有する接合容量を用いれば、接合容量を従来のＭＩＭ（Metal-Insulator-Metal）キャパシタの代わりに用いることができる。ＭＩＭキャパシタは、絶縁体を２つの金属電極で挟み込む構造を有するため、印加電圧に依らず一定の容量素子として用いることができるが、専用の作製プロセスを必要とするためプロセスの工程数が多くなる。
【０１２４】
しかしながら、本発明による不純物のプロファイルを最適化した接合容量を用いることで、従来の作製プロセスに特別な工程を加えることなく線形性の優れた容量素子を提供することができ、大振幅の高周波信号を扱う線形性の優れた半導体素子を実現することができる。
【０１２５】
以上述べたように、本発明によれば、ｐｎ接合の不純物濃度のプロファイルを制御することにより、接合容量の非線形特性を低減し、ｐｎ接合部を負荷として大振幅信号が印加された場合でも接合容量の非線形特性に伴う印加電圧の歪みを抑制することができる。また、本発明によれば、新たな回路ブロックを追加しないため、回路規模の増大を招くことなく、かつ、容量素子を制御しているため、新たな電力ロスをほとんど発生させることなく、大振幅動作における印加電圧の歪みを抑制することができる。
【産業上の利用可能性】
【０１２６】
本発明は、新たな回路を追加することなく、製造価格の増大を抑え、電力損失を発生させることなく、かつ、大振幅動作における印加電圧の歪みを抑制することができる効果を有し、例えば、携帯情報端末装置及び無線基地局等の無線通信装置に適用して好適なものである。
【図面の簡単な説明】
【０１２７】
【図１】本発明の実施の形態１に係る信号歪み抑制装置を含むポーラー変調電力送信装置の構成を示すブロック図
【図２】本発明の実施の形態１に係る信号歪み抑制装置を含むパワーアンプのメサ型のヘテロ接合バイポーラトランジスタを示す略断面図
【図３】図２に示すパワーアンプのコレクタ端子における静的Ｉ−Ｖ特性を示す図
【図４】本発明の実施の形態１に係るバイポーラトランジスタのｐｎ接合の不純物のプロファイルを説明するための図
【図５】本発明の実施の形態１に係るバイポーラトランジスタのｐｎ接合におけるＣ−Ｖ特性を説明するための図
【図６】（Ａ）本発明の実施の形態１に係るバイポーラトランジスタのコレクタに印加される電圧の時間変化を説明するための図、（Ｂ）本発明の実施の形態１に係るバイポーラトランジスタのコレクタに印加される電圧の周波数スペクトラムを説明するための図
【図７】本発明の実施の形態２に係るバイポーラトランジスタのｐｎ接合の不純物のプロファイルを説明するための図
【図８】本発明の実施の形態２に係るバイポーラトランジスタのｐｎ接合におけるＣ−Ｖ特性を説明するための図
【図９】本発明の実施の形態３に係る信号歪み抑制装置を含むパワーアンプの電界効果トランジスタを示す略断面図
【図１０】本発明の実施の形態３に係る信号歪み抑制装置を含むパワーアンプの電界効果トランジスタのｐｎ接合の不純物のプロファイルを説明するための図
【図１１】本発明の実施の形態３に係る信号歪み抑制装置を含むパワーアンプの電界効果トランジスタのｐｎ接合におけるＣ−Ｖ特性を説明するための図
【図１２】従来のポーラー変調電力送信装置の構成を示すブロック図
【図１３】従来のポーラー変調電力送信装置のパワーアンプのメサ型のヘテロ接合バイポーラトランジスタを示す略断面図
【図１４】（Ａ）従来例におけるｐｎ接合の不純物のプロファイル１を説明するための図、（Ｂ）従来例におけるｐｎ接合の不純物のプロファイル２を説明するための図
【図１５】従来例におけるｐｎ接合におけるＣ−Ｖ特性を説明するための図
【図１６】（Ａ）従来例におけるパワーアンプのコレクタに印加される電圧の時間変化を説明するための図、（Ｂ）従来例におけるパワーアンプのコレクタに印加される電圧の周波数スペクトラムを説明するための図
【図１７】従来例における信号歪み抑制装置の構成を示すブロック図
【符号の説明】
【０１２８】
１００  ポーラー変調電力送信装置
１０３  振幅位相抽出部
１０６  振幅信号用増幅器
１０７  位相変調部
１０８  パワーアンプ
１１２  非線形抵抗成分
１１３  非線形接合容量成分
２００  ヘテロ接合バイポーラトランジスタ
２０１  ｎ型エミッタ領域
２０２  ｐ型ベース領域
２０３  ｎ-型真性コレクタ領域
２０４  ｎ+型サブコレクタ領域
２０５  ｐ-型基板
２０６  エミッタ電極
２０７  ベース電極
２０８  コレクタ電極
２０９  コレクタ−ベース接合領域（空乏層領域）
２１０  コレクタ−基板接合領域（空乏層領域）
９００  電界効果トランジスタ
９０１  ｎ+型ソース領域
９０２  ｐ型チャネル領域
９０３  ゲート絶縁膜
９０４  ｎ-型ドリフト領域
９０５  ｎ+型ドレイン領域
９０６  ｐ型結晶成長層
９０７  ｐ型基板
９０８  ソース電極
９０９  ゲート電極
９１０  ドレイン電極
９１２  ドレイン−基板接合領域（空乏層領域）
９１３  素子分離用絶縁膜
９１４  配線用層間絶縁間膜
【図１】
2006310464.tif 000003
【図２】
2006310464.tif 000004
【図３】
2006310464.tif 000005
【図４】
2006310464.tif 000006
【図５】
2006310464.tif 000007
【図６】
2006310464.tif 000008
【図７】
2006310464.tif 000009
【図８】
2006310464.tif 000010
【図９】
2006310464.tif 000011
【図１０】
2006310464.tif 000012
【図１１】
2006310464.tif 000013
【図１２】
2006310464.tif 000014
【図１３】
2006310464.tif 000015
【図１４】
2006310464.tif 000016
【図１５】
2006310464.tif 000017
【図１６】
2006310464.tif 000018
【図１７】
2006310464.tif 000019