(57)【要約】【課題】ＭＯＣＶＤ法によるＳｂ原料を添加した場合であっても、ＭＯＣＶＤ法によってＧａＩｎＮＡｓで構成された活性層を十分な成長速度で形成することが可能な方法を提供することを目的とする。【解決手段】ＧａＩｎＮＡｓで構成された活性層４，６を、Ｓｂ原料を添加した有機金属気相成長法によって形成する工程を有する半導体レーザ素子１６の製造方法であって、Ｇａ原料およびＩｎ原料として、メチル基の数が０〜２の原料を用いる。例えばＧａ原料としてはトリエチルガリウムを用い、Ｉｎ原料としてはトリエチルインジウムおよびトリアセチルアセトネイトインジウムの少なくとも一方を用いる。【選択図】図１
2006120760.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＩｎＮＡｓで構成された活性層を、Ｓｂ原料を添加した有機金属気相成長法によって形成する工程を有する半導体レーザ素子の製造方法であって、
Ｇａ原料およびＩｎ原料として、メチル基の数が０〜２の原料を用いる
ことを特徴とする半導体レーザ素子の製造方法。
【請求項２】
請求項１記載の半導体レーザ素子の製造方法において、
前記Ｇａ原料として、トリエチルガリウムを用い、
前記Ｉｎ原料として、トリエチルインジウムおよびトリアセチルアセトネイトインジウムの少なくとも一方を用いる
ことを特徴とする半導体レーザ素子の製造方法。
【請求項３】
請求項１記載の半導体レーザ素子の製造方法において、
Ｎ原料、Ａｓ原料、およびＳｂ原料として、メチル基の数が０〜２の原料を用いる
ことを特徴とする半導体レーザ素子の製造方法。
【請求項４】
請求項１記載の半導体レーザ素子の製造方法において、
少なくとも、有機金属気相成長法による分布ブラッグ反射層の形成から前記活性層の形成までを連続して行い、面発光レーザを形成する
ことを特徴とする半導体レーザ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体レーザ素子の製造方法に関し、特にはＧａＩｎＮＡｓで構成された活性層をＭＯＣＶＤ法によって形成する工程を有する半導体レーザ素子の製造方法に関する。
【背景技術】
【０００２】
近年、光通信の分野では、ＩｎＰ（インジウム−リン）系の混晶半導体を活性層に用いた、１．３および１．５５μｍ帯の波長の半導体レーザが実用化されている。しかしながら、ＩｎＰ系の半導体レーザは、材料費が高いことに加え、温度特性が悪く冷却装置をつけなければならないため、一般的に高価である。
【０００３】
このような中、安価でかつ大口径基板の作製が可能なＧａＡｓ（ガリウム−ヒ素）基板上において、ＧａＩｎＮＡｓ（ガリウム−インジウム−窒素−ヒ素）層を活性層に用いることで１．３ｕｍ以上の発光を得られることが明らかとなった。また、このＧａＩｎＮＡｓを活性層としたレーザは、優れた温度特性を示すことがわかっている。つまり、ＧａＡｓ基板上のＧａＩｎＮＡｓで構成された活性層を用いることにより、従来のＩｎＰ系の半導体レーザにおける問題点を解決できる可能性がある。
【０００４】
上記ＧａＩｎＮＡｓ層の成膜においては、Ｓｂ（アンチモン）をサーファクタントとして用いた分子線エピタキシャル法（molecular beam epitaxy：ＭＢＥ）により、成膜されるＧａＩｎＮＡｓ層においてのＩｎの偏析が抑えられて結晶品質が向上するという報告がある。また、ＳｂがＧａＩｎＮＡｓ層中に含まれることにより、結晶品質が向上するという報告もある。このことから、ＧａＩｎＮＡｓ層の結晶品質向上のためには、Ｓｂが有効であることが明らかになってきている。
【０００５】
ところで、半導体レーザ素子の製造においては、原料の流量やバルブ切り換えで成膜する膜の種類やその組成比を制御できる有機金属気相成長法（metal organic-CVD：ＭＯＣＶＤ法）によって、上記活性層を含む積層膜を形成することが有利である。特に、分布ブラッグ反射（Distributed Bragg Reflector：ＤＢＲ）型のミラー層で活性層を狭持してなる面発光型の半導体レーザ素子（vertical cavity surface emitting laser：面発光半導体レーザ）の製造においては、ミラー層内での異種材料界面において材料組成比を膜厚方向で傾斜させることによりＤＢＲ層の低抵抗化が可能となるため、原料の流量調整によって材料組成比を容易に制御できるＭＯＣＶＤ法の適用が求められている。
【０００６】
そして、ＭＯＣＶＤ法を適用した半導体レーザ素子の製造においては、ＧａＩｎＮＡｓ層からなる活性層の形成に、Ｇａ原料としてトリメチルガリウム（ＴＭＧａ）やトリエチルガリウム（ＴＥＧａ）を用い、Ｉｎ原料としてトリメチルインジウム（ＴＭＩｎ）やトリエチルインジウム（ＴＥＩｎ）を用い、Ｎ原料としてヂメチルヒドラジン（ＤＭＨｙ）を用い、Ａｓ原料としてアルシン（ＡｓＨ3）やターシャリブチルアルシン（ＴＢＡｓ）を用いている（以上、特許文献１参照）。
【０００７】
また、このようなＭＯＣＶＤ法によるＧａＩｎＮＡｓ層からなる活性層の形成においても、Ｓｂを添加する例もある（以上下記特許文献２参照）。
【０００８】
【特許文献１】特開２００３−３４７２３０号公報（段落４０，６５参照）
【特許文献２】特開２００３−３４７２３２号公報（段落２６参照）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述したＭＯＣＶＤ法によるＧａＩｎＮＡｓ層の形成においては、成膜ガス中にＳｂ含有原料を添加すると、Ｎの取り込み効率が低下するなどの問題が発生し、ＧａＩｎＮＡｓ層の成膜速度が極端に落ち込むことが知られている。また、上述したＭＯＣＶＤ法によるＧａＩｎＮＡｓ層の形成においては、Ｓｂがサーファクタントして働き難く、Ｉｎの偏析による結晶品質の低下を十分に抑えることができない。
【００１０】
以上のことは、半導体レーザ素子の製造において、ＧａＩｎＮＡｓで構成された活性層を含む積層膜のＭＯＣＶＤ法による連続成膜の実現を妨げる要因となっている。
【００１１】
そこで本発明は、ＧａＩｎＮＡｓで構成された活性層を有する半導体レーザ素子の製造において、ＳｂをサーファクタントとしたＭＯＣＶＤ法により結晶品質の良好なＧａＩｎＮＡｓで構成された活性層を、十分な成長速度で得ることが可能な方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
このような目的を達成するための本発明の半導体レーザ素子の製造方法は、ＧａＩｎＮＡｓで構成された活性層を、Ｓｂ原料を添加したＭＯＣＶＤ法によって形成する工程を有する半導体レーザ素子の製造方法であり、Ｇａ原料およびＩｎ原料として、メチル基の数が０〜２の原料を用いることを特徴としている。
【００１３】
このような製造方法によれば、ＭＯＣＶＤ法によってＧａＩｎＮＡｓで構成された活性層を形成する工程において、III族原料であるＧａ原料およびＩｎ原料として、メチル基の数が０〜２の原料を用いることにより、成膜表面もしくはその近傍においてのメチル基とＳｂとIII族原子とメチル基との反応による中間生成物の形成が抑えられる。これにより、成膜表面へのＳｂの供給が滞ることがなく、Ｓｂが成膜層の成長においてサーファクタントして働くようになり、Ｉｎの偏析が抑えられた結晶品質の良好なＧａＩｎＮＡｓ層が得られる。またさらに、成膜表面へのIII族原料の供給が滞ることもないため、ＧａＩｎＮＡｓ層が、十分な成膜速度で成膜されることになる。
【発明の効果】
【００１４】
以上のように本発明によれば、ＧａＩｎＮＡｓで構成された活性層を有する半導体レーザ素子の製造において、ＳｂをサーファクタントとしたＭＯＣＶＤ法により結晶品質の良好なＧａＩｎＮＡｓで構成された活性層を、十分な成長速度で得ることが可能になる。またこれにより、半導体レーザ素子の製造において、ＧａＩｎＮＡｓで構成された活性層を含む積層膜のＭＯＣＶＤ法による連続成膜を実現することが可能になる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１６】
＜第１実施形態＞
図１は、リッジの半導体レーザ素子の断面図であり、先ずこの図を用いて第１実施形態の半導体レーザ素子の製造方法を説明する。
【００１７】
先ず、III−Ｖ族半導体基板として、例えばＧａＡｓで構成された基板１を用意する。この基板１は、Ｓｉ（シリコン）等のｎ型不純物を含んでいても良い。尚、III−Ｖ族半導体基板としては、ＧａＡｓで構成された基板１のみに限定するものではなく、ＧａＩｎＮＡｓ系混晶半導体層を形成する際に慣用的に用いられている基板であれば全て適用可能である。
【００１８】
そしてこの基板１上に、原料として有機金属を用いたＭＯＣＶＤ法により、ｎ型クラッド層２、ガイド層３、活性層４、バリア層５、活性層６、ガイド層７、ｐ型クラッド層８、エッチングストッパ層９、ｐ型クラッド層１０、およびキャップ層１１をこの順に連続成膜する。尚、有機金属原料は、水素バブリングによって蒸気化した状態で成膜雰囲気内に供給されることとする。
【００１９】
このうち、ｎ型クラッド層２は、例えばｎ型不純物をドープしたＡｌＧａＡｓ（ｎ型Ａｌ0.47Ｇａ0.53Ａｓ）からなり、例えば２μｍの膜厚で形成される。ｎ型不純物としては、Ｓｉ（シリコン）、Ｓｅ（セレン）等が用いられる。
【００２０】
またガイド層３，７は、不純物を含まないノンドープのＧａＡｓからなり、例えば１４０ｎｍの膜厚で形成される。
【００２１】
活性層４，６は、ＧａＩｎＮＡｓで構成され、例えば８ｎｍの膜厚で形成される。これらの活性層４，６を形成する際には、これらの活性層４，６を構成するＧａ、Ｉｎ、Ｎ、およびＡｓの４つの元素の原料の他に、Ｓｂ（アンチモン）を含有する原料が添加され、これによりＳｂをサーファクタントとしたＭＯＣＶＤ成膜を行うことが必須である。
【００２２】
また、これらの活性層４，６は、必ずしもＧａ、Ｉｎ、Ｎ、及びＡｓの４つの元素のみで構成されている必要はなく、サーファクタントとなるＳｂや、またＰ（燐）が含まれていても良く、ＧａＩｎＮＡｓＳｂやＧａＩｎＮＡｓＰ等の５元混晶半導体、または６元以上の多元混晶半導体としても良い。さらにこれらの活性層４，６は、Ｃ（炭素）、Ｚｎ（亜鉛）等のｐ型不純物、またはＳｉ、Ｓｅ等のｎ型不純物を含んでいても良い。
【００２３】
そして、活性層４，６に狭持されたバリア層５は、ＧａＡｓからなり、例えば１０ｎｍｎｍの膜厚で形成される。
【００２４】
ｐ型クラッド層８，１０は、例えばｐ型不純物を含有するＡｌＧａＡｓ（ｐ型Ａｌ0.47Ｇａ0.53Ａｓ）で構成されている。ｐ型不純物としては、ＭｇやＺｎ等が用いられる。そして例えば、エッチングストッパ層９の下部のｐ型クラッド層８は、膜厚１８０ｎｍで形成される。一方、エッチングストッパ層９の上部のｐ型クラッド層１０は、膜厚１．３μｍで形成される。
【００２５】
そして、エッチングストッパ層９は、ＧａＡｓ層からなり、例えば３ｎｍの膜厚で形成される。
【００２６】
コンタクト層１１は、ｐ型不純物を含有するＧａＡｓからなり、例えば３００ｎｍの膜厚で形成される。
【００２７】
次に、上述したようなIII族元素とＶ族元素とで構成される各層２〜１１のＭＯＣＶＤ成膜に用いられる各原料の具体的な一例を示す。
【００２８】
先ず、III族原料であれば、Ａｌ原料として、トリメチルアルミニウム（ＴＭＡｌ）が用いられる。
【００２９】
またＧａ原料として、トリメチルガリウム（ＴＭＧａ）およびトリエチルガリウム（ＴＥＧａ）の内の少なくとも一方が用いられる。
【００３０】
さらにＩｎ原料としては、トリメチルインジウム（ＴＭＩｎ）、またはトリエチルインジウム（ＴＥＩｎ）が好ましく用いられる。また、トリアセチルアセトネイトインジウム［分子式Ｉｎ（Ｃ5Ｈ7Ｏ2）3：Ａｃａｃ3Ｉｎ］も例示できる。
【００３１】
そして、Ｖ族原料であれば、Ｎ原料として、モノメチルヒドラジン（分子式ＣＨ3ＮＨＮＨ2）、１，１−ジメチルヒドラジン（分子式（ＣＨ3）2ＮＮＨ2：ＤＭＨｙ）、ターシャリブチルアミン（分子式（ＣＨ3）3ＣＮＨ2）、ターシャリブチルヒドラジン（分子式（ＣＨ3）3ＣＮＨＮＨ2）、およびアンモニア（分子式ＮＨ3）の内の少なくとも１つが用いられる。
【００３２】
また、Ａｓ原料として、アルシン（分子式ＡｓＨ3）、ターシャリブチルアルシン（ＴＢＡｓ：分子式Ｃ4Ｈ11Ａｓ）、またははトリメチルヒ素［分子式（ＣＨ3）3Ａｓ］の内の少なくとも一つが用いられる。さらに、Ｓｂ原料としては、トリメチルアンチモン（ＴＭＳｂ）、トリエチルアンチモン（ＴＥＳｂ）、およびヂメチルターシャリブチルアンチモン（ＤＭＴＢＳｂ）のうちの少なくとも１つが用いられる。
【００３３】
そして、各層２〜１１にｐ型不純物またはｎ型不純物が添加される場合には、それぞれの不純物を含有する原料が用いられる。
【００３４】
ただし、活性層４，６の形成においては、III族原料であるＧａ原料およびＩｎ原料として、メチル基の数が０〜２の原料を用いることが必須となる。この中でも特に、III族原料であるＧａ原料およびＩｎ原料としては、メチル基の数が小さい方が良く、メチル基を含まないことが最も好ましい。したがって、活性層４，６の形成においては、上記の原料のうち、Ｇａ原料としてＴＥＧａを用い、Ｉｎ原料としてＴＥＩｎ（またはＡｃａｃ3Ｉｎ）などを用いることが好ましい。
【００３５】
また、これらの活性層４，６の形成においては、Ｖ族原料であるＮ原料、Ａｓ原料、さらにはＳｂ原料としても、メチル基の数が０〜２の原料を用いることが好ましい。またこれらのＶ族原料についても、メチル基の数が小さい方が良く、メチル基を含まないことが最も好ましい。
【００３６】
尚、活性層４，６以外の層については、通常のＭＯＣＶＤ成膜に用いられる原料であれば、特に原料が限定されることはない。
【００３７】
図２には、ＭＯＣＶＤ法によって、上述した各層２〜８までを連続成膜する場合の原料の供給タイミングと成膜温度（基板温度：Ｔｅｍｐ）のシーケンスを示す。尚、各原料の供給タイミングは、供給状態を実線で示し、供給停止状態を破線で示している。尚、ｐ型不純物またはｎ型不純物を含有する原料についての図示は省略したが、これらの原料も、必要に応じて添加されることになる。
【００３８】
この図に示すように、基板温度を６００℃に保った状態で、基板１上に、ｎ型クラッド層２を形成し、続けて膜厚１４０ｎｍのガイド層３の下層部分２０ｎｍを形成する。次に、Ａｓ原料以外の供給をストップして成長中断させ、その間に基板温度を５００℃まで降温する。そして、基板温度を５００℃に保った状態で、ガイド層３の上層部分を形成し、続けて活性層４、バリア層５、活性層６、膜厚１４０ｎｍのガイド層７の下層部分を形成する。その後、Ａｓ原料以外の供給をストップして成長中断させ、その間に基板温度を６００℃にまで昇温する。そして、基板温度を６００℃に保った状態で、ガイド層７の上層部分、およびｐ型クラッド層８を形成し、さらにこの状態で、ここでの図示は省略したそれ以降のエッチングストッパ層９、ｐ型クラッド層１０、およびコンタクト層１１を形成する。
【００３９】
また、各層２〜１１の形成においては、各層２〜１１の組成に合わせて上述した原料の中からそれぞれの元素を含む複数の原料を、成膜雰囲気内に供給する。特に、ＧａＩｎＮＡｓで構成された活性層６の形成においては、Ｇａ原料、Ｉｎ原料、Ｎ原料、およびＡｓ原料の他にＳｂ原料を添加することにより、ＳｂをサーファクタントとしたＭＯＣＶＤ成膜を行う。
【００４０】
また各層２〜１１の形成においては、組成が同一の層の形成に、異なる組み合わせの原料を用いても良い。例えば、ＧａＡｓで構成されたガイド層３の一部の形成において、Ａｓ原料としてＡｓＨ3を用いる一方、ＧａＡｓで構成されたガイド層３の一部およびガイド層７の形成においてはＡｓ原料としてＴＢＡｓを用いても良い。
【００４１】
そして、以上のようにして各層２〜１１を成膜した後には、コンタクト層１１およびｐ型クラッド層１０をストライプ形状にパターニングする。この際、ここでの図示を省略したマスクを用いてエッチングストッパ層９にまで達する深さでエッチングを行う。そして、エッチング終了後にはマスクを除去する。
【００４２】
次いで、上記のようにパターニングされたストライプ形状の部分とこのパターニングで露出したｐ型クラッド層８とを覆う状態で、例えば酸化シリコンからなる絶縁膜１２を形成する。次に、この絶縁膜１２をパターニングすることで、ストライプ形状の表面（すなわちコンタクト層１１の表面）を露出される開口１２ａを形成する。しかる後、この開口１２ａを介してコンタクト層１１に接続された第１電極１３を形成し、また基板１の露出面側を覆う第２電極１４を形成し、半導体レーザ素子１６を完成させる。
【００４３】
以上のような第１実施形態の製造方法によれば、ＭＯＣＶＤ法によってＧａＩｎＮＡｓで構成された活性層４，６を形成する工程において、III族原料であるＧａ原料およびＩｎ原料として、メチル基の数が０〜２の原料を用いる構成としたことにより、成膜表面もしくはその近傍においてのメチル基とＳｂとIII族原子とメチル基との反応による中間生成物の形成が抑えられる。これにより、活性層４，６の形成においては、成膜表面へのＳｂの供給が滞ることがなく、Ｓｂが成膜層の成長においてサーファクタントして働くようになり、Ｉｎの偏析が抑えられた結晶品質の良好なＧａＩｎＮＡｓ層が得られる。またさらに、成膜表面へのIII族原料の供給が滞ることもないため、ＧａＩｎＮＡｓ層が、十分な成膜速度で成膜されることになる。
【００４４】
以上の効果は、III族原料が有するメチル基の数が少ない程高く、さらにはIII族原料がメチル基を持たない場合において最も高い。またさらに、活性層４，６を形成する工程において用いるＶ族原料としても、メチル基の数が０〜２の範囲でより少なく、最も好ましくはメチル基を用いないことで、上記の効果をさらに高める効果を期待できる。
【００４５】
この結果、ＧａＩｎＮＡｓで構成された活性層を有する半導体レーザ素子の製造において、ＳｂをサーファクタントとしたＭＯＣＶＤ法により結晶品質の良好なＧａＩｎＮＡｓで構成された活性層を、十分な成長速度で得ることが可能になる。またこれにより、半導体レーザ素子の製造において、ＧａＩｎＮＡｓで構成された活性層を含む積層膜のＭＯＣＶＤ法による連続成膜を実現することが可能になる。
【００４６】
＜第２実施形態＞
図３は、面発光型の半導体レーザ素子（vertical cavity surface emitting laser：ＶＣＳＥＬ）の断面図であり、先ずこの図を用いて第２実施形態の半導体レーザ素子の製造方法を説明する。
【００４７】
先ず、III−Ｖ族半導体基板として、例えばＧａＡｓで構成された基板１を用意する。この基板３１は、第１実施形態の基板（１）と同様であって良い。そしてこの基板３１上に、ＭＯＣＶＤ法により、ｎ型ミラー層３２、ガイド層３３、活性層３４、ガイド層３５、酸化層３６ａによって平面的な領域が制限された酸化狭窄層３６、ｐ型ミラー層３７、およびコンタクト層３８をこの順に成膜する。
【００４８】
このうち、ｎ型ミラー層３２は、ＤＢＲ（Distributed Bragg Reflector）層であり、ｎ型ＡｌＧａＡｓ層３２ａと、ｎ型ＧａＡｓ層３２ｂとを交互に複数周期（例えば２５周期）積層してなる。そして、ｎ型ＡｌＧａＡｓ層３２ａと、これと接するｎ型ＧａＡｓ層３２ｂとの接続部では、組成を緩やかに変化させることが望ましい。例えば、Ａｌ組成０．９から０、もしくは０から０．９へ、界面の組成を約２０ｎｍ程度の膜厚範囲で緩やかにすることにより、バンド不連続による抵抗上昇を抑制することができる。また、このようなｎ型ミラー層３２にドープされるｎ型不純物としては、Ｓｉ、Ｓｅ等が用いられる。
【００４９】
ガイド層３３，３５は、第１実施形態のガイド層（３、７）と同様であり、例えば不純物を含まないノンドープのＧａＡｓで構成されている。
【００５０】
活性層３４は、第１実施形態の活性層（４，６）と同様であり、例えばＧａＩｎＮＡｓからなり、ＳｂをサーファクタントとしたＭＯＣＶＤ成膜によって形成される。
【００５１】
酸化狭窄層３６は、ＡｌＡｓで構成されており、成膜した時点では酸化されているものではない。
【００５２】
またｐ型ミラー層３７は、いわゆるＤＢＲ層であり、ｐ型ＡｌＧａＡｓ層３７ａと、ｐ型ＧａＡｓ層３７ｂとを交互に複数周期（例えば２５周期）積層してなる。そして、ｐ型ＡｌＧａＡｓ層３７ａと、これと接するｐ型ＧａＡｓ層３７ｂとの接続部では、組成を緩やかに変化させることが望ましい。例えば、Ａｌ組成０．９から０、もしくは０から０．９へ、界面の組成を約２０ｎｍ程度の膜厚範囲で緩やかにすることにより、バンド不連続による抵抗上昇を抑制することができる。また、このようなｐ型ミラー層３２にドープされるｐ型不純物としては、Ｃ、Ｚｎ等が用いられる。
【００５３】
コンタクト層３８は、第１実施形態のコンタクト層（１１）と同様であり、例えばｐ型不純物を含有するＧａＡｓで構成されている。
【００５４】
そして、上述したようなIII族元素とＶ族元素とで構成される各層３２〜３８のＭＯＣＶＤ成膜に用いられる各原料は、第１実施形態と同様である。
【００５５】
そして特に、活性層３５の形成においては、III族原料であるＧａ原料およびＩｎ原料として、メチル基の数が０〜２の原料を用いることが必須であり、この中でも特に、III族原料であるＧａ原料およびＩｎ原料としては、メチル基の数が小さい方が良く、メチル基を含まないことが最も好ましいことも、上記第１実施形態と同様である。さらに、活性層３５の形成においては、Ｖ族原料であるＮ原料、Ａｓ原料、およびＳｂ原料としても、メチル基の数が０〜２の原料を用いることが好ましく、さらにメチル基の数が小さい方が良く、メチル基を含まないことが最も好ましいことも、第１実施形態と同様である。
【００５６】
また、各層３２〜３９までをＭＯＣＶＤ法によって連続成膜する場合の原料の供給タイミングと成膜温度（基板温度：Ｔｅｍｐ）のシーケンスは、図２を用いて説明した第１実施形態のシーケンスと同様である。すなわち、基板温度を６００℃に保った状態で、ｎ型ミラー層３２およびガイド層３３の下層部分を形成する。その後、成長中断をして基板温度を６００℃〜５００℃にまで降温させ、基板温度を５００℃に保った状態で、ガイド層３３の上層部分、活性層３４、およびガイド層３５の下層部分を形成する。次いで、成長中断をして基板温度を５００℃〜６００℃にまで昇温させ、基板温度を６００℃に保った状態で、ガイド層３５の上層部分、およびｐ型ミラー層３７〜コンタクト層３８を形成する。
【００５７】
さらに、各層３２〜３８の形成においては、各層３２〜３８の組成に合わせて上述した原料の中からそれぞれの元素を含む複数の原料を、成膜雰囲気内に供給する。特に、ＧａＩｎＮＡｓで構成された活性層３５の形成においては、Ｇａ原料、Ｉｎ原料、Ｎ原料、およびＡｓ原料の他にＳｂ原料を添加することにより、ＳｂをサーファクタントとしたＭＯＣＶＤ成膜を行う。
【００５８】
ここで本第２実施形態においては、ｎ型ミラー層３２およびｐ型ミラー層３７がグレーデッドミラーとして構成されており、これらのミラー層３２，３７におけるｎ型ＡｌＧａＡｓ層３２ａおよびｐ型ＡｌＧａＡｓ３７ａは、膜厚方向中央部におけるＡｌの組成比を０．９程度とし、両側界面に向かってＡｌの組成比が０になるように濃度勾配が設けられている。したがって、これらのｎ型ＡｌＧａＡｓ層３２ａおよびｐ型ＡｌＧａＡｓ３７ａの成膜時には、Ｇａ原料およびＡｓ原料に対するＡｌ原料の供給比を調整することにより、ＡｌＧａＡｓの組成比を制御する。
【００５９】
そして、以上のようにして各層３２〜３８を成膜した後には、ｎ型ミラー層３２に達するまで、このｎ型ミラー層３２よりも上方の層３３〜３８をパターンエッチングすることによりピラー構造を形成する。尚、このパターンエッチングにおいては、ＡｌＡｓからなる酸化狭窄層３６の側壁を完全に露出させることが重要であり、このようなエッチングを確実に行うために、ｎ型ミラー層３２の上部がエッチングされても良い。
【００６０】
その後、ＳｉＮなどの絶縁膜３９を形成してピラー構造を覆い、この絶縁膜３９をパターニングすることでピラー構造の上面（すなわちコンタクト層３８の表面）を露出させる開口３９ａを形成する。しかる後、この開口３９ａを介してコンタクト層３８に接続された第１電極４０を形成する。この第１電極４０は、酸化狭窄層３６の上方を開口する形状に形成する。また、基板３１の露出面側を覆う第２電極４１を形成し、半導体レーザ素子４２を完成させる。
【００６１】
以上のような第２実施形態の製造方法であっても、ＭＯＣＶＤ法によってＧａＩｎＮＡｓで構成された活性層３４を形成する工程において、Ｓｂ（アンチモン）を含有する原料を添加しており、さらにIII族原料であるＧａ原料およびＩｎ原料として、メチル基の数が０〜２の原料を用いたことにより、第１実施形態と同様に、結晶性の良好なＧａＩｎＮＡｓ層を活性層３５とした半導体レーザ素子の製造を実現することが可能になる。
【００６２】
また、本第２実施形態で製造する面発光型の半導体レーザ素子（ＶＣＳＥＬ）は、組成比が連続的に変化するミラー層（グレーデッドミラー）３２，３７を備えているが、このようなミラー層３２，３７の形成は、原料の供給量によって組成比を容易に制御可能なＭＯＣＶＤ法によって行うことが有利になる。
【００６３】
このため、上述した第２実施形態のように、ＭＯＣＶＤ法によって結晶性の良好なＧａＩｎＮＡｓで構成された活性層３５を形成することが可能となったことにより、ミラー層３２〜活性層３５〜ミラー層３７、およびコンタクト層３９までの全ての層を、ＭＯＣＶＤ法によって連続的に形成することが可能になる。したがって、結晶性の良好なＧａＩｎＮＡｓで構成された活性層３５のみを、Ｓｂ（アンチモン）を含有する原料を添加したＭＢＥ法によって形成する場合と比較して、半導体レーザ素子の生産性の向上を図ることも可能になる。
【実施例】
【００６４】
本発明の具体的な実施例、およびこの実施例に対する比較例１，２を説明する。尚、図４に示すように、実施例および比較例１，２では、ＧａＡｓ基板５１上に、ＭＯＣＶＤ法によって活性層となるＧａＩｎＮＡｓ層５２を形成した。下記の表１には、ＧａＩｎＮＡｓ層５２の形成に用いた原料と、形成されたＧａＩｎＮＡｓ層５２の膜厚を示す。これらの膜厚は、膜厚はＸＲＤ（x-ray diffractometry）で測定された各層の界面を示すフリンジピーク間隔から見積もった。
【００６５】
【表１】
2006120760.tif 000003
【００６６】
＜実施例＞
サーファクタントとなるＳｂを有するＤＭＴＢＳｂを流しながら特にIII族原料のＧａ原料およびＩｎ原料としては、メチル基を有していないＴＥＧａ、ＴＥＩｎを用いた。またＶ族原料のＮ原料およびＡｓ原料としては、ＤＭＨｙ、ＴＢＡｓを用いた。成膜雰囲気内の圧力を１５０Ｔｏｒｒに保ち、各原料の流量は、ＴＥＧａ＝１．５×１０-5ｍｏｌ／ｍｉｎ、ＴＥＩｎ＝４．６×１０-5ｍｏｌ／ｍｉｎ、ＤＭＨｙ＝８．２×１０-5ｍｏｌ／ｍｉｎ、ＴＢＡｓ＝２．１×１０-3ｍｏｌ／ｍｉｎ、およびＤＭＴＢＳｂ＝５０ｃｃとした。
【００６７】
＜比較例１＞
実施例におけるＧａＩｎＮＡｓ層５２の形成で、III族のＩｎ原料として、ＴＥＩｎに換えてメチル基を３つ備えたＴＭＩｎを用いたこと以外は、実施例と同様の成膜条件（成膜時間も含む）でＧａＩｎＮＡｓ層５２を形成した。
【００６８】
＜比較例２＞
比較例１におけるＧａＩｎＮＡｓ層５２の形成で、サーファクタントとなるＳｂを供給するＤＭＴＢＳｂを添加しなかったこと以外は、比較例１と同様の成膜条件（成膜時間も含む）でＧａＩｎＮＡｓ層５２を形成した。
【００６９】
−評価結果１−
上記表１に示したように、III族原料のＧａ原料およびＩｎ原料として、メチル基を有していないＴＥＧａ、ＴＥＩｎを用いた実施例では、膜厚９．２ｎｍのＧａＩｎＮＡｓ５２が得られた。これに対して、III族のＩｎ原料として、メチル基を３つ備えたＴＭＩｎを用いた比較例１では、膜厚６．６ｎｍのＧａＩｎＮＡｓ層５２しか得ることができなかった。また、サーファクタントとなるＳｂを供給するＤＭＴＢＳｂを添加しなかった比較例２では、膜厚９．３ｎｍのＧａＩｎＮＡｓ層５２が得られた。
【００７０】
以上から、III族原料のＧａ原料およびＩｎ原料として、メチル基を有していない（メチル基の数が０〜２と少ない）ガスを用いた実施例では、サーファクタントを用いない比較例２と同程度にまで十分な成膜速度で活性層の成膜が行われたことが確認された。一方、III族原料のＧａ原料およびＩｎ原料として、３個のメチル基を有するガスを用いた比較例１では、サーファクタントを用いない比較例２に対して、成長速度の低減率が約２９％となった。
【００７１】
＜比較例３，４＞
Ｓｂ原料とメチル基が同時に存在することにより成長が阻害されることを確認するために、比較例３，４として、図４に示したようにＧａＡｓ基板５１上にＧａＡｓＳｂ層５３を形成した。下記の表２には、ＧａＡｓＳｂ層５３の形成に用いた原料と、形成されたＧａＡｓＳｂ層３２の膜厚を示す。これらの膜厚は、膜厚はＸＲＤ（x-ray diffractometry）で測定された各層の界面を示すフリンジピーク間隔から見積もった。
【００７２】
【表２】
2006120760.tif 000004
【００７３】
比較例３では、Ｓｂを含有するＤＭＴＢＳｂを流しながら、原料として、ＴＥＧａ、ＴＢＡｓを用いた。成膜条件は、成膜雰囲気内の圧力を１５０Ｔｏｒｒに保ち、各原料の流量は、ＴＥＧａ＝１．５×１０-5ｍｏｌ／ｍｉｎ、ＴＢＡｓ＝８×１０-5ｍｏｌ／ｍｉｎおよびＤＭＴＢＳｂ＝１２０ｃｃとした。尚、成膜時間は、実施例および比較例１，２と同様とした。
【００７４】
また比較例４では、実験例１におけるＧａＡｓＳｂ層５３の形成で、III族原料のＧａ原料として、ＴＥＧａに換えてメチル基を３つ備えたＴＭＧａを用い、その流量をＴＭＧａ＝２×１０-5ｍｏｌ／ｍｉｎとしたこと以外は、比較例３と同様の成膜条件（成膜時間も含む）にしてＧａＡｓＳｂ層５３の成膜を行った。
【００７５】
−評価結果２−
比較例３と比較例４で形成されたＧａＡｓＳｂ層５３の膜厚を比較すると、Ｇａ原料（III族原料）としてメチル基を有していないＴＥＧａを用いた比較例３では、膜厚３２７ｎｍのＧａＡｓＳｂ層５３が得られた。これに対して、Ｇａ原料（III族原料）として３つのメチル基を有するＴＭＧａを用いた比較例４では、ＧａＡｓＳｂ層５３を形成することができなかった。
【００７６】
これらの比較例３と比較例４におけるＧａＡｓＳｂ層５３の形成では、Ｓｂ原料であるＤＭＴＢＳｂを添加している。したがって、以上の結果からも、Ｓｂ原料を流すことによる成長速度の低下は、メチル基が関係していることが明らかであり、メチル基とIII族原子とＳｂとが反応して中間生成物が形成され、成長が阻害されるためであると分かる。
【図面の簡単な説明】
【００７７】
【図１】第１実施形態で製造する半導体レーザ素子の構成を示す断面図である。
【図２】各層の成膜のシーケンスを示す図である。
【図３】第２実施形態で製造する半導体レーザ素子の構成を示す断面図である。
【図４】実施例および比較例１〜４の膜形成を説明する断面図である。
【符号の説明】
【００７８】
４，６，３４…活性層、１６…半導体レーザ素子、３２…ｎ型ミラー層（ＤＢＲ層）、３７…ｐ型ミラー層（ＤＢＲ層）、４２…半導体レーザ素子（面発光レーザ）
【図１】
2006120760.tif 000005
【図２】
2006120760.tif 000006
【図３】
2006120760.tif 000007
【図４】
2006120760.tif 000008