(57)【要約】【課題】直流電源で動作する際、複雑なタイミングシーケンスを必要とせずバイアス電流の動作マージンが大きい、単一磁束量子（ＳＦＱ）パルス出力の取得を可能とする。【解決手段】  超伝導ランダムアクセスメモリのセンスライン３とバイアス抵抗ＲＢ１と負荷抵抗ＲＬと負荷インダクタンスＬＲとを含むセンスライン情報検出部１とＳＦＱ素子で形成されたＲＳフリップフロップ２とから構成され、一端を接地面に接続するセンスライン３と一端を直流電流供給端子Ａに接続するバイアス抵抗ＲＢ１とは接続点Ｃで接続され、接続点ＣとＲＳフリップフロップ２のデータ信号入力端との間に負荷抵抗ＲＬと負荷インダクタンスＬＲとが直列に接続されている。センスライン情報検出部１は、複数が並列配備され一つのＲＳフリップフロップ２に接続される構成とすることもできる。【選択図】図１
2006268928.tif 000002
【特許請求の範囲】
【請求項１】
ランダムアクセスメモリのセンスラインとバイアス抵抗と負荷抵抗と負荷インダクタンスと単一磁束量子（ＳＦＱ）を動作の基本とするＳＦＱ回路とから構成され、前記センスラインの一端は接地面に接続され他端は第１の接続点に接続され、前記バイアス抵抗の一端は直流電流供給端子に接続され他端は前記第１の接続点に接続され、前記第１の接続点と前記ＳＦＱ回路のデータ信号入力端との間に前記負荷抵抗と前記負荷インダクタンスとが直列に接続されていることを特徴とする直流電源駆動型超伝導センス回路。
【請求項２】
複数個のセンスライン情報検出部と単一磁束量子（ＳＦＱ）を動作の基本とする一つのＳＦＱ回路とを具備し、
前記センスライン情報検出部は、ランダムアクセスメモリのセンスラインとバイアス抵抗と負荷抵抗と負荷インダクタンスとから構成され、前記センスラインの一端は接地面に接続され他端は第１の接続点に接続され、前記バイアス抵抗の一端は直流電流供給端子に接続され他端は前記第１の接続点に接続され、前記第１の接続点と前記センスライン情報検出部の出力端との間に前記負荷抵抗と前記負荷インダクタンスとが直列に接続された構成を有し、且つ前記複数個のセンスライン情報検出部の出力端が前記ＳＦＱ回路のデータ信号入力端に接続されていることを特徴とする直流電源駆動型超伝導センス回路。
【請求項３】
請求項１又は請求項２に記載の直流電源駆動型超伝導センス回路において、前記ＳＦＱ回路は、データ信号入力端とクロック信号入力端と信号出力端とを有し、データ信号入力端へのデータ信号の入力に応じて、その情報を保持し、その後クロック信号がクロック信号入力端に入力した際にデータ信号の値に応じて信号出力端に単一磁束量子（ＳＦＱ）パルスを出力する手段を具備することを特徴とする直流電源駆動型超伝導センス回路。
【請求項４】
請求項１又は請求項２記載の直流電源駆動型超伝導センス回路において、前記センスラインは、ランダムアクセスメモリにおける少なくとも１つの記憶セルの読出しゲートが直列に接続された構成を有することを特徴とする直流電源駆動型超伝導センス回路。
【請求項５】
請求項１又は請求項２記載の直流電源駆動型超伝導センス回路において、前記センスラインが有する全てのジョセフソン接合は、マッカンバ係数が「５０」以上のアンダーダンピング状態で動作するように設定され、前記ＳＦＱ回路が有する全てのジョセフソン接合は、マッカンバ係数が「１」程度のオーバーダンピング状態で動作するように設定されていることを特徴とする直流電源駆動型超伝導センス回路。
【請求項６】
請求項１又は請求項２記載の直流電源駆動型超伝導センス回路において、前記センスライン及び前記ＳＦＱ回路が有する全てのジョセフソン接合は、マッカンバ係数が「１」程度のオーバーダンピング状態で動作するように設定されていることを特徴とする直流電源駆動型超伝導センス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、極低温で動作する超伝導集積回路において使用されるセンス回路に関する。特に、超低消費電力で且つ超高速動作可能な単一磁束量子（ＳＦＱ： Single Flux Quantum）素子を用いた超伝導集積回路に関するもので、より具体的には超伝導ランダムアクセスメモリ（ＲＡＭ）におけるメモリセルアレイの情報を読み出す直流電源駆動型超伝導センス回路に関するものである。
【背景技術】
【０００２】
超伝導集積回路には、大きく分けて二つの種類がある。一つは、ジョセフソン接合の電流電圧特性に現れる強い非線形性を利用したもので、電圧型論理と呼ばれている。電圧型論理は、半導体の集積回路で使用されている論理と同じ論理形式である。他の一つは、ジョセフソン接合における電流位相特性の非線形性を利用したものでフラクソイド型論理と呼ばれている。
【０００３】
電圧型論理の超伝導集積回路は、一定の時間（例えばクロック周期の間）に、所定の電圧（通常、状態「０」を零電圧レベル、状態「１」を所望の出力電圧レベルに設定する）を出力することを特徴とする回路であり、この電圧レベルに応じて論理動作を行う。電圧型論理の超伝導集積回路の動作信号は、回路の動作周期（クロック周期）の間は一定の値をとることからレベル信号とも呼ばれる。電圧型論理の超伝導集積回路では、通常、マッカンバ係数が「５０」以上のアンダーダンピング状態のジョセフソン接合を交流電流でバイアスして使用する。
【０００４】
マッカンバ係数は、ジョセフソン接合の特性を示す一つの定数であり「２πＩ０ＣＲＤ２/Φ０」で示される。ここで、「Ｉ０」はジョセフソン接合の臨界電流値、「Ｃ」はキャパシタンス、「ＲＤ」は抵抗、且つ「Φ０」は単一磁束量子（ＳＦＱ）を示す（詳しくは、非特許文献２：倍風館発行の超高速ジョセフソン・デバイスの３８頁参照）。マッカンバ係数が「５０」以上のジョセフソン接合は、一度電圧状態にスイッチすると、電源電流（バイアス電流）を零にしないと超伝導状態に戻らないため、通常、交流電源で使用される。また、このような特性から、電圧型論理のジョセフソン接合をラッチング素子と呼ぶこともある。
【０００５】
一方、フラクソイド型論理の超伝導集積回路は、磁束量子に起因したパルスを出力することを特徴とする回路であり、特に単一磁束量子（ＳＦＱ）を情報の担体として使用する回路をＳＦＱ回路と呼んでいる。ＳＦＱ回路は、単一磁束量子（ＳＦＱ）パルスの伝搬や回路の量子状態に応じて論理動作を行う回路であり、ＳＦＱ回路の動作信号がＳＦＱパルスであることからパルス論理とも呼ばれている。ＳＦＱ回路では、通常、マッカンバ係数が「１」程度のオーバーダンピング状態のジョセフソン接合を直流電流でバイアスして使用する。このようなＳＦＱ回路は、直流電源で動作し、超低消費電力で且つ超高速動作可能であるという特長がある。
【０００６】
なお、ジョセフソン接合は、マッカンバ係数の値により動作特性が大きく変化する。ＳＦＱ回路で使用されるマッカンバ係数が「１」程度のジョセフソン接合は、１個のＳＦＱパルスの入力によりジョセフソン接合がスイッチした際に一個のＳＦＱパルスを発生して自動的に超伝導状態に戻るという特徴がある。このため、直流電源で動作させることができる。これに対して、電圧型論理の回路で使用されるマッカンバ係数が「５０」以上のジョセフソン接合（ラッチング素子）は、一度電圧状態にスイッチすると一定の電圧レベルを維持（これはＳＦＱパルスが連続して発生している状態）しており、電源電流を零にしない限り超伝導状態に戻らないという特徴がある。なお、マッカンバ係数は、実際のジョセフソン接合では幾つかの接合パラメータに依存するが、臨界電流密度が２.5ｋＡ／ｃｍ２から１０ｋＡ／ｃｍ２程度のＮb／ＡlＯx／Ｎb接合では数万から数百程度と大きいため、ジョセフソン接合に並列に所望の値の抵抗を接続することで、マッカンバ係数「１」又は「５０」以上のジョセフソン接合を容易に実現することができる。
【０００７】
ランダムアクセスメモリでは、メモリセルは２次元のマトリックスアレイで構成される。メモリセルへのアクセスは、このマトリックスアレイの行方向（横）と列方向（縦）との２方向からの信号の一致論理により行われる。これにより２次元のマトリックスアレイ中の特定メモリセルが選択されて、情報の書込みや読出しが行われる。このメモリセルの２次元マトリックスアレイの中から選択されたメモリセルに保持された情報「１」又は「０」を読み出すための回路が、センス回路である。
【０００８】
従来、このようなセンス回路として、大きく分けて２種類が提案されている。一つは、例えば特開平３−３５７５７号公報（特許文献１）に開示されている電圧論理型（レベル論理型）のラッチング素子で構成されたセンス回路である。しかし、電圧論理型のラッチング素子は、交流電源で動作させる必要があるため、消費電力や高速動作の観点から大きな問題点がある。
【０００９】
他の一つは、直流電源で動作するセンス回路であり、例えば、下記の非特許文献２に報告されている超伝導センスバス方式におけるセンス回路がある。
【００１０】
次に、図４及び図５を参照して従来技術を説明する。
【００１１】
図４には、従来技術による直流電源駆動の超伝導センス回路における等価回路図が示される。メモリセルアレイの一部であるセンスライン（以後、Ｓラインと呼称する）１１−Ｘと、このＳライン１１−Ｘと磁気的に結合するように配置されたジョセフソン接合を含んだゲート（ＧＢ）１２−Ｘと、このゲート（ＧＢ）１２−Ｘを直列接続したセンスバスループ１３とから構成されている。
【００１２】
図５には、この従来技術によるセンスバス方式の超伝導センス回路における動作波形の概略図が示されている。図５において、縦軸は電流値であり、横軸は時間である。図５において、上からセンスバスループ１３を流れる電流ＩＳＢの波形、Ｓライン１１−Ｘを流れる電流ＩＳの波形、ゲートＧＢ１２−Ｘのインダクタンス（Ｌi）を流れる電流（Ｉi）の波形、及び出力ゲート（ＧＣ）１４の制御配線を流れる電流（ＩＤ）の波形を示す。
【００１３】
この動作波形に基づいて、従来技術の回路動作を説明する。
【００１４】
まず、この回路の動作を簡単に説明する。メモリセルアレイの選択されたメモリセルがデータ「１」を保持していた場合、メモリセルアレイの読出し動作により、Ｓライン１１−Ｘの中の選択されたメモリセルのセンスゲートが電圧状態にスイッチすることで、Ｓライン１１−Ｘを流れていた電流ＩＳが零に立ち下がる。これにより、Ｓライン１１−Ｘと磁気的に結合しているゲートＧＢ１２−Ｘに一時的に電流Ｉiが流れる。その結果ゲートＧＢ１２−Ｘが電圧状態にスイッチして、センスバスループ１３に流れていた電流ＩＳＢを零に立ち下げる。その結果、センスバスループ１３の電流は、出力ゲートＧＣ１４の制御配線とゲートＧＡ１５とを介して流れるようになり、出力ゲートＧＣ１４が電圧状態にスイッチして情報「１」を出力する。
【００１５】
このように、このセンス回路は、Ｓライン（センスライン）１１−Ｘの電流ＩＳの立ち下がりを検出する回路である。しかしながら、Ｓライン１１−Ｘの電流ＩＳは、メモリセルの情報が「０」の場合はメモリセルアレイの読出し動作では立ち下がらないが、動作周期（クロック）の最後には点線で図示されるように電流ＩＳの波形を立ち下げる必要がある。この際にもゲートＧＢ１２−Ｘは一時的に電圧になり、出力ゲートＧＣ１４の制御配線に電流が入力されることになる。しかし、その際には出力ゲートＧＣ１４のバイアス電流が流れていないようにしておく必要がある。
【００１６】
以上の動作で、メモリセルアレイの選択されたメモリセルの情報を読み出すことができる直流電源で動作可能な超伝導センス回路を実現することができる。
【００１７】
【特許文献１】特開平３−３５７５７号公報
【非特許文献１】倍風館発行  超高速ジョセフソン・デバイス  ３８頁
【非特許文献２】IBM J. RES. DEVELOP. Vol. 24, no. 2, pp. 143-154, 1980
【非特許文献３】IEEE Transaction on applied superconductivity, vol. 1, no. 1, p.7, 1991  Fig.7
【非特許文献４】IEEE Transaction on applied superconductivity, vol. 3, no. 1, p. 2569, 1993  Fig.5(a)
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、従来の直流電源で動作可能なセンスバス方式の超伝導センス回路は、センスラインの信号の立下りを検出する必要があり、且つ、出力ゲートへの電流の切替えをクロック信号との適切なタイミングで調整する必要がある。このため、回路の動作マージンが狭く、且つ十分なタイミングマージンを設定する必要があるため高速に動作させることが困難であるという問題点があった。
【００１９】
本発明の目的は、複雑なタイミングシーケンスを必要とせず、バイアス電流の動作マージンが大きく、且つ単一磁束量子（ＳＦＱ）パルス出力が得られる直流電源で動作可能な超伝導センス回路を提供することにある。
【課題を解決するための手段】
【００２０】
上記目的を達成するために、本発明では、少なくとも一つのセンスライン情報検出部と単一磁束量子（ＳＦＱ）を動作の基本とする一つのＳＦＱ回路とを具備し、前記センスライン情報検出部は、ランダムアクセスメモリのセンスラインとバイアス抵抗と負荷抵抗と負荷インダクタンスとから構成され、前記センスラインの一端は接地面に接続され他端は第１の接続点に接続され、前記バイアス抵抗の一端は直流電流供給端子に接続され他端は前記第１の接続点に接続され、前記第１の接続点と前記センスライン情報検出部の出力端との間に前記負荷抵抗と前記負荷インダクタンスとが直列に接続された構成を有し、且つ前記複数個のセンスライン情報検出部の出力端が前記ＳＦＱ回路のデータ信号入力端に接続されていることを一つの主要な特徴としている。
【００２１】
上記ＳＦＱ回路は、データ信号入力端とクロック信号入力端と信号出力端とを有し、データ信号入力端へのデータ信号の入力に応じて、その情報を保持し、その後クロック信号がクロック信号入力端に入力した際にデータ信号の値に応じて信号出力端に単一磁束量子（ＳＦＱ）パルスを出力する機能を有することができる。
【００２２】
上記センスラインは、ランダムアクセスメモリの少なくとも１つにおける記憶セルの読出しゲートが直列に接続された構成を具備することができる。
【００２３】
また、上記センスラインの全てのジョセフソン接合は、マッカンバ係数が「５０」以上のアンダーダンピング状態で動作するように設定され、ＳＦＱ回路の全てのジョセフソン接合は、マッカンバ係数が「１」程度のオーバーダンピング状態で動作するように設定されることが望ましい。更に、センスラインも含めて全てのジョセフソン接合は、マッカンバ係数が「１」程度のオーバーダンピング状態で動作するように設定することもできる。
【００２４】
上述したように、本発明により、複雑なタイミングシーケンスを必要とせず、センスラインからの情報を読み出し、単一磁束量子（ＳＦＱ）パルス出力が得られる直流電源で動作可能な超伝導センス回路を構成することができる。
【００２５】
本発明の直流電源駆動型超伝導センス回路は、メモリセルアレイの一部であるセンスライン（以後、Ｓライン）からの情報を読み出して、読み出した情報をいったんＳＦＱ回路に保持する。そして、次のクロック信号でＳＦＱ回路に保持された情報を読み出す。従って、メモリセルの情報は、本センス回路により２段のクロック周期で本センス回路の後段の回路に伝達されるので、本センス回路は２段のパイプラインで動作しているという特徴を有している。すなわち、このパイプラインにより、回路の高速動作が可能になるという利点もある。
【００２６】
また、ランダムアクセスメモリのＳラインの平均的な特性インピーダンスの値により、以下の２種類の回路構成をとることができる。マッカンバ係数「１」のジョセフソン接合が電圧状態にスイッチした際のジョセフソン接合の内部抵抗値に比べて、Ｓラインの平均的な特性インピーダンスが「大きい場合」と「同程度か或いは小さい場合」の２種類である。マッカンバ係数「１」のジョセフソン接合の内部抵抗は、接合の種類、臨界電流密度及び臨界電流値に大きく依存する。例えば、「Ｎb／ＡlＯx／Ｎb」で構成されたジョセフソン接合で、臨界電流密度が１０ｋＡ／ｃｍ２で、臨界電流値が０.1ｍＡのマッカンバ係数「１」の接合の内部抵抗は、７Ω程度である。この場合には、例えばＳラインの平均的な特性インピーダンスが２０Ω以上では「大きい場合」になり、１０Ω以下では「同程度か或いは小さい場合」になる。
【００２７】
まず、ランダムアクセスメモリのＳラインの平均的な特性インピーダンスが「大きい場合」には、Ｓラインの全てのジョセフソン接合を、マッカンバ係数が「５０」以上のアンダーダンピング状態で動作するように、設定する。この場合、接合はラッチング素子的な特性を有するようになるが、Ｓラインの負荷となる負荷抵抗ＲＬと負荷インダクタンスＬＲとの値を適切に設定することで、Ｓラインのジョセフソン接合が一度電圧状態にスイッチしても自動的に超伝導状態に戻るようになっている。これはラッチング素子のセルフリセットモードと言われる動作状態である。この時、負荷インダクタンスＬＲを通してＳＦＱ回路に流れ込む信号は、複数個のＳＦＱパルスになる。複数個のＳＦＱパルスが入力してもＳＦＱ回路は問題なく動作する。最初に入力したＳＦＱパルスによりＳＦＱ回路に情報「１」が保持された際には、２番目以降に入力したＳＦＱパルスは、次のクロックパルスが入力されるまで自動的に排除される。ＳＦＱ回路に情報「１」が保持された状態でＳＦＱ回路のクロック信号入力端にＳＦＱパルスが入力した際に、信号出力端ＢにＳＦＱパルスが出力され情報「１」の読出しが完了する。
【００２８】
一方、ランダムアクセスメモリのセンスラインの平均的な特性インピーダンスが「同程度か或いは小さい場合」には、マッカンバ係数「１」程度の接合で構成してもよい。この場合、センスラインの読み出しゲートが一時的に電圧状態にスイッチした時の内部抵抗と線路の特性インピーダンスとがほぼ整合するため、Ｓラインの読出しゲートがスイッチして発生したＳＦＱパルスは、伝送線路的に超高速で電流振幅の減衰なしに伝搬する。従って、Ｓラインからの出力である負荷インダクタンスＬＲを流れる電流は、この場合はＳＦＱパルスになるが、負荷抵抗ＲＬ１と負荷インダクタンスＬＲとの値を適切に調整することにより上記と同様の機能を有し、より高速動作が可能な直流電源駆動型超伝導センス回路を実現できる。
【００２９】
本発明の直流電源駆動型超伝導センス回路の動作速度（クロック周波数）は、Ｓラインからの信号の読出し時間に大きく依存する。この読出し時間は、上記のようにＳラインの特性インピーダンスなど幾つかの回路定数にも依存するが、大きくはＳラインの全インダクタンスに依存し、このインダクタンスの大きさは直列接続されるメモリセルの読出しゲートの数に比例する。従って、所望のクロック周波数で動作させるためには、一つのセンスラインを構成するメモリセルの読出しゲートの数を制限する必要がある。例えば、直列接続された読出しゲートの数が３２個で１０ＧＨzのクロック周波数で動作が可能な場合、２０ＧＨzのクロック周波数で動作させるためには半分の１６個程度にする必要がある。
【発明の効果】
【００３０】
本発明による直流電源駆動型超伝導センス回路は、ランダムアクセスメモリのメモリセルアレイの選択されたメモリセルに保持された情報をセンスラインで読み出し、この情報を一時的にＲＳフリップフロップ等の単一磁束量子（ＳＦＱ）を動作の基本とするＳＦＱ回路に保持し、次のクロック信号の入力により、情報「１」に対応してＳＦＱパルスを出力し、情報「０」に対応してＳＦＱパルスを出力しない機能を有する直流電源で動作可能な超伝導センス回路を実現できる。このように、本発明は、センスラインからの情報の読出しが簡単で、且つ、読み出した情報を動作マージンの広いＳＦＱ回路に保持することで、全体として動作マージンの広いセンス回路を実現できるという効果がある。更に、この回路の動作は、複雑なタイミングシーケンスを必要としないことに加え、最初のクロック周期の間にセンスラインでメモリセルの情報を読み出してＳＦＱ回路に保持し、次のクロック周期で保持した情報を出力するという２段のパイプラインで動作するため、高速動作が可能であるという効果もある。
【００３１】
また、複数個のセンスライン情報検出部に対してＳＦＱ回路を共通化するという構成では、素子数を削減できるので、レイアウト面積及び消費電力も削減できるという効果もある。
【発明を実施するための最良の形態】
【００３２】
本発明による直流電源駆動型超伝導センス回路として、複雑なタイミングシーケンスを必要とせず、バイアス電流の動作マージンが大きく、且つ単一磁束量子（ＳＦＱ）パルス出力が得られる直流電源で動作可能にするという目的を、ランダムアクセスメモリのセンスライン、バイアス抵抗、負荷抵抗、及び負荷インダクタンスとにより構成されるセンスライン情報検出部と単一磁束量子（ＳＦＱ）を動作の基本とするＳＦＱ回路とで構成することにより実現した。
【実施例１】
【００３３】
本発明の実施例１について図１及び図２を参照して説明する。
【００３４】
図１は、本発明による直流電源駆動型超伝導センス回路の実施の一形態を等価回路で示す説明図である。
【００３５】
まず、本回路の構成と機能とについて説明する。
【００３６】
本実施例１では、超伝導ランダムアクセスメモリにおけるメモリセルアレイに接続するセンスライン情報検出部１が単一磁束量子（ＳＦＱ）を動作の基本とするＳＦＱ回路であるＲＳフリップフロップ回路２を介して外部に情報を出力する構成を有している。センスライン情報検出部１は、メモリセルのセンスゲートが直列に接続されたセンスライン（以後、Ｓライン）３とバイアス抵抗ＲＢ１と負荷抵抗ＲＬ１と負荷インダクタンスＬＲとから構成されている。
【００３７】
Ｓライン３の一端は接地面に接続され他端は接続点Ｃに接続され、バイアス抵抗ＲＢ１の一端は直流電流供給端Ａに接続され他端は接続点Ｃに接続され、接続点ＣとＲＳフリップフロップ回路２の信号入力端との間に負荷抵抗ＲＬ１と負荷インダクタンスＬＲとが接続される。また、ＲＳフリップフロップ回路２の信号出力端は出力端Ｂに接続されている。
【００３８】
本実施例１では、単一磁束量子（ＳＦＱ）を動作の基本とするＳＦＱ回路として、ＲＳフリップフロップ回路２を使用したが、この回路構成及び動作に関しては、例えば、非特許文献３「IEEE Transaction on applied superconductivity, vol. 1, no. 1, p.7, 1991のFig.7」に詳しく記載されている。
【００３９】
また、本実施例１では、センスライン３は、３２個のメモリセルの読出しゲート（センスゲート）４が直列に接続された構成を有し、その平均的な特性インピーダンスは２０Ωとした。超伝導のメモリセルは、一般的に書込みゲートを含んだ超伝導ループと読出しゲート（センスゲート）４で構成され、情報の書込みや保持を書込みゲートを含んだ超伝導ループで行い、この超伝導ループに保持された情報を読出しゲート（センスゲート）４で行う。読出しゲート（センスゲート）４は、超伝導ループの情報を非破壊で読み出すために、通常超伝導ループと磁気的に結合した量子干渉素子とで構成される。
【００４０】
本実施の形態では、超伝導ループの一部が制御配線となった磁気結合型２接合量子干渉素子（2J-SQUID）で構成されている。メモリセルの構成には、様々な構成が考えられるので、図１では超伝導ループの一部と磁気結合型２接合量子干渉素子（2J-SQUID）による読出しゲート（センスゲート）４部分とのみが記載されている。
【００４１】
読出しゲート（センスゲート）４部分の２接合量子干渉素子（2J-SQUID）は、接地側のジョセフソン接合ＪＳ１とバイアス抵抗ＲＢ１側のインダクタンスＬＳ１との直列接続と、接地側のジョセフソン接合ＪＳ２とバイアス抵抗ＲＢ１側のインダクタンスＬＳ２との直列接続とが並列に接続されている。このジョセフソン接合ＪＳ１とＪＳ２とは、マッカンバ係数が「５０」以上のアンダーダンピング状態で動作するように設定されている。一方ＲＳフリップフロップ回路２の全てのジョセフソン接合Ｊ１〜Ｊ４は、マッカンバ係数が「１」程度のオーバーダンピング状態で動作するように設定されている。
【００４２】
図２には、本実施例１における直流電源駆動型超伝導センス回路の動作波形の概略図が示される。図２に図１を併せ参照して、この動作波形に基づく、実施例１の回路動作を説明する。
【００４３】
図２において、縦軸は電流値であり、横軸は時間である。図２において、上からメモリセルの読み出しゲート（2J-SQUID）に磁気的に結合した配線に流れる電流ＩＣＥＬＬの波形、センスライン（Ｓライン）を流れる電流ＩＳの波形、負荷インダクタンスＬＲを流れる電流ＩＳＯの波形、ＲＳフリップフロップ２のインダクタンスＬ１を流れる電流ＩＬＯＯＰの波形、ＲＳフリップフロップ２のクロック信号入力端に入力される電流ＩＣＬＯＣＫの波形、及びＲＳフリップフロップ２の信号出力端Ｂに出力される電流ＩＯＵＴの波形それぞれが示される。
【００４４】
本実施例１における直流電源駆動型超伝導センス回路では、初期状態として、直流電流供給端Ａから供給された所望の値の直流バイアス電流がバイアス抵抗ＲＢ１とセンスライン（Ｓライン）を介して接地に流れている。
【００４５】
メモリセルアレイの選択されたメモリセルがデータ「１」を保持していた場合、メモリセルアレイの読出し動作により、選択されたメモリセルにおける読出しゲートの磁気的に結合した制御配線に図２に示される波形で電流ＩＣＥＬＬが流れる。これにより、選択されたメモリセルの読出しゲートが電圧状態にスイッチする。この時、読出しゲートの負荷としてはＳラインのインダクタンスＬＳＸと負荷抵抗ＲＬ１と負荷インダクタンスＬＲとが見えるが、これらの値を適切に設定しておくことにより読出しゲートをセルフリセットモードで動作させることができる。従って、Ｓラインの出力側にあたるインダクタンスＬＲを流れる電流ＩＳＯは、図２で示されたような複数個のＳＦＱパルスにより複合されたＭＦＱと呼ばれる波形を形成する。この波形に対応して、Ｓラインを流れていた電流ＩＳは、図２で示されるような上記ＭＦＱ波形とは逆の波形で一旦立ち下がるが直ちに戻る波形になる。
【００４６】
次に、負荷インダクタンスＬＲを介してＭＦＱパルスがＲＳフリップフロップ２に入力されると、ＲＳフリップフロップ２のジョセフソン接合Ｊ１が一時的に電圧状態にスイッチすることで、ジョセフソン接合Ｊ１，Ｊ２及びインダクタンスＬ１からなる超伝導ループに情報「１」が保持される。この時のインダクタンスＬ１には、図２の電流ＩＬＯＯＰで示した波形の電流が流れた状態になる。
【００４７】
ＲＳフリップフロップ２では、１個のＳＦＱパルスが入力された時点で、上記のように情報が保持され、複数個のＳＦＱパルス（ＭＦＱパルス）が入力されても２番目以降のＳＦＱパルスはジョセフソン接合Ｊ４により排除されるようになっているので、上記のようにＭＦＱパルスが入力されても問題はない。この状態で、ＲＳフリップフロップ２のクロック信号入力端にクロック信号ＩＣＬＯＣＫとして図２に示されるような波形のＳＦＱパルスが入力された場合、ジョセフソン接合Ｊ２が一時的に電圧状態にスイッチして、ＲＳフリップフロップ２の超伝導ループに流れていた電流ＩＬＯＯＰを零に立ち下げて、初期状態に戻すと同時に、出力端Ｂに図２に示される波形のＳＦＱパルスによる電流ＩＯＵＴを出力して情報「１」が出力される。
【００４８】
一方、メモリセルアレイの選択されたメモリセルがデータ「０」を保持していた場合には、選択されたメモリセルの読出しゲートの磁気的に結合した制御配線に電流が流れないので、読出しゲートは電圧状態にスイッチせず、ＲＳフリップフロップ２への入力信号もなくなる。このため、ＲＳフリップフロップのジョセフソン接合Ｊ１，Ｊ２及びインダクタンスＬ１からなる超伝導ループには電流が流れず、情報「０」が保持されている。この状態で、ＲＳフリップフロップ２のクロック信号入力端にクロック信号としてＳＦＱパルスが入力されると、今度はジョセフソン接合Ｊ３が一時的に電圧状態にスイッチして、ジョセフソン接合Ｊ２は電圧状態にスイッチしないので、出力端ＢにＳＦＱパルスを出力せず情報「０」が出力される。
【００４９】
以上の動作により、メモリセルアレイの選択されたメモリセルに保持された情報をセンスライン（Ｓライン）で読み出し、この情報を一時ＲＳフリップフロップに保持し、次のクロック信号の入力によりＳＦＱパルスとして読み出すことができる直流電源で動作可能な超伝導センス回路を実現できる。
【００５０】
また、図１において、具体的な回路定数は例えば以下のように設定することができる。
【００５１】
ＪＳ１＝０.125ｍＡ、ＪＳ２＝０.125ｍＡ、Ｊ１＝０.25ｍＡ、Ｊ２＝０.20ｍＡ、Ｊ３＝０.18ｍＡ、Ｊ４＝０.15ｍＡ、Ｌ１＝９ｐＨ、ＬＲ＝１０ｐＨ、ＬＳ１＝２ｐＨ、ＬＳ２＝２ｐＨ、ＲＬ１＝１Ω、ＩＢ１＝０.19ｍＡ、及びＩＢ２＝０.18ｍＡ。
【００５２】
ここでは、全てのジョセフソン接合には、臨界電流密度ＪＣ＝１０ｋＡ／ｃｍ２、接合特性を示す指標Ｖｍ＝１０ｍＶの「Ｎb／ＡlＯx／Ｎb」接合が想定されている。センスラインの全てのジョセフソン接合はマッカンバ定数β＝１８２で、また、ＲＳフリップフロップの全てのジョセフソン接合はマッカンバ定数β＝１で、それぞれ動作するように設定されている。
【００５３】
なお、臨界電流密度が「２.5ｋＡ／ｃｍ２」から「１０ｋＡ／ｃｍ２」程度の「Ｎb／ＡlＯx／Ｎb」接合では、マッカンバ係数βは数万から数百程度と大きいが、ジョセフソン接合に並列に所望の値の抵抗を接続することにより、マッカンバ係数「１」のジョセフソン接合を容易に実現することができる。
【００５４】
上記回路定数で、シミュレーションにより１０ＧＨｚクロック周波数での正常動作を確認した。
【００５５】
以上説明したように、本実施例１では、メモリセルアレイの選択されたメモリセルに保持された情報をセンスラインで読み出し、この情報を一時ＲＳフリップフロップに保持し、次のクロック信号の入力により、情報「１」に対応してＳＦＱパルスを出力し、情報「０」に対応してＳＦＱパルスを出力しない機能を有する直流電源で動作可能な超伝導センス回路を実現することができる。
【００５６】
本実施の形態は、従来技術のセンス回路に比べてセンスラインからの情報の読出しが簡単で、且つ、読み出した情報を動作マージンの広いＲＳフリップフロップに保持することで、全体として動作マージンの広いセンス回路を実現できるという効果がある。さらに、この回路動作は、複雑なタイミングシーケンスを必要としないことに加え、最初のクロック周期の間にセンスラインでメモリセルの情報を読み出してＲＳフリップフロップに保持し、次のクロック周期で保持した情報を出力するという２段のパイプラインで動作するため、高速動作が可能であるという効果もある。
【００５７】
また、本実施例１では、センスラインの全てのジョセフソン接合をマッカンバ係数が「５０」以上の接合で構成したが、センスラインの平均的な特性インピーダンスが低い場合（１０Ω以下）には、マッカンバ係数「１」程度の接合で構成しもよい。この場合、センスラインの２接合量子干渉素子（2J-SQUID）が一時的に電圧状態にスイッチした際の内部抵抗と線路の特性インピーダンスとがほぼ整合するため、２接合量子干渉素子（2J-SQUID）がスイッチして発生したＳＦＱパルスは伝送線路的に超高速で電流振幅が減衰なしに伝搬する。従って、センスラインからの出力であるインダクタンスＬＲを流れる電流ＩＳＯは、ＳＦＱパルスになるが、負荷抵抗ＲＬ１と負荷インダクタンスＬＲとの値を適切に調整することにより同様の機能を有し、より高速動作が可能な直流電源駆動型超伝導センス回路を実現できるという効果がある。
【００５８】
本実施例１では、センスラインは、３２個のメモリセルの読出しゲート（センスゲート）が直列に接続され、その平均的な特性インピーダンスは２０Ωとしたが、直列接続する読出しゲートの数又は特性インピーダンスは、任意の値をとることができる。しかし、直列接続する読出しゲートの数又は特性インピーダンスの値によって、回路の動作速度が変わるので、この動作速度に応じてクロック周波数を設定する必要がある。
【００５９】
本実施例１では、センスラインのメモリセルの読出しゲートとして２個のジョセフソン接合で構成された磁気結合型量子干渉ゲート（SQUID）を使用したが、３個のジョセフソン接合で構成された磁気結合型量子干渉ゲート（SQUID）を用いても同様の効果を得ることができる。
【００６０】
本実施例１では、単一磁束量子（ＳＦＱ）を動作の基本とするＳＦＱ回路として、ＲＳフリップフロップを使用したが、センスラインからの出力信号を保持し次のクロック信号で保持した情報に応じてＳＦＱパルスを出力するＳＦＱ回路であれば、これ以外の任意のＳＦＱ回路を使用することができる。例えば、このＲＳフリップフロップの代わりにＲＳＦＱのインバータ（非特許文献４：IEEE Transaction on applied superconductivity, vol. 3, no. 1, p. 2569, 1993のFig.5(a)を参照）を使用しても同様の効果を得ることができる。この場合、センスラインからの出力信号の反転出力がインバータの出力端に得られるという効果もある。
【実施例２】
【００６１】
本発明の実施例２について図３を参照して説明する。
【００６２】
図３は，本発明による直流電源駆動型超伝導センス回路の第２の実施形態を等価回路で示す説明図である。
【００６３】
本実施例２は、複数個のセンスライン情報検出部１−１，１−２，〜と１個のＲＳフリップフロップ２によるＳＦＱ回路とから構成されている。
【００６４】
センスライン情報検出部１−Ｘは、図１で示されるセンスライン情報検出部１と同様の構成を有する。すなわち、図１に示されるように、超伝導ランダムアクセスメモリのメモリセルのセンスゲートが直列に接続されたセンスライン３とバイアス抵抗ＲＢ１と負荷抵抗ＲＬ１と負荷インダクタンスＬＲとから構成されている。センスライン３の一端は接地面に接続され他端は接続点Ｃに接続され、バイアス抵抗ＲＢ１の一端は直流電流供給端Ａに接続され他端は接続点Ｃに接続され、第１の接続点ＣとＲＳフリップフロップ回路２の信号入力端との間に負荷抵抗ＲＬ１と負荷インダクタンスＬＲとが直列接続される。
【００６５】
このような複数個のセンスライン情報検出部１−１，１−２，〜からの出力信号がＲＳフリップフロップ回路２のデータ信号入力端に並列に入力される構成になっている。
【００６６】
ランダムアクセスメモリでは、通常、メモリセルアレイの中の選択された一個のメモリセルの情報を読み出すため、複数個のセンスライン情報検出部のセンスラインが同時に選択されることはない。このため、本実施の形態のように、複数個のセンスライン情報検出部に対して、検出した情報を保持するＳＦＱ回路（ＲＳフリップフロップ）を共通化できる。
【００６７】
本実施例２による直流電源駆動型超伝導センス回路の動作は、複数個のセンスライン情報検出部１−１，１−２，〜のうち、いずれか一つのセンスラインに含まれたメモリセルが選択され、その情報が選択されたセンスラインから出力される。その他、各要素回路の動作は上記実施例１の回路動作と同じである。図３における回路定数も上記実施例１と同じ値であってもよい。
【００６８】
本実施例２では、複数個のセンスライン情報検出部からの出力を一個のＲＳフリップフロップで受けるため、上記実施例１の回路を複数個配置する場合に比べて、ＲＳフリップフロップを共用することによりその数を少なくすることができるという効果がある。これにより、レイアウト面積の削減及び素子数の低減が実現するので、消費電力も削減できるという効果がある。
【産業上の利用可能性】
【００６９】
ランダムアクセスメモリのセンスラインとバイアス抵抗との直列回路の接続点に、負荷抵抗と負荷インダクタンスとの直列回路の一方を接続し他方を出力端として構成されるセンスライン情報検出部の少なくとも一つを備え、その出力端を一つのＳＦＱ回路を介して出力する構成を採用することにより、複雑なタイミングシーケンスを必要とせず、バイアス電流の動作マージンが大きく、直流電源での動作が不可欠であり、且つセンスラインに磁気的に結合した回路（メモリセルなど）の情報を検出し、検出した情報に対応して単一磁束量子（ＳＦＱ）パルスの形で情報を出力する機能を必要とするような用途に広く適用できる。
【図面の簡単な説明】
【００７０】
【図１】本発明による直流電源駆動型超伝導センス回路の実施の一形態を等価回路で示す説明図である。（実施例１）
【図２】図１における回路の動作を波形で示す説明図である。（実施例１）
【図３】本発明による直流電源駆動型超伝導センス回路の実施の一形態を等価回路で示す説明図である。（実施例２）
【図４】従来の技術によるセンスバス方式の超伝導センス回路を等価回路で示す説明図である。
【図５】図４における回路の動作を波形で示す説明図である。
【符号の説明】
【００７１】
１    センスライン情報検出部
２    ＲＳフリップフロップ（ＳＦＱ回路）
３    センスライン（Ｓライン）
【図１】
2006268928.tif 000003
【図２】
2006268928.tif 000004
【図３】
2006268928.tif 000005
【図４】
2006268928.tif 000006
【図５】
2006268928.tif 000007