(57)【要約】【課題】ランプ電流を遮断し回復する高速な変調、または低減し回復する高速な変調を実現した放電ランプ点灯装置を提供すること。【解決手段】電流の遮断解除後にランプ電流のオーバーシュートや振動が生じないよう、ランプ電力のフィードバック制御を司る回路の特定部分の状態が電流の遮断直前の状態を再現できるように処理した上で、放電ランプ点灯装置の出力電流を遮断変調する、あるいは、ランプ電圧の経時変化やバラツキの影響を受けることなく、ランプの明るさを一定割合だけ低減できるよう、特定の電流制御を行う電流制御回路を設けた上で、この回路に放電ランプ点灯装置の出力電流をバイパスさせてランプ電流を低減変調する。【選択図】    図１
2006216264.tif 000002
【特許請求の範囲】
【請求項１】
一対の主放電のための電極が対向配置された放電ランプ（Ｌｄ）を点灯するための放電ランプ点灯装置であって、
前記放電ランプ（Ｌｄ）に給電する給電回路（Ｕｘ）と、前記放電ランプ（Ｌｄ）に流れる電流を遮断するための電流遮断スイッチ回路（ＳＷｓ）と、出力電流変調指令信号（Ｓｑ）が入力される変調制御信号生成回路（Ｕｍ）とを有し、
前記給電回路（Ｕｘ）は、その出力電圧を安定化するためのコンデンサ（Ｃｘ）を有し、
さらに前記給電回路（Ｕｘ）は、該給電回路（Ｕｘ）の出力電流（ＩＯ）を検出し、出力電流検出信号（Ｓｉ）を生成するための出力電流検出手段（Ｉｘ）と、前記出力電流検出信号（Ｓｉ）に対する制御目標値を示す出力電流目標信号（Ｓｔ）と前記出力電流検出信号（Ｓｉ）との誤差を演算する出力電流誤差演算回路（Ｕｄ）と、前記出力電流誤差演算回路（Ｕｄ）の出力に従って該給電回路（Ｕｘ）の給電能力を規定する給電駆動回路（Ｕｇ）とを有し、
前記変調制御信号生成回路（Ｕｍ）は、前記出力電流変調指令信号（Ｓｑ）が活性化されたときは、少なくとも前記出力電流誤差演算回路（Ｕｄ）の出力信号または前記出力電流検出信号（Ｓｉ）の何れかをホールドし、前記コンデンサ（Ｃｘ）への充電動作の停止を行うとともに、前記電流遮断スイッチ回路（ＳＷｓ）を遮断するように制御することを特徴とする放電ランプ点灯装置。
【請求項２】
前記放電ランプ（Ｌｄ）に印加される電圧を一時的に高めるための一時昇圧手段（Ｕｈ）をさらに有し、前記変調制御信号生成回路（Ｕｍ）は、前記出力電流変調指令信号（Ｓｑ）が非活性状態に戻ったときは、前記一時昇圧手段（Ｕｈ）を動作させることを特徴とする請求項１に記載の放電ランプ点灯装置。
【請求項３】
前記給電回路（Ｕｘ）より後段に、前記放電ランプ（Ｌｄ）に印加される電圧の極性を繰り返し反転させるためのスイッチ素子を含むインバータ（Ｕｉ）をさらに有し、前記インバータ（Ｕｉ）のスイッチ素子の少なくとも１個が、前記電流遮断スイッチ回路（ＳＷｓ）の一部を兼ねることを特徴とする請求項１または２に記載の放電ランプ点灯装置。
【請求項４】
一対の主放電のための電極が対向配置された放電ランプ（Ｌｄ）を点灯するための放電ランプ点灯装置であって、前記放電ランプ（Ｌｄ）に給電する給電回路（Ｕｘ）と、前記放電ランプ（Ｌｄ）に流れる電流の一部をバイパスするための可変電流制限回路（ＳＷｂ）と、前記可変電流制限回路（ＳＷｂ）に流れるバイパス電流（ＩＢ）を検出し、バイパス電流検出信号（Ｓｂ）を生成するためのバイパス電流検出手段（Ｉｂ）と、出力電流変調指令信号（Ｓｑ）が入力される電流バイパス制御回路（Ｕｎ）とを有し、
前記給電回路（Ｕｘ）は、該給電回路（Ｕｘ）の出力電流（ＩＯ）を検出し、出力電流検出信号（Ｓｉ）を生成するための出力電流検出手段（Ｉｘ）を有し、前記電流バイパス制御回路（Ｕｎ）は、前記出力電流変調指令信号（Ｓｑ）が非活性状態では、前記可変電流制限回路（ＳＷｂ）に電流を流さないように前記可変電流制限回路（ＳＷｂ）を制御し、
前記出力電流変調指令信号（Ｓｑ）が活性化されたときは、前記バイパス電流検出信号（Ｓｂ）と前記出力電流検出信号（Ｓｉ）とに基づき前記バイパス電流（ＩＢ）が前記出力電流（ＩＯ）に対して比例係数（Ｋ）を乗じた値に概ねなるように前記可変電流制限回路（ＳＷｂ）を制御することを特徴とする放電ランプ点灯装置。
【請求項５】
出力電流変調指令信号（Ｓｑ）が入力される変調制御信号生成回路（Ｕｍ）をさらに有し、
前記給電回路（Ｕｘ）は、前記出力電流検出信号（Ｓｉ）に対する制御目標値を示す出力電流目標信号（Ｓｔ）と前記出力電流検出信号（Ｓｉ）との誤差を演算する出力電流誤差演算回路（Ｕｄ）と、前記出力電流誤差演算回路（Ｕｄ）の出力に従って該給電回路（Ｕｘ）の給電能力を規定する給電駆動回路（Ｕｇ）とをさらに有し、
前記変調制御信号生成回路（Ｕｍ）は、前記出力電流変調指令信号（Ｓｑ）が活性化されたときは、前記出力電流目標信号（Ｓｔ）をホールドするように構成されたことを特徴とする請求項４に記載の放電ランプ点灯装置。
【請求項６】
前記比例係数（Ｋ）が、外部から入力される信号に基づき、設定を変更可能であるように構成されたことを特徴とする請求項４または５に記載の放電ランプ点灯装置。
【請求項７】
前記電流バイパス制御回路（Ｕｎ）は、出力電流変調指令信号の活性状態の継続時間が予め定めた上限値を超える期間は、前記可変電流制限回路（ＳＷｂ）に電流を流さないように制御するように構成されたことを特徴とする請求項４から６に記載の放電ランプ点灯装置。
【請求項８】
前記電流バイパス制御回路（Ｕｎ）は、出力電流変調指令信号の活性状態の発生頻度が予め定めた上限値を超える期間は、前記可変電流制限回路（ＳＷｂ）に電流を流さないように制御するように構成されたことを特徴とする請求項４から７に記載の放電ランプ点灯装置。
【請求項９】
前記給電回路（Ｕｘ）より後段に、前記放電ランプ（Ｌｄ）に印加される電圧の極性を繰り返し反転させるためのスイッチ素子を含むインバータ（Ｕｉ）をさらに有し、前記インバータ（Ｕｉ）のスイッチ素子の少なくとも１個が、前記可変電流制限回路（ＳＷｂ）の一部を兼ねることを特徴とする請求項４から８に記載の放電ランプ点灯装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放電ランプ、特に高圧水銀ランプ、メタルハライドランプ、キセノンランプ等の高輝度放電ランプを点灯するための放電ランプ点灯装置に関する。
【背景技術】
【０００２】
例えば、液晶プロジェクタやＤＬＰ(TM)プロジェクタのような画像表示用などの光学装置のための光源装置においては、高輝度放電ランプ（ＨＩＤランプ）が使用される。
この種のランプを点灯する場合、ランプに無負荷開放電圧と呼ばれる電圧を印加した状態で、高電圧を重畳して放電空間内に絶縁破壊を発生させ、グロー放電を経てアーク放電に移行させる。
【０００３】
これまで、ＨＩＤランプの点灯方法としては、一定の電力すなわち一定の明るさで点灯することが一般的であった。しかしながら、ＨＩＤランプの明るさを高速で低減したり、短期間遮断する変調が求められる用途が存在する。
【０００４】
そのような遮断・低減変調の用途例の一つを挙げれば、例えば、前記したＤＬＰプロジェクタの画像表示用の光源装置におけるＨＩＤランプの応用の場合、赤、緑、青の３原色の領域を有する回転フィルタが用いられるが、光源からの光束がフィルタ上の色領域の境界にある期間内では、フィルタ出力光は純粋な色ではないため、色再現性を重要視する用途の場合には、この期間内のフィルタ出力光は、空間変調素子によって画像表示に用いないようにしている。ということは、この期間内はランプへの給電を遮断し、この期間を過ぎればランプへの給電を再開するようにできれば、無駄な電力消費が抑えられるため、省エネルギーの観点からも望ましい上に、プロジェクタ装置における、発熱が抑えられることにより、ランプや給電回路、空間変調素子の所要冷却能力が下げられるため、装置の小型化や軽量化、静音化、低コスト化の観点からも有利である。
【０００５】
しかしながら、このようなランプ電流の遮断の場合は、遮断すべき期間が来れば、高速でランプ電流を遮断し、遮断すべき期間が過ぎれば、高速で遮断直前の状態に復帰しなければならない。もし、ゆっくりとしか遮断・復帰しなかったり、復帰時にランプ電流波形のオーバーシュートや振動が起きれば、プロジェクタとしての画像品質が低下してしまう。
逆に、画像品質の低下を回避するためには、真に必要な復帰タイミングよりも、振動などが収まるまでの時間だけ早めに復帰させることが必要で、その分、無駄な電力消費を抑える効果が減殺されてしまうからである。
【０００６】
また、前記の応用の場合、ランプ電流を完全に遮断すると、その期間内ではランプ放電空間のプラズマや電極温度が急速に低下するため、仮に、給電回路がランプ電流の高速な遮断・復帰の能力を有していたとしても、もし遮断時間が長くなれば、ランプ自身が放電を再開できなかったり、再開直後の発光スペクトルが異常になったりするなどの問題が生じる。
このような条件下では、ランプ電流の完全な遮断ではなく、大幅な低減を行うことが有利となる。
【０００７】
ただし、ランプ電流の低減の際は、例えば、ランプ電流を通常点灯時の２５％にまで低減する、などのように、定量的に制御された低減を行わなければならない。何となれば、ランプのバラツキや余命に依存する特性変化などによって、低減時のランプ電流が一定でなければ、低減状態からの復帰後の状態も一定でなくなるため、プロジェクタ装置の空間変調の再開タイミングを遅らせなければならず、前記した、復帰時にランプ電流波形の振動などが起きる場合と同様の問題が生じるからである。
【０００８】
ＨＩＤランプのための放電ランプ点灯装置は、ランプに投入される電力に相関する量と予め定めた電力目標値に相関する量とを比較し、これらが一致する方向にフィードバック制御されることにより、結果として目標電力が達成されるように構成される。
そして、光源の明るさを変化させる場合は、電力目標値に相関する量を変更することが行われる。
【０００９】
具体的には、例えば、ランプ電圧とランプ電流を検出して、乗算によりランプ電力値を算出し、これと電力目標値とを比較する方法がある。このとき、前記乗算演算は、アナログのランプ電圧信号とランプ電流信号に対してアナログ乗算回路を用いて行う場合もあれば、放電ランプ点灯装置に搭載したＡＤ変換器内蔵型のマイクロプロセッサによりディジタルのランプ電圧信号とランプ電流信号を得て、マイクロプロセッサ内で乗算演算する場合もある。
【００１０】
あるいは、例えば特開平１１−２８３７８１号に記載の技術のように、ランプ電圧とランプ電流を検出し、電力目標値をランプ電圧で除して算出した電流目標値と、ランプ電流を比較する方法もある。この場合は、前記電流目標値を算出するために、ＡＤ変換器内蔵型のマイクロプロセッサによりディジタルのランプ電圧信号を得て、マイクロプロセッサ内で除算演算する。
【００１１】
また、例えば特開平１１−３３９９９３号に記載の技術のように、調光時にランプ電流検出用抵抗の抵抗値を大きくするように構成した上で、ランプ電圧とランプ電流とを検出して掛算器に入力し、該掛算器の出力値を基準値と比較するものもある。
【００１２】
また、例えば特開平１０−３９９６号に記載の技術のように、ランプ電圧を検出するランプ電圧検出手段と、ランプ電流を検出するランプ電流検出手段と、両手段の出力に対して分圧作用が働く調光操作時に分圧比が変化する可変分圧手段とを設け、可変分圧手段の出力に応じて点灯主回路を制御するものもある。
【００１３】
このようにランプの明るさを変化させるために、電力目標値に相関する量を変更することが行われる理由は、ＨＩＤランプの電圧には、独特の特徴があるからである。すなわち、ランプ電圧は、ランプが始動して、アーク放電に移行直後には、例えば１０Ｖ程度の低い値を示すが、その後、ランプ温度が上昇するにつれて、ランプ電圧も上昇し、やがて定常点灯状態に入る。定常点灯状態の電圧は、短期間的には概ね安定しているが、長期間的には、電極の消耗などの条件により変化し、例えば、新品のランプでは６０Ｖ程度であったものが、寿命末期には１４０Ｖ程度にまで上昇する。このランプの定格電力が例えば２００Ｗであったとすると、そのランプ電流は、新品のときは約３.３Ａ、寿命末期では約１.４Ａとなる。
【００１４】
光源の明るさは、ランプに投入される電力に比例するため、ランプの明るさを変化させる場合は、あくまでも基準となる電力、例えば定格電力に対して、例えば８０％に電力を低減する、というように、電力を特定して制御できなければならない。しかし前記のように、ＨＩＤランプにおいては、ランプ電圧が変化するものであるため、ランプの明るさを変化させるために、ランプ電力を変調しようとする場合は、例えば、ランプ電流を特定するだけでは、電力を特定することができず、したがって、電力目標値に相関する量を変更する必要がある。
【００１５】
しかしながら、これら従来の技術によっては解決できない問題があった。
第１の問題は、光源の明るさの高速変調が難しいことである。前記した、ランプに投入される電力に相関する量と予め定めた電力目標値に相関する量とを比較し、これらが一致する方向にフィードバック制御される構成に対して、電力目標値に相関する量を変更するものの場合、乗算や除算の演算が必要であるため、高速変調動作のためには、高速のＡＤ変換器やマイクロプロセッサ、あるいは高速なアナログ乗算器や除算器が必要で、コスト増となる欠点があった。
【００１６】
さらに、特にマイクロプロセッサを用いて、ＡＤ変換や乗算、除算を行うものについて、一定期間毎に信号をサンプリングして、変調のための信号処理を行う方式の場合は、サンプリング周期ごとの信号処理となるため、変調のタイミングを調光要求発生回路側で制御できないし、処理のタイミングを与えるためのタイミング信号を設ける方式の場合でも、マイクロプロセッサが割込み処理によりタイミング信号に反応するまでの時間は、それまでに内部で行っていた処理に依存するため、変調のタイミングは正確に規定できない。したがって、変調プロファイルにおけるジッタ（時間方向のバラツキ）が生じる欠点があった。
【００１７】
以上のような、電力目標値に相関する量を変更して変調する構成が有する欠点を避けるため、例えば、電力目標値に相関する量は変更せず、降圧チョッパなどのコンバータにおけるＰＷＭ変調回路を直接に操作するなどの方法が考えられる。
この方法によれば、時間のかかる電力目標値に相関する量の変更が不要であるため高速であり、また、変調を要求する回路からの信号によって、トランジスタなどを直接に駆動し、ＰＷＭ変調のデューティサイクル比を切換える構成とすれば、前記したジッタの問題も低減できる。
しかしながら、この方法では、前記した、ランプ電圧のバラツキや経時変化への適切な対応が困難である上に、前記した遮断・低減変調の用途例において要求されるような、ランプ電流の遮断までも含む深い変調に対しては適用が困難であるという問題がある。
【００１８】
その理由は、放電ランプに給電する給電回路には、通常は、出力電圧を安定化させ、リプルを低減するためのが設置されているが、深い変調の場合は、変調によるランプ電圧の変化が非常に大きくなるため、仮に給電回路の能力を高速で変調できたとしても、ランプ電流を減じる局面では、平滑コンデンサに蓄積されている電荷のうちのランプ電圧の変化分に相当する分は、ランプが電力消費により吸い出す必要があり、逆に、ランプ電流を元の水準に回復する局面では、給電回路は、平滑コンデンサへの電荷蓄積の回復と並行して、ランプ電流を増加する必要があり、何れの局面においても、平滑コンデンサの静電容量に依存した時間がかかるからである。
【特許文献１】特開平１１−２８３７８１号
【特許文献２】特開平１１−３３９９９３号
【特許文献３】特開平１０−３９９６号
【発明の開示】
【発明が解決しようとする課題】
【００１９】
本発明が解決しようとする課題は、ランプ電流を遮断し回復する高速な変調、または低減し回復する高速な変調を実現した放電ランプ点灯装置を提供することにある。
【課題を解決するための手段】
【００２０】
本発明の請求項１の放電ランプ点灯装置は、一対の主放電のための電極が対向配置された放電ランプ（Ｌｄ）を点灯するための放電ランプ点灯装置であって、前記放電ランプ（Ｌｄ）に給電する給電回路（Ｕｘ）と、前記放電ランプ（Ｌｄ）に流れる電流を遮断するための電流遮断スイッチ回路（ＳＷｓ）と、出力電流変調指令信号（Ｓｑ）が入力される
変調制御信号生成回路（Ｕｍ）とを有し、前記給電回路（Ｕｘ）は、その出力電圧を安定化するためのコンデンサ（Ｃｘ）を有し、さらに前記給電回路（Ｕｘ）は、該給電回路（Ｕｘ）の出力電流（ＩＯ）を検出し、出力電流検出信号（Ｓｉ）を生成するための出力電流検出手段（Ｉｘ）と、前記出力電流検出信号（Ｓｉ）に対する制御目標値を示す出力電流目標信号（Ｓｔ）と前記出力電流検出信号（Ｓｉ）との誤差を演算する出力電流誤差演算回路（Ｕｄ）と、前記出力電流誤差演算回路（Ｕｄ）の出力に従って該給電回路（Ｕｘ）の給電能力を規定する給電駆動回路（Ｕｇ）とを有し、前記変調制御信号生成回路（Ｕｍ）は、前記出力電流変調指令信号（Ｓｑ）が活性化されたときは、少なくとも前記出力電流誤差演算回路（Ｕｄ）の出力信号または前記出力電流検出信号（Ｓｉ）の何れかをホールドし、前記コンデンサ（Ｃｘ）への充電動作の停止を行うとともに、前記電流遮断スイッチ回路（ＳＷｓ）を遮断するように制御することを特徴とする。
また、前記出力電流低減指令信号（Ｓｑｓ）が非活性状態では、前記出力電流誤差演算回路（Ｕｄ）の出力信号および前記出力電流検出信号（Ｓｉ）のホールドを解除し、前記コンデンサ（Ｃｘ）への充電動作の停止を解除し、前記電流遮断スイッチ回路（ＳＷｓ）の遮断を解除するように制御することを特徴とするものである。
【００２１】
本発明の請求項２の放電ランプ点灯装置は、請求項１の発明において、前記放電ランプ（Ｌｄ）に印加される電圧を一時的に高めるための一時昇圧手段（Ｕｈ）をさらに有し、前記変調制御信号生成回路（Ｕｍ）は、前記出力電流変調指令信号（Ｓｑ）が非活性状態に戻ったときは、前記一時昇圧手段（Ｕｈ）を動作させることを特徴とするものである。
【００２２】
本発明の請求項３の放電ランプ点灯装置は、請求項１または２の発明において、前記給電回路（Ｕｘ）より後段に、前記放電ランプ（Ｌｄ）に印加される電圧の極性を繰り返し反転させるためのスイッチ素子を含むインバータ（Ｕｉ）をさらに有し、前記インバータ（Ｕｉ）のスイッチ素子の少なくとも１個が、前記電流遮断スイッチ回路（ＳＷｓ）の一部を兼ねることを特徴とするものである。
【００２３】
本発明の請求項４の放電ランプ点灯装置は、一対の主放電のための電極が対向配置された放電ランプ（Ｌｄ）を点灯するための放電ランプ点灯装置であって、前記放電ランプ（Ｌｄ）に給電する給電回路（Ｕｘ）と、前記放電ランプ（Ｌｄ）に流れる電流の一部をバイパスするための可変電流制限回路（ＳＷｂ）と、前記可変電流制限回路（ＳＷｂ）に流れるバイパス電流（ＩＢ）を検出し、バイパス電流検出信号（Ｓｂ）を生成するためのバイパス電流検出手段（Ｉｂ）と、出力電流変調指令信号（Ｓｑ）が入力される電流バイパス制御回路（Ｕｎ）とを有し、前記給電回路（Ｕｘ）は、該給電回路（Ｕｘ）の出力電流（ＩＯ）を検出し、出力電流検出信号（Ｓｉ）を生成するための出力電流検出手段（Ｉｘ）を有し、前記電流バイパス制御回路（Ｕｎ）は、前記出力電流変調指令信号（Ｓｑ）が非活性状態では、前記可変電流制限回路（ＳＷｂ）に電流を流さないように前記可変電流制限回路（ＳＷｂ）を制御し、前記出力電流変調指令信号（Ｓｑ）が活性化されたときは、前記バイパス電流検出信号（Ｓｂ）と前記出力電流検出信号（Ｓｉ）とに基づき前記バイパス電流（ＩＢ）が前記出力電流（ＩＯ）に対して比例係数（Ｋ）を乗じた値に概ねなるように前記可変電流制限回路（ＳＷｂ）を制御することを特徴とするものである。
【００２４】
本発明の請求項５の放電ランプ点灯装置は、請求項４の発明において、出力電流変調指令信号（Ｓｑ）が入力される変調制御信号生成回路（Ｕｍ）をさらに有し、前記給電回路（Ｕｘ）は、前記出力電流検出信号（Ｓｉ）に対する制御目標値を示す出力電流目標信号（Ｓｔ）と前記出力電流検出信号（Ｓｉ）との誤差を演算する出力電流誤差演算回路（Ｕｄ）と、前記出力電流誤差演算回路（Ｕｄ）の出力に従って該給電回路（Ｕｘ）の給電能力を規定する給電駆動回路（Ｕｇ）とをさらに有し、前記変調制御信号生成回路（Ｕｍ）は、前記出力電流変調指令信号（Ｓｑ）が活性化されたときは、前記出力電流目標信号（Ｓｔ）をホールドすることを特徴とする。
また、前記出力電流低減指令信号（Ｓｑｓ）が非活性状態では、前記出力電流目標信号（Ｓｔ）のホールドを解除するように構成されたことを特徴とするものである。
【００２５】
本発明の請求項６の放電ランプ点灯装置は、請求項４または５の発明において、前記比例係数（Ｋ）が、外部から入力される信号に基づき、設定を変更可能であるように構成されたことを特徴とするものである。
【００２６】
本発明の請求項７の放電ランプ点灯装置は、請求項４から６の発明において、前記電流バイパス制御回路（Ｕｎ）は、出力電流変調指令信号の活性状態の継続時間が予め定めた上限値を超える期間は、前記可変電流制限回路（ＳＷｂ）に電流を流さないように制御するように構成されたことを特徴とするものである。
【００２７】
本発明の請求項８の放電ランプ点灯装置は、請求項４から７の発明において、前記電流バイパス制御回路（Ｕｎ）は、出力電流変調指令信号の活性状態の発生頻度が予め定めた上限値を超える期間は、前記可変電流制限回路（ＳＷｂ）に電流を流さないように制御するように構成されたことを特徴とするものである。
【００２８】
本発明の請求項９の放電ランプ点灯装置は、請求項４から８の発明において、前記給電回路（Ｕｘ）より後段に、前記放電ランプ（Ｌｄ）に印加される電圧の極性を繰り返し反転させるためのスイッチ素子を含むインバータ（Ｕｉ）をさらに有し、前記インバータ（Ｕｉ）のスイッチ素子の少なくとも１個が、前記可変電流制限回路（ＳＷｂ）の一部を兼ねることを特徴とするものである。
【発明の効果】
【００２９】
本発明になる放電ランプ点灯装置は、ランプ電流を遮断し回復する高速な変調、または低減し回復する高速な変調を実現することができる。
【発明を実施するための最良の形態】
【００３０】
先ず、放電ランプ（Ｌｄ）に流れる電流を遮断するための電流遮断スイッチ回路（ＳＷｓ）等を有する、本発明の放電ランプ点灯装置の一つの形態を簡略化して示すブロック図である
図１を用いて、本発明を実施するための形態について説明する。放電ランプ（Ｌｄ）には、その放電始動のためのスタータ回路（Ｕｚ）が接続してある。図１の場合は、前記放電ランプ（Ｌｄ）の封体の外部に設けたトリガ電極（Ｅｔ）に高電圧を印加する、いわゆる外部トリガ方式の場合を示すが、トリガ方式は、本発明の本質には無関係である。
給電回路（Ｕｘ）は、前記放電ランプ（Ｌｄ）の主放電のための電極（Ｅ１，Ｅ２）を介して前記放電ランプ（Ｌｄ）に給電できるように接続する。
前記給電回路（Ｕｘ）は、ＤＣ電源（Ｐｓ）からの電力を、例えば降圧チョッパや昇圧チョッパなどの方式のコンバータ（Ｕｃ）によって、前記放電ランプ（Ｌｄ）の給電に適合するように変換する機能を有する。前記コンバータ（Ｕｃ）の出力段には、出力電圧を安定化するためのコンデンサ（Ｃｘ）が設けられている。
【００３１】
前記給電回路（Ｕｘ）の出力電流（ＩＯ）、すなわちランプ電流は出力電流検出手段（Ｉｘ）により検出され、出力電流検出信号（Ｓｉ）が生成されて出力電流誤差演算回路（Ｕｄ）に入力される。
なお、前記出力電流検出信号（Ｓｉ）が微弱信号である場合などは、必要に応じて増幅器などを設けるべきであるが、本発明の本質には無関係であるため省略してある。
前記給電回路（Ｕｘ）の出力電圧（ＶＯ）、すなわちランプ電圧は、ランプ電圧検出信号（Ｓｖ）を生成するためのランプ電圧検出手段（Ｖｘ）により検出され、目標とする電力を実現するランプ電流値を、ランプ電圧に応じて決定し、アナログ信号として出力する、例えば、マイクロプロセッサを含んで構成された電力制御回路（Ｕｐ）によって出力電流目標信号（Ｓｔ）が生成され、前記出力電流誤差演算回路（Ｕｄ）に入力される。
【００３２】
前記出力電流誤差演算回路（Ｕｄ）は、前記出力電流目標信号（Ｓｔ）に対する前記出力電流検出信号（Ｓｉ）の誤差を演算して、誤差が小さくなる方向に前記コンバータ（Ｕｃ）の能力を増加または減少させるよう能力信号（Ｓａ）を調整して出力する。
前記能力信号（Ｓａ）は給電駆動回路（Ｕｇ）に入力され、前記コンバータ（Ｕｃ）のスイッチング素子の制御のためにデューティサイクル変調されたゲート駆動信号（Ｓｇ）が生成される。
【００３３】
変調制御信号生成回路（Ｕｍ）には、出力電流変調指令信号（Ｓｑ）が入力され、もし、前記出力電流変調指令信号（Ｓｑ）が活性化されたときは、前記出力電流目標信号（Ｓｔ）をホールドするよう出力電流目標ホールド信号（Ｓｍｔ）を活性化し、前記能力信号（Ｓａ）をホールドするよう能力ホールド信号（Ｓｍｄ）を活性化し、前記給電駆動回路（Ｕｇ）の動作停止を行うよう給電駆動停止信号（Ｓｍｇ）を活性化するとともに、前記放電ランプ（Ｌｄ）に直列的に接続された、例えばＦＥＴから構成される電流遮断スイッチ回路（ＳＷｓ）を遮断するよう電流遮断信号（Ｓｍｓ）を活性化する。
【００３４】
以上のような構成により、前記出力電流変調指令信号（Ｓｑ）が非活性状態にあるときは、前記放電ランプ（Ｌｄ）において消費される電力が目標とする電力値に維持されるよう、前記放電ランプ（Ｌｄ）の電流がフィードバック的に制御される。
前記出力電流変調指令信号（Ｓｑ）が活性化されると、前記電流遮断スイッチ回路（ＳＷｓ）が遮断されるため、前記放電ランプ（Ｌｄ）に流れる電流が高速で遮断される。
そして、前記出力電流変調指令信号（Ｓｑ）が非活性状態に戻ったときは、前記電流遮断スイッチ回路（ＳＷｓ）の遮断が解除されるため、前記放電ランプ（Ｌｄ）に流れる電流が、前記出力電流変調指令信号（Ｓｑ）の活性化直前の状態に高速で回復され、前記した前記放電ランプ（Ｌｄ）において消費される電力が目標とする電力値に維持されるよう、フィードバック的に制御される状態に戻る。
【００３５】
なお、前記出力電流誤差演算回路（Ｕｄ）は、前記能力ホールド信号（Ｓｍｄ）が非活性状態にあるときは、前記出力電流目標信号（Ｓｔ）に対する前記出力電流検出信号（Ｓｉ）の誤差を演算して前記能力信号（Ｓａ）を出力する（ホールド解除状態）が、前記能力ホールド信号（Ｓｍｄ）が活性化されたときは、入力信号である前記出力電流目標信号（Ｓｔ）や前記出力電流検出信号（Ｓｉ）の状態によらず、それが活性化される直前の前記能力信号（Ｓａ）の出力状態を維持、すなわちホールドする機能を有する。
同様に、前記電力制御回路（Ｕｐ）についても、前記出力電流目標ホールド信号（Ｓｍｔ）が非活性状態にあるときは、前記ランプ電圧検出信号（Ｓｖ）に応じて前記出力電流目標信号（Ｓｔ）を出力する（ホールド解除状態）が、前記出力電流目標ホールド信号（Ｓｍｔ）が活性化されたときは、入力信号である前記ランプ電圧検出信号（Ｓｖ）の状態によらず、それが活性化される直前の前記出力電流目標信号（Ｓｔ）の出力状態を維持、すなわちホールドする機能を有する。
【００３６】
ここで、前記出力電流目標ホールド信号（Ｓｍｔ）が活性化されたときに、前記電流遮断スイッチ回路（ＳＷｓ）を遮断するだけでなく、前記能力信号（Ｓａ）などをホールドしたり、前記給電駆動回路（Ｕｇ）の動作停止を行う理由を以下に説明する。
前記電流遮断スイッチ回路（ＳＷｓ）が遮断され、短時間の後に前記出力電流変調指令信号（Ｓｑ）が非活性状態に戻ったときは、前記放電ランプ（Ｌｄ）に流れる電流は、遮断される直前の値を速やかに回復しなければならない。
もし、遮断される直前の電流値を速やかに回復せず、ランプ電流がゆっくりとしか回復しなかったり、一度過大電流が流れた後に回復したり、減衰振動的に回復したりするような波形となる場合は、そのランプ電流波形がランプ発光量波形に現れ、光源としての性能を劣化させてしまう。
【００３７】
そのためには、前記電流遮断スイッチ回路（ＳＷｓ）の遮断状態では、前記コンバータ（Ｕｃ）は動作を停止しなければならない。何となれば、もし前記コンバータ（Ｕｃ）が動作を停止しなければ、前記コンデンサ（Ｃｘ）への充電が行われて前記給電回路（Ｕｘ）の出力電圧が上昇するため、次に前記出力電流変調指令信号（Ｓｑ）が非活性状態に戻り、前記電流遮断スイッチ回路（ＳＷｓ）の遮断が解除されたときには、前記放電ランプ（Ｌｄ）に流れる電流は、遮断される直前の値を速やかに回復せずに、過大電流が流れてしまうため、前記給電駆動回路（Ｕｇ）の動作停止を行うのである。
【００３８】
また、前記電流遮断スイッチ回路（ＳＷｓ）の遮断状態では、前記放電ランプ（Ｌｄ）に流れる電流が遮断されるため、前記出力電流検出手段（Ｉｘ）により検出されて生成される前記出力電流検出信号（Ｓｉ）は、実質的に零アンペアに対応する信号となる。
もし、前記能力信号（Ｓａ）をホールドしなければ、前記出力電流誤差演算回路（Ｕｄ）は大きな誤差を検出して、前記能力信号（Ｓａ）は、急速に前記コンバータ（Ｕｃ）の能力を要求する状態に移行してしまう。
そして、次に前記出力電流変調指令信号（Ｓｑ）が非活性状態に戻り、前記電流遮断スイッチ回路（ＳＷｓ）の遮断が解除されたときには、過大な前記コンバータ（Ｕｃ）の能力を要求する前記能力信号（Ｓａ）の状態から再開するため、前記放電ランプ（Ｌｄ）に流れる電流は、遮断される直前の値を速やかに回復せずに、過大電流が流れてしまうため、前記能力信号（Ｓａ）をホールドするのである。
【００３９】
ここで、前記図１において破線で示されているように、前記出力電流検出手段（Ｉｘ）による検出信号をホールドするためのランプ電流検出信号ホールド回路（Ｕｓｉ）を設け、前記出力電流変調指令信号（Ｓｑ）が活性化されたときは、前記ランプ電流検出信号ホールド回路（Ｕｓｉ）が前記出力電流検出信号（Ｓｉ）をホールドするよう、前記変調制御信号生成回路（Ｕｍ）が出力電流ホールド信号（Ｓｍｉ）を活性化するように構成するならば、前記電流遮断スイッチ回路（ＳＷｓ）の遮断状態でも、前記出力電流検出信号（Ｓｉ）は前記電流遮断スイッチ回路（ＳＷｓ）の遮断直前の状態を保持することにより、前記出力電流誤差演算回路（Ｕｄ）が大きな誤差を検出することがないため、前記能力信号（Ｓａ）をホールドしない構成とすることができる。前記出力電流検出信号（Ｓｉ）と前記能力信号（Ｓａ）の両方をホールドするよう構成すれば、さらに好適である。
【００４０】
なお、前記電流遮断スイッチ回路（ＳＷｓ）の遮断状態において前記給電駆動回路（Ｕｇ）の動作停止を行えば、前記コンデンサ（Ｃｘ）の充放電は行われないことにより、前記ランプ電圧検出手段（Ｖｘ）により検出されて生成される前記ランプ電圧検出信号（Ｓｖ）は、前記電流遮断スイッチ回路（ＳＷｓ）の遮断直前の状態を実質的に保持するため、前記出力電流目標信号（Ｓｔ）も、前記電流遮断スイッチ回路（ＳＷｓ）の遮断直前の状態を保持すると考えられる。
【００４１】
しかしながら、前記出力電流検出信号（Ｓｉ）や前記ランプ電圧検出信号（Ｓｖ）には揺らぎが存在するため、前記出力電流目標信号（Ｓｔ）に対する前記出力電流検出信号（Ｓｉ）の誤差が零である状態において前記出力電流変調指令信号（Ｓｑ）が活性化される保証は無く、前記出力電流変調指令信号（Ｓｑ）が活性化されている期間、該誤差が存在する状態で放置されることは、前記出力電流変調指令信号（Ｓｑ）が非活性状態に戻ったときに、元の状態へ回復するまでの時間を多く必要とする結果となる。特に、前記出力電流誤差演算回路（Ｕｄ）が積分回路的動作を行うものの場合は、この現象は顕著になる。
したがって、前記電力制御回路（Ｕｐ）についても、前記出力電流変調指令信号（Ｓｑ）が活性化されている期間は、前記出力電流目標信号（Ｓｔ）の出力状態をホールドすることが望ましい。
【００４２】
なお、ここでは、前記出力電流目標ホールド信号（Ｓｍｔ）によって、前記出力電流目標信号（Ｓｔ）をホールドするための構成として、前記出力電流目標信号（Ｓｔ）を生成している前記電力制御回路（Ｕｐ）の動作を制御する方法について記載したが、これ以外にも、前記した、前記出力電流検出手段（Ｉｘ）による検出信号をホールドするためのランプ電流検出信号ホールド回路（Ｕｓｉ）を設けることと同様に、前記ランプ電圧検出手段（Ｖｘ）による検出信号をホールドするためのランプ電圧検出信号ホールド回路を設けるなどして、前記ランプ電圧検出信号（Ｓｖ）をホールドする方法などを採用することができるが、結果的に前記出力電流目標信号（Ｓｔ）がホールドされれば、何れの方法でも構わない。
【００４３】
以上述べたように、前記図１の本発明の放電ランプ点灯装置においては、ランプ電流の遮断に際して、マイクロプロセッサや複雑な電力制御フィードバックループのような遅い回路の応答を待つことなく、前記出力電流低減指令信号（Ｓｑｓ）を活性および非活性に制御することにより、前記放電ランプ（Ｌｄ）に直列的に設けられた前記電流遮断スイッチ回路（ＳＷｓ）を遮断および遮断解除するため、高速なランプ電流の遮断および遮断からの復帰が可能である。
また、マイクロプロセッサやコンバータのような内部タイミングの存在する回路の応答を待つことなく動作するため、動作の遅れが最小限に抑えられ、ジッタが生じない。
【００４４】
さらに、前記電流遮断スイッチ回路（ＳＷｓ）を遮断中においては、前記コンバータ（Ｕｃ）の動作を停止することにより、前記給電回路（Ｕｘ）の出力段に設けられた前記コンデンサ（Ｃｘ）への充電動作が停止されるため、前記給電回路（Ｕｘ）の出力電圧が変化せず、さらに、前記出力電流誤差演算回路（Ｕｄ）の出力信号または前記出力電流検出信号（Ｓｉ）の何れかをホールドすることにより、フィードバック制御ループの状態が変化せず、したがって、前記電流遮断スイッチ回路（ＳＷｓ）の遮断解除後は、前記電流遮断スイッチ回路（ＳＷｓ）の遮断直前の状態に速やかに回復して、ランプの点灯を再開することができ、前記したランプ電流がゆっくりとしか回復しなかったり、一度過大電流が流れた後に回復したり、減衰振動的に回復したりするような波形となる現象を最小限に抑えることができる。
【００４５】
放電ランプの仕様に依存するが、ランプ電流の遮断時間には限度があり、それを超えて遮断を行った場合には、ランプが消灯したまま、復帰できない現象が起こる。
例えば、電極間距離が２ｍｍ以下、封入水銀量が１立方ミリメートルあたり０.１５ｍｇ以上、封入ハロゲン量が１立方ミリメートルあたり１０のマイナス６乗からマイナス２乗マイクロモルの仕様を有する高圧水銀ランプの場合、４ｍｓが限度となる。
【００４６】
このような現象が発生する可能性のあるような長い時間にわたってランプ電流の遮断を行う必要がある場合には、前記図１において破線で示されているように、前記放電ランプ（Ｌｄ）に印加される電圧を一時的に高めるための一時昇圧手段（Ｕｈ）を設けることにより、この現象を回避することができる。
前記変調制御信号生成回路（Ｕｍ）は、前記出力電流変調指令信号（Ｓｑ）が非活性状態に戻ったときに、前記したように前記電流遮断スイッチ回路（ＳＷｓ）を遮断解除するとともに、前記一時昇圧手段（Ｕｈ）を動作させるための一時昇圧手段トリガ信号（Ｓｍｈ）を活性化するように構成するならば、前記放電ランプ（Ｌｄ）には、前記コンデンサ（Ｃｘ）に充電されている、前記電流遮断スイッチ回路（ＳＷｓ）の遮断直前のランプ電圧に加えて、前記一時昇圧手段（Ｕｈ）の作用により昇圧された電圧が印加される。
【００４７】
このときに印加すべき電圧に関する条件は、ランプの仕様や前記電流遮断スイッチ回路（ＳＷｓ）の遮断時間に依存するが、前記した無負荷開放電圧の程度のピーク電圧を有する、半値幅１００ｎｓ程度のパルス電圧でも有効である。例えば、前記した仕様を有する高圧水銀ランプでは、典型的な定常ランプ電圧が１００Ｖ程度、典型的な無負荷開放電圧が３００Ｖ程度であるから、もし前記一時昇圧手段（Ｕｈ）を設置しない場合は、前記電流遮断スイッチ回路（ＳＷｓ）の遮断解除時にランプに印加される電圧は１００Ｖ程度になるが、これを、前記一時昇圧手段（Ｕｈ）を設置して３００Ｖ程度の電圧を印加することになり、効果は非常に大きい。
【００４８】
次に、放電ランプ（Ｌｄ）に流れる電流の一部をバイパスするための可変電流制限回路（ＳＷｂ）等を有する、本発明の放電ランプ点灯装置の形態を簡略化して示すブロック図である図２を用いて、本発明を実施するための形態について説明する。図２の放電ランプ点灯装置における給電回路（Ｕｘ）の構造は、前記図１における前記給電回路（Ｕｘ）のものと同様である。
ただし、前記と同様の変調制御信号生成回路（Ｕｍ）を設け、前記出力電流変調指令信号（Ｓｑ）が活性化されたときは、前記出力電流目標信号（Ｓｔ）をホールドするよう出力電流目標ホールド信号（Ｓｍｔ）を活性化するなどの機能を有するように構成することについては、条件によって省略することが可能である。
【００４９】
図２の放電ランプ点灯装置は、前記図１のものにおける前記電流遮断スイッチ回路（ＳＷｓ）および前記一時昇圧手段（Ｕｈ）の代わりに、可変電流制限回路（ＳＷｂ）およびバイパス電流検出手段（Ｉｂ）、電流バイパス制御回路（Ｕｎ）を設けて構成される。
【００５０】
前記可変電流制限回路（ＳＷｂ）は、例えばＦＥＴから構成されて前記放電ランプ（Ｌｄ）に並列的に接続され、前記放電ランプ（Ｌｄ）に流れる電流の一部をバイパスする。前記バイパス電流検出手段（Ｉｂ）は、前記可変電流制限回路（ＳＷｂ）に流れるバイパス電流（ＩＢ）を検出して、バイパス電流検出信号（Ｓｂ）を生成する。
前記電流バイパス制御回路（Ｕｎ）には出力電流変調指令信号（Ｓｑ）が入力され、前記出力電流変調指令信号（Ｓｑ）が非活性状態では、前記バイパス電流検出信号（Ｓｂ）が実質的に零になるよう、すなわち前記可変電流制限回路（ＳＷｂ）に電流が流れないように、前記可変電流制限回路（ＳＷｂ）の動作制御のためのバイパス電流制御信号（Ｓｍｂ）を制御する。
【００５１】
また、前記出力電流変調指令信号（Ｓｑ）が活性化されたときは、前記出力電流変調指令信号（Ｓｑ）の非活性状態のときに前記放電ランプ（Ｌｄ）に流れていた電流のうちの規定された割合の電流が前記可変電流制限回路（ＳＷｂ）に流れるように、すなわち前記バイパス電流検出信号（Ｓｂ）が前記出力電流検出信号（Ｓｉ）に対して比例係数（Ｋ）を乗じた値になるように、フィードバック的に前記バイパス電流制御信号（Ｓｍｂ）を制御する。
【００５２】
以上のような構成により、前記出力電流変調指令信号（Ｓｑ）が非活性状態にあるときは、前記給電回路（Ｕｘ）の出力電流（ＩＯ）の全てが前記放電ランプ（Ｌｄ）に流され、前記放電ランプ（Ｌｄ）において消費される電力が目標とする電力値に維持されるよう、前記放電ランプ（Ｌｄ）の電流がフィードバック的に制御される。
【００５３】
前記出力電流変調指令信号（Ｓｑ）が活性化されると、規定された割合の電流が前記可変電流制限回路（ＳＷｂ）にバイパス的に流され、この電流制御は、前記コンバータ（Ｕｃ）およびその能力制御に関する制御回路の操作を含まないことにより高速に実現できるため、前記可変電流制限回路（ＳＷｂ）にバイパス的に流された分だけ、前記放電ランプ（Ｌｄ）に流れる電流が高速で低減される。
【００５４】
そして、前記出力電流変調指令信号（Ｓｑ）が非活性状態に戻ったときは、前記可変電流制限回路（ＳＷｂ）の電流が遮断されるため、前記放電ランプ（Ｌｄ）に流れる電流が、前記出力電流変調指令信号（Ｓｑ）の活性化直前の状態に高速で回復され、前記した前記放電ランプ（Ｌｄ）において消費される電力が目標とする電力値に維持されるよう、フィードバック的に制御される状態に戻る。
【００５５】
ところで、ＨＩＤランプが有する独特の特徴として、ランプ電流が変化してもそのランプ電圧はあまり変化しない、という点がある。すなわち、近似的にはツェナダイオードのように流す電流とは無関係に、ランプ電圧を一定と見なすことができる。
ただし、この電圧一定性は短時間的なもので、点灯開始からの経過時間に依存するランプ温度や余命により、ゆっくりではあるが、かなり大幅に変化する。
【００５６】
したがって、前記可変電流制限回路（ＳＷｂ）は前記放電ランプ（Ｌｄ）に並列的に設置されているため、前記可変電流制限回路（ＳＷｂ）に電流が流れたり遮断されたりしても、前記ランプ電圧検出信号（Ｓｖ）は、近似的には一定であり、そのため、前記ランプ電圧検出信号（Ｓｖ）に基づいて生成される前記出力電流目標信号（Ｓｔ）は、前記出力電流変調指令信号（Ｓｑ）の活性・非活性の変化によっては、近似的には変化しないことになる。
【００５７】
結局、前記出力電流変調指令信号（Ｓｑ）の活性・非活性の変化があっても、前記給電回路（Ｕｘ）の出力電圧も前記出力電流目標信号（Ｓｔ）も変化せず、前記コンバータ（Ｕｃ）およびその能力制御に関する制御回路の状態も変化しないため、前記した近似が成立する範囲内では、前記と同様の変調制御信号生成回路（Ｕｍ）を設け、前記出力電流変調指令信号（Ｓｑ）が活性化されたときは、前記出力電流目標信号（Ｓｔ）をホールドするよう出力電流目標ホールド信号（Ｓｍｔ）を活性化するなどの機能を有するように構成することは、省略することが可能であることがわかる。
【００５８】
以上述べたように、前記図２の本発明の放電ランプ点灯装置においては、ランプ電流の遮断に際して、マイクロプロセッサや複雑な電力制御フィードバックループのような遅い回路の応答を待つことなく、前記出力電流低減指令信号（Ｓｑｓ）を活性および非活性に制御することにより、前記放電ランプ（Ｌｄ）に並列的に設けられた前記可変電流制限回路（ＳＷｂ）によるランプ電流のバイパスおよびバイパス解除するため、高速なランプ電流の低減および低減からの復帰が可能である。
また、マイクロプロセッサやコンバータのような内部タイミングの存在する回路の応答を待つことなく動作するため、動作の遅れが最小限に抑えられ、ジッタが生じない。
【００５９】
なお、単にランプ電流を低減するのであれば、固定抵抗とスイッチ素子の直列回路を、ランプに対して並列的に設け、このスイッチ素子を導通することによって電流をバイパスさせるものによっても実現できる。
ここで、前記バイパス電流検出信号（Ｓｂ）が前記出力電流検出信号（Ｓｉ）に対して比例係数（Ｋ）を乗じた値になるようにする理由を以下に説明する。
【００６０】
放電ランプには、放電空間の封入物の成分や量のバラツキ、あるいは主放電のための電極（Ｅ１，Ｅ２）の間隔のバラツキや、消耗状態による長期的経時変化、ランプ温度の変化による短期的経時変化などに起因して、ランプのインピーダンスのバラツキや経時変化が存在する。
このような、インピーダンスが一定でない放電ランプの特性のもとでは、ランプに並列的に設けた固定抵抗に電流をバイパスさせることによりランプ電流を低減するものでは、低減状態にあるときの、ランプで消費される電力、すなわちランプの明るさは、その時点でのランプのインピーダンスに依存してしまうという欠点を孕むことになる。
【００６１】
前記したように、放電ランプには、近似的にランプ電圧を一定と見なすことができるという独特の特徴がある。
したがって、前記出力電流検出信号（Ｓｉ）に対して比例係数（Ｋ）を乗じた値になるように制御して、ランプ電流を規定された割合だけ低減することにより、低減状態にあるときの、ランプ電流と近似的一定のランプ電圧との積に等しい消費電力、すなわちランプの明るさが、その時点でのランプのインピーダンスに依存せずに、一定割合だけ低減されることになり、前記した欠点が解消されるのである。
【００６２】
しかしながら、前記可変電流制限回路（ＳＷｂ）にバイパス的に流される電流の割合が非常に大きい場合は、前記放電ランプ（Ｌｄ）に流れる電流が非常に小さくなるため、前記した近似の精度が低下する場合がある。
そのような場合は、前記出力電流目標信号（Ｓｔ）が、前記出力電流変調指令信号（Ｓｑ）の活性・非活性の変化によって多少変化する可能性があるため、前記と同様の変調制御信号生成回路（Ｕｍ）を設け、前記出力電流変調指令信号（Ｓｑ）が活性化されたときは、前記出力電流目標信号（Ｓｔ）をホールドするよう出力電流目標ホールド信号（Ｓｍｔ）を活性化ように構成することが望ましい。
【００６３】
このように構成することにより、前記可変電流制限回路（ＳＷｂ）によるランプ電流のバイパス中においては、前記出力電流目標ホールド信号（Ｓｍｔ）を活性化して前記出力電流目標信号（Ｓｔ）をホールドすることにより、フィードバック制御ループの状態が変化せず、したがって、前記可変電流制限回路（ＳＷｂ）によるランプ電流のバイパス解除後は、バイパス開始直前の状態に速やかに回復して、ランプの点灯を再開することができ、前記したランプ電流がゆっくりとしか回復しなかったり、一度過大電流が流れた後に回復したり、減衰振動的に回復したりするような波形となる現象を最小限に抑えることができる。
【００６４】
なお、前記出力電流目標信号（Ｓｔ）をホールドするための構成としては、前記したように、結果的に前記出力電流目標信号（Ｓｔ）がホールドされれば、何れの方法でも構わない。
【００６５】
前記可変電流制限回路（ＳＷｂ）は、言わば可変抵抗であるため、これに電流を流している期間は、電力が消費され発熱する。
前記出力電流変調指令信号（Ｓｑ）が時間幅の短いパルスであることを前提として、前記可変電流制限回路（ＳＷｂ）の放熱設計が行われているものにおいて、もし何らかの原因により、前記出力電流変調指令信号（Ｓｑ）の活性状態の期間が異常に長くなったり、異常な高頻度で活性状態になったりした場合には、前記可変電流制限回路（ＳＷｂ）は、内部の温度上昇が過大になって破損する可能性がある。
このような現象は、例えば、前記出力電流変調指令信号（Ｓｑ）が放電ランプ点灯装置の外部から供給されるものの場合に発生し易いと考えられる。
【００６６】
この問題から前記可変電流制限回路（ＳＷｂ）を保護するための、出力電流変調指令信号補正回路（Ｕｙ）の構成を図３に示す。
外部から供給される、正論理の原出力電流変調指令信号（Ｓｑｅ）が活性化すると、バッファ（Ｇｙ０１）を介し、またダイオード（Ｄｙ１）および充電抵抗（Ｒｙ１）を介してコンデンサ（Ｃｙ１）を充電する。
前記原出力電流変調指令信号（Ｓｑｅ）の活性状態の期間が長いほど、また頻度が高いほど前記コンデンサ（Ｃｙ１）の電圧は高くなる。
逆に、前記原出力電流変調指令信号（Ｓｑｅ）の非活性状態では、ダイオード（Ｄｙ２）および放電抵抗（Ｒｙ２）を介して前記コンデンサ（Ｃｙ１）を放電する。
前記原出力電流変調指令信号（Ｓｑｅ）の非活性状態の期間が長いほど、また頻度が高いほど前記コンデンサ（Ｃｙ１）の放電は進み、電圧は零ボルトに漸近する。
【００６７】
この回路は、前記コンデンサ（Ｃｙ１）の電圧が前記可変電流制限回路（ＳＷｂ）の内部温度上昇値に対応づけられたシミュレーションモデルと考えられる。
したがって、前記コンデンサ（Ｃｙ１）の静電容量と、前記充電抵抗（Ｒｙ１）および前記放電抵抗（Ｒｙ２）の抵抗値を適当に定めた上で、前記可変電流制限回路（ＳＷｂ）の内部温度上昇値の上限値に対応する電圧を有する基準電圧信号源（Ｖｙ１）の電圧と、前記コンデンサ（Ｃｙ１）の電圧とを比較器（Ｃｍｙ１）を用いて比較し、前記コンデンサ（Ｃｙ１）の電圧が前記基準電圧信号源（Ｖｙ１）の電圧より低い場合のみ、前記比較器（Ｃｍｙ１）がハイレベルの信号を出力するように構成することができる。
そして、ゲート回路（Ｇｙ０２）によって、前記比較器（Ｃｍｙ１）と前記原出力電流変調指令信号（Ｓｑｅ）との論理積をとるように構成する。
【００６８】
このような回路構成により、前記可変電流制限回路（ＳＷｂ）の内部温度上昇値が上限値以下であれば前記原出力電流変調指令信号（Ｓｑｅ）は、そのまま出力電流変調指令信号（Ｓｑ）として伝達され、前記可変電流制限回路（ＳＷｂ）の内部温度上昇値が上限値以上であれば、非活性化された出力電流変調指令信号（Ｓｑ）しか生成されないように動作するため、前記出力電流変調指令信号（Ｓｑ）の活性状態の期間が異常に長くなったり、異常な高頻度で活性状態になったりすることがなく、前記可変電流制限回路（ＳＷｂ）の保護が達成される。
【００６９】
前記問題から前記可変電流制限回路（ＳＷｂ）を保護するための、他の出力電流変調指令信号補正回路（Ｕｙ）の構成を図４に示す。
外部から供給される、正論理の原出力電流変調指令信号（Ｓｑｅ）は、予め定めた活性状態の継続時間の上限値に相当する、所定時間幅（τｗ）の正論理のパルス信号（Ｓｑｅ’）を発生する、例えばモノステーブルマルチバイブレータによって構成された、タイマ回路（ＴＭｙ１）に入力される。
前記タイマ回路（ＴＭｙ１）は、入力信号の立上りでトリガされて動作するものとしている。
また、前記パルス信号（Ｓｑｅ’）は、予め定めた非活性状態の継続時間の下限値に相当する、所定時間幅（τｐ）の負論理のパルス信号（Ｓｑｅ”）を発生するタイマ回路（ＴＭｙ２）に入力される。
前記タイマ回路（ＴＭｙ２）は、入力信号の立下りでトリガされて動作するものとしている。
そして、前記原出力電流変調指令信号（Ｓｑｅ）は、ゲート回路（Ｇｙ１１）によって、前記パルス信号（Ｓｑｅ”）との論理積をとられ、前記出力電流変調指令信号（Ｓｑ）が生成される。
【００７０】
前記図４の回路に関するタイミング図の一例を図５に示す。
前記原出力電流変調指令信号（Ｓｑｅ）のパルス（Ｐｅ１，Ｐｅ２，Ｐｅ４）は、前記パルス信号（Ｓｑｅ”）がハイレベルの期間内に完結しているため、そのまま前記出力電流変調指令信号（Ｓｑ）のパルス（Ｐｏ１，Ｐｏ２，Ｐｏ４）として出力される。
前記原出力電流変調指令信号（Ｓｑｅ）のパルス（Ｐｅ３，Ｐｅ６）は、予め定めた活性状態の継続時間の上限値を超えていることに起因して、前記パルス信号（Ｓｑｅ”）がハイレベルの期間を超えている部分があるため、超えた部分が削られて、前記出力電流変調指令信号（Ｓｑ）のパルス（Ｐｏ３，Ｐｏ６）として出力される。
前記原出力電流変調指令信号（Ｓｑｅ）のパルス（Ｐｅ５）は、予め定めた非活性状態の継続時間の下限値を待たずに発生していることに起因して、前記パルス信号（Ｓｑｅ”）がハイレベルとなる前の期間に存在するため、前記出力電流変調指令信号（Ｓｑ）においては、全体が削除されている。
【００７１】
このように、予め定めた上限値や下限値についての条件から外れる前記原出力電流変調指令信号（Ｓｑｅ）のパルスの部分またはパルス全体が削除され、削除された部分に対応する期間については、前記可変電流制限回路（ＳＷｂ）に電流を流さないように制御されるため、前記可変電流制限回路（ＳＷｂ）の保護が達成される。
【００７２】
なお、前記図４の回路は、前記原出力電流変調指令信号（Ｓｑｅ）の活性状態の継続時間が予め定めた上限値を超える期間を削除した前記出力電流変調指令信号（Ｓｑ）とする機能と、前記原出力電流変調指令信号（Ｓｑｅ）の活性状態の発生頻度が予め定めた上限値を超える期間を削除した前記出力電流変調指令信号（Ｓｑ）とする機能との両方を備えるように構成してあるが、もし前者の機能が不要の場合は、前記タイマ回路（ＴＭｙ１）を削除し、前記原出力電流変調指令信号（Ｓｑｅ）を前記タイマ回路（ＴＭｙ２）に直接入力するようにすればよく、もし前者の機能が不要での場合は、前記タイマ回路（ＴＭｙ２）を削除し、前記タイマ回路（ＴＭｙ１）の出力である前記パルス信号（Ｓｑｅ’）を前記ゲート回路（Ｇｙ１１）に直接入力するようにすればよい。
【００７３】
ところで、ここでは、予め定めた非活性状態の継続時間の下限値に関連する前記タイマ回路（ＴＭｙ２）を用いた制御を行うことによって、活性状態の発生頻度が予め定めた上限値を超える前記原出力電流変調指令信号（Ｓｑｅ）に対する前記可変電流制限回路（ＳＷｂ）の保護を行うものとしているが、活性状態の発生頻度が高いほど、非活性状態の継続時間が短くなるため、前記図４の回路によって、前記した活性状態の発生頻度が予め定めた上限値を超える前記原出力電流変調指令信号（Ｓｑｅ）に対する前記可変電流制限回路（ＳＷｂ）の保護が達成されていることがわかる。
このように、結果的に前記原出力電流変調指令信号（Ｓｑｅ）の活性状態の発生頻度が予め定めた上限値を超える期間が存在する場合の保護ができるならば、前記原出力電流変調指令信号（Ｓｑｅ）の頻度に相関する任意の量に基づいた制御が適用できる。
【００７４】
次に、発明を実施するための形態について、より具体的な構成を示した図面を用いて説明する。
図６は、ＤＣ駆動方式による、前記図１に対応した、放電ランプ（Ｌｄ）に流れる電流を遮断するための電流遮断スイッチ回路（ＳＷｓ）等を有する、本発明の放電ランプ点灯装置の構成の、簡略化された一例を示すものである。
【００７５】
本発明の放電ランプ点灯装置において、降圧チョッパによるコンバータ（Ｕｃ）を基本とした給電回路（Ｕｘ）は、端子（Ｔ１１，Ｔ１２）からＰＦＣ等のＤＣ電源より電圧の供給を受けて動作し、放電ランプ（Ｌｄ）への給電量調整を行う。前記給電回路（Ｕｘ）においては、ＦＥＴ等のスイッチ素子（Ｑｘ）によってＤＣ電源よりの電流をオン・オフし、チョークコイル（Ｌｘ）を介してコンデンサ（Ｃｘ）に充電が行われ、いま、電流遮断スイッチ回路（ＳＷｓ）のスイッチ素子（Ｑｓ）がオン状態である場合を考えれば、この電圧が放電ランプ（Ｌｄ）に印加され、放電ランプ（Ｌｄ）に電流を流すことができるように構成されている。
ここで、前記スイッチ素子（Ｑｓ）には、過電圧保護用のコンデンサ（Ｃｓ）が並列に設けられている。
【００７６】
なお、前記スイッチ素子（Ｑｘ）がオン状態の期間は、スイッチ素子（Ｑｘ）を通じた電流により、直接的にコンデンサ（Ｃｘ）への充電と負荷である放電ランプ（Ｌｄ）への電流供給が行われるとともに、チョークコイル（Ｌｘ）に磁束の形でエネルギーを蓄え、前記スイッチ素子（Ｑｘ）がオフ状態の期間は、チョークコイル（Ｌｘ）に磁束の形で蓄えられたエネルギーによって、フライホイールダイオード（Ｄｘ）を介してコンデンサ（Ｃｘ）への充電と放電ランプ（Ｌｄ）への電流供給が行われる。
【００７７】
前記降圧チョッパ型の給電回路（Ｕｘ）においては、前記スイッチ素子（Ｑｘ）の動作周期に対する、前記スイッチ素子（Ｑｘ）がオン状態の期間の比、すなわちデューティサイクル比により、前記放電ランプへの給電量を調整することができる。
ここでは、あるデューティサイクル比を有するゲート駆動信号（Ｓｇ）が給電駆動回路（Ｕｇ）によって生成され、ゲート駆動回路（Ｇｘ）を介して、前記スイッチ素子（Ｑｘ）のゲート端子を制御することにより、前記したＤＣ電源よりの電流のオン・オフが制御される。
【００７８】
スタータ回路（Ｕｚ）においては、抵抗（Ｒｚ）を介して、前記給電回路（Ｕｘ）の出力電圧（ＶＯ）によってコンデンサ（Ｃｚ）が充電される。
例えば、後述するマイクロプロセッサユニット（Ｍｐｕ）などで生成されるトリガ信号（Ｓｚ）を受けてゲート駆動回路（Ｇｚ）を活性化すると、サイリスタ等よりなるスイッチ素子（Ｑｚ）が導通することにより、前記コンデンサ（Ｃｚ）がトランス（Ｔｚ）の１次側巻線（Ｐｚ）を通じて放電し、２次側巻線（Ｈｚ）に高電圧パルスを発生する。
スタータ回路（Ｕｚ）の２次側巻線（Ｈｚ）に発生した高電圧は、放電ランプ（Ｌｄ）のトリガ電極（Ｅｔ）に印加され、前記放電ランプ（Ｌｄ）の電極（Ｅ１，Ｅ２）間の放電を始動することができる。
【００７９】
前記放電ランプ（Ｌｄ）の電極（Ｅ１，Ｅ２）間を流れるランプ電流、すなわち前記給電回路（Ｕｘ）の出力電流（ＩＯ）と、電極（Ｅ１，Ｅ２）間に発生するランプ電圧、すなわち前記給電回路（Ｕｘ）の出力電圧（ＶＯ）とは、出力電流検出手段（Ｉｘ）と、ランプ電圧検出手段（Ｖｘ）とによって、検出できるように構成される。なお、前記出力電流検出手段（Ｉｘ）については、シャント抵抗を用いて、また前記ランプ電圧検出手段（Ｖｘ）については、分圧抵抗を用いて簡単に実現することができる。
前記出力電流検出手段（Ｉｘ）よりの出力電流検出信号（Ｓｉ）は出力電流誤差演算回路（Ｕｄ）に入力され、前記ランプ電圧検出手段（Ｖｘ）よりのランプ電圧検出信号（Ｓｖ）は、電力制御回路（Ｕｐ）に入力される。
【００８０】
図７は、前記図６に記載の前記電力制御回路（Ｕｐ）および前記出力電流誤差演算回路（Ｕｄ）の簡略化された構成を示すものである。前記ランプ電圧検出信号（Ｓｖ）は、前記電力制御回路（Ｕｐ）のなかのＡＤ変換器（Ａｄｃ）に入力されて、適当な桁数を有するディジタルのランプ電圧データ（Ｓｘｖ）に変換され、マイクロプロセッサユニット（Ｍｐｕ）に入力される。
ここで、マイクロプロセッサユニット（Ｍｐｕ）は、ＣＰＵやプログラムメモリ、データメモリ、クロックパルス発生回路、タイムカウンタ、ディジタル信号の入出力のためのＩＯ制御器などを含む。
【００８１】
いま、出力電流目標ホールド信号（Ｓｍｔ）が非活性状態であるとして、マイクロプロセッサユニット（Ｍｐｕ）は、前記ランプ電圧データ（Ｓｘｖ）を参照した計算や、その時点の系の状態に応じた条件判断に基づき、後述する出力電流誤差演算回路（Ｕｄ）のための、チョッパ能力制御目標データ（Ｓｘｔ）を、例えば定期的に更新する。
前記チョッパ能力制御目標データ（Ｓｘｔ）は、ＤＡ変換器（Ｄａｃ）によって、アナログの出力電流目標信号（Ｓｔ）に変換され、出力電流誤差演算回路（Ｕｄ）に入力される。
【００８２】
さらに、許容されるランプ電流の上限値を規定するためのランプ電流上限信号（Ｓｋ）が、ランプ電流上限信号発生回路（Ｕｓｋ）により発生され、出力電流誤差演算回路（Ｕｄ）に入力される。
【００８３】
前記出力電流誤差演算回路（Ｕｄ）内においては、前記出力電流目標信号（Ｓｔ）は、必要に応じて設ける増幅器またはバッファ（Ａｄ１）とダイオード（Ｄｄ１）を介して、さらに、前記ランプ電流上限信号（Ｓｋ）は、必要に応じて設ける増幅器またはバッファ（Ａｄ２）とダイオード（Ｄｄ２）を介して、ともにプルアップ抵抗（Ｒｄ１）の一端に接続され、チョッパ駆動目標信号（Ｓｄ２）が生成される。なお、前記プルアップ抵抗（Ｒｄ１）の他端は適当な電圧を有する基準電圧源（Ｖｄ１）に接続される。
したがって前記チョッパ駆動目標信号（Ｓｄ２）は、前記出力電流目標信号（Ｓｔ）に対応する信号（Ｓｄ３）または前記ランプ電流上限信号（Ｓｋ）に対応する信号（Ｓｄ４）のうちの、何れか大きくない方が選択された信号となる。
【００８４】
すなわち、前記電力制御回路（Ｕｐ）が、例えば、定格電力に対応する定数を前記ランプ電圧データ（Ｓｘｖ）で除算して、定格電力を達成するためのランプ電流の値を算出し、この値に対応するものとして生成するなど、何らかの方法で前記出力電流目標信号（Ｓｔ）を生成したとして、仮にこれが不適当であった場合でも、前記出力電流誤差演算回路（Ｕｄ）内において、ハードウェア的に、ランプ電流が前記ランプ電流上限信号（Ｓｋ）を超えないように、前記チョッパ駆動目標信号（Ｓｄ２）が制限されることになる。
【００８５】
因みに、前記したＡＤ変換器（Ａｄｃ）やマイクロプロセッサユニット（Ｍｐｕ）を介した制御は、動作速度が遅い（もしくは速いものとすると高コストとなる）ため、例えばランプの放電状態が急変するなどの事態が生じた場合には、その動作遅れによって、前記した出力電流目標信号（Ｓｔ）の不適当が発生し得るため、このような電流制限機能をハードウェア的に構成することは、ランプや給電装置の保護の観点からも有益なことである。
【００８６】
一方、前記出力電流検出信号（Ｓｉ）は、必要に応じて設ける増幅器またはバッファ（Ａｄ３）とダイオード（Ｄｄ３）を介して、一端がグランド（Ｇｎｄｘ）に接続されたプルダウン抵抗（Ｒｄ５）の他端に接続され、制御対象信号（Ｓｄ５）が生成される。
【００８７】
さらに、前記ランプ電圧検出信号（Ｓｖ）は、比較器（Ｃｍｖ）によって、前記した無負荷開放電圧に対応する電圧を有する基準電圧源（Ｖｄ２）の電圧と比較され、もし、前記ランプ電圧検出信号（Ｓｖ）が、無負荷開放電圧より高い場合は、トランジスタ（Ｑｄ１）がオフまたは能動状態になり、適当な電圧源（Ｖｄ３）から、抵抗（Ｒｄ４）とダイオード（Ｄｄ４）を介して、前記プルダウン抵抗（Ｒｄ５）に電流を流すことにより、前記制御対象信号（Ｓｄ５）の水準を上げるように動作する。
逆に前記ランプ電圧検出信号（Ｓｖ）が、無負荷開放電圧より低い場合は、前記トランジスタ（Ｑｄ１）がオン状態になるため、前記電圧源（Ｖｄ３）からの電流は短絡され、前記制御対象信号（Ｓｄ５）は、前記出力電流検出信号（Ｓｉ）に対応するものとなる。
何となれば、前記のプルダウン抵抗（Ｒｄ５）とダイオード（Ｄｄ３）、ダイオード（Ｄｄ４）よりなる回路は、各ダイオードのアノード側の信号（Ｓｄ６）と信号（Ｓｄ７）の何れか小さくない方に対応する電圧が選択されてプルダウン抵抗（Ｒｄ５）に発生するからである。
【００８８】
このように構成したことにより、たとえ出力電流がほとんど停止して、前記出力電流検出信号（Ｓｉ）がほとんど入らない状態であっても、前記ランプ電圧検出信号（Ｓｖ）が、前記無負荷開放電圧より高くなろうとすると、前記制御対象信号（Ｓｄ５）が急速に上昇することにより、ランプ電圧（ＶＬ）は、概略無負荷開放電圧以下に、常にハードウェア的に制限される。
【００８９】
前記チョッパ駆動目標信号（Ｓｄ２）は、抵抗（Ｒｄ２）と抵抗（Ｒｄ３）で分圧されて、演算増幅器（Ａｄｅ）の反転入力端子に入力される。
一方、前記制御対象信号（Ｓｄ５）は、抵抗（Ｒｈ１）を介して前記演算増幅器（Ａｄｅ）の非反転入力端子に入力される。
いま、トランジスタ（Ｑｈ１，Ｑｈ２）がオフ状態であるとすれば、前記演算増幅器（Ａｄｅ）の出力信号、すなわち能力信号（Ｓａ）は、積分コンデンサ（Ｃｄ１）とスピードアップ抵抗（Ｒｄ６）を介して反転入力端子にフィードバックされているため、前記演算増幅器（Ａｄｅ）は、前記チョッパ駆動目標信号（Ｓｄ２）の抵抗（Ｒｄ２）と抵抗（Ｒｄ３）による分圧電圧に対する、前記制御対象信号（Ｓｄ５）の電圧の差を積分する、誤差積分回路としてはたらく。
【００９０】
図８は、前記図６に記載の前記給電駆動回路（Ｕｇ）の簡略化された構成を示すものである。時定数を決めるための抵抗（Ｒｄ０）とコンデンサ（Ｃｄ０）が接続された発振器（Ｏｓｃ）は、図９のａに示すような鋸歯状波信号（Ｓｄ０）を発生し、この鋸歯状波信号（Ｓｄ０）と、前記出力電流誤差演算回路（Ｕｄ）から入力される前記能力信号（Ｓａ）とは、
比較器（Ｃｍｇ）で比較される。
【００９１】
ただし比較に際しては、前記能力信号（Ｓａ）に対してオフセット電圧（Ｖｄ４）を加えた信号（Ｓｄ８）と前記鋸歯状波信号（Ｓｄ０）とが比較される。
それは、トランジスタ（Ｑｈ４）がオフ状態であるとして、前記能力信号（Ｓａ）はダイオード（Ｄｈ１）を介して抵抗（Ｒｈ９）に流れるため、前記抵抗（Ｒｈ９）には、概ね前記能力信号（Ｓａ）に等しい電圧が発生するが、適当な電圧を有する基準電圧源（Ｖｈ１）から抵抗（Ｒｈ８）およびツェナダイオード（Ｄｈ２）を介して前記抵抗（Ｒｈ９）に電流が流れることにより、前記ツェナダイオード（Ｄｈ２）のカソード端子の電圧の信号（Ｓｄ８）は、前記能力信号（Ｓａ）より前記ツェナダイオード（Ｄｈ２）のツェナ電圧によるオフセット電圧（Ｖｄ４）が加算された電圧の信号（Ｓｄ８）となるからである。
【００９２】
前記鋸歯状波信号（Ｓｄ０）の電圧が前記信号（Ｓｄ８）の電圧よりも高い期間においてハイレベルとなる前記ゲート駆動信号（Ｓｇ）が生成され、前記出力電流誤差演算回路（Ｕｄ）から出力される。前記したように、前記信号（Ｓｄ８）は前記能力信号（Ｓａ）にオフセットを加えたものであるため、前記能力信号（Ｓａ）が仮に零であったとしても、前記ゲート駆動信号（Ｓｇ）のデューティサイクル比は、１００％より小さいある最大値、すなわち最大デューティサイクル比ＤＸｍａｘ以下になるように構成されている。前記図９のａおよびｂには、前記能力信号（Ｓａ）、およびこれに対してオフセットを加えた信号（Ｓｄ８）、前記鋸歯状波信号（Ｓｄ０）と前記ゲート駆動信号（Ｓｇ）の関係が示されている。
【００９３】
給電駆動回路（Ｕｇ）から出力された前記ゲート駆動信号（Ｓｇ）が、前記ゲート駆動回路（Ｇｘ）に入力されることにより、結果として、前記出力電流検出信号（Ｓｉ）および前記ランプ電圧検出信号（Ｓｖ）が、スイッチ素子（Ｑｘ）の動作にフィードバックされたフィードバック制御系が完成する。なお、前記図７記載の出力電流誤差演算回路（Ｕｄ）の構成に際しては、前記演算増幅器（Ａｄｅ）や発振器（Ｏｓｃ）、比較器（Ｃｍｇ）などが集積された市販の集積回路として、テキサスインスツルメンツ社製ＴＬ４９４などを利用することができる。
【００９４】
図１０は、一時昇圧手段（Ｕｈ）の構成の、簡略化された一例を示すものである。
抵抗（Ｒｈ）を介して、前記給電回路（Ｕｘ）の出力電圧（ＶＯ）によってコンデンサ（Ｃｈ）が充電される。
前記電流遮断スイッチ回路（ＳＷｓ）の遮断解除時に、一時昇圧手段トリガ信号（Ｓｍｈ）を受けてゲート駆動回路（Ｇｈ）を活性化すると、サイリスタ等よりなるスイッチ素子（Ｑｈ）が導通することにより、前記コンデンサ（Ｃｈ）がトランス（Ｔｈ）の１次側巻線（Ｐｈ）を通じて放電し、２次側巻線（Ｓｈ）にパルスを発生する。
このパルスは、前記給電回路（Ｕｘ）の出力電圧（ＶＯ）に重畳されて、前記放電ランプ（Ｌｄ）に印加される。
【００９５】
なお、図１１の回路部（Ｕｚｈ）のように、前記図１０の前記一時昇圧手段（Ｕｈ）と、前記図６の前記スタータ回路（Ｕｚ）とを複合し、スイッチ素子（Ｑｈ）およびゲート駆動回路（Ｇｈ）等を共通化することもできる。
スタータ動作のための前記トリガ信号（Ｓｚ）と前記一時昇圧手段トリガ信号（Ｓｍｈ）とを論理和ゲート（Ｇｚｈ）を用いて合成したことにより、前記トリガ信号（Ｓｚ）または前記一時昇圧手段トリガ信号（Ｓｍｈ）の何れが活性化されても前記ゲート駆動回路（Ｇｈ）が動作する。
【００９６】
ランプ始動時の、前記給電回路（Ｕｘ）の出力電圧（ＶＯ）は無負荷開放電圧で、前記したように典型的には３００Ｖ程度と比較的高いが、一方前記電流遮断スイッチ回路（ＳＷｓ）の遮断解除時の、前記給電回路（Ｕｘ）の出力電圧（ＶＯ）は定常点灯ランプ電圧であり、前記したように典型的には１００Ｖ程度と比較的低い。
したがって、前記コンデンサ（Ｃｚ）や前記トランス（Ｔｚ）などのスタータの動作のための回路素子の定数は、無負荷開放電圧の出力電圧（ＶＯ）に基づき、また前記コンデンサ（Ｃｈ）や前記トランス（Ｔｈ）などの一時昇圧手段の動作のための回路素子の定数は、定常点灯ランプ電圧の出力電圧（ＶＯ）に基づき設定する必要がある。
【００９７】
ただし、このような構成によると、始動時にも、一時昇圧手段のパルス電圧が前記放電ランプ（Ｌｄ）に印加されるが、これは、始動し易くなるように作用するため問題ではない。
また、前記電流遮断スイッチ回路（ＳＷｓ）の遮断解除時にも、前記トランス（Ｔｚ）に電圧が発生するが、前記した事情により、前記給電回路（Ｕｘ）の出力電圧（ＶＯ）がスタータの動作のために必要な電圧よりも低く、ほとんど働かないため、これも問題にはならない。
【００９８】
もし、前記電流遮断スイッチ回路（ＳＷｓ）の遮断解除時に前記トランス（Ｔｚ）に電圧を発生させたくない場合は、放電ランプ（Ｌｄ）の始動完了後は、前記トランス（Ｔｚ）の前記１次側巻線（Ｐｈ）をスイッチ素子により短絡しておくか、前記１次側巻線（Ｐｈ）に電流が流れないようスイッチ素子により切断しておけばよい。
【００９９】
図１２は、出力電流変調指令信号（Ｓｑ）が外部から入力される場合のインターフェイス、および変調制御信号生成回路（Ｕｍ）の一例について記載したものである。
いま、前記出力電流変調指令信号（Ｓｑ）が短いパルス信号である場合を想定し、インターフェイス素子として、差動平衡通信を行うためのレシーバ（ＩＦｍ２）で受信するものについて記載してある。
この場合、出力電流変調指令信号（Ｓｑ）は、差動信号（Ｓｍ１，Ｓｍ２）の２本から構成される。
前記差動信号（Ｓｍ１，Ｓｍ２）の送信は、同じく差動平衡通信を行うためのドライバ（ＩＦｍ１）を用いて行われる。
なお、前記ドライバ（ＩＦｍ１）および前記レシーバ（ＩＦｍ２）としては、例えばリニアテクノロジー社製のＩＣであるＬＴＣ１６９０を使用することができる。インターフェイス素子としては、ここに記載したものの他に、高速フォトカプラなどを用いることができる。
【０１００】
出力電流変調指令信号（Ｓｑ）がハイレベルのときに活性状態、ローレベルのときに非活性状態と想定して、前記レシーバ（ＩＦｍ２）の出力信号が、活性状態から非活性状態に戻るときに、所定時間幅のハイレベルのパルスを生成するよう、例えばモノステーブルマルチバイブレータによって構成された、タイマ回路（ＴＭｍ１）により前記一時昇圧手段トリガ信号（Ｓｍｈ）を生成する。
一方、ここでは、前記出力電流目標ホールド信号（Ｓｍｔ）および前記能力ホールド信号（Ｓｍｄ）、前記給電駆動停止信号（Ｓｍｇ）は、前記レシーバ（ＩＦｍ２）の出力信号から直接生成され、前記電流遮断信号（Ｓｍｓ）は、論理反転ゲート（Ｇｍ１）により前記レシーバ（ＩＦｍ２）の出力信号を論理反転して生成されているが、これらの信号については、必要に応じ、個別にバッファや論理を整合させるための論理反転ゲート、あるいはタイミングを調整するための遅延回路などを挿入することができる。
【０１０１】
以上のように構成された前記図６の放電ランプ点灯装置は、前記出力電流変調指令信号（Ｓｑ）が非活性状態のときには、放電ランプ（Ｌｄ）の通常の点灯が行われ、フィードバック制御により、例えば定格電力が維持される。
前記出力電流変調指令信号（Ｓｑ）が活性化されると、前記出力電流目標ホールド信号（Ｓｍｔ）および前記能力ホールド信号（Ｓｍｄ）、前記給電駆動停止信号（Ｓｍｇ）、前記電流遮断信号（Ｓｍｓ）が活性化される。
【０１０２】
前記出力電流目標ホールド信号（Ｓｍｔ）が活性化されると、前記マイクロプロセッサユニット（Ｍｐｕ）は、前記チョッパ能力制御目標データ（Ｓｘｔ）を更新する動作を停止し、その結果、前記ＤＡ変換器（Ｄａｃ）を介した前記出力電流目標信号（Ｓｔ）がホールドされる。
【０１０３】
前記能力ホールド信号（Ｓｍｄ）が活性化されると、抵抗（Ｒｈ２，Ｒｈ３）を介して、トランジスタ（Ｑｈ１，Ｑｈ２）がオン状態になるため、前記演算増幅器（Ａｄｅ）の反転入力端子および非反転入力端子がともにグランドに短絡され、その結果、前記演算増幅器（Ａｄｅ）による誤差積分回路は、積分動作を停止するため、その出力信号である前記能力信号（Ｓａ）は、前記能力ホールド信号（Ｓｍｄ）が活性化される直前の積分値をホールドする。
【０１０４】
前記給電駆動停止信号（Ｓｍｇ）が活性化されると、抵抗（Ｒｈ４）を介してトランジスタ（Ｑｈ３）がオン状態になり、抵抗（Ｒｈ５）を介して抵抗（Ｒｈ６）に電流が流れるとともに、抵抗（Ｒｈ７）を介して前記トランジスタ（Ｑｈ４）がオン状態になるため、前記信号（Ｓｄ８）の電圧は、前記基準電圧源（Ｖｈ１）の電圧に上昇させられ、その結果、前記図９のａのなかの直線Ｓｄ８’のレベルになるため、前記ゲート駆動信号（Ｓｇ）のデューティサイクル比は、強制的に０％にされ、前記給電駆動回路（Ｕｇ）は動作停止する。
【０１０５】
そして、前記電流遮断信号（Ｓｍｓ）が活性化されると、ゲート駆動回路（Ｇｓ）を介して、前記スイッチ素子（Ｑｓ）がオフ状態になるため、前記放電ランプ（Ｌｄ）の電流が高速に遮断される。
ランプ電流遮断期間内においては、前記出力電流目標信号（Ｓｔ）および前記能力信号（Ｓａ）がホールドされ、前記給電駆動回路（Ｕｇ）が動作停止させられるため、前記給電回路（Ｕｘ）の出力電圧（ＶＯ）はほとんど変化しない。
【０１０６】
前記出力電流変調指令信号（Ｓｑ）が非活性状態に戻ると、前記電流遮断信号（Ｓｍｓ）が非活性化され、前記放電ランプ（Ｌｄ）の電流が高速に遮断解除され、ランプの放電電流が回復する。
前記出力電流目標信号（Ｓｔ）および前記能力信号（Ｓａ）がホールド解除され、前記給電駆動回路（Ｕｇ）が動作を再開させられるため、前記した前記放電ランプ（Ｌｄ）において消費される電力が目標とする電力値に維持されるよう、フィードバック的に制御される状態に戻る。
【０１０７】
図１３は、ＤＣ駆動方式による、前記図２に対応した、放電ランプ（Ｌｄ）に流れる電流の一部をバイパスするための可変電流制限回路（ＳＷｂ）等を有する、本発明の放電ランプ点灯装置の構成の、簡略化された一例を示すものである。
前記図６においては、外部トリガ方式のスタータ回路（Ｕｚ）を用いるものを記載したが、図１３においては、他の例として、イグナイタ方式のスタータ回路（Ｕｚ’）を用いるものを記載してある。
【０１０８】
前記スタータ回路（Ｕｚ’）においては、抵抗（Ｒｚ’）を介して、前記給電回路（Ｕｘ）の出力電圧（ＶＯ）によってコンデンサ（Ｃｚ’）が充電される。
例えば、マイクロプロセッサユニット（Ｍｐｕ）などで生成されるトリガ信号（Ｓｚ）を受けてゲート駆動回路（Ｇｚ’）を活性化すると、サイリスタ等よりなるスイッチ素子（Ｑｚ’）が導通することにより、前記コンデンサ（Ｃｚ’）がトランス（Ｔｚ）の１次側巻線（Ｐｚ’）を通じて放電し、２次側巻線（Ｈｚ’）に高電圧パルスを発生する。
前記スタータ回路（Ｕｚ’）の２次側巻線（Ｈｚ’）に発生した高電圧は、放電ランプ（Ｌｄ）の電極（Ｅ１，Ｅ２）間に印加され、放電を始動することができる。
【０１０９】
図１３の放電ランプ点灯装置における給電回路（Ｕｘ）の構造は、前記図６における前記給電回路（Ｕｘ）のものと同様である。
ただし、前記と同様の変調制御信号生成回路（Ｕｍ）を設け、前記出力電流変調指令信号（Ｓｑ）が活性化されたときは、前記出力電流目標信号（Ｓｔ）をホールドするよう出力電流目標ホールド信号（Ｓｍｔ）を活性化するなどの機能を有するように構成することについては、省略してある。
【０１１０】
そのため、前記図７および前記図８に記載した、前記電力制御回路（Ｕｐ）および前記出力電流誤差演算回路（Ｕｄ）、前記給電駆動回路（Ｕｇ）、のうちの、前記出力電流目標ホールド信号（Ｓｍｔ）および前記能力ホールド信号（Ｓｍｄ）、前記給電駆動停止信号（Ｓｍｇ）により制御される機能は省略することができる。この省略を行って描きなおした電力制御回路（Ｕｐ）および出力電流誤差演算回路（Ｕｄ）、給電駆動回路（Ｕｇ）の回路構成を図１４に示す。
【０１１１】
電流制限のための電流制御素子（Ｑｂ）として、例えばＦＥＴを用いて実現した可変電流制限回路（ＳＷｂ）および電流バイパス制御回路（Ｕｎ）とその周辺の簡略化した構成を図１５に示す。
抵抗（Ｒｉｂ）によって構成されたバイパス電流検出手段（Ｉｂ）は、前記可変電流制限回路（ＳＷｂ）に流れるバイパス電流（ＩＢ）を検出して、バイパス電流検出信号（Ｓｂ）を生成する。
前記バイパス電流検出信号（Ｓｂ）は、抵抗（Ｒｂ２）を介して、演算増幅器（Ａｂ１）の反転入力端子に入力され、また、前記バイパス電流検出信号（Ｓｂ）に対する目標値を表すバイパス電流目標信号（Ｓｂｔ）は、前記演算増幅器（Ａｂ１）の非反転入力端子に入力される。
前記演算増幅器（Ａｂ１）から出力される原電流制御強度信号（Ｓｂｇ）は、トランジスタ（Ｑｂ２，Ｑｂ３）から構成されるバッファ回路、および電源（Ｖｆｇ）、ゲート抵抗（Ｒｂ３）から構成されるゲート駆動バッファ（Ｂｆｇ）を介して、前記電流制御素子（Ｑｂ）のゲート端子に入力される。
【０１１２】
ここで述べた前記電流制御素子（Ｑｂ）に関する回路構成は、一般にソースフォロワ（バイポーラトランジスタの場合はエミッタフォロワ）と呼ばれるものになっており、前記電流制御素子（Ｑｂ）のソース電位、すなわち可変電流制限回路（ＳＷｂ）側の前記抵抗（Ｒｉｂ）の端子電位が、前記電流制御素子（Ｑｂ）のゲート電位と概ね等しくなるように、不飽和導通状態（能動状態とも呼ばれる）になることにより、前記電流制御素子（Ｑｂ）自身が、そのインピーダンスを自動調整する機能を有する。
ただし、ＦＥＴの制御特性には、ゲートオフセットなどの非線形性を有するため、前記演算増幅器（Ａｂ１）は、コンデンサ（Ｃｂ１）をフィードバックループに配置して誤差積分回路を構成させることにより、前記したＦＥＴの制御特性の非線形性や、前記ゲート駆動バッファ（Ｂｆｇ）の非線形性を補正するように動作する。
なお、前記コンデンサ（Ｃｂ１）の静電容量は、必要とされる電流低減および回復動作の高速性を満足できるように、小さい値とすることが望ましく、省略できる場合もある。
前記コンデンサ（Ｃｂ１）を省略しないときは、（前記図７の積分コンデンサ（Ｃｄ１）と同様に）これと直列に、スピードアップ抵抗を挿入すると効果的である。
【０１１３】
演算増幅器（Ａｂ２）の非反転入力端子には前記出力電流検出手段（Ｉｘ）としての抵抗（Ｒｉｘ）で発生した、前記出力電流検出信号（Ｓｉ）が入力され、反転入力端子には前記演算増幅器（Ａｂ２）の出力信号を抵抗（Ｒｂ５）と抵抗（Ｒｂ４）とで分圧した信号が入力されているため、前記演算増幅器（Ａｂ２）は、前記出力電流検出信号（Ｓｉ）に比例した信号を出力する非反転増幅器としてはたらく。
前記バイパス電流目標信号（Ｓｂｔ）は、この前記演算増幅器（Ａｂ２）の出力信号を、抵抗（Ｒｂ６）を介して出力されたものとして生成される。
【０１１４】
前記出力電流変調指令信号（Ｓｑ）は、抵抗（Ｒｂ７）を介してトランジスタ（Ｑｂ４）に入力されている。
ここでは、前記出力電流変調指令信号（Ｓｑ）はローレベルのときに活性であるとして、前記出力電流変調指令信号（Ｓｑ）が非活性状態のときは、前記トランジスタ（Ｑｂ４）はオン状態であるため、前記バイパス電流目標信号（Ｓｂｔ）は、略零ボルトに固定される。
前記出力電流変調指令信号（Ｓｑ）が活性化されると、前記トランジスタ（Ｑｂ４）はオフ状態になるため、前記バイパス電流目標信号（Ｓｂｔ）は、前記出力電流検出信号（Ｓｉ）に比例したとなる。
【０１１５】
以上のように構成された前記図１３の放電ランプ点灯装置は、前記出力電流変調指令信号（Ｓｑ）が非活性状態のときには、前記電流制御素子（Ｑｂ）に流れる電流の制御目標値である前記バイパス電流目標信号（Ｓｂｔ）が零であるから、前記電流制御素子（Ｑｂ）には電流が流れないように、すなわち前記電流制御素子（Ｑｂ）がオフ状態になるように制御される。
このため、前記給電回路（Ｕｘ）の出力電流（ＩＯ）の全てが前記放電ランプ（Ｌｄ）に流され、放電ランプ（Ｌｄ）の通常の点灯が行われ、フィードバック制御により、例えば定格電力が維持される。
【０１１６】
前記出力電流変調指令信号（Ｓｑ）が活性化されると、前記電流制御素子（Ｑｂ）に流れる電流の制御目標値である前記バイパス電流目標信号（Ｓｂｔ）が前記出力電流検出信号（Ｓｉ）に比例した値になるため、前記電流制御素子（Ｑｂ）は、制御目標とする電流が流れるよう、前記電流バイパス制御回路（Ｕｎ）において高速にフィードバック制御され、前記可変電流制限回路（ＳＷｂ）にバイパス的に流された分だけ、前記放電ランプ（Ｌｄ）に流れる電流が高速で低減される。
【０１１７】
なお、前記図１３の放電ランプ点灯装置の場合、信号のグランド（Ｇｎｄｘ）は、前記出力電流検出手段（Ｉｘ）より前記コンバータ（Ｕｃ）の側にあるため、前記電流制御素子（Ｑｂ）の電流制御は、前記出力電流検出手段（Ｉｘ）としての前記抵抗（Ｒｉｘ）の電圧降下と、前記バイパス電流検出手段（Ｉｂ）としての前記抵抗（Ｒｉｂ）の電圧降下との２つの電圧降下が重畳された信号に対して行われる。
【０１１８】
しかし、前記抵抗（Ｒｉｘ）の電圧降下、すなわち前記出力電流検出信号（Ｓｉ）は、当然出力電流（ＩＯ）に比例するため、前記した２つの電圧降下が重畳された信号が前記出力電流検出信号（Ｓｉ）に比例する目標値に制御されるならば、バイパス電流（ＩＢ）もまた前記出力電流検出信号（Ｓｉ）に比例する。
したがって、前記した２つの電圧降下が重畳されることは、出力電流（ＩＯ）に対するバイパス電流（ＩＢ）の比例係数（Ｋ）の値と、抵抗値などの回路定数との関係に影響を与えるだけで、実用上の問題にはならない。
【０１１９】
もし、前記した前記比例係数（Ｋ）の値と抵抗値などの回路定数の設定との関係においてなど、何らかの不都合がある場合は、グランドを分ける、あるいは、前記バイパス電流検出手段（Ｉｂ）の検出信号から前記出力電流検出信号（Ｓｉ）を減算処理して前記バイパス電流検出信号（Ｓｂ）を生成する、さらには、信号のグランドを前記出力電流検出手段（Ｉｘ）と前記バイパス電流検出手段（Ｉｂ）との間に設けて前記出力電流検出信号（Ｓｉ）と前記バイパス電流検出信号（Ｓｂ）とを独立に生成する、などの実施上の工夫により、簡単に不都合を回避することができる。
【０１２０】
因みに、前記図１５に記載の回路構成の場合、前記演算増幅器（Ａｂ２）のゲインは、これが非反転増幅器であるから、前記抵抗（Ｒｂ４）に対する前記抵抗（Ｒｂ５）の抵抗値の比に１を加えた値として算出される。
制御目標としての前記バイパス電流目標信号（Ｓｂｔ）は、この増幅器に前記出力電流検出信号（Ｓｉ）を入力して生成され、制御対象としての前記バイパス電流検出信号（Ｓｂ）には前記出力電流検出信号（Ｓｉ）が重畳されていることにより、この重畳分が前記したゲイン算出における１を加えることに対応するため、前記電流バイパス制御回路（Ｕｎ）は、前記バイパス電流（ＩＢ）が前記抵抗（Ｒｂ５）の抵抗値に比例するようにフィードバック制御することになる。
【０１２１】
当然ながら、前記したように、前記比例係数（Ｋ）の値は、抵抗値などの回路定数に依存し、例えば、前記図１５の回路の場合は、前記抵抗（Ｒｂ５）を可変抵抗とし、その抵抗値を調整することにより前記比例係数（Ｋ）の値を任意設定することは可能である。
しかし、この方法では、放電ランプ点灯装置の稼動中に動的に設定変更する応用や、放電ランプ点灯装置が組み込まれる光学装置が、使用状況に応じた最適条件を自動的設定するなど応用には不向きである。
【０１２２】
この点を改良する場合は、前記比例係数（Ｋ）を外部から入力される信号に基づき、設定を変更可能であるようにするために、前記電流バイパス制御回路（Ｕｎ）は、前記バイパス電流検出信号（Ｓｂ）または前記出力電流検出信号（Ｓｉ）を変換するための検出電流信号変換回路（Ａｉ）をさらに有し、前記検出電流信号変換回路（Ａｉ）は、自然数ビットの２値の変換ゲイン信号（Ｍ０，Ｍ１，…）のそれぞれのビットの真と偽に対応してオン状態とオフ状態が制御される複数個のスイッチ（Ｚ０，Ｚ１，…）を含み、前記変換ゲイン信号（Ｍ０，Ｍ１，…）のそれぞれのビットの真と偽の組み合せによってゲインが可変であるように構成すればよい。
【０１２３】
図１６は、前記比例係数（Ｋ）の値を、放電ランプ点灯装置の外部から入力される信号に基づき、設定を変更可能とするために、前記図１５の前記演算増幅器（Ａｂ２）に関して加える改良例についての簡略化された一例を示すものである。
具体的には、前記抵抗（Ｒｂ５）の代わりに、抵抗（Ｒｖ０，Ｒｖ１，Ｒｖ２）を直列接続したものとし、これらの各抵抗に対して、スイッチとしてのフォトカプラトランジスタによるスイッチ（Ｚ０，Ｚ１，Ｚ２）をそれぞれ並列に接続することにより、前記演算増幅器（Ａｂ２）を、前記出力電流検出信号（Ｓｉ）を変換するための検出電流信号変換回路（Ａｉ）として、ゲイン可変の非反転増幅回路に構成してある。
【０１２４】
フォトカプラトランジスタによる前記スイッチ（Ｚ０，Ｚ１，Ｚ２）それぞれのオンまたはオフは、３ビットの２値の変換ゲイン信号（Ｍ０，Ｍ１，Ｍ２）のそれぞれの真または偽の値によって、電源（Ｖｍ０）にアノードが接続されたフォトカプラＬＥＤ（Ｄｍ０，Ｄｍ１．Ｄｍ２）に対し、抵抗（Ｒｍ０，Ｒｍ１，Ｒｍ２）を介して電流を流すまたは流さない別を操作することにより設定することができる。
したがって、前記変換ゲイン信号（Ｍ０，Ｍ１，Ｍ２）のそれぞれの真または偽の値により、前記抵抗（Ｒｖ０，Ｒｖ１，Ｒｖ２）それぞれを短絡する、または、しないの別を設定することができる。
【０１２５】
例えば、前記抵抗（Ｒｖ１）の抵抗値を前記抵抗（Ｒｖ０）の２倍、前記抵抗（Ｒｖ２）の抵抗値をさらにその２倍に設定しておけば、ＤＡ変換器の理論に基づき、前記変換ゲイン信号（Ｍ０，Ｍ１，Ｍ２）を２進数表現したときの大きさに比例した、８種類の合成抵抗値を設定することができる。
ただし、前記図１６の構成例においては、合成抵抗値の最小値を設定するための抵抗（Ｒｖｚ）を追加してある。
【０１２６】
前記変換ゲイン信号（Ｍ０，Ｍ１，Ｍ２）は、外部の装置、例えば放電ランプ点灯装置が組み込まれる光学装置が設定するようにしてもよく、あるいは、例えば、ＥＩＡ２３２などのインターフェイスを介して、前記マイクロプロセッサユニット（Ｍｐｕ）が外部の装置から情報を受信し、これに基づき、前記マイクロプロセッサユニット（Ｍｐｕ）が前記変換ゲイン信号（Ｍ０，Ｍ１，Ｍ２）を設定するようにしてもよい。
【０１２７】
このように放電ランプ点灯装置を構成することにより、前記演算増幅器（Ａｂ２）による増幅回路のゲインが前記変換ゲイン信号（Ｍ０，Ｍ１，Ｍ２）により可変となるため、前記比例係数（Ｋ）が、外部から入力される信号に基づき、設定を変更可能となる。なお、ここでは３ビットの場合の例について記載したが、当然、任意のビット数に構成することができる。
【０１２８】
図１７は、前記比例係数（Ｋ）の値を、放電ランプ点灯装置の外部から入力される信号に基づき、設定を変更可能とするために、前記図１５の前記演算増幅器（Ａｂ２）に関して加える改良例についての簡略化された他の一例を示すものである。
【０１２９】
図１７の検出電流信号変換回路（Ａｉ）場合、前記変換ゲイン信号（Ｍ０，Ｍ１，Ｍ２）のそれぞれのビットの真と偽に対応してオン状態とオフ状態が制御されるスイッチ素子（Ｚ０ａ，Ｚ１ａ，Ｚ２ａ）に対し、スイッチ素子（Ｚ０ｂ，Ｚ１ｂ，Ｚ２ｂ）のベースには論理反転ゲート（Ｉ０，Ｉ１，Ｉ２）が挿入されているため、スイッチ素子（Ｚ０ａ）とスイッチ素子（Ｚ０ｂ）とは一方がオン状態であれば他方はオフ状態に、スイッチ素子（Ｚ１ａ）とスイッチ素子（Ｚ１ｂ）とは一方がオン状態であれば他方はオフ状態に、スイッチ素子（Ｚ２ａ）とスイッチ素子（Ｚ２ｂ）とは一方がオン状態であれば他方はオフ状態に、それぞれなる。
【０１３０】
図１７においては、ＤＡ変換器の理論に基づき、抵抗（Ｒ０３，Ｒ０５）の抵抗値は全て同じ、かつ抵抗（Ｒ０１，Ｒ０２，Ｒ０４，Ｒ０６）の抵抗値は全て同じで抵抗（Ｒ０３，Ｒ０５）の抵抗値の２倍であるようなラダー抵抗ネットワーク（ＲＡ０）を用いることが、前記変換ゲイン信号（Ｍ０，Ｍ１，Ｍ２）を２進数表現したときの大きさと変換特性の関係において好適である。
また、ＤＡ変換用ＩＣを使用して構成することも可能である。
【０１３１】
なお、図１７の検出電流信号変換回路（Ａｉ）は、反転増幅器として構成されているため、前記図１５にそのまま適用するのであれば、例えば、信号のグランドを出力電流検出手段（Ｉｘ）よりもランプ側に設定するなどすることにより、この回路の入力信号である出力電流検出信号（Ｓｉ’）を、前記出力電流検出信号（Ｓｉ）とは逆極性の信号とする必要がある。あるいは、他の反転増幅器で、入力信号または出力信号を反転する方法でもよい。
【０１３２】
ここまでは、主としてＤＣ駆動方式の放電ランプ点灯装置について説明したが、本発明の特徴は、ランプの種類には無関係であるため、ＡＣ駆動方式の放電ランプ点灯装置に対しても適用可能である。図１８は、給電回路（Ｕｘ）の後段にフルブリッジ方式のインバータ（Ｕｉ）を設け、放電ランプ（Ｌｄ）に流れる電流を遮断するための電流遮断スイッチ回路（ＳＷｓ）等を有する、ＡＣ駆動方式による、本発明の放電ランプ点灯装置の構成の簡略化された一例を示すものである。
【０１３３】
ＦＥＴ等のスイッチ素子（Ｑ１，Ｑ２，Ｑ３，Ｑ４）は、それぞれのゲート駆動回路（Ｇ１，Ｇ２，Ｇ３，Ｇ４）により駆動され、該ゲート駆動回路（Ｇ１，Ｇ２，Ｇ３，Ｇ４）は、フルブリッジインバータの対角要素のスイッチ素子（Ｑ１，Ｑ３）（Ｑ２，Ｑ４）が同時に（飽和）導通するよう、インバータ制御回路（Ｕｆ）からのインバータ制御信号（Ｓｆ１，Ｓｆ２）により制御される。縦に接続されるスイッチ素子（Ｑ１，Ｑ４）（Ｑ２，Ｑ３）が同時に導通して貫通電流が流れることがないよう、前記インバータ制御信号（Ｓｆ１，Ｓｆ２）の活性状態の切換わり部分には、両方が非活性状態になるデッドタイム（τｄ）を設ける。このような前記インバータ制御信号（Ｓｆ１，Ｓｆ２）を生成する前記インバータ制御回路（Ｕｆ）としては、後述する図２１に記載のものを使用することができる。この構成により、放電ランプ（Ｌｄ’）の主放電のための電極（Ｅ１’，Ｅ２’）に交流的な放電電圧を印加して点灯することができる。
【０１３４】
放電ランプ（Ｌｄ）に流れる電流を遮断するための電流遮断スイッチ回路（ＳＷｓ）は、前記給電回路（Ｕｘ）と前記インバータ（Ｕｉ）との間に設ければよい。また前記図６に記載の前記スタータ回路（Ｕｚ）と、前記図１０に記載の前記一時昇圧手段（Ｕｈ）とを実装するに際して、前記図１８においては、１次側回路部（Ｕｚｈ１）と２次側回路部（Ｕｚｈ２）とに分割し、前記１次側回路部（Ｕｚｈ１）を前記給電回路（Ｕｘ）と前記電流遮断スイッチ回路（ＳＷｓ）との間に、前記２次側回路部（Ｕｚｈ２）を前記インバータ（Ｕｉ）と前記放電ランプ（Ｌｄ’）との間に実装する構成をも記載してある。
【０１３５】
このように分割する理由は、特に一時昇圧手段の２次側回路は高い電圧を発生するため、もしこれを前記インバータ（Ｕｉ）より前段に設けた場合は、前記インバータ（Ｕｉ）の前記スイッチ素子（Ｑ１，Ｑ２，Ｑ３，Ｑ４）を破損する恐れがあるからである。
また、前記１次側回路部（Ｕｚｈ１）については、ＤＣの給電を受ける必要があるため、前記電流遮断スイッチ回路（ＳＷｓ）の状態や前記インバータ（Ｕｉ）の位相の影響を受けない部分に設置することが好都合だからである。
なお、スタータ回路については、放電ランプ点灯装置を回路基板とランプハーネスとの接続端子（ＣＮ１）を図に記載の位置に設けることが好都合である。
【０１３６】
図１９は、給電回路（Ｕｘ）の後段にフルブリッジ方式のインバータ（Ｕｉ）を設け、また、放電ランプ（Ｌｄ）に流れる電流の一部をバイパスするための可変電流制限回路（ＳＷｂ）を、前記給電回路（Ｕｘ）と前記インバータ（Ｕｉ）との間に設けた、ＡＣ駆動方式による、本発明の放電ランプ点灯装置の構成の、簡略化された一例を示すものである。
【０１３７】
前記図１８の放電ランプ点灯装置は、前記図１の構成にインバータ（Ｕｉ）を追加して構成するものであったが、インバータ（Ｕｉ）を構成するスイッチ素子を、放電ランプ（Ｌｄ）に流れる電流を遮断するための電流遮断スイッチ回路（ＳＷｓ）のスイッチ素子（Ｑｓ）と兼用することができ、これにより、放電ランプ点灯装置の低コスト化が可能となる。
【０１３８】
これを行うには、前記給電回路（Ｕｘ）より後段に、前記放電ランプ（Ｌｄ）に印加される電圧の極性を繰り返し反転させるためのスイッチ素子を含む、繰り返し反転動作を行うインバータ（Ｕｉ）をさらに有し、前記出力電流変調指令信号（Ｓｑ）が活性化されたときは、前記変調制御信号生成回路（Ｕｍ）は、前記インバータ（Ｕｉ）のうちの、前記繰り返し反転動作のために導通状態となるスイッチ素子の少なくとも１個を非導通状態に制御するように構成すればよい。
【０１３９】
図２０は、給電回路（Ｕｘ）の後段にフルブリッジ方式のインバータ（Ｕｉ）を設け、該インバータ（Ｕｉ）のスイッチ素子（Ｑ１，Ｑ２，Ｑ３，Ｑ４）を放電ランプ（Ｌｄ）に流れる電流を遮断するための電流遮断スイッチ回路（ＳＷｓ）のスイッチ素子としても兼用する、ＡＣ駆動方式による、本発明の放電ランプ点灯装置の構成の、簡略化された一例を示すものであり、またそのなかのインバータ制御回路（Ｕｅ）の簡略化された構成の一例を図２１に示す。
【０１４０】
図２１において、インバータの極性反転タイミングを与える極性反転指令回路（ＯＳＣｅ）からの信号（Ｓｅ０１）は、例えばモノステーブルマルチバイブレータによって構成された、タイマ回路（ＴＭｅ１）に入力され、前記したデッドタイム（τｄ）の期間に対応する信号（Ｓｅ０２）を生成する。
該信号（Ｓｅ０２）は、入力端子が自身の反転出力に接続された遅延フリップフロップ（ＦＦｅ１）のクロック信号入力端子に入力される。
該遅延フリップフロップ（ＦＦｅ１）の出力信号および反転出力信号は、それぞれＮＯＲゲート（Ｇｅ１，Ｇｅ２）のそれぞれの一方の入力端子に入力され、該ＮＯＲゲート（Ｇｅ１，Ｇｅ２）のそれぞれの他方の入力端子には、前記信号（Ｓｅ０２）が入力される。
【０１４１】
図２２に、これら各信号の波形を示すように、この構成により、通常のインバータ制御信号として用いるために、前記した、活性状態の切換わり部分には、両方が非活性状態になるデッドタイム（τｄ）が設けられた、インバータ制御信号（Ｓｆ１，Ｓｆ２）が生成される。
前記図１８および図１９に記載の通常の前記インバータ（Ｕｉ）、また後述する図２３に記載のインバータ（Ｕｉ’）におけるスイッチ素子のゲート制御のためには、前記インバータ制御信号（Ｓｆ１，Ｓｆ２）を使用することができる。
【０１４２】
ここでは、前記インバータ制御信号（Ｓｆ１，Ｓｆ２）は、さらにそれぞれ論理積ゲート（Ｇｅ３，Ｇｅ４）のそれぞれの一方の入力端子に入力され、該論理積ゲート（Ｇｅ３，Ｇｅ４）のそれぞれの他方の入力端子には、ローレベルを活性状態とする前記電流遮断信号（Ｓｍｓ）が入力される。
このようなインバータ制御回路（Ｕｅ）の構成により、前記した、活性状態の切換わり部分のデッドタイム（τｄ）期間に加えて、前記電流遮断信号（Ｓｍｓ）が活性化された期間（ｐｓ１，ｐｓ２）において、両方の信号が非活性状態になる、インバータ制御信号（Ｓｅ１，Ｓｅ２）が生成される。
【０１４３】
前記図２０の前記インバータ（Ｕｉ）におけるスイッチ素子のゲート制御のために、前記インバータ制御信号（Ｓｅ１，Ｓｅ２）を用いるならば、前記出力電流低減指令信号（Ｓｑｓ）を活性および非活性に制御することにより、前記放電ランプ（Ｌｄ）に直列的に接続されている前記インバータ（Ｕｉ）のスイッチ素子（Ｑ１，Ｑ２，Ｑ３，Ｑ４）を遮断および遮断解除するため、高速なランプ電流の遮断および遮断からの復帰が可能となる。
【０１４４】
前記図１９の放電ランプ点灯装置は、前記図２の構成にインバータ（Ｕｉ）を追加して構成するものであったが、インバータ（Ｕｉ）を構成するスイッチ素子を、放電ランプ（Ｌｄ）に流れる電流の一部をバイパスするための可変電流制限回路（ＳＷｂ）の前記電流制御素子（Ｑｂ）と兼用することができ、これにより、放電ランプ点灯装置の低コスト化が可能となる。
【０１４５】
これを行うには、放電ランプ（Ｌｄ）に給電する給電回路（Ｕｘ）と、前記給電回路（Ｕｘ）より後段に設けられた、前記放電ランプ（Ｌｄ）に印加される電圧の極性を一方の極性と他方の極性に繰り返し反転させるために、前記一方の極性の期間に飽和導通状態にされる１個以上のスイッチ素子と前記他方の極性の期間に飽和導通状態にされる１個以上のスイッチ素子とを有するインバータ（Ｕｉ）と、出力電流変調指令信号（Ｓｑ）が入力される電流バイパス制御回路（Ｕｎ）とを有し、前記給電回路（Ｕｘ）は、該給電回路（Ｕｘ）の出力電流（ＩＯ）を検出し、出力電流検出信号（Ｓｉ）を生成するための出力電流検出手段（Ｉｘ）を有し、前記出力電流変調指令信号（Ｓｑ）が活性化されたときは、前記電流バイパス制御回路（Ｕｎ）は、前記一方の極性の期間においては、前記他方の極性の期間に飽和導通状態にされるスイッチ素子を不飽和導通状態に制御してバイパス電流（ＩＢ１）を流し、前記他方の極性の期間においては、前記一方の極性の期間に飽和導通状態にされるスイッチ素子を不飽和導通状態に制御してバイパス電流（ＩＢ２）を流し、前記バイパス電流（ＩＢ１，ＩＢ２）が前記出力電流（ＩＯ）に対して比例係数（Ｋ）を乗じた値に概ねなるように制御し、このため、前記インバータ（Ｕｉ）は、前記バイパス電流（ＩＢ１，ＩＢ２）を検出し、バイパス電流検出信号（Ｓｂ１，Ｓｂ２）を生成するためのバイパス電流検出手段（Ｉｂ１，Ｉｂ２）をさらに有する
ように構成すればよい。
【０１４６】
図２３は、給電回路（Ｕｘ）の後段にフルブリッジ方式のインバータ（Ｕｉ’）を設け、該インバータ（Ｕｉ’）のスイッチ素子（Ｑ１，Ｑ２）を放電ランプ（Ｌｄ）に流れる電流の一部をバイパスするための可変電流制限回路（ＳＷｂ）の電流制御素子としても兼用する、ＡＣ駆動方式による、本発明の放電ランプ点灯装置の構成の、簡略化された一例を示すものである。
【０１４７】
前記スイッチ素子（Ｑ１，Ｑ２）それぞれに流れるバイパス電流（ＩＢ１，ＩＢ２）を検出し、バイパス電流検出信号（Ｓｂ１，Ｓｂ２）を生成するために、前記スイッチ素子（Ｑ１，Ｑ２）には、それぞれに直列にバイパス電流検出手段（Ｉｂ１，Ｉｂ２）が設けられており、前記バイパス電流検出信号（Ｓｂ１，Ｓｂ２）は電流バイパス制御回路（Ｕｎ’）に入力される。
【０１４８】
前記インバータ（Ｕｉ’）のスイッチ素子（Ｑ３，Ｑ４）については、前記図１８や図１９のものと同様に、それぞれのゲート駆動回路（Ｇ３，Ｇ４）が設けられ、インバータ制御回路（Ｕｆ）からのインバータ制御信号（Ｓｆ１，Ｓｆ２）に基づき、前記スイッチ素子（Ｑ３，Ｑ４）の（飽和）導通と非導通を制御する。
しかし、スイッチ素子（Ｑ１，Ｑ２）については、インバータ制御信号（Ｓｆ１，Ｓｆ２）に基づき、前記スイッチ素子（Ｑ１，Ｑ２）の（飽和）導通と非導通を制御する機能に加えて、前記電流バイパス制御回路（Ｕｎ’）からの電流制御強度信号（Ｓｂｆ１，Ｓｂｆ２）に基づいて、前記スイッチ素子（Ｑ１，Ｑ２）が不飽和導通状態になることにより、電流制限を制御するための電流制御ゲート駆動回路（Ｇｎ１，Ｇｎ２）を設ける。
【０１４９】
図２４に前記電流バイパス制御回路（Ｕｎ’）および前記電流制御ゲート駆動回路（Ｇｎ１，Ｇｎ２）を含む部分の簡略化された構成の一例を示す。
抵抗（Ｒｉｂ１）によって構成された前記バイパス電流検出手段（Ｉｂ１）からの前記バイパス電流検出信号（Ｓｂ１）は、前記図１５に記載されたものと同様の機能ブロック（Ｕｎｆ）に入力され、前記と同様に、バイパス電流目標信号（Ｓｂｔ）を実現するための原電流制御強度信号（Ｓｂｇ）が生成される。
前記バイパス電流目標信号（Ｓｂｔ）は、前記図１５に記載されたものと同様の機能ブロック（Ｕｎｃ）において、前記と同様に、出力電流検出信号（Ｓｉ）と出力電流変調指令信号（Ｓｑ）に基づいて生成される。
【０１５０】
電流制御ゲート駆動回路（Ｇｎ１）には、通常のインバータ動作を司る前記インバータ制御信号（Ｓｆ１）が入力される。
これの極性については、ここでは、これがハイレベルのときに、通常のインバータ動作のために前記スイッチ素子（Ｑ１）を導通状態にし、これがローレベルのときに、通常のインバータ動作のために前記スイッチ素子（Ｑ１）を非導通状態にするものと定義すれば、前記インバータ制御信号（Ｓｆ１）がローレベルのときは、前記原電流制御強度信号（Ｓｂｇ）に従って前記スイッチ素子（Ｑ１）が制御され、前記インバータ制御信号（Ｓｆ１）がハイレベルのときは、前記原電流制御強度信号（Ｓｂｇ）の状態によらず、前記スイッチ素子（Ｑ１）が導通状態にされるようにすればよいことがわかる。
【０１５１】
そのため、ここで述べた前記インバータ制御信号（Ｓｆ１）の極性の整合のための論理反転ゲート（Ｇｂｆ１）を設け、前記インバータ制御信号（Ｓｆ１）がハイレベルのときには、抵抗（Ｒｂｆ）介してトランジスタ（Ｑｂｆ１）をオン状態にすることにより、前記スイッチ素子（Ｑ１）を導通状態に飽和させることができる電圧を有する電圧源（Ｖｂｆ１）から抵抗（Ｒｂｆ１）に流れる電流によって、前記電流制御強度信号（Ｓｂｆ１）の電圧は、前記電圧源（Ｖｂｆ１）の電圧に強制的に上昇させられ、前記インバータ制御信号（Ｓｆ１）がローレベルのときには、前記トランジスタ（Ｑｂｆ１）をオフ状態にすることにより、前記電流制御強度信号（Ｓｂｆ１）の電圧は、ダイオード（Ｄｂｆ１）を介して前記抵抗（Ｒｂｆ１）に流れる電流によって、前記原電流制御強度信号（Ｓｂｇ）に対応する電圧となるように構成する。
【０１５２】
このように、前記電流制御強度信号（Ｓｂｆ１）は、前記インバータ制御信号（Ｓｆ１）に従って、前記スイッチ素子（Ｑ１）を導通状態にする電圧と、前記原電流制御強度信号（Ｓｂｇ）に対応する電圧の何れかが選択されたものとなる。
前記電流制御強度信号（Ｓｂｆ１）は、前記図１５に記載されたものと同様の機能ブロックであるゲート駆動バッファ（Ｂｆｇ）に入力され、前記スイッチ素子（Ｑ１）のゲートを駆動する。
【０１５３】
ここまで、図２４における前記スイッチ素子（Ｑ１）に関して述べたものと全く同様に、前記スイッチ素子（Ｑ２）に関しても回路を構成すればよい。
なお、前記スイッチ素子（Ｑ２）の側の機能ブロック（Ｕｎｆ）に入力される、前記バイパス電流目標信号（Ｓｂｔ）は、前記スイッチ素子（Ｑ１）の側の前記機能ブロック（Ｕｎｆ）に入力されるものと同じでよいため、前記機能ブロック（Ｕｎｃ）は１個のみ設けてある。
【０１５４】
このように放電ランプ点灯装置を構成することにより、前記図２３の前記インバータ（Ｕｉ’）は、前記出力電流変調指令信号（Ｓｑ）が非活性状態のときは、インバータ制御回路（Ｕｆ）からのインバータ制御信号（Ｓｆ１，Ｓｆ２）に基づき、通常のフルブリッジインバータとして放電ランプ（Ｌｄ’）に交流的な放電電圧を印加して点灯し、前記出力電流変調指令信号（Ｓｑ）が活性化したときは、前記スイッチ素子（Ｑ１）または前記スイッチ素子（Ｑ２）のうち、その時点で非導通状態にあった方のスイッチ素子において制御目標とするバイパス電流が流れるよう、前記電流バイパス制御回路（Ｕｎ’）が高速にフィードバック制御し、バイパス的に流された分だけ、前記放電ランプ（Ｌｄ’）に流れる電流が高速で低減される。
【０１５５】
本明細書に記載の回路構成は、本発明の放電ランプ点灯装置の動作や機能、作用を説明するために、必要最少限のものを記載したものである。したがって、説明した回路構成や動作の詳細事項、例えば、信号の極性であるとか、具体的な回路素子の選択や追加、省略、或いは素子の入手の便や経済的理由に基づく変更などの創意工夫は、実際の装置の設計時に遂行されることを前提としている。
【０１５６】
とりわけ過電圧や過電流、過熱などの破損要因からＦＥＴ等のスイッチ素子などの回路素子を保護するための機構、または、給電装置の回路素子の動作に伴って発生する放射ノイズや伝導ノイズの発生を低減したり、発生したノイズを外部に出さないための機構、例えば、スナバ回路やバリスタ、クランプダイオード、（パルスバイパルス方式を含む）電流制限回路、コモンモードまたはノーマルモードのノイズフィルタチョークコイル、ノイズフィルタコンデンサなどは、必要に応じて、実施例に記載の回路構成の各部に追加されることを前提としている。本発明になる放電ランプ点灯装置の構成は、本明細書に記載の回路方式のものに限定されるものではなく、また、記載の波形やタイミング図に限定されるものではない。
【０１５７】
さらに、例えば、ランプ電圧に対応するランプ電圧検出信号をＡＤ変換し、これに基づいて出力電流目標信号を設定するものについて説明したが、ランプ電流に対応するランプ電流検出信号についてもこれをＡＤ変換し、得られた電流値が目標電流値に一致するように出力電流目標信号を補正して設定することにより、各回路素子パラメータのバラツキの影響を補正するような高精度化や高機能化、あるいは逆に、例えば、マイクロプロセッサユニットを廃して、より単純な制御回路に代えるような簡素化などの光源装置の構成の多様化のもとでも、本発明の効果は良好に発揮される。
【図面の簡単な説明】
【０１５８】
【図１】本発明の放電ランプ点灯装置を簡略化して示すブロック図を表す。
【図２】本発明の放電ランプ点灯装置を簡略化して示すブロック図を表す。
【図３】本発明の放電ランプ点灯装置の実施例の一部の簡略化された構成を表す。
【図４】本発明の放電ランプ点灯装置の実施例の一部の簡略化された構成を表す。
【図５】本発明の放電ランプ点灯装置の実施例の一部のタイミング図を表す。
【図６】本発明のＤＣ駆動方式の放電ランプ点灯装置の実施例の簡略化された構成を表す。
【図７】本発明の放電ランプ点灯装置の実施例の一部の簡略化された構成を表す。
【図８】本発明の放電ランプ点灯装置の実施例の一部の簡略化された構成を表す。
【図９】本発明の放電ランプ点灯装置の実施例の一部の簡略化されたタイミング図を表す。
【図１０】本発明の放電ランプ点灯装置の実施例の簡略化された構成を表す。
【図１１】本発明の放電ランプ点灯装置の実施例の簡略化された構成を表す。
【図１２】本発明の放電ランプ点灯装置の実施例の一部の簡略化された構成を表す。
【図１３】本発明の放電ランプ点灯装置の実施例の簡略化された構成を表す。
【図１４】本発明の放電ランプ点灯装置の実施例の一部の簡略化された構成を表す。
【図１５】本発明の放電ランプ点灯装置の実施例の一部の簡略化された構成を表す。
【図１６】本発明の放電ランプ点灯装置の実施例の一部の簡略化された構成を表す。
【図１７】本発明の放電ランプ点灯装置の実施例の一部の簡略化された構成を表す。
【図１８】本発明の放電ランプ点灯装置の実施例の簡略化された構成を表す。
【図１９】本発明の放電ランプ点灯装置の実施例の簡略化された構成を表す。
【図２０】本発明の放電ランプ点灯装置の実施例の簡略化された構成を表す。
【図２１】本発明の放電ランプ点灯装置の実施例の一部の簡略化された構成を表す。
【図２２】本発明の放電ランプ点灯装置の実施例の一部の簡略化されたタイミング図を表す。
【図２３】本発明の放電ランプ点灯装置の実施例の簡略化された構成を表す。
【図２４】本発明の放電ランプ点灯装置の実施例の一部の簡略化された構成を表す。
【符号の説明】
【０１５９】
Ａｂ１          演算増幅器
Ａｂ２          演算増幅器
Ａｄ１          バッファ
Ａｄ２          バッファ
Ａｄ３          バッファ
Ａｄｃ          ＡＤ変換器
Ａｄｅ          演算増幅器
Ａｉ            検出電流信号変換回路
Ｂｆｇ          ゲート駆動バッファ
ＣＮ１          接続端子
Ｃｂ１          コンデンサ
Ｃｄ０          コンデンサ
Ｃｄ１          積分コンデンサ
Ｃｈ            コンデンサ
Ｃｍｇ          比較器
Ｃｍｖ          比較器
Ｃｍｙ１        比較器
Ｃｓ            コンデンサ
Ｃｘ            コンデンサ
Ｃｙ１          コンデンサ
Ｃｚ            コンデンサ
Ｃｚ’          コンデンサ
Ｄａｃ          ＤＡ変換器
Ｄｂｆ１        ダイオード
Ｄｄ１          ダイオード
Ｄｄ２          ダイオード
Ｄｄ３          ダイオード
Ｄｄ４          ダイオード
Ｄｈ１          ダイオード
Ｄｈ２          ツェナダイオード
Ｄｍ０          フォトカプラＬＥＤ
Ｄｍ１．Ｄｍ２  フォトカプラＬＥＤ
Ｄｘ            フライホイールダイオード
Ｄｙ１          ダイオード
Ｄｙ２          ダイオード
Ｅ１            電極
Ｅ１’          電極
Ｅ２            電極
Ｅ２’          電極
Ｅｔ            トリガ電極
ＦＦｅ１        遅延フリップフロップ
Ｇ１            ゲート駆動回路
Ｇ２            ゲート駆動回路
Ｇ３            ゲート駆動回路
Ｇ４            ゲート駆動回路
Ｇｂｆ１        論理反転ゲート
Ｇｅ１          ＮＯＲゲート
Ｇｅ２          ＮＯＲゲート
Ｇｅ３          論理積ゲート
Ｇｅ４          論理積ゲート
Ｇｈ            ゲート駆動回路
Ｇｍ１          論理反転ゲート
Ｇｎ１          電流制御ゲート駆動回路
Ｇｎ２          電流制御ゲート駆動回路
Ｇｎｄｘ        グランド
Ｇｓ            ゲート駆動回路
Ｇｘ            ゲート駆動回路
Ｇｙ０１        バッファ
Ｇｙ０２        ゲート回路
Ｇｙ１１        ゲート回路
Ｇｚ            ゲート駆動回路
Ｇｚ’          ゲート駆動回路
Ｇｚｈ          論理和ゲート
Ｈｚ            ２次側巻線
Ｈｚ’          ２次側巻線
Ｉ０            論理反転ゲート
Ｉ１            論理反転ゲート
Ｉ２            論理反転ゲート
ＩＢ            バイパス電流
ＩＢ１          バイパス電流
ＩＢ２          バイパス電流
ＩＦｍ１        ドライバ
ＩＦｍ２        レシーバ
ＩＯ            出力電流
Ｉｂ            バイパス電流検出手段
Ｉｂ１          バイパス電流検出手段
Ｉｂ２          バイパス電流検出手段
Ｉｘ            出力電流検出手段
Ｋ              比例係数
Ｌｄ            放電ランプ
Ｌｄ’          放電ランプ
Ｌｘ            チョークコイル
Ｍ０            変換ゲイン信号
Ｍ１            変換ゲイン信号
Ｍ２            変換ゲイン信号
Ｍｐｕ          マイクロプロセッサユニット
ＯＳＣｅ        極性反転指令回路
Ｏｓｃ          発振器
Ｐｅ１          パルス
Ｐｅ２          パルス
Ｐｅ３          パルス
Ｐｅ４          パルス
Ｐｅ５          パルス
Ｐｅ６          パルス
Ｐｈ            １次側巻線
Ｐｏ１          パルス
Ｐｏ２          パルス
Ｐｏ３          パルス
Ｐｏ４          パルス
Ｐｏ６          パルス
Ｐｓ            ＤＣ電源
Ｐｚ            １次側巻線
Ｐｚ’          １次側巻線
Ｑ１            スイッチ素子
Ｑ２            スイッチ素子
Ｑ３            スイッチ素子
Ｑ４            スイッチ素子
Ｑｂ            電流制御素子
Ｑｂ２          トランジスタ
Ｑｂ３          トランジスタ
Ｑｂ４          トランジスタ
Ｑｂｆ１        トランジスタ
Ｑｄ１          トランジスタ
Ｑｈ            スイッチ素子
Ｑｈ１          トランジスタ
Ｑｈ２          トランジスタ
Ｑｈ３          トランジスタ
Ｑｈ４          トランジスタ
Ｑｓ            スイッチ素子
Ｑｘ            スイッチ素子
Ｑｚ            スイッチ素子
Ｑｚ’          スイッチ素子
Ｒ０１          抵抗
Ｒ０２          抵抗
Ｒ０３          抵抗
Ｒ０４          抵抗
Ｒ０５          抵抗
Ｒ０６          抵抗
Ｒ１０          抵抗
Ｒ１１          抵抗
Ｒ１２          抵抗
Ｒ１３          抵抗
Ｒ１４          抵抗
Ｒ１５          抵抗
ＲＡ０          ラダー抵抗ネットワーク
Ｒｂ２          抵抗
Ｒｂ３          ゲート抵抗
Ｒｂ４          抵抗
Ｒｂ５          抵抗
Ｒｂ５’        抵抗
Ｒｂ６          抵抗
Ｒｂ７          抵抗
Ｒｂｆ          抵抗
Ｒｂｆ１        抵抗
Ｒｄ０          抵抗
Ｒｄ１          プルアップ抵抗
Ｒｄ２          抵抗
Ｒｄ３          抵抗
Ｒｄ４          抵抗
Ｒｄ５          プルダウン抵抗
Ｒｄ６          スピードアップ抵抗
Ｒｈ            抵抗
Ｒｈ１          抵抗
Ｒｈ２          抵抗
Ｒｈ３          抵抗
Ｒｈ４          抵抗
Ｒｈ５          抵抗
Ｒｈ６          抵抗
Ｒｈ７          抵抗
Ｒｈ８          抵抗
Ｒｈ９          抵抗
Ｒｉｂ          抵抗
Ｒｉｂ１        抵抗
Ｒｉｘ          抵抗
Ｒｍ０          抵抗
Ｒｍ１          抵抗
Ｒｍ２          抵抗
Ｒｖ０          抵抗
Ｒｖ１          抵抗
Ｒｖ２          抵抗
Ｒｖｚ          抵抗
Ｒｙ１          充電抵抗
Ｒｙ２          放電抵抗
Ｒｚ            抵抗
Ｒｚ’          抵抗
ＳＷｂ          可変電流制限回路
ＳＷｓ          電流遮断スイッチ回路
Ｓａ            能力信号
Ｓｂ            バイパス電流検出信号
Ｓｂ１          バイパス電流検出信号
Ｓｂ２          バイパス電流検出信号
Ｓｂｆ１        電流制御強度信号
Ｓｂｆ２        電流制御強度信号
Ｓｂｇ          原電流制御強度信号
Ｓｂｔ          バイパス電流目標信号
Ｓｄ０          鋸歯状波信号
Ｓｄ２          チョッパ駆動目標信号
Ｓｄ３          信号
Ｓｄ４          信号
Ｓｄ５          制御対象信号
Ｓｄ６          信号
Ｓｄ７          信号
Ｓｄ８          信号
Ｓｅ０１        信号
Ｓｅ０２        信号
Ｓｅ１          インバータ制御信号
Ｓｅ２          インバータ制御信号
Ｓｆ１          インバータ制御信号
Ｓｆ２          インバータ制御信号
Ｓｇ            ゲート駆動信号
Ｓｈ            ２次側巻線
Ｓｉ            出力電流検出信号
Ｓｉ’          出力電流検出信号
Ｓｋ            ランプ電流上限信号
Ｓｍ１          差動信号
Ｓｍ２          差動信号
Ｓｍｂ          バイパス電流制御信号
Ｓｍｄ          能力ホールド信号
Ｓｍｇ          給電駆動停止信号
Ｓｍｈ          一時昇圧手段トリガ信号
Ｓｍｉ          出力電流ホールド信号
Ｓｍｓ          電流遮断信号
Ｓｍｔ          出力電流目標ホールド信号
Ｓｑ            出力電流変調指令信号
Ｓｑｅ          原出力電流変調指令信号
Ｓｑｅ’        パルス信号
Ｓｑｅ”        パルス信号
Ｓｑｓ          出力電流低減指令信号
Ｓｔ            出力電流目標信号
Ｓｖ            ランプ電圧検出信号
Ｓｘｔ          チョッパ能力制御目標データ
Ｓｘｖ          ランプ電圧データ
Ｓｚ            トリガ信号
Ｔ１１          端子
Ｔ１２          端子
Ｔ２１          端子
Ｔ２２          端子
ＴＭｅ１        タイマ回路
ＴＭｍ１        タイマ回路
ＴＭｙ１        タイマ回路
ＴＭｙ２        タイマ回路
Ｔｈ            トランス
Ｔｚ            トランス
Ｕｃ            コンバータ
Ｕｄ            出力電流誤差演算回路
Ｕｅ            インバータ制御回路
Ｕｆ            インバータ制御回路
Ｕｇ            給電駆動回路
Ｕｈ            一時昇圧手段
Ｕｉ            インバータ
Ｕｉ’          インバータ
Ｕｍ            変調制御信号生成回路
Ｕｎ            電流バイパス制御回路
Ｕｎ’          電流バイパス制御回路
Ｕｎｃ          機能ブロック
Ｕｎｆ          機能ブロック
Ｕｐ            電力制御回路
Ｕｓｉ          ランプ電流検出信号ホールド回路
Ｕｓｋ          ランプ電流上限信号発生回路
Ｕｘ            給電回路
Ｕｙ            出力電流変調指令信号補正回路
Ｕｚ            スタータ回路
Ｕｚ’          スタータ回路
Ｕｚｈ          回路部
Ｕｚｈ１        １次側回路部
Ｕｚｈ２        ２次側回路部
ＶＬ            ランプ電圧
ＶＯ            出力電圧
Ｖｂｆ１        電圧源
Ｖｄ１          基準電圧源
Ｖｄ２          基準電圧源
Ｖｄ３          電圧源
Ｖｄ４          オフセット電圧
Ｖｆｇ          電源
Ｖｈ１          基準電圧源
Ｖｍ０          電源
Ｖｘ            ランプ電圧検出手段
Ｖｙ１          基準電圧信号源
Ｚ０            スイッチ
Ｚ０ａ          スイッチ素子
Ｚ０ｂ          スイッチ素子
Ｚ１            スイッチ
Ｚ１ａ          スイッチ素子
Ｚ１ｂ          スイッチ素子
Ｚ２            スイッチ
Ｚ２ａ          スイッチ素子
Ｚ２ｂ          スイッチ素子
ｐｓ１          期間
ｐｓ２          期間
τｄ            デッドタイム
τｐ            所定時間幅
τｗ            所定時間幅
【図１】
2006216264.tif 000003
【図２】
2006216264.tif 000004
【図３】
2006216264.tif 000005
【図４】
2006216264.tif 000006
【図５】
2006216264.tif 000007
【図６】
2006216264.tif 000008
【図７】
2006216264.tif 000009
【図８】
2006216264.tif 000010
【図９】
2006216264.tif 000011
【図１０】
2006216264.tif 000012
【図１１】
2006216264.tif 000013
【図１２】
2006216264.tif 000014
【図１３】
2006216264.tif 000015
【図１４】
2006216264.tif 000016
【図１５】
2006216264.tif 000017
【図１６】
2006216264.tif 000018
【図１７】
2006216264.tif 000019
【図１８】
2006216264.tif 000020
【図１９】
2006216264.tif 000021
【図２０】
2006216264.tif 000022
【図２１】
2006216264.tif 000023
【図２２】
2006216264.tif 000024
【図２３】
2006216264.tif 000025
【図２４】
2006216264.tif 000026