(57)【要約】【課題】良好なコンタクトを得ることが可能なコンタクトホールを備えた半導体装置を提供する。【解決手段】単結晶シリコン基板５１の表面上にＮ型またはＰ型の不純物拡散層５２を形成する際に、不純物拡散層５２中の不純物濃度を適宜設定する。すると、図２（Ａ）に示すＲＴＮ法を用いた熱処理時に、チタンシリサイド層５７の成長を適度に抑制して最適化することができる。その結果、不純物拡散層５２の接合深さが浅い場合でも、工程４におけるＲＴＮ法を用いた熱処理時に、コンタクトホール５５の底面部に形成されたチタンシリサイド層５７が成長し過ぎて不純物拡散層５２を突き抜けるのを防止可能になり、チタンシリサイド層５７と単結晶シリコン基板５１とが直接接続されてショートするコンタクトリークが生じなくなる。【選択図】  図２
2006216909.tif 000002
【特許請求の範囲】
【請求項１】
シリコン層と、
そのシリコン層の表面上に形成された絶縁膜と、
その絶縁膜に形成されて前記シリコン層と接続されるコンタクトホールと、
そのコンタクトホールの底面部にて、前記シリコン層中のシリコンと高融点金属とが合金化されて形成されたシリサイド層と
を備え、
前記コンタクトホールの底面部に接するシリコン層には、Ｎ型またはＰ型の不純物が注入拡散され、
前記シリコン層の不純物濃度は１×１０２０〜３×１０２１cmー３の範囲内であることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記シリコン層は、単結晶シリコン基板の表面上に形成された不純物拡散層であることを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記シリコン層は、絶縁層の表面上に形成されたポリシリコン層であることを特徴とする半導体装置。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体装置において、
前記コンタクトホール内に埋め込まれて前記シリサイド層と接続される導電膜と、
前記絶縁膜の表面上に形成されて前記導電膜と接続される配線層と
を備えたことを特徴とする半導体装置。
【請求項５】
不純物が注入拡散されたシリコン層を形成する第１工程と、
前記シリコン層の表面上に絶縁膜を形成する第２工程と、
前記シリコン層と接続されるコンタクトホールを前記絶縁膜に形成する第３工程と、
前記コンタクトホールの底面部から露出した前記シリコン層の表面上に高融点金属膜を形成する第４工程と、
熱処理を行うことにより、前記シリコン層中のシリコンと高融点金属膜中の高融点金属とを合金化させ、前記コンタクトホールの底面部にシリサイド層を形成する第５工程とを備え、
前記シリコン層の不純物濃度は１×１０２０〜３×１０２１cmー３の範囲内であることを特徴とする半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法において、
前記第５工程における熱処理温度は６００〜８５０℃の範囲内であることを特徴とする半導体装置の製造方法。
【請求項７】
請求項５または請求項６に記載の半導体装置の製造方法において、
前記シリコン層は、単結晶シリコン基板の表面上に形成された不純物拡散層であることを特徴とする半導体装置の製造方法。
【請求項８】
請求項５または請求項６に記載の半導体装置の製造方法において、
前記シリコン層は、絶縁層の表面上に形成されたポリシリコン層であることを特徴とする半導体装置の製造方法。
【請求項９】
請求項６〜８のいずれか１項に記載の半導体装置の製造方法において、
前記シリサイド層と接続される導電膜を前記コンタクトホール内に埋め込む第６工程と、
前記導電膜と接続される配線層を前記絶縁膜の表面上に形成する第７工程と
を備えたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置および半導体装置の製造方法に係り、詳しくは、シリコン層上の絶縁膜に形成されたコンタクトホール内部にてシリコン層とコンタクトするシリサイド層を備えた半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
従来より、半導体装置の配線層にはアルミニウム合金が広く使用されている。
しかし、単結晶シリコン基板に形成された不純物拡散層やポリシリコン（多結晶シリコン）層などのシリコン層に対して、アルミニウム合金から成る配線層を直接接触させると、配線層の形成後の熱処理時に、配線層中のアルミニウムがシリコン層の接触部分から内部に侵入してシリコン層を突き抜けるおそれがある。
【０００３】
この配線層の接触部分からシリコン層の内部に侵入したアルミニウムは「アロイスパイク」と呼ばれ、シリコン層の下側に形成されている他の配線層や基板と配線層とをショートさせてしまう。
そこで、窒化チタンを含むバリアメタル層をシリコン層と配線層との間に設け、アロイスパイクの発生を防止する技術が提案されている（例えば、特許文献１参照）。
【０００４】
また、近年、半導体装置の高集積化・微細化に伴い、半導体装置によって構成された電子回路を高速動作させるために、配線層とシリコン層とのコンタクト抵抗の低減が求められている。
そこで、配線層とシリコン層との間に、金属とシリコンとの合金であるシリサイド層を設ける技術が提案されている（例えば、特許文献２参照）。
【０００５】
ところで、単結晶又は多結晶質の内の少なくとも一種からなるシリコン中に砒素をイオン注入した後、チタン膜を堆積し、第１の温度で熱処理を施し、チタンシリサイドを形成する第１の熱処理工程と、前記チタンシリサイド上層部に存在する余剰チタンとその反応物とをエッチングで除去するエッチング工程と、前記チタンシリサイドを前記第１の温度よりも高い第２の温度で熱処理を施す第２の熱処理工程とを含む半導体装置の製造方法において、チタン膜の堆積前に、チタンシリサイドが形成される予定深さ以上に飛程が深く、飛程における濃度が５×１０２０cm−３以上となり、かつ前記チタンシリサイドの形成予定深さにおける濃度が５×１０２０cm−３となり、前記チタンシリサイドの形成予定深さ未満の深さにおける濃度が５×１０２０cm−３未満となるように、シリコン中に砒素をイオン注入し、前記第１の熱処理工程にて、シリサイド反応が抑制される砒素濃度となる前記チタンシリサイドの形成予定深さまで前記チタンシリサイド層を形成する技術が提案されている（特許文献３参照）。
【０００６】
特許文献３には、チタンシリサイドの砒素による反応抑制を阻止することが可能となり、同一条件でシリサイド反応熱処理を施した場合に、ＮチャネルとＰチャネルの両領域で均一な膜厚を有するチタンシリサイドを形成できると記載されている。
【特許文献１】特許第２５７８７５９号公報（第２〜３頁  図１）
【特許文献２】特許第３４９８０８９号公報（第２〜８頁  図１〜図１７）
【特許文献３】特許第３０１４０３０号公報（第２〜４頁  図１〜図６）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
（第１の従来技術）
図５および図６は、不純物拡散層、バリアメタル層、シリサイド層を備えた従来の半導体装置５０の製造方法を説明するための概略縦断面図である。
【０００８】
工程１（図５（Ａ））：以下のいずれかの方法を用い、単結晶シリコン基板５１の表面上にＮ型またはＰ型の不純物拡散層５２を形成する。
（ア）イオン注入法を用い、単結晶シリコン基板５１の表面上に不純物イオンを注入する。
（イ）エピタキシャル法を用い、単結晶シリコン基板５１の表面上に不純物が注入拡散された単結晶シリコンを成長させ、その単結晶シリコンから成る不純物拡散層５２を形成する。
（ウ）不純物拡散源として気体ソースまたは固体ソースを使用した熱拡散法を用い、単結晶シリコン基板５１の表面上に不純物を注入拡散する。
【０００９】
次に、熱酸化法を用い、不純物拡散層５２の表面上に酸化シリコン膜５３を形成する。
【００１０】
工程２（図５（Ｂ））：ＣＶＤ（Chemical Vapor Deposition）法を用い、酸化シリコン膜５３の表面上にＢＰＳＧ（Boron-doped Phosphor-Silicate Glass）膜５４を形成する。
次に、フォトエッチング法を用い、各膜５３，５４に不純物拡散層５２と接続されるコンタクトホール５５を形成する。このとき、オーバーエッチングによって不純物拡散層５２が削り込まれ、コンタクトホール５５の底面部は不純物拡散層５２内に掘り込まれた状態になる。
【００１１】
工程３（図５（Ｃ））：ＰＶＤ（Physical Vapor Deposition）法を用い、デバイス表面（コンタクトホール５５の内周壁面、コンタクトホール５５の底面部から露出した不純物拡散層５２の表面、ＢＰＳＧ膜５４の表面）上にチタン膜５６を形成する。
【００１２】
工程４（図６（Ａ））：ＲＴＮ（Rapid Thermal Nitridation）法を用いた高温（例えば６００℃以上）の熱処理を行い、コンタクトホール５５の底面部から露出した不純物拡散層５２とチタン膜５６とを反応させ、不純物拡散層５２中のシリコンとチタン膜５６中のチタンとを合金化させることにより、コンタクトホール５５の底面部にチタンシリサイド層５７を形成する。
【００１３】
ここで、ＲＴＮ法は窒素雰囲気中でランプアニールを行うため、窒素雰囲気とチタン膜５６とが反応し、チタンシリサイド層５７にならなかったチタン膜５６は窒化チタン層５８になる。そのため、デバイス表面（コンタクトホール５５の内周壁面、チタンシリサイド層５７の表面、ＢＰＳＧ膜５４の表面）には窒化チタン層５８が形成される。
【００１４】
工程５（図６（Ｂ））：メタルＣＶＤ法またはＰＶＤ法を用い、デバイス表面（コンタクトホール５５の内周壁面、窒化チタン層５８の表面）上にタングステンを堆積させ、コンタクトホール５５内をタングステンで埋め込む。
次に、エッチバック法またはＣＭＰ（Chemical Mechanical Polishing）法を用いてデバイス表面を平坦化することにより、コンタクトホール５５内に埋め込まれたタングステンだけを残して他の部分のタングステンを除去し、コンタクトホール５５内に埋め込まれたタングステンから成るタングステンプラグ５９を形成する。
【００１５】
工程６（図６（Ｃ））：ＰＶＤ法を用い、デバイス表面にアルミニウム合金膜を形成し、窒化チタン層５８の表面上に形成された不要箇所のアルミニウム合金膜をフォトエッチング法を用いて除去することにより、そのアルミニウム合金膜から成る配線層６０を形成し、その配線層６０をタングステンプラグ５９に接続させる。
【００１６】
その結果、単結晶シリコン基板５１、不純物拡散層５２、酸化シリコン膜５３、ＢＰＳＧ膜５４、コンタクトホール５５、チタンシリサイド層５７、窒化チタン層５８、タングステンプラグ５９、配線層６０を備えた半導体装置５０が作製される。
ここで、チタンシリサイド層５７は、タングステンプラグ５９と不純物拡散層５２とのコンタクト抵抗を低減するために設けられている。
また、窒化チタン層５８はバリアメタル層として機能し、タングステンプラグ５９とチタンシリサイド層５７との反応を抑制すると共に、両者のタングステンプラグ５９とチタンシリサイド層５７との良好なコンタクトを得るために設けられている。
【００１７】
ところで、工程４（図６（Ａ））において、不純物拡散層５２の接合深さ（ジャンクション深さ：Ｘｊ）が浅い場合には、ＲＴＮ法を用いた熱処理時に、コンタクトホール５５の底面部に形成されたチタンシリサイド層５７が成長し過ぎて不純物拡散層５２を突き抜け、チタンシリサイド層５７と単結晶シリコン基板５１とが直接接続されてショートし、コンタクトリークが生じるという問題がある。
【００１８】
（第２の従来技術）
図７および図８は、ポリシリコン層、バリアメタル層、シリサイド層を備えた従来の半導体装置７０の製造方法を説明するための概略縦断面図である。
【００１９】
工程１（図７（Ａ））：熱酸化法を用い、単結晶シリコン基板５１の表面上に酸化シリコン膜５３を形成する。
次に、ＣＶＤ法またはＰＶＤ法を用い、酸化シリコン膜５３の表面上にポリシリコン層７１を形成する。
【００２０】
工程２（図７（Ｂ））：ＣＶＤ法を用い、ポリシリコン層７１の表面上にＢＰＳＧ膜５４を形成する。
次に、フォトエッチング法を用い、ＢＰＳＧ膜５４にポリシリコン層７１と接続されるコンタクトホール５５を形成する。このとき、オーバーエッチングによってポリシリコン層７１が削り込まれ、コンタクトホール５５の底面部はポリシリコン層７１内に掘り込まれた状態になる。
【００２１】
工程３（図７（Ｃ））：ＰＶＤ法を用い、デバイス表面（コンタクトホール５５の内周壁面、コンタクトホール５５の底面部から露出したポリシリコン層７１の表面、ＢＰＳＧ膜５４の表面）上にチタン膜５６を形成する。
【００２２】
工程４（図８（Ａ））：ＲＴＮ法を用いた高温（例えば６００℃以上）の熱処理を行い、コンタクトホール５５の底面部から露出したポリシリコン層７１とチタン膜５６とを反応させ、ポリシリコン層７１中のシリコンとチタン膜５６中のチタンとを合金化させることにより、コンタクトホール５５の底面部にチタンシリサイド層５７を形成する。
このとき、第１の従来技術と同様に、チタンシリサイド層５７にならなかったチタン膜５６は窒化チタン層５８になる。
【００２３】
工程５（図８（Ｂ））：第１の従来技術の工程５（図６（Ｂ））と同じである。
工程６（図８（Ｃ））：第１の従来技術の工程６（図６（Ｃ））と同じである。
【００２４】
その結果、単結晶シリコン基板５１、ポリシリコン層７１、酸化シリコン膜５３、ＢＰＳＧ膜５４、コンタクトホール５５、チタンシリサイド層５７、窒化チタン層５８、タングステンプラグ５９、配線層６０を備えた半導体装置７０が作製される。
【００２５】
ところで、工程１（図７（Ａ））で形成したポリシリコン層７１の膜厚が薄い場合がある。また、工程２（図７（Ｂ））において、オーバーエッチングによりコンタクトホール５５の底面部がポリシリコン層７１内に過剰に掘り込まれて当該底面部の下側のポリシリコン層７１の膜厚が薄くなる場合がある。
このような場合には、工程４（図８（Ａ））において、ＲＴＮ法を用いた熱処理時に、コンタクトホール５５の底面部に形成されたチタンシリサイド層５７が成長し過ぎてポリシリコン層７１の底部にまで到達するおそれがある。
【００２６】
図９（Ａ）は、工程３（図７（Ｃ））におけるコンタクトホール５５の底面部近傍を示す要部概略縦断面図である。
図９（Ｂ）（Ｃ）は、工程４（図８（Ａ））におけるコンタクトホール５５の底面部近傍を示す要部概略縦断面図である。
【００２７】
図９（Ｂ）に示すように、コンタクトホール５５の底面部に形成されたチタンシリサイド層５７がポリシリコン層７１の底部に到達するまでは、チタンシリサイド層５７の底部および外周壁部に接するポリシリコン層７１から矢印に示すようにシリコン（Ｓｉ）が供給されてチタンシリサイド層５７が成長する。
このとき、チタンシリサイド層５７の底部および外周壁部が両方共にポリシリコン層７１に接するため、チタンシリサイド層５７にシリコンが供給されてもポリシリコン層７１にボイド（空隙）は発生しない。
【００２８】
しかし、図９（Ｃ）に示すように、チタンシリサイド層５７がポリシリコン層７１の底部に到達した後には、チタンシリサイド層５７の外周壁部に接するポリシリコン層７１から矢印に示すようにシリコンが供給されてチタンシリサイド層５７が成長する。
このとき、チタンシリサイド層５７の外周壁部のみがポリシリコン層７１に接するため、チタンシリサイド層５７にシリコンが供給されるにつれて、当該外周壁部に接する部分のポリシリコン層７１中のシリコンが吸い上げられて無くなり、当該部分にボイド７１ａが発生する。
【００２９】
その結果、チタンシリサイド層５７とポリシリコン層７１との間に形成されたボイド７１ａにより、各層５７，７１のコンタクト抵抗が大きくなるため、確実なコンタクトが得られないという問題が起こる。
【００３０】
本発明は上記問題を解決するためになされたものであって、その目的は、良好なコンタクトを得ることが可能なコンタクトホールを備えた半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【００３１】
請求項１に記載の発明は、
シリコン層と、
そのシリコン層の表面上に形成された絶縁膜と、
その絶縁膜に形成されて前記シリコン層と接続されるコンタクトホールと、
そのコンタクトホールの底面部にて、前記シリコン層中のシリコンと高融点金属とが合金化されて形成されたシリサイド層と
を備え、
前記コンタクトホールの底面部に接するシリコン層には、Ｎ型またはＰ型の不純物が注入拡散され、
前記シリコン層の不純物濃度は１×１０２０〜３×１０２１cmー３の範囲内であることを技術的特徴とする半導体装置である。
【００３２】
請求項２に記載の発明は、
請求項１に記載の半導体装置において、
前記シリコン層は、単結晶シリコン基板の表面上に形成された不純物拡散層であることを技術的特徴とする。
【００３３】
請求項３に記載の発明は、
請求項１に記載の半導体装置において、
前記シリコン層は、絶縁層の表面上に形成されたポリシリコン層であることを技術的特徴とする。
【００３４】
請求項４に記載の発明は、
請求項１〜３のいずれか１項に記載の半導体装置において、
前記コンタクトホール内に埋め込まれて前記シリサイド層と接続される導電膜と、
前記絶縁膜の表面上に形成されて前記導電膜と接続される配線層とを備えたことを技術的特徴とする。
【００３５】
請求項５に記載の発明は、
不純物が注入拡散されたシリコン層を形成する第１工程と、
前記シリコン層の表面上に絶縁膜を形成する第２工程と、
前記シリコン層と接続されるコンタクトホールを前記絶縁膜に形成する第３工程と、
前記コンタクトホールの底面部から露出した前記シリコン層の表面上に高融点金属膜を形成する第４工程と、
熱処理を行うことにより、前記シリコン層中のシリコンと高融点金属膜中の高融点金属とを合金化させ、前記コンタクトホールの底面部にシリサイド層を形成する第５工程とを備え、
前記シリコン層の不純物濃度は１×１０２０〜３×１０２１cmー３の範囲内であることを技術的特徴とする半導体装置の製造方法である。
【００３６】
請求項６に記載の発明は、
請求項５に記載の半導体装置の製造方法において、
前記第５工程における熱処理温度は６００〜８５０℃の範囲内であることを技術的特徴とする。
【００３７】
請求項７に記載の発明は、
請求項５または請求項６に記載の半導体装置の製造方法において、
前記シリコン層は、単結晶シリコン基板の表面上に形成された不純物拡散層であることを技術的特徴とする。
【００３８】
請求項８に記載の発明は、
請求項５または請求項６に記載の半導体装置の製造方法において、
前記シリコン層は、絶縁層の表面上に形成されたポリシリコン層であることを技術的特徴とする。
【００３９】
請求項９に記載の発明は、
請求項６〜８のいずれか１項に記載の半導体装置の製造方法において、
前記シリサイド層と接続される導電膜を前記コンタクトホール内に埋め込む第６工程と、
前記導電膜と接続される配線層を前記絶縁膜の表面上に形成する第７工程とを備えたことを技術的特徴とする。
【発明の効果】
【００４０】
（請求項１）
請求項１の発明において、シリコン層中の不純物濃度を適宜設定すれば、シリサイド層を形成するための熱処理時に、シリサイド層の成長を適度に抑制して最適化することができる。
その結果、シリコン層が単結晶シリコン基板の表面上に形成された不純物拡散層であるとき、シリコン層の接合深さが浅い場合でも、コンタクトホールの底面部に形成されたシリサイド層が成長し過ぎてシリコン層を突き抜けるのを防止可能になり、シリサイド層と単結晶シリコン基板とが直接接続されてショートするコンタクトリークが生じなくなる。
【００４１】
また、シリコン層が絶縁層の表面上に形成されたポリシリコン層であるとき、コンタクトホールの底面部に形成されたシリサイド層が成長し過ぎてシリコン層の底部にまで到達するのを防止可能になり、図９（Ｃ）に示すようなボイド７１ａが発生しないため、シリサイド層とシリコン層のコンタクト抵抗が小さくなり確実なコンタクトが得られる。
そして、シリコン層の不純物濃度を前記範囲内に設定することにより、シリサイド層の成長を適度に抑制して最適化することが可能になる。
従って、請求項１の発明によれば、良好なコンタクトを得ることが可能なコンタクトホールを備えた半導体装置を提供できる。
【００４２】
（請求項２：第１実施形態または第２実施形態に該当）
請求項２の発明によれば、シリコン層の接合深さが浅い場合でも、コンタクトホールの底面部に形成されたシリサイド層が成長し過ぎてシリコン層を突き抜けるのを防止可能になり、シリサイド層と単結晶シリコン基板とが直接接続されてショートするコンタクトリークが生じなくなる。
【００４３】
（請求項３：第３実施形態または第４実施形態に該当）
請求項３の発明によれば、コンタクトホールの底面部に形成されたシリサイド層が成長し過ぎてシリコン層の底部にまで到達するのを防止可能になり、図９（Ｃ）に示すようなボイド７１ａが発生しないため、シリサイド層とシリコン層のコンタクト抵抗が小さくなり確実なコンタクトが得られる。
【００４４】
（請求項４）
請求項４の発明によれば、シリコン層、絶縁膜、コンタクトホール、シリサイド層、導電膜、配線層を備えた半導体装置が得られる。
【００４５】
（請求項５）
請求項５の発明によれば、請求項１に記載の半導体装置を製造できるため、請求項１の発明と同様の効果が得られる。
【００４６】
（請求項６：第２実施形態または第４実施形態に該当）
請求項６の発明によれば、シリサイド層を形成するための熱処理温度を前記範囲内に設定することにより、シリサイド層の成長を適度に抑制して最適化することが可能になるため、請求項６の発明の効果を確実に得られる。
【００４７】
（請求項７：第１実施形態または第２実施形態に該当）
請求項７の発明によれば、請求項２に記載の半導体装置を製造できるため、請求項２の発明と同様の効果が得られる。
【００４８】
（請求項８：第３実施形態または第４実施形態に該当）
請求項８の発明によれば、請求項３に記載の半導体装置を製造できるため、請求項３の発明と同様の効果が得られる。
【００４９】
（請求項９）
請求項９の発明によれば、請求項４に記載の半導体装置を製造できるため、請求項４の発明と同様の効果が得られる。
【００５０】
（用語の説明）
尚、上述した［課題を解決するための手段］に記載した構成要素と、後述する［発明を実施するための最良の形態］に記載した構成部材との対応関係は以下のようになっている。
【００５１】
「シリコン層」は、単結晶シリコン基板５１またはポリシリコン層７１に該当する。
「絶縁膜」は、ＢＰＳＧ膜５４に該当する。
「絶縁層」は、酸化シリコン膜５３に該当する。
「導電膜」は、タングステンプラグ５９に該当する。
「高融点金属膜」は、チタン膜５６に該当する。
【発明を実施するための最良の形態】
【００５２】
以下、本発明を具体化した各実施形態について図面を参照しながら説明する。尚、各実施形態において、図５〜図９に示した従来技術と同一の構成部材については符号を等しくすると共に、同一内容の箇所については重複説明を省略してある。
【００５３】
［第１実施形態］
図１および図２は、第１実施形態の半導体装置１０の製造方法を説明するための概略縦断面図である。
工程１（図１（Ａ））〜工程６（図２（Ｃ））はそれぞれ、第１の従来技術の工程１（図５（Ａ））〜工程６（図６（Ｃ））と同じである。
【００５４】
但し、第１実施形態では、工程１（図１（Ａ））において、単結晶シリコン基板５１の表面上に不純物拡散層５２を形成する際に、不純物拡散層５２中の不純物濃度を以下のように設定している。
【００５５】
Ｎ型不純物としてリンまたはヒ素を不純物拡散層５２に注入拡散した場合、不純物拡散層５２中のリンまたはヒ素の濃度は１×１０２０〜５×１０２１cmー３が適当であり、望ましくは３×１０２０〜３×１０２１cmー３、特に望ましくは５×１０２０〜２×１０２１cmー３である。
【００５６】
Ｐ型不純物としてボロンを不純物拡散層５２に注入拡散した場合、不純物拡散層５２中のボロン濃度は１×１０２０〜５×１０２１cmー３が適当であり、望ましくは３×１０２０〜３×１０２１cmー３、特に望ましくは５×１０２０〜２×１０２１cmー３である。
【００５７】
Ｐ型不純物としてフッ化ボロンを不純物拡散層５２に注入拡散した場合、不純物拡散層５２中のフッ化ボロン濃度は１×１０２０〜３×１０２１cmー３が適当であり、望ましくは３×１０２０〜２×１０２１cmー３、特に望ましくは５×１０２０〜１×１０２１cmー３である。
【００５８】
このように、不純物拡散層５２中の不純物濃度を設定すれば、工程４（図２（Ａ））におけるＲＴＮ法を用いた熱処理時に、チタンシリサイド層５７の成長を適度に抑制して最適化することができる。
その結果、不純物拡散層５２の接合深さ（ジャンクション深さ：Ｘｊ）が浅い場合でも、工程４におけるＲＴＮ法を用いた熱処理時に、コンタクトホール５５の底面部に形成されたチタンシリサイド層５７が成長し過ぎて不純物拡散層５２を突き抜けるのを防止可能になり、チタンシリサイド層５７と単結晶シリコン基板５１とが直接接続されてショートするコンタクトリークが生じなくなる。
【００５９】
尚、不純物拡散層５２中の不純物濃度が前記範囲より高くなると、シリサイド７の形成反応が抑制され過ぎ、必要なチタンシリサイド層５７の膜厚が得られなくなる傾向がある。
また、不純物拡散層５２中の不純物濃度が前記範囲より低くなると、チタンシリサイド層５７の形成反応が促進され過ぎ、チタンシリサイド層５７が不純物拡散層５２を突き抜けてコンタクトリークが生じ易くなる傾向がある。
【００６０】
［第２実施形態］
図１および図２は、第２実施形態の半導体装置２０の製造方法を説明するための概略縦断面図である。
工程１（図１（Ａ））〜工程６（図２（Ｃ））はそれぞれ、第１の従来技術の工程１（図５（Ａ））〜工程６（図６（Ｃ））と同じである。
【００６１】
但し、第２実施形態では、工程４（図２（Ａ））において、ＲＴＮ法を用いた高温の熱処理を行い、コンタクトホール５５の底面部から露出した不純物拡散層５２とチタン膜５６とを反応させ、不純物拡散層５２中のシリコンとチタン膜５６中のチタンとを合金化させることにより、コンタクトホール５５の底面部にチタンシリサイド層５７を形成する際に、ＲＴＮ法の熱処理温度を以下のように設定している。
【００６２】
工程１（図１（Ａ））において不純物拡散層５２を形成する際に、Ｎ型不純物としてリンまたはヒ素、Ｐ型不純物としてボロンまたはフッ化ボロンを用いた場合、工程４におけるＲＴＮ法の熱処理温度は６００〜８５０℃が適当であり、望ましくは６５０〜８００℃、特に望ましくは７００〜７５０℃である。
尚、不純物拡散層５２中の不純物濃度は、前記範囲内に設定しておく必要がある。
【００６３】
このように、工程４におけるＲＴＮ法の熱処理温度を設定すれば、チタンシリサイド層５７の成長を適度に抑制して最適化することができる。
その結果、不純物拡散層５２の接合深さが浅い場合でも、工程４におけるＲＴＮ法を用いた熱処理時に、コンタクトホール５５の底面部に形成されたチタンシリサイド層５７が成長し過ぎて不純物拡散層５２を突き抜けるのを防止可能になり、チタンシリサイド層５７と単結晶シリコン基板５１とが直接接続されてショートするコンタクトリークが生じなくなる。
【００６４】
尚、ＲＴＮ法の熱処理温度が前記範囲より低くなると、シリサイド７の形成反応が抑制され過ぎ、必要なチタンシリサイド層５７の膜厚が得られなくなる傾向がある。
また、ＲＴＮ法の熱処理温度が前記範囲より高くなると、チタンシリサイド層５７の形成反応が促進され過ぎ、チタンシリサイド層５７が不純物拡散層５２を突き抜けてコンタクトリークが生じ易くなる傾向がある。
【００６５】
［第３実施形態］
図３および図４は、第３実施形態の半導体装置３０の製造方法を説明するための概略縦断面図である。
工程１（図３（Ａ））〜工程６（図４（Ｃ））はそれぞれ、第２の従来技術の工程１（図７（Ａ））〜工程６（図８（Ｃ））と同じである。
【００６６】
但し、第３実施形態では、工程１（図３（Ａ））において、以下のいずれかの方法を用い、ポリシリコン層７１にＮ型またはＰ型の不純物を注入拡散している。
（１）ＣＶＤ法またはＰＶＤ法を用いてポリシリコン層７１を形成した後に、イオン注入法を用い、ポリシリコン層７１の表面上に不純物イオンを注入する。
（２）ＣＶＤ法を用いてポリシリコン層７１を形成する際に、原料ガスに不純物ガスを添加することにより、ポリシリコン層７１に不純物を注入拡散する。
（３）ＣＶＤ法またはＰＶＤ法を用いてポリシリコン層７１を形成した後に、不純物拡散源として気体ソースまたは固体ソースを使用した熱拡散法を用い、ポリシリコン層７１に不純物を注入拡散する。
このとき、第３実施形態では、ポリシリコン層７１中の不純物濃度を以下のように設定している。
【００６７】
Ｎ型不純物としてリンまたはヒ素をポリシリコン層７１に注入拡散した場合、ポリシリコン層７１中のリンまたはヒ素の濃度は１×１０２０〜５×１０２１cmー３が適当であり、望ましくは３×１０２０〜３×１０２１cmー３、特に望ましくは５×１０２０〜２×１０２１cmー３である。
【００６８】
Ｐ型不純物としてボロンをポリシリコン層７１に注入拡散した場合、ポリシリコン層７１中のボロン濃度は１×１０２０〜５×１０２１cmー３が適当であり、望ましくは３×１０２０〜３×１０２１cmー３、特に望ましくは５×１０２０〜２×１０２１cmー３である。
【００６９】
Ｐ型不純物としてフッ化ボロンをポリシリコン層７１に注入拡散した場合、ポリシリコン層７１中のフッ化ボロン濃度は１×１０２０〜３×１０２１cmー３が適当であり、望ましくは３×１０２０〜２×１０２１cmー３、特に望ましくは５×１０２０〜１×１０２１cmー３である。
【００７０】
このように、ポリシリコン層７１中の不純物濃度を設定すれば、工程４（図４（Ａ））におけるＲＴＮ法を用いた熱処理時に、チタンシリサイド層５７の成長を適度に抑制して最適化することができる。
その結果、工程４におけるＲＴＮ法を用いた熱処理時に、コンタクトホール５５の底面部に形成されたチタンシリサイド層５７が成長し過ぎてポリシリコン層７１の底部にまで到達するのを防止可能になり、図９（Ｃ）に示すようなボイド７１ａが発生しないため、各層５７，７１のコンタクト抵抗が小さくなり確実なコンタクトが得られる。
【００７１】
尚、ポリシリコン層７１中の不純物濃度が前記範囲より高くなると、シリサイド７の形成反応が抑制され過ぎ、必要なチタンシリサイド層５７の膜厚が得られなくなる傾向がある。
また、ポリシリコン層７１中の不純物濃度が前記範囲より低くなると、チタンシリサイド層５７の形成反応が促進され過ぎ、チタンシリサイド層５７がポリシリコン層７１の底部にまで到達して各層５７，７１のコンタクト抵抗が増大する傾向がある。
【００７２】
［第４実施形態］
図３および図４は、第４実施形態の半導体装置４０の製造方法を説明するための概略縦断面図である。
工程１（図３（Ａ））〜工程６（図４（Ｃ））はそれぞれ、第２の従来技術の工程１（図７（Ａ））〜工程６（図８（Ｃ））と同じである。
【００７３】
但し、第４実施形態では、第３実施形態と同様に、工程１（図３（Ａ））において、ポリシリコン層７１にＮ型またはＰ型の不純物を注入拡散している。
ここで、ポリシリコン層７１中の不純物濃度は、前記範囲内に設定しておく必要がある。
【００７４】
加えて、第４実施形態では、工程４（図４（Ａ））において、ＲＴＮ法を用いた高温の熱処理を行い、コンタクトホール５５の底面部から露出した不純物拡散層５２とチタン膜５６とを反応させ、不純物拡散層５２中のシリコンとチタン膜５６中のチタンとを合金化させることにより、コンタクトホール５５の底面部にチタンシリサイド層５７を形成する際に、ＲＴＮ法の熱処理温度を以下のように設定している。
【００７５】
つまり、工程４におけるＲＴＮ法の熱処理温度は６００〜８５０℃が適当であり、望ましくは６５０〜８００℃、特に望ましくは７００〜７５０℃である。
【００７６】
このように、工程４におけるＲＴＮ法の熱処理温度を設定すれば、チタンシリサイド層５７の成長を適度に抑制して最適化することができる。
その結果、工程４におけるＲＴＮ法を用いた熱処理時に、コンタクトホール５５の底面部に形成されたチタンシリサイド層５７が成長し過ぎてポリシリコン層７１の底部にまで到達するのを防止可能になり、図９（Ｃ）に示すようなボイド７１ａが発生しないため、各層５７，７１のコンタクト抵抗が小さくなり確実なコンタクトが得られる。
【００７７】
尚、ＲＴＮ法の熱処理温度が前記範囲より低くなると、シリサイド７の形成反応が抑制され過ぎ、必要なチタンシリサイド層５７の膜厚が得られなくなる傾向がある。
また、ＲＴＮ法の熱処理温度が前記範囲より高くなると、チタンシリサイド層５７の形成反応が促進され過ぎ、チタンシリサイド層５７がポリシリコン層７１の底部にまで到達して各層５７，７１のコンタクト抵抗が増大する傾向がある。
【００７８】
［特許文献３について］
特許文献３には、単結晶又は多結晶質の内の少なくとも一種からなるシリコン中に砒素をイオン注入した後、チタン膜を堆積し、第１の温度で熱処理を施し、チタンシリサイドを形成する第１の熱処理工程と、前記チタンシリサイド上層部に存在する余剰チタンとその反応物とをエッチングで除去するエッチング工程と、前記チタンシリサイドを前記第１の温度よりも高い第２の温度で熱処理を施す第２の熱処理工程とを含む半導体装置の製造方法において、チタン膜の堆積前に、チタンシリサイドが形成される予定深さ以上に飛程が深く、飛程における濃度が５×１０２０cm−３以上となり、かつ前記チタンシリサイドの形成予定深さにおける濃度が５×１０２０cm−３となり、前記チタンシリサイドの形成予定深さ未満の深さにおける濃度が５×１０２０cm−３未満となるように、シリコン中に砒素をイオン注入し、前記第１の熱処理工程にて、シリサイド反応が抑制される砒素濃度となる前記チタンシリサイドの形成予定深さまで前記チタンシリサイド層を形成することが記載されている。
【００７９】
しかし、特許文献３の技術では、チタンシリサイドの形成予定深さ以上に飛程を深くして当該飛程における濃度が５×１０２０cm−３以上となり、前記形成予定深さにおける濃度が５×１０２０cm−３となり、前記形成予定深さ未満の深さにおける濃度が５×１０２０cm−３未満となるように、ヒ素の濃度を前記形成予定深さに合わせて３段階に設定する必要がある。
それに対して、本願発明の前記各実施形態では、不純物拡散層５２またはポリシリコン層７１における不純物濃度をチタンシリサイド層５７の形成予定深さに合わせて多段階に設定する必要がなく、各層５２，７１の不純物濃度を前記範囲内で均一にすればよい。
【００８０】
また、特許文献３の技術では２回の熱処理工程が不可欠であるのに対して、本願発明の前記各実施形態では工程４におけるＲＴＮ法を用いた１回の熱処理しか必要としない。
そして、特許文献３の技術は、同一条件でシリサイド反応熱処理を施した場合に、ＮチャネルとＰチャネルの両領域で均一な膜厚を有するチタンシリサイドを形成することを目的とし、本願発明の前記各実施形態とは目的を異にするものである。
【００８１】
さらに、特許文献３には、ＣＭＯＳ型半導体装置のサリサイド技術に適用することしか記載されておらず、本願発明の前記各実施形態のようにコンタクトホールに適用することに関して、一切開示されておらず示唆すらもされていない。
また、特許文献３には、不純物としてヒ素を用いることしか記載されておらず、本願発明の前記各実施形態のようにリン、ボロン、フッ化ボロンを用いることに関して、一切開示されておらず示唆すらもされていない。
【００８２】
従って、特許文献３に基づいて本願発明の前記各実施形態を想到することは、例え当業者といえども困難であり、前記各実施形態の作用・効果を予測し得るものではない。
【００８３】
［別の実施形態］
ところで、本発明は上記各実施形態に限定されるものではなく、以下のように具体化してもよく、その場合でも、上記各実施形態と同等もしくはそれ以上の作用・効果を得ることができる。
【００８４】
［１］上記各実施形態では、不純物拡散層５２またはポリシリコン層７１の全体の不純物濃度を前記範囲内に設定している。
しかし、チタンシリサイド層５７の成長を適度に抑制するには、各層５２，７１においてコンタクトホール５５の底面部と接する部分の不純物濃度だけを前記範囲内に設定すればよく、各層５２，７１の全体の不純物濃度を前記範囲内に設定する必要はない。
【００８５】
［２］上記各実施形態では、工程１において、単結晶シリコン基板５１またはポリシリコン層７１の表面全体に不純物を注入拡散している。
しかし、前記｛１］の理由により、コンタクトホール５５を形成した後に、コンタクトホール５５の底面部から露出した基板５１またはポリシリコン層７１に対して、イオン注入法または熱拡散法を用いて不純物を注入拡散してもよい。
【００８６】
［３］チタン膜５６は、どのような高融点金属（例えば、タンタル、タングステン、ニッケル、モリブデンなど）から成る膜に置き換えてもよい。
そして、チタンシリサイド層５７についても、どのような高融点金属とシリコンとの合金であるシリサイド層に置き換えてもよい。
【００８７】
［４］工程４におけるＲＴＮ法は、他の熱処理方法（例えば、熱処理炉を用いる方法など）に置き換えてもよい。
【００８８】
［５］酸化シリコン膜５３またはＢＰＳＧ膜５４は、ＣＶＤ法によって形成された各種絶縁膜（例えば、酸化シリコン，窒化シリコン，ＰＳＧ（Phosphor-Silicate Glass ），ＢＳＧ（Boron-Silicate Glass）など）、各種塗布絶縁膜（ＴＥＯＳ（Tetra EthOxy Silage）、ＳＯＧ（Spin coating On Glass ），ポリイミド，メチルシロキサン系ポリマーなど）など、どのような絶縁材料から成る絶縁膜に置き換えてもよい。
【００８９】
［６］タングステンプラグ５９は、各種金属、各種シリサイド、ポリシリコンなど、どのような導電材料から成る導電膜に置き換えてもよい。
【００９０】
［７］配線層６０を形成するためのアルミニウム合金膜は、各種金属、各種シリサイド、ポリシリコンなど、どのような導電材料から成る導電膜に置き換えてもよい。
【００９１】
［８］単結晶シリコン基板５１は、ＳＯＩ（Semiconductor On Insulator）基板の上に作成したポリシリコン層またはアモルファスシリコン層などに置き換えてもよい。
【図面の簡単な説明】
【００９２】
【図１】本発明を具体化した第１実施形態および第２実施形態の半導体装置１０，２０の製造方法を説明するための概略縦断面図。
【図２】本発明を具体化した第１実施形態および第２実施形態の半導体装置１０，２０の製造方法を説明するための概略縦断面図。
【図３】本発明を具体化した第３実施形態および第４実施形態の半導体装置３０，４０の製造方法を説明するための概略縦断面図。
【図４】本発明を具体化した第３実施形態および第４実施形態の半導体装置３０，４０の製造方法を説明するための概略縦断面図。
【図５】第１の従来技術の半導体装置５０の製造方法を説明するための概略縦断面図。
【図６】第１の従来技術の半導体装置５０の製造方法を説明するための概略縦断面図。
【図７】第２の従来技術の半導体装置７０の製造方法を説明するための概略縦断面図。
【図８】第２の従来技術の半導体装置７０の製造方法を説明するための概略縦断面図。
【図９】第２の従来技術の半導体装置７０の問題点を説明するための要部概略縦断面図。
【符号の説明】
【００９３】
１０，２０，３０，４０…半導体装置
５１…単結晶シリコン基板
５２…不純物拡散層
５３…酸化シリコン膜
５４…ＢＰＳＧ膜
５５…コンタクトホール
５６…チタン層
５７…チタンシリサイド層
５８…窒化チタン層
５９…タングステンプラグ
６０…配線層
７１…ポリシリコン層
【図１】
2006216909.tif 000003
【図２】
2006216909.tif 000004
【図３】
2006216909.tif 000005
【図４】
2006216909.tif 000006
【図５】
2006216909.tif 000007
【図６】
2006216909.tif 000008
【図７】
2006216909.tif 000009
【図８】
2006216909.tif 000010
【図９】
2006216909.tif 000011