(57)【要約】【課題】  半導体可変容量コンデンサにおいて、容量値の調節を容易にするとともに、容量可変範囲を大きくする。【解決手段】  シリコン基板１内に隣接して形成されたＰ型領域２とＮ型領域３のうちＰ型領域２の上面に、ゲート絶縁膜４を介してゲート電極５を形成する。そして、Ｐ型領域２およびＮ型領域３間に加える逆バイアスと、ゲート電極５に加える正の電圧とを制御して空乏層６の幅を調節することで、半導体可変容量コンデンサの容量値を変化させる。【選択図】    図１
2006120673.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板内にＰ型領域およびＮ型領域が隣接して配置され、前記Ｐ型領域および前記Ｎ型領域のＰＮ接合部に形成される空乏層の幅を調節することで、前記Ｐ型領域および前記Ｎ型領域間の容量値を変化させる半導体可変容量コンデンサにおいて、
前記Ｐ型領域および前記Ｎ型領域の少なくとも一方の上面に、ゲート絶縁膜を介してゲート電極が設けられ、
前記Ｐ型領域および前記Ｎ型領域間に加える電圧と、前記ゲート電極に加える電圧とを制御することにより、前記空乏層の幅を調節することを特徴とする半導体可変容量コンデンサ。
【請求項２】
前記Ｐ型領域の上面に前記ゲート電極が設けられ、このゲート電極に正の電圧を加えることを特徴とする請求項１に記載の半導体可変容量コンデンサ。
【請求項３】
前記Ｎ型領域の上面に前記ゲート電極が設けられ、このゲート電極に負の電圧を加えることを特徴とする請求項１に記載の半導体可変容量コンデンサ。
【請求項４】
前記Ｐ型領域および前記Ｎ型領域の上面にそれぞれ前記ゲート電極が設けられ、前記Ｐ型領域の上面に設けられた前記ゲート電極に正の電圧を加えるとともに、前記Ｎ型領域の上面に設けられた前記ゲート電極に負の電圧を加えることを特徴とする請求項１に記載の半導体可変容量コンデンサ。
【請求項５】
前記Ｐ型領域および前記Ｎ型領域の少なくとも一方は、低濃度の不純物領域であることを特徴とする請求項１から４のいずれか一項に記載の半導体可変容量コンデンサ。
【請求項６】
請求項１から請求項５のいずれか一項に記載の半導体可変容量コンデンサを有することを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体可変容量コンデンサおよびこれを有する半導体集積回路に関する。
【背景技術】
【０００２】
この種の半導体可変容量コンデンサとしては、半導体基板内にＰ型領域およびＮ型領域が隣接して配置され、これらＰ型領域およびＮ型領域のＰＮ接合部に形成される空乏層の幅を逆方向電圧（逆バイアス）の大きさにより調節することで、Ｐ型領域およびＮ型領域間の容量値を変化させるものが知られている。
この半導体可変容量コンデンサは、多数キャリアの移動で容量値を変化させるため、少数キャリアの移動で容量値を変化させるＭＯＳ型可変容量コンデンサと比較して、周波数の応答性が優れているという長所がある。
【０００３】
このような半導体可変容量コンデンサでは、空乏層の幅を大きくすることで容量値を小さくできるが、空乏層の幅をより大きくするために、Ｐ型領域およびＮ型領域の少なくとも一方を低濃度の不純物領域（Ｐ- 型領域やＮ- 型領域）とする手段が用いられている。しかしながら、この手段を採用すると、空乏層の幅を小さくするほうに調節するのが難しくなるため、結果として、空乏層の幅の可変範囲を大きくすることが難しい。
【０００４】
すなわち、この半導体可変容量コンデンサは、ＭＯＳ型可変容量コンデンサと比較して、容量値の調節が難しく、且つ、容量可変範囲が小さいという短所がある。
特許文献１には、可変容量コンデンサの空乏層となる半導体領域を突起状に形成して、空乏層となり得る領域を大きくすることにより、容量可変範囲を大きくすることが提案されている。
【特許文献１】特開平６−２８３７２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した特許文献１に記載の可変容量コンデンサには、容量値の調節を容易にし、且つ、容量可変範囲を大きくするという点でさらなる改善の余地がある。
本発明は、このような事情に鑑みてなされたものであり、半導体基板内にＰ型領域およびＮ型領域が隣接して配置され、このＰ型領域およびＮ型領域のＰＮ接合部に形成される空乏層の幅を調節することで、Ｐ型領域およびＮ型領域間の容量値を変化させる半導体可変容量コンデンサにおいて、容量値の調節を容易にし、且つ、容量可変範囲を大きくすることを課題としている。
【課題を解決するための手段】
【０００６】
このような課題を解決するために、本発明に係る半導体可変容量コンデンサは、半導体基板内にＰ型領域およびＮ型領域が隣接して配置され、前記Ｐ型領域および前記Ｎ型領域のＰＮ接合部に形成される空乏層の幅を調節することで、前記Ｐ型領域および前記Ｎ型領域間の容量値を変化させる半導体可変容量コンデンサにおいて、前記Ｐ型領域および前記Ｎ型領域の少なくとも一方の上面に、ゲート絶縁膜を介してゲート電極が設けられ、前記Ｐ型領域および前記Ｎ型領域間に加える電圧と、前記ゲート電極に加える電圧とを制御することにより、前記空乏層の幅を調節することを特徴とするものである。
【０００７】
ここで、本発明に係る半導体可変容量コンデンサにおいて、前記Ｐ型領域の上面に前記ゲート電極が設けられている場合には、前記ゲート電極に正の電圧を加えるようにする。  また、本発明に係る半導体可変容量コンデンサにおいて、前記Ｎ型領域の上面に前記ゲート電極が設けられている場合には、前記ゲート電極に負の電圧を加えるようにする。
さらに、本発明に係る半導体可変容量コンデンサにおいて、前記Ｐ型領域および前記Ｎ型領域の上面にそれぞれ前記ゲート電極が設けられている場合には、前記Ｐ型領域の上面に設けられた前記ゲート電極に正の電圧を加えるとともに、前記Ｎ型領域の上面に設けられた前記ゲート電極に負の電圧を加えるようにする。
【０００８】
本発明に係る半導体可変容量コンデンサによれば、空乏層の幅の調節を、Ｐ型領域およびＮ型領域間に加える電圧と、ゲート電極に加える電圧を制御することで行うことにしたことにより、上述した従来技術のようにＰ型領域およびＮ型領域間に加える電圧のみで容量値の調節を行う場合と比べて微調節が可能となるため、容量値の調節を容易にできる。  また、本発明に係る半導体可変容量コンデンサによれば、上述した従来技術のようにＰ型領域およびＮ型領域間に加える電圧のみで容量値の調節を行う場合と比べて、空乏層の幅をより大きくすることが可能となる。その結果、空乏層の幅の可変範囲を大きくできるため、容量可変範囲を大きくできる。
【０００９】
ここで、本発明に係る半導体可変容量コンデンサにおいて、前記Ｐ型領域および前記Ｎ型領域の少なくとも一方は、低濃度の不純物領域（Ｐ- 型領域やＮ- 型領域）であることが好ましい。
これによれば、Ｐ型領域およびＮ型領域の両方が高濃度の不純物領域（Ｐ+ 型領域やＮ+ 型領域）である場合と比べて、容量値を小さくするほうへの調節をより低い電圧で行える。
【００１０】
本発明の半導体集積回路は、本発明の半導体可変容量コンデンサを有することを特徴とするものである。
本発明の半導体集積回路によれば、容量値の調節を容易に行え、且つ、容量可変範囲を大きくできる半導体可変容量コンデンサを有しているため、周波数の調節を容易に行うことができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態を図面を参照しながら説明する。
〔第１実施形態〕
図１は、本発明の半導体可変容量コンデンサの一構成例を示す断面図である。
この半導体可変容量コンデンサは、図１に示すように、Ｐ型シリコン基板（半導体基板）１内に、不純物濃度が低いＰ型領域（Ｐ- 型領域）２と、不純物濃度が高いＮ型領域（Ｎ+ 型領域）３とが並列に隣接して形成されている。より詳細には、Ｐ型領域２とＮ型領域３とは、Ｐ型領域２の上面に沿って隣接して形成されている。
【００１２】
また、Ｐ型領域２の上面には、酸化シリコンからなるゲート絶縁膜４を介して、ポリシリコンからなるゲート電極５が形成されている。
さらに、Ｐ型領域２、Ｎ型領域３、およびゲート電極５の上面には、それぞれ端子２１，３１，５１が設けられている。そして、Ｐ型領域２およびＮ型領域３間に加える電圧と、ゲート電極５に加える電圧（ゲート電極５およびＰ型領域２間に加える電圧）とは、それぞれ別個に調節可能となっている。
【００１３】
このような構成の半導体可変容量コンデンサにおいて、各端子２１，３１，５１に電圧を加える前には、図１に示すように、Ｐ型領域２およびＮ型領域３のＰＮ接合部と、Ｎ型領域３およびＰ型シリコン基板１のＰＮ接合部に、それぞれ空乏層６が形成されている。なお、Ｐ型領域２およびＮ型領域３のＰＮ接合部の空乏層６は、不純物濃度が高いＮ型領域３側には薄く、不純物濃度が低いＰ型領域２側には厚く形成されている。
【００１４】
この半導体可変容量コンデンサにおいて、Ｐ型領域２およびＮ型領域３間の容量値を変える場合、まず、Ｐ型領域２およびＮ型領域３間に加える電圧を制御することで、Ｐ型領域２およびＮ型領域３のＰＮ接合部に形成される空乏層６の幅を調節する。
具体的には、Ｐ型領域２が負、Ｎ型領域３が正となるように、Ｐ型領域２およびＮ型領域３間に所定の逆バイアスを加える。これにより、Ｐ型領域２に存在する正孔はＮ型領域３から離れる方向に移動し、Ｎ型領域３に存在する電子はＰ型領域２から離れる方向に移動する。よって、Ｐ型領域２およびＮ型領域３のＰＮ接合部に形成される空乏層６の幅は、図２（ａ）に示すように、図１に示す状態よりも大きくなる。
【００１５】
次に、図２（ａ）に示す状態で、ゲート電極５に加える電圧を制御することで、Ｐ型領域２およびＮ型領域３のＰＮ接合部に形成される空乏層６の幅を微調節する。
具体的には、Ｐ型領域２およびＮ型領域３間に所定の逆バイアスを加えた状態で、ゲート電極５に正の電圧を加える。これにより、Ｐ型領域２に存在する正孔はゲート電極５から離れる方向にさらに移動する。よって、Ｐ型領域２およびＮ型領域３のＰＮ接合部に形成される空乏層６の幅は、図２（ｂ）に示すように、図２（ａ）に示す状態よりも大きくなる。
【００１６】
すなわち、本実施形態の半導体可変容量コンデンサでは、Ｐ型領域２およびＮ型領域３間に加える逆バイアスのみで空乏層６の幅を調節する場合と比べて、空乏層６の幅をより大きくすることができる。その結果、空乏層６の幅の可変範囲を大きくできるため、半導体可変容量コンデンサの容量可変範囲を大きくできる。
また、本実施形態の半導体可変容量コンデンサでは、ゲート電極５に加える正の電圧を制御して空乏層６の微調節を行うようにしたため、容量値の調節を容易に行える。
【００１７】
さらに、本実施形態の半導体可変容量コンデンサでは、Ｐ型領域２を低濃度の不純物領域としたことにより、Ｐ型領域２側に形成される空乏層６の幅を、Ｎ型領域３側に形成される空乏層６の幅よりも大きくできる。よって、Ｐ型領域およびＮ型領域を両方とも高濃度の不純物領域とした場合と比べて、容量値を小さくするほうへの調節を低バイアスで行える。
【００１８】
なお、第１実施形態では、Ｐ型領域２の上面に、ゲート電極５を設けた場合について説明したが、これに限らず、Ｎ型領域３の上面にゲート電極５を設けても構わない。この場合、ゲート電極５には負の電圧を加えるようにする。
【００１９】
〔第２実施形態〕
図３は、本発明の半導体可変容量コンデンサの他の構成例を示す断面図である。
【００２０】
この半導体可変容量コンデンサは、図３に示すように、Ｐ型シリコン基板（半導体基板）１Ａ内に、不純物濃度が低いＰ型領域（Ｐ- 型領域）２Ａと、不純物濃度が低いＮ型領域（Ｎ- 型領域）３Ａとが並列に隣接して形成されている。より詳細には、Ｐ型領域２ＡとＮ型領域３Ａとは、Ｐ型領域２Ａの上面に沿って隣接して形成されている。
Ｐ型領域２Ａの上面には、酸化シリコンからなる第一のゲート絶縁膜４Ａを介して、ポリシリコンからなる第一のゲート電極５Ａが形成されている。
【００２１】
また、Ｎ型領域３Ａの上面には、酸化シリコンからなる第二のゲート絶縁膜４Ｂを介して、ポリシリコンからなる第二のゲート電極５Ｂが形成されている。
さらに、Ｐ型領域２Ａ、Ｎ型領域３Ａ、第一のゲート電極５Ａ、および第二のゲート電極５Ｂには、それぞれ端子２１Ａ，３１Ａ，５１Ａ，５１Ｂが設けられている。そして、Ｐ型領域２ＡおよびＮ型領域３Ａ間に加える電圧と、第一のゲート電極５Ａに加える電圧（第一のゲート電極５ＡおよびＰ型領域２Ａ間に加える電圧）と、第二のゲート電極５Ｂに加える電圧（第二のゲート電極５ＢおよびＮ型領域３Ａ間に加える電圧）とは、それぞれ別個に調節可能となっている。
【００２２】
このような構成の半導体可変容量コンデンサにおいて、各端子２１Ａ，３１Ａ，５１Ａ，５１Ｂに電圧を加える前には、図３に示すように、Ｐ型領域２ＡおよびＮ型領域３ＡのＰＮ接合部と、Ｎ型領域３ＡおよびＰ型シリコン基板１ＡのＰＮ接合部に、それぞれ空乏層６Ａが形成されている。
この半導体可変容量コンデンサにおいて、Ｐ型領域２ＡおよびＮ型領域３Ａ間の容量値を変える場合、まず、Ｐ型領域２ＡおよびＮ型領域３Ａ間に加える電圧を制御することで、Ｐ型領域２ＡおよびＮ型領域３ＡのＰＮ接合部に形成される空乏層６Ａの幅を調節する。
【００２３】
具体的には、Ｐ型領域２Ａが負、Ｎ型領域３Ａが正となるように、Ｐ型領域２ＡおよびＮ型領域３Ａ間に所定の逆バイアスを加える。これにより、Ｐ型領域２Ａに存在する正孔はＮ型領域３Ａから離れる方向に移動し、Ｎ型領域３Ａに存在する電子はＰ型領域２Ａから離れる方向に移動する。よって、Ｐ型領域２ＡおよびＮ型領域３ＡのＰＮ接合部に形成される空乏層６Ａの幅は、図４（ａ）に示すように、図３に示す状態よりも大きくなる。
【００２４】
次に、図４（ａ）に示す状態で、第一のゲート電極５Ａと第二のゲート電極５Ｂに加える電圧を制御することで、Ｐ型領域２ＡおよびＮ型領域３ＡのＰＮ接合部に形成される空乏層６Ａの幅を微調節する。
具体的には、Ｐ型領域２ＡおよびＮ型領域３Ａ間に所定の逆バイアスを加えた状態で、第一のゲート電極５Ａに正の電圧を加え、且つ、第二のゲート電極５Ｂに負の電圧を加える。これにより、Ｐ型領域２Ａに存在する正孔は第一のゲート電極５Ａから離れる方向にさらに移動し、Ｎ型領域３Ａに存在する電子は第二のゲート電極５Ｂから離れる方向にさらに移動する。よって、Ｐ型領域２ＡとＮ型領域３ＡのＰＮ接合部に形成される空乏層６Ａの幅は、図４（ｂ）に示すように、図４（ａ）に示す状態よりも大きくなる。
【００２５】
すなわち、本実施形態の半導体可変容量コンデンサでは、Ｐ型領域２ＡとＮ型領域３Ａの両方の上面にゲート電極５Ａ，５Ｂを設けたことにより、第一実施形態で示した半導体可変容量コンデンサと比べて、空乏層６Ａの幅の可変範囲をさらに大きくできるとともに、空乏層６Ａの幅をさらに微調節できる。よって、本実施形態の半導体可変容量コンデンサでは、第一実施形態で示した半導体可変容量コンデンサと比べて、容量可変範囲をさらに大きくできるとともに、容量値の調節をさらに容易にできる。
【００２６】
また、本実施形態の半導体可変容量コンデンサでは、Ｐ型領域２ＡとＮ型領域３Ａの両方を低濃度の不純物領域としたことにより、容量値の小さいほうへの調節を、第一実施形態で示した半導体可変容量コンデンサよりも低バイアスで行える。
なお、第２実施形態では、第一のゲート電極５Ａと第二のゲート電極５Ｂとに同時に電圧を加えて空乏層６Ａの微調節を行う場合について説明したが、空乏層６Ａの微調節方法はこれに限らない。例えば、第一のゲート電極５Ａまたは第二のゲート電極５Ｂの一方に電圧を加えて、Ｐ型領域２Ａ側またはＮ型領域３Ａ側の一方で空乏層６Ａの幅を微調節してもよい。或いは、第一のゲート電極５Ａおよび第二のゲート電極５Ｂの一方に電圧を加えて空乏層６Ａの幅を微調節した後、さらに他方に電圧を加えて空乏層６Ａの幅を微調節してもよい。
【００２７】
また、第一および第二実施形態では、まず、Ｐ型領域２，２ＡおよびＮ型領域３，３Ａに加える逆バイアスを制御して空乏層６，６Ａの幅を調節した後に、ゲート電極５，５Ａ，５Ｂに加える電圧を制御して空乏層６，６Ａの幅を微調節するようにしたが、空乏層６，６Ａの幅の調節方法はこれに限らない。例えば、Ｐ型領域２，２ＡおよびＮ型領域３，３Ａに加える逆バイアスとゲート電極５，５Ａ，５Ｂに加える電圧とを同時に制御して、空乏層６，６Ａの幅を調節してもよい。
【００２８】
さらに、第一および第二実施形態では、半導体基板としてＰ型シリコン基板１を用いたが、これに限らず、Ｎ型半導体基板を用いてもよい。
【図面の簡単な説明】
【００２９】
【図１】本発明の半導体可変容量コンデンサの一構成例を示す断面図。
【図２】図１に示す半導体可変容量コンデンサの使用状態を示す断面図。
【図３】本発明の半導体可変容量コンデンサの他の構成例を示す断面図。
【図４】図３に示す半導体可変容量コンデンサの使用状態を示す断面図。
【符号の説明】
【００３０】
１、１Ａ…半導体基板、２，２Ａ…Ｐ型領域、３，３Ａ…Ｎ型領域、４，４Ａ，４Ｂ…ゲート絶縁膜、５，５Ａ，５Ｂ…ゲート電極、６，６Ａ…空乏層。
【図１】
2006120673.tif 000003
【図２】
2006120673.tif 000004
【図３】
2006120673.tif 000005
【図４】
2006120673.tif 000006