(57)【要約】      （修正有）【課題】  安価な構成で、省電力機能を実現することができるようにする。【解決手段】  ＮＡＮＤ型フラッシュメモリから初期化プログラムが入力されると（１０４、１０６）、初期化プログラムに基づいて、ＭＣＵを含む画像処理装置の各部の初期化処理を行い（１０８）、ＮＡＮＤ型フラッシュメモリへ読出し信号を出力し、命令プログラムをＮＡＮＤ型フラッシュメモリからＳＤＲＡＭへ転送する（１１０）。そして、命令プログラムに基づいて、ＳＤＲＡＭに制御プログラムが記憶されているか否かを判定し（１１４）、ＳＤＲＡＭの所定のアドレスにデータが記憶されていないと、ＮＡＮＤ型フラッシュメモリへ読出し信号を出力し、制御プログラムや制御データをＮＡＮＤ型フラッシュメモリからＳＤＲＡＭへ転送する（１１６）。そして、ＳＤＲＡＭから制御プログラムや制御データを読み込み、画像処理装置の各部の制御処理を開始する（１１８、１２０）。【選択図】  図３
2006260444.tif 000002
【特許請求の範囲】
【請求項１】
装置内の各部を制御するための制御プログラムが記憶されているか否かを判断し、前記制御プログラムが記憶されていない場合に前記制御プログラムを転送させる処理を実行するための命令プログラム、及び前記転送された制御プログラムを記憶すると共に、前記記憶された命令プログラム及び制御プログラムのリフレッシュを自動的に行うセルフリフレッシュモードに遷移可能な揮発性のシステムメモリと、
装置内の各部の初期化処理を実行するための初期化プログラム、前記命令プログラム、及び前記制御プログラムを予め記憶し、かつ、入力された読出し信号に応じて、前記初期化プログラム、前記命令プログラム、及び前記制御プログラムを順に読出し可能にするＮＡＮＤ型フラッシュメモリと、
省電力状態に遷移するときに、前記システムメモリをセルフリフレッシュモードに遷移させ、電源供給が開始されたときに、前記読出し信号を前記ＮＡＮＤ型フラッシュメモリへ出力し、前記ＮＡＮＤ型フラッシュメモリに記憶された初期化プログラムを読み出して前記初期化処理を実行し、前記ＮＡＮＤ型フラッシュメモリに記憶された命令プログラムを読み出して前記システムメモリに転送して記憶させ、前記システムメモリに記憶された命令プログラムに基づいて、前記システムメモリに前記制御プログラムが記憶されているか否かを判断し、前記制御プログラムが記憶されていない場合に前記ＮＡＮＤ型フラッシュメモリに記憶された制御プログラムを読み出して前記システムメモリに転送して記憶させる制御手段と、
前記省電力状態に遷移するとき及び電源スイッチがオフされたときに、前記制御手段への電源供給を停止し、前記省電力状態が解除されたとき及び前記電源スイッチがオンされたときに、前記制御手段への電源供給を開始するように制御する電源制御手段と、
を含む情報処理装置。
【請求項２】
前記システムメモリは、ＳＤＲＡＭである請求項１に記載の情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置に係り、特に、ＮＡＮＤ型フラッシュメモリを用いた情報処理装置に関する。
【背景技術】
【０００２】
従来、情報処理装置では、高生産性や高機能化に伴い、コントローラの性能が向上してコントローラの動作周波数が上がり、消費電力が増大しているため、情報処理装置は省電力機能を備えている。
【０００３】
省電力機能を備えた情報処理装置として、システムメモリにＳＤＲＡＭを用い、ＳＤＲＡＭをセルフリフレッシュモードして、ＳＤＲＡＭ以外の電源の供給を停止させる情報処理装置が知られている。
【０００４】
この情報処理装置では、フラッシュメモリなどの不揮発性メモリに、初期化プログラムや制御プログラムを記憶しておき、コントローラへの電源の供給が開始されると、初期化プログラムに基づいて初期化処理を実行した後に、制御プログラムに基づいて各種の制御処理を実行する。
【０００５】
ここで、フラッシュメモリには、安価なＮＡＮＤ型フラッシュメモリがあるが、ＮＡＮＤ型フラッシュメモリに対してランダムアクセスすることが不可能なため、ＮＡＮＤ型フラッシュメモリに記憶された制御プログラムを実行するためには、制御プログラムをシステムメモリに転送する必要がある。
【０００６】
ＮＡＮＤ型フラッシュメモリを用いたシステムとして、ＮＡＮＤフラッシュメモリからブートさせるための特別な回路を用い、ＮＡＮＤフラッシュメモリからブートコードを特別な回路内のＲＡＭに格納して、ＣＰＵコアがブートコードを実行し、プログラムデータをシステムメモリにコピーするブートシステムが知られている（特許文献１）。
【特許文献１】特開２００３―２７１３９１
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載のブートシステムでは、ブートさせるための特別な回路が必要となるため、コストがかかる、という問題がある。
【０００８】
本発明は、上記の問題点を解決するためになされたもので、安価な構成で、省電力機能を実現することができる情報処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の目的を達成するために本発明に係る情報処理装置は、装置内の各部を制御するための制御プログラムが記憶されているか否かを判断し、前記制御プログラムが記憶されていない場合に前記制御プログラムを転送させる処理を実行するための命令プログラム、及び前記転送された制御プログラムを記憶すると共に、前記記憶された命令プログラム及び制御プログラムのリフレッシュを自動的に行うセルフリフレッシュモードに遷移可能な揮発性のシステムメモリと、装置内の各部の初期化処理を実行するための初期化プログラム、前記命令プログラム、及び前記制御プログラムを予め記憶し、かつ、入力された読出し信号に応じて、前記初期化プログラム、前記命令プログラム、及び前記制御プログラムを順に読出し可能にするＮＡＮＤ型フラッシュメモリと、省電力状態に遷移するときに、前記システムメモリをセルフリフレッシュモードに遷移させ、電源供給が開始されたときに、前記読出し信号を前記ＮＡＮＤ型フラッシュメモリへ出力し、前記ＮＡＮＤ型フラッシュメモリに記憶された初期化プログラムを読み出して前記初期化処理を実行し、前記ＮＡＮＤ型フラッシュメモリに記憶された命令プログラムを読み出して前記システムメモリに転送して記憶させ、前記システムメモリに記憶された命令プログラムに基づいて、前記システムメモリに前記制御プログラムが記憶されているか否かを判断し、前記制御プログラムが記憶されていない場合に前記ＮＡＮＤ型フラッシュメモリに記憶された制御プログラムを読み出して前記システムメモリに転送して記憶させる制御手段と、前記省電力状態に遷移するとき及び電源スイッチがオフされたときに、前記制御手段への電源供給を停止し、前記省電力状態が解除されたとき及び前記電源スイッチがオンされたときに、前記制御手段への電源供給を開始するように制御する電源制御手段とを含んで構成されている。
【００１０】
本発明によれば、省電力状態に遷移するとき及び電源スイッチがオフされたときに、電源制御手段によって制御手段への電源供給を停止し、省電力状態に遷移するときに、制御手段によってシステムメモリをセルフリフレッシュモードに遷移させる。
【００１１】
また、省電力状態が解除されたとき及び電源スイッチがオンされたときに、電源制御手段によって制御手段への電源供給を開始するように制御し、電源供給が開始されたときに、制御手段によって、読出し信号をＮＡＮＤ型フラッシュメモリへ出力し、ＮＡＮＤ型フラッシュメモリに記憶された初期化プログラムを読み出して初期化処理を実行し、ＮＡＮＤ型フラッシュメモリに記憶された命令プログラムを読み出してシステムメモリに転送して記憶させ、システムメモリに記憶された命令プログラムに基づいて、システムメモリに制御プログラムが記憶されているか否かを判断し、制御プログラムが記憶されていない場合にＮＡＮＤ型フラッシュメモリに記憶された制御プログラムを読み出してシステムメモリに転送して記憶させる。
【００１２】
従って、省電力状態に遷移するときに、システムメモリをセルフリフレッシュモードに遷移させ、制御手段への電源供給が開始されたときに、読出し信号をＮＡＮＤ型フラッシュメモリへ出力し、ＮＡＮＤ型フラッシュメモリに記憶された初期化プログラムを読み出して初期化処理を実行することにより、安価な構成で、省電力機能を実現することができる。また、命令プログラムに基づいて、システムメモリに制御プログラムが記憶されているか否かを判断し、制御プログラムが記憶されている場合には、ＮＡＮＤ型フラッシュメモリに記憶された制御プログラムの転送を行わないことにより、省電力状態が解除された場合に、装置内の各部の制御を開始するまでの時間を短縮することができる。
【００１３】
また、本発明に係るシステムメモリは、ＳＤＲＡＭとすることができる。
【発明の効果】
【００１４】
以上説明したように、本発明の情報処理装置によれば、省電力状態に遷移するときに、システムメモリをセルフリフレッシュモードに遷移させ、制御手段への電源供給が開始されたときに、読出し信号をＮＡＮＤ型フラッシュメモリへ出力し、ＮＡＮＤ型フラッシュメモリに記憶された初期化プログラムを読み出して初期化処理を実行することにより、安価な構成で、省電力機能を実現することができる。また、命令プログラムに基づいて、システムメモリに制御プログラムが記憶されているか否かを判断し、制御プログラムが記憶されている場合には、ＮＡＮＤ型フラッシュメモリに記憶された制御プログラムの転送を行わないことにより、省電力状態が解除された場合に、装置内の各部の制御を開始するまでの時間を短縮することができる、という効果が得られる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について図面を参照して説明する。本実施の形態では、画像データに基づいて画像を記録用紙に印刷する画像処理装置に本発明を適用した場合について説明する。
【００１６】
図１に示すように、画像処理装置１０は、画像処理装置１０内の各部を制御し、かつ、ＣＰＵやキャッシュ、レジスタなどから構成されるＭＣＵ（Ｍａｉｎ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ：メイン制御基板）１２、揮発性のシステムメモリとしてのＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）１４、後述する初期化プログラム、命令プログラム、制御プログラム、及び制御データなどが記憶されたＮＡＮＤ型フラッシュメモリ１６、ＭＣＵ１２に対する基本設定のための基本設定データなどを記憶するシリアルＳＥＥＰＲＯＭ１８、画像データを記憶するためのＨＤＤ２０、及びこれらを相互に接続するためのバス２２が設けられている。
【００１７】
ＳＤＲＡＭ１４は、記憶内容を維持するためのリフレッシュを自動的に行うセルフリフレッシュ機能を備えており、ＭＣＵ１２からのセルフリフレッシュ要求信号に基づいて、セルフリフレッシュモードへ遷移するようになっている。
【００１８】
また、画像処理装置１０には、さらに、文書を読みとって画像データを生成する画像読取部２８と、画像データに基づいて感光体に静電潜像を記録し、静電潜像をモノクロトナーまたはカラートナーを用いて現像し、現像した画像を記録用紙に転写して出力する画像形成部３０と、画像処理装置１０の各種処理を指示するための操作ボタンや操作パネルからなる操作部３２と、主電源３４と、入力される制御信号に応じて、主電源３４から画像処理装置１０の各部へ供給する電源の供給開始や供給停止を制御する電源制御部３６と、電源スイッチ３８とが設けられている。画像読取部２８、画像形成部３０、操作部３２、及び電源制御部３６はバス２２に接続されており、主電源３４及び電源スイッチ３８は電源制御部３６に接続されている。
【００１９】
ＮＡＮＤ型フラッシュメモリ１６は、ランダムアクセスが不可能であり、指定したアドレスから順にデータを読み出すことが可能となっており、電源オン時は入力される読出し信号に応じて、０番地から順に記憶されているデータを出力するように構成されている。また、ＮＡＮＤ型フラッシュメモリ１６は、図２に示すように、０番地から順に、ＭＣＵ１２を含む画像処理装置１０内の各部の初期化処理を実行するための初期化プログラムと、ＳＤＲＡＭ１４に後述する制御プログラムが記憶されているか否かを判定し、制御プログラムが記憶されていない場合に、制御プログラムをＮＡＮＤ型フラッシュメモリ１６からＳＤＲＡＭ１４へ転送させる処理を実行するための命令プログラムと、画像処理装置１０内の各部を制御するための複数の制御プログラムと、制御プログラムに関する制御データとが予め記憶されている。
【００２０】
なお、画像処理装置１０は、従来公知のプリンタやスキャナなどの画像処理装置の一般的な構成や機能を備えていればよく、画像処理装置としての一般的な機能や構造について、詳細な説明を省略する。
【００２１】
次に、本発明の実施の形態の作用を説明する。ユーザが画像処理装置１０の電源スイッチ３８をオンにすると、主電源３４から電源制御部３６を介して、ＭＣＵ１２を含む画像処理装置１０の各部への電源供給が開始され、図３に示すパワーオン時処理ルーチンがＭＣＵ１２によって実行される。
【００２２】
まず、ステップ１００では、シリアルＳＥＥＰＲＯＭ１８から基本設定データを読み込み、ステップ１０２で、読み込んだ基本設定データに基づいて、クロックの設定などの基本設定処理を行い、ステップ１０４において、ＮＡＮＤ型フラッシュメモリ１６へ所定数の読出し信号を出力する。
【００２３】
そして、ステップ１０６において、初期化プログラムが入力され、ステップ１０８で、初期化プログラムに基づいて、ＭＣＵ１２自身を含む画像処理装置１０内の各部の初期化処理を行い、ステップ１１０において、ＮＡＮＤ型フラッシュメモリ１６へ所定数の読出し信号を出力し、ＮＡＮＤ型フラッシュメモリ１６から命令プログラムを読み出してＳＤＲＡＭ１４へ転送し、ＳＤＲＡＭ１４の所定のアドレスに命令プログラムを記憶させる。次のステップ１１２では、ＳＤＲＡＭ１４から命令プログラムを読み込み、ステップ１１４において、命令プログラムに基づいて、ＳＤＲＡＭ１４に制御プログラムが記憶されているか否かを判定し、所定のアドレス（図２の場合、Ｘ番地）のデータをＳＤＲＡＭ１４から読み出し、所定のアドレスにデータが記憶されていないと、ステップ１１６において、命令プログラムに基づいて、ＮＡＮＤ型フラッシュメモリ１６へ所定数の読出し信号を出力し、ＮＡＮＤ型フラッシュメモリ１６から制御プログラムや制御データを読み出してＳＤＲＡＭ１４へ転送し、ＳＤＲＡＭ１４の所定のアドレスに制御プログラムや制御データを記憶させる。一方、ＳＤＲＡＭ１４の所定のアドレスにデータが記憶されていると、ステップ１１４の判定が肯定され、ステップ１１８へ移行する。
【００２４】
そして、ステップ１１８で、ＳＤＲＡＭ１４から制御プログラムや制御データを読み込み、ステップ１２０において、制御プログラムや制御データに基づいて、画像処理装置１０の各部の制御処理を開始し、パワーオン時処理を終了する。
【００２５】
次に、操作部３２に設けられた省電力ボタン（図示省略）が押下されたり、操作部３２が操作されない状態が所定時間以上続いた場合には、図４に示す省電力状態開始処理ルーチンがＭＣＵ１２によって実行される。まず、ステップ１４０において、ＳＤＲＡＭ１４へセルフリフレッシュ要求信号を出力し、ステップ１４２において、ＳＤＲＡＭ１４がセルフリフレッシュモードに遷移したか否かを判定し、ＳＤＲＡＭ１４がＳＤＲＡＭ１４のチップ単体で自動的にリフレッシュを行う状態になると、ステップ１４２からステップ１４４へ進み、電源制御部３６へ省電力制御信号を出力し、省電力状態開始処理ルーチンを終了する。
【００２６】
そして、電源制御部３６は、省電力制御信号に基づいて、ＳＤＲＡＭ１４に対してのみ、電源を供給し、ＭＣＵ１２を含む画像処理装置１０の他の部分に対しての電源の供給を停止し、省電力状態へ遷移する。
【００２７】
また、省電力状態が解除されたとき、電源制御部３６によって画像処理装置１０の各部への電源の供給を開始し、ＭＣＵ１２に電源が供給されると、上記のパワーオン時処理ルーチンがＭＣＵ１２によって実行される。このとき、パワーオン時処理ルーチンのステップ１１４において、ＳＤＲＡＭ１４に制御プログラムが記憶されているか否かを判定すると、ＳＤＲＡＭ１４に記憶された制御プログラムや制御データが保持されているため、所定のアドレスに制御プログラムが記憶されていると判定され、制御プログラムや制御データをＮＡＮＤ型フラッシュメモリ１６からＳＤＲＡＭ１４へ転送せずに、ＳＤＲＡＭ１４に記憶されている制御プログラムや制御データに基づいて、画像処理装置１０内の各部の制御を行う。
【００２８】
なお、ユーザが画像処理装置１０の電源スイッチ３８をオフにすると、電源制御部３６によって、ＭＣＵ１２を含む画像処理装置１０の各部への電源供給が停止され、ＳＤＲＡＭ１４に記憶されたデータが消去される。
【００２９】
以上説明したように、本発明の実施の形態に係る画像処理装置によれば、省電力状態に遷移するときに、ＳＤＲＡＭをセルフリフレッシュモードに遷移させ、ＭＣＵへの電源供給が開始されたときに、読出し信号をＮＡＮＤ型フラッシュメモリへ出力し、ＮＡＮＤ型フラッシュメモリに記憶された初期化プログラムを読み出して初期化処理を実行することにより、安価な構成で、省電力機能を実現することができる。
【００３０】
また、命令プログラムによって、ＳＤＲＡＭに制御プログラムが記憶されているか否かを判定し、ＳＤＲＡＭに制御プログラムが記憶されている場合には、ＮＡＮＤ型フラッシュメモリに記憶された制御プログラム及び制御データの転送を行わないことにより、省電力状態が解除された場合に、制御プログラムを実行開始するまでの時間を短縮することができる。
【００３１】
なお、上記の実施の形態では、命令プログラムが１つのプログラムとしてＮＡＮＤ型フラッシュメモリに記憶されている場合を例に説明したが、ＳＤＲＡＭに制御プログラムが記憶されているか否かを判定する判定プログラムと、ＳＤＲＡＭからＮＡＮＤ型フラッシュメモリへ制御プログラムや制御データを転送する転送プログラムとの２つのプログラムがＮＡＮＤ型フラッシュメモリに記憶されているようにしてもよい。
【００３２】
また、ＭＣＵの制御によって、命令プログラムや制御プログラム、制御データをＮＡＮＤ型フラッシュメモリからＳＤＲＡＭへ転送する場合を例に説明したが、ＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓ）制御回路を設けて、ＤＭＡ制御回路によって、命令プログラムや制御プログラム、制御データをＤＭＡ転送するようにしてもよい。更に、ＤＭＡ機能が内蔵されたＭＣＵの場合は、内蔵のＤＭＡ機能を使って、命令プログラムや制御プログラム、制御データをＤＭＡ転送するようにしてもよい。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施の形態に係る画像処理装置の構成を示す概略図である。
【図２】本発明の実施の形態に係るＮＡＮＤ型フラッシュメモリの記憶領域を示すイメージ図である。
【図３】本発明の実施の形態に係る画像処理装置のパワーオン時処理ルーチンの内容を示すフローチャートである。
【図４】本発明の実施の形態に係る画像処理装置の省電力状態開始処理ルーチンの内容を示すフローチャートである。
【符号の説明】
【００３４】
１０  画像処理装置
１２  ＭＣＵ
１４  ＳＤＲＡＭ
１６  型フラッシュメモリ
１８  シリアルＳＥＥＰＲＯＭ
３０  画像形成部
３２  操作部
３４  主電源
３６  電源制御部
３８  電源スイッチ
【図１】
2006260444.tif 000003
【図２】
2006260444.tif 000004
【図３】
2006260444.tif 000005
【図４】
2006260444.tif 000006