(57)【要約】【課題】  列方向に異なる２色が交互に配列されるＣＣＤイメージセンサにおいて、垂直方向に１／２圧縮した画像に、ジャギーノイズや偽色信号の増加が生じやすい。【解決手段】  クロックφs1〜φs3で駆動される垂直シフトレジスタの第ｉ〜（ｉ＋３）行のうち、第（ｉ＋２）行のビットだけクロックφs2に代えてφs4を印加する。垂直シフトレジスタにベイヤー配列のカラーフィルタに応じて得られたＲ，Ｇ，Ｂ３色の情報電荷が蓄積された状態で、φs4をオフとして、第（ｉ＋２）行の情報電荷を排出する。次に、ライン転送を開始する。水平転送部は、第（ｉ＋３）〜（ｉ＋１）行を合成して、水平転送を行い、また第ｉ行を受けて水平転送を行う。合成で生成された行は、第ｉ行とは異なる色に対応し、またサンプリング位置は第（ｉ＋２）行に相当する。よって、２色の情報が垂直方向に２行周期で交互かつ等間隔にサンプリングされた圧縮画像が生成される。【選択図】        図５
2006050408.tif 000002
【特許請求の範囲】
【請求項１】
行方向及び列方向に配列された複数の受光画素にて入射する光に応じた情報電荷を蓄積し、列毎に設けられ各ビットがそれぞれ前記受光画素に対応付けられた複数の垂直シフトレジスタによって前記情報電荷を垂直転送する固体撮像素子において、
先行して垂直転送された先行行の前記情報電荷を保持したまま、続いて垂直転送される後続行の前記情報電荷を受けて、複数行の前記情報電荷を合成可能な行合成手段を有し、
前記受光画素は、前記列方向に２種類の色感度特性を交互に対応付けられ、
前記垂直シフトレジスタは、２ビット周期で交互に設定される第１基準ビット及び第２基準ビットに対して、前記第１基準ビットと前記第２基準ビットの前後の隣接ビットとにそれぞれ蓄積された前記情報電荷を保持したまま、前記第２基準ビットに蓄積された前記情報電荷を排出可能な電荷排出手段を備え、
前記行合成手段は、前記第２基準ビットを挟んで近接する前記隣接ビットからなる隣接ビット対の前記情報電荷を合成すること、
を特徴とする固体撮像素子。
【請求項２】
請求項１に記載の固体撮像素子において、
前記垂直シフトレジスタは、各ビットにｎ本の転送電極を備え、当該転送電極に印加される転送クロックにより前記情報電荷の蓄積及び垂直転送を行うｎ相駆動の電荷結合素子であり、
前記第２基準ビットは、前記電荷排出手段として、前記ｎ本の転送電極のうちに、前記第１基準ビット及び前記隣接ビットのｎ本の前記転送電極に印加される前記転送クロックとは独立した転送クロックを印加される排出用転送電極を少なくとも１本含み、前記排出用転送電極に所定のオフ電圧を印加すると、当該排出用転送電極の下に蓄積された前記情報電荷を排出するオーバーフロードレインを構成すること、
を特徴とする固体撮像素子。
【請求項３】
請求項２に記載の固体撮像素子において、
前記垂直シフトレジスタは、３相駆動であり、
前記第２基準ビットは、その３本の前記転送電極のうち１本が前記排出用転送電極であること、
を特徴とする固体撮像素子。
【請求項４】
請求項１から請求項３のいずれか１つに記載の固体撮像素子において、
当該固体撮像素子は、前記受光画素が配置される撮像部からフレーム転送される前記情報電荷を蓄積する蓄積部を有するフレーム転送型の素子であり、
前記垂直シフトレジスタは、前記蓄積部に列毎に配置されること、
を特徴とする固体撮像素子。
【請求項５】
行方向及び列方向に配列された複数の受光画素にて入射する光に応じた情報電荷を蓄積し、列毎に設けられ各ビットがそれぞれ前記受光画素に対応付けられた複数の垂直シフトレジスタによって前記情報電荷を垂直転送する固体撮像素子において、
先行して垂直転送された先行行の前記情報電荷を保持したまま、続いて垂直転送される後続行の前記情報電荷を受けて、複数行の前記情報電荷を合成可能な行合成手段を有し、
前記受光画素は、前記列方向に２種類の色感度特性を交互に対応付けられ、
前記垂直シフトレジスタは、
ｋビット周期（ｋは４以上の偶数）で交互に設定される第１基準ビット及び第２基準ビットに対して、前記第１基準ビットと前記第２基準ビットの前後の隣接ビットとにそれぞれ蓄積された前記情報電荷を保持したまま、前記第２基準ビットに蓄積された前記情報電荷を排出可能な電荷排出手段と、
前記第１基準ビットと前記隣接ビットとにそれぞれ蓄積された前記情報電荷を保持したまま、当該垂直シフトレジスタのビットのうち前記第１基準ビット、前記第２基準ビット及び前記隣接ビットを除く補完ビットに蓄積された前記情報電荷を排出可能な補完電荷排出手段と、を備え、
前記行合成手段は、前記第２基準ビットを挟んで近接する前記隣接ビットからなる隣接ビット対の前記情報電荷を合成すること、
を特徴とする固体撮像素子。
【請求項６】
行方向及び列方向に配列された複数の受光画素にて入射する光に応じた情報電荷を蓄積し、列毎に設けられた複数の垂直シフトレジスタで前記複数の受光画素毎の前記情報電荷を垂直転送し、前記複数の垂直シフトレジスタの各出力に各ビットを対応付けられた水平シフトレジスタが前記各垂直シフトレジスタから前記情報電荷を受けて出力部へ向けて水平転送する固体撮像素子であって、前記受光画素が配置される撮像部と前記水平シフトレジスタとの間に前記撮像部からフレーム転送される前記情報電荷を蓄積する蓄積部を有するフレーム転送型の固体撮像素子において、
先行して垂直転送された先行行の前記情報電荷を保持したまま、続いて垂直転送される後続行の前記情報電荷を受けて、複数行の前記情報電荷を合成可能な行合成手段を有し、
前記受光画素は、前記列方向に２種類の色感度特性を交互に対応付けられ、
前記垂直シフトレジスタは、前記撮像部に列毎に設けられ各ビットが前記受光画素を構成する撮像部シフトレジスタと、列毎に前記撮像部シフトレジスタに接続されて前記蓄積部に設けられた蓄積部シフトレジスタと、を含み、
前記撮像部シフトレジスタ又は前記蓄積部シフトレジスタは、２ビット周期で交互に設定される第１基準ビット及び第２基準ビットに対して、前記第１基準ビットと前記第２基準ビットの前後の隣接ビットとにそれぞれ蓄積された前記情報電荷を保持したまま、前記第２基準ビットに蓄積された前記情報電荷を排出可能な第１電荷排出手段を備え、
前記撮像部シフトレジスタは、前記第１基準ビットに蓄積された前記情報電荷を保持したまま、前記隣接ビットに蓄積された前記情報電荷を排出可能な第２電荷排出手段を備え、
前記行合成手段は、前記第２基準ビットを挟んで近接する前記隣接ビットからなる隣接ビット対の前記情報電荷を合成すること、
を特徴とする固体撮像素子。
【請求項７】
請求項６に記載の固体撮像素子において、
前記撮像部シフトレジスタ及び前記蓄積部シフトレジスタは、各ビットに複数本の転送電極からなる電極セットを備え、当該電極セットの前記各転送電極に印加される転送クロックにより前記情報電荷の蓄積及び垂直転送を行う多相駆動の電荷結合素子であり、
前記撮像部シフトレジスタ又は前記蓄積部シフトレジスタの前記第２基準ビットは、前記第１電荷排出手段として、前記電極セットのうちに、前記第１基準ビット及び前記隣接ビットの前記電極セットに印加される前記転送クロックとは独立した転送クロックを印加される第１排出用転送電極を少なくとも１本含み、前記第１排出用転送電極に所定のオフ電圧を印加すると、当該第１排出用転送電極の下に蓄積された前記情報電荷を排出するオーバーフロードレインを構成し、
前記撮像部シフトレジスタの前記各隣接ビットは、前記第２電荷排出手段として、前記電極セットのうちに、前記第１基準ビット及び前記第２基準ビットの前記電極セットに印加される前記転送クロックとは独立した転送クロックを印加される第２排出用転送電極を少なくとも１本含み、前記第２排出用転送電極に所定のオフ電圧を印加すると、当該第２排出用転送電極の下に蓄積された前記情報電荷を排出するオーバーフロードレインを構成すること、
を特徴とする固体撮像素子。
【請求項８】
請求項７に記載の固体撮像素子において、
前記撮像部シフトレジスタ及び前記蓄積部シフトレジスタは、それぞれ３相駆動であり、
前記撮像部シフトレジスタ又は前記蓄積部シフトレジスタの前記第２基準ビットは、その３本の前記転送電極のうち１本が前記第１排出用転送電極であり、
前記撮像部シフトレジスタの前記隣接ビットは、その３本の前記転送電極のうち１本が前記第２排出用転送電極であること、
を特徴とする固体撮像素子。
【請求項９】
請求項１から請求項８のいずれか１つに記載の固体撮像素子において、
前記行合成手段は、前記水平シフトレジスタであることを特徴とする固体撮像素子。
【請求項１０】
請求項１から請求項４に記載の固体撮像素子を駆動する方法であって、
前記垂直シフトレジスタが前記列毎の前記情報電荷を蓄積した状態において、前記第２基準ビットから前記情報電荷を排出して当該第２基準ビットに対応する情報電荷パケットを空パケットとする排出ステップと、
前記排出ステップ後、前記垂直シフトレジスタを駆動して前記情報電荷を垂直転送する垂直転送ステップと、
前記垂直転送ステップにおいて、前記隣接ビット対の一方に対応する前記情報電荷が前記行合成手段に転送されると、当該情報電荷を前記行合成手段に保持させ、続く前記第２基準ビットに対応する前記空パケットと当該隣接ビット対の他方に対応する前記情報電荷とを順次、前記行合成手段に転送して、当該隣接ビット対の前記情報電荷の合計に応じた前記情報電荷を蓄積した情報電荷パケットを生成する合成ステップと、
を含み、前記水平シフトレジスタにおいて、前記第１基準ビットに対応する１行分の前記情報電荷を前記出力部へ水平転送する動作と、前記合成ステップにて合成された前記隣接ビット対に対応する１行分の前記情報電荷を前記出力部へ水平転送する動作とを交互に行うことを特徴とする駆動方法。
【請求項１１】
請求項５に記載の固体撮像素子を駆動する方法であって、
前記垂直シフトレジスタが前記列毎の前記情報電荷を蓄積した状態において、前記第２基準ビットから前記情報電荷を排出して当該第２基準ビットに対応する情報電荷パケットを空パケットとする第１排出ステップと、
前記垂直シフトレジスタが前記列毎の前記情報電荷を蓄積した状態において、前記補完ビットから前記情報電荷を排出して当該補完ビットに対応する情報電荷パケットを空パケットとする第２排出ステップと、
前記第１排出ステップ及び前記第２排出ステップの後、前記垂直シフトレジスタを駆動して前記情報電荷を垂直転送する垂直転送ステップと、
前記垂直転送ステップにおいて、前記隣接ビット対の一方に対応する前記情報電荷が前記行合成手段に転送されると、当該情報電荷を前記行合成手段に保持させ、続く前記第２基準ビットに対応する前記空パケットと当該隣接ビット対の他方に対応する前記情報電荷とを順次、前記行合成手段に転送して、当該隣接ビット対の前記情報電荷の合計に応じた前記情報電荷を蓄積した情報電荷パケットを生成する合成ステップと、
を含み、前記水平シフトレジスタにおいて、前記第１基準ビットに対応する１行分の前記情報電荷を前記出力部へ水平転送する動作と、前記合成ステップにて合成された前記隣接ビット対に対応する１行分の前記情報電荷を前記出力部へ水平転送する動作とを交互に行うことを特徴とする駆動方法。
【請求項１２】
請求項６から請求項８に記載の固体撮像素子を駆動する方法であって、
所定の露光期間だけ前記撮像部シフトレジスタを露光する露光ステップと、
前記露光期間の途中で、前記撮像部シフトレジスタの前記隣接ビットから前記情報電荷を排出する中途排出ステップと、
前記露光期間の終了後、前記撮像部から前記蓄積部への前記情報電荷のフレーム転送を行うフレーム転送ステップと、
前記露光期間終了後の前記撮像部シフトレジスタ又は前記フレーム転送後の前記蓄積部シフトレジスタにおいて、前記第２基準ビットから前記情報電荷を排出して当該第２基準ビットに対応する情報電荷パケットを空パケットとする排出ステップと、
前記フレーム転送ステップ及び前記排出ステップの後、前記蓄積部シフトレジスタを駆動して前記情報電荷を垂直転送するライン転送ステップと、
前記ライン転送ステップにおいて、前記隣接ビット対の一方に対応する前記情報電荷が前記行合成手段に転送されると、当該情報電荷を前記行合成手段に保持させ、続く前記第２基準ビットに対応する前記空パケットと当該隣接ビット対の他方に対応する前記情報電荷とを順次、前記行合成手段に転送して、当該隣接ビット対の前記情報電荷の合計に応じた前記情報電荷を蓄積した情報電荷パケットを生成する合成ステップと、
を含み、前記水平シフトレジスタにおいて、前記第１基準ビットに対応する１行分の前記情報電荷を前記出力部へ水平転送する動作と、前記合成ステップにて合成された前記隣接ビット対に対応する１行分の前記情報電荷を前記出力部へ水平転送する動作とを交互に行うことを特徴とする駆動方法。
【請求項１３】
請求項１２に記載の固体撮像素子の駆動方法において、
前記中途排出ステップは、前記露光期間の１／２が経過した時点で実行されること、を特徴とする駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、行列配置された受光画素に応じた通常の画像に対して、列方向に圧縮された画像を生成することができる固体撮像素子及びその駆動方法に関する。
【背景技術】
【０００２】
カメラ機能付き携帯電話、デジタルカメラ等には、数百万画素という高解像度の固体撮像素子が搭載されている。それら機器は、撮像しようとする画像をプレビューする表示部を備えている。また、それらの機器は、静止画の撮影機能だけでなく、動画撮影機能を備えるものも多い。
【０００３】
プレビュー動作や動画撮影においては、フレームレートの確保が必要である。しかし、固体撮像素子から画素毎の信号電荷を読み出すための時間や読み出した信号を処理するための時間は固体撮像素子の画素数に応じて増大し、これが、現在の高画素数の固体撮像素子においてフレームレートの確保を困難としている。すなわち、読み出し速度や信号処理速度の向上が図られているものの、現状はまだ十分とはいえない。特に、ＣＣＤ（Charge Coupled Device）イメージセンサは、画素毎の信号電荷を水平シフトレジスタを介してシーケンシャルに読み出すため、水平シフトレジスタを画素数とフレームレートとの積に比例した周波数のクロックで駆動する必要があり、これが転送効率の低下、消費電力の増加、発熱といった問題を生じる。
【０００４】
さて、プレビュー画像は、画面が小型であり、またもっぱら被写体の確認等の目的に用いられるものである。そのため、シャッタ動作に応じて取得され、例えば記録媒体に記録される静止画像ほどの解像度は必要とされない。また、それらの機器は、動画撮影機能を備えるものも多いが、動画撮影においては、動画像に対する人間の視覚特性上、静止画像ほどの解像度は必要とされない。
【０００５】
そこで、現状、静止画撮影では固体撮像素子の全画素を読み出し、一方、プレビューや動画撮影モードでは、フレームレートを確保するために、読み出しや信号処理の対象画素を間引いて削減する技術が採用されている。読み出し画素数の削減に関しては、従来、列方向、すなわち垂直方向に画素を間引いた画像信号を出力するＣＣＤイメージセンサの構成や駆動方法があった。
【０００６】
例えば、列方向に同じ色感度特性の画素が並ぶストライプフィルタを搭載したＣＣＤイメージセンサでは、水平シフトレジスタにてｎ行ずつを合成して読み出すことにより、垂直方向の１／ｎの圧縮を可能とする駆動方法が存在する。
【０００７】
また、垂直シフトレジスタに、情報電荷の蓄積状態を互いに独立に制御可能なビットを周期的に配置して、不要な行の情報電荷を捨てることにより、読み出し行数を間引く構成もあった。その構成では、例えば、不要な行に対応するビットの転送電極をオフ状態として、電位井戸を消滅させることにより、そこに蓄積されていた情報電荷を半導体基板の深さ方向に排出する縦型オーバーフロードレインが用いられる。
【０００８】
図１０は、ベイヤー配列のカラーフィルタを搭載したＣＣＤイメージセンサにおいて、垂直方向に１／２の圧縮を行う場合の従来技術を説明する模式図であり、８行２列の画素配列から得られた情報電荷を蓄積した垂直シフトレジスタを表している。この垂直シフトレジスタは各ビットに３相の転送クロックφ１〜φ３又はφ４〜φ６を印加される３相駆動である。記号Ｒ，Ｇ，Ｂは、それぞれ赤、緑、青に対応した色感度特性を有する画素を表している。
【０００９】
ベイヤー配列では列方向に色感度特性の異なる２種類の画素が交互に配置される。そのため、１行置きに間引くと各列から１種類の色についての信号しか取り出せない。そこで、情報電荷を残す行と捨てる行とが２行単位で交替するように、各ビットに印加する３相クロックが割り当てられている。すなわち、例えば、ｉ行及び（ｉ＋１）行と、（ｉ＋４）行及び（ｉ＋５）行とでは、各行の３本の垂直転送電極はφ１〜φ３に接続され、（ｉ＋２）行及び（ｉ＋３）行と、（ｉ＋６）行及び（ｉ＋７）行とでは、各行の３本の垂直転送電極はφ４〜φ６に接続される。この構成により、垂直シフトレジスタでの情報電荷の蓄積を２行単位で制御することができる。例えば、ｉ行及び（ｉ＋１）行に電位井戸を形成して情報電荷を保持するようにφ１〜φ３を制御しつつ、転送クロックφ４〜φ６をオフ電圧として（ｉ＋２）行及び（ｉ＋３）行の電位井戸を消滅させ、そこに蓄積されていた情報電荷を正電圧を印加した基板裏面側に排出することができる。これにより、水平シフトレジスタに読み出して水平転送すべき行を１／２にすることができる。
【００１０】
また、下記特許文献１には、ベイヤー配列と同様に、列方向に色感度特性の異なる２種類の画素が交互に配列される画素配列において、垂直方向に１／３に圧縮を行う構成が示されている。この従来技術では、３行毎の１行における情報電荷の蓄積を他の２行とは独立に制御できるように、各行に印加される転送クロックが定められ、当該１行に情報電荷を保持しつつ、他の２行の電位井戸を消失させてそこに蓄積された情報電荷を排出する。
【００１１】
なお、垂直シフトレジスタに蓄積された情報電荷を排出する構成として、情報電荷の垂直転送経路の途中に、電荷排出用のゲート電極を配置したオーバーフロードレインを設け、このゲート電極下を通過中の情報電荷を、当該ゲート電極に印加する電圧に応じて基板裏面側へ排出する構成もある。しかし、この構成は、移動中の情報電荷を好適に排出するために、ポテンシャル設計、プロセス及び電圧・駆動制御が難しく、特にフレーム転送のような高速転送の途中では、１行単位で良好に間引くことが難しい。
【特許文献１】特開平１１−６９２３５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
列方向に色感度特性の異なる２種類の画素が交互に配列される画素配列において、列方向に奇数分の１に圧縮を行う場合には、特許文献１のように、奇数行毎に１行を取り出す圧縮を行うことで、色が異なる画素の情報を列方向に等間隔で取り出すことができる。これにより得られる圧縮画像は、垂直方向に関する空間周波数特性を確保することができる。
【００１３】
これに対して、列方向に偶数分の１に圧縮を行う場合には、図１０に示した従来技術のように、垂直方向のサンプリング点の間隔が等間隔とならず、得られる圧縮画像の空間周波数特性の劣化が大きくなる。そのため、例えば、信号処理でジャギーノイズや偽色信号を容易に十分に補正することができず、視覚的に、画像エッジにジャギーノイズが目立つようになるという問題や、偽色信号が増加するという問題があった。
【００１４】
本発明は上記問題点を解決するためになされたもので、画質の劣化が低減された列方向圧縮画像を生成する固体撮像素子及びその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明に係る第１の固体撮像素子は、行方向及び列方向に配列された複数の受光画素にて入射する光に応じた情報電荷を蓄積し、列毎に設けられ各ビットがそれぞれ前記受光画素に対応付けられた複数の垂直シフトレジスタによって前記情報電荷を垂直転送する固体撮像素子において、先行して垂直転送された先行行の前記情報電荷を保持したまま、続いて垂直転送される後続行の前記情報電荷を受けて、複数行の前記情報電荷を合成可能な行合成手段を有し、前記受光画素が、前記列方向に２種類の色感度特性を交互に対応付けられ、前記垂直シフトレジスタが、２ビット周期で交互に設定される第１基準ビット及び第２基準ビットに対して、前記第１基準ビットと前記第２基準ビットの前後の隣接ビットとにそれぞれ蓄積された前記情報電荷を保持したまま、前記第２基準ビットに蓄積された前記情報電荷を排出可能な電荷排出手段を備え、前記行合成手段が、前記第２基準ビットを挟んで近接する前記隣接ビットからなる隣接ビット対の前記情報電荷を合成するものである。
【００１６】
第１基準ビット及び第２基準ビットの垂直方向の位置は２ビットだけ相違し、よって、それらに対応する受光画素は同じ色感度特性を有し、一方、第２基準ビットの隣接ビットは、第１基準ビット及び第２基準ビットとは異なる色感度特性の受光画素に対応する。本発明によれば、垂直シフトレジスタは、そのビット列に、受光画素に対応した１列の情報電荷を蓄積し、その状態において、その第２基準ビットに蓄積される情報電荷を排出する。これにより、垂直シフトレジスタは第１基準ビットと隣接ビット対の情報電荷だけが蓄積される。行合成手段は、垂直シフトレジスタ上を垂直転送される情報電荷を順次受け得るように、垂直シフトレジスタの出力側に配置される。この行合成手段は、垂直転送されてきた、或る第２基準ビットに１ビット先行する隣接ビット、当該第２基準ビット及び１ビット後の隣接ビットの連続する３つのビットの情報電荷を順次加算合成する。ここで、第２基準ビットの情報電荷が排出されていることで、行合成手段により得られた情報電荷パケットには実質的に隣接ビット対の情報電荷の合計が蓄積される。なお、第１基準ビットの情報電荷は、行合成手段においてそのままに保たれる。水平シフトレジスタは、第１基準ビットに対応する１行の情報電荷と、隣接ビット対の合成により得られた１行の情報電荷とを交互に出力する。第１基準ビットに対応する情報電荷と隣接ビット対の合成により得られた情報電荷とは、互いに異なる色感度特性に対応する。４行の受光画素に対して、これら異なる色に対応する２つの情報電荷が生成される。すなわち、水平シフトレジスタからは垂直方向に１／２に間引かれ圧縮された画像信号が取り出される。さらに、隣接ビット対の合成により得られた情報電荷のサンプリング点は、隣接ビット対の中点、すなわちそれらに挟まれる第２基準ビットの位置に相当する。すなわち、本発明によれば、垂直方向に２ビット周期で等間隔に位置するサンプリング点にて交互に２つの色の情報が得られる。なお、本発明は、列方向に２種類の色感度特性の受光画素が交互に配列される場合だけでなく、色感度特性に代えて受光画素の他の特性、例えば、ダイナミックレンジが列方向に交互に変わる場合にも適用することが可能である。
【００１７】
他の本発明に係る固体撮像素子においては、前記垂直シフトレジスタが、各ビットにｎ本の転送電極を備え、当該転送電極に印加される転送クロックにより前記情報電荷の蓄積及び垂直転送を行うｎ相駆動の電荷結合素子であり、前記第２基準ビットが、前記ｎ本の転送電極のうちに、前記第１基準ビット及び前記隣接ビットのｎ本の前記転送電極に印加される前記転送クロックとは独立した転送クロックを印加される排出用転送電極を少なくとも１本含み、前記排出用転送電極に所定のオフ電圧を印加すると、当該排出用転送電極の下に蓄積された前記情報電荷を排出するオーバーフロードレインを構成する。
【００１８】
本発明によれば、排出用転送電極にオフ電圧を印加することで、当該電極下の電位井戸を消滅させ、又は浅くして、当該電位井戸に蓄積された情報電荷を垂直シフトレジスタのチャネル横に併設されたドレイン領域や半導体基板の裏面側に向けて移動させ排出する。
【００１９】
本発明の好適な態様は、前記垂直シフトレジスタが、３相駆動であり、前記第２基準ビットが、その３本の前記転送電極のうち１本が前記排出用転送電極である固体撮像素子である。
【００２０】
また他の本発明に係る固体撮像素子は、前記受光画素が配置される撮像部からフレーム転送される前記情報電荷を蓄積する蓄積部を有するフレーム転送型の素子であって、前記垂直シフトレジスタが、前記蓄積部に列毎に配置されるものである。
【００２１】
フレーム転送側の固体撮像素子においては、撮像部及び蓄積部に垂直シフトレジスタが設けられるが、本発明によれば、蓄積部の垂直シフトレジスタに電荷排出手段が設けられ、蓄積部にて第２基準ビットの情報電荷が排出される。蓄積部では垂直転送過程においてスミア成分の混入を回避できるため、第２基準ビットの空にされた情報電荷パケットは、良好に空に保たれたまま、行合成手段に移送される。よって、行合成手段にて合成される隣接ビット対の情報電荷量の精度が向上し、本固体撮像素子により得られる列方向に１／２に圧縮された画像の画質が向上する。
【００２２】
本発明に係る第２の固体撮像素子は、行方向及び列方向に配列された複数の受光画素にて入射する光に応じた情報電荷を蓄積し、列毎に設けられ各ビットがそれぞれ前記受光画素に対応付けられた複数の垂直シフトレジスタによって前記情報電荷を垂直転送する固体撮像素子において、先行して垂直転送された先行行の前記情報電荷を保持したまま、続いて垂直転送される後続行の前記情報電荷を受けて、複数行の前記情報電荷を合成可能な行合成手段を有し、前記受光画素が、前記列方向に２種類の色感度特性を交互に対応付けられ、前記垂直シフトレジスタが、ｋビット周期（ｋは４以上の偶数）で交互に設定される第１基準ビット及び第２基準ビットに対して、前記第１基準ビットと前記第２基準ビットの前後の隣接ビットとにそれぞれ蓄積された前記情報電荷を保持したまま、前記第２基準ビットに蓄積された前記情報電荷を排出可能な電荷排出手段と、前記第１基準ビットと前記隣接ビットとにそれぞれ蓄積された前記情報電荷を保持したまま、当該垂直シフトレジスタのビットのうち前記第１基準ビット、前記第２基準ビット及び前記隣接ビットを除く補完ビットに蓄積された前記情報電荷を排出可能な補完電荷排出手段と、を備え、前記行合成手段が、前記第２基準ビットを挟んで近接する前記隣接ビットからなる隣接ビット対の前記情報電荷を合成するものである。
【００２３】
本発明によっても、垂直方向に偶数ビット周期で等間隔に位置するサンプリング点にて交互に２つの色の情報が得られ、列方向に１／ｋに圧縮された画像が得られる。補完電荷排出手段は、例えば、第２基準ビットに対する電荷排出手段と同様、垂直シフトレジスタの補完ビットに設けられたオーバーフロードレイン構造を採用することができる。その他、水平シフトレジスタに、読み出された１行分の情報電荷を排出するオーバーフロードレインを設け、これを補完電荷排出手段とすることもできる。その場合には、補完ビットの情報電荷が水平シフトレジスタへ垂直転送されたタイミングにて、当該オーバーフロードレインが動作され、補完ビットの情報電荷が除去される。
【００２４】
本発明に係る第３の固体撮像素子は、行方向及び列方向に配列された複数の受光画素にて入射する光に応じた情報電荷を蓄積し、列毎に設けられた複数の垂直シフトレジスタで前記複数の受光画素毎の前記情報電荷を垂直転送し、前記複数の垂直シフトレジスタの各出力に各ビットを対応付けられた水平シフトレジスタが前記各垂直シフトレジスタから前記情報電荷を受けて出力部へ向けて水平転送する固体撮像素子であって、前記受光画素が配置される撮像部と前記水平シフトレジスタとの間に前記撮像部からフレーム転送される前記情報電荷を蓄積する蓄積部を有するフレーム転送型の固体撮像素子において、先行して垂直転送された先行行の前記情報電荷を保持したまま、続いて垂直転送される後続行の前記情報電荷を受けて、複数行の前記情報電荷を合成可能な行合成手段を有し、前記受光画素が、前記列方向に２種類の色感度特性を交互に対応付けられ、前記垂直シフトレジスタが、前記撮像部に列毎に設けられ各ビットが前記受光画素を構成する撮像部シフトレジスタと、列毎に前記撮像部シフトレジスタに接続されて前記蓄積部に設けられた蓄積部シフトレジスタと、を含み、前記撮像部シフトレジスタ又は前記蓄積部シフトレジスタが、２ビット周期で交互に設定される第１基準ビット及び第２基準ビットに対して、前記第１基準ビットと前記第２基準ビットの前後の隣接ビットとにそれぞれ蓄積された前記情報電荷を保持したまま、前記第２基準ビットに蓄積された前記情報電荷を排出可能な第１電荷排出手段を備え、前記撮像部シフトレジスタが、前記第１基準ビットに蓄積された前記情報電荷を保持したまま、前記隣接ビットに蓄積された前記情報電荷を排出可能な第２電荷排出手段を備え、前記行合成手段が、前記第２基準ビットを挟んで近接する前記隣接ビットからなる隣接ビット対の前記情報電荷を合成するものである。
【００２５】
本発明によれば、各ビットが受光画素を構成する撮像部シフトレジスタにおいて、隣接ビット対に生成された情報電荷を露光期間の途中で排出することができ、隣接ビット対には残りの露光期間に応じた情報電荷が蓄積される。これにより、行合成手段により合成された隣接ビットの各対の情報電荷を一定比率で低減させることができ、隣接ビット対の合成情報電荷が行合成手段及びそれ以降の転送経路の取り扱い電荷量を超えることを防止することができる。なお、第２基準ビットの情報電荷を排出する第１電荷排出手段は、対応する情報電荷パケットを空にするために用いられるものであるため、撮像部シフトレジスタに設けることも蓄積部シフトレジスタに設けることも可能である。
【００２６】
他の本発明に係る固体撮像素子においては、前記撮像部シフトレジスタ及び前記蓄積部シフトレジスタが、各ビットに複数本の転送電極からなる電極セットを備え、当該電極セットの前記各転送電極に印加される転送クロックにより前記情報電荷の蓄積及び垂直転送を行う多相駆動の電荷結合素子であり、前記撮像部シフトレジスタ又は前記蓄積部シフトレジスタの前記第２基準ビットが、前記電極セットのうちに、前記第１基準ビット及び前記隣接ビットの前記電極セットに印加される前記転送クロックとは独立した転送クロックを印加される第１排出用転送電極を少なくとも１本含み、前記第１排出用転送電極に所定のオフ電圧を印加すると、当該第１排出用転送電極の下に蓄積された前記情報電荷を排出するオーバーフロードレインを構成し、前記撮像部シフトレジスタの前記各隣接ビットが、前記電極セットのうちに、前記第１基準ビット及び前記第２基準ビットの前記電極セットに印加される前記転送クロックとは独立した転送クロックを印加される第２排出用転送電極を少なくとも１本含み、前記第２排出用転送電極に所定のオフ電圧を印加すると、当該第２排出用転送電極の下に蓄積された前記情報電荷を排出するオーバーフロードレインを構成する。
【００２７】
本発明の好適な態様は、前記撮像部シフトレジスタ及び前記蓄積部シフトレジスタが、それぞれ３相駆動であり、前記撮像部シフトレジスタ又は前記蓄積部シフトレジスタの前記第２基準ビットが、その３本の前記転送電極のうち１本が前記第１排出用転送電極であり、前記撮像部シフトレジスタの前記隣接ビットが、その３本の前記転送電極のうち１本が前記第２排出用転送電極である固体撮像素子である。
【００２８】
また別の本発明に係る固体撮像素子は、前記行合成手段が、前記水平シフトレジスタであるものである。
【００２９】
本発明によれば、水平シフトレジスタの水平転送駆動を停止させた状態で、隣接ビット対の一方、第２基準ビット及び隣接ビット対の他方の情報電荷パケットを順次、水平シフトレジスタに垂直転送することで、水平シフトレジスタにてそれら複数行の合成を行うことができる。
【００３０】
本発明に係る上記第１の固体撮像素子の駆動方法は、前記垂直シフトレジスタが前記列毎の前記情報電荷を蓄積した状態において、前記第２基準ビットから前記情報電荷を排出して当該第２基準ビットに対応する情報電荷パケットを空パケットとする排出ステップと、前記排出ステップ後、前記垂直シフトレジスタを駆動して前記情報電荷を垂直転送する垂直転送ステップと、前記垂直転送ステップにおいて、前記隣接ビット対の一方に対応する前記情報電荷が前記行合成手段に転送されると、当該情報電荷を前記行合成手段に保持させ、続く前記第２基準ビットに対応する前記空パケットと当該隣接ビット対の他方に対応する前記情報電荷とを順次、前記行合成手段に転送して、当該隣接ビット対の前記情報電荷の合計に応じた前記情報電荷を蓄積した情報電荷パケットを生成する合成ステップと、を含み、前記水平シフトレジスタにおいて、前記第１基準ビットに対応する１行分の前記情報電荷を前記出力部へ水平転送する動作と、前記合成ステップにて合成された前記隣接ビット対に対応する１行分の前記情報電荷を前記出力部へ水平転送する動作とを交互に行うものである。
【００３１】
本発明に係る上記第２の固体撮像素子の駆動方法は、前記垂直シフトレジスタが前記列毎の前記情報電荷を蓄積した状態において、前記第２基準ビットから前記情報電荷を排出して当該第２基準ビットに対応する情報電荷パケットを空パケットとする第１排出ステップと、前記垂直シフトレジスタが前記列毎の前記情報電荷を蓄積した状態において、前記補完ビットから前記情報電荷を排出して当該補完ビットに対応する情報電荷パケットを空パケットとする第２排出ステップと、前記第１排出ステップ及び前記第２排出ステップの後、前記垂直シフトレジスタを駆動して前記情報電荷を垂直転送する垂直転送ステップと、前記垂直転送ステップにおいて、前記隣接ビット対の一方に対応する前記情報電荷が前記行合成手段に転送されると、当該情報電荷を前記行合成手段に保持させ、続く前記第２基準ビットに対応する前記空パケットと当該隣接ビット対の他方に対応する前記情報電荷とを順次、前記行合成手段に転送して、当該隣接ビット対の前記情報電荷の合計に応じた前記情報電荷を蓄積した情報電荷パケットを生成する合成ステップと、を含み、前記水平シフトレジスタにおいて、前記第１基準ビットに対応する１行分の前記情報電荷を前記出力部へ水平転送する動作と、前記合成ステップにて合成された前記隣接ビット対に対応する１行分の前記情報電荷を前記出力部へ水平転送する動作とを交互に行うものである。
【００３２】
本発明に係る上記第３の固体撮像素子の駆動方法は、所定の露光期間だけ前記撮像部シフトレジスタを露光する露光ステップと、前記露光期間の途中で、前記撮像部シフトレジスタの前記隣接ビットから前記情報電荷を排出する中途排出ステップと、前記露光期間の終了後、前記撮像部から前記蓄積部への前記情報電荷のフレーム転送を行うフレーム転送ステップと、前記露光期間終了後の前記撮像部シフトレジスタ又は前記フレーム転送後の前記蓄積部シフトレジスタにおいて、前記第２基準ビットから前記情報電荷を排出して当該第２基準ビットに対応する情報電荷パケットを空パケットとする排出ステップと、前記フレーム転送ステップ及び前記排出ステップの後、前記蓄積部シフトレジスタを駆動して前記情報電荷を垂直転送するライン転送ステップと、前記ライン転送ステップにおいて、前記隣接ビット対の一方に対応する前記情報電荷が前記行合成手段に転送されると、当該情報電荷を前記行合成手段に保持させ、続く前記第２基準ビットに対応する前記空パケットと当該隣接ビット対の他方に対応する前記情報電荷とを順次、前記行合成手段に転送して、当該隣接ビット対の前記情報電荷の合計に応じた前記情報電荷を蓄積した情報電荷パケットを生成する合成ステップと、を含み、前記水平シフトレジスタにおいて、前記第１基準ビットに対応する１行分の前記情報電荷を前記出力部へ水平転送する動作と、前記合成ステップにて合成された前記隣接ビット対に対応する１行分の前記情報電荷を前記出力部へ水平転送する動作とを交互に行うものである。
【００３３】
他の本発明に係る駆動方法においては、前記中途排出ステップが、前記露光期間の１／２が経過した時点で実行される。
【発明の効果】
【００３４】
列方向に色感度特性の異なる２種類の受光画素が交互に配列される固体撮像素子において、列方向に偶数分の１に圧縮された画像の垂直方向のサンプリング点が等間隔となり、圧縮画像の空間周波数特性が向上し、ノイズが抑制された良好な圧縮画像が得られる。
【発明を実施するための最良の形態】
【００３５】
［実施形態１］
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。本実施形態に係る固体撮像素子は、フレーム転送型ＣＣＤイメージセンサである。図１は、そのＣＣＤイメージセンサの概略の構成を示す模式的な平面図であり、イメージセンサと共にそれを駆動する駆動回路のブロックも示されている。イメージセンサ４０は、半導体基板表面に形成された撮像部４０ｉ、蓄積部４０ｓ、水平転送部４０ｈ及び出力部４０ｄを備える。イメージセンサ４０は、例えば、撮像部４０ｉの全画素を用いて高解像度の静止画を撮影する用途に用いられる。一方、それほど解像度を要しないプレビュー画面への表示や動画撮影の用途にも用いられ、その際にはイメージセンサ４０は、垂直方向に画素を間引いた圧縮画像を生成することができる。
【００３６】
撮像部４０ｉには入射光量に応じた信号電荷（情報電荷）を発生する受光画素が複数、行列配置される。撮像部４０ｉにはカラーフィルタが装着され、これにより各セルに色感度特性が付与される。ここで、カラーフィルタは各列に、２種類の色感度特性が交互に並ぶ配列であり、ここでは例えば、ベイヤー配列とする。撮像部４０ｉに行列配置された受光画素の各列は垂直ＣＣＤシフトレジスタにより構成され、撮像部４０ｉを構成する垂直シフトレジスタの各ビットが受光画素となる。
【００３７】
この撮像部４０ｉの垂直ＣＣＤシフトレジスタは基板上に行方向に複数本渡されたゲート電極を備え、これらゲート電極に印加される複数相のクロックφiによって、撮像部４０ｉでの情報電荷の蓄積及び垂直転送が制御される。
【００３８】
蓄積部４０ｓは遮光膜で覆われ、光の入射による電荷発生を防止される。蓄積部４０ｓは、行方向に複数配列された垂直ＣＣＤシフトレジスタを備える。蓄積部４０ｓの垂直ＣＣＤシフトレジスタは、撮像部４０ｉの垂直ＣＣＤシフトレジスタそれぞれに対応して設けられる。撮像部４０ｉと蓄積部４０ｓとの互いに対応する垂直ＣＣＤシフトレジスタはチャネルが連続し、両シフトレジスタを同期させて駆動することにより、撮像部４０ｉで蓄積された情報電荷を蓄積部４０ｓへ転送することができる。ちなみに、蓄積部４０ｓの垂直ＣＣＤシフトレジスタは、少なくとも撮像部４０ｉの行数に応じたビット数を有し、撮像部４０ｉの各列の情報電荷を全て格納することができる。蓄積部４０ｓの垂直ＣＣＤシフトレジスタは撮像部４０ｉと同様、行方向に渡されたゲート電極を複数本備え、これらゲート電極に印加される複数相のクロックφsによって、蓄積部４０ｓでの情報電荷の蓄積及び垂直転送が制御される。
【００３９】
水平転送部４０ｈはＣＣＤシフトレジスタ（水平シフトレジスタ）であり、各ビットが蓄積部４０ｓの各垂直シフトレジスタの出力に接続され、蓄積部４０ｓのライン転送動作により各列から並列して出力される情報電荷を受け取る。水平転送部４０ｈはその複数本のゲート電極に印加される水平転送クロックφhに応じて、蓄積部４０ｓからライン転送された情報電荷を順次、出力部４０ｄに転送する。水平転送部４０ｈは、静止画撮影において、撮像部４０ｉにて得られた情報電荷を全画素読み出す場合には、蓄積部４０ｓから１行の情報電荷がライン転送される毎に、水平転送駆動される。プレビュー時等において圧縮画像を生成する際には、水平シフトレジスタ４０ｈは、行合成手段として利用され、蓄積部４０ｓの垂直シフトレジスタから順次、ライン転送される複数行の情報電荷を加算合成する。具体的には、水平転送部４０ｈを水平転送させずに、複数行分のライン転送を行うことにより、水平転送部４０ｈに当該複数行分の情報電荷が蓄積される。
【００４０】
出力部４０ｄは、電気的に独立した容量及びその電位変化を取り出すアンプからなり、水平転送部４０ｈから出力される情報電荷を１ビット単位で容量に受けて電圧値に変換し、時系列の画像信号として出力する。出力部４０ｄの容量はリセットパルス信号φrでリセットトランジスタをオン状態とすることでリセットされる。
【００４１】
駆動回路４１は、イメージセンサ４０に対して、φi，φs，φh，φrのクロック及び基板電圧等を供給する。
【００４２】
ここでは、撮像部４０ｉの垂直シフトレジスタは各ビットに３本のゲート電極を配置され、それら３本のゲート電極は列方向に周期的に３相クロックφi1〜φi3に接続されて３相駆動される。一方、蓄積部４０ｓの垂直シフトレジスタも各ビットに３本のゲート電極を配置されるが、それらは４相のクロックφs1〜φs4を用いて３相駆動される。
【００４３】
図２は、蓄積部４０ｓのゲート電極の配置及びそれらに印加される転送クロックを示す模式図である。同図には４行２列のセルからなる領域が示されている。このセルは垂直シフトレジスタのビットに対応しており、１画素の情報電荷を蓄積することができる。垂直シフトレジスタのチャネル領域４２ｃ同士は素子分離領域４２ｓで分離される。それぞれ列方向に延びるチャネル領域４２ｃの上に、ゲート電極４４-1〜４４-3が列方向に周期的に配置される。各セル４６の上には、ゲート電極４４-1〜４４-3が１組ずつ配置される。
【００４４】
第ｉ行、第（ｉ＋１）行及び第（ｉ＋３）行のゲート電極４４-1〜４４-3は、それぞれクロックφs1〜φs3を印加されるように構成される。一方、第ｉ行、第（ｉ＋２）行のゲート電極４４-1〜４４-3は、それぞれクロックφs1，φs4，φs3を印加されるように構成される。この構成により、第（ｉ＋２）行のゲート電極４４-2の下の電位を、第ｉ行、第（ｉ＋１）行及び第（ｉ＋３）行のゲート電極４４-2の下の電位とは独立して制御することができる。そして、それにより、第ｉ行、第（ｉ＋１）行及び第（ｉ＋３）行のゲート電極４４-2の下に情報電荷を保持したまま、第（ｉ＋２）行のゲート電極４４-2の下の情報電荷を排出することが可能となる。
【００４５】
図３は、撮像部４０ｉ及び蓄積部４０ｓを構成する垂直ＣＣＤシフトレジスタの構造を示す模式的な部分断面図である。基板には、ｎ型半導体基板５０と、その上にｐ型不純物を拡散して形成されたｐウェル５２と、さらに基板表面からｐウェル５２より浅くｎ型不純物を拡散して形成されたｎウェル５４とからなる、基板の深さ方向に関するｎｐｎ型の構造が形成される。基板表面にはシリコン酸化膜（図示せず）を介して、列方向に複数のゲート電極４４が配列される。ゲート電極４４には３相クロックφ，φ’，φ”が印加され、このクロック電圧に応じて、シリコン酸化膜下の半導体基板内のチャネル電位が制御される。例えば、蓄積部４０ｓではクロックφ，φ”はφs1，φs3であり、クロックφ’はφs2又はφs4である。なお、蓄積部４０ｓにはゲート電極４４の上に遮光膜が設けられるが、図３には示されていない。
【００４６】
図４は、図３に断面図を示した垂直シフトレジスタの基板方向のポテンシャルプロファイルを示す模式図である。図において横軸が基板表面からの深さを表す。また、縦軸は電位を表し、下が正電位側、上が負電位側となる。曲線６０（ＡＢＣ）は、ゲート電極４４に転送クロックのオン電圧（所定の正電圧）を印加したときのポテンシャルプロファイル、曲線６２（Ａ’ＢＣ）は、ゲート電極４４に転送クロックのオフ電圧（オン電圧より低い所定電圧）を印加したときのポテンシャルプロファイルを表す。基板表面寄りの領域６４には、ゲート電極にオン電圧を印加すると電位の井戸が形成され、ここに電子を蓄積することができる。一方、オフ電圧を印加すると、その電位井戸は消滅する。
【００４７】
第（ｉ＋２）行のゲート電極４４-2の下に蓄積された情報電荷を排出する電荷排出手段は、図４に示すポテンシャルプロファイルを利用した縦型オーバーフロードレインで構成される。情報電荷を排出する際には、転送クロックφs1，φs3，φs4が全てオフされ、所定期間、第（ｉ＋２）行の各セルの電位井戸を消滅させる。これにより、第（ｉ＋２）行の電位井戸に蓄積されていた信号電荷は、ｐウェル５２を超えて基板裏面へ排出される。このとき、転送クロックφs2はオン電圧に保たれるので、第ｉ行、第（ｉ＋１）行及び第（ｉ＋３）行のゲート電極４４-2の下には情報電荷を保持したままとすることができる。
【００４８】
上述のイメージセンサ４０は、プレビュー時等において、垂直方向に１／２に圧縮された画像信号を生成することができる。次にその圧縮画像を生成する駆動方法について説明する。図５は、フレーム転送後、ライン転送開始前における蓄積部４０ｓの垂直シフトレジスタに保持される情報電荷の色感度特性の種類、及び各行に印加される転送クロックφsの組み合わせを示す模式図である。同図には８行２列の画素配列から得られる情報電荷を蓄積した垂直シフトレジスタを表している。各ビット位置に示す記号Ｒ，Ｇ，Ｂは、それぞれ赤、緑、青に対応した色感度特性を有する画素から得られた情報電荷がそのビットに蓄積されることを表している。
【００４９】
本実施形態では、圧縮画像を構成する各行のサンプリング位置に対応する基準ビットは２ビット周期で等間隔に位置する。基準ビットは、それに印加される転送クロックφｓの組み合わせに応じて２つの種類に分類できる。具体的には、クロックφs1〜φs3を印加される第ｉ行、第（ｉ＋４）行が第１の基準ビット、クロックφs1，φs4，φs3を印加される第（ｉ＋２）行、第（ｉ＋６）行が第２の基準ビットとなり、列方向に第１基準ビットと第２基準ビットとが２ビット周期で交互に位置する。垂直シフトレジスタにはこれら第１、第２基準ビットの他に、第（ｉ＋１），（ｉ＋３），（ｉ＋５），（ｉ＋７）行が存在する。第（ｉ＋１），（ｉ＋３）行は第（ｉ＋２）行の第２基準ビットに隣接するビットであり、これを１つの隣接ビット対と捉える。また、第（ｉ＋５），（ｉ＋７）行は第（ｉ＋６）行の第２基準ビットに隣接するビットであり、これを１つの隣接ビット対と捉える。これら隣接ビットには、第１基準ビットと同じく、クロックφs1〜φs3が印加される。
【００５０】
図６は、圧縮画像生成動作におけるイメージセンサ４０の駆動方法を説明するフロー図である。圧縮画像生成動作は、フレーム転送が完了すると開始され、まず第２基準ビットの情報電荷をオーバーフロードレインへ排出する（Ｓ７０）。この動作Ｓ７０は、図４を用いて既に説明したように、φs2をオン状態に維持したまま、φs4をオン状態からオフ状態へ遷移させることにより実現される。なお、この過程においてφs1及びφs3はオフ状態とされている。
【００５１】
第２基準ビットの情報電荷の排出が完了すると、ライン転送を開始する（Ｓ７５）。駆動回路４１は、第２基準ビットに先行する隣接ビット、又はそれに続く第２基準ビットの情報電荷が水平転送部４０ｈへライン転送されたときには（Ｓ８０）、水平転送を行わずに、次のライン転送を実行する（Ｓ７５）。水平転送は、第２基準ビットに続く隣接ビットの情報電荷が水平転送部４０ｈにライン転送されたとき、又は第１基準ビットの情報電荷が水平転送部４０ｈにライン転送されたときに実行される（Ｓ８０，Ｓ８５）。
【００５２】
この動作により、隣接ビット対とそれに挟まれる第２基準ビットの情報電荷は、水平転送部４０ｈにて合成された後、水平転送され、出力部４０ｄから画像信号Ｙ0(t)として出力される。一方、第１基準ビットの情報電荷は、水平転送部４０ｈにライン転送されると、他のビットと合成されることなく水平転送され、出力部４０ｄから画像信号Ｙ0(t)として出力される。この動作は蓄積部４０ｓに蓄積された１フレーム分の画像信号について完了するまで繰り返される（Ｓ９０）。なお、駆動回路４１は、情報電荷の排出動作において、φs4をφs2とは異なる電圧とするが、フレーム転送、ライン転送においては、φs2とφs4として基本的に同じクロック波形を供給する。
【００５３】
上述の隣接ビット対及びそれに挟まれる第２基準ビットの情報電荷の合成処理において、第２基準ビットの情報電荷は事前に排出されているため（Ｓ７０）、基本的に０となる。すなわち、合成によって得られる情報電荷量は、隣接ビット対の情報電荷の合計量に相当する。また、その隣接ビット対の合計情報電荷を水平転送して得られる１行の画像信号の垂直方向のサンプリング位置は、隣接ビット対の中点、すなわち、それらが挟む第２基準ビットの位置とみなすことができる。隣接ビット対に対応する色感度特性は、第１基準ビットに対応する色感度特性とは異なるので、列方向に等間隔で位置するサンプリング点において、異なる色感度特性に対応する画像信号が得られることになる。
【００５４】
これを図５の第ｊ列に即して具体的に説明する。第ｊ列の第１基準ビットとなる、例えば第ｉ行のビットはＧ画素に対応する。一方、第２基準ビットの隣接ビット対を構成する、例えば第（ｉ＋１），（ｉ＋３）行のビットは共にＢ画素に対応する。第（ｉ＋３）行に蓄積されるＢ画素の情報電荷が水平転送部４０ｈにライン転送されると、水平転送を行わずに、続く第（ｉ＋２），（ｉ＋１）行が水平転送部４０ｈにライン転送され、これら３行が合成される。第（ｉ＋２）行の第２基準ビットの情報電荷は事前に排出されているため、合成された情報電荷は、第（ｉ＋３），（ｉ＋１）行の隣接ビット対のＢ画素の情報電荷からなる。この合計情報電荷は水平転送され、画像信号として取り出される。次に、第ｉ行の第１基準ビットに蓄積されるＧ画素の情報電荷が水平転送部４０ｈにライン転送され、さらに水平転送されて画像信号として取り出される。
【００５５】
なお、隣接ビット対の合計情報電荷に基づく画像信号は、１つのＢ画素の２倍のゲインを有しているため、出力部４０ｄの後に接続される画像信号処理回路では、それを考慮した信号処理を行う。
【００５６】
また、上述の構成では水平転送部４０ｈを行合成手段として用いたが、蓄積部４０ｓの垂直シフトレジスタの出力側と水平転送部４０ｈとの間に、ゲート電極４４-1〜４４-3とは独立して駆動可能な電極を設けて、当該電極部分で複数行分の情報電荷の合成を行うように構成することも可能である。例えば、特開平８−１３９９９９号公報に示すＣＣＤイメージセンサは、複数列設けられた垂直シフトレジスタから１列置きに交互に水平転送部４０ｈへ情報電荷を読み出すために、２本のトランスファゲート電極を備える。この構造を用いて行合成を行うことが可能であり、これを本発明に係る固体撮像素子の行合成手段に採用してもよい。
【００５７】
また、上述の構成では蓄積部で電荷排出する構成としたが、撮像部と蓄積部との間に独立駆動電極を設け、撮像部から蓄積部への情報電荷の垂直転送時に電荷排出対象行が当該独立駆動電極下に移送されたタイミングにて当該独立駆動電極を動作させて電荷排出する構成としてもよい。
【００５８】
また、上述の実施形態では、カラーフィルタがベイヤー配列の例を述べたが、列方向に異なる色が交互に並ぶ他のカラーフィルタに対しても本発明を適用することができる。例えば、カラーフィルタは、各２×２画素の領域内にシアン（Ｃｙ），マゼンタ（Ｍｇ），イエロー（Ｙｅ），グリーン（Ｇ）が配列される補色系のフィルタであってもよい。
【００５９】
さらに、インターライン型のＣＣＤイメージセンサに本発明を適用することもできる。
【００６０】
［実施形態２］
本発明の第２の実施形態は、上記第１の実施形態と同じく、垂直方向に関して３相駆動のフレーム転送型のＣＣＤイメージセンサであり、図１に示すものと同じ構成を有する。以下、上記第１の実施形態と同様の構成要素には同じ符号を付して説明の簡略化を図る。
【００６１】
図７は、撮像部４０ｉの一部領域と、これに対応する蓄積部４０ｓの一部領域とにおける垂直シフトレジスタに保持される情報電荷の色感度特性の種類、及び各行に印加される転送クロックφsの組み合わせを示す模式図である。図７に示す蓄積部４０ｓの一部領域は、同図に示す撮像部４０ｉの一部領域からフレーム転送された情報電荷をライン転送開始前の時点にて保持する領域である。同図には、撮像部４０ｉ及び蓄積部４０ｓそれぞれの４行２列の画素配列から得られる情報電荷を蓄積した垂直シフトレジスタが示される。各ビット位置に示す記号Ｒ，Ｇ，Ｂは、それぞれ赤、緑、青に対応した色感度特性を有する画素から得られた情報電荷がそのビットに蓄積されることを表している。
【００６２】
本実施形態は、第１の実施形態と同様、列方向に１／２の圧縮画像を生成する構成であり、圧縮画像を構成する各行のサンプリング位置に対応する第１基準ビット及び第２基準ビットが交互に２ビット周期で等間隔に位置する。図７において、撮像部４０ｉ及び蓄積部４０ｓそれぞれの第ｉ行が第１基準ビット、第（ｉ＋２）行が第２基準ビット、第（ｉ＋１），（ｉ＋３）行が第２基準ビットの隣接ビットである。
【００６３】
本実施形態のＣＣＤイメージセンサの撮像部４０ｉは、第１基準ビット、第２基準ビットにクロックφi1〜φi3を印加され、隣接ビットにクロックφi1，φi4，φi3を印加されるように構成される。なお、第２基準ビットの情報電荷は、後述するように、蓄積部４０ｓにて排出されてしまうので、第２基準ビットにはクロックφi1〜φi3とクロックφi1，φi4，φi3とのいずれのセットを印加するようにしてもよい。
【００６４】
一方、蓄積部４０ｓは、第１基準ビット、隣接ビット対にクロックφs1〜φs3を印加され、第２基準ビットにクロックφs1，φs4，φs3を印加されるように構成される。
【００６５】
図８は、圧縮画像生成動作におけるイメージセンサ４０の駆動方法を説明するフロー図である。図８は、露光開始からフレーム転送の完了までの動作を示している。露光開始に際して、電子シャッタ動作により、撮像部４０ｉの各画素の情報電荷が一旦、全て排出される（Ｓ１００）。この電子シャッタ動作は、図４に示すポテンシャルプロファイルを利用した縦型オーバーフロードレインにより実現される。すなわち、φi1〜φi4を全てオフ電圧とすることにより、撮像部４０ｉの全画素の情報電荷が基板裏面側に排出される。その後、φi2及びφi4をオン電圧とすることにより、各画素に電位井戸が形成され、入射光に応じて基板表面にて発生した情報電荷が各電位井戸に蓄積されていく。
【００６６】
露光期間の１／２が経過すると（Ｓ１０５）、撮像部４０ｉの隣接ビットに蓄積された情報電荷が排出される（Ｓ１１０）。この動作Ｓ１１０は、φi2をオン状態に維持したまま、φi4をオン状態からオフ状態へ遷移させることにより実現され、隣接ビットにおいてφi4を印加されるゲート電極下から情報電荷が基板裏面側に排出される。なお、この過程においてφi1及びφi3はオフ状態とされている。
【００６７】
以降、露光期間の終了タイミングの到来まで（Ｓ１１５）、撮像部４０ｉの各画素に入射光に応じて情報電荷が累積されていく。露光期間の終了タイミングが到来すると、フレーム転送が開始され、これにより、各画素の露光動作が終了する。
【００６８】
上述の露光動作により、第１基準ビット、第２基準ビットには、全露光期間に応じた情報電荷が蓄積され、一方、各隣接ビットには、全露光期間の１／２の期間に応じた情報電荷が蓄積されている。
【００６９】
図７の第ｊ列に即して具体的に説明すると、撮像部４０ｉの第１基準ビットである第ｉ行のビットは全露光期間分のＧ画素の情報電荷を蓄積する。一方、隣接ビットである第（ｉ＋１），（ｉ＋３）行のビットはそれぞれ、全露光期間の１／２の期間分のＢ画素の情報電荷を蓄積する。
【００７０】
フレーム転送により撮像部４０ｉから蓄積部４０ｓに情報電荷が転送されると、蓄積部４０ｓでは第１の実施形態について図６を用いて説明したのと同様の動作が行われる。その動作を図７の第ｊ列に即して具体的に説明する。蓄積部４０ｓの第（ｉ＋３）〜（ｉ＋１）行の３行が合成され、得られた合計情報電荷が水平転送されて画像信号として出力部４０ｄから出力される。次に、第ｉ行の第１基準ビットに蓄積されるＧ画素の情報電荷が水平転送部４０ｈにライン転送され、さらに水平転送されて画像信号として取り出される。
【００７１】
上述の隣接ビット対を含む３行の合成において、第２基準ビットに対応する第（ｉ＋２）行のＧ画素の情報電荷は処理Ｓ７０にて排出されているため、得られる合計情報電荷は、隣接ビット対に対応する第（ｉ＋１），（ｉ＋３）行のＢ画素の情報電荷の合計となる。ここで、これら隣接ビット対の実質的な露光期間を第１基準ビットの露光期間の１／２としたことにより、合計情報電荷は、１つのＢ画素にて第１基準ビットのＧ画素と実質的に同じ露光期間に得られる情報電荷に相当する。
【００７２】
以上のＣＣＤイメージセンサの構成及び駆動方法により、上記第１の実施形態と同様、撮像部４０ｉに配列された画素の２行毎のサンプリング点に対応して、異なる色感度特性に対応する画像信号が交互に得られる。すなわち、垂直方向にサンプリング点数が１／２に間引かれた圧縮画像が得られる。さらに本実施形態においては、一方の色感度特性に対応する画像信号を得る際に加算される隣接ビット対の露光期間を制御することにより、当該一方の色感度特性に対応する画像信号と、他方の色感度特性に対応し、加算合成せずに生成される画像信号とのゲインを揃えることができる。
【００７３】
これにより、加算合成された情報電荷が転送途中経路の取り扱い電荷量を超えて、画像信号のダイナミックレンジが損なわれることが起こりにくくなる。また、出力部４０ｄからの画像信号を処理する画像信号処理回路では、交互に出力される、加算合成された行とそうでない行とを区別せずに信号処理することが可能となる。
【００７４】
なお、上述の構成では、第２基準ビットに対応する情報電荷の排出を、蓄積部４０ｓにて行うこととしたが、当該排出動作を撮像部４０ｉにて行うようにしてもよい。その場合には、転送クロックφi1〜φi4に加えて、それらから独立に駆動可能な転送クロックφi5を用い、撮像部４０ｉの第２基準ビットの３本のゲート電極はクロックφi1，φi5，φi3を印加されるように構成される。
【００７５】
また、撮像部４０ｉでの隣接ビットの情報電荷の排出を露光期間の１／２以外のタイミングで行ってもよく、それにより、上述した合成情報電荷のダイナミックレンジの劣化防止が図られる。
【００７６】
［実施形態３］
本発明の第３の実施形態は、垂直方向に１／４圧縮を行う構成及び駆動方法に関するものである。本実施形態は、上記第１、第２の実施形態と同じく、垂直方向に関して３相駆動のフレーム転送型のＣＣＤイメージセンサであり、図１に示すものと同じ構成を有する。以下、上記第１の実施形態と同様の構成要素には同じ符号を付して説明の簡略化を図る。
【００７７】
図９は、フレーム転送後、ライン転送開始前における蓄積部４０ｓの垂直シフトレジスタに保持される情報電荷の色感度特性の種類、及び各行に印加される転送クロックφsの組み合わせを示す模式図である。同図には８行２列の画素配列から得られる情報電荷を蓄積した垂直シフトレジスタを表している。
【００７８】
本実施形態においては、第１基準ビット及び第２基準ビットが４ビット周期で交互に等間隔に配置され、第２基準ビットの両側が隣接ビットとなる。残りのビットは補完ビットと称する。図９において、第（ｉ＋２）行が第１基準ビット、第（ｉ＋６）行が第２基準ビット、第（ｉ＋５），（ｉ＋７）行が隣接ビット、残りの第ｉ，（ｉ＋１），（ｉ＋３），（ｉ＋４）行が補完ビットである。第１基準ビット、隣接ビット対はクロックφs1〜φs3を印加され、第２基準ビット、補完ビットはクロックφs1，φs4，φs3を印加される。
【００７９】
本実施形態に係る駆動方法は、第１の実施形態の駆動方法に類似しており、対比しつつ説明する。圧縮画像生成動作は、フレーム転送が完了すると開始される。処理Ｓ７０に相当する動作において、第２基準ビットだけでなく、補完ビットの情報電荷もオーバーフロードレインへ排出する。この動作は、φs2をオン電圧に保ったまま、φs4をオフ電圧とすることにより実現される。
【００８０】
次に、処理Ｓ７５に相当するライン転送を開始する。第１の実施形態では、第２基準ビットに先行する隣接ビットから３ビットを水平転送部４０ｈにて加算合成する処理を行ったが、本実施形態では、例えば、その３ビットに加えて隣接する１ビットの補完ビットを加算合成して、水平転送し、また残り４ビットを同様に加算合成して水平転送する。
【００８１】
この動作により、図９に示す第（ｉ＋７）〜（ｉ＋４）行を加算合成した１行分の画像信号と、第（ｉ＋３）〜ｉ行を加算合成した１行分の画像信号とが交互に得られる。
【００８２】
上述の４ビットずつの加算合成処理において、第２基準ビット及び各補完ビットの情報電荷は事前に排出されているため、基本的に０となる。すなわち、第（ｉ＋７）〜（ｉ＋４）行の合成によって得られる情報電荷量は、隣接ビット対の情報電荷の合計量に相当し、第（ｉ＋３）〜ｉ行の合成によって得られる情報電荷量は、第１基準ビットの情報電荷に相当する。また、第（ｉ＋７）〜（ｉ＋４）行を加算合成した１行分の画像信号は基本的に隣接ビット対のみの寄与を受け、その結果、その垂直方向のサンプリング位置は、第２基準ビットに対応する第（ｉ＋６）行とみなすことができる。一方、第（ｉ＋３）〜ｉ行を加算合成した１行分の画像信号は基本的に第１基準ビットのみの寄与を受け、その結果、その垂直方向のサンプリング位置は、第１基準ビットに対応する第（ｉ＋２）行とみなすことができる。隣接ビット対に対応する色感度特性は、第１基準ビットに対応する色感度特性とは異なるので、列方向に４ビット周期で等間隔に位置するサンプリング点において、異なる色感度特性に対応する画像信号が得られる。すなわち、ＣＣＤイメージセンサから、垂直方向に１／４圧縮された画像信号が出力される。
【００８３】
なお、ここでは１／４圧縮を説明したが、同様の構成及び駆動方法によって、一般に１／ｋ圧縮（ｋは４以上の偶数）が可能である。
【図面の簡単な説明】
【００８４】
【図１】本発明の実施形態に係るＣＣＤイメージセンサの概略の構成を示す模式的な平面図である。
【図２】蓄積部のゲート電極の配置及びそれらに印加される転送クロックを示す模式図である。
【図３】撮像部及び蓄積部を構成する垂直ＣＣＤシフトレジスタの構造を示す模式的な部分断面図である。
【図４】垂直シフトレジスタの基板方向のポテンシャルプロファイルを示す模式図である。
【図５】第１の実施形態のＣＣＤイメージセンサにおいて、蓄積部の垂直シフトレジスタに保持される情報電荷の色感度特性の種類、及び各行に印加される転送クロックφsの組み合わせを示す模式図である。
【図６】第１の実施形態に係るＣＣＤイメージセンサにおける圧縮画像生成動作の駆動方法を説明するフロー図である。
【図７】第２の実施形態のＣＣＤイメージセンサにおいて、撮像部の一部領域と、これに対応する蓄積部の一部領域とにおける垂直シフトレジスタに保持される情報電荷の色感度特性の種類、及び各行に印加される転送クロックφsの組み合わせを示す模式図である。
【図８】第２の実施形態に係るＣＣＤイメージセンサにおける圧縮画像生成動作の駆動方法を説明するフロー図である。
【図９】第３の実施形態のＣＣＤイメージセンサにおいて、蓄積部の垂直シフトレジスタに保持される情報電荷の色感度特性の種類、及び各行に印加される転送クロックφsの組み合わせを示す模式図である。
【図１０】ベイヤー配列のカラーフィルタを搭載したＣＣＤイメージセンサにおいて、垂直方向に１／２の圧縮を行う場合の従来技術を説明する模式図である。
【符号の説明】
【００８５】
４０  イメージセンサ、４０ｉ  撮像部、４０ｓ  蓄積部、４０ｈ  水平転送部、４０ｄ  出力部、４１  駆動回路、４２ｃ  チャネル領域、４２ｓ  素子分離領域、４４  ゲート電極、４６  セル、５０  ｎ型半導体基板、５２  ｐウェル、５４  ｎウェル。
【図１】
2006050408.tif 000003
【図２】
2006050408.tif 000004
【図３】
2006050408.tif 000005
【図４】
2006050408.tif 000006
【図５】
2006050408.tif 000007
【図６】
2006050408.tif 000008
【図７】
2006050408.tif 000009
【図８】
2006050408.tif 000010
【図９】
2006050408.tif 000011
【図１０】
2006050408.tif 000012