(57)【要約】【課題】メモリモジュール及びこのモジュールの信号ラインの配置方法を公開する。【解決手段】このモジュールは、印刷回路基板の両面にミラー形態で搭載されるメモリチップ、及びメモリチップの同一信号印加ボールが接触される印刷回路基板の両面にミラー形態で配置された同一信号印加接触パッドを有する印刷回路基板を具備し、ミラー形態で配置された同一信号印加接触パッドのうち、一面の同一信号印加接触パッド側に偏って形成され、他面と一面とを接続するビアを具備し、他面に印加される信号を接触共通点に接続し、接触共通点と他面の同一信号印加接触パッドとを接続し、接触共通点を他面に形成されたビアへ接続し、一面に形成されたビアと一面の同一信号印加接触パッドとを接続し、接触共通点は、接触共通点から一面と他面との同一信号印加接触パッドまでの信号伝送時間が等しくなる地点に位置することを特徴とする。【選択図】図４Ｂ
2006260755.tif 000002
【特許請求の範囲】
【請求項１】
モジュールの両面にミラー形態に搭載されるメモリチップと、
前記メモリチップの同一信号印加ボールが接触される両面にミラー形態で配置された同一信号印加接触パッドを有する印刷回路基板とを具備し、
前記印刷回路基板は、
前記ミラー形態で配置された同一信号印加接触パッドのうち、前記印刷回路基板の一面の同一信号印加接触パッド側に偏って形成され、前記印刷回路基板の他面と前記印刷回路基板の一面の信号ラインとを接続するビアを具備し、
前記印刷回路基板の他面に伝送される信号を接触共通点に接続し、前記接触共通点と前記印刷回路基板の他面の同一信号印加接触パッドとを接続し、前記接触共通点を前記印刷回路基板の他面に形成されたビアに接続し、前記印刷回路基板の一面に形成されたビアと前記印刷回路基板の一面の同一信号印加接触パッドを接続することを特徴とするメモリモジュール。
【請求項２】
前記接触共通点は、
前記接触共通点から前記印刷回路基板の一面の同一信号印加接触パッドまでの信号伝送時間と前記接触共通点から前記印刷回路基板の他面の同一信号印加接触パッドまでの信号伝送時間とが等しくなる地点に配置することを特徴とする請求項１記載のメモリモジュール。
【請求項３】
前記接触共通点は、
前記ビアと前記印刷回路基板の他面の同一信号印加接触パッドとの間に配置されることを特徴とする請求項２記載のメモリモジュール。
【請求項４】
前記印刷回路基板は、
少なくとも４個以上の層からなることを特徴とする請求項１記載のメモリモジュール。
【請求項５】
前記印刷回路基板の他面の接触共通点から前記印刷回路基板の他面の同一信号印加接触パッドまでの信号ラインの長さと、
前記印刷回路基板の他面の接触共通点から前記印刷回路基板の他面のビアまでの信号ラインの長さ、前記印刷回路基板の他面のビアから前記印刷回路基板の一面のビアまでの信号ラインの長さ、及び前記印刷回路基板の一面のビアから前記印刷回路基板の一面の同一信号印加接触パッドまでの信号ラインの長さを合わせた信号ラインの長さとが等しいことを特徴とする請求項１記載のメモリモジュール。
【請求項６】
前記ビアの周辺に高周波数で伝送される信号ラインが配置されることを特徴とする請求項１記載のメモリモジュール。
【請求項７】
モジュールの両面にミラー形態で搭載されるメモリチップと、
前記メモリチップの同一信号印加ボールが接触される両面にミラー形態で配置された同一信号印加接触パッドを有する印刷回路基板を具備するメモリモジュールの信号ライン配置方法において、
前記ミラー形態で配置された同一信号印加接触パッドのうち、前記印刷回路基板の一面の同一信号印加接触パッド側に偏って前記印刷回路基板の他面と前記印刷回路基板の一面の信号ラインを接続するビアを形成し、
前記印刷回路基板の他面に伝送される信号を接触共通点に接続し、前記接触共通点と前記印刷回路基板の他面の同一信号印加接触パッドを接続し、前記接触共通点を前記印刷回路基板の他面に形成されたビアで接続し、前記印刷回路基板の一面に形成されたビアと前記印刷回路基板の一面の同一信号印加接触パッドとを接続することを特徴とするメモリモジュールの信号ライン配置方法。
【請求項８】
前記接触共通点を、
前記接触共通点から前記印刷回路基板の一面の同一信号印加接触パッドまでの信号伝送時間と前記接触共通点から前記印刷回路基板の他面の同一信号印加接触パッドまでの信号伝送時間とが等しくなる地点に配置することを特徴とする請求項７記載のメモリモジュールの信号ライン配置方法。
【請求項９】
前記接触共通点を、
前記ビアと前記印刷回路基板の他面の同一信号印加接触パッドとの間に配置することを特徴とする請求項８記載のメモリモジュールの信号ライン配置方法。
【請求項１０】
前記印刷回路基板が、
少なくとも４個以上の層からなることを特徴とする請求項７記載のメモリモジュールの信号ライン配置方法。
【請求項１１】
前記印刷回路基板の他面の接触共通点から前記印刷回路基板の他面の同一信号印加接触パッドまでの信号ラインの長さと、
前記印刷回路基板の他面の接触共通点から前記印刷回路基板の他面のビアまでの信号ラインの長さ、前記印刷回路基板の他面のビアから前記印刷回路基板の一面のビアまでの信号ラインの長さ、及び前記印刷回路基板の一面のビアから前記印刷回路基板の一面の同一信号印加接触パッドまでの信号ラインの長さを合わせた信号ラインの長さとを等しくすることを特徴とする請求項７記載のメモリモジュールの信号ライン配置方法。
【請求項１２】
前記ビアの周辺に高周波数で伝送される信号ラインを配置することを特徴とする請求項７記載のメモリモジュールの信号ライン配置方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリモジュールに関し、特に両面にメモリチップを搭載するメモリモジュール及びこのモジュールの信号ライン配置方法（Ｍｅｍｏｒｙ  ｍｏｄｕｌｅ  ａｎｄ  ｓｉｇｎａｌ  ｌｉｎｅ  ａｒｒａｎｇｅｍｅｎｔ  ｍｅｔｈｏｄ  ｏｆ  ｔｈｅ  ｓａｍｅ）に関するものである。
【背景技術】
【０００２】
メモリモジュールは、印刷回路基板とメモリチップからなり、両面に搭載されるメモリチップは印刷回路基板上にミラー形態で配置される。すなわち、印刷回路基板の両面に搭載されるメモリチップの同一信号印加ボール（ピン）が印刷回路基板の両面にミラー形態で配置される。
【０００３】
従来におけるメモリモジュールの一例の信号ライン配置方法は、印刷回路基板の両面にミラー形態で配置される同一信号印加ボール（ピン）が接触されるパッドの中間位置にビアを形成し、ビアから一面の同一信号印加ボールに信号ラインを接続し、ビアから他面の同一信号印加ボールに信号ラインを接続するものである。
【０００４】
しかしながら、この方法はビアが印刷回路基板の両面にミラー形態で配置される同一信号印加ボール（ピン）が接触されるパッドの中間に位置しなければならないのでそのビアの周辺に配置される信号ラインを配置するのに空間的な制約があった。また、この方法はビアを通過する時間を考慮しなかったので、印刷回路基板の両面にミラー形態で配置される同一信号印加ボール（ピン）が接触されるパッドまでの信号伝送時間が異なっていて高周波数で動作する信号の伝送の際には信号の歪曲が発生していた。
【０００５】
従来におけるメモリモジュールの他の例の信号ライン配置方法は、ミラー形態で配置される同一信号印加ボール（ピン）が接触されるパッドの中間位置にビアを形成せず、このビアの周辺に配置される信号ラインの配置によって同一信号印加ボール（ピン）が接触されるパッドの何れか一つのパッドが配置された側に偏って配置していた。そして、このビアから印刷回路基板の両面に配置される同一信号印加ボール（ピン）までの信号ラインの長さが等しくなるように配置していた。すなわち、このビアから一面に配置される同一信号印加ボール（ピン）が接触されるパッドまでの信号ラインとこのビアから他面に配置される同一信号印加ボール（ピン）が接触されるパッドまでの信号ラインとの長さを同一にするために一つの信号ラインは直線に、他の一つの信号ラインは曲げて配置していた。
【０００６】
このような方法は、ビアから印刷回路基板の両面に配置される同一信号印加ボールへの信号ラインの長さが等しくなって同一時点に信号を伝送することができ、このビアの周辺に配置される信号ラインを配置するのに効果的であった。しかしながら、この方法は、ビアが同一信号印加ボール（ピン）が接触されるパッドの何れかの一つのパッドに偏って配置されるので、ビアからパッドまでの信号ラインの長さが長くなる。よって、この方法は同一信号印加ボール（ピン）の中間位置にビアを配置する方法に比べて高周波数で動作する信号を伝送するのに好適な方法ではない。また、前述の方法と同様に、ビアを通過する時間を考慮しなかったので、印刷回路基板の両面にミラー形態で配置される同一信号印加ボール（ピン）が接触されるパッドまでの信号伝送時間が異なっていて高周波数で動作する信号を伝送の際には信号の歪曲が発生している。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、同一信号印加ボール（ピン）が接触されるパッドのいずれか一つのパッドに偏ってビアを配置しても高周波数で動作する信号を効果的に伝送することができるメモリモジュールを提供することにある。
本発明の他の目的は、前記目的を果たすためのメモリモジュールの信号ライン配置方法を提供することにある。
【課題を解決するための手段】
【０００８】
前記目的を達成するための本発明のメモリモジュールは、モジュールの両面にミラー形態で搭載されるメモリチップ、及び前記メモリチップの同一信号印加ボールが接触される両面にミラー形態で配置された同一信号印加接触パッドを有する印刷回路基板を具備し、前記印刷回路基板は前記ミラー形態で配置された同一信号印加接触パッドのうち前記印刷回路基板の一面の同一信号印加接触パッド側に偏って形成され、前記印刷回路基板の他面と前記印刷回路基板の一面との信号ラインを接続するビアを具備し、前記印刷回路基板の他面に伝送される信号を接触共通点に接続し、前記接触共通点と前記印刷回路基板の他面の同一信号印加接触パッドとを接続し、前記接触共通点を前記印刷回路基板の他面に形成されたビアに接続し、前記印刷回路基板の一面に形成されたビアと前記印刷回路基板の一面の同一信号印加接触パッドとを接続することを特徴とする。
【０００９】
前記接触共通点は、前記接触共通点から前記印刷回路基板の一面の同一信号印加接触パッドまでの信号伝送時間と前記接触共通点から前記他面の同一信号印加接触パッドまでの信号伝送時間が等しくなる地点に配置することを特徴とする。このために前記接触共通点は前記ビアと前記印刷回路基板の他面の同一信号印加接触パッドとの間に配置されることを特徴とする。
【００１０】
前記印刷回路基板は、少なくとも４個以上の層からなっていることを特徴とする。
そして、前記印刷回路基板の他面の接触共通点から前記印刷回路基板の他面の同一信号印加接触パッドまでの信号ラインの長さと前記印刷回路基板の他面の接触共通点から前記印刷回路基板の他面のビアまでの信号ラインの長さ、前記印刷回路基板の他面のビアから前記印刷回路基板の一面のビアまでの信号ラインの長さ、及び前記印刷回路基板の一面のビアから前記印刷回路基板の一面の同一信号印加接触パッドまでの信号ラインの長さを合わせた信号ラインの長さが等しいことを特徴とし、前記ビアの周辺に高周波数で伝送される信号を伝送するための信号ラインが配置されることを特徴とする。
【００１１】
前記他の目的を達成するための本発明のメモリモジュールの信号ライン配置方法は、モジュールの両面にミラー形態で搭載されるメモリチップ、及び前記メモリチップの同一信号印加ボールが接触される両面にミラー形態で配置された同一信号印加接触パッドを有する印刷回路基板を具備するメモリモジュールの信号ライン配置方法において、前記ミラー形態で配置された同一信号印加接触パッドのうち前記印刷回路基板の一面の同一信号印加接触パッド側に偏って前記印刷回路基板の他面と前記印刷回路基板の一面の信号ラインを接続するビアを形成し、前記印刷回路基板の他面に伝送される信号を接触共通点に接続し、前記接触共通点と前記他面の同一信号印加接触パッドとを接続し、前記接触共通点を前記印刷回路基板の他面に形成されたビアに接続し、前記印刷回路基板の一面に形成されたビアと前記印刷回路基板の一面の同一信号印加接触パッドとを接続することを特徴とする。
【００１２】
前記接触共通点を、前記接触共通点から前記印刷回路基板の一面の同一信号印加接触パッドまでの信号伝送時間と前記接触共通点から前記印刷回路基板の他面の同一信号印加接触パッドまでの信号伝送時間とが等しくなる地点に配置することを特徴とする。
【発明の効果】
【００１３】
本発明のメモリモジュール及びこのモジュールの信号ライン配置方法は、ミラー形態で配置される同一信号印加ボールが接触されるパッドに印加される信号を伝送させるためのビアの配置が自由になり、このビアの周辺に配置される信号ラインの配置が容易である。
【００１４】
また、ビアを介して同一信号を伝送する信号ラインが分岐されるのではなく、別の接触共通点を介して一面と他面との同一信号印加接触パッドまでの信号伝送時間が等しくなるように信号ラインが分岐されるので信号伝送時間及び特性を最適化することができる。
【発明を実施するための最良の形態】
【００１５】
以下、添付した図面を参照しながら本発明のメモリモジュール及びこのモジュールの信号ライン配置方法を説明する前に、従来のメモリモジュール及びこのモジュールの信号ライン配置方法を以下に説明する。
【００１６】
図１は、従来におけるメモリモジュールの一例の構成を示す図であり、メモリモジュールの印刷回路基板はｎ個の層１００−１〜１００−ｎからなっていて、印刷回路基板の一面にｍ個のメモリチップ１１０−１〜１１０−ｍが搭載され、印刷回路基板の他面にｍ個のメモリチップ１１０−１〜１１０−ｍと向い合ってミラー形態で配置されるｍ個のメモリチップ１２０−１〜１２０−ｍが搭載される。印刷回路基板の一面とはｎ個の層１００−１〜１００−ｎにおける１層の基板１００−１の一面を称し、他面とはｎ個の層１００−１〜１００−ｎにおけるｎ層の基板１００−ｎの他面を称する。
【００１７】
そして、印刷回路基板はｎ個の層、例えば４個の層または６個以上の層からなることもあり、例えば４個の層から構成された場合は、図示されない２個の層のうち、１個の層は電源電圧が印加される層、もう１個残りの層は接地電圧が印加される層とすることができる。例えば６層から構成された場合は、図示されない４個の層のうち、２個の層の１個は電源電圧が印加される層、もう１個残りの層は接地電圧が印加される層とすることができ、他の２個の層はアドレス、及びクロック信号などが印加される層とすることができる。
【００１８】
図２Ａ、Ｂは、従来のメモリチップが搭載される印刷回路基板の一部における両面の配置の一例を示す図であり、図２Ａは印刷回路基板の一面の配置を、図２Ｂは印刷回路基板の他面の配置を示す図である。すなわち、図２Ａの配置は図１の印刷回路基板における１層１００−１の一面の配置を、図２Ｂの配置は図１の印刷回路基板におけるｎ層１００−ｎの他面の配置を示す図である。
【００１９】
図２Ａ、Ｂにおいて、小さい円、すなわち１〜９２の丸数字で表示されたものはメモリチップのボールが接触される接触パッドを示し、大きい円はビアを示すものであり、特にＶ１〜Ｖ９で表示されたものは中央に配置されるビアを示し、点線で表示されたラインは第１データマスキング信号ラインを示す。
【００２０】
図２Ａ、Ｂにおいて、１〜９２のメモリチップのボールが接触される接触パッドは電源電圧、接地電圧、データ、アドレス、第１及び第２データマスキング信号、命令信号、及び第１及び第２データストローブ信号を伝送するパッドとすることができ、同一の番号で示されたメモリチップのボール（ピン）が接触される接触パッドには同一信号を入力しなければならない。
【００２１】
図２Ａ、Ｂにおいて、Ｐ１及びＰ２は第１及び第２データマスキング信号印加端子を、Ｐ３及びＰ４は第１及び第２データストローブ信号印加端子を、３５、３９番のボールは第１及び第２データマスキング信号印加ボールを、５４、６９番のボールは第１及び第２データストローブ信号印加ボールをそれぞれ示すものとして仮定して従来の印刷回路基板の同一信号印加ボールが接触されるパッドとして外部から印加される信号ラインを接続する方法を次に説明する。
【００２２】
図２Ａ、Ｂに示すように、印刷回路基板の一面に配置される第１及び第２データマスキング信号印加ボールが接触されるパッド３５、３９及び第１及び第２データストローブ信号印加ボールが接触されるパッド５４、６９が他面に配置される第１及び第２データマスキング信号印加ボールが接触されるパッド３５、３９及び第１及び第２データストローブ信号印加ボールが接触されるパッド５４、６９とミラー形態で配置されている。
【００２３】
ミラー形態で配置される第１及び第２データマスキング信号印加ボールが接触されるパッド３５、３９及び第１及び第２データストローブ信号印加ボールが接触されるパッド５４、６９の中間位置にビアＶ３、Ｖ４、Ｖ５、Ｖ６を形成する。
【００２４】
まず、他面の第１データマスキング信号印加端子Ｐ１から印刷回路基板の両面にミラー形態で配置される第１データマスキング信号印加ボールが接触されるパッド３５への信号接続方法は、印刷回路基板の他面の第１データマスキング信号印加端子Ｐ１から印刷回路基板の他面のビアＶ３に第１データマスキング信号ラインＤＭ１１を配置し、印刷回路基板の他面のビアＶ３から第１データマスキング信号印加ボールが接触されるパッド３５に第１データマスキング信号ラインＤＭ１２を配置する。また、印刷回路基板の他面のビアＶ３から一面のビアＶ３に接続し、印刷回路基板の一面のビアＶ３から一面の第１データマスキング信号印加ボールが接触されるパッド３５に第１データマスキング信号ラインＤＭ１３を配置する。
【００２５】
次に、印刷回路基板の他面の第２データマスキング信号印加端子Ｐ２から印刷回路基板の両面にミラー形態で配置される第２データマスキング信号印加ボールが接触されるパッド３９への信号接続方法は、ビアＶ１０を形成し、印刷回路基板の他面の第２データマスキング信号印加端子Ｐ２から印刷回路基板の他面のビアＶ１０に第２データマスキング信号ラインＤＭ２１を配置し、印刷回路基板の他面のビアＶ１０から一面のビアＶ１０を接続し、印刷回路基板の一面のビアＶ１０から印刷回路基板の一面のビアＶ６に第２データマスキング信号ラインＤＭ２２を配置し、印刷回路基板の一面のビアＶ６から一面の第２データマスキング信号印加ボールが接触されるパッド３９に第２データマスキング信号ラインＤＭ２３を配置し、印刷回路基板の一面のビアＶ６から他面のビアＶ６を接続し、印刷回路基板の他面のビアＶ６から他面の第２マスキング信号印加ボールが接触されるパッド３９に第２データマスキング信号ラインＤＭ２４を配置する。
【００２６】
そして、印刷回路基板の他面の第１データストローブ信号印加端子Ｐ３から印刷回路基板の両面にミラー形態で配置される第１データストローブ信号印加ボールが接触されるパッド５４への信号接続方法は、印刷回路基板の一面の第１データストローブ信号印加端子Ｐ３から印刷回路基板の一面のビアＶ５に第１データストローブ信号ラインＤＱＳ１１を配置し、印刷回路基板の一面のビアＶ５から第１データストローブ信号印加ボールが接触されるパッド５４に第１データストローブ信号ラインＤＱＳ１２を配置する。また、印刷回路基板の一面のビアＶ５から他面のビアＶ５に接続し、印刷回路基板の他面のビアＶ５から印刷回路基板の他面の第１データストローブ信号印加ボールが接触されるパッド５４に第１データストローブ信号ラインＤＱＳ１３を配置する。
【００２７】
同様に、印刷回路基板の他面の第２データストローブ信号印加端子Ｐ４から印刷回路基板の両面にミラー形態で配置される第２データストローブ信号印加ボールが接触されるパッド６９への信号接続方法は、印刷回路基板の一面の第２データストローブ信号印加端子Ｐ４から印刷回路基板の一面のビアＶ４に第２データストローブ信号ラインＤＱＳ２１を配置し、印刷回路基板の一面のビアＶ４から印刷回路基板の一面の第２データストローブ信号印加ボールが接触されるパッド６９に第２データストローブ信号ラインＤＱＳ２２を配置する。また、印刷回路基板の一面のビアＶ４から他面のビアＶ４に接続し、印刷回路基板の他面のビアＶ４から印刷回路基板の他面の第２データストローブ信号印加ボールが接触されるパッド６９に第２データストローブ信号ラインＤＱＳ２３を配置する。
【００２８】
上述した一例の従来におけるメモリモジュールの信号ライン配置方法は、ミラー形態で配置される同一信号印加ボールが接触されるパッドの中間位置にビアを形成し、ビアから印刷回路基板の一面に配置される同一信号印加ボールが接触されるパッド及び印刷回路基板の他面に配置される同一信号印加ボールが接触されるパッドに同一信号ラインを配置する。よって、中間位置に形成されたビアから印刷回路基板の両面にミラー形態で配置される同一信号印加ボールまでの信号ラインの長さが等しくなる。よって、印刷回路基板の両面に配置されるチップに印加される信号は同一時点で印加させることができる。しかしながら、この方法はビアが形成される周辺に配置される信号ライン、要するに第１及び第２データストローブ信号印加ラインを配置するのに空間的な制約を有するという問題がある。
【００２９】
図３Ａ、Ｂは、従来のメモリチップが搭載される印刷回路基板の一部における両面の配置の他の例を示す図であり、図３Ａは印刷回路基板における一面の配置を示し、図３Ｂは印刷回路基板における他面の配置を示す図である。すなわち、図３Ａの配置は図１の印刷回路基板における１層１００−１の一面の配置を示し、図３Ｂの配置は図１の印刷回路基板におけるｎ層１００−ｎの他面の配置を示す。
【００３０】
図３Ａ、Ｂのあらゆる関連番号及び符号は、図２Ａ、Ｂで示す番号及び符号と等しい。そして、図２Ａ、Ｂに関する説明は図３Ａ、Ｂにも適用することができる。
そして、ビアＶ３の配置及びビアＶ３の配置に係る第１データマスキング信号ラインＤＭ１１、ＤＭ１２、ＤＭ１３の配置のみが異なっており、第２データマスキング信号ラインＤＭ２１、ＤＭ２２、ＤＭ２３、ＤＭ２４及び第１及び第２データストローブ信号ラインＤＱＳ１１、ＤＱＳ１２、ＤＱＳ１３、ＤＱＳ２１、ＤＱＳ２２、ＤＱＳ２３の配置は図２Ａ、Ｂの配置は同一である。
【００３１】
したがって、ここでは、第１データマスキング信号ラインの配置に関してのみを説明する。
ミラー形態で配置される第１データマスキング信号印加ボールが接触されるパッド３５の印刷回路基板の一面に接触されるパッド３５側に偏ってビアＶ３を形成する。
そして、印刷回路基板の他面の第１データマスキング信号印加端子Ｐ１から印刷回路基板の他面のビアＶ３に第１データマスキング信号ラインＤＭ１１を配置し、印刷回路基板の他面のビアＶ３から他面の第１データマスキング信号印加ボールが接触されるパッド３５に第１データマスキング信号ラインＤＭ１２を配置する。また、印刷回路基板の他面のビアＶ３から一面のビアＶ３に接続し、印刷回路基板の一面のビアＶ３から印刷回路基板の一面の第１データマスキング信号印加ボールが接触されるパッド３５に第１データマスキング信号ラインＤＭ１３を配置する。印刷回路基板の一面に第１データマスキング信号ラインＤＭ１３を配置する際に、印刷回路基板の他面に第１データマスキング信号ラインＤＭ１２の長さと同一の長さにするために、空いた領域に曲げて配置する。
【００３２】
したがって、図３Ａ、Ｂに示した従来のメモリモジュールの信号ライン配置方法は、ビアＶ３の周辺に配置される第１及び第２データストローブ信号ラインの空間的な制約を低減するためにビアＶ３を一面に配置する第１データマスキング信号印加ボールが接触されるパッド３５に偏って配置したものである。しかし、この方法はビアＶ３から印刷回路基板の一面に配置される第１データマスキング信号ラインＤＭ１３の長さとビアＶ３から印刷回路基板の他面に配置される第１データマスキング信号ラインＤＭ１２の長さを同一にさせるために第１データマスキング信号ラインＤＭ１３を曲げて配置させるための空間を確保しなければならない。また、この方法は、図２Ａ、Ｂに示した信号ライン配置方法に比べて、ビアＶ３から第１及び第２データマスキング信号印加ボールが接触されるパッド３５までの信号ラインの長さが長くなることによって信号伝送時間が遅延されるという問題がある。
【００３３】
図４Ａ、Ｂは、本発明のメモリチップが搭載される印刷回路基板の一部における両面の配置の実施形態を示す図であり、図４Ａは印刷回路基板の一面の配置を示し、図４Ｂは印刷回路基板の他面の配置を示す図である。すなわち、図４Ａの配置は図１の印刷回路基板における１層１００−１の一面の配置を示し、図４Ｂの配置は図１の印刷回路基板におけるｎ層１００−ｎの他面の配置を示す図である。
【００３４】
図４Ａ、Ｂのあらゆる関連番号及び符号は図２Ａ、Ｂの番号及び符号と同一である。そして、図２Ａ、Ｂに対する説明は図４Ａ、Ｂに適用される。
そして、ビアＶ３の配置及びビアＶ３の配置に係る第１データマスキング信号ラインの配置だけが異なり、第２データマスキング信号ラインＤＭ２１、ＤＭ２２、ＤＭ２３、ＤＭ２４及び第１及び第２データストローブ信号ラインＤＱＳ１１、ＤＱＳ１２、ＤＱＳ１３、ＤＱＳ２１、ＤＱＳ２２、ＤＱＳ２３の配置は図２Ａ、Ｂの配置と同一である。
【００３５】
したがって、ここでは、第１データマスキング信号ラインの配置についてのみ説明する。
ミラー形態で配置される第１データマスキング信号印加ボールが接触されるパッド３５の一面に接触されるパッド３５側に偏ってビアＶ３を形成する。
【００３６】
そして、印刷回路基板の他面の第１データマスキング信号印加端子Ｐ１から接触分岐点ＣＯＭに第１データマスキング信号ラインＤＭ１１を配置し、接触分岐点ＣＯＭから印刷回路基板の他面の第１データマスキング信号印加ボールが接触されるパッド３５に第１データマスキング信号ラインＤＭ１２を配置する。また、接触分岐点ＣＯＭから他面のビアＶ３に第１データマスキング信号ラインＤＭ１３を配置し、印刷回路基板の他面のビアＶ３と一面のビアＶ３とを接続する。そして、印刷回路基板の一面のビアＶ３から印刷回路基板の一面の第１データマスキング信号印加ボールが接触されるパッド３５に第１データマスキング信号ラインＤＭ１４を配置する。接触分岐点ＣＯＭは、接触分岐点ＣＯＭから印刷回路基板の他面の第１データマスキング信号印加ボールが接触されるパッド３５までの信号伝送時間と接触分岐点ＣＯＭから印刷回路基板の一面の第１データマスキング信号印加ボールが接触されるパッド３５までの信号伝送時間が等しくなる地点に配置する。例えば、第１データマスキング信号ラインＤＭ１３の長さ、他面のビアＶ３から一面のビアＶ３までの長さ、及び第１データマスキング信号ラインＤＭ１４の長さを合わせた長さと第１データマスキング信号ラインＤＭ１２の長さとが等しくなる最適の位置に接触共通点ＣＯＭを配置するのが好ましい。
【００３７】
したがって、図４Ａ、Ｂに示す本発明のメモリモジュールの信号ライン配置方法は、ビアＶ３を印刷回路基板の他面に配置される第１データマスキング信号印加ボールが接触されるパッド３５に偏って配置することによってビアＶ３の周辺に配置される第１及び第２データストローブ信号ラインの配置が容易となる。また、ビアＶ３から第１データマスキング信号ラインに対して分岐されるのではなく、ビアＶ３と印刷回路基板の一面に配置される第１データマスキング信号印加ボールが接触されるパッド３５の間の接触分岐点ＣＯＭから第１データマスキング信号ラインが分岐されることによって第１データマスキング信号ラインＤＭ１２の長さが図３Ａ、Ｂに示した方法と比べて長くならず、第１データマスキング信号ラインＤＭ１２の長さと第１データマスキング信号ラインＤＭ１３、ＤＭ１４の長さに印刷回路基板の両面に配置されたビアＶ３間の長さを合わせた長さとが等しくなる。よって、印刷回路基板の両面に搭載されるメモリチップに印加される第１データマスキング信号がメモリチップに同時に伝送される。また、接触分岐点ＣＯＭから他面に配置された第１データマスキング信号印加ボールが接触されるパッド３５に第１データマスキング信号ラインＤＭ１３、ＤＭ１４が配置されるので、このラインＤＭ１４を曲げて配置する必要がない。
【００３８】
すなわち、本発明のメモリモジュールの信号ライン配置方法は、他面のビアＶ３から印刷回路基板の一面のビアＶ３までの長さが印刷回路基板の他面のビアＶ３から第１データマスキング信号印加ボールが接触されるパッドまでの第１データマスキング信号ラインの長さに含まれることになる。よって、例えば印刷回路基板が４層として配置されるに比べて６層として配置されると第１データマスキング信号ラインＤＭ１３、ＤＭ１４の長さはさらに短くなる。
【００３９】
上述の実施形態のように、本発明のメモリモジュールの信号ライン配置方法は、ミラー形態で配置される同一信号印加ボール間に配置されるビアの配置が自由になって、同一信号を伝送するラインの分岐が必ずビアからなるものではないので信号伝送時間を減少することができる。
上述の実施形態では、データマスキング信号ラインとデータストローブ信号ラインとの間の配置を用いて本発明のメモリモジュール及びこのモジュールの信号ライン配置方法を説明したが、本発明の配置方法は他の信号ラインの配置にも適用することができる。
【００４０】
上述の実施形態では、メモリモジュールの印刷回路基板の両面を１層とｎ層として説明したが、両面は必ず１層とｎ層である必要はなく、１層とｎ層との間に配置される他の層に対しても本発明の配置方法が適用できる。
上述では、本発明の好ましい実施形態を参照しながら説明したが、当該技術分野の熟練した当業者は、添付の特許請求範囲に記載された本発明の思想及び領域から逸脱しない範囲で、本発明を多様に修正及び変更させることができる。
【図面の簡単な説明】
【００４１】
【図１】従来におけるメモリモジュールの一例の構成図である。
【図２Ａ】従来のメモリチップが搭載される印刷回路基板における一面の配置の一例を示す図である。
【図２Ｂ】従来のメモリチップが搭載される印刷回路基板における他面の配置の一例を示す図である。
【図３Ａ】従来のメモリチップが搭載される印刷回路基板における一面の配置の他例を示す図である。
【図３Ｂ】従来のメモリチップが搭載される印刷回路基板における他面の配置の他例を示す図である。
【図４Ａ】本発明のメモリチップが搭載される印刷回路基板における一面の配置の実施形態を示す図である。
【図４Ｂ】本発明のメモリチップが搭載される印刷回路基板における他面の配置の実施形態を示す図である。
【符号の説明】
【００４２】
ＤＭ１１、ＤＭ１２、ＤＭ１３、ＤＭ１４  第１データマスキング信号ライン
ＤＭ２１、ＤＭ２２、ＤＭ２３、ＤＭ２４  第１データマスキング信号ライン
ＤＱＳ１１、ＤＱＳ１２、ＤＱＳ１３、ＤＱＳ２１、ＤＱＳ２２、ＤＱＳ２３  第１及び第２データストローブ信号ライン
Ｐ１及びＰ２  第１データマスキング信号印加端子
Ｐ３及びＰ４  第２データストローブ信号印加端子
【図１】
2006260755.tif 000003
【図２Ａ】
2006260755.tif 000004
【図２Ｂ】
2006260755.tif 000005
【図３Ａ】
2006260755.tif 000006
【図３Ｂ】
2006260755.tif 000007
【図４Ａ】
2006260755.tif 000008
【図４Ｂ】
2006260755.tif 000009