(57)【要約】【課題】バイパスコンデンサによるノイズ低減効果を妨げることなく、バイパスコンデンサの実装不良を起さないようにする。【解決手段】プリント配線板の表面においてＩＣの電源端子に接続され、プリント配線板の裏面まで貫通する電源ヴィア３０９と、プリント配線板の表面においてＩＣのグラウンド端子に接続され、プリント配線板の裏面のグラウンド導体３０３まで貫通するグラウンドヴィア３０６と、電源ヴィアに接続されるとともに、チップコンデンサ３０８の一方の端子が接続される第１のランド４０６を有する電源配線パターン３０９と、チップコンデンサの他方の端子が接続される第２のランドであって、グラウンド導体３０３に、少なくとも１箇所の接続部分４０９で電気的に接続された第２のランド４０７とを具備し、接続部分４０９のうち第２のランドから見てグラウンドヴィアに近い位置に配置された接続部分の幅を他の接続部分の幅よりも広くした。【選択図】      図４
2006310713.tif 000002
【特許請求の範囲】
【請求項１】
電源端子とグラウンド端子とを有するＩＣを表面に実装し、チップコンデンサを裏面に実装するためのプリント配線板であって、
前記プリント配線板の表面において前記電源端子に接続され、前記プリント配線板の裏面まで貫通する電源ヴィアと、
前記プリント配線板の表面において前記グラウンド端子に接続され、前記プリント配線板の裏面のグラウンド導体まで貫通するグラウンドヴィアと、
前記プリント配線板の裏面において前記電源ヴィアに接続されるとともに、前記チップコンデンサの一方の端子が接続される第１のランドを有する電源配線パターンと、
前記チップコンデンサの他方の端子が接続される第２のランドであって、前記プリント配線板の裏面のグラウンド導体に、前記第２のランドの周囲の少なくとも１箇所の接続部分で電気的に接続された第２のランドとを具備し、
前記接続部分が１箇所である場合には、該１箇所の接続部分を前記第２のランドから見て前記グラウンドヴィアに近い位置に配置し、前記接続部分が複数箇所である場合には、該複数箇所の接続部分のうち前記第２のランドから見て前記グラウンドヴィアに近い位置に配置された接続部分の幅を他の接続部分の幅よりも広くしたことを特徴とするプリント配線板。
【請求項２】
前記第２のランドの各辺のうちの、前記第２のランドの中心と前記グラウンドヴィアを結ぶ直線と交わる位置に存在する一辺に前記接続部分が配置されていることを特徴とする請求項１に記載のプリント配線板。
【請求項３】
電源端子とグラウンド端子とを有するＩＣを表面に実装し、チップコンデンサを裏面に実装するためのプリント配線板であって、
前記プリント配線板の表面において前記電源端子に接続され、前記プリント配線板の裏面まで貫通する電源ヴィアと、
前記プリント配線板の表面において前記グラウンド端子に接続され、前記プリント配線板の裏面のグラウンド導体まで貫通するグラウンドヴィアと、
前記プリント配線板の裏面において前記電源ヴィアに接続されるとともに、前記チップコンデンサの一方の端子が接続される第１のランドを有する電源配線パターンと、
前記チップコンデンサの他方の端子が接続される第２のランドであって、前記プリント配線板の裏面のグラウンド導体に、前記第２のランドの周囲の複数箇所の接続部分で電気的に接続された第２のランドとを具備し、
前記複数箇所の接続部分のうち前記第２のランドから見て前記グラウンドヴィアに近い位置に配置された接続部分の数を他の位置の接続部分の数よりも多くしたことを特徴とするプリント配線板。
【請求項４】
前記第２のランドの各辺のうちの、前記第２のランドの中心と前記グラウンドヴィアを結ぶ直線と交わる位置に存在する一辺に配置された前記接続部分の数を他の辺に配置された前記接続部分の数よりも多くしたことを特徴とする請求項３に記載のプリント配線板。
【請求項５】
電源端子とグラウンド端子とを有するＩＣと、チップコンデンサとを実装するためのプリント配線板であって、
前記電源端子に接続されるとともに、前記チップコンデンサの一方の端子が接続される第１のランドを有する電源配線パターンと、
前記チップコンデンサの他方の端子が接続される第２のランドであって、前記プリント配線板のグラウンド導体に、前記第２のランドの周囲の少なくとも１箇所の接続部分で電気的に接続された第２のランドとを具備し、
前記接続部分が１箇所である場合には、該１箇所の接続部分を前記第２のランドから見て前記グラウンド端子に近い位置に配置し、前記接続部分が複数箇所である場合には、該複数箇所の接続部分のうち前記第２のランドから見て前記グラウンド端子に近い位置に配置された接続部分の幅を他の接続部分の幅よりも広くしたことを特徴とするプリント配線板。
【請求項６】
前記第２のランドの各辺のうちの、前記第２のランドの中心と前記グラウンド端子を結ぶ直線と交わる位置に存在する一辺に前記接続部分が配置されていることを特徴とする請求項５に記載のプリント配線板。
【請求項７】
電源端子とグラウンド端子とを有するＩＣと、チップコンデンサとを実装するためのプリント配線板であって、
前記電源端子に接続されるとともに、前記チップコンデンサの一方の端子が接続される第１のランドを有する電源配線パターンと、
前記チップコンデンサの他方の端子が接続される第２のランドであって、前記プリント配線板のグラウンド導体に、前記第２のランドの周囲の複数箇所の接続部分で電気的に接続された第２のランドとを具備し、
前記複数箇所の接続部分のうち前記第２のランドから見て前記グラウンド端子に近い位置に配置された接続部分の数を他の位置の接続部分の数よりも多くしたことを特徴とするプリント配線板。
【請求項８】
前記第２のランドの各辺のうちの、前記第２のランドの中心と前記グラウンド端子を結ぶ直線と交わる位置に存在する一辺に配置された前記接続部分の数を他の辺に配置された前記接続部分の数よりも多くしたことを特徴とする請求項７に記載のプリント配線板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路（ＩＣ）およびバイパスコンデンサを実装するプリント配線板に関するものである。
【背景技術】
【０００２】
近年の電子機器の高機能化、高速化によって、製品開発において放射ノイズ対策にかける開発負荷が増えてきている。その原因として、放射ノイズの発生源であるＩＣから発生するノイズの増加が挙げられる。ＩＣから発生するノイズは、ＣＭＯＳ回路の場合、スイッチングによって電源から負荷への電荷の充電、負荷からグラウンドへの放電によって、それぞれ瞬間的に電源またはグラウンドの電位が変動するために発生する。製品の高機能化はＩＣに対して高集積化を要求し、これによりＩＣはスイッチングする素子数が増えるためにノイズが増加する。また、製品の高速化はＩＣの動作スピードの高速化を要求し、より短時間に電荷が移動するために、特に高周波のノイズが増加する傾向がある。
【０００３】
このようなメカニズムで発生するＩＣのノイズを抑制する有効な手法として、バイパスコンデンサをＩＣ近傍に配置する対策が従来からとられている。バイパスコンデンサは、ＩＣのスイッチングで発生した電源電位変動に対し、ＩＣ近傍から高速に電荷を供給する仮想的な電源として作用することで、ノイズを抑制するものである。このようにバイパスコンデンサがＩＣの電源に対し高速に電荷を供給するためには、バイパスコンデンサのインピーダンスは極力低いことが望まれる。
【０００４】
理想的なコンデンサの場合、そのインピーダンス特性は、周波数の増加に対して減少し、またキャパシタンスの値が大きいほどインピーダンスが低くなるので、キャパシタンスの値が大きなバイパスコンデンサを用いれば、ノイズを低減することができると考えられる。
【０００５】
しかしながら実際のプリント配線板にバイパスコンデンサとして実装されるセラミックチップコンデンサは寄生インダクタンスや寄生抵抗を持つ。そのため、実際のコンデンサは、その等価回路がＬＣＲの直列回路で表わされ、インピーダンス特性も図１の１０１で示されるような曲線となり、図中Ａで示される共振周波数を頂点としたＶ字特性となる。
【０００６】
バイパスコンデンサのインピーダンス特性は寄生インダクタンスの値で決まり、例えばセラミックチップコンデンサの寄生インダクタンスはおおよそ、０.５〜１.５ｎＨ程度なので、通常良く用いられる０.１μＦのバイパスコンデンサの共振周波数は十数ＭＨｚになる。ゆえに、近年のＩＣ動作クロック周波数や、放射ノイズが問題となる周波数領域（３０ＭＨｚ〜１ＧＨｚ）では、周波数が高くなるにつれてインピーダンスが増加する傾向にある。つまりこの周波数帯においてバイパスコンデンサのノイズ抑制効果を上げるためには、バイパスコンデンサのインダクタンス（ＩＣの電源端子からバイパスコンデンサまでの配線のインダクタンスを含む）を低減して共振周波数を高めることが求められている。この際、単にＩＣの電源端子からバイパスコンデンサまでのインダクタンスを低減するだけでなく、高周波電流（ノイズ電流）がバイパスコンデンサを経由して、ＩＣのグラウンド端子に戻るまでの、帰路のインダクタンスも同様に低減することが望ましい。
【０００７】
特開平９−１０２６６３号公報（特許文献１）では、バイパスコンデンサとＩＣの電源端子間の配線を極力短くすることでインダクタンスを低減させ、バイパスコンデンサのノイズ低減効果を上げることを提案している。
【０００８】
また特開２００２−９４４５号公報（特許文献２）では、実装上の制約でＩＣが実装される反対面にバイパスコンデンサを実装する場合、ＩＣ電源端子から電源ヴィアで裏面に電源配線を引き出し、バイパスコンデンサに接続し、その電源ヴィアの近傍にグラウンドヴィアを設ける形態を提案している。これにより、バイパスコンデンサのグラウンドと接続する端子から再びＩＣのグラウンド端子に接続するまでのインダクタンスを低減することができ、これによりバイパスコンデンサによるノイズ低減効果を増加させている。
【０００９】
一方、バイパスコンデンサの実装に目を向けると、現在プリント配線板に電子部品を実装する方法として、フローソルダリング法が一般的に用いられている。バイパスコンデンサとして通常使われるセラミックチップコンデンサの２つの端子は、プリント配線板のグラウンド導体と、電源導体にそれぞれ接続される。通常のプリント配線板において基準電位を安定させるために電源導体に比べて、グラウンド導体の面積を広く取ることが多い。そのため、セラミックチップコンデンサが接続される金属導体の熱容量の違いから実装不良が発生することがある。
【００１０】
この問題を解決するために、図２に示すように、グラウンド導体側のランド２０３と、周囲のプリント配線板のグラウンド導体２０１との間にスリット２０５を設け、特定の幅の数箇所の接続導体２０６で接続するいわゆるサーマル処理を施す手法がとられる。なお、図２において、２０１はプリント配線板のグラウンド導体、２０２はプリント配線板の電源導体、２０３はバイパスコンデンサのグラウンド側の実装ランド、２０４はバイパスコンデンサの電源側の実装ランド、２０５はスリット、２０６は接続導体である。
【特許文献１】特開平９−１０２６６３号公報
【特許文献２】特開２００２−９４４５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、一方でこのサーマル処理は、バイパスコンデンサからＩＣのグラウンド端子までのリターン電流の経路のインダクタンスを増加させる原因となり、ノイズ抑制効果を低減させてしまうという問題があった。
【００１２】
したがって、本発明は上述した課題に鑑みてなされたものであり、その目的は、バイパスコンデンサによるノイズ低減効果を妨げることなく、バイパスコンデンサの実装不良を起さないようにすることである。
【課題を解決するための手段】
【００１３】
上述した課題を解決し、目的を達成するために、本発明に係わるプリント配線板は、電源端子とグラウンド端子とを有するＩＣを表面に実装し、チップコンデンサを裏面に実装するためのプリント配線板であって、前記プリント配線板の表面において前記電源端子に接続され、前記プリント配線板の裏面まで貫通する電源ヴィアと、前記プリント配線板の表面において前記グラウンド端子に接続され、前記プリント配線板の裏面のグラウンド導体まで貫通するグラウンドヴィアと、前記プリント配線板の裏面において前記電源ヴィアに接続されるとともに、前記チップコンデンサの一方の端子が接続される第１のランドを有する電源配線パターンと、前記チップコンデンサの他方の端子が接続される第２のランドであって、前記プリント配線板の裏面のグラウンド導体に、前記第２のランドの周囲の少なくとも１箇所の接続部分で電気的に接続された第２のランドとを具備し、前記接続部分が１箇所である場合には、該１箇所の接続部分を前記第２のランドから見て前記グラウンドヴィアに近い位置に配置し、前記接続部分が複数箇所である場合には、該複数箇所の接続部分のうち前記第２のランドから見て前記グラウンドヴィアに近い位置に配置された接続部分の幅を他の接続部分の幅よりも広くしたことを特徴とする。
【００１４】
また、本発明に係わるプリント配線板は、電源端子とグラウンド端子とを有するＩＣを表面に実装し、チップコンデンサを裏面に実装するためのプリント配線板であって、前記プリント配線板の表面において前記電源端子に接続され、前記プリント配線板の裏面まで貫通する電源ヴィアと、前記プリント配線板の表面において前記グラウンド端子に接続され、前記プリント配線板の裏面のグラウンド導体まで貫通するグラウンドヴィアと、前記プリント配線板の裏面において前記電源ヴィアに接続されるとともに、前記チップコンデンサの一方の端子が接続される第１のランドを有する電源配線パターンと、前記チップコンデンサの他方の端子が接続される第２のランドであって、前記プリント配線板の裏面のグラウンド導体に、前記第２のランドの周囲の複数箇所の接続部分で電気的に接続された第２のランドとを具備し、前記複数箇所の接続部分のうち前記第２のランドから見て前記グラウンドヴィアに近い位置に配置された接続部分の数を他の位置の接続部分の数よりも多くしたことを特徴とする。
【００１５】
また、本発明に係わるプリント配線板は、電源端子とグラウンド端子とを有するＩＣと、チップコンデンサとを実装するためのプリント配線板であって、前記電源端子に接続されるとともに、前記チップコンデンサの一方の端子が接続される第１のランドを有する電源配線パターンと、前記チップコンデンサの他方の端子が接続される第２のランドであって、前記プリント配線板のグラウンド導体に、前記第２のランドの周囲の少なくとも１箇所の接続部分で電気的に接続された第２のランドとを具備し、前記接続部分が１箇所である場合には、該１箇所の接続部分を前記第２のランドから見て前記グラウンド端子に近い位置に配置し、前記接続部分が複数箇所である場合には、該複数箇所の接続部分のうち前記第２のランドから見て前記グラウンド端子に近い位置に配置された接続部分の幅を他の接続部分の幅よりも広くしたことを特徴とする。
【００１６】
また、本発明に係わるプリント配線板は、電源端子とグラウンド端子とを有するＩＣと、チップコンデンサとを実装するためのプリント配線板であって、前記電源端子に接続されるとともに、前記チップコンデンサの一方の端子が接続される第１のランドを有する電源配線パターンと、前記チップコンデンサの他方の端子が接続される第２のランドであって、前記プリント配線板のグラウンド導体に、前記第２のランドの周囲の複数箇所の接続部分で電気的に接続された第２のランドとを具備し、前記複数箇所の接続部分のうち前記第２のランドから見て前記グラウンド端子に近い位置に配置された接続部分の数を他の位置の接続部分の数よりも多くしたことを特徴とする。
【発明の効果】
【００１７】
本発明によれば、バイパスコンデンサによるノイズ低減効果を妨げることなく、バイパスコンデンサの実装不良を起さないようにすることが可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の好適な実施形態について、図面を参照して詳細に説明する。
【００１９】
（第１の実施形態）
図３は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）タイプのＩＣ３０１が実装された多層プリント配線板を示す模式図である。
【００２０】
図３において、３０１はＩＣ、３０２はプリント配線板３２０のＩＣ実装面のグラウンド導体、３０３はプリント配線板３２０のＩＣ実装面の裏面のグラウンド導体、３０４はＩＣ３０１の電源端子、３０５はＩＣ３０１のグラウンド端子、３０６はＩＣ３０１の電源端子３０４と裏面の電源配線３０９を接続する電源ヴィア、３０７はグラウンド端子３０５と裏面のグラウンド導体３０３を接続するグラウンドヴィア、３０８は電源配線３０９とグラウンド導体３０３とに接続されたバイパスコンデンサ、３０９はプリント配線板３２０の電源配線パターン、３１０はプリント配線板３２０の内層に配置された基幹電源導体、３１１は基幹電源導体３１０と電源配線パターン３０９を接続する基幹電源側電源ヴィア、３２０はプリント配線板である。なお、電源ヴィア３０６とグラウンドヴィア３０７は、基幹電源導体３１０とは絶縁されている。
【００２１】
通常、プリント配線板３２０のＩＣ３０１が実装される面では信号配線に多くの実装スペースを取られるため、ＩＣ３０１の電源端子３０４から電源ヴィア３０６を介して電源配線を裏面に引き出したのち、バイパスコンデンサ３０８を配置することが多い。またバイパスコンデンサ３０８は、ＩＣ３０１の電源端子３０４の１つに付き１個を用意し、電源端子３０４からバイパスコンデンサ３０８までの配線経路はできるだけ短くし、インピーダンスを低下させることが望ましい。
【００２２】
またＩＣ３０１の電源端子３０４に隣接して、この電源端子３０４と最も結合の強いグラウンド端子３０５を設けることが、ＩＣ３０１の内部やプリント配線板３２０のトータルのインピーダンスを低減させるために望ましい。最も結合の強いグラウンド端子３０５は、電源端子３０４と各グラウンド端子間のインピーダンスを測定し、最も低いインピーダンスになったグラウンド端子ということで判別する。
【００２３】
図４及び図５は、バイパスコンデンサの実装ランドの模式図である。
【００２４】
図４及び図５において、３０３はプリント配線板３１０のＩＣ実装面の裏面のグラウンド導体、３０６は電源ヴィア、３０７はグラウンドヴィア、３０８はバイパスコンデンサ、３０９は電源配線パターン、３１１は基幹電源側電源ヴィア、３２０はプリント配線板、４０６はバイパスコンデンサ３０８の電源側実装ランド、４０７はバイパスコンデンサ３０８のグラウンド側実装ランド、４０８，５０８はスリット、４０９，５０９はグラウンド側実装ランド４０７とグラウンド導体３０３の接続導体である。
【００２５】
図４において、ＩＣ３０１の電源端子から引き込まれた電源ヴィア３０６の近傍にグラウンドヴィア３０７を設けることで、帰路を含めたインピーダンスを低下させることができる。バイパスコンデンサ３０８を通りＩＣ３０１のグラウンド端子３０５に向かうノイズ電流は、グラウンドヴィア３０７を通って戻る。バイパスコンデンサ３０８のグラウンド側の実装ランド４０７には、サーマル処理としてスリット４０８が形成されており、任意の幅の接続導体４０９で実装ランド４０７とグラウンド導体３０３は接続されている。
【００２６】
ただし、従来の通常のサーマル処理では、実装ランド４０７とグラウンド導体３０３との間の接続導体５０９は、プリント配線板設計ＣＡＤ（Ｃｏｍｐｕｔｅｒ  Ａｉｄｅｄ  Ｄｅｓｉｇｎ）においてラインの属性で設計されるので、図５に示すように、実装ランド４０７の周りに均等にスリット５０８を設け、接続導体５０９の幅を同じにすることが多い。
【００２７】
しかし本実施形態におけるサーマル処理では、図４に示すように、実装ランド４０７とグラウンド導体３０３が、グラウンドヴィア３０７に向く方向で最大幅で接続されるように、接続導体４０９を形成する。
【００２８】
上記の図４に示すような構成により、実際のプリント配線板のデザイナによる配線幅の最適化作業負荷を軽減させつつも、バイパスコンデンサ３０８を経過したノイズ電流がＩＣ３０１のグラウンド端子３０５に戻る帰路のインピーダンスを上げることなく低ノイズで、かつサーマル処理により実装不良を発生させることがないプリント配線板を提供することができる。
【００２９】
（第２の実施形態）
図６は、本発明の第２の実施形態を示すバイパスコンデンサ周りのプリント配線板の模式図である。
【００３０】
本実施形態のプリント配線板の全体の構成は、図３で示される第１の実施形態と同様である。
【００３１】
バイパスコンデンサのグラウンド端子側の実装ランド４０７のグラウンドヴィア３０７に最も近い一辺（グラウンドヴィア３０７に向かう側の辺）に位置する接続導体６０９でのみ実装ランド４０７とグラウンド導体３０３が接続されている。実装ランド４０７のその他の辺はスリット６０８によりグラウンド導体３０３から絶縁されている。このような接続幅にすることで、実際のプリント配線板のデザイナによる配線幅の最適化作業負荷を軽減させつつも、バイパスコンデンサ３０８を経過したノイズ電流がＩＣ３０１のグラウンド端子３０５に戻る帰路のインピーダンスを上げることなく低ノイズで、かつ実装不良を発生させることのないプリント配線板を提供することができる。
【００３２】
（第３の実施形態）
図７は、本発明の第３の実施形態を示すバイパスコンデンサ周りのプリント配線板の模式図である。
【００３３】
本実施形態のプリント配線板の全体の構成は、図３で示される第１の実施形態と同様である。
【００３４】
図７において、バイパスコンデンサのグラウンド端子側の実装ランド４０７のグラウンドヴィア３０７に最も近い一辺（グラウンドヴィア３０７に向かう側の辺）において、実装ランド４０７が最も多くの接続導体７０９でグラウンド導体３０３と接続されている。実装ランド４０７の接続導体７０９以外の部分は、スリット７０８によりグラウンド導体３０３から絶縁されている。実装ランド４０７とグラウンド導体３０３との間の接続導体７０９は、通常、プリント配線板設計ＣＡＤにおいてラインの属性で記されるものであるため、そのライン幅の最適値を決定する設計負荷をプリント配線板のデザイナに負わすことなく、バイパスコンデンサを経過したノイズ電流がＩＣのグラウンド端子３０５に戻る帰路のインピーダンスを上げることなく、低ノイズで、かつ実装不良を発生させることのないプリント配線板を提供することができる。
【００３５】
（第４の実施形態）
図８は本発明の第４の実施形態を示すプリント配線板の構成を示す模式図である。
【００３６】
図８において、３０１はＩＣ、３０４はＩＣ３０１の電源端子、３０５はＩＣ３０１のグラウンド端子、８０１はプリント配線板８１０のグラウンド導体、８０５はＩＣ３０１の信号端子、８０６はプリント配線板８１０の電源配線パターン、８０７はプリント配線板８１０の信号配線パターン、８１０はプリント配線板である。
【００３７】
図８において、プリント配線板８１０は、片面以上の（一面以上の配線層を有する）プリント配線板であって、ＩＣ３０１の実装面と同一面にバイパスコンデンサ３０８が実装される形態である。
【００３８】
図９はバイパスコンデンサの実装ランドを示す模式図である。
【００３９】
図９において、３０４はＩＣ３０１の電源端子、３０５はＩＣ３０１のグラウンド端子、４０６はバイパスコンデンサ３０８の電源側実装ランド、４０７はバイパスコンデンサ３０８のグラウンド側実装ランド、８０５はＩＣ３０１の信号端子、９０２はＩＣの電源端子の実装ランド、９０４はＩＣのグラウンド端子の実装ランド、９０６はＩＣの信号端子の実装ランド、９０８はスリット、９０９はグラウンド側実装ランド４０７とグラウンド導体８０１の接続導体、８１０はプリント配線板である。
【００４０】
図９において、バイパスコンデンサ３０８を経過したノイズ電流のＩＣのグラウンド端子３０５への帰路は、ほぼ実装ランド４０７とＩＣのグラウンド端子３０５を結んだ直線となり、この直線が横切る実装ランド４０７の１辺（実装ランド４０７のグラウンド端子３０５に最も近い辺）に配置された接続導体９０９で実装ランド４０７とグラウンド導体８０１が接続されており、その他の辺にはスリット９０８が形成されている。これによりバイパスコンデンサ３０８を経由したノイズ電流がＩＣのグラウンド端子３０５に戻る帰路のインピーダンスを上げることなく、低ノイズで、かつ実装不良を発生させることのないプリント配線板を提供することができる。
【００４１】
なお、この第４の実施形態では、実装ランド４０７のグラウンド端子３０５に最も近い辺に１本の接続導体９０９を配置するように説明したが、図７の場合と同様に、実装ランド４０７のグラウンド端子３０５に最も近い辺に複数本の接続導体９０９を配置し、その本数を実装ランド４０７の他の辺に配置される接続導体９０９の数よりも多くするようにしても良い。
【００４２】
以上説明したように、上記の実施形態では、ＩＣが実装されており、またそのＩＣが少なくとも１つ以上の電源端子を有し、その電源端子近傍にバイパスコンデンサが配置されており、そのバイパスコンデンサのグラウンド端子と接続される実装ランドにサーマル処理が施されているプリント配線板において、バイパスコンデンサに接続される少なくとも１つ以上の電源端子と、ＩＣの各電源端子からみて最もインピーダンスが低くみえると言う意味において、チップ内部で最も強く結合する１つのグラウンド端子が存在し、バイパスコンデンサのグラウンド側の実装ランドから、グラウンド端子へ最小のインピーダンスとなる経路の方向に、最大幅の実装ランドとグラウンド導体の接続部位を設けるように構成されている。
【００４３】
これにより、実際のプリント配線板のデザイナによる配線幅の最適化作業負荷を軽減させつつも、低ノイズで、かつサーマル処理により実装不良を発生させることがないプリント配線板を提供することができる。
【図面の簡単な説明】
【００４４】
【図１】バイパスコンデンサのインピーダンス特性を示す図である。
【図２】一般のバイパスコンデンサの実装ランドのサーマル処理を示した図である。
【図３】本発明の第１の実施形態における、プリント配線板とＩＣとバイパスコンデンサの関係を表す模式図である。
【図４】本発明の第１の実施形態における、バイパスコンデンサの実装ランドと電源配線を示した図である。
【図５】従来の一般的なプリント配線板のバイパスコンデンサの実装ランドと電源配線を示した図である。
【図６】本発明の第２の実施形態における、プリント配線板のバイパスコンデンサの実装ランドと電源配線を示した図である。
【図７】本発明の第３の実施形態における、プリント配線板のバイパスコンデンサの実装ランドと電源配線を示した図である。
【図８】本発明の第４の実施形態における、プリント配線板とＩＣとバイパスコンデンサの関係を表す模式図である。
【図９】本発明の第４の実施形態における、プリント配線板のバイパスコンデンサの実装ランドと電源配線を示した図である。
【符号の説明】
【００４５】
１０１  バイパスコンデンサのインピーダンス特性曲線
２０１  グラウンド導体
２０２  電源導体
２０３  グラウンド側実装ランド
２０４  電源側実装ランド
２０５  スリット
２０６  接続導体
３０１  ＩＣ
３０２  グラウンド導体
３０３  グラウンド導体
３０４  電源端子
３０５  グラウンド端子
３０６  電源ヴィア
３０７  グラウンドヴィア
３０８  バイパスコンデンサ
３０９  電源配線パターン
３１０  基幹電源導体
３１１  基幹電源側電源ヴィア
３２０  プリント配線板
４０６  電源側実装ランド
４０７  グラウンド側実装ランド
４０８  スリット
４０９  接続導体
５０８  スリット
５０９  接続導体
６０８  スリット
６０９  接続導体
７０８  スリット
７０９  接続導体
８０１  グラウンド導体
８０５  信号端子
８０６  電源配線パターン
８０７  信号配線パターン
８１０  プリント配線板
９０８  スリット
９０９  接続導体
【図１】
2006310713.tif 000003
【図２】
2006310713.tif 000004
【図３】
2006310713.tif 000005
【図４】
2006310713.tif 000006
【図５】
2006310713.tif 000007
【図６】
2006310713.tif 000008
【図７】
2006310713.tif 000009
【図８】
2006310713.tif 000010
【図９】
2006310713.tif 000011