(57)【要約】【課題】  チップパターンを複数に分割して分割露光を行う際の分割パターン領域間の繋ぎずれを低減させることが可能な半導体装置の製造方法を提供する。【解決手段】  チップパターンを複数に分割した複数の分割パターンのそれぞれに対応する複数のフォトマスクの少なくとも一つが、アライメントマークを有するフォトマスクセットを準備する工程と、アライメントマークを有するフォトマスクを用いて基板上に塗布された第１のフォトレジストにアライメントマークを含むパターンを転写する工程と、第１のフォトレジストをマスクにしてエッチング処理を行ってアライメントマークを含むパターンを基板に形成する工程と、アライメントマークを含むパターンが形成された基板上に第２のフォトレジストを塗布する工程と、第２のフォトレジストにパターンを形成するためのフォトマスクと基板との位置合わせをアライメントマークを用いて行う工程とを有するものである。【選択図】  図１０
2006310446.tif 000002
【特許請求の範囲】
【請求項１】
チップパターンを複数に分割した複数の分割パターンのそれぞれに対応する複数のフォトマスクの少なくとも一つが、アライメントマークを有するフォトマスクセットを準備する工程と、
前記アライメントマークを有するフォトマスクを用いて基板上に塗布された第１のフォトレジストに該アライメントマークを含むパターンを転写する工程と、
前記第１のフォトレジストをマスクにしてエッチング処理を行って前記アライメントマークを含むパターンを前記基板に形成する工程と、
前記アライメントマークを含むパターンが形成された基板上に第２のフォトレジストを塗布する工程と、
前記第２のフォトレジストにパターンを形成するためのフォトマスクと前記基板との位置合わせを、該基板に形成されたアライメントマークを用いて行う工程と、
を有する半導体装置の製造方法。
【請求項２】
前記エッチング処理の後、前記第２のフォトレジストを塗布する工程の前に前記第１のフォトレジストを除去する工程を有する請求項１記載の半導体装置の製造方法。
【請求項３】
前記アライメントマークを有するフォトマスクは、回路パターンの一部を有する請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記アライメントマークを有するフォトマスクは、スクライブ部のパターンを有する請求項１または２記載の半導体装置の製造方法。
【請求項５】
前記第１のフォトレジストに該アライメントマークを含むパターンを転写する工程は、該第１のフォトレジストに前記アライメントマークを含むパターンを露光するアライメントマーク露光処理を有し、
前記アライメントマーク露光処理の露光範囲が、前記第２のフォトレジストに残りのフォトマスクに対応するパターンを露光する工程の露光範囲よりも大きい請求項４記載の半導体装置の製造方法。
【請求項６】
回路パターンを含むチップパターンを複数に分割したパターンである複数の分割パターンのそれぞれに対応する複数のフォトマスクのうち少なくともアライメントマークを有するフォトマスクを有する、該複数のフォトマスクを用いて分割露光するための露光装置であって、
基板が搭載されるステージの座標を示す座標情報を外部に送出可能とし、該ステージの所定の位置を露光位置に移動するためのステージ駆動部と、
前記基板に設けられるアライメントマークを検出するための検出部と、
前記ステージ駆動部および検出部と通信可能に接続され、前記アライメントマークの基準配置情報が予め登録された制御部とを有し、
前記制御部は、第１のフォトレジストが塗布された基板が導入されると、該第１のフォトレジストに対して前記アライメントマークを有するフォトマスクのパターンを露光し、その後、第２のフォトレジストが塗布され、該アライメントマークが形成された基板が導入されると、前記検出部に該アライメントマークを検出させ、検出された該アライメントマークの座標情報を前記ステージ駆動部から受信すると、該座標情報と該基準配置情報との差を求め、該差により該基準配置情報の座標系を補正し、補正した座標系の該基準配置情報に対応して残りのフォトマスク毎に該基板との位置合わせを行って該フォトマスクに対応するパターンを該第２のフォトレジストに露光する処理を行う、露光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリおよびロジック等の半導体素子、液晶表示素子、ならびに撮像素子（ＣＣＤセンサ、ＣＭＯＳセンサ）等の半導体装置の製造方法と、露光装置とに関する。
【背景技術】
【０００２】
従来より、液晶表示素子および撮像素子等の半導体装置を製造するに際して、投影露光装置を用いてフォトマスクに形成された所望のチップパターンを基板の上に塗布されたフォトレジストに露光し、得られたレジストパターンを用いて基板に対するエッチング処理や不純物イオン注入が行われている。投影露光装置にはステップ・アンド・リピート方式のステッパーや、ステップ・アンド・スキャン方式のスキャナーが多く用いられる。なお、一般的に投影露光装置に用いられるフォトマスクはレチクルと言われているため、以下では、投影露光装置に用いられるフォトマスクをレチクルと称する。また、投影露光装置を単に露光装置と称する。また、「基板」は、半導体基板そのものの場合に限らず、半導体基板上の製造途中の半導体装置も含むものとし、以下ではウェハと称する。
【０００３】
チップパターンによっては、そのサイズが露光装置の投影光学系性能によって決まる露光範囲よりも大きい場合がある。このような場合には、分割露光が用いられる。分割露光とは、所望のチップパターンを複数のパターンに分割し、分割されたパターン毎に露光処理を行う露光方法をいう。分割された全てのパターンを最終的に繋ぎ合わせて上記チップパターンを形成する。このような分割露光は、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）センサおよびＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）センサ等の撮像素子の他、液晶表示素子の製造においても用いられることがある（特許文献１参照）。
【０００４】
一般に、素子はウェハ上に多数層の回路パターンを積み重ねて形成されるため、製造された素子が設計上の仕様を満たすためには、互いに関連する回路パターン相互の重ね合わせ精度を所定の許容範囲内に収める必要がある。そのため、露光装置によってウェハ上のフォトレジストにレチクルのパターンを露光するに際して、そのウェハとレチクルとの位置合わせを行う。そのために、ウェハに形成されたアライメントマークが用いられている。アライメントマークは、例えば十字形、格子形、あるいは二重丸形など、所定のパターンとしてレチクル上に設けられている。これがウェハ上のフォトレジストに転写され、エッチング処理によりウェハ上に３次元的な段差として形成される。このアライメントマークを用いることで、以降の露光工程におけるウェハとレチクルとの位置合わせを行うことが可能となる。セラミック等の配線基板の上に有機絶縁膜と金属配線膜を積層した厚膜薄膜混成基板の製造工程における感光性レジスト等に対する分割露光方法に関して特許文献２に開示されている。
【０００５】
このような素子の製造工程における最初の露光工程にてステッパーを用いた分割露光によって所望のチップパターンを形成する方法について具体的に説明する。
【０００６】
図１１は、ウェハに形成するチップのサイズおよび配置の一例を示す外観模式図である。図１１に示すように、素子２がウェハ１に図の上下方向（Ｙ方向）に５個並べられている。そして、Ｙ方向に５個並べられた列が図の左右方向（Ｘ方向）に２列設けられている。合計１０個（＝５個×２列）の素子２がウェハ１に配置されている。なお、素子２の回路パターンを図に示すことを省略している。
【０００７】
図１２はチップパターンおよび露光範囲の形状と大きさを示す図である。図１２に示すように、露光範囲３がほぼ正方形状であるのに対し、図１１に示した素子２のチップパターン２０は長方形状である。また、チップパターン２０の長辺に沿った方向がＸ方向であり、短辺に沿った方向がＹ方向である。チップパターン２０はＸ方向の長さがステッパーの露光範囲３の一辺よりも大きい。このようにチップパターン２０が露光範囲３からＸ方向にはみだしてしまう場合、チップパターン２０を露光可能な大きさに分割する。
【０００８】
図１３は図１２に示したチップパターンを露光可能な大きさに分割した状態を示す図である。回路パターンを含むチップパターン２０を露光可能な大きさに３つに分割する。以下では、チップパターン２０を複数に分割したパターンの一つを分割パターンと称し、分割パターンの占める領域を分割パターン領域と称する。図１３に示すように、チップパターン２０が、そのＸ方向に３つに分けられ、分割パターン領域Ａ、ＢおよびＣに分割されている。そして、後述する方法で分割パターン領域Ａ、Ｂ、Ｃ毎に露光処理を行う。図１３に示す分割パターン領域の並びはウェハ上のフォトレジストに転写された場合の順序を示す。各分割パターン領域に対応するレチクルをＲＡ、ＲＢ、ＲＣとする。図１１および図１３により、素子２のチップのウェハ上の配置と分割パターン領域Ａ、ＢおよびＣのチップ内配置を含む情報であるチップ配置基準情報が特定される。以下に、パターン形成方法の手順を説明する。
【０００９】
図１４は図１３に示したチップパターンのパターン形成方法を示す図である。フォトレジストをスピンコート法で塗布したウェハを準備する。以下では、フォトレジストが塗布されたウェハをレジスト付ウェハと称する。操作者がレチクルＲＡ、ＲＢおよびＲＣを露光装置に予めセットしておく。
【００１０】
露光装置は、レチクルを載せるためのレチクルステージにレチクルＲＡを搭載し、レチクルＲＡとレチクルステージの位置合わせを行う。そして、露光装置は、上記チップ配置基準情報を参照して露光開始位置にレジスト付ウェハ７を移動させた後、図１４（ａ）に示す位置５０ａでフォトレジストに分割パターン領域Ａを露光する。続いて、チップ配置基準情報を参照して右上の位置５０ａから右下の位置５０ｂまで下方向（−Ｙ方向）にステップ・アンド・リピート方式でレジスト付ウェハ７を所定の距離だけ移動させる毎にレチクルＲＡに照明光を照射して、フォトレジストに分割パターン領域Ａを露光する。ここでは、ステッピング動作で−Ｙ方向に移動させる所定の距離は素子２のＹ方向の長さに等しい。
【００１１】
図１４（ａ）の右下の位置５０ｂまで露光処理を終えると、チップ配置基準情報を参照してレジスト付ウェハ７を所定の距離だけ−Ｘ方向に移動させて、フォトレジストに分割パターン領域Ａを露光する。移動させた後の位置を符号５０ｃで示す。ここでは、位置５０ｂから位置５０ｃまで−Ｘ方向に移動させる所定の距離は分割パターン領域ＢおよびＣのＸ方向の長さの和に等しい。続いて、チップ配置基準情報を参照して図１４（ａ）の上方向（Ｙ方向）に一番上の位置５０ｄまでステップ・アンド・リピート方式でレジスト付ウェハ７を所定の距離だけ移動させる毎にレチクルＲＡに照明光を照射して、フォトレジストに分割パターン領域Ａを露光する。ここでは、ステッピング動作でＹ方向に移動させる所定の距離は素子２のＹ方向の長さに等しい。このようにして図１４（ａ）に示すように、分割パターン領域ＡがＹ方向に５つ並べて露光された領域の列がフォトレジストに２列形成される。
【００１２】
続いて、露光装置は、レチクルステージ上のレチクルＲＡをレチクルＲＢに交換し、レチクルＲＢとレチクルステージの位置合わせを行う。その後、分割パターン領域Ａと同様にしてステップ・アンド・リピート方式でレジスト付ウェハ７を所定の距離だけ移動させる毎に分割パターン領域Ｂをフォトレジストに露光する。その際、図１４（ｂ）に示すように、分割パターン領域Ｂを露光する領域を、分割パターン領域Ａが露光された領域よりも−Ｘ方向の隣接領域に位置させる。このようにして、分割パターン領域Ａの各領域の隣りに分割パターン領域Ｂがフォトレジストに露光される。
【００１３】
さらに、露光装置は、レチクルステージ上のレチクルＲＢをレチクルＲＣに交換し、レチクルＲＣとレチクルステージの位置合わせを行う。そして、分割パターン領域Ａと同様にしてステップ・アンド・リピート方式でレジスト付ウェハ７を所定の距離だけ移動させる毎に分割パターン領域Ｃをフォトレジストに露光する。その際、図１４（ｃ）に示すように、分割パターン領域Ｃを露光する領域を、分割パターン領域Ｂが露光された領域よりも−Ｘ方向の隣接領域に位置させる。このようにして、分割パターン領域Ｂの各領域の隣りに分割パターン領域Ｃがフォトレジストに露光される。
【００１４】
上述の方法により分割パターン領域Ａ、ＢおよびＣの露光処理を別々に行うことで、露光装置の能力限界の露光範囲よりもチップサイズが大きくても、所望のチップパターンをフォトレジストに露光できる。この後は、現像処理を行って所望のチップパターンのレジストパターンを形成する。そして、レジストパターンをマスクにしてエッチング処理を行うと、所望のチップパターンがウェハに段差として形成される。図１４（ｄ）はレジストを除去した後のウェハの状態を示し、１０個のチップパターン２０がウェハに段差として形成されている。
【特許文献１】特開昭６１‐１８０２７５号公報
【特許文献２】特開平０９‐１８５１７６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
上述のパターン形成方法では、素子の製造工程における最初の露光工程にて分割露光を行う場合、露光装置はチップ配置基準情報に基づいてステッピング動作により分割パターン領域Ａ、ＢおよびＣの露光位置を決定している。この場合、分割パターン領域がウェハ上に露光される位置の精度は露光装置のステッピング動作の精度に大きく依存することになる。この際に問題になるのが、各分割パターン領域間の隣接繋ぎの精度である。
【００１６】
所望のチップパターンにおける素子部の回路パターンが微細になるにつれて、各分割パターン領域の繋ぎ境界位置における回路パターンに対する影響は無視できなくなる。このことを、露光装置の解像限界度のパターン最小寸法を幅とする微細配線を有する回路パターンの場合で説明する。隣接する２つの分割パターン領域に跨る微細配線が回路設計上設けられていると、これら２つの分割パターン領域を繋ぎ合わせたとき、繋ぎずれの影響で領域間に跨る微細配線の接続位置が一致しないおそれがある。このとき、回路パターン内の微細配線の一部に段切れが生じることになり、作製された素子が機能しなくなってしまうことになる。
【００１７】
繋ぎずれによる上記問題の対策として、分割パターン領域間の繋ぎが発生する境界位置には微細配線を形成しないことにより繋ぎずれの影響を回避することも考えられる。しかし、大きな撮像面に所定のパターンが繰り返し配置されるような撮像素子の場合などには、繋ぎ位置が撮像面に掛かるため、このような回避処置を用いることが困難である。
【００１８】
本発明は上述したような従来の技術が有する問題点を解決するためになされたものであり、チップパターンを複数に分割して分割露光を行う際の分割パターン領域間の繋ぎずれを低減させることが可能な半導体装置の製造方法、および露光装置を提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記目的を達成するための本発明の半導体装置の製造方法は、チップパターンを複数に分割した複数の分割パターンのそれぞれに対応する複数のフォトマスクの少なくとも一つが、アライメントマークを有するフォトマスクセットを準備する工程と、
前記アライメントマークを有するフォトマスクを用いて基板上に塗布された第１のフォトレジストに該アライメントマークを含むパターンを転写する工程と、
前記第１のフォトレジストをマスクにしてエッチング処理を行って前記アライメントマークを含むパターンを前記基板に形成する工程と、
前記アライメントマークを含むパターンが形成された基板上に第２のフォトレジストを塗布する工程と、
前記第２のフォトレジストにパターンを形成するためのフォトマスクと前記基板との位置合わせを、該基板に形成されたアライメントマークを用いて行う工程と、
を有するものである。
【発明の効果】
【００２０】
本発明によれば、分割露光時のフォトマスクに対応するパターンの露光領域がより精度よく決定される。露光装置のステッピング動作精度にのみ依存して分割パターンを連続的に露光する場合よりも、分割パターン間の繋ぎずれが低減する。
【発明を実施するための最良の形態】
【００２１】
本発明の半導体装置の製造方法は、チップパターンを分割露光する際、はじめの分割露光により少なくともアライメントマークのパターンを基板に形成し、その後の分割露光の際にアライメントマークを利用してフォトマスクと基板との位置合わせを行って露光することを特徴とする。
【００２２】
本発明の半導体装置の製造方法について説明する。なお、以下では半導体装置を素子と称する。
【００２３】
ここで用いるチップパターンとその配置を図１１に示した場合と同様とする。図１１から図１４に示した素子２のチップパターン２０は、素子を構成する多数層の回路パターンのうちの少なくとも１層のパターンである。図１１および図１３により、従来と同様にチップ配置基準情報が特定される。また、露光装置は、図１２に示したような露光範囲を有する露光装置を用いるものとする。さらに、図１３に示した３つの分割パターン領域Ａ、ＢおよびＣに分けて露光する場合とする。そして、分割パターン領域Ａ、ＢおよびＣのそれぞれに対応するレチクルをそれぞれＲＡ、ＲＢおよびＲＣとする。
【００２４】
３枚のレチクルＲＡ、ＲＢおよびＲＣのうち少なくとも１枚に他の２枚との位置合わせをするためのアライメントマークが設けられている。図１はレチクルＲＡにアライメントマークを配置した場合を示す図である。図１に示すように、レチクルＲＡには、他のレチクルＲＢおよびＲＣを分割パターン領域ＡとＸ方向およびＹ方向のそれぞれについて位置合わせするためのアライメントマーク１０が形成されている。
【００２５】
図１３に示したチップパターンの本発明におけるパターン形成方法の手順を説明する。
【００２６】
図２はパターンの形成方法を示す図である。ウェハにフォトレジストを塗布したレジスト付ウェハ７を準備する。レチクルＲＡを露光装置のレチクルステージに搭載すると、露光装置はレチクルＲＡとレチクルステージの位置合わせを行う。レジスト付ウェハ７を露光装置にセットすると、露光装置はウェハステージにレジスト付ウェハ７を搭載する。続いて、露光装置は、図２（ａ）に示すようにステップ・アンド・リピート方式でＸ方向およびＹ方向のそれぞれにチップ配置基準情報から求まる所定の距離でレジスト付ウェハ７を移動させる。その移動毎に、レチクルＲＡに照明光を照射してフォトレジストに分割パターン領域Ａを順次露光する。なお、図１に示したレチクルＲＡの像は、露光装置で縮小投影される際、レンズを通って上下および左右が反転してフォトレジストに露光される。
【００２７】
続いて、露光装置からレジスト付ウェハ７を取り出した後、分割パターン領域Ａが露光されたフォトレジストに現像処理を行うことで、分割パターン領域Ａのレジストパターンが形成される。そして、レジストパターンをマスクにしてエッチング処理を行って、分割パターン領域Ａをウェハに段差（パターン）として作り込む。その際、当然ながら、レチクルＲＡに配置されていたアライメントマークもエッチング処理により、ウェハに段差として形成される。
【００２８】
次に、エッチング処理したウェハ上にフォトレジストを再度塗布する。フォトレジストを再度塗布したウェハをレジスト付ウェハと称する。レチクルＲＢを露光装置のレチクルステージに搭載し、レチクルＲＢとレチクルステージの位置合わせを行う。続いて、レジスト付ウェハ７を露光装置にセットして、ウェハステージにレジスト付ウェハ７を搭載する。その後、分割パターン領域Ａとともに形成されたアライメントマークの数ショット分を計測して分割パターン領域Ａのウェハ上の座標位置を示す配列情報を調べる。そして、調べた配列情報から分割パターン領域ＡのＸ方向およびＹ方向のシフト、回転ずれ、ならびに倍率誤差などの成分を求める。さらに、これらの成分を考慮して元のチップ配置基準情報の座標系を補正する。以下では、補正した座標系を補正座標系と称する。
【００２９】
続いて、補正座標系を基準にしてチップ配置基準情報の分割パターン領域Ｂの露光開始位置にレジスト付ウェハ７を移動させ、レチクルＲＢに照明光を照射してフォトレジストに分割パターン領域Ｂを露光する。さらに、補正座標系を基準にしたチップ配置基準情報を参照してステップ・アンド・リピート方式でＸ方向およびＹ方向のそれぞれに所定の距離でレジスト付ウェハ７を移動させる。そしてその移動毎に、図２（ｂ）に示すように分割パターン領域Ｂの露光処理を順次行う。このとき、各分割パターン領域Ｂの露光領域は、分割パターン領域Ａが形成された領域の−Ｘ方向に隣接した領域となる。
【００３０】
続いて、レチクルステージ上のレチクルをＲＢからＲＣへ交換し、レチクルＲＣとレチクルステージの位置合わせを行う。そして、分割パターン領域Ｂの露光前に求めた補正座標系を基準にしてチップ配置基準情報の分割パターン領域Ｃの露光開始位置を求める。そして、求めた露光開始位置にレジスト付ウェハ７を移動させ、レチクルＲＣに照明光を照射してフォトレジストに分割パターン領域Ｃを露光する。さらに、補正座標系を基準にしたチップ配置基準情報を参照してステップ・アンド・リピート方式でＸ方向およびＹ方向のそれぞれに所定の距離でレジスト付ウェハ７を移動させる。そして、図２（ｃ）に示すように分割パターン領域Ｃの露光処理を順次行う。このとき、各分割パターン領域Ｃの露光領域は、分割パターン領域Ｂが露光された領域の−Ｘ方向に隣接した領域となる。
【００３１】
そして、露光装置からレジスト付ウェハ７を取り出した後、分割パターン領域ＢおよびＣが露光されたフォトレジストに現像処理を行い、分割パターン領域ＢおよびＣのレジストパターンを形成する。レジストパターンをマスクにしてエッチング処理を行って、分割パターン領域ＢおよびＣをウェハに段差として作り込む。なお、先にエッチング処理して形成された分割パターン領域Ａの領域は、分割パターン領域ＢおよびＣの露光の際には露光されないために、現像処理後もフォトレジストで覆われており、エッチング処理を受けない。このようにして、最初に分割パターン領域Ａを露光してエッチング処理した後、分割パターン領域ＢおよびＣを露光してエッチング処理することで、図２（ｄ）に示すように、所望のチップパターンをウェハ１に形成できる。図２（ｄ）では、素子の１０個のチップパターン２０がウェハ１に段差として形成されている。
【００３２】
上述したように、分割パターン領域Ａのウェハ上の配列情報を計測し、この配列情報を基にして分割パターン領域ＢおよびＣをウェハ上に露光する際の補正座標系を求め、補正座標系を基準にして露光装置のステッピング動作を行っている。ウェハに直接形成されたアライメントマークを用いてウェハとレチクルＲＢおよびＲＣとの位置合わせを行っているため、ウェハに形成された分割パターン領域Ａの位置に対して分割パターン領域ＢおよびＣの露光領域がより精度よく決定される。その結果、アライメントマークが全く形成されていないウェハ上に単に露光装置のステッピング動作精度にのみ依存してレチクルＲＡ、ＲＢおよびＲＣを連続的に露光する場合よりも、分割パターン領域間の繋ぎずれが低減する。
【００３３】
なお、本発明に用いられるアライメントマークは、素子の製造工程における、これ以後の露光工程におけるレチクルとウェハの位置合わせに用いられるアライメントマークであってもよい。
【００３４】
また、本発明における所望チップパターンの分割方法に関しては、上述の場合に限らず以下のような自由度を有する。例えば、上述の場合では１つのチップパターンの全体を複数の分割パターン領域に分割したときのいずれかの分割パターン領域に回路パターンの一部とともにアライメントマークを含むようにしたが、チップパターンからアライメントマークのみを抽出したパターンのレチクルを別に用意するようにしてもよい。
（第１の実施形態）
本実施形態の半導体装置の製造方法を実施する際に使用する露光装置としてステッパーの構成について簡単に説明する。
【００３５】
図３はステッパーの構成を説明するための図である。ステッパーは、光源および照明光学系を含む照明系１００と、レチクル１０２を搭載するためのレチクルステージ１０４と、レチクル像を縮小してウェハ１０８に投影する投影光学系１０６と、ウェハ１０８を搭載するためのウェハステージ１１０と、各部を制御する制御部１１２とを有する構成である。制御部１１２は、レチクルステージ１０４の駆動部となるレチクルアライメント系１１４、およびウェハステージ１１０の駆動部となるステージ駆動部１１６と通信可能に接続されている。制御部１１２は、プログラムにしたがって所定の処理を実行するＣＰＵと、プログラムを格納するためのメモリとを備えている。なお、照明光としては、ＫｒＦおよびＡｒＦエキシマレーザ光等のエキシマレーザのいずれか、または、超高圧水銀ランプによるｇ線およびｉ線等のいずれかが主に用いられる。
【００３６】
また、ステッパーには、ウェハに形成されたアライメントマークを検出するための検出部となるウェハアライメントスコープ（以下では、単にスコープと称する）１１８が設けられている。本実施形態におけるアライメントマーク検出方法は、投影光学系１０６とは別に設けた顕微鏡でアライメントマークを検出するオフ・アクシス方式である。なお、アライメントマーク検出方法は、オフ・アクシス方式に限らず、投影光学系１０６を通過したアライメントマークの像をＴＴＬ（Ｔｈｒｏｕｇｈ Ｔｈｅ Ｌｅｎｓ）顕微鏡で検出するＴＴＬ方式であってもよい。
【００３７】
また、レチクル１０２をレチクルステージ１０４に搭載するレチクル搬送系（不図示）が設けられている。さらに、オリエンテーションフラットやノッチ等のウェハ基準位置を検出してウェハ全体の位置決め（以下では、この位置決めを「メカプリアライメント」と称する）を行うためのプリアライメントステージ（不図示）と、プリアライメントステージからウェハステージ１１０にウェハを移動させる送り込みハンド（不図示）とが設けられている。
【００３８】
各部の構成について、以下に詳細に説明する。
【００３９】
レチクルアライメント系１１４は、レチクル１０２とレチクルステージ１０４との位置合わせを行う。レチクルアライメント系１１４は、制御部１１２からの制御信号によりレチクルステ−ジ１０４を照明系１００の下の所定位置に移動させる。照明系１００で発生した照明光がレチクルステージ１０４に搭載されたレチクル１０２に照射すると、レチクル１０２を通過した照明光によりレチクルパターンが投影光学系１０６を通過し、レチクル１０２の縮小像がウェハ上に塗布されたフォトレジストに投影露光される。レチクル１０２の縮小像は、一般的にレチクルパターンの１／２倍、１／４倍、または１／５倍である。
【００４０】
ウェハステージ１１０は、チップ配置基準情報に基づいてチップパターンが形成される領域にレチクル１０２の縮小像が投影されるようにウェハ１０８を配置する。そのために、ホームポジションを原点とする任意の位置についての２次元座標が予め決められている。ステージ駆動部１１６には、ウェハステージ１１６のホームポジションからのＸ方向およびＹ方向の座標を計測するための座標センサが設けられている。ステージ駆動部１１６は、制御部１１２から受信するＸ方向およびＹ方向の距離のデータに基づいて、エアーベアリングとリニアモータによりＸＹ２次元の所定の方向に直線的にウェハステージ１１０をステッピング移動させる。そして、ウェハステージ１１０の位置を制御部１１２に通知するために、座標センサから読み出したＸ方向およびＹ方向の座標を示す座標情報を制御部１１２に送出する。このようにして、ウェハを所定の位置に高速に移動させ、位置決めすることが可能となる。操作者がチップ配置基準情報を制御部１１２に予め入力することで、露光処理におけるウェハステージ１１０のＸ方向およびＹ方向のそれぞれについての移動距離が制御部１１２のプログラムに設定される。また、ステージ駆動部１１６は、ウェハ面の傾きや投影光学系の結像面との距離を調整するために、フォーカス方向（Ｚ方向）およびチルト（Θ方向）の駆動を行う機構も有している。
【００４１】
スコープ１１８は、ＣＣＤなどの撮像素子が設けられ、制御部１１２と通信配線で接続されている。スコープ１１８の撮像素子で撮影される画像は通信配線を介して制御部１１２に入力される。基準となるアライメントマークの画像および位置情報は予め制御部１１２に登録される。
【００４２】
制御部１１２はアライメントマークの検出を以下のようにして行う。制御部１１２は、位置情報を参照してスコープ１１８の下にアライメントマークが位置するようにステージ駆動部１１６を動作させる。続いて、スコープ１１８から受信する画像に予め登録されたアライメントマークの画像が含まれていると、その２つのアライメントマークの画像が重なるようにステージ駆動部１１６を微調整して動作させる。２つのアライメントマークの画像が重なると、そのときのウェハステージ１１０の座標情報をメモリに登録する。
【００４３】
また、制御部１１２は、次のようにしてチップ配置基準情報の座標系を補正する。制御部１１２は、チップ配置基準情報を参照してウェハに形成された複数のアライメントマークのうちウェハ中心付近にあるアライメントマークを上述した方法で検出する。この中心付近のアライメントマークの座標情報をメモリに登録する。同様にしてウェハ内周辺の数ショット分のアライメントマークを検出し、それらの座標情報をメモリに登録する。このようにしてアライメントマークを数ショット分計測した後、計測結果を統計計算してウェハ上のアライメントマークの配列情報を求める。なお、この配列情報は、アライメントマークとともに分割パターンがウェハに形成されていれば、分割パターンの配列情報に一致する。続いて、配列情報から求めた分割パターンのＸ方向およびＹ方向のシフト成分、回転成分、ならびに倍率成分を考慮してチップ配置基準情報の座標系を補正した補正座標系を求める。
【００４４】
制御部１１２は、上述のようにして補正座標系を求めた後、分割露光における露光処理の際、補正座標系を基準にしたチップ配置基準情報を参照してＸ方向およびＹ方向のそれぞれについてウェハの移動距離を算出し、求めたＸ方向およびＹ方向の移動距離のデータをステージ駆動部１１６に送信する。このようにして露光処理を行う位置を決めるための座標系を配列情報を用いて補正することで、ウェハとレチクルの位置合わせの精度がより向上する。
【００４５】
ここで、座標系を補正してウェハとレチクルを位置合わせする方法の具体例を説明する。ここでは、簡単に説明するために、ウェハに形成されたアライメントマークが＋Ｘ方向にシフトしている場合とする。また、チップ配置基準情報のアライメントマークを基準マークと称し、ウェハに形成されたアライメントマークを実マークと称する。
【００４６】
ウェハ中心付近のショットで基準マークの座標に実マークを重ね合わせる。この位置を基準点とし、基準点から＋Ｘ方向にチップ配置基準情報に対応して３ショット分移動した位置と５ショット分移動した位置で基準マークと実マークとの位置ずれを計測する。３ショット分移動した位置における位置ずれが０．０２μｍであり、５ショット分移動した位置における位置ずれが０．０４μｍあったものとする。これらの位置ずれによる配列情報を元にして＋Ｘ方向に対する各ショットの位置ずれを予測することが可能となる。
【００４７】
この具体例の場合では、ウェハ中心付近のショットを露光する際、アライメントマークが重なるようにウェハとレチクルを位置合わせして露光するが、中心付近から＋Ｘ方向の各ショットに対しては予測した位置ずれを見込んでウェハとレチクルを位置合わせして露光する。
【００４８】
次に、上述の構成を有するステッパーを用いた、本発明の半導体装置の製造方法について図４から図７を参照して説明する。なお、図４から図７では、図の左右方向をＸ方向とし、図の上下方向をＹ方向とする。また、半導体装置を素子と称する。
【００４９】
図４は素子のチップパターンの外観を示す平面図である。なお、チップ内の回路パターンを図に示すことを省略している。
【００５０】
図４に示すように、チップパターン１１は、Ｘ方向の長さが４８ｍｍであり、Ｙ方向の長さが２２ｍｍであり、Ｘ方向に細長い形状である。チップ内部の素子のパターン最小寸法が０．２５μｍである。０．２５μｍの回路パターンを露光可能なステッパーとしては、光源にＫｒＦエキシマレーザやＡｒＦエキシマレーザを用いるステッパーがある。本実施形態では、ＫｒＦエキシマレーザを光源とするステッパーを用いるものとする。そして、このステッパーの露光範囲を２２ｍｍ角とする。
【００５１】
図５は図４に示したチップを分割露光用に区分けした図である。
【００５２】
ステッパーの露光範囲が２２ｍｍ角であることから、図５に示すように、チップの長手方向であるＸ方向に沿ってチップを３等分し、分割した領域となる分割パターン領域をＡ、ＢおよびＣとしている。各分割パターン領域のＸ方向の長さは１６ｍｍである。そして、分割パターン領域Ａ、ＢおよびＣのそれぞれに対応するレチクルＲＡ、ＲＢおよびＲＣをそれぞれ準備する。レチクルＲＡ、ＲＢおよびＲＣを用いて、各々、Ｘ方向の長さ１６ｍｍ、Ｙ方向の長さ２２ｍｍの大きさを持つ分割パターン領域Ａ、ＢおよびＣをこの順にフォトレジストに露光する。図５に示す分割パターン領域の並びはフォトレジストに転写された場合の順序を示す。なお、図４および図５に示したチップのウェハ上の配置および各分割パターンのチップ内配置を含む情報がチップ配置基準情報となる。
【００５３】
次に、本実施形態で用いるレチクルについて説明する。
【００５４】
図６はレチクルＲＡを示す模式図である。図６に示すように、最初の露光処理に用いるレチクルＲＡには、スコープ１１８で計測可能なウェハアラメントマーク１０がＸ方向とＹ方向のそれぞれに少なくとも１つ配置されている。また、ウェハアライメントマーク１０による位置合わせ前にウェハステージ１１０でアライメントを行うためのプリアライメントマークを設けた方が望ましく、図６に示すレチクルＲＡではプリアライメントマーク１５が設けられている。プリアライメントマーク１５を設ける理由は、メカプリアライメント終了後、ウェハステージ１１０上に搬送されたウェハに対してウェハアライメントマーク１０による位置合わせを行う前に、プリアライメントマーク１５の計測を実施することで、ウェハアライメントマーク１０をスコープ１１８の検出範囲に入るようにすることが可能となるからである。また、レチクルＲＡに対応する分割パターン領域Ａには、プリアライメントマーク１５およびウェハアライメントマーク１０が含まれていることになる。
【００５５】
なお、最初に露光される分割パターン領域Ａに対応したレチクルＲＡだけでなく、残りのレチクルＲＢおよびＲＣについても、レチクルＲＡと同様にウェハアライメントマークやプリアライメントマークが配置されていてもよい。
【００５６】
次に、上述のレチクルを用いたパターン形成方法の手順を説明する。
【００５７】
図７はパターン形成方法の手順を説明するための図である。ここでは、半導体装置の製造工程で、まだ最初の露光工程およびその後に続くエッチング工程を経ていないため、ウェハアライメントマークが形成されていないウェハにパターンを形成する場合とする。
【００５８】
はじめに、以下の手順でウェハ上にフォトレジストを形成する。ウェハに対してレジスト塗布装置内でＨＭＤＳ（ヘキサメチルジシラン）雰囲気下で加熱処理を行う。その後、フォトレジストを塗布し、続いて、適切な温度で加熱処理（プリベークまたはソフトベークと呼ばれる）を行う。なお、フォトレジストを塗布したウェハをレジスト付ウェハと称する。
【００５９】
レチクルＲＡ、ＲＢおよびＲＣを予めステッパーにセットした後、レチクル搬送系を動作してレチクルＲＡをレチクルステージ１０４に搭載し、レチクルアライメントを行ってレチクルＲＡを位置決めする。
【００６０】
レジスト付ウェハ７をステッパーにセットすると、ステッパーは装置内でウェハにメカプリアライメントを行った後、送り込みハンドを経由してウェハステージ１１０へレジスト付ウェハ７を移動させる。そして、レジスト付ウェハ７をステップ・アンド・リピート方式でＸ方向およびＹ方向のそれぞれにチップ配置基準情報により設定された距離だけ移動させる。その移動毎に、照明光をレチクルＲＡに照射してフォトレジストに分割パターン領域Ａを順次露光する。
【００６１】
その後、分割パターン領域Ａの露光処理が終了したレジスト付ウェハ７を以下の手順で現像する。レジスト現像装置内で、適切な温度で露光直後の過熱処理（ポスト・イクスポージャ・ベークまたはＰＥＢと呼ばれる）をフォトレジストに行った後、現像液により現像処理を行う。続いて、水洗処理を施し、再度、適切な温度での加熱処理（ポストベークまたはハードベークと呼ばれる）および／またはＵＶ光等による光照射処理を行う。そして、図７（ａ）に示すようにような分割パターン領域Ａのレジストパターンをウェハ上に形成する。  このようにして分割パターン領域Ａのパターンが形成されたフォトレジストをマスクにしてエッチング処理を行って、分割パターン領域Ａをウェハにエッチング段差として作り込む。このエッチング処理により、レチクルＲＡに配置されていたウェハアライメントマーク１０およびプリアライメントマーク１５もウェハに段差パターンとして形成される。その後、アッシング処理してウェハ上に残存するフォトレジストを除去し、適切な剥離液を用いてフォトレジスト残渣も除去する。なお、アッシング処理によるレジスト除去、および／または剥離液によるレジスト残渣除去の処理は必須ではない。以下に述べるように、分割パターン領域ＢおよびＣの露光処理のためにフォトレジストを塗布する際、塗布異常の発生を抑止するために実施することが望ましい。
【００６２】
その後、分割パターン領域Ａ形成の際のレジスト塗布方法と同様にして、再度フォトレジストをウェハ上に塗布する。フォトレジストを再度塗布したウェハをレジスト付ウェハと称する。
【００６３】
次に、分割パターン領域Ｂの露光処理をするためにレチクルＲＡをレチクルステージから取り出して、レチクルＲＢをレチクルステージ１０４に搭載し、レチクルアライメントを行う。そして、レジスト付ウェハ７を装置内でメカプリアライメントし、送り込みハンドを経由してウェハステージ１１０へレジスト付ウェハ７を移動させる。
【００６４】
続いて、ステッパーの制御部１１２は、スコープ１１８にプリアライメントマーク１５を検出させて、スコープ１１８の撮像範囲にアライメントマーク１０が入るようにする。さらに、Ｘ方向およびＹ方向のアライメントマーク１０について、ウェハ中の分割パターン領域Ａの数ショット分に対応して上述した方法で計測する。制御部１１２は、ウェハアライメントマーク１０の計測結果からウェハ上の分割パターン領域Ａの配列情報を求める。
【００６５】
その後、この配列情報から求めた分割パターン領域ＡのＸ方向およびＹ方向のシフト成分、回転成分、ならびに倍率成分を考慮してチップ配置基準情報の座標系を補正した補正座標系を求める。続いて、補正座標系を基準にしたチップ配置基準情報を参照して分割パターン領域Ｂの露光開始位置にレジスト付ウェハ７を移動させる。そして、露光開始位置で照明光をレチクルＲＢに照射して分割パターン領域Ｂの露光処理を行う。
【００６６】
さらに、補正座標系を基準にしたチップ配置基準情報を参照して露光開始位置からステップ・アンド・リピート方式でＸ方向およびＹ方向のそれぞれに所定の距離だけレジスト付ウェハ７を移動させる。そしてその移動毎に、図７（ｂ）に示すように、照明光をレチクルＲＢに照射して分割パターン領域Ｂを順次露光する。本実施形態の場合、分割パターン領域Ａが形成された領域の−Ｘ方向に隣接した領域に分割パターン領域Ｂが露光される。分割パターン領域Ａが形成された領域の−Ｘ方向に隣接した領域とは、図７（ｂ）に示すウェハ外観図において分割パターン領域Ａに対して図の左方向に１６ｍｍ離れた領域である。このようにして、図７（ｂ）に示すように、分割パターン領域Ｂの露光された領域がウェハ上のフォトレジストに形成される。
【００６７】
次に、分割パターン領域Ｃの露光処理をするために、レチクルＲＢをレチクルステージから取り出して、レチクルＲＣをレチクルステージ１０４に搭載し、レチクルアライメントを行う。一方、分割パターン領域Ｂが露光されたレジスト付ウェハ７はそのままウェハステージ１１０上に載せた状態にしておく。
【００６８】
レチクルＲＣのレチクルアライメントが終了した後、補正座標系を基準にしたチップ配置基準情報を参照して分割パターン領域Ｃの露光開始位置にレジスト付ウェハ７を移動させる。そして、露光開始位置で照明光をレチクルRCに照射して分割パターン領域Ｃの露光処理を行う。さらに、補正座標系を基準にしたチップ配置基準情報を参照して露光開始位置からステップ・アンド・リピート方式でＸ方向およびＹ方向のそれぞれに所定の距離だけウェハを移動させる。その移動毎に、図７（ｃ）に示すように、照明光をレチクルRCに照射して分割パターン領域Ｃを順次露光する。
【００６９】
本実施形態の場合、分割パターン領域Bが形成された領域の−Ｘ方向に隣接した領域に分割パターン領域Cが露光される。分割パターン領域Bが形成された領域の−Ｘ方向に隣接した領域とは、図７（ｃ）に示すウェハ外観図において分割パターン領域Bに対して図に向かって左側に１６ｍｍ（分割パターン領域Aに対して左側に３２ｍｍ）離れた領域である。このようにして、図７（ｃ）に示すように、分割パターン領域Ｃの露光された領域がウェハ上のフォトレジストに形成される。
【００７０】
なお、分割パターン領域Ｃの露光処理の際、上述の場合では分割パターン領域Ｂの露光前に求めた補正座標系を用いたが、ウェハアライメントマークを改めて計測し、補正座標系を求め直してもよい。
【００７１】
分割パターン領域ＢおよびＣの露光処理が終了した後、分割パターン領域Ａ形成の際の現像方法と同様にして、レジスト付ウェハ７に現像処理を行う。これにより、図７（ｄ）に示すような分割パターン領域ＢおよびＣのレジストパターンをウェハ上に形成する。
【００７２】
続いて、この分割パターン領域ＢおよびＣのパターンが形成されたフォトレジストをマスクにしてエッチング処理を行って、分割パターン領域ＢおよびＣをウェハにエッチング段差として作り込む。なお、先にエッチング処理して形成された分割パターン領域Ａの領域は、分割パターン領域ＢおよびＣの露光の際には露光されない。そのため、現像処理後もフォトレジストで覆われており、エッチング処理を受けない。その後、アッシング処理してウェハ上に残存するフォトレジストを除去し、適切な剥離液を用いてフォトレジスト残渣も除去する。
【００７３】
このようにして、最初に分割パターン領域Ａを露光してエッチング処理した後、分割パターン領域ＢおよびＣを露光してエッチング処理することで、図７（ｅ）に示すように、所望のチップパターンがウェハ１に形成される。図７（ｅ）では、１０個のチップパターン１１がウェハ１に段差として形成されている。
【００７４】
従来の技術で繋ぎ露光を行う場合には、最初に露光された分割パターン領域Ａのウェハ上の配列情報を確認する手段がないため、分割パターン領域ＢおよびＣがウェハ上に露光される位置の精度は露光装置のステッピング動作の精度にのみ依存していた。これに対して、本実施形態では、分割パターン領域Ａで形成されたアライメントマークを計測して分割パターン領域Ａの配列情報を求め、求めた配列情報を基にして残りの分割パターン領域ＢおよびＣを露光する際の座標系を補正している。そのため、各分割パターン領域の配置は、露光装置のステッピング動作の精度にのみ依存することない。そして、ウェハに形成された分割パターン領域Ａの位置に対応してその後に露光される分割パターン領域ＢおよびＣの露光領域がより精度よく決定され、分割パターン領域間の繋ぎずれを低減できる。
（第２の実施形態）
本実施形態は、分割露光の際、露光範囲の異なる露光処理を組み合わせるものである。本実施形態の半導体装置の製造方法について図８から図１０を参照して説明する。なお、図８から図１０では、図の左右方向をＸ方向とし、図の上下方向をＹ方向とする。また、以下では半導体装置を素子と称する。
【００７５】
図８は素子のチップパターンの外観を示す平面図である。図８（ａ）に示すように、チップパターン１６は、Ｘ方向の長さが４９ｍｍであり、Ｙ方向の長さが２３ｍｍであり、Ｘ方向に細長い形状である。このチップパターン１６は、パターン最小寸法が０．２５μｍである素子部（Ｘ方向４８ｍｍ、Ｙ方向２２ｍｍ）と、アライメントマークを有し、素子部の周りを取り囲むスクライブ部（Ｘ方向、Ｙ方向とも各々幅０．５ｍｍ）とを有する。
【００７６】
図８（ｂ）は図８（ａ）に示したチップパターンを分割露光用に区分けした図である。
【００７７】
図８（ｂ）に示すように、チップパターンが４つの領域に分割されている。４つの領域とは、スクライブ部に相当する分割パターン領域Ａと、素子部の回路パターンをチップ長手方向のＸ方向に沿って３等分に分割した各領域に対応する分割パターン領域Ｂ１、Ｂ２およびＢ３とである。分割パターン領域Ａは、Ｘ方向の長さ４９ｍｍを長辺とし、Ｙ方向の長さ２３ｍｍを短辺とする長方形の各辺から内側０．５ｍｍまでの領域であり、幅０．５ｍｍの枠形状である。ただし、分割パターン領域Ａの露光範囲としては、長辺の長さ４９ｍｍ、短辺の長さ２３ｍｍの長方形の大きさを必要とする。
【００７８】
また、分割パターン領域Ｂ１、Ｂ２およびＢ３は、各々、Ｘ方向の長さ１６ｍｍを短辺とし、Ｙ方向の長さ２２ｍｍを長辺とする長方形の大きさを有する。そして、分割パターン領域Ａ、Ｂ１、Ｂ２およびＢ３のそれぞれに対応するレチクルＲＡ、ＲＢ１、ＲＢ２およびＲＢ３をそれぞれ準備する。レチクルＲＡ、ＲＢ１、ＲＢ２およびＲＢ３を用いて、後述する方法で分割パターン領域Ａ、Ｂ１、Ｂ２およびＢ３をこの順にフォトレジストに露光する。図８（ｂ）に示す分割パターン領域Ｂ１、Ｂ２およびＢ３の並びはフォトレジストに転写された場合の順序を示す。なお、図８に示したチップのウェハ上の配置および各分割パターンのチップ内配置を含む情報がチップ配置基準情報となる。
【００７９】
次に、各分割パターン領域を露光するための露光装置について検討する。
【００８０】
分割パターン領域Ａを露光するには、Ｘ方向の長さ４９ｍｍを長辺とし、Ｙ方向の長さ２３ｍｍを短辺とする長方形以上の大きさの露光範囲が必要である。そのため、ＫｒＦエキシマレーザを光源とするステッパー（以下では、単に「ＫｒＦエキシマステッパー」と称する）では、露光範囲が２２ｍｍ角であるため、分割パターン領域Ａを一括露光することはできない。一方、分割パターン領域Ａはアライメントマークを有するスクライブ部のみであり、一般に用いられるアライメントマークのサイズは小さいものでも１μｍ以上のパターン寸法を有することが多い。そのため、分割パターン領域Ａの露光では、最小寸法が１μｍのパターンが露光可能であればよい。
【００８１】
光源に超高圧水銀ランプによるｉ線を用いる露光範囲の大きなステッパーは、限界解像度がＫｒＦエキシマステッパーよりも低く、パターン最小寸法が０．８μｍ程度である。そのため、この様な露光範囲の大きなｉ線ステッパーは、分割パターン領域Ａの露光最小寸法である１μｍよりも小さい０．８μｍの寸法まで露光可能である。また、このｉ線ステッパーでは５０ｍｍ角の露光範囲を有している。したがって、このｉ線ステッパーであれば、分割パターン領域Ａのパターン最小寸法と露光範囲の要求をどちらも満足し、分割パターン領域Ａをフォトレジストに露光することが可能である。
【００８２】
分割パターン領域Ｂ１、Ｂ２およびＢ３は、各々、Ｘ方向１６ｍｍ、Ｙ方向２２ｍｍの長方形の大きさの露光範囲を必要とし、パターン最小寸法が０．２５μｍであることを要求する。そのため、第１の実施形態で用いた、２２ｍｍ角の露光範囲を有するＫｒＦエキシマステッパーで、分割パターン領域Ｂ１、Ｂ２およびＢ３をフォトレジストに露光することが可能である。
【００８３】
次に、本実施形態で用いるレチクルＲＡについて説明する。
【００８４】
図９はレチクルＲＡを示す模式図である。図９に示すように、最初の露光処理に用いるレチクルＲＡには、ｉ線ステッパーのスコープ１１８で計測可能なウェハアライメントマーク１０がスクライブ部のＸ方向とＹ方向のそれぞれに少なくとも１つ配置されている。また、図９に示すレチクルＲＡにはプリアライメントマーク１５が設けられている。分割パターン領域Ａで囲まれた領域は、露光されないようにするため遮光面２２となっている。
【００８５】
次に、上述のレチクルを用いたパターン形成方法の手順を説明する。なお、ステッパーは第１の実施形態で用いたＫｒＦエキシマステッパーの他に、前記の露光範囲の大きなｉ線ステッパーを用いる。ｉ線ステッパーとＫｒＦエキシマステッパーとは光源が異なるが、他の構成については同様である。ｉ線ステッパーにおいても図３に示す構成と同様の構成については同一の符号を使用し、その詳細な説明を省略する。
【００８６】
図１０はパターン形成方法の手順を説明するための図である。ここでは、素子の製造工程で、まだ最初の露光工程およびその後に続くエッチング工程を経ていないため、ウェハアライメントマークが形成されていないウェハにパターンを形成する場合とする。
【００８７】
はじめに、第１の実施形態で説明したレジスト塗布方法と同様にして、ｉ線用フォトレジストをウェハ上に塗布する。フォトレジストを塗布したウェハをレジスト付ウェハと称する。一方、予めレチクルＲＡをｉ線ステッパーにセットし、レチクルＲＢ１、ＲＢ２およびＲＢ３をＫｒＦエキシマステッパーにセットしておく。そして、レチクルＲＡをレチクルステージ１０４に搭載し、レチクルアライメントを行ってレチクルＲＡを位置決めする。
【００８８】
レジスト付ウェハ７をｉ線ステッパーにセットすると、ウェハにメカプリアライメントを行った後、送り込みハンドを経由してウェハステージ１１０へレジスト付ウェハ７を移動させる。そして、レジスト付ウェハ７をステップ・アンド・リピート方式でＸ方向およびＹ方向のそれぞれにチップ配置基準情報により設定された距離だけ移動させる。その移動毎に、ｉ線照明光をレチクルＲＡに照射してフォトレジストに分割パターン領域Ａを順次露光する。
【００８９】
その後、第１の実施形態と同様にして、レジスト付ウェハ７に現像処理を行う。これにより、図１０（ａ）に示すようにような分割パターン領域Ａのレジストパターンをウェハ上に形成する。
【００９０】
レチクルＲＡに配置されていたウェハアライメントマーク１０およびプリアライメントマークもウェハに段差パターンとして形成される。
【００９１】
次に、ＫｒＦ対応化学増幅型フォトレジスト（以下では、単に「ＫｒＦレジスト」と称する）を形成する。ＫｒＦレジストを塗布したウェハをレジスト付ウェハと称する。
【００９２】
次に、分割パターン領域Ｂ１の露光処理を行うために、レチクル搬送系を動作させてレチクルＲＢ１をレチクルステージ１０４に搭載し、レチクルアライメントを行う。そして、レジスト付ウェハ７を装置内でメカプリアライメントし、送り込みハンドを経由してウェハステージ１１０へレジスト付ウェハ７を移動させる。
【００９３】
続いて、制御部１１２は、スコープ１１８にプリアライメントマーク１５を検出させて、スコープ１１８の撮像範囲にアライメントマーク１０が入るようにする。さらに、Ｘ方向およびＹ方向のアライメントマーク１０について、ウェハ中の分割パターン領域Ａの数ショット分に対応して第１の実施形態で説明した方法と同様にして計測する。制御部１１２は、ウェハアライメントマーク１０の計測結果からウェハ上の分割パターン領域Ａの配列情報を求める。
【００９４】
その後、この配列情報から求めた分割パターン領域ＡのＸ方向およびＹ方向のシフト成分、回転成分、ならびに倍率成分を考慮してチップ配置基準情報の座標系を補正した補正座標系を求める。続いて、補正座標系を基準にしたチップ配置基準情報を参照して分割パターン領域Ｂ１の露光開始位置にレジスト付ウェハ７を移動させる。そして、露光開始位置で照明光をレチクルＲＢ１に照射して分割パターン領域Ｂの露光処理を行う。
【００９５】
さらに、補正座標系を基準にしたチップ配置基準情報を参照して露光開始位置からステップ・アンド・リピート方式でＸ方向およびＹ方向のそれぞれに所定の距離だけレジスト付ウェハ７を移動させる。その移動毎に、図１０（ｂ）に示すように、照明光をレチクルＲＢ１に照射して分割パターン領域Ｂ１を順次露光する。
【００９６】
本実施形態の場合、図９に示したレチクル像においては、分割パターン領域Ａの内部左側でスクライブ部に隣接した領域に分割パターン領域Ｂ１が露光される。図１０（ｂ）では、分割パターン領域Ｂ１は分割パターン領域Ａの内部右側に位置している。このようにして、図１０（ｂ）に示すように、分割パターン領域Ｂ１の露光された領域がウェハ上のＫｒＦフォトレジストに形成される。
【００９７】
次に、分割パターン領域Ｂ２の露光処理をするために、レチクルＲＢ１を取り出し、続いて、レチクルＲＢ２をレチクルステージ１０４に搭載し、レチクルアライメントを行う。一方、分割パターン領域Ｂ１が露光されたレジスト付ウェハ７はそのままウェハステージ１１０上に載せた状態にしておく。
【００９８】
レチクルＲＢ２のレチクルアライメントが終了した後、補正座標系を基準にしたチップ配置基準情報の分割パターン領域Ｂ２の露光開始位置にレジスト付ウェハ７を移動させる。そして、露光開始位置で照明光をレチクルＲＢ２に照射して分割パターン領域ＲＢ２の露光処理を行う。さらに、補正座標系を基準にしたチップ配置基準情報を参照して露光開始位置からステップ・アンド・リピート方式でＸ方向およびＹ方向のそれぞれに所定の距離だけレジスト付ウェハ７を移動させる。その移動毎に、図１０（ｃ）に示すように、照明光をレチクルＲＢ２に照射して分割パターン領域Ｂ２を順次露光する。
【００９９】
本実施形態の場合、図９に示したレチクル像においては、分割パターン領域Ａの内部中央の領域に分割パターン領域Ｂ２が露光される。図１０（ｃ）では、分割パターン領域Ｂ２は分割パターン領域Ａの内部中央の領域に位置している。分割パターン領域Ａの内部中央の領域とは、図１０（ｃ）に示すウェハ外観図において分割パターン領域Ｂ１に対して図に向かって左側に１６ｍｍ離れた領域である。このようにして、図１０（ｃ）に示すように、分割パターン領域Ｂ２の露光された領域がウェハ上のＫｒＦレジストに形成される。
【０１００】
次に、分割パターン領域Ｂ３の露光処理をするために、レチクルステージ１０４からレチクルＲＢを取り出し、レチクルステージ１０４にレチクルルＲＣを搭載し、レチクルアライメントを行う。一方、分割パターン領域Ｂ２が露光されたレジスト付ウェハ７はそのままウェハステージ１１０上に載せた状態にしておく。
【０１０１】
レチクルＲＢ３のレチクルアライメントが終了した後、補正座標系を基準にしたチップ配置基準情報を参照して分割パターン領域Ｂ３の露光開始位置にレジスト付ウェハ７を移動させる。そして、露光開始位置で照明光をレチクルＲＢ３に照射して分割パターン領域Ｂ３の露光処理を行う。さらに、補正座標系を基準にしたチップ配置基準情報を参照して露光開始位置からステップ・アンド・リピート方式でＸ方向およびＹ方向のそれぞれに所定の距離だけレジスト付ウェハ７を移動させる。その移動毎に、図１０（ｄ）に示すように、照明光をレチクルＲＢ３に照射して分割パターン領域Ｂ３を順次露光する。
【０１０２】
本実施形態の場合、図９に示したレチクル像においては、分割パターン領域Ａの内部右側でスクライブ部に隣接した領域に分割パターン領域Ｂ３が露光される。図１０（ｄ）では、分割パターン領域Ｂ３は分割パターン領域Ａの内部左側に位置する領域である。分割パターン領域Ａの内部左側に位置する領域とは、図１０（ｄ）に示すウェハ外観図において分割パターン領域Ｂ２に対して図に向かって左側に１６ｍｍ離れた領域である。このようにして、図１０（ｄ）に示すように、分割パターン領域Ｂ３の露光された領域がウェハ上のＫｒＦフォトレジストに形成される。
【０１０３】
なお、分割パターン領域Ｂ２および分割パターン領域Ｂ３の露光処理の際、上述の場合では分割パターン領域Ｂ１の露光前に求めた補正座標系を用いたが、ウェハアライメントマークを改めて計測し、補正座標系を求め直してもよい。
【０１０４】
その後、分割パターン領域Ｂ１、Ｂ２およびＢ３の露光処理が終了したレジスト付ウェハ７を以下の手順で現像する。レジスト現像装置内で、適切な温度で露光直後のＰＥＢ処理をＫｒＦレジストに行った後、現像液により現像処理を行う。続いて、水洗処理を施し、再度、適切な温度でのポストベーク処理および／またはＵＶ光等による光照射処理を行って、図１０（ｅ）に示すような分割パターン領域Ｂ１、Ｂ２およびＢ３のレジストパターンをウェハ上に形成する。
【０１０５】
続いて、この分割パターン領域Ｂ１、Ｂ２およびＢ３のパターンが形成されたＫｒＦレジストをマスクにしてエッチング処理を行って、分割パターン領域Ｂ１、Ｂ２およびＢ３をウェハにエッチング段差として作り込む。なお、先にエッチング処理して形成された分割パターン領域Ａの領域は、分割パターン領域Ｂ１、Ｂ２およびＢ３の露光の際には露光されない。その後、アッシング処理してウェハ上に残存するＫｒＦレジストを除去し、適切な剥離液を用いてＫｒＦレジスト残渣も除去する。
【０１０６】
このようにして、最初に分割パターン領域Ａを露光してエッチング処理した後、分割パターン領域Ｂ１、Ｂ２およびＢ３を露光してエッチング処理することで、図１０（ｆ）に示すように、所望のチップパターンがウェハに形成される。
【０１０７】
上述したように、本実施形態では、分割パターン領域Ａのアライメントマークをウェハに形成した後、アライメントマークを計測して分割パターン領域Ａの配列情報を得ている。これによって、分割パターン領域Ｂ１、Ｂ２およびＢ３の露光処理の際の座標系を補正している。ウェハに直接形成されたアライメントマークを用いてウェハとレチクルとの位置合わせを行っているため、ウェハに形成されたアライメントマークの位置に対して分割パターン領域Ｂ１、Ｂ２およびＢ３の露光領域がより精度よく決定される。したがって、スクライブ部および素子部間の繋ぎずれと、分割パターン領域間の繋ぎずれを低減できる。
【０１０８】
また、本実施形態では、アライメントマークをチップパターンの外周部のスクライブ部に設けているので、回路パターン領域をより広くとれる。
【０１０９】
また、アライメントマークを含む分割パターン領域Ａの露光処理にｉ線ステッパーを使用し、分割パターン領域Ｂ１、Ｂ２およびＢ３の露光処理にＫｒＦエキシマステッパーを使用している。分割パターン領域Ａの露光処理にｉ線ステッパーを用いることで、ＫｒＦエキシマステッパーの装置負荷が軽減される。
【０１１０】
また、分割パターン領域Ａを形成するためのフォトレジストと分割パターン領域Ｂ１、Ｂ２およびＢ３を形成するためのフォトレジストとが異なるため、分割パターン領域Ａを形成するためのフォトレジストに耐エッチング性の高いものを使用できる。これによって、アライメントマークのパターンをより深く基板に刻むことも可能である。アライメントマークのパターンが深く刻まれると、その後の工程でシリコン酸化膜等の絶縁膜が複数積層されても、アライメントマークとして使用できる可能性が高くなる。
【０１１１】
なお、上記第１および第２の実施形態では、露光範囲をＸ方向にはみだすチップパターンについて述べた。しかし、露光範囲をＹ方向にはみだすチップパターンの他、ＸおよびＹの両方向にはみだすチップパターンについても露光可能な大きさに分割すれば、本発明に適用することが可能である。チップパターンの分割領域の数、分割の方法は任意である。
【０１１２】
また、ステップ・アンド・リピート方式の露光装置であるステッパーを用いて本発明の半導体装置の製造方法を実施する場合について説明したが、露光装置はステッパーに限らない。ステップ・アンド・スキャン方式の露光装置であるスキャナー、電子ビーム露光装置その他の露光装置等を用いて、本発明に半導体装置の製造方法を実施することは可能である。また、露光装置は、その露光範囲と解像能力（限界解像度、パターン最小寸法、および最小露光寸法等）と所望の半導体装置のデザイン寸法に照らして複数台用いてよい。
【０１１３】
さらに、上記第１および第２の実施形態で説明したものは、一例であって、本発明がこれに限定されるものではない。
【図面の簡単な説明】
【０１１４】
【図１】本発明においてレチクルＲＡにアライメントマークを配置した場合を示す図である。
【図２】本発明におけるパターン形成方法を示す図である。
【図３】第１の実施形態で使用されるステッパーの構成を説明するための図である。
【図４】第１の実施形態における素子のチップパターンの外観を示す平面図である。
【図５】図４に示したチップを分割露光用に区分けした図である。
【図６】第１の実施形態におけるレチクルＲＡを示す模式図である。
【図７】第１の実施形態におけるパターン形成方法の手順を説明するための図である。
【図８】第２の実施形態における素子のチップパターンの外観を示す平面図である。
【図９】第２の実施形態におけるレチクルＲＡを示す模式図である。
【図１０】第２の実施形態におけるパターン形成方法の手順を説明するための図である。
【図１１】ウェハに形成するチップのサイズおよび配置の一例を示す外観模式図である。
【図１２】チップパターンおよび露光範囲の形状と大きさを示す図である。
【図１３】図１２に示したチップパターンを露光可能な大きさに分割した状態を示す図である。
【図１４】図１３に示したチップパターンのパターン形成方法を示す図である。
【符号の説明】
【０１１５】
１    ウェハ
２    素子
３    露光範囲
４、５、６    分割パターン領域
７    レジスト付ウェハ
１０    アライメントマーク
１１、１６、２０    チップパターン
１５    プリアライメントマーク
２２    遮光面
Ａ、Ｂ、Ｂ１、Ｂ２、Ｂ３、Ｃ    分割パターン領域
ＲＡ、ＲＢ、ＲＣ    レチクル
【図１】
2006310446.tif 000003
【図２】
2006310446.tif 000004
【図３】
2006310446.tif 000005
【図４】
2006310446.tif 000006
【図５】
2006310446.tif 000007
【図６】
2006310446.tif 000008
【図７】
2006310446.tif 000009
【図８】
2006310446.tif 000010
【図９】
2006310446.tif 000011
【図１０】
2006310446.tif 000012
【図１１】
2006310446.tif 000013
【図１２】
2006310446.tif 000014
【図１３】
2006310446.tif 000015
【図１４】
2006310446.tif 000016