(57)【要約】【課題】  基材の上に、はんだ材料からなるはんだ層を介して半導体素子を接合してなる半導体装置において、はんだ層中のボイドの大きさを抑制することにより、半導体素子の冷却性能を適切に確保する。【解決手段】  基材１０の上に、はんだ材料からなるはんだ層２０を介して半導体素子３０が接合されてなる半導体装置１００において、半導体素子３０は駆動時に発熱することによって、その面内にて温度分布を持つものであり、半導体素子３０において駆動時に許容される最大温度をＴｔ、上記温度分布上において半導体素子３０の位置ｘに対応した温度をＴｃとしたとき、この最大温度Ｔｔから温度Ｔｃを差し引いた値を温度マージンΔＴとし、半導体素子３０の面内にて温度マージンΔＴが大きい位置ｘほど、はんだ層２０中に存在するボイド４０の最大直径ｄｔが大きくなっている。【選択図】        図１
2006120837.tif 000002
【特許請求の範囲】
【請求項１】
基材（１０、５０）に、はんだ材料からなるはんだ層（２０、２１）を介して半導体素子（３０）が接合されてなる半導体装置において、
前記半導体素子（３０）は駆動時に発熱することによって、その面内にて温度分布を持つものであり、
前記半導体素子（３０）において駆動時に許容される最大温度をＴｔ、前記温度分布上において前記半導体素子（３０）の位置に対応した温度をＴｃとしたとき、前記最大温度Ｔｔから前記温度Ｔｃを差し引いた値を温度マージンΔＴとし、
前記半導体素子（３０）の面内にて前記温度マージンΔＴが大きい位置ほど、前記はんだ層（２０、２１）中に存在するボイド（４０）の最大直径ｄｔが大きくなっていることを特徴とする半導体装置。
【請求項２】
前記最大温度Ｔｔは、前記半導体素子（３０）の最大発熱温度であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
基材（１０、５０）に、はんだ材料からなるはんだ層（２０、２１）を介して半導体素子（３０）を接合してなる半導体装置の製造方法において、
駆動時における前記半導体素子（３０）の面内の温度分布を求め、
前記半導体素子（３０）において駆動時に許容される最大温度をＴｔ、前記温度分布上において前記半導体素子（３０）の位置に対応した温度をＴｃとしたとき、前記最大温度Ｔｔから前記温度Ｔｃを差し引いた値である温度マージンΔＴを求め、
前記半導体素子（３０）の面内にて前記温度マージンΔＴの比較的小さい位置に、前記はんだ材料を設置した後、当該はんだ材料をリフローすることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基材に、はんだ材料からなるはんだ層を介して半導体素子を接合してなる半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
この種の半導体装置は、一般に、回路基板などの基材の上に、はんだ材料を介して半導体素子を搭載し、このはんだ材料をリフローさせることではんだ層を形成し、それによって半導体素子と基材とをはんだ接合してなるものである。
【０００３】
このような半導体装置においては、駆動時には半導体素子が発熱し、その熱は、はんだ層を介して基材から放熱される。しかし、はんだ層中にボイドが存在すると、その放熱経路が遮断され、半導体素子に許容される最大温度を超えるなど、半導体素子の冷却性能を確保できなくなる。
【０００４】
これに対して、従来では、半導体素子を基板上にはんだ接合する際に、はんだ層中のボイドの発生を抑制する製造方法が提案されている（たとえば、特許文献１参照）。
【特許文献１】特開平６−２３５３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記したようなボイド発生を抑制する製造方法を採用したとしても、はんだ層中のボイドを完全に無くすことは困難である。
【０００６】
そこで、はんだ層中のボイドの存在を許容しつつ、半導体素子の冷却性能を確保できるようにしたいのであるが、従来では、具体的に、ボイドが半導体装置の冷却性能に及ぼす影響、およびボイドの位置や直径に関する規定を記載したものは無い。
【０００７】
本発明は、上記問題に鑑みてなされたものであり、基材の上に、はんだ材料からなるはんだ層を介して半導体素子を接合してなる半導体装置において、はんだ層中のボイドの大きさを抑制することにより、半導体素子の冷却性能を適切に確保できるようにすることを目的とする。
【課題を解決するための手段】
【０００８】
上述したように、従来では、半導体装置において目標とする冷却性能を得るためには、ボイドの直径をどの程度に抑えればよいかといった判断指標が不明確であるという問題がある。
【０００９】
そこで、本発明者らは、ボイドの位置や直径が半導体装置の冷却性能に及ぼす影響について鋭意検討を行った。その検討の内容について説明する。
【００１０】
図１に示されるように、基材１０の上に、はんだ層２０を介して半導体素子３０を接合してなる半導体装置を想定する。ここで、基材１０の面方向における半導体素子３０の寸法をＬ１、はんだ層２０中のボイド４０の直径をｄとしており、半導体素子３０の一方の端部を原点０として他方の端部へ向かう方向の位置すなわち半導体素子３０の面内位置をｘとする。
【００１１】
この半導体装置において、はんだ層２０にボイドが存在しない場合には、一般的に半導体素子３０の駆動時の発熱による温度Ｔｃは、図２に示されるように半導体素子３０の面内にて温度分布を持つことを見出した。
【００１２】
図２は、半導体素子３０の面内位置ｘと当該面内位置ｘ毎の半導体素子３０の温度Ｔｃとの関係を示す図である。この図に示される関係は、ＦＥＭ解析などによるシミュレーションを行ったり、実際に半導体素子３０を駆動させてサーモグラフィなどで測定することにより、得られる。
【００１３】
この図２に示されるように、半導体素子３０は駆動時に発熱することによって、その面内にて、相対的に中央部すなわち面内位置ｘがＬ１／２の部分が高温となり、端部が低温となるような温度分布を有する。
【００１４】
しかし、はんだ層２０にボイド４０が含まれる場合、図３に示されるように、該当するボイド４０が存在する位置において、半導体素子３０の温度Ｔｃが局所的にΔＴｂだけ上昇する。
【００１５】
ここで、図４は、ボイド４０の直径ｄとボイド４０による半導体素子温度の局所温度上昇ΔＴｂとの関係を示す図である。この図４に示される関係は、ＦＥＭ解析などによるシミュレーションを行ったり、実際にはんだ層２０中に大きさの異なるボイド４０を発生させた状態で半導体素子３０を駆動させてサーモグラフィなどで測定することにより、得ることができる。
【００１６】
図４に示されるように、半導体素子温度の局所温度上昇ΔＴｂは、ボイド４０の直径ｄと相関があり、ボイド４０の直径ｄが大きいほど、局所温度上昇ΔＴｂも大きくなることがわかった。また、本発明者らの検討によれば、ボイド４０の直径ｄが同じ場合には、ボイド４０の半導体素子３０の面内位置ｘによらず、局所温度上昇ΔＴｂは同じであることもわかった。
【００１７】
また、半導体素子３０において駆動時に許容される最大温度をＴｔ、図２に示されるような温度分布上において半導体素子３０の位置ｘに対応した温度をＴｃとしたとき、当該最大温度Ｔｔから当該温度Ｔｃを差し引いた値を温度マージンΔＴとする。
【００１８】
そして、このような温度マージンΔＴを規定した場合には、図５に示されるように、半導体素子３０の面内位置ｘと当該面内位置ｘ毎の温度マージンΔＴとの関係を得ることができる。
【００１９】
上述したように、温度分布上において半導体素子３０の位置ｘに対応した温度Ｔｃは、半導体素子３０の面内の中央部で高く、端部で低いため、温度マージンΔＴは、図５に示されるように、半導体素子３０の面内の中央部でΔＴ１と小さく、面内の端部でΔＴ２と大きいものとなっている。
【００２０】
温度マージンΔＴが大きいということは、上記の局所温度上昇ΔＴｂが大きくてもよいということである。半導体素子３０の面内位置ｘにおいては、その位置ｘの温度マージンΔＴがその位置ｘにおける許容される局所温度上昇ΔＴｂに相当し、そこから、その位置ｘにおいて許容されるボイド４０の最大直径ｄを求めることができる。
【００２１】
つまり、半導体素子３０の面内にて温度マージンΔＴが大きい位置ほど、はんだ層２０中に存在するボイド４０の最大直径ｄを大きくすることができる。本発明は、このような検討結果に基づいて創出されたものである。
【００２２】
すなわち、請求項１に記載の発明では、基材（１０、５０）に、はんだ材料からなるはんだ層（２０、２１）を介して半導体素子（３０）が接合されてなる半導体装置において、半導体素子（３０）は駆動時に発熱することによって、その面内にて温度分布を持つものであり、半導体素子（３０）において駆動時に許容される最大温度をＴｔ、前記温度分布上において半導体素子（３０）の位置に対応した温度をＴｃとしたとき、最大温度Ｔｔから前記温度Ｔｃを差し引いた値を温度マージンΔＴとし、半導体素子（３０）の面内にて温度マージンΔＴが大きい位置ほど、はんだ層（２０、２１）中に存在するボイド（４０）の最大直径ｄｔが大きくなっていることを特徴としている。
【００２３】
それによれば、半導体素子（３０）の面内にて位置毎に異なる温度マージンΔＴに応じて、最大温度Ｔｔを超えずに冷却性能を確保可能な範囲内の大きさに、ボイド（４０）の最大直径ｄｔをとどめることができる。
【００２４】
よって、本発明によれば、基材（１０、５０）の上に、はんだ材料からなるはんだ層（２０、２１）を介して半導体素子（３０）を接合してなる半導体装置において、はんだ層（２０、２１）中のボイド（４０）の大きさを抑制することにより、半導体素子（３０）の冷却性能を適切に確保することができる。
【００２５】
ここで、請求項２に記載の発明のように、請求項１に記載の半導体装置においては、前記最大温度Ｔｔは、半導体素子（３０）の最大発熱温度とすることができる。
【００２６】
請求項３に記載の発明では、基材（１０、５０）に、はんだ材料からなるはんだ層（２０、２１）を介して半導体素子（３０）を接合してなる半導体装置の製造方法において、駆動時における半導体素子（３０）の面内の温度分布を求め、半導体素子（３０）において駆動時に許容される最大温度をＴｔ、前記温度分布上において半導体素子（３０）の位置に対応した温度をＴｃとしたとき、前記最大温度Ｔｔから前記温度Ｔｃを差し引いた値である温度マージンΔＴを求め、半導体素子（３０）の面内にて温度マージンΔＴの比較的小さい位置に、はんだ材料を設置した後、当該はんだ材料をリフローすることを特徴としている。
【００２７】
上述したように、半導体素子（３０）の面内にて温度マージンΔＴの比較的小さい位置では、その位置にてはんだ層（２０、２１）中に存在するボイド（４０）の最大直径（ｄｔ）も小さくする必要がある。
【００２８】
そこで、本製造方法のように、半導体素子（３０）の面内にて温度マージンΔＴの比較的小さい位置に、はんだ材料を設置すれば、リフローによってその位置を原点としてはんだ材料が広がっていく。
【００２９】
はんだ材料をリフローしたとき、はんだ材料は溶けて設置部位すなわち原点から周囲に広がっていくが、その広がっていくときに、雰囲気ガスを巻き込むなどにより、ボイド（４０）が発生しやすくなる。
【００３０】
その点、本製造方法では、許容されるボイド（４０）の最大直径（ｄｔ）が小さい位置を、はんだ材料の広がりの原点としているため、この位置すなわち広がりの原点では、ボイド（４０）が発生しにくくなる。
【００３１】
つまり、本発明によれば、上記請求項１に記載の半導体装置を適切に製造することのできる半導体装置の製造方法を提供することができる。
【００３２】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
【００３４】
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置１００の概略的な断面構成を示す図である。
【００３５】
図１に示されるように、本実施形態の半導体装置１００は、基材１０の上に、はんだ層２０を介して半導体素子３０を接合してなる。ここで、基材１０の面方向における半導体素子３０の寸法をＬ１、はんだ層２０中のボイド４０の直径をｄとし、半導体素子３０の一方の端部を原点０として他方の端部へ向かう方向の位置すなわち半導体素子３０の面内位置をｘとする。
【００３６】
基材１０は、本実施形態では、セラミック基板やプリント基板などからなる回路基板である。なお、基材１０としては、回路基板以外にも、たとえば、ヒートシンクなどの金属板などであってもよい。
【００３７】
はんだ層２０は、通常のはんだ材料、たとえばＳｎ−Ｐｂはんだや、Ｓｎ−ＡｇなどのＰｂフリーはんだなどを採用することができる。また、半導体素子３０は、半導体チップに半導体製造技術を用いてトランジスタなどの素子を形成してなるＩＣチップや、パワー素子などを採用できる。
【００３８】
そして、この半導体装置１００は、基材１０の上に、はんだ材料を介して半導体素子３０を搭載し、このはんだ材料をリフローさせることではんだ層２０を形成し、それによって半導体素子３０と基材１０とをはんだ接合し、形成されるものである。
【００３９】
そして、この半導体装置１００においては、駆動時には半導体素子３０が発熱し、その熱は、はんだ層２０を介して基材１０から放熱される。
【００４０】
しかし、上記製造工程において、はんだリフロー時に、溶融したはんだ材料に雰囲気ガスが取り込まれるなどによって、できあがったはんだ層２０中にボイド４０が存在する。すると、はんだ層２０を介した上記放熱経路が遮断され、半導体素子３０に許容される最大温度を超えるなど、半導体素子３０の冷却性能を確保できなくなる。
【００４１】
本実施形態は、ボイドの位置や直径が半導体装置の冷却性能に及ぼす影響について鋭意検討を行い、半導体装置において目標とする冷却性能を得るためには、ボイドの直径をどのように抑えればよいかといった判断指標を明確にしたものである。
【００４２】
図２は、図１に示される半導体装置１００においてはんだ層２０にボイドが存在しない場合における、半導体素子３０の面内位置ｘと当該面内位置ｘ毎の半導体素子３０の温度Ｔｃとの関係、すなわち面内温度分布を示す図である。
【００４３】
この図２に示される関係は、ＦＥＭ解析などによるシミュレーションを行ったり、実際に半導体素子３０を駆動させてサーモグラフィなどで測定することにより、得ることができる。
【００４４】
図２に示されるように、この半導体装置１００において、はんだ層２０にボイドが存在しない場合には、半導体素子３０の駆動時の発熱による温度Ｔｃは、半導体素子３０の面内にて温度分布を持つ。
【００４５】
この図２に示されるように、半導体素子３０は駆動時に発熱することによって、その面内にて、相対的に中央部すなわち面内位置ｘがＬ１／２の部分が高温となり、端部が低温となるような温度分布を有する。
【００４６】
また、図３は、図１に示される半導体装置においてはんだ層２０にボイド４０が存在する場合の半導体素子３０の面内温度分布を示す図である。このように、はんだ層２０にボイド４０が含まれる場合、該当するボイド４０が存在する位置において、半導体素子３０の温度Ｔｃが局所的にΔＴｂだけ上昇する。
【００４７】
ここで、図４は、ボイド４０の直径ｄとボイド４０による半導体素子温度の局所温度上昇ΔＴｂとの関係を示す図である。この図４に示される関係は、ＦＥＭ解析などによるシミュレーションを行ったり、実際にはんだ層２０中に大きさの異なるボイド４０を発生させた状態で半導体素子３０を駆動させてサーモグラフィなどで測定することにより、得ることができる。
【００４８】
図４に示されるように、半導体素子温度の局所温度上昇ΔＴｂは、ボイド４０の直径ｄと相関があり、ボイド４０の直径ｄが大きいほど、局所温度上昇ΔＴｂも大きくなる。さらに、本発明者らの検討によれば、ボイド４０の直径ｄが同じ場合、ボイド４０の半導体素子３０の面内位置ｘによらず、局所温度上昇ΔＴｂは同じである。
【００４９】
また、半導体素子３０において駆動時に許容される最大温度（以下、許容最大温度という）をＴｔ、図２に示されるような温度分布上において半導体素子３０の位置ｘに対応した温度（以下、位置温度という）をＴｃとしたとき、当該許容最大温度Ｔｔから当該位置温度Ｔｃを差し引いた値を温度マージンΔＴとする。
【００５０】
ここで、許容最大温度Ｔｔは、半導体装置の目標冷却性能を達成するために許容される最大の温度（目標温度）であり、たとえば、許容最大温度Ｔｔとしては、半導体素子３０の耐熱温度とすることができる。この許容最大温度Ｔｔを決定する際は、最も厳しい場合を想定し、半導体素子３０の最大発熱温度とすることが望ましい。
【００５１】
そして、このような温度マージンΔＴを規定した場合には、図５に示されるように、半導体素子３０の面内位置ｘと当該面内位置ｘ毎の温度マージンΔＴとの関係を得ることができる。
【００５２】
上述したように、半導体素子３０の位置温度Ｔｃは面内温度分布を持ち（図２参照）、半導体素子３０の面内の中央部で高く、端部で低いため、位置ｘごとに許容最大温度Ｔｔまでの温度マージンが異なる。
【００５３】
具体的には、図５に示されるように、温度マージンΔＴは、半導体素子３０の面内の中央部に近い位置ｘ１の温度マージンΔＴ１に対して、中央部から離れた位置ｘ２の温度マージンΔＴ２の方が大きい。
【００５４】
温度マージンΔＴが大きいということは、上記の局所温度上昇ΔＴｂが大きくてもよいということである。半導体素子３０の面内位置ｘにおいては、その位置ｘの温度マージンΔＴがその位置ｘにおける許容される局所温度上昇ΔＴｂに相当し、そこから、その位置ｘにおいて許容されるボイド４０の最大直径ｄを求めることができる。
【００５５】
つまり、図４および図５に示される関係から、温度マージンの小さい（ΔＴ＝ΔＴ１）のときは、直径の小さい（ｄ１以下）ボイド４０しか許容できないが、温度マージンの大きい（ΔＴ＝ΔＴ２）のときは、直径の大きい（ｄ２以下）ボイド４０まで許容できることになる。
【００５６】
図６は、本実施形態の半導体装置１００において半導体素子３０の面内位置ｘと許容されるボイド４０の最大直径ｄｔとの関係を示す図である。図６にハッチング領域として示されるように、各面内位置ｘにおいて、それに対応した最大直径ｄｔ以内の直径ｄを有するボイド４０が許容される。
【００５７】
より、具体的にいうと、本実施形態においては、図６に示されるように、半導体素子温度が相対的に高温である中央部（たとえばｘ＝ｘ１）では直径ｄ１までの大きさのボイド４０が許容でき、中央部から離れた位置（たとえばｘ＝ｘ２）では直径ｄ２までの大きさのボイド４０が許容できることになり、位置ｘに応じてボイド４０の最大直径ｄｔが求められる。
【００５８】
そして、このことは、本実施形態の半導体装置１００の構成をみた場合、半導体素子３０の面内にて温度マージンΔＴが大きい位置ほど、はんだ層２０中に存在するボイド４０の最大直径ｄが大きくなっているということである。
【００５９】
このように、本実施形態の半導体装置１００は、基材１０の上に、はんだ材料を介して半導体素子３０を搭載し、はんだリフローさせることによって半導体素子３０と基材１０とをはんだ接合し、形成されるものであるが、形成後のはんだ層２０内のボイド４０の大きさを面内位置ｘ毎に規定したものである。
【００６０】
つまり、本実施形態の半導体装置１００を製造するにあたっては、まず、上記図２に示されるような半導体素子３０の面内温度分布を計算や実験などにより求める。次に、上記図４に示されるようなボイド４０の直径ｄと局所温度上昇ΔＴｂとの関係を、計算や実験などにより求める。
【００６１】
そして、半導体素子３０の許容最大温度Ｔｔを決定して、この許容最大温度Ｔｔと上記半導体素子３０の面内温度分布との関係から、上記図５に示されるような半導体素子３０の面内位置ｘ毎の温度マージンΔＴ、つまり温度マージンΔＴの面内分布を求める。
【００６２】
そして、上記ボイド４０の直径ｄと局所温度上昇ΔＴｂとの関係に対して、各面内位置ｘにおける温度マージンΔＴを当てはめることで、各面内位置ｘにおいて、許容されるボイド４０の最大直径ｄｔを求める。
【００６３】
こうして、上記図６に示されるように、半導体素子３０の面内位置ｘにおいて許容されるボイド４０の最大直径ｄｔがわかる。
【００６４】
そして、半導体素子３０と基材１０とがはんだ層２０を介して接合された半導体装置１００に対して、各面内位置ｘにおけるボイド４０の直径を測定し、これが上記最大直径ｄｔを超える場合は、その半導体装置１００は、不適格品とし、上記最大直径ｄｔ以内の適格なものを本実施形態の半導体装置１００とする。
【００６５】
このようにして、できあがった本実施形態の半導体装置は、基材１０の上に、はんだ材料からなるはんだ層２０を介して半導体素子３０が接合されてなる半導体装置において、半導体素子３０は駆動時に発熱することによって、その面内にて温度分布を持つものであり、半導体素子３０において駆動時に許容される最大温度（許容最大温度）をＴｔ、上記温度分布上において半導体素子３０の位置ｘに対応した温度（位置温度）をＴｃとしたとき、許容最大温度Ｔｔから位置温度Ｔｃを差し引いた値を温度マージンΔＴとし、半導体素子３０の面内にて温度マージンΔＴが大きい位置ｘほど、はんだ層２０中に存在するボイド４０の最大直径ｄｔが大きくなっていることを特徴とする半導体装置１００が提供される。
【００６６】
それによれば、半導体素子３０の面内にて位置ｘ毎に異なる温度マージンΔＴに応じて、許容最大温度Ｔｔを超えずに冷却性能を確保可能な範囲内の大きさに、ボイド４０の最大直径ｄｔをとどめることができる。
【００６７】
よって、本実施形態によれば、基材１０の上に、はんだ材料からなるはんだ層２０を介して半導体素子３０を接合してなる半導体装置１００において、はんだ層２０中のボイド４０の大きさを抑制することにより、半導体素子３０の冷却性能を適切に確保することができる。
【００６８】
ここで、上述したが、本実施形態では、許容最大温度Ｔｔとしては、半導体素子３０の最大発熱温度とすることができる。
【００６９】
また、本実施形態の半導体装置１００を製造するにあたって、基材１０と半導体素子３０との間にはんだ材料を配置してリフローを行うが、このとき、半導体素子３０の面内にて温度マージンΔＴの比較的小さい位置ｘに、はんだ材料を設置した後、当該はんだ材料をリフローすることが好ましい。
【００７０】
このことは、図６に示されるような関係を有する本実施形態の半導体装置１００においては、はんだ材料は、半導体素子３０の面内位置ｘにおける中央部（ｘ＝Ｌ１／２）付近に配設することに相当する。
【００７１】
上述したように、半導体素子３０の面内にて温度マージンΔＴの比較的小さい位置ｘでは、その位置ｘにてはんだ層２０中に存在するボイド４０の最大直径ｄｔも小さくする必要がある。
【００７２】
そこで、この好ましい製造方法のように、半導体素子３０の面内にて温度マージンΔＴの比較的小さい位置ｘに、はんだ材料を設置すれば、リフローによってその位置を原点としてはんだ材料が広がっていく。
【００７３】
はんだ材料をリフローしたとき、はんだ材料は溶けて周囲に広がっていくが、その溶融したはんだ材料が設置部位すなわち原点から広がっていくときに、雰囲気ガスを巻き込むなどにより、ボイド４０が発生しやすくなる。
【００７４】
その点、本製造方法では、許容されるボイド４０の最大直径ｄｔが小さい位置ｘを、はんだ材料の広がりの原点としているため、この位置すなわち広がりの原点では、ボイド４０が発生しにくくなる。
【００７５】
つまり、本実施形態によれば、基材１０の上に、はんだ材料からなるはんだ層２０を介して半導体素子３０を接合してなる半導体装置の製造方法において、駆動時における半導体素子３０の面内の温度分布を求め、上記許容最大温度Ｔｔから上記位置温度Ｔｃを差し引いた値である温度マージンΔＴを求める。
【００７６】
そして、半導体素子３０の面内にて温度マージンΔＴの比較的小さい位置に、はんだ材料を設置した後、当該はんだ材料をリフローすることを特徴とする半導体装置の製造方法が提供される。
【００７７】
それによれば、上記したような半導体素子３０の面内位置ｘ毎にボイド４０の最大直径ｄｔが規定された本実施形態の半導体装置１００を適切に製造することができる。
【００７８】
また、本実施形態の効果としては、位置によらずある一定の直径のボイドで規格する場合に比べ、本実施形態では、半導体素子温度が許容最大温度Ｔｔに対して温度マージンΔＴの大きい位置では比較的大きい直径のボイド４０であっても許容する規定であるため、半導体装置の歩留まりを向上でき、低コスト化につながる。
【００７９】
［変形例］
本実施形態の変形例について、図７、図８、図９、図１０を参照して述べる。
【００８０】
図７は、第１の変形例における半導体素子の面内温度分布を示す図であり、図８は、第１の変形例における半導体素子の面内位置と当該面内位置毎の温度マージンΔＴとの関係を示す図である。
【００８１】
また、図９は、第２の変形例としての半導体装置の概略断面構成を示す図であり、図１０は、第２の変形例における半導体素子の面内位置と当該面内位置毎の温度マージンΔＴとの関係を示す図である。
【００８２】
まず、半導体素子３０の面内温度分布については、隣接する半導体素子がある場合や、半導体素子の平面形状が一般的な四角形でない場合、たとえば、円形、三角形、五角形など多角形の場合など、必ずしも上記図２に示されるような中央部が高温で端部が低温という温度分布にならない場合がある。
【００８３】
たとえば、図７に示されるように、偏った温度分布となる場合がある。図７に示される温度分布では、半導体素子３０の端部側が高温となっている。
【００８４】
このような場合においても前述の方法と同様に、図８に示されるように、半導体素子３０の面内位置ｘごとに許容最大温度Ｔｔまでの温度マージンΔＴを求め、上記図４に示されるようなボイド４０の直径ｄと局所温度上昇ΔＴｂとの関係から、各面内位置ｘ毎に許容されるボイド４０の最大直径ｄｔを求める。
【００８５】
それにより、上記と同様に、半導体素子３０の面内にて温度マージンΔＴが大きい位置ｘほど、はんだ層２０中に存在するボイド４０の最大直径ｄｔが大きくなっていることを特徴とする半導体装置が提供される。
【００８６】
さらに、たとえば１個の半導体素子３０が複数の材料で構成されている場合など、材料の耐熱温度などの関係で、半導体素子の許容最大温度Ｔｔが、１個の半導体素子３０の中の面内位置ｘごとに異なる場合がある。
【００８７】
図９では、１個の半導体素子３０が三種類の材料３０ａ、３０ｂ、３０ｃにて構成されたものとなっている。たとえば、最大許容温度Ｔｔをそれぞれの材料３０ａ、３０ｂ、３０ｃにおいて、耐熱温度Ｔｔ１、Ｔｔ２、Ｔｔ３とする場合には、図１０に示されるように、１個の半導体素子３０におけるそれぞれの位置ｘで許容最大温度Ｔｔが異なることになる。
【００８８】
このような場合においても、図１０に示されるように、半導体素子３０の面内位置ｘごとに許容最大温度Ｔｔまでの温度マージンΔＴを求め、上記図４に示されるようなボイド４０の直径ｄと局所温度上昇ΔＴｂとの関係から、各面内位置ｘ毎に許容されるボイド４０の最大直径ｄｔを求める。
【００８９】
それにより、上記と同様に、半導体素子３０の面内にて温度マージンΔＴが大きい位置ｘほど、はんだ層２０中に存在するボイド４０の最大直径ｄｔが大きくなっていることを特徴とする半導体装置が提供される。
【００９０】
なお、これらの変形例の製造方法においても、半導体素子３０の面内にて温度マージンΔＴの比較的小さい位置ｘに、はんだ材料を設置した後、当該はんだ材料をリフローすることが好ましい。
【００９１】
以上、本実施形態において、はんだ層２０に含まれるボイド４０の平面方向の位置と直径について規定方法を述べたが、接合方向（厚み方向）の位置についても述べておく。
【００９２】
ボイド４０は同一平面位置であった場合、半導体素子３０から離れるほど、はんだ層２０内での熱拡散により、ボイド４０による半導体素子３０の局所温度上昇ΔＴが緩和されるため、ボイド４０の直径を大きくしてもよい。つまり、はんだ層２０の厚さ方向において、半導体素子３０から離れた位置ほど、直径ｄの大きいボイド４０を許容することができる。
【００９３】
（第２実施形態）
図１１は、本発明の第２実施形態に係る半導体装置２００の概略的な断面構成を示す図である。
【００９４】
図１１に示されるように、本実施形態の半導体装置２００は、基材としての下側ヒートシンク１０の上に、第１のはんだ層２０を介して半導体素子３０を接合し、その上に第２のはんだ層２１を介して基材としての金属体５０を接合し、その上に第３のはんだ層２２を介して上側ヒートシンク６０を接合したものである。
【００９５】
ここで、各ヒートシンク１０、６０および金属体５０は放熱性に優れた部材であり、また、各はんだ層２０、２１、２２は、上記第１実施形態に示されるはんだ層２０と同様の材質からなるものにできる。
【００９６】
このような半導体装置２００によれば、半導体素子３０からの熱は、半導体素子３０の下方では下側ヒートシンク１０から放熱され、半導体素子３０の上方では金属体５０およに上側ヒートシンク６０から放熱される。つまり、本実施形態の半導体装置２００では、半導体素子３０の上下両面からの放熱が可能となっている。
【００９７】
ここで、半導体素子３０の制御配線取り出しなどの理由で、第２のはんだ層２１および金属体５０の面方向の寸法Ｌ２は、第１のはんだ層２０および半導体素子３０の面方向の寸法Ｌ１と異なっていてもよい。
【００９８】
本実施形態の半導体装置２００において、半導体素子３０と基材としての下側ヒートシンク１０とを接合する第１のはんだ層２０に含まれるボイド４０だけでなく、半導体素子３０と基材としての金属体５０とを接合する第２のはんだ層２１に含まれるボイド４０についても、上記第１実施形態と同様の方法で、面内位置ｘによるボイド４０の直径ｄを規定することができる。
【００９９】
ここで、図１２に示されるように、第１のはんだ層２０に含まれるボイド４０と、第２のはんだ層２１に含まれるボイド４０とが、同じ位置ｘに重なっている場合、ボイド４０による半導体素子３０の局所温度上昇ΔＴｂが増加するため、この同じ位置ｘにおいて許容されるボイド４０の最大直径ｄｔは、各々のはんだ層２０、２１で規定された直径よりも小さく規定する必要がある。
【０１００】
なお、金属体５０と上側ヒートシンク６０とを接合する第３のはんだ層２２については、ボイドが含まれていても。金属体５０内での熱拡散により、半導体素子３０の局所温度上昇が緩和されるため、必ずしも上記実施形態の方法に従ってボイドの直径を規定する必要はない。
【０１０１】
ただし、金属体５０の熱伝導率によって上記の熱拡散効果が異なるため、同じ目標冷却性能を満足させるとしても、第３のはんだ層２２に含まれるボイドについては、同じ位置で比べた場合、金属体５０の熱伝導率が高いほど、大きい直径のボイドまで許容することができる。
【０１０２】
このように、本実施形態によっても、基材１０、５０に、はんだ材料からなるはんだ層２０、２１を介して半導体素子３０が接合されてなる半導体装置において、半導体素子３０は面内温度分布を持ち、許容最大温度Ｔｔから位置温度Ｔｃを差し引いた値を温度マージンΔＴとし、半導体素子３０の面内にて温度マージンΔＴが大きい位置ｘほど、はんだ層２０、２１中に存在するボイド４０の最大直径ｄｔが大きくなっていることを特徴とする半導体装置２００が提供される。
【０１０３】
それによれば、基材１０、５０に、はんだ材料からなるはんだ層２０、２１を介して半導体素子３０を接合してなる半導体装置２００において、はんだ層２０、２１中のボイド４０の大きさを抑制することにより、半導体素子３０の冷却性能を適切に確保することができる。
【０１０４】
また、本実施形態においても、上記第１実施形態に示した好ましい製造方法、すなわち半導体素子３０の面内にて温度マージンΔＴの比較的小さい位置に、はんだ材料を設置した後、当該はんだ材料をリフローするようにした製造方法を採用できることはもちろんである。
【０１０５】
［変形例］
図１３は、本実施形態の変形例としての半導体装置の概略断面構成を示す図である。
【０１０６】
図１３に示されるように、本実施形態において、装置のほぼ全体をモールド樹脂７０により封止してもよい。このモールド樹脂７０は、エポキシ系樹脂などの通常のモールド材料であり、金型を用いたトランスファーモールド法などにより成形することが可能なものである。
【０１０７】
この場合、上下のヒートシンク１０、６０をモールド樹脂７０から露出させることで放熱性を確保している。また、モールド樹脂７０の封止により半導体素子３０が拘束されているため、耐応力性能、信頼性を向上できる。
【図面の簡単な説明】
【０１０８】
【図１】本発明の第１実施形態に係る半導体装置の概略断面構成を示す図である。
【図２】図１に示される半導体装置においてはんだ層にボイドが存在しない場合の半導体素子の面内温度分布を示す図である。
【図３】図１に示される半導体装置においてはんだ層にボイドが存在する場合の半導体素子の面内温度分布を示す図である。
【図４】はんだ層中のボイドの直径とボイドによる半導体素子温度の局所温度上昇との関係を示す図である。
【図５】半導体素子の面内位置と当該面内位置毎の温度マージンΔＴとの関係を示す図である。
【図６】第１実施形態の半導体装置において半導体素子の面内位置と許容されるボイドの最大直径との関係を示す図である。
【図７】第１実施形態の第１の変形例における半導体素子の面内温度分布を示す図である。
【図８】上記第１の変形例における半導体素子の面内位置と当該面内位置毎の温度マージンΔＴとの関係を示す図である。
【図９】第１実施形態の第２の変形例としての半導体装置の概略断面構成を示す図である。
【図１０】上記第２の変形例における半導体素子の面内位置と当該面内位置毎の温度マージンΔＴとの関係を示す図である。
【図１１】本発明の第２実施形態に係る半導体装置の概略的な断面構成を示す図である。
【図１２】図１１に示される半導体装置において２つのはんだ層におけるボイドが重なった位置にある状態を示す図である。
【図１３】第２実施形態の変形例としての半導体装置の概略的な断面構成を示す図である。
【符号の説明】
【０１０９】
１０、５０…基材、２０、２１…はんだ層、
３０…半導体素子、４０…ボイド。
【図１】
2006120837.tif 000003
【図２】
2006120837.tif 000004
【図３】
2006120837.tif 000005
【図４】
2006120837.tif 000006
【図５】
2006120837.tif 000007
【図６】
2006120837.tif 000008
【図７】
2006120837.tif 000009
【図８】
2006120837.tif 000010
【図９】
2006120837.tif 000011
【図１０】
2006120837.tif 000012
【図１１】
2006120837.tif 000013
【図１２】
2006120837.tif 000014
【図１３】
2006120837.tif 000015