(57)【要約】【課題】半導体集積回路の配線許容電流から配線幅の制約値を求め、レイアウトデータで制約値通りの配線か否かを検証して工数を削減する。【解決手段】制約箇所選択手段の処理１０１で半導体集積回路にて配線幅制約の設定箇所を選択し、シミュレーション手段の処理１０２で回路シミュレーションを実行して、処理１０１の配線幅制約の許容電流値を超えたか否か確認する。超えた場合に電流値から必要な配線幅を制約値決定手段の処理１０３で決定して、接続情報作成手段の処理１０４で回路図データ１０８から接続情報を作成する。ルール作成手段の処理１０５により、処理１０３で決定した配線幅からネット毎に検証配線幅を定義した検証ルール１１１を作成する。レイアウト検証手段の処理１０７は、レイアウト作成手段の処理１０６で作成のレイアウトデータ１１２と検証ルール１１１と接続情報１１０を基に、レイアウトデータが検証ルールの配線幅通りかを検証する。【選択図】図１
2006210661.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路内における配線幅の制約を設定する箇所を選択する第１工程と、前記半導体集積回路について回路シミュレーションを実行する第２工程と、前記回路シミュレーションの実行により前記配線幅の制約値を決定する第３工程と、前記半導体集積回路の接続情報を作成する第４工程と、前記第３工程において決定した前記制約値を基に前記配線幅の制約を検証するルールを作成する第５工程と、前記接続情報に応じたレイアウトデータを作成する第６工程と、前記レイアウトデータが前記第３工程により決定した前記制約値に基づき作成されているか否かを検証する第７工程とを有することを特徴とする半導体集積回路の設計方法。
【請求項２】
前記第３工程において、回路シミュレーションの実行により配線幅の制約値を決定するシンボルとして、配線の寄生抵抗の機能と前記配線幅の制約を指定する機能を持ったシンボルを用いることを特徴とする請求項１記載の半導体集積回路の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路における配線の許容電流を用いてレイアウトデータを検証する半導体集積回路の設計方法に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路の高集積化及び微細化が著しく進んでおり、半導体素子間の配線に流れる電流密度が増加して、エレクトロマイグレーションによる配線の断線，短絡不良が問題になっている。エレクトロマイグレーションとは、配線上に過度の電流が加わり、配線パターンを形成する金属原子が時間経過とともに絶縁物の表面上を移動する現象であり、配線の断線，短絡の原因となる。
【０００３】
従来、回路設計者は、エレクトロマイグレーションの防止のため、設計した回路図データ（ネットリスト）を回路動作シミュレーションを行うことにより、各素子への電流値を読み取り、許容範囲内か否かを検証していた。
【０００４】
しかしながら、設計した回路図データを用いての回路動作シミュレーションによる電流値の判定は、接続された各素子への電流値しか確認することができず、各配線の電流密度，配線幅，配線膜厚を考慮することができなかった。また、配線及び多層配線の配線間を接続するコンタクトについても考慮することができなかった。
【０００５】
そこで、特許文献１に開示されるレイアウトパターン検証装置が提案されている。このレイアウトパターン検証装置では、あらかじめ回路動作シミュレーションを実行することによって得られる素子間を接続する各ネットに関する電流値と、レイアウトデータの各ネットに対して幅が最小となる配線図形を抽出して、あらかじめ準備されている最大許容電流値の範囲を満たすかどうかを判定する装置が開示されている。
【０００６】
図１２はレイアウトパターン検証装置の処理内容を示すフローチャートである。図１２に示す接続検証手段の処理１５０１は、半導体集積回路の回路図データ，レイアウトデータ１５０５に対応する各素子及びその接続関係が一致するかどうかを検証する工程である。
【０００７】
回路解析手段の処理１５０２は、回路図データに基づいて半導体集積回路の回路動作シミュレーションを行って各素子の電流値を求める工程である。回路動作シミュレーション装置としては、ＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）というソフトウェアが一般的である。このＳＰＩＣＥは、ＥＷＳ（Engineering Work Station）やＰＣ（Personal Computer）などのコンピュータにおいて使用されるソフトウェアである。
【０００８】
配線抽出手段の処理１５０３は、接続検証手段の処理１５０１により得られた結果から素子間を接続する各ネットに対して配線図形の最小幅を求める工程である。
【０００９】
許容電流値検証手段の処理１５０４は、あらかじめ準備されている電流値検証データ１５０６を用いて、配線抽出手段の処理１５０３により求めた最小幅に対応する最大許容電流値を求め、回路解析手段の処理１５０２により求めた電流値が配線抽出手段の処理１５０３により求めた最大許容電流値の仕様を満足しているかどうかを検証する工程である。
【００１０】
なお、電流値検証データ１５０６は各配線幅とそれらに対応する最大許容電流値が１対１として準備されているファイルである。
【００１１】
次に、レイアウトパターン検証装置について、図１３の半導体集積回路の回路図の一部を模式的に示す図、及び図１４の半導体集積回路のレイアウトデータを示す図を参照しながらその動作を説明する。図１３において、１６０１は半導体集積回路である。また図１４において、１７０１は半導体集積回路１６０１のレイアウトデータである。レイアウトデータ１７０１の１７０２〜１７０５はコンタクト、１７０６〜１７１４は配線であり、それぞれ配線幅ｗ１〜ｗ３の情報を持っている。配線幅の大小関係はｗ１＜ｗ２＜ｗ３である。
【００１２】
配線抽出手段の処理１５０３により半導体集積回路１６０１内のＮＥＴ１〜ＮＥＴ６に対応する配線１７０６（配線幅ｗ２），１７０７（配線幅ｗ２），１７０８（配線幅ｗ３），１７０９（配線幅ｗ２），１７１０（配線幅ｗ２），１７１１（配線幅ｗ２），１７１２（配線幅ｗ２），１７１３（配線幅ｗ１），１７１４（配線幅ｗ１）が求められる。
【００１３】
許容電流値検証手段の処理１５０４により配線幅ｗ１，ｗ２に対応する最大許容電流値を電流値検証データ１５０６から求め、回路解析手段の処理１５０２により事前に回路動作シミュレーションしておいたＮＥＴ１〜ＮＥＴ６それぞれの電流値が、電流値検証データ１５０６から求められた最大許容電流値を満足するかどうかを検証することが可能となる。
【特許文献１】特開平７−７４２６２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、このような構成のレイアウトパターン検証装置では、半導体集積回路の各ネット（ＮＥＴ１〜ＮＥＴ６）に対して幅が最小となる配線図形しか検証対象としていないため、最大許容電流値を超える配線幅の検証が十分であるとは言えず、また、あらかじめ回路設計の段階で必要となるレイアウトパターンの配線幅を決定できないため、レイアウト設計後の後戻り工数が増大するという課題があった。
【００１５】
本発明は、前記従来技術の課題を解決することに指向するものであり、半導体集積回路の配線の許容電流から配線幅の制約値を求め、レイアウトデータで制約値通りの幅で配線されているか否かを検証してレイアウトデータからの後戻り工数を削減する半導体集積回路の設計方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
前記の目的を達成するために、本発明に係る半導体集積回路の設計方法は、半導体集積回路内における配線幅の制約を設定する箇所を選択する第１工程と、半導体集積回路について回路シミュレーションを実行する第２工程と、回路シミュレーションの実行により配線幅の制約値を決定する第３工程と、半導体集積回路の接続情報を作成する第４工程と、第３工程において決定した制約値を基に配線幅の制約を検証するルールを作成する第５工程と、接続情報に応じたレイアウトデータを作成する第６工程と、レイアウトデータが第３工程により決定した制約値に基づき作成されているか否かを検証する第７工程とを有することを特徴とする。
【００１７】
また、第３工程において、回路シミュレーションの実行により配線幅の制約値を決定するシンボルとして、配線の寄生抵抗の機能と配線幅の制約を指定する機能を持ったシンボルを用いることを特徴とする。
【００１８】
前記方法によれば、回路設計段階において配線を流れる電流値に応じて配線幅を決定して、レイアウトデータが回路設計の段階で決定した配線幅通りに作成されているか否かを検証して、作成したレイアウトデータからの後戻り工数を削減することができる。
【発明の効果】
【００１９】
本発明によれば、回路設計段階において配線を流れる電流値に応じて配線幅を決定して、レイアウトデータが回路設計の段階で決定した配線幅通りに作成されているか否かを検証することにより、作成したレイアウトデータからの後戻り工数を削減して半導体集積回路の設計完成度を向上させることができるという効果を奏する。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００２１】
図１は本発明の実施の形態１における半導体集積回路の設計方法の処理を示すフローチャートである。図１において、制約箇所選択手段の処理１０１は半導体集積回路内において配線幅の制約を設定する箇所を選択する第１の工程、シミュレーション手段の処理１０２は半導体集積回路について回路シミュレーションを実行する第２の工程、制約値決定手段の処理１０３はシミュレーション手段の処理１０２により実行した回路シミュレーションから制約された指定の配線幅の値を決定する第３の工程、接続情報作成手段の処理１０４は半導体集積回路の回路図データから接続情報を作成する第４の工程、ルール作成手段の処理１０５は制約値決定手段の処理１０３によって決定した配線幅の制約値を基に配線幅の制約を検証するルールを作成する第５の工程、レイアウト作成手段の処理１０６は接続情報作成手段の処理１０４により作成した半導体集積回路の接続情報に応じたレイアウトデータを作成する第６の工程、レイアウト検証手段の処理１０７は制約値決定手段の処理１０３により決定した配線幅の制約値に基づきレイアウト作成手段の処理１０６において作成されたレイアウトデータが作成されているかどうかを検証する第７の工程である。
【００２２】
また、１０８は半導体集積回路の回路図データ、１０９はプロセスルール、１１０は回路図データ１０８から接続情報作成手段の処理１０４により作成された半導体集積回路の接続情報、１１１はルール作成手段の処理１０５により作成された配線幅を検証するための検証ルール、１１２はレイアウト作成手段の処理１０６により作成された半導体集積回路に対応したレイアウトデータの各ファイルである。
【００２３】
図２は半導体集積回路の回路図の一部を模式的に示す図である。図２において、２０１は半導体集積回路、２０２は半導体集積回路２０１の回路図内に配置された機能ブロック（cellＡ）、２０３は回路図内に配置された機能ブロック２０２とは異なる機能を有する機能ブロック（cellＢ）、２０４，２０５，２０６は機能ブロック２０３の回路の一部を構成するトランジスタ素子（Ｔｒ）、２０７は機能ブロック２０３の回路を構成する抵抗素子（Ｒ）である。
【００２４】
本実施の形態１における半導体集積回路の設計方法の処理につい、図１，図２を参照しながら説明する。
【００２５】
まず、制約箇所選択手段の処理１０１により半導体集積回路２０１の回路図において配線幅の制約を設定する箇所を指定する。図３は配線幅の制約を設定した一例を示す。半導体集積回路２０１内に存在するネット（ＮＥＴ１〜ＮＥＴ４）毎に実際の配線幅を指定して、さらに指定した配線幅に応じて許容電流値を、プロセスルール１０９を基に求める。シミュレーション手段の処理１０２により半導体集積回路２０１の回路シミュレーションを実行して、制約箇所選択手段の処理１０１において与えた配線幅の制約値に応じた許容電流値を超えていないかを求める。ここで、求めた値が図３に示す設定した許容電流値を超えていた場合はその電流値から必要な配線幅を求めて、各ノードに必要な配線幅を制約値決定手段の処理１０３により決定して、接続情報作成手段の処理１０４により回路図データ１０８に基づき半導体集積回路２０１の接続情報を作成する。
【００２６】
次に、配線幅の検証ルールを作成するルール作成手段の処理１０５において、制約値決定手段の処理１０３により決定した配線幅から半導体集積回路２０１内に存在するネット毎に検証すべき配線幅を定義した検証ルール１１１のファイルを作成する。また、ルール作成手段の処理１０５についての詳細なフローチャートは別に説明する。レイアウト作成手段の処理１０６は半導体集積回路２０１に応じたレイアウトデータ１１２を作成する。レイアウト検証手段の処理１０７は、レイアウト作成手段の処理１０６において作成されたレイアウトデータ１１２とルール作成手段の処理１０５において作成された配線幅の検証ルール１１１と接続情報作成手段の処理１０４により作成された半導体集積回路２０１の接続情報１１０を基に、レイアウトデータの配線幅がルール作成手段の処理１０５において決定された検証ルールの配線幅通りに作成されているか否かを検証する。
【００２７】
次に、図４はルール作成手段の処理１０５のフローチャートを示す図であり、図４を用いてルール作成手段の処理１０５における配線幅の検証ルールを作成する工程について説明する。
【００２８】
図４において、配線幅制約判定手段の処理５０１は未検出の配線幅制約があるか否かを判定する工程、配線幅制約抽出手段の処理５０２は制約値決定手段の処理１０３により決定された配線幅制約から幅の制約値及び電流値を抽出する工程、プロセスデータ読込手段の処理５０３はプロセスルール１０９に定義されている各配線の単位幅辺りの許容電流密度及び配線を接続するコンタクト１個当たりの許容電流密度の情報を読み込む工程、配線幅コンタクト数導出手段の処理５０４はプロセスデータ読込手段の処理５０３により読み込まれた、プロセスルール１０９に定義されている各配線の単位幅辺りの許容電流密度及び配線間を接続するコンタクト１個当たりの許容電流密度と、配線幅制約抽出手段の処理５０２により抽出された配線幅及び電流値から、プロセスルール１０９に定義されている各配線幅毎の電流値が許容可能な配線幅及びそれぞれの配線間を接続するコンタクトの必要数を求める工程、配線幅ルール作成手段の処理５０５は配線幅コンタクト数導出手段の処理５０４により求めた各配線幅毎の前記電流値が許容可能な配線幅及びそれぞれの配線間を接続するコンタクトの必要数を基に制約値決定手段の処理１０３においてネットに指定された制約を検証するための検証ルールを作成する工程である。
【００２９】
図５は２つの配線とその２つの配線間を接続するコンタクトを有するプロセスにおける検証ルールの一例を示す図である。各配線幅の最大許容電流値は、次の式
最大許容電流値＝許容電流密度×配線幅×配線膜厚
から求めることができる。
【００３０】
図５に示した例においては第１配線の許容電流値は、次の式
（第１配線の許容電流値）＝（第１配線の許容電流密度）×（第１配線の配線幅）×（第１配線の膜厚）
から求めることができる。実際のレイアウトにおいては同一ネットの場合流れる電流は同一であるので、第２配線において必要となる配線幅は、次の式
（第２配線の配線幅）＝（第１配線を流れる電流）／（第２配線の許容電流密度）／（第２配線の膜厚）
から求めることができる。
【００３１】
また、配線間を接続するコンタクトの必要数は、例えばプロセスルールにコンタクト１個当たりの許容電流密度が定義されている場合、次の式
(コンタクトの必要数）＝（第１配線を流れる電流）／（コンタクト１個当たりの許容電流密度）
から求めることができる。
【００３２】
配線が３つ以上、配線間を接続するコンタクトが２つ以上あっても前述したような関係は成り立つので容易に配線幅及びコンタクト数を求めることは可能である。
【００３３】
次に、図６はレイアウト検証手段の処理１０７のフローチャートを示す図であり、図６を用いてレイアウト検証手段の処理１０７の配線幅を検証する工程について具体的に説明する。
【００３４】
図６において、接続情報読込手段の処理６０１は接続情報作成手段の処理１０４により作成した半導体集積回路の接続情報を検証ツールに読み込む工程、レイアウト読込手段の処理６０２は図１に示すレイアウト作成手段の処理１０６により作成されたレイアウトデータを検証ツールに読み込む工程、検証ルール読込手段の処理６０３はルール作成手段の処理１０５により作成された配線幅の検証ルールを検証ツールに読み込む工程、チェック対象抽出手段の処理６０４は接続情報読込手段の処理６０１において読み込んだ接続情報と、レイアウト読込手段の処理６０２において読み込んだレイアウトデータと、検証ルール読込手段の処理６０３において読み込んだ検証ルールとから、レイアウトデータの配線幅の検証対象となる図形を抽出して、接続情報の検証対象となるネット名を付加する処理を行う工程である。
【００３５】
さらに、検証対象判定手段の処理６０５はレイアウトデータ内において検証対象となる図形が存在するかどうかを判定する工程、配線幅チェック手段の処理６０６はレイアウト読込手段の処理６０２において読み込んだレイアウトデータと、検証ルール読込手段の処理６０３において読み込んだ検証ルールとからチェック対象抽出手段の処理６０４により抽出された少なくとも１つ以上の配線から構成される配線幅及び複数の配線間を接続するコンタクトの数をカウントして検証ルールに定義されている配線幅及びコンタクト数以上の値により作成されているか否かを検証する工程、エラー判定手段の処理６０７は配線幅チェック手段により検証ルールに定義された配線幅よりも小さいか、またはコンタクトの数が少ない場合のエラーがあるか否かを判定する工程、エラー出力手段の処理６０８はエラー判定手段の処理６０７においてエラーが検出された場合にエラー情報を出力する工程である。
【００３６】
ここで、レイアウトデータの検証対象となる図形の存在によりエラー情報を検出して出力する工程（図６に示す処理６０５〜処理６０８）について、図７（ａ），（ｂ）を参照しながら説明する。図７（ａ），（ｂ）は配線幅チェック手段の処理６０６においてチェックした結果、エラーが存在した場合のエラー出力手段の処理６０８におけるエラー情報出力の一例を示した図である。
【００３７】
図７（ａ）において、７０１は前記半導体集積回路２０１に対応した一部を示すレイアウトデータ、７０２は半導体集積回路２０１内に存在するＮＥＴ１に対応する配線、７０３は配線７０２とは異なる配線により構成された半導体集積回路２０１内に存在するＮＥＴ１に対応する配線、７０４は配線７０２と配線７０３とを接続するコンタクト、７０５はエラー出力手段の処理６０８により出力されたエラーの範囲を示す図形、７０６は配線７０２の障害となる図形である。
【００３８】
図７（ａ）に示すように、幅Ｗ２は幅Ｗ１よりも細くなっておりＮＥＴ１を流れる電流に必要な幅は幅Ｗ１のサイズである。座標（ｘ１，ｙ１）から座標（ｘ２，ｙ２）の部分で幅Ｗ１の幅よりも細い幅により配線がなされているため配線幅のエラーとなる。これを、配線７０２とは異なる階層においてエラー箇所を図形として出力して基のレイアウトデータと重ねて表示することにより、視覚的にエラー箇所を見ることが可能となる。また、エラー情報を出力する別の方法として、図７（ｂ）に示すようにエラーのある位置座標をファイルに出力することによってもエラー箇所を確認することは可能である。
【００３９】
本発明における実施の形態２として、図１に示す制約箇所選択手段の処理１０１及び制約値決定手段の処理１０３における配線幅の制約指定のもうひとつの方法について、図８の半導体集積回路の回路図の一部を模式的に示す図を用いて説明する。
【００４０】
図８において、半導体集積回路８０１内の機能ブロック２０２と機能ブロック２０３間の各ネット（ＮＥＴ１，ＮＥＴ２）における配線幅制約指定シンボル８０２及び配線幅制約指定シンボル８０３は配線幅制約を指定するための専用シンボルである。半導体集積回路８０１において配線幅の制約指定に専用の配線幅制約指定シンボルを用意して、配線幅の制約を付加するネット間に配線幅制約指定シンボルを挿入することによっても実現可能である。
【００４１】
本実施の形態２においては、配線幅の制約を指定する機能に配線の寄生抵抗の機能も同時に合わせ持ち、回路シミュレーションの実行時には配線の寄生抵抗として動作する配線幅制約指定シンボルを用いる。配線幅制約指定シンボルでは指定した配線幅とプロセス情報の単位幅当たりの許容電流密度から、配線幅制約指定シンボルを挿入することによりネットに流すことができる電流値すなわち最大許容電流値を、次の式
最大許容電流値＝電流密度×配線幅×配線膜厚
から求めることができる。
【００４２】
また、同時にネットを流れる電流を配線幅制約指定シンボルに流れる電流値として指定すると必要な配線幅を、次の式
配線幅＝最大許容電流値／電流密度／配線膜厚
から求めることができる。さらに配線の抵抗については、次の式
抵抗値＝配線のシート抵抗×長さ／配線幅
から求めることができるため、配線幅、配線の長さを配線幅制約指定シンボルに指定することにより抵抗値を決めることができる。さらには、抵抗値と配線幅を指定して配線の長さを求めることも容易に実現可能である。
【００４３】
図８に示す半導体集積回路８０１内に配線幅制約指定シンボル８０２及び配線幅制約指定シンボル８０３を挿入することにより、ＮＥＴ１，ＮＥＴ２の配線幅をシミュレーション手段の処理１０２における回路シミュレーションにより回路設計段階において決定できると同時に、あらかじめ配線幅の寄生抵抗を考慮した回路シミュレーションを実行することによりＬＰＥ（Layout Parasitic Extraction）からの後戻り工数を削減する効果も有する。
【００４４】
さらに、図９は配線幅制約指定シンボルを用いて配線幅制約を指定した場合にルール作成手段の処理１０５のフローチャートであり、図９を用いてルール作成手段の処理１０５における配線幅の検証ルールを作成する工程について説明する。
【００４５】
図９において、接続情報読込手段の処理９０１は配線幅制約指定シンボルを抵抗素子として含んだ接続情報を読み込む工程、制約指定シンボル判定手段の処理９０２は未検証の配線幅制約指定シンボルが読み込んだ接続情報内に存在するか否かを判定する工程、制約指定シンボル除外手段の処理９０３は接続情報読込手段の処理９０１において読み込んだ接続情報から配線幅制約指定シンボルを除外して両端子間をショートする工程、接続情報再作成手段の処理９０４は、制約指定シンボル判定手段の処理９０２及び制約指定シンボル除外手段の処理９０３を繰り返し実行することにより、接続情報読込手段の処理９０１により読み込んだ接続情報から接続情報から配線幅制約指定シンボルを除外した接続情報を作成する工程、配線幅ルール作成手段の処理９０５は作成した接続情報から検証ルールを作成する工程である。
【００４６】
接続情報読込手段の処理９０１においては、半導体集積回路８０１で示したような配線幅制約指定シンボルを抵抗素子として含んだ回路から作成した配線幅制約指定シンボルを抵抗素子として含んだ接続情報を読み込み、制約指定シンボル判定手段の処理９０２により接続情報読込手段の処理９０１において読み込んだ接続情報内で未検証の配線幅制約指定シンボルを検索して、制約指定シンボル除外手段の処理９０３により配線幅制約指定シンボルを除外し両端子間を短絡して、短絡後のネット名と短絡前に挿入されていた配線幅制約指定シンボルの素子名と指定された配線幅の接続情報のテーブルを作成する。
【００４７】
制約指定シンボル判定手段の処理９０２及び制約指定シンボル除外手段の処理９０３を繰り返し行い、半導体集積回路から作成した配線幅制約指定シンボルを抵抗素子として含んだ接続情報内に存在するすべての配線幅制約指定シンボルについて処理を行い、接続情報再作成手段の処理９０４により配線幅制約指定シンボルの両端子間を短絡した新たな接続情報を作成する。
【００４８】
また、制約指定シンボル判定手段の処理９０２及び制約指定シンボル除外手段の処理９０３を繰り返すことにより作成された短絡後のネット名，短絡前に挿入されていた配線幅制約指定シンボルの素子名，指定された配線幅のテーブルから配線幅ルール作成手段の処理９０５により配線幅制約から検証ルールを作成する。
【００４９】
図１０に短絡後のネット名，短絡前に挿入されていた配線幅制約指定シンボルの素子名，指定された配線幅の接続情報テーブルの一例を示す。また、図１１（ａ），（ｂ）は半導体集積回路の接続情報の一例を示す図であり、図１１（ａ），（ｂ）を用いて配線幅制約指定シンボルを除外した接続情報を作成する接続情報再作成手段の処理９０４について説明する。
【００５０】
図１１（ａ）は接続情報読込手段の処理９０１により読み込んだ図８に示す半導体集積回路８０１から作成された配線幅制約指定シンボル８０２及び配線幅制約指定シンボル８０３を含んだ回路の接続情報である。接続情報再作成手段の処理９０４により配線幅制約指定シンボルとしての抵抗素子ＲＤ１と抵抗素子ＲＤ２の両端子間を短絡した接続情報が図１１（ｂ）である。図１１（ａ）に示すように配線幅制約指定シンボルとしての抵抗素子ＲＤ１と抵抗素子ＲＤ２が回路図データ（ネットリスト）に出力されている。
【００５１】
抵抗素子ＲＤ１は配線幅制約指定シンボル８０２に対応しており、一端は半導体集積回路８０１内の機能ブロック２０２の端子と接続して、他端は機能ブロック２０３の端子と接続している。また、抵抗素子ＲＤ２も同様に配線幅制約指定シンボル８０３に対応しており、一端は半導体集積回路８０１内の機能ブロック２０２の端子と接続して、他端は機能ブロック２０３の端子と接続している。接続情報再作成手段の処理９０４により、２つの抵抗素子ＲＤ１と抵抗素子ＲＤ２の配線幅制約指定シンボルを除外して短絡した接続情報を作成する。これにより、接続情報内から配線幅制約指定シンボルを除外した図１１（ｂ）に示すような接続情報を作成する。
【００５２】
配線幅ルール作成手段の処理９０５により、前述の図５に示したような配線幅制約を検証する検証ルールを作成する。回路図内に配線幅制約指定シンボルを配置しても前述した実施の形態１において説明した同様の機能を実現することができる。
【００５３】
本実施の形態における半導体集積回路の設計方法によれば、回路設計段階から配線幅制約として回路に情報を付加して回路シミュレーションをすることが可能であり、その制約をレイアウト設計後に検証する方法であって、同時に寄生抵抗素子としての機能を合わせ持つためレイアウト設計及びＬＰＥからの後戻り工数を削減して効率的に半導体集積回路設計を行うことができる。
【産業上の利用可能性】
【００５４】
本発明に係る半導体集積回路の設計方法は、回路設計段階において配線を流れる電流値に応じて配線幅を決定して、レイアウトデータが回路設計段階にて決定の配線幅通りか否かを検証して、作成したレイアウトデータからの後戻り工数を削減でき、半導体集積回路におけるレイアウトデータの検証などに有用である。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施の形態１における半導体集積回路の設計方法の処理を示すフローチャート
【図２】本実施の形態１における半導体集積回路の回路図の一部を模式的に示す図
【図３】本実施の形態１における半導体集積回路の配線幅の制約を設定した一例を示す図
【図４】本実施の形態１における半導体集積回路のルール作成手段の処理を示すフローチャート
【図５】本実施の形態１における半導体集積回路の配線幅を検証するルールの一例を示す図
【図６】本実施の形態１における半導体集積回路のレイアウト検証手段の処理を示すフローチャート
【図７】本実施の形態１における半導体集積回路の配線幅チェック手段によるエラー情報出力の一例を示し（ａ）は図形、（ｂ）は数値により表した図
【図８】本発明の実施の形態２における半導体集積回路の回路図の一部を模式的に示す図
【図９】本実施の形態２における半導体集積回路の配線幅制約指定シンボルにより配線幅制約を指定した場合にルール作成手段の処理を示すフローチャート
【図１０】本実施の形態２における半導体集積回路の短絡後のネット名，短絡前に挿入されていた配線幅制約指定シンボルの素子名，指定された配線幅のテーブルの一例を示す図
【図１１】本実施の形態２における半導体集積回路の（ａ）は配線幅制約指定シンボルを含み、（ｂ）は配線幅制約指定シンボルを短絡した接続情報の一例を示す図
【図１２】従来のレイアウトパターン検証装置の処理内容を示すフローチャート
【図１３】従来の半導体集積回路の回路図の一部を模式的に示す図
【図１４】従来の半導体集積回路のレイアウトデータの一部を模式的に示す図
【符号の説明】
【００５６】
２０１，８０１，１６０１  半導体集積回路
２０２，２０３  機能ブロック
７０１，１７０１  レイアウトデータ
７０２，７０３，１７０６，１７０７，１７０８，１７０９，１７１０，１７１１，１７１２，１７１３，１７１４  配線
７０４  コンタクト
７０５，７０６  図形
８０２，８０３  配線幅制約指定シンボル
１７０２，１７０３，１７０４，１７０５  コンタクト
【図１】
2006210661.tif 000003
【図２】
2006210661.tif 000004
【図３】
2006210661.tif 000005
【図４】
2006210661.tif 000006
【図５】
2006210661.tif 000007
【図６】
2006210661.tif 000008
【図７】
2006210661.tif 000009
【図８】
2006210661.tif 000010
【図９】
2006210661.tif 000011
【図１０】
2006210661.tif 000012
【図１１】
2006210661.tif 000013
【図１２】
2006210661.tif 000014
【図１３】
2006210661.tif 000015
【図１４】
2006210661.tif 000016