(57)【要約】【課題】画像データを高速で、かつ高画質にデータ処理することのできる画像処理装置を提供することを目的とする。【解決手段】書き込み制御手段３は、所定の画像データを記憶手段４に書き込みする。読み出し制御手段６は、記憶手段４からの画像データの読み出し制御を行う。リピート量計数手段８およびスイング量計数手段９はそれぞれ所定時間毎に予め設定された制御情報に基づいてリピート量およびスイング量を計数する。演算手段１０は、制御情報と、前記リピート量およびスイング量とに基づいて追加対象の画像を追加すべき時刻を算出する。読み出し制御手段６は、演算手段１０が算出した時刻に、記憶手段４から読み出された画像データと予め設定される画像パターンデータとが一致する場合は、仮想画像データとして画素データの追加処理を実行する。【選択図】図１
2006082316.tif 000002
【特許請求の範囲】
【請求項１】
外部装置から取得した所定の画像データをラスタデータに画像変換し、この画像変換したラスタデータを出力する画像処理装置であって、
画像データを記憶する記憶手段と、
前記所定の画像データを前記記憶手段に書き込みする第１の制御手段と、
前記記憶手段から画像データを読み出す第２の制御手段と、
所定時間毎に予め設定された制御情報に基づいてリピート量およびスイング量を計数する計数手段と、
前記制御情報と、前記計数手段によって計数されたリピート量およびスイング量とに基づいて追加対象の画像を追加すべき時刻を算出する演算手段と、
前記演算手段が算出した時刻に、前記第２の制御手段が読み出した画像データと、予め設定される画像パターンデータとが一致する場合は、仮想画像データとして画素データの追加処理を実行する処理手段と、
を有することを特徴とする画像処理装置。
【請求項２】
前記処理手段は、
前記演算手段が算出した時刻毎に、前記第２の制御手段によって前記記憶手段から読み出された任意のラスタ前の範囲内の画像データと前記画像パターンデータとを比較し、この比較した結果に基づいて仮想画像データとして画素データの追加処理を行うことを特徴とする請求項１記載の画像処理装置。
【請求項３】
前記処理手段は、
前記演算手段が算出した時刻毎に、前記第２の制御手段によって前記記憶手段から読み出された任意のラスタ後の範囲内の画像データと前記画像パターンデータとを比較し、この比較した結果に基づいて仮想画像データとして画素データの追加処理を行うことを特徴とする請求項１記載の画像処理装置。
【請求項４】
前記処理手段は、
前記演算手段が算出した時刻毎に、前記第２の制御手段によって前記記憶手段から読み出された任意のラスタ前後の範囲内の画像データと前記画像パターンデータとを比較し、この比較した結果に基づいて仮想画像データとして画素データの追加処理を行うことを特徴とする請求項１記載の画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像データを高速処理する画像処理装置に関するものである。
【背景技術】
【０００２】
近年、レーザビームプリンタ等の印刷装置においては、コンピュータ上などの大容量の画像データを高速、高画質に印刷処理する機会が増大している。この印刷処理は、複数の種類の画像データを重ね合わせてフルカラー印刷を行う方式が主流である。
【０００３】
例えば、（特許文献１）には、座標変換に伴う量子化誤差を抑制しながら位置ずれやスジムラのないように各色画像を重ね合せて、良好なカラー画像を高速に得る技術（カラー画像形成装置）が開示されている。
【０００４】
具体的には、座標データ発生手段が、ＣＣＤセンサ部が読み取った各テストパターン画像情報から転写ベルトに転写された各パターンの形成座標情報を発生する。次に、座標変換手段が、座標データ発生手段が発生した各パターンの形成座標情報と所定の基準位置情報とから決定されるずれ量に基づいて、各色毎の画像データの出力座標位置を、レジストレーションずれを補正した出力座標位置に自動変換する。そして、修正手段が、座標変換手段によって変換された各色の画像データに基づいて、変調された光ビームの位置を色信号の最小ドット単位よりも小さい量で修正する。
【特許文献１】特開平８−８５２３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した（特許文献１）に開示された技術（カラー画像形成装置）では、複数の種類の画像データの重ね合わせの際、様々な要因により各画像データ相互間の主走査倍率ずれが発生し、正確な画像位置合わせをすることができず、高画質の出力画像（出力結果）を得ることが困難であった。
【０００６】
しかも、その主走査倍率ずれを解消し、正確な画像位置合わせに対応するためには、カラー画像形成装置における主に機構系、光学系などに超高精度のメカニズムが必要であった。
【０００７】
また、このような超高精度のメカニズムの機構系、光学系は非常に高価なものとなり、結果としてカラー画像形成装置例えばレーザビームプリンタ等の印刷装置のコストアップの要因となってしまう。
【０００８】
そこで、本発明は、画像データを高速で、かつ高画質にデータ処理することのできる画像処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
この課題を解決するために、本発明の画像処理装置は、外部装置から取得した所定の画像データをラスタデータに画像変換し、この画像変換したラスタデータを出力する画像処理装置であって、画像データを記憶する記憶手段と、前記所定の画像データを前記記憶手段に書き込みする第１の制御手段と、前記記憶手段から画像データを読み出す第２の制御手段と、所定時間毎に予め設定された制御情報に基づいてリピート量およびスイング量を計数する計数手段と、前記制御情報と、前記計数手段によって計数されたリピート量およびスイング量とに基づいて追加対象の画像を追加すべき時刻を算出する演算手段と、前記
演算手段が算出した時刻に、前記第２の制御手段が読み出した画像データと、予め設定される画像パターンデータとが一致する場合は、仮想画像データとして画素データの追加処理を実行する処理手段とを有する構成としたものである。
【００１０】
本発明の好ましい形態において、前記処理手段は、前記演算手段が算出した時刻毎に、前記第２の制御手段によって前記記憶手段から読み出された任意のラスタ前の範囲内の画像データと前記画像パターンデータとを比較し、この比較した結果に基づいて仮想画像データとして画素データの追加処理を行う。
【００１１】
本発明のさらに好ましい形態において、前記処理手段は、前記演算手段が算出した時刻毎に、前記第２の制御手段によって前記記憶手段から読み出された任意のラスタ後の範囲内の画像データと前記画像パターンデータとを比較し、この比較した結果に基づいて仮想画像データとして画素データの追加処理を行う。
【００１２】
本発明のさらに好ましい形態において、前記処理手段は、前記演算手段が算出した時刻毎に、前記第２の制御手段によって前記記憶手段から読み出された任意のラスタ前後の範囲内の画像データと前記画像パターンデータとを比較し、この比較した結果に基づいて仮想画像データとして画素データの追加処理を行う。
【発明の効果】
【００１３】
本発明によれば、第１の制御手段よって記憶手段へ画像データを格納するとともに、第２の制御手段によって記憶手段から独立して画像データを読み出しながら、処理手段が、演算手段が算出した所定の時刻毎に、第２の制御手段が読み出した画像データと予め設定される画像パターンデータとを比較し、この比較した結果に基づいて仮想画像データとして画素データの追加処理を実行するようにしたので、画像データを高速で、かつ高画質にデータ処理することができるという有効な効果が得られる。
【発明を実施するための最良の形態】
【００１４】
本発明の請求項１に記載の発明は、外部装置から取得した所定の画像データをラスタデータに画像変換し、この画像変換したラスタデータを出力する画像処理装置であって、画像データを記憶する記憶手段と、所定の画像データを記憶手段に書き込みする第１の制御手段と、記憶手段から画像データを読み出す第２の制御手段と、所定時間毎に予め設定された制御情報に基づいてリピート量およびスイング量を計数する計数手段と、制御情報と、計数手段によって計数されたリピート量およびスイング量とに基づいて追加対象の画像を追加すべき時刻を算出する演算手段と、演算手段が算出した時刻に、第２の制御手段が読み出した画像データと、予め設定される画像パターンデータとが一致する場合は、仮想画像データとして画素データの追加処理を実行する処理手段とを有する画像処理装置であり、第１の制御手段よって記憶手段へ画像データを格納するとともに、第２の制御手段によって記憶手段から独立して画像データを読み出しながら、処理手段が、演算手段が算出した所定の時刻毎に、第２の制御手段が読み出した画像データと予め設定される画像パターンデータとを比較し、この比較した結果に基づいて仮想画像データとして画素データの追加処理を実行するようにしたので、画像データを高速で、かつ高画質にデータ処理することができるという作用を有する。
【００１５】
本発明の請求項２に記載の発明は、請求項１記載の発明において、処理手段は、演算手段が算出した時刻毎に、第２の制御手段によって記憶手段から読み出された任意のラスタ前の範囲内の画像データと画像パターンデータとを比較し、この比較した結果に基づいて仮想画像データとして画素データの追加処理を行う画像処理装置であり、画像データを高速で、かつ高画質にデータ処理することのできるという作用を有する。
【００１６】
本発明の請求項３に記載の発明は、請求項１記載の発明において、処理手段は、演算手段が算出した時刻毎に、第２の制御手段によって記憶手段から読み出された任意のラスタ後の範囲内の画像データと画像パターンデータとを比較し、この比較した結果に基づいて仮想画像データとして画素データの追加処理を行う画像処理装置であり、画像データを高速で、かつ高画質にデータ処理することのできるという作用を有する。
【００１７】
本発明の請求項４に記載の発明は、請求項１記載の発明において、処理手段は、演算手段が算出した時刻毎に、第２の制御手段によって記憶手段から読み出された任意のラスタ前後の範囲内の画像データと画像パターンデータとを比較し、この比較した結果に基づいて仮想画像データとして画素データの追加処理を行う画像処理装置であり、画像データを高速で、かつ高画質にデータ処理することのできるという作用を有する。
【００１８】
以下、本発明を実施するための最良の形態を、図面を参照しつつさらに具体的に説明する。ここで、添付図面において同一の部材には同一の符号を付しており、また、重複した説明は省略されている。なお、ここでの説明は本発明が実施される最良の形態であることから、本発明は当該形態に限定されるものではない。
【００１９】
（実施の形態１）
図１は本発明の実施の形態１における画像処理装置の構成を示す機能ブロック図、図２は図１に示した画像処理装置の構成を示す構成図、図３は図１に示した記憶手段および比較手段の構成を示す構成図、図４は図１に示したリピート量計数手段、スイング量計数手段および演算手段の構成を示す構成図、図５は図１に示した画像処理装置の読み出し制御手段による制御に基づく状態遷移を示す図、図６は図１に示した画像処理装置の設定手段による制御に基づく状態遷移を示す図、図７は図１に示した読み出し制御手段による制御に基づく比較手段による画素の比較を説明する図、図８は図１に示した画像処理装置の画像変換処理動作を示すタイミングチャート、図９は図１に示した画像処理装置の画像変換処理の一例を示す図である。
【００２０】
図１において、画像入力接続手段１は、外部装置（図示せず）に接続可能なものであり、外部装置からの画像データ（パラレル画像データ）をＰ／Ｓ変換手段２に出力する。
【００２１】
Ｐ／Ｓ変換手段２は、画像入力接続手段１からの画像データ（パラレル画像データ）をシリアル画像データに変換（直並列変換）する。
【００２２】
書き込み制御手段（第１の制御手段）３は、Ｐ／Ｓ変換手段２によって変換された画像データ（シリアル画像データ）を記憶手段４に書き込む。
【００２３】
比較手段５は、読み出し制御手段６の制御に従って記憶手段４から画像データを読み出し、この読み出した画像データと後述する画像比較パターンデータとを比較する。
【００２４】
読み出し制御手段（第２の制御手段、処理手段）６は、比較手段５を介して記憶手段４から画像データを読み出すとともに、読み出した画像データに後述する仮想画像データとしての画素データを追加する。
【００２５】
パラメータ保持手段７は、外部中央処理装置（以下、「ＣＰＵ」という。）によって指定された制御情報を格納する。
【００２６】
リピート量計数手段（計数手段）８は、パラメータ保持手段７の制御情報に基づき所定時間毎にリピート量を計数する。
【００２７】
スイング量計数手段（計数手段）９は、所定時間毎にスイング量を計数する。
【００２８】
演算手段１０は、パラメータ保持手段７に保持されている制御情報と上記リピート量およびスイング量とに基づき、所定画素単位或いは微小画素単位で画像を追加すべき時刻を算出する。
【００２９】
設定手段１１は、演算手段によって算出された時刻を所定時間毎に演算手段１０に提供（書き込み）を許可する。
【００３０】
画像出力接続手段１２は、画像処理を行った画像データを外部装置へ伝達する。
【００３１】
次に、図１に示した画像処理装置の機能構成に対応するハードウェア構成について図２を参照して説明する。
【００３２】
図２において、ビデオ入力コネクタ１００は画像入力接続手段１を実現しており、本装置と外部機器との間に配置され、印字領域指定のための制御バス、外部機器との画像データ授受の為のデータバスが接続されている。
【００３３】
パラレル・トゥ・シリアル・コンバータ（以下、「Ｐ／Ｓコンバータ」という。）２００はＰ／Ｓ変換手段２を実現しており、ビデオ入力コネクタ１００から入力される８ｂｉｔパラレル画像データを１ｂｉｔシリアル画像データに変換する。
【００３４】
ここで、１ｂｉｔシリアル画像データの代わりに２ｂｉｔ画像データなど、他のビット幅への変換を行うようにしても良い。
【００３５】
メモリライトシーケンサ３００は書き込み制御手段３を実現しており、リアルタイムに、Ｐ／Ｓコンバータ２００によって変換されたシリアル画像データを、リアルタイムに、ファースト・イン・ファースト・アウト・メモリ（以下、「ＦＩＦＯ」という。）４００に格納する。ＦＩＦＯ４００は記憶手段４を実現している。
【００３６】
比較パレット５１０および比較ＲＯＭ５２０は比較手段５を実現しており、比較パレット５１０は、メモリライトシーケンサ３００の制御に従ってリアルタイムに、ＦＩＦＯ４００から画像データを読み出し、この読み出した画像データを自己が所有するＦＩＦＯ４００に格納した後、この画像データと比較ＲＯＭ５２０の内容とを比較する。
【００３７】
メモリリードシーケンサ６００は読み出し制御手段６を実現しており、比較手段５を介してリアルタイムに、ＦＩＦＯ４００に格納された画像データを読み出す。
【００３８】
レジスタファイル７００はパラメータ保持手段７を実現しており、ＣＰＵ（中央演算処理装置）と接続され、挿入スパン値ＳＰＡＮｎ、スイング量ＳＷＩＮＧ、リピート量ＲＥＰＥＡＴ、追加画素数ｎなどＣＰＵによって指定された制御情報を格納する。
【００３９】
例えば、挿入スパン値ＳＰＡＮｎは演算手段１０に与えられ、またリピート量ＲＥＰＥＡＴはリピート量計数手段８に与えられ、さらにスイング量ＳＷＩＮＧはスイング量計数手段９に与えられる。
【００４０】
リピートカウンタ８００はリピート量計数手段８を実現しており、またスイングカウンタ９００はスイング量計数手段９を実現しており、これらリピートカウンタ８００およびスイングカウンタ９００は、レジスタファイル７００に格納されている制御情報に基づき、所定時間毎にリピート量およびスイング量をそれぞれ計数する。
【００４１】
スパンコントローラ１０００は演算手段１０を実現しており、レジスタファイル７００に格納された制御情報（例えば挿入スパン値ＳＰＡＮｎ）、およびリピート量およびスイング量に基づき、所定画素単位或いは微小画素単位でＦＩＦＯ４００からの画像データの読み出し制御、および画像データの追加処理制御を行う。
【００４２】
この画像データの読み出し制御、および画像データの追加処理制御は、メモリリードシーケンサ６００に対して行われる。
【００４３】
ロードシーケンサ１１００は設定手段１１を実現しており、演算実行の為の状態遷移制御を行い、リピートカウンタ８００、スイングカウンタ９００およびスパンコントローラ１０００のそれぞれによって算出された結果を、所定のタイミングにてスパンコントローラ１０００に通知（設定）する。
【００４４】
ビデオ出力コネクタ１２００は画像出力接続手段１２を実現しており、画像処理を行った画像データを外部装置へ伝達するためのものである。
【００４５】
ビデオ出力コネクタ１２００は、例えばレーザスキャニングユニット（以下、「ＬＳＵ」という。）やＬＥＤヘッドなどの外部画像形成装置と接続される。ビデオ出力コネクタ１２００から出力される画像データは外部画像形成装置に伝達され、ここで印刷処理される。
【００４６】
この実施の形態の画像処理装置では、図２に示したハードウェア構成および機能を単位として、これを複数有することで、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）など複数の種類の画像データを独立して処理することが可能である。
【００４７】
次に、図２に示したＦＩＦＯ４００、比較パレット５１０および比較ＲＯＭ５２０の詳細な構成について図３を参照して説明する。
【００４８】
図３において、ＦＩＦＯ４００に対応するＦＩＦＯ４１０は、画像データの水平印字領域をカバーする容量を持つ複数のＦＩＦＯである。この実施の形態では、ＦＩＦＯ４００を８個使用することで、８ラスタ分の画像データを保持することが可能である。
【００４９】
書き込み制御信号ＮＷＥＮがイネーブルになると、ＦＩＦＯ４１０はクロック信号（ＣＬＫ信号）のエッジに同期して画像データＷＤＡＴＡをメモリセルへ格納する。
【００５０】
比較パレット５１０に対応する比較用パレット５１１は、ＣＬＫ信号のエッジに同期してＦＩＦＯ４１０からの画像出力を保持する８ｂｉｔ×８ｂｉｔ程度のフリップフロップと、この保持された画像データと後述する画像パターンデータとのの比較を行う８ｂｉｔコンパレータとを有している。
【００５１】
比較用パレット５１１は、読み出し制御信号（ＮＲＥＮ信号）がディセーブル時には比較処理を行い、この比較結果を画像データＲＤＡＴＡより出力し、一方、読み出し制御信号（ＮＲＥＮ信号）がイネーブル時には比較処理は行わず保持した画素をスルー出力する。
【００５２】
比較ＲＯＭ５２０に対応する比較用パターンＲＯＭ５２１は、８ｂｉｔ×８ｂｉｔの画像パターンデータが格納されている。この画像パターンデータは、比較用パレット５１１での比較処理に使用される。
【００５３】
なお、比較用パレット５１１および比較用パターンＲＯＭ５２１のｂｉｔ構成は８ｂｉｔ×８ｂｉｔのみに限定するものではなく、他のｂｉｔ構成にするようにしても良い。
【００５４】
次に、図２に示したリピートカウンタ８００、スイングカウンタ９００およびスパンコントローラ１０００の詳細な構成について図４を参照して説明する。
【００５５】
最初に、図２に示したリピートカウンタ８００は、リピートカウント用フリップフロップ（以下、「リピートカウント用ＦＦ」という。）８１０と、コンパレータ８２０とを有している。
【００５６】
リピートカウント用ＦＦ８１０は、一方の入力端子にトリガー信号（ＴＲＩＧ信号）が入力され、他方の入力端子に、出力端子から出力される出力値ＲＥＰＥＡＴＣＯＵＮＴと“１”とを加算した値が入力される。アクティブのトリガー信号（ＴＲＩＧ信号）が入力されると、出力端子からは、他方の入力端子に入力された値（加算値）つまり更新された出力値ＲＥＰＥＡＴＣＯＵＮＴが出力される。
【００５７】
コンパレータ８２０は、一方の入力端子に入力される上記出力値ＲＥＰＥＡＴＣＯＵＮＴと、他方の入力端子に入力されるレジスタファイル７００に保持されているリピート量ＲＥＰＥＡＴ（制御情報）とが一致した場合に、ハイレベルの信号を出力端子から出力する。
【００５８】
次に、図２に示したスイングカウンタ９００は、スイングカウント用ＦＦ９１０を有しており、スイングカウント用ＦＦ９１０は、一方の入力端子にトリガー信号（ＴＲＩＧ信号）が入力され、他方の入力端子に、出力端子から出力される出力値ＳＷＩＮＧＣＯＵＮＴとレジスタファイル７００に保持されているスイング量ＳＷＩＮＧ（制御情報）とを加算した値が入力される。アクティブのトリガー信号（ＴＲＩＧ信号）が入力されると、出力端子からは、他方の入力端子に入力された値（加算値）つまり更新された出力値ＳＷＩＮＧＣＯＵＮＴが出力される。
【００５９】
以下同様にして、ＲＥＰＥＡＴＣＯＵＮＴ値およびＳＷＩＮＧＣＯＵＮＴ値が更新されていき、ＲＥＰＥＡＴＣＯＵＮＴ値がレジスタファイル７００に保持されているリピート量ＲＥＰＥＡＴに達すると、コンパレータ８２０の出力端子から出力されるハイレベルの信号が、クリア信号（ＣＬＲ信号）としてリピートカウント用ＦＦ８１０およびスイングカウント用ＦＦ９１０に入力される。これにより、それぞれのフリップフロップは初期化される。
【００６０】
最後に、図２に示したスパンコントローラ１０００は、スパンカウント用ＦＦ１０１０と、演算器１０２０と、コンパレータ１０３０とを有している。
【００６１】
演算器１０２０は、一方の入力端子に、スパンカウント用ＦＦ１０１０の出力端子から出力されるカウント信号（ＣＮＴ信号）と“１”とを加算した値が入力され、他方の入力端子に、スイングカウント用ＦＦ９１０の出力端子から出力される出力値ＳＷＩＮＧＣＯＵＮＴの符号が反転された値、つまり（−ＳＷＩＮＧＣＯＵＮＴ）が入力される。
【００６２】
また、演算器１０２０にはロードシーケンサ１１００（図２参照）から出力されるロード信号（ＬＯＡＤ信号）が入力される。
【００６３】
さらに、演算器１０２０の出力端子からは、一方の入力端子に入力された入力値と他方の入力端子に入力された入力値とを加算した値が出力される。つまり｛（カウント信号（ＣＮＴ信号）＋“１”）＋（−ＳＷＩＮＧＣＯＵＮＴ）｝を演算した結果が出力される。
なお、ロードシーケンサ１１００（図２参照）によってロード信号（ＬＯＡＤ信号）がイネーブルにされると、｛０＋（−ＳＷＩＮＧＣＯＵＮＴ）｝＝（０−ＳＷＩＮＧＣＯＵＮＴ）値が出力されるようになっている。
【００６４】
スパンカウント用ＦＦ１０１０は、一方の入力端子に、外部発信器（図示せず）によって生成された１画素基本クロックであるクロック信号（ＣＬＫ信号）が入力され、他方の入力端子に演算器１０２０の出力端子から出力された出力値が入力される。また、スパンカウント用ＦＦ１０１０には画像データの有効領域を示すステータス信号（ＨＳＺ信号）が入力される。
【００６５】
スパンカウント用ＦＦ１０１０は、一方の入力端子に入力されるクロック信号（ＣＬＫ信号）を基準として時刻の計時を開始するとともに、他方の入力端子に入力された入力値を、更新されたカウント信号（ＣＮＴ信号）として出力端子から出力する。
【００６６】
コンパレータ１０３０は、一方の入力端子に入力されるスパンカウント用ＦＦ１０１０の出力端子から出力されるカウント信号（ＣＮＴ信号）と、他方の入力端子に入力される挿入スパン値（挿入間隔値）ＳＰＡＮｎとが一致した場合に、ハイレベルの出力信号を出力端子から出力する。
【００６７】
このようにしてコンパレータ１０３０の出力端子から出力される出力信号は、フラグ信号（ＦＬＡＧ信号）としてメモリリードシーケンサ６００（図２参照）に入力されるとともに、クリア信号（ＣＬＲ信号）としてスパンカウント用ＦＦ１０１０に入力されるようになっている。
【００６８】
なお、図４に示した例は１つの色処理に対する構成のみを示しており、本画像処理装置が複数の画像データの授受を行うために、実際には図４に示した例の構成を単位として、これを複数有することで、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）など複数の種類の画像データを独立して処理することが可能である。すなわち、複数のリピートカウント用ＦＦ８１０、スイングカウント用ＦＦ９１０およびスパンカウント用ＦＦ１０１０がそれぞれ完全に独立した動作が可能となっている。
【００６９】
次に、上述した画像処理装置の状態遷移について図５および図６を参照して説明する。図５において、各状態遷移は読み出し制御手段６（メモリリードシーケンサ６００）によって制御されている。図６において、各状態遷移は設定手段１１（ロードシーケンサ１１００）によって制御されている。
【００７０】
ここでは、説明の都合上、１つの色処理に対応する１つの読み出し制御手段６および１つの設定手段１１によって制御される状態遷移についてのみ示している。本画像処理装置が複数の画像データの授受を行うために、複数の色処理に対応する複数の読み出し制御手段６および複数の設定手段によって複数の状態遷移の制御が行われ、それぞれが完全に独立した動作が可能となっている。
【００７１】
最初に、読み出し制御手段６（メモリリードシーケンサ６００）つまりリードシーケンサ６１０による状態遷移制御について図５を参照して説明する。
【００７２】
（状態１）
この状態は待機状態であり、初期化が終了した後、ステータス信号（ＨＳＺ信号）の無効期間中、本状態にて待機する。ステータス信号（ＨＳＺ信号）が有効となり、メモリライトシーケンサ３００がＦＩＦＯ４００（図３のＦＩＦＯ４１０）へ１ライン分データキャッシュを完了すると（図３参照）、次の（状態２）へと遷移する。
【００７３】
（状態２）
この状態はＡｄｄ（画素追加処理）状態であり、リードシーケンサ６１０は、読み出し制御信号（ＮＲＥＮ信号）をイネーブルにして、画像データＲＤＡＴＡの読み出しを開始する（図３参照）。
【００７４】
そして、スパンコントローラ１０００から出力されるフラグ信号（ＦＬＡＧ信号）がイネーブルになるごとに、リードシーケンサ６１０は、読み出し制御信号ＮＲＥＮをディセーブルし、ＦＩＦＯ４１０からの画像データＲＤＡＴＡの読み出しを中断すると共に、仮想的な画像データとして画素を追加する。
【００７５】
この追加される画素の値は、追加画素を中心として比較用パレット５１１に保持された８ｂｉｔ×８ｂｉｔの画素領域と、比較用パターンＲＯＭ５２１に記憶されている画像パターンデータとを比較して決定される。
【００７６】
ここで、追加画素と８ｂｉｔ×８ｂｉｔの画素領域との位置関係を図７に示す。図７において、ＬＩＮＥ８のライン上に存在する斜線の円部分は追加画素位置を示している。
【００７７】
比較用パレット５１１に保持された８ｂｉｔ×８ｂｉｔの画素領域と比較用パターンＲＯＭ５２１に記憶されている画像パターンデータとが一致した場合には追加画素の値は“１”とし、一方、不一致の場合は“０”とする。なお、追加画素の取る値はこれに限定するものではない。
【００７８】
また、比較用パレット５１１および比較用パターンＲＯＭ５２１の構成に応じて任意の画素領域の比較が可能である。
【００７９】
ところで、リードシーケンサ６１０は、ステータス信号（ＨＳＺ信号）が無効になると、画素の追加動作を休止するとともに、ステータス信号（ＨＳＺ信号）が有効になるまで待機し、さらに、ステータス信号（ＨＳＺ信号）が有効になった場合は、上記同様の画素の追加動作をする。
【００８０】
メモリライトシーケンサ３００が全ての画像データの格納を終了すると次の（状態３）へ遷移する。
【００８１】
（状態３）
この状態はＰｏｓｔ（終端処理）状態であり、１ラインに相当する時間だけ処理時間を拡張することで、上述した（状態２）の場合と同様の処理を行う。全ての処理が終了すると、上述した（状態１）へ遷移する。
【００８２】
次に、設定手段１１（ロードシーケンサ１１００）による状態遷移制御について図６を参照して説明する。
【００８３】
（状態４）
この状態は待機状態であり、初期化が終了し、ステータス信号（ＨＳＺ信号）の無効期間中、本状態にて待機する。ステータス信号（ＨＳＺ信号）が有効となり、メモリライトシーケンサ３００がＦＩＦＯ４００（図３のＦＩＦＯ４１０）へデータキャッシュを開始すると、次の（状態５）へと遷移する。
【００８４】
（状態５）
この状態はプリキャプチャ処理状態であり、図５に示した（状態２）での休止状態を監
視することで、各走査での画像の格納、読み出しおよび追加処理が終了したことを検出する。図５に示した（状態２）での休止状態が終了すると、次の（状態６）へ遷移する。
【００８５】
（状態６）
この状態はキャプチャ処理状態であり、図４に示したトリガー信号（ＴＲＩＧ信号）がアクティブとなることでリピートカウント用ＦＦ８１０およびスイングカウント用ＦＦ９１０の値を更新する。本状態にて所定時間経過後、次の（状態７）へ遷移する。
【００８６】
（状態７）
この状態はプリロード処理状態であり、リピートカウント用ＦＦ８１０およびスイングカウント用ＦＦ９１０の値の安定化および保持を行う。
【００８７】
リピートカウント用ＦＦ８１０およびスイングカウント用ＦＦ９１０とスパンカウント用ＦＦ１０１０とが異なるクロック源にて同時動作を行っている場合には、一旦算出動作を保留させることも可能である。本状態にて所定時間経過後次の（状態８）へ遷移する。
【００８８】
（状態８）
この状態はロード処理状態であり、ロードシーケンサ１１００は図４に示したロード信号（ＬＯＡＤ信号）をイネーブルにすることで、リピートカウンタ８００およびスイングカウンタ９００によって算出された値（ＳＷＩＮＧＣＯＵＮＴ値）をスパンコントローラ１０００へ書き込み許可する。これにより（０−ＳＷＩＮＧＣＯＵＮＴ）値がスパンカウント用ＦＦ１０１０の初期値としてロードされる。
【００８９】
所定時間計後、必要であればスパンコントローラ１０００の保留を解除し、上記（状態４）へ遷移する。これ以降は上記同様の動作を繰り返す。
【００９０】
次に、画像処理装置の画像変換処理動作について図８のタイミングチャートを用いて説明する。
【００９１】
外部装置（図示せず）は、ステータス信号（ＨＳＺ信号）に同調して画像データの転送を開始し、ビデオ入力コネクタ１００を介してＰ／Ｓコンバータ２００へ画像データを転送する。
【００９２】
Ｐ／Ｓコンバータ２００は、受信した画像データをクロック信号（ＣＬＫ信号）の立ち上がりエッジでシリアル変換し、シリアル変換した画像データを出力する。
【００９３】
メモリライトシーケンサ３００は、ステータス信号（ＨＳＺ信号）が有効になると、書き込み制御信号（ＮＷＥＮ信号）をイネーブルにして、ＦＩＦＯ４００（図３のＦＩＦＯ４１０参照）へシリアル画像データＷＤＡＴＡの格納を開始する（図３参照）。
【００９４】
ＦＩＦＯ４１０は書きこみ制御信号（ＮＷＥＮ信号）がイネーブルになると、クロック信号（ＣＬＫ信号）の立ち上がりエッジでシリアル画像データＷＤＡＴＡをメモリセルへと順次格納する（図３参照）。
【００９５】
メモリリードシーケンサ６００（図３のリードシーケンサ６１０参照）は、画像データＷＤＡＴＡがＦＩＦＯ４１０へキャッシュされると、読み出し制御信号（ＮＲＥＮ信号）をイネーブルにして、画像データＲＤＡＴＡの読み出しを開始する（図３参照）。
【００９６】
実際には読み出しメモリリードシーケンサ６００は任意のキャッシュライン数以降に動作を開始するが、ここでは、便宜上同一タイムチャート上に示している。
【００９７】
ＦＩＦＯ４１０は、読み出し制御信号（ＮＲＥＮ信号）がイネーブルになると、クロック信号（ＣＬＫ信号）の立ち上がりエッジで画像データＲＤＡＴＡをメモリセルから順次出力する。これと同時に、スパンコントローラ１０００つまりスパンカウント用ＦＦ１０１０は、カウンタ信号（ＣＮＴ信号）をイネーブルにし、クロック信号（ＣＬＫ信号）を基準として時刻の計時を開始する（図４参照）。
【００９８】
そして、スパンコントローラ１０００においては、スパンカウント用ＦＦ１０１０は、出力端子から出力されるカウント信号（ＣＮＴ信号）が、初期値としての挿入スパン値（挿入間隔値）ＳＰＡＮ１に達した場合に、カウント信号（ＣＮＴ信号）を初期化して時刻の計時を再開する。
【００９９】
これと同時に、コンパレータ１０３０は、一方の入力端子に入力される上記スパンカウント用ＦＦ１０１０からのカウント信号（ＣＮＴ信号）と、他方の入力端子に入力される初期値としての挿入間隔値ＳＰＡＮ１とが一致すると、出力端子からハイレベルの出力信号を出力する。
【０１００】
この出力信号は、フラグ信号（ＦＬＡＧ信号）としてメモリリードシーケンサ６００に入力されるとともに、クリア信号（ＣＬＲ信号）としてスパンカウント用ＦＦ１０１０に入力される。
【０１０１】
メモリリードシーケンサ６００つまりリードシーケンサ６１０は、フラグ信号（ＦＬＡＧ信号）がイネーブルになると、クロック信号（ＣＬＫ信号）の立ち上がりエッジで読み出し制御信号（ＮＲＥＮ信号）をディセーブルし、ＦＩＦＯ４１０からの画像データＲＤＡＴＡの読み出しを中断する（図３参照）。
【０１０２】
読み出し制御信号（ＮＲＥＮ信号）がディセーブルになると比較用パレット５１１および比較用パターンＲＯＭ５２１は、上記同様に、比較処理を実行し、この比較した結果を出力することで仮想的な画像データを追加する。この追加される画像データは、近隣の画素の値により適切な画素が決定され、付加される。
【０１０３】
これ以降、上記同様にして、挿入スパン値（挿入間隔値）ＳＰＡＮ２、ＳＰＡＮ３、ＳＰＡＮ４〜ＳＰＡＮｎまでのｎ個の画素の追加処理が行われる。
【０１０４】
ここで、各挿入間隔値ＳＰＡＮ１〜ＳＰＡＮｎについては、予めＣＰＵによってレジスタファイル７００に設定されている値が使用される。
【０１０５】
処理が行われた画像データＲＤＡＴＡは、ビデオ出力コネクタ１２００を介してビデオ信号（ＶＩＤＥＯ信号）として外部画像形成装置へ伝達され、印刷処理される。
【０１０６】
次に、上述した画像処理装置の画像変換処理の具体例について図９を参照して説明する。図９において、ライン１〜６の各ラインに存在する白い円部分は実データ画素を示しており、斜線の円部分は画像処理にて追加された仮想データ画素を示している。
【０１０７】
一般に、外部画像形成装置は、走査方向の開始位置付近にビーム検出センサ（以下、「ＢＤセンサ」という。）等を配置しており、このＢＤセンサに走査光が入射するとＢＤ信号を発生させて、走査開始位置を通知するように構成されている。ＢＤ信号がイネーブルになってから、レフトマージン（ＬＭ）に相当する時間が経過した後に、ステータス信号（ＨＳＺ信号）をイネーブルにすることで画像データが転送される。これにより、レフトマージンなる左余白を転写紙上に確保するようにしている。
【０１０８】
上述したように走査が開始されると、それぞれＳＰＡＮ１〜ＳＰＡＮｎまで順次仮想データ画素が追加されていき、ライン１が形成され走査が終了する。
【０１０９】
このようにしてライン１での描画が終了すると、図６に示した状態遷移が発生することで、スパンコントローラ１０００のスパンカウント用ＦＦ１０１０の初期値が更新された後、ライン２の描画が開始される。
【０１１０】
ライン２では、図９に示すように、画素挿入位置がライン１よりＳＷＩＮＧ値だけ全体的にシフトされ、同様にそれぞれＳＰＡＮ１〜ＳＰＡＮｎまで順次仮想データ画素が追加されていき、ライン２が形成されて走査が終了する。同様にして、ライン３以降、ＲＥＰＥＡＴ値に達するまでラインが形成されていく。ここで、ＳＰＡＮ１〜ＳＰＡＮｎはそれぞれ等しい値であっても良いし、あるいはそれぞれ異なる値であっても良い。
【０１１１】
以上術した実施の形態では、クロック信号（ＣＬＫ信号）を１画素基本クロックとするようにしたが、本発明はこれに限定されることなく、クロック信号（ＣＬＫ信号）を例えば１／８画素基本クロックの様に微小画素単位とするようにしても良い。これにより、１画素以下の単位での画像処理も可能となる。
【０１１２】
以上説明したように、実施の形態１によれば、書き込み制御手段３（メモリライトシーケンサ３００）によって記憶手段４（ＦＩＦＯ４００）へ画像データを格納するとともに、読み出し制御手段６（メモリリードシーケンサ６００）によって記憶手段４（ＦＩＦＯ４００）から独立して画像データを読み出し、さらに、演算手段１０（スパンコントローラ１０００）が算出した所定の時刻毎に、記憶手段４（ＦＩＦＯ４００）に蓄積された任意のラスタ前の範囲内の画素データと、比較手段５（比較パレット５１０および比較ＲＯＭ５２０）に与えられた画素情報（画像パターンデータ）とを比較し、この比較した結果に基づいて最適な画像データの追加処理を行うことができる。
【０１１３】
また、実施の形態１によれば、超高精度のメカニズムの機構系、光学系を画像形成装置に設ける必要がないので、従来の画像形成装置と比較して、画像形成装置のコストを抑制することができ、しかも画像データを高速で、かつ高画質にデータ処理することができる。
【０１１４】
（実施の形態２）
図１０は本発明の実施の形態２における画像処理装置の比較手段による画素の比較を説明する図である。
【０１１５】
この実施の形態２の画像処理装置は、実施の形態１の画像処理装置とは、基本的には構成および動作（機能）は同様になっているものの、読み出し制御手段６（メモリリードシーケンサ６００）による状態遷移制御が多少相違している。
【０１１６】
この実施の形態２における読み出し制御手段６（メモリリードシーケンサ６００）による状態遷移制御について、図５を参照して説明する。
【０１１７】
（状態１）
この状態は待機状態であり、初期化が終了した後、ステータス信号（ＨＳＺ信号）の無効期間中、本状態にて待機する。比較手段５（比較パレット５１０および比較ＲＯＭ５２０）において比較処理に必要なライン数分のデータキャッシュを行う。
【０１１８】
この実施の形態では、８ライン分のキャッシュを行うようにしているが、本発明はこれ
に限定されることなく、複数の比較手段５（比較パレット５１０および比較ＲＯＭ５２０）を備え、これら複数の比較手段５の構成に応じて任意のライン数分のデータをキャッシュすることが可能である。
【０１１９】
ステータス信号（ＨＳＺ信号）が有効となり、書き込み制御手段３（メモリライトシーケンサ３００）が記憶手段４（ＦＩＦＯ４００）へデータキャッシュを完了すると、次の（状態２）へと遷移する。
【０１２０】
（状態２）
この状態はＡｄｄ（画素追加処理）状態であり、読み出し制御手段６（メモリリードシーケンサ６００）は、読み出し制御信号（ＮＲＥＮ信号）をイネーブルにして、画像データＲＤＡＴＡの読み出しを開始する。
【０１２１】
そして、読み出し制御手段６（メモリリードシーケンサ６００）は、フラグ信号（ＦＬＡＧ信号）がイネーブルになるごとに、読み出し制御信号（ＮＲＥＮ信号）をディセーブルし、記憶手段４（ＦＩＦＯ４００）からの画像データＲＤＡＴＡの読み出しを中断すると共に、仮想的な画像データとして画素を追加する。
【０１２２】
この追加される画素の値は、追加画素を中心として比較パレット５１０に保持された８ｂｉｔ×８ｂｉｔの画素領域と、比較ＲＯＭ５２０の画像パターンデータとを比較して決定される。
【０１２３】
ここで、追加画素と８ｂｉｔ×８ｂｉｔの画素領域との位置関係を図１０に示す。図１０においてＬＩＮＥ１のラインに存在する斜線の円部分は追加画素位置を示している。
【０１２４】
比較パレット５１０に保持された８ｂｉｔ×８ｂｉｔの画素領域と比較ＲＯＭ５２０に記憶されている画像パターンデータとが一致した場合には、追加画素の値を“１”とし、一方、不一致の場合は追加画素の値を“０”とする。なお、追加画素の取る値はこれに限定するものではない。また、比較手段５（比較パレット５１０および比較ＲＯＭ５２０）の構成に応じて任意の画素の領域比較が可能である。
【０１２５】
ところで、読み出し制御手段６（メモリリードシーケンサ６００）は、ステータス信号（ＨＳＺ信号）が無効になると、画素の追加動作を休止し、ステータス信号（ＨＳＺ信号）が有効になるまで待機し、ステータス信号（ＨＳＺ信号）が有効になった場合は、上記同様の画素の追加動作をする。
【０１２６】
書き込み制御手段３（メモリライトシーケンサ３００）が全ての画像データの格納を終了すると次の（状態３）へ遷移する。
【０１２７】
（状態３）
この状態はＰｏｓｔ（終端処理）状態であり、上記（状態１）でのキャッシュライン数に相当する時間だけ処理時間を拡張することで、上記（状態２）の場合と同様の処理を行う。全ての処理が終了すると、上記（状態１）へ遷移する。
【０１２８】
以上説明したように、実施の形態２によれば、演算手段１０（スパンコントローラ１０００）が算出した所定の時刻毎に、記憶手段４（ＦＩＦＯ４００）に蓄積された任意のラスタ後の範囲内の画素データと比較手段５（比較パレット５１０および比較ＲＯＭ５２０）に与えられた画素情報（画像パターンデータ）とを比較し、この比較した結果に基づいて、最適な画像データの追加処理を行うことができる。
【０１２９】
（実施の形態３）
図１１は本発明の実施の形態３における画像処理装置の比較手段による画素の比較を説明する図である。
【０１３０】
この実施の形態３の画像処理装置は、実施の形態１の画像処理装置とは、基本的には構成および動作（機能）は同様になっているものの、読み出し制御手段６（メモリリードシーケンサ６００）による状態遷移制御が多少相違している。
【０１３１】
この実施の形態３における読み出し制御手段６（メモリリードシーケンサ６００）による状態遷移制御について、図５を参照して説明する。
【０１３２】
（状態１）
この状態は待機状態であり、初期化が終了した後、ステータス信号（ＨＳＺ信号）の無効期間中、本状態にて待機する。比較手段５（比較パレット５１０および比較ＲＯＭ５２０）において比較処理に必要なライン数分のデータキャッシュを行う。
【０１３３】
この実施の形態では、８ライン分のキャッシュを行うようにしているが、本発明はこれに限定されることなく、複数の比較手段５（比較パレット５１０および比較ＲＯＭ５２０）を備え、これら複数の比較手段５の構成に応じて任意のライン数分のデータをキャッシュすることが可能である。
【０１３４】
ステータス信号（ＨＳＺ信号）が有効となり、書き込み制御手段３（メモリライトシーケンサ３００）が記憶手段４（ＦＩＦＯ４００）へデータキャッシュを完了すると、次の（状態２）へと遷移する。
【０１３５】
（状態２）
この状態はＡｄｄ（画素追加処理）状態であり、読み出し制御手段６（メモリリードシーケンサ６００）は、読み出し制御信号（ＮＲＥＮ信号）をイネーブルにして、画像データＲＤＡＴＡの読み出しを開始する。
【０１３６】
そして、読み出し制御手段６（メモリリードシーケンサ６００）は、フラグ信号（ＦＬＡＧ信号）がイネーブルになるごとに、読み出し制御信号（ＮＲＥＮ信号）をディセーブルし、記憶手段４（ＦＩＦＯ４００）からの画像データＲＤＡＴＡの読み出しを中断すると共に、仮想的な画像データとして画素を追加する。
【０１３７】
この追加される画素の値は、追加画素を中心として比較パレット５１０に保持された８ｂｉｔ×８ｂｉｔの画素領域と、比較ＲＯＭ５２０の画像パターンデータとを比較して決定される。
【０１３８】
ここで、追加画素と８ｂｉｔ×８ｂｉｔの画素領域との位置関係を図１１に示す。図１１においてＬＩＮＥ５のラインに存在する斜線の円部分は追加画素位置を示している。
【０１３９】
比較パレット５１０に保持された８ｂｉｔ×８ｂｉｔの画素領域と比較ＲＯＭ５２０に記憶されている画像パターンデータとが一致した場合には、追加画素の値を“１”とし、一方、不一致の場合は追加画素の値を“０”とする。なお、追加画素の取る値はこれに限定するものではない。また、比較手段５（比較パレット５１０および比較ＲＯＭ５２０）の構成に応じて任意の画素の領域比較が可能である。
【０１４０】
ところで、読み出し制御手段６（メモリリードシーケンサ６００）は、ステータス信号（ＨＳＺ信号）が無効になると、画素の追加動作を休止し、ステータス信号（ＨＳＺ信号
）が有効になるまで待機し、ステータス信号（ＨＳＺ信号）が有効になった場合は、上記同様の画素の追加動作をする。
【０１４１】
そして、書き込み制御手段３（メモリライトシーケンサ３００）が全ての画像データの格納を終了すると次の（状態３）へ遷移する。
【０１４２】
（状態３）
この状態はＰｏｓｔ（終端処理）状態であり、上記（状態１）でのキャッシュライン数に相当する時間だけ処理時間を拡張することで、上記（状態２）の場合と同様の処理を行う。全ての処理が終了すると、上記（状態１）へ遷移する。
【０１４３】
以上説明したように、実施の形態３によれば、演算手段１０（スパンコントローラ１０００）が算出した所定の時刻毎に、記憶手段４（ＦＯＦＯ４００）に蓄積された任意のラスタ前後の範囲内の画素データと比較手段５（比較パレット５１０および比較ＲＯＭ５２０）に与えられた画素情報（画像パターンデータ）とを比較し、この比較した結果に基づいて、最適な画像データの追加処理を行うことができる。
【産業上の利用可能性】
【０１４４】
本発明の画像処理装置は、プリンタ、プリンタ機能を有する複合機などの印刷装置に用いられる画像処理装置に適用することができる。
【図面の簡単な説明】
【０１４５】
【図１】本発明の実施の形態１における画像処理装置の構成を示す機能ブロック図
【図２】図１に示した画像処理装置の構成を示す構成図
【図３】図１に示した記憶手段および比較手段の構成を示す構成図
【図４】図１に示したリピート量計数手段、スイング量計数手段および演算手段の構成を示す構成図
【図５】図１に示した画像処理装置の読み出し制御手段による制御に基づく状態遷移を示す図
【図６】図１に示した画像処理装置の設定手段による制御に基づく状態遷移を示す図
【図７】図１に示した読み出し制御手段による制御に基づく比較手段による画素の比較を説明する図
【図８】図１に示した画像処理装置の画像変換処理動作を示すタイミングチャート
【図９】図１に示した画像処理装置の画像変換処理の一例を示す図
【図１０】本発明の実施の形態２における画像処理装置の比較手段による画素の比較を説明する図
【図１１】本発明の実施の形態３における画像処理装置の比較手段による画素の比較を説明する図
【符号の説明】
【０１４６】
１    画像入力接続手段
２    Ｐ／Ｓ変換手段
３    書き込み制御手段（第１の制御手段）
４    記憶手段
５    比較手段
６    読み出し制御手段（第２の制御手段、処理手段）
７    パラメータ保持手段
８    リピート量計数手段（計数手段）
９    スイング量計数手段（計数手段）
１０    演算手段
１１    設定手段
１２    画像出力接続手段
１００    ビデオ入力コネクタ
２００    Ｐ／Ｓコンバータ
３００    メモリライトシーケンサ（第１の制御手段）
４００，４１０    ＦＩＦＯ（記憶手段）
５１０    比較パレット
５１１    比較用パレット
５２０    比較ＲＯＭ
５２１    比較用パターンＲＯＭ
６００    メモリリードシーケンサ（第２の制御手段、処理手段）
６１０    リードシーケンサ（第２の制御手段、処理手段）
７００    レジスタファイル
８００    リピートカウンタ（計数手段）
８１０    リピートカウント用フリップフロップ
８２０，１０３０    コンパレータ
９００    スイングカウンタ（計数手段）
９１０    スイングカウント用フリップフロップ
１０００    スパンコントローラ（演算手段）
１０１０    スパンカウント用フリップフロップ
１０２０    演算器
１１００    ロードシーケンサ
１２００    ビデオ出力コネクタ
【図１】
2006082316.tif 000003
【図２】
2006082316.tif 000004
【図３】
2006082316.tif 000005
【図４】
2006082316.tif 000006
【図５】
2006082316.tif 000007
【図６】
2006082316.tif 000008
【図７】
2006082316.tif 000009
【図８】
2006082316.tif 000010
【図９】
2006082316.tif 000011
【図１０】
2006082316.tif 000012
【図１１】
2006082316.tif 000013