(57)【要約】【課題】低消費電力化を実現でき、容量素子を内蔵することにより回路構成を簡略化でき、外部部品の削減を実現できるＭＲヘッド用増幅回路を実現する。【解決手段】MRヘッド抵抗ＲMR にバイアス電流源ＩＳB により電流を供給し、磁気記録データ再生時にヘッド抵抗ＲMR の変化分を電圧の変化に変換する。容量素子Ｃ３，Ｃ４により、ヘッド抵抗ＲMR の電圧降下の直流成分をカットオフし、交流成分のみをトランジスタＱ１，Ｑ２からなる差動増幅回路ＡＭＰ２に入力し、増幅した出力電圧Ｖout に応じて記録データを判別できるので、直流カットオフ用容量素子Ｃ３とＣ４の容量値を小さくでき、ＩＣチップに内蔵できるので、外部部品の削減を実現できる。さらに、トランジスタＱ１とＱ２のベースバイアス電圧がMRヘッドに独立して設定できるので、消費電力を低減できる。【選択図】図１
2006260772.tif 000002
【特許請求の範囲】
【請求項１】
磁気記録データに応じて抵抗値が変化するＭＲヘッド抵抗に所定のバイアス電流を供給する第１の電流源と、
エミッタ同士が共通に接続され、その接続点と接地電位間に第２の電流源が接続されている第１と第２のトランジスタからなる第１の差動増幅回路と、
上記ＭＲヘッド抵抗の第１の端子と上記第１のトランジスタのベース間に接続されている第１の容量素子と、
上記ＭＲヘッド抵抗の第２の端子と上記第２のトランジスタのベース間に接続されている第２の容量素子と、
上記第１と第２のトランジスタのベースにバイアス電圧を供給する基準電圧源と、
上記第１と第２のトランジスタのベース間に直列に接続されている第１および第２の抵抗素子とを有し、
上記第１と第２の抵抗素子の接続点は、上記基準電圧源に接続されている
増幅回路。
【請求項２】
上記ＭＲヘッド抵抗の電位を検出し基準電位と比較し、比較結果に応じて上記ＭＲヘッド抵抗に流れる電流を制御して電位を制御するフィードバック回路
を有する請求項１記載の増幅回路。
【請求項３】
上記フィードバック回路は、上記ＭＲヘッド抵抗の上記第１と第２の端子間に直列接続されている第３と第４の抵抗素子と、入力端子が上記第３と第４の抵抗間の接続点に接続され、反転入力端子が電源電圧源の電位より高い接地電位に接続されている第２の差動増幅回路と、ベースが上記第２の差動増幅回路の出力端子に接続され、コレクタが上記ＭＲヘッド抵抗の上記第２の端子に接続され、エミッタが上記電源電圧源に接続されている第３のトランジスタと
を有する請求項２記載の増幅回路。
【請求項４】
磁気記録データに応じて抵抗値が変化するＭＲヘッド抵抗と、該ＭＲヘッド抵抗で生成する信号を増幅する増幅回路とを有し、
上記増幅回路は、
磁気記録データに応じて抵抗値が変化するＭＲヘッド抵抗に所定のバイアス電流を供給する第１の電流源と、
エミッタ同士が共通に接続され、その接続点と接地電位間に第２の電流源が接続されている第１と第２のトランジスタからなる第１の差動増幅回路と、
上記ＭＲヘッド抵抗の第１の端子と上記第１のトランジスタのベース間に接続されている第１の容量素子と、
上記ＭＲヘッド抵抗の第２の端子と上記第２のトランジスタのベース間に接続されている第２の容量素子と、
上記第１と第２のトランジスタのベースにバイアス電圧を供給する基準電圧源と、
上記第１と第２のトランジスタのベース間に直列に接続されている第１および第２の抵抗素子とを有し、
上記第１と第２の抵抗素子の接続点は、上記基準電圧源に接続されている
磁気記録データ再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気記録データ再生に用いられるＭＲ（Magneto-Resistive ）ヘッド用増幅回路および磁気記録データ再生装置に関するものである。
【背景技術】
【０００２】
ハードディスク駆動装置（Hard disk driver: ＨＤＤ）などにおいては、磁気記録したデータを再生するヘッドに、ＭＲヘッドがある。ＭＲヘッドは磁束変化によって抵抗値が変化する原理を利用してデータの再生が行われる。
ＭＲヘッドを用いたデータ再生方式として、電流バイアス電圧検出（Current bias voltage sense）方式がある。これはＭＲヘッドに電流を印加し、ヘッドに電圧を発生させ、ＭＲヘッドの抵抗値が記録データに応じた変化分がヘッド電圧の変化として検出することにより、記録データの再生を実現させる方式である。
【０００３】
図２は、ＭＲ方式を用いた磁気記録データ再生装置において、ＭＲヘッド電圧を増幅する増幅回路の構成を示している。
図示のように、抵抗素子Ｒ１，Ｒ２、トランジスタＱ１，Ｑ２、容量素子Ｃ２および電流源ＩＳ１，ＩＳ２により差動増幅回路が構成されている。容量素子Ｃ２はトランジスタＱ１とＱ２のエミッタ間に接続され、電流源ＩＳ１，ＩＳ２は、それぞれトランジスタＱ１とＱ２のエミッタに接続され、これらのトランジスタに駆動電流を供給する。抵抗素子Ｒ１とＲ２は、それぞれトランジスタＱ１とＱ２のコレクタと電源電圧ＶCC間に接続され、これらのトランジスタの負荷を構成している。
【０００４】
ＭＲヘッドの抵抗（以下、単にヘッド抵抗という）ＲMRの両端はそれぞれトランジスタＱ１とＱ２のベースに接続されている。ヘッド抵抗ＲMRにバイアス電流源ＩＳB により、バイアス電流が供給される。
直列に接続されている抵抗素子Ｒ３とＲ４がヘッド抵抗ＲMRと並列に接続されている。抵抗素子Ｒ３とＲ４の接続点が差動増幅回路ＡＭＰ１の非反転入力端子“＋”に接続され、反転入力端子“−”は、接地されている。差動増幅回路ＡＭＰ１の出力端子は、トランジスタＱ３のベースに接続され、トランジスタＱ３のコレクタがヘッド抵抗ＲMRに接続され、エミッタは負の電源電圧Ｖeeに接続されている。さらに、トランジスタＱ３のベースと負の電源電圧Ｖee間に、容量素子Ｃ１が接続されている。
【０００５】
このように構成された増幅回路において、バイアス電流源ＩＳB により、ヘッド抵抗ＲMRに、例えば、バイアス電流ｉB が流され、当該バイアス電流ｉB はトランジスタＱ３を介して、負の電源電圧Ｖeeに流れる。
データ読み出し時に、記録データに応じてヘッド抵抗ＲMRの抵抗値の変化量をΔｒとすると、これに応じてヘッド抵抗ＲMRの両端に、（ｉB ×Δｒ）だけの電圧変化が生じる。この電圧変化分は、トランジスタＱ１とＱ２などからなる差動増幅回路により増幅され、出力電圧Ｖout が出力されるので、出力電圧Ｖout のレベルに応じて記録データを読み出すことができる。
【０００６】
ＭＲヘッドが静電気に弱いため、ＭＲヘッドの電位をできるだけ接地電位ＧＮＤの近くに保持する必要がある。このため、抵抗素子Ｒ３とＲ４により、ヘッド抵抗ＲMRの両端の電位差である（ｉB ×ｒ）の中間電位を作り、この中間電位をなるべく接地電位ＧＮＤに設定するように、差動増幅回路ＡＭＰ１とトランジスタＱ３でフィードバック回路を構成する。なお、ここで、ｒをヘッド抵抗ＲMRの抵抗値とする。また、容量素子Ｃ１は、差動増幅回路ＡＭＰ１とトランジスタＱ３からなるフィードバック回路の位相補償をするために設けられている。
【０００７】
ヘッド抵抗ＲMRの両端がそれぞれトランジスタＱ１とＱ２のベースに接続されているため、再生時にヘッド抵抗ＲMRの抵抗値の変化に応じて生じた電圧変化分（ｉB ×Δｒ）は、差動増幅回路により増幅される。また、ヘッド抵抗ＲMRの両端に、常に（ｉB ×ｒ）分の直流成分が発生しているため、差動増幅回路を構成するトランジスタＱ１とＱ２のエミッタ間に直流カットオフ用容量素子Ｃ２が接続されている。
【０００８】
ここで、抵抗素子Ｒ３とＲ４が同じ抵抗値を有しており、且つバイアス電流源ＩＳB の電流値ｉB により、ヘッド抵抗ＲMRに生じた電圧降下（ｉB ×ｒ）を５００ｍＶとすると、ヘッド抵抗ＲMRがトランジスタＱ３のコレクタに接続されている端子の電位は、ほぼ−２５０ｍＶとなる。従って、トランジスタＱ２のベース−エミッタ間電圧をＶBEとすると、トランジスタＱ２のエミッタ電位は（−２５０−ＶBE）となり、負の電位となるため、電流源ＩＳ１，ＩＳ２は、負の電源電圧Ｖee側に電流を流すように接続されている。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、上述した従来の増幅回路においては、再生時の増幅回路で発生したノイズを低減させるために、電流源ＩＳ１，ＩＳ２を大電流を発生する必要がある。これは、トランジスタのショットノイズがベースに発生する電圧として、次式により表されるからである。
【００１０】
【数１】
2006260772.tif 000003
【００１１】
ここで、ｑは電子の電荷であり、熱電圧ｖT ＝ＫＴ／ｑであり、且つＫはボルツマン定数、Ｔは絶対温度、Ｉc はトランジスタのコレクタ電流である。
【００１２】
式（１）によれば、トランジスタに流れる電流が大きいほど発生するノイズが小さい。しかし、トランジスタ電流を大きくすると、電源電圧ＶCCと負の電源電圧Ｖee間に流れる負荷電流が大きくなり、消費電力が大きくなってしまうという不利益がある。
【００１３】
さらに、トランジスタＱ１とＱ２などにより構成された差動増幅回路では、容量素子Ｃ２とトランジスタＱ１およびＱ２のエミッタ抵抗ｒe によりハイパスフィルタ（ＨＰＦ）が形成されている。ヘッド抵抗ＲMRにより検出した電圧変化信号の必要な周波数成分を大きく減衰させることなく増幅するために、ハイパスフィルタのカットオフ周波数ｆC は、信号の周波数成分の１／１０以下が適当である。ハイパスフィルタのカットオフ周波数ｆC とエミッタ抵抗ｒe および容量素子Ｃ２との関係が次式により表される。
【００１４】
【数２】
2006260772.tif 000004
【００１５】
ここで、信号の周波数成分ｆS を５ＭＨｚとすると、カットオフ周波数ｆC は５００ｋＨｚである。さらに、熱電圧ｖT を２６ｍＶ、トランジスタＱ１およびＱ２のコレクタ電流Ｉc を５ｍＡとすると、トランジスタＱ１およびＱ２のエミッタ抵抗ｒe は（ｖT ／Ｉc ＝５．２Ω）となる。式（２）により、容量素子Ｃ２の容量素子Ｃ2 が求められる。即ち、Ｃ2 ＝３２ｎＦとなる。このため、トランジスタＱ１とＱ間に大きな直流カットオフ用容量素子Ｃ２を接続する必要があり、容量素子Ｃ２を外部部品として、ＩＣチップの外部に設ける必要がある。
【００１６】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、ＭＲヘッドを用いた磁気データ読み出し回路の低消費電力化を実現でき、容量素子をＩＣチップに内蔵可能にすることにより回路構成を簡略化でき、外部部品の削減を実現できるＭＲヘッド用増幅回路および磁気記録データ再生装置を提供することにある。
【課題を解決するための手段】
【００１７】
上記目的を達成するため、本発明の増幅回路は、磁気記録データに応じて抵抗値が変化するＭＲヘッド抵抗に所定のバイアス電流を供給する第１の電流源と、エミッタ同士が共通に接続され、その接続点と接地電位間に第２の電流源が接続されている第１と第２のトランジスタからなる第１の差動増幅回路と、上記ＭＲヘッド抵抗の第１の端子と上記第１のトランジスタのベース間に接続されている第１の容量素子と、上記ＭＲヘッド抵抗の第２の端子と上記第２のトランジスタのベース間に接続されている第２の容量素子と、上記第１と第２のトランジスタのベースにバイアス電圧を供給する基準電圧源と、上記第１と第２のトランジスタのベース間に直列に接続されている第１および第２の抵抗素子とを有し、上記第１と第２の抵抗素子の接続点は、上記基準電圧源に接続されていることを特徴とする。
【００１８】
また、本発明の増幅回路では、好適には上記ＭＲヘッド抵抗の電位を検出し基準電位と比較し、比較結果に応じて上記ＭＲヘッド抵抗に流れる電流を制御して電位を制御するフィードバック回路を有する。
【００１９】
また、本発明の増幅回路では、好適には上記フィードバック回路は、上記ＭＲヘッド抵抗の上記第１と第２の端子間に直列接続されている第３と第４の抵抗素子と、入力端子が上記第３と第４の抵抗間の接続点に接続され、反転入力端子が電源電圧源の電位より高い接地電位に接続されている第２の差動増幅回路と、ベースが上記第２の差動増幅回路の出力端子に接続され、コレクタが上記ＭＲヘッド抵抗の上記第２の端子に接続され、エミッタが上記電源電圧源に接続されている第３のトランジスタとを有する。
【００２０】
さらに、本発明の磁気記録データ再生装置では、磁気記録データに応じて抵抗値が変化するＭＲヘッド抵抗と、該ＭＲヘッド抵抗から抽出された信号を増幅する増幅回路とを有し、上記増幅回路は、磁気記録データに応じて抵抗値が変化するＭＲヘッド抵抗に所定のバイアス電流を供給する第１の電流源と、エミッタ同士が共通に接続され、その接続点と接地電位間に第２の電流源が接続されている第１と第２のトランジスタからなる第１の差動増幅回路と、上記ＭＲヘッド抵抗の第１の端子と上記第１のトランジスタのベース間に接続されている第１の容量素子と、上記ＭＲヘッド抵抗の第２の端子と上記第２のトランジスタのベース間に接続されている第２の容量素子と、上記第１と第２のトランジスタのベースにバイアス電圧を供給する基準電圧源と、上記第１と第２のトランジスタのベース間に直列に接続されている第１および第２の抵抗素子とを有し、上記第１と第２の抵抗素子の接続点は、上記基準電圧源に接続されていることを特徴とする。
【発明の効果】
【００２１】
本発明によれば、磁気記録データに応じて抵抗値が変化するＭＲヘッド抵抗により、抵抗値の変化分が当該ヘッド抵抗の両端の電位差の変化に変換される。第１および第２のトランジスタからなる差動増幅回路により、ヘッド抵抗の電位差が増幅され、出力されるので、当該増幅回路の出力信号に応じて記録データを判別することができる。ヘッド抵抗と上記第１および第２のトランジスタのベース間に接続されている第１および第２の容量素子により、ヘッド抵抗の両端に生じた電圧の直流成分がカットオフされ、電圧の変化分を示す交流成分のみが差動増幅回路に入力される。さらに、本発明によれば直流カットオフ用容量素子の容量値を低くできるため、容量素子をＩＣチップに内蔵できる。
【００２２】
この結果、ＩＣチップをコンパクト化でき、外部部品の削減により回路構成の簡略化を実現で
き、磁気記録データ再生装置の低コスト化を実現できる。
【００２３】
また、本発明のＭＲヘッド抵抗用増幅回路によれば、磁気記録データ再生装置を形成するＩＣチップの端子数を削減でき、ＩＣチップのコンパクト化ができる。さらに、外付け部品数を削減できるので、回路の簡略化および低コスト化が図れる。また、本発明によれば、増幅回路および磁気記録データ再生装置の低消費電力化を実現できる利点がある。
【発明を実施するための最良の形態】
【００２４】
図１は本発明に係る磁気記録データ再生装置におけるＭＲヘッド用増幅回路の一実施形態を示す回路図である。
図示のように、本実施形態においては、トランジスタＱ１，Ｑ２、抵抗素子Ｒ１，Ｒ２および電流源ＩＳ３により差動増幅回路ＡＭＰ２が構成されている。ＭＲヘッド抵抗ＲMRの一方の端子（第１の端子）はバイアス電流源ＩＳB に接続され、当該バイアス電流源ＩＳB によりバイアス電流が供給されている。さらに、ヘッド抵抗ＲMRの他方の端子（第２の端子）は、トランジスタＱ３のコレクタに接続されている。
【００２５】
ヘッド抵抗ＲMRの両方の端子がそれぞれ容量素子Ｃ３，Ｃ４を介してトランジスタＱ１とＱ２のベースに接続されている。差動増幅回路ＡＭＰ２において、トランジスタＱ１とＱ２のエミッタ同士が接続され、その接続点に電流源ＩＳ３が接続されている。トランジスタＱ１とＱ２のコレクタがそれぞれ抵抗素子Ｒ１とＲ２を介して電源電圧ＶCCに接続されている。
さらに、トランジスタＱ１とＱ２のベース間に抵抗素子Ｒ５とＲ６が直列に接続され、抵抗素子Ｒ５とＲ６の接続点が電圧源ＶＳ１に接続されている。
【００２６】
ヘッド抵抗ＲMRの両方の端子間に、抵抗素子Ｒ３とＲ４が直列に接続されている。抵抗素子Ｒ３とＲ４の接続点が差動増幅回路ＡＭＰ１の入力端子“＋”に接続されて、差動増幅回路ＡＭＰ１の反転入力端子“−”は接地されている。
差動増幅回路ＡＭＰ１の出力端子はトランジスタＱ３のベースに接続され、トランジスタＱ３のエミッタが抵抗素子Ｒ７を介して負の電源電圧Ｖeeに接続されている。
【００２７】
以下、上述した構成を有するＭＲヘッドおよび増幅回路の動作について説明する。
図１に示すように、本実施形態においては、ＭＲヘッド抵抗ＲMRで生じた電圧信号の直流成分をカットするための直流カットオフ用容量素子は、トランジスタＱ１とＱ２のエミッタ間に接続されるのではなく、それぞれヘッド抵抗ＲMRの両方の端子とトランジスタＱ１、Ｑ２のベース間に設けられている。
【００２８】
データ再生時に、記録データに応じてＭＲヘッド抵抗ＲMRの抵抗値ｒが変化する。ここで、その変化分をΔｒとする。バイアス電流源ＩＳB によりヘッド抵抗ＲMRにバイアス電流ｉB が供給されているので、ヘッド抵抗ＲMRの抵抗値の変化がその両端の電位差（ｉB ×Δｒ）として現れる。差動増幅回路ＡＭＰ２により、ヘッド抵抗ＲMRの両端の電位差（ｉB ×Δｒ）が増幅され、出力電圧Ｖout として外部に出力されるので、差動増幅回路ＡＭＰ２の出力電圧Ｖout に応じて、記録データを判別することができる。
【００２９】
ヘッド抵抗ＲMRの両端に、（ｉB ×ｒ）分の直流成分が生じたが、直流カットオフ用容量素子Ｃ３およびＣ４によりこの直流成分がカットオフされ、交流成分（ｉB ×Δｒ）のみが差動増幅回路ＡＭＰ２のトランジスタＱ１とＱ２のベース間に印加される。
【００３０】
ＭＲヘッドが静電気に弱いため、ＭＲヘッドの電位をできるだけ接地電位ＧＮＤまたはその近くに保持する必要がある。このため、抵抗素子Ｒ３とＲ４により、ヘッド抵抗ＲMRの両端の電位差である（ｉB ×ｒ）の中間電位を作り、この中間電位をなるべく接地電位ＧＮＤに設定するように、差動増幅回路ＡＭＰ１とトランジスタＱ３でフィードバック回路を構成する。また、容量素子Ｃ１は、差動増幅回路ＡＭＰ１とトランジスタＱ３からなるフィードバック回路の位相補償をするために設けられている。
【００３１】
直流カットオフ用容量素子とトランジスタＱ１またはＱ２のベース入力抵抗からなるハイパスフィルタのカットオフ周波数ｆC は、次式により求められる。
【００３２】
【数３】
2006260772.tif 000005
または
【００３３】
【数４】
2006260772.tif 000006
【００３４】
式（３）において、ｒin1 は抵抗素子Ｒ５とトランジスタＱ１のベース入力抵抗との並列抵抗値であり、ｒin2 は抵抗素子Ｒ６とトランジスタＱ２のベース入力抵抗との並列抵抗値である。なお、ここで、トランジスタＱ１とＱ２はほぼ同じ電気特性を有するものとすると、それぞれのベース入力抵抗ｒbin は、次式により与えられる。
【００３５】
【数５】
2006260772.tif 000007
【００３６】
ここで、ｈfeはトランジスタの電流増幅率、ｖT は熱電圧（Thermal Voltage）、Ｉc はトランジスタのコレクタ電流である。さらに、トランジスタＱ１およびＱ２の電流増幅率ｈfeを４００とし、熱電圧ｖT を２６ｍＶとし、トランジスタＱ１およびＱ２のコレクタ電流Ｉc をともに５ｍＡとすると、式（４）により、トランジスタＱ１およびＱ２のベース入力抵抗は、約２．０８ｍΩと求められる。さらに、抵抗素子Ｒ５とＲ６の抵抗値を等しく、ともに１０ｋΩとすると、カットオフ周波数ｆC を５００ｋＨｚに設定するために、式（３）により、容量素子Ｃ３およびＣ４の容量値Ｃ3 およびＣ4 は、ほぼ１８５ｐＦと求められる。
【００３７】
このように、本実施形態においては、差動増幅回路ＡＭＰ２を構成するトランジスタＱ１とＱ２のエミッタ間に直流カットオフ用容量素子を設ける代わりに、ヘッド抵抗ＲMRの両方の端子とトランジスタＱ１，Ｑ２のベース間にそれぞれ直流カットオフ用容量素子が設けられる。このため、本実施形態における直流カットオフ用容量素子の容量値が低くでき、ＩＣチップに内蔵できる。このため、容量素子をＩＣチップの外に接続するための端子を設ける必要がなく、ＩＣチップのコンパクト化ができ、外部部品の削減による回路構成の簡略化を実現でき、コストの低減が図れる。
【００３８】
また、ＭＲヘッドの電位に関係なく、トランジスタＱ１とＱ２のベースバイアス電位を決定できるため、電流源ＩＳ３は、トランジスタＱ１とＱ２のエミッタ接続点から接地電位ＧＮＤへ電流を流すことが可能である。これにより、（Ｖee×ｉ3 ）分の消費電力の低減を実現できる。ここで、例えば、負の電源電圧Ｖeeを−５Ｖとし、電流源ＩＳ３の電流値ｉ3 を１０ｍＡとすると、５０ｍＷの消費電力の低減を達成できる。
【００３９】
以上説明したように、本実施形態によれば、ＭＲヘッド抵抗ＲMRにバイアス電流源ＩＳB により電流ｉB を供給し、磁気記録データ再生時にヘッド抵抗ＲMRの変化分を電圧の変化に変換する。容量素子Ｃ３，Ｃ４により、ヘッド抵抗ＲMRの電圧降下の直流成分をカットオフし、交流成分のみをトランジスタＱ１，Ｑ２からなる差動増幅回路ＡＭＰ２に入力し、増幅した出力電圧Ｖout に応じて記録データの再生を判別できるので、直流カットオフ用容量素子Ｃ３とＣ４の容量値を小さくでき、ＩＣチップに内蔵できるので、外部部品の削減を実現できる。さらに、トランジスタＱ１とＱ２のベースバイアス電圧がヘッド抵抗と関係なく設定できるので、低消費電力化を実現できる。
【図面の簡単な説明】
【００４０】
【図１】本発明に係るＭＲヘッド抵抗用増幅回路の一実施形態を示す回路図である。
【図２】従来のＭＲヘッド抵抗用増幅回路の一例を示す回路図である。
【符号の説明】
【００４１】
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７…抵抗素子、Ｑ１，Ｑ２，Ｑ３…トランジスタ、ＩＳ１，ＩＳ２，ＩＳ３…電流源、ＩＳB …バイアス電流源、ＶＳ１…電圧源、ＡＭＰ１，ＡＭＰ２…差動増幅回路、Ｃ１，Ｃ２，Ｃ３…容量素子、ＶCC…電源電圧、Ｖee…負の電源電圧、ＧＮＤ…接地電位。
【図１】
2006260772.tif 000008
【図２】
2006260772.tif 000009