(57)【要約】【課題】絶縁層の両面に絶縁層を介して層間接属用ビアが形成されてなる多層回路配線板において、層間接属用ビアへの応力集中が少ない多層回路配線板及びＢＧＡ型半導体装置を提供することを目的とする。【解決手段】絶縁層１０の両面に絶縁層２０及び絶縁層３０を介して層間接属用ビア４１及び５１が形成されてなる多層回路配線板であって、絶縁層１０の膜厚をｔ、層間接属用ビア４１及び５１の直径をＶDとしたとき、ｔ＜ＶDなる関係が満たされており、また、間接属用ビア４１及び５１の直径をＶD、層間接属用ビア４１と層間接属用ビア５１の中心軸間距離をＶCとしたとき、ＶC＞２ＶDなる関係が満たされている多層回路配線板である。【選択図】図１
2006216811.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層（１０）の両面に絶縁層（２０）及び絶縁層（３０）を介して層間接属用ビア（４１）及び（５１）が形成されてなる多層回路配線板であって、前記絶縁層（１０）の膜厚をｔ、前記層間接属用ビア（４１）及び（５１）の直径をＶDとしたとき、
ｔ＜ＶDなる関係が満たされていることを特徴とする多層回路配線板。
【請求項２】
前記層間接属用ビア（４１）及び（５１）の直径をＶD、前記層間接属用ビア（４１）と前記層間接属用ビア（５１）の中心軸間距離をＶCとしたとき、
ＶC＞２ＶDなる関係が満たされていることを特徴とする請求項１に記載の多層回路配線板。
【請求項３】
請求項１または２に記載の多層回路配線板を用いて半導体チップ等を実装し、半導体装置を作製したことを特徴とするＢＧＡ型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁層の両面に層間接属用ビア及び配線層等が形成されてなる多層回路配線板及び半導体チップ等を搭載してなるＢＧＡ型半導体装置に関する。
【背景技術】
【０００２】
半導体大規模集積回路（ＬＳＩ）等の半導体素子には、近年、動作速度がクロック周波数で１ＧＨｚに達するものが出現している．この様な高速半導体素子では、トランジスターの集積度が高く、その結果入出力端子数が数千を越えることもある。
【０００３】
このような多端子数の半導体素子をプリント配線基板に実装するために、半導体素子とプリント基板の間には多層回路配線板が配置され、両者の電気的接合の橋渡しを担っている。
多層回路配線板は、高密集した半導体素子の端子との接合に対応するため、プリント配線基板よりも非常に薄い層構造と、微細なライン・アンド・スペースを有する配線パターンを持つ。
現在広く実用化されている多層回路配線板としては、例えばＢＧＡ（Ball Grid Array）やＣＳＰ（Chip Size Package）等が挙げられる。
【０００４】
最近では、さらなる高密度実装への対応、また、高動作周波数化への要望に答えるため、ポリイミド樹脂フィルムなどに配線パターン及び層間接属用ビアを形成して多層回路配線板を作製し、多層回路配線板全体の厚さを薄くするとともに、層間接属用ビアの接続長を短くすることにより高周波数に対応させたものも開発されてきている。
【０００５】
このような薄型の多層回路配線板を作製するためには、配線層及び絶縁層を薄くして対応しているが、このような多層回路配線板の問題の一つとして、全体の厚さが薄いために反りが発生し易いことがある。そのため、スティフナと呼ばれる補助板を多層回路配線板に貼り付け、多層回路配線板の反りを防止している。
【０００６】
図２に多層回路配線板に半導体チップ等を実装したＢＧＡ型半導体装置の例を示す。
一般的に、多層回路配線板１００の上面に半導体チップ１１０、スティフナ１３１及びリッド１４１が実装され、下面に多数の半田ボール１２１がアレイ状に実装されている。
この状態で最終的に半田ボールを介して図示しないプリント配線板に実装される。
多層回路配線板１００の上側は金属及びシリコンの部品に接続され、一方、下側は樹脂の部品に接続される。上下で熱膨張係数の差は必ず存在し半導体チップ動作時と停止時とでは形状が異なる。
【０００７】
即ち、多層回路配線板は温度変化に応じて圧縮、引張、剪断等の変形を受ける。このような変形によって多層回路配線板内部の配線パターンに応力が発生することが知られている（例えば、特許文献１参照）。
この場合、配線パターンの層間の電気的接続を担っている層間接属用ビアに応力が集中し易い。これは回路接続の信頼性上問題となる。特に、多層回路配線板で層間接属用ビア同士が十分に離れているビアには問題が発生せず、層間接属用ビアが近接する箇所で問題が発生する場合がある。
【特許文献１】特開平０９−８１９５７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
半導体チップの端子数はチップサイズに依存するが、通常数千に及ぶ。そのため層間接属用ビアは各層間ごとに同程度の個数が存在する。近接する層間接属用ビアの存在は無視できない問題である。これは層間接属用ビアの接続長が短くなるにつれて顕著になると思われる。
本発明は、上記の問題点に鑑み考案されたもので、絶縁層の両面に絶縁層を介して層間接属用ビアが形成されてなる多層回路配線板において、層間接属用ビアへの応力集中が少ない多層回路配線板及びＢＧＡ型半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に於いて上記課題を達成するために、まず、請求項１においては、絶縁層１０の両面に絶縁層２０及び絶縁層３０を介して層間接属用ビア４１及び５１が形成されてなる多層回路配線板であって、前記絶縁層１０の膜厚をｔ、前記層間接属用ビア４１及び５１の直径をＶDとしたとき、
ｔ＜ＶDなる関係が満たされていることを特徴とする多層回路配線板としたものである。
【００１０】
また、請求項２においては、前記層間接属用ビア４１及び５１の直径をＶD、前記層間接属用ビア４１と前記層間接属用ビア５１の中心軸間距離をＶCとしたとき、
ＶC＞２ＶDなる関係が満たされていることを特徴とする請求項１に記載の多層回路配線板としたものである。
【００１１】
さらにまた、請求項３においては、請求項１または２に記載の多層回路配線板を用いて半導体チップ等を実装し、半導体装置を作製したことを特徴とするＢＧＡ型半導体装置としたものである。
【発明の効果】
【００１２】
本発明の多層回路配線板は、絶縁層１０の膜厚ｔと、層間接属用ビア４１及び５１の直径ＶDとがｔ＜ＶDなる関係が満たされように、また前記層間接属用ビア４１及び５１の直径をＶDと、層間接属用ビア２１と層間接属用ビア３１の中心軸間距離をＶCとがＶC＞２ＶDなる関係が満たされように絶縁層１０の膜厚ｔと、層間接属用ビア２１と層間接属用ビア３１の中心軸間距離ＶCとが設定されているため、温度サイクル等の熱衝撃が加わっても、隣り合う層間接属用ビアの相互作用が減少し、配線層の応力は緩和される。
さらに、本発明の多層回路配線板に半導体チップ等を実装することにより信頼性のあるＢＧＡ型半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下に図面を用いて本発明の実施の形態につき説明する。
図１は、本発明の多層回路配線板の一実施例を示す模式構成部分断面図である。
本発明の多層回路配線板１００は、ポリイミドフィルム等からなる絶縁層１０の両面に配線層１１ａ、１２ａ及びグランド層１１ｂ、１２ｂが形成された両面配線板に樹脂フィルム２１と接着層２２とからなる絶縁層２０を介してＩＣパッド４２が、樹脂フィルム３１と接着層３２とからなる絶縁層３０を介してＢＧＡパッド５２が形成されており、ＩＣパッド４２と配線層１１ａは層間接属用ビア４１で、ＢＧＡパッド５２と配線層１２ａとは層間接属用ビア５１でそれぞれ電気的に接続されており、最外層にはソルダーレジスト層６１及び６２が形成された４層の回路配線板である。
ここで、絶縁層１０としてはポリイミドフィルム、液晶ポリマーフィルム、ガラスエポキシフィルム等を、樹脂フィルム２１及び３１としてはポリイミドフィルム、液晶ポリマーフィルム等を、接着層２１及び層３２としてはエポキシ系樹脂、ポリイミド樹脂等を挙げることができる。
【００１４】
請求項１に係る発明では、上記の多層回路配線板１００において、絶縁層１０の膜厚をｔ、層間接属用ビア４１及び５１の直径をＶDとしたとき、ｔ＜ＶDなる関係が満たされるようにしたものである。
最近の高速化、高密度化、薄型化に対応したもので、絶縁層２０及び絶縁層３０は導体層の薄型化と層間接属用ビア４１及び５１の接続長の短小化及び絶縁性を考慮してそれなりの厚さが設定されているが、絶縁層１０の膜厚ｔについては、層間接属用ビア４１及び５１の直径ＶDよりも小さくなるようにした。
それは、ひとつは、接続長の短小化のためである。もうひとつは、絶縁層１０が厚いならば、ビアに生じる応力は、ビアと絶縁層との位置関係よって定まり、向かい合うビアの位置には関係なくなるためである。
【００１５】
請求項２に係る発明では、上記の多層回路配線板１００において、層間接属用ビア４１及び５１の直径をＶD、層間接属用ビア４１と層間接属用ビア５１の中心軸間距離をＶCとしたとき、ＶC＞２ＶDなる関係が満たされるようにして、近接する層間接属用ビアの中心軸間距離を限定したものである。
層間接属用ビア４１と層間接属用ビア５１の中心軸間距離ＶCを層間接属用ビア４１及び５１の直径ＶDの２倍以上離すことにより、温度サイクル等の熱衝撃が多層回路配線板１００に加わっても、隣り合う層間接属用ビア４１と層間接属用ビア５１の相互作用が減少し、配線層の応力は緩和されるからである。
【００１６】
図２は、本発明のＢＧＡ型半導体装置の一実施例を示す模式構成部分断面図である。
本発明のＢＧＡ型半導体装置２００は、本発明の多層回路配線板１００の一方の面に半導体チップ１１０、スティフナ１３１及びリッド１４１を、他方の面にはんだボール１２１を実装したものである。
【実施例１】
【００１７】
以下本発明の多層回路配線板の実施例について図面を用いて説明する。
図３（ａ）〜（ｅ）及び図４（ｆ）〜（ｈ）は、本発明の多層回路配線板の製造方法の一例を工程順に示す模式構成断面図である。
まず、厚さ２５．４μｍのポリイミドフィルムからなる絶縁層１０の両面に厚さ１２μｍの銅箔を積層して導体層１１及び１２を形成した積層基材を準備した（図３（ａ）参照）。
【００１８】
次に、導体層１１および１２上に感光性のドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行ってレジストパターンを形成し、レジストパターンをマスクにして導体層１１及び１２をエッチングして、レジストパターンを剥離処理して、絶縁層１０の一方の面に、配線層１１ａ及びグランド層１２ｂを、他方の面に、配線層１２ａ及びグランド層１２ｂを形成した（図３（ｂ）参照）。
【００１９】
次に、ポリイミドフィルムからなる厚さ１３μｍの樹脂フィルム２１にエポキシ系樹脂からなる厚さ５μｍの接着層２２を、ポリイミドフィルムからなる厚さ１３μｍの樹脂フィルム３１にエポキシ系樹脂からなる厚さ５μｍの接着層３２が形成された接着層付樹脂フィルムを、配線層１１ａ、１２ａグランド層１１ｂ、１２ｂが形成された絶縁層１０の両面に積層し（図３（ｃ）参照）、絶縁層１０の両面に絶縁層２０及び絶縁層３０を形成した（図３（ｄ）参照）。
【００２０】
次に、ＵＶレーザーを用いたレーザー加工により、絶縁層２０及び絶縁層３０の所定位置を孔明け加工して、ビア用孔２３及びビア用孔３３を形成した。さらに、ビア用孔２３及びビア用孔３３をデスミア処理して、ビア用孔２３及びビア用孔３３内、絶縁層２０及
び絶縁層３０上に無電解銅めっきにて、めっき下地導電層（特に、図示せず）を形成した（図３（ｅ）参照）。
【００２１】
次に、感光性のドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って絶縁層２０上にパターンめっき用のレジストパターン７１を、絶縁層３０上にパターンめっき用のレジストパターン７２をそれぞれ形成した（図４（ｆ）参照）。
【００２２】
次に、めっき下地導電層を給電層にして電解銅めっきを行い、ビア用穴２３、３３内及び絶縁層２０、３０上に導体層を形成し、レジストパターン７１及び７２を専用の剥離液で剥離し、レジストパターン７１及び７２下部にあっためっき下地導電層をクイックエッチングで除去し、絶縁層２０の所定位置に直径５０μｍφの層間接属用ビア４１及びＩＣパッド４２を、絶縁層３０の所定位置に直径５０μｍφの層間接属用ビア５１及びＢＧＡパッド５２を形成した（図４（ｇ）参照）。
【００２３】
最後に、スクリーン印刷にて、ソルダーレジスト層６１及び６２を形成して、絶縁層１０の両面に絶縁層２０および３０を介して層間接属用ビア４２及び５１が形成された本発明の多層回路配線板１００を得た。
ここで、層間接属用ビア４１と層間接属用ビア５１の中心軸間距離ＶCは１２０μｍとした。
【実施例２】
【００２４】
実施例１と同様な工程で多層回路配線板を作製し、層間接属用ビア４１と層間接属用ビア５１の中心軸間距離ＶCが４０μｍの比較例１の多層回路配線板３００を得た。
【実施例３】
【００２５】
実施例１と同様な工程で多層回路配線板を作製し、層間接属用ビア４１と層間接属用ビア５１の中心軸間距離ＶCが８０μｍの比較例２の多層回路配線板４００を得た。
【００２６】
実施例１〜実施例３で得られた多層回路配線板１００、多層回路配線板３００及び多層回路配線板４００の温度サイクル試験を行い、断線に至るまでのサイクル数を記録した。与える温度変化は、低温−４０℃、高温１２５℃、各温度で３０分間保持し、低温から高温、及び高温から低温への温度変化に要する時間は５分間とした。温度サイクル試験は１２００回まで行った。結果を表１に示す。
【００２７】
【表１】
2006216811.tif 000003
表１に示すように、層間接属用ビア４１と層間接属用ビア５１の中心軸間距離ＶCが層間接属用ビアの直径の二倍（１００μｍ）以上離れれば温度サイクル１０００回を上回ることが確認された。
【図面の簡単な説明】
【００２８】
【図１】本発明の多層回路配線板の一実施例を示す模式構成断面図である。
【図２】本発明の半導体装置の一実施例を示す模式構成断面図である。
【図３】（ａ）〜（ｅ）は、本発明の多層回路配線板の製造方法における工程の一部を示す模式構成断面図である。
【図４】（ｆ）〜（ｈ）は、本発明の多層回路配線板の製造方法における工程の一部を示す模式構成断面図である。
【符号の説明】
【００２９】
１０、２０、３０……絶縁層
１１、１２……導体層
１１ａ、１２ａ……配線層
１１ｂ、１２ｂ……グランド層
２１、３１……樹脂フィルム
２２、３２……接着層
２３、３３……ビア用孔
４１、５１……層間接続用ビア
４２……ＩＣパッド
５２……ＢＧＡパッド
６１、６２……ソルダーレジスト層
７１、７２……レジストパターン
１００、３００、４００……多層回路配線板
１１０……半導体チップ
１２１……はんだボール
１３１……スティフナ
１４１……リッド
２００……半導体装置
【図１】
2006216811.tif 000004
【図２】
2006216811.tif 000005
【図３】
2006216811.tif 000006
【図４】
2006216811.tif 000007