(57)【要約】【課題】薄型化、熱対策、ノイズ対策の点で電極導出端子の形状、配置が良好な電力用半導体装置を提供する。【解決手段】Ｐ，Ｎ，Ｕの電極導出端子４〜６が、回路基板２Ｈ，２Ｌの上空で回路基板に近い方からＰ，Ｎ，Ｕの順に絶縁材（９，１０）を介して積層され、少なくとも積層部１１で回路基板と平行な平板状に形成される。Ｐ，Ｎ，Ｕの電極導出端子４〜６の内端接続部（４ｄ等）は内折りの突起とし、外端接続部（４ｃ等）は同一辺側のケース３上に並べた。積層部１１は、半数のＭＯＳＦＥＴ素子１２Ｈ，１２Ｌの上空を覆うように幅広に形成した。その他、Ｐ，Ｎ，Ｕの電極導出端子４〜６を図５〜８に示すような構造とした。【選択図】図１
2006210500.tif 000002
【特許請求の範囲】
【請求項１】
両端に電源からの電力線が接続される直列接続の両半導体スイッチング素子の互いの接続点から負荷への出力線を引き出した回路を有し、前記両半導体スイッチング素子が相補的に開閉制御されることにより、前記電源の電力を変換して前記負荷へ出力する電力用半導体装置であって、
前記電力線の高電位側をＰ、低電位側をＮ、前記出力線をＵとして、Ｐ，Ｎ，Ｕの３電極に対応する３つの電極導出端子を有し、
前記３つの電極導出端子が、前記半導体スイッチング素子が実装される回路基板の上空で、前記回路基板に近い方からＰ，Ｎ，Ｕの順に間隔隔てて積層され、少なくともその積層部で前記回路基板と平行な平板状に形成されてなることを特徴とする電力用半導体装置。
【請求項２】
前記積層部が１又は２個以上の前記半導体スイッチング素子の上空に配置されてなることを特徴とする請求項１記載の電力用半導体装置。
【請求項３】
Ｐ，Ｎ，Ｕの各電極導出端子の外部配線が接続される外端接続部は、前記回路基板を垂直視したとき、前記回路基板の一辺に隣接してその外側に配置されており、前記積層部は前記一辺側からその対辺側へ延出するように形成されてなることを特徴とする請求項１又は請求項２記載の電力用半導体装置。
【請求項４】
Ｐ，Ｎ，Ｕの各電極導出端子の前記回路基板に接続する内端接続部は、前記積層部の側縁から１又は２以上突出形成され、前記回路基板側に折り曲げられ、さらにそれより先で内側に折り曲がられてなる突起であることを特徴とする請求項１、請求項２又は請求項３記載の電力用半導体装置。
【請求項５】
Ｐ，Ｎ，Ｕ各電極の内端接続部の内側に折り曲げられた下端部はそれぞれ前記回路基板上の導体パターンに接合され、
Ｐ−Ｕ間に接続される前記半導体スイッチング素子は、Ｐ電極の内端接続部が接合する導体パターンに接合され、
前記Ｐ−Ｕ間に接続される前記半導体スイッチング素子の表面主電極とＵ電極の内端接続部が接合する導体パターンとがボンディングワイヤを介して接続され、
Ｕ−Ｎ間に接続される前記半導体スイッチング素子は、Ｕ電極の内端接続部が接合する導体パターンに接合され、
前記Ｕ−Ｎ間に接続される前記半導体スイッチング素子の表面主電極とＮ電極の内端接続部が接合する導体パターンとがボンディングワイヤを介して接続されてなることを特徴とする請求項４記載の電力用半導体装置。
【請求項６】
Ｐ，Ｎ，Ｕの各電極導出端子の外部配線が接続される外端接続部は前記回路基板の一辺に沿ってＰ，Ｎ，Ｕの順で異なる位置に配置され、
Ｎ電極の外端接続部は前記一辺に沿った前記積層部の形成範囲内に在り、
Ｐ電極の外端接続部及びＵ電極の外端接続部の全部又は一部は、前記一辺に沿った前記積層部の形成範囲外に在り、
Ｐ電極導出端子及びＵ電極導出端子には、前記一辺側の前記積層部の端部から前記一辺に沿った方向に前記範囲外まで突出し外端接続部に連結する部分が形成されていることを特徴とする請求項５記載の電力用半導体装置。
【請求項７】
Ｐ電極導出端子及びＵ電極導出端子の前記一辺に沿って自己の外端接続部から前記積層部へ至る部分に前記一辺に沿った折りが形成されていることを特徴とする請求項６記載の電力用半導体装置。
【請求項８】
Ｐ電極の内端接続部は前記積層部分を介して自己の外端接続部の逆側に形成されていることを特徴とする請求項６又は請求項７に記載の電力用半導体装置。
【請求項９】
Ｎ電極の内端接続部は前記積層部分を介してＰ電極の内端接続部の逆側に形成されていることを特徴とする請求項８記載の電力用半導体装置。
【請求項１０】
Ｕ電極の内端接続部は前記積層部分の両側に形成されており、
前記Ｐ−Ｕ間に接続される前記半導体スイッチング素子の表面主電極と前記ボンディングワイヤを介して接続される前記導体パターンに接合するＵ電極の内端接続部が、Ｐ電極の内端接続部と同じ側に形成され、
前記Ｕ−Ｎ間に接続される前記半導体スイッチング素子が接合された前記導体パターンに接合するＵ電極の内端接続部が、Ｎ電極の内端接続部と同じ側に形成されてなることを特徴とする請求項９記載の電力用半導体装置。
【請求項１１】
Ｐ電極の一つの内端接続部が前記積層部の先端側に位置し、Ｐ電極の内端接続部と同じ側に形成されたＵ電極の１又は２以上の内端接続部のすべては、前記先端側に位置するＰ電極の一つの内端接続部より前記積層部の基端側に位置することを特徴とする請求項１０記載の電力用半導体装置。
【請求項１２】
Ｎ電極の内端接続部と同じ側に形成されたＵ電極の一つの内端接続部が前記積層部の先端側に位置し、Ｎ電極の１又は２以上の内端接続部のすべては、前記先端側に位置するＵ電極の一つの内端接続部より前記積層部の基端側に位置することを特徴とする請求項１０記載の電力用半導体装置。
【請求項１３】
Ｐ，Ｎ，Ｕ各電極の内端接続部は、それぞれ同一側縁に２以上ずつ、先端側と基端側に振り分けられて設けられていることを特徴とする請求項４から請求項１２のうちいずれか一に記載の電力用半導体装置。
【請求項１４】
前記回路基板の裏面に面を接触させる放熱板と、前記回路基板の周囲の前記放熱板の縁部に固定され前記回路基板を包囲する枠状の絶縁性ケースとを有し、前記３つの電極導出端子が前記絶縁性ケースに一部を埋没して保持されてなることを特徴とする請求項１から請求項１３のうちいずれか一に記載の電力用半導体装置。
【請求項１５】
前記３つの電極導出端子の相互間の間隔が絶縁材を介して保持されてなることを特徴とする請求項１から請求項１４のうちいずれか一に記載の電力用半導体装置。
【請求項１６】
前記半導体スイッチング素子はＭＯＳＦＥＴであることを特徴とする請求項１から請求項１５のうちいずれか一に記載の電力用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、両端に電源からの電力線が接続される直列接続の両半導体スイッチング素子の互いの接続点から負荷への出力線を引き出した回路を有し、前記両半導体スイッチング素子が相補的に開閉制御されることにより、前記電源の電力を変換して前記負荷へ出力する電力用半導体装置に係り、特に大電力用途に適した配線構造を有するものに関する。
【背景技術】
【０００２】
従来、電力用半導体装置において、より大電流をより高周波数で変換することが要求されるに伴なって増大する電力損失、発熱、破壊、ノイズによる誤動作等の諸問題を解決するために、配線インダクタンスの低減が一解決手法となっている（特許文献１〜５等）。
特許文献１段落0005には、インダクタンスをＬとしたとき、−Ｌ（di/dt）なるサージ電圧が発生し、誤動作、破壊等を引き起こし得ることが記載されている。
半導体スイッチング素子としては、主にＭＯＳＦＥＴ、ＩＧＢＴなどのトランジスタが用いられている。大電力用途の半導体装置としては、電動ホークリフトなどの３相モータ駆動回路が挙げられる。車両やリフトなどの電動機の高出力化、騒音対策等により  大電流を高周波数（ホークリフトにいては１０ｋＨｚ以上）で変換することが要求されている。
【０００３】
互いの接続点に出力線が接続され両端に電力線が接続される直列両半導体スイッチング素子の回路は、特許文献１〜３に記載されている。
特許文献１においては、その図１０に回路図が示され、その図１〜３等に装置外観図が示されている。特許文献１の図１１に示されるように、３相モータの駆動回路においては、直列両半導体スイッチング素子の回路がｕ相、ｖ相、ｗ相に対応して３セット構成される。
特許文献１〜３記載の装置においては、電力線の高電位側をＰ、低電位側をＮ、出力線をＵとして、これら３電極に対応する平板状の電極導出端子（電極を外部への導出する導体）が平行配置されている。
特許文献１記載の装置にあっては、電極導出端子の相互に平行に配置された部分は、半導体スイッチング素子の実装基板に対して垂直に縦置きされており、Ｐ，Ｎ電極導出端子が比較的近接して配置されている。
特許文献２記載の装置及び特許文献３図１記載の装置にあっては、電極導出端子の相互に平行に配置された部分は、絶縁物を介して積層配置され、かつ、半導体スイッチング素子の実装基板に対して平行に配置されており、Ｐ，Ｕ，Ｎ又はＮ，Ｕ，Ｐの順で３層が平積みされている。
【０００４】
ここで、ノイマンの定理より、長さｌ、半径ａ、誘磁率μの丸棒導線の自己インダクタンスＬｓは次式（１）で表され、中心軸間間隔ｄで平行する長さｌ、誘磁率μの２つの丸棒導線間に働く相互インダクタンスＭは次式（２）で表される。
【数１】
2006210500.tif 000003
また、インダクタンスＬは、Ｌ＝Ｌｓ±Ｍ  ・・・（３）で表される。但し、同方向に電流が流れるときに＋、逆方向に電流が流れるときに−である。
【０００５】
特許文献１段落0040には、互いに平行で短い方の端子幅の１／５倍以下の距離ｄ隔てたＥ２端子（同文献中符号５）、Ｃ１端子（同文献中符号７）を流れる電流が逆向きであるため、負の相互インダクタンスが働き、両端子のインダクタンスを低減するように作用することが記載されている。ここで、Ｅ２端子、Ｃ１端子は、上記Ｐ，Ｎ電極導出端子に相当するものである（Ｅ２端子がＮ、Ｃ１端子がＰ）。
これは、電流が逆向きのため式（３）がＬ＝Ｌｓ−Ｍとなり、０＜Ｍ＜２Ｌｓであれば、Ｌが低減されるということを述べていると解される（但し、同文献においては、Ｍの有効範囲にまでは触れていない。）。
【０００６】
特許文献２段落0006には、漏れ電流が無いと考えると、出力線Ｕに流れるのと同じ電流がＰ電力線又はＮ電力線のどちらかをＵ出力線と反対方向に流れるため、配線のインダクタンスが効果的に低減できることが記載されている。
これは、電流が逆向きのため式（３）がＬ＝Ｌｓ−Ｍとなり、０＜Ｍ＜２Ｌｓであれば、Ｌが低減されるということを述べていると解される（但し、同文献においては、Ｍの有効範囲にまでは触れていない。）。
【０００７】
特許文献３段落0016には、Ｕ電極を導出する電極バー（同文献中符号３５）とＰ電極を導出する電極バー（同文献中符号３６）及び、Ｕ電極を導出する電極バー（同文献中符号３５）とＮ電極を導出する電極バー（同文献中符号３７）との重なり合う部分で、スイッチングするときの電流が反対側に流れるため、そのときのインダクタンス値はほぼ０となることが記載されている。
これは、電流が逆向きのため式（３）がＬ＝Ｌｓ−Ｍとなり、０＜Ｍ＜２Ｌｓであれば、Ｌが低減されるということを述べていると解される（但し、同文献においては、Ｍの有効範囲にまでは触れていない。）。電流が逆向きでＬｓとＭの値が等しければ、Ｌは０となる。
【０００８】
また、特許文献１〜３記載の発明においては、Ｐ，Ｕ，Ｎの電極導出端子を幅広な平板状とすることにより、自己インダクタンスを低減することが意図されていると解される（特許文献１段落0043等）。
なお、式（１）は、丸棒導線に関するものであるが、式（１）中における半径ａは導線の断面積に関するパラメータであるので、平板状導線においては、厚みと幅に置き換えて換算することができ、厚みが一定であれば、自己インダクタンスＬｓは、導線の幅の増大により減少する。
【０００９】
以上のように、特許文献１〜３記載の発明においては、共通して、幅広電極により自己インダクタンスＬｓを小さくするとともに、逆方向電流により相互インダクタンスＭを打ち消すように作用させて相殺し、インダクタンスＬを低減するという理論に基づくものと解される。
そして、インダクタンスＬを低減することにより、サージ電圧−Ｌ（di/dt）を小さくして、破損を防止し、磁気的に作用するノイズを低減して誤動作を防止し、インダクタンス分のスイッチング損失を低減し、結果、発熱量の低減を図らんとするものと解される。
【特許文献１】特許第３０５３２９８号公報
【特許文献２】特開２００１−３３２６８８号公報
【特許文献３】特開２００４−２１４４５２号公報
【特許文献４】公報特開平１１−１７７０２１号公報
【特許文献５】特開平１１−１７７０１８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
特許文献１記載の３電極を回路基板に対して垂直配置した構成に対し、３電極を平積みにした３層配線を有する特許文献２，３記載の発明の方が、装置の薄型化等に有利である。
【００１１】
しかし、相互インダクタンスＭの発生によるインダクタンスＬの低減効果は、隣接する導線内に流れる電流が同時点で逆向きで、かつ、相互インダクタンスＭの値が０＜Ｍ＜２Ｌｓである場合に限られる。
３相モータ等の駆動動作の下、Ｐ，Ｎ，Ｕの３層配線のすべての部分で、すべての時に、電流を逆向きに流すことは不可能であり、相互インダクタンスＭの値を相殺作用のある０＜Ｍ＜２Ｌｓの範囲に収めるには、間隔ｄの範囲が限定され、インダクタンスの相殺効果を実効性の高いものにすることは難しい。０＜Ｍ＜２Ｌｓの範囲に無い場合は、インダクタンスを強め合ってしまう。
また、特許文献２，３の発明においては、３層配線をＰ，Ｕ，Ｎの順で積層しているが、Ｕ電極は、Ｐ，Ｕ電極に対して２倍の周波数で電流が動くため、最も発熱量が大きくなりやすく、Ｐ，Ｕ電極の中間に挟むことによって、熱分散性、放熱性の上で不利となり、ノイズの影響が比較的大きくなる。
このような熱対策にとって不利な配置が強いられるため、熱設計的な利得を得ながらインダクタンスの相殺効果を実効あらしめることは難しい。また、ノイズ対策を優先した配置も制限される。
【００１２】
上述したように特許文献１記載の３電極を回路基板に対して垂直配置した構成に対し、３電極を平積みにした３層配線を有する特許文献２，３記載の発明の方が、装置の薄型化等に有利である。
さらには、特許文献２記載の３つの電極導出端子を回路基板上に半導体素子と隣接させて設置した構成に対し、回路基板と間隔を空けて回路基板上空に配置した特許文献３の構成の方が、電極導出端子の配線幅拡大と装置小面積化に有利である。
【００１３】
また、特許文献３記載の装置においては、電極導出端子（同公報中「電極バー」）の端部の回路基板方向に突出した枝部が半導体チップ表面の電極に直接接続されており、半導体チップ表面の電極にボンディングワイヤを接続する特許文献１，２記載の装置に比較して簡素となるものの、電極導出端子の寸法精度及び電極導出端子の一端を保持するケースの寸法精度が厳しく求められる。また、半導体チップを損傷しないように組立作業に慎重を要し、半導体チップへ負荷される組立応力、熱応力等が増大し、環境温度変化、ホークリフトに搭載される場合のように使用時に加わる振動等による装置故障が懸念される。
特許文献２記載の装置においては、ボンディングワイヤの一端を半導体チップ表面の電極にボンディングするが、他端が電極導出端子（同公報中「３層幅広電極」）にボンディングされるワイヤと、他端が回路基板上の導体パターンにボンディングされるワイヤとがあるため、電極導出端子の配置前にすべてのワイヤボンディングを実施できず、すなわち、回路基板単体での実装工程においてワイヤボンディングを済ませることができない。また、電極導出端子にボンディングワイヤが接続されるから、電極導出端子の寸法精度、配置精度、ワイヤのボンディング精度等がその分厳しく求められる。
特許文献１記載の装置においては、ボンディングワイヤの両端を半導体チップ又は回路基板上にボンディングするから、回路基板単体での実装工程においてワイヤボンディングを済ませることができ、電極導出端子に対し半導体チップへの直接接続やワイヤボンディングを考慮した精度は求められないものの、回路面積が増大する。回路面積が増大する上に、電極導出端子が回路面に垂直に立設されているから、装置が大型化する。
【００１４】
また、特許文献３記載の装置においては、特許文献３の図１に示されるように、電極導出端子（同公報中「電極バー」）の端部の回路基板方向に突出した枝部の下端が、半導体素子表面と平行になるように外側に折り曲げられており、半導体素子上空の空間は、３層配線の積層空間としては利用されていない。
さらに、特許文献３の図１に示されるように、Ｐ，Ｎ電極に対してＵ電極の取り出し方向が異なり、装置内部空間にて、Ｕ電極を取り出す電極導出端子が迂回しており、その分、３つの電極導出端子の配線幅が減少する。
したがって、特許文献３記載の装置においても、一定の装置内空間において、配線幅を拡大することに対し不利な構造が見られる。
【００１５】
本発明は以上の従来技術における問題に鑑みてなされたものであって、薄型化、熱対策、ノイズ対策の点で電極導出端子の形状、配置が良好な電力用半導体装置を提供することを課題とする。
また、熱分散性、放熱性が高められ、配線抵抗、特に熱抵抗分が低下された電力用半導体装置を提供することを課題とする。
さらに、製造歩留まり良好で、使用時の環境に耐え、信頼性の高い電力用半導体装置を提供することを課題とする。
結果として、より大電流をより高周波数で変換することに耐えられる電力用半導体装置を提供することを課題とする。
【課題を解決するための手段】
【００１６】
以上の課題を解決するための請求項１記載の発明は、両端に電源からの電力線が接続される直列接続の両半導体スイッチング素子の互いの接続点から負荷への出力線を引き出した回路を有し、前記両半導体スイッチング素子が相補的に開閉制御されることにより、前記電源の電力を変換して前記負荷へ出力する電力用半導体装置であって、
前記電力線の高電位側をＰ、低電位側をＮ、前記出力線をＵとして、Ｐ，Ｎ，Ｕの３電極に対応する３つの電極導出端子を有し、
前記３つの電極導出端子が、前記半導体スイッチング素子が実装される回路基板の上空で、前記回路基板に近い方からＰ，Ｎ，Ｕの順に間隔隔てて積層され、少なくともその積層部で前記回路基板と平行な平板状に形成されてなることを特徴とする電力用半導体装置である。
【００１７】
請求項１記載の発明によれば、電極導出端子が回路基板と平行に、回路基板に近い方からＰ，Ｎ，Ｕの順で積層配置されるので、Ｐ，Ｎ電極導出端子に対し２倍の周波数の電流が流れ最も発熱量が大きいＵ電極導出端子が３層のうち最上に配置されて、Ｕ電極導出端子を回路基板の裏面と反対側の装置表面側へ配置することができる。
これにより、最も発熱量が大きいＵ電極導出端子を回路基板から離れた装置表面側へ配置して熱の集中を防ぐことができるとともに、Ｕ電極導出端子の装置表面側からの放熱を促すことができ、放熱性が向上する。
Ｕ電極導出端子と回路基板の間には、比較的低温のＰ，Ｎ電極導出端子が介在するため、Ｕ電極導出端子から回路基板への輻射熱が防止できる。
また、Ｐ電極導出端子が回路基板に最も近接配置される。さらにＮ電極導出端子がＰ電極導出端子上に配置される。高電位のＰ電極導出端子、低電位のＮ電極導出端子は、ともに電位が比較的安定しており、従って、回路基板との間に磁界の変化を顕著にもたらすことなく、回路基板に対しノイズの影響を抑えることができる。ともにノイズ源となりやすい回路基板とＵ電極導出端子とは、Ｐ，Ｎ電極導出端子を介して離間されているので、相互にノイズの影響が抑えられる。
また、Ｐ，Ｎ，Ｕ３つの電極導出端子が積層する積層部は、回路基板と平行な平板状に形成され、回路基板の上空に配置されるから、装置薄型化、小型化に有利である。
以上のように、薄型化、熱対策、ノイズ対策の点で電極導出端子の形状、配置が良好であり、結果として、小型でも、より大電流をより高周波数で変換することに耐えられる。
【００１８】
請求項２記載の発明は、前記積層部が１又は２個以上の前記半導体スイッチング素子の上空に配置されてなることを特徴とする請求項１記載の電力用半導体装置である。
【００１９】
請求項２に記載の発明によれば、Ｐ，Ｎ，Ｕ３つの電極導出端子の積層部が１又は２個以上の半導体スイッチング素子の上空に配置されているので、半導体スイッチング素子の上方空間をも利用して積層部の配線幅を広く形成することができる。
配線幅を広くとることにより電極導出端子の熱容量が増大され熱分散性が高められ、配線抵抗、特に熱抵抗分が低下される。結果として、より大電流をより高周波数で変換することに耐えられる。
Ｕ出力線が接続される両半導体スイッチング素子の一方は、Ｐ−Ｕ間に接続され、他方はＵ−Ｎ間に接続される。したがって、半導体スイッチング素子は最少で２個である。Ｐ−Ｕ間に接続される半導体スイッチング素子を複数並列に設けても良いし、Ｕ−Ｎ間に接続される半導体スイッチング素子を複数並列に設けてもよい。したがって、半導体スイッチング素子の総数は３個以上となる場合がある。その場合、積層部を３個以上の半導体スイッチング素子の上空に配置することもできる。
【００２０】
請求項３記載の発明は、Ｐ，Ｎ，Ｕの各電極導出端子の外部配線が接続される外端接続部は、前記回路基板を垂直視したとき、前記回路基板の一辺に隣接してその外側に配置されており、前記積層部は前記一辺側からその対辺側へ延出するように形成されてなることを特徴とする請求項１又は請求項２記載の電力用半導体装置である。
【００２１】
請求項３記載の発明によれば、Ｐ，Ｎ，Ｕの各電極導出端子は、内部への延出方向と逆側に取り出されるので、迂回することはない。迂回配線がない分、限られた装置内部空間で、３つの電極導出端子の配線幅を大きく取れる。
【００２２】
請求項４記載の発明は、Ｐ，Ｎ，Ｕの各電極導出端子の前記回路基板に接続する内端接続部は、前記積層部の側縁から１又は２以上突出形成され、前記回路基板側に折り曲げられ、さらにそれより先で内側に折り曲がられてなる突起であることを特徴とする請求項１、請求項２又は請求項３記載の電力用半導体装置である。
【００２３】
請求項４記載の発明によれば、積層部の側縁から突出形成される突起状の内端接続部の下端が内折りに形成されるため、外折りとする場合に比較して、他の構造が同じとき、積層部の幅をより大きくとることができる。
【００２４】
請求項５記載の発明は、Ｐ，Ｎ，Ｕ各電極の内端接続部の内側に折り曲げられた下端部はそれぞれ前記回路基板上の導体パターンに接合され、
Ｐ−Ｕ間に接続される前記半導体スイッチング素子は、Ｐ電極の内端接続部が接合する導体パターンに接合され、
前記Ｐ−Ｕ間に接続される前記半導体スイッチング素子の表面主電極とＵ電極の内端接続部が接合する導体パターンとがボンディングワイヤを介して接続され、
Ｕ−Ｎ間に接続される前記半導体スイッチング素子は、Ｕ電極の内端接続部が接合する導体パターンに接合され、
前記Ｕ−Ｎ間に接続される前記半導体スイッチング素子の表面主電極とＮ電極の内端接続部が接合する導体パターンとがボンディングワイヤを介して接続されてなることを特徴とする請求項４記載の電力用半導体装置である。
【００２５】
請求項５記載の発明によれば、Ｐ，Ｎ，Ｕ各電極の内端接続部はそれぞれ回路基板上の導体パターンに接合される。これは、半田などの導電性の接合剤によって接合することができる。
そして、各電極導出端子は、回路基板上の導体パターンやボンディングワイヤを介して半導体スイッチング素子の電極と電気的に接続される。
したがって、回路基板単体での実装工程においてワイヤボンディングを済ませることができ、電極導出端子に対し半導体チップへの直接接続やワイヤボンディングを考慮した精度は求められず、歩留まり良く比較的容易に信頼性の高い製品を製造できる。ボンディングワイヤと、中継のボンディング領域を回路基板上に設ける分、回路面積が増大するが、回路面上方空間を電極導出端子の配置領域として有効に利用するので、電極導出端子をより幅広に形成しやすくなる。
【００２６】
請求項６記載の発明は、Ｐ，Ｎ，Ｕの各電極導出端子の外部配線が接続される外端接続部は前記回路基板の一辺に沿ってＰ，Ｎ，Ｕの順で異なる位置に配置され、
Ｎ電極の外端接続部は前記一辺に沿った前記積層部の形成範囲内に在り、
Ｐ電極の外端接続部及びＵ電極の外端接続部の全部又は一部は、前記一辺に沿った前記積層部の形成範囲外に在り、
Ｐ電極導出端子及びＵ電極導出端子には、前記一辺側の前記積層部の端部から前記一辺に沿った方向に前記範囲外まで突出し外端接続部に連結する部分が形成されていることを特徴とする請求項５記載の電力用半導体装置である。
【００２７】
請求項６記載の発明によれば、まず、Ｐ，Ｎ，Ｕ各電極の外端接続部が回路基板の一辺に沿って異なる位置に配置されるため、外部配線の接続がしやすい。さらに、Ｐ電極の外端接続部及びＵ電極の外端接続部の全部又は一部は前記一辺に沿った積層部の形成範囲外に在るため、３つの外端接続部が広範囲に分散し、各外端接続部をそれぞれ大きくしても十分な間隔を取ることができ、外部配線の接続がしやすい。
さらに、Ｐ電極導出端子及びＵ電極導出端子には、前記一辺側の前記積層部の端部から前記一辺に沿った方向に前記範囲外まで突出し外端接続部に連結する部分が形成されている。そのため、Ｐ電極の外端接続部及びＵ電極の外端接続部の全部又は一部が前記一辺に沿った積層部の形成範囲外に在っても、この外端接続部に連結する部分で配線幅を狭小にすることがない。また、Ｐ電極導出端子及びＵ電極導出端子をＮ電極導出端子より容積的に大きくすることができる。
固体内の熱伝導としては、Ｎ電極導出端子はボンディングワイヤを介してしか半導体スイッチング素子から熱伝導しないが、Ｐ電極導出端子及びＵ電極導出端子は、ボンディングワイヤを介さず、回路上の導体パターンを介して半導体スイッチング素子から熱伝導するため、Ｎ電極導出端子より発熱量が大きい（上述したようにＵ電極導出端子は最も発熱量が大きい。）。
したがって、Ｐ電極導出端子及びＵ電極導出端子をＮ電極導出端子より大きくすることにより、Ｎ電極導出端子と同一又は小さくする場合に比較して、温度の不均衡を抑えることができる。
【００２８】
請求項７記載の発明は、Ｐ電極導出端子及びＵ電極導出端子の前記一辺に沿って自己の外端接続部から前記積層部へ至る部分に前記一辺に沿った折りが形成されていることを特徴とする請求項６記載の電力用半導体装置である。
【００２９】
請求項７記載の発明によれば、前記一辺に沿った折りが入ることにより、限られたスペース内で外端接続部から積層部へ至る部分の断面積を大きくとることができ、電流と熱の集中を防ぐことができる。
【００３０】
請求項８記載の発明は、Ｐ電極の内端接続部は前記積層部分を介して自己の外端接続部の逆側に形成されていることを特徴とする請求項６又は請求項７に記載の電力用半導体装置である。
【００３１】
同一側に内端接続部と外端接続部を形成すると、積層部を拡幅するに従い内端接続部及び外端接続部と逆側の端部の電流密度が低下する。これに対し、請求項８記載の発明によれば、Ｐ電極の内端接続部と外端接続部とが積層部を介して相互に逆側に配置されるため、積層部を拡幅しても電流の経路の偏在化が抑えられ、電極導出端子内の電流密度を不均一化することを防止できる。
【００３２】
請求項９記載の発明は、Ｎ電極の内端接続部は前記積層部分を介してＰ電極の内端接続部の逆側に形成されていることを特徴とする請求項８記載の電力用半導体装置である。
【００３３】
請求項９記載の発明によれば、Ｐ電極の内端接続部とＮ電極の内端接続部とが積層部を介して相互に逆側に配置されるため、Ｐ−Ｕ間に接続される半導体スイッチング素子の搭載領域と、Ｕ−Ｎ間に接続される半導体スイッチング素子の搭載領域とを積層部直下領域に境界を置いて分割配置したとき、左右対称的な最適配線構造を構成することができる。
【００３４】
請求項１０記載の発明は、Ｕ電極の内端接続部は前記積層部分の両側に形成されており、
前記Ｐ−Ｕ間に接続される前記半導体スイッチング素子の表面主電極と前記ボンディングワイヤを介して接続される前記導体パターンに接合するＵ電極の内端接続部が、Ｐ電極の内端接続部と同じ側に形成され、
前記Ｕ−Ｎ間に接続される前記半導体スイッチング素子が接合された前記導体パターンに接合するＵ電極の内端接続部が、Ｎ電極の内端接続部と同じ側に形成されてなることを特徴とする請求項９記載の電力用半導体装置である。
【００３５】
請求項１０記載の発明によれば、Ｐ−Ｕ間に接続される半導体スイッチング素子の搭載領域と、Ｕ−Ｎ間に接続される半導体スイッチング素子の搭載領域とを積層部直下領域に境界を置いて分割配置したとき、Ｕ電極の内端接続部を最短で接続することができる。
【００３６】
請求項１１記載の発明は、Ｐ電極の一つの内端接続部が前記積層部の先端側に位置し、Ｐ電極の内端接続部と同じ側に形成されたＵ電極の１又は２以上の内端接続部のすべては、前記先端側に位置するＰ電極の一つの内端接続部より前記積層部の基端側に位置することを特徴とする請求項１０記載の電力用半導体装置である。
【００３７】
請求項１１記載の発明よれば、Ｐ−Ｕ間に接続される半導体スイッチング素子の表面主電極とボンディングワイヤを介して接続される導体パターンに接合するＵ電極の内端接続部よりも発熱量が大きくなりやすいＰ電極の内端接続部の少なくとも一つを、最も先端側に配置するので、積層部に配置されるＰ電極導出端子中において実質的な電流経路断面積をより大きくでき、より広く電流を分散することができて、電流や熱の集中を緩和することができる。
なお、半導体スイッチング素子と回路基板上の導体パターンを介して接続する内端接続部の方が、半導体スイッチング素子と回路基板上の導体パターン及びボンディングワイヤを介して接続する内端接続部より発熱量が大きくなる。発熱量が大きくなる電極導出端子中の実質的な電流経路断面積をより大きくすることが好ましい。
【００３８】
請求項１２記載の発明は、Ｎ電極の内端接続部と同じ側に形成されたＵ電極の一つの内端接続部が前記積層部の先端側に位置し、Ｎ電極の１又は２以上の内端接続部のすべては、前記先端側に位置するＵ電極の一つの内端接続部より前記積層部の基端側に位置することを特徴とする請求項１０記載の電力用半導体装置である。
【００３９】
請求項１２記載の発明によれば、Ｕ−Ｎ間に接続される半導体スイッチング素子が接合された導体パターンに接合する発熱量が最も大きいＵ電極の内端接続部の少なくとも一つを、最も先端側に配置するので、積層部に配置されるＵ電極導出端子中において実質的な電流経路断面積をより大きくでき、より広く電流を分散することができて、電流や熱の集中を緩和することができる。
【００４０】
請求項１３記載の発明は、Ｐ，Ｎ，Ｕ各電極の内端接続部は、それぞれ同一側縁に２以上ずつ、先端側と基端側に振り分けられて設けられていることを特徴とする請求項４から請求項１２のうちいずれか一に記載の電力用半導体装置である。
【００４１】
請求項１３記載の発明によれば、積層部から内端接続部、内端接続部から積層部への電流経路が必ず２以上、先端側と基端側に確保されるので、積層部に配置される各電極導出端子中において実質的な電流経路断面積をより大きくでき、より広く電流を分散することができて、電流や熱の集中を緩和することができる。
【００４２】
請求項１４記載の発明は、前記回路基板の裏面に面を接触させる放熱板と、前記回路基板の周囲の前記放熱板の縁部に固定され前記回路基板を包囲する枠状の絶縁性ケースとを有し、前記３つの電極導出端子が前記絶縁性ケースに一部を埋没して保持されてなることを特徴とする請求項１から請求項１３のうちいずれか一に記載の電力用半導体装置である。
【００４３】
請求項１４記載の発明によれば、放熱板により回路基板の裏面からの放熱性が良く、絶縁性ケースに３つの電極導出端子が埋没保持されているので、電極導出端子の保持性が良い。また、電極導出端子を絶縁性ケースの所定位置に埋没保持した後に、それにより一体化された絶縁性ケース及び電極導出端子を、回路基板が所定位置に固定された放熱板上に載置することによって、簡単、正確に回路基板上に各電極導出端子を配置することができ、さらに、半田熱処理等の必要な工程を経て各内端接続部と回路基板との接合を一括して処理することができる。
【００４４】
請求項１５記載の発明は、前記３つの電極導出端子の相互間の間隔が絶縁材を介して保持されてなることを特徴とする請求項１から請求項１４のうちいずれか一に記載の電力用半導体装置である。
【００４５】
請求項１５記載の発明は、電極導出端子の相互間の間隔が絶縁材を介して保持されるので、狭い間隔でも確実に絶縁し、一定の間隔に保持することができる。
【００４６】
請求項１６記載の発明は、前記半導体スイッチング素子はＭＯＳＦＥＴであることを特徴とする請求項１から請求項１５のうちいずれか一に記載の電力用半導体装置である。
【００４７】
請求項１６記載の発明によれば、ＭＯＳＦＥＴは、元来その構造中にダイオードを含んでいるので、通常、外付けのダイオード素子を設けなくても十分に耐えられる。
【発明の効果】
【００４８】
上述したように本発明によれば、その電極導出端子の形状、配置により薄型化、熱対策、ノイズ対策が優れたものとなる。
特に、電極導出端子の幅を広くしやすく、電流密度の不均衡を抑えつつ電極導出端子中の実質的な電流経路断面積を大きく取ることができる。このように電極導出端子の断面積を効果的に大きくすることにより電極導出端子の熱容量が増大され熱分散性、放熱性が高められ、配線抵抗、特に熱抵抗分が低下するという効果がある。
３つの電極導出端子は積層構造を構成するので、部分的に相互インダクタンスによるインダクタンスの相殺作用を生ぜしめることもでき、また、電極導出端子を幅広とすることにより自己インダクタンスが減少し、自己インダクタンスの減少又は自己インダクタンスの減少と相互インダクタンスによるインダクタンスの相殺作用によりインダクタンスが低減されるという効果がある。
さらに本発明によれば、製造歩留まり良好で、使用時の環境に耐え、信頼性の高い電力用半導体装置が得られる。
結果として本発明によれば、小型でも、より大電流をより高周波数で変換することに耐えられるという効果がある。
【発明を実施するための最良の形態】
【００４９】
以下に本発明の一実施の形態につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。
図１は、本実施形態の電力用半導体装置の平面図（一部透過）である。図２は、図１におけるＡ−Ａ断面図である。図３は、図１におけるＢ−Ｂ断面図である。図４は、電極導出端子インサート型のケースの平面図(a)及び正面図(b)である。図５は、Ｐ電極導出端子の平面図である。図６は、Ｎ電極導出端子の平面図である。図７は、Ｕ電極導出端子の平面図である。図８は、Ｐ，Ｎ，Ｕの３電極導出端子及び絶縁材の分解斜視図である。図９は、回路基板（ボンディングワイヤ無し）の平面図である。図１０は、本実施形態の電力用半導体装置の等価回路図である。図１１は、３相モータの駆動回路の回路図である。
【００５０】
図１〜３に示すように本実施形態の電力用半導体装置は、放熱板１と、２つの回路基板２Ｈ、２Ｌと、ケース３とが組立てられて構成され、図１０に示す回路を構成する。
【００５１】
図４に示すようにケース３には、積層部１１を構成するＰ，Ｎ，Ｕ各電極の電極導出端子４〜６及び制御用電極導出端子７Ｈ,７Ｌ,８Ｈ,８Ｌが保持されている。Ｐ，Ｎ，Ｕ各電極の電極導出端子４〜６及び制御用電極導出端子７、８は、銅板などの金属板をプレス成型して作製されるものであり、ニッケルめっき等が施される。ケース３は、樹脂成型品である。
図５及び図８(e)に示すように、Ｐ電極導出端子４は、平行平板部４ａと、垂直平板部４ｂと、外端接続部４ｃと、２つの内端接続部４ｄ,４ｅとに分けて捉えることができる。
図６及び図８(c)に示すように、Ｎ電極導出端子５は、平行平板部５ａと、垂直平板部５ｂと、外端接続部５ｃと、２つの内端接続部５ｄ,５ｅとに分けて捉えることができる。
図７及び図８(a)に示すように、Ｕ電極導出端子６は、平行平板部６ａと、垂直平板部６ｂと、外端接続部６ｃと、４つの内端接続部６ｄ〜６ｇとに分けて捉えることができる。
各平行平板部４ａ，５ａ，６ａは、回路基板２Ｈ、２Ｌに平行に配置される平板状部分である。
各垂直平板部４ｂ，５ｂ，６ｂは、回路基板２Ｈ、２Ｌに対し垂直に配置され、図８に示すように各平行平板部４ａ，５ａ，６ａの端部と外端接続部４ｃ，５ｃ，６ｃの端部とを連結する平板状部分である。
Ｐ電極の外端接続部４ｃは、電源の高電位側からの外部配線が接続される。Ｎ電極の外端接続部５ｃは、電源の低電位側からの外部配線が接続される。Ｕ電極の外端接続部６ｃには、３相モータなどの出力先の装置が接続される。
【００５２】
３つの外端接続部４ｃ，５ｃ，６ｃは、ケース３の上端面上に同一高さで配置される。各平行平板部４ａ，５ａ，６ａは、回路基板２Ｈ、２Ｌに近い方からＰ，Ｎ，Ｕの順に間隔隔てて積層され、その間隔は、絶縁材９，１０によって保持される。したがって、外端接続部４ｃ，５ｃ，６ｃと平行平板部４ａ，５ａ，６ａとの高低差は、Ｐ，Ｎ，Ｕの順で大きい。
図８に示すように絶縁材９，１０は、均一な厚さで断面Ｌ字状に形成されており、垂直平板部４ｂ，５ｂ，６ｂの相互間の間隔も絶縁材９，１０によって保持される。
【００５３】
各平行平板部４ａ，５ａ，６ａの先端は、同一位置に配置される。したがって、平行平板部の長さは、Ｐ，Ｎ，Ｕの順で長い。Ｐ，Ｎ，Ｕの３層は、Ｎ電極の平行平板部５ａのほぼ全体において積層している。平行平板部５ａの垂直平板部５ｂに近接する絶縁材１０の厚み相当の範囲は積層部１１から除かれる。
なお、３つの垂直平板部４ｂ，５ｂ，６ｂは、回路基板２Ｈ，２Ｌと平行な方向に部分的に積層している。
【００５４】
各外端接続部４ｃ,５ｃ,６ｃには、ケース３の縁に沿った同位置に揃うように、ボルト挿入孔４ｋ,５ｋ,６ｋがプレス形成時に空けられている。これらのボルト挿入孔４ｋ,５ｋ,６ｋに連通するナット２３が１つずつ、計３つケース３に埋め込まれている。これらのボルト挿入孔４ｋ,５ｋ,６ｋ及び３つのナット２３は、外部配線の端部に設けたリング状の端子を外端接続部４ｃ,５ｃ,６ｃにボルト締めにより圧着接続するための構造である。
【００５５】
各内端接続部４ｄ,４ｅ,５ｄ,５ｅ,６ｄ〜６ｇは、積層部１１の側縁、すなわち、各平行平板部４ａ，５ａ，６ａの側縁から同一面内で突出形成された突起状部分で、途中で回路基板２Ｈ、２Ｌ側に折り曲げられ、さらにそれより先で内側に折り曲がられて形成されている。
積層部１１の片側に配置された４つの内端接続部４ｄ,４ｅ,６ｄ,６ｅについては、先端側からＰ電極の先端側内端接続部４ｄ、Ｕ電極の先端側内端接続部６ｄ、Ｕ電極の基端側内端接続部６ｅ、Ｐ電極の基端側内端接続部４ｅの順で配置されている。
積層部１１の他の片側に配置された４つの内端接続部５ｄ,５ｅ,６ｆ,６ｇについては、先端側からＵ電極の先端側内端接続部６ｆ、Ｎ電極の先端側内端接続部５ｄ、Ｎ電極の基端側内端接続部５ｅ、Ｕ電極の基端側内端接続部６ｇの順で配置されている。
最も先端側の内端接続部４ｄ,６ｆの先端側端面は、平行平板部４ａ、６ａの先端、すなわち、積層部１１の先端に一致する。
片側４つの内端接続部４ｄ,４ｅ,６ｄ,６ｅは均等な間隔に配置されず、内端接続部６ｄと内端接続部６ｅとの間が相対的に大きく開くことによって、先端側内端接続部４ｄ, ６ｄと基端側内端接続部４ｅ,６ｅとが先端側と基端側に偏在するように配置されている。
同様に、他の片側４つの内端接続部５ｄ,５ｅ,６ｆ,６ｇは均等な間隔に配置されず、内端接続部５ｄと内端接続部５ｅとの間が相対的に大きく開くことによって、先端側内端接続部５ｄ, ６ｆと基端側内端接続部５ｅ,６ｇとが先端側と基端側に偏在するように配置されている。
【００５６】
図４、図５等に示すように、Ｐ電極導出端子４の平行平板部４ａの基端部は、積層部１１の基端部より内端接続部４ｅの逆側に突出形成され、積層部１１と同一幅の先端部より拡幅されている。この拡幅された平行平板部４ａの基端部に同一幅で直角な折りを介して連続して垂直平板部４ｂが形成され、さらに垂直平板部４ｂの内端接続部４ｅと逆側の端部に直角な折りを介して外端接続部４ｃが連結されている。これら２回の折りが相互逆方向となることにより、Ｐ電極導出端子４は断面クランク状に形成されている。
内端接続部４ｅの逆側に平行平板部４ａの基端部を拡幅したため、平行平板部４ａの積層部１１から突出する部分と内端接続部４ｅとが干渉せず、２つの内端接続部４ｄ,４ｅの間隔を広く取りつつ、平行平板部４ａの積層部１１から突出する部分を大きく形成することができる。平行平板部４ａの積層部１１から突出する部分と垂直平板部４ｂとにより積層部１１から外端接続部４ｃまでの電流経路の断面積が大きくとられている。
【００５７】
図４、図６等に示すように、Ｎ電極導出端子５の平行平板部５ａは全体として積層部１１と同一幅で形成されている。平行平板部５ａに同一幅で直角な折りを介して連続して垂直平板部５ｂが形成され、さらに垂直平板部５ｂの中央部に直角な折りを介して外端接続部５ｃが連結されている。これら２回の折りが相互逆方向となることにより、Ｕ電極導出端子５は断面クランク状に形成されている。
【００５８】
図４、図７等に示すように、Ｕ電極導出端子６の平行平板部６ａの基端部は、積層部１１の基端部より内端接続部６ｇの逆側に突出形成され、積層部１１と同一幅の先端部より拡幅されている。この拡幅された平行平板部６ａの基端部に同一幅で直角な折りを介して連続して垂直平板部６ｂが形成され、さらに垂直平板部６ｂの内端接続部６ｇと逆側の端部に直角な折りを介して外端接続部６ｃが連結されている。これら２回の折りが相互逆方向となることにより、Ｕ電極導出端子６は断面クランク状に形成されている。
内端接続部６ｇの逆側に平行平板部６ａを拡幅したため、平行平板部６ａの積層部１１から突出する部分と内端接続部６ｇとが干渉せず、２つの内端接続部６ｆ, ６ｇの間隔を広く取りつつ、平行平板部６ａの積層部１１から突出する部分を大きく形成することができる。平行平板部６ａの積層部１１から突出する部分と垂直平板部６ｂとにより積層部１１から外端接続部６ｃまでの電流経路の断面積が大きくとられている。
【００５９】
図９に示すように、２つの回路基板２Ｈ、２Ｌは、同一の回路パターンを有するものである。回路基板２ＨはＰ−Ｕ間に接続されるもので、Ｐ−Ｕ間に接続されるＭＯＳＦＥＴ素子１２Ｈが１６個実装される。回路基板２ＬはＵ−Ｎ間に接続されるもので、Ｕ−Ｎ間に接続されるＭＯＳＦＥＴ素子１２Ｌが１６個実装される。
回路基板２Ｈ、２Ｌは、それぞれ絶縁基板１３と絶縁基板１３上の導体パターン１４,１５,１６とを有する。導体パターン１４は、ＭＯＳＦＥＴ素子１２Ｈ（１２Ｌ）のゲート電極、導体パターン１５は、ＭＯＳＦＥＴ素子１２Ｈ（１２Ｌ）のソース電極, 導体パターン１６は、ＭＯＳＦＥＴ素子１２Ｈ（１２Ｌ）のドレイン電極と接続する。ゲート用導体パターン１４の周りに、ソース用導体パターン１５が環状に形成され、さらにソース用導体パターン１５の周りに、ドレイン用導体パターン１６が環状に形成された回路パターンを有する。
導体パターン１４上には各ＭＯＳＦＥＴ素子１２Ｈ（１２Ｌ）に対応した１６個のゲート抵抗素子１７Ｈ（１７Ｌ）が付設されている。
ＭＯＳＦＥＴ素子１２Ｈ（１２Ｌ）は、そのドレイン電極を有する裏面を導体パターン１６に接合している。ＭＯＳＦＥＴ素子１２Ｈ（１２Ｌ）のゲート電極、ソース電極はチップ表面に形成されており、図１の組立図に示すように、ボンディングワイヤ１８を介して、導体パターン１４,１５にそれぞれ接続される。
【００６０】
内端接続部の接続領域２４を図９において囲み破線で示す。Ｐ電極導出端子４の内端接続部４ｄ,４ｅは回路基板２Ｈ側のドレイン用導体パターン１６に半田付けにより接合される。
Ｕ電極導出端子６の２つの内端接続部６ｄ,６ｅは回路基板２Ｈ側のソース用導体パターン１５に半田付けにより接合される。
制御用電極導出端子７Ｈは、回路基板２Ｈ側のゲート用導体パターン１４に半田を介して接合される。制御用電極導出端子８Ｈは、回路基板２Ｈ側のソース用導体パターン１５に半田付けにより接合される。
【００６１】
Ｕ電極導出端子６の他の２つの内端接続部６ｆ,６ｇは回路基板２Ｌ側のドレイン用導体パターン１６に半田付けにより接合される。
Ｎ電極導出端子５の内端接続部５ｄ,５ｅは回路基板２Ｌ側のソース用導体パターン１５に半田付けにより接合される。
制御用電極導出端子７Ｌは、回路基板２Ｌ側のソース用導体パターン１５に半田付けにより接合される。制御用電極導出端子８Ｌは、回路基板２Ｌ側のゲート用導体パターン１４に半田付けにより接合される。
【００６２】
制御用電極導出端子７Ｈ,８Ｈは回路基板２Ｈ上に架設され、制御用電極導出端子７Ｌ,８Ｌは、回路基板２Ｈ,２Ｌ上に架設されるとともに、積層部１１と立体交差している。
上記のような環状の導体パターン１５，１６を有する回路基板を利用しない場合は、ゲート用導体パターン、ソース用導体パターンを回路基板上で引き回し、制御用電極導出端子７Ｈ,７Ｌ,８Ｈ,８Ｌのケース３に保持される外端接続部付近にまで引き回し、上記の架設構造や交差構造を排しても良い。また、２枚の回路基板２Ｈ,２Ｌに相当する回路を一枚の回路基板に構成しても良い。一枚の回路基板にした方が導体パターンの引き回しの自由度は増す。
【００６３】
制御用電極導出端子７Ｈの内端接続部は、比較的広い間隔を隔てた内端接続部６ｄと６ｅの間を通して回路基板２Ｈに落とされる。制御用電極導出端子７Ｌ,８Ｌの内端接続部は、比較的広い間隔を隔てた内端接続部５ｄと５ｅの間を通して回路基板２Ｌに落とされる。
電極導出端子４〜６の回路基板２Ｌ上空に位置する一側縁には、同一位置に凹部４ｈ,５ｈ,６ｈが形成されている。これにより、制御用電極導出端子７Ｌの内端接続部が電極導出端子４〜６に接触しないように回避されている。上記の架設構造や交差構造を排した場合は、このような凹部４ｈ,５ｈ,６ｈを設けずに、平行平板部４ａ,５ａ,６ａをさらに幅広に形成することができる。
【００６４】
製造にあたって、絶縁材９，１０は、電極導出端子の表面に樹脂を塗布する方法、予め形成したフィルム状の樹脂を電極導出端子の表面に貼付する方法などによって電極導出端子を積層する前に形成することが好ましい。
そのような方法によってＰ電極導出端子４とＮ電極導出端子５の合わせ面の一方に絶縁材９を形成した後に、Ｐ電極導出端子４とＮ電極導出端子５とを合わせる。一方、同様にしてＮ電極導出端子５とＵ電極導出端子６の合わせ面の一方に絶縁材１０を形成した後に、Ｎ電極導出端子５とＵ電極導出端子６とを合わせ、結果的に３つの電極導出端子４〜６を３層に積層する。このように電極導出端子を積層する前に絶縁材９，１０を設置する方法により絶縁材９，１０を薄く形成することができる。装置薄型化のため、相互インダクタンスによるインダクタンスの相殺作用を図るために、絶縁材９，１０の厚みとしては0.5（ｍｍ）程度が好ましい。この場合、上記方法によって絶縁材９，１０を歩留まり良く形成することができる。
その後、ケース３を成型する成型型内に、ナット２３、絶縁材９，１０を挟持した３層の電極導出端子４〜６及び制御用電極導出端子７Ｈ,７Ｌ,８Ｈ,８Ｌを配置し、ケース３を樹脂成型する。
これにより、図４に示すように電極導出端子４〜６及び制御用電極導出端子７Ｈ,７Ｌ,８Ｈ,８Ｌは、ケース３の上端面に露出する外端接続部に隣接する一部を枠状のケース３に埋没させた態様でケース３に保持され固定される。電極導出端子４〜６については、垂直平板部４ｂ,５ｂ,６ｂのほぼ全部とこれに連続する平行平板部４ａ,５ａ,６ａの基端側の一部とがケース３に埋没した状態で保持される。また、平行平板部４ａ,５ａ,６ａの先端の一部も、ケース３の内壁に突出形成された保持部１９に上下に挟まれる態様で保持される。
【００６５】
次の方法により３つの電極導出端子４〜６を積層した後に、絶縁材９，１０を形成することもできる。すなわち、ケース３を成型する成型型内に、ナット２３、絶縁材９，１０を挟持せず隙間を有した３層の電極導出端子４〜６及び制御用電極導出端子７Ｈ,７Ｌ,８Ｈ,８Ｌを配置し、ケース３を樹脂成型する。この樹脂成型時に、電極導出端子４〜６間の隙間に樹脂を充填し絶縁材９，１０をケース３の一部として樹脂成型する。
この方法は、電極導出端子４〜６間の間隔を狭くすると樹脂充填が難しくなるため、絶縁材９，１０を薄く形成することにはむかない。
しかし、ケース３と絶縁材９，１０の形成工程が一括されるため工程は簡素化する。
したがって、絶縁材９，１０を比較的厚く形成する場合に、樹脂充填に問題が生じないほど電極導出端子間に間隔がとれるときは有利に利用できる。
【００６６】
以上のようにして作製した電極導出端子インサート型のケース３と、ダイボンディング及びワイヤボンディング済みの回路基板２Ｈ，２Ｌを図１に示すように放熱板１上に配置する。回路基板２Ｈ，２Ｌはケース３に包囲される。ケース３は、回路基板２Ｈ，２Ｌ周囲の放熱板１の周縁部に合わさる。放熱板１と回路基板２Ｈ，２Ｌとの固定は、半田その他熱伝導性の良い接合材により行うことが好ましい。放熱板１とケース３との固定は、それぞれ４角に設けられた孔２０，２１にボルトを挿入してボルト、ナットで締結することにより行う。
なお、回路基板２Ｈ，２Ｌは、放熱板１をベースとして放熱板１上に被着形成したセラミック基板等の絶縁層及びさらにその上に形成した導体パターン層によりなる形成当初より放熱板と一体のものでも良い。
【００６７】
回路基板２Ｈ，２Ｌとケース３の配置を決め、各内端接続部と回路基板とを半田付けする。その後、図２、図３に示されるように、ケース３の上端開口部に樹脂製の蓋２２を被せる。
すべての電極導出端子４〜６，７Ｈ，８Ｈ，７Ｌ，８Ｌの外端接続部は枠状のケース３の上端面に配置される。そのため、蓋２２は電極導出端子に干渉せず容易に着脱可能である。蓋２２を外せば、内部の検査、修理がしやすい。蓋２２上に又は蓋２２に代えて他の装置、例えば制御用電極導出端子７Ｈ，８Ｈ，７Ｌ，８Ｌに接続する制御回路基板などを配置できる。
【００６８】
改めて図１の平面図を観察すると、Ｐ，Ｎ，Ｕの各電極導出端子４〜６の外端接続部４ｃ,５ｃ,６ｃは、回路基板２Ｈ，２Ｌの一辺に隣接してその外側に配置されており、積層部１１は前記一辺側からその対辺側へ延出するように形成されている。外端接続部４ｃ,５ｃ,６ｃは前記一辺に沿って図面上右から左にＰ，Ｎ，Ｕの順で異なる位置に配置されている。
図２の断面図に示されるように、３つの外端接続部４ｃ,５ｃ,６ｃの外側端部は同一位置に揃えられており、３つの外端接続部４ｃ,５ｃ,６ｃはＵ，Ｎ，Ｐの順で長く形成されている。
各電極導出端子４〜６は、Ｕ，Ｎ，Ｐの順で内側に近い位置で、各外端接続部４ｃ,５ｃ,６ｃの内側端部から直角下方に曲がりケース３に没入し、３層に積層しつつ、ケース３の部材中においてＵ，Ｎ，Ｐの順で高い位置で直角内方に曲がり、回路基板２Ｈ,２Ｌと平行にケース３の内面から突出して反対側の保持部１９まで渡るように延出形成されている。かかる構造により、積層部１１がケース３のほぼ内寸相当の長さに形成されている。
図１に示されるように、中央側に配置される８個のＭＯＳＦＥＴ素子１２Ｈ及び８個のＭＯＳＦＥＴ素子１２Ｌの上空にも積層部１１が配置され、積層部１１は幅広に形成されている。
【００６９】
本実施形態の電力用半導体装置を図１１に示すような３相モータの駆動回路に用いる。本実施形態の電力用半導体装置がｕ相、ｖ相、ｗ相の３相に対応して３つ並列に接続される。
各相に対応した電力用半導体装置の制御用電極導出端子７Ｈ,７Ｌ,８Ｈ,８Ｌに図示しない制御回路からの制御信号線が接続され、この制御回路の制御によりＭＯＳＦＥＴ素子１２ＨとＭＯＳＦＥＴ素子１２Ｌとが交互にスイッチングする。周知のようにｕ相、ｖ相、ｗ相の各相に対応した電力用半導体装置は相互に１２０°ずれた位相で制御され、図１１の回路全体で位相が１２０°ずれた３相の交流電流を３相モータＭへ出力し、３相モータＭを駆動する。
【実施例】
【００７０】
本実施形態に従った400〜600（Ａ）／100,150（Ｖ）の定格容量を有する製品について内部インダクタンスを測定した。
各電極導出端子４〜６の板厚を1.5（ｍｍ）、絶縁材９，１０の厚みを0.5（ｍｍ）とした。積層部１１の幅は約29（ｍｍ）、長さは約61（ｍｍ）とし、１つの内端接続部の幅を4.4（ｍｍ）とした。その他は図１〜７に示すとおりのプロポーションのものを作製した。
LCZメータを用い、スイッチング周波数1kHz〜100kHzについてスイッチング時にかかるdi/dtの逆起電力から換算し以下の内部インダクタンスの値を得た。
Ｐ電極導出端子−Ｕ電極導出端子間は、15.30（nＨ）、Ｕ電極導出端子−Ｎ電極導出端子間は、6.80（nＨ）、Ｐ電極導出端子−Ｎ電極導出端子間は、22.10（nＨ）となり、周波数10〜12 kHzの高速運転に耐えられえる低インダクタンスを得た。
また、ＭＯＳＦＥＴ素子の接合（junction）〜ケース（case）間の熱抵抗Rth（j〜c）を測定したところ、Rth（j〜c）＝0.1（℃／Ｗ）となった。
また、ＭＯＳＦＥＴ素子２Ｈ及び２Ｌをオンとして、Ｐ電極導出端子−Ｎ電極導出端子間に400（Ａ）の直流電流を15分間通電したところ、Ｐ電極の外端接続部４ｃの表面温度及びＮ電極の外端接続部５ｃはともに74（℃）となった。
【００７１】
本発明は以上の実施形態に限定されるものではなく、半導体スイッチ素子はＭＯＳＦＥＴに代えＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）としてもよい。ＩＧＢＴとする場合は、ＩＧＢＴと並列に外付けのダイオード素子が必要となる。
【図面の簡単な説明】
【００７２】
【図１】本発明実施形態に係る電力用半導体装置の平面図（一部透過）である。
【図２】図１におけるＡ−Ａ断面図である。
【図３】図１におけるＢ−Ｂ断面図である。
【図４】本発明実施形態に係る電極導出端子インサート型のケースの平面図(a)及び正面図(b)である。
【図５】本発明実施形態に係るＰ電極導出端子の平面図である。
【図６】本発明実施形態に係るＮ電極導出端子の平面図である。
【図７】本発明実施形態に係るＵ電極導出端子の平面図である。
【図８】本発明実施形態に係るＰ，Ｎ，Ｕの３電極導出端子及び絶縁材の分解斜視図である。
【図９】本発明実施形態に係る回路基板（ボンディングワイヤ無し）の平面図である。
【図１０】本発明実施形態の電力用半導体装置の等価回路図である。
【図１１】３相モータの駆動回路の回路図である。
【符号の説明】
【００７３】
１  放熱板
２Ｈ，２Ｌ  回路基板
３  ケース
４  Ｐ電極導出端子
５  Ｎ電極導出端子
６  Ｕ電極導出端子
４ａ，５ａ，６ａ  平行平板部
４ｂ，５ｂ，６ｂ  垂直平板部
４ｃ，５ｃ，６ｃ  外端接続部
４ｄ，４ｅ，５ｄ，５ｅ， ６ｄ〜６ｇ  内端接続部
７Ｈ，７Ｌ，８Ｈ，８Ｌ    制御用電極導出端子
９，１０    絶縁材
１１ 積層部
１２Ｈ，１２Ｌ     ＭＯＳＦＥＴ素子
１３ 絶縁基板
１４ ゲート用導体パターン
１５ ソース用導体パターン
１６ ドレイン用導体パターン
１７Ｈ，１７Ｌ  ゲート抵抗素子
１８ ボンディングワイヤ
２０，２１  孔
２２  蓋
２３  ナット
【図１】
2006210500.tif 000004
【図２】
2006210500.tif 000005
【図３】
2006210500.tif 000006
【図４】
2006210500.tif 000007
【図５】
2006210500.tif 000008
【図６】
2006210500.tif 000009
【図７】
2006210500.tif 000010
【図８】
2006210500.tif 000011
【図９】
2006210500.tif 000012
【図１０】
2006210500.tif 000013
【図１１】
2006210500.tif 000014