(57)【要約】  【課題】消費電力を低く抑えることができる印刷装置のコントローラ１０を提供する。  【解決手段】印刷装置のコントローラ１０であって、ＣＰＵ１３と、ＣＰＵ１３からアクセスされ、所定条件が満たされる場合に、ＣＰＵ１３からの指示により、省電力モードへ移行する第１のＳＤＲＡＭ１２と、ＣＰＵ１３、印刷装置内の少なくとも１つの他のブロック、および印刷装置の外部の機器からアクセスされる第２のＳＤＲＡＭ１４と、第２のＳＤＲＡＭ１４へのアクセスを監視するセルフリフレッシュ制御回路２１２とを備え、省電力モード制御回路２１２は、第２のＳＤＲＡＭ１４へのアクセスを検出してから次のアクセスを所定時間検出しなかった場合に、第２のＳＤＲＡＭ１４を省電力モードに移行させ、省電力モード移行後に、第２のＳＤＲＡＭ１４へのアクセスを検出した場合に、第２のＳＤＲＡＭ１４を通常モードに移行させる。【選択図】図１
2006240130.tif 000002
【特許請求の範囲】
【請求項１】
印刷装置のコントローラであって、
ＣＰＵと、
前記ＣＰＵからアクセスされ、所定の条件が満たされる場合に、前記ＣＰＵからの指示により省電力モードへ移行する第１のメモリと、
前記ＣＰＵ、前記印刷装置内の少なくとも１つの他のブロック、および前記印刷装置の外部の機器からアクセスされる第２のメモリと、
前記第２のメモリへのアクセスを監視するアクセス監視手段と
を備え、
前記アクセス監視手段は、
前記第２のメモリへのアクセスを検出してから前記第２のメモリへの次のアクセスを所定時間検出しなかった場合に、前記第２のメモリを省電力モードに移行させ、省電力モード移行後に、前記第２のメモリへのアクセスを検出した場合に、前記第２のメモリを通常モードに移行させることを特徴とする印刷装置のコントローラ。
【請求項２】
請求項１に記載の印刷装置のコントローラであって、
前記所定の条件とは、前記ＣＰＵが省電力モードへ移行することであることを特徴とする印刷装置のコントローラ。
【請求項３】
請求項１または２に記載の印刷装置のコントローラであって、
前記第１および第２のメモリは、ＳＤＲＡＭであることを特徴とする印刷装置のコントローラ。
【請求項４】
請求項３に記載の印刷装置のコントローラであって、
前記省電力モードは、ＳＤＲＡＭにおけるセルフリフレッシュモードであることを特徴とする印刷装置のコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印刷装置に組み込まれるコントローラの省電力技術に関する。
【背景技術】
【０００２】
特許文献１には、レーザプリンタ等の印刷装置内に設けられ、通常モードまたは省電力モードで動作するＳＤＲＡＭ等の記憶装置と、当該記憶装置へのデータの書き込み／読み出しのリクエストを受け付けて、受け付けたリクエストに応じて、記憶装置にデータを書き込む、あるいは、記憶装置からデータを読み出すメモリ制御回路と、外部機器から画像作成用データを受け取り、受け取った画像作成用データを、メモリ制御回路を介して記憶装置に書き込む入出力制御回路と、記憶装置に格納された画像作成用データを、メモリ制御回路を介して読み出し、読み出した画像作成用データを画像データに変換して、メモリ制御回路を介して記憶装置に書き込むＣＰＵ（中央処理装置）と、記憶装置に格納された画像データを、メモリ制御回路を介して読み出し、読み出した画像データを印刷データに変換して、印刷エンジンへ送る画像処理回路とを備えるプリンタコントローラが記載されている。
【０００３】
本特許文献において、メモリ制御回路は、所定の時間間隔で記憶装置にリフレッシュ命令を送っており、当該リフレッシュ命令によるアクセス、または、ＣＰＵ、入出力制御回路、もしくは画像処理回路からのアクセスがあってから、所定期間、記憶装置への次のアクセスがない場合に、記憶装置を通常モードから省電力モードに切り替える。
【０００４】
また、近年の印刷データの高精細化に伴って、記憶容量の大きなＳＤＲＡＭ等の記憶装置を印刷装置のコントローラに搭載することが必要になってきている。
【０００５】
【特許文献１】特開２００４−２８７５３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＳＤＲＡＭ等の記憶装置の容量が大きくなるに伴って、記憶容量が少ない記憶装置に比べて、記憶装置の消費電力が大きくなる場合がある。そのため、コントローラの消費電力を低く抑えることができない場合があった。
【０００７】
また、記憶装置内の一部の領域へのアクセスのために、記憶装置全体が省電力モードへ移行することができない場合があった。そのため、記憶装置が省電力モードへ移行する割合が少なくなり、結果としてコントローラの消費電力を低く抑えることができない場合があった。
【０００８】
本発明は上記事情を鑑みてなされたものであり、本発明の目的は、消費電力を低く抑えることができるコントローラを提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明は、印刷装置のコントローラであって、ＣＰＵと、ＣＰＵからアクセスされ、所定の条件が満たされる場合に、ＣＰＵからの指示により、省電力モードへ移行する第１のメモリと、ＣＰＵ、印刷装置内の少なくとも１つの他のブロック、および印刷装置の外部の機器からアクセスされる第２のメモリと、第２のメモリへのアクセスを監視するアクセス監視手段とを備え、アクセス監視手段は、第２のメモリへのアクセスを検出してから第２のメモリへの次のアクセスを所定時間検出しなかった場合に、第２のメモリを省電力モードに移行させ、省電力モード移行後に、第２のメモリへのアクセスを検出した場合に、第２のメモリを通常モードに移行させる。
【００１０】
これにより、印刷装置のコントローラは、第１のメモリの省電力モードへの移行および第２のメモリの省電力モードへの移行を、互いに独立して制御することができる。
【００１１】
上記した印刷装置のコントローラにおいて、所定の条件とは、ＣＰＵが省電力モードへ移行することであってよい。これにより、第１のメモリは、ＣＰＵと共に省電力モードへ移行することができる。
【００１２】
上記した印刷装置のコントローラにおいて、第１および第２のメモリは、ＳＤＲＡＭである。本発明は、データを保持している間、定期的に保持しているデータのリフレッシュが必要なＳＤＲＡＭにおいて特に有効である。
【００１３】
上記した印刷装置のコントローラにおいて、省電力モードは、ＳＤＲＡＭにおけるセルフリフレッシュモードである。本発明は、セルフリフレッシュモードを有するＳＤＲＡＭにおいて特に有効である。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について、図面を用いて説明する。
【００１５】
図１は、本発明の一実施形態に係るコントローラ１０のハードウェア構成を示す。コントローラ１０は、第１のクロック生成回路１１、第１のＳＤＲＡＭ１２、ＣＰＵ１３、第２のＳＤＲＡＭ１４、第２のクロック生成回路１５、およびＡＳＩＣ２０を備える。第１のクロック生成回路１１は、ＣＰＵ１３からの指示に応じて、第１のクロックの生成を開始または停止する。
【００１６】
第１のＳＤＲＡＭ１２は、ＣＰＵバス１６を介してＣＰＵ１３と接続されており、ＣＰＵ１３によってアクセスされるＣＰＵ専用のメモリとして機能する。また、第１のＳＤＲＡＭ１２は、第１のクロック生成回路１１が生成した第１のクロックに同期して、ＣＰＵ１３から受け取ったデータを格納し、ＣＰＵ１３からの読み出し指示に応じて、格納しているデータをＣＰＵ１３へ送る。また、第１のＳＤＲＡＭ１２は、ＣＰＵ１３からの指示に応じて、省電力モードに移行する。本例において、省電力モードは、ＳＤＲＡＭにおけるセルフリフレッシュモードであってよい。
【００１７】
ＣＰＵ１３は、図示しないＲＯＭ等の記憶装置に格納されているプログラムに従って動作し、ＡＳＩＣ２０を含むコントローラ１０全体の制御を行う。また、ＣＰＵ１３は、ＣＰＵバス１６およびＡＳＩＣ２０を介して第２のＳＤＲＡＭ１４から画像生成用データを受け取り、当該画像作成用データを画像データに変換し、変換した画像データを、ＣＰＵバス１６およびＡＳＩＣ２０を介して第２のＳＤＲＡＭ１４へ送る。
【００１８】
本例において、ＣＰＵ１３は、画像作成用データを画像データに変換する場合に、第２のＳＤＲＡＭ１４にアクセスし、例えば、外部機器からの印刷装置のステータスの問い合わせに応答する処理、印刷装置に設けられた入力部からのユーザの入力操作を受け付ける処理、および当該入力操作に応じて、印刷装置に設けられた表示部に表示させる画像を生成して当該表示部へ送る処理等の画像作成用データを画像データに変換する処理とは異なる処理を行う場合に、第１のＳＤＲＡＭ１２にアクセスする。
【００１９】
また、ＣＰＵ１３は、図示しないＲＯＭ等の記憶装置に格納されているプログラム内で規定される所定条件を満たす場合に、自身を省電力モードに移行させる。この場合、ＣＰＵ１３は、第１のＳＤＲＡＭ１２を省電力モードに移行させると共に、第１のクロック生成回路１１を制御して、第１のクロックの生成を停止させる。ここで、所定条件とは、例えば、外部機器から印刷装置のステータスの問い合わせを所定期間受信しなかった場合や、印刷装置に設けられた入力部へのユーザによる入力操作を所定期間検出した場合等であってよい。
【００２０】
このように、所定条件を満たす場合に、第１のＳＤＲＡＭ１２を省電力モードに移行させると共に、第１のクロック生成回路１１による第１のクロックの生成を停止させ、ＣＰＵ１３が省電力モードへ移行することにより、コントローラ１０の消費電力を低くすることができる。
【００２１】
また、ＣＰＵ１３は、印刷装置に設けられた入力部へのユーザによる入力操作をハードウェア割り込み等によって検出した場合等に、省電力モードから通常動作モードへ移行し、第１のクロック生成回路１１を制御して第１のクロックを生成させると共に、第１のＳＤＲＡＭ１２を省電力モードから通常動作モードへ移行させ、第１のＳＤＲＡＭ１２を用いて、ユーザからの入力操作等に対応する処理を実行する。
【００２２】
第２のクロック生成回路１５は、ＡＳＩＣ２０からの指示に応じて、第２のクロックの生成を開始または停止する。第２のＳＤＲＡＭ１４は、ＡＳＩＣ２０に接続され、第２のクロック生成回路１５が生成した第２のクロックに同期して、ＡＳＩＣ２０から受け取ったデータを格納し、ＡＳＩＣ２０からの読み出し指示に応じて、格納しているデータをＡＳＩＣ２０へ送る。また、第２のＳＤＲＡＭ１４は、ＡＳＩＣ２０からの指示に応じて、省電力モードに移行する。本例において、省電力モードは、ＳＤＲＡＭにおけるセルフリフレッシュモードであってよい。
【００２３】
ＡＳＩＣ２０は、外部機器から受け取った画像作成用データを第２のＳＤＲＡＭ１４に格納すると共に、外部機器から受け取った制御データ等を、ＣＰＵバス１６を介してＣＰＵ１３へ送る処理、ＣＰＵ１３からの指示に応じて、画像生成用データを第２のＳＤＲＡＭ１４から読み出して、ＣＰＵバス１６を介してＣＰＵ１３へ送る処理、ＣＰＵ１３が画像生成用データから変換した画像データを第２のＳＤＲＡＭ１４に格納する処理、画像データを第２のＳＤＲＡＭ１４から読み出して、印刷データに変換して、印字機構および紙送り機構等を有する印刷エンジンへ送ることにより、印刷エンジンに印刷を実行させる処理等を行う。
【００２４】
また、ＡＳＩＣ２０は、ＣＰＵ１３および外部機器等から第２のＳＤＲＡＭ１４へのアクセスを監視しており、当該アクセスが所定条件を満たす場合に、第２のＳＤＲＡＭ１４を省電力モードに移行させると共に、第２のクロック生成回路１５を制御して、第２のクロックの生成を停止させる。ここで、所定条件とは、例えば、第２のＳＤＲＡＭ１４へ格納する画像作成用データを外部機器から所定期間受信しなかった場合や、第２のＳＤＲＡＭ１４へ格納する画像データをＣＰＵから所定期間受信しなかった場合等であってよい。
【００２５】
以下、ＡＳＩＣ２０についてさらに詳しく説明する。ＡＳＩＣ２０は、バスブリッジ２００、画像処理回路２０１、インターフェイス２０２、ＳＤＲＡＭ制御回路２１０を有する。バスブリッジ２００は、ＣＰＵバス１６とＡＳＩＣバス２０３とを接続し、ＣＰＵバス１６で用いられるデータ転送プロトコルとＡＳＩＣバス２０３で用いられるデータ転送プロトコルとの変換を行う。
【００２６】
画像処理回路２０１は、ＳＤＲＡＭ制御回路２１０を介して第２のＳＤＲＡＭ１４から読み出した画像データを印刷データに変換し、変換した印刷データを印刷エンジンへ送る。また、画像処理回路２０１は、ＣＰＵバス１６を介してＣＰＵ１３から設定値等を受け取り、当該設定値等に基づいて画像データを印刷データに変換する。
【００２７】
インターフェイス２０２は、外部機器から画像生成用データを受け取り、受け取った画像生成用データを、ＳＤＲＡＭ制御回路２１０を介して第２のＳＤＲＡＭ１４に格納する。また、インターフェイス２０２は、外部機器から印刷装置のステータスの問い合わせ等の制御データを受け取った場合、当該制御データを、ＣＰＵバス１６を介してＣＰＵ１３へ送ると共に、当該制御データに対する応答を、ＣＰＵバス１６を介してＣＰＵ１３から受け取り、外部機器へ送る。
【００２８】
ＳＤＲＡＭ制御回路２１０は、アービタ２１１、省電力モード制御回路２１２、およびコマンド生成回路２１３を有する。アービタ２１１は、ＡＳＩＣバス２０３の使用権の制御を行い、ＡＳＩＣバス２０３を占有しているブロックからのデータを受け取り、コマンド生成回路２１３へ送ると共に、コマンド生成回路２１３から受け取ったデータを、ＡＳＩＣバス２０３を占有しているブロックへ送る。
【００２９】
コマンド生成回路２１３は、アービタ２１１から受け取ったデータに応じて、読み出し要求、書き込み要求、省電力モード移行要求、または通常動作モード移行要求等を第２のＳＤＲＡＭ１４へ送ることにより、第２のＳＤＲＡＭ１４へデータを格納させる、第２のＳＤＲＡＭ１４からデータを読み出す、第２のＳＤＲＡＭ１４を通常動作モードから省電力モードへ移行させる、あるいは、第２のＳＤＲＡＭ１４を省電力モードから通常動作モードへ移行させる。
【００３０】
省電力モード制御回路２１２は、ＡＳＩＣバス２０３に流れるデータをモニタすることにより、アービタ２１１およびコマンド生成回路２１３を介して、ＣＰＵ１３、画像処理回路２０１、またはインターフェイス２０２等から第２のＳＤＲＡＭ１４へのアクセスを監視する。そして、第２のＳＤＲＡＭ１４へのアクセスが所定条件を満たす場合に、省電力モード制御回路２１２は、アービタ２１１を介して、コマンド生成回路２１３に省電力モード移行コマンドを発行させ、第２のＳＤＲＡＭ１４を省電力モードへ移行させる。そして、省電力モード制御回路２１２は、第２のクロック生成回路１５を制御して、第２のクロックの生成を停止させる。
【００３１】
このように、第２のＳＤＲＡＭ１４へのアクセスが所定条件を満たす場合に、第２のＳＤＲＡＭ１４を省電力モードに移行させ、第２のクロック生成回路１５による第２のクロックの生成を停止させることにより、省電力モード制御回路２１２は、コントローラ１０の消費電力を低くすることができる。
【００３２】
また、省電力モード制御回路２１２は、第２のＳＤＲＡＭ１４を省電力モードへ移行させた後に、ＡＳＩＣバス２０３上に第２のＳＤＲＡＭ１４へのアクセスを示すデータを検出した場合に、第２のクロック生成回路１５を制御して、第２のクロックの生成を開始させると共に、アービタ２１１を介して、コマンド生成回路２１３に通常動作モード移行コマンドを発行させ、第２のＳＤＲＡＭ１４を通常モードに移行させる。
【００３３】
図２は、ＳＤＲＡＭの動作の一例を説明するためのタイミングチャートである。タイミングチャート３０は、ＣＰＵ１３、画像処理回路２０１、または外部機器から第２のＳＤＲＡＭ１４へのアクセスの有無の時間的な変化の一例を示す。図２では、時刻ｔ１において、ＣＰＵ１３、画像処理回路２０１、および外部機器のいずれからも第２のＳＤＲＡＭ１４へのアクセスが無くなり、時刻ｔ３において、ＣＰＵ１３、画像処理回路２０１、および外部機器のいずれかから第２のＳＤＲＡＭ１４へのアクセスが発生する例を示している。なお、タイミングチャート３０からタイミングチャート３６は、同一の時間軸での第１のＳＤＲＡＭ１２および第２のＳＤＲＡＭ１４の動作について示している。
【００３４】
まず、第２のＳＤＲＡＭ１４の動作について説明する。タイミングチャート３１は、第２のＳＤＲＡＭ１４の動作モードの時間的な変化の一例を示す。タイミングチャート３２は、第２のクロック生成回路１５の動作の時間的な変化の一例を示す。
【００３５】
時刻ｔ１において、ＣＰＵ１３、画像処理回路２０１、および外部機器のいずれかから第２のＳＤＲＡＭ１４へのアクセスがあってから、所定期間、ＣＰＵ１３、画像処理回路２０１、および外部機器のいずれからも第２のＳＤＲＡＭ１４へのアクセスが無い場合、省電力モード制御回路２１２は、所定期間経過後の時刻ｔ２において、アービタ２１１を介して、コマンド生成回路２１３に省電力モード移行コマンドを発行させ、第２のＳＤＲＡＭ１４を省電力モードへ移行させる。その後、省電力モード制御回路２１２は、第２のクロック生成回路１５を制御して、第２のクロックの生成を停止させる。
【００３６】
次に、時刻ｔ３において、ＣＰＵ１３、画像処理回路２０１、および外部機器のいずれかから第２のＳＤＲＡＭ１４へアクセスを検出した場合、省電力モード制御回路２１２は、第２のクロック生成回路１５を制御して、第２のクロックの生成を開始させる。そして、省電力モード制御回路２１２は、第２のクロック生成回路１５が発生したクロックが安定するまでの期間が経過した後の時刻ｔ４において、アービタ２１１を介して、コマンド生成回路２１３に通常動作モード移行コマンドを発行させ、第２のＳＤＲＡＭ１４を通常動作モードへ移行させる。
【００３７】
なお、省電力モード制御回路２１２は、第２のＳＤＲＡＭ１４へのアクセスを検出する都度、リセットスタートさせるタイマ等によって、第２のＳＤＲＡＭ１４へのアクセスが所定期間無かったか否かを判定する。
【００３８】
次に、第１のＳＤＲＡＭ１２の動作について説明する。タイミングチャート３３は、ＣＰＵ１３の動作モードの時間的な変化の一例を示す。タイミングチャート３４は、第１のＳＤＲＡＭ１２の動作モードの時間的な変化の一例を示す。タイミングチャート３５は、第１のクロック生成回路１１の動作状態の時間的な変化の一例を示す。
【００３９】
ＣＰＵ１３は、外部機器からの印刷装置のステータスの問い合わせに応答する処理、印刷装置に設けられた入力部からのユーザの入力操作を受け付ける処理、および当該入力操作に応じて印刷装置に設けられた表示部に表示させる画像を生成して当該表示部へ送る処理等の第１のＳＤＲＡＭ１２を用いて行う処理、ならびに、第２のＳＤＲＡＭ１４を用いて画像作成用データを画像データに変換する処理等を行う通常モード、または、省電力モードで動作する。
【００４０】
例えば、通常モードにおいて動作中に、次に処理すべきデータがバッファ内に無いことを検出した場合等の時刻ｔ５に、ＣＰＵ１３は、第１のＳＤＲＡＭ１２に省電力モード移行コマンドを送信することにより、第１のＳＤＲＡＭ１２を省電力モードへ移行させる。そして、ＣＰＵ１３は、第１のＳＤＲＡＭ１２が省電力モードへ移行した後の時刻ｔ６に、第１のクロック生成回路１１を制御して、第１のクロックの生成を停止させ、省電力モードに移行する。
【００４１】
なお、時刻ｔ６から時刻ｔ７の間に、ＣＰＵ１３は、第１のＳＤＲＡＭ１２を用いずに第２のＳＤＲＡＭ１４を用いる処理を行ってもよい。
【００４２】
そして、外部機器からの印刷装置のステータスの問い合わせを受信した場合等の時刻ｔ７に、ＣＰＵ１３は、省電力モードから通常モードに移行し、第１のクロック生成回路１１を制御して、第１のクロックの生成を開始させる。そして、ＣＰＵ１３は、第１のクロック生成回路１１が発生したクロックが安定するまでの期間が経過した後の時刻ｔ８において、第１のＳＤＲＡＭ１２に通常動作モード移行コマンドを送信することにより、第１のＳＤＲＡＭ１２を通常動作モードへ移行させる。
【００４３】
タイミングチャート３６は、第１のＳＤＲＡＭ１２および第２のＳＤＲＡＭ１４の動作モードの時間的な変化の一例を示す。タイミングチャート３６において、期間Ｔ１および期間Ｔ５では、第１のＳＤＲＡＭ１２および第２のＳＤＲＡＭ１４が共に通常動作モードである。また、期間Ｔ２では、第１のＳＤＲＡＭ１２が省電力モードであり、第２のＳＤＲＡＭ１４が通常動作モードである。また、期間Ｔ３では、第１のＳＤＲＡＭ１２および第２のＳＤＲＡＭ１４が共に省電力モードである。また、期間Ｔ４では、第１のＳＤＲＡＭ１２が通常動作モードであり、第２のＳＤＲＡＭ１４が省電力モードである。
【００４４】
ここで、第１のＳＤＲＡＭ１２および第２のＳＤＲＡＭ１４を１つのＳＤＲＡＭによって構成し、ＳＤＲＡＭ制御回路２１０によって、当該１つのＳＤＲＡＭの動作モードを制御するとすれば、当該１つのＳＤＲＡＭは、タイミングチャート３６の期間Ｔ３においてのみ省電力モードへ移行することができる。この場合、当該１つのＳＤＲＡＭは、タイミングチャート３６の期間Ｔ１、期間Ｔ２、期間Ｔ４、および期間Ｔ５では、通常動作モードで動作することになる。
【００４５】
また、容量の大きなＳＤＲＡＭは、容量の小さなＳＤＲＡＭよりも、通常動作モード時の消費電力が大きい場合がある。そのため、第１のＳＤＲＡＭ１２および第２のＳＤＲＡＭ１４を１つのＳＤＲＡＭによって構成した場合、当該１つのＳＤＲＡＭの通常動作モード時の消費電力は、第１のＳＤＲＡＭ１２および第２のＳＤＲＡＭ１４のそれぞれの通常動作モード時の消費電力よりも大きい。
【００４６】
これに対して、本発明では、１つのＳＤＲＡＭを第１のＳＤＲＡＭ１２および第２のＳＤＲＡＭ１４に分け、それぞれの動作モードを異なる条件によって独立に制御する。これにより、第１のＳＤＲＡＭ１２へのみアクセスがある期間、または、第２のＳＤＲＡＭ１４へのみアクセスがある期間が発生し、アクセスが無いＳＤＲＡＭを省電力モードへ移行させることができる。これにより、１つのＳＤＲＡＭを用いる場合に比べて、コントローラ１０の消費電力を低く抑えることができる。
【００４７】
図３は、コントローラ１０の処理の一例を示すフローチャートである。本フローチャートでは、ＣＰＵ１３による第１のＳＤＲＡＭ１２の制御の一例を示す。例えば、印刷装置へ電源が投入される等の所定のタイミングで、本フローチャートに示すコントローラ１０の動作が開始する。
【００４８】
まず、ＣＰＵ１３は、図示しないＲＯＭ等の記憶装置に格納されているブートプログラムに従って、第１のＳＤＲＡＭ１２を含む、印刷装置の各部の初期化を行う（Ｓ１００）。
【００４９】
次に、ＣＰＵ１３は、予め定められた省電力モードへ移行するための所定条件が満たされたか否かを判定する（Ｓ１０１）。所定条件が満たされた場合（Ｓ１０１：Ｙｅｓ）、ＣＰＵ１３は、自身が通常モードか否かを判定する（Ｓ１０２）。通常モードでない場合、すなわち既に省電力モードである場合（Ｓ１０２：Ｎｏ）、ＣＰＵ１３は、再びステップ１０１に示した処理を行う。
【００５０】
ステップ１０２において、ＣＰＵ１３が通常モードである場合（Ｓ１０２：Ｙｅｓ）、ＣＰＵ１３は、第１のＳＤＲＡＭ１２に省電力モード移行コマンドを送信することにより、第１のＳＤＲＡＭ１２を省電力モードへ移行させる（Ｓ１０３）。そして、ＣＰＵ１３は、第１のクロック生成回路１１を制御して、第１のクロックの生成を停止させる（Ｓ１０４）。そして、ＣＰＵ１３は、省電力モードへ移行し（Ｓ１０５）、再びステップ１０１に示した処理を行う。
【００５１】
ステップ１０１において、所定条件が満たされていない場合（Ｓ１０１：Ｎｏ）、ＣＰＵ１３は、自身が省電力モードか否かを判定する（Ｓ１０６）。省電力モードでない場合、すなわち既に通常モードである場合（Ｓ１０６：Ｎｏ）、ＣＰＵ１３は、再びステップ１０１に示した処理を行う。
【００５２】
ステップ１０６において、ＣＰＵ１３が省電力モードである場合（Ｓ１０６：Ｙｅｓ）、ＣＰＵ１３は、自身を省電力モードから通常モードへ移行させ（Ｓ１０７）、第１のクロック生成回路１１を制御して、第１のクロックの生成を開始させる（Ｓ１０８）。そして、ＣＰＵ１３は、第１のＳＤＲＡＭ１２に通常動作モード移行コマンドを送信することにより、第１のＳＤＲＡＭ１２を通常動作モードへ移行させ（Ｓ１０９）、再びステップ１０１に示した処理を行う。
【００５３】
なお、ＣＰＵ１３は、自身の省電力モードへの移行とは無関係に、所定条件、例えば第１のＳＤＲＡＭ１２へアクセスが所定期間ない場合等に、第１のＳＤＲＡＭ１２を省電力モードへ移行させると共に、第１のクロック生成回路１１によるクロックの生成を停止させてもよい。
【００５４】
図４は、コントローラ１０の処理の一例を示すフローチャートである。本フローチャートでは、省電力モード制御回路２１２による第２のＳＤＲＡＭ１４の制御の一例を示す。例えば、印刷装置へ電源が投入される等の所定のタイミングで、本フローチャートに示すコントローラ１０の動作が開始する。
【００５５】
まず、省電力モード制御回路２１２は、図示しないＲＯＭ等の記憶装置に格納されているブートプログラムに従って、初期設定を行う（Ｓ２００）。ステップ２００では、第２のＳＤＲＡＭ１４が最後にアクセスされてからの経過時間を測定するタイマをリセットスタートさせる、第２のＳＤＲＡＭ１４が所定期間アクセスされなかったか否かを判定するための経過時間の閾値を記憶装置から読み出して設定する等の処理を行う。
【００５６】
次に、省電力モード制御回路２１２は、ＣＰＵ１３、画像処理回路２０１、または外部機器から第２のＳＤＲＡＭ１４へのアクセスがあるか否かを判定する（Ｓ２０１）。第２のＳＤＲＡＭ１４へのアクセスがある場合（Ｓ２０１：Ｙｅｓ）、省電力モード制御回路２１２は、第２のＳＤＲＡＭ１４が省電力モードであるか否かを判定する（Ｓ２０２）。省電力モード制御回路２１２は、例えば、最後に第２のＳＤＲＡＭ１４へ送信したコマンドに基づいて、第２のＳＤＲＡＭ１４が省電力モードであるか通常動作モードであるかを判定する。
【００５７】
ステップ２０２において、第２のＳＤＲＡＭ１４が通常動作モードである場合（Ｓ２０２：Ｎｏ）、省電力モード制御回路２１２は、ステップ２０５に示す処理を行う。一方、第２のＳＤＲＡＭ１４が省電力モードである場合（Ｓ２０２：Ｙｅｓ）、省電力モード制御回路２１２は、第２のクロック生成回路１５を制御して、第２のクロックの生成を開始させる（Ｓ２０３）。そして、省電力モード制御回路２１２は、通常動作モード移行コマンドを、アービタ２１１を介してコマンド生成回路２１３に発行させることにより、第２のＳＤＲＡＭ１４を通常動作モードへ移行させる（Ｓ２０４）。
【００５８】
次に、省電力モード制御回路２１２は、第２のＳＤＲＡＭ１４が最後にアクセスされてからの経過時間を測定するためのタイマをリセットし（Ｓ２０５）、再びステップ２０１に示した処理を行う。
【００５９】
ステップ２０１において、第２のＳＤＲＡＭ１４へのアクセスがない場合（Ｓ２０１：Ｎｏ）、省電力モード制御回路２１２は、第２のＳＤＲＡＭ１４が省電力モードであるか否かを判定する（Ｓ２０６）。第２のＳＤＲＡＭ１４が省電力モードである場合（Ｓ２０６：Ｙｅｓ）、省電力モード制御回路２１２は、再びステップ２０１に示した処理を行う。
【００６０】
ステップ２０６において、第２のＳＤＲＡＭ１４が省電力モードでない場合（Ｓ２０６：Ｎｏ）、省電力モード制御回路２１２は、第２のＳＤＲＡＭ１４が最後にアクセスされてからの経過時間を測定するためのタイマの測定時間が、所定時間に達したか否かを判定する（Ｓ２０７）。所定時間に達していない場合（Ｓ２０７：Ｎｏ）、省電力モード制御回路２１２は、再びステップ２０１に示した処理を行う。
【００６１】
ステップ２０７において、タイマの測定時間が所定時間に達した場合（Ｓ２０７：Ｙｅｓ）、省電力モード制御回路２１２は、アービタ２１１を介してコマンド生成回路２１３に省電力モード移行コマンドを発行させることにより、第２のＳＤＲＡＭ１４を通常動作モードから省電力モードへ移行させる（Ｓ２０８）。そして、省電力モード制御回路２１２は、第２のクロック生成回路１５を制御して、第２のクロックの生成を停止させ（Ｓ２０９）、再びステップ２０１に示した処理を行う。
【００６２】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【００６３】
【図１】本発明の一実施形態に係るコントローラ１０のハードウェア構成を示す。
【図２】ＳＤＲＡＭの動作の一例を説明するためのタイミングチャートである。
【図３】コントローラ１０の処理の一例を示すフローチャートである。
【図４】コントローラ１０の処理の一例を示すフローチャートである。
【符号の説明】
【００６４】
１０・・・コントローラ、１１・・・第１のクロック生成回路、１２・・・第１のＳＤＲＡＭ、１３・・・ＣＰＵ、１４・・・第２のＳＤＲＡＭ、１５・・・第２のクロック生成回路、１６・・・ＣＰＵバス、２０・・・ＡＳＩＣ、２００・・・バスブリッジ、２０１・・・画像処理回路、２０２・・・インターフェイス、２０３・・・ＡＳＩＣバス、２１０・・・ＳＤＲＡＭ制御回路、２１１・・・アービタ、２１２・・・省電力モード制御回路、２１３・・・コマンド生成回路
【図１】
2006240130.tif 000003
【図２】
2006240130.tif 000004
【図３】
2006240130.tif 000005
【図４】
2006240130.tif 000006