(57)【要約】【課題】  出力ビット数と異なる走査ライン数を有するパネルを駆動できる表示コントローラ、表示システム及び表示制御方法を提供する。【解決手段】  表示コントローラ５４０は、電気光学装置の走査ライン数が設定される走査ライン数設定レジスタ２００と、オフセット期間が、走査ライン単位で設定されるオフセットライン数設定レジスタと２１０、１ライン単位で表示データをデータドライバ５２０に供給する表示データ供給部としてのメモリコントローラ１４２とを含む。メモリコントローラ１４２が、走査ライン数設定レジスタ２００の設定データに対応した回数だけ１水平走査期間毎に１ライン単位でデータドライバに表示データを供給した後、オフセットライン数設定レジスタ２１０の設定データに対応した回数だけ１水平走査期間毎のデータドライバへの表示データの供給を停止する。【選択図】      図９
2006308900.tif 000002
【特許請求の範囲】
【請求項１】
電気光学装置のデータ線を駆動するデータドライバを制御するための表示コントローラであって、
前記電気光学装置の走査ライン数が設定される走査ライン数設定レジスタと、
前記データドライバに対する表示データの供給が停止されるオフセット期間が、前記電気光学装置の走査ライン単位で設定されるオフセットライン数設定レジスタと、
１ライン単位で表示データを前記データドライバに対して供給する表示データ供給部とを含み、
前記表示データ供給部が、
前記走査ライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎に１ライン単位で前記データドライバに表示データを供給した後、前記オフセットライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎の前記データドライバへの前記表示データの供給を停止することを特徴とする表示コントローラ。
【請求項２】
電気光学装置のデータ線を駆動するデータドライバを制御するための表示コントローラであって、
前記電気光学装置の走査ライン数が設定される走査ライン数設定レジスタと、
前記データドライバに対する表示データの供給が停止されるオフセット期間が、前記電気光学装置の走査ライン単位で設定されるオフセットライン数設定レジスタと、
１ライン単位で表示データを前記データドライバに対して供給する表示データ供給部とを含み、
前記表示データ供給部が、
前記オフセットライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎の前記データドライバへの前記表示データの供給を停止した後、前記走査ライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎に１ライン単位で前記データドライバに表示データを供給することを特徴とする表示コントローラ。
【請求項３】
電気光学装置のデータ線を駆動するデータドライバを制御するための表示コントローラであって、
前記電気光学装置の走査ライン数が設定される走査ライン数設定レジスタと、
前記データドライバに対する表示データの供給が停止されるオフセット期間が、前記電気光学装置の走査ライン単位で設定されるオフセットライン数設定レジスタと、
前記オフセット期間を、前記電気光学装置の走査ラインが走査される表示期間の前又は後に設定するかを指定するためのオフセット期間設定レジスタと、
１ライン単位で表示データを前記データドライバに対して供給する表示データ供給部とを含み、
前記オフセット期間設定レジスタにより、前記オフセット期間を前記表示期間の前に設定するように指定された場合、
前記表示データ供給部が、
前記走査ライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎に１ライン単位で前記データドライバに表示データを供給した後、前記オフセットライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎の前記データドライバへの前記表示データの供給を停止し、
前記オフセット期間設定レジスタにより、前記オフセット期間を前記表示期間の後に設定するように指定された場合、
前記オフセットライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎の前記データドライバへの前記表示データの供給を停止した後、前記走査ライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎に１ライン単位で前記データドライバに表示データを供給することを特徴とする表示コントローラ。
【請求項４】
請求項１乃至３のいずれかにおいて、
１水平走査期間を規定する水平同期信号を生成する水平同期信号生成部を含み、
前記水平同期信号生成部が、
前記オフセット期間設定レジスタの設定内容にかかわらず、前記水平同期信号を前記データドライバに供給することを特徴とする表示コントローラ。
【請求項５】
請求項１乃至４のいずれかにおいて、
１垂直走査期間を規定する垂直同期信号を生成する垂直同期信号生成部を含み、
前記垂直同期信号により規定される垂直走査期間と同じ長さの期間内に、前記オフセットライン数設定レジスタの設定データに対応した回数の前記表示データの供給停止動作と、前記走査ライン数設定レジスタの設定データに対応した回数の前記表示データの供給動作を行うことを特徴とする表示コントローラ。
【請求項６】
複数の走査ラインと、
複数のデータラインと、
複数の画素とを含む電気光学装置と、
前記複数の走査線を走査する走査ドライバと、
表示データに基づいて前記複数のデータラインを駆動するデータドライバと、
請求項１乃至５のいずれか記載の表示コントローラとを含み、
前記走査ドライバの出力ビット数が、走査ライン数より多いことを特徴とする表示システム。
【請求項７】
請求項６において、
前記複数の画素の各画素が、
前記複数の走査ラインのいずれか１つと前記複数のデータラインのいずれか１とによって特定されるエレクトロルミネセンス素子を含むことを特徴とする表示システム。
【請求項８】
電気光学装置のデータ線を駆動するデータドライバを制御するための表示制御方法であって、
前記電気光学装置の走査ライン数を設定すると共に、前記データドライバに対する表示データの供給が停止されるオフセット期間を前記電気光学装置の走査ライン単位で設定し、
垂直同期信号により規定される垂直走査期間では、前記走査ライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎に１ライン単位で前記データドライバに表示データを供給した後、前記オフセットライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎の前記データドライバへの前記表示データの供給を停止することを特徴とする表示制御方法。
【請求項９】
電気光学装置のデータ線を駆動するデータドライバを制御するための表示制御方法であって、
前記電気光学装置の走査ライン数を設定すると共に、前記データドライバに対する表示データの供給が停止されるオフセット期間を前記電気光学装置の走査ライン単位で設定し、
垂直同期信号により規定される垂直走査期間では、前記オフセットライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎の前記データドライバへの前記表示データの供給を停止した後、前記走査ライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎に１ライン単位で前記データドライバに表示データを供給することを特徴とする表示制御方法。
【請求項１０】
電気光学装置のデータ線を駆動するデータドライバを制御するための表示制御方法であって、
前記電気光学装置の走査ライン数を設定すると共に、前記データドライバに対する表示データの供給が停止されるオフセット期間を前記電気光学装置の走査ライン単位で設定し、
前記オフセット期間を、前記電気光学装置の走査ラインが走査される表示期間の前又は後に設定するかを指定し、
前記オフセット期間を前記表示期間の前に設定するように指定された場合には、垂直同期信号により規定される垂直走査期間では、前記走査ライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎に１ライン単位で前記データドライバに表示データを供給した後、前記オフセットライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎の前記データドライバへの前記表示データの供給を停止し、
前記オフセット期間を前記表示期間の後に設定するように指定された場合には、垂直同期信号により規定される垂直走査期間では、前記オフセットライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎の前記データドライバへの前記表示データの供給を停止した後、前記走査ライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎に１ライン単位で前記データドライバに表示データを供給することを特徴とする表示制御方法。
【請求項１１】
請求項８乃至１０のいずれかにおいて、
前記オフセット期間を前記表示期間の前に設定するか、該表示期間の後に設定するかにかかわらず、１水平走査期間を規定する水平同期信号を前記データドライバに供給することを特徴とする表示制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示コントローラ、表示システム及び表示制御方法に関する。
【背景技術】
【０００２】
近年、ＥＬ（electroluminescence）素子を用いた表示デバイスが注目されている。特に有機材料の薄膜により形成されたＥＬ素子を有する有機ＥＬパネルは、自発光型であるためバックライトが不要となり広視野角を実現する。また、液晶パネルと比較すると高速応答であるため、簡素な構成でカラー動画表示を容易に実現できるようになる。
【０００３】
このような有機ＥＬパネルは、液晶パネルと同様に単純マトリクス型とアクティブマトリクス型とがある。単純マトリクス型の有機ＥＬパネルを駆動する場合、パルス幅変調（Pulse Width Modulation：以下ＰＷＭと略す）により階調制御を行うことができる。表示コントローラは、有機ＥＬパネルを駆動するドライバ（データドライバ、走査ドライバ）に対して制御信号を出力して階調制御を行う。
【０００４】
ところで、有機ＥＬパネルを駆動する水平方向及び垂直方向のドライバそれぞれは、その出力ビット数が有機ＥＬパネルのドット数と一致するものが選ばれていた。
【０００５】
図１７に、従来の有機ＥＬパネルを含む表示システムの第１の構成例を示す。
【０００６】
図１７では、有機ＥＬパネル１０が、走査ドライバ２０及びデータドライバ３０によって駆動される。データドライバ３０は、表示コントローラ４０が内蔵するフレームメモリ４２に記憶された表示エリアの表示データに基づいて、有機ＥＬパネル１０のデータラインを駆動する。走査ドライバ２０は、有機ＥＬパネル１０の走査ラインを走査する。
【０００７】
図１７に示すように、有機ＥＬパネル１０の走査ラインを走査する走査ドライバ２０として、該有機ＥＬパネルの走査ライン数と一致する出力ビット数のものが選ばれていた。そして走査ドライバ２０の出力ビット数が足りないときに、複数の走査ドライバをカスケード接続することにより、走査側の出力ビット数を走査ライン数に一致させていた。
【０００８】
例えば特許文献１には、走査ライン数に一致した出力ビット数を有する走査ドライバを前提に、種々の解像度規格の映像信号に対応した表示を実現する技術が開示されている。
【０００９】
図１８に、従来の有機ＥＬパネルを含む表示システムの第２の構成例を示す。
【００１０】
図１８では、走査ドライバ２２の出力ビット数が、有機ＥＬパネル１０の走査ライン数より多い場合を示している。この場合、走査ドライバ２２の出力ビット数に合わせたメモリ領域をフレームメモリ４２に確保し、あたかも走査ドライバ２２の出力ビット数と同じ走査ライン数の有機ＥＬパネルを駆動するかのように制御していた。
【特許文献１】特開平１１−７２６９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、第１の構成例で説明したように、走査ライン数と一致する出力ビット数を有する走査ドライバを採用する場合、採用できる走査ドライバの種類が制限されてしまう。そのため、有機ＥＬパネルを用いた表示システムのコスト高を招く。特に、安価で入手できる走査ドライバがあるにもかかわらず、新たに走査ドライバを設計し直す場合には、多大なコストがかかってしまう。
【００１２】
また、第２の構成例で説明したように疑似的に有機ＥＬパネルの駆動を制御する場合、フレームメモリに無駄にメモリ領域を確保する必要がある。そのため、フレームメモリの容量を削減して表示コントローラの低コスト化を図ることが困難となる。
【００１３】
以上のように、走査ライン数と異なる出力ビット数を有する走査ドライバの設計変更を行うことなく、該走査ドライバを用いた表示システムを構築できることが望ましい。
【００１４】
本発明は、以上のような技術的課題に鑑みてなされたものであり、本発明の目的とするところは、出力ビット数と異なる走査ライン数を有するパネルを駆動できる表示コントローラ、表示システム及び表示制御方法を提供することにある。
【課題を解決するための手段】
【００１５】
上記課題を解決するために本発明は、
電気光学装置のデータ線を駆動するデータドライバを制御するための表示コントローラであって、
前記電気光学装置の走査ライン数が設定される走査ライン数設定レジスタと、
前記データドライバに対する表示データの供給が停止されるオフセット期間が、前記電気光学装置の走査ライン単位で設定されるオフセットライン数設定レジスタと、
１ライン単位で表示データを前記データドライバに対して供給する表示データ供給部とを含み、
前記表示データ供給部が、
前記走査ライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎に１ライン単位で前記データドライバに表示データを供給した後、前記オフセットライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎の前記データドライバへの前記表示データの供給を停止する表示コントローラに関係する。
【００１６】
本発明においては、表示コントローラが、走査ライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎に１ライン単位でデータドライバに表示データを供給した後、オフセットライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎のデータドライバへの表示データの供給を停止する。従って、電気光学装置の走査ライン数が走査ドライバの出力ビット数より少なく、オフセット期間が表示期間の前に設定される場合（スキャン方向の先頭の走査ラインから順番に走査ドライバが接続される場合）に、走査ドライバの構成を変更することなく、既存の走査ドライバを適用することができる。また、フレームメモリに無駄にメモリ領域を確保する必要がなくなり、表示コントローラの低コスト化を図ることができるようになる。
【００１７】
また本発明は、
電気光学装置のデータ線を駆動するデータドライバを制御するための表示コントローラであって、
前記電気光学装置の走査ライン数が設定される走査ライン数設定レジスタと、
前記データドライバに対する表示データの供給が停止されるオフセット期間が、前記電気光学装置の走査ライン単位で設定されるオフセットライン数設定レジスタと、
１ライン単位で表示データを前記データドライバに対して供給する表示データ供給部とを含み、
前記表示データ供給部が、
前記オフセットライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎の前記データドライバへの前記表示データの供給を停止した後、前記走査ライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎に１ライン単位で前記データドライバに表示データを供給する表示コントローラに関係する。
【００１８】
本発明においては、表示コントローラが、オフセットライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎のデータドライバへの表示データの供給を停止した後、走査ライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎に１ライン単位でデータドライバに表示データを供給する。従って、電気光学装置の走査ライン数が走査ドライバの出力ビット数より少なく、オフセット期間が表示期間の後に設定される場合（スキャン方向の最終の走査ラインから順番に走査ドライバが接続される場合）に、走査ドライバの構成を変更することなく、既存の走査ドライバを適用することができる。また、フレームメモリに無駄にメモリ領域を確保する必要がなくなり、表示コントローラの低コスト化を図ることができるようになる。
【００１９】
また本発明は、
電気光学装置のデータ線を駆動するデータドライバを制御するための表示コントローラであって、
前記電気光学装置の走査ライン数が設定される走査ライン数設定レジスタと、
前記データドライバに対する表示データの供給が停止されるオフセット期間が、前記電気光学装置の走査ライン単位で設定されるオフセットライン数設定レジスタと、
前記オフセット期間を、前記電気光学装置の走査ラインが走査される表示期間の前又は後に設定するかを指定するためのオフセット期間設定レジスタと、
１ライン単位で表示データを前記データドライバに対して供給する表示データ供給部とを含み、
前記オフセット期間設定レジスタにより、前記オフセット期間を前記表示期間の前に設定するように指定された場合、
前記表示データ供給部が、
前記走査ライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎に１ライン単位で前記データドライバに表示データを供給した後、前記オフセットライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎の前記データドライバへの前記表示データの供給を停止し、
前記オフセット期間設定レジスタにより、前記オフセット期間を前記表示期間の後に設定するように指定された場合、
前記オフセットライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎の前記データドライバへの前記表示データの供給を停止した後、前記走査ライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎に１ライン単位で前記データドライバに表示データを供給する表示コントローラに関係する。
【００２０】
本発明においては、表示コントローラが、オフセット期間設定レジスタを備えさせ、オフセット期間を表示期間の後に設定するか、前に設定するかを指定できるようにしたので、電気光学装置の走査ライン数が走査ドライバの出力ビット数より少ない場合に、走査ドライバと電気光学装置の接続の柔軟性を向上させ、実装面積の効率化を図ることができるようになる。その際、走査ドライバの構成を変更することなく、既存の走査ドライバを適用することができる。また、フレームメモリに無駄にメモリ領域を確保する必要がなくなり、表示コントローラの低コスト化を図ることができるようになる。
【００２１】
また本発明に係る表示コントローラでは、
１水平走査期間を規定する水平同期信号を生成する水平同期信号生成部を含み、
前記水平同期信号生成部が、
前記オフセット期間設定レジスタの設定内容にかかわらず、前記水平同期信号を前記データドライバに供給することができる。
【００２２】
また本発明に係る表示コントローラでは、
１垂直走査期間を規定する垂直同期信号を生成する垂直同期信号生成部を含み、
前記垂直同期信号により規定される垂直走査期間と同じ長さの期間内に、前記オフセットライン数設定レジスタの設定データに対応した回数の前記表示データの供給停止動作と、前記走査ライン数設定レジスタの設定データに対応した回数の前記表示データの供給動作を行うことができる。
【００２３】
また本発明は、
複数の走査ラインと、
複数のデータラインと、
複数の画素とを含む電気光学装置と、
前記複数の走査線を走査する走査ドライバと、
表示データに基づいて前記複数のデータラインを駆動するデータドライバと、
上記のいずれか記載の表示コントローラとを含み、
前記走査ドライバの出力ビット数が、走査ライン数より多い表示システムに関係する。
【００２４】
また本発明に係る表示システムでは、
前記複数の画素の各画素が、
前記複数の走査ラインのいずれか１つと前記複数のデータラインのいずれか１とによって特定されるエレクトロルミネセンス素子を含むことができる。
【００２５】
上記のいずれかの発明によれば、既存の走査ドライバ及びデータドライバを用いて、出力ビット数と異なる走査ライン数を有するパネルを駆動できる表示システムを提供できる。
【００２６】
また本発明は、
電気光学装置のデータ線を駆動するデータドライバを制御するための表示制御方法であって、
前記電気光学装置の走査ライン数を設定すると共に、前記データドライバに対する表示データの供給が停止されるオフセット期間を前記電気光学装置の走査ライン単位で設定し、
垂直同期信号により規定される垂直走査期間では、前記走査ライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎に１ライン単位で前記データドライバに表示データを供給した後、前記オフセットライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎の前記データドライバへの前記表示データの供給を停止する表示制御方法に関係する。
【００２７】
また本発明は、
電気光学装置のデータ線を駆動するデータドライバを制御するための表示制御方法であって、
前記電気光学装置の走査ライン数を設定すると共に、前記データドライバに対する表示データの供給が停止されるオフセット期間を前記電気光学装置の走査ライン単位で設定し、
垂直同期信号により規定される垂直走査期間では、前記オフセットライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎の前記データドライバへの前記表示データの供給を停止した後、前記走査ライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎に１ライン単位で前記データドライバに表示データを供給する表示制御方法に関係する。
【００２８】
また本発明は、
電気光学装置のデータ線を駆動するデータドライバを制御するための表示制御方法であって、
前記電気光学装置の走査ライン数を設定すると共に、前記データドライバに対する表示データの供給が停止されるオフセット期間を前記電気光学装置の走査ライン単位で設定し、
前記オフセット期間を、前記電気光学装置の走査ラインが走査される表示期間の前又は後に設定するかを指定し、
前記オフセット期間を前記表示期間の前に設定するように指定された場合には、垂直同期信号により規定される垂直走査期間では、前記走査ライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎に１ライン単位で前記データドライバに表示データを供給した後、前記オフセットライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎の前記データドライバへの前記表示データの供給を停止し、
前記オフセット期間を前記表示期間の後に設定するように指定された場合には、垂直同期信号により規定される垂直走査期間では、前記オフセットライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎の前記データドライバへの前記表示データの供給を停止した後、前記走査ライン数設定レジスタの設定データに対応した回数だけ１水平走査期間毎に１ライン単位で前記データドライバに表示データを供給する表示制御方法に関係する。
【００２９】
また本発明に係る表示制御方法では、
前記オフセット期間を前記表示期間の前に設定するか、該表示期間の後に設定するかにかかわらず、１水平走査期間を規定する水平同期信号を前記データドライバに供給することができる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。
【００３１】
１．  表示システム
図１に、本実施形態の表示システムの構成例のブロック図を示す。
【００３２】
表示システム５００は、有機ＥＬパネル（広義には表示パネル、更に広義には電気光学装置）５１０、データドライバ（陽極ドライバ）５２０、走査ドライバ（陰極ドライバ、ラインドライバ）５３０、表示コントローラ５４０を含む。なお表示システム５００にこれらのすべての回路ブロックを含める必要はなく、その一部の回路ブロックを省略する構成にしてもよい。また表示システム５００は、ホスト５５０を含むように構成してもよい。
【００３３】
有機ＥＬパネル５１０は単純マトリクス型である。図１では有機ＥＬパネル５１０の電気的な構成を示している。即ち、有機ＥＬパネル５１０は、複数の走査ライン（狭義には陰極）と、複数のデータライン（狭義には陽極）と、各走査ライン及び各データラインに接続されるエレクトロルミネセンス素子である有機ＥＬ素子とを含む。
【００３４】
より具体的には、有機ＥＬパネルは、ガラス基板に形成される。このガラス基板には、図１のＸ方向に複数配列されそれぞれＹ方向に伸びるデータラインＤＬ１〜ＤＬｎ（ｎは２以上の整数）が形成される。また、このガラス基板の上には、データラインと交差するように、図１のＹ方向に複数配列されそれぞれＸ方向に伸びる走査ラインＧＬ１〜ＧＬｍ（ｍは２以上の整数）が形成される。１画素がＲ成分、Ｇ成分、Ｂ成分の３つの色成分により構成される場合、Ｒ成分用のデータライン、Ｇ成分用のデータライン、及びＢ成分用のデータラインを１組として、有機ＥＬパネル５１０には、複数組のデータラインが配列される。
【００３５】
そしてデータラインＤＬｊ（１≦ｊ≦ｎ、ｊは整数）と走査ラインＧＬｋ（１≦ｋ≦ｍ、ｋは整数）との交差点に対応する位置に、有機ＥＬ素子が形成される。
【００３６】
図２に、有機ＥＬ素子の構造の説明図を示す。
【００３７】
有機ＥＬ素子は、ガラス基板６００に、データラインとして設けられる陽極６０２となる透明電極（例えばＩＴＯ（Indium Thin Oxide））が形成される。陽極６０２の上方には、走査ラインとして設けられる陰極６０４が形成される。そして、陽極６０２と陰極６０４との間に、発光層等を含む有機層が形成される。
【００３８】
有機層は、陽極６０２の上面に形成された正孔輸送層６０６と、正孔輸送層６０６の上面に形成された発光層６０８と、発光層６０８と陰極６０４との間に形成された電子輸送層６１０とを有する。
【００３９】
データラインと走査ラインとの間の電位差を与えると（即ち、陽極６０２と陰極６０４との間に電位差を与えると）、陽極６０２からの正孔と陰極６０４からの電子とが発光層６０８内で再結合する。このとき発生したエネルギーにより発光層６０８の分子が励起状態となり、基底状態に戻るときに放出されるエネルギーが光となる。この光は、透明電極で形成された陽極６０２とガラス基板６００とを通る。
【００４０】
図１において、データドライバ５２０は、表示データに基づいてデータラインを駆動する。このときデータドライバ５２０は、表示データに対応したパルス幅を有するＰＷＭ信号を生成し、該ＰＷＭ信号に基づいて各データラインを駆動する。
【００４１】
走査ドライバ５３０は、複数の走査ラインのそれぞれを順次選択して走査する。この結果、選択された走査ラインと交差するデータラインに接続される有機ＥＬ素子に電流が流れて発光する。
【００４２】
表示コントローラ５４０は、中央処理装置（Central Processing Unit：ＣＰＵ）等の
ホスト５５０により設定された内容に従って、データドライバ５２０及び走査ドライバ５３０を制御する。より具体的には、表示コントローラ５４０は、データドライバ５２０に対して、例えば動作モードの設定を行うと共に、内部で生成した垂直同期信号ＹＤ、水平同期信号ＬＰ、ＰＷＭ信号を生成するための階調クロックＧＣＬＫ、ドットクロックＤＣＬＫ、ディスチャージ信号ＤＩＳ（広義にはブランキング調整信号）、及び表示データＤの供給を行う。垂直同期信号ＹＤにより、垂直走査期間が規定される。水平同期信号ＬＰにより、水平走査期間が規定される。
【００４３】
なお、データドライバ５２０、走査ドライバ５３０及び表示コントローラ５４０の一部又は全部を有機ＥＬパネル５１０上に形成してもよい。
【００４４】
１．１  データライン駆動回路
図３に、図１のデータドライバ５２０の構成例を示す。
【００４５】
データドライバ５２０は、シフトレジスタ５２２、ラインラッチ５２４、ＰＷＭ信号生成回路５２６、駆動回路５２８を含む。
【００４６】
シフトレジスタ５２２は、各フリップフロップが各データラインに対応して設けられ、該各フリップフロップが順次接続された複数のフリップフロップを含む。各フリップフロップには、表示コントローラ５４０からのドットクロックＤＣＬＫが共通に入力される。シフトレジスタ５２２の初段のフリップフロップには、表示コントローラ５４０から例えば４ビット単位で、Ｒ成分の表示データ、Ｇ成分の表示データ、Ｂ成分の表示データ、Ｒ成分の表示データ、・・・の順で、ドットクロックＤＣＬＫに同期して入力される。Ｒ成分の表示データは、Ｒ成分用のデータラインを駆動するためのデータである。Ｇ成分の表示データは、Ｇ成分用のデータラインを駆動するためのデータである。Ｂ成分の表示データは、Ｂ成分用のデータラインを駆動するためのデータである。そして、シフトレジスタ５２２は、ドットクロックＤＣＬＫに同期して、各表示データをシフトしながら取り込む。
【００４７】
ラインラッチ５２４は、シフトレジスタ５２２に取り込まれた一水平走査単位の表示データを、表示コントローラ５４０から供給される水平同期信号ＬＰに同期してラッチする。
【００４８】
ＰＷＭ信号生成回路５２６は、各データラインを駆動するためのＰＷＭ信号を生成する。より具体的には、ＰＷＭ信号生成回路５２６は、当該データラインに対応した表示データに基づいて、その変化点が階調クロックにより特定されるＰＷＭ信号を生成する。このＰＷＭ信号は、該表示データに対応した階調クロックＧＣＬＫのクロック数の期間に相当するパルス幅を有する。例えばＲ成分用、Ｇ成分用及びＢ成分用それぞれに独立な階調クロックを供給し、色成分毎にＰＷＭ信号を生成するようにしても良い。
【００４９】
駆動回路５２８は、ＰＷＭ信号生成回路５２６によって生成されたＰＷＭ信号に基づいてデータラインを駆動する。駆動回路５２８には、表示コントローラ５４０からのディスチャージ信号ＤＩＳが入力される。このディスチャージ信号ＤＩＳにより、水平同期信号ＬＰにより規定される水平走査期間内の水平表示期間が特定される。水平表示期間は、ディスチャージ信号ＤＩＳの立ち下がりエッジを起点とし、次のディスチャージ信号ＤＩＳの立ち上がりエッジを終点とする期間である。ディスチャージ信号ＤＩＳがＨレベルの期間内に、水平同期信号ＬＰのパルスが出力される。
【００５０】
駆動回路５２８は、ディスチャージ信号ＤＩＳがＨレベルのときデータラインを接地電位に接続し、ディスチャージ信号ＤＩＳがＬレベルのときＰＷＭ信号のパルス幅に対応した期間だけデータラインに所定の電流を供給する。
【００５１】
データドライバ５２０では、ディスチャージ信号ＤＩＳがＨレベルのとき、ラインラッチ５２４に次の水平走査期間の表示データをラッチすることで、書き換え途中の表示データによりデータラインを駆動してしまうことを回避できる。
【００５２】
１．２  走査ドライバ
図４に、図１の走査ドライバ５３０の構成例を示す。
【００５３】
走査ドライバ５３０は、シフトレジスタ５３２、駆動回路５３４を含む。
【００５４】
シフトレジスタ５３２は、各フリップフロップが各走査ラインに対応して設けられ、各フリップフロップが順次接続された複数のフリップフロップを含む。各フリップフロップには、表示コントローラ５４０からの水平同期信号ＬＰが共通に入力される。そしてシフトレジスタ５３２の初段のフリップフロップには、表示コントローラ５４０からの垂直同期信号ＹＤが入力される。そしてシフトレジスタ５３２は、水平同期信号ＬＰに同期して、垂直同期信号ＹＤのパルスをシフトする。
【００５５】
駆動回路５３４は、第１〜第Ｊ（ｈ＋ｍ≦Ｊ、ｈは０以上の整数、Ｊは整数）の走査ライン駆動部５３６１〜５３６Ｊを含む。第１〜第Ｊの走査ライン駆動部５３６１〜５３６Ｊのそれぞれは、シフトレジスタ５３２の各フリップフロップの出力に基づいて選択パルスを生成する。これにより、走査ドライバ５３０は、垂直同期信号により規定される１垂直走査期間内に第ｉ（１≦ｉ＜Ｊ、ｉは整数）の走査ライン駆動部５３６ｉが走査ラインを選択するための選択パルスを生成した後に、第（ｉ＋１）の走査ライン駆動部５３６ｉ＋１が選択パルスを生成することができる。
【００５６】
駆動回路５３４には、表示コントローラ５４０からのディスチャージ信号ＤＩＳが入力される。駆動回路５３４の第１〜第Ｊの走査ライン駆動部５３６１〜５３６Ｊのそれぞれは、ディスチャージ信号ＤＩＳがＨレベルのときすべての走査ラインを接地電位に接続し、ディスチャージ信号ＤＩＳがＬレベルのとき選択された走査ラインのみを接地電位に接続し、他の走査ラインを所定の電位に接続する。
【００５７】
１．３  ディスチャージ動作
図５に、有機ＥＬ素子の電気的な等価回路図の一例を示す。
【００５８】
有機ＥＬ素子は、抵抗成分Ｒ１とダイオードＤ１とが直列接続され、ダイオードＤ１と並列に接続される寄生容量Ｃ１を含む構成と等価的に考えることができる。寄生容量Ｃ１は、陽極６０２と陰極６０４との間に電位差が与えられたときに接合面で形成された空乏層に相当する容量成分と考えることができる。このように、有機ＥＬ素子は、容量性の負荷と考えることができる。
【００５９】
そのため表示システム５００では、ディスチャージ信号ＤＩＳを用いて有機ＥＬパネル５１０の有機ＥＬ素子のディスチャージ動作を行い、前の水平走査期間の影響を無くすことができる。
【００６０】
図６に、ディスチャージ動作を説明するための説明図を示す。但し、図１に示す表示システムと同一部分には同一符号を付す。
【００６１】
ディスチャージ信号ＤＩＳがＬレベルのとき、走査ドライバ５３０では、選択された走査ラインのみを接地電位にし、他の走査ラインを電位Ｖ−ＧＬに接続する。またデータドライバ５２０では、各ＰＷＭ信号に対応したパルス幅の期間だけ所定の電流をデータラインに供給する。この結果、選択された走査ラインに接続された有機ＥＬ素子に電流が流れる。
【００６２】
またディスチャージ信号ＤＩＳがＨレベルのとき、すべての走査ラインを接地電位に接続すると共に、すべてデータラインを接地電位に接続することで、各有機ＥＬ素子の両端の電位が等しくなり、有機ＥＬ素子のディスチャージが可能となる。
【００６３】
そして水平走査期間内の水平表示期間の長さを調整することで、有機ＥＬパネルの種類や製造ばらつきに依存するちらつきを防止したり、輝度の調整が可能となる。このようにディスチャージ信号ＤＩＳを用いてブランキング期間を調整することができ、ディスチャージ信号ＤＩＳをブランキング調整信号ということができる。
【００６４】
２．  表示コントローラ
図７に、本実施形態における表示コントローラ５４０の構成の概要のブロック図を示す。
【００６５】
表示コントローラ５４０は、ホストインタフェース（InterFace：以下Ｉ／Ｆと略す）
１１０、ドライバＩ／Ｆ１２０、フレームメモリ１３０、制御部１４０、設定レジスタ部１５０を含む。
【００６６】
ホストＩ／Ｆ１１０は、ホスト５５０とのインタフェース処理を行う。より具体的には、ホストＩ／Ｆ１１０は、表示コントローラ５４０とホスト５５０との間のデータや各種制御信号の送受信の制御を行う。
【００６７】
ドライバＩ／Ｆ１２０は、データドライバ５２０及び走査ドライバ５３０とのインタフェース処理を行う。より具体的には、ドライバＩ／Ｆ１２０は、表示コントローラ５４０とデータドライバ５２０及び走査ドライバ５３０との間のデータや各種制御信号の送受信の制御を行う。ドライバＩ／Ｆ１２０は、データドライバ５２０及び走査ドライバ５３０に対する各種表示制御信号を生成するドライバ信号生成部１２２を含む。ドライバ信号生成部１２２は、設定レジスタ部１５０の設定データに基づいて各種表示制御信号を生成する。
【００６８】
フレームメモリ１３０は、ホストＩ／Ｆ１１０を介してホスト５５０から供給される例えば１フレーム分の（１垂直走査分の）表示データを記憶する。設定レジスタ部１５０の設定データは、ホストＩ／Ｆ１１０を介してホスト５５０によって設定される。
【００６９】
制御部１４０は、ホストＩ／Ｆ１１０、ドライバＩ／Ｆ１２０、フレームメモリ１３０及び設定レジスタ部１５０の制御を司る。
【００７０】
このような表示コントローラ５４０では、フレームメモリ１３０から一定の読み出し周期で（例えば１／１６０秒ごとに）表示データが読み出され、該表示データがドライバＩ／Ｆ１２０を介してデータドライバ５２０に対して出力される。そのため、フレームメモリ１３０に対するホスト５５０からの表示データの書き込みタイミングと、該フレームメモリ１３０からデータドライバ５２０への表示データの読み出しタイミングとは非同期である。このようなフレームメモリ１３０に対するアクセス制御は、制御部１４０のメモリコントローラ１４２（広義には表示データ供給回路）によって行われる。
【００７１】
メモリコントローラ１４２は、ホストＩ／Ｆ１１０を介してホスト５５０からのフレームメモリ１３０のアクセスがあったときは、ホスト５５０が指定したフレームメモリ１３０のアドレスに基づいてフレームメモリ１３０にデータを書き込んだり、フレームメモリ１３０からデータを読み出したりする制御を行う。またメモリコントローラ１４２は、１垂直走査分の表示データを、順次１水平走査単位（１ライン単位）でドライバＩ／Ｆ１２０を介してデータドライバ５２０に供給する制御を行う。
【００７２】
ところで本実施形態では、上記の走査ドライバ５３０が、第１〜第Ｊの走査ライン駆動部５３６１〜５３６Ｊのうちｍ個の走査ライン駆動部により有機ＥＬパネル５１０の第１〜第ｍの走査ラインＧＬ１〜ＧＬｍを走査する。そのため本実施形態における表示コントローラ５４０が、フレームメモリの容量を無駄に費やすことなく、走査ライン数と不一致の出力ビット数を有する走査ドライバ５３０により有機ＥＬパネル５１０の走査を行わせる。
【００７３】
図８に、本実施形態の説明図を示す。なお図８において、図１又は図７と同一部分には同一符号を付して、適宜説明を省略する。
【００７４】
図８に示すように走査ドライバ５３０の出力ビット数が有機ＥＬパネル５１０の走査ライン数より多い場合、表示コントローラ５４０は、走査ドライバ５３０に対してオフセット期間を指定できるようにする。そして、オフセット期間以外の表示期間では、表示コントローラ５４０は、データドライバ５２０に対して表示データを供給する一方、走査ドライバ５３０に対して垂直同期信号ＹＤ及び水平同期信号ＬＰを供給する。またオフセット期間では、表示コントローラ５４０は、フレームメモリ１３０をアクセスすることなくデータドライバ５２０に対する表示データの供給を停止し、且つ走査ドライバ５３０に対して表示期間と同様に垂直同期信号ＹＤ及び水平同期信号ＬＰを供給する。
【００７５】
こうすることで、フレームメモリ１３０の容量を無駄に費やすことなく、走査ライン数と不一致の出力ビット数を有する走査ドライバ５３０により有機ＥＬパネル５１０の走査を行わせることができる。
【００７６】
以下では、このような表示コントローラ５４０のより具体的な構成例について説明する。
【００７７】
図９に、図７の表示コントローラ５４０の構成要部のブロック図を示す。
【００７８】
設定レジスタ部１５０は、走査ライン数設定レジスタ２００、オフセットライン数設定レジスタ２１０、オフセット期間設定レジスタ２２０、階調パルス設定レジスタ２４０を含むことができる。
【００７９】
走査ライン数設定レジスタ２００には、有機ＥＬパネル５１０（電気光学装置）の走査ライン数に対応した設定データが設定される。オフセットライン数設定レジスタ２１０には、データドライバ５２０に対する表示データの供給が停止されるオフセット期間に対応した設定データが、有機ＥＬパネル５１０の走査ライン単位で設定される。
【００８０】
階調パルス設定レジスタ２４０には、階調クロックＧＣＬＫの各パルスの間隔を指定するための設定データが設定される。
【００８１】
図１０に、図９の走査ライン数設定レジスタ２００、オフセットライン数設定レジスタ２１０及びオフセット期間設定レジスタ２２０の説明図を示す。
【００８２】
図１０では、走査ドライバ５３０の第１〜第Ｊの走査ライン駆動部５３６１〜５３６Ｊによって駆動されるＪ本の走査ラインを模式的に示している。
【００８３】
走査ライン数設定レジスタ２００には、有機ＥＬパネル５１０の第１〜第ｍの走査ラインの数に対応した設定データが設定される。第１の走査ライン駆動部５３６１から順にスキャン方向に走査する場合、オフセットライン数設定レジスタ２１０には、有機ＥＬパネル５１０の走査ラインに接続されない走査ライン駆動部の数に対応した設定データが設定される。そしてオフセット期間設定レジスタ２２０には、有機ＥＬパネル５１０の走査ラインを駆動する走査ライン駆動部が、オフセットライン数の対象となった走査ライン駆動部より先に選択される（オフセット期間後段挿入）か、オフセットライン数の対象となった走査ライン駆動部が有機ＥＬパネル５１０の走査ラインを駆動する走査ライン駆動部より先に選択される（オフセット期間前段挿入）かを指定する設定データが設定される。
【００８４】
図１１に、図９の階調パルス設定レジスタ２４０の説明図を示す。
【００８５】
階調パルス設定レジスタ２４０には、階調クロックＧＣＬＫの各パルスの立ち上がりエッジ又は立ち下がりエッジのタイミングを規定するための制御データが設定される。この階調パルス設定レジスタ２４０により、水平表示期間の起点となる基準タイミングと、第１の階調パルスのエッジ（立ち上がりエッジ又は立ち下がりエッジ）との間隔ｔｗ１が設定される。また階調クロックＧＣＬＫの第１の階調パルスのエッジと、第２の階調パルスのエッジとの間隔ｔｗ２が設定される。即ち、階調パルス設定レジスタ２４０により、階調クロックＧＣＬＫの第（ｉ−１）（２≦ｉ≦Ｎ、ｉは整数）の階調パルスのエッジと第ｉの階調パルスのエッジとの間隔ｔｗｉが設定される。
【００８６】
このようにＰＷＭ信号の変化点を特定するための階調クロックＧＣＬＫの各階調パルスのエッジのタイミングを個別に設定できるため、例えばきめ細かくガンマ補正曲線を設定できるようになる。
【００８７】
図９に戻って説明を続ける。メモリコントローラ１４２は、アドレス生成部３００を含む。アドレス生成部３００は、フレームメモリ１３０のアドレスを生成する。より具体的には、アドレス生成部３００は、データドライバ５２０に供給される表示データをフレームメモリ１３０から読み出すためのアドレス、又はホスト５５０からの表示データをフレームメモリ１３０に書き込むためのアドレスを生成する。アドレス生成部３００は、フレームメモリ１３０から表示データを読み出すためのアドレスを、垂直同期信号ＹＤと水平同期信号ＬＰにより更新する。
【００８８】
ドライバ信号生成部１２２は、ＹＤ生成部（垂直同期信号生成部）４００、ＬＰ生成部（水平同期信号生成部）４１０、ＧＣＬＫ生成部（階調クロック生成部）４２０を含む。ＹＤ生成部４００は、走査ライン数設定レジスタ２００及びオフセットライン数設定レジスタ２１０の設定データに基づいて垂直同期信号ＹＤを生成する。ＬＰ生成部４１０は、走査ライン数設定レジスタ２００及びオフセットライン数設定レジスタ２１０の設定データに基づいて垂直同期信号ＹＤを生成する。ＧＣＬＫ生成部４２０は、階調パルス設定レジスタ２４０の設定データに基づいて階調クロックＧＣＬＫを生成する。より具体的には、ＧＣＬＫ生成部４２０は、水平表示期間の起点となる基準タイミングと第１の階調パルスのエッジとの間隔、及び第（ｉ−１）の階調パルスのエッジと第ｉの階調パルスのエッジとの間隔を、階調パルス設定レジスタ２４０の設定データに基づいて設定した階調クロックＧＣＬＫを出力する。
【００８９】
またドライバ信号生成部１２２は、ドットクロックＤＣＬＫ及びディスチャージ信号ＤＩＳを生成することができる。ドットクロックＤＣＬＫは、例えばシステムクロックを分周して生成される。ディスチャージ信号ＤＩＳは、図示しないディスチャージ信号設定レジスタの設定データに基づいて、その立ち上がりタイミング及び立ち下がりタイミングが定められる。
【００９０】
ドライバ信号生成部１２２が生成したドットクロックＤＣＬＫ、ディスチャージ信号ＤＩＳ、垂直同期信号ＹＤ、水平同期信号ＬＰ及び階調クロックＧＣＬＫは、データドライバ５２０又は走査ドライバ５３０に供給される。
【００９１】
図１２に、表示コントローラ５４０によりオフセット期間前段挿入が指定された場合の走査ドライバ５３０の制御例の説明図を示す。
【００９２】
図１２では、走査ライン数設定レジスタ２００にはｍ、オフセットライン数設定レジスタ２１０にはｈ、オフセット期間設定レジスタ２２０にはオフセット期間前段挿入を指定する設定データが設定された例を示している。
【００９３】
このように、走査ドライバ５３０の第１〜第ｈの走査ライン駆動部５３６１〜５３６ｈが生成した選択パルスが、有機ＥＬパネル５１０の走査ラインに供給されず、第（ｈ＋１）〜第Ｊの走査ライン駆動部５３６ｈ＋１〜５３６Ｊが生成した選択パルスが有機ＥＬパネル５１０の第１〜第ｍの走査ラインＧＬ１〜ＧＬｍに供給される。なお第Ｌ（Ｌ＜Ｊ、Ｌは自然数）の走査ライン駆動部５３６Ｌが生成した選択パルスが、有機ＥＬパネル５１０の第ｍの走査ラインＧＬｍに供給されるようにＪが十分大きい場合であってもよい。
【００９４】
図１３に、オフセット期間前段挿入が指定された表示コントローラ５４０の動作例のタイミング図を示す。
【００９５】
図１３では、ライン番号、バリッド信号ｖａｌｉｄが表示コントローラ５４０の内部信号であるものとする。またＪが（ｍ＋ｈ）に等しいものとする。
【００９６】
オフセット期間中にはバリッド信号ｖａｌｉｄが非アクティブとなり、表示期間中にはバリッド信号ｖａｌｉｄがアクティブとなる。
【００９７】
オフセット期間設定レジスタ２２０によりオフセット期間前段挿入が指定された場合（オフセット期間を表示期間の前に設定するように指定された場合）、表示コントローラ５４０（メモリコントローラ１４２）が、垂直同期信号ＹＤにより規定される垂直走査期間では、走査ライン数設定レジスタ２００の設定データに対応した回数であるｍ回だけ１水平走査期間毎に１ライン単位でデータドライバ５２０に表示データを供給する。その後、表示コントローラ５４０は、オフセットライン数設定レジスタ２１０の設定データに対応した回数であるｈ回だけ１水平走査期間毎のデータドライバへの表示データの供給を停止する。即ち、表示期間だけ１ライン単位で表示データを供給し、オフセット期間では表示データの供給動作を停止させる。
【００９８】
なお図１３では、２つの垂直同期信号ＹＤにより規定される１垂直走査期間より、１つ前の水平走査期間から表示データを出力する例を示しているが、この場合でも１垂直走査期間の長さが変わるものではない。そのため、図１３の場合でも、垂直同期信号ＹＤにより規定される垂直走査期間では、走査ライン数設定レジスタ２００の設定データに対応した回数であるｍ回だけ１水平走査期間毎に１ライン単位でデータドライバ５２０に表示データを供給した後、オフセットライン数設定レジスタ２１０の設定データに対応した回数であるｈ回だけ１水平走査期間毎のデータドライバへの表示データの供給を停止するということができる。
【００９９】
図１４に、表示コントローラ５４０によりオフセット期間後段挿入が指定された場合の走査ドライバ５３０の制御例の説明図を示す。
【０１００】
図１４では、走査ライン数設定レジスタ２００にはｍ、オフセットライン数設定レジスタ２１０にはｈ、オフセット期間設定レジスタ２２０にはオフセット期間後段挿入を指定する設定データが設定された例を示している。
【０１０１】
このように、走査ドライバ５３０の第１〜第ｍの走査ライン駆動部５３６１〜５３６ｍが生成した選択パルスが、有機ＥＬパネル５１０の走査ラインに供給され、第（ｍ＋１）〜第Ｊの走査ライン駆動部５３６ｍ＋１〜５３６Ｊが生成した選択パルスが有機ＥＬパネル５１０の第１〜第ｍの走査ラインに供給されない。
【０１０２】
図１５に、オフセット期間後段挿入の表示コントローラ５４０の動作例のタイミング図を示す。
【０１０３】
図１５では、ライン番号、バリッド信号ｖａｌｉｄが表示コントローラ５４０の内部信号であるものとする。またＪが（ｍ＋ｈ）に等しいものとする。
【０１０４】
オフセット期間中にはバリッド信号ｖａｌｉｄが非アクティブとなり、表示期間中にはバリッド信号ｖａｌｉｄがアクティブとなる。
【０１０５】
オフセット期間設定レジスタ２２０によりオフセット期間後段挿入が指定された場合（オフセット期間を表示期間の後に設定するように指定された場合）、表示コントローラ５４０（メモリコントローラ１４２）が、垂直同期信号ＹＤにより規定される垂直走査期間では、オフセットライン数設定レジスタ２１０の設定データに対応した回数であるｈ回だけ１水平走査期間毎のデータドライバ５２０への表示データの供給を停止する。その後、表示コントローラ５４０は、走査ライン数設定レジスタ２００の設定データに対応した回数であるｍ回だけ１水平走査期間毎に１ライン単位でデータドライバ５２０に表示データを供給する。
【０１０６】
なお図１５では、２つの垂直同期信号ＹＤにより規定される１垂直走査期間より、１つ後の水平走査期間から表示データを出力する例を示しているが、この場合でも１垂直走査期間の長さが変わるものではない。そのため、図１５の場合でも、垂直同期信号ＹＤにより規定される垂直走査期間では、オフセットライン数設定レジスタ２１０の設定データに対応した回数であるｈ回だけ１水平走査期間毎のデータドライバへの表示データの供給を停止した後、走査ライン数設定レジスタ２００の設定データに対応した回数であるｍ回だけ１水平走査期間毎に１ライン単位でデータドライバ５２０に表示データを供給するということができる。
【０１０７】
従って、図１２〜図１５に示したように、垂直同期信号ＹＤにより規定される垂直走査期間と同じ長さの期間内に、オフセットライン数設定レジスタ２１０の設定データに対応した回数（ｈ回）の前記表示データの供給停止動作と、走査ライン数設定レジスタ２００の設定データに対応した回数（ｍ回）の表示データの供給動作を行う。
【０１０８】
また表示コントローラ５４０は、オフセット期間設定レジスタ２２０の内容にかかわらず、即ち、オフセット期間を表示期間の前に設定するか、該表示期間の後に設定するかにかかわらず、水平同期信号ＬＰをデータドライバ５２０に供給する。
【０１０９】
以上のように、オフセット期間を表示期間の前、又は後に設定できるようにすることで、フレームメモリ１３０の容量を無駄に費やすことなく、走査ライン数と不一致の出力ビット数を有する走査ドライバ５３０により有機ＥＬパネル５１０の走査を行わせることが可能となる。また、本実施形態における表示コントローラ５４０によれば、既存のデータドライバ５２０及び走査ドライバ５３０を流用した上で、走査ライン数と不一致の出力ビット数を有する走査ドライバ５３０により有機ＥＬパネル５１０の走査を行わせることが可能となる。
【０１１０】
図１６に、本実施形態の表示コントローラ５４０によって行われるＰＷＭの動作例のタイミング図を示す。図１６では、階調クロックＧＣＬＫを用いてＰＷＭ信号を生成するデータドライバ５２０の動作例のタイミング図を示している。
【０１１１】
表示コントローラ５４０から垂直同期信号ＹＤのパルスが入力されると、１垂直走査期間が開始される。そして垂直同期信号ＹＤがＨレベルの期間に表示コントローラ５４０から水平同期信号ＬＰのパルスが入力されると、１水平走査期間が開始される。また表示コントローラ５４０からのディスチャージ信号ＤＩＳがＨレベルからＬレベルに変化するタイミングを基準タイミングとして、水平表示期間が開始される。水平表示期間は、次のディスチャージ信号ＤＩＳがＨレベルに変化するタイミングで終了する。
【０１１２】
水平表示期間では、表示コントローラ５４０が、ドットクロックＤＣＬＫを出力すると共に、該ドットクロックＤＣＬＫに同期して表示データを順次出力する。また、ＧＣＬＫ生成部４２０は、階調パルス設定レジスタ２４０の設定データに基づいて、階調クロックＧＣＬＫを水平表示期間内に出力する。
【０１１３】
表示コントローラ５４０からの表示データをシフトレジスタ５２２に取り込んだデータドライバ５２０は、ディスチャージ信号ＤＩＳがＨレベルの期間内に、水平同期信号ＬＰにより１水平走査単位の表示データをラインラッチ５２４にラッチする。従って、データドライバ５２０は、表示コントローラ５４０からの表示データが供給された水平走査期間の次の水平走査期間で、該表示データに対応したＰＷＭ信号ＰＷＭＧを生成する。図１６では、表示データが「２」であるため、ＰＷＭ信号ＰＷＭＧのパルス幅は、ディスチャージ信号ＤＩＳの立ち下がりエッジから第２の階調パルスのエッジまでの期間となる。このように、階調クロックの階調パルス毎にその間隔を異ならせることができるため、きめ細かく設定可能な幅を有するＰＷＭ信号を生成することができる。
【０１１４】
またディスチャージ信号ＤＩＳによりブランキング期間が調整され水平表示期間を可変とし、該水平表示期間内で階調パルスの間隔を異ならせることができる。これにより、有機ＥＬパネル５１０のサイズや有機ＥＬ素子の種類に応じて、ＰＷＭ信号のパルス幅を絶対値として設定できるため、所望の階調表現が容易となる。
【０１１５】
なお図１６では、各階調パルスの立ち上がりエッジで、基準タイミングと階調パルスとの間隔、又は各階調パルスの間隔が設定されるものとして説明したが、各階調パルスの立ち下がりで設定されるようにしてもよい。
【０１１６】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の有機ＥＬパネルの駆動に適用されるものに限らず、液晶表示装置、プラズマディスプレイ装置の駆動に適用可能である。
【０１１７】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【０１１８】
【図１】本実施形態の表示システムの構成例のブロック図。
【図２】有機ＥＬ素子の構造の説明図。
【図３】図１のデータドライバの構成例のブロック図。
【図４】図４の走査ドライバの構成例のブロック図。
【図５】有機ＥＬ素子の電気的な等価回路の一例を示す図。
【図６】ディスチャージ動作を説明するための説明図。
【図７】本実施形態における表示コントローラの構成の概要のブロック図。
【図８】本実施形態の説明図。
【図９】図７の表示コントローラの構成要部のブロック図。
【図１０】図９の走査ライン数設定レジスタ、オフセットライン数設定レジスタ及びオフセット期間設定レジスタの説明図。
【図１１】図９の階調パルス設定レジスタの説明図。
【図１２】本実施形態の表示コントローラによるオフセット期間前段挿入の場合の走査ドライバの制御例の説明図。
【図１３】オフセット期間前段挿入の表示コントローラの動作例のタイミング図。
【図１４】本実施形態の表示コントローラによるオフセット期間後段挿入の場合の走査ドライバの制御例の説明図。
【図１５】オフセット期間後段挿入の表示コントローラの動作例のタイミング図。
【図１６】本実施形態の表示コントローラによって行われるＰＷＭの動作例のタイミング図。
【図１７】従来の有機ＥＬパネルを含む表示システムの第１の構成例の図。
【図１８】従来の有機ＥＬパネルを含む表示システムの第２の構成例の図。
【符号の説明】
【０１１９】
１０、５１０  有機ＥＬパネル、  ２０、２２、５３０  走査ドライバ、
３０、５２０  データドライバ、  ４０、５４０  表示コントローラ、
４２、１３０  フレームメモリ、  １１０  ホストＩ／Ｆ、  １２０  ドライバＩ／Ｆ、
１２２  ドライバ信号生成部、  １４０  制御部、  １４２  メモリコントローラ、
１５０  設定レジスタ部、  ２００  走査ライン数設定レジスタ、
２１０  オフセットライン数設定レジスタ、  ２２０  オフセット期間設定レジスタ、
２４０  階調パルス設定レジスタ、  ３００  アドレス生成部、  ４００  ＹＤ生成部、
４１０  ＬＰ生成部、  ４２０  ＧＣＬＫ生成部、  ５００  表示システム、
５２２、５３２  シフトレジスタ、  ５２４  ラインラッチ、
５２６  ＰＷＭ信号生成回路、  ５２８、５３４  駆動回路、
５３６１〜５３６Ｊ  第１〜第Ｊの走査ライン駆動部、  ５５０  ホスト、
６００  ガラス基板、  ６０２  陽極、  ６０４  陰極、  ６０６  正孔輸送層、
６０８  発光層、  ６１０  電子輸送層、  Ｄ  表示データ、
ＤＣＬＫ  ドットクロック、  ＤＩＳ  ディスチャージ信号、
ＤＬ１〜ＤＬｎ  第１〜第ｎのデータライン、  ＧＣＬＫ  階調クロック、
ＧＬ１〜ＧＬｍ  第１〜第ｍの走査ライン、  ＬＰ  水平同期信号、
ＹＤ  垂直同期信号
【図１】
2006308900.tif 000003
【図２】
2006308900.tif 000004
【図３】
2006308900.tif 000005
【図４】
2006308900.tif 000006
【図５】
2006308900.tif 000007
【図６】
2006308900.tif 000008
【図７】
2006308900.tif 000009
【図８】
2006308900.tif 000010
【図９】
2006308900.tif 000011
【図１０】
2006308900.tif 000012
【図１１】
2006308900.tif 000013
【図１２】
2006308900.tif 000014
【図１３】
2006308900.tif 000015
【図１４】
2006308900.tif 000016
【図１５】
2006308900.tif 000017
【図１６】
2006308900.tif 000018
【図１７】
2006308900.tif 000019
【図１８】
2006308900.tif 000020