(57)【要約】【課題】  レーザ光の照射により安定して効率よく結晶粒の位置とその大きさを制御した大粒径結晶を有する多結晶半導体膜を形成し、さらにその多結晶半導体膜を薄膜トランジスタのチャネル形成領域に用いることにより、高速動作可能な薄膜トランジスタを実現する。【解決手段】  固体レーザの基本波の照射により多結晶半導体膜を形成する工程を含む半導体装置の作製方法であって、絶縁表面を有する基板上に下地絶縁膜を形成し、下地絶縁膜上に半導体膜を形成し、半導体膜上に絶縁膜を形成し、絶縁膜上に島状に基本波の吸収が可能な光吸収層を形成し、基本波の照射により前記島状の光吸収層を選択的に加熱することによって、半導体膜を所定の方向に結晶成長させて多結晶半導体膜を形成する工程を含むことを特徴とする。【選択図】  図１
2006310445.tif 000002
【特許請求の範囲】
【請求項１】
固体レーザの基本波の照射により多結晶半導体膜を形成する工程を含む半導体装置の作製方法であって、
絶縁表面を有する基板上に下地絶縁膜を形成し、
前記下地絶縁膜上に半導体膜を形成し、
前記半導体膜上に絶縁膜を形成し、
前記絶縁膜上に島状に前記基本波の吸収が可能な光吸収層を形成し、
前記基本波の照射により前記島状の光吸収層を選択的に加熱することによって、前記半導体膜を所定の方向に結晶成長させて多結晶半導体膜を形成する工程を含むことを特徴とする半導体装置の作製方法。
【請求項２】
固体レーザの基本波の照射により多結晶半導体膜を形成する工程を含む半導体装置の作製方法であって、
絶縁表面を有する基板上に下地絶縁膜を形成し、
前記下地絶縁膜上に半導体膜を形成し、
前記半導体膜上に絶縁膜を形成し、
前記絶縁膜上に島状に前記基本波の吸収が可能な光吸収層を形成し、
前記基本波の照射により前記島状の光吸収層を選択的に加熱することによって、前記光吸収層が形成されていない領域から前記光吸収層が形成されている領域に向かう方向に前記半導体膜を結晶成長させて多結晶半導体膜を形成する工程を含むことを特徴とする半導体装置の作製方法。
【請求項３】
絶縁表面を有する基板上に下地絶縁膜を形成し、
前記下地絶縁膜上に半導体膜を形成し、
前記半導体膜上に絶縁膜を形成し、
前記絶縁膜上に島状に前記基本波の吸収が可能な光吸収層を形成し、
固体レーザの基本波を照射することにより前記島状の光吸収層を選択的に加熱することによって、前記半導体膜を所定の方向に結晶成長させて多結晶半導体膜を形成し、
前記多結晶半導体膜をパターニングして島状の半導体膜を形成し、
前記島状の半導体膜に不純物元素を添加してソース領域及びドレイン領域と、前記ソース領域及び前記ドレイン領域の間にチャネル形成領域とを形成する工程を含むことを特徴とする半導体装置の作製方法。
【請求項４】
絶縁表面を有する基板上に下地絶縁膜を形成し、
前記下地絶縁膜上に半導体膜を形成し、
前記半導体膜上に絶縁膜を形成し、
前記絶縁膜上に島状に前記基本波の吸収が可能な光吸収層を形成し、
固体レーザの基本波を照射することにより前記島状の光吸収層を選択的に加熱することによって、前記光吸収層が形成されていない領域から前記光吸収層が形成されている領域に向かう方向に前記半導体膜を結晶成長させて多結晶半導体膜を形成し、
前記多結晶半導体膜をパターニングして島状の半導体膜を形成し、
前記島状の半導体膜に不純物元素を添加してソース領域及びドレイン領域と、前記ソース領域及び前記ドレイン領域の間にチャネル形成領域とを形成する工程を含むことを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至４のいずれか一において、前記光吸収層は長手方向を有することを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至５のいずれか一において、前記島状の光吸収層の幅を０．５〜５０μｍに形成することを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至６のいずれか一において、前記島状の光吸収層を１μｍ以上の間隔を空けて複数形成することを特徴とする半導体装置の作製方法。
【請求項８】
請求項３又は請求項４において、前記光吸収層は長手方向を有し、前記ソース領域及びドレイン領域を結ぶ方向と前記光吸収層の長手方向とが直交するように前記多結晶半導体膜をパターニングすることを特徴とする半導体装置の作製方法。
【請求項９】
請求項３又は請求項４において、前記光吸収層は長手方向を有し、薄膜トランジスタのキャリアが移動する方向と前記光吸収層の長手方向とが直交するように前記多結晶半導体膜をパターニングすることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項３又は請求項４において、前記光吸収層に重なる前記多結晶半導体膜中に粒界が形成され、該粒界が前記チャネル形成領域に含まれないように前記多結晶半導体膜をパターニングすることを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１乃至１０のいずれか一において、前記下地絶縁膜上に形成する半導体膜は、非晶質構造を有する半導体膜であることを特徴とする半導体装置の作製方法。
【請求項１２】
請求項１乃至１０のいずれか一において、前記下地絶縁膜上に形成する半導体膜は、結晶構造を有する半導体膜であることを特徴とする半導体装置の作製方法。
【請求項１３】
請求項１乃至１２のいずれか一において、前記絶縁膜をゲート絶縁膜に用いることを特徴とする半導体装置の作製方法。
【請求項１４】
請求項１乃至１３のいずれか一において、前記光吸収層をゲート電極に用いることを特徴とする半導体装置の作製方法。
【請求項１５】
請求項１乃至１４のいずれか一において、前記光吸収層を配線に用いることを特徴とする半導体装置の作製方法。
【請求項１６】
請求項１乃至１５のいずれか一において、前記固体レーザの基本波の波長は、近赤外域から赤外域の波長域を用いることを特徴とする半導体装置の作製方法。
【請求項１７】
請求項１乃至１６のいずれか一において、パルス発振、連続発振又は擬似連続発振の固体レーザを用いることを特徴とする半導体装置の作製方法。
【請求項１８】
請求項１乃至１７のいずれか一において、マルチモードの固体レーザを用いることを特徴とする半導体装置の作製方法。
【請求項１９】
請求項１乃至１８のいずれか一において、前記光吸収層は、前記非晶質構造を有する半導体膜に比べて近赤外域から赤外域の波長域の吸収率が高い材料を用いることを特徴とする半導体装置の作製方法。
【請求項２０】
請求項１乃至１９のいずれか一において、前記光吸収層は、前記絶縁膜に比べて近赤外域から赤外域の波長域の吸収率が高い材料を用いることを特徴とする半導体装置の作製方法。
【請求項２１】
請求項１乃至２０のいずれか一において、前記光吸収層は、前記絶縁表面を有する基板に比べて近赤外域から赤外域の波長域の吸収率が高い材料を用いることを特徴とする半導体装置の作製方法。
【請求項２２】
請求項１乃至２１のいずれか一において、前記光吸収層は、Ｗ、Ｍｏ、Ｔｉ、Ｔａ、Ｃｒ又はＣｏから選ばれる金属、前記金属の合金、前記金属の窒化物、又は前記金属の珪化物のいずれかを用いることを特徴とする半導体装置の作製方法。
【請求項２３】
請求項１乃至２１のいずれか一において、前記光吸収層は、Ｗ、Ｍｏ、Ｔｉ、Ｔａ、Ｃｒ又はＣｏから選ばれる金属、前記金属の合金、前記金属の窒化物、又は前記金属の珪化物のいずれかを積層した積層膜を用いることを特徴とする半導体装置の作製方法。
【請求項２４】
請求項１乃至２３のいずれか一において、前記島状の光吸収層は第１の層と第２の層からなり、前記第１の層と前記第２の層とは重なる部分と重ならない部分とを有することを特徴とする半導体装置の作製方法。
【請求項２５】
請求項１乃至２３のいずれか一において、前記島状の光吸収層は第１の層と第２の層を積層した積層膜であり、前記第１の層と前記第２の層の幅は異なることを特徴とする半導体装置の作製方法。
【請求項２６】
請求項１乃至２５のいずれか一において、前記絶縁表面を有する基板は、ガラス基板又は前記多結晶半導体膜を形成する工程の処理温度に耐えうる耐熱性を有するプラスチック基板であることを特徴とする半導体装置の作製方法。
【請求項２７】
請求項１乃至２６のいずれか一において、前記絶縁膜は、酸化シリコン膜又は酸化窒化シリコン膜であることを特徴とする半導体装置の作製方法。
【請求項２８】
請求項１乃至２６のいずれか一において、前記絶縁膜は、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜のいずれかを積層した積層膜であることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザ光を被処理物に照射するためのレーザ照射装置およびそれを用いた結晶構造を有する半導体膜の製造方法および半導体装置の作製方法に関する。加えて、本発明は薄膜トランジスタ（以下、ＴＦＴという）や、光起電力素子（光センサや太陽電池など）で構成された回路を有する半導体装置に関する。例えば、液晶表示パネルに代表される電気光学装置や、有機発光素子を有する発光表示装置や、ラインセンサなどのセンサ装置、ＳＲＡＭなどのメモリ装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【０００４】
また、昨今では画像表示装置やイメージセンサの大型化、画素の高密度化（高精細化）が進み、より高速な駆動に追随できる半導体薄膜が要求されている。また、軽量化や低コスト化を図るため、画像表示装置のスイッチング素子だけでなく、表示領域の周辺のドライバ素子にも薄膜トランジスタが適用されるようになっている。
【０００５】
そこで、結晶構造を有する半導体薄膜を形成し、電界効果移動度（モビリティともいう）等の電気的特性を向上させる手法、例えば、固相成長法やレーザアニール法が研究されている。
【０００６】
固相成長法は、基板上にアモルファスシリコン薄膜を形成し、加熱して多結晶シリコン薄膜を形成するもので、主として６００℃〜１０００℃程度の温度で長時間熱処理を行うものであり、高温に耐える高価な石英基板が必要とされる。
【０００７】
基板は、コストの面から石英基板や単結晶半導体基板よりも、ガラス基板が有望視されている。ガラス基板は耐熱性に劣り、熱変形しやすいため、ガラス基板上に多結晶半導体膜を用いたＴＦＴを形成する場合には、ガラス基板の熱変形を避けるために、半導体膜の結晶化にレーザアニール法が用いられる。
【０００８】
レーザアニール法の特徴は、輻射加熱あるいは伝導加熱を利用するアニール法と比較して処理時間を大幅に短縮できることや、半導体基板又は半導体膜を選択的に加熱して、基板に殆ど熱的損傷を与えないことなどがあげられている。（例えば、特許文献１参照）
【０００９】
【特許文献１】特開２００１−２３０４２０号公報
【００１０】
レーザアニール法に用いられるレーザ発振器はその発振方法により、パルス発振と連続発振の２種類に大別される。レーザアニール法には、しばしばパルス発振のエキシマレーザから発振されたレーザ光が用いられる。エキシマレーザは出力が大きく、高周波数での繰り返し照射が可能であるという利点を有している。
【００１１】
また、エキシマレーザから発振されるレーザ光は半導体薄膜としてよく用いられるシリコン薄膜に対する吸収係数が高いという利点を有する。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
パルス発振のエキシマレーザから発振されたレーザ光を用いた従来のレーザアニール法において解決すべきいくつかの課題があり、例えば、加熱する半導体膜の膜厚や膜質により吸収率が大きく変化するとともに、パルス発振の不安定さに起因してビーム強度がばらつくので、加熱を均一に行うことが困難であった。このため、素子特性がばらついて歩留まりが低下するという問題点があった。
【００１３】
そこで、これらの課題を解決するための方法の一つとして、ＹＡＧレーザやＹＶＯ4レーザのようなレーザ媒質としてガスの代わりに結晶を用いたレーザ発振器（以下、固体レーザと称す）を用いる方法が挙げられる。固体レーザは、エキシマレーザ等のガスレーザに比べて安定した出力が得られる。
【００１４】
しかし、固体レーザを適用する場合、その基本波の発振波長域は赤外域から近赤外域であり、半導体膜での吸収効率は極めて低い。一方、半導体膜への吸収効率が高いレーザ光の波長は、可視あるいは紫外域である。
【００１５】
従って、固体レーザから発振したレーザ光により半導体膜をレーザアニールする場合は、非線形光学素子を用いて波長を可視域以下の高調波に変換して用いる。例えば、近赤外の基本波を第二高調波であるグリーンのレーザ光に変換すると変換効率が高く好ましい。
【００１６】
高調波はレーザ媒質から発振した基本波を非線形光学素子に入射させることで得られる。しかし、レーザ光の出力が大きくなると、多光子吸収などの非線形光学効果により、非線形光学素子にダメージが与えられ、ブレークダウンにつながるなどの問題がある。よって、現在、生産されている可視域の固体レーザは、非線形光学素子の問題から、最大でも１５Ｗ程度である。
【００１７】
上記理由から、固体レーザを用いてレーザアニールを行った場合、エキシマレーザを用いた場合に比べ出力が低く、更なる生産性の向上が必要である。
【００１８】
さらに、ＣＷレーザまたは擬似ＣＷレーザを半導体膜状で線状のビームスポットにし、このビームスポットを半導体膜に対して相対的に移動させることで、半導体膜に大きな結晶粒が形成できることが見出されている。（以下、そのような結晶粒径の大きな結晶を大粒径結晶と称する。）
【００１９】
これは、レーザ光の照射によりレーザ光が半導体膜に吸収されることで半導体膜が溶融した部分と、レーザが照射された後に熱拡散により冷却が起こり結晶化した部分との界面（以下、固液界面と呼ぶ）が、レーザの走査方向に移動することで、走査方向に長く伸びた大粒径結晶粒が形成されるものである。
【００２０】
一般に多結晶シリコン薄膜では結晶の粒径が大きければ大きいほど移動度などの電気的特性が高くなる。また、半導体膜の結晶粒径が大きくなると、該半導体膜を用いて形成されるＴＦＴのチャネル形成領域に位置する粒界の数が減るので移動度が高くなり、より高性能なデバイスの開発に利用できる。
【００２１】
よって、ＣＷレーザまたは擬似ＣＷレーザを半導体膜状で線状のビームスポットにし、このビームスポットを半導体膜に対して相対的に移動させた場合、線状ビームの走査方向と、ＴＦＴのチャネル方向を合わせることで、全体的により良い電気特性を得ることが可能である。
【００２２】
しかし、チャネルを横切る結晶粒界の数が少なくなるため、チャネル中に含まれる結晶粒界１本あたりの影響が大きくなる。チャネル中に含まれる結晶粒界の数により、電気特性のばらつきが大きくなることが問題となる。
【課題を解決するための手段】
【００２３】
そこで、本発明は、固体レーザのレーザ光を非線形光学素子に通すことなく基本波のままとし、半導体膜にレーザ光が直接吸収されること無く、半導体膜上方あるいは下方に設けられた島状に形成された光吸収層のみに吸収されて発生した熱により、間接的に半導体膜のレーザアニールを行うことを特徴とする。また、島状にパターニングされた光吸収層にレーザ光を照射するため、用いるレーザ光のビームスポットの大きさに影響されないことが特徴である。また、このときＴＦＴのキャリアが移動する方向と島状に形成された光吸収層の長手方向は、直交する関係にあるように設けることが特徴である。
【００２４】
本発明の要旨は、半導体膜での吸収効率が極めて低い赤外域から近赤外域の発振波長の固体レーザを用いて大粒径結晶をスループットよく形成するものである。そのために、レーザ光を高調波に変換することなく基本波のままとし、基板の少なくとも薄膜トランジスタ等の薄膜素子が形成される部分に基本波の吸収が可能な光吸収層を島状に形成してレーザアニールを行うものである。この光吸収層に重なるように非晶質構造を有する半導体膜を形成しておくと、光吸収層と重なる領域が高温に加熱され熱処理が行われる。このとき、光吸収層に重なる領域は重ならない領域よりも温度が高い状態となるので、その温度分布を利用して半導体膜を所定の方向に結晶成長させ大粒径結晶を有する多結晶半導体膜を形成することができる。
【００２５】
本発明は基本波の固体レーザを用いることができるためエキシマレーザなどのガスレーザに比べて製造コストを抑えることができる。また、固体レーザは安定性が良いためばらつきの小さい多結晶半導体膜を形成することが可能である。さらに、本発明は固体レーザの基本波をそのまま用いることができるため高調波に変換するときに用いる非線形光学素子を用いる必要がない。つまり、非線形光学素子へのダメージを考慮してレーザの出力を下げる必要がなくなる。よって、従来に比べて高出力のレーザを用いることができるため、一度に大面積をレーザアニールでき、生産性を向上することができる。このように、本発明は量産プロセスで使用されるサイズの大型基板の全面を結晶化するために何百回、何千回と走査を繰り返す必要がなく量産プロセスに適した技術といえる。
【００２６】
このような本発明の要旨に基づく半導体装置の作製方法は、以下に示す構成を包含することができる。
【００２７】
固体レーザの基本波の照射により多結晶半導体膜を形成する工程を含む半導体装置の作製方法であって、絶縁表面を有する基板上に下地絶縁膜を形成し、下地絶縁膜上に半導体膜を形成し、半導体膜上に絶縁膜を形成し、絶縁膜上に島状に基本波の吸収が可能な光吸収層を形成し、基本波の照射により島状の光吸収層を選択的に加熱することによって、半導体膜を所定の方向に結晶成長させて多結晶半導体膜を形成する工程を含むことを特徴とする半導体装置の作製方法である。
【００２８】
絶縁表面を有する基板上に下地絶縁膜を形成し、下地絶縁膜上に半導体膜を形成し、半導体膜上に絶縁膜を形成し、絶縁膜上に島状に基本波の吸収が可能な光吸収層を形成し、固体レーザの基本波を照射することにより島状の光吸収層を選択的に加熱することによって、半導体膜を所定の方向に結晶成長させて多結晶半導体膜を形成し、多結晶半導体膜をパターニングして島状の半導体膜を形成し、島状の半導体膜に不純物元素を添加してソース領域及びドレイン領域と、ソース領域及び前記ドレイン領域の間にチャネル形成領域とを形成する工程を含むことを特徴とする半導体装置の作製方法である。
【００２９】
上記発明の構成において、下地絶縁膜上に形成する半導体膜としては、非晶質構造を有する半導体膜を用いる。非晶質構造を有する半導体膜としては、シリコンを主成分とする半導体材料を用いる。代表的には、非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などを用いることができる。
【００３０】
また、非晶質構造を有する半導体膜に代えて、成膜を行うだけで結晶構造を有する半導体膜（多結晶シリコン膜、微結晶半導体膜（マイクロクリスタル半導体膜とも呼ぶ）など）を用いてもよい。
【００３１】
上記発明の構成において、基本波の照射により島状の光吸収層を選択的に加熱して半導体膜を溶融させ、光吸収層が形成されていない領域から光吸収層が形成されている領域に向かって半導体膜を結晶成長させることができる。このように温度分布を利用することによって、半導体膜を所定の方向に結晶成長させることができる。
上記発明の構成において、島状の光吸収層が長手方向を有することにより半導体膜を光吸収層の長手方向と直交する方向に結晶成長させることができる。この結晶成長方向と薄膜トランジスタのキャリアが移動する方向とが一致するように多結晶半導体膜のパターニングを行うことができる。つまり、ソース領域及びドレイン領域を結ぶ方向と光吸収層の長手方向とが直交するように多結晶半導体膜のパターニングを行うことができる。これにより、電界効果移動度などの電気的特性が高い薄膜トランジスタを得ることができる。
【００３２】
上記発明の構成において、光吸収層に重なる領域は重ならない領域よりも温度が高い状態となるので、その温度分布を利用して光吸収層が形成されていない領域から光吸収層が形成されている領域に向かって半導体膜を結晶成長させることができる。その結果、光吸収層の中央付近で両サイドから相反する方向に成長した２つの結晶が衝突し粒界が形成される。
上記発明の構成において、この粒界がチャネル形成領域に含まれないように多結晶半導体膜のパターニングを行うことができる。これにより、結晶成長方向の粒界を避けてチャネル形成領域を形成することができるため、電界効果移動度などの電気的特性が高い薄膜トランジスタを得ることができる。
【００３３】
上記発明の構成において、長手方向を有する島状の光吸収層の幅を０．５〜５０μｍに形成することにより、半導体膜を所定の方向に結晶成長させ大粒径結晶を有する多結晶半導体膜を形成することができる。
【００３４】
上記発明の構成において、長手方向を有する島状の光吸収層を所定の間隔を空けて複数形成することができる。例えば、島状の光吸収層を縞状（ストライプ状）に形成することができる。このとき、光吸収層同士の間隔を１μｍ以上、好ましくは１０μｍ以上空けて形成することにより、複数の光吸収層を形成した領域全体に大粒径結晶を有する多結晶半導体膜を形成することができる。
【００３５】
上記発明の構成において、半導体膜と光吸収層の間の絶縁膜をゲート絶縁膜に用いることができる。そして、光吸収層を用いてゲート電極を形成することができる。また、光吸収層を用いて配線を形成することができる。このように、結晶化工程の際に使用する光吸収層や絶縁膜を用いて薄膜素子の一部を形成することができる。そうすることによって、成膜工程数を増加させることなく大粒径結晶を有する多結晶半導体膜を有する薄膜素子を形成することができる。ここで、薄膜素子は基板上に半導体、絶縁体又は導電体の薄膜を適宜積層して形成したものであり、代表的には薄膜トランジスタがあげられる。
【００３６】
上記発明の構成において、光吸収層を島状にパターニングしておくことで半導体膜に温度分布を形成できるため、照射面におけるレーザ光の形状に左右されること無く大粒径結晶を形成することができる。照射面におけるレーザ光の形状は、島状にパターニングされた光吸収層に比べて大きければどのような形状であってもよい。例えば、矩形、楕円形、円形などのレーザ光の形状が面状のレーザ光を用いることができる。本発明は、レーザ光の集光性能を問わないためシングルモードの集光性が良いものを用いる必要がなく、高い出力が得られるマルチモードの基本波レーザを用いることが可能になる。
【００３７】
上記発明の構成において、レーザ光の照射位置を照射面に対し相対的に移動させて照射することにより、広い面積の半導体膜を結晶化させることができる。
【００３８】
上記発明の構成において、パルス発振の固体レーザを用いることができる。この場合は、一か所につき１ショットのレーザパルスを照射して半導体膜を結晶化することができる。また、一か所につき２ショット、あるいはそれ以上レーザパルスを照射して半導体膜を結晶化させてもよい。
また、連続発振のレーザ発振器（以下、ＣＷレーザと称す。）、或いは繰り返し周波数が１０ＭＨｚ以上と非常に高いパルス発振のレーザ発振器（以下、擬似ＣＷレーザと称す）を用いることができる。この場合は、一か所の照射時間を短くすることによって半導体膜の温度分布を利用した結晶化を行うことができる。これらのレーザを用いることにより、半導体膜に形成される結晶の粒径を大きくすることができる。
【００３９】
上記発明の構成において、光吸収層は、近赤外域から赤外域の波長域において、半導体膜や絶縁膜や絶縁表面を有する基板に比べて吸収率が高い材料を用いる。例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、クロム（Ｃｒ）又はコバルト（Ｃｏ）の高融点金属、或いはこれら金属の合金、或いは窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）又は窒化タングステン（ＷＮ）の金属窒化物、或いはタングステンシリサイド（ＷＳｉ2）、モリブデンシリサイド（ＭｏＳｉ2）、チタンシリサイド（ＴｉＳｉ2）、タンタルシリサイド（ＴａＳｉ2）、クロムシリサイド（ＣｒＳｉ2）、コバルトシリサイド（ＣｏＳｉ2）又は白金シリサイド（ＰｔＳｉ2）の金属珪化物で形成する。
これらの近赤外域から赤外域の波長域のレーザ光の吸収率が高い光吸収層と、当該波長域のレーザ光の吸収率が低い半導体膜、絶縁膜及び絶縁表面を有する基板と組み合わせることにより、当該光吸収層を形成した領域を選択的に加熱することができる。
【００４０】
上記発明の構成において、光吸収層は第１の層と第２の層からなり、第１の層と第２の層は互いに重なる部分と重ならない部分を有することができる。また、光吸収層は第１の層と第２の層を積層した積層膜であり、第１の層と第２の層の幅が異なるものを用いることができる。このように光吸収層を多層で形成し、一部が重なり一部が重ならないものを用いることにより、多層の光吸収層が重なる部分を最も高温にすることができる。そして、その部分に結晶成長の終端となる粒界を形成することができる。このように光吸収層のなかにさらに温度分布をつけることにより粒界の位置をより正確に制御することができる。また、多層の光吸収層が重ならない部分、すなわち他の部分よりも光吸収層の厚さが薄い部分には結晶成長の終端となる粒界が形成されないため、この部分の光吸収層を用いてゲート電極を形成することができるとともに、チャネル長方向に結晶粒界が一つも含まれないようにチャネル形成領域を形成することができる。
【００４１】
上記発明の構成において、絶縁表面を有する基板は固体レーザの基本波の波長域（つまり近赤外域から赤外域の波長域）の吸収率が低い基板を用いることができる。近赤外域から赤外域の波長域の吸収率が低い絶縁表面を有する基板上に、当該波長域の吸収率が高い光吸収層を形成することで、光吸収層を形成した領域を選択的に加熱することができる。よって、絶縁表面を有する基板としては、ガラス基板又は前記結晶化工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いることができる。また、近赤外域から赤外域の吸収率が低い基板であれば石英基板等の他の基板を用いることもできる。
【００４２】
上記発明の構成において、非晶質構造を有する半導体膜に接する絶縁膜には、酸化シリコン膜又は酸化窒化シリコン膜を用いる。または、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜のいずれかを積層した積層膜を用いる。これらの材料を用いることにより、光吸収層の熱を熱損失が少ない状態で非晶質構造を有する半導体膜に伝導させて非晶質構造を有する半導体膜を結晶化することができる。また、光吸収層と非晶質構造を有する半導体膜との間に絶縁膜を介在させることにより、光吸収層の材料により半導体膜が汚染されることを防止することができる。
【発明の効果】
【００４３】
本発明によれば、レーザ光の照射により半導体膜を所定の方向に結晶成長させて大粒径結晶を有する多結晶半導体膜を形成することができる。レーザは、基本波の固体レーザを用いることができるためエキシマレーザなどのガスレーザに比べて製造コストを抑えることができる。また、固体レーザは安定性が良いためばらつきの小さい多結晶半導体膜を形成することが可能である。また、本発明は固体レーザの基本波をそのまま用いることができるため高出力のレーザを用いることができ、生産性を向上することができる。また、本発明はチャネルを横切る結晶粒界の位置を制御できるため、電界効果移動度などの電気的特性が高い薄膜トランジスタを得ることができる。
【発明を実施するための最良の形態】
【００４４】
本発明の実施の形態について以下に説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。
【００４５】
（実施の形態１）
以下、本発明の実施の形態について図１を参照しながら説明する。
【００４６】
図１（Ａ）はレーザアニールされる基板全体の上面図を示しており、図１（Ｂ）は図１（Ａ）中ａ−ａ’の断面の図を示している。また、図１（Ｃ）はレーザ照射によってできる半導体膜１０３の温度分布を示している。
【００４７】
図１（Ｂ）の構造は、以下の手順で形成される。まず、絶縁表面を有する基板１０１上に下地絶縁膜１０２を形成し、さらに半導体膜１０３を成膜後、絶縁膜１０４及び光吸収層１０５を成膜する。次に、光吸収層１０５を、図１（Ａ）に示すように所定の幅で島状にパターニングする。図１（Ａ）に示すように、光吸収層は基板の縁を除く基板のほぼ全体にわたって所定の間隔を空けて縞状にパターニングしても良いし、その他のパターンに形成しても良い。
【００４８】
ただし、図２で示すように、ＴＦＴのキャリアが移動する方向３０２の温度分布がこれと垂交する方向に比べて急峻になるようにする必要があるため、キャリアの移動方向３０２と島状に形成された光吸収層１０５の長手方向３０１は、直交する関係にあるように設ける必要がある。なお、図２は基板の一部の上面図を示したものであり、図２中において用いた記号は図１と共通する記号を用いている。
【００４９】
図１は、半導体膜の上に光吸収層を設けた例を示したが、半導体膜の下に光吸収層を設けておいてもよい。
【００５０】
本発明では半導体膜には吸収を持たない波長のレーザ光１１５を用いるため、パターニングされた光吸収層１０５にのみ光が吸収される。レーザ光の吸収により生じた熱が絶縁膜１０４を通して半導体膜１０３に拡散し、図１（Ｃ）に示すように基板面内方向に温度分布ができる。すると半導体膜１０３は溶融し、前記温度分布に従うため、低温部（つまりは半導体膜１０３の真上に光吸収層１０５がない領域）から高温部（つまりは半導体膜１０３の真上に光吸収層１０５がある領域）に向かって結晶化が進む。そして、両側から光吸収層１０５がある領域の中心に向かって結晶成長した２つの単結晶が衝突する。このようにして多結晶半導体膜１０３’が形成される。ここで、図２に示すようにキャリアの移動方向３０２と光吸収層１０５の長手方向３０１が直交するように多結晶半導体膜１０３’をパターニングして島状の半導体膜３０４を形成することにより、多結晶半導体膜１０３’の結晶成長方向３０３とキャリアの移動方向３０２とをほぼ一致させることができる。
【００５１】
本発明では光吸収層１０５を島状にパターニングしておくことで、半導体膜に温度分布を形成できるため、レーザ光のビームスポット形状に左右されること無く大粒径結晶が形成できる。よって、レーザ光の集光性能を問わないため、シングルモードの集光性が良いものを用いる必要がなく、高い出力が得られる基本波レーザを用いることが可能になる。
【００５２】
数ｋＷの高出力が可能なレーザは発振器の構造上、出力されるビームの品質が比較的悪く、微細なビームスポットを形成することができないが、本発明を用いることで高出力のレーザを用いることができる。
【００５３】
数ｋＷの出力が可能な基本波のレーザとしては、ファイバーレーザやダイオードレーザ、ランプ励起またはＬＤ励起固体レーザ等が挙げられる。
【００５４】
本発明は基本波の固体レーザを用いることができるため、エキシマレーザなどのガスレーザに比べて製造コストを抑えることができる。また、固体レーザは安定性が良いため、ばらつきの小さい多結晶半導体膜を形成することが可能である。さらに、従来に比べ１０００倍程度の高出力のレーザが用いられるため、一度に大面積をレーザアニールでき、生産性の向上に効果がある。
【００５５】
（実施の形態２）
本発明の実施の形態として、高出力のファイバーレーザで大粒径結晶を有する多結晶半導体膜を形成し、ＴＦＴのチャネル方向に結晶粒界を一つも含まないＴＦＴの作製方法を示す。
【００５６】
まず、図１（Ｂ）に示すように、絶縁表面を有する基板１０１上に、下地絶縁膜１０２と、非晶質構造を有する半導体膜１０３を形成する。
【００５７】
絶縁表面を有する基板１０１としてはバリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基板を用いる。また、本工程の処理温度に耐えうる耐熱性を有するプラスチック基板、例えば直径数ｎｍの無機粒子が有機ポリマーマトリックスに分散した材料をシート状に加工したプラスチック基板を用いてもよい。
【００５８】
絶縁表面を有する基板１０１上に形成する下地絶縁膜１０２としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯxＮy）等の絶縁膜を用いる。代表的な一例は下地絶縁膜１０２として２層構造から成り、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される窒化酸化珪素膜を５０〜１００ｎｍ、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜を１００〜１５０ｎｍの厚さに積層形成する構造が採用される。また、下地絶縁膜１０２の一層として膜厚１０ｎｍ以下の窒化シリコン膜（ＳｉＮ膜）、或いは酸化窒化珪素膜（ＳｉＮxＯy膜（Ｘ＞Ｙ））を用いることが好ましい。また、窒化酸化珪素膜、酸化窒化珪素膜、窒化シリコン膜を順次積層した３層構造を用いてもよい。下地絶縁膜１０２は基板からＴＦＴにナトリウム等の可動イオンが侵入することを防ぐためのブロッキング層として機能する。また、下地絶縁膜１０２はバッファ層として機能する。
【００５９】
また、非晶質構造を有する半導体膜１０３としては、シリコンを主成分とする半導体材料を用いる。代表的には、非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などを公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜することによって得る。
【００６０】
また、非晶質構造を有する半導体膜１０３に代えて、成膜を行うだけで結晶構造を有する半導体膜（多結晶シリコン膜、微結晶半導体膜（マイクロクリスタル半導体膜、セミアモルファス半導体膜とも呼ぶ）など）を用いてもよい。
【００６１】
そして、半導体膜１０３上に、絶縁膜１０４と金属元素あるいは半導体元素等からなる光吸収層１０５を形成する。
【００６２】
絶縁膜１０４には酸化シリコン膜、または酸化窒化シリコン膜（ＳｉＯxＮy）等の絶縁膜を５０〜３００ｎｍ程度成膜して用いる。酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯxＮy）等を２層以上積層しても良い。また、絶縁膜１０４は、光吸収層１０５として用いる元素などが半導体中に深い準位を形成する不純物元素の拡散を防ぐ役割がある。
【００６３】
光吸収層１０５は、近赤外から赤外の波長において半導体膜１０３に比べて吸収率の高い材料を用いる。例えば、Ｗ、Ｍｏ、Ｔｉ、Ｔａ、Ｃｒ、Ｃｏなどの高融点金属から選ばれる１種、またはこれらの合金を用いる。また、これらの高融点金属の窒化物（ＷＮ、ＭｏＮ、ＴｉＮ、ＴａＮなど）或いは金属の珪化物（ＷＳｉ2、ＭｏＳｉ2、ＴｉＳｉ2、ＴａＳｉ2、ＣｒＳｉ2、ＣｏＳｉ2、ＰｔＳｉ2など）を用いて２層以上の積層としてもよい。
【００６４】
光吸収層１０５は成膜後、フォトリソグラフィー法を用いて図１（Ｂ）に示すようにパターニングし形成する。このとき、パターニングされた光吸収層１０５は、半導体膜１０３に温度分布ができるよう、その幅が０．５〜５０μｍ程度であることが好ましい。また、その間隔は１μｍ以上であることが好ましい。
【００６５】
次に、固体レーザの基本波を上記光吸収層１０５に照射することで、光が吸収され熱に変わり、絶縁膜１０４を介して半導体膜１０３に熱が伝導し、半導体膜１０３は溶融する。このとき、半導体膜１０３には本発明の特徴である図１（Ｃ）で示すような温度分布ができる。パターニングされた光吸収層の幅に比べ十分に固体レーザの基本波のビームスポットが大きい場合には、この温度分布は光吸収層１０５の形状に依存し、固体レーザ光のビームスポットの形状には依存しない。
【００６６】
また、本発明の実施例では光吸収層側からレーザ光を照射したが、ガラス基板に吸収が少ない波長を用いることができるため、ガラス基板側からレーザ光を照射しても良い。
【００６７】
溶融した半導体膜１０３は、低温領域（つまりは半導体膜１０３の真上に光吸収層１０５がない領域）から徐々に高温領域（つまりは半導体膜１０３の真上に光吸収層１０５がある領域）に向かって結晶化が始まる。本発明においては、光吸収層１０５が形成されている領域の真下の位置で最も高温になるため、この部分で相反する方向に結晶成長した２つの単結晶同士が衝突することとなる。このようにして形成された一つの大粒径の単結晶は、短辺２〜５μｍ、長辺５〜３０μｍ程度の長方形に近い形状となる。
【００６８】
固体レーザには、近赤外の波長を持つＹｂドープファイバーレーザを用いる。出力は１０ｋＷの出力が可能である。本実施例はこれに限らず、ダイオードレーザやＬＤ励起固体レーザ等を用いても良い。また、本実施例では、半導体膜を１０ナノ秒〜１ミリ秒程度の間、溶融できる程度のパルス発振のレーザを用いてもよい。パルス幅が１０ナノ秒〜１ミリ秒程度であれば、１ショットの照射で良いが、それ以下の場合には熱が半導体膜まで十分に伝導し、半導体膜の溶融状態を保てるよう、１０ＭＨｚ以上の繰り返し周波数で連続的に照射する必要がある。
【００６９】
図３は島状にパターニングした光吸収層１０５の一部を拡大したものである。図中の記号は図１（Ｂ）のものと共通のものである。
【００７０】
図３（Ａ）には、レーザアニールにより、大粒径結晶を有する多結晶半導体膜１０３’が形成される。
【００７１】
次いで、絶縁膜１０４及び光吸収層１０５をエッチングにより取り除く。ここで、絶縁膜１０４及び光吸収層１０５は、エッチングせずにパターニングし、ゲート絶縁膜およびゲート電極や配線として用いても良い。あるいは、絶縁膜１０４のみを残し、光吸収層１０５をエッチングしても良い。
【００７２】
次いで、フォトリソグラフィー技術を用いて多結晶半導体膜１０３’のパターニングを行い島状の半導体膜３０４を形成する。（図３（Ｂ））パターニングは、結晶成長の終端部分の粒界がチャネル形成領域に含まれないように行う。これにより、結晶成長方向の粒界を避けてチャネル形成領域を形成することができる。ここでは、パターニングは結晶成長の終端部分の粒界が島状の半導体膜３０４に含まれないように行う。また、パターニングは図２に示したように薄膜トランジスタのキャリアが移動する方向と光吸収層の長手方向とが直交するように行う。これにより、チャネル長方向に結晶粒界が一つも含まれないように形成することができる。本発明において上記のようにパターニングを行うことにより、電気的特性が高い薄膜トランジスタを得ることができる。パターニングにおけるレジストマスク形成を行う前には多結晶半導体膜を保護するためにオゾン含有水溶液、または酸素雰囲気でのＵＶ照射によってオゾンを発生させて酸化膜を形成している。ここでの酸化膜はレジストのぬれ性を向上させる効果もある。
【００７３】
なお、必要があれば、パターニングを行う前に、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを上記酸化膜を介して行う。上記酸化膜を介してドーピングを行った場合には、酸化膜を除去し、再度オゾン含有水溶液によって酸化膜を形成する。
【００７４】
次いで、パターニング時に発生する不要物（レジスト残りやレジスト剥離液など）を除去する洗浄を行った後、島状の半導体膜３０４の表面を覆って、ゲート絶縁膜１０６となる酸化珪素を主成分とする絶縁膜を形成する。（図３（Ｃ））
【００７５】
次いで、ゲート絶縁膜１０６の表面を洗浄した後、ゲート電極１０７を形成する。ゲート電極１０７としては、ヒロックの発生が少ない高融点金属を含む材料を用いることが好ましい。ヒロックの発生が少ない高融点金属は、Ｗ、Ｍｏ、Ｔｉ、Ｔａ、Ｃｏなどから選ばれる１種、またはこれらの合金を用いる。また、これらの高融点金属の窒化物（ＷＮ、ＭｏＮ、ＴｉＮ、ＴａＮなど）を用いて２層以上の積層としてもよい。
【００７６】
次いで、島状の半導体膜３０４にｎ型を付与する不純物元素（Ｐ、Ａｓ等）、ここではリンを適宜添加して、チャネル形成領域１１０を画定し、ソース領域１０８及びドレイン領域１０９を形成する。添加した後、不純物元素を活性化するために加熱処理、強光の照射、またはレーザ光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。
【００７７】
以降の工程は、層間絶縁膜１１１を形成し、水素化を行って、ソース領域、ドレイン領域に達するコンタクトホールを形成し、導電膜を成膜してパターニングを行ってソース電極１１２、ドレイン電極１１３を形成してＴＦＴ（ｎチャネル型ＴＦＴ）を完成させる。（図３（Ｄ））ソース電極１１２、ドレイン電極１１３は、Ｍｏ、Ｔａ、Ｗ、Ｔｉ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料の単層、またはこれらの積層で形成する。例えば、Ｔｉ膜と、純Ａｌ膜と、Ｔｉ膜との３層構造、或いはＴｉ膜と、ＮｉとＣを含むＡｌ合金膜と、Ｔｉ膜との３層構造を用いる。さらに後の工程で層間絶縁膜等を形成することを考慮して、電極断面形状をテーパー形状とすることが好ましい。
【００７８】
また、ここではトップゲート型ＴＦＴを例として説明したが、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型（逆スタガ型）ＴＦＴや順スタガ型ＴＦＴに適用することが可能である。
【００７９】
また、本発明は図３（Ｄ）のＴＦＴ構造に限定されず、必要があればチャネル形成領域とドレイン領域（またはソース領域）との間にＬＤＤ領域を有する低濃度ドレイン（ＬＤＤ：Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造としてもよい。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。さらにゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Ｇａｔｅ−ｄｒａｉｎ  Ｏｖｅｒｌａｐｐｅｄ  ＬＤＤ）構造としてもよい。
【００８０】
また、図４（Ａ）および図４（Ｂ）にＧＯＬＤ構造のＴＦＴの例を図示する。なお、図３（Ｄ）とはゲート電極構造などが一部異なるだけであるので図４（Ａ）における同一の箇所には同一の符号を用いる。図４（Ａ）に示すＧＯＬＤ構造のＴＦＴは、チャネル形成領域１１０とソース領域１０８との間に第１のＬＤＤ領域２６と、チャネル形成領域１１０とドレイン領域１０９との間に第２のＬＤＤ領域２７とを有している。また、第１のＬＤＤ領域２６および第２のＬＤＤ領域２７は、ゲート絶縁膜１０６を介してゲート電極の下層２９ｂと重ねて配置されている。なお、ゲート電極は上層２９ａと、上層２９ａよりも幅の広い下層２９ｂとの積層で構成されている。また、図４（Ａ）に示すＧＯＬＤ構造のＴＦＴは、窒化珪素膜からなる保護膜２８を設けている。保護膜２８としては、ＰＣＶＤ法による緻密な無機絶縁膜（ＳｉＮ、ＳｉＮＯ膜など）、スパッタ法による緻密な無機絶縁膜（ＳｉＮ、ＳｉＮＯ膜など）、炭素を主成分とする薄膜（ＤＬＣ膜、ＣＮ膜、アモルファスカーボン膜）、金属酸化物膜（ＷＯ2、ＣａＦ2、Ａｌ2Ｏ3、ＡｌＮXＯYなど）などを用いることが好ましい。
【００８１】
また、図４（Ｂ）に示すＧＯＬＤ構造のＴＦＴは、チャネル形成領域３２とソース領域３０との間に第１のＬＤＤ領域３６と、チャネル形成領域３２とドレイン領域３１との間に第２のＬＤＤ領域３７とを有している。図４（Ａ）ではＬＤＤ領域が全部ゲート電極と重なっているのに対し、図４（Ｂ）では、第１のＬＤＤ領域３６および第２のＬＤＤ領域３７は、ゲート電極３９と一部重なっている。なお、図４（Ｂ）に示すＴＦＴは、ゲート絶縁膜が２層となっており、酸化珪素膜からなる第１のゲート絶縁膜３８ａと、窒化珪素膜からなる第２のゲート絶縁膜３８ｂとの積層となっている。窒化珪素膜からなる第２のゲート絶縁膜３８ｂを用いることでゲート絶縁膜の薄膜化ができる。
【００８２】
また、図４（Ｂ）に示すＴＦＴは、第１の層間絶縁膜３３ａが窒化珪素膜となっており、窒化珪素膜で単層のゲート電極３９を囲むように第２のゲート絶縁膜３８ｂと第１の層間絶縁膜３３ａが設けられている。特にゲート電極３９をＭｏなどのような酸化しやすい導電材料を用いる場合には、酸化膜と接しないように窒化珪素膜で囲むことは有効である。また、第１の層間絶縁膜３３ａを窒化珪素膜とすることによって、保護膜の機能を果たすとともに同じ材料からなる第２のゲート絶縁膜３８ｂとの密着性を向上させることができる。
【００８３】
また、図４（Ｂ）に示すＴＦＴは、第２の層間絶縁膜３３ｂは酸化珪素膜とし、第２の層間絶縁膜３３ｂ上にソース電極２４、ドレイン電極２５を設けている。
【００８４】
また、図３や図４ではｎチャネル型ＴＦＴを用いて説明したが、ｎ型不純物元素に代えてｐ型不純物元素を用いることによってｐチャネル型ＴＦＴを形成することができることは言うまでもない。
【００８５】
また、シングルゲート構造のＴＦＴに限定されず、ＴＦＴのオフ電流値のバラツキをさらに低減するため、複数のチャネル形成領域を有するマルチゲート型ＴＦＴ、例えばダブルゲート型ＴＦＴとしてもよい。
【００８６】
また、同一基板上にｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを形成することができ、これらのＴＦＴを組み合わせることによってＣＭＯＳ回路を構成することもできる。ＣＭＯＳ回路とは、少なくとも一つのｎチャネル型ＴＦＴと一つのｐチャネル型ＴＦＴとを有する回路（インバータ回路、ＮＡＮＤ回路、ＡＮＤ回路、ＮＯＲ回路、ＯＲ回路、シフトレジスタ回路、サンプリング回路、Ｄ／Ａコンバータ回路、Ａ／Ｄコンバータ回路、ラッチ回路、バッファ回路など）を指している。加えて、これらのＣＭＯＳ回路を組み合わせることによってＳＲＡＭやＤＲＡＭなどのメモリ素子やその他の素子を基板上に構成することができる。また、さまざまな素子や回路を集積してＣＰＵを基板上に構成することも可能である。
【００８７】
また、本実施の形態は実施の形態１と自由に組み合わせることができる。
【００８８】
（実施の形態３）
図５は、本発明の光吸収層を多層で形成する一例を示す図である。
【００８９】
図５は、光吸収層が第１の層と第２の層からなり、第１の層と第２の層は互いに重なる部分と重ならない部分を有する例である。図５（Ａ）はレーザアニールされる基板の上面図を示しており、図５（Ｂ）は図５（Ａ）の断面の図を示している。なお、図１とは光吸収層の構造が一部異なるだけであるので図５における同一の箇所には同一の符号を用いる。
まず、図５（Ｂ）に示すように、絶縁表面を有する基板１０１上に下地絶縁膜１０２と、半導体膜１０３と、絶縁膜１０４を形成する。そして、絶縁膜１０４上に金属元素あるいは半導体元素等からなる光吸収層の第１の層１０５ａを形成する。
【００９０】
第１の層１０５ａは成膜後、フォトリソグラフィー法を用いて図５（Ｂ）に示すようにパターニングし形成する。そして、第１の層１０５ａ上に光吸収層の第２の層１０５ｂを形成する。第２の層は、第１の層と異なる材料で形成することができる。第２の層１０５ｂは成膜後、フォトリソグラフィー法を用いて図５（Ｂ）に示すように第１の層に互いに重なる部分と重ならない部分を有するようにパターニングし形成する。
このとき、第１の層１０５ａと第２の層１０５ｂからなる光吸収層は、半導体膜１０３に温度分布ができるよう、その幅が０．５〜５０μｍ程度であることが好ましい。また、その間隔は１μｍ以上であることが好ましい。
【００９１】
次に、固体レーザの基本波を上記第１の層１０５ａと第２の層１０５ｂからなる光吸収層に照射することで、光が吸収され熱に変わり、絶縁膜１０４を介して半導体膜１０３に熱が伝導し、半導体膜１０３は溶融する。このとき、半導体膜１０３には多層の光吸収層が重なる部分が最も高温となるような温度分布ができる。
【００９２】
溶融した半導体膜１０３は、低温領域（つまりは半導体膜１０３の真上に第１の層１０５ａと第２の層１０５ｂからなる光吸収層がない領域）から徐々に高温領域（つまりは半導体膜１０３の真上に第１の層１０５ａと第２の層１０５ｂが重なる領域）に向かって結晶化が始まる。本発明においては、第１の層１０５ａと第２の層１０５ｂが重なる領域の真下の位置で最も高温になるため、この部分で相反する方向に結晶成長した２つの単結晶同士が衝突することとなる。このようにして大粒径結晶を有する多結晶半導体膜１０３’を形成することができる。
【００９３】
次いで、図５（Ｃ）に示すように第１の層１０５ａと第２の層１０５ｂからなる光吸収層、絶縁膜１０４、及び多結晶半導体膜１０３’をパターニングして、第１の層１０５ａからなるゲート電極１０７、絶縁膜１０４からなるゲート絶縁膜１０６、及び島状の半導体膜を形成する。このとき、多層の光吸収層が重なる部分の下に結晶成長の終端部分の粒界が形成されるので、その部分を避け多層の光吸収層が重ならない部分、つまり第１の層のみが形成されている部分を用いてゲート電極１０７を形成する。これにより、結晶成長方向の粒界を避けてチャネル形成領域を形成することができる。
【００９４】
次いで、島状の半導体膜にｎ型を付与する不純物元素（Ｐ、Ａｓ等）、ここではリンを適宜添加して、ソース領域１０８及びドレイン領域１０９を形成し、チャネル形成領域１１０を画定する。添加した後、不純物元素を活性化するために加熱処理、強光の照射、またはレーザ光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。
【００９５】
以降の工程は、実施の形態２と同様に行うことができる。
【００９６】
ここでは、光吸収層を２層で形成する例を示したが、光吸収層を３層以上の多層にすることもできる。
【００９７】
また、本実施の形態は実施の形態１、又は実施の形態２と自由に組み合わせることができる。
【００９８】
（実施の形態４）
図６は、光吸収層を多層で形成する他の例を示す図である。
【００９９】
図６は、光吸収層が第１の層と第２の層を積層した積層膜であり、第１の層と第２の層の幅が異なるものを用いる例である。図６（Ａ）はレーザアニールされる基板の断面図を示している。なお、図１（Ｂ）や図５（Ｂ）とは光吸収層の構造が一部異なるだけであるので図６（Ａ）における同一の箇所には同一の符号を用いる。
【０１００】
まず、図６（Ａ）に示すように、絶縁表面を有する基板１０１上に下地絶縁膜１０２と、半導体膜１０３と、絶縁膜１０４を形成する。そして、絶縁膜１０４上に金属元素あるいは半導体元素等からなる光吸収層の第１の層１０５ａを形成する。
【０１０１】
第１の層１０５ａは成膜後、フォトリソグラフィー法を用いて図６（Ａ）に示すようにパターニングし形成する。そして、第１の層１０５ａ上に光吸収層の第２の層１０５ｂを形成する。第２の層は、第１の層と異なる材料で形成することができる。第２の層１０５ｂは成膜後、フォトリソグラフィー法を用いて図６（Ａ）に示すように第１の層よりも幅が狭くなるようにパターニングし形成する。
このとき、第１の層１０５ａと第２の層１０５ｂからなる光吸収層は、半導体膜１０３に温度分布ができるよう、その幅が０．５〜５０μｍ程度のであることが好ましい。また、その間隔は１μｍ以上であることが好ましい。
【０１０２】
この状態で、固体レーザの基本波を上記第１の層１０５ａと第２の層１０５ｂからなる光吸収層に照射することで、半導体膜１０３は、低温領域（つまりは半導体膜１０３の真上に第１の層１０５ａと第２の層１０５ｂからなる光吸収層がない領域）から徐々に高温領域（つまりは半導体膜１０３の真上に第１の層１０５ａと第２の層１０５ｂが重なる領域）に向かって結晶化し、第１の層１０５ａと第２の層１０５ｂが重なる領域で結晶成長した２つの単結晶同士が衝突し粒界が形成される。このようにして大粒径結晶を有する多結晶半導体膜１０３’を形成することができる。
【０１０３】
次いで、図６（Ｂ）に示すように第１の層１０５ａと第２の層１０５ｂからなる光吸収層、絶縁膜１０４、及び多結晶半導体膜１０３’をパターニングして、第１の層１０５ａからなるゲート電極１０７、絶縁膜１０４からなるゲート絶縁膜１０６、及び島状の半導体膜を形成する。このとき、多層の光吸収層が重なる部分の下に結晶成長の終端部分の粒界が形成されるので、その部分を避け多層の光吸収層が重ならない部分、つまり第１の層のみが形成されている部分を用いてゲート電極１０７を形成する。これにより、結晶成長方向の粒界を避けてチャネル形成領域を形成することができる。
【０１０４】
次いで、島状の半導体膜にｎ型を付与する不純物元素（Ｐ、Ａｓ等）、ここではリンを適宜添加して、チャネル形成領域１１０を画定し、ソース領域１０８及びドレイン領域１０９を形成する。添加した後、不純物元素を活性化するために加熱処理、強光の照射、またはレーザ光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。
【０１０５】
以降の工程は、実施の形態２と同様に行うことができる。
【０１０６】
ここでは、第１の層の上に第１の層より幅の狭い第２の層を形成する例を示したが、逆に第２の層上に第２の層より幅の広い第１の層を形成することもできる。
【０１０７】
ここでは、光吸収層を２層で形成する例を示したが、光吸収層を３層以上の多層にすることもできる。
【０１０８】
また、本実施の形態は実施の形態１、又は実施の形態２と自由に組み合わせることができる。
【０１０９】
（実施の形態５）
図７は、半導体膜の下に光吸収層を設ける例を示す図である。まず、絶縁表面を有する基板１０１上に光吸収層１０５を形成する。光吸収層１０５は成膜後、フォトリソグラフィー法を用いて図７（Ａ）に示すようにパターニングし形成する。そして、光吸収層１０５上に絶縁膜１０４と、非晶質構造を有する半導体膜１０３を形成する。
【０１１０】
絶縁表面を有する基板１０１としてはバリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基板を用いる。また、本工程の処理温度に耐えうる耐熱性を有するプラスチック基板、例えば直径数ｎｍの無機粒子が有機ポリマーマトリックスに分散した材料をシート状に加工したプラスチック基板を用いてもよい。
【０１１１】
光吸収層１０５は、近赤外から赤外の波長において半導体膜１０３に比べて吸収率の高い材料を用いる。例えば、Ｗ、Ｍｏ、Ｔｉ、Ｔａ、Ｃｒ、Ｃｏなどの高融点金属から選ばれる１種、またはこれらの合金を用いる。また、これらの高融点金属の窒化物（ＷＮ、ＭｏＮ、ＴｉＮ、ＴａＮなど）或いは金属の珪化物（ＷＳｉ2、ＭｏＳｉ2、ＴｉＳｉ2、ＴａＳｉ2、ＣｒＳｉ2、ＣｏＳｉ2、ＰｔＳｉ2など）を用いて２層以上の積層としてもよい。
【０１１２】
絶縁膜１０４としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯxＮy）等の絶縁膜を用いる。代表的な一例は窒化珪素膜上に酸化珪素膜を積層形成する構造が採用される。
【０１１３】
非晶質構造を有する半導体膜１０３としては、シリコンを主成分とする半導体材料を用いる。代表的には、非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などを公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜することによって得る。
また、非晶質構造を有する半導体膜１０３に代えて、成膜を行うだけで結晶構造を有する半導体膜（多結晶シリコン膜、微結晶半導体膜（マイクロクリスタル半導体膜、セミアモルファス半導体膜とも呼ぶ）など）を用いてもよい。
【０１１４】
そして、半導体膜１０３上に絶縁膜７０４を形成し、この状態で固体レーザの基本波を光吸収層１０５に照射することで、半導体膜１０３は、低温領域（つまりは半導体膜１０３の真下に光吸収層１０５がない領域）から徐々に高温領域（つまりは半導体膜１０３の真下に光吸収層１０５がある領域）に向かって結晶化が始まり、光吸収層１０５が形成されている領域の真上の位置で結晶成長した２つの単結晶同士が衝突し粒界が形成される。このようにして多結晶半導体膜１０３’を形成する。絶縁膜７０４を形成し、絶縁膜７０４によって半導体膜１０３を物理的に押さえた状態で結晶化を行うことにより、結晶の衝突部分に凹凸ができないようにすることができる。凹凸ができたとしてもその大きさを小さくすることができる。また、結晶化工程において不純物が半導体膜中に混入し、半導体膜が汚染されることを防ぐことができる。絶縁膜７０４には酸化シリコン膜、または酸化窒化シリコン膜（ＳｉＯxＮy）等の絶縁膜を５０〜３００ｎｍ程度成膜して用いる。酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯxＮy）等を２層以上積層しても良い。
【０１１５】
次いで、図７（Ｂ）に示すように多結晶半導体膜１０３’をパターニングし、ｎ型を付与する不純物元素（Ｐ、Ａｓ等）を添加して、チャネル形成領域１１０、ソース領域１０８及びドレイン領域１０９、チャネル形成領域１１０とソース領域１０８との間に第１のＬＤＤ領域７０６及びチャネル形成領域１１０とドレイン領域１０９との間に第２のＬＤＤ領域７０７を有する多結晶半導体膜を形成する。ここでは、絶縁膜１０４及び光吸収層１０５はエッチングせずにゲート絶縁膜１０６及びゲート電極１０７として用いる。このように、光吸収層１０５をゲート電極１０７に用いることによりチャネル長方向の粒界の数を一つに定めることができ、同一基板上の複数の薄膜素子の特性を揃えることができる。
【０１１６】
次いで、層間絶縁膜１１１を形成し、ソース領域、ドレイン領域に達するコンタクトホールを形成し、導電膜を成膜してパターニングを行ってソース電極１１２、ドレイン電極１１３を形成してボトムゲート型のＴＦＴ（ｎチャネル型ＴＦＴ）を完成させる。層間絶縁膜１１１としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯxＮy）等の絶縁膜を用いる。代表的な一例は窒化珪素膜上に酸化珪素膜を積層形成する構造が採用される。
【０１１７】
また、図７ではｎチャネル型ＴＦＴを用いて説明したが、ｎ型不純物元素に代えてｐ型不純物元素を用いることによってｐチャネル型ＴＦＴを形成することができることは言うまでもない。
【０１１８】
また、シングルゲート構造のＴＦＴに限定されず、ＴＦＴのオフ電流値のバラツキをさらに低減するため、複数のチャネル形成領域を有するマルチゲート型ＴＦＴ、例えばダブルゲート型ＴＦＴとしてもよい。
【０１１９】
また、本実施の形態は実施の形態１、又は実施の形態２と自由に組み合わせることができる。
【０１２０】
（実施の形態６）
図８は、本発明の光吸収層を基板全体に形成するのではなく、基板の特定の領域に選択的に形成する例を示す図である。
【０１２１】
図８（Ａ）は、薄膜素子を形成する領域のみに選択的に光吸収層を形成する例を示す。ここで、薄膜素子は基板上に半導体、絶縁体又は導電体の薄膜を適宜積層して形成したものであり、代表的には薄膜トランジスタがあげられる。
基板上には端子部１２０８やシール材１２０５を設ける部分等に薄膜素子を形成しない領域がある。それらの領域は、非晶質構造を有する半導体膜を結晶成長させる必要がない。よって、それらの領域には光吸収層を形成せずに薄膜素子を形成する領域のみに選択的に光吸収層を形成することによって、必要な領域のみを結晶成長させ必要な領域のみに多結晶半導体膜を形成することができる。図８（Ａ）は、端子部１２０８やシール材１２０５を設ける部分には光吸収層１０５を形成せず、ソース側駆動回路１２０１、ゲート側駆動回路１２０３及び画素部１２０２には光吸収層１０５を形成する例を示す。
【０１２２】
図８（Ｂ）は、端子部１２０８やシール材１２０５を設ける部分や画素部１２０２には光吸収層１０５を形成せず、ソース側駆動回路１２０１及びゲート側駆動回路１２０３等の駆動回路部のみに光吸収層１０５を形成する例を示す。図８（Ｂ）のように選択的に駆動回路部のみに光吸収層を形成することにより、駆動回路部のみに大粒径結晶を有する多結晶半導体膜を形成することができる。その結果、駆動回路部は大粒径結晶を有する多結晶半導体膜を用いて薄膜素子を形成することができる。一方、画素部は半導体膜が結晶化されないので、画素部は非晶質構造を有する半導体膜を用いて薄膜素子を形成することができる。このように、大粒径結晶を有する多結晶半導体膜を用いる領域のみに選択的に光吸収層を形成することにより、一枚の基板上に多結晶半導体膜と非晶質構造を有する半導体膜とを作り分けることができ、一枚の基板上に異なる特性を有する薄膜素子を作り分けることができる。
【０１２３】
また、本実施の形態は実施の形態１、実施の形態２、実施の形態３、実施の形態４、又は実施の形態５と自由に組み合わせることができる。
【０１２４】
（実施の形態７）
以下に、本発明を用いたデュアルゲート構造のＴＦＴの一例を図９を用いて示す。
【０１２５】
図９に示すＴＦＴは、絶縁表面を有する基板７１０上に下地絶縁膜７１１が設けられ、下地絶縁膜７１１上に下部電極７１２が設けられている。
【０１２６】
下部電極７１２は光吸収層を兼ねる。したがって、近赤外から赤外の波長において半導体膜１０３に比べて吸収率の高い材料を用いる。例えば、Ｗ、Ｍｏ、Ｔｉ、Ｔａ、Ｃｒ、Ｃｏなどの高融点金属から選ばれる１種、またはこれらの合金を用いる。また、これらの高融点金属の窒化物（ＷＮ、ＭｏＮ、ＴｉＮ、ＴａＮなど）或いは金属の珪化物（ＷＳｉ2、ＭｏＳｉ2、ＴｉＳｉ2、ＴａＳｉ2、ＣｒＳｉ2、ＣｏＳｉ2、ＰｔＳｉ2など）を用いて２層以上の積層としてもよい。ここでは、下部電極７１２としてタングステンを用い、タングステン層を５０ｎｍの厚さで形成する。なお、下部電極７１２の厚さは、２０ｎｍ〜５０ｎｍの厚さであればよい。
【０１２７】
その後、マスク（例えばレジストマスク）を用いてエッチングすることによって下部電極７１２を形成する。このとき、例えば、酸素プラズマをあてることにより、レジストマスクを細めることができる。このような工程を経た後にエッチングを行うと、ゲート電極となる下部電極７１２の側面をテーパー形状とすることができる。
【０１２８】
なお、所定の場所に材料を吐出することが可能な印刷法や、インクジェット法に代表される液滴吐出法により、下部電極７１２を直接形成することも可能である。この方法を用いると、マスクを用いることなく下部電極７１２を形成することができる。
【０１２９】
また、下部電極７１２は、第１のゲート絶縁膜となる第１絶縁膜７１３および第２絶縁膜７１４で覆われている。第１のゲート絶縁膜は少なくとも酸素または窒素を有する絶縁膜である。なお、ここでは、第１絶縁膜７１３として窒化酸化珪素膜（ＳｉＮｘＯｙ（ただし、ｘ＞ｙ））を５０ｎｍの厚さで成膜し、第２絶縁膜７１４として酸化窒化珪素膜（ＳｉＯｘＮｙ（ただし、ｘ＞ｙ））を１００ｎｍの厚さで形成するが、これに限定されるものではない。
【０１３０】
第２絶縁膜７１４上には、第１のゲート絶縁膜を介して下部電極７１２と重なる半導体層が設けられている。この半導体層は、減圧熱ＣＶＤ法、プラズマＣＶＤ法またはスパッタ法などの成膜法で形成された半導体膜を実施の形態５に示すレーザ照射方法によって結晶化し、その後パターニングされたものである。実施の形態５に示す固体レーザの基本波を用いたレーザ照射方法により、チャネル長方向の結晶粒界を一つに定めることができ、同一基板上の複数の薄膜素子同士の特性を揃えることができる。
【０１３１】
また、半導体層は、少なくとも酸素または窒素を有する絶縁膜からなる第２のゲート絶縁膜７１８で覆われている。また、結晶化のためのレーザ光照射を行わずに第２のゲート絶縁膜７１８を形成し、第２のゲート絶縁膜７１８によって半導体層を物理的に押さえつけ、図１に示すレーザ装置でレーザ照射を行ってもよい。その場合、第２のゲート絶縁膜７１８によりレーザ照射による膜飛びを防止できる。
【０１３２】
また、第２のゲート絶縁膜７１８上に上部電極の下層７２０ｂと、上部電極の上層７２０ａとが設けられている。なお、上部電極の下層７２０ｂは上部電極の上層７２０ａよりも幅が広いパターンとなっている。上部電極の下層７２０ｂと、上部電極の上層７２０ａはともに導電性を有する材料を用いればよい。
【０１３３】
また、半導体層は、高濃度に不純物元素が添加されたソース領域７１６と、チャネル形成領域７１５と、高濃度に不純物元素が添加されたドレイン領域７１７を少なくとも有している。ここでは、上部電極の下層７２０ｂを設けた状態で、不純物元素を添加することによって、上部電極の下層７２０ｂに重なる第１低濃度不純物領域（第１ＬＤＤ領域）７１９ａをソース領域７１６とチャネル形成領域７１５との間に形成している。また、同様に上部電極の下層７２０ｂに重なる第２低濃度不純物領域（第２ＬＤＤ領域）７１９ｂをドレイン領域７１７とチャネル形成領域７１５との間に形成している。
【０１３４】
また、上部電極の下層７２０ｂと、上部電極の上層７２０ａを覆う絶縁膜７２１が設けられ、絶縁膜７２１上には平坦性を高める絶縁膜７２２が設けられている。平坦性を高める絶縁膜７２２としては、有機材料や無機材料を用いることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。またポリシラザンとは、珪素（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料、いわゆるポリシラザンを含む液体材料を出発原料として形成される。無機材料としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ（ただし、ｘ＞ｙ））、窒化酸化珪素（ＳｉＮｘＯｙ（ただし、ｘ＞ｙ））等の、少なくとも酸素又は窒素を有する絶縁膜を用いることができる。また、平坦性を高める絶縁膜７２２として、これらの絶縁膜を積層したものを用いてもよい。特に、有機材料を用いて平坦性を高める絶縁膜を形成すると、平坦性は高まる一方で、有機材料によって水分や酸素が吸収されてしまう。これを防止するため、有機材料上に、無機材料を有する絶縁膜を形成するとよい。無機材料に窒素を有する絶縁膜を用いると、Ｎａ等のアルカリイオンの侵入を防ぐことができる。
【０１３５】
また、平坦性を高める絶縁膜７２２上には、ソース領域７１６に達するコンタクトホールを介してソース配線７２３が設けられている。同様に平坦性を高める絶縁膜７２２上には、ドレイン領域７１７に達するコンタクトホールを介してドレイン配線７２４が設けられている。
【０１３６】
図９に示す構造を有するＴＦＴは、一つの半導体層の上下にチャネル（デュアルチャネル）を形成するデュアルゲート構造のＴＦＴである。デュアルゲート構造のＴＦＴの下部電極７１２は、上部電極と別にＴＦＴを制御できる特徴を有しており、閾値のばらつきを抑えることができ、なおかつオフ電流を抑えることができる。また、デュアルゲート構造のＴＦＴは、絶縁膜を挟んだ下部電極と半導体層とで容量を形成することができる。
【０１３７】
また、本実施の形態は、実施の形態１、実施の形態２、実施の形態５、または実施の形態６と自由に組み合わせることができる。
【０１３８】
（実施の形態８）
本発明は、液晶表示装置または発光表示装置の作製方法に適用することができる。ここでは、画素部と駆動回路と端子部とを同一基板上に形成した表示装置の例を示す。本発明により、高速な駆動に追随できる半導体薄膜が得られ、より高性能なＴＦＴを用いて駆動回路を構成することができる。図１０では表示装置として有機発光素子を有する発光装置の一例を示す。
【０１３９】
基板６１０上に下地絶縁膜を形成した後、各半導体層を形成する。半導体層の結晶化は実施の形態１〜４のいずれかに従って行う。実施の形態１〜４のいずれかに従って結晶化を行えば、一度に大面積の半導体膜を所定の方向に結晶成長させて大粒径結晶を有する多結晶半導体膜を形成することができる。また、結晶粒界の位置を制御できる。従って、チャネル長方向に結晶粒界を一つも含まない薄膜素子を形成でき、電気的特性の高い薄膜素子を形成することができる。
【０１４０】
次いで、半導体層を覆うゲート絶縁膜を形成した後、各ゲート電極、端子電極を形成する。次いで、ｎチャネル型ＴＦＴ６３６を形成するため、半導体にｎ型を付与する不純物元素（代表的にはリン、またはＡｓ）をドープし、ｐチャネル型ＴＦＴ６３７を形成するため、半導体にｐ型を付与する不純物元素（代表的にはボロン）をドープしてソース領域およびドレイン領域、必要であればＬＤＤ領域を適宜形成する。次いで、ＰＣＶＤ法により得られる水素を含む窒化酸化珪素膜（ＳｉＮＯ膜）を形成した後、半導体層に添加された不純物元素の活性化および水素化を行う。
【０１４１】
次いで、層間絶縁膜となる平坦化絶縁膜６１６を形成する。平坦化絶縁膜６１６としては、塗布法によって得られるシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される絶縁膜を用いる。
【０１４２】
次いで、マスクを用いて平坦化絶縁膜にコンタクトホールを形成すると同時に周縁部の平坦化絶縁膜を除去する。
【０１４３】
次いで、平坦化絶縁膜６１６をマスクとしてエッチングを行い、露呈している水素を含むＳｉＮＯ膜またはゲート絶縁膜を選択的に除去する。
【０１４４】
次いで、導電膜を形成した後、マスクを用いてエッチングを行い、ドレイン配線やソース配線を形成する。
【０１４５】
次いで、第１の電極６２３、即ち、有機発光素子の陽極（或いは陰極）を形成する。第１の電極６２３としては、仕事関数の高い導電膜を用いることが好ましく、インジウム錫酸化物（ＩＴＯ）の他、例えば、Ｓｉ元素を含むインジウム錫酸化物（ＩＴＳＯ）や酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）などの透明導電材料、もしくはこれらを組み合わせた化合物を含む膜を用いることができる。中でもＩＴＳＯは、ベークを行ってもＩＴＯのように結晶化せず、アモルファス状態のままである。従って、ＩＴＳＯは、ＩＴＯよりも平坦性が高く、有機化合物を含む層が薄くとも陰極とのショートが生じにくく、発光素子の陽極として適している。
【０１４６】
次いで、塗布法により得られるＳＯＧ膜（例えば、アルキル基を含むＳｉＯｘ膜）をパターニングして、第１の電極６２３の端部を覆う絶縁物６２９（バンク、隔壁、障壁、土手などと呼ばれる）を形成する。絶縁物６２９は、珪素を含む材料、有機材料及び化合物材料を用いて形成する。また、多孔質膜を用いても良い。但し、アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。また、絶縁物６２９の材料として、黒色顔料やカーボンブラックを分散させてなる感光性または非感光性の有機材料を用いてもよく、ブラックマトリクス（ＢＭ）として機能させてもよい。
【０１４７】
次いで、有機化合物を含む層６２４を、蒸着法、熱転写法、液滴吐出法、またはスクリーン印刷法を用いて形成する。有機化合物を含む層６２４は、積層構造であり、例えば、電子輸送層（電子注入層）、発光層、正孔輸送層、正孔注入層と順次積層する。
【０１４８】
ここでは、蒸着法を用いてモリブデン酸化物（ＭｏＯｘ）と、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（α−ＮＰＤ）と、ルブレンとを共蒸着して第１の有機化合物を含む層（第１の層）を第１の電極６２３上に形成する。次いで、蒸着マスクを用いて選択的にα−ＮＰＤを蒸着し、第１の有機化合物を含む層の上に正孔輸送層（第２の層）を形成する。また、モリブデン酸化物（ＭｏＯｘ）に代えて、ＭｏＮｘ、ＶＯｘ、ＲｕＯｘ、ＣｏＯｘ、ＣｕＯｘ、ＺｎＮｘ、ＷＮｘ、ＩｎＯｘ、ＩｎＮｘ、ＳｎＯｘ、ＳｎＮｘ、ＳｂＯｘ、ＳｂＮｘから選ばれる１種または複数腫を用いることができる。
【０１４９】
次いで、選択的に発光層（第３の層）を形成する。発光層は、有機化合物又は無機化合物を含む電荷注入輸送物質及び発光材料で形成し、その分子数から低分子系有機化合物、中分子系有機化合物（昇華性を有さず、且つ分子数が２０以下、又は連鎖する分子の長さが１０μｍ以下の有機化合物を指していう）、高分子系有機化合物から選ばれた一種又は複数種の層を含み、電子注入輸送性又は正孔注入輸送性の無機化合物と組み合わせても良い。さらに、発光層は、一重項励起発光材料の他、金属錯体などを含む三重項励起材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝
度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。
【０１５０】
三重項励起発光材料の一例としては、金属錯体をドーパントとして用いたものがあり、第三遷移系列元素である白金を中心金属とする金属錯体、イリジウムを中心金属とする金属錯体などが知られている。三重項励起発光材料としては、これらの化合物に限られることはなく、上記構造を有し、且つ中心金属に周期表の８〜１０属に属する元素を有する化合物を用いることも可能である。
【０１５１】
フルカラー表示装置とするためには発光色（Ｒ、Ｇ、Ｂ）ごとに蒸着マスクのアライメントを行ってそれぞれ選択的に蒸着する。典型的には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を画素毎に形成する。
【０１５２】
次いで、蒸着マスクを用いて選択的にＡｌｑ3（トリス（８−キノリノラト）アルミニウム）を蒸着し、発光層上に電子輸送層（第４の層）を形成する。次いで、４，４−ビス（５−メチルベンズオキサゾル−２−イル）スチルベン（略称：ＢｚＯｓ）とリチウム（Ｌｉ）とを共蒸着し、電子輸送層および絶縁物を覆って全面に電子注入層（第５の層）を形成する。なお、有機化合物を含む層６２４（第１の層〜第５の層）の各材料は適宜選択し、各膜厚も調整する。
【０１５３】
以上に掲げる有機化合物を含む層６２４を形成する物質は一例であり、正孔注入輸送層、正孔輸送層、電子注入輸送層、電子輸送層、発光層、電子ブロック層、正孔ブロック層などの機能性の各層を適宜積層することで発光素子を形成することができる。また、これらの各層を合わせた混合層又は混合接合を形成しても良い。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、もっぱらこの目的用の電極を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。
【０１５４】
次いで、有機化合物を含む層６２４上に透明導電膜からなる第２の電極６２５、即ち、有機発光素子の陰極（或いは陽極）を形成する。次いで、蒸着法またはスパッタ法により透明保護層６２６を形成する。透明保護層６２６は、第２の電極６２５を保護する。透明保護層６２６としては、ＰＣＶＤ法による緻密な無機絶縁膜（ＳｉＮ、ＳｉＮＯ膜など）、スパッタ法による緻密な無機絶縁膜（ＳｉＮ、ＳｉＮＯ膜など）、炭素を主成分とする薄膜（ＤＬＣ膜、ＣＮ膜、アモルファスカーボン膜）、金属酸化物膜（ＷＯ2、Ａｌ2Ｏ3、ＡｌＮXＯYなど）などを用いることが好ましい。透明とは、可視光の透過率が８
０〜１００％であることを指す。
【０１５５】
次いで、透明な封止基板６３３をシール材６２８で貼り合わせて発光素子を封止する。即ち、発光表示装置は、表示領域の外周をシール材で囲み、一対の基板で封止される。ＴＦＴの層間絶縁膜は、基板全面に設けられているため、シール材のパターンが層間絶縁膜の外周縁よりも内側に描画された場合、シール材のパターンの外側に位置する層間絶縁膜の一部から水分や不純物が浸入する恐れがある。従って、ＴＦＴの層間絶縁膜として用いる平坦化絶縁膜の外周は、シール材のパターンの内側、好ましくは、シール材パターンと重なるようにして平坦化絶縁膜の端部をシール材が覆うようにする。なお、シール材６２８で囲まれた領域には透明な充填材６２７を充填する。透明な充填材６２７としては、紫外線硬化樹脂、熱硬化樹脂、シリコーン樹脂、エポキシ樹脂、アクリル樹脂、ポリイミド
樹脂、フェノール樹脂、ＰＶＣ（ポリビニルクロライド）、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることが可能である。
【０１５６】
また、シール材６２８で囲まれた領域に透明な充填材を充填する代わりに、乾燥した不活性ガスを充填してもよく、その場合には、表示を妨げない箇所に酸化カルシウムや酸化バリウムなどのような化学吸着によって水分を吸収する乾燥剤を配置する。
【０１５７】
最後にＦＰＣ６３２を異方性導電膜６３１により公知の方法で端子電極と貼りつける。端子電極は、透明導電膜を用いることが好ましく、ゲート配線と同時に形成された端子電極上に形成する。（図１０）
【０１５８】
以上の工程によって、画素部と駆動回路と端子部とを同一基板上に形成することができる。
【０１５９】
また、発光素子の光は、基板６１０及び封止基板６３３を通過して両側に取り出される。図１０に示す構造は、基板と封止基板の両方を通過させて光を取り出す構造の発光装置である。
【０１６０】
基板と封止基板の両方を通過させて光を取り出す構造の発光装置の構成に応じて、偏光板、円偏光板、またはそれらを組み合わせて設けることができる。その結果、きれいな黒表示を行え、コントラストが向上する。さらに、円偏光板を設けることにより反射光を防止することができる。
【０１６１】
また、透明導電膜からなる第２の電極６２５に代えて反射性の金属材料を用いれば、下方出射型の発光装置とすることができる。また、透明導電膜からなる第１の電極６２３を用いれば上方出射型の発光装置とすることができる。
【０１６２】
また、必要であれば、偏光板や円偏光板だけでなく、他の光学フィルム（位相差板、カラーフィルター、色変換フィルターなど）やマイクロレンズアレイを設けてもよい。例えば、表示領域と重なる封止基板の発光素子側の面あるいは、観察者側の面にカラーフィルターを設け、表示部に設けたＲＧＢの発光素子からそれぞれの発光の色純度を向上させてもよい。また、表示部に白色の発光素子を設け、カラーフィルター、又はカラーフィルター及び色変換層などを別途設けることによってフルカラー表示を可能とさせてもよい。
【０１６３】
また、発光装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、発光装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
【０１６４】
さらに、ビデオ信号がデジタルの発光装置において、画素に入力されるビデオ信号が定電圧（ＣＶ）のものと、定電流（ＣＣ）のものとがある。ビデオ信号が定電圧のもの（ＣＶ）には、発光素子に印加される電圧が一定のもの（ＣＶＣＶ）と、発光素子に印加される電流が一定のもの（ＣＶＣＣ）とがある。また、ビデオ信号が定電流のもの（ＣＣ）には、発光素子に印加される電圧が一定のもの（ＣＣＣＶ）と、発光素子に印加される電流が一定のもの（ＣＣＣＣ）とがある。
【０１６５】
また、発光装置において、静電破壊防止のための保護回路（保護ダイオードなど）を設けてもよい。
【０１６６】
さらに、上記作製方法によって作製される発光表示パネルにＦＰＣや、駆動用の駆動ＩＣを実装する例について説明する。
【０１６７】
図１１（Ａ）に示す図は、ＦＰＣ１２０９を４カ所の端子部１２０８に貼り付けた発光装置の上面図の一例を示している。基板１２１０上には発光素子及びＴＦＴを含む画素部１２０２と、ＴＦＴを含むゲート側駆動回路１２０３と、ＴＦＴを含むソース側駆動回路１２０１とが形成されている。ＴＦＴの活性層が結晶構造を有する半導体膜で構成されており、同一基板上にこれらの回路を形成している。従って、システムオンパネル化を実現したＥＬ表示パネルを作製することができる。
【０１６８】
なお、基板１２１０はコンタクト部以外において保護膜で覆われており、保護膜上に光触媒機能を有する物質を含む下地層が設けられている。
【０１６９】
また、画素部を挟むように２カ所に設けられた接続領域１２０７は、発光素子の第２の電極を下層の配線とコンタクトさせるために設けている。なお、発光素子の第１の電極は画素部に設けられたＴＦＴと電気的に接続している。
【０１７０】
また、封止基板１２０４は、画素部および駆動回路を囲むシール材１２０５、およびシール材に囲まれた充填材料によって基板１２１０と固定されている。また、透明な乾燥剤を含む充填材料を充填する構成としてもよい。また、画素部と重ならない領域に乾燥剤を配置してもよい。
【０１７１】
また、図１１（Ａ）に示した構造は、ＸＧＡクラスの比較的大きなサイズ（例えば対角４．３インチ）の発光装置で好適な例を示したが、図１１（Ｂ）は、狭額縁化させた小型サイズ（例えば対角１．５インチ）で好適なＣＯＧ方式を採用した例である。
【０１７２】
図１１（Ｂ）において、基板１３１０上に駆動ＩＣ１３０１が実装され、駆動ＩＣの先に配置された端子部１３０８にＦＰＣ１３０９を実装している。実装される駆動ＩＣ１３０１は、生産性を向上させる観点から、一辺が３００ｍｍから１０００ｍｍ以上の矩形状の基板上に複数個作り込むとよい。つまり、基板上に駆動回路部と入出力端子を一つのユニットとする回路パターンを複数個形成し、最後に分割して駆動ＩＣを個別に取り出せばよい。駆動ＩＣに用いるＴＦＴの半導体層は、実施の形態１〜４のいずれかに従って結晶化させたものを用いると高性能な駆動ＩＣが得られる。駆動ＩＣの長辺の長さは、画素部の一辺の長さや画素ピッチを考慮して、長辺が１５〜８０ｍｍ、短辺が１〜６ｍｍの矩形状に形成してもよいし、画素領域の一辺、又は画素部の一辺と各駆動回路の一辺とを足した長さに形成してもよい。
【０１７３】
駆動ＩＣのＩＣチップに対する外形寸法の優位性は長辺の長さにあり、長辺が１５〜８０ｍｍで形成された駆動ＩＣを用いると、画素部に対応して実装するのに必要な数がＩＣチップを用いる場合よりも少なくて済み、製造上の歩留まりを向上させることができる。また、ガラス基板上に駆動ＩＣを形成すると、母体として用いる基板の形状に限定されないので生産性を損なうことがない。これは、円形のシリコンウエハからＩＣチップを取り出す場合と比較すると、大きな優位点である。
【０１７４】
また、ＴＡＢ方式を採用してもよく、その場合は、複数のテープを貼り付けて、該テープに駆動ＩＣを実装すればよい。ＣＯＧ方式の場合と同様に、単数のテープに単数の駆動ＩＣを実装してもよく、この場合には、強度の問題から、駆動ＩＣを固定する金属片等を一緒に貼り付けるとよい。
【０１７５】
また、基板１３１０もコンタクト部以外において保護膜で覆われており、保護膜上に光触媒機能を有する物質を含む下地層が設けられている。
【０１７６】
また、画素部１３０２と駆動ＩＣ１３０１の間に設けられた接続領域１３０７は、発光素子の第２の電極を下層の配線とコンタクトさせるために設けている。なお、発光素子の第１の電極は画素部に設けられたＴＦＴと電気的に接続している。
【０１７７】
また、封止基板１３０４は、画素部１３０２を囲むシール材１３０５、およびシール材に囲まれた充填材料によって基板１３１０と固定されている。
【０１７８】
また、画素部のＴＦＴの活性層として非晶質半導体膜を用いる場合には図１１（Ｂ）の構成とするか、もしくは実施の形態６に従って、駆動回路を形成する領域のみに光吸収層を形成することにより、駆動回路を形成する領域のみに多結晶半導体膜を形成することができる。
【０１７９】
また、ここでは表示装置としてアクティブマトリクス型の発光装置の例を示したが、アクティブマトリクス型の液晶表示装置にも適用できることはいうまでもない。アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、素子基板に設けられた画素電極と対向基板に設けられた対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。対向基板と素子基板は、等間隔で配置され、液晶材料が充填されている。液晶材料は、シール材を閉パターンとして気泡が入らないように減圧下で液晶の滴下を行い、両方の基板を貼り合わせる方法を用いてもよいし、開口部を有するシールパターンを設け、ＴＦＴ基板を貼りあわせた後に毛細管現象を用いて液晶を注入するディップ式（汲み上げ式）を用いてもよい。
【０１８０】
また、カラーフィルターを用いずに、光シャッタを行い、ＲＧＢの３色のバックライト光源を高速で点滅させるフィールドシーケンシャル方式の駆動方法を用いた液晶表示装置にも本発明は、適用できる。
【０１８１】
また、本実施の形態は、実施の形態１、実施の形態２、実施の形態３、実施の形態４、実施の形態５、実施の形態６、または実施の形態７と自由に組み合わせることができる。
【０１８２】
（実施の形態９）
本実施の形態では、本発明を用いてＣＰＵ（中央演算装置：Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）を作製した例を図１２（Ａ）〜図１２（Ｃ）、図１３（Ａ）〜図１３（Ｃ）、図１４（Ａ）〜図１４（Ｃ）、図１５（Ａ）、図１５（Ｂ）、及び、図１６を用いて示す。
【０１８３】
図１２（Ａ）に示すように、絶縁表面を有する基板１４００上に下地絶縁膜１４０１を形成する。基板１４００には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板を用いることができる。また、ＰＥＴ、ＰＥＳ、ＰＥＮに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板は、一般的に他の基板と比較して耐熱温度が低い傾向にあるが、本作製工程における処理温度に耐え得るのであれば用いることが可能である。
【０１８４】
下地絶縁膜１４０１は基板１４００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒素を含む酸化珪素などの絶縁膜を用いて形成する。
【０１８５】
下地絶縁膜１４０１上に非晶質半導体膜１４０２を形成する。非晶質半導体膜１４０２の膜厚は２５〜１００ｎｍ（好ましくは３０〜６０ｎｍ）とする。また非晶質半導体は珪素だけではなくシリコンゲルマニウムも用いることができ、シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。ここでは６６ｎｍの珪素を主成分とする半導体膜（非晶質珪素膜、アモルファスシリコンとも表記する）を用いる。
【０１８６】
その後、実施の形態１または実施の形態２と同様に、非晶質半導体膜１４０２上に、絶縁膜１４３４と金属元素あるいは半導体元素等からなる光吸収層１４３５を形成する。
【０１８７】
光吸収層１４３５は成膜後、フォトリソグラフィー法を用いて長手方向を有するパターンに形成する。このとき、パターニングされた光吸収層１４３５は、非晶質半導体膜１４０２に温度分布ができるよう、その幅が０．５〜５０μｍ程度であることが好ましい。また、その間隔は１μｍ以上であることが好ましい。
【０１８８】
この状態で、固体レーザの基本波を光吸収層１４３５に照射することで、非晶質半導体膜１４０２は、低温領域（つまりは非晶質半導体膜１４０２の真上に光吸収層１４３５がない領域）から徐々に高温領域（つまりは非晶質半導体膜１４０２の真上に光吸収層１４３５がある領域）に向かって結晶化が始まり、多結晶半導体膜が形成される。そして、光吸収層１４３５が形成されている領域の真上の位置に粒界が形成される。
【０１８９】
次いで、絶縁膜１４３４及び光吸収層１４３５をエッチングにより取り除く。ここで、絶縁膜１４３４及び光吸収層１４３５は、エッチングせずにパターニングし、ゲート絶縁膜およびゲート電極や配線として用いても良い。あるいは、絶縁膜１４３４のみを残し、光吸収層１４３５をエッチングしても良い。
【０１９０】
次いで、図１２（Ｃ）に示すように、多結晶半導体膜を所定の形状にパターニングし、島状の半導体層１４０６ａ〜１４０６ｅを得る。パターニングは、結晶成長の終端部分の粒界がチャネル形成領域に含まれないように行う。これにより、結晶成長方向の粒界を避けてチャネル形成領域を形成することができる。また、パターニングは薄膜トランジスタのキャリアが移動する方向と光吸収層の長手方向とが直交するように行う。これにより、チャネル長方向に結晶粒界が一つも含まれないように形成することができる。本発明において上記のようにパターニングを行うことにより、電気的特性が高い薄膜トランジスタを得ることができる。
【０１９１】
次いで、必要があれば、薄膜トランジスタの電気特性であるしきい値をよりゼロに近づかせるために不純物元素（ボロンなど）を微量に添加する。
【０１９２】
次いで、島状の半導体層１４０６ａ〜１４０６ｅを覆う絶縁膜、いわゆるゲート絶縁膜１４０８を形成する。なお、ゲート絶縁膜１４０８の形成前に、島状の半導体膜の表面をフッ酸等により洗浄する。ゲート絶縁膜１４０８はプラズマＣＶＤ法またはスパッタ法を用い、厚さを１０〜１５０ｎｍ、好ましくは２０〜４０ｎｍとしてシリコンを含む絶縁膜で形成する。勿論、ゲート絶縁膜は酸化珪素膜に限定されるものでなく、他のシリコンを含む絶縁膜（窒化珪素膜や酸化窒化珪素膜など）を単層または積層構造として用いてもよい。
【０１９３】
その後、ゲート絶縁膜１４０８上にゲート電極となる導電膜１４０９ａ、１４０９ｂを形成する。ここではゲート電極を２層構造としたが、勿論、単層であっても３層以上の積層であってもよい。導電膜１４０９ａ、１４０９ｂは、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。
【０１９４】
次いで、図１３（Ａ）に示すように、第１の導電膜１４０９ａ、第２の導電膜１４０９ｂを、エッチングするためのレジストマスク１４１０を形成する。なお、レジストマスク１４１０の端部はテーパー形状を有すればよく、レジストマスクの形状は扇形、又は台形となってもよい。
【０１９５】
次いで、図１３（Ｂ）に示すように、レジストマスク１４１０を用いて、第２の導電膜１４０９ｂを選択的にエッチングする。なお、第１の導電膜１４０９ａは、ゲート絶縁膜や半導体膜がエッチングされないよう、いわゆるエッチングストッパーとして機能する。エッチングされた第２の導電膜１４０９ｂは、０．２μｍ以上１．０μｍ以下のゲート長１４１３を有する。
【０１９６】
次いで、図１３（Ｃ）に示すように、レジストマスク１４１０を設けた状態で、第１の導電膜１４０９ａをエッチングする。このとき、ゲート絶縁膜１４０８と、第１の導電膜１４０９ａとの選択比の高い条件で第１の導電膜１４０９ａをエッチングする。この工程により、レジストマスク１４１０、第２の導電膜１４０９ｂも多少エッチングされ、さらに細くなることがある。以上のようにゲート長が１．０μｍ以下と非常に小さいゲート電極が形成される。
【０１９７】
次いで、レジストマスク１４１０をＯ2アッシングやレジスト剥離液により除去し、不純物添加用のレジストマスク１４１５を適宜、形成する。ここでは、ｐチャネル型ＴＦＴとなる領域を覆うようにレジストマスク１４１５を形成する。
【０１９８】
次いで、図１４（Ａ）に示すように、ｎチャネル型ＴＦＴとなる領域に、ゲート電極をマスクとして自己整合的に不純物元素であるリン（Ｐ）を添加する。ここでは、ホスフィン（ＰＨ3）を６０〜８０ｋｅＶでドーピングする。この工程によって、ｎチャネル型のＴＦＴとなる領域に、不純物領域１４１６ａ〜１４１６ｃが形成される。
【０１９９】
次いで、レジストマスク１４１５を除去して、ｎチャネル型ＴＦＴとなる領域を覆うようにレジストマスク１４１７を形成する。次いで、図１４（Ｂ）に示すように、ゲート電極をマスクとして、自己整合的に不純物元素であるボロン（Ｂ）を添加する。この工程によって、ｐチャネル型ＴＦＴとなる領域に不純物領域１４１８ａ、１４１８ｂが形成される。
【０２００】
次いで、レジストマスク１４１７を除去した後、図１４（Ｃ）に示すように、ゲート電極の側面を覆う絶縁膜、いわゆるサイドウォール１４１９ａ〜１４１９ｃを形成する。サイドウォールは、プラズマＣＶＤ法や減圧ＣＶＤ（ＬＰＣＶＤ）法を用いて、珪素を有する絶縁膜を形成した後、適宜、エッチングを行うことにより形成することができる。
【０２０１】
次いで、ｐチャネル型のＴＦＴ上にレジストマスク１４２１を形成し、フォスフィン（ＰＨ3）を１５〜２５ｋｅＶでドーピングし、高濃度不純物領域、いわゆるソース領域及びドレイン領域を形成する。この工程によって、図１４（Ｃ）に示すように、サイドウォール１４１９ａ〜１４１９ｃをマスクとして、自己整合的に高濃度不純物領域１４２０ａ〜１４２０ｃが形成される。
【０２０２】
次いで、レジストマスク１４２１をＯ2アッシングやレジスト剥離液により除去する。
【０２０３】
次いで、各不純物領域を活性化するための加熱処理を行う。ここでは、レーザ照射により不純物領域の活性化を行う。また、基板を窒素雰囲気中で５５０℃に加熱することにより不純物領域の活性化を行ってもよい。
【０２０４】
次いで、ゲート絶縁膜１４０８およびゲート電極を覆う第１の層間絶縁膜１４２２を形成する。第１の層間絶縁膜１４２２は水素を有する無機絶縁膜、例えば窒化珪素膜を用いる。
【０２０５】
その後、加熱処理を行い、水素化を施す。第１の層間絶縁膜１４２２である窒化珪素膜から放出される水素により、酸化珪素膜や珪素膜のダングリングボンドを終端する。
【０２０６】
次いで、図１５（Ａ）に示すように、第１の層間絶縁膜１４２２を覆うように第２の層間絶縁膜１４２３を形成する。第２の層間絶縁膜１４２３は、無機材料（酸化珪素、窒化珪素、酸素を含む窒化珪素など）、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、シロキサン、又はそれらの積層構造を用いることができる。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０２０７】
次いで、ゲート絶縁膜１４０８、第１の層間絶縁膜１４２２、第２の層間絶縁膜１４２３に開口部、いわゆるコンタクトホールを形成する。そして、図１５（Ｂ）に示すように各不純物領域と接続する配線１４２５ａ〜１４２５ｅを形成する。また、必要であれば、同時にゲート電極と接続する配線も形成する。なお、これらの配線は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）もしくはシリコン（Ｓｉ）の元素からなる膜又はこれらの元素を用いた合金膜を用いればよい。加えて、これらの配線は、ニッケル、コバルト、鉄のうち少なくとも１種の元素、及び炭素を含むアルミニウム合金膜で形成してもよい。
【０２０８】
以上のようにして、低濃度不純物領域を有するように形成するＬＤＤ構造からなり、ゲート長が１．０μｍ以下となるｎチャネル型の薄膜トランジスタを形成することができる。また、低濃度不純物領域を有さないように形成するいわゆるシングル・ドレイン構造からなり、ゲート長が１．０μｍ以下となるｐチャネル型の薄膜トランジスタが完成する。なおゲート長が１．０μｍ以下となるＴＦＴをサブミクロンＴＦＴとも表記できる。ｐチャネル型の薄膜トランジスタは、ホットキャリアによる劣化や短チャネル効果が生じにくいことから、シングル・ドレイン構造とすることができる。
【０２０９】
なお本発明において、ｐチャネル型の薄膜トランジスタをＬＤＤ構造としてもよい。さらにｎチャネル型の薄膜トランジスタ、及びｐチャネル型の薄膜トランジスタにおいて、ＬＤＤ構造に代えて、低濃度不純物領域がゲート電極と重なる、いわゆるＧＯＬＤ構造を有してもよい。
【０２１０】
以上のように形成された薄膜トランジスタを有する半導体装置、本実施例においてはＣＰＵを作製することができ、駆動電圧５Ｖで、動作周波数３０ＭＨｚと高速動作が可能となる。
【０２１１】
次に、上述の薄膜トランジスタを適宜用いて各種回路を構成する例を図１６を用いて説明する。図１６はガラス基板１６００上に形成したＣＰＵのブロック図を示している。
【０２１２】
図１６に示すＣＰＵは、基板１６００上に、演算回路（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ）１６０１、演算回路用の制御部（ＡＬＵ  Ｃｏｎｔｒｏｌｌｅｒ）１６０２、命令解析部（Ｉｎｓｔｒｕｃｔｉｏｎ  Ｄｅｃｏｄｅｒ）１６０３、割り込み制御部（Ｉｎｔｅｒｒｕｐｔ  Ｃｏｎｔｒｏｌｌｅｒ）１６０４、タイミング制御部（Ｔｉｍｉｎｇ  Ｃｏｎｔｒｏｌｌｅｒ）１６０５、レジスタ（Ｒｅｇｉｓｔｅｒ）１６０６、レジスタ制御部（Ｒｅｇｉｓｔｅｒ  Ｃｏｎｔｒｏｌｌｅｒ）１６０７、バスインターフェース（Ｂｕｓ  Ｉ／Ｆ）１６０８、書き換え可能なＲＯＭ１６０９、ＲＯＭインターフェース（ＲＯＭ  Ｉ／Ｆ）１６２０とを主に有している。またＲＯＭ１６０９及びＲＯＭ  Ｉ／Ｆ１６２０は、別チップに設けても良い。
【０２１３】
勿論、図１６に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
【０２１４】
バスインターフェース１６０８を介してＣＰＵに入力された命令は、命令解析部１６０３に入力され、デコードされた後、演算回路用の制御部１６０２、割り込み制御部１６０４、レジスタ制御部１６０７、タイミング制御部１６０５に入力される。
【０２１５】
演算回路用の制御部１６０２、割り込み制御部１６０４、レジスタ制御部１６０７、タイミング制御部１６０５は、デコードされた命令に基づき、各種制御を行う。具体的に演算回路用の制御部１６０２は、演算回路１６０１の動作を制御するための信号を生成する。また、割り込み制御部１６０４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタ制御部１６０７は、レジスタ１６０６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１６０６の読み出しや書き込みを行う。
【０２１６】
また、タイミング制御部１６０５は、演算回路１６０１、演算回路用の制御部１６０２、命令解析部１６０３、割り込み制御部１６０４、レジスタ制御部１６０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部１６０５は、基準クロック信号ＣＬＫ１（１６２１）を元に、内部クロック信号ＣＬＫ２（１６２２）を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。
【０２１７】
本発明により、一度の走査で広い面積のレーザ光照射を行うことができるので、低コストなＣＰＵを作製することができる。
【０２１８】
また、本実施の形態は実施の形態１、実施の形態２、実施の形態３、実施の形態４、実施の形態５、実施の形態６、または実施の形態７と自由に組み合わせることができる。
【０２１９】
（実施の形態１０）
ここでは、本発明を用いてＩＣタグを作製した例を図１７（Ａ）〜図１７（Ｅ）、図１８（Ａ）〜図１８（Ｅ）、図１９（Ａ）〜図１９（Ｃ）、図２０（Ａ）、及び図２０（Ｂ）を用いて示す。
【０２２０】
なお、ＩＣタグの集積回路に用いられる半導体素子として絶縁分離されたＴＦＴを用いた例を以下に示すが、ＩＣタグの集積回路に用いられる半導体素子はＴＦＴに限定されず、あらゆる素子を用いることができる。例えば、ＴＦＴの他に、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタなどが代表的に挙げられる。
【０２２１】
まず、図１７（Ａ）に示すように、スパッタ法を用いてガラス基板（第１の基板）１５００上に剥離層１５０１を形成する。剥離層１５０１は、スパッタ法、減圧ＣＶＤ法、プラズマＣＶＤ法等を用いて形成することができる。本実施例では、膜厚５０ｎｍ程度の非晶質シリコンを減圧ＣＶＤ法で形成し、剥離層１５０１として用いる。なお剥離層１５０１はシリコンに限定されない。剥離層１５０１には、近赤外域から赤外域の吸収率が低い材料を用いることができる。剥離層１５０１の膜厚は、５０〜６０ｎｍとするのが望ましい。
【０２２２】
次いで、剥離層１５０１上に、下地絶縁膜１５０２を形成する。下地絶縁膜１５０２は第１の基板中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、ＴＦＴなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。また、下地絶縁膜１５０２は、後の半導体素子を剥離する工程において、半導体素子を保護する役目も有している。下地絶縁膜１５０２は単層であっても複数の絶縁膜を積層したものであっても良い。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒素を含む酸化珪素（ＳｉＯＮ）、酸素を含む窒化珪素（ＳｉＮＯ）などの絶縁膜を用いて形成する。
【０２２３】
次に、下地絶縁膜１５０２上に非晶質構造を有する半導体膜１５０３を形成する。半導体膜１５０３は、下地絶縁膜１５０２を形成した後、大気に曝さずに形成することが望ましい。半導体膜の膜厚は２０〜２００ｎｍ（望ましくは４０〜１７０ｎｍ、好ましくは５０〜１５０ｎｍ）とする。
【０２２４】
その後、実施の形態１または実施の形態２と同様に、非晶質構造を有する半導体膜１５０３上に、絶縁膜１５６１と金属元素あるいは半導体元素等からなる光吸収層１５６２を形成する。
【０２２５】
光吸収層１５６２は成膜後、フォトリソグラフィー法を用いて長手方向を有するパターンに形成する。このとき、パターニングされた光吸収層１５６２は、非晶質構造を有する半導体膜１５０３に温度分布ができるよう、その幅が０．５〜５０μｍ程度であることが好ましい。また、その間隔は１μｍ以上であることが好ましい。
【０２２６】
この状態で、実施の形態１または実施の形態２と同様に固体レーザの基本波を光吸収層１５６２に照射することによって非晶質構造を有する半導体膜１５０３を結晶化する。そして、多結晶半導体膜１５０３’が形成される。
【０２２７】
次いで、絶縁膜１５６１及び光吸収層１５６２をエッチングにより取り除く。ここで、絶縁膜１５６１及び光吸収層１５６２は、エッチングせずにパターニングし、ゲート絶縁膜およびゲート電極や配線として用いても良い。あるいは、絶縁膜１５６１のみを残し、光吸収層１５６２をエッチングしても良い。
【０２２８】
次いで、図１７（Ｂ）に示すように、多結晶半導体１５０３’をパターニングする。パターニングは、結晶成長の終端部分の粒界がチャネル形成領域に含まれないように行う。また、パターニングは薄膜トランジスタのキャリアが移動する方向と光吸収層の長手方向とが直交するように行う。これにより、電気的特性が高い薄膜トランジスタを得ることができる。そして、島状の半導体膜１５０６〜１５０８を形成した後、ゲート絶縁膜１５０９を形成する。ゲート絶縁膜１５０９は、プラズマＣＶＤ法又はスパッタリング法などを用い、窒化珪素、酸化珪素、窒素を含む酸化珪素又は酸素を含む窒化珪素を含む膜を、単層で、又は積層させて形成することができる。
【０２２９】
なお、ゲート絶縁膜１５０９を形成した後、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行ない、島状の半導体膜１５０６〜１５０８を水素化する工程を行なっても良い。また、水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０２３０】
次に図１７（Ｃ）に示すように、ゲート電極１５１０〜１５１２を形成する。ここでは、ＳｉとＷをスパッタ法で積層するように形成した後、レジスト１５１３をマスクとしてエッチングを行なうことにより、ゲート電極１５１０〜１５１２を形成した。勿論、ゲート電極１５１０〜１５１２の導電材料、構造、作製方法は、これに限定されるものではなく、適宜選択することができる。例えば、ｎ型を付与する不純物がドーピングされたＳｉとＮｉＳｉ（ニッケルシリサイド）との積層構造や、ＴａＮ（窒化タンタル）とＷ（タングステン）の積層構造としてもよい。また、種々の導電材料を用いて単層で形成しても良い。また、ゲート電極とアンテナとを同時に形成する場合には、それらの機能を考慮して材料を選択すればよい。
【０２３１】
また、レジストマスクの代わりに、ＳｉＯｘ等のマスクを用いてもよい。この場合、パターニングしてＳｉＯｘ、ＳｉＯＮ等のマスク（ハードマスクと呼ばれる。）を形成する工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の幅のゲート電極１５１０〜１５１２を形成することができる。また、レジスト１５１３を用いずに、液滴吐出法を用いて選択的にゲート電極１５１０〜１５１２を形成しても良い。
【０２３２】
次いで、図１７（Ｄ）に示すように、ｐチャネル型ＴＦＴとなる島状の半導体膜１５０７をレジスト１５１５で覆い、ゲート電極１５１０、１５１２をマスクとして、島状の半導体膜１５０６、１５０８に、ｎ型を付与する不純物元素（代表的にはＰ（リン）又はＡｓ（砒素））を低濃度にドープする。このドーピング工程によって、ゲート絶縁膜１５０９を介してドーピングがなされ、島状の半導体膜１５０６、１５０８に、一対の低濃度不純物領域１５１６、１５１７が形成される。なお、このドーピング工程は、ｐチャネル型ＴＦＴとなる島状の半導体膜１５０７をレジストで覆わずに行っても良い。
【０２３３】
次いで、図１７（Ｅ）に示すように、レジスト１５１５をアッシング等により除去した後、ｎチャネル型ＴＦＴとなる島状の半導体膜１５０６、１５０８を覆うように、レジスト１５１８を新たに形成し、ゲート電極１５１１をマスクとして、島状の半導体膜１５０７に、ｐ型を付与する不純物元素（代表的にはＢ（ホウ素））を高濃度にドープする。このドーピング工程によって、ゲート絶縁膜１５０９を介してドーピングがなされ、島状の半導体膜１５０７に、一対のｐ型の高濃度不純物領域１５２０が形成される。
【０２３４】
次いで、図１８（Ａ）に示すように、レジスト１５１８をアッシング等により除去した後、ゲート絶縁膜１５０９及びゲート電極１５１０〜１５１２を覆うように、絶縁膜１５２１を形成する。
【０２３５】
その後、エッチバック法により、絶縁膜１５２１、ゲート絶縁膜１５０９を部分的にエッチングし、図１８（Ｂ）に示すように、ゲート電極１５１０〜１５１２の側壁に接するサイドウォール１５２２〜１５２４を自己整合的（セルフアライン）に形成する。エッチングガスとしては、ＣＨＦ3とＨｅの混合ガスを用いた。なお、サイドウォールを形成する工程は、これらに限定されるものではない。
【０２３６】
次いで、図１８（Ｃ）に示すように、ｐチャネル型ＴＦＴとなる島状の半導体膜１５０７を覆うように、レジスト１５２６を新たに形成し、ゲート電極１５１０、１５１２及びサイドウォール１５２２、１５２４をマスクとして、ｎ型を付与する不純物元素（代表的にはＰ又はＡｓ）を高濃度にドープする。このドーピング工程によって、ゲート絶縁膜１５０９を介してドーピングがなされ、島状の半導体膜１５０６、１５０８に、一対のｎ型の高濃度不純物領域１５２７、１５２８が形成される。
【０２３７】
次に、レジスト１５２６をアッシング等により除去した後、不純物領域の熱活性化を行っても良い。例えば、５０ｎｍのＳｉＯＮ膜を成膜した後、５５０℃、４時間、窒素雰囲気下において、加熱処理を行なえばよい。また、水素を含むＳｉＮｘ膜を、１００ｎｍの膜厚に形成した後、４１０℃、１時間、窒素雰囲気下において、加熱処理を行なうことにより、多結晶半導体膜の欠陥を改善することができる。これは、例えば、多結晶半導体膜中に存在するダングリングボンドを終端させるものであり、水素化処理工程などと呼ばれる。
【０２３８】
上述した一連の工程により、ｎチャネル型ＴＦＴ１５３０、ｐチャネル型ＴＦＴ１５３１、ｎチャネル型ＴＦＴ１５３２が形成される。上記作製工程において、エッチバック法の条件を適宜変更し、サイドウォールのサイズを調整することで、チャネル長０．２μｍ〜２μｍのＴＦＴを形成することができる。
【０２３９】
さらに、この後、ＴＦＴ１５３０〜１５３２を保護するためのパッシベーション膜を形成しても良い。
【０２４０】
次いで、図１８（Ｄ）に示すように、ＴＦＴ１５３０〜１５３２を覆うように、第１の層間絶縁膜１５３３を形成する。
【０２４１】
さらに、第１の層間絶縁膜１５３３上に、第２の層間絶縁膜１５３４を形成する。なお、第１の層間絶縁膜１５３３又は第２の層間絶縁膜１５３４と、後に形成される配線を構成する導電材料等との熱膨張率の差から生じる応力によって、第１の層間絶縁膜１５３３又は第２の層間絶縁膜１５３４の膜剥がれや割れが生じるのを防ぐために、第１の層間絶縁膜１５３３又は第２の層間絶縁膜１５３４中にフィラーを混入させておいても良い。
【０２４２】
次いで、図１８（Ｄ）に示すように、第１の層間絶縁膜１５３３、第２の層間絶縁膜１５３４及びゲート絶縁膜１５０９にコンタクトホールを形成し、ＴＦＴ１５３０〜１５３２に接続する配線１５３５〜１５３９を形成する。なお、配線１５３５、１５３６はｎチャネル型ＴＦＴ１５３０の高濃度不純物領域１５２７に、配線１５３６、１５３７はｐチャネル型ＴＦＴ１５３１の高濃度不純物領域１５２０に、配線１５３８、１５３９はｎチャネル型ＴＦＴ１５３２の高濃度不純物領域１５２８に、それぞれ接続されている。さらに配線１５３９は、ｎチャネル型ＴＦＴ１５３２のゲート電極１５１２にも接続されている。ｎチャネル型ＴＦＴ１５３２は、乱数ＲＯＭのメモリ素子として用いることができる。
【０２４３】
次いで、図１８（Ｅ）に示すように、配線１５３５〜１５３９を覆うように、第２の層間絶縁膜１５３４上に第３の層間絶縁膜１５４１を形成する。第３の層間絶縁膜１５４１は、配線１５３５が一部露出する様な位置に開口部を有するように形成する。なお、第３の層間絶縁膜１５４１は、第１の層間絶縁膜１５３３と同様の材料を用いて形成することが可能である。
【０２４４】
次に、第３の層間絶縁膜１５４１上にアンテナ１５４２を形成する。アンテナ１５４２は、Ａｇ、Ａｕ、Ｃｕ、Ｐｄ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ａｌ、Ｆｅ、Ｃｏ、Ｚｎ、Ｓｎ、Ｎｉなどの金属、金属化合物を１つまたは複数有する導電材料を用いることができる。そしてアンテナ１５４２は、配線１５３５と接続されている。なお、図１８（Ｅ）では、アンテナ１５４２が配線１５３５と直接接続されているが、本実施の形態のＩＣタグはこの構成に限定されない。例えば別途形成した配線を用いて、アンテナ１５４２と配線１５３５とを電気的に接続するようにしても良い。
【０２４５】
アンテナ１５４２は印刷法、フォトリソグラフィ法、蒸着法または液滴吐出法などを用いて形成することができる。図１８（Ｅ）では、アンテナ１５４２が単層の導電膜で形成されているが、複数の導電膜が積層されたアンテナ１５４２を形成することも可能である。例えば、Ｎｉなどで形成した配線に、Ｃｕを無電解めっきでコーティングして、アンテナ１５４２を形成しても良い。
【０２４６】
なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出して所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。また印刷法にはスクリーン印刷法、オフセット印刷法などが含まれる。印刷法、液滴吐出法を用いることで、露光用のマスクを用いずとも、アンテナ１５４２を形成することが可能になる。また、液滴吐出法、印刷法だと、フォトリソグラフィ法と異なり、エッチングにより除去されてしまうような材料の無駄がない。また高価な露光用のマスクを用いなくとも良いので、ＩＣタグの作製に費やされるコストを抑えることができる。
【０２４７】
液滴吐出法または各種印刷法を用いる場合、例えば、ＣｕをＡｇでコートした導電粒子なども用いることが可能である。なお液滴吐出法を用いてアンテナ１５４２を形成する場合、該アンテナ１５４２の密着性が高まるような処理を、第３の層間絶縁膜１５４１の表面に施すことが望ましい。
【０２４８】
密着性を高めることができる方法として、具体的には、例えば触媒作用により導電膜または絶縁膜の密着性を高めることができる金属または金属化合物を第３の層間絶縁膜１５４１の表面に付着させる方法、形成される導電膜または絶縁膜との密着性が高い有機系の絶縁膜、金属、金属化合物を第３の層間絶縁膜１５４１の表面に付着させる方法、第３の層間絶縁膜１５４１の表面に大気圧下または減圧下においてプラズマ処理を施し、表面改質を行なう方法などが挙げられる。
【０２４９】
第３の層間絶縁膜１５４１に付着させる金属または金属化合物が導電性を有する場合、アンテナの正常な動作が妨げられないように、そのシート抵抗を制御する。具体的には、導電性を有する金属または金属化合物の平均の厚さを、例えば１〜１０ｎｍとなるように制御したり、該金属または金属化合物を酸化により部分的に、または全体的に絶縁化したりすれば良い。或いは、密着性を高めたい領域以外は、付着した金属または金属化合物をエッチングにより選択的に除去しても良い。また金属または金属化合物を、予め基板の全面に付着させるのではなく、液滴吐出法、印刷法、ゾル−ゲル法などを用いて特定の領域にのみ選択的に付着させても良い。なお金属または金属化合物は、第３の層間絶縁膜１５４１の表面において完全に連続した膜状である必要はなく、ある程度分散した状態であっても良い。
【０２５０】
そして、図１９（Ａ）に示すように、アンテナ１５４２を形成した後、アンテナ１５４２を覆うように、第３の層間絶縁膜１５４１上に保護層１５４５を形成する。保護層１５４５は、後に剥離層１５０１をエッチングにより除去する際に、アンテナ１５４２を保護することができる材料を用いる。例えば、水またはアルコール類に可溶なエポキシ系、アクリレート系、シリコン系の樹脂を全面に塗布することで保護層１５４５を形成することができる。
【０２５１】
次いで、図１９（Ｂ）に示すように、ＩＣタグを個別に分離するために溝１５４６を形成する。溝１５４６は、剥離層１５０１が露出する程度であれば良い。溝１５４６の形成は、ダイシング、スクライビングなどを用いることができる。なお、第１の基板１５００上に形成されているＩＣタグを分離する必要がない場合、必ずしも溝１５４６を形成する必要はない。
【０２５２】
次いで、図１９（Ｃ）に示すように、剥離層１５０１をエッチングにより除去する。ここでは、エッチングガスとしてハロゲン化フッ素を用い、該ガスを溝１５４６から導入する。例えばＣｌＦ3（三フッ化塩素）を用い、温度を３５０℃とし、流量を３００ｓｃｃｍ（ｓｔａｎｄａｒｄ  ｃｍ3  ／ｍｉｎ）とし、気圧を７９８Ｐａとし、処理時間を３時間とした条件で行なう。また、ＣｌＦ3ガスに窒素を混ぜたガスを用いても良い。ＣｌＦ3等のハロゲン化フッ素を用いることで、剥離層１５０１が選択的にエッチングされ、第１の基板１５００をＴＦＴ１５３０〜１５３２から剥離することができる。なおハロゲン化フッ素は、気体であっても液体であってもどちらでも良い。
【０２５３】
次に図２０（Ａ）に示すように、剥離されたＴＦＴ１５３０〜１５３２及びアンテナ１５４２を、接着剤１５５０を用いて第２の基板１５５１に貼り合わせる。接着剤１５５０は、第２の基板１５５１と下地絶縁膜１５０２とを貼り合わせることができる材料を用いる。接着剤１５５０は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
【０２５４】
なお、第２の基板１５５１として、フレキシブルな紙またはフレキシブルなプラスチックなどの有機材料を用いることができる。
【０２５５】
次いで、図２０（Ｂ）に示すように、保護層１５４５を除去した後、アンテナ１５４２を覆うように接着剤１５５２を第３の層間絶縁膜１５４１上に塗布し、カバー材１５５３を貼り合わせる。カバー材１５５３は第２の基板１５５１と同様に、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。接着剤１５５２の厚さは、例えば１０〜２００μｍとすれば良い。
【０２５６】
また接着剤１５５２は、カバー材１５５３と第３の層間絶縁膜１５４１及びアンテナ１５４２とを貼り合わせることができる材料を用いる。接着剤１５５２は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
【０２５７】
上述した各工程を経て、ＩＣタグが完成する。上記作製方法によって、トータルの膜厚０．３μｍ以上３μｍ以下、代表的には２μｍ程度の飛躍的に薄い集積回路を第２の基板１５５１とカバー材１５５３との間に形成することができる。
【０２５８】
なお、集積回路の厚さは、半導体素子自体の厚さのみならず、接着剤１５５０と接着剤１５５２との間に形成された各種絶縁膜及び層間絶縁膜の厚さを含めるものとする。また、ＩＣタグが有する集積回路の占める面積を、５ｍｍ四方（２５ｍｍ2）以下、より望ましくは０．３ｍｍ四方（０．０９ｍｍ2）〜４ｍｍ四方（１６ｍｍ2）程度とすることができる。
【０２５９】
なお、本実施の形態では、耐熱性の高い第１の基板１５００と集積回路の間に剥離層を設け、エッチングにより該剥離層を除去することで基板と集積回路とを剥離する方法について示したが、本発明のＩＣタグの作製方法は、この構成に限定されない。例えば、耐熱性の高い基板と集積回路の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して集積回路を剥離しても良い。或いは、耐熱性の高い基板と集積回路の間に、水素を含む非晶質半導体膜を用いた剥離層を設け、レーザ光の照射により該剥離層を除去することで基板と集積回路とを剥離しても良い。或いは、集積回路が形成された耐熱性の高い基板を機械的に削除または溶液やガスによるエッチングで除去することで集積回路を基板から切り離しても良い。
【０２６０】
なお、本実施の形態では、アンテナを集積回路と同じ基板上に形成している例について説明したが、本発明はこの構成に限定されない。別の基板上に形成したアンテナと集積回路とを、後に貼り合わせることで、電気的に接続するようにしても良い。
【０２６１】
なお一般的にＲＦＩＣで用いられている電波の周波数は、１３．５６ＭＨｚ、２．４５ＧＨｚが多く、該周波数の電波を検波できるようにＩＣタグを形成することが、汎用性を高める上で非常に重要である。
【０２６２】
また本実施例のＩＣタグでは、半導体基板を用いて形成されたＲＦＩＣよりも電波が遮蔽されにくく、電波の遮蔽により信号が減衰するのを防ぐことができるというメリットを有している。よって、半導体基板を用いずに済むので、ＩＣタグのコストを大幅に低くすることができる。
【０２６３】
なお、本実施の形態では、集積回路を剥離して、可撓性を有する基板に貼り合わせる例について説明したが、本発明はこの構成に限定されない。例えばガラス基板のように、集積回路の作製工程における熱処理に耐えうるような、耐熱温度を有している基板を用いる場合、必ずしも集積回路を剥離する必要はない。
【０２６４】
また、本実施の形態は実施の形態１、実施の形態２、実施の形態３、実施の形態４、実施の形態５、実施の形態６、または実施の形態７と自由に組み合わせることができる。
【０２６５】
（実施の形態１１）
本発明のレーザ照射方法を用いて作製したＴＦＴを様々な電子機器を完成させることができる。そのような電子機器としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ））等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。
【０２６６】
本発明を用いることにより、半導体膜に対して良好にレーザ照射処理を行うことができるため、集積度を向上することが可能となる。また、作製した半導体素子の製品の品質は良好な状態であり、かつばらつきをなくすことが可能になる。その具体例を図２１を用いて説明する。
【０２６７】
図２１（Ａ）は表示装置であり、筐体１９０１、支持台１９０２、表示部１９０３、スピーカー部１９０４、ビデオ入力端子１９０５などを含む。この表示装置は、他の実施例で示した作製方法により形成した薄膜トランジスタをその表示部１９０３および駆動回路に用いることにより作製される。なお、表示装置には液晶表示装置、発光装置などがあり、具体的にはコンピュータ用、テレビ受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０２６８】
図２１（Ｂ）はコンピュータであり、筐体１９１１、表示部１９１２、キーボード１９１３、外部接続ポート１９１４、ポインティングマウス１９１５などを含む。上述した実施の形態で示した作製方法を用いることにより、表示部１９１２やその他の回路への適用が可能である。さらに、本発明は本体内部のＣＰＵ、メモリなどの半導体装置にも適用が可能である。
【０２６９】
また、図２１（Ｃ）は携帯電話であり、携帯情報端末の１つの代表例である。この携帯電話は筐体１９２１、表示部１９２２、センサ部１９２４、操作キー１９２３などを含む。センサ部１９２４は、光センサ素子を有しており、センサ部１９２４で得られる照度に合わせて表示部１９２２の輝度コントロールを行ったり、センサ部１９２４で得られる照度に合わせて操作キー１９２３の照明制御を行うことで携帯電話の消費電流を抑えることができる。また、ＣＣＤなどの撮像機能を有する携帯電話であれば、光学ファインダーの近くに設けられたセンサ部１９２４のセンサ受光量が変化することで撮影者が光学ファインダーを覗いたか否かを検出する。撮影者が光学ファインダーを覗いている場合には、表示部１９２２をオフとすることで消費電力を抑えることができる。
【０２７０】
上記の携帯電話を初めとして、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ、情報携帯端末）、デジタルカメラ、小型ゲーム機などの電子機器は携帯情報端末であるため、表示画面が小さい。従って、上述した実施の形態で示した微細なトランジスタを用いてＣＰＵ、メモリ、センサなどの機能回路を形成することによって、小型・軽量化を図ることができる。
【０２７１】
また、本発明のレーザ照射装置を用いて作成したＴＦＴを薄膜集積回路、または非接触型薄膜集積回路装置（無線ＩＣタグ、ＲＦＩＤ（無線認証、Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）とも呼ばれる）として用いることもできる。また、ＩＣタグを様々な電子機器に貼り付けることにより、電子機器の流通経路などを明確にすることができる。
【０２７２】
図２１（Ｄ）は、パスポート１９４１に無線ＩＣタグ１９４２を付けている状態を示している。また、パスポート１９４１に無線ＩＣタグを埋め込んでもよい。同様にして、運転免許証、クレジットカード、紙幣、硬貨、証券、商品券、チケット、トラベラーズチェック（Ｔ／Ｃ）、健康保険証、住民票、戸籍謄本などに無線ＩＣタグを付けたり埋め込むことができる。この場合、本物であることを示す情報のみを無線ＩＣタグに入力しておき、不正に情報を読み取ったり書き込んだりできないようにアクセス権を設定する。これは、他の実施例で示したメモリを用いることにより実現できる。このようにタグとして利用することによって、偽造されたものと区別することが可能になる。
【０２７３】
このほかに、無線ＩＣタグをメモリとして用いることも可能である。図２１（Ｅ）は無線ＩＣタグ１９５１を野菜の包装に貼り付けるラベルに用いた場合の例を示している。また、包装そのものに無線ＩＣタグを貼り付けたり埋め込んだりしても構わない。無線ＩＣタグ１９５１には、生産地、生産者、製造年月日、加工方法などの生産段階のプロセスや、商品の流通プロセス、価格、数量、用途、形状、重量、賞味期限、各種認証情報などを記録することが可能になる。無線ＩＣタグ１９５１からの情報は、無線式のリーダ１９５２のアンテナ部１９５３で受信して読み取り、リーダ１９５２の表示部１９５４に表示することによって、卸売業者、小売業者、消費者が把握することが容易になる。また、生産者、取引業者、消費者のそれぞれに対してアクセス権を設定することによって、アクセス権を有しない場合は読み込み、書き込み、書き換え、または消去ができない仕組みになっている。
【０２７４】
また、無線ＩＣタグは以下のように用いることができる。会計の際に無線ＩＣタグに会計を済ませたことを記入し、出口にチェック手段を設け、会計済みであることを無線ＩＣタグに書き込まれているかをチェックする。会計を済ませていないで店を出ようとすると、警報が鳴る。この方法によって、会計のし忘れや万引きを予防することができる。
【０２７５】
さらに、顧客のプライバシー保護を考慮すると、次のような方法にすることも可能である。レジで会計をする段階で、（１）無線ＩＣタグに入力されているデータを暗証番号などでロックする、（２）無線ＩＣタグに入力されているデータそのものを暗号化する、（３）無線ＩＣタグに入力されているデータを消去する、（４）無線ＩＣタグに入力されているデータを破壊する、のいずれかを行う。これらは他の実施例にて挙げたメモリを用いることによって実現することができる。そして、出口にチェック手段を設け、（１）〜（４）のいずれかの処理が行われたか、または無線ＩＣタグのデータに何も処理が行われていない状態であるかをチェックすることによって、会計の有無をチェックする。このようにすると、店内では会計の有無を確認することが可能であり、店外では所有者の意志に反して無線ＩＣタグの情報を読み取られることを防止することができる。
【０２７６】
以上に挙げた無線ＩＣタグは、従来用いているバーコードより製造コストが高いため、コスト低減を図る必要がある。本発明を用いることによって、一度の走査で大粒径結晶が形成される領域を拡大することができるため、コストの低減に有効である。また、どの無線ＩＣタグも品質が高く、かつ性能のばらつきがないように製作することができる。
【０２７７】
以上のように、本発明により作製された半導体装置の適用範囲は極めて広く、本発明により作製された半導体装置を様々な分野の電子機器に用いることができる。
【０２７８】
また、本実施の形態は、実施の形態１、実施の形態２、実施の形態３、実施の形態４、実施の形態５、実施の形態６、実施の形態７、実施の形態８、実施の形態９、または実施の形態１０と自由に組み合わせることができる。
【産業上の利用可能性】
【０２７９】
本発明により、波長変換のための非線形光学素子を必要とせず、非常に大出力な固体レーザの基本波を用いて半導体膜の結晶化を行うことができる。従って、格段に生産性を向上させることができる。
【図面の簡単な説明】
【０２８０】
【図１】レーザアニールされる基板全体の上面図、断面図、及びレーザ照射によってできる半導体膜の温度分布を示す図。
【図２】基板の一部の上面図。
【図３】ＴＦＴの作製工程を示す断面図。
【図４】ＧＯＬＤ構造のＴＦＴの一例を示す断面図。
【図５】光吸収層を多層で形成する一例を示す図。
【図６】光吸収層を多層で形成する一例を示す図。
【図７】ボトムゲート構造のＴＦＴの作製工程を示す断面図。
【図８】光吸収層を部分的に形成する例を示す図。
【図９】デュアルゲート構造のＴＦＴの一例を示す断面図である。
【図１０】表示装置の断面図の一例を示す図である。
【図１１】表示装置の上面図を示す図である。
【図１２】ＣＰＵの作製工程を示す断面図。
【図１３】ＣＰＵの作製工程を示す断面図。
【図１４】ＣＰＵの作製工程を示す断面図。
【図１５】ＣＰＵの作製工程を示す断面図。
【図１６】ＣＰＵのブロック図。
【図１７】ＩＣタグの作製工程を示す断面図。
【図１８】ＩＣタグの作製工程を示す断面図。
【図１９】ＩＣタグの作製工程を示す断面図。
【図２０】ＩＣタグの作製工程を示す断面図。
【図２１】電子機器の一例を示す図。
【符号の説明】
【０２８１】
２４  ソース電極
２５  ドレイン電極
２６  第１のＬＤＤ領域
２７  第２のＬＤＤ領域
２８  保護膜
２９ａ  ゲート電極の上層
２９ｂ  ゲート電極の下層
３０  ソース領域
３１  ドレイン領域
３２  チャネル形成領域
３３ａ  第１の層間絶縁膜
３３ｂ  第２の層間絶縁膜
３６  第１のＬＤＤ領域
３７  第２のＬＤＤ領域
３８ａ  第１のゲート絶縁膜
３８ｂ  第２のゲート絶縁膜
３９  ゲート電極
１０１  絶縁表面を有する基板
１０２  下地絶縁膜
１０３  半導体膜
１０４  絶縁膜
１０５  光吸収層
１０５ａ  光吸収層の第１の層
１０５ｂ  光吸収層の第２の層
１０６  ゲート絶縁膜
１０７  ゲート電極
１０８  ソース領域
１０９  ドレイン領域
１１０  チャネル形成領域
１１１  層間絶縁膜
１１２  ソース電極
１１３  ドレイン電極
１１５  レーザ光
３０１  光吸収層の長手方向
３０２  キャリアの移動方向
３０３  結晶成長方向
３０４  島状の半導体膜
６１０  基板
６１６  平坦化絶縁膜
６２３  第１の電極
６２４  有機化合物を含む層
６２５  第２の電極
６２６  透明保護層
６２７  充填材
６２８  シール材
６２９  絶縁物
６３１  異方性導電膜
６３２  ＦＰＣ
６３３  封止基板
６３６  ｎチャネル型ＴＦＴ
６３７  ｐチャネル型ＴＦＴ
７０４  絶縁膜
７０６  第１のＬＤＤ領域
７０７  第２のＬＤＤ領域
７１０  絶縁表面を有する基板
７１１  下地絶縁膜
７１２  下部電極
７１３  第１絶縁膜
７１４  第２絶縁膜
７１５  チャネル形成領域
７１６  ソース領域
７１７  ドレイン領域
７１８  第２のゲート絶縁膜
７１９ａ  第１低濃度不純物領域
７１９ｂ  第２低濃度不純物領域
７２０ａ  上部電極の上層
７２０ｂ  上部電極の下層
７２１  絶縁膜
７２２  絶縁膜
７２３  ソース配線
７２４  ドレイン配線
１２０１  ソース側駆動回路
１２０２  画素部
１２０３  ゲート側駆動回路
１２０４  封止基板
１２０５  シール材
１２０７  接続領域
１２０８  端子部
１２０９  ＦＰＣ
１２１０  基板
１３０１  駆動ＩＣ
１３０２  画素部
１３０４  封止基板
１３０５  シール材
１３０７  接続領域
１３０８  端子部
１３０９  ＦＰＣ
１３１０  基板
１４００  基板
１４０１  下地絶縁膜
１４０２  非晶質半導体膜
１４０６ａ  島状の半導体層
１４０６ｂ  島状の半導体層
１４０６ｃ  島状の半導体層
１４０６ｄ  島状の半導体層
１４０６ｅ  島状の半導体層
１４０８  ゲート絶縁膜
１４０９ａ  導電膜
１４０９ｂ  導電膜
１４１０  レジストマスク
１４１３  ゲート長
１４１５  レジストマスク
１４１６ａ  不純物領域
１４１６ｂ  不純物領域
１４１６ｃ  不純物領域
１４１７  レジストマスク
１４１８ａ  不純物領域
１４１８ｂ  不純物領域
１４１９ａ  サイドウォール
１４１９ｂ  サイドウォール
１４１９ｃ  サイドウォール
１４２０ａ  高濃度不純物領域
１４２０ｂ  高濃度不純物領域
１４２０ｃ  高濃度不純物領域
１４２１  レジストマスク
１４２２  第１の層間絶縁膜
１４２３  第２の層間絶縁膜
１４２５ａ  配線
１４２５ｂ  配線
１４２５ｃ  配線
１４２５ｄ  配線
１４２５ｅ  配線
１４３４  絶縁層
１４３５  光吸収層
１５００  基板
１５０１  剥離層
１５０２  下地絶縁膜
１５０３  半導体膜
１５０６  島状の半導体膜
１５０７  島状の半導体膜
１５０８  島状の半導体膜
１５０９  ゲート絶縁膜
１５１０  ゲート電極
１５１１  ゲート電極
１５１２  ゲート電極
１５１３  レジスト
１５１５  レジスト
１５１６  低濃度不純物領域
１５１７  低濃度不純物領域
１５１８  レジスト
１５２０  高濃度不純物領域
１５２１  絶縁膜
１５２２  サイドウォール
１５２３  サイドウォール
１５２４  サイドウォール
１５２６  レジスト
１５２７  高濃度不純物領域
１５２８  高濃度不純物領域
１５３０  ｎチャネル型ＴＦＴ
１５３１  ｐチャネル型ＴＦＴ
１５３２  ｎチャネル型ＴＦＴ
１５３３  第１の層間絶縁膜
１５３４  第２の層間絶縁膜
１５３５  配線
１５３６  配線
１５３７  配線
１５３８  配線
１５３９  配線
１５４１  第３の層間絶縁膜
１５４２  アンテナ
１５４５  保護層
１５４６  溝
１５５０  接着剤
１５５１  第２の基板
１５５２  接着剤
１５５３  カバー材
１５６１  絶縁膜
１５６２  光吸収層
１６００  基板
１６０１  演算回路
１６０２  演算回路用制御部
１６０３  命令解析部
１６０４  割り込み制御部
１６０５  タイミング制御部
１６０６  レジスタ
１６０７  レジスタ制御部
１６０８  バスインターフェース
１６０９  ＲＯＭ
１６２０  ＲＯＭインターフェース
１６２１  基準クロック信号ＣＬＫ１
１６２２  内部クロック信号ＣＬＫ２
１９０１  筐体
１９０２  支持台
１９０３  表示部
１９０４  スピーカー部
１９０５  ビデオ入力端子
１９１１  筐体
１９１２  表示部
１９１３  キーボード
１９１４  外部接続ポート
１９１５  ポインティングマウス
１９２１  筐体
１９２２  表示部
１９２３  操作キー
１９２４  センサ部
１９４１  パスポート
１９４２  無線ＩＣタグ
１９５１  無線ＩＣタグ
１９５２  リーダ
１９５３  アンテナ部
１９５４  表示部
【図１】
2006310445.tif 000003
【図２】
2006310445.tif 000004
【図３】
2006310445.tif 000005
【図４】
2006310445.tif 000006
【図５】
2006310445.tif 000007
【図６】
2006310445.tif 000008
【図７】
2006310445.tif 000009
【図８】
2006310445.tif 000010
【図９】
2006310445.tif 000011
【図１０】
2006310445.tif 000012
【図１１】
2006310445.tif 000013
【図１２】
2006310445.tif 000014
【図１３】
2006310445.tif 000015
【図１４】
2006310445.tif 000016
【図１５】
2006310445.tif 000017
【図１６】
2006310445.tif 000018
【図１７】
2006310445.tif 000019
【図１８】
2006310445.tif 000020
【図１９】
2006310445.tif 000021
【図２０】
2006310445.tif 000022
【図２１】
2006310445.tif 000023