(57)【要約】【課題】  コア基板上に回路配線層と絶縁層が交互積層された多層配線基板及び多層配線基板に半導体チップを搭載した半導体装置において、絶縁層の熱膨張係数を最適制御する。【解決手段】  絶縁層は、一定の方向に制御された空孔２２、２３を有する多孔質材料２０、２１で形成され、回路配線層は、一部分が多孔質材料内部に配置されており、多孔質材料２０、２１の回路配線が配置されていない領域には、熱膨張係数の小さい絶縁性材料が配置される。これにより可撓性に優れた接続信頼性の高い多層配線基板及び半導体装置を容易に実現できる。【選択図】      図２
2006210622.tif 000002
【特許請求の範囲】
【請求項１】
導体の主要な部分またはこの主要な部分に連続する前記導体の一部分が配置される面に沿った方向の寸法が、この面に垂直な方向の寸法よりも大きな空孔を複数有する絶縁体と、
前記絶縁体部分に設けられる前記導体と、
を備えることを特徴とする多層配線基板。
【請求項２】
前記絶縁体の内部に前記導体が設けられる領域では、前記空孔の内部に前記導体が配置され、前記絶縁体の内部に前記導体が設けられない領域では、前記空孔の内部に前記絶縁体とは異なる絶縁材料が充填されることを特徴とする請求項１に記載の多層配線基板。
【請求項３】
前記絶縁材料は、前記絶縁体に比べて、ヤング率が高く、熱膨張係数が低いことを特徴とする請求項２に記載の多層配線基板。
【請求項４】
前記絶縁体は、多孔質材料であり、前記導体の一部が多孔質材料内部にも一体的に配置されることを特徴とする請求項１に記載の多層配線基板。
【請求項５】
前記絶縁体は、コア基板をなす第１の絶縁体層と、この第１の絶縁体層の上部に積層される第２の絶縁体層と、この第２の絶縁体層の上部に積層される最外層をなす第３の絶縁体層とを形成し、前記第１の絶縁体層および前記第３の絶縁体層は、前記絶縁体の積層方向に長径が揃えられた前記複数の空孔を有し、前記第２の絶縁体層は、前記積層方向に短径が揃えられた前記複数の空孔を有することを特徴とする請求項４に記載の多層配線基板。
【請求項６】
前記絶縁体は、コア基板をなす第１の絶縁体層と、この第１の絶縁体層の上部に積層される第２の絶縁体層とを形成し、前記第１の絶縁体層は、前記絶縁体の積層方向に長径が揃えられた前記複数の空孔を有し、前記第２の絶縁体層は、前記積層方向に短径が揃えられた前記複数の空孔を有することを特徴とする請求項４に記載の多層配線基板。
【請求項７】
導体の主要な部分またはこの主要な部分に連続する前記導体の一部分が配置される面に沿った方向の寸法が、この面に垂直な方向の寸法よりも大きな空孔を複数有する絶縁体と、
前記絶縁体部分に設けられる前記導体と、
前記導体に接続される電極と、
前記電極に接続される半導体チップと、
を備えることを特徴とする半導体装置。
【請求項８】
前記絶縁体の内部に前記導体が設けられる領域では、前記空孔の内部に前記導体が配置され、前記絶縁体の内部に前記導体が設けられない領域では、前記空孔の内部に前記絶縁体とは異なる絶縁材料が充填されることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記絶縁材料は、前記絶縁体に比べて、ヤング率が高く、熱膨張係数が低いことを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記導体と前記絶縁体とが複数積層されていることを特徴とする請求項７に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は多層配線基板および半導体装置に関し、例えばコア基板上に回路配線層と絶縁層が交互にビルドアップ積層されたビルドアップ多層配線基板および半導体チップが搭載された半導体装置に関する。
【背景技術】
【０００２】
近年、半導体チップの高密度実装技術には、ワイヤーボンディング技術、TAB技術などが代表的には挙げられるが、最も高密度の実装技術として、フリップチップ実装技術がコンピュータ機器などに半導体素子を高密度実装する技術として多く用いられている。
【０００３】
さらに最近では、携帯電子機器の軽量化と小型化の要求から、半導体チップを搭載する回路配線基板も高密度化が要求されている。この要求から、最近の高密度電子機器では、従来までの積層配線基板から、回路配線層を微細化できるビルドアップ多層配線基板が、高密度電子機器の回路配線基板として多く用いられるようになっている。
【０００４】
このビルドアップ多層配線基板は、支持基板となるコア基板上に、回路配線層と絶縁層を交互に積層させたビルドアップ配線層を形成している。したがって、積層する回路配線層を相互接続するビア部分を含めた多層回路配線の微細化を可能にする特徴を有している。また、ビルドアップ多層配線層の回路配線層を形成する技術としては、通常の積層回路配線基板の配線層形成と同様に、サブストラクティブ法、アディティブ法などの配線形成方法が用いられているが、特に微細な配線形成を可能にする方法として、フルアディティブ法が高密度電子機器を構成する回路配線基板の製造に用いられている。
【０００５】
しかしながら、最近の携帯電子機器を構成する回路配線基板に対する要求では、小型化を可能にする高密度回路配線基板と共に、屈曲の自由度が高い可撓性基板に対する要求も高くなっている。この要求に対する回路配線基板としては、ポリイミド膜を基材にしたフレキシブル回路配線基板が代表的には挙げられるが、極めて薄い基材上に銅箔をラミネートした後に回路配線パターンをエッチング除去するなどの工程を必要とすることから、フレキシブル回路配線基板は多層配線層の形成が困難な問題があった。
【０００６】
この問題に対して、特許文献１では、小型ビアを低コストで形成可能であると共に、位置ずれも生じにくく配線の高密度化も図ることのできるリワーク可能なビルドアップ多層配線基板の製造方法を開示している。この方法によれば、選択的に形成された基板導電部を少なくとも一方の面に有するシート状基材からなる配線基板の導電部が形成された面にシート状の多孔質基材を粘着して固定する工程と、配線基板に粘着固定された多孔質基材の所定の領域にエネルギー線を照射してパターン露光する工程と、パターン露光後の多孔質基材に露光部または未露光部の空孔内部に導電部を選択的に形成する工程と、導電部が形成された多孔質基材と配線基板とを接着一体化する工程を具備しているため、回路配線基板材料として可撓性の高い多孔質基材上に多層回路配線層を形成することができることから、屈曲の自由度が高い回路配線基板を容易に実現できる特徴を有している。
【０００７】
また、回路配線基板は最上層上に半導体チップなどの電子回路部品を搭載することから、回路配線基板の熱膨張係数を、半導体チップを構成するシリコンと同程度まで小さくすることが行われている。回路配線基板の熱膨張係数を小さくする方法としては、回路配線基板材料をアルミナ、窒化アルミニウムなどのセラミック材料とすることが一般的であるが、回路配線基板材料としてこれらセラミック材料を使用すると、回路配線基板の重量が増加して、携帯電子機器に使用することが困難になる問題があった。このため、回路配線基板材料として熱膨張係数を低くしたガラスエポキシ材料を使用すること行われており、回路配線の微細化が容易なビルドアップ多層配線基板に対してもコア基板材料として多く用いられている。しかしながら、電子機器の回路規模が大きくなり、回路配線基板として構成されるビルドアップ配線層の膜厚が増加すると、コア基板の熱膨張係数を制御しても、ビルドアップ層の熱膨張係数に起因する応力歪が半導体チップを接続する電極部分に集中して電子機器が破壊される問題があることから、ビルドアップ多層配線層を構成する絶縁層材料の熱膨張係数を小さくすることが必要になっていた。
【０００８】
このため、簡易的にはガラスエポキシ材料を絶縁層材料として使用することが考えられるが、ガラスエポキシ材料はエポキシ樹脂中にガラス繊維を編みこんだ構造であるため、ドリルなどの機械加工でスルホールを形成するコア基板基材などには使用することができるが、ビアホールなどを含めた回路配線領域の微細化が必要なビルドアップ多層配線基板のビルドアップ層には、ガラス繊維がビア形成の微細化の律速となり、ビルドアップ多層配線層には適用できない問題があった。
【０００９】
この問題に対して、特許文献２、特許文献３などでは、液晶ポリマーを用いた絶縁層でビルドアップ多層配線基板を構成する積層板の開示を行っている。具体的には、はんだ耐熱性、金属密着性、耐薬品性、耐水性、可撓性に優れたプリント配線板の製造に使用する積層板を提供することを目的に、導電性バンプが形成された支持基材上に絶縁層と導電性金属層が積層配置されて、導電性バンプが絶縁層の厚み方向に貫通して導電性金属層と接続しており、さらに絶縁層が光学的に異方性の溶融相を形成する性質を有する高分子化合物から形成されていることを特徴としているものである。したがって、具体的には、液晶ポリマーの光学異方性を有する配向方向性を利用して、ビルドアップ多層配線基板を構成する絶縁層の熱膨張係数を制御している。これにより、これまでは精密制御することが困難であった、ビルドアップ多層配線層を構成する絶縁層の熱膨張係数の制御を可能にして、ビルドアップ多層配線基板の信頼性向上を行っている。
【００１０】
例えば特許文献２においては、図７に示すように、絶縁層である液晶ポリマーフィルム２上に導体３を形成したものを積層し、部分ビアホール４、スルーホール５を形成した多層プリント配線板１が開示されている。
【００１１】
また特許文献３においては、図８に示すように、液晶ポリマーフィルムを基材とする両面金属箔積層体７における金属箔の回路パターン以外をエッチングにより除去して金属薄８による回路パターンを形成し、この回路パターンが形成された２つの両面金属箔積層体７の間に、液晶ポリマーフィルム９を挟んだ構成の多層回路基板６が開示されている。
【００１２】
しかしながら、この液晶ポリマーを使用した絶縁層は、上記のように熱膨張係数の制御は精密に行うことができるが、これまでの通常のビルドアップ多層配線基板における回路配線の微細形成に関する問題は解決されるものではなかった。
【特許文献１】特開２００３−１７８３４号公報
【特許文献２】特開平１１−２１４２５０号公報
【特許文献３】特開平１１−３４８１７８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
以上のように、携帯電子機器の軽量化と小型化の要求から、半導体チップの高密度実装技術と共に、半導体チップを搭載する回路配線基板も高密度化が要求されている。この要求から、最近の高密度電子機器では、回路配線層を微細化できるビルドアップ多層配線基板が、高密度電子機器の回路配線基板として多く用いられている。さらに最近の携帯電子機器を構成する回路配線基板に対する要求として、屈曲自由度が高い可撓性基板も高くなっている。この要求に対する回路配線基板としては、ポリイミド膜を基材にしたフレキシブル回路配線基板が代表的には挙げられるが、フレキシブル回路配線基板は多層配線層形成が困難である問題があった。
【００１４】
また、回路配線基板は最上層上に半導体チップなどの電子回路部品を搭載することから、回路配線基板の熱膨張係数を、半導体チップを構成するシリコンと同程度まで小さくすることが行われているが、電子機器の回路規模が大きくなり、回路配線基板として構成されるビルドアップ配線層の膜厚が増加すると、コア基板の熱膨張係数を制御しても、ビルドアップ層の熱膨張係数に起因する応力歪が半導体チップを接続する電極部分に集中して電子機器が破壊される問題があることから、ビルドアップ多層配線層を構成する絶縁層材料の熱膨張係数を小さくすることが必要になっていた。このため、簡易的にはガラスエポキシ材料を絶縁層材料として使用することが考えられるが、ビアホールなどを含めた回路配線領域の微細化が必要なビルドアップ多層配線基板のビルドアップ層には、ガラス繊維がビア形成の微細化の律速となり、ビルドアップ多層配線層には適用できない問題があった。
【００１５】
この問題に対して、液晶ポリマーの光学異方性を有する配向方向性を利用して、ビルドアップ多層配線基板を構成する絶縁層の熱膨張係数を制御することが行われているが。ビルドアップ多層配線基板における回路配線の微細形成に関する問題は解決されるものではなかった。
【００１６】
本発明はこのような技術的課題を解決するためになされたものであり、本発明の目的は、例えばコア基板上に回路配線層と絶縁層が交互に積層された多層配線基板において、ビルドアップ多層配線層を構成する絶縁層の熱膨張係数を最適制御することにより、可撓性に優れた接続信頼性の高いビルドアップ多層配線基板および半導体装置を提供することである。
【課題を解決するための手段】
【００１７】
本発明の実施の形態に係る特徴は、少なくとも複数層の回路配線層と絶縁層がコア基板上に積層されたビルドアップ多層配線基板において、絶縁層は一定の方向制御がなされた空孔を有する多孔質材料であることと、回路配線層は少なくとも一部分が絶縁層を構成する多孔質材料内部に配置されていることと、多孔質材料内部の回路配線層が配置されていない領域には、多孔質材料とは異なる絶縁材料が配置されていることである。
【００１８】
特に、本発明の実施の形態による多孔質材料における空孔形状は近似楕円形状であることと、空孔の制御される一定の方向は、近似楕円形状の長径方向と短径方向とが一致していることが好ましく、さらに多孔質材料中の空孔において、回路配線が配置される領域以外の領域に配置される絶縁性材料は、多孔質材料と比較して、高いヤング率と低い熱膨張係数を有する材料であることが好ましい。
【００１９】
したがって、本発明の実施の形態によれば、多孔質材料中の空孔に充填する絶縁材料の熱膨張係数が多孔質材料の熱膨張係数よりも支配的にすることができるため、ビルドアップ多層配線基板のビルドアップ配線層を構成する絶縁層の熱膨張係数とヤング率を、多孔質材料の空孔方向に対して精密制御することができる。これにより、これまで課題となっていたビルドアップ多層配線層の熱膨張係数を、ビルドアップ配線基板上に搭載する半導体チップと近似させることが可能なることから、可撓性に優れた接続信頼性の高いビルドアップ多層配線基板を実現することができる。
【００２０】
さらに、本発明の実施の形態によれば、ビルドアップ多層配線層を構成する回路配線の一部を多孔質材料内部に配置するため、これまでのエッチング技術を中心とした配線形成方法から微細配線形成が可能な配線形成方法にすることができる。したがって、これまで課題になっていたビルドアップ多層配線基板のビルドアップ配線層を構成する回路配線層の微細化が容易に実現できる。さらに、ビルドアップ多層配線層を構成する回路配線の一部を多孔質材料内部に配置するため、回路配線基板の屈曲に対しても回路配線が破壊されることを効果的に防止することが可能になる。これにより、可撓性に優れた接続信頼性の高いビルドアップ多層配線基板を実現することができる。
【発明の効果】
【００２１】
本発明によれば、多孔質材料中の空孔に充填する絶縁材料の熱膨張係数が多孔質材料の熱膨張係数よりも支配的にすることができるため、多層配線基板の多層配線層を構成する絶縁層の熱膨張係数とヤング率を、多孔質材料の空孔方向に対して精密制御することができる。これにより、これまで課題となっていた多層配線層の熱膨張係数を、多層配線基板上に搭載する半導体チップと近似させることが可能なることから、可撓性に優れた接続信頼性の高い多層配線基板および半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、以下の図面の記載において、同一機能を有する構成要素には同一符号を付している。また、図面は模式的なものであり、厚みと平面寸法との関係、比率等は現実のものと異なる。更に、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。
【００２３】
（第１の実施の形態）
本発明に係る多層配線基板の一実施の形態について図１を用いて説明する。図１において、少なくとも複数層の回路配線層１１と絶縁層１２がコア基板１３上に積層されたビルドアップ多層配線基板１０において、絶縁層１２は一定の方向制御された空孔を有する多孔質材料で構成されている。このビルドアップ配線層１７を構成する回路配線層１１は、その配線層を形成する導体の主要な部分が絶縁層１２の表面に積層され、この回路配線層１１の導体の少なくとも一部分が絶縁層１２を構成する多孔質材料内部に配置されており、多孔質材料内部の回路配線層１１が配置されていない領域には、多孔質材料とは異なる絶縁材料が配置されている。
【００２４】
具体的には、０．４ｍｍ基板厚のガラスエポキシ材料をコア基板材料としたコア基板１３上に、Ｌｉｎｅ／Ｓｐａｃｅ＝３００μｍ／３００μｍ、配線膜厚ｔ＝２２μｍの回路配線層１１が形成されている。さらにビルドアップ配線層１７として、Ｌｉｎｅ／Ｓｐａｃｅ＝５０μｍ／５０μｍ、配線膜厚ｔ＝２０μｍ、絶縁層１２として、絶縁層膜厚ｔ＝５０μｍの配線層が形成されている。配線層はコア基板２層、ビルドアップ配線層３層の構成である。最上層の半導体チップが搭載される領域のソルダーレジスト開口寸法については５０μｍ×２５μｍとした。
【００２５】
さらに図２（ａ）、（ｂ）に示すように、ビルドアップ配線層１７を構成する多孔質材料２０、２１における複数の空孔２２、２３の形状は近似楕円形状であり、これらの空孔２２、２３は、近似楕円形状の長径方向と短径方向とが一致するように一定の方向に向けられている。さらに、多孔質材料中の空孔２１において、回路配線が配置される領域以外の領域に配置される絶縁性材料は、多孔質材料と比較して、高いヤング率と低い熱膨張係数を有する材料で構成されている。
【００２６】
具体的には、多孔質材料として熱膨張係数α＝９．８×１０−５ｐｐｍ、ヤング率Ｅ＝１５０ＭｐａのＰＴＦＥを使用して、ＰＴＦＥ中の空孔寸法は、図２（ａ）の多孔質材料２０においては０．００５μｍ（ｚ方向）×０．０１μｍ（ｘ、ｙ方向）として、図２（ｂ）の多孔質材料２１においては０．０１μｍ（ｚ方向）×０．００５μｍ（ｘ、ｙ方向）としている。さらに空孔内部には、熱膨張係数α＝４．５×１０−５ｐｐｍ、ヤング率＝２５０Ｍｐａのポリイミドが充填配置されている。空孔２２、２３の長径方向の寸法と短径方向の寸法との比率は、１．１：１．０〜１０．０：１．０の範囲が好ましい。これは、空孔２２、２３の長径方向の寸法と短径方向の寸法との比率が、電子機器に使用する回路配線基板と、回路配線基板に搭載する半導体チップの寸法に依存して変化することが上記最適な範囲を有している理由である。
【００２７】
このように長径方向及び短径方向が揃えられた空孔２２、２３を有する多孔質材料２０、２１においては、多孔質材料２０、２１中の空孔に充填する絶縁材料の熱膨張係数を多孔質材料２０、２１そのものの熱膨張係数よりも支配的にすることができるため、ビルドアップ多層配線基板１０のビルドアップ配線層１７を構成する絶縁層１２の熱膨張係数とヤング率を、多孔質材料２０、２１の空孔２２、２３の長径方向、短径方向に対して精密制御することができる。これにより、これまで課題となっていたビルドアップ多層配線層の熱膨張係数を、ビルドアップ配線基板１０上に搭載する半導体チップと近似させることが可能なることから、可撓性に優れた接続信頼性の高いビルドアップ多層配線基板を実現することができる。
【００２８】
ビルトアップ多層配線基板においては、コア基板１３、ビルトアップ配線層１７の各層に多孔質材料２０、２１を適宜選択配置することで、基板全体として接続信頼性を向上するようになされている。
【００２９】
図３は、ビルトアップ多層配線層１０における多孔質材料２０、２１のみの積層状態を示す断面図であり、本実施の形態に係るビルトアップ多層配線基板１０においては、コア基板１３とビルトアップ配線層１７の最外層１８とを、空孔２２（絶縁体である多孔質材料２０、２１の積層方向であるｘ方向、ｙ方向を長径とし、積層方向に対して垂直方向であるｚ方向を短径とする）を有する多孔質材料２０によって構成し、ビルトアップ配線層１７の最外層１８を除く中間層１９を空孔２３（ｚ方向を長径とし、ｘ方向、ｙ方向を短径とする）を有する多孔質材料２１によって構成する。
【００３０】
これにより、ビルトアップ配線層１７においては、積層方向（ｚ方向）の熱膨張係数とヤング率を精密制御することができ、回路配線層１１の積層方向（ｚ方向）と絶縁層１２の積層方向（ｚ方向）との熱膨張率を近似させて積層部分に剥離等の不都合が生じることを回避し得ると共に、この多孔質材料２１をコア基板１３の多孔質材料２０と最外層１８の多孔質材料２０とによって挟み込むことにより、ｘ方向、ｙ方向への熱膨張係数とヤング率を制御することができる。またこのように、半導体チップを搭載する最外層１８にｘ方向、ｙ方向への熱膨張係数を制御し得る多孔質材料２０を用いることにより、半導体チップを接続する電極部分に応力歪が集中することを回避することができる。
【００３１】
次いで、本実施の形態におけるビルトアップ多層配線基板１０の製造方法を説明する。なお、本発明によるビルトアップ多層配線基板１０の製造方法は、特に限定されるものではないが、本実施の形態では説明のために以下の方法を用いた。
【００３２】
まず、コア基板１３となる０．４ｍｍガラスエポキシ基板に１８μｍ厚の銅箔をラミネートした１００ｍｍ×１００ｍｍ両面銅張ガラスエポキシ基板を用意する。次いでガラスエポキシ基板の必要な箇所にドリルで２５０μｍφ貫通孔を形成して、無電解めっき法と電気めっき法を用いた公知の方法によりスルホールめっきを行う。この銅スルホールめっきにより１８μｍの銅箔は２２μｍまで膜厚が増加している。次いで、この銅スルホールめっきされた基板にレジスト膜を被覆して塩化鉄（III）を用いた公知の方法により銅配線パターンを形成する。この配線パターンは特に限定されるものではないが、本実施の形態では説明のためＬｉｎｅ／Ｓｐａｃｅ＝３００μｍ／３００μｍとした。
【００３３】
次いで、この配線パターンが形成された基板上に多孔質材料である絶縁体をラミネートした後、光照射によりイオン交換性基を生成する化合物を含有する感光性組成物層を、多孔構造を有する絶縁体内部に形成する。多孔構造を有する絶縁体としては、例えばガラスエポキシ樹脂、ビスマレイミド−トリアジン樹脂、ＰＰＥ樹脂、ポリオレフィン、ポリエチレンテレフタレート、アクリル系ポリマー、ポリアリルエーテル系などのポリエーテル、ポリアリレート系などのポリエステル、ポリアミド、ポリエーテルスルホン等のエンジニアリングプラスチック樹脂、ガラス、アルミナ、窒化アルミなどのセラミック、フッ素繊維、ナイロン繊維、アクリル繊維、ポリエステル繊維、アラミド繊維、フェノール繊維、ガラス繊維、カーボン繊維などの極細化繊維混抄が挙げられるが、本発明における実施例では、説明のために濡れ性を高めるため表面にポリビニルアルコール（ＰＶＡ）のコーティングされたテトラフルオロエチレン樹脂（ＰＴＦＥ）を用いた。
【００３４】
なお、この絶縁材料中における空孔の方向制御はＰＴＦＥシートをＸＹ軸方向に2軸延伸させることで制御した。方向制御された空孔としては、図２（ａ）に示す基板平面方向に楕円長径が配置される絶縁性材料と、図２（ｂ）に示すｚ方向に楕円長径が配置される絶縁性材料とを用いた。具体的には、０．００５μｍ（ｚ方向）×０．０１μｍ（ｘ方向、ｙ方向）の方向性を有するＰＴＦＥシートと、０．０１μｍ（ｚ方向）×０．００５μｍ（ｘ方向、ｙ方向）とを用いた。さらに、このＰＴＦＥの熱膨張係数は、α＝９．８×１０−５ｐｐｍ、ヤング率Ｅ＝１５０Ｍｐａであった。
【００３５】
なお、本発明における絶縁層の空孔方向性の制御は本実施の形態に限定されるものではなく、例えば、直径約０．０１〜１０μｍの貫通穴を有するポリイミド多孔膜及びポリアミック酸ワニスのキャストフィルムに多孔質フィルムを積層した後、貧溶媒に浸漬するポリイミド多孔膜およびその製造方法を応用して製作することも可能である。
【００３６】
さらに、感光性組成物には、ナフトキノンジアジド含有フェノール樹脂を用いた。このナフトキノンジアジド含有フェノール樹脂には、フェノール樹脂の分子量４５００、ナフトキノンジアジドの含有率４６当量ｍｏｌ％のものを用いた。さらに、感光性組成物には２０ｗｔ％のジアジドカルコンを架橋剤として使用して、感光性組成物が６６．７ｍｍｏｌ／Ｌとなるように溶液調整した。溶媒にはアセトン／テトラヒドロフランを１対１で混合した溶液を用いた。なお、回路配線基板となる、多孔構造を有するＰＴＦＥ樹脂には、上記の混合溶剤にＰＴＦＥ多孔構造を有する絶縁体基板を３０秒間浸漬した後、室温で１時間乾燥させた１辺が１０ｃｍの方形状のものを用いた。
【００３７】
次いで、多孔構造を有する絶縁体（ＰＴＦＥ）３０（図４（ａ））に形成された感光組成物層に対して、マスクパターン（ガラスマスク３２）を通してリソグラフィー光３１により露光を行い（図４（ｂ））、感光性組成物層の露光部分３３にイオン交換性基を生成させる。このマスクパターンは特に限定されるものではないが、本実施例ではＬｉｎｅ／Ｓｐａｃｅ＝５０μｍ／５０μｍとした。
【００３８】
なお、露光はＰＬＡ５０１（Ｃａｎｏｎ社製）を用いて、多孔構造を有する絶縁体の両面から、露光量１０００ｍＪ／ｃｍ２（波長４３６ｎｍ(水銀ランプｉ線)）をコンタクト露光で照射した。さらに、露光によってパターンが潜像された感光性組成物含有するＰＴＦＥ多孔構造絶縁体を、テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）２．３８％溶液に１０分間浸漬した後、純水洗浄することで感光性組成物層の露光反応領域３４（図４（ｃ））にイオン交換性基を生成させる。
【００３９】
次いで、上記の光露光部分３３に生成されたイオン交換性基に金属イオンを結合させる。具体的には、酢酸銅５０ｍｍｏｌ／Ｌ水溶液に感光性組成物を塗布した絶縁体を３０分間浸漬した後、純水洗浄して、イオン交換反応により潜像部部分に発生したイオン交換基に銅イオンを付着させる。
【００４０】
次いで、露光部のイオン交換性基に結合した金属イオンを還元処理して金属イオンを金属とする。具体的には、水素化ホウ素ナトリウム（ＮａＨＨ４）５０ｍｍｏｌ／Ｌ溶液に現像液（ＡＤ−１０（多摩化学製））を１ｗｔ％混合した溶液に１０分間浸漬させた後に純水洗浄して、銅イオンから金属銅を還元析出させた。
【００４１】
次いで、光露光部に形成された金属イオンの還元された導電部部分（めっき核配置領域３５（図４（ｄ）））に、導電性を向上させるために無電解めっきを行う。無電解めっき液には、ＰＢ−５０３ＡとＰＢ−５０３Ｂ（荏原ユージライト社製）の2液を建浴するものを用いた。具体的には、ＰＢ−５０３ＡとＰＢ−５０３Ｂを各々に５倍に希釈した溶液を１対１で混合して無電解銅めっき液を建浴して、浴温度３０℃で３時間無電解めっきを行った。
【００４２】
以上のような工程を行うことで、図４（ｅ）に示すような、多孔構造を有する絶縁体に導電性物質３６の充填された配線層（導体層）を作成することができる。なお、本発明の趣旨から、図4（ｅ）に示す、多孔構造を有する絶縁体に導電性物質３６の充填された配線層（導体層）を有する絶縁体をコア基板とすることも可能である。
【００４３】
さらに、必要に応じて、この工程を複数回実施することにより、ビルドアップ多層配線層を形成するが、本発明における実施例では、ビルドアップ多層配線層としてコア基板両面にコア基板の導体層を含めて導体層を３層を形成して、最上層にはソルダーレジストを形成した。なお、必要に応じて、無電解めっきで析出された銅表面に、はんだ接続で発生するＣｕ−Ｓｎ金属拡散を防止するため、ニッケル金属を銅の表面に無電解めっきで析出させることも可能であり、さらに必要に応じて、ニッケル表面上に酸化膜形成防止を目的とした金を無電解めっきで析出させることも可能である。
【００４４】
次いで、多孔構造を有する絶縁体の導電性物質が充填されていない部分に絶縁性物質を充填する。この絶縁性物質は本発明の趣旨の範囲であれば特に限定されるものではなく任意に選択することができるが、多孔構造を有する絶縁体と比較して、ヤング率が高く、熱膨張係数の低い材料から構成されることが好ましい。具体的には、ＰＴＦＥのヤング率はＥ＝〜１５０ＭＰａ程度であり、熱膨張係数はα＝９．８×１０−５ｐｐｍであるため、ＰＴＦＥと比較してヤング率が高く、熱膨張係数が低い材料物性を有するポリイミド、ポリエステル、ＰＥＥＫ、ポリカーボネート、ＰＥＳ、アラミド樹脂、ＰＰＳ、エポキシ樹脂などを用いることができる。本発明では説明のためにポリイミド樹脂を絶縁性物質として用いたが、物性制御することで、例えば、ベンゾシクロブテン、ＰＴＦＥ樹脂などの低誘電率樹脂などを用いることも可能である。
【００４５】
以上の工程を実施することにより図１に示すビルドアップ多層配線基板１０を製造することが可能となる。
【００４６】
次いで、図５に示すように、上記の方法により製造されたビルトアップ多層配線基板１０上に半導体チップ４０を搭載する。この半導体チップの搭載方法は、特に限定されるものではないが、本発明における実施例では説明のため、以下に記載する公知の技術であるフリップチップ実装方法を用いた。具体的には、公知の技術であるハーフミラーを有して位置合せを行うフリップチップボンダーを用いて、はんだバンプ電極４１の形成された半導体チップ４０と、ビルドアップ多層配線基板１０の半導体チップ４０が搭載される電極端子の位置合せを行う。半導体チップ４０は加熱機構を有するコレットに保持され、３５０℃の窒素雰囲気中で予備加熱されている。さらに、半導体チップ４０のはんだバンプ電極４１とビルドアップ多層配線基板１０の電極端子が接触された状態で、コレットを下方移動して、圧力３０ｋｇ／ｍｍ２を加え、半導体チップ４０とはんだバンプ電極に機械的圧力が加わった状態で接触させる。さらにこの状態で温度を３７０℃まで上昇させてはんだを溶融させることで半導体チップ４０をビルドアップ多層配線基板１０にフリップチップ実装する。
【００４７】
以上の工程を行うことにより図５に示すビルドアップ多層配線基板１０上に半導体チップ４０がフリップチップ実装された半導体装置５０を実現することができる。
【００４８】
次に、以上の様な工程で製造した本発明によるビルドアップ多層配線基板１０の信頼性を評価したところ以下の結果を得ることができた。
【００４９】
まず、本発明によるビルドアップ多層配線基板１０のプロセス技術で回路設計を行った結果、従来までは１６０ｍｍ×２３０ｍｍの配線基板寸法が必要であった電子機器回路が、８０ｍｍ×１１５ｍｍ寸法まで約１／２の回路基板寸法で実現することができた。これは、主にビルドアップ多層配線基板のビルドアップ多層配線層を構成する回路配線設計として、これまではＬｉｎｅ／Ｓｐａｃｅ＝５０μｍ／５０μｍが限界であった配線設計を、Ｌｉｎｅ／Ｓｐａｃｅ＝２０μｍ／２０μｍまで微細化できたことが大きな要因として挙げられる。
【００５０】
さらに、接続信頼性の評価として、ビルドアップ多層配線基板に半導体チップを搭載した半導体装置としての動作評価を行った。接続信頼性試験は、温度サイクル試験での評価を行った。試験における温度サイクル条件は、（−５５℃（３０ｍｉｎ）〜２５℃（５ｍｉｎ）〜１２５℃（３０ｍｉｎ）〜２５℃（５ｍｉｎ））で行った。サンプル数は１００個を評価した。評価の結果、図６に示すように、これまでの多孔質基材を絶縁層として使用しないで、通常のエポキシ樹脂をビルドアップ多層配線層の絶縁層としたビルドアップ多層配線基板では、１０００サイクルで接続不良が発生して２０００サイクルで接続不良が１００％になった。これらの接続不良は主にビルドアップ多層配線層を構成する回路配線の断線と、半導体チップとビルドアップ多層配線基板を接続するバンプ電極の応力歪に起因するバンプ電極破壊であった。しかしながら、ビルドアップ多層配線層を構成する絶縁層に本発明の方向制御された空孔内部にヤング率が高く、熱膨張係数が低い樹脂を含浸させたビルドアップ多層配線基板１０は３５００サイクルまで接続不良は発生せず、半導体装置および半導体装置を構成する回路配線基板としての信頼性が極めて向上することが確認された。なお、この温度サイクル試験における接続信頼性結果は、これまでの液晶ポリマーをビルドアップ多層配線層の絶縁層として用いた結果が、３０００サイクルでバンプ電極の応力歪に起因する接続不良が発生した結果と比較すると、接続信頼性が極めて向上することが確認された。
【００５１】
さらに、ＩＳＯ／ＩＥＣ７８１６定義されるＩＣカードを構成して屈曲試験を行った。具体的には、ＩＣカードの長辺方向に±１０ｍｍ、短辺方向に±５ｍｍ屈曲させた場合における接続信頼性を評価した。評価の結果、これまでの半導体素子部分に補強板を配置したＩＣカードでは、１０００サイクルでＩＣカード基材が破壊されて接続不良が発生した。これらの接続不良は、補強板がＩＣカード表裏面のプラスティックシートを破壊したことに起因するＩＣカード自体の破壊不良と、補強板がＩＣカードの中心基材となる回路配線基板を破壊したことに起因する回路配線接続不良であった。しかしながら、本発明による構造では、３０００サイクルまで接続不良は発生せず、ＩＣカードとしての信頼性が極めて向上することが確認された。
【００５２】
以上の結果から、本発明によるビルドアップ多層配線基板は、これまでのビルドアップ多層配線基板と比較して、極めて高密度化の可能なビルドアップ多層配線基板を実現することが可能である。さらに、ビルドアップ配線層を構成する絶縁層の熱膨張係数を精密制御することが容易に可能になるため、ビルドアップ多層配線基板上に半導体チップを搭載した半導体装置としての接続信頼性を極めて向上させることができる。さらに、さらに、ビルドアップ多層配線層を構成する回路配線の一部を多孔質材料内部に配置するため、回路配線基板の屈曲に対しても回路配線が破壊されることを効果的に防止することが可能になる。
【００５３】
これにより、本発明によれば、高密度で可撓性に優れた接続信頼性の高いビルドアップ多層配線基板を容易に実現することができる。
【００５４】
（他の実施の形態）
なお上述の実施の形態においては、多層配線層１７の最外層１８として、ｘ方向、ｙ方向に長径をもつ空孔２２を有する多孔質材料２０を用いる場合について述べたが、これに代えて、ビルトアップ配線層１７の絶縁層全体を多孔質材料２０によって構成してもよい。
【００５５】
また上述の実施の形態においては、コア基板１３を多孔質材料によって構成したが、これに代えて、ビルトアップ配線層１７のみを多孔質材料によって構成するようにしてもよい。
【００５６】
また上述の実施の形態においては、ビルトアップ配線層１７の最外層１８として、ｘ方向、ｙ方向に長径をもつ空孔２２を有する多孔質材料２０を用い、中間層１９として、ｚ方向に長径をもつ空孔２３を有する多孔質材料２１を用いる場合について述べたが、本発明はこれに限るものではなく、その他の種々の組み合わせを適用することができる。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施の形態に係るビルドアップ多層配線基板の実施例を示す断面図である。
【図２】本発明の実施の形態に係るビルドアップ多層配線基板の絶縁層部分における拡大断面図である。
【図３】本発明の実施の形態に係る多孔質材料の配置例を示す略線的断面図である。
【図４】本発明に係るビルドアップ多層配線層のビルドアップ配線層を形成する工程断面図である。
【図５】本発明に係るビルドアップ多層配線基板に半導体チップを搭載した断面構成図である。
【図６】本発明に係るビルドアップ多層配線基板の効果を説明するための図である。
【図７】従来の技術を説明するための図である。
【図８】従来の技術を説明するための図である。
【符号の説明】
【００５８】
１  多層プリント配線板
２、９  液晶ポリマーフィルム
３  導体
４  部分ビアホール
５  スルーホール
７  両面金属箔積層体
８  金属箔
１０  ビルドアップ多層配線基板
１３  コア基板
１１  回路配線層
１２  絶縁層
１４  コア基板内部のスルホール
１５  ビルドアップ配線層を構成するビア
１６  ソルダーレジスト層
１７  ビルドアップ配線層
２０、２１、３０  多孔質材料
２２、２３  空孔
３１  リソグラフィー光
３２  ガラスマスク
３３  露光部
３４  露光反応領域
３５  めっき核配置領域
３６  導電性物質
４０  半導体チップ
４１  はんだバンプ電極
５０  半導体装置
【図１】
2006210622.tif 000003
【図２】
2006210622.tif 000004
【図３】
2006210622.tif 000005
【図４】
2006210622.tif 000006
【図５】
2006210622.tif 000007
【図６】
2006210622.tif 000008
【図７】
2006210622.tif 000009
【図８】
2006210622.tif 000010