(57)【要約】【課題】  量子化ノイズを低減し、かつ正及び負の周波数の入力信号をアナログ形式からデジタル形式に変換することを課題とする。【解決手段】  第１の減算器（１１１ａ）と、第１のフィルタ（１１２ａ）と、第１のアナログデジタル変換器（１１３ａ）と、第１のデジタルアナログ変換器（１１４ａ）とを有し、さらに第２の減算器（１１１ｂ）と、第２のフィルタ（１１２ｂ）と、第２のアナログデジタル変換器（１１３ｂ）と、第２のデジタルアナログ変換器（１１４ｂ）とを有する複素型シグマデルタアナログデジタル変換装置が提供される。第１の符号制御部（１１５ａ）は、制御信号に応じて第１のフィルタの出力信号に対して正負符号を反転して第２のフィルタに出力する。第２の符号制御部（１１５ｂ）は、制御信号に応じて第２のフィルタの出力信号に対して正負符号を反転して第１のフィルタに出力する。【選択図】        図１
2006310991.tif 000002
【特許請求の範囲】
【請求項１】
第１の入力信号及び第１のフィードバック信号を入力して減算を行う第１の減算器と、
前記第１の減算器の出力信号に対してフィルタリングを行う第１のフィルタと、
前記第１のフィルタの出力信号をアナログ形式からデジタル形式に変換する第１のアナログデジタル変換器と、
前記第１のアナログデジタル変換器の出力信号をデジタル形式からアナログ形式に変換し、その変換された信号を前記第１の減算器に前記第１のフィードバック信号として出力する第１のデジタルアナログ変換器と、
前記第１の入力信号に対して直交する第２の入力信号及び第２のフィードバック信号を入力して減算を行う第２の減算器と、
前記第２の減算器の出力信号に対してフィルタリングを行う第２のフィルタと、
前記第２のフィルタの出力信号をアナログ形式からデジタル形式に変換する第２のアナログデジタル変換器と、
前記第２のアナログデジタル変換器の出力信号をデジタル形式からアナログ形式に変換し、その変換された信号を前記第２の減算器に前記第２のフィードバック信号として出力する第２のデジタルアナログ変換器と、
制御信号に応じて前記第１のフィルタの出力信号の正負符号を反転し、前記第２のフィルタに出力する第１の符号制御部と、
前記制御信号に応じて前記第２のフィルタの出力信号の正負符号を反転し、前記第１のフィルタに出力する第２の符号制御部と
を有する複素型シグマデルタアナログデジタル変換装置。
【請求項２】
前記制御信号が第１の状態であるときには、前記第１の符号制御部は、前記第１のフィルタの出力信号の正負符号を維持して前記第２のフィルタに出力し、前記第２の符号制御部は、前記第２のフィルタの出力信号の正負符号を反転して前記第１のフィルタに出力し、
前記制御信号が第２の状態であるときには、前記第１の符号制御部は、前記第１のフィルタの出力信号の正負符号を反転して前記第２のフィルタに出力し、前記第２の符号制御部は、前記第２のフィルタの出力信号の正負符号を維持して前記第１のフィルタに出力する請求項１記載の複素型シグマデルタアナログデジタル変換装置。
【請求項３】
前記第１及び第２のフィルタは、それぞれＲＣアクティブフィルタである請求項１記載の複素型シグマデルタアナログデジタル変換装置。
【請求項４】
前記第１及び第２のフィルタは、それぞれｇｍ−Ｃフィルタである請求項１記載の複素型シグマデルタアナログデジタル変換装置。
【請求項５】
前記第１及び第２のフィルタは、それぞれスイッチトキャパシタフィルタである請求項１記載の複素型シグマデルタアナログデジタル変換装置。
【請求項６】
前記第１及び第２の符号制御部は、それぞれ前記第１及び第２のフィルタの出力信号に対して定数倍の増幅を行う請求項１記載の複素型シグマデルタアナログデジタル変換装置。
【請求項７】
前記第１及び第２のフィルタは、それぞれ入力信号及び出力信号が差動信号である請求項１記載の複素型シグマデルタアナログデジタル変換装置。
【請求項８】
前記第１及び第２の符号制御部は、前記制御信号に応じて、それぞれ前記第１及び第２のフィルタの出力差動信号の線をストレート又はクロスにして前記第２及び第１のフィルタに接続する請求項７記載の複素型シグマデルタアナログデジタル変換装置。
【請求項９】
さらに、操作に応じて前記制御信号を出力する操作部を有する請求項１記載の複素型シグマデルタアナログデジタル変換装置。
【請求項１０】
請求項１記載の複素型シグマデルタアナログデジタル変換装置と、
入力信号に対してミキシングを行うことにより相互に直交する前記第１及び第２の入力信号を生成するミキサと
を有する受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複素型シグマデルタアナログデジタル変換装置及びそれを有する受信機に関する。
【背景技術】
【０００２】
図７は、下記の特許文献１の実数型シグマデルタアナログデジタル変換装置を有する無線受信機の構成を示す図である。ミキサ７０１ａは、入力信号を０°位相シフト信号でミキシングしてＩ信号を生成する。ミキサ７０１ｂは、入力信号を９０°位相シフト信号でミキシングしてＱ信号を生成する。Ｉ信号及びＱ信号は、相互に直交する信号である。実数型シグマデルタアナログデジタル変換装置７００ａは、加減算器７１１、ループフィルタ７１２、アナログデジタル（ＡＤ）変換器７１３及びデジタルアナログ（ＤＡ）変換器７１４を有し、Ｉ信号をアナログ形式からデジタル形式に変換する。実数型シグマデルタアナログデジタル変換装置７００ｂは、アナログデジタル変換装置７００ａと同様に、加減算器７１１、ループフィルタ７１２、アナログデジタル（ＡＤ）変換器７１３及びデジタルアナログ（ＤＡ）変換器７１４を有し、Ｑ信号をアナログ形式からデジタル形式に変換する。
【０００３】
図８は、下記の特許文献２の複素型シグマデルタアナログデジタル変換装置を有する無線受信機の構成を示す図である。ミキサ８０１ａは、入力信号を０°位相シフト信号でミキシングしてＩ信号を生成する。ミキサ８０１ｂは、入力信号を９０°位相シフト信号でミキシングしてＱ信号を生成する。Ｉ信号及びＱ信号は、相互に直交する信号である。複素型シグマデルタアナログデジタル変換装置８００は、加減算器８１１ａ，８１１ｂ、ループフィルタ８１２ａ，８１２ｂ、アナログデジタル（ＡＤ）変換器８１３ａ，８１３ｂ及びデジタルアナログ（ＤＡ）変換器８１４ａ，８１４ｂを有する。ループフィルタ８１２ａの出力信号はその正負符号を維持してループフィルタ８１２ｂに出力され、ループフィルタ８１２ｂの出力信号はその正負符号を反転してループフィルタ８１２ａに出力される。
【０００４】
【特許文献１】特表２００３−５２７７９５号公報
【特許文献２】米国特許第５，７６４，１７１号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図９は、図７の実数型シグマデルタアナログデジタル変換装置の量子化ノイズスペクトラムを示す図である。入力信号をアナログ形式からデジタル形式に変換すると、量子化による量子化ノイズが発生する。周波数が０Ｈｚの軸に対して、量子化ノイズスペクトラムは対称になる。入力信号の周波数範囲ＲＮは、所定の量子化ノイズ以下の正及び負の低周波数範囲になる。その入力周波数範囲ＲＮの正の周波数範囲が、正の信号帯域ＣＷになる。
【０００６】
図１０は、図８の複素型シグマデルタアナログデジタル変換装置の量子化ノイズスペクトラムを示す図である。実数型及び複素型のシグマデルタアナログデジタル変換装置の違いは、ループフィルタが複素数の極を有するか否かである。図９の実数型では、周波数が０Ｈｚの軸に対して、量子化ノイズスペクトラムが対称となるのに対し、図１０の複素型では周波数軸の正方向にシフトした量子化ノイズスペクトラムを得ることができる。同じフィルタの次数、フィルタのカットオフ周波数、同じサンプリング周波数、同程度の消費電力で実現する場合、図１０の複素型は、図９の実数型に比べて、信号帯域ＣＷ内の量子化ノイズを低減できる。
【０００７】
しかし、図９の実数型においては、負の入力周波数範囲では正の入力周波数範囲と比較して同程度の量子化ノイズレベルとなるのに対し、図１０の複素型においては、負の入力周波数範囲では正の入力周波数範囲と比較して量子化ノイズのレベルが非常に大きくなるため、入力周波数範囲ＲＮが正に限定される。
【０００８】
本発明の目的は、量子化ノイズを低減し、かつ正及び負の周波数の入力信号をアナログ形式からデジタル形式に変換することができる複素型シグマデルタアナログデジタル変換装置及び受信機を提供することである。
【課題を解決するための手段】
【０００９】
本発明の一観点によれば、第１の入力信号及び第１のフィードバック信号を入力して減算を行う第１の減算器と、前記第１の減算器の出力信号に対してフィルタリングを行う第１のフィルタと、前記第１のフィルタの出力信号をアナログ形式からデジタル形式に変換する第１のアナログデジタル変換器と、前記第１のアナログデジタル変換器の出力信号をデジタル形式からアナログ形式に変換し、その変換された信号を前記第１の減算器に前記第１のフィードバック信号として出力する第１のデジタルアナログ変換器と、前記第１の入力信号に対して直交する第２の入力信号及び第２のフィードバック信号を入力して減算を行う第２の減算器と、前記第２の減算器の出力信号に対してフィルタリングを行う第２のフィルタと、前記第２のフィルタの出力信号をアナログ形式からデジタル形式に変換する第２のアナログデジタル変換器と、前記第２のアナログデジタル変換器の出力信号をデジタル形式からアナログ形式に変換し、その変換された信号を前記第２の減算器に前記第２のフィードバック信号として出力する第２のデジタルアナログ変換器と、制御信号に応じて前記第１のフィルタの出力信号に対して正負符号を反転し、前記第２のフィルタに出力する第１の符号制御部と、前記制御信号に応じて前記第２のフィルタの出力信号に対して正負符号を反転し、前記第１のフィルタに出力する第２の符号制御部とを有する複素型シグマデルタアナログデジタル変換装置が提供される。
【発明の効果】
【００１０】
第１及び第２の符号制御部が第１及び第２のフィルタを相互に接続することにより、複素型シグマデルタアナログデジタル変換装置を実現することができるので、実数型に比べて量子化ノイズを低減することができる。また、第１及び第２の符号制御部が制御信号に応じて正負符号を反転するので、正及び負の周波数の入力信号をアナログ形式からデジタル形式に変換することができる。
【発明を実施するための最良の形態】
【００１１】
（第１の実施形態）
図１は、本発明の第１の実施形態による複素型シグマデルタアナログデジタル変換装置１００を有する無線受信機の構成例を示す図である。無線受信機は、無線信号をアンテナを介して受信し、入力信号Ｓ１を生成する。局部発振器１０１は、周波数ｆＬＯの信号を生成する。位相シフタ１０２は、その信号を基に０°位相シフト信号及び９０°位相シフト信号を生成する。ミキサ１０３ａは、入力信号Ｓ１を０°位相シフト信号でミキシングしてＩ信号Ｓ２ａを生成する。ミキサ１０３ｂは、入力信号Ｓ１を９０°位相シフト信号でミキシングしてＱ信号Ｓ２ｂを生成する。Ｉ信号Ｓ２ａ及びＱ信号Ｓ２ｂは、相互に直交する信号である。
【００１２】
複素型シグマデルタアナログデジタル変換装置１００は、加減算器１１１ａ，１１１ｂ、ループフィルタ１１２ａ，１１２ｂ、アナログデジタル（ＡＤ）変換器１１３ａ，１１３ｂ、デジタルアナログ（ＤＡ）変換器１１４ａ，１１４ｂ及び符号制御部１１５ａ，１１５ｂを有し、アナログ形式の実数信号Ｓ２ａ及び虚数信号Ｓ２ｂをデジタル形式の実数信号Ｓ３ａ及び虚数信号Ｓ３ｂに変換する。
【００１３】
まず、実数チャンネルについて説明する。加減算器１１１ａは、Ｉ信号Ｓ２ａからデジタルアナログ変換器１１４ａが出力するフィードバック信号を減算し、実数信号Ｘを出力する。ループフィルタ１１２ａは、実数信号Ｘ及び符号制御部１１５ｂの出力信号を入力し、それらの入力信号に対してフィルタリングをし、実数信号Ｙを出力する。アナログデジタル変換器１１３ａは、実数信号Ｙをアナログ形式からデジタル形式に変換し、デジタル形式の実数信号Ｓ３ａを出力する。デジタルアナログ変換器１１４ａは、実数信号Ｓ３ａをデジタル形式からアナログ形式に変換し、フィードバック信号として加減算器１１１ａに出力する。
【００１４】
デジタルアナログ変換器１１４ａは、１サイクル前のデジタル出力信号Ｓ３ａをアナログ形式に変換した信号を出力する。加減算器１１１ａは、前回の出力信号と今回の入力信号との差分信号Ｘを出力する。ループフィルタ１１２ａは、例えばローパスフィルタであり、積分器の機能を有し、前回の実数信号Ｙに対して差分信号Ｘを加算することにより、今回の実数信号Ｙを出力する。アナログデジタル変換器１１３ａは、信号Ｙをアナログ形式からデジタル形式に変換する。これにより、アナログ形式の実数信号Ｓ２ａをデジタル形式の実数信号Ｓ３ａに変換することができる。
【００１５】
次に、虚数チャンネルについて説明する。加減算器１１１ｂは、Ｑ信号Ｓ２ｂからデジタルアナログ変換器１１４ｂが出力するフィードバック信号を減算し、虚数信号ｊＸを出力する。ループフィルタ１１２ｂは、虚数信号ｊＸ及び符号制御部１１５ａの出力信号を入力し、それらの入力信号に対してフィルタリングをし、虚数信号ｊＹを出力する。アナログデジタル変換器１１３ｂは、虚数信号ｊＹをアナログ形式からデジタル形式に変換し、デジタル形式の虚数信号Ｓ３ｂを出力する。デジタルアナログ変換器１１４ｂは、虚数信号Ｓ３ｂをデジタル形式からアナログ形式に変換し、フィードバック信号として加減算器１１１ｂに出力する。虚数チャンネルは、実数チャンネルと同様にして、アナログ形式の虚数信号Ｓ２ｂをデジタル形式の虚数信号Ｓ３ｂに変換することができる。
【００１６】
チャンネル選択部（操作部）１０４は、ユーザの操作に応じて、再生する周波数のチャンネルを選択してチャンネル信号を出力する。メモリ１０５は、チャンネル信号及び制御信号ＣＴＬの関係を記憶し、チャンネル信号に応じて制御信号ＣＴＬを出力する。符号制御部１１５ａは、制御信号ＣＴＬに応じて、ループフィルタ１１２ａの出力信号の正負符号を反転し、ループフィルタ１１２ｂに出力する。符号制御部１１５ｂは、制御信号ＣＴＬに応じて、ループフィルタ１１２ｂの出力信号の正負符号を反転し、ループフィルタ１１２ａに出力する。また、符号制御部１１５ａ及び１１５ｂは、それぞれループフィルタ１１２ａ及び１１２ｂの出力信号に対して定数Ｃ倍の増幅を行い、ループフィルタ１１２ｂ及び１１２ａに出力する。
【００１７】
図２は、図１の複素型シグマデルタアナログデジタル変換装置の量子化ノイズスペクトラムを示す図である。入力信号をアナログ形式からデジタル形式に変換すると、量子化による量子化ノイズが発生する。横軸は周波数を示し、縦軸は量子化ノイズを示す。
【００１８】
制御信号ＣＴＬが第１の状態であるときには、符号制御部１１５ａは、ループフィルタ１１２ａの出力信号の正負符号を維持してループフィルタ１１２ｂに出力し、符号制御部１１５ｂは、ループフィルタ１１２ｂの出力信号の正負符号を反転してループフィルタ１１２ａに出力する。この場合、図９の実数型では、周波数が０Ｈｚの軸に対して、量子化ノイズスペクトラムが対称となるのに対し、図２の複素型では周波数軸の正方向にシフトした量子化ノイズスペクトラム２０１を得ることができる。同じフィルタの次数、フィルタのカットオフ周波数、同じサンプリング周波数、同程度の消費電力で実現する場合、図２の複素型は、図９の実数型に比べて、信号帯域ＣＷ１内の量子化ノイズを低減できる。
【００１９】
制御信号ＣＴＬが第２の状態であるときには、符号制御部１１５ａは、ループフィルタ１１２ａの出力信号の正負符号を反転してループフィルタ１１２ｂに出力し、符号制御部１１５ｂは、ループフィルタ１１２ｂの出力信号の正負符号を維持してループフィルタ１１２ａに出力する。この場合、図９の実数型では、周波数が０Ｈｚの軸に対して、量子化ノイズスペクトラムが対称となるのに対し、図２の複素型では周波数軸の負方向にシフトした量子化ノイズスペクトラム２０２を得ることができる。同じフィルタの次数、フィルタのカットオフ周波数、同じサンプリング周波数、同程度の消費電力で実現する場合、図２の複素型は、図９の実数型に比べて、信号帯域ＣＷ２内の量子化ノイズを低減できる。
【００２０】
以上のように、本実施形態によれば、符号制御部１１５ａ及び１１５ｂにより係数（定数）Ｃの正負符号を選択的に反転させることにより、周波数の正方向にシフトした量子化ノイズスペクトラム２０１及び周波数の負方向にシフトした量子化ノイズスペクトラム２０２を得ることができる。量子化ノイズスペクトラム２０１及び２０２は、周波数が０Ｈｚの軸に対して相互に対称となる。これにより、周波数が正の時の信号帯域ＣＷ１でも負の時の信号帯域ＣＷ２でも、量子化ノイズを低減することができる。また、入力周波数範囲ＲＮは、正だけでなく負の周波数にまで広げることができる。
【００２１】
図３（Ａ）及び（Ｂ）は、本実施形態による低ＩＦ（中間周波数）方式を説明するための図である。低ＩＦ方式は、受信した信号Ｓ１をいったん比較的に低い中間周波数ｆＩＦの信号に変換した後に必要な帯域だけを選択してフィルタリングする方式である。これにより、必要な帯域の信号だけを効率よく選択することができる。この周波数変換は、中間周波数ｆＩＦが受信周波数ｆＲＦとの差分になるような周波数ｆＬＯの局部発振器１０１からの出力をミキシングすることにより行う。
【００２２】
局部発振器１０１の信号の周波数としてｆＬＯ１を使用し、周波数ｆＲＦの信号Ｓ１を選択する場合について説明する。周波数ｆＲＦは周波数ｆＬＯ１より大きいので、中間周波数ｆＩＦ１＝ｆＲＦ−ｆＬＯ１の関係から、中間周波数ｆＩＦ１は正の低周波数になる。この場合、図２の量子化ノイズスペクトラム５０１を選択し、正の信号帯域（チャンネル幅）ＣＷ１を使用する。
【００２３】
また、局部発振器１０１の信号の周波数としてｆＬＯ２を使用し、周波数ｆＲＦの信号Ｓ１を選択する場合について説明する。周波数ｆＲＦは周波数ｆＬＯ２より小さいので、中間周波数ｆＩＦ２＝ｆＲＦ−ｆＬＯ２の関係から、中間周波数ｆＩＦ２は負の低周波数になる。この場合、図２の量子化ノイズスペクトラム５０２を選択し、負の信号帯域（チャンネル幅）ＣＷ２を使用する。
【００２４】
図８の無線受信機では、中間周波数として正の周波数しか使用することができないが、本実施形態では、中間周波数として正及び負の両方の周波数を使用することができる。このため、本実施形態は、局部発振器１０１の発振周波数ｆＬＯと入力周波数ｆＲＦの大小関係が限定されず、回路規模及び消費電力を小さくすることができる。具体的には、局部発振器１０１の回路を図８のものに比べて簡略化することができる。
【００２５】
（第２の実施形態）
図４は、本発明の第２の実施形態による図１のループフィルタ１１２ａ，１１２ｂ及び符号制御部１１５ａ，１１５ｂの構成例を示す回路図である。ループフィルタ１１２ａ及び１１２ｂは、それぞれＲＣ（抵抗−容量）アクティブフィルタの連続時間フィルタである。符号制御部１１５ａ及び１１５ｂは、それぞれスイッチＳＷ１及びＳＷ２に対応する。入力実数信号Ｘ、入力虚数信号ｊＸ、出力実数信号Ｙ及び出力虚数信号ｊＹは、それぞれ差動信号である。差動信号は、相互に位相が反転した２本で１対の信号である。
【００２６】
実数差動信号Ｘは、抵抗４０１及び４０２を介して、差動アンプ４０７の正入力端子及び負入力端子に入力される。容量４０３は、差動アンプ４０７の正入力端子及び負出力端子間に接続される。容量４０４は、差動アンプ４０７の負入力端子及び正出力端子間に接続される。実数差動信号Ｙは、差動アンプ４０７の正出力端子及び負出力端子から出力される。
【００２７】
虚数差動信号ｊＸは、抵抗４１１及び４１２を介して、差動アンプ４１７の正入力端子及び負入力端子に入力される。容量４１３は、差動アンプ４１７の正入力端子及び負出力端子間に接続される。容量４１４は、差動アンプ４１７の負入力端子及び正出力端子間に接続される。虚数差動信号ｊＹは、差動アンプ４１７の正出力端子及び負出力端子から出力される。
【００２８】
スイッチＳＷ１及びＳＷ２は、制御信号ＣＴＬに応じて、それぞれループフィルタ１１２ａ及び１１２ｂの出力差動信号線をストレート又はクロスにしてループフィルタ１１２ｂ及び１１２ａの入力差動信号線に接続する。
【００２９】
まず、制御信号ＣＴＬが第１の状態であり、図２の量子化ノイズスペクトラム２０１を選択する場合を説明する。スイッチＳＷ１（符号制御部１１５ａ）は、抵抗４１５及び４１６を介して、差動アンプ４０７の出力差動信号線及び差動アンプ４１７の入力差動信号線をクロスに接続する。すなわち、差動アンプ４０７の正出力端子は差動アンプ４１７の正入力端子に接続され、差動アンプ４０７の負出力端子は差動アンプ４１７の負入力端子に接続される。これにより、実数差動信号Ｙは、その正負符号を維持して差動アンプ４１７に入力される。また、スイッチＳＷ２（符号制御部１１５ｂ）は、抵抗４０５及び４０６を介して、差動アンプ４１７の出力差動信号線及び差動アンプ４０７の入力差動信号線をクロスに接続する。すなわち、差動アンプ４１７の正出力端子は差動アンプ４０７の負入力端子に接続され、差動アンプ４１７の負出力端子は差動アンプ４０７の正入力端子に接続される。これにより、虚数差動信号ｊＹは、その正負符号を反転して差動アンプ４０７に入力される。
【００３０】
次に、制御信号ＣＴＬが第２の状態であり、図２の量子化ノイズスペクトラム２０２を選択する場合を説明する。スイッチＳＷ１（符号制御部１１５ａ）は、抵抗４１５及び４１６を介して、差動アンプ４０７の出力差動信号線及び差動アンプ４１７の入力差動信号線をストレートに接続する。すなわち、差動アンプ４０７の正出力端子は差動アンプ４１７の負入力端子に接続され、差動アンプ４０７の負出力端子は差動アンプ４１７の正入力端子に接続される。これにより、実数差動信号Ｙは、その正負符号を反転して差動アンプ４１７に入力される。また、スイッチＳＷ２（符号制御部１１５ｂ）は、抵抗４０５及び４０６を介して、差動アンプ４１７の出力差動信号線及び差動アンプ４０７の入力差動信号線をストレートに接続する。すなわち、差動アンプ４１７の正出力端子は差動アンプ４０７の正入力端子に接続され、差動アンプ４１７の負出力端子は差動アンプ４０７の負入力端子に接続される。これにより、虚数差動信号ｊＹは、その正負符号を維持して差動アンプ４０７に入力される。
【００３１】
（第３の実施形態）
図５は、本発明の第３の実施形態による図１のループフィルタ１１２ａ，１１２ｂ及び符号制御部１１５ａ，１１５ｂの構成例を示す回路図である。ループフィルタ１１２ａ及び１１２ｂは、それぞれｇｍ−Ｃ（コンダクタンス−容量）フィルタの連続時間フィルタである。符号制御部１１５ａ及び１１５ｂは、スイッチＳＷ４に対応する。入力実数信号Ｘ、入力虚数信号ｊＸ、出力実数信号Ｙ及び出力虚数信号ｊＹは、それぞれ差動信号である。
【００３２】
実数差動信号Ｘは、ＯＴＡ（Operational Trans conductor Amplifier）５０１の正入力端子及び負入力端子に入力される。ＯＴＡ５０１は、電圧電流変換アンプであり、差動電圧信号Ｘを差動電流信号に変換して出力する。容量５０２は、ＯＴＡ５０１の正出力端子及び負出力端子間に接続される。実数差動電圧信号Ｙは、容量５０２の両端の信号である。
【００３３】
虚数差動信号ｊＸは、ＯＴＡ５１１の正入力端子及び負入力端子に入力される。ＯＴＡ５１１は、電圧電流変換アンプであり、差動電圧信号ｊＸを差動電流信号に変換して出力する。容量５１２は、ＯＴＡ５１１の正出力端子及び負出力端子間に接続される。虚数差動電圧信号ｊＹは、容量５１２の両端の信号である。
【００３４】
スイッチＳＷ３は、固定信号ＦＸに応じて、ＯＴＡ５０１の出力差動信号線をＯＴＡ５０３及び５１３に対してストレート又はクロスに固定して接続する。スイッチＳＷ４は、制御信号ＣＴＬに応じて、ＯＴＡ５１１の出力差動信号線をＯＴＡ５０３及び５１３に対してストレート又はクロスに選択的に接続する。
【００３５】
（１）スイッチＳＷ３のストレート接続
スイッチＳＷ３がストレート接続に固定される場合を説明する。ＯＴＡ５０３の正入力端子はＯＴＡ５０１の正出力端子に接続され、ＯＴＡ５０３の負入力端子はＯＴＡ５０１の負出力端子に接続される。ＯＴＡ５１３の正出力端子はＯＴＡ５０１の負出力端子に接続され、ＯＴＡ５１３の負出力端子はＯＴＡ５０１の正出力端子に接続される。
【００３６】
その場合に、制御信号ＣＴＬが第１の状態であり、図２の量子化ノイズスペクトラム２０１を選択する場合を説明する。スイッチＳＷ４（符号制御部１１５ａ及び１１５ｂ）は、ストレート接続を行う。すなわち、ＯＴＡ５０３の正出力端子はＯＴＡ５１１の正出力端子に接続され、ＯＴＡ５０３の負出力端子はＯＴＡ５１１の負出力端子に接続される。ＯＴＡ５１３の正入力端子はＯＴＡ５１１の正出力端子に接続され、ＯＴＡ５１３の負入力端子はＯＴＡ５１１の負出力端子に接続される。その結果、実数差動信号Ｙは、ＯＴＡ５０３を介して、その正負符号を維持してＯＴＡ５１１の出力差動信号線に出力される。すなわち、符号制御部１１５ａが正負符号を維持することを意味する。また、虚数差動信号ｊＹは、ＯＴＡ５１３を介して、その正負符号を反転してＯＴＡ５０１の出力差動信号線に出力される。すなわち、符号制御部１１５ｂが正負符号を反転することを意味する。
【００３７】
次に、制御信号ＣＴＬが第２の状態であり、図２の量子化ノイズスペクトラム２０２を選択する場合を説明する。スイッチＳＷ４（符号制御部１１５ａ及び１１５ｂ）は、クロス接続を行う。すなわち、ＯＴＡ５０３の正出力端子はＯＴＡ５１１の負出力端子に接続され、ＯＴＡ５０３の負出力端子はＯＴＡ５１１の正出力端子に接続される。ＯＴＡ５１３の正入力端子はＯＴＡ５１１の負出力端子に接続され、ＯＴＡ５１３の負入力端子はＯＴＡ５１１の正出力端子に接続される。その結果、実数差動信号Ｙは、ＯＴＡ５０３を介して、その正負符号を反転してＯＴＡ５１１の出力差動信号線に出力される。すなわち、符号制御部１１５ａが正負符号を反転することを意味する。また、虚数差動信号ｊＹは、ＯＴＡ５１３を介して、その正負符号を維持してＯＴＡ５０１の出力差動信号線に出力される。すなわち、符号制御部１１５ｂが正負符号を維持することを意味する。
【００３８】
（２）スイッチＳＷ３のクロス接続
スイッチＳＷ３がクロス接続に固定される場合を説明する。ＯＴＡ５０３の正入力端子はＯＴＡ５０１の負出力端子に接続され、ＯＴＡ５０３の負入力端子はＯＴＡ５０１の正出力端子に接続される。ＯＴＡ５１３の正出力端子はＯＴＡ５０１の正出力端子に接続され、ＯＴＡ５１３の負出力端子はＯＴＡ５０１の負出力端子に接続される。
【００３９】
その場合に、制御信号ＣＴＬが第１の状態であり、図２の量子化ノイズスペクトラム２０１を選択する場合を説明する。スイッチＳＷ４（符号制御部１１５ａ及び１１５ｂ）は、クロス接続を行う。すなわち、ＯＴＡ５０３の正出力端子はＯＴＡ５１１の負出力端子に接続され、ＯＴＡ５０３の負出力端子はＯＴＡ５１１の正出力端子に接続される。ＯＴＡ５１３の正入力端子はＯＴＡ５１１の負出力端子に接続され、ＯＴＡ５１３の負入力端子はＯＴＡ５１１の正出力端子に接続される。その結果、実数差動信号Ｙは、ＯＴＡ５０３を介して、その正負符号を反転してＯＴＡ５１１の出力差動信号線に出力される。すなわち、符号制御部１１５ａが正負符号を反転することを意味する。また、虚数差動信号ｊＹは、ＯＴＡ５１３を介して、その正負符号を維持してＯＴＡ５０１の出力差動信号線に出力される。すなわち、符号制御部１１５ｂが正負符号を維持することを意味する。
【００４０】
以上のように、スイッチＳＷ３及びＳＷ４は、ストレート／クロス接続のスイッチである。正負符号の反転動作は、どちらか一方のスイッチのみで可能であるが、実数チャンネルと虚数チャンネルの対称性を保つため、使用しない方のダミースイッチＳＷ３も挿入する必要がある。本実施形態では、スイッチＳ３をダミーとする例を示す。ダミースイッチＳＷ３は、ストレート又はクロス接続に固定しておく。
【００４１】
ｇｍ−Ｃフィルタの場合、ＯＴＡ５０３の入力差動信号端子及びＯＴＡ５１３の出力差動信号端子を共にＯＴＡ５０１の出力差動信号端子に接続し、ＯＴＡ５０３の出力差動信号端子及びＯＴＡ５１３の入力差動信号端子を共にＯＴＡ５１１の出力差動信号端子に接続することができるので、図４のＲＣアクティブフィルタの場合に比べ、配線を簡単にすることができ、符号制御部１１５ａ及び１１５ｂを共用して１個のスイッチＳＷ４で実現することができる。
【００４２】
（第４の実施形態）
図６は、本発明の第４の実施形態による図１のループフィルタ１１２ａ，１１２ｂ及び符号制御部１１５ａ，１１５ｂの構成例を示す回路図である。ループフィルタ１１２ａ及び１１２ｂは、それぞれスイッチトキャパシタフィルタの離散時間フィルタである。符号制御部１１５ａ及び１１５ｂは、それぞれスイッチＳＷ５及びＳＷ６に対応する。入力実数信号Ｘ、入力虚数信号ｊＸ、出力実数信号Ｙ及び出力虚数信号ｊＹは、それぞれ差動信号である。
【００４３】
差動アンプ６０７には容量６０３〜６０６が接続され、差動アンプ６１７には容量６１３〜６１６が接続される。制御信号φ１のスイッチは、制御信号φ１が例えばハイレベルになるとオンになる。制御信号φ２のスイッチは、制御信号φ２が例えばハイレベルになるとオンになる。制御信号φ１及びφ２は、相互に位相が反転したパルス信号である。制御信号φ１及びφ２のスイッチは、交互にオンになる。
【００４４】
まず、制御信号φ２のスイッチがオンになると、容量６０１及び６０２にはグランドを基準とした実数差動信号Ｘが蓄積され、容量６１１及び６１２にはグランドを基準とした虚数差動信号ｊＸが蓄積される。次に、制御信号φ１のスイッチがオンになると、容量６０１及び６０２に蓄積された実数差動信号Ｘが差動アンプ６０７の正及び負の入力端子に入力され、容量６１１及び６１２に蓄積された虚数差動信号ｊＸが差動アンプ６１７の正及び負の入力端子に入力される。次に、制御信号φ２のスイッチがオンになると、差動アンプ６０７の正及び負の出力端子の信号が実数差動信号Ｙとして出力されて容量６０８及び６０９に蓄積され、差動アンプ６１７の正及び負の出力端子の信号が虚数差動信号ｊＹとして出力されて容量６１８及び６１９に蓄積される。
【００４５】
次に、制御信号ＣＴＬが第１の状態であり、図２の量子化ノイズスペクトラム２０１を選択する場合を説明する。スイッチＳＷ５（符号制御部１１５ａ）は、差動アンプ６０７の出力差動信号線及び差動アンプ６１７の入力差動信号線をクロスに接続する。すなわち、差動アンプ６０７の正出力端子は差動アンプ６１７の正入力端子に接続され、差動アンプ６０７の負出力端子は差動アンプ６１７の負入力端子に接続される。これにより、実数差動信号Ｙは、その正負符号を維持して差動アンプ６１７に入力される。また、スイッチＳＷ６（符号制御部１１５ｂ）は、差動アンプ６１７の出力差動信号線及び差動アンプ６０７の入力差動信号線をクロスに接続する。すなわち、差動アンプ６１７の正出力端子は差動アンプ６０７の負入力端子に接続され、差動アンプ６１７の負出力端子は差動アンプ６０７の正入力端子に接続される。これにより、虚数差動信号ｊＹは、その正負符号を反転して差動アンプ６０７に入力される。
【００４６】
次に、制御信号ＣＴＬが第２の状態であり、図２の量子化ノイズスペクトラム２０２を選択する場合を説明する。スイッチＳＷ５（符号制御部１１５ａ）は、差動アンプ６０７の出力差動信号線及び差動アンプ６１７の入力差動信号線をストレートに接続する。すなわち、差動アンプ６０７の正出力端子は差動アンプ６１７の負入力端子に接続され、差動アンプ６０７の負出力端子は差動アンプ６１７の正入力端子に接続される。これにより、実数差動信号Ｙは、その正負符号を反転して差動アンプ６１７に入力される。また、スイッチＳＷ６（符号制御部１１５ｂ）は、差動アンプ６１７の出力差動信号線及び差動アンプ６０７の入力差動信号線をストレートに接続する。すなわち、差動アンプ６１７の正出力端子は差動アンプ６０７の正入力端子に接続され、差動アンプ６１７の負出力端子は差動アンプ６０７の負入力端子に接続される。これにより、虚数差動信号ｊＹは、その正負符号を維持して差動アンプ６０７に入力される。
【００４７】
以上のように、第１〜第４の実施形態は、複素フィルタ１１２ａ，１１２ｂを構成する係数（定数）Ｃの正負符号を、中間周波数ｆＩＦが正か負かで切り替えることができる。低ＩＦ方式では、基本的に正の中間周波数の信号と負の中間周波数の信号を同時に受信することはない。従って、中間周波数ｆＩＦの正負符号に併せて係数Ｃの符号を切り替えることにより、信号の通過帯域（量子化ノイズが抑制される周波数の範囲）の正負符号を反転させることができる。
【００４８】
図７及び図９の受信機はＳＮ比が低い欠点があり、図８及び図１０の受信機は正負両方の中間周波数ｆＩＦを使用することができない欠点がある。上記実施形態によれば、複素型のＳＮ比を高くできるメリットを生かしたまま、正負両方の中間周波数ｆＩＦを使用することができる。これにより、上記実施形態の受信機は、受信機の局部発振器１０１の発振周波数ｆＬＯに対する要求が緩和されるため、図８の複素型シグマデルタアナログデジタル変換装置を用いた場合と比較して回路を簡素にできる。また、上記実施形態に示すように、要求される回路規模の増加は小規模のスイッチ回路のみである。
【００４９】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【００５０】
本発明の実施形態は、例えば以下のように種々の適用が可能である。
【００５１】
（付記１）
第１の入力信号及び第１のフィードバック信号を入力して減算を行う第１の減算器と、
前記第１の減算器の出力信号に対してフィルタリングを行う第１のフィルタと、
前記第１のフィルタの出力信号をアナログ形式からデジタル形式に変換する第１のアナログデジタル変換器と、
前記第１のアナログデジタル変換器の出力信号をデジタル形式からアナログ形式に変換し、その変換された信号を前記第１の減算器に前記第１のフィードバック信号として出力する第１のデジタルアナログ変換器と、
前記第１の入力信号に対して直交する第２の入力信号及び第２のフィードバック信号を入力して減算を行う第２の減算器と、
前記第２の減算器の出力信号に対してフィルタリングを行う第２のフィルタと、
前記第２のフィルタの出力信号をアナログ形式からデジタル形式に変換する第２のアナログデジタル変換器と、
前記第２のアナログデジタル変換器の出力信号をデジタル形式からアナログ形式に変換し、その変換された信号を前記第２の減算器に前記第２のフィードバック信号として出力する第２のデジタルアナログ変換器と、
制御信号に応じて前記第１のフィルタの出力信号の正負符号を反転し、前記第２のフィルタに出力する第１の符号制御部と、
前記制御信号に応じて前記第２のフィルタの出力信号の正負符号を反転し、前記第１のフィルタに出力する第２の符号制御部と
を有する複素型シグマデルタアナログデジタル変換装置。
（付記２）
前記制御信号が第１の状態であるときには、前記第１の符号制御部は、前記第１のフィルタの出力信号の正負符号を維持して前記第２のフィルタに出力し、前記第２の符号制御部は、前記第２のフィルタの出力信号の正負符号を反転して前記第１のフィルタに出力し、
前記制御信号が第２の状態であるときには、前記第１の符号制御部は、前記第１のフィルタの出力信号の正負符号を反転して前記第２のフィルタに出力し、前記第２の符号制御部は、前記第２のフィルタの出力信号の正負符号を維持して前記第１のフィルタに出力する付記１記載の複素型シグマデルタアナログデジタル変換装置。
（付記３）
前記第１及び第２のフィルタは、それぞれＲＣアクティブフィルタである付記１記載の複素型シグマデルタアナログデジタル変換装置。
（付記４）
前記第１及び第２のフィルタは、それぞれｇｍ−Ｃフィルタである付記１記載の複素型シグマデルタアナログデジタル変換装置。
（付記５）
前記第１及び第２のフィルタは、それぞれスイッチトキャパシタフィルタである付記１記載の複素型シグマデルタアナログデジタル変換装置。
（付記６）
前記第１及び第２の符号制御部は、それぞれ前記第１及び第２のフィルタの出力信号に対して定数倍の増幅を行う付記１記載の複素型シグマデルタアナログデジタル変換装置。
（付記７）
前記第１及び第２のフィルタは、それぞれ入力信号及び出力信号が差動信号である付記１記載の複素型シグマデルタアナログデジタル変換装置。
（付記８）
前記第１及び第２の符号制御部は、前記制御信号に応じて、それぞれ前記第１及び第２のフィルタの出力差動信号の線をストレート又はクロスにして前記第２及び第１のフィルタに接続する付記７記載の複素型シグマデルタアナログデジタル変換装置。
（付記９）
さらに、操作に応じて前記制御信号を出力する操作部を有する付記１記載の複素型シグマデルタアナログデジタル変換装置。
（付記１０）
付記１記載の複素型シグマデルタアナログデジタル変換装置と、
入力信号に対してミキシングを行うことにより相互に直交する前記第１及び第２の入力信号を生成するミキサと
を有する受信機。
（付記１１）
前記制御信号が第１の状態であるときには、前記第１の符号制御部は、前記第１のフィルタの出力信号の正負符号を維持して前記第２のフィルタに出力し、前記第２の符号制御部は、前記第２のフィルタの出力信号の正負符号を反転して前記第１のフィルタに出力し、
前記制御信号が第２の状態であるときには、前記第１の符号制御部は、前記第１のフィルタの出力信号の正負符号を反転して前記第２のフィルタに出力し、前記第２の符号制御部は、前記第２のフィルタの出力信号の正負符号を維持して前記第１のフィルタに出力する付記１０記載の受信機。
（付記１２）
前記第１及び第２のフィルタは、それぞれＲＣアクティブフィルタである付記１０記載の受信機。
（付記１３）
前記第１及び第２のフィルタは、それぞれｇｍ−Ｃフィルタである付記１０記載の受信機。
（付記１４）
前記第１及び第２のフィルタは、それぞれスイッチトキャパシタフィルタである付記１０記載の受信機。
（付記１５）
前記第１及び第２の符号制御部は、それぞれ前記第１及び第２のフィルタの出力信号に対して定数倍の増幅を行う付記１０記載の受信機。
（付記１６）
前記第１及び第２のフィルタは、それぞれ入力信号及び出力信号が差動信号である付記１０記載の受信機。
（付記１７）
前記第１及び第２の符号制御部は、前記制御信号に応じて、それぞれ前記第１及び第２のフィルタの出力差動信号の線をストレート又はクロスにして前記第２及び第１のフィルタに接続する付記１６記載の受信機。
（付記１８）
さらに、操作に応じて前記制御信号を出力する操作部を有する付記１０記載の受信機。
【図面の簡単な説明】
【００５２】
【図１】本発明の第１の実施形態による複素型シグマデルタアナログデジタル変換装置を有する無線受信機の構成例を示す図である。
【図２】図１の複素型シグマデルタアナログデジタル変換装置の量子化ノイズスペクトラムを示す図である。
【図３】図３（Ａ）及び（Ｂ）は本実施形態による低ＩＦ（中間周波数）方式を説明するための図である。
【図４】本発明の第２の実施形態による図１のループフィルタ及び符号制御部の構成例を示す回路図である。
【図５】本発明の第３の実施形態による図１のループフィルタ及び符号制御部の構成例を示す回路図である。
【図６】本発明の第４の実施形態による図１のループフィルタ及び符号制御部の構成例を示す回路図である。
【図７】特許文献１の実数型シグマデルタアナログデジタル変換装置を有する無線受信機の構成を示す図である。
【図８】特許文献２の複素型シグマデルタアナログデジタル変換装置を有する無線受信機の構成を示す図である。
【図９】図７の実数型シグマデルタアナログデジタル変換装置の量子化ノイズスペクトラムを示す図である。
【図１０】図８の複素型シグマデルタアナログデジタル変換装置の量子化ノイズスペクトラムを示す図である。
【符号の説明】
【００５３】
１００  複素型シグマデルタアナログデジタル変換装置
１０１  局部発振器
１０２  位相シフタ
１０３ａ，１０３ｂ  ミキサ
１０４  チャンネル選択部
１０５  メモリ
１１１ａ，１１１ｂ  加減算器
１１２ａ，１１２ｂ  ループフィルタ
１１３ａ，１１３ｂ  アナログデジタル変換器
１１４ａ，１１４ｂ  デジタルアナログ変換器
１１５ａ，１１５ｂ  符号制御部
【図１】
2006310991.tif 000003
【図２】
2006310991.tif 000004
【図３】
2006310991.tif 000005
【図４】
2006310991.tif 000006
【図５】
2006310991.tif 000007
【図６】
2006310991.tif 000008
【図７】
2006310991.tif 000009
【図８】
2006310991.tif 000010
【図９】
2006310991.tif 000011
【図１０】
2006310991.tif 000012