(57)【要約】      （修正有）【課題】  格納電極コンタクトの抵抗を低減させゲートチャンネルの長さを増加させてゲートリーニング現象を最少化することができるフォトマスク、及びこれを利用して製造された半導体素子を提供することである。【解決手段】  ＳＴＡＲゲート領域を定義するフォトマスクにおいて、透明基板１０１とジグザグ形態のリセスＷ−ＳＴＡＲゲート領域を定義する遮光パターン１０３とを含み前記遮光パターンの屈曲部は半導体基板に備えられた活性領域のゲート領域および格納電極コンタクト領域と部分的に重畳されることを特徴とするフォトマスク。【選択図】図４
2006163349.tif 000002
【特許請求の範囲】
【請求項１】
ＳＴＡＲゲート領域を定義するマスクパターンを形成するためのフォトマスクにおいて、
透明基板と、
ジグザグ形態のリセスＷ−ＳＴＡＲゲート領域を定義する遮光パターンと、を含み、
前記遮光パターンの屈曲部は半導体基板に備えられた活性領域のゲート領域及び格納電極コンタクト領域と部分的に重畳されること、
を特徴とするフォトマスク。
【請求項２】
前記フォトマスクは、バイナリーマスク、４〜１０％の透過率を有するハーフトーン位相反転マスク及びこれらの組み合せでなるグループのうち選択されたいずれか一つのマスクを含むこと、
を特徴とする請求項１に記載のフォトマスク。
【請求項３】
半導体基板上に備えられた活性領域及び前記活性領域を定義する素子分離領域と、
前記活性領域と重畳される部分の線幅が素子分離領域と重畳される部分の線幅より大きいゲート電極と、
ジグザグ形態のリセスＷ−ＳＴＡＲゲート領域と、を含み、
前記リセスＷ−ＳＴＡＲゲート領域の屈曲部は前記活性領域のゲート領域及び格納電極コンタクト領域と部分的に重畳されること、
を特徴とする半導体素子。
【請求項４】
前記リセスＷ−ＳＴＡＲゲート領域の深さは、４００〜７００Åであること、
を特徴とする請求項３に記載の半導体素子。
【請求項５】
前記リセスＷ−ＳＴＡＲゲート領域の内角は、９０〜１４０°であること、
を特徴とする請求項３に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はフォトマスク及びこれを利用して製造された半導体素子に関し、特にジグザグ形態のリセスＷ−ＳＴＡＲ（waved STep Asymmetry Recess）ゲート領域を形成するため、半導体基板に備えられた活性領域のゲート領域及び格納電極コンタクト領域と部分的に重畳される領域を連結するジグザグ形態のＷ−ＳＴＡＲマスクを利用することにより、格納電極コンタクトの抵抗を低減させゲートチャンネルの長さを増加させてゲートリーニング（leaning）現象を最少化することができるフォトマスク、及びこれを利用して製造された半導体素子に関するものである。
【背景技術】
【０００２】
一般に、半導体素子の高集積化に伴いゲートはショートチャンネル効果（Short Channel Effect）のような問題点を誘発する。
【０００３】
これを克服するため、ＭＯＳＦＥＴ製造時にリフレッシュ特性を向上させてチャンネルの長さを確保することができるよう、ビットライン接合領域の半導体基板と素子分離膜の一部をエッチングしてステップゲート構造を形成する。
【０００４】
図１は従来の技術に係るフォトマスクを示す平面図である。図２は、従来の技術に係る半導体素子を示す平面図である。図３は、従来の技術に係る半導体素子を示す断面図である。
【０００５】
図１に示されているように、フォトマスク１０は遮光パターン１３と透光パターン１５が備えられる。ここで、遮光パターン１３はＳＴＡＲゲート領域を定義し、半導体基板に備えられた格納電極コンタクト領域と、これと隣接したゲート領域の一部を含む領域と重畳される部分に対応する透明基板１１に備えられる。
【０００６】
図２は、従来の技術に係るフォトマスクを利用して露光及び現像工程が行なわれた半導体基板を示す平面図である。
図２に示されているように、フォトマスク１１の遮光パターン１３に対応する半導体基板２０の領域４０は格納電極コンタクト領域３０と、これと隣接したゲート領域３５の一部であり、ＳＴＡＲゲート領域のリセスされた領域である。
【０００７】
図３は、図２のI−I’に沿って示した断面図である。
図３に示されているように、半導体基板２０上に活性領域２５を定義する素子分離膜２３が備えられる。図１のＳＴＡＲフォトマスク１０を利用して格納電極コンタクト領域と、これと隣接したゲート領域の一部を含む領域の半導体基板２０がリセスされたＳＴＡＲゲート領域が備えられる。
【０００８】
しかし、前述の従来の技術に係る半導体素子において段差のあるゲートは格納電極領域と、これと隣接したゲート領域の一部を含むライン／スペース形態のフォトマスクを利用してエッチングされた半導体基板に備えられたＳＴＡＲゲート領域の上部に備えられる。特に、非晶質シリコン層のゲート導電層の形成工程のあと熱処理工程を行なう場合、ゲートの段差が大きい部分でさらに多い凝縮現象が誘発される。従って、格納電極コンタクト方向にゲートが傾くことになるゲートリーニング現象が発生するという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は前記の従来の技術の問題点を解決するため、特にジグザグ形態のリセスＷ−ＳＴＡＲゲート領域を形成するため、半導体基板に備えられた活性領域のゲート領域及び格納電極コンタクト領域と部分的に重畳される領域を連結するジグザグ形態のＷ−ＳＴＡＲマスクを利用することにより、格納電極コンタクトの抵抗を低減させゲートチャンネルの長さを増加させてゲートリーニング現象を最少化することができるフォトマスク、及びこれを利用して製造された半導体素子を提供することにその目的がある。
【課題を解決するための手段】
【００１０】
請求項１に記載の発明は、ＳＴＡＲゲート領域を定義するマスクパターンを形成するためのフォトマスクにおいて、透明基板と、ジグザグ形態のリセスＷ−ＳＴＡＲゲート領域を定義する遮光パターンと、を含み、前記遮光パターンの屈曲部は半導体基板に備えられた活性領域のゲート領域及び格納電極コンタクト領域と部分的に重畳されるフォトマスクであること、を特徴としている。
【００１１】
請求項２に記載の発明は、請求項１に記載のフォトマスクにおいて、前記フォトマスクは、バイナリーマスク、４〜１０％の透過率を有するハーフトーン位相反転マスク及びこれらの組み合せでなるグループのうち選択されたいずれか一つのマスクを含むこと、を特徴としている。
【００１２】
請求項３に記載の発明は、半導体基板上に備えられた活性領域及び前記活性領域を定義する素子分離領域と、前記活性領域と重畳される部分の線幅が素子分離領域と重畳される部分の線幅より大きいゲート電極と、ジグザグ形態のリセスＷ−ＳＴＡＲゲート領域と、を含み、前記リセスＷ−ＳＴＡＲゲート領域の屈曲部は前記活性領域のゲート領域及び格納電極コンタクト領域と部分的に重畳される半導体素子であること、を特徴としている。
【００１３】
請求項４に記載の発明は、請求項３に記載の半導体素子において、前記リセスＷ−ＳＴＡＲゲート領域の深さは４００〜７００Åであることを特徴としている。
【００１４】
請求項５に記載の発明は、請求項３に記載の半導体素子において。前記リセスＷ−ＳＴＡＲゲート領域の内角は９０〜１４０°であることを特徴としている。
【発明の効果】
【００１５】
本発明によれば、半導体素子において活性領域のゲートチャンネルの長さが増加し、格納電極コンタクト領域の面抵抗が低減し、ゲートの倒れ現象のようなゲートリーニング現象が最少化される。従って、半導体素子の特性及び信頼性を向上させることができるという効果が得られる。
【発明を実施するための最良の形態】
【００１６】
以下、図を参考にして本発明の好ましい実施の形態を詳しく説明する。
【００１７】
図４は、本発明の好ましい実施の形態に係るフォトマスクを示す平面図である。図５は、本発明の好ましい実施の形態に係る半導体素子を示す平面図である。図６は、本発明の好ましい実施の形態に係る半導体素子を示す断面図である。
【００１８】
図４に示されているように、本発明の好ましい実施の形態に係るＳＴＡＲゲート領域を定義するマスクパターンを形成するためのフォトマスク１００は、遮光パターン１０３と透光パターン１０５を含む。
【００１９】
遮光パターン１０３はジグザグ形態のリセスＷ−ＳＴＡＲゲート領域を定義し、半導体基板に備えられた活性領域でゲート領域及び格納電極コンタクト領域と部分的に重畳される部分に対応する透明基板１０１に備えられる。
【００２０】
ここで、フォトマスク１００はバイナリーマスク、４〜１０％の透過率を有するハーフトーン（half tone）位相反転マスク又はこれらの組み合せであるのが好ましい。
【００２１】
図５に示されているように、Ｉ型の活性領域１２５と活性領域１２５を定義する素子分離領域、活性領域１２５と重畳される部分の線幅が素子分離領域と重畳される部分の線幅より大きいゲート電極領域１３５、そしてジグザグ形態のリセスＷ−ＳＴＡＲゲート領域を含む。
【００２２】
ここで、リセスＷ−ＳＴＡＲゲート領域の屈曲部は活性領域のゲート領域及び格納電極コンタクト領域と部分的に重畳されるのが好ましい。
【００２３】
さらに、リセスＷ−ＳＴＡＲゲート領域の深さは４００〜７００Åであり、Ｗ−ＳＴＡＲゲート領域の内角は９０〜１４０°であるのが好ましい。
【００２４】
図６は、図５のII−II’に沿って示した断面図である。
図６に示されているように、半導体基板１２０上に活性領域と前記活性領域を定義する素子分離膜１２３が備えられる。図４のジグザグ形態のＷ−ＳＴＡＲフォトマスク１００を利用して所定領域の半導体基板がエッチングされたＷ−ＳＴＡＲゲート領域１５５が備えられ、その上部に段差のあるゲートが備えられる。
【００２５】
このとき、活性領域上のゲートは段差を有して形成され、素子分離膜上のゲートは平坦に形成されることにより活性領域のゲートチャンネルの長さと格納電極コンタクト領域の面積が増加する。従って、格納電極コンタクト領域の面抵抗は低減し、ゲートリーニング現象は最少化される。
【００２６】
なお、本発明について、好ましい実施の形態を基に説明したが、これらの実施の形態は、例を示すことを目的として開示したものであり、当業者であれば、本発明に係る技術思想の範囲内で、多様な改良、変更、付加等が可能である。このような改良、変更等も、特許請求の範囲に記載した本発明の技術的範囲に属することは言うまでもない。
【図面の簡単な説明】
【００２７】
【図１】従来の技術に係るフォトマスクを示す平面図である。
【図２】従来の技術に係る半導体素子を示す平面図である。
【図３】従来の技術に係る半導体素子を示す断面図である。
【図４】本発明の好ましい実施の形態に係るフォトマスクを示す平面図である。
【図５】本発明の好ましい実施の形態に係る半導体素子を示す平面図である。
【図６】本発明の好ましい実施の形態に係る半導体素子を示す断面図である。
【符号の説明】
【００２８】
１００  フォトマスク
１０１  透明基板
１０３  遮光パターン
１０５  透光パターン
１２０  半導体基板
１２３  素子分離膜
１２５  活性領域
１３５  ゲート電極領域
１５５  Ｗ−ＳＴＡＲゲート領域
【図１】
2006163349.tif 000003
【図２】
2006163349.tif 000004
【図３】
2006163349.tif 000005
【図４】
2006163349.tif 000006
【図５】
2006163349.tif 000007
【図６】
2006163349.tif 000008