(57)【要約】      （修正有）【課題】１パルス中において任意のタイミングで複数のサンプル時刻を設定し、各サンプル時刻における半導体レーザ素子の入出力特性を高速に測定できる入出力特性検出装置をコスト安価に提供する。【解決手段】半導体レーザ素子から出力されるパルス信号の検出回路３０、５０を、パルス信号の増幅器３２、５２と、増幅されたパルス信号をデジタル変換するＡ／Ｄ変換器３４、５４と、３段のラッチＩＣからなるラッチ回路３６、５６で構成する。ラッチ回路３６、５６にはパルス信号に対応したデジタル信号が入力されるとともに、タイミング回路４０より、パルス信号の１パルス中において立ち上がり時点ｔ０から順番に時刻ｔ１、ｔ２、ｔ３にラッチタイミング信号が３段の各ラッチＩＣにそれぞれ１個ずつ入力されることで、ラッチタイミング信号が入力された時刻（サンプル時刻）ｔ１、ｔ２、ｔ３におけるパルス信号の波高値に対応したデジタル信号を検出する。【選択図】図１
2006310665.tif 000002
【特許請求の範囲】
【請求項１】
一定周期をもって段階状に波高値が増大する電流パルス列信号に基づいてパルス光を出力する半導体レーザ素子の信号検出装置において、
前記半導体レーザ素子から抽出した駆動電流における１パルス内の所定のサンプル時刻における波高値を検出する電流検出回路を有し、
前記電流検出回路は、Ａ／Ｄ変換手段と、ラッチタイミング信号が入力されるＮ段（但し、Ｎ＞１の整数）のラッチ手段を備えたラッチ回路とを有し、
前記ラッチタイミング信号は、前記１パルスにおけるサンプル時刻が順番に長くなるようにＮ個設定され、
前記Ｎ段のラッチ手段に各ラッチタイミング信号がそれぞれ入力されることにより、前記駆動電流の１パルス中にＮ個のサンプル時刻を設定し、各サンプル時刻におけるそれぞれの波高値を検出する
ことを特徴とする半導体レーザ素子の信号検出装置。
【請求項２】
一定周期をもって段階状に波高値が増大する電流パルス列信号に基づいてパルス光を出力する半導体レーザ素子の信号検出装置において、
光電変換手段により前記パルス光から変換した電気パルス信号における１パルス内の所定のサンプル時刻における波高値を検出する光検出回路を有し、
前記光検出回路は、Ａ／Ｄ変換手段と、ラッチタイミング信号が入力されるＮ段（但し、Ｎ＞１の整数）のラッチ手段を備えたラッチ回路とを有し、
前記ラッチタイミング信号は、前記１パルスにおけるサンプル時刻が順番に長くなるようにＮ個設定され、
前記Ｎ段のラッチ手段に各ラッチタイミング信号がそれぞれ入力されることにより、前記電気パルス信号の１パルス中にＮ個のサンプル時刻を設定し、各サンプル時刻におけるそれぞれの波高値を検出する
ことを特徴とする半導体レーザ素子の信号検出装置。
【請求項３】
一定周期をもって段階状に波高値が増大する電流パルス列信号を入力して半導体レーザ素子を駆動し、前記半導体レーザ素子の駆動電流の波高値と、前記半導体レーザ素子から放射されるパルス光を光電変換手段により変換して得られた電気パルス信号の波高値とを検出して、駆動電流の波高値の変化に対するパルス光の波高値の変化を検出する半導体レーザ素子の入出力検出装置において、
前記半導体レーザ素子から抽出した駆動電流における１パルス内の所定のサンプル時刻における波高値を検出する電流検出回路と、前記電気パルス信号における１パルス内の所定のサンプル時刻における波高値を検出する光検出回路を有し、
前記電流検出回路は、Ａ／Ｄ変換手段と、第１ラッチタイミング信号が入力されるＮ段（但し、Ｎ＞１の整数）のラッチ手段を備えた第１ラッチ回路とを有し、
前記第１ラッチタイミング信号は、前記駆動電流の１パルスにおけるサンプル時刻が順番に長くなるようにＮ個設定され、
前記第１ラッチ回路におけるＮ段のラッチ手段に各第１ラッチタイミング信号がそれぞれ入力されることにより、前記駆動電流の１パルス中にＮ個のサンプル時刻を設定し、各サンプル時刻におけるそれぞれの波高値を検出し、
前記光検出回路は、Ａ／Ｄ変換手段と、第２ラッチタイミング信号が入力されるＮ段のラッチ手段を備えた第２ラッチ回路とを有し、
前記第２ラッチタイミング信号は、前記各第１ラッチタイミング信号のそれぞれのサンプル時刻と同じタイミングでＮ個設定され、
前記第２ラッチ回路におけるＮ段のラッチ手段に各第２ラッチタイミング信号がそれぞれ入力されることにより、前記電気パルス信号の１パルス中にＮ個のサンプル時刻を設定し、各サンプル時刻におけるそれぞれの波高値を検出する、
ことを特徴とする半導体レーザ素子の入出力特性検出装置。
【請求項４】
１パルス中における同時刻のサンプル時刻おいて検出した前記駆動電流の波高値と前記電気パルス信号の波高値に基づき、前記駆動電流の波高値の変化に対する前記電気パルス信号の波高値の変化を検出する
ことを特徴とする請求項３に記載の半導体レーザ素子の入出力特性検出装置。
【請求項５】
前記電流パルス列信号の波高値を可変とする波高値制御手段を備え、
前記電流パルス列信号の目標波高値と前記電流検出回路による検出波高値との偏差に基づき、前記波高値制御手段をフィードバック補償することにより、前記半導体レーザ素子に入力される電流パルス列信号の波高値を所定の目標波高値に設定する
ことを特徴とする請求項３又は４に記載の半導体レーザ素子の入出力特性検出装置。
【請求項６】
前記の整数Ｎは３以上であって、第１ラッチタイミング信号の各サンプル時刻の間隔が等間隔に設定されている
ことを特徴とする請求項３〜５のいずれかに記載の半導体レーザ素子の入出力特性検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス駆動される半導体レーザ素子の信号検出装置及びそれを用いた入出力特性検出装置に関する。
【背景技術】
【０００２】
近年、代表的なフォトエレクトロニクスデバイスの１つとして、半導体レーザ素子が多くの分野で利用されており、例えば、光ディスクドライブの分野においては、書き込み用光源としてパルス駆動される半導体レーザ素子が使用されている。この分野では、書き込み速度を高速化することに対する要求が高いことに伴い、半導体レーザ素子は年々高出力化しており、そのため、高い駆動電流に対しても安定してレーザ発振可能な半導体レーザ素子を提供する事が必要になっている。
【０００３】
ところが、半導体レーザ素子の中には、高電流領域において、駆動電流に対する光出力特性（入出力特性）を示すグラフ上に直線性の乱れが生じたり、パルス駆動時に出力されるパルス光の立ち上がり不足やオーバーシュートといったパルス波形の平坦性が失われているものがある。このような現象はキンク現象と呼ばれ、製造時における半導体薄膜の結晶欠陥や積層誤差等に起因するものであり、横モードの発振が不安定化するため、このような半導体レーザ素子は書き込み用光源として利用に供することができない。そこで、半導体レーザ素子の製造にあたっては、製造された半導体レーザ素子全数を対象として、実使用条件に即した駆動条件で入出力特性を測定することでスクリーニングを行い、上記のようなキンクを発生する半導体レーザを除去することが行われている。
【０００４】
上記のスクリーニングに用いられる半導体レーザの入出力特性検出装置は、図６に示すように、電流パルス回路１００から所定のパルス幅・繰り返し周期を有し、かつ、波高値が所定の最大値まで増大する電流パルス列信号を、検査対象素子である半導体レーザ１０２に入力してパルス駆動し、半導体レーザ１０２から抽出した駆動電流の波高値と、半導体レーザ素子１０２から放射されたパルス光を光電変換手段１０４により変換して得られた電気パルス信号の波高値と、をそれぞれ検出することで、半導体レーザ１０２の入出力特性を検出するというものである。
【０００５】
従来、このような駆動電流の波高値や電気パルス信号の波高値を検出する検出回路には、サンプルホールド回路１０６、１０６が用いられている（例えば、特許文献１参照）。このサンプルホールド回路１０６は、入力される駆動電流あるいは電気パルス信号を遮断するリレー１０８と該入力信号により充電されるコンデンサ１１０を備え、検出したい入力信号の任意のタイミングにてリレー１０８をＯＰＥＮにすることにより、その時点（サンプル時刻）における入力信号の波高値を保持するもので、これにより、保持した波高値を計測可能とするものである。
【０００６】
しかしながら、上記のような入出力特性検出装置において、パルス状の入力信号の波高値を検出する検出回路としてサンプルホールド回路１０６を用いた場合、以下のような問題がある。すなわち、パルス駆動時に半導体レーザ素子１０２から出力されるパルス光の波形平坦性を検知するために、パルス光の１パルス中において複数Ｎ個のサンプル時刻を設定して、各サンプル時刻における入出力特性を検出するには、半導体レーザ素子１０２に同一波高値の電流パルス列信号を複数Ｎパルス入力し、その都度、半導体レーザ１０２からの駆動電流及び電気パルス信号を、サンプルホールド回路１０６のリレー１０８のリレータイミングを変えて複数Ｎ回測定を繰り返す必要があり、そのため、Ｎ倍の時間を要することとなり問題である。特に、製造された半導体レーザ素子全数にわたる入出力特性検査を行っている現在の量産工程においては、多大な時間がかかることとなり問題である。
【特許文献１】特開２００４−２００３８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記の問題に鑑みてなされたものであり、検出時間を増加させることなく、１パルス中において任意のタイミングで複数Ｎ個のサンプル時刻を設定して、各サンプル時刻における入出力特性を検出することができる半導体レーザ素子の入出力特性検出装置をコスト安価に提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１に係る発明は、一定周期をもって段階状に波高値が増大する電流パルス列信号に基づいてパルス光を出力する半導体レーザ素子の信号検出装置において、前記半導体レーザ素子から抽出した駆動電流における１パルス内の所定のサンプル時刻における波高値を検出する電流検出回路を有し、前記電流検出回路は、Ａ／Ｄ変換手段と、ラッチタイミング信号が入力されるＮ段（但し、Ｎ＞１の整数）のラッチ手段を備えたラッチ回路とを有し、前記ラッチタイミング信号は、前記１パルスにおけるサンプル時刻が順番に長くなるようにＮ個設定され、前記Ｎ段のラッチ手段に各ラッチタイミング信号がそれぞれ入力されることにより、前記駆動電流の１パルス中にＮ個のサンプル時刻を設定し、各サンプル時刻におけるそれぞれの波高値を検出することを特徴とする半導体レーザ素子の信号検出装置である。
【０００９】
請求項２に係る発明は、一定周期をもって段階状に波高値が増大する電流パルス列信号に基づいてパルス光を出力する半導体レーザ素子の信号検出装置において、光電変換手段により前記パルス光から変換した電気パルス信号における１パルス内の所定のサンプル時刻における波高値を検出する光検出回路を有し、前記光検出回路は、Ａ／Ｄ変換手段と、ラッチタイミング信号が入力されるＮ段（但し、Ｎ＞１の整数）のラッチ手段を備えたラッチ回路とを有し、前記ラッチタイミング信号は、前記１パルスにおけるサンプル時刻が順番に長くなるようにＮ個設定され、前記Ｎ段のラッチ手段に各ラッチタイミング信号がそれぞれ入力されることにより、前記電気パルス信号の１パルス中にＮ個のサンプル時刻を設定し、各サンプル時刻におけるそれぞれの波高値を検出することを特徴とする半導体レーザ素子の信号検出装置である。
【００１０】
請求項３に係る発明は、一定周期をもって段階状に波高値が増大する電流パルス列信号を入力して半導体レーザ素子を駆動し、前記半導体レーザ素子の駆動電流の波高値と、前記半導体レーザ素子から放射されるパルス光を光電変換手段により変換して得られた電気パルス信号の波高値とを検出して、駆動電流の波高値の変化に対するパルス光の波高値の変化を検出する半導体レーザ素子の入出力検出装置において、前記半導体レーザ素子から抽出した駆動電流における１パルス内の所定のサンプル時刻における波高値を検出する電流検出回路と、前記電気パルス信号における１パルス内の所定のサンプル時刻における波高値を検出する光検出回路を有し、前記電流検出回路は、Ａ／Ｄ変換手段と、第１ラッチタイミング信号が入力されるＮ段（但し、Ｎ＞１の整数）のラッチ手段を備えた第１ラッチ回路とを有し、前記第１ラッチタイミング信号は、前記駆動電流の１パルスにおけるサンプル時刻が順番に長くなるようにＮ個設定され、前記第１ラッチ回路におけるＮ段のラッチ手段に各第１ラッチタイミング信号がそれぞれ入力されることにより、前記駆動電流の１パルス中にＮ個のサンプル時刻を設定し、各サンプル時刻におけるそれぞれの波高値を検出し、前記光検出回路は、Ａ／Ｄ変換手段と、第２ラッチタイミング信号が入力されるＮ段のラッチ手段を備えた第２ラッチ回路とを有し、前記第２ラッチタイミング信号は、前記各第１ラッチタイミング信号のそれぞれのサンプル時刻と同じタイミングでＮ個設定され、前記第２ラッチ回路におけるＮ段のラッチ手段に各第２ラッチタイミング信号がそれぞれ入力されることにより、前記電気パルス信号の１パルス中にＮ個のサンプル時刻を設定し、各サンプル時刻におけるそれぞれの波高値を検出することを特徴とする半導体レーザ素子の入出力特性検出装置である。
【００１１】
請求項４に係る発明は、１パルス中における同時刻のサンプル時刻において検出した前記駆動電流の波高値と前記電気パルス信号の波高値に基づき、前記駆動電流の波高値の変化に対する前記電気パルス信号の波高値の変化を検出することを特徴とする請求項３に記載の半導体レーザ素子の入出力特性検出装置である。
【００１２】
請求項５に係る発明は、前記電流パルス列信号の波高値を可変とする波高値制御手段を備え、前記電流パルス列信号の目標波高値と前記電流検出回路による検出波高値との偏差に基づき、前記波高値制御手段をフィードバック補償することにより、前記半導体レーザ素子に入力される電流パルス列信号の波高値を所定の目標波高値に設定することを特徴とする請求項３又は４に記載の半導体レーザ素子の入出力特性検出装置である。
【００１３】
請求項６に係る発明は、前記の整数Ｎは３以上であって、第１ラッチタイミング信号の各サンプル時刻の間隔が等間隔に設定されていることを特徴とする請求項３〜５のいずれかに記載の半導体レーザ素子の入出力特性検出装置である。
【発明の効果】
【００１４】
本発明によれば、コスト増加を伴うことなく、１パルス中において任意のタイミングで設定された複数のサンプル時刻における半導体レーザ素子の入出力特性を高速に測定することができる。
【発明を実施するための最良の形態】
【００１５】
（第１の実施形態）
以下、本発明の第１の実施形態について図面を参照して説明する。
【００１６】
図１は本実施形態にかかる半導体レーザ素子１の入出力特性検出装置１０のブロック回路図であり、図２は同装置１０のブロック回路の電流パルス列信号発生回路２０における各種の電気信号を示すグラフ、図３は同装置１０のブロック回路の検出回路３０、５０における各種信号を示すグラフ、図４は同装置１０によって検出された入出力特性を示すグラフである。
【００１７】
図１に示すように、この入出力特性検出装置１０は、パルス駆動時における半導体レーザ素子１の駆動電流の変化に対する光出力の変化を検出するための装置であって、検査対象である半導体レーザ素子１に入力される電流パルス列信号を発生する電流パルス列信号発生回路２０と、電流パルス列信号を受けて作動した半導体レーザ素子１より抽出した駆動電流を検出する電流検出回路３０と、電流パルス列信号を受けて半導体レーザ素子１から発振されるパルス光を検出する光検出回路５０と、これら各回路２０、３０、５０を予め定められた操作プログラムに従って制御するメインプロセッサ１２とより構成される。
【００１８】
電流パルス列信号発生回路２０は、階段波形電圧発生回路２２と駆動回路２４とを備えており、メインプロセッサ１２から電圧発生指令の入力を受けた階段波形電圧発生回路２２は、図２（ａ）に示すように、一定周期τｃ（例えばτｃ＝１ｍｓ）をもって０Ｖから所定の最大値（例えば、１０V）まで階段状に波高値が増大する基準電圧信号Ｖｒｅｆを発生し、これを駆動回路２４に入力する。
【００１９】
基準電圧信号Ｖｒｅｆが入力された駆動回路２４では、電圧−電流変換回路２６によって基準電圧信号Ｖｒｅｆを電流信号に変換する。変換された電流信号は、高速スイッチングトランジスタ等を用いて構成されたスイッチ手段２８をＯＮ／ＯＦＦ制御することで、図２（ｂ）に示すような、パルス幅Ｐｗ（例えば、２０ｎｓ）、繰り返し周期Ｐｔ（例えば、４０ｎｓ）を有し、波高値が所定の最大値まで増大する電流パルス列信号に成形される。このスイッチ手段２８は、メインプロセッサ１２からパルス幅設定指令を受けて作動した不図示のパルス発生器から送出されるＯＮ／ＯＦＦ切り換え動作タイミングパルスによって制御されている。
【００２０】
電流パルス列信号発生回路２０において発生された電流パルス列信号は、検査対象である半導体レーザ素子１に入力されることで、半導体レーザ素子１は駆動され駆動電流の波高値に応じた光強度及びパルス幅を有するパルス光を放射する。このようにして作動した半導体レーザ素子１を流通するパルス電流値、すなわち、駆動電流の波高値は、電流検出回路３０により検出される。
【００２１】
電流検出回路３０は、増幅器３２、Ａ／Ｄ変換器３４、ラッチ回路３６とを備え、半導体レーザ素子１から抽出した駆動電流を増幅器３２及びＡ／Ｄ変換器３４を介して増幅及びデジタル変換し、これを３段のラッチＩＣからなるラッチ回路３６に入力することで、各ラッチＩＣに入力された駆動電流の波高値に対応したデジタル信号を検出するようになっている。
【００２２】
詳細には、図３に示すように、Ａ／Ｄ変換器３４に入力された半導体レーザ素子１から抽出した１パルス分の駆動電流は、Ａ／Ｄ変換器３４の変換クロックの立ち上がりエッジでデジタル信号に都度変換され、Ａ／Ｄ変換器３４の後段に配置されたラッチ回路３６の３段のラッチＩＣのそれぞれに入力される。ラッチ回路３６では、メインプロセッサ１２からラッチ作動指令を受けて、タイミング回路４０より、駆動電流の１パルス中において、該パルスの立ち上がり時点ｔ０からの時刻が異なり、順番に長くなる３つの時刻ｔ１、ｔ２、ｔ３にラッチタイミング信号が出力され、ラッチ回路３６における３段の各ラッチＩＣに異なる時刻ｔ１、ｔ２、ｔ３に設定された３つのラッチタイミング信号がそれぞれ１個ずつ入力される。３段の各ラッチＩＣは、入力を受けたラッチタイミング信号にしたがって作動し、ラッチタイミング信号が入力された時刻における駆動電流の波高値に対応したデジタル信号を検出する。つまり、１パルス中に設定された３つの時刻ｔ１、ｔ２、ｔ３は、１パルス中において駆動電流の波高値を検出するサンプル時刻となる。なお、Ａ／Ｄ変換器３４において、駆動電流が入力されてからデジタル変換結果が出力されるまでに、変換クロックで数クロック（例えば、６クロック）に相当する期間の変換タイムラグが生じる場合がある。このような場合、図３におけるラッチタイミング信号は、該変換タイムラグ分（例えば、６クロックに相当する期間）だけ遅延させた時刻に設定することがある。
【００２３】
ラッチ回路３６において検出された３つのサンプル時刻ｔ１、ｔ２、ｔ３における駆動電流の波高値は、電流検出回路３０から出力され、メインプロセッサ１２に転送される。
【００２４】
また、半導体レーザ素子１から出力されるパルス光の強度、すなわち、パルス光の波高値は、半導体レーザ素子１の近傍に配置された、例えば、フォトダイオード等の受光素子を用いた光電変換手段６０によって電気パルス信号に変換し、該電気パルス信号の波高値として光出力検出回路５０により検出される。
【００２５】
この光検出回路５０は、半導体レーザ素子１から放射されるパルス光に対応した電気パルス信号が入力される点を除き、上記電流検出回路３０と同様の構成及び動作をする。すなわち、光検出回路５０は、増幅器５２、Ａ／Ｄ変換器５４、ラッチ回路５６とを備え、パルス光に対応した電気パルス信号を増幅器５２及びＡ／Ｄ変換器５４を介して増幅及びデジタル変換して、３段のラッチＩＣからなるラッチ回路５６に出力する。電気パルス信号に対応したデジタル信号が入力されたラッチ回路５６には、タイミング回路４０より、電気パルス信号のパルスの立ち上がり時点ｔ０からの時刻を、電流検出回路３０のラッチ回路３６に入力されたラッチタイミング信号に設定された時刻ｔ１、ｔ２、ｔ３と同一の時刻に設定した３つのラッチタイミング信号が、ラッチ回路５６における３段の各ラッチＩＣにそれぞれ１個ずつ入力される。つまり、光検出回路５０における３つのラッチタイミング信号は、電流検出回路３０におけるラッチタイミング信号のそれぞれのサンプル時刻ｔ１、ｔ２、ｔ３と同じタイミングに設定されている。ラッチ回路５６における３段の各ラッチＩＣは、入力を受けたラッチタイミング信号にしたがって作動し、ラッチタイミング信号が入力された時刻（サンプル時刻）ｔ１、ｔ２、ｔ３における電流パルス信号の波高値に対応したデジタル信号を検出する。そして、ラッチ回路５６において検出された３つのサンプル時刻におけるパルス光の波高値は、光検出回路５０から出力され、メインプロセッサ１２に転送される。
【００２６】
なお、電流検出回路５０及び光検出回路５０のラッチ回路３６、５６は、３段のラッチＩＣに変えて、ＣＰＬＤ（Complex Programmable Logic Device）によって構成してもよい。
【００２７】
そして、上記電流パルス列信号発生回路２０から出力される電流パルス列信号の波高値のことなる全ての電流パルスに対応する半導体レーザ素子１の駆動電流の波高値とパルス光の波高値の検出を行うことで、図４に示すような、１パルス中に設定した３個のサンプル時刻ｔ１〜ｔ３における半導体レーザ素子１の注入電流に対する光出力特性をそれぞれ検出することができる。
【００２８】
なお、本実施形態発明において、設定するサンプル時刻を３個としたが、本発明はこれに限定されず、電流検出回路３０及び光検出回路５０の両ラッチ回路３６、５６におけるラッチＩＣをＮ段（Ｎ＞１の整数）、好ましくは、３段以上で構成し、ラッチタイミング信号をＮ個設定してもよく、これにより、１パルス中に異なるＮ個のサンプル時刻における入出力特性を検出することができる。
【００２９】
また、本実施形態において、１パルス中に異なる３個以上のサンプル時刻を設定した場合、各サンプル時刻を等間隔に設定することが好ましく、これにより、少ないサンプル時刻であっても、半導体レーザ素子１から出力されるパルス光の立ち上がり不足やオーバーシュートといったパルス波形の平坦性が失われている半導体レーザ素子を検知することができる。
【００３０】
以上のように、本実施形態における装置では、電流検出回路と光検出回路のそれぞれ検出回路を、Ａ／Ｄ変換器とＮ段のラッチＩＣを備えたラッチ回路とで構成し、Ａ／Ｄ変換器から出力されたデジタル信号をサンプリングするラッチタイミングをＮ個設定することにより、各検出回路に入力される信号の１パルス中にＮ個のサンプル時刻を設定して、各サンプル時刻におけるそれぞれの波高値を一度に検出することができ、これにより、パルス駆動される半導体レーザ素子において、１パルス中に異なるＮ個のサンプル時刻における入出力特性を検出するために、駆動電流の波高値及びパルス光の波高値の測定をＮ回繰り返す必要がなくなり、検出時間が増加することがない。そのため、量産工程において、このような複数のサンプル時刻における入出力特性を検出することを現実的に行うことができ、半導体レーザ素子１から出力されるパルス光のパルス波形の平坦性が失われている半導体レーザ素子を検知してより信頼性の高いスクリーニングを行うことができる。
【００３１】
また、本発明によれば、波高値の検出を安価なラッチＩＣによって行っているため、Ｎ個のサンプル時刻における入出力特性を検出する場合であっても、Ｎ個のラッチＩＣで構成することができ、安価に製造することができる。
【００３２】
更に、ラッチＩＣによりサンプリングされた波高値は、ラッチタイミング信号の入力とほぼ同時に出力されるため高速測定が可能となる。
【００３３】
（第２の実施形態）
次に本発明の第２の実施形態について図５に基づいて説明する。第２の実施形態は、半導体レーザ素子の入出力特性検出装置に関するものであり、第１の実施形態と同様の構成については、同一の符号を付して説明を省略する。
【００３４】
第２の実施形態は、第１の実施形態と比べ、半導体レーザ素子から抽出した駆動電流の波高値が所定の目標波高値になるようにフィードバック補償する構成、すなわち、波高値制御手段であるコンパレータ７０を備えている点で異なる。
【００３５】
このコンパレータ７０は、図５に示すように、一方入力端子が階段波形電圧発生回路２２の出力端子と接続され、他方入力端子がＤ／Ａ変換器７２を介して電流検出回路３０の出力端子と接続され、これにより、一方入力端子に電流パルス列信号の目標波高値Ａに相当する波高値の基準電圧信号Ｖｒｅｆが入力されるとともに、他方入力端子に電流検出回路３０において検出された半導体レーザ素子１の駆動電流の波高値が入力される。その結果、コンパレータ７０において、上記の目標波高値Ａと半導体レーザ素子１の駆動電流の波高値との偏差が算出され、この偏差を示す信号が駆動回路２４に入力され、該駆動回路２４における電圧−電流変換回路２６から目標波高値Ａに相当する波高値を有する電流パルス列信号が出力される。
【００３６】
本実施形態の入出力特性検出装置では、例えば、同一波高値の電流パルス列信号を入力し、これらに対応する駆動電流とパルス光の波高値のそれぞれの平均値に基づき入出力特性を検出する場合、駆動電流とパルス光の１パルス中に複数のサンプル時刻を設定する場合であっても、複数回サンプル時刻を変更して測定を繰り返す必要がなく、検出時間が増加することがない。また、駆動電流はコンパレータ７０によって目標波高値Ａになるようにフィードバック補償されているため、上記のような平均値に基づき入出力特性を正確に検出することができる。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１の実施形態にかかる半導体レーザ素子の入出力検出装置のブロック回路図である。
【図２】図１のブロック回路の電流パルス列信号発生回路における各種の電気信号を示すグラフである。
【図３】図１のブロック回路の検出回路における各種信号を示すグラフである。
【図４】同装置によって検出された入出力特性を示すグラフである。
【図５】本発明の第２の実施形態にかかる半導体レーザ素子の入出力検出装置のブロック回路図である。
【図６】従来の半導体レーザ素子の入出力検出装置のブロック回路図である。
【符号の説明】
【００３８】
１…半導体レーザ素子
１０…入出力特性検出装置
２０…電流パルス列信号発生回路
３０…電流検出回路
３２…増幅器
３４…Ａ／Ｄ変換器
３６…ラッチ回路
４０…タイミング回路
５０…光出力検出回路
５２…増幅器
５４…Ａ／Ｄ変換器
５６…ラッチ回路
６０…光電変換手段
７０…コンパレータ
ｔ１、ｔ２、ｔ３…サンプル時刻
【図１】
2006310665.tif 000003
【図２】
2006310665.tif 000004
【図３】
2006310665.tif 000005
【図４】
2006310665.tif 000006
【図５】
2006310665.tif 000007
【図６】
2006310665.tif 000008