(57)【要約】【課題】半導体素子の特性のばらつきの影響を小さくすることにより、高い歩留まりを実現する半導体装置を提供することを課題とする。また、半導体素子の特性のばらつきの影響を小さくすることにより、生産性を向上させて、安価な半導体装置を提供することを課題とする。さらに、ガラス基板やフレキシブル基板等のように面積が大きな基板上に大量に作製することにより、安価な半導体装置を提供することを課題とする。【解決手段】復調信号生成回路と、アンテナ又はアンテナを接続するための配線を有し、復調信号生成回路は、復調回路と補正回路を有する。そして、補正回路は、復調回路によって生成された第１復調信号を補正して第２復調信号を生成する。【選択図】図１
2006268838.tif 000002
【特許請求の範囲】
【請求項１】
アンテナを含む共振回路と、
前記共振回路に発生した交流信号を復調して第１の復調信号を生成する復調回路と、
前記第１の復調信号を補正して第２の復調信号を生成する補正回路を有することを特徴とする半導体装置。
【請求項２】
アンテナを含む共振回路と、
前記共振回路に発生した交流信号を復調して第１の復調信号を生成する復調回路と、
前記第１の復調信号を補正して第２の復調信号を生成する補正回路を有し、
前記補正回路は、レベルシフタを有することを特徴とする半導体装置。
【請求項３】
アンテナを含む共振回路と、
前記共振回路に発生した交流信号を復調して第１の復調信号を生成する復調回路と、
前記第１の復調信号を補正して第２の復調信号を生成する補正回路を有し、
前記補正回路は、差動増幅器を有することを特徴とする半導体装置。
【請求項４】
アンテナを含む共振回路と、
前記共振回路に発生した交流信号を復調して第１の復調信号を生成する復調回路と、
前記第１の復調信号を補正して第２の復調信号を生成する補正回路を有し、
前記補正回路は、インバータを有し、
前記インバータの入出力特性の変化点の電圧値が電源電圧の２５％乃至４５％の大きさの範囲内にあることを特徴とする半導体装置。
【請求項５】
アンテナを含む共振回路と、
前記共振回路に発生した交流信号を復調して第１の復調信号を生成する復調回路と、
前記第１の復調信号を補正して第２の復調信号を生成する補正回路を有し、
前記補正回路は、Ｎチャネル型トランジスタとＰチャネル型トランジスタとで構成されるインバータを有し、
前記インバータの入出力特性の変化点の電圧値が電源電圧の２５％乃至４５％の大きさの範囲内にあり、
前記Ｎチャネル型トランジスタのチャネル幅は、前記Ｐチャネル型トランジスタのチャネル幅よりも大きいことを特徴とする半導体装置。
【請求項６】
請求項５において、
前記Ｎチャネル型トランジスタのチャネル幅は、前記Ｐチャネル型トランジスタのチャネル幅よりも１倍乃至１０倍の大きさを有することを特徴とする半導体装置。
【請求項７】
アンテナを含む共振回路と、
前記共振回路に発生した交流信号を復調して第１の復調信号を生成する復調回路と、
前記第１の復調信号を補正して第２の復調信号を生成する補正回路を有し、
前記補正回路はＮチャネル型トランジスタとＰチャネル型トランジスタとで構成されるインバータを有し、
前記インバータの入出力特性の変化点の電圧値が電源電圧の２５％乃至４５％の大きさの範囲内にあり、
前記Ｐチャネル型トランジスタのチャネル長は、前記Ｎチャネル型トランジスタのチャネル長よりも大きいことを特徴とする半導体装置。
【請求項８】
アンテナを含む共振回路と、
前記共振回路に発生した交流信号を復調して第１の復調信号を生成する復調回路と、
前記第１の復調信号を補正して第２の復調信号を生成する補正回路を有し、
前記補正回路は、Ｎチャネル型トランジスタとＰチャネル型トランジスタとで構成されるインバータを有し、
前記インバータの入出力特性の変化点の電圧値が電源電圧の２５％乃至４５％の大きさの範囲内にあり、
前記Ｐチャネル型トランジスタのしきい値電圧の絶対値は、前記Ｎチャネル型トランジスタのしきい値電圧の絶対値よりも大きいことを特徴とする半導体装置。
【請求項９】
アンテナを含む共振回路と、
前記共振回路に発生した交流信号を復調して第１の復調信号を生成する復調回路と、
前記第１の復調信号を補正して第２の復調信号を生成する補正回路を有し、
前記補正回路は、インバータを有し、
前記インバータの入出力特性の変化点の電圧値が電源電圧の５５％乃至７５％の大きさの範囲内にあることを特徴とする半導体装置。
【請求項１０】
復調信号生成回路と、アンテナ又はアンテナを接続するための配線を有し、
前記復調信号生成回路は、復調回路と補正回路を有し、
前記補正回路はＮチャネル型トランジスタとＰチャネル型トランジスタとで構成されるインバータを有し、
前記インバータの入出力特性の変化点の電圧値が電源電圧の５５％乃至７５％の大きさの範囲内にあり、
前記Ｐチャネル型トランジスタのチャネル幅は、前記Ｎチャネル型トランジスタのチャネル幅よりも大きいことを特徴とする半導体装置。
【請求項１１】
請求項１０において、
前記Ｐチャネル型トランジスタのチャネル幅は、前記Ｎチャネル型トランジスタのチャネル幅よりも４倍乃至２０倍の大きさを有することを特徴とする半導体装置。
【請求項１２】
アンテナを含む共振回路と、
前記共振回路に発生した交流信号を復調して第１の復調信号を生成する復調回路と、
前記第１の復調信号を補正して第２の復調信号を生成する補正回路を有し、
前記補正回路は、Ｎチャネル型トランジスタとＰチャネル型トランジスタとで構成されるインバータを有し、
前記インバータの入出力特性の変化点の電圧値が電源電圧の５５％乃至７５％の大きさの範囲内にあり、
前記Ｎチャネル型トランジスタのチャネル長は、前記Ｐチャネル型トランジスタのチャネル長よりも大きいことを特徴とする半導体装置。
【請求項１３】
アンテナを含む共振回路と、
前記共振回路に発生した交流信号を復調して第１の復調信号を生成する復調回路と、
前記第１の復調信号を補正して第２の復調信号を生成する補正回路を有し、
前記補正回路はＮチャネル型トランジスタとＰチャネル型トランジスタとで構成されるインバータを有し、
前記インバータの入出力特性の変化点の電圧値が電源電圧の５５％乃至７５％の大きさの範囲内にあり、
前記Ｎチャネル型トランジスタのしきい値電圧の絶対値は、前記Ｐチャネル型トランジスタのしきい値電圧の絶対値よりも大きいことを特徴とする半導体装置。
【請求項１４】
請求項１乃至請求項１３のいずれか一項において、
前記共振回路、前記復調回路及び前記補正回路は、同じ基板上に設けられており、
前記基板は、ガラス基板又は可撓性基板であることを特徴とする半導体装置。
【請求項１５】
請求項１乃至請求項１３のいずれか一項において、
前記復調回路と前記補正回路は、第１の基板上に設けられており、
前記アンテナは、第２の基板上に設けられており、
前記第１の基板と前記第２の基板は、ガラス基板又は可撓性基板であることを特徴とする半導体装置。
【請求項１６】
請求項１乃至請求項１５のいずれか一項において、
前記復調回路は、複数の薄膜トランジスタを有することを特徴とする半導体装置。
【請求項１７】
請求項１乃至請求項４及び請求項９のいずれか一項において、
前記補正回路は、複数の薄膜トランジスタを有することを特徴とする半導体装置。
【請求項１８】
請求項５乃至請求項８及び請求項１０乃至請求項１３のいずれか一項において、
前記Ｎチャネル型トランジスタと前記Ｐチャネル型トランジスタは、薄膜トランジスタであることを特徴とする半導体装置。
【請求項１９】
請求項１乃至請求項１６のいずれか一項に記載の半導体装置は、
さらに、電源回路、クロック発生回路、メモリ、メモリ制御回路及び変調回路から選択された一つ又は複数を有することを特徴とする半導体装置。
【請求項２０】
共振回路に発生した信号をアナログ回路で構成された復調回路に入力し、
前記復調回路が生成する復調信号を補正回路に入力し、前記復調信号を補正することを特徴とする半導体装置の駆動方法。
【請求項２１】
請求項２０において、
前記補正回路は、レベルシフタ、差動増幅器、又はインバータから選択された一つを有することを特徴とする半導体装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線でデータの送受信が可能な半導体装置及びその駆動方法に関する。
【背景技術】
【０００２】
近年、無線でデータの送受信が可能な半導体装置の開発が進められ、大きな注目を浴びている。このような半導体装置の例としては、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）、ＲＦチップ、ＲＦタグ、ＩＣチップ、ＩＣタグ、無線チップ、無線タグ、電子チップ、電子タグ、無線プロセッサ、無線メモリと呼ばれるものがあり、一部の市場では導入が開始している。なかでも物品を管理するための半導体装置は、小型で軽量、使い勝手がよく、セキュリティが高く、かつ安価なものの開発が進められている。また、このような無線チップ等の半導体装置は、例えばカード等に搭載されることもあり、最近では様々な分野への応用が提案されている（例えば、特許文献１）。
【特許文献１】特開２００１−２６０５８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
無線でデータの送受信が可能な半導体装置は、電磁波を介してデータを受信、送信するアナログ回路と、受信したデータを入力として送信データを出力する論理回路とから構成される。アナログ回路と論理回路は、半導体素子によって作製される。このような、アナログ回路と論理回路を含む半導体装置を、ガラス基板上やフレキシブル基板上等に設けられた半導体素子により構成すると、半導体素子の特性（代表的にはトランジスタのしきい値や半導体層の抵抗値）のばらつきの影響を受けてしまう。特に、アナログ回路（代表的には復調回路）は、半導体素子の特性のばらつきによる影響を受けて正常に動作せず、歩留まり低下の大きな要因となる。
【０００４】
本発明は、半導体素子の特性のばらつきの影響を小さくすることにより、高い歩留まりを実現する半導体装置を提供することを課題とする。また本発明は、半導体素子の特性のばらつきの影響を小さくすることにより、生産性を向上させて、安価な半導体装置を提供することを課題とする。さらに本発明は、ガラス基板やフレキシブル基板等のように面積が大きな基板上に大量に作製することにより、安価な半導体装置を提供することを課題とする。
【課題を解決するための手段】
【０００５】
本発明の半導体装置は、アンテナを含む共振回路と、共振回路に発生した交流信号を復調して第１の復調信号を生成する復調回路と、第１の復調信号を補正して第２の復調信号を生成する補正回路を有する。
【０００６】
上記の構成において、補正回路は、レベルシフタを有する。また、補正回路は、差動増幅器を有する。
【０００７】
また、補正回路は、インバータを有する。インバータは、入出力特性の変化点の電圧値が電源電圧の２５％乃至４５％の大きさの範囲内にある。又は、インバータは、入出力特性の変化点の電圧値が電源電圧の５５％乃至７５％の大きさの範囲内にある。
【０００８】
また、補正回路は、Ｎチャネル型トランジスタとＰチャネル型トランジスタとで構成されるインバータを有する。インバータは、入出力特性の変化点の電圧値が電源電圧の２５％乃至４５％の大きさの範囲内にあり、Ｎチャネル型トランジスタのチャネル幅は、Ｐチャネル型トランジスタのチャネル幅よりも大きい。より具体的には、Ｎチャネル型トランジスタのチャネル幅は、Ｐチャネル型トランジスタのチャネル幅よりも１倍乃至１０倍の大きさを有する。
【０００９】
また、補正回路は、Ｎチャネル型トランジスタとＰチャネル型トランジスタとで構成されるインバータを有する。インバータは、入出力特性の変化点の電圧値が電源電圧の２５％乃至４５％の大きさの範囲内にあり、Ｐチャネル型トランジスタのしきい値電圧の絶対値は、Ｎチャネル型トランジスタのしきい値電圧の絶対値よりも大きい。
【００１０】
また、補正回路は、Ｎチャネル型トランジスタとＰチャネル型トランジスタとで構成されるインバータを有する。また、インバータは、入出力特性の変化点の電圧値が電源電圧の２５％乃至４５％の大きさの範囲内にあり、Ｐチャネル型トランジスタのチャネル長は、Ｎチャネル型トランジスタのチャネル長よりも大きい。
【００１１】
また、補正回路はＮチャネル型トランジスタとＰチャネル型トランジスタとで構成されるインバータを有する。インバータは、入出力特性の変化点の電圧値が電源電圧の５５％乃至７５％の大きさの範囲内にあり、Ｐチャネル型トランジスタのチャネル幅は、Ｎチャネル型トランジスタのチャネル幅よりも大きい。より具体的には、Ｐチャネル型トランジスタのチャネル幅は、Ｎチャネル型トランジスタのチャネル幅よりも４倍乃至２０倍の大きさを有する。
【００１２】
また、補正回路はＮチャネル型トランジスタとＰチャネル型トランジスタとで構成されるインバータを有し、インバータは、入出力特性の変化点の電圧値が電源電圧の５５％乃至７５％の大きさの範囲内にあり、Ｎチャネル型トランジスタのしきい値電圧の絶対値は、Ｐチャネル型トランジスタのしきい値電圧の絶対値よりも大きい。
【００１３】
また、補正回路は、Ｎチャネル型トランジスタとＰチャネル型トランジスタとで構成されるインバータを有し、インバータは、入出力特性の変化点の電圧値が電源電圧の５５％乃至７５％の大きさの範囲内にあり、Ｎチャネル型トランジスタのチャネル長は、Ｐチャネル型トランジスタのチャネル長よりも大きい。
【００１４】
また、共振回路、復調回路及び補正回路は、同じ基板上に設けられている。基板は、ガラス基板又は可撓性基板である。
【００１５】
また、復調回路と補正回路は、第１の基板上に設けられており、アンテナは、第２の基板上に設けられている。第１の基板と第２の基板は、ガラス基板又は可撓性基板である。
【００１６】
また、復調回路は、複数の薄膜トランジスタを有する。また、補正回路は、複数の薄膜トランジスタを有する。
【００１７】
また、本発明の半導体装置は、電源回路、クロック発生回路、メモリ、メモリ制御回路及び変調回路から選択された一つ又は複数を有する。
【００１８】
また、復調信号生成回路は、ガラス基板上又は可撓性基板上に設けられている。また、復調信号生成回路は、薄膜トランジスタを含む。また、本発明の半導体装置は、電源回路、クロック発生回路、メモリ、メモリ制御回路及び変調回路から選択された一つ又は複数を有する。
【００１９】
また、本発明の半導体装置の駆動方法は、アナログ回路で構成された復調回路が生成する復調信号の振幅を、補正回路によって補正する。補正回路は、レベルシフタ、差動増幅器、又はインバータから選択された一つを有する。
【発明の効果】
【００２０】
本発明は、半導体素子の特性のばらつきの影響により、復調回路によって生成される第１復調信号が不完全な場合でも、当該第１復調信号を補正回路に入力して電源電圧と等しい振幅の第２復調信号を生成する。したがって、本発明を用いることにより、半導体素子の特性のばらつきの影響を小さくすることが可能となり、高い歩留まりを実現し、生産性を向上させることにより安価な半導体装置を提供することができる。また本発明の半導体装置は、ガラス基板やフレキシブル基板等のように面積が大きな基板上に大量に作製することができるため、安価に提供することができる。
【発明を実施するための最良の形態】
【００２１】
本発明の実施の形態を、図面を用いて説明する。しかしながら本発明は以下の説明に限定されず、本発明の趣旨から逸脱することなくその形態を様々に変更し得ることは当業者であれば容易に理解される。したがって本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通する場合がある。
【００２２】
（実施の形態１）
本発明の半導体装置とその周辺機器の構成について、図１を参照して説明する。本発明の半導体装置１０１は、リーダライタ１１０と電磁波を介して無線でデータの送受信を行う。リーダライタ１１０は、通信回線１１１を介してコンピュータ１１２に接続される。コンピュータ１１２は、リーダライタ１１０と半導体装置１０１との通信を制御する。
【００２３】
半導体装置１０１は、アンテナと共振容量からなる共振回路１０２、電源回路１０３、復調信号生成回路１０４、クロック発生回路１０５、制御回路１０６、メモリ１０７、符号化回路１０８、変調回路１０９を有する。また半導体装置１０１はアンテナを有さず、アンテナを接続するための配線を有する場合がある。この場合は別途作製されたアンテナを配線に接続して半導体装置を使用する。さらに半導体装置１０１は上記構成に制限されず、中央処理演算装置（ＣＰＵ）、輻輳制御回路等を有していてもよい。
【００２４】
共振回路１０２は、リーダライタ１１０より発信される電磁波を受信し、交流の誘導電圧を発生する。この誘導電圧は半導体装置１０１の電源になるほか、リーダライタ１１０から送信されるデータを含んでいる。電源回路１０３は、共振回路１０２に発生した誘導電圧をダイオードで整流し、容量を用いて安定化することで一定の電源電圧とグラウンド電圧（以下、ＧＮＤ電圧と記す）とを生成する。復調信号生成回路１０４は、共振回路１０２に発生した誘導電圧に含まれるデータを復調して取り出す。クロック発生回路１０５は、共振回路１０２に発生した交流の誘導電圧を基に、必要な周波数のクロック信号を生成する。制御回路１０６は、メモリ１０７を制御する。ここではメモリ制御信号の生成のほか、復号化回路や情報判定回路等を含む。メモリ１０７は、半導体装置１０１固有のデータを保持する。半導体装置１０１が電池を有さないパッシブ型である場合、メモリ１０７は不揮発性であることが望ましい。符号化回路１０８は、メモリ１０７が有するデータを符号化信号に変換する。変調回路１０９は、符号化信号を基に搬送波を変調する。
【００２５】
本実施の形態における半導体装置は、電池を持たずにリーダライタから電磁波を介して電力供給を受けて駆動するが、本発明はこれに限定されない。半導体装置の内部に電池を有する構成として、電池により電力供給を受けて駆動しても良い。
【００２６】
リーダライタから発信される電磁波は、規定周波数の搬送波が副搬送波により変調されている。副搬送波はリーダライタから半導体装置に送信する２値のデジタル信号である。搬送波の変調方式には、振幅を変えるＡＳＫ（Ａｍｐｌｉｔｕｄｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）変調方式、位相を変えるＰＳＫ（Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）変調方式、周波数を変えるＦＳＫ（Ｆｒｅｑｕｅｎｃｙ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）変調方式があり、以下には、ＡＳＫ変調方式によって変調された電磁波を復調する場合について説明する。しかしながら、本発明はＡＳＫ変調方式には限定されず、他の変調方式により変調された電磁波を復調する場合にも適用される。
【００２７】
本発明の半導体装置１０１における復調信号生成回路１０４は、復調回路１０４ａと補正回路１０４ｂを有する。復調回路１０４ａは、例えば、図２（Ａ）に示すように容量２０３、ダイオード２０４、２０６、抵抗２０５、２０８、容量２０７、２０９から構成される。復調回路１０４ａには、共振回路１０２に発生した交流信号が入力される。また、復調回路１０４ａは、副搬送波を復調した第１復調信号を生成する。なお、復調回路１０４ａは図２に示した回路構成には限定されない。補正回路１０４ｂは、例えば、公知のレベルシフタで構成され、第１復調信号を補正した第２復調信号を生成する。
【００２８】
一般的に、復調回路が生成する復調信号は、メモリ制御回路等に入力される。復調信号を入力して動作する回路は論理回路であるので、復調信号は２値のデジタル信号である必要がある。しかしながら、復調回路はアナログ回路で構成され、半導体素子の特性のばらつきの影響を受けるために、完全なデジタル信号を生成することが難しい。したがって、本発明では、デジタル信号を生成するために、復調信号生成回路を復調回路と補正回路で構成する。そして、復調回路が出力する第１復調信号を補正回路に入力することで、デジタル信号である第２復調信号を生成する。ここでは、第１復調信号の補正とは、第１復調信号を補正回路に入力し、補正回路において、第２の復調信号を生成する動作に相当する。
【００２９】
図２（Ａ）で示す復調回路１０４ａについて説明する。図２（Ａ）において抵抗２０５、２０８の抵抗値をＲ１、Ｒ２とし、容量２０７、２０９の容量値をＣ１、Ｃ２とし、図２（Ｂ）には図２（Ａ）におけるノードａ、ｂ、ｃの動作波形を示す。ノードａ、ｂ、ｃの動作波形はそれぞれ、図２（Ｂ）の（Ｂ−１）、（Ｂ−２）、（Ｂ−３）で示される。ノードａの信号は共振回路に発生した交流の誘導電圧であり、高周波の搬送波が低周波の副搬送波によって変調されている（図２（Ｂ）の（Ｂ−１））。ノードａの信号に対し、受信する電磁波の強度と副搬送波の周波数に合わせて、回路２０１の抵抗２０５に流れる電流量と容量２０７に蓄積される電荷量とを適切に設定することで、ノードｂの信号が得られる（図２（Ｂ）の（Ｂ−２））。ノードｂの信号には小振幅で高周波数の成分が残留するので、副搬送波より大きな周波数成分をカットするローパスフィルタ２０２を設けることで、ノードｃにはＬｏｗレベル（以下、Ｌｏレベルと記す）及びＨｉｇｈレベル（以下、Ｈｉレベルと記す）の電位（電圧）からなるデジタル信号である第１復調信号が得られる（図２（Ｂ）の（Ｂ−３））。
【００３０】
このように、復調回路１０４ａは、抵抗２０５、２０８の抵抗値Ｒ１、Ｒ２と容量２０７、２０９の容量値Ｃ１、Ｃ２の特性により動作特性が決定する。単結晶シリコン基板上に作製した半導体素子は、特性のばらつきが小さいため、復調回路１０４ａが出力するノードｃの第１復調信号を論理回路へ供給しても、論理回路は正常に動作する。しかしながら、ガラス基板上やフレキシブル基板上に作製した半導体素子は、一般に、半導体層の抵抗値やトランジスタのしきい値電圧等の半導体素子の特性のばらつきが大きいという問題がある。その結果として、復調回路１０４ａの動作特性のばらつきも大きくなる。図２（Ｂ）に示した復調回路の動作特性は、半導体素子の特性が理想的な場合である。図３に示した復調回路の動作特性は、半導体素子の特性のばらつきの影響を受けた場合である。
【００３１】
図３（Ａ）は、復調回路１０４ａの回路２０１において抵抗２０５に流れる電流量が大きいため、ノードｂには大きな振幅で高周波数成分が残留する場合を示す（図３（Ａ）の（Ａ−１））。ノードｂの信号をローパスフィルタ２０２に入力すると、ノードｃではＨｉレベルを表す信号が電源電圧より低い電圧で出力される（図３（Ａ）の（Ａ−２））。特に、復調回路１０４ａによって生成される信号であってＨｉレベルを表す信号の振幅が、論理回路のしきい値（ＬｏレベルとＨｉレベルを認識する境界となる電圧）より小さい場合、当該信号を復調信号として論理回路に入力すると、Ｈｉレベルと認識されずに半導体装置は誤動作を起こすこととなる。
【００３２】
図３（Ｂ）は、図３（Ａ）と同様、ノードｂに大きな振幅で高周波成分が残留し（図３（Ｂ）の（Ｂ−１））、さらにローパスフィルタ２０２における抵抗２０８の抵抗値Ｒ２および容量２０９の容量値Ｃ２がばらつくことで搬送波の周波数成分がカットできずにノードｃに出力される場合を示す（図３（Ｂ）の（Ｂ−２））。特に、ノイズを有するノードｃのＨｉレベルを表す信号が論理回路のしきい値電圧よりも小さくなるような場合に、当該信号を復調信号として論理回路に直接入力すると、ノイズと信号が識別できずに半導体装置は誤動作を起こすこととなる。
【００３３】
図３（Ｃ）は図３（Ａ）とは逆に、復調回路１０４ａの回路２０１において抵抗２０５に流れる電流量が小さいため、ノードｂにはＬｏレベルを表す信号がＧＮＤ電圧にまで下がり切らずに出力される場合を示す（図３（Ｃ）の（Ｃ−１））。ノードｂの信号をローパスフィルタ２０２に入力すると、高周波数成分はカットされるが、ＬｏレベルはＧＮＤ電圧より高いまま出力される（図３（Ｃ）の（Ｃ−２））。特に、ノードｃのＬｏレベルを表す信号の振幅が論理回路のしきい値よりも大きくなる場合に、当該信号を復調信号として論理回路に直接入力すると、Ｌｏレベルと認識されずに誤動作を起こすこととなる。
【００３４】
図３（Ｄ）は回路２０１によって副搬送波が復調されているものの（図３（Ｄ）の（Ｄ−１））、ローパスフィルタ２０２における抵抗２０８の抵抗値Ｒ２および容量２０９の容量値Ｃ２のばらつきにより副搬送波の周波数成分までがカットされ、ノードｃでは、Ｌｏレベルを表す信号がＧＮＤ電圧に変化するまでの遅延が大きくなる場合、およびＨｉレベルを表す信号が電源電圧に変化するまでの遅延が大きくなる場合を示す（図３（Ｄ）の（Ｄ−２））。ノードｃの信号を復調信号として論理回路に直接入力すれば、Ｌｏレベル又はＨｉレベルと認識される期間が変化して誤動作を起こすこととなる。
【００３５】
上記のように半導体素子の特性がばらつくことによって、アナログ回路で構成される復調回路の出力特性は大きくばらつく可能性がある。したがって、本発明は復調信号生成回路を復調回路と補正回路で構成する。補正回路は、復調回路から供給される第１復調信号に基づき、デジタル信号であり、電源電圧と等しい振幅の第２復調信号を生成する。このように、復調信号生成回路内に補正回路を設ける本発明は、半導体素子の特性のばらつきによる影響を抑制して、電源電圧と等しい振幅の信号を生成することができる。
【００３６】
補正回路１０４ｂは、レベルシフタ又は差動増幅器を有する。本実施の形態では補正回路１０４ｂとしてＮチャネル型トランジスタ４０２とＰチャネル型トランジスタ４０１からなるインバータの例を挙げる（図４（Ａ））。インバータは入出力特性の変化点が通常の論理回路で用いられる電圧（電源電圧の大きさをＶＤＤとするとＶＤＤ／２）付近ではなく、意図的にＧＮＤ電圧側、もしくは電源電圧（以下、ＶＤＤとも記す）側にずらしていることを特徴とする。
【００３７】
まず図４（Ｂ）に、通常の論理回路で用いられるインバータの入出力特性を示す。インバータの入出力特性の変化点はＶＤＤ／２付近である。これはインバータを構成するＮチャネル型トランジスタとＰチャネル型トランジスタの駆動能力がほぼ等しいためである。このようなインバータは、例えばＮチャネル型トランジスタの移動度（以降μＮと記す）がＰチャネル型トランジスタの移動度（以降μＰと記す）の２倍であり、二つのトランジスタのチャネル長が等しい時、Ｐチャネル型トランジスタのチャネル幅（以降ＷＰと記す）がＮチャネル型トランジスタのチャネル幅（以降ＷＮと記す）の２倍の大きさを有する構成とすることで実現できる。
【００３８】
次に図４（Ｃ）、（Ｄ）に、補正回路が有するインバータの入出力特性を示す。図４（Ｃ）は入出力特性の変化点をＶＤＤ／２よりも低い電圧に設定し、図４（Ｄ）は変化点をＶＤＤ／２よりも大きい電圧に設定している。これらの入出力特性は、インバータを構成するＮチャネル型トランジスタの駆動能力とＰチャネル型トランジスタの駆動能力に差を付けることで実現でき、例えばＷＮとＷＰの大きさを調節することによって実現できる。
【００３９】
インバータが有する入出力特性の変化点をＶＤＤ／２よりもどれだけ低い電圧、もしくは高い電圧に設定するかは、インバータを構成するトランジスタのしきい値電圧や、半導体素子のばらつきの影響を受けた復調回路から出力される第１復調信号のばらつきの度合いに依存する。ここで電源電圧の大きさＶＤＤを１００％とする百分率で表すと（ＶＤＤ／２は５０％で表される）、本発明の形態は、ＬｏレベルおよびＨｉレベルを表す第１復調信号の振幅が各々２０％乃至６０％程度ばらついた場合に適用することが好ましい。したがって、半導体素子のばらつきにより復調回路から出力されるＨｉレベルを表す信号が電源電圧よりも２０％乃至６０％程度減少する場合には、補正回路が有するインバータの変化点を電源電圧の２５％乃至４５％程度の間に設定すれば良いこととなる。逆にＬｏレベルを表す信号がＧＮＤ電圧よりも２０％乃至６０％程度増加する場合には、補正回路が有するインバータの変化点を電源電圧の５５％乃至７５％程度の間に設定すれば良いこととなる。
【００４０】
図４（Ｃ）の入出力特性を有するインバータは、例えばＷＮをＷＰよりも大きくすることで作製できる。さらに具体的には、μＮがμＰの２倍であり、両トランジスタのゲート長が等しい場合、ＷＮをＷＰの１倍乃至１０倍程度にすることで、当該インバータを作製することができる。または、Ｐチャネル型トランジスタのチャネル長は、Ｎチャネル型トランジスタのチャネル長よりも大きくしてもよい。Ｐチャネル型トランジスタのしきい値電圧の絶対値は、Ｎチャネル型トランジスタのしきい値電圧の絶対値よりも大きくしてもよい。このようにインバータの入出力特性を設定することで、図３（Ａ）、（Ｂ）に示すＨｉレベルを表す信号が電源電圧よりも２０％乃至６０％程度小さな値を取る場合であっても、補正回路１０４ｂによって振幅を補正した第２復調信号を生成することができる。
【００４１】
図４（Ｄ）の入出力特性を有するインバータは、例えばＷＰをＷＮよりも大きくすることで作製できる。さらに具体的には、μＮがμＰの２倍であり、両トランジスタのゲート長が等しい場合、ＷＰをＷＮの４倍乃至２０倍程度にすることで、当該インバータを作製することができる。または、Ｎチャネル型トランジスタのチャネル長は、Ｐチャネル型トランジスタのチャネル長よりも大きくしてもよい。Ｎチャネル型トランジスタのしきい値電圧の絶対値は、Ｐチャネル型トランジスタのしきい値電圧の絶対値よりも大きくしてもよい。このようにインバータの入出力特性をこのように設定することで、図３（Ｃ）に示すＬｏレベルを表す信号がＧＮＤ電圧よりも２０％乃至６０％程度大きな値を取る場合であっても、補正回路１０４ｂによって振幅を補正した第２復調信号を生成することができる。
【００４２】
また、上記ではインバータが有する入出力特性の変化点をＶＤＤ／２よりＧＮＤ電圧側、もしくは電源電圧側にずらすためにインバータを構成する二つのトランジスタの駆動能力を設定する方法として、トランジスタのチャネル幅を設定する例を示したが、本発明はこの方法に限定されない。例えば、ＮチャネルトランジスタおよびＰチャネルトランジスタのしきい値電圧を設定したり、ＮチャネルトランジスタおよびＰチャネルトランジスタのチャネル長を設定したりすることでインバータの入出力特性の変化点を決定することも可能である。
【００４３】
上記のように、半導体装置が有する復調信号生成回路を復調回路と補正回路で構成することによって、半導体素子の特性のばらつきに対するマージンが大幅に増加する。つまり補正回路を設けない場合には、復調回路が有する抵抗と容量は図３（Ａ）〜（Ｃ）のいずれの場合も生じさせないような適切な特性値内に製造しなければならない。さらに抵抗と容量の素子特性にばらつきが生じた場合には、図３（Ａ）〜（Ｃ）のように不完全な復調信号が論理回路に入力され、半導体装置は誤動作を起こすので歩留まりが低下することとなる。しかしながら本発明の構成とすることで、図３（Ａ）、（Ｂ）もしくは（Ｃ）の場合が生じても構わないような、より広い特性値内に製造すればよく、半導体素子の特性のばらつきが生じても復調信号を補正することで、半導体素子の誤動作を低減し、歩留まりを向上することができる。
【００４４】
さらに本発明により、容易に入手が可能で基板面積が大きいガラス基板やフレキシブル基板上に半導体装置を大量に作製することが可能となるため、安価に半導体装置を提供することができる。
【００４５】
（実施の形態２）
本実施の形態では本発明の半導体装置が有する補正回路１０４ｂについて実施の形態１と異なる形態を、図５を用いて説明する。図５に示す回路は差動増幅器である。
【００４６】
図５（Ａ）、（Ｂ）に示すのは、抵抗分割を用いてＶＤＤとＧＮＤの中間に発生させた電圧と、復調回路１０４ａの出力である第１復調信号とを比較する構成を有する差動増幅器である。抵抗分割によって発生させる電圧の大きさを調節することで、図３の例に示した第１復調信号のばらつきを補正することが可能である。図５（Ａ）は、第１復調信号のＨｉレベルがＶＤＤより低い電圧になる場合（図３（Ａ）、（Ｂ））の補正に適している。逆に図５（Ｂ）は、第１復調信号のＬｏレベルがＧＮＤより高い電圧になる場合（図３（Ｃ））の補正に適している。
【００４７】
差動増幅器の出力振幅は完全にＶＤＤとはならないものの、第１復調信号の振幅が小さくても増幅して補正できる利点がある。したがって補正回路として差動増幅器を用いる場合には後にインバータ５０１を設けて信号の振幅をＶＤＤにする事が望ましい。そして、補正回路の出力である第２復調信号を論理回路に入力することで、半導体装置の誤動作を防ぐことができる。
【００４８】
また、本発明の半導体装置が有する補正回路は、上記に説明した差動増幅器の構成に限定されない。例えば、差動増幅器の出力が抵抗を介して正帰還される構成を有することもできる。
【００４９】
上記のように、本発明の半導体装置は、復調信号生成回路が復調回路と補正回路とを有することで、半導体素子の特性のばらつきの影響を小さくすることができる。したがって本発明の半導体装置は高い歩留まりを実現し、その結果、安価な半導体装置を提供することができる。
【００５０】
本実施の形態は、実施の形態１、実施例１及び実施例２と自由に組み合わせることができる。
【実施例１】
【００５１】
本発明の半導体装置は主に半導体素子から構成されている。本実施例では、半導体素子の作製例を、断面図を用いて説明する。以下には、半導体素子を総称して素子群と記載する。
【００５２】
本実施例では素子群をガラス基板上に作製する。その後半導体装置に軽量、可撓性等の付加価値を加えるため、素子群を基板から剥離して可撓性を有する基板（フィルム等も含む）に貼り合わせる工程の例を説明する。
【００５３】
まずガラス基板４００１上に剥離層４００２を形成する（図６（Ａ））。基板はガラス以外にも石英、シリコン、金属等を用いることができる。剥離層４００２は、金属、珪素等の元素や化合物等を用いて基板の全面、もしくは一部に形成する。なおガラス基板４００１上に半導体装置を作製する場合は剥離層４００２を形成しなくてもよい。次に剥離層４００２を覆うように絶縁層４００３を形成する。絶縁層４００３は珪素酸化物、珪素窒化物等で形成する。次に絶縁層４００３上に半導体層４００４を形成し、レーザ結晶化や金属触媒を用いた熱結晶化等により結晶化させ、その後所望の形状にエッチングする。次に半導体層４００４を覆うようにゲート絶縁層４００５を形成する。ゲート絶縁層４００５は珪素酸化物、珪素窒化物等で形成する。
【００５４】
次にゲート電極層４００６を形成する。ゲート電極層４００６は導電性を持つ元素や化合物で形成し、所望の形状にエッチングする。フォトリソグラフィ法を用いる場合、レジストマスクをプラズマ等でエッチングすることでゲート電極幅を短く作製し、トランジスタの性能を高めることができる。本実施例ではゲート電極層４００６を積層構造となるように形成した場合を示す。次に半導体層４００４に不純物元素を添加してＮ型不純物領域４００７、Ｐ型不純物領域４００８を形成する。不純物領域はフォトリソグラフィ法によりレジストマスクを形成し、燐、砒素、ボロン等の不純物元素を添加することで形成する。次に窒素化合物等により絶縁層を形成し、当該絶縁層に垂直方向の異方性エッチングをすることでゲート電極の側面に接する絶縁層４００９（サイドウォールともよぶ）を形成する（図６（Ｂ））。次にＮ型不純物領域を有する半導体層に不純物を添加し、絶縁層４００９の直下の第一のＮ型不純物領域４０１０と、第一の不純物領域よりも高い不純物濃度を有する第二のＮ型不純物領域４０１１とを形成する。上記の工程によりＮ型トランジスタ４０１２、Ｐ型トランジスタ４０１３が形成される。
【００５５】
続いてトランジスタ４０１２、４０１３を覆うように絶縁層４０１４を形成する（図６（Ｃ））。絶縁層４０１４は絶縁性を有する無機化合物、有機化合物等により形成する。本実施例では絶縁層４０１４を積層構造で形成したものを示す。次に第二のＮ型不純物領域４０１１とＰ型不純物領域４００８とを露出させるコンタクトホールを形成し、当該コンタクトホールを充填するように導電層４０１５を形成した後、当該導電層４０１５を所望の形状にエッチングする。導電層４０１５は導電性を有する金属元素や化合物等で形成する。次に導電層４０１５を覆うように絶縁層４０１６を形成する。絶縁層４０１６は絶縁性を有する無機化合物、有機化合物等で形成する。次に導電層４０１５を露出させるコンタクトホールを形成し、当該コンタクトホールを充填するように導電層を形成した後、所望の形状にエッチングすることでアンテナ、もしくはアンテナを接続するための配線を形成する。次にアンテナ４０１９を形成する導電層を覆うように保護層４０２６を形成する。保護層４０２６は絶縁性を有する化合物、樹脂等により形成する。
【００５６】
絶縁層、導電層、素子を形成する各々の層は、単一材料を用いて単層構造としても良く、複数の材料を用いて積層構造で形成してもよい。また上記工程では絶縁層４０１６上にアンテナ４０１９を形成したが、導電層４０１５と同じ層に形成しても良い。
【００５７】
上記の工程により作製した半導体素子が有する半導体層は、非晶質半導体、微結晶半導体、多結晶半導体、有機半導体等のいずれを用いてもよい。良好な特性の半導体素子を得るためには、２００度から６００度の温度（好適には３５０度から５００度）で結晶化した結晶質半導体層（低温ポリシリコン層）や、６００度以上の温度で結晶化した結晶質半導体層（高温ポリシリコン層）を用いることができる。さらに良好な特性の半導体素子を得るためには、金属元素を触媒として結晶化した半導体層や、レーザにより結晶化した半導体層を用いるとよい。また、プラズマＣＶＤ法により、ＳｉＨ４とＦ２の混合ガス、ＳｉＨ４とＨ２の混合ガス等を用いて形成した半導体層や、前記半導体層にレーザ照射を行ったものを用いるとよい。さらに回路内の半導体素子が有する半導体層は、キャリアの流れる方向（チャネル長方向）と平行に延びる結晶粒界を有するように形成するとよい。このような半導体層は連続発振レーザ（ＣＷＬＣと略記することができる）や１０ＭＨｚ以上（好ましくは６０〜１００ＭＨｚ）で動作するパルスレーザで形成することができる。
【００５８】
また、半導体層の厚さは２０ｎｍ〜２００ｎｍ（好ましくは５０ｎｍ〜１５０ｎｍ）とするとよい。さらに、半導体層（特にチャネル形成領域）に１×１０１９ａｔｏｍｓ／ｃｍ３〜１×１０２２ａｔｏｍｓ／ｃｍ３の濃度（好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３〜５×１０２０ａｔｏｍｓ／ｃｍ３の濃度）で水素又はハロゲン元素を添加すると、欠陥が少なくクラックが生じにくい活性層を得ることができる。
【００５９】
上記のように作製したトランジスタは、Ｓ値（サブスレッシュホールド値）が０．３５Ｖ／ｓｅｃ以下（好ましくは０．０９〜０．２５Ｖ／ｓｅｃ）を有する。また、移動度は１０ｃｍ２／Ｖｓ以上の特性を有するとよい。さらに当該トランジスタは、電源電圧が３〜５Ｖで動作するリングオシレータで１ＭＨｚ以上（好ましくは１０ＭＨｚ以上）の特性を有することが望ましい。また、本実施例に示されたトランジスタは基板上に半導体層、ゲート絶縁層、ゲート電極層を順に積層を積層させた構造を取るが、この例には限定されず、ゲート電極層、絶縁膜、半導体層を順に積層させる構造を取ることも可能である。また本実施例のＮ型のトランジスタは第一のＮ型不純物領域と第二のＮ型不純物領域を有するが、この例には限定されず不純物領域における不純物濃度が一様であっても良い。
【００６０】
また、素子群は複数の層に渡って設けられていてもよい。多層構造で作製する場合は、層間での寄生容量を低減するために層間絶縁膜の材料として低誘電率材料を用いるとよい。例えばエポキシ樹脂、アクリル樹脂等の樹脂材料、シロキサン系ポリマー等の重合によってできた化合物材料などが挙げられる。寄生容量を低減した多層構造を採用すれば、小面積化、動作の高速化、低消費電力化を実現することができる。また、アルカリ金属の汚染を防ぐための保護層を設けることで、信頼性を向上することができる。当該保護層は窒化アルミニウム、窒化珪素膜等の無機材料により形成し、回路内の素子を包むように、または回路全体を包むように設けるとよい。
【００６１】
次に、上記のように構成した素子群をガラス基板４００１から剥離し、可撓性を有する基板、フィルム等へ張り付ける方法を説明する。素子群をガラス基板４００１から剥離して可撓性を有する基板、フィルム等へ張り付ける場合、当該素子群の厚さは５μｍ以下（好ましくは１μｍ〜３μｍ）であることが望ましい。また、本発明の半導体装置を構成する場合、素子群の面積は５ｍｍ角以下（好ましくは、０．３ｍｍ角〜４ｍｍ角）であることが望ましい。
【００６２】
まず剥離層４００２が露出するように開口部４０２７を形成し、当該開口部４０２７にエッチング剤を導入して剥離層４００２を部分的に除去する（図７（Ａ））。次に、ガラス基板上面方向から第一の可撓性基板４０２９を接着し、剥離層４００２を境に素子群４０２８をガラス基板４００１から第一の可撓性基板４０２９側へ移し取る。次に、素子群４０２８がガラス基板４００１と接していた側に第二の可撓性基板４０３０を接着することで、可撓性を有する半導体装置を作製することができる図７（Ｂ）。可撓性基板としてはプラスティックフィルム、紙等を用いることができる。外部からの影響を最小限にするため、第一の可撓性基板４０２９と第二の可撓性基板４０３０とが同一の厚さを有し、素子群４０２８が断面の中心に存在することが望ましい。
【００６３】
上記工程において素子群４０２８にアンテナを接続する配線のみを作製した場合、第一の可撓性基板４０２９にアンテナを作製し、素子群４０２８と接着することで半導体装置を作製することが可能である。また、曲面を有する可撓性基板に素子群４０２８を張り付ける場合、半導体素子のキャリアの流れる方向（チャネル長方向）が、できる限り曲面の湾曲の影響を受けない方向となるように形成することで、半導体素子への影響を少なくすることができる。
【００６４】
また、本実施例においては開口部４０２７から剥離層４００２をエッチングした後に素子群４０２８を第一の可撓性基板４０２９へ移し取る方法を挙げたが、本発明はこの例には限定されない。例えば剥離層４００２を開口部４０２７からのエッチング工程のみで除去した後、素子群４０２８を可撓性基板へ移しかえる方法や、開口部４０２７を設けずに第一の可撓性基板４０２９を貼り付けて素子群４０２８をガラス基板から剥がし取る方法、さらにはガラス基板４００１を裏面から研磨して素子群４０２８を得る方法などがあり、これらの方法を組み合わせて行うことも可能である。ガラス基板を裏面から研磨する以外の方法で素子群４０２８を可撓性基板へ移しかえる工程を用いれば、素子群４０２８を作製するためのガラス基板４００１が再利用できる利点がある。
【００６５】
本実施例は、実施の形態１、実施の形態２、及び実施例２と自由に組み合わせることができる。
【実施例２】
【００６６】
本発明の半導体装置の具体的な使用形態について説明する。本発明の半導体装置の用途は広範にわたり、例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。
【００６７】
紙幣、硬貨とは市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す。証書類とは、運転免許証、住民票等を指す。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す。書籍類とは、雑誌、辞書等を指す。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指す。身の回り品とは、鞄、眼鏡等を指す。乗物類とは、自転車等の車両、船舶等を指す。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機ともよぶ）、携帯電話、携帯情報端末等を指す。
【００６８】
紙幣、硬貨、有価証券類、証書類、無記名債券類等に半導体装置を設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に半導体装置を設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。半導体装置の設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。
【００６９】
半導体装置を物の管理や流通のシステムに応用することでシステムの高機能化を図ることができる。例えば図８（Ａ）に示すように、本発明の半導体装置３００１が実装された品物３００２をベルトコンベアにより搬送し、ベルトコンベアの脇にリーダライタ３００３を設けることで品物３００２の検品を簡単に行うことができる。
【００７０】
さらに図８（Ｂ）に示すように、表示部３００４を含む携帯端末３００５の側面にリーダライタ３００３を設け、上記検品された品物３００２に実装された半導体装置３００１にかざすと、表示部３００４に品物３００２の原材料、原産地、流通過程の履歴等が表示されるシステムにすることが可能である。
【００７１】
本実施例は、実施の形態１、実施の形態２、及び実施例１と自由に組み合わせることができる。
【図面の簡単な説明】
【００７２】
【図１】本発明の半導体装置および周辺機器を説明する図。
【図２】本発明の半導体装置が有する復調回路とその動作を説明する図。
【図３】復調回路の出力特性ばらつきを説明する図。
【図４】本発明の半導体装置が有する振幅補正回路とその出力特性を説明する図。
【図５】本発明の半導体装置が有する振幅補正回路の例。
【図６】本発明の半導体装置の作製工程例を説明する図。
【図７】本発明の半導体装置の作製工程例を説明する図。
【図８】本発明の半導体装置の使用形態例を説明する図。
【符号の説明】
【００７３】
１０１  半導体装置
１０２  共振回路
１０３  電源回路
１０４  復調信号生成回路
１０４ａ  復調回路
１０４ｂ  補正回路
１０５  発生回路
１０６  制御回路
１０７  メモリ
１０８  符号化回路
１０９  変調回路
１１０  リーダライタ
１１１  通信回線
１１２  コンピュータ
２０１  回路
２０２  ローパスフィルタ
２０３  容量
２０４  ダイオード
２０５  抵抗
２０７  容量
２０８  抵抗
２０９  容量
【図１】
2006268838.tif 000003
【図２】
2006268838.tif 000004
【図３】
2006268838.tif 000005
【図４】
2006268838.tif 000006
【図５】
2006268838.tif 000007
【図６】
2006268838.tif 000008
【図７】
2006268838.tif 000009
【図８】
2006268838.tif 000010