(57)【要約】【課題】  素子分離領域を縮小してフォトダイオード面積の増大をはかることができ、光のショットノイズ抑制等に寄与する。【解決手段】  半導体基板上に光電変換部３０と信号走査回路部３２を含む単位セルを二次元状に配置してなる撮像領域を有し、信号走査回路部３２が複数個のトランジスタで構成された固体撮像装置であって、信号走査回路部３２の各トランジスタのゲートコンタクトの少なくとも一部をトランジスタの活性化領域上に形成した。【選択図】      図２
2006120710.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、光電変換部と信号走査回路部を含む単位セルを二次元状に配置してなる撮像領域を有し、信号走査回路部が複数個のトランジスタで構成されたＭＯＳ型の固体撮像装置であって、
前記信号走査回路部の各トランジスタのゲートコンタクトの少なくとも一部をトランジスタの活性化領域上に形成してなることを特徴とする固体撮像装置。
【請求項２】
前記ゲートコンタクトの一部は、トランジスタの活性化領域上と素子分離領域上に跨って形成されていることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記ゲートコンタクトは、一部がトランジスタの活性化領域上に形成され、他の一部がトランジスタの活性化領域上と素子分離領域上に跨って形成されていることを特徴とする請求項１記載の固体撮像装置。
【請求項４】
前記信号走査回路部は、前記光電変換部で変換して得られた信号を増幅する増幅トランジスタと、前記信号をリセットするリセットトランジスタを含むものであることを特徴とする請求項１記載の固体撮像装置。
【請求項５】
前記信号走査回路部は、前記光電変換部で変換して得られた信号を読み出す読み出しトランジスタ、読み出した信号を増幅する増幅トランジスタ、前記信号を読み出すラインを選択する選択トランジスタ、前記信号をリセットするリセットトランジスタ、からなることを特徴とする請求項１記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳ型の固体撮像装置に係わり、特にゲートコンタクトの改良をはかった固体撮像装置に関する。
【背景技術】
【０００２】
近年、固体撮像装置の一つとして、増幅型ＭＯＳセンサを用いたＭＯＳ型の固体撮像装置が実用化されている。この固体撮像装置は、各セル毎にフォトダイオードで検出した信号をＭＯＳトランジスタで増幅するものであり、高感度という特徴を持つ。
【０００３】
ＭＯＳ型の固体撮像装置のセル（画素）の構成は、光電変換のためのフォトダイオード、信号読み出しのための読み出しトランジスタ、信号増幅のための増幅トランジスタ、読み出しラインを選択するための垂直選択トランジスタ、信号電荷をリセットするリセットトランジスタ、などからなっている。そして、増幅トランジスタのソースは垂直信号線に接続され、垂直信号線に出力される信号は、水平選択トランジスタを介して水平信号線に出力されるようになっている（例えば、特許文献１参照）。
【０００４】
ところで、この種の固体撮像装置においては、１画素に読み出しトランジスタ，増幅トランジスタ，垂直選択トランジスタ，リセットトランジスタ、と４個のトランジスタが入るため、多画素化のために画素を縮小すると、フォトダイオードの面積が小さくなってしまう。このため、画素特性の飽和信号が減少し、光ショットノイズが大きくなるという問題があった。
【０００５】
この問題を、図５に示す従来のＭＯＳ型の固体撮像装置における１画素の平面図を参照して説明する。図５において、５０はフォトダイオード、５１は信号検出部、５２は信号走査回路領域、５３は信号読み出しトランジスタのゲート、５４は増幅トランジスタのゲート、５５は垂直選択トランジスタのゲート、５６はリセットトランジスタのゲート、５７はソースドレインコンタクト、５８はゲート上コンタクト、５９は素子分離領域である。なお、配線は多様な組み合わせがあるため省略している。
【０００６】
図５に示したように、従来画素では、各トランジスタのゲート５３，５４，５５，５６へのコンタクトを、全て素子分離領域５９上で行っていた。これは、ロジックと同様のプロセスルールである。即ち、ロジックプロセスでは、トランジスタの活性化領域上にコンタクトを配置すると、ｇｍと電流駆動能力が劣化するため、トランジスタの活性化領域上にコンタクトを形成するのは望ましくないと考えられており、ロジック以外でもこのような構成を採用するのが通常である。
【０００７】
このように、従来のＭＯＳ型の固体撮像装置においては、信号走査回路部のトランジスタのゲートコンタクトを素子分離領域上で取っているため、素子分離領域の面積をあまり小さくすることはできない。その結果、フォトダイオード面積が小さくなり、光のショットノイズが大きくなるという問題があった。
【特許文献１】特開２０００−１５０８４８
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的とするところは、素子分離領域を縮小してフォトダイオード面積の増大をはかることができ、光のショットノイズ抑制等に寄与し得るＭＯＳ型の固体撮像装置を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一態様は、半導体基板上に光電変換部と信号走査回路部を含む単位セルを二次元状に配置してなる撮像領域を有し、信号走査回路部が複数個のトランジスタで構成された固体撮像装置であって、前記信号走査回路部の各トランジスタのゲートコンタクトの少なくとも一部をトランジスタの活性化領域上に形成してなることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、素子分離領域を縮小してフォトダイオード面積の増大をはかることができ、光のショットノイズ抑制等に寄与し得るＭＯＳ型の固体撮像装置を提供することにある。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態を図面を参照して説明する。
【００１２】
（第１の実施形態）
図１は、本発明の第１の実施形態に係わるＭＯＳ型の固体撮像装置を示す回路構成図である。
【００１３】
撮像領域１０内に、光電変換のためのフォトダイオード１２（１２−１−１，１２−１−２，〜，１２−３−３）、フォトダイオード１２の信号を読み出す読み出しトランジスタ１３（１３−１−１，１３−１−２，〜，１３−３−３）、読み出した信号を増幅する増幅トランジスタ１４（１４−１−１，１４−１−２，〜，１４−３−３）、信号を読み出すラインを選択する垂直選択トランジスタ１５（１５−１−１，１５−１−２，〜，１５−３−３）、信号電荷をリセットするリセットトランジスタ１６（１６−１−１，１６−１−２，〜，１６−３−３）、からなる単位画素３×３が二次元状に配列されている。なお、図では説明を簡単にするために３×３画素にしたが、実際にはこれより多くの単位画素が配列される。
【００１４】
また、図には示さないが撮像領域１０の端部に、暗時の信号を決めるための画素（以下、ＯＢ画素と称する）が配置されている。ＯＢ画素は、本来の画素と同様の構成であり、フォトダイオード１２’，読み出しトランジスタ１３’，増幅トランジスタ１４’，垂直選択トランジスタ１５’，リセットトランジスタ１６’から構成されている。
【００１５】
垂直シフトレジスタ２１から水平方向に配線されている水平アドレス線２３（２３−１，２３−２，２３−３）は対応する垂直選択トランジスタ１５のゲートに接続され、信号を読み出すラインを決めている。リセット線２４（２４−１，２４−２，２４−３）は対応するリセットトランジスタ１６のゲートに結線されている。
【００１６】
増幅トランジスタ１４のソースは垂直信号線２６（２６−１，２６−２，２６−３）に接続され、垂直信号線２６のその一端には負荷トランジスタ２８（２８−１，２８−２，２８−３）が設けられている。垂直信号線２６の他端は、水平シフトレジスタ２２から供給される選択パルスにより選択される水平選択トランジスタ２５（２５−１，２５−２，２５−３）を介して水平信号線２７に接続されている。
【００１７】
なお、図１で１０は撮像領域（画素領域）であり、２０は撮像領域１０を走査するレジスタなどの周辺回路を示している。また、１１（１１−１−１，１１−１−２，〜，１１−３−３）は単位画素を示している。
【００１８】
ここまでの回路的な基本構成は従来装置と同様であるが、本実施形態は以下に示す素子構造、特にゲートコンタクトの位置が従来装置とは異なっている。
【００１９】
図２は、本実施形態における１画素の平面構造を示した図である。図２において、３０，３０’は図１の１２に相当するフォトダイオード、３１は信号検出部、３２は信号走査回路領域、３３は図１の１３に相当する信号読み出しトランジスタのゲート、３４は図１の１４に相当する増幅トランジスタのゲート、３５は図１の１５に相当するアドレストランジスタのゲート、３６は図１の１６に相当するリセットトランジスタのゲート、３７はソースドレインコンタクト、３８はゲート上コンタクト、３９は素子分離領域である。なお、配線は多様な組み合わせがあるため省略している。
【００２０】
本実施形態が従来装置と異なる点は、信号走査回路領域３２における各トランジスタのゲート３３，３４，３５，３６のコンタクトの位置である。即ち、従来画素では、ゲートコンタクトが素子分離領域３９上に形成されていたが、本実施形態では、ゲートコンタクトが全てトランジスタの活性化領域上に形成されている。このため、素子分離領域３９にゲートコンタクトのための余裕を持たせる必要が無くなり、素子分離領域３９の幅を縮小することができ、フォトダイオード３０の面積を図示の３０’領域分だけ拡大することができる。
【００２１】
このように本実施形態によれば、信号走査回路領域３２における各トランジスタのゲートコンタクトをトランジスタ活性化領域上に形成することにより、素子分離領域３９を削減して、フォトダイオード３０の面積を拡大することができる。従って、多画素化のために画素を微細化しても、同じ世代のロジックプロセスルールで、より一層飽和信号を増加することが可能である。これにより、光のショットノイズも低減され良好な画質を得ることができる。
【００２２】
なお、ゲートコンタクトを活性化領域上に形成しているため、ｇｍや電流駆動能力の劣化が生じる可能性は残るが、本実施形態のようなＭＯＳ型の固体撮像装置の場合は通常のロジック素子とは異なり、ｇｍや電流駆動能力の劣化は殆ど問題とならない。仮にｇｍや電流駆動能力の劣化が生じたとしても、それ以上にフォトダイオードの面積の増大が遙かに有効となるのである。
【００２３】
（第２の実施形態）
図３は、本発明の第２の実施形態に係わるＭＯＳ型固体撮像装置の１画素構成を示す平面図である。なお、図２と同一部分には同一符号を付して、その詳しい説明は省略する。
【００２４】
本実施形態が先に説明した第１の実施形態と異なる点は、全てのゲートコンタクトをトランジスタの活性化領域と素子分離領域３９との境界部に形成したことにある。このような構成であっても、素子分離領域３９の面積を縮小することができ、第１の実施形態と同様の効果が得られる。
【００２５】
（第３の実施形態）
図４は、本発明の第３の実施形態に係わるＭＯＳ型固体撮像装置の１画素構成を示す平面図である。なお、図２と同一部分には同一符号を付して、その詳しい説明は省略する。
【００２６】
本実施形態が先に説明した第１の実施形態と異なる点は、ゲートコンタクトの一部をトランジスタの活性化領域上に形成し、残りを活性化領域と素子分離領域３９との境界部に形成したことにある。
【００２７】
このような構成であっても、素子分離領域３９の面積を縮小することができ、第１の実施形態と同様な効果が得られる。また、本実施形態では、ゲートコンタクトをトランジスタの活性化領域上だけではなく、一部を活性化領域と素子分離領域との境界部に形成することにより、配線の自由度を増すことができる。
【００２８】
上述したように本発明の実施形態によれば、信号走査回路部のトランジスタのゲートコンタクトをトランジスタの活性化領域上に形成することにより、素子分離領域にゲートコンタクトのための余裕を持たせる必要が無くなる。このため、素子分離領域を縮小することができ、フォトダイオード面積の拡大が可能となる。これにより、微細画素であっても良好な飽和特性を得ることができ、光のショットノイズを抑制することができる。
【００２９】
ここで、トランジスタの活性化領域上にコンタクトを形成することにより、ｇｍと電流駆動能力が劣化する問題は残るが、この種の固体撮像装置の場合は通常のロジック素子とは異なり、ｇｍや電流駆動能力の劣化は殆ど問題とならず、それよりもフォトダイオード面積の増大が遙かに有効となるのである。
【００３０】
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、単位セルの構成として、フォトダイオード（光電変換部）以外に、読み出しトランジスタ，増幅トランジスタ，選択トランジスタ，リセットトランジスタからなる信号走査回路部を用いたが、信号走査回路部の構成は図１に何ら限定されるものではなく、仕様に応じて適宜変更可能である。信号走査回路部としては、光電変換部で変換して得られた信号を増幅する増幅トランジスタと、信号をリセットするリセットトランジスタとを有するものであればよく、その他のトランジスタは必要に応じて用いればよい。
【００３１】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【図面の簡単な説明】
【００３２】
【図１】第１の実施形態に係わるＭＯＳ型固体撮像装置を示す回路構成図。
【図２】第１の実施形態に係わるＭＯＳ型固体撮像装置の１画素構成を示す平面図。
【図３】第２の実施形態に係わるＭＯＳ型固体撮像装置の１画素構成を示す平面図。
【図４】第３の実施形態に係わるＭＯＳ型固体撮像装置の１画素構成を示す平面図。
【図５】従来のＭＯＳ型固体撮像装置の１画素構成を示す平面図。
【符号の説明】
【００３３】
１０…撮像領域
１２（１２−１−１，１２−１−２，〜，１２−３−３）…フォトダイオード
１３（１３−１−１，１３−１−２，〜，１３−３−３）…読み出しトランジスタ
１４（１４−１−１，１４−１−２，〜，１４−３−３）…増幅トランジスタ
１５（１５−１−１，１５−１−２，〜，１５−３−３）…垂直選択トランジスタ
１６（１６−１−１，１６−１−２，〜，１６−３−３）…リセットトランジスタ
２１…垂直シフトレジスタ
２２…水平シフトレジスタ
２３（２３−１，２３―２，２３−３）…水平アドレス線
２４（２４−１，２４―２，２４−３）…リセット線
２５（２５−１，２５―２，２５−３）…水平選択トランジスタ
２６（２６−１，２６―２，２６−３）…垂直信号線
２７…水平信号線
２８（２８−１，２８―２，２８−３）…負荷トランジスタ
３０，３０’…フォトダイオード
３１…信号検出部
３２…信号走査回路領域
３３…信号読み出しトランジスタのゲート
３４…増幅トランジスタのゲート
３５…アドレストランジスタのゲート
３６…リセットトランジスタのゲート
３７…ソースドレインコンタクト
３８…ゲート上コンタクト
３９…素子分離領域
【図１】
2006120710.tif 000003
【図２】
2006120710.tif 000004
【図３】
2006120710.tif 000005
【図４】
2006120710.tif 000006
【図５】
2006120710.tif 000007