(57)【要約】【課題】  ルックアップテーブルを少ない記憶容量で保存することができる表示制御装置及び少ない記憶容量で保存されたデータからルックアップテーブルを生成する方法を提供する【解決手段】  コントローラ・ドライバ１０は、ｉビットの入力画像データとｉビットより大きいｋビットの出力画像データとの対応を示すルックアップテーブルを用いて、入力画像データを出力画像データに変換する階調変換回路１４と、ルックアップテーブルを２ｋビットのγデータから生成するＬＵＴ生成回路１３を備える。さらに、ＬＵＴ生成回路１３内にγデータを複数個保存可能なγデータ保存回路１３１乃至１３ｎを備えている。【選択図】  図１
2006310943.tif 000002
【特許請求の範囲】
【請求項１】
入力画像データのガンマ補正行う表示制御装置であって、
ｉビットの入力画像データとｉビットより大きいｋビットの出力画像データとの対応を示すルックアップテーブルを用いて、前記入力画像データを前記出力画像データに変換する階調変換回路と、
前記ルックアップテーブルを、２ｉビット超かつ２ｋビット以下のデータ列から生成するＬＵＴ生成回路と、
前記データ列を格納する複数の保存回路とを備える表示制御装置。
【請求項２】
前記データ列は、前記出力画像データの階調値を引数とし、前記引数で表される階調値の前記ルックアップテーブルにおける使用の有無を示す１ビットの論理値を配列要素とする一次元配列であり、
前記ＬＵＴ生成回路は、前記データ列の引数と、前記配列要素の和とに基づいて前記ルックアップテーブルを生成する請求項１に記載の表示制御装置。
【請求項３】
前記データ列において、前記ルックアップテーブルでの使用有りと設定される配列要素数は２ｉ個である請求項２に記載の表示制御装置。
【請求項４】
前記保存回路は、前記データ列を格納するシフトレジスタを備え、
前記シフトレジスタは、シフト動作によって前記データ列を出力するとともに、出力したデータ列を前記シフトレジスタの入力にフィードバックし、前記データ列を継続して保持することを特徴とする請求項１に記載の表示制御装置。
【請求項５】
前記ＬＵＴ生成回路は、前記複数の保存回路に格納された複数の前記データ列から複数の異なるルックアップテーブルを生成する請求項１に記載の表示制御装置。
【請求項６】
装置外部から入力される選択信号に基づいて、前記ＬＵＴ生成回路が生成するルックアップテーブルを書き換える請求項５に記載の表示制御装置。
【請求項７】
周囲環境の物理量を測定するセンサの測定信号を入力する端子を備える請求項５に記載の表示制御装置。
【請求項８】
前記測定信号に基づいて、前記ＬＵＴ生成回路が生成するルックアップテーブルを書き換える請求項７に記載の表示制御装置。
【請求項９】
前記センサは、照度を測定する照度センサである請求項７に記載の表示制御装置。
【請求項１０】
外部から入力されたルックアップテーブルを前記データ列に変換するγデータ入力回路をさらに備え、
前記γデータ入力回路が生成したデータ列を前記ＬＵＴ生成回路に格納する請求項１に記載の表示制御装置。
【請求項１１】
複数の増幅器によって、前記液晶パネルに印加される階調電圧を生成する階調電圧発生回路と、
前記出力画像データに基づいて前記階調電圧から前記液晶パネルに印加する電圧を選択し、前記液晶パネルのデータ線を駆動するデータ線駆動回路をさらに備え、
前記データ列の配列要素に基づいて、前記複数の増幅器の出力を制御する請求項１又は２に記載の表示制御装置。
【請求項１２】
前記表示制御装置は、単一のパッケージに封止されたＩＣである請求項１乃至１１のいずれかに記載の表示制御装置。
【請求項１３】
ｉビットの入力画像データとｉビットより大きいｋビットの出力画像データとの対応を示し、階調変換に使用されるルックアップテーブルの生成方法であって、
１つの配列要素が１ビットであり、２ｉ超かつ２ｋ以下の配列要素を有する一次元配列を参照し、
前記一次元配列の引数を前記出力画像データの階調値とし、
前記一次元配列の配列要素の和に基づいて前記入力画像データの階調値を算出し、
前記出力画像データの階調値と前記入力画像データの階調値を対応付けて前記ルックアップテーブルの要素とするルックアップテーブルの生成方法。
【請求項１４】
前記一次元配列において、前記ルックアップテーブルでの使用有りと設定される配列要素数は２ｉ個である請求項１３に記載のルックアップテーブルの生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示制御装置に関し、特に、ルックアップテーブルを用いてガンマ補正を行う表示制御装置及びガンマ補正に用いるルックアップテーブルの生成方法に関する。
【背景技術】
【０００２】
液晶パネル等の表示装置に画像を表示する場合は、表示する画像データの階調を、表示装置のガンマ特性に応じて補正する必要がある。このような補正は、ガンマ補正と呼ばれる。なお、デジタル画像データのガンマ補正を行う場合、ルックアップテーブル（ＬＵＴ）を用いる方法が従来から知られている（例えば、特許文献１及び２を参照）。
【０００３】
ＬＵＴとは、ガンマ補正前のデジタル画像データの階調値に対応するガンマ補正後の画像データの階調値を格納したテーブルである。図１６にＬＵＴの一例を示す。図１６のＬＵＴは、６４階調（６ビット）の画像データを２５６階調（８ビット）の画像データに変換してガンマ補正を行うＬＵＴを示しており、ＬＵＴアドレスはガンマ補正前の画像データの階調値であり、ＬＵＴ値はガンマ補正後の階調値である。
【０００４】
このように、ＬＵＴは、ガンマ補正前の画像データの階調値を引数とし、ガンマ補正後の画像データの階調値を格納する一次元配列として表すことができる。したがって、ガンマ補正前の画像データのビット数に相当するアドレスバスと、ガンマ補正後の画像データのビット数に相当するデータバスを備えるメモリにＬＵＴを格納すれば、上述のＬＵＴアドレスを入力アドレスとすることにより、ＬＵＴ値の出力を得ることができる。
【０００５】
また、１つの表示装置に対して常に一種類のＬＵＴを用いてガンマ補正を行うのではなく、入力画像データのガンマ補正の有無、周囲環境の変化、画像種類の変化等に応じて、適当なＬＵＴに切り替える必要がある。このため、ＬＵＴを切り替えて適切なガンマ補正を行う表示制御装置が従来から知られている。
【０００６】
従来の表示制御装置の一例を図１５に示す。表示制御装置８０は、ＣＰＵ等の処理装置２から画像データを受信し、液晶パネル４に表示を行うコントローラ・ドライバである。制御回路８１は、処理装置２から画像データ及びＬＵＴデータを受信する。階調変換回路１４は、ガンマ補正を実行する回路であり、ＬＵＴを参照して、入力された画像データの階調を変換する。また、階調変換回路１４は、変換後の画像データをデータ線駆動回路１６に出力する。データ線駆動回路１６は、階調電圧発生回路１５の生成する階調電圧から画像データに応じて選択した電圧を液晶パネル４に印加する。一方、ゲート線駆動回路３は、制御回路８１が出力する駆動タイミング制御信号に従って液晶パネル４にゲートパルスを印加し、液晶パネル４を駆動する。
【０００７】
ＬＵＴメモリ９０は、複数の異なるＬＵＴを格納するメモリである。階調変換回路１４がガンマ補正に使用するＬＵＴを変更する場合、処理装置２が、ＬＵＴメモリ９０からＬＵＴデータを読み出して制御回路８１に出力し、階調変換回路１４が制御回路８１からＬＵＴデータを受信してＬＵＴを更新する。
【特許文献１】特開２００１−２３８２２７号公報
【特許文献２】特開平７−５６５４５号公報
【特許文献３】特開２００２−１０８３０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来の表示装置では、ＬＵＴの保存に大きな記憶容量が必要であるという課題がある。ガンマ補正前の画像データのビット数をｉビット、つまり階調数を２ｉとし、ガンマ補正後の画像データのビット数をｋビット（階調数２ｋ）とした場合、この階調変換に使用するＬＵＴのデータサイズは、２ｉ×ｋビットとなる。例えば、ガンマ補正前の画像データが６ビット、補正後の画像データが８ビットである場合、ＬＵＴのデータサイズは、２６×８＝５１２ビットである。
【０００９】
入力される画像データのビット数ｉが増加すると、ＬＵＴのデータサイズは指数関数的に増大するため、それに応じてＬＵＴを格納するための記憶容量も増大ことになる。なお、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の画像データのそれぞれのガンマ特性は異なるため、ＬＵＴは、Ｒ、Ｇ、Ｂ個別に備える必要がある。さらに、周囲環境等に応じてＬＵＴを切り替える場合、上述したＬＵＴメモリ９０には、周囲環境等に対応した複数のＬＵＴを格納しなければならず、さらに大きな記憶容量を必要とする。また、ＬＵＴのデータサイズが大きくなると、処理装置２から表示制御装置８０へＬＵＴデータの転送に要する時間が長くなり、階調変換回路１４のＬＵＴ更新に要する時間が長くなるという問題もある。
【課題を解決するための手段】
【００１０】
本発明にかかる表示制御装置は、入力画像データのガンマ補正行う表示制御装置であって、ｉビットの入力画像データとｉビットより大きいｋビットの出力画像データとの対応を示すルックアップテーブルを用いて、前記入力画像データを前記出力画像データに変換する階調変換回路と、前記ルックアップテーブルを、２ｉビット超かつ２ｋビット以下のデータ列から生成するＬＵＴ生成回路と、前記データ列を格納する複数の保存回路とを備えるものである。
【００１１】
このような構成により、２ｉビット超かつ２ｋビット以下のデータ列からＬＵＴを生成することができるため、複数のＬＵＴを切り替える場合にもＬＵＴをそのまま保存する必要がない。このため、２ｉ×ｋビットのデータサイズを持つＬＵＴをそのまま保存する場合に比べて、記憶容量を削減することができる。
【００１２】
また、本発明にかかるルックアップテーブルの生成方法は、ｉビットの入力画像データとｉビットより大きいｋビットの出力画像データとの対応を示し、階調変換に使用されるルックアップテーブルの生成方法である。具体的には、１つの配列要素が１ビットであり、２ｉ超かつ２ｋ以下の配列要素を有する一次元配列を参照し、前記一次元配列の引数を前記出力画像データの階調値とし、前記一次元配列の配列要素の和に基づいて前記入力画像データの階調値を算出し、前記出力画像データの階調値と前記入力画像データの階調値を対応付けて前記ルックアップテーブルの要素とするものである。
【００１３】
このような方法により、２ｉビット超かつ２ｋビット以下の一次元配列データから、２ｉ×ｋビットのデータサイズを持つＬＵＴを生成することができる。このため、複数のＬＵＴを切り替える場合にもＬＵＴをそのまま保存することなく、２ｋビットの一次元配列データとして保存することにより、記憶容量を削減することができる。
【発明の効果】
【００１４】
本発明により、複数のＬＵＴを少ない記憶容量で保存することができる表示制御装置及び少ない記憶容量で保存されたデータからＬＵＴを生成する方法を提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。なお、以下に説明する実施の形態は、本発明を、液晶表示パネルを駆動するコントローラ・ドライバに適用したものである。図１５に示した従来の構成と同一の機能を有するものについては、同一の番号を付して詳細な説明を省略する。
【００１６】
発明の実施の形態１．
本実施の形態にかかるコントローラ・ドライバ１０の構成を図１に示す。制御回路１１は、ＣＰＵ等の処理装置２から画像データ、γデータ選択信号及びγデータを受信する。また、制御回路１１は、受信した画像データを画像データメモリ１２に格納し、受信したγデータ選択信号及びγデータは、ＬＵＴ生成回路１３に出力する。
【００１７】
ここで、γデータとは、ＬＵＴの生成に用いるデータであり、１つのγデータを元に１つのＬＵＴを生成することができる。処理装置２から制御回路１１へのγデータの転送は、新たなγデータが必要になった場合、つまり、新たなＬＵＴが必要になった場合に行われる。また、γデータ選択信号は、ＬＵＴ生成回路１３にＬＵＴの出力を指示する信号である。なお、γデータのデータ形式及びＬＵＴの生成方法については後述する。
【００１８】
ＬＵＴ生成回路１３は、ＬＵＴ出力回路１３０と、ｎ個のγデータ保存回路１３１乃至１３ｎを備えている。γデータ保存回路１３１乃至１３ｎは、それぞれ１つのγデータを格納可能な回路である。制御回路１１から入力されたγデータは、γデータ保存回路１３１乃至１３ｎに保存される。なお、γデータ保存回路の数ｎは、階調変換回路１４で書き換えて使用するＬＵＴの数に基づいて定めればよい。
【００１９】
ＬＵＴ出力回路１３０は、γデータ保存回路１３１乃至１３ｎに保存されたγデータを用いてＬＵＴを生成し、生成したＬＵＴを階調変換回路１４に出力する。
【００２０】
画像データメモリ１２、階調変換回路１４、階調電圧発生回路１５、データ線駆動回路１６、ゲート線駆動回路３及び液晶パネル３の機能、動作は、図１５に示した従来のものと同様である。
【００２１】
次に、階調変換回路１４に適用するＬＵＴの書き換え手順を、図２のフローチャートを用いて説明する。まずステップＳ１０１では、処理装置２が周囲環境等の変化によりＬＵＴの書き換えを判断し、制御回路１１に対してγデータ選択信号を出力する。
【００２２】
ステップＳ１０２では、制御回路１１が、処理装置２から受信したγデータ選択信号をＬＵＴ生成回路１３に出力する。ステップＳ１０３では、ＬＵＴ生成回路１３が、入力されたγデータ選択信号に対応するγデータを用いてＬＵＴデータを生成する。具体的には、入力されたγデータ選択信号に対応するγデータを、γデータ保存回路１３１乃至１３ｎからＬＵＴ出力回路１３０に読み出し、ＬＵＴ出力回路１３０においてγデータからＬＵＴデータを生成する。
【００２３】
ステップＳ１０４では、ＬＵＴ生成回路１３が、生成したＬＵＴデータを階調変換回路１４に出力する。最後にステップＳ１０５では、階調変換回路１４が、ＬＵＴ生成回路１３から入力された新たなＬＵＴを用いて画像データの階調変換を実行する。
【００２４】
このように、本発明にかかるコントローラ・ドライバ１０は、ＬＵＴデータそのものを保存するのではなく、ＬＵＴデータと一対一に対応するγデータとして保存し、γデータからＬＵＴを生成する点が特徴である。以下では、γデータのデータ形式及びＬＵＴの生成方法について、図３乃至図６を用いて詳細に説明する。
【００２５】
まず、γデータのデータ形式を説明する。γデータは、ガンマ補正後の階調値（ｋビット）を引数とし、この引数に対応する階調の使用の有無を示す１ビットの論理値を配列要素に有する一次元配列Ｇ［ｊ］（ｊ＝０〜ｍ−１）として表すことができる。ここで、配列Ｇ［ｊ］の要素数ｍは、２ｋ個である。
【００２６】
γデータの一例を図３に示す。図３のγデータＧ［ｊ］は、６ビットの入力画像データを８ビットの画像データに変換するＬＵＴと一対一に対応するものである。この場合、ｋ＝８であるから、配列Ｇ［ｊ］の要素数は２8＝２５６個である。配列Ｇ［ｊ］の要素番号であるγデータアドレスは、ガンマ補正後の画像データの階調値に対応しており、配列Ｇ［ｊ］の配列要素であるγデータ値は、γデータアドレスに対応する階調値がＬＵＴ値に含まれるか否かを示している。図３では、γデータアドレス０、３、５及び２５５のγデータ値が「１」であるから、当該γデータから生成されるＬＵＴのＬＵＴ値として０、３、５及び２５５が含まれることを示している。なお、ＬＵＴでは、ＬＵＴ値とＬＵＴアドレスを対応付ける必要がある。この対応付けの方法を、図４を参照しながら説明する。
【００２７】
図４は、γデータＧ［ｊ］とＬＵＴの対応関係を説明するための図である。γデータ値が「１」である配列要素のγデータアドレスがＬＵＴ値に対応することは上述した通りである。一方、あるγデータアドレスが示すＬＵＴ値に対応するＬＵＴアドレスには、γデータ配列Ｇ［ｊ］の先頭から当該γデータアドレスまでのγデータ値の合計から１を引いた値が対応する。
【００２８】
図４では、例えば、γデータアドレスが０の配列要素のγデータ値が「１」である。このとき、γデータ値の合計は１であるから、ＬＵＴアドレスは１−１＝０、これに対応するＬＵＴ値は０となる。また、γデータアドレスが３の配列要素のγデータ値が「１」である。このとき、γデータ値の合計は２であるから、ＬＵＴアドレスが２−１＝１、これに対応するＬＵＴ値が３となる。
【００２９】
６ビットの画像データを８ビットの画像データに変換するＬＵＴであれば、ＬＵＴアドレスは０から６３の６４個であるから、γデータＧ［ｊ］の２５６個の配列要素のうちの６４個の配列要素のγデータ値を「１」に設定することにより、γデータＧ［ｊ］とＬＵＴを一対一に対応させることができる。
【００３０】
なお、ガンマ補正後の画像データがｋビットである場合、γデータのデータサイズは２ｋビットである。
【００３１】
γデータを用いることによる記憶容量の削減効果を、ガンマ補正前の画像データの階調数の４倍の階調数の画像データに変換する場合を例にとって説明する。ガンマ補正前の画像データが６ビット、ガンマ補正後の画像データが８ビットである場合、ＬＵＴのデータサイズは２６×８＝５１２ビットであるのに対し、γデータのサイズは２８＝２５６ビットである。したがって、ＬＵＴをそのまま保存するのではなく、γデータとして保存することにより、記憶容量を１／２に削減することができる。また、ガンマ補正前の画像データが８ビット、ガンマ補正後の画像データが１０ビットである場合、ＬＵＴのデータサイズは２８×１０＝２５６０ビットであるのに対し、γデータのサイズは２１０＝１０２４ビットである。したがって、γデータとして保存することにより、記憶容量を１／２．５に削減することができる。このように、ＬＵＴと一対一に対応するγデータ形式を採用し、γデータからＬＵＴを生成することによって、ＬＵＴをそのまま保存する場合に比べて、記憶容量を大幅に削減できる。
【００３２】
また、ＬＵＴをガンマデータ形式に変換して保存することにより、外部の処理装置２からＬＵＴデータを受信することなくＬＵＴの書き換えを実行できるコントローラ・ドライバ１０が持つべきメモリ容量を削減できる。このため、ＳｏＣ（System on a Chip）技術により１つのベアチップ上にコントローラ・ドライバ１０の機能を集積することや、ＳｉＰ（System in a Package）技術によりコントローラ・ドライバ１０の構成要素を集積して単一パッケージとすることが容易となる。
【００３３】
さらに、コントローラ・ドライバ１０内にγデータを保存することによって、従来の表示制御装置８０のように、ＬＵＴを切り替える度に外部のＬＵＴメモリ９０からＬＵＴデータを受信する必要がない。これにより、コントローラ・ドライバ１０のタイミングによって階調変換回路１４のＬＵＴを書き換えることができるため、例えば、表示画像のフレーム変化のタイミングに同期してＬＵＴの書き換えを行うことが可能となる。このような動作によれば、フレームの途中でＬＵＴが切り替わることによる画質劣化を防ぐことができる。また、コントローラ・ドライバ１０内でＬＵＴを書き換えることができるから、処理装置２から表示制御装置８０へのＬＵＴデータの転送に要していた電力を削減することができる。
【００３４】
なお、従来から、ＬＵＴの階調数を間引くことでＬＵＴのデータサイズを縮小し、間引いた階調を補間処理等によって生成することにより、ＬＵＴ保存時の記憶容量を削減する方法が知られていた。しかしながら、このような補間処理を伴う方法では、厳密なガンマ補正を行うことができないこと、補間処理の演算が複雑であること等の問題がある。これに対して、上述したγデータを用いたＬＵＴの生成方法は、本来のＬＵＴが備える情報量を削減することなく、ＬＵＴを完全に復元することができる。このため、厳密なガンマ補正を行うことができ、また、後述するように、ＬＵＴ生成の演算処理も、補間処理等に比べて簡便である。
【００３５】
また、上述した例では、６４階調（６ビット）の画像データを２５６階調（８ビット）の画像データに変換する場合について説明した。しかしながら、液晶のガンマカーブの傾き、つまり液晶の入力電圧の変化に対する輝度変化の割合は、中間階調で大きく、端の階調（暗い階調と明るい階調）では小さくなるという特性がある。このため、端の階調に対する階調変換を粗くし、例えば、６ビットの画像データを８ビットの画像データに階調変換する場合に、変換後の階調数を２５６より小さい１９２等としても、ガンマ補正の精度はそれほど悪化しない場合がある。
【００３６】
しかしながら、このように階調変換後の画像データの階調数を削減しても、ＬＵＴのデータサイズに変化はない。このため、従来のＬＵＴメモリ９０に複数のＬＵＴを保存する構成では、階調変換後の画像データの階調数を削減しても、ＬＵＴの保存に要する記憶容量を削減することはできない。これに対して、本発明の構成では、階調変換後の画像データの階調数を削減することにより、γデータのサイズを小さくすることができる。例えば、上述した例であれば、１つのγデータのサイズを２５６ビットから１９２ビットに削減でき、γデータの保存に要する記憶容量を削減することが可能となる。要するに、ｉビットの画像データをｋビットの画像データに変換するＬＵＴを生成するために必要なγデータのサイズは、２ｉビット超かつ２ｋビット以下の値となる。このような方法により、γデータの保存に必要な記憶容量をさらに削減することができる。
【００３７】
続いて、ＬＵＴ生成回路１３が備えるＬＵＴ出力回路１３０並びにガンマデータ保存回路１３１乃至１３ｎの構成例とその動作について説明する。図５にＬＵＴ出力回路１３０及びガンマデータ保存回路１３１の構成例を示す。なお、ガンマデータ保存回路１３２乃至１３ｎの構成はガンマデータ保存回路１３１と同様でよい。
【００３８】
ガンマデータ保存回路１３１は、フリップフロップ回路（ＦＦ）１３１１乃至１３１ｍで形成されるシフトレジスタを備えている。当該シフトレジスタにγデータが格納されており、シフトレジスタの段数は、上述したγデータ配列Ｇ［ｊ］の要素数と同じである。なお、最後段のＦＦ１３１ｍの出力は、ＬＵＴ出力回路１３０に出力されるとともに、入力セレクタ１３１０を介して先頭ＦＦ１３１１に帰還するよう構成されている。入力セレクタ１３１０は、Ｒ／Ｗ信号に応じて、出力する信号をγデータ又はＦＦ１３１ｍからの帰還信号のいずれかから選択する。具体的には、Ｒ／Ｗ信号でライト動作を指示されるとγデータを選択し、リード動作を指示されるとＦＦ１３１ｍからの帰還信号を選択する。
【００３９】
ＬＵＴ出力回路１３０は、一致回路１３０１、６ビットカウンタ１３０２及び８ビットカウンタ１３０３を備えている。最後段のＦＦ１３１ｍの出力が「１」である場合に、一致回路１３０１の出力が「１」となり、６ビットカウンタ１３０２がカウントアップされる。また、８ビットカウンタ１３０３は、Ｃｌｏｃｋ信号によりカウントアップされる。なお、Ｒ／Ｗ信号、Ｃｌｏｃｋ信号及びＲｅｓｅｔ信号は、制御回路１１から出力されるγデータ選択信号である。
【００４０】
図５に示したＬＵＴ出力回路１３０及びガンマデータ保存回路１３１によって、ＬＵＴを生成する際の動作を図６のフローチャートを用いて説明する。ステップＳ２０１では、Ｒｅｓｅｔ信号により、６ビットカウンタ１３０２及び８ビットカウンタ１３０３の値をクリアする。ステップＳ２０２では、γデータ保存回路１３１が、Ｒ／Ｗ信号に従ってリード動作を選択する。ステップＳ２０３では、ＬＵＴ出力回路１３０が、Ｃｌｏｃｋ信号に応じて８ビットカウンタ１３０３をカウントアップする。ステップＳ２０４では、γデータ保存回路１３０が、Ｃｌｏｃｋ信号に応じてＦＦ１３１１乃至１３１ｍで形成されるシフトレジスタのシフト動作を行い、γデータをＬＵＴ出力回路１３０に出力する。なお、ステップＳ２０４のシフト動作によって出力されるγデータは、シフトレジスタの先頭ＦＦ１３１１に入力される（ステップＳ２０５）。
【００４１】
ステップＳ２０６では、ＬＵＴ出力回路１３０が、γデータ保存回路１３１から入力されるγデータ値が「１」であるかを一致回路１３０１において判定する。γデータ値が「１」である場合は、６ビットカウンタ１３０２のカウントアップを行う（ステップＳ２０７）。さらに、ＬＵＴ出力回路１３０は、６ビットカウンタ１３０２の値をＬＵＴアドレス、８ビットカウンタ１３０３の値をＬＵＴ値として、階調変換回路１４に出力する（ステップＳＳ２０８）。
【００４２】
ステップＳ２０９では、８ビットカウンタ１３０３のカウント値が２５６未満であるかを判定し、２５６未満である場合はステップＳ２０３に戻り、２５６に到達した場合はＬＵＴの生成を終了する。
【００４３】
このように、γデータを用いてＬＵＴを生成する方法は、シフトレジスタとカウンタを用いて簡便に行うことができるため、補間処理によってＬＵＴデータを生成する従来の方法のように複雑な演算を必要としない。
【００４４】
なお、γデータ保存回路１３１乃至１３ｍは、フリップフロップ回路を用いたシフトレジスタでなく、ＲＡＭや、ＥＥＰＲＯＭ、フラッシュメモリ等の不揮発性メモリを用いて構成してもよい。不揮発性メモリを用いる場合は、γデータの初期値を設定することができるため、処理装置２からγデータの初期値を入力する必要がないという利点がある。
【００４５】
発明の実施の形態２．
本実施の形態にかかるコントローラ・ドライバ２０の構成を図７に示す。コントローラ・ドライバ２０と発明の実施の形態１で説明したコントローラ・ドライバ１０との異なる点は、制御回路２１が処理装置２からＬＵＴデータを受信し、当該ＬＵＴデータをγデータに変換してγデータ生成回路１３に保存する点である。以下、具体的に説明する。
【００４６】
制御回路２１は、処理装置２から画像データ、γデータ選択信号及びＬＵＴデータを受信する。なお、ＬＵＴデータは、階調変換回路２４に新たなＬＵＴを適用する必要がある場合に、処理装置２から制御装置２１に対して出力されるものである。制御回路２１は、受信した画像データを画像データメモリ１２に格納し、γデータ選択信号をＬＵＴ生成回路１３に出力し、ＬＵＴデータを階調変換回路２４に出力する。
【００４７】
階調変換回路２４は、コントローラ・ドライバ１０が備える階調変換回路１４の機能に加え、制御回路２１からＬＵＴデータが入力された場合は、ガンマ補正に使用するＬＵＴを当該ＬＵＴに変更するものである。さらに、当該ＬＵＴデータをγデータ入力回路２７に出力する。
【００４８】
γデータ入力回路２７は、階調変換回路２４から入力されるＬＵＴデータをγデータに変換し、変換後のγデータをＬＵＴ生成回路１３が備えるγデータ保存回路１３１乃至１３ｎのいずれかに格納する。
【００４９】
コントローラ・ドライバ２０が備えるその他の回路の機能、動作は、コントローラ・ドライバ１０が備えるものと同一である。
【００５０】
このような構成により、処理装置２はγデータをコントローラ・ドライバ２０に転送する必要がなく、従来と同様にＬＵＴデータを転送すればよいため、処理装置２の処理の変更が少なくて済む。また、本実施の形態の構成では、処理装置２から入力されたＬＵＴをいったん階調変換回路１４に格納するため、当該ＬＵＴのγデータへの変換は、コントローラ・ドライバ２０のクロック行うことができる。したがって、以下に示すようにγデータ入力回路２７の回路規模を小さくできる。
【００５１】
γデータ入力回路２７の構成例を図８に示す。なお、図８は、ガンマ補正前の画像データが６ビットであり、ガンマ補正後の画像データが８ビットであるＬＵＴをγデータに変換する場合の構成を示している。γデータ入力回路２７は、８ビットカウンタ２７１と一致回路２７２を備えている。８ビットカウンタ２７１は、Ｃｌｏｃｋ信号に応じてカウントアップされ、その８ビットのカウント値がＬＵＴ値と一致する場合に一致回路２７２から値「１」が出力される。８ビットカウンタ２７１のカウント値とＬＵＴ値が一致しない場合は、一致回路２７２は値「０」を出力する。また、一致回路２７２の出力とＣｌｏｃｋ信号を入力信号とするＡＮＤ回路２７４の出力信号によって６ビットカウンタ２７３をカウントアップすることにより、次に一致回路２７２に入力すべきＬＵＴ値に対応するＬＵＴアドレスを得ることができる。一致回路２７２において、６ビットカウンタ２７３のカウント値をＬＵＴアドレスとするＬＵＴ値との一致判定を繰り返し行うことによって、一致回路２７２の出力はγデータとなる。
【００５２】
一致回路２７２の出力するγデータは、γデータ保存回路１３１に入力される。γデータ保存回路１３１の構成は、図５に示した構成と同様であるため、説明を省略する。なお、γデータを保存する際には、Ｒ／Ｗ信号によってライト動作を指示し、入力セレクタ１３１０は、γデータの入力側を選択すればよい。
【００５３】
発明の実施の形態３．
本実施の形態にかかるコントローラ・ドライバ３０の構成を図９に示す。コントローラ・ドライバ３０は、発明の実施の形態２で説明したコントローラ・ドライバ２０と比べて、γデータ入力回路２７の配置が異なっている。
【００５４】
本実施の形態に適したγデータ入力回路２７の構成例を図１０に示す。図１０は、図８と同様に、ガンマ補正前の画像データが６ビットであり、ガンマ補正後の画像データが８ビットであるＬＵＴをγデータに変換する場合の構成を示している。図１０に示すγデータ入力回路２７及びγデータ保存回路１３１は、γデータ保存回路１３１のシフト動作を行うことなく、γデータ入力回路２７からγデータ保存回路３１が備えるＦＦ１３１１乃至１３１ｍに対して直接入力できるよう構成されている。γデータ入力回路２７が備えるセレクタ２７５は、ＬＵＴ値を順次入力し、ＬＵＴ値に対応する順番のＦＦに値「１」を入力する。例えば、ＬＵＴ値が０であれば、先頭ＦＦ１３１１に値「１」を入力し、ＬＵＴ値が３であれば、先頭ＦＦ１３１１から数えて４番目のＦＦ１３１４に値「１」を入力する。
【００５５】
図１０の構成は、γデータへの変換及びγデータの保存を短時間で行わなければならない場合に有利な構成である。図８の構成では、γデータの保存に少なくとも２５６クロックを要するのに対し、図１０の構成であれば、６４クロックでγデータの保存が可能である。これにより、処理装置２からＬＵＴデータが転送される速度に合わせて、γデータへの変換及びγデータの保存を行うことができる。なお、γデータ保存回路１３１からのγデータの出力は、Ｒ／Ｗ信号によってリード動作を選択し、セレクタ２７５の出力を全て「１」とすることにより、γデータ保存回路１３１のシフト動作を行うことによっても可能である。
【００５６】
発明の実施の形態４．
本実施の形態にかかるコントローラ・ドライバ４０の構成を図１１に示す。コントローラ・ドライバ４０は、照度センサ４８の測定信号を入力する端子４９を備えており、照度センサ４８の測定信号に基づいて、制御装置４１がＬＵＴの変更を判断する点が特徴である。制御装置４１は、ＬＵＴの変更を判断すると、ＬＵＴ生成回路１３に対してγデータ選択信号を出力する。なお、γデータ選択信号に基づいてＬＵＴ生成回路１３がＬＵＴを生成し、階調変換回路１４のＬＵＴを変更する動作は、発明の実施の形態１で説明した動作と同一であるため、説明を省略する。
【００５７】
このような構成により、液晶パネル４の周囲の外光の変化に応じて、ＬＵＴの変更を行うことができる。例えば、携帯電話端末等で利用される半透過型の液晶パネルは、バックライトを光源とする場合、太陽光を光源とする場合、蛍光灯を光源とする場合等でガンマ特性が異なるが、本実施の形態にかかるコントローラ・ドライバ４０であれば、このようなガンマ特性の変化に合わせてＬＵＴを変更することが可能である。
【００５８】
なお、照度センサ４８は、液晶パネル４の周囲環境を測定することが目的であるため、液晶パネル４の近くに配置することが望ましい。
【００５９】
また、照度センサ４８に代えて、又は照度センサ４８に加えて、ガンマ特性に影響を与える他の物理量を測定するセンサを備えることとしても良い。
【００６０】
このような構成により、処理装置２が周囲環境に応じてＬＵＴの書き換えを指示するγデータ選択信号を出力する必要がなくなるため、処理装置２の負荷を軽減することができる。
【００６１】
発明の実施の形態５．
本実施の形態にかかるコントローラ・ドライバ５０の構成を図１２に示す。コントローラ・ドライバ５０と発明の実施の形態１で説明したコントローラ・ドライバ１０との異なる点は、ＬＵＴ生成回路５３が階調電圧発生回路５５の出力制御を行う点である。以下、具体的に説明する。
【００６２】
液晶パネル４を駆動する方法として、コントローラ・ドライバ５０が備える階調電圧発生回路５５に液晶パネル４を駆動できる能力を有する増幅器を階調ごとに設け、データ線駆動回路１６が画像データの階調に対応する階調電圧を選択することによりデータ線を駆動する方法が知られている（例えば特許文献３を参照）。
【００６３】
このような構成では、階調変換回路１４において６ビットの画像データを８ビットの画像データに階調変換する場合、階調電圧発生回路５５は、２５６階調分の階調電圧を出力する必要がある。しかしながら、現実に使用される階調電圧はこのうちの一部にすぎない。Ｒ、Ｇ、Ｂの３色の画像データで別々の階調電圧が選択されたとしても、使用されるのは最大６４×３＝１９２階調分である。このため、階調電圧発生回路５５が、使用されない階調電圧についても出力を行う構成である場合は、電力を無駄に消費するという課題がある。
【００６４】
本実施の形態にかかるコントローラ・ドライバ５０においては、ＬＵＴ生成回路１３が、γデータを用いて階調電圧発生回路５５が備える増幅器の出力を制御し、使用されない階調電圧を出力する増幅器の動作を停止する。
【００６５】
図３に示したようにγデータＧ［ｊ］のγデータアドレスは、ガンマ補正後の画像データの階調値に対応している。また、γデータ値は、γデータアドレスに対応する階調値がＬＵＴ値に含まれるか否かを示している。つまり、γデータ値が「１」であるγデータアドレスに対応する階調は、ガンマ補正後の画像データが取り得る階調であり、γデータ値が「０」であるγデータアドレスに対応する階調は、ガンマ補正後の画像データに現れない階調ということになる。
【００６６】
したがって、γデータを階調電圧発生回路１５が備える増幅器の出力制御信号とし、γデータ値が「０」の階調の階調電圧を出力する増幅器を停止することにより、消費電力を削減することができる。
【００６７】
図１３に、階調電圧発生回路５５の構成例を示す。図１３は、２５６階調分の階調電圧を出力する構成である。階調電圧発生回路５５は、高電位基準電圧ＶＤＤと接地電圧間をラダー抵抗５５１よって分圧し、２５６点の階調電圧を生成する。ラダー抵抗５１によって分圧された階調電圧を、増幅器ＯＰ０乃至ＯＰ２５５に入力し、増幅器ＯＰ０乃至ＯＰ２５５の出力電圧が、データ線駆動回路に供給される。
【００６８】
ここで、増幅器ＯＰ０乃至ＯＰ２５５の出力のＯＮ／ＯＦＦを、階調変換回路１４に適用されているＬＵＴに対応するγデータを用いて制御する。図１３では、γデータ保存回路１３１に格納されたγデータを用いて制御する場合を示している。例えば、γデータアドレス０のγデータ値は「１」であるため、階調０に対応する増幅器ＯＰ０の出力はＯＮとなる。一方、γデータアドレス１のγデータ値は「０」であるため、階調１に対応する増幅器ＯＰ１の出力はＯＦＦとなる。これにより、ガンマ補正後の画像データが取りうる６４階調の階調電圧を出力する増幅器のみを動作させ、他の増幅器の出力を停止することができる。なお、図１３では、説明を簡略化するために１つのγデータのみにより増幅器ＯＰ０乃至ＯＰ２５５を制御することとしたが、現実の構成では、Ｒ、Ｇ、Ｂのγデータ値の論理和によって、増幅器を制御することとすれば良い。
【００６９】
Ｒ、Ｇ、Ｂの３つのγデータ値の論理和によって、増幅器を制御する構成例を図１４に示す。図１４は、γデータ保存回路１３１乃至１３３に格納されたＲＧＢに対応する３つのγデータを用いて、増幅器を制御する構成である。ＬＵＴ生成回路５３は、γデータアドレスが同一である３つのγデータ値の論理和を出力するＯＲ回路をγデータ値の数だけ備え、各ＯＲ回路の出力によってＯＰ０乃至ＯＰ２５５の出力を制御する。図のＯＲ回路群５３１が、当該ＯＲ回路に相当するものである。
【００７０】
図１４の例では、γデータアドレス０のγデータ値は全て「１」であるため、ＯＲ回路５３−０の出力は「１」であり、出力階調０に対応する増幅器ＯＰ０の出力はＯＮとなる。一方、γデータアドレス１のγデータ値は全て「０」であるため、ＯＲ回路５３−１の出力は「０」であり、階調１に対応する増幅器ＯＰ１の出力はＯＦＦとなる。また、γデータアドレス２５５では、ＲとＢのγデータ値が「１」であるため、ＯＲ回路５３−０の出力は「１」であり、出力階調２５５に対応する増幅器ＯＰ２５５の出力はＯＮとなる。これにより、ガンマ補正後の画像データが取りうる階調の階調電圧を出力する６４〜１９２個の増幅器のみを動作させ、他の増幅器の出力を停止することができる。
【００７１】
図１３又は図１４に示したような構成により、γデータを用いて階調電圧回路５５が備える増幅器の出力制御を簡単に行うことができる。
【００７２】
なお、上述した発明の実施の形態１乃至５では、コントローラ・ドライバ１０乃至５０にゲート線駆動回路３を含まないものとして説明したが、このような構成は一例である。コントローラ・ドライバ１０乃至５０にゲート線駆動回路３を含んで構成される場合もあり、さらに、電源回路等を含んで構成されることもあるが、このように構成されたコントローラ・ドライバであっても、本発明の作用、効果を達成可能である。
【００７３】
さらに、本発明は、上述した実施の形態１０乃至５０の構成に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。上述の実施の形態では、液晶パネルを駆動するコントローラ・ドライバに本発明を適用した場合について説明した。しかしながら、液晶パネルに画像表示を行う場合に限られるものでない。液晶パネル以外の表示装置に表示する画像のガンマ補正を行うその他の表示制御装置に対しても、本発明を適用することが可能である。
【図面の簡単な説明】
【００７４】
【図１】発明の実施の形態１にかかるコントローラ・ドライバ１０の構成図である。
【図２】ＬＵＴの書き換え方法を示すフローチャートである。
【図３】γデータの一例を示す図である。
【図４】γデータとＬＵＴの対応関係を示す図である。
【図５】ＬＵＴ生成回路の構成例を示す図である。
【図６】ＬＵＴ生成方法を示すフローチャートである。
【図７】発明の実施の形態２にかかるコントローラ・ドライバ１０の構成図である。
【図８】γデータ入力回路の構成例を示す図である。
【図９】発明の実施の形態３にかかるコントローラ・ドライバ１０の構成図である。
【図１０】γデータ入力回路の構成例を示す図である。
【図１１】発明の実施の形態４にかかるコントローラ・ドライバ１０の構成図である。
【図１２】発明の実施の形態５にかかるコントローラ・ドライバ１０の構成図である。
【図１３】階調電圧発生回路の出力制御方法を説明する図である。
【図１４】階調電圧発生回路の出力制御方法を説明する図である。
【図１５】従来の表示制御装置８０の構成図である。
【図１６】ルックアップテーブルの一例を示す図である。
【符号の説明】
【００７５】
２  処理装置
３  ゲート線駆動回路
４  表示部
１０、２０、３０、４０、５０  コントローラ・ドライバ
１１、２１、４１  制御回路
１２  画像データメモリ
１３、５３  ＬＵＴ生成回路
１４、２４  階調変換回路
１５、５５  階調電圧発生回路
１６  データ線駆動回路
１３０  ＬＵＴ出力回路
１３０１  一致回路
１３０２  ６ビットカウンタ
１３０３  ８ビットカウンタ
１３１〜１３ｎ  γデータ保存回路
１３１０  入力セレクタ
１３１１〜１３１ｍ  フリップフロップ回路（ＦＦ）
２７  γデータ入力回路
２７１  ８ビットカウンタ
２７２  一致回路
２７３  ６ビットカウンタ
２７４  ＡＮＤ回路
２７５  セレクタ
４８  センサ
４９  入力端子
５３−０〜５３−２５５  ＯＲ回路
５５１  ラダー抵抗
９１１〜９１ｍ  一致回路
９２１〜９２ｍ  入力セレクタ
ＯＰ０〜ＯＰ２５５  増幅器
【図１】
2006310943.tif 000003
【図２】
2006310943.tif 000004
【図３】
2006310943.tif 000005
【図４】
2006310943.tif 000006
【図５】
2006310943.tif 000007
【図６】
2006310943.tif 000008
【図７】
2006310943.tif 000009
【図８】
2006310943.tif 000010
【図９】
2006310943.tif 000011
【図１０】
2006310943.tif 000012
【図１１】
2006310943.tif 000013
【図１２】
2006310943.tif 000014
【図１３】
2006310943.tif 000015
【図１４】
2006310943.tif 000016
【図１５】
2006310943.tif 000017
【図１６】
2006310943.tif 000018