(57)【要約】【課題】多画素化に進むと信号線の容量が増加し、また水平走査期間が短くなるために、黒レベルとグレーレベルのプリチャージ信号を水平ブランキング期間内に信号線に書き込むことが難しくなる。【解決手段】黒レベルと中間調レベルを水平ブランキング期間内に２ステップで信号線に書き込む２ステッププリチャージにおいて、黒レベルのプリチャージを全水平走査期間に亘って毎回行うのではなく、所定の水平走査期間ごとに間引いて行うことで、その間引き対象の水平走査期間を短くし、その短縮分だけ２ステッププリチャージを行う水平走査期間を長くして、水平ブランキング期間内に確実にプリチャージ信号ＰＳＩＧを書き込めるようにする。【選択図】図４
2006308712.tif 000002
【特許請求の範囲】
【請求項１】
電気光学素子を含む画素が行列状に２次元配置され、当該行列状配置に対して画素列ごとに信号線が配線されてなる画素アレイ部と、
前記画素アレイ部の各画素を行単位で順次選択する垂直駆動手段と、
前記垂直駆動手段による垂直走査によって選択された画素行の各画素に対して前記信号線を介して映像信号を書き込む水平駆動手段と、
前記水平駆動手段による前記映像信号の書き込みに先立って、前記映像信号の最大振幅レベルと中間調レベルのプリチャージ信号を２ステップで前記信号線に書き込むプリチャージ手段とを備え、
前記プリチャージ手段は、前記最大振幅レベルの書き込みを所定の水平走査期間ごとに間引きつつ、前記中間調レベルの書き込みを全水平走査期間に亘って毎回行う
ことを特徴とする表示装置。
【請求項２】
前記プリチャージ手段は、前記最大振幅レベルの書き込みを一定の周期で間引く
ことを特徴とする請求項１記載の表示装置。
【請求項３】
電気光学素子を含む画素が行列状に２次元配置され、当該行列状配置に対して画素列ごとに信号線が配線されてなる画素アレイ部を具備する表示装置において、
前記画素アレイ部の各画素を行単位で順次選択しつつ、選択した画素行の各画素に対して前記信号線を介して映像信号を書き込むのに先立って、前記映像信号の最大振幅レベルと中間調レベルのプリチャージ信号を２ステップで前記信号線に書き込むプリチャージ方法であって、
前記最大振幅レベルの書き込みを所定の水平走査期間ごとに間引きつつ、前記中間調レベルの書き込みを全水平走査期間に亘って毎回行う
ことを特徴とする表示装置のプリチャージ方法。
【請求項４】
電気光学素子を含む画素が行列状に２次元配置され、当該行列状配置に対して画素列ごとに信号線が配線されてなる画素アレイ部と、
前記画素アレイ部の各画素を行単位で順次選択する垂直駆動手段と、
前記垂直駆動手段による垂直走査によって選択された画素行の各画素に対して前記信号線を介して映像信号を書き込む水平駆動手段と、
前記水平駆動手段による前記映像信号の書き込みに先立って、前記映像信号の最大振幅レベルと中間調レベルのプリチャージ信号を２ステップで前記信号線に書き込むプリチャージ手段とを備え、
前記プリチャージ手段は、前記最大振幅レベルの書き込みを所定の信号線ごとに間引きつつ、前記中間調レベルの書き込みを全信号線に対して行う
ことを特徴とする表示装置。
【請求項５】
前記プリチャージ手段は、ある水平走査期間で奇数列の信号線に対して前記最大振幅レベルと前記中間調レベルの書き込みを行い、偶数列の信号線に対して前記中間調レベルのみの書き込みを行い、次の水平走査期間で奇数列の信号線に対して前記中間調レベルのみの書き込みを行い、偶数列の信号線に対して前記最大振幅レベルと前記中間調レベルの書き込みを行う
ことを特徴とする請求項４記載の表示装置。
【請求項６】
電気光学素子を含む画素が行列状に２次元配置され、当該行列状配置に対して画素列ごとに信号線が配線されてなる画素アレイ部を具備する表示装置において、
前記画素アレイ部の各画素を行単位で順次選択しつつ、選択した画素行の各画素に対して前記信号線を介して映像信号を書き込むのに先立って、前記映像信号の最大振幅レベルと中間調レベルのプリチャージ信号を２ステップで前記信号線に書き込むプリチャージ方法であって、
前記最大振幅レベルの書き込みを所定の信号線ごとに間引きつつ、前記中間調レベルの書き込みを全信号線に対して行う
ことを特徴とする表示装置のプリチャージ方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置および表示装置のプリチャージ方法に関し、特に液晶セルやＥＬ(electro luminescence)素子などの電気光学素子を含む画素が行列状に２次元配置されてなる平面型（フラットパネル型）表示装置および当該表示装置のプリチャージ方法に関する。
【背景技術】
【０００２】
平面型表示装置、例えば電気光学素子として液晶セルを用いた液晶表示装置は、液晶セルを含む画素が行列状に２次元配置され、この行列状の画素配列に対して画素行ごとに走査線が、画素列ごとに信号線それぞれ配線されてなる画素アレイ部と、この画素アレイ部の各画素を行単位で選択する垂直駆動回路と、この垂直駆動回路によって選択された行の各画素に信号線を介して映像信号を書き込む水平駆動回路とを具備し、駆動方式として例えばアクティブマトリクス方式を採る構成となっている。
【０００３】
このアクティブマトリクス型液晶表示装置では、一般的に、画素の各々に書き込む映像信号の極性を１Ｈ（Ｈは水平走査期間）ごとに反転させ、これをさらにフィールドごとに反転させる、いわゆる１Ｈ反転駆動法が採られている。この１Ｈ反転駆動法の場合、信号線への映像信号の書き込みによる充放電電流が大きいと、信号線の電位が揺れるために、その電位の揺れが表示画面上に縦スジとして見えてしまい、ユニフォーミティ（画面均一性）を悪化させる一因となる。
【０００４】
この映像信号の書き込みによる充放電電流をできるだけ抑えて、ユニフォーミティの改善を図るために、映像信号の信号線への書き込みに先立って、中間調レベル、例えばグレーレベルのプリチャージ信号を水平ブランキング期間にあらかじめ信号線に書き込むプリチャージ方式が採られている。
【０００５】
一方、プリチャージ信号レベルを中間調レベルに設定すると、次のような問題が発生する。液晶表示装置では、画素トランジスタとしてＴＦＴ(Thin Film Transistor；薄膜トランジスタ)が一般的に用いられている。そして、ａ−Ｓｉ（アモルファス−シリコン）ＴＦＴでは、ａ−Ｓｉが感度の高い光電変換であるために、光照射によってＴＦＴのソース−ドレイン間にリーク電流が流れる（いわゆる、光リーク）。特に、プロジェクション用の液晶ライトバルブとして用いた場合には、強力な光が入射するために光リーク量が比較的大きい。
【０００６】
このような状況下で、プリチャージ信号レベルを中間調レベル、例えばグレーレベルに設定すると、ノーマリホワイトの液晶表示装置において、例えば黒のウィンドウパターンを表示した際に、当該ウィンドウパターンの表示領域の信号線電位とそれ以外のグレー領域の信号線電位が異なることで、両領域における画素トランジスタのソース−ドレイン間電位が異なるために、両領域における光リーク量も異なる。このことに起因して、ウィンドウパターンの黒の情報が画素トランジスタを通して信号線に漏れるために、縦方向（垂直方向）のクロストーク（以下、「縦クロストーク」と記述する）が発生し、画品位を損なうことになる。
【０００７】
この縦クロストークを低減するためには、プリチャージ信号レベルを黒レベルに設定すれば良い。何故ならば、プリチャージ信号として黒レベルをあらかじめ信号線に書き込むことで、画素トランジスタのソース−ドレイン間電位を全画素領域で一定にすることができるために、光リーク量も全画素領域で均一になり、例えば黒のウィンドウパターンを表示した際の縦クロストークを低減できるのである。
【０００８】
この縦クロストークの低減機能と、先述した縦スジの低減機能の両機能を共に実現し、画質の向上を図るために、従来のプリチャージ方式を採るアクティブマトリクス型表示装置では、黒レベルとグレーレベルの双方を水平ブランキング期間に２ステップで信号線にプリチャージする２ステッププリチャージ方式が採られていた（例えば、特許文献１，２参照）。
【０００９】
【特許文献１】特開平１０−１４３１１３号公報
【特許文献２】特開２０００−２６７０６７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、近年、デジタルテレビ放送の普及に伴い、表示装置の多画素化がますます進むと予想される。多画素化が進むと、それに伴って信号線の長さが長くなるために信号線の容量が増加し、また書き込む情報量が増えるために水平走査期間が短くなり、それに伴って水平ブランキング期間も短くなる。高フレームレート化に対応する場合にも同様のことが言える。
【００１１】
このように、信号線の容量が大きなり、また水平走査期間が短くなると、プリチャージで信号線に所定の電位を書き込むのにある程度の時間が必要であることから、黒レベルとグレーレベルのプリチャージ信号を水平ブランキング期間内に信号線に書き込むことが難しくなってくる。そして、プリチャージ信号の書き込み不足によって画質不良を起こす懸念がある。
【００１２】
そこで、本発明は、多画素化や高フレームレート化に伴って信号線の容量が増えたり、水平走査期間が短くなったりしたとしても、２ステッププリチャージによって高画質・高画品位の表示画像を得ることが可能な表示装置および表示装置のプリチャージ方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明は、電気光学素子を含む画素が行列状に２次元配置され、当該行列状配置に対して画素列ごとに信号線が配線されてなる画素アレイ部を具備する表示装置において、前記画素アレイ部の各画素を行単位で順次選択しつつ、選択した画素行の各画素に対して前記信号線を介して映像信号を書き込むのに先立って、前記映像信号の最大振幅レベルと中間調レベルのプリチャージ信号を２ステップで前記信号線に書き込む際に、前記最大振幅レベルの書き込みを所定の水平走査期間ごとに間引きつつ、前記中間調レベルの書き込みを全水平走査期間に亘って毎回行う、または前記最大振幅レベルの書き込みを所定の信号線ごとに間引きつつ、前記中間調レベルの書き込みを全信号線に対して行う構成を採っている。
【００１４】
映像信号の最大振幅レベルと中間調レベルのプリチャージ信号を２ステップで信号線に書き込む２ステッププリチャージにおいて、最大振幅レベルのプリチャージを全水平走査期間に亘って毎回行うのではなく、所定の水平走査期間ごとに間引いて行うことで、その間引き対象の水平走査期間を短くすることができるために、その短縮分だけ２ステッププリチャージを行う水平走査期間を長く設定できる。
【００１５】
あるいは、２ステッププリチャージにおいて、最大振幅レベルのプリチャージを全信号線に対して行うのではなく、所定の信号線ごとに間引いて行う、例えば最大振幅レベルのプリチャージを行う信号線を１本おきに間引くことで、最大振幅レベルのプリチャージを行う信号線の本数が半分になる。これにより、信号線の容量、即ち信号線を駆動するバッファ部の負荷容量も半分になり、最大振幅レベルを信号線に書き込むのに要する時間を半分に短縮できるために、その短縮分だけ２ステッププリチャージを行う水平走査期間を長く設定できる。
【発明の効果】
【００１６】
本発明によれば、２ステッププリチャージを行う水平走査期間を長く設定できることにより、多画素化や高フレームレート化に伴って信号線の容量が大きなり、また水平走査期間が短くなったとしても、水平ブランキング期間内にプリチャージ信号を確実に書き込めるようになるために、プリチャージ信号の書き込み不足による画質不良を起こすことがなく、高画質・高画品位の表示画像を得ることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１８】
［第１実施形態］
図１は、本発明の第１実施形態に係る表示装置の全体構成の概略を示すシステム構成図である。ここでは、一例として、画素の電気光学素子として液晶セルを用いたアクティブマトリクス型液晶表示装置を例に挙げて説明するものとする。
【００１９】
図１に示すように、本実施形態に係るアクティブマトリクス型液晶表示装置１０は、画素アレイ部１１に加えて、当該画素アレイ部１１の各画素を駆動する周辺回路、例えば垂直駆動回路１２、水平駆動回路１３およびプリチャージ回路１４を具備し、これら周辺回路が画素アレイ部１１と同一の基板（以下、「液晶パネル」と記述する）１５上に形成された構成となっており、当該液晶パネル１５の外部に設けられた映像信号アナログバッファ部１６からＮ系統の映像信号ＳＩＧ＃１〜ＳＩＧ＃Ｎが、プリチャージバッファ部１７からプリチャージ信号ＰＳＩＧが、制御回路部１８から各種の制御パルスがそれぞれ入力されるようになっている。
【００２０】
画素アレイ部１１は、電気光学素子である液晶セルを含む画素２０が、透明絶縁基板、例えば第１のガラス基板（図示せず）上に行列状（ｍ行、ｎ列）に２次元配置され、この行列状の画素配置に対して画素行ごとに走査線２５−１〜２５−ｍが配線され、画素列ごとに信号線２６−１〜２６−ｎが配線された構成となっている。第１のガラス基板に対して、第２のガラス基板が所定の間隙を持って対向配置され、これら２枚のガラス基板間の間隙に液晶材料が封止されることによって上記液晶パネル１５が構成されている。
【００２１】
（画素回路）
図２は、画素（画素回路）２０の回路構成の一例を示す回路図である。図２から明らかなように、画素２０は、画素トランジスタ、例えばＴＦＴ(Thin Film Transistor;薄膜トランジスタ)２１と、このＴＦＴ２１のドレイン電極に画素電極が接続された液晶セル２２と、ＴＦＴ２１のドレイン電極に一方の電極が接続された保持容量２３とを有する構成となっている。ここで、液晶セル２２は、画素電極とこれに対向して形成される対向電極との間に発生する液晶容量を意味する。
【００２２】
ＴＦＴ２１は、ゲート電極が走査線２５（２５−１〜２５−ｍ）に接続され、ソース電極が信号線２６（２６−１〜２６−ｎ）に接続されている。また、例えば、液晶セル２２の対向電極と保持容量２３の他方の電極がコモン線２４に対して各画素共通に接続されている。そして、液晶セル２２の対向電極には、コモン線２４を介してコモン電圧（対向電極電圧）ＶＣＯＭが各画素共通に与えられる。
【００２３】
図３に、上記構成の画素２０におけるＴＦＴ２１と保持容量２３のレイアウトの一例を示す。図３において、ＴＦＴ２１は、ゲート電極３１が上述したように走査線２５（２５−１〜２５−ｍ）に接続され、ソース電極３２がコンタクト部３３にて信号線２６（２６−１〜２６−ｎ）とコンタクトがとられている。
【００２４】
ＴＦＴ２１のドレイン電極３４は１層目のポリシリコンによって形成され、画素電極として保持容量２３の一方の電極と共通化されている。そして、この１層目のポリシリコンに対向して２層目のポリシリコンが、ＴＦＴ２１のゲート絶縁膜（誘電体）を介して保持容量２３の他方の電極３５として配置されることで、当該電極３５と画素電極との対向領域間に保持容量２３を形成している。１層目のポリシリコン（画素電極）は、コンタクト部３６にてＩＴＯ等の透明導電膜（図示せず）とコンタクトがとられている。
【００２５】
図１に説明を戻す。垂直駆動回路１２は、画素アレイ部１１の例えば左側に配置されている。なお、ここでは、画素アレイ部１１の左側に垂直駆動回路１２を配置する構成を例に挙げて示したが、画素アレイ部１１の右側側に、あるいは画素アレイ部１１の左右両側に垂直駆動回路１２を配置する構成を採ることも可能である。垂直駆動回路１２は、シフトレジスタやバッファ回路等によって構成され、制御回路部１８から供給される制御パルス（図示せず）に同期して垂直走査パルスを順に出力し、画素アレイ部１１の走査線２５−１〜２５−ｍに与えることによって画素２０を行単位で順次選択する。
【００２６】
ここで、本実施形態に係るアクティブマトリクス型液晶表示装置１０では、液晶パネル１５上の信号線２６−１〜２６−ｎを駆動する水平駆動回路１３の駆動方式として、信号線２６−１〜２６−ｎをアナログバッファ部１６の１系統の出力に対して例えば互いに隣り合うｘ本ずつ（ｘは２以上の整数）を組（単位）にして割り当て、このｘ本の信号線をｘ時分割にて順次選択する一方、その選択した信号線に対してアナログバッファ部１６の各出力毎に時系列で出力される映像信号を時分割で振り分けて供給することによって各信号線を駆動する、いわゆるセレクタ駆動方式（時分割駆動方式）を採用している。ここでは、一例として、ｘ＝４、即ち４時分割駆動としている。
【００２７】
４時分割駆動を行う水平駆動回路１３には、液晶パネル１５の外部に設けられたアナログバッファ部１６から、ｎ本の信号線２６−１〜２６−ｎに対してＮ（＝ｎ／４）系統の映像信号ＳＩＧ＃１〜ＳＩＧ＃Ｎが入力される。このＮ系統の映像信号ＳＩＧ＃１〜ＳＩＧ＃Ｎは、組となる４本の信号線分の信号が１Ｈ（Ｈは水平走査期間）毎に時系列で並んだ時系列信号として入力される。
【００２８】
水平駆動回路１３は、Ｎ系統の映像信号ＳＩＧ＃１〜ＳＩＧ＃Ｎに対応して設けられたＮ本の信号伝送線１３１−１〜１３１−ＮおよびＮ個のスイッチ回路１３２−１〜１３２−Ｎと、４時分割駆動に対応して設けられた４本のスイッチ制御線１３３−１〜１３３−４および４個のバッファ１３４−１〜１３４−４を有する構成となっている。
【００２９】
この水平駆動回路１３において、Ｎ本の信号伝送線１３１−１〜１３１−Ｎは、Ｎ系統の映像信号ＳＩＧ＃１〜ＳＩＧ＃ＮをＮ個のスイッチ回路１３２−１〜１３２−Ｎにそれぞれ伝送する。水平駆動回路１３にはさらに、液晶パネル１５の外部に設けられた制御回路部１８から４つのスイッチドライブパルスＨＳＷ１〜ＨＳＷ４が入力される。この４つのスイッチドライブパルスＨＳＷ１〜ＨＳＷ４は、４個のバッファ１３４−１〜１３４−４を介して４本のスイッチ制御線１３３−１〜１３３−４にそれぞれ与えられる。
【００３０】
スイッチ回路１３２−１は、４時分割に対応した４個の水平スイッチＨＳ１，ＨＳ２，ＨＳ３，ＨＳ４からなり、これら水平スイッチＨＳ１，ＨＳ２，ＨＳ３，ＨＳ４の各一端が信号伝送線１３１−１に共通に接続され、各他端が信号線２６−１，２６−２，２６−３，２６−４にそれぞれ接続された構成となっている。スイッチ回路１３２−２〜１３２−Ｎも、スイッチ回路１３２−１と同様の構成となっている。
【００３１】
これらＮ個のスイッチ回路１３２−１〜１３２−Ｎの各水平スイッチとしては、ＮチャネルＭＯＳトランジスタからなるＮＭＯＳスイッチ、ＰチャネルＭＯＳトランジスタからなるＰＭＯＳスイッチ、あるいはＮチャネルＭＯＳトランジスタとＰチャネルＭＯＳトランジスタとが並列接続されてなるトランスファスイッチなどのスイッチ素子を用いることができる。
【００３２】
Ｎ個のスイッチ回路１３２−１〜１３２−Ｎは、液晶パネル１６の外部から入力され、バッファ１３４−１〜１３４−４を介してスイッチ制御線１３３−１〜１３３−４に与えられるスイッチドライブパルスＨＳＷ１，ＨＳＷ２，ＨＳＷ３，ＨＳＷ４に同期して、組となる４本の信号線を時分割にて順次選択し、その選択した信号線に対して映像信号ＳＩＧ＃１〜ＳＩＧ＃Ｎの各々を時分割で振り分けて供給する。
【００３３】
プリチャージ回路１４には、液晶パネル１５の外部に設けられたプリチャージバッファ部１７からプリチャージ信号ＰＳＩＧが、制御回路部１８からスイッチドライブパルスＰＳＷがそれぞれ入力される。プリチャージ信号ＰＳＩＧは、２ステッププリチャージ方式に対応して、信号レベルとして、映像信号の最大振幅レベル、例えばノーマリホワイトでは黒レベル（ノーマリブラックでは白レベル）と、中間調レベル、例えばグレーレベルを持っている。
【００３４】
プリチャージ回路１４は、プリチャージ線１４１、バッファ１４２、スイッチ制御線１４３およびスイッチ回路１４４を有する構成となっている。液晶パネル１５内に入力されたプリチャージ信号ＰＳＩＧは、プリチャージ線１４１によってプリチャージ回路１４へ伝送される。スイッチドライブパルスＰＳＷは、バッファ１４２を介してスイッチ制御線１４３に与えられる。
【００３５】
スイッチ回路１４４は、信号線２６−１〜２６−ｎの各々とプリチャージ線１４１との間に接続されたｎ個のプリチャージスイッチＰＳ１〜ＰＳｎによって構成されている。これらプリチャージスイッチＰＳ１〜ＰＳｎとしては、ＮチャネルＭＯＳトランジスタからなるＮＭＯＳスイッチ、ＰチャネルＭＯＳトランジスタからなるＰＭＯＳスイッチ、あるいはＮチャネルＭＯＳトランジスタとＰチャネルＭＯＳトランジスタとが並列接続されてなるトランスファスイッチなどのスイッチ素子を用いることができる。
【００３６】
プリチャージスイッチＰＳ１〜ＰＳｎは、水平駆動回路１３によって信号線２６−１〜２６−ｎの各々に映像信号が書き込まれるのに先立って、制御回路部１８から１Ｈごとにバッファ１４２を介してスイッチ制御線１４３に与えられるスイッチドライブパルスＰＳＷに応答して一斉にオン状態になることにより、プリチャージバッファ部１７からプリチャージ線１４１によって伝送されるプリチャージ信号ＰＳＩＧを一括して信号線２６−１〜２６−ｎの各々に書き込む。
【００３７】
ここで、ノーマリホワイトの場合を例に挙げて説明すると、プリチャージ信号ＰＳＩＧは、上述したように、映像信号の最大振幅レベルである黒レベルと中間調レベル（例えば、グレーレベル）を持っている。すなわち、プリチャージ方式として、黒レベルと中間調レベルを水平ブランキング期間に信号線線２６−１〜２６−ｎにプリチャージする２ステッププリチャージ方式が採られている。なお、実際には、黒レベルは、映像信号の最大振幅レベルよりも若干高めに設定される。
【００３８】
アクティブマトリクス型液晶表示装置において、２ステッププリチャージ方式を採用することで、先述したように、中間調レベルのプリチャージによって縦スジを低減し、ユニフォーミティ改善による画質向上を図ることができるとともに、黒レベルのプリチャージによって縦クロストークを低減し、画品位の向上を図ることができる。
【００３９】
ところで、画素トランジスタとしてＴＦＴ２１を用いたアクティブマトリクス型液晶表示装置では、光感度を下げるためにＴＦＴ２１のより薄膜化を図る傾向にある。図３の説明で述べたように、ＴＦＴ２１のドレイン電極３４が１層目のポリシリコンによって形成され、画素電極として保持容量２３の一方の電極と共通化されていることで、ＴＦＴ２１の薄膜化を図ると、保持容量２３の一方の電極も薄膜化され、当該電極の抵抗が大きくなるために、保持容量２３に対する充放電経路の時定数が大きくなる。
【００４０】
このように、上記時定数が大きくなるが大きくなると、保持容量２３に保持されている電荷が光リークによって放電するのに時間がかかることになる。このことは、黒レベルをプリチャージした際に、当該黒レベルに対応した電荷を保持容量２３に、上記時定数で決まる期間に亘って保持できることを意味する。この点に着目し、本実施形態では、黒レベルのプリチャージを全水平走査期間に亘って毎回行うのではなく、所定の水平走査期間ごとに間引いて行うことを特徴としている。
【００４１】
図４は、本実施形態に係るアクティブマトリクス型液晶表示装置の各部の信号波形を示すタイミングチャートである。ここでは、図面の簡略化のために、４Ｈを単位として、２Ｈ目と３Ｈ目の２Ｈ期間において黒レベルのプリチャージを間引く場合を例として示している。図４において、ｓｉｇ＃１〜ｓｉｇ＃４は、信号線２６−１〜２６−４に書き込まれた信号波形を示している。
【００４２】
図４から明らかなように、本例では、画素２０に書き込む映像信号ＳＩＧ＃１，…の極性が１水平走査期間（１Ｈ）ごとに反転する１Ｈ反転駆動法を採っている。また、１Ｈ目と４Ｈ目で黒レベルのプリチャージと中間調レベルのプリチャージの２ステッププリチャージを行うのに対して、２Ｈ目と３Ｈ目では黒レベルのプリチャージを間引き、中間調レベルのプリチャージのみを行う１ステッププリチャージとする。これに対応して、プリチャージ信号ＰＳＩＧは、１Ｈ目と４Ｈ目で黒レベルと中間調レベルを持ち、２Ｈ目と３Ｈ目で中間調レベルのみを持つ。
【００４３】
２Ｈ目と３Ｈ目で黒レベルのプリチャージを間引くことで、黒レベルのプリチャージ時間分だけ２Ｈ目と３Ｈ目の水平走査期間が短くなる。この２Ｈ目と３Ｈ目の水平走査期間を短縮できた分を１Ｈ目と４Ｈ目の水平走査期間に振り分け、当該水平走査期間を２Ｈ目と３Ｈ目のそれよりも長く設定することで、１Ｈ目と４Ｈ目で２ステッププリチャージを行うための時間を確保することができる。
【００４４】
具体的には、ＱＸＧＡの例では、通常水平走査期間が１０μｓであるが、黒レベルのプリチャージを間引いた水平走査期間を９．５μｓ、間引かない水平走査期間を１０．５μｓとし、黒レベルのプリチャージ時間を１．０μｓ、中間調レベルのプリチャージ時間と走査線２５−１〜２５−ｍの立下がり＋立ち上がり時間を合わせた時間を１．５μｓとすることで、１Ｈ〜４Ｈの全てにおいて有効映像信号期間を８．０μｓにしつつ、１Ｈ目と４Ｈ目の２ステッププリチャージ時間として２．５μｓを確保することができる。
【００４５】
このように、黒レベルのプリチャージを全水平走査期間に亘って毎回行うのではなく、所定の水平走査期間ごとに間引いて行うことで、その間引き対象の水平走査期間を短くすることができるため、その短縮分だけ２ステッププリチャージを行う水平走査期間を長くすることができる。これにより、多画素化や高フレームレート化に伴って信号線２６−１〜２６−ｍの容量が大きなり、また水平走査期間が短くなったとしても、水平ブランキング期間内に確実にプリチャージ信号ＰＳＩＧを書き込めるようになるために、プリチャージ信号ＰＳＩＧの書き込み不足による画質不良を起こすことがない。
【００４６】
また、ＱＸＧＡの例では、有効映像信号期間を８．０μｓに設定できることで、４本の信号線を単位として時分割駆動を行う場合、１信号線当たりの映像信号の書き込み時間が２．０μｓとなり、全水平走査期間に亘って映像信号の書き込み時間を十分に確保することができるために、良好な表示画像を得ることができる。
【００４７】
しかも、全水平走査期間に亘って毎回黒レベルを書き込まなくても、先述したように、ある水平走査期間で書き込んだ黒レベルを保持容量２３の時定数で決まる期間に亘って保持できるため、当該期間内の一定周期で黒レベルをプリチャージすることで、縦クロストークの低減効果を損なうこともない。
【００４８】
因みに、黒レベルのプリチャージの間引きを行わず、全水平走査期間に亘って毎回２ステッププリチャージを行う場合を考えると、有効映像信号期間が７．５μｓになり、４本の信号線を単位として時分割駆動を行う場合、１信号線当たりの書き込み時間が１．８７５μｓとなるために、プリチャージ信号ＰＳＩＧの書き込み不足による画質不良を起こす懸念がある。
【００４９】
本例では、２水平走査期間に１回黒レベルのプリチャージを間引く（間引き率５０％）としたが、これは一例に過ぎず、これに限定されるものではない。この間引き率は、保持容量２３の時定数に応じて決まることになる。
【００５０】
［第２実施形態］
図５は、本発明の第２実施形態に係るアクティブマトリクス型液晶表示装置の全体構成の概略を示すシステム構成図であり、図中、図１と同等部分には同一符号を付して示している。
【００５１】
第１実施形態に係るアクティブマトリクス型液晶表示装置においては、黒レベルのプリチャージをある水平走査期間ごとに間引いて行うようにしていたのに対して、本実施形態に係るアクティブマトリクス型液晶表示装置においては、黒レベルのプリチャージを全信号線２６−１〜２６−ｍに対して行うのではなく、所定の信号線ごとに間引いて行うことを特徴としている。一例として、黒レベルのプリチャージを行う信号線を１本おきに間引くようにする。
【００５２】
具体的には、ある水平走査期間では、奇数列の信号線２６−１，２６−３，…には黒レベルと中間調レベルの２ステッププリチャージを行い、偶数列の信号線２６−２．２６−４，…には黒レベルのプリチャージを間引き、中間調レベルのみの１ステッププリチャージを行い、次の水平走査期間では、奇数列の信号線２６−１，２６−３，…には黒レベルのプリチャージを間引き、中間調レベルのみの１ステッププリチャージを行い、偶数列の信号線２６−２．２６−４，…には黒レベルと中間調レベルの２ステッププリチャージを行う、という具合に水平走査期間ごとに偶数列／奇数列の信号線に対して黒レベルのプリチャージを間引くようにする。
【００５３】
これを実現するために、本実施形態に係るアクティブマトリクス型液晶表示装置では、制御回路１８からプリチャージ回路１４′に対して２系統のスイッチドライブパルスＰＳＷ１，ＰＳＷ２を供給するようにしている。
【００５４】
スイッチドライブパルスＰＳＷ１は、ある水平走査期間では黒レベルと中間調レベルの２ステッププリチャージに対応し、次の水平走査期間では中間調レベルのみの１ステッププリチャージに対応し、以降その繰り返しとなるパルス信号である。スイッチドライブパルスＰＳＷ２は、スイッチドライブパルスＰＳＷ１と逆、即ちある水平走査期間では１ステッププリチャージに対応し、次の水平走査期間では２ステッププリチャージに対応し、以降その繰り返しとなるパルス信号である。
【００５５】
また、プリチャージ回路１４′は、ｎ個のプリチャージスイッチＰＳ１〜ＰＳｎからなるスイッチ回路１４４に加えて、２系統のスイッチドライブパルスＰＳＷ１，ＰＳＷ２に対応して２つのバッファ１４２−１，１４２−２と、２本のスイッチ制御線１４３−１，１４３−２を有する構成となっている。
【００５６】
このプリチャージ回路１４′において、バッファ１４２−１を経たスイッチドライブパルスＰＳＷ１は、スイッチ制御線１４３−１を介して奇数列のプリチャージスイッチＰＳ１，ＰＳ３，…に与えられ、バッファ１４２−２を経たスイッチドライブパルスＰＳＷ２は、スイッチ制御線１４３−２を介して偶数列のプリチャージスイッチＰＳ２，ＰＳ４，…に与えられることになる。
【００５７】
これにより、図６のタイミングチャートに示すように、ある水平走査期間（１Ｈ）で先ずスイッチドライブパルスＰＳＷ１が高レベルになり、奇数列のプリチャージスイッチＰＳ１，ＰＳ３，…がオンすることで、奇数列の信号線２６−１，２６−３，…に対して黒レベルのプリチャージが行われ、続いて中間調レベル（例えば、グレーレベル）のプリチャージが行われる。
【００５８】
奇数列の信号線２６−１，２６−３，…に対する中間調レベルのプリチャージと同じタイミングでスイッチドライブパルスＰＳＷ２が高レベルになり、偶数列のプリチャージスイッチＰＳ２，ＰＳ４，…がオンすることで、偶数列の信号線２６−２，２６−４，…に対して中間調レベルのプリチャージが行われる。
【００５９】
次の水平走査期間では、先ずスイッチドライブパルスＰＳＷ２が高レベルになり、偶数列のプリチャージスイッチＰＳ２，ＰＳ４，…がオンすることで、偶数列の信号線２６−２，２６−４，…に対して黒レベルのプリチャージが行われ、続いて中間調レベルのプリチャージが行われる。
【００６０】
そして、偶数列の信号線２６−２，２６−４，…に中間調レベルのプリチャージと同じタイミングでスイッチドライブパルスＰＳＷ１が高レベルになり、奇数列のプリチャージスイッチＰＳ１，ＰＳ３，…がオンすることで、奇数列の信号線２６−１，２６−３，…に対して中間調レベルのプリチャージが行われる。以降、上述したプリチャージ動作の繰返しとなる。
【００６１】
このように、黒レベルのプリチャージを全信号線２６−１〜２６−ｍに対して行うのではなく、所定の信号線ごとに間引いて行う、例えば黒レベルのプリチャージを行う信号線を１本おきに間引くことにより、黒レベルのプリチャージを行う信号線の本数が半分になるため、信号線の容量、即ちプリチャージバッファ部１７の負荷容量も半分になる。
【００６２】
プリチャージバッファ部１７の負荷容量が半分になると、黒レベルを信号線に書き込むのに要する時間、即ち黒レベルのプリチャージ時間を半分に短縮できるため、その短縮分だけ２ステッププリチャージを行う水平走査期間を長くすることができる。これにより、多画素化や高フレームレート化に伴って信号線２６−１〜２６−ｍの容量が大きなり、また水平走査期間が短くなったとしても、水平ブランキング期間内に確実にプリチャージ信号ＰＳＩＧを書き込めるようになり、プリチャージ信号ＰＳＩＧの書き込み不足による画質不良を起こすことがない。
【００６３】
黒レベルのプリチャージに続いて行う中間調レベルのプリチャージでは、全ての信号線２６−１〜２６−ｎに対してプリチャージを行うことで、電荷再配分の効果が期待できために、中間調レベルを信号線に書き込むのに要する時間、即ち中間調レベルのプリチャージ時間が増加することはない。
【００６４】
また、第１実施形態の黒レベルのプリチャージをある水平走査期間ごとに間引いて行う技術と、第２実施形態の黒レベルのプリチャージをある信号線ごとに間引いて行う技術とを組み合わせて用いることも可能であり、この組み合わせにより、多画素化に伴って信号線２６−１〜２６−ｍの容量が大きなり、また水平走査期間が短くなったとしても、水平ブランキング期間内により確実にプリチャージ信号ＰＳＩＧを書き込めるようになる。
【００６５】
以上説明した第１，第２実施形態に係る２ステッププリチャージ方式を採るアクティブマトリクス型液晶表示装置は、画素トランジスタの光リークに対してその効果を強く発揮できるために、強力な光が入射するために光リーク量が比較的大きいとされるプロジェクション用の液晶ライトバルブとして用いて好適なものとなる。
【００６６】
なお、上記各実施形態では、プリチャージをライン単位（行単位）で一括して行う一括プリチャージ方式に適用した場合を例に挙げて説明したが、この適用例に限られるものではなく、選択行の各画素に対して水平走査に同期して順に行う点順次プリチャージ方式にも同様に適用可能である。  点順次プリチャージ方式は、多画素化に伴ってサンプリングレートが高速化し、水平ブランキング期間が短くなったとしても、一括プリチャージ方式に比べて対応が容易であるという利点がある。
【００６７】
また、上記各実施形態では、画素に書き込む映像信号の極性が１水平走査期間ごとに反転する１Ｈ反転駆動法を採る場合を例に挙げて説明したが、必ずしも１Ｈ反転駆動法に限定されるものではなく、１垂直走査期間（１フィールド）ごとに映像信号の極性が反転する１Ｆ反転駆動法を採る場合にも同様に適用可能である。
【００６８】
また、上記各実施形態では、黒レベルのプリチャージについては、正極性と負極性が交互に反転するようにしているが、必ずしもこれに限定されるものではなく、映像信号の極性によらず、片極性のみ黒レベルのプリチャージを挿入する場合にも適用可能である。
【００６９】
また、上記各実施形態では、水平駆動回路１３の駆動方式として、セレクタ駆動（時分割駆動）方式を採る場合を例に挙げて説明したが、この駆動方式に限定されるものではなく、隣り合う複数の信号線をブロック（単位）として当該ブロックごとに順に映像信号を書き込むブロック順次駆動方式、行単位で一括して映像信号を書き込む線順次駆動方式、あるいは選択行の各画素に順に映像信号を書き込む点順次駆動方式等、各種の駆動方式にも同様に適用可能である。
【００７０】
また、上記各実施形態では、プリチャージ用のスイッチ回路１４４を画素アレイ部１１に関して水平駆動回路１３と反対側に配置し、当該反対側からプリチャージを行うとしたが、映像信号を書き込むスイッチ回路１３２−１〜１３２−Ｎを兼用してプリチャージを行う構成を採ることも可能であり、また黒レベルのプリチャージをスイッチ回路１４４によって行い、中間調レベルのプリチャージをスイッチ回路１３２−１〜１３２−Ｎによって行うようにすることも可能である。
【００７１】
また、上記各実施形態では、画素の電気光学素子として液晶セルを用いた液晶表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、画素の電気光学素子として例えばＥＬ素子を用いたＥＬ表示装置など、電気光学素子を含む画素が行列状に２次元配置されてなり、２ステッププリチャージ方式を採る平面型表示装置全般に適用可能である。
【図面の簡単な説明】
【００７２】
【図１】本発明の第１実施形態に係るアクティブマトリクス型液晶表示装置の全体構成の概略を示すシステム構成図である。
【図２】画素の回路構成の一例を示す回路図である。
【図３】画素におけるＴＦＴと保持容量のレイアウトの一例を示す平面パターン図である。
【図４】第１実施形態に係るアクティブマトリクス型液晶表示装置における各部の信号波形を示すタイミングチャートである。
【図５】本発明の第２実施形態に係るアクティブマトリクス型液晶表示装置の全体構成の概略を示すシステム構成図である。
【図６】第２実施形態に係るアクティブマトリクス型液晶表示装置における各部の信号波形を示すタイミングチャートである。
【符号の説明】
【００７３】
１０…アクティブマトリクス型液晶表示装置、１１…画素アレイ部、１２…垂直駆動回路、１３…水平駆動回路、１４，１４′…プリチャージ回路、１５…液晶パネル、１６…映像信号アナログバッファ部、１７…プリチャージバッファ部、１８…制御回路部、２０…画素、２１…ＴＦＴ(薄膜トランジスタ)、２２…液晶セル、２３…保持容量、２５（２５−１〜２５−ｍ）…走査線、２６（２６−１〜２６−ｎ）…信号線
【図１】
2006308712.tif 000003
【図２】
2006308712.tif 000004
【図３】
2006308712.tif 000005
【図４】
2006308712.tif 000006
【図５】
2006308712.tif 000007
【図６】
2006308712.tif 000008