(57)【要約】【課題】  シリアル伝送方式のメモリシステムで、システムを停止させずに障害メモリモジュールの交換を可能にする。【解決手段】  開示されるホットスワップ機能付きメモリシステムでは、順次直列に接続されたメモリモジュール２８，２９，３０を備えたシリアル伝送方式のメモリシステムにおいて、メモリコントローラ２５が、メモリモジュール列の一端を一方の入出力部に接続され、常時はリード信号線２６Ａとライト信号線２６Ｂを介して各メモリモジュールにアクセスしてデータのリード／ライトを行い、メモリモジュールの障害時、障害メモリとその前段のメモリモジュールとを切り離し、障害メモリモジュールの次段以降のメモリモジュールと末端に接続された予備メモリモジュール３１とを、リード信号線２６Ｂとライト信号線２７Ｂとを介して順次直列に他方の入出力部に接続してアクセスすることで、障害メモリモジュールを挿抜可能な状態にする制御を行う。【選択図】  図１
2006268556.tif 000002
【特許請求の範囲】
【請求項１】
順次直列に接続された複数のメモリモジュールからなるメモリモジュール列を備えたシリアル伝送方式のメモリシステムにおいて、
前記メモリモジュール列の一端を一方の入出力部に接続されて、常時は第１のリード信号線と第１のライト信号線を介して各メモリモジュールにアクセスしてデータのリード／ライトを行うとともに、いずれかのメモリモジュールの障害時、該障害メモリとその前段のメモリモジュールとを切り離すととにも、前記障害メモリモジュールの次段以降のメモリモジュール列のメモリモジュールと、該メモリモジュール列の末端に接続されている予備メモリモジュールとを、第２のリード信号線と第２のライト信号線とを介して順次直列に他方の入出力部に接続してアクセスすることによって、前記障害メモリモジュールを挿抜可能な状態にする制御を行うメモリコントローラ手段を備えたことを特徴とするホットスワップ機能付きメモリシステム。
【請求項２】
前記メモリコントローラ手段が、前記メモリモジュール列のいずれかのメモリモジュールに障害が発生したとき、該障害メモリモジュールと後段のメモリモジュール間を切り離し、該後段のメモリモジュールを前記予備メモリモジュールを経て前記他方の入出力部に接続するとともに、前記障害メモリモジュールと前段のメモリモジュール間を切り離した状態で、前記障害メモリモジュールのデータを前記予備メモリモジュールにコピーし、該コピー終了時、前記予備メモリモジュールを前記障害メモリモジュールに置き換えて前記他方の入出力部からアクセスし、前記障害メモリモジュールの交換が行われたのち、前記予備メモリモジュールのデータを前記交換されたメモリモジュールにコピーし、該コピー終了時、前記交換されたメモリモジュールと前後段のメモリモジュール間を接続状態にして、以後前記一方の入出力部から前記各メモリモジュールに対してアクセスするように構成されていることを特徴とする請求項１記載のホットスワップ機能付きメモリシステム。
【請求項３】
前記各メモリモジュールが、データをパラレルにライト／リードする複数のメモリデバイスと、該各メモリデバイスからのリードデータをパラレルデータからシリアルデータに変換し、各メモリデバイスへのライトデータをシリアルデータからパラレルデータに変換するシリアル／パラレル変換手段と、前記シリアル／パラレル変換手段からのリードデータを一方の入出力端又は他方の入出力端に伝送し、一方の入出力端からのライトデータを前記シリアル／パラレル変換手段又は他方の入出力端に伝送するバッファ手段とを備えてなることを特徴とする請求項１又は２記載のホットスワップ機能付きメモリシステム。
【請求項４】
前記バッファ手段が、前記シリアル／パラレル変換手段から出力されたリードデータと一方の入出力端から入力されたリードデータとを切り替えて他方の入出力端に出力する第１のスイッチング手段と、一方の入出力端から入力されたライトデータを前記シリアル／パラレル変換手段と他方の入出力端とに切り替えてに出力する第２のスイッチング手段とからなることを特徴とする請求項３記載のホットスワップ機能付きメモリシステム。
【請求項５】
前記各スイッチング手段が、一方の入出力端と他方の入出力端との間に直列に接続された第１及び第２のスイッチ素子と、該第１及び第２のスイッチ素子の中点と前記シリアル／パラレル変換手段との間に接続された第３のスイッチ素子と、前記メモリコントローラからの制御信号に応じて各スイッチ素子のオン又はオフを制御するスイッチ制御手段とからなることを特徴とする請求項４記載のホットスワップ機能付きメモリシステム。
【請求項６】
前記予備メモリモジュールとメモリコントローラ手段間の第２のリード信号線とライト信号線上に、１又は複数個のバッファを備えることを特徴とする請求項１乃至５のいずれか一記載のホットスワップ機能付きメモリシステム。
【請求項７】
順次直列に接続された複数のメモリモジュールからなるメモリモジュール列の一端をメモリコントローラ手段の一方の入出力部に接続するとともに、前記メモリモジュール列の他端を直列に接続された予備メモリモジュールを経て前記メモリコントローラ手段の他方の入出力部に接続し、常時、前記メモリコントローラ手段が、前記一方の入出力部から前記メモリモジュール列の各メモリモジュールにアクセスしてシリアルにデータのリード／ライトを行うメモリシステムにおいて、
前記メモリモジュール列のいずれかのメモリモジュールに障害が発生したとき、前記メモリコントローラ手段が、該障害メモリモジュールと後段のメモリモジュール間を切り離し、該後段のメモリモジュールを前記予備メモリモジュールを経て前記他方の入出力部に接続するとともに、前記障害メモリモジュールと前段のメモリモジュール間を切り離した状態で、前記障害メモリモジュールのデータを前記予備メモリモジュールにコピーし、該コピー終了時、前記予備メモリモジュールを前記障害メモリモジュールに置き換えて前記他方の入出力部からアクセスし、前記障害メモリモジュールの交換が行われたのち、前記予備メモリモジュールのデータを前記交換されたメモリモジュールにコピーし、該コピー終了時、前記交換されたメモリモジュールと前後段のメモリモジュール間を接続状態にして、以後前記一方の入出力部から前記各メモリモジュールに対してアクセスする制御を行うことを特徴とするホットスワップ機能付きメモリシステムにおける障害メモリモジュールの交換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、記憶装置としてメモリモジュールを使用する情報処理機器等のシステムにおいて、メモリエラーが発生した等の場合に、システムを停止させることなく障害メモリモジュールを交換することが可能な、ホットスワップ機能付きメモリシステム及びその障害メモリモジュールの交換方法に関する。
【背景技術】
【０００２】
サーバ等の情報処理装置においては、主記憶装置としてメモリモジュールを使用することが多いが、メモリモジュールにエラーや故障が発生した場合における、メモリモジュールの交換方法としては、システムを停止させて行うのが一般的であって、通常は、システムを停止させないでメモリモジュールを交換することはできなかった。これは、システムを稼働させ続けるためには、メモリへのアクセスを中断することができないためである。
【０００３】
これに対して、装置自体を二重化する以外に、メモリシステムのみを二重化して、常時、メモリバスごとにメモリデータを冗長保存するミラーリング方式が知られている。
図９は、メモリミラーリング方式を説明するための簡略図であって、メモリコントローラ１と、メモリバス２，３と、メモリモジュール４，５，６および７，８，９とからなる概略構成が示されている。
図９において、メモリコントローラ１は、メモリバス２，３に同じ動作を行わせることによって、メモリモジュール４と７、メモリモジュール５と８、メモリモジュール６と９にそれぞれ同じデータが書き込まれるので、いずれか一方の側のメモリモジュールを交換しようとするときは、そのメモリモジュールが接続されている側のメモリバスを停止させることによって、メモリモジュールを交換することができる。
この場合、システムは停止されていない側のメモリバスを介して、一方の側のメモリモジュールのみを用いて動作を継続することができるので、メモリモジュールの交換終了後に、交換した側のメモリバスを介して、交換後のメモリモジュールに、動作していた側のメモリモジュールと同じデータを書き込めばよい。
【０００４】
以上の動作方法からも知られるように、メモリミラーリング方式の場合は、装置の性能に寄与するメモリ容量は、実装されているメモリ容量の１／２となる。
このように、ミラーリング方式によれば、メモリ容量を２倍にすることが必要となるので、現状ではメモリの価格がシステム全体の価格に大きな影響を及ぼす以上、ミラーリング方式は簡単には採用できないという事情がある。
【０００５】
また、特許文献１記載の発明においては、複数のメモリモジュールを備え、そのバッファ部をバスを介して直列に接続したメモリシステムにおいて、メモリモジュールに格納されたデータがコピーされるハードディスク装置を備えたシステムが提案されている。
このシステムによれば、メモリモジュールを交換する際には、交換しようとするメモリモジュールに対するアクセス要求時に、ハードディスク装置の対応するアドレスにアクセスすることによってメモリモジュールの交換を可能にするとともに、交換終了後は、ハードディスク装置のデータを、交換したメモリモジュールの対応するアドレスにコピーすることによって、ホットスワップ機能を実現することができると説明されている。
しかしながら特許文献１記載の発明は、メモリモジュールを二重化する代わりに、ハードディスク装置を備えてメモリミラーリングを行うものであって、ハードディスク装置の場合、メモリモジュールに比べてアクセスに時間がかかるという問題がある。
【０００６】
また、予備のメモリモジュールとして１枚分のメモリモジュールのみを備えて、メモリエラーの発生時には障害メモリと予備メモリとのアクセスを切り替えることによって、システムの動作を継続できるようにする方法も考えられるが、この方法では、エラーを発生したメモリモジュールの使用停止は可能であるが、障害メモリを抜去して良品メモリと置き換えることはできない。何故ならば、障害メモリの抜去によって、メモリバスのルートが切断されるため、システム全体の動作が停止してしまうためである。
【０００７】
この場合、１枚分の予備メモリモジュールを備えるとともに、障害メモリと予備メモリとをスイッチで切り替える方法も考えられるが、複数のメモリモジュールが従続に接続されているメモリバス回路では、メモリアクセスを停止せずにスイッチでメモリを切り替えられるようにすると、切り替えのための回路接続が複雑になったり長くなったりするので、メモリバスの伝送波形への影響が発生するため、システムの安定動作上、問題が生じる恐れがある。
【０００８】
図１０は、１枚分の予備メモリモジュールを備えたメモリシステムを説明するための簡略図であって、メモリコントローラ１０と、メモリバス１１と、メモリモジュール１２，１３，１４，１５とからなる概略構成が示されている。
図１０に示されたメモリシステムで、通常はメモリモジュール１２，１３，１４のみを使用し、メモリモジュール１５を予備として使用している場合に、例えばメモリモジュール１３にエラーが発生してその使用を停止させたいときは、メモリモジュール１３のデータをメモリモジュール１５に移動するとともに、メモリコントローラ１０に、メモリモジュール１３がメモリモジュール１５に変わったと認識させることによって、メモリモジュール１３にアクセスしないようにすればよい。
【０００９】
しかしながらこの場合、メモリコントローラ１０がメモリモジュール１３にアクセスしないときでも、メモリバス１１とメモリモジュール１３との配線が接続されたままのため、メモリモジュール１３を取り外すとメモリバス１１上の伝送波形に影響が生じるため、安定動作を行うことができなくなる。
この際、メモリモジュール１３への接続をスイッチ等によって切り離しても、同様に伝送波形に影響が生じることが避けられない。
【００１０】
また、近年において実用化が進められているシリアル伝送方式のメモリシステムでは、スイッチ等を用いて、あるメモリモジュールへの電源供給を停止すると、次に接続されているメモリモジュールへのデータ伝送ができなくなるという問題がある。
図１１は、シリアル伝送方式のメモリシステムを例示する簡略図であって、メモリコントローラ１６と、リード信号線１７と、ライト信号線１８と、メモリモジュール１９，２０，２１と、バッファ２２，２３，２４とからなる概略構成が示されている。バッファ２２，２３，２４は、それぞれメモリモジュール１９，２０，２１上に搭載されている、データのシリアル伝送用のバッファである。
【００１１】
いま、図１１に示されたシステムにおいて、例えばメモリモジュール２０を停止させ、または切り離した場合、メモリコントローラ１６は、メモリモジュール２１にアクセスすることができなくなる。
この例から知られるように、シリアル伝送のメモリシステムでも、従来の方法では、システムを停止させることなく、メモリモジュールの切り離しを行うことはできなかった。
【特許文献１】特開２００４−１８５１９９
【発明の開示】
【発明が解決しようとする課題】
【００１２】
このように、従来のメモリシステムでは、ミラーリング方式の場合は、障害メモリモジュールの交換が可能であるが、メモリモジュールまたは他の記憶装置等によるシステム二重化のためにコスト上昇を免れないという問題がある。
また、従来の１枚分の予備メモリモジュールを備える方式では、コスト上昇は少ないが、障害メモリモジュール抜去の際の回路切り替え等に基づくメモリバス上の伝送波形の乱れによって安定に動作することができなくなるという問題がある。
さらに、従来のシリアル伝送方式のメモリシステムでは、システムを停止させることなく、メモリモジュールの切り離しを行うことはできなかった。
【００１３】
この発明は上述の事情に鑑みてなされたものであって、シリアル伝送方式のメモリシステムであって、最小限１枚分の予備メモリモジュールを備えるだけで、システムを停止させることなく障害メモリモジュールの交換を行うことが可能な、ホットスワップ機能付きメモリシステム及びその障害メモリモジュールの交換方法を提供することを目的としている。
【課題を解決するための手段】
【００１４】
上記課題を解決するため、請求項１記載の発明はホットスワップ機能付きメモリシステムに係り、順次直列に接続された複数のメモリモジュールからなるメモリモジュール列を備えたシリアル伝送方式のメモリシステムにおいて、
上記メモリモジュール列の一端を一方の入出力部に接続されて、常時は第１のリード信号線と第１のライト信号線を介して各メモリモジュールにアクセスしてデータのリード／ライトを行うとともに、いずれかのメモリモジュールの障害時、該障害メモリとその前段のメモリモジュールとを切り離すととにも、上記障害メモリモジュールの次段以降のメモリモジュール列のメモリモジュールと、該メモリモジュール列の末端に接続されている予備メモリモジュールとを、第２のリード信号線と第２のライト信号線とを介して順次直列に他方の入出力部に接続してアクセスすることによって、上記障害メモリモジュールを挿抜可能な状態にする制御を行うメモリコントローラ手段を備えたことを特徴としている。
【００１５】
また、請求項２記載の発明は、請求項１記載のホットスワップ機能付きメモリシステムに係り、上記メモリコントローラ手段が、上記メモリモジュール列のいずれかのメモリモジュールに障害が発生したとき、該障害メモリモジュールと後段のメモリモジュール間を切り離し、該後段のメモリモジュールを上記予備メモリモジュールを経て上記他方の入出力部に接続するとともに、上記障害メモリモジュールと前段のメモリモジュール間を切り離した状態で、上記障害メモリモジュールのデータを上記予備メモリモジュールにコピーし、該コピー終了時、上記予備メモリモジュールを上記障害メモリモジュールに置き換えて上記他方の入出力部からアクセスし、上記障害メモリモジュールの交換が行われたのち、上記予備メモリモジュールのデータを上記交換されたメモリモジュールにコピーし、該コピー終了時、上記交換されたメモリモジュールと前後段のメモリモジュール間を接続状態にして、以後上記一方の入出力部から上記各メモリモジュールに対してアクセスするように構成されていることを特徴としている。
【００１６】
また、請求項３記載の発明は、請求項１又は２記載のホットスワップ機能付きメモリシステムに係り、上記各メモリモジュールが、データをパラレルにライト／リードする複数のメモリデバイスと、該各メモリデバイスからのリードデータをパラレルデータからシリアルデータに変換し、各メモリデバイスへのライトデータをシリアルデータからパラレルデータに変換するシリアル／パラレル変換手段と、上記シリアル／パラレル変換手段からのリードデータを一方の入出力端又は他方の入出力端に伝送し、一方の入出力端からのライトデータを上記シリアル／パラレル変換手段又は他方の入出力端に伝送するバッファ手段とを備えてなることを特徴としている。
【００１７】
また、請求項４記載の発明は、請求項３記載のホットスワップ機能付きメモリシステムに係り、上記バッファ手段が、上記シリアル／パラレル変換手段から出力されたリードデータと一方の入出力端から入力されたリードデータとを切り替えて他方の入出力端に出力する第１のスイッチング手段と、一方の入出力端から入力されたライトデータを上記シリアル／パラレル変換手段と他方の入出力端とに切り替えてに出力する第２のスイッチング手段とからなることを特徴としている。
【００１８】
また、請求項５記載の発明は、請求項４記載のホットスワップ機能付きメモリシステムに係り、上記各スイッチング手段が、一方の入出力端と他方の入出力端との間に直列に接続された第１及び第２のスイッチ素子と、該第１及び第２のスイッチ素子の中点と上記シリアル／パラレル変換手段との間に接続された第３のスイッチ素子と、上記メモリコントローラからの制御信号に応じて各スイッチ素子のオン又はオフを制御するスイッチ制御手段とからなることを特徴としている。
【００１９】
また、請求項６記載の発明は、請求項１乃至５のいずれか一記載のホットスワップ機能付きメモリシステムに係り、上記予備メモリモジュールとメモリコントローラ手段間の第２のリード信号線とライト信号線上に、１又は複数個のバッファを備えることを特徴としている。
【００２０】
また、請求項７記載の発明はホットスワップ機能付きメモリシステムにおける障害メモリモジュールの交換方法に係り、順次直列に接続された複数のメモリモジュールからなるメモリモジュール列の一端をメモリコントローラ手段の一方の入出力部に接続するとともに、上記メモリモジュール列の他端を直列に接続された予備メモリモジュールを経て上記メモリコントローラ手段の他方の入出力部に接続し、常時、上記メモリコントローラ手段が、上記一方の入出力部から上記メモリモジュール列の各メモリモジュールにアクセスしてシリアルにデータのリード／ライトを行うメモリシステムにおいて、
上記メモリモジュール列のいずれかのメモリモジュールに障害が発生したとき、上記メモリコントローラ手段が、該障害メモリモジュールと後段のメモリモジュール間を切り離し、該後段のメモリモジュールを上記予備メモリモジュールを経て上記他方の入出力部に接続するとともに、上記障害メモリモジュールと前段のメモリモジュール間を切り離した状態で、上記障害メモリモジュールのデータを上記予備メモリモジュールにコピーし、該コピー終了時、上記予備メモリモジュールを上記障害メモリモジュールに置き換えて上記他方の入出力部からアクセスし、上記障害メモリモジュールの交換が行われたのち、上記予備メモリモジュールのデータを上記交換されたメモリモジュールにコピーし、該コピー終了時、上記交換されたメモリモジュールと前後段のメモリモジュール間を接続状態にして、以後上記一方の入出力部から上記各メモリモジュールに対してアクセスする制御を行うことを特徴としている。
【発明の効果】
【００２１】
本発明のホットスワップ機能付きメモリシステムによれば、シリアル伝送方式のメモリシステムにおいて、最小限１枚分の予備メモリモジュールを備えるだけで、システムを停止させることなく障害メモリモジュールの交換を行うことができる。
【発明を実施するための最良の形態】
【００２２】
この発明のホットスワップ機能付きメモリシステムは、順次直列に接続された複数のメモリモジュールからなるメモリモジュール列を備えたシリアル伝送方式のメモリシステムにおいて、メモリモジュール列の一端を一方の入出力部に接続されて、常時は第１のリード信号線と第１のライト信号線を介して各メモリモジュールにアクセスしてデータのリード／ライトを行うとともに、いずれかのメモリモジュールの障害時、該障害メモリとその前段のメモリモジュールとを切り離すととにも、障害メモリモジュールの次段以降のメモリモジュール列のメモリモジュールと、該メモリモジュール列の末端に接続されている予備メモリモジュールとを、第２のリード信号線と第２のライト信号線とを介して順次直列に他方の入出力部に接続してアクセスすることによって、障害メモリモジュールを挿抜可能な状態にする制御を行う。
【実施例１】
【００２３】
図１は、この発明の第１実施例であるホットスワップ機能付きメモリシステムの構成を示すブロック図、図２は、本実施例におけるメモリコントローラのメモリ配線入出力部の構成を示すイメージ図、図３は、本実施例における各メモリモジュールの内部構成を示す簡略図、図４は、本実施例における各スイッチング回路の内部構成を示す図、図５は、本実施例における通常の動作状態を示す図、図６、本実施例におけるメモリエラー発生時の信号伝送状態の変更を説明する図、図７は、メモリモジュール交換後の処理を説明する図である。
【００２４】
この例のホットスワップ機能付きメモリシステムは、図１に示すように、メモリコントローラ２５と、第１のリード信号線２６Ａと、第１のライト信号線２７Ａと、第２のリード信号線２６Ｂと、第２のライト信号線２７Ｂと、メモリモジュール２８，２９，３０，３１と、それぞれメモリモジュール２８，２９，３０，３１上に搭載されているシリアル伝送用のバッファ３２，３３，３４，３５とから概略構成されている。これらのうち、メモリモジュール３１およびその上に搭載されているバッファ３５は予備である。
【００２５】
図１に示すように、この例のホットスワップ機能付メモリシステムは、図１１に示された従来のシリアル伝送方式のメモリシステムと同様に、メモリコントローラ２５の一方の入出力部に対して、第１のリード信号線２６Ａと第１のライト信号線２７Ａとによって、メモリモジュール２８，２９，３０のバッファ３２，３３，３４を順次接続するとともに、予備メモリモジュール３１のバッファ３５を、第２のリード信号線２６Ｂと第２のライト信号線２７Ｂとによって、直接、メモリコントローラ２５の他方の入出力部に接続した構成を有している。
なお、図１においては図示省略されているが、メモリモジュール２８，２９，３０，３１に供給される電源はそれぞれ独立であって、メモリコントローラ２５の指示に応じて別々に電源を遮断して、それぞれのメモリモジュールを動作停止させることができように構成されている。
【００２６】
図２は、メモリコントローラ２５におけるメモリ配線の入出力部をイメージ的に示したものであって、一方の入出力部に第１のリード信号線３６と第１のライト信号線３７が接続されるとともに、他方の入出力部に第２のリード信号線３９と第２のライト信号線３８が接続されることが示されている。このように、この例のホットスワップ機能付メモリシステムでは、メモリコントローラにおけるメモリ入出力線数が、図１１に示された従来のシリアル伝送方式のメモリシステムと比較して２倍になる。
【００２７】
各メモリモジュールの内部構成は、図３に簡略的に示されるように、複数のメモリデバイス４０と、シリアル／パラレル変換回路４１と、シリアル伝送用のバッファ４２とからなる概略構成を有している。バッファ４２はさらに、リード信号線用のスイッチング回路４３と、ライト信号線用のスイッチング回路４４とから構成されている。なお図３においては、データ信号系のみを示し、制御系の信号は省略されている。
各メモリデバイス４０は、パラレルにデータのライト，リードを行う。シリアル／パラレル変換回路４１は、各メモリデバイス４０からのパラレルデータからなるリードデータをシリアルデータに変換してバッファ４２に出力し、バッファ４２からのシリアルデータからなるライトデータをパラレルデータに変換して各メモリデバイス４０に出力する。
【００２８】
バッファ４２においては、メモリコントローラ２５の制御に基づいて、一方の入出力端のリード信号線４５Ａには、他方の入出力端のリード信号線４５Ｂからのリードデータが出力されるか、またはシリアル／パラレル変換回路４１からのリードデータが出力されるかの切り替えが行われる。同様に、他方の入出力端のリード信号線４５Ｂには、一方の入出力端のリード信号線４５Ａからのリードデータが出力されるか、またはシリアル／パラレル変換回路４１からのリードデータが出力されるかの切り替えが行われる。
またバッファ４２においては、メモリコントローラ２５の制御に基づいて、一方の入出力端のライト信号線４６Ａを経て入力されたライトデータが、他方の入出力端のライト信号線４６Ｂを経て出力されるか、またはシリアル／パラレル変換回路４１側に出力されるかの切り替えが行われる。同様に、他方の入出力端のライト信号線４６Ｂを経て入力されたライトデータが、一方の入出力端のライト信号線４６Ａを経て出力されるか、またはシリアル／パラレル変換回路４１側に出力されるかの切り替えが行われる。
【００２９】
図１１に示されたような通常のシリアル伝送メモリシステムでは、リード信号とライト信号の配線は分離されていて、それぞれ一方向の伝送のみ行えばよいが、図１に示されたようなシステムでは、リード信号とライト信号の配線が分離しているのに、信号の伝送方向が一方向だけではないので、図３に示すように、メモリモジュール内部の回路でも双方向の信号伝送を行うことが必要となる。
【００３０】
図４は、バッファを構成するスイッチング回路４３，４４の内部構成例を示したものであって、メモリモジュールと外部とを接続するための外部接続線４７Ａ，４７Ｂと、シリアル／パラレル変換回路と接続するための内部接続線４８と、メモリコントローラからの制御信号が入力される制御信号線４９と、トランジスタ５０Ａ，５０Ｂ，５０Ｃと、各トランジスタ５０Ａ，５０Ｂ，５０Ｃのオン／オフを制御するためのスイッチ制御回路５０とから概略構成されている。
各スイッチング回路４３，４４において、図１に示されたメモリコントローラ２５から出力した制御信号が制御信号線４９からスイッチ制御回路５０に入力され、これによってスイッチ制御回路５０がスイッチ素子となる各トランジスタ５０Ａ，５０Ｂ，５０Ｃのオン／オフを制御することによって、図３において説明したような信号伝送方向の切り替えが行われる。
【００３１】
具体的には、外部接続線４７Ａからの入力データは、トランジスタ５０Ａ，５０Ｂがオン、トランジスタ５０Ｃがオフのとき、外部接続線４７Ｂに伝送され、トランジスタ５０Ａ，５０Ｃがオン、トランジスタ５０Ｂがオフのとき、内部接続線４８に伝送されるように切り替えが行われ、外部接続線４７Ｂからの入力データは、トランジスタ５０Ｂ，５０Ａがオン、トランジスタ５０Ｃがオフのとき、外部接続線４７Ａに伝送され、トランジスタ５０Ｂ，５０Ｃがオン、トランジスタ５０Ａがオフのとき、内部接続線４８に伝送されるように切り替えが行われる。
また内部接続線４８からの入力データは、トランジスタ５０Ｃ，５０Ａがオン、トランジスタ５０Ｂがオフのとき、外部接続線４７Ａに伝送され、トランジスタ５０Ｃ，５０Ｂがオン、トランジスタ５０Ａがオフのとき、外部接続線４７Ｂに伝送されるように切り替えが行われる。
【００３２】
以下、図５〜図７を参照して、この例のホットスワップ機能付メモリシステムの動作を説明する。図５〜図７においては、メモリコントローラ５１と、第１のリード信号線５２Ａと、第１のライト信号線５３Ａと、第２のリード信号線５２Ｂと、第２のライト信号線５３Ｂと、メモリモジュール５４，５５，５６，５７とからなる概略構成が示されており、各メモリモジュールのうち、メモリモジュール５７は予備である。また、各メモリモジュール５４，５５，５６，５７には、それぞれシリアル伝送用のバッファ５８，５９，６０，６１が搭載されている。
ここで、第１のリード信号線５２Ａと第１のライト信号線５３Ａとは、メモリコントローラ５１の一方の入出力部と、メモリモジュール５４，５５，５６のそれぞれのバッファ５８，５９，６０とを順次結ぶ信号線であり、第２のリード信号線５２Ｂと第２のライト信号線５３Ｂとは、メモリコントローラ５１の他方の入出力部と、メモリモジュール５７のバッファ６１を経てバッファ６０とを結ぶ信号線である。なお以後においては、すべて、リード信号線を太線で示し、ライト信号線を細線で示すものとする。
【００３３】
図５は、ホットスワップ機能付メモリシステムにおける通常の動作状態を示し、この状態では、予備メモリモジュール５７へのアクセスは必要がなく、従って、図５において６２で示すような、メモリモジュール５６と予備メモリモジュール５７間、及び予備メモリモジュール５７とメモリコントローラ５１間における、リード信号とライト信号の伝送は行われていない。この状態では、予備メモリモジュール５７への電源供給を停止することによって、システムを停止させることなく、予備メモリモジュール５７の挿抜を行うことが可能である。
【００３４】
いま、例えばメモリモジュール５５においてシングルビットエラーが数回発生したために、メモリコントローラ５１においてメモリモジュール５５の交換が必要であると判断された場合、メモリコントローラ５１は、図６に示すように、メモリモジュール５６とメモリモジュール５７間及びメモリモジュール５７とメモリコントローラ５１間における、６２で示すリード信号とライト信号の伝送を開始するとともに、メモリモジュール５５とメモリモジュール５６間における、６３で示すリード信号とライト信号の伝送を停止させる。
このとき、メモリコントローラ５１は、メモリモジュール５６がメモリモジュール５５の次に接続されているのではなくて、逆回りにメモリモジュール５７の次に接続されているものと認識するように、メモリモジュールの認識を変更する。この状態では、メモリモジュール５７に入出力するリード信号とライト信号の向きは、図５に示された通常の動作状態と逆になる。
【００３５】
図６に示された状態で、メモリモジュール５５のデータを、メモリモジュール５７にコピーする。
コピーが終了したとき、メモリコントローラ５１は、メモリモジュール５７がメモリモジュール５５の代わりであると認識して、６４で示すメモリモジュール５５に対する信号伝送を停止させる。
【００３６】
図７は、メモリモジュール５５のメモリモジュール５７への置き換えが終了した状態を示し、メモリモジュール５６とメモリモジュール５７間及びメモリモジュール５７とメモリコントローラ５１間における、６２で示すリード信号とライト信号の伝送が行われるとともに、メモリモジュール５５とメモリモジュール５６間における、６３で示すリード信号とライト信号の伝送と、メモリモジュール５４とメモリモジュール５５間における、６４で示すリード信号とライト信号の伝送とが停止されているので、メモリモジュール５５への電源供給を停止することによって、システムを停止させることなく、メモリモジュール５５の挿抜を行うことが可能となり、従ってメモリモジュール５５を交換することができるようになる。
【００３７】
メモリモジュール５５の交換終了後、図５に示された通常の状態に戻すためには、メモリコントローラ５１に指示を与えることによって、メモリモジュール５５を抜去したときとは逆の順序で制御を行えばよい。
すなわち、図７の状態でメモリモジュール５５への電源供給を開始し、図６に示すように、メモリモジュール５４とメモリモジュール５５間における、６４で示すリード信号とライト信号の伝送を開始し、メモリモジュール５７のデータを交換後のメモリモジュール５５にコピーする。
コピーが終了した後、図５に示すように、メモリモジュール５５とメモリモジュール５６間における、６３で示すリード信号とライト信号の伝送を開始するともに、メモリモジュール５６とメモリモジュール５７間及びメモリモジュール５７とメモリコントローラ５１間における、６２で示すリード信号とライト信号の伝送を停止することによって最初の状態に戻り、メモリモジュール５７は再び予備として機能するようになる。
【００３８】
このように、この例のホットスワップ機能付メモリシステムでは、シリアル伝送方式のメモリシステムにおいて、システムを停止させることなく障害メモリモジュールの交換を行うことができる。
【実施例２】
【００３９】
図８は、この発明の第２実施例であるホットスワップ機能付きメモリシステムの構成を示すブロック図である。
この例のホットスワップ機能付きメモリシステムは、図８に示すように、メモリコントローラ２５と、第１のリード信号線２６Ａと、第１のライト信号線２７Ａと、第２のリード信号線２６Ｂと、第２のライト信号線２７Ｂと、メモリモジュール２８，２９，３０，３１と、それぞれメモリモジュール２８，２９，３０，３１上に搭載されているシリアル伝送用のバッファ３２，３３，３４，３５と、第２のリード信号線２６Ｂ，第２のライト信号線２７Ｂ上に設けられた信号増幅用バッファ６５，６６とから概略構成されている。これらのうち、メモリモジュール３１およびその上に搭載されているバッファ３５は予備である。
【００４０】
図８に示された第２実施例のホットスワップ機能付きメモリシステムは、図１に示された第１実施例の場合と比較して、第２のリード信号線２６Ｂ，第２のライト信号線２７Ｂ上にバッファ６５，６６を有する点だけが異なっている。バッファ６５，６６は、第２のリード信号線２６Ｂ，第２のライト信号線２７Ｂ上に伝送されるリード信号およびライト信号を増幅する。
【００４１】
ホットスワップ機能付きメモリシステムにおいて、メモリモジュール列の末端にあるメモリモジュール３１とメモリコントローラ２５間の距離が長いために、第２のリード信号線２６Ｂ，第２のライト信号線２７Ｂにおけるリード信号，ライト信号の減衰が大きくなって、メモリシステムの動作が正常に行われないような場合には、図８に示すようにバッファ６５，６６を挿入することによって、減衰を補償して正常動作を行わせることができる。
この例においては、このような場合に使用するバッファの数を２個としたが、これに限るものでなく、バッファの数は状況に応じて、１個でもよくまたは任意の複数個であってもよい。
【００４２】
このように、この例のホットスワップ機能付きメモリシステムでは、予備のメモリモジュールとメモリコントローラ間の距離が長い場合でも、このような箇所にバッファを挿入することによって、中間のリード信号線，ライト信号線における信号の減衰を補償して正常動作を行わせることができる。
【００４３】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、各実施例を説明するための図面は簡略化しているため、リード信号線とライト信号線とはそれぞれ１本ずつ描かれているが、各信号線の数は任意の複数本であってもよい。また図示省略されている制御信号線も何本あってもよい。また、各実施例において、メモリシステムは１チャネルのシステムとして説明されているが、メモリチャネル数は任意の複数個であってもよい。さらにメモリモジュールの数は、常時使用されるものが３枚と予備１枚の場合を例示しているが、メモリモジュールの数は、常用，予備用ともに１枚以上であれば、何枚であってもよい。また図４に示されたスイッチング回路の具体的構成は、両側の外部接続線間を双方向に伝送可能に切り替えるとともに、内部接続線と接続できるものであれば、他のどのような回路構成であってもよい。スイッチ素子はトランジスタに限らず他の半導体素子であってもよい。
ング
【産業上の利用可能性】
【００４４】
開示したホットスワップ機能付きメモリシステムの発明は、メモリモジュールを使用しているすべてのシステムにおいてを利用可能なものであるが、特にサーバ装置等のように、システムダウンを極力回避することが必要なシステムにおいて利用することが好適なものである。
【図面の簡単な説明】
【００４５】
【図１】本発明の第１実施例であるホットスワップ機能付きメモリシステムの構成を示すブロック図である。
【図２】同実施例におけるメモリコントローラのメモリ配線入出力部の構成を示すイメージ図である。
【図３】同実施例における各メモリモジュールの内部構成を示す簡略図である。
【図４】同実施例における各スイッチング回路の内部構成を示す図である。
【図５】同実施例における通常の動作状態を示す図である。
【図６】同実施例におけるメモリエラー発生時の信号伝送状態の変更を説明する図である。
【図７】同実施例におけるメモリモジュール交換後の処理を説明するための図である。
【図８】本発明の第２実施例であるホットスワップ機能付きメモリシステムの構成を示すブロック図である。
【図９】メモリミラーリング方式を説明するための簡略図である。
【図１０】１枚分の予備メモリモジュールを備えるメモリシステムを説明するための簡略図である。
【図１１】シリアル伝送方式のメモリシステムを例示する簡略図である。
【符号の説明】
【００４６】
２５    メモリコントローラ（メモリコントローラ手段）
２６Ａ，２６Ｂ    リード信号線
２７Ａ，２７Ｂ    ライト信号線
２８，２９，３０，３１    メモリモジュール
３２，３３，３４，３５    バッファ（バッファ手段）
４０    メモリデバイス
４１    シリアル／パラレル変換回路（シリアル／パラレル変換手段）
４２    バッファ（バッファ手段）
４３，４４    スイッチング回路（スイッチング手段）
５０    スイッチ制御回路（スイッチ制御手段）
５１    メモリコントローラ
５２Ａ，５２Ｂ    リード信号線
５３Ａ，５３Ｂ    ライト信号線
５４，５５，５６，５７    メモリモジュール
５８，５９，６０，６１    バッファ
６５，６６    バッファ
【図１】
2006268556.tif 000003
【図２】
2006268556.tif 000004
【図３】
2006268556.tif 000005
【図４】
2006268556.tif 000006
【図５】
2006268556.tif 000007
【図６】
2006268556.tif 000008
【図７】
2006268556.tif 000009
【図８】
2006268556.tif 000010
【図９】
2006268556.tif 000011
【図１０】
2006268556.tif 000012
【図１１】
2006268556.tif 000013