(57)【要約】  【課題】  本発明は、耐久性が高い微小構造体、および歩留まりよく微小構造体を製造できる方法を提供する。  【解決手段】  基板１１と、基板１１上に配置された多層膜１４を含む積層部２０と、多層膜１４を湾曲部Ａにおいて湾曲させることによって形成された起立部３０とを含む。多層膜１４は、格子定数が異なる複数の半導体層１４ａおよび１４ｂを含み、多層膜１４は、複数の半導体層１４ａおよび１４ｂにおける格子定数の差によって生じた力によって湾曲させられている。湾曲部Ａにおける多層膜１４には、湾曲部Ａの湾曲方向と平行な方向に伸びる溝１４ｈが複数個形成されている。【選択図】  図１
2006255864.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板上に配置された多層膜を含む積層部と、前記多層膜を湾曲部において湾曲させることによって形成された起立部とを含み、
前記多層膜は、格子定数が異なる複数の半導体層を含み、
前記多層膜は、複数の前記半導体層における格子定数の差によって生じた力によって湾曲させられており、
前記湾曲部における前記多層膜には、前記湾曲部の湾曲方向と平行な方向に伸びる溝が複数個形成されている微小構造体。
【請求項２】
前記起立部に光学素子が形成されている請求項１に記載の微小構造体。
【請求項３】
前記起立部にセンサが形成されている請求項１に記載の微小構造体。
【請求項４】
前記多層膜は、前記基板側から順に配置された第１の半導体層と第２の半導体層とを含み、
前記第１の半導体層の格子定数が前記第２の半導体層の格子定数よりも大きい請求項１に記載の微小構造体。
【請求項５】
（ｉ）基板上に、第１の層と、格子定数が異なる複数の半導体層を含む多層膜と、第２の層とを順に形成する工程と、
（ii）前記多層膜の表面に到達する第１の溝と、前記第１の溝内に形成され前記多層膜を貫通する複数の第２の溝と、前記第１の層に到達する第３の溝とを、前記第１の溝と前記第３の溝とが所定の領域を囲むように形成する工程と、
（iii）ウエットエッチング法を用いて、前記第１および第３の溝の直下および前記領域に存在する前記第１の層を除去し、前記第１の溝の部分で前記多層膜を湾曲させて起立部を形成する工程とを含み、
複数の前記第２の溝は、それぞれ、前記第１の溝の幅方向と平行な方向に伸びる溝である微小構造体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体を用いて形成される微小構造体、およびその製造方法に関する。
【背景技術】
【０００２】
従来から、半導体を用いて微小な構造体を形成する試みが行われてきた（たとえば特許文献１）。特許文献１の方法では、格子定数が異なる半導体層を積層し、それによって生じる応力を利用して半導体層を湾曲させ、半導体層の一部を基板から起立させている。
【特許文献１】特開２００１−２６００９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、湾曲部に欠陥が存在すると、その欠陥からクラックが発生し、半導体層の一部を設計された通りに起立させることができない場合があった。そのため、従来の方法では、設計された通りに微小構造体を形成できる割合が十分ではなかった。また、湾曲部に欠陥が存在すると、微小構造体の形成後にクラックが発生する場合もあった。そのため、従来の方法で形成された微小構造体は、耐久性が十分ではなかった。
【０００４】
このような状況において、本発明は、耐久性が高い微小構造体、および歩留まりよく微小構造体を製造できる方法を提供することを目的の１つとする。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、本発明の微小構造体は、基板と、前記基板上に配置された多層膜を含む積層部と、前記多層膜を湾曲部において湾曲させることによって形成された起立部とを含み、前記多層膜は、格子定数が異なる複数の半導体層を含み、前記多層膜は、複数の前記半導体層における格子定数の差によって生じた力によって湾曲させられており、前記湾曲部における前記多層膜には、前記湾曲部の湾曲方向と平行な方向に伸びる溝が複数個形成されている。
【０００６】
また、微小構造体を製造するための本発明の方法は、（ｉ）基板上に、第１の層と、格子定数が異なる複数の半導体層を含む多層膜と、第２の層とを順に形成する工程と、（ii）前記多層膜の表面に到達する第１の溝と、前記第１の溝内に形成され前記多層膜を貫通する複数の第２の溝と、前記第１の層に到達する第３の溝とを、前記第１の溝と前記第３の溝とが所定の領域を囲むように形成する工程と、（iii）ウエットエッチング法を用いて、前記第１および第３の溝の直下および前記領域に存在する前記第１の層を除去し、前記第１の溝の部分で前記多層膜を湾曲させて起立部を形成する工程とを含み、複数の前記第２の溝は、それぞれ、前記第１の溝の幅方向と平行な方向に伸びる溝である。
【発明の効果】
【０００７】
本発明の微小構造体は、湾曲部に溝が形成されているため、湾曲部にクラックが生じてもクラックによって湾曲部が破壊されることを抑制できる。そのため、本発明によれば、耐久性が高い微小構造体が得られる。また、本発明の製造方法は、湾曲部となる部分にスリットを形成するため、起立部を形成する際にクラックが発生しても、湾曲部が破壊されることを抑制できる。そのため、本発明によれば、歩留まりよく微小構造体を形成できる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施の形態について説明する。なお、以下で説明する微小構造体は本発明の一例であり、本発明は以下の説明に限定されない。
【０００９】
本発明の微小構造体は、基板と、基板上に配置された多層膜を含む積層部と、多層膜を湾曲部において湾曲させることによって形成された起立部とを含む。上記多層膜は、格子定数が異なる複数の半導体層を含み、その多層膜は、複数の半導体層における格子定数の差によって生じた力によって湾曲させられている。湾曲部における多層膜には、湾曲部の湾曲方向と平行な方向に伸びる溝が複数個形成されている。
【００１０】
本発明の微小構造体では、湾曲部に複数の溝が形成されているため、湾曲部でクラックが発生しても、そのクラックの成長が溝の部分で止められる。このため、本発明によれば、クラックに対する耐性が高い微小構造体が得られる。
【００１１】
上記本発明の微小構造体では、起立部に光学素子が形成されていてもよい。光学素子は、たとえばミラーやレンズなどである。また、上記本発明の構造体では、起立部にセンサが形成されていてもよい。センサは、たとえば磁気センサや光センサである。
【００１２】
上記本発明の微小構造体では、上記多層膜は、基板側から順に配置された第１の半導体層と第２の半導体層とを含み、第１の半導体層の格子定数が前記第２の半導体層の格子定数よりも大きくてもよい。このような半導体層は、化合物半導体（たとえばIII−Ｖ族化合物半導体）や、Ｓｉや、Ｓｉを含む半導体で形成される。
【００１３】
また、本発明の微小構造体の製造方法は、以下の工程を含む。まず、基板上に、第１の層と、格子定数が異なる複数の半導体層を含む多層膜と、第２の層とを順に形成する（工程（ｉ））。第１の層は、エッチングによって選択的に除去しやすい材料で形成される。多層膜の内部には、歪みによる内部応力が発生する。第２の層は、多層膜によって起立部が湾曲することを防止する層や、起立部に光学素子やセンサとしての機能を付与するための層である。なお、これらの層の他に、他の層を形成してもよい。たとえば、基板と第１の層との間にバッファ層を形成してもよい。また、第１の層から第２の層までの層の層間に他の層が形成されてもよい。また、第２の層は、多層膜であってもよい。また、第２の層上に電極などが形成されてもよい。
【００１４】
次に、上記多層膜の表面に到達する第１の溝と、第１の溝内に形成され多層膜を貫通する複数の第２の溝と、第１の層に到達する第３の溝とを、第１の溝と第３の溝とが所定の領域を囲むように形成する（工程（ii））。第１の溝と第３の溝とで囲まれる領域は、起立部となる領域である。そのため、その領域は、通常、矩形状または複数の矩形を結合した形状を有する。複数の第２の溝は、それぞれ、第１の溝の幅方向と平行な方向に伸びる溝であり、スリット状に配置される。なお、第１、第２および第３の溝は、どのような順序で形成してもよい。
【００１５】
次に、ウエットエッチング法を用いて、第１および第３の溝の直下および上記領域に存在する第１の層を除去し、第１の溝の部分で多層膜を湾曲させて起立部を形成する（工程（iii））。前記第１および第３の溝の直下および上記領域に存在する第１の層を除去すると、上記領域内に存在する多層膜は、基板から分離される。また、第１の溝の部分では多層膜のみが存在することになる。多層膜のみが存在する部分では、多層膜内の応力によって多層膜が湾曲し、上記領域内に存在する多層膜は、基板から立ち上がる。このようにして、基板から立ち上がった多層膜を含む起立部が形成される。第１の層は、少なくとも第３の溝を介してエッチングされ、たとえば第２および第３の溝を介してエッチングされる。
【００１６】
［微小構造体およびその製造方法の一例］
以下、本発明の微小構造体、およびその製造方法の一例について図面を参照しながら説明する。この製造方法で製造される微小構造体は、本発明の微小構造体である。以下の図面では、ハッチングを省略する。また、以下の説明では、同様の部分に同一の符号を付して重複する説明を省略する場合がある。また、以下の説明では、III−Ｖ族化合物半導体の組成比の記載を省略する場合がある。
【００１７】
本発明の微小構造体の一例を図１に示す。図１（ａ）は斜視図であり、図１（ｂ）は溝１４ｈではない部分の断面図であり、図１（ｃ）は溝１４ｈの部分の断面図である。図１の微小構造体１０は、基板１１と基板１１上に配置された多層膜１４を含む積層部２０と、多層膜１４を湾曲部２１において湾曲させることによって形成された起立部３０とを含む。積層部２０は、基板１１側から順に配置された、バッファ層１２と、犠牲層１３と、多層膜１４と、歪み補償層１５とを含む。多層膜１４は、基板１１側から順に配置された第１の半導体層１４ａと第２の半導体層１４ｂとを含む。
【００１８】
基板１１は、その上に成長させる半導体層に応じて選択される。基板１１には、たとえば、ＧａＡｓ基板、ＩｎＰ基板、Ａｌ2Ｏ3基板、ＳｉＣ基板、Ｓｉ基板などが用いられる。バッファ層１２は、その上に形成される半導体層の結晶性を向上させるための層である。なお、バッファ層１２は、省略することも可能である。犠牲層１３は、エッチングによって一部が選択的に除去される層である。そのため、犠牲層１３は、選択的にエッチングされやすい材料で形成される。
【００１９】
半導体層１４ａおよび１４ｂは、内部応力によって半導体層を所定の位置で折り曲げるための層である。そのため、半導体層１４ａおよび１４ｂを構成する半導体は、半導体層１４ａの格子定数が半導体層１４ｂの格子定数よりも大きくなるように選択される。これによって、半導体層１４ａおよび半導体層１４ｂは、湾曲部Ａにおいて半導体層１４ｂ側に湾曲され、起立部３０が形成される。
【００２０】
多層膜１４は、化合物半導体（たとえばIII−Ｖ族化合物半導体）や、Ｓｉや、Ｓｉを含む半導体で形成される。III−Ｖ族化合物半導体などの化合物半導体の格子定数は、組成によって変化させることができる。半導体層１４ｂ／半導体層１４ａの具体的な組み合わせとしては、たとえば、ＧａＡｓ／ＩｎＧａＡｓ、Ｓｉ／ＳｉＧｅ、ＧａＮ／ＡｌＧａＮ、ＧａＮ／ＩｎＧａＮなどが挙げられる。これらの半導体層の組成比、厚さおよび湾曲部の長さを変化させることによって、半導体層１４ｂが曲がる角度を調節することができる。
【００２１】
なお、湾曲部を形成する多層膜は、３層以上の層で構成されていてもよい。たとえば、格子定数が大きい層Ａと格子定数が小さい層Ｂとを、厚い層Ａ／層Ｂ／薄い層Ａというように積層させると、厚い層Ａが層Ｂに及ぼす応力の方が薄い層Ａが層Ｂに及ぼす応力よりも大きいため、トータルでは薄い層Ａ側に曲がろうとする応力が発生する。同様に、厚い層Ｂ／層Ａ／薄い層Ｂという積層膜では、トータルでは厚い層Ｂ側に曲がろうとする応力が発生する。このような関係を利用して、多層膜を所定の方向に折り曲げることができる。
【００２２】
歪み補償層１５は、多層膜１４の内部応力によって起立部３０が湾曲することを防止するための層である。したがって、多層膜１４が、半導体層１４ａと半導体層１４ｂとによって構成される場合、歪み補償層１５には、半導体層１４ａと同等の層を適用できる。なお、後述する機能層が歪み補償層１５の役割を果たす場合には、歪み補償層１５を省略することも可能である。
【００２３】
湾曲部Ａには、複数の溝（貫通孔）１４ｈが形成されている。溝１４ｈは、湾曲部Ａの湾曲方向、すなわち、図１（ｂ）の紙面と平行な方向に伸びる溝である。複数の溝１４ｈは、湾曲方向と垂直な方向、すなわち図１（ｂ）の紙面に垂直な方向に、一定間隔で並べられている。このようなスリットを形成することによって、耐久性が高く製造が容易な微小構造体が得られる。
【００２４】
基板１１および積層部２０の構成の一例を表１に示す。
【００２５】
【表１】
2006255864.tif 000003
【００２６】
湾曲部において半導体層１４ｂが湾曲する角度は、半導体層１４ａおよび１４ｂの格子定数、半導体層１４ａおよび１４ｂの厚さ、ならびに湾曲部の幅（湾曲部の長さ）で調整できる。半導体層１４ｂの湾曲部の曲率半径は、通常、以下の式で近似される。
Ｒ＝（ａ／Δａ）・｛（ｔ１＋ｔ２）／２｝
ここで、ａは半導体層１４ｂ（ＧａＡｓ層）の格子定数であり、約５．６５３３オングストロームである。また、Δａは、半導体層１４ａ（Ｉｎ0.2Ｇａ0.8Ａｓ層）の格子定数（約５．７３４３オングストローム）と半導体層１４ｂ（ＧａＡｓ層）の格子定数との差である。また、ｔ１は半導体層１４ａの厚さ（単位：オングストローム）であり、ｔ２は半導体層１４ｂの厚さ（単位：オングストローム）である。折れ曲がり部の長さを適切な長さとすることによって、半導体層１４ａおよび１４ｂを所定の角度、たとえば４５°や９０°といった角度に折り曲げることができる。
【００２７】
微小構造体１０は、多層膜１４や歪み補償層１５を利用して、ミラーやハーフミラーといった光学素子として利用することが可能である。また、微小構造体１０の起立部には、光学素子、センサ、半導体受光素子、半導体発光素子などを形成してもよい。その場合には、たとえば、補償層１５の上や補償層１５の代わりに、光学素子やセンサの機能を発揮する機能層を形成すればよい。具体的には、起立部に、フレネルレンズや反射膜などの光学素子を形成してもよい。
【００２８】
以下に、微小構造体１０の製造方法の一例について図２〜図６を参照しながら説明する。なお、図２〜図５において、（ａ）は上面図であり、（ｂ）は、それぞれの上面図（ａ）の鎖線における断面図である。
【００２９】
まず、図２に示すように、基板１１上に、バッファ層１２、犠牲層１３、半導体層１４ａ、半導体層１４ｂ、歪み補償層１５を順に形成する。これらの層は公知の方法で形成でき、たとえば、分子線エピタキシャル成長法（ＭＢＥ法）、有機金属化学的気相成長法（ＭＯＣＶＤ法）、化学的気相成長法（ＣＶＤ法）などで形成できる。
【００３０】
次に、図３に示すように、湾曲部Ａとなる位置に溝（第１の溝）３１を形成する。溝３１は、半導体層１４ｂの表面に到達するように形成される。溝３１の幅Ｗ３１の長さは、湾曲部において多層膜１４を湾曲させる角度に応じて決定される。幅Ｗ３１の長さは、一例では、５μｍ〜１００μｍ程度の範囲にある。
【００３１】
次に、図４に示すように、溝３１の幅方向Ｗと平行な方向に伸びる溝（第２の溝）１４ｈを複数個形成する。溝１４ｈは、湾曲部Ａとなる溝３１に形成され、犠牲層１３に到達するように形成される。溝１４ｈは、通常、溝３１の幅方向いっぱいに形成される。溝１４ｈの幅および間隔は、湾曲部Ａの長さや半導体層の厚さに応じて選択される。溝１４ｈの一例では、その幅が１μｍ〜５μｍの範囲であり、隣接する溝１４ｈ間の間隔が５μｍ〜２０μｍの範囲であってもよい。
【００３２】
次に、図５に示すように、溝（第３の溝）５１を形成する。溝５１は、溝３１とともに、起立部となる部分を囲むように形成される。溝３１と溝５１とで囲まれる領域の形状は、たとえば矩形状である。この領域のサイズに特に限定はなく、一辺を、たとえば１００μｍ〜１０００μｍの範囲としてもよい。
【００３３】
溝５１は、犠牲層１３に到達するように形成される。溝３１、１４ｈおよび５１は、公知の方法で形成でき、たとえば、ドライエッチング法やウエットエッチング法などのエッチング法とフォトリソグラフィー法とを組み合わせることによって形成できる。エッチング法としては、反応性イオンエッチング法を用いてもよい。なお、これらの溝はどのような順序で形成してもよい。
【００３４】
次に、溝３１と溝５１とで囲まれた部分およびその周辺の犠牲層１３を選択的に除去する。犠牲層１３は、溝１４ｈおよび溝５１を介して、ウエットエッチングで選択的に除去される。表１に示した材料の場合、たとえばフッ酸をエッチング液として用いることによって、犠牲層１３を選択的に除去できる。
【００３５】
溝３１および溝５１で囲まれた部分およびその周辺の犠牲層１３が除去されると、それらで囲まれた部分は基板１１から分離される。また、溝３１の部分は、多層膜１４のみが存在する。そのため、図６に示すように、溝３１の部分において、内部応力によって多層膜１４が湾曲する。その結果、図１に示す起立部３０が形成される。なお、起立部に機能層や電極を形成する場合、それらは、通常、犠牲層１３のエッチングの前に形成される。たとえば、溝３１を形成する前後や、溝５１を形成する前後に形成される。
【００３６】
図７および図８を参照して、溝１４ｈの効果について説明する。図７（ａ）、（ｃ）および（ｅ）は従来例の製造工程を示す上面図であり、図７（ｂ）、（ｄ）および（ｆ）はそれらの断面図である。また、図８（ａ）〜（ｃ）は本発明の製造工程を示す上面図である。
【００３７】
図７（ａ）に示すように、半導体層には、通常、ある程度の割合で欠陥７１が存在する。このような欠陥７１は、エピタキシャル成長の際などに形成される。そのような欠陥が溝３１に存在すると、溝３１の部分で多層膜１４が湾曲する際に、図７（ｃ）〜（ｄ）に示すように欠陥７１からクラック７２が発生し、クラック７２が多層膜１４内を伸びていく、その結果、図７（ｆ）に示すように、溝３１の部分が破壊され、起立部が形成されない場合がある。
【００３８】
一方、本発明の製造方法では、溝３１の部分にスリット（溝１４ｈ）を形成する。この場合でも欠陥７１は存在し、図８に示すように欠陥７１からクラック７２が発生する。しかし、クラック７２は溝１４ｈの部分で停止し、それ以上伸びることはない。そのため、湾曲部の全体がクラックによって破壊されることが防止され、起立部が形成される。
【００３９】
なお、図１には、起立部と積層部との境界に湾曲部が１箇所だけ形成されている例を示したが、起立部と積層部との境界に加えて、起立部内に１箇所以上の湾曲部が形成されていてもよい。そのような構成とすることによって、様々な形状の起立部を形成することが可能である。そのような形状の一例は、特開２００１−２６００９２号公報に記載されている。また、起立部は、可動式であってもよい。
【００４０】
以上、本発明の実施形態について例を挙げて説明したが、本発明は上記実施形態に限定されず、本発明の技術的思想に基づいて他の実施形態に適用できる。
【産業上の利用可能性】
【００４１】
本発明の微小構造体は、光学素子、半導体装置、光集積回路、センサなど、様々な分野に適用できる。
【図面の簡単な説明】
【００４２】
【図１】本発明の微小構造体の一例の構成を模式的に示す（ａ）斜視図および（ｂ）（ｃ）断面図である。
【図２】本発明の微小構造体の製造工程の一例を模式的に示す（ａ）上面図および（ｂ）断面図である。
【図３】図２の工程に続く工程を模式的に示す（ａ）上面図および（ｂ）断面図である。
【図４】図３の工程に続く工程を模式的に示す（ａ）上面図および（ｂ）断面図である。
【図５】図４の工程に続く工程を模式的に示す（ａ）上面図および（ｂ）断面図である。
【図６】図５の工程に続く工程を模式的に示す（ａ）上面図および（ｂ）断面図である。
【図７】従来の微小構造体の製造工程の課題を模式的に示す図である。
【図８】本発明の微小構造体の効果を示す図である。
【符号の説明】
【００４３】
１０  微小構造体
１１  基板
１２  バッファ層
１３  犠牲層（第１の層）
１４  多層膜
１４ａ  第１の半導体層
１４ｂ  第２の半導体層
１４ｈ  溝（第２の溝）
１５  歪み補償層（第２の層）
３１  溝（第１の溝）
５１  溝（第３の溝）
Ａ  湾曲部
Ｗ  溝３１の幅方向
【図１】
2006255864.tif 000004
【図２】
2006255864.tif 000005
【図３】
2006255864.tif 000006
【図４】
2006255864.tif 000007
【図５】
2006255864.tif 000008
【図６】
2006255864.tif 000009
【図７】
2006255864.tif 000010
【図８】
2006255864.tif 000011