(57)【要約】【課題】  受光部の形成領域よりも受光部の非形成領域におけるシャッタ電圧の影響を低減し、シャッタ電圧の印加による不具合を抑制する。【解決手段】  不要電荷を排出するドレイン領域として機能するｎ型シリコン基板３の表層にＮ＋層２を形成し、Ｎ＋層が形成されたｎ型シリコン基板の受光部形成領域に溝部５を形成する。その後、ｎ型シリコン基板の上層にエピタキシャル層４を形成し、このエピタキシャル内に受光部６及び垂直電荷転送部７を形成すると共に、転送電極８及び遮光膜１０を形成する。【選択図】    図１
2006120750.tif 000002
【特許請求の範囲】
【請求項１】
縦型オーバーフロードレイン構造を有し、不要電荷を排出するドレイン領域として機能する基板と、
該基板の上層に受光領域と非受光領域が形成された素子形成領域を備える固体撮像素子において、
前記ドレイン領域として機能する基板深さが前記受光領域下よりも前記非受光領域下の方が深い
ことを特徴とする固体撮像素子。
【請求項２】
前記ドレイン領域として機能する基板の非受光領域下に溝部を形成する
ことを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
縦型オーバーフロードレイン構造を有し、不要電荷を排出するドレイン領域として機能する基板と、
該基板の上層に受光領域と非受光領域が形成された素子形成領域を備える固体撮像素子において、
前記ドレイン領域として機能する基板の担体濃度が前記受光領域下よりも前記非受光領域下の方が薄い
ことを特徴とする固体撮像素子。
【請求項４】
縦型オーバーフロードレイン構造を有し、不要電荷を排出するドレイン領域として機能する基板と、
該基板の上層に受光領域と非受光領域が形成された素子形成領域を備える固体撮像素子の製造方法において、
前記ドレイン領域として機能する基板の非受光領域下に溝部を形成する工程を備える
ことを特徴とする固体撮像素子の製造方法。
【請求項５】
縦型オーバーフロードレイン構造を有し、不要電荷を排出するドレイン領域として機能する基板と、
該基板の上層に受光領域と非受光領域が形成された素子形成領域を備える固体撮像素子の製造方法において、
前記ドレイン領域として機能する基板の担体濃度を前記受光領域下よりも前記非受光領域下を薄く形成する工程を備える
ことを特徴とする固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像素子及び固体撮像素子の製造方法に関する。詳しくは、受光領域よりも非受光領域におけるシャッタ電圧の影響を低減することによって、シャッタ電圧の印加による不具合を抑制しようとした固体撮像素子及びこうした固体撮像素子の製造方法に係るものである。
【背景技術】
【０００２】
図７は従来のＣＣＤ（Charge Coupled Device）固体撮像素子を説明するための模式的な断面図である。
従来のＣＣＤ固体撮像素子は、表層にＮ＋層１０１が形成されたｎ型シリコン基板１０２の上層にエピタキシャル層１０３が形成され、このエピタキシャル層内に、マトリクス状に配列された複数の受光部１０４、この受光部で取り込んだ電荷を垂直方向に転送する垂直電荷転送部１０５、垂直電荷転送部により転送された電荷を水平方向に転送する水平電荷転送部（図示せず）が設けられている。また、垂直電荷転送部に転送パルスを印加する転送電極１０６が垂直電荷転送部の上層に形成され、転送電極の上層には受光部領域に開口部１０７を有する遮光膜１０８が形成されている（例えば、特許文献１参照。）。
【０００３】
また、従来のＣＣＤ固体撮像素子では、電子シャッタを利用して、非感光期間に光発生し、受光部に蓄積された不要電荷を、オーバーフロードレインを構成するｎ型シリコン基板に捨てている（所謂縦型オーバーフロードレイン構造である。）。
【０００４】
【特許文献１】特開平１０−１４４９０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、最近のデジタルカメラ等の小型化、高画素化によりＣＣＤ固体撮像素子においては、チップサイズの小型化と多画素化の相反する需要を満たす為、画素サイズの縮小化の必要がある。そして、画素サイズの縮小化を図るために受光部領域の縮小や垂直電荷転送部の縮小を行なっている。
【０００６】
しかしながら、画素サイズの縮小化で受光部領域と垂直転送部のお互いの配置が接近し、それにより電子シャッタに対しての機能を分離するための充分な距離が取れない。この場合には、電子シャッタ時に垂直電荷転送部から基板方向へのポテンシャルバリアが確保できなくなり、垂直電荷転送部にまで電子シャッタがかかってしまうことが考えられる。なお、このことはセルサイズの大きな従来構造では生じなかった問題である。
【０００７】
また、上記ではＣＣＤ固体撮像素子を例に挙げて、電子シャッタ時における不具合の説明を行ったが、ＭＯＳ型撮像デバイスの場合であっても、シャッタ電圧が受光部の周辺に形成された周辺回路等に悪影響を及ぼすことが懸念される。
【０００８】
本発明は以上の点に鑑みて創案されたものであって、受光領域（受光部の形成領域）よりも非受光領域（受光部の非形成領域）におけるシャッタ電圧の影響を低減し、シャッタ電圧の印加による不具合を抑制しようとした固体撮像素子及びこうした固体撮像素子の製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
上記の目的を達成するために、本発明に係る固体撮像素子は、縦型オーバーフロードレイン構造を有し、不要電荷を排出するドレイン領域として機能する基板と、該基板の上層に受光領域と非受光領域が形成された素子形成領域を備える固体撮像素子において、前記ドレイン領域として機能する基板深さが前記受光領域下よりも前記非受光領域下の方が深くなる様に構成されている。
【００１０】
ここで、ドレイン領域として機能する基板の深さが受光領域下よりも非受光領域下の方が深いことによって、受光領域下よりも非受光領域下の方がシャッタ電圧による影響が小さくなる。
【００１１】
以下、この点について詳細に説明する。
図８は受光部（受光領域）の深さ方向の断面を示した一般的な模式図であり、受光部表面からＰ＋層、Ｎ層、Ｐ層、Ｎ＋層及びＮ型Ｓｉ基板の順に積層されている。また、図９は垂直転送部（非受光領域）の深さ方向の断面を示した一般的な模式図であり、垂直転送部表面からＰ＋層、Ｎ層、Ｐ層、Ｎ＋層及びＮ型Ｓｉ基板の順に積層されている。
ここで、Ｐ＋層は固定電圧（多くの場合は接地）が印加され、Ｎ型Ｓｉ基板は通常時には基板電圧が印加されており、この様に電圧が印加された場合には、受光部の深さ方向の断面電荷分布は図１０の様になる。
なお、Ｐ＋層が形成された領域（以下Ｐ１領域と言う。）、Ｎ層が形成された領域（以下Ｎ１領域と言う。）、Ｐ層が形成された領域（以下Ｐ２領域と言う。）、Ｎ＋層及びＮ型Ｓｉ基板が形成された領域（以下Ｎ２領域と言う。）のそれぞれにおいて空乏層がそれぞれの不純物濃度に相当する長さに形成され、Ｐ２領域のＰ層は不純物濃度がＮ１領域、Ｎ２領域のＮの不純物濃度に比べて薄いため、Ｎ１領域及びＮ２領域の空乏層の長さより長いのが一般的である。
【００１２】
さて、電子シャッタの動作原理は一般に、Ｎ型Ｓｉ基板に通常時の電圧に加えて更に高電圧（シャッタ電圧）を印加することによって、不要電荷をＮ型Ｓｉ基板に排出するものである。
ここで、基板電圧にシャッタ電圧が印加された場合を考えると、Ｎ２領域の＋の電荷が増えることから、それに対応してＰ１領域の−の電荷、Ｎ１領域の＋の電荷もそれぞれ増えることとなる。そして、空乏層で考えると、シャッタ電圧を増していくとＰ１領域の両端の空乏層がつながり、同様にＮ１領域の両端の空乏層がつながる電圧がある。この双方の空乏層がつながった電圧が電子シャッタ電圧となる（実際には信号電荷が蓄積した状態だと条件が異なるが、原理的には同様である。）。
【００１３】
ここで、Ｐ２領域及びＮ２領域と電子シャッタ電圧の関係を考えると、電子シャッタは上記の通り空乏層がつながることで達成されることから、（１）Ｐ２領域が距離的に短ければ空乏層がつながりやすい、（２）Ｐ２領域の不純物濃度が薄ければ空乏層がつながりやすい、（３）Ｎ２領域の不純物濃度が濃ければＰ２領域の空乏層がつながりやすいことが分かる。
なお、Ｐ１領域及びＮ１領域についても電子シャッタに関わるが、本発明では関係しないために、Ｐ１領域及びＮ１領域については従来と同様の構造とする。
【００１４】
このことからＰ２領域とＮ２領域を受光領域下と非受光領域下で作り分けることにより、それぞれに基板電圧と各層での空乏層の形成を調整できるため、受光領域での空乏層を非受光領域のそれより形成しやすくするようＰ２領域、Ｎ２領域を作ることによって受光領域下よりも非受光領域下の方がシャッタ電圧による影響を小さくできる。
【００１５】
従って、ドレイン領域として機能する基板の深さが受光領域下よりも非受光領域下の方が深くなる様に構成することによって、上述の通り、受光領域下よりも非受光領域下の方がシャッタ電圧による影響を小さくできる。
【００１６】
また、本発明に係る固体撮像素子は、縦型オーバーフロードレイン構造を有し、不要電荷を排出するドレイン領域として機能する基板と、該基板の上層に受光領域と非受光領域が形成された素子形成領域を備える固体撮像素子において、前記ドレイン領域として機能する基板の担体濃度が前記受光領域下よりも前記非受光領域下の方が薄くなる様に構成されている。
【００１７】
ここで、ドレイン領域として機能する基板の担体濃度が受光領域下よりも非受光領域下の方が薄くなる様に構成されることによって、受光領域下よりも非受光領域下の方がシャッタ電圧による影響を小さくできる。
【００１８】
また、上記の目的を達成するために、本発明に係る固体撮像素子の製造方法は、縦型オーバーフロードレイン構造を有し、不要電荷を排出するドレイン領域として機能する基板と、該基板の上層に受光領域と非受光領域が形成された素子形成領域を備える固体撮像素子の製造方法において、前記ドレイン領域として機能する基板の非受光領域下に溝部を形成する工程を備える。
【００１９】
ここで、ドレイン領域として機能する基板の非受光領域下に溝部を形成することによって、受光領域下よりも非受光領域下の方がシャッタ電圧による影響を小さくできる。
【００２０】
また、本発明に係る固体撮像素子の製造方法は、縦型オーバーフロードレイン構造を有し、不要電荷を排出するドレイン領域として機能する基板と、該基板の上層に受光領域と非受光領域が形成された素子形成領域を備える固体撮像素子の製造方法において、前記ドレイン領域として機能する基板の担体濃度を前記受光領域下よりも前記非受光領域下を薄く形成する工程を備える。
【００２１】
ここで、ドレイン領域として機能する基板の担体濃度を受光領域下よりも非受光領域下を薄く形成することによって、受光領域下よりも非受光領域下の方がシャッタ電圧による影響を小さくできる。
【発明の効果】
【００２２】
上記した本発明の固体撮像素子及び本発明の固体撮像素子の製造方法によって得られる固体撮像素子では、受光領域下よりも非受光領域下の方がシャッタ電圧による影響が小さいので、受光領域下に蓄積された不要電荷をドレイン領域に捨てるべく印加するシャッタ電圧によって非受光領域下に及ぼす影響を低減することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図１は本発明を適用した固体撮像素子の一例であるＣＣＤ固体撮像素子を説明するための模式的な断面図であり、ここで示すＣＣＤ固体撮像素子１は、表層にＮ＋層２が形成されたｎ型シリコン基板３の上層にエピタキシャル層４が設けられており、Ｎ＋層は受光部の形成領域に溝部５が形成されている。
【００２４】
なお、エピタキシャル層内には、従来のＣＣＤ固体撮像素子と同様に、マトリクス状に配列された複数の受光部６と、この受光部で取り込んだ電荷を垂直方向に転送する垂直電荷転送部７と、垂直電荷転送部により転送された電荷を水平方向に転送する水平電荷転送部（図示せず）が設けられている。更に、垂直電荷転送部に転送パルスを印加する転送電極８が垂直電荷転送部の上層に形成され、転送電極の上層にはＳｉＯ２層１５を介して受光部領域に開口部９を有する遮光膜１０が形成されている。
【００２５】
ここで、本実施例では、Ｎ＋層に溝部を形成することによって、オーバーフロードレインを構成するｎ型シリコン基板から受光部までの距離ａよりもｎ型シリコン基板から垂直電荷転送部までの距離ｂを長くしているが、ｎ型シリコン基板から受光部までの距離よりもｎ型シリコン基板から垂直電荷転送部までの距離が長くなるのであれば、必ずしもＮ＋層に溝部を形成する必要は無く、図２（ａ）で示す様に、溝部を形成したｎ型シリコン基板の表面に一定膜厚のＮ＋層を形成しても良いし、図２（ｂ）で示す様に、溝部を形成したｎ型シリコン基板のみであっても良い。
【００２６】
以下、上記したＣＣＤ固体撮像素子の製造方法について説明する。即ち、本発明を適用した固体撮像素子の製造方法の一例について説明する。
上記したＣＣＤ固体撮像素子の製造方法では、先ず、図３（ａ）で示す様に、ｎ型シリコン基板に、Ａｓ＋やＰ＋等の不純物注入を行なってＮ＋層２を形成した後に、図３（ｂ）で示す様に、ｎ型シリコン基板３表面を熱酸化してパッド酸化膜１１（ＳｉＯ２膜）を成長させ、パッド酸化膜の上層にアンモニア（ＮＨ３）とシラン（ＳｉＨ４）を反応させてシリコン窒化膜１２（Ｓｉ３Ｎ４）を堆積する。
【００２７】
次に、図３（ｃ）で示す様に、汎用のフォトリソグラフィー技術及びエッチング技術によって、後述する不純物の注入工程によって受光部を形成する領域１３（以下、受光部形成領域と言う）の周辺のシリコン窒化膜及びパッド酸化膜を除去する。
【００２８】
続いて、図３（ｄ）で示す様に、耐酸化性を有するシリコン窒化膜をマスクとして、熱酸化法によりシリコン窒化膜に覆われていない領域のｎ型シリコン基板表面上に厚いＳｉＯ２膜１４を成長させた後に、図３（ｅ）で示す様に、シリコン窒化膜を熱リン酸で、パッド酸化膜をフッ酸で除去する。
【００２９】
次に、図４（ｆ）で示す様に、エピタキシャル成長法によってエピタキシャル層４を形成した後に、図４（ｇ）で示す様に、受光部形成領域に不純物注入を行なってマトリクス状の受光部６を形成し、更に不純物注入を行なって垂直電荷転送部７及び水平電荷転送部（図示せず）も形成する。
【００３０】
その後、垂直電荷転送部を被覆する様に転送電極８を形成し、転送電極の上層にＳｉＯ２層１５を介して受光部領域に開口部９を有する遮光膜１０を形成することによって、図４（ｈ）で示す様なＣＣＤ固体撮像素子を得ることができる。
【００３１】
ここで、本実施例では、ＬＯＣＯＳ酸化を用いて溝部を形成する方法を例に挙げて説明を行ったが、溝部の形成方法はＬＯＣＯＳ酸化に限定されるものではなく、エッチング法等どの様な方法で溝部を形成しても良い。
【００３２】
なお、ＬＯＣＯＳ酸化を用いてｎ型シリコン基板に溝部を形成した後に、Ａｓ＋やＰ＋等の不純物注入を行なうことによって、図２（ａ）で示す様な溝部を形成したｎ型シリコン基板の表面に一定膜厚のＮ＋層を形成することができる。また、Ａｓ＋やＰ＋等の不純物注入を行なわなければ、図２（ｂ）で示す様なＮ＋層を有しないｎ型シリコン基板を得ることができる。
【００３３】
上記した本発明を適用したＣＣＤ固体撮像素子では、オーバーフロードレインを構成するｎ型シリコン基板から受光部までの距離が、ｎ型シリコン基板から垂直電荷転送部までの距離よりも短いために、受光部の方が垂直電荷転送部よりもシャッタ電圧の影響を受けやすい。従って、受光部に電子シャッタがかかった状態であっても垂直電荷転送部にはシャッタ電圧がかかりにくいこととなり、シャッタ電圧印加時に垂直電荷転送部からの信号漏れを抑制することができる。
【００３４】
なお、本実施例では、固体撮像素子の一例としてＣＣＤ固体撮像素子を例に挙げて説明を行ったが、ＭＯＳ型撮像デバイスの場合であっても、ｎ型シリコン基板から受光部までの距離を、ｎ型シリコン基板から受光部の周辺領域（以下、単に「周辺領域」と言う）までの距離よりも短くすることによって、受光部の方が周辺領域よりもシャッタ電圧の影響を受けやすくなり、受光部にシャッタ電圧を印加した際に、周辺領域に形成された周辺回路等に及ぼす悪影響を低減することができる。
【００３５】
図５は本発明を適用した固体撮像素子の他の一例であるＣＣＤ固体撮像素子を説明するための模式的な断面図であり、ここで示すＣＣＤ固体撮像素子１は、表層にＮ＋層２及びＮ層１６が形成されたｎ型シリコン基板の上層にエピタキシャル層が設けられており、受光部の形成領域にＮ＋層が形成され、受光部の形成領域の周辺にＮ＋層よりも担体濃度が小さなＮ層が形成されている。なお、上記した本発明を適用した固体撮像素子の一例と同様に、エピタキシャル層内には受光部、垂直電荷転送部、水平電荷転送部（図示せず）が形成されると共に、転送電極及び遮光膜が形成されている。
【００３６】
以下、上記したＣＣＤ固体撮像素子の製造方法について説明する。即ち、本発明を適用した固体撮像素子の製造方法の他の一例について説明する。
上記したＣＣＤ固体撮像素子の製造方法では、先ず、図６（ａ）で示す様に、ｎ型シリコン基板表面にレジストを塗布した後に、汎用のフォトリソグラフィー技術及びエッチング技術によって、受光部形成領域が開口したレジストパターン１７を形成する。
【００３７】
次に、図６（ｂ）で示す様に、レジストパターンが形成されたｎ型シリコン基板に、Ａｓ＋やＰ＋等の不純物注入を行なってＮ＋層を形成した後にレジストを除去する。
【００３８】
続いて、図６（ｃ）で示す様に、ｎ型シリコン基板に、ＡｓやＰの不純物注入を行なって、Ｎ層を形成した後、図６（ｄ）で示す様に、エピタキシャル成長法によってエピタキシャル層４を形成する。
【００３９】
その後、上記した本発明を適用した固体撮像素子の一例と同様にして受光部、垂直転送部、水平電荷転送部（図示せず）、転送電極、遮光膜を形成することによって、図６（ｅ）で示す様なＣＣＤ固体撮像素子を得ることができる。
【００４０】
ここで、本実施例では、ｎ型シリコン基板表層にＮ＋層及びＮ層を形成し、エピタキシャル成長法によってエピタキシャル層を形成した後に、受光部、垂直転送部等を形成する方法を例に挙げて説明を行ったが、高エネルギーでｎ型シリコン基板の深い位置に不純物を注入してＮ＋層及びＮ層を形成し、その後、ｎ型シリコン基板の浅い位置に不純物を注入して受光部、垂直電荷転送部等を形成しても良い。
【００４１】
上記した本発明を適用したＣＣＤ固体撮像素子では、受光部の形成領域にＮ＋層が形成され、垂直電荷転送部の形成領域にＮ層が形成されているために、受光部の方が垂直電荷転送部よりもシャッタ電圧の影響を受けやすい。従って、受光部に電子シャッタがかかった状態であっても垂直電荷転送部はシャッタ電圧がかかりにくいこととなり、シャッタ電圧印加時に垂直電荷転送部からの信号漏れを抑制することができる。
【００４２】
なお、本実施例では、固体撮像素子の一例としてＣＣＤ固体撮像素子を例に挙げて説明を行ったが、ＭＯＳ型撮像デバイスの場合であっても、受光部の形成領域にＮ＋層を形成し、周辺領域にＮ層を形成することによって、受光部の方が周辺領域よりもシャッタ電圧の影響を受けやすくなり、受光部にシャッタ電圧を印加した際に、周辺領域に形成された周辺回路等に及ぼす悪影響を低減することができる。
【図面の簡単な説明】
【００４３】
【図１】本発明を適用した固体撮像素子の一例であるＣＣＤ固体撮像素子を説明するための模式的な断面図である。
【図２】本発明を適用した固体撮像素子の一例の変形例を説明するための模式的な断面図である。
【図３】本発明を適用した固体撮像素子の製造方法の一例を説明するための模式的な断面図（１）である。
【図４】本発明を適用した固体撮像素子の製造方法の一例を説明するための模式的な断面図（２）である。
【図５】本発明を適用した固体撮像素子の他の一例であるＣＣＤ固体撮像素子を説明するための模式的な断面図である。
【図６】本発明を適用した固体撮像素子の製造方法の他の一例を説明するための模式的な断面図である。
【図７】従来のＣＣＤ固体撮像素子を説明するための模式的な断面図である。
【図８】受光部の深さ方向の断面を示した一般的な模式図である。
【図９】垂直転送部の深さ方向の断面を示した一般的な模式図である。
【図１０】受光部の断面電荷分布図である。
【符号の説明】
【００４４】
１    ＣＣＤ固体撮像素子
２    Ｎ＋層
３    ｎ型シリコン基板
４    エピタキシャル層
５    溝部
６    受光部
７    垂直電荷転送部
８    転送電極
９    開口部
１０    遮光膜
１１    パッド酸化膜
１２    シリコン窒化膜
１３    受光部形成領域
１４    ＳｉＯ２膜
１５    ＳｉＯ２層
１６    Ｎ層
１７    レジストパターン
【図１】
2006120750.tif 000003
【図２】
2006120750.tif 000004
【図３】
2006120750.tif 000005
【図４】
2006120750.tif 000006
【図５】
2006120750.tif 000007
【図６】
2006120750.tif 000008
【図７】
2006120750.tif 000009
【図８】
2006120750.tif 000010
【図９】
2006120750.tif 000011
【図１０】
2006120750.tif 000012