(57)【要約】【課題】  半導体素子の短絡部分を顕在化させ、短絡部分の分析を可能にする半導体素子の検査方法と、半導体素子の製造における歩留まりを上げる方法を提供する。【解決手段】  基板上に少なくとも第１電極層、半導体層および第２電極層をこの順で順次積層された半導体素子において、前記半導体層の短絡部分にのみ選択的に水溶液から金属酸化物を電気化学的に析出した後、前記金属酸化物を実質的に除去することを特徴とする。または、前記半導体層の短絡部分にのみ金属酸化物を析出した後に、第２電極を堆積し、前記金属酸化物の大部分とともに前記金属酸化物に堆積した第２電極を取り去る。【選択図】  図１
2006216762.tif 000002
【特許請求の範囲】
【請求項１】
基板上に少なくとも半導体層が積層された半導体素子の検査方法であって、前記半導体層の短絡部分にのみ選択的に水溶液から金属酸化物を電気化学的に析出させる工程と、前記金属酸化物を実質的に除去する工程とを有することを特徴とする半導体素子の検査方法。
【請求項２】
基板上に少なくとも第１電極層、半導体層および第２電極層をこの順で積層された半導体素子であって、前記半導体層の短絡部分の周囲に水溶液から電気化学的に析出した環状の金属酸化物が堆積され、前記環状の金属酸化物の外側には該環状の金属酸化物に接して第２電極が堆積され、かつ、前記環状の金属酸化物に取り囲まれた部分の前記半導体層上には、前記第２電極が存在していないことを特徴とする半導体素子。
【請求項３】
基板上に少なくとも第１電極層、第１半導体層、透明導電性の界面層、第２半導体層および第２電極層をこの順で順次積層された半導体素子であって、前記第１半導体層の短絡部分の周囲に水溶液から電気化学的に析出した環状の金属酸化物が堆積され、前記環状の金属酸化物に取り囲まれた部分の前記半導体層上には前記界面層が堆積されていないことを特徴とする半導体素子。
【請求項４】
基板上に少なくとも第１電極層、半導体層および第２電極層をこの順で積層する工程を有する半導体素子の形成方法であって、前記半導体層の短絡部分にのみ選択的に水溶液から金属酸化物を電気化学的に析出する工程と、前記半導体層及び前記金属酸化物層上に第２電極を堆積する工程と、前記金属酸化物を実質的に除去するとともに前記金属酸化物に堆積した第２電極を除去する工程とを有することを特徴とする半導体素子の形成方法。
【請求項５】
基板上に少なくとも第１電極層、第１半導体層、透明導電性の界面層、第２半導体層および第２電極層をこの順で積層する工程を有する半導体素子の形成方法であって、前記第１半導体層の短絡部分にのみ選択的に水溶液から金属酸化物を電気化学的に析出する工程と、前記第１半導体層及び前記金属酸化物上に前記界面層を堆積し、その後前記金属酸化物を実質的に除去するとともに前記金属酸化物に堆積した界面層を除去する工程とを有することを特徴とする半導体素子の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子、特に太陽電池や光センサーなどの光起電力素子およびその形成方法と検査方法に関し、とりわけ、半導体層の短絡部分に水溶液から金属酸化物を電気化学的に析出させることで、半導体素子の短絡部分を顕在化させ、短絡部分の分析を可能にする半導体素子の検査方法と、短絡部分の影響を取り除くことで半導体素子の製造における歩留まりを上げる技術に関する。
【背景技術】
【０００２】
従来から、非単結晶シリコン系半導体を用いた光起電力素子が一般によく知られている。その典型例として、ステンレス基板上にＺｎＯ、Ａｇを代表とする裏面反射層をスパッタ法などで堆積し、さらに膜面に平行なｐｉｎあるいはｎｉｐ接合を有する非晶質シリコンなどの非単結晶半導体膜を、プラズマＣＶＤ法などを用いて堆積した後、ＩＴＯやＳｎＯ２を代表例とする透光性導電性酸化物による光入射側電極を積層したものや、ガラス基板上にＳｎＯ２などの光入射側電極を堆積した後、非単結晶半導体膜を堆積し、ＺｎＯ、Ａｇなどによる裏面反射層を堆積したものが存在する。とくにこれら非単結晶シリコン光起電力素子は単結晶系光起電力素子と比較して、半導体層を非常に薄くできるため、材料コストが低く、将来、電力用太陽電池としてさらに発展することが期待されている。
【０００３】
光起電力素子は入射光エネルギーを電気エネルギーに変換する装置で、その中でも太陽電池は太陽光を電気エネルギーに変換するもので、広い波長域の光を効率的に変換することを特徴とする光起電力素子である。太陽電池に求められる最も重要な特性の一つとして高い変換効率が挙げられる。この目的を達成するためには、広い波長領域全体にわたって、無駄なく光を吸収する必要がある。その方法の１つとして、異なるバンドギャップを持つ半導体層を光活性層として持つ光起電力素子を複数積層する積層型構成とすることが知られている。（以後積層型光起電力素子とする）この積層型光起電力素子は光入射側にバンドギャップが相対的に大きい光起電力素子を配置してエネルギーの大きな短波長の光を吸収させ、その下にバンドギャップが相対的に小さい光起電力素子を配置して上の素子を透過したエネルギーの低い長波長の光を吸収させることにより広い波長域で効率よく光を吸収利用するものである。ここで重要な点は、光入射側に設けた光起電力素子と、その下部に設けた光起電力素子各々の光起電力素子の光吸収特性に適した波長領域の光を、各素子に導入することが必要であるということである。これは各々の光起電力素子が、その光活性層に用いられている半導体のバンドギャップにより入射光の利用可能な波長域が異なることに理由がある。すなわち、バンドギャップよりも小さなエネルギーを持つ光子は半導体に吸収されず利用することができない。バンドギャップより大きなエネルギーを持った光子は吸収されるものの、バンドギャップの大きさ以上のエネルギーはロスとなり利用することができない。積層型光起電力素子においては、その光入射側の素子には短波長領域の光をより多く、その下の光起電力素子には長波長領域の光のみをより多く選択的に吸収させることで変換効率が向上する。この問題の解決手段の一つとして、２つの光起電力素子の間に金属酸化物による透明導電性の界面層を設けて選択反射層として使うといった方法が知られている。例えば特許文献１には各素子間に短波長の光を反射し長波長の光を透過する導電層を設けるといった方法が開示されている。また特許文献２には、積層された光起電力層の層間に光散乱体を設け、これらの光散乱体が、入射した光の散乱度合を装置内奥へ進むに従い増加させるといった方法が開示されている。
【０００４】
以上、述べてきたような非単結晶シリコン半導体層は厚さ１００ｎｍ〜数μｍの極薄膜であり、半導体形成工程における熱応力、あるいは加工工程における外部応力などによってひびや割れが起きた場合、第１電極層と第２電極層が短絡状態となる場合がある。また半導体層形成工程で基板堆積表面に微小粉塵が付着すると、この微小粉塵付着部分は半導体層の形成されないピンホールなどになり、第１電極層と第２電極層が短絡状態となる場合がある。光起電力素子において短絡部分が多い場合、光起電力を有効に取り出せないという問題が生じる。この問題に対して従来から種々の対策（半導体形成工程の最適化やクリーン化など）がなされているが、光起電力素子を大面積化すると短絡は確率的に発生するようになり、光起電力素子を量産する場合において歩留まりを低下させる要因となっている。この問題を解決するため、光起電力素子を形成した後、素子を電解液に浸し、短絡部分に通電することで、短絡状態の表面電極を選択的にエッチングし、短絡部を除去する方法が特許文献３に記載されている。
【０００５】
しかしながら、前記選択的エッチングを施しても、光起電力素子の短絡状態を完全に修復することはできず、短絡部分が残ってしまう光起電力素子もあり、素子の製造における歩留まりを必ずしも完璧なレベルにまで上げることができずにいた。光起電力素子の短絡原因を追求し、それに対する対策を施すことで、素子の製造における歩留まりを上げることができる。実際には、短絡部分は目に見えないため、短絡部分の原因も明確にはならない。短絡部分を顕在化あるいは可視化することができれば、短絡の原因を追求することが可能となる。これまで、半導体素子の短絡部分などの欠陥を顕在化して検出する方法として各種の方法があり、特許文献４などに開示されている。以下に主なものを列挙する。
（１）液晶法：一定温度で相転移する液晶を使用し、半導体上にセンサーとして形成した液晶を短絡電流による発熱で相転移させる。微小短絡電流で高感度であるが、検査中は電圧を印加し続けないといけない。分解能は数十μｍである。
（２）フロリナート法、アルコール法：半導体を低沸点のフロリナートあるいは低融点のアルコールを用いて、短絡電流による発熱によりフロリナートあるいはアルコールを気化し、気泡を発生させる。特別な装置が必要であり、分解能は気泡の大きさで制限されて数百μｍである。
（３）赤外線カメラ法：短絡電流による発熱で発生する赤外線を、赤外線カメラで捕らえる。発熱による赤外線であるためコントラストがつけにくく、分解能が数百μｍから数ｍｍであり、微小分析には向いていない。また、検査中は電流を流し続けなければならず、該電流による発熱で短絡部分が変質する可能性がある。
（４）銅デコレーション法：短絡電流によって、銅を電気化学的に欠陥部に析出させる。分解能は数μｍから数十μｍである。
（５）電着法：短絡電流によって、絶縁性の高分子化合物である電着塗料を電着させる。
【０００６】
銅デコレーションの原理を示すと、アノード電極に半導体素子を置き、５ｍｍ程度の距離をおいて対向電極となるカソード電極を設置し、銅イオンの入った電解液中に浸す。半導体素子に短絡部分が存在する場合、そこで電流が集中的に流れることになり、銅が析出することになる。この銅のデコレートによって、全く見えなかった短絡部分が数μｍ〜１ｍｍ程度の大きさに拡大されるため、目視での確認が可能となる。しかしながら、銅デコレーションでは、短絡部分の数を検査するには最適な方法と言えるが、銅の析出した部分（短絡部分）の構造解析を行うために、銅を布などで取り去ると、析出した銅は柔らかくそしてもろいために、跡形もなく消え去る。そのため、デコレートした部分がどこか特定できなくなってしまう問題があった。
【０００７】
電着法においては、特許文献５に開示されているように、電着塗料中に半導体素子を浸漬し、前記半導体素子に適当な電圧を印加することにより半導体素子の低抵抗な部分のみに前記電着塗料を堆積することにより、低抵抗部分の電気抵抗が十分に高くなる。そのため、電着法は光起電力素子などの半導体素子の欠陥検査法だけでなく、短絡除去方法としても有効である。しかしながら電着塗料が付着した部分（短絡部分）の構造解析を行うためには、電着塗料を研磨して除去することになり、電着塗料とともに短絡部分が破壊されてしまう危険性があった。また、電着法はその原理から２Ｖ以上の印加電圧が必要であるため、光起電力素子において順方向に電圧を印加する場合は、素子の低抵抗な部分のみ選択的に電着させることが困難になり易いという問題があった。
【特許文献１】特開昭６３−７７１６７公報
【特許文献２】特許第３２０３１０６号
【特許文献３】特公平１−２８６３７１号
【特許文献４】特開平０７−２７０３６９
【特許文献５】特開平０６−１４０６４８
【特許文献６】特許公開２０００−１３３８２９号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
光起電力素子など、半導体素子の短絡欠陥部分の検出においては、液晶法や銅デコレーション法、電着法と同程度の分解能であることが望まれ、また短絡部分の顕在化の結果に保存性があること、すなわち顕在化させた結果が時間とともに変化しないこと、顕在化した結果を取り除いた後にも短絡部分の構造解析が可能なこと、などが求められる。
【０００９】
また、光起電力素子などの半導体素子の短絡部分のみ選択的に絶縁化し、素子の性能を十分に引き出す方法が求められている。
【００１０】
さらには、２つの光起電力素子の間に透明導電層による界面層を設けて選択反射層として使う積層型光起電力素子においては、どちらか一方の光起電力素子にある短絡部分があると、短絡電流が透明導電層である界面層内部を拡散し、その影響で優れた素子特性が得られない場合があった。短絡電流の影響を避けるためには、界面層を設けた後に電解液に浸し、短絡部分の界面層をエッチングして除去することも考えられるが、界面層の膜厚が厚い場合はエッチング時間が長くなり、生産性が悪い。また、短絡していない部分にもエッチングによる影響が現われ、光を有効利用するという本来の目的が果たせない。
【００１１】
本発明の目的は、短絡部分、例えば短絡電流の原因である異常物などを明確に検出することができる半導体素子の検査方法を提供することにある。さらには、短絡部分を有効に除去し、不導体化することで、半導体素子の歩留りを上げる新しい方法を提供する。また、界面層を設けた積層型半導体素子において、半導体層の短絡部分の影響を受けずに、高い変換効率を発現させる方法を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の半導体の検査方法は、基板上に少なくとも半導体層が積層された半導体素子の検査方法であって、前記半導体層の短絡部分にのみ選択的に水溶液から金属酸化物を電気化学的に析出させる工程と、前記金属酸化物を実質的に除去する工程とを有する半導体素子の検査方法である。
【００１３】
また、本発明の半導体素子およびその形成方法は、基板上に少なくとも第１電極層、半導体層および第２電極層をこの順で積層された半導体素子であって、前記半導体層の短絡部分の周囲に水溶液から電気化学的に析出した環状の金属酸化物が堆積され、前記環状の金属酸化物の外側には該環状の金属酸化物に接して第２電極が堆積され、かつ、前記環状の金属酸化物に取り囲まれた部分の前記半導体層上には、前記第２電極が存在していない半導体素子およびその形成方法である。
【００１４】
あるいは、基板上に少なくとも第１電極層、第１半導体層、透明導電性の界面層、第２半導体層および第２電極層をこの順で順次積層された半導体素子であって、前記第１半導体層の短絡部分の周囲に水溶液から電気化学的に析出した環状の金属酸化物が堆積され、前記環状の金属酸化物に取り囲まれた部分の前記半導体層上には前記界面層が堆積されていない半導体素子およびその形成方法である。
【発明の効果】
【００１５】
本発明を用いると、半導体素子の短絡部分にのみ選択的に金属酸化物を電気化学的に析出するという安価・簡便な方式にて、半導体素子、特に光起電力素子の短絡欠陥部分の検出が可能となる。さらには短絡部分の上部電極を除去した光起電力素子を実現することができ、光起電力素子の生産における歩留りの向上が図れる。また、光閉じ込め層としての透明導電層を界面層として持つ積層型の光起電力素子の高い性能を引き出すことが可能となる。
【発明を実施するための最良の形態】
【００１６】
水溶液から電気化学的な手段で、半導体層の上に金属酸化物を析出することが特許文献６に開示されている。この技術を用いれば、半導体層上に均一に金属酸化物を析出することができるが、析出の初期段階では、半導体層の最も電流が流れる部分にのみ析出が限定される。本発明者らは、電圧条件などの析出条件を調整することで、短絡部分にのみ選択的に金属酸化物が析出することが可能であることを見出した（図１（ａ）および図２（ａ））。さらに、酸化亜鉛などの金属酸化物は、銅に比べて半導体層への密着性が高く堅いために、物理的衝撃が加わると、周囲の半導体層に接している部分を環状に残して、大部分は割れて実質的に除去されることとなる（図１（ｂ））。すなわち、短絡部分を中心とした環状の金属酸化物のみが残ることになる（図２（ｄ））。本発明者らの解析によれば、環状の酸化亜鉛の中心、すなわち短絡部分の中心には凸状異常物や凹状異常物があった。そのような異常成長物が短絡の原因となっていると考えられる。
【００１７】
短絡部分に金属酸化物を析出した半導体層の上にスパッタ法などを用いて第２電極を形成する（図３（ａ））。銅デコレーション法で短絡部分に銅を析出した状態で第２電極を形成しようとしても、銅は簡単に取れてしまうため、短絡部分に銅が析出した状態で第２電極が堆積される場合だけでなく、析出した銅が取れて短絡部分が露出し、その上に第２電極が堆積されてしまう場合もある。本発明においては、析出した金属酸化物上に第２電極を形成後、物理的衝撃で該金属酸化物とともに第２電極を除去することができる（図３（ｂ））。すなわち、短絡部分の第２電極が除去され、短絡経路の不導体化が完成され、短絡電流の影響を受けない半導体素子が完成する。さらには、析出した金属酸化物の中でも、析出した金属酸化物の外周の半導体表面と接している部分は、短絡部分を中心として環状に残る。この環状の金属酸化物が第２電極よりも高抵抗な場合、短絡電流の拡散が抑制されて、より短絡抵抗の大きな半導体素子が得られる。一方、従来の第２電極の選択的エッチングによる短絡回復方法で得られた半導体素子は、短絡部分周囲の第２電極にもわずかながら短絡電流が流れるために、短絡部分に近付くにつれて第２電極の厚さは徐々に薄くなるが、完全には除去されずに残る場合があるため、短絡電流が流れることにより素子の動作に影響を及ぼす場合がある。本発明で作製した半導体素子を用いれば、短絡部分を中心とした一定の範囲までは第２電極が除去されており、一定の範囲外の部分は通常の第２電極が存在しているために、光起電力素子の変換効率など、半導体素子の電気的特性に影響を及ぼすことがない。
【００１８】
本発明においては、必要に応じて、短絡部分に金属酸化物を析出した半導体層の上にさらに界面層を形成することもできる（図４（ａ））。界面層を形成した後、物理的衝撃で金属酸化物とともに界面層を除去する（図４（ｂ））。さらにその上に半導体層を形成し、第２電極を積層することで、界面層を選択反射層として使う積層型光起電力素子が完成する。短絡部分に金属酸化物を析出させた半導体層の短絡電流は、金属酸化物とともに界面層は除去されているので、短絡電流が界面層内部を拡散することはない。つまり短絡部分の不導体化が確実に行われ、短絡電流の影響がない電圧電流カーブ（図５（ａ））を有する光起電力素子が実現する。ここで、短絡部分の界面層を除去していない場合、光起電力素子の暗電流および光電流に短絡電流の影響が現れるため（図５（ｂ）の５０１部分）、高い変換効率をもつ光起電力素子の実現は困難となる。
【００１９】
短絡部分に析出した金属酸化物を除去するための物理的衝撃とは、布やはけ、ブラシなどを用いた機械的摩擦や、流体、気体、粉体などよりなる流体による衝撃や、粘着テープによる剥離などの機械的引っ張りなどである。また、圧力ローラーなどを半導体表面に押し付けることにより、前記金属酸化物をあらかじめ破壊しておいた後に、前記機械的摩擦や流体による衝撃で、それらを除去してもよい。また、半導体素子に可とう性がある場合、ローラーを組み合わせて、半導体に反りを与えたり、曲げたりすることも前記金属酸化物を除去する方法として有効である。
【００２０】
以下、本発明の実施形態を図面に基づいて説明する。
【００２１】
図６は、本発明で電析プロセスを行う実験装置の構成図の一例である。ここでは、この実験装置を用いて半導体素子の検査および半導体素子の作製を行う。
【００２２】
〔実験装置の構成〕
図６の実験装置は、電析浴６０１がビーカー６０６内に保持され、陰極（−極）であるカソード６０２及び陽極（＋極）であるアノード６０３が共に電析浴６０１内に浸漬されており、カソード６０２側に電析膜が形成される構成となっている。ビーカー６０６は、加熱撹拌台６０７の上に置かれており、加熱撹拌台６０７により電析浴６０１は室温から１００℃程度までの範囲で加温され、かつ保温される。ビーカー６０６の底には、テフロン（登録商標）で被覆された磁気撹拌子６０８が置かれ、加熱撹拌台６０７による回転磁場に伴って磁気撹拌子６０８が電析浴６０１の撹拌を行う。カソード６０２は、電析浴６０１から電流が流れ込む電極であり、電気化学的には主に還元反応が進むことになる。また、アノード６０３は、電析浴６０１に向かって電流が流れ出す電極であり、電気化学的には主に酸化反応が進むことになる。アノードおよびカソードの電極間距離は０．５ｃｍ〜７ｃｍに設定される。電源６０９は、出力端子の負極側がカソード６０２に接続され、出力端子の正極側がアノード６０３へ接続されており、出力を電圧制御するポテンショスタットか、電流制御するガルバノスタットを用いる。本発明に用いられるアノード（対向電極）は、析出する金属酸化物を構成する金属と同じ物か、不溶性のものが用いられる。
【００２３】
以上の構成とした実験装置を、次のように操作して電析プロセスを行う。必要な成分の電析浴６０１を用意してビーカー６０６に満し、加熱と撹拌を起こす。カソード６０２とアノード６０３とを電析浴６０１内にセットし、温度が一定になったところで、電極に電流あるいは電圧を印加して金属酸化物の電析を開始する。電流値の正確な制御のために、被成膜基板となるカソード６０２のアノード対向面の反対側をマスキングテープでマスクするのがよい。電析を終了した後、成膜基板であるカソード２０２を外して純水で水洗し、エアーやオーブンで乾燥させる。このようにして得られたサンプルの表面を、電子顕微鏡（ＳＥＭ）で観察する。
【００２４】
〔電析浴〕
本発明に用いられる電析浴は、硝酸亜鉛や硝酸インジウムを水に溶かしたものの他、硝酸イオン，亜鉛イオン，インジウムイオンなどを別々の物質から補給することもできる。硝酸イオンは不可欠というわけではなく、酢酸イオン，蓚酸イオン，蟻酸イオン等のカルボン酸イオンを含むものでも可能である。硝酸イオンは酸化特性がよいために使いやすい。基本的に、金属酸化物として析出させる金属を、イオンや錯イオンとして電析浴が含むことが重要である。酸化亜鉛の析出には、亜鉛イオンあるいは亜鉛錯イオンを含む必要があり、酸化インジウムの析出には、インジウムイオンあるいはインジウム錯イオンを含む必要がある。電析浴の濃度としては、析出するのに充分な量の金属イオンあるいは金属錯イオンを含み得る濃度をもつこと、逆に濃度を高くしすぎて、不用意にｐＨなどを下げ過ぎて、または上げ過ぎて、アノードやカソードを浸食しないことなどを勘案して定める。通常は濃度を、０．０００１ｍｏｌ／Ｌ〜０．５ｍｏｌ／Ｌの範囲に設定し、安定な電析領域では、濃度の小さな変化は電析させる膜の特性を大幅には変えない。電析浴には、添加剤を加えることができる。例えば、糖類は異常成長を防止する効果があるので、安定した金属酸化物の析出には極めて好ましい。糖類としては、スクロース，グルコース，デキストリンなどがある。これら添加剤の添加量は０．１ｍｇ／Ｌ以上とするのが好ましい。電析浴の温度は、電析浴に含まれる物質と析出すべき金属酸化物によって変わる。例えば、硝酸亜鉛から電析する酸化亜鉛にあっては６０℃〜９５℃が好ましく、硝酸インジウムから電析する酸化インジウムにあっては２５℃〜６０℃が好ましく、酢酸亜鉛から電析する酸化亜鉛にあっては８０℃〜１００℃が好ましく、カルボン酸亜鉛から電析する酸化亜鉛にあっては一般に温度の高いことが好ましい。
【００２５】
〔金属酸化物〕
本発明に用いられる金属酸化物は、酸化亜鉛（ＺｎＯ），酸化インジウム、ＩＴＯ（Ｉｎ２Ｏ３＋ＳｎＯ２）などがある。析出した部分は、１μｍ〜１ｍｍの大きさであることが望ましく、とくに１μｍ〜１００μｍの大きさが好ましい。析出部分が１μｍより小さいと、短絡部分は目視で確認しにくくなる。また、析出部分が１００μｍより大きいと作業途中に破砕したり、破片が大きいために他の短絡部分を隠蔽してしまうなど、短絡部分の検出に影響を与える。金属酸化物の析出部分の大きさ、あるいは金属酸化物の膜厚は、電流密度と析出時間でほぼ決定される。電析反応に必要な電流は電流密度で０．１〜１００ｍＡ／ｃｍ２であるが、短絡部分にのみ選択的に金属酸化物が析出するように、電流密度と析出時間を調整する。電流密度を調整するためには電圧を変化させるが、カソードに設置される半導体が光起電力素子のようにダイオード特性を持ち、順方向にダイオード電流が流れる場合は、短絡部分にのみ選択的に金属酸化物を析出させるため、電圧はある程度の大きさで制限する必要がある。
【００２６】
〔半導体〕
本発明に用いられる半導体は、電気化学的な析出プロセスにおいてカソードの役目と、その上に成膜される膜の基板としての役目を果たす。これらの役目を果たすために、電析浴に対して溶けない，イオン化しないなどの耐薬品性があること、水素過電圧が高いこと、溶液に対して電析が可能な電位を保持できること、電析に可能な電荷のやり取りを行う電流を流しうることなどが必要とされる。これらの条件を満たすものとして、ＩｎＰ、ＧａＮなどのＩＩＩ−Ｖ族半導体、ＺｎＳなどのＩＩ−ＶＩ族半導体、Ｓｉ、ＧｅなどのＩＶ族半導体がある。これらには、ｐ型やｎ型の伝導性を制御するドーパンドを導入してもよい。また、その結晶性は、結晶、多結晶、微結晶、非晶質あるいはそれらの混合体とすることができる。
【００２７】
半導体は、それ自体が自立できる厚みを有するものでもよいし、ガラスなどの絶縁性基板あるいはステンレス（ＳＵＳ）などの導電性基板に薄膜として形成されたものでもよい。前者の例としては、先に挙げたＩｎＰ、ＧａＮ、Ｓｉ、Ｇｅなどがある。これらは単結晶のものを用いてよいが、多結晶のものを用いることも可能である。絶縁性基板を用いた後者の例としては、ガラスやセラミックの上に形成された非晶質あるいは微結晶または多結晶のＳｉ、ＳｉＧｅ、ＳｉＣなどが挙げられる。導電性基板を用いた後者の例としては、ＳＵＳ、Ａｌ、Ｃｕ、Ｆｅ、Ｃｒなどの金属あるいは金属コーティングを施したＰＥＴフィルムの上に形成された非晶質あるいは微結晶または多結晶のＳｉ、ＳｉＧｅ、ＳｉＣの薄膜半導体などが挙げられる。本発明では、半導体上に、選択的に短絡部分にのみ金属酸化物を析出させる目的があるため、半導体内で短絡部分とそうでない部分で、流れる電流量が大きく異なっていることが望ましい。
【００２８】
半導体素子としては、その目的に応じて、ｐ型半導体とｉ型半導体およびｎ型半導体を積層してなるｐｉｎ接合、ｐｎ接合、ショットキー接合、ヘテロ接合などが挙げられ、少なくともそれらのうち一つ以上を積層して構成される。半導体材料としては、非晶質シリコン、微結晶シリコン、多結晶シリコンやそれらの合金が用いられる。これらの半導体層を形成するには、高周波（ＲＦ）ＣＶＤ法、超高周波（ＶＨＦ）ＣＶＤ法、マイクロ波ＣＶＤ法、熱線（ＣＡＴ）ＣＶＤ法が、低コストが可能であり、また大面積化が容易であることから、好んで用いられる。また、二つ以上の接合を積層してなる半導体素子において、選択的反射層としてＺｎＯやＩＴＯなどの金属酸化物を界面層に用いてもよい。例えば、微結晶シリコンと非晶質シリコンのダブル型積層光起電力素子にＺｎＯの界面層などを用いたものが挙げられる。
【実施例】
【００２９】
次に、本発明の実施例について説明する。
【００３０】
（実施例１）
本発明の一実施例として、カソード６０２に、図７に示すようなｐｉｎ接合型微結晶シリコンシングルセルを取り付け、短絡部分の検出を行った。
（１）まず、ロール上のステンレス４３０からなる基板７０１（幅３５６ｍｍ×長さ６０ｍ）を界面活性剤による洗浄と水洗浄を施し、乾燥することで表面の汚れや異物を取り除いた。
（２）上記基板７０１上に公知のロール・ツー・ロール式のスパッタリング装置により厚さ８００ｎｍの裏面反射層Ａｇ７０２ａと厚さ２μｍの透明導電層ＺｎＯ７０２ｂによる第１電極７０２を堆積した。
（３）さらに上記裏面反射層７０２上にロール・ツー・ロール式のプラズマＣＶＤ装置によって、ｎ型非晶質シリコン膜からなるｎ型層７０３ａ、ｉ型微結晶シリコン膜からなるｉ型層７０３ｂ、ｐ型微結晶シリコン膜からなるｐ型層７０３ｃを積層し、半導体層７０３を形成した。
（４）上記半導体層７０３を形成したステンレス基板を、５ｃｍ×８ｃｍの大きさで切り出し、ビーカーに入れた電析浴を用いて、ＺｎＯを析出させた。電析浴には０．２ｍｏｌ／ｌの硝酸亜鉛水溶液を用意し、デキストリンを１０ｍｇ／ｌ混合し、８０℃に保持して用いた。電圧を１．３Ｖ印加し、電流密度を４ｍＡ／ｃｍ２（電流９０ｍＡ面積２２．６ｃｍ２）として、１０分間、半導体層の短絡経路の上に選択的にＺｎＯを析出させた。
（５）その後、半導体層表面を乾いた布で軽く拭き取ることで、析出したＺｎＯを取り去った後、圧空を吹き付けることにより、取り除いたＺｎＯを吹き飛ばした。任意の場所を直径７ｍｍの大きさでサンプルを切断し、ＳＥＭ観察を行った。
【００３１】
観察したＳＥＭ像が図２である。短絡部分にのみＺｎＯが析出していた（図２（ａ））。おおよそ、１０〜２００μｍの大きさのＺｎＯが析出していた。析出したＺｎＯの拡大像を図２（ｂ）に示す。また、横からの拡大像を図２（ｃ）に示す。ＺｎＯはドーム状に析出しており、その高さは上から見たドームの半径程度あった。また、ドームの周囲には、少し薄めのＺｎＯが円環状に成長していることがわかる。写真に写っているひびは、ＳＥＭ観察の際に、角度をつけるため、試料を折り曲げたために生じたものである。図２（ｄ）にＺｎＯを取り去った状態を示す。前述のドーム周囲の薄い円環状ＺｎＯが残っているため、ここが短絡部分でドーム状ＺｎＯが析出していた場所であることがわかる。円環状ＺｎＯの中央部には、凸状の突起物が残っていることがわかる。この突起物が短絡部分の原因であることが、以上の検査から導き出された。
【００３２】
（実施例２）
実施例１において（１）〜（４）までの工程を実施し、半導体層の短絡経路の上にＺｎＯを析出させた状態で、さらに第２電極として透明導電層を堆積することで、光起電力素子を形成することができる。
【００３３】
（１）〜（４）実施例１と同様にする。
（５）上記半導体層７０３の上にバッチ式のスパッタリング装置によって、厚さ８０ｎｍ、面積０．２５ｃｍ２のＩＴＯ（Ｉｎ２Ｏ３＋ＳｎＯ２）による第２電極７０４を２５個形成する。
（６）さらに上記第２電極７０４の上にバッチ式の電子ビーム蒸着装置によって、厚さ３００ｎｍ、太さ５０μｍのＡｕグリッド電極７０５を形成する。
（７）その後、第２電極表面を乾いた布で軽く拭き取ることで、短絡部分に析出したＺｎＯとその上に堆積したＩＴＯを取り去る。
（８）プラス電極と前記グリッド電極７０５を接続し、マイナス電極を前記基板７０１に接続して、暗状態における電圧電流特性を測定し、原点付近の傾きから短絡抵抗ＲｓｈＤａｒｋを求める。
【００３４】
（比較例１）
実施例１において（１）〜（３）までの工程を実施し、短絡経路上へのＺｎＯの析出を行なわずに、実施例２の工程（５）、（６）および（８）を実施する。
【００３５】
（比較例２）
工程（７）を実施しなかった以外は、実施例２と同じ工程を実施する。
【００３６】
本実施例で作製した光起電力素子は、短絡部分に析出したＺｎＯとともに、その上に堆積したＩＴＯが除去されるため、ＲｓｈＤａｒｋはかなり大きい。比較例１や比較例２で作製した光起電力素子と比較しても、格段の差がある。
【００３７】
（実施例３）
実施例１において（１）〜（３）までの工程を実施した後に、ロール・ツー・ロール式電析装置を用いて、半導体層の短絡経路の上にＺｎＯを析出させ、さらにその上に第２電極である透明導電層を堆積し、さらに半導体層を形成することで、より高効率な光起電力素子（図７）を形成することができる。
【００３８】
（１）〜（３）実施例１と同様にする。
（４）上記半導体層８０３の上に、公知のロール・ツー・ロール式電析装置を用いて、半導体層の短絡経路の上にＺｎＯを析出させる。
（５）さらにその上にロール・ツー・ロール式のスパッタリング装置によって、厚さ６００ｎｍのＩＴＯによる界面層８０４を形成する。
（６）上記界面層８０４を形成した後に、その表面に合成樹脂製のブラシによって摩擦を加え、短絡部分に析出したＺｎＯとともにその上に形成したＩＴＯを除去する。
（７）さらにその上に実施例１の工程（３）で用いたロール・ツー・ロール式のプラズマＣＶＤ装置と同様の装置によって、ｎ型非晶質シリコン膜からなるｎ型層８０５ａ、ｉ型非晶質シリコン膜からなるｉ型層８０５ｂ、ｐ型微結晶シリコン膜からなるｐ型層８０５ｃを積層し、半導体層８０５を形成する。
（８）上記半導体層８０５の上にバッチ式のスパッタリング装置によって、厚さ８０ｎｍ、面積０．２５ｃｍ２のＩＴＯによる第２電極８０６を２５個形成する。
（９）さらに上記第２電極８０６の上にバッチ式の電子ビーム蒸着装置によって、厚さ３００ｎｍ、太さ５０μｍのＡｕグリッド電極８０７を形成する。
（１０）プラス電極と前記グリッド電極８０７を接続し、マイナス電極を前記基板８０１に接続して、暗状態における電圧電流特性を測定し、光起電力素子の変換効率と短絡抵抗ＲｓｈＤａｒｋを求める。
【００３９】
（比較例３）
工程（４）による短絡部分へのＺｎＯ析出を実施せず、また工程（６）を省き、それ以外は実施例３と同様にして光起電力素子を形成し、変換効率とＲｓｈＤａｒｋを測定する。
【００４０】
（比較例４）
工程（６）を実施しない以外は実施例３と同様にして、光起電力素子を形成し、変換効率とＲｓｈＤａｒｋを測定する。
【００４１】
比較例３や比較例４で得られた光起電力素子の電圧電流カーブは、図５（ｂ）のような形状となり、暗電流が大きくＲｓｈＤａｒｋが低い。また、変換効率はその影響を受けて、選択的反射を行なう界面層を挿入した効果が得られない。本実施例で作製することができる光起電力素子の電圧電流カーブは図５（ａ）のような形状となり、高い変換効率が得られる。
【図面の簡単な説明】
【００４２】
【図１】本発明にかかる半導体素子の検査方法の断面模式図である。
【図２】本発明の一実施例である半導体素子の検査結果を示すＳＥＭ写真である。（ａ）短絡部分に酸化亜鉛を析出させた微結晶シリコン光起電力素子の表面、（ｂ）短絡部分に析出した酸化亜鉛の拡大像、（ｃ）短絡部分に析出した酸化亜鉛の横からの拡大像、（ｄ）析出した酸化亜鉛を除去した状態
【図３】本発明にかかる光起電力素子の構成を示す断面模式図である。
【図４】本発明にかかる界面層を有する光起電力素子の構成を示す断面模式図である。
【図５】本発明にかかる光起電力素子の電圧電流カーブである。
【図６】実施形態を示す電析プロセスを行う製造装置の構成図である。
【図７】本発明にかかる光起電力素子の層構成を示す断面概略図である。
【図８】本発明にかかる界面層を有する光起電力素子の層構成を示す断面概略図である。
【符号の説明】
【００４３】
１０１，３０１，４０１  基板
１０２，３０２  半導体層
１０３，３０３，４０３  短絡経路
１０４，３０４，４０４  金属酸化物
１０４，３０５，４０８  第２電極
１０５，３０６，４０６  金属酸化物がとれた跡
４０２  第１半導体層
４０７  第２半導体層
４０５  界面層
６０１  電析浴（水溶液）
６０２  陰極（−極）であるカソード
６０３  陽極（＋極）であるアノード
６０４，６０５  クリップ
６０６  ビーカー
６０７  加熱撹拌装置
６０８  磁気撹拌子
６０９  電源
７０１，８０１  ＳＵＳ基板
７０２，８０２  第１電極
７０２ａ，８０２ａ  裏面反射層
７０２ｂ，８０２ｂ  透明導電層
７０３  半導体層
８０３  第１半導体層
７０３ａ，８０３ａ，８０５ａ  ｎ型非晶質シリコン層
７０３ｂ，８０３ｂ  ｉ型微結晶シリコン層
８０５ｂ  ｉ型非晶質シリコン層
７０３ｃ，８０３ｃ，８０５ｃ  ｐ型微結晶シリコン層
８０４  界面層
８０５  第２半導体層
７０４，８０６  第２電極
７０５，８０７  グリッド電極
【図１】
2006216762.tif 000003
【図２】
2006216762.tif 000004
【図３】
2006216762.tif 000005
【図４】
2006216762.tif 000006
【図５】
2006216762.tif 000007
【図６】
2006216762.tif 000008
【図７】
2006216762.tif 000009
【図８】
2006216762.tif 000010