(57)【要約】【課題】コンタクトホール内のダメージ層や自然酸化膜を十分に除去することが困難であった。【解決手段】絶縁膜１３をドライエッチングすることにより導電層１２を露出するコンタクトホール１４を形成し、露出した導電層１２上に酸化性ガスから励起されるプラズマを供給して、コンタクトホール１４内に生成されたダメージ層１５をドライ洗浄し、ドライ洗浄によりコンタクトホール１４内に生成された生成物１６をウェット処理により除去し、ＮＦ３、ＨＦのいずれかを含むガスを用いてドライ処理し、ウェット処理によりコンタクトホール１４内に形成された自然酸化膜１７をエッチングし、熱処理によりエッチングにより生成された生成物を除去する。【選択図】      図１
2006216854.tif 000002
【特許請求の範囲】
【請求項１】
導電層上に形成された絶縁膜をドライエッチングすることにより、前記絶縁膜に前記導電層を露出する接続孔を形成し、
露出した前記導電層上に酸化性ガスから励起されるプラズマを供給して、前記接続孔内に生成されたダメージ層をドライ洗浄し、
前記ドライ洗浄により前記接続孔内に生成された生成物をウェット処理により除去し、
NF３、HFのいずれかを含むガスを用いたドライ処理により、前記ウェット処理により前記接続孔内に形成された酸化膜をエッチングし、
前記エッチングにより生成された生成物を熱処理により除去する
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記導電層は、ＣｏＳｉｘ、ＮｉＳｉｘ、ＥｒＳｉｘ、ＰｔＳｉｘ、Ｐｄ２Ｓｉｘのいずれかであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記ウェット処理は、過酸化水素を含む溶液が用いられることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
導電層上に積層されたシリコン窒化膜とシリコン酸化膜をドライエッチングすることにより、前記シリコン窒化膜とシリコン酸化膜に前記導電層を露出する接続孔を形成し、
NF３、HFのいずれかを含むガスを用いたドライ処理により、前記接続孔内に形成された前記シリコン窒化膜とシリコン酸化膜との段差をエッチングし、
前記エッチングにより生成された生成物を熱処理により除去する
ことを特徴とする半導体装置の製造方法。
【請求項５】
前記ドライ処理と熱処理は真空断絶なしに行なわれることを特徴とする請求項１又は４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に係わり、特に、接続孔、例えばコンタクトホールの形成方法に関する。
【背景技術】
【０００２】
半導体装置において、トランジスタと、その上の配線層を電気的に接続したり、下層配線層と上層配線層を電気的に接続したりするため、導電材料で形成されたプラグが使用される。このため、例えばトランジスタを覆う絶縁膜や下層配線層と上層配線層との間の絶縁膜にコンタクトホールやビアホールとしての接続孔が形成され、この接続孔内に導電材料が埋め込まれてプラグが形成される。
【０００３】
例えばコンタクトホールを形成する場合、例えばＲＩＥ（反応性イオンエッチング）を用いて、絶縁膜がエッチングされる。このエッチングの際、コンタクトホールの側壁や底部には、ダメージ層が形成される。このダメージ層は、例えばウェット処理により除去される。しかし、ダメージ層が除去された後にコンタクトホールの底部に露出される例えば金属シリサイド層等の導電層の表面は不均一であり、且つダメージ層を除去する際に、再度、異なったダメージ層や自然酸化膜が形成されている。このように、ダメージ層や自然酸化膜が残った状態でコンタクトホール内にバリアメタルを形成した場合、コンタクト抵抗が上昇し、トランジスタの特性が劣化する。したがって、ダメージ層や自然酸化膜を確実に除去する必要がある。
【０００４】
従来、コンタクトホール内に形成されたダメージ層を除去するため、ドライ洗浄だけを用いた技術が開発されている（例えば特許文献１参照）。
【０００５】
しかし、上記従来の洗浄方法では、コンタクトホール内のダメージ層や自然酸化膜を十分に除去することが困難であった。
【０００６】
また、積層された複数の絶縁膜内にコンタクトホールを形成した場合、このコンタクトホール内に段差が生じることがあり、これを除去する技術の開発が望まれている。
【特許文献１】特開２０００−２３６０２１
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、コンタクトホール内のダメージ層や自然酸化膜、或いは段差を十分に除去することが可能な半導体装置の製造方法を提供しようとするものである。
【課題を解決するための手段】
【０００８】
本発明の半導体装置の製造方法の第１の態様は、導電層上に形成された絶縁膜をドライエッチングすることにより、前記絶縁膜に前記導電層を露出する接続孔を形成し、露出した前記導電層上に酸化性ガスから励起されるプラズマを供給して、前記接続孔内に生成されたダメージ層をドライ洗浄し、前記ドライ洗浄により前記接続孔内に生成された生成物をウェット処理により除去し、NF３、HFのいずれかを含むガスを用いたドライ処理により、前記ウェット処理により前記接続孔内に形成された酸化膜をエッチングし、前記エッチングにより生成された生成物を熱処理により除去する。
【０００９】
本発明の半導体装置の製造方法の第２の態様は、導電層上に積層されたシリコン窒化膜とシリコン酸化膜をドライエッチングすることにより、前記シリコン窒化膜とシリコン酸化膜に前記導電層を露出する接続孔を形成し、NF３、HFのいずれかを含むガスを用いたドライ処理により、前記接続孔内に形成された前記シリコン窒化膜とシリコン酸化膜との段差をエッチングし、前記エッチングにより生成された生成物を熱処理により除去する。
【発明の効果】
【００１０】
本発明によれば、コンタクトホール内のダメージ層や自然酸化膜、或いは段差を十分に除去することが可能な半導体装置の製造方法を提供できる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について、図面を参照して説明する。
【００１２】
（第１の実施形態）
図１（ａ）−（e）は、第１の実施形態に係る半導体装置の製造方法を示している。第１の実施形態は、例えばシリサイド層にメタルコンタクトを形成する例を示している。
【００１３】
図１（ａ）に示すように、例えばシリコン基板１１の表面に導電層としてのシリサイド層１２が形成される。このシリサイド層１２は、例えばＣｏＳｉｘ、ＮｉＳｉｘ、ＥｒＳｉｘ、ＰｔＳｉｘ、Ｐｄ２Ｓｉｘのいずれかである。しかし、これに限定されるものではない。この実施形態は、シリサイド層１２がＮｉＳｉの場合を示している。したがって、以下、シリサイド層１２をＮｉＳｉ層１２と記載する。このＮｉＳｉ層１２の上には、絶縁膜、例えばシリコン酸化膜１３が形成される。この絶縁膜はシリコン酸化膜に限定されるものではなく、他の材料を適用することも可能である。
【００１４】
次に、図１（ｂ）に示すように、図示せぬ例えばレジストパターンをマスクとしてシリコン酸化膜１３がＲＩＥによりエッチングされ、接続孔例えばコンタクトホール１４が形成される。エッチングガスとしては、例えばＣＦ４にＨ２を添加したガスが用いられる。このようにして形成されたコンタクトホール１４の底部には、ダメージ層１５が形成される。このダメージ層１５は、エッチング時に生じた損傷及びエッチング生成物を含んでおり、図２に（１）で示すように、主として例えばＦ、Ｃ、Ｓｉ−Ｏにより形成されている。尚、図２は、本実施形態及び従来の方法を用いて処理された半導体装置をＸＰＳ（Ｘ線電子分光法）により分析した際に観察された元素の割合を示している。
【００１５】
このように、上記エッチング後、コンタクトホール１４の底部には、ダメージ層１５が存在するため、コンタクトホール１４の底部に露出するＮｉＳｉ結合ピークは、ＸＰＳによる分析の結果、図３に（１）で示すように小さい。
【００１６】
従来、コンタクトホールを形成した後、ウェット処理により洗浄が行なわれていた。このウェット処理は、コンタクトホールの形成時に生成されたＦ、Ｃと、コンタクトホール底部に形成された酸化膜を除去する目的で行なわれていた。ウェット処理後のＸＰＳによる分析の結果を示すのが、図２の（２）、図３の（２）であるが、このようなウェット処理により、図２に（２）で示すように、Ｆ、Ｃは除去される。しかし、図４（ｂ）に示すように、コンタクトホール底部のＮｉＳｉ表面上に５ｎｍ程度の酸化膜が新たに形成される。このため、ウェット処理のみの場合、ＮｉＳｉ層の表面を十分に洗浄することは困難であり、図６に（１）で示すように、ＸＰＳによる分析結果においても、ＮｉＳｉ層の表面上に形成された酸化膜により、Ｎｉ−Ｓｉのピークが小さいことが分かる。また、図５に（１）で示すように、ウェット処理の場合、形成された酸化膜がコンタクト抵抗を上昇させる原因となっていることが分かる。
【００１７】
このため、ウェット処理に代えて、前記特許文献１に記載されるような、ＮＦ３ガスを用いたドライ処理を行うことが考えられる。このドライ処理の場合、Ｆ，Ｃを除去した際、ＮｉＳｉ層上に酸化膜が形成されることがない。しかし、前記ドライ処理は、コンタクトホール形成時に生じたエッチングのダメージ層を除去する能力が不足している。このため、単純にウェット処理をドライ処理に置き換えただけでは、図５に（２）で示すように、図５に（１）で示すウェット処理と比較してコンタクト抵抗が上昇してしまう。
【００１８】
そこで、第１の実施形態では、例えばレジストパターンを除去した後、コンタクトホール形成時に生成されたエッチングのダメージ層１５を除去するため、ドライ洗浄としてのアッシング処理が行なわれる。このアッシング処理は、酸化性ガス、例えば酸素ガス（O２）やオゾン（Ｏ３）から励起されたプラズマが用いられる。また、アッシング処理時の基板１１の温度は、例えば１５０℃以上４００℃以下の範囲が好ましい。１５０℃より低い温度の場合、ダメージ層１５を十分に除去することが困難である。また、ＮｉＳｉ層１２を例えばトランジスタのソース・ドレイン領域やゲート電極に形成している場合、４００℃より高い温度では、トランジスタの特性劣化を招くことなく処理することが困難である。さらに良好な結果を得るためには、２５０℃以上３００℃以下であることが望ましい。このように、ダメージ層１５をアッシング処理することにより、図２に（３）で示すように、ダメージ層１５を構成するＦ、Ｃをほぼ除去することができる。
【００１９】
しかし、アッシング処理を行なった場合、図１（ｃ）に示すように、ＮｉＳｉ層１２の表面にアッシングの生成物１６が形成される。この生成物１６は、図６の（２）、図３の（３）に示すように、例えばＳｉ−Ｏ、Ｎｉ−Ｏ（Ｆ）を含んでいる。しかも、図６に（２）で示すアッシング処理により生じたＮｉ２Ｏ３のピーク値は大きく、Ｎｉ−Ｏ（Ｆ）は、ドライ処理により除去することが困難である。
【００２０】
そこで、第１の実施形態は、アッシング処理により生成された生成物１６（以下、Ｎｉ−Ｏ（Ｆ）層１６と称す）をウェット処理により除去する。このウェット処理は、例えば先ず硫酸と過酸化水素水とからなる硫酸過水により処理し、この後、過酸化水素水とコリン水溶液とにより処理される。このように、アッシング処理の後、ウェット処理することにより、Ｎｉ−Ｏ（Ｆ）層１６を除去することができる。
【００２１】
図６に示す（３）、図２に示す（４）、図３に示す（４）は、それぞれアッシング処理後、ウェット処理した場合を示している。図６の（３）から明らかなように、図６の（１）で示すウェット処理のみの場合に比べて、コンタクトホール１４の底部に現れるＮｉＳｉのピーク値が大きくなる。すなわち、アッシング処理及びウェット処理によりダメージ層１５、Ｎｉ−Ｏ（Ｆ）層１６が十分に除去されていることが分かる。
【００２２】
しかし、上記ウェット処理を行なった場合、図１（ｄ）に示すように、コンタクトホール１４の底部に自然酸化膜１７が形成される。そこで、このコンタクトホール底部の自然酸化膜１７を、例えばＮＦ３、ＨＦのいずれかを含むガスを用いたドライ処理によりソフトエッチングすることにより除去する。尚、このガスとして、好ましくは、例えば（ＮＦ３、ＮH3）、（ＮＦ３、Ｎ２、Ｈ２）、又は（ＨＦ、ＮH３）のような組み合わせで用いられる。さらに、このドライ処理における基板１１の温度は、例えば−２０℃以上＋３０℃以下の範囲が好ましい。処理温度が−２０℃未満の場合、及び＋３０℃より高い場合、自然酸化膜をエッチングすることが困難となる。さらに良好な結果を得るためには、−２０℃以上＋２５℃以下が望ましい。
【００２３】
この後、前記自然酸化膜を除去するエッチングにおいて生成された、図示せぬ僅かな生成物、例えば（ＮＨ４）２ＳｉＦ６を熱処理により除去する。この熱処理における基板１１の温度は、例えば１００℃以上４００℃以下であることが好ましい。１００℃未満の場合、生成物を十分に除去することが困難であり、４００℃を越える場合、トランジスタの性能が劣化するおそれがある。さらに良好な結果を得るためには、１５０℃以上４００℃以下の範囲が望ましい。しかし、熱処理の上限温度は、トランジスタの性能が許す範囲で上げることが可能である。また、前記ドライ処理と熱処理は、自然酸化膜の再形成を防止するため、真空断絶なしに行なわれることが望ましい。
【００２４】
上記ドライ処理と熱処理により、コンタクトホール底部の自然酸化膜１７を除去でき、図１（ｅ）に示すように、ＮｉＳｉ層１２の表面を露出することができる。このように、コンタクトホール１４を形成した後、アッシング処理、ウェット処理、ドライ処理、及び熱処理を順次行なうことにより、ＮｉＳｉ層１２の表面からエッチングのダメージ層１５、Ｎｉ−Ｏ（Ｆ）層１６、及び自然酸化膜１７を除去することができ、図６の（４）、図２の（５）、図３の（５）に示すように、清浄なＮｉＳｉ層１２を露出させることができる。
【００２５】
この後、コンタクトホール１４の内部に、金属材料により、単層又は複数層のバリアメタル１８が、例えばスパッタリングやＣＶＤ法により形成される。次いで、コンタクトホール１４内が、図示せぬ金属材料により埋め込まれ、コンタクトプラグが形成される。ここでの金属材料としては、例えばＴｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、ＷＮ、Ｃｕ、Ａｌ等が用いられる。
【００２６】
上記のように、清浄なＮｉＳｉ層１２の表面にバリアメタル１８を成膜することにより、図７に（１）で示すように、同図に（２）で示す従来例に比べて、安定で低いコンタクト抵抗を実現できる。
【００２７】
また、前記バリアメタルの形成は、コンタクトホールの底部に露出したＮｉＳｉ層１２が大気に晒されることなく、連続した工程により行なわれることが望ましい。このため、例えばコンタクトホールの形成に用いたチャンバーに連結されてクラスター化された別のチャンバー内において、バリアメタルが形成される。
【００２８】
第１の実施形態によれば、ＮｉＳｉ層１２上のシリコン酸化膜１３にコンタクトホール１４を形成し、レジストを除去した後、ドライ洗浄としてのアッシング処理、ウェット処理、ドライ処理、及び熱処理を順次行なうことにより、ＮｉＳｉ層１２の表面からエッチングのダメージ層１５、Ｎｉ−Ｏ（Ｆ）層１６、及び自然酸化膜１７を除去することができる。したがって、コンタクトホール１４の底部に清浄なＮｉＳｉ層１２を露出させることができるため、安定で低いコンタクト抵抗を実現できる。
【００２９】
（第２の実施形態）
第１の実施形態は、コンタクトホール内のダメージ層、エッチング生成物及び自然酸化膜を除去した。第１の実施形態の処理は、例えばエッチングの選択比が異なる複数の絶縁膜内に形成されたコンタクトホールの段差を緩和するためにも適用できる。
【００３０】
すなわち、ＮｉＳｉや浅い拡散層に対する後工程での熱履歴を低減するため、例えばＣＶＤ法により形成されたシリコン窒化膜とシリコン酸化膜がコンタクトプロセスに適用されている。これらシリコン窒化膜とシリコン酸化膜は、従来８００℃以上で形成した酸化膜に比べて、ドライエッチング及びウェットエッチングにおけるエッチング速度が速い。特に、ウェットエッチングにおけるエッチング速度の差が大きい。具体的には、シリコン窒化膜のフッ酸（ＨＦ）水溶液によるエッチング速度は、８００℃以上で形成した酸化膜に対して、例えば１０倍以上速い。また、シリコン酸化膜のフッ酸水溶液によるエッチング速度は、８００℃以上で形成した酸化膜に対して例えば２倍以上速い。このため、積層されたシリコン窒化膜とシリコン酸化膜にＲＩＥによりコンタクトホールを形成する場合、或いはコンタクトホール内にバリアメタルを形成する際の前処理において行なわれるウェット処理により、コンタクトホールの側面に段差が生じる。この状態で、コンタクトホール内にバリアメタルを形成した場合、バリアメタルによるコンタクトホールのカバレージが劣化し、コンタクト抵抗の増加、及びリークが発生する。
【００３１】
そこで、第２の実施形態は、上記第１の実施形態における処理を適用することにより、コンタクトホール内の段差を緩和する。
【００３２】
以下、第２の実施形態に係る製造方法について説明する。
【００３３】
図８（ａ）（ｂ）（ｃ）は、第２の実施形態に係る半導体装置の製造方法を示している。
【００３４】
図８（ａ）に示すように、例えば導電層２１の表面に、例えばＣＶＤ法により、シリコン窒化膜２２が形成され、このシリコン窒化膜２２の上に例えばＣＶＤ法により、シリコン酸化膜２３が形成される。導電層２１は、例えばシリコン、ポリシリコン、アモルファスシリコン、ＣｏＳｉ２、ＮｉＳｉ、ＴｉＮ、Ｗ、ＷＮであり、これに限定されるものではない。
【００３５】
次に、図８（ｂ）に示すように、図示せぬレジストパターンをマスクとして、シリコン酸化膜２３、シリコン窒化膜２２がＲＩＥによりエッチングされ、シリコン酸化膜２３、シリコン窒化膜２２内にコンタクトホール２４が形成される。エッチングガスとしては、例えばＣＦ４にＨ２を添加したガス、或いはＮＦ３系のガスが用いられる。このエッチングにより、コンタクトホール２４内には、段差やダメージ層が生じている。
【００３６】
この後、第１の実施形態と同様にして、ドライ洗浄としての例えばアッシング処理により図示せぬダメージ層が除去され、次いで、例えば硫酸過水、過酸化水素水とコリン水溶液により、順次ウェット処理される。このウェット処理によりアッシング処理により生成された生成物が除去される。また、このウェット処理において、シリコン窒化膜２２とシリコン酸化膜２３のエッチング速度の差により、図８（ｂ）に示すように、段差２５が形成される。この段差２５は、例えば１ｎｍ程である。
【００３７】
この後、ＮＦ３、ＨＦのいずれかを含んだガスを用いてドライ処理が行われる。このドライ処理により、コンタクトホール２４内のシリコン酸化膜２３内壁がエッチングされ、図８（ｃ）に示すように、コンタクトホール２４の側面に形成された段差２５が緩和される。
【００３８】
次いで、第１の実施形態と同様に、熱処理により、上記ドライ処理において生成された生成物が除去される。
【００３９】
この後、例えばスパッタリング法やＣＶＤ法を用いて、単層又は複数層からなるバリアメタル２６が形成され、次いで、コンタクトホール２４内に例えば金属層２７が形成される。
【００４０】
上記第２の実施形態によれば、コンタクトホール２４を形成後、ドライ洗浄としてのアッシング処理、ウェット処理、ＮＦ３、ＨＦのいずれかを含んだガスによるドライ処理、及び熱処理を行なっている。このため、コンタクトホール２４内に形成された段差２５を緩和することができる。したがって、コンタクトホール２４内にバリアメタルを形成した場合、コンタクトホール内のカバレージが良好となり、コンタクト抵抗の上昇を防止でき、リークの発生を防止できる。
【００４１】
尚、第２の実施形態において、コンタクトホール内の段差を解消するためには、アッシング処理、ウェット処理、ＮＦ３、ＨＦのいずれかを含んだガスによるドライ処理、及び熱処理の全てを行なう必要はなく、少なくともＮＦ３、ＨＦのいずれかを含んだガスによるドライ処理、及び熱処理を行なえばよい。
【００４２】
また、上記各実施形態は、コンタクトホールを形成する場合について説明した。しかし、これに限定されるものではなく、例えば下層配線と上層配線を接続するビアホールの形成に上記各実施形態を適用することも可能である。
【００４３】
その他、本発明は、上記実施形態に限定されるものではなく、発明の要旨を変えない範囲で種々変形実施可能なことは勿論である。
【図面の簡単な説明】
【００４４】
【図１】図１（ａ）乃至（ｅ）は、第１の実施形態に係る半導体装置の製造方法を示す断面図。
【図２】第１の実施形態と従来の製造方法により処理された半導体装置をＸ線電子分光法により分析した結果を示す図。
【図３】第１の実施形態と従来の製造方法により処理された半導体装置をＸ線電子分光法により分析した結果を示す図。
【図４】図４（ａ）（ｂ）は、第１の実施形態に係り、ウェット処理前後の半導体装置の状態を示す走査型電子顕微鏡（ＴＥＭ）写真。
【図５】ドライ処理とウェット処理によるコンタクト抵抗のばらつきを示す図。
【図６】第１の実施形態により処理された半導体装置をＸ線電子分光法により分析した結果を示す図。
【図７】第１の実施形態と従来のコンタクト抵抗のばらつきを示す図。
【図８】図８（ａ）（ｂ）（ｃ）は、第２の実施形態に係る半導体装置の製造方法を示す断面図。
【符号の説明】
【００４５】
１１…シリコン基板、１２…導電層（シリサイド層）、１３…シリコン酸化膜、１４…コンタクトホール、１５…ダメージ層、１６…Ｎｉ−Ｏ（Ｆ）層、１７…自然酸化膜、１８…バリアメタル、２１…導電層、２２…シリコン窒化膜、２３…シリコン酸化膜、２４…コンタクトホール、２５…段差。
【図１】
2006216854.tif 000003
【図２】
2006216854.tif 000004
【図３】
2006216854.tif 000005
【図４】
2006216854.tif 000006
【図５】
2006216854.tif 000007
【図６】
2006216854.tif 000008
【図７】
2006216854.tif 000009
【図８】
2006216854.tif 000010