(57)【要約】【課題】  ICチップ等の被検査体が高集積化、大型化しても、プローブピンや半導体素子が損傷を受けることなく、オーバードライブ時に全てのプローブピンを対応する電極パッドに確実に接触させて、被検査体の電気的特性の検査を正確に行うこと。【解決手段】  絶縁層上に配線パターンを設けた基板と、その基板の配線パターン上に一端が接合され、かつ導電性材料からなる複数のプローブピンを有するプローブカードにおいて、基板の絶縁層には、プローブピンの弾性変形範囲内に段差部分が形成され、その段差部の角部の曲率半径が１０００μｍ以下であることを特徴とする。【選択図】    図１
2006308413.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層上に配線パターンを設けた基板と、その基板の配線パターン上に一端が固定され、かつ導電性材料からなる複数のプローブピンを有するプローブカードにおいて、
前記基板の絶縁層は、前記プローブピンの弾性変形範囲内に段差部分を有し、その段差部分上端の曲率半径が１０００μｍ以下であることを特徴とするプローブカード。
【請求項２】
前記段差部分上端の曲率半径が、０．１〜１０００μｍであることを特徴とする請求項1に記載のプローブカード。
【請求項３】
前記段差部分は、少なくともプローブピンの先端部分に対応した領域に形成されることを特徴とする請求項１または２に記載のプローブカード。
【請求項４】
前記段差部分は、前記プローブピンの直下に形成された凹部であることを特徴とする請求項１〜３のいずれか１項に記載のプローブカード。
【請求項５】
前記段差部分の深さは、１０〜５００μｍであることを特徴とする請求項１〜４のいずれか１項に記載のプローブカード。
【請求項６】
前記段差部分の面積は、前記基板の面積に対して５〜５０％であることを特徴とする請求項１〜５のいずれか１項に記載のプローブカード。
【請求項７】
前記基板は、絶縁材料を多層化してなる絶縁層と、その絶縁層を貫通孔して設けた孔内に導電性材料を充填してなるバイアホールを含む配線パターンとを有することを特徴とする請求項１〜６のいずれか１項に記載のプローブカード。
【請求項８】
前記基板は、セラミック基板であることを特徴とする請求項１〜７のいずれか１項に記載のプローブカード。
【請求項９】
前記プローブピンは、銅、ニッケル、ニッケル-コバルト合金、タングステンから選ばれる少なくとも1種類の金属により形成されていることを特徴とする請求項１〜７のいずれか１項に記載のプローブカード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ICチップ等の半導体素子の電気的検査に用いるプローブカードに関する。
【背景技術】
【０００２】
半導体素子の電気的検査に用いるプローブカードでは、複数のプローブピンを半導体の電極パッドに接触させるために、複数のプローブピンの針先がつくる面の平坦度や、被検査体の電極パッドの平坦度、並びに評価装置に組み込んだ場合の両者の平行度等の誤差を吸収し、更に電気抵抗値が安定するのに必要な荷重を負荷しなければならない。そのため、プローブピンの固定部分と針先との間が弾性的に撓む様に設計されている。
このようなプローブカードにおいて、現在使用されているプローブピンとしては、タングステン等の線材からなるプローブピンの一本一本を配線基板上に位置決めし、固定した後、半田付けして作られる探針式のものが主流である（例えば、特許文献１参照）。
【特許文献１】特表２００１−５２４２５８
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、最近のようにＩＣチップ等の狭ピッチ化、高集積化の要望により電極パッド数が急激に増加し、プローブ本数が急激に増加すると、オーバードライブ時にはプローブピンによる針荷重が急激に大きくなり、しかも半導体ウエハの大口径化に伴い、半導体ウエハの中心から外れた位置にあるＩＣチップの検査を行う場合に、複数のプローブピンの中には、その先端が電極パッドに電気的に接触できないものがあるため、検査不良を招くという問題があった。
【０００４】
上記問題は、主として、プローブピンの高さばらつきが考慮されていないため、針先にかかるオーバードライブ量が必ずしも一定でないことに起因するものであり、このような高さバラツキを吸収するためには、必要以上に荷重を掛かけたオーバードライブ状態にて、プローブピンをICチップの電極パッドに接触させて検査を行う必要がある。しかしながら、プローブピンのＺ軸方向のクリアランスに余裕が少ないために、オーバードライブ状態にて検査を行なう際に、あるプローブピンはICチップの電極パッドに十分に接触することができなかったり、あるいはその反対に、過剰な荷重で電極パッドに接触するので針先や電極パッドを変形させてしまうという問題があった。
【０００５】
また、従来技術にかかるプローブカードでは、誤作動等によりプローブピンを反らした場合に、損傷を受ける、例えば、過剰な反りや曲がりが生じたり、あるいはプローブピンが破断されたりするので、その後の検査を行うことができないという問題もある。
【０００６】
したがって、従来技術にかかるプローブカードでは、オーバードライブ状態で検査を行ったとしても、検査精度の低下を招いたり、製造したICチップ等の半導体素子の信頼性が低下するおそれがあった。
【０００７】
そこで、本発明は、従来技術が抱える上記問題点を解消し、ICチップ等の被検査体が高集積化、大型化しても、プローブピンや半導体素子が損傷を受けることなく、オーバードライブ時に全てのプローブピンを対応する電極パッドに確実に接触させて、被検査体の電気的特性検査を正確に行うことができるプローブカードを提供することを主たる目的とする。
【課題を解決するための手段】
【０００８】
本発明は、
絶縁層上に配線パターンを設けた基板と、その基板の配線パターン上に一端が接合され、かつ導電性材料からなる複数のプローブピンを有するプローブカードにおいて、
前記基板の絶縁層は、前記プローブピンの弾性変形範囲内に段差部分を有し、前記段差部分上端の曲率半径が、1000μｍ以下であることを特徴とするプローブカードである。
上記発明において、前記段差部分上端の曲率半径は、0.1〜1000μｍとすることができる。
また、前記段差部分は、少なくともプローブピンの先端部分に対応した領域に形成したり、前記プローブピンの直下に設けた凹部から形成することができる。
また、前記段差部分の深さは、10〜500μｍとすることができ、前記段差部分の面積は、前記基板の面積に対して5〜50％となるようにすることができる。
また、前記基板は、絶縁材料を多層化してなる絶縁層と、その絶縁層を貫通孔して設けた孔内に導電性材料を充填してなるバイアホールを含む配線パターンとを有して形成することができる。
さらに、本発明において、前記基板は、セラミック基板を用いて形成することができ、前記プローブピンは、銅、ニッケル、ニッケル-コバルト合金、タングステンから選ばれる少なくとも１種類の金属を用いて形成することができる。
【発明の効果】
【０００９】
本発明によれば、一端が基板上の配線パターン上に固定されたプローブピンは、プローブピンの弾性変形範囲内に形成した段差部分の存在および該段差部分の上端の曲率半径が1000μｍ以下であるような形状により、プローブピン先端の撓み方向、即ち、基板にほぼ垂直な方向（以下、「基板にほぼ垂直な方向」とは、基板上にＸ軸およびＹ軸をとった場合に、主としてＺ軸方向を指す。）への十分なクリアランスを確保することができる。
その結果、オーバードライブによる検査を行なっても、段差部分上端に所定の曲率半径を有する曲面を形成することによって、プローブピンの先端が接合部（固定部）よりも低いレベルまで撓むことができ、プローブピンに過剰な荷重が付加されても、プローブピンやICチップ等の半導体素子が損傷を受けることなく、優れた精度で検査を行うことができる。
【発明を実施するための最良の形態】
【００１０】
本発明のプローブカードは、絶縁層上に配線パターンを設けた基板と、その基板の配線パターン上に一端が接合され、かつ導電性材料からなるプローブピンからなり、基板をなす絶縁層は、プローブピンの弾性変形範囲内に段差部分を有して、前記段差部分上端の曲率半径が1000μｍ以下であることを特徴とする。
すなわち、絶縁層の少なくともプローブピンに対応した領域に段差部分を形成することによって、従来技術にかかるプローブカードに比べて、基板にほぼ垂直な方向へのクリアランスを広げることができ、オーバードライブによる検査を行ったとしても、全てのプローブピンをICチップ等の半導体素子の電極パッドに接触させることができるので、プローブピンやICチップの電極パッドを損傷させることなく、ICチップ等の半導体素子を優れた精度で検査することができる。
【００１１】
また、基板にほぼ垂直な方向のオーバードライブに対しては、段差部分上端を所定の曲率半径Rを有する曲面とすることにより、プローブピンが段差部分に接触したとしても、応力が集中することがなくなり、プローブピンに曲がりや変形が生じることがない。そのために、連続使用しても、初期に形成されたプローブピン先端の平坦度を保つことができるのである。
【００１２】
本発明において、プローブピン直下に位置する絶縁層の一部に段差部分を設けてもよいし、また、その絶縁層の一部を囲んだ周辺領域に凹部を形成し、その凹部を段差部分とすることもできる。
また、複数のプローブピンのそれぞれに対応して独立して設けた複数の凹部を、それぞれ段差部分とすることもできる。
【００１３】
本発明における段差部分は、例えば、図１に示すような基板のほぼ中央部に断面ほぼ矩形の凹部を設け、その凹部の上端を所定の曲率半径Rの曲面にすると共に、凹部の立ち上がり部をほぼ直角にすることによって形成される。
また、凹部の立ち上がり部を図２に示すようなやや丸みを付して形成することもできる。
さらに、図３に示すような基板の両端において、断面ほぼL字形の凹部を設け、その凹部の上端を所定の曲率半径Rの曲面にすると共に、凹部の立ち上がり部をほぼ直角にすることによって形成することもできる。
【００１４】
図１または図２に示すような段差部分は、プローブピンが基板の端縁部側に固定され、そのプローブピン先端が基板中央に向かって配列されているようなプローブカードにおいて設けられ、プローブピン先端に対応する絶縁層の一部から基板中央部に向う領域に形成される。
また、図３に示すような段差部分は、プローブピンが基板のほぼ中央部に固定され、そのプローブピン先端が基板の端縁部に向かって配列されているようなプローブカードにおいて設けられ、プローブピン先端に対応する絶縁層の一部から基板端縁に向う領域に形成される。
なお、本発明にかかるプローブピンの形状は、図１もしくは図２に示される形状と図３に示される形状とを混在させた複合形状としてもよい。
【００１５】
本発明においては、段差部上端の曲率半径Rを、1000μｍ以下にすることにより、プローブピンがＺ軸方向から荷重を受けて段差部に接触したとしても、段差部の上端が曲面であるために、荷重による応力が集中することがなく、プローブピンの橋脚の曲がりや変形等の不具合が発生しにくくなる。その結果、繰り返して検査を行っても、初期に設定されたプローブピンの先端部の平坦度が維持されるので、検査精度を低下させることがない。
【００１６】
逆に、段差部上端の曲率半径Rが、1000μｍを越えると、プローブピンの先端部が段差上に来ないことがあり、段差を形成する効果が相殺されることがある。オーバードライブした際にＺ軸方向から受ける荷重によっては、曲面に接してしまうことがあり、そのために曲面を形成した効果が相殺されてしまうことがあり、プローブピンの変形などの不具合を引き起こしてしまうので、検査精度を低下させることがある。
【００１７】
一方、曲率半径Rが、0μｍであれば、段差部上端がほぼ直角に形成されることとなり、接触すると応力が集中してしまうことがあり、そのためにプローブピンの橋脚の曲がりや変形等の不具合が発生しやすくなるのである。その結果、繰り返し検査を行うにつれて、プローブピンの先端の平坦度が低下するので、検査精度が低下しやすくなる。
また、段差部上端の曲率半径Rが、0.1〜1000μｍであれば、段差部上端に接触したとしても応力が集中しにくくなり、繰返し検査を行っても検査精度が低下にしくいのである。
【００１８】
本発明において、前記段差部分の深さは、10〜500μｍの範囲とすることが望ましい。その理由は、凹部の深さが10μｍ未満では、オーバードライブ量によっては、凹部を存在させた効果が相殺されてしまうことがあるからであり、そのような場合には、半導体の端子部分に接触しないという個所が発生し、検査精度の低下を招くことがあった。一方、凹部の深さが500μｍを超えると、過剰な荷重が加わった際に、プローブピンの弾性許容領域を超えてしまうことがあり、そのような場合には、プローブピンの変形などが生じて、検査精度の低下を招くことがある。特に、繰り返し行った際には、検査回数の増加に伴い、検査精度が低下するからである。
【００１９】
また、前記段差部分の深さは、100〜300μｍの範囲がより好ましい。このような範囲であれば、過剰な荷重を十分に緩和することができるし、プローブピンの形状や材質などの要因を考慮することなく、所要の検査精度を維持することができるからである。
【００２０】
本発明において、前記基板に形成された段差部分の面積は、基板面積に対して5〜50％の範囲とすることが望ましい。その理由は、面積比が5％未満では、プローブピンの直下でも基板に段差部分が形成されないことがある。そのような場合には、凹部を形成する効果が低下し、半導体の端子部分に接触しないような個所が発生し、検査精度が低下することがあるからである。一方、面積比が50％を越えると、基板自体の強度が低下して、基板自体に反りが形成されることがあり、その結果、プローブピンの高さバラツキが大きくなるので、ICチップ等の電極パッドへの接触が不十分となり、検査精度が低下してしまうからである。
【００２１】
本発明において、プローブピンが固定される基板は、絶縁材料を多層化してなる絶縁層と、その絶縁層を貫通孔して設けた孔内に導電性材料を充填してなるバイアホールを含む配線パターンとを有して形成することが望ましい。
このように構成された基板によれば、測定目的での基板裏面側への電気端子形成が可能となり、加えて入出力端子の配置自由度が増すからである。
以下、本発明にかかるプローブカードを製造する方法の一例について、図４〜図６を参照して説明する。
【００２２】
（１）シート取り
まず、本発明におけるプローブピンを固定する基板としては、セラミック基板や、ガラス基板、金属基板（メタル基板）等を用いることができる。
前記セラミック基板としては、窒化物セラミックや、酸化物セラミック等から形成された基板を用いることができる。
【００２３】
窒化物セラミックとしては、窒化アルミニウム（ＡｌＮ）等があり、酸化物セラミックとしては、アルミナ（Ａｌ２Ｏ３）、ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）、コージェライト（２Ａｌ２Ｏ３・２ＭｇＯ・２ＳｉＯ２）、ステアタイト（ＭｇＯ・２ＳｉＯ２）、フォルステライト（２ＭｇＯ・ＳｉＯ２）等のＡｌ２Ｏ３、ＭｇＯ、ＳｉＯ２からなるセラミックがある。
【００２４】
プローブカード用基板材料としては、窒化アルミニウムを主として含む窒化物セラミックや、酸化ケイ素を主として含む酸化物セラミックを用いることが望ましい。その理由は、外形加工性に優れ、平坦化を行いやすいからである。
例えば、窒化物セラミックとしては、窒化アルミニウム（ＡｌＮ）を用いることができる。また、必要に応じて、イットリア、酸化カルシウムなどの焼結助剤を加えてもよい。
【００２５】
前記セラミック基板は、まず、予め決められた外形に切断されたシート材10（グリーンシート）を出発材料として用い、必要に応じて、このシート材10上に補強層12を設ける（図４(a)参照）。
このような補強層12としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）樹脂や、ポリエチレンナフタレート（ＰＥＮ）樹脂、ポリブチレンナフタレート（ＰＢＮ）樹脂等の重合樹脂などからなるフィルムを用いることができる。
前記補強層12としての樹脂フィルムを貼り終えたシート材10の四隅に、ガイド用の孔14をパンチングによって形成し（図４(b)参照）、さらに、ガイド用の孔の内側にも、後工程における位置合わせ用の位置決めマークをパンチングにより形成することが望ましい。
【００２６】
（２）バイアホール形成用穴あけ
パンチング加工を施したシート材10に、レーザ照射等によってバイアホール形成用の多数の貫通孔16を形成する（図４(c)参照）。これらの貫通孔16は、予めこれらの貫通孔に対応した微小な開口が形成されたマスクを、シート材10の補強層12が形成された面（表面）に載置した状態で、シート材10の表面側から、所定の条件にて炭酸ガスレーザ、エキシマレーザ、ＹＡＧレーザ等を用いたレーザ照射を行なうことによって形成される。
【００２７】
例えば、炭酸ガスレーザであれば、炭酸ガスレーザ装置（三菱電機社製  品番：ＭＬ６０５ＧＴＸ−５１００Ｕ）を用い、シート上には貫通孔を開口するための開口が予め形成されたマスクを載置させ、波長：10.4μｍ、パルス幅：15μ秒、ガルバノスピード：500Ｈｚ、サイクルモード：10ショットもしくは15ショットの照射条件にて、開口径：100〜500μｍの貫通孔を形成させる。
前記貫通孔16は、レーザ照射以外に、ドリル、パンチング等により形成することもできる。また、貫通孔形成後に、開口部分の表面のバリ取りや、表面を平坦化させるための研磨加工を施したりすることができる。
【００２８】
（３）導電性材料の充填
上記シート材10に設けた貫通孔16に、銅や、タングステン、モリブデン等の導電性粒子を含む導電性材料を充填させる工程に先立って、シート材10の裏面に補強層18を設ける（図４(d)参照）。
前記導電性材料としては、銅や、タングステン、モリブデン等の導電性粒子を含んでなる導電性ペーストを用いることが望ましい。そのような導電性ペーストを用いることにより、熱伝導率の低下や、焼成時における酸化が少なく、電気的特性が低下しないからである。
【００２９】
上記導電性ペーストの充填は、印刷法、ポッティング等により行うことができる。例えば、タングステンカーバイドの導電性粒子を含むペーストを導電性材料として充填する場合には、シート材10に形成された貫通孔よりも大きな開口を有するマスクをシート材上に載置させた状態で、主として、平均粒径1〜5μｍのタングステンカーバイドを含む導電性ペーストを、印刷法により充填させて、バイアホール20を形成する（図４(e)参照）。
【００３０】
このとき、印刷で用いられるスキージとしては、硬度４０度以上であるものを用いることが望ましい。スキージの材質としては、ゴム、金属、セラミックなどを用いることができる。場合によっては、予めシートもしくはマスクを加熱しておいてからペーストを印刷し、充填させてもよい。この導電性ペーストを貫通孔16に充填した後に、温度70℃で1時間乾燥させて、導電性ペースト20を半硬化状態にさせ、さらに乾燥させた後に、補強層12および18を剥離することによって、バイアホール20を有する半硬化シート体100を形成する（図４(f)参照）。
【００３１】
（４）シート材の積層
前記(3)にて得た半硬化シート体100の複数枚を、ガイド用の孔14を利用して積層する（図４(g)参照）。
ただし、最外層に配置される半硬化シート体100には、貫通孔16が形成されていないものを用いる。これらのシート体を積層した後、例えば、圧力：70〜90ｋｇ／ｃｍ２、温度：130℃、時間：0.5時間で加熱して、焼成させる。その後、ガイドピンを抜いて、例えば、95トンの荷重を掛け、1800〜1900℃の温度で、3時間加熱し、焼成させる。
焼成を終えた積層体200をマシニングセンターを用いて所定形状に切り出し、切りだした側面に研磨加工などを施して平坦化し、形状を整える（図４(h)参照）。
【００３２】
（５）表面研磨
前記(4)にて所定形状に切り出され、側面が平坦化された積層焼成体200は、その両面をダイアモンドやセラミック等の硬度高い粒子を含有した砥石を用いて、所定の研磨条件にて研磨する。このような研磨により、積層焼成体200の厚みを調整すると共に、その両面を平坦化する。必要に応じて、ＣＭＰ（化学的機械的研磨）処理等の研磨処理を行うことにより、研磨で切り出した面を高精度に平坦化させてもよい。
【００３３】
(６)導電性被膜の形成
前記(5)にて導電性材料を露出させた積層焼成体200の一方の表面に、蒸着、スパッタなどの物理的な方法により、導電性被膜からなる導体層30を形成した。
前記導電性被膜は、銅、チタン、ニッケル、タングステン、モリブデン、クロムもしくは金、銀、白金、パラジウム等の貴金属から形成することが望ましく、その被膜は１層でもよいし、２層以上の複数層で形成してもよい。
【００３４】
例えば、チタンと銅からなる２層の導電性被膜から導体層30を形成する場合を例に説明する。
積層焼成体200の一方の表面に、スパッタ装置（芝浦製作所社製  製品名：ＣＦＳ−４ＥＳ−２３１）を用いて、真空度：5.0×10-4Ｐａ、電力量：4000Ｗ、時間：８分の条件にて、厚み：0.05〜0.15μｍのチタン層を形成し、さらに、そのチタン層上に、同上のスパッタ装置を用いて、真空度：5.0×10-4Ｐａ、電力量：4000Ｗ、時間：8分の条件にて、厚み：6.0μｍの銅層を形成することによって、チタン−銅からなる２層構成の導電性皮膜からなる導体層30を表面全域に形成する（図５(b)参照）。なお、必要に応じて、導体層30は３層以上で形成してもよい。
【００３５】
(７)配線パターンの形成
前記(6)にて導体層30が形成された積層焼成体200の一方の表面に、配線パターン形成用のレジスト層32を形成する（図５(c)参照）。レジスト層32としては、熱硬化性樹脂、紫外線硬化樹脂、感光性樹脂等の樹脂を少なくとも１種類含んだ樹脂を用いることができる。また、レジストとしては、ポジ型レジスト、ネガ型レジストのいずれを用いてもよい。
レジストの一例としては、ドライフィルム型レジスト（日本合成社製  製品名：ＮＩＴ−２１５）を用い、厚み15μｍのレジスト層を形成する。その他、ワニス状にした樹脂を用いて、塗布もしくは印刷によってレジスト層を形成してもよい。このようなレジスト層を形成した後に、80〜100℃程度で予備加熱を行ってもよい。
【００３６】
レジスト層32を形成した後、配線パターンが描画されたマスクをレジスト層32上に載置させ、例えば、露光量：80mj/cm2で露光させ、その後、アルカリ溶液で現像を行う。
その後、ウェットエッチングによって、レジスト非形成部に対応する導体層30を溶解、除去させる。このウェットエッチングは、塩化第二銅や、塩化第二鉄、過硫酸塩類、過酸化水素／硫酸、アルカリエッチャント等を用いて行なうことが望ましい。また、導体層32は、ドライエッチングによって除去することもできる。
【００３７】
前記エッチング処理によって、積層焼成体200の一方の表面には、貫通孔16に充填された導電性材料に電気的に接続される導体層を含んだ配線パターン34が形成される（図５(d)参照）。
前記配線パターン34の線幅は、50〜500μｍで形成されることが望ましい。その理由は、線幅が50μｍ未満では、シート接続が難しくなるからであり、一方、線幅が500μｍを超えると、配線密度が限定されるからである。
また、プローブを接合させる電極パッド部分では、線幅が50〜200μｍで形成されることが望ましい。その理由は、線幅が50μｍ未満では、抵抗が大きくなるからであり、一方、200μｍを超えると、配線の自由度が低下するからである。
この電極パッド部分は、配線パターンの一部をそのまま用いてもよいし、配線パターンとは別個に設けることもできる。
【００３８】
(８)  導電性被膜および配線パターンの形成
積層焼成体200の他方の表面に対して、前記(7)および(8)と同様の処理を行なって、蒸着、スパッタなどの物理的な方法により、導電性被膜からなる導体層36を形成すると共に、その導体層36をエッチングすることによって、ICチップ等の半導体素子を実装するための導電性パッドを含む配線パターン38を形成する（図５(e)および図５(f)参照）。
【００３９】
(９)  プローブピン接合部および半導体素子実装部の形成
積層焼成体200の一方の表面に設けた、プローブピンを接合させる導電性パッドおよび積層焼成体200の他方の表面に設けた半導体素子を実装する導電性パッドに、耐食性に優れる導体層、例えば、金や、銀、パラジウム等の貴金属層あるいはニッケル層を形成する。
このような導体層として、ニッケルと金の２層からなる金属層を形成する場合を例にして説明すると、まず、導電性パッドに相当する部分以外をレジストによりマスクしておく。そのマスクから露出した部分にニッケル層を設ける。この場合、ニッケル層は、電解めっきや、無電解めっき等のめっき処理により形成したり、あるいはスパッタ等の物理的方法により形成することができる。
【００４０】
例えば、ニッケル層を電解ニッケルめっきまたは無電解ニッケルめっきにより形成する場合には、以下のようなめっき溶液およびめっき条件にて、めっき処理を行う。
（電解ニッケルめっき溶液）
硫酸ニッケル：    ２８０ｇ/l
塩化ニッケル：      ４５ｇ/l
PH緩衝材：          ５ｇ/l
（めっき条件）
電流密度：        １．０Ａ／ｃｍ2
温度：            ３５℃  
時間：            ４５分間
このような無電解めっき溶液およびめっき条件にて、厚み1〜5μｍのニッケルめっき層を形成することができる。
【００４１】
（無電解ニッケルめっき溶液）
塩化ニッケル：          ２．３×１０-1mol/l
次亜リン酸ナトリウム：  ２．８×１０-1mol/l
クエン酸ナトリウム：    １．６×１０-1mol/l
（めっき条件）
ＰＨ：                  ４．５  
温度：                ５５℃  
時間：                １０〜２０分間
このような無電解めっき溶液およびめっき条件にて、厚み1〜5μｍのニッケルめっき層を形成することができる。
【００４２】
また、スパッタリングにより形成する場合には、その一例として、以下のような条件にてスパッタを行う。
（スパッタ条件）
真空度：    ５．０×１０-4Ｐａ
電力量：    ２００Ｗ
時間：      ５分間
このような条件にて基板上にスパッタ処理を施すことにより、厚み1μｍのニッケル層を形成することができる。
【００４３】
さらに、前記ニッケル層の上に形成される金層は、電解めっきで形成されることが望ましい。電解めっき以外の方法で形成された膜（例えば、無電解めっき法、スパッタ、蒸着などの物理的方法により形成された膜）は、プローブピンを圧着して金属接合させるには、硬度が低くすぎるからである。そのような場合、ニッケル層はすぐに軟化してしまうので、金属接合させにくくなる。
【００４４】
例えば、電解金めっき膜により形成する場合には、以下のようなめっき溶液およびめっき条件にて、電解めっき処理を行う。
（電解金めっき溶液）
シアン化カリウム金：              ７．２ｇ／ｌ
コバルト：                        ０．３ｇ／ｌ
錯化剤（ＰＥＧ＃１０００）：    ５５０ｍｇ／ｌ
（めっき条件）
電流密度：                      １．０Ａ／ｃｍ2
温度：                          ３５℃
時間：                          ２０分
このような条件にて基板にめっき処理を施すことにより、厚み3〜5μｍの金めっき層を形成することができる。
【００４５】
（１０）  段差部分の形成
次いで、配線パターンが形成された基板上に、レジスト層を形成し、その後、段差部分の形状が描画されたマスクをレジスト層上に載置させ、露光、現像を行うことにより、段差部分の形状に対応するレジスト非形成部を基板のほぼ中央部あるいは端縁部に形成する。
そして、前記レジスト非形成部に対して、平均粒径25μｍのＳｉＣの粒子を用いて所定の条件、例えば、圧力：3〜7ｋｇ／ｃｍ２(0.29〜0.69ＭＰａ)の条件にてブラスト加工を施して、10〜200μｍの深さの段差部分を形成し、その後、レジスト層を溶解、除去させる。
【００４６】
（１１）  プローブピンの接合
本発明にかかるプローブカードにて用いるプローブピンは、銅、ニッケル、ニッケル-コバルト合金、タングステン等の金属を用いて形成することができ、特に、銅またはニッケルから形成することが望ましい。
従来技術にかかるプローブピンは、タングステンから形成されるが、電気特性が比較的に劣るため、検査自体の精度を低下させたり、微細形状のピンを形成することが困難な場合もあった。また、タングステンの材質自体も比較的に硬度が大きいために、反りに対する許容性が小さく、しかも検査時におけるピン当りの荷重も大きくなるので、プローブカード全体での総荷重も大きくなり、基板などにダメージを与えることもあった。
【００４７】
これに対して、銅、ニッケルあるいはニッケル-コバルト合金のような金属であれば、タングステンと比べて電気特性に優れ、比較的硬度が低いため、微細形状のプローブピンを形成することができる。即ち、銅、ニッケルあるいはニッケル-コバルト合金を用いると、メッキなど化学的な形成や、電着や蒸着などの物理的な形成等の方法で形成することができ、しかも研磨などもタングステンよりも容易であるから、微細形状とすることができるのである。また、検査時におけるピン当りの荷重を小さくすることできる。
【００４８】
このようなプローブピンは、前記(10)にて形成した段差部分の真上に位置した状態で、その一端が前記(9)にて形成したパッド上に接合、固定される。この接合方法としては、半田付けや、超音波等を用いた金属−金属間接合が望ましく、特に、超音波を用いた金属−金属間接合が最も好ましい。金属間接合が望ましいのは、プローブピンと端子間での接着剤（例えば、半田）がないので、異金属により抵抗の増加などを引き起こさないので、検査の精度の低下を招きにくくなるし、接着剤などの流出しすることがなく、短絡などを引き起こさないからでもある。
【００４９】
前記プローブピンは、オーバードライブされた場合には、その先端部が基板表面よりも低位にある段差部分に位置するように撓む、即ち、基板表面よりも下方の位置まで、弾性変形の範囲内で撓むことができるように構成される。
【００５０】
以下、本発明にかかるプローブカードを、前記(1)〜(12)の工程にしたがって製造された各実施例を参照して、詳細に説明する。
【実施例１】
【００５１】
（1）本発明にかかるローブカードを製造するに当たって、それを構成する基板を作製する出発材料として、主として窒化アルミニウムＡｌＮ（91wt%）からなり、焼結助剤としてＹ２Ｏ３（イットリア）（1wt%）を添加してなる材料を、250ｍｍ×250ｍｍ、厚さ0.5ｍｍのシート状に成形したもの（以下、単に「シート」という）を準備した。このシートの片面に、厚さ38μｍのポリエチレンテレフタレート（ＰＥＴ）樹脂フィルム（以下、「PETフィルム」という）を補強層として貼り付けた。
補強層を貼り終えたシートの四隅に、直径5ｍｍのガイド孔をパンチングによって形成し、そのガイド孔の内側にも、後工程における位置合わせ用の位置決めマークをパンチングにより形成した。
【００５２】
(2)  パンチング加工を終えたシートのPETフィルム上方から、炭酸ガスレーザ装置（三菱電機社製  品番：ＭＬ６０５ＧＴＸ−５１００Ｕ）を用いてレーザ照射を行ない、開口径：100〜500μｍの貫通孔を形成させた。
この時の照射条件は、波長：10.4μｍ、パルス幅：15μ秒、ガルバノスピード：500Ｈｚ、サイクルモード：10ショットもしくは15ショットであった。
なお、前記レーザ照射は、PETフィルム上に貫通孔を形成するための開口が予め形成されたマスクを載置させた状態で行ない、貫通孔形成後に、開口した部分の表面バリ取りや平坦化させる研磨加工を行った。
【００５３】
(3)  シート裏面にPETフィルムを貼付し、シート表面に貫通孔の開口よりも大きな開口を有するマスクを載置させ、平均粒径1.0μｍのタングステンカーバイトを含んだ導電性ペーストを、スキージを用いた印刷法により貫通孔に充填させた。導電性ペーストの充填後、温度70℃で、１時間乾燥させて、導電性ペーストを半硬化状態にさせ、その後、PETフィルムを剥離した。
【００５４】
(4)  前記(1)〜(3)の工程を繰り返して３５枚のシートを製造し、それらをガイド孔を利用して積層した。積層した３５枚のシートに対して、80ｋｇ／ｃｍ2(7.8ＭＰａ)の圧力を加えながら、温度130℃で、0.5時間加熱して、積層体を形成した。その後、ガイドピンを抜いて、95トンの荷重をかけ、温度1800℃で、3時間加熱して、焼成された積層体を得た。この焼成された積層体をマシニングセンターを用いて所定形状に切り出し、積層体の形状を整えた。このとき、切り出した側面を、研磨加工して平坦化してもよい。
【００５５】
(5)  前記(4)にて形状を整えた積層体の表面および裏面に対して、ダイアモンドやセラミック等の硬度の高い粒子を含有した砥石を用いて、表面研磨を行なった後、ＣＭＰ（化学的機械的研磨）処理を行って、積層体の厚みを、7ｍｍに調整し、積層体の表面粗さＲａ（平均粗度）が0.5μｍとなるように高精度に平坦化した。
【００５６】
(6)  前記(5)で処理した積層体の一方の表面に対して、スパッタ装置（芝浦メカトロニクス社製  型番：ＣＦＳ−４ＥＳ−２３１）を用いて、真空度：5.0×10-4Ｐａ、電力量：4000Ｗ、時間：8分の条件にて、スパッタリングを行なって、厚み0.1μｍのチタン層からなる導電性被膜を形成した。さらに、チタン層上に、同じスパッタ装置を用いて、真空度：5.0×10-4Ｐａ、電力量：4000Ｗ、時間：8分の条件にて、スパッタリングを行なって、厚み6.0μｍの銅層からなる導電性被膜を形成した。このようなスパッタリングによって、積層体の一方の表面全域に、チタン−銅からなる２層構成の導電性被膜を形成した。
【００５７】
(7)  導電性被膜が形成された積層体の一方の表面に、厚み：15μｍのドライフィルム型レジスト（日本合成社製  品名：ＮＩＴ−２１５）を貼付して、回路パターン形成用のレジストを形成した。その後、配線パターンが描画されたマスクをレジスト上に載置させ、露光量80ｍｊ／ｃｍ２で露光させた後、アルカリ溶液で現像を行った。露光、現像の後、塩化第二銅を用いたウェットエッチングによりレジスト非形成部に施された２層の導電性被膜を除去することによって、貫通孔に導電性材料を充填してなるバイアホールに接続された導体層を含んだ配線パターンが形成される。
なお、前記エッチングによって形成される配線パターンの線幅は、100μｍに形成され、また、プローブを接合させる部分、即ち、導電性パッド部は、前記配線パターンの一部として直径200μｍの円形のパッドにより形成された。
【００５８】
(8)  前記(6)〜(7)の工程と同様な処理を行なって、積層焼成体の他方の表面に対して、蒸着、スパッタなどの物理的な方法により、導電性被膜からなる導体層を形成すると共に、その導体層をエッチングして、ICチップ等の半導体素子を実装するための導電性パッドを含んだ配線パターンを形成した。
【００５９】
(9)  前記(8)の工程にて半導体素子実装用の導電性パッドが形成された積層体の他方の表面に、以下のような組成のオーバーコート組成物を35μｍの厚さで塗布し、100℃、0.5時間で乾燥処理を行った後、オーバーコート開口部のパターンが描画されたクロムマスクをオーバーコート層に密着させて、450ｍＪ／ｃｍ２の紫外線で露光し、ＤＭＴＧ溶液で現像処理した。
そして、さらに、150℃、2時間で加熱処理を行ってオーバーコート層を硬化させることによって、前記半導体素子実装用の導電性パッド等が露出する直径200μｍの開口を有し、その厚さが25μｍのオーバーコート層を形成した。
【００６０】
(10)  次に、前記(9)の工程で片面にオーバーコート層を形成した積層体を、塩化ニッケル（2.4×10-1mol/l）、次亜リン酸ナトリウム（2.8×10-1mol/l）、クエン酸ナトリウム（1.6×10-1mol/l）を含む電解ニッケルめっき液に浸漬して、無電解めっき処理を行ない、前記(8)で形成したプローブピン接合用の導電性パッドを含む配線パターンおよび半導体素子実装用の導電性パッドを含む配線パターン上に、厚さ5μｍのニッケルめっき層を形成した。
さらに、その基板を、シアン化カリウム金（7.2g/l）、コバルト（0.3g/l）、錯化剤（ＰＥＧ＃１０００）550mg/lを含む電解めっき液に浸漬して、電流密度：1.0A/cm2、温度：35℃、時間：20分の条件にて、ニッケルめっき層上に、厚さ3μｍの金めっき層を形成した。
【００６１】
(11)  前記(1)〜(10)の工程にて形成された積層体上に、厚み：25μｍのフィルムレジストを貼付した後、ブラスト加工を行う対象としての段差形成部分（基板の端縁部）が描画されたマスクを載置し、80mj/cm2の露光量でレジストの露光を行った。その後、アルカリ溶液を用いた現像を行い、レジスト層にレジスト非形成部を設けた。
前記レジスト非形成部に対して、流速：10mm／秒、圧力12kg/cm2の条件で２ノズルでのブラスト加工を行って、図３に示すような深さ300μｍの段差部分を有し、その段差部分上端の曲率半径が500μｍであるような基板を形成した後、レジスト層をアミン系の弱アルカリ溶液により溶解、除去させた。
なお、前記段差部分は、その面積が基板の全面積に対して5％となるように形成した。
【００６２】
(12)  前記(10)の工程にて、ニッケル−金層が形成されたプローブピン接合用の導電性パッド上に、銅から形成したプローブピンの一端を、超音波接合させることによって、プローブカードを製造した。
なお、本発明にかかるプローブカードにおけるプローブピン自体は、銅めっき処理により形成され、固定端から延設された先端部分には針状のピンが固定された構成であり、少なくとも先端部分が積層体（基板）に設けた段差部分の直上に位置するように配設される。
【実施例２】
【００６３】
前記段差部分上端の曲率半径が800μｍとなるように形成した以外は、実施例１と同様にしてプローブカードを製造した。
【実施例３】
【００６４】
前記段差部分上端の曲率半径が1000μｍとなるように形成した以外は、実施例１と同様にしてプローブカードを製造した。
【実施例４】
【００６５】
前記段差部分上端の曲率半径が300μｍとなるように形成した以外は、実施例１と同様にしてプローブカードを製造した。
【実施例５】
【００６６】
前記段差部分上端の曲率半径が100μｍとなるように形成した以外は、実施例１と同様にしてプローブカードを製造した。
【実施例６】
【００６７】
前記段差部分上端の曲率半径が0.1μｍとなるように形成した以外は、実施例１と同様にしてプローブカードを製造した。
【参考例１】
【００６８】
前記段差部分上端の曲率半径が1050μｍとなるように形成した以外は、実施例１と同様にしてプローブカードを製造した。
【参考例２】
【００６９】
前記段差部分上端の曲率半径が0.05μｍとなるように形成した以外は、実施例１と同様にしてプローブカードを製造した。
【実施例７】
【００７０】
前記段差部分の深さが500μｍとなるように形成した以外は、実施例１と同様にしてプローブカードを製造した。
【実施例８】
【００７１】
前記段差部分の深さが200μｍとなるように形成した以外は、実施例１と同様にしてプローブカードを製造した。
【実施例９】
【００７２】
前記段差部分の深さが100μｍとなるように形成した以外は、実施例１と同様にしてプローブカードを製造した。
【実施例１０】
【００７３】
前記段差部分の深さが10μｍとなるように形成した以外は、実施例１と同様にしてプローブカードを製造した。
【参考例３】
【００７４】
前記段差部分の深さが505μｍとなるように形成した以外は、実施例１と同様にしてプローブカードを製造した。
【参考例４】
【００７５】
前記段差部分の深さが5μｍとなるように形成した以外は、実施例１と同様にしてプローブカードを製造した。
【実施例１１】
【００７６】
前記基板に設けた段差部分の面積が、基板の全面積に対して１０％となるように形成した以外は、実施例１と同様にしてプローブカードを製造した。
【実施例１２】
【００７７】
前記基板に設けた段差部分の面積が、基板の全面積に対して２０％となるように形成した以外は、実施例１と同様にしてプローブカードを製造した。
【実施例１３】
【００７８】
前記基板に設けた段差部分の面積が、基板の全面積に対して３５％となるように形成した以外は、実施例１と同様にしてプローブカードを製造した。
【実施例１４】
【００７９】
前記基板に設けた段差部分の面積が、基板の全面積に対して５０％となるように形成した以外は、実施例１と同様にしてプローブカードを製造した。
【参考例５】
【００８０】
前記基板に設けた段差部分の面積が、基板の全面積に対して４％となるように形成した以外は、実施例１と同様にしてプローブカードを製造した。
【参考例６】
【００８１】
前記基板に設けた段差部分の面積が、基板の全面積に対して５１％となるように形成した以外は、実施例１と同様にしてプローブカードを製造した。
【実施例１５】
【００８２】
前記基板の導電性パッドに接合されるプローブピンが、めっきまたはエッチングによりニッケルから形成される以外は、実施例１と同様にしてプローブカードを製造した。
【実施例１６】
【００８３】
前記段差部分の形状が、図２に示すような凹部形状である、即ち、基板のほぼ中央部に形成された凹部であり、その凹部の上端角部の曲率半径が500μｍとなるように形成した以外は、実施例１５と同様にしてプローブカードを製造した。
【実施例１７】
【００８４】
前記凹部の上端の曲率半径が800μｍとなるように形成した以外は、実施例１６と同様にしてプローブカードを製造した。
【実施例１８】
【００８５】
前記凹部の上端角部の曲率半径が1000μｍとなるように形成した以外は、実施例１６と同様にしてプローブカードを製造した。
【実施例１９】
【００８６】
前記凹部の上端角部の曲率半径が300μｍとなるように形成した以外は、実施例１６と同様にしてプローブカードを製造した。
【実施例２０】
【００８７】
前記凹部の上端角部の曲率半径が100μｍとなるように形成した以外は、実施例１６と同様にしてプローブカードを製造した。
【実施例２１】
【００８８】
前記凹部の上端角部の曲率半径が0.1μｍとなるように形成した以外は、実施例１６と同様にしてプローブカードを製造した。
【参考例７】
【００８９】
前記凹部の上端角部の曲率半径が1050μｍとなるように形成した以外は、実施例１６と同様にしてプローブカードを製造した。
【参考例８】
【００９０】
前記凹部の上端角部の曲率半径が0.05μｍとなるように形成した以外は、実施例１６と同様にしてプローブカードを製造した。
【実施例２２】
【００９１】
前記凹部の深さが500μｍとなるように形成した以外は、実施例１６と同様にしてプローブカードを製造した。
【実施例２３】
【００９２】
前記凹部の深さが200μｍとなるように形成した以外は、実施例１６と同様にしてプローブカードを製造した。
【実施例２４】
【００９３】
前記凹部の深さが100μｍとなるように形成した以外は、実施例１６と同様にしてプローブカードを製造した。
【実施例２５】
【００９４】
前記凹部の深さが10μｍとなるように形成した以外は、実施例１６と同様にしてプローブカードを製造した。
【参考例９】
【００９５】
前記凹部の深さが505μｍとなるように形成した以外は、実施例１６と同様にしてプローブカードを製造した。
【参考例１０】
【００９６】
前記凹部の深さが5μｍとなるように形成した以外は、実施例１６と同様にしてプローブカードを製造した。
【実施例２６】
【００９７】
前記基板に設けた凹部の面積が、基板の全面積に対して１０％となるように形成した以外は、実施例１６と同様にしてプローブカードを製造した。
【実施例２７】
【００９８】
前記基板に設けた凹部の面積が、基板の全面積に対して２０％となるように形成した以外は、実施例１６と同様にしてプローブカードを製造した。
【実施例２８】
【００９９】
前記基板に設けた凹部の面積が、基板の全面積に対して３５％となるように形成した以外は、実施例１６と同様にしてプローブカードを製造した。
【実施例２９】
【０１００】
前記基板に設けた凹部の面積が、基板の全面積に対して５０％となるように形成した以外は、実施例１６と同様にしてプローブカードを製造した。
【参考例１１】
【０１０１】
前記基板に設けた凹部の面積が、基板の全面積に対して４％となるように形成した以外は、実施例１６と同様にしてプローブカードを製造した。
【参考例１２】
【０１０２】
前記基板に設けた凹部の面積が、基板の全面積に対して５１％となるように形成した以外は、実施例１６と同様にしてプローブカードを製造した。
【実施例３０】
【０１０３】
前記基板の導電性パッドに接合されるプローブピンが、エッチングまたは粉末冶金法によりタングステンから形成される以外は、実施例１６と同様にしてプローブカードを製造した。
【実施例３１】
【０１０４】
前記凹部の上端角部の曲率半径が800μｍとなるように形成した以外は、実施例３０と同様にしてプローブカードを製造した。
【実施例３２】
【０１０５】
前記凹部の上端角部の曲率半径が1000μｍとなるように形成した以外は、実施例３０と同様にしてプローブカードを製造した。
【実施例３３】
【０１０６】
前記凹部の上端角部の曲率半径が300μｍとなるように形成した以外は、実施例３０と同様にしてプローブカードを製造した。
【実施例３４】
【０１０７】
前記凹部の上端角部の曲率半径が100μｍとなるように形成した以外は、実施例３０と同様にしてプローブカードを製造した。
【実施例３５】
【０１０８】
前記凹部の上端角部の曲率半径が0.1μｍとなるように形成した以外は、実施例３０と同様にしてプローブカードを製造した。
【参考例１３】
【０１０９】
前記凹部の上端角部の曲率半径が1050μｍとなるように形成した以外は、実施例３０と同様にしてプローブカードを製造した。
【参考例１４】
【０１１０】
前記凹部の上端角部の曲率半径が0.05μｍとなるように形成した以外は、実施例３０と同様にしてプローブカードを製造した。
【実施例３６】
【０１１１】
前記凹部の深さが500μｍとなるように形成した以外は、実施例３０と同様にしてプローブカードを製造した。
【実施例３７】
【０１１２】
前記凹部の深さが200μｍとなるように形成した以外は、実施例３０と同様にしてプローブカードを製造した。
【実施例３８】
【０１１３】
前記凹部の深さが100μｍとなるように形成した以外は、実施例３０と同様にしてプローブカードを製造した。
【実施例３９】
【０１１４】
前記凹部の深さが10μｍとなるように形成した以外は、実施例３０と同様にしてプローブカードを製造した。
【参考例１５】
【０１１５】
前記凹部の深さが505μｍとなるように形成した以外は、実施例３０と同様にしてプローブカードを製造した。
【参考例１６】
【０１１６】
前記凹部の深さが5μｍとなるように形成した以外は、実施例３０と同様にしてプローブカードを製造した。
【実施例４０】
【０１１７】
前記基板に設けた凹部の面積が、基板の全面積に対して１０％となるように形成した以外は、実施例３０と同様にしてプローブカードを製造した。
【実施例４１】
【０１１８】
前記基板に設けた凹部の面積が、基板の全面積に対して２０％となるように形成した以外は、実施例３０と同様にしてプローブカードを製造した。
【実施例４２】
【０１１９】
前記基板に設けた凹部の面積が、基板の全面積に対して３５％となるように形成した以外は、実施例３０と同様にしてプローブカードを製造した。
【実施例４３】
【０１２０】
前記基板に設けた凹部の面積が、基板の全面積に対して５０％となるように形成した以外は、実施例３０と同様にしてプローブカードを製造した。
【参考例１７】
【０１２１】
前記基板に設けた凹部の面積が、基板の全面積に対して４％となるように形成した以外は、実施例３０と同様にしてプローブカードを製造した。
【参考例１８】
【０１２２】
前記基板に設けた凹部の面積が、基板の全面積に対して５１％となるように形成した以外は、実施例３０と同様にしてプローブカードを製造した。
【比較例１】
【０１２３】
前記基板に段差部分を形成なかった以外は、実施例１と同様にしてプローブカードを製造した。
【比較例２】
【０１２４】
前記基板に段差部分を形成することなく、かつ前記プローブピンをタングステンによって形成した以外は、実施例１と同様にしてプローブカードを製造した。
【０１２５】
前記実施例１〜４３、参考例１〜１８および比較例１〜２によって製造されたプローブカードについて、以下のような試験を行った。それらの試験結果を表１a〜１cに示す。
【０１２６】
（１）検査精度試験
製造されたプローブカードを用いて、予め良品であると評価された半導体素子を検査した。その内から選ばれた１０ピンについて導通検査を行ない、全てのピンに導通があった場合に「異常なし」とし、一つでも導通がない場合には「異常」とした。このような導通試験を１００回、１０００回、１００００回と繰り返して行った際、その検査結果が「異常」を示したピンの割合（％）を示した。
【０１２７】
（２）接触抵抗測定
プローブカードのピンをウエハ上に接触させた状態で、ウエハに接触しているピンを含めたプローブカード全体の電気抵抗値を測定し、その電気抵抗値と予め測定してあるプローブカードのみの電気抵抗値から、ウエハとの接触点における接触抵抗値を測定した。
なお、接触抵抗値が0.5Ω以上の場合を×、0.3〜0.5Ωの場合を△、0.3Ω以下の場合を○とした。
【０１２８】
【表１ａ】
2006308413.tif 000003
【０１２９】
【表１ｂ】
2006308413.tif 000004
【０１３０】
【表１ｃ】
2006308413.tif 000005
【０１３１】
以上の試験結果から、プローブカードの段差部分上端の曲率半径が１０００μｍ以下である場合、特に０．１〜１０００μｍの範囲では、１００００回の検査を繰り返しても異常ピンの割合が数％と低く、またウエハとの間の接触抵抗も０．３オーム以下であることが分かった。したがって、プローブピンや半導体素子が損傷を受けることなく、オーバードライブ時に電極パッドに確実に接触させて、ウエハの電気的特性の検査を正確に行うことができることが確認された。
また、プローブカードの段差部分の深さが、１０〜５００μｍの範囲である場合、およびプローブカードの段差部分の面積が、カード基板全体の面積に対して５〜５０％の範囲である場合にも、同様であることが確認された。
【産業上の利用可能性】
【０１３２】
以上説明したように、本発明にかかるプローブカードは、ICチップ等の被検査体が高集積化、大型化しても、プローブピンや半導体素子が損傷を受けることなく、オーバードライブ時にプローブピンを電極パッドに確実に接触させて、被検査体の電気的特性の検査を正確に行うことができる。
【図面の簡単な説明】
【０１３３】
【図１】本発明にかかるプローブカードの一実施形態を示す概略的断面図
【図２】本発明にかかるプローブカードの他の実施形態を示す概略的断面図
【図３】本発明にかかるプローブカードの更に他の実施形態を示す概略的断面図
【図４】(a)〜(h)は、本発明の実施例１にかかるプローブカードを製造する工程の一部を示す概略図
【図５】(a)〜(f)は、本発明の実施例１にかかるプローブカードを製造する工程の一部を示す概略的断面図
【図６】(a)〜(e)は、本発明の実施例１にかかるプローブカードを製造する工程の一部を示す概略的断面図
【符号の説明】
【０１３４】
１０  シート材
１２  補強層
１４  ガイド孔
１６  貫通孔
１８  補強層
２０  バイアホール（充填材）
３０  導体層
３２  レジスト層
３４  配線パターン
３６  導体層
３８  配線パターン
４０  レジスト層
４２、４４  ニッケル−金層
４６  ＩＣチップ
５０  段差部分形成領域
５２  段差部分
５４  丸みを付した角部
６０  プローブピン
６２  ピン
１００ａ〜１００ｄ  半硬化シート体
２００  積層焼結体
３００  プローブカード
【図１】
2006308413.tif 000006
【図２】
2006308413.tif 000007
【図３】
2006308413.tif 000008
【図４】
2006308413.tif 000009
【図５】
2006308413.tif 000010
【図６】
2006308413.tif 000011