(57)【要約】【課題】  ポリイミド系樹脂などの熱硬化性樹脂からなる保護膜上に強誘電体膜を有する薄膜容量素子が設けられた半導体装置において、強誘電体膜を比較的高温で形成するとき、絶縁膜が熱的ダメージを受けないようにする。【解決手段】  ポリイミド系樹脂などの熱硬化性樹脂からなる保護膜５上に形成された配線８ｂの平面方形状の容量素子形成領域上面に導電性接着層９を形成する。次に、下部電極１１、強誘電体膜１２および上部電極１３を有する、予め形成された平面方形状の薄膜容量素子１０の下部電極１１の下面を導電性接着層９の上面に接着する。この場合、配線８ｂ上への強誘電体膜を有する容量素子の形成は、予め形成された薄膜容量素子１０の下部電極１１の下面を導電性接着層３の上面に接着するだけであるので、強誘電体膜１２を形成する際の処理温度が比較的高温であっても、保護膜５が熱的ダメージを受けることはない。【選択図】  図１
2006310428.tif 000002
【特許請求の範囲】
【請求項１】
上面に複数の接続パッドを有する半導体基板と、
前記半導体基板上に設けられた樹脂からなる絶縁膜と、
前記絶縁膜上に前記接続パッドに接続されて設けられた配線と、
前記配線上に設けられ、且つ、下部電極、該下部電極上に設けられた強誘電体膜および該強誘電体膜上に設けられた上部電極を有する薄膜容量素子と、
を具備することを特徴とする半導体装置。
【請求項２】
請求項１に記載の発明において、前記薄膜容量素子の下部電極は前記配線上に導電性接着層を介して接着されていることを特徴とする半導体装置。
【請求項３】
請求項１に記載の発明において、前記薄膜容量素子の上部電極は、前記絶縁膜上に設けられた別の配線にボンディングワイヤを介して接続されていることを特徴とする半導体装置。
【請求項４】
請求項３に記載の発明において、前記配線および前記別の配線の接続パッド部上に柱状電極が設けられ、前記柱状電極の周囲を覆う封止膜を有することを特徴とする半導体装置。
【請求項５】
請求項４に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
【請求項６】
請求項１に記載の発明において、前記薄膜容量素子の少なくとも周囲を覆う別の絶縁膜を有し、前記別の絶縁膜上に上層配線が前記薄膜容量素子の上部電極に接続されて設けられていることを特徴とする半導体装置。
【請求項７】
請求項６に記載の発明において、前記上層配線の接続パッド部上に柱状電極が設けられ、前記柱状電極の周囲を覆う封止膜を有することを特徴とする半導体装置。
【請求項８】
請求項７に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
【請求項９】
上面に複数の接続パッドを有する半導体基板上に樹脂からなる絶縁膜を形成する工程と、
前記絶縁膜上に配線を前記接続パッドに接続させて形成する工程と、
下部電極、該下部電極上に設けられた強誘電体膜および該強誘電体膜上に設けられた上部電極を有する薄膜容量素子を用意する工程と、
前記配線上に前記薄膜容量素子を配置する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９に記載の発明において、前記薄膜容量素子配置工程は、前記下部電極を前記配線上に導電性接着層を介して接着する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１１】
請求項９に記載の発明において、前記薄膜容量素子の上部電極と前記絶縁膜上に設けられた別の配線とをボンディングワイヤを介して接続する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１に記載の発明において、前記配線および前記別の配線の接続パッド部上に柱状電極を形成し、前記柱状電極の周囲を覆う封止膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２に記載の発明において、前記柱状電極上に半田ボールを形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１４】
請求項９に記載の発明において、前記薄膜容量素子の少なくとも周囲を覆う別の絶縁膜を形成し、前記別の絶縁膜上に上層配線を前記薄膜容量素子の上部電極に接続させて形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４に記載の発明において、前記上層配線の接続パッド部上に柱状電極を形成し、前記柱状電極の周囲を覆う封止膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１５に記載の発明において、前記柱状電極上に半田ボールを形成する工程を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置には、基板上に集積回路が形成され、その上に絶縁膜が形成され、その上に強誘電体膜を有する薄膜容量素子が形成されたものがある（例えば、特許文献１参照）。この場合、強誘電体膜は、ＢａＴｉＯ3などの強誘電体材料を含むペーストを８００〜１０００℃と比較的高温で焼成して形成されるため、絶縁膜は耐熱性の関係から酸化シリコンによって形成している。
【０００３】
【特許文献１】特許第３４９９２５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上記のような構造の半導体装置において、絶縁膜の材料としてポリイミド系樹脂などの熱硬化性樹脂を用いる場合がある。しかしながら、ポリイミド系樹脂などの熱硬化性樹脂の耐熱温度は２５０℃程度と比較的低温であるため、その上に上記のような、比較的高温の処理を要する強誘電体膜を形成しようとすると、絶縁膜が熱的ダメージを受けてしまうという問題がある。
【０００５】
そこで、この発明は、ポリイミド系樹脂などの熱硬化性樹脂からなる絶縁膜が熱的ダメージを受けないようにすることができる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明は、上記目的を達成するため、半導体基板上の絶縁膜上に形成された配線上に、下部電極、該下部電極上に設けられた強誘電体膜および該強誘電体膜上に設けられた上部電極を有する薄膜容量素子を配置することを特徴とするものである。
【発明の効果】
【０００７】
この発明によれば、強誘電体膜を有する薄膜容量素子を予め形成しているので、強誘電体膜を形成する際の処理温度が比較的高温であっても、ポリイミド系樹脂などの熱硬化性樹脂からなる絶縁膜が熱的ダメージを受けないようにすることができる。
【発明を実施するための最良の形態】
【０００８】
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置は平面方形状のシリコン基板（半導体基板）１を備えている。シリコン基板１の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウムやアルミニウム合金などのアルミニウム系金属からなる複数の接続パッド２ａ、２ｂが集積回路に接続されて設けられている。この場合、符号２ｂで示す接続パッドは、後述する薄膜容量素子１０の下部電極１１に接続されるものである。
【０００９】
接続パッド２ａ、２ｂの中央部を除くシリコン基板１の上面には酸化シリコンなどからなる絶縁膜３が設けられ、接続パッド２ａ、２ｂの中央部は絶縁膜３に設けられた開口部４ａ、４ｂを介して露出されている。絶縁膜３の上面にはポリイミド系樹脂などの熱硬化性樹脂からなる保護膜（絶縁膜）５が設けられている。この場合、絶縁膜３の開口部４ａ、４ｂに対応する部分における保護膜５には開口部６ａ、６ｂが設けられている。
【００１０】
保護膜５の上面には銅などからなる下地金属層７ａ、７ｂ、７ｃが設けられている。下地金属層７ａ、７ｂ、７ｃの上面全体には銅からなる配線８ａ、８ｂ、８ｃが設けられている。下地金属層７ａ、７ｂを含む配線８ａ、８ｂの一端部は、保護膜５および絶縁膜３の開口部６ａ、４ａおよび開口部６ｂ、４ｂを介して接続パッド２ａ、２ｂに接続されている。下地金属層７ｃを含む配線８ｃの一端部は、保護膜５および絶縁膜３の開口部（図示せず）を介して接続パッド（図示せず）に接続されている。
【００１１】
配線８ｂの平面方形状の容量素子形成領域上面には導電性接着剤や導電性ペーストなどからなる導電性接着層９を介して平面方形状の薄膜容量素子１０が設けられている。薄膜容量素子１０は、下部電極１１、該下部電極１１上に設けられた強誘電体膜１２および該強誘電体膜１２上に設けられた上部電極１３を有する構造となっており、シリコン基板１とは別の基板などを用いた別の工程により予め形成されたものであり、市販されていて一般に入手可能なものである。この場合、強誘電体膜１２の材料としては、例えば、ＳＴＯ（ＳｒＴｉＯ3）、ＢＳＴ（（Ｂａ、Ｓｒ）ＴｉＯ3）、ＰＺＴ（Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3）などが挙げられる。誘電率は、ＳＴＯで８０〜２００、ＢＳＴで４００〜８００、ＰＺＴで５００〜９００である。
【００１２】
薄膜容量素子１０の下部電極１１の下面は導電性接着層９の上面に接着されている。薄膜容量素子１０の上部電極１３の上面は、金からなるボンディングワイヤ１４を介して配線８ｃの上面に接続されている。配線８ａ、８ｂ、８ｃの接続パッド部上面には銅からなる柱状電極１５ａ、１５ｂ、１５ｃが設けられている。
【００１３】
配線８ａ、８ｂ、８ｃ、薄膜容量素子１０およびボンディングワイヤ１４を含む絶縁膜１３の上面にはエポキシ系樹脂などの熱硬化性樹脂からなる封止膜１６がその上面が柱状電極１５ａ、１５ｂ、１５ｃの上面と面一となるように設けられている。柱状電極１５ａ、１５ｂ、１５ｃの上面には半田ボール１７ａ、１７ｂ、１７ｃが設けられている。
【００１４】
なお、図１に示した構成は、本実施形態における半導体装置の構成の一例を示したものに過ぎず、上記と同様に、配線層上に薄膜容量素子１０の下部電極１１の下面が設けられて接続され、上部電極１３の上面がボンディングワイヤを介して他の配線層に接続されるものであれば、他の構成を有するものであってもよい。
【００１５】
次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板（半導体基板）１上にアルミニウム系金属からなる複数の接続パッド２ａ、２ｂおよび酸化シリコンなどからなる絶縁膜３が設けられ、接続パッド２ａ、２ｂの中央部が絶縁膜３に形成された開口部４ａ、４ｂを介して露出されたものを用意する。この場合、ウエハ状態のシリコン基板１には、各半導体装置が形成される領域に所定の機能の集積回路（図示せず）が形成され、接続パッド２ａ、２ｂはそれぞれ対応する領域に形成された集積回路に電気的に接続されている。
【００１６】
次に、図３に示すように、絶縁膜３の開口部４ａ、４ｂを介して露出された接続パッド２ａ、２ｂの上面を含む絶縁膜３の上面全体に、スクリーン印刷法やスピンコート法などにより、ポリイミド系樹脂などの熱硬化性樹脂からなる保護膜５を形成する。次に、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、絶縁膜３の開口部４ａ、４ｂに対応する部分における保護膜５に開口部６ａ、６ｂを形成する。
【００１７】
次に、図４に示すように、保護膜５および絶縁膜３の開口部６ａ、４ａおよび開口部６ｂ、４ｂを介して露出された接続パッド２ａ、２ｂの上面を含む保護膜５の上面全体に下地金属層７を形成する。この場合、下地金属層７は、無電解メッキにより形成された銅層のみであってもよく、またスパッタ法により形成された銅層のみであってもよく、さらにスパッタ法により形成されたチタンなどの薄膜層上にスパッタ法により銅層を形成したものであってもよい。
【００１８】
次に、下地金属層７の上面にメッキレジスト膜２１をパターン形成する。この場合、配線８ａ、８ｂ、８ｃ形成領域に対応する部分におけるメッキレジスト膜２１には開口部２２ａ、２２ｂ、２２ｃが形成されている。次に、下地金属層７をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜２１の開口部２２ａ、２２ｂ、２２ｃ内の下地金属層７の上面に配線８ａ、８ｂ、８ｃを形成する。次に、メッキレジスト膜２１を剥離する。
【００１９】
次に、図５に示すように、配線８ｂの平面方形状の容量素子形成領域上面に、スクリーン印刷法などにより、導電性接着剤や導電性ペーストなどからなる導電性接着層９を形成する。次に、下部電極１１、該下部電極１１上に設けられた強誘電体膜１２および該強誘電体膜１２上に設けられた上部電極１３を有する、予め形成された薄膜容量素子１０の下部電極１１の下面を、ピックアップマシーン（図示せず）を用いて、導電性接着層９の上面に接着して配置する。この場合、強誘電体膜１２は、ＳＴＯ（ＳｒＴｉＯ3）、ＢＳＴ（（Ｂａ、Ｓｒ）ＴｉＯ3）、ＰＺＴ（Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3）などからなっている。
【００２０】
ここで、本実施形態においては、配線８ｂの容量素子形成領域上面に強誘電体膜を有する容量素子を形成する場合に、ポリイミド系樹脂などの熱硬化性樹脂からなる保護膜５の耐熱温度が２５０℃程度と比較的低くても、下部電極１１、該下部電極１１上に設けられた強誘電体膜１２および該強誘電体膜１２上に設けられた上部電極１３を有する、予め形成された薄膜容量素子１０の下部電極１１の下面を導電性接着層９の上面に接着して配置するだけであるため、保護膜５に熱的ダメージを与えることはない。
【００２１】
次に、図６に示すように、下地金属層７の上面にメッキレジスト膜２３をパターン形成する。この場合、柱状電極１５ａ、１５ｂ、１５ｃ形成領域に対応する部分におけるメッキレジスト膜２３には開口部２４ａ、２４ｂ、２４ｃが形成されている。次に、下地金属層７をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜２３の開口部２４ａ、２４ｂ、２４ｃ内の配線８ａ、８ｂ、８ｃの接続パッド部上面に柱状電極１５ａ、１５ｂ、１５ｃを形成する。
【００２２】
次に、メッキレジスト膜２３を剥離し、次いで、配線８ａ、８ｂ、８ｃをマスクとして下地金属層７の不要な部分をエッチングして除去すると、図７に示すように、配線８ａ、８ｂ、８ｃ下に下地金属層７ａ、７ｂ、７ｃが残存される。ここで、薄膜容量素子１０の上部電極１３が下地金属層７とほぼ同様の構造であっても、下地金属層７の膜厚は数千Åであるのに対し、上部電極１３の膜厚は数十μｍ以上であるので、上部電極１３の表面側がややエッチングされるだけであり、別に支障はない。
【００２３】
次に、図８に示すように、薄膜容量素子１０の上部電極１３の上面と配線８ｃの上面とを金からなるボンディングワイヤ１４を介して接続する。次に、図９に示すように、柱状電極１５ａ、１５ｂ、１５ｃ、配線８ａ、８ｂ、８ｃ、薄膜容量素子１０およびボンディングワイヤ１４を含む保護膜５の上面全体に、スクリーン印刷法やスピンコート法などにより、エポキシ系樹脂などの熱硬化性樹脂からなる封止膜１６をその厚さが柱状電極１５ａ、１５ｂ、１５ｃの高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１５ａ、１５ｂ、１５ｃの上面は封止膜１６によって覆われている。
【００２４】
次に、封止膜１６および柱状電極１５ａ、１５ｂ、１５ｃの上面側を適宜に研磨し、図１０に示すように、柱状電極１５ａ、１５ｂ、１５ｃの上面を露出させ、且つ、この露出された柱状電極１５ａ、１５ｂ、１５ｃの上面を含む封止膜１６の上面を平坦化する。次に、図１１に示すように、柱状電極１５ａ、１５ｂ、１５ｃの上面に半田ボール１７ａ、１７ｂ、１７ｃを形成する。次に、ダイシング工程を経ると、図１に示す半導体装置が複数個得られる。
【００２５】
（第２実施形態）
図１２はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置は平面方形状のシリコン基板（半導体基板）３１を備えている。シリコン基板３１の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウムやアルミニウム合金などのアルミニウム系金属からなる複数の接続パッド３２ａ、３２ｂが集積回路に接続されて設けられている。この場合、符号３２ｂで示す接続パッドは、後述する薄膜容量素子４０の下部電極４１に接続されるものである。
【００２６】
接続パッド３２ａ、３２ｂの中央部を除くシリコン基板３１の上面には酸化シリコンなどからなる絶縁膜３３が設けられ、接続パッド３２ａ、３２ｂの中央部は絶縁膜３３に設けられた開口部３４ａ、３４ｂを介して露出されている。絶縁膜３３の上面にはポリイミド系樹脂などの熱硬化性樹脂からなる保護膜（絶縁膜）３５が設けられている。この場合、絶縁膜３３の開口部３４ａ、３４ｂに対応する部分における保護膜３５には開口部３６ａ、３６ｂが設けられている。
【００２７】
保護膜３５の上面には銅などからなる下地金属層３７が設けられている。下地金属層３７の上面全体には銅からなる下層配線３８が設けられている。下地金属層３７を含む下層配線３８の一端部は、保護膜３５および絶縁膜３３の開口部３６ｂ、３４ｂを介して接続パッド３２ｂに接続されている。
【００２８】
下層配線３８の平面方形状の容量素子形成領域上面には導電性接着剤や導電性ペーストなどからなる導電性接着層３９を介して平面方形状の薄膜容量素子４０が設けられている。薄膜容量素子４０は、下部電極４１、該下部電極４１上に設けられた強誘電体膜４２および該強誘電体膜４２上に設けられた上部電極４３を有する構造となっており、前述の薄膜容量素子１０と同様に、シリコン基板３１とは別の基板等を用いた別の工程により予め形成されたものであり、市販されていて一般に入手可能なものである。この場合、強誘電体膜４２の材料としては、例えば、ＳＴＯ（ＳｒＴｉＯ3）、ＢＳＴ（（Ｂａ、Ｓｒ）ＴｉＯ3）、ＰＺＴ（Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3）などが挙げられる。
【００２９】
薄膜容量素子４０などを含む保護膜３５の上面にはポリイミド系樹脂などの熱硬化性樹脂からなる絶縁膜４４が設けられている。この場合、保護膜３５の開口部３６ａに対応する部分における絶縁膜４４には開口部４５ａが設けられ、薄膜容量素子４０の上部電極４３の中央部に対応する部分における絶縁膜４４には開口部４５ｂが設けられている。
【００３０】
絶縁膜４４の上面には銅などからなる下地金属層４６ａ、４６ｂが設けられている。下地金属層４６ａ、４６ｂの上面全体には銅からなる上層配線４７ａ、４７ｂが設けられている。下地金属層４６ａを含む上層配線４７ａの一端部は、絶縁膜４４、保護膜３５および絶縁膜３３の開口部４５ａ、３６ａ、３４ａを介して接続パッド３２ａに接続されている。下地金属層４６ｂを含む上層配線４７ｂの一端部は、絶縁膜４４の開口部４５ｂを介して薄膜容量素子４０の上部電極４３に接続されている。
【００３１】
上層配線４７ａ、４７ｂの接続パッド部上面には銅からなる柱状電極４８ａ、４８ｂが設けられている。上層配線４７ａ、４７ｂを含む絶縁膜４４の上面にはエポキシ系樹脂などの熱硬化性樹脂からなる封止膜４９がその上面が柱状電極４８ａ、４８ｂの上面と面一となるように設けられている。柱状電極４８ａ、４８ｂの上面には半田ボール５０ａ、５０ｂが設けられている。
【００３２】
なお、図１２に示した構成も、本実施形態における半導体装置の構成の一例を示したものに過ぎず、上記と同様に、下層配線上に薄膜容量素子４０の下部電極４１の下面が設けられて接続され、上部電極４３の上面に上層配線が設けられるものであれば、他の構成を有するものであってもよい。
【００３３】
次に、この半導体装置の製造方法の一例について説明する。まず、図１３に示すように、ウエハ状態のシリコン基板３１上にアルミニウム系金属からなる複数の接続パッド３２ａ、３２ｂおよび酸化シリコンなどからなる絶縁膜３３が設けられ、接続パッド３２ａ、３２ｂの中央部が絶縁膜３３に形成された開口部３４ａ、３４ｂを介して露出されたものを用意する。この場合、ウエハ状態のシリコン基板３１には、各半導体装置が形成される領域に所定の機能の集積回路（図示せず）が形成され、接続パッド３２ａ、３２ｂはそれぞれ対応する領域に形成された集積回路に電気的に接続されている。
【００３４】
次に、図１４に示すように、絶縁膜３３の開口部３４ａ、３４ｂを介して露出された接続パッド３２ａ、３２ｂの上面を含む絶縁膜３３の上面全体に、スクリーン印刷法やスピンコート法などにより、ポリイミド系樹脂などの熱硬化性樹脂からなる保護膜３５を形成する。次に、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、絶縁膜３３の開口部３４ｂに対応する部分における保護膜３５に開口部３６ｂを形成する。
【００３５】
次に、図１５に示すように、保護膜３５および絶縁膜３３の開口部３６ｂ、３４ｂを介して露出された接続パッド３２ｂの上面を含む保護膜３５の上面全体に下地金属層３７を形成する。この場合、下地金属層３７は、無電解メッキにより形成された銅層のみであってもよく、またスパッタ法により形成された銅層のみであってもよく、さらにスパッタ法により形成されたチタンなどの薄膜層上にスパッタ法により銅層を形成したものであってもよい。
【００３６】
次に、下地金属層３７の上面にメッキレジスト膜５１をパターン形成する。この場合、下層配線３８形成領域に対応する部分におけるメッキレジスト膜５１には開口部５２が形成されている。次に、下地金属層３７をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜５１の開口部５２内の下地金属層３７の上面に下層配線３８を形成する。次に、メッキレジスト膜３２を剥離し、次いで、下層配線３８をマスクとして下地金属層３７の不要な部分をエッチングして除去すると、図１６に示すように、下層配線３８下に下地金属層３７が残存される。
【００３７】
次に、図１７に示すように、下層配線３８の平面方形状の容量素子形成領域上面に、スクリーン印刷法などにより、導電性接着剤や導電性ペーストなどからなる導電性接着層３９を形成する。次に、下部電極４１、該下部電極４１上に設けられた強誘電体膜４２および該強誘電体膜４２上に設けられた上部電極４３を有する、市販されている平面方形状の薄膜容量素子４０の下部電極４１の下面を、ピックアップマシーン（図示せず）を用いて、導電性接着層３９の上面に接着して配置する。この場合、強誘電体膜４２は、ＳＴＯ（ＳｒＴｉＯ3）、ＢＳＴ（（Ｂａ、Ｓｒ）ＴｉＯ3）、ＰＺＴ（Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3）などからなっている。
【００３８】
ここで、本実施形態においても、下層配線３８の容量素子形成領域上面に強誘電体膜を有する容量素子を形成する場合に、ポリイミド系樹脂などの熱硬化性樹脂からなる保護膜３５の耐熱温度が２５０℃程度と比較的低くても、下部電極４１、該下部電極４１上に設けられた強誘電体膜４２および該強誘電体膜４２上に設けられた上部電極４３を有する、予め形成された薄膜容量素子４０の下部電極４１の下面を導電性接着層３９の上面に接着して配置すれだけであるため、保護膜３５に熱的ダメージを与えることはない。
【００３９】
次に、図１８に示すように、薄膜容量素子４０などを含む保護膜３５の上面全体に、スクリーン印刷法やスピンコート法などにより、ポリイミド系樹脂などの熱硬化性樹脂からなる絶縁膜４４を形成する。次に、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、絶縁膜３３の開口部３４ａに対応する部分における絶縁膜４４および保護膜３５に開口部４５ａ、３６ａを連続して形成し、薄膜容量素子４０の上部電極４３の上面中央部に対応する部分における絶縁膜４４に開口部４５ｂを形成する。
【００４０】
次に、図１９に示すように、絶縁膜４４、保護膜３５および絶縁膜３３の開口部４５ａ、３６ａ、３４ａを介して露出された接続パッド３２ａの上面および絶縁膜４４の開口部４５ｂを介して露出された薄膜容量素子４０の上部電極４３の上面を含む絶縁膜４４の上面全体に、銅の無電解メッキなどにより、下地金属層４６を形成する。
【００４１】
次に、下地金属層４６の上面にメッキレジスト膜５３をパターン形成する。この場合、上層配線４７ａ、４７ｂ形成領域に対応する部分におけるメッキレジスト膜５３には開口部５４ａ、５４ｂが形成されている。次に、下地金属層４６をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜５３の開口部５４ａ、５４ｂ内の下地金属層４６の上面に上層配線４７ａ、４７ｂを形成する。次に、メッキレジスト膜５３を剥離する。
【００４２】
次に、図２０に示すように、上層配線４７ａ、４７ｂを含む下地金属層４６の上面にメッキレジスト膜５５をパターン形成する。この場合、柱状電極４８ａ、４８ｂ形成領域に対応する部分におけるメッキレジスト膜５５には開口部５６ａ、５６ｂが形成されている。次に、下地金属層４６をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜５５の開口部５６ａ、５６ｂ内の上層配線４７ａ、４７ｂの接続パッド部上面に柱状電極４８ａ、４８ｂを形成する。次に、メッキレジスト膜５５を剥離し、次いで、上層配線４７ａ、４７ｂをマスクとして下地金属層４６の不要な部分をエッチングして除去すると、図２１に示すように、上層配線４７ａ、４７ｂ下に下地金属層４６ａ、４６ｂが残存される。
【００４３】
次に、図２２に示すように、柱状電極４８ａ、４８ｂおよび上層配線４７ａ、４７ｂを含む絶縁膜４４の上面全体に、スクリーン印刷法やスピンコート法などにより、エポキシ系樹脂などの熱硬化性樹脂からなる封止膜４９をその厚さが柱状電極４８ａ、４８ｂの高さよりも厚くなるように形成する。したがって、この状態では、柱状電極４８ａ、４８ｂの上面は封止膜４９によって覆われている。
【００４４】
次に、封止膜４９および柱状電極４８ａ、４８ｂの上面側を適宜に研磨し、図２３に示すように、柱状電極４８ａ、４８ｂの上面を露出させ、且つ、この露出された柱状電極４８ａ、４８ｂの上面を含む封止膜４９の上面を平坦化する。次に、図２４に示すように、柱状電極４８ａ、４８ｂの上面に半田ボール５０ａ、５０ｂを形成する。次に、ダイシング工程を経ると、図１２に示す半導体装置が複数個得られる。
【００４５】
（第３実施形態）
図２５はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図１２に示す半導体装置と異なる点は、絶縁膜４４に設けられた開口部４５ｂ内の下層配線３８の平面方形状の容量素子形成領域上面に導電性接着層３９を介して薄膜容量素子４０を設けた点である。
【００４６】
この半導体装置を製造する場合には、一例として、図１６に示す工程後に、図２６に示すように、下層配線３９を含む保護膜３５の上面全体に、スクリーン印刷法やスピンコート法などにより、ポリイミド系樹脂などの熱硬化性樹脂からなる絶縁膜４４を形成する。次に、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、絶縁膜３３の開口部３４ａに対応する部分における絶縁膜４４および保護膜３５に開口部４５ａ、３６ａを連続して形成し、下層配線３９の平面方形状の接続パッド部の中央部に対応する部分における絶縁膜４４に開口部４５ｂを形成する。
【００４７】
次に、図２７に示すように、絶縁膜４４の開口部４５ｂ内の下層配線３８の平面方形状の容量素子形成領域上面に、スクリーン印刷法などにより、導電性接着剤や導電性ペーストなどからなる導電性接着層３９を形成する。次に、絶縁膜４４の開口部４５ｂ内の導電性接着層３９の上面に、市販されている平面方形状の薄膜容量素子４０の下部電極４１の下面を接着して配置する。
【００４８】
次に、図２８に示すように、薄膜容量素子４０の上部電極４３の上面および開口部３４ａ、３６ａ、４５ａを介して露出された接続パッド３２ａの上面を含む絶縁膜４４の上面全体に、銅などの無電解メッキなどにより、下地金属層４６を形成する。ここで、薄膜容量素子４０の上部電極４３の上面は、絶縁膜４４の上面とほぼ同じ高さ位置であることが望ましいが、絶縁膜４４の上面よりもやや低くてもやや高くても、その段差の部分において下地金属層４６に断線が生じない限りは、別に支障はない。なお、以下の工程は上記第２実施形態の場合と同じであるので、省略する。
【００４９】
（その他の実施形態）
例えば、図１２において、下地金属層３７を省略し、下層配線３８をアルミニウム系金属によって形成するようにしてもよい。この場合、図１６に示すような工程において、保護膜３５の上面に成膜されたアルミニウム系金属膜をフォトリソグラフィ法によりパターニングして下層配線３８を形成するとき、アルミニウム系金属からなる接続パッド３２ａは保護膜３５によって覆われているのでエッチングされることはない。
【００５０】
また、図１において、薄膜容量素子１０の上部電極１３と配線８ｃとを接続するためのボンディングワイヤ１４の代わりに、ＭＥＭＳ(Micro Electro Mechanical System)技術により、ブリッジ形状の立体的な配線を形成するようにしてもよい。
【図面の簡単な説明】
【００５１】
【図１】この発明の第１実施形態としての半導体装置の断面図。
【図２】図１に示す半導体装置の製造方法の一例において、当初の工程の断面図。
【図３】図２に続く工程の断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の断面図。
【図７】図６に続く工程の断面図。
【図８】図７に続く工程の断面図。
【図９】図８に続く工程の断面図。
【図１０】図９に続く工程の断面図。
【図１１】図１０に続く工程の断面図。
【図１２】この発明の第２実施形態としての半導体装置の断面図。
【図１３】図１２に示す半導体装置の製造方法の一例において、当初の工程の断面図。
【図１４】図１３に続く工程の断面図。
【図１５】図１４に続く工程の断面図。
【図１６】図１５に続く工程の断面図。
【図１７】図１６に続く工程の断面図。
【図１８】図１７に続く工程の断面図。
【図１９】図１８に続く工程の断面図。
【図２０】図１９に続く工程の断面図。
【図２１】図２０に続く工程の断面図。
【図２２】図２１に続く工程の断面図。
【図２３】図２２に続く工程の断面図。
【図２４】図２３に続く工程の断面図。
【図２５】この発明の第３実施形態としての半導体装置の断面図。
【図２６】図２５に示す半導体装置の製造方法の一例において、所定の工程の断面図。
【図２７】図２６に続く工程の断面図。
【図２８】図２７に続く工程の断面図。
【符号の説明】
【００５２】
１  シリコン基板
２ａ、２ｂ  接続パッド
３  絶縁膜
５  保護膜
８ａ、８ｂ、８ｃ  下層配線
９  導電性接着層
１０  薄膜容量素子
１１  下部電極
１２  強誘電体膜
１３  上部電極
１４  ボンディングワイヤ
１５ａ、１５ｂ、１５ｃ  柱状電極
１６  封止膜
１７ａ、１７ｂ、１７ｃ  半田ボール
【図１】
2006310428.tif 000003
【図２】
2006310428.tif 000004
【図３】
2006310428.tif 000005
【図４】
2006310428.tif 000006
【図５】
2006310428.tif 000007
【図６】
2006310428.tif 000008
【図７】
2006310428.tif 000009
【図８】
2006310428.tif 000010
【図９】
2006310428.tif 000011
【図１０】
2006310428.tif 000012
【図１１】
2006310428.tif 000013
【図１２】
2006310428.tif 000014
【図１３】
2006310428.tif 000015
【図１４】
2006310428.tif 000016
【図１５】
2006310428.tif 000017
【図１６】
2006310428.tif 000018
【図１７】
2006310428.tif 000019
【図１８】
2006310428.tif 000020
【図１９】
2006310428.tif 000021
【図２０】
2006310428.tif 000022
【図２１】
2006310428.tif 000023
【図２２】
2006310428.tif 000024
【図２３】
2006310428.tif 000025
【図２４】
2006310428.tif 000026
【図２５】
2006310428.tif 000027
【図２６】
2006310428.tif 000028
【図２７】
2006310428.tif 000029
【図２８】
2006310428.tif 000030