(57)【要約】【課題】  Ａ／Ｄ変換器の耐圧に応じて、Ａ／Ｄ変換器用のアナログ基準電圧およびアナログ入力信号の出力レベルを制御することができるアナログ信号出力装置を提供する。【解決手段】  基準電圧生成回路１０は、Ａ／Ｄ変換器３のアナログ基準電圧となる基準電圧を出力する。アナログ出力部２０は、Ａ／Ｄ変換器３のアナログ入力信号となるアナログ信号を出力する。レベル切換部１１は、基準電圧生成回路１０が出力する基準電圧の出力レベルを、外部から入力されるレベル切換制御信号に基づいて制御する。レベル切換部２１は、アナログ出力部２０が出力するアナログ信号の出力レベルを、レベル切換制御信号に基づいて制御する。この時、レベル切換制御信号に応じたレベル切換部１１の制御による基準電圧の出力レベルの変化率と、レベル切換制御信号に応じたレベル切換部２１の制御によるアナログ信号の出力レベルの変化率とが同じである。【選択図】  図１
2006050311.tif 000002
【特許請求の範囲】
【請求項１】
Ａ／Ｄ（アナログ／ディジタル）変換器のアナログ基準電圧となる基準電圧を出力する基準電圧生成手段と、
前記Ａ／Ｄ変換器のアナログ入力信号となるアナログ信号を出力するアナログ出力手段と、
前記基準電圧生成手段が出力する前記基準電圧の信号レベルである第１の出力レベルを、外部より入力される制御信号に基づいて制御する基準電圧レベル切換手段と、
前記アナログ信号生成手段が出力する前記アナログ信号の信号レベルである第２の出力レベルを、外部より入力される前記制御信号に基づいて制御するアナログ信号レベル切換手段と
を具備し、
前記制御信号に応じた前記基準電圧レベル切換手段の制御による前記第１の出力レベルの変化率と、前記制御信号に応じた前記アナログ信号レベル切換手段の制御による前記第２の出力レベルの変化率とが同じであることを特徴とするアナログ信号出力装置。
【請求項２】
Ａ／Ｄ（アナログ／ディジタル）変換器のアナログ基準電圧となる基準電圧を出力する基準電圧生成手段と、
前記基準電圧生成手段が出力する前記基準電圧の信号レベルである第１の出力レベルを、外部より入力される制御信号に基づいて制御する基準電圧レベル切換手段と、
外部から入力される前記Ａ／Ｄ変換器のアナログ入力信号となるアナログ信号の信号レベルである第２の出力レベルを、外部より入力される前記制御信号に基づいて制御するアナログ信号レベル切換手段と
を具備し、
前記制御信号に応じた前記基準電圧レベル切換手段の制御による前記第１の出力レベルの変化率と、前記制御信号に応じた前記アナログ信号レベル切換手段の制御による前記第２の出力レベルの変化率とが同じであることを特徴とするアナログ信号出力装置。
【請求項３】
前記制御信号の初期値は、前記基準電圧レベル切換手段の制御による前記第１の出力レベルが制御可能な範囲で最も低い信号レベルとなる値であることを特徴とする請求項１又は２に記載のアナログ信号出力装置。
【請求項４】
単一基板上に集積されていることを特徴とする請求項１〜３のいずれか１項に記載のアナログ信号出力装置。
【請求項５】
前記アナログ出力手段は、電子機器内部の温度を検出してアナログ信号を出力する回路、電子機器における電池電圧レベルを検出してアナログ信号を出力する回路、ストロボ付きの電子機器においてストロボの発光量を積分してアナログ信号を出力する回路、ストロボ付きの電子機器においてストロボの充電電圧レベルを検出してアナログ信号を出力する回路、電子機器における基準電圧を出力する定電圧回路、及びディジタル信号をアナログ信号に変換するＤ／Ａ変換器のいずれか一つであることを特徴とする請求項１に記載のアナログ信号出力装置。
【請求項６】
外部から入力される前記アナログ信号は、被写体の画像を撮影する電子機器において被写体の焦点を自動検出するセンサーが出力するアナログ信号であることを特徴とする請求項２に記載のアナログ信号出力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ａ／Ｄ（アナログ／ディジタル）変換器に入力されるアナログ基準電圧およびアナログ入力信号を出力するアナログ信号出力装置に関するものである。
【背景技術】
【０００２】
図７は、従来のアナログ信号出力装置を含む信号処理システムの概略構成を示すブロック図である。１ａはアナログ信号出力装置であり、一個のＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）で構成されている。アナログ信号出力装置１ａは、基準電圧生成回路１０ａおよびアナログ出力部２０ａを含む構成である。基準電圧生成回路１０ａは、後述するＡ／Ｄ変換器３ａのアナログ基準電圧となる電圧を生成する回路であり、ある一定レベルの電圧を出力する。アナログ出力部２０ａは後述するＡ／Ｄ変換器３ａのアナログ入力信号となる信号を出力する回路である。
【０００３】
２ａは、Ａ／Ｄ変換器３ａを備えたマイクロコンピュータである。マイクロコンピュータ２ａの内部では外部から入力されるアナログ信号をＡ／Ｄ変換器３ａによってディジタル信号に変換し、そのディジタル信号を用いて様々な処理を行なっている。また、Ａ／Ｄ変換器３ａには、基準電圧生成回路１０ａから基準電圧が供給されている。
【０００４】
一般的なマイクロコンピュータには様々な耐圧（最大定格）のものが存在しており、マイクロコンピュータ内部のＡ／Ｄ変換器の耐圧（最大定格）もマイクロコンピュータの耐圧（最大定格）によって規定される。また、近年、低消費電力化が求められる中で将来的にはさらに低耐圧化されるものと予想される。アナログ信号出力装置のアナログ信号出力を様々な耐圧のマイクロコンピュータで使用する場合、アナログ信号出力装置のアナログ出力に対してどのような耐圧のマイクロコンピュータにおいても同様な処理を行なうためには、マイクロコンピュータ内部のＡ／Ｄ変換器において、ある値のアナログ入力信号に対するＡ／Ｄ出力値が耐圧によらず一定である必要がある。
【０００５】
また、例えば、Ａ／Ｄコンバータに入力されるアナログ電圧との大小関係を比較するための基準電圧を複数通りのレベルにわたり発生するローコストな基準電圧発生回路が提案されている（例えば、特許文献１参照。）。
【０００６】
【特許文献１】特開平９−１６７９６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、図７のような構成のアナログ信号出力装置１ａの場合、基準電圧生成回路１０ａによって出力される基準電圧は単一のレベルであるため、基準電圧のレベルがＡ／Ｄ変換器３ａの耐圧を超えてしまう場合には、基準電圧生成回路１０ａの出力を直接Ａ／Ｄ変換器３ａに入力することができなくなるという問題がまず発生する。この問題は基準電圧のレベルをＡ／Ｄ変換器３ａの耐圧以下のレベルに変換するための回路をアナログ信号出力装置１ａの外部に追加することで回避することが可能であるが、回路を追加することによるコスト増加や実装面積が増加するといった問題が新たに発生する。
【０００８】
さらに、マイクロコンピュータの耐圧に応じてＡ／Ｄ変換器３ａの基準電圧レベルを変更すると、同じ値のアナログ入力信号に対してのＡ／Ｄ変換器３ａの出力結果が変わってしまうといった問題が発生することになる。特許文献１に記載の技術においても同様の問題が発生する。
【０００９】
本発明は、上述した事情を考慮してなされたもので、Ａ／Ｄ変換器の耐圧（最大定格）に応じて、Ａ／Ｄ変換器用のアナログ基準電圧およびアナログ入力信号の出力レベルを制御することができるアナログ信号出力装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
この発明は、上述した課題を解決すべくなされたもので、本発明によるアナログ信号出力装置は、Ａ／Ｄ（アナログ／ディジタル）変換器のアナログ基準電圧となる基準電圧を出力する基準電圧生成手段と、Ａ／Ｄ変換器のアナログ入力信号となるアナログ信号を出力するアナログ出力手段と、基準電圧生成手段が出力する基準電圧の信号レベルである第１の出力レベルを、外部より入力される制御信号に基づいて制御する基準電圧レベル切換手段と、アナログ信号生成手段が出力するアナログ信号の信号レベルである第２の出力レベルを、外部より入力される制御信号に基づいて制御するアナログ信号レベル切換手段とを具備し、制御信号に応じた基準電圧レベル切換手段の制御による第１の出力レベルの変化率と、制御信号に応じたアナログ信号レベル切換手段の制御による第２の出力レベルの変化率とが同じであることを特徴とする。
【００１１】
また、本発明によるアナログ信号出力装置は、Ａ／Ｄ（アナログ／ディジタル）変換器のアナログ基準電圧となる基準電圧を出力する基準電圧生成手段と、基準電圧生成手段が出力する基準電圧の信号レベルである第１の出力レベルを、外部より入力される制御信号に基づいて制御する基準電圧レベル切換手段と、外部から入力されるＡ／Ｄ変換器のアナログ入力信号となるアナログ信号の信号レベルである第２の出力レベルを、外部より入力される制御信号に基づいて制御するアナログ信号レベル切換手段とを具備し、制御信号に応じた基準電圧レベル切換手段の制御による第１の出力レベルの変化率と、制御信号に応じたアナログ信号レベル切換手段の制御による第２の出力レベルの変化率とが同じであることを特徴とする。
【発明の効果】
【００１２】
本発明によるアナログ信号出力装置は、Ａ／Ｄ変換器の耐圧（最大定格）に応じて、Ａ／Ｄ変換器用のアナログ基準電圧およびアナログ入力信号の出力レベルを制御することができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を用いて本発明の実施形態について説明する。
まず、本発明の一実施形態におけるアナログ信号出力装置について説明する。図１は、本発明の一実施形態におけるアナログ信号出力装置を含む信号処理システムの概略構成を示すブロック図である。
【００１４】
図１において、１は、アナログ信号出力装置であり、基準電圧生成回路１０、レベル切替部（基準電圧レベル切換手段）１１、アナログ出力部２０、及びレベル切換部（アナログ信号レベル切換手段）２１から構成される。また、本実施形態のアナログ出力信号装置１は、１チップのＩＣで構成されている。アナログ信号出力装置１は、後述するＡ／Ｄ（アナログ／ディジタル）変換器３のアナログ基準電圧となる定電圧および後述するＡ／Ｄ変換器３のアナログ入力信号となる信号を出力する。２は、マイクロコンピュータであり、Ａ／Ｄ変換器３、レベル切替制御部４、及びリセット回路５から構成される。尚、不図示のアナログ信号出力装置１の電源はマイクロコンピュータ２と共通電源である。
【００１５】
Ａ／Ｄ変換器３は、外部から入力されるアナログ入力信号を基準電圧に基づいてディジタル信号に変換して出力する変換器である。マイクロコンピュータ２の内部ではＡ／Ｄ変換器３によって変換されたディジタル出力信号を用いて様々な処理が行われている。レベル切換制御部４はアナログ信号出力装置１内部のレベル切換部１１およびレベル切換部２１の出力レベルを切り換える制御信号（レベル切換制御信号）を出力する。リセット回路５はマイクロコンピュータ２の電源投入時などにレベル切換制御部４内のレジスタ値を初期状態にリセットする回路である。
【００１６】
基準電圧生成回路１０は、マイクロコンピュータ２内のＡ／Ｄ変換器３のアナログ基準電圧となる定電圧を生成する。レベル切換部１１は、レベル切換制御部４からの制御信号（レベル切換制御信号）に基づいて基準電圧生成回路１０の出力レベルを切り換える。アナログ出力部２０は、外部Ａ／Ｄ変換器３のアナログ入力信号となるアナログ信号を出力する。レベル切換部２１は、レベル切換制御部４からのレベル切換制御信号に基づいてアナログ出力部２０の出力レベルを切り換える。
【００１７】
アナログ出力部２０の具体例として、例えば、被写体の画像を撮影するための電子機器であるカメラ内部の温度を検出する回路、もしくはカメラの電池電圧レベルを検出する回路、もしくはカメラに内蔵されたストロボの発光量を積分する回路、もしくはカメラに内蔵されたストロボの充電電圧レベルを検出する回路、もしくはカメラシステム内の基準電圧を出力する定電圧回路、もしくは入力されたディジタル信号をアナログ信号に変換するＤ／Ａコンバータなどが挙げられる。
【００１８】
次に、アナログ信号出力装置１のレベル切換部１１およびレベル切換部２１の動作について、図２、図３、図４および図５を用いて説明する。図２は、図１に示したレベル切換部１１の内部回路構成例を示す図である。レベル切換部１１の入力信号は、Ｖ１、ＳＥＬ１、ＳＥＬ２の３信号あり、出力信号はＶｒｅｆの１信号である。入力信号Ｖ１は、基準電圧生成回路１０より出力される定電圧である。入力信号ＳＥＬ１およびＳＥＬ２は、図１で示したマイクロコンピュータ２内部のレベル切換制御部４のレジスタ出力であるレベル切換制御信号である。出力信号Ｖｒｅｆは、マイクロコンピュータ２内部のＡ／Ｄ変換器３に入力されるアナログ基準電圧である。
【００１９】
図２において、１１１、１１２、１１３および１１４はアナログ基準電圧Ｖｒｅｆのレベルを切換えるレベル切換スイッチである。このレベル切換スイッチ１１１〜１１４により、基準電圧生成回路１０によって生成された定電圧Ｖ１を分圧抵抗Ｒ１１、Ｒ１２、Ｒ１３およびＲ１４を利用して分圧した各レベルの電圧を選択し出力する。尚、４つのレベル切換スイッチ１１１〜１１４は複数同時にオンすることはなく、レベル切換制御信号ＳＥＬ１およびＳＥＬ２の値（０ｏｒ１）の組み合わせにより必ず１つのレベル切換スイッチのみがオンする。レベル切換スイッチによってレベル切換された信号はバッファアンプ１１５を介して出力信号Ｖｒｅｆとして出力される。レベル切換信号ＳＥＬ１およびＳＥＬ２の組み合わせに対するアナログ基準電圧出力Ｖｒｅｆの値を図４に示す。尚、レベル切換信号ＳＥＬ１およびＳＥＬ２の値が「０」の時はＬ（ロウ）レベル、「１」の時はＨ（ハイ）レベルの信号である。
【００２０】
図３は、図１に示したレベル切換部２１の内部回路構成例を示す図である。レベル切換部２１の入力信号は、Ｖ２、ＳＥＬ１、ＳＥＬ２の３信号、出力信号はＶａｏｕｔの１信号である。入力信号Ｖ２は、アナログ出力部２０より出力されるアナログ信号である。ＳＥＬ１およびＳＥＬ２は図１で示したマイクロコンピュータ２のレベル切換制御部４より出力されるレベル切換制御信号である。Ｖａｏｕｔはマイクロコンピュータ２内部のＡ／Ｄ変換器３に入力されるアナログ入力信号である。２１１、２１２、２１３、及び２１４はアナログ入力信号Ｖａｏｕｔの信号レベルを切り換えるレベル切換スイッチである。レベル切換スイッチ２１１〜２１４は、アナログ出力部２０から入力される入力信号Ｖ２を分圧抵抗Ｒ２１、Ｒ２２、Ｒ２３およびＲ２４を利用して分圧することで各信号レベルを選択し出力する。
【００２１】
また、図２に示した分圧抵抗Ｒ１１〜１４と、図３に示した分圧抵抗Ｒ２１〜２４の抵抗値は以下の式１を満たす値とする。
Ｒ２１：Ｒ２２：Ｒ２３：Ｒ２４＝Ｒ１１：Ｒ１２：Ｒ１３：Ｒ１４  …  （式１）
これにより、レベル切換部１１におけるアナログ基準電圧Ｖｒｅｆのレベル切換の比率と、レベル切換部２１におけるアナログ入力信号Ｖａｏｕｔのレベル切換の比率が等しくなる。すなわち、レベル切換制御信号に応じたレベル切換部１１におけるアナログ基準電圧Ｖｒｅｆの信号レベルの変化率と、レベル切換制御信号に応じたレベル切換部２１におけるアナログ入力信号Ｖａｏｕｔの信号レベルの変化率とが同じとなる。これにより、アナログ出力部２０が出力するある値のアナログ信号に対して、Ａ／Ｄ変換器３における変換後のディジタル信号の値は、アナログ基準電圧Ｖｒｅｆが変化してもほぼ同じ値となるようなシステムを構築することができる。
【００２２】
また、図３に示した４つのレベル切換スイッチ２１１〜２１４は、複数同時にオンすることはなく、レベル切換信号ＳＥＬ１およびＳＥＬ２の値（０ｏｒ１）の組み合わせにより必ず１つのスイッチのみがオンする。レベル切換スイッチによってレベル切換された信号はバッファアンプ２１５を介して出力信号Ｖａｏｕｔを出力する。レベル切換信号ＳＥＬ１およびＳＥＬ２の組み合わせに対するアナログ入力信号出力Ｖａｏｕｔの値を図５に示す。レベル切換制御信号ＳＥＬ１およびＳＥＬ２はレベル切換部１１およびレベル切換部２１に共通な入力となっているので、式１のような分圧抵抗値とすることにより、レベル切換部１１における出力レベルとレベル切換部２１における出力レベルが同じ比率で切換わる。以上に説明した構成により、本実施形態のアナログ信号出力装置１は、Ａ／Ｄ変換器３の耐圧（最大定格）に応じて、Ａ／Ｄ変換器３用のアナログ基準電圧およびアナログ入力信号の出力レベルを最適に制御することができる。また、アナログ基準電圧およびアナログ入力信号の双方を制御することにより、Ａ／Ｄ変換器３における変換結果（ディジタル信号値）の精度を向上することができる。
【００２３】
次にアナログ信号出力装置１の初期状態について説明する。電源投入時はリセット回路５によってレベル切換制御部４内のレジスタ値が初期状態にリセットさる。これにより、レベル切換制御部４のレジスタ出力であるＳＥＬ１およびＳＥＬ２は両者ともに値が「０」となり、この値がアナログ信号出力装置１へ入力される。これにより、図４および図５に示すように、アナログ信号出力装置１におけるレベル切換部１１およびレベル切換部２１の出力レベルは切換可能なレベルの中で最も低いレベルに切換えられる。前述のとおり、図１におけるアナログ信号出力装置１とマイクロコンピュータ２の電源は共通電源であるので、このようにアナログ信号出力装置１の初期状態において出力レベルを最も低いレベルに切換えることで、マイクロコンピュータ２が低い耐圧（最大定格）であった場合に、耐圧を超える電圧を入力することを防ぐことができる。また、初期リセット後に耐圧に合わせた適切なレベルに切換えることが可能となる。
【００２４】
また、上述した実施形態と異なる他の実施形態について説明する。図６は、本発明の他の実施形態におけるアナログ信号出力装置を含む信号処理システムの概略構成を示すブロック図である。図６に示す信号処理システムと上述した図１に示す信号処理システムで異なる点は、アナログ信号出力装置１が外部からのアナログ信号を処理可能とする点である。図６に示すようにアナログ信号出力装置１の外部には、アナログ出力部２０ｂがあり、アナログ出力部２０ｂは、アナログ信号出力装置１に対してアナログ信号を出力する。このアナログ出力部２０ｂからのアナログ信号は、アナログ信号出力装置１のレベル切換部２１に入力される。また、レベル切換部２１は、何らかの選択手段（例えば、選択スイッチなど）を備えることで、アナログ信号出力装置１内部のアナログ出力部２０が出力するアナログ信号と、アナログ信号出力装置１外部のアナログ出力部２０ｂが出力するアナログ信号とを選択可能にしてもよい。アナログ出力部２０ｂの具体例としては被写体の焦点を自動検出するための信号を出力するカメラのＡＦ（オートフォーカス）センサーなどが挙げられる。
【００２５】
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施形態におけるアナログ信号出力装置を含む信号処理システムの概略構成を示すブロック図である。
【図２】図１に示したレベル切換部１１の内部回路構成例を示す図である。
【図３】図１に示したレベル切換部２１の内部回路構成例を示す図である。
【図４】レベル切換信号ＳＥＬ１およびＳＥＬ２の組み合わせに対するアナログ基準電圧出力Ｖｒｅｆの値を示す図である。
【図５】レベル切換信号ＳＥＬ１およびＳＥＬ２の組み合わせに対するアナログ入力信号出力Ｖａｏｕｔの値を示す図である。
【図６】本発明の他の実施形態におけるアナログ信号出力装置を含む信号処理システムの概略構成を示すブロック図である。
【図７】従来のアナログ信号出力装置を含む信号処理システムの概略構成を示すブロック図である。
【符号の説明】
【００２７】
１      アナログ信号出力装置
２      マイクロコンピュータ
３      Ａ／Ｄ変換器
４      レベル切換制御部
５      リセット回路
１０    基準電圧生成回路
１１    レベル切換部
２０    アナログ出力部
２０ｂ  アナログ出力部
２１    レベル切換部
【図１】
2006050311.tif 000003
【図２】
2006050311.tif 000004
【図３】
2006050311.tif 000005
【図４】
2006050311.tif 000006
【図５】
2006050311.tif 000007
【図６】
2006050311.tif 000008
【図７】
2006050311.tif 000009