(57)【要約】【課題】  Ｘ軸方向、Ｙ軸方向およびＺ軸方向のいずれにも感知軸を有するよう、基板に凹部を形成し、凹部の斜面に少なくとも１個のホール素子を設け、基板の平坦面に少なくとも１個のホール素子を設けることによって得られる、小型で簡便な構造の磁気センサとその製法を提供する。【解決手段】  シリコン基板１の平坦面に形成されたホール素子６および７は、Ｚ軸方向に感知軸を有する。また、凹部２の斜面に形成されたホール素子３ないし５は、いずれも斜面に直交する方向、すなわち、シリコン基板の斜め方向に感知軸を有し、これは、Ｚ軸方向とＹ軸方向の成分もしくは、Ｚ軸方向とＸ軸方向の成分に分離することができるため、Ｘ軸方向、Ｙ軸方向、Ｚ軸方向の磁界の強さが感知できるものとなる。したがってこの磁気センサは、全体として、３軸方向の磁界の強さを検出できるものとなる。【選択図】  図１
2006275765.tif 000002
【特許請求の範囲】
【請求項１】
基板に形成された凹部の斜面に、少なくとも１個のホール素子が形成された磁気センサ。
【請求項２】
基板に形成された凹部の斜面に、少なくとも１個のホール素子が形成され、基板の平坦面に少なくとも１個のホール素子が形成された磁気センサ。
【請求項３】
基板に形成された凹部の、互いに平行でない二つ以上の斜面に、一つの斜面につき少なくとも１個のホール素子が形成された磁気センサ。
【請求項４】
凹部の形状が切頭四角錐状である、請求項１、２または３記載の磁気センサ。
【請求項５】
切頭四角錐状の凹部の底部に、ホール素子の共通電流取り出し用電極が形成された請求項４記載の磁気センサ。
【請求項６】
基板に凹部を形成し、この凹部の斜面にホール素子を形成すると同時に、基板の平坦面にトランジスタを形成することを特徴とする磁気センサの製法。
【請求項７】
基板に凹部を形成し、この凹部の斜面にホール素子を形成すると同時に、基板の平坦面にトランジスタとホール素子の形成を行うことを特徴とする磁気センサの製法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に凹部が設けられ、凹部の斜面に少なくとも１個のホール素子が設けられた、磁気センサとその製法に関するものである。
【背景技術】
【０００２】
従来、磁気センサに使用される半導体素子としては、ホール素子が知られている。このホール素子は、半導体中に電流を加えた場合、電流と垂直な方向に磁界が加わると、これら電流と磁界のいずれにも垂直な方向に電圧（ホール起電力）が発生する、いわゆるホール効果を利用したものであり、ホール起電力を測定することで、磁界の強さを測定することができる。
【０００３】
具体的には、電流を流すための二つの電極を結ぶ方向をＸ軸にとり、ホール起電力を検出するための二つの電極を結ぶ方向をＹ軸にとると、Ｚ軸方向の磁界の強さを検出することができる。
【０００４】
三次元で磁界の強さを測定する３軸磁気センサは、これらホール素子をそれぞれＸ軸方向、Ｙ軸方向およびＺ軸方向の磁界の変化を測定できるよう、一つずつ直交配置することで得られる。このようなセンサとして、以下に示す非特許文献で提案されたものがある。
この提案では、基板表面に平行な平面をＸ−Ｙ平面にとった場合、基板上にＸ軸、Ｙ軸およびＺ軸方向の磁界を個別に感知するためのホール素子をそれぞれ設け、Ｘ軸方向感知用ホール素子を含む基板領域およびＹ軸方向感知用ホール素子を含む基板領域を、それぞれＸ−Ｙ平面に対して垂直となるように折り曲げて、直交配置している。
【０００５】
具体的には、シリコン基板上にホール素子を形成したのち、ホール素子上にポリイミドの薄膜を積層する。ポリイミド薄膜は、加熱により収縮する性質を有しており、加熱することでホール素子を折り曲げる役割を担う。ポリイミド薄膜を積層後、ホール素子を取り囲むように、シリコン基板上に四角状のパターンを形成し、このパターンの四辺のうち、三辺をエッチングによりシリコン基板から切り離す。これによりホール素子は、残り一辺でシリコン基板と連結された、カンチレバー状のものとなる。加熱することにより、ポリイミドを収縮させ、シリコン基板との連結部を折り目として、シリコン基板に対して垂直となるように、カンチレバー状のホール素子を持ち上げる。
【０００６】
カンチレバー状のホール素子は、Ｘ軸方向に対して垂直となるように折り曲げることで、Ｘ軸方向感知用の磁気センサとなり、同様に、Ｙ軸方向に対して垂直となるように折り曲げることで、Ｙ軸方向感知用の磁気センサとなる。さらにシリコン基板上にＺ軸方向感知用のホール素子を形成することで、３軸磁気センサが得られる。
【非特許文献１】電学論Ｅ，１２２巻４号，２１２−２１６頁，平成１４年
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、携帯電話をはじめとする、近年の半導体デバイスを使用した小型商品に使用するためには、安価で小型な高感度センサの実用化が望まれる。それに対し、上記文献で提案されている３軸磁気センサは、Ｘ軸、Ｙ軸およびＺ軸の方向を別々に感知する、３個のホール素子を直交配置するため、センサの構造が複雑かつ大きくなるという問題点があった。また、カンチレバー状のホール素子を、シリコン基板に対して垂直に折り曲げるという、微小かつ精密な組立工程を必要とし、センサの製造工程が複雑になるという問題点があった。
【０００８】
本発明は、上記問題点を解決するためになされたもので、Ｘ軸方向、Ｙ軸方向およびＺ軸方向のいずれにも感知軸を有するよう、基板に凹部を形成し、凹部の斜面に少なくとも１個のホール素子を設け、基板の平坦面に少なくとも１個のホール素子を設けることによって得られる、小型で簡便な構造の３軸磁気センサとその製法を提供することを課題とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、
請求項１に記載の発明は、基板に形成された凹部の斜面に、少なくとも１個のホール素子が形成された磁気センサである。
【００１０】
請求項２に記載の発明は、基板に形成された凹部の斜面に、少なくとも１個のホール素子が形成され、基板の平坦面に少なくとも１個のホール素子が形成された磁気センサである。
【００１１】
請求項３に記載の発明は、基板に形成された凹部の、互いに平行でない二つ以上の斜面に、一つの斜面につき少なくとも１個のホール素子が形成された磁気センサである。
【００１２】
請求項４に記載の発明は、凹部の形状が切頭四角錐状である、請求項１、２または３記載の磁気センサである。
【００１３】
請求項５に記載の発明は、切頭四角錐状の凹部の底部に、ホール素子の共通電流取り出し用電極が形成された請求項４記載の磁気センサである。
【００１４】
請求項６に記載の発明は、基板に凹部を形成し、この凹部の斜面にホール素子を形成すると同時に、基板の平坦面にトランジスタを形成することを特徴とする磁気センサの製法である。
【００１５】
請求項７に記載の発明は、基板に凹部を形成し、この凹部の斜面にホール素子を形成すると同時に、基板の平坦面にトランジスタとホール素子の形成を行うことを特徴とする磁気センサの製法である。
【発明の効果】
【００１６】
本発明によれば、基板に切頭四角錐状などの凹部を形成し、凹部の斜面に少なくとも１個のホール素子を設けることで１軸磁気センサが得られ、加えて、基板の平坦面に少なくとも１個のホール素子を設けることで、一つの基板からなる２軸磁気センサを作成することができる。
また、凹部の互いに平行でない二つ以上の斜面に、一つの斜面につき、少なくとも１個以上のホール素子を設けることで、２軸の磁気センサが得られ、加えて基板平坦部に少なくとも１個のホール素子を設けることで、一つの基板からなる３軸磁気センサを作成することができる。
【００１７】
凹部の斜面に設けたホール素子の、共通の電流取り出し用電極を、凹部の底部に設けることで、構造を簡略化することができ、簡便な組立工程で磁気センサを得ることができる。
【００１８】
基板の斜面あるいは平坦面に設けたホール素子と、トランジスタを、半導体プロセスで同時に形成し、構造と組立工程を簡略化することで、小型かつ安価な磁気センサを得ることができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明を詳しく説明する。
図１は、本発明の磁気センサの一例を模式的に示すものである。符号１はシリコン基板を示し、このシリコン基板１には、切頭四角錐状の凹部２が形成されている。この凹部２は、その底部の平面形状が正方形であり、底部が基板表面と平行になるように形成されている。また凹部２は、四つの斜面を有しており、これら斜面は、底部を含む平面と、３０度ないし６０度、好ましくは４５度の角度を持つように形成されている。
【００２０】
この凹部２のそれぞれの斜面には、４個のホール素子が設けられている。なお、図１では、便宜上３個のホール素子３，４，５を描いており、以下の説明では、この３個のホール素子３，４，５について述べているが、図示していない残り１個のホール素子についても、同様の構造となっている。
また、シリコン基板１の平坦面には、ホール素子６、７が設けられている。
【００２１】
これらホール素子が設けられたシリコン基板１の表面には、トランジスタ、絶縁膜、配線層などが順次形成され、最後に酸化ケイ素、窒化ケイ素などからなる絶縁膜で被覆され、外界より保護されている。（図示略）
【００２２】
これらのホール素子３ないし７は、いずれも基板１に形成された、ｎ型シリコン薄膜からなる帯状の本体部と、この本体部に設けられた一対の制御電流用電極８，８と、一対の電圧検出用電極９，９とから構成されている。
【００２３】
ホール素子３ないし７のうち、凹部２の斜面に形成されたホール素子３ないし５にあっては、その本体部が、凹部２の低部から斜面を経てシリコン基板１の平坦面にかけて形成されている。
またシリコン基板１の平坦面に形成されたホール素子６および７にあっては、その本体部は、シリコン基板１の平坦面に形成されている。
【００２４】
また、凹部２の斜面に形成されたホール素子３ないし５では、制御電流用電極８，８の一方が、本体部のうち底部に形成された部分に設けられ、ホール素子３ないし５に共通の、電流取り出し用電極となっている。他方は、本体部のうち平坦面に形成された部分に設けられている。
また、電圧検出用電極９，９は、本体部のうち、斜面に形成された部分の両側の位置に、対峙して設けられている。
【００２５】
さらに、シリコン基板１の平坦面に形成されたホール素子６および７にあっては、制御電流用電極８，８は、本体部の長手方向の両端部に対峙して設けられ、電圧検出用電極９，９は、本体部の長手方向の中間部において、その両側の位置に対峙して設けられている。
【００２６】
そして、すべてのホール素子３ないし７では、一対の制御電流用電極８，８を結ぶ方向と、一対の電圧検出用電極９，９を結ぶ方向とが、直交するようになっている。
【００２７】
このような磁気センサにあっては、シリコン基板１の平坦面に形成されたホール素子６および７は、いずれも図１に示す座標軸において、Ｚ軸方向に感知軸を有する。また、凹部２の斜面に形成されたホール素子３ないし５は、いずれも斜面に直交する方向、すなわち、シリコン基板の斜め方向に感知軸を有し、これは、Ｚ軸方向とＹ軸方向の成分もしくは、Ｚ軸方向とＸ軸方向の成分に分離することができるため、Ｘ軸方向、Ｙ軸方向、Ｚ軸方向の磁界の強さが感知できるものとなる。
したがってこの磁気センサは、全体として、３軸方向の磁界の強さを検出できるものとなる。
【００２８】
図２は、シリコン基板１に形成された凹部２と、凹部２を含むホール素子部４０およびトランジスタ部３９の具体的な構造を示すものである。
シリコン基板１には、トランジスタ部３９およびホール素子部４０が設けられており、トランジスタ部３９の基板表面側の部位は、Ｐウェル２９およびＮウェル３０の領域に分かれている。ホール素子部４０の基板表面側の部位は、凹部２を含むＰウェル３１の領域となっている。凹部２は、先に述べた構造のものであり、切頭四角錐状で、底部は基板表面と平行であり、その平面形状は正方形である。また、底部を含む平面と四つの斜面は４５度の角度を形成している。
【００２９】
ウェル表面には、素子間の電気的な干渉を防止する役割を担う、酸化ケイ素からなる素子分離酸化膜１７が設けられ、素子分離酸化膜１７が設けられていないウェル表面には、トランジスタ、ホール素子等が形成されている。
【００３０】
Ｐウェル２９に対して、ポリシリコン２０およびシリコンとタングステンとからなるシリサイド２１が順次積層された構造をもつ、ｎチャネル電界効果トランジスタのゲート電極１８が、ゲート絶縁膜１６を挟んで設けられ、Ｎウェル３０に対しては、同様の構造を持つｐチャネル電界効果トランジスタのゲート電極１９が、ゲート絶縁膜１６を挟んで設けられている。
【００３１】
Ｐウェル２９の上部には、側面の一つが素子分離酸化膜１７に接するように、二つのｎ＋拡散層２３、２３が、互いに向き合う形で設けられている。同様に、Ｎウェル３０の上部には、二つのｐ＋拡散層２６、２６が、互いに向き合う形で設けられている。
また、Ｐウェル３１の上部には、ｎ形拡散層４１が設けられている。
【００３２】
さらに、Ｐウェル２９内には、信頼性を向上するため必要に応じて、側面の一つがｎ＋拡散層２３に接するように、電界緩和層２４，２５が、互いに向き合う形で設けられている。同様に、Ｎウェル３０内には、側面の一つがｐ＋拡散層２６に接するように、電界緩和層２７，２８が互いに向き合う形で設けられている。
【００３３】
ｎチャネル電界効果トランジスタのゲート電極１８は、電界緩和層２４，２５に挟まれた領域の、絶縁膜１６上に設けられた形となっており、同様に、ｐチャネル電界効果トランジスタのゲート電極１９は、電界緩和層２７，２８に挟まれた領域の、絶縁膜１６上に設けられた形となっている。
【００３４】
また、トランジスタ、ホール素子等の素子領域および素子分離酸化膜１７上には、酸化ケイ素からなる層間絶縁膜３５が積層され、さらに層間絶縁膜３５上には、配線層が形成されている。（図示略）
【００３５】
さらに、層間絶縁膜３５には、タングステン等が充填されたコンタクトホール３２，３３および３４が設けられており、層間絶縁膜３５上に形成されている配線層（図示略）と、ホール素子とを電気的に接続している。
【００３６】
図３ないし図８は、凹部２の形成プロセスの一例と、ホール素子部４０およびトランジスタ部３９を、半導体プロセスで同時にシリコン基板１に形成する方法の一例を、工程順に示すものである。
図３に示すように、シリコン基板１の表面に、マスク４１でパターンを形成し、ＴＭＡＨ等からなるエッチング液で、（１１１）面の速度が遅いウエットエッチングを行う。このプロセスで、シリコン基板上に、底部を含む平面と、四つの斜面が４５度の角度を持つ、切頭四角錐状の凹部を形成する。
【００３７】
図４に示すように、マスクを除去した後、凹部を含むシリコン基板１の表面全体を熱酸化して、厚さ１５ｎｍ程度の酸化ケイ素からなる、パッド酸化膜３６を形成する。パッド酸化膜３６は、シリコン基板１のひずみを抑制するものである。
さらにパッド酸化膜３６上に、化学気相成長法（ＣＶＤ法）により、耐酸化膜である150ｎｍ程度の窒化ケイ素膜３７を積層する。
【００３８】
図５に示すように、後の工程で、素子分離酸化膜（図示略）を形成する部位の窒化ケイ素膜３７とパッド酸化膜３６を、エッチングにより除去し、凹部３８を形成する。残った窒化ケイ素膜被覆部が、この後、素子形成領域となる。
【００３９】
図６に示すように、凹部３８を熱酸化することで、酸化ケイ素からなる素子分離酸化膜１７を形成する。素子分離酸化膜１７を形成後、窒化ケイ素膜３７とパッド酸化膜３６を除去し、イオン注入により、シリコン基板１中にＰウェル２９、３１およびＮウェル３０を形成する。
【００４０】
図７に示すように、ウェル部分の表面を熱酸化して、酸化ケイ素からなる絶縁膜１６を形成し、シリコン基板１の表面全体を被覆した後、絶縁膜１６上に、ゲート電極の材料となる、ポリシリコン２０を堆積し、ポリシリコン２０上に、シリコンとタングステンとからなる、シリサイド２１を堆積し、シリサイド２１上にレジスト（図示略）を堆積する。Ｐウェル２９とＮウェル３０上の、ゲート電極を形成する部位をマスクし、エッチングにより、絶縁膜１６、ポリシリコン２０およびシリサイド２１を除去する。（図示略）ゲート電極上のマスクとレジストを除去し、Ｐウェル２９上に絶縁膜１６上を介して、ｎチャネル電界効果トランジスタとなるゲート電極１８を作成し、Ｎウェル３０上に絶縁膜１６を介して、ｐチャネル電界効果トランジスタとなるゲート電極１９を作成する。
【００４１】
ホール素子部を構成するＰウェル３１と、トランジスタ部を構成するＰウェル２９およびＮウェル３０に、拡散法により不純物を注入し、ツインウェル型のトランジスタを形成する。
【００４２】
不純物注入による、ホール素子の拡散層の具体的条件は、不純物濃度は１×１０１５ｃｍ−３ないし１×１０１９ｃｍ−３、望ましくは、１×１０１６ｃｍ−３ないし１×１０１８ｃｍ−３であり、拡散深さは、０．２ないし１．０μｍ程度である。不純物の注入条件は、例えばリンを用いた場合は、注入エネルギー４０ｋｅＶ、注入量２×１０１３ｃｍ−２程度である。
ホール素子の拡散層は、トランジスタの電界緩和層２４，２５と同じ工程で作ることも可能である。
【００４３】
基板表面にレジストを堆積し、ゲート電極１８および１９と電界緩和層形成部位以外の部分をマスクする。（図示略）レジストを除去したのち、不純物を注入することにより、図８に示すように、Ｐウェル２９内に、電界緩和層２４，２５とｎ＋拡散層２３を形成し、Ｎウェル３０内に電界緩和層２７，２８とｐ＋拡散層２６を形成する。この時、ゲート電極１８および１９がマスクの役割を果たすため、ゲート電極１８および１９直下の、絶縁膜１６を介したウェル部分には、不純物は注入されず、図８に示すような構造のトランジスタを得る。
【００４４】
続いて、シリコン基板１の表面全体に、ＣＶＤ法により酸化ケイ素膜を積層し、層間絶縁膜（図示略）を形成したのち、エッチングにより、半導体と外部回路を接続するためのコンタクトホール（図示略）を形成する。
【００４５】
続いて、レジストを積層し、ホール素子部のレジストをフォトリソ工程で除去したのち、ホール素子部にのみ、ｎ型不純物であるリンを注入し、レジストを除去する。（図示略。）
【００４６】
コンタクトホールにタングステンを埋め込むことにより、シリコン基板１に、ホール素子部４０とトランジスタ部３９が同時に形成され、図２に示す構造の基板を得る。
この後、配線層、保護膜（図示略）などを積層し、３軸磁気センサを得る。
よって、この磁気センサは、基板の凹部の斜面および平坦面のホール素子と、トランジスタが、半導体プロセスで同時に形成されるため、簡略な基板組立工程で得られる、小型で簡便な構造の３軸磁気センサとなる。
【００４７】
なお、上記説明では、シリコン基板の切頭四角錐状の凹部の４つの斜面に、それぞれ１個ずつホール素子を設け、シリコン基板の平坦面に２個のホール素子を設けた例を示したが、本発明では、凹部の形状は、上記例に限られず、一つ以上の斜面を有していれば、どのような形状でも良い。
また、凹部の斜面に設けるホール素子の数も、上記例に限られず、１個以上であればいくつであっても良く、また、凹部の一つの斜面に２個以上設けても良い。
【産業上の利用可能性】
【００４８】
本発明の磁気センサは、基板に形成した凹部の斜面にホール素子を設けることで、小型で簡便な構造とすることができ、ホール素子とトランジスタを同時に形成することで、組立工程を簡略化することできる。したがって、携帯電話など各種電子デバイスを搭載する、小型かつ高性能な携帯機器を中心に、広範かつ重要な用途を有する。例を挙げると、外乱磁場の影響を回避するための誤動作防止システム、医療用内視鏡やカテーテルの、挿入した体内での先端の位置あるいは姿勢の検出システムなどである。また今後期待される用途は、道路に埋め込まれた磁石の磁界を車両に搭載したセンサで検出することにより、車両の操縦を半自動的に行う運転補助システム、あるいは車両の操縦を完全自動で行う高度道路交通システムへの展開などである。
【図面の簡単な説明】
【００４９】
【図１】本発明の磁気センサの一例を示す概略斜視断面図である。
【図２】本発明の磁気センサの一例を示す断面図である。
【図３】本発明の磁気センサの製法の一例の工程を示す断面図である。
【図４】本発明の磁気センサの製法の一例の工程を示す断面図である。
【図５】本発明の磁気センサの製法の一例の工程を示す断面図である。
【図６】本発明の磁気センサの製法の一例の工程を示す断面図である。
【図７】本発明の磁気センサの製法の一例の工程を示す断面図である。
【図８】本発明の磁気センサの製法の一例の工程を示す断面図である。
【符号の説明】
【００５０】
１・・・シリコン基板、  ２・・・切頭四角錐状の凹部、  ３，４，５，６，７・・・ホール素子、  ８・・・制御電流用電極、  ９・・・電圧検出用電極
【図１】
2006275765.tif 000003
【図２】
2006275765.tif 000004
【図３】
2006275765.tif 000005
【図４】
2006275765.tif 000006
【図５】
2006275765.tif 000007
【図６】
2006275765.tif 000008
【図７】
2006275765.tif 000009
【図８】
2006275765.tif 000010