(57)【要約】【課題】素子分離層として拡散層を有する半導体基板の表面に搭載されるＮＰＮ型バイポーラトランジスタの信頼性を確保する構造を容易に得ることのできる半導体装置及びその製造方法を提供する。【解決手段】当該半導体装置は、大きくは、ＣＭＯＳ２０とＮＰＮ型バイポーラトランジスタ３０とをＮ型のシリコンからなる同一の半導体基板（Ｎ−ｓｕｂ）１１に備えている。このうち、ＣＭＯＳ２０が搭載される領域では、フィールド酸化膜１２ｃ、１２ｄの直下の領域に同領域の不純物濃度が高められるかたちで素子分離層としてのＮ型拡散層１５ａ及びＰ型拡散層１６ａが形成されている。こうした半導体基板１１の表面に、上記ＮＰＮ型バイポーラトランジスタ３０を形成し、そのベース領域（Ｐウェル１４ｂ）のうち、コレクタ領域と接合する接合部に同領域の不純物濃度を局所的に高く設定するかたちでＰ型拡散層１６ｂを形成する。【選択図】        図１
2006310656.tif 000002
【特許請求の範囲】
【請求項１】
素子分離層としてＰ型拡散層及びＮ型拡散層を有する半導体基板の表面に、コレクタ領域よりも低い不純物濃度のベース領域を有するＮＰＮ型バイポーラトランジスタが形成されてなり、前記ベース領域のうち、前記コレクタ領域とエミッタ領域との間に形成されて前記コレクタ領域と接合する接合部の不純物濃度が局所的に高く設定されてなる半導体装置。
【請求項２】
前記ベース領域のうち、前記コレクタ領域と接合する接合部の不純物濃度が局所的に高く設定されてなる
請求項１に記載の半導体装置。
【請求項３】
前記接合部の実効的な不純物濃度をＡ、前記コレクタ領域の実効的な不純物濃度をＢとするとき、それら不純物濃度が「Ａ＞Ｂ」なる関係となるように前記接合部の不純物濃度が設定されてなる
請求項１または２に記載の半導体装置。
【請求項４】
前記素子分離層としてのＰ型拡散層が、前記ＮＰＮ型バイポーラトランジスタと同一の前記半導体基板に混載されるＣＭＯＳのＮ型ＭＯＳトランジスタを素子分離するフィールド酸化膜の直下に形成されてなり、前記素子分離層としてのＮ型拡散層が、前記ＣＭＯＳのＰ型ＭＯＳトランジスタを素子分離するフィールド酸化膜の直下に形成されてなる
請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
素子分離層としてＰ型拡散層及びＮ型拡散層を用いる半導体基板の表面に、コレクタ領域よりも低い不純物濃度のベース領域を有するＮＰＮ型バイポーラトランジスタを形成し、前記ベース領域のうち、前記コレクタ領域とエミッタ領域との間に形成されて前記コレクタ領域と接合する接合部の不純物濃度を局所的に高く設定するようにした半導体装置の製造方法。
【請求項６】
素子分離層としてＰ型拡散層及びＮ型拡散層を用いる半導体基板の表面に、コレクタ領域よりも低い不純物濃度のベース領域を有するＮＰＮ型バイポーラトランジスタを形成する半導体装置の製造方法であって、
前記半導体基板中にＰ型不純物を注入し、後に前記ベース領域のうち前記コレクタ領域とエミッタ領域との間にて前記コレクタ領域と接合する接合部となる領域に、前記ベース領域よりも高い不純物濃度の第１のＰ型拡散層を形成するとともに、前記素子分離層として第２のＰ型拡散層を形成する第１の工程を行った後に、前記半導体基板中にＮ型不純物を注入し、前記コレクタ領域となる第１のＮ型拡散層を形成するとともに、前記素子分離層として第２のＮ型拡散層を形成する第２の工程を行う
ことを特徴とする半導体装置の製造方法。
【請求項７】
前記第１の工程において、前記第１のＰ型拡散層は、後に前記コレクタ領域となる全領域を包含するかたちで形成され、前記第２の工程において、前記第１のＮ型拡散層は、前記第１のＰ型拡散層の内側の伝導型を反転せしめるかたちで形成される
請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第１のＰ型拡散層の実効的な不純物濃度をＡ、前記第１のＮ型拡散層の実効的な不純物濃度をＢとするとき、それら不純物濃度が「Ａ＞Ｂ」なる関係となるように前記第１のＰ型拡散層の不純物濃度を設定する
請求項６または７に記載の半導体装置の製造方法。
【請求項９】
前記第２のＰ型拡散層を、前記ＮＰＮ型バイポーラトランジスタと同一の前記半導体基板に混載されるＣＭＯＳのＮ型ＭＯＳトランジスタを素子分離するフィールド酸化膜の直下に形成し、前記素子分離層としてのＮ型拡散層を、前記ＣＭＯＳのＰ型ＭＯＳトランジスタを素子分離するフィールド酸化膜の直下に形成する
請求項６〜８のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、素子分離層として拡散層を用いる半導体基板にＮＰＮ型バイポーラトランジスタを搭載する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
周知のように、ＮＰＮ型バイポーラトランジスタは、例えば特許文献１にみられるような構造を有して構成され、そのベース領域に流入するベース電流の電流制御を受けることにより所望のスイッチング素子や増幅回路等として機能するものである。この特許文献１に記載のトランジスタを含めて、ＮＰＮ型バイポーラトランジスタの一般的な構造について図１６を参照して説明する。
【０００３】
同図１６に示すように、このようなトランジスタは、例えばＮ型のシリコンからなる半導体基板（Ｎ−ｓｕｂ）１１１に、以下のように構成される。すなわち、このトランジスタでは、上記半導体基板１１１の大部分を構成するＮ型拡散層１１２をそのコレクタ領域として基本的に用いる。また、同半導体基板１１１の表面に同表面の不純物濃度が選択的に高められるかたちで形成されているＮ型拡散層１１３をそのエミッタ領域として、また該エミッタ領域を囲繞するＰ型拡散層１１４をそのベース領域としてそれぞれ用いる。
【０００４】
また、このようなトランジスタでは通常、その電流能力の向上を図るべく、同図１６に示されるように、上記Ｎ型拡散層１１２のうち上記エミッタ領域となるＮ型拡散層１１３及びベース領域となるＰ型拡散層１１４の下方となる領域に同領域の不純物濃度を選択的に高めるかたちで埋め込み層（高濃度Ｎ型拡散層）１１２ａが形成される。また併せて、同Ｎ型拡散層１１２には、コレクタ電流を上記埋め込み層１１２ａに導入するためのトレンチ領域１１２ｂがさらに形成される。ＮＰＮ型バイポーラトランジスタとしてこのように、埋め込み層１１２ａ及びトレンチ領域１１２ｂを設けるようにすることで、上記コレクタ電流は図中の矢印Ｆ１に示されるように大きく迂回して上記埋め込み層１１２ａから上記エミッタ領域となるＮ型拡散層１１３へ流れるようになる。そしてこれによって、半導体基板１１１の表面における該コレクタ電流の過渡な集中が回避され、同トランジスタとしての上述の機能が高い信頼性をもって実現されるようになる。
【０００５】
ところで、ＬＳＩ（大規模集積回路）等の半導体装置にあって、このようなＮＰＮ型バイポーラトランジスタは、ＣＭＯＳ（相互型ＭＯＳ）と同一の半導体基板に混載されることが多い。なお、ＣＭＯＳが搭載されるこのような半導体基板では通常、例えばＬＯＣＯＳ法などにより形成されるフィールド酸化膜の直下の領域に同領域の不純物濃度が高められるかたちで素子分離層（拡散層）が形成される。そして近年、このような半導体装置としての高集積化、高密度化、高速化、低コスト化に対する要求の高まりとともに、同ＮＰＮ型バイポーラトランジスタについても、その小型化、微細化、低コスト化に関する要求が高まりつつある。
【０００６】
そこで近年は、こうした要求に応えるべく、上述のいわゆる縦型のＮＰＮ型バイポーラトランジスタに対して、図１７に例示するように半導体基板の表面に形成されるいわゆる横型のＮＰＮ型バイポーラトランジスタが開発されつつある。すなわち、この横型のトランジスタでは、Ｎ型のシリコンからなる半導体基板（Ｎ−ｓｕｂ）１２１に形成されているＰウェル１２４をそのベース領域として基本的に用いる。また、該Ｐウェル１２４内にて互いに離間して形成されているＮ型拡散層１２２、１２３をそれぞれそのコレクタ領域及びエミッタ領域として用いる。ＮＰＮ型バイポーラトランジスタとしてこのように、そのコレクタ領域及びエミッタ領域及びベース領域を上記半導体基板１２１の表面に形成するようにすることで、該トランジスタの小型化、微細化を容易に図ることができるようになる。また、上記埋め込み層１１２ａ等の割愛によってその製造コストの低減も併せて図られるようになる。
【０００７】
なお、こうした横型のトランジスタにおいて、上記コレクタ領域となるＮ型拡散層１２２は、上記ベース領域となるＰウェル１２４における過渡な電流集中を回避すべく、同図１７に示されるように、上記エミッタ領域となるＮ型拡散層１２３を囲繞するかたちで形成されている。また、上記Ｐウェル１２４の表面に同表面の不純物濃度が選択的に高められるかたちで形成されている領域１２４ａは、ベース電極として機能するとともに上記半導体基板１２１上に配線される金属配線（図示略）との間でのオーミックコンタクトを実現するための部分である。
【特許文献１】特開平５−１９８５８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
このように、上記横型のＮＰＮ型バイポーラトランジスタでは、該トランジスタの小型化、微細化、低コスト化を併せて図ることはできる。しかしながら、こうした横型のトランジスタが上述の縦型のトランジスタと同等の信頼性を確保することは困難である。
【０００９】
すなわち、このような横型のトランジスタにあっては、コレクタ電流が図１７の矢印Ｆ２に示されるように基板面に対して平行に流れるため、その小型化、微細化を図るとする場合、ベース幅（コレクタ領域とエミッタ領域との距離）をより小さく設計せざるを得ない。ただし、このようにベース幅が小さくなると、コレクタ電圧が増大したときに逆バイアス状態のベース、コレクタ接合の空乏層が広がることによって実効的なベース幅が狭められる割合が高くなり、いわゆるアーリー効果がより顕著に現われるようになりかねない。すなわちこの場合、コレクタ電圧が増大してもコレクタ電流は飽和傾向を示さなくなり、トランジスタ特性に悪影響を及ぼすようになる。
【００１０】
本発明は、こうした実情に鑑みてなされたものであり、その目的は、素子分離層として拡散層を有する半導体基板の表面に搭載されるＮＰＮ型バイポーラトランジスタの信頼性を確保する構造を容易に得ることのできる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
こうした目的を達成するため、請求項１に記載の半導体装置あるいは請求項５に記載の半導体装置の製造方法では、素子分離層としてＰ型拡散層及びＮ型拡散層を用いる半導体基板の表面に、コレクタ領域よりも低い不純物濃度のベース領域を有するＮＰＮ型バイポーラトランジスタを形成し、前記ベース領域のうち、前記コレクタ領域とエミッタ領域との間に形成されて前記コレクタ領域と接合する接合部の不純物濃度を局所的に高く設定するようにした。
【００１２】
すなわち、上記ベース領域のうち、上記コレクタ領域とエミッタ領域との間に形成されて上記コレクタ領域と接合する接合部の不純物濃度が局所的に高く設定される上述のトランジスタ構造では、コレクタ電圧が増大したとき、逆バイアス状態のベース、コレクタ接合の空乏層がベース領域側に広がり難くなる。また、こうしたトランジスタ構造では、上記ベース領域のうち不純物濃度が高められる領域も局所的であり、アーリー効果の抑制のためにバイポーラトランジスタの耐圧が犠牲になることも回避されている。したがって、上述の構成、製造方法によれば、いわゆる横型のバイポーラトランジスタとしてその信頼性が確保されるようになる。
【００１３】
ところで、上記素子分離層は、例えば、Ｎ型ＭＯＳトランジスタを素子分離するフィールド酸化膜の直下の領域に同領域の伝導型の反転を回避するためのＰ型拡散層などとして形成される。そして通常は、その不純物濃度は上記ＮＰＮ型バイポーラトランジスタのベース領域よりも高く設定される。したがって、上述の構造、製造方法では、上記ベース領域のうち、上記コレクタ領域とエミッタ領域との間に形成されて上記コレクタ領域と接合する上記接合部の不純物濃度を局所的に高く設定するに際して、上記素子分離層としてのＰ型拡散層を形成する工程を利用することが可能である。これにより、いわゆる横型のトランジスタの信頼性を確保する構造を容易に得ることができるようになる。
【００１４】
しかも、上記構造、製造方法において、上記素子分離層としてのＮ型拡散層を形成する工程を利用して上記コレクタ領域を形成するようにすれば、同トランジスタの信頼性を確保する構造をより容易に得ることも可能である。
【００１５】
また、請求項１に記載の半導体装置において、請求項２に記載の半導体装置では、前記ベース領域のうち、前記コレクタ領域と接合する接合部の不純物濃度を局所的に高く設定するようにした。すなわち、上記ベース領域のうち、上記コレクタ領域とエミッタ領域との間に形成されて上記コレクタ領域と接合する上述の接合部に限らず、このような接合部の不純物濃度を高く設定するようにすることで、上述の空乏層のベース領域側への広がりのより好適な抑制が期待できるようになる。なお、このような構造であっても、接合部の不純物濃度の局所的な設定に際して、上記素子分離層としてのＰ型拡散層を形成する工程を利用することが可能である。
【００１６】
また、請求項１または２に記載の半導体装置では、請求項３に記載の半導体装置によるように、前記接合部の実効的な不純物濃度をＡ、前記コレクタ領域の実効的な不純物濃度をＢとするとき、それら不純物濃度が「Ａ＞Ｂ」なる関係となるように前記接合部の不純物濃度を設定するようにすることが実用上望ましい。すなわち、上記接合部と上記コレクタ領域との間での不純物濃度の関係をこのように設定するようにすれば、上述の空乏層のベース領域側への広がりをより的確に抑制することができるようになる。
【００１７】
ところで、ＬＳＩ（大規模集積回路）等の半導体装置にあって、ＮＰＮ型バイポーラトランジスタは、ＣＭＯＳ（相互型ＭＯＳ）と同一の半導体基板に混載されることが多い。したがって、前記素子分離層としてのＰ型拡散層及びＮ型拡散層については、請求項１〜３のいずれか一項に記載の半導体装置において、請求項４に記載の半導体装置によるように、前記素子分離層としてのＰ型拡散層を、前記ＮＰＮ型バイポーラトランジスタと同一の前記半導体基板に混載されるＣＭＯＳのＮ型ＭＯＳトランジスタを素子分離するフィールド酸化膜の直下に形成し、前記素子分離層としてのＮ型拡散層を、前記ＣＭＯＳのＰ型ＭＯＳトランジスタを素子分離するフィールド酸化膜の直下に形成するようにすることが実用上望ましい。
【００１８】
一方、請求項６に記載の半導体装置の製造方法では、素子分離層としてＰ型拡散層及びＮ型拡散層を用いる半導体基板の表面に、コレクタ領域よりも低い不純物濃度のベース領域を有するＮＰＮ型バイポーラトランジスタを形成する半導体装置の製造方法として、前記半導体基板中にＰ型不純物を注入し、後に前記ベース領域のうち前記コレクタ領域とエミッタ領域との間にて前記コレクタ領域と接合する接合部となる領域に、前記べース領域よりも高い不純物濃度の第１のＰ型拡散層を形成するとともに、前記素子分離層として第２のＰ型拡散層を形成する第１の工程を行った後に、前記半導体基板中にＮ型不純物を注入し、前記コレクタ領域となる第１のＮ型拡散層を形成するとともに、前記素子分離層として第２のＮ型拡散層を形成する第２の工程を行うこととした。
【００１９】
このような製造方法によれば、素子分離層として第２のＰ型拡散層を形成する工程と同一の工程にて上記ベース領域のうち上記コレクタ領域とエミッタ領域との間にて上記コレクタ領域と接合する接合部の不純物濃度を局所的に高く設定することができるようになる。また併せて、素子分離層として第２のＮ型拡散層を形成する工程と同一の工程にて上記コレクタ領域を形成することができるようになるため、いわゆる横型のトランジスタの信頼性を確保する構造を容易に得ることができるようになる。
【００２０】
ただし、上記接合部はその体積が小さく、同領域のみを対象としてその不純物濃度を局所的に高く設定することは困難である。この点、上述の製造方法では、上記コレクタ領域を形成する上記第２の工程に先立って、上記接合部となるＰ型拡散層を形成する第１の工程を行うようにしたため、上記接合部の不純物濃度を局所的に高く設定することが容易となる。すなわちこの場合、上記第１の工程において、上記接合部となるＰ型拡散層を、後に上記接合部となる領域のほか、後に上記コレクタ領域となる領域を含む広い領域に形成する。そしてその後の上記第２の工程において、後に上記コレクタ領域となる領域に形成されている上記Ｐ型拡散層の伝導型を反転せしめるかたちでＮ型拡散層を形成することが可能となり、これによって上記接合部の不純物濃度を局所的に高く設定することも容易となる。
【００２１】
また、請求項６に記載の半導体装置の製造方法において、請求項７に記載の半導体装置の製造方法によるように、前記第１の工程において、前記第１のＰ型拡散層を、後に前記コレクタ領域となる全領域を包含するかたちで形成し、前記第２の工程において、前記第１のＮ型拡散層を、前記第１のＰ型拡散層の内側の伝導型を反転せしめるかたちで形成するようにすれば、上述の請求項２に記載のトランジスタ構造を容易に得ることができるようになる。
【００２２】
また、請求項６または７に記載の半導体装置の製造方法において、請求項８に記載の半導体装置の製造方法によるように、前記第１のＰ型拡散層の実効的な不純物濃度をＡ、前記第１のＮ型拡散層の実効的な不純物濃度をＢとするとき、それら不純物濃度が「Ａ＞Ｂ」なる関係となるように前記第１のＰ型拡散層の不純物濃度を設定するようにすれば、上述の空乏層のベース領域側への広がりをより的確に抑制する上述のトランジスタ構造を容易に得ることができるようになる。
【００２３】
また、上述のように、前記素子分離層としてのＰ型拡散層及びＮ型拡散層については、請求項６〜８のいずれか一項に記載の半導体装置の製造方法において、請求項９に記載の半導体装置の製造方法によるように、前記第２のＰ型拡散層を、前記ＮＰＮ型バイポーラトランジスタと同一の前記半導体基板に混載されるＣＭＯＳのＮ型ＭＯＳトランジスタを素子分離するフィールド酸化膜の直下に形成し、前記素子分離層としてのＮ型拡散層を、前記ＣＭＯＳのＰ型ＭＯＳトランジスタを素子分離するフィールド酸化膜の直下に形成するようにすることが実用上望ましい。
【発明を実施するための最良の形態】
【００２４】
以下、この発明にかかる半導体装置及びその製造方法の一実施の形態について、図１〜図１３を参照しつつ詳細に説明する。
図１に、この実施の形態にかかる半導体装置の断面構造を示すように、当該半導体装置は、大きくは、ＣＭＯＳ２０とＮＰＮ型バイポーラトランジスタ３０とをＮ型のシリコンからなる同一の半導体基板（Ｎ−ｓｕｂ）１１に備えている。これらＣＭＯＳ２０及びＮＰＮ型バイポーラトランジスタ３０は、フィールド酸化膜１２ａによって区画された領域にそれぞれ形成されている。
【００２５】
このうちＣＭＯＳ２０は、Ｐ型ＭＯＳトランジスタ２１及びＮ型ＭＯＳトランジスタ２２を有して構成されている。これらＰ型ＭＯＳトランジスタ２１及びＮ型ＭＯＳトランジスタ２２は、フィールド酸化膜１２ｂによって区画されたＮウェル１３及びＰウェル１４ａにそれぞれ形成されている。
【００２６】
ここで、上記Ｐ型ＭＯＳトランジスタ２１は、上記基板１１上に酸化膜（ゲート酸化膜）２３ａを介して形成されるゲート電極２４ａと、同基板１１中に形成されて各々ソース領域、ドレイン領域となる高濃度拡散層（Ｐ＋）２５ａ、２５ｂとからなる。また、上記Ｎウェル１３にあって、こうしたＰ型ＭＯＳトランジスタ２１は、フィールド酸化膜１２ｃ及び該フィールド酸化膜１２ｃの直下の素子分離層によって区画された複数（便宜上、図中２つ）の活性領域毎に基本的に形成されている。この素子分離層は、上記フィールド酸化膜１２ｃの直下の領域の不純物濃度が選択的に高められるかたちで形成されたＮ型拡散層１５ａからなる。ただし、便宜上、図示は割愛するが、このＮウェル１３において、上記活性領域の１つの領域には、基板（Ｎウェル）電位を得るための電極が形成されている。
【００２７】
一方、上記Ｎ型ＭＯＳトランジスタ２２も、基本的には、先のＰ型ＭＯＳトランジスタ２１と同様、上記基板１１上に酸化膜（ゲート酸化膜）２３ｂを介して形成されるゲート電極２４ｂと、同基板１１中に形成されて各々ソース領域、ドレイン領域となる高濃度拡散層（Ｎ＋）２６ａ、２６ｂとからなる。また、上記Ｐウェル１４ａにあって、こうしたＮ型ＭＯＳトランジスタ２２が、フィールド酸化膜１２ｄ及び該フィールド酸化膜１２ｄの直下の素子分離層によって区画された複数（便宜上、図中２つ）の活性領域毎に基本的に形成される点も同様である。ただし、ここでの素子分離層は、上記フィールド酸化膜１２ｄの直下の領域の不純物濃度が選択的に高められるかたちで形成されたＰ型拡散層１６ａからなる。また、便宜上、図示は割愛するが、このＰウェル１４ａにおいても、上記複数の活性領域の１つの領域には、基板（Ｐウェル）電位を得るための電極が形成されている。
【００２８】
他方、上記ＮＰＮ型バイポーラトランジスタ３０は、複数のＮ型ＭＯＳトランジスタ２２が形成される上記Ｐウェル１４ａとは別のＰウェル１４ｂをそのベース領域として基本的に備えている。また、このＰウェル１４ｂの表面に互いに離間して形成されているＮ型拡散層１５ｂ、１５ｃをそれぞれそのコレクタ領域及びエミッタ領域として備えている。このように、コレクタ、エミッタ、ベース領域が上記半導体基板１１の表面にそれぞれ形成されるＮＰＮ型バイポーラトランジスタ３０では、前述のように、該トランジスタ３０の小型化、微細化を容易に図ることができるようになる。また、前述の埋め込み層等の割愛によってその製造コストの低減も併せて図られるようになる。なお、こうしたトランジスタ３０にあって、上記コレクタ領域となるＮ型拡散層１５ｂは、上記ベース領域における過渡な電流集中を回避すべく、図２にその平面構造を示すように、上記エミッタ領域となるＮ型拡散層１５ｃを囲繞するかたちで形成されている。また、ベース、コレクタ、エミッタ領域の各表面に同表面の不純物濃度が選択的に高められるかたちで形成されている高濃度拡散層２５ｃ、２６ｃ、２６ｄは、それぞれベース電極、コレクタ電極、エミッタ電極として機能するとともに上記半導体基板１１上の配線４４〜４６との間でのオーミックコンタクトを実現するための部分である。
【００２９】
ところで前述の通り、このようないわゆる横型のトランジスタ３０としてその信頼性を確保することは困難である。そこで、この実施の形態では、上記ＮＰＮ型バイポーラトランジスタ３０のベース領域（Ｐウェル１４ｂ）のうち、上記コレクタ領域（Ｎ型拡散層１５ｂ）と接合する接合部に、同領域の不純物濃度を局所的に高めるかたちでＰ型拡散層１６ｂを形成するようにしている。このようなトランジスタ構造では、コレクタ電圧が増大したとき、逆バイアス状態のベース、コレクタ接合の空乏層がベース領域側に広がり難くなるため、前述のアーリー効果を抑制することができるようになる。また、こうしたトランジスタ構造では、上記ベース領域（Ｐウェル１４ｂ）のうち不純物濃度が高められる領域（Ｐ型拡散層１６ｂ）も局所的であり、アーリー効果の抑制のために当該ＮＰＮ型バイポーラトランジスタ３０の耐圧が犠牲になることも回避されている。したがって、このような構造では、いわゆる横型のバイポーラトランジスタとしてその信頼性を確保することができるようになる。
【００３０】
そして、この実施の形態では、このようなＮＰＮ型バイポーラトランジスタ３０を、素子分離層としてＰ型拡散層１６ａ及びＮ型拡散層１５ａを有する半導体基板１１に形成するようにしたため、該トランジスタ３０の信頼性を確保する上述の構造を容易に得ることができるようになる。すなわち、上記素子分離層としてのＰ型拡散層１６ａは通常、上記フィールド酸化膜１２ｄの直下の領域の伝導型の反転を回避すべく、その不純物濃度が上記ＮＰＮ型バイポーラトランジスタ３０のベース領域よりも高く設定される。したがって、当該半導体装置では、上記ＮＰＮ型バイポーラトランジスタ３０のベース領域（Ｐウェル１４ｂ）のうち、上記コレクタ領域（Ｎ型拡散層１５ｂ）と接合する接合部に上記Ｐ型拡散層１６ｂを形成するに際して、上記素子分離層としてのＰ型拡散層１６ａを形成する工程を利用することが可能である。これにより、いわゆる横型のトランジスタの信頼性を確保する構造を容易に得ることができるようになる。
【００３１】
しかも、当該半導体装置にあっては、上記素子分離層としてのＮ型拡散層１５ａを形成する工程を利用して上記コレクタ領域（Ｎ型拡散層１５ｂ）を形成することも可能である。したがって、この実施の形態では、上記ＮＰＮ型バイポーラトランジスタ３０の信頼性を確保する上述の構造をより容易に得ることができるようになる。
【００３２】
次に、図３に、図１のＡ−Ａ線における実効的な不純物濃度の絶対値推移の一例を示す。
同図３に示されるように、ベース領域（Ｐウェル１４ｂ）は通常、ＮＰＮ型バイポーラトランジスタ３０の耐圧を確保すべく、上記コレクタ領域（Ｎ型拡散層１５ｂ）よりもその不純物濃度が低く設定されている。ただし、ベース領域（Ｐウェル１４ｂ）とコレクタ領域（Ｎ型拡散層１５ｂ）との間でのこうした不純物濃度の大小関係が、コレクタ電圧が増大したときの上述の空乏層のベース領域側への広がりを促す一因となっている。したがって、上記Ｐ型拡散層１６ｂの不純物濃度については、同図３に示されるように、上記コレクタ領域（Ｎ型拡散層１５ｂ）の不純物濃度よりも高く設定するようにすることが、ＮＰＮ型バイポーラトランジスタ３０としての信頼性を確保する上で実用上望ましい。例えば、上記Ｐウェル１４ｂの不純物濃度が「１．０×１０１５ｃｍ−３」であるとき、上記Ｐ型拡散層１６ｂの不純物濃度を「１．０×１０１５ｃｍ−３〜１．０×１０１７ｃｍ−３」程度に設定することが望ましい。
【００３３】
ちなみに、ＣＭＯＳ２０及びＮＰＮ型バイポーラトランジスタ３０を備えるこのような半導体装置は、図４に例示するような、例えばロジック回路における入出力回路などとして用いられる。すなわちこの場合、上記ＣＭＯＳ２０においては、図１と併せて示すように、上記Ｐ型ＭＯＳトランジスタ２１のドレイン領域が配線４１を介して第１の電源端子Ｔ１１と、また上記Ｎ型ＭＯＳトランジスタ２２のソース領域が配線４２を介して第１の接地端子Ｔ２１とそれぞれ接続される。そして、配線４３を介して入力端子Ｔ３１からゲート電極２４ａ、２４ｂにデジタル信号が入力されると、同ＣＭＯＳ２０では、該信号の反転信号を配線４４を介して上記ＮＰＮ型バイポーラトランジスタ３０に出力する。一方、ＮＰＮ型バイポーラトランジスタ３０においては、そのコレクタ領域が配線４５を介して第２の電源端子Ｔ１２と、またエミッタ領域が配線４６を介して第２の接地端子Ｔ２２とそれぞれ接続されている。こうしたＮＰＮ型バイポーラトランジスタ３０では、上記反転信号をベース領域に取り込み、該信号の論理レベルに基づくオン／オフを通じてアナログ値としての信号を出力することとなる。
【００３４】
次に、図５〜図１３を参照して、この実施の形態にかかる半導体装置の製造方法について説明する。図５〜図１３は、この実施の形態にかかる半導体装置の断面構造をその製造プロセスにしたがって模式的に示したものである。
【００３５】
この製造に際しては、まず、図５に示すように、例えばＮ型のシリコンからなる半導体基板（Ｎ−ｓｕｂ）１１を用意する。そして、例えばフォトリソグラフィによりパターニングされた適宜のマスクを通じて上記半導体基板（Ｎ−ｓｕｂ）１１中に例えば硼素（Ｂ）等のＰ型不純物をイオン注入法により注入する。次いで、図６に示すように、注入したＰ型不純物を所定の深さまで熱処理（ドライブイン）を通じて拡散させ、基板１１上にＰウェル１４ａ、１４ｂを形成する。
【００３６】
そして次に、これとほぼ同様、例えばフォトリソグラフィによりパターニングされた適宜のマスクを通じて上記基板１１中に例えば燐（Ｐ）等のＮ型不純物をイオン注入法により注入する。次いで、図７に示すように、注入したＮ型不純物を所定の深さまで熱処理（ドライブイン）を通じて拡散させ、基板１１上にＮウェル１３を形成する。
【００３７】
またこれに続けて、図８に示す構造とすべく、例えば周知の選択酸化法により、上記基板１１にフィールド酸化膜１２ａ〜１２ｄを形成する。
そして次に、上記フィールド酸化膜１２ｄの直下の領域、及び後に上記ＮＰＮ型バイポーラトランジスタ３０のベース領域のうちコレクタ領域との接合部となる領域、及び後に該コレクタ領域となる領域に適宜のＰ型不純物をそれぞれ注入し、Ｐ型拡散層を選択的に形成する工程（第１の工程）を行う。
【００３８】
この第１の工程に際しては、まず、例えばフォトリソグラフィによりパターニングされた適宜のマスクを通じて上記Ｐウェル１４ａ、１４ｂ中の上記３つの領域に「１．０×１０１７ｃｍ−３」程度の不純物濃度のＰ型拡散層が選択的に形成されるように、イオン注入法により適宜のＰ型不純物を注入する。そして、注入したＰ型不純物を熱処理（ドライブイン）を通じて活性化させることにより、図９に示すように、上記Ｐ型拡散層１６ａ、１６ｂをそれぞれ形成する。
【００３９】
そしてその後に、上記フィールド酸化膜１２ｃの直下の領域、及び後に上記コレクタ領域となる領域、及び後に上記エミッタ領域となる領域に適宜のＮ型不純物をそれぞれ注入し、Ｎ型拡散層を選択的に形成する第２の工程を行う。なお、この第２の工程では、上記コレクタ領域については、同図９に示されるＰ型拡散層１６ｂの内側の伝導型を反転せしめるかたちで形成することとなる。
【００４０】
すなわち、この第２の工程に際しては、まず、Ｐウェル１４ｂ及びＮウェル１３中の上記３つの領域に対し、これら領域のうち後に上記コレクタ領域となる領域におけるＮ型不純物の実効的な濃度が「１．０×１０１５ｃｍ−３」程度となるように、適宜のＮ型不純物を注入する。なお、ここでのＮ型不純物の注入も、例えばフォトリソグラフィによりパターニングされた適宜のマスクを通じて行われる。そして、注入したＮ型不純物を熱処理（ドライブイン）を通じて活性化させることにより、図１０に示すように、上記Ｎ型拡散層１５ａ〜１５ｃをそれぞれ形成する。このように、Ｐ型拡散層１６ｂの内側の伝導型を反転せしめるかたちでＮ型拡散層１５ｂを形成するようにしたことで、上記ベース領域のうち、上記コレクタ領域と接合する接合部の不純物濃度が局所的に高く設定される上述のトランジスタ構造を容易に得ることができるようになる。
【００４１】
そして、図１１に示すように、例えば熱酸化やＣＶＤ（化学気相成長）等によって上記ゲート酸化膜２３ａ、２３ｂを形成した後、それらゲート酸化膜２３ａ、２３ｂ上に上記ゲート電極２４ａ、２４ｂを形成する。
【００４２】
そして次に、上記Ｎ型ＭＯＳトランジスタ２２のソース電極、ドレイン電極、及び上記ＮＰＮ型バイポーラトランジスタ３０のコレクタ電極、エミッタ電極を形成する。具体的には、例えばフォトリソグラフィによりパターニングされた適宜のマスクを通じてそれら４つの領域に適宜のＮ型不純物をイオン注入し、これに適宜の熱処理を施すことにより、図１２に示すように、上記高濃度拡散層２６ａ、２６ｂ、２６ｃ、２６ｄをそれぞれ形成する。
【００４３】
またこれに続けて、上記Ｐ型ＭＯＳトランジスタ２１のソース電極、ドレイン電極、及び上記ＮＰＮ型バイポーラトランジスタ３０のベース電極を形成する。すなわち、例えばフォトリソグラフィによりパターニングされた適宜のマスクを通じてそれら３つの領域に適宜のＰ型不純物をイオン注入し、これに適宜の熱処理を施すことにより、図１３に示すように、上記高濃度拡散層２５ａ、２５ｂ、２５ｃをそれぞれ形成する。
【００４４】
また、図示は割愛しているが、この上にはさらに、例えばＢＰＳＧ等からなる絶縁膜が形成され、その絶縁膜が適宜にパターニングされて所望の箇所にコンタクトホールが形成される。そして、それらコンタクトホールを埋め込むかたちで、例えばアルミニウム等からなる配線材料を成膜した後、その配線材料を適宜パターニングすることによって、所望とする上記配線４１〜４６を形成する。こうして、先の図１に例示した上述の半導体装置が完成することとなる。
【００４５】
以上説明したように、この実施の形態にかかる半導体装置及びその製造方法によれば、以下に記載するような優れた効果が得られるようになる。
（１）コレクタ領域（Ｎ型拡散層１５ｂ）よりも低い不純物濃度のベース領域（Ｐウェル１４ｂ）を有するＮＰＮ型バイポーラトランジスタ３０のベース領域（Ｐウェル１４ｂ）のうち、上記コレクタ領域（Ｎ型拡散層１５ｂ）と接合する接合部に、同領域の不純物濃度を局所的に高めるかたちでＰ型拡散層１６ｂを形成するようにした。このようなトランジスタ構造では、いわゆる横型のバイポーラトランジスタとしてその信頼性を確保することができるようになる。そしてここでは、このようなＮＰＮ型バイポーラトランジスタ３０を、素子分離層としてＰ型拡散層１６ａ及びＮ型拡散層１５ａを有する半導体基板１１に形成するようにしたため、該トランジスタ３０の信頼性を確保する上述の構造を容易に得ることができるようになる。しかも、当該半導体装置にあっては、上記素子分離層としてのＮ型拡散層１５ａを形成する工程を利用して上記コレクタ領域（Ｎ型拡散層１５ｂ）を形成することも可能であり、上記ＮＰＮ型バイポーラトランジスタ３０の信頼性を確保する上述の構造をより容易に得ることができるようになる。
【００４６】
（２）上記Ｐ型拡散層１６ｂの実効的な不純物濃度「１．０×１０１７ｃｍ−３」を、上記Ｎ型拡散層１５ｂの実効的な不純物濃度「１．０×１０１５ｃｍ−３」よりも高く設定することとした。このため、上述の空乏層のベース領域側への広がりがより好適に抑制され、いわゆる横型のバイポーラトランジスタとしてその信頼性をより的確に確保することができるようになる。
【００４７】
（３）上記ＮＰＮ型バイポーラトランジスタ３０のコレクタ領域の形成に際して、半導体基板１１中にＰ型不純物を注入し、後に上記ベース領域のうち上記コレクタ領域との接合部となる領域に、同べース領域よりも高い不純物濃度のＰ型拡散層１６ｂをまずは形成することとした（第１の工程）。また併せて、この第１の工程では、上記素子分離層としてＰ型拡散層１６ａを形成することとした。そしてその後に、半導体基板中にＮ型不純物を注入し、上記コレクタ領域となるＮ型拡散層１５ｂを形成するとともに、上記素子分離層としてＮ型拡散層１５ａを形成する第２の工程を行うこととした。このため、素子分離層としてＰ型拡散層１６ａを形成する工程と同一の工程にて上記ベース領域のうち上記コレクタ領域と接合する接合部の不純物濃度を局所的に高く設定することができるようになる。また併せて、素子分離層としてＮ型拡散層１５ａを形成する工程と同一の工程にて上記コレクタ領域を形成することができるようになるため、いわゆる横型のトランジスタの信頼性を確保する構造を容易に得ることができるようになる。
【００４８】
（４）上記第１の工程において、Ｐ型拡散層１６ｂを、後に上記コレクタ領域となる全領域を包含するかたちで形成し、その後の第２の工程において、該Ｐ型拡散層１６ｂの内側の伝導型を反転せしめるかたちでＮ型拡散層１５ｂを形成するようにした。このため、上記ベース領域のうち上記コレクタ領域との接合部の不純物濃度が局所的に高く設定される上述のトランジスタ構造をより容易に得ることができるようになる。
【００４９】
なお、上記実施の形態は、以下のように変更して実施することもできる。
・Ｐ型拡散層１６ｂを、図１４に例示するように、上記Ｐウェル１４ｂよりも深く形成するようにしてもよい。
【００５０】
・Ｐ型拡散層１６ｂについては、図１５に例示するように、ＮＰＮ型バイポーラトランジスタ３０のベース領域のうち、コレクタ領域とエミッタ領域との間に形成されて該コレクタ領域と接合する接合部の不純物濃度のみを高めるかたちで形成するようにしてもよい。要は、ベース領域の上記コレクタ電流の経路となる領域のうち、コレクタ領域と接合する接合部の不純物濃度を局所的に高く設定するものであれば、上述の空乏層のベース領域側への広がりを抑制することはできる。
【００５１】
・上記実施の形態では、後にコレクタ領域となる領域に形成されているＰ型拡散層１６ｂの伝導型を反転させてＮ型拡散層１５ｂを形成することとした。このため、該Ｎ型拡散層１５ｂと同一の工程にて形成することとした上記Ｎ型拡散層（エミッタ領域）１５ｃの実効的な不純物濃度は、上記Ｎ型拡散層（コレクタ領域）１５ｂの実効的な不純物濃度よりも自ずと大きくなり、同エミッタ領域における移動度が低下する懸念がある。したがって、同エミッタ領域については、上記コレクタ領域の形成とは別の工程にて形成するようにしてもよい。
【００５２】
・半導体基板１１として、Ｐ型のシリコンからなる基板を用いるようにしてもよい。
・半導体装置として、素子分離層（Ｐ型拡散層及びＮ型拡散層）を有する半導体基板に、ＮＰＮ型バイポーラトランジスタが形成されるものであれば、ＮＰＮ型バイポーラトランジスタとしての信頼性を確保する上述の構造を容易に得ることは可能となる。
【００５３】
・製造方法として、上記Ｐ型拡散層（素子分離層）１６ａを形成する工程と同一の工程にて上記Ｐ型拡散層１６ｂを形成するものであれば、ＮＰＮ型バイポーラトランジスタ３０としての信頼性を確保する上述の構造を容易に得ることはできる。
【図面の簡単な説明】
【００５４】
【図１】この発明にかかる半導体装置の一実施の形態についてその断面構造を模式的に示す断面図。
【図２】同実施の形態にかかる半導体装置が有するＮＰＮ型バイポーラトランジスタの断面構造及び平面構造をそれぞれ模式的に示す断面図及び平面図。
【図３】図１のＡ−Ａ線における実効的な不純物濃度の絶対値推移を示すグラフ。
【図４】同実施の形態にかかる半導体装置の用途の一例を示す回路図。
【図５】同実施の形態の半導体装置の製造方法についてその製造手順を模式的に示す断面図。
【図６】同実施の形態の半導体装置の製造方法についてその製造手順を模式的に示す断面図。
【図７】同実施の形態の半導体装置の製造方法についてその製造手順を模式的に示す断面図。
【図８】同実施の形態の半導体装置の製造方法についてその製造手順を模式的に示す断面図。
【図９】同実施の形態の半導体装置の製造方法についてその製造手順を模式的に示す断面図。
【図１０】同実施の形態の半導体装置の製造方法についてその製造手順を模式的に示す断面図。
【図１１】同実施の形態の半導体装置の製造方法についてその製造手順を模式的に示す断面図。
【図１２】同実施の形態の半導体装置の製造方法についてその製造手順を模式的に示す断面図。
【図１３】同実施の形態の半導体装置の製造方法についてその製造手順を模式的に示す断面図。
【図１４】ＮＰＮバイポーラトランジスタの断面構造の別例を示す断面図。
【図１５】ＮＰＮバイポーラトランジスタの断面構造の別例を示す断面図。
【図１６】従来の半導体装置が備えるＮＰＮバイポーラトランジスタについてその断面構造を模式的に示す断面図。
【図１７】従来の半導体装置が備えるＮＰＮバイポーラトランジスタについてその断面構造を模式的に示す断面図。
【符号の説明】
【００５５】
１１…半導体基板、１２ａ〜１２ｄ…フィールド酸化膜、１３…Ｎウェル、１４ａ、１４ｂ…Ｐウェル、１５ａ〜１５ｃ…Ｎ型拡散層、１６ａ、１６ｂ…Ｐ型拡散層、２０…ＣＭＯＳ、２１…Ｐ型ＭＯＳトランジスタ、２２…Ｎ型ＭＯＳトランジスタ、２３ａ、２３ｂ…ゲート酸化膜、２４ａ、２４ｂ…ゲート電極、２５ａ〜２５ｃ、２６ａ〜２６ｄ…高濃度拡散層、３０…ＮＰＮ型バイポーラトランジスタ、４１〜４６…配線、Ｔ１１…第１の電源端子、Ｔ１２…第２の電源端子、Ｔ２１…第１の接地端子、Ｔ２２…第２の接地端子、Ｔ３１…入力端子。
【図１】
2006310656.tif 000003
【図２】
2006310656.tif 000004
【図３】
2006310656.tif 000005
【図４】
2006310656.tif 000006
【図５】
2006310656.tif 000007
【図６】
2006310656.tif 000008
【図７】
2006310656.tif 000009
【図８】
2006310656.tif 000010
【図９】
2006310656.tif 000011
【図１０】
2006310656.tif 000012
【図１１】
2006310656.tif 000013
【図１２】
2006310656.tif 000014
【図１３】
2006310656.tif 000015
【図１４】
2006310656.tif 000016
【図１５】
2006310656.tif 000017
【図１６】
2006310656.tif 000018
【図１７】
2006310656.tif 000019