(57)【要約】【課題】不揮発性メモリ素子及びその製造方法を提供する。【解決手段】ソース及びドレイン領域３２、３４とチャンネル領域３６とが設けられた半導体基板３０、チャンネル領域３６上に形成されたシリコン酸化物層４１、シリコン酸化物層４１上に電子をトラップするトラップパーチクルを含む転移金属酸化物層４４、及び転移金属酸化物層４４上に形成されたゲート電極４８を備える不揮発性メモリ素子。【選択図】図５Ｅ
2006216932.tif 000002
【特許請求の範囲】
【請求項１】
ソース及びドレイン領域とチャンネル領域とが設けられた半導体基板と、
前記チャンネル領域上に形成されたシリコン酸化物層と、
前記シリコン酸化物層上に電子をトラップするトラップパーチクルを備える転移金属酸化物層と、
前記転移金属酸化物層上に形成されたゲート電極と、を備えることを特徴とする不揮発性メモリ素子。
【請求項２】
前記トラップパーチクルは、Ｒｕと転移金属酸化物との化合物であることを特徴とする請求項１に記載の不揮発性メモリ素子。
【請求項３】
前記トラップパーチクルは、電子をトラップするトラップサイトを有することを特徴とする請求項１に記載の不揮発性メモリ素子。
【請求項４】
前記トラップパーチクルは、前記転移金属酸化物層内に均一に分散されていることを特徴とする請求項１に記載の不揮発性メモリ素子。
【請求項５】
前記転移金属酸化物層とゲート電極との間に、電子の移動を遮断するブロッキング酸化物層が更に設けられていることを特徴とする請求項１に記載の不揮発性メモリ素子。
【請求項６】
前記ブロッキング酸化物層は、シリコン酸化物または転移金属酸化物から形成されたことを特徴とする請求項５に記載の不揮発性メモリ素子。
【請求項７】
ソース及びドレイン領域とチャンネル領域とが設けられた半導体基板を準備するステップと、
前記チャンネル領域上にシリコン酸化物層を形成するステップと、
前記シリコン酸化物層上にルテニウム層を形成するステップと、
前記ルテニウム層上に転移金属酸化物層を形成するステップと、
前記積層結果物を熱処理して、前記転移金属酸化物層にルテニウムを拡散させて、前記転移金属酸化物層内に電子をトラップするトラップパーチクルを形成するステップと、
前記転移金属酸化物層上にゲート電極を形成するステップと、を含むことを特徴とする不揮発性メモリ素子の製造方法。
【請求項８】
前記トラップパーチクルは、ルテニウムと転移金属酸化物との化合物であることを特徴とする請求項７に記載の不揮発性メモリ素子の製造方法。
【請求項９】
前記トラップパーチクルは、電子をトラップするトラップサイトを有することを特徴とする請求項７に記載の不揮発性メモリ素子の製造方法。
【請求項１０】
前記トラップパーチクルは、前記転移金属酸化物層内に均一に分散されることを特徴とする請求項７に記載の不揮発性メモリ素子の製造方法。
【請求項１１】
前記転移金属酸化物層内に前記ルテニウムを均一に拡散させることを特徴とする請求項７に記載の不揮発性メモリ素子の製造方法。
【請求項１２】
前記熱処理は、４００〜７００℃の温度範囲及び不活性気体雰囲気で０.０１〜２０分間行われることを特徴とする請求項７に記載の不揮発性メモリ素子の製造方法。
【請求項１３】
前記転移金属酸化物層内にトラップパーチクルを形成するステップと、前記転移金属酸化物層上にゲート電極を形成するステップと、隙間に電子の移動を遮断するブロッキング酸化物層を形成するステップと、が更に含まれることを特徴とする請求項７に記載の不揮発性メモリ素子の製造方法。
【請求項１４】
前記ブロッキング酸化物層は、シリコン酸化物または転移金属酸化物から形成されることを特徴とする請求項１３に記載の不揮発性メモリ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリ素子及びその製造方法に係り、更に詳細には、トラップサイトの密度が増加した不揮発性メモリ素子及びその製造方法に関する。
【背景技術】
【０００２】
半導体メモリ素子、例えば、ＤＲＡＭの場合、単位メモリセルは一つのトランジスタと一つのキャパシタとを備える。したがって、半導体メモリ素子の集積度を向上させるためには、トランジスタの体積、キャパシタの体積、または量子の体積を何れも減らす必要がある。
【０００３】
半導体メモリ素子の集積度が大きな問題にならなかった初期の半導体メモリ素子の場合、写真及びエッチング工程が十分な工程マージンを持って実施された。このため、メモリ素子を構成する要素の体積を減らす方法により、半導体メモリ素子の集積度をある程度向上させることができた。
【０００４】
しかし、より高い集積度を有する半導体メモリ素子に対する需要が増加し、既存の方法とは異なる新たな方法が必要となった。
【０００５】
半導体メモリ素子の集積度は、デザインルールと密接な関係がある。したがって、半導体メモリ素子の集積度を向上させるためには、デザインルールが更に厳しくならなければならないが、この場合に、写真及びエッチング工程の工程マージンは非常に低くなりうる。これは、前記写真及びエッチング工程が既存よりはるかに精密に行わなければならないということを意味する。
【０００６】
写真及びエッチング工程の工程マージンが低くなる場合、収率も共に低くなりうるため、収率低下を防止しつつ半導体メモリ装置の集積度を向上させ得る新たな方法が要求されている。
【０００７】
このような要求に従って、トランジスタの上側に電荷を保存できる、既知のキャパシタと、データ保存作用の異なるデータ保存媒体とを備えて、既存の半導体メモリ素子と全く異なる構造を有する半導体メモリ素子が知られている。
【０００８】
ＳＯＮＯＳメモリ素子も新たに登場した半導体メモリ素子のうち一つであるが、図１は、従来技術によるＳＯＮＯＳメモリ素子（以下、従来のメモリ素子）の断面を示す。
【０００９】
図１を参照すれば、ｐ型半導体基板１０（以下、半導体基板という）にｎ型導電性不純物が注入されたソース領域１２とドレイン領域１４とが形成されている。そして、ソース領域１２とドレイン領域１４との間にチャンネル領域１６が設定されている。また、半導体基板１０のチャンネル領域１６上には、ゲート積層物１８が形成されている。ゲート積層物１８は、トンネリング酸化膜１８ａ、窒化膜（Ｓｉ３Ｎ４）１８ｂ、ブロッキング酸化膜１８ｃ及びゲート電極１８ｄから構成される。ここで、窒化膜１８ｂは、所定密度のトラップサイトを有している。したがって、ゲート電極１８ｄに所定の電圧が印加されつつ、トンネリング酸化膜１８ａを通過した電子は、窒化膜１８ｂの前記トラップサイトにトラップされる。ブロッキング酸化膜１８ｂは、前記電子がトラップされる過程で、電子がゲート電極１８ｄに移動することを遮断する。
【００１０】
前記した従来のメモリ素子は、窒化膜１８ｂの前記トラップサイトに電子がトラップされた時と、トラップされていない時との臨界電圧が変わる特性を利用して、二進情報を保存して読み取り可能である。
【００１１】
ここで、トラップサイトの密度が増加すれば、更に多くの量の電子がトラップされ、臨界電圧の変動幅が大きくなりうる。すなわち、トラップサイトの密度は、前記メモリ素子のメモリ特性に相当な影響を与え得る。このようなトラップサイトの密度を増加させるために、従来のナノスケールの粒子を薄膜表面に散布するか、蒸着させる技術が開発されている。このような方法により単位面積当りトラップサイトの密度を増加させるのには限界がある。特に、均一度の面でも多くの問題点を有するため、このような方法を実際にフラッシュメモリに適用するには多くの技術上の問題点がある。また、従来技術によるメモリ素子の場合、集積度を向上させるためには、メモリ素子の体積を減らす方法以外に他の方法がない。しかし、より厳しくなっているデザインルールを考慮すると、メモリ素子の体積を減らして集積度を向上させるのには限界がある。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明が達成しようとする技術的課題は、前記した従来技術の問題点を改善するためのものであって、トラップサイトの密度が増加した不揮発性メモリ素子及びその製造方法を提供するところにある。
【課題を解決するための手段】
【００１３】
本発明に係る不揮発性メモリ素子は、ソース及びドレイン領域とチャンネル領域とが設けられた半導体基板と、前記チャンネル領域上に形成されたシリコン酸化物層と、前記シリコン酸化物層上に電子をトラップするトラップパーチクルを備える転移金属酸化物層と、前記転移金属酸化物層上に形成されたゲート電極と、を備える。
【００１４】
また、本発明に係る不揮発性メモリ素子の製造方法は、ソース及びドレイン領域とチャンネル領域とが設けられた半導体基板を準備するステップと、前記チャンネル領域上にシリコン酸化物層を形成するステップと、前記シリコン酸化物層上にルテニウム（Ｒｕ）層を形成するステップと、前記ルテニウム層上に転移金属酸化物層を形成するステップと、前記積層結果物を熱処理して、前記転移金属酸化物層に前記ルテニウムを拡散させて、前記転移金属酸化物層内に電子をトラップするトラップパーチクルを形成するステップと、前記転移金属酸化物層上にゲート電極を形成するステップと、を含む。
【００１５】
前記のような本発明によれば、トラップサイトの密度が増加した不揮発性メモリ素子を得ることができる。したがって、メモリ素子の信号処理速度が速くなり、また、単位セルにマルチビットのデータ保存が可能であり、メモリ素子が高容量化されうる。
【発明の効果】
【００１６】
本発明によれば、トラップサイトの密度が増加した不揮発性メモリ素子を得ることができる。このように、トラップサイトの密度が増加した不揮発性メモリ素子は、電子がトラップされる場合に大きい変動幅の臨界電圧特性を有する。したがって、メモリ素子の信号処理速度が速くなり、また、単位セルにマルチビットのデータ保存が可能であり、メモリ素子が高容量化されうる。
【００１７】
特に、このようなトラップサイトを提供するトラップパーチクルが、電子の移動を遮断する転移金属酸化物層内に形成されるために、本発明に係る不揮発性メモリ素子は、電子の移動を遮断するための別途のブロッキング酸化物層を必要としない。したがって、メモリ素子の体積を減らし、その製造工程数も減らしうるため、高集積度のメモリ素子の具現に適している。
【発明を実施するための最良の形態】
【００１８】
以下、本発明に係る不揮発性メモリ素子及びその製造方法の好ましい実施例を添付された図面を参照して詳細に説明する。この過程で、図示された層や領域の厚さは、明細書の明確性のために誇張して示している。
【００１９】
図２は、本発明の第１実施例に係る不揮発性メモリ素子の概略的な断面図である。
【００２０】
図２を参照すれば、本発明に係る不揮発性メモリ素子は、ソース３２、ドレイン３４及びチャンネル領域３６が設けられた半導体基板３０と、前記チャンネル領域３６上に順次に積層されたシリコン酸化物層４１、トラップパーチクル４５を備える転移金属酸化物層４４及びゲート電極４８を備える。
【００２１】
前記半導体基板３０に導電性不純物が注入されたソース領域３２とドレイン領域３４とが形成され、ソース領域３２とドレイン領域３４との間にチャンネル領域３６が形成される。
【００２２】
ここで、前記転移金属酸化物（Ｔｒａｎｓｉｔｉｏｎ Ｍｅｔａｌ Ｏｘｉｄｅ：ＴＭＯ）は、周期律表の転移金属元素からなるグループから選択された何れか一つの元素の酸化物である。このような転移金属酸化物の一例として、ニッケル酸化物（ＮｉＯ）、バナジウム酸化物（Ｖ２Ｏ５）、亜鉛酸化物（ＺｎＯ）、ニオビウム酸化物（Ｎｂ２Ｏ５）、チタン酸化物（ＴｉＯ２）、タングステン酸化物（ＷＯ３）またはコバルト酸化物（ＣｏＯ）などがある。また、前記シリコン酸化物は、例えばＳｉＯ２物質である。
【００２３】
前記トラップパーチクル４５は、ＲｕとＴＭＯとの化合物であって、前記転移金属酸化物層４４内に均一に分散されている。このようなトラップパーチクル４５は、前記転移金属酸化物層４４内にＲｕを拡散させて得られうる。前記Ｒｕは、ｄ−オービタルの電子部材によって、これと結合する転移金属酸化物と共に所定密度のトラップサイトを形成する。したがって、前記トラップパーチクル４５は、所定密度のトラップサイトを有し、このようなトラップパーチクルの一例としてＲｕＴｉＯ２がある。
【００２４】
このような構造を有する不揮発性メモリ素子で、前記ゲート電極４８に所定の電圧が印加されれば、シリコン酸化物層４１に流入された電子は、前記転移金属酸化物層４４内に分散された前記トラップパーチクル４５のトラップサイトにトラップされる。前記トラップパーチクル４５を取り囲む前記転移金属酸化物層４４は、前記電子がトラップされる過程で電子がゲート電極４８に移動することを遮断する。したがって、本発明に係る不揮発性メモリ素子は、トラップパーチクル４５のトラップサイトに電子がトラップされた時と、トラップされていない時との臨界電圧が変わる特性を利用して二進情報を保存して読み取り可能である。
【００２５】
従来のトラップサイトの密度を増加させるために、従来のナノスケールの粒子を薄膜表面に散布するか、蒸着させる技術が開発されているが、このような方法により単位面積当りトラップサイトの密度を増加させるのには限界があった。しかし、前記のような本発明によれば、電子をトラップするトラップパーチクル４５が転移金属酸化物層４４内に均一に分散された構造を有するため、トラップサイトの密度が従来より増加した不揮発性メモリ素子を得ることができる。したがって、前記のような構造を有する不揮発性メモリ素子で、メモリ素子の信号処理速度が速くなり、また、単位セルにマルチビットのデータ保存が可能であり、メモリ素子が高容量化されうる。また、このようなトラップサイトを提供するトラップパーチクルが電子の移動を遮断する転移金属酸化物層内に形成されるため、本発明に係る不揮発性メモリ素子は、電子の移動を遮断するための別途のブロッキング酸化物層を必要としない。したがって、メモリ素子の体積を減らし、その製造工程数も減らしうるため、高集積度のメモリ素子の具現に適している。
【００２６】
図３は、図２でトラップパーチクルを備える転移金属酸化物層の断面写真である。
【００２７】
図４は、本発明の第２実施例に係る不揮発性メモリ素子の概略的な断面図である。ここで、図２の第１実施例と同じ構成要素については、その説明を省略する。また、同じ部材には、同じ参照番号をそのまま使用する。
【００２８】
前記図２の第１実施例と比較する時、第２実施例は、前記転移金属酸化物層４４とゲート電極４８との間に、電子の移動を遮断するブロッキング酸化物層４６が更に設けられるという差異点がある。前記ブロッキング酸化物層４６は、電子がトラップされる過程で、電子がゲート電極４８に移動することを遮断する。しかし、前記したように、トラップパーチクル４５を取り囲む転移金属酸化物層４４が、電子がトラップされる過程で電子がゲート電極４８に移動することを１次的に遮断できるために、ブロッキング酸化物層４６は、必須的でなく、単に、補助的または２次的に電子の移動を遮断する機能を行う。このようなブロッキング酸化物層４６は、シリコン酸化物または転移金属酸化物から形成される。
【００２９】
図５Ａないし図５Ｇは、本発明の好ましい実施例に係る不揮発性メモリ素子の製造方法を示す工程フローチャートである。
【００３０】
図５Ａ及び図５Ｂを参照すれば、まず、ソース３２及びドレイン領域３４とチャンネル領域３６とが設けられた半導体基板３０を準備する。例えば、前記半導体基板３０に導電性不純物が注入されたソース領域３２及びドレイン領域３４が形成され、ソース領域３２とドレイン領域３４との間にチャンネル領域３６が形成される。その後、前記チャンネル領域３６上にシリコン酸化物層４１を形成する。例えば、シリコン酸化物は、ＳｉＯ２物質である。
【００３１】
図５Ｃ及び図５Ｄを参照すれば、前記シリコン酸化物層４１上にＲｕを蒸着させてルテニウム層４２を形成する。次いで、前記ルテニウム層４２上に転移金属酸化物層４４を形成する。ここで、前記転移金属酸化物（ＴＭＯ）は、周期率表上の転移金属元素からなるグループから選択された何れか一つの元素の酸化物である。このような転移金属酸化物の一例として、ニッケル酸化物（ＮｉＯ）、バナジウム酸化物（Ｖ２Ｏ５）、亜鉛酸化物（ＺｎＯ）、ニオビウム酸化物（Ｎｂ２Ｏ５）、チタン酸化物（ＴｉＯ２）、タングステン酸化物（ＷＯ３）またはコバルト酸化物（ＣｏＯ）などがある。
【００３２】
図５Ｅ及び図５Ｆに示すように、前記積層結果物を熱処理する。前記熱処理は、４００〜７００℃の温度範囲及び不活性気体雰囲気で０.０１〜２０分間行われうる。
【００３３】
この時、前記シリコン酸化物層４１は、Ｒｕの固溶度が非常に小さな物質であるが、前記転移金属酸化物層４４は、Ｒｕの固溶度が大きい物質である。したがって、前記ルテニウム層４２をなすルテニウム元素は、前記熱処理過程で、前記転移金属酸化物層４４に拡散し、前記転移金属酸化物層４４内でトラップパーチクル４５を形成する。前記トラップパーチクル４５は、Ｒｕと転移金属酸化物との化合物である。前記Ｒｕは、ｄ−オービタルの電子部材により、これと結合する転移金属酸化物と共に所定密度のトラップサイトを形成する。したがって、前記トラップパーチクル４５は、所定密度のトラップサイトを有し、このようなトラップパーチクルの一例としてＲｕＴｉＯ２がある。
【００３４】
前記熱処理過程を多様に制御して、前記転移金属酸化物層４４内に前記ルテニウムを均一に拡散させ、したがって、前記トラップパーチクル４５が前記転移金属酸化物層４４内に均一に分散されて形成されうる。
【００３５】
図５Ｇに示すように、最後に、前記転移金属酸化物層４４上にゲート電極４８を形成する。したがって、前記のような工程を経て、トラップサイトの密度が増加した不揮発性メモリ素子を得ることができる。
【００３６】
本発明の他の実施例によれば、前記転移金属酸化物層４４上に電子の移動を遮断するブロッキング酸化物層４６を更に形成でき、前記ブロッキング酸化物層４６上にゲート電極４８を形成する。
【００３７】
図６Ａ及び図６Ｂは、それぞれ転移金属酸化物層の熱処理前及び熱処理後（すなわち、トラップパーチクルの形成前及び形成後）のＣ−Ｖ（ｃａｐａｃｉｔａｎｃｅ−ｖｏｌｔａｇｅ）特性を示すグラフである。熱処理後において、臨界電圧の変動幅が大きくなることが分かり、これからトラップサイトの密度が増加したことが分かる。
【００３８】
このような本願発明の理解を助けるために、幾つかの模範的な実施例が説明され、添付された図面に図示されたが、このような実施例は、単に、広い範囲の発明を例示し、これを制限しないという点が理解されねばならず、また、本発明は、図示及び説明された構造と配列とに限定されないという点が理解されねばならず、これは、当業者ならば、多様な他の修正が可能であるためである。
【産業上の利用可能性】
【００３９】
本発明は、不揮発性メモリ素子に関連した技術分野に好適に適用され得る。
【図面の簡単な説明】
【００４０】
【図１】従来技術によるＳＯＮＯＳメモリ素子の概略的な断面図である。
【図２】本発明の第１実施例に係る不揮発性メモリ素子の概略的な断面図である。
【図３】図２でトラップパーチクルを備える転移金属酸化物層の断面写真である。
【図４】本発明の第２実施例に係る不揮発性メモリ素子の概略的な断面図である。
【図５Ａ】本発明の好ましい実施例に係る不揮発性メモリ素子の製造方法を示す工程フローチャートである。
【図５Ｂ】本発明の好ましい実施例に係る不揮発性メモリ素子の製造方法を示す工程フローチャートである。
【図５Ｃ】本発明の好ましい実施例に係る不揮発性メモリ素子の製造方法を示す工程フローチャートである。
【図５Ｄ】本発明の好ましい実施例に係る不揮発性メモリ素子の製造方法を示す工程フローチャートである。
【図５Ｅ】本発明の好ましい実施例に係る不揮発性メモリ素子の製造方法を示す工程フローチャートである。
【図５Ｆ】本発明の好ましい実施例に係る不揮発性メモリ素子の製造方法を示す工程フローチャートである。
【図５Ｇ】本発明の好ましい実施例に係る不揮発性メモリ素子の製造方法を示す工程フローチャートである。
【図６Ａ】転移金属酸化物層の熱処理前（すなわち、トラップパーチクルの形成前）のＣ−Ｖの特性を示すグラフである。
【図６Ｂ】転移金属酸化物層の熱処理後（すなわち、トラップパーチクルの形成後）のＣ−Ｖの特性を示すグラフである。
【符号の説明】
【００４１】
３０…半導体基板、
３２…ソース領域、
３４…ドレイン領域、
３６…チャンネル領域、
４１…シリコン酸化物層、
４２…ルテニウム層、
４４…転移金属酸化物層、
４５…トラップパーチクル、
４６…ブロッキング酸化物層、
４８…ゲート電極。
【図１】
2006216932.tif 000003
【図２】
2006216932.tif 000004
【図４】
2006216932.tif 000005
【図５Ａ】
2006216932.tif 000006
【図５Ｂ】
2006216932.tif 000007
【図５Ｃ】
2006216932.tif 000008
【図５Ｄ】
2006216932.tif 000009
【図５Ｅ】
2006216932.tif 000010
【図５Ｆ】
2006216932.tif 000011
【図５Ｇ】
2006216932.tif 000012
【図６Ａ】
2006216932.tif 000013
【図６Ｂ】
2006216932.tif 000014
【図３】
2006216932.tif 000015