(57)【要約】【課題】半導体を単なるスイッチとして用いるときの不都合解消を図った突入電流低減回路を提供する。【解決手段】スイッチＳＷがオフからオンになると、負荷２に突入電流が流れようとする。このとき、まず、直流電源１から抵抗Ｒ１を介してコンデンサＣ１の充電が始まる。充電開始当初は、コンデンサＣ１の両端の電位差すなわちトランジスタＱ１のゲート電圧が小さいので、トランジスタＱ１のバイアスは浅く、トランジスタＱ１はカットオフされている。そして、充電継続により、トランジスタＱ１のゲート電圧が大きくつまりトランジスタＱ１のバイアスは深くなり、トランジスタＱ１に電流が流れ始めるが、そのときにトランジスタＱ１に流せられる電流は小さく、よって、負荷２への電流も小さい。【選択図】図１
2006301804.tif 000002
【特許請求の範囲】
【請求項１】
突入電流が流れる箇所に挿入される半導体素子と、
突入電流が流れていないときは前記半導体素子をバイアスを深めにし、突入電流が流れるときは前記半導体素子のバイアスを浅くする電流検出回路と
を備えたことを特徴とする突入電流低減回路。
【請求項２】
請求項１記載の突入電流低減回路の突入電流が流れる箇所に逆電流を阻止する素子を備えた突入電流低減回路と、該突入電流低減回路と同じ突入電流低減回路であって逆方向に接続される突入電流低減回路と
を備えたことを特徴とする突入電流低減回路。
【請求項３】
三相交流電源の各線に請求項２記載の突入電流低減回路を備えたことを特徴とする突入電流低減回路。
【請求項４】
突入電流が流れる箇所に挿入される素子であって、突入電流が流れたときに当該素子の両端電圧の変化に応じて半導体素子のバイアスを浅くさせる素子を備えたことを特徴とする請求項１乃至３のいずれかに記載の突入電流低減回路。
【請求項５】
半導体素子が、ＮチャネルＭＯＳＦＥＴであり、電流検出回路は、ＮチャネルＭＯＳＦＥＴのドレイン−ゲート間に接続された抵抗と、ＮチャネルＭＯＳＦＥＴのゲート−ソース間に接続された抵抗と、当該抵抗に並列なコンデンサとを含んで構成されたことを特徴とする請求項１乃至４のいずれかに記載の突入電流低減回路。
【請求項６】
半導体素子が、ＮＰＮバイポーラトランジスタであり、電流検出回路は、ＮＰＮバイポーラトランジスタのコレクタ−ベース間に接続された抵抗と、ＮＰＮバイポーラトランジスタのベース−エミッタ間に接続された抵抗と、当該抵抗に並列なコンデンサとを含んで構成されたことを特徴とする請求項１乃至４のいずれかに記載の突入電流低減回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、突入電流低減回路に関するものである。
【背景技術】
【０００２】
市販の電気機器へインバータ技術が適用されるに伴い、その機器への電源投入時に発生する突入電流により、他の電子機器への電磁妨害が発生する可能性が高まっている。
【０００３】
例えば、オフィスの天井照明の様に複数のインバータ照明機器を１つのスイッチで電源を投入すると、各機器に同時に同じような突入電流が流れ、一瞬ではあるが全体で非常に大きな突入電流が流れ、電磁妨害を発生する場合がある。
【０００４】
突入電流を簡単に低減するには、電源ラインにインダクタを直列に挿入すればよいが、突入電流をより低減するためにインダクタのＬ成分を大きくすると、その容積と重量が増加してしまう。また、該インダクタは、商用電源周波数でも少なからずインピーダンスを有し、これによりエネルギー損失が発生する。また、バースト的突入電流が発生したときは、該インダクタのＬ成分と負荷のＬ成分およびＣ（キャパシタンス）成分に起因して共振することがあり、該インダクタＬの値の選定が困難である。
【０００５】
また、突入電流を低減する他の方法として、スイッチング半導体素子を利用したゼロクロススイッチ、あるいは、ソリッドステートリレー、サイリスタ、トライアック等が利用される。
【０００６】
つまり、電源ラインに抵抗を挿入し、この抵抗をスイッチング半導体素子で短絡できるようにしておき、電源オン時には、抵抗が突入電流を低減し、高い突入電流が流れる電源投入後の所定期間を経て、スイッチング半導体素子をオンすることにより、その後における抵抗によるエネルギー損失を防止する方法である。
【０００７】
また、特許文献１には、電源ラインにＭＯＳＦＥＴを挿入し、そのゲート電圧を分圧手段によって調整することで、電源ラインに流れる電流（ドレイン電流）を一定にする技術が開示されている。
【特許文献１】特開平５−１９８７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、抵抗をスイッチング半導体素子で短絡させる方法では、半導体素子を単なるスイッチとして使用しているので、半導体素子とは別に、突入電流により発生する熱に耐える抵抗が必要であり、回路の小型化および簡素化が困難である。また、サイリスタは、これをオフする回路を追加しなければ、断続的に発生する突入電流を低減することができない。また、ゼロクロススイッチは、位相制御が必要なことから構成が複雑で高価なため、安価な機器には使用しにくい等の欠点がある。
【０００９】
本発明は、上記の課題に鑑みてなされたものであり、その目的とするところは、半導体を単なるスイッチとして用いるときの不都合解消を図った突入電流低減回路を提供することにある。
【課題を解決するための手段】
【００１０】
上記の課題を解決するために、請求項１の本発明は、突入電流が流れる箇所に挿入される半導体素子と、突入電流が流れていないときは前記半導体素子をバイアスを深めにし、突入電流が流れるときは前記半導体素子のバイアスを浅くする電流検出回路とを備えたことを特徴とする突入電流低減回路をもって解決手段とする。
【００１１】
請求項２の本発明は、請求項１記載の突入電流低減回路の突入電流が流れる箇所に逆電流を阻止する素子を備えた突入電流低減回路と、該突入電流低減回路と同じ突入電流低減回路であって逆方向に接続される突入電流低減回路とを備えたことを特徴とする突入電流低減回路をもって解決手段とする。
【００１２】
請求項３の本発明は、三相交流電源の各線に請求項２記載の突入電流低減回路を備えたことを特徴とする突入電流低減回路をもって解決手段とする。
【００１３】
請求項４の本発明は、突入電流が流れる箇所に挿入される素子であって、突入電流が流れたときに当該素子の両端電圧の変化に応じて半導体素子のバイアスを浅くさせる素子を備えたことを特徴とする請求項１乃至３のいずれかに記載の突入電流低減回路をもって解決手段とする。
【００１４】
請求項５の本発明は、半導体素子が、ＮチャネルＭＯＳＦＥＴであり、電流検出回路は、ＮチャネルＭＯＳＦＥＴのドレイン−ゲート間に接続された抵抗と、ＮチャネルＭＯＳＦＥＴのゲート−ソース間に接続された抵抗と、当該抵抗に並列なコンデンサとを含んで構成されたことを特徴とする請求項１乃至４のいずれかに記載の突入電流低減回路をもって解決手段とする。
【００１５】
請求項６の本発明は、半導体素子が、ＮＰＮバイポーラトランジスタであり、電流検出回路は、ＮＰＮバイポーラトランジスタのコレクタ−ベース間に接続された抵抗と、ＮＰＮバイポーラトランジスタのベース−エミッタ間に接続された抵抗と、当該抵抗に並列なコンデンサとを含んで構成されたことを特徴とする請求項１乃至４のいずれかに記載の突入電流低減回路をもって解決手段とする。
【発明の効果】
【００１６】
本発明の突入電流低減回路によれば、突入電流が流れる箇所に挿入される半導体素子と、突入電流が流れていないとき（定常時）は半導体素子をバイアスを深めにし、突入電流が流れるときは半導体素子のバイアスを浅くする電流検出回路とを備え、半導体素子をスイッチおよび抵抗として使用しているので抵抗が不要であり、また、サイリスタをオフさせるために必要な付加回路のような構成要素が不要であり、よって回路の小型化および簡素化が容易であり、機器内への組み込みも可能となる。
【００１７】
また、ゼロクロススイッチの様な位相制御の仕組みが不要なことから、構成を簡素化して安価にでき、安価な機器にも使用することができる。
【００１８】
また、突入電流が流れている短い期間にだけ、半導体素子のバイアスを浅くするので、電力損失や発熱が少なく、放熱への配慮を少なくできる。
【００１９】
また、インダクタを電流経路にもたないので、共振現象を起こすことなく、突入電流を低減できる。
【００２０】
また、３相交流電源からの突入電流を低減することも可能である。
【発明を実施するための最良の形態】
【００２１】
以下、本発明に係る突入電流低減回路の実施の形態を図面を参照して説明する。
【００２２】
［第１の実施の形態］
図１は、第１の実施の形態に係る突入電流低減回路を含む実施例の回路図である。
【００２３】
直流電源１の正極は、スイッチＳＷを介して、ＮチャネルＭＯＳＦＥＴ（例えば、エンハンストモードＭＯＳＦＥＴ）であるトランジスタＱ１のドレインに接続され、トランジスタＱ１のソースは、負荷（機器）２の正極に接続され、直流電源１の負極と負荷２の負極とが接続されている。抵抗Ｒ１の一端がトランジスタＱ１のドレインに接続され、抵抗Ｒ１の他端がトランジスタＱ１のゲートに接続されている。抵抗Ｒ２の一端がトランジスタＱ１のゲートに接続され、抵抗Ｒ２の他端がトランジスタＱ１のソースに接続されている。コンデンサＣ１が抵抗Ｒ２に並列に接続されている。トランジスタＱ１は、直流電源１から負荷２への電流経路に挿入されるので、いわゆるパワー型のトランジスタであり、耐電圧が高く、オン抵抗が低く、放熱性が高いものが好ましい。なお、これは、他の実施の形態でも同様である。
【００２４】
なお、トランジスタＱ１、抵抗Ｒ１、Ｒ２およびコンデンサＣ１が、突入電流低減回路を構成し、抵抗Ｒ１、Ｒ２およびコンデンサＣ１が電流検出回路を構成している。
【００２５】
突入電流の周波数成分は、商用交流電源周波に比べ充分高い周波数成分で構成されていることが多いため、商用交流周波では応答せず、高い周波数で応答する様に抵抗分圧で構成したバイアス回路の抵抗に並列にコンデンサＣ1を入れることで、突入電流へのバイアス低下（トランジスタをＯＦＦする方向）を実現している。これは、他の実施の形態でも同様である。
【００２６】
さて、図１において、スイッチＳＷがオフからオンになると、負荷２に突入電流が流れようとする。このとき、まず、直流電源１から抵抗Ｒ１を介してコンデンサＣ１の充電が始まる。充電開始当初は、コンデンサＣ１の両端の電位差すなわちトランジスタＱ１のゲート電圧が小さいので、トランジスタＱ１のバイアスは浅く、トランジスタＱ１はカットオフされている。
【００２７】
そして、充電継続により、トランジスタＱ１のゲート電圧が大きくつまりトランジスタＱ１のバイアスは深くなり、トランジスタＱ１に電流が流れ始めるが、その時点ではトランジスタＱ１に流れる突入電流は十分小さくなっており、負荷２への電流も小さい。よって、負荷２への電流の最大値は、スイッチＳＷと負荷２とを直接接続した場合よりも、低くすることができる。
【００２８】
なお、負荷２へ定常電流が供給されているときのトランジスタＱ１のドレイン−ソース間電圧は、定常電流に対してオン状態となる様、つまりゲート−ソース間電圧が十分大きくなるように抵抗Ｒ１と抵抗Ｒ２の抵抗値を設定する。
【００２９】
［第２の実施の形態］
図２は、第２の実施の形態に係る突入電流低減回路を含む実施例の回路図である。
【００３０】
ここでは、第１の実施の形態のときと同様の機能を有するものには同一符号を付与する。
【００３１】
直流電源１の正極は、スイッチＳＷを介して、ＮＰＮバイポーラトランジスタであるトランジスタＱ１のコレクタに接続され、トランジスタＱ１のエミッタは、負荷（機器）２の正極に接続され、直流電源１の負極と負荷２の負極とが接続されている。抵抗Ｒ１の一端がトランジスタＱ１のコレクタに接続され、抵抗Ｒ１の他端がトランジスタＱ１のベースに接続されている。抵抗Ｒ２の一端がトランジスタＱ１のベースに接続され、抵抗Ｒ２の他端がトランジスタＱ１のエミッタに接続されている。コンデンサＣ１が抵抗Ｒ２に並列に接続されている。
【００３２】
なお、トランジスタＱ１、抵抗Ｒ１、Ｒ２およびコンデンサＣ１が、突入電流低減回路を構成し、抵抗Ｒ１、Ｒ２およびコンデンサＣ１が電流検出回路を構成している。
【００３３】
さて、図２において、スイッチＳＷがオフからオンになると、負荷２に突入電流が流れようとする。このとき、まず、直流電源１から抵抗Ｒ１を介してコンデンサＣ１の充電が始まる。充電開始当初は、コンデンサＣ１の両端の電位差すなわちトランジスタＱ１のベース電圧が小さく、ベース電流も小さいので、トランジスタＱ１のバイアスは浅く、トランジスタＱ１はカットオフされている。
【００３４】
そして、充電継続により、トランジスタＱ１のベース電流が大きくつまりトランジスタＱ１のバイアスは深くなり、トランジスタＱ１に電流が流れ始めるが、その時点ではトランジスタＱ１に流れる突入電流は十分小さくなっており、負荷２への電流も小さい。よって、負荷２への電流の最大値は、スイッチＳＷと負荷２とを直接接続した場合よりも、低くすることができる。
【００３５】
なお、負荷２へ定常電流が供給されているときのトランジスタＱ１のコレクタ−エミッタ間電圧は、定常電流に対してオン状態となる様、つまりベース−エミッタ間電圧とベース電流が十分大きくなるように抵抗Ｒ１と抵抗Ｒ２の抵抗値を設定する。
【００３６】
［第３の実施の形態］
図３は、第３の実施の形態に係る突入電流低減回路を含む実施例の回路図である。
【００３７】
ここでは、第１、２の実施の形態のときと同様の機能を有するものには同一符号を付与する。
【００３８】
交流電源１の一方の極は、スイッチＳＷを介して、ダイオードＤ１のアノードに接続され、ダイオードＤ１のカソードは、ＮチャネルＭＯＳＦＥＴであるトランジスタＱ１のドレインに接続され、トランジスタＱ１のソースは、抵抗Ｒ３の一端に接続され、抵抗Ｒ３の他端が負荷（機器）２の一方の極に接続され、直流電源１の他方の極と負荷２の他方の極とが接続されている。抵抗Ｒ１の一端がトランジスタＱ１のドレインに接続され、抵抗Ｒ１の他端がトランジスタＱ１のゲートに接続されている。抵抗Ｒ２の一端がトランジスタＱ１のゲートに接続され、抵抗Ｒ２の他端が抵抗Ｒ３の他端に接続されている。コンデンサＣ１が抵抗Ｒ２に並列に接続されている。
【００３９】
交流電源１の他方の極は、負荷２を介して、ダイオードＤ２のアノードに接続され、ダイオードＤ２のカソードは、ＮチャネルＭＯＳＦＥＴであるトランジスタＱ２のドレインに接続され、トランジスタＱ２のソースは、抵抗Ｒ１３の一端に接続され、抵抗Ｒ１３の他端が、スイッチＳＷを介して、交流電源１の一方の極に接続されている。抵抗Ｒ１１の一端がトランジスタＱ２のドレインに接続され、抵抗Ｒ１１の他端がトランジスタＱ２のゲートに接続されている。抵抗Ｒ１２の一端がトランジスタＱ２のゲートに接続され、抵抗Ｒ１２の他端が抵抗Ｒ１３の他端に接続されている。コンデンサＣ１１が抵抗Ｒ１２に並列に接続されている。
【００４０】
なお、トランジスタＱ１、抵抗Ｒ１、Ｒ２、Ｒ３およびコンデンサＣ１が、突入電流低減回路を構成し、抵抗Ｒ１、Ｒ２、Ｒ３およびコンデンサＣ１が電流検出回路を構成している。
【００４１】
また、この突入電流低減回路と、トランジスタＱ２、抵抗Ｒ１１、Ｒ１２、Ｒ１３およびコンデンサＣ１１が、突入電流低減回路を構成し、抵抗Ｒ１１、Ｒ１２、Ｒ１３およびコンデンサＣ１１が電流検出回路を構成している。
【００４２】
さて、図３において、交流電源１のスイッチＳＷ側の極の電圧の方が負荷２側の極の電圧よりも高い場合にスイッチＳＷがオフからオンになると、負荷２に突入電流が流れようとする。このとき、まず、交流電源１からダイオードＤ１と抵抗Ｒ１を介してコンデンサＣ１の充電が始まる。
【００４３】
充電開始当初は、コンデンサＣ１の両端の電位差が小さく、トランジスタＱ１のゲート電圧も小さいので、トランジスタＱ１のバイアスは浅く、トランジスタＱ１はカットオフされている。
【００４４】
そして、充電継続により、トランジスタＱ１のゲート電圧が大きくつまりトランジスタＱ１のバイアスは深くなり、トランジスタＱ１に電流が流れ始めるが、その時点ではトランジスタＱ１に流れる電流は十分小さくなっており、負荷２への電流も小さい。よって、負荷２への電流の最大値は、スイッチＳＷと負荷２とを直接接続した場合よりも、低くすることができる。
【００４５】
なお、負荷２へ定常電流が供給され、交流電源１のスイッチＳＷ側の極の電圧の方が負荷２側の極の電圧よりも高い位相の期間では、トランジスタＱ１のドレイン−ソース間電圧は、定常電流に対してオン状態となる様、つまりゲート−ソース間電圧が十分大きくなるように抵抗Ｒ１と抵抗Ｒ２と抵抗Ｒ３の抵抗値を設定し、逆位相の期間では、コンデンサＣ１が放電しないように該コンデンサＣ１の静電容量と抵抗Ｒ１と抵抗Ｒ２の抵抗値とを設定する。
【００４６】
また、抵抗Ｒ３を大きな電流が流れたときには、抵抗Ｒ３の両端電圧が高くなるので、抵抗Ｒ３により、トランジスタＱ１のバイアスをより浅くすることができる。また、抵抗Ｒ３により、抵抗Ｒ１と抵抗Ｒ２の抵抗値設定が容易となる。
【００４７】
また、ダイオードＤ２により逆電流を阻止することで、トランジスタＱ２を保護できる。
【００４８】
さて、交流電源１の負荷２側の極の電圧の方がスイッチＳＷ側の極の電圧よりも高い場合にスイッチＳＷがオフからオンになると、負荷２に突入電流が流れようとする。このとき、まず、交流電源１からダイオードＤ２と抵抗Ｒ１１を介してコンデンサＣ１１の充電が始まる。充電開始当初は、コンデンサＣ１１の両端の電位差が小さく、トランジスタＱ２のゲート電圧も小さいので、トランジスタＱ２のバイアスは浅く、トランジスタＱ２はカットオフされている。
【００４９】
そして、充電継続により、トランジスタＱ２のゲート電圧が大きくつまりトランジスタＱ２のバイアスは深くなり、トランジスタＱ２に電流が流れ始めるが、その時点ではトランジスタＱ２に流れる突入電流は十分小さくなっており、負荷２への電流も小さい。よって、負荷２への電流の最大値は、スイッチＳＷと負荷２とを直接接続した場合よりも、低くすることができる。
【００５０】
なお、負荷２へ定常電流が供給され、交流電源１の負荷２側の極の電圧の方がスイッチＳＷ側の極の電圧よりも高い位相の期間では、トランジスタＱ２のドレイン−ソース間電圧は、定常電流に対してオン状態となる様、つまりゲート−ソース間電圧が十分大きくなるように抵抗Ｒ１１と抵抗Ｒ１２と抵抗Ｒ１３の抵抗値を設定し、逆位相の期間では、コンデンサＣ１１が放電しないように該コンデンサＣ１１の静電容量と抵抗Ｒ１１と抵抗Ｒ１２の抵抗値とを設定する。
【００５１】
また、抵抗Ｒ１３を大きな電流が流れたときには、抵抗Ｒ１３の両端電圧が高くなるので、抵抗Ｒ１３により、トランジスタＱ２のバイアスをより浅くすることができる。また、抵抗Ｒ１３により、抵抗Ｒ１１と抵抗Ｒ１２の抵抗値設定が容易となる。
【００５２】
また、ダイオードＤ２により逆電流を阻止することで、トランジスタＱ２を保護できる。
【００５３】
なお、抵抗Ｒ３や抵抗Ｒ１３に代えて、順方向ダイオードを用いた場合であっても、トランジスタＱ１やＱ２のバイアスを浅くすることができるので、同様の作用効果が得られる。なお、抵抗Ｒ１１と抵抗Ｒ１２だけでバイアス設定が可能ならば、これら抵抗や順方向ダイオードは用いなくてよい。また、これら抵抗や順方向ダイオードを、第１，２の実施の形態で用いてもよい。
【００５４】
また、第３の実施の形態では、ＮチャネルＭＯＳＦＥＴであるトランジスタＱ１をＮＰＮバイポーラトランジスタとしてもよい。
【００５５】
［第４の実施の形態］
図４は、第４の実施の形態に係る突入電流低減回路を含む実施例の回路図である。
【００５６】
ここでは、第１、２、３の実施の形態のときと同様の機能を有するものには同一符号を付与する。
【００５７】
第４の実施の形態では、３相交流電源１に接続された３連動スイッチＳＷと３相負荷２の間の各線に図３の点線で囲んだ突入電流低減回路が挿入される。
【００５８】
３連動スイッチＳＷがオフからオンになったときには、第３の実施の形態と同様に、各線には、一方の方向への突入電流と逆方向への突入電流とが生じる可能性があるので、第３の実施の形態で説明した突入電流低減回路の動作により、これらの突入電流を低減することができ、その他、第３の実施の形態と同様の作用効果が得られる。
【００５９】
以上、本発明の実施の形態を説明したが、これらの実施の形態では、負荷２が誘導性や容量性を有していても、その効果に差異はない。
【００６０】
また、これらの実施の形態では、スイッチＳＷがオフとなると、コンデンサが放電するので、再びスイッチＳＷがオンになったときには、最初にスイッチＳＷがオンになったときと同様の作用効果が得られる。
【００６１】
また、これらの実施の形態では、ＮチャネルＭＯＳＦＥＴやＮＰＮバイポーラトランジスタを用いたが、ＰチャネルＭＯＳＦＥＴやＰＮＰバイポーラトランジスタを用いてもよい。また、光の量や光のパルス幅を用いて、半導体のバイアスを制御するようにしてもよい。また、電圧や電流でバイアスの深さを制御できる半導体であれば他のものを使用してもよい。
【００６２】
また、これらの実施の形態では、コンデンサを用いたが、容量成分を有する他の素子を用いてもよい。また、抵抗を用いたが、抵抗成分を有する他の素子を用いてもよい。
【図面の簡単な説明】
【００６３】
【図１】第１の実施の形態に係る突入電流低減回路を含む実施例の回路図である。
【図２】第２の実施の形態に係る突入電流低減回路を含む実施例の回路図である。
【図３】第３の実施の形態に係る突入電流低減回路を含む実施例の回路図である。
【図４】第４の実施の形態に係る突入電流低減回路を含む実施例の回路図である。
【符号の説明】
【００６４】
１  電源
２  負荷
Ｑ１、Ｑ２  トランジスタ
Ｒ１、Ｒ２、Ｒ３、Ｒ１１、Ｒ１２、Ｒ１３  抵抗
Ｃ１、Ｃ１１  コンデンサ
ＳＷ  スイッチ
【図１】
2006301804.tif 000003
【図２】
2006301804.tif 000004
【図３】
2006301804.tif 000005
【図４】
2006301804.tif 000006
【手続補正書】
【提出日】平成18年9月1日(2006.9.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
突入電流の電流経路に挿入される半導体素子と、
この半導体素子に並列接続される電流検出回路とを備え、
当該電流検出回路内の回路節点を前記半導体素子のバイアス制御点に接続した
ことを特徴とする突入電流低減回路。
【請求項２】
電源から負荷への電流経路に挿入される半導体素子と、
この半導体素子に並列接続される電流検出回路とを備え、
当該電流検出回路内の回路節点を前記半導体素子のバイアス制御点に接続し、
前記電流経路に流れる突入電流が当該電流検出回路に引き込まれ、前記バイアス制御点の電圧であるバイアス電圧が上昇するようにした
ことを特徴とする突入電流低減回路。
【請求項３】
請求項１または２記載の突入電流低減回路の突入電流が流れる箇所に逆電流を阻止する素子を備えた突入電流低減回路と、該突入電流低減回路と同じ突入電流低減回路であって逆方向に接続される突入電流低減回路と
を備えたことを特徴とする突入電流低減回路。
【請求項４】
三相交流電源の各線に請求項３記載の突入電流低減回路を備えたことを特徴とする突入電流低減回路。
【請求項５】
突入電流が流れる箇所に挿入される素子であって、突入電流が流れたときに当該素子の両端電圧の変化に応じて半導体素子のバイアス電圧を低下させる素子を備えたことを特徴とする請求項１乃至４のいずれかに記載の突入電流低減回路。
【請求項６】
半導体素子が、ＮチャネルＭＯＳＦＥＴであり、電流検出回路は、ＮチャネルＭＯＳＦＥＴのドレイン−ゲート間に接続された抵抗と、ＮチャネルＭＯＳＦＥＴのゲート−ソース間に接続された抵抗と、当該抵抗に並列なコンデンサとを含んで構成されたことを特徴とする請求項１乃至５のいずれかに記載の突入電流低減回路。
【請求項７】
半導体素子が、ＮＰＮバイポーラトランジスタであり、電流検出回路は、ＮＰＮバイポーラトランジスタのコレクタ−ベース間に接続された抵抗と、ＮＰＮバイポーラトランジスタのベース−エミッタ間に接続された抵抗と、当該抵抗に並列なコンデンサとを含んで構成されたことを特徴とする請求項１乃至５のいずれかに記載の突入電流低減回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
上記課題を解決するために、請求項１の本発明は、突入電流の電流経路に挿入される半導体素子と、この半導体素子に並列接続される電流検出回路とを備え、当該電流検出回路内の回路節点を前記半導体素子のバイアス制御点に接続したことを特徴とする突入電流低減回路をもって解決手段とする。
請求項２の本発明は、電源から負荷への電流経路に挿入される半導体素子と、この半導体素子に並列接続される電流検出回路とを備え、当該電流検出回路内の回路節点を前記半導体素子のバイアス制御点に接続し、前記電流経路に流れる突入電流が当該電流検出回路に引き込まれ、前記バイアス制御点の電圧であるバイアス電圧が上昇するようにしたことを特徴とする突入電流低減回路をもって解決手段とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
請求項３の本発明は、請求項１または２記載の突入電流低減回路の突入電流が流れる箇所に逆電流を阻止する素子を備えた突入電流低減回路と、該突入電流低減回路と同じ突入電流低減回路であって逆方向に接続される突入電流低減回路とを備えたことを特徴とする突入電流低減回路をもって解決手段とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
請求項４の本発明は、三相交流電源の各線に請求項３記載の突入電流低減回路を備えたことを特徴とする突入電流低減回路をもって解決手段とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
請求項５の本発明は、突入電流が流れる箇所に挿入される素子であって、突入電流が流れたときに当該素子の両端電圧の変化に応じて半導体素子のバイアス電圧を低下させる素子を備えたことを特徴とする請求項１乃至４のいずれかに記載の突入電流低減回路をもって解決手段とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
請求項６の本発明は、ＮチャネルＭＯＳＦＥＴであり、電流検出回路は、ＮチャネルＭＯＳＦＥＴのドレイン−ゲート間に接続された抵抗と、ＮチャネルＭＯＳＦＥＴのゲート−ソース間に接続された抵抗と、当該抵抗に並列なコンデンサとを含んで構成されたことを特徴とする請求項１乃至５のいずれかに記載の突入電流低減回路をもって解決手段とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
請求項７の本発明は、半導体素子が、ＮＰＮバイポーラトランジスタであり、電流検出回路は、ＮＰＮバイポーラトランジスタのコレクタ−ベース間に接続された抵抗と、ＮＰＮバイポーラトランジスタのベース−エミッタ間に接続された抵抗と、当該抵抗に並列なコンデンサとを含んで構成されたことを特徴とする請求項１乃至５のいずれかに記載の突入電流低減回路をもって解決手段とする。