(57)【要約】      （修正有）【課題】高周波回路での信号マッチングおよびインピーダンスマッチングなどの用途に適用可能なキャパシタ内蔵型プリント基板およびその製造方法を提供する。【解決手段】両面銅張積層板の一銅箔に、第１回路層を形成し、ハイブリッド銅張積層板の一銅箔に、第２回路層を形成し、前記銅張積層板と前記ハイブリッド銅張積層板を、前記第１回路層と前記第２回路層を内層とし、絶縁層を介在して積層し、前記基板の外層銅箔の誘電体層上の銅箔に、前記下部電極と対向する上部電極、および回路パターンを含む第３回路層を形成すし、前記基板の外層銅箔のほかの一銅箔に、回路パターンを含む第４回路層を形成し、前記第３回路層および第４回路層上に片面銅張積層板を積層し、前記片面銅張積層板の所定部位にブラインドビアホールおよびスルーホールを加工し、前記ブラインドビアホールおよびスルーホールをメッキして層間を接続する。【選択図】図２Ｉ
2006310822.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）両面銅箔のいずれか一方には回路パターンを含む第１回路層が形成され、両面銅箔の他方には回路パターンを含む第４回路層が形成された両面銅張積層板と、
（ｂ）液晶ポリマーおよびセラミック粉末を含むハイブリッド誘電体層の両面に銅箔が積層され、該両面銅箔のいずれか一方には下部電極および回路パターンを含む第２回路層が形成され、該両面銅箔の他方には上部電極および回路パターンを含む第３回路層が形成され、前記下部電極と上部電極が互いに対向するように前記第２回路層および第３回路層が形成されたハイブリッド銅張積層板と、
（ｃ）前記第１回路層および前記第２回路層が内層として配置されるように、前記両面銅張積層板と前記ハイブリッド銅張積層板との間に積層された絶縁層と、
（ｄ）前記第３回路層および第４回路層の上に積層された片面銅張積層板と、
（ｅ）前記片面銅張積層板の所定部位に加工されたブラインドビアホールおよびスルーホールと、
（ｆ）前記ブラインドビアホールおよびスルーホールにメッキされたメッキ層と、を含むことを特徴とするハイブリッド材料を用いたキャパシタ内蔵型プリント基板。
【請求項２】
前記液晶ポリマーは、誘電率が３．５以下で、誘電正接が０．０００７〜０．００２であることを特徴とする請求項１に記載のハイブリッド材料を用いたキャパシタ内蔵型プリント基板。
【請求項３】
前記セラミック粉末は、誘電率が５〜１２０で、Ｑ・ｆ値が１，０００〜１５０，０００であることを特徴とする請求項１に記載のハイブリッド材料を用いたキャパシタ内蔵型プリント基板。
【請求項４】
前記セラミック粉末は、ＢａＴｉＯ３−ＴｉＯ２、ＺｎＯ−ＭｇＯ−ＳｉＯ２、ＣａＣＯ３−ＴｉＯ２−ＭｇＯ、ＢａＯ−ＭｇＯ−Ｔａ２Ｏ５、ＺｒＯ２−ＳｎＯ２−ＴｉＯ２、ＢａＯ−ＺｎＯ−Ｔａ２Ｏ５、ＣａＣＯ３−ＴｉＯ２−Ｎｄ２Ｏ３−Ｌｉ２ＣＯ３、ＢａＴｉＯ３−ＴｉＯ２−Ｎｄ２Ｏ３−Ｓｍ２Ｏ３−Ｂｉ２Ｏ３およびＣａＣＯ３−ＴｉＯ２−Ｌａ２Ｏ３−Ａｌ２Ｏ３よりなる群から選択される１種であることを特徴とする請求項１に記載のハイブリッド材料を用いたキャパシタ内蔵型プリント基板。
【請求項５】
前記セラミック粉末の平均粒径は、０．５〜２μｍであることを特徴とする請求項１に記載のハイブリッド材料を用いたキャパシタ内蔵型プリント基板。
【請求項６】
前記誘電体層のうち、セラミック粉末の含量は５〜５５体積％であることを特徴とする請求項１に記載のハイブリッド材料を用いたキャパシタ内蔵型プリント基板。
【請求項７】
前記誘電体層の厚さは、１０〜３００μｍであることを特徴とする請求項１に記載のハイブリッド材料を用いたキャパシタ内蔵型プリント基板。
【請求項８】
前記誘電体層が形成された層は、信号マッチング用キャパシタまたはインピーダンスマッチング用キャパシタの機能をすることを特徴とする請求項１に記載のハイブリッド材料を用いたキャパシタ内蔵型プリント基板。
【請求項９】
（ａ）両面銅張積層板のいずれか一方の銅箔に、回路パターンを含む第１回路層を形成する工程と、
（ｂ）液晶ポリマーにセラミック粉末を分散させてシート状に形成してなるハイブリッド誘電体層の両面に銅箔を積層する工程と、
（ｃ）前記ハイブリッド銅張積層板のいずれか一方の銅箔に、下部電極および回路パターンを含む第２回路層を形成する工程と、
（ｄ）前記（ａ）工程で得られた銅張積層板と前記（ｃ）工程で得られたハイブリッド銅張積層板を、前記第１回路層と前記第２回路層が内層として配置されるように、絶縁層を介在して積層する工程と、
（ｅ）前記（ｄ）工程で得られた基板の外層銅箔のうち誘電体層上の銅箔に、前記下部電極と対向する上部電極、および回路パターンを含む第３回路層を形成する工程と、
（ｆ）前記（ｄ）工程で得られた基板の外層銅箔のうち他方の銅箔に、回路パターンを含む第４回路層を形成する工程と、
（ｇ）前記第３回路層および第４回路層上に片面銅張積層板を積層する工程と、
（ｈ）前記片面銅張積層板の所定部位にブラインドビアホールおよびスルーホールを加工する工程と、
（ｉ）前記ブラインドビアホールおよびスルーホールをメッキして層間を接続する工程段階と、を含むことを特徴とするハイブリッド材料を用いたキャパシタ内蔵型プリント基板の製造方法。
【請求項１０】
前記液晶ポリマーは、誘電率が３．５以下で、誘電正接が０．０００７〜０．００２であることを特徴とする請求項９に記載のハイブリッド材料を用いたキャパシタ内蔵型プリント基板の製造方法。
【請求項１１】
前記セラミック粉末は、誘電率が５〜１２０で、Ｑ・ｆ値が１，０００〜１５０，０００であることを特徴とする請求項９に記載のハイブリッド材料を用いたキャパシタ内蔵型プリント基板の製造方法。
【請求項１２】
前記セラミック粉末は、ＢａＴｉＯ３−ＴｉＯ２、ＺｎＯ−ＭｇＯ−ＳｉＯ２、ＣａＣＯ３−ＴｉＯ２−ＭｇＯ、ＢａＯ−ＭｇＯ−Ｔａ２Ｏ５、ＺｒＯ２−ＳｎＯ２−ＴｉＯ２、ＢａＯ−ＺｎＯ−Ｔａ２Ｏ５、ＣａＣＯ３−ＴｉＯ２−Ｎｄ２Ｏ３−Ｌｉ２ＣＯ３、ＢａＴｉＯ３−ＴｉＯ２−Ｎｄ２Ｏ３−Ｓｍ２Ｏ３−Ｂｉ２Ｏ３およびＣａＣＯ３−ＴｉＯ２−Ｌａ２Ｏ３−Ａｌ２Ｏ３よりなる群から選択される１種であることを特徴とする請求項９に記載のハイブリッド材料を用いたキャパシタ内蔵型プリント基板の製造方法。
【請求項１３】
前記セラミック粉末の平均粒径は、０．５〜２μｍであることを特徴とする請求項９に記載のハイブリッド材料を用いたキャパシタ内蔵型プリント基板の製造方法。
【請求項１４】
前記誘電体層のうち、セラミック粉末の含量は５〜５５体積％であることを特徴とする請求項９に記載のハイブリッド材料を用いたキャパシタ内蔵型プリント基板の製造方法。
【請求項１５】
前記誘電体層の厚さは、１０〜３００μｍであることを特徴とする請求項９に記載のハイブリッド材料を用いたキャパシタ内蔵型プリント基板の製造方法。
【請求項１６】
前記（ｂ）工程は、３００〜３５０℃の温度、および４００〜６００Ｎ／ｃｍ２の圧力の条件下で行われることを特徴とする請求項９に記載のハイブリッド材料を用いたキャパシタ内蔵型プリント基板の製造方法。
【請求項１７】
前記（ｇ）工程は、ビルドアップ法によって行われることを特徴とする請求項９に記載のハイブリッド材料を用いたキャパシタ内蔵型プリント基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ハイブリッド材料を用いたキャパシタ内蔵型プリント基板およびその製造方法に関し、より詳しくは、液晶ポリマーに高周波セラミック粉末を分散させてシート状に形成したハイブリッド材料から構成されるキャパシタ層を基板内に内蔵させることで、従来のキャパシタ内蔵型プリント基板に比べて、温度による容量値変化が小さく、低い誘電正接により、信号伝送時の損失が少ないキャパシタ内蔵型プリント基板およびその製造方法に関するものである。
【背景技術】
【０００２】
キャパシタは、電荷の形態としてエネルギーを保存する素子であり、直流電源の場合、電荷は蓄積されるが電流が流れない特性を有し、交流電源の場合、電荷が充・放電しながら、キャパシタの容量と電圧の時間変化に比例して電流が流れる特性を有する。
【０００３】
キャパシタは、前述した特性を用いて、デジタル回路、アナログ回路、高周波回路などの電気電子回路において、カップリングおよびデカップリング、フィルター、インピーダンスマッチングおよび信号マッチング、チャージポンプおよび復調などの多様な目的で使われる必須の受動素子である。また、キャパシタは、一般に、チップ、ディスクなどの多様な形態に製造され、プリント基板の表面に実装されて使用される。
【０００４】
このような電子回路内のキャパシタは、容量および温度安全性によって２種類に大別され、第１は、温度安全性は低いが、容量が大きいＢ（Ａ）特性およびＦ特性ＭＬＣＣ(Multilayer Ceramic Capacitor)のようなキャパシタであり、第２は、容量は小さいが、容量が安定的で正確なＣ特性ＭＬＣＣのようなキャパシタである。前者は、主にデカップリングおよびバイパスなどの目的で使用され、後者は、信号マッチングおよびインピーダンスマッチングなどの目的で使用される。
【０００５】
このようなキャパシタは、一般に、現在までチップ、ディスクなどの多様な形態に製造されて、目的によってプリント基板の表面に実装されて使われてきたが、近年、電子機器の小型化、複合化によって、プリント基板に受動素子が実装可能な面積が小さくなり、しかも電子機器の高速化によって周波数が高くなるにしたがい、受動素子とＩＣの間において導体およびハンダ（Ｓｏｌｄｅｒ）などのいろいろの要因によって発生する寄生インピーダンスが多くの問題を引き起こすようになる。このような問題点を解決するために、キャパシタをプリント基板の内部に内蔵しようとする多様な試みがプリント基板メーカーおよび電子部品メーカーを中心に活発に行われている。
【０００６】
しかし、現在まで、メーカーで開発した大部分のキャパシタ内蔵型プリント基板用材料の場合、温度および湿度などの変化により容量値が不安定となるため、主にデカップリングおよびバイパスなどの用途に限定して研究開発されてきた。
【０００７】
これと関連して、図１Ａ〜図１Ｅに、従来技術の一例として、ポリマー厚膜型キャパシタを内蔵したプリント基板を製造するプロセスを示す。このプロセスでは、ポリマーキャパシタペーストを塗布し、熱乾燥（または硬化）させることで、ポリマー厚膜型キャパシタが内蔵されたプリント基板を実現している。以下、図面を参照して説明する。
【０００８】
第１工程において、ＦＲ−４からなるプリント基板４２の内層の銅箔をドライフィルムで被覆して、露光および現象を行った後、この銅箔をエッチングして、正極用銅箔４４ａ、４４ｂおよび負極用銅箔４３ａ、４３ｂと、その間の隙間を形成する（図１Ａ参照）。
【０００９】
第２工程において、このように形成された負極用銅箔４３ａ、４３ｂに、高誘電率のセラミック粉末を含むポリマーからなるキャパシタペースト４５ａ、４５ｂをスクリーン印刷法で塗布し、以後、これを乾燥または硬化させる（図１Ｂ参照）。ここで、スクリーン印刷とは、スキージ(squeeze)を用いてインクなどの媒体をステンシル(stencil)スクリーンに通過させて、基板表面上にパターンを転写する方法を言う。
【００１０】
その際、キャパシタペースト４５ａ、４５ｂは、正極用銅箔４４ａ、４４ｂと負極用銅箔４３ａ、４３ｂとの隙間まで塗布することになる。
【００１１】
次に、第３工程において、銀および銅のような導電ペーストをスクリーン印刷法で正極４６ａ、４６ｂを形成した後、乾燥または硬化させる（図１Ｃ参照）。
【００１２】
第４工程において、前述した第１工程〜第３工程により前記プリント基板４２の内層に形成されたキャパシタ層を、絶縁体４７ａ、４７ｂ間に挿入した後、積層する（図１Ｄ参照）。
【００１３】
次に、第５工程において、この積層体にスルーホール(TH)およびレーザーブラインドビアホール(Laser Blinded ViaHole; LBVH)４９ａ、４９ｂを形成して、基板の内層のキャパシタを基板外部に実装されている集積回路（ＩＣ）チップ５２ａ、５２ｂの正端子５１ａ、５１ｂと負端子５０ａ、５０ｂを接続させることにより、内蔵型キャパシタの役目を果たす（図１Ｅ参照）。
【００１４】
そのほかにも、セラミック充填感光性樹脂(Ceramic filled photo-dielectric resin)でプリント基板を被覆してディスクリートタイプの内蔵型キャパシタを実現する方法があり、アメリカのモトローラ社が関連特許技術を保有している。この方法は、セラミック粉末を含有した感光性樹脂で基板を被覆した後、銅箔を積層して、それぞれの上部電極および下部電極を形成し、以後、回路パターンを形成し感光性樹脂をエッチングすることにより、個別のキャパシタを実現している。
【００１５】
また、プリント基板の表面に実装されるデカップリングキャパシタの代替として、プリント基板内層にキャパシタンス特性を持つ誘電層を別途に挿入してキャパシタを実現する方法があり、アメリカのサンミナ(Sanmina)社が関連特許技術を保有している。この方法は、プリント基板の内層に電源電極およびグランド電極を備えた誘電層を挿入して、電源分散型デカップリングキャパシタを実現している。
【００１６】
前述した技術ごとに多くのプロセスが開発されているが、それぞれのプロセスによって実現方法に違いがある。
【００１７】
一方、特許文献１（発明者：ハワード等(Howard et al.)、発明の名称：容量性プリント基板およびその製造方法に使われるキャパシタ薄膜）には、「借用キャパシタ(borrowed capacitor)」という概念を用いて、多数の素子と接続され、導電層間に誘電層が介在した状態の剛性なキャパシタ薄膜層を使ったプリント基板が開示されている。
【００１８】
また、特許文献２（発明者：シスラー等(Sisler et al.)、発明の名称：多層プリント基板の製造方法）には、電源プレーンとグランドプレーンとの間に介在する完全硬化した誘電体層と、半硬化した誘電層のほかに回路パターンが形成されたコンポーネントを積層することにより、バイパスキャパシタを不要にする多層プリント基板の製造方法が開示されている。
【００１９】
しかし、前述した従来技術によれば、厚膜は、主にエポキシ樹脂にセラミック粉末が充填された形態である。また、薄膜の場合、薄膜プロセスを用いて、デカップリング用およびバイパス用のキャパシタを内蔵する目的で発明された、チタン酸バリウムなどのセラミックを薄膜に形成している。こうした薄膜は、比較的高い容量値を有する一方、温度変化による容量値の偏差が大きく、材料の誘電正接も高いため、高周波回路において、信号マッチングおよびインピーダンスマッチングなどの目的でプリント基板の表面に実装されるキャパシタを内蔵するのには限界がある。
【００２０】
【特許文献１】米国特許第５０７９０６９号明細書
【特許文献２】米国特許第５０１０６４１号明細書
【発明の開示】
【発明が解決しようとする課題】
【００２１】
そこで、このような問題点を解決するために、本発明は、広範囲な研究を繰り返した結果、高周波で高い誘電特性を有する液晶ポリマーに高周波用セラミックフィラーを添加したハイブリッド材料をキャパシタ内蔵型プリント基板の誘電体層材料として使うことにより、現時点で内蔵化できずにプリント基板上に実装されている温度補償型ＭＬＣＣ（Ｃ特性ＭＬＣＣ）などをプリント基板の内部に内蔵することができるキャパシタ内蔵型プリント基板を製造することにより、完成したものである。
【００２２】
したがって、本発明の目的は、従来のキャパシタ内蔵型プリント基板に比べて、温度および湿度による容量値の変化が小さく、低い誘電正接により、信号の損失および発熱を最小化することができる、ハイブリッド材料を用いたキャパシタ内蔵型プリント基板およびその製造方法を提供することにある。
【００２３】
本発明の他の目的は、高周波回路での信号マッチングおよびインピーダンスマッチングなどの用途に適用可能なキャパシタ内蔵型プリント基板およびその製造方法を提供することにある。
【課題を解決するための手段】
【００２４】
上記課題を解決するために、本発明の一態様によれば、（ａ）両面銅箔のいずれか一方には回路パターンを含む第１回路層が形成され、両面銅箔の他方には回路パターンを含む第４回路層が形成された両面銅張積層板(CCL: Copper Clad Laminate)と、
（ｂ）液晶ポリマー(Liquid Crystal Polymer)およびセラミック粉末を含むハイブリッド誘電体層の両面に銅箔が積層され、該両面銅箔のいずれか一方には下部電極および回路パターンを含む第２回路層が形成され、該両面銅箔の他方には上部電極および回路パターンを含む第３回路層が形成され、前記下部電極と上部電極が互いに対向するように前記第２回路層および第３回路層が形成されたハイブリッド銅張積層板と、
（ｃ）前記第１回路層および前記第２回路層が内層として配置されるように、前記両面銅張積層板と前記ハイブリッド銅張積層板との間に積層された絶縁層と、
（ｄ）前記第３回路層および第４回路層の上に積層された片面銅張積層板と、
（ｅ）前記片面銅張積層板の所定部位に加工されたブラインドビアホールおよびスルーホールと、
（ｆ）前記ブラインドビアホールおよびスルーホールにメッキされたメッキ層と、を含むことを特徴とするハイブリッド材料を用いたキャパシタ内蔵型プリント基板を提供する。
【００２５】
前記液晶ポリマーは、誘電率が３．５以下で、誘電正接が０．０００７〜０．００２であることが好ましい。
【００２６】
前記セラミック粉末は、誘電率が５〜１２０で、Ｑ・ｆ値が１，０００〜１５０，０００であることが好ましい。
【００２７】
前記セラミック粉末は、ＢａＴｉＯ３−ＴｉＯ２、ＺｎＯ−ＭｇＯ−ＳｉＯ２、ＣａＣＯ３−ＴｉＯ２−ＭｇＯ、ＢａＯ−ＭｇＯ−Ｔａ２Ｏ５、ＺｒＯ２−ＳｎＯ２−ＴｉＯ２、ＢａＯ−ＺｎＯ−Ｔａ２Ｏ５、ＣａＣＯ３−ＴｉＯ２−Ｎｄ２Ｏ３−Ｌｉ２ＣＯ３、ＢａＴｉＯ３−ＴｉＯ２−Ｎｄ２Ｏ３−Ｓｍ２Ｏ３−Ｂｉ２Ｏ３およびＣａＣＯ３−ＴｉＯ２−Ｌａ２Ｏ３−Ａｌ２Ｏ３よりなる群から選択される１種であることが好ましい。
【００２８】
前記セラミック粉末の平均粒径は、０．５〜２μｍであることが好ましい。
【００２９】
前記誘電体層のうち、セラミック粉末の含量は５〜５５体積％であることが好ましい。
【００３０】
前記誘電体層の厚さは、１０〜３００μｍであることが好ましい。
【００３１】
前記誘電体層が形成された層は、信号マッチング用キャパシタまたはインピーダンスマッチング用キャパシタの機能をすることが好ましい。
【００３２】
また、上記課題を解決するために、本発明の他の態様によれば、（ａ）両面銅張積層板のいずれか一方の銅箔に、回路パターンを含む第１回路層を形成する工程と、
（ｂ）液晶ポリマーにセラミック粉末を分散させてシート状に形成してなるハイブリッド誘電体層の両面に銅箔を積層する工程と、
（ｃ）前記ハイブリッド銅張積層板のいずれか一方の銅箔に、下部電極および回路パターンを含む第２回路層を形成する工程と、
（ｄ）前記（ａ）工程で得られた銅張積層板と前記（ｃ）工程で得られたハイブリッド銅張積層板を、前記第１回路層と前記第２回路層が内層として配置されるように、絶縁層を介在して積層する工程と、
（ｅ）前記（ｄ）工程で得られた基板の外層銅箔のうち誘電体層上の銅箔に、前記下部電極と対向する上部電極、および回路パターンを含む第３回路層を形成する工程と、
（ｆ）前記（ｄ）工程で得られた基板の外層銅箔のうち他方の銅箔に、回路パターンを含む第４回路層を形成する工程と、
（ｇ）前記第３回路層および第４回路層上に片面銅張積層板を積層する工程と、
（ｈ）前記片面銅張積層板の所定部位にブラインドビアホール（Blind via-hole；ＢＶＨ）およびスルーホール（Through hole；ＴＨ）を加工する工程と、
（ｉ）前記ブラインドビアホールおよびスルーホールをメッキして層間を接続する工程段階と、を含むことを特徴とするハイブリッド材料を用いたキャパシタ内蔵型プリント基板の製造方法を提供する。
前記（ｂ）工程は、３００〜３５０℃の温度、および４００〜６００Ｎ／ｃｍ２の圧力の条件下で行われることが好ましい。
前記（ｇ）工程は、ビルドアップ(Build-up)法によって行われることが好ましい。
【発明の効果】
【００３３】
前述したように、本発明によれば、高周波で高い誘電特性を有する液晶ポリマーに特定の高周波用セラミックフィラーを添加したハイブリッド材料を、キャパシタ内蔵型プリント基板用の誘電層として使用することにより、従来のキャパシタ内蔵型プリント基板用の誘電層に比べて、低い誘電正接を有し、温度変化による誘電率の変化(ＴＣＣ: Temperature Coefficient of Capacitance)が小さく、信号伝送時の損失が少ない内蔵キャパシタ層を実現することができる。
【００３４】
また、電極の面積を変化させるだけでなく、高周波用セラミックフィラーの種類と添加量を変更することにより、電子システムに要求される多様な静電容量および誘電正接値に対応可能な利点を有する。
【００３５】
このような利点により、誘電層の温度変化による大きい容量値偏差と高い誘電正接のため、プリント基板の内部に内蔵できずにプリント基板の表面に実装される高周波回路での信号マッチングおよびインピーダンスマッチングなどを目的とするキャパシタについても基板内に内蔵することが可能になる。
【発明を実施するための最良の形態】
【００３６】
以下、添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。
【００３７】
前述したように、本発明は、優れた高周波特性を有する液晶ポリマーに特定の高周波用セラミックフィラーを添加したハイブリッド誘電体層を適用することにより、安定な誘電率および低い誘電正接を有し、このような特性によって、高周波回路での信号マッチングおよびインピーダンスマッチングなどの目的で使用可能である、ハイブリッド材料を用いたキャパシタ内蔵型プリント基板およびその製造方法を提供する。
【００３８】
本発明のハイブリッド誘電体層は、液晶ポリマーに高周波用セラミック粉末フィラーを含有させて構成している。
【００３９】
液晶ポリマーは、熱可塑性樹脂で、低い誘電率および誘電正接の特性により、最近の高周波回路のプリント基板用の絶縁材料への適用に関連して研究が活発に行われている。前記液晶ポリマーは、１ＧＨｚでの誘電率と誘電正接がそれぞれ３．５以下、０．００３以下であり、他の基板材料より低く、高周波信号の伝送時、雑音および信号の損失が少なく、誘電率の変化に影響を及ぼす吸湿率も０．０４％以下と低い。さらに、温度変化に対して安定した誘電率特性（ＴＣＣ≦数百ｐｐｍ）を有する(ＴＣＣ: Temperature Coefficient of Capacitance)。
【００４０】
本発明で使われる液晶ポリマーは、特に限定されるものではないが、望ましくは誘電率が３．５以下、誘電正接が０．０００７〜０．００２であるものが、素子のモジュール化および信号損失の最小化の面で望ましい。
【００４１】
前記液晶ポリマーにフィラーとして含有される高周波用セラミック粉末は、高周波での誘電正接が低いもので、その特性は主にＱ・ｆ値および誘電率で表現される。ここで、Ｑは「Ｑｕａｌｉｔｙ  Ｆａｃｔｏｒ」の略字で、誘電正接の逆数であり、高周波での効率を意味し、ｆは周波数を意味する。
【００４２】
本発明で使われるセラミック粉末は、５〜１２０の誘電率と、１０００以上、望ましくは１，０００〜１５０，０００のＱ・ｆ値を有することが、特性発現の面で最適である。一方、前記Ｑ・ｆ値が１，０００未満の場合には、高周波で信号の損失および発熱の問題点がある。
【００４３】
前記セラミック粉末は、前述した範囲の特性値を有するものであれば特に限定されないが、望ましくは、ＺｎＯ−ＭｇＯ−ＳｉＯ２、ＣａＣＯ３−ＴｉＯ２−ＭｇＯなどのＭＣＴ系、ＢａＴｉＯ３−ＴｉＯ２、ＺｒＯ２−ＳｎＯ２−ＴｉＯ２などのＺＳＴ系、ＣａＣＯ３−ＴｉＯ２−Ｌａ２Ｏ３−Ａｌ２Ｏ３、ＢａＴｉＯ３−ＴｉＯ２−Ｎｄ２Ｏ３−Ｓｍ２Ｏ３−Ｂｉ２Ｏ３、ＣａＣＯ３−ＴｉＯ２−Ｎｄ２Ｏ３−Ｌｉ２ＣＯ３のほかにＢａＯ−ＺｎＯ−Ｔａ２Ｏ５などのＢＺＴ系と、ＢａＯ−ＭｇＯ−Ｔａ２Ｏ５などのＢＭＴ系などのＢａ系複合ペロブスカイト(perovskite)系誘電体粉末よりなる群から一つを選択して使用することが良い。
【００４４】
このなかでも、代表的に使用可能な高周波用セラミック材料の種類と特性を下記（表１）に整理して示す。
【００４５】
【表１】
2006310822.tif 000003
【００４６】
また、前述したセラミック粉末の平均粒径は０．５〜２μｍであることが望ましい。前記平均粒径が０．５μｍ未満の場合には、セラミック粉末の分散が難しく、２μｍを超える場合には、同一の絶縁層厚さで絶縁破壊電圧が低くなる問題点が発生する。
【００４７】
一方、前記誘電体層のうち、セラミック粉末の含量は５〜５５体積％であることが経済性対効果の面および特性発現の面で最適である。
【００４８】
前述した本発明のハイブリッド誘電体層は、次のような通常の誘電体層製造方法によって製造できるが、これに特に限定されるものではない。
【００４９】
まず、セラミック粉末を液晶ポリマーおよび溶剤とともに分散してスラリー(Slurry)を作った後、一般のシート成形法であるテープキャスティング(Tape Casting)法を用いて、離型剤がコートされたＰＥＴフィルム上に、前記スラリーを用いて、目的とする静電容量および使用面積に応じて１０〜３００μｍ厚さの厚膜を形成し、加熱によりスラリー内の溶媒を揮発させて乾燥させた後、離型剤がコートされたＰＥＴフィルムを除去してシート状に成形する。
【００５０】
本発明のより望ましい具体例によれば、撹拌装置を用いて、１ＧＨｚで誘電率と誘電正接がそれぞれ２．９６および０．０００９９の値を持つ液晶ポリマーを、ＰＦＰ(Pentafluorophenol)、ＰＣＰ(Pentachlorophenol)などの溶媒に溶かして溶液を作り、溶液内に溶けている液晶ポリマーの量を考慮して、適正量のセラミック粉末を混合した後、バスケットミル(Basket Mill)を用いて分散させて、スラリーを作る。
【００５１】
ここで使用したセラミック粉末は、一般のセラミック粉末製法である仮焼(calcination)および粉砕の方法で製造することができ、その際の粉末大きさは１μｍ程度にすることができる。
【００５２】
前記方法によって製作されたスラリーで、テープキャスティング法によって、離型剤の形成されたＰＥＴフィルム上に厚膜を形成した後、これを乾燥させて約２０μｍ厚さの誘電体層を製造し、これから得られたハイブリッド誘電体層の誘電特性を測定した結果を下記（表２）に整理して示す。
【００５３】
【表２】
2006310822.tif 000004
【００５４】
通常のキャパシタ内蔵型プリント基板の誘電層材料として使われるポリマー材料またはエポキシ樹脂のような感光性樹脂にセラミックが充填された複合材料の場合、温度の変化による誘電率の差が大きく、誘電正接が大きい。そのため、信号マッチング用のキャパシタとして回路基板に実装することはできない。
【００５５】
これに対し、本発明によるハイブリッド材料からなる誘電層は、前記（表２）に示すように、温度変化に対して安定した誘電率（７〜１７．２）と０．００３以下の誘電正接を有する特性を示すため、現存の基板上に実装されている信号マッチング用キャパシタとの置き換えが可能になる。
【００５６】
以下、図２Ａ〜図２Ｉを参照して、前述した本発明のハイブリッド誘電体層を用いたキャパシタ内蔵型プリント基板の製造方法の一例を説明する。
【００５７】
図２Ａ〜図２Ｉは、本発明の一実施形態によるキャパシタ内蔵型プリント基板の製造プロセスを説明するための断面図である。
【００５８】
まず、絶縁樹脂層１０１の両面に銅箔１０２、１０３が積層された通常の両面銅張積層板(CCL: Copper Clad Laminate)を準備する（図２Ａ参照）。
【００５９】
次に、通常のリソグラフィー法を用いて、前記両面銅張積層板のいずれか一方の銅箔、例えば、銅箔１０２に、例えば所定のパターンでドライフィルムを被覆して、露光および現象プロセスによって、所望のエッチング部分のみを露出させた後、エッチング液でエッチングすることによって、回路パターン１０２ａ、１０２ｂ、１０２ｃを含む第１回路層を形成する（図２Ｂ参照）。
【００６０】
次に、前述したように、液晶ポリマーに、誘電率が５〜１２０で、Ｑ・ｆ値が１，０００〜１５０，０００である特定のセラミック粉末を含有させたシート状のハイブリッド誘電体層１０４を準備する（図２Ｃ参照）。前記シート状のハイブリッド誘電体層１０４は、望ましくは、液晶ポリマー、溶媒およびセラミック粉末を混合してスラリーを作り、これをテープキャスティングする方法によって製作可能であるが、これに特に限定されるものではない。
【００６１】
その際、前述したように形成されるハイブリッド誘電体層１０４の厚さは１０〜３００μｍであるものが望ましく、層間絶縁強度を維持しながら所要の静電容量を実現できる。
【００６２】
次に、前記ハイブリッド誘電体層１０４の両面に銅箔１０５、１０６を積層する（図２Ｄ参照）。前記積層工程は、望ましくは、高温真空プレスを用いて、３００〜３５０℃の温度および４００〜６００Ｎ／ｃｍ２の圧力条件下で行われる。前記積層条件が前記範囲を外れる場合、例えば、温度が低すぎる場合、熱可塑性樹脂の液晶ポリマーが充分溶融されなくて銅箔との接着力が低下してしまい、一方、温度が高すぎる場合、樹脂の流動性が高くなり、銅箔の外部へ絶縁層がはみ出して絶縁層の厚さが薄くなるため、設計値とは異なる容量密度を有する問題などが発生し得る。
【００６３】
次に、通常のリソグラフィー法を用いて、前記ハイブリッド銅張積層板のいずれか一方の銅箔、例えば、銅箔１０６に、所定のパターンでドライフィルムを被覆して、露光および現象プロセスによって、所望のエッチング部分のみを露出させた後、エッチング液でエッチングすることによって、下部電極１０６ａ、１０６ｂおよび回路パターン（図示せず）を含む第２回路層を形成する（図２Ｅ参照）。
【００６４】
次に、前記第１回路層が形成された銅張積層板と前記第２回路層が形成されたハイブリッド銅張積層板を、前記回路パターン１０２ａ、１０２ｂ、１０２ｃを含む第１回路層と前記下部電極１０６ａ、１０６ｂおよび回路パターン（図示せず）を含む第２回路層を内層とし、絶縁層１０７、例えばプリプレグを用いて、一般のプロセスによって高温真空プレスで積層する（図２Ｆ参照）。
【００６５】
次に、前記積層プロセスによって得られた基板の外層銅箔のうち、誘電体層１０４上の銅箔１０５に、前記誘電体層１０４を介して下部電極１０６ａ、１０６ｂと対向する上部電極１０５ａ、１０５ｂを形成するため、通常のリソグラフィー法を用いて、例えば、前記銅箔１０５上に所定のパターンでドライフィルムを被覆して、露光および現象プロセスによって所望のエッチング部分のみを露出させた後、エッチング液でエッチングすることによって、前記下部電極１０６ａ、１０６ｂに対向する上部電極１０５ａ、１０５ｂ、および回路パターン（図示せず）を含む第３回路層を形成する（図２Ｇ参照）。
【００６６】
同様に、通常のリソグラフィー法を用いて、前記基板の他方の銅箔１０３に、例えば、所定のパターンでドライフィルムを被覆して、露光および現象プロセスによって所望のエッチング部分のみを露出させた後、エッチング液でエッチングすることによって、回路パターン１０３ａ、１０３ｂ、１０３ｃを含む第４回路層を形成する（図２Ｇ参照）。
【００６７】
次に、前記上部電極１０５ａ、１０５ｂおよび回路パターン（図示せず）を含む第３回路層と、回路パターン１０３ａ、１０３ｂ、１０３ｃを含む第４回路層上に、ビルドアップ(Build-up)法によって、片面銅張積層板（１０８＋１１０）、（１０９＋１１１）、例えば、樹脂コートされた銅箔(Resin Coated Copper; RCC)を積層する（図２Ｈ参照）。
【００６８】
次に、前記片面銅張積層板（１０８＋１１０）、（１０９＋１１１）の外層１１０、１１１に、例えば、前述したリソグラフィー法を用いて、回路パターン１１０ａ、１１０ｂ、１１１ａ、１１１ｂ、１１１ｃ、１１１ｄ、・・・を実現し、さらにレーザードリルを用いてブラインドビアホール１１３を形成し、機械式ドリルでスルーホール１１２を形成した後、無電解メッキを施すことで、前記ビアホール１１３およびスルーホール１１２にメッキして層間回路を接続する（図２Ｉ参照）。
【００６９】
前述したように、本発明によれば、液晶ポリマーに特定の高周波セラミック粉末を含有させたハイブリッド材料から構成されるキャパシタ層を基板内に内蔵することにより、従来のキャパシタ内蔵型プリント基板に比べて、温度による容量値変化が小さく、低い誘電正接によって、信号伝送時の損失が小さい内蔵型キャパシタ層を実現することができる。
【００７０】
また、現時点で内蔵化できずにプリント基板上に実装されている温度補償型ＭＬＣＣ（Ｃ特性ＭＬＣＣ）などをプリント基板内部に内蔵することができるため、高周波回路での信号マッチングおよびインピーダンスマッチングなどの用途に適用可能なキャパシタ内蔵型プリント基板を提供することができる。
【００７１】
以上、本発明を具体的な実施例に基づいて詳しく説明したが、これは本発明を具体的に説明するためのもので、本発明によるハイブリッド材料を用いたキャパシタ内蔵型プリント基板およびその製造方法はこれに限定されることなく、当業者であれば、本発明の技術的思想内でその変形および改良が可能であることは明らかであろう。
【産業上の利用可能性】
【００７２】
従来、高周波回路での信号マッチングおよびインピーダンスマッチングなどを目的とするキャパシタは、誘電層の温度変化による大きい容量値偏差と高い誘電正接のため、プリント基板の表面実装に限られていたが、本発明は、高精度のキャパシタをプリント基板内部に内蔵することができる点で産業上極めて有用である。
【図面の簡単な説明】
【００７３】
【図１Ａ】従来技術によるポリマー厚膜型キャパシタを内蔵したプリント基板の製造プロセスを説明するための断面図である。
【図１Ｂ】従来技術によるポリマー厚膜型キャパシタを内蔵したプリント基板の製造プロセスを説明するための断面図である。
【図１Ｃ】従来技術によるポリマー厚膜型キャパシタを内蔵したプリント基板の製造プロセスを説明するための断面図である。
【図１Ｄ】従来技術によるポリマー厚膜型キャパシタを内蔵したプリント基板の製造プロセスを説明するための断面図である。
【図１Ｅ】従来技術によるポリマー厚膜型キャパシタを内蔵したプリント基板の製造プロセスを説明するための断面図である。
【図２Ａ】本発明の一実施形態によるキャパシタ内蔵型プリント基板の製造プロセスを説明するための断面図である。
【図２Ｂ】本発明の一実施形態によるキャパシタ内蔵型プリント基板の製造プロセスを説明するための断面図である。
【図２Ｃ】本発明の一実施形態によるキャパシタ内蔵型プリント基板の製造プロセスを説明するための断面図である。
【図２Ｄ】本発明の一実施形態によるキャパシタ内蔵型プリント基板の製造プロセスを説明するための断面図である。
【図２Ｅ】本発明の一実施形態によるキャパシタ内蔵型プリント基板の製造プロセスを説明するための断面図である。
【図２Ｆ】本発明の一実施形態によるキャパシタ内蔵型プリント基板の製造プロセスを説明するための断面図である。
【図２Ｇ】本発明の一実施形態によるキャパシタ内蔵型プリント基板の製造プロセスを説明するための断面図である。
【図２Ｈ】本発明の一実施形態によるキャパシタ内蔵型プリント基板の製造プロセスを説明するための断面図である。
【図２Ｉ】本発明の一実施形態によるキャパシタ内蔵型プリント基板の製造プロセスを説明するための断面図である。
【符号の説明】
【００７４】
１０１    絶縁樹脂層
１０２、１０３    銅箔
１０２ａ〜１０２ｃ    回路パターン
１０３ａ〜１０３ｃ    回路パターン
１０４    ハイブリッド誘電体層
１０５、１０６    銅箔
１０５ａ、１０５ｂ    上部電極
１０６ａ、１０６ｂ    下部電極
１０７    絶縁層
１０８＋１１０、１０９＋１１１    片面銅張積層板
１１０ａ、１１０ｂ    回路パターン
１１１ａ、１１１ｂ、１１１ｃ、１１１ｄ    回路パターン
１１２    スルーホール
１１３    ブラインドビアホール
【図１Ａ】
2006310822.tif 000005
【図１Ｂ】
2006310822.tif 000006
【図１Ｃ】
2006310822.tif 000007
【図１Ｄ】
2006310822.tif 000008
【図１Ｅ】
2006310822.tif 000009
【図２Ａ】
2006310822.tif 000010
【図２Ｂ】
2006310822.tif 000011
【図２Ｃ】
2006310822.tif 000012
【図２Ｄ】
2006310822.tif 000013
【図２Ｅ】
2006310822.tif 000014
【図２Ｆ】
2006310822.tif 000015
【図２Ｇ】
2006310822.tif 000016
【図２Ｈ】
2006310822.tif 000017
【図２Ｉ】
2006310822.tif 000018