(57)【要約】【課題】  保持期間のゲート信号の遅延による保持不足に起因したコントラストの低下を防止できるようにする。【解決手段】  アクティブマトリクス型表示装置は、複数のソースバスライン１６と複数のゲートバスライン１７とがマトリクス状をなし、これら両者の交差部ごとにＴＦＴ２０および絵素電極２１が設けられ、ゲートドライバ１３から、充電期間には書込動作用信号がゲートバスライン１７に出力され、保持期間には保持動作用信号がゲートバスライン１７に出力され、保持動作用信号を出力するための第１の信号がＶｇｌ電源ライン２６を介してゲートドライバ１３に供給される。第１の信号は、少なくともＶｇｌ電源ライン２６における第１の信号の遅延を補う信号成分を第１の信号に対して付加するＶｇｌ微分波形重畳回路１４を介してＶｇｌ電源ライン２６に入力される。【選択図】  図１
2006023404.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査信号線と複数のデータ信号線とがマトリクス状に設けられ、これら走査信号線とデータ信号線との交差部ごとに、交差する走査信号線およびデータ信号線と接続されたアクティブ素子、およびこのアクティブ素子と接続された絵素電極が設けられ、走査信号線駆動回路から、充電期間には、前記データ信号線のデータ信号を絵素電極に書き込むための動作を前記アクティブ素子に行わせる書込動作用信号が走査信号線に出力され、保持期間には、絵素電極に書き込まれたデータ信号を保持するための動作を前記アクティブ素子に行わせる保持動作用信号が走査信号線に出力され、前記保持動作用信号を出力するための第１の信号が給電路を介して前記走査信号線駆動回路に供給され、前記走査信号線の各々に対応して補助容量配線が設けられ、この補助容量配線と前記絵素電極との間に補助容量が形成され、前記絵素電極に表示媒体を介して対向する対向電極が設けられ、前記補助容量配線には補助容量配線用信号が入力され、前記対向電極には対向電極用信号が入力されるアクティブマトリクス型表示装置において、
前記保持期間における、前記アクティブ素子に入力される保持動作用信号と絵素電極の電圧との、前記給電路での第１の信号の遅延に起因した電圧差の変化を抑制するように、第１の信号と補助容量配線用信号および対向電極用信号との少なくとも一方の信号の波形を整形する波形整形手段を備えていることを特徴とするアクティブマトリクス型表示装置。
【請求項２】
複数の走査信号線と複数のデータ信号線とがマトリクス状に設けられ、これら走査信号線とデータ信号線との交差部ごとに、交差する走査信号線およびデータ信号線と接続されたアクティブ素子、およびこのアクティブ素子と接続された絵素電極が設けられ、走査信号線駆動回路から、充電期間には、前記データ信号線のデータ信号を絵素電極に書き込むための動作を前記アクティブ素子に行わせる書込動作用信号が走査信号線に出力され、保持期間には、絵素電極に書き込まれたデータ信号を保持するための動作を前記アクティブ素子に行わせる保持動作用信号が走査信号線に出力され、前記保持動作用信号を出力するための第１の信号が給電路を介して前記走査信号線駆動回路に供給されるアクティブマトリクス型表示装置において、
第１の信号は、少なくとも前記給電路における第１の信号の遅延を補う信号成分を第１の信号に対して付加する遅延波形補償回路を介して、前記給電路に入力されることを特徴とするアクティブマトリクス型表示装置。
【請求項３】
前記遅延波形補償回路に入力される第１の信号は矩形波であり、前記遅延波形補償回路は、前記矩形波を微分した波形を第１の信号に重畳することを特徴とする請求項２に記載のアクティブマトリクス型表示装置。
【請求項４】
複数の走査信号線と複数のデータ信号線とがマトリクス状に設けられ、これら走査信号線とデータ信号線との交差部ごとに、交差する走査信号線およびデータ信号線と接続されたアクティブ素子、およびこのアクティブ素子と接続された絵素電極が設けられ、走査信号線駆動回路から、充電期間には、前記データ信号線のデータ信号を絵素電極に書き込むための動作を前記アクティブ素子に行わせる書込動作用信号が走査信号線に出力され、保持期間には、絵素電極に書き込まれたデータ信号を保持するための動作を前記アクティブ素子に行わせる保持動作用信号が走査信号線に出力され、前記保持動作用信号を出力するための第１の信号が給電路を介して前記走査信号線駆動回路に供給され、前記走査信号線の各々に対応して補助容量配線が設けられ、この補助容量配線と前記絵素電極との間に補助容量が形成され、前記絵素電極に表示媒体を介して対向する対向電極が設けられ、前記補助容量配線には補助容量配線用信号が入力され、前記対向電極には対向電極用信号が入力されるアクティブマトリクス型表示装置において、
前記補助容量配線用信号および対向電極用信号は、これら両信号を遅延させる信号遅延手段を介して、それぞれ補助容量配線および対向電極に入力されることを特徴とするアクティブマトリクス型表示装置。
【請求項５】
前記信号遅延手段は電気抵抗からなることを特徴とする請求項４に記載のアクティブマトリクス型表示装置。
【請求項６】
前記信号遅延手段は、第１の信号が前記給電路を通過することにより生じる遅延波形に対応する遅延波形を前記補助容量配線用信号および対向電極用信号に生じさせることを特徴とする請求項４に記載のアクティブマトリクス型表示装置。
【請求項７】
前記データ信号線にデータ信号を供給するデータ信号線駆動回路を備え、このデータ信号線駆動回路は、データ信号線が延びている方向と交差する方向の、表示装置の端縁部側に設けられ、前記走査信号線駆動回路は、走査信号線が延びている方向と交差する方向の、表示装置の端縁部側に設けられ、前記データ信号線駆動回路が設けられている表示装置の端縁部側には電気的接続部材が設けられ、この電気的接続部材を介して制御回路が前記データ信号線駆動回路と接続され、前記制御回路から第１の信号が出力されることを特徴とする請求項１、２または４の何れか１項に記載のアクティブマトリクス型表示装置。
【請求項８】
複数の走査信号線と複数のデータ信号線とがマトリクス状に設けられ、これら走査信号線とデータ信号線との交差部ごとに、交差する走査信号線およびデータ信号線と接続されたアクティブ素子、およびこのアクティブ素子と接続された絵素電極が設けられ、走査信号線駆動回路から、充電期間には、前記データ信号線のデータ信号を絵素電極に書き込むための動作を前記アクティブ素子に行わせる書込動作用信号が走査信号線に出力され、保持期間には、絵素電極に書き込まれたデータ信号を保持するための動作を前記アクティブ素子に行わせる保持動作用信号が走査信号線に出力され、前記保持動作用信号を出力するための第１の信号が給電路を介して前記走査信号線駆動回路に供給され、前記走査信号線の各々に対応して補助容量配線が設けられ、この補助容量配線と前記絵素電極との間に補助容量が形成され、前記絵素電極に表示媒体を介して対向する対向電極が設けられ、前記補助容量配線には補助容量配線用信号が入力され、前記対向電極には対向電極用信号が入力されるアクティブマトリクス型表示装置の駆動方法において、
前記保持期間における、前記アクティブ素子に入力される保持動作用信号と絵素電極の電圧との、前記給電路での第１の信号の遅延に起因した電圧差の変化を抑制するように、第１の信号と補助容量配線用信号および対向電極用信号との少なくとも一方の信号の波形を整形することを特徴とするアクティブマトリクス型表示装置の駆動方法。
【請求項９】
複数の走査信号線と複数のデータ信号線とがマトリクス状に設けられ、これら走査信号線とデータ信号線との交差部ごとに、交差する走査信号線およびデータ信号線と接続されたアクティブ素子、およびこのアクティブ素子と接続された絵素電極が設けられ、走査信号線駆動回路から、充電期間には、前記データ信号線のデータ信号を絵素電極に書き込むための動作を前記アクティブ素子に行わせる書込動作用信号が走査信号線に出力され、保持期間には、絵素電極に書き込まれたデータ信号を保持するための動作を前記アクティブ素子に行わせる保持動作用信号が走査信号線に出力され、前記保持動作用信号を出力するための第１の信号が給電路を介して前記走査信号線駆動回路に供給されるアクティブマトリクス型表示装置の駆動方法において、
第１の信号は、少なくとも前記給電路における第１の信号の遅延を補う信号成分を第１の信号に対して付加した後、前記給電路に入力することを特徴とするアクティブマトリクス型表示装置の駆動方法。
【請求項１０】
複数の走査信号線と複数のデータ信号線とがマトリクス状に設けられ、これら走査信号線とデータ信号線との交差部ごとに、交差する走査信号線およびデータ信号線と接続されたアクティブ素子、およびこのアクティブ素子と接続された絵素電極が設けられ、走査信号線駆動回路から、充電期間には、前記データ信号線のデータ信号を絵素電極に書き込むための動作を前記アクティブ素子に行わせる書込動作用信号が走査信号線に出力され、保持期間には、絵素電極に書き込まれたデータ信号を保持するための動作を前記アクティブ素子に行わせる保持動作用信号が走査信号線に出力され、前記保持動作用信号を出力するための第１の信号が給電路を介して前記走査信号線駆動回路に供給され、前記走査信号線の各々に対応して補助容量配線が設けられ、この補助容量配線と前記絵素電極との間に補助容量が形成され、前記絵素電極に表示媒体を介して対向する対向電極が設けられ、前記補助容量配線には補助容量配線用信号が入力され、前記対向電極には対向電極用信号が入力されるアクティブマトリクス型表示装置の駆動方法において、
前記補助容量配線用信号および対向電極用信号は、遅延させた後、それぞれ補助容量配線および対向電極に入力することを特徴とするアクティブマトリクス型表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型液晶表示装置等のアクティブマトリクス型表示装置およびその駆動方法に関するものである。
【背景技術】
【０００２】
現在、表示装置としてアクティブマトリクス型液晶表示装置が種々の分野において多用されている。このアクティブマトリクス型液晶表示装置は、図７（ａ）に示すように、液晶表示パネル１０１を有し、この液晶表示パネル１０１には、複数のソースバスライン１０２と複数のゲートバスライン１０３とがマトリクス状に設けられている。各ソースバスライン１０２はソースドライバ１０４と接続され、各ゲートバスライン１０３はゲートドライバ１０５と接続されている。ソースドライバ１０４は、液晶表示パネル１０１のソースバスライン１０２の方向と直交する一辺に沿って設けられ、ゲートドライバ１０５はゲートバスライン１０３の方向と直交する一辺に沿って設けられている。
【０００３】
また、液晶表示パネル１０１には、ゲートバスライン１０３と平行に複数のＣｓバスライン１０６が設けられており、これらＣｓバスライン１０６は共通のＣｓバスライン接続線１０７に接続されている。
【０００４】
ソースバスライン１０２とゲートバスライン１０３との各交差部には、図７（ｂ）に示すように、ＴＦＴ１０８が設けられている。ＴＦＴ１０８のソースはソースバスライン１０２と接続され、ゲートはゲートバスライン１０３と接続され、ドレインは絵素電極１０９と接続されている。また、ドレインはＣｓ容量Ｃｃｓを介してＣｓバスライン１０６と接続され、絵素電極１０９は液晶容量Ｃｌｃを介して対向電極Ｃｏｍに接続されている。
【０００５】
このようなアクティブマトリクス型液晶表示装置の各絵素では、映像を表示するためのソース信号を絵素に書き込むための充電期間と、絵素に書き込まれたソース信号を保持する保持期間とが存在する。また、ソースバスライン１０２−絵素電極１０９の間の抵抗値は、ゲート電圧と絵素電極電圧との電圧差によって決まり、ＴＦＴ１０８のゲートに入力されるゲート信号（ゲート電圧）によって制御される。
【０００６】
充電期間には、ゲートドライバ１０５からゲートバスライン１０３を介してＴＦＴ１０８のゲートに＋電圧の充電期間電圧Ｖｇｈが印加され、これによってソースバスライン１０２−絵素電極１０９間の抵抗値が低くなり、絵素電極１０９にソース信号が書き込まれる。
【０００７】
保持時間には、ゲートドライバ１０５からゲートバスライン１０３を介してＴＦＴ１０８のゲートに−電圧の保持期間電圧Ｖｇｌが印加され、これによってソースバスライン１０２−絵素電極１０９間の抵抗値が高くなり、ソースバスライン１０２−絵素電極１０９間が電気的に切り離される。
【０００８】
絵素電極１０９は、上記のように、対向電極Ｃｏｍ、Ｃｓバスライン１０６とそれぞれ液晶容量Ｃｌｃ、Ｃｓ容量Ｃｃｓを介して接続されている。したがって、保持期間には絵素電極電位が対向電極電位およびＣｓバスライン電位に追随し、絵素電極１０９−対向電極Ｃｏｍ間、および絵素電極１０９−Ｃｓバスライン１０６間の電位差を一定に保つように働く。
【特許文献１】特開平６−２０８３３８号（平成６年７月２６日公開）
【特許文献２】特開平７−０１３５２６号（平成７年１月１７日公開）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
保持期間電圧Ｖｇｌは、Ｖｇｌ電源ライン１１１を介して駆動回路（図示せず）からゲートドライバ１０５に供給され、さらにゲートドライバ１０５からゲートバスライン１０３にゲート信号として供給される。上記駆動回路は、ソースドライバ１０４側に設けられた入力用ＦＰＣ（Flexible Printed Circuits）１１２を介してソースドライバ１０４、Ｖｇｌ電源ライン１１１およびその他の回路と接続されている。
【００１０】
この場合、Ｖｇｌ電源ライン１１１に入力された保持期間電圧Ｖｇｌは、図８に示すＶｇｌ電源電圧のうち、破線にて示す矩形波のＶｇｌ電源電圧ａ１である。しかしながら、このＶｇｌ電源電圧ａ１は、Ｖｇｌ電源ライン１１１を通過するうちにＶｇｌ電源ライン１１１の抵抗Ｒｖｇｌによって遅延し、実線にて示すＶｇｌ電源電圧ａ２となる。したがって、ゲートドライバ１０５からゲートバスライン１０３に入力されるゲート信号ａ３（図８参照）は、保持期間においてＶｇｌ電源電圧ａ２の遅延を含んだものとなる。なお、この場合のソース信号、Ｃｓ信号、Ｃｏｍ信号、絵素電極電圧および液晶印加電圧（ドレイン電圧Ｖｄ−対向電極電圧Ｖｃｏｍ）は、図８に示すとおりである。
【００１１】
上記のように、保持期間電圧Ｖｇｌが遅延し、保持期間においてゲート信号ａ３が遅延すると、絵素電極１０９−ゲートバスライン１０３間（ＴＦＴ１０８のドレイン−ゲート間）の電圧差が小さくなる。具体的には、図９に示すように、破線にて示す絵素電極電圧とゲート信号との電圧差は、ゲート信号に遅延が無い場合（実線）の電圧差ｐに対してゲート信号に遅延が有る場合（破線）の電圧差ｑが小さくなる。このため、ゲート信号に遅延が有る場合には、ソースバスライン１０２−絵素電極１０９間にリークが発生し、液晶印加電圧（図８参照）が低下する（低下分はＡ）。したがって、型液晶表示装置ではコントラストが低下し、これによる表示不良が発生する。
【００１２】
ここで、ゲートバスライン１０３への入力部での保持期間電圧Ｖｇｌの遅延は、上記抵抗Ｒｖｇｌ、ゲートバスライン容量Ｃｇ（ゲートバスライン１０３とソースバスライン１０２、Ｃｓバスライン１０６、対向電極との間の静電容量）およびゲート本数ｎによって決まり、
Ｒｖｇｌ・Ｃｇ・ｎ
となる。このため、ゲートバスライン容量Ｃｇ、ゲート本数ｎが大きい高精細パネル、および、図７（ａ）に示すように、入力用ＦＰＣ１１２がゲートドライバ１０５側に設けられておらず、ソースドライバ１０４側のみに設けられており、ソースドライバ１０４側から保持期間電圧Ｖｇｌを入力しているために、抵抗Ｒｖｇｌが大きい液晶表示パネル１０１は、特にゲート信号（保持期間電圧Ｖｇｌ）の遅延が大きく、コントラスト低下が発生し易いという問題点を有している。
【００１３】
ここで、図７（ａ）に示した液晶表示パネル１０１では、外形縮小の要求に応じてゲートドライバ１０５側の入力用ＦＰＣ１１２を除き、ソースドライバ１０４側の入力用ＦＰＣ１１２のみを残した構成となっている。このように、ソースドライバ１０４側の入力用ＦＰＣ１１２を残しているのは次の理由からである。即ち、液晶表示パネル１０１では、ゲートドライバ１０５に比べてソースドライバ１０４へ入力される信号種類数が多く、ソースドライバ１０４側の入力用ＦＰＣ１１２までも除いた場合、液晶表示パネル１０１内の配線（ソースドライバ１０４までの配線）が大幅に増加する結果、パネル周辺部の面積が増加し、外形縮小につながらないためである。
【００１４】
なお、特許文献１には次の事項が記載されている。即ち、マトリクス型液晶表示装置において、対向信号（対向電極に印加される駆動電圧）が大きく遅延すると、充電期間内に対向信号が規定の電圧に達しないため充電不足が発生し、充電期間のソース信号と対向信号との電位差が減少する。この場合、液晶にかかる電圧は充電期間のソース信号と対向信号の電位差にて決まるので、液晶に規定の電圧が印加されず、コントラストが低下する。これを解消するために、特許文献１では、対向信号に微分波形を重畳し対向信号の遅延を緩和するようにしている。
【００１５】
しかしながら、特許文献１の構成は、充電期間（図８に記載の「充電期間」）における対向信号の遅延による充電不足に起因したコントラストの低下を解消するものであり、上記した保持期間のゲート信号（保持期間電圧Ｖｇｌ）の遅延による保持不足に起因したコントラストの低下を解消することはできない。
【００１６】
また、特許文献２には次の事項が記載されている。即ち、マトリクス型液晶表示装置において、ゲート信号が大きく遅延すると実質の充電時間が短くなる。このため絵素電極にソース電圧が十分書き込まれず、液晶印加電圧が減少しコントラストが低下する。そこで、特許文献２では、このゲート信号の遅延による充電不足を解消するために、ゲート信号波形を補正している。
【００１７】
しかしながら、特許文献２の構成は、充電期間におけるゲート信号遅延による充電不足に起因したコントラストの低下を解消するものであり、上記した保持期間のゲート信号（保持期間電圧Ｖｇｌ）の遅延による保持不足に起因したコントラストの低下を解消することはできない。
【００１８】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、保持期間のゲート信号の遅延による保持不足に起因したコントラストの低下を防止することができるマトリクス型表示装置およびその駆動方法を実現することにある。
【課題を解決するための手段】
【００１９】
本発明のアクティブマトリクス型表示装置は、複数の走査信号線と複数のデータ信号線とがマトリクス状に設けられ、これら走査信号線とデータ信号線との交差部ごとに、交差する走査信号線およびデータ信号線と接続されたアクティブ素子、およびこのアクティブ素子と接続された絵素電極が設けられ、走査信号線駆動回路から、充電期間には、前記データ信号線のデータ信号を絵素電極に書き込むための動作を前記アクティブ素子に行わせる書込動作用信号が走査信号線に出力され、保持期間には、絵素電極に書き込まれたデータ信号を保持するための動作を前記アクティブ素子に行わせる保持動作用信号が走査信号線に出力され、前記保持動作用信号を出力するための第１の信号が給電路を介して前記走査信号線駆動回路に供給され、前記走査信号線の各々に対応して補助容量配線が設けられ、この補助容量配線と前記絵素電極との間に補助容量が形成され、前記絵素電極に表示媒体を介して対向する対向電極が設けられ、前記補助容量配線には補助容量配線用信号が入力され、前記対向電極には対向電極用信号が入力されるアクティブマトリクス型表示装置において、前記保持期間における、前記アクティブ素子に入力される保持動作用信号と絵素電極の電圧との、前記給電路での第１の信号の遅延に起因した電圧差の変化を抑制するように、第１の信号と補助容量配線用信号および対向電極用信号との少なくとも一方の信号の波形を整形する波形整形手段を備えていることを特徴としている。
【００２０】
本発明のアクティブマトリクス型表示装置の駆動方法は、複数の走査信号線と複数のデータ信号線とがマトリクス状に設けられ、これら走査信号線とデータ信号線との交差部ごとに、交差する走査信号線およびデータ信号線と接続されたアクティブ素子、およびこのアクティブ素子と接続された絵素電極が設けられ、走査信号線駆動回路から、充電期間には、前記データ信号線のデータ信号を絵素電極に書き込むための動作を前記アクティブ素子に行わせる書込動作用信号が走査信号線に出力され、保持期間には、絵素電極に書き込まれたデータ信号を保持するための動作を前記アクティブ素子に行わせる保持動作用信号が走査信号線に出力され、前記保持動作用信号を出力するための第１の信号が給電路を介して前記走査信号線駆動回路に供給され、前記走査信号線の各々に対応して補助容量配線が設けられ、この補助容量配線と前記絵素電極との間に補助容量が形成され、前記絵素電極に表示媒体を介して対向する対向電極が設けられ、前記補助容量配線には補助容量配線用信号が入力され、前記対向電極には対向電極用信号が入力されるアクティブマトリクス型表示装置の駆動方法において、前記保持期間における、前記アクティブ素子に入力される保持動作用信号と絵素電極の電圧との、前記給電路での第１の信号の遅延に起因した電圧差の変化を抑制するように、第１の信号と補助容量配線用信号および対向電極用信号との少なくとも一方の信号の波形を整形することを特徴としている。
【００２１】
上記の構成によれば、保持期間には、走査信号線駆動回路から保持動作用信号が走査信号線に出力され、この信号に基づき、充電期間において絵素電極に書き込まれたデータ信号を保持するための動作をアクティブ素子が行う。走査信号線駆動回路には、保持動作用信号を出力するための第１の信号が給電路を介して供給される。この第１の信号は、給電路を通過する場合に、給電路の抵抗によって遅延を生じる。
【００２２】
しかしながら、保持期間においては、アクティブ素子に入力される保持動作用信号と絵素電極の電圧との、給電路での第１の信号の遅延に起因した電圧差の変化を抑制するように、第１の信号と補助容量配線用信号および対向電極用信号との少なくとも一方の信号の波形が整形される。
【００２３】
したがって、保持期間において、アクティブ素子に入力される保持動作用信号と絵素電極の電圧との電圧差はほぼ一定に保持される。これにより、アクティブ素子は保持期間において、充電期間に絵素電極に書き込まれたデータ信号を保持するための動作を良好に行うことができる。この結果、保持動作用信号が遅延することに起因した保持期間におけるコントラストの低下等の表示不良を防止することができる。
【００２４】
本発明のアクティブマトリクス型表示装置は、複数の走査信号線と複数のデータ信号線とがマトリクス状に設けられ、これら走査信号線とデータ信号線との交差部ごとに、交差する走査信号線およびデータ信号線と接続されたアクティブ素子、およびこのアクティブ素子と接続された絵素電極が設けられ、走査信号線駆動回路から、充電期間には、前記データ信号線のデータ信号を絵素電極に書き込むための動作を前記アクティブ素子に行わせる書込動作用信号が走査信号線に出力され、保持期間には、絵素電極に書き込まれたデータ信号を保持するための動作を前記アクティブ素子に行わせる保持動作用信号が走査信号線に出力され、前記保持動作用信号を出力するための第１の信号が給電路を介して前記走査信号線駆動回路に供給されるアクティブマトリクス型表示装置において、第１の信号は、少なくとも前記給電路における第１の信号の遅延を補う信号成分を第１の信号に対して付加する遅延波形補償回路を介して、前記給電路に入力されることを特徴としている。
【００２５】
また、本発明のアクティブマトリクス型表示装置の駆動方法は、複数の走査信号線と複数のデータ信号線とがマトリクス状に設けられ、これら走査信号線とデータ信号線との交差部ごとに、交差する走査信号線およびデータ信号線と接続されたアクティブ素子、およびこのアクティブ素子と接続された絵素電極が設けられ、走査信号線駆動回路から、充電期間には、前記データ信号線のデータ信号を絵素電極に書き込むための動作を前記アクティブ素子に行わせる書込動作用信号が走査信号線に出力され、保持期間には、絵素電極に書き込まれたデータ信号を保持するための動作を前記アクティブ素子に行わせる保持動作用信号が走査信号線に出力され、前記保持動作用信号を出力するための第１の信号が給電路を介して前記走査信号線駆動回路に供給されるアクティブマトリクス型表示装置の駆動方法において、第１の信号は、少なくとも前記給電路における第１の信号の遅延を補う信号成分を第１の信号に対して付加した後、前記給電路に入力することを特徴としている。
【００２６】
上記の構成によれば、保持期間には、走査信号線駆動回路から保持動作用信号が走査信号線に出力され、この信号に基づき、充電期間において絵素電極に書き込まれたデータ信号を保持するための動作をアクティブ素子が行う。走査信号線駆動回路には、保持動作用信号を出力するための第１の信号が給電路を介して供給される。この第１の信号は、給電路を通過する場合に、給電路の抵抗によって遅延を生じる。しかしながら、第１の信号は、遅延波形補償回路により、少なくとも給電路における第１の信号の遅延を補う信号成分が予め付加されているので、給電路を通過することにより遅延を生じた場合であっても、適正な波形の信号として走査信号線駆動回路に入力される。
【００２７】
したがって、アクティブ素子には遅延の無い適正な保持動作用信号が入力され、アクティブ素子は保持期間において、充電期間に絵素電極に書き込まれたデータ信号を保持するための動作を良好に行うことができる。したがって、保持動作用信号が遅延することに起因した保持期間におけるコントラストの低下等の表示不良を防止することができる。
【００２８】
上記のアクティブマトリクス型表示装置において、前記遅延波形補償回路に入力される第１の信号は矩形波であり、前記遅延波形補償回路は、前記矩形波を微分した波形を第１の信号に重畳する構成としてもよい。
【００２９】
本発明のアクティブマトリクス型表示装置は、複数の走査信号線と複数のデータ信号線とがマトリクス状に設けられ、これら走査信号線とデータ信号線との交差部ごとに、交差する走査信号線およびデータ信号線と接続されたアクティブ素子、およびこのアクティブ素子と接続された絵素電極が設けられ、走査信号線駆動回路から、充電期間には、前記データ信号線のデータ信号を絵素電極に書き込むための動作を前記アクティブ素子に行わせる書込動作用信号が走査信号線に出力され、保持期間には、絵素電極に書き込まれたデータ信号を保持するための動作を前記アクティブ素子に行わせる保持動作用信号が走査信号線に出力され、前記保持動作用信号を出力するための第１の信号が給電路を介して前記走査信号線駆動回路に供給され、前記走査信号線の各々に対応して補助容量配線が設けられ、この補助容量配線と前記絵素電極との間に補助容量が形成され、前記絵素電極に表示媒体を介して対向する対向電極が設けられ、前記補助容量配線には補助容量配線用信号が入力され、前記対向電極には対向電極用信号が入力されるアクティブマトリクス型表示装置において、前記補助容量配線用信号および対向電極用信号は、これら両信号を遅延させる信号遅延手段を介して、それぞれ補助容量配線および対向電極に入力されることを特徴としている。
【００３０】
また、本発明のアクティブマトリクス型表示装置の駆動方法は、複数の走査信号線と複数のデータ信号線とがマトリクス状に設けられ、これら走査信号線とデータ信号線との交差部ごとに、交差する走査信号線およびデータ信号線と接続されたアクティブ素子、およびこのアクティブ素子と接続された絵素電極が設けられ、走査信号線駆動回路から、充電期間には、前記データ信号線のデータ信号を絵素電極に書き込むための動作を前記アクティブ素子に行わせる書込動作用信号が走査信号線に出力され、保持期間には、絵素電極に書き込まれたデータ信号を保持するための動作を前記アクティブ素子に行わせる保持動作用信号が走査信号線に出力され、前記保持動作用信号を出力するための第１の信号が給電路を介して前記走査信号線駆動回路に供給され、前記走査信号線の各々に対応して補助容量配線が設けられ、この補助容量配線と前記絵素電極との間に補助容量が形成され、前記絵素電極に表示媒体を介して対向する対向電極が設けられ、前記補助容量配線には補助容量配線用信号が入力され、前記対向電極には対向電極用信号が入力されるアクティブマトリクス型表示装置の駆動方法において、前記補助容量配線用信号および対向電極用信号は、遅延させた後、それぞれ補助容量配線および対向電極に入力することを特徴としている。
【００３１】
上記の構成によれば、保持期間には、走査信号線駆動回路から保持動作用信号が走査信号線に出力され、この信号に基づき、充電期間において絵素電極に書き込まれたデータ信号を保持するための動作をアクティブ素子が行う。走査信号線駆動回路には、保持動作用信号を出力するための第１の信号が給電路を介して供給される。この第１の信号は、給電路を通過する場合に、給電路の抵抗によって遅延を生じるので、保持動作用信号も遅延した波形となる。
【００３２】
一方、補助容量配線用信号および対向電極用信号も遅延した状態にてそれぞれ補助容量配線および対向電極に入力される。ここで、保持期間の絵素電極の電位は、補助容量配線および対向電極の電位に追従して変化するので、補助容量配線および対向電極の電位遅延に応じて遅延する。
【００３３】
したがって、アクティブ素子に入力される保持動作用信号と絵素電極の電圧とは共に遅延するので、保持期間においてこれら両者の電圧差はほぼ一定に保持される。これにより、アクティブ素子は保持期間において、充電期間に絵素電極に書き込まれたデータ信号を保持するための動作を良好に行うことができる。この結果、保持動作用信号が遅延することに起因した保持期間におけるコントラストの低下等の表示不良を防止することができる。
【００３４】
上記のアクティブマトリクス型表示装置において、前記信号遅延手段は電気抵抗からなる構成としてもよい。
【００３５】
上記の構成によれば、信号遅延手段は電気抵抗からなる簡単な構成であるので、簡単な構成にて、保持動作用信号が遅延することに起因した保持期間におけるコントラストの低下等の表示不良を防止することができる。
【００３６】
上記のアクティブマトリクス型表示装置において、前記信号遅延手段は、第１の信号が前記給電路を通過することにより生じる遅延波形に対応する遅延波形を前記補助容量配線用信号および対向電極用信号に生じさせる構成としてもよい。
【００３７】
上記の構成によれば、保持期間の表示不良に対する良好な防止動作を行うことができる。
【００３８】
上記のアクティブマトリクス型表示装置は、前記データ信号線にデータ信号を供給するデータ信号線駆動回路を備え、このデータ信号線駆動回路は、データ信号線が延びている方向と交差する方向の、表示装置の端縁部側に設けられ、前記走査信号線駆動回路は、走査信号線が延びている方向と交差する方向の、表示装置の端縁部側に設けられ、前記データ信号線駆動回路が設けられている表示装置の端縁部側には電気的接続部材が設けられ、この電気的接続部材を介して制御回路が前記データ信号線駆動回路と接続され、前記制御回路から第１の信号が出力される構成としてもよい。
【００３９】
上記の構成によれば、走査信号線駆動回路が設けられている表示装置の端縁部側には電気的接続部材、例えばＦＰＣが設けられず、データ信号線駆動回路が設けられている表示装置の端縁部側のみに電気的接続部材が設けられた、小型化された構成に対して、保持動作用信号が遅延することに起因した保持期間におけるコントラストの低下等の表示不良に適切に対応することができる。
【発明の効果】
【００４０】
本発明のアクティブマトリクス型表示装置は、保持期間における、前記アクティブ素子に入力される保持動作用信号と絵素電極の電圧との、前記給電路での第１の信号の遅延に起因した電圧差の変化を抑制するように、第１の信号と補助容量配線用信号および対向電極用信号との少なくとも一方の信号の波形を整形する波形整形手段を備えている構成である。
【００４１】
また、本発明のアクティブマトリクス型表示装置の駆動方法は、保持期間における、前記アクティブ素子に入力される保持動作用信号と絵素電極の電圧との、前記給電路での第１の信号の遅延に起因した電圧差の変化を抑制するように、第１の信号と補助容量配線用信号および対向電極用信号との少なくとも一方の信号の波形を整形する構成である。
【００４２】
上記の構成によれば、保持期間においては、アクティブ素子に入力される保持動作用信号と絵素電極の電圧との、給電路での第１の信号の遅延に起因した電圧差の変化を抑制するように、第１の信号と補助容量配線用信号および対向電極用信号との少なくとも一方の信号の波形が整形される。したがって、保持期間において、アクティブ素子に入力される保持動作用信号と絵素電極の電圧との電圧差はほぼ一定に保持される。これにより、アクティブ素子は保持期間において、充電期間に絵素電極に書き込まれたデータ信号を保持するための動作を良好に行うことができる。この結果、保持動作用信号が遅延することに起因した保持期間におけるコントラストの低下等の表示不良を防止することができる。
【００４３】
本発明のアクティブマトリクス型表示装置は、保持動作用信号を出力するための第１の信号が、少なくとも前記給電路における第１の信号の遅延を補う信号成分を第１の信号に対して付加する遅延波形補償回路を介して、前記給電路に入力される構成である。
【００４４】
また、本発明のアクティブマトリクス型表示装置の駆動方法は、保持動作用信号を出力するための第１の信号を少なくとも前記給電路における第１の信号の遅延を補う信号成分を付加した後、前記給電路に入力する構成である。
【００４５】
これにより、アクティブ素子には遅延の無い適正な保持動作用信号が入力され、アクティブ素子は保持期間において、充電期間に絵素電極に書き込まれたデータ信号を保持するための動作を良好に行うことができる。したがって、保持動作用信号が遅延することに起因した保持期間におけるコントラストの低下等の表示不良を防止することができる。
【００４６】
本発明のアクティブマトリクス型表示装置は、補助容量配線用信号および対向電極用信号が、これら両信号を遅延させる信号遅延手段を介して、それぞれ補助容量配線および対向電極に入力される構成である。
【００４７】
また、本発明のアクティブマトリクス型表示装置の駆動方法は、補助容量配線用信号および対向電極用信号を、遅延させた後、それぞれ補助容量配線および対向電極に入力する構成である。
【００４８】
これにより、アクティブ素子に入力される保持動作用信号と絵素電極の電圧とは共に遅延するので、保持期間においてこれら両者の電圧差はほぼ一定に保持される。したがって、アクティブ素子は保持期間において、充電期間に絵素電極に書き込まれたデータ信号を保持するための動作を良好に行うことができる。この結果、保持動作用信号が遅延することに起因した保持期間におけるコントラストの低下等の表示不良を防止することができる。
【発明を実施するための最良の形態】
【００４９】
本発明の実施の形態を図面に基づいて以下に説明する。本実施の形態では、本発明をアクティブマトリクス型液晶表示装置（以下、単に液晶表示装置と称する）に適用した場合について説明する。
【００５０】
〔実施の形態１〕
本実施の形態の液晶表示装置は、図１（ａ）および図２に示すように、液晶パネル１１と、これに接続されたソースドライバ１２、ゲートドライバ１３、Ｖｇｌ微分波形重畳回路１４およびコントロール回路１５を備えている。
【００５１】
液晶表示パネル１１には、複数のソースバスライン（データ信号線）１６と複数のゲートバスライン（走査信号線）１７とがマトリクス状に設けられている。各ソースバスライン１６はソースドライバ１２と接続され、各ゲートバスライン１７はゲートドライバ（走査信号線駆動回路）１３と接続されている。ソースドライバ１２は、液晶表示パネル１１のソースバスライン１６の方向と直交する一辺に沿って設けられ、ゲートドライバ１３はゲートバスライン１７の方向と直交する一辺に沿って設けられている。
【００５２】
また、液晶表示パネル１１には、ゲートバスライン１７と平行に複数のＣｓバスライン（補助容量配線）１８が設けられており、これらＣｓバスライン１８は共通のＣｓバスライン接続線１９に接続されている。
【００５３】
ソースバスライン１６とゲートバスライン１７との各交差部には、図１（ｂ）に示すように、ＴＦＴ（アクティブ素子）２０が設けられている。ＴＦＴ２０のソースはソースバスライン１６と接続され、ゲートはゲートバスライン１７と接続され、ドレインは絵素電極２１と接続されている。また、ドレインはＣｓ容量（補助容量）Ｃｃｓを介してＣｓバスライン１８と接続され、絵素電極２１は液晶容量Ｃｌｃを介して対向電極Ｃｏｍに接続されている。
【００５４】
コントロール回路（制御回路）１５は、液晶パネル１１におけるソースドライバ１２が設けられている一辺に沿って設けられた入力用ＦＰＣ（電気的接続部材）２５（図１（ａ）参照）を介して液晶パネル１１と接続されている。なお、図２では、便宜上、コントロール回路１５がゲートドライバ１３の側方に設けられた状態となっているが、正確には図１（ａ）に示すとおりである。
【００５５】
コントロール回路１５は、ソースドライバ１２に対して映像信号、電源電圧および制御信号を出力する。また、コントロール回路１５は、ゲートドライバ１３に対して電源電圧を出力し、Ｖｇｌ微分波形重畳回路（遅延波形補償回路）１４に対して電源電圧を出力する。Ｖｇｌ微分波形重畳回路１４は、コントロール回路１５から入力した電源電圧に微分波形を重畳してＶｇｌ電源電圧とし、この電圧をゲートドライバ１３に出力する。このＶｇｌ電源電圧は、図１（ａ）に示すように、液晶パネル１１に設けられたＶｇｌ電源ライン２６を介してゲートドライバ１３へ入力される。
【００５６】
さらに、コントロール回路１５は、電源電圧として、対向信号（Ｃｏｍ信号、対向電極用信号）を液晶パネル１１の対向電極Ｃｏｍに出力し、Ｃｓ信号（補助容量配線用信号）をＣｓバスライン接続線１９に出力する。これら、液晶パネル１１に直接入力される信号およびソースドライバ１２もしくはゲートドライバ１３を介して液晶パネル１１に供給される信号は、何れも入力用ＦＰＣ２５を介してコントロール回路１５から供給される。
【００５７】
Ｖｇｌ微分波形重畳回路１４は、例えば図１（ａ）に示す構成であり、コントロール回路１５から入力した電源電圧（Ｖｇｌ電源入力）に対して微分波形を重畳し、Ｖｇｌ電源電圧として出力する。この場合、Ｖｇｌ微分波形重畳回路１４に入力する電圧は、図３に実線にて示す矩形のＶｇｌ電源電圧ｂ１であり、Ｖｇｌ微分波形重畳回路１４は、このＶｇｌ電源電圧ｂ１に対して同図に破線にて示す微分波形を重畳したＶｇｌ電源電圧ｂ２を出力する。なお、Ｖｇｌ微分波形重畳回路１４は、上記の機能を有するものであればよく、図１（ａ）に示す構成に限定されない。
【００５８】
ここで、上記Ｖｇｌ微分波形重畳回路１４について詳細に説明する。Ｖｇｌ微分波形重畳回路１４は、抵抗ＲｄおよびコンデンサＣｄにて構成されるＲＣ積分回路と、抵抗Ｒｓ、抵抗ＲｆおよびＯＰアンプにて構成される反転増幅回路からなる。このＶｇｌ微分波形重畳回路１４にＶｇｌ電源電圧ｂ１（Ｖｇｌ電源入力）が入力されると、ＲＣ積分回路によって遅延波形が形成され、この波形がＯＰアンプによって反転増幅されて破線にて示す微分波形となり、この微分波形が実線にて示す矩形波形（Ｖｇｌ電源電圧ｂ１）に重畳され、Ｖｇｌ電源電圧ｂ２となる。Ｒｄ・ＣｄはＶｇｌ電源ライン２６の遅延時間に応じた値に設定される。Ｖｇｌ電源ライン２６を介してゲートドライバ１３に入力されるＶｇｌ電源電圧ｂ２は、Ｖｇｌ電源ライン２６の抵抗によって再び遅延し、ゲートドライバ１３に入力されるときにはほぼ元の矩形波（Ｖｇｌ電源電圧ｂ１）となる。
【００５９】
先述のように、液晶表示装置の各絵素では、映像を表示するためのソース信号を絵素に書き込むための充電期間と、絵素に書き込まれたソース信号を保持する保持期間とが存在する。また、ソースバスライン１６−絵素電極２１の間の抵抗値は、ゲート電圧と絵素電極電圧との電圧差によって決まり、ＴＦＴ２０のゲートに入力されるゲート信号（ゲート電圧）によって制御される。
【００６０】
ゲートドライバ１３はゲート信号を各ゲートバスライン１７に順次出力する。即ち、ｎ番目のゲートバスライン１７の選択期間には、ｎ番目のゲートバスライン１７に対して充電期間電圧（書込動作用信号）Ｖｇｈを出力する。これにより、ｎ番目のゲートバスライン１７に接続されたＴＦＴ２０の抵抗値が低くなり、このＴＦＴ２０のドレインに接続された絵素電極２１にソースバスライン１６のソース信号が書き込まれる。この書き込み期間（選択期間）がその絵素電極２１の充電期間である。
【００６１】
また、コントロール回路１５からは、ソース信号に同期したＣｓ信号および対向信号（Ｃｏｍ信号）がそれぞれＣｓバスライン１８および対向電極Ｃｏｍに入力される。
【００６２】
一方、ゲートドライバ１３によって次にｎ＋１番目のゲートバスライン１７が選択され、ｎ番目のゲートバスライン１７が非選択期間になると、ｎ番目のゲートバスライン１７にＴＦＴ２０を介して接続されている絵素電極２１は保持期間となる。即ち、非選択期間であるｎ番目のゲートバスライン１７に対し、コントロール回路１５から出力された保持期間電圧（保持動作用信号、第１の信号）ＶｇｌがＶｇｌ電源ライン２６およびゲートドライバ１３を介して入力される。ゲートバスライン１７に保持期間電圧Ｖｇｌが入力されると、それに接続されたＴＦＴ２０の抵抗値が高くなり、充電期間に絵素電極２１に書き込まれた電圧が保持される。
【００６３】
この場合、コントロール回路１５からＶｇｌ微分波形重畳回路１４に入力される保持期間電圧Ｖｇｌは矩形波のＶｇｌ電源電圧ｂ１である。このＶｇｌ電源電圧ｂ１には、Ｖｇｌ微分波形重畳回路１４にて微分波形が重畳されてＶｇｌ電源電圧ｂ２となり、この電圧が保持期間電圧ＶｇｌとしてＶｇｌ電源ライン２６に入力される。この保持期間電圧Ｖｇｌは、Ｖｇｌ電源ライン２６を通過する間にその抵抗によって遅延し、ほぼ矩形波（Ｖｇｌ電源電圧ｂ１とほぼ同波形）となってゲートドライバ１３に入力される。したがって、ゲートドライバ１３からゲートバスライン１７に入力されるゲート信号ｂ３（図３参照）は、保持期間において遅延のないものとなる。なお、この場合のソース信号、Ｃｓ信号、Ｃｏｍ信号、絵素電極電圧および液晶印加電圧（ドレイン電圧Ｖｄ−対向電極電圧Ｖｃｏｍ）は、図３に示すとおりである。
【００６４】
上記のように、保持期間電圧Ｖｇｌに遅延が生じず、保持期間においてゲート信号ｂ３に遅延が生じなければ、絵素電極２１−ゲートバスライン１７間（ＴＦＴ２０のドレイン−ゲート間）の電圧差は所望の値に維持される。具体的には、図９において、破線にて示す絵素電極電圧とゲート信号との電圧差は電圧差ｐに維持される。これにより、ソースバスライン１６−絵素電極２１にはリークが発生せず、保持期間の液晶印加電圧（図３参照）は低下せず、ほぼ一定の値を維持することができる。したがって、アクティブマトリクス型液晶表示装置では、保持期間のゲート信号（保持期間電圧Ｖｇｌ）の遅延に起因するコントラストの低下が防止され、良好な表示が可能となる。
【００６５】
〔実施の形態２〕
本実施の形態の液晶表示装置は、図４および図５に示すように、液晶パネル１１と、これに接続されたソースドライバ１２、ゲートドライバ１３、コントロール回路１５および信号遅延素子３１を備えている。
【００６６】
本実施の形態では、前記Ｖｇｌ微分波形重畳回路１４に代えて、信号遅延素子３１を備えている。即ち、コントロール回路１５からは、保持期間電圧Ｖｇｌが直接にＶｇｌ電源ライン２６へ入力され、対向信号（Ｃｏｍ信号、対向電極用信号）およびＣｓ信号（補助容量用信号）が信号遅延素子３１を介して液晶パネル１１に入力されている。他の構成は前記の実施の形態と同様である。
【００６７】
信号遅延素子３１は、コントロール回路１５から液晶パネル１１に入力される対向信号（Ｃｏｍ信号）およびＣｓ信号を遅延させるものである。本実施の形態において、信号遅延素子３１は、コントロール回路１５から液晶パネル１１の対向電極Ｃｏｍに対向信号（Ｃｏｍ信号）を供給する信号線に設けられた抵抗Ｒｃｏｍ、およびコントロール回路１５から液晶パネル１１のＣｓバスライン接続線１０７にＣｓ信号を供給する信号線に設けられた抵抗Ｒｃｓからなる。これら抵抗Ｒｃｏｍおよび抵抗Ｒｃｓは上記の各信号線における液晶パネル１１への入力部付近に設けられる。したがって、対向信号およびＣｓ信号は、それぞれ抵抗Ｒｃｏｍおよび抵抗Ｒｃｓを介して液晶パネル１１に入力される。
【００６８】
抵抗Ｒｃｏｍおよび抵抗Ｒｃｓの値は、これらによって遅延された対向信号およびＣｓ信号の波形が保持期間の遅延を含むゲート信号の波形と合致するように設定されるのが好ましい。即ち、保持期間におけるゲート信号（保持期間電圧Ｖｇｌ）の遅延と対向信号およびＣｓ信号の遅延とが合致するように設定されるのが好ましい。このために、抵抗Ｒｃｏｍおよび抵抗Ｒｃｓの値は次のようにして設定される。
【００６９】
ゲート信号の遅延τｇは、先述のように、Ｖｇｌ電源ライン２６の抵抗をＲｖｇｌ、ゲートバスライン容量Ｃｇ（ゲートバスライン１７とソースバスライン１６，Ｃｓバスライン１８，対向電極との間の静電容量）をＣｇ、ゲートバスライン１７の本数をｎとした場合、
τｇ＝Ｒｖｇｌ・Ｃｇ・ｎ
となる。
【００７０】
Ｃｓ信号はＣｓバスライン接続線１９を介して各Ｃｓバスライン１８に入力され、Ｃｓバスライン接続線１９には抵抗Ｒｃｓ１９が存在する。また、対向信号はコモン転移１１３（対向電極接続素子）を介して対向電極Ｃｏｍに入力され、コモン転移１１３には抵抗Ｒｃｏｍ２が存在する。
【００７１】
Ｃｓ信号，対向信号の遅延τｃｓ，τｃｏｍは、Ｃｓバスライン容量Ｃｃｓ、Ｃｓバスライン本数ｎ、Ｃｓバスライン接続線抵抗Ｒｃｓ１９、信号遅延素子３１の抵抗Ｒｃｓ、Ｃｏｍ容量Ｃｃｏｍ（対向電極と絵素電極、ソースバスライン１６、ゲートバスライン１７、Ｃｓバスライン１８との間の静電容量）、コモン転移抵抗Ｒｃｏｍ２、信号遅延素子３１の抵抗Ｒｃｏｍにより、それぞれ、
τｃｓ＝Ｃｃｓ・（Ｒｃｓ１９＋Ｒｃｓ）・ｎ
τｃｏｍ＝Ｃｃｏｍ・（Ｒｃｏｍ２＋Ｒｃｏｍ）
となる。
【００７２】
そこで、これらτｇ、τｃｓおよびτｃｏｍの遅延が互いにほぼ一致するように、抵抗Ｒｃｏｍおよび抵抗Ｒｃｓは次の式
τｇ＝τｃｓ＝τｃｏｍ
を満足するよう決定される。
【００７３】
τｇ、τｃｓおよびτｃｏｍの遅延を互いにほぼ一致させるための抵抗Ｒｃｏｍおよび抵抗Ｒｃｓの値を決定する要素としては、ゲートバスライン１７の本数と線幅、ソースバスライン１６の本数と線幅、セル厚（液晶層の厚さ（絵素電極から対向電極までの距離））、絵素面積、Ｃｓ容量を構成する絶縁膜材料とその膜厚、Ｃｓ容量の面積、およびＣｓバスライン１８の本数と線幅等がある。
【００７４】
上記の構成において、ゲートドライバ１３はゲート信号を各ゲートバスライン１７に順次出力する。即ち、ｎ番目のゲートバスライン１７の選択期間には、ｎ番目のゲートバスライン１７に対して充電期間電圧Ｖｇｈを出力する。これにより、ｎ番目のゲートバスライン１７に接続されたＴＦＴ２０の抵抗値が低くなり、このＴＦＴ２０のドレインに接続された絵素電極２１にソースバスライン１６のソース信号が書き込まれる。この書き込み期間（選択期間）がその絵素電極２１の充電期間である。
【００７５】
また、コントロール回路１５からは、ソース信号に同期したＣｓ信号および対向信号（Ｃｏｍ信号）がそれぞれＣｓバスライン１８および対向電極Ｃｏｍに入力される。
【００７６】
次に、ゲートドライバ１３によってｎ＋１番目のゲートバスライン１７が選択され、ｎ番目のゲートバスライン１７が非選択期間になると、ｎ番目のゲートバスライン１７にＴＦＴ２０を介して接続されている絵素電極２１は保持期間となる。即ち、非選択期間であるｎ番目のゲートバスライン１７に対し、コントロール回路１５から出力された保持期間電圧ＶｇｌがＶｇｌ電源ライン２６およびゲートドライバ１３を介して入力される。ゲートバスライン１７に保持期間電圧Ｖｇｌが入力されると、それに接続されたＴＦＴ２０の抵抗値が高くなり、充電期間に絵素電極２１に書き込まれた電圧が保持される。
【００７７】
この場合、図６に示すように、コントロール回路１５からＶｇｌ電源ライン２６に入力される保持期間電圧Ｖｇｌは矩形波のＶｇｌ電源電圧ｃ１（破線の波形）である。このＶｇｌ電源電圧ｃ１は、Ｖｇｌ電源ライン２６を通過する間にその抵抗によって遅延し、Ｖｇｌ電源電圧ｃ２（実線の波形）となってゲートドライバ１３に入力される。したがって、ゲートドライバ１３からゲートバスライン１７に入力されるゲート信号ｃ３（図６参照）は、保持期間において遅延を含んだものとなる。この場合のソース信号、Ｃｓ信号、Ｃｏｍ信号、絵素電極電圧および液晶印加電圧（ドレイン電圧Ｖｄ−対向電極電圧Ｖｃｏｍ）は、図６に示すとおりである。
【００７８】
一方、コントロール回路１５から信号遅延素子３１を介して液晶パネル１１に入力される対向信号（Ｃｏｍ信号）およびＣｓ信号は、図６に示すように、それぞれ矩形波の対向信号およびＣｓ信号ｃ４（破線の波形）としてコントロール回路１５から出力されるものの、信号遅延素子３１によって遅延され、保持期間においてゲート信号ｃ３と同様の遅延を含んだ対向信号およびＣｓ信号ｃ５（実線の波形）として液晶パネル１１に入力される。ここで、保持期間の絵素電極電圧は、対向信号およびＣｓ信号に追従して変化するため、絵素電極電圧も同様の遅延を含んだものとなる。
【００７９】
したがって、保持期間電圧Ｖｇｌが遅延したとしても、絵素電極２１−ゲートバスライン１７間（ＴＦＴ２０のドレイン−ゲート間）の電圧差は所望の値に維持される。これにより、ソースバスライン１６−絵素電極２１にはリークが発生せず、保持期間の液晶印加電圧（図６参照）は低下せずにほぼ一定の値を維持する。この結果、アクティブマトリクス型液晶表示装置では、保持期間のゲート信号（保持期間電圧Ｖｇｌ）の遅延に起因するコントラストの低下が防止され、良好な表示が可能となる。
【００８０】
なお、本実施の形態において、対向信号は、意図的に遅延させているものの、充電期間内に規定の電圧に達する範囲においえ遅延させるため、充電不足に起因するコントラスト低下は発生しない。
【００８１】
以上の実施の形態において、実施の形態２の方式は意図的に対向信号およびＣｓ信号を遅延させているので、実質的な充電時間は実施の形態１の方式よりも短くなる。したがって、充電時間が短い高精細パネルなど、充電のマージンが小さいパネルに対しては、相対的に実施の形態１の方式が有利である。一方、実施の形態２の方式では、Ｖｇｌ微分波形重畳回路１４を設ける必要がなく、信号遅延素子３１としては抵抗器のみによって構成可能であるので、構成の簡略化が可能である。また、上記抵抗器は、パネル配線の形成時に同時に作り込むことも可能である。具体的には、対向信号およびＣｓ信号それぞれの入力配線の線幅および長さを調整し、配線そのものの抵抗値を必要な抵抗値に合わせ込むことで対応可能である。この場合には、新規の部品や新規の製造プロセスの付加なしに実施の形態２の方式のアクティブマトリクス型液晶表示装置を実現可能である。
【００８２】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００８３】
本発明のアクティブマトリクス型表示装置は、アクティブマトリクス型の液晶表示装置ばかりでなく、各絵素にアクティブ素子を備えた、ＥＬ（エレクトロルミネッセンス）表示装置、プラズマ表示装置等のアクティブマトリクス型表示装置にも利用可能である。
【図面の簡単な説明】
【００８４】
【図１】図１（ａ）は本発明の実施の一形態における液晶表示装置の構成を示す概略の平面図、図１（ｂ）は図１（ａ）に示したソースバスラインとゲートバスラインとの交差部付近の構成を示す回路図である。
【図２】図１（ａ）に示した液晶表示装置の構成を示す概略のブロック図である。
【図３】図１（ａ）に示した液晶表示装置における各部の信号の波形図である。
【図４】本発明の実施の他の形態における液晶表示装置の構成を示す概略の平面図である。
【図５】図４に示した液晶表示装置の構成を示す概略のブロック図である。
【図６】図４に示した液晶表示装置における各部の信号の波形図である。
【図７】図７（ａ）は従来の液晶表示装置の構成を示す概略の平面図、図７（ｂ）は図７（ａ）に示したソースバスラインとゲートバスラインとの交差部付近の構成を示す回路図である。
【図８】図７（ａ）に示した液晶表示装置における各部の信号の波形図である。
【図９】図７（ａ）に示したＶｇｌ電源電圧の遅延による絵素電極−ゲート電極間電圧の低下原理を説明する、対向信号およびＣｓ信号、絵素電極電圧、並びにゲート信号を示す波形図である。
【符号の説明】
【００８５】
１１    液晶パネル
１２    ソースドライバ
１３    ゲートドライバ（走査信号線駆動回路）
１４    Ｖｇｌ微分波形重畳回路（遅延波形補償回路）
１５    コントロール回路（制御回路）
１６    ソースバスライン（データ信号線）
１７    ゲートバスライン（走査信号線）
１８    Ｃｓバスライン（補助容量配線）
１９    抵抗Ｒｃｓ
２０    ＴＦＴ（アクティブ素子）
２１    絵素電極
２５    入力用ＦＰＣ（電気的接続部材）
２６    Ｖｇｌ電源ライン（給電路）
３１    信号遅延素子（信号遅延手段）
Ｃｃｓ  Ｃｓ容量（補助容量）
Ｃｌｃ  液晶容量
Ｃｏｍ  対向電極
Ｖｇｈ  充電期間電圧（書込動作用信号）
Ｖｇｌ  保持期間電圧（保持動作用信号、第１の信号）
【図１】
2006023404.tif 000003
【図２】
2006023404.tif 000004
【図３】
2006023404.tif 000005
【図４】
2006023404.tif 000006
【図５】
2006023404.tif 000007
【図６】
2006023404.tif 000008
【図７】
2006023404.tif 000009
【図８】
2006023404.tif 000010
【図９】
2006023404.tif 000011