(57)【要約】      （修正有）【課題】エミッタ端子及びベース端子が同一な高さを有する高速バイポーラトランジスタを提供する。【解決手段】高速バイポーラトランジスタは、ベースのためのシリコン−ゲルマニウム膜（２５ａ）をコレクタのための半導体膜（１９）上に形成し、エミッタ端子及びコレクタ端子のための接触窓を有する層間絶縁膜（２７）（２９）を形成し開口する。ポリシリコンを蒸着した後ベース、エミッタ接触窓（３５ｂ）（３５ａ）内にポリシリコンを充填し、イオン注入熱処理工程により、エミッタ拡散部（３６）を形成する。その後、平坦化処理により、同一高さをもつポリシリコンエミッタ端子及びポリシリコンベース端子を形成する。更に、エミッタ及びベース接触窓と、金属配線との間に安定的なシリサイド膜を形成でき、低抵抗なエミッタ、ベース接触窓を持つバイポーラトランジスタを形成できる。【選択図】図８
2006210914.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型の半導体膜と；
前記第１の導電型の半導体膜の一部上に形成された第２の導電型の半導体領域と；
前記第２の導電型の半導体領域上に互いに離隔されて形成され、同一な高さを有する第１の導電型の半導体パターン及び第２の導電型の半導体パターンと；
を含むことを特徴とする半導体素子。
【請求項２】
前記第１の導電型の半導体膜は、ｎ型の不純物がドーピングされた単結晶シリコン膜としてバイポーラトランジスタのコレクタを形成すること
を特徴とする請求項１に記載の半導体素子。
【請求項３】
前記第２の導電型の半導体領域は、ベースを形成し、ｐ型の不純物がドーピングされた単結晶シリコン−ゲルマニウム膜であり、
前記第１の半導体パターンは、前記第２の導電型の半導体領域に接し、バイポーラトランジスタのエミッタ端子を形成し、
前記第２の半導体パターンは、前記第２の導電型の半導体領域に接し、ベース端子を形成すること
を特徴とする請求項１又は請求項２のいずれかに記載の半導体素子。
【請求項４】
前記第１の半導体パターンは、ｎ型の不純物がイオン注入されたポリシリコンからなり、前記第２の半導体パターンは、ｐ型の不純物がイオン注入されたポリシリコンからなること
を特徴とする請求項３に記載の半導体素子。
【請求項５】
前記第１の導電型の第１の半導体パターンの表面、前記第２の導電型の第２の半導体パターンの表面、そして前記第２の導電型の半導体領域外側の第１の導電型の半導体膜の表面にそれぞれ形成されたシリサイド膜をさらに含むこと
を特徴とする請求項３に記載の半導体素子。
【請求項６】
前記第２の導電型の半導体領域によって覆われない第１の導電型の半導体膜上に形成され、前記第１の半導体パターン及び前記第２の半導体パターンと同一な高さを有する第１の導電型の第３の半導体パターンをさらに含むこと
を特徴とする請求項１に記載の半導体素子。
【請求項７】
前記第１の半導体パターン及び前記第３の半導体パターンは、ｎ型の不純物がイオン注入されたポリシリコンからなり、前記第２の半導体パターンは、ｐ型の不純物がイオン注入されたポリシリコンからなること
を特徴とする請求項６に記載の半導体素子。
【請求項８】
コレクタを形成する第１の導電型の半導体膜と；
前記第１の導電型の半導体膜の一部上に形成されたベースを形成する第２の導電型の半導体領域と；
前記第２の導電型の半導体領域上に形成され、前記第２の導電型の半導体領域を露出させる第１の接触窓及び第２の接触窓を有する絶縁膜と；
前記第１の接触窓を充填し、エミッタ端子を形成する第１の半導体パターンと；
前記第２の接触窓を充填し、ベース端子を形成する第２の導電型の半導体パターンと；
を含むことを特徴とするバイポーラトランジスタ。
【請求項９】
前記第１の導電型の半導体膜は、ｎ型のエピタキシャルシリコンであり、前記第２の導電型の半導体領域は、ｐ型のエピタキシャルシリコン−ゲルマニウムからなること
を特徴とする請求項８に記載のバイポーラトランジスタ。
【請求項１０】
前記第１の導電型の第１の半導体パターンは、ｎ型のポリシリコンからなり、
前記第２の導電型の第２の半導体パターンは、ｐ型のポリシリコンからなること
を特徴とする請求項８又は請求項９に記載のバイポーラトランジスタ。
【請求項１１】
前記絶縁膜は、前記第１の導電型の半導体膜上にも形成され、平坦な上部面を有し、
前記絶縁膜を貫通して前記第１の導電型の半導体膜を露出させる第３の接触窓と；
前記第３の接触窓を充填し、コレクタ端子を形成する第１の導電型の第３の半導体パターンと；
をさらに含むことを特徴とする請求項８に記載のバイポーラトランジスタ。
【請求項１２】
前記第１の導電型の第１の半導体パターン、前記第２の導電型の第２の半導体パターンそして前記第１の導電型の第３の半導体パターン上にそれぞれ形成されたシリサイド膜をさらに含むこと
を特徴とする請求項１１に記載のバイポーラトランジスタ。
【請求項１３】
前記第１の導電型の第１の半導体パターンの表面、前記第２の導電型の第２の半導体パターンの表面、そして前記第２の導電型の半導体領域によって覆われない第１の導電型の半導体膜の表面上にそれぞれ形成されたシリサイド膜をさらに含むこと
を特徴とする請求項８に記載のバイポーラトランジスタ。
【請求項１４】
前記絶縁膜は、順次に積層された酸化膜及び窒化膜を含むこと
を特徴とする請求項８に記載のバイポーラトランジスタ。
【請求項１５】
前記第１の半導体パターンと前記第２の半導体パターンは、その高さが互いに同一なこと
を特徴とする請求項８に記載のバイポーラトランジスタ。
【請求項１６】
ｐ型のシリコン基板と；
前記ｐ型のシリコン基板に形成された高濃度ｎ型のサブ−コレクタ領域と；
前記サブ−コレクタ上に形成された低濃度ｎ型単結晶シリコン膜と；
前記低濃度ｎ型単結晶シリコン膜に形成されてベース−エミッタ領域及びコレクタコンタクト領域を規定する素子分離膜と；
前記ベース−エミッタ領域及び前記コレクタコンタクト領域の低濃度ｎ型シリコン膜内にｎ型の不純物イオンが注入されてそれぞれ形成されて前記サブ−コレクタ領域に連結された第１の低抵抗コレクタ領域及び第２の低抵抗コレクタ領域と；
前記ベース−エミッタ領域に形成されてベースを形成するｐ型のシリコン−ゲルマニウム膜と；
前記ｐ型のシリコン−ゲルマニウム膜上に形成され、前記第１の低抵抗コレクタ領域の上部に設けられる第１の接触窓と前記第１の接触窓と離隔された第２の接触窓を備える絶縁膜と；
前記第１の接触窓を充填し、エミッタ端子を形成するｎ型の第１のポリシリコンパターン及び前記第２の接触窓を充填し、ベース端子を形成するｐ型の第２のポリシリコンパターンと；
を含むことを特徴とするバイポーラトランジスタ。
【請求項１７】
前記第２の低抵抗コレクタ領域、前記第１のポリシリコンパターン、そして前記第２のポリシリコンパターン上にそれぞれ形成されたシリサイド膜をさらに含むこと
を特徴とする請求項１６に記載のバイポーラトランジスタ。
【請求項１８】
前記保護膜は、シリコン酸化膜からなり、前記絶縁膜は酸化膜及び窒化膜が順次に積層された多層膜であること
を特徴とする請求項１６に記載のバイポーラトランジスタ。
【請求項１９】
前記ベース−エミッタ領域及び前記第２の低抵抗コレクタ領域を露出させるように前記素子分離膜及び低濃度ｎ型のシリコン膜上に形成された保護膜をさらに含むこと
を特徴とする請求項１６に記載のバイポーラトランジスタ。
【請求項２０】
前記コレクタコンタクト領域の低濃度ｎ型シリコン膜上に形成されたｎ型のシリコン−ゲルマニウム膜をさらに含み、
前記絶縁膜は、前記ｎ型のシリコン−ゲルマニウム膜上にも形成され、平坦な高さを有し、
前記ｎ型のシリコン−ゲルマニウム膜上の絶縁膜は、第３の接触窓と、前記第３の接触窓を充填するｎ型の第３のポリシリコンパターンをさらに含むこと
を特徴とする請求項１６に記載のバイポーラトランジスタ。
【請求項２１】
前記第１乃至第３のポリシリコンパターン上にそれぞれ形成されたシリサイド膜をさらに含むこと
を特徴とする請求項２０に記載のバイポーラトランジスタ。
【請求項２２】
コレクタとして使用される第１の導電型の半導体膜を形成し、
前記第１の導電型の半導体膜の一部分上にベースとして使用される第２の導電型の半導体領域を形成し、
前記第１の導電型の半導体膜及び前記第２の導電型の半導体領域上に前記第２の導電型の半導体領域を露出させる第１の接触窓及び第２の接触窓を有する絶縁膜を形成し、
前記第１の接触窓を充填し、エミッタ端子を形成する第１の導電型の第１のポリシリコンパターン及び前記第２の接触窓を充填し、ベース端子を形成する第２の導電型の第２のポリシリコンパターンを形成すること
を含むことを特徴とするバイポーラトランジスタ形成方法。
【請求項２３】
前記第１の接触窓を充填し、エミッタを形成する第１の導電型の第１のポリシリコンパターン及び前記第２の接触窓を充填する第２の導電型の第２のポリシリコンパターンを形成することは、
前記第１の接触窓及び第２の接触窓を充填するように前記絶縁膜上にポリシリコン膜を形成し、
前記絶縁膜の上部面が露出されるときまで平坦化工程を進行して前記第１の接触窓を充填する第１のポリシリコンパターンを、前記第２の接触窓を充填する第２のポリシリコンパターンを形成し、
前記第１のポリシリコンパターンに第１の導電型の不純物イオンを注入して前記第１の導電型の第１のポリシリコンパターンを形成し、
前記第２のポリシリコンパターンに第２の導電型の不純物イオンを注入して前記第２の導電型の第２のポリシリコンパターンを形成すること
を含むことを特徴とする請求項２２に記載のバイポーラトランジスタ形成方法。
【請求項２４】
前記第１の接触窓を充填し、エミッタを形成する第１の導電型の第１のポリシリコンパターン及び前記第２の接触窓を充填する第２の導電型の第２のポリシリコンパターンを形成することは、
前記第１の接触窓及び第２の接触窓を充填するように前記絶縁膜上に第１の導電型の不純物でドーピングされたポリシリコン膜を形成し、
前記絶縁膜の上部面が露出されるときまで平坦化工程を進行して前記第１の接触窓を充填する第１の導電型の第１のポリシリコンパターンを、前記第２の接触窓を充填する第１の導電型の第２のポリシリコンパターンを形成し、
前記第１の導電型の第２のポリシリコンパターンに第２の導電型の不純物イオンを注入して前記第２の導電型の第２のポリシリコンパターンを形成すること
を含むことを特徴とする請求項２２に記載のバイポーラトランジスタ形成方法。
【請求項２５】
前記第１の接触窓及び第２の接触窓を有する絶縁膜を形成することは、
酸化膜及び窒化膜を順次に形成し、
前記窒化膜及び酸化膜をパターニングすること
を含むことを特徴とする請求項２３又は請求項２４のいずれかに記載のバイポーラトランジスタ形成方法。
【請求項２６】
前記絶縁膜は、前記第１の導電型の半導体膜を露出させる第３の接触窓をさらに備え、
前記第１の導電型の第１のポリシリコンパターンを形成するとき、前記第３の接触窓を充填し、コレクタ端子を形成する第１の導電型の第３のポリシリコンパターンを同時に形成すること
を特徴とする請求項２３又は請求項２４に記載のバイポーラトランジスタ形成方法。
【請求項２７】
素子分離膜とコレクタのための第１の導電型の半導体膜を有する基板を提供し、
ベースのための第２の導電型の半導体領域を形成し、
前記第２の導電型の半導体領域を露出させる第１の接触窓及び第２の接触窓を有する絶縁膜を形成し、
前記第１及び第２の接触窓を充填するように前記絶縁膜上にポリシリコン膜を形成し、
前記絶縁膜が露出されるときまで前記絶縁膜に関する平坦化工程を進行して前記第１の接触窓を充填する第１のポリシリコンパターン及び前記第２の接触窓を充填する第２のポリシリコンパターンを形成し、
前記第１のポリシリコンパターンに第１の導電型の不純物イオンを注入してエミッタ−ベース接合を形成しながらエミッタ端子のための第１の導電型の第１のポリシリコンパターンを形成し、
前記第２のポリシリコンパターンに第２の導電型の不純物イオンを注入してベース端子のための第２の導電型の第２のポリシリコンパターンを形成すること
を含むことを特徴とするバイポーラトランジスタ形成方法。
【請求項２８】
前記第２の導電型の半導体領域を露出させる第１の接触窓及び第２の接触窓を有する絶縁膜を形成することは、前記第１の導電型の半導体膜を露出させる第３の接触窓を形成することを含み、
前記絶縁膜が露出されるときまで前記絶縁膜に関する平坦化工程を進行して前記第１の接触窓を充填する第１のポリシリコンパターン及び前記第２の接触窓を充填する第２のポリシリコンパターンを形成するとき、前記第３の接触窓を充填する第３のポリシリコンパターンを形成し、
前記第１のポリシリコンパターンに第１の導電型の不純物イオンを注入するとき、前記第３のポリシリコンパターンにも前記第１の導電型の不純物イオンを注入してコレクタ端子のための第１の導電型の第３のポリシリコンパターンを形成すること
を特徴とする請求項２７に記載のバイポーラトランジスタ形成方法。
【請求項２９】
素子分離膜とコレクタのための第１の導電型の半導体膜を有する基板を提供することは、
第２の導電型の半導体基板を準備し、
前記第２の導電型の半導体基板に第１の導電型の不純物イオンを注入して第１の高濃度の第１の導電型のコレクタ領域を形成し、
前記第１の高濃度の第１の導電型のコレクタ領域上に第１の導電型のエピタキシャルシリコン膜を形成し、
前記素子分離膜を形成し、
第１の導電型の不純物イオンを注入して前記第１の導電型の第１のポリシリコンパターン下の前記第１の導電型のエピタキシャルシリコン膜に前記第１の高濃度の第１の導電型のコレクタ領域と接する第２の高濃度の第１の導電型のコレクタ領域を形成し、
第１の導電型の不純物イオンを注入して前記第２の高濃度の第１の導電型のコレクタ領域と隔てて前記第１の高濃度の第１の導電型のコレクタ領域に接するコレクタ端子のための第３の高濃度の第１の導電型のコレクタ領域を形成すること
を含むことを特徴とする請求項２７に記載のバイポーラトランジスタ形成方法。
【請求項３０】
前記ベースのための第２の導電型の半導体領域を形成することは、
前記第２の導電型の半導体領域が形成される領域を覆う酸化膜を前記第１の導電型のエピタキシャルシリコン膜及び前記素子分離膜上に形成し、
エピタキシャル成長法又は化学的気相蒸着法を進行して前記酸化膜によって露出された第１の導電型のエピタキシャルシリコン膜上に第１の導電型の不純物がドーピングされた単結晶のエピタキシャルシリコン−ゲルマニウム膜を形成すること
を含むことを特徴とする請求項２９に記載のバイポーラトランジスタ形成方法。
【請求項３１】
前記ベースのための第２の導電型の半導体領域を形成することは、
エピタキシャル成長法を進行して前記第１の導電型のエピタキシャルシリコン膜上に第１の導電型の不純物がドーピングされた単結晶のエピタキシャルシリコン−ゲルマニウム膜を形成することを含むこと
を特徴とする請求項２９に記載のバイポーラトランジスタ形成方法。
【請求項３２】
前記エピタキシャル成長法又は化学気相蒸着法を進行することによって前記酸化膜上には、多結晶のシリコン−ゲルマニウム膜が蒸着されること
を特徴とする請求項３０に記載のバイポーラトランジスタ形成方法。
【請求項３３】
コレクタとして使用される第１の導電型の半導体膜を形成し、
エミッタ−ベース領域を限定する保護膜を形成し、
ベースとして使用される第２の導電型の半導体領域を形成し、
前記エミッタ−ベース領域を露出させる接触窓を有する絶縁膜を形成し、
前記接触窓を充填し、エミッタ端子を形成する第１の導電型のポリシリコンパターンを形成し、
前記絶縁膜及び第２の導電型の半導体領域をパターニングしてベース端子を限定すること
を含むことを特徴とするバイポーラトランジスタ形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子及びその形成方法に係り、より詳しくは、バイポーラトランジスタ及びその形成方法に関するものである。
【背景技術】
【０００２】
ｎ−チャネルＭＯＳ電界効果トランジスタ及びｐ−チャネルＭＯＳ電界効果トランジスタが同一なチップ上に隣接して形成される所謂ＣＭＯＳ素子製造技術は、絶え間なく発展して高集積度、高い動作性能及び低コストが可能になり、これによりＣＭＯＳ素子が多くの回路応用分野、特に高周波回路、高周波システム−オン−チップなどに広く使用されている。
【０００３】
ところで、ＣＭＯＳ素子は、その動作特性は優れているが、高周波回路を構成する素子、特に低いノイズ増幅器（ＬＮＡ）、電圧制御オシレータ（ＶＣＯ）などで要求される低いノイズ特性を十分に満足させることができない。故に、ＭＯＳ電界効果トランジスタに比べて低いノイズを有し、広い範囲の線型利得を示し、優れた周波数応答及び電流駆動能力に優れたバイポーラトランジスタが特別な回路機能を遂行するためにＣＭＯＳ素子と共にチップ上に製造されている。高性能のバイポーラ接合トランジスタは、高周波回路のため使用され、ＣＭＯＳ素子は論理回路のため使用される。
【０００４】
バイポーラトランジスタの動作速度を高めるためには、ベース領域が薄くてエミッタからコレクタへのキャリヤの移動時間を最小化することが必要であり、またベース領域のドーピング濃度を増加させてその抵抗を減らすことが必要である。通常、イオン注入工程を使用してベース領域を形成している場合に、高速度のために非常に薄いベース領域をイオン注入工程に形成することはとても難しい。
【０００５】
したがって、エピタキシー技術を使用してベース領域を形成する方法が紹介されている。エピタキシーベース形成技術によれば、エピタキシー成長途中に不純物イオンが添加されるので薄くそして高濃度のベース領域を形成できる。
【０００６】
動作速度向上のためにベース領域の不純物濃度を増加させることは、高い電流利得を得るためにエミッタ領域の不純物濃度を増加させることを必要にする。ところで、エミッタ領域の不純物濃度を増加させることは、バンドギャップの縮小を惹起し、これはキャリヤ注入効率減少、エミッタ−ベース降伏電圧減少などの結果を惹起する。このような互いに相反する媒介変数は、バイポーラトランジスタの動作速度向上を制限する。
【０００７】
故に、ベース及びエミッタの間に異種接合を形成することによって、前述した問題を解決する方法が提案されている。ベース及びエミッタの間の異種接合によれば、エミッタのバンドギャップとベースのバンドギャップが相異なるようになる。異種接合を形成するために、例えば、シリコンよりバンドギャップが狭いシリコン−ゲルマニウムがベース領域のため使用される。異種接合構造で、エミッタはキャリヤをより高い効率にベースに注入できる。
【０００８】
図１は、従来Ｆｅｎｇ−Ｙｉ  Ｈｕａｎｇによる特許文献１に開示された異種接合バイポーラトランジスタを概略的に示す。図１で参照符号１０は半導体基板を、参照符号１８はコレクタ端子を、参照符号２２は基板１０上に成長したベースを形成するｐ型のエピタキシャルシリコン−ゲルマニウムを、参照符号３６はｐ型の不純物がドーピングされたベース端子を形成するポリシリコンを、参照符号４２はスペーサを、参照符号４４はエミッタ端子を形成するｎ型の不純物がドーピングされたポリシリコンを、参照符号５４はベースコンタクトを、参照符号５６はエミッタコンタクトを、参照符号５２はコレクタコンタクトをそれぞれ示すものとする。
【０００９】
Ｆｅｎｇ−Ｙｉ  Ｈｕａｎｇに開示した方法によれば、エミッタ端子４４及びベース端子３６はスペーサ４２によって互いに電気的に隔離される。
【００１０】
Ｆｅｎｇ−Ｙｉ  Ｈｕａｎｇが開示した方法によれば、エミッタ端子４４の上部面がベース端子３６の上部面より相対的にさらに高い。結局、エミッタ端子４４とコレクタ端子１８の間の段差が相当に大きい。したがって、エミッタコンタクト５６、ベースコンタクト５４及びコレクタコンタクト５２が形成されるコンタクトホールを形成するために層間絶縁膜５０に関するエッチング工程を進行する場合、相対的に高い上部面を有するエミッタ端子４４が過エッチングされ得る。特に、低抵抗コンタクトのためにシリサイド膜を形成する場合、過エッチング問題はさらに深刻になる。シリサイド膜は、ベース端子３６であるｐ型のポリシリコンに比べてエミッタ端子４４であるｎ型のポリシリコンの表面上に相対的に非常に薄く形成される。したがって、エミッタ端子４４上に形成されるシリサイド膜が過エッチングされて除去されてしまう。したがって、安定的な低抵抗コンタクトを形成できないようになる。
【００１１】
また、Ｆｅｎｇ−Ｙｉ  Ｈｕａｎｇが開示した方法によれば、ベース端子３６及びエミッタ端子４４の厚さを縮める場合に難しさがあって厚さ縮小を通じたベース端子３６及びエミッタ端子４４の抵抗減少方案は効果的ではない。
【００１２】
また、Ｆｅｎｇ−Ｙｉ  Ｈｕａｎｇが開示した方法によれば、互いに電気的に隔離されるベース端子３６及びエミッタ端子４４を形成する方法が非常に複雑である。すなわち、ベース端子３６を形成するために、Ｆｅｎｇ−Ｙｉ  Ｈｕａｎｇが開示する方法は、ベース領域２２を形成した後、ポリシリコンを蒸着し、ベース領域２２が露出されるように蒸着されたポリシリコンに関するエッチバック工程を進行し、エッチバックされたポリシリコン３６に関するパターニング工程を進行してエミッタ端子のための接触窓４０を形成し、接触窓側壁にスペーサ４２を形成し、エミッタ端子のためポリシリコンを蒸着し、これをパターニングすることを含む。
【００１３】
図２は、Ａｌａｉｎ  Ｃｈａｎｔｒｅなどによる特許文献２に開示された方法によるバイポーラトランジスタを概略的に示す。図２で参照符号２はベースを、参照符号５はベース端子を、参照符号９はエミッタ端子を、参照符号１３はベースコンタクトを、参照符号１４はエミッタコンタクトをそれぞれ示すものとする。Ｆｅｎｇ−Ｙｉ  Ｈｕａｎｇによる方法と同様にＡｌａｉｎ  Ｃｈａｎｔｒｅによる方法においてもエミッタ端子９がベース端子５より相対的に高く、エミッタ端子９及びベース端子５の間の電気的な隔離が複雑な工程を通じて成される。
【００１４】
したがって、簡単な工程を通じて高い動作速度を有するバイポーラトランジスタ及びその形成方法が切実に要求されている。
【特許文献１】米国特許第６，２５１，７３８号明細書
【特許文献２】米国特許第６，７４４，０８０号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明の技術的課題は、高い動作速度を有するバイポーラトランジスタ及びその形成方法を提供するところにある。
【課題を解決するための手段】
【００１６】
前述した技術的課題を達成するための本発明の実施形態はバイポーラトランジスタ形成方法を提供する。バイポーラトランジスタ形成方法は、平坦化工程を適用して実質的に同一な高さのエミッタ端子及びベース端子を形成することを一特徴とする。
【００１７】
したがって、バイポーラトランジスタ形成方法によれば、従来技術とは違って、エミッタ端子の高さが相対的に低くなって（すなわち、エミッタ端子がベース端子と同一な高さを有するように低くなって）、エミッタ端子及びベース端子に電気的に連結される金属配線を形成するために層間絶縁膜をエッチングしてコンタクトホールを形成する工程で、エミッタ端子が過エッチングされることを防止できる。
【００１８】
エミッタ端子及びベース端子は、例えば不純物がドーピングされたポリシリコンで形成される。例えば、ｎｐｎバイポーラトランジスタの場合、エミッタ端子は、ｎ型不純物がドーピングされたポリシリコンで、ベース端子はｐ型不純物がドーピングされたポリシリコンで形成される。
【００１９】
好ましくは、金属配線とエミッタ端子及びベース端子の間の接触抵抗減少のためにエミッタ端子及びベース端子の表面にシリサイド膜が形成される。シリサイド膜は、ｐ型ポリシリコン上では、厚くて均一な厚さで形成され、相対的にｎ型ポリシリコン上では薄く形成される。したがって、本発明のバイポーラトランジスタ形成方法は、エミッタ端子が過エッチングされることを防止できて特にシリサイド膜を採択するｎｐｎ型バイポーラトランジスタ形成に有用に適用できる。すなわち、ｎ型ポリシリコン上の薄いシリサイド膜がコンタクトホール工程で過エッチングされることが防止されてエミッタ端子と金属配線の間の低抵抗コンタクトを形成できる。
【００２０】
具体的にバイポーラトランジスタ形成方法は、コレクタを形成する第１の導電型の半導体膜を準備することから始める。第１の導電型の半導体膜上にベースを形成する第２の導電型の半導体領域が形成される。絶縁膜が形成され、パターニングされて第２の導電型の半導体領域を露出させる第１の接触窓及び第２の接触窓が形成される。接触窓を充填するように絶縁膜上にポリシリコンが形成される。ポリシリコンに関して平坦化工程が進行されて第１の接触窓を充填するエミッタ端子のための第１のポリシリコンパターン及び第２の接触窓を充填するベース端子のための第２のポリシリコンパターンが形成される。第１のポリシリコンパターンに第１の導電型の不純物イオンが注入されて第１の導電型の第１のポリシリコンパターンが形成される。この際、第２の導電型の半導体領域にエミッタ−ベース接合が形成される。第２の導電型の不純物イオンが注入されて第２の導電型の第２のポリシリコンパターンが形成される。
【００２１】
第１の導電型は、ｎ型であり、第２の導電型はｐ型である。又は第１の導電型はｐ型であり、第１の導電型はｎ形である。
【００２２】
平坦化工程は、例えば化学的機械的研磨技術又はエッチバック技術を使用できる。化学的機械的研磨技術を使用する場合、絶縁膜は順次に積層された酸化膜及び窒化膜で形成されることが好ましい。この際、窒化膜が平坦化工程でエッチング停止層として作用する。
【００２３】
バイポーラトランジスタの動作速度向上及び高い電流利得のためにベースを形成する第２の導電型の半導体領域は薄く形成されることが好ましい。例えば、第２の導電型の半導体領域は選択的エピタキシー成長技術によるシリコン−ゲルマニウムで形成されることが好ましい。また、第２の導電型の半導体領域は化学的気相蒸着法によるシリコン−ゲルマニウムで形成できる。
【００２４】
バイポーラトランジスタ形成方法によれば、エミッタ端子及びベース端子の厚さは、絶縁膜の厚さに依存する。したがって、薄膜蒸着技術を使用して絶縁膜を薄く形成できて、エミッタ端子及びベース端子の厚さを薄く形成でき、したがってエミッタ端子及びベース端子の抵抗を減らすことができる。
【００２５】
前述した技術的課題を達成するために本発明の実施形態は、バイポーラトランジスタを提供する。バイポーラトランジスタは、コレクタを形成する第１の導電型の半導体膜と、第１の導電型の半導体膜の一部上にベースを形成する第２の導電型の半導体領域と、第２の導電型の半導体領域上に形成され、第１の接触窓及び第２の接触窓を有する絶縁膜と、第１の接触窓を充填し、第２の導電型の半導体領域との間にエミッタ−ベース接合を提供するエミッタ端子を形成する第１の半導体パターンと、第２の接触窓を充填し、第２の導電型の半導体領域に接するベース端子を形成する第２の導電型の半導体パターンと、を含む。
【発明の効果】
【００２６】
以上で説明した本発明の多様な実施形態によれば、少なくともベースコンタクト及びエミッタコンタクトが平坦化工程を通じてその高さが実質的に同一に形成される。したがって、低抵抗のエミッタコンタクト及びベースコンタクトを形成でき、金属配線との間に安定的なシリサイド膜を形成できて高速動作バイポーラトランジスタを形成できる。
【発明を実施するための最良の形態】
【００２７】
本発明の利点及び特徴、そしてそれらを達成する方法は添付する図面と共に詳細に後述している実施形態を参照すれば明確になる。しかしながら、本発明は、以下で開示される実施形態に限定されるものではなく、相異なる多様な形態で具現されるものであり、本実施形態は、本発明の開示が完全となり、当業者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、特許請求の範囲の記載に基づいて定めなければならない。なお、明細書全体にかけて同一参照符号は同一構成要素を示すものとする。
【００２８】
本明細書の多様な実施形態で第１、第２、第３などの用語が多様な領域、膜などを記述するために使用されたが、これら領域、膜がこのような用語によって限定されてはいけない。また、これら用語は、単にいずれか所定領域又は膜を他の領域又は膜と区別させるために使用されただけである。したがって、いずれか一つの実施形態での第１の膜質に言及された膜質が他の実施形態では第２の膜質に言及されても良い。
【００２９】
本発明で、ある膜（又は層、パターン、領域）が他の膜又は基板上にあると言及される場合にそれは他の膜又は基板上に直接形成できるか、又はそれらの間に第３の膜が介在されても良いことを意味する。また、図面において、膜及び領域の厚さは、明確性を期するために誇張されたことである。
【００３０】
本発明は、バイポーラトランジスタ形成方法に関するものであって、例示的にｎｐｎバイポーラトランジスタを形成する方法について説明する。だが、不純物の極性を逆にすることによってｐｎｐバイポーラトランジスタを形成できることは当業者において自明であることである。また、例示的に二つのベースコンタクトを有するバイポーラトランジスタについて説明する。
【００３１】
以下、添付した図面を参照して本発明の好適な実施形態を詳細に説明する。
【００３２】
（第１の実施形態）
図３〜図８は、本発明の第１の実施形態によるｎｐｎバイポーラトランジスタ形成方法を説明するため主要工程段階での半導体基板の一部に関する概略的な断面図である。
【００３３】
先ず、図３を参照すれば、本発明の第１の実施形態によるｎｐｎバイポーラトランジスタ形成は、ｐ型シリコン基板１１を準備することから始める。ｐ型シリコン基板１１は、よく知られたような方法を通じて提供できる。イオン注入工程又は固状拡散（ｓｏｌｉｄ−ｓｔａｔｅ  ｄｉｆｆｕｓｉｏｎ）工程を使用して、ｐ型シリコン基板１１に砒素（Ａｓ）のようなｎ型不純物が高濃度にドーピングされた第１の高濃度ｎ型（Ｎ＋）埋め込み領域１３（又はサブ−コレクタ領域）を形成する。続けてエピタキシー成長技術を進行して第１の高濃度ｎ型シリコン領域１３の表面に低濃度にドーピングされたｎ型（Ｎ）エピタキシャル単結晶シリコン膜１５を形成する。例えば、フォスフィン（ＰＨ３）ガスがドーパントとして使用される。エピタキシー成長技術を進行する前に洗浄工程を進行することが好ましい。
【００３４】
たとえ示されないが、逆−バイアスｐｎ接合によって隣接するコレクタとの電気的な隔離のために硼素（Ｂｏｒｏｎ）のようなｐ型不純物が低濃度イオン注入されてガードリングが形成できる。
【００３５】
図４を参照して、浅いトレンチ隔離（ＳＴＩ）の技術のような素子分離工程を進行してベース−エミッタ領域（Ａ）及びコレクタコンタクト領域（Ｂ）を限定する素子分離膜１７ａ、１７ｂ、１７ｃを形成する。続けてイオン注入工程又は固状相拡散工程を使用して、低濃度ｎ型エピタキシャルシリコン膜１５に燐のようなｎ型不純物が高濃度でドーピングされた第２の高濃度ｎ型シリコン領域１９及び所謂コレクタプラグ又はコレクタシンカーに知られた第３の高濃度ｎ型シリコン領域２１を形成する。第２の高濃度ｎ型シリコン領域１９は、ベース−エミッタ領域（Ａ）に形成される。第３の高濃度ｎ型シリコン領域２１は、コレクタコンタクト領域（Ｂ）に形成されてコレクタコンタクトとして作用する。第２の高濃度ｎ型シリコン領域１９は、第１及び第３の高濃度ｎ型シリコン領域１３、２１と共に低抵抗電流経路を形成する。素子分離膜１７ａ〜１７ｃは、第２及び第３の高濃度ｎ型シリコン領域１９、２１より前に又は後に形成できる。
【００３６】
図５を参照して、ベース−エミッタ領域（Ａ）を露出させる保護膜２３を形成する。保護膜２３は、例えば化学的気相蒸着法（ＣＶＤ）によるシリコン酸化膜で形成される。エピタキシー成長技術又は化学的気相蒸着法を使用して保護膜２３によって露出された低濃度ｎ型エピタキシャルシリコン膜１５及び第２の高濃度ｎ型シリコン領域１９上に硼素のようなｐ型の不純物でドーピングされた単結晶のエピタキシャルシリコン−ゲルマニウム膜２５ａを形成する。この際、保護膜２３の表面には多結晶のシリコン−ゲルマニウム膜２５ｂが蒸着できる。ｐ型の単結晶エピタキシャルシリコン−ゲルマニウム膜２５ａはベースを形成する。薄膜の形成と共にｐ型の不純物がドーピングされるので、ｐ型の不純物でドーピングされた薄い厚さのベース形成が可能になる。したがって、エピタキシー成長技術又は化学的気相蒸着法を適切に調節すれば所望の不純物濃度及び所望の厚さを有する異種接合ベースを形成できる。
【００３７】
図６を参照して、ｐ型の単結晶シリコン−ゲルマニウム膜２５ａ及び多結晶シリコン−エピタキシャル膜２５ｂ上に絶縁膜３１を形成する。絶縁膜３１は、好ましくは、酸化物２７及び窒化物２９が順次に積層されて形成される。後述する説明から明確になるが、窒化物２９は平坦化工程でもう以上の平坦化進行を防止する平坦化阻止膜としての機能をする。酸化物２７は、例えば化学的気相蒸着法によるシリコン酸化膜で形成される。窒化物２９は、例えば化学的気相蒸着法によるシリコン窒化膜で形成される。シリコン窒化膜は、化学量論的に多様な範囲のシリコン及び窒素原子含量を有することができる。また、シリコン窒化膜は酸素原子をさらに含むことができる。
【００３８】
続けて図６を参照して、絶縁膜３１をパターニングしてｐ型の単結晶シリコン−ゲルマニウム膜２５ａを露出させるエミッタ端子のための第１の接触窓３３ａ及びベース端子のための第２の接触窓３３ｂ、３３ｂ’を形成する。エミッタ端子のための第１の接触窓３３ａは、第２の高濃度ｎ型シリコン領域１９の上部に形成される。ベース端子のための第２の接触窓３３ｂ、３３ｂ’は第１の接触窓３３ａの両側に形成される。
【００３９】
接触窓の形成工程で、ｐ型単結晶シリコン−ゲルマニウム膜２５ａのエッチング損傷を最小化するために、乾式エッチング工程及び湿式エッチング工程を順次に進行して接触窓を形成することが好ましい。すなわち、前に乾式エッチング工程を進行して大部分の絶縁膜３１をエッチングした後、残存する薄い絶縁膜に関する湿式エッチング工程を進行する。
【００４０】
図７を参照して、第１の接触窓３３ａを充填するｎ型のポリシリコンパターン３５ａ及び第２の接触窓３３ｂ、３３ｂ’を充填するｐ型のポリシリコンパターン３５ｂ、３５ｂ’を形成する。ｐ型のポリシリコンパターン３５ｂ、３５ｂ’はベース端子を形成する。ｎ型のポリシリコンパターン３５ａは、エミッタ端子を形成し、その下部のｐ型の単結晶シリコン−ゲルマニウム膜２５ａとベース−エミッタ接合３６とを形成する。
【００４１】
具体的に、接触窓３３ａ、３３ｂ、３３ｂ’を充填するように絶縁膜３３上にポリシリコン膜を形成した後、平坦化工程を進行して接触窓３３ａ、３３ｂ、３３ｂ’外のポリシリコンを除去して接触窓３３ａ、３３ｂ、３３ｂ’の内部にのみポリシリコンを残す。ここで、ポリシリコン膜に関する平坦化工程は絶縁膜３１の上部を構成する窒化物２９が露出されるときまで進行される。平坦化工程は、例えばスラリーを使用して被研磨膜質を化学的、機械的に研磨する化学的機械的研磨（ＣＭＰ）工程又はエッチバック工程を用いることができる。次いで、イオン注入工程を使用して第１の接触窓３３ａを充填するポリシリコンに燐（Ｐ）のようなｎ型の不純物イオンを注入する。その結果、第１の接触窓３３ａを充填するｎ型のポリシリコンパターン３５ａが形成され、注入されたｎ型の不純物イオンによってシリコン−ゲルマニウム膜２５ａにエミッタ−ベース接合３６が形成される。この際、不純物イオン注入工程を適切に調節してエミッタ−ベース接合３６の深さを適切に調節できる。
【００４２】
同様に、イオン注入工程を使用して第２の接触窓 ３３ｂ、３３ｂ’を充填するポリシリコンに硼素（Ｂ）のようなｐ型の不純物イオンを注入してｐ型のポリシリコンパターン ３５ｂ、３５ｂ’を形成する。
【００４３】
ベース端子及びエミッタ端子のための不純物イオン注入工程は、ＣＭＯＳ素子のソース／ドレーン形成のために使用できる。
【００４４】
本第１の実施形態によれば、エミッタ端子であるｎ型のポリシリコンパターン３５ａ及びベース端子であるｐ型のポリシリコンパターン３５ｂ、３５ｂ’の高さが絶縁膜３１の厚さに依存し、したがってその厚さを適切に調節できる。また、これらベース及びエミッタ端子は、平坦化工程を通じて形成されるので、それらの高さは実質的に同一である。
【００４５】
図８を参照して、ベース端子とコレクタ端子の間の電気的な隔離のためにフォトリソグラフィ工程を進行してベース−エミッタ領域（Ａ）外の絶縁膜及び多結晶シリコン−ゲルマニウム膜２５ｂを除去する。続けてコレクタコンタクト領域（Ｂ）の保護膜２３の一部分を除去してコレクタ端子として作用する第３の高濃度ｎ型シリコン領域２１を露出させる。ＣＭＯＳ素子が形成される領域の特定部分にシリサイド膜を形成するためにシリサイド保護膜（図示せず）が形成できる。この場合、シリサイド保護膜及び保護膜２３をパターニングして、バイポーラトランジスタが形成される領域では、エミッタ端子であるｎ型のポリシリコンパターン３５ａ、ベース端子であるｐ型のポリシリコンパターン３５ｂ、３５ｂ’、そしてコレクタ端子である第３の高濃度ｎ型シリコン領域２１を露出させ、示されないＣＭＯＳ素子が形成される領域では、シリサイド膜を形成しようとする部分を露出させる。
【００４６】
シリサイド工程を進行してエミッタ端子であるｎ型のポリシリコンパターン３５ａ、ベース端子であるｐ型のポリシリコンパターン３５ｂ、３５ｂ’、そしてコレクタ端子である第３の高濃度ｎ型シリコン領域２１の表面にシリサイド膜４３ａ、４３ｂ、４３ｂ’、４３ｃをそれぞれ形成する。シリサイド膜は、この分野でよく知られた方法を通じて形成され、例えばチタン、コバルト、ニッケルなどの金属を蒸着した後、熱処理工程を進行することによって形成できる。また、シリサイド膜はタングステンシリサイド膜で形成できる。
【００４７】
続けて図８を参照して、層間絶縁膜３９を形成する。層間絶縁膜３９は化学気相蒸着法のようなよく知られた薄膜蒸着技術によるシリコン酸化膜などで形成できる。
【００４８】
層間絶縁膜３９をパターニングしてシリサイド膜３５ａ、３５ｂ、３５ｂ’、３５ｃを露出させるコンタクトホール４１ａ、４１ｂ、４１ｂ’、４１ｃを形成した後、ここに導電物質を形成し、これをパターニングしてそれぞれエミッタ端子３５ａ上のシリサイド膜３７ａ、ベース端子３５ｂ、３５ｂ’上のシリサイド膜３７ｂ、３７ｂ’、コレクタ端子２１上のシリサイド膜３７ｃに電気的に接続する金属配線４３ａ、４３ｂ、４３ｂ’、４３ｃを形成する。
【００４９】
シリサイド膜は、ｐ型のシリコン３５ｂ、３５ｂ’には均一に厚く形成され、ｎ型のシリコン３５ａ、３５ｃには相対的に薄く形成される。したがって、本実施形態によれば、従来とは違って、エミッタ端子であるｎ型のポリシリコンパターン３５ａの高さが低くなってベースコンタクトであるｐ型のポリシリコンパターン３５ｂ、３５ｂ’が実質的に同一なので、コンタクトホール４１ａ、４１ｂ、４１ｂ’、４１ｃの形成のための層間絶縁膜３９のエッチング工程でｎ型のポリシリコンパターン３５ａ上のシリサイド膜３７ａが過エッチングされることが防止される。
【００５０】
前述した本発明の第１の実施形態で、一回のイオン注入工程を通じてｎ型のポリシリコンパターン３５ａ及びｐ型のポリシリコンパターン３５ｂ、３５ｂ’を形成できる。すなわち、接触窓３３ａ、３３ｂ、３３ｂ’を充填するようにポリシリコンを蒸着するとき同時に燐（Ｐ）のようなｎ型の不純物イオンをドーピングさせる。言い換えれば、接触窓３３ａ、３３ｂ、３３ｂ’を充填するようにインサイチュにｎ型でドーピングされたポリシリコンを蒸着した後、平坦化工程を進行して第１の接触窓３３ａを充填するｎ型のポリシリコンパターン３５ａ、第２の接触窓３３ｂ、３３ｂ’を充填するｎ型のポリシリコンパターンを形成する。次いで、硼素のようなｐ型の不純物イオンを第２の接触窓３３ｂ、３３ｂ’を充填するｎ型のポリシリコンパターンに注入してこれらが導電型をｐ型に転換してｐ型のポリシリコンパターン３５ｂ、３５ｂ’を形成する。これと反対に、イン−サイチュウにｐ型の不純物でドーピングされたポリシリコンを形成した後、平坦化工程を進行して第２の接触窓３３ｂ、３３ｂ’にｐ型のポリシリコンパターン３５ｂ、３５ｂ’、第１の接触窓３３ａを充填するｐ型のポリシリコンパターンを形成し、次いでｎ型の不純物イオンを第１の接触窓３３ａを充填するｐ型のポリシリコンパターンに注入してその導電型をｎ型に転換してｎ型のポリシリコンパターン３５ａを形成できる。
【００５１】
また、前述した第１の実施形態で接触窓３３ａ、３３ｂ、３３ｂ’を充填するポリシリコンに関する平坦化工程を進行した後、追加的にポリシリコンに関するエッチバック工程を進行できる。これにより、ｎ型のポリシリコンパターン３５ａ及びｐ型のポリシリコンパターン３５ｂ、３５ｂ’の高さがさらに低くなることである。これによりベース端子及びエミッタ端子とコレクタ端子の間の端子が相対的に減少することである。
【００５２】
また、前述した第１の実施形態で、第１の接触窓３３ａ及び第２の接触窓３３ｂ、３３ｂ’を形成するとき又は形成した後、第３の高濃度ｎ型シリコン領域２１を露出させる接触窓を形成できる。この場合、第１の接触窓３３ａ及び第２の接触窓３３ｂ、３３ｂ’を充填するポリシリコンを形成するとき、第３の接触窓もポリシリコンに同時に充填される。そして、コレクタコンタクト領域（Ｂ）の多結晶シリコン−ゲルマニウムに関するｎ型不純物イオン注入工程が絶縁膜３１を形成する前に進行されることである。したがって、この場合エミッタコンタクト、ベースコンタクト及びコレクタコンタクトを実質的に同一な高さを有することである。
【００５３】
（第２の実施形態）
図９〜図１１を参照して第２の実施形態によるｎｐｎバイポーラトランジスタ形成方法について説明する。本第２の実施形態は、前述した第１の実施形態で保護膜２３を形成しない実施形態に該当する。
【００５４】
先ず、図９を参照すれば、図３及び図４を参照して説明した工程を進行した後エピタキシー成長技術又は化学的気相蒸着法を使用してｐ型のシリコン−ゲルマニウム膜を形成する。この際、ｐ型の単結晶エピタキシャルシリコン−ゲルマニウム２５ａがベース−エミッタ領域（Ａ）だけではなく、コレクタコンタクト領域（Ｂ）にも形成される。一方、素子分離膜１７ａ、１７ｂ、１７ｃ上には、多結晶シリコン−ゲルマニウム２５ｂが形成できる。コレクタコンタクト領域（Ｂ）上のｐ型エピタキシャルシリコン−ゲルマニウム膜２５ａの導電型をｎ型に転換するための逆ドーピング工程を進行する。すなわち、ｎ型の不純物イオンをコレクタコンタクト領域（Ｂ）上のｐ型エピタキシャルシリコン−ゲルマニウム膜２５ａ上に注入してコレクタコンタクト領域Ｂにｎ型のエピタキシャルシリコン−ゲルマニウム膜２５ａ’を形成する。
【００５５】
図１０を参照して、絶縁膜３１を形成した後、これをパターニングしてベース−エミッタ領域（Ａ）のｐ型エピタキシャルシリコン−ゲルマニウム膜２５ａを露出させるエミッタ端子のための第１の接触窓３３ａを、ベース端子のための第２の接触窓３３ｂ、３３ｂ’を、コレクタコンタクト領域（Ｂ）のｐ型エピタキシャルシリコン−ゲルマニウム２５ａ’を露出させるコレクタ端子のための第３の接触窓３３ｃを形成する。エミッタ端子のための第１の接触窓３３ａは、第２の高濃度ｎ型シリコン領域１９の上部に形成される。ベース端子のための第２の接触窓３３ｂ、３３ｂ’は、第１の接触窓３３ａの両側に形成される。コレクタ端子のための第３の接触窓３３ｃは、第３の高濃度ｎ型シリコン領域２１の上部に形成される。
【００５６】
図１１を参照して、エミッタ端子のための第１の接触窓３３ａを充填するｎ型のポリシリコンパターン３５ａと、コレクタ端子のための第３の接触窓３３ｃを充填するｎ型のポリシリコンパターン３５ｃ及びベース端子のための第２の接触窓３３ｂ、３３ｂ’を充填するｐ型のポリシリコンパターン３５ｂ、３５ｂ’と、を形成する。
【００５７】
具体的に、接触窓３３ａ、３３ｂ、３３ｂ’、３３ｃを充填するように絶縁膜３３上にポリシリコン膜を形成した後、平坦化工程を進行して接触窓３３ａ、３３ｂ、３３ｂ’、３３ｃ外のポリシリコンを除去して接触窓３３ａ、３３ｂ、３３ｂ’、３３ｃの内部にのみポリシリコンを残す。ここで、ポリシリコン膜に関する平坦化工程は、絶縁膜３１の上部を構成する窒化物２９が露出されるときまで進行される。平坦化工程は、例えばスラリーを使用して被研磨膜質を化学的、機械的に研磨する化学的機械的研磨（ＣＭＰ）工程又はエッチバック工程を用いることができる。次いで、イオン注入工程を使用して第１の接触窓３３ａを充填するポリシリコン及び第３の接触窓３３ｃを充填するポリシリコンにｎ型の不純物イオンを注入する。その結果、第１の接触窓３３ａを充填するｎ型のポリシリコンパターン３５ａが形成され、注入されたｎ型の不純物イオンによってシリコン−ゲルマニウム膜２５ａにエミッタ−ベース接合３６が形成され、第３の接触窓３３ｃを充填するｎ型のポリシリコンパターン３５ｃが形成される。この際、不純物イオン注入工程を適切に調節してエミッタ−ベース接合３６の深さを適切に調節できる。
【００５８】
同様にイオン注入工程を使用して第２の接触窓３３ｂ、３３ｂ’を充填するポリシリコンにｐ型の不純物イオンを注入してｐ型のポリシリコンパターン３５ｂ、３５ｂ’を形成する。
【００５９】
続けて図１１を参照して、フォトリソグラフィ工程を進行して絶縁膜３１及び多結晶シリコン−ゲルマニウム膜２７の所定部分を除去してベース−エミッタ領域（Ａ）及びコレクタコンタクト領域（Ｂ）の電気的な隔離を成す。具体的に先ず素子分離膜１７ａ、１７ｂ、１７ｃ上の絶縁膜３１を乾式エッチングを使用して除去した後、露出された多結晶シリコン−ゲルマニウム膜２７を素子分離膜１７ａ、１７ｂ、１７ｃが露出されるときまで乾式又は湿式エッチングに除去する。
【００６０】
シリサイド工程を進行してエミッタ端子３５ａ、ベース端子３５ｂ、３５ｂ’及びコレクタ端子３５ｃ上にそれぞれシリサイド膜３７ａ、３７ｂ、３７ｂ’、３７ｃを形成する。
【００６１】
絶縁膜３１及び多結晶シリコン−ゲルマニウム膜２７に関するパターニング工程はシリサイド膜工程以後に進行しても良い。
【００６２】
後続工程に層間絶縁膜を形成した後、これらをパターニングしてシリサイド膜３７ａ、３７ｂ、３７ｂ’、３７ｃを露出させるコンタクトホールを形成した後、導電物質を蒸着し、これをパターニングして金属配線を形成する。
【００６３】
本実施形態によれば、エミッタ端子であるｎ型のポリシリコンパターン３５ａ、コレクタ端子であるｎ型のポリシリコンパターン３３ｃ及びベース端子であるｐ型のポリシリコンパターン３５ｂ、３５ｂ’の高さが絶縁膜３１の厚さに依存し、また平坦化工程を通じて形成されるので、それらの高さは実質的に同一である。
【００６４】
本第２の実施形態で接触窓３３ａ、３３ｂ、３３ｂ’、３３ｃを充填するポリシリコンに関する平坦化工程を進行した後、追加的にポリシリコンに関するエッチバック工程を進行できる。これにより、ｎ型のポリシリコンパターン３５ａ、３５ｃ及びｐ型のポリシリコンパターン３５ｂ、３５ｂ’の高さがさらに低くなってその抵抗が減少できる。
【００６５】
また、前述した第２の実施形態で一回のイオン注入工程にベース端子（ｐ型ポリシリコンパターン）３５ｂ、３５ｂ’、エミッタ端子（ｎ型ポリシリコンパターン）３５ａ及びコレクタ端子（ｎ型ポリシリコンパターン）３３ｃを形成できる。すなわち、接触窓３３ａ、３３ｂ、３３ｂ’、３３ｃを充填するようにポリシリコンを蒸着するとき同時にｎ型の不純物イオンをドーピングさせる。言い換えれば、接触窓３３ａ、３３ｂ、３３ｂ’、３３ｃを充填するようにイン−サイチュウにｎ型にドーピングされたポリシリコンを蒸着した後、平坦化工程を進行して第１の接触窓３３ａを充填するｎ型のポリシリコンパターン３５ａ及び第３の接触窓３３ｃを充填するｎ型ポリシリコンパターン３５ｃを形成する。次いで、ｐ型の不純物イオンを第２の接触窓３３ｂ、３３ｂ’を充填するｎ型のポリシリコンパターンに注入してこれらが導電型をｐ型に転換してｐ型のポリシリコンパターンを形成する。これと反対にイン−サイチュウにｐ型の不純物でドーピングされたポリシリコンを形成した後、平坦化工程を進行して第２の接触窓３３ｂ、３３ｂ’にｐ型のポリシリコンパターンを形成し、次いでｎ型の不純物イオンを第１の接触窓３３ａを充填するｐ型のポリシリコンパターン及び第３の接触窓３３ｃを充填するｐ型のポリシリコンパターンに注入してその導電型をｎ型に転換してｎ型のポリシリコンパターン３５ａ及びｎ型のポリシリコンパターン３５ｃを形成できる。
【００６６】
（第３の実施形態）
図１２〜図１５を参照して本発明の第３の実施形態によるｎｐｎバイポーラトランジスタ形成方法を説明する。先ず、図３及び図４を参照して説明した工程を進行した後、エミッタ−ベース領域（Ａ）を露出させる保護膜２３を形成した後、エピタキシャル成長技術又は化学的気相蒸着法を使用してｐ型のエピタキシャルシリコン−ゲルマニウム膜を形成する。この際、エミッタ−ベース領域（Ａ）の低濃度エピタキシャルシリコン膜１５及び第２の高濃度のｎ型シリコン領域１９には、単結晶のシリコン−ゲルマニウム膜２５ａが形成され、保護膜２３上には多結晶シリコン−ゲルマニウム膜２５ｂが形成される。ここで、多結晶シリコン−ゲルマニウム膜２５ｂの厚さは、単結晶シリコン−ゲルマニウム膜２５ａより相対的にさらに厚く形成できる。したがって、保護膜２３及びシリコン−ゲルマニウムの厚さ差異によって多結晶シリコン−ゲルマニウム膜２５ｂの上部面及び単結晶シリコン−ゲルマニウム膜２５ａの上部面の間に段差が発生する。この段差によって陥没領域２８が限定され、また単結晶シリコン−ゲルマニウム膜２５ａの側壁２５ｓが限定される。後述する説明から明確になるが、単結晶シリコン−ゲルマニウム膜２５ａは、ベースを形成し、その外側の多結晶シリコン−ゲルマニウム膜２５ｂはベース端子を形成する。
【００６７】
また、多結晶シリコン−ゲルマニウム膜２５ｂの上部面及び単結晶シリコン−ゲルマニウム膜２５ａの上部面の間の段差は、保護膜２３の厚さを厚くするほど増加することである。
【００６８】
続けて図１２を参照して、絶縁物質を蒸着し、エッチバック工程を進行して単結晶シリコン−ゲルマニウム膜２５ａの側壁２５ｓに絶縁性スペーサ２６を形成する。絶縁性スペーサ２６は、ベース端子である多結晶シリコン−ゲルマニウム膜２５ｂと後続工程で形成されるエミッタ端子を電気的に隔離させる機能をする。例えば、絶縁性スペーサはシリコン窒化膜で形成できる。
【００６９】
図１３を参照して、陥没領域２８を充填するようにポリシリコン膜を形成した後、絶縁性スペーサ２６が露出されるときまで平坦化工程を進行してポリシリコン膜を陥没領域２８ないに限定させる。平坦化工程は、例えば化学的機械的研磨工程又はエッチバック工程を使用することによって成されることができる。したがって、陥没領域２８外の多結晶シリコン−ゲルマニウム膜２５ｂと陥没領域内に限定されたエミッタ端子のためのポリシリコン膜の高さは実質的に同一である。多結晶シリコン−ゲルマニウム膜２５ｂとポリシリコンの確実な電気的な分離のために平坦化工程で過エッチングを進行することが好ましい。すなわち、多結晶シリコン−ゲルマニウム膜２５ｂ及びポリシリコンの高さを絶縁性スペーサ２６よりさらに低くなるように平坦化工程を進行する。
【００７０】
また、平坦化工程を進行した後、適切な湿式エッチング溶液を使用してポリシリコンをさらにエッチングすることができる。次いで、陥没領域２８にｎ型不純物イオンを注入して陥没領域２８内に限定されたｎ型のポリシリコンパターン３５ａを形成する。陥没領域２８内に限定されたｎ型ポリシリコンパターン３５ａはエミッタ端子として作用する。
【００７１】
図１４を参照して、フォトリソグラフィ工程を進行して多結晶シリコン−ゲルマニウム膜及びその下部の絶縁膜をパターニングして、すなわちコレクタコンタクト領域（Ｂ）の多結晶シリコン−ゲルマニウム膜及び絶縁膜を除去してベース端子を形成する多結晶シリコン−ゲルマニウムパターン３５ｂを形成し、コレクタ端子として作用する第３の高濃度ｎ型シリコン領域２１を露出させる。
【００７２】
シリサイド工程を進行してエミッタ端子であるｎ型ポリシリコンパターン３５ａ、ベース端子であるｐ型多結晶シリコン−ゲルマニウムパターン３５ｂ、３５ｂ’、そしてコレクタ端子である第３の高濃度ｎ型シリコン領域２１上にシリサイド膜３７ａ、３７ｂ、３７ｂ’、３７ｃを形成する。
【００７３】
図１５を参照して、第１の実施形態で説明した工程を進行して金属配線４３ａ、４３ｂ、４３ｃを形成する。すなわち、層間絶縁膜３９を形成した後、これをパターニングしてシリサイド膜３７ａ、３７ｂ、３７ｂ’、３７ｃを露出させるコンタクトホールを形成し、導電物質を蒸着した後これをパターニングする。
【００７４】
本実施形態によれば、エミッタ端子３５ａの高さがベース端子３５ｂ、３５ｂ’の高さと実質的に同一であるか、又はそれよりさらに低く形成できる。
【００７５】
（第４の実施形態）
以上で説明した第３の実施形態で保護膜２３がコレクタコンタクト領域（Ｂ）を露出させても良い。これについては図１６〜図１８を参照して説明する。
【００７６】
先ず、図１６を参照して、図３及び図４を参照して説明した工程を進行した後保護膜２３を形成する。保護膜２３は、ベース−エミッタ領域（Ａ）及びコレクタコンタクト領域（Ｂ）を露出させる。エピタキシー成長技術又は化学的気相蒸着法を使用してベース−エミッタ領域（Ａ）上にはｐ型の単結晶エピタキシャルシリコン−ゲルマニウム膜２５ａを、コレクタコンタクト領域（Ｂ）上にはｐ型の単結晶エピタキシャルシリコン−ゲルマニウム膜２５ａを形成し、保護膜２３上には多結晶シリコン−ゲルマニウム膜２５ｂを形成する。保護膜２３上に形成されるシリコン−ゲルマニウム膜は、ベース−エミッタ領域（Ａ）及びコレクタコンタクト領域（Ｂ）に形成されるシリコン−ゲルマニウム膜よりさらに厚く形成できる。シリコン−ゲルマニウム膜の厚さ差異及び保護膜２３によって陥没領域２８ａ、２８ｂがベース−エミッタ領域（Ａ）及びコレクタコンタクト領域（Ｂ）に限定される。コレクタコンタクト領域（Ｂ）上のｐ型の単結晶エピタキシャルシリコン−ゲルマニウム膜２５ａの導電型のｎ型を転換するためにｎ型の不純物イオンを注入する。
【００７７】
図１７を参照して、絶縁物質を蒸着した後、エッチバック工程を進行してベース−エミッタ領域（Ａ）の陥没領域２８ａの側壁に絶縁性スペーサ２６ａを、コレクタコンタクト領域（Ｂ）の陥没領域２８ｂの側壁に絶縁性スペーサ２６ｂを形成する。
【００７８】
陥没領域２８ａ、２８ｂを充填するようにポリシリコン膜を形成した後、平坦化工程を進行してポリシリコン膜を陥没領域２８ａ、２８ｂ内に限定させる。平坦化工程は、例えば化学的機械的研磨工程又はエッチバック工程を使用することによって成されることができる。したがって、陥没領域２８ａ、２８ｂ外の多結晶シリコン−ゲルマニウム膜２５ｂと陥没領域２８ａ、２８ｂ内に限定されたエミッタ端子のためのポリシリコン膜及びコレクタ端子のためのポリシリコンの高さは、実質的に同一である。平坦化工程を進行した後、ポリシリコン膜の高さを含めるためのエッチングをさらに進行することが好ましい。次いで、陥没領域２８ａ、２８ｂにｎ型不純物イオンを注入して陥没領域２８ａ内に限定されたエミッタ端子のためのｎ型のポリシリコンパターン３５ａ及び陥没領域２８ｂ内に限定されたコレクタ端子のためのｎ型のポリシリコンパターン３５ｃを形成する。
【００７９】
図１８を参照して、フォトリソグラフィ工程を進行して多結晶シリコン−ゲルマニウム膜及びその下部の絶縁膜をパターニングして、ベース端子を形成する多結晶シリコン−ゲルマニウムパターン３５ｂを形成する。
【００８０】
シリサイド工程を進行してエミッタコンタクトであるｎ型ポリシリコンパターン３５ａ、ベースコンタクトであるｐ型多結晶シリコン−ゲルマニウムパターン３５ｂ、３５ｂ’、そしてコレクタコンタクトであるｎ型ポリシリコンパターン３５ｃ上にシリサイド膜３７ａ、３７ｂ、３７ｂ’、３７ｃを形成する。
【００８１】
後続工程に第１の実施形態で説明した工程を進行して金属配線を形成する。すなわち、層間絶縁膜を形成した後、これをパターニングしてシリサイド膜３７ａ、３７ｂ、３７ｂ’、３７ｃを露出させるコンタクトホールを形成し、導電物質を蒸着した後これをパターニングする。
【００８２】
（第５の実施形態）
図１９〜図２２を参照して第５の実施形態によるバイポーラトランジスタ形成方法を提供する。本実施形態によれば、エミッタ端子が平坦化工程を通じて形成されてエミッタコンタクト特性が良好になる。
【００８３】
先ず、図１９を参照して、図３〜図５を参照して説明した工程を進行して、保護膜２３、ベースを形成するシリコン−ゲルマニウム膜２５ａ、２５ｂを形成する。エミッタ−ベース領域（Ａ）のシリコン−ゲルマニウム膜２３ａは単結晶であり、エミッタ−ベース領域外のシリコン−ゲルマニウム膜２３ｂは多結晶である。シリコン−ゲルマニウム膜上に絶縁膜３１を形成する。絶縁膜３１は、酸化膜及び窒化膜を順次に積層して形成する。
【００８４】
図２０を参照して、フォトリソグラフィ工程を進行して絶縁膜３１をパターニングしてエミッタコンタクトを限定する接触窓３３ａを形成する。接触窓３３ａは第２の高濃度ｎ型シリコン領域１９上に形成される。
【００８５】
図２１を参照して、ｎ型にドーピングされたポリシリコンを蒸着した後、平坦化工程を進行して接触窓３３ａに限定されたエミッタ端子３５ａを形成する。
【００８６】
図２２を参照して、絶縁膜３１及びシリコン−ゲルマニウム膜をパターニングしてベース端子が形成される多結晶シリコン−ゲルマニウム膜３５ｂを露出させる。層間絶縁膜３９を蒸着し、コンタクトホール工程及び配線工程を進行して金属配線４３ａ、４３ｂ、４３ｃを形成する。
【００８７】
以上、添付した図面を参照して本発明の好適な実施形態を説明したが、当業者であれば、本発明の技術的思想や必須的な特徴を変更せずに他の具体的な形態で実施されうることを理解することができる。したがって、上述した好適な実施形態は、例示的なものであり、限定的なものではないと理解されるべきである。
【図面の簡単な説明】
【００８８】
【図１】従来方法によるバイポーラトランジスタを概略的に示す断面図である。
【図２】従来さらに他の方法によるバイポーラトランジスタを概略的に示す断面図である。
【図３】本発明の第１の実施形態によるｎｐｎバイポーラトランジスタ形成方法を説明するため主要工程段階での半導体基板の一部に関する概略断面図である。
【図４】本発明の第１の実施形態によるｎｐｎバイポーラトランジスタ形成方法を説明するため主要工程段階での半導体基板の一部に関する概略断面図である。
【図５】本発明の第１の実施形態によるｎｐｎバイポーラトランジスタ形成方法を説明するため主要工程段階での半導体基板の一部に関する概略断面図である。
【図６】本発明の第１の実施形態によるｎｐｎバイポーラトランジスタ形成方法を説明するため主要工程段階での半導体基板の一部に関する概略断面図である。
【図７】本発明の第１の実施形態によるｎｐｎバイポーラトランジスタ形成方法を説明するため主要工程段階での半導体基板の一部に関する概略断面図である。
【図８】本発明の第１の実施形態によるｎｐｎバイポーラトランジスタ形成方法を説明するため主要工程段階での半導体基板の一部に関する概略断面図である。
【図９】本発明の第２の実施形態によるｎｐｎバイポーラトランジスタ形成方法を説明するため主要工程段階での半導体基板の一部に関する概略断面図である。
【図１０】本発明の第２の実施形態によるｎｐｎバイポーラトランジスタ形成方法を説明するため主要工程段階での半導体基板の一部に関する概略断面図である。
【図１１】本発明の第２の実施形態によるｎｐｎバイポーラトランジスタ形成方法を説明するため主要工程段階での半導体基板の一部に関する概略断面図である。
【図１２】本発明の第３の実施形態によるｎｐｎバイポーラトランジスタ形成方法を説明するため主要工程段階での半導体基板の一部に関する概略断面図である。
【図１３】本発明の第３の実施形態によるｎｐｎバイポーラトランジスタ形成方法を説明するため主要工程段階での半導体基板の一部に関する概略断面図である。
【図１４】本発明の第３の実施形態によるｎｐｎバイポーラトランジスタ形成方法を説明するため主要工程段階での半導体基板の一部に関する概略断面図である。
【図１５】本発明の第３の実施形態によるｎｐｎバイポーラトランジスタ形成方法を説明するため主要工程段階での半導体基板の一部に関する概略断面図である。
【図１６】本発明の第４の実施形態によるｎｐｎバイポーラトランジスタ形成方法を説明するため主要工程段階での半導体基板の一部に関する概略断面図である。
【図１７】本発明の第４の実施形態によるｎｐｎバイポーラトランジスタ形成方法を説明するため主要工程段階での半導体基板の一部に関する概略断面図である。
【図１８】本発明の第４の実施形態によるｎｐｎバイポーラトランジスタ形成方法を説明するため主要工程段階での半導体基板の一部に関する概略断面図である。
【図１９】本発明の第５の実施形態によるｎｐｎバイポーラトランジスタ形成方法を説明するため主要工程段階での半導体基板の一部に関する概略断面図である。
【図２０】本発明の第５の実施形態によるｎｐｎバイポーラトランジスタ形成方法を説明するため主要工程段階での半導体基板の一部に関する概略断面図である。
【図２１】本発明の第５の実施形態によるｎｐｎバイポーラトランジスタ形成方法を説明するため主要工程段階での半導体基板の一部に関する概略断面図である。
【図２２】本発明の第５の実施形態によるｎｐｎバイポーラトランジスタ形成方法を説明するため主要工程段階での半導体基板の一部に関する概略断面図である。
【符号の説明】
【００８９】
１１：ｐ型シリコン基板
１３：第１の高濃度ｎ型シリコン領域
１５：ｎ型エピタキシャル単結晶シリコン膜
【図１】
2006210914.tif 000003
【図２】
2006210914.tif 000004
【図３】
2006210914.tif 000005
【図４】
2006210914.tif 000006
【図５】
2006210914.tif 000007
【図６】
2006210914.tif 000008
【図７】
2006210914.tif 000009
【図８】
2006210914.tif 000010
【図９】
2006210914.tif 000011
【図１０】
2006210914.tif 000012
【図１１】
2006210914.tif 000013
【図１２】
2006210914.tif 000014
【図１３】
2006210914.tif 000015
【図１４】
2006210914.tif 000016
【図１５】
2006210914.tif 000017
【図１６】
2006210914.tif 000018
【図１７】
2006210914.tif 000019
【図１８】
2006210914.tif 000020
【図１９】
2006210914.tif 000021
【図２０】
2006210914.tif 000022
【図２１】
2006210914.tif 000023
【図２２】
2006210914.tif 000024