(57)【要約】  【課題】比較的簡単な回路により過電流を有効に防止する。  【解決手段】デバイス２１に所定の駆動電流を流すための駆動回路１０１は、デバイス２１に駆動電流Ｉopを供給する電流源１と、電流源１とデバイス２１との間に接続されている可変抵抗スイッチＰ３と、可変抵抗スイッチＰ３と電流源１との接続ライン１５ａの電圧をモニタし、モニタ電圧に応じて可変抵抗スイッチＰ３のオンとオフを制御し、当該制御に際して、可変抵抗スイッチＰ３をオンからオフする遷移時間より、オフからオンする遷移時間を長くするスイッチ制御回路３および５と、を有する。  【選択図】図２
2006310685.tif 000002
【特許請求の範囲】
【請求項１】
デバイスに所定の駆動電流を流す駆動回路であって、
前記デバイスに駆動電流を供給する電流源と、
前記電流源と前記デバイスとの間に接続されている可変抵抗スイッチと、
前記可変抵抗スイッチと前記電流源との接続ラインの電圧をモニタし、モニタ電圧に応じて前記可変抵抗スイッチのオンとオフを制御し、当該制御に際して、前記可変抵抗スイッチをオンからオフする遷移時間より、オフからオンする遷移時間を長くするスイッチ制御回路と、
を有する駆動回路。
【請求項２】
前記スイッチ制御回路は、
前記接続ラインの電圧を一定電圧でクランプするクランプ部と、
前記クランプ部のクランプ電圧を検出する検出部と、
前記検出部の出力と前記可変抵抗スイッチの制御ノードとの間に接続され、前記検出部の出力がローレベルからハイレベルに遷移するときと、ローレベルからハイレベルに遷移するときとで、レベル変化の時定数を異ならせて、当該レベル変化を前記可変抵抗スイッチの制御ノードに伝達する波形整形部と、
を備える請求項１に記載の駆動回路。
【請求項３】
前記波形整形部は、
前記検出部の出力と前記可変抵抗スイッチの制御ノードとの間に接続されているダイオードと、
前記ダイオードが逆バイアスされる向きの電圧レベル変化を所定の時定数で時間伸長して前記可変抵抗スイッチの制御ノードに伝達する抵抗およびキャパシタと、
を有する請求項２に記載の駆動回路。
【請求項４】
前記可変抵抗スイッチと並列にバイパス抵抗が接続されている
請求項１に記載の駆動回路。
【請求項５】
前記スイッチ制御回路は、前記可変抵抗スイッチのオフ時に前記バイパス抵抗を介して電流が流れることを前記モニタ電圧のレベルと該レベルの変化により検出したときに、当該モニタ電圧を、前記可変抵抗スイッチをオフからオンに制御するリセット電圧に強制移行させるリセット部を有する
請求項４に記載の駆動回路。
【請求項６】
前記スイッチ制御回路は、前記モニタ電圧に応じて前記可変抵抗スイッチをオフしてから一定期間経過後に、当該モニタ電圧を、前記可変抵抗スイッチがオフからオン可能なリセット電圧に強制移行させるリセット部を有する
請求項１に記載の駆動回路。
【請求項７】
前記スイッチ制御回路は、前記モニタ電圧の外部出力端子を備える
請求項１に記載の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デバイスに所定の駆動電流を流す駆動回路に関する。
【背景技術】
【０００２】
図８に、電流駆動デバイスの代表である半導体レーザの検査時における駆動回路とレーザとの接続図を示す。
ＤＵＴ（Device Under Test：被検査デバイス）である半導体レーザ２１のアノードＡにコンタクトプローブ２２ａが接触し、カソードＫにコンタクトプローブ２２ｂが接触している。
駆動回路５１は、コンタクトプローブ２２ａおよび２２ｂに接続し、半導体レーザ２１に所定の電流を流し、コンタクト不良時に当該電流を遮断するための回路である。
なお、図８においてコンタクトプローブを保持するハウジング等は図示していない。
【０００３】
駆動回路５１は様々な形態があるが、図８に、その代表的な一例を示す。
図示例の駆動回路５１は、出力電流を決めるリファレンス電源５２（参照電圧Ｖref）、リファレンス抵抗５３（抵抗値Ｒset）、差動増幅回路５４、および、トランジスタ５７を有する。
トランジスタ５７は、電源電圧Ｖccの供給ライン５５とコンタクトプローブ２２ａとの間に接続されている。リファレンス電源５２が差動増幅回路５４の非反転入力「＋」と接地電圧との間に接続され、リファレンス抵抗５３が差動増幅回路５４の反転入力「−」と接地電圧との間に接続されている。差動増幅回路５４は電源電圧Ｖccの供給ライン５５と電源電圧Ｖeeの供給ライン５６とに接続され、これらの電圧によって動作し、その出力がトランジスタ５７のゲートに接続されている。また、リファレンス抵抗５３と差動増幅回路５４との接続点がコンタクトプローブ２２ｂに接続されている。
【０００４】
ここで半導体レーザ２１のアノードＡとカソードＫ間の電圧を「Ｖ」とおく。
差動増幅回路５４の差動ゲインおよびＮＰＮ型のトランジスタ５７の直流増幅率Ｈfeを無限大と仮定すると、半導体レーザ２１の駆動電流Ｉopは、次式(1)で表される。
【０００５】
［数１］
Ｉop＝Ｖref／Ｒset…(1)
【０００６】
半導体レーザ２１を検査する場合、コンタクトプローブ２２ａおよび２２ｂを半導体レーザ２１の電極に接触させ、駆動回路５１からの駆動電流Ｉopを半導体レーザ２１に供給する。これにより半導体レーザ２１が発光する。
この状態の半導体レーザ２１に対して、エージングなどを行いながら所定の検査を実施する。
【０００７】
ところで、半導体レーザ２１と駆動回路５１が接続された状態で、何らかの原因で、コンタクトプローブ２２ａ及び／又は２２ｂが半導体レーザ２１の端子から離れて非導通状態（コンタクト不良）が発生することがある。
【０００８】
図９に、図８を簡略化した等価回路を示す。
図９において、図８に示す駆動回路５１を電流源１に置き換えて表示している。電流源１の電源は電源電圧Ｖccの供給ライン５５から供給されている。また、図８に示すコンタクトプローブ２２ａおよび２２ｂを、図９においてはスイッチＳ２２に置き換えて表示している。
電流源１からスイッチＳ２２までの電流駆動ライン間に容量Ｃstrayが接続されている。容量Ｃstrayは、電流駆動ラインに存在する浮遊容量、サージ電流除去などのため意図的に入れた容量（不図示）などの総和を表す。
【０００９】
スイッチＳ２２がオンした状態で半導体レーザ２１に供給されていた駆動電流Ｉopは、スイッチＳ２２のオフ（コンタクト不良発生）により供給経路を断たれる。
すると、半導体レーザ２１を流れる電流Ｉopは０[mA]になるが、駆動回路は定電流源であることから、無限大の抵抗に一定の電流を流そうと動作する。このため、電流源１からスイッチＳ２２までのラインの電圧Ｖは急激に上昇し、最悪の場合、電流源１が出せる最大の電圧である電源電圧（電源電圧Ｖcc）近くまで上昇する。
【００１０】
図１０に、駆動回路の出力が電源電圧（電源電圧Ｖcc）近くまで上昇した瞬間における等価回路を示す。
この時、容量Ｃstrayは、そのスイッチ側のノード電圧Ｖが電源電圧Ｖcc近くになるまで電荷がチャージされる。
その後再び、スイッチＳ２２が半導体レーザ２１の端子に接触して導通状態になると、導通した直後に半導体レーザ２１に定格の駆動電圧以上の電圧が印加される。このため、半導体レーザ２１に瞬間的に過電流（突入電流またはサージ電流という）Ｉsurgeが流れる。
【００１１】
たとえば、電源電圧Ｖccを１５[Ｖ]、電流源１の出力抵抗Ｒ１０を約１[MΩ]、半導体レーザ２１を便宜上、等価直列抵抗Ｒｄと動作電圧Ｖopに相当する電圧源とし、その値をそれぞれ３０[Ω]、４.５[Ｖ]とする。
この場合、スイッチＳ２２が閉じた瞬間の半導体レーザ２１へ流れる過電流Ｉsurgeは次式(2)により計算できる。
【００１２】
［数２］
Ｉsurge＝(15−4.5)[Ｖ]／30[Ω]
＝350[mA]            …(2)
【００１３】
図１１に、コンタクトプローブが導通状態から非導通状態になり、さらに導通状態に変化した場合に、電流源１の出力電圧Ｖと、半導体レーザ２１に流れる電流（駆動電流Ｉop，過電流Ｉsurge）との時間変化を示す。
この図から、コンタクトプローブが非導通状態から導通状態に変化した瞬間に駆動電流Ｉopより数倍も大きい過電流Ｉsurgeが流れることがわかる。
その結果、半導体レーザ２１は定格以上の光出力を発生することになって、半導体レーザ２１が劣化してしまう。また、過電流Ｉsurgeの大きさによっては、半導体レーザ２１が一気に熱破壊されることも起こりうる。
【００１４】
この過渡的な電流（過電流Ｉsurge）は、図１０に示す容量Ｃstrayによるものである。なぜなら電流源１の出力抵抗Ｒ１０は、たとえば１[MΩ]と大きく、そのためコンタクトプローブが導通した瞬間、電流源１からは過渡電流が流れないからである。
【００１５】
図１２に、サージ除去回路を付加した駆動回路の等価回路例を示す。
図示例のサージ除去回路６１において、電流源１が駆動電流Ｉopを出力しているときの出力抵抗Ｒ１０が５[Ω]程度であり、その駆動電流の供給ライン間に存在する浮遊容量Ｃ１０を１００[μF]とし、浮遊容量Ｃ１０と並列にサージ除去のために１００[μF]程度の容量値を有するキャパシタＣ１１が接続されている場合を想定する。
このサージ除去のためにキャパシタＣ１１を追加することは、駆動電流Ｉopが正常に半導体レーザ２１に供給されている間のサージ除去には有効である。ところが、コンタクトプローブ２２ａ及び／又は２２ｂが非導通になると、このキャパシタＣ１１の容量分だけ、さらにチャージされる電荷が増える。このため、コンタクトプローブ２２ａ及び／又は２２ｂが再度導通状態になると瞬時に、大きな過電流が半導体レーザ２１に流れることになる。
【００１６】
以上の不具合は、コンタクトプローブの導通／非導通に限らず、そのコンタクト抵抗が大きく変化する場合にも生じる。
【００１７】
このような半導体レーザの劣化を防ぐため保護回路を備えたレーザ駆動回路が提案されている（たとえば特許文献１参照）。
【００１８】
図１３に、特許文献１に記載されている駆動回路を示す。
図１３に示す駆動回路は、半導体レーザ２１の端子に接触するコンタクトプローブ２２ａおよび２２ｂと、出力回路２６との間に設けられている、コンパレータ２３、検出電位設定用の電源２８、保持回路２４、制御回路２５、コンパレータ２９およびＮＰＮ型のトランジスタ２７を有する。
【００１９】
コンパレータ２３は、半導体レーザ２１とコンタクトプローブ２２ａおよび２２ｂとの間の非導通を、コンタクトプローブ２２ａと２２ｂ間の電圧ｖが、検出電位設定用の電源２８によって定まる設定電圧を超えたことにより検出する。
上記電圧ｖが設定電圧を越えると、コンパレータ２３からの検出結果に基づく信号が、保持回路２４を介してコンパレータ２９の入力に伝達される。その結果、コンパレータ２９から出力された信号によってトランジスタ２７がオフ（非導通に遷移）し、コンタクトプローブ２２ａへの電流供給が停止する。このときコンパレータ２３からの検出結果を保持回路２４が保持することによって、トランジスタ２７をオフするための信号を、コンパレータ２９を介してトランジスタ２７に出力し続ける。したがって、トランジスタ２７がオフ状態を維持し、この間に、コンタクトプローブ２２ａと２２ｂ間の電圧ｖが減少する。
【００２０】
このため、コンタクトプローブ２２ａおよび２２ｂを再び半導体レーザ２１の端子に接続させても、半導体レーザ２１に過剰な電流が流れない。したがって、半導体レーザ２１の光出力が定格を越えることもなく、半導体レーザ２１の劣化を防ぐことができる。
【特許文献１】特開２００１−１０２６７９号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
上記特許文献１に記載されている駆動回路においては、コンパレータ２３がコンタクトプローブ２２ａ及び／又は２２ｂの非導通を検出し、半導体レーザ２１への電流を遮断した場合、半導体レーザ２１の電流駆動ラインがオープンとなる。特許文献１の記載によれば、「保持回路２４の保持時間だけトランジスタ２７がオフ状態を維持し、この間に、コンタクトプローブ２２ａと２２ｂ間の電圧ｖが減少する」とある。
しかし、出力回路２６から電流駆動力が付与されている以上、つぎにトランジスタ２７がオンしたときに電圧ｖが上昇する。つまり、出力回路２６が動作している間に保持時間が終了しトランジスタ２７がオンすると、瞬時に過電流が半導体レーザ２１に流れてしまう。
したがって、特許文献１に記載された駆動回路では、一旦出力回路２６を再起動する必要がある。このため、出力回路２６の電源を落とす、又は、リセットをかけてから再度立ち上げる操作により、その分検査のスループットが低下する。
【００２２】
保護回路を構成する各回路ブロック（コンパレータ２３および２９、保持回路２４、制御回路２６および出力回路２６）は、それぞれ電源が必要で、回路規模が大きく、これがコストアップの要因となる。とくに、スループットを上げるため出力回路２６を自動復帰するような構成にすると、その回路規模が増大して、コスト的に更に不利になる。
一方、出力回路２６を再起動しない場合は、たとえば出力回路２６からの電流供給を停止し、かつ、トランジスタ２７までのラインの電荷をディスチャージするなど、出力回路２６に過電流回避のための機能が必要となり、回路規模が増大してコストアップとなる。
【００２３】
本発明が解決しようとする課題は、比較的簡単な回路により過電流を有効に防止する駆動回路を提供することである。
【課題を解決するための手段】
【００２４】
本発明に係る駆動回路は、デバイスに所定の駆動電流を流す駆動回路であって、前記デバイスに駆動電流を供給する電流源と、前記電流源と前記デバイスとの間に接続されている可変抵抗スイッチと、前記可変抵抗スイッチと前記電流源との接続ラインの電圧をモニタし、モニタ電圧に応じて前記可変抵抗スイッチのオンとオフを制御し、当該制御に際して、前記可変抵抗スイッチをオンからオフする遷移時間より、オフからオンする遷移時間を長くするスイッチ制御回路と、を有する。
好適に、前記スイッチ制御回路は、前記接続ラインの電圧を一定電圧でクランプするクランプ部と、前記クランプ部のクランプ電圧を検出する検出部と、前記検出部の出力と前記可変抵抗スイッチの制御ノードとの間に接続され、前記検出部の出力がローレベルからハイレベルに遷移するときと、ローレベルからハイレベルに遷移するときとで、レベル変化の時定数を異ならせて、当該レベル変化を前記可変抵抗スイッチの制御ノードに伝達する波形整形部と、を備える。
【００２５】
本発明では、好適に、前記可変抵抗スイッチと並列にバイパス抵抗が接続されている。
この場合、さらに好適に、前記スイッチ制御回路は、前記可変抵抗スイッチのオフ時に前記バイパス抵抗を介して電流が流れることを前記モニタ電圧のレベルと該レベルの変化により検出したときに、当該モニタ電圧を、前記可変抵抗スイッチをオフからオンに制御するリセット電圧に強制移行させるリセット部を有する。
【００２６】
一方、本発明では、前記スイッチ制御回路は、前記モニタ電圧に応じて前記可変抵抗スイッチをオフしてから一定期間経過後に、当該モニタ電圧を、前記可変抵抗スイッチがオフからオン可能なリセット電圧に強制移行させることも可能である。
また、モニタ電圧を測定して、リセットすることを外部のテスタ等で行うことも可能である。そのため、本発明では、好適に、前記スイッチ制御回路は、前記モニタ電圧の外部出力端子を備える。
【００２７】
本構成によれば、スイッチ制御回路が電流源と可変抵抗スイッチとの間の接続ラインの電圧をモニタしている。可変抵抗スイッチはローアクティブでもハイアクティブでもよいが、たとえば、その制御ノードがローレベルで当該スイッチがオンし、ハイレベルで当該スイッチがオフするとする。また、そのモニタ電圧が、たとえばローレベルからハイレベルになったときにデバイスへのコンタクトが非導通になったとする。
この場合、スイッチ制御回路は可変抵抗スイッチの制御ノードにモニタ電圧のレベル変化、すなわちローレベルからハイレベルへの変化を比較的短時間で伝達することから、当該可変抵抗スイッチが瞬時にオフする。
【００２８】
可変抵抗スイッチと並列にバイパス抵抗が設けられている場合、デバイスへのコンタクトが再度導通すると、モニタ電圧がレベル変化する。このレベル変化をスイッチ制御回路自身（たとえばリセット部で）検出するか、外部（のテスタ等）で検出する。そして、（リセット部または外部のテスタ等で、）モニタ電圧レベルをリセット電圧に強制移行させる。この電圧レベルの変化は、上記可変抵抗スイッチをオフするときと逆向きである。この場合、スイッチ制御部（たとえば波形整形部）が、可変抵抗スイッチをオフからオンさせるが、そのレベル変化は（時間伸長され）比較的ゆっくりと行われる。したがって、デバイスに徐々に電流が流れ出す。
【００２９】
一方、バイパス抵抗を設けない場合は、スイッチ制御回路が、可変抵抗スイッチをオフさせてから一定時間経過後に上記リセット電圧の強制移行が行われる。この段階では、リセット電圧へのレベル変化は未だ可変抵抗スイッチの制御ノードに伝達されない。
この状態でデバイスのコンタクトが再度導通すると、可変抵抗スイッチがオンし始め、同時に、リセット電圧へのレベル変化が比較的ゆっくりと可変抵抗スイッチの制御ノードに伝達される。したがって、上記と同様にデバイスに徐々に電流が流れ出す。
【発明の効果】
【００３０】
本発明によれば、比較的簡単な回路により過電流を有効に防止することができるという利点がある。
【発明を実施するための最良の形態】
【００３１】
本発明は、たとえばＣＤ−ＲＯＭ(Compact Disc−Read Only Memory)，ＣＤ−Ｒ(Compact Disc−Recordable)，ＭＯ(Magneto-Optic disk)，ＤＶＤ(Digital Versatile Disc)等の光記録情報機器に使用される半導体レーザに代表される電流駆動デバイスの保護回路、および、当該保護回路を備えたデバイスの検査装置、組立装置並びにエージング用装置などに関する。
以下、本発明の実施形態を、図面を参照して説明する。
【００３２】
［第１実施形態］
図１は、本実施形態において半導体レーザが接続されている駆動回路の構成を示すブロック図である。
【００３３】
図１に示す半導体レーザの駆動回路１０１は、半導体レーザが搭載されているハンドラ１０３の電流駆動ライン２３ａと２３ｂに接続されている。
ハンドラ１０３に、ＤＵＴとしての半導体レーザ２１がセットされ、そのアノードＡがコンタクトプローブ２２ａを介して電流駆動ライン２３ａに接続され、カソードＫがコンタクトプローブ２２ｂを介して電流駆動ライン２３ｂに接続されている。
電流駆動ライン２３ｂは、基準電圧の供給ライン１５ｂを介して基準電圧（本例では接地電圧）に接続されている。このためＤＵＴとしての半導体レーザ２１はカソードコモンとなっている。
なお図面は本発明に関わる部分のみの概略を示しており、また測定（検査）装置を構成する、テストヘッドおよびコンタクトプローブ２２ａおよび２２ｂを固定するソケットのハウジングなどは図示していない。
【００３４】
駆動回路１０１は、電流源１、保護回路１０２およびリセット部６を備える。
保護回路１０２は、電流源１の駆動電流ライン（電源電圧Ｖccの供給ライン）１５ａの電圧をモニタし、そのモニタ電圧に応じて、保護回路１０２内の可変抵抗スイッチ（後述）を制御する回路である。
リセット部６は、モニタ電圧を測定し、その測定結果に応じて、当該モニタ電圧を強制的にリセット電圧に移行させる。あるいは、リセット部６は、モニタ電圧を所定の基準と比較し、その結果に応じてリセットを自動的に行う構成でもよい。さらにリセット部６に代えて、モニタ電圧を外部に出力させる外部接続パッドを設け、外部のテスタ等でモニタ電圧を測定し、その結果に応じてリセットを行う構成でもよい。
【００３５】
電流源１は、ＤＵＴである半導体レーザ２１を所定の電流で駆動する任意の電流源回路から構成されている。電流源１からの駆動電流は、駆動電流ライン１５ａを介して保護回路１０２に供給される。
【００３６】
保護回路１０２は、電圧クランプ部２２、クランプ電圧およびその変動を検出する検出部５、波形整形部３および可変抵抗部４を有する。
電圧クランプ部２２は、駆動電流ライン１５ａと基準電圧の供給ライン１５ｂとの間に接続されている。可変抵抗部４は、駆動電流ライン１５ａと２３ａとの間に接続されている。検出部５は、電圧クランプ部２２の出力と基準電圧の供給ライン１５ｂに接続されている。波形整形部３は、検出部５の出力と基準電圧の供給ライン１５ｂに接続されている。波形整形部３の出力は可変抵抗部４の制御入力に接続されている。検出部５の出力は、リセットライン８を介してリセット部６に接続されている。
【００３７】
波形整形部３は、検出部５の出力を波形整形するための回路である。波形整形部３の入力は、検出部５から供給され、クランプ電圧及び／又はその変動を示すモニタ電圧の場合と、リセット部６により設定されたリセット電圧の場合がある。これらはレベル変化の向きが互いに逆になる。たとえば、モニタ電圧が現出するときは、波形整形部３の入力がローレベルからハイレベルに推移するが、リセット電圧が現出するときは逆に、ハイレベルからローレベルに推移する。
波形整形部３は、その２つの場合で、レベル変化の遷移時間を異ならせる。このことを「波形整形」と称する。より詳細には、可変抵抗部４が低抵抗から高抵抗に推移するときよりも、高抵抗から低抵抗に推移するときに、上記レベル変化の遷移時間を十分に長くする。このため、可変抵抗部４は、高抵抗から低抵抗に推移するときにゆっくりと動作する。
【００３８】
図２は、図１を具体化した一回路例を示す。
本回路例においては、電圧クランプ部２２はツェナーダイオードＤ１からなる。
【００３９】
検出部５は、２つのＰＮＰ（バイポーラ）トランジスタＰ１およびＰ２、ツェナーダイオードＤ２、ならびに、抵抗Ｒ２を有する。
２つのＰＮＰトランジスタＰ１およびＰ２は、電圧クランプ動作時においてツェナーダイオードＤ１に流れるクランプ電流を取り出すカレントミラー回路を構成する。ＰＮＰトランジスタＰ１,Ｐ２のエミッタが駆動電流ライン１５ａに接続され、ベースが共通接続されている。ＰＮＰトランジスタＰ１のコレクタと基準電圧の供給ライン１５ｂとの間にツェナーダイオードＤ１が接続されている。ＰＮＰトランジスタＰ１のコレクタとベースが共通接続されている。
一方、ＰＮＰトランジスタＰ２のコレクタと基準電圧の供給ライン１５ｂとの間に、ツェナーダイオードＤ２と抵抗Ｒ２とが縦続接続されている。ＰＮＰトランジスタＰ２とツェナーダイオードＤ２との接続点から、検出部５の出力が得られる（出力ノードＮＤａ）。なお、ツェナーダイオードＤ２としてツェナーダイオードＤ１と同じツェナー電圧値のものを選択する。
【００４０】
検出部５と波形整形部３との接続点（出力ノードＮＤａ）に、検出部５の出力を測定し、リセット状態にするためのリセットライン８が接続されている。リセットライン８にリセット部６が接続されている。
本例のリセット部６は、リセットライン８と接地電圧との間に接続されている電圧計９と、リセットライン８と接地電圧との間に接続されているＮＰＮトランジスタＰ４と、ＮＰＮトランジスタＰ４のベースに、抵抗Ｒ６を介して接続しているリセットパルス発生手段１０とを備える。
【００４１】
ツェナーダイオードＤ１および検出部５により規定されるクランプ電圧値Ｖclpは、回路図よりツェナーダイオードＤ１のツェナー電圧値Ｖｚとカレントミラー回路を構成するＰＮＰトランジスタＰ１の順方向電圧値Ｖｆとを加算した値をとる。クランプ電圧値Ｖclpを、半導体レーザ２１の動作に影響を出ないようにするため、半導体レーザ２１の動作電圧より高い電圧に設定する。
以下、このようなクランプ電圧が生じるときに「電圧クランプ部が動作している」と言う。
【００４２】
検出部５内の抵抗Ｒ２は、電圧クランプ部の動作時に、オフセット電圧を発生するために設けられている。つまり、電圧クランプ部の動作時にツェナーダイオードＤ１と同じツェナー電流が抵抗Ｒ２に流れることから、出力ノードＮＤａの電位は、ツェナーダイオードＤ１のツェナー電圧（Ｄ２と同様）に、この抵抗Ｒ２による降下電圧がオフセット電圧として付加される。
【００４３】
可変抵抗部４は、可変抵抗スイッチとしてのＰチャネル・エンハンスメント型ＭＯＳＦＥＴ（以下、可変抵抗スイッチトランジスタと称す）Ｐ３と、可変抵抗スイッチトランジスタＰ３のソースＳとドレインＤに接続されている電流制限用のバイパス抵抗Ｒ５とを有する。可変抵抗スイッチトランジスタＰ３のゲートＧは、波形整形部３の出力に接続されている。このため、可変抵抗部４全体の抵抗が、波形整形部３により制御される可変抵抗スイッチトランジスタＰ３のゲートＧとソースＳ間の電位差（ゲート・ソース間電圧Ｖgs）に応じて変化する。
【００４４】
バイパス抵抗Ｒ５の値は、可変抵抗部４の可変抵抗スイッチトランジスタＰ３がオフの時、クランプ電圧Ｖclpから半導体レーザ２１の動作電圧Ｖopを引いた電圧値をそのバイパス抵抗Ｒ５で割った電流値が半導体レーザ２１の閾値電流値より小さい値に設定される。
【００４５】
波形整形部３は、ダイオードＤ３、抵抗Ｒ４およびキャパシタＣ１から構成される。本回路例における波形整形部３の役割は、可変抵抗スイッチトランジスタＰ３のゲートＧに印加されるゲート電圧Ｖｇの立ち上がりスロープ（傾斜）を速く（急峻に）し、また立ち上がりスロープを遅く（緩やかに）設定することである。
【００４６】
このゲート電圧Ｖｇをハイレベルからローレベルに移行させるには、リセットライン８から強制的にリセット電圧を印加する必要がある。
そのためにリセット部６が設けられている。リセット部６は、出力ノードＮＤａがハイレベルに移行して電圧クランプ状態となった際に、その後の電圧降下を電圧計９によって検出する。これに応じて、リセットパルス発生手段１０がリセットパルスをＮＰＮトランジスタＰ４に出力する。リセットパルスは、リセット時にローレベルになり、ＮＰＮトランジスタＰ４がオンすることから、リセットライン８と接地電圧の供給ラインとをショートする。リセットパルスのハイレベル時には、ＮＰＮトランジスタＰ４がオフして、リセットライン８と接地電圧間をハイインピーダンス状態にする。ＮＰＮトランジスタＰ４のベースに接続されている抵抗Ｒ６はベース電流値を調整するために設けられている。当該ＮＰＮトランジスタＰ４のエミッタとコレクタ間は、たとえば、ベース電圧が約０.７[Ｖ]以下でハイインピーダンスとなり、それより大きいときにローインピーダンス（リセット）となる。
リセットライン８が強制的にＧＮＤレベルに移行すると、この電圧レベルの変化が、波形整形部３内の抵抗Ｒ４とキャパシタＣ１で規定される時定数でゆっくりと可変抵抗スイッチトランジスタＰ３の制御ノード（ゲートＧ）に伝達される。このため、可変抵抗部４の抵抗が、高抵抗からゆっくりと低抵抗に推移する。
【００４７】
図２は、図１に示す駆動回路の各部を具体的な回路で表現したものであるが、各部の構成は一例であって、同じ目的を達成するものであれば、図示例以外の形態を任意に選択できる。たとえば、電圧クランプ部２２は、ツェナーダイオードＤ１の代わりに複数のダイオードを縦続接続したもので実現可能である。
【００４８】
つぎに、このように構成される半導体レーザ用の駆動回路について、その動作の概略を、図１および図２を参照しつつステップごとに説明する。
【００４９】
＜ステップ１＞
電流源１より所定の駆動電流Ｉop（ここでは約８０[mA]とする）が半導体レーザ（以下、ＤＵＴという）２１に流れている。この時クランプ電圧値Ｖclpは、ＤＵＴ２１の動作電圧（ここでは約４.５[Ｖ]とする）より十分高く、電圧クランプ部は動作していない（電圧クランプ状態にない）。たとえばツェナーダイオードＤ１の降伏電圧を６.８[Ｖ]、トランジスタＰ１の順方向電圧を０.７[Ｖ]とすると、クランプ電圧Ｖclpは約７.５（＝６.８+０.７）[Ｖ]）であるため、ＤＵＴ２１の動作電圧が４.５[Ｖ]の場合、電圧クランプ部は動作しない。このため、ツェナーダイオードＤ１のクランプ電流はほぼ０[mA]となり、検出部５の出力ノードＮＤａに発生する電圧は前の状態を引き継いで、たとえばリセット電圧０[Ｖ]でフローティングとなっている。したがって可変抵抗部４の可変抵抗スイッチトランジスタＰ３のゲート・ソース間電圧Ｖgsは、その閾値電圧Ｖthの絶対値より十分高く、可変抵抗スイッチトランジスタＰ３はオン状態となっている。またその時、可変抵抗スイッチトランジスタＰ３のオン抵抗Ｒonは十分小さいので（ここでは約１[Ω]以下とする）、駆動回路動作への影響はなんら発生していない。
【００５０】
＜ステップ２＞
ここで、何らかの原因で偶発的にコンタクト不良が発生し、コンタクトプローブ２２ａ及び／又は２２ｂがＤＵＴ２１の端子から離れて、ＤＵＴ２１への通電が遮断されたとする。
この時、電流源１は電流を供給し続けようとすることから、電流駆動ライン１５ａと１５ｂ間の電位が短時間に上昇する。
電流駆動ライン１５ａと１５ｂ間の電位がクランプ電圧Ｖclpに達すると、電圧クランプ部２２（ツェナーダイオードＤ１）がオン状態となる。ここでツェナーダイオードＤ１にクランプ電流が流れ、そのミラー電流として、ほぼ同量の電流が検出部５に流れる。したがって、電圧クランプ部２２と検出部５に流れる各電流（クランプ電流とミラー電流）は、電流源１からの駆動電流Ｉopの約半分（Ｉop／２＝４０[mA]）の値をとる。
【００５１】
ミラー電流が検出部５のツェナーダイオードＤ２に流れることから、検出部５の出力ノードＮＤａに、ツェナーダイオードＤ２のツェナー電圧Ｖz2と、抵抗Ｒ２で発生する電圧Ｖr2aとを加算した電圧Ｖopen1が発生する。
ここで、抵抗Ｒ２に発生する電圧Ｖr2aおよび電圧Ｖopen1は、次式(3-1)と(3-2)に示す値をとる。
【００５２】
［数３］
Ｖr2a＝Ｒ２*(Ｉop／2)
＝8[Ω]*(80[mA]／2)
＝0.32[Ｖ]          …(3-1)
Ｖopen1＝Ｖz2+Ｖr2a
＝6.8[Ｖ]+0.32[Ｖ]
＝7.12[Ｖ]        …(3-2)
【００５３】
電圧Ｖopen1は、波形整形部３のダイオードＤ３を介してほぼ瞬時に可変抵抗スイッチトランジスタＰ３のゲートＧに達し、可変抵抗スイッチトランジスタＰ３のゲート・ソース間電圧Ｖgs間の電圧は閾値電圧Ｖthの絶対値より小さくなる。このときＰＭＯＳトランジスタ３のゲート・ソース間電圧Ｖgs間の電圧は、過渡的にはダイオードＤ３の順方向電圧約０.７[Ｖ]があるため、約−１.４（＝−０.７−０.７）[Ｖ]になる。
【００５４】
以上の結果、可変抵抗スイッチトランジスタＰ３はオフし、そのオン抵抗Ｒon程度であった可変抵抗スイッチトランジスタＰ３のソースとドレイン間のインピーダンスが、ほぼ無限大となる。
【００５５】
上記状態において、検出部５の出力ノードＮＤａの電圧Ｖopen1を、リセットライン８を介して電圧計９で測定することにより外部から検査装置上で、何らかの原因で電流駆動ラインが非導通状態になっていることが確認できる。
【００５６】
＜ステップ３＞
つぎに、コンタクトプローブ２２ａおよび２２ｂとＤＵＴ２１の端子との間が再び導通になったとする。
この時、可変抵抗スイッチトランジスタＰ３はオフ状態のままで、ＤＵＴ２１にはバイパス抵抗Ｒ５を介して、駆動電流値Ｉopより少ない電流が流れる。これは、バイパス抵抗Ｒ５が、可変抵抗スイッチトランジスタＰ３のオン抵抗（約１[Ω]）より十分大きな抵抗値（たとえば７５[Ω]）を有するためである。
【００５７】
ここで電流源１からの駆動電流値Ｉopがバイパス抵抗Ｒ５に流れて、そのバイパス抵抗Ｒ５で発生する電圧Ｖr5と、ＤＵＴ２１の動作電圧Ｖopとの加算値に対し、クランプ電圧Ｖclpの電圧値が小さいとする。この場合、電流駆動ライン１５ａの電圧がクランプ電圧より高くなることはないので、電圧クランプ部は動作状態のままとなる。
【００５８】
ＤＵＴ２１に流れる電流値をＩｘと置き、可変抵抗スイッチトランジスタＰ３はオフのままと仮定するとＩｘは、次式(4)により求まる。
［数４］
Ｉｘ＝(Ｖclp−Ｖop)／Ｒ５
＝(7.5−4.5) [Ｖ]／75[Ω]
＝40[mA]              …(4)
【００５９】
このように、バイパス抵抗Ｒ５によって導通直後に上記ステップ１の駆動電流Ｉopおよび閾値電流より少ない電流ＩｘがＤＵＴ２１に流れるので、ＤＵＴ２１には導通の瞬間、過電流（突入電流）が発生しない。またレーザ発光の状態になっていないので、光出力がほとんど発生せず、熱的に破壊もされない。
【００６０】
ここで可変抵抗スイッチトランジスタＰ３の動作状態を確認する。
電圧クランプ部（ツェナーダイオードＤ１）のクランプ電流は、駆動電流Ｉopの一部がＤＵＴ２１に流れることから減少するが、電圧クランプ部２２は、以前として動作状態（電圧クランプ状態）になっている。
このときツェナーダイオードＤ２に流れるミラー電流は、クランプ電流の減少にともなって減少する。したがって抵抗Ｒ２に発生している電圧Ｖr2aは減少するが、ツェナー電圧Ｖz2はほぼ同じ値となるため、依然として電流駆動ライン１５ａとノードＮＤａ間の電圧は、０.７[Ｖ]以下である。よって可変抵抗スイッチトランジスタＰ３はオフし、そのソースとドレイン間の抵抗はほぼ無限大のままである。
【００６１】
上記状態において検出部５の出力ノードＮＤａの電圧を「Ｖopen2」とする。
この電圧Ｖopen2を、リセットライン８を介して電圧計９で測定する。
【００６２】
ここで電圧Ｖopen2を算出する。まず、抵抗Ｒ２に発生している電圧Ｖr2bは、電流減少分を考慮すると次式(5-1)のようになる。ここで、電流減少分に対応した電圧差をΔＶおくと、前述した式(3-1)および式(4)を用いた次式(5-2)により電圧Ｖr2bの値が算出できる。
【００６３】
［数５］
Ｖr2b＝Ｒ２*(Ｉop／2−Ｉｘ／2)
＝Ｒ２*(Ｉop／2)−Ｒ２*(Ｉｘ／2)…(5-1)
Ｖr2b＝Ｖr2a−ΔＶ
＝0.32[Ｖ]−8[Ω]*(40[mA]／2)
＝0.32[Ｖ]−0.16[Ｖ]
＝0.16[Ｖ]                      …(5-2)
【００６４】
よって、このときの出力ノードＮＤａの電圧Ｖopen2は次式(6)の値をとる。
【００６５】
［数６］
Ｖopen2＝Ｖｚ+Ｖr2b
＝Ｖopen1−ΔＶ
＝7.12[Ｖ]−0.16[Ｖ]
＝6.96[Ｖ]          …(6)
【００６６】
上記より、ＤＵＴ２１の通電が非導通の状態から導通の状態に変化した場合、検出部５の出力ノードＮＤａの電圧がΔＶ(＝１６０[mV])だけ違うため、この差分を検出することにより導通状態になっていることを確認することができる。
【００６７】
＜ステップ４＞
上記ステップ３にて導通状態が確認できれば、ＤＵＴ２１の電流駆動ラインは復帰したことになるので、リセット状態を設定し、ステップ１の通常動作状態に戻す。
【００６８】
リセット状態にするには、検出部５の出力ノードＮＤａに、リセットライン８を介して、リセットパルス発生手段１０（または外部のテスタ等）を用いてリセットパルスを入力する。リセットの設定は、検出部５の出力ノードＮＤａの電圧を一時的にローレベル（ＧＮＤレベル近く）にすればよいことから、リセットパルス発生手段１０の代わりにスイッチ回路でも実現できる。
【００６９】
一旦リセット状態になると、波形整形部３のダイオードＤ３は逆バイアスとなるのでオンしないため、可変抵抗スイッチトランジスタＰ３のゲート電圧Ｖｇは、抵抗Ｒ４とゲートのキャパシタＣ１との時定数で徐々にハイレベルからローレベルにゆっくりと変化する。これに合わせて可変抵抗スイッチトランジスタＰ３のソースＳとドレインＤ間の抵抗は、無限大から徐々に小さくなる。これは、ＰＭＯＳトランジスタ（可変抵抗スイッチトランジスタＰ３）のソースＳとドレインＤ間の抵抗が、ゲート・ソース間電圧Ｖgsから閾値電圧Ｖthを引いた電圧の逆数に比例するためである。そして、可変抵抗スイッチトランジスタＰ３のソースＳとドレインＤ間の抵抗は、最終的にはオン抵抗（約１[Ω]）になる。
これにより、電圧クランプ部２２および検出部５に流れていた電流は全てＤＵＴ２１に流れるようになり、電圧クランプ部がオフ（電圧クランプ状態が解除）する。
【００７０】
以上の動作によって、導通時に４０[mA]がＤＵＴ２１に流れ、その後リセット開始によって徐々にＤＵＴ２１への駆動電流が増加し、電流駆動ライン１５ａに蓄積された電荷をゆっくりディスチャージし、やがて電流源１の電流と同じ電流がＤＵＴ２１に流れる。
その結果、コンタクトが接続してＤＵＴ２１の通電が非導通から導通に変化したときに、ＤＵＴ２１には過電流が流れないまま上記ステップ１の状態となる。
【００７１】
本実施の形態によれば、以上ステップ１からステップ４の動作によって予測できない非導通から導通時に発生する過電流（突入電流）を回避し、半導体レーザを保護することができる。
また、下記表１に示すように、ステップ１において検出部５の出力ノードＮＤａの電圧は０[Ｖ]、ステップ２とステップ３において検出部５の出力ノードＮＤａの電圧はいずれもツェナーダイオードＤ１またはＤ２のツェナー電圧とほぼ同じになる。
【００７２】
［表１］
ステップ１    ：  導通時  ０[Ｖ]、
ステップ２，３：非導通時  約７〜７.１[Ｖ]
【００７３】
この結果により、コンタクトプローブ２２ａおよび２２ｂとＤＵＴ２１の端子との間が非導通になったことが確認できる。この非導通の発生の度合い（回数）を利用し検査装置の保守メンテナンスの目安、たとえばコンタクトプローブの交換時期などを見積もることが容易となる。
【００７４】
［第２実施形態］
図３は、第２実施形態における駆動回路図である。
第１実施形態との回路上の変更内容は、可変抵抗部内にバイパス抵抗Ｒ５（図２参照）が省略されている点と、検出部５Ａの出力ノードＮＤａの電位差をモニタする際にオフセット電圧を付与する抵抗Ｒ２（図２参照）を省略している点である。また、第１実施形態でも可能であるが、ここではリセット部６がテスタ等、駆動回路以外の検査装置の機能として実現されている。
【００７５】
このように構成される駆動回路の動作の概略を、図３を用いて説明する。なお動作上、第１実施形態と共通の部分が多数含まれるので、その部分に関しては、省略または簡略する。
【００７６】
第１実施形態と同様に、コンタクトプローブ２２ａおよび２２ｂがＤＵＴ２１の端子から離れて非導通状態になって、ＤＵＴ２１への通電が遮断されたと仮定する。
この時、電圧クランプ部が動作し、検出部５Ａの出力ノードＮＤａにはツェナーダイオードＤ１のクランプ電圧とほぼ同じ電圧が発生する。この電圧レベルの変化は、波形整形部３を介して瞬時に可変抵抗スイッチトランジスタＰ３のゲートに達し、可変抵抗スイッチトランジスタＰ３はオフし、そのソースＳとドレインＤ間の抵抗はほぼ無限大となる。
【００７７】
上記状態において、検出部５Ａの出力ノードＮＤａの電圧Ｖopen1を、リセットライン８を介して電圧計９で測定することにより外部より、検査装置上で、何らかの原因で電流駆動ラインが非導通状態になっていることが確認できる。
【００７８】
つぎに、テスタ等の外部制御回路から、検出部５Ａの出力ノードＮＤａクランプ電圧が発生してから所定時間後に、そのリセットパルス発生手段１０を用いて検査装置をリセット状態にする。この時、検出部５Ａの出力ノードＮＤａの電圧は０[Ｖ]になる。コンタクトプローブ２２ａおよび２２ｂとＤＵＴ２１の端子との間の接触が復帰し導通状態になっていれば、ＤＵＴ２１には駆動電流Ｉopが流れる。
一旦リセット状態になると、第１実施形態と同様に、可変抵抗スイッチトランジスタＰ３のゲート電圧Ｖｇは、抵抗Ｒ４とゲートのキャパシタＣ１との時定数で徐々にハイレベルからローレベルになる。これに合わせて可変抵抗スイッチトランジスタＰ３のソースＳとドレインＤ間の抵抗は、無限大から徐々に小さくなり、最終的にはオン抵抗（約１[Ω]）となる。
【００７９】
コンタクトプローブ２２ａおよび２２ｂとＤＵＴ２１の端子との間の接触が復帰しなければ、可変抵抗スイッチトランジスタＰ３はオフのままである。つまり、コンタクトプローブ２２ａおよび２２ｂとＤＵＴ２１の端子との間が非導通状態の時は、ＤＵＴ２１には電流が流れないので、電圧クランプ部は動作するが、リセットパルス発生手段１０を用いてリセットライン８をローレベルに落としても、可変抵抗スイッチトランジスタＰ３はオンしない。
【００８０】
本実施の形態においても、第１実施形態と同様、コンタクトプローブ２２ａおよび２２ｂとＤＵＴ２１の端子との間の接触が離れ、再度接触したときに、リセットが開始され徐々にＤＵＴ２１への駆動電流が増加し、電流駆動ラインに蓄積された電荷をゆっくりディスチャージし、やがて電流源１の電流と同じ電流がＤＵＴ２１に流れる。このため、非導通から導通時に発生する過電流（突入電流）を回避し、半導体レーザ（ＤＵＴ２１）を保護することができる。
【００８１】
［第３実施形態］
図４は、第３実施形態における駆動回路図である。
第１実施形態からの変更内容は、検出部５ＢにおいてツェナーダイオードＤ２と抵抗Ｒ２（図２参照）を抵抗Ｒ２０で置き換えている点と、リセットライン８およびリセット部６を省略している点である。
【００８２】
動作上の変更内容は、非導通から導通状態に復帰する際、外部からの制御回路で復帰するのではなく、モニタ電圧値に応じて自動的に復帰する点である。したがって、図４においては、リセットする必要がないので、図２に示すリセットライン８、電圧測定用の電圧計９およびリセットパルス発生手段１０等は不要となる。
【００８３】
この自動復帰のために構成として、電圧クランプ部２内の検出部５Ａの出力ノードＮＤａと基準電圧の供給ライン１５ｂとの間に接続されている回路素子を抵抗Ｒ２０のみにしている。
抵抗Ｒ２０の値は、駆動電流ライン１５ａとＤＵＴ２１が非導通になって電圧クランプ部が動作し、電流源１から供給している駆動電流の約半分が抵抗Ｒ２０に流れた時、出力ノードＮＤａの電圧値がクランプ電圧Ｖclpに近く、かつ、その差がカレントミラー回路のＰＮＰトランジスタＰ２の飽和電圧約０.３[Ｖ]以下となるような値に設定する。
たとえば、駆動電流Ｉop＝８０[mA]、クランプ電圧Ｖclp＝７.５[Ｖ]（＝６.８[Ｖ]+０.７[Ｖ]）とした場合、クランプ時に抵抗Ｒ２０に発生する電圧Ｖ20aは次式(7-1)、よって抵抗Ｒ２０の値は次式(7-2)により設定される。
【００８４】
［数７］
Ｖ20a＝7.5[Ｖ]−0.3[Ｖ]
＝7.2[Ｖ]          …(7-1)
Ｒ２０＝Ｖ20a／(Ｉop／2)
＝7.2[Ｖ]／(80[mA]／2)
＝180[Ω]        …(7-2)
【００８５】
このように構成される駆動回路の動作の概略を、図４を用いて説明する。
なお動作上、第１実施形態と共通の部分が多数含まれるので、その部分に関しては、省略または簡略する。
【００８６】
第１実施形態と同様に、コンタクトプローブ２２ａ及び／又は２２ｂがＤＵＴ２１の端子から離れて非導通状態になって、ＤＵＴ２１への通電が遮断されたと仮定する。
この時、電圧クランプ部が動作し、検出部５Ｂの出力ノードＮＤａと基準電圧の供給ライン１５ｂとの間に接続された抵抗Ｒ２０には約７.２[Ｖ]の電圧が発生する。その出力電圧は、波形整形部３を介して瞬時に可変抵抗スイッチトランジスタＰ３のゲートに達し、可変抵抗スイッチトランジスタＰ３はオフし、そのソースＳとドレインＤ間の抵抗はほぼ無限大となる。
【００８７】
つぎに、コンタクトプローブ２２ａおよび２２ｂとＤＵＴ２１の端子との間が導通になったと仮定する。
この時、可変抵抗スイッチトランジスタＰ３はオフの状態のままで、ＤＵＴ２１には電流値Ｉopより少ない電流約４０[mA]が流れる。同時に抵抗Ｒ２０に流れる電流は、４０[mA]からその分を引いた電流すなわち、約２０[mA]（＝４０[mA]−２０[mA]／２）に減少するので、検出部５Ｂの出力ノードＮＤａの電圧Ｖ20bは次式(8)に示す値をとる。
【００８８】
［数８］
Ｖ20b＝20[mA]*180[Ω]
＝3.6[Ｖ]        …(8)
【００８９】
その電圧Ｖ20bの値は、可変抵抗スイッチトランジスタＰ３のゲートＧとソースＳ間電圧Ｖgs間の電圧を閾値電圧Ｖthの絶対値より大きくするものである。電圧Ｖ20bへのレベル変化は、波形整形部３を介して、抵抗Ｒ４とキャパシタＣ１の時定数で徐々に可変抵抗スイッチトランジスタＰ３のゲートに達する。このときダイオードＤ３は逆バイアスとなるのでオンしない。
【００９０】
これに合わせて可変抵抗スイッチトランジスタＰ３のソースＳとドレインＤ間の抵抗は、無限大から徐々に小さくなり、またＤＵＴ２１に流れる電流は徐々に増加し、抵抗Ｒ２０に流れる電流はその分減少する。
よって、検出部５Ｂの出力ノードＮＤａの電圧Ｖ20bは３.６[Ｖ]よりさらに下がっていく。
このようにして可変抵抗スイッチトランジスタＰ３のソースＳとドレインＤ間の抵抗は、最終的にはオン抵抗（約１[Ω]）となる。この時、電圧クランプ部に流れる電流はすべてＤＵＴ２１に流れ、電圧クランプ部はオフする。
【００９１】
以上の動作によって、導通時に４０[mA]がＤＵＴ２１に流れ、その後は徐々にＤＵＴ２１への駆動電流が増加し、電流駆動ライン１５ａに蓄積された電荷をゆっくりディスチャージし、やがて電流源１の電流と同じ電流がＤＵＴ２１に流れる。このため、非導通から導通時に発生する過電流（突入電流）を回避し、半導体レーザを保護することができる。
【００９２】
［第４実施形態］
図５は、第４実施形態における駆動回路図である。
第１実施形態からの変更内容は、ＤＵＴ２１がアノードコモンで、そのカソードＫから駆動電流をシンクして使用する点である。したがって回路は第１実施形態の図１と比較して、電源電圧Ｖccと電源電圧Ｖeeに対し、回路要素の接続関係が対称となる。
回路図上での変更内容は、検出部５内のカレントミラー回路がＮＰＮトランジスタＰ１１,Ｐ１２を有し、可変抵抗部４の可変抵抗部４内の可変抵抗スイッチが、Ｎチャネル・エンハンスメント型ＭＯＳＦＥＴＰ３３となり、その制御電圧に合わせて、波形整形部３のダイオードＤ３の向きが逆となっている点である。またリセット部６内のスイッチは、負電源とＧＮＤ間をショートする必要があり、ＮＰＮトランジスタを使用できないので、代わりに任意のスイッチ回路Ｓ１、たとえばフォトモスリレーなどを使用することが好ましい。
【００９３】
なお基本動作は、第１実施形態と同一であるため、省略する。
【００９４】
［第５および第６実施形態］
このような変更は、第２および第３実施形態に対しても同様に実施でき、その場合の回路を、それぞれ図６と図７に示す（図６：第５実施形態、図７：第６実施形態）。
【００９５】
以下、動作の相違点を、箇条書きでまとめて記述する。
（１）第１および第４の実施形態では、デバイス（ＤＵＴ２１）と駆動回路１０２との間において非導通（コンタクト不良）が発生した場合、電圧クランプ部が動作状態になり、その時流れるクランプ電流を利用し、その電圧クランプ部の出力電圧を取り出す。
（２）その出力電圧をモニタすることで、その非導通を検出する。
（３）また同時に、その出力電圧は波形整形部３を介して可変抵抗部４を制御し、デバイス（ＤＵＴ２１）への駆動電流を制限できる準備を行なう。
（４）その状態は、電流駆動ラインが復帰（導通）した場合において、たとえば外部からリセットをかけるまで保持される。
（５）電流駆動ラインが復帰（導通）した場合において、可変抵抗部４によって電流が制限されるため、デバイス（ＤＵＴ２１）には、所定の電流より少ない電流が流れる。また、電圧クランプ部に流れる電流は、その分減少したことになり、その検出部５側の電流変化をモニタすることで導通したことを検出する。なお、電圧クランプ部には電流が流れているので、動作したままとなっている。
（６）電流駆動ラインが復帰（導通）したことが確認できた場合、たとえば外部からリセットをかけると、可変抵抗部４の抵抗値は、徐々に小さくなっていく。それに合わせてデバイス（ＤＵＴ２１）の電流は徐々に増加し、電流駆動ラインに蓄積された電荷をゆっくりディスチャージ（過電流「突入電流」が流れないよう）し、やがて所定の電流値となる。その時、電流駆動ライン間の電圧はデバイス（ＤＵＴ２１）の動作電圧となるので電圧クランプ部はオフする。
【００９６】
第２および第５実施形態では、
（１）デバイス（ＤＵＴ２１）と駆動回路１０２との間において非導通（コンタクト不良）が発生した場合、電圧クランプ部が動作状態になり、その時流れるクランプ電流を利用し、その電圧クランプ部の出力電圧を取り出す。
（２）その出力電圧をモニタすることで、その非導通を検出する。
（３）また同時に、その出力電圧は波形整形部３を介して可変抵抗部４を制御し、デバイス（ＤＵＴ２１）への駆動電流を遮断する。
（４）その状態は、電流駆動ラインが復帰（導通）した場合において、外部からリセットをかけるまで保持される。
（５）電流駆動ラインが復帰（導通）した場合において、たとえば外部からリセットをかけると、可変抵抗部４の抵抗値は、徐々に小さくなっていく。それにあわせてデバイス（ＤＵＴ２１）の電流は徐々に増加し、電流駆動ラインに蓄積された電荷をゆっくりディスチャージ（過電流「突入電流」が流れないよう）し、やがて所定の電流値となる。その時、電流駆動ライン間の電圧はデバイス（ＤＵＴ２１）の動作電圧となるので電圧クランプ部はオフする。
【００９７】
第３および第６実施形態では、
（１）デバイス（ＤＵＴ２１）と駆動回路１０２との間において非導通（コンタクト不良）が発生した場合、電圧クランプ部が動作状態になり、その時流れるクランプ電流を利用し、その電圧クランプ部の出力電圧を取り出す。なおその出力電圧値はクランプ電流値に比例した値となるように構成されている。
（２）また同時に、その出力電圧は波形整形部３を介して可変抵抗部４を制御し、デバイス（ＤＵＴ２１）への駆動電流を制限する。
（３）その状態は、電流駆動ラインが復帰（導通）するまで保持される。
（４）電流駆動ラインが復帰（導通）した場合において、可変抵抗部４によって電流が制限されるため、デバイス（ＤＵＴ２１）には、所定の電流より少ない電流が流れる。また、電圧クランプ部に流れる電流は、その分減少し、それに応じて電圧クランプ部の出力電圧が下がるので、波形整形部３を介して可変抵抗部４を構成するＰＭＯＳトランジスタがオン状態となる。
（５）これに合わせて可変抵抗部４の抵抗値が小さくなり、デバイス（ＤＵＴ２１）へ流れる駆動電流がより増加する。
（６）これら一連の動作によって可変抵抗部４の抵抗値が徐々に小さくなっていく。それによりデバイス（ＤＵＴ２１）の電流は徐々に増加し、電流駆動ラインに蓄積された電荷をゆっくりディスチャージ（過電流「突入電流」が流れないよう）し、やがて所定の電流値となる。その時、電流駆動ライン間の電圧はデバイス（ＤＵＴ２１）の動作電圧となるので電圧クランプ部はオフする。
第３および第６実施形態では、非導通から導通状態に復帰する際、外部からの制御回路で復帰するのではなく、自己完結で復帰する。
【００９８】
本発明の実施形態によれば、検査のスループットをあげ、かつローコストに半導体レーザなどに代表とされるデバイス（ＤＵＴ２１）に対し、その電流駆動ラインが非導通から導通時に発生する過電流（突入電流）を防止して、その劣化を防ぐことができる。
また、駆動回路を構成している回路ブロックは、その回路ブロック用電源が不要となるので、回路規模が小さくなり装置のコストダウンとなる。
さらに、回路構成を変えるだけで、アノードコモンまたはカソードコモンのデバイス（ＤＵＴ２１）をいずれも対応できる。
【００９９】
第１、第２、第４および第５の実施形態の駆動回路は、電流駆動ラインが非導通になったことが検出でき、また外部よりリセットをかけ、もとの電流駆動状態に設定できるので、この非導通の発生の度合い（回数）を利用し検査装置の保守メンテナンスのパラメータ（たとえばコンタクトプローブの交換時期など）とすることもできる。
第１、第２、第４および第５の実施形態の駆動回路は、リセット時において、出力回路に過電流回避用の対策回路が不要で装置のコストダウンとなる。
第１、第４の実施形態の駆動回路は、電流駆動ラインが非導通状態から復帰し導通状態となった時を電気的に検出することができるので、検査のスループットをあげることができる。
【０１００】
第１、第４の実施形態の駆動回路は、電流駆動ラインが非導通になった時、デバイス（ＤＵＴ２１）への電流を遮断したままとなり、そのまま外部よりリセットした場合、徐々に電流を流すのでサージが発生しないため、一旦出力回路をオフする必要がなく、検査のスループットが悪化しない。
第２、第５の実施形態の駆動回路は、電流駆動ラインが非導通になった時、デバイス（ＤＵＴ２１）への電流を制限したままとなり、そのまま外部よりリセットした場合、徐々に電流を流すのでサージが発生しないため、一旦出力回路をオフする必要がなく、検査のスループットが悪化しない。
第３および第６の実施形態の駆動回路は、電流駆動ラインが非導通から導通状態に復帰する際、外部からの制御回路で復帰するのではなく、自己完結で復帰する点である。従ってリセットする必要がないので検出ライン、電圧測定用の電圧計、リセットパルス発生手段は不要で、装置システムの簡略化および装置のコストダウンとなる。
【図面の簡単な説明】
【０１０１】
【図１】第１実施形態の駆動回路の構成を示すブロック図である。
【図２】図１の具体例を示す回路図である。
【図３】第２実施形態における駆動回路図である。
【図４】第３実施形態における駆動回路図である。
【図５】第４実施形態における駆動回路図である。
【図６】第５実施形態における駆動回路図である。
【図７】第６実施形態における駆動回路図である。
【図８】半導体レーザの検査時における駆動回路例を示す図である。
【図９】図８を簡略化した等価回路図である。
【図１０】図８の他の等価回路図である。
【図１１】出力電圧と電流との時間変化を示すグラフである。
【図１２】サージ除去回路を付加した駆動回路の等価回路図である。
【図１３】特許文献１に記載されている駆動回路を示す図である。
【符号の説明】
【０１０２】
１…電流源、３…波形整形部、４,４Ａ…可変抵抗部、５,５Ａ…検出部、６…リセット部、８…リセットライン、９…電圧計、１０…リセットパルス発生手段、１５ａ, ２３ａ,２３ｂ…電流駆動ライン、１５ｂ…基準電圧の供給ライン、２１…半導体レーザ（ＤＵＴ）、２２…電圧クランプ部、２２ａ,２２ｂ…コンタクトプローブ、１０１…駆動回路、１０２…保護回路、１０３…ハンドラ、Ｄ１,Ｄ２…ツェナーダイオード、Ｄ３…ダイオード、Ｐ３…可変抵抗スイッチトランジスタ、Ｒ５…バイパス抵抗
【図１】
2006310685.tif 000003
【図２】
2006310685.tif 000004
【図３】
2006310685.tif 000005
【図４】
2006310685.tif 000006
【図５】
2006310685.tif 000007
【図６】
2006310685.tif 000008
【図７】
2006310685.tif 000009
【図８】
2006310685.tif 000010
【図９】
2006310685.tif 000011
【図１０】
2006310685.tif 000012
【図１１】
2006310685.tif 000013
【図１２】
2006310685.tif 000014
【図１３】
2006310685.tif 000015