(57)【要約】【課題】  少ない工数で耐圧を任意に調整できるダイオード、特に保護ダイオードを提供する。また、この保護ダイオードとバイポーラトランジスタを備えた半導体装置を提供する。【解決手段】  ダイオードは、接合を形成する一方の半導体層となるエピタキシャル成長された第１導電型の第１半導体層に、第１導電型の不純物が追加して導入されて成る。  このダイオードをバイポーラトランジスタの保護ダイオードに用いて半導体装置を構成する。【選択図】      図１
2006120733.tif 000002
【特許請求の範囲】
【請求項１】
接合を形成する一方の半導体層となるエピタキシャル成長された第１導電型の第１半導体層に、第１導電型の不純物が追加して導入されて成る
ことを特徴とするダイオード。
【請求項２】
接合を形成する一方の第１半導体層が、バイポーラトランジスタのエピタキシャル成長されたコレクタ層と同じ層で形成され、
前記第１半導体層にコレクタ層と同導電型の不純物がイオン注入により追加されて成る
ことを特徴とするダイオード。
【請求項３】
接合を形成する一方の第１半導体層が、バイポーラトランジスタのエピタキシャル成長されたコレクタ層と同じ層で形成され、
前記第１半導体層に、ベース層と同じ層で形成された第２半導体層を通してコレクタ層と同導電型の不純物がイオン注入により追加されて成る
ことを特徴とするダイオード。
【請求項４】
接合を形成する一方の第１半導体層が、バイポーラトランジスタのエピタキシャル成長されたコレクタ層と同じ層で形成され、
前記第１半導体層に、それぞれエミッタ層及びベース層と同じ層で形成された第３半導体層及び第２半導体層を通してコレクタ層と同導電型の不純物がイオン注入により追加されて成る
ことを特徴とするダイオード。
【請求項５】
前記接合が、前記第１導電型の第１半導体層と、該第１半導体層上に形成された第２導電型の第２半導体層とのｐｎ接合により形成されて成る
ことを特徴とする請求項１又は２記載のダイオード。
【請求項６】
前記接合が、前記第１導電型の第１半導体層と、該第１半導体層上に形成された第２導電型の第２半導体層とのｐｎ接合により形成されて成る
ことを特徴とする請求項３又は４記載のダイオード。
【請求項７】
前記接合が、第１半導体層と、該第１半導体層上に形成された金属層とのショットキ接合により形成されて成る
ことを特徴とする請求項１又は２記載のダイオード。
【請求項８】
前記接合が、前記第１半導体層と、前記第２半導体層を除去し後に前記第１半導体層上に形成された金属層とのショットキ接合により形成されて成る
ことを特徴とする請求項３又は４記載のダイオード。
【請求項９】
前記イオン注入後の活性化された不純物分布のピークが前記接合の近くに位置し、接合部境界での前記第１半導体層の不純物濃度が０．５〜３×１０１８ｃｍ−３の範囲にある
ことを特徴とする請求項２、３又は４記載のダイオード。
【請求項１０】
接合を形成する一方の半導体層となるエピタキシャル成長された第１導電型の第１半導体層に、第１導電型の不純物をイオン注入する工程と、
前記イオン注入した不純物を高速アニールで活性化する工程を有する
ことを特徴とするダイオードの製造方法。
【請求項１１】
接合を形成する一方の第１半導体層を、バイポーラトランジスタのエピタキシャル成長されたコレクタ層と同じ層で形成する工程と、
前記第１半導体層に、コレクタ層と同導電型の不純物をイオン注入する工程と、
前記イオン注入した不純物を高速アニールで活性化する工程を有する
ことを特徴とするダイオードの製造方法。
【請求項１２】
接合を形成する一方の第１半導体層を、バイポーラトランジスタのエピタキシャル成長されたコレクタ層と同じ層で形成する工程と、
前記第１半導体層上にベース層と同じ層からなる２半導体層を形成する工程と、
前記第２半導体層を通して前記第１半導体層にコレクタ層と同導電型の不純物をイオン注入する工程と、
前記イオン注入した不純物を高速アニールで活性化する工程を有する
ことを特徴とするダイオードの製造方法。
【請求項１３】
接合を形成する一方の第１半導体層を、バイポーラトランジスタのエピタキシャル成長されたコレクタ層と同じ層で形成する工程と、
前記第１半導体層に、ベース層と同じ層からなる第２半導体層と、エミッタ層と同じ層からなる第３半導体層とを順次形成する工程と、
前記第１半導体層に、前記第３半導体層及び前記第２半導体層を通してコレクタ層と同導電型の不純物をイオン注入する工程と、
前記イオン注入した不純物を高速アニールで活性化する工程を有する
ことを特徴とするダイオードの製造方法。
【請求項１４】
同一基板上にバイポーラトランジスタと該バイポーラトランジスタの保護素子が形成され、
前記保護素子が請求項１〜９のいずれかに記載されたダイオードで形成されて成る
ことを特徴とする半導体装置。
【請求項１５】
同一基板上にヘテロバイポーラトランジスタと該ヘテロバイポーラトランジスタの保護素子が形成され、
前記保護素子が請求項１〜９のいずれかに記載されたダイオードで形成されて成る
ことを特徴とする半導体装置。
【請求項１６】
同一基板上に化合物半導体ヘテロバイポーラトランジスタと該化合物半導体ヘテロバイポーラトランジスタの保護素子が形成され、
前記保護素子が請求項１〜９のいずれかに記載されたダイオードで形成されて成る
ことを特徴とする半導体装置。
【請求項１７】
同一基板上にエミッタ層がＩｎＰまたはＩｎＡｌＡｓで構成され、コレクタ層がＩｎＰで構成されたＩｎＰ系ダブルヘテロバイポーラトランジスタと、該ダブルヘテロバイポーラトランジスタの保護素子とを有し、
前記保護素子が請求項１〜９のいずれかに記載されたダイオードで形成されて成る
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばヘテロ接合バイポーラトランジスタ（以下、ヘテロバイポーラトランジスタという）はどのバイポーラトランジスタの保護素子に適用されるダイオードとその製造方法、例えばヘテロバイポーラトランジスタのバイポーラトランジスタと保護素子となるダイオードを一体に有する半導体装置に関する。
【背景技術】
【０００２】
一般に、例えば化合物半導体のヘテロバイポーラトランジスタ（ＨＢＴ）に対する保護素子としては、ダイオードが用いられている。ヘテロバイポーラトランジスタとその保護ダイオードとを有した半導体装置の例としては、同一半導体基板上に素子分離によって隔てられたヘテロバイポーラトランジスタと保護用ダイオードとを具備して構成される。保護用ダイオードとしては、ヘテロバイポーラトランジスタのｐｎ接合を利用して構成される。
【０００３】
一方、ヘテロバイポーラトランジスタに保護ダイオードを内蔵した半導体装置の他の例としては、特許文献１にも開示された構成のものも知られている。この半導体装置は、同一の半絶縁性の半導体基板上に素子分離領域によって隔てられたヘテロバイポーラトランジスタと保護用のｐｉｎダイオードとを具備して構成される。ｐｉｎダイオードは、ｐ層をＨＢＴのベース層で形成し、ｉ層をＨＢＴのコレクタ層で形成し、ｎ層をＨＢＴのサブコレクタ層で形成して構成される。この例ではｐｉｎダイオードは、ヘテロバイポーラトランジスタのエミッタとコレクタ間に接続されている。
【特許文献１】特開２００３−７８４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、化合物半導体のヘテロバイポーラトランジスタの保護素子として、ヘテロバイポーラトランジスタ（ＨＢＴ）のｐｎ接合を利用したダイオードを用いようとした場合、次のような問題点があった。例えばＨＢＴのエミッタ・ベース接合を利用したときには、このエミッタ・ベース接合の耐圧が３Ｖ程度と低すぎるため、何段か直列接続する必要があり、素子サイズが大きくなってしまう。また、ＨＢＴのベース・コレクタ接合を利用しようとすると、コレクタ層の不純物濃度が低すぎる（１×１０１６ｃｍ−２程度）ため、保護素子として適当でない。保護ダイオードの耐圧としては、４〜７Ｖ程度が望ましい。
【０００５】
一方、ヘテロバイポーラトランジスタのエピタキシャル構造を利用しないで保護ダイオードを作製しようとすると、エピタキシャル層を増やしたり、製造工程が複雑になるなどの問題点が多い。
また、ヘテロバイポーラトランジスタに保護用のｐｉｎダイオードを内蔵する特許文献１の構成の場合のも、製造工程が複雑であり、コストが高くなる虞れがあった。
【０００６】
本発明は、上述の点に鑑み、少ない工程数でダイオードの作製を可能し、またダイオード耐圧を任意に調整できるダイオードとその製造方法、さらのこのダイオードをヘテロバイポーラトランジスタなどのバイポーラトランジスタの保護ダイオードとして用いた半導体装置を提供するものである。
【課題を解決するための手段】
【０００７】
本発明に係るダイオードは、接合を形成する一方の半導体層となるエピタキシャル成長された第１導電型の第１半導体層に、第１導電型の不純物が追加して導入されて成ることを特徴とする。
【０００８】
本発明に係るダイオードの好ましい形態は、接合を形成する一方の第１半導体層がバイポーラトランジスタのエピタキシャル成長されたコレクタ層と同じ層で形成され、第１半導体層にコレクタ層と同導電型の不純物がイオン注入により追加された構成とする。
本発明に係るダイオードの他の好ましい形態は、接合を形成する一方の第１半導体層が、バイポーラトランジスタのエピタキシャル成長されたコレクタ層と同じ層で形成され、第１半導体層に、ベース層と同じ層で形成された第２半導体層を通してコレクタ層と同導電型の不純物がイオン注入により追加された構成とする。
本発明に係るダイオードの他の好ましい形態は、接合を形成する一方の第１半導体層が、バイポーラトランジスタのエピタキシャル成長されたコレクタ層と同じ層で形成され、第１半導体層にそれぞれエミッタ層（エミッタキャップ層を含む）及びベース層と同じ層で形成された第３半導体層及び第２半導体層を通してコレクタ層と同導電型の不純物がイオン注入により追加された構成とする。
【０００９】
上記接合は、第１導電型の第１半導体層と、この第１半導体層上に形成された第２導電型の第２半導体層とのｐｎ接合により形成することができる。
上記接合は、第１半導体層と、この第１半導体層上に形成された金属層とのショットキ接合により形成することができる。
本発明のダイオードにおいては、イオン注入後の活性化された不純物分布のピークが接合の近くに位置し、接合部境界での前記第１半導体層の不純物濃度が０．５〜３×１０１８ｃｍ−３の範囲にあることが好ましい。
【００１０】
本発明に係るダイオードの製造方法は、接合を形成する一方の半導体層となるエピタキシャル成長された第１導電型の第１半導体層に、第１導電型の不純物をイオン注入する工程と、イオン注入した不純物を高速アニールで活性化する工程を有することを特徴とする。
【００１１】
本発明に係るダイオードの製造方法の好ましい形態は、接合を形成する一方の第１半導体層を、バイポーラトランジスタのエピタキシャル成長されたコレクタ層と同じ層で形成する工程と、第１半導体層に、コレクタ層と同導電型の不純物をイオン注入する工程と、イオン注入した不純物を高速アニールで活性化する工程を有する。
本発明に係るダイオードの製造方法の他の好ましい形態は、接合を形成する一方の第１５導体層を、バイポーラトランジスタのエピタキシャル成長されたコレクタ層と同じ層で形成する工程と、第１半導体層上にベース層と同じ層からなる２半導体層を形成する工程と、第２半導体層を通して前記第１半導体層にコレクタ層と同導電型の不純物をイオン注入する工程と、イオン注入した不純物を高速アニールで活性化する工程を有する。
本発明に係るダイオードの製造方法の他の好ましい形態は、接合を形成する一方の第１半導体層を、バイポーラトランジスタのエピタキシャル成長されたコレクタ層と同じ層で形成する工程と、第１半導体層に、ベース層と同じ層からなる第２半導体層と、エミッタ層（エミッタキャップ層を含む）と同じ層からなる第３半導体層とを順次形成する工程と、第１半導体層に、第３半導体層及び第２半導体層を通してコレクタ層と同導電型の不純物をイオン注入する工程と、イオン注入した不純物を高速アニールで活性化する工程を有する。
【００１２】
本発明に係る半導体装置は、同一基板上にバイポーラトランジスタと該バイポーラトランジスタの保護素子が形成され、保護素子が上述したいずれかのダイオードで形成されて成ることを特徴とする。
【００１３】
本発明に係る半導体装置の好ましい形態は、同一基板上にヘテロバイポーラトランジスタと該ヘテロバイポーラトランジスタの保護素子が形成され、保護素子が上述したいずれかのダイオードで形成された構成とする。
本発明に係る半導体装置の他の好ましい形態は、同一基板上に化合物半導体ヘテロバイポーラトランジスタと該化合物半導体ヘテロバイポーラトランジスタの保護素子が形成され、保護素子が上述したいずれかのダイオードで形成された構成とする。
本発明に係る半導体装置の他の好ましい形態は、同一基板上にエミッタ層がＩｎＰまたはＩｎＡｌＡｓで構成され、コレクタ層がＩｎＰで構成されたＩｎＰ系ダブルヘテロバイポーラトランジスタと、該ダブルヘテロバイポーラトランジスタの保護素子とを有し、保護素子が上述したいずれかのダイオードで形成された構成とする。
【発明の効果】
【００１４】
本発明に係るダイオードによれば、接合を形成する一方の半導体層となるエピタキシャル成長された第１導電型の第１半導体層に、第１導電型の不純物を追加導入して構成するので、導入条件を調節することで、ダイオードの耐圧を任意に調整することができる。
【００１５】
本発明のダイオードを、バイポーラトランジスタのコレクタ・ベース接合を利用して構成するときは、コレクタ層と同じ層で形成した第１半導体層にコレクタ層と同導電型の不純物をイオン注入で追加導入することで、ダイオード耐圧を任意に調整できる。
また、バイポーラトランジスタのコレクタ層を用いてその上に金属を形成したショットキ接合を利用して構成するときも、同様にダイオード耐圧を任意に調整できる。
従って、保護ダイオードとして、適切な耐圧を有した保護ダイオードを提供することができる。
【００１６】
イオン注入後の活性化された不純物分布のピークが接合の近くに位置し、接合部境界での第１半導体層の不純物濃度を、０．５〜３×１０１８ｃｍ−３の範囲にすることにより、保護ダイオードとしての適正な耐圧が得られる。
【００１７】
本発明に係るダイオードの製造方法によれば、接合を形成する一方の半導体層、例えばバイポーラトランジスタのコレクタ・ベース接合を利用する場合のコレクタ層と同じ層で形成した半導体層への不純物のイオン注入条件を調整することで、任意にダイオード耐圧を調整できるので、少ない工程数で半導体ウェハ上に適切なダイオード対或る耐圧を有するダイオード、例えば保護ダイオードを作製することができる。イオン注入後の不純物の活性化に高速アニール、いわゆるＲＴＡを用いることにより、エピタキシャル層の急峻性、電極およびオーミックコンタクトの変質を防止することができ、信頼性の高いダイオードを作製することができる。
【００１８】
本発明に係る半導体装置によれば、例えばヘテロバイポーラトランジスタ、化合物半導体ヘテロバイポーラトランジスタ、あるいはＩｎＰ系のダブルヘテロバイポーラトランジスタなどのバイポーラトランジスタの保護ダイオードを、上述の本発明のダイオードで形成されるので、適切な耐圧の保護ダイオードを組み込むことができ、かつ保護ダイオードの素子面積を小さくできる。したがって、半導体装置のより小型化を図ることができる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して、本発明の実施の形態を説明する。
【００２０】
図１に、本発明に係るダイオードの第１実施の形態を示す。本例はＩｎＰ系のヘテロバイポーラトランジスタ（ＨＢＴ）の保護ダイオードに適用した場合である。
本実施の形態に係る保護ダイオード１は、半絶縁性の半導体基板２上にそれぞれＨＢＴの不純物ドープされたサブコレクタ層と同じ層による第１導電型の第１の半導体層３、不純物ドープされたコレクタ層と同じ層による第１導電型の第２の半導体層４、不純物ドープされたベース層と同じ層による第２導電型の第３の半導体層５が順次エピタキシャル成長により形成された構造を有する。
半絶縁性の半導体基板２は例えばＩｎＰ等で形成され、第１の半導体層３（サブコレクタ層と同じ）は例えば膜厚が３００ｎｍ程度、不純物濃度が１×１０１９ｃｍ−３程度のｎ＋ＩｎＧａＡｓまたはｎ＋ ＩｎＰで形成され、第２の半導体層４（コレクタ層と同じ）は例えば膜厚が４００ｎｍ程度、不純物濃度が１×１０１６ｃｍ−３程度のｎ―ＩｎＰで形成され、第３の半導体層５（ベース層と同じ）は例えば膜厚が５０ｎｍ程度、不純物濃度が２×１０１９ｃｍ−３程度のｐ＋ＩｎＧａＡｓで形成される。
【００２１】
ベース層と同じ第３の半導体層５及びコレクタ層と同じ第２の半導体層４は、選択エッチングによりメサ型に形成される。サブコレクタ層と同じ第１の半導体層３上には一方の電極、すなわち第１の半導体層３へのオーミック電極７が形成される。この電極７は例えばＨＢＴのコレクタ電極と同じＴｉ／Ｐｔ／Ａｕ（膜厚は５０ｎｍ／５０ｎｍ／２００ｎｍ）の積層金属で形成される。
【００２２】
そして、第２の半導体層４（コレクタ層と同じ）中には第３の半導体層５（ベース層と同じ層）を通して第２の半導体層４の導電型と同じ不純物をイオン注入により追加導入したイオン注入領域８が形成される。このイオン注入する不純物としては、第２の半導体層４がｎ型の場合、Ｓｉなどのｎ型不純物とすることができる。このイオン注入された不純物の分布は、第２の半導体層４と第３の半導体層５とにより生成形成される接合部の付近（ＨＢＴのベース・コレクタの接合付近に対応する）で最大値がおよそ０．５〜３×１０１８ｃｍ−３程度になるように設定される。この接合付近の最大値の不純物濃度は、第３の半導体層５（ベース層と同じ層）の不純物濃度よりも１桁以上小さいため、キャリア補償によって第３の半導体層５の濃度が大幅に下がることはない。
【００２３】
接合付近の第２の半導体層４の不純物濃度を０．５〜３×１０１８ｃｍ−３程度の範囲とすることにより、保護ダイオードとしての適正な耐圧（４Ｖ〜７Ｖ）が得られる。０．５×１０１８ｃｍ−３より低い濃度であると耐圧が高くなり、３×１０１８ｃｍ−３より高い濃度であると耐圧が低くなると供に上述した第３の半導体層５の濃度が下がってしまう。
【００２４】
また、イオン注入された不純物の活性化には、高速アニール、いわゆるＲＴＡ（Rapid Thermal Annealing)法を用いることにより、エピタキシャル層の接合の急峻性などに影響を与えることを防止することができる。第３の半導体層５の表面には他方の電極、すなわち第３の半導体層５へのオーミック電極９が形成される。このオーミック電極９は、例えばベース電極と同じＴｉ／Ｐｔ／Ａｕ（膜厚は例えば５０ｎｍ／５０ｎｍ／２００ｎｍ程度）の積層金属で形成される。
【００２５】
本実施の形態では、このようにして、第１導電型の第２の半導体層４と第２導電型の第３の半導体層５との間にｐｎ接合が形成された保護ダイオード１が構成される。
【００２６】
本実施の形態に係る保護ダイオード１によれば、第２の半導体層４と第３の半導体層５間の接合部（コレクタ・ベース接合部に対応する）が元の第２の半導体層（コレクタ層と同じ層）４よりも高い不純物濃度を有するｐｎ接合で形成されるので、逆方向バイアス時のダイオード耐圧がヘテロバイポーラトランジスタの保護素子として適当な値、例えば４Ｖ〜７Ｖとなる。ダイオード耐圧は、第２の半導体層４に追加注入する不純物濃度で調整されるので、任意の耐圧を設定することができる。
【００２７】
図２に、本発明に係るダイオードの第２実施の形態を示す。本例もＩｎＰ系のヘテロバイポーラトランジスタ（ＨＢＴ）の保護ダイオードに適用した場合である。
本実施の形態に係る保護ダイオード１１は、図１の第３の半導体層５（ベース層と同じ層）が除去された後の第２の半導体層４（コレクタ層と同じ層）上にショットキ電極１２を形成し、ショットキ接合型の保護ダイオードとして構成される。ショットキ電極１２は、例えば図１の第３の半導体層５上のオーミック電極９と同じ積層金属で形成することができる。その他の構成は、図１と同様であるので対応する部分には同一符号を付して重複説明を省略する。
【００２８】
本実施の形態に係るショットキ接合型の保護ダイオード１１においても、第１実施の形態と同様に、第２の半導体層４とショットキ電極１２間の接合部が元の第２の半導体層（コレクタ層と同じ層）４よりも高い不純物濃度を有するショットキ接合で形成されるので、逆方向バイアス時のダイオード耐圧がヘテロバイポーラトランジスタの保護素子として適当な値、例えば４Ｖ〜７Ｖとなる。また、ダイオード耐圧は、第２の半導体層４に追加注入する不純物濃度で調整されるので、任意の耐圧を設定することができる。
【００２９】
図３に、ＩｎＰ系のヘテロバイポーラトランジスタと第１実施の形態の保護ダイオードを同一基板上に具備した半導体装置の製造方法の第１実施の形態を示す。
先ず、図３Ａに示すように、半絶縁性の半導体基板２２上にエピタキシャル成長により順次サブコレクタ層２３、コレクタ層２４、ベース層２５、エミッタ層２６及びエミッタキャップ層２７を積層して形成した後、エミッタキャップ層２７及びエミッタ層２６を選択的にメサエッチングして、ヘテロバイポーラトランジスタ形成領域１５に対応する部分にエミッタメサ部２８を形成する。
【００３０】
本例では、半絶縁性の半導体基板２２としてＩｎＰなどの基板が用いられる。サブコレクタ層２３は例えば膜厚が３００ｎｍ程度、不純物濃度が１×１０１９ｃｍ−３程度のｎ＋ ＩｎＧａＡｓ層で形成し、コレクタ層２４は例えば膜厚が４００ｎｍ程度、不純物濃度が１×１０１６ｃｍ−３程度のｎ- ＩｎＰ層で形成する。ベース層２５は例えば膜厚が５０ｎｍ程度、不純物濃度が２×１０１９ｃｍ−３程度のｐ＋ＩｎＧａＡｓ層で形成する。エミッタ層２６は例えば膜厚５０ｎｍ程度、不純物濃度が５×１０１７ｍ−３程度のｎ- ＩｎＰ層で形成し、エミッタキャップ層２６は例えば膜厚が１００ｎｍ程度、不純物濃度が１×１０１９ｃｍ−３程度のｎ＋ＩｎＧａＡｓ層で形成する。
【００３１】
次に、図３Ｂに示すように、保護ダイオード形成領域１６に対応する部分において、ベース層２５を通してコレクタ層２４にコレクタ層と同導電型の不純物、本例ではｎ型不純物のＳｉイオンをイオン注入してコレクタ層４にイオン注入領域８を形成する。注入条件は、イオン注入プロファイルのビークがコレクタ・ベース接合ｊ付近に位置し、活性化後のピーク濃度が２×１０１８ｃｍ−３程度になるように調整する。次いで、ＲＴＡによる熱処理でイオン注入した不純物、いわゆるキャリアを活性化させる。
【００３２】
次に、図３Ｃに示すように、既存の方法を用いてベース層２５及びコレクタ層２４に対して選択的にメサエッチングを行い、ヘテロバイポーラトランジスタ形成領域１５に対応する部分において、エミッタメサ部２８より面積の大きいベースコレクタメサ部２９を形成し、保護ダイオード形成領域１６において、同様にベースコレクタメサ部に対応したメサ部３０を形成する。また、ヘテロバイポーラトランジスタ形成領域１５及び保護ダイオード形成領域１６にわたるサブコレクタメサ部３３を形成する。次いで、ヘテロバイポーラトランジスタ形成領域のエミッタキャップ層２７上にエミッタ電極３１を形成し、ベース層２５上にベース電極３２を形成する。また保護ダイオード形成領域１６のメサ部３０のベース層２５と同じ層からなる第２の半導体層５上にベース電極３２と同じメタルによるダイオードの他方の電極９を形成する。さらに、ベースコレクタメサ部２９とメサ部３０の間に対応するサブコレクタ層２３上にヘテロバイポーラトランジスタのコレクタ電極となり、保護ダイオードの一方の電極となる共通電極７を形成する。
【００３３】
このようにして、同一の基板上にコレクタ層２４とベース層２５とエミッタメサ部２８とからなるダブルヘテロバイポーラトランジスタ４１と、その保護素子であるコレクタ層２４と同じ層による第１の半導体層４及びベース層２５と同じ層からなる第２の半導体層５からなり、ｐｎ接合を有したる保護ダイオード１とを具備した半導体装置４２を得る。
【００３４】
なお、サブコレクタ層２３上に夫々ヘテロバイポーラトランジスタ４１のコレクタ電極と、保護ダイオード１の一方の電極を形成し、ヘテロバイポーラトランジスタ４１と保護ダイオード１との間に対応するサブコレクタ層２３に素子分離領域（図示しない）を形成し、ヘテロバイポーラトランジスタ４１と保護ダイオード１とを配線で接続するようにして半導体装置を製造することもできる。
【００３５】
ところで、エミッタ層の幅の微細化のためにはエミッタ電極（エミッタメタル）を最初に形成し、エミッタ電極をマスクとしてエミッタメサ部を形成するためのメサエッチングを行うのが一般的である。この場合には２つの製造方法が考えられる。次に、その製造方法を説明する。
【００３６】
図４に、その１つの製造方法を示す。すなわち、上述と同様のＩｎＰ系ヘテロバイポーラトランジスタとその保護ダイオードを具備した半導体装置の製造に適用した第２実施の形態を示す。
先ず、図４Ａに示すように、図３Ａと同様に半絶縁性の半導体基板２２上にエピタキシャル成長により順次サブコレクタ層２３、コレクタ層２４、ベース層２５、エミッタ層２６及びエミッタキャップ層２７を積層して形成する。次いで、保護ダイオード形成領域１６において、エミッタキャップ層２７の上から選択的にコレクタ層２４にコレクタ層と同導電型、本例ではｎ型不純物のＳｉをイオン注入してイオン注入領域８を形成する。この場合、エミッタ層２６が比較的薄く形成される。本例のようにエミッタ層２６が比較的薄くて、エミッタキャップ層２７の上からイオン注入しても、ベース・コレクタ界面にイオン注入のピークを設定できる場合は、エミッタキャップ層２７の上からイオン注入を行う。深いイオン注入を行うため、高い注入エネルギーが必要とされる。次いで、ＲＴＡによる熱処理でイオン注入した不純物、いわゆるキャリアを活性化させる。
【００３７】
次に、図４Ｂに示すように、ヘテロバイポーラトランジスタ形成領域１５において、エミッタキャップ層２７の一部上面にエミッタ電極３１を形成する。このエミッタ電極３１をマスクに全域にわたり、エミッタキャップ層２７及びエミッタ層２６を選択にメサエッチングし、エミッタメサ部２８を形成する。このエミッタ電極３１をマスクにエッチングすることで、自己整合的にエミッタメサ部２８が形成され、エミッタ幅の微細化ができる。
【００３８】
以後の工程は図３の場合と同様である。すなわち、図４Ｃに示すように、ベース層２５及びコレクタ層２４に対して選択的にメサエッチングを行い、ヘテロバイポーラトランジスタ形成領域１５に対応する部分において、エミッタメサ部２８より面積の大きいベースコレクタメサ部２９を形成し、保護ダイオード形成領域１６において、同様にベースコレクタメサ部に対応したメサ部３０を形成する。また、ヘテロバイポーラトランジスタ形成領域１５及び保護ダイオード形成領域１６にわたるサブコレクタメサ部３３を形成する。次いで、ヘテロバイポーラトランジスタ形成領域１５のベース層２５上にベース電極３２を形成する。また保護ダイオード形成領域１６のメサ部３０のベース層２５と同じ層からなる第２の半導体層５上にベース電極３２と同じメタルによるダイオードの他方の電極９を形成する。さらに、ベースコレクタメサ部２９とメサ部３０の間に対応するサブコレクタ層２３上にヘテロバイポーラトランジスタのコレクタ電極となり、保護ダイオードの一方の電極となる共通電極７を形成する。
【００３９】
その他の各層の半導体材料、膜厚不純物濃度などの構成は、図３の場合と同様であるので、説明を省略する。
このようにして、同一の基板上にコレクタ層２４とベース層２５とエミッタメサ部２８とからなるダブルヘテロバイポーラトランジスタ４１と、その保護素子であるコレクタ層２４と同じ層による第１の半導体層４及びベース層２５と同じ層からなる第２の半導体層５からなり、ｐｎ接合を有したる保護ダイオード１とを具備した半導体装置４２を得る。
【００４０】
図５に、もう１つの製造方法を示す。すなわち、上述と同様のＩｎＰ系ヘテロバイポーラトランジスタとその保護ダイオードを具備した半導体装置の製造に適用した第２実施の形態を示す。
先ず、図５Ａに示すように、図３Ａと同様に半絶縁性の半導体基板２２上にエピタキシャル成長により順次サブコレクタ層２３、コレクタ層２４、ベース層２５、エミッタ層２６及びエミッタキャップ層２７を積層して形成する。その後、ヘテロバイポーラトランジスタ形成領域１５において、エミッタキャップ層２７の一部上面にエミッタ電極３１を形成する。このエミッタ電極３１をマスクに全域にわたり、エミッタキャップ層２７及びエミッタ層２６を選択にメサエッチングし、エミッタメサ部２８を形成する。このエミッタ電極３１をマスクにエッチングすることで、自己整合的にエミッタメサ部２８が形成され、エミッタ幅の微細化ができる。
【００４１】
以後の工程は図３の場合と同様である。すなわち、図５Ｂに示すように、保護ダイオード形成領域１６に対応する部分において、ベース層２５を通してコレクタ層２４にコレクタ層と同導電型の不純物、本例ではｎ型不純物のＳｉイオンをイオン注入してコレクタ層４にイオン注入領域８を形成する。次いで、ＲＴＡによる熱処理でイオン注入した不純物、いわゆるキャリアを活性化させる。
【００４２】
次に、図５Ｃに示すように、ベース層２５及びコレクタ層２４に対して選択的にメサエッチングを行い、ヘテロバイポーラトランジスタ形成領域１５に対応する部分において、エミッタメサ部２８より面積の大きいベースコレクタメサ部２９を形成し、保護ダイオード形成領域１６において、同様にベースコレクタメサ部に対応したメサ部３０を形成する。また、ヘテロバイポーラトランジスタ形成領域１５及び保護ダイオード形成領域１６にわたるサブコレクタメサ部３３を形成する。次いで、ベース層２５上にベース電極３２を形成する。また保護ダイオード形成領域１６のメサ部３０のベース層２５と同じ層からなる第２の半導体層５上にベース電極３２と同じメタルによるダイオードの他方の電極９を形成する。さらに、ベースコレクタメサ部２９とメサ部３０の間に対応するサブコレクタ層２３上にヘテロバイポーラトランジスタのコレクタ電極となり、保護ダイオードの一方の電極となる共通電極７を形成する。
【００４３】
その他の各層の半導体材料、膜厚不純物濃度などの構成は、図３の場合と同様であるので、説明を省略する。
このようにして、同一の基板上にコレクタ層２４とベース層２５とエミッタメサ部２８とからなるダブルヘテロバイポーラトランジスタ４１と、その保護素子であるコレクタ層２４と同じ層による第１の半導体層４及びベース層２５と同じ層からなる第２の半導体層５からなり、ｐｎ接合を有したる保護ダイオード１とを具備した半導体装置４４を得る。
【００４４】
上述の図４及び図５に示す半導体装置４３及び４４の製造方法によれば、エミッタメサ部２８の形成に際して、予めエミッタ電極３１を形成し、このエミッタ電極３１をマスクに自己整合的にメサエッチングしてエミッタメサ部２８を形成するので、エミッタ幅を微細化することができる。
【００４５】
上述した図２に示す第２実施の形態のショットキ接合型の保護ダイオードと、ヘテロバイポーラトランジスタを具備した半導体装置の製造方法は、次のようにして行う。図３、図４及び図５の製造方法を適用したときには、それぞれの図Ｃの工程において、保護ダイオードのメサ部３０を除いてそれ以外の部分をレジストマスクで覆い、メサ部３０の第２の半導体層５（ベース層と同じ層）を選択的にエッチング除去し、その後ショットキ電極、本例ではベース電極と同じ金属による電極１２を形成し、ショットキ接合を形成する。それ以外の工程は、それぞれ図３、図４及び図５の工程と同様である。
これによって、ショットキ接合型の保護ダイオードとヘテロバイポーラトランジスタとを具備した目的の半導体装置が得られる。
【００４６】
上記したショットキ接合型の保護ダイオードの場合、サブコレクタ層がＩｎＧａＡｓなどのときには第２の半導体層（ＩｎＧａＡｓ）のエッチング除去の際にサブコレクタ層が同時にエッチングされてしまう。このサブコレクタ層のエッチングを防止するためには、図６に示すように、第２の半導体層５のイオン注入領域に跨がるような周辺部５ａを残してエッチングする、すなわち他部をレジストマスクで覆ってエッチングするのが良い。このようにして得られた半導体装置４５によれば、保護ダイオード１１の残された第２の半導体層の周辺部５ａがガードリングの働きをすることも期待でき、保護ダイオード１１の耐圧向上につながる。
【００４７】
ヘテロバイポーラトランジスタの保護ダイオードとしては、例えばヘテロバイポーラトランジスタのベース・エミッタ間に接続されるか、あるいはコレクタ・エミッタ間に接続されるのが一般的である。
【００４８】
本発明に係る保護ダイオードは、上例の他、２つのダイオードのカソード同士あるいはアノード同士を接続してなる、いわゆるバック・ツウ・バック（Back−to−Back）型の保護ダイオードに構成することができる。
図７に、本発明に係る保護ダイオードをバック・ツウ・バック（Back−to−Back）型の保護ダイオードに適用した第３実施の形態を示す。本実施の形態に係る保護ダイオード５１は、前述の図１と同様に、半絶縁性の半導体基板２上にメサ状にＨＢＴのサブコレクタ層と同じ層による第１導電型、本例ではｎ型の第１の半導体層３が形成され、この第１の半導体層３上に２つの同じ構成の本発明に係るダイオード５２、５３が形成されて成る。ダイオード５２及び５３は、それぞれＨＢＴのコレクタ層と同じ層による第１導電型、本例ではｎ型の第２の半導体層４上にベース層と同じ層による第２導電型、本例ではＰ型の第３の半導体層５が形成され、第２の半導体層４に第２の半導体層５を通して第１導電型すなわちｎ型の不純物を導入したイオン注入領域８が形成され、さらに第２の半導体層５の表面に電極９が形成されて構成される。第１、第２及び第３の半導体層３、４及び５は、前述と同様にエピタキシャル成長で形成される。このバック・ツウ・バック型の保護ダイオード５１は、２つのダイオード５２及び５３のアノード側をｎ型の第１の半導体層３（サブコレクタ層に対応する層）を共通にしてその上に２つのダイオード５２及び５３が形成されているので、ｐｎｐ型ダイオードとして構成される。
このようにｎ型の第１の半導体層（サブコレクタ層に対応する層）を共通にしたｐｎｐ型ダイオードは、素子面積の点で効率的である。
【００４９】
図８に、本発明に係る保護ダイオードをバック・ツウ・バック（Back−to−Back）型の保護ダイオードに適用した第４実施の形態を示す。本例はｎｐｎ型ダイオードに適用した場合である。本実施の形態の保護ダイオード５４は、図７と同様に半絶縁性の半導体基板２上にメサ状にＨＢＴのサブコレクタ層と同じ層によるｎ型の第１の半導体層３が形成され、この第１の半導体層３上に２つの同じ構成のダイオード５２、５３が形成される。そして、第１の半導体層３には、２つのダイオード５２及び５３間を絶縁分離する素子分離領域５６が形成され、それぞれ分離された第１の半導体層３〔３Ａ，３Ｂ〕上に電極５７Ａ，５７Ｂが形成されると共に、ダイオード５２及び５３のそれぞれの電極９Ａ，９Ｂ間が配線５８により接続される。これによって、２つのダイオード５２及び５３のｐ型の第３の半導体層５同士が接続されたｎｐｎ型ダイオードとして構成される。
【００５０】
図７及び図８のバック・ツウ・バック型保護ダイオードでは、ｐｎ接合型で構成したが、その他、ショットキ接合型で構成することもできる。
【００５１】
上述した本実施の形態によれば、ヘテロバイポーラトランジスタのコレクタ・ベース接合を利用した保護ダイオードにおいて、そのコレクタ層に対応した一方の半導体層に不純物を追加導入するためのイオン注入条件を調節することで、保護ダイオードの耐圧を任意に調整することができる。
【００５２】
また、少ない工程数でヘテロバイポーラトランジスタのウェハ上に保護ダイオードを作製することができる。
【００５３】
以上、ＩｎＰ系のヘテロバイポーラトランジスタに本発明を適用する場合について実施の形態を説明したが、エピタキシャル成長されたコレクタ層にベース層またはエミッタ層（エミッタキャップ層を含む）を通して不純物のイオン注入を行い、ベース・コレクタ接合部のコレクタ層の不純物濃度を追加により調整して保護ダイオードを作製するという本発明の思想が適用できるものであれば、どのようなデバイスに対しても適用可能である。
【図面の簡単な説明】
【００５４】
【図１】本発明に係るダイオードの第１実施の形態を示す構成図である。
【図２】本発明に係るダイオードの第２実施の形態を示す構成図である。
【図３】Ａ〜Ｃ  本発明に係るダイオードとヘテロバイポーラトランジスタを具備した半導体装置の製造方法の第１実施の形態を示す製造工程図である。
【図４】Ａ〜Ｃ  本発明に係るダイオードとヘテロバイポーラトランジスタを具備した半導体装置の製造方法の第２実施の形態を示す製造工程図である。
【図５】Ａ〜Ｃ  本発明に係るダイオードとヘテロバイポーラトランジスタを具備した半導体装置の製造方法の第３実施の形態を示す製造工程図である。
【図６】本発明に係るダイオードとヘテロバイポーラトランジスタを具備した半導体装置の実施の形態を示す構成図デアル。
【図７】本発明に係るダイオードの第３実施の形態を示す構成図である。
【図８】本発明に係るダイオードの第４実施の形態を示す構成図である。
【符号の説明】
【００５５】
１、１１、５１、５４・・ダイオード、２・・半絶縁性の半導体基板、３・・サブコレクタ層と同じ層による第１の半導体層、４・・コレクタ層と同じ層による第２の半導体層、５・・ベース層と同じ層による第３の半導体層、７・・電極、８・・イオン注入領域、９・・電極、２２・・半絶縁性の半導体基板、２３・・サブコレクタ層、２４・・コレクタ層、２５・・ベース層、２６・・エミッタ層、２７・・エミッタキャップ層、２８・・エミッタメサ部、２９・・コレクタ・ベースメサブ部、３１・・エミッタ電極、３２・・ベース電極、３３・・サブコレクタメサ部、４２、４３、４４・・半導体装置
【図１】
2006120733.tif 000003
【図２】
2006120733.tif 000004
【図３】
2006120733.tif 000005
【図４】
2006120733.tif 000006
【図５】
2006120733.tif 000007
【図６】
2006120733.tif 000008
【図７】
2006120733.tif 000009
【図８】
2006120733.tif 000010