(57)【要約】【課題】プラズマディスプレイパネルの駆動時に高温及び低温の誤放電の発生を抑制し得るプラズマディスプレイ装置を提供する。【解決手段】本発明に係るプラズマディスプレイ装置においては、スキャン電極とサステイン電極が形成されたプラズマディスプレイパネルと、前記スキャン電極に正極性電圧が印加されるリセット期間の以前に負極性電圧を印加するスキャン駆動部と、前記スキャン電極に負極性電圧が印加される間に前記サステイン電極に正極性電圧を印加するサステイン駆動部と、を含むことを特徴とする。【選択図】図４
2006163420.tif 000002
【特許請求の範囲】
【請求項１】
スキャン電極とサステイン電極が形成されたプラズマディスプレイパネルと、
前記スキャン電極に正極性電圧が印加されるリセット期間の以前に負極性電圧を印加するスキャン駆動部と、
前記スキャン電極に負極性電圧が印加される間に、前記サステイン電極に正極性電圧を印加するサステイン駆動部と、を含むことを特徴とするプラズマディスプレイ装置。
【請求項２】
前記スキャン電極に印加される負極性電圧の下限値は、アドレス期間に印加されるスキャンパルス電圧の下限値と同一であることを特徴とする請求項１記載のプラズマディスプレイ装置。
【請求項３】
前記負極性電圧の絶対値は、前記サステイン電極に印加される正極性電圧より高いことを特徴とする請求項1記載のプラズマディスプレイ装置。
【請求項４】
前記サステイン電極に印加される正極性電圧の大きさは、１５０V以上２３０V以下であることを特徴とする請求項1記載のプラズマディスプレイ装置。
【請求項５】
前記スキャン電極に印加される負極性電圧と前記サステイン電極に印加される正極性電圧間の電圧差は、サステイン期間に印加されるサステインパルスの電圧に対して１．５倍以上３倍以下であることを特徴とする請求項1記載のプラズマディスプレイ装置。
【請求項６】
スキャン電極とサステイン電極が形成されたプラズマディスプレイパネルと、
前記スキャン電極に傾斜度が上昇する第１波形が印加されるリセット期間の以前に傾斜度が下降する第２波形を印加するスキャン駆動部と、
前記スキャン電極に第２波形が印加される間に前記サステイン電極に上昇波形を印加するサステイン駆動部と、を含むことを特徴とするプラズマディスプレイ装置。
【請求項７】
前記サステイン電極に印加される上昇波形は、矩形波であることを特徴とする請求項６記載のプラズマディスプレイ装置。
【請求項８】
前記上昇波形の電圧は、サステイン期間に印加されるサステインパルスの電圧と同一であることを特徴とする請求項６記載のプラズマディスプレイ装置。
【請求項９】
前記矩形波のrisingタイムは、サステイン期間に印加されるサステインパルスのrisingタイムの０．７倍以上１．５倍以下であることを特徴とする請求項７記載のプラズマディスプレイ装置。
【請求項１０】
前記矩形波のrisingタイムの長さは、２００ns以上８００ns以下であることを特徴とする請求項９記載のプラズマディスプレイ装置。
【請求項１１】
前記矩形波のfallingタイムは、サステイン期間に印加されるサステインパルスのfallingタイムの０．７倍以上１．５倍以下であることを特徴とする請求項７記載のプラズマディスプレイ装置。
【請求項１２】
前記矩形波のfallingタイムの長さは、２００ns以上８００ns以下であることを特徴とする請求項１１記載のプラズマディスプレイ装置。
【請求項１３】
スキャン電極とサステイン電極が形成されたプラズマディスプレイパネルと、
前記スキャン電極に傾斜度が上昇する第１波形が印加されるリセット期間の以前に傾斜度が下降する第２波形を印加するスキャン駆動部と、
前記スキャン電極に第２波形が印加される間に前記サステイン電極に前記第２波形の絶対値電圧よりもっと大きい電圧を持つ上昇波形を印加するサステイン駆動部と、を含むことを特徴とするプラズマディスプレイ装置。
【請求項１４】
前記第２波形は、グラウンドレベルから所定電圧まで下降することを特徴とする請求項１３記載のプラズマディスプレイ装置。
【請求項１５】
前記第２波形の下限値電圧は、アドレス期間に印加されるスキャンパルスの下限値電圧と同一であることを特徴とする請求項１３記載のプラズマディスプレイ装置。
【請求項１６】
前記サステイン電極に印加される上昇波形の電圧は、１５０V以上２３０V以下であることを特徴とする請求項１３記載のプラズマディスプレイ装置。
【請求項１７】
前記上昇波形の電圧は、サステイン期間に印加されるサステインパルスの電圧と同一であることを特徴とする請求項１３記載のプラズマディスプレイ装置。
【請求項１８】
前記サステイン電極に印加される上昇波形は、矩形波であることを特徴とする請求項１３記載のプラズマディスプレイ装置。
【請求項１９】
前記矩形波のrisingタイムは、サステイン期間に印加されるサステインパルスのrisingタイムの０．７倍以上１．５倍以下であることを特徴とする請求項１８記載のプラズマディスプレイ装置。
【請求項２０】
前記矩形波のrisingタイムの長さは、２００ns以上８００ns以下であることを特徴とする請求項１９記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置に関するものである。
【背景技術】
【０００２】
一般に、プラズマディスプレイパネルは、前面基板と後面基板の間に形成された隔壁が一つの単位セルを成すもので、各セル内にはネオン（Ne）、ヘリウム（He）またはネオン及びヘリウムの混合気体（Ne+He）のような主放電気体と少量のキセノンを含む不活性ガスが充填されている。高周波電圧によって放電される時、不活性ガスは真空紫外線（Vacuum  Ultraviolet  rays）を発生して隔壁の間に形成された蛍光体を発光させて画像が具現される。このようなプラズマディスプレイパネルは、薄くて軽い構成が可能であるから、次世代の表示装置として脚光を浴びている。
【０００３】
図１は、一般的なプラズマディスプレイパネルの構造を示した図である。
【０００４】
従来のプラズマディスプレイパネルにおいては、図１に示したように、画像がディスプレイされる表示面である前面ガラス１０１にスキャン電極１０２とサステイン電極１０３とが対を成して形成された複数の維持電極対が配列された前面基板１００及び背面を成す後面ガラス１１１上に前記複数の維持電極対と交差されるように複数のアドレス電極１１３が配列された後面基板１１０が一定距離を間に置いて一直線に結合される。
【０００５】
また、前記前面基板１００は、一つの放電セルで相互放電させてセルの発光を維持するためのスキャン電極１０２及びサステイン電極１０３、すなわち透明なITO物質に形成された透明電極aと金属材質に製作されたバス電極bから具備されたスキャン電極１０２とサステイン電極１０３とが対を成して含まれる。また、前記スキャン電極１０２及びサステイン電極１０３は、放電電流を制限して電極対の間を絶縁させる一つ以上の上部誘電体層１０４によって覆われ、該上部誘電体層１０４の上面には、放電条件を容易にするために酸化マグネシウム（MgO）を蒸着した保護層１０５が形成される。
【０００６】
また、前記後面基板１１０は、複数個の放電空間、すなわち、放電セルを形成させるためのストライプタイプ（またはウェルタイプ）の隔壁１１２が平行を維持して配列される。また、アドレス放電を遂行して真空紫外線を発生させる多数のアドレス電極１１３が前記隔壁１１２に対して一直線に配置される。また、前記後面基板１１０の上側面には、アドレス放電時に画像を表示するための可視光線を放出するR、G、B蛍光体１１４が塗布される。前記アドレス電極１１３と蛍光体１１４の間には、前記アドレス電極１１３を保護するための下部誘電体層１１５が形成される。
【０００７】
このように構成された従来のプラズマディスプレイパネルにおける画像階調を具現する方法に対し、図２を用いて説明する。
【０００８】
図２は、従来のプラズマディスプレイパネルの画像階調を具現する方法を示した図である。
【０００９】
従来のプラズマディスプレイパネルの画像階調（Gray  Level）の表現方法は、図２に示したように、一つのフレームを発光回数が異なる複数のサブフィールドに分けて、各サブフィールドは、再びすべての各セルを初期化させるためのリセット期間（RPD）、放電されるセルを選択するためのアドレス期間（APD）及び放電回数によって階調を具現するサステイン期間（SPD）に分けられる。例えば、２５６階調で画像を表示しようとする場合、１/６０秒に該当するフレーム期間（１６．６７ms）は、図２に示したように、８個のサブフィールド（SF１ないしSF８）に分けられ、これら８個のサブフィールド（SF１ないしSF８）のそれぞれは、リセット期間、アドレス期間及びサステイン期間に再び分けられるようになる。
【００１０】
各サブフィールドのリセット期間及びアドレス期間は、各サブフィールド毎に同一である。放電されるセルを選択するためのアドレス放電は、アドレス電極とスキャン電極である透明電極間の電圧差によって起きる。サステイン期間は、各サブフィールドで２n（ただ、n=０、１、２、３、４、５、６、７）の割合で増加される。このように各サブフィールドでサステイン期間が相違になるため、各サブフィールドのサステイン期間、すなわち、サステイン放電回数を調節して画像の階調を表現するようになる。このようなプラズマディスプレイパネルの駆動方法による駆動波形に対して図３を用いて説明する。
【００１１】
図３は、従来のプラズマディスプレイパネルの駆動方法による駆動波形を示した図面である。
【００１２】
従来のプラズマディスプレイパネルは、図３に示したように、すべての各セルを初期化させるためのリセット期間、放電されるセルを選択するためのアドレス期間、選択されたセルの放電を維持させるためのサステイン期間及び放電されたセル内の壁電荷を消去するための消去期間に分けられて駆動される。
【００１３】
リセット期間において、セットアップ期間には、すべての各スキャン電極に上昇ランプ波形（Ramp-up）が同時に印加される。該上昇ランプ波形によって全画面の各放電セル内には弱い暗放電（Dark  Discharge）が起きる。該セットアップ放電によってアドレス電極とサステイン電極上には、正極性の壁電荷が積もるようになり、スキャン電極上には、負極性の壁電荷が積もるようになる。
【００１４】
セットダウン期間には、上昇ランプ波形が供給された後、上昇ランプ波形のピーク電圧より低い正極性電圧から落ち始めてグラウンド（GND）レベル電圧以下の特定電圧レベルまで落ちる下降ランプ波形（Ramp-down）が各セル内に微弱な消去放電を起こすことで、スキャン電極に過度に形成された壁電荷を充分に消去させるようになる。該セットダウン放電によってアドレス放電が安定的に起き得るほどの壁電荷が各セル内に均一に残留される。
【００１５】
アドレス期間には、負極性スキャンパルスが各スキャン電極に順次に印加されると同時に、スキャンパルスに同期されてアドレス電極に正極性のデータパルスが印加される。該スキャンパルスとデータパルスとの電圧差とリセット期間に生成された壁電圧が加わりながらデータパルスが印加される放電セル内にはアドレス放電が発生される。該アドレス放電によって選択された各セル内には、サステイン電圧（Vs）が印加される時に放電が起き得るほどの壁電荷が形成される。サステイン電極には、セットダウン期間とアドレス期間の間にスキャン電極との電圧差を減らしてスキャン電極との誤放電が起きないように正極性電圧（Vz）が供給される。
【００１６】
サステイン期間には、スキャン電極と各サステイン電極に交番的にサステインパルス（Sus）が印加される。アドレス放電によって選択されたセルは、セル内の壁電圧とサステインパルスが加わりながら毎サステインパルスが印加されるたびにスキャン電極とサステイン電極の間にサステイン放電、すなわち、表示放電が起きるようになる。
サステイン放電が完了した後、消去期間においては、パルス幅と電圧レベルが小さい消去ランプ波形（Ramp-ers）の電圧がサステイン電極に供給されて全画面の各セル内に残留する壁電荷を消去させるようになる。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
然るに、このような駆動波形で駆動される従来のプラズマディスプレイパネルにおいては、一般に、パネルの周辺温度が高温または低温である時、アドレス期間やサステイン期間に誤放電が発生するという問題点があった。
本発明は、このような問題点に鑑みてなされたもので、プラズマディスプレイパネルの駆動時にパネルの周辺温度が高温または低温である時、発生する誤放電を抑制し得るプラズマディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明に係るプラズマディスプレイ装置においては、スキャン電極とサステイン電極が形成されたプラズマディスプレイパネルと、前記スキャン電極に正極性電圧が印加されるリセット期間の以前に負極性電圧を印加するスキャン駆動部と、前記スキャン電極に負極性電圧が印加される間に前記サステイン電極に正極性電圧を印加するサステイン駆動部と、を含むことを特徴とする。
【００１９】
本発明に係る他のプラズマディスプレイ装置においては、スキャン電極とサステイン電極が形成されたプラズマディスプレイパネルと、前記スキャン電極に傾斜度が上昇する第１波形が印加されるリセット期間の以前に傾斜度が下降する第２波形を印加するスキャン駆動部、前記スキャン電極に第２波形が印加される間に前記サステイン電極に上昇波形を印加するサステイン駆動部と、を含むことを特徴とする。
【００２０】
本発明に係るまた他のプラズマディスプレイ装置においては、スキャン電極とサステイン電極が形成されたプラズマディスプレイパネルと、前記スキャン電極に傾斜度が上昇する第１波形が印加されるリセット期間の以前に傾斜度が下降する第２波形を印加するスキャン駆動部と、前記スキャン電極に第２波形が印加される間に前記サステイン電極に前記第２波形の絶対値電圧よりもっと大きい電圧を持つ上昇波形を印加するサステイン駆動部と、を含むことを特徴とする。
【発明の効果】
【００２１】
本発明は、リセット期間の以前にスキャン電極（Y）やサステイン電極（Z）に所定の波形を印加して高温や低温で発生される誤放電の発生を減らし得るという効果がある。
【００２２】
また、本発明は、リセット期間のセットアップ期間に印加される上昇ランプの電圧の大きさを減らし得るという効果がある。
【発明を実施するための最良の形態】
【００２３】
本発明に係るプラズマディスプレイ装置においては、スキャン電極及びサステイン電極が形成されたプラズマディスプレイパネルと、前記スキャン電極に正極性電圧が印加されるリセット期間の以前に負極性電圧を印加するスキャン駆動部と、前記スキャン電極に負極性電圧が印加される間に前記サステイン電極に正極性電圧を印加するサステイン駆動部と、を含む。
【００２４】
前記スキャン電極に印加される負極性電圧の下限値は、アドレス期間に印加されるスキャンパルス電圧の下限値と同一であることを特徴とする。
【００２５】
前記負極性電圧の絶対値は、前記サステイン電極に印加される正極性電圧より高いことを特徴とする。
【００２６】
前記サステイン電極に印加される正極性電圧の大きさは、１５０V以上２３０V以下であることを特徴とする。
【００２７】
前記スキャン電極に印加される負極性電圧と前記サステイン電極に印加される正極性電圧間の電圧差は、サステイン期間に印加されるサステインパルスの電圧に対して１．５倍以上３倍以下であることを特徴とする。
【００２８】
本発明に係る他のプラズマディスプレイ装置においては、スキャン電極とサステイン電極が形成されたプラズマディスプレイパネルと、前記スキャン電極に傾斜度が上昇する第１波形が印加されるリセット期間の以前に傾斜度が下降する第２波形を印加するスキャン駆動部と、前記スキャン電極に第２波形が印加される間に前記サステイン電極に上昇波形を印加するサステイン駆動部と、を含む。
【００２９】
前記サステイン電極に印加される上昇波形は、矩形波であることを特徴とする。
【００３０】
前記上昇波形の電圧は、サステイン期間に印加されるサステインパルスの電圧と同一であることを特徴とする。
【００３１】
前記矩形波のrisingタイムは、サステイン期間に印加されるサステインパルスのrisingタイムの０．７倍以上１．５倍以下であることを特徴とする。
【００３２】
前記矩形波のrisingタイムの長さは、２００ns以上８００ns以下であることを特徴とする。
【００３３】
前記矩形波のfallingタイムは、サステイン期間に印加されるサステインパルスのfallingタイムの０．７倍以上１．５倍以下であることを特徴とする。
【００３４】
前記矩形波のfallingタイムの長さは、２００ns以上８００ns以下であることを特徴とする。
【００３５】
本発明に係るまた他のプラズマディスプレイ装置においては、スキャン電極とサステイン電極が形成されたプラズマディスプレイパネルと、前記スキャン電極に傾斜度が上昇する第１波形が印加されるリセット期間の以前に傾斜度が下降する第２波形を印加するスキャン駆動部と、前記スキャン電極に第２波形が印加される間に前記サステイン電極に前記第２波形の絶対値電圧よりもっと大きい電圧を持つ上昇波形を印加するサステイン駆動部と、を含む。
【００３６】
前記第２波形は、グラウンドレベルから所定電圧まで下降することを特徴とする。
【００３７】
第２波形の下限値電圧は、アドレス期間に印加されるスキャンパルスの下限値電圧と同一であることを特徴とする。
【００３８】
前記サステイン電極に印加される上昇波形の電圧は、１５０V以上２３０V以下であることを特徴とする。
【００３９】
前記上昇波形の電圧は、サステイン期間に印加されるサステインパルスの電圧と同一であることを特徴とする。
【００４０】
前記サステイン電極に印加される上昇波形は、矩形波であることを特徴とする。
【００４１】
前記矩形波のrisingタイムは、サステイン期間に印加されるサステインパルスのrisingタイムの０．７倍以上１．５倍以下であることを特徴とする。
【００４２】
前記矩形波のrisingタイムの長さは、２００ns以上８００ns以下であることを特徴とする。
【００４３】
以下、本発明に係るプラズマディスプレイ装置及びその駆動方法に対し、図面を用いて説明する。
【００４４】
図４は、本発明に係るプラズマディスプレイ装置を概略的に示した図である。
【００４５】
本発明に係るプラズマディスプレイ装置においては、図４に示したように、プラズマディスプレイパネル１００と、該プラズマディスプレイパネル１００の下部基板（図示せず）に形成された各アドレス電極（X１ないしXm）にデータを供給するためのデータ駆動部１２２と、各スキャン電極（Y１ないしYn）を駆動するためのスキャン駆動部１２３と、共通電極である各サステイン電極（Z）を駆動するためのサステイン駆動部１２４と、プラズマディスプレイパネルの駆動時に前記データ駆動部１２２、スキャン駆動部１２３、サステイン駆動部１２４を制御するためのタイミングコントロール部１２１と、各駆動部１２２、１２３、１２４に必要な駆動電圧を供給するための駆動電圧発生部１２５と、を含む。
【００４６】
先ず、前記プラズマディスプレイパネル１００は、上部基板（図示せず）と下部基板（図示せず）とが一定な間隔を置いて合着され、上部基板には、多数の電極、例えば、各スキャン電極（Y１ないしYn）と各サステイン電極（Z）とが対を成して形成され、下部基板には、各スキャン電極（Y１ないしYn）及びサステイン電極（Z）と交差されるように各アドレス電極（X１ないしXm）が形成される。
【００４７】
また、前記データ駆動部１２２には、図示しなかった逆ガンマ補正回路、誤差拡散回路などによって逆ガンマ補正及び誤差拡散された後、サブフィールドマッピング回路によって各サブフィールドにマッピングされたデータが供給される。このようなデータ駆動部１２２は、タイミングコントロール部１２１からのタイミング制御信号（CTRX）に応答してデータをサンプリングしてラッチした後、前記データを各アドレス電極（X１ないしXm）に供給するようになる。
【００４８】
また、前記スキャン駆動部１２３は、前記タイミングコントロール部１２１の制御下に、サブフィールドのリセット期間の以前とリセット期間に所定の波形を各スキャン電極に供給し、アドレス期間の間には、スキャン電圧（-Vy）のスキャンパルス（Sp）を各スキャン電極（Y１ないしYn）に順次に供給し、サステイン期間の間には、内部に具備されたエネルギー回収回路部によって発生されたサステインパルスをスキャン電極に供給する。サブフィールドのリセット期間以前に各スキャン電極に供給する波形を第２波形とする。
【００４９】
前記サステイン駆動部１２４も、前記タイミングコントロール部１２１の制御下に、サブフィールドのリセット期間の以前と、リセット期間に所定の波形をサステイン電極に供給する。スキャン電極に第２波形が供給される間にサステイン電極に上昇波形を供給し、アドレス期間には、所定のバイアス電圧、好ましくは、スキャン電極との電圧差を減らしてアドレス期間時に誤放電が発生しないように正極性電圧をサステイン電極に供給し、サステイン期間には、内部に具備されたサステイン駆動回路が前記スキャン駆動部１２３に具備されたサステイン駆動回路と交代に動作してサステインパルス（Sus）を各サステイン電極（Z）に供給するようになる。
【００５０】
また、前記タイミングコントロール部１２１は、垂直/水平同期信号とクロック信号の入力を受けてリセット期間、アドレス期間、サステイン期間で各駆動部１２２、１２３、１２４の動作タイミングと同期化を制御するためのタイミング制御信号（CTRX、CTRY、CTRZ）を発生し、これらタイミング制御信号（CTRX、CTRY、CTRZ）を該当の各駆動部１２２、１２３、１２４に供給することで、各駆動部１２２、１２３、１２４を制御する。
【００５１】
前記データ制御信号（CTRX）には、データをサンプリングするためのサンプリングクロック、ラッチ制御信号、サステイン駆動回路と駆動スィッチ素子のオン/オフタイムを制御するためのスィッチ制御信号が含まれる。また、前記スキャン制御信号（CTRY）には、前記スキャン駆動部１２３内のサステイン駆動回路と駆動スィッチ素子のオン/オフタイムを制御するためのスィッチ制御信号が含まれて、前記サステイン制御信号（CTRZ）には、前記サステイン駆動部１２４内のサステイン駆動回路と駆動スィッチ素子のオン/オフタイムを制御するためのスィッチ制御信号が含まれる。
【００５２】
前記駆動電圧発生部１２５は、セットアップ電圧（Vsetup）、スキャン共通電圧（Vscan-com）、スキャン電圧（-Vy）、サステイン電圧（Vs）、データ電圧（Vd）などを発生する。このような各駆動電圧は、放電ガスの組成や放電セルの構造によって変わることができる。
【００５３】
このような構造を持つプラズマディスプレイ装置においては、複数のサブフィールドがそれぞれ、リセット期間、アドレス期間、サステイン期間に分けられ、各期間に所定の信号がプラズマディスプレイパネルの各電極に印加されて駆動され、もっと詳しくは、次の図５のような駆動波形がプラズマディスプレイパネルに形成された各電極に印加されて駆動される。
【００５４】
図５は、本発明に係るプラズマディスプレイ装置の駆動方法を説明するための図面である。
【００５５】
本発明に係るプラズマディスプレイパネルの駆動方法は、図５に示したように、リセット期間の以前にスキャン電極（Y）及びサステイン電極に所定の波形を供給する。すなわち、リセット期間の以前にスキャン電極（Y）に傾斜度が下降する下降波形を供給し、スキャン電極（Y）に下降波形が供給される間にサステイン電極（Z）には、正極性電圧を持つ上昇波形が供給される。この時、前記サステイン電極（Z）に供給される上昇波形の正極性電圧は、プラズマディスプレイパネルの放電特性によって前記スキャン電極（Y）に印加される下降波形の絶対値電圧よりもっと大きいか、または小さくできる。
【００５６】
このような上昇波形の電圧を、リセット期間の以前にスキャン電極（Y）に供給される下降波形と、今後説明するサステイン期間に供給されるサステインパルスの電圧と比較すると、スキャン電極（Y）に供給される下降波形の電圧とサステイン電極（Z）に供給される上昇波形の電圧差は、サステイン期間に供給されるサステインパルスの電圧に対して１．５倍以上３倍以下の範囲を持つ。
【００５７】
次いで、リセット期間の間においてセットアップ期間に、傾斜度が上昇する上昇波形がスキャン電極（Y）に供給され、セットダウン期間には、傾斜度が下降する下降波形がスキャン電極に供給され、リセット期間の間のセットアップ期間には、サステイン電極（Z）がグラウンドレベル（GND）を維持し、セットダウン期間には、所定のバイアス電圧が維持される。
【００５８】
このように、リセット期間の以前にスキャン電極（Y）及びサステイン電極（Z）に所定の波形が供給される期間を、本発明においては、予備リセット期間と言って、リセット期間にスキャン電極（Y）に傾斜度が上昇する波形を第１波形と言って、リセット期間の以前である予備リセット期間に傾斜度が下降する下降波形を第２波形と言う。
【００５９】
図５に示したように、予備リセット期間にスキャン電極（Y）に供給される第２波形は、傾斜度が一定に下降する下降ランプ波形で示されているが、プラズマディスプレイパネルの放電セルの内部の特性によって様々なタイプの波形に調節することができる。例えば、より早く強い放電セル内の空間電荷をスキャン電極上に引き入れようとする場合には、傾斜度を急にさせて矩形波に近い波形をスキャン電極（Y）に供給することもできる。
【００６０】
また、上述した予備リセット期間にスキャン電極（Y）に供給される第２波形は、正極性電圧レベルから負極性電圧レベルまで下降する波形であり得るが、好ましくは、グラウンドレベル（GND）から負極性電圧レベルまで下降する。このように第２波形の負極性電圧レベルは、後で説明するアドレス期間に供給されるスキャンパルスの下限値電圧と同一である。
【００６１】
また、予備リセット期間にサステイン電極（Z）に供給される上昇波形は、傾斜度が漸進的に増加するか、または減少する波形や傾斜度が一定に変わる波形であり得るが、所定の上昇時間（risingタイム）及び下降時間（fallingタイム）を持つ矩形波から成ることが好ましい。この時、上昇波形のrisingタイム及びfallingタイムは、すべて２００ns以上８００ns以下の値を持って、サステイン期間に供給されるサステインパルスと比較し得るが、これに対する説明は後述する。
【００６２】
また、上昇波形の電圧は、サステイン期間に供給されるサステインパルスの電圧と同一電圧源を使用するために、サステインパルスの電圧と同一であることが好ましい。この時の上昇波形の電圧は、１５０V以上２３０V以下である。
【００６３】
アドレス期間には、スキャン電極（Y）にスキャン電圧（-Vy）のスキャンパルス（Sp）を順次に供給し、この時、サステイン電極（Z）には、アドレス期間の間にスキャン電極との電圧差を減らして誤放電が発生しないようにするために所定の正極性バイアス電圧を供給する。
【００６４】
サステイン期間の間には、内部に具備されたエネルギー回収回路部によって発生されたサステインパルスをスキャン電極（Y）とサステイン電極（Z）に交番的に供給する。これによってアドレス期間に放電によって選択された各セルは、放電が継続的に維持されて画面を表示するようになる。
【００６５】
図６は、本発明に係るプラズマディスプレイ装置の駆動時に、予備リセット期間の間にサステイン電極に印加される上昇波形と、サステイン期間に印加されるサステインパルスとを比較した図である。
【００６６】
図示された上昇波形とサステインパルスとを比較するために、先ず、（a）に図示された上昇波形の上昇時間（rising  time）と下降時間（falling  time）を定義すると、rising  timeの場合、上昇波形がグラウンドレベル（GND）から最大電圧（Vs）まで到逹するのにかかる時間であって、この時の期間をt１であるとし、falling  timeは、上昇波形が最大電圧（Vs）からグラウンドレベル（GND）まで到逹するのにかかる時間であって、この時の期間をt２であるとする。また、（b）に図示されたサステインパルスのrising  timeとfalling  timeを定義すると、rising  timeの場合、サステインパルスがグラウンドレベル（GND）から最大電圧（Vs）まで到逹するのにかかる時間であって、この時の期間をt１’であるとし、falling  timeは、サステインパルスが最大電圧（Vs）からグラウンドレベル（GND）まで到逹するのにかかる時間であって、この時の期間をt２’であるとする。
【００６７】
このように定義された上昇波形のrising  timeｔ１及びfalling  timeｔ２と、サステインパルスのrising  timeｔ１’及びfalling  timeｔ２’と、を比較すると、上昇波形のrising  timeｔ１とfalling  timeｔ２のそれぞれは、サステインパルスのrising  timeｔ１’とfalling  timeｔ２’のそれぞれに対して０．７倍以上１．５倍以下の値を持つ。このような上昇波形のrising  timeｔ１とfalling  timeｔ２は、プラズマディスプレイパネルの放電特性、すなわち、プラズマディスプレイパネルの駆動時に放電セル内の壁電圧の状態を把握してサステインパルスのrising  timeとfalling  timeを相違に調節することができる。
【００６８】
一方、予備リセット期間は、本発明のプラズマディスプレイ装置が複数のサブフィールドに分けられて駆動されて画像が表現されることを考慮する時、すべてのサブフィールドに含まれ得るが、図示されたように、複数のサブフィールドの中で任意のサブフィールドのみに含まれることもできる。好ましくは、複数のサブフィールドの中で加重値が一番低いサブフィールドのみに含まれることができる。
【００６９】
図７は、本発明に係るプラズマディスプレイ装置の駆動時にリセット期間に放電セルの内部に形成された壁電荷の状態を説明するための図である。
【００７０】
図７に示したように、上述したように、予備リセット期間にスキャン電極（Y）に負極性電圧を印加し、サステイン電極（Z）には正極性電圧を印加すると、放電セル内で放電に参加しない各空間電荷７０１がスキャン電極（Y）またはサステイン電極（Z）上に引かれて壁電荷７００で動作する。これによって、前記空間電荷７０１の絶対量が減少して放電セル内のスキャン電極やサステイン電極上に位置する壁電荷７００の量が増加する。結局、プラズマディスプレイパネルの周辺温度が高温である場合、放電セル内で放電に参加しない前記空間電荷７０１と壁電荷７００とがお互い再結合して放電に参加する前記壁電荷７００の絶対量が減少することで、発生する高温誤放電の発生を防止し得るようになる。
【００７１】
また、プラズマディスプレイパネルの周辺温度が低温である場合、プラズマ放電メカニズムが鈍化されても壁電荷の絶対量が増加するから、低温誤放電の発生を防止し得るようになる。この時、高温の温度範囲は４０℃以上で、低温の温度範囲は０℃以下の値を持つ。
【００７２】
このように、予備リセット期間にスキャン電極（Y）やサステイン電極（Z）に所定の波形を印加するようになると、高温や低温で発生される誤放電の発生を減らし得るようになる。
【００７３】
また、リセット期間の以前に放電セル内に壁電荷が積もるようになることで、以後のリセット期間のセットアップ期間に印加される上昇ランプの電圧の大きさを減らし得るようになる。その理由は、上述したリセット期間のセットアップ期間で上昇ランプは放電セル内で壁電荷を蓄積する役割をするようになるが、このような上昇ランプが印加される前に予備リセット期間で既に一定量の壁電荷を積んで置いた状態であるから、上昇ランプの大きさが小さくても放電セル内でセットアップに必要な十分な量の壁電荷を積んでやることができるからである。
【図面の簡単な説明】
【００７４】
【図１】一般的なプラズマディスプレイパネルの構造を示した図である。
【図２】従来のプラズマディスプレイパネルの画像階調を具現する方法を示した図である。
【図３】従来のプラズマディスプレイパネルの駆動方法による駆動波形を示した図である。
【図４】本発明に係るプラズマディスプレイ装置を概略的に示した図である。
【図５】本発明に係るプラズマディスプレイ装置の駆動方法を説明するための図である。
【図６】本発明に係るプラズマディスプレイ装置の駆動時に予備リセット期間の間にサステイン電極に印加される上昇波形とサステイン期間に印加されるサステインパルスとを比較した図である。
【図７】本発明に係るプラズマディスプレイ装置の駆動時にリセット期間に放電セルの内部に形成された壁電荷の状態を説明するための図である。
【符号の説明】
【００７５】
１００：プラズマディスプレイパネル
１２１：タイミングコントロール部
１２２：データ駆動部
１２３：スキャン駆動部
１２４：サステイン駆動部
１２５：駆動電圧発生部
【図１】
2006163420.tif 000003
【図６】
2006163420.tif 000004
【図２】
2006163420.tif 000005
【図３】
2006163420.tif 000006
【図４】
2006163420.tif 000007
【図５】
2006163420.tif 000008
【図７】
2006163420.tif 000009