(57)【要約】【課題】  高速・高受光感度のフォトダイオード（ＰＤ）と、高速・高耐圧のトランジスタを同一の半導体基板上に混載することを目的とする。【解決手段】  同一の半導体基板上にトランジスタと受光素子が混載されたＯＥＩＣにおいて、シリコン基板１上に選択的にｎ型エピタキシャル層２０を形成する。これにより、バーティカルＰＮＰトランジスタ３及びフォトダイオード４の高性能化に最適なエピタキシャル層の膜厚が実現できるため、各素子の特性向上を最大限に発揮するような構造が可能となり、ＯＥＩＣとして特性向上が図れる。【選択図】  図１
2006210494.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型の半導体基板と、前記半導体基板上に選択的に形成された第２の導電型のエピタキシャル層と、前記半導体基板上の前記エピタキシャル層の形成されていない領域に形成された第２の導電型の拡散層と、前記半導体基板の前記拡散層を含む受光素子と、前記半導体基板および前記エピタキシャル層上に形成されたトランジスタとを備えた光半導体装置。
【請求項２】
第１の導電型の半導体基板と、前記半導体基板上に選択的に形成された第１の導電型のエピタキシャル層と、前記半導体基板上の前記エピタキシャル層の形成されていない領域に形成された第２の導電型の拡散層と、前記半導体基板上の前記拡散層を含む受光素子と、前記半導体基板および前記エピタキシャル層上に形成されたトランジスタとを備えた光半導体装置。
【請求項３】
受光素子は、エピタキシャル層の表面に形成された受光素子電極と、半導体基板と前記受光素子電極とを接続するように形成された受光素子ウェル層とを有する請求項１または請求項２記載の光半導体装置。
【請求項４】
受光素子ウェル層が、受光素子の領域にある半導体基板とエピタキシャル層の段差部の全面に形成された請求項３記載の光半導体装置。
【請求項５】
第１の導電型の半導体基板と、前記半導体基板上に形成された第２の導電型の第１のエピタキシャル層と、前記第１のエピタキシャル層上に選択的に形成された第２の導電型の第２のエピタキシャル層と、前記第２のエピタキシャル層の形成されていない領域の前記半導体基板および前記第１のエピタキシャル層上に形成された受光素子と、前記半導体基板、前記第１のエピタキシャル層および第２のエピタキシャル層上に形成されたトランジスタとを備えた光半導体装置。
【請求項６】
第１の導電型の半導体基板と、前記半導体基板上に形成された第１の導電型の第１のエピタキシャル層と、前記第１のエピタキシャル層上に選択的に形成された第２の導電型の第２のエピタキシャル層と、前記第１のエピタキシャル層上の前記第２のエピタキシャル層の形成されていない領域に形成された第２の導電型の拡散層と、前記半導体基板上の前記第１のエピタキシャル層の前記拡散層を含む受光素子と、前記半導体基板、前記第１のエピタキシャル層および前記第２のエピタキシャル層上に形成されたトランジスタとを備えた光半導体装置。
【請求項７】
第１の導電型の半導体基板と、前記半導体基板上に形成された第２の導電型の第１のエピタキシャル層と、前記第１のエピタキシャル層上に選択的に形成された第２の導電型の第２のエピタキシャル層と、前記半導体基板と前記第１のエピタキシャル層上の前記第２のエピタキシャル層の形成されていない領域に形成され、かつＰＮ接合が前記半導体基板中に形成された第２の導電型の拡散層と、前記半導体基板上の前記第１のエピタキシャル層の前記拡散層を含む受光素子と、前記半導体基板及び前記第１及び第２のエピタキシャル層上に形成されたトランジスタから構成されたことを特徴とする光半導体装置。
【請求項８】
第１の導電型の半導体基板と、前記半導体基板上に形成された第１の導電型の第１のエピタキシャル層と、前記第１のエピタキシャル層上に選択的に形成された第２の導電型の第２のエピタキシャル層と、前記半導体基板と前記第１のエピタキシャル層上の前記第２のエピタキシャル層の形成されていない領域に形成され、かつＰＮ接合が前記半導体基板中に形成された第２の導電型の拡散層と、前記半導体基板上の前記第１のエピタキシャル層の前記拡散層を含む受光素子と、前記半導体基板、前記第１のエピタキシャル層および第２のエピタキシャル層上に形成されたトランジスタとを備えた光半導体装置。
【請求項９】
受光素子は、第２のエピタキシャル層の表面に形成された受光素子電極と、前記第１のエピタキシャル層と前記受光素子電極とを接続するように形成された受光素子ウェル層とを有する請求項５から請求項８の何れか一項記載の光半導体装置。
【請求項１０】
受光素子ウェル層が、受光素子の領域にある第１のエピタキシャル層と第２のエピタキシャル層の段差部の全面に形成された請求項９記載の光半導体装置。
【請求項１１】
第１のエピタキシャル層の膜厚が１．0μｍ以下であり、かつ第２のエピタキシャル層の膜厚が１．0μｍ以上である請求項５から請求項８の何れか一項記載の光半導体装置。
【請求項１２】
トランジスタがバーティカルＰＮＰトランジスタである請求項１から請求項８の何れか一項記載の光半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受光素子とトランジスタが同一基板上に混載された光半導体装置に関する。
【背景技術】
【０００２】
受光素子は、光信号を電気信号に変換する素子であり、様々な分野で用いられている。中でもＣＤやＤＶＤ等の光ディスク分野において、光ディスク上に記録されている信号を読み書きする光ピックアップ装置のキーデバイスとして重要である。近年、高性能化・高集積化の要請により、受光素子であるフォトダイオードと、バイポーラトランジスタ、抵抗、容量等の各種電子素子を同一基板上に混載したいわゆる光電子集積回路（ＯＥＩＣ）として構成されている。また、このＯＥＩＣにおいては、高受光感度・高速・低ノイズ特性を有した受光素子と、高速・高性能のバイポーラトランジスタとの混載が要求されている。
【０００３】
以下、従来の第１の光半導体装置について説明する。
【０００４】
図１０は、従来構造による光半導体装置、いわゆるＯＥＩＣの概略断面図である。図示の例では、半導体基板としてシリコン基板、バイポーラトランジスタとしてバーティカルＰＮＰトランジスタ（Ｖ−ＰＮＰトランジスタ）、受光素子としてｐｉｎフォトダイオードが同一基板上に構成されたＯＥＩＣを例示するものである。
【０００５】
１は低濃度ｐ型のシリコン基板、２はシリコン基板１上に形成されたｎ型エピタキシャル層、３はｎ型エピタキシャル層２上に形成されたＶ−ＰＮＰトランジスタ、４はｎ型エピタキシャル層２上に形成されたｐｉｎフォトダイオードである。
【０００６】
Ｖ−ＰＮＰトランジスタ３において、５は高濃度ｐ型のエミッタ層、６はエミッタ層５の下部に形成されたｎ型のベース層、７はベース層８の下部に形成されたｐ型コレクタ層、８はコレクタ層７の下部に形成された高濃度のｎ型埋め込み層、９はエミッタ電極、１０はベース電極、１１はコレクタ電極である。エミッタ層５、ベース層６、コレクタ層７に流れる電流はそれぞれ、エミッタ電極９、ベース電極１０、コレクタ電極１１から外部に取り出される。
【０００７】
１２はＶ−ＰＮＰトランジスタ３やフォトダイオード４等の素子間を電気的に絶縁分離する高濃度ｐ型の分離層である。
【０００８】
フォトダイオード４において、１３はｎ型エピタキシャル層２からなるカソード層、１４はカソード層１３上に形成された高濃度型ｎ型のカソードコンタクト層、１５はカソードコンタクト層１４上に形成されたカソード電極である。
【０００９】
１６は分離層１２と兼用した高濃度ｐ型のアノードコンタクト層、１７はアノードコンタクト層１６上に形成されたアノード電極である。アノード領域はカソード電極１５の下部の低濃度ｐ型のシリコン基板１の領域であり、正孔に対してはアノードコンタクト層１６を介してアノード電極１７から、電子に対してはカソードコンタクト層１４を介してカソード電極１５から電流として外部に取り出される。１８はカソードコンタクト層１４の上部の受光面で、しばしば入射光の界面での反射を低減するために反射防止膜が設けられる。
【００１０】
以上のように構成されたＯＥＩＣについて、以下その動作を説明する。
受光面１８から光が入射し、カソード層１３とアノードであるシリコン基板１で吸収され、電子・正孔対が発生する。この時、フォトダイオード４に逆バイアスを印加すると、低不純物濃度であるシリコン基板１側に空乏層が広がり、空乏層近傍で発生した電子・正孔対のうち、電子はカソードコンタクト層１４に、正孔はアノードコンタクト層１６に拡散とドリフトによりそれぞれ分離されて到達し光電流が発生する。この光電流を受けて、Ｖ−ＰＮＰトランジスタ３や抵抗素子や容量素子により形成された電子回路により、増幅や信号処理されて出力され、光ディスクの記録や再生信号となる。
【００１１】
しかしこの構造では、Ｖ−ＰＮＰトランジスタ３の耐圧を確保するためには、通常ｎ型エピタキシャル層２は、２．５μｍ以上の膜厚が必要である。一方フォトダイオード４における光電流は、拡散電流成分とドリフト電流成分に大きく分けられるが、拡散電流は少数キャリアの空乏層端までの拡散に支配されるため、空乏層内の電界によるドリフト電流成分に比べて応答速度が遅く、フォトダイオード４の周波数特性を低下させる要因となる。したがって、フォトダイオード４を高速化するためには、ＰＮ接合近傍を完全に空乏化させる必要があり、ｎ型エピタキシャル層２の膜厚は薄い方が有利である（通常は１μｍ以下）。ゆえに、高速のＶ−ＰＮＰトランジスタ３と、高速のフォトダイオード４を同一基板上に集積するのは困難である。
【００１２】
この問題を解決する方法として、フォトダイオード部のエピタキシャル層を選択的にエッチングする技術が提案されている。
【００１３】
以下、図１１を参照しながら特許文献１に示されている、フォトダイオード部のエピタキシャル層を選択的にエッチングする光半導体装置について説明する。
【００１４】
１９はフォトダイオード４のｎ型エピタキシャル層２を選択的にエッチングすることにより形成したエッチング領域である。
【００１５】
この構造ではフォトダイオード４のカソード層１３の膜厚は、エッチング領域１９の深さを変えることにより、ｎ型エピタキシャル層２の膜厚とは独立して容易に制御でき、１μｍ以下の薄膜化も可能となる。つまり、Ｖ−ＰＮＰトランジスタ３部のｎ型エピタキシャル層２の厚膜と、カソード１３層の薄膜が同時に実現できることになり、ｎ型エピタキシャル層２の膜厚は薄い方が有利である。通常は１μｍ以下である。したがって、高速のＶ−ＰＮＰトランジスタ３と、高速のフォトダイオード４を同一基板上に集積することが可能となる。
【特許文献１】特開２００３−３７２５９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、エッチング領域１９は一般的にウエットエッチング等で形成されるため、エッチング深さにばらつきが生じる。その結果、カソード層１３の厚さがばらつくため、安定した受光素子特性を確保することが難しいという問題が起きる。
【００１７】
また、複数のフォトダイオード４が隣接したパターンが良く用いられるが、その場合光を横方向にスキャンしたときの光電流特性（スキャン特性）が重要となる。しかしながら、エッチング領域１９の段差部は、ウエットエッチングによる形成されるため斜面になっており、この部分に光が当たると、乱反射し光が安定してフォトダイオード４内に入射しなくなり、安定したスキャン特性が得られないという問題が発生する。
【００１８】
本発明は、上記従来技術の問題点を解決するもので、カソード層の厚さのばらつきを低減し、安定したスキャン特性が得られる、高速のトランジスタと高受光感度・高速の受光素子を同一基板上に搭載した光半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明の光半導体装置は、第１の導電型の半導体基板と、半導体基板上に選択的に形成された第２の導電型のエピタキシャル層と、半導体基板上のエピタキシャル層の形成されていない領域に形成された第２の導電型の拡散層と、半導体基板の拡散層を含む受光素子と、半導体基板およびエピタキシャル層上に形成されたトランジスタとを備えたものである。
【００２０】
本発明の別の光半導体装置は、第１の導電型の半導体基板と、半導体基板上に選択的に形成された第１の導電型のエピタキシャル層と、半導体基板上のエピタキシャル層の形成されていない領域に形成された第２の導電型の拡散層と、半導体基板上の拡散層を含む受光素子と、半導体基板およびエピタキシャル層上に形成されたトランジスタとを備えたものである。
【００２１】
上記構成において、受光素子は、エピタキシャル層の表面に形成された受光素子電極と、半導体基板と受光素子電極とを接続するように形成された受光素子ウェル層とを有する。
【００２２】
上記構成において、受光素子ウェル層が、受光素子の領域にある半導体基板とエピタキシャル層の段差部の全面に形成されている。
【００２３】
本発明の別の光半導体装置は、第１の導電型の半導体基板と、半導体基板上に形成された第２の導電型の第１のエピタキシャル層と、第１のエピタキシャル層上に選択的に形成された第２の導電型の第２のエピタキシャル層と、第２のエピタキシャル層の形成されていない領域の半導体基板および第１のエピタキシャル層上に形成された受光素子と、半導体基板、第１のエピタキシャル層および第２のエピタキシャル層上に形成されたトランジスタとを備えたものである。
【００２４】
本発明の別の光半導体装置は、第１の導電型の半導体基板と、半導体基板上に形成された第１の導電型の第１のエピタキシャル層と、第１のエピタキシャル層上に選択的に形成された第２の導電型の第２のエピタキシャル層と、第１のエピタキシャル層上の第２のエピタキシャル層の形成されていない領域に形成された第２の導電型の拡散層と、半導体基板上の第１のエピタキシャル層の拡散層を含む受光素子と、半導体基板、第１のエピタキシャル層および第２のエピタキシャル層上に形成されたトランジスタとを備えたものである。
【００２５】
本発明の別の光半導体装置は、第１の導電型の半導体基板と、半導体基板上に形成された第２の導電型の第１のエピタキシャル層と、第１のエピタキシャル層上に選択的に形成された第２の導電型の第２のエピタキシャル層と、半導体基板と第１のエピタキシャル層上の第２のエピタキシャル層の形成されていない領域に形成され、かつＰＮ接合が半導体基板中に形成された第２の導電型の拡散層と、半導体基板上の第１のエピタキシャル層の拡散層を含む受光素子と、半導体基板及び第１及び第２のエピタキシャル層上に形成されたトランジスタから構成されたことを特徴とするものである。
【００２６】
本発明の別の光半導体装置は、第１の導電型の半導体基板と、半導体基板上に形成された第１の導電型の第１のエピタキシャル層と、第１のエピタキシャル層上に選択的に形成された第２の導電型の第２のエピタキシャル層と、半導体基板と第１のエピタキシャル層上の第２のエピタキシャル層の形成されていない領域に形成され、かつＰＮ接合が半導体基板中に形成された第２の導電型の拡散層と、半導体基板上の第１のエピタキシャル層の拡散層を含む受光素子と、半導体基板、第１のエピタキシャル層および第２のエピタキシャル層上に形成されたトランジスタとを備えたものである。
【００２７】
上記構成において、受光素子は、第２のエピタキシャル層の表面に形成された受光素子電極と、第１のエピタキシャル層と受光素子電極とを接続するように形成された受光素子ウェル層とを有する。
【００２８】
上記構成において、受光素子ウェル層が、受光素子の領域にある第１のエピタキシャル層と第２のエピタキシャル層の段差部の全面に形成されている。
【００２９】
上記構成において、第１のエピタキシャル層の膜厚が１．0μｍ以下であり、かつ第２のエピタキシャル層の膜厚が１．0μｍ以上である。
【００３０】
上記構成において、トランジスタがバーティカルＰＮＰトランジスタである。
【発明の効果】
【００３１】
本発明の光半導体装置によれば、トランジスタ部のエピタキシャル層の膜厚を厚く、受光素子部の膜厚を薄く同時に実現することが可能となるため、高速のトランジスタと高速の受光素子を同一基板上に集積化することが可能となる。また、受光素子内の段差がほぼ垂直に形成されるため、斜面である場合に比べて乱反射を低減でき、安定した光のスキャン特性を得ることが可能となる。
【００３２】
また、半導体表面にカソード電極を形成すると、段差部にパターン形成する場合に比べてパターン形成が簡略化でき、かつ微細化も可能となる。
【発明を実施するための最良の形態】
【００３３】
（実施の形態１）
以下、本発明の光半導体装置の第１の実施の形態について、図１を参照しながら説明する。
【００３４】
まず、図１に示すように、１は低濃度ｐ型のシリコン基板、２０はシリコン基板１上に選択的に形成された低濃度のｎ型エピタキシャル層である。
３はＶ−ＰＮＰトランジスタ、４はフォトダイオード、５はエミッタ層、６はベース層、７はコレクタ層、８はｎ型埋め込み層、９はエミッタ電極、１０はベース電極、１１はコレクタ電極である。１２は分離層、１４はカソードコンタクト層、１５はカソード電極である。１６はアノードコンタクト層、１７はアノード電極、１８は受光面であり、これらは従来の構成と同一である。
【００３５】
以上のように構成された本実施形態の光半導体装置の製造方法の一例について説明する。
【００３６】
まず、シリコン基板１上に選択的に酸化膜を形成したのち、エピタキシャル成長する。この時酸化膜が形成されていないシリコン基板１上にのみ、ｎ型エピタキシャル層２０が形成される。酸化膜を除去した後、シリコン基板１のｎ型エピタキシャル層２０が形成されていない領域に、選択的にイオン注入工程等により、ｎ型のカソードコンタクト層１４を形成する。次いで、ｎ型エピタキシャル層２上にＶ−ＰＮＰトランジスタ３を形成する。
【００３７】
以上のように構成された本実施形態の光半導体装置について、以下動作について説明する。
【００３８】
基本的な動作は図１０および図１１についての説明と同様である。受光面１８より光が入射すると、カソードコンタクト層１４とアノードであるシリコン基板１で吸収され、電子・正孔対が発生し、電子はカソードコンタクト層１４に、正孔はアノードコンタクト層１６に拡散とドリフトによりそれぞれ分離されて到達し光電流が発生する。例えば、ｐ型のシリコン基板１の濃度をｎ型のカソードコンタクト層１４に対して一桁以上低濃度にすると、カソードコンタクト層１４とシリコン基板１の界面、すなわちＰＮ接合付近において、空乏層はシリコン基板１側にのみ伸び、カソードコンタクト層１４側にはほとんど伸びない。ここで、シリコン基板１の濃度を極端に低濃度にすることにより、空乏層の幅は１０μｍ以上にすることが可能であり、特にＤＶＤで用いられる波長６５０ｎｍより短波長の光では、空乏層中で入射光がほとんど吸収されることになる。つまり、光電流は拡散電流成分が低下しドリフト電流成分が支配的となるため、フォトダイオード４の高速応答が可能となる。
【００３９】
一方、本実施形態では、ｎ型エピタキシャル層２０の膜厚はフォトダイオード４に対して独立で決定できるため、ｎ型エピタキシャル層２０の膜厚を厚くすることにより（例えば２．５μｍ以上）、Ｖ−ＰＮＰトランジスタ３の活性領域の深さ（例えば１．５μｍ以上）を十分確保することができるため、高耐圧化等の高性能特性の実現が容易となる。
【００４０】
つまり、高速のフォトダイオード４と、高速・高性能のＶ−ＰＮＰトランジスタ３を同一基板上に形成することが可能となり、各素子の特性向上を最大限に発揮するような構造が可能となり、ＯＥＩＣとして特性向上が図れる。
また、フォトダイオード４の段差部はほぼ垂直に形成されるため、段差部が斜面の場合に比べて入射光の乱反射が低減されるため、安定した光のスキャン特性を得られることが可能となる。
（実施の形態２）
以下、本発明の光半導体装置の第２の実施の形態について、図２を参照しながら説明する。
【００４１】
図２に示すように、２１はシリコン基板１上に形成された低濃度のｐ型エピタキシャル層、２２はｎ型埋め込み層８上に、コレクタ層７の周囲を完全に取り巻くように形成された高濃度のｎ型トランジスタウェル層である。ｎ型トランジスタウェル層２２は、コレクタ層７とｐ型エピタキシャル層２１を電気的に分離する役割を担っている。その他の構成は、第１の実施の形態の構成と同一である。
【００４２】
本実施形態の光半導体装置は、第１の実施の形態のｎ型エピタキシャル層２０の代わりに、ｐ型エピタキシャル層２１を用いた構成であり、同様の効果が実現できる。この構成では、コレクタ層７とｐ型エピタキシャル層２１の共有化が可能であり、工程の簡略化できる。また第１の実施の形態とは異なったトランジスタ構造が可能となる。
（実施の形態３）
以下、本発明の光半導体装置の第３の実施の形態について、図３を参照しながら説明する。
【００４３】
図３に示すように、２８はｎ型エピタキシャル層２０から半導体基板１まで拡散することで形成された高濃度のｎ型カソードウェル層であり、カソードコンタクト層１４と接続させる。２９はｎ型カソードウェル層２８上に形成されたカソード表面電極である。その他の構成は第１の実施の形態の構成と同じである。
【００４４】
第１の実施の形態から第２の実施の形態においては、フォトダイオード４のカソード電極１５は段差の下部に形成されていた。この場合パターンの形成は複雑な工程が必要であり、特に微細化は困難であるという問題がある。本実施の形態においては、吸収された電子は、カソード層１３→カソードコンタクト層１４→カソードウェル層２８→カソード表面電極２９の経路で移動するため、段差部にカソード電極を形成する必要がなくなり、第１のｎ型エピタキシャル層２０にカソード表面電極２９が形成されるので、工程の簡略化及びパターンの微細化が可能となる。
（実施の形態４）
以下、本発明の光半導体装置の第４の実施の形態について、図４を参照しながら説明する。
【００４５】
図４に示すように、３０はフォトダイオード４内のｎ型エピタキシャル層２０の段差部全面に形成された高濃度のｎ型カソードウェル層であり、カソードコンタクト層１４と接続させる。その他の構成は第３の実施の形態の構成と同じである。
【００４６】
本実施の形態においては、第３の実施の形態に比べてｎ型カソードウェル層３０の抵抗を低減することが可能となり、受光素子のシリーズ抵抗が低減し、高速応答が実現できる。
【００４７】
また、カソードコンタクト層１４とカソードウェル層３０は、同一工程での形成が可能となり、かつ段差部にパターニングすることが必要なくなるため、工程の簡略化および微細化が可能となる。
（実施の形態５）
以下、本発明の光半導体装置の第５の実施の形態について、図５を参照しながら説明する。
【００４８】
まず、図５に示すように、２３はシリコン基板１上に形成された低濃度の第１のｎ型エピタキシャル層、２４は第１のｎ型エピタキシャル層２３上に選択的に形成された第２のｎ型エピタキシャル層である。１３はフォトダイオード４内に形成されたカソード層である。
【００４９】
１はシリコン基板、３はＶ−ＰＮＰトランジスタ、４はフォトダイオード、５はエミッタ層、６はベース層、７はコレクタ層、８はｎ型埋め込み層、９はエミッタ電極、１０はベース電極、１１はコレクタ電極である。１２は分離層、１４はカソードコンタクト層、１５はカソード電極である。１６はアノードコンタクト層、１７はアノード電極、１８は受光面であり、これらは第１の実施の形態の構成と同じである。
【００５０】
本実施の形態では、第１の実施の形態のシリコン基板１とｎ型エピタキシャル層２４の間に、第１のｎ型エピタキシャル層２３が形成された構造である。フォトダイオード４のカソード領域は、カソード層１３とカソードコンタクト層１４によって構成され、ＰＮ接合はシリコン基板１とカソード層１３の界面に形成される。
【００５１】
Ｖ−ＰＮＰトランジスタ３は、第１のｎ型エピタキシャル層２３及び第２のｎ型エピタキシャル層２４で構成されるため、それぞれのパラメータを独立した設計が可能であり、第１の実施の形態および第２の実施の形態の場合に比べて、設計の自由度が大きくなる。
【００５２】
第２のｎ型エピタキシャル層２４はフォトダイオード４とは独立して厚みを決定できるので、第１の実施の形態と同様の効果が得られる。
【００５３】
また、受光素子のカソードの厚みは第１のｎ型エピタキシャル層２３の膜厚で決定するため、従来の形成方法と比較して、膜厚の制御を高精度に設定することができるため、安定した受光素子特性の実現が可能となる。
（実施の形態６）
以下、本発明の光半導体装置の第６の実施の形態について、図６を参照しながら説明する。
【００５４】
図６に示すように、２５はシリコン基板１上に形成された低濃度の第１のｐ型エピタキシャル層、２４は第１のｐ型エピタキシャル層２５上に選択的に形成された第２のｎ型エピタキシャル層、２６はｎ型埋め込み層８上で、コレクタ層７の周囲を完全に取り巻くように形成された高濃度の第２のｎ型埋め込み層である。第２のｎ型埋め込み層２６は、コレクタ層７とｐ型エピタキシャル層２５を電気的に分離する役割を担っている。その他の構成は第３の実施の形態の構成と同一である。
【００５５】
本実施形態の光半導体装置は、第５の実施の形態の第２のｎ型エピタキシャル層２３の代わりに、ｐ型エピタキシャル層２５を用いた構成であり、全く同様の効果が実現できる。
（実施の形態７）
以下、本発明の光半導体装置の第７の実施の形態について、図７を参照しながら説明する。
【００５６】
図７に示すように、２７は第１のｎ型エピタキシャル層２３からシリコン基板１まで拡散することで形成された高濃度のｎ型カソードコンタクト層である。
【００５７】
その他の構成は、第５の実施の形態の構成と同じである。
【００５８】
また、本実施の形態においては、第１のｎ型エピタキシャル層２３にシリコンよりバンドギャップが大きい材料を用いると、入射光のエネルギーが第１のｎ型エピタキシャル層２３のバンドギャップより小さい場合、つまり長波長光に対してｎ型エピタキシャル層２３は透過し、シリコン基板１のみで吸収される。第１の実施の形態から第４の実施の形態の構造では、受光面１８と光が吸収される最表面は一致しているので、受光素子特性は受光面１８の影響を受けやすく、受光感度の低下やリーク電流の増加等の問題が起きる。本実施形態の構造では、光が吸収される最表面は、ｎ型エピタキシャル層２３と、シリコン基板１の界面であり、受光面と分離できるため、受光感度の低下やリーク電流の増加を抑制できる。
（実施の形態８）
以下、本発明の光半導体装置の第８の実施の形態について、図８を参照しながら説明する。
【００５９】
図８に示すように、２８は第２のｎ型エピタキシャル層２４から第１のｎ型エピタキシャル層２３まで拡散することで形成された高濃度のｎ型カソードウェル層であり、カソードコンタクト層１４と接続させる。２９はｎ型カソードウェル層２８上に形成されたカソード表面電極である。その他の構成は第５の実施の形態の構成と同じである。
【００６０】
第１の実施の形態から第７の実施の形態においては、フォトダイオード４のカソード電極１５は段差の下部に形成されていた。この場合パターンの形成は複雑な工程が必要であり、特に微細化は困難であるという問題がある。本実施の形態においては、吸収された電子は、カソード層１３→カソードコンタクト層１４→カソードウェル層２８→カソード表面電極２９の経路で移動するため、段差部にカソード電極を形成する必要がなくなり、第２のｎ型エピタキシャル層２４表面にカソード表面電極２９が形成されるので、工程の簡略化及びパターンの微細化が可能となる。
（実施の形態９）
以下、本発明の光半導体装置の第９の実施の形態について、図９を参照しながら説明する。
【００６１】
図９に示すように、３０はフォトダイオード４内の第２のｎ型エピタキシャル層２４の段差部全面に形成された高濃度のｎ型カソードウェル層であり、カソードコンタクト層１４と接続させる。その他の構成は第８の実施の形態の構成と同じである。
【００６２】
本実施の形態においては、第８の実施の形態に比べてｎ型カソードウェル層３０の抵抗を低減することが可能となり、受光素子のシリーズ抵抗が低減し、高速応答が実現できる。
【００６３】
また、カソードコンタクト層１４とカソードウェル層３０は、同一工程での形成が可能となり、かつ段差部にパターニングすることが必要なくなるため、工程の簡略化及び微細化が可能となる。
【００６４】
また、本実施形態において、シリコン基板を用いたが、必ずしもシリコン基板に限定されるものではなく、例えば長波長域で広く用いられているゲルマニウム基板や、化合物半導体であってもよい。
【００６５】
さらに、本発明では、受光素子としてｐｉｎフォトダイオードを用いたが、通常のｐｎ型フォトダイオード、アバランシェフォトダイオード、フォトトランジスタについても適用が可能であることは言うまでもない。また、トランジスタとしてＶ−ＰＮＰトランジスタを用いたが。ＮＰＮトランジスタ、ＭＯＳトランジスタについても適用可能であることは言うまでもない。
【００６６】
また、本発明では半導体基板としてｐ型を用いたが、ｎ型を用いても適用可能であることは言うまでもない。上記実施の形態において、第１のエピタキシャル層もｐ型またはｎ型を用いることが可能である。
【００６７】
また、上記実施の形態において、第１のエピタキシャル層の膜厚が１．0μｍ以下であり、かつ第２のエピタキシャル層の膜厚が１．0μｍ以上であることが望ましい。
【産業上の利用可能性】
【００６８】
本発明の光半導体装置は、高速のトランジスタと高速の受光素子を同一基板上に集積化することが可能となり、しかも乱反射を低減でき、安定した光のスキャン特性を得ることが可能となる等の効果を有し、受光素子とトランジスタを同一基板上に集積したいわゆるＯＥＩＣ等に有用である。
【図面の簡単な説明】
【００６９】
【図１】本発明の第１の実施形態に係る光半導体装置を示す断面図である。
【図２】第２の実施形態に係る光半導体装置を示す断面図である。
【図３】第３の実施形態に係る光半導体装置を示す断面図である。
【図４】第４の実施形態に係る光半導体装置を示す断面図である。
【図５】第５の実施形態に係る光半導体装置を示す断面図である。
【図６】第６の実施形態に係る光半導体装置を示す断面図である。
【図７】第７の実施形態に係る光半導体装置を示す断面図である。
【図８】第８の実施形態に係る光半導体装置を示す断面図である。
【図９】第９の実施形態に係る光半導体装置を示す断面図である。
【図１０】第１の従来技術に係る光半導体装置を示す断面図である。
【図１１】第２の従来技術に係る光半導体装置を示す断面図である。
【符号の説明】
【００７０】
１  シリコン基板
２  ｎ型エピタキシャル層
３  Ｖ−ＰＮＰトランジスタ
４  フォトダイオード
５  エミッタ層
６  ベース層
７  コレクタ層
８  ｎ型埋め込み層
９  エミッタ電極
１０  ベース電極
１１  コレクタ電極
１２  分離層
１３  カソード層
１４  カソードコンタクト層
１５  カソード電極
１６  アノードコンタクト層
１７  アノード電極
１８  受光面
１９  エッチング領域
２０  ｎ型エピタキシャル層
２１  ｐ型エピタキシャル層
２２  ｎ型トランジスタウェル層
２３  第１のｎ型エピタキシャル層
２４  第２のｎ型エピタキシャル層
２５  ｐ型エピタキシャル層
２６  第２のｎ型埋め込み層
２７  カソードコンタクト層
２８  ｎ型カソードウェル層
２９  カソード表面電極
３０  ｎ型カソードウェル層
【図１】
2006210494.tif 000003
【図２】
2006210494.tif 000004
【図３】
2006210494.tif 000005
【図４】
2006210494.tif 000006
【図５】
2006210494.tif 000007
【図６】
2006210494.tif 000008
【図７】
2006210494.tif 000009
【図８】
2006210494.tif 000010
【図９】
2006210494.tif 000011
【図１０】
2006210494.tif 000012
【図１１】
2006210494.tif 000013