(57)【要約】【課題】  バリスタ部とインダクタ部との剥離が生じ難い積層型フィルタを提供すること。【解決手段】  好適な実施形態の積層型フィルタ１０は、バリスタ部２０とインダクタ部とが積層された構造を有している。バリスタ部３０は、内部電極３１ａ，３２ａを備えるバリスタ層３１，３２が積層されてなり、このバリスタ層は、ＺｎＯを主成分とし、添加物としてＰｒ及びＢｉからなる群より選ばれる少なくとも一種の元素、Ｃｏ並びにＡｌを含有している。また、インダクタ部２０は、導体パターン２１ａ〜２４ａを備えるインダクタ層２１〜２４が積層されてなり、このインダクタ層は、ＺｎＯを主成分とし、Ｃｏ及びＡｌを実質的に含有していないものである。【選択図】  図２
2006310712.tif 000002
【特許請求の範囲】
【請求項１】
導体層及びバリスタ層を備えるバリスタ部と、導体層及びインダクタ層を備えるインダクタ部と、が積層された積層型フィルタであって、
前記バリスタ層は、ＺｎＯを主成分とし、添加物として、Ｐｒ及びＢｉからなる群より選ばれる少なくとも一種の元素、Ｃｏ並びにＡｌを含有しており、
前記インダクタ層は、ＺｎＯを主成分とし、Ｃｏ及びＡｌを実質的に含有していない、
ことを特徴とする積層型フィルタ。
【請求項２】
表面から内部に拡散されたＬｉを更に含むことを特徴とする請求項１記載の積層型フィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型フィルタ、より詳しくは、バリスタ部とインダクタ部とが積層されてなる積層型フィルタに関する。
【背景技術】
【０００２】
近年、電子機器は、高速動作のための伝送信号の高周波数化や、省電力化のための低電圧化等が進められている。このような状況下、電子機器においては、優れた信頼性を確保する観点から、ノイズやサージ等を除去する技術がますます重要になってきている。そこで、ノイズ及びサージの両方を一つのチップで除去し得る素子として、バリスタ部及びインダクタ部が積層されてなる積層型フィルタが注目を集めている。
【０００３】
このような積層型フィルタとしては、半導体磁器と磁性材料磁器とを接合し、これを一体焼結して得られた複合機能素子が知られている（例えば、特許文献１参照）。
【特許文献１】特開平７−２２０９０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来の積層型フィルタでは、バリスタ部とインダクタ部とで素体を構成している材料が異なっているため、焼結時における両者の体積変化の程度が大きく異なり、このため、一体焼結の際に両者の境に応力が発生し易い傾向にあった。そして、これに起因して、バリスタ部とインダクタ部とが剥離し易いという問題があった。
【０００５】
そこで、本発明はこのような事情に鑑みてなされたものであり、バリスタ部とインダクタ部との剥離が生じ難い積層型フィルタを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明者らは、まず、積層型フィルタにおいて、バリスタ部とインダクタ部との剥離を低減するために、インダクタ部を、バリスタ部を構成している素体と同じ材料により形成することを試みた。その結果、一体焼結を行った場合であっても、バリスタ部とインダクタ部との剥離が極めて生じ難くなることが判明した。
【０００７】
ところが、通常バリスタ部の素体を構成している材料は、極めて低抵抗であるという特性を有していることからインダクタの材料としては適しておらず、このような積層型フィルタは、高周波用途への適用が困難なものであった。
【０００８】
そこで、本発明者らは、このような知見に基づいて更に研究を進めた結果、インダクタ部をバリスタ部の構成材料と同じ素体から構成するとともに、両構成材料の添加物を異ならせることによって、インダクタ部の素体の高抵抗化が図れることを見出し、本発明を完成させるに至った。
【０００９】
すなわち、本発明の積層型フィルタは、導体層及びバリスタ層を備えるバリスタ部と、導体層及びインダクタ層を備えるインダクタ部と、が積層された積層型フィルタであって、バリスタ層は、ＺｎＯを主成分とし、添加物として、Ｐｒ及びＢｉからなる群より選ばれる少なくとも一種の元素、Ｃｏ並びにＡｌを含有しており、インダクタ層は、ＺｎＯを主成分とし、Ｃｏ及びＡｌを実質的に含有していないことを特徴とする。
【００１０】
このように、本発明に係る積層型フィルタは、バリスタ層及びインダクタ層の素体が同じ材料（ＺｎＯ）を主成分としている。よって、これらを一体焼結した場合であっても、両層の間に焼結時の素体の体積変化率の相違に基づく応力等が発生し難い。これにより、バリスタ部とインダクタ部との剥離が大幅に低減されるようになる。
【００１１】
また、インダクタ層を構成している材料、すなわち、主成分としてＺｎＯを含み、Ｃｏ及びＡｌを実質的に含有していない材料は、ＺｎＯ単体や、上記バリスタ層の構成材料（ＺｎＯにＰｒ又はＢｉ、Ｃｏ及びＡｌを添加したもの）と比較して、極めて高抵抗率であり、低誘電率であるという特性を有している。したがって、かかる材料を含むインダクタ層は、優れたインダクタ特性を有するものとなる。
【００１２】
また、本発明の積層型フィルタは、表面から内部に拡散されたＬｉを更に含むものであるとより好ましい。これにより、積層型フィルタにおけるインダクタ部が、一層インダクタ特性に優れるものとなる。その結果、積層型フィルタは、ノイズやサージを吸収する特性に更に優れるようになる。
【発明の効果】
【００１３】
本発明によれば、バリスタ部とインダクタ部との剥離が生じ難く、また、これらのバリスタ特性及びインダクタ特性が極めて良好な積層型フィルタを提供することが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の好適な実施形態について図面を参照して詳細に説明する。なお、全図を通じ、同一の要素には同一の符号を付すものとし、重複する説明は省略する。また、説明における上下左右等の位置関係は、いずれも図面の位置関係に基づくものとする。
【００１５】
まず、図１〜３を参照して、第１の実施形態に係る積層型フィルタ１０の構造について説明する。
【００１６】
図１は、第１の実施形態の積層型フィルタを示す斜視図である。積層型フィルタ１０は、素体３の長手方向の両端部に形成された一対の入出力電極５，７と、同じく素体３の側面に形成された一対のグランド電極９，１１とを備えている。なお、素体３の底面は、積層型フィルタ１０が外部基板（図示せず）に実装されたときに、当該外部基板に対向する面である。
【００１７】
図２は、積層型フィルタの素体部分を示す分解斜視図である。図示されるように、積層型フィルタ１０における素体３は、一対の保護層４１，４２の間に、インダクタ部２０とバリスタ部３０とからなる積層構造が挟まれた構造を有している。
【００１８】
インダクタ部２０は、導体パターン２１ａ，２２ａ，２３ａ，２４ａ（導体層）がそれぞれ設けられたインダクタ層２１，２２，２３，２４が積層されたものである。各層の導体パターン２１ａ，２２ａ，２３ａ，２４ａは、らせん状のコイルパターンの一部を構成するものであり、これらが貫通電極２１ｂ、２２ｂ、２３ｂによって順次接続されることにより、コイルパターンが構成されている。このように、インダクタ部２０は、コイルＬ（図３参照）を含む構造を有している。
【００１９】
導体パターン２１ａは、その端部がインダクタ層２１の端部に引き出されており、これが、コイルパターンにおける一方の端部となる。コイルパターンの当該端部（導体パターン２１ａ）は、素体３の縁部に引き出され、一方の入出力電極７に電気的に接続されることになる。
【００２０】
また、導体パターン２４ａは、その端部がインダクタ層２４の端部に引き出されており、これが、コイルパターンのもう一方の端部となる。コイルパターンの当該端部（導体パターン２４ａ）は、素体３における上記一方の端部と対向している側の縁部に引き出され、他方の入出力電極５に電気的に接続されることになる。
【００２１】
導体パターン２１ａ〜２４ａは、インダクタのコイルパターンの構成材料として用いられる金属材料等から構成されるものである。また、インダクタ部２０を構成する各インダクタ層２１，２２，２３，２４は、ＺｎＯを主成分とするセラミック材料から構成されている。
【００２２】
インダクタ層２１〜２４を構成するセラミック材料は、ＺｎＯのほか、添加物としてＰｒ、Ｋ、Ｎａ、Ｃｓ、Ｒｂ等の金属元素を含有していてもよい。なかでも、Ｐｒを添加すると特に好ましい。Ｐｒの添加により、インダクタ層２１〜２４と後述するバリスタ層３１，３２との体積変化率の差を容易に低減することができる。また、インダクタ層２１〜２４には、後述するバリスタ部３０との接合性の向上を目的として、Ｃｒ、ＣａやＳｉが更に含まれていてもよい。インダクタ層２１〜２４中に含まれるこれらの金属元素は、金属単体や酸化物等の種々の形態で存在することができる。インダクタ層２１〜２４に含まれる添加物の好適な含有量は、当該インダクタ層に含まれるＺｎＯの総量中、０．０２ｍｏｌ％以上２ｍｏｌ％以下であると好ましい。これらの金属元素の含有量は、例えば、誘導結合高周波プラズマ発光分析装置（ＩＣＰ）を用いて測定することができる。
【００２３】
また、上記構成を有するインダクタ層２１〜２４は、後述するバリスタ層３１，３２に含まれるＣｏ及びＡｌを実質的に含有していないものである。ここで、「実質的に含有していない」状態とは、これらの元素を、インダクタ層２１〜２４を形成する際に原料として意図的に含有させなかった場合の状態をいうものとする。例えば、バリスタ部３０からインダクタ部２０への拡散等によって意図せずにこれらの元素が含まれる場合は、「実質的に含有していない」状態に該当する。なお、インダクタ層２１〜２４は、上述した条件を満たす限り、更なる特性の向上等を目的として、その他の金属元素等を更に含んでいてもよい。
【００２４】
バリスタ部３０は、内部電極３１ａ，３２ａ（導体層）がそれぞれ設けられたバリスタ層３１，３２が積層されてなるものである。内部電極３１ａ，３２ａは、それぞれバリスタ層３１，３２上に略矩形状に形成されており、これらは、積層方向において略全面が重なり合うように配置されている。ここで、内部電極３１ａは、その一部が、素体３の側面を構成するバリスタ層３１の縁部に引き出されており、これにより入出力電極５と電気的に接続されることとなる。
【００２５】
また、内部電極３２ａは、内部電極３１ａが引き出された縁部と直交している縁部の両側に引き出されており、この引き出し部においてグランド電極９，１１とそれぞれ電気的に接続する。このように、バリスタ部３０においては、内部電極３１ａ，３２ａと、これらの間に配置されたバリスタ層３１とからバリスタＶ（図３参照）が構成されている。
【００２６】
内部電極３１ａ，３２ａは、バリスタの内部電極に通常用いられるＰｄやＡｇ−Ｐｄ合金等からなるものが適用できる。
【００２７】
バリスタ層３１，３２は、ＺｎＯを主成分とするセラミック材料から構成されている。このセラミック材料中には、添加物として、Ｐｒ及びＢｉからなる群より選ばれる少なくとも一種の元素、Ｃｏ並びにＡｌが更に含まれている。ここで、バリスタ層３１，３２は、Ｐｒに加えてＣｏを含むことから、優れた電圧非直線特性、すなわちバリスタ特性を有するものとなるほか、高い誘電率（ε）を有するものとなる。また、Ａｌを更に含むことから、低抵抗となる。逆に言えば、上述したインダクタ層２１〜２４は、Ｃｏ及びＡｌを含まないことから、バリスタ特性を有さず、また誘電率が小さく、しかも抵抗率が高いため、インダクタ部の構成材料として極めて好適な特性を有している。
【００２８】
これらの添加物としての金属元素は、バリスタ層３１，３２において、金属単体や酸化物等の形態で存在することができる。なお、バリスタ層３１，３２は、更なる特性の向上を目的として、添加物として上述したもの以外の金属元素等（例えば、Ｃｒ、Ｃａ、Ｓｉ、Ｋ等）を更に含有していてもよい。
【００２９】
上述したインダクタ部２０におけるインダクタ層２１〜２４は、その内部にＬｉを更に含有するものである。ただし、このＬｉは、原料としてこれらの層に添加されたものではなく、後述するような製造方法において、インダクタ部２０及びバリスタ部３０を備える積層体を形成した後に、この積層体の表面にＬｉを含む原料を付着させ、これが拡散することによって添加されたものである。ただし、バリスタ部３０においては、バリスタ層３１の内部電極３１ａ及び内部電極３２ａに挟まれた領域がバリスタ特性を発現するが、かかる領域にはＬｉはできるだけ含まれないことが望ましい。そして、本実施形態においては、上述のように積層体の表面からＬｉを拡散させていることから、バリスタ層３１の上記領域までＬｉが拡散されることが極めて少なく、当該領域にはＬｉが実質的に含まれない状態となっている。なお、積層型フィルタ１０は、必ずしもＬｉが拡散されたものでなくてもよい。
【００３０】
保護層４１，４２は、それぞれセラミック材料からなる層であり、インダクタ部２０及びバリスタ部３０からなる積層構造を、その積層方向の両側から挟みこむことで、各部２０，３０を保護するものである。この保護層４１，４２の構成材料は特に限定されず、種々のセラミック材料等を適用可能であるが、上述した積層構造との剥離を低減する観点からは、ＺｎＯを主成分として含む材料が好ましい。
【００３１】
図３は、実施形態の積層型フィルタの等価回路を説明するための図である。上述した構成を有する積層型フィルタ１０は、図３に示されるような等価回路を構成することになる。すなわち、積層型フィルタ１０は、インダクタＬ及びバリスタＶとでＬ型の回路を構成している。
【００３２】
次に、図４を参照して本実施形態の積層型フィルタを製造する方法について説明する。
【００３３】
図４は、実施形態の積層型フィルタを製造する工程を説明するためのフロー図である。積層型フィルタ１０の製造においては、まず、インダクタ層２１〜２４、及び、バリスタ層３１，３２の原料となるセラミック材料を含むペーストを製造する（ステップＳ１１）。具体的には、バリスタ層形成用のペーストは、主成分であるＺｎＯに対し、添加物として、Ｐｒ及びＢｉからなる群より選ばれる少なくとも一種の元素、Ｃｏ並びにＡｌのほか、必要に応じてＣｒ、Ｃａ、Ｓｉ、Ｋ等を、焼成後に所望の含有量となるように加え、これらのバインダー等を添加して混合することにより調製することができる。この場合の金属元素は、例えば、酸化物として添加することができる。
【００３４】
また、インダクタ層形成用のペーストは、主成分であるＺｎＯに対し、必要に応じて、添加物としてＰｒ、Ｂｉ等の金属元素を加え、更にこれらにバインダー等を添加して混合することによって調製可能である。なお、インダクタ層形成用のペーストには、バリスタ層形成用のペーストとは異なり、Ｃｏ及びＡｌは添加しない。ここで、上記金属元素は、例えば、酸化物、シュウ酸塩、炭酸塩等の化合物の形態で添加することができる。また、これらの添加量は、後述するような焼成を行った後の素体３において、金属元素が上述したような所望の含有量となるように調整する。
【００３５】
これらのペーストを、プラスチックフィルム等の上にドクターブレード法等により塗布した後に乾燥させ、セラミック材料からなるグリーンシートを形成する（ステップＳ１２）。これにより、インダクタ層２１〜２４形成用のグリーンシート（以下、「インダクタシート」という）、及び、バリスタ層３１，３２形成用のグリーンシート（以下、「バリスタシート」という）を、それぞれ所要の枚数ずつ得る。次いで、得られたインダクタシートに対し、レーザーやパンチング等により所望の位置にスルーホールを形成する。なお、上記グリーンシートの形成において、プラスチックフィルム等は、塗布・乾燥後すぐに各シートから剥離してもよく、後述する積層の直前に剥離してもよい。また、このグリーンシートの形成工程においては、これらのシートとともに、上記と同様の方法でＺｎＯを含む保護層４１，４２形成用のグリーンシートを形成する。
【００３６】
次に、インダクタシート又はバリスタシートの上に、導体パターン２１ａ〜２４ａ（インダクタ部２０）又は内部電極３１ａ，３２ａ（バリスタ部３０）を形成するための導体ペーストを、それぞれのシートに対して所望のパターンとなるようにスクリーン印刷する（ステップＳ１３）。これにより、所望のパターンを有する導体ペースト層が設けられた各シートを得る。例えば、導体パターン形成用の導体ペーストとしては、ＰｄやＡｇ−Ｐｄ合金を主成分として含む導体ペーストが挙げられ、内部電極形成用のペーストとしては、ＰｄやＡｇ−Ｐｄ合金を主成分として含む導体ペーストが挙げられる。
【００３７】
続いて、保護層形成用のグリーンシートの上に、内部電極３１ａ及び３２ａにそれぞれ対応する導体ペースト層が設けられたバリスタシートを順次積層する（ステップＳ１４）。続いて、この上に、導体パターン２４ａ、２３ａ、２２ａ及び２１ａにそれぞれ対応する導体ペースト層が設けられたインダクタシートを順次積層する（ステップＳ１５）。さらに、これらの積層構造の上に、保護層形成用のグリーンシートを更に重ね、これらを圧着することにより、素体３の前駆体である積層体を得る。
【００３８】
その後、得られた積層体を、所望のサイズとなるようにチップ単位に切断した後、このチップを、所定温度（例えば、１０００〜１４００℃）で焼成して、素体３を得る（ステップＳ１６）。続いて、得られた素体３の表面からその内部にＬｉを拡散させる。ここでは、得られた素体３の表面にＬｉ化合物を付着させた後、熱処理等を行う。Ｌｉ化合物の付着には、密閉回転ポットを用いることができる。Ｌｉ化合物としては、特に限定されないが、熱処理することによりＬｉが素体３の表面から導体パターン２１ａ〜２４ａや内部電極３１ａ，３２ａの近傍にまで拡散できる化合物であり、例えば、Ｌｉの酸化物、水酸化物、塩化物、硝酸塩、ホウ酸塩、炭酸塩及びシュウ酸塩等が挙げられる。なお、積層型フィルタ１０の製造において、このＬｉ拡散の工程は必ずしも必須ではない。
【００３９】
そして、このＬｉ拡散された素体３の側面に、銀を主成分とするペーストを転写した後に焼き付けた後、更にめっきを施すことによって、入出力電極５，７及びグランド電極９，１１をそれぞれ形成し、積層型フィルタ１０を得る（ステップＳ１７）。めっきは、電気めっきにより行うことができ、例えば、ＣｕとＮｉとＳｎ、ＮｉとＳｎ、ＮｉとＡｕ、ＮｉとＰｄとＡｕ、ＮｉとＰｄとＡｇ、又は、ＮｉとＡｇ等を用いることができる。
【００４０】
上記構成を有する積層型フィルタ１０においては、上述の如く、インダクタ部２０及びバリスタ部３０をそれぞれ構成するインダクタ層２１〜２４及びバリスタ層３１，３２が、ともにＺｎＯを主成分とするセラミック材料から形成されている。このため、インダクタ部２０とバリスタ部３０とでは、焼成時に生じる体積変化の差が極めて小さい。したがって、これらを同時に焼成したとしても、両者の間にひずみや応力等が発生し難い。その結果、得られた積層型フィルタ１０は、インダクタ部とバリスタ部とが異なる材料により形成された従来の積層型フィルタと比較して、両者の剥離が極めて生じ難いものとなる。
【００４１】
また、インダクタ層２１〜２４は、上述の如く、ＺｎＯを主成分とし、添加物としてＣｏ及びＡｌを実質的に含有しないセラミック材料から構成される。このような材料は、インダクタの構成材料として十分な程度に高い抵抗率を有している。具体的には、インダクタ材料として好適な１ＭΩを超える抵抗率を有するものとなり易い。このため、インダクタ部２０は、単独では抵抗率の点で特性が不十分であったＺｎＯを主成分として含んでいるにもかかわらず、優れたインダクタ特性を発揮し得るものとなる。
【００４２】
次に、第２の実施形態に係る積層型フィルタについて、図５〜図８を参照して説明する。
【００４３】
図５は、第２の実施形態に係る積層型フィルタの回路構成を示す図である。図５に示すように、本実施形態の積層型フィルタは、外部との接続を行う入力端子５１、出力端子５２、共通端子５３、コイルＬ５１及びコイルＬ５２からなる相互誘導素子５４、コンデンサ５７、並びに、バリスタＶからなる回路構成を有している。
【００４４】
この回路において、入力端子５１、出力端子５２及び共通端子５３は外部との接続に供される。コンデンサ５７は、入力端子５１及び出力端子５２に接続されている。また、相互誘導素子５４において、コイルＬ５１（一次）側の一方の端子が入力端子５１に接続され、コイルＬ５２（２次）側の反転誘導される一方の端子が出力端子５２に接続されている。また、コイルＬ５１とコイルＬ５２の他方の端子同士は、接続端子５５において接続されている。バリスタＶは、一方の端子が相互誘導素子５４におけるコイルＬ５１とコイルＬ５２との接続点（接続端子５５）に接続され、他方の端子が共通端子５３に接続されている。
【００４５】
このような回路構成においては、入力端子５１と出力端子５２とが入れ替わっていてもよい。また、共通端子５３はグランドに接地されることが好ましい。なお、相互誘導素子５４は、例えば、コモンモードチョークコイル又はトランスによって構成することができる。
【００４６】
ここで、図５に示す回路構成は、等価的に図６に示す回路構成に変換することができる。図６は、図５の回路構成を等価的に変換した回路構成を示す図である。この回路構成は、入力端子６１、出力端子６２、共通端子６３、コイルＬ６１、コイルＬ６２、コイルＬ６３及びバリスタＶから構成されている。
【００４７】
かかる回路において、入力端子６１、出力端子６２及び共通端子６３は外部との接続に供される。コイルＬ６１及びコイルＬ６２は、入力端子６１と出力端子６２との間に直列に接続されている。また、コイルＬ６３とバリスタＶとは、接続端子６５において直列に接続されている。さらに、コイルＬ６３における接続端子６５に対して反対側の端子は、コイルＬ６１とコイルＬ６２との接続点に接続されており、バリスタＶにおける接続端子６５に対して反対側の端子は、共通端子６３に接続されている。
【００４８】
上述した回路構成を有する第２の実施形態の積層型フィルタは、図７及び図８に示すような構造を有している。図７は、第２の実施形態に係る積層型フィルタの素体部分を示す分解斜視図である。また、図８は、第２の実施形態に係る積層型フィルタの外形を示す斜視図である。図７に示されるように、積層型フィルタ２００の素体部分（素体１１３）は、バリスタ部１２０、インダクタ部１１０及び保護層９１が下方から順に積層された構造を有している。また、図８に示されるように、積層型フィルタ２００は、素体１１３の長手方向の両端部に形成された一対の入出力電極１０５，１０６と、同じく素体１１３の側面に互いに対向するように形成された共通電極１０７ａ及び端子電極１０７ｂとを備えている。共通電極１０７ａは、グランドに接続されるグランド電極である（上記回路構成における共通端子５３又は共通端子６３）。
【００４９】
インダクタ部１１０は、導体パターン９６，９７（導体層）がそれぞれ設けられたインダクタ層９３ａ，９３ｂが積層されたものである。導体パターン９６及び導体パターン９７は、上述した回路構成において、一次側のコイルＬ５１（コイルＬ６１）及び２次側のコイルＬ５２（コイルＬ６２）をそれぞれ構成するものである。このインダクタ部１１０における導体パターン９６，９７やインダクタ層９３ａ，９３ｂの構成材料としては、上述した第１の実施形態における導体パターン２１ａ〜２４ａやインダクタ層２１〜２４の構成材料と同様のものが挙げられる。
【００５０】
導体パターン９６の一方の端部９８は、インダクタ層９３ａの一辺に引き出され、入力電極１０５に接続されている。導体パターン９７の一方の端部９９は、インダクタ層９３ｂの一辺に引き出され、出力電極１０６に接続されている。また、導体パターン９６，９７の他方の端部１００，１０１同士は、素体１１３の側面に形成された端子電極１０７ｂに接続されている。このように、導体パターン９６及び導体パターン９７によって、相互誘導素子５４が構成されている。さらに、導体パターン９６と導体パターン９７とは、互いに対向する領域において容量結合しており、上述した回路構成におけるコンデンサ５７を構成している。なお、導体パターン９６及び９７は、上記のような端子電極ではなく、スルーホール等によって接続されてもよい。
【００５１】
バリスタ部１２０は、内部電極１０２，１０３がそれぞれ設けられたバリスタ層９４，９５が積層されてなるものである。内部電極１０２は、ストレートライン型のパターンを有しており、バリスタ層９４の短手方向に沿って設けられている。この内部電極１０２の一方の端部１０２ａは、バリスタ層９４の縁部に引き出され、素体１１３の側面に形成された端子電極１０７ｂに接続されている。これにより、内部電極１０２が、導体パターン９６，９７の端部１００，１０１にそれぞれ接続されている（上述した回路構成における接続端子５５又は接続端子６５）。
【００５２】
また、内部電極１０３は、ストレートライン型のパターンを有しており、バリスタ層９５の短手方向に沿って、内部電極１０２と略平行に設けられている。この一方の端部１０４は、バリスタ層９５の縁部に引き出され、素体１１３の側面に形成された共通電極１０７ａに接続されている。
【００５３】
バリスタ部１２０においては、内部電極１０２，１０３と、これらの間に設けられたバリスタ層９４とによって、バリスタＶが構成されている。かかるバリスタ部１２０における内部電極１０２，１０３やバリスタ層９４，９５の構成材料としては、上述した第１の実施形態の内部電極３１ａ，３２ａやバリスタ層３１，３２と同様の構成材料が挙げられる。
【００５４】
このような構成を有する本実施形態の積層型フィルタも、第１の実施形態と同様の構成材料からなるインダクタ層及びバリスタ層を備えることから、インダクタ部１１０とバリスタ部１２０との剥離が生じ難いものとなる。また、インダクタ層は、ＺｎＯを主成分として含んでいるにもかかわらず高抵抗であり、優れたインダクタ特性を発揮し得るものとなる。
【００５５】
さらに、本実施形態の積層型フィルタは、図５又は図６に示すような回路構成を有していることから、特性インピーダンスに対する入力インピーダンスの整合が容易となる。このため、かかる積層型フィルタは、例えば、高圧の静電気等からの保護を可能としつつ、高速信号に対してもインピーダンス整合に優れたものとなる。
【００５６】
以上、本発明の積層型フィルタ及びその製造方法の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
【００５７】
例えば、上記実施形態では、インダクタ部として、コイル状のパターンを形成し得る導体パターンが積層されてなるものを例示したが、これに限定されず、インダクタ部は、例えば、ストレートライン型の導体パターンが形成されたインダクタ層からなるものであってもよい。具体的には、両端部を結ぶ直線状の導体パターンが設けられたインダクタ層を準備し、この単独層または複数層からなるものをインダクタ部としてもよい。この場合、直線状の導体パターンは、積層型フィルタにおける一対の入出力電極を接続する方向に設ける。このような構成を有するインダクタ部であっても、十分に優れたインダクタ特性を有するものとなる。
【００５８】
さらに、本発明の積層型フィルタは、上述した等価回路やこれと同等の機能を有するものを構成できれば、その積層構造や電極等の形成位置を任意に変化させることができる。すなわち、上述した実施形態ではバリスタ部の上にインダクタ部が設けられた構造を例示したが、例えば、一対のバリスタ部の間にインダクタ部が挟まれた構造としてもよい。また、入出力電極の位置関係は任意に変更してもよい。これらの構造を有する場合であっても、上述したような効果に優れる積層型フィルタが得られる。
【００５９】
また、インダクタ部及びバリスタ部の積層数は、必ずしも上述した実施形態に限定されない。すなわち、例えば、導体パターンを備えるインダクタ層を繰り返し積層することで、コイルパターンにおけるターン数を更に増加させてもよい。また、内部電極が設けられたバリスタ層を更に繰り返して積層してもよい。これらの積層数は、所望とする積層型フィルタの特性にあわせて適宜調整することができる。
【００６０】
ところで、積層型フィルタのインダクタ部において導体パターンを積層していると、インダクタ層を構成する材料が高誘電率を有する場合、積層方向に隣り合う導体パターンが結合して、当該導体パターン間に寄生容量が生じることになる。したがって、インダクタ部において導体パターンを積層した構成のものでは、特に、高周波用途への適用が困難な傾向にある。このような観点から、インダクタ層は、その誘電率が低い方が好ましく、具体的には、比誘電率が５０以下であると好ましい。
【実施例】
【００６１】
以下、本発明を実施例により更に詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
［実施例１］
【００６２】
（積層型フィルタの作製）
まず、上述した実施形態において図４を参照して説明した方法に従い、積層型フィルタの各サンプルを製造した。すなわち、まず、ＺｎＯにＰｒ６Ｏ１１、ＣｏＯ、Ｃｒ２Ｏ３、ＣａＣＯ３、ＳｉＯ２、Ｋ２ＣＯ３及びＡｌ２Ｏ３を添加したバリスタ層形成用ペーストを準備するとともに、ＺｎＯにＰｒ６Ｏ１１、Ｃｒ２Ｏ３、ＣａＣＯ３、ＳｉＯ２及びＫ２ＣＯ３を添加したインダクタ層形成用のペーストを準備した。
【００６３】
続いて、これらのペーストを用いて、バリスタシート及びインダクタシートを製造した。また、これとともに、ＺｎＯのみを含む保護層形成用のグリーンシートを得た。その後、各シート上に、それぞれ図２に示すようなパターンとなるように、スクリーン印刷法により内部電極（バリスタ部）又は導体パターン（インダクタ部）形成用の導体ペーストを塗布した。なお、内部電極形成用のペーストとしては、Ｐｄを主成分として含むものを用い、導体パターン形成用のペーストとしては、同様にＰｄを主成分として含むものを用いた。
【００６４】
次に、導体ペーストが塗布された各シート（バリスタシート及びインダクタシート）を、図２に示す順序で積層し、さらにこれらを一対の保護層形成用のグリーンシートで上下方向から挟んだ後、圧着して素体の前駆体である積層体を得た。こうして得られた積層体を焼成することにより素体を形成させた。そして、この素体に、Ａｇペーストを焼き付けることにより入出力電極及びグランド電極を形成して、図１及び２に示す構造を有する積層型フィルタのサンプルを得た。
【００６５】
なお、この実施例においては、後述するようなインダクタ部の特性評価を行うために、各サンプルの積層型フィルタにおけるインダクタ部中に、積層方向において平行に配置された一対の内部電極を設けた。図９は、インダクタ部に内部電極が設けられた状態の素体の断面構造を模式的に示す図である。図示されるように、各内部電極５０は、それぞれの一方の端部が素体の対向する異なる端面にそれぞれ露出するように設けられており、これらの他方の端部は、積層方向からみて互いに重なり合うように設けられている。また、これらの内部電極は、いずれもコイルを構成する導体パターンとは接しないように設けられている。
【００６６】
（インダクタ部とバリスタ部との間の剥離の評価）
上述した方法により得られた積層型フィルタを観察したところ、いずれも、インダクタ部とバリスタ部との間における剥離は認められなかった。
【００６７】
（インダクタ部の比誘電率及び抵抗率の測定）
得られた積層型フィルタを用い、各サンプルにおけるインダクタ部の比誘電率（ε´）及び抵抗率（１０６Ωｃｍ）を測定した。なお、比誘電率及び抵抗率の測定は以下に示すようにして行った。
【００６８】
すなわち、比誘電率（ε´）は、インピーダンスアナライザ（４２８４Ａ、ヒューレットパッカード社製）を用いて、各サンプルの、１ＭＨｚ、入力信号レベル（測定電圧）１Ｖｒｍｓの条件における静電容量（Ｃ）を測定し、得られた結果を、ε´＝Ｃｄ／ε０Ｓの式に代入することにより算出した。また、抵抗率（ρ）は、各サンプルに１Ｖの直流電圧を印加した際に流れる電流値から抵抗（Ｒ）を求め、得られた結果を、ρ＝ＲＳ／ｄの式に代入することにより算出した。なお、各式中、ε０は真空の誘電率、ｄは図９に示した内部電極５０間の距離、Ｓは内部電極５０の重なり面積をそれぞれ示す。
【００６９】
上記の測定の結果、インダクタ部の比誘電率は２０〜３０であり、抵抗率は１×１０６Ωｃｍであった。
【００７０】
以上のように、ＺｎＯを主成分とし、添加物としてＰｒ、Ｃｏ及びＡｌを含むバリスタ層と、ＺｎＯを主成分とし、Ｃｏ及びＡｌを実質的に含有していないインダクタ層を有する積層型フィルタにおいては、バリスタ部とインダクタ部との剥離が極めて生じ難いことが確認された。また、この積層型フィルタにおけるインダクタ部は、比誘電率が５０を下回り、また、抵抗率が１ＭΩを超えることから、インダクタとして十分に実用可能であることが確認された。
【図面の簡単な説明】
【００７１】
【図１】実施形態の積層型フィルタを示す斜視図である。
【図２】積層型フィルタの素体部分を示す分解斜視図である。
【図３】実施形態の積層型フィルタの等価回路を説明するための図である。
【図４】実施形態の積層型フィルタを製造する工程を説明するためのフロー図である。
【図５】第２の実施形態に係る積層型フィルタの回路構成を示す図である。
【図６】図５の回路構成を等価的に変換した回路構成を示す図である。
【図７】第２の実施形態に係る積層型フィルタの素体部分を模式的に示す分解斜視図である。
【図８】第２の実施形態に係る積層型フィルタの外形を示す斜視図である。
【図９】インダクタ部に内部電極が設けられた状態の素体の断面構造を模式的に示す図である。
【符号の説明】
【００７２】
３…素体、５，７…入出力電極、１０…積層型フィルタ、９，１１…グランド電極、２０…インダクタ部、２１，２２，２３，２４…インダクタ層、２１ａ，２２ａ，２３ａ，２４ａ…導体パターン、２１ｂ，２２ｂ，２３ｂ…貫通電極、３０…バリスタ部、３１，３２…バリスタ層、３１ａ，３２ａ…内部電極、４１，４２…保護層、Ｌ…コンデンサ、Ｖ…バリスタ。
【図１】
2006310712.tif 000003
【図２】
2006310712.tif 000004
【図３】
2006310712.tif 000005
【図４】
2006310712.tif 000006
【図５】
2006310712.tif 000007
【図６】
2006310712.tif 000008
【図７】
2006310712.tif 000009
【図８】
2006310712.tif 000010
【図９】
2006310712.tif 000011