(57)【要約】【課題】  基板に設けられたコンデンサの材料として適用可能な新規な材料を提供する。【解決手段】回路基板のコンデンサの一部として使用される材料は、ポリマー樹脂（例えば、脂環式エポキシ樹脂またはフェノキシ系樹脂）と、所定量の強誘電性セラミック材料（例えば、チタン酸バリウム）のナノパウダーであって、約０.０１ミクロンメートルから約０.９０ミクロンメートルの範囲の粒子サイズと、粒子のうち選択された粒子が、グラム当り約２.０平方メートルから約２０平方メートルの範囲の表面積を有するような強誘電性セラミック材料（例えば、チタン酸バリウム）のナノパウダーとを含む。本材料を適用したコンデンサと、回路基板２７と、電気組立体及び情報処理システム（例えば、パソコン）もまた提供される。【選択図】  図５
2006210911.tif 000002
【特許請求の範囲】
【請求項１】
回路基板内に一体的に包含されて、前記回路基板内でコンデンサの一部として機能する材料であって、
ポリマー樹脂と、
所定量の強誘電性セラミック材料のナノパウダーであって、実質的に約０.０１ミクロンメートル以上約０.９０ミクロンメートル以下の範囲の粒子サイズを有しており、前記粒子のうち選択された粒子が、グラム当り約２.０平方メートル以上約２０平方メートル以下の表面積を有している強誘電性セラミック材料のナノパウダーと、
から構成されていることを特徴とする材料。
【請求項２】
ナノパウダーは、材料の約１０重量パーセント以上約９０重量パーセント以下を構成していることを特徴とする請求項１に記載の材料。
【請求項３】
ナノパウダーは、チタン酸バリウムで構成されていることを特徴とする請求項１に記載の材料。
【請求項４】
コンデンサの一部として機能する材料は、少なくとも１平方センチメートル当り０．１５５ナノファラッドの平面静電容量を有することを特徴とする請求項１に記載の材料。
【請求項５】
ポリマー樹脂は、エポキシ樹脂で構成されることを特徴とする請求項１に記載の材料。
【請求項６】
エポキシ樹脂は、脂環式エポキシ樹脂で構成されることを特徴とする請求項５に記載の材料。
【請求項７】
ポリマー樹脂はフェノキシ系樹脂であることを特徴とする請求項１に記載の材料。
【請求項８】
フェノキシ系樹脂は少なくとも摂氏約１２０度のガラス転移温度を有することを特徴とする請求項７に記載の材料。
【請求項９】
コンデンサの一部として機能する材料が、更に第１の導電層及び第２の導電層を備えており、前記材料は前記第１の導電層及び第２の導電層の間に配置されてそれらと接触しており、それによりコンデンサを形成することを特徴とする請求項１に記載の材料。
【請求項１０】
強誘電性セラミック材料のナノパウダーの粒子の比重は、約５.０以上約６.０以下の範囲であることを特徴とする請求項１に記載の材料。
【請求項１１】
コンデンサを備えた回路基板の製造方法であって、
第１の誘電体層が形成される工程と、
前記第１の誘電体層上に第１の導電体が配置される工程と、
前記第１の導電体上に、ポリマー樹脂と、所定量の強誘電性セラミック材料のナノパウダーであって、実質的に約０.０１ミクロンメートル以上約０.９０ミクロンメートル以下の範囲の粒子サイズを有しており、前記の粒子のうち選択された粒子が、グラム当り約２.０平方メートル以上約２０平方メートル以下の範囲の表面積を有する強誘電性セラミック材料のナノパウダーとを含む所定量の材料が、配置される工程と、
第２の導電体が、実質的に前記第１の導電体上の前記所定量の材料上に配置される工程と、
第２の誘電体層が、前記第１の誘電体層に近接し、実質的に前記第２の導電体上方に配置される工程を備えており、前記第１の導電体、前記所定量の材料、及び前記第２の導電体はコンデンサとして機能することを特徴とする回路基板の製造方法。
【請求項１２】
第１の導電体が、フォトリソグラフィ処理によって形成される請求項１１に記載の回路基板の製造方法。
【請求項１３】
所定量の材料を第１の導電体上への配置する工程は、スクリーン印刷法を適用することによって達成されることを特徴とする請求項１１に記載の回路基板の製造方法。
【請求項１４】
所定量の材料は、実質的に第２の導電体が配置される前に硬化されることを特徴とする請求項１３に記載の回路基板の製造方法。
【請求項１５】
所定量の材料を第１の導電体の上に配置する工程は、ステンシル印刷法を適用することによって達成されることを特徴とする請求項１１に記載の回路基板の製造方法。
【請求項１６】
所定量の材料が第１の導電体の上に配置される工程の前に、所定量の誘電体材料が、第１の導電体上に堆積される工程を更に含むことを特徴とする請求項１１に記載の回路基板の製造方法。
【請求項１７】
第２の導電体を、第１の導電体上の所定量の材料上に実質的に配置する工程は、スパッタリング操作を適用して第２の導電体を形成する工程から成ることを特徴とする請求項１１に記載の回路基板の製造方法。
【請求項１８】
第１の導電体と第２の導電体のいずれか一方、若しくは第１の導電体と第２の導電体の両方と、電気的に接続する回路基板上と回路基板内のいずれか一方、若しくは回路基板上と回路基板内の両方に電気回路を設ける工程を更に備えていることを特徴とする請求項１１に記載の回路基板の製造方法。
【請求項１９】
少なくとも一つの導電性貫通孔を、第１の導電体と第２の導電体のいずれか一方、若しくは第１の導電体と第２の導電体の両方に、電気的に接続する工程を更に備えていることを特徴とする請求項１８に記載の回路基板の製造方法。
【請求項２０】
回路基板であって、
第１の誘電体層と、
前記第１の誘電体層上の第１の導電体と、
ポリマー樹脂と、所定量の強誘電性セラミック材料のナノパウダーであって、実質的に約０.０１ミクロンメートル以上約０.９０ミクロンメートル以下の範囲の粒子サイズを有しており、前記の粒子のうち選択された粒子が、グラム当り約２.０平方メートル以上約２０平方メートル以下の範囲の表面積を有する強誘電性セラミック材料のナノパウダーを含む、前記第１の導電体上に配置される所定量の材料と、
実質的に前記第１の導電体上の前記所定量の材料上に配置された第２の導電体と、
前記第１の誘電体層に近接し、実質的に第２の導電体の上方に配置された第２の誘電体層より構成されており、前記第１の導電体、前記所定量の材料、及び第２の導電体がコンデンサとして機能することを特徴とする回路基板。
【請求項２１】
第１の誘電体層と第２の誘電体層の各々が、ガラス繊維強化エポキシ樹脂、ポリテトラフルオロエチレン、ポリイミド、ポリアミド、シアン酸樹脂、ポリフェニレンエーテル樹脂、感光することで像を形成する材料、のいずれかから選択される材料と、それらの組み合わせによって構成されるポリマー材料のグループから選択された有機誘電体材料で構成されることを特徴とする請求項２０に記載の回路基板。
【請求項２２】
第１の導電体及び第２の導電体は、それぞれ銅または銅合金材料から構成されることを特徴とする請求項２０に記載の回路基板。
【請求項２３】
第１の誘電体層及び第２の誘電体層と、第１の導電体及び第２の導電体とを有する回路基板の反対側に、追加された誘電体と、追加された導電層と、導電層の中の選択された層に形成された回路パターンを更に備えていることを特徴とする請求項２０に記載の回路基板。
【請求項２４】
回路基板内の誘電体層及び導電層の合計数が、１０を超えることを特徴とする請求項２２に記載の回路基板。
【請求項２５】
実質的に第１の導電体の周囲であって、第１の誘電体層の上に配置された所定量の誘電体材料を更に備えていることを特徴とする請求項２０に記載の回路基板。
【請求項２６】
所定量の誘電体材料が、感光することで像を形成する誘電体材料によって構成されていることを特徴とする請求項２５に記載の回路基板。
【請求項２７】
電気組立体であって、
第１の誘電体層と、前記第１の誘電体層上の第１の導電体と、ポリマー樹脂と、所定量の強誘電性セラミック材料のナノパウダーであって、実質的に約０.０１ミクロンメートル以上約０.９０ミクロンメートル以下の範囲の粒子サイズを有しており、前記の粒子のうち選択された粒子が、グラム当り約２.０平方メートル以上約２０平方メートルの範囲の表面積を有している強誘電性セラミック材料のナノパウダーとを含む、前記第１の導電体上に配置される所定量の材料と、実質的に前記第１の導電体上の前記所定量の材料上に配置された第２の導電体と、前記第１の誘電体層に近接し、実質的に前記第２の導電体上方に配置される第２の誘電体層とを備えており、前記第１の導電体と、前記所定量の材料と、前記第２の導電体はコンデンサとして機能する回路基板と、前記回路基板上に配置され、そこに電気的に結合された少なくとも一つの電気的構成要素と、から構成される電気組立体。
【請求項２８】
少なくとも一つの電気的構成要素は半導体チップよりなり、回路基板はチップキャリア基板である請求項２７に記載の電気組立体。
【請求項２９】
回路基板が、プリント回路基板で構成されることを特徴とする請求項２７に記載の電気組立体。
【請求項３０】
前記第１の誘電体層及び第２の誘電体層の各々が、ガラス繊維強化エポキシ樹脂、ポリテトラフルオロエチレン、ポリイミド、ポリアミド、シアン酸樹脂、ポリフェニレンエーテル樹脂、感光することで像を形成する材料、のいずれかから選択される材料と、それらの組み合わせによって構成されるポリマー材料のグループから選択される有機誘電体材料で構成されることを特徴とする請求項２７に記載の電気組立体。
【請求項３１】
第１の導電体及び第２の導電体はそれぞれ銅または銅合金材料から構成されることを特徴とする請求項２７に記載の電気組立体。
【請求項３２】
第１の誘電体層及び第２の誘電体層と、第１の導電体及び第２の導電体とを有する回路基板の反対側に、追加された誘電体と、追加された導電層と、導電層の中の選択された層に形成された回路パターンを更に備えていることを特徴とする請求項２７に記載の電気組立体。
【請求項３３】
回路基板内の誘電体層及び導電層の合計数は１０を超えることを特徴とする請求項３２に記載の電気組立体。
【請求項３４】
情報処理システムであって、ハウジングと、前記ハウジング内に実質的に配置され、第１の誘電体層と、前記第１の誘電体層上の第１の導電体と、ポリマー樹脂と、所定量の強誘電性セラミック材料のナノパウダーであって、実質的に約０.０１ミクロンメートル以上約０.９０ミクロンメートル以下の範囲の粒子サイズであり、前記粒子のうち選択された粒子が、グラム当り約２.０平方メートル以上約２０平方メートル以下の範囲の表面積を有している強誘電性セラミック材料のナノパウダーとを含む前記第１の導電体上に配置された所定量の材料と、実質的に前記第１の導電体上の前記所定量の材料上に配置された第２の導電体と、前記第１の誘電体層に近接し、実質的に前記第２の導電体の上方に配置された第２の誘電体層とを備えており、前記第１の導電体と、前記所定量の材料と、前記第２の導電体はコンデンサとして機能する回路基板と、前記回路基板上に配置され、そこに電気的に結合された少なくとも一つの電気的構成要素を備えていることを特徴とする情報処理システム。
【請求項３５】
情報処理システムが、パーソナルコンピュータで構成されていることを特徴とする請求項３４に記載の情報処理システム。
【請求項３６】
情報処理システムが、メインフレームコンピュータで構成されていることを特徴とする請求項３４に記載の情報処理システム。
【請求項３７】
情報処理システムが、コンピュータサーバで構成されていることを特徴とする請求項３４に記載の情報処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント回路基板、チップキャリアなどのような回路基板内に、コンデンサを設ける技術に関する。より具体的には、回路基板内にコンデンサを設ける方法と、その一部としてコンデンサを内部構成要素に含む製品に関する。更に具体的には、本発明は、ナノパウダーで構成されているコンデンサの製造方法及び製品に関する。
【背景技術】
【０００２】
（同時係属中の特許出願との相互参照）
特許文献１には、回路基板であって、その上に導電性パターンを有する誘電体の少なくとも一つの層から構成されるような回路基板が定義されている。パターンの少なくとも一部は有機メモリデバイスの第１層として使用され、有機メモリデバイスは更に、パターン上の第２誘電体層と、いくつかの接触点を達成するために下部に対して位置合わせされた第２パターンを含み、かくしてデバイスを形成している。好ましくは、基板は他の誘電体回路が積層されたアセンブリと組み合わされて、内部メモリデバイスと組み合わされて機能するように結合された分離した電気的構成要素（例えば、論理チップ）を配置できる多層基板を形成するとよい。基板を使用することができる電気組立体も、その一部としてそのような一つまたは複数の電気組立体を使用するように適合された情報処理システムと同様に提供される。上記出願は、本発明におけると同じ譲受人に譲渡される。
【０００３】
特許文献２には、電気組立体であって、その上に第１導電性パターンを有する有機誘電体で構成される回路基板を含むような電気組立体が定義されている。誘電体層とパターンの少なくとも一部は、有機メモリデバイスの第１基盤部を形成し、残りの部分は、パターンの一部の上方に形成された第２ポリマ、及びポリマ層上に形成された第２導電性回路である。第２誘電体層は第２導電性回路及び第２回路パターンの上方に形成されて有機メモリデバイスを取り囲んでいる。デバイスは、第２誘電体層を介して第１電気的構成要素に電気的に結合され、この第１電気的構成要素は第２電気的構成要素に電気的に結合されている。電気組立体の製造方法もまた、その一部としてそのような一つまたは複数の電気組立体を使用するように適合された情報処理システムと同様に提供される。上記出願はまた、本発明におけると同じ譲受人に譲渡される。
【０００４】
プリント回路基板（以降、ＰＣＢとも称する）、チップキャリア等の回路基板は、一般的に積層状態で構成されており、誘電体及び導電体の数枚の層（積層）が、相対的に高い温度及び圧力の積層処理を使用して互いに接合されている。一般的には薄い銅である導電体層は、通常は形成基板で使用され、基板の表面に位置する種々の素子への、またはそれらの間での電気的接続を可能にし、そのような素子の例としては、集積回路（半導体チップ）及びコンデンサ、抵抗、インダクタなどの離散化した受動素子がある。離散化した受動素子は、完成基板の表面積の高い割合を占めているが、それは、今日の基板及びその技術を適用した製品における小型化の必要性及び要求が高まっている現状では、将来の設計の観点から望ましくない。利用可能な基板の表面積（しばしば、「実質資源（ｒｅａｌ ｅｓｔａｔｅ）」とも称する）を増大するために、一枚の基板上に実装しようとして、単一構成要素上に複数の機能（例えば、抵抗、コンデンサなど）を含める種々の努力がなされている。
【０００５】
受動素子が、単一構成要素上に複数の機能を有して構成されるとき、これらの素子は、しばしば集合的あるいは個々に、集積受動素子などと称せられる。それは、複数の機能が単一構成要素に集積されていることを意味する。そのような外部配置によって、これらの構成要素は依然として、単一形態においてより少ないかもしれないが、基板の実質資源を利用している。これに対応して、離散化した受動構成要素を基板内に埋め込む努力がなされており、その場合、そのような構成要素はしばしば埋め込み離散化構成要素と称せられる。プリント回路基板の内部（選択された層の間）に配置されるように設計されたコンデンサは、埋め込み離散化受動構成要素、あるいはもっと簡単に、埋め込みコンデンサなどのように称してもよい。そのようなコンデンサは、このようにして内部容量を提供する。内部への配置の結果、そのような素子をプリント回路基板の外表面上に外部配置することも不要になり、貴重なプリント回路基板の実質資源を節約することになる。
【０００６】
固定コンデンサ領域に対しては、内部コンデンサの面容量（容量／面積）を増大するために二つの既知のアプローチが利用できる。一つのアプローチにおいては、より高い誘電率材料を使用でき、二番目のアプローチにおいては、誘電体の厚さを削減できる。これらの制限は、この技術において知られている単位面積当りの静電容量に対する下記の式に反映されている。
【０００７】
Ｃ／Ａ＝（積層の誘電率×真空における誘電率／誘電体の厚さ）
ここで、Ｃは容量でＡはコンデンサの面積である。下記に列挙するいくつかの特許文献、特に特許文献３は、この式に従って所望の容量レベルを提供する種々の材料の使用に言及しており、多くの特許は、それを実行するために使用される方法と、結果として得られる材料に関連する問題に言及あるいはそれらを提唱している。
【０００８】
上記のように、プリント回路基板（ＰＣＢ）内に内部容量及び他の内部導電性構造、構成要素またはデバイス（一つの好例は、内部半導体チップ）を提供する過去の試みがあり、そのいくつかは、ナノパウダーの使用を含む。下記は、ナノパウダーを使用、及び代替手段を使用する試みのいくつかの例である。
【０００９】
特許文献４には、第１及び第２表面を有する第１層を含み、その上に基板上のデバイス（例えば、ＡＳＩＣチップ）を搭載するプリント回路基板（ＰＣＢ）が記載されている。ＰＣＢは第３及び第４表面を有する第２層を含む。表面の一つはすきま構成要素を確実に保持するための凹部を含むことができる。ＰＣＢ層を電気的に接続するためには、「ビア（ｖｉａ：基板に貫通して開けられた穴）」を、すきまを構成する要素のリード線に結合することもできる。記載されたすきまを構成する要素には、ダイオード、トランジスタ、抵抗、コンデンサ、熱電対などが含まれる。良好な実施例と思われるものにおいては、すきま構成要素は、約５．５ミクロンメートル（０.０１４インチ）の厚さを有する「０４０２」抵抗（ローム社（Ｒｏｈｍ Ｃｏ．）製造）に類似のサイズを有する抵抗である。
【００１０】
特許文献５には、プリント回路基板内に含まれる集積容量構成要素の製造方法であって、熱水で調整されたナノパウダーが、誘電率を高め、容易にマイクロビアを貫通できる誘電体層の製造を可能にする方法が記載されている。この特許に記載された方法において、熱水で調製されたナノパウダーと溶媒のスラリーまたは懸濁液が調製される。ポリマーのような適切な接合材料がナノパウダーのスラリーと混合され、誘電体層に形成される複合混合物が生成される。蒸着またはスパッタリングのような積層または金属被膜工程により、誘電体層を硬化の前に導電性層に配置してもよく、または導電層を硬化誘電体層上に適用してもよい。
【００１１】
特許文献６には、金属アセチルアセトネート（ａｃａｃｓ）硬化触媒を含むポリマーを使用して形成される高誘電率を有するポリマー−セラミック複合物が記載されている。特に、所定割合のコバルト（ＩＩＩ）は、特定のエポキシの誘電率を高めることができる。高誘電率ポリマーは充填剤、好ましくはセラミック充填材と組み合わせられて、高誘電率を有する二相複合物を形成する。約３０から約９０体積％の充填されたセラミックを含み、高誘電率系ポリマー、好ましくはエポキシを有する複合物は、明らかに約６０を超える誘電率を有することが判明した。約７４から約１５０を超える誘電率を有する複合物もこの特許において言及されている。少なくとも１平方センチメートル当たり２５ ナノファラッド、好ましくは、少なくとも１平方センチメートル当たり３５ナノファラッド、最も好ましくは、１平方センチメートル当たり５０ナノファラッドの平面静電容量密度の埋め込みコンデンサについても言及されている。
【００１２】
特許文献７には、大型回路基板またはその類似構造を形成して、そこに容量を提供できる平行コンデンサ構造が定義されている。また、コンデンサは、依然として所望の容量レベルを一つまたは複数の前記構成要素に提供しながら、二つの異なる電子的構成要素（例えば、チップキャリア、回路基板、及び半導体チップまでも）を相互接続する相互接続コネクタとして使用してもよい。コンデンサは、少なくとも一つの内部導電層、内部導電体の反対側に追加された二つの追加導電体層、及び無機誘電体（好ましくは、第２導電体層の外表面上の酸化層または第２導電体層に適用されたチタン酸バリウムのような適切な誘電体）を含む。更に、コンデンサは、無機誘電体上の外部導電体層を含み、これにより内部及び追加導電層と外部導電体の間に平行コンデンサを形成する。
【００１３】
特許文献８には、チップの負荷に対して複数のレベルの過剰なチップ外の容量を提供する集積回路パッケージに関連するハイブリッドコンデンサが記述されている。ハイブリッドコンデンサは、パッケージ内に埋め込まれ、チップ外容量の第２ソースに電気的に接続される、低インダクタンスの平行平板コンデンサを含む。平行平板コンデンサは金型の下に配置され、上部導電層、底部導電層、及び上部及び底部層を電気的に隔離する薄い誘電体層を含む。チップ外容量の第２ソースは、自己整列ビアコンデンサ、及び／または一つまたは複数の分離コンデンサ、及び／または追加平行平板コンデンサのセットである。自己整列ビアコンデンサのそれぞれは、パッケージ内に埋め込まれ、内部導電体と外部導電体を有する。内部導電体は上部または底部導電層に接続され、外部導電体は、他の導電層に電気的に接続される。分離コンデンサは、導電層からパッケージ表面への接点に電気的に接続される。動作中、低インダクタンス平行平板コンデンサの導電層は、接地面を提供し、他の導電層は電源面を提供する。
【００１４】
特許文献９には、多層基板のパワー面と接地面の間の電圧変動により生成される高周波数ノイズを分離するために使用される内蔵コンデンサを有する多層基板が記述されている。パワー面と接地面の間のスルーホールを充填し、高誘電率を含む誘電体の少なくとも一つの種類が内蔵コンデンサを形成するために使用される。
【００１５】
特許文献１０には、大型回路基板または類似構造を形成して、そこに容量を提供できる平行コンデンサ構造が記述されている。また、コンデンサは、所望の容量レベルを一つまたは複数の構成要素に提供しながら、二つの異なる電子的構成要素（例えば、チップキャリア、回路基板、及び半導体チップ）を相互接続する相互接続コネクタとして使用してもよい。コンデンサは、少なくとも一つの内部導電層、内部導電層の反対側に追加された二つの追加導電体層、及び無機誘電体（好ましくは、第２導電体層の外表面上の酸化層または第２導電体層に適用されたチタン酸バリウムのような適切な誘電体）を含む。更に、コンデンサは、無機誘電体上の外部導電体層を含み、これにより内部及び追加導電層と外部導電体の間に平行コンデンサを形成する。
【００１６】
特許文献１１には、第２サイドの第２サイド金属蒸着上部分が初期金属パターン化され、第２サイドの非金属蒸着上部分はパターン化されていない第１サイドと第２サイドを有する絶縁材料を含む相互接続層と、第１サイドから第２サイド金属蒸着部分へ延びる基板ビアと、第１サイドから第２サイド非金属蒸着部分へ伸びるチップビアを提供するステップを含むチップのパッケージ方法が記述されている。この方法はまた、チップビアに整列しているチップのチップパッドを有する第２サイド上にチップを配置し、相互接続層の第１サイド及びビア内の選択された部分上に、第２サイド金属化部分及びチップパッドまで伸びるように接続部金属化をパターン化することも含む。チップの周りに「基板」または他の誘電体が成形される。
【００１７】
特許文献１２には、積層構造と積層構造の製造方法で使用される布状樹脂誘電体が記載されている。特許文献１２によって形成される構造は、プリント回路基板またはチップキャリア基板での使用に適合できる。樹脂は「ＦＲ−４」複合物に対して現在、世界中で大規模に使用されているようなエポキシ樹脂であってよい。ビスマレイン酸イミド−トリアジン（ＢＴ）に基づく樹脂材料も使用することができる。この特許は、更に好ましくは、樹脂がこの技術において知られているように、摂氏約１４５度のガラス転移温度で、フェノールにより硬化する樹脂材料であるとよいと付け加えている。
【００１８】
特許文献１３には、接着性熱可塑性ポリイミド膜の単一層または、膜の片側または両側に接合された接着性熱可塑性ポリイミド膜層を有し、少なくとも一つのポリイミド層において、チタン酸バリウムやポリイミド被膜のチタン酸バリウムのような強誘電性セラミック充填剤を４〜８５重量％拡散させた多層ポリイミド膜のいずれかにより構成されており、４〜６０の誘電率を有するフレキシブルな高誘電率のポリイミド膜が記載されている。高誘電率ポリイミド膜は、多層プリント回路、フレキシブル回路、半導体パッケージング、及び埋め込み（内部）フィルムコンデンサのような電子回路や電子的構成要素において使用できる。
【００１９】
特許文献１４には、第１及び第２層と、第１層と一体の複数のルーティングパッドと、それぞれが第１層の上方及び下方表面上に配置され、上方ダクトの一つは下方ダクトの一つに接続されている複数の上方及び下方のダクトと、第２層上に配置された複数のパッドと、パッドを下方ダクトへ電気的に接続するビアと、少なくともその一つがルーティングパッドの一つに接続されているボンディングパッドを有する第２層に接着されたチップとを有する集積回路パッケージが記載されている。
【００２０】
特許文献１５には、多層プリント回路基板中の、個々の埋め込みコンデンサの製造方法が記載されている。この方法は、標準のプリント回路基板製造技術を適用して実行することと互換性があるといわれている。コンデンサ製造は、第１パターン化可能絶縁体を採用する順次積層技術に基づく。絶縁体のパターン化後、パターン溝は、一般的にはポリマー／セラミック複合物である高誘電率材料により充填される。容量値は複合物のパターンサイズ、厚さ、及び誘電率により規定される。コンデンサ電極と他の電気的回路は、積層銅のエッチング、金属蒸着、または導体インクの堆積により作成できる。
【００２１】
特許文献１６には、任意の数の配線回路導電体層及び絶縁層が、基板としてのプリント回路基板の片方のまたは両方の表面上に交互に積み重ねられ、ベアチップ部を搭載し、樹脂によりカプセル化可能な上方開口を有する凹部がプリント回路基板の表面上に形成された、「ベアチップ」多層プリント回路基板の製造方法が記載されている。良好な実施例と思われるものにおいて、絶縁層の一つは感光性樹脂から形成され、凹部を搭載するベアチップ部は、感光性樹脂から形成された絶縁層をフォトエッチングすることにより形成される。
【００２２】
特許文献１７には、両面がリード線を持たない構成要素と、二つのプリント回路基板を有する電子組立体が記載されている。この構成要素は、対向する両面上に複数の電気的端子またはパッドを有する。それぞれのプリント回路基板は、両面がリード線を持たない構成要素の両側上の電気端子に対応する複数のパッドを有するプリント回路パターンを有している。構成要素の片側上の電気端子は第１基板上のパッドに取り付けられ、リード線のない構成要素のもう一つの上側の電気端子は第２基板上のパッドに取り付けられている。プリント回路基板はお互いに結合され、両面リードレス構成要素が内部に埋め込まれて入れられるように多層回路基板を形成する。構成要素は半田を使用してプリント回路基板のパッドに取り付けられる。
【００２３】
特許文献１８には、注入された半導体チップの内部三次元配列を含むカード構造が記載されている。カード構造はパワーコア及び複数のチップコアを含む。各チップコアは、パワーコアの反対側表面上のパワーコアに結合され、各チップコアは、チップウェルの二次元配列を有するコンペンセータコアを含む。各チップウェルは、それぞれの半導体チップが、その中に注入されるようにする。更に、適合誘電体が、チップウェルの底部を除き、コンペンセータコアの主表面上に配置される。適合誘電体は低誘電率を有し、チップとコンペンセータコアの熱膨張安定性が維持されるように、半導体チップとコンペンセータコアの熱膨張係数と適合する熱膨張係数を有する。
【００２４】
特許文献３には、その製造技術が、標準プリント回路基板のアセンブリ技術と互換性のある、高容量パワー分配コアを含むＰＣＢが記載されている。高静電容量コアは、高誘電率を有する面状要素によって分離されている接地面と、パワー面により構成されている。高誘電率材料は一般的に、高誘電率を有する強誘電性セラミック物質が搭載されたエポキシ樹脂のような接着材料で充填されたグラスファイバーである。強誘電性セラミック物質は一般的に、エポキシ接着材料と組み合わされたナノパウダーである。この特許によれば、パワー分配コアの結果としての静電容量は、ＰＣＢ上のコンデンサを非結合状態にする必要性を、総合的に除去するには十分である。しかし、予め焼成され、すり潰されたセラミックナノパウダーを誘電体層において使用することは、スルーホール（プリント回路基板の導電体層間の電子的連通を可能にする導電性の孔）の形成の障害となる。予め焼成され、すり潰されたセラミックナノパウダー粒子は、一般的に５００〜２０,０００ナノメータ（ｎｍ）の範囲の寸法を有する。
【００２５】
更に、この範囲の粒子分布は一般的にはむしろ広すぎており、５００ｎｍの粒子が１０,０００ｎｍの粒子と共に存在することもあるということを意味する。異なるサイズの粒子が誘電体層に分布した場合、非常に大きな粒子が存在することによって、業界ではマイクロビアと称せられる直径が非常に小さいスルーホールが存在することになり、しばしばスルーホールの形成に対して大きな障害になる。予め焼成されたセラミックナノパウダーに関する他の問題は、誘電体層が、層を超えて絶縁破壊が起きないように相当な電圧に耐える能力についてである。一般的に、プリント回路基板内の静電容量層は、プリント回路基板構成に対する信頼性のある構成要素として見なされるためには、少なくとも３００ボルト（Ｖ）を阻止することが期待されている。静電容量層内の予め焼成されたセラミックナノパウダーに比較的大きなセラミック粒子が存在すると、隣接する大きな粒子の境界が電圧による絶縁破壊の経路を提供してしまうので、非常に薄い層の使用を妨げてしまう。前述の式に示されるように、誘電体層の厚さを削減することによってより大きな面容量が達成されるので、更に望ましくない。このように、層の厚さはその中にある粒子のサイズにより制限される。
【００２６】
特許文献１９には、半導体メモリチップの埋め込まれた三次元配列を含むメモリカード構造が記載されている。カード構造は、重なり合う関係でお互いが結合された、少なくとも一つのメモリコアと、少なくとも一つの電源コアを含む。各メモリコアは、面のそれぞれの側のチップウェル位置の二次元配列を有する銅−インバール−銅（ＣＩＣ）熱伝導体面よりなる。ポリテトラフルオロエチレン（ＰＴＦＥ）は、チップの凹部の底部を除く熱伝導体面の主表面を覆う。メモリチップはチップの凹部に配置され、絶縁及び配線レベルで覆われる。各電源コアは、少なくとも一つのＣＩＣと、導電面の主表面を覆うＰＴＦＥよりなる。カード構造に対して内部に、水平面と同様に、垂直面に沿う電気的接続経路と冷却経路を設ける処置が行われる。
【００２７】
特許文献２０には、プリント回路基板上に搭載されたデバイスに対してバイパス容量の機能を提供するコンデンサ積層が記載されている。ここで、コンデンサ積層が従来の導電体及び誘電体層により形成されることにより、個々の外部デバイスは、コンデンサ積層に比例する部分、及びコンデンサ積層の他の部分から借用する静電容量により静電容量が提供されるといわれている。上記のコンデンサ積層の静電容量の機能は、デバイスの任意の動作又は操作に依存する。つまり、プリント回路基板は依然としてその上の外部デバイスの利用を必要としているため、今日の技術において望まれ、要求されている上記のプリント回路基板外部表面の実質資源の節約には至らない。
【００２８】
特許文献２１には、半導体チップを保持するための内部に凹部を有する密閉パッケージが記載されている。この凹部は正方形で、パッケージの長方形の外形に対して４５度に設定されている。このパッケージは、接続点を提供するために段を付けられた内部開口を有するパッケージの導電体面を形成するセラミック層を使用する。最下部層は、その中にチップ開口を有し、より浅いチップ開口凹部を提供するためにアセンブリの外に残してもよい。これは、上記のタイプの内部に形成された容量または半導体構成要素とは異なるが、それは内部構造の一部として特別な目的のための内部セラミック層について言及している。上記のパターンの教示と二つの同時係属の特許出願は参照によりここに引用される。
【００２９】
一般的に、特許文献１３のチタン酸金属系に代表されるパウダーを始めとする、上記の特許で言及されたような内部導電体構造に使用される市販品の導電性パウダーは、バリウム、カルシウム、チタニウムなどの酸化物または酸化物前駆体（例えば、炭酸塩、水酸化物、または硝酸塩）を、化学量論に基づいた概算適量の混合物を、高温、固体状態で反応させることにより生成されることが知られている。そのような焼成工程においては、所望の最終混合物を得るために、反応物質はよくすり潰される。結果としてのスラリーは、乾燥され、あるときは摂氏１,３００度もの高温で焼成され、所望の固体状態の反応を達成する。その後、焼成した生成物をすり潰してパウダーを製造する。
【００３０】
固相での反応により生成される、予め焼成され、すり潰された誘電体の調合物は、多くの電気的用途に適用可能であるが、これらにはいくつかの不利な点がある。第１番目に、すり潰しステップは汚染源として作用し、電気的性質に逆効果の影響を与える。第２番目に、すり潰された生成物は、しばしば大きすぎるサイズを有し、粒子サイズの分布が５００〜２０,０００ｎｍと広く、不規則な形状の粉砕された生成物の集合体により形成される。その結果、これらのパウダーを使用して製造したフィルムは、最大の粒子のサイズ以上となるよう、その厚さが制限されてしまう。第３番目に、予め焼成され、すり潰されたセラミックパウダーを使用して生成したパウダー懸濁液または複合物は、大きな粒子に起因する高い沈殿率のため、拡散後ただちに使用しなければならい。２００ｎｍを超える粒子に対するチタン酸バリウムの安定結晶相は正方晶系であり、高い温度では、相転移のため、誘電率が大きく増加する。このように、上記の特許中のいくつかの選択された特許に記載されているようなナノパウダーを、プリント回路基板の内部構成要素などの一部として使用することを特徴とするプリント回路基板の製造方法は、内部の静電容量または他の電気的操作に関連して、最適な機能の働きをプリント回路基板に提供することに不利益となる、種々の望ましくない面を有することは明白である。このことは、望ましい最終生成物が、中に含まれるスルーホールの高密度パターンの利用も含めて、今日の小型化の要求に合うようにする試みがなされるときは、特に顕著な不利益である。
【特許文献１】米国特許出願第１０／９００,３８５号  「内部有機メモリデバイスを有する回路基板と、その製造方法と、それを利用する電気組立体及びそれを利用する情報処理システム」（発明者  デサイ他）
【特許文献２】米国特許出願第１０／９００,３８６号  「内部メモリを有する電気組立体、その上に配置された電気的構成要素を有する回路基板、電気組立体と回路基板の製造方法、及びそれを利用する情報処理システム（発明者  エジット他）
【特許文献３】米国特許第５，１６２，９７７号  「集積減結合静電容量要素を有するプリント回路基板」
【特許文献４】米国特許第６，７０４，２０７号  「プリント回路基板におけるすきま構成要素のデバイスと方法」
【特許文献５】米国特許第６，６１６，７９４号公報  「誘電体ナノパウダーを使用するプリント回路基板の集積容量」
【特許文献６】米国特許第６，５４４，６５１号公報  「高誘電率ナノ構造のポリマ−セラミック複合物」
【特許文献７】米国特許第６，５２４，３５２号公報  「平行コンデンサ積層の製造方法」
【特許文献８】米国特許第６，４４６，３１７号公報  「ハイブリッドコンデンサ及びその製造方法」
【特許文献９】米国特許第６，３９５，９９６号公報  「内蔵コンデンサ設計の多層基板」
【特許文献１０】米国特許第６，３７０，０１２号公報  「相互接続コネクタとしてプリント回路基板で使用されるコンデンサ積層」
【特許文献１１】米国特許第６，２４２，２８２号公報  「回路チップパッケージと回路チップパッケージの製造方法」
【特許文献１２】米国特許第６，２０７，５９５号公報  「積層と積層構造の製造方法」
【特許文献１３】米国特許第６，１５０，４５６号公報  「高誘電率フレキシブルポリイミド膜とその調製工程」
【特許文献１４】米国特許第６，０８４，３０６号公報  「集積回路パッケージの相互接続のブリッジング方法」
【特許文献１５】米国特許第６，０６８，７８２号公報  「積層プリント回路基板用の個々の埋め込みコンデンサ」
【特許文献１６】米国特許第５，８３１，８３３号公報  「ベアチップ搭載プリント回路基板及びフォトエッチングによるその製造方法」
【特許文献１７】米国特許第５，４２６，２６３号公報  「両面でリード線のない構成要素を有する電子組立体」
【特許文献１８】米国特許第５，２８０，１９２号公報  「内部にチップを直接取り付けた三次元メモリカード構造」
【特許文献１９】米国特許第５，０９９，３０９号公報  「内部にチップを直接取り付けた三次元メモリカード構造」
【特許文献２０】米国特許第５，０７９，０６９号公報  「静電容量プリント回路基板で使用されるコンデンサ積層とその製造方法」
【特許文献２１】米国特許第５，０１６，０８５号公報  「集積回路チップの密閉パッケージ」
【発明の開示】
【発明が解決しようとする課題】
【００３１】
プリント回路基板のような回路基板に対して、容易で、より安価な方法で完成することができ、望ましい静電容量特性が最終製品において保証される、組み込み可能な静電容量を持つ構造体の提供が要求されている。この要求は、以下に定義するような高密度内部スルーホールを有するプリント回路基板に関しては、特に顕著な要求となっている。また、一以上のそのような特徴を有する基板に対して、コンデンサの一部として効果的に使用できる材料も、また必要とされている。そのような材料が好適に用いられた材料及び構造物（電気組立体、プリント回路基板などの製品）は、この分野の技術の重要な進歩に貢献すると信じられる。
（発明の目的と要約）  本発明の第１の目的は、以下に開示する有利な特徴を有する回路基板を、基板内の内部コンデンサ材料として使用できる新規で独自な材料も含めて提供することにより、回路基板技術を向上することにある。
【００３２】
本発明の別の目的は、相対的に安易な方法で、かつ相対的に安価なコストで達成できる、そのような回路基板の製造方法である。
【００３３】
本発明の更に別の目的は、上記の特徴を有する回路基板が使用可能であり、そのことにより回路基板のいくつかの有利な特徴の恩恵を受けることができる電気組立体を提供することである。
【００３４】
本発明の更に別の目的は、回路基板をその一部として利用でき、これによって、回路基板のいくつかの有利な特徴の恩恵を受けることができる情報処理システムを提供することである。
【００３５】
本発明の更に別の目的は、回路基板内において、コンデンサの一部として使用できる新しい、ユニークな材料を提供することである。
【課題を解決するための手段】
【００３６】
本発明の一態様によれば、回路基板内に一体的に包含（integral inclusion）されて、回路基板内でコンデンサの一部として機能する材料が提供される。その材料は、ポリマー樹脂と、所定量の強誘電性セラミック材料のナノパウダーから構成され、当該ナノパウダーは実質的に約０.０１ミクロンメートルから約０.９０ミクロンメートルの間の範囲の粒子サイズと、上記の粒子のうち選択された粒子が、グラム当り約２.０から約２０平方メートルの範囲の表面積を有する。
【００３７】
本発明の別の態様によれば、コンデンサを備えた回路基板の製造方法が提供される。その方法は、第１の誘電体層を設け、該第１層上に第１の導電体を形成し、所定量の材料を第１の導電体上に配置する。その所定量の材料は、ポリマー樹脂と、所定量の強誘電性セラミック材料のナノパウダーを含み、ナノパウダーは実質的に約０.０１ミクロンメートル以上約０.９０ミクロンメートル以下の範囲の粒子サイズと、前記粒子のうち選択された粒子に対して、グラム当り約２.０以上２０平方メートル以下の範囲の表面積を有している。第１の導電体上の所定量の材料上に実質的に第２の導電体を配置し、更に第２の誘電体層が形成される。第２の誘電体層は、第１の誘電体層に近接し、実質的に第２の導電体の上方に配置される。第１の導電体、所定量の材料、及び第２の導電体はコンデンサとして機能する。
【００３８】
本発明の更に別の態様によれば、第１の誘電体層と、第１の誘電体層の上の第１の導電体と、第１の導電体上の所定量の材料であって、ポリマー樹脂と、所定量の強誘電性セラミック材料のナノパウダーを含み、そのナノパウダーが実質的に約０.０１ミクロンメートル以上約０.９０ミクロンメートル以下の範囲の粒子サイズと、上記の粒子のうち選択された粒子が、グラム当り約２．０平方メートル以上約２０平方メートルの範囲の表面積を有するような強誘電性セラミック材料である材料と、その所定量の材料上に実質的に配置された第２の導電体と、第２の誘電体層を備える回路基板が提供される。この第２誘電体層は、第１の誘電体層に近接し、実質的に第２の導電体の上方に配置される。第１の導電体、所定量の材料、及び第２の導電体はコンデンサとして機能する。
【００３９】
本発明の更に別の態様によれば、第１の誘電体層と、第１の誘電体層上の第１の導電体と、この第１の導電体上の所定量の材料であって、ポリマー樹脂と、所定量の強誘電性セラミック材料のナノパウダーを含み、そのナノパウダーが実質的に約０.０１ミクロンメートル以上約０.９０ミクロンメートル以下の範囲の粒子サイズと、上記の粒子のうち選択された粒子が、グラム当り約２．０平方メートル以上約２０平方メートル以下の範囲の表面積を有するような強誘電性セラミック材料である材料と、その所定量の材料上に実質的に配置された第２の導電体と、第２の誘電体層を備える回路基板を備える電気組立体が提供され、ここで上記第２の誘電体層は、第１の誘電体層に近接し、実質的に第２の導電体上方に配置される。第１の導電体、上記所定量の材料、及び第２の導電体はコンデンサとして機能する。この電気組立体は、回路基板上に配置され、そこに電気的に結合された少なくとも一つの電気的構成要素を含む。
【００４０】
本発明の更に別の態様によれば、ハウジングと、実質的にハウジング内に配置され、第１誘電体層を含む回路基板と、第１層上の第１の導電体と、第１の誘電体層上の第１の導電体と、この第１の導電体上の所定量の材料であって、ポリマー樹脂と、所定量の強誘電性セラミック材料のナノパウダーを含み、そのナノパウダーが実質的に約０.０１ミクロンメートル以上約０.９０ミクロンメートル以下の範囲の粒子サイズと、上記の粒子のうち選択された粒子が、グラム当り約２．０平方メートル以上約２０平方メートルの範囲の表面積を有するような強誘電性セラミック材料である材料と、その所定量の材料上に実質的に配置された第２の導電体と、第１の誘電体層に近接し、実質的に第２の導電体上方に配置される第２の誘電体層を備える情報処理システムが提供される。第１の導電体、上記所定量の材料、及び第２の導電体は基板においてコンデンサを形成する。この情報処理システムは更に、回路基板上に配置され、そこに電気的に結合された少なくとも一つの電気的構成要素を含む。
【発明の効果】
【００４１】
本発明によって、基板内のコンデンサ材料として使用できる新しい独自の材料を提供することができる。
【００４２】
本発明によって、相対的に安易な方法で、かつ相対的に安価なコストで製造可能な回路基板の製造方法を提供することができる。
【００４３】
本発明によって、上記の特徴を有する回路基板が使用可能であり、更に回路基板の有利な特徴の恩恵を受けることができる電気組立体を提供することができる。
【００４４】
本発明によって、上記の特徴を有する回路基板をその一部として利用でき、これによって回路基板の有利な特徴の恩恵を受けることができる情報処理システムを提供することができる。
【発明を実施するための最良の形態】
【００４５】
本発明の目的、特徴、及び機能をより良く理解するために、図面を参照しつつ、下記の開示内容及び必要に応じて請求項を参照する。これらすべての図において、同一の要素には同一の参照番号を使用する。
【００４６】
本明細書において使用する「回路基板」という用語は、少なくとも２つ（好ましくは３つ以上）の誘電体層と、少なくとも３つ（好ましくは、４つ以上）の金属導電層を有する基板を含むものとする。例としては、ファイバガラス強化エポキシ樹脂（例えば、「FR-4」誘電体材料と称するものもある）、ポリテトラフルオロエチレン（テフロン（登録商標））、ポリイミド、ポリアミド、シアン酸樹脂、感光することで像を形成する樹脂（フォトイメージ可能な樹脂：photoimageable resin）などの誘電体から形成される構造が挙げられる。ここで、導電体層は、それぞれ銅などの適切な金属材料で構成された金属層（例えば、パワー、信号及び／または接地）であるが、更に金属（例えば、ニッケル、アルミニウムなど）またはその合金を含んでもよい。
【００４７】
更なる例を挙げて、以下に詳細を記述する。構造体の誘電体が、感光することで像を形成する材料の場合は、感光によって作像され、光でパターン化され、そして現像される。必要であれば、ここで規定の望ましい開口部を備えた、所定の回路パターンが形成される。誘電体をカーテンコート処理したり、スクリーンを適用したり、乾燥膜として提供することができる。感光することで像を形成する材料の最終硬化により、所望の電気回路が形成された誘電体による、強化された基体が提供される。特に有用な、感光して像を形成する誘電体の例は、ＡＳＭＤＦ（発展的はんだ被覆用乾燥膜：Ａｄｖａｎｃｅｄ Ｓｏｌｄｅｒｍａｓｋ Ｄｒｙ Ｆｉｌｍ）である。この組成は、１９９１年６月２５日発行の米国特許第５，０２６，６２４号公報、及び１９９４年４月２５日発行の米国特許第５，３００，４０２号公報に詳細に記述されているが、約８６.５％〜８９％の固体内容物を含んでおり、その固体内容物は、約２７.４４％のＰＫＨＣ（フェノキシ樹脂）、４１.１６％のＥｐｉｒｅｚ ５１８３（テトラブロモビスフェノールＡ）、２２.８８％のＥｐｉｒｅｚ ＳＵ−８（８官能エポキシビスフェノールＡフォルムアルデヒドノボラック樹脂）、４.８５％のＵＶＥ １０１４光重合開始剤、０.０７％のエチルバイオレット染料、０.０３％のＦＣ ４３０（３Ｍ社のフッ化ポリエーテル非イオン界面活性剤）、３.８５％のＡｅｒｏｓｉｌ ３８０（固化するためのＤｅｇｕｓｓａのアモルファス二酸化珪素）を含む。溶媒は、感光することによって像を形成する誘電体組成物全体の約１１％から約１３.５％である。誘電体層は、一般的に約５．０８ミクロンメートルから約１０．１６ミクロンメートル（約２ミルから約４ミル）の厚さを有するが、必要ならば、より厚くしたり薄くすることもできる。上記のファイバーガラス強化エポキシ樹脂、ポリテトラフルオロエチレン（テフロン（登録商標））、ポリイミド、ポリアミド、シアン酸樹脂、及び感光によって像を形成する材料が誘電体材料として使用されるときの、回路基板の例としては、プリント回路基板（またはカード）とチップキャリアがある。本発明はまた、「フレックス」回路（ポリイミドのような誘電体を使用）として知られるものや、セラミックや他の非ポリマタイプの誘電体層を使用するものに適用でき、後者の一つの例としては、その上に搭載された一つまたは複数の半導体チップを有する多層セラミック（ＭＬＣ）モジュールと称せられるものがある。
【００４８】
本明細書で使用する「強誘電性セラミック」という用語は、強誘電性の特性を有するセラミックを意味する。これらには、チタン酸バリウム、置換チタン酸バリウム、チタン酸ストロンチウム、チタン酸鉛、チタン酸鉛−ジルコン酸、置換チタン酸鉛−ジルコン酸、ニオブ酸鉛−マグネシウム、ニオブ酸鉛−亜鉛、ニオブ酸鉛−鉄、ニオブ酸鉛−マグネシウムとチタン酸鉛の固溶体、ニオブ酸鉛−亜鉛とチタン酸鉛の固溶体、タンタル酸鉛−鉄、他の強誘電性タンタル酸塩、及びこれらを組み合わせたものまたはこれらの混合物が含まれる。
【００４９】
本明細書で使用する「電気的構成要素」という用語は、半導体チップなどのような要素を意味する。これら要素は、基板の外部導電性の表面上に配置され、基板に電気的に接続されて基板に他の構成要素からの信号を伝達する。基板上で伝達される信号は、基板がその一部を構成するより大きな電気的システムの構成要素を含む他の構成要素と同様、基板上に搭載された構成要素も含めた他の構成要素に伝達される。
【００５０】
本明細書で使用する「電気組立体」という用語は、電気的に接続され、組立体の一部を形成する少なくとも一つの電気的構成要素を組み合わせて定義される少なくとも一つの回路基板を意味する。そのような組立体の既知の例としては、電気的構成要素として、通常は基板上に配置され、基板の外面上の配線（例えば、パッド）に結合されるか、一つまたは複数のスルーホールに接続する内部の導電体に接続される半導体チップを含むチップキャリアがある。おそらく、最も良く知られているそのような組立体は、従来のプリント回路基板（ＰＣＢ）であり、一般的に、プリント回路基板に搭載され、プリント回路基板の内部回路に結合されるモジュール（一つまたは複数のチップを含む）や半導体チップなどのようないくつかの外部構成要素を有する。
【００５１】
本明細書で使用する「情報処理システム」という用語は、ビジネス、科学、制御、または他の目的のための任意の形式の情報、知能、またはデータの、計算、分類、処理、送信、受信、検索、発信、切替、保存、表示、明示、測定、検出、記録、再生、処理、または利用を主に実行するように設計された、任意の手段または手段の集合体を意味するものとする。例としては、パソコン、サーバー、メインフレームなどの大型プロセッサがある。そのようなシステムは、その集積された部品として一つまたは複数のプリント回路基板、チップキャリアなどを一般的に含む。例えば、一般的に使用されるプリント回路基板は、そこに搭載されるチップキャリア、コンデンサ、抵抗、モジュールなど、複数の種々の構成要素を含む。そのようなプリント回路基板の一つは、「マザーボード」と称され、一方、他の種々のボード（またはカード）は適切な電気的コネクタを使用してそこに搭載される。
【００５２】
ここで使用する「スルーホール」という用語は、業界では共通して使用されるところの、一般的に基板の一つの表面からその内部の所定の距離に達する開口である「ブラインドビア」、基板の内部に配置されて最終構造を形成するための、他の積層の手前の、一つまたは複数の内部層に形成されるビアまたは開口である「内部ビア」、一般的に基板全体を貫通する「プレートスルーホール」（ＰＴＨＳとしても知られている）を含むものとする。これらの種々の開口はすべて、基板を通過する電気的経路を形成し、例えば、メッキ銅などの一つまたは複数の導電層をその表面に屡々含んでいる。これらの開口は一般的に、機構的ドリル工法またはレーザーアブレーションを使用して形成される。
【００５３】
図１に示すように、誘電体材料で構成される層１１（誘電体層１１）が設けられる。誘電体材料は、上記に示した材料の一つから選択されている。誘電体層１１の上には、好ましくは銅または銅合金の、少なくとも一つの導電体１３が配置される。本実施形態において、導電体１３は、誘電体層１１に接するより大きな一枚の材料から形成され、プリント回路基板の業界で使用される既知のフォトリソグラフィック処理（写真平版処理）を経て、最終的に導電体の形状が確定される。本実施形態において、誘電体層１１は約２．５４ミクロンメートル〜約５０．８ミクロンメートル）（約１ミル〜約２０ミル：１ミルは１インチの千分の１であって、２．５４ミクロンメートル）の厚さを有する。一方、導電体１３は、約０．５ミクロンメートル〜約６．３ミクロンメートル（約０.２ミル〜約２.５ミル）の厚さを有する。導電体１３を、プリント回路基板技術において既知のスパッタリングまたは他の処理を使用して形成することも本発明の適用範囲に含まれる。一つの好適な実施形態において、信号線やパッドのような追加的な導電体要素（図示せず）もまた、導電体１３と同時に形成される。形成時には、これらの追加的な導電体要素は、誘電体層１１の上面の導電体１３に近接して配置される。これらの追加的な導電体要素と導電体１３は、本発明の回路の第１層と称すことができるものを形成する。この第１の導電体１３は、本発明のコンデンサのための第１電極とも称することができる。追加コンデンサを望むのであれば、追加の導電体１３もまた、誘電体層１１上で導電体１３から間隔を空けて形成できるということも理解されよう。本発明は、より多くの使用を望むのであれば、ただ一つのコンデンサの使用に制限されるものではない。
【００５４】
必須ではないがより好ましい次の工程は、続いて堆積される誘電体の接着性を高めるために、その表面の接着性を向上するための導電体１３の処理の工程である。これを達成するために、導電体１３の露出した上面に対して、代替可能な酸化物による処理（または酸化処理）を行うことが好ましい。そのような処理の一つの好例は、アトテック  ドーツランド  ゲーエムビーエイチ社（Ａｔｏｔｅｃｈ Ｄｅｕｔｓｃｈｌａｎｄ ＧｍｂＨ、サウスカロライナ  ロックヒルに米国住所を置く）が市場に供給するボンドフィルム溶液に、導電体をさらすことである。ボンドフィルム溶液は、主に（１）硫酸、（２）過酸化ｄ水素、及び（３）銅の三つの構成要素と、アトテック  ドーツランド  ゲーエムビーエイチ社に所有権のある追加的な構成要素から構成されている。上記に述べたように、この処理はまた、酸化物代替処理とも称され、処理対象の材料上に酸化物層が形成されないことを意味する。表面を「ボンドフィルム」溶液にさらした後の導電体１３の上面のＲＭＳ粗さ（標準測定平均）の値の一例は、約０.６ミクロンメートルであり、ピークは約１.２〜２.２ミクロンメートルである。「ボンドフィルム液による工程」には、導電体を「ボンドフィルム」溶液に、摂氏約２０度から３５度の溶液温度で約５〜約１２０秒間浸すことが含まれる。この処理の一部として、導電体の外表面は初期段階で洗浄され、油脂を除去され、これに続いて、両側の表面のマイクロエッチングが行われる。最終的に、薄い有機被膜で覆われる。一つの例として、この薄い有機被膜はベンゾトリアゾールであり、約５０オングストローム〜約５００オングストロームの厚さを有する。この薄い被膜は、これに続く処理の間、導電体の外表面に残る。この被膜は非常に薄いので、図には実質的に表現することができず、そのため図示はしていない。本発明に利用できる代替酸化物工程の他の例は、業界で知られており、更なる説明を省略する。
【００５５】
図２に示すように、感光によって像を形成する材料（且つ、誘電体材料から成る）の誘電体層１５が、誘電体層１１上に配置される。誘電体層１５は、当初から実質的に導電体１３を覆う。誘電体層１５は積層工程によって適用されることが好ましく、一つの実施形態においては、約２．５４ミクロンメートル〜約１０．１ミクロンメートル（約１ミル〜約４ミル）の厚さを有し、そのため導電体１３よりわずかに厚い。ここで適用される良好な感光によって像を形成する材料はＡＳＭＤＦ（発展的はんだ被覆用乾燥膜：Ａｄｖａｎｃｅｄ Ｓｏｌｄｅｒｍａｓｋ Ｄｒｙ Ｆｉｌｍ）である。ＡＳＭＤＦは、約８６.５〜８９％の固体内容物を含み、その組成は、約２７.４４％のＰＫＨＣ（フェノキシ樹脂）、４１.１６％のＥｐｉｒｅｚ ５１８３（テトラブロモビスフェノールＡ）、２２.８８％のＥｐｉｒｅｚ ＳＵ−８（８官能エポキシビスフェノールＡフォルムアルデヒドノボラック樹脂）、４.８５％のＵＶＥ １０１４光重合開始剤、０.０７％のエチルバイオレット染料、０.０３％のＦＣ ４３０（３Ｍ社のフッ化ポリエーテル非イオン界面活性剤）、３.８５％のＡｅｒｏｓｉｌ ３８０（固化するためのＤｅｇｕｓｓａのアモルファス二酸化珪素）を含む。このＡＳＭＤＦ層は非硬化または「Ｂ段階」状態にあり、完全に硬化されていないことが好ましい。一方で、誘電体層１５は、完全に硬化可能である。この感光によって像を形成する材料は、最初に適用された後、選択的に感光される。その後図示されるように、開口部１７が導電体１３の上方及び周囲に形成されて導電体１３の上面及び側面が完全に露出される。この工程においては、上記のような感光によって像を形成する誘電体の適用は好ましい。しかし、後に続く工程においても（例えば、下記に規定されるように、本発明のコンデンサ誘電体の堆積後に）、このような材料を適用し、同様の処理を行うことが可能である。
【００５６】
図３に示すように、好ましくはスクリーン印刷またはステンシル印刷を適用して、所定量のコンデンサを形成する誘電体材料１９（コンデンサ誘電体材料１９）が開口部１７内に堆積される。コンデンサを形成する誘電体材料の一例が、下記に定義される。簡略に述べれば、この材料はポリマー樹脂（例えば、脂環式エポキシ樹脂）と、所定量の強誘電性セラミック材料のナノパウダーであって、実質的に約０.０１ミクロンメートルから約０.９０ミクロンメートルの間の範囲の粒子サイズを備えており、上記の粒子のうち選択された粒子は、グラム当り約２平方メートル以上約２０平方メートル以下の表面積を有するような強誘電性セラミック材料のナノパウダーよりなる。ここで重要なことは、使用されるナノパウダーは焼成されていないことである。同様に重要なことは、基板内の、前述した複数のタイプの導電性スルーホールを有効に形成するサイズと表面積を有していることである。基板内においてそのようなスルーホールは非常に小さな直径（一つの例においては、２．５４ミクロンメートル〜５．０８ミクロンメートル（１ミル〜２ミル））であり、これらの特性によって、小型化された高密度の回路パターンが確実に形成されるということである。前述したように、そのような小型化は、現在の回路基板の設計に関して非常に重要と考えられている。このコンデンサ誘電体の印刷を達成する際に、スクリーンまたはステンシル（図示せず）を誘電体層１５に配置し、誘電体材料（下記に更に詳細に記述）を、スキージまたは刃（blade）を使用してそこを通過させる。所定量のコンデンサ誘電体材料１９は実質的に開口部１７を充填し、導電体１３を覆う。所定量のコンデンサ誘電体材料１９はペースト状であるので、このように堆積されることは容易に理解されよう。これについては、下記に更に詳細に記述する。一方、所定量のコンデンサ誘電体材料１９を液体として適用することも可能であり、適切なノズル（図示せず）を介して投入し、開口部１７を充填する。投入工程に続いて、所定量のコンデンサ誘電体材料１９は、投入時よりもより硬化された状態に引き上げる「Ｂ段階」となる。この硬化工程は、コンデンサ誘電体材料が、図４に示すように、その上に配置される第２の導電体２１に対する基盤としてより好ましく機能することを可能にする。
【００５７】
第２の導電体２１は、以下に記載される方法で形成され、コンデンサの第２電極として機能する。好適な実施形態においては、導電体２１は、銅または銅の合金であり、最初に単一銅箔の形態で誘電体層１５（及び所定量のコンデンサ誘電体材料１９）上に配置される。この箔は適所に積層されて接合され、引き続いて、図４に示すような最終的に望ましい形状が得られるように、標準的なフォトリソグラフィ処理を受ける。信号線やパッドなどの他の導電体要素もまた、誘電体層１５上、またはそこに形成された適切な追加の開口内に同時に形成され得ることは、容易に理解される。このように、導電体２１は、基板内のこの位置において、より大型の回路パターンの一部を形成することができる。好適な実施形態において、第２の導電体２１は、約０．５ミクロンメートル〜約３．８ミクロンメートル（約０.２〜約１.５ミル）の厚さを有してもよい。第２の導電体２１の好ましい形状の１つは、導電体を上方から見たときに実質的に丸く見えるような円筒形状である。開口部２３もまた以下に説明する理由により、導電体内に形成されることが好ましい。好適な形状は、導電体内に開口を有する円筒形状であると定義されたが、上部及び底部の電極の両者は、前述の式により決定される所望の単位面積当たりの平面静電容量値を達成するために、いかなる形状及びサイズの形状であってもよいことは理解されよう。積層は、結果的に導電体２１（及び、望むならば他のもの）となる箔を適用するための好ましい手段であり、これはこの工程に関連する熱が、誘電体層１５のＡＳＤＭＦ材料とコンデンサ誘電体材料１９の両者を完全に硬化するようにも機能するからである。また、第２の導電体２１は、金属、好ましくは銅が、所定量のコンデンサ誘電体材料１９上にスパッタ堆積する既知のスパッタリング操作を使用して形成することができる。導電体２１を形成する別の工程は、シード層をスパッタ堆積し、銅でその上に電気メッキする。更に適用可能な他の工程は、所定量のコンデンサ誘電体材料１９上にシード層を形成し、無電解メッキ及び電気メッキの両者の操作を使用して最終的な導電体の厚さと形状を形成するものである。そのような手順の様々な形態は従来技術で知られており、更なる記述は必要ないと考えられる。
【００５８】
図５には、以上の開示された技術を使用して形成された回路基板２７の例が示されている。非常に重要なことは、回路基板２７に形成されたコンデンサが、どのように基板の他の要素と電気的に接続されて、望ましく機能するかという一例を示していることである。図５において、第２の誘電体層２９が、好ましくは技術分野で知られた積層手順を使用して誘電体層１５上に追加される。第２の誘電体層２９の好適な材料は、前述のものの一つである。開口部３１が、例えば、機械的ドリル操作またはレーザー切除法によって第２の誘電体層２９内に延びるように形成される。重要なことであるが、それは所定量のコンデンサ誘電体材料１９を覆う部分を貫通して形成される。その後、開口部３１は、好ましくは金属３３、例えば銅によりメッキされ、回路基板内において、基板の上部の表面から、下部、又は第１の導電体１３の接触済上部の表面に延びるスルーホールが形成される。一連の導電体パッド３５もまた、好ましくは、プリント回路基板の当業者に知られる従来のフォトリソグラフィ処理を利用して、この回路基板の上部表面上に形成される。このように、形成された導電性スルーホールは、これらの形成されたパッドの一つと導電体１３の両者に電気的に接続され、その間に電流経路を提供する。上部の導電体パッド３５の二つの間の容量性結合を望む場合には、第２のメッキされた開口部３１’を誘電体層２９内に形成して第２電極２１に結合することができる。この独自の回路配置は、コンデンサが、基板２７上と、基板２７に電気的な接続（即ち、複数の半田ボールによる接続４３）がなされた電気的構成要素４１との、二つまたは三つ以上の導電体サイト間またはパッドの間に、両方のパッド３５を含む回路パターンの一部を形成することを可能にする。この特別な例における構成要素４１は、チップキャリア、半導体チップ単体、または他の電気的デバイスのいずれかであってよい。
【００５９】
図５の他の実施形態において、更に別の開口部３１’’を形成することができる。この場合は、誘電体層１１内で、図示のように銅、または他の適切な金属によりメッキがなされる。開口部３１’’は、第１の導電体１３の裏面と他の導電体５１に直接、電気的に結合されて、誘電体層１１の裏面上に回路パターンの一部を形成することができる。そのようなパターンは、パッドまたは信号線５３のような追加要素を含むことができる。例えば、パターンの形成後に積層された二つの誘電体サブ層を使用して、更に別の回路の層を層内１１に設けることもまた、本発明の適用範囲に含まれる。この配置において、開口部３１’’内に形成された導体スルーホールもまた、この追加回路パターンを形成する、例えば、パッドまたは信号線である、一つまたは複数の内部の導電体５５に電気的に結合されてもよい。望むならば、信号パッドまたは線、または他の導電体要素の追加導電体層に加えて、更に誘電体層５７を追加してもよい。ここで教示されたように、この構造に対する動作上の要求に依存して、合計１０またはそれ以上の、追加の導電層及び誘電体層により最終的な回路基板を形成することができる。更に、図示する以上に、基板の反対側にも、追加の誘電体層及び導電層を追加できることは理解される。つまり、望むのであれば、そのような層を導電体３５のパターン上に追加できる。更に別の可能性として、第２の導電体２１を、第２の誘電体層２９の更に別の導電体層の一部を形成する一つまたは複数の導電性要素５９に結合してもよい。その場合は、二つの誘電体サブ層が最終の第２の誘電体層２９の形成に使用される。そのような回路パターンは、例えば、従来の積層処理を使用して、他のサブ層に結合する前に、これらサブ層の一つの上に形成された導電体５９をその一部として有する。
【００６０】
図５に示すように、多数の分離された静電容量の結合が、回路基板の一部を形成することができ、またその上に配置された種々の導電体要素を伴っても、回路基板の一部を形成することが可能であることが理解されよう。基板内に形成された内部または埋め込みコンデンサは、独自に、回路の種々の組み合わせ、または単に一つの回路内において、静電容量を提供できる。ここに記述及び示された例は、本発明を限定するものではなく、多数の追加可能性が存在し、これもこの技術に精通した者の想定の範囲内であることも更に理解されよう。
【００６１】
図６は、本発明で定義される構造の一例を示している。番号１０５で参照される構造体はチップキャリアであり、番号１０７で参照される構造体はプリント回路基板である。それぞれは、その一部として前述したタイプのコンデンサを一つまたは複数含むことができる。そのようなプリント回路基板とチップキャリア組立体は、本発明の譲受人により製造販売されている。図６の実施形態（組立体）において、チップキャリア１０５は、複数の半田ボール９５’（好ましくは、図５の半田ボール接続４３のような従来の錫−鉛組成）を使用してプリント回路基板１０７に搭載され、電気的に結合されており、チップキャリア１０５は、次に、複数の第２半田ボール９５’’（これもまた好ましくは、従来の錫−鉛組成）を使用して、その上に配置され、キャリアに電気的に結合される半導体チップ１０９を有することになる。図６の組立体はまた、この技術分野で知られているように、例えば、導電体ペースト１１１を使用してチップ１０９に熱的に結合され、適切な支柱１１３によりキャリア１０５の上部表面に配置されたヒートシンク１１０を含んでもよい。図示しないカプセル化（業界では、カプセル化材とも呼ばれている）を利用してチップを実質的に囲み込み（または、ケースに入れ）、そのようなカプセル化材料を使用した場合の、ヒートシンクの必要性を除去することも、当業者であれば想定する範囲内の事項である。カプセル化材料は、下部の複数の半田ボール９５’についても適用が可能である。複数の細いワイヤ（図示せず）がチップ半導体サイトに対応して配置され、土台となる基板上の導電体パッドの間で接合される、従来のワイヤボンディングを使用してチップ１０９を結合することも、本発明の適用範囲内である。
【００６２】
図７に、好ましくは、パソコン、メインフレームコンピュータ、またはコンピュータサーバである情報処理システム１２１を示す。このタイプの技術において知られている他のタイプの情報処理システムもまた、本発明の技術を利用することができる。本発明の京治に対応するように形成された回路基板または基板は、それぞれ一つまたは複数のコンデンサを含むが、情報処理システム１２１においてプリント回路基板１０７（内部的に図示）及び／またはチップキャリア１０５（これもまた内部的に図示）として利用することができる。回路基板は、情報処理システム１２１においてマザーボードとして、またはそのようなシステムで一般的に利用される一つまたは複数の個々のプリント回路基板として利用することができる。知られているように、システム１２１は、通常は、システムにより指定されたオペレータによるシステム操作のために外部からアクセス可能な計測器と共に、内部の適切な換気（望むならば）を有する、参照番号１２３により示されるような適切な金属または絶縁ハウジング内に収められる。これらのタイプの情報処理システム内の残りの要素はこの技術において知られており、更なる記述は必要ないと考えられる。
【実施例】
【００６３】
下記の四つの実施例は、本発明の種々の形態に対応するコンデンサを形成するために使用されるコンデンサ誘電体材料の種々の組み合わせと工程を示している。これらは、例として示されたものであり、本発明の特許請求の範囲を制限するものではないことは、理解されよう。
（実施例１）  脂環式エポキシ樹脂（例えば、コネチカット州ダンブリーのユニオンカーバイド社により「ＥＲＬ−４２１１」という製品名で販売されているもの）５０グラムを、約５０グラムの、ヘキサヒドロ−４−メチルフタリック無水物及び０.４グラムのＮ、Ｎジメチルベンジルアミンと混合した。混合溶液は、均一に混合することを確実にするために、１０分間攪拌した。日本化学工業株式会社（東京）から入手できるチタン酸バリウム（ＢａＴｉＯ3）パウダー６０グラムを、混合溶液１７.５グラムに加えてスクリーン印刷が可能なペーストを形成した。この材料の層を、１４５メッシュスクリーンを介して、銅製の第１の導電体の上面にスクリーン印刷した。その後、この層を、摂氏約１５０度で約２時間硬化した。この後、第２の導電体を、スパッタリングによって、スパッタリング操作で通常使用されるマスクを適用して、スクリーン印刷され硬化された材料上に配置した。この結果形成されたコンデンサの平面静電容量密度は、約０．８５ナノファラッド（ｎＦ）／平方センチメートルであり、誘電体損失は、１メガヘルツ（ＭＨｚ）においてわずか約０.０２であった。追加パウダーに対する平均粒子サイズは約０.５ミクロンメートル、表面積は約２.６５平方メートル／グラム、そして比重は約５.３０であった。
（実施例２）  実施例１と同様に、５０グラムの「ＥＲＬ−４２１１」脂環式エポキシ樹脂を、約５０グラムの、ヘクサヒドロ−４−メチルフタリック無水物及び０.４グラムのＮ、Ｎジメチルベンジルアミンと混合した。混合溶液は、均一に混合することを確実にするために、１０分間攪拌した。チタン酸バリウム、チタン酸カルシウム、及びジルコニウムパウダー（日本化学工業株式会社（東京）から入手できる）の組み合わせ１５０グラムを、混合溶液１００グラムと完全に混合し、スクリーン印刷が可能なペーストを形成した。この材料の層を、２００メッシュスクリーンを介して、銅製の第１の導電体の上面にスクリーン印刷した。その後、実施例１と同様に、この層を摂氏約１５０度で約２時間硬化した。この後、第２の導電体を、スパッタリングによって、スパッタリング操作で通常使用されるマスクを適用して、スクリーン印刷され硬化された材料上に配置した。追加パウダーに対する平均粒子サイズは約０.２ミクロンメートル、表面積はグラム当たり約８.２５平方メートル、そして比重は約５.１５であった。
（実施例３）  実施例１及び実施例２と同様に、５０グラムの「ＥＲＬ−４２１１」脂環式エポキシ樹脂を、約５０グラムの、ヘクサヒドロ−４−メチルフタリック無水物及び０.４グラムのＮ、Ｎジメチルベンジルアミンと混合した。混合溶液は、均一に混合することを確実にするために、１０分間攪拌した。日本化学工業株式会社製のチタン酸バリウムパウダー１５０グラムを、混合溶液１００グラムと完全に混合し、スクリーン印刷可能ペーストを形成した。このペースト材料の層を、２００メッシュスクリーンを介して、銅製の第１の導電体の上面にスクリーン印刷した。この層を、その後、実施例１と同様に、約摂氏１５０度で約２時間硬化した。この後、第２の導電体を、スパッタリングによって、スパッタリング操作で通常使用されるマスクを使用して、スクリーン印刷され硬化された材料上に配置した。追加パウダーに対する平均粒子サイズは約０.１ミクロン、表面積は約１５.０８平方メートル／グラム、そして比重は約５.５２であった。
（実施例４）  ５０グラムの「ＥＲＬ−４２１１」脂環式エポキシ樹脂を、約５０グラムの、ヘクサヒドロ−４−メチルフタリック無水物、０.４グラムのＮ、Ｎジメチルベンジルアミン及び２０グラムのエポキシノボラック樹脂（例えば、ユタ州  反ると麗句シティーのハンツマン社により「ＬＺ  ８２１３」という製品名で販売されているもの）と混合した。混合溶液は、均一に混合することを確実にするために、３０分間攪拌した。
【００６４】
日本化学工業株式会社のチタン酸バリウムパウダー１２０グラムを、混合溶液５６グラムに加えてスクリーン印刷可能ペーストを形成した。この材料の層を、２００メッシュスクリーンを介して、銅製の第１の導電体の上面にスクリーニングした。この層を、約摂氏１５０度で約２時間硬化し、続いて、約摂氏１９０度で約１時間追加的に硬化した。次に、第２の電気的導電体を、スパッタリング操作により形成し、続いて、銅電気メッキ工程とフォトリソグラフィックエッチングの工程を実行した。形成されたコンデンサの結果としての容量密度は、約０．８５ナノファラッド（ｎＦ）／平方センチメートルであり、誘電体損失は、１メガヘルツ（ｍＨｚ）においてわずか約０.０２であった。追加パウダーに対する平均粒子サイズは約０.５ミクロンメートル、表面積は約２.６５平方メートル／グラム、そして比重は約５.３０であった。
【００６５】
このように、多くの従来のプリント回路基板の製造工程を使用して、その製造に関するコストを削減しつつ形成できる、一または複数のコンデンサをその一部として有する回路基板を示し、記述してきた。また、そのような独特なコンデンサ構造の一部として対向する二つの導電体の間に挟むことができるコンデンサの誘電体材料のいくつかの例を記載した。ここで記載したように、本発明は、望むのであれば、通常速度の信号と、約１ギガビット／秒から約１０ギガビット／秒の高速（周波数）信号の両方を、実質的にインピーダンスの破壊を防止しながら伝送することもできる。また、コスト削減を確実なものにし、製造の容易さを促進するように、多くの従来のプリント回路基板の製造工程を使用して製造することもできる。つまり、本発明の回路基板を組み立てる好ましい製造方法には、従来の積層工程の一部が適用されており、指定の回路や導電体要素（平面）をその上に配置した誘電体層が相互に整列して「積層される」工程と、従来の積層に関連する相対的に高い圧力と温度を加える工程が一部含まれている。更に重要なことは、本発明は、今日の設計要求の多くに関連して非常に重要と思われている回路パターンの小型化が可能であるということである。
【００６６】
本発明の、現在のところ良好な実施形態と考えられるものを示し、記述してきたが、当業者には、添付される請求項により定義される本発明の適用範囲から逸脱することなく、種々の変更もしくは修正がなしえるということは明白である。
【図面の簡単な説明】
【００６７】
【図１】本発明の一つの形態に係る回路基板の製造工程を示す図である。
【図２】本発明の一つの形態に係る回路基板の製造工程を示す図である。
【図３】本発明の一つの形態に係る回路基板の製造工程を示す図である。
【図４】本発明の一つの形態に係る回路基板の製造工程を示す図である。
【図５】本発明の一つの形態に係る回路基板の製造工程を示す図である。
【図６】本発明のプリント回路基板の一つの例と、基板の上に配置され、基板と電気的に接続されるように適合された電気組立体（その上に搭載された半導体チップを有するチップキャリアの形態の回路基板）の例を示す側面図である。
【図７】本発明の一つまたは複数の回路基板を使用する情報処理システムの斜視図である。
【符号の説明】
【００６８】
１１    第１の誘電体層
１３    第１の導電体
１５，５７  誘電体層
１７    開口部
１９    コンデンサ誘電体材料
２１    第２の導電体
２３，３１，３１’，３１’’    開口部
２７    回路基板
２９    第２の誘電体層    
３３    金属
３５    導電体パッド
４１    電気的構成要素
４３    半田ボール接続
５１    導電体
５３    パッド又は信号線
５５    内部の導電体
９５，９５’，９５’’    半田ボール
１０５    チップキャリア
１０７    プリント回路基板
１０９    半導体チップ
１１１    導電性ペースト
１２１    情報処理システム
１２３    ハウジング
【図１】
2006210911.tif 000003
【図２】
2006210911.tif 000004
【図３】
2006210911.tif 000005
【図４】
2006210911.tif 000006
【図５】
2006210911.tif 000007
【図６】
2006210911.tif 000008
【図７】
2006210911.tif 000009
【手続補正書】
【提出日】平成18年1月16日(2006.1.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
回路基板内に一体的に包含されて、前記回路基板内でコンデンサの一部として機能する材料であって、
ポリマー樹脂と、
所定量の強誘電性セラミック材料のナノパウダーであって、実質的に約０.０１ミクロンメートル以上約０.９０ミクロンメートル以下の範囲の粒子サイズを有しており、前記粒子のうち選択された粒子が、グラム当り約２.０平方メートル以上約２０平方メートル以下の表面積を有している強誘電性セラミック材料のナノパウダーと、
から構成されていることを特徴とする材料。
【請求項２】
ナノパウダーは、材料の約１０重量パーセント以上約９０重量パーセント以下を構成していることを特徴とする請求項１に記載の材料。
【請求項３】
ナノパウダーは、チタン酸バリウムで構成されていることを特徴とする請求項１に記載の材料。
【請求項４】
コンデンサの一部として機能する材料は、少なくとも１平方センチメートル当り０．１５５ナノファラッドの平面静電容量を有することを特徴とする請求項１に記載の材料。
【請求項５】
ポリマー樹脂は、エポキシ樹脂で構成されることを特徴とする請求項１に記載の材料。
【請求項６】
エポキシ樹脂は、脂環式エポキシ樹脂で構成されることを特徴とする請求項５に記載の材料。
【請求項７】
ポリマー樹脂はフェノキシ系樹脂であることを特徴とする請求項１に記載の材料。
【請求項８】
フェノキシ系樹脂は少なくとも摂氏約１２０度のガラス転移温度を有することを特徴とする請求項７に記載の材料。
【請求項９】
コンデンサの一部として機能する材料が、更に第１導電層及び第２導電層を備えており、前記材料は前記第１導電層及び第２導電層の間に配置されてそれらと接触しており、それによりコンデンサを形成することを特徴とする請求項１に記載の材料。
【請求項１０】
強誘電性セラミック材料のナノパウダーの粒子の比重は、約５.０以上約６.０以下の範囲であることを特徴とする請求項１に記載の材料。
【請求項１１】
コンデンサを備えた回路基板の製造方法であって、
第１の誘電体層が形成される工程と、
前記第１の誘電体層上に第１の導電体が配置される工程と、
前記第１の導電体上に、ポリマー樹脂と、所定量の強誘電性セラミック材料のナノパウダーであって、実質的に約０.０１ミクロンメートル以上約０.９０ミクロンメートル以下の範囲の粒子サイズを有しており、前記の粒子のうち選択された粒子が、グラム当り約２.０平方メートル以上約２０平方メートル以下の範囲の表面積を有する強誘電性セラミック材料のナノパウダーとを含む所定量の材料が、配置される工程と、
第２の導電体が、実質的に前記第１の導電体上の前記所定量の材料上に配置される工程と、
第２の誘電体層が、前記第１誘電体層に近接し、実質的に前記第２の導電体上方に配置される工程を備えており、前記第１の導電体、前記所定量の材料、及び前記第２の導電体はコンデンサとして機能することを特徴とする回路基板の製造方法。
【請求項１２】
所定量の材料が第１の導電体の上に配置される工程の前に、所定量の誘電体材料が、第１の導電体上に堆積される工程を更に含むことを特徴とする請求項１１に記載の回路基板の製造方法。
【請求項１３】
第２の導電体を、第１の導電体上の所定量の材料上に実質的に配置する工程は、スパッタリング操作を適用して第２の導電体を形成する工程から成ることを特徴とする請求項１１に記載の回路基板の製造方法。
【請求項１４】
第１の導電体と第２の導電体のいずれか一方、若しくは第１の導電体と第２の導電体の両方と、電気的に接続する回路基板上と回路基板内のいずれか一方、若しくは回路基板上と回路基板内の両方に電気回路を設ける工程を更に備えていることを特徴とする請求項１１に記載の回路基板の製造方法。
【請求項１５】
回路基板であって、
第１の誘電体層と、
前記第１の誘電体層上の第１の導電体と、
ポリマー樹脂と、所定量の強誘電性セラミック材料のナノパウダーであって、実質的に約０.０１ミクロンメートル以上約０.９０ミクロンメートル以下の範囲の粒子サイズを有しており、前記の粒子のうち選択された粒子が、グラム当り約２.０平方メートル以上約２０平方メートル以下の範囲の表面積を有する強誘電性セラミック材料のナノパウダーを含む、前記第１の導電体上に配置される所定量の材料と、
実質的に前記第１の導電体上の前記所定量の材料上に配置された第２の導電体と、
前記第１の誘電体層に近接し、実質的に第２の導電体の上方に配置された第２の誘電体層より構成されており、前記第１の導電体、前記所定量の材料、及び第２の導電体がコンデンサとして機能することを特徴とする回路基板。
【請求項１６】
電気組立体であって、
第１の誘電体層と、前記第１の誘電体層上の第１の導電体と、ポリマー樹脂と、所定量の強誘電性セラミック材料のナノパウダーであって、実質的に約０.０１ミクロンメートル以上約０.９０ミクロンメートル以下の範囲の粒子サイズを有しており、前記の粒子のうち選択された粒子が、グラム当り約２.０平方メートル以上約２０平方メートルの範囲の表面積を有している強誘電性セラミック材料のナノパウダーとを含む、前記第１の導電体上に配置される所定量の材料と、実質的に前記第１の導電体上の前記所定量の材料上に配置された第２の導電体と、前記第１の誘電体層に近接し、実質的に前記第２の導電体上方に配置される第２の誘電体層とを備えており、前記第１の導電体と、前記所定量の材料と、前記第２の導電体はコンデンサとして機能する回路基板と、前記回路基板上に配置され、そこに電気的に結合された少なくとも一つの電気的構成要素と、から構成される電気組立体。
【請求項１７】
少なくとも一つの電気的構成要素は半導体チップよりなり、回路基板はチップキャリア基板である請求項１６に記載の電気組立体。
【請求項１８】
回路基板が、プリント回路基板で構成されることを特徴とする請求項１６に記載の電気組立体。
【請求項１９】
情報処理システムであって、ハウジングと、前記ハウジング内に実質的に配置され、第１の誘電体層と、前記第１の誘電体層上の第１の導電体と、ポリマー樹脂と、所定量の強誘電性セラミック材料のナノパウダーであって、実質的に約０.０１ミクロンメートル以上約０.９０ミクロンメートル以下の範囲の粒子サイズであり、前記粒子のうち選択された粒子が、グラム当り約２.０平方メートル以上約２０平方メートル以下の範囲の表面積を有している強誘電性セラミック材料のナノパウダーとを含む前記第１の導電体上に配置された所定量の材料と、実質的に前記第１の導電体上の前記所定量の材料上に配置された第２の導電体と、前記第１の誘電体層に近接し、実質的に前記第２の導電体の上方に配置された第２の誘電体層とを備えており、前記第１の導電体と、前記所定量の材料と、前記第２の導電体はコンデンサとして機能する回路基板と、前記回路基板上に配置され、そこに電気的に結合された少なくとも一つの電気的構成要素を備えていることを特徴とする情報処理システム。