(57)【要約】【課題】必要な箇所のみ微細なパターンを作成できる半導体装置の製造方法を提供すること。【解決手段】半導体基板（１）上に第１のマスクを形成する工程と、前記第１のマスクを加工して微細部分の第１のマスクパターンを形成する工程と、前記第１のマスクパターンが形成された前記半導体基板上に第２のマスク（３）を形成する工程と、前記第２のマスク上の所定部分に第２のマスクパターンを形成する工程と、前記第２のマスクを前記第２のマスクパターンにより異方性エッチングで加工し、第３のマスクパターンを形成する工程と、前記第２のマスクパターン及び前記第１のマスクパターンを除去する工程と、前記第３のマスクパターンにより前記半導体基板を加工する工程と、を有する。【選択図】      図１５
2006310594.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に第１のマスクを形成する工程と、
前記第１のマスクを加工して微細部分の第１のマスクパターンを形成する工程と、
前記第１のマスクパターンが形成された前記半導体基板上に第２のマスクを形成する工程と、
前記第２のマスク上の所定部分に第２のマスクパターンを形成する工程と、
前記第２のマスクを前記第２のマスクパターンにより異方性エッチングで加工し、第３のマスクパターンを形成する工程と、
前記第２のマスクパターン及び前記第１のマスクパターンを除去する工程と、
前記第３のマスクパターンにより前記半導体基板を加工する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１のマスクはシリコン酸化膜であり、前記第２のマスクはシリコン窒化膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第３のマスクパターンは、前記第２のマスクパターンが形成されていない領域の前記第１のマスクパターンの側壁に形成されることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
半導体基板上に第１のマスクを形成する工程と、
前記第１のマスク及び前記半導体基板を加工して微細部分となる凸部分を形成する工程と、
前記凸部分が形成された前記半導体基板上にダミー層間膜を埋め込む工程と、
前記第１のマスクを除去し、ダミー層間膜パターンを形成する工程と、
前記ダミー層間膜パターンが形成された前記前記半導体基板上に第２のマスクを形成する工程と、
前記第２のマスク上の所定部分に第１のマスクパターンを形成する工程と、
前記第２のマスクを前記第１のマスクパターンにより異方性エッチングで加工し、第２のマスクパターンを形成する工程と、
前記第１のマスクパターンを除去する工程と、
前記第２のマスクパターンにより前記半導体基板を加工する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項５】
前記第１のマスク及び前記第２のマスクはシリコン窒化膜であることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記半導体基板はＳＯＩ基板であることを特徴とする請求項１乃至５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記第２のマスクにより前記ＳＯＩ基板のシリコン活性膜を加工することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第２のマスクパターンは、前記第１のマスクパターンが形成されていない領域の前記ダミー層間膜パターンの内壁に形成されることを特徴とする請求項４乃至７のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
シリコン半導体基板上のトランジスタの微細化が進むにつれ、従来の平面型トランジスタに代わってＦｉｎ（フィン）型トランジスタが検討されている。なお、このＦｉｎ型トランジスタについては、特許文献１に記載されている。しかし、Ｆｉｎ部分は非常に微細なため、通常のレジストパターニングではパターンを転写することができない。そこで、いわゆるパターントランスファーと呼ばれる方法が用いられる。パターントランスファーは、概ね次のようなプロセスからなる。
【０００３】
まず、シリコン基板上にバッファ膜を介して、一次マスクとしてシリコン窒化膜を形成する。次にレジストによるパターン転写と異方性エッチングにより、一次マスクを加工する。次に、二次マスクとして厚さｘのシリコン酸化膜を全面に形成し、異方性エッチングにより加工する。このときに、一次マスクの周辺に微細な幅ｘの二次マスクのパターンが形成される。この後、一次マスクを除去すると、シリコン基板上に微細な幅ｘの二次マスクのパターンが形成されているので、この二次マスクでバッファ膜、シリコン基板をエッチングすることで、微細な幅ｘをもったシリコンのパターンを形成することができる。
【０００４】
しかしこの方法では、微細なパターンが必要なゲート部分以外に、配線を接続するためのパッド部分（ソース・ドレインの延長部分）も微細なパターンになってしまい、十分な接触面積が得られないことからコンタクト抵抗が上昇するといった問題点がある。
【０００５】
なお、特許文献２には、第１の絶縁膜からなるＬ＆Ｓパターンを第２の絶縁膜で覆い、エッチバックで第１のパターンの側面に第２絶縁膜の側壁を形成し、該側壁を用いて微細なＬ＆Ｓパターンを得る技術が開示されている。
【０００６】
特許文献３には、基板上に第１のマスクパターンを形成後、該パターンの所定部分に開口を有する第２のマスクパターンを形成し、開口部の第１パターンを細らせて、極微細なパターンを形成する技術が開示されている。
【０００７】
特許文献４には、ＦｉｎＦＥＴの細いチャネル部と太いソース・ドレイン部とを緩やかなテーパ形状で接続した構造を得るためのマスクパタンを形成する方法が開示されている。
【特許文献１】特開２００２−１１０９６３号公報
【特許文献２】特開２００２−２８０３８８号公報
【特許文献３】特開２００２−３５９３５２号公報
【特許文献４】ＵＳＰ−６５８３４６９
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、必要な箇所のみ微細なパターンを作成できる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一形態の半導体装置の製造方法は、半導体基板上に第１のマスクを形成する工程と、前記第１のマスクを加工して微細部分の第１のマスクパターンを形成する工程と、前記第１のマスクパターンが形成された前記半導体基板上に第２のマスクを形成する工程と、前記第２のマスク上の所定部分に第２のマスクパターンを形成する工程と、前記第２のマスクを前記第２のマスクパターンにより異方性エッチングで加工し、第３のマスクパターンを形成する工程と、前記第２のマスクパターン及び前記第１のマスクパターンを除去する工程と、前記第３のマスクパターンにより前記半導体基板を加工する工程と、を有する。
【００１０】
本発明の他の形態の半導体装置の製造方法は、半導体基板上に第１のマスクを形成する工程と、前記第１のマスク及び前記半導体基板を加工して微細部分となる凸部分を形成する工程と、前記凸部分が形成された前記半導体基板上にダミー層間膜を埋め込む工程と、前記第１のマスクを除去し、ダミー層間膜パターンを形成する工程と、前記ダミー層間膜パターンが形成された前記前記半導体基板上に第２のマスクを形成する工程と、前記第２のマスク上の所定部分に第１のマスクパターンを形成する工程と、前記第２のマスクを前記第１のマスクパターンにより異方性エッチングで加工し、第２のマスクパターンを形成する工程と、前記第１のマスクパターンを除去する工程と、前記第２のマスクパターンにより前記半導体基板を加工する工程と、を有する。
【発明の効果】
【００１１】
本発明によれば、必要な箇所のみ微細なパターンを作成できる半導体装置の製造方法を提供できる。
【発明を実施するための最良の形態】
【００１２】
（第１の実施の形態）
図１〜図８は、第１の実施の形態に係る半導体装置の製造工程を模式的に示した平面図であり、図９〜図１６は、図１〜図８にそれぞれ対応するＡ−Ａ断面図である。
【００１３】
まず、図１、図９に示すように、シリコン（Ｓｉ）基板１１、ＢＯＸ（埋め込み酸化膜）１２、ＳＯＩ（シリコン活性膜）１３からなるＳＯＩ基板（半導体基板）１上に、一次マスク２としてシリコン酸化膜を堆積する。次に、図２、図１０に示すように、レジストマスクを用いた異方性エッチングで一次マスク２を加工して、ゲート部分が形成される箇所のパターンを形成する。
【００１４】
次に、図３、図１１に示すように、全面に二次マスク３としてシリコン窒化膜を堆積する。次に、図４、図１２に示すように、パターントランスファーによって形成するゲート部分を除いたソース・ドレイン部分（パッド部分、コンタクト部分）のパターンをレジストマスク４で覆う。次に、図５、図１３に示すように、レジストマスク４を用いた異方性エッチングで二次マスク３であるシリコン窒化膜を加工すると、一次マスク２であるシリコン酸化膜（レジストマスク４で覆われていない）の側面（側壁）部分にのみ、二次マスク３であるシリコン窒化膜によりゲート部分Ｇ１が形成され、ソース・ドレイン部分Ｓ１はレジストマスク４の形状に形成される。
【００１５】
次に、図６、図１４に示すように、レジストマスク４を除去し、次に、図７、図１５に示すように、一次マスク２であるシリコン酸化膜を希フッ酸処理で除去することで、ゲートの部分Ｇ１のみパターントランスファーで形成された、アクティブエリア（ＡＡ）のパターンが形成される。
【００１６】
そして、二次マスク３によりＳＯＩ基板１のＳＯＩ１３をエッチングすることで、微細なＦｉｎ部分（ゲート部分）と広いソース・ドレイン部分のアクティブエリアが加工され、図８、図１６に示すように、最後に二次マスク３であるシリコン窒化膜を熱燐酸処理で除去することで、ＢＯＸ１２上に形成された微細なゲート部分Ｇ１と広いソース・ドレイン部分Ｓ１を持つＳＯＩ１３のアクティブエリア部分が形成される。
【００１７】
この後は，通常のＦｉｎ型トランジスタの形成方法と同様に、ゲート絶縁膜、ゲート電極形成、ソース・ドレイン拡散層、シリサイド形成、コンタクト、配線を形成することで、トランジスタが完成する。
【００１８】
（第２の実施の形態）
図１７〜図２５は、第２の実施の形態に係る半導体装置の製造工程を模式的に示した平面図であり、図２６〜図３４は、図１７〜図２５にそれぞれ対応するＡ−Ａ断面図である。本第２の実施の形態では、ダマシンゲートプロセスを用い、第１の実施の形態に比べてＦｉｎ部分の間の距離が短いアクティブエリアを形成する。
【００１９】
まず、図１７、図２６に示すように、シリコン基板１１、ＢＯＸ１２、ＳＯＩ１３からなるＳＯＩ基板１上に、図示しないバッファ酸化膜を介して、一次マスク２１としてシリコン窒化膜を堆積する。次に、図１８、図２７に示すように、レジストマスクを用いた異方性エッチングで一次マスク２１、バッファ酸化膜、ＳＯＩ１３を加工して、ゲート部分となる凸部分を形成する。図１９、図２８に示すように、全面にシリコン酸化膜２２（ダミー層間膜）を堆積させたのちＣＭＰ等で平坦化することで（ダミー層間膜の埋め込み）、一次マスク２１であるシリコン窒化膜の上面を露出させる。
【００２０】
次に、図２０、図２９に示すように、一次マスク２１であるシリコン窒化膜を除去することで、シリコン酸化膜２２のパターンが形成される。次に、図２１、図３０に示すように、二次マスク２３としてシリコン窒化膜を全面に堆積させる。図２２、図３１に示すように、微細なＦｉｎボディーを形成する部分を除いたソース・ドレイン部分（パッド部分、コンタクト部分）をレジストマスク２４により覆う。
【００２１】
次に、図２３、図３２に示すように、レジストマスク２４を用いた異方性エッチングにより二次マスク２３であるシリコン窒化膜を加工することで、シリコン酸化膜２２（レジストマスク２４で覆われていない）の内壁部分に沿って微細なシリコン窒化膜のパターンＰ１が形成される。このときレジストマスク２４で覆われた箇所は、エッチングされないので、シリコン酸化膜２２に沿った微細パターンは形成されない。図２４、図３３に示すように、レジストマスク２４を除去した後に、二次マスク２３であるシリコン窒化膜を用いて異方性エッチングすることでＳＯＩ１３を加工し、微細なＦｉｎ部分（ゲート部分）と広いソース・ドレイン部分のアクティブエリアを形成する。
【００２２】
最後に、図２５、図３４に示すように、二次マスク２３であるシリコン窒化膜を熱燐酸処理で除去し、シリコン酸化膜２２を所定の深さまで（図３４ではＢＯＸ１２まで）エッチングすることで、ＢＯＸ１２上に形成された微細なゲート部分Ｇ２と広いソース・ドレイン部分Ｓ２を持つＳＯＩ１３のアクティブエリア部分が形成される。
【００２３】
この後は，通常のＦｉｎ型トランジスタの形成方法と同様に、ゲート絶縁膜、ゲート電極形成、ソース・ドレイン拡散層、シリサイド形成、コンタクト、配線を形成することで、トランジスタが完成する。
【００２４】
以上のように本実施の形態により、広いソース・ドレイン部分と微細なＦｉｎボディーからなるゲート部分とを持ったトランジスタを備えた半導体装置を形成することができる。いわゆるＦｉｎボディーＭＯＳ−ＦＥＴにおいて、微細なパターンを形成するためにパターントランスファープロセスが用いられるが、この場合、ゲート部分は必要とされる微細なパターンになるものの、広い面積のコンタクトが必要なソース・ドレイン部分なども微細なパターンになってしまうという問題があった。本実施の形態ではこの問題を回避し、必要な箇所のみ微細なパターンを作成することができる。
【００２５】
なお、本発明は上記各実施の形態のみに限定されず、要旨を変更しない範囲で適宜変形して実施できる。例えば、ＳＯＩ基板を使ったトランジスタに限らず、通常のシリコン基板を使ったトランジスタも形成することができる。また、上記実施の形態による微細なパターンの形成方法は、アクティブエリアだけでなくゲートパターンにも適用することができる。この場合はゲート電極の例えば多結晶シリコンの加工に用いることができる。また、上記実施の形態のプロセスを繰り返して複数の微細なパターンを作成することもできる。また、各マスクは単層に限らず、複層であってもよい。
【図面の簡単な説明】
【００２６】
【図１】第１の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。
【図２】第１の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。
【図３】第１の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。
【図４】第１の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。
【図５】第１の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。
【図６】第１の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。
【図７】第１の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。
【図８】第１の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。
【図９】第１の実施の形態に係る半導体装置の製造工程を模式的に示した図１のＡ−Ａ断面図。
【図１０】第１の実施の形態に係る半導体装置の製造工程を模式的に示した図２のＡ−Ａ断面図。
【図１１】第１の実施の形態に係る半導体装置の製造工程を模式的に示した図３のＡ−Ａ断面図。
【図１２】第１の実施の形態に係る半導体装置の製造工程を模式的に示した図４のＡ−Ａ断面図。
【図１３】第１の実施の形態に係る半導体装置の製造工程を模式的に示した図５のＡ−Ａ断面図。
【図１４】第１の実施の形態に係る半導体装置の製造工程を模式的に示した図６のＡ−Ａ断面図。
【図１５】第１の実施の形態に係る半導体装置の製造工程を模式的に示した図７のＡ−Ａ断面図。
【図１６】第１の実施の形態に係る半導体装置の製造工程を模式的に示した図８のＡ−Ａ断面図。
【図１７】第２の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。
【図１８】第２の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。
【図１９】第２の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。
【図２０】第２の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。
【図２１】第２の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。
【図２２】第２の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。
【図２３】第２の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。
【図２４】第２の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。
【図２５】第２の実施の形態に係る半導体装置の製造工程を模式的に示した平面図。
【図２６】第２の実施の形態に係る半導体装置の製造工程を模式的に示した図１７のＡ−Ａ断面図。
【図２７】第２の実施の形態に係る半導体装置の製造工程を模式的に示した図１８のＡ−Ａ断面図。
【図２８】第２の実施の形態に係る半導体装置の製造工程を模式的に示した図１９のＡ−Ａ断面図。
【図２９】第２の実施の形態に係る半導体装置の製造工程を模式的に示した図２０のＡ−Ａ断面図。
【図３０】第２の実施の形態に係る半導体装置の製造工程を模式的に示した図２１のＡ−Ａ断面図。
【図３１】第２の実施の形態に係る半導体装置の製造工程を模式的に示した図２２のＡ−Ａ断面図。
【図３２】第２の実施の形態に係る半導体装置の製造工程を模式的に示した図２３のＡ−Ａ断面図。
【図３３】第２の実施の形態に係る半導体装置の製造工程を模式的に示した図２４のＡ−Ａ断面図。
【図３４】第２の実施の形態に係る半導体装置の製造工程を模式的に示した図２５のＡ−Ａ断面図。
【符号の説明】
【００２７】
１…ＳＯＩ基板  １１…シリコン基板  １２…ＢＯＸ  １３…ＳＯＩ  ２…一次マスク  ３…二次マスク  ４…レジストマスク  ２１…一次マスク  ２２…シリコン酸化膜  ２３…二次マスク  ２４…レジストマスク  
【図１】
2006310594.tif 000003
【図２】
2006310594.tif 000004
【図３】
2006310594.tif 000005
【図４】
2006310594.tif 000006
【図５】
2006310594.tif 000007
【図６】
2006310594.tif 000008
【図７】
2006310594.tif 000009
【図８】
2006310594.tif 000010
【図９】
2006310594.tif 000011
【図１０】
2006310594.tif 000012
【図１１】
2006310594.tif 000013
【図１２】
2006310594.tif 000014
【図１３】
2006310594.tif 000015
【図１４】
2006310594.tif 000016
【図１５】
2006310594.tif 000017
【図１６】
2006310594.tif 000018
【図１７】
2006310594.tif 000019
【図１８】
2006310594.tif 000020
【図１９】
2006310594.tif 000021
【図２０】
2006310594.tif 000022
【図２１】
2006310594.tif 000023
【図２２】
2006310594.tif 000024
【図２３】
2006310594.tif 000025
【図２４】
2006310594.tif 000026
【図２５】
2006310594.tif 000027
【図２６】
2006310594.tif 000028
【図２７】
2006310594.tif 000029
【図２８】
2006310594.tif 000030
【図２９】
2006310594.tif 000031
【図３０】
2006310594.tif 000032
【図３１】
2006310594.tif 000033
【図３２】
2006310594.tif 000034
【図３３】
2006310594.tif 000035
【図３４】
2006310594.tif 000036