(57)【要約】【課題】  狭ギャップ構造を備えた電気機械素子を低コストで製造可能とする製造技術を提供する。【解決手段】  本発明の電気機械素子の製造方法は、基板１１上に犠牲層１２が形成される犠牲層形成工程と、前記犠牲層上に第１導電層１３，１４，１５が形成される第１導電層形成工程と、前記第１導電層の表面にスペーサ層１６が形成されるスペーサ層形成工程と、前記犠牲層上に前記スペーサ層に接する第２導電層１７，１８が形成される第２導電層形成工程と、前記犠牲層の一部及び前記スペーサ層が除去されて前記第１導電層又は前記第２導電層の少なくとも一部１３，１４が前記基板から離間されるリリース工程と、を具備することを特徴とする。【選択図】図１
2006255855.tif 000002
【特許請求の範囲】
【請求項１】
基板上に犠牲層が形成される犠牲層形成工程と、
前記犠牲層上に第１導電層が形成される第１導電層形成工程と、
前記第１導電層の表面にスペーサ層が形成されるスペーサ層形成工程と、
前記犠牲層上に前記スペーサ層に接する第２導電層が形成される第２導電層形成工程と
、
前記犠牲層の一部及び前記スペーサ層が除去されて前記第１導電層又は前記第２導電層
の少なくとも一部が前記基板から離間されるリリース工程と、
を具備することを特徴とする電気機械素子の製造方法。
【請求項２】
前記第１導電層形成工程と前記スペーサ層形成工程との間に、前記第１導電層がパター
ニングされることにより、可動電極部、支持梁部及び被固定部が形成される第１パターニ
ング工程を有することを特徴とする請求項１に記載の電気機械素子の製造方法。
【請求項３】
前記第２導電層形成工程では、前記第２導電層が前記可動電極部の側面上の前記スペー
サ層に接するように形成されることを特徴とする請求項２に記載の電気機械素子の製造方
法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電気機械素子の製造方法に係り、特に、ＭＥＭＳ構造体として構成される微小
な電気機械素子を製造する場合に好適な製造技術に関する。
【背景技術】
【０００２】
一般に、半導体製造技術を利用した微細加工技術で作成された電気機械システムをＭＥ
ＭＳ（微小電気機械システム；Micro Electro Mechanical System）やＮＥＭＳ（ナノ電
気機械システム；Nano Electro Mechanical System）などと呼び、物理センサ、生化学セ
ンサ、バラクタダイオードや共振子といったＲＦ分野の電子素子などの広い分野で使用さ
れている。
【０００３】
ＭＥＭＳの最も典型的な構造の一つは、固定電極と、これと分離された機械的可動部分
とを有し、これらの間の容量変化により機械的可動部分の動作を測定するタイプの横方向
動作の容量素子として知られているものである。この素子における変換機能の感度を増加
させるために、或いは、駆動電圧を低減するために、容量ギャップ（固定電極と機械的可
動部分との間の間隙）を低減することはきわめて重要である。このため、ナノリソグラフ
ィプロセスを用いることにより、１００ｎｍ程度の狭ギャップ構造を形成する幾つかの方
法が提案されている。
【０００４】
狭ギャップ構造を製造するための他の方法としては、犠牲層上に形成した機械的可動部
分の側面上に絶縁材でスペーサ層を形成し、その後、機械的可動部分以外の部分にシード
層を形成してから、このシード層上に金属電極を形成し、最後に、上記犠牲層とともにス
ペーサ層を除去する方法があり、この方法でも１００ｎｍ以下の狭ギャップ構造の製造が
可能となっている（例えば、以下の非特許文献１参照）。
【０００５】
また、基板上に開口を備えた犠牲層を形成し、この犠牲層上に機械的可動部分を構成す
る導電層を成膜することによって犠牲層の開口に整合した支持部を同時に形成してパター
ニングし、その後、上記犠牲層を除去することによって上記支持部に支持された機械的可
動部分を形成する方法が知られている（例えば、以下の非特許文献２参照）。
【非特許文献１】ダブル・ティー・スー、ジェイ・アール・クラーク、及び、シー・ティー・シー・ノイエン  「多層金属電極横電気機械共振子のサブミクロン容量ギャッププロセス」  テクニカルダイジェスト  ＩＥＥＥ国際マイクロエレクトロメカニカルシステムズコンファレンス  インターラーケン  スイス  ２００１年１月２１〜２５日  ３４９〜３５２頁（W.-T. Hsu, J. R. Clark, and C. T.-C. Nguyen, "A sub-micron capacitive gap process for multiple-metal-electrode lateral micromechanical resonators,", Technical Digest, IEEE Int. Micro Electro Mechanical Systems Conf., Interlaken, Switzerland, Jan. 21-25, 2001, pp. 349-352.）
【非特許文献２】ジェイ・ワング、ゼット・レン、及び、シー・ティー・シー・ノイエン  「自己整合型１．１４ＧＨｚ振動半径モードディスク共振子」  技術論文のダイジェスト  第12回ソリッドステイトセンサーズアンドアクチュエータズ国際会議（トランスデューサーズ０３）  ボストン  マサチューセッツ  ２００３年６月８〜１２日  ９４７〜９５０頁（J. Wang, Z. Ren, and C. T.-C. Nguyen, "Self-aligned 1.14-GHz vibrating radial-mode disk resonators," Dig. of Tech. Papers, the 12th Int. Conf. on Solid-State Sensors & Actuators (Transducers'03), Boston, Massachussets, June 8-12, 2003, pp. 947-950.）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前述のナノリソグラフィプロセスを用いた方法では、ナノリソグラフィ
プロセスのコストが高く、バッチ処理が困難であるなど、製造コストの低減が難しいとい
う問題点がある。
【０００７】
一方、上記のスペーサ層を用いた方法では、ナノリソグラフィプロセスは用いないもの
の、製造工程数が多く、複雑なプロセスフローを有するため、上記と同様に製造コストの
低減が困難であるという問題点がある。また、この方法では、シード層の形成やパターニ
ング、シード層上の金属層の析出プロセスが必要であるなど特殊な処理工程を用いるため
、通常の半導体製造プロセス（例えば、ＣＭＯＳプロセス）に適合させることができず、
ＭＥＭＳ構造体と集積回路のモノリシックな一体化を実現することが難しいという問題点
もある。
【０００８】
そこで、本発明は上記問題点を解決するものであり、その課題は、狭ギャップ構造を備
えた電気機械素子を低コストで製造可能とする製造技術を提供することにある。
【課題を解決するための手段】
【０００９】
斯かる実情に鑑み、本発明の電気機械素子の製造方法は、基板上に犠牲層が形成される
犠牲層形成工程と、前記犠牲層上に第１導電層が形成される第１導電層形成工程と、前記
第１導電層の表面にスペーサ層が形成されるスペーサ層形成工程と、前記犠牲層上に前記
スペーサ層に接する第２導電層が形成される第２導電層形成工程と、前記犠牲層の一部及
び前記スペーサ層が除去されて前記第１導電層又は前記第２導電層の少なくとも一部が前
記基板から離間されるリリース工程と、を具備することを特徴とする。
【００１０】
この発明によれば、犠牲層上に第１導電層、スペーサ層、第２導電層を順次に形成し、
その後、犠牲層の一部とスペーサ層を除去するだけで狭ギャップの素子構造を構成するこ
とができるため、高性能な電気機械素子を低コストで製造できる。特に、ＣＭＯＳプロセ
スなどの半導体製造プロセスで用いる工程以外に特殊な工程を設ける必要がないので、汎
用設備で製造することができるため、製造設備を新設する必要がない。また、半導体製造
プロセスを利用することにより電気機械素子と半導体集積回路との一体化も容易である。
【００１１】
本発明において、前記第１導電層形成工程と前記スペーサ層形成工程との間に、前記第
１導電層がパターニングされることにより、可動電極部、支持梁部及び被固定部が形成さ
れる第１パターニング工程を有することが好ましい。
【００１２】
本発明において、前記第２導電層形成工程では、前記第２導電層が前記可動電極部の側
面上の前記スペーサ層に接するように形成されることが好ましい。
【発明を実施するための最良の形態】
【００１３】
次に、添付図面を参照して本発明の実施形態について詳細に説明する。図１乃至図４は
、本実施形態の電気機械素子の製造方法の各工程を説明するための模式的な概略断面図（
ａ）及び模式的な概略斜視図（ｂ）である。
【００１４】
本実施形態では、図１に示すように、単結晶シリコン基板等の半導体基板などで構成さ
れる基板１１を容易する。この基板１１は通常、厚さ１０〜１０００μｍ程度である。次
に、この基板１１上に犠牲層１２を形成する（犠牲層形成工程）。この犠牲層１２は通常
酸化シリコン（ＳｉＯ２）で構成される。この場合、犠牲層１２は熱酸化法によって成長
されたものでもよく、或いは、ＣＶＤ法などによって成膜されたものであってもよい。犠
牲層１２の厚さは通常０．１〜１００μｍ程度とする。
【００１５】
次に、上記犠牲層１２上に１層目の第１導体層を形成する（第１導電層形成工程）。こ
の第１導体層の厚さは通常０．００１〜１００μｍ程度である。その後、この第１導体層
に通常のフォトリソグラフィプロセス等によるパターニング処理を施し、可動電極部１３
、支持梁部１４及び被固定部１５を形成する（第１パターニング工程）。この第１導体層
としては多結晶シリコン層であることが好ましく、ＣＶＤ法やスパッタリング法などによ
り成膜することで容易に形成できる。図示例の場合、可動電極部１３は円盤状に構成され
、二つの支持梁部１４が可動電極部１３の外周両側に接続される。また、これらの支持梁
部１４はいずれも可動電極１３に接続された端部とは反対側の端部が被固定部１５に接続
される。
【００１６】
上記の多結晶シリコン層としては、導電性を付与するためにドーピングされたものを用
いる。特に、良好なオーミック性を得るために高い不純物濃度とすることが好ましい。ま
た、単結晶シリコンを用いる場合には、ＳＯＩ（Semiconductor On Insulator）基板を用
いてパターニングすることによって上記の可動電極部１３、支持梁部１４及び被固定部１
５を形成する。この場合でも、表面の単結晶シリコン層は高い不純物濃度を有するものと
する。
【００１７】
上記の可動電極部１３、支持梁部１４及び被固定部１５のパターニングは、適合可能な
あらゆるパターニング方法、例えば、紫外線露光法、電子線露光法、ＮＩＬ（ナノ・イン
プリント・リソグラフィ）法などを用いた各種のリソグラフィプロセスを用いることがで
きる。特に、可動電極部１３の外周部の側面は、横方向の機械的特性を良好にするために
極力垂直に形成する必要がある。このためには、異方性ドライエッチング技術を用いるこ
とが好ましい。この異方性ドライエッチングは、特に多結晶シリコンや面方位（１００）
の単結晶シリコンに対して効果的である。また、面方位（１１０）の単結晶シリコンであ
れば、ＫＯＨ（水酸化カリウム）やＴＭＡＨ（テトラメチルアンモニウム）の水溶液など
をエッチング液として用いた化学的ウエットエッチングを用いることもできる。
【００１８】
次に、図２に示すように、上記の可動電極部１３、支持梁部１４及び被固定部１５の表
面に誘電体のスペーサ層１６を形成する（スペーサ層形成工程）。このスペーサ層１６は
、通常、酸化シリコンで形成されるが、これに限られるものではなく、可動電極部１３を
残して選択的に除去できる素材で構成されていればよい。ただし、スペーサ層１６を上記
犠牲層１２と同材質若しくは同時に除去可能な材料で構成すれば、後述する犠牲層除去工
程においてスペーサ層１６と犠牲層１２を同時に除去することが可能になる。
【００１９】
ここで、スペーサ層１６が酸化シリコンで形成されるとした場合、熱酸化法やＣＶＤ法
など一般的なプロセスで形成できる。このスペーサ層１６の形成において重要な点は、上
記の可動電極部１３に対して良好なステップカバレッジ（段差被覆性）を有していること
である。ただし、この段差被覆性は、平坦部と段差部の膜厚の差が小さいことを言うので
はなく、段差部である可動電極部１３の側面上に均一な厚さで形成できること、及び、そ
の厚さの再現性が高いことを言う。スペーサ層１６の厚さは特に限定されないが、本実施
形態の利点を有効に発揮するには、厚さが１μｍ未満であることが好ましく、特に、１０
０ｎｍ以下であることが望ましい。
【００２０】
なお、スペーサ層１６は可動電極部１３だけでなく、支持梁部１４及び被固定部１５上
に残してもよく、また、犠牲層１２上に残存するようにしてもよい。
【００２１】
次に、上記構造の上に、第２層目の第２導体層を形成する（第２導電層形成工程）。こ
の第２導体層もまた、上記の第１層目の第１導体層と同様に、ドーピングされた多結晶シ
リコンで形成できる。また、Ａｌ，Ａｕなどの金属を用いることも可能である。ただし、
この第２導体層の材質は、上記犠牲層１２やスペーサ層１６の除去工程において除去され
ない材質（選択性を有する材質）である必要がある。この導体層の厚さは通常０．００１
〜１００μｍ程度である。
【００２２】
上記第２導体層は、犠牲層１２上、或いは、スペーサ層１６上に直接形成されることが
好ましい。これによって工程数を低減することができ、また、通常の半導体製造プロセス
で容易に製造することができる。
【００２３】
また、第２導体層は通常のフォトリソグラフィ法等によってパターニングされ、図３に
示す固定電極１７，１８が形成される（第２パターニング工程）。これらの固定電極１７
，１８は、可動電極部１３の側面上に形成されたスペーサ層１６に接した部分を残すパタ
ーンにて形成される。
【００２４】
最後に、上記犠牲層１２の一部及びスペーサ層１６を除去し、これによって、図４に示
すように、可動電極部１３及び支持梁部１４を基板１１の表面から離間させる（リリース
工程）。ここで、犠牲層１２は、上記可動電極部１３及び支持梁部１４を基板１１の表面
から離間させることのできる範囲で除去されればよい。例えば、図示例の場合には、被固
定部１５及び固定電極１７，１８がパターニングマスクとして用い、フッ化水素酸をベー
スとするエッチング液などでウエットエッチングを行うことによって、可動電極部１３及
び支持梁部１４の下方の犠牲層１２が除去された様子を示してある。この場合、被固定部
１５及び固定電極１７，１８の下層に配置された犠牲層１２の部分は残存している。
【００２５】
なお、犠牲層１２のうちの必要部分及びスペーサ層１６を除去するために必要な開口部
を備えたパターニングマスク（レジスト）を形成し、当該開口部を通してウエットエッチ
ングを行うことにより、誘電体スペーサ層１６と、犠牲層１２のうちの少なくとも可動電
極部１３及び支持梁部１４の下方に形成されていた部分を除去するようにしてもよい。こ
の方法では、可動電極部１３及び支持梁部１４の下方の犠牲層１２の部分を確実に除去す
ると同時に、被固定部１５及び固定電極１７，１８の下方にある犠牲層１２の部分を確実
に残存させることができる。
【００２６】
その後、純粋等で洗浄を行い、乾燥させる。このとき、上記可動電極部１３及び支持梁
部１４が基板１１上に付着してしまうといった不具合を防止するために、上記のウエット
エッチングの代わりにガスエッチングを用いてもよく、或いは、上記付着を防止するため
に基板１１の表面に樹脂膜等の表面コーティングを施すようにしてもよい。
【００２７】
本実施形態の製造方法の重要な観点は、可動電極部１３と固定電極１７，１８との間の
ギャップがスペーサ層１６によって形成されることである。ここでスペーサ層１６が酸化
シリコンで形成される場合、そのギャップは、一般的な熱酸化法やＣＶＤ法などの成膜プ
ロセスなどで極めて正確に制御することができるため、１００ｎｍ以下の狭ギャップを容
易に実現できる。
【００２８】
尚、本発明の電気機械素子の製造方法は、上述の図示例にのみ限定されるものではなく
、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【００２９】
例えば、上記実施形態では、最初に形成した第１導電層で可動電極部１３を形成し、こ
の可動電極部１３を基板１１から離間させているが、上記実施形態の最終のリリース工程
において、最初に形成した第１導電層の部分下の犠牲層１２を残して第１導電層を固定電
極とし、２番目の第２導電層の部分下の犠牲層１２を除去して第２導電層を可動電極とし
ても構わない。
【００３０】
また、上記実施形態では、機械的可動部分として可動電極部１３の外周部を複数の支持
梁部１４が支持する構造を備えているが、本発明はこれに限定されるものではなく、支持
梁部１４及び被固定部１５を形成せず、可動電極部１３の中心部に支持柱が構成されてな
る構造を有するものであってもよい。この場合には、可動電極部１３の下方の犠牲層１２
のエッチング時間をコントロールすることによって可動電極部１３の中央部下に犠牲層１
２の一部を残存させ、この残存した犠牲層１２の一部を上記支持柱とすることも可能であ
る。
【００３１】
さらに、上記実施形態では、横方向のギャップを形成する方法について述べたが、縦方
向のギャップを形成する場合でも平面上に形成されたスペーサ層を用いることで容易に本
実施形態を適用できる。この場合には、可動電極と固定電極とが縦方向に対向する縦型の
電気機械素子を形成することができる。
【図面の簡単な説明】
【００３２】
【図１】実施形態の製造方法の第１の状態を模式的に示す概略縦断面図（ａ）及び概略斜視図（ｂ）。
【図２】実施形態の製造方法の第２の状態を模式的に示す概略縦断面図（ａ）及び概略斜視図（ｂ）。
【図３】実施形態の製造方法の第３の状態を模式的に示す概略縦断面図（ａ）及び概略斜視図（ｂ）。
【図４】実施形態の製造方法の第４の状態を模式的に示す概略縦断面図（ａ）及び概略斜視図（ｂ）。
【符号の説明】
【００３３】
１１…基板、１２…犠牲層、１３…可動電極部、１４…支持梁部、１５…被固定部、１６
…スペーサ層、１７，１８…固定電極
【図１】
2006255855.tif 000003
【図２】
2006255855.tif 000004
【図３】
2006255855.tif 000005
【図４】
2006255855.tif 000006