(57)【要約】      （修正有）【課題】  低電圧レベルの信号を高電圧レベルの信号に変換しなくてはならない場合でも問題なく信号電圧レベルの変換を可能とする。【解決手段】  基準電圧との電圧値の差が大きい第１電源電圧で動作する第１電源電圧ＶｃｃＡ系の第１の半導体装置１０と、基準電圧との電圧値の差が前記第１の電源電圧における電圧値の差よりも小さい第２電源電圧で動作する第２電源電圧ＶｃｃＢ系の第２の半導体装置１５との間に接続され、第１入出力端子１と第２入出力端子２との間に、第１の電源電圧ＶｃｃＡの制御信号により駆動されるゲートを有する第１のトランジスタ５と、第２の電源電圧ＶｃｃＢの制御信号により駆動されるゲートを有する第２のトランジスタ７と、を備えると共に、第２のトランジスタ７のしきい値電圧の絶対値は第１のトランジスタ５のしきい値電圧の絶対値よりも小さい。【選択図】  図１
2006301840.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧との電圧値の差が大きい第１電源電圧で動作する第１電源電圧系の第１の半導体装置と、前記基準電圧との電圧値の差が前記第１の電源電圧における電圧値の差よりも小さい第２電源電圧で動作する第２電源電圧系の第２の半導体装置との間に接続されると共に、前記第１の電源電圧を入出力する第１入出力端子と、前記第２の電源電圧を入出力する第２入出力端子と、制御電圧が入力される制御端子と、を有するバススイッチであって、
前記第１入出力端子と前記第２入出力端子との間に、前記第１の電源電圧の制御信号により駆動されるゲートを有する第１のトランジスタと、前記第２の電源電圧の制御信号により駆動されるゲートを有する第２のトランジスタと、を備えると共に、前記第２のトランジスタのしきい値電圧の絶対値は前記第１のトランジスタのしきい値電圧の絶対値よりも小さいことを特徴とする信号レベル変換バススイッチ。
【請求項２】
前記第１入出力端子により入出力される前記第１の電源電圧は前記基準電圧より高く、第２入出力端子により入出力される前記第２の電源電圧は前記基準電圧および前記第１の基準電圧の間の電圧値を有し、前記第１のトランジスタは前記第１の電源電圧の信号により駆動されるゲートを有する第１のＮチャネルトランジスタであり、前記第２のトランジスタは前記第２の電源電圧の信号により駆動されるゲートを有する第２のＮチャネルトランジスタであり、前記第２のＮチャネルトランジスタのしきい値電圧は前記第１のＮチャネルトランジスタのしきい値電圧よりも低いことを特徴とする請求項１に記載の信号レベル変換バススイッチ。
【請求項３】
前記第２のＮチャネルトランジスタは、ＩタイプのＮチャネルトランジスタあることを特徴とする請求項２に記載の信号レベル変換バススイッチ。
【請求項４】
前記第１入出力端子により入出力される前記第１の電源電圧は前記基準電圧より低く、第２入出力端子により入出力される前記第２の電源電圧は前記基準電圧および前記第１の基準電圧の間の電圧値を有し、前記第１のトランジスタは前記第１の電源電圧の信号により駆動されるゲートを有する第１のＰチャネルトランジスタであり、前記第２のトランジスタは前記第２の電源電圧の信号により駆動されるゲートを有する第２のＰチャネルトランジスタであり、前記第２のＰチャネルトランジスタのしきい値電圧は前記第１のＰチャネルトランジスタのしきい値電圧よりも高いことを特徴とする請求項１に記載の信号レベル変換バススイッチ。
【請求項５】
前記第２のＰチャネルトランジスタは、ＩタイプのＰチャネルトランジスタであることを特徴とする請求項４に記載の信号レベル変換バススイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号レベル変換バススイッチに係り、特に、異なる２つの信号レベルで駆動されるシステムにおいて高い信号レベルから低い信号レベルへと効率的にレベル変換する信号レベル変換バススイッチに関する。
【背景技術】
【０００２】
近年、ＣＰＵ（Central Processing Unit―中央処理装置―）やＡＳＩＣ（Application Specified Integrated Circuit―特定用途向け集積化回路―）などの電源電圧は、使用プロセスの変遷や低消費電力化のために低電圧化が進んでいる。一方、従来から使用されているシステムやアナログ信号を取り扱うシステムにおいては、低電圧化がなかなか進まないのが現状であり、ＣＰＵやＡＳＩＣの入力信号として直接入力できない場合がある。したがって、異なる電源レベルで動作するシステム間を取り持つ信号レベル変換素子が必要となってきている。
【０００３】
異なる電源により駆動されるシステムの例としては、５Ｖ系の電源電圧から、３．３Ｖ系、２．５Ｖ系、１．７Ｖ系、…、等の電源電圧への変換が挙げられる。５Ｖ系の電源電圧は、上記従来から使用のシステムやアナログ系システムに多く見られ、これに対して新たに適用されるＣＰＵやＡＳＩＣは、３．３Ｖ系の電源電圧であることが多くなってきている。この場合、５Ｖ系システムから信号レベル変換素子を介して３．３Ｖ系システムのＣＰＵへと信号が入力されたり、５Ｖ系のアナログシステムから信号レベル変換素子を介して３．３Ｖ系システムのＡＳＩＣへと信号が入力されたりしている。
【０００４】
また、ＣＰＵ等の使用電圧の低下に伴って、５Ｖから２．５Ｖへの信号レベルの変換や３．３Ｖから２．５Ｖへの信号レベルの変換を必要とするシステムも漸次増加して来ている。この場合も、信号レベル変換バススイッチなどの信号レベル変換素子を３．３Ｖ系システムと２．５Ｖ系システムの間に介挿して、電源電圧レベルを変換した信号を一方のシステムから他方のシステム側に供給している。
【０００５】
具体的な信号レベル変換素子の例としては、例えば５Ｖ系システムからの５Ｖの信号が入出力されるＩ／Ｏ端子と、３．３Ｖ系システムへの３．３Ｖの信号が出入力されるＯ／Ｉ端子とのそれぞれに、しきい値電圧Ｖthが０Ｖよりも大きい（すなわち、Ｖth＞０）エンハンスメントタイプ（以下、Ｅ―Enhancement―タイプ）のＮチャネルトランジスタのソースおよびドレインを接続して、５Ｖ系の制御信号が入力されている制御端子ＯＥ＊から入力された制御信号は、インバータを介してＥタイプＮチャネルトランジスタのゲートへ供給されている。このような構成を有する信号レベル変換バススイッチにおいては、Ｉ／Ｏ端子側にＶｃｃＡ＝５Ｖ系のシステム、Ｏ／Ｉ端子側にＶｃｃＢ＝３．３Ｖ系のシステムが接続され、その間のＮチャネルＥタイプトランジスタのスイッチ１つで接続と切り離しを制御する回路となっている。この回路は、ＯＥ＊＝ＨレベルのときにＩ／Ｏ端子とＯ／Ｉ端子間を切り離してＯＥ＊＝ＬレベルのときにＩ／Ｏ端子とＯ／Ｉ端子間を接続する。
【０００６】
ここで、ＶｃｃＡ＝５ＶでＯＥ＊＝Ｌの場合には、Ｎチャネルトランジスタのゲートには５Ｖの電圧が印加されて、このＮチャネルトランジスタはオンしている。Ｉ／Ｏ端子がＬ（すなわち、０Ｖ）の場合、Ｎチャネルトランジスタはオンしているので、Ｏ／Ｉ端子にはＬ（＝０Ｖ）が出力されているため問題はない。次にＩ／Ｏ端子にＨ（５Ｖ）の信号が入力されたときには、Ｎチャネルトランジスタのしきい値電圧を１Ｖとすると、Ｏ／Ｉ端子には入力信号の５Ｖからしきい値電圧１Ｖ分だけ低い電圧（５Ｖ−１Ｖ＝４Ｖ）が出力されることになる。このしきい値電圧を例えば１．７Ｖ程度にするとＯ／Ｉ端子に出力される電圧は、５Ｖ−１．７Ｖ＝３．３Ｖとなり、３．３Ｖ系の素子でも無理なく受け入れることができる電圧となるためレベル変換が可能となる。
【０００７】
このレベル変換をＶｃｃＡの電圧値ＶＩ／ＯとＶｃｃＢの電圧値ＶＯ／Ｉとの関係から見ると、Ｏ／Ｉ端子に出力される電圧ＶＯ／Ｉは、“ＶｃｃＡ−ＶthN”まではＩ／Ｏ端子に入力された電圧ＶＩ／Ｏに比例し、電圧ＶＩ／Ｏが“ＶｃｃＡ−ＶthN”以上となると、Ｏ／Ｉ端子に出力される電圧ＶＯ／Ｉは、“ＶＯ／Ｉ＝ＶｃｃＡ−ＶthN”でクランプされるような特性となっている（波形は後述の図３参照）。
【０００８】
しかしながら、このような回路においては、高い方の電圧ＶｃｃＡからＮチャネルトランジスタにおけるしきい値電圧ＶthNだけ下がった電圧が出力されてしまうために、５Ｖから２．５Ｖへのレベル変換などに用いようとすると、“５Ｖ−１．７Ｖ＝３．３Ｖ”となり、所望の２．５Ｖよりもかなり高い電圧が出力されてしまうために、２．５Ｖで動作する素子に対してダメージを与えてしまう可能性があった。この場合、制御信号を入力するＯＥ＊端子に入力する信号の電圧をＶｃｃＢ系の３．３Ｖにして、Ｎチャネルトランジスタのゲートに印加される電圧をＶｃｃＢ系として駆動する回路も考えられるが、この場合、Ｏ／Ｉ端子側に出力される電圧が“ＶｃｃＢ−ＶthN”となり、ＶｃｃＢ系の電圧が３．３Ｖであるときには“３．３Ｖ−１．７Ｖ＝１．６Ｖ”となってしまい、Ｏ／Ｉ端子に接続される次段の素子が例えばインバータなどの場合、“Ｈ”レベルとして認識することができるレベル（およそＶｃｃＢ×０．７＝２．３１Ｖ）を下回ってしまうために正常な動作を期待することができなくなってしまっていた。
【０００９】
なお、上述した従来例では、レベル変換はＮチャネルトランジスタを用いて行なっていたが、レベル変換を行なう手段として論理回路を用いることもできる。この場合、基準電圧よりも高い第１の電源電圧ＶｃｃＡが入出力される端子Ａと、基準電圧と第１の電源電圧ＶｃｃＡとの間の第２の電源電圧ＶｃｃＢが出入力される端子Ｂとの間に、ＶｃｃＡ系のインバータとＶｃｃＢ系のインバータとを複数段に設け、後段のインバータと端子Ｂとの間に並列にＮＡＮＤ回路とＮＯＲ回路を設け、ＮＡＮＤ回路の出力をゲートに入力するＰチャネルトランジスタと、ＮＯＲ回路の出力をゲートに入力するＮチャネルトランジスタのドレイン・ソース間の接続点を端子Ｂに接続した構成などが考えられる。
【００１０】
このような構成においても、スイッチの場合と同様に、ＯＥ＊＝Ｈのときに端子Ａ，Ｂ間を切り離し、ＯＥ＊＝Ｌのときに端子Ａ，Ｂ間に信号を伝達している。このような構成によれば、端子Ｂ側はＶｃｃＢにより駆動されるために出力電圧がばらついたりすることなく動作するが、回路の構成が複雑となり、チップサイズが大きくなってしまうという問題があった。
【００１１】
上述したように、近年の信号レベル変換技術分野における要請により、取り扱うべき信号レベルが高電圧レベル（例えば５Ｖ）、中電圧レベル（例えば３．３Ｖ）、低電圧レベル（例えば２．５Ｖ）の少なくとも３段階ある場合に、レベル変換スイッチのしきい値の設定の仕方との関連から以下のような問題が生じてくることになる。
【００１２】
すなわち、従来の信号レベル変換素子によれば、変換用スイッチの制御信号の電圧レベルが高電圧レベルから低電圧レベルへと変換する場合のように変換すべき信号の電圧レベルの差異が高または低電圧レベルと中電圧レベルとの差よりも大きい場合にも適用することができるようにするためには、変換スイッチのしきい値電圧を高めに設定しておく必要がある。
【００１３】
しかし、このように変換するスイッチのしきい値電圧を中電圧レベルの半分程度の高めに設定した場合でも、上記高電圧レベルから低電圧レベルにまで充分に電圧レベルを下げることができないため完全な電圧レベル変換をすることができず、低電圧レベルで動作する素子に対して本来供給したい電圧レベルよりも高い電圧レベルの信号が供給されてしまうことにより、低電圧レベルで動作する素子に対してダメージを与えてしまうという問題がある。
【００１４】
また、上記の問題を避けるためにレベル変換スイッチの制御信号の電圧レベルを中電圧レベルに変更した場合、このレベル変換スイッチのしきい値電圧を上記中電圧レベルの半分程度の高めのしきい値電圧にすると、低電圧レベルに変換されて出力端子から出力される信号レベルが出力端子の次段に接続された素子が“Ｈ”レベルと判断できるレベル（中電圧レベルの０．７倍程度）よりも低い値となってしまい、出力端子の次段に設けられた素子が正常な動作をすることができなくなってしまうという問題がある。
【００１５】
なお、２つの電源電圧間でレベル変換する先行技術としては、特許文献１ないし特許文献３に記載された技術がある。
【特許文献１】米国特許第４，９８８，８９４号公報
【特許文献２】米国特許第５，４４２，３０７号公報
【特許文献３】米国特許第５，９２９，６８８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
第１入出力端子に第１の電源電圧（例えば±５Ｖ）の信号が入力され第２の電源電圧の信号が出力される場合に、第２の電源電圧が中電圧レベル（例えば±３．３Ｖ）であっても、これよりも基準電圧との差の絶対値が低い低電圧レベル（例えば±２．５Ｖ）であっても、所望の電圧レベルの信号へ変換可能な信号レベル変換バススイッチを提供することを目的とする。
【課題を解決するための手段】
【００１７】
本願一態様の信号レベル変換バススイッチは、基準電圧との電圧値の差が大きい第１電源電圧で動作する第１電源電圧系の第１の半導体装置と、前記基準電圧との電圧値の差が前記第１の電源電圧における電圧値の差よりも小さい第２電源電圧で動作する第２電源電圧系の第２の半導体装置との間に接続されると共に、前記第１の電源電圧を入出力する第１入出力端子と、前記第２の電源電圧を入出力する第２入出力端子と、制御電圧が入力される制御端子とを有するバススイッチであって、前記第１入出力端子と前記第２入出力端子との間に、前記第１の電源電圧の制御信号により駆動されるゲートを有する第１のトランジスタと、前記第２の電源電圧の制御信号により駆動されるゲートを有する第２のトランジスタと、を備えると共に、前記第２のトランジスタのしきい値電圧の絶対値は前記第１のトランジスタのしきい値電圧の絶対値よりも小さいことを特徴とする。
【発明の効果】
【００１８】
第１入出力端子に第１電源電圧（例えば±５Ｖ）の信号が入力され、第２電源電圧の信号が出力される場合に、第２電源電圧が、中電圧レベル（例えば±３．３Ｖ）であっても、これより基準電圧との差の絶対値が低い低電圧レベル（例えば±２．５Ｖ）であっても、所望の電圧レベルの信号へ変換することが可能となる。
【発明を実施するための最良の形態】
【００１９】
以下、添付図面を参照しながら本発明に係る信号レベル変換バススイッチの実施形態について詳細に説明する。
【００２０】
第１実施形態
第１実施形態に係る信号レベル変換バススイッチは、図１に示すように、基準電圧との電圧値の差が大きい第１電源電圧ＶｃｃＡで動作する第１電源電圧系の第１の半導体装置（ＶｃｃＡ系半導体装置）１０と、基準電圧との電圧値の差が前記第１の電源電圧ＶｃｃＡにおける電圧値の差よりも小さい第２電源電圧ＶｃｃＢで動作する第２電源電圧系の第２の半導体装置（ＶｃｃＢ系半導体装置）１５との間に接続されると共に、第１の電源電圧を入出力する第１入出力端子１と、第２の電源電圧を入出力する第２入出力端子２と、制御電圧ＯＥ＊が入力される制御端子３とを有するバススイッチ９により構成される。
【００２１】
バススイッチ９は、入出力端子１と、入出力端子２と、制御端子３とを有する論理回路を構成しており、第１入出力端子１と第２入出力端子２との間には第１の電源電圧ＶｃｃＡの制御信号により駆動されるゲートを有する第１のトランジスタ５と、前記第２の電源電圧ＶｃｃＢの制御信号により駆動されるゲートを有する第２のトランジスタ６と、が設けられている。第２のトランジスタ６のしきい値電圧の絶対値は前記第１のトランジスタのしきい値電圧の絶対値よりも小さくなるように設定されている。
【００２２】
ＶｃｃＡ系半導体装置１０は、所望の論理動作を行なう主要回路（図示せず）に接続されたＶｃｃＡ系のインバータ１１とバススイッチ９の入出力端子１との間に設けられた出入力端子１２を備え、ＶｃｃＢ系半導体装置１５はバススイッチ９の出入力端子２に接続された入出力端子１６と所望の論理動作を行なう主要回路（図示せず）との間に設けられたＶｃｃＢ系のインバータ１７とを備えている。
【００２３】
第１および第２のトランジスタはＭＯＳ（Metal Oxide Semiconductor）トランジスタにより構成されており、導電型はＮチャネルＭＯＳおよびＰチャネルＭＯＳの何れであっても良いが、Ｎチャネルトランジスタにより構成した場合には第２のトランジスタ６のしきい値電圧の方が第１のトランジスタ５のしきい値電圧よりも小さく設定され、最も望ましいのは、第１のトランジスタ５はゲートに供給される制御電圧が例えば５ＶのＥタイプのトランジスタであり、第２のトランジスタ６はゲート電位が３．３Ｖでしきい値電圧が０ＶのＩタイプのトランジスタである。
【００２４】
従来のバススイッチにおいては、トランジスタのしきい値電圧に多少のバラツキ（±０．２Ｖ程度）があるため、しきい値に例えば−０．２Ｖのバラツキがある場合、トランジスタのゲート電位が“Ｌ”レベルとなってしまい、オフにするべきときでも、しきい値電圧が−０．２Ｖであるために浅くオンしてしまい、出力端子側から入力端子側へと漏れ電流が流れてしまうことがあった。このバラツキ（例えば±０．２Ｖ）を考慮して、Ｉタイプのトランジスタのしきい値電圧を０．２Ｖとした場合、＋０．４Ｖまでしきい値電圧が振れてしまうことになり、出入力端子側の出入力電圧が低電圧レベル（例えば２．５Ｖ）の信号の場合には、Ｅタイプトランジスタにおいて、出力端子の次段の素子が“Ｈ”レベルと判断できる程度の電圧レベルを維持できない事態を生じていた。
【００２５】
本実施形態は従来のバススイッチに鑑みてなされたものであり、近年、頻用されるようになってきている低電圧レベルの信号を入出力して高電圧レベルの信号に変換しなくてはならない場合でも問題なく信号電圧レベルの変換を行なうことができる信号レベル変換バススイッチを提供することができる。
【００２６】
また、Ｉ／Ｏ端子とＯ／Ｉ端子との間にソース・ドレインが接続されるＮチャネルトランジスタとして上述したようなしきい値電圧が０Ｖ以上のＥタイプのトランジスタではなくて、しきい値電圧が０Ｖであるイントリンシックタイプ（以下、Ｉ―Intrinsic―タイプ）のＮチャネルトランジスタを適用する場合について考える。このトランジスタが設けられた回路においては、ＩタイプＮチャネルトランジスタのゲートはＯ／Ｉ端子に入力されるＶｃｃＢにより駆動される。
【００２７】
ここで、ＶｃｃＢ＝３．３ＶでＯＥ＊端子が“Ｌ”の場合、Ｎチャンネルトランジスタのゲートには３．３Ｖの電圧が印加されており、ＮチャネルＩタイプトランジスタはオン状態となっている。
【００２８】
Ｉ／Ｏ端子に５Ｖの信号が入力された場合について考えると、ＮチャネルＩタイプトランジスタのしきい値電圧は略々０Ｖであり、ゲートソース間電圧Ｖgs（この場合、ＶgsはＩタイプトランジスタのゲートとＯ／Ｉ端子との間の電圧）が０Ｖになるとオフすることから、Ｏ／Ｉ端子に出力される電位はＩタイプトランジスタのゲート電圧を超えることができず、Ｉタイプトランジスタのゲートと同じ電位（＝３．３Ｖ）までしか上がらないことになる。これにより、５Ｖ信号から３．３Ｖ信号への変換が可能となる。この場合、Ｏ／Ｉ端子に出力される電圧はＯ／Ｉ端子側のＶｃｃＢ系の制御電圧（すなわちＩタイプトランジスタのゲート電圧）までは、Ｉ／Ｏ端子に入力された電圧に比例した電圧が出力され、ＶｃｃＢ系の制御電値圧以上となるとこの電圧値でクランプされる。
【００２９】
Ｉ／Ｏ端子に“Ｌ（＝０Ｖ）”が入力された場合、ゲート電位が３．３Ｖであるので、“Ｌ”を通過させることが可能である。しかしながら、トランジスタのしきい値電圧Ｖth  には、およそ±０．２Ｖ程度のバラツキがあるため、例えば、−０．２Ｖのバラツキを有するしきい値電圧Ｖthである場合には、ゲート電位が“Ｌ”となってオフして欲しいときでもしきい値電圧Ｖthが−０．２Ｖであるために浅くオンしてしまい、Ｏ／Ｉ端子からＩ／Ｏ端子側に漏れ電流が流れてしまうという問題があった。
【００３０】
このバラツキを考慮してＩタイプトランジスタのしきい値Ｖthを０．２Ｖ±０．２Ｖとした場合、＋０．４Ｖまでしきい値電圧Ｖthが振れてしまうことがあり、ＶｃｃＢが低い場合には上述した状況と同様の現象を引き起こしてしまう可能性があった。
【００３１】
上記の問題に対応するために発想を完全に転換して、制御信号を上記中電圧レベル程度に設定すると共にレベル変換スイッチに適用する素子をしきい値電圧が略々０ＶのＩタイプのＮチャネルトランジスタに変更することも考えられる。このＩタイプのトランジスタは、高電圧レベルから中電圧レベルへのレベル変換については出力信号の電圧レベルが中電圧レベルでクランプされるために、入力端子へ供給された信号が“Ｈ”レベルである場合には、同じ電圧レベルの信号を出力することができ、また、入力端子に“Ｌ”レベルの信号が入力された場合でも、Ｉタイプトランジスタのゲート電位が中電圧レベルであるために、理論上は“Ｌ”レベルの信号を通過させることが可能である。
【００３２】
上述したように、基本構成に対応する第１実施形態においては、第２のトランジスタ７を必ずＩタイプのトランジスタにより構成しなければならないわけではなく、トランジスタ７のしきい値電圧の絶対値が第１のトランジスタ５のしきい値の絶対値よりも小さくすることができれば、第２のトランジスタ７をＥタイプのトランジスタにより構成することも可能である。要は、第２のトランジスタが如何なるタイプのものであるかではなく、第１のトランジスタのしきい値の絶対値と第２のトランジスタのしきい値の絶対値との設定を上述した従来の問題を克服できる関係にすることである。
【００３３】
また、上記基本構成によれば、複雑な構成を有する論理回路を用いて信号レベルの変換を行なう回路構成に比べると、チップサイズを縮小させて効率的な信号レベル変換を行なうことが可能となる。なお、信号レベル変換素子として１つのトランジスタを用いている構成に比べると、チップサイズを従来よりも小さくすることは難しいが、Ｅタイプのトランジスタのゲートに並列にＩタイプのゲートを設けるだけで済むので、面積比で従来のトランジスタの倍まで面積を占めることはなく、並列にゲートを形成する分だけの面積の増加により、優れた信号レベルの変換を行なうことができる。
【００３４】
なお、第１および第２のトランジスタ５，６がＰチャネルトランジスタである場合には第２のトランジスタ６のしきい値電圧が第１のトランジスタのしきい値電圧よりも大きくなるように設定され、最も望ましいのは第１のトランジスタ５はゲートに供給される制御電圧が例えば−５ＶのＥタイプのトランジスタであり、第２のトランジスタ６はゲート電位が０ＶのＩタイプのトランジスタであることが望ましいが、ゲート電圧しきい値を可及的に小さく設定し、第２のトランジスタ６をＩタイプ以外のトランジスタにより構成するようにしても良い。より具体的かつ詳細な構成については、第２実施形態ないし第５実施形態で説明する。
【００３５】
第２実施形態
図２に示す第２実施形態に係る信号レベル変換バススイッチは、図１に示した第１実施形態の第１のトランジスタ５がＥタイプＮチャネルＭＯＳトランジスタにより構成されつと共に、第２のトランジスタ７がＩタイプＮチャネルＭＯＳトランジスタにより構成されている。さらに、制御端子３より入力される制御信号ＯＥ＊は、ＶｃｃＡ系のインバータ４により変換されて第１のトランジスタ５のゲートに供給されると共に、ＶｃｃＢ系のインバータ６によりＶｃｃＢ系の制御信号として変換されて第２のトランジスタ７のゲートに供給されている。
【００３６】
また、ＶｃｃＡ系半導体装置１０のインバータ１１は、Ｐチャネルトランジスタ１３とＮチャネルトランジスタ１４を並列に接続した構成になっていると共に、ＶｃｃＢ系半導体装置１５のインバータ１７もＰチャネルトランジスタ１８とＮチャネルトランジスタ１９を並列に接続した構成になっている。
【００３７】
第２実施形態のスイッチ９は、図２に示すように、ＥタイプＮチャネルトランジスタスイッチ５に直列にＩタイプＮチャネルトランジスタスイッチ７を接続した構成となっている。Ｉタイプのトランジスタ７は、しきい値電圧が０Ｖのトランジスタであり、ゲート−ソース間電圧Ｖgsが０Ｖでオン／オフする素子である。Ｅタイプのトランジスタスイッチ５には５ＶのＶｃｃＡ系制御回路としてのインバータ４が接続され、Ｉタイプのトランジスタスイッチ７には３．３のＶｃｃＢ系の制御回路としてのインバータ６が接続されており、それぞれを異なる電圧の制御信号により制御している。
【００３８】
いま、制御端子３に入力される制御信号ＯＥ＊＝Ｌのとき、ＥタイプＮチャネルトランジスタスイッチ５のゲートには５Ｖの制御電圧が印加されており、ＩタイプＮチャネルトランジスタスイッチ７のゲートには３．３Ｖの電圧が印加されている。入出力端子（Ｉ／Ｏ）１には５Ｖの信号がＶｃｃＡ系半導体装置１０の出入力端子１２を経由して供給されており、ＥタイプＮチャネルトランジスタスイッチ５のしきい値電圧Ｖthを１Ｖとすると、ＥタイプＮチャネルトランジスタスイッチの出入力端子（Ｏ／Ｉ）２側のノードαには、５Ｖ−１Ｖ＝４Ｖの電圧が出力されている。
【００３９】
次に、ＩタイプＮチャネルトランジスタスイッチ７のゲートには３．３Ｖが印加されており、ＩタイプＮチャネルトランジスタ７はＶgs（この場合、ＶgsはＩタイプトランジスタのゲートからＯ／Ｉ間の電圧）が０Ｖになるとオフすることから、出入力（Ｏ／Ｉ）端子２に出力される電位はＩタイプＮチャネルトランジスタスイッチのゲート電位を超えることができず、ＩタイプＮチャネルトランジスタスイッチのゲートと同じ電位（３．３Ｖ）までしか上がらないので、この電位の信号がＶｃｃＢ系半導体装置１５の入出力端子１６に供給される。これにより、５Ｖ信号から３．３Ｖ信号への変換が可能となる。
【００４０】
入出力（Ｉ／Ｏ）端子１に信号Ｌが入力された場合、Ｅタイプ、Ｉタイプともにゲート電位がＩ／Ｏ電位よりしきい値電圧Ｖth以上高いために、双方ともオンしてＯ／Ｉに信号Ｌが出力されるので問題なく動作する。図３は、入出力（Ｉ／Ｏ）端子１への入力電圧と出入力（Ｏ／Ｉ）端子２からの出力電圧との関係を示している。出入力（Ｏ／Ｉ）端子２の電圧はＶｃｃＢ（Ｏ／Ｉ端子側の制御電圧＝Ｉタイプトランジスタのゲート電圧)までは、Ｉ／Ｏ端子１と同じ値の電圧が出力され、それ以上ではＶｃｃＢでクランプされる特性となる。
【００４１】
信号レベル変換素子をＩタイプトランジスタのみにより構成した従来の回路例と同じ電圧関係となるが、本実施形態ではＩタイプトランジスタのしきい値電圧Ｖthのバラツキによるスイッチオフ時の漏れ電流が、ＥタイプＮチャネルスイッチを追加することによりスイッチオフ時には確実にオフさせることによって問題点を解決している。
【００４２】
また、第２実施形態に係る信号レベル変換バススイッチによれば、５Ｖから３．３Ｖへの変換の場合だけでなく５Ｖから２．５Ｖへの変換の場合でも問題点を解決することができるので、この場合について説明する。Ｅタイプトランジスタスイッチは、５Ｖ系の制御回路に接続され、Ｉタイプトランジスタスイッチは、２．５Ｖ系の制御回路に接続されており、それぞれを異なる電圧により制御されて動作する。
【００４３】
いま、ＯＥ＊＝Ｌのとき、ＥタイプＮチャネルトランジスタスイッチ５のゲートには、５Ｖの電圧が印加されており、ＩタイプＮチャネルトランジスタスイッチ７のゲートには２．５Ｖが印加されている。Ｉ／Ｏ端子１に５Ｖ信号が印加されており、ＥタイプＮチャネルトランジスタスイッチ５のしきい値電圧Ｖthを１Ｖとすると、図２に示すＥタイプＮチャネルトランジスタスイッチ５のＯ／Ｉ側のノードαには５Ｖ−１Ｖ＝４Ｖの電圧が出力されている。
【００４４】
このとき、ＩタイプＮチャネルトランジスタスイッチ７のゲートには、２．５Ｖが印加されており、ＩタイプＮチャネルトランジスタスイッチ７は、Ｖgs（この場合、ＶgsはＩタイプトランジスタ７のゲートからＯ／Ｉ端子２との間の電圧）が０Ｖになるとオフすることから、Ｏ／Ｉ端子２に出力される電位は、ＩタイプＮチャネルトランジスタスイッチ７のゲート電位（２．５Ｖ）を超えることができず、ＩタイプＮチャネルトランジスタスイッチ７のゲートと同じ電位（２．５Ｖ）までしか上がらない。これにより、５Ｖ信号から２．５Ｖ信号への変換が可能となる。
【００４５】
Ｉ／Ｏ端子１にＬ信号が入力された場合、Ｅタイプ、Ｉタイプともにゲート電位がＩ／Ｏ電位よりしきい値電圧Ｖth以上高いために、双方ともオンしてＯ／ＩにＬが出力されるので問題ない。すなわち、Ｏ／Ｉ側の電源電圧によってＯ／Ｉ端子２に出力される電圧がクランプされるため、Ｏ／Ｉに接続される次段回路に高い電圧が印加されることがなくなり、出入力端子の次段に接続された素子に破壊等を生じさせない回路となる。
【００４６】
また、Ｉタイプトランジスタ７のしきい値電圧Ｖthがマイナス側に振れた場合でもスイッチオフ時はＥタイプトランジスタ５が確実にスイッチをオフとするため、Ｉタイプトランジスタ７のしきい値電圧Ｖthが０Ｖを中心に設定されていることが可能であり、プラス側にばらついたとしても（＋０．２Ｖ）、出入力端子２の次段素子がＨレベルを認識できる程度の電圧レベルを出力することが可能となる。
【００４７】
第２のトランジスタは、しきい値が０Ｖでなくても、次のようであれば良い。Ｏ／Ｉ側の端子からはＶｃｃＢが出力されるが、ＶｃｃＢ系のシステムの許容電圧の範囲内であればよい。本実施形態の信号レベル変換バススイッチは、電源電圧のことなるシステム間に挿入されるものであるため、Ｏ／Ｉ側に接続される半導体装置には種々のものが考えられる。一般に、半導体装置の許容電圧は、半導体装置の仕様書等に記載されているように、ＶｃｃＢ±１０％程度である。そこで、Ｏ／Ｉ端子側の電位がＶｃｃＢ±１０％程度であれば良い。
【００４８】
第２のトランジスタのしきい値がＶth2 であって、第２のトランジスタのゲート電位がＶｃｃＢのときは、Ｏ／Ｉ側端子の電位ＶＯ／Ｉには、ＶｃｃＢ−Ｖth2 を超える電位は供給されない。そのため、Ｖth2 が±０．１＊ＶｃｃＢであれば、Ｏ／Ｉ側の端子には許容電圧の範囲内である０．９ＶｃｃＢ〜１．１ＶｃｃＢが供給され、次段の半導体装置でも許容電圧の範囲内であるため破壊を生じさせない回路となる。
【００４９】
なお、信号レベル変換バススイッチのＯ／Ｉ側に接続される種々の半導体装置には、例えば、許容電圧がＶｃｃＢ±２％程度のような、厳しい許容電圧のものも存在する。このようなときには、第２のトランジスタのゲート電位がＶｃｃＢのときは、Ｏ／Ｉ側端子の電位ＶＯ／Ｉには、ＶｃｃＢ−Ｖth2 を超える電位は供給されない。そのため、Ｖth2 が±０．０２＊ＶｃｃＢであれば、Ｏ／Ｉ側の端子には許容電圧の範囲内である０．９８ＶｃｃＢ〜１．０２ＶｃｃＢが供給され、次段の半導体装置でも許容電圧の範囲内であるため破壊を生じさせない回路となる。
【００５０】
この第２実施形態に係る信号レベル変換バススイッチは、ＥタイプトランジスタにＩタイプトランジスタを追加することにより、トランジスタ面積が大きくなり、チップサイズの増加を招いてしまう虞がある。図４（ａ）は、比較のための従来例のレイアウト２０ａのイメージを示し、図４（ｂ）は第２実施形態によるレイアウト２０ｂのイメージを示している。
【００５１】
図４（ａ）に示すように、従来のレイアウト２０ａでは、Ｎ＋のトランジスタ領域（拡散層）２１上に、Ｅタイプトランジスタ用の多結晶シリコンゲート（Gate Poly）２２および端子に接続するためのコンタクトホール２４が開いているが、メタル層は図示されていない。図４（ａ）の左側の列のコンタクト２４は、Ｉ／Ｏ端子２５側のコンタクトであり、右側の列のコンタクト２４はＯ／Ｉ端子２７側のコンタクトである。多結晶シリコンゲート２２とコンタクト２４との間は距離Ａだけ離隔している。
【００５２】
図４（ｂ）に示す本発明の第２実施形態においては、このＥタイプのトランジスタに直列にＩタイプのトランジスタを追加することになる。図４（ｂ）において、Ｅタイプのトランジスタの多結晶シリコンゲート２２より左側の構成は、図４（ａ）に示したレイアウト２０ａと同じであるが、右側にＩタイプのトランジスタが設けられている点でレイアウト２０ｂは異なっており、多結晶シリコンゲート２２に並行してＩタイプトランジスタの多結晶シリコンゲート２３が配置されている。多結晶シリコンゲート２３とコンタクト２４との間もゲート２２との間と同様に距離Ａだけ離隔している。
【００５３】
第２実施形態に係る信号レベル変換バススイッチは、Ｅタイプのトランジスタに並行してＩタイプトランジスタを追加しているが、図４（ｂ）に示すように、ＥタイプとＩタイプの多結晶シリコンゲートを隣接して配置できるため、図示のようなレイアウト２０ｂが可能であり、トランジスタの面積増加量は多結晶シリコンゲートの１つ分のゲート幅と２つの多結晶シリコンゲート間の間隔だけで済むため、トランジスタが２つとなったからといって面積も２倍必要となるわけでなく、増加比率を最小限に抑えることができる。
【００５４】
また、通常は、入力ピン、出力ピン含むＩ／Ｏ端子１やＯ／Ｉ端子２に接続されるトランジスタについては、ＥＳＤ（Electrostatic Discharge―静電放電）保護の観点から内部ロジックを構成するトランジスタよりも多結晶シリコンゲートからコンタクト間隔の距離Ａが広げてあるため、増加比率はさらに少なくなる。
【００５５】
第３実施形態
上述した第２実施形態に係るバススイッチによれば、制御信号ＯＥ＊はＶｃｃＡ系の制御端子３を介して入力され、インバータ４，６により信号レベルを反転されてそれぞれＥおよびＩタイプのトランジスタ５，７のそれぞれのゲートに印加されていたが、制御信号はＶｃｃＢ系の信号電圧を有していても良い。
【００５６】
この場合、図５に示す第３実施形態のように、制御信号ＯＥ＊が入力される制御端子３とＥタイプＮチャネルトランジスタ５用の制御回路としてのインバータ４の間にレベルシフタ８を挿入した回路が考えられる。このような構成においては、第２実施形態で制御信号ＯＥ＊がＩ／Ｏ側の電源電圧ＶｃｃＡの信号であったものが、第２の電源電圧としてのＯ／Ｉ側（低い側）の電源電圧ＶｃｃＢによる制御が可能となる。
【００５７】
バススイッチ９以外の構成、すなわち、ＶｃｃＡ系半導体装置１０およびＶｃｃＢ系半導体装置１５の構成は、第２実施形態を説明した図２と同様の構成および動作を有するので、重複説明を省略する。
【００５８】
第４実施形態
なお、上述した第２および第３実施形態においては、トランジスタの導電型はＮチャネルであるものとして説明したが、本発明はこれに限定されず、第４実施形態のように、ＰチャネルのＭＯＳトランジスタであっても本発明に適用可能である。
【００５９】
図６は、第４実施形態に係る信号レベル変換バススイッチの構成を示す回路図である。図６において第１ないし第３実施形態と同一符号を付した構成要素は、同一または相当する構成要素を示しており、この第４実施形態においては第１のトランジスタ５はＥタイプＰチャネルトランジスタであり、第２のトランジスタ７はＩタイプＰチャネルトランジスタである。Ｐチャネルトランジスタの場合、ＶｃｃＡ系の電圧値は例えば−５Ｖであり、ＶｃｃＢ系の電圧値は例えば−３．３Ｖまたは−２．５Ｖである。基準電圧を０Ｖとすると、第１の電源電圧であるＶｃｃＡは基準電圧との差が５Ｖであり、第２の基準電圧であるＶｃｃＢは基準電圧との差が３．３Ｖまたは２．５Ｖであるので、ＶｃｃＢが基準電圧とＶｃｃＡとの間にある点では第２および第３実施形態と同じ関係になっている。
【００６０】
動作についても、電圧値をマイナスとして考えるだけで第３実施形態と同様である。すなわち、ＯＥ＊＝Ｌのとき、ＥタイプＰチャネルトランジスタスイッチ５のゲートには、−５Ｖの電圧が印加されており、ＩタイプＰチャネルトランジスタスイッチ７のゲートには−２．５Ｖが印加されている。Ｉ／Ｏ端子１に−５Ｖ信号が印加されており、ＥタイプＰチャネルトランジスタスイッチ５のしきい値電圧Ｖthを−１Ｖとすると、図６に示すＥタイプＰチャネルトランジスタスイッチ５のＯ／Ｉ側のノードには−５Ｖ−（−１Ｖ）＝−４Ｖの電圧が出力されている。
【００６１】
このとき、ＩタイプＰチャネルトランジスタスイッチ７のゲートには、−２．５Ｖが印加されており、ＩタイプＰチャネルトランジスタスイッチ７は、０Ｖになるとオフすることから、Ｏ／Ｉ端子２に出力される電位は、ＩタイプＰチャネルトランジスタスイッチ７のゲート電位（−２．５Ｖ）未満になることができず、ＩタイプＰチャネルトランジスタスイッチ７のゲートと同じ電位（−２．５Ｖ）までしか下がらないので、−５Ｖ信号から−２．５Ｖ信号への変換が可能となる。
【００６２】
バススイッチ９以外の構成、すなわち、ＶｃｃＡ系半導体装置１０およびＶｃｃＢ系半導体装置１５の構成は、第２実施形態を説明した図２と同様の構成および動作を有するので、重複説明を省略する。
【００６３】
第５実施形態
上述した第４実施形態は、制御信号ＯＥ＊がＶｃｃＡ系であったが、第３実施形態と同様に、制御信号ＯＥ＊はＶｃｃＢ系の電圧値、すなわちー３．３Ｖまたは−２．５Ｖであっても構成可能である。その場合、図７に示す第５実施形態の信号レベル変換バススイッチのように、レベルシフタ８が制御信号ＯＥ＊入力端子３と制御回路としてのインバータ４との間に接続されている。
【００６４】
制御信号ＯＥ＊が例えば−２．５Ｖで入力された場合、レベルシフタ８により−５Ｖまでレベルシフトされてからインバータ４を介してＥタイプＰチャネルトランジスタ５のゲートに印加される。その他の動作は図５に示す第３実施形態の信号レベル変換バススイッチと同様であるので、重複説明を省略する。
【００６５】
また、バススイッチ９以外の構成、すなわち、ＶｃｃＡ系半導体装置１０およびＶｃｃＢ系半導体装置１５の構成は、第２実施形態を説明した図２と同様の構成および動作を有するので、重複説明を省略する。
【図面の簡単な説明】
【００６６】
【図１】本発明の基本概念としての第１実施形態に係る信号レベル変換バススイッチの構成を示すブロック図である。
【図２】第２実施形態に係る信号レベル変換バススイッチの構成を示す回路図である。
【図３】第２実施形態における入力電圧と出力電圧との関係を示す特性図である。
【図４】（ａ）従来のレイアウトと比較しながら（ｂ）第２実施形態のレイアウトをそれぞれ示す概略平面図である。
【図５】第３実施形態に係る信号レベル変換バススイッチの構成を示す回路図である。
【図６】第４実施形態に係る信号レベル変換バススイッチの構成を示す回路図である。
【図７】第５実施形態に係る信号レベル変換バススイッチの構成を示す回路図である。
【符号の説明】
【００６７】
１  第１入出力端子
２  第２入出力端子
３  制御端子
５  第１のトランジスタ
７  第２のトランジスタ
９  バススイッチ
１０  第１の（ＶｃｃＡ系）半導体装置
１５  第２の（ＶｃｃＢ系）半導体装置
【図１】
2006301840.tif 000003
【図２】
2006301840.tif 000004
【図３】
2006301840.tif 000005
【図４】
2006301840.tif 000006
【図５】
2006301840.tif 000007
【図６】
2006301840.tif 000008
【図７】
2006301840.tif 000009