(57)【要約】【課題】  順方向の電圧降下が低く、逆方向電圧に対する耐圧および静電気サージ耐量が優れたショットキーバリアダイオード（ＳＢＤ）とその製造方法を提供する。【解決手段】  ドライエッチングにより凹部３を形成し、凹部３を含む低濃度Ｎ型エピタキシャル層２の表面を熱酸化した後に、高濃度Ｐ型ガードリング７を形成する。高濃度Ｐ型ガードリング７に熱を加えることがないため、高濃度Ｐ型ガードリング７を必要以上に拡散させることなく、低濃度Ｎ型エピタキシャル層２の表面のダメージを除去することができる。これにより、ＳＢＤの逆方向電圧に対する耐圧を低下させることなく、静電気サージ耐量を向上させることができる。【選択図】  図１
2006210479.tif 000002
【特許請求の範囲】
【請求項１】
第一導電型半導体基板と、
前記第一導電型半導体基板上に形成された低濃度第一導電型半導体層と、
前記低濃度第一導電型半導体層に環状に形成された高濃度第二導電型半導体領域と、
前記高濃度第二導電型半導体領域に囲まれた領域に形成された凹部と、
前記低濃度第一導電型半導体層の表面および前記高濃度第二導電型半導体領域の表面に形成された金属層と、
前記金属層上に形成された第一の電極と、
前記第一導電型半導体基板の前記第一の電極と対向する面に形成された第二の電極とを備え、
前記凹部が前記高濃度第二導電型半導体領域と離間して形成されていることを特徴とする、ショットキーバリアダイオード。
【請求項２】
ショットキーバリアダイオードを製造する方法であって、
第一導電型半導体基板上に低濃度第一導電型半導体層を形成するステップと、
前記低濃度第一導電型半導体層に凹部を形成するステップと、
前記凹部が形成された前記低濃度第一導電型半導体層の表面に酸化膜を形成するステップと、
前記酸化膜に環状の開口部を形成するステップと、
前記開口部に不純物を蒸着し、熱拡散させることにより、前記低濃度第一導電型半導体層に環状に高濃度第二導電型半導体領域を形成するステップと、
前記酸化膜を除去するステップと、
前記低濃度第一導電型半導体層の表面および前記高濃度第二導電型半導体領域の表面に金属層を形成するステップと、
前記金属層上に第一の電極を形成するステップと、
前記第一導電型半導体基板の前記第一の電極と対向する面に第二の電極を形成するステップとを備えた、ショットキーバリアダイオードの製造方法。
【請求項３】
エッチングにより前記凹部を形成することを特徴とする、請求項２に記載のショットキーバリアダイオードの製造方法。
【請求項４】
前記酸化膜を形成した後で、かつ、前記開口部を形成する前に、前記酸化膜を除去し、前記凹部が形成された前記低濃度第一導電型半導体層の表面に、新たに酸化膜を形成するステップをさらに備えた、請求項２に記載のショットキーバリアダイオードの製造方法。
【請求項５】
前記低濃度第一導電型半導体層を形成した後で、かつ、前記凹部を形成する前に、前記低濃度第一導電型半導体層の表面に酸化膜を形成するステップと、当該酸化膜を除去するステップとをさらに備えた、請求項２に記載のショットキーバリアダイオードの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ショットキーバリアダイオードとその製造方法に関し、より特定的には、順方向の電圧降下が低く、逆方向電圧に対する耐圧および静電気サージ耐量が優れたショットキーバリアダイオードとその製造方法に関する。
【背景技術】
【０００２】
ショットキーバリアダイオード（以下、ＳＢＤと称す）は、ＰＮ接合ダイオードに比べると順方向の電圧降下が低く、スイッチング速度が速いという特徴を有することから、スイッチング電源やＤＣ−ＤＣコンバータなど広範囲にわたって使用されている。例えば、スイッチング電源では、ＳＢＤの順方向の電圧降下が電源効率を決定する大きな要因となっており、順方向の電圧降下が低いＳＢＤが望まれている。
【０００３】
そこで、従来から、低濃度Ｎ型エピタキシャル層に凹部を形成することにより順方向の電圧降下を低減したＳＢＤが提案されている（例えば、特許文献１を参照）。従来のＳＢＤでは、この凹部を形成することにより、ＳＢＤの動作抵抗を小さくしている。ＳＢＤの動作抵抗を小さくすることにより、順方向の電圧降下を低減することができる。
【０００４】
図４は、低濃度Ｎ型エピタキシャル層に凹部を有する従来のＳＢＤの断面図である。図４に示すＳＢＤでは、シリコンの高濃度Ｎ型半導体基板１０１上の低濃度Ｎ型エピタキシャル層１０２にエッチングにより凹部１０３を形成し、ＳＢＤの動作領域の厚さを薄くすることにより、ＳＢＤの動作抵抗を小さくしている。
【０００５】
また、図４に示すＳＢＤには、クロム、モリブデンやチタンなどのショットキー金属からなるショットキー金属層１０４が、低濃度Ｎ型エピタキシャル層１０２に形成された凹部１０３、および、高濃度Ｐ型ガードリング１０７の表面を被覆するように形成されている。また、アルミニウムや銀などからなるアノード電極１０５が、ショットキー金属１０４を被覆するように形成されており、金や銀などからなるカソード電極１０６が、高濃度Ｎ型半導体基板１０１の裏面に形成されている。
【特許文献１】特開２００３−１１５５９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
凹部をドライエッチングにより形成すると、エッチングされた低濃度Ｎ型エピタキシャル層の表面にダメージ（格子欠陥）が生じる。また、表面が荒れる（微小な凹凸ができる）。このダメージは、ＳＢＤの静電気サージ耐量の低下の原因となる。したがって、低濃度Ｎ型エピタキシャル層の表面のダメージを熱酸化などによって除去すること、また表面荒れを取り除くためにも必須である。
【０００７】
しかしながら、従来のＳＢＤでは、高濃度Ｐ型ガードリングを低濃度Ｎ型エピタキシャル層に形成した後、ドライエッチングにより凹部を形成していた。このため、低濃度Ｎ型エピタキシャル層の表面のダメージを熱酸化によって除去する際、先に形成されていた高濃度Ｐ型ガードリングが加熱され、高濃度Ｐ型ガードリングが必要以上に拡散するという問題があった。高濃度Ｐ型ガードリングが必要以上に拡散すると、逆方向電圧に対する耐圧が低下し、ＳＢＤの特性の劣化を招く。
【０００８】
それ故に、本発明は、高濃度Ｐ型ガードリングを必要以上に拡散させることなく、低濃度Ｎ型エピタキシャル層の表面のダメージを除去し、順方向の電圧降下が低く、逆方向電圧に対する耐圧および静電気サージ耐量が優れたショットキーバリアダイオードとその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、ショットキーバリアダイオードであって、第一導電型半導体基板と、第一導電型半導体基板上に形成された低濃度第一導電型半導体層と、低濃度第一導電型半導体層に環状に形成された高濃度第二導電型半導体領域と、高濃度第二導電型半導体領域に囲まれた領域に形成された凹部と、低濃度第一導電型半導体層の表面および高濃度第二導電型半導体領域の表面に形成された金属層と、金属層上に形成された第一の電極と、第一導電型半導体基板の第一の電極と対向する面に形成された第二の電極とを備え、凹部が高濃度第二導電型半導体領域と離間して形成されていることを特徴とする。
【００１０】
また、本発明は、上記のショットキーバリアダイオードの製造方法であって、第一導電型半導体基板上に低濃度第一導電型半導体層を形成するステップと、低濃度第一導電型半導体層に凹部を形成するステップと、凹部が形成された低濃度第一導電型半導体層の表面に酸化膜を形成するステップと、酸化膜に環状の開口部を形成するステップと、開口部に不純物を蒸着し、熱拡散させることにより、低濃度第一導電型半導体層に環状に高濃度第二導電型半導体領域を形成するステップと、酸化膜を除去するステップと、低濃度第一導電型半導体層の表面および高濃度第二導電型半導体領域の表面に金属層を形成するステップと、金属層上に第一の電極を形成するステップと、第一導電型半導体基板の第一の電極と対向する面に第二の電極を形成するステップとを備える。
【００１１】
上記のショットキーバリアダイオードの製造方法において、凹部は、エッチングによって形成されてもよい。
【００１２】
また、上記のショットキーバリアダイオードの製造方法は、酸化膜を形成した後で、かつ、開口部を形成する前に、この酸化膜を除去し、凹部が形成された低濃度第一導電型半導体層の表面に、新たに酸化膜を形成するステップをさらに備えてもよい。
【００１３】
あるいは、上記のショットキーバリアダイオードの製造方法は、低濃度第一導電型半導体層を形成した後で、かつ、凹部を形成する前に、低濃度第一導電型半導体層の表面に酸化膜を形成するステップと、この酸化膜を除去するステップとをさらに備えてもよい。
【発明の効果】
【００１４】
本発明のショットキーバリアダイオードの製造方法によれば、順方向の電圧降下が低く、逆方向電圧に対する耐圧および静電気サージ耐量が優れたショットキーバリアダイオードを製造することができる。
【００１５】
より詳細には、本発明のショットキーバリアダイオードの製造方法は、凹部が形成された低濃度第一導電型半導体層の表面を熱酸化した後に、高濃度第二導電型半導体領域を形成することを特徴とする。したがって、高濃度第二導電型半導体領域に熱を加えることがないため、高濃度第二導電型半導体領域を必要以上に拡散させることなく、低濃度第一導電型半導体層の表面のダメージを除去することができる。これにより、ショットキーバリアダイオードの逆方向電圧に対する耐圧を低下させることなく、静電気サージ耐量を向上させることができる。
【００１６】
また、本発明のショットキーバリアダイオードの製造方法は、酸化膜を形成した後で、かつ、開口部を形成する前に、この酸化膜を除去し、凹部が形成された低濃度第一導電型半導体層の表面に、新たに酸化膜を形成するステップをさらに備えることができる。これにより、よりダメージと表面荒れの少ない低濃度第一導電型半導体層の表面を得ることができることから、ショットキーバリアダイオードの静電気サージ耐量をさらに向上させることができる。
【００１７】
また、本発明のショットキーバリアダイオードの製造方法は、低濃度第一導電型半導体層を形成した後で、かつ、凹部を形成する前に、低濃度第一導電型半導体層の表面に酸化膜を形成するステップと、この酸化膜を除去するステップとをさらに備えることができる。これにより、低濃度第一導電型半導体層の表面の格子欠陥を予め低減できるので、凹部形成後の低濃度第一導電型半導体層の表面をより平坦化することができることから、ショットキーバリアダイオードの静電気サージ耐量をさらに向上させることができる。
【発明を実施するための最良の形態】
【００１８】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るＳＢＤの断面図である。図１に示すように、シリコンの高濃度Ｎ型半導体基板１上には、高濃度Ｎ型半導体基板１よりもドナーが低濃度である低濃度Ｎ型エピタキシャル層２が形成されている。低濃度Ｎ型エピタキシャル層２には、ドライエッチングにより凹部３が形成されている。また、低濃度Ｎ型エピタキシャル層２には、逆方向電圧に対する耐圧を向上させるために、高濃度Ｐ型半導体領域である高濃度Ｐ型ガードリング７が形成されている。
【００１９】
また、本実施形態に係るＳＢＤには、クロム、モリブデンやチタンなどのショットキー金属からなるショットキー金属層４が、低濃度Ｎ型エピタキシャル層２に形成された凹部３、および、高濃度Ｐ型ガードリング７の表面の一部を被覆するように形成されている。また、アルミニウムや銀などからなるアノード電極５が、ショットキー金属層４を被覆するように形成されており、金や銀などからなるカソード電極６が、高濃度Ｎ型半導体基板１の裏面に形成されている。
【００２０】
本実施形態に係るＳＢＤの特徴は、高濃度Ｐ型ガードリング７が凹部３と離間して形成されていることである。詳細は後述するが、これは本実施形態に係るＳＢＤの製造工程において、凹部３の形成後に高濃度Ｐ型ガードリング７を形成するためである。凹部３の形成後に高濃度Ｐ型ガードリング７を形成することにより、高濃度Ｐ型ガードリング７を必要以上に拡散させることなく、低濃度Ｎ型エピタキシャル層２の表面のダメージを熱酸化によって除去することができる。これにより、逆方向電圧に対する耐圧を低下させることなく、静電気サージ耐量を向上させることができる。
【００２１】
図２（ａ）〜（ｆ）は、本実施形態に係るＳＢＤを製造する過程における各段階での断面図を示す。以下、図２を参照しながら本実施形態に係るＳＢＤの製造方法を説明する。
【００２２】
図２（ａ）は、低濃度Ｎ型エピタキシャル層２の表面にレジスト９を形成した様子を示す図である。まず、シリコンからなる高濃度Ｎ型半導体基板１上に、エピタキシャル成長法により低濃度Ｎ型エピタキシャル層２を形成する。次に、フォトリソグラフィ技術を用いて、レジスト９を所望の大きさおよび位置に形成する。
【００２３】
図２（ｂ）は、低濃度Ｎ型エピタキシャル層２に凹部３を形成した様子を示す図である。ドライエッチング（プラズマエッチング）により低濃度Ｎ型エピタキシャル層２に凹部３を形成する。凹部３を形成した後、レジスト９を除去する。
【００２４】
図２（ｃ）は、低濃度Ｎ型エピタキシャル層２の表面にシリコン酸化膜８を形成した様子を示す図である。凹部３を含む低濃度Ｎ型エピタキシャル層２の表面を熱酸化し、シリコン酸化膜８を形成する。シリコン酸化膜８を形成することにより、ドライエッチングにより生じた低濃度Ｎ型エピタキシャル層２の表面のダメージを除去する。
【００２５】
図２（ｄ）は、シリコン酸化膜８に高濃度Ｐ型ガードリング７を形成するための開口部を形成した様子を示す図である。まず、フォトリソグラフィ技術を用いて、レジスト（図示せず）を所望の大きさおよび位置に形成する。次に、フッ酸によりシリコン酸化膜８をエッチングする。シリコン酸化膜８に環状の開口部を形成後、レジストを除去する。
【００２６】
図２（ｅ）は、低濃度Ｎ型エピタキシャル層２に高濃度Ｐ型ガードリング７を形成した様子を示す図である。まず、シリコン酸化膜８の開口部にホウ素（アクセプタ）を蒸着する。次に、ガードリングとして機能する深さまでホウ素を熱拡散させるために、高温で熱処理を行う。
【００２７】
例えば、１μｍの深さの凹部３を有するＳＢＤでは、高濃度Ｐ型ガードリング７の深さは１．５μｍ以上であることが好ましい。この条件を満たすために、ホウ素を１０００℃で４０分間蒸着し、さらに１１５０℃で２０分間熱処理を行ったところ、約１．８μｍの深さを有する高濃度Ｐ型ガードリング７を形成することができた。
【００２８】
図２（ｆ）は、低濃度Ｎ型エピタキシャル層２の表面に、ショットキー金属層４およびアノード電極５を形成し、さらに、高濃度Ｎ型半導体基板１の裏面にカソード電極６を形成した様子を示す図である。まず、フッ酸によりシリコン酸化膜８をエッチングし、シリコン酸化膜８を除去する。次に、フォトリソグラフィ技術を用いて、レジスト（図示せず）を形成する。次に、チタンを低濃度Ｎ型エピタキシャル層２の表面に蒸着し、ショットキー金属層４を形成する。さらに、銀をショットキー金属層４上に蒸着することにより、アノード電極５を形成する。アノード電極５を形成した後、レジストを除去する。最後に、高濃度Ｎ型半導体基板１の裏面に銀を蒸着し、カソード電極６を形成する。これで図１に示すＳＢＤが完成する。
【００２９】
以上のように、本実施形態に係るＳＢＤの製造方法は、ドライエッチングにより凹部を形成し、凹部が形成された低濃度Ｎ型エピタキシャル層の表面を熱酸化した後に、高濃度Ｐ型ガードリングを形成する。本実施形態に係るＳＢＤの製造方法によれば、従来のＳＢＤの製造方法と違い、高濃度Ｐ型ガードリングに熱を加えることがないため、高濃度Ｐ型ガードリングを必要以上に拡散させることなく、低濃度Ｎ型エピタキシャル層の表面のダメージを除去することができる。これにより、ＳＢＤの逆方向電圧に対する耐圧を低下させることなく、静電気サージ耐量を向上させることができる。
【００３０】
また、本実施形態に係るＳＢＤの製造方法では、高濃度Ｐ型ガードリングを形成するための熱酸化と、低濃度Ｎ型エピタキシャル層の表面のダメージを除去するための熱酸化とを同じ工程によって行うことから、従来のＳＢＤの製造方法に比べ、熱酸化を行う工程を一工程減らすことができる。
【００３１】
また、図２（ｃ）に示す過程において、シリコン酸化膜８を一旦形成した後、フッ酸によりシリコン酸化膜８を除去し、再びシリコン酸化膜８を形成してもよい。このように、シリコン酸化膜８の形成と除去を繰り返し行うことにより、よりダメージの少ない低濃度Ｎ型エピタキシャル層２の表面を得ることができる。この場合、製造工程数は、従来のＳＢＤの製造方法の工程と同等になるが、ＳＢＤの静電気サージ耐量をさらに向上させることができる。
【００３２】
なお、よりダメージの少ない低濃度Ｎ型エピタキシャル層２の表面を得るために、シリコン酸化膜８の形成およびフッ酸による当該シリコン酸化膜８の除去を、必要な回数だけ繰り返し行ってもよい。
【００３３】
（第２の実施形態）
一般に、エピタキシャル成長法により高濃度Ｎ型半導体基板上に低濃度Ｎ型エピタキシャル層を形成した場合、低濃度Ｎ型エピタキシャル層の表面には、格子欠陥が少なからず存在する。このため、低濃度Ｎ型エピタキシャル層の表面にはミクロな凹凸が存在する。この低濃度Ｎ型エピタキシャル層の表面をドライエッチングすると、低濃度Ｎ型エピタキシャル層の表面が格子欠陥のために不均一にエッチングされてしまい、凹凸が強調された表面が形成されてしまう。
【００３４】
そこで、本発明の第２の実施形態に係るＳＢＤの製造方法では、ドライエッチングを行う前に、低濃度Ｎ型エピタキシャル層の表面を熱酸化することにより、低濃度Ｎ型エピタキシャル層の表面の格子欠陥を低減し、ドライエッチング後の低濃度Ｎ型エピタキシャル層の表面の凹凸を低減する。
【００３５】
以下、図３（ａ）〜（ｈ）を参照しながら本実施形態に係るＳＢＤの製造方法を詳しく説明する。なお、本実施形態に係るＳＢＤの構成は、第１の実施形態と同じであるので、ここでは説明を省略する（図１を参照）。
【００３６】
図３（ａ）は、低濃度Ｎ型エピタキシャル層２の表面にシリコン酸化膜１０を形成した様子を示す図である。まず、シリコンからなる高濃度Ｎ型半導体基板１上に、エピタキシャル成長法により低濃度Ｎ型エピタキシャル層２を形成する。次に、低濃度Ｎ型エピタキシャル層２の表面を熱酸化し、シリコン酸化膜１０を形成する。シリコン酸化膜１０を形成することにより、低濃度Ｎ型エピタキシャル層２の表面の格子欠陥を除去する。
【００３７】
図３（ｂ）は、シリコン酸化膜１０を除去した様子を示す図である。フッ酸によりエッチングし、低濃度Ｎ型エピタキシャル層２の表面に形成されたシリコン酸化膜１０を除去する。
【００３８】
図３（ｃ）〜（ｈ）に示す工程は、第１の実施形態に係るＳＢＤの製造方法において、図２（ａ）〜（ｆ）に示した工程と同じであるので、ここでは説明を省略する。
【００３９】
以上のように、本実施形態に係るＳＢＤの製造方法では、ドライエッチングにより凹部を形成する前に、低濃度Ｎ型エピタキシャル層の表面を熱酸化する。これにより、低濃度Ｎ型エピタキシャル層の表面の格子欠陥を予め低減できるので、ドライエッチング後の凹部の低濃度Ｎ型エピタキシャル層の表面をより平坦化することができる。これにより、ＳＢＤの静電気サージ耐量をさらに向上させることができる。
【００４０】
なお、本発明の第１および第２の実施形態では、高濃度Ｎ型半導体基板および低濃度Ｎ型エピタキシャル層にシリコンを使用した例を示したが、高濃度Ｎ型半導体基板および低濃度Ｎ型エピタキシャル層には、炭化シリコンやその他の化合物半導体を使用してもよい。
【産業上の利用可能性】
【００４１】
本発明のＳＢＤは、静電気サージ耐量が優れているので、スイッチング電源やＤＣ−ＤＣコンバータ等に使用することができる。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１および第２の実施形態に係るショットキーバリアダイオードの断面図
【図２】本発明の第１の実施形態に係るショットキーバリアダイオードの製造工程を示す図
【図３】本発明の第２の実施形態に係るショットキーバリアダイオードの製造工程を示す図
【図４】従来のショットキーバリアダイオードの断面図
【符号の説明】
【００４３】
１  高濃度Ｎ型半導体基板
２  低濃度Ｎ型エピタキシャル層
３  凹部
４  ショットキー金属層
５  アノード電極
６  カソード電極
７  高濃度Ｐ型ガードリング
８、１０  シリコン酸化膜
９  レジスト
【図１】
2006210479.tif 000003
【図２】
2006210479.tif 000004
【図３】
2006210479.tif 000005
【図４】
2006210479.tif 000006