(57)【要約】【課題】  高電圧出力の被試験対象における時間測定の精度劣化を抑えるテストシステムを実現することを目的にする。【解決手段】  本発明は、高電圧のパルス信号を出力する被試験対象を試験するテストシステムに改良を加えたものである。本装置は、被試験対象のパルス信号を入力し、ハイレベル、ロウレベルの閾値電圧により、ハイレベル、ロウレベルを判定する判定部と、この判定部の判定結果が入力されるトランスと、このトランスの出力を入力し、低電圧信号により、時間測定を行う時間測定部とを備えたことを特徴とする装置である。【選択図】      図１
2006214827.tif 000002
【特許請求の範囲】
【請求項１】
高電圧のパルス信号を出力する被試験対象を試験するテストシステムにおいて、
前記被試験対象のパルス信号が入力され、ハイレベル、ロウレベルの閾値電圧により、ハイレベル、ロウレベルを判定する判定部と、
この判定部の判定結果が入力されるトランスと、
このトランスの出力が入力され、低電圧信号により、時間測定を行う時間測定部と
を備えたことを特徴とするテストシステム。
【請求項２】
判定部は、
被試験対象の出力とハイレベルの閾値電圧との分圧とコモン電圧とを比較し、トランスに出力する第１の比較器と、
被試験対象の出力とロウレベルの閾値電圧との分圧とコモン電圧とを比較し、トランスに出力する第２の比較器と
を設けたことを特徴とする請求項１記載のテストシステム。
【請求項３】
ハイレベル、ロウレベルの閾値電圧を出力する閾値電圧発生部と、
この閾値電圧発生部の閾値電圧を、判定部に与える絶縁増幅器と
を備えたことを特徴とする請求項１または２記載のテストシステム。
【請求項４】
被試験対象、判定部、トランスの１次巻線のコモン電圧として、オフセット電圧を出力するオフセット電圧発生部を設けたことを特徴とする請求項１〜３のいずれかに記載のテストシステム。
【請求項５】
被試験対象はデジタルアンプであることを特徴とする請求項１〜４のいずれかに記載のテストシステム。
【請求項６】
判定部の電源として、ＤＣ／ＤＣコンバータを設けたことを特徴とする請求項１〜５のいずれかに記載のテストシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高電圧のパルス信号を出力する被試験対象、例えば、ＩＣ、ＬＳＩ等を試験するテストシステムに関し、高電圧出力の被試験対象における時間測定の精度劣化を抑えることができるテストシステムに関するものである。
【背景技術】
【０００２】
ＩＣテスタは、被試験対象（以下ＤＵＴと略す）、例えば、ＩＣ、ＬＳＩ等に試験信号を与え、ＤＵＴの出力信号を測定、例えば時間測定を行い、ＤＵＴの良否判定を行うものであり、このような装置は例えば特許文献１等に記載されている。
【０００３】
【特許文献１】特開２００３−１３９８１７号公報
【０００４】
近年、オーディオ機器等に用いられるデジタルアンプもＩＣ化が行われるようになってきた。オーディオ機器等では、デジタルアンプで大きな音声振幅をつくり、スピーカを駆動させている。
ところで、このようなＩＣ化されたデジタルアンプの試験にあたっては、ＩＣテスタで連続的な大振幅の試験を行うことは困難である。そこで、例えば０〜１２０Ｖ程度のオフセット電圧をコモン電圧として与え、このオフセット電圧に試験用のパルス信号を重畳して試験を行うことが考えられる。
ところが、このようにオフセット電圧に試験用のパルス信号が重畳された信号は、ＩＣテスタの時間測定部には過大電圧となり、時間測定を行うことができない。
【０００５】
そこで、コンデンサを介してオフセット電圧を除去し、パルス信号成分のみを測定することも考えられる。しかし、ＤＵＴの出力の直流レベルに着目すると、パルス信号のデューティ変化に応じて随時変化する不安定なものであり、コンデンサの出力から時間測定をした場合に時間測定を正確に行うことは困難である。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、このような問題点を解決するものであり、その目的は、高電圧出力の被試験対象における時間測定精度の劣化を抑えることができるテストシステムを実現することにある。
【課題を解決するための手段】
【０００７】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
高電圧のパルス信号を出力する被試験対象を試験するテストシステムにおいて、
前記被試験対象のパルス信号が入力され、ハイレベル、ロウレベルの閾値電圧により、ハイレベル、ロウレベルを判定する判定部と、
この判定部の判定結果が入力されるトランスと、
このトランスの出力が入力され、低電圧信号により、時間測定を行う時間測定部と
を備えたことを特徴とするものである。
【０００８】
請求項２記載の発明は、請求項１記載の発明において、
判定部は、
被試験対象の出力とハイレベルの閾値電圧との分圧とコモン電圧とを比較し、トランスに出力する第１の比較器と、
被試験対象の出力とロウレベルの閾値電圧との分圧とコモン電圧とを比較し、トランスに出力する第２の比較器と
を設けたことを特徴とするものである。
【０００９】
請求項３記載の発明は、請求項１または２記載の発明において、
ハイレベル、ロウレベルの閾値電圧を出力する閾値電圧発生部と、
この閾値電圧発生部の閾値電圧を、判定部に与える絶縁増幅器と
を備えたことを特徴とするものである。
【００１０】
請求項４記載の発明は、請求項１〜３のいずれかに記載の発明において、
被試験対象、判定部、トランスの１次巻線のコモン電圧として、オフセット電圧を出力するオフセット電圧発生部を設けたことを特徴とするものである。
【００１１】
請求項５記載の発明は、請求項１〜４のいずれかに記載の発明において、
被試験対象はデジタルアンプであることを特徴とするものである。
【００１２】
請求項６記載の発明は、請求項１〜５のいずれかに記載の発明において、
判定部の電源として、ＤＣ／ＤＣコンバータを設けたことを特徴とするものである。
【発明の効果】
【００１３】
本発明によれば、判定部で被試験対象のハイレベル、ロウレベルの判定を行い、トランスを介して、時間測定部に判定結果を与えるので、時間測定は低電圧で測定することができる。従って、時間測定における精度の劣化を抑えることができる。
【００１４】
請求項４によれば、オフセット電圧発生部のオフセット電圧により、被試験対象、判定部、トランスの１次巻線のコモン電圧を与えているので、判定部では、低電圧小信号による判定を行うことができる。つまり、判定部の内部回路が高速動作可能に構成でき、被試験対象が高速信号出力でも試験を行うことができる。
【００１５】
さらに、請求項６によれば、判定部の電源としてＤＣ／ＤＣコンバータを設けることにより、判定部を他の回路部分に対して絶縁することができて作業の安全性を確保できるとともに、このＤＣ／ＤＣコンバータの出力系統にオフセット電圧を重畳させることで判定部内の信号を低電圧小信号として扱うことができ、判定部を構成するデバイスとして高速デバイスを用いることができる。
【発明を実施するための最良の形態】
【００１６】
以下本発明を図面を用いて詳細に説明する。図１は本発明の一実施例を示した構成図である。
【００１７】
図１において、ＤＵＴ１は例えばデジタルアンプで、高電圧のパルス信号を出力する。判定部２にはＤＵＴ１のパルス信号が入力され、ハイレベル、ロウレベルの閾値電圧により、ハイレベル、ロウレベルを判定する。
【００１８】
判定部２は、バッファ２１〜２３、比較器２４，２５、抵抗Ｒ１〜Ｒ４、シリコンダイオードＤ１〜Ｄ４から構成される。バッファ２１には、ＤＵＴ１の出力が入力される。バッファ２２，２３は、それぞれハイレベル、ロウレベルの閾値電圧が入力される。抵抗Ｒ１は、一端がバッファ２２の出力端に接続される。抵抗Ｒ２，Ｒ３は、一端がバッファ２１の出力端に接続される。抵抗Ｒ４は、一端がバッファ２３の出力端に接続される。比較器２４は、反転入力端子がコモン電圧に接続され、非反転入力端子が抵抗Ｒ１，Ｒ２の他端に接続される。比較器２５は、反転入力端子がコモン電圧に接続され、非反転入力端子が抵抗Ｒ３，Ｒ４の他端に接続される。ここで、抵抗Ｒ１〜４は同一抵抗値である。シリコンダイオードＤ１は、アノードがコモン電圧に接続され、カソードが比較器２４の非反転入力端子に接続される。シリコンダイオードＤ２は、アノードが比較器２４の非反転入力端子に接続され、カソードがコモン電圧に接続される。シリコンダイオードＤ３は、アノードがコモン電圧に接続され、カソードが比較器２５の非反転入力端子に接続される。シリコンダイオードＤ４は、アノードが比較器２５の非反転入力端子に接続され、カソードがコモン電圧に接続される。
【００１９】
トランス３は判定部２の判定結果が入力されものであり、パルストランス３１，３２からなる。パルストランス３１，３２の１次側巻線には、それぞれ比較器２４，２５の出力端が接続される。
【００２０】
ＩＣテスタ４は、時間測定部４１、閾値電圧発生部４２，４３、オフセット電圧発生部４４等から構成されるものであり、トランス３の出力が入力される。時間測定部４１は、パルストランス３１，３２の２次側巻線に接続され、低電圧信号で時間測定を行う。閾値電圧発生部４２，４３は、それぞれ、ハイレベル、ロウレベルの閾値電圧を出力する。オフセット電圧発生部４４は、ＤＵＴ１、判定部２、トランス３の１次巻線のコモン電圧として、オフセット電圧を与える。絶縁増幅器５，６は、それぞれ閾値電圧発生部４２，４３の出力が入力され、バッファ２２，２３に出力する。これらにより、一点破線で示すように絶縁されている。
【００２１】
このような装置の動作を図２を用いて説明する。オフセット電圧発生部４４は、０〜１２０Ｖのオフセット電圧をコモン電圧として与える。そして、閾値電圧発生部４２，４３は、ハイレベルまたはロウレベルの判定レベルに対して、正負反対の極性の電圧を発生する。この電圧は、絶縁増幅器５，６を介して、判定部２に出力される。判定部２のバッファ２２，２３は、絶縁増幅器５，６の電圧を受けて負荷変動に対して一定化し、それぞれ抵抗Ｒ１，Ｒ４を介して比較器２４，２５に出力する。
【００２２】
そして、ＤＵＴ１は、オフセット電圧発生部４４のオフセット電圧によりコモン電圧が押し上げられることによりオフセット電圧が重畳され、図２（ａ）に示すように、高電圧のパルス信号を出力する。この出力は判定部２のバッファ２１に入力され、負荷変動に対して一定化され、抵抗Ｒ２，Ｒ３に出力される。抵抗Ｒ１，Ｒ２の分圧により、ハイレベル閾値電圧とＤＵＴ１の出力電圧との中点の電圧が比較器２４に入力される。同様に、抵抗Ｒ３，Ｒ４の分圧により、ロウレベル閾値電圧とＤＵＴ１の出力電圧との中点の電圧が比較器２５に入力される。
【００２３】
それぞれの比較器２４，２５は、コモン電圧と比較し、それぞれ、図２（ｂ）、（ｃ）に示すように、ハイレベル、ロウレベルのタイミング信号をトランス３に出力する。トランス３のパルストランス３１，３２は、比較器２４，２５の出力を１次側巻線に入力し、２次側巻線より時間測定部４１に出力する。時間測定部４１は、比較器２５の出力の立ち上がりと比較器２４の出力の立ち上がりとの時間差を測定する。そして、時間測定部４１は、比較器２４の出力の立ち下がりと比較器２５の出力の立ち下がりとの時間差を測定する。この時間測定の結果により、ＤＵＴ１の良否判定を行う。
【００２４】
このように、判定部２でＤＵＴ１のハイレベル、ロウレベルの判定を行い、トランス３を介して時間測定部４１に判定結果を与えるので、判定時は高電圧で判定でき、時間測定は低電圧で測定することができる。従って、時間測定における精度劣化を抑えることができる。つまり、ＤＵＴ１の良否判定を正確に行える。
【００２５】
また、オフセット電圧発生部４４のオフセット電圧により、ＤＵＴ１、判定部２、トランス３の１次巻線のコモン電圧を与えているので、判定部２では、低電圧小信号による判定を行うことができる。つまり、判定部２の内部回路が高速動作可能に構成でき、ＤＵＴ１が高速信号出力でも試験を行うことができる。
【００２６】
また、ダイオードＤ１〜Ｄ４を設け、ダイオードクランプを構成し、比較器２４，２５への入力レベルを制限することができるので、入力信号の変動を抑えることができ、遅延時間を抑制できる。従って、測定精度の劣化を抑えることができる。
【００２７】
また、判定部２は、ＩＣテスタ４外のパフォーマンスボード、ＤＵＴボード等に搭載され、外部にでているが、絶縁されているので、作業の安全性を確保できる。
【００２８】
なお、実施例ではオフセット電圧発生部４４がＩＣテスタ４内で絶縁されている構成を示したが、本発明はこれに限定されるものではない。例えば、ＩＣテスタ４外にＤＣ／ＤＣコンバータを設けて、オフセット電圧を発生する構成でもよい。そして、このＤＣ／ＤＣコンバータにより、判定部２を構成するバッファ２１〜２３、比較器２４，２５に電源電圧を同時に与える構成にする。
【００２９】
このように構成することにより、判定部を他の回路部分に対して絶縁することができて作業の安全性を確保できるとともに、このＤＣ／ＤＣコンバータの出力系統にオフセット電圧を重畳させることで判定部内の信号を低電圧小信号として扱うことができ、判定部を構成するデバイスとして高速デバイスを用いることができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施例を示した構成図である。
【図２】図１に示す装置の動作を示したタイミングチャートである。
【符号の説明】
【００３１】
１  ＤＵＴ
２  判定部
２４，２５  比較器
３  トランス
４１  時間測定部
４２，４３  閾値電圧発生部
４４  オフセット電圧発生部
５，６  絶縁増幅器
【図１】
2006214827.tif 000003
【図２】
2006214827.tif 000004