(57)【要約】【課題】  周波数変換効率が高く、小形で簡単な構成のミキサ回路を提供する。【解決手段】  ミキサ回路において、ＬＯ信号を位相差πの第２，第３の信号に変換する分配回路１４と、第２，第３の信号が入力される第１ＨＥＭＴ１８ａ、第２ＨＥＭＴ１８ｂとを有する半導体素子部１８と、ＲＦ信号端子２０と低域フィルター回路２２を介して接続されたＩＦ信号端子２４とを第１ＨＥＭＴ１８ａ、第２ＨＥＭＴ１８ｂの出力端子を相互に接続する接続部１８ｃに接続するとともに、第１ＨＥＭＴ１８ａおよび第２ＨＥＭＴ１８ｂの入力端子の少なくとも一方の前置部に、第２の信号と第３の信号との間の位相差と設定された位相差πとの偏差を補償する第１位相調整回路１６を配設した。【選択図】        図１
2006050472.tif 000002
【特許請求の範囲】
【請求項１】
第１の信号が入力される第１の信号端子と、
この第１の信号端子に接続された入力端部と第１、第２の出力端部とを有するとともに上記第１の信号を設定された位相差πの第２，第３の信号に変換しこの第２，第３の信号を上記第１、第２の出力端部から出力する分配回路と、
この分配回路の第１、第２の出力端部と個別にその入力端子が接続され、その出力端子が互いに接続された第１、第２の半導体素子を有する半導体素子部と、
この半導体素子部の上記第１の半導体素子の入力端子の前置部および上記第２の半導体素子の入力端子の前置部の少なくとも一方に配設され、上記第２の信号と第３の信号との間の位相差と設定された位相差πとの偏差を補償する第１の位相調整回路と、
上記第１、第２の半導体素子の出力端子を接続する接続部に接続された第２の信号端子と、
上記接続部に所定の帯域フィルター回路を介して接続された第３の信号端子と、
を備えたミキサ回路。
【請求項２】
第２の信号端子に第４の信号が入力され、帯域フィルター回路が低域フィルター回路で、第３の信号端子から第５の信号が出力されるとともに第５の信号が第１の信号の周波数と第４の信号の周波数とに規定された信号であることを特徴とする請求項１記載のミキサ回路。
【請求項３】
第１の信号の中心周波数が、第４の信号の周波数の１／（２ｎ）（ｎは正の整数）に近接した周波数を有することを特徴とする請求項２記載のミキサ回路。
【請求項４】
分配回路がバラン回路を含み、このバラン回路が一端に入力端部が接続された第１の線路とこの第１の線路に並行して配設され所定の位置において接地され一端が第１の出力端部と接続された第２の線路と上記第１の線路に並行して配設され所定の位置において接地され一端が第２の出力端部と接続された第３の線路とを備えたことを特徴とする請求項１ないし３のいずれか１項に記載のミキサ回路。
【請求項５】
バラン回路の第１の線路、第２の線路、および第３の線路の一部に屈曲部を備えたことを特徴とする請求項４記載のミキサ回路。
【請求項６】
分配回路が、一端が接地され他端が入力端部に接続された第１の線路とこの第１の線路に並行して配設され上記第１の線路の接地端に近接した一端が第１の出力端部に接続され他端が第２の出力端部に接続された第２の線路とを有するランゲカプラ、およびこのランゲカプラの上記第２の出力端部側に配設されたπ／２の電気長を有する第２の位相調整回路を含むことを特徴とする請求項１ないし３のいずれか１項に記載のミキサ回路。
【請求項７】
半導体素子部の第１、第２の半導体素子がトランジスタ素子であって、入力端子が上記トランジスタ素子の制御端子とされ、出力端子が上記トランジスタ素子の第１の端子とされ、それぞれのトランジスタ素子の第２の端子が接地されたことを特徴とする請求項１ないし６のいずれか１項に記載のミキサ回路。
【請求項８】
トランジスタ素子が複数の制御端子を有するとともに、上記トランジスタ素子が一体的に形成されたことを特徴とする請求項７記載のミキサ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ミキサ回路に関するもので、特に、電子機器、無線通信用などのマイクロ波帯、ミリ波帯の通信機器に用いられるミキサ回路に関する。
【背景技術】
【０００２】
近年、マイクロ波帯、ミリ波帯において使用される通信機器はますます小形で高出力な機器が要求され、これに伴って周波数変換効率の高いミキサ回路が求められるようになってきた。
ミキサ回路の一例として、バランス型ミキサ回路がある。バランス型ミキサ回路は、逆相分配回路、例えばマーチャントバラン（Marchand balun）を介して局部発振信号（以下、ＬＯ信号という）が位相差π（１８０°）の２つの信号に分配されて２つのダイオードに個別に入力され、この２つのダイオードの他方の端子が接続させるとともにこの接続点に高周波信号（以下、ＲＦ信号という）が入力され、この２つのダイオードの接続点から低域フィルターを介して、中間周波信号（以下ＩＦ信号という）が取り出されるものである。
【０００３】
公知のミキサ回路として、使用されるマーチャントバランが設計周波数の略１／８波長の結合伝送線路２つから構成され、その平衡端子に１／４波長の線路を接続することによりミキサダイオード側から見た伝送線路長を長くし、インピーダンスを下げ整合性を高めた例が開示されている。またマーチャントバランの略１／８波長の結合伝送線路を通常の１／４波長短絡伝送線路２つから構成した例が開示されている。（例えば、特許文献１、段落番号［００１５］、［００２３］〜［００２５］、図５、図６参照）。
また公知のバラン補償のための回路として、バランの平衡側でバランのポートの一つと直列に、伝送ラインや誘導性集中素子および容量性集中素子などの振幅・位相補償回路を追加することと、これを増幅回路に使用した例が開示されている（例えば、特許文献２、段落番号［０００５］、［００１４］、図１〜図３参照）。
【０００４】
さらに公知のマイクロ波バラン回路として、プッシュプル型ＦＥＴ増幅器におけるバラン回路の分配位相変換時の位相偏差を補正するために、ケーブル外導体に位相偏差補償用外導体ラインを設けた例が開示されている（例えば、特許文献３、段落番号［０００５］、［００１５］、図２参照）。
さらに公知技術として、トランジスタをミキサダイオードとして使用したミキサ回路の例が開示されている（例えば非特許文献１の図１、および非特許文献２の図２）。
【０００５】
【特許文献１】特開平８−２６５０４８号公報
【特許文献２】特開平７−１３１２７７号公報
【特許文献３】特開平１１−３３０８０９号公報
【非特許文献１】H. Zirath et al.,   An ultra wideband millimeterwave balanced resistive mixer, based on a double deltadoped 140nm AlGaAs-InGaAs-GaAs HEMT-MMIC process    APMC 2002 Digest WE0F-32
【非特許文献２】A R Barnes et al.,   A comparison of W-band monolithic resistive mixer architectures    IMS 2002 Digest TH4A-5
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、バランス型ミキサ回路に用いられるマーチャントバランには、ＬＯ信号の波長をλとすると、２分の１波長（以下λ／２、のように表記する。）の長さの結合線路が必要になる。このためにＬＯ信号の中心周波数によっては結合線路が長くなり、チップサイズの制限上回路基板におけるマーチャントバランの配置が制約される。また場合によってマーチャントバランを直線的な結合線路ではなく複雑に屈曲した結合線路を用いて構成することが必要となる。
例えば、マイクロ波回路によく用いられるＧａＡｓ基板においては、３８ＧＨｚ帯のＬＯ信号についてのマーチャントバランの結合線路の長さは１．２ｍｍ（λ／２）であるが、１９ＧＨｚ帯のＬＯ信号においてはマーチャントバランの結合線路の長さは２．４ｍｍになりチップサイズの制限上結合線路を折り曲げて配置せざるを得ないということが生じる。
【０００７】
特にミリ波帯においてはマーチャントバランの結合線路の配置の制約や複雑に屈曲した結合線路を構成すると、場合によってはマーチャントバランから出力される２つの信号の位相差が正しく１８０°にならず位相差の偏倚が発生し、また振幅も等振幅にならない場合が生じる。そして逆相の２つの信号が等振幅・位相差πという条件から偏倚すると周波数変換効率が低下するという問題点があった。
またチップサイズの縮小に伴って、このような逆相信号を発生させる分配回路の設計・製造の自由度が低下し、延いてはチップの歩留まりが低下するという問題点があった。
この発明は上記の問題点を解決するためになされたもので、第１の目的は周波数変換効率が高く、小形で簡単な構成のミキサ回路を提供することである。
【課題を解決するための手段】
【０００８】
この発明に係るミキサ回路は、第１の信号が入力される第１の信号端子と、この第１の信号端子に接続された入力端部と第１、第２の出力端部とを有するとともに第１の信号を設定された位相差πの第２，第３の信号に変換しこの第２，第３の信号を第１、第２の出力端部から出力する分配回路と、この分配回路の第１、第２の出力端部と個別にその入力端子が接続され、その出力端子が互いに接続された第１、第２の半導体素子を有する半導体素子部と、この半導体素子部の第１の半導体素子の入力端子の前置部および第２の半導体素子の入力端子の前置部の少なくとも一方に配設され、第２の信号と第３の信号との間の位相差と設定された位相差πとの偏差を補償する第１の位相調整回路と、第１、第２の半導体素子の出力端子を接続する接続部に接続された第２の信号端子と、接続部に所定の帯域フィルター回路を介して接続された第３の信号端子と、を備えたものである。
【発明の効果】
【０００９】
この発明に係るミキサ回路においては、第１の位相調整回路を備えたことにより、分配回路の構成上発生する場合がある、第２の信号と第３の信号との間の位相差と位相差πとの偏差を零に近づけることが可能となり、また第２の信号と第３の信号との振幅差も零に近づけることが可能となり、周波数変換効率を高くすることができる。
【発明を実施するための最良の形態】
【００１０】
以下の説明においては、一例としてＬＯ信号とＲＦ信号の差信号を取り出すダウンコンバータについて説明する。
実施の形態１．
図１はこの発明の一実施の形態に係るミキサ回路の回路図である。
図１において、ミキサ回路としてのバランス型ミキサ回路１０が示されている。このバランス型ミキサー回路１０は例えば障害物などの検知に用いられる７６ＧＨｚ帯の車載用レーダの受信用ミキサー回路とか、６０ＧＨｚ帯の無線通信用のミキサ回路などに使用される。
【００１１】
バランス型ミキサ回路１０は、ＬＯ信号が入力されるＬＯ信号端子１２とこのＬＯ信号端子１２から入力されたＬＯ信号を２つの逆相信号に変換する分配回路１４と、この分配回路１４から出力される２つの信号の間の位相差が設定された位相差πから偏倚した偏差Δθを零に近づけるために補償する第１位相調整回路１６と、この第１位相調整回路１６を介して分配回路１４に接続される半導体素子部１８と、この半導体素子部１８に印加されるＲＦ信号が入力されるＲＦ信号端子２０と、低域フィルター回路２２を介して半導体素子部１８に接続され、ＩＦ信号が出力されるＩＦ信号端子２４を備えている。
さらにこの実施の形態１においては、半導体素子部１８の半導体素子としてトランジスタが使用されているので、そのゲートバイアス電圧Ｖggを印加するためのゲートバイアス端子２６が配設され、これが帯域フィルタ回路２８を介してトランジスタの制御端子側に接続されている。
【００１２】
図２はこの発明の一実施の形態に係るミキサ回路の分配回路の一例の回路図である。
分配回路１４としてのバラン１４１は、ＬＯ信号の波長をλLOとすると略λLO／２の電気長を有する第１の線路としてのλ／２結合線路１４ａと、このλ／２結合線路１４ａに並行し略λLO／４の電気長を有する第２の線路としての第１λ／４結合線路１４ｂと、λ／２結合線路１４ａに並行し略λLO／４の電気長を有し、λ／２結合線路１４ａの中央部に対して第１λ／４結合線路１４ｂと対称的に配設された第３の線路としての第２λ／４結合線路１４ｃとから構成されている。
λ／２結合線路１４ａの一端はＬＯ信号端子１２に接続された入力端部１４ｄに接続されている。
第１λ／４結合線路１４ｂは、λ／２結合線路１４ａの一端部に隣接する側の一端において接地され、λ／２結合線路１４ａの中央部に隣接する他端が第１出力端部１４ｅに接続されている。
第２λ／４結合線路１４ｃは、λ／２結合線路１４ａのもう一つの一端部に隣接する側の一端において接地され、λ／２結合線路１４ａの中央部に隣接する他端が第２出力端部１４ｆに接続されている。
【００１３】
図１において、分配回路１４の第１出力端部１４ｅは直流遮断のためのキャパシタ３０を介して半導体素子部１８の第１の半導体素子としての第１ＨＥＭＴ１８ａのゲート端子に接続されている。また分配回路１４の第２出力端部１４ｆは第１位相調整回路１６に接続され、この第１位相調整回路１６から直流遮断のためのキャパシタ３２を介して半導体素子部１８の第２の半導体素子としての第２ＨＥＭＴ１８ｂのゲート端子に接続されている。
分配回路１４から出力される２つの信号の間の位相差が設定された位相差πから偏差Δθだけ偏倚する場合には、第１位相調整回路１６は、例えばΔθの電気長を有する伝送線路で構成される。
第１出力端部１４ｅから出力され第１ＨＥＭＴ１８ａのゲート端子に入力される信号を第２の信号としてのＬＯ1信号とし、第２出力端部１４ｆから出力され第２ＨＥＭＴ１８ｂのゲート端子に入力される信号を第３の信号としてのＬＯ2信号とした場合に、ＬＯ2信号の位相がＬＯ1信号よりも位相差πから偏倚した偏差Δθだけ遅れる場合には、図１のように第２出力端部１４ｆと第２ＨＥＭＴ１８ｂのゲート端子との間にΔθの電気長を有する伝送線路で構成される第１位相調整回路１６が配設され、ＬＯ2信号がＬＯ1信号よりもΔθ進む場合には第１出力端部１４ｅと第１ＨＥＭＴ１８ａのゲート端子との間にΔθの電気長を有する伝送線路で構成される第１位相調整回路１６が配設される。
【００１４】
図３はこの発明の一実施の形態の変形例に係るミキサ回路の回路図である。
図３においては、第１出力端部１４ｅと第１ＨＥＭＴ１８ａのゲート端子との間に第１位相調整回路１６ａを、また第２出力端部１４ｆと第２ＨＥＭＴ１８ｂのゲート端子との間に第１位相調整回路１６ｂをそれぞれ配設して、ＬＯ1信号およびＬＯ2信号を各々調整する例を示している。
ＬＯ2信号がＬＯ1信号より中心周波数において位相差πから偏倚した偏差Δθだけ遅れる場合には、第２出力端部１４ｆと第２ＨＥＭＴ１８ｂのゲート端子との間に第１位相調整回路１６ｂとしてθ2の電気長を有する線路を、また第１出力端部１４ｅと第１ＨＥＭＴ１８ａのゲート端子との間に第１位相調整回路１６ａとしてθ1の電気長を有する線路をそれぞれ接続し、Δθ＝θ2−θ1を満足するように設定すれば、Δθの遅れを零に近づけることができる。
またＬＯ2信号がＬＯ1信号より中心周波数において位相差πから偏倚した偏差Δθだけ進む場合には、Δθ＝θ1−θ2を満足するように設定すれば、Δθの進みを零に近づけることができる。
【００１５】
図１において、半導体素子部１８は並列に接続された第１ＨＥＭＴ１８ａおよび第２ＨＥＭＴ１８ｂを有している。第１ＨＥＭＴ１８ａのゲート端子にＬＯ1信号が入力され、また第２ＨＥＭＴ１８ｂのゲート端子にＬＯ2信号が入力される。
第１ＨＥＭＴ１８ａおよび第２ＨＥＭＴ１８ｂのソース端子はともに接地されるとともに、ドレイン端子が相互に、例えば接続部１８ｃで接続されている。
第１ＨＥＭＴ１８ａおよび第２ＨＥＭＴ１８ｂ各々のゲート端子には帯域フィルタ回路２８を介して接続されたゲートバイアス端子２６からバイアス電圧Ｖggが印加される。
帯域フィルタ回路２８は、ＬＯ信号と分波するために、ＬＯ信号の波長をλLOとすると、λLO／４の電気長を有するショートスタッブ２８ａを含んでいる。
第２の信号端子としてのＲＦ信号端子２０は、半導体素子部１８の接続部１８ｃにキャパシタ３４を介して接続されて、第４の信号としてのＲＦ信号が接続部１８ｃに印加される。
また第３の信号端子としてのＩＦ信号端子２４は、帯域フィルタ回路としての低域フィルター回路２２を介して半導体素子部１８の接続部１８ｃに接続されている。ＩＦ信号端子２４からは第５の信号としてのＩＦ信号が出力される。
【００１６】
図４はこの発明の一実施の形態に係る低域フィルター回路の回路構成図である。
図４において、低域フィルター回路２２はＲＦ信号と分波するために、ＲＦ信号の波長をλRFとすると、λRF／４の電気長を有するショートスタブ２２ａが含まれている。
伝送線路３６に形成されたλRF／４の電気長を有するショートスタブ２２ａが、このショートスタブ２２ａの先端に隣接して配設されたキャパシタ２２ｂの上電極２２ｂ1とエアブリッジ２２ｃにより接続されている。
キャパシタ２２ｂの下電極２２ｂ2はバイアホール２２ｄを介して回路基板３７裏面の下地金属（図示せず）と接続され、接地されている。
またキャパシタ２２ｂの上電極２２ｂ1と線路３８はエアブリッジ２２ｅにより接続され、この線路３８がＩＦ信号端子２４である端子パッドに接続している。
先に述べたゲートバイアス端子２６に接続されている帯域フィルタ回路２８の回路構成も、基本的に低域フィルタ回路２２と同じ回路構成である。ただ相異する点は帯域フィルタ回路２８がλLO／４の電気長を有するショートスタッブ２８ａを使用していることである。
【００１７】
次にバランス型ミキサ回路１０の動作について説明する。
バランス型ミキサ回路１０は、ＲＦ信号（周波数ｆRF）とＬＯ信号（周波数ｆLO）を入力し、ＩＦ信号（周波数ｆIF）を出力するものである。
ＬＯ信号端子１２からＬＯ信号が入力され、入力端部１４ｄを介して分配回路１４に入力される。この分配回路１４により等振幅で位相差πを有する逆相信号を発生させ、分配回路１４の第１出力端部１４ｅおよび第２出力端部１４ｆから位相差πを持った２つの信号、ＬＯ1信号とＬＯ2信号が出力される。
この２つの信号の振幅や位相差は、チップの小形化に伴って分配回路１４のλ／２結合線路１４ａ、第１λ／４結合線路１４ｂおよび第２λ／４結合線路１４ｃの形状や配置や形成の精度によっては正確に等振幅でかつ位相差がπにならない場合が生じる。
【００１８】
このために分配回路１４と半導体素子部１８との間に第１位相調整回路１６を配設することにより、分配回路１４から出力される２つの信号の間の位相差ができるだけπに近づくように、すなわち位相差πから偏倚した偏差Δθを零にするように、また等振幅に近づくように調整される。
第１位相調整回路１６により振幅や位相差の調整が施された２つの信号は、半導体素子部１８の第１ＨＥＭＴ１８ａおよび第２ＨＥＭＴ１８ｂのゲート端子に入力される。
一方、第１ＨＥＭＴ１８ａおよび第２ＨＥＭＴ１８ｂの出力側であるドレイン端子は相互に接続され、接続部１８ｃにＲＦ信号が印加される。
【００１９】
この時、半導体素子部１８の入出力両端に、すなわち第１ＨＥＭＴ１８ａおよび第２ＨＥＭＴ１８ｂのゲート端子側と接続部１８ｃとに、ＲＦ信号とＬＯ信号の混合波が発生する。混合波の周波数をｆoutとすると、
ｆout＝ｍｆRF±ｎｆLO  ・・・・・（１）
となる。ここでｍ、ｎは整数である。
ｆoutのうち、バランス型ミキサ回路１０を基本波ミキサとして使用する場合には、周波数ｆIFが、
ｆIF＝ｆRF−ｆLO・・・・・・・・・（２）
となる信号を、低域フィルター回路２２を通してＩＦ信号として取り出すものである。
例えばバランス型ミキサ回路１０において、ＬＯ信号の周波数をｆLO＝７６ＧＨｚとし、ＲＦ信号の周波数をｆRF＝７６．０００１ＧＨｚとし、ＬＯ信号の周波数ｆLOとＲＦ信号の周波数ｆRFとを近接させることにより、例えばｆIF＝１００ｋＨｚのＩＦ信号を、周波数変換効率が高い状態で、取り出すことができる。
【００２０】
またバランス型ミキサ回路１０を偶高調波ミキサとして使用する場合には、周波数ｆIFが、
ｆIF＝ｆRF−２ｎｆLO・・・・・・・・・（３）
となる信号を、低域フィルター回路２２を通してＩＦ信号としてを取り出すものである。  ここでｎは整数である。
ただｎが高次になるほど周波数変換利得が小さくなるので、通常はｎ＝１として偶高調波ミキサが構成される。ここでもｎ＝１の場合で説明すると、
【００２１】
例えば、バランス型ミキサ回路１０において、ＬＯ信号の周波数をｆLO＝３８ＧＨｚとし、ＲＦ信号の周波数をｆRF＝７６．０００１ＧＨｚとして入力することにより、例えばｆIF＝１００ｋＨｚのＩＦ信号を、周波数変換効率が高い状態で、取り出すことができる。
このように、偶高調波ミキサでは、ＬＯ信号の周波数ｆLOとＲＦ信号の周波数ｆRFとの間で、式（４）の関係が成立する。
ｆLO＝ｆRF／（２ｎ）・・・・・・・（４）
高周波数のＬＯ信号は発生させるのが困難な場合があるので、ｆRF／（２ｎ）に周波数を低くすることができるので、特にミリ波帯のシステムとして偶高調波ミキサが構成される。
【００２２】
このようにバランス型ミキサ回路１０においては、基本波ミキサおよび偶高調波ミキサのいずれの場合においても、第１位相調整回路１６を備えているので、第１位相調整回路１６のインピーダンスを調整することにより、分配回路１４から出力されるＬＯ1信号とＬＯ2信号の２つの信号の間の位相差と設定された位相差πとの偏差Δθを零に近づけることができる。また２つの信号の間の振幅差をも０ｄＢに近づけている。
従って、ＲＦ信号とＬＯ信号の混合波を発生させ、ＩＦ信号を取り出すときに、変換損失を最小にすることができ、周波数変換効率の高いバランス型ミキサ回路を構成することができる。
【００２３】
図５はこの発明の一実施の形態に係るミキサ回路に使用される半導体素子部の他の一例の回路図である。
図５において示された半導体素子部１８は、個別のトランジスタである第１ＨＥＭＴ１８ａおよび第２ＨＥＭＴ１８ｂに変えて、デュアルゲートＦＥＴ１８ｄとしたものである。
デュアルゲートＦＥＴ１８ｄの第１ゲート端子ｇ１が分配回路１４の第１出力端部１４ｅと接続されて、ＬＯ1信号が入力される。
また第２ゲート端子ｇ２が第１位相調整回路１６に接続され、この第２ゲート端子ｇ２にＬＯ2信号が入力される。
デュアルゲートＦＥＴ１８ｄのソース端子は接地され、ドレイン端子はＲＦ信号端子２０およびＩＦ信号端子２４が接続される。
従ってデュアルゲートＦＥＴ１８ｄは図１のバランス型ミキサ回路１０における第１ＨＥＭＴ１８ａおよび第２ＨＥＭＴ１８ｂを使用した半導体素子部１８と代替可能である。  このようなデュアルゲートＦＥＴ１８ｄを使用することにより、半導体素子部１８の専有面積を小さくすることができるので、チップを小型化することができる。
【００２４】
図６はこの発明の一実施の形態に係るミキサ回路に使用される半導体素子部の他の一例の回路図である。
図６の半導体素子部はトランジスタに変えて逆並列に接続されたダイオード１８ｅ及びダイオード１８ｆにより構成されている。ダイオード１８ｅはそのアノードが分配回路１４の第１出力端部１４ｅと接続されて、このアノードにＬＯ1信号が入力される。またダイオード１８ｆのカソードは第１位相調整回路１６に接続され、このカソードにＬＯ2信号が入力される。ダイオード１８ｅのカソードとダイオード１８ｆのアノードは接続部１８ｃで接続され、この接続部１８ｃはＲＦ信号端子２０およびＩＦ信号端子２４が接続される。
従ってこのダイオードを使用した半導体素子部１８は図１のバランス型ミキサ回路１０におけるトランジスタを使用した半導体素子部１８と代替可能である。ただしこの場合には、バイアス電圧Ｖggを印加するためのバイアス端子２６および帯域フィルタ回路２８からなるゲートバイアス回路は不要である。
【００２５】
図７はこの発明の一実施の形態に係るミキサ回路に使用される分配回路の他の一例の回路図である。
図７に示されたバラン１４２は、ＬＯ信号の波長をλLOとすると略λLO／２の電気長を有する第１の線路としてのλ／２結合線路１４ａと、このλ／２結合線路１４ａに並行し略λLO／４の電気長を有する第２の線路としての第１λ／４結合線路１４ｂと、λ／２結合線路１４ａに並行し略λLO／４の電気長を有し、λ／２結合線路１４ａの中央部に対して第１λ／４結合線路１４ｄと対称的に配設された第３の線路としての第２λ／４結合線路１４ｃとから構成されている点はバラン１４１と同じである。
しかしこのバラン１４２では、例えばＬＯ信号の周波数が低くなると、λLOの電気長は長くなってλ／２結合線路１４ａを直線的に配置すると、チップサイズを大きくしてしまうので、専有面積を小さくするために、複数の屈曲部１４ｇを有する形状にしてバランを形成したものである。
【００２６】
バラン１４２のλ／２結合線路１４ａは複数の屈曲部１４ｇを備え、切欠のある環状に配置され、切欠とλ／２結合線路１４ａの中央部とを結ぶ線分に対して、対称の形状になるように線路が配置されている。従って切欠を挟んで、λ／２結合線路１４ａの２つの端部が対向して配置され、切欠に隣接するλ／２結合線路１４ａの一方の一端が入力端部１４ｄに接続されている。
第１λ／４結合線路１４ｂと第２λ／４結合線路１４ｃはλ／２結合線路１４ａに並行して、λ／２結合線路１４ａの外側に配置されている。
第１λ／４結合線路１４ｂと第２λ／４結合線路１４ｃもλ／２結合線路１４ａの切欠とλ／２結合線路１４ａの中央部とを結ぶ線分に対して、対称に配置されている。
第１λ／４結合線路１４ｂと第２λ／４結合線路１４ｃはともにλ／２結合線路１４ａの２つの端部に隣接するそれぞれの端部において接地され、λ／２結合線路１４ａの中央部に隣接する端部において、第１λ／４結合線路１４ｂは第１出力端部１４ｅに接続され、第２λ／４結合線路１４ｃは第２出力端部１４ｆに接続されている。
【００２７】
このように複数の屈曲部１４ｇを有するバラン１４２を用いて、分配回路１４とした場合には、屈曲部におけるλ／２結合線路１４ａと第１λ／４結合線路１４ｂとの結合度、またはλ／２結合線路１４ａと第２λ／４結合線路１４ｃとの結合度が正確に評価し難い。このために分配回路１４から出力される逆相を持ったＬＯ1信号とＬＯ2信号の位相差を正確にπにすることは困難になる。
しかしながらバランス型ミキサー回路１０においては、第１位相調整回路１６が挿入されており、これによって分配回路１４から出力されるＬＯ1信号とＬＯ2信号との間の位相差と設定された位相差πとの偏差Δθを零に近づけることがができ、また振幅差も０ｄＢに調整することができる。
【００２８】
図８はこの発明の一実施の形態に係るミキサ回路に使用される分配回路の他の一例の回路図である。
図８に示された分配回路１４には、ランゲカップラ１４３とπ／２の電気長を有する第２位相調整回路１４４とを含んでいる。
ランゲカップラ１４３は第１の線路としての複数の第１λ／４結合線路１４ｈと第２の線路としての複数の第２λ／４結合線路１４ｉが、１本ずつ交互に配設され、図８のランゲカップラ１４３においては、第１λ／４結合線路１４ｈの両端においてエアブリッジ１４ｊにより第１λ／４結合線路１４ｈが相互に接続されている。
この第１λ／４結合線路１４ｈの共通に接続された一端は接地され、第１λ／４結合線路１４ｈの共通に接続された他端はＬＯ信号端子１２に接続された入力端部１４ｄに接続されている。
【００２９】
第２λ／４結合線路１４ｉはその端部それぞれが共通接続線に接続されている。いま第１λ／４結合線路１４ｈの接地端に隣接する方を第１共通接続線１４ｋとし、第１λ／４結合線路１４ｈの入力端部１４ｄに接続されている一端に隣接する方を第２共通接続線１４ｍとすれば、第１共通接続線１４ｋは分配回路１４の第１出力端部１４ｅに接続され、第２共通接続線１４ｍは第２位相調整回路１４４を介して第２出力端部１４ｆに接続されている。
第２位相調整回路１４４は、例えばπ／２の電気長を有する伝送線路で構成されている。
ランゲカップラ１４３は、第２共通接続線１４ｍからの出力信号と第１共通接続線１４ｋからの出力信号との位相差はπ／２であるが、第２共通接続線１４ｍに第２位相調整回路１４４を接続することにより、第１出力端部１４ｅからのＬＯ1信号と第２出力端部１４ｆからのＬＯ2信号との位相差をπにしている。
【００３０】
しかしながらランゲカップラ１４３では複雑な形状に形成する必要があるので、分配回路１４から出力されるＬＯ1信号とＬＯ2信号との位相差を正確にπにすることは困難になる。しかしながらバランス型ミキサー回路１０においては第１位相調整回路１６が挿入されており、これによって分配回路１４から出力されるＬＯ1信号とＬＯ2信号との間の位相差と設定された位相差πとの偏差Δθを零に近づけることができ、また振幅差も０ｄＢに調整することができる。
なお第２位相調整回路１４４のπ／２の電気長を有する線路と第１位相調整回路１６の線路とを一体的に構成してもかまわない。
【００３１】
以上のようにこの発明に係るミキサ回路においては、第１の信号を位相差πの第２，第３の信号に変換する分配回路と、第２，第３の信号が入力される第１、第２の半導体素子を有する半導体素子部と、第２の信号端子と所定の帯域フィルター回路を介して接続された第３の信号端子とを第１、第２の半導体素子の出力端子を相互に接続する接続部に接続するとともに、第１の半導体素子の入力端子および第２の半導体素子の入力端子の少なくとも一方の前置部に、第２の信号と第３の信号との間の位相差と設定された位相差πとの偏差を補償する第１の位相調整回路を配設したものである。
この構成により分配回路の構成上発生する、第２の信号と第３の信号との間の位相差と位相差πとの偏差を零に近づけるとともに第２の信号と第３の信号の振幅を等振幅に近づけることが可能となり、周波数変換効率を高くすることができる。延いては第１の位相調整回路を配設するという簡単な構成で、周波数変換効率が高く、小形のミキサ回路を提供することが可能となる。また分配回路の設計・製造の自由度を高めることができ、延いてはチップの歩留まりを高めることができる。
【００３２】
なお以上の説明において、トランジスタとしてＨＥＭＴを用いるミキサ回路について説明したが、ＨＥＭＴに限らずＦＥＴ、ＨＢＴでもかまわない。
またＬＯ信号をゲート端子側から、ＲＦ信号をドレイン端子側から入力する例について説明したが、ＬＯ信号をドレイン端子側から入力し、ＲＦ信号をゲート端子側から入力しても同様の効果を奏する。
また以上の説明においては、ＬＯ信号とＲＦ信号の差信号を取り出すダウンコンバータについて説明したが、同じ回路構成でＬＯ信号を第１の信号端子から入力するとともに、第３の信号端子からＩＦ信号を入力することにより、第２の信号端子からＬＯ信号とＩＦ信号の和信号としてＲＦ信号を出力するアップコンバータの構成においても同様の効果を奏する。
【産業上の利用可能性】
【００３３】
以上のように、この発明に係るミキサ回路は、車載ミリ波レーダーなどの電子機器や、移動体通信や、無線通信用などのマイクロ波帯やミリ波帯用通信機器などの使用に適している。
【図面の簡単な説明】
【００３４】
【図１】この発明の一実施の形態に係るミキサ回路の回路図である。
【図２】この発明の一実施の形態に係るミキサ回路の分配回路の一例の回路図である。
【図３】この発明の一実施の形態の変形例に係るミキサ回路の回路図である。
【図４】この発明の一実施の形態に係る低域フィルター回路の回路構成図である。
【図５】この発明の一実施の形態に係るミキサ回路に使用される半導体素子部の他の一例の回路図である。
【図６】この発明の一実施の形態に係るミキサ回路に使用される半導体素子部の他の一例の回路図である。
【図７】この発明の一実施の形態に係るミキサ回路に使用される分配回路の他の一例の回路図である。
【図８】この発明の一実施の形態に係るミキサ回路に使用される分配回路の他の一例の回路図である。
【符号の説明】
【００３５】
１２  ＬＯ信号端子、    １４ｄ  入力端部、    １４ｅ  第１出力端部、    １４ｆ  第２出力端部、    １４  分配回路、    １８ａ  第１ＨＥＭＴ、    １８ｂ  第２ＨＥＭＴ、    １８  半導体素子部、    １６  第１位相調整回路、    １８ｃ  接続部、    ２０  ＲＦ信号端子、    ２２  低域フィルター回路、    ２４  ＩＦ信号端子、    １４１  バラン、    １４ａ  λ／２結合線路、    １４ｂ  第１λ／４結合線路、    １４ｃ  第２λ／４結合線路、    １４ｇ  屈曲部、    １４ｈ  第１λ／４結合線路、    １４ｉ  第２λ／４結合線路、    １４３  ランゲカップラ。
【図１】
2006050472.tif 000003
【図２】
2006050472.tif 000004
【図３】
2006050472.tif 000005
【図４】
2006050472.tif 000006
【図５】
2006050472.tif 000007
【図６】
2006050472.tif 000008
【図７】
2006050472.tif 000009
【図８】
2006050472.tif 000010