(57)【要約】【課題】  発光効率が悪化することなく、消費電力の小さい半導体レーザ素子を提供する。【解決手段】  第２のｐ型ＡｌＧａＩｎＰクラッド層７とｐ型ＧａＡｓキャップ層９との間に、少なくとも、複数のｐ型ＧａＩｎＰ層ａ１〜ａｎと複数のｐ型ＡｌＧａＩｎＰ層ｂ１〜ｂｎとが交互に積層された第１のｐ型中間層８ａと、複数のｐ型ＧａＩｎＰ層ｃ１〜ｃｎと複数のｐ型ＧａＡｓ層ｄ１〜ｄｎとが交互に積層された第２のｐ型中間層８ｂとを有するｐ型障壁緩和層８を形成する。【選択図】      図７
2006310366.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型ＧａＡｓ基板上に、少なくとも、第１導電型ＡｌＧａＩｎＰクラッド層，活性層，第１の第２導電型ＡｌＧａＩｎＰクラッド層，及び第２導電型エッチングストップ層がこの順序で積層してなり、前記第２導電型エッチングストップ層上に、第２の第２導電型ＡｌＧａＩｎＰクラッド層と第２導電型ＧａＡｓキャップ層とを順次積層してなる第２導電型リッジを有する半導体レーザ素子において、
前記第２導電型リッジは、前記第２の第２導電型ＡｌＧａＩｎＰクラッド層と前記第２導電型ＧａＡｓキャップ層との間に、
少なくとも、前記第２の第２導電型ＡｌＧａＩｎＰクラッド層と接する第１の第２導電型中間層と、前記第２導電型ＧａＡｓキャップ層と接する第２の第２導電型中間層とを有する第２導電型障壁緩和層を具備し、
前記第１の第２導電型中間層は、複数の第２導電型ＡｌＧａＩｎＰ層と複数の第２導電型ＧａＩｎＰ層とを交互に積層されてなり、
前記第２の第２導電型中間層は、複数の第２導電型ＧａＩｎＰ層と複数の第２導電型ＧａＡｓ層とを交互に積層されてなることを特徴とする半導体レーザ素子。
【請求項２】
前記第１の第２導電型中間層において、
前記複数の第２導電型ＡｌＧａＩｎＰ層は、それぞれの厚さが前記第２の第２導電型ＡｌＧａＩｎＰクラッド層側から前記第２の第２導電型中間層側に向かって徐々に薄くなるように形成されると共に、
前記複数の第２導電型ＧａＩｎＰ層は、それぞれの厚さが前記第２の第２導電型ＡｌＧａＩｎＰクラッド層側から前記第２の第２導電型中間層側に向かって徐々に厚くなるように形成され、一方、
前記第２の第２導電型中間層において、
前記複数の第２導電型ＧａＩｎＰ層は、それぞれの厚さが前記第１の第２導電型中間層側から前記第２導電型ＧａＡｓキャップ層側に向かって徐々に薄くなるように形成されると共に、
前記複数の第２導電型ＧａＡｓ層は、それぞれの厚さが前記第１の第２導電型中間層側から前記第２導電型ＧａＡｓキャップ層側に向かって徐々に厚くなるように形成された構造を有することを特徴とする請求項１記載の半導体レーザ素子。
【請求項３】
第１導電型ＧａＡｓ基板上に、少なくとも、第１導電型ＡｌＧａＩｎＰクラッド層，活性層，第１の第２導電型ＡｌＧａＩｎＰクラッド層，第２導電型エッチングストップ層，及び第２の第２導電型ＡｌＧａＩｎＰクラッド層をこの順序で積層する積層工程と、
前記第２の第２導電型ＡｌＧａＩｎＰクラッド層の表面に、複数の第２導電型ＧａＩｎＰ層と複数の第２導電型ＡｌＧａＩｎＰ層とを、前記複数の第２導電型ＧａＩｎＰ層のそれぞれの厚さが徐々に厚くなり、前記複数の第２導電型ＡｌＧａＩｎＰ層のそれぞれの厚さが徐々に薄くなるように、交互に積層してなる第１の第２導電型中間層を形成する第１中間層形成工程と、
前記第１の第２導電型中間層の表面に、複数の第２導電型ＧａＡｓ層と複数の第２導電型ＧａＩｎＰ層とを、前記複数の第２導電型ＧａＡｓ層のそれぞれの厚さが徐々に厚くなり、前記複数の第２導電型ＧａＩｎＰ層のそれぞれの厚さが徐々に薄くなるように、交互に積層してなる第２の第２導電型中間層を形成する第２中間層形成工程と、
前記第２の第２導電型中間層上に、第２導電型ＧａＡｓキャップ層を形成するキャップ層形成工程と、
前記第２の第２導電型ＡｌＧａＩｎＰクラッド層，前記第１の第２導電型中間層，前記第２の第２導電型中間層，及び前記第２導電型ＧａＡｓキャップ層を選択的にエッチングして、第２導電型リッジをストライプ状に形成するリッジ形成工程と、
を有することを特徴とする半導体レーザ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ素子及びその製造方法に係り、特に光ディスク装置等に用いられるＡｌＧａＩｎＰ系の半導体レーザ素子及びその製造方法に関する。
【背景技術】
【０００２】
半導体レーザ素子は、高密度光ディスク装置，レーザプリンタ，バーコードリーダ，及び光計測機器の光源として広く用いられており、その中で、ＤＶＤ（Digital Versatile Disk）の記録／再生装置の光源としては、６５０ｎｍ帯のレーザ光が得られるＡｌＧａＩｎＰ系の半導体レーザ素子が使用されている。
【０００３】
このＡｌＧａＩｎＰ系の半導体レーザ素子の従来例が特許文献１に記載されている。この半導体レーザ素子の構造について、図３を用いて説明する。図３は、半導体レーザ素子の従来例の構造を説明するための断面模式図である。
【０００４】
図８は、ｎ型ＧａＡｓ基板１０１上に、ｎ型ＡｌＧａＩｎＰ下部クラッド層１０３，ＧａＩｎＰ活性層１０４，ｐ型ＡｌＧａＩｎＰ上部クラッド層１０５，ｐ型ＡｌＧａＩｎＰ中間層１０６，及びｐ型ＧａＡｓオーミック層１０７を順次積層した後、フオトリソ法によって、ｐ型ＧａＡｓオーミック層１０７及びｐ型ＡｌＧａＩｎＰ中間層１０６をエッチング除去して、ストライプ状のメサ部１０８を形成した状態を示している。なお、このエッチングによって、ｐ型ＡｌＧａＩｎＰ上部クラッド層１０５の表層部もエッチングされてしまう。
さらに、このメサ部１０８の段差を埋めるように、電流阻止層１０９，１０９を形成した後、この電流阻止層１０９，１０９及びメサ部１０８の表面にｐ側電極１１０を形成する一方、積層方向とは反対側のｎ型ＧａＡｓ基板１０１面にｎ側電極１１１を形成する。
以上により、従来例である、特許文献１に記載の半導体レーザ素子１００を得る。
【０００５】
一般に、ＡｌＧａＩｎＰ系の半導体レーザ素子では、ｐ型ＡｌＧａＩｎＰ上部クラッド層１０５のバンドギャップエネルギー（およそ２．２ｅＶ）とｐ型ＧａＡｓオーミック層１０７のバンドギャップエネルギー（およそ１．４ｅＶ）との差が大きいため、ｐ型ＡｌＧａＩｎＰ上部クラッド層１０５とｐ型ＧａＡｓオーミック層１０７との界面で、価電子帯の大きいヘテロ障壁が生じる。このヘテロ障壁が大きいと、半導体レーザ素子の動作電圧が高いので、消費電力が大きいという課題があった。
【０００６】
そこで、特許文献１に記載の半導体レーザ素子１００は、ｐ型ＡｌＧａＩｎＰ上部クラッド層１０５とｐ型ＧａＡｓオーミック層１０７との間に、この２層１０５，１０７の有するバンドギャップエネルギーに対して、その中間となるバンドギャップエネルギーを有するｐ型ＡｌＧａＩｎＰ中間層１０６を形成することにより、各層間のバンドギャップエネルギーの差を小さくすることで、上述の課題を解決しようとしたものである。
【０００７】
また、上述のバンドギャップエネルギーの差を小さくする他の方法として、特許文献２に記載の半導体レーザ素子は、上述のｐ型ＡｌＧａＩｎＰ中間層１０６とｐ型ＧａＡｓオーミック層１０７との間に、さらに、ｐ型ＩｎＧａＡｓＰ層を形成し、このｐ型ＩｎＧａＡｓＰ層の組成比を厚さ方向に徐々に変化させてなるグレーデッド構造を有している。
【特許文献１】特許第２７２１１８５号公報
【特許文献２】特許第２６３０５３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
まず、特許文献１に記載の半導体レーザ素子１００におけるｐ型ＡｌＧａＩｎＰ上部クラッド層１０５，ｐ型ＡｌＧａＩｎＰ中間層１０６，及びｐ型ＧａＡｓオーミック層１０７からなる積層部のヘテロ障壁について、図９を用いて説明する。図９は、特許文献１に記載の半導体レーザ素子１００におけるｐ型ＡｌＧａＩｎＰ上部クラッド層１０５，ｐ型ＡｌＧａＩｎＰ中間層１０６，及びｐ型ＧａＡｓオーミック層１０７からなる積層部のバンドギャップエネルギー及びヘテロ障壁を示す模式図である。
【０００９】
図９に示すように、ｐ型ＡｌＧａＩｎＰ上部クラッド層１０５とｐ型ＡｌＧａＩｎＰ中間層１０６との界面のヘテロ障壁Ａはおよそ２００ｍｅＶ、ｐ型ＡｌＧａＩｎＰ中間層１０６とｐ型ＧａＡｓオーミック層１０７との界面のヘテロ障壁Ｂはおよそ３００ｍｅＶであり、２００〜３００ｍｅＶ程度のヘテロ障壁Ａ，Ｂが、特許文献１に記載の半導体レーザ素子１００においても、依然として存在している。従って、作製した半導体レーザ素子１００の消費電力は十分に小さいとは言えず、さらなる改善が求められている。
【００１０】
また、特許文献２に記載の半導体レーザ素子は、上述のグレーデッド構造により、ｐ型ＩｎＧａＡｓＰ層のバンドギャップエネルギーを徐々に変化させることで、特許文献１で課題となったヘテロ障壁Ａ，Ｂをさらに小さくして改善している。しかし、半導体材料であるＩｎＧａＡｓＰはＧａＡｓに対して格子整合しない。即ち、上述のｐ型ＩｎＧａＡｓＰ層はｐ型ＧａＡｓオーミック層１０７に対して格子整合しないため、結晶転位が発生する場合がある。この結晶転位が発生すると、発光効率が悪化するといった問題が起こる。
【００１１】
そこで、本発明が解決しようとする課題は、発光効率が悪化することなく、消費電力の小さい半導体レーザ素子を提供することにある。
【課題を解決するための手段】
【００１２】
上記の課題を解決するために、本願各発明は次の手段を有する。
１）第１導電型ＧａＡｓ基板（１）上に、少なくとも、第１導電型ＡｌＧａＩｎＰクラッド層（３），活性層（４），第１の第２導電型ＡｌＧａＩｎＰクラッド層（５），及び第２導電型エッチングストップ層（６）がこの順序で積層してなり、前記第２導電型エッチングストップ層（６）上に、第２の第２導電型ＡｌＧａＩｎＰクラッド層（７）と、第２導電型ＧａＡｓキャップ層（９）とを順次積層してなる第２導電型リッジ（１０）を有する半導体レーザ素子（５０）において、前記第２導電型リッジ（１０）は、前記第２の第２導電型ＡｌＧａＩｎＰクラッド層（７）と前記第２導電型ＧａＡｓキャップ層（９）との間に、少なくとも、前記第２の第２導電型ＡｌＧａＩｎＰクラッド層（７）と接する第１の第２導電型中間層（８ａ）と、前記第２導電型ＧａＡｓキャップ層（９）と接する第２の第２導電型中間層（８ｂ）とを有する第２導電型障壁緩和層（８）を具備し、前記第１の第２導電型中間層（８ａ）は、複数の第２導電型ＡｌＧａＩｎＰ層と複数の第２導電型ＧａＩｎＰ層とを交互に積層されてなり、前記第２の第２導電型中間層（８ｂ）は、複数の第２導電型ＧａＩｎＰ層と複数の第２導電型ＧａＡｓ層とを交互に積層されてなることを特徴とする半導体レーザ素子（５０）である。
２）前記第１の第２導電型中間層（８ａ）において、前記複数の第２導電型ＡｌＧａＩｎＰ層のそれぞれの厚さは、前記第２の第２導電型ＡｌＧａＩｎＰクラッド層（７）側から前記第２の第２導電型中間層（８ｂ）側に向かって徐々に薄くなるように形成されると共に、前記複数の第２導電型ＧａＩｎＰ層のそれぞれの厚さは、前記第２の第２導電型ＡｌＧａＩｎＰクラッド層（７）側から前記第２の第２導電型中間層（８ｂ）側に向かって徐々に厚くなるように形成され、一方、前記第２の第２導電型中間層（８ｂ）において、前記複数の第２導電型ＧａＩｎＰ層のそれぞれの厚さは、前記第１の第２導電型中間層（８ａ）側から前記第２導電型ＧａＡｓキャップ層（９）側に向かって徐々に薄くなるように形成されると共に、前記複数の第２導電型ＧａＡｓ層のそれぞれの厚さは、前記第１の第２導電型中間層（８ａ）側から前記第２導電型ＧａＡｓキャップ層（９）側に向かって徐々に厚くなるように形成された構造を有することを特徴とする請求項１記載の半導体レーザ素子（５０）である。
３）第１導電型ＧａＡｓ基板（１）上に、少なくとも、第１導電型ＡｌＧａＩｎＰクラッド層（３），活性層（４），第１の第２導電型ＡｌＧａＩｎＰクラッド層（５），第２導電型エッチングストップ層（６），及び第２の第２導電型ＡｌＧａＩｎＰクラッド層（７）をこの順序で積層する積層工程と、前記第２の第２導電型ＡｌＧａＩｎＰクラッド層（７）の表面に、複数の第２導電型ＧａＩｎＰ層と複数の第２導電型ＡｌＧａＩｎＰ層とを、前記複数の第２導電型ＧａＩｎＰ層のそれぞれの厚さが徐々に厚くなり、前記複数の第２導電型ＡｌＧａＩｎＰ層のそれぞれの厚さが徐々に薄くなるように、交互に積層してなる第１の第２導電型中間層（８ａ）を形成する第１中間層形成工程と、前記第１の第２導電型中間層（８ａ）の表面に、複数の第２導電型ＧａＡｓ層と複数の第２導電型ＧａＩｎＰ層とを、前記複数の第２導電型ＧａＡｓ層のそれぞれの厚さが徐々に厚くなり、前記複数の第２導電型ＧａＩｎＰ層のそれぞれの厚さが徐々に薄くなるように、交互に積層してなる第２の第２導電型中間層（８ｂ）を形成する第２中間層形成工程と、前記第２の第２導電型中間層（８ｂ）の表面に、第２導電型ＧａＡｓキャップ層（９）を形成するキャップ層形成工程と、前記第２の第２導電型ＡｌＧａＩｎＰクラッド層（７），前記第１の第２導電型中間層（８ａ），前記第２の第２導電型中間層（８ｂ），及び前記第２導電型ＧａＡｓキャップ層（９）を選択的にエッチングして、第２導電型リッジ（１０）をストライプ状に形成するリッジ形成工程と、を有することを特徴とする半導体レーザ素子（５０）の製造方法である。
【発明の効果】
【００１３】
本発明によれば、ＡｌＧａＩｎＰ系の半導体レーザ素子において、第２のｐ型ＡｌＧａＩｎＰクラッド層とｐ型ＧａＡｓキャップ層との間に、少なくとも、ｐ型ＡｌＧａＩｎＰ層とｐ型ＧａＩｎＰ層とを交互に積層した第１のｐ型中間層と、ｐ型ＧａＩｎＰ層とｐ型ＧａＡｓ層とを交互に積層した第２のｐ型中間層とを有するｐ型障壁緩和層を形成したので、発光効率が悪化することなく、消費電力が小さくなるという効果を奏する。
【発明を実施するための最良の形態】
【００１４】
本発明の実施の形態を、好ましい実施例により図１〜図７を用いて説明する。
図１は、本発明の半導体レーザ素子の製造方法の実施例である第１工程を説明するための断面模式図である。
図２は、本発明の半導体レーザ素子の製造方法の実施例である第２工程を説明するための断面模式図である。
図３は、本発明の半導体レーザ素子の製造方法の実施例である第２工程中の第１の中間層の形成方法を説明するための断面模式図である。
図４は、本発明の半導体レーザ素子の製造方法の実施例である第２工程中の第２の中間層の形成方法を説明するための断面模式図である。
図５は、本発明の半導体レーザ素子の実施例におけるｐ型障壁緩和層近傍のバンドギャップエネルギー及びヘテロ障壁を説明するための模式図である。
図６は、本発明の半導体レーザ素子の製造方法の実施例である第３工程を説明するための断面模式図である。
図７は、本発明の半導体レーザ素子の製造方法の実施例である第４工程、及び本発明の半導体レーザ素子の構造例を説明するための断面模式図である。
【００１５】
本発明の半導体レーザ素子５０及びその製造方法の実施例について、図１〜図７を用いて説明する。
【００１６】
（第１工程）［図１参照］
ｎ型ＧａＡｓ基板１上に、ｎ型ＧａＡｓバッファ層２，ｎ型ＡｌＧａＩｎＰクラッド層３，活性層４，第１のｐ型ＡｌＧａＩｎＰクラッド層５，ｐ型エッチングストップ層６，及び第２のｐ型ＡｌＧａＩｎＰクラッド層７を、ＭＯＣＶＤ（Metalorganic Chemical Vapor Deposition）法により、順次積層する。
このときの原料ガスとして、構成元素Ａｌ（アルミニウム）にはＴＭＡｌ（トリメチルアルミニウム），Ｇａ（ガリウム）にはＴＭＧａ（トリメチルガリウム），Ｉｎ（インジウム）にはＴＭＩｎ（トリメチルインジウム），Ｐ（リン）にはＰＨ3（ホスフィン），Ａｓ（砒素）にはＡｓＨ3（アルシン）を用いる。
また、ｐ型ドーパント材料にＳｉＨ4（シラン），ｎ型ドーパント材料にＤＭＺｎ（ディメチル亜鉛）を用いる。
なお、積層時の基板加熱温度は６７０℃に設定した。
【００１７】
（第２工程）［図２〜図５参照］
次に、図２に示すように、第２のｐ型ＡｌＧａＩｎＰクラッド層７の表面に、ＭＯＣＶＤ法により、複数のｐ型ＧａＩｎＰ層ａと複数のｐ型ＡｌＧａＩｎＰ層ｂとを交互に積層してなる第１のｐ型中間層８ａを形成し、さらに、この第１のｐ型中間層８ａの表面に、複数のｐ型ＧａＩｎＰ層ｃと複数のｐ型ＧａＡｓ層ｄとを交互に積層してなる第２のｐ型中間層８ｂを形成する。
以降、第１のｐ型中間層８ａと第２のｐ型中間層８ｂとの両層を合わせて、ｐ型障壁緩和層８と呼ぶ。
【００１８】
この障壁緩和層８の形成方法について、以下に詳述する。
まず、図３に示すように、第２のｐ型ＡｌＧａＩｎＰクラッド層７の表面に、ＭＯＣＶＤ法により、複数のｐ型ＧａＩｎＰ層ａ１〜ａｎと複数のｐ型ＡｌＧａＩｎＰ層ｂ１〜ｂｎとを交互に積層して、第１のｐ型中間層８ａを形成する。このとき、積層方向に対して、複数のｐ型ＧａＩｎＰ層ａ１〜ａｎのそれぞれの厚さｔａ１〜ｔａｎが徐々に厚くなり、複数のｐ型ＡｌＧａＩｎＰ層ｂ１〜ｂｎのそれぞれの厚さｔｂ１〜ｔｂｎが徐々に薄くなるように積層する。
次に、図４に示すように、この第１のｐ型中間層８ａの表面に、ＭＯＣＶＤ法により、複数のｐ型ＧａＩｎＰ層ｃ１〜ｃｎと複数のｐ型ＧａＡｓ層ｄ１〜ｄｎとを交互に積層して、第２のｐ型中間層８ｂを形成する。このとき、積層方向に対して、複数のｐ型ＧａＩｎＰ層ｃｃ１〜ｃｎのそれぞれの厚さｔｃ１〜ｔｃｎが徐々に薄くなり、複数のｐ型ＧａＡｓ層ｄ１〜ｄｎの厚さｔｄ１〜ｔｄｎが徐々に厚くなるように積層する。
【００１９】
上述のｐ型ＧａＩｎＰ層ａ，ｃ，ｐ型ＡｌＧａＩｎＰ層ｂ，及びｐ型ＧａＡｓｄ層を形成する際の厚さｔａ，ｔｂ，ｔｃ，ｔｄは、成膜時間または導入ガス流量によって調整することができる。即ち、成膜時間を長くする、または導入ガス流量を増やすことによって層厚ｔａ，ｔｂ，ｔｃ，ｔｄは厚くなり、逆に、成膜時間を短くする、または導入ガス流量を減らすことによって層厚ｔａ，ｔｂ，ｔｃ，ｔｄは薄くなる。
本実施例は、成膜時間によって各層厚ｔａ，ｔｂ，ｔｃ，ｔｄを調整する例である。
【００２０】
まず、第１のｐ型中間層８ａの製造方法の実施例について、図３を用いて説明する。
ＭＯＣＶＤ装置内に、ＴＭＧａ，ＴＭＩｎ，及びＰＨ3を導入し、第２のｐ型ＡｌＧａＩｎＰクラッド層７の表面に、成膜時間＝３秒間、１層目となるｐ型ＧａＩｎＰ層ａ１を形成する。
次に、さらにＴＭＡｌを導入し、この１層目のｐ型ＧａＩｎＰ層ａ１の表面に、成膜時間＝１６２秒間、１層目となるｐ型ＡｌＧａＩｎＰ層ｂ１を形成する。
その後、ＴＭＡｌの導入を止めて、この１層目のｐ型ＡｌＧａＩｎＰ層ｂ１の表面に、成膜時間＝６秒間、２層目となるｐ型ＧａＩｎＰ層ａ２を形成する。
さらに、ＴＭＡｌを導入し、この２層目のｐ型ＧａＩｎＰ層ａ２の表面に、成膜時間＝１５９秒間、２層目となるｐ型ＡｌＧａＩｎＰ層ｂ２を形成する。
【００２１】
このようにして、ｐ型ＧａＩｎＰ層ａとｐ型ＡｌＧａＩｎＰ層ｂとを、ｐ型ＧａＩｎＰ層ａの成膜時間が３秒間ずつ長くなるように、また、ｐ型ＡｌＧａＩｎＰ層ｂの成膜時間が３秒間ずつ短くなるように、交互に積層していき、ＡｌＧａＩｎＰ層ｂｎの成膜時間が３秒間になった時点で以上の形成を終了する。
このように、複数のｐ型ＧａＩｎＰ層ａ１〜ａｎと複数のｐ型ＡｌＧａＩｎＰ層ｂ１〜ｂｎとを交互に積層形成した多層構造の層を、第１のｐ型中間層８ａと呼ぶ。
【００２２】
上述のｐ型ＧａＩｎＰ層ａ及びｐ型ＡｌＧａＩｎＰ層ｂの層厚ｔａ，ｔｂは、成膜時間に比例するため、図３に示すように、積層方向に対して、複数のｐ型ＧａＩｎＰ層ａ１〜ａｎのそれぞれの層厚ｔａ１〜ｔａｎは徐々に厚くなり、逆に、複数のｐ型ＡｌＧａＩｎＰ層ｂ１〜ｂｎの層厚ｔｂ１〜ｔｂｎは徐々に薄くなる。
本実施例では、１層目のｐ型ＧａＩｎＰ層ａ１とｐ型ＡｌＧａＩｎＰ層ｂ１との総層厚ｔａｂ１，２層目のｐ型ＧａＩｎＰ層ａ２とｐ型ＡｌＧａＩｎＰ層ｂ２との総層厚ｔａｂ２，．．．，及びｎ（ｎは自然数。本実施例では、ｎは、１≦ｎ≦５４を満たす自然数）層目のｐ型ＧａＩｎＰ層ａｎとｐ型ＡｌＧａＩｎＰ層ｂｎとの総層厚ｔａｂｎが、それぞれ１０ｎｍになるように形成した。
【００２３】
なお、この各総層厚ｔａｂは、本実施例に限定するものではなく、例えば、１，２，．．．，及びｎ層目のそれぞれのｐ型ＧａＩｎＰ層ａとｐ型ＡｌＧａＩｎＰ層ｂとの一対の層ａｂがトンネル効果によりミニバンドを形成する超格子層となるように、この各総層厚ｔａｂ１〜ｔａｂｎを１０ｎｍ以下にすることが望ましい。
各総層厚ｔａｂ１〜ｔａｂｎが１０ｎｍ以下の場合、上述の各一対の層としてのバンドギャップエネルギーＥａｂを、次式により表す。
Ｅａｂ＝（Ｅａ×ｔａ／ｔａｂ）＋（Ｅｂ×ｔｂ／ｔａｂ）    ．．．式１
（但し、Ｅａ：ｐ型ＧａＩｎＰ層のバンドギャップエネルギー（１．９ｅＶ），Ｅｂ：ｐ型ＡｌＧａＩｎＰ層のバンドギャップエネルギー（２．２ｅＶ）である。）
【００２４】
図５に、第１のｐ型中間層８ａにおける上述の各一対の層ａｂとしてのバンドギャップエネルギーＥａｂ及びヘテロ障壁を模式的に表す。
図５からわかるように、積層方向に対して、このバンドギャップエネルギーＥａｂが段階的に小さくなるため、第２のｐ型ＡｌＧａＩｎＰクラッド層７と第１のｐ型中間層８ａとの界面におけるバンドギャップエネルギー差は小さい。従って、第２のｐ型ＡｌＧａＩｎＰクラッド層７と第１のｐ型中間層８ａとの界面におけるヘテロ障壁を小さくすることができる。
【００２５】
なお、第１のｐ型中間層８ａの形成方法は、本実施例に限定されるものではない。例えば、この第１のｐ型中間層８ａを構成するｐ型ＧａＩｎＰ層ａ及びｐ型ＡｌＧａＩｎＰ層ｂの層厚ｔａ，ｔｂを、上述の導入ガス流量によって調整してもよい。
また、本実施例では、ｐ型ＧａＩｎＰ層ａ及びｐ型ＡｌＧａＩｎＰ層ｂの厚さｔａ，ｔｂを一定の割合で変化させて積層したが、この変化の仕方についても、本実施例に限定されるものではない。例えば、必ずしも一定の割合で増加及び減少させるのではなく、任意のプロファイルをもって変化させてもよい。
この場合、第２のｐ型ＡｌＧａＩｎＰクラッド層７と第１のｐ型中間層８ａとの界面で生じるヘテロ障壁が小さくなるように、この界面近傍部の第１のｐ型中間層８ａにおいて、この変化の割合は小さいことが望ましい。
【００２６】
次に、第２のｐ型中間層８ｂの製造方法の実施例について、図４を用いて説明する。
ＭＯＣＶＤ装置内に、ＴＭＧａ，ＴＭＩｎ，及びＰＨ3を導入し、第１のｐ型中間層８ａの表面に、成膜時間＝１６２秒間、１層目となるｐ型ＧａＩｎＰ層ｃ１を形成する。
次に、ＴＭＧａ，ＴＭＩｎ，及びＰＨ3の導入を止めてこの状態を５秒間保持して、ＭＯＣＶＤ装置内からＴＭＧａ，ＴＭＩｎ，及びＰＨ3を十分除去した後、ＡｓＨ3を導入し、さらにその５秒後にＴＭＧａを導入して、この１層目のｐ型ＧａＩｎＰ層ｃ１の表面に、成膜時間＝５．５秒間、１層目となるｐ型ＧａＡｓ層ｄ１を形成する。
その後、ＡｓＨ3及びＴＭＧａの導入を止めてこの状態を５秒間保持して、ＭＯＣＶＤ装置内からＡｓＨ3及びＴＭＧａを十分除去した後、ＰＨ3を導入し、さらにその５秒後にＴＭＧａ及びＴＭＩｎを導入して、この１層目のｐ型ＧａＡｓ層ｄ１の表面に、成膜時間＝１５９秒間、２層目となるｐ型ＧａＩｎＰ層ｃ２を形成する。
次に、ＴＭＧａ，ＴＭＩｎ，及びＰＨ3の導入を止めてこの状態を５秒間保持して、ＭＯＣＶＤ装置内からＴＭＧａ，ＴＭＩｎ，及びＰＨ3を十分除去した後、ＡｓＨ3を導入し、さらにその５秒後にＴＭＧａを導入して、この２層目のｐ型ＧａＩｎＰ層ｃ２の表面に、成膜時間＝１１秒間、２層目となるｐ型ＧａＡｓ層ｄ２を形成する。
【００２７】
このようにして、ｐ型ＧａＩｎＰ層ｃとｐ型ＧａＡｓ層ｄとを、ｐ型ＧａＩｎＰ層ｃの成膜時間が３秒間ずつ短くなるように、また、ｐ型ＧａＡｓ層ｄの成膜時間が５．５秒間ずつ長くなるように、交互に積層していき、ｐ型ＧａＩｎＰ層ｃの成膜時間が３秒間になった後、最後にｐ型ＧａＡｓ層ｄｎを形成して、以上の積層工程を終了する。
このように、複数のｐ型ＧａＩｎＰ層ｃ１〜ｃｎと複数のｐ型ＧａＡｓ層ｄ１〜ｄｎとを交互に積層形成した多層構造の層を、第２のｐ型中間層８ｂと呼ぶ。
【００２８】
上述のｐ型ＧａＩｎＰ層ｃ及びｐ型ＧａＡｓ層ｄの層厚ｔｃ，ｔｄは、成膜時間に比例するため、積層方向に対して、複数のｐ型ＧａＩｎＰ層ｃ１〜ｃｎのそれぞれの層厚ｔｃ１〜ｔｃｎは徐々に薄くなり、逆に、複数のｐ型ＧａＡｓ層ｄ１〜ｄｎのそれぞれの層厚ｔｄ１〜ｔｄｎは徐々に厚くなる。
本実施例では、１層目のｐ型ＧａＩｎＰ層ｃ１とｐ型ＧａＡｓ層ｄ１との総層厚ｔｃｄ１，２層目のｐ型ＧａＩｎＰ層ｃ２とｐ型ＧａＡｓ層ｄ２との総層厚ｔｃｄ２，．．．，及びｎ（ｎは自然数。本実施例では、ｎは、１≦ｎ≦５４を満たす自然数）層目のｐ型ＧａＩｎＰ層ｃｎとｐ型ＧａＡｓ層ｄｎとの総層厚ｔｃｄｎが、それぞれ１０ｎｍになるように形成した。
【００２９】
なお、この各総層厚ｔｃｄは、本実施例に限定するものではなく、例えば、１，２，．．．，及びｎ層目のそれぞれのｐ型ＧａＩｎＰ層ｃとｐ型ＧａＡｓ層ｄとの一対の層ｃｄがトンネル効果によりミニバンドを形成する超格子層となるように、この各総層厚ｔｃｄ１〜ｔｃｄｎを１０ｎｍ以下にすることが望ましい。
各総層厚ｔｃｄ１〜ｔｃｄｎが１０ｎｍ以下の場合、上述の各一対の層としてのバンドギャップエネルギーＥｃｄを、次式により表す。
Ｅｃｄ＝（Ｅｃ×ｔｃ／ｔｃｄ）＋（Ｅｄ×ｔｄ／ｔｃｄ）    ．．．式２
（但し、Ｅｃ：ｐ型ＧａＩｎＰ層のバンドギャップエネルギー（１．９ｅＶ），Ｅｂ：ｐ型ＡｌＧａＩｎＰ層のバンドギャップエネルギー（１．４ｅＶ）である。）
【００３０】
図５に、第２のｐ型中間層８ｂにおける上述の各一対の層ｃｄとしてのバンドギャップエネルギーＥｃｄ及びヘテロ障壁を模式的に表す。
図５からわかるように、積層方向に対して、このバンドギャップエネルギーＥｃｄが段階的に小さくなるため、第２のｐ型中間層８ｂと後述するｐ型ＧａＡｓキャップ層９との界面におけるバンドギャップエネルギー差は小さい。従って、第２のｐ型中間層８ｂとｐ型ＧａＡｓキャップ層９との界面におけるヘテロ障壁を小さくすることができる。
【００３１】
なお、第２のｐ型中間層８ｂの形成方法は、本実施例に限定されるものではない。例えば、この第２のｐ型中間層８ｂを構成するｐ型ＧａＩｎＰ層ｃ及びｐ型ＧａＡｓ層ｄのそれぞれの層厚ｔｃ，ｔｄを、上述したように導入ガス流量によって調整してもよい。
また、本実施例では、ｐ型ＧａＩｎＰ層ｃ及びｐ型ＧａＡｓ層ｄの厚さｔｃ，ｔｄを一定の割合で変化させて積層したが、この変化の仕方についても、本実施例に限定されるものではない。例えば、必ずしも一定の割合で増加及び減少させるのではなく、任意のプロファイルをもって変化させてもよい。
この場合、第２のｐ型中間層８ｂと後述するｐ型ＧａＡｓキャップ層９との界面で生じるヘテロ障壁が小さくなるように、この界面近傍部の第２のｐ型中間層８ｂにおいて、この変化の割合は小さいことが望ましい。
【００３２】
上述により、図２に示すように、第１のｐ型中間層８ａと第２のｐ型中間層８ｂとからなるｐ型障壁緩和層８を得る。
また、本実施例のｐ型障壁緩和層８は、第１のｐ型中間層８ａを形成した後に続けて第２のｐ型中間層８ｂを形成した２層構造であるが、ｐ型障壁緩和層８の層構成は本実施例に限定されるものではない。
例えば、第１のｐ型中間層８ａと第２のｐ型中間層８ｂとの間に、第３のｐ型中間層を形成した３層構造としてもよい。
この場合、この第３のｐ型中間層を構成する半導体材料は、そのバンドギャップエネルギーが第２のｐ型ＡｌＧａＩｎＰクラッド層７のバンドギャップエネルギー（２．２ｅＶ）とｐ型ＧａＡｓキャップ層９のバンドギャップエネルギー（１．４ｅＶ）との間の値であり、第２のｐ型ＡｌＧａＩｎＰクラッド層７及びｐ型ＧａＡｓキャップ層９と格子整合する材料であることが望ましい。例えば、このような材料の一つに、ＧａＩｎＰがある。
【００３３】
（第３工程）［図６参照］
次に、このｐ型障壁緩和層８の表面に、ＭＯＣＶＤ法により、ｐ型ＧａＡｓキャップ層９を形成した後、フォトリソ法によって、ｐ型ＧａＡｓキャップ層９，ｐ型障壁緩和層８，及び第２のｐ型ＡｌＧａＩｎＰクラッド層７を選択的に順次エッチング除去し、ｐ型リッジ１０をストライプ状に形成する。
【００３４】
なお、ｐ型エッチングストップ層６は、上述のエッチングによって第１のｐ型ＡｌＧａＩｎＰクラッド層５がダメージを受けることを防止するために形成している。これは、この第１のｐ型ＡｌＧａＩｎＰクラッド層５がダメージを受けると、作製した半導体レーザ素子５０のリーク電流が大きくなるといった問題が発生するからである。
【００３５】
（第４工程）［図７参照］
さらに、ｐ型リッジ１０の段差を埋めるように、ｎ型電流阻止層１１，１１を形成した後、このｎ型電流阻止層１１，１１及びリッジ１０の表面にｐ型ＧａＡｓコンタクト層１２を形成する。その後、このｐ型ＧａＡｓコンタクト層１２の表面にｐ側電極１３を形成し、ｎ型ＧａＡｓ基板１の積層方向とは反対側の面にｎ側電極１４を形成する。
以上により、本実施例の半導体レーザ素子５０を得る。
【００３６】
以上の詳述により、図５に示すように、ｐ型障壁緩和層８のバンドギャップエネルギーは、第２のｐ型ＡｌＧａＩｎＰクラッド層７側からｐ型ＧａＡｓキャップ層９側に向かって、段階的に小さくなるため、第２のｐ型ＡｌＧａＩｎＰクラッド層７とｐ型障壁緩和層８との界面、及びｐ型障壁緩和層８とｐ型ＧａＡｓキャップ層９との界面では、わずかなヘテロ障壁しか発生しない。
従って、本実施例の半導体レーザ素子５０は消費電力の小さいものとなる。
【００３７】
また、第２のｐ型ＡｌＧａＩｎＰクラッド層７，ｐ型障壁緩和層８，及びｐ型ＧａＡｓキャップ層９の構成材料であるＡｌＧａＩｎＰ，ＧａＩｎＰ，及びＧａＡｓは、互いに格子整合するため、第２のｐ型ＡｌＧａＩｎＰクラッド層７とｐ型障壁緩和層８との界面、及びｐ型障壁緩和層８とｐ型ＧａＡｓキャップ層９との界面に生じる結晶歪みは非常に小さい。
従って、結晶転位が発生しないので、本実施例の半導体レーザ素子５０は、良好な発光効率が得られる。
【００３８】
本発明の実施例は、上述した構成及び手順に限定されるものではなく、本発明の要旨を逸脱しない範囲において変形例としてもよいのは言うまでもない。
例えば、実施例の第１のｐ型中間層８ａは、ｐ型ＧａＩｎＰ層ａとｐ型ＡｌＧａＩｎＰ層ｂとの一対の層ａｂの積層数が５４である。また、実施例の第２のｐ型中間層８ｂは、ｐ型ＧａＩｎＰ層ｃとｐ型ＧａＡｓ層ｄとの一対の層ｃｄの積層数が５４である。
しかし、それぞれの積層数はこれに限定されるものではない。
ヘテロ障壁をより小さくするにはこの積層数を増やせばよいが、生産性を考慮すると、この積層数を１０〜８０の範囲にすることが望ましい。
【図面の簡単な説明】
【００３９】
【図１】本発明の半導体レーザ素子の製造方法の実施例における第１工程を説明するための断面模式図である。
【図２】本発明の半導体レーザ素子の製造方法の実施例における第２工程を説明するための断面模式図である。
【図３】本発明の半導体レーザ素子の第１のｐ型中間層の製造方法の実施例を説明するための断面模式図である。
【図４】本発明の半導体レーザ素子の第２のｐ型中間層の製造方法の実施例を説明するための断面模式図である。
【図５】本発明の半導体レーザ素子のｐ型障壁緩和層近傍部のバンドギャップエネルギー及びヘテロ障壁を示す模式図である。
【図６】本発明の半導体レーザ素子の製造方法の実施例における第３工程を説明するための断面模式図である。
【図７】本発明の半導体レーザ素子の構造例、及びその製造方法の実施例における第４工程を説明するための断面模式図である。
【図８】特許文献１に記載の半導体レーザ素子の構造例、及びその製造方法を説明するための断面模式図である。
【図９】特許文献１に記載の半導体レーザ素子におけるｐ型ＡｌＧａＩｎＰ中間層近傍部のバンドギャップエネルギー及びヘテロ障壁を示す模式図である。
【符号の説明】
【００４０】
１，１０１  ｎ型ＧａＡｓ基板１  、  ２  ｎ型ＧａＡｓバッファ層  、  ３  ｎ型ＡｌＧａＩｎＰクラッド層  、  ４  活性層  、  ５  第１のｐ型ＡｌＧａＩｎＰクラッド層  、  ６  ｐ型エッチングストップ層  、  ７  第２のｐ型ＡｌＧａＩｎＰクラッド層  、  ８  ｐ型障壁緩和層  、  ８ａ  第１のｐ型中間層  、  ８ｂ  第２のｐ型中間層  、  ９  ｐ型ＧａＡｓキャップ層  、  １０  ｐ型リッジ  、  １１，１０９  ｎ型電流阻止層  、  １２  ｐ型ＧａＡｓコンタクト層  、  １３，１１０  ｐ側電極  、  １４，１１１  ｎ側電極  、  ５０，１００  半導体レーザ素子  、  １０３  ｎ型ＡｌＧａＩｎＰ下部クラッド層  、  １０４  ＧａＩｎＰ活性層  、  １０５  ｐ型ＡｌＧａＩｎＰ上部クラッド層  、  １０６  ｐ型ＡｌＧａＩｎＰ中間層  、  １０７  ｐ型ＧａＡｓオーミック層  、  １０８  メサ部  、  Ａ，Ｂ  ヘテロ障壁  、  ａ，ｃ  ｐ型ＧａＩｎＰ層  、  ｂ  ｐ型ＡｌＧａＩｎＰ層  、  ｄ  ｐ型ＧａＡｓ層  、  ｔ  層厚  、  Ｅａｂ，Ｅｃｄ  バンドギャップエネルギー
【図１】
2006310366.tif 000003
【図２】
2006310366.tif 000004
【図３】
2006310366.tif 000005
【図４】
2006310366.tif 000006
【図５】
2006310366.tif 000007
【図６】
2006310366.tif 000008
【図７】
2006310366.tif 000009
【図８】
2006310366.tif 000010
【図９】
2006310366.tif 000011