(57)【要約】【課題】  転送パルスの突き抜けを防止し且つ低消費電力を実現する。【解決手段】  データ転送単位回路Ｕａjは、第１回路と第２回路を有する。転送方向が右方向の場合、第１回路は書込手段として機能し、第２回路は記憶手段として機能する。第１回路は第１トランジスタＰ１及び第２トランジスタＮ１からなる書き込みスイッチを有し、第２回路は第３トランジスタＮ２及び第４トランジスタＰ２からなるホールドスイッチを有する。書き込みスイッチとホールドスイッチはトグルで動作する。クロック制御回路Ｕｂjは、書き込みスイッチ及びホールドスイッチの状態遷移の途中で両者がオフ状態となるように第１乃至第４クロック信号ＣＫ１j〜ＣＫ４jを生成する。【選択図】      図１４
2006216093.tif 000002
【特許請求の範囲】
【請求項１】
ホールドゲートを含み前記ホールドゲートがアクティブの状態でパルスの論理レベルを
記憶する記憶手段と、書き込みゲートを含み前記書き込みゲートがアクティブの状態でパ
ルスを前記記憶手段に書き込む書込手段とを備える転送単位回路が直列に複数接続された
シフトレジスタの制御方法であって、
前記書き込みゲートがアクティブの状態且つ前記ホールドゲートが非アクティブの状態
から、前記書き込みゲートが非アクティブの状態且つ前記ホールドゲートがアクティブの
状態へ遷移させる場合に、
前記書き込みゲートがアクティブの状態から非アクティブの状態になるように制御し、
前記ホールドゲートが非アクティブの状態からアクティブの状態になるように制御し、
前記書き込みゲートが非アクティブの状態且つ前記ホールドゲートがアクティブの状態
から、前記書き込みゲートがアクティブの状態且つ前記ホールドゲートが非アクティブの
状態へ遷移させる場合に、
前記ホールドゲートがアクティブの状態から非アクティブの状態になるように制御し、
前記書き込みゲート非アクティブの状態からアクティブの状態になるように制御する、
ことを特徴とするシフトレジスタの制御方法。
【請求項２】
前記書き込みゲートはＰチャネル型の第１トランジスタ及びＮチャネル型の第２トラン
ジスタを備え、前記ホールドゲートはＮチャンネル型の第３トランジスタと、Ｐチャネル
型の第４トランジスタを備え、
前記書き込みゲートがアクティブの状態且つ前記ホールドゲートが非アクティブの状態
から、前記書き込みゲートが非アクティブの状態且つ前記ホールドゲートがアクティブの
状態へ遷移させる場合に、
前記第１トランジスタがオン状態からオフ状態になるように制御し、
前記第２トランジスタがオン状態からオフ状態になるように制御し、
前記第３トランジスタがオフ状態からオン状態になるように制御し、
前記第４トランジスタがオフ状態からオン状態になるように制御し、
前記書き込みゲートが非アクティブの状態且つ前記ホールドゲートがアクティブの状態
から、前記書き込みゲートがアクティブの状態且つ前記ホールドゲートが非アクティブの
状態へ遷移させる場合に、
前記第３トランジスタがオン状態からオフ状態になるように制御し、
前記第４トランジスタがオン状態からオフ状態になるように制御し、
前記第１トランジスタがオフ状態からオン状態になるように制御し、
前記第２トランジスタがオフ状態からオン状態になるように制御する
ことを特徴とする請求項１に記載のシフトレジスタの制御方法。
【請求項３】
前記パルスの転送方向にある次段の転送単位回路において前記書き込みゲートが非アク
ティブになったことを検知した後に、自段の転送単位回路において前記書き込みゲート及
び前記ホールドゲートの状態を遷移させる処理を実行することを特徴とする請求項１又は
２に記載のシフトレジスタの制御方法。
【請求項４】
ホールドゲートを含み前記ホールドゲートがアクティブの状態でパルスの論理レベルを
記憶する記憶手段と、書き込みゲートを含み前記書き込みゲートがアクティブの状態でパ
ルスを前記記憶手段に書き込む書込手段とを備える転送単位回路が直列に複数接続された
転送部と、
複数の転送単位回路の各々に対応して設けられ前記ホールドゲート及び前記書き込みゲ
ートの状態がアクティブであるか非アクティブであるかを制御する複数の制御単位回路を
備えた制御部とを備え、
前記制御単位回路は、
前記書き込みゲートがアクティブの状態且つ前記ホールドゲートが非アクティブの状態
から、前記書き込みゲートが非アクティブの状態且つ前記ホールドゲートがアクティブの
状態へ遷移させる場合に、前記書き込みゲートがアクティブの状態から非アクティブの状
態になるように制御した後、前記ホールドゲートが非アクティブの状態からアクティブの
状態になるように制御し、
前記書き込みゲートが非アクティブの状態且つ前記ホールドゲートがアクティブの状態
から、前記書き込みゲートがアクティブの状態且つ前記ホールドゲートが非アクティブの
状態へ遷移させる場合に、前記ホールドゲートがアクティブの状態から非アクティブの状
態になるように制御した後、前記書き込みゲート非アクティブの状態からアクティブの状
態になるように制御する、
ことを特徴とするシフトレジスタ。
【請求項５】
前記書き込みゲートはＰチャネル型の第１トランジスタ及びＮチャネル型の第２トラン
ジスタを備え、前記ホールドゲートはＮチャンネル型の第３トランジスタと、Ｐチャネル
型の第４トランジスタを備え、
前記制御単位回路は、
前記書き込みゲートがアクティブの状態且つ前記ホールドゲートが非アクティブの状態
から、前記書き込みゲートが非アクティブの状態且つ前記ホールドゲートがアクティブの
状態へ遷移させる場合に、前記第１トランジスタがオン状態からオフ状態になるように制
御した後、前記第２トランジスタがオン状態からオフ状態になるように制御し、さらに、
前記第３トランジスタがオフ状態からオン状態になるように制御した後、前記第４トラン
ジスタがオフ状態からオン状態になるように制御し、
前記書き込みゲートが非アクティブの状態且つ前記ホールドゲートがアクティブの状態
から、前記書き込みゲートがアクティブの状態且つ前記ホールドゲートが非アクティブの
状態へ遷移させる場合に、前記第３トランジスタがオン状態からオフ状態になるように制
御した後、前記第４トランジスタがオン状態からオフ状態になるように制御し、さらに、
前記第１トランジスタがオフ状態からオン状態になるように制御した後、前記第２トラン
ジスタがオフ状態からオン状態になるように制御する
ことを特徴とする請求項４に記載のシフトレジスタ。
【請求項６】
前記制御単位回路は、クロック信号を出力するクロック入力回路と、前記第１トランジ
スタに第１正転制御クロック信号を供給し、前記第２トランジスタに第１反転制御クロッ
ク信号を供給し、前記第３トランジスタに第２正転制御クロック信号を供給し、前記第４
トランジスタに第２反転制御クロック信号を供給するクロック供給回路とを備え、
前記クロック供給回路は、
一方の入力端子に前記クロック信号が供給され、前記第１正転制御クロック信号を出力
するＮＡＮＤ回路と、
前記第１正転制御クロック信号を反転して前記第１反転制御クロック信号を出力する第
１反転回路と、
一方の入力端子に前記クロック信号が供給され、他方の入力端子に前記前記第１反転制
御クロック信号が供給され、前記第２正転制御クロック信号を出力するＮＯＲ回路と、
前記第２正転クロック制御信号を反転して前記第２反転制御クロック信号を生成して、
前記ＮＡＮＤ回路の他方の入力端子に供給する第２反転回路とを備える
ことを特徴とする請求項５に記載のシフトレジスタ。
【請求項７】
前記複数の制御単位回路の各々に設けられた前記クロック入力回路には、正転入力クロ
ック信号とこれを反転した反転入力クロック信号が供給クロック信号として交互に供給さ
れ、
前記クロック入力回路は、
第１条件が充足されることを検知して、前記供給クロック信号の入力を許可する負論理
の第１イネーブル信号を生成する第１イネーブル信号生成回路と、
第２条件が充足されることを検知して、前記供給クロック信号の入力を許可する正論理
の第２イネーブル信号を生成する第２イネーブル信号生成回路と、
前記供給クロック信号と前記第１イネーブル信号が入力されるＮＯＲ回路と、
前記供給クロック信号と前記第２イネーブル信号が入力されるＮＡＮＤ回路と、
前記パルスの転送方向を指示する転送信号に基づいて、前記ＮＯＲ回路の出力信号と前
記ＮＡＮＤ回路の出力信号とのうち一方を選択して前記クロック信号として出力する選択
回路と、
を備えることを特徴とする請求項６に記載のシフトレジスタ。
【請求項８】
ある段の制御単位回路は、前記パルスの転送方向にある次段の転送単位回路において前
記書き込みゲートが非アクティブになったことを検知した後に、前記書き込みゲート及び
前記ホールドゲートの状態を遷移させる処理を実行することを特徴とする請求項４又は５
に記載のシフトレジスタ。
【請求項９】
複数の走査線と、複数のデータ線と、前記走査線と前記データ線の交差に対応して設け
られた電気光学素子とを備えた電気光学装置であって、
前記複数の走査線を駆動する走査線駆動回路と、
前記複数のデータ線を駆動するデータ線駆動回路とを備え、
前記走査線駆動回路は、
請求項４乃至８のうちいずれか１項に記載したシフトレジスタを備え、
隣接する前記転送単位回路から出力される各シフト信号が同時にアクティブになる期間
にアクティブとなるように複数の走査信号を生成し、前記複数の走査信号を前記複数の走
査線に各々供給する、
ことを特徴とする電気光学装置。
【請求項１０】
複数の走査線と、複数のデータ線と、前記走査線と前記データ線の交差に対応して設け
られた電気光学素子とを備えた電気光学装置であって、
前記複数の走査線を駆動する走査線駆動回路と、
前記複数のデータ線を駆動するデータ線駆動回路とを備え、
前記データ線駆動回路は、
請求項４乃至８のうちいずれか１項に記載した双方向シフトレジスタを備え、隣接する
前記転送単位回路から出力される各シフト信号が同時にアクティブになる期間にアクティ
ブとなるように複数のサンプリング信号を生成し、前記複数のサンプリング信号の各々に
従って画像信号をサンプリングして得た複数のデータ信号を前記複数のデータ線に各々供
給する、
ことを特徴とする電気光学装置。
【請求項１１】
請求項９又は１０に記載の電気光学装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルスを転送可能なシフトレジスタ、その制御方法、電気光学装置及び電子
機器に関する。
【背景技術】
【０００２】
液晶や有機ＥＬ（エレクトロ・ルミネッセンス）などの電気光学物質の電気光学的な変
化により表示を行う電気光学装置は、情報処理機器やテレビジョンなどの表示装置して広
く用いられている。電気光学装置には、画素スイッチにより画素を駆動するアクティブ・
マトリクス型がある。即ち、アクティブ・マトリクス型の電気光学装置においては、行方
向に延在する走査線と、列方向に延在するデータ線との交差に対応して画素電極が形成さ
れる。また、当該交差部分にあって画素電極とデータ線との間に、走査線に供給される走
査信号にしたがってオンオフする薄膜トランジスタなどの画素スイッチが介挿される。一
方、電気光学物質を介して画素電極と対向するように対向電極が設けられる。
【０００３】
このような構成において、走査線にオン電圧の走査信号が印加されると、当該走査線に
接続された画素スイッチがオン状態となる。このオン状態の際に、データ線に、階調（濃
度）に応じたデータ信号を供給すると、当該データ信号は画素スイッチを介して画素電極
に印加されるので、当該画素電極および対向電極の間に挟持された電気光学物質には、当
該データ信号に応じた電圧が印加されることになる。これによって該電気光学物質は電気
光学的に変化する結果、画素における透過光量、反射光量または発光量（いずれにせよ、
観察者側に視認される光量）が、画素電極に印加されたデータ信号の電圧に応じたものと
なる。したがって、このような制御を画素毎に実行することによって、所定の表示が可能
になる。
【０００４】
ここで、走査信号は、走査線駆動回路から出力される。この走査線駆動回路は、複数段
の回路ブロックをＹ方向に沿って多段接続したＹシフトレジスタを有する。Ｙシフトレジ
スタは、垂直走査期間の最初に供給されるスタートパルスを、水平走査の基準となるＹク
ロック信号を用いてシフトする。一方、データ信号は、データ線駆動回路から出力される
。このデータ線駆動回路は、垂直走査および水平走査に同期して供給される画像信号を、
データ線毎にサンプリングするサンプリングスイッチに対し、水平有効走査期間内に、サ
ンプリング信号を供給する構成となっている。詳細には、データ線駆動回路は、複数段の
回路ブロックをＸ方向に沿って多段接続したＸシフトレジスタを有する。Ｘシフトレジス
タは、水平走査期間の最初に供給されるスタートパルスを、画像信号が供給される周期に
同期したＸクロック信号を用いてシフトする。
【０００５】
特許文献１には、上述した駆動回路に用いられるシフトレジスタとして、複数の回路ブ
ロックが縦続接続されてなり、各回路ブロックの各々は転送回路とクロック制御回路とを
備えるものが開示されている。ここで、転送回路には、第１及び第２クロック信号が供給
されるが、これらの信号が有意になる期間が重複すると誤動作を起こす可能性がある。そ
こで、図２７に示す波形整形回路を用いる点が特許文献１に開示されている。この波形整
形回路は、５個のインバータ７１１〜７１５から構成される。インバータ７１４及び７１
５はラッチ回路を構成する。これにより、重複期間が短くなる。
【特許文献１】特開２００３−２２８３１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載された波形整形回路において、正転クロック信号ＣＬ
と反転クロック信号ＣＬ＊の位相を揃えるためには、インバータ７１２〜７１５として駆
動能力の大きいものを用いる必要がある。このため、消費電力が増加するとともにノイズ
が増加するといった問題がある。一方、駆動能力の低いインバータ７１２〜７１５を用い
ると、正転クロック信号ＣＬと反転クロック信号ＣＬ＊の波形が重なり、転送単位回路が
誤動作することがある。特に、ある転送単位回路から次の転送単位回路へパルスを転送す
る場合、次の転送回路からその次の転送単位回路までパルスが転送されるといった問題が
あった。
【０００７】
本発明は、このような事情に鑑みてなされたものであり、低消費電力で確実に動作する
シフトレジスタ、その制御方法、これを用いた電気光学装置及び電子機器を提供すること
を解決課題とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、本発明に係るシフトレジスタの制御方法は、ホールド
ゲートを含み前記ホールドゲートがアクティブの状態でパルスの論理レベルを記憶する記
憶手段と、書き込みゲートを含み前記書き込みゲートがアクティブの状態でパルスを前記
記憶手段に書き込む書込手段とを備える転送単位回路が直列に複数接続されたシフトレジ
スタを制御する方法であって、前記書き込みゲートがアクティブの状態且つ前記ホールド
ゲートが非アクティブの状態から、前記書き込みゲートが非アクティブの状態且つ前記ホ
ールドゲートがアクティブの状態へ遷移させる場合に、前記書き込みゲートがアクティブ
の状態から非アクティブの状態になるように制御し、前記ホールドゲートが非アクティブ
の状態からアクティブの状態になるように制御し、前記書き込みゲートが非アクティブの
状態且つ前記ホールドゲートがアクティブの状態から、前記書き込みゲートがアクティブ
の状態且つ前記ホールドゲートが非アクティブの状態へ遷移させる場合に、前記ホールド
ゲートがアクティブの状態から非アクティブの状態になるように制御し、前記書き込みゲ
ート非アクティブの状態からアクティブの状態になるように制御する、ことを特徴とする
。
【０００９】
この発明によれば、書き込みゲート及びホールドゲートの状態は、一方がアクティブで
他方が非アクティブで定常となり、パルスの転送時に他方がアクティブで一方が非アクテ
ィブとなる。そして、状態が遷移する途中で書き込みゲート及びホールドゲートが同時に
非アクティブとなる。換言すれば、書き込みゲート及びホールドゲートが同時にアクティ
ブとなることはない。これにより、ある転送単位回路から次の転送単位回路にパルスを転
送する際に、次の転送単位回路をパルスが突き抜けてその次の転送単位回路まで転送され
ることを防止できる。また、パルスの転送時に書き込みゲート及びホールドゲートの状態
を瞬時に切り替える必要がないので、それらに制御信号を供給する回路の消費電力を低減
させることができ、さらに、ノイズの発生を小さくできる。
【００１０】
ここで、前記書き込みゲートはＰチャネル型の第１トランジスタ及びＮチャネル型の第
２トランジスタを備え、前記ホールドゲートはＮチャンネル型の第３トランジスタと、Ｐ
チャネル型の第４トランジスタを備えるならば、前記書き込みゲートがアクティブの状態
且つ前記ホールドゲートが非アクティブの状態から、前記書き込みゲートが非アクティブ
の状態且つ前記ホールドゲートがアクティブの状態へ遷移させる場合に、前記第１トラン
ジスタがオン状態からオフ状態になるように制御し、前記第２トランジスタがオン状態か
らオフ状態になるように制御し、前記第３トランジスタがオフ状態からオン状態になるよ
うに制御し、前記第４トランジスタがオフ状態からオン状態になるように制御し、前記書
き込みゲートが非アクティブの状態且つ前記ホールドゲートがアクティブの状態から、前
記書き込みゲートがアクティブの状態且つ前記ホールドゲートが非アクティブの状態へ遷
移させる場合に、前記第３トランジスタがオン状態からオフ状態になるように制御し、前
記第４トランジスタがオン状態からオフ状態になるように制御し、前記第１トランジスタ
がオフ状態からオン状態になるように制御し、前記第２トランジスタがオフ状態からオン
状態になるように制御することが好ましい。
【００１１】
この発明によれば、書き込みゲートがアクティブの状態且つホールドゲートが非アクテ
ィブの状態から、書き込みゲートが非アクティブの状態且つ前記ホールドゲートがアクテ
ィブの状態へ遷移させる場合に、第１トランジスタ→第２トランジスタ→第３トランジス
タ→第４トランジスタの順にオン・オフの状態が確定する。また、書き込みゲートが非ア
クティブの状態且つホールドゲートがアクティブの状態から、書き込みゲートがアクティ
ブの状態且つホールドゲートが非アクティブの状態へ遷移させる場合に、第３トランジス
タ→→第４トランジスタ→第１トランジスタ→第２トランジスタの順でオン・オフが確定
する。これにより、パルスの転送時に書き込みゲート及びホールドゲートを同時に非アク
ティブ（オフ状態）として、パルスの突き抜けを防止することができる。また、パルスの
転送時に書き込みゲート及びホールドゲートの状態を瞬時に切り替える必要がないので、
それらに制御信号を供給する回路の消費電力を低減させることができ、さらに、ノイズの
発生を小さくできる。
【００１２】
また、上述したシフトレジスタの制御方法において、前記パルスの転送方向にある次段
の転送単位回路において前記書き込みゲートが非アクティブになったことを検知した後に
、自段の転送単位回路において前記書き込みゲート及び前記ホールドゲートの状態を遷移
させる処理を実行することが好ましい。この発明によれば、次段の書き込みゲートがオフ
状態にあることを検知してパルスの転送動作を開始することができるので、確実にパルス
を転送することができる。
【００１３】
次に、本発明に係るシフトレジスタは、ホールドゲートを含み前記ホールドゲートがア
クティブの状態でパルスの論理レベルを記憶する記憶手段と、書き込みゲートを含み前記
書き込みゲートがアクティブの状態でパルスを前記記憶手段に書き込む書込手段とを備え
る転送単位回路が直列に複数接続された転送部と、複数の転送単位回路の各々に対応して
設けられ前記ホールドゲート及び前記書き込みゲートの状態がアクティブであるか非アク
ティブであるかを制御する複数の制御単位回路を備えた制御部とを備え、前記制御単位回
路は、前記書き込みゲートがアクティブの状態且つ前記ホールドゲートが非アクティブの
状態から、前記書き込みゲートが非アクティブの状態且つ前記ホールドゲートがアクティ
ブの状態へ遷移させる場合に、前記書き込みゲートがアクティブの状態から非アクティブ
の状態になるように制御した後、前記ホールドゲートが非アクティブの状態からアクティ
ブの状態になるように制御し、前記書き込みゲートが非アクティブの状態且つ前記ホール
ドゲートがアクティブの状態から、前記書き込みゲートがアクティブの状態且つ前記ホー
ルドゲートが非アクティブの状態へ遷移させる場合に、前記ホールドゲートがアクティブ
の状態から非アクティブの状態になるように制御した後、前記書き込みゲート非アクティ
ブの状態からアクティブの状態になるように制御することが好ましい。パルスの転送時に
は書き込みゲート及びホールドゲートの状態を遷移させる必要があるが、このシフトレジ
スタによれば、書き込みゲート及びホールドゲートが同時にアクティブとなることはない
。これにより、ある転送単位回路から次の転送単位回路にパルスを転送する際に、次の転
送単位回路をパルスが突き抜けてその次の転送単位回路まで転送されることを防止できる
。また、パルスの転送時に書き込みゲート及びホールドゲートの状態を瞬時に切り替える
必要がないので、それらに制御信号を供給する回路の消費電力を低減させることができ、
さらに、ノイズの発生を小さくできる。
【００１４】
上述したシフトレジスタにおいて、前記書き込みゲートはＰチャネル型の第１トランジ
スタ及びＮチャネル型の第２トランジスタを備え、前記ホールドゲートはＮチャンネル型
の第３トランジスタと、Ｐチャネル型の第４トランジスタを備え、前記制御単位回路は、
前記書き込みゲートがアクティブの状態且つ前記ホールドゲートが非アクティブの状態か
ら、前記書き込みゲートが非アクティブの状態且つ前記ホールドゲートがアクティブの状
態へ遷移させる場合に、前記第１トランジスタがオン状態からオフ状態になるように制御
した後、前記第２トランジスタがオン状態からオフ状態になるように制御し、さらに、前
記第３トランジスタがオフ状態からオン状態になるように制御した後、前記第４トランジ
スタがオフ状態からオン状態になるように制御し、前記書き込みゲートが非アクティブの
状態且つ前記ホールドゲートがアクティブの状態から、前記書き込みゲートがアクティブ
の状態且つ前記ホールドゲートが非アクティブの状態へ遷移させる場合に、前記第３トラ
ンジスタがオン状態からオフ状態になるように制御した後、前記第４トランジスタがオン
状態からオフ状態になるように制御し、さらに、前記第１トランジスタがオフ状態からオ
ン状態になるように制御した後、前記第２トランジスタがオフ状態からオン状態になるよ
うに制御することが好ましい。パルスの転送時に書き込みゲート及びホールドゲートを同
時に非アクティブ（オフ状態）として、パルスの突き抜けを防止することができる。また
、パルスの転送時に書き込みゲート及びホールドゲートの状態を瞬時に切り替える必要が
ないので、それらに制御信号を供給する回路の消費電力を低減させることができ、さらに
、ノイズの発生を小さくできる。
【００１５】
ここで、制御単位回路の態様としては、クロック信号を出力するクロック入力回路と、
前記第１トランジスタに第１正転制御クロック信号を供給し、前記第２トランジスタに第
１反転制御クロック信号を供給し、前記第３トランジスタに第２正転制御クロック信号を
供給し、前記第４トランジスタに第２反転制御クロック信号を供給するクロック供給回路
とを備え、前記クロック供給回路は、一方の入力端子に前記クロック信号が供給され、前
記第１正転制御クロック信号を出力するＮＡＮＤ回路と、前記第１正転制御クロック信号
を反転して前記第１反転制御クロック信号を出力する第１反転回路と、一方の入力端子に
前記クロック信号が供給され、他方の入力端子に前記前記第１反転制御クロック信号が供
給され、前記第２正転制御クロック信号を出力するＮＯＲ回路と、前記第２正転クロック
制御信号を反転して前記第２反転制御クロック信号を生成して、前記ＮＡＮＤ回路の他方
の入力端子に供給する第２反転回路とを備える、ことが好ましい。この場合、クロック供
給回路は、フリップフロップで構成され、所定の順序で第１及び第２正転制御クロック信
号、並びに第１及び第２反転制御クロック信号の論理レベルを確定させることができる。
【００１６】
さらに、前記複数の制御単位回路の各々に設けられた前記クロック入力回路には、正転
入力クロック信号とこれを反転した反転入力クロック信号が供給クロック信号として交互
に供給され、前記クロック入力回路は、第１条件が充足されることを検知して、前記供給
クロック信号の入力を許可する負論理の第１イネーブル信号を生成する第１イネーブル信
号生成回路と、第２条件が充足されることを検知して、前記供給クロック信号の入力を許
可する正論理の第２イネーブル信号を生成する第２イネーブル信号生成回路と、前記供給
クロック信号と前記第１イネーブル信号が入力されるＮＯＲ回路と、前記供給クロック信
号と前記第２イネーブル信号が入力されるＮＡＮＤ回路と、前記パルスの転送方向を指示
する転送信号に基づいて、前記ＮＯＲ回路の出力信号と前記ＮＡＮＤ回路の出力信号との
うち一方を選択して前記クロック信号として出力する選択回路と、を備えることが好まし
い。
【００１７】
このシフトレジスタによれば、単位転送回路に供給される第１及び第２正転制御クロッ
ク信号（例えば、実施形態の第１クロック信号ＣＫ１及び第３クロック信号ＣＫ３）及び
第１及び第２反転制御クロック信号（例えば、第２クロック信号ＣＫ２及び第４クロック
信号ＣＫ４）は、クロック制御回路から供給される。各クロック制御回路には、転送方向
にかかわらず正転入力クロック信号（例えば、実施形態の正転クロック信号ＣＫ）又は反
転入力クロック信号（例えば、実施形態の反転クロック信号ＣＫＢ）の一方が供給クロッ
ク信号として取り込まれる。ここで、供給クロック信号は、ＮＯＲ回路とＮＡＮＤ回路に
供給され、それらの出力信号を転送方向に応じて選択して１系統のクロック信号が生成さ
れる。ＮＯＲ回路は負論理の論理積を演算して演算結果を正論理で出力する一方、ＮＡＮ
Ｄ回路は正論理の論理積を演算して、演算結果を負論理で出力する。即ち、転送方向に応
じてＮＯＲ回路とＮＡＮＤ回路の出力信号を切り替えたとしても、クロック信号と供給ク
ロック信号の論理レベルが一致する。そして、１系統のクロック信号に基づいて正転制御
クロック信号及び反転制御クロック信号が生成される。これにより、転送方向を切り替え
たとしても供給クロック信号と正転制御クロック信号及び反転制御クロック信号との位相
関係を固定にできる。
【００１８】
くわえて、上述したシフトレジスタは、ある段の制御単位回路は、前記パルスの転送方
向にある次段の転送単位回路において前記書き込みゲートが非アクティブになったことを
検知した後に、前記書き込みゲート及び前記ホールドゲートの状態を遷移させる処理を実
行することが好ましい。この発明によれば、次段の書き込みゲートがオフ状態にあること
を検知してパルスの転送動作を開始することができるので、確実にパルスを転送すること
ができる。
【００１９】
次に、本発明に係る電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線
と前記データ線の交差に対応して設けられた電気光学素子とを備えたものであって、前記
複数の走査線を駆動する走査線駆動回路と、前記複数のデータ線を駆動するデータ線駆動
回路とを備え、前記走査線駆動回路は、上述したシフトレジスタを備え、隣接する前記転
送単位回路から出力される各シフト信号が同時にアクティブになる期間にアクティブとな
るように複数の走査信号を生成し、前記複数の走査信号を前記複数の走査線に各々供給す
る、ことを特徴とする。この発明によれば上述したシフトレジスタを用いるので、消費電
力を低減させることができ、さらに、ノイズの発生を小さくできる。また、走査信号の誤
動作を防止して表示画面の品質を向上させることができる。
【００２０】
また、本発明に係る他の電気光学装置は、複数の走査線と、複数のデータ線と、前記走
査線と前記データ線の交差に対応して設けられた電気光学素子とを備えたものであって、
前記複数の走査線を駆動する走査線駆動回路と、前記複数のデータ線を駆動するデータ線
駆動回路とを備え、前記データ線駆動回路は、上述したシフトレジスタを備え、隣接する
前記転送単位回路から出力される各シフト信号が同時にアクティブになる期間にアクティ
ブとなるように複数のサンプリング信号を生成し、前記複数のサンプリング信号の各々に
従って画像信号をサンプリングして得た複数のデータ信号を前記複数のデータ線に各々供
給する、ことを特徴とする。この発明によれば上述したシフトレジスタを用いるので、消
費電力を低減させることができ、さらに、ノイズの発生を小さくできる。また、サンプリ
ング信号の誤動作を防止して表示画面の品質を向上させることができる。
次に、本発明に係わる電子機器は、上述した電気光学装置を備えることが好ましい。そ
のような電子機器には、例えば、ビデオカメラやプロジェクタ等が含まれ得る。
【発明を実施するための最良の形態】
【００２１】
＜１．双方向シフトレジスタ＞
まず、本発明に係る双方向シフトレジスタ１について説明する。双方向シフトレジスタ
１は転送方向を指示する転送方向制御信号ＤＩＲに従ってスタートパルスＳＰの転送方向
を切り替える。具体的には、転送方向制御信号ＤＩＲがＨレベルのとき右方向（左から右
）へスタートパルスＳＰをシフトし、転送方向制御信号ＤＩＲがＬレベルのとき左方向（
右から左）へスタートパルスＳＰをシフトする。
【００２２】
図１に双方向シフトレジスタ１のブロック図を示す。この図に示すように双方向シフト
レジスタ１は、データ転送部２とクロック制御部３とを備える。この例のデータ転送部２
は、ｎ個のデータ転送単位回路Ｕａ１、Ｕａ２、…、Ｕａj（jは、２以上ｎ未満の自然数
）…、ＵａｎとトランスファーゲートＴＧ１及びＴＧ２、インバータＩＮＶ１を備える。
インバータＩＮＶ１は転送方向制御信号ＤＩＲの論理レベルを反転して反転転送方向制御
信号ＤＩＲＢを生成する。転送方向制御信号ＤＩＲがＨレベルのとき、トランスファーゲ
ートＴＧ１がオン状態となり、トランスファーゲートＴＧ２がオフ状態となる。一方、転
送方向制御信号ＤＩＲがＬレベルのとき、トランスファーゲートＴＧ１がオフ状態となり
、トランスファーゲートＴＧ２がオン状態となる。即ち、転送方向制御信号ＤＩＲがＨレ
ベルで右方向のシフトを指示する場合、スタートパルスＳＰは右端のデータ転送単位回路
Ｕａ１に供給され、転送方向制御信号ＤＩＲがＨレベルで左方向のシフトを指示する場合
、スタートパルスＳＰは左端のデータ転送単位回路Ｕａｎに供給される。
【００２３】
図２にj番目のデータ転送単位回路Ｕａjの回路図を示す。なお、他のデータ転送単位回
路も同様に構成されている。同図に示すようにデータ転送単位回路Ｕａjは、クロックド
インバータ１０及び１１、ＮＯＲ回路１２、ＰチャネルのトランジスタＰ１及びＰ２、並
びにＮチャネルのトランジスタＮ１及びＮ２を備える。転送方向を右方向としたとき、ト
ランジスタＰ１及びＮ１によって書き込みスイッチＳＷａjが構成され、書き込みスイッ
チＳＷａjが第１端子Ｓ１と第１接続点Ｓ３との間に設けられる。トランジスタＰ２及び
Ｎ２によってホールドスイッチＳＷｂjが構成され、ホールドスイッチＳＷｂjが第１接続
点Ｓ３と第２端子Ｓ２との間に設けられる。また、第１接続点Ｓ３と第２接続点Ｓ４との
間に設けられたＮＯＲ回路１２はリセット信号ＲＥＳＴが非アクティブのとき反転回路と
して機能する。さらに、第２接続点Ｓ４と第１端子Ｓ１との間にはクロックドインバータ
１０が設けられ、第２接続点Ｓ４と第２端子Ｓ２との間にはクロックドインバータ１１が
設けられる。
【００２４】
そして、トランジスタＰ１には第１クロック信号ＣＫ１jが、トランジスタＮ１には第
２クロック信号ＣＫ２jが、トランジスタＮ２には第３クロック信号ＣＫ３jが、トランジ
スタＰ２には第４クロック信号ＣＫ４jが供給される。第１〜第４クロック信号ＣＫ１j〜
ＣＫ４jは、データ転送単位回路Ｕａjに対応して設けられたクロック制御回路Ｕｂjから
供給され、データ転送単位回路Ｕａjの入力信号ＩＮjと出力信号ＯＵＴjは、クロック制
御回路Ｕｂjに供給される。
【００２５】
ＮＯＲ回路１２からシフト信号Ｑjが取り出される。ＮＯＲ回路１２の一方の入力端子
には、リセット信号ＲＥＳＴが供給され、他方の入力端子は書き込みスイッチＳＷａj及
びＳＷｂjの接続点が接続される。リセット信号ＲＥＳＴはＨレベルでアクティブとなる
。Ｈレベルのリセット信号ＲＥＳＴが供給されると、シフト信号Ｑjの論理レベルは強制
的にＬレベルとなる。電源投入時において、各データ転送単位回路Ｕａ１〜Ｕａｎのシフ
ト信号Ｑ１〜Ｑｎの論理レベルは区々である。リセット信号ＲＥＳＴは、そのような場合
に出力信号Ｑ１〜Ｑｎの論理レベルをＬレベルに揃えるために用いられる。
【００２６】
また、クロックドインバータ１０は、反転転送方向制御信号ＤＩＲＢがＨレベルのとき
インバータとして動作する一方、反転転送方向制御信号ＤＩＲＢがＬレベルのとき出力端
子がハイインピーダンス状態となる。また、クロックドインバータ１１は、転送方向制御
信号ＤＩＲがＨレベルのときインバータとして動作する一方、転送方向制御信号ＤＩＲが
Ｈレベルのとき出力端子がハイインピーダンス状態になる。
【００２７】
リセット信号ＲＥＳＴが非アクティブ（Ｌレベル）で、転送方向制御信号ＤＩＲがＨレ
ベルであるとすれば、転送方向は右方向となり、データ転送単位回路Ｕａj及びＵａj+1の
等価回路は図３（Ａ）に示すものとなる。この場合、クロックドインバータ１０は非アク
ティブとなり、ＮＯＲ回路１２はインバータとして機能する。また、リセット信号ＲＥＳ
Ｔが非アクティブ（Ｌレベル）で、転送方向制御信号ＤＩＲがＬレベルであるとすれば、
転送方向は左方向となり、データ転送単位回路Ｕａj及びＵａj+1の等価回路は図３（Ｂ）
に示すものとなる。
【００２８】
次に、図１に示すクロック制御部３について説明する。クロック制御部３は、正転クロ
ック信号ＣＫを反転して反転クロック信号ＣＫＢを出力するインバータＩＮＶ２、及び複
数のクロック制御回路Ｕｂ１、Ｕｂ２、…、Ｕｂj、…、Ｕｂｎを備える。各クロック制
御回路Ｕｂ１〜Ｕｂｎは、複数のデータ転送単位回路Ｕａ１〜Ｕａｎに各々対応して設け
られており、クロック供給回路２０及びクロック入力回路３０を備える。奇数段のクロッ
ク制御回路Ｕｂ１、Ｕｂ３、Ｕｂ５、…には、正転クロック信号ＣＫが供給される一方、
偶数段のクロック制御回路Ｕｂ２、Ｕｂ４、Ｕｂ６、…には、反転クロック信号ＣＫＢが
供給される。なお、この例において「j」は奇数でる。
【００２９】
図４にj段目のクロック制御回路Ｕｂjのブロック図を示す。クロック入力回路３０は、
第１イネーブル信号生成回路３１、ＮＯＲ回路３２、トランスファーゲート３３、第２イ
ネーブル信号生成回路３４、ＮＡＮＤ回路３５、及びトランスファーゲート３６を備える
。トランスファーゲート３３は、転送方向制御信号ＤＩＲがＨレベルのとき、即ち、転送
方向が右方向のときにオン状態となり、転送方向制御信号ＤＩＲがＬレベルのとき、即ち
、転送方向が左方向のときにオフ状態となる。一方、トランスファーゲート３６は、反転
転送方向制御信号ＤＩＲＢがＨレベルのとき、即ち、転送方向が左方向のときにオン状態
となり、反転転送方向制御信号ＤＩＲＢがＬレベルのとき、即ち、転送方向が右方向のと
きにオフ状態となる。従って、転送方向が右方向の場合には、ＮＯＲ回路３２の出力信号
がクロック信号ＣＬＫとしてクロック供給回路２０に供給される一方、転送方向が左方向
の場合には、ＮＡＮＤ回路３５の出力信号がクロック信号ＣＬＫとしてクロック供給回路
２０に供給される。トランスファーゲート３３及び３６は、転送方向制御信号ＤＩＲに応
じて、ＮＯＲ回路３２の出力信号及びＮＡＮＤ回路３６の出力信号を選択してクロック信
号ＣＬＫとして出力する選択手段として機能する。
【００３０】
ＮＯＲ回路３２の一方の入力端子にはＬレベルでアクティブとなる第１イネーブル信号
ＥＮ１が供給され、他方の入力端子には正転クロック信号ＣＫが供給される。第１イネー
ブル信号ＥＮ１は、正転クロック信号ＣＫの入力を許可する信号である。第１イネーブル
信号生成回路３１は、図５（Ａ）に示すようにＮＡＮＤ回路３１１及び３１３、並びにイ
ンバータ３１２を備える。まず、ＮＡＮＤ回路３１１の出力信号は、自段のデータ転送単
位回路Ｕａjの入力信号ＩＮjと出力信号ＯＵＴjのうちいずれか一方がアクティブ（Ｌレ
ベル）になるとアクティブ（Ｈレベル）になる。ＮＡＮＤ回路３１３の一方の入力端子に
はＮＡＮＤ回路３１１の出力信号が供給され、他方の入力端子には第２クロック信号ＣＫ
2j+1が供給される。第２クロック信号ＣＫ2j+1は、転送方向を右方向とした場合に次段の
データ転送単位回路Ｕａj+1に入力信号ＩＮj+1の書き込みを指示する信号であり、Ｈレベ
ルでアクティブとなる。従って、第１イネーブル信号生成回路３１は、自段のデータ転送
単位回路Ｕａjの入力信号ＩＮjと出力信号ＯＵＴjのうちいずれか一方がアクティブであ
り、且つ、転送方向を右方向とした場合に次段のデータ転送単位回路Ｕａj+1が書き込み
不能となったことを検知する手段として機能する。
【００３１】
第２イネーブル信号生成回路３４は、図５（Ｂ）に示すようにＮＡＮＤ回路３４１及び
３４２、並びにインバータ３４３を備える。まず、ＮＡＮＤ回路３４１の出力信号は、自
段のデータ転送単位回路Ｕａjの入力信号ＩＮjと出力信号ＯＵＴjのうちいずれか一方が
アクティブ（Ｌレベル）になるとアクティブ（Ｈレベル）になる。ＮＡＮＤ回路３４２の
一方の入力端子にはＮＡＮＤ回路３４１の出力信号が供給され、他方の入力端子には第４
クロック信号ＣＫ4j-1が供給される。第４クロック信号ＣＫ4j-1は、転送方向を左方向と
した場合に次段のデータ転送単位回路Ｕａj-1に入力信号ＩＮj-1の書き込みを指示する信
号であり、Ｌレベルでアクティブとなる。従って、第２イネーブル信号生成回路３４は、
自段のデータ転送単位回路Ｕａjの入力信号ＩＮjと出力信号ＯＵＴjのうちいずれか一方
がアクティブであり、且つ、転送方向を左方向とした場合に次段のデータ転送単位回路Ｕ
ａj-1が書き込み不能となったことを検知する手段として機能する。
【００３２】
上述した第１イネーブル信号回路３１及び第２イネーブル信号生成回路３４によって、
自段のデータ転送単位回路Ｕａjの入力信号ＩＮj及び出力信号ＯＵＴjが非アクティブの
状態では、正転クロック信号ＣＫの取り込みが停止される。このとき、クロック入力回路
３０から出力されるクロック信号ＣＬＫの論理レベルは固定され、クロック供給回路２０
及びデータ転送単位回路Ｕａjの各ノードの論理レベルが固定となる。即ち、複数のデー
タ転送単位回路Ｕａ１〜Ｕａｎ及び複数のクロック制御回路Ｕｂ１〜Ｕｂｎのうち、前段
からパルスが入来し後段へパルスを転送する回路のみが動作し、他の回路は動作を停止す
る。この結果、消費電力が大幅に削減される。また、第１イネーブル信号回路３１及び第
２イネーブル信号生成回路３４は、次段のデータ転送単位回路が書き込み不能となったこ
とを検知して、正転クロック信号ＣＫの入力を許可するので、データの突き抜けによる誤
動作を防止することができる。
【００３３】
次に、図４に示すＮＯＲ回路３２は、負論理の論理積を演算して演算結果を正論理で出
力する論理回路として機能する。従って、第１イネーブル信号ＥＮ１がアクティブであれ
ば、正転クロック信号ＣＫを取り込み、論理レベルを反転してトランスファーゲート３３
に供給する。また、ＮＡＮＤ回路３５は、正論理の論理積を演算して演算結果を負論理で
出力する論理回路として機能する。従って、第２イネーブル信号ＥＮ２がアクティブであ
れば、正転クロック信号ＣＫを取り込み、論理レベルを反転してトランスファーゲート３
６に供給する。上述したようにトランスファーゲート３３及び３６は、ＮＯＲ回路３２及
びＮＡＮＤ回路３６の出力信号を選択してクロック信号ＣＬＫを出力するので、転送方向
に関わらず正転クロック信号ＣＫに基づいて生成される。この点は、双方向シフトレジス
タ１を画像表示装置の駆動回路として用いる場合に重要である。即ち、転送方向によらず
、クロック制御回路Ｕｂjに入力されるクロック信号の種類が固定されるため、シフト信
号Ｑ１〜Ｑｎと正転クロック信号ＣＫとタイミング関係が固定となる。この結果、画素の
配列がデルタ配列であっても問題とならず、容易に画像反転を行うことができる。
【００３４】
ところで、上述した第１イネーブル信号生成回路３１と第２イネーブル信号生成回路３
４は、図５に示すように入力信号ＩＮjと出力信号ＯＵＴjとの負論理の論理和を演算する
ＮＡＮＤ回路３１１及び３４１を備える。即ち、ＮＡＮＤ回路３１１及び３４１の機能は
同じであるので、これらを兼用してもよい。そこで、クロック入力回路３０を図６に示す
ように構成してもよい。図６に示すクロック入力回路３０は、２入力のＮＯＲ回路３２の
代わりに３入力のＮＯＲ回路３２’を備え、２入力のＮＡＮＤ回路３５の代わりに３入力
のＮＡＮＤ回路３５’を備える。そして、ＮＯＲ回路３２’に負論理の信号を供給するた
め、インバータ３８が設けられている。このようにクロック入力回路３０を構成すること
によって、構成を簡易にでき、消費電力を低減することができる。
【００３５】
次に、図４に示すクロック供給回路２０について説明する。クロック供給回路２０は、
ＮＡＮＤ回路２１、インバータ２２及び２３、並びにＮＯＲ回路２４を備える。インバー
タ２２及び２３は、図７に示すように高電位側電源Ｖｄｄと低電位側電源Ｖｓｓとの間に
Ｐチャネル型のトランジスタＴｒ１及びＮチャネル型のトランジスタＴｒ２が直列に接続
されて構成されている。また、ＮＡＮＤ回路２１は、図８（Ａ）に示すように高電位側電
源ＶｄｄとノードＺ１との間に並列に接続されたＰチャネル型のトランジスタＴｒ３及び
Ｔｒ４、並びにノードＺ１と低電位側電源Ｖｓｓとの間に直列に接続されたＮチャネル型
のトランジスタＴｒ５及びＴｒ６を備える。さらに、ＮＯＲ回路２４は、高電位側電源Ｖ
ｄｄとノードＺ２との間に直列に接続されたＰチャネル型のトランジスタＴｒ７及びＴｒ
８、並びにノードＺ２と低電位側電源Ｖｓｓとの間に並列に接続されたＮチャネル型のト
ランジスタＴｒ９及びＴｒ１０を備える。
【００３６】
図９にＮＡＮＤ回路２１、インバータ２２及び２３、並びにＮＯＲ回路２４の入出力特
性を示す。なお、同図においてＶinvはインバータ２２及び２３の閾値電位、ＶnandはＮ
ＡＮＤ回路２１の閾値電位、ＶnorはＮＯＲ回路２４の閾値電位を各々示す。閾値電位Ｖn
andは閾値電位Ｖinvより高い。これは、図８（Ａ）に示すようにノードＺ１と低電位側電
源Ｖｓｓとの間にＮチャネル型のトランジスタＴｒ４及びＴｒ５が直列に接続されている
からである。また、閾値電位Ｖnorは閾値電位Ｖinvより低い。これは、図８（Ｂ）に示す
ようにノードＺ２と高電位側電源Ｖｄｄとの間にＰチャネル型のトランジスタＴｒ７及び
Ｔｒ８が直列に接続されているからである。
【００３７】
次に、クロック供給回路２０の動作について説明する。図１０にクロック信号ＣＬＫの
論理レベルがＨレベルからＬレベルへ遷移する場合のタイミングチャートを示す。なお、
図２に示すＰチャネル型のトランジスタＰ１及びＰ２の閾値電位はＶｐ、Ｎチャネル型の
トランジスタＮ１及びＮ２の閾値電位はＶｎであるものとする。まず、初期状態において
、クロック信号ＣＬＫのレベルはＨレベルである。このとき、第１クロック信号ＣＫ１j
はＬレベルでトランジスタＰ１はオン状態、第２クロック信号ＣＫ２jはＨレベルでトラ
ンジスタＮ１はオン状態、第３クロック信号ＣＫ３jはＬレベルでトランジスタＮ２はオ
フ状態、第４クロック信号ＣＫ４jはＨレベルでトランジスタＰ２はオフ状態となってい
る。
【００３８】
時刻ｔａ０からクロック信号ＣＬＫが立ち下がり始め、時刻ｔａ１において閾値電位Ｖ
nandに達すると、ＮＡＮＤ回路２１から出力される第１クロック信号ＣＫ１jが立ち上が
り始める。そして、時刻ｔａ２において第１クロック信号ＣＫ１jのレベルが閾値電位Ｖi
nvに達すると、インバータ２２から出力される第２クロック信号ＣＫ２jの立ち上がりが
開始する。この時点において、第１クロック信号ＣＫ１jのレベルは閾値電位Ｖｐに達し
ておらず、時刻ｔａ３において第１クロック信号ＣＫ１jのレベルが閾値電位Ｖｐとなる
。すると、トランジスタＰ１がオフ状態となる。
【００３９】
時刻ｔａ４に至ると、第２クロック信号ＣＫ２jのレベルが閾値電位Ｖnorに達し、ＮＯ
Ｒ回路２４から出力される第３クロック信号ＣＫ３jの立ち上がりが開始する。ここで、
第２クロック信号ＣＫ２jのレベルが閾値電位Ｖnorから閾値電位Ｖｎまで変化する時間Ｔ
ａ１と第３クロック信号ＣＫ３jのレベルがＬレベルから閾値電位Ｖｎに達するまでの時
間Ｔａ２とを比較すると、時間Ｔａ１が時間Ｔａ２より短い。これは、図９に示すように
ＮＯＲ回路２４の閾値電位Ｖnorが低いからである。また、実際の回路においては、ＮＯ
Ｒ回路２４には伝播遅延時間があるが、Ｔａ１＜Ｔａ２となる。このため、時刻ｔａ５に
おいてトランジスタＮ１がオフ状態となり、時刻ｔａ６においてトランジスタＮ２がオン
状態となる。
【００４０】
この後、時刻ｔａ７に至ると第３クロック信号ＣＫ３jのレベルが閾値電位Ｖinvに達し
、インバータ２３から出力される第４クロック信号ＣＫ４jの立ち下がりが開始する。そ
して、時刻ｔａ８に至ると、第４クロック信号ＣＫ４のレベルが閾値電位Ｖｐに達する。
これにより、トランジスタＰ２がオン状態になる。従って、トランジスタＰ１→トランジ
スタＮ１→トランジスタＮ２→トランジスタＰ２の順に信号が確定する。ここで、トラン
ジスタＰ１及びＮ１は書き込みスイッチを構成し、トランジスタＰ２及びＮ２はホールド
スイッチを構成するので、書き込みスイッチがオン状態からオフ状態に変化した後、ホー
ルドスイッチがオフ状態からオン状態へ変化する。
【００４１】
図１１にクロック信号ＣＬＫの論理レベルがＬレベルからＨレベルへ遷移する場合のタ
イミングチャートを示す。まず、初期状態において、クロック信号ＣＬＫのレベルはＬレ
ベルである。このとき、第３クロック信号ＣＫ３jはＨレベルでトランジスタＮ２はオン
状態、第４クロック信号ＣＫ４jはＬレベルでトランジスタＰ２はオン状態、第１クロッ
ク信号ＣＫ１jはＨレベルでトランジスタＰ１はオフ状態、第２クロック信号ＣＫ２jはＬ
レベルでトランジスタＰ１はオフ状態となっている。
【００４２】
時刻ｔｂ０からクロック信号ＣＬＫが立ち上がり始め、時刻ｔｂ１において閾値電位Ｖ
norに達すると、ＮＯＲ回路２４から出力される第３クロック信号ＣＫ３jが立ち下がり始
める。そして、時刻ｔｂ２において第３クロック信号ＣＫ３jのレベルが閾値電位Ｖinvに
達すると、インバータ２３から出力される第４クロック信号ＣＫ４jの立ち上がりが開始
する。この時点において、第３クロック信号ＣＫ３jのレベルは閾値電位Ｖｎに達してお
らず、時刻ｔｂ３において第３クロック信号ＣＫ３jのレベルが閾値電位Ｖｎとなる。す
ると、トランジスタＮ２がオフ状態となる。
【００４３】
時刻ｔｂ４に至ると、第４クロック信号ＣＫ４jのレベルが閾値電位Ｖnandに達し、Ｎ
ＡＮＤ回路２１から出力される第１クロック信号ＣＫ１jの立ち下がりが開始する。ここ
で、第４クロック信号ＣＫ４jのレベルが閾値電位Ｖnandから閾値電位Ｖｐまで変化する
時間Ｔｂ１と第１クロック信号ＣＫ１jのレベルがＨレベルから閾値電位Ｖｐに達するま
での時間Ｔｂ２とを比較すると、時間Ｔｂ１が時間Ｔｂ２より短い。これは、図９に示す
ようにＮＡＮＤ回路２１の閾値電位Ｖnandが高いからである。また、実際の回路において
は、ＮＡＮＤ回路２１には伝播遅延時間があるが、Ｔｂ１＜Ｔｂ２となる。このため、時
刻ｔｂ５においてトランジスタＰ２がオフ状態となり、時刻ｔｂ６においてトランジスタ
Ｐ１がオン状態となる。
【００４４】
この後、時刻ｔｂ７に至ると第１クロック信号ＣＫ１jのレベルが閾値電位Ｖinvに達し
、インバータ２２から出力される第２クロック信号ＣＫ２jの立ち上がりが開始する。そ
して、時刻ｔｂ８に至ると、第２クロック信号ＣＫ２jのレベルが閾値電位Ｖｎに達する
。これにより、トランジスタＮ１がオン状態になる。従って、トランジスタＮ２→トラン
ジスタＰ２→トランジスタＰ１→トランジスタＮ１の順に信号が確定する。ここで、トラ
ンジスタＰ１及びＮ１は書き込みスイッチＳＷａjを構成し、トランジスタＰ２及びＮ２
はホールドスイッチＳＷｂjを構成するので、書き込みスイッチＳＷｂjがオン状態からオ
フ状態に変化した後、ホールドスイッチＳＷａjがオフ状態からオン状態へ変化する。
【００４５】
次に、上述した第１〜第４クロック信号ＣＫ１j〜ＣＫ４jによって駆動される第j番目
のデータ転送単位回路Ｕａjとこれに隣接する第j+1番目のデータ転送単位回路Ｕａj+1の
転送動作について説明する。但し、スタートパルスＳＰの転送方向を右方向とする。また
、図１２に示すように、入力信号ＩＮjがデータ転送単位回路Ｕａjに入来し、正転クロッ
ク信号ＣＫと反転クロック信号ＣＫＢに基づいてシフト動作が行われるものとする。また
、正転クロック信号ＣＫの立ち下り期間をＴ１、正転クロック信号がＬレベルである期間
をＴ２、正転クロック信号ＣＫの立ち上がり時間をＴ３とする。さらに、初期状態におい
て、入力信号ＩＮjはＬレベルであり、正転クロック信号ＣＫはＨレベルであるものとす
る。
【００４６】
図１３にデータ転送単位回路Ｕａjと第j+1番目のデータ転送単位回路Ｕａj+1の等価回
路を示す。この図において、まず、転送方向が右方向であるから、図４に示すクロック入
力回路３０においてトランスファーゲート３３がオン状態となり、トランスファーゲート
３６がオフ状態となる。この場合、第１イネーブル信号ＥＮ１がアクティブになると、デ
ータ転送単位回路Ｕａjにおいては正転クロック信号ＣＫがＮＯＲ回路３２によって取り
込まれ、正転クロック信号ＣＫを反転した信号がクロック信号ＣＬＫとしてクロック供給
回路２０に供給される。一方、データ転送単位回路Ｕａj+1においては、反転クロック信
号ＣＫＢがＮＯＲ回路３２によって取り込まれ、反転クロック信号ＣＫＢを反転した信号
がクロック信号ＣＬＫとしてクロック供給回路２０に供給される。
【００４７】
初期状態では、図１３（Ａ）に示すように、書き込みスイッチＳＷａj及びＳＷａj+1は
オフ状態となり、ホールドスイッチＳＷｂj及びＳＷｂj+1はオン状態となる。
次に、期間Ｔ１において、データ転送単位回路Ｕａjはクロック信号ＣＬＫの立ち上が
り波形に従った制御がなされる一方、データ転送単位回路Ｕａj+1はクロック信号ＣＬＫ
の立ち下がり波形に従った制御がなされる。このとき、データ転送単位回路Ｕａj+1の入
力信号ＩＮj+1及び出力信号ＯＵＴj+1は、非アクティブ（Ｈレベル）であるので、書き込
みスイッチＳＷａj+1及びホールドスイッチＳＷｂj+1の状態に変化はない。一方、データ
転送単位回路Ｕａjにおいては、入力信号ＩＮjがアクティブ（Ｌレベル）であり、且つ、
次段の書き込みスイッチＳＷａj+1がオフ状態であるので、第１イネーブル信号ＥＮ１が
アクティブとなる。このため、クロック信号ＣＬＫがＬレベルからＨレベルに立ち上がる
。図１１を参照して説明したようにクロック信号ＣＬＫの立ち上がり時には、トランジス
タＮ２がオン状態からオフ状態へ変化し、次いで、トランジスタＰ２がオン状態からオフ
状態に変化する。従って、図１３（Ｂ）に示すようにホールドスイッチＳＷｂjがオフ状
態となる。次に、トランジスタＰ１がオフ状態からオン状態へ変化し、次いで、トランジ
スタＮ１がオフ状態からオン状態に変化する。このとき、図１３（Ｃ）に示すように書き
込みスイッチＳＷａjがオン状態になる。すると、入力信号ＩＮjがＮＯＲ回路１２及びイ
ンバータ１１を介して出力信号ＯＵＴjとして出力される。
【００４８】
次に、期間Ｔ２においては、クロック信号ＣＬＫのレベルの変化がないので、データ転
送単位回路Ｕａj及びデータ転送単位回路Ｕａj+1の状態が維持される（図１３（Ｄ）参照
）。
次に、期間Ｔ３において、データ転送単位回路Ｕａjの出力信号ＯＵＴjはアクティブ（
Ｌレベル）であり、データ転送単位回路Ｕａj+1の入力信号ＩＮj+1もアクティブとなる。
このため、データ転送単位回路Ｕａjはクロック信号ＣＬＫの立ち下がり波形に従った制
御がなされる一方、データ転送単位回路Ｕａj+1はクロック信号ＣＬＫの立ち上がり波形
に従った制御がなされる。
【００４９】
まず、データ転送単位回路Ｕａjは、出力信号ＯＵＴjがアクティブ（Ｌレベル）であり
、且つ、次段の書き込みスイッチＳＷａj+1がオフ状態であるので、第１イネーブル信号
ＥＮ１がアクティブとなる。このため、クロック信号ＣＬＫがＨレベルからＬレベルに立
ち下がる。図１０を参照して説明したようにクロック信号ＣＬＫの立ち下がり時には、ト
ランジスタＰ１がオン状態からオフ状態へ変化し、次いで、トランジスタＮ１がオン状態
からオフ状態に変化する。従って、図１３（Ｅ）に示すようにホールドスイッチＳＷｂj
がオフ状態となる。次に、トランジスタＮ２がオフ状態からオン状態へ変化し、次いで、
トランジスタＰ２がオフ状態からオン状態に変化する。このとき、図１３（Ｆ）に示すよ
うにホールドスイッチＳＷ２がオン状態になる。すると、ＮＯＲ回路１２及びインバータ
１１によってラッチ回路が構成され、Ｌレベルが記憶される。
【００５０】
次に、データ転送単位回路Ｕａj+1は、出力信号ＯＵＴjがアクティブ（Ｌレベル）であ
り、且つ、次段の書き込みスイッチＳＷａj+2（図示せず）がオフ状態であるので、第１
イネーブル信号ＥＮ１がアクティブとなる。このため、クロック信号ＣＬＫがＬレベルか
らＨレベルに立ち上がる。クロック信号ＣＬＫの立ち上がり時には、トランジスタＮ２が
オン状態からオフ状態へ変化し、次いで、トランジスタＰ２がオン状態からオフ状態に変
化する。従って、図１３（Ｅ）に示すようにホールドスイッチＳＷｂj+1がオフ状態とな
る。次に、トランジスタＰ１がオフ状態からオン状態へ変化し、さらに、トランジスタＮ
１がオフ状態からオン状態に変化する。このとき、図１３（Ｆ）に示すように書き込みス
イッチＳＷａj+1がオン状態になる。すると、入力信号ＩＮj+1がＮＯＲ回路１２及びイン
バータ１１を介して出力信号ＯＵＴj+1として出力される。
【００５１】
以後、これらの動作を繰り返し、後段のデータ転送単位回路Ｕａj+2、Ｕａj+3、…、Ｕ
ａｎへ転送パルスを順次転送する。次の段の書き込みスイッチがオフ状態であることを検
知して、自段のオン状態にある書き込みスイッチ又はホールドスイッチの状態をオフ状態
に遷移させることは、転送パルスの突き抜けを防止する点で重要である。書き込みスイッ
チとホールドスイッチはトグルで動作するが、上述した動作によれば状態が遷移する途中
で両スイッチが同時にオフ状態となる期間が存在する（例えば、図１３（Ｂ）及び（Ｅ）
）。換言すれば、スイッチの状態が遷移する途中で、両スイッチが同時にオンすることが
ない。仮に、書き込みスイッチとホールドスイッチが同時にオンする期間が存在するとす
れば、図１３（Ｅ）において書き込みスイッチＳＷａj及びＳＷａj+1とホールドスイッチ
ＳＷｂj及びＳＷｂj+1がオン状態となり、本来、データ転送単位回路Ｕａjからデータ転
送単位回路Ｕａj+1へ転送されるべき転送パルスが、データ転送単位回路Ｕａj+2まで転送
されてしまう。本実施形態によれば、スイッチの状態遷移の途中で両スイッチが同時にオ
フ状態となる期間を設けたので、転送パルスの突き抜けを防止して、確実に転送を実行す
ることができる。また、第１乃至第４トランジスタＰ１、Ｎ１、Ｎ２及びＰ２のオン・オ
フの順序を固定にできるので、従来の波形整形回路のように駆動能力の大きい論理回路を
用いる必要がない。このため、消費電力を削減できると共にノイズの発生を低減すること
が可能となる。
【００５２】
図１４は、上述したデータ転送単位回路Ｕａjとクロック制御回路Ｕｂjの機能ブロック
図である。この図に示すようにデータ転送単位回路Ｕａjは、第１回路と第２回路から構
成される。第１回路は、図２に示すクロックドインバータ１０と、第１トランジスタＰ１
、第２トランジスタＮ１、及びＮＯＲ回路１２を備える。一方、第２回路は、クロックド
インバータ１１、第３トランジスタＮ２、第４トランジスタＰ２及びＮＯＲ回路１２を備
える。なお、ＮＯＲ回路１２はリセット信号が非アクティブ（Ｌレベル）のとき反転回路
として機能し、第１回路と第２回路で兼用される。
【００５３】
転送方向が右方向の場合は、第２回路は転送パルスの論理レベルを記憶する記憶手段と
して機能し、第３トランジスタＮ２及び第４トランジスタＰ２はホールドスイッチを構成
する。ホールドスイッチがオン状態（アクティブ）のとき記憶手段は論理レベルを記憶可
能となり、ホールドスイッチがオフ状態（非アクティブ）のとき記憶手段は論理レベルを
記憶不能となる。また、第１回路は記憶手段に転送パルスの論理レベルを書き込む書込手
段として機能し、第１トランジスタＰ１及び第２トランジスタＮ１は書き込みスイッチを
構成する。書き込みスイッチがオン状態（アクティブ）のとき書込手段は、記憶手段に対
して転送パルスの論理レベル書き込み、書き込みスイッチがオフ状態（非アクティブ）の
とき書込手段は、記憶手段に対して転送パルスの論理レベルを書き込まない。
【００５４】
転送方向が左方向の場合は、第１回路は転送パルスの論理レベルを記憶する記憶手段と
して機能し、第１トランジスタＰ１及び第２トランジスタＮ２はホールドスイッチを構成
する。一方、第２回路は転送パルスの論理レベルを記憶する記憶手段として機能し、第１
トランジスタＰ１及び第２トランジスタＮ２はホールドスイッチを構成する。このように
転送方向に応じて第１回路と第２回路の機能が切り替えられることになる。
【００５５】
次に、クロック制御回路Ｕｂjには、正転クロック信号ＣＫ又は反転クロック信号ＣＫ
Ｂの一方が供給クロック信号ＣＫ’として取り込まれ、転送方向に応じて負論理の入力論
理回路（ＮＯＲ回路）と正論理の入力論理回路（ＮＡＮＤ回路）が選択され、クロック信
号ＣＬＫが生成される。そして、上述したようにクロック供給回路２０は、１系統のクロ
ック信号ＣＬＫに基づいて第１乃至第４クロック信号ＣＫ１j〜ＣＫ４jを生成して、上述
した書き込みスイッチとホールドスイッチに供給する。
【００５６】
次に、データ転送単位回路Ｕａjの他の構成例について説明する。
図１５に、データ転送単位回路Ｕａｊの他の構成例１を示す。図１５に示すデータ転送
単位回路Ｕａjは、ＮＯＲ回路１２の替わりにインバータ１３及び１４を用いる点を除い
て図２に示すデータ転送単位回路Ｕａjと同様に構成されている。この場合、クロックド
インバータ１０、スイッチＳＷａj、及びインバータ１３は第１回路を構成し、クロック
ドインバータ１１、スイッチＳＷｂj、及びインバータ１４は第２回路を構成する。この
構成例では、ＮＯＲ回路１２の反転回路としての機能をインバータ１３及び１４に分配し
てある。
【００５７】
図１６に、データ転送単位回路Ｕａｊの他の構成例２を示す。図１６に示すデータ転送
単位回路Ｕａjは、ＮＯＲ回路１２の替わりにインバータ１５及び１６を用いる点を除い
て図２に示すデータ転送単位回路Ｕａjと同様に構成されている。この場合、クロックド
インバータ１０、スイッチＳＷａj、及びインバータ１５は第１回路を構成し、クロック
ドインバータ１１、スイッチＳＷｂj、及びインバータ１６は第２回路を構成する。この
構成例では、ＮＯＲ回路１２の反転回路としての機能をインバータ１５及び１６に分配し
てある。
【００５８】
図１７に、データ転送単位回路Ｕａｊの他の構成例３を示す。図１７に示すデータ転送
単位回路Ｕａjは、スイッチＳＷａj及びＳＷｂj並びにＮＯＲ回路１２の替わりにクロッ
クドインバータ１７及び１８を用いる点を除いて図２に示すデータ転送単位回路Ｕａjと
同様に構成されている。この場合、クロックドインバータ１０及び１７は第１回路を構成
し、クロックドインバータ１１及び１８は第２回路を構成する。この構成例では、ＮＯＲ
回路１２の反転回路としての機能及びスイッチＳＷａjの機能をクロックドインバータ１
５に分配し、ＮＯＲ回路１２の反転回路としての機能及びスイッチＳＷｂjの機能をクロ
ックドインバータ１８に分配してある。
【００５９】
ここで、第１回路が書込手段として機能する場合、第１トランジスタＰ１及び第２トラ
ンジスタＮ１は書き込みゲートとして機能する一方、記憶手段として機能する場合には第
１トランジスタＰ１及び第２トランジスタＮ１はホールドゲートとして機能する。また、
第２回路が書込手段として機能する場合、第３トランジスタＮ２及び第４トランジスタＰ
２は書き込みゲートとして機能する一方、記憶手段として機能する場合には第３トランジ
スタＮ２及び第４トランジスタＰ２はホールドゲートとして機能する。
【００６０】
図１８に、双方向シフトレジスタ１の全体動作のタイミングチャートを示す。この図に
示すようにＬレベルでアクティブとなるスタートパルスＳＰが双方向シフトレジスタ１に
入力されると、正転クロック信号ＣＫ及び反転クロック信号ＣＫＢに同期して、シフト信
号Ｑ１〜Ｑｎが順次出力される。転送方向が右方向である場合には、スタートパルスＳＰ
が左端のデータ転送単位回路Ｕａ１に供給されるので、シフト信号は、Ｑ１→Ｑ２→、…
、→Ｑｎの順にアクティブとなる。各シフト信号Ｑ１〜Ｑｎは、ＮＯＲ回路１２の出力信
号であるので、Ｈレベルでアクティブとなる。この場合、ある段のシフト信号と次段のシ
フト信号とは、正転クロック信号ＣＫの１／２周期の期間重複する。また、転送方向が左
方向の場合、スタートパルスＳＰが右端のデータ転送単位回路Ｕａ１に供給されるので、
シフト信号は、Ｑｎ→Ｑｎ-1→、…、→Ｑ１の順にアクティブとなる。
【００６１】
ここで、転送方向が左右いずれの方向であっても、各シフト信号Ｑ１〜Ｑｎと正転クロ
ック信号ＣＫ又は反転クロック信号ＣＫＢの位相関係（位相差）は一定である。例えば、
シフト信号Ｑ２の立ち上がりエッジＥｕは、図１８に示すように転送方向を問わず正転ク
ロック信号ＣＫの立ち上がりエッジに同期している。従って、転送方向に応じて正転クロ
ック信号ＣＫ又は反転クロック信号ＣＫＢの１／２周期だけ位相関係がずれることもない
。
【００６２】
＜２．電気光学装置＞
次に、上述した双方向シフトレジスタ１を駆動回路に用いた電気光学装置について説明
する。
図１９は、本発明に係る電気光学装置５００の電気的構成を示すブロック図である。こ
の電気光学装置５００は電気光学材料として液晶を用いる。電気光学装置５００は、主要
部として液晶パネルＡＡを備える。液晶パネルＡＡは、スイッチング素子として薄膜トラ
ンジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する）を形成した素子基板と対
向基板とを互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付し、この間隙
に液晶が挟持されている。
【００６３】
また、電気光学装置５００は、液晶パネルＡＡ、タイミング発生回路３００および画像
処理回路４００を備える。液晶パネルＡＡは、その素子基板上に画像表示領域Ａ、走査線
駆動回路１００、データ線駆動回路２００、サンプリング回路２４０および画像信号供給
線Ｌを備える。この電気光学装置５００に供給される入力画像データＤは、例えば、３ビ
ットパラレルの形式である。タイミング発生回路３００は、入力画像データＤに同期して
Ｙクロック信号ＹＣＫ、Ｘクロック信号ＸＣＫ、Ｙ転送開始パルスＤＹ、Ｘ転送開始パル
スＤＸ、及び転送方向制御信号ＤＩＲを生成して、走査線駆動回路１００およびデータ線
駆動回路２００に供給する。また、タイミング発生回路３００は、画像処理回路４００を
制御する各種のタイミング信号を生成し、これを出力する。なお、Ｙクロック信号ＹＣＫ
及びＸクロック信号ＸＣＫは上述した正転クロック信号ＣＫに相当し、Ｙ転送開始パルス
ＤＹ及びＸ転送開始パルスＤＸは上述したスタートパルスＳＰに相当する。
【００６４】
ここで、Ｙクロック信号ＹＣＫは、走査線２を選択する期間を特定し、Ｘクロック信号
ＸＣＫは、データ線３を選択する期間を特定する。また、Ｙ転送開始パルスＤＹは走査線
２の選択開始を指示するパルスであり、一方、Ｘ転送開始パルスＤＸはデータ線３の選択
開始を指示するパルスである。さらに、転送方向制御信号ＤＩＲは、走査線２およびデー
タ線３の選択順序を指示する信号である。その論理レベルがＨレベルのとき、転送方向制
御信号ＤＩＲは、各走査線２を上から下に順次選択するとともに各データ線３を左から右
に選択することを指示する。以下の説明では、この場合の表示態様を正転画像表示と称す
る。一方、転送方向制御信号ＤＩＲの論理レベルがＬレベルのとき、転送方向制御信号Ｄ
ＩＲは、各走査線２を下から上に順次選択するとともに各データ線３を右から左に選択す
ることを指示する。以下の説明では、この場合の表示態様を反転画像表示と称する。この
例では、走査線駆動回路１００およびデータ線駆動回路２００に対して、共通の転送方向
制御信号ＤＩＲを供給しているが、タイミング発生回路３００において、走査線の選択用
の信号とデータ線の選択用の信号とを個別に生成して、これらを走査線駆動回路１００お
よびデータ線駆動回路２００に供給してもよいことは勿論である。
【００６５】
次に、画像処理回路４００は、入力画像データＤに、液晶パネルの光透過特性を考慮し
たガンマ補正等を施した後、ＲＧＢ各色の画像データをＤ／Ａ変換して、画像信号ＶＩＤ
を生成して液晶パネルＡＡに供給する。
次に、画像表示領域Ａには、図１９に示されるように、ｍ（ｍは２以上の自然数）本の
走査線２が、Ｘ方向に沿って平行に配列して形成される一方、ｎ（ｎは２以上の自然数）
本のデータ線３が、Ｙ方向に沿って平行に配列して形成されている。そして、走査線２と
データ線３との交差付近においては、ＴＦＴ５０のゲートが走査線２に接続される一方、
ＴＦＴ５０のソースがデータ線３に接続されるとともに、ＴＦＴ５０のドレインが画素電
極６に接続される。そして、各画素は、画素電極６と、対向基板に形成される対向電極（
後述する）と、これら両電極間に挟持された液晶とによって構成される。この結果、走査
線２とデータ線３との各交差に対応して、画素はマトリクス状に配列されることとなる。
【００６６】
また、ＴＦＴ５０のゲートが接続される各走査線２には、走査信号Ｙ１、Ｙ２、…、Ｙ
ｍが、パルス的に線順次で印加されるようになっている。このため、ある走査線２に走査
信号が供給されると、当該走査線に接続されるＴＦＴ５０がオンするので、データ線３か
ら所定のタイミングで供給される画像信号Ｘ１、Ｘ２、…、Ｘｎは、対応する画素に順番
に書き込まれた後、所定の期間保持されることとなる。
【００６７】
各画素に印加される電圧レベルに応じて液晶分子の配向や秩序が変化するので、光変調
による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモー
ドであれば、印加電圧が高くなるにつれて制限される一方、ノーマリーブラックモードで
あれば、印加電圧が高くなるにつれて緩和されるので、電気光学装置５００全体では、画
像信号に応じたコントラストを持つ光が各画素毎に出射される。このため、所定の表示が
可能となる。また、保持された画像信号がリークするのを防ぐために、蓄積容量５１が、
画素電極６と対向電極との間に形成される液晶容量と並列に付加される。例えば、画素電
極６の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量５１によ
り保持されるので、保持特性が改善される結果、高コントラスト比が実現されることとな
る。
【００６８】
次に、データ線駆動回路２００は、Ｘクロック信号ＸＣＫに同期して順次アクティブと
なるサンプリング信号ＳＲ１〜ＳＲｎを生成する。また、データ線駆動回路２００は、転
送方向制御信号ＤＩＲによってサンプリング信号ＳＲ１〜ＳＲｎをアクティブにする順番
を制御することが可能である。具体的には、転送方向制御信号ＤＩＲがＨレベルである場
合、サンプリング信号はＳＲ１→ＳＲ２→…ＳＲｎの順にアクティブとなり、転送方向制
御信号ＤＩＲがＬレベルである場合、サンプリング信号はＳＲｎ→ＳＲｎ−１→…ＳＲ１
の順にアクティブとなる。
【００６９】
サンプリング回路２４０は、ｎ個のスイッチＳＷ１〜ＳＷｎを備える。各スイッチＳＷ
１〜ＳＷｎは、ＴＦＴによって構成されている。そして、ゲートに供給される各サンプリ
ング信号ＳＲ１〜ＳＲｎが順次アクティブになると、各スイッチＳＷ１〜ＳＷｎが順次オ
ン状態となる。すると、画像信号供給線Ｌを介して供給される画像信号ＶＩＤがサンプリ
ングされ、各データ線３に順次供給される。したがって、ＳＲ１→ＳＲ２→…ＳＲｎの順
にサンプリング信号がアクティブとなれば、データ線３は左から右に順次選択される一方
、ＳＲｎ→ＳＲｎ−１→…ＳＲ１の順にサンプリング信号がアクティブとなれば、データ
線３は右から左に順次選択されることになる。なお、サンプリング回路２４０をデータ線
駆動回路２００に含めてもよいことは勿論である。
【００７０】
次に、図２０はデータ線駆動回路２００の詳細な構成を示すブロック図である。図に示
すようにデータ線駆動回路２００は、双方向シフトレジスタ１とｎ個のＮＡＮＤ回路２１
０及びインバータ２２０を備える。但し、双方向シフトレジスタ１はｎ＋１段で構成され
る。ＮＡＮＤ回路２１０は、隣接するシフト信号の論理積の否定を演算し、インバータ２
２０は再否定を演算して走査信号Ｙ１、Ｙ２、…、Ｙｎを出力する。
次に、図２１は走査線駆動回路１００の詳細な構成を示すブロック図である。図に示す
ように走査線駆動回路１００は、双方向シフトレジスタ１とｍ個のＮＡＮＤ回路１１０及
びインバータ１２０を備える。但し、双方向シフトレジスタ１はｍ＋１段で構成される。
ＮＡＮＤ回路１１０は、隣接するシフト信号の論理積の否定を演算し、インバータ１２０
は再否定を演算してサンプリング信号ＳＲ１、ＳＲ２、…、ＳＲｍを出力する。
【００７１】
次に、上述した電気光学装置５００の表示動作について説明する。まず、垂直走査方向
が下方向であって、水平走査方向が右方向である場合の正転画像表示動作について説明す
る。この場合、転送方向制御信号ＤＩＲがＨレベルとなるので、図１に示すトランスファ
ーゲートＴＧ１がオン状態となり、トランスファーゲートＴＧ２がオフ状態となる。この
結果、垂直走査期間の最初を規定するＹ転送開始パルスＤＹが上から数えて１段のデータ
転送単位回路の上端に供給される。このため、図２２に示されるように、走査信号Ｙ１、
Ｙ２、…、Ｙｍが、順番で出力される。
【００７２】
具体的には、図２１において上から数えて１段、２段、３段、…、ｍ段の双方向シフト
レジスタ１から出力されるシフト信号Ｑ１、Ｑ２、…、Ｑｍ＋１は、Ｙ転送開始パルスＤ
ＹをＹクロック信号ＹＣＫの立ち下がりで取り込んだものを、半周期ずつ順次シフトした
ものとなり、さらに、各行に対応するＮＡＮＤ回路１１０及びインバータ１２０によって
、互いに隣接する段から出力されるシフト信号同士の重複部分が取り出されて、走査信号
Ｙ１、Ｙ２、Ｙ３、…、Ｙｍとして出力される。
【００７３】
ここで、走査信号Ｙ１がＨレベルとなると、１行目の走査線２にゲートが接続されたＴ
ＦＴ５０がすべてオンになる。一方、走査信号Ｙ１がＨレベルになる期間では、各画素に
対応する画像信号ＶＩＤが、サンプリング信号ＳＲ１、ＳＲ２、…、ＳＲｎの供給にそれ
ぞれ同期して、画像信号供給線Ｌ１を介して順番に供給される。ここで、サンプリング信
号ＳＲ１がＨレベルになると、１列目のサンプリングスイッチＳＷ１がオンするので、画
像信号ＶＩＤが、１列目のデータ線３にサンプリングされる。そして、１列目のデータ線
３にサンプリングされた画像信号ＶＩＤは、オンとなっているＴＦＴ５０を介して、１行
１列の画素電極６に印加されて、その液晶容量に書き込まれる。
【００７４】
次に、サンプリング信号ＳＲ２がＨレベルになると、２列目のサンプリングスイッチＳ
Ｗ２がオンするので、画像信号ＶＩＤが、２列目のデータ線３にサンプリングされて、オ
ンとなっているＴＦＴ５０を介し、１行２列の液晶容量に書き込まれる。以下同様にして
、画像信号ＶＩＤがサンプリングされて、１行ｎ列の液晶容量まで書き込まれることにな
る。こうして、１行目における１列からｎ列までに至る液晶容量の書き込みが完了する。
以降、走査信号Ｙ２、Ｙ３、…、Ｙｍが順番にＨレベルになると、２行目、３行目、…、
ｍ行目において、それぞれ１列からｎ列までに至る液晶容量の書き込みが、１行目と同様
にして実行される。こうして、垂直走査方向が下方向であって、水平走査方向が右方向で
ある正転画像が形成されることになる。
【００７５】
次に、垂直走査方向が上方向であって、水平走査方向が左方向である場合の反転画像表
示動作について説明する。この場合、転送方向制御信号ＤＩＲがＬレベルとなるので、図
１に示すトランスファーゲートＴＧ１がオフ状態となり、トランスファーゲートＴＧ２が
オン状態となる。この結果、Ｙ転送開始パルスＤＹが上からｍ＋１段のデータ転送単位回
路の下端に供給される。このため、図２３に示されるように、走査信号Ｙｍ、Ｙｍ−１、
Ｙｍ−２、……、Ｙ１が、順番で出力される。ここで、走査信号ＹｍがＨレベルとなると
、ｍ行目の走査線２にゲートが接続されたＴＦＴ５０がすべてオンになる。一方、走査信
号ＹｍがＨレベルになる期間では、画像信号ＶＩＤが、サンプリング信号ＳＲｎ、ＳＲｎ
−１、…、ＳＲ１の供給にそれぞれ同期して、画像信号供給線Ｌを介して順番に供給され
る。ここで、サンプリング信号ＳＲｎがＨレベルになると、ｎ列目のサンプリングスイッ
チＳＷｎがオンするので、ｍ行ｎ列の画素に対応する画像信号ＶＩＤが、ｎ列目のデータ
線３にサンプリングされる。そして、ｎ列目のデータ線３にサンプリングされた画像信号
ＶＩＤは、オンとなっているＴＦＴ５０を介して、ｍ行ｎ列の画素電極６に印加されて、
その液晶容量に書き込まれる。
【００７６】
次に、サンプリング信号ＳＲｎ−１がＨレベルになると、ｎ−１列目のサンプリングス
イッチＳＷｎ−１がオンするので、画像信号ＶＩＤが、（ｎ−１）列目のデータ線３にサ
ンプリングされて、オンとなっているＴＦＴ５０を介し、ｍ行（ｎ−１）列の液晶容量に
書き込まれる。以下同様にして、画像信号ＶＩＤがサンプリングされて、ｍ行１列の液晶
容量まで書き込まれる。こうして、ｍ行目におけるｎ列から１列までに至る液晶容量の書
き込みが完了することになる。以降、走査信号Ｙｍ−１、Ｙｍ−２、…、Ｙ１が順番にＨ
レベルになると、（ｍ−１）行目、（ｍ−１）行目、…、１行目において、それそれｎ列
から１列までに至る液晶容量の書き込みが、ｍ行目と同様にして実行されて、１フレーム
の反転画像が形成されることになる。
【００７７】
このように上述した電気光学装置５００によれば、正転画像表示と反転画像表示とが可
能となる。なお、上述した電気光学装置５００は、電気光学物質に液晶を用いた液晶表示
装置であり、この液晶
表示装置は、透過型、反射型または半透過半反射型のいずれにも適用可能である。また、
アクティブ・マトリクス方式のみならす、パッシブ・マトリクス方式にても適用可能であ
る。さらには、電気光学装置としては、有機ＥＬ装置や、蛍光表示管、プラズマ・ディス
プレイ・パネル、ディジタルミラーデバイスなど種々のものに適用可能である。
【００７８】
＜３．電子機器＞
次に、上述した実施形態に係る電気光学装置を用いた電子機器のいくつかについて説明
する。
図２４に、電気光学装置５００を適用したモバイル型のパーソナルコンピュータの構成
を示す。パーソナルコンピュータ１０００は、表示ユニットとしての電気光学装置５００
と本体部１０１０を備える。本体部１０１０には、電源スイッチ１００１及びキーボード
１００２が設けられている。この場合、電気光学装置５００の液晶パネルＡＡは、特に、
反転画像表示を行う必要がない。しかしながら、反転画像表示が必要な他の種類の機器と
電気光学装置５００とを兼用することができる。即ち、正転画像表示と反転画像表示が可
能な電気光学装置５００は、汎用性が向上し、これを組み込む機器のコストを削減するこ
とが可能となる。
【００７９】
図２５に電子光学装置５００を用いたプロジェクタの構成を示す。この図に示されるよ
うに、プロジェクタ２０００内部には、ハロゲンランプ等の白色光源からなるランプユニ
ット２００２が設けられている。このランプユニット２００２から射出された投射光は、
内部に配置された３枚のミラー２００６および２枚のダイクロイックミラー２００８によ
ってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバル
ブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。ここで、ライトバルブ１００
Ｒ、１００Ｇ及び１００Ｂは、上述した実施形態に係る電気光学装置５００、即ち、透過
型の液晶表示装置と基本的には同様である。即ち、ライトバルブ１００Ｒ、１００Ｇ、１
００Ｂは、それぞれＲＧＢの各原色画像を生成する光変調器として機能するものである。
また、Ｂの光は、他のＲやＧの光と比較すると、光路が長いので、その損失を防ぐために
、入射レンズ２０２２、リレーレンズ２０２３および出射レンズ２０２４からなるリレー
レンズ系２０２１を介して導かれる。ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによっ
てそれぞれ変調された光は、ダイクロイックプリズム２０１２に３方向から入射する。そ
して、このダイクロイックプリズム２０１２において、Ｒ及びＢの光は９０度に屈折する
一方、Ｇの光は直進する。これにより、各原色画像の合成したカラー画像が、投射レンズ
２０１４を介して、スクリーン２０２０に投射されることになる。ここで、机上に載置し
たプロジェクタ２０００を、その底面を天井面に向けて吊り下げて使用する場合、ライト
バルブによる変調像の上下左右を、机上に使用するときと比較して反転させる必要がある
が、本実施形態では、上述したように走査線駆動回路１００による垂直走査方向を上方向
とし、データ線駆動回路５００による水平走査方向を左方向とすれば、反転画像が形成さ
れる。
【００８０】
図２６に電気光学装置５００を用いたビデオカメラの構成を示す。この図に示されるよ
うに、ビデオカメラ３０００の本体３０１０には、モニタ５１０として用いられる電気光
学装置５００のほか、光学系３０１２などが設けられる。ここで、電気光学装置５００は
、軸３０２４を中心にして、ヒンジ３０１６に対し回動自在に取り付けられ、さらに、ヒ
ンジ３０１６は、軸３０２２を中心にして、本体３０１０に対し開閉する構造となってい
る。
このため、電気光学装置５００は、図に示される態様と、撮影者が図の奥側に位置して
ファインダで用いる態様とでは、表示画像の上下左右が反転した関係にさせる必要がある
。ここで、本実施形態では、上述したように走査線駆動回路１００による垂直走査方向、
及び、データ線駆動回路２００による水平走査方向をそれぞれ互いに逆向きとすれば、表
示画像の上下左右を反転させることができる。なお、電子機器としては、図２４〜図２６
を参照して説明した例に限られず、他にも、各種状況に応じて画像の上下、左右を反転さ
せる必要のある機器のすべてに適用可能である。
【図面の簡単な説明】
【００８１】
【図１】本発明に係る双方向シフトレジスタ１の構成を示すブロック図である。
【図２】双方向シフトレジスタ１に用いるデータ転送回路Ｕａjの構成を示す回路図である。
【図３】（Ａ）は転送方向制御信号ＤＩＲがＨレベルの場合におけるデータ転送単位回路Ｕａj及びＵａj+1の等価回路図であり、（Ｂ）はは転送方向制御信号ＤＩＲがＬレベルの場合におけるデータ転送単位回路Ｕａj及びＵａj+1の等価回路図である。
【図４】双方向シフトレジスタ１に用いるクロック制御回路Ｕｂjの構成を示す回路図である。
【図５】（Ａ）はクロック制御回路Ｕｂjに用いる第１イネーブル信号生成回路３１の回路図であり、（Ｂ）はクロック制御回路Ｕｂjに用いる第２イネーブル信号生成回路３４の回路図である。
【図６】クロック入力回路３０の構成例を示す回路図である。
【図７】インバータの回路図である。
【図８】（Ａ）はＮＡＮＤ回路の回路図であり、（Ｂ）はＮＯＲ回路の回路図である。
【図９】インバータ、ＮＡＮＤ回路、及びＮＯＲ回路の閾値電位を示すグラフである。
【図１０】クロック信号ＣＬＫの論理レベルがＨレベルからＬレベルへ遷移する場合の第１乃至第４クロック信号のタイミングチャートである。
【図１１】クロック信号ＣＬＫの論理レベルがＬレベルからＨレベルへ遷移する場合の第１乃至第４クロック信号のタイミングチャートである。
【図１２】データ転送単位回路Ｕａj及びＵａj+1の転送動作を説明するためのタイミングチャートである。
【図１３】転送動作時におけるデータ転送単位回路Ｕａj及びＵａj+1の等価回路図である。
【図１４】データ転送単位回路Ｕａj及びＵａj+1の機能を示すブロック図である。
【図１５】データ転送単位回路Ｕａjの他の構成例１を示す回路図である。
【図１６】データ転送単位回路Ｕａjの他の構成例２を示す回路図である。
【図１７】データ転送単位回路Ｕａjの他の構成例３を示す回路図である。
【図１８】双方向シフトレジスタ１の全体動作を示すタイミングチャートである。
【図１９】本発明に係わる電気光学装置５００の構成を示すブロック図である。
【図２０】同装置に用いるデータ線駆動回路２００の回路図である。
【図２１】同装置に用いる走査線駆動回路１００の回路図である。
【図２２】正転画像表示における同装置の動作を説明するためのタイミングチャートである。
【図２３】反転画像表示における同装置の動作を説明するためのタイミングチャートである。
【図２４】同装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図２５】同装置を適用した電子機器の一例たるプロジェクタのブロック図である。
【図２６】同装置を適用した電子機器の一例たるビデオカメラのブロック図である。
【図２７】従来の波形整形回路の回路図である。
【符号の説明】
【００８２】
１…双方向シフトレジスタ、２…走査線、３…データ線、ＣＫ１j…第１クロック信号
（正転制御クロック信号、第１正転制御クロック信号）、ＣＫ２j…第２クロック信号（
反転制御クロック信号、第１反転制御クロック信号）、ＣＫ３j…第３クロック信号（正
転制御クロック信号、第２正転制御クロック信号）、ＣＫ４j…第４クロック信号（反転
制御クロック信号、第２反転制御クロック信号）、Ｕａ１〜Ｕａｎ…データ転送単位回路
（転送単位回路）、Ｕｂ１〜Ｕｂｎ…クロック制御回路、ＤＩＲ…転送方向制御信号、Ｃ
Ｋ…正転クロック信号（正転入力クロック信号）、ＣＫＢ…反転クロック信号（反転入力
クロック信号）、ＥＮ１…第１イネーブル信号、ＥＮ２…第２イネーブル信号、３１…第
１イネーブル信号生成回路、３４…第２イネーブル信号生成回路、２０…クロック供給回
路、ＳＷａj…書き込みスイッチ、ＳＷｂj…ホールドスイッチ、Ｓ１…第１端子、Ｓ２…
第２端子、Ｓ３…第１接続点、Ｓ４…第２接続点、１０，１１…クロックドインバータ（
第１及び第２クロックドインバータ）、Ｐ１，Ｎ１，Ｎ２，Ｐ２…トランジスタ（第１乃
至第４トランジスタ）、１００…走査線駆動回路、２００…データ線駆動回路、５００…
電気光学装置。
【図１】
2006216093.tif 000003
【図２】
2006216093.tif 000004
【図３】
2006216093.tif 000005
【図４】
2006216093.tif 000006
【図５】
2006216093.tif 000007
【図６】
2006216093.tif 000008
【図７】
2006216093.tif 000009
【図８】
2006216093.tif 000010
【図９】
2006216093.tif 000011
【図１０】
2006216093.tif 000012
【図１１】
2006216093.tif 000013
【図１２】
2006216093.tif 000014
【図１３】
2006216093.tif 000015
【図１４】
2006216093.tif 000016
【図１５】
2006216093.tif 000017
【図１６】
2006216093.tif 000018
【図１７】
2006216093.tif 000019
【図１８】
2006216093.tif 000020
【図１９】
2006216093.tif 000021
【図２０】
2006216093.tif 000022
【図２１】
2006216093.tif 000023
【図２２】
2006216093.tif 000024
【図２３】
2006216093.tif 000025
【図２４】
2006216093.tif 000026
【図２５】
2006216093.tif 000027
【図２６】
2006216093.tif 000028
【図２７】
2006216093.tif 000029