(57)【要約】【課題】  高密度化が可能な回路基板を提供すること。【解決手段】  複数のＩＣ４などが実装された状態で電子機器に組みつけられる回路基板は、複数の実装ランド１と複数の予備ランド２を備える。実装ランド１は、ＩＣ４を搭載して回路基板に実装される他の電子部品などと配線５を介して電気的に接続するためのものである。予備ランド２は、ＩＣ４が未実装となった場合にプルダウン、プルアップ、他接続するためのものであり、実装ランド１に囲まれた領域、すなわちＩＣ４が実装される領域であるＩＣ実装領域４ａに形成される。ＩＣ４が未実装となった場合に回路基板としての機能をなし得るために、配線５１及び配線５２は電気的に接続する必要があり配線５３はオープンにできないような場合、配線５１、配線５２及び配線５３に電気的に接続される予備ランド２などにジャンパー抵抗Ｒ２、プルダウン抵抗Ｒ１を実装する。【選択図】        図２
2006120871.tif 000002
【特許請求の範囲】
【請求項１】
複数の電子部品が実装される回路基板であって、
前記電子部品の電気的接続部に対応する位置に設けられた複数の実装ランドと、
前記電子部品に対向する位置に設けられるものであり、当該電子部品が未実装である場合に前記回路基板としての機能をなし得るための電気的接続に用いる予備ランドと、
を備えることを特徴とする回路基板。
【請求項２】
前記未実装となった電子部品に対応する前記実装ランドと前記予備ランドとの間には、回路素子が接続されることを特徴とする請求項１に記載の回路基板。
【請求項３】
前記回路素子は、プルダウン抵抗、プルアップ抵抗、ジャンパー抵抗、ダイオード、当該未実装となった電子部品と比べて体格が異なる電子部品のうち少なくとも一つからなることを特徴とする請求項２に記載の回路基板。
【請求項４】
前記実装ランドは、縦に並ぶランド列及び／又は横に並ぶランド列を有し、前記予備ランドは、当該実装ランドの縦に並ぶランド列と同一の間隔で配置される縦に並ぶランド列及び／又は当該実装ランドの横に並ぶランド列と同一の間隔で配置される横に並ぶランド列を備えることを特徴とする請求項１乃至請求項３のいずれかに記載の回路基板。
【請求項５】
前記電子部品は、ＩＣチップからなることを特徴とする請求項１乃至請求項４のいずれかに記載の回路基板。
【請求項６】
前記電子部品は、前記回路基板と外部との電気的接続を行うコネクタからなることを特徴とする請求項１乃至請求項５のいずれかに記載の回路基板。
【請求項７】
前記電子部品の電気的接続部に対応する位置は、当該電子部品の外形に略対応する領域であり、前記電子部品に対向する位置は、当該電子部品の外形の内部に対応する領域であることを特徴とする請求項１乃至請求項６のいずれかに記載の回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板に関するものである。
【背景技術】
【０００２】
従来、実装される電子部品が異なる場合であっても共通して使用するための回路基板として特許文献１に示すものがあった。
【０００３】
特許文献１に示す回路基板は、ＩＣなどを有する第１及び第２の回路、この回路間の信号線パターンを変更するための複数のランドを有する配線パターン変更部などを備える。第１及び第２の回路は、信号線パターン変更部のランドを介して信号線パターンで相互に接続される。そして、回路基板の仕様変更によって、第２の回路を実装せずに、第１の回路と第２の回路間を接続していた信号線パターンを別の信号線パターンに接続するような場合、第１の回路に接続されたランドと別の信号線パターンに接続されたランドとを抵抗素子などによって相互に接続する。
【特許文献１】特開平７−４５９３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記回路基板においては、信号線パターン変更部のランドを形成するための面積の分だけ余分に領域を確保する必要があり、回路基板の高密度化が困難になるという問題があった。
【０００５】
本発明は、上記問題点に鑑みなされたものであり、高密度化が可能な回路基板を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために請求項１に記載の回路基板は、複数の電子部品が実装される回路基板であって、電子部品の電気的接続部に対応する位置に設けられた複数の実装ランドと、電子部品に対向する位置に設けられるものであり、その電子部品が未実装である場合に回路基板としての機能をなし得るための電気的接続に用いる予備ランドとを備えることを特徴とするものである。
【０００７】
このように、電子部品に対向する位置に、その電子部品が未実装である場合に回路基板として機能をなし得るための電気的接続に用いる予備ランドを設けることによって、ランドを形成するための面積を余分に確保する必要がなく、回路基板の高密度化が可能となる。
【０００８】
また、請求項２に示すように、未実装となった電子部品に対応する実装ランドと予備ランドとの間には、回路素子が接続されることによって、電子部品が未実装である場合でも回路基板として機能をなし得ることができる。また、請求項３に示すように、回路素子としては、プルダウン抵抗、プルアップ抵抗、ジャンパー抵抗、ダイオード、未実装となった電子部品と比べて体格が異なる電子部品のうち少なくとも一つとすることができる。
【０００９】
また、請求項４に記載の回路基板では、実装ランドは、縦に並ぶランド列及び／又は横に並ぶランド列を有し、予備ランドは、実装ランドの縦に並ぶランド列と同一の間隔で配置される縦に並ぶランド列及び／又は実装ランドの横に並ぶランド列と同一の間隔で配置される横に並ぶランド列を備えることを特徴とするものである。
【００１０】
このように、実装ランドの縦に並ぶランド列及び／又は横に並ぶランド列と予備ランドの縦列ランド及び／又は実装ランドとを同一の間隔とすることによって、電気的接続部が同一ピッチの電子部品であれば、体格が異なる電子部品であっても搭載することができ、回路基板を共通化することができる。
【００１１】
また、請求項５及び請求項６に示すように、回路基板に実装される電子部品の中では、比較的大きな部品であるＩＣチップ、回路基板と外部との電気的接続を行うコネクタを電子部品とすることによって、予備ランドを形成するための領域を確保することができる。
【００１２】
また、請求項７に示すように、電子部品の電気的接続部に対応する位置は、電子部品の外形に略対応する領域とし、電子部品に対向する位置は、電子部品の外形の内部に対応する領域とすることによって予備ランドを適切に配置することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を図に基づいて説明する。
【００１４】
（第１の実施の形態）
図１は、本発明の第１の実施の形態における回路基板のランドの概略構成を示す平面図である。図２（ａ）は本発明の第１の実施の形態における回路基板にＩＣが実装された場合の平面図であり、（ｂ）はＩＣが未実装である場合の平面図である。図３は、本発明の第１の実施の形態における回路基板のＩＣが実装された場合のブロック図である。図４は、本発明の第１の実施の形態における回路基板のＩＣが未実装である場合のブロック図である。
【００１５】
図１において、複数のＩＣ（集積回路）４などが実装された状態で電子機器に組みつけられる回路基板（図示せず）は、複数の実装ランド１、複数の予備ランド２、及び配線５を備える。この回路基板は、実装されるＩＣ４が変更になった場合であっても実装ランド１などを変更することなく用いることができる共通基板である。例えば、回路基板は、複数の制御対象に接続して用いる場合（高機能仕様とも称する）であっても、仕様の変更などによる制御対象の減少に伴って実装されるＩＣ４が減少する場合（低機能仕様とも称する）などであっても実装ランド１などを変更することなく共通に用いることができる。
【００１６】
実装ランド１は、ＩＣ４を搭載して回路基板に実装される他の電子部品などと配線５を介して電気的に接続するためのものである。この実装ランド１は、実装されるＩＣ４のリード３の数及びリード３の間隔に対応して形成されるものであり、本実施の形態においては、ＩＣ４の外形に略対応する領域に縦に４つ並んだ実装ランド１が２列と横に４つ並んだ実装ランド１が２列形成される。なお、実装ランド１の個数や配置は、上述の縦に４つ並んだ実装ランド１が２列、横に４つ並んだ実装ランド１が２列に限定されるものではなく、ＩＣ４などの電子部品が実装可能であれば特に限定されるものではない。
【００１７】
予備ランド２は、ＩＣ４が未実装となった場合にプルダウン、プルアップ、他接続するためのものであり、実装ランド１に囲まれた領域、すなわちＩＣ４が実装される領域であるＩＣ実装領域４ａに形成される。この予備ランド２は、ＧＮＤや電源に電気的に接続されたＶＩＡなどの近傍、ＶＩＡの近傍の予備ランド２から抵抗素子などが実装可能な程度の距離を隔てた位置、及び実装ランド１から抵抗素子などが実装可能な程度の距離を隔てた位置などに形成される。そして、実装ランド１及び予備ランド２が形成される際に、回路基板の仕様に応じて配線５が形成される。
【００１８】
ここで、図２に基づいて実装ランド１にＩＣ４が実装される場合と実装されない場合（未実装）とでの予備ランド２の電気的な接続状態の違いを説明する。なお、図２においては、回路基板としての機能をなし得るためには、配線５１及び配線５２は電気的に接続する必要があり、配線５３はオープンにできないものとする。
【００１９】
図２（ａ）に示すように実装ランド１にＩＣ４が実装される場合、配線５１及び配線５２はＩＣ４を介して電気的に接続されており、配線５３はＩＣ４を介してＧＮＤなどに電気的に接続されている。従って、ＩＣ４の下に形成されている予備ランド２は、オープンな状態であり、ＧＮＤ、電源、及び実装ランド１とは接続されない。
【００２０】
図２（ｂ）に示すように実装ランド１にＩＣ４が実装されない場合、配線５１〜５３がオープンとなり回路基板としての機能をなし得なくなる。従って、配線５１に電気的に接続された予備ランド２と配線５２に電気的に接続された予備ランド２とをジャンパー抵抗Ｒ２によって電気的に接続する。また、図２（ｂ）に示すようにＶＩＡ（ＧＮＤ）に電気的に接続された予備ランド２と配線５３が電気的に接続された予備ランド２とをプルダウン抵抗Ｒ１によって電気的に接続する。
【００２１】
次に、実装ランド１にＩＣ４が実装される場合と実装されない場合、すなわち高機能仕様の回路基板と低機能仕様の回路基板とでの具体的な回路構成を図３、図４を用いて説明する。
【００２２】
図３に示すよう回路基板は、負荷Ａ〜負荷Ｅを駆動するように回路が構成されたものでありＣＰＵ、ＩＣ４１、ＩＣ４２、発振子などが実装される高機能仕様の回路基板である。ＣＰＵは、演算部、Ａ／Ｄ入力回路、通信Ｉ／Ｆ、ポート出力部、ポート入力部、クロック回路などを備える。ＩＣ４１は、分圧回路、通信Ｉ／Ｆ、負荷Ａ〜負荷Ｃを駆動する駆動回路、監視部、クロック回路などを備える。ＩＣ４２は、通信Ｉ／Ｆ、負荷Ｄ〜負荷Ｅを駆動する駆動回路、クロック回路などを備える。
【００２３】
このような高機能仕様の回路基板において、回路基板の仕様変更によって負荷Ａ〜Ｃの制御は必要なく負荷Ｄ、Ｅのみが制御対象となった場合を考える。この場合、回路基板は、図４に示すように負荷Ａ〜Ｃを制御するＩＣ４１を実装する必要が無くなり、低機能仕様の回路基板となる。
【００２４】
この低機能仕様の回路基板は、ＣＰＵ、ＩＣ４２、発振子などが実装される。そして、低機能仕様の回路基板は、回路基板として機能をなし得るために一点鎖線で示すＩＣ実装領域４１ａにおいて、予備ランド（図示せず）にプルダウン抵抗、プルアップ抵抗、ジャンパー抵抗などが実装される。
【００２５】
このＩＣ実装領域４１ａにおける詳しい回路構成を説明する。まず、破線１０で示す領域は、ＩＣ４１の分圧回路の代替をする回路領域であり、分圧抵抗をＩＣ実装領域４１ａに形成された図示しない予備ランドなどに実装することによって、回路基板内部電圧、負荷Ｄの駆動回路電圧モニタを分圧してＣＰＵのＡ／Ｄへ結線する。
【００２６】
破線２０で示す領域は、Ａ／Ｄ入力回路の空き端子処理をする回路領域であり、負荷Ａ、Ｃを入力していた端子が入力不定になるのを避けるため、プルダウン抵抗をＩＣ実装領域４１ａに形成された予備ランドなどに実装する。
【００２７】
破線３０で示す領域は、ＣＰＵによってはポートの内部プルアップが設定できない場合があるので、そのポート入力の空き端子処理をする回路領域であり、入力不定になるのを避けるため、プルアップ抵抗をＩＣ実装領域４１ａに形成された予備ランドなどに実装する。
【００２８】
破線４０で示す領域は、ＩＣ４２へのクロック信号を供給する回路領域である。高機能仕様の回路基板におけるＩＣ４２へのクロック信号の供給は、ＩＣ４１を介して行っていた。しかしながら、ＩＣ４１が未実装となると、ＩＣ４２へクロック信号が供給されなくなる。このようにＩＣ４１が未実装である場合にもＩＣ４２へクロック信号を供給するための領域であり、ジャンパー抵抗をＩＣ実装領域４１ａに形成された予備ランドなどに実装する。
【００２９】
このように、ＩＣ実装領域４ａに、ＩＣ４が未実装である場合に回路基板として機能をなし得るための電気的接続に用いる予備ランドを設けることによって、ランドを形成するための面積を余分に確保する必要がなく、回路基板の高密度化が可能となる。
【００３０】
また、ＩＣ４が高周波信号を出力する電子部品である場合、そのＩＣ４に接続される配線５からも高周波信号に伴うノイズが放射されるものである。しかしながら、本実施の形態のように、ＩＣ実装領域４ａに予備ランド２を設けて、他の電子部品と電気的に接続することによって、配線５の引き回しが短くなり周囲へのノイズの影響を低減することもできる。
【００３１】
（第２の実施の形態）
次に本発明の第２の実施の形態を図５、図６に基づいて説明する。図５は、本発明の第２の実施の形態における回路基板のランドの概略構成を示す平面図である。図６（ａ）は本発明の第２の実施の形態における回路基板にＩＣが実装された場合の平面図であり、（ｂ）はＩＣが未実装である場合の平面図である。
【００３２】
第２の実施の形態における回路基板は、第１の実施の形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する第１の実施の形態と第２の実施の形態との相違点は、実装ランド１と予備ランド２とを同一の間隔で配置する点である。
【００３３】
図５に示すように、回路基板（図示せず）は、縦に並ぶランド列（１ｃ、１ｄなど）及び横に並ぶランド列（１ａ、１ｂなど）を有する実装ランド１と、縦に並ぶランド列（２ｃ、２ｄ）及び横に並ぶランド列（２ａ、２ｂ）を有する予備ランドを備える。
【００３４】
この回路基板は、実装されるＩＣ４が変更になった場合であっても実装ランド１などを変更することなく用いることができる共通基板である。例えば、回路基板は、所定の機能を有するＩＣ４が実装される場合であっても、仕様の変更などによってＩＣ４に要求される機能が変更になり実装されるＩＣ４が変更になった場合であっても、そのＩＣ４とリード間隔が同一であり体格の異なる別のＩＣ４ｂに変更になった場合であっても実装ランド１などを変更することなく共通に用いることができる。
【００３５】
実装ランド１は、第１の実施の形態と同様にＩＣ４を搭載して回路基板に実装される他の電子部品などと配線５を介して電気的に接続するためのものである。予備ランド２は、回路基板の仕様の変更などによって変更された体格の異なるＩＣ４を実装するためのものである。この予備ランド２は、実装ランド１に囲まれた領域、すなわちＩＣ４が実装される領域であるＩＣ実装領域４ａに形成され、実装ランド１の縦に並ぶランド列（１ｃ、１ｄ）と同一の間隔で配置される縦列ランド（２ｃ、２ｄ）及び実装ランド１の横に並ぶランド列（１ａ、１ｂ）と同一の間隔で配置される横列ランド（２ａ、２ｂ）を備える。
【００３６】
ここで、図６に基づいて実装ランド１にＩＣ４が実装される場合と実装されない場合（未実装）とでの予備ランド２の実装状態の違いを説明する。
【００３７】
図６（ａ）に示すように実装ランド１にＩＣ４が実装される場合、予備ランド２はオープンな状態でありＩＣ４は実装されない。図６（ｂ）に示すように実装ランド１にＩＣ４が実装されない場合、すなわちＩＣ４の替わりに体格の異なるＩＣ４ｂを実装する場合、予備ランド２ａ〜２ｄと実装ランド１の一部のランド（紙面左下の４つのランド）とにはＩＣ４ｂが実装される。
【００３８】
なお、本実施の形態においては、実装ランド１及び予備ランド２は、縦及び横に並ぶランドを備える例を用いて説明したが、本発明はこれに限定されるものではなく、縦又は横に並ぶランドを備えるものであってもよい。
【００３９】
また、本実施の形態においては、体格の異なるＩＣ４ｂを実装する際に実装ランド１の一部のランドと予備ランド２の一部のランドとを併用する例を用いて説明したが、本発明はこれに限定されるものではない。例えば、ＩＣ実装領域４ａにＩＣ４ｂが実装可能なように予備ランド２を形成し、実装ランド１を用いずに予備ランド２のみにＩＣ４ｂを実装するようにしてもよい。
【００４０】
なお、上述の第１の実施の形態及び第２の実施の形態においては、電子部品としてＩＣ４を適用した例を用いて説明したが、本発明はこれに限定されるものではない。例えば、回路基板と外部との電気的接続に用いるコネクタなどであってもよい。
【００４１】
また、上述の第１の実施の形態及び第２の実施の形態においては、実装ランド１及び／又は予備ランド２に実装する素子としてプルダウン抵抗、プルアップ抵抗、ジャンパー抵抗などの抵抗素子、及びＩＣを適用した例を用いて説明したが、本発明はこれに限定されるものではない。実装可能な回路素子であればよく、例えば、車載用の回路基板であるような場合、ＩＣが未実装となることによってノイズ対策が必要となる場合もありうる。したがって、実装ランド１及び／又は予備ランド２に実装する素子としては、ノイズ対策のための保護用ダイオードなどであってもよい。
【００４２】
また、電子部品は、ＩＣやコネクタなどの回路基板に実装されるもののなかでは比較的大きいものが適している。これは、ランドを形成する際にはある程度の面積が必要となるため、ＩＣやコネクタなどのように、回路基板に実装される電子部品のなかでも比較的大きいものが好ましい。
【００４３】
なお、上述の第１の実施の形態乃至第３の実施の形態においては、実装ランド１、予備ランドの形状は、長方形もしくは正方形とする例を用いて説明したが、本発明はこれに限定されるものではなく、実装するＩＣ４などの電子部品の端子（リード）や回路基板の用途によって定められる規定に応じて適宜変更可能である。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１の実施の形態における回路基板のランドの概略構成を示す平面図である。
【図２】（ａ）は本発明の第１の実施の形態における回路基板にＩＣが実装された場合の平面図であり、（ｂ）はＩＣが未実装である場合の平面図である。
【図３】本発明の第１の実施の形態における回路基板のＩＣが実装された場合のブロック図である。
【図４】本発明の第１の実施の形態における回路基板のＩＣが未実装である場合のブロック図である。
【図５】本発明の第２の実施の形態における回路基板のランドの概略構成を示す平面図である。
【図６】（ａ）は本発明の第２の実施の形態における回路基板にＩＣが実装された場合の平面図であり、（ｂ）はＩＣが未実装である場合の平面図である。
【符号の説明】
【００４５】
１  実装ランド、２  予備ランド、３  リード、４  ＩＣ（集積回路）、４１  ＩＣ（集積回路）、４２  ＩＣ（集積回路）、４ａ  ＩＣ実装領域、４１ａ  ＩＣ実装領域、４ｂ  ＩＣ、Ｒ１  プルダウン抵抗、Ｒ２  ジャンパー抵抗
【図１】
2006120871.tif 000003
【図２】
2006120871.tif 000004
【図３】
2006120871.tif 000005
【図４】
2006120871.tif 000006
【図５】
2006120871.tif 000007
【図６】
2006120871.tif 000008