(57)【要約】      （修正有）【課題】検証作業におけるユーザの負担軽減と検証作業の効率化を図ること。【解決手段】検証支援装置１４０１において、検出部１４０３は、検証対象回路に関するシステムモード動作用設定情報１２００の中から、フォールスパス記述情報を検出する。解析部１４０４は、検出された記述情報を、検証対象回路に関するシステムモード動作およびテストモード動作の各々について解析する。同期判定部１４０５は、第１の駆動クロック〜第４の駆動クロックがすべて同期するか否かを判定する。また、流用可否判定部１４０６は、同期判定部１４０５の判定結果から、フォールスパス記述情報がテストモード動作に流用可能か否かを判定する。生成部１４０７は、流用可否判定部１４０６の判定結果から、テストモード動作用設定情報１４１４を生成する。【選択図】図１４
2006260492.tif 000002
【特許請求の範囲】
【請求項１】
検証対象回路に関するシステムモード動作用設定情報の中から、フォールスパスに関する記述情報を検出する検出手段と、
前記検出手段によって検出された記述情報を、前記検証対象回路に関するシステムモード動作およびテストモード動作の各々について解析する解析手段と、
前記解析手段によって解析された解析結果に基づいて、前記記述情報が前記テストモード動作に流用可能か否かを判定する流用可否判定手段と、
前記流用可否判定手段によって判定された判定結果に基づいて、前記検証対象回路に関するテストモード動作用設定情報を生成する生成手段と、
を備えることを特徴とする検証支援装置。
【請求項２】
前記解析手段は、
前記システムモード動作における前記フォールスパスの起点側レジスタに入力される第１の駆動クロック、前記システムモード動作における前記フォールスパスの終点側レジスタに入力される第２の駆動クロック、前記検証対象回路に関するテストモード動作における前記フォールスパスの起点側レジスタに入力される第３の駆動クロック、および前記テストモード動作における前記フォールスパスの終点側レジスタに入力される第４の駆動クロックを前記解析結果として出力することを特徴とする請求項１に記載の検証支援装置。
【請求項３】
前記第１の駆動クロック〜第４の駆動クロックがすべて同期するか否かを判定する同期判定手段を備え、
前記流用可否判定手段は、
前記同期判定手段によって判定された判定結果に基づいて、前記記述情報が前記テストモード動作に流用可能か否かを判定することを特徴とする請求項２に記載の検証支援装置。
【請求項４】
検証対象回路に関するシステムモード動作用設定情報の中から、フォールスパスに関する記述情報を検出する検出工程と、
前記検出工程によって検出された記述情報を、前記検証対象回路に関するシステムモード動作およびテストモード動作の各々について解析する解析工程と、
前記解析工程によって解析された解析結果に基づいて、前記記述情報が前記テストモード動作に流用可能か否かを判定する流用可否判定工程と、
前記流用可否判定工程によって判定された判定結果に基づいて、前記検証対象回路に関するテストモード動作用設定情報を生成する生成工程と、
を含んだことを特徴とする検証支援方法。
【請求項５】
前記解析工程は、
前記システムモード動作における前記フォールスパスの起点側レジスタに入力される第１の駆動クロック、前記システムモード動作における前記フォールスパスの終点側レジスタに入力される第２の駆動クロック、前記検証対象回路に関するテストモード動作における前記フォールスパスの起点側レジスタに入力される第３の駆動クロック、および前記テストモード動作における前記フォールスパスの終点側レジスタに入力される第４の駆動クロックを前記解析結果として出力することを特徴とする請求項４に記載の検証支援方法。
【請求項６】
前記第１の駆動クロック〜第４の駆動クロックがすべて同期するか否かを判定する同期判定工程を含み、
前記流用可否判定工程は、
前記同期判定工程によって判定された判定結果に基づいて、前記記述情報が前記テストモード動作に流用可能か否かを判定することを特徴とする請求項５に記載の検証支援方法。
【請求項７】
検証対象回路に関するシステムモード動作用設定情報の中から、フォールスパスに関する記述情報を検出させる検出工程と、
前記検出工程によって検出された記述情報を、前記検証対象回路に関するシステムモード動作およびテストモード動作の各々について解析させる解析工程と、
前記解析工程によって解析された解析結果に基づいて、前記記述情報が前記テストモード動作に流用可能か否かを判定させる流用可否判定工程と、
前記流用可否判定工程によって判定された判定結果に基づいて、前記検証対象回路に関するテストモード動作用設定情報を生成させる生成工程と、
をコンピュータに実行させることを特徴とする検証支援プログラム。
【請求項８】
前記解析工程は、
前記システムモード動作における前記フォールスパスの起点側レジスタに入力される第１の駆動クロック、前記システムモード動作における前記フォールスパスの終点側レジスタに入力される第２の駆動クロック、前記検証対象回路に関するテストモード動作における前記フォールスパスの起点側レジスタに入力される第３の駆動クロック、および前記テストモード動作における前記フォールスパスの終点側レジスタに入力される第４の駆動クロックを前記解析結果として出力させることを特徴とする請求項７に記載の検証支援プログラム。
【請求項９】
前記第１の駆動クロック〜第４の駆動クロックがすべて同期するか否かを判定する同期判定工程をコンピュータに実行させ、
前記流用可否判定工程は、
前記同期判定工程によって判定された判定結果に基づいて、前記記述情報が前記テストモード動作に流用可能か否かを判定させることを特徴とする請求項８に記載の検証支援プログラム。
【請求項１０】
請求項７〜９のいずれか一つに記載の検証支援プログラムを記録したコンピュータに読み取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、タイミング検証ツールに与える設定条件データを生成する検証支援装置、検証支援方法、検証支援プログラム、および記録媒体に関する。
【背景技術】
【０００２】
ＬＳＩ設計では、従来から設計期間の短縮による作業効率化が要求されている一方、ＬＳＩが正しく動作するかどうかを検証する検証作業が必要不可欠であり、特に、大規模化、高機能化、高速化および低消費電力化が要求されているＬＳＩについては、高品質を維持するためにもこの検証作業は重要である。
【０００３】
この検証作業の一つであるＬＳＩのタイミング検証に関しては、タイミング検証ツールに与えられる各種設定条件データのファイル形式として、ＳＤＣ（Ｓｙｎｏｐｓｙｓ  Ｄｅｓｉｇｎ  Ｃｏｎｓｔｒａｉｎｔ）が広く一般的に普及している。このＳＤＣを用いたシステム（ユーザ）モード動作用の設定条件ファイルは、回路設計者が回路仕様に沿って作成することができる。
【０００４】
一方、ＳＤＣを用いたテストモード動作用の設定条件データについては、回路設計者によるテスト合成の詳細を、テスト合成をおこなう者が理解しなければ、その作成が困難である。このため、従来においては、テスト手法毎に用意された一様な雛型（テンプレート）を基に、回路設計者がクロックドメイン、外部端子名、テスト端子名、各種タイミング数値等を追加あるいは書き換えることによって、テストモード動作用の設定条件ファイルを作成している。なお、関連する従来技術としては、下記特許文献１〜３の方法が提案されている。
【０００５】
【特許文献１】特開２０００−２２２４５２号公報
【特許文献２】特開２０００−２７６５１５号公報
【特許文献３】特開２０００−３４８０８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、回路設計者やテスト合成の実行者などのユーザの手作業により、上述した雛型を用いてテストモード動作用の設定条件ファイルを作成していたため、当該ファイル内に間違った情報が誤って記述されてしまうという問題があった。
【０００７】
特に、上述した従来技術では、システムモード動作時とテストモード動作時のクロック関係を対比させることがなかったため、本来、テストモード動作時にも部分的に有効なシステムモード動作用の条件設定データがあっても、テストモード動作用の設定条件ファイルに記述してしまう場合がある。このようなテストモード動作用の設定条件ファイルをタイミング検証ツールに与えると、検証不要な箇所も検証してしまい、検証作業が無駄となり、検証期間が長期化するという問題があった。
【０００８】
また、雛型上のタイミング設定が必ずしもＡＴＰＧツールで設定されたタイミングと一致しないため、ＡＴＰＧツールを用いたパターン検証とタイミング検証ツールを用いたタイミング検証の内容が合致しない場合がある。したがって、エラーが発生して設計の手戻りが生じるという問題があった。また、ユーザがテストモード動作用の設定条件ファイルを作成する場合であっても、その作成工数が非常に多く、ユーザにとって負担が増大するという問題があった。
【０００９】
この発明は、上述した従来技術による問題点を解消するため、検証作業におけるユーザの負担軽減と検証作業の効率化を図ることができる検証支援装置、検証支援方法、検証支援プログラム、および記録媒体を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述した課題を解決し、目的を達成するため、この発明にかかる検証支援装置、検証支援方法、検証支援プログラム、および記録媒体は、検証対象回路に関するシステムモード動作用設定情報の中から、フォールスパスに関する記述情報を検出し、検出された記述情報を、前記検証対象回路に関するシステムモード動作およびテストモード動作の各々について解析し、解析された解析結果に基づいて、前記記述情報が前記テストモード動作に流用可能か否かを判定し、判定された判定結果に基づいて、前記検証対象回路に関するテストモード動作用設定情報を生成することを特徴とする。
【００１１】
また、上記発明において、前記解析手段は、前記システムモード動作における前記フォールスパスの起点側レジスタに入力される第１の駆動クロック、前記システムモード動作における前記フォールスパスの終点側レジスタに入力される第２の駆動クロック、前記検証対象回路に関するテストモード動作における前記フォールスパスの起点側レジスタに入力される第３の駆動クロック、および前記テストモード動作における前記フォールスパスの終点側レジスタに入力される第４の駆動クロックを前記解析結果として出力することとしてもよい。
【００１２】
また、上記発明において、前記第１の駆動クロック〜第４の駆動クロックがすべて同期するか否かを判定する同期判定手段を備え、前記流用可否判定手段は、前記同期判定手段によって判定された判定結果に基づいて、前記記述情報が前記テストモード動作に流用可能か否かを判定することとしてもよい。
【００１３】
また、上記発明において、前記テストモード動作用設定情報に関するテンプレートに、前記検証対象回路のテストモード動作に関するパラメータと、前記流用可否判定手段により流用可能と判定された記述情報と、を展開することにより、前記テストモード動作用設定情報を生成することとしてもよい。
【００１４】
これらの発明によれば、テストモード動作に流用できるフォールスパス記述情報を自動的に抽出することができ、抽出されたフォールスパス記述情報を、テストモード動作用設定情報に自動的に結合することができる。
【発明の効果】
【００１５】
本発明にかかる検証支援装置、検証支援方法、検証支援プログラム、および記録媒体によれば、検証作業におけるユーザの負担軽減と検証作業の効率化を図ることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１６】
以下に添付図面を参照して、この発明にかかる検証支援装置、検証支援方法、検証支援プログラム、および記録媒体の好適な実施の形態を詳細に説明する。
【００１７】
（検証支援装置のハードウェア構成）
まず、この発明の実施の形態にかかる検証支援装置のハードウェア構成について説明する。図１は、この発明の実施の形態にかかる検証支援装置のハードウェア構成を示すブロック図である。
【００１８】
図１において、検証支援装置は、ＣＰＵ１０１と、ＲＯＭ１０２と、ＲＡＭ１０３と、ＨＤＤ（ハードディスクドライブ）１０４と、ＨＤ（ハードディスク）１０５と、ＦＤＤ（フレキシブルディスクドライブ）１０６と、着脱可能な記録媒体の一例としてのＦＤ（フレキシブルディスク）１０７と、ディスプレイ１０８と、Ｉ／Ｆ（インターフェース）１０９と、キーボード１１０と、マウス１１１と、スキャナ１１２と、プリンタ１１３と、を備えている。また、各構成部はバス１００によってそれぞれ接続されている。
【００１９】
ここで、ＣＰＵ１０１は、検証支援装置の全体の制御を司る。ＲＯＭ１０２は、ブートプログラムなどのプログラムを記憶している。ＲＡＭ１０３は、ＣＰＵ１０１のワークエリアとして使用される。ＨＤＤ１０４は、ＣＰＵ１０１の制御にしたがってＨＤ１０５に対するデータのリード／ライトを制御する。ＨＤ１０５は、ＨＤＤ１０４の制御で書き込まれたデータを記憶する。
【００２０】
ＦＤＤ１０６は、ＣＰＵ１０１の制御にしたがってＦＤ１０７に対するデータのリード／ライトを制御する。ＦＤ１０７は、ＦＤＤ１０６の制御で書き込まれたデータを記憶したり、ＦＤ１０７に記憶されたデータを検証支援装置に読み取らせたりする。
【００２１】
また、着脱可能な記録媒体として、ＦＤ１０７のほか、ＣＤ−ＲＯＭ（ＣＤ−Ｒ、ＣＤ−ＲＷ）、ＭＯ、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｋ）、メモリーカードなどであってもよい。ディスプレイ１０８は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。このディスプレイ１０８は、たとえば、ＣＲＴ、ＴＦＴ液晶ディスプレイ、プラズマディスプレイなどを採用することができる。
【００２２】
Ｉ／Ｆ１０９は、通信回線を通じてインターネットなどのネットワーク１１４に接続され、このネットワーク１１４を介して他の装置に接続される。そして、Ｉ／Ｆ１０９は、ネットワーク１１４と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。Ｉ／Ｆ１０９には、たとえばモデムやＬＡＮアダプタなどを採用することができる。
【００２３】
キーボード１１０は、文字、数字、各種指示などの入力のためのキーを備え、データの入力をおこなう。また、タッチパネル式の入力パッドやテンキーなどであってもよい。マウス１１１は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などをおこなう。ポインティングデバイスとして同様に機能を備えるものであれば、トラックボールやジョイスティックなどであってもよい。
【００２４】
スキャナ１１２は、画像を光学的に読み取り、検証支援装置内に画像データを取り込む。なお、スキャナ１１２は、ＯＣＲ機能を持たせてもよい。また、プリンタ１１３は、画像データや文書データを印刷する。プリンタ１１３には、たとえば、レーザプリンタやインクジェットプリンタを採用することができる。
【００２５】
つぎに、この発明の実施の形態にかかる検証対象回路について説明する。図２は、この発明の実施の形態にかかる検証対象回路の一例を示す説明図である。図２において、検証対象回路２００は、ＤＦＴ合成後のテスト容易化回路であり、ユーザから提供されたユーザロジック２１０が含まれている。なお、図２中、左端の三角図形は入力端子をあらわしており、その入力端子の略称を付している。同様に、右端の三角図形は出力端子をあらわしており、その出力端子の略称を付している。
【００２６】
また、『ＢＳＲ＿××』が付されている図形はバウンダリスキャンレジスタをあらわしており、『ＢＳＲ＿××』の『××』には識別番号が記されている。また、図２中、四角のブロックは、ハードウェア回路をあらわしており、各ブロック内にその名称を記している。このハードウェア回路のうち、ＴＡＰＣ（ＴＡＰコントローラ）およびＭａｃｒｏ  Ｔｅｓｔ  Ｃｏｎｔｒｏｌｌｅｒ（マクロテストコントローラ）は、ユーザロジック２１０に含まれる。
【００２７】
（ＤＦＴ合成データベースの記憶情報）
つぎに、この発明の実施の形態にかかるＤＦＴ合成データベースの記憶情報について説明する。ＤＦＴ合成データベースには、図２に示した検証対象回路２００をＤＦＴ合成した結果得られる情報が記憶される。ＤＦＴ合成データベースには、テスト手法情報、TAP Controller情報、外部端子情報、テスト端子情報、BSR情報、Scan Chain情報、およびマクロテスト情報が記憶されている。
【００２８】
まず、この発明の実施の形態にかかるＤＦＴ合成データベースに記憶されているテスト手法情報について説明する。図３は、この発明の実施の形態にかかるＤＦＴ合成データベースに記憶されているテスト手法情報を示す説明図である。図３において、テスト手法情報３００は、ＤＦＴ合成時に指定した適用テスト手法の情報（たとえば、バンダリスキャン、ロジックＢＩＳＴ、メモリＢＩＳＴ）をあらわしている。
【００２９】
図３に示したテスト手法情報３００では、上記３つのテスト手法を同時に採用している。テスト手法情報３００は、ＡＴＰＧライブラリからタイミング設定を抽出する場合や、テストモード動作用設定情報テンプレートを選択する場合に参照される。
【００３０】
つぎに、この発明の実施の形態にかかるＤＦＴ合成データベースに記憶されているTAP Controller情報４００について説明する。図４は、この発明の実施の形態にかかるＤＦＴ合成データベースに記憶されているTAP Controller情報４００を示す説明図である。図４において、TAP Controller情報４００は、検証対象回路２００に使用されているＴＡＰＣ（ＴＡＰコントローラ）の回路情報をあらわしており、具体的には、たとえば、ＴＡＰＣの内部インストラクションレジスタのビット数、USERCODEレジスタ及びIDCODEレジスタの制御可否情報、タイプ情報（標準またはカスタム）などが記述されている。
【００３１】
図４に示したTAP Controller情報４００は、ＡＴＰＧライブラリからタイミング設定を抽出する場合や、テストモード動作用設定情報テンプレートを選択する場合に参照される。
【００３２】
つぎに、この発明の実施の形態にかかるＤＦＴ合成データベースに記憶されている外部端子情報について説明する。図５は、この発明の実施の形態にかかるＤＦＴ合成データベースに記憶されている外部端子情報を示す説明図である。図５において、外部端子情報５００は、外部端子名情報５１０と外部端子物理情報５２０とを有する。
【００３３】
外部端子名情報５１０は、検証対象回路２００の全外部端子の端子名情報をあらわしている。外部端子物理情報５２０は、検証対象回路２００の全外部端子の物理的な情報をあらわしている。具体的には、外部端子ごとに、パッケージピン番号、チップパッド番号、端子種類、端子の既存またはＤＦＴ合成による追加判定情報、Ｉ／Ｏバッファの既存また
はＤＦＴ合成による追加判定情報、Ｉ／Ｏバッファのセルライブラリ名、Ｉ／Ｏバッファ
のインスタンス名、Ｉ／Ｏバッファ種類、Ｉ／ＯバッファのPull level(Pull-up/Pull-do
wn等)、Ｉ／Ｏバッファが制御端子を持つ場合の制御端子名、Ｉ／Ｏバッファが制御端子
を持つ場合の制御端子極性、入出力属性（入力/出力/双方向）、Ｉ／Ｏバッファが差動
端子の場合、そのペア端子などの情報を有しており、テストモード動作用設定情報の生成に必要な入出力属性のみ抽出される。
【００３４】
つぎに、この発明の実施の形態にかかるＤＦＴ合成データベースに記憶されているテスト端子情報について説明する。図６は、この発明の実施の形態にかかるＤＦＴ合成データベースに記憶されているテスト端子情報を示す説明図である。図６において、テスト端子情報６００は、外部端子または内部端子を問わず、テストモード動作上、特別な意味を持つ全端子の役割や接続に関する情報をあらわしており、具体的には、たとえば、テスト端子ごとに、外部端子名（外部端子の場合）、内部端子インスタンス名（内部端子の場合）、テスト機能名、接続方法、接続条件、テスト機能グループ番号、テスト機能ビット番号、テスト時入出力属性、テスト時極性、DFT合成における他用途との共用可否情報などが記述されている。
【００３５】
テスト端子情報６００のうち、テスト機能名、テスト機能グループ番号、テスト機能ビット番号およびテスト時入出力極性が抽出される。また、内部端子については、さらに内部端子インスタンス名も反映される。
【００３６】
つぎに、この発明の実施の形態にかかるＤＦＴ合成データベースに記憶されているBSR情報について説明する。図７は、この発明の実施の形態にかかるＤＦＴ合成データベースに記憶されているBSR情報を示す説明図である。
【００３７】
図７において、BSR情報７００は、検証対象回路２００中の全バウンダリスキャンレジスタ（ＢＳＲ）に関する情報をあらわしており、具体的には、たとえば、ＢＳＲごとに、接続される外部端子の外部端子、既存またはＤＦＴ合成による挿入判定情報、ＢＳＲインスタンス名、ＢＳＲセルライブラリ名、ＢＳＲ種別、CL/PR端子の有無、Reorderグループ番号（接続順変更時の隣接指定）、制御ＢＳＲ数、制御ＢＳＲのBSR情報番号、被制御ＢＳＲのBSR情報番号を有している。BSR情報７００は、ＢＳＲの接続先端子において、ＢＳＲインスタンス名、ＢＳＲセルライブラリ名が反映される。
【００３８】
つぎに、この発明の実施の形態にかかるＤＦＴ合成データベースに記憶されているScan Chain情報について説明する。図８は、この発明の実施の形態にかかるＤＦＴ合成データベースに記憶されているScan Chain情報を示す説明図である。図８において、Scan Chain情報８００は、検証対象回路２００中の各スキャンチェーンに関する情報をあらわしており、具体的には、たとえば、スキャンチェーンごとに、スキャンチェーン番号、スキャンチェーンを構成する全要素の総ビット数、スキャンチェーンの先頭要素を駆動するクロック端子、スキャンチェーンの後尾要素を駆動するクロック端子、ドメイン間に挿入したLatchセルのインスタンス数、スキャンチェーンを構成する要素数などの情報を有している。
【００３９】
また、スキャンチェーンごとに、スキャンチェーンを構成する各要素のReorderグループ番号（接続順変更時の隣接指定）、ビット数、インスタンス名、Scanデータ入力端子名、Scanデータ出力端子名などの情報も有している。Scan Chain情報８００は、スキャンチェーン先頭および後尾要素駆動クロック端子において、スキャンチェーン番号がテスト機能ビット番号として反映される。
【００４０】
つぎに、この発明の実施の形態にかかるＤＦＴ合成データベースに記憶されているマクロテスト情報について説明する。図９は、この発明の実施の形態にかかるＤＦＴ合成データベースに記憶されているマクロテスト情報を示す説明図である。図９において、マクロテスト情報９００は、メモリマクロのテスト回路に関する情報をあらわしており、具体的には、たとえば、テスト回路インスタンス名、テスト回路モジュール名、メモリマクロインスタンス名、メモリマクロセルライブラリ名、テストデータ出力ネット番号、テストデータ入力接続テスト端子機能名、テストデータ入力端子接続ネット番号、テスト種別、メモリマクロ選択コードなどの情報を有している。
【００４１】
また、メモリマクロごとに、メモリマクロを構成する各要素のテスト回路接続クロック端子種別、テスト回路接続クロック端子名などの情報も有している。マクロテスト情報９００は、テスト回路接続クロック端子に、端子種別がテスト機能名として反映される。また、テスト回路インスタンス名、テスト回路モジュール名も反映される。
【００４２】
（ＡＴＰＧライブラリの記憶情報）
つぎに、この発明の実施の形態にかかるＡＴＰＧライブラリの記憶情報について説明する。ＡＴＰＧライブラリには、図２に示した検証対象回路２００に適用されるＡＴＰＧに関する情報、たとえば、初期化設定情報やタイミング設定情報が記憶されている。
【００４３】
まず、この発明の実施の形態にかかるＡＴＰＧライブラリに記憶されている初期化設定情報について説明する。図１０は、この発明の実施の形態にかかるＡＴＰＧライブラリに記憶されている初期化設定情報を示す説明図である。図１０において、初期化設定情報１０００は、各テスト動作時のタイミング設定タイプ（後述）と、内部制御信号値の情報をあらわしており、具体的には、たとえば、下記の情報を有している。
【００４４】
この初期化設定情報１０００は、初期化設定情報１０００がどのＴＡＰコントローラに対応した情報かを示す記述を有している。また、Logic-SCAN動作、Logic-BIST動作、Logic-BIST解析モード動作のタイミング設定タイプ名も記述されている。初期化設定情報１０００のタイプ名から、タイミング設定を選択する。
【００４５】
つぎに、この発明の実施の形態にかかるＡＴＰＧライブラリに記憶されているタイミング設定情報について説明する。図１１は、この発明の実施の形態にかかるＡＴＰＧライブラリに記憶されているタイミング設定情報を示す説明図である。図１１において、タイミング設定情報１１００は、ＴＡＰＣの有無と検証対象動作（ＴＡＰＣおよびバウンダリスキャン動作、Logic-BIST動作、Memory-BIST動作）の組み合わせ（＝タイプ）毎に複数存在するタイミング設定情報１１００をあらわしている。
【００４６】
（システムモード動作用設定情報）
つぎに、この発明の実施の形態にかかるシステムモード動作用設定情報について説明する。図１２は、この発明の実施の形態にかかるシステムモード動作用設定情報の一例を示す説明図である。図１２において、システムモード動作用設定情報１２００は、システムモード動作時のタイミング検証用の設定情報であり、回路設計者から提供される。システムモード動作用設定情報１２００は、下記の設定をおこなっている。
【００４７】
・クロックの定義（図１２中、『create_clock -name』で始まる記述）
・入力端子の入力ディレイ（図１２中、『set_input_delay 5000 -max -clock』で始まる記述）
・出力端子の出力ディレイ（図１２中、『set_output_delay 5000 -clock』で始まる記述）
・クロック間のスキュー値（図１２中、『set_clock_uncertainty 1000』で始まる記述）
・クロック間のフォールスパス（図１２中、『set_false_path\-from[get_clocks[CLK]]\-to[get_clocks [CLK2]]』）
・駆動クロック−駆動クロック間のフォールスパス（図１２中、『set_false_path\-from[get_pins[FF0/Q]]\-to[get_pins[FF1/D]]』）
【００４８】
『駆動クロック−駆動クロック間のフォールスパス指定』は、テストモード動作用設定情報への流用可否の検討対象となる。
【００４９】
（テストモード動作用テンプレート）
つぎに、この発明の実施の形態にかかるテストモード動作用テンプレートについて説明する。図１３は、この発明の実施の形態にかかるテストモード動作用テンプレートシステムモード動作用テンプレートの一例を示す説明図である。図１３において、テストモード動作用テンプレート１３００は、テストモード動作用設定情報の回路デザイン毎に異なる部分をパラメータ文字列で置換し、同パラメータの内容を使用した条件式・計算式等も含む形式が記述されたファイルである。
【００５０】
（検証支援装置の機能的構成）
つぎに、この発明の実施の形態にかかる検証支援装置の機能的構成について説明する。図１４は、この発明の実施の形態にかかる検証支援装置の機能的構成を示すブロック図である。図１４において、検証支援装置１４０１は、テンプレートパラメータ作成部１４０２と、検出部１４０３と、解析部１４０４と、同期判定部１４０５と、流用可否判定部１４０６と、生成部１４０７と、から構成されている。
【００５１】
まず、ＤＦＴ合成データベース１４１１とＡＴＰＧライブラリ１４１２とを用いてテストモード動作用設定情報１４１４の生成に必要なすべての端子情報をまとめることができる。ここで、ＤＦＴ合成データベース１４１１には、図３〜図９に示したテスト手法情報３００、TAP Controller情報４００、外部端子情報５００、テスト端子情報６００、BSR情報７００、Scan Chain情報８００、およびマクロテスト情報９００が記憶されている。
【００５２】
また、ＡＴＰＧライブラリ１４１２には、図１０および図１１に示した初期化設定情報１０００やタイミング設定情報１１００が記憶され、これらの情報から必要な情報を抽出または参照することができる。
【００５３】
すなわち、ＤＦＴ合成データベース１４１１の外部端子情報５００（図５を参照。）から、全外部端子の端子名および属性（入出力）を抽出する。また、図６に示したＤＦＴ合成データベース１４１１のテスト端子情報６００から、テスト動作上意味を持つ全内部端子の端子名、属性（内部）、テスト機能名、テスト機能グループ番号、テスト機能ビット番号、テスト動作時極性を抽出する。
【００５４】
また、ＤＦＴ合成データベース１４１１のテスト端子情報６００（図６を参照。）から、外部端子に関するテスト機能名、テスト機能グループ番号、テスト機能ビット番号、テスト動作時極性を抽出し、該当端子の情報として追加する。また、図７に示したＤＦＴ合成データベース１４１１のバウンダリスキャンレジスタ（ＢＳＲ）情報から、接続先外部端子を抽出し、該当端子の情報として、テスト機能名（ＢＳＲデータ入力/出力/制御）、ＢＳＲインスタンス名、ＢＳＲライブラリ名を追加する。
【００５５】
また、ＤＦＴ合成データベース１４１１のScan Chain情報８００（図８を参照。）から、チェーン先頭後尾駆動クロック端子を抽出し、該当端子の情報として、テスト機能名（チェーン先頭/後尾駆動クロック）、テスト機能ビット番号（Scan Chain番号）を追加する。また、ＤＦＴ合成データベース１４１１のマクロテスト情報９００（図９を参照。）から、テスト回路駆動クロック端子を抽出し、該当端子の情報として、テスト機能名（マクロテストクロック）、テスト機能ビット番号（マクロテストChain番号）、テスト回路インスタンス名、同モジュール名を追加する。
【００５６】
また、ＡＴＰＧライブラリ１４１２の初期化設定情報１０００（図１０を参照。）から、各テスト動作時（BoundaryScan, Logic-capture/shift, Memory-capture/shift）の内部制御信号値を抽出することができる。また、ＡＴＰＧライブラリ１４１２のタイミング設定情報１１００から、各テスト動作時（BoundaryScan, Logic-capture/shift, Memory-capture/shift）のタイミング設定を抽出することもできる。
【００５７】
これにより、ＤＦＴ合成データベース１４１１およびＡＴＰＧライブラリ１４１２から下記の各項目内容を抽出することができる。
【００５８】
・端子名
・属性（入力/出力/双方向/内部制御）
・テスト機能数
・テスト機能名
・テスト機能グループ番号
・テスト機能ビット番号
・テスト機能極性
・接続ＢＳＲインスタンス名
・接続ＢＳＲセルライブラリ名
・駆動メモリマクロテスト回路インスタンス名
・駆動メモリマクロテスト回路モジュール名
・テスト周期
・立上がりエッジタイミング
・立下がりエッジタイミング
・データ入力タイミング
・ストローブポイントタイミング
・内部制御信号値
【００５９】
また、図１４において、テンプレートパラメータ作成部１４０２は、ＤＦＴ合成データベース１４１１およびＡＴＰＧライブラリ１４１２の中から、すなわち上記各項目内容から、テンプレートパラメータを作成する。ここで、テンプレートパラメータについて説明する。図１５は、テンプレートパラメータを示す説明図である。図１５において、テンプレートパラメータ１５００は、テストモード動作用テンプレート１３００に記述されているパラメータ名とそれに合致したデータ内容を対応付けた情報である。パラメータ名を、テスト機能名と、予め決められた接頭辞や接尾辞に分解し、それらが意味する条件に合ったデータをＤＦＴ合成データベース１４１１およびＡＴＰＧライブラリ１４１２から検索することで、テンプレートパラメータ１５００が生成される。
【００６０】
たとえば、パラメータ“TCK_fall”は、テスト機能名“TCK”と接尾辞“_fall”の組み合わせで、接尾辞“_fall”は『クロック立上がり時間を“0”とした場合のクロック立下がり時間』を示すものと定義している。したがって、パラメータ“TCK_fall”は、テスト機能名“TCK”と、テスト機能名“TCK”と一致する端子のクロック立上がり時間を“0”とした場合のクロック立下がり時間“50000”となる。
【００６１】
テンプレートパラメータ作成部１４０２は、ＤＦＴ合成データベース１４１１およびＡＴＰＧライブラリ１４１２のＴＡＰコントローラ情報と、採用されたＤＦＴ手法から、展開対象のテストモード動作用テンプレート１３００を選択する。そして、テンプレートに記述されているパラメータ名（テスト機能名や入出力属性など予め決められた文字列の組み合わせから成る）を抽出し、そのパラメータが意味するデータ内容を認識する。つぎに、同認識結果を検索条件として、ＤＦＴ合成データベース１４１１およびＡＴＰＧライブラリ１４１２から情報を検索・抽出し、パラメータ内容に合致したデータを生成する。
【００６２】
また、図１４において、検出部１４０３は、検証対象回路２００に関するシステムモード動作用設定情報１２００（図１２を参照。）の中から、フォールスパス記述情報を検出する。具体的には、たとえば、駆動クロック−駆動クロック間のフォールスパスに関する記述、すなわち、図１２中、『set_false_path\-from[get_pins[FF0/Q]]\-to[get_pins[FF1/D]]』を、フォールスパス記述情報として検出する。
【００６３】
また、解析部１４０４は、検出部１４０３によって検出された記述情報を、検証対象回路２００に関するシステムモード動作およびテストモード動作の各々について解析する。具体的には、システムモード動作用設定情報１２００から検出されたフォールスパス記述情報について、システムモード時とテストモード時の駆動クロックが一致するか否かを判定する。
【００６４】
より具体的には、システムモード動作用設定情報１２００から外部端子間ではなく、回路内部２点間を結ぶフォールスパス記述情報が検出されると、システムモードの状態設定を行い、検出されたフォールスパスの起点側ＦＦ（起点となるＦＦでない場合にはその前段ＦＦ)、および終点側ＦＦ（終点となるＦＦでない場合にはその次段ＦＦ）の駆動クロックをシミューションにより求める。同様に、テストモードの状態設定を行い、同フォールスパスの起点側ＦＦ（起点がＦＦでない場合にはその前段ＦＦ)、および終点側ＦＦ（終点がＦＦでない場合にはその次段ＦＦ)の駆動クロックをシミュレーションにより求める。
【００６５】
ここで、解析部１４０４によるクロックドメイン解析結果について説明する。図１６は、クロックドメイン解析結果を示す説明図である。図１６において、クロックドメイン解析結果１６００は、システムモード動作用設定情報１２００中のフォールスパスに関する記述情報について、その起点側ＦＦ（起点がＦＦでない場合には、さらにその前段のＦＦ）、終点側ＦＦ（終点となるＦＦでない場合にはさらにその後段のＦＦ）の駆動クロックをシミュレーションから求めた結果リストである。なお、図１２のシステムモード動作用設定情報１２００で解析対象となるフォールスパスは、図１２中、最後の行に記述されたもののみである。
【００６６】
なお、これ以降、便宜的に、システムモード動作におけるフォールスパスの起点側レジスタに入力される駆動クロックを、第１の駆動クロックと称す。また、システムモード動作におけるフォールスパスの終点側レジスタに入力される駆動クロックを、第２の駆動クロックと称す。また、検証対象回路２００に関するテストモード動作におけるフォールスパスの起点側レジスタに入力される駆動クロックを、第３の駆動クロックと称す。また、テストモード動作におけるフォールスパスの終点側レジスタに入力される駆動クロックを、第４の駆動クロックと称す。
【００６７】
同期判定部１４０５は、第１の駆動クロック〜第４の駆動クロックがすべて同期するか否かを判定する。また、流用可否判定部１４０６は、同期判定部１４０５による判定結果に基づいて、記述情報がテストモード動作に流用可能か否かを判定する。図１７は、図３に示したユーザロジック２１０の一例を示す回路図である。図１７において、駆動クロックＣＫ１〜ＣＫ３は、システムモード動作時においてはマルチプレクサＭＵＸの『０』側を伝搬し、テストモード動作時においてはマルチプレクサＭＵＸの『１』側を伝搬する。
【００６８】
図１７によれば、システムモード動作時においては、フォールスパス１７００の起点側ＦＦ１７０１には、駆動クロックＣＫ１が入力され、上述した第１の駆動クロックとなる。また、フォールスパス１７００の終点側ＦＦ１７０２にも駆動クロックＣＫ２が入力され、上述した第２の駆動クロックとなる。
【００６９】
また、テストモード動作時においては、フォールスパス１７００の起点側ＦＦ１７０１には、駆動クロックＣＫ２が入力され、上述した第３の駆動クロックとなる。また、フォールスパス１７００の終点側ＦＦ１７０２には、駆動クロックＣＫ３が入力され、上述した第４の駆動クロックとなる。
【００７０】
同期判定部１４０５において、第１の駆動クロック〜第４の駆動クロックがすべて一致、すなわち同期している場合に、流用可否判定部１４０６において流用可能であると判定される。図１７に示したユーザロジック２１０においては、第１および第２の駆動クロックはともに駆動クロックＣＫ１であり同期している。したがって、第３の駆動クロック（ＣＫ２）と第４の駆動クロック（ＣＫ３）が駆動クロックＣＫ１と同期している場合、フォールスパスは流用可能となる。
【００７１】
たとえば、駆動クロックＣＫ１〜ＣＫ３がともに単一の外部クロック入力端子から入力されたクロック信号である場合は、同期していることとなり、流用可能と判定される。一方、外部クロック入力端子がそれぞれ異なっている場合には、非同期であると考えられる。外部クロック入力端子の異同に関しては、起点側ＦＦ１７０１および終点側ＦＦ１７０２のファンイン側論理をたどることで検出することができる。
【００７２】
ここで、テストモード動作への流用可能なフォールスパス記述情報について説明する。図１８は、テストモード動作への流用可能なフォールスパス記述情報を示す説明図である。図１８において、このフォールスパス記述情報１８００は、図１６に示したクロックドメイン解析結果１６００から、システムモード動作時およびテストモード動作時ともに起点側ＦＦ１７０１および終点側ＦＦ１７０２に入力される駆動クロックが一致（同期）している場合に、テストモード動作に流用可能と決定されたフォールスパス記述情報１８００である。
【００７３】
また、図１４において、生成部１４０７は、流用可否判定部１４０６によって判定された判定結果に基づいて、検証対象回路２００に関するテストモード動作用設定情報１４１４を生成する。具体的には、テストモード動作用テンプレート１３００に、テンプレートパラメータ１６００と、流用可否判定部１４０６により流用可能と判定されたフォールスパス記述情報１８００と、を展開することにより、テストモード動作用設定情報１４１４を生成する。
【００７４】
より具体的には、ＤＦＴ合成データベース１４１１からテスト手法を認識し、その認識されたテスト手法に合ったテストモード動作用テンプレート１３００を選択する。ここで、上述したテストモード動作用テンプレート１３００の選択処理について説明する。図１９は、テストモード動作用テンプレート１３００の選択処理を示す図表である。図１９において、検証対象回路２００が、たとえば、タイプＡのＴＡＰコントローラを搭載し、テスト手法として、バウンダリスキャン（BoundarySCAN）、LogicBIST、MemoryBISTを採用する場合、『templete_BS_A』、『templete_LB_A』、『templete_MB_A』のテンプレートが展開対象となる。
【００７５】
また、生成部１４０７は、選択されたテストモード動作用テンプレート１３００中のテンプレートパラメータ名を、テンプレートパラメータ１５００に置き換えて展開する。なお、テストモード動作用テンプレート１３００にはテンプレートパラメータ１５００の他に制御（たとえば、条件分岐、テンプレートパラメータ１５００の置換処理、テンプレートパラメータ１５００間の数値演算等）を示すキーワードも記述される。
【００７６】
また、システムモード動作用設定情報１２００から、テストモード動作時にも流用可能と判定されたフォールスパス記述情報１８００については、展開済みのテストモード動作用設定情報１４１４（LogicSCAN、LogicBIST等のロジックテスト動作検証用記述）に結合する。
【００７７】
ここで、テストモード動作用設定情報１４１４について説明する。図２０は、テストモード動作用設定情報１４１４を示す説明図である。図２０において、テストモード動作用設定情報１４１４は、テンプレート展開および流用可能なフォールスパス記述情報１８００を用いて最終的に得られる情報である。図１３に示したテストモード動作用テンプレート１３００を、図１６のテンプレートパラメータ１６００を使用して展開し、図１８に示した流用可能なフォールスパス記述情報１８００を結合することによって、テストモード動作用設定情報１４１４が生成される。
【００７８】
なお、上述したテンプレートパラメータ作成部１４０２、検出部１４０３、解析部１４０４、同期判定部１４０５、流用可否判定部１４０６、および生成部１４０７は、具体的には、たとえば、図１に示したＲＯＭ１０２、ＲＡＭ１０３、ＨＤ１０５、ＦＤ１０７などの記録媒体に記録されたプログラムをＣＰＵ１０１が実行することによってその機能を実現する。
【００７９】
（検証支援処理手順）
つぎに、この発明の実施の形態にかかる検証支援処理手順について説明する。図２１は、この発明の実施の形態にかかる検証支援処理手順を示すフローチャートである。図２１において、まず、システムモード動作用設定情報１２００が入力された場合（ステップＳ２１０１：Ｙｅｓ）、検出部１４０３により、未検出のフォールスパス記述情報１８００を検出する（ステップＳ２１０２）。
【００８０】
つぎに、解析部１４０４により、検出されたフォールスパスに対しシステムモード動作におけるシミュレーションを実行する（ステップＳ２１０３）。これにより、シミュレーション結果として、フォールスパスの起点側ＦＦ１７０１に入力される第１の駆動クロックと終点側ＦＦ１７０２に入力される第２の駆動クロックを得ることができる。
【００８１】
また、検出されたフォールスパスに対しテストモード動作におけるシミュレーションを実行する（ステップＳ２１０４）。これにより、シミュレーション結果として、フォールスパスの起点側ＦＦ１７０１に入力される第３の駆動クロックと終点側ＦＦ１７０２に入力される第４の駆動クロックを得ることができる。
【００８２】
そして、同期判定部１４０５により、これら第１〜第４の駆動クロックがすべて同期するか否かを判定する（ステップＳ２１０５）。すべて同期している場合（ステップＳ２１０５：Ｙｅｓ）、ステップＳ２１０２で検出されたフォールスパス記述情報１８００を、流用可能フォールスパス記述情報に決定する（ステップＳ２１０６）。一方、非同期の駆動クロックが含まれている場合（ステップＳ２１０５：Ｎｏ）、ステップＳ２１０２で検出されたフォールスパス記述情報１８００を、流用不可フォールスパス記述情報に決定する（ステップＳ２１０７）。
【００８３】
そして、未検出のフォールスパス記述情報１８００がある場合（ステップＳ２１０８：Ｙｅｓ）、ステップＳ２１０２に移行して、未検出のフォールスパス記述情報１８００を検出する。一方、未検出のフォールスパス記述情報１８００がない場合（ステップＳ２１０８：Ｎｏ）、検証対象回路２００のテスト手法に対応するテストモード動作用テンプレート１３００を選択する（ステップＳ２１０９）。そして、選択されたテストモード動作用テンプレート１３００に、テンプレートパラメータ作成部１４０２で作成されたテンプレートパラメータ１５００を展開する（ステップＳ２１１０）。
【００８４】
このあと、流用可能フォールスパス記述情報がある場合（ステップＳ２１１１：Ｙｅｓ）、テンプレートパラメータ１６００が展開されたテストモード動作用テンプレート１３００に、流用可能フォールスパス記述情報を結合する（ステップＳ２１１２）。これにより、流用可能フォールスパス記述情報を有するテストモード動作用設定情報１４１４を得ることができる。一方、流用可能フォールスパス記述情報がない場合（ステップＳ２１１１：Ｎｏ）、一連の処理を終了する。これにより、流用可能フォールスパス記述情報を有しないテストモード動作用設定情報１４１４を得ることができる。
【００８５】
この実施の形態によれば、テストモード動作用設定情報１４１４を自動生成することができるため、回路設計者やテスト合成の実行者などのユーザの手作業が不要となり、間違った情報が誤って記述されてしまうことがなく、テストモード動作用設定情報１４１４の品質の向上を図ることができる。
【００８６】
また、システムモード動作用設定情報１２００内のフォールスパス記述情報１８００を自動的に流用することができるため、無駄な検証作業を防止することができ、検証期間の短縮化を図ることができる。
【００８７】
以上説明したように、検証支援装置、検証支援方法、検証支援プログラム、および記録媒体によれば、検証作業におけるユーザの負担軽減と検証作業の効率化を図ることができる。
【００８８】
（付記１）検証対象回路に関するシステムモード動作用設定情報の中から、フォールスパスに関する記述情報を検出する検出手段と、
前記検出手段によって検出された記述情報を、前記検証対象回路に関するシステムモード動作およびテストモード動作の各々について解析する解析手段と、
前記解析手段によって解析された解析結果に基づいて、前記記述情報が前記テストモード動作に流用可能か否かを判定する流用可否判定手段と、
前記流用可否判定手段によって判定された判定結果に基づいて、前記検証対象回路に関するテストモード動作用設定情報を生成する生成手段と、
を備えることを特徴とする検証支援装置。
【００８９】
（付記２）前記解析手段は、
前記システムモード動作における前記フォールスパスの起点側レジスタに入力される第１の駆動クロック、前記システムモード動作における前記フォールスパスの終点側レジスタに入力される第２の駆動クロック、前記検証対象回路に関するテストモード動作における前記フォールスパスの起点側レジスタに入力される第３の駆動クロック、および前記テストモード動作における前記フォールスパスの終点側レジスタに入力される第４の駆動クロックを前記解析結果として出力することを特徴とする付記１に記載の検証支援装置。
【００９０】
（付記３）前記第１の駆動クロック〜第４の駆動クロックがすべて同期するか否かを判定する同期判定手段を備え、
前記流用可否判定手段は、
前記同期判定手段によって判定された判定結果に基づいて、前記記述情報が前記テストモード動作に流用可能か否かを判定することを特徴とする付記２に記載の検証支援装置。
【００９１】
（付記４）前記生成手段は、
前記テストモード動作用設定情報に関するテンプレートに、前記検証対象回路のテストモード動作に関するパラメータと、前記流用可否判定手段により流用可能と判定された記述情報と、を展開することにより、前記テストモード動作用設定情報を生成することを特徴とする付記３に記載の検証支援装置。
【００９２】
（付記５）検証対象回路に関するシステムモード動作用設定情報の中から、フォールスパスに関する記述情報を検出する検出工程と、
前記検出工程によって検出された記述情報を、前記検証対象回路に関するシステムモード動作およびテストモード動作の各々について解析する解析工程と、
前記解析工程によって解析された解析結果に基づいて、前記記述情報が前記テストモード動作に流用可能か否かを判定する流用可否判定工程と、
前記流用可否判定工程によって判定された判定結果に基づいて、前記検証対象回路に関するテストモード動作用設定情報を生成する生成工程と、
を含んだことを特徴とする検証支援方法。
【００９３】
（付記６）前記解析工程は、
前記システムモード動作における前記フォールスパスの起点側レジスタに入力される第１の駆動クロック、前記システムモード動作における前記フォールスパスの終点側レジスタに入力される第２の駆動クロック、前記検証対象回路に関するテストモード動作における前記フォールスパスの起点側レジスタに入力される第３の駆動クロック、および前記テストモード動作における前記フォールスパスの終点側レジスタに入力される第４の駆動クロックを前記解析結果として出力することを特徴とする付記５に記載の検証支援方法。
【００９４】
（付記７）前記第１の駆動クロック〜第４の駆動クロックがすべて同期するか否かを判定する同期判定工程を含み、
前記流用可否判定工程は、
前記同期判定工程によって判定された判定結果に基づいて、前記記述情報が前記テストモード動作に流用可能か否かを判定することを特徴とする付記６に記載の検証支援方法。
【００９５】
（付記８）前記生成工程は、
前記テストモード動作用設定情報に関するテンプレートに、前記検証対象回路のテストモード動作に関するパラメータと、前記流用可否判定工程により流用可能と判定された記述情報と、を展開することにより、前記テストモード動作用設定情報を生成することを特徴とする付記７に記載の検証支援方法。
【００９６】
（付記９）検証対象回路に関するシステムモード動作用設定情報の中から、フォールスパスに関する記述情報を検出させる検出工程と、
前記検出工程によって検出された記述情報を、前記検証対象回路に関するシステムモード動作およびテストモード動作の各々について解析させる解析工程と、
前記解析工程によって解析された解析結果に基づいて、前記記述情報が前記テストモード動作に流用可能か否かを判定させる流用可否判定工程と、
前記流用可否判定工程によって判定された判定結果に基づいて、前記検証対象回路に関するテストモード動作用設定情報を生成させる生成工程と、
をコンピュータに実行させることを特徴とする検証支援プログラム。
【００９７】
（付記１０）前記解析工程は、
前記システムモード動作における前記フォールスパスの起点側レジスタに入力される第１の駆動クロック、前記システムモード動作における前記フォールスパスの終点側レジスタに入力される第２の駆動クロック、前記検証対象回路に関するテストモード動作における前記フォールスパスの起点側レジスタに入力される第３の駆動クロック、および前記テストモード動作における前記フォールスパスの終点側レジスタに入力される第４の駆動クロックを前記解析結果として出力させることを特徴とする付記９に記載の検証支援プログラム。
【００９８】
（付記１１）前記第１の駆動クロック〜第４の駆動クロックがすべて同期するか否かを判定する同期判定工程をコンピュータに実行させ、
前記流用可否判定工程は、
前記同期判定工程によって判定された判定結果に基づいて、前記記述情報が前記テストモード動作に流用可能か否かを判定させることを特徴とする付記１０に記載の検証支援プログラム。
【００９９】
（付記１２）前記生成工程は、
前記テストモード動作用設定情報に関するテンプレートに、前記検証対象回路のテストモード動作に関するパラメータと、前記流用可否判定工程により流用可能と判定された記述情報と、を展開することにより、前記テストモード動作用設定情報を生成させることを特徴とする付記１１に記載の検証支援プログラム。
【０１００】
（付記１３）付記９〜１２のいずれか一つに記載の検証支援プログラムを記録したコンピュータに読み取り可能な記録媒体。
【０１０１】
なお、本実施の形態で説明した検証支援方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤ等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネット等のネットワークを介して配布することが可能な伝送媒体であってもよい。
【産業上の利用可能性】
【０１０２】
以上のように、本発明にかかる検証支援装置、検証支援方法、検証支援プログラム、および記録媒体は、ＬＳＩの検証作業に有用であり、特に、タイミング検証ツールを用いた検証に適している。
【図面の簡単な説明】
【０１０３】
【図１】この発明の実施の形態にかかる検証支援装置のハードウェア構成を示すブロック図である。
【図２】この発明の実施の形態にかかる検証対象回路の一例を示す説明図である。
【図３】この発明の実施の形態にかかるＤＦＴ合成データベースに記憶されているテスト手法情報を示す説明図である。
【図４】この発明の実施の形態にかかるＤＦＴ合成データベースに記憶されているTAP Controller情報を示す説明図である。
【図５】この発明の実施の形態にかかるＤＦＴ合成データベースに記憶されている外部端子情報を示す説明図である。
【図６】この発明の実施の形態にかかるＤＦＴ合成データベースに記憶されているテスト端子情報を示す説明図である。
【図７】この発明の実施の形態にかかるＤＦＴ合成データベースに記憶されているBSR情報を示す説明図である。
【図８】この発明の実施の形態にかかるＤＦＴ合成データベースに記憶されているScan Chain情報を示す説明図である。
【図９】この発明の実施の形態にかかるＤＦＴ合成データベースに記憶されているマクロテスト情報を示す説明図である。
【図１０】この発明の実施の形態にかかるＡＴＰＧライブラリに記憶されている初期化設定情報を示す説明図である。
【図１１】この発明の実施の形態にかかるＡＴＰＧライブラリに記憶されているタイミング設定情報を示す説明図である。
【図１２】この発明の実施の形態にかかるシステムモード動作用設定情報の一例を示す説明図である。
【図１３】この発明の実施の形態にかかるテストモード動作用テンプレートシステムモード動作用テンプレートの一例を示す説明図である。
【図１４】この発明の実施の形態にかかる検証支援装置の機能的構成を示すブロック図である。
【図１５】テンプレートパラメータを示す説明図である。
【図１６】クロックドメイン解析結果を示す説明図である。
【図１７】図３に示したユーザロジックの一例を示す回路図である。
【図１８】テストモード動作への流用可能なフォールスパス記述情報を示す説明図である。
【図１９】テストモード動作用テンプレートの選択処理を示す図表である。
【図２０】テストモード動作用設定情報を示す説明図である。
【図２１】この発明の実施の形態にかかる検証支援処理手順を示すフローチャートである。
【符号の説明】
【０１０４】
２００  検証対象回路
２１０  ユーザロジック
１４０１  検証支援装置
１４０２  テンプレートパラメータ作成部
１４０３  検出部
１４０４  解析部
１４０５  同期判定部
１４０６  流用可否判定部
１４０７  生成部
【図１】
2006260492.tif 000003
【図２】
2006260492.tif 000004
【図３】
2006260492.tif 000005
【図４】
2006260492.tif 000006
【図５】
2006260492.tif 000007
【図６】
2006260492.tif 000008
【図７】
2006260492.tif 000009
【図８】
2006260492.tif 000010
【図９】
2006260492.tif 000011
【図１０】
2006260492.tif 000012
【図１１】
2006260492.tif 000013
【図１２】
2006260492.tif 000014
【図１３】
2006260492.tif 000015
【図１４】
2006260492.tif 000016
【図１５】
2006260492.tif 000017
【図１６】
2006260492.tif 000018
【図１７】
2006260492.tif 000019
【図１８】
2006260492.tif 000020
【図１９】
2006260492.tif 000021
【図２０】
2006260492.tif 000022
【図２１】
2006260492.tif 000023