(57)【要約】【課題】  半導体素子の欠陥の分布をコンピュータで解析してその検査結果を数値化し、検査員による目視検査の時間を短縮する。【解決手段】  半導体ウエハ上のチップの良否を示す２次元マップ情報を横方向の１次元マップに配列する。１次元マップ上の連続するｉ（ｉ＝１〜ｍ）個のチップを１つの集積回路と見なし、良品率ＰＹ（ｉ）を計算する。計算した良品率ＰＹ（１）〜ＰＹ（ｍ）を外挿して良品率ＰＹ（０）、即ち、横方向のシステマティック良品率を算出する。また、縦方向の１次元マップに再配列して、同様に縦方向のシステマティック良品率を算出する。欠陥の発生が完全なランダム分布となっていれば、システマティック良品率は１となるので、１からの差が大きいほど不良チップの分布が偏っていると判定できる。【選択図】      図１
2006216739.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウエハ上に形成された集積回路チップ毎の良否を示す２次元マップ情報を横方向の１次元マップに配列する第１の処理と、
前記第１の処理で配列された１次元マップ上の連続するｉ個（但し、ｉ＝１〜ｎ、ｎは予め設定された２以上の整数）の集積回路チップを１つの集積回路と見なして横方向の良品率ＰＹ（ｉ）を計算する第２の処理と、
前記第２の処理で計算された良品率ＰＹ（１）〜ＰＹ（ｎ）を外挿して横方向の良品率ＰＹ（０）を算出する第３の処理と、
前記２次元マップ情報を縦方向の１次元マップに配列する第４の処理と、
前記第４の処理で配列された１次元マップ上の連続するｉ個の集積回路チップを１つの集積回路と見なして縦方向の良品率ＰＹ（ｉ）を計算する第５の処理と、
前記第５の処理で計算された良品率ＰＹ（１）〜ＰＹ（ｎ）を外挿して縦方向の良品率ＰＹ（０）を算出する第６の処理とを、
行うことを特徴とする半導体素子の欠陥解析方法。
【請求項２】
半導体ウエハ表面の状態を示す２次元情報を所定の角度だけ回転させる第１の処理と、  前記第１の処理で回転された２次元情報に仮想チップを割り当て、仮想チップ毎の良否を示す２次元マップ情報を生成する第２の処理と、
前記２次元マップ情報を横方向の１次元マップに配列する第３の処理と、
前記第３の処理で配列された１次元マップ上の連続するｉ個（但し、ｉ＝１〜ｎ、ｎは予め設定された２以上の整数）の集積回路チップを１つの集積回路と見なして横方向の良品率ＰＹ（ｉ）を計算する第４の処理と、
前記第４の処理で計算された良品率ＰＹ（１）〜ＰＹ（ｎ）を外挿して横方向の良品率ＰＹ（０）を算出する第５の処理と、
前記第１から第５の処理を繰り返すことにより、前記半導体ウエハ表面の複数の方向に対するシステマティック不良を求める第６の処理とを、
行うことを特徴とする半導体素子の欠陥解析方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウエハ上に形成された半導体素子の欠陥解析方法に関するものである。
【背景技術】
【０００２】
半導体素子の製造過程において、集積回路が完成していない半製品の状態で半導体ウエハに光ビームを照射し、その散乱光を検出することによって傷等の欠陥の存在する箇所を示すマップ図を表示し、その欠陥箇所がランダムに分布しているか、特定の分布をしているかの欠陥モードの検査が行われる。
【０００３】
また、集積回路が完成した段階では、半導体ウエハ上の各集積回路チップ（以下、単に「チップ」という）の良否をプロービングによって検査し、不良チップの位置を示すマップ図を表示して、その不良チップの位置がランダムか、特定の分布をしているかの不良モードの判定が行われる。
【０００４】
図２は、上記の検査において検査装置から得られる欠陥箇所や不良チップの位置の座標に基づいて作成された不良マップ図の一例である。このマップ図を検査員が目視で確認することにより、ランダム分布か特定の分布であるかを判定している。例えば、図２（ａ）はランダム分布の例であり、図２（ｂ）は不良箇所が直線上に集中している分布の例である。特に、欠陥箇所や不良チップの位置が特定の分布を示している場合には、特別の原因が想定される。このため、欠陥や不良の分布がランダム分布であるか否かの判定は、極めて重要な事柄となっている。
【０００５】
【特許文献１】特開平１０−２９４２４７号公報
【特許文献２】特開平１１−３５２０７３号公報
【特許文献３】特開２００２−７６０８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の半導体ウエハのマップ図に基づく目視による検査では、検査及び解析に長時間を要し、効率が非常に悪かった。
【０００７】
本発明は、検査装置から得られた半導体ウエハ上の欠陥箇所や不良チップの情報をコンピュータで解析することにより、その欠陥がランダム分布であるか否か判定するための情報を数値化し、検査員による目視検査の時間を短縮することを目的としている。
【課題を解決するための手段】
【０００８】
本発明の半導体素子の欠陥解析方法は、半導体ウエハ上に形成された集積回路チップ毎の良否を示す２次元マップ情報を横方向の１次元マップに配列する第１の処理と、前記第１の処理で配列された１次元マップ上の連続するｉ個（但し、ｉ＝１〜ｎ、ｎは予め設定された２以上の整数）の集積回路チップを１つの集積回路と見なして横方向の良品率ＰＹ（ｉ）を計算する第２の処理と、前記第２の処理で計算された良品率ＰＹ（１）〜ＰＹ（ｎ）を外挿して横方向の良品率ＰＹ（０）を算出する第３の処理と、前記２次元マップ情報を縦方向の１次元マップに配列する第４の処理と、前記第４の処理で配列された１次元マップ上の連続するｉ個の集積回路チップを１つの集積回路と見なして縦方向の良品率ＰＹ（ｉ）を計算する第５の処理と、前記第５の処理で計算された良品率ＰＹ（１）〜ＰＹ（ｎ）を外挿して縦方向の良品率ＰＹ（０）を算出する第６の処理とを行うことを特徴としている。
【発明の効果】
【０００９】
本発明では、検査装置から得られた２次元マップ情報をコンピュータで処理することにより、良品率を数値化して出力するようにしている。これにより、検査員による目視検査の時間が短縮できると共に、主観的な良否判断ではなく、統一した基準で判断することができるという効果がある。
【発明を実施するための最良の形態】
【００１０】
半導体ウエハに集積回路が完成していない状態では、この半導体ウエハ表面の状態を示す２次元情報を所定の角度だけ回転させる第１の処理と、前記第１の処理で回転された２次元情報に仮想チップを割り当て、仮想チップ毎の良否を示す２次元マップ情報を生成する第２の処理と、前記２次元マップ情報を横方向の１次元マップに配列する第３の処理と、前記第３の処理で配列された１次元マップ上の連続するｉ個（但し、ｉ＝１〜ｎ、ｎは予め設定された２以上の整数）の集積回路チップを１つの集積回路と見なして横方向の良品率ＰＹ（ｉ）を計算する第４の処理と、前記第４の処理で計算された良品率ＰＹ（１）〜ＰＹ（ｎ）を外挿して横方向の良品率ＰＹ（０）を算出する第５の処理とを繰り返して行い、前記半導体ウエハ表面の複数の方向に対するシステマティック不良を求める。
【００１１】
この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。
【実施例１】
【００１２】
この実施例１は、「２次元平面内でランダムに存在する不良チップは、ポアソン分布に従う」という原理を利用したもので、ポアソン分布に従わない成分を統計的計算で抽出し、横方向或いは縦方向に連続して存在する不良チップの比率を算出するものである。
【００１３】
半導体ウエハ表面の欠陥密度をＤ、チップサイズをＡとすると、歩留まり（良品率）を示すポアソン式ＰＹ（１）は、次式のようになる。
ＰＹ（１）＝１／ｅｘｐ（Ａ×Ｄ）
【００１４】
同じ半導体ウエハで、チップサイズが２倍（２Ａ）の仮想チップの歩留まりＰＹ（２）は、次式のようになる。
ＰＹ（２）＝１／ｅｘｐ（２Ａ×Ｄ）＝｛ＰＹ（１）｝２
【００１５】
同様に、チップサイズがｎ倍（ｎＡ）の仮想チップの歩留まりＰＹ（ｎ）は、次式のようになる。
ＰＹ（ｎ）＝１／ｅｘｐ（ｎＡ×Ｄ）＝｛ＰＹ（１）｝ｎ
【００１６】
上の式を用いれば、Ａ＝０の時、即ちＰＹ（０）は、１になる筈であるが、実際には１とはならず、ＰＹ（０）＜１である。これは、ＰＹ（ｉ）＝Ｙｓｙｓ×Ｙｒ（ｉ）（但し、Ｙｓｙｓはシステマティック歩留まり、Ｙｒ（ｉ）はランダム歩留まり）となっているためである。Ａ＝０の時、ランダム歩留まりＹｒ（０）は１であるので、ＰＹ（０）はシステマティック歩留まりＹｓｙｓとなる。従って、ＰＹ（１），ＰＹ（２），…の値を求め、これを外挿することによって、ＰＹ（０）、即ちシステマティック歩留まりＹｓｙｓを計算することができる。更に、システマティック不良Ｆｓｙｓは、次式で算出することができる。
Ｆｓｙｓ＝１−Ｙｓｙｓ
【００１７】
図１は、上記の原理を利用した本発明の実施例１を示す半導体素子の欠陥解析方法のフローチャートであり、図３は、図１の欠陥解析方法を模式的に説明するための説明図である。この処理は、プロービング装置から得られた半導体ウエハ上のチップ毎の良否を示す２次元マップ情報に基づいて、解析用のコンピュータによって行われる。以下、図３を参照しつつ、図１の半導体素子の欠陥解析方法を説明する。
【００１８】
なお、以下の説明において、１次元、２次元、横方向、縦方向等の位置を示す用語は、実際の半導体ウエハ表面の位置を意味するものであって、コンピュータのメモリに取り込まれたデータの格納位置を指すものではないことは、いうまでもない。従って、「チップを縦方向に配列する」という場合、実際にメモリ上のデータを並べ替える必要はなく、そのデータを読み出すときに、並べ替えが行われたと仮定してそれに対応するアドレスのデータを読み出すようにすれば良い。
【００１９】
まず、ステップＳ１において、プロービング検査を行う検査装置から、チップ毎の良否を示す２次元マップ情報を得る。２次元マップ情報は、図３（ａ）に示すように、半導体ウエハ上に２次元に配置されたチップと、各チップの良否を示す情報で構成されている。図３（ａ）中の各升目の中の数字はチップ番号を示し、その升目の右上に付加された黒マークは、不良チップを示している。
【００２０】
ステップＳ２において、２次元に配置されたチップを横方向の１次元マップに配列する。即ち、図３（ｂ）に示すように、最上行のチップ１〜３に続けて、２行目のチップ４〜８を配列し、更に３行目のチップ９〜１５を配列する。このようにチップ１〜５７を横方向に１行に並べる。
【００２１】
ステップＳ３において、変数ｉを１に設定する。
ステップＳ４において、ステップＳ２で配列した横方向の１次元マップを使用し、連続するｉ個のチップを１つの集積回路と見なして、良品率ＰＹ（ｉ）を計算する。図３（ｃ）に示すように、例えばｉ＝１の時は、各チップ毎の良否（○印は良品、×印は不良品を示す）に基づいて、全チップ数に対する良品チップの割合を算出し、良品率ＰＹ（１）とする。また、ｉ＝２の時は、連続する２個のチップを１つの集積回路と見なして良品率ＰＹ（２）を計算する。この場合、連続する２個のチップが両方とも良品の場合に良品としてカウントし、少なくとも一方が不良品の場合は良品としてカウントしない。
【００２２】
ステップＳ５において、変数ｉに１を加算する。
ステップＳ６において、変数ｉが予め設定した設定値ｍを越えたか否かを判定し、設定値ｍを越えていなければ、ステップＳ４に戻って良品率ＰＹ（ｉ）を計算する。変数ｉが設定値ｍを越えていれば、ステップＳ７へ進む。
【００２３】
ステップＳ７において、ステップＳ４の繰り返しによって得られた良品率ＰＹ（１），ＰＹ（２），…，ＰＹ（ｍ）に従って、良品率ＰＹ（０）を算出する。図３（ｄ）は、横軸をチップサイズｉ、縦軸を良品率ＰＹ（ｉ）として、ｉとＰＹ（ｉ）の関係をプロットしたグラフである。左側のグラフは、縦軸の目盛を実際の値に比例した数で示しており、右側のグラフは対数目盛で示している。良品率ＰＹ（ｉ）は指数関数となっているので、縦軸を対数目盛にすることにより、ｉとＰＹ（ｉ）の関係は直線として表される。従って、この右側のグラフの直線を外挿して、ｉ＝０の縦軸の目盛を読み取れば、ＰＹ（０）が得られる。
【００２４】
ステップＳ８において、次式によって横方向のシステマティック不良率Ｆｓｙｓを計算する。
Ｆｓｙｓ＝１−ＰＹ（０）
【００２５】
ステップＳ９において、今度は、２次元に配置されたチップを縦方向の１次元マップに配列する。即ち、図３（ｅ）に示すように、最左列のチップ１６，２５，３４に続けて、左から２列目のチップ９，１７，２６，３５，４３を配列し、更に３列目のチップ４〜５０を配列する。このようにチップ１〜５７を縦方向に１列に並べる（なお、紙面の都合上、図には横方向に並べて表示している）。
【００２６】
ステップＳ１０において、縦方向の１次元マップを使用し、ステップＳ３〜Ｓ８と同じ処理を行い、縦方向のシステマティック不良率Ｆｓｙｓを計算する。
【００２７】
ステップＳ１１において、横方向と縦方向のシステマティック不良率Ｆｓｙｓを出力する。
【００２８】
以上により、コンピュータによる半導体素子の欠陥解析処理は終了する。その後は、検査員が、コンピュータから出力された横方向と縦方向のシステマティック不良率Ｆｓｙｓを参照して、マップ図をチェックすることにより、判定及び対処方針等を検討することになる。
【００２９】
以上のように、この実施例１の半導体素子の欠陥解析方法は、検査装置から得られたチップ毎の良否を示す２次元マップ情報に基づいて、解析用のコンピュータで横方向と縦方向のシステマティック不良率を数値化して自動的に出力することができるので、検査員による目視検査の時間を大幅に短縮することができるという利点がある。また、不良成分が数値化・定量化されるので、検査員による主観的な良否判断ではなく、統一した基準で判断することができるという利点がある。
【実施例２】
【００３０】
実施例１では、ウエハ上に完成したチップの良否の情報を使用して欠陥解析を行っているが、この実施例２は、集積回路が完成していない半製品状態での欠陥箇所の情報に基づいて欠陥解析を行うものである。なお、欠陥箇所の情報は、半導体ウエハに光ビームを照射し、その散乱光を検出することによって得られる。また、２次元平面内でランダムに存在する欠陥箇所はポアソン分布に従うという原理を利用していることは、実施例１と同様である。なお、実施例２では、横と縦の方向のみならず、任意の角度での１次元マップによって解析を行うことを特徴としている。
【００３１】
図４は、本発明の実施例２を示す半導体素子の欠陥解析方法のフローチャートである。以下、この図４を用いて半導体素子の欠陥解析方法を説明する。
【００３２】
ステップＳ２１において、欠陥検査を行う検査装置から、ウエハ表面の状態、即ち傷等の欠陥の有無とその欠陥の存在する座標値等を示す２次元情報を得る。
【００３３】
ステップＳ２２において、変数ｊを１に設定する。
ステップＳ２３において、例えば、２次元情報の原点を中心として、この２次元情報を左または右に（ｊ−１）×１８０／ｎ°回転する。但し、ｎは、予め設定した２以上の整数である。なお、最初はｊ＝１であるので、回転は行われない。
【００３４】
ステップＳ２４において、回転後の２次元情報に仮想チップを割り当て、各仮想チップの良否を示す２次元マップ情報を得る。即ち、割り当てられた仮想チップの領域に傷等の欠陥が存在すれば、その仮想チップは不良と見なされる。ここで得られた２次元マップ情報は、実施例１で説明した図３（ａ）と同様に、半導体ウエハ上に２次元に配置された仮想チップと、各仮想チップの良否を示す情報で構成されている。
【００３５】
ステップＳ２５〜Ｓ３１の処理は、実施例１におけるステップＳ２〜Ｓ８の処理と同じである。
【００３６】
即ち、ステップＳ２５において、２次元に配置されたチップを横方向の１次元マップに配列し、ステップＳ２６において、変数ｉを１に設定する。ステップＳ２７において、ステップＳ２５で配列した横方向の１次元マップを使用し、連続するｉ個のチップを１つの集積回路と見なして、良品率ＰＹ（ｉ）を計算する。ステップＳ２８において、変数ｉに１を加算し、ステップＳ２９において、変数ｉが予め設定した設定値ｍを越えたか否かを判定し、設定値ｍを越えていなければ、ステップＳ２７に戻って良品率ＰＹ（ｉ）を計算する。変数ｉが設定値ｍを越えていれば、ステップＳ３０へ進む。ステップＳ３０において、ステップＳ２７の繰り返しによって得られた良品率ＰＹ（１），ＰＹ（２），…，ＰＹ（ｍ）に従って、良品率ＰＹ（０）を算出する。そして、ステップＳ３１において、横方向のシステマティック不良率Ｆｓｙｓを計算する。
【００３７】
ステップＳ３２において、変数ｊに１を加算する。
ステップＳ３３において、変数ｊが予め設定した設定値ｎを越えたか否かを判定し、設定値ｎを越えていなければ、ステップＳ２３に戻る。変数ｊが設定値ｎを越えていれば、ステップＳ３４へ進む。このステップＳ２３〜Ｓ３３の繰り返しループにより、欠陥検査で得られた２次元情報を逐次１８０／ｎ°ずつ回転させた状態で、それぞれの横方向のシステマティック不良率Ｆｓｙｓが計算される。そして、ｎ通りの方向のシステマティック不良率Ｆｓｙｓが計算された後、ステップＳ３４へ進むことになる。
【００３８】
ステップＳ３４において、ｊ＝１〜ｎについて、ｎ通りの方向のシステマティック不良率Ｆｓｙｓが出力され、コンピュータによる半導体素子の欠陥解析処理は終了する。
【００３９】
図５は、図４の欠陥解析方法による解析結果の出力例である。図５（ａ）に示すように、欠陥箇所がランダムに存在するときには、システマティック不良率Ｆｓｙｓは回転角度に関係なくほぼ一定の値となる。また、欠陥箇所が線状に存在するときには、システマティック不良率Ｆｓｙｓは特定の回転角度で大きな値を示すようになる。検査員が、図５のような解析結果を参照して、マップ図をチェックすることにより、判定及び対処方針等を検討することは、実施例１と同様である。
【００４０】
以上のように、この実施例２の半導体素子の欠陥解析方法は、検査装置から得られた欠陥箇所を示す２次元情報に基づいて、解析用のコンピュータで複数の方向毎のシステマティック不良率を自動的に出力することができるので、検査員による目視検査の時間を大幅に短縮することができるという利点がある。また、不良成分が数値化・定量化されるので、検査員による主観的な良否判断ではなく、統一した基準で判断することができるという利点がある。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施例１を示す半導体素子の欠陥解析方法のフローチャートである。
【図２】不良マップ図の一例である。
【図３】図１の欠陥解析方法を模式的に説明するための説明図である。
【図４】本発明の実施例２を示す半導体素子の欠陥解析方法のフローチャートである。
【図５】図４の欠陥解析方法による解析結果の出力例である。
【符号の説明】
【００４２】
Ｓ２，Ｓ２５    ２次元マップ情報を１次元マップに配列するステップ
Ｓ４，Ｓ２７    １次元マップを使って良品率を計算するステップ
Ｓ７，Ｓ３０    良品率からシステマティック歩留まりを算出するステップ
Ｓ８，Ｓ３１    システマティック不良率を計算するステップ
Ｓ１１，Ｓ３４    システマティック不良率を出力するステップ
Ｓ２３    ２次元情報を回転させるステップ
Ｓ２４    回転させた２次元情報に仮想チップを割り当てるステップ
【図１】
2006216739.tif 000003
【図２】
2006216739.tif 000004
【図３】
2006216739.tif 000005
【図４】
2006216739.tif 000006
【図５】
2006216739.tif 000007