(57)【要約】      （修正有）【課題】アンダーフィルの未充填やボイドの発生が防止できる電子回路装置を実現する。【解決手段】基板の表面に配線電極３が形成され、この配線電極３にフリップチップ２が半田付けされ、この半田付け部を除く前記基板の表面を覆って設けられたソルダーレジスト膜を具備する電子回路装置において、前記フリップチップ２に対向する部分の第１のソルダーレジスト膜１１ａの厚さがこの第１のソルダーレジスト膜１１ａ以外の第２のソルダーレジスト膜１１の厚さより薄く形成されたことを特徴とする電子回路装置である。【選択図】図１
2006120746.tif 000002
【特許請求の範囲】
【請求項１】
基板の表面に配線電極が形成され、この配線電極にフリップチップが半田付けされ、この半田付け部を除く前記基板の表面を覆って設けられたソルダーレジスト膜を具備する電子回路装置において、
前記フリップチップに対向する部分の第１のソルダーレジスト膜の厚さがこの第１のソルダーレジスト膜以外の第２のソルダーレジスト膜の厚さより薄く形成されたこと
を特徴とする電子回路装置。
【請求項２】
前記フリップチップ接合において、半田バンプが使用されたこと
を特徴とする請求項１記載の電子回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面にソルダーレジストが塗布された基板を有する電子回路装置に関するものである。
【背景技術】
【０００２】
電子回路装置に関連する先行技術文献としては次のようなものがある。
【特許文献１】特開平１１-２１４４４９号公報
【０００３】
図３は、従来より一般に使用されている従来例の要部構成説明図である。
１は配線基板、２はフリップチップであり、配線基板１上に形成された電極３上にフリップチップ２がバンプ４を介して接合され、フリップチップ実装されている。
配線基板１の電極３以外は、はんだの不要な濡れ拡がりを防止するためソルダーレジスト膜５によって被覆されている。
このソルダーレジスト膜５はフリップチップ２の周囲だけでなくフリップチップ２の下面側にも設けられている。
【０００４】
電極部３には、はんだ６がコートされている。
フリップチップ２と配線基板１との隙間には、アンダーフィル７が注入されている。
なお、図３では説明を簡単にするため、配線基板１上にフリップチップ２のみが実装されているが、実際にはフリップチップ２に隣接してチップコンデンサやチップ抵抗などの他の表面実装部品が実装される。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の構成では、ソルダーレジスト膜５とフリップチップ２の間隔は、ソルダーレジスト膜５の厚さとバンプ４の高さにより決まる。
ソルダーレジスト膜５の厚さは配線基板１の絶縁の信頼性が確保できる厚さが必要で薄くすることはできない。
【０００６】
バンプ４の高さはバンプ形成方法にもよるが１５μｍ〜５０μｍくらいの高さである。
ソルダーレジスト膜５とフリップチップ２の間隔が狭くなるとアンダーフィル７の未充填やボイドの原因となる。
このため、アンダーフィル7の未充填やボイドが発生しない間隔を確保するためにソルダーレジスト膜５の厚さとバンプ４の高さを管理する必要がある。
【０００７】
本発明の目的は、上記の課題を解決するもので、フリップチップの下のソルダーレジスト膜をフリップチップ周辺のソルダーレジスト膜より薄くすることでアンダーフィルの未充填やボイドの発生を防止すると共にソルダーレジスト膜の厚さとバンプの高さの管理を容易にすることにある。
【０００８】
フリップチップの下のソルダーレジスト膜を空所にする考えもあるが、それでは、フリップチップの接合にはんだを用いることができなかった。
本発明は、フリップチップの下の薄いソルダーレジスト膜に、はんだ流れ防止の役割を有する構造とすると共に、アンダーフィルの未充填やボイドの発生を防止出来る電子回路装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
このような課題を達成するために、本発明では、請求項１の電子回路装置においては、
基板の表面に配線電極が形成され、この配線電極にフリップチップが半田付けされ、この半田付け部を除く前記基板の表面を覆って設けられたソルダーレジスト膜を具備する電子回路装置において、
前記フリップチップに対向する部分の第１のソルダーレジスト膜の厚さがこの第１のソルダーレジスト膜以外の第２のソルダーレジスト膜の厚さより薄く形成されたことを特徴とする。
【００１０】
本発明の請求項２においては、請求項１記載の電子回路装置において、
前記フリップチップ接合において、半田バンプが使用されたことを特徴とする。
【発明の効果】
【００１１】
以上説明したように、本発明の請求項１によれば、次のような効果がある。
フリップチップに対向する部分の第１のソルダーレジスト膜が、第１のソルダーレジスト膜以外の第２のソルダーレジスト膜より薄く形成されたので、フリップチップの下のソルダーレジストは薄いので、フリップチップと配線基板の距離は従来より広がりアンダーフィルの未充填やボイドの発生が防止できる電子回路装置が得られる。
【００１２】
また、フリップチップと配線基板間の距離を確保するために、バンプの高さを高くする必要はなくなるので、設計が容易となる電子回路装置が得られる。
また、ソルダーレジスト膜がはんだの流れ防止の役割となるため、接合にはんだを用いることが出来る電子回路装置が得られる。
【００１３】
本発明の請求項２によれば、次のような効果がある。
フリップチップ接合において、半田バンプが使用されたので、はんだコートが省略出来、安価な電子回路装置が得られる。
【発明を実施するための最良の形態】
【００１４】
以下本発明を図面を用いて詳細に説明する。
図１は本発明の一実施例の要部構成説明図である。
【００１５】
図において、フリップチップ２に対向する部分の第１のソルダーレジスト膜１１ａの厚さがこの第１のソルダーレジスト膜１１ａ以外の第２のソルダーレジスト膜１１の厚さより薄く形成されている。
配線基板１は表層に電極３が形成されている。フリップチップ接合を行なう電極以外の配線はソルダーレジスト１１，１１ａで覆われている。
【００１６】
フリップチップ２の下のソルダーレジスト１１ａの厚さは、ソルダーレジスト１１の厚さに比べて薄い。
電極部３には、はんだ６がコートされている。
一方、フリップチップ２にバンプ４が形成されている。
【００１７】
この場合は、バンプ４は金バンプが使用されている。
電極のはんだ６とバンプ４をフリップチップ接合を行なう。
フリップチップ２と基板1との隙間にはアンダーフィル１２が注入される。
【００１８】
この結果、
フリップチップに対向する部分の第１のソルダーレジスト膜１１ａが、第１のソルダーレジスト膜以外の第２のソルダーレジスト膜１１より薄く形成されたので、フリップチップ２の下のソルダーレジスト膜１１ａは薄いので、フリップチップ２と配線基板１の距離は従来より広がり、アンダーフィル１２の未充填やボイドの発生が防止できる電子回路装置が得られる。
【００１９】
また、フリップチップ２と配線基板１間の距離を確保するために、バンプ４の高さを高くする必要はなくなるので、設計が容易となる電子回路装置が得られる。
また、ソルダーレジスト膜１１ａがはんだの流れ防止の役割となるため、接合にはんだを用いることが出来る電子回路装置が得られる。
【００２０】
図２は本発明の他の実施例の要部構成説明図である。
本実施例においては、はんだバンプ２１が使用された例である。
この場合、電極部３のはんだコート６は省略しても良い。
この結果、はんだコート６が省略されれば、安価な電子回路装置が得られる。
【００２１】
なお、以上の説明は、本発明の説明および例示を目的として特定の好適な実施例を示したに過ぎない。
したがって本発明は、上記実施例に限定されることなく、その本質から逸脱しない範囲で更に多くの変更、変形をも含むものである。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施例の要部構成説明図である。
【図２】本発明の他の実施例の要部構成説明図である。
【図３】従来より一般に使用されている従来例の要部構成説明図である。
【符号の説明】
【００２３】
１      配線基板
２      フリップチップ
３      電極
４      バンプ
５      ソルダーレジスト膜
６      はんだ
７      アンダーフィル
１１ａ  第１のソルダーレジスト膜
１１    第２のソルダーレジスト膜
１２    アンダーフィル
２１    はんだバンプ
【図１】
2006120746.tif 000003
【図２】
2006120746.tif 000004
【図３】
2006120746.tif 000005