(57)【要約】【課題】  ＭＬＳ駆動法における表示品位の低下を防止する電源回路、駆動装置、電気光学装置、電子機器及び駆動電圧供給方法を提供する。【解決手段】  電源回路６０は、４ラインのコモン電極を同時選択するＭＬＳ駆動法により駆動するための高い第１〜第７の駆動電圧を生成する。電源回路６０は第４の駆動電圧を基準にコモン電極選択用の正側及び負側の第１及び第７の駆動電圧を生成するコモン電極用駆動電圧生成回路と、第４の駆動電圧、該第４の駆動電圧を基準にセグメント電極駆動用の正側の第２及び第３の駆動電圧、第４の駆動電圧を基準にセグメント電極駆動用の負側の第５及び第６の駆動電圧を生成するセグメント電極用駆動電圧生成回路とを含み、第３及び第４の駆動電圧の電圧差と第４及び第５の駆動電圧の電圧差とを等しくしたまま、第２〜第６の駆動電圧のうち第３及び第５の駆動電圧のみの出力電位を変更して出力する。【選択図】      図１２
2006064965.tif 000002
【特許請求の範囲】
【請求項１】
複数のコモン電極及び複数のセグメント電極を有する電気光学装置を４ラインのコモン電極を同時選択するマルチライン駆動法により駆動するための駆動電圧であり、第ｉ（２≦ｉ≦５、ｉは整数）の駆動電圧の方が第（ｉ＋１）の駆動電圧より高い第１〜第７の駆動電圧を生成する電源回路であって、
第４の駆動電圧を基準にコモン電極選択用の正側及び負側の第１及び第７の駆動電圧を生成するコモン電極用駆動電圧生成回路と、
前記第４の駆動電圧、該第４の駆動電圧を基準にセグメント電極駆動用の正側の第２及び第３の駆動電圧、前記第４の駆動電圧を基準にセグメント電極駆動用の負側の第５及び第６の駆動電圧を生成するセグメント電極用駆動電圧生成回路とを含み、
前記セグメント電極用駆動電圧生成回路が、
前記第３及び第４の駆動電圧の電圧差と前記第４及び第５の駆動電圧の電圧差とを等しくしたまま、前記第２〜第６の駆動電圧のうち前記第３及び第５の駆動電圧のみの出力電位を変更して出力することを特徴とする電源回路。
【請求項２】
請求項１において、
前記第１の駆動電圧が前記第２の駆動電圧より高く、
前記第６の駆動電圧が前記第７の駆動電圧より高く、
前記第２〜第５の駆動電圧が、
前記第１及び第７の駆動電圧の電圧差を分圧した分割電圧に基づいて生成されることを特徴とする電源回路。
【請求項３】
請求項１又は２において、
前記第１及び第７の駆動電圧の電圧差を分圧して第１〜第３の分割電圧を出力する分圧回路を含み、
前記セグメント電極用駆動電圧生成回路が、
その入力に前記第１の分割電圧が供給され前記第２の駆動電圧を出力する第１のインピーダンス変換回路と、
その入力に前記第２の分割電圧が供給され前記第４の駆動電圧を出力する第２のインピーダンス変換回路と、
その入力に前記第３の分割電圧が供給され前記第６の駆動電圧を出力する第３のインピーダンス変換回路と、
前記第１の分割電圧よりも低く前記第２の分割電圧よりも高い複数の分割電圧のうちいずれか１つを選択するための第１の選択回路と、
その入力に前記第１の選択回路の出力が供給され前記第３の駆動電圧を出力する第４のインピーダンス変換回路と、
前記第２の分割電圧よりも低く前記第３の分割電圧よりも高い複数の分割電圧のうちいずれか１つを選択するための第２の選択回路と、
その入力に前記第２の選択回路の出力が供給され前記第５の駆動電圧を出力する第５のインピーダンス変換回路とを含むことを特徴とする電源回路。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記第３及び第４の駆動電圧の電圧差をＡｄｉｆ、前記第２及び第３の駆動電圧の電圧差をＢｄｉｆ、前記第４及び第５の駆動電圧の電圧差をＡｄｉｆ、及び前記第５及び第６の駆動電圧の電圧差をＢｄｉｆとした場合に、
前記セグメント電極用駆動電圧生成回路は、
第２、第４及び第６の駆動電圧のいずれかにより駆動されるセグメント電極と交差する画素の実効値電圧Ａｒｍｓが、第３及び第５の駆動電圧のいずれかにより駆動されるセグメント電極と交差する前記画素の実効値電圧Ｂｒｍｓより大きいとき、ＡｄｉｆがＢｄｉｆより大きくなるように前記第３及び第５の駆動電圧の出力電位を変更し、
ＡｒｍｓがＢｒｍｓより小さいとき、ＡｄｉｆがＢｄｉｆより小さくなるように前記第３及び第５の駆動電圧の出力電位を変更することを特徴とする電源回路。
【請求項５】
複数のコモン電極及び複数のセグメント電極を有する電気光学装置を駆動するための駆動装置であって、
請求項１乃至４のいずれか記載の電源回路と、
前記電源回路が供給する駆動電圧を用いてコモン電極及びセグメント電極の少なくとも一方を駆動する駆動部とを含むことを特徴とする駆動装置。
【請求項６】
複数のコモン電極と、
複数のセグメント電極と、
請求項５記載の駆動装置とを含むことを特徴とする電気光学装置。
【請求項７】
請求項１乃至４のいずれか記載の電源回路を含むことを特徴とする電子機器。
【請求項８】
複数のコモン電極及び複数のセグメント電極を有する電気光学装置を４ラインのコモン電極を同時選択するマルチライン駆動法により駆動するための駆動電圧であり、第ｉ（２≦ｉ≦５、ｉは整数）の駆動電圧の方が第（ｉ＋１）の駆動電圧より高い第１〜第７の駆動電圧を供給するための駆動電圧供給方法であって、
第４の駆動電圧を基準にコモン電極選択用の正側及び負側の第１及び第７の駆動電圧を供給するステップと、
前記第４の駆動電圧、該第４の駆動電圧を基準にセグメント電極用の正側の第２及び第３の駆動電圧、前記第４の駆動電圧を基準にセグメント電極用の負側の第５及び第６の駆動電圧を供給するステップとを含み、
前記第３及び第４の駆動電圧の電圧差と前記第４及び第５の駆動電圧の電圧差とを等しくしたまま、前記第２〜６の駆動電圧のうち前記第３及び第５の駆動電圧のみの出力電位を変更して出力することを特徴とする駆動電圧供給方法。
【請求項９】
請求項８において、
前記第３及び第４の駆動電圧の電圧差をＡｄｉｆ、前記第２及び第３の駆動電圧の電圧差をＢｄｉｆ、前記第４及び第５の駆動電圧の電圧差をＡｄｉｆ、及び前記第５及び第６の駆動電圧の電圧差をＢｄｉｆとした場合に、
第２、第４及び第６の駆動電圧のいずれかにより駆動されるセグメント電極と交差する画素の実効値電圧Ａｒｍｓが、第３及び第５の駆動電圧のいずれかにより駆動されるセグメント電極と交差する前記画素の実効値電圧Ｂｒｍｓより大きいとき、ＡｄｉｆがＢｄｉｆより大きくなるように前記第３及び第５の駆動電圧の出力電位を変更し、
ＡｒｍｓがＢｒｍｓより小さいとき、ＡｄｉｆがＢｄｉｆより小さくなるように前記第３及び第５の駆動電圧の出力電位を変更することを特徴とする駆動電圧供給方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路、駆動装置、電気光学装置、電子機器及び駆動電圧供給方法に関する。
【背景技術】
【０００２】
単純マトリクス型の液晶パネル（広義には電気光学装置）では、複数のコモン電極（広義には走査電極）を同時選択するマルチライン（Multi Line Selection：以下、ＭＬＳと略す）駆動法により応答速度の向上を図り、高コントラスト化と低消費電力化とが図られる。
【０００３】
このＭＬＳ駆動法では、１フレーム期間においてコモン電極に選択電圧が印加される選択期間の間隔を狭める一方、１フレーム期間内に同じコモン電極が複数回選択される。これにより、コモン電極の選択電圧を低くでき、且つ画素の平均の透過率を向上させて液晶パネルのコントラストを向上させることが可能となる。そのため、同時選択されるコモン電極の選択電圧の走査パターン（印加パターン、選択パターン）に応じて、セグメント電極（広義には信号電極）の駆動電圧が決定される。そして、１フレーム期間において液晶素子に印加される実効値電圧により、画素のオン又はオフが制御される。
【０００４】
４ラインのコモン電極を同時に選択するＭＬＳ駆動法により単純マトリクス型の液晶パネルを駆動する場合、コモン電極の非選択電圧とセグメント電極の駆動電圧のセンター電圧ＶＣとを共通化すると７レベルの電圧（Ｖ３、Ｖ２、Ｖ１、ＶＣ、ＭＶ１、ＭＶ２、ＭＶ３）が必要とされる。
【０００５】
図１８に、４ラインのコモン電極を同時に選択するＭＬＳ駆動法により単純マトリクス型の液晶パネルを駆動する場合の７レベルの電圧の関係を示す。
【０００６】
ここで電圧Ｖ３、ＭＶ３は、コモン電極の選択電圧である。電圧ＶＣは、コモン電極の非選択電圧であり、セグメント電極の駆動電圧である。電圧Ｖ２、Ｖ１、ＭＶ１、ＭＶ２は、セグメント電極の駆動電圧である。
【０００７】
電圧Ｖ３とセンター電圧ＶＣとの電圧差をｖ３、電圧Ｖ２とセンター電圧ＶＣとの電圧差をｖ２、電圧Ｖ１とセンター電圧ＶＣとの電圧差をｖ１とする。このとき、センター電圧ＶＣと電圧ＭＶ３との電圧差はｖ３、センター電圧ＶＣと電圧ＭＶ２との電圧差はｖ２、センター電圧ＶＣと電圧ＭＶ１との電圧差はｖ１である。ここで、電圧Ｖ２と電圧Ｖ１との電圧差（＝電圧ＭＶ１と電圧ＭＶ２との電圧差）が、電圧Ｖ１とセンター電圧ＶＣとの電圧差（＝センター電圧ＶＣと電圧ＭＶ１との電圧差）と等しい。
【特許文献１】国際公開第９７／２２０３６号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述の駆動電圧が理想的な波形でセグメント電極に印加される場合、どのような表示パターンであっても同じ表示品位（例えば同じ濃さ）となる。
【０００９】
しかしながら、液晶素子自身の負荷や配線抵抗等によって、液晶素子自体に印加される電圧波形に鈍りが生じる。そのため、表示パターンによって液晶素子に印加される実効値電圧が理想的な電圧と異なり、表示品位を低下させていた。
【００１０】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、ＭＬＳ駆動法における表示品位の低下を防止する電源回路、駆動装置、電気光学装置、電子機器及び駆動電圧供給方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するために本発明は、複数のコモン電極及び複数のセグメント電極を有する電気光学装置を４ラインのコモン電極を同時選択するマルチライン駆動法により駆動するための駆動電圧であり、第ｉ（２≦ｉ≦５、ｉは整数）の駆動電圧の方が第（ｉ＋１）の駆動電圧より高い第１〜第７の駆動電圧（Ｖ３、Ｖ２、Ｖ１、ＶＣ、ＭＶ１、ＭＶ２、ＭＶ３）を生成する電源回路であって、第４の駆動電圧（ＶＣ）を基準にコモン電極選択用の正側及び負側の第１及び第７の駆動電圧（Ｖ３、ＭＶ３）を生成するコモン電極用駆動電圧生成回路と、前記第４の駆動電圧（ＶＣ）、該第４の駆動電圧（ＶＣ）を基準にセグメント電極駆動用の正側の第２及び第３の駆動電圧（Ｖ２、Ｖ１）、前記第４の駆動電圧（ＶＣ）を基準にセグメント電極駆動用の負側の第５及び第６の駆動電圧（ＭＶ１、ＭＶ２）を生成するセグメント電極用駆動電圧生成回路とを含み、前記セグメント電極用駆動電圧生成回路が、前記第３及び第４の駆動電圧（Ｖ１、ＶＣ）の電圧差と前記第４及び第５の駆動電圧（ＶＣ、ＭＶ１）の電圧差とを等しくしたまま、前記第２〜第６の駆動電圧のうち前記第３及び第５の駆動電圧（Ｖ１、ＭＶ１）のみの出力電位を変更して出力する電源回路に関係する。
【００１２】
本発明においては、４ラインのコモン電極が同時選択されるＭＬＳ駆動法において、セグメント電極の駆動電圧が２パターンであることに着目し、１フレーム期間の画素の実効値電圧が、第２〜第６の駆動電圧のうち第３及び第５の駆動電圧のみの出力電位を変更するようにしている。こうすることで、１フレーム期間の画素の実効値電圧を調整する際に、第３及び第５の駆動電圧を調整しても、第２、第４及び第６の駆動電圧が印加されるパターンの画素の実効値電圧に影響を及ぼすことはない。そのため、表示パターンによって液晶素子に印加される現実の実効値電圧に差異が生じることなく、例えば同じ白表示であっても濃さが異なるようになって表示品位を低下させる事態を回避できるようになる。しかも、最低限の付加回路により実効値電圧を調整できるようになる。
【００１３】
また本発明に係る電源回路では、前記第１の駆動電圧（Ｖ３）が前記第２の駆動電圧（Ｖ２）より高く、前記第６の駆動電圧（ＭＶ２）が前記第７の駆動電圧（ＭＶ３）より高く、前記第２〜第５の駆動電圧（Ｖ２、Ｖ１、ＶＣ、ＭＶ１、ＭＶ２）が、前記第１及び第７の駆動電圧（Ｖ３、ＭＶ３）の電圧差を分圧した分割電圧に基づいて生成されてもよい。
【００１４】
また本発明に係る電源回路では、前記第１及び第７の駆動電圧（Ｖ３、ＭＶ３）の電圧差を分圧して第１〜第３の分割電圧（ＤＶ１〜ＤＶ３）を出力する分圧回路を含み、前記セグメント電極用駆動電圧生成回路が、その入力に前記第１の分割電圧が供給され前記第２の駆動電圧（Ｖ２）を出力する第１のインピーダンス変換回路と、その入力に前記第２の分割電圧が供給され前記第４の駆動電圧（ＶＣ）を出力する第２のインピーダンス変換回路と、その入力に前記第３の分割電圧が供給され前記第６の駆動電圧（ＭＶ２）を出力する第３のインピーダンス変換回路と、前記第１の分割電圧（ＤＶ１）よりも低く前記第２の分割電圧（ＤＶ２）よりも高い複数の分割電圧のうちいずれか１つを選択するための第１の選択回路と、その入力に前記第１の選択回路の出力が供給され前記第３の駆動電圧（Ｖ１）を出力する第４のインピーダンス変換回路と、前記第２の分割電圧（ＤＶ２）よりも低く前記第３の分割電圧（ＤＶ３）よりも高い複数の分割電圧のうちいずれか１つを選択するための第２の選択回路と、その入力に前記第２の選択回路の出力が供給され前記第５の駆動電圧（ＭＶ１）を出力する第５のインピーダンス変換回路とを含むことができる。
【００１５】
また本発明に係る電源回路では、前記第３及び第４の駆動電圧（Ｖ１、ＶＣ）の電圧差をＡｄｉｆ、前記第２及び第３の駆動電圧（Ｖ２、Ｖ１）の電圧差をＢｄｉｆ、前記第４及び第５の駆動電圧（ＶＣ、ＭＶ１）の電圧差をＡｄｉｆ、及び前記第５及び第６の駆動電圧（ＭＶ１、ＭＶ２）の電圧差をＢｄｉｆとした場合に、前記セグメント電極用駆動電圧生成回路は、第２、第４及び第６の駆動電圧（Ｖ２、ＶＣ、ＭＶ２）のいずれかにより駆動されるセグメント電極と交差する画素の実効値電圧Ａｒｍｓが、第３及び第５の駆動電圧（Ｖ１、ＭＶ１）のいずれかにより駆動されるセグメント電極と交差する前記画素の実効値電圧Ｂｒｍｓより大きいとき、ＡｄｉｆがＢｄｉｆより大きくなるように前記第３及び第５の駆動電圧（Ｖ１、ＭＶ１）の出力電位を変更し、ＡｒｍｓがＢｒｍｓより小さいとき、ＡｄｉｆがＢｄｉｆより小さくなるように前記第３及び第５の駆動電圧（Ｖ１、ＭＶ１）の出力電位を変更することができる。
【００１６】
また本発明は、複数のコモン電極及び複数のセグメント電極を有する電気光学装置を駆動するための駆動装置であって、上記のいずれか記載の電源回路と、前記電源回路が供給する駆動電圧を用いてコモン電極及びセグメント電極の少なくとも一方を駆動する駆動部とを含む駆動装置に関係する。
【００１７】
本発明によれば、ＭＬＳ駆動法における表示品位の低下を防止する駆動装置を提供できる。
【００１８】
また本発明は、複数のコモン電極と、複数のセグメント電極と、上記記載の駆動装置とを含む電気光学装置に関係する。
【００１９】
本発明によれば、ＭＬＳ駆動法における表示品位の低下を防止する電気光学装置を提供できる。
【００２０】
また本発明は、上記のいずれか記載の電源回路を含む電子機器に関係する。
【００２１】
本発明によれば、ＭＬＳ駆動法における表示品位の低下を防止する電源回路を含む電子機器を提供できる。
【００２２】
また本発明は、複数のコモン電極及び複数のセグメント電極を有する電気光学装置を４ラインのコモン電極を同時選択するマルチライン駆動法により駆動するための駆動電圧であり、第ｉ（２≦ｉ≦５、ｉは整数）の駆動電圧の方が第（ｉ＋１）の駆動電圧より高い第１〜第７の駆動電圧（Ｖ３、Ｖ２、Ｖ１、ＶＣ、ＭＶ１、ＭＶ２、ＭＶ３）を供給する駆動電圧供給方法であって、第４の駆動電圧（ＶＣ）を基準にコモン電極選択用の正側及び負側の第１及び第７の駆動電圧（Ｖ３、ＭＶ３）を供給するステップと、前記第４の駆動電圧（ＶＣ）、該第４の駆動電圧（ＶＣ）を基準にセグメント電極用の正側の第２及び第３の駆動電圧（Ｖ２、Ｖ１）、前記第４の駆動電圧（ＶＣ）を基準にセグメント電極用の負側の第５及び第６の駆動電圧（ＭＶ１、ＭＶ２）を供給するステップとを含み、前記第３及び第４の駆動電圧（Ｖ１、ＶＣ）の電圧差と前記第４及び第５の駆動電圧（ＶＣ、ＭＶ１）の電圧差とを等しくしたまま、前記第２〜６の駆動電圧のうち前記第３及び第５の駆動電圧（Ｖ１、ＭＶ１）のみの出力電位を変更して出力する駆動電圧供給方法に関係する。
【００２３】
また本発明に係る駆動電圧供給方法では、前記第３及び第４の駆動電圧（Ｖ１、ＶＣ）の電圧差をＡｄｉｆ、前記第２及び第３の駆動電圧（Ｖ２、Ｖ１）の電圧差をＢｄｉｆ、前記第４及び第５の駆動電圧（ＶＣ、ＭＶ１）の電圧差をＡｄｉｆ、及び前記第５及び第６の駆動電圧（ＭＶ１、ＭＶ２）の電圧差をＢｄｉｆとした場合に、第２、第４及び第６の駆動電圧（Ｖ２、ＶＣ、ＭＶ２）のいずれかにより駆動されるセグメント電極と交差する画素の実効値電圧Ａｒｍｓが、第３及び第５の駆動電圧（Ｖ１、ＭＶ１）のいずれかにより駆動されるセグメント電極と交差する前記画素の実効値電圧Ｂｒｍｓより大きいとき、ＡｄｉｆがＢｄｉｆより大きくなるように前記第３及び第５の駆動電圧（Ｖ１、ＭＶ１）の出力電位を変更し、ＡｒｍｓがＢｒｍｓより小さいとき、ＡｄｉｆがＢｄｉｆより小さくなるように前記第３及び第５の駆動電圧（Ｖ１、ＭＶ１）の出力電位を変更することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。
【００２５】
１．  電気光学装置
図１に、本実施形態における電気光学装置を含む表示装置の構成例のブロック図を示す。図１では、表示装置として液晶装置１０を示す。
【００２６】
この液晶装置１０は、電気光学装置として単純マトリクス型の液晶パネル２０を含む。液晶パネル２０は、複数のコモン電極（広義には走査電極）ＣＯＭ１〜ＣＯＭＮ（Ｎは２以上の整数）と、複数のセグメント電極（広義には信号電極）ＳＥＧ１〜ＳＥＧＭ（Ｍは２以上の整数）とを含む。更に液晶装置１０は、コモン電極ＣＯＭ１〜ＣＯＭＮを駆動するコモンドライバ（走査電極駆動回路、広義には駆動装置）３０と、セグメント電極ＳＥＧ１〜ＳＥＧＭを駆動するセグメントドライバ（信号電極駆動回路、広義には駆動装置）４０とを含むことができる。
【００２７】
液晶パネル２０には、コモン電極及びセグメント電極の交差領域に挟持される液晶（広義には電気光学物質）を有する画素が設けられている。各画素は、コモン電極及びセグメント電極により特定される。
【００２８】
より具体的には、液晶パネル２０では、コモン電極ＣＯＭ１〜ＣＯＭＮが形成された第１の基板と、セグメント電極ＳＥＧ１〜ＳＥＧＭが形成された第２の基板との間に液晶が封入される。第１の基板では、各セグメント電極がＹ方向に延びる複数のセグメント電極ＳＥＧ１〜ＳＥＧＭがＸ方向に配列される。第２の基板では、各コモン電極がＸ方向に延びる複数のコモン電極ＣＯＭ１〜ＣＯＭＮがＹ方向に配列される。そしてコモンドライバ３０が、コモン電極ＣＯＭ１〜ＣＯＭＮのいずれかを選択し、選択したコモン電極には所定の選択電圧（Ｖ３又はＭＶ３）を印加する。またコモンドライバ３０は、非選択のコモン電極には所定の非選択電圧（ＶＣ）を印加する。セグメントドライバ４０は、セグメント電極ＳＥＧ１〜ＳＥＧＭに、同時選択されたコモン電極の走査パターンと画素の表示パターンとに対応した駆動電圧を印加する。
【００２９】
また液晶装置１０は、表示コントローラ５０を含むことができる。この表示コントローラ５０は、セグメントドライバ４０に上記の表示パターンを指定するための表示データを供給する。また表示コントローラ５０は、コモンドライバ３０及びセグメントドライバ４０の表示タイミングを指定し、４ラインのコモン電極を同時選択するＭＬＳ駆動法を実現するための制御を行う。更に表示コントローラ５０は、電源回路６０の制御を行うと共に、上述のＭＬＳ駆動法のための７レベル電圧のうち電圧Ｖ１、ＭＶ１の電位を上昇させたり下降させたりする制御を行うことができるようになっている。
【００３０】
更に液晶装置１０は、電源回路６０を含む。この電源回路６０は、コモン電極ＣＯＭ１〜ＣＯＭＮ、セグメント電極ＳＥＧ１〜ＳＥＧＭに対し、複数の駆動電圧（Ｖ３、Ｖ２、Ｖ１、ＶＣ、ＭＶ１、ＭＶ２、ＭＶ３）を生成する。電圧Ｖ３（第１の駆動電圧）、ＶＣ（第４の駆動電圧）、ＭＶ３（第７の駆動電圧）は、コモンドライバ３０に供給される。電圧Ｖ２（第２の駆動電圧）、Ｖ１（第３の駆動電圧）、ＶＣ（第４の駆動電圧）、ＭＶ１（第５の駆動電圧）、ＭＶ２（第６の駆動電圧）は、セグメントドライバ４０に供給される。
【００３１】
４ラインのコモン電極を同時選択するＭＬＳ駆動法では、同時選択される４ラインのコモン電極の走査パターン（選択パターン、電圧パターン）に対応した直交関数を用いたＭＬＳ演算結果により、セグメント電極の駆動電圧が特定される。
【００３２】
なお液晶パネル２０をガラス基板に形成し、該ガラス基板に、更にコモンドライバ３０及びセグメントドライバ４０の少なくとも一方を形成してもよい。更にまた、コモンドライバ３０及びセグメントドライバ４０の少なくとも一方が形成されたガラス基板に、表示コントローラ５０及び電源回路６０の少なくとも一方を形成してもよい。
【００３３】
また図１の電源回路６０は、コモンドライバ３０又はセグメントドライバ４０に内蔵されてもよい。この場合、電源回路６０を内蔵する一方のドライバが、他方のドライバに対して駆動電圧を供給する。
【００３４】
２．  ＭＬＳ駆動法
２．１  ＭＬＳ駆動法の原理
まずＭＬＳ駆動法について、説明する。
【００３５】
ＭＬＳ駆動法では、複数のコモン電極を同時に選択することで、コモン電圧の選択電圧（駆動電圧）を低くすることができる。そして、いわゆる線順次駆動法と比較して、コモン電極の選択期間の間隔を狭めることができ、液晶パネルの透過率の低下を抑えて平均の透過率を向上させることができる。
【００３６】
図２に、ＭＬＳ駆動法の原理を説明するための図を示す。
【００３７】
図２では、２ラインのコモン電極ＣＯＭ１、ＣＯＭ２を同時に選択し、コモン電極ＣＯＭ１、ＣＯＭ２とセグメント電極ＳＥＧ１とが交差する位置の画素をオン又はオフさせる場合を示す。なお図２では、オンとなる画素（オン画素）を「−１」、オフとなる画素（オフ画素）を「＋１」と表し、このオン又はオフを示す表示データにより指定される。また、コモン電極を選択するための選択パルスを「＋１」、「−１」の２値で表す。更にセグメント電極ＳＥＧ１の駆動電圧は、「ＭＶ２」、「Ｖ２」、「Ｖ１」の３値である。
【００３８】
セグメント電極ＳＥＧ１の駆動電圧を「ＭＶ２」、「Ｖ２」、「Ｖ１」のいずれの電圧とするかは、表示データベクトルｄと選択行列βとの積により決定される。表示データベクトルｄは、セグメント電極ＳＥＧ１が各コモン電極と交差する位置の画素のオン又はオフを示すデータをベクトルで表現したものである。選択行列βは、セグメント電極ＳＥＧ１が交差する各コモン電極を選択するための選択パルスを行列で表現したものである。
【００３９】
図２の（ａ）の場合にはｄ・β＝−２となり、図２の（ｂ）の場合にはｄ・β＝＋２となり、図２の（ｃ）の場合にはｄ・β＝＋２となり、図２の（ｄ）の場合にはｄ・β＝０となる。
【００４０】
そして表示データベクトルｄと選択行列βとの積が「−２」のときセグメント電極ＳＥＧ１の駆動電圧として「ＭＶ２」が選択され、「＋２」のときに「Ｖ２」が選択され、「０」のときに「Ｖ１」が選択される。
【００４１】
表示データベクトルｄと選択行列βとの積の演算をハードウェアで行う場合には、表示データベクトルｄの各要素データと選択行列βの各要素データとの不一致数を判定するようにすればよい。
【００４２】
例えば不一致数が「２」の場合には、セグメント電極ＳＥＧ１の駆動電圧として「ＭＶ２」を選択する。また不一致数が「０」の場合には、該駆動電圧として「Ｖ２」を選択する。また不一致数が「１」の場合には、該駆動電圧として「Ｖ１」を選択する。
【００４３】
２ラインのコモン電極を同時に選択するＭＬＳ駆動法では、上述のようにしてセグメント電極ＳＥＧ１の駆動電圧を決定し、１フレーム期間内で２回の選択期間を設けることによって、画素のオン又はオフを制御する。選択期間を複数回設けているため、非選択期間における透過率の低下が少なくなり、液晶パネルの平均の透過率を向上させ、液晶パネルのコントラスト向上させることができる。
【００４４】
図３に、４ラインのコモン電極を同時選択するＭＬＳ駆動法における駆動電圧の波形の一例を示す。
【００４５】
コモン電極には、予め選ばれた直交関数系により定義される走査パターンに従って、３つ（Ｖ３、０、ＭＶ３）の電圧が適宜選択される。そして、同時選択されるコモン電極にそれぞれ印加されるようになっている。
【００４６】
図４（Ａ）、図４（Ｂ）に、４ラインのコモン電極を同時選択するＭＬＳ駆動法における走査パターンの一例を示す。
【００４７】
図４（Ａ）、図４（Ｂ）では、同時選択されるコモン電極の走査パターンのデータが列方向（縦方向）に並び、１フレーム期間を分割した各フィールドの走査パターンが行方向（横方向）に並ぶ。図３では、図４（Ｂ）の走査パターンに従って、要素データが「０」のとき選択電圧「Ｖ３」、要素データが「１」のとき選択電圧「ＭＶ３」が、選択されたコモン電極に印加されている。
【００４８】
ここで、走査パターンは、選択電圧が「Ｖ３」の場合（＋）、選択電圧が「ＭＶ３」の場合（−）、表示パターンは、オン表示データの場合（＋）、オフ表示データの場合（−）とする。非選択期間では、不一致数を考慮しない。
【００４９】
図３では、１画面を表示するのに必要な期間を１フレーム期間（Ｆ）とし、すべてのコモン電極を１回選択するのに必要な期間を１フィールド期間（ｆ）とし、コモン電極を１回選択するのに必要な期間を１コモン選択期間（Ｈ）とする。
【００５０】
ここで、図３の「Ｈ１ｓｔ」は最初のコモン選択期間であり、「Ｈ２ｎｄ」は２番目のコモン選択期間である。また図３の「１ｆ」は最初のフィールド期間であり、「２ｆ」は２番目のフィールド期間である。更に、図３の「１Ｆ」は最初のフレーム期間であり、「２Ｆ」は２番目のフレーム期間である。
【００５１】
図３の場合、最初のフィールド期間１ｆ中の最初のコモン選択期間Ｈ１ｓｔにおいて選択される４ライン（ＣＯＭ１〜ＣＯＭ４）の走査パターンは、予め図３に示すように設定され、表示画面の状態によらず、常に（＋＋−＋）である。
【００５２】
ここで、全画面表示を行う場合を考えると、画素（ＣＯＭ１，ＳＥＧ１）、画素（ＣＯＭ２，ＳＥＧ１）、画素（ＣＯＭ３，ＳＥＧ１）及び画素（ＣＯＭ４，ＳＥＧ１）に対応する１列目の表示パターンは、（＋＋＋＋）である。両パターンを順番に比較すると、１番目、２番目及び４番目は極性が一致し、３番目は極性が相違する。つまり、不一致数は、「１」である。不一致数が「１」の場合、５レベル（Ｖ２、Ｖ１、０、ＭＶ１、ＭＶ２）ある電圧のうち「ＭＶ２」を選択する。こうすると、「Ｖ３」が印加されているコモン電極ＣＯＭ１、ＣＯＭ２及びＣＯＭ４の場合には、「ＭＶ２」が駆動電圧として選択されることにより液晶素子に印加される電圧は高くなる一方、「ＭＶ１」が駆動電圧として選択されるコモン電極ＣＯＭ３の場合には、「ＭＶ２」が駆動電圧として選択されることにより液晶素子に印加される電圧は低くなる。
【００５３】
このようにしてセグメント電極に印加される電圧は、直交変換時の「ベクトルの重み」に相当し、４回の走査パターンに対してすべての重みを加えると真の表示パターンを再生することができるように電圧が設定される。
【００５４】
同様にして、不一致数が「０」の場合には「ＭＶ２」、不一致数が「２」の場合には０レベル、不一致数が「３」の場合には「Ｖ１」、不一致数が「４」の場合には「Ｖ２」を選択する。Ｖ２とＶ３の電圧比は、（Ｖ２：Ｖ３＝１：２）となるように設定される。
【００５５】
同様の手順で、４ラインのコモン電極ＣＯＭ１〜ＣＯＭ４について、セグメント電極ＳＥＧ２〜ＳＥＧＭまでの列の不一致数を決定し、得られた選択電圧のデータをセグメントドライバに転送し、最初のコモン選択期間に上記手順によって決められた電圧を印加する。
【００５６】
同様に、すべてのコモン電極ＣＯＭ１〜ＣＯＭＮについて、以上の手順を繰り返すと、最初のフィールド期間（１ｆ）における動作が終了する。
【００５７】
同様に２番目以降のフィールド期間についても、すべてのコモン電極について上記の手順を繰り返すと１つのフレーム期間（１Ｆ）が終わり、これにより１つの画面の表示が行われる。
【００５８】
上記の手順に従い、全画面オンの場合のセグメント電極ＳＥＧ１に印加する電圧波形は図３に示すようになり、画素（ＣＯＭ１，ＳＥＧ１）に印加される電圧波形は図３に示すようになる。
【００５９】
なお図３におけるコモン電極の電圧０レベルとセグメント電極の駆動電圧０レベルとは共通化され、センター電圧として駆動電圧ＶＣが用いられる。そして、センター電圧ＶＣを基準に電圧Ｖ３を正側としたとき、電圧ＭＶ３は負側の選択電圧となる。また、センター電圧ＶＣを基準に電圧Ｖ２を正側としたとき、電圧ＭＶ２は負側の駆動電圧となる。更にセンター電圧ＶＣを基準に電圧Ｖ１を正側としたとき、電圧ＭＶ１は負側の駆動電圧となる。
【００６０】
２．２  実効値電圧
以上のように、ＭＬＳ駆動法では、１フレーム期間を複数フィールド期間に分割し、各フィールド期間ですべてのコモン電極を選択する。そして、同じ表示パターンの画素について１フレーム期間において実効的に液晶素子に印加された電圧（実効値電圧）は互いに等しい。
【００６１】
図５に、実効値電圧について説明するためのセグメント電極ＳＥＧ１の駆動電圧の波形の他の例を示す。図５では、４ラインのコモン電極を同時選択するＭＬＳ駆動法において、画素（ＣＯＭ１，ＳＥＧ１）がオン、画素（ＣＯＭ２，ＳＥＧ１）がオン、画素（ＣＯＭ３，ＳＥＧ１）がオン、画素（ＣＯＭ４，ＳＥＧ１）がオフの波形例を示している。またセグメント電極は８ライン分（各フィールド２コモン選択期間分）のみを図示し、後は省略している。
【００６２】
１フレーム期間における実効値電圧は、各選択期間において液晶素子に印加される電圧の２乗の和を用いて表すことができる。そして、オンとなる画素（ＣＯＭ１，ＳＥＧ１）の実効値電圧は、次の（１）式で表される。
【００６３】
【数１】
2006064965.tif 000003
【００６４】
ここで、ｖ３、ｖ２、ｖ１は図１８に示す電圧差であり、Ｎはコモン電極のライン数である。
【００６５】
コモン電極ＣＯＭ１に選択電圧Ｖ３、ＭＶ３が印加される選択期間は、１フレーム期間において４回あり、そのうち１回は３ｆにおいてセグメント電極ＳＥＧ１に駆動電圧ＭＶ２が印加されている。この部分が（１）式に対して寄与する項が、（１）式のルート内の分子の第１及び第２項に相当する。
【００６６】
コモン電極ＣＯＭ１に非選択電圧として駆動電圧ＶＣが印加された残りの非選択期間のうち、セグメント電極ＳＥＧ１に電圧Ｖ１又はＭＶ１が印加されている期間が、（１）式に対して寄与する項が、（１）式のルート内の分子の第３項に相当する。
【００６７】
図５に示すように、（１）式に示す画素（ＣＯＭ１，ＳＥＧ１）の実効値電圧ＶＯＮ（ＲＭＳ）は、他のオンとなる画素（ＣＯＭ２，ＳＥＧ１）及び画素（ＣＯＭ３，ＳＥＧ１）も同様であることがわかる。
【００６８】
これに対して、オフの画素（ＣＯＭ４，ＳＥＧ１）の１フレーム期間における実効値電圧ＶＯＦＦ（ＲＭＳ）は、次のように表すことができる。
【００６９】
【数２】
2006064965.tif 000004
【００７０】
（１）式及び（２）式を比較すると、実効値電圧ＶＯＮ（ＲＭＳ）、ＶＯＦＦ（ＲＭＳ）は、ルート内の分子の第２項が異なる。
【００７１】
図６に、図５のセグメント電極ＳＥＧ１において非選択期間を省略した駆動波形を示す。ここでは、（１）式及び（２）式のルート内の分子の第１及び第２項を評価値とする。
【００７２】
オンとなる画素（ＣＯＭ１，ＳＥＧ１）、画素（ＣＯＭ２，ＳＥＧ１）及び画素（ＣＯＭ３，ＳＥＧ１）の評価値はすべて等しい。そして、これらのオンとなる画素の評価値は、オフとなる画素（ＣＯＭ４，ＳＥＧ１）の評価値より大きい。
【００７３】
図７に、図６と同様のセグメント電極ＳＥＧ２における駆動波形を示す。
【００７４】
図７では、４ラインのコモン電極を同時選択するＭＬＳ駆動法において、画素（ＣＯＭ１，ＳＥＧ２）がオン、画素（ＣＯＭ２，ＳＥＧ２）がオフ、画素（ＣＯＭ３，ＳＥＧ２）がオン、画素（ＣＯＭ４，ＳＥＧ２）がオフの波形例を示している。
【００７５】
オンとなる画素（ＣＯＭ１，ＳＥＧ２）及び画素（ＣＯＭ３，ＳＥＧ２）の実効値電圧ＶＯＮ（ＲＭＳ）は互いに等しく、次の（３）式のように表すことができる。
【００７６】
【数３】
2006064965.tif 000005
【００７７】
（３）式のルート内の第１及び第２の項である評価値に着目すると、以下のように変形できる。
【００７８】
【数４】
2006064965.tif 000006
【００７９】
（４）式は、図６のオンとなる画素（ＣＯＭ１，ＳＥＧ１）、画素（ＣＯＭ２，ＳＥＧ１）及び画素（ＣＯＭ３，ＳＥＧ１）の評価値と等しくなければならない。
【００８０】
同様に、オフとなる画素（ＣＯＭ２，ＳＥＧ２）及び画素（ＣＯＭ４，ＳＥＧ２）の実効値電圧ＶＯＦＦ（ＲＭＳ）は互いに等しく、次の（５）式のように表すことができる。
【００８１】
【数５】
2006064965.tif 000007
【００８２】
（５）式のルート内の第１及び第２の項である評価値に着目すると、以下のように変形できる。
【００８３】
【数６】
2006064965.tif 000008
【００８４】
（６）式は、図６のオフとなる画素（ＣＯＭ４，ＳＥＧ１）の評価値と等しくなければならない。
【００８５】
従って、以下の（７）式の関係を有することで、オン画素同士の評価値、オフ画素同士の評価値をそれぞれ等しくできる。即ち、電圧Ｖ２と電圧Ｖ１との電圧差（＝電圧ＭＶ１と電圧ＭＶ２との電圧差）を、電圧Ｖ１とセンター電圧ＶＣとの電圧差（＝センター電圧ＶＣと電圧ＭＶ１との電圧差）と等しくすることで、オン画素同士の評価値、オフ画素同士の評価値をそれぞれ等しくできる。
【００８６】
【数７】
2006064965.tif 000009
【００８７】
以上説明した事項は、コモン電極の選択電圧とセグメント電極の駆動電圧とが、図８に示すような理想波形Ｒ１であるときに満足するものである。しかしながら、実際には、液晶素子自体が容量性の負荷を有したり、セグメント電極の配線抵抗のため、図８の波形Ｒ２のように鈍りが生じる。そのため、上述したような実効値電圧については、図８の波線部分Ｒ３が加味されなかったりするため、表示パターンによって液晶素子に印加される現実の実効値電圧に差異が生じ、例えば同じ白表示であっても濃さが異なるようになって表示品位を低下させてしまう。
【００８８】
そこで、４ラインのコモン電極を同時選択するＭＬＳ駆動法により駆動するための駆動電圧（選択電圧を含む）の出力電位を調整できることが望ましい。
【００８９】
ところで、上述のＭＬＳ駆動法では、結局、１フレーム期間の各フィールド期間において図９に示すように駆動電圧を組み合わせてセグメント電極を駆動することで実現できる。例えば図９の（ａ）の場合には、１フレーム期間において駆動電圧Ｖ２を１回と駆動電圧ＶＣを３回印加すればよく、例えば図９の（ｅ）の場合には、１フレーム期間において駆動電圧Ｖ１を２回と駆動電圧ＭＶ１を２回印加すればよい。即ち、コモン電極の走査パターンと画素の表示パターンとの不一致数に応じて、図９の（ａ）〜（ｇ）の７パターンのいずれかを選択すれば、上述のＭＬＳ駆動法を実現できる。
【００９０】
そして、図９に示すように、駆動電圧Ｖ２、ＶＣ、ＭＶ２を用いるパターンと、駆動電圧Ｖ１、ＭＶ１を用いるパターンとに区別できることがわかる。これは、コモン電極の走査パターンと画素の表示パターンとの不一致数に応じて選択されるパターンでは、１フレーム期間内では駆動電圧Ｖ２、ＶＣ、ＭＶ２が駆動電圧Ｖ１、ＭＶ１と混在して用いられることがないことを意味する。従って、１フレーム期間の画素の実効値電圧は、駆動電圧Ｖ２、ＶＣ、ＭＶ２により定まるパターンと、駆動電圧Ｖ１、ＭＶ１により定まるパターンとがある。そして、１フレーム期間の画素の実効値電圧を調整する際に、駆動電圧Ｖ１、ＭＶ１を調整しても、駆動電圧Ｖ２、ＶＣ、ＭＶ２が印加される画素の実効値電圧に影響を及ぼすことはない。
【００９１】
そこで本実施形態では、４ラインのコモン電極を同時選択するＭＬＳ駆動法により駆動するための駆動電圧（選択電圧を含む）のうち、駆動電圧Ｖ１、ＭＶ１の出力電位のみを調整できるようにしている。こうすることで、最低限の付加回路により、現実の実効値電圧を調整でき、表示品位を改善できるようになる。
【００９２】
３．  電源回路
図１０に、図１の電源回路６０の構成例のブロック図を示す。
【００９３】
図１１に、図１０の電源回路６０の動作を説明するための模式図を示す。
【００９４】
電源回路６０は、第１の昇圧回路６２、電位調整手段としてのレギュレータ回路６４、第２の昇圧回路６６、多値電圧生成回路６８を含む。
【００９５】
第１の昇圧回路６２は、システム電源電圧ＶＤＤが供給されるシステム電源電圧供給線７０と、システム接地電源電圧ＶＳＳが供給されるシステム接地電源電圧供給線７２と、第１の電圧供給線７４とに接続される。第１の昇圧回路６２は、システム接地電源電圧ＶＳＳを基準として、システム電源電圧ＶＤＤを昇圧した第１の昇圧電圧ＶＯＵＴを第１の電圧供給線７４に供給する。このような第１の昇圧回路６２は、公知のチャージポンプ回路により実現できる。
【００９６】
レギュレータ回路６４は、システム接地電源電圧供給線７２と第１の電圧供給線７４と第２の電圧供給線７６とに接続される。レギュレータ回路６４は、システム接地電源電圧ＶＳＳを基準に、参照電圧Ｖｒｅｆを参照して、第１の昇圧回路６２から供給される第１の昇圧電圧ＶＯＵＴを調整したセンター電圧ＶＣ（第４の駆動電圧）を、第２の電圧供給線７６に供給する。より具体的には、レギュレータ回路６４は、第１の昇圧電圧ＶＯＵＴから、これより低電位で調整可能な一定電圧であるセンター電圧ＶＣを生成する。
【００９７】
第２の昇圧回路６６は、システム接地電源電圧供給線７２と第２の電圧供給線７６と第１の駆動電圧供給線７８とに接続される。第２の昇圧回路６６は、システム接地電源電圧ＶＳＳを基準として、レギュレータ回路６４によって調整されたセンター電圧ＶＣを昇圧した駆動電圧Ｖ３（第１の駆動電圧）を、第１の駆動電圧供給線７８に供給する。また、第２の昇圧回路６６は、センター電圧供給線８０を介して、センター電圧ＶＣをそのまま多値電圧生成回路６８に供給する。
【００９８】
多値電圧生成回路６８は、システム接地電源電圧供給線７２とセンター電圧供給線８０、８１と第１〜第５の駆動電圧供給線７８、８２、８４、８６、８８とに接続される。多値電圧生成回路６８は、システム接地電源電圧ＶＳＳを基準として、第２の昇圧回路６６からの駆動電圧Ｖ３とセンター電圧ＶＣとの電圧差から生成した駆動電圧Ｖ２（第２の駆動電圧）、Ｖ１（第３の駆動電圧）、ＭＶ１（第５の駆動電圧）、ＭＶ２（第６の駆動電圧）を、それぞれ第２〜第５の駆動電圧供給線８２、８４、８６、８８に供給する。またセンター電圧ＶＣをセンター電圧供給線８１にそのまま出力し、システム接地電源電圧ＶＳＳを駆動電圧ＭＶ３（第７の駆動電圧）としてそのまま出力する。
【００９９】
これら駆動電圧は、ＭＬＳ駆動法を実現するために、Ｖ２＞Ｖ１＞ＶＣ＞ＭＶ１＞ＭＶ２の関係を有する。多値電圧生成回路６８は、図１０に示すように駆動電圧Ｖ３とセンター電圧ＶＣとの電圧差、センター電圧ＶＣとシステム接地電源電圧ＶＳＳとの電圧差を分圧、若しくは降圧することで駆動電圧Ｖ２、Ｖ１、ＶＣ、ＭＶ１、ＭＶ２を生成する。以上のように、電源回路６０は、７レベル（Ｖ３、Ｖ２、Ｖ１、ＶＣ、ＭＶ１、ＭＶ２、ＭＶ３）の駆動電圧を生成できる。
【０１００】
駆動電圧Ｖ３、ＶＣ、ＭＶ３は、コモンドライバ３０に供給される。従って、レギュレータ回路６４及び第２の昇圧回路６６は、コモン電極用駆動電圧生成回路として機能する。なお本実施形態では、駆動電圧ＶＣを、インピーダンス変換後にコモンドライバ３０に供給するようにしているが、これに限定されるものではない。
【０１０１】
駆動電圧Ｖ２、Ｖ１、ＶＣ、ＭＶ１、ＭＶ２は、セグメントドライバ４０に供給される。
【０１０２】
図１２に、図１０の多値電圧生成回路６８の構成例の回路図を示す。
【０１０３】
多値電圧生成回路６８は、分圧回路１００と、第１及び第２の選択回路ＳＥＬ１、ＳＥＬ２と、第１〜第５のインピーダンス変換回路ＩＰＣ１〜ＩＰＣ５を含む。第１及び第２の選択回路ＳＥＬ１、ＳＥＬ２及び第１〜第５のインピーダンス変換回路ＩＰＣ１〜ＩＰＣ５は、駆動電圧Ｖ２、Ｖ１、ＶＣ、ＭＶ１、ＭＶ２を生成できるため、これらをセグメント電極用駆動電圧生成回路ということができる。
【０１０４】
分圧回路１００は、第１の駆動電圧供給線７８に供給された駆動電圧Ｖ３（第１の駆動電圧）とシステム接地電源電圧供給線７２に供給された駆動電圧ＭＶ３（第７の駆動電圧）との間の電圧差を分圧して第１〜第３の分割電圧ＤＶ１〜ＤＶ３を出力する。第１の分割電圧ＤＶ１は第２の分割電圧ＤＶ２より高く、第２の分割電圧ＤＶ２は第３の分割電圧ＤＶ３より高い。
【０１０５】
第１のインピーダンス変換回路ＩＰＣ１の入力に第１の分割電圧ＤＶ１が供給され、第１のインピーダンス変換回路ＩＰＣ１は駆動電圧Ｖ２（第２の駆動電圧）を出力する。
【０１０６】
第２のインピーダンス変換回路ＩＰＣ２の入力に第２の分割電圧ＤＶ２が供給され、第２のインピーダンス変換回路ＩＰＣ２はセンター電圧ＶＣ（第４の駆動電圧）を出力する。
【０１０７】
第３のインピーダンス変換回路ＩＰＣ３の入力に第３の分割電圧ＤＶ３が供給され、第３のインピーダンス変換回路ＩＰＣ３は駆動電圧ＭＶ２（第６の駆動電圧）を出力する。
【０１０８】
第１の選択回路ＳＥＬ１は、第１の分割電圧ＤＶ１よりも低く第２の分割電圧ＤＶ２よりも高い複数の分割電圧のうちいずれか１つを選択出力する。そして第４のインピーダンス変換回路ＩＰＣ４の入力に第１の選択回路ＳＥＬ１の出力が供給され、第４のインピーダンス変換回路ＩＰＣ４は駆動電圧Ｖ１（第３の駆動電圧）を出力する。
【０１０９】
第２の選択回路ＳＥＬ２は、第２の分割電圧ＤＶ２よりも低く第３の分割電圧ＤＶ３よりも高い複数の分割電圧のうちいずれか１つを選択出力する。そして第５のインピーダンス変換回路ＩＰＣ５の入力に第２の選択回路ＳＥＬ２の出力が供給され、第５のインピーダンス変換回路ＩＰＣ５は駆動電圧ＭＶ１（第５の駆動電圧）を出力する。
【０１１０】
このような第１〜第５のインピーダンス変換回路ＩＰＣ１〜ＩＰＣ５のそれぞれは、例えばボルテージフォロワ接続された演算増幅器により構成される。また電源回路６０は、例えば第１及び第２の選択回路ＳＥＬ１、ＳＥＬ２を選択制御するための第１及び第２の選択制御レジスタを含み、各選択制御レジスタには表示コントローラ５０により選択制御データが設定される。即ち、第１及び第２の選択回路ＳＥＬ１、ＳＥＬ２は、表示コントローラ５０によって選択制御される。
【０１１１】
このように電源回路６０は、多値電圧生成回路６８において、駆動電圧Ｖ２、Ｖ１、ＶＣ、ＭＶ１、ＭＶ２（第２〜第６の駆動電圧）のうち駆動電圧Ｖ１、ＭＶ１（第３及び第５の駆動電圧）のみの出力電位を変更して出力できる。
【０１１２】
図１３に、本実施形態における駆動電圧の電位関係の説明図を示す。
【０１１３】
図１３では、駆動電圧Ｖ３（第１の駆動電圧）が駆動電圧Ｖ２（第２の駆動電圧）より高く、駆動電圧ＭＶ２（第６の駆動電圧）が駆動電圧ＭＶ３（第７の駆動電圧）より高い。
【０１１４】
そして、駆動電圧Ｖ１及びセンター電圧ＶＣ（第３及び第４の駆動電圧）の電圧差をＡｄｉｆ、駆動電圧Ｖ２、Ｖ１（第２及び第３の駆動電圧）の電圧差をＢｄｉｆとすると、センター電圧ＶＣ及び駆動電圧ＭＶ２（第４及び第５の駆動電圧）の電圧差がＡｄｉｆ、駆動電圧ＭＶ１、ＭＶ２（第５及び第６の駆動電圧）の電圧差がＢｄｉｆとなるように、各駆動電圧を出力する。そして、駆動電圧Ｖ１、ＭＶ１の電位を変更する際も、駆動電圧Ｖ１とセンター電圧ＶＣとの電圧差（第３及び第４の駆動電圧の電圧差）とセンター電圧ＶＣと駆動電圧ＭＶ１との電圧差（第４及び第５の駆動電圧の電圧差）とが等しくなるように出力する。
【０１１５】
図１４（Ａ）、図１４（Ｂ）に、本実施形態の駆動電圧供給方法の説明図を示す。
【０１１６】
ここで、コモン電極ＣＯＭ１とセグメント電極ＳＥＧ１とが交差する画素の実効値電圧に着目する。セグメント電極ＳＥＧ１が駆動電圧Ｖ２、ＶＣ、ＭＶ２（第２、第４及び第６の駆動電圧）のいずれかにより駆動されるときの該画素の実効値電圧をＡｒｍｓとする。またセグメント電極ＳＥＧ１が駆動電圧Ｖ１、ＭＶ１（第３及び第５の駆動電圧）のいずれかにより駆動されるときの該画素の実効値電圧をＡｒｍｓとする。これらの実効値電圧は、該画素がオンのときは（１）式、該画素がオフのときは（２）式により求めることができる。
【０１１７】
そして、実効値電圧Ａｒｍｓが実効値電圧Ｂｒｍｓより大きいとき、ＡｄｉｆがＢｄｉｆより大きくなるように駆動電圧Ｖ１、ＭＶ１（第３及び第５の駆動電圧）の出力電位を変更する（図１４（Ａ））。
【０１１８】
また、実効値電圧Ａｒｍｓが実効値電圧Ｂｒｍｓより小さいとき、ＡｄｉｆがＢｄｉｆより小さくなるように駆動電圧Ｖ１、ＭＶ１（第３及び第５の駆動電圧）の出力電位を変更する（図１４（Ｂ））。
【０１１９】
なお図１４（Ａ）、図１４（Ｂ）では、オンとなる画素の実効値電圧Ａｒｍｓとオンとなる画素の実効値電圧Ｂｒｍｓを比較するか、又はオフとなる画素の実効値電圧Ａｒｍｓとオフとなる画素の実効値電圧Ｂｒｍｓを比較する必要がある。
【０１２０】
こうすることで、実効値電圧を調整できるので、表示パターンによって液晶素子に印加される現実の実効値電圧に差異が生じることなく、例えば同じ白表示であっても濃さが異なるようになって表示品位を低下させる事態を回避できるようになる。
【０１２１】
例えば、理想的な駆動電圧Ｖ２と実際の駆動電圧Ｖ２´との差をΔＶ２とし、理想的な駆動電圧Ｖ１と実際の駆動電圧Ｖ１´との差をΔＶ１とする。そして、実効値電圧Ａｒｍｓと実効値電圧Ｂｒｍｓとを比較する際、ΔＶ１とΔＶ２とを比較することで、実効値電圧Ａｒｍｓと実効値電圧Ｂｒｍｓとの比較結果を判断するようにしてもよい。
【０１２２】
なお駆動電圧Ｖ３、Ｖ２（第１及び第２の駆動電圧）の電圧差をＣｄｉｆとすると、駆動電圧ＭＶ２、ＭＶ３（第６及び第７の駆動電圧）の電圧差もＣｄｉｆである。
【０１２３】
ここで、（７）式が成立するという条件で、バイアス比ａをｖ３／ｖ２とおくと、（１）式及び（２）式により求められるＶＯＮ（ＲＭＳ）／ＶＯＦＦ（ＲＭＳ）は、次の（８）式のようになる。
【０１２４】
【数８】
2006064965.tif 000010
【０１２５】
この（８）式は、オンしている画素とオフしている画素の明るさの比と等価な情報であり、コントラスト比ということができる。従って、（８）式の分子ＶＯＮ（ＲＭＳ）が大きく、且つ（８）式の分母ＶＯＦＦ（ＲＭＳ）が小さいとき、（８）式の値は最大値となる。即ち、このときバイアス比は、次のように求められる。
【０１２６】
【数９】
2006064965.tif 000011
【０１２７】
即ち、コモン電極のライン数Ｎが決まればバイアス比ａが決まるので、コントラストが最大となる駆動電圧Ｖ３、ＭＶ３が決定される。
【０１２８】
４．  駆動装置
４．１  セグメントドライバ
図１５に、図１のセグメントドライバ４０の構成例のブロック図を示す。
【０１２９】
ここでは、説明を簡略化するために、１出力分の構成例のみを示す。但し、図１と同一部分には同一符号を付し、適宜説明を省略する。
【０１３０】
またセグメントドライバ４０は、上述の電源回路６０を含むことができる。この場合、セグメントドライバ４０は、電源回路６０で生成した駆動電圧Ｖ３、ＶＣ、ＭＶ３をコモンドライバ３０に供給する。
【０１３１】
セグメントドライバ４０は、例えば１フレーム分の表示データを記憶するＲＡＭ６０２、ラッチ回路６０４を含む。ラッチ回路６０４は、表示データをＲＡＭ６０２に書き込むためのデータ取り込み回路としての機能とラインラッチとしての機能を有する。ラッチ回路６０４は、表示データ取り込み用のクロックＣＫ、表示データであるＤＡＴＡ、ラッチパルスＬＰが入力される。
【０１３２】
ＲＡＭ６０２については、アドレス制御回路６０６により、ラッチ回路６０４から出力される表示データの書き込み制御や、デコード回路への読み出し制御が行われる。
【０１３３】
ＲＡＭ６０２から読み出された表示データは、デコード回路６０８に供給される。デコード回路６０８は、表示データに基づく画素の表示パターンとコモン電極の走査パターンとに対応して各フィールド期間において出力すべき駆動電圧を選択するためのデコード信号を出力する。デコード制御回路６１０は、フィールド表示タイミングに応じて、デコード回路６０８に対して、各フィールド期間を指定するフィールド信号を供給する。デコード回路６０８は、図示しない極性反転信号により規定される極性反転タイミングに同期してデコードを行うことができる。
【０１３４】
アドレス制御回路６０６とデコード制御回路６１０とは、タイミング発生回路６１２によって制御される。タイミング発生回路６１２は、クロックＣＫとリセット信号ＲＥＳにより、表示データの書き込み制御や読み出し制御に必要なタイミングと、表示タイミングに対応したフィールド信号によりＲＡＭ６０２から読み出された表示データのデコード制御タイミングとを規定する。
【０１３５】
デコード回路６０８からのデコード信号は、ＰＷＭ信号変換回路６１４に供給される。ＰＷＭ信号変換回路６１４は、ＰＷＭ制御回路６１６により制御される。
【０１３６】
ＰＷＭ制御回路６１６は、ＰＷＭ信号変換回路６１４により、例えばデコード回路６０８のデコード信号に対応して、パルス幅刻み用のクロックＧＣＰのカウント数分のパルス幅を規定することができる。この場合、例えば一水平走査周期ごとにラッチパルス信号ＬＰでリセットされるカウント値を用いることができる。
【０１３７】
セグメント電極駆動回路（広義には駆動部）６１８は、ＰＷＭ信号に基づいてセグメント電極を駆動する。このとき、ＰＷＭ信号に基づいて、電源回路６０から供給される駆動電圧Ｖ２、Ｖ１、ＶＣ、ＭＶ１、ＭＶ２のいずれか１つを選択出力する。
【０１３８】
セグメント電極駆動回路６１８は、ＳＥＧ出力制御回路６２４により制御される。ＳＥＧ出力制御回路６２４は、タイミング発生回路６１２で生成された表示タイミングと、クロックＧＣＰとに基づき、セグメント電極駆動回路６１８を制御することができる。
【０１３９】
４．２  コモンドライバ
図１６に、図１のコモンドライバ３０の構成例のブロック図を示す。
【０１４０】
コモンドライバ３０は、各コモン電極に対応してコモン電極駆動回路６７０を有している。シフトレジスタ（Shift Register：ＳＲ）６７２は、複数のフリップフロップから構成され、各フリップフロップが４ライン分のコモン電極に対応するようになっている。そして、クロック信号ＣＫに基づいてデータ信号Ｄをシフトする。各コモン電極駆動回路には、ＳＲ６７２の各フリップフロップの出力が入力されている。ＳＲ６７２の出力信号による選択期間に、駆動電圧Ｖ３、ＭＶ３のいずれかを出力する。非選択期間には、駆動電圧ＶＣを出力する。
【０１４１】
また、コモンドライバ３０は、走査パターンデコード回路６７４を含む。走査パターンデコード回路６７４は、各フィールド期間を指定するフィールド信号に基づいて、選択電圧Ｖ３、ＭＶ３のいずれかを出力するためのデコード回路である。走査パターンデコード回路６７４は、図示しない極性反転信号により規定される極性反転タイミングに同期してデコードを行うことができる。
【０１４２】
図１５及び図１６では、セグメントドライバ４０が電源回路６０を含んでいたが、これに限定されるものではない。電源回路６０が、コモンドライバ３０に含まれ、コモンドライバ３０が電源回路６０で生成した駆動電圧Ｖ２、Ｖ１、ＶＣ、ＭＶ１、ＭＶ２をセグメントドライバ４０に供給するようにしてもよい。
【０１４３】
５．  電子機器
図１７に、本実施形態における電源回路を含む電子機器の構成例のブロック図を示す。但し、図１と同一部分には同一符号を付し、適宜説明を省略する。
【０１４４】
図１７に示す電子機器９００は、液晶装置１０００を含む。液晶装置１０００は、図１に示す液晶パネル２０、コモンドライバ３０、セグメントドライバ４０を含む。このセグメントドライバ４０は、電源回路６０を含む。
【０１４５】
液晶装置１０００は、バスを介してＭＰＵ１０１０に接続される。このバスには、ＶＲＡＭ１０２０、通信部１０３０も接続される。ＭＰＵ１０１０は、バスを介して各部を制御する。ＶＲＡＭ１０２０は、例えば液晶装置１０００の液晶パネル２０の画素に１対１に対応する記憶領域を有し、ＭＰＵ１０１０によってランダムに書き込まれた画像データが、走査方向にしたがってシーケンシャルに読み出されるようになっている。
【０１４６】
通信部１０３０は、外部（例えばホスト装置や他の電子機器）との間で通信を行うための各種の制御を行うものであり、その機能は、各種プロセッサあるいは通信用ＡＳＩＣ等のハードウェアやプログラム等により実現できる。
【０１４７】
このような電子機器において、例えばＭＰＵ１０１０は、液晶装置１０００の液晶パネル２０の駆動に必要な各種タイミング信号を生成して、液晶装置１０００のコモンドライバ３０、セグメントドライバ４０に供給する。セグメントドライバ４０は、コモンドライバ３０に対して駆動電圧Ｖ３、ＶＣ、ＭＶ３を供給する。
【０１４８】
このような構成により、４ラインのコモン電極を同時選択するＭＬＳ駆動法における表示品位の低下を防止する電子機器を提供できる。
【０１４９】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１５０】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【０１５１】
【図１】本実施形態における電気光学装置を含む表示装置の構成例のブロック図。
【図２】ＭＬＳ駆動法の原理を説明するための図。
【図３】４ラインのコモン電極を同時選択するＭＬＳ駆動法における駆動電圧の波形の一例を示す図。
【図４】図４（Ａ）、図４（Ｂ）は４ラインのコモン電極を同時選択するＭＬＳ駆動法における走査パターンの一例を示す図。
【図５】実効値電圧について説明するためのセグメント電極の駆動電圧の波形の他の例を示す図。
【図６】図５のセグメント電極において非選択期間を省略した駆動波形を示す図。
【図７】他のセグメント電極において非選択期間を省略した駆動波形を示す図。
【図８】駆動電圧の理想波形と実際の波形との関係を示す図。
【図９】４ラインのコモン電極を同時選択するＭＬＳ駆動法における駆動電圧の組み合わせを示す図。
【図１０】図１の電源回路の構成例のブロック図。
【図１１】図１０の電源回路の動作を説明するための模式図。
【図１２】図１０の多値電圧生成回路の構成例の回路図。
【図１３】本実施形態における駆動電圧の電位関係の説明図。
【図１４】図１４（Ａ）、図１４（Ｂ）は本実施形態の駆動電圧供給方法の説明図。
【図１５】図１のセグメントドライバの構成例のブロック図。
【図１６】図１のコモンドライバの構成例のブロック図。
【図１７】本実施形態における電源回路を含む電子機器の構成例のブロック図。
【図１８】４ラインのコモン電極を同時に選択するＭＬＳ駆動法により単純マトリクス型の液晶パネルを駆動する場合の７レベルの電圧の関係を示す図。
【符号の説明】
【０１５２】
１０  液晶装置、  ２０  液晶パネル、  ３０  コモンドライバ、
４０  セグメントドライバ、  ５０  表示コントローラ、  ６０  電源回路、
６２  第１の昇圧回路、  ６４  レギュレータ回路、  ６６  第２の昇圧回路、
６８  多値電圧生成回路、  ７０  システム電源電圧供給線、
７２  システム接地電源電圧供給線、  ７４  第１の電圧供給線、
７６  第２の電圧供給線、  ７８  第１の駆動電圧供給線、
８０、８１  センター電圧供給線、  ８２  第２の駆動電圧供給線、
８４  第３の駆動電圧供給線、  ８６  第４の駆動電圧供給線、
８８  第５の駆動電圧供給線、  １００  分圧回路、  
ＣＯＭ１〜ＣＯＭＮ  コモン電極、ＤＶ１〜ＤＶ３  第１〜第３の分割電圧、
ＩＰＣ１〜ＩＰＣ５  第１〜第５のインピーダンス変換回路、
ＭＶ１  駆動電圧（第５の駆動電圧）、  ＭＶ２  駆動電圧（第６の駆動電圧）、
ＭＶ３  選択電圧（第７の駆動電圧）、  ＳＥＧ１〜ＳＥＧＭ  セグメント電極、
ＳＥＬ１  第１の選択回路、  ＳＥＬ２  第２の選択回路、
Ｖ１  駆動電圧（第３の駆動電圧）、  Ｖ２  駆動電圧（第２の駆動電圧）、
Ｖ３  選択電圧（第１の駆動電圧）、  ＶＣ  センター電圧（第４の駆動電圧）
【図１】
2006064965.tif 000012
【図２】
2006064965.tif 000013
【図３】
2006064965.tif 000014
【図４】
2006064965.tif 000015
【図５】
2006064965.tif 000016
【図６】
2006064965.tif 000017
【図７】
2006064965.tif 000018
【図８】
2006064965.tif 000019
【図９】
2006064965.tif 000020
【図１０】
2006064965.tif 000021
【図１１】
2006064965.tif 000022
【図１２】
2006064965.tif 000023
【図１３】
2006064965.tif 000024
【図１４】
2006064965.tif 000025
【図１５】
2006064965.tif 000026
【図１６】
2006064965.tif 000027
【図１７】
2006064965.tif 000028
【図１８】
2006064965.tif 000029