(57)【要約】【課題】  光の変調器の小型化と高速化を図る。【解決手段】  ｎ型半導体層３２と絶縁体層３６とｐ型半導体層３４とからなるＭＯＳキャパシタ構造部４２として光の導波路を構成する光半導体素子３０を形成し、ｎ型半導体層３２とｐ型半導体層３４とに絶縁体層３６近傍に形成される電荷蓄積層により光のプラズマ反射が生じるよう電圧を印加することにより光を強度変調する。このとき、ＭＯＳキャパシタ構造部４２の光の伝搬方向における長さは、ｎ型半導体層３２に入力された光がＭＯＳキャパシタ構造部４２の終端でｎ型半導体層３２やｐ型半導体層３４に結合する長さでよいため、光の位相差による干渉を利用する光半導体素子に比べて素子の長さを短くすることができる。この結果、光変調器の小型化と高速化を図ることができる。【選択図】        図１
2006301379.tif 000002
【特許請求の範囲】
【請求項１】
半導体に電圧を印加することによって生じる前記半導体のキャリア濃度の変化を用いて光を強度変調する光変調器に用いられ、光の導波路を構成する光半導体素子であって、
前記導波路における光の入力部と、
前記導波路における光の出力部と、
前記電圧を印加する際の電極の一方に接続され、第１の導電型の半導体により前記導波路の一部を構成するよう形成された第１半導体層と、
前記電圧を印加する際の電極の他方に接続され、前記第１の導電型とは異なる第２の導電型の半導体により前記導波路の一部を構成するよう形成された第２半導体層と、
前記第１半導体層と前記第２半導体層との間に介在し、絶縁性材料により前記導波路の一部を構成するよう形成された絶縁体層と、
を備える光半導体素子。
【請求項２】
前記電圧は、前記半導体におけるキャリアの濃度が光をプラズマ反射することが可能な濃度となる程度以上の電圧である請求項１記載の光半導体素子。
【請求項３】
前記第１半導体層の一方の端部に前記光の入力部を形成すると共に他方の端部に前記光の出力部を形成してなる請求項１または２記載の光半導体素子。
【請求項４】
前記第１半導体層に形成された前記光の出力部と略対をなすよう前記第２半導体層の端部に前記光の出力部を形成してなる請求項３記載の光半導体素子。
【請求項５】
前記第１半導体層，前記絶縁体層，前記第２半導体層，前記絶縁体層をこの順に積層端が前記第１半導体層または前記第２半導体層となるよう積層し、積層端の半導体層の一方に前記光の入力部を形成すると共に他方に前記光の出力部を形成してなる請求項１または２記載の光半導体素子。
【請求項６】
前記第１半導体層の端部の一方に前記光の入力部を形成すると共に前記第２半導体層の端部のうち前記第１半導体層の端部の一方とは反対側の端部に前記光の出力部を形成してなる請求項１または２記載の光半導体素子。
【請求項７】
請求項１または２記載の光半導体素子であって、
前記第１半導体層の端部に前記光の入力部を形成し、
前記第２半導体層を少なくとも二つの枝分かれ構造として形成すると共に前記枝分かれ構造の端部の各々に前記光の出力部を形成してなる
光半導体素子。
【請求項８】
前記第１半導体層および前記第２半導体層はシリコンにより形成されてなる請求項１ないし７いずれか記載の光半導体素子。
【請求項９】
前記絶縁体層は、酸化シリコン，酸窒化シリコン，窒化シリコンのいずれかにより形成されてなる請求項８記載の光半導体素子。
【請求項１０】
前記絶縁体層は、誘電率が１０以上の絶縁性材料により形成されてなる請求項８記載の光半導体素子。
【請求項１１】
前記導波路は、１００μｍ以下の長さに形成されてなる請求項１ないし１０いずれか記載の光半導体素子。
【請求項１２】
請求項１ないし１１いずれか記載の光半導体素子と、
前記第１半導体層と前記第２半導体層とに接続された電極に電圧を印加可能な電圧印加手段と、
を備える光変調器。
【請求項１３】
前記電圧印加手段は、前記絶縁体層近傍の前記第１半導体層または前記第２半導体層のキャリアの濃度が光をプラズマ反射することが可能な濃度以上となるよう電圧を印加可能な手段である請求項１２記載の光変調器。
【請求項１４】
前記電圧印加手段は、前記絶縁体層近傍の前記第１半導体層または前記第２半導体層の自由キャリアの濃度が５×１０20個／ｃｍ3以上の濃度となるよう電圧を印加可能な手段である請求項１２記載の光変調器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体素子および光変調器に関する。
【背景技術】
【０００２】
従来、この種の光の導波路を形成する光半導体素子としては、ｎ型シリコン（Ｓｉ）からなるｎ型半導体層とｐ型シリコン（Ｓｉ）からなるｐ型半導体層との間に二酸化シリコン（ＳｉＯ2）からなる絶縁体層を有するＭＯＳ（Metal Oxide Semiconductor）キャパシタ構造を備えるものが提案されている（例えば、非特許文献１参照）。この光半導体素子では、ｎ型半導体層とｐ型半導体層とに電圧を印加することにより、絶縁体層近傍のｎ型半導体層およびｐ型半導体層にキャリアの蓄積層を形成して光の導波路の屈折率を変化させ、導波路を伝搬する光の位相を変化させる。このような光半導体素子を分岐する二つの光の導波路として用いたマッハツェンダ型の光変調器では、電圧が印加された導波路を伝搬する光と電圧が印加されない導波路を伝搬する光との位相差による干渉を用いて光を強度変調する。
【非特許文献１】エイ  リュウ（A Liu)、他７名，「ハイスピード  シリコン  オプティカルモジュレータ  ベイスト  オン  ア  メタルオキサイドセミコンダクタ  キャパシタ（A high-speed silicon optical modulator based on a metal-oxide-semiconductor capacitor)」，ネイチャー（Nature），（英国），２００４年２月１２日，第４２巻，ｐ．６１５−６１８
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上述の光変調器では、電圧が印加された導波路を伝搬する光の単位導波路長当たり位相の変化量が小さく、各導波路を伝搬する二つの光が合流するときに二つの光の位相差をπ程度にして変調比を高くするためには、導波路長を長く（例えば、１ｃｍ程度に）する必要がある。このように導波路長が長くなると、素子や装置が大型化して集積化が困難になってしまう。また、導波路長が長くなると光半導体素子のＭＯＳキャパシタ構造における充放電の応答性が悪くなり周波数の高い変調信号（例えば、周波数が３ＧＨｚ以上）に応答するのが困難になってしまう。
【０００４】
本発明の光半導体素子および光変調器は、素子の小型化を図ることを目的の一つとする。また、本発明の光半導体素子および光変調器は、動作の高速化を図ることを目的の一つとする。
【課題を解決するための手段】
【０００５】
本発明の光半導体素子および光変調器は、上述の目的の少なくとも一部を達成するために以下の手段を採った。
【０００６】
本発明の光半導体素子は、
半導体に電圧を印加することによって生じる前記半導体のキャリアの濃度の変化を用いて光を強度変調する光変調器に用いられ、光の導波路を構成する光半導体素子であって、
前記導波路における光の入力部と、
前記導波路における光の出力部と、
前記電圧を印加する際の電極の一方に接続され、第１の導電型の半導体により前記導波路の一部を構成するよう形成された第１半導体層と、
前記電圧を印加する際の電極の他方に接続され、前記第１の導電型とは異なる第２の導電型の半導体により前記導波路の一部を構成するよう形成された第２半導体層と、
前記第１半導体層と前記第２半導体層との間に介在し、絶縁性材料により前記導波路の一部を構成するよう形成された絶縁体層と、
を備えることを要旨とする。
【０００７】
この本発明の光半導体素子では、第１の導電型の半導体により導波路の一部を構成するよう形成された第１半導体層と第１の導電型とは異なる第２の導電型の半導体により導波路の一部を構成するよう形成された第２半導体層とに電圧を印加すると、第１半導体層と第２半導体層との間に介在し絶縁性材料により導波路の一部を構成するよう形成された絶縁体層近傍のキャリアの濃度が変化することにより第１半導体層および第２半導体層における光に対する屈折率が変化し、この屈折率の変化により第１半導体層から第２半導体層へ光が結合する光の結合長が変化し、第１半導体層と第２半導体層とに印加する電圧の有無で出力される光の強度を変化させることができる。このとき、導波路の長さは、第１半導体層と第２半導体層との間で光が結合する程度の長さでよいから、光の位相差による干渉を利用する光半導体素子に比べて導波路の長さを短くすることができる。この結果、素子の小型化を図ることができる。また、素子の小型化を図ることにより素子自体の容量や抵抗が減少するから、動作をより高速なものとすることができる。なお、「光変調器」には、入力した光の強度を変えて出力するものが含まれる他、入力された光を複数の出力部のいずれかから出力する光スイッチとして機能するものも含まれる。
【０００８】
こうした本発明の光半導体素子において、前記電圧は、前記半導体におけるキャリアの濃度が光をプラズマ反射することが可能な濃度となる程度以上の電圧であるものとすることもできる。こうすれば、第１半導体層や第２半導体層の光に対する屈折率が高くなるからより導波路の長さを短くすることができ、素子をより小型化することができる。
【０００９】
こうした本発明の光半導体素子において、前記第１半導体層の一方の端部に前記光の入力部を形成すると共に他方の端部に前記光の出力部を形成してなるものとすることもできる。こうすれば、第１半導体層の一方の端部に入力した光をその強度を変調して他方の端部に出力することができる。この場合、前記第１半導体層に形成された前記光の出力部と略対をなすよう前記第２半導体層の端部に前記光の出力部を形成してなるものとすることもできる。こうすれば、第２半導体層の端部からも強度を変調した光を出力することができる。また、この場合、導波路は、第１半導体層と第２半導体層との間を光が遷移して伝搬する方向性結合器型の導波路であるものとすることもできる。
【００１０】
また、本発明の光半導体素子において、前記第１半導体層，前記絶縁体層，前記第２半導体層，前記絶縁体層をこの順に積層端が前記第１半導体層または前記第２半導体層となるよう積層し、積層端の半導体層の一方に前記光の入力部を形成すると共に他方に前記光の出力部を形成してなるものとすることもできる。また、この場合、導波路は、第１半導体層に絶縁体層を介して第２半導体層が突き合わされた突き合わせ型の導波路であるものとすることもできる。
【００１１】
さらに、本発明の光半導体素子において、前記第１半導体層の端部の一方に前記光の入力部を形成すると共に前記第２半導体層の端部のうち前記第１半導体層の端部の一方とは反対側の端部に前記光の出力部を形成してなるものとすることもできる。こうすれば、第１半導体層の一方の端部に入力した光をその強度を変調して第２半導体層の端部から出力することができる。
【００１２】
また、本発明の光半導体素子において、前記第１半導体層の端部に前記光の入力部を形成し、前記第２半導体層を少なくとも二つの枝分かれ構造として形成すると共に前記枝分かれ構造の端部の各々に前記光の出力部を形成してなるものとすることもできる。
【００１３】
さらに、本発明の光半導体素子において、前記第１半導体層および前記第２半導体層はシリコンにより形成されてなるものとすることもできる。この場合、前記絶縁体層は、酸化シリコン，酸窒化シリコン，窒化シリコンのいずれかにより形成されてなるものとすることもできるし、前記絶縁体層は、誘電率が１０以上の絶縁性材料，好ましくは、誘電率が２０以上の絶縁性材料により形成されてなるものとすることもできるし、前記絶縁体層は、二酸化シリコンより誘電率の高い絶縁性材料により形成されてなるものとすることもできる。こうすれば、シリコンによる半導体技術を用いて光半導体素子を形成することができる。なお、「二酸化シリコンより誘電率が高い絶縁材料」には、ハフニウム,アルミニウム，ジルコニウムの少なくとも一つを含む酸化物が含まれる。
【００１４】
あるいは、本発明の光半導体素子において、前記導波路は、１０μｍや２０μｍ，３０μｍ、５０μｍ，７０μｍなどのように１００μｍ以下の長さに形成されてなるものとすることもできる。こうすれば、微小な光半導体素子を構成することができる。なお、導波路は、１００μｍ以上の長さに形成することもできる。
【００１５】
本発明の光変調器は、上述したいずれかの態様の本発明の光半導体素子、即ち、基本的には、半導体に電圧を印加することによって生じる前記半導体のキャリアの濃度の変化を用いて光を強度変調する光変調器に用いられ、光の導波路を構成する光半導体素子であって、前記導波路における光の入力部と、前記導波路における光の出力部と、前記電圧を印加する際の電極の一方に接続され、第１の導電型の半導体により前記導波路の一部を構成するよう形成された第１半導体層と、前記電圧を印加する際の電極の他方に接続され、前記第１の導電型とは異なる第２の導電型の半導体により前記導波路の一部を構成するよう形成された第２半導体層と、前記第１半導体層と前記第２半導体層との間に介在し、絶縁性材料により前記導波路の一部を構成するよう形成された絶縁体層と、を備える本発明の光半導体素子と、前記第１半導体層と前記第２半導体層とに接続された電極に電圧を印加可能な電圧印加手段と、を備えることを要旨とする。
【００１６】
本発明の光変調器では、上述したいずれかの態様の本発明の光半導体素子を備えているから、本発明の光半導体素子の奏する効果、例えば、装置の小型化を図れる効果やより高速に動作することができる効果などを奏することができる。なお、「光変調器」には、入力した光の強度を変えて出力するものが含まれる他、入力された光を複数の出力部のいずれかから出力する光スイッチとして機能するものも含まれる。
【００１７】
こうした本発明の光変調器において、前記電圧印加手段は、前記絶縁体層近傍の前記第１半導体層または前記第２半導体層のキャリアの濃度が光をプラズマ反射することが可能な濃度以上となるよう電圧を印加可能な手段であるものとすることもできるし、前記電圧印加手段は、前記絶縁体層近傍の前記第１半導体層または前記第２半導体層の自由キャリアの濃度が５×１０20個／ｃｍ3以上の濃度となるよう電圧を印加可能な手段であるものとすることもできる。
【発明を実施するための最良の形態】
【００１８】
次に、本発明を実施するための最良の形態を実施例を用いて説明する。
【実施例】
【００１９】
図１は、本発明の一実施例としての光半導体素子３０を有する光変調器２０の構成の概略を示す構成図である。実施例の光変調器２０は、光の導波路を形成する光半導体素子３０と、光半導体素子３０に入力される光を変調する変調信号電圧を光半導体素子３０に印加する電圧印加部６０とを備え、１．５μｍ程度の波長の光を数ＴＨｚ程度の周波数の変調信号で変調するよう構成されている。
【００２０】
光半導体素子３０は、全体として光導波路を形成しており、ｎ型のシリコン（Ｓｉ）からなり一方の端部３２ａに入力された光を他方の端部３２ｂから出力するｎ型半導体層３２と、ｐ型のシリコン（Ｓｉ）からなり端部３２ｂと同じ側の端部３２ｂから光を出力するｐ型半導体層３４と、二酸化シリコン（ＳｉＯ2）からなりｎ型半導体層３２の一部とｐ型半導体層３４の一部との間に介在するよう形成された絶縁体層３６とを備える。図２は、光変調器２０の図１におけるＡＡ断面での構成の一例を模式的に示す構成図である。図２に示すように、ｎ型半導体層３２やｐ型半導体層３４，絶縁体層３６は、シリコン（Ｓｉ）からなる半導体層４０ａ上に二酸化シリコン（ＳｉＯ2）からなりｎ型半導体層３２，ｐ型半導体層３４，絶縁体層３６を伝搬する光が結合しないような厚さ，好ましくは、１μｍ程度の厚さの絶縁体層４０ｂを有するＳＯＩ（Silicon On Insulator）基板４０上に形成されている。このように光半導体素子３０は、光の導波路の一部にｎ型半導体層３２とｐ型半導体層３４と絶縁体層３６とからなるＭＯＳキャパシタ構造部４２を備える。
【００２１】
ｎ型半導体層３２は、シリコン（Ｓｉ）に不純物として光のフリーキャリア吸収が起こらない程度の濃度，好ましくは１．０×１０17個／ｃｍ3程度の濃度のリン（Ｐ）がドーピングされており、厚さが０．２μｍ程度であり、光の伝搬方向（図１におけるＹ方向，以下、Ｙ方向という）に垂直な方向（図１におけるＸ方向、以下、Ｘ方向という）の長さ（幅）がシングルモードの光が伝搬する程度の長さ、好ましくは０．２５μｍ程度となるよう形成されている。ｎ型半導体層３２は、端部３２ａから数μｍ程度の長さの部位で絶縁体層３６と接して、ＭＯＳキャパシタ構造４０の一部を構成し、ＭＯＳキャパシタ構造４０の終端から端部３２ｂに至るまでの部位がｐ型半導体層３４から遠ざかる方向に曲線形状となるよう形成されている。なお、ｎ型半導体層３２は、接続された図示しない電極を介して接地されている。
【００２２】
ｐ型半導体層３４は、シリコン（Ｓｉ）に不純物として光のフリーキャリア吸収が起こらない程度の濃度，好ましくは１．０×１０17個／ｃｍ3程度の濃度のボロン（Ｂ）がドーピングされており、厚さが０．２μｍ程度であり、Ｘ方向の長さがシングルモードの光が伝搬する程度の幅，好ましくは０．２５μｍ程度となるよう形成されている。ｐ型半導体層３４は、端部から絶縁体層３６と接してＭＯＳキャパシタ構造４２の一部を構成し、ＭＯＳキャパシタ構造４２の終端から他方の端部３４ｂに至るまでの部位がｎ型半導体層３２から遠ざかる方向に曲線形状となるよう形成されている。なお、ｐ型半導体層３４は、図示しない接続された電極を介して信号入力５０に接続され、信号入力５０を介して外部からの変調信号電圧が印加される。
【００２３】
絶縁体層３６は、厚さが０．２μｍ程度であり、Ｘ方向の長さが１０ｎｍ程度になるよう形成されている。絶縁体層３６は、Ｙ方向の長さが信号入力５０に電圧が印加されない状態でｎ型半導体層３２に入力された光がＭＯＳキャパシタ構造部４２の終端部でｐ型半導体層３４に結合すると共に信号入力５０に電圧が印加された状態でｎ型半導体層３２に入力された光がＭＯＳキャパシタ構造部４２の終端部でｎ型半導体層３２に結合するような長さ、例えば、１００μｍ以下で７０μｍや５０μｍ，３０μｍ，２０μｍ好ましく１０μｍ程度になるよう形成されている。
【００２４】
次に、こうして構成された光変調器２０の動作について説明する。まず、信号入力５０に電圧が印加されない状態を考える。信号入力５０に電圧が印加されない状態では、ｎ型半導体層３２の端部３２ａに入力された光は、ＭＯＳキャパシタ構造部４２においてダブルモードが励起され、絶縁体層３６を介してｎ型半導体層３２とｐ型半導体層３４との間を遷移しながら伝搬する。ＭＯＳキャパシタ構造部４２は、信号入力５０に電圧が印加されない状態でｎ型半導体層３２に入力された光がＭＯＳキャパシタ構造部４２の終端部でｐ型半導体３４に結合するよう形成されているから、ｎ型半導体層３２に入力された光は、ｐ型半導体層３４の端部３４ｂから出力される。
【００２５】
続いて、信号入力５０に電圧が印加された状態を考える。信号入力５０に電圧が印加された状態では、ＭＯＳキャパシタ構造部４２において絶縁体層３６近傍のｎ型半導体層３２に電子が蓄積されて電荷蓄積層が形成されると共に絶縁体層３６近傍のｐ型半導体層３４に正孔が蓄積されて正孔による電荷蓄積層が形成される。一般的に、媒質に自由キャリアが存在している状態で外部から電界を印加すると、媒質中のキャリアの濃度が変化することにより媒質の光に対する屈折率が変化して、更に、外部電界の周波数が所定の周波数（プラズマ周波数）を超えると光の反射率が高くなることが知られており、この現象をプラズマ反射という。プラズマ周波数は、自由キャリア濃度に比例するため、自由キャリア濃度が高くなると、外部電界の周波数が高い領域で光の反射率を高くすることができる。ここで、蓄積電荷層におけるキャリア濃度が５×１０20個／ｃｍ3以上の濃度となるよう信号入力５０に電圧を印加すると、絶縁体層３６近傍に形成された二つの電荷蓄積層により光のプラズマ反射が生じてｎ型半導体層３２からｐ型半導体層３４へ光が結合しにくくなる。形成された電荷蓄積層が十分厚ければＭＯＳキャパシタ構造部４２を伝搬する光が電荷蓄積層により全反射してｎ型半導体層３２に光が閉じこめられる。しかし、実施例の光変調器２０では、形成される各電荷蓄積層が薄いためｎ型半導体層３２に入力された光がｎ型半導体層３２とｐ型半導体層３４との間を交互に遷移しながら伝搬する。このとき、電荷蓄積層の存在によりｎ型半導体層３２からｐ型半導体層３４に光が結合する長さが変化するが、ＭＯＳキャパシタ構造部４２は、電圧が印加された状態でｎ型半導体層３２に入力された光がＭＯＳキャパシタ構造部４２の終端部でｎ型半導体層３２に結合されるよう形成されているから、光は、ｎ型半導体層３２の端部３２ｂから出力される。
【００２６】
図３は、入力される光の波長とｎ型半導体層３２およびｐ型半導体層３４の光の透過率との関係を示す説明図である。図中、破線は、信号入力５０に電圧を印加しないときの光の透過率を示しており、実線は、信号入力５０に電圧を印加したときの光の透過率を示している。図示するように、信号入力５０に電圧を印加しないときには、ｐ型半導体層３４の透過率がｎ型半導体層３２の透過率より高く、入力された光の多くがｐ型半導体層３４の端部３４ｂから出力されている。一方、信号入力５０に電圧を印加したときには、ｐ型半導体層３４の透過率がｎ型半導体層３２の透過率より低く、入力された光の多くがｎ型半導体層３２の端部３２ｂから出力されている。このように、光変調器２０は、方向性結合器型の光変調器として動作して、信号入力５０に電圧を印加したときには、絶縁体層３６近傍の電荷蓄積層によるプラズマ反射のためにｎ型半導体層３２により多くの光が閉じ込められていることがわかる。なお、図３において、信号入力５０に電圧を印加したときにｎ型半導体層３２の透過率とｐ型半導体層３４の透過率との和が値０．８程度であって値１．０でないのは、絶縁体層３６近傍の電荷蓄積層により光のフリーキャリア吸収が生じているからと推測される。
【００２７】
次に、実施例の光変調器２０の動作周波数について考える。光変調器２０は、ＭＯＳキャパシタ構造部４２の容量が１０-15Ｆ程度であるから、外部終端抵抗値を５０Ωとすると、時定数（ＲＣ）が１０-13程度となる。したがって、周波数が１ＴＨｚ程度の変調信号に対して応答可能である。即ち、１ＴＨｚ未満の変調信号であれば実施例の光変調器２０は有効に動作する。
【００２８】
このように、実施例の光変調器２０では、信号入力５０に電圧が印加されないときには、入力された光の多くがｐ型半導体層３４の端部３４ｂから出力され、信号入力５０に電圧が印加されたときには、入力された光の多くがｎ型半導体層３２の端部３２ｂから出力される。端部３２ｂに着目とする信号入力５０に印加される電圧の有無により光の強度が増減する。つまり、光変調器２０において、電圧印加部６０により信号入力５０に印加される変調信号電圧により光が強度変調される。光変調器２０では、ＭＯＳキャパシタ構造部４２のＹ方向の長さがｎ型半導体層３２とｐ型半導体層３４との間で光が結合する程度の長さでよく、本実施例では、１０μｍ程度であり、光の位相差による干渉を利用する光半導体素子に比べて素子のＹ方向の長さが短い。したがって、光の位相差による干渉を利用する光変調器よりも装置全体の小型化を図ることができる。また、光半導体素子３０が小型化されるから、光半導体素子３０自体の容量や抵抗が減少する。この結果、より周波数の高い変調信号に対しても応答することができる。
【００２９】
以上説明した実施例の光変調器２０によれば、絶縁体層３６近傍に形成される電荷蓄積層によるプラズマ反射を利用して光を強度変調することにより、光半導体素子３０を１０μｍ程度の長さとすることができ、背景技術で説明したマッハツェンダ型の光変調器に比して、より小型化を図ることができる。しかも、光半導体素子３０を１０μｍ程度の長さとすることにより、大型の背景技術で説明したマッハツェンダ型の光変調器に比して、より高い周波数の変調信号に対しても応答することができる。さらに、ｎ型半導体層３２やｐ型半導体層３４をシリコンにより形成するから、既存のシリコン半導体技術を用いて光半導体素子３０を形成することができる。
【００３０】
実施例の光変調器２０では、ｎ型半導体層３２やｐ型半導体層３４のＸ方向の長さが０．２５μｍ程度であり、ＭＯＳキャパシタ構造部４２のＸ方向の長さが０．５μｍ程度であるものとしたが、ｎ型半導体層３２やｐ型半導体層３４のＸ方向の長さをより短くすれば、ｎ型半導体層３２とｐ型半導体層３４との間で光が結合する長さが短くなるので、ＭＯＳキャパシタ構造部４２のＹ方向の長さを小さくすることができる。こうすれば、より装置の小型化を図ることができる。
【００３１】
実施例の光変調器２０では、端部３２ａから光が入力され端部３２ｂから光を出力可能なｎ型半導体層３２と端部３４ｂから光を出力可能なｐ型半導体層３４とを備えるものとしたが、ｎ型半導体層３２とｐ型半導体層３４とを各々異なる導電型とすることもできる。
【００３２】
実施例の光変調器２０では、ｎ型半導体層３２の端部３２ｂに着目して信号入力５０に入力される変調信号に応じて入力された光を強度変調して出力するものとしたが、ｎ型半導体層３２の端部３２ｂとｐ型半導体層３４の端部３４ｂとに着目するとｎ型半導体層３２に入力された光を信号入力５０に入力される変調信号に応じてｎ型半導体層３２の端部３２ｂまたはｐ型半導体層３４の端部３４ｂから光を出力するから光スイッチとして機能させることもできる。
【００３３】
実施例の光変調器２０では、絶縁体層３６を二酸化シリコン（ＳｉＯ2）からなるものとしたが、他の酸化シリコン（ＳｉＯｘ）や酸窒化シリコン（ＳｉＯｘＮｙ），窒化シリコン（ＳｉＮｘ）からなるものとすることもできるし、誘電率が１０以上の絶縁性材料，好ましくは、誘電率が２０以上の絶縁性材料からなるものとすることもできるし、二酸化シリコン（ＳｉＯ2）より誘電率の高い酸化物、例えば、二酸化ハフニウム（ＨｆＯ2）や酸化ハフニウムアルミニウム（ＨｆＡｌＯ）などハフニウム（Ｈｆ）やアルミニウム（Ａｌ）を含む酸化物や酸化ジルコニウム（ＺｒＯ）などジルコニウムを含む酸化物からなるものとすることもできる。
【００３４】
実施例の光変調器２０では、光半導体素子３０のｎ型半導体層３２やｐ型半導体層３４，ＳＯＩ基板４０をシリコン（Ｓｉ）からなるものとしたが、他の半導体材料からなるものとすることもできる。
【００３５】
実施例の光変調器２０では、ｐ型半導体層３４の端部３４ｂまたはｎ型半導体層３２の端部３２ｂを光の出力口とするものとしたが、図４の変形例の光変調器１２０に例示するように、ｐ型半導体層３４がＭＯＳキャパシタ構造部４２の終端部から延伸する部分を備えない形状としてｐ型半導体層３４からの出力を利用しないものとすることもできる。ここで、変形例の光変調器１２０では、ＳＯＩ基板４０の表面にｎ型半導体層３２やｐ型半導体層３４，絶縁体層３６が並んで形成されているものとしたが、ＳＯＩ基板４０上にｎ型半導体層３２やｐ型半導体層３４，絶縁体層３６が積層されているものとすることもできる。図５は、変形例の光変調器２２０の構成の概略を示す構成図であり、図６は、光変調器２２０の図５におけるＡＡ断面の構成の一例を模式的に示す構成図である。光変調器２２０は、図示するように、ＳＯＩ基板４０上に下からｎ型シリコン（Ｓｉ）からなるｎ型半導体層３２、二酸化シリコン（ＳｉＯ2）からなる絶縁体層３６、ｐ型シリコン（Ｓｉ）からなるｐ型半導体層３４が順に形成されている。ｎ型半導体層３２とｐ型半導体層３４，絶縁体層３６は、ＭＯＳキャパシタ構造部４２においてダブルモードの光が絶縁体層３６を介してｎ型半導体層３２とｐ型半導体層３４との間を遷移しながら伝搬するよう構成されている。このような光変調器２２０では、ｎ型半導体層３２，ｐ型半導体層３４が好ましくは厚さが０．２μｍ程度で光の伝搬方向に垂直な方向の長さが０．４μｍ程度になるよう形成されると共に絶縁体層３６が好ましくは厚さが１０ｎｍ程度で光の伝搬方向に垂直な方向の長さが０．４μｍ程度になるよう形成され、ｎ型半導体層３２とｐ型半導体層３４と絶縁体層３６とは、光の伝搬方向の長さが１０μｍ程度になるように形成されている。光変調器２２０では、ｎ型半導体層３２とｐ型半導体層３４と絶縁体層３６とが積層されているから、さらに装置の小型化を図ることができる。
【００３６】
実施例の光変調器２０では、ｎ型半導体層３２とｐ型半導体層３４とは、ＭＯＳキャパシタ構造部４２の終端部から端部３２ｂ，３４ｂまでの形状が曲線形状をしているものとしたが、図７の変形例の光変調器３２０に例示するように、ｎ型半導体層３２とｐ型半導体層３４との分岐部分にＱ値の小さい共振器が配置されたＨＴ（High-Transmission-Cavity）構造を備えるものとすることもできる。
【００３７】
実施例の光変調器２０では、絶縁体層３６近傍に形成される電荷蓄積層に対して光が零度程度の入射角をもって入射するものとしたが、図８の変形例の光変調器４２０に例示するように、絶縁体層３６近傍に形成される電荷蓄積層に対して所定の傾斜角をもって入射するよう絶縁体層３６を光の伝搬方向に斜めに配置するものとしてもよいし、図９の変形例の光変調器５２０に例示するように、絶縁体層３６近傍に形成される電荷蓄積層に対して光が垂直に入射するよう絶縁層３６を設けるようにようにしてもよい。光変調器５２０では、図示するように、光の伝搬方向に絶縁体層３６を複数配置して、ｎ型半導体層３２，ｐ型半導体層３４，絶縁体層３６から構成されるＭＯＳキャパシタ構造部が複数配置された突き合わせ型の光変調器とすることもできる。こうすれば、信号入力５０に電圧が印加されたときには、光が各絶縁体層３６の形成される電荷蓄積層によりプラズマ反射されるため、光の透過率を十分に下げることができる。なお、光変調器５２０においてｎ型半導体層３２，ｐ型半導体層３４，絶縁体層３６から構成されるＭＯＳキャパシタ構造部を一つにするものとしてもよい。
【００３８】
実施例の光変調器２０では、信号入力５０に電圧を印加することにより絶縁体層３６近傍に形成される電荷蓄積層のキャリアの濃度を光をプラズマ反射する濃度程度に高めてプラズマ反射を利用して光を強度変調するものとしたが、信号入力５０に電圧を印加したときに絶縁体層３６近傍に形成される電荷蓄積層のキャリアの濃度が光をプラズマ反射する濃度より低くても電荷蓄積層によりｎ型半導体３２やｐ型半導体層３４の光に対する屈折率が変化するから、この屈折率の変化を用いて光を強度変調することができる。この場合、光変調器のＭＯＳキャパシタ構造部４２のＹ方向の長さは、信号入力５０に電圧が印加されないときには入力された光の多くがｐ型半導体層３４の端部３４ｂから出力され、信号入力５０に電圧が印加されたときには入力された光の多くがｎ型半導体層３２の端部３２ｂから出力されるよう調整すればよい。このような光変調器では、光変調器２０に比してＭＯＳキャパシタ構造部４２のＹ方向の長さが長くなるため光変調器２０に比して大型になるものの、背景技術で説明したマッハツェンダ型の光変調器に比して小型にすることができる。
【００３９】
以上、本発明を実施するための最良の形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。
【図面の簡単な説明】
【００４０】
【図１】本発明の一実施形態としての光変調器２０の構成の概略を示す構成図である。
【図２】光変調器２０の断面の構成の一例を模式的に示す構成図である。
【図３】入力される光の波長とｎ型半導体層３２およびｐ型半導体層３４の光の透過率との関係を示す説明図である。
【図４】変形例の光変調器１２０の構成の概略を示す構成図である。
【図５】変形例の光変調器２２０の構成の概略を示す構成図である。
【図６】光変調器２２０の断面の構成の一例を模式的に示す構成図である。
【図７】変形例の光変調器３２０の構成の概略を示す構成図である。
【図８】変形例の光変調器４２０の構成の概略を示す構成図である。
【図９】変形例の光変調器５２０の構成の概略を示す構成図である。
【符号の説明】
【００４１】
２０，１２０，２２０，３２０，４２０，５２０  光変調器、３２  ｎ型半導体層、３２ａ，３２ｂ，３４ｂ  端部、３４  ｐ型半導体層、３６，４０ｂ  絶縁体層、４０  ＳＯＩ基板、４０ａ  半導体層、４２  ＭＯＳキャパシタ構造部、５０  信号入力、６０  電圧印加部。
【図１】
2006301379.tif 000003
【図２】
2006301379.tif 000004
【図３】
2006301379.tif 000005
【図４】
2006301379.tif 000006
【図５】
2006301379.tif 000007
【図６】
2006301379.tif 000008
【図７】
2006301379.tif 000009
【図８】
2006301379.tif 000010
【図９】
2006301379.tif 000011