(57)【要約】  【課題】小型高密度化が可能で高信頼なパッケージ積層型半導体装置を提供する。  【解決手段】半導体素子１１が実装された複数の基板１２が、熱硬化性樹脂を少なくとも含む熱硬化性樹脂組成物１３で接着されており、熱硬化性樹脂組成物１３の内部に設けたインナービア１４を介して前記基板間が電気的に接続されており、半導体素子１１の基板１２との実装面を除く周囲部分が熱硬化性樹脂組成物１３よりも低い弾性率である低弾性材料４１で封止されており、複数の基板１２で挟まれた内部に半導体素子１１が内蔵されている。【選択図】  図６
2006120935.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を実装した複数の基板を積層して前記基板間を電気的に接続した半導体装置であって、
複数の前記基板が熱硬化性樹脂を少なくとも含む熱硬化性樹脂組成物で接着され、
前記熱硬化性樹脂組成物の内部に設けたインナービアを介して前記電気的に接続されており、
前記半導体素子の前記基板との接着部分を除く周囲部分には前記熱硬化性樹脂組成物が存在しておらず、
前記基板で挟まれた内部に少なくとも１つの半導体素子が内蔵されていることを特徴とする半導体装置。
【請求項２】
前記半導体素子の前記基板との実装面を除く周囲部分が、前記熱硬化性樹脂組成物よりも低い弾性率の弾性材料でさらに封止されている請求項１に記載の半導体装置。
【請求項３】
前記低弾性材料が、前記半導体素子が実装されている前記基板及び前記基板に対向する基板に共に密着している請求項２に記載の半導体装置。
【請求項４】
前記基板で挟まれた内部の上面と下面のそれぞれに少なくとも１個の半導体素子が実装されている請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
前記少なくとも１組の半導体素子が、前記基板で挟まれた内部で向かい合って積層されている請求項４に記載の半導体装置。
【請求項６】
前記半導体素子のうち、少なくとも１個の半導体素子が基板にフリップチップ実装されている請求項１〜５のいずれかに記載の半導体装置。
【請求項７】
半導体素子をフリップチップ実装した複数の基板を積層して前記基板間を電気的に接続した半導体装置であって、
複数の前記基板が熱硬化性樹脂を少なくとも含む熱硬化性樹脂組成物で接着され、
前記熱硬化性樹脂組成物の内部に設けたインナービアを介して前記電気的接続がなされ、
前記半導体素子の実装面と反対側の面に熱硬化性樹脂組成物よりも低い弾性率である低弾性材料が密着し、かつ前記低弾性材料が前記半導体素子に対向する前記基板に密着しており、
前記基板で挟まれた内部に前記半導体素子が内蔵されていることを特徴とする半導体装置。
【請求項８】
半導体素子をフリップチップ実装した複数の基板を積層して前記基板間を電気的に接続した半導体装置であって、
複数の前記基板が熱硬化性樹脂を少なくとも含む熱硬化性樹脂組成物で接着され、
前記熱硬化性樹脂組成物の内部に設けたインナービアを介して前記電気的接続がなされ、
少なくとも１組の半導体素子が、前記基板で挟まれた内部で向かい合って積層されており、
前記１組の半導体素子の実装面と反対側の面間に熱硬化性樹脂組成物よりも低い弾性率である低弾性材料が密着しており、
前記基板で挟まれた内部に前記半導体素子が内蔵されていることを特徴とする半導体装置。
【請求項９】
前記低弾性材料に吸湿性フィラーが混合されている請求項２〜８のいずれかに記載の半導体装置。
【請求項１０】
前記低弾性材料に高熱伝導フィラーが混合されている請求項２〜８のいずれかに記載の半導体装置。
【請求項１１】
前記低弾性材料の常温での弾性率が１〜１０００ＭＰａである請求項２〜１０のいずれかに記載の半導体装置。
【請求項１２】
前記基板の少なくとも半導体実装箇所の周辺に貫通穴が形成されている請求項１〜１１のいずれかに記載の半導体装置。
【請求項１３】
前記貫通穴に導体が形成されて基板の両面が電気的に接続され、前記基板の貫通導体とインナービアとが異なる位置に配置されている請求項１２に記載の半導体装置。
【請求項１４】
前記基板のうち、最下段の基板の半導体素子実装面と反対側の面に外部取り出し電極が設けられ、前記基板に前記半導体素子がフリップチップ実装され、他の前記基板に前記半導体素子がワイヤ・ボンディング実装されている請求項１〜１３のいずれかに記載の半導体装置。
【請求項１５】
前記熱硬化性樹脂組成物が、無機質フィラー７０〜９５ｗｔ％と残部が少なくとも熱硬化性樹脂である組成物含む請求項１〜１４のいずれかに記載の半導体装置。
【請求項１６】
前記熱硬化性樹脂組成物が、補強材と熱硬化性樹脂とを少なくとも含む請求項１〜１４のいずれかに記載の半導体装置。
【請求項１７】
基板に半導体素子を実装する工程と、
前記半導体素子を内蔵する部分を除去したシート形状である未硬化の熱硬化性樹脂組成物を用意し、前記熱硬化性樹脂組成物に貫通穴を形成し、前記貫通穴に導体を充填する工程と、
複数の前記基板と複数の前記熱硬化性樹脂組成物を交互に積層して、加熱加圧することで一体化すると共に複数の前記基板を電気的に接続する工程と、
を含む半導体装置の製造方法。
【請求項１８】
前記基板に半導体素子を実装する工程の後で、熱硬化性樹脂組成物よりも低い弾性率を持つ低弾性材料で前記半導体素子を封止し、その後前記低弾性体を硬化させる工程をさらに含む請求項１７に記載の半導体装置の製造方法。
【請求項１９】
請求項１７に記載の工程の後に、さらに内蔵された前記半導体素子の周辺部分に前記熱硬化性樹脂組成物よりも低い弾性率を持つ低弾性体を注入し、その後前記低弾性材料を硬化させる工程を含む請求項１７に記載の半導体装置の製造方法。
【請求項２０】
基板に半導体素子を実装する工程と、
前記半導体素子を内蔵する部分を除去したシート形状である未硬化の熱硬化性樹脂組成物を用意し、前記熱硬化性樹脂組成物に貫通穴を形成し、前記貫通穴に導体を充填する工程と、
複数の前記基板と複数の前記熱硬化性樹脂組成物を交互に積層して加圧するのと同時に、前記半導体素子の周辺部分に前記熱硬化性樹脂組成物よりも低い弾性率を持つ低弾性材料を注入し、加圧しながら前記熱硬化性樹脂組成物と前記低弾性材料とを同時に加熱硬化させることで一体化すると共に複数の前記基板を電気的に接続する工程、
を含む半導体装置の製造方法。
【請求項２１】
前記基板の前記半導体素子実装箇所の周辺に設けられた貫通穴から前記低弾性材料を注入する請求項２０に記載の半導体装置の製造方法。
【請求項２２】
基板に半導体素子をフリップチップ実装する工程と、
前記半導体素子を内蔵する部分を除去したシート形状である未硬化の熱硬化性樹脂組成物を用意し、前記熱硬化性樹脂組成物に貫通穴を形成し、前記貫通穴に導体を充填する工程と、
前記熱硬化性樹脂組成物よりも低い弾性率を持つ低弾性材料をシート状に加工し、前記低弾性材料を前記半導体素子の前記基板への実装面と反対側の面に接着させる工程と、
複数の前記基板と複数の前記熱硬化性樹脂組成物を交互に積層して、加熱加圧することで一体化すると共に複数の前記基板を電気的に接続する工程と、
を含む半導体装置の製造方法。
【請求項２３】
基板に半導体素子を実装する工程と、
前記半導体素子を内蔵する部分を除去したシート形状である未硬化の熱硬化性樹脂組成物を用意し、前記熱硬化性樹脂組成物に貫通穴を形成し、前記貫通穴に導体を充填する工程と、
前記基板と前記熱硬化性樹脂組成物を積層し、半導体素子が含まれ前記熱硬化性樹脂組成物と前記基板からなる空隙部分に前記熱硬化性樹脂組成物よりも低い弾性率を持つ低弾性材料を注入する工程と、
さらに前記基板と前記熱硬化性樹脂組成物を積層して、前記低弾性材料を注入する工程を所望の回数繰り返す工程と、
前記積層体を加熱加圧することで一体化すると共に複数の前記基板を電気的に接続する工程と、
を含む半導体装置の製造方法。
【請求項２４】
前記低弾性材料が注入時に液体であり、完成時に固体である請求項１７〜２１及び２３のいずれかに記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電気・電子機器に使用される半導体装置に関するものであり、特に半導体素子を搭載した基板を積層して１パッケージ化した半導体装置に関するものである。
【背景技術】
【０００２】
携帯型電子機器の小型化、高密度化が進展するにつれて、それに搭載される電子部品が小型高密度であることが求められている。各種の電子部品の中で、特に半導体素子を複数個搭載し、それを積層して一体化した多段構成の半導体装置が提案されている。
【０００３】
このような多段構成の半導体装置の例として、例えば特許文献１には、半導体素子を回路基板に実装したものを積層し、回路基板間に球状はんだを搭載して加熱溶融させることで回路基板間を電気的に接続する多段構成の半導体装置が提案されている。
【０００４】
しかしながら、この方法によればパッケージ化した半導体装置を複数積み重ねるため、パッケージ全体の厚みが厚くなってしまうという課題があった。また、球状はんだにより基板間を接続する場合、はんだのショートを防止するためには一般的に0.5mm以上のピッチが必要であり、接続ピッチを細かくすることが困難で接続点数が多くなると小型化に制限があるという課題があった。さらに、はんだ接続を行う場合には基板間の平坦性と平行度が必要であり、基板の厚みや剛性に対する制約が大きいという課題を有していた。
【０００５】
それに対して、例えば特許文献２には半導体装置の高密度化と薄型化を実現するために、半導体素子が実装された回路基板と、半導体を収容可能な開口部を有する層間部材とを接着剤層を介して交互に積層し、加熱プレスすることによって半導体素子を開口部内に埋設し、層間部材に形成した導体ポストを介して半導体素子間の電気的接続を行った多段積層型の半導体装置が提案されている。
【０００６】
また、特許文献３には、電子部品の小型・薄型化、高機能化を実現するために、複数の半導体素子を電気絶縁層であるコア層の内部に内蔵して複数の配線層に接続させた部品内蔵モジュールが提案されている。この場合にはコア層を構成する絶縁材料が半導体素子の全体に接着されて内蔵されている。
【特許文献１】特開平１０−１３５２６７号公報
【特許文献２】特開２００３−２１８２７３号公報
【特許文献３】特開２００２−２６１４４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
積層型の半導体装置の薄型化を図るためには、半導体素子の薄型化と樹脂基板の薄型化が必要となっている。特に近年では半導体実装用基板材料の薄型化が進展し、両面基板で0.1mm以下、4層基板で0.2mm以下といった厚みが実現されている。上述した特許文献２では、樹脂基板に実装した半導体素子を開口部内に埋設して、その周辺を空隙とした構成をとっているが、この場合に薄い樹脂基板を使用すれば基板自体の剛性が低下し、容易にたわみや変形を起こしやすくなる。これにより、内蔵した半導体素子周辺の空隙部が存在すると、外力や熱応力によって変形がおきやすくなり、半導体素子の実装信頼性や、半導体装置のマザー基板に対する実装信頼性が低くなるといった課題を有している。
【０００８】
さらに、特許文献２では半導体素子が基板中に内蔵され、かつその接触部分が基板のみであるため、半導体素子に発生する熱を外部にすばやく放散することが困難になり、半導体素子の温度が上昇して誤動作や故障が発生しやすくなるという課題を有している。
【０００９】
また、上述の特許文献２では空隙部が樹脂基板及び接着剤に囲まれて密封されているため、空隙部に空気などの気体が残存していれば、加熱により気体の熱膨張による変形が大きくなり、熱ストレスや吸湿後の耐熱性が課題となる。また空隙部を減圧して積層した場合には大気圧下で空隙体積減少方向への圧力変形を受け、信頼性の低下や平坦性の悪化による２次実装性の低下といった課題を有している。
【００１０】
一方、特許文献３では半導体素子全体がコア層に埋設されている。このような構成をとると、内蔵した半導体素子の放熱性が高くなり、また装置全体の変形が発生しにくくなり平坦性がよくなる点で優れている。しかし半導体素子の電極面以外には樹脂材料で接着されていない通常のフリップチップ実装を行ったものに対し、半導体素子を樹脂材料に内蔵した場合には半導体素子と基板との接合部分に発生する熱応力が大きくなり、その結果熱サイクルや吸湿後のリフロー試験での信頼性が著しく低下するという課題を有している。
【００１１】
さらに、特許文献２及び特許文献３においては、半導体実装方法として一般的に用いられているワイヤ・ボンディング法を使用することが困難である。
【００１２】
本発明はかかる点を鑑みてなされたものであり、高密度化と薄型化を図りながら高信頼で放熱性に優れ、広範な半導体実装方法が可能となるパッケージ積層型半導体装置を提供することを目的とする。また上記半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の半導体装置は、半導体素子を実装した複数の基板を積層して前記基板間を電気的に接続した半導体装置であって、複数の前記基板が熱硬化性樹脂を少なくとも含む熱硬化性樹脂組成物で接着され、前記熱硬化性樹脂組成物の内部に設けたインナービアを介して前記電気的に接続されており、前記半導体素子の前記基板との接着部分を除く周囲部分には前記熱硬化性樹脂組成物が存在しておらず、前記基板で挟まれた内部に少なくとも１つの半導体素子が内蔵されていることを特徴とする。
【００１４】
本発明の別の半導体装置は、半導体素子をフリップチップ実装した複数の基板を積層して前記基板間を電気的に接続した半導体装置であって、複数の前記基板が熱硬化性樹脂を少なくとも含む熱硬化性樹脂組成物で接着され、前記熱硬化性樹脂組成物の内部に設けたインナービアを介して前記電気的接続がなされ、前記半導体素子の実装面と反対側の面に熱硬化性樹脂組成物よりも低い弾性率である低弾性材料が密着し、かつ前記低弾性材料が前記半導体素子に対向する前記基板に密着しており、前記基板で挟まれた内部に前記半導体素子が内蔵されていることを特徴とする。
【００１５】
本発明の別の半導体装置は、半導体素子をフリップチップ実装した複数の基板を積層して前記基板間を電気的に接続した半導体装置であって、複数の前記基板が熱硬化性樹脂を少なくとも含む熱硬化性樹脂組成物で接着され、前記熱硬化性樹脂組成物の内部に設けたインナービアを介して前記電気的接続がなされ、少なくとも１組の半導体素子が、前記基板で挟まれた内部で向かい合って積層されており、前記１組の半導体素子の実装面と反対側の面間に熱硬化性樹脂組成物よりも低い弾性率である低弾性材料が密着しており、前記基板で挟まれた内部に前記半導体素子が内蔵されていることを特徴とする。
【００１６】
本発明の半導体装置の製造方法は、基板に半導体素子を実装する工程と、前記半導体素子を内蔵する部分を除去したシート形状である未硬化の熱硬化性樹脂組成物を用意し、前記熱硬化性樹脂組成物に貫通穴を形成し、前記貫通穴に導体を充填する工程と、複数の前記基板と複数の前記熱硬化性樹脂組成物を交互に積層して、加熱加圧することで一体化すると共に複数の前記基板を電気的に接続する工程とを含むことを特徴とする。
【００１７】
本発明の別の半導体装置の製造方法は、基板に半導体素子を実装する工程と、前記半導体素子を内蔵する部分を除去したシート形状である未硬化の熱硬化性樹脂組成物を用意し、前記熱硬化性樹脂組成物に貫通穴を形成し、前記貫通穴に導体を充填する工程と、複数の前記基板と複数の前記熱硬化性樹脂組成物を交互に積層して加圧するのと同時に、前記半導体素子の周辺部分に前記熱硬化性樹脂組成物よりも低い弾性率を持つ低弾性材料を注入し、加圧しながら前記熱硬化性樹脂組成物と前記低弾性材料とを同時に加熱硬化させることで一体化すると共に複数の前記基板を電気的に接続する工程を含むことを特徴とする。
【００１８】
本発明の別の半導体装置の製造方法は、基板に半導体素子をフリップチップ実装する工程と、前記半導体素子を内蔵する部分を除去したシート形状である未硬化の熱硬化性樹脂組成物を用意し、前記熱硬化性樹脂組成物に貫通穴を形成し、前記貫通穴に導体を充填する工程と、前記熱硬化性樹脂組成物よりも低い弾性率を持つ低弾性材料をシート状に加工し、前記低弾性材料を前記半導体素子の前記基板への実装面と反対側の面に接着させる工程と、複数の前記基板と複数の前記熱硬化性樹脂組成物を交互に積層して、加熱加圧することで一体化すると共に複数の前記基板を電気的に接続する工程とを含むことを特徴とする。
【００１９】
本発明の別の半導体装置の製造方法は、基板に半導体素子を実装する工程と、前記半導体素子を内蔵する部分を除去したシート形状である未硬化の熱硬化性樹脂組成物を用意し、前記熱硬化性樹脂組成物に貫通穴を形成し、前記貫通穴に導体を充填する工程と、前記基板と前記熱硬化性樹脂組成物を積層し、半導体素子が含まれ前記熱硬化性樹脂組成物と前記基板からなる空隙部分に前記熱硬化性樹脂組成物よりも低い弾性率を持つ低弾性材料を注入する工程と、さらに前記基板と前記熱硬化性樹脂組成物を積層して、前記低弾性材料を注入する工程を所望の回数繰り返す工程と、前記積層体を加熱加圧することで一体化すると共に複数の前記基板を電気的に接続する工程とを含むことを特徴とする。
【発明の効果】
【００２０】
本発明の半導体装置は、半導体素子を実装した基板を接続するインナービアと、このインナービアを保持しながら前記基板同士を接合する熱硬化性樹脂組成物を含み、内部に空洞を形成するか又は低弾性な材料で半導体素子を保持する。これにより、半導体実装部の熱変形や平坦性の低下を防ぐことができるため、半導体実装部の信頼性を向上させることができる。
【００２１】
また、本発明の半導体装置は、低弾性材料で半導体素子の主要面とその周囲の基板及び他の半導体装置とを接触させることができるため、半導体から発生する熱を素早く周囲に放散させることができる。さらに低弾性材料に吸湿性フィラーや高熱伝導フィラーを含有させることができるため、耐吸湿性や熱放散性に優れる。
【００２２】
また、本発明の半導体装置は、基板の半導体実装箇所の周辺に貫通穴を形成するため、空隙部が密閉されず、平坦性に優れ熱変形を受けにくい高信頼な半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００２３】
本発明の半導体装置は、半導体素子を実装した基板を接続するインナービアと、このインナービアを保持しながら前記基板同士を接合する熱硬化性樹脂組成物を含み、内部に空洞を形成するか又は低弾性材料で半導体素子を保持する。半導体素子は前記基板の上に実装し、基板間であって熱硬化性樹脂組成物との間に実装する。基板の上部及び側面部は空洞であっても良いし、低弾性材料を充填しても良い。ここで低弾性材料とは、熱硬化性樹脂組成物よりも低い弾性率の弾性体という意味である。
【００２４】
この構成によれば、薄い基板や半導体素子を使用した場合においても、半導体素子を内蔵した場合の基板変形が発生しにくくなり、信頼性が向上するという効果が得られる。また熱硬化性樹脂組成物によりインナービアを保持すると共に、それよりも低弾性な材料で半導体素子を封止することで、半導体素子の接続部分にかかる熱応力を低減させることができ、半導体素子接続部の信頼性を向上させることができる。また、低弾性材料により半導体素子から発生する熱を素早くその外部へ放散することができる。
【００２５】
前記の半導体装置において、前記低弾性材料が、前記半導体素子が実装されている前記基板及び前記基板に対向する基板に共に密着していることが好ましい。この構成によれば、低弾性材料により半導体素子を内蔵する両側の基板が支持されるため、基板の変形を抑制することができる。
【００２６】
前記の各半導体装置において、基板で挟まれた内部の上面と下面のそれぞれに少なくとも１個の半導体素子が実装されていてもよい。この場合の好ましい実施形態によれば、半導体装置を薄型化することができる。
【００２７】
前記の半導体装置においては、少なくとも１組の半導体素子が、前記基板で挟まれた内部で向かい合って積層されていることが好ましい。この場合、半導体素子の実装面を対向して配置できるため、半導体装置の積層工程が容易になる。またその構成において上下間の対称性が高くなるため、半導体装置のそりが低減できる。
【００２８】
前記の各半導体装置においては、少なくとも１個の半導体素子が基板にフリップチップ実装されていることが好ましい。
【００２９】
また本発明の半導体装置は、半導体素子をフリップチップ実装した複数の基板を積層して前記基板間を電気的に接続したものであって、複数の前記基板が熱硬化性樹脂を少なくとも含む熱硬化性樹脂組成物で接着され、前記熱硬化性樹脂組成物の内部に設けたインナービアを介して前記電気的接続がなされ、前記半導体素子の実装面と反対側の面に熱硬化性樹脂組成物よりも低い弾性率である低弾性材料が密着し、かつ前記低弾性材料が前記半導体素子に対向する前記基板に密着しており、前記基板で挟まれた内部に前記半導体素子が内蔵されている。
【００３０】
この構成によれば、半導体素子に接着された低弾性材料で内蔵部分のほとんどの面積を支持することができるため、実質上半導体装置の変形を抑制し平坦性を保持するのに有効である。また半導体素子の端面部分が開放されているため、半導体素子の接続部に対する熱応力を低減させることができる。
【００３１】
また本発明の半導体装置は、半導体素子をフリップチップ実装した複数の基板を積層して前記基板間を電気的に接続したものであって、複数の前記基板が熱硬化性樹脂を少なくとも含む熱硬化性樹脂組成物で接着され、前記熱硬化性樹脂組成物の内部に設けたインナービアを介して前記電気的接続がなされ、少なくとも１組の半導体素子が、前記基板で挟まれた内部で向かい合って積層されており、前記１組の半導体素子の実装面と反対側の面間に熱硬化性樹脂組成物よりも低い弾性率である低弾性材料が密着しており、前記基板で挟まれた内部に前記半導体素子が内蔵されている。
【００３２】
前記の各半導体装置においては、低弾性材料に吸湿性フィラーが混合されていることが好ましい。半導体装置の吸湿信頼性が向上するからである。
【００３３】
前記の各半導体装置においては、低弾性材料に高熱伝導フィラーが混合されていることが好ましい。これにより半導体素子から発生する熱をより素早く外部に放散させることができるからである。
【００３４】
前記の各半導体装置においては、少なくとも基板の半導体実装箇所の周辺に貫通穴が形成されていることが好ましい。この好ましい構成によれば、半導体素子の周辺部分に空隙が存在している場合であっても、そこに密閉された気体等による熱変形が発生しないため、高信頼な半導体装置を得ることができる。
【００３５】
前記の半導体装置のある好適な実施形態においては、貫通穴に導体が形成されて基板の両面が電気的に接続され、前記基板の貫通導体とインナービアとが異なる位置に配置されている。
【００３６】
前記の各半導体装置のある好適な実施形態においては、最下段の基板の半導体素子実装面と反対側の面に外部取り出し電極が設けられ、前記基板に前記半導体素子がフリップチップ実装され、他の前記基板に前記半導体素子がワイヤ・ボンディング実装されている。
【００３７】
前記の各半導体装置のある好適な実施形態においては、熱硬化性樹脂組成物が、無機質フィラー７０〜９５ｗｔ％と熱硬化性樹脂とを少なくとも含む。この場合、熱硬化性樹脂組成物の線膨張係数がインナービアに近くなり、インナービア接続信頼性が良好になる。また熱硬化性樹脂組成物の熱伝導率が高くなり、半導体素子から発生した熱を素早く発散させることができる。
【００３８】
前記の各半導体装置のある好適な実施形態においては、熱硬化性樹脂組成物が、補強材と熱硬化性樹脂とを少なくとも含む。
【００３９】
本発明の半導体装置の製造方法は、基板に半導体素子を実装する工程と、前記半導体素子を内蔵する部分を除去したシート形状である未硬化の熱硬化性樹脂組成物を用意し、前記熱硬化性樹脂組成物に貫通穴を形成し、前記貫通穴に導体を充填する工程と、複数の前記基板と複数の前記熱硬化性樹脂組成物を交互に積層して、加熱加圧することで一体化すると共に複数の前記基板を電気的に接続する工程とを含むも。
【００４０】
本発明の半導体装置の別の製造方法は、前記の半導体製造方法における基板に半導体素子を実装する工程の後で、熱硬化性樹脂組成物よりも低い弾性率を持つ低弾性材料で前記半導体素子を封止し、その後前記低弾性体を硬化させる工程をさらに含む。
【００４１】
本発明の半導体装置の別の製造方法は、前記の工程の後で、さらに内蔵された前記半導体素子の周辺部分に前記熱硬化性樹脂組成物よりも低い弾性率を持つ低弾性体を注入し、その後前記低弾性材料を硬化させる工程を含む。
【００４２】
前記の半導体装置の製造方法においては、複数の前記基板と複数の前記熱硬化性樹脂組成物を交互に積層して、加熱加圧することで一体化すると共に複数の前記基板を電気的に接続する工程を、複数の前記基板と複数の前記熱硬化性樹脂組成物を交互に積層して加圧するのと同時に、前記半導体素子の周辺部分に前記熱硬化性樹脂組成物よりも低い弾性率を持つ低弾性材料を注入し、加圧しながら前記熱硬化性樹脂組成物と前記低弾性材料とを同時に加熱硬化させることで一体化すると共に複数の前記基板を電気的に接続する工程に置き換えたことが好ましい。
【００４３】
前記の半導体装置の製造方法においては、前記基板の前記半導体素子実装箇所の周辺に設けられた貫通穴から前記低弾性材料を注入することが好ましい。
【００４４】
本発明の半導体装置の別の製造方法は、基板に半導体素子をフリップチップ実装する工程と、前記半導体素子を内蔵する部分を除去したシート形状である未硬化の熱硬化性樹脂組成物を用意し、前記熱硬化性樹脂組成物に貫通穴を形成し、前記貫通穴に導体を充填する工程と、前記熱硬化性樹脂組成物よりも低い弾性率を持つ低弾性材料をシート状に加工し、前記低弾性材料を前記半導体素子の前記基板への実装面と反対側の面に接着させる工程と、複数の前記基板と複数の前記熱硬化性樹脂組成物を交互に積層して、加熱加圧することで一体化すると共に複数の前記基板を電気的に接続する工程とを含む。
【００４５】
本発明の半導体装置の別の製造方法は、基板に半導体素子を実装する工程と、前記半導体素子を内蔵する部分を除去したシート形状である未硬化の熱硬化性樹脂組成物を用意し、前記熱硬化性樹脂組成物に貫通穴を形成し、前記貫通穴に導体を充填する工程と、前記基板と前記熱硬化性樹脂組成物を積層し、半導体素子が含まれ前記熱硬化性樹脂組成物と前記基板からなる空隙部分に前記熱硬化性樹脂組成物よりも低い弾性率を持つ低弾性材料を注入する工程と、さらに前記基板と前記熱硬化性樹脂組成物を積層して、前記低弾性材料を注入する工程を所望の回数繰り返す工程と、前記積層体を加熱加圧することで一体化すると共に複数の前記基板を電気的に接続する工程とを含む。
【００４６】
前記の半導体装置の各製造方法においては、前記低弾性材料が注入時に液体であり、完成時に固体であることが好ましい。
【００４７】
以下、本発明における半導体装置の実施の形態について、製造方法と共に図面を参照しながら説明する。なお、各図面において、実質的に同一な部材には同一の参照符号を付す。
【００４８】
（実施の形態１）
本発明の基本構成は、基板に半導体素子を実装した半導体パッケージを積層し、パッケージ間を熱硬化性樹脂組成物で接合すると共に前記熱硬化性樹脂組成物の内部に形成したインナービアを介して前記半導体パッケージ間を電気的に接続するものである。その実施の一形態を表す断面図を図１に示す。図１において、１１は半導体素子、１２は基板、１３は熱硬化性樹脂組成物、１４はインナービア、１５はアンダーフィル、１６は突起電極、１７は基板電極、１８は空洞である。
【００４９】
半導体素子１１としては特に限定されず、例えばＳｉやＧａＡｓ、ＧａＡｌＡｓ、ＳｉＧｅ、ＳｉＣが使用できる。基板１２としては、例えばアルミナやガラス−アルミナなどの多層セラミック基板や、ガラス−エポキシ、アラミド−エポキシなどの樹脂基板が使用できるが、軽量化と低コストの要求から樹脂基板であることが好ましい。
【００５０】
また、半導体素子１１としては厚さが１００μｍ以下、基板１２としては厚さが２００μｍ以下であることが好ましく、より好ましくは厚さが１００μｍ以下である。本発明を利用する分野において、半導体素子１１及び基板１２が薄いことが求められるからである。
【００５１】
熱硬化性樹脂組成物１３としては、例えばエポキシ樹脂、フェノール樹脂、変性ポリイミド樹脂、ポリアミドイミド樹脂、イソシアネート樹脂をその主成分として使用できる。これらは耐熱性が高く、信頼性に優れているからである。
【００５２】
さらに、熱硬化性樹脂組成物１３中に無機質フィラーを含むことが好ましい。無機質フィラーを添加することで熱硬化性樹脂組成物１３の線膨張係数を低下させることができるため、熱履歴時の寸法変動を低減することができ、信頼性が向上するからである。無機質フィラーとしては、例えば、Ａｌ2Ｏ3、ＳｉＯ2、ＳｉＣ、ＡｌＮ、ＢＮ、ＭｇＯ、又はＳｉ3Ｎ4から成るフィラーが好ましく使用される。特にＡｌ2Ｏ3、ＳｉＯ2、ＳｉＣ又はＡｌＮから成るフィラーを使用すると、熱硬化性樹脂組成物１３の熱伝導率が向上し、半導体素子からの熱放散性が高くなる。無機質フィラーは、異なる材料から成るものを２以上混合して使用してよい。また無機質フィラーは、平均粒子直径０．１〜１００μｍの粒状の形態のものが好ましく使用される。熱硬化性樹脂組成物１３を構成する材料においては、無機質フィラーが７０〜９５ｗｔ％、残りが熱硬化性樹脂の割合で混合されることが好ましい。これより低い場合には熱硬化性樹脂組成物１３の熱伝導率が樹脂単体に比べあまり上昇せず、熱放散性の効果が得られにくい。またこの範囲より高い場合には無機質フィラーの混合が困難になり、層間の絶縁性が低下する。
【００５３】
また、熱硬化性樹脂組成物１３が補強材を含むことが好ましい。補強材を含む場合、半導体パッケージを積層一体化する場合にインナービアが流動して、基板間の接続が不良になるのを抑制できるからである。補強材としては、例えばガラスクロス、ガラス不織布、アラミド不織布、アラミドフィルム、セラミック不織布等が使用できる。
【００５４】
また、熱硬化性樹脂組成物１３は、さらに、硬化剤、硬化触媒、カップリング剤、界面活性剤、及び着色剤から選択される１又は複数の添加剤を含んでもよい。
【００５５】
インナービア１４としては、例えば導電性粉末と熱硬化性樹脂とを少なくとも含む混合物が使用できる。導電性粉末としては、例えばＡｇ、Ｃｕ、Ａｕ、Ｎｉ、ＰｄもしくはＰｔを主成分とする金属又は合金の粉末を使用できる。特に、ＡｇもしくはＣｕの粉末、又はＡｇもしくはＣｕを含む合金から成る粉末が好ましく使用される。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、イソシアネート樹脂、ポリアミド樹脂、又はポリアミドイミド樹脂を使用できる。これらの樹脂は信頼性が高いことから、好ましく使用される。
【００５６】
アンダーフィル１５は、半導体実装方式に応じて適宜選択すればよく、例えば熱硬化性樹脂とシリカフィラーとを主成分とする混合物が使用できる。突起電極１６は半導体素子１１から信号を取り出すために必要に応じて適宜使用され、例えば金バンプやはんだバンプが使用できる。
【００５７】
空洞１８の大きさは、半導体素子１１と基板１２との間隙が３０μｍ〜２００μｍの範囲、半導体素子１１と熱硬化性樹脂組成物１３との間隙が５０μｍ〜２ｍｍの範囲が好ましい。
【００５８】
本実施の形態にかかる半導体装置の製造方法を表す工程別断面図を図２に示す。図２Ａに示すように、突起電極１６を形成した半導体素子１１を、基板電極１７を持つ基板１２の所望の位置に位置合わせして搭載する。１５はアンダーフィルである。これを図２Ｂに示すように加熱加圧して半導体素子１１を基板１２に実装し、単体の半導体パッケージ２１を作製する。
【００５９】
なお、半導体素子１１のフリップチップ実装方法は上記で説明した方法に限定されず、公知のフリップチップ接続技術が使用でき、例えば金バンプを熱圧着する方法や、超音波と熱圧着とを併用する方法、バンプに導電性接着剤を塗布して実装する方法などが使用できる。またアンダーフィル１５の形成方法は特に限定されず、例えばシート状のアンダーフィル１５を基板１２上の所望の位置に配置して熱圧着する方法や、基板１２上に半導体素子１１を搭載した後に液状のアンダーフィル１５を隙間部分から流し込む方法が使用できる。
【００６０】
次に、図２Ｃに示すように熱硬化性樹脂組成物１３をシート状に形成する。これに図２Ｄに示すように半導体素子内蔵部２２を形成し、さらに図２Ｅに示すように貫通穴２３を形成する。その後図２Ｆに示すように貫通穴２３に導体２４を充填して、導体を内蔵した熱硬化性樹脂組成物２５を作製する。
【００６１】
熱硬化性樹脂組成物１３をシート状に形成する方法としては、未硬化の熱硬化性樹脂組成物の状態に応じて適宜選択すればよい。具体的には、ドクターブレード法、押し出し法、カーテンコータを使用する方法、ロールコータを使用する方法が使用できる。特にドクターブレード法又は押し出し法が、簡便であることから好ましく用いられる。また、補強材に未硬化の熱硬化性樹脂を含浸させる方法を使用することができる。
【００６２】
熱硬化性樹脂組成物１３は、さらに、硬化剤、硬化触媒、カップリング剤、界面活性剤、及び着色剤から選択される１又は複数の添加剤を含んでもよい。また、シート状に加工する方法に応じて、熱硬化性樹脂に溶剤を添加して、組成物の粘度調整を行ってもよい。粘度調整に使用する溶剤として、例えば、メチルエチルケトン（ＭＥＫ）、イソプロパノール、又はトルエンを使用できる。これらの溶剤を添加した場合、熱硬化性樹脂組成物をシート状に加工した後に、乾燥処理を施して溶剤成分を除去する必要がある。乾燥は、熱硬化性樹脂の硬化開始温度よりも低い温度で実施する限りにおいて、特定の方法に限定されない。
【００６３】
半導体素子内蔵部２２の形成方法としては、例えば金型による打ち抜きや、レーザー加工機による切断、パンチングマシンによる穴加工が使用できる。また、貫通穴２３の形成方法としては、例えば炭酸ガスレーザーやパンチングマシンが使用できる。貫通穴２３及びインナービアの径としては、熱硬化性樹脂組成物１３の厚みや貫通穴加工方法に応じて適宜選択すればよいが、３００μｍ以下であることが好ましく、１５０μｍ以下であることがより好ましい。この好ましい例によれば、球状はんだを用いて基板間接続を行う方法に対して大幅にその配線収容度を高めることができるからである。
【００６４】
導体２４としては、前述したインナービア１４の構成材料である導電性粉末と未硬化の熱硬化性樹脂を少なくとも含んだ混合物ペーストが使用できる。前記ペーストの混合方法としては、３本ロールによる混合方法、又はプラネタリミキサーによる混合方法等が採用される。あるいは、導体２４は、市販のものを使用してよい。熱硬化性樹脂は、好ましくは、導電性粉末を１００体積部としたときに、３０〜１５０体積部の割合で混合される。さらに、導体２４には、硬化剤、硬化触媒、潤滑剤、カップリング剤、界面活性剤、高沸点溶剤及び／又は反応性希釈剤を添加してもよい。
【００６５】
導体２４を貫通穴２３に充填する方法としては特に限定されず、例えばスクリーン印刷法が使用できる。
【００６６】
なお、前記の図２Ｄ、Ｅで説明した半導体素子内蔵部２２と貫通穴２３の形成は同時に行ってもよい。また、前記の図２Ｃから図２Ｆに至る工程に関しては、その順序を入れ替え、例えば貫通穴２３を形成した後に貫通穴２３に導体２４を充填し、その後半導体素子内蔵部２２を形成する順序で行ってもよい。
【００６７】
次に、図２Ｇに示すように複数の単体の半導体パッケージ２１と導体を内蔵した熱硬化性樹脂組成物２５とを交互に積層する。これを加熱加圧して図２Ｈに示すように熱硬化性樹脂組成物１３を接着硬化させて一体化すると共に、導体２４からなるインナービア１４で複数の半導体素子１１及び基板１２を電気的に接続して、図１に示したような半導体パッケージ２１が多段に積層された半導体装置を得る。
【００６８】
加熱加圧する方法は特に限定されず、例えば金型を用いた熱プレス機による方法や、オートクレーブを使用する方法が使用できる。またその温度や圧力は熱硬化性樹脂組成物１３や導体２４中の熱硬化性樹脂によって適宜決定すればよいが、通常１４０〜２３０℃の温度、０．３〜５ＭＰａの圧力で行うことができる。
【００６９】
また、図２Ｇでは導体を内蔵した熱硬化性樹脂組成物２５を半導体パッケージ２１間に１枚ずつ積層しているが、必要に応じて複数枚の導体を内蔵した熱硬化性樹脂組成物２５を半導体パッケージ２１間に積層してもよい。この方法によれば、シート状の熱硬化性樹脂組成物１３の厚みを変化させることなく半導体パッケージ２１間の距離を変化させることができるため作製が簡便になり、高アスペクトなインナービア１４が容易に形成できる点で好ましい。
【００７０】
本実施の形態によれば、小型化や薄型化が可能で高信頼な多段積層型の半導体装置を簡便に得ることができる。
【００７１】
（実施の形態２）
本発明にかかる半導体装置の実施の一形態を表す断面図を図３に示す。図３において３１は基板１２に形成された貫通穴である。本実施の形態の半導体装置は図２で説明した製造方法と同様の方法で作製することができる。
【００７２】
本実施の形態によれば、貫通穴３１によって半導体素子１１の周辺の空隙が密閉されず外界とつながっている。このため、空隙が密閉されている場合に発生するような、半導体装置の作製時に発生する気体成分による基板の変形や、その後の加熱工程時に起きる密閉部分の外界との気圧差による基板変形が発生しない。このため、小型化や薄型化が可能で、さらに高信頼な多段積層型の半導体装置を簡便に得ることができる。
【００７３】
なお、貫通穴３１はその周縁部に導体が形成されて、基板１２の配線層間を電気的に接続していてもよい。さらに貫通穴３１に形成された基板１２の貫通導体とインナービア１４とが異なる位置に配置されていることが好ましい。前記の貫通導体とインナービア１４とが同一箇所に配置されていると、貫通穴の内部にインナービアが流動し、基板間の接続信頼性が低下するからである。
【００７４】
（実施の形態３）
本発明にかかる半導体装置の実施の一形態を表す断面図を図４に示す。図４において、４１は熱硬化性樹脂組成物１３よりも低い弾性率を持つ低弾性材料であり、４２はワイヤ、４３は電極、４４はダイボンド剤である。
【００７５】
本実施の形態にかかる半導体装置の製造方法を表す工程別断面図を図５に示す。図５Ａに示すように、基板１２に半導体素子１１をダイボンド剤４４で接着し、さらに半導体素子１１の電極４３と基板電極１７とをワイヤ４２で接続して、単体の半導体パッケージ２１を作製する。
【００７６】
次に、図５Ｂに示すように半導体パッケージ２１の半導体素子搭載部を低弾性材料４１で封止して、封止された半導体パッケージ２６を作製する。
【００７７】
次に、図５Ｃに示すように封止された半導体パッケージ２６と、実施の形態１で説明したものと同様な方法で作製した導体を内蔵した熱硬化性樹脂組成物２５とを交互に積層する。これを加熱加圧して図５Ｄに示すように熱硬化性樹脂組成物１３を接着硬化させて一体化すると共に、インナービア１４で複数の半導体素子１１及び基板１２を電気的に接続して、図２に示したような封止された半導体パッケージ２６が多段に積層された半導体装置を得る。
【００７８】
ダイボンド剤４４としては、市販のダイボンド剤が使用できる。またワイヤ４２としては、例えば金やアルミニウムのような金属線が使用できる。ワイヤ４２による半導体の接続は一般的に使用されるワイヤボンダを用いて行うことができる。
【００７９】
低弾性材料４１としては、比較的高い耐熱性を持つ樹脂材料が使用でき、例えばシリコーン樹脂、シリコーンゴム、ウレタンゴム、フッ素ゴム、シリコーンゲルが使用できる。特にシリコーン樹脂やシリコーンゲルが耐熱性の点から好ましい。また、低弾性材料４１の室温での弾性率が１〜１０００ＭＰａであることが好ましい。この範囲よりも高い場合には熱硬化性樹脂組成物１３との弾性率の違いがなくなり、低弾性材料４１による半導体素子１１の接続部分の低応力化という効果が得られなくなる。またこの範囲よりも低い場合には、半導体素子１１の基板との接続部分を低応力化する効果はあるが、低弾性材料により半導体素子内蔵部の変形を抑制するという効果が得られにくくなる。
【００８０】
また、低弾性材料４１には上記樹脂材料に加えて吸湿性フィラーを添加することが好ましい。吸湿性フィラーを添加することで外気から進入する水分を捕捉することが可能になり、その結果半導体接続部やインナービア接続部分の信頼性が向上するからである。吸湿性フィラーとしては、例えばシリカゲル、ゼオライト、チタン酸カリウム、セピオライトが使用できる。
【００８１】
また、低弾性材料４１には上記樹脂材料に加えて高熱伝導フィラーを添加することが好ましい。高熱伝導フィラーを添加することで低弾性材料４１の熱伝導率を向上させることができるため、半導体素子から発生する熱をより素早く外部へ放散させることができるからである。高熱伝導フィラーとしては、例えばＡｌ2Ｏ3，ＢＮ，ＭｇＯ，ＡｌＮ，ＳｉＯ2が使用できる。
【００８２】
低弾性材料４１で半導体素子１１を封止する方法としては特に限定されず、ポッティングやディスペンサによる方法が使用できる。また低弾性材料４１を硬化させることが好ましく、硬化させる方法としては公知の熱、紫外線、水分による方法が使用できる。
【００８３】
なお、図５ＡＢにおいては、半導体パッケージとして半導体素子１１が基板１２にワイヤ・ボンディング法で接続された形態を説明したが、半導体接続方法としては、図２で説明したようなフリップチップ実装を使用してもよい。特に、図５に示したように、最下段の半導体パッケージ２１においては基板１２には半導体素子１１がフリップチップ実装され、その実装面と反対側の面に外部取り出し用の基板電極１７が形成されており、他の段の半導体パッケージ２１においては基板１２に半導体素子１１がワイヤ・ボンディング実装されていることが好ましい。このような形態によれば、電極数の多い半導体素子を最下段に配置しフリップチップ実装することで実装効率を高めると同時に、比較的電極数の少ない半導体素子に対して低コストなワイヤ・ボンディング実装を行うことができるため、半導体装置の製造コストを低減させることができる。また接続点数の少ない半導体素子を上段に配置することによりインナービア数を低下させることができるため、半導体装置を低面積化することができる。このような例として、一般的に電極数の多いロジック半導体素子と比較的電極数の少ないメモリ半導体素子を組み合わせた半導体装置が挙げられる。
【００８４】
本実施の形態によれば、低弾性材料２３により半導体素子１１を封止してから積層して一体化するため、半導体内蔵部分の空隙を低減し半導体装置の熱変形を低下させることができ、同時にフリップチップ実装した半導体素子１１の接続部分の信頼性を高く保つことができる。またワイヤ・ボンディング法で実装された半導体パッケージとフリップチップ実装法で実装された半導体パッケージとを同じように取り扱い、積層一体化することが可能になる。
【００８５】
また、図４及び図５においては基板１２に貫通穴が形成されていないが、貫通穴を形成した基板を使用してもよい。この場合にはさらに実施の形態２で説明したものと同様な効果を得ることができ、高い信頼性の半導体装置を得ることができる。
【００８６】
（実施の形態４）
本発明にかかる半導体装置の別の実施の一形態を表す断面図を図６に示す。また、本実施の形態にかかる半導体装置の製造方法を表す工程別断面図を図７に示す。
【００８７】
図７Ａは図３で示したものと同様な、貫通穴３１を持つ基板１２を使用した本発明にかかる半導体装置である。次に図７Ｂに示すように、この半導体装置の基板１２に形成された貫通穴３１から注入装置５１を介して低弾性材料４１を半導体装置に内蔵された半導体素子１１の周辺部分に注入する。その後、図７Ｃに示すように、低弾性材料４１を硬化させて図６に示したものと同様な半導体装置を得る。
【００８８】
注入装置５１としては、例えばディスペンサが使用できる。また、注入装置５１を使用せず、例えば低弾性材料４１が未充填の半導体装置を低弾性材料に浸し、減圧と加圧を繰り返して低弾性材料４１を充填する方法も使用することができる。
【００８９】
低弾性材料４１は実施の形態３で説明したものと同様な材料が使用できるが、図７Ｂに示した注入時には液体であることが好ましく、図７Ｃで示した硬化後には固体であることが好ましい。硬化の方法としては通常の熱硬化が使用できる。
【００９０】
本実施の形態によれば、半導体素子内蔵部の半導体素子周辺を全て低弾性材料で封止することができるため、空隙が存在することに起因する基板変形が発生しなくなり、小型化や薄型化が可能で高信頼な多段積層型の半導体装置を簡便に得ることができる。
【００９１】
（実施の形態５）
本発明にかかる半導体装置の実施の一形態を表す断面図を、その製造方法とともに図８に示す。
【００９２】
図８Ａにおいて、５２は貫通穴が形成された基板に半導体素子が実装された半導体パッケージである。この半導体パッケージを、実施の形態１で説明したものと同様な方法で作製した導体内蔵熱硬化性樹脂組成物２５と交互に積層する。
【００９３】
次にこれらを図８Ｂに示すように金型５３内に配置させて型締めを行う。半導体パッケージ５２の貫通穴３１に相対する金型５３の位置には、注入口５４及び排出口５５が形成されている。その後、金型５３を加圧したまま加熱すると同時に、注入口５４から低弾性材料２５を注入することで、導体を内蔵した熱硬化性樹脂組成物２５を硬化させて各半導体パッケージ５２を一体化すると同時に、低弾性材料４１を充填し硬化させる。
【００９４】
その後金型から取り出して、図８Ｃに示すような半導体装置を得る。
【００９５】
金型５３の注入口５４から低弾性材料４１を半導体素子周囲に注入するときには、排出口５５から内部を減圧することが好ましい。
【００９６】
本実施の形態にかかる製造方法によれば、熱硬化性樹脂組成物を硬化させて半導体パッケージ５２を一体化すると共にインナービアで半導体パッケージ５２間を電気的に接続することができるだけでなく、同時に低弾性材料４１の充填と硬化が一工程で行えるため、さらに簡便な方法で小型化や薄型化が可能で高信頼な多段積層型の半導体装置を得ることができる。
【００９７】
（実施の形態６）
本発明の別の実施形態を表す断面図を図９に示す。本実施の形態においては、一組の対向する基板１２に内蔵された半導体素子１１が複数存在しており、前記の対向する基板１２で挟まれた部分の上面と下面のそれぞれに少なくとも１個の半導体素子１１が実装されている。本実施の形態によれば、複数の大きさの異なる半導体素子１１を内蔵する場合において、その面積を有効に利用することができ、インナービア形成及び半導体実装がともにできないデッドスペースを低減させることができる点で好ましい。また、半導体素子１１の実装方向が基板１２に対して同一方向にある場合に対して、半導体素子を対向させるため半導体装置全体のそりを低減させることができる点で好ましい。
【００９８】
本実施の形態にかかる半導体装置の製造方法としては、図７や図８で説明した方法が使用できる。
【００９９】
（実施の形態７）
本発明の別の実施形態を表す断面図を図１０に示す。また、本実施の形態にかかる半導体装置の製造方法を表す工程別断面図を図１１に示す。
【０１００】
図１１Ａに示すように、低弾性材料４１をシート状の固体に加工する。その後、図１１Ｂに示すようにシート状の低弾性材料４１を半導体パッケージ２１のフリップチップ実装された半導体素子１１の実装面と反対側の面に接着させる。次に、図１１Ｃに示すように、低弾性材料４１が半導体素子１１に接着された半導体パッケージ２１と導体を内蔵したシート状の熱硬化性樹脂組成物２５とを交互に積層し、それらを加熱加圧することで一体化すると共にインナービア１４を介して半導体素子１１及び基板１２が電気的に接続され、さらに低弾性材料４１が半導体素子１１とそれに対向した基板１２に接着している半導体装置を得る。
【０１０１】
低弾性材料４１をシート状に加工する方法としては特に限定されず、実施の形態１で説明した熱硬化性樹脂組成物１３をシート化する方法と同様な方法が使用できる。また低弾性材料を固形化する方法は熱、光、吸湿作用を利用した硬化が使用できる。
【０１０２】
本実施の形態によれば、半導体内蔵部分の空隙を低減し、さらに低弾性材料で基板間を支持することで半導体装置の熱変形を低下させることができる。同時にフリップチップ実装した半導体素子１１の接続部分に対して内部応力の発生を低減させることができ、その信頼性を高く保つことができる。さらに低弾性材料を介して半導体素子に発生する熱を素早く外部へ放散させることができる。また、半導体素子１１の実装方向が基板１２に対して同一方向にある場合に対して、半導体素子を対向させるため半導体装置全体のそりを低減させることができる。
【０１０３】
なお、本実施の形態においては、シート状の低弾性材料４１を半導体素子１１の実装面と反対側の面に接着させたが、前記半導体素子１１に対向する基板１２の面上に接着させてもよい。また、図１１Ａに示したシート状の低弾性材料４１をあらかじめ固体化する工程において、低弾性材料４１は完全に硬化されてなくともその形状が維持できればよい。後の積層一体化の工程で硬化させることができるからである。
【０１０４】
また、本実施の形態においては、基板１２に貫通穴が形成されていないが、貫通穴を形成した基板を使用してもよい。この場合にはさらに実施の形態２で説明したものと同様な効果を得ることができ、高い信頼性の半導体装置を得ることができる。
【０１０５】
（実施の形態８）
本発明の別の実施形態を表す断面図を図１２に示す。本実施の形態によれば、一組の対向した基板１２で挟まれた部分に一組のフリップチップ実装された半導体素子１１が向かい合って積層されており、前記半導体素子１１の実装面と反対側の面の間に低弾性材料４１が接着されている。
【０１０６】
本実施の形態にかかる半導体装置は、実施の形態７において図１１で説明した方法と同様の方法で作製することができる。
【０１０７】
本実施の形態によれば、半導体内蔵部分の空隙を低減し、さらに低弾性材料で基板間のみならず半導体素子間を支持することにより半導体装置の熱変形を低下させることができる。同時にフリップチップ実装した半導体素子１１の接続部分に対して内部応力の発生を低減させることができ、その信頼性を高く保つことができる。さらに低弾性材料を介して半導体素子に発生する熱を素早く外部へ放散させることができる。また、半導体素子１１の実装方向が基板１２に対して同一方向にある場合に対して、半導体素子を対向させるため半導体装置全体のそりを低減させることができる。
【０１０８】
また、本実施の形態においては、基板１２に貫通穴が形成されていないが、貫通穴を形成した基板を使用してもよい。この場合にはさらに実施の形態２で説明したものと同様な効果を得ることができ、高い信頼性の半導体装置を得ることができる。
【０１０９】
（実施の形態９）
本発明の別の実施形態を表す断面図を図１３に示す。本実施の形態によれば、一組の対向した基板１２で挟まれた部分に複数のフリップチップ実装された半導体素子１１が向かい合って積層されており、前記半導体素子１１の実装面と反対側の面の間に低弾性材料４１が接着されている。さらに、半導体素子１１が同一基板１１の同一面に複数実装されている。本実施の形態にかかる半導体装置は、実施の形態７において図１１で説明した方法と同様の方法で作製することができる。
【０１１０】
本実施の形態によれば、半導体内蔵部分の空隙を低減し、さらに低弾性材料で基板間のみならず半導体素子間を支持することにより半導体装置の熱変形を低下させることができる。同時にフリップチップ実装した半導体素子１１の接続部分に対して内部応力の発生を低減させることができ、その信頼性を高く保つことができる。さらに低弾性材料を介して半導体素子に発生する熱を素早く外部へ放散させることができる。また、異なった大きさの半導体素子を場合において、インナービア形成及び半導体素子実装のいずれもができないデッドスペースを低減することができる。また、半導体素子１１の実装方向が基板１２に対して同一方向にある場合に対して、半導体素子を対向させるため半導体装置全体のそりを低減させることができる。
【０１１１】
また、本実施の形態においては、基板１２に貫通穴が形成されていないが、貫通穴を形成した基板を使用してもよい。この場合にはさらに実施の形態２で説明したものと同様な効果を得ることができ、高い信頼性の半導体装置を得ることができる。
【０１１２】
（実施の形態１０）
本発明にかかる半導体装置の実施の一形態を表す断面図を図１４に示す。また、その製造方法を表す工程別断面図を図１５に示す。
【０１１３】
まず、半導体素子１１を基板１２に実装した半導体パッケージ２１と導体を内蔵した熱硬化性樹脂組成物２５とを図１５Ａに示すように重ね合わせる。次に図１５Ｂに示すように、熱硬化性樹脂組成物２５の半導体素子内蔵部２２と半導体パッケージ２１で囲まれる半導体素子１１周辺部分に低弾性材料４１を注入する。その後、図１５Ｃに示すように上記図１５Ｂで作製した構成物を複数積層し、さらに半導体パッケージ２１を最上層に積層する。これらを加熱加圧して一体化すると共に、インナービア１４により基板１２間を電気的に接続し、さらに低弾性材料４１を硬化させて図１５Ｄに示すような半導体装置を得る。
【０１１４】
図１５Ｂで説明した工程の後で、低弾性材料４１を硬化もしくは半硬化させてもよい。本構成物の取り扱い性が向上するからである。ただし熱硬化性樹脂組成物２５が硬化しないような条件で硬化もしくは半硬化させることが必要である。その方法としては、例えば熱硬化性樹脂組成物２５の硬化温度より低い温度で熱処理を行う方法、光硬化を行う方法、室温放置による吸湿硬化を行う方法が使用できる。
【０１１５】
また、図１５Ｂに示す低弾性材料４１の注入工程の後で、減圧脱気を行って低弾性材料４１に内包されている気泡を除去することが好ましい。
【０１１６】
本実施の形態によれば、半導体素子内蔵部の半導体素子周辺を全て低弾性材料で封止することができるため、空隙が存在することに起因する基板変形が発生しなくなり、小型化や薄型化が可能で高信頼な多段積層型の半導体装置を簡便に得ることができる。また基板に貫通穴を形成しなくても空隙が存在しないように低弾性材料を充填することができるため、広範囲な基板形状に対して対応することができる。
【０１１７】
（実施の形態１１）
本発明にかかる半導体装置を改変した実施の一形態を表す断面図を図１６に示す。本実施の形態における半導体装置は、実施の形態１０で説明したものと同様な方法で作製することができる。ただし、一組の基板１２の間に複数の半導体素子１１が内蔵されるため、図１５Ｂに示したように低弾性材料４１を注入する工程の後で低弾性材料を硬化もしくは半硬化することはできない。
【０１１８】
本実施の形態によれば、半導体素子内蔵部の半導体素子周辺を全て低弾性材料で封止することができるため、空隙が存在することに起因する基板変形が発生しなくなり、小型化や薄型化が可能で高信頼な多段積層型の半導体装置を簡便に得ることができる。また基板に貫通穴を形成しなくても空隙が存在しないように低弾性材料を充填することができるため、広範囲な基板形状に対して対応することができる。さらに、半導体素子１１の実装方向が基板１２に対して同一方向にある場合に対して、半導体素子を対向させるため半導体装置全体のそりを低減させることができる。
【０１１９】
（実施の形態１２）
本発明にかかる半導体装置を改変した実施の一形態を表す断面図を図１７に示す。本実施の形態における半導体装置は、実施の形態１０及び１１で説明したものと同様な方法で作製することができる。
【０１２０】
本実施の形態によれば、半導体素子内蔵部の半導体素子周辺を全て低弾性材料で封止することができるため、空隙が存在することに起因する基板変形が発生しなくなり、小型化や薄型化が可能で高信頼な多段積層型の半導体装置を簡便に得ることができる。また基板に貫通穴を形成しなくても空隙が存在しないように低弾性材料を充填することができるため、広範囲な基板形状に対して対応することができる。さらに、半導体素子１１の実装方向が基板１２に対して同一方向にある場合に対して、半導体素子を対向させるため半導体装置全体のそりを低減させることができる。また、異なった大きさの半導体素子を場合において、インナービア形成及び半導体素子実装のいずれもができないデッドスペースを低減することができる。
【実施例】
【０１２１】
本発明のより具体的な実施の形態について、さらに詳細に説明する。
【０１２２】
（実施例１）
半導体実装部の周辺部分に貫通穴を設けた厚さ０．１ｍｍのガラス−エポキシ基板を用意した。ガラスエポキシ基板の絶縁層厚は０．０７ｍｍである。また、大きさ６ｍｍ角、厚さ１００μｍで周辺部分に１２０μｍピッチで電極が形成されている接続試験用のシリコン半導体素子を用意し、半導体素子の電極上に直径２５μｍの金ワイヤを超音波接合させることによりバンプを形成した。バンプ形成にはバンプボンダ（ＳＴＢ−２、松下電器産業（株）製）を使用した。
【０１２３】
アンダーフィルとして、シリカフィラーを含有した厚さ５０μｍのエポキシ樹脂シート（ソニーケミカル社製）を用意し、ほぼ半導体素子の大きさに切断して、図２Ａに示したものと同様に基板の半導体素子接続部に仮接着させた。その後、半導体素子の電極と基板の電極とを位置合わせしてから半導体素子を搭載し、２００℃で２Ｎの力で加圧しながらアンダーフィルを硬化させ、図２Ｂに示したものと同様な半導体素子が基板に実装された半導体パッケージを作製した。
【０１２４】
また、溶融シリカ粉末８０ｗｔ％と、エポキシ樹脂（硬化剤を含む）２０ｗｔ％とを配合した固形分と、溶剤であるメチルエチルケトン（ＭＥＫ）とをプラネタリミキサーで混練した。固形分と溶剤の混合比（重量比）は、１０：１とした。この混合物を、ドクターブレード法でＰＥＴキャリアフィルム上に塗布した。その後ＭＥＫを蒸発させて、図２Ｃに示したものと同様な厚さ１００μｍのシート状の熱硬化性樹脂組成物を作製した。
【０１２５】
上記のシートをパンチングマシン（ＵＨＴ社製）により加工して、図２Ｅに示したものと同様な半導体素子内蔵部及び導体接続用の貫通穴を形成した。また、銀コートした銅粉８７ｗｔ％とエポキシ樹脂１３ｗｔ％（硬化剤を含む）とを３本ロールで混練して導体であるビアペーストを作製した。このビアペーストを上記のシート状物に形成した貫通穴に印刷法で充填し、図２Ｆに示したものと同様な導体が内蔵された熱硬化性樹脂組成物を作製した。
【０１２６】
次に、図２Ｇに示したように上記の半導体パッケージ３個と上記の熱硬化性樹脂組成物を２枚交互に積層し、金型を用いて２００℃、２ＭＰａの圧力で１５分間加熱加圧して積層一体化すると共に、導体であるビアペーストを硬化させてインナービアを形成し上記の基板間を接続することで、図３に示したような半導体パッケージを多段に積層した半導体装置を作製した。本半導体装置の厚みは０．８５ｍｍであった。
【０１２７】
別に、貫通穴が形成されていない厚さ０．１２ｍｍのアラミド−エポキシ基板（絶縁層厚み０．０９ｍｍ）を用意し、上記と同様な方法で図１に示したような半導体パッケージを多段に積層した半導体装置を作製した。
【０１２８】
貫通穴を形成した基板を使用した場合には、半導体装置の平坦性に特に問題は発生しなかったが、貫通穴のない基板を使用した場合には、半導体装置の空隙部に相当する箇所の基板が外部に膨らんだものが散見された。このときの半導体接続部の抵抗を測定すると、貫通穴を形成した基板を使用した場合には実装後の抵抗値からほとんど変化が生じなかったが、貫通穴のない基板を使用した場合には半導体素子の角部分の抵抗値が上昇したものが発生した。
【０１２９】
これら２種類の半導体装置の外部取り出し電極に直径０．５ｍｍのはんだボールを実装し、さらに厚さ０．４ｍｍのプリント配線板にはんだ実装した。このとき、貫通穴を形成した基板を用いた半導体装置では接続不良が発生しなかったが、貫通穴のない基板を使用した半導体装置でははんだ実装時に接続不良箇所が発生した。
【０１３０】
このことから、半導体内蔵部分に空隙を有する多段積層型半導体装置の場合、貫通穴を形成することが接続の安定に有効であることがわかった。
【０１３１】
（実施例２）
実施例１で説明したものと同様な方法で図３に示したような半導体装置を作製した。さらに低弾性材料であるシリコーン樹脂（ＴＳＥ３０５１、東芝ＧＥシリコーン社製）を貫通穴からディスペンサ（武蔵エンジニアリング社製）を用いて図７Ｂに示したようにして注入した。その後、真空乾燥機中で減圧脱泡を行って半導体装置中の気泡を除去し、さらに１４０℃で２時間の熱処理を行ってシリコーン樹脂を硬化させ、図６に示したような半導体装置を作製した。
【０１３２】
比較例として、半導体素子の実装部以外の周囲が全て熱硬化性樹脂組成物で覆われた半導体装置を作製した。具体的には、図２Ｆに示したような熱硬化性樹脂組成物として、半導体素子内蔵部の大きさをほぼ半導体素子の大きさと同等にしたものと、半導体素子内蔵部を設けずに貫通穴を形成し導体を充填したものを作製し、これらの熱硬化性樹脂組成物を半導体パッケージにこの順で積層して一体化することで作製した。
【０１３３】
これら２種類の半導体装置の信頼性を調べるため、３０℃、６０％ＲＨ（ＲＨは相対湿度）及び８５℃、６０％ＲＨの恒温恒室槽にそれぞれ１６８時間投入し、その後ピーク温度２５０℃のリフローを行って、半導体接続部の抵抗値を測定した。その結果、各１０個投入したうち、本実施例の半導体装置ではいずれの条件の吸湿を行った場合にも接続オープンが発生しなかったのに対し、比較例の半導体装置では３０℃、６０％ＲＨの吸湿条件では接続オープンが発生しなかったのに対し、８５℃、６０％ＲＨの吸湿条件では６個の試料で接続オープンが発生した。
【０１３４】
また、熱硬化性樹脂組成物とシリコーン樹脂をそれぞれ平板プレス中２００℃で２時間熱処理を行って板状に成型し、その弾性率を動的粘弾性測定装置（セイコーインスツル（株）製）を用いて測定した。その結果、４０℃において熱硬化性樹脂組成物の弾性率は８ＧＰａであったのに対し、シリコーン樹脂は５０ＭＰａであった。
【０１３５】
この結果から、低弾性材料中に半導体素子を埋設して内蔵すると、高弾性な材料中に半導体素子を埋設したものに対して半導体接続信頼性が高くなることがわかる。
【０１３６】
（実施例３）
実施例１で説明したものと同様な方法で、基板に半導体素子を実装した。ただし、このときの半導体素子は内部に２００Ωの抵抗体が作りこまれているものを使用した。さらに半導体素子の電極面と反対側の面に熱電対を接着させ、熱電対の電極を取り出しておいた。この半導体パッケージを実施例１と同様な方法で積層させ、図３に示したような半導体装置を作製した。これを半導体装置１とする。さらに実施例２と同様な方法でシリコーン樹脂を半導体素子の周辺に充填して硬化させ、図６に示したような半導体装置を作製した。これを半導体装置２とする。さらに、前記のシリコーン樹脂にアルミナ粉末（平均粒径１２μｍ）を４０ｗｔ％添加して混合したものを用意し、実施例２と同様な方法で半導体素子の周辺に充填して硬化させ、半導体装置を作製した。これを半導体装置３とする。
【０１３７】
これらの半導体装置に２Ｗの電力を印加して１０分間放置し、その後中段の半導体素子に接着させた熱電対を用いて内蔵された半導体上部の温度を測定した。その結果、半導体装置１では９０℃、半導体装置２では８２℃、半導体装置３では７３℃になった。この結果から、半導体素子の周囲を低弾性材料で封止することで、半導体素子の温度上昇を抑制する効果があることがわかる。また低弾性材料に高熱伝導材料を添加した場合、さらに熱放散性が高まり半導体素子の温度上昇を抑制する効果が高まることがわかる。
【産業上の利用可能性】
【０１３８】
本発明にかかる半導体装置は、小型化や薄型化が可能で、かつ高信頼であるという効果を有しており、複数の半導体素子を積層して一体化することで多機能化を実現できるシステム・イン・パッケージ等として有用である。
【０１３９】
また、本発明にかかる半導体装置は、高機能化が進展する電子機器一般の用途に適用でき、特に小型化や薄型化が求められる携帯電話やＰＤＡ、デジタルビデオカメラ等の携帯機器に対する用途に適用できる。
【図面の簡単な説明】
【０１４０】
【図１】本発明の実施の形態１における半導体装置を示す断面図
【図２】Ａ−Ｈは本発明の実施の形態１における半導体装置の製造方法を示す工程別断面図
【図３】本発明の実施の形態２における半導体装置を示す断面図
【図４】本発明の実施の形態３における半導体装置を示す断面図
【図５】Ａ−Ｄは本発明の実施の形態３における半導体装置の製造方法を示す工程別断面図
【図６】本発明の実施の形態４における半導体装置を示す断面図
【図７】Ａ−Ｃは本発明の実施の形態４における半導体装置の製造方法を示す工程別断面図
【図８】Ａ−Ｃは本発明の実施の形態５における半導体装置の製造方法を示す工程別断面図
【図９】本発明の実施の形態６における半導体装置を示す断面図
【図１０】本発明の実施の形態７における半導体装置を示す断面図
【図１１】Ａ−Ｄは本発明の実施の形態７における半導体装置の製造方法を示す工程別断面図
【図１２】本発明の実施の形態８における半導体装置を示す断面図
【図１３】本発明の実施の形態９における半導体装置を示す断面図
【図１４】本発明の実施の形態１０における半導体装置を示す断面図
【図１５】Ａ−Ｄは本発明の実施の形態１０における半導体装置の製造方法を示す工程別断面図
【図１６】本発明の実施の形態１１における半導体装置を示す断面図
【図１７】本発明の実施の形態１２における半導体装置を示す断面図
【符号の説明】
【０１４１】
１１  半導体素子
１２  基板
１３  熱硬化性樹脂組成物
１４  インナービア
１５  アンダーフィル
１６  突起電極
１７  基板電極
１８  空洞
２１  半導体パッケージ
２２  半導体素子内蔵部
２３，３１  貫通穴
２４  導体
２５  導体を内蔵した熱硬化性樹脂組成物
２６  封止された半導体パッケージ
４１  低弾性材料
４２  ワイヤ
４３  電極
４４  ダイボンド剤
５１  注入装置
５２  貫通穴が形成された半導体パッケージ
５３  金型
５４  注入口
５５  排出口
【図１】
2006120935.tif 000003
【図２】
2006120935.tif 000004
【図３】
2006120935.tif 000005
【図４】
2006120935.tif 000006
【図５】
2006120935.tif 000007
【図６】
2006120935.tif 000008
【図７】
2006120935.tif 000009
【図８】
2006120935.tif 000010
【図９】
2006120935.tif 000011
【図１０】
2006120935.tif 000012
【図１１】
2006120935.tif 000013
【図１２】
2006120935.tif 000014
【図１３】
2006120935.tif 000015
【図１４】
2006120935.tif 000016
【図１５】
2006120935.tif 000017
【図１６】
2006120935.tif 000018
【図１７】
2006120935.tif 000019