(57)【要約】【課題】  導通体の導通不良の検査において、シンプルで高速で信頼性の高い検査を行えるようにする。【解決手段】  ３次元Ｘ線ＣＴスキャンにより多層基板における導通体の導通不良を検査するものであって、３次元画像処理用の３次元縮小処理とラベリングの繰り返しを行い、３次元２値画像の導通体がこの導通体のギャップ部によって分裂表示するまでの３次元縮小処理回数から分裂パラメータを計測し、導通体の不良の程度を定量化した。さらに、不良の程度を判断するための２つの補助パラメータ、導通体に存在する穴（欠陥）の体積とギャップ部共通部分幅を計算し、分裂パラメータと組み合わせて解析することで、導通体の不良の判断の信頼性を向上するようにした。【選択図】        図４
2006064584.tif 000002
【特許請求の範囲】
【請求項１】
３次元Ｘ線ＣＴスキャンにより多層基板における導通体の導通不良検査を行うＸ線検査装置であって、
前記導通体のＸ線投影像を再構成してなる３次元画像を２値化処理した２値画像の導通体について３次元縮小処理を行う縮小処理手段と、
前記２値画像のラベリングを行うラベリング手段と、
前記３次元縮小処理及びラベリングにより、前記２値画像の導通体が、該導通体のギャップ部によって分裂表示されるまでの３次元縮小処理回数を算出し、該３次元縮小処理回数に基づいて導通不良の程度を判定する制御手段を有し、
前記制御手段は、前記導通不良の程度を判定するための補助パラメータとして、前記２値画像の導通体に対して該導通体の形状に応じた閉空間を形成して、該閉空間内に存在する閉領域の体積を計測し、所定体積値以下の前記閉領域を前記２値画像から削除する
ことを特徴とするＸ線検査装置。
【請求項２】
前記多層基板における導通体の形状が略円筒形状である場合、
前記導通体に対する閉空間として、前記導通体の底面直径より僅かに小さい底面直径で、かつ前記導通体の高さより僅かに高い円筒を形成する
ことを特徴とする請求項１記載のＸ線検査装置。
【請求項３】
前記制御手段は、前記導通不良の程度を判定するための補助パラメータとして、さらに前記導通体が重なり合う共通部分の幅を計測する
ことを特徴とする請求項１記載のＸ線検査装置。
【請求項４】
３次元Ｘ線ＣＴスキャンにより多層基板における導通体の導通不良を検査する検査方法であって、
前記導通体のＸ線投影像を再構成してなる３次元画像の導通体に対して該導通体の形状に応じた閉空間を形成するステップと、
前記閉空間内に存在する閉領域の体積を計測するステップと、
所定体積値以下の前記閉領域を前記３次元画像から削除するステップと、
前記３次元画像の２値画像をラベリングするステップと、
ラベリング後の２値画像について、前記導通体が該導通体のギャップ部によって分裂表示されているかどうかを判断するステップと、
分裂表示されていない場合、前記２値画像を前記導通体について３次元縮小処理するステップと、
上記ラベリング及び３次元縮小処理を、前記導通体が該導通体のギャップ部によって分裂表示されるまで繰り返し、分裂までに要した前記３次元縮小処理の回数を算出するステップと、
前記３次元縮小処理の回数に基づいて前記導通不良の程度を判定するステップを有する
ことを特徴とする検査方法。
【請求項５】
前記多層基板における導通体の形状が略円筒形状である場合、前記導通体に対して閉空間を形成するステップは、
ギャップ検出用マスクを用いて前記３次元画像から前記導通体のギャップ部を抽出する２値化を行う処理と、
２値画像について前記ギャップ部と同じ値の固まりをラベリングする処理と、
ラベル番号が付された前記固まりの重心座標を計算する処理と、
前記導通体の中心Ｚ座標を計算する処理と、
前記ギャップ部のフェレ径を計算する処理と、
前記２つのギャップ部面から挟まれる導通体のＸ，Ｙ座標範囲を計算する処理と、
濃淡表示の前記導通体の中心Ｚ座標を通るＸ−Ｙ平面上の円についてヒストグラムをとる処理と、
前記ヒストグラム及び前記導通体の設計上の面積しきい値から前記導通体の描画すべき円の大きさを決める面積２値化しきい値を取得する処理と、
前記導通体の描画すべき円重心座標を計算する処理と、
前記導通体の描画すべき円のＸ，Ｙ座標を計算する処理と、
前記導通体の中心Ｚ座標を通るＸ−Ｙ平面上に前記円を描画する処理と、
前記ギャップ部の中心Ｚ座標からの所定画素の範囲を算出して描画する円筒のＺ座標範囲を計算する処理と、
計算されたＺ座標範囲の高さの円筒を描画する処理から構成される
ことを特徴とする請求項４記載の検査方法。
【請求項６】
前記ギャップ検出用マスクは、マスク中心が負の係数であって、その中心からＺ座標上で所定画素分離れた上下の位置に、正の値かつ前記中心の係数の絶対値の半分の値の係数を備えている
ことを特徴とする請求項５記載の検査方法。
【請求項７】
前記導通不良の程度を判定するための補助パラメータとして、さらに前記導通体が重なり合う共通部分の幅を計測するステップを有する
ことを特徴とする請求項４記載の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｘ線検査装置及びその検査方法に関し、詳しくは、例えば３次元Ｘ線ＣＴ（Computerized Tomography）スキャンを応用したビルドアップ多層プリント配線基板（以下、「多層基板」という。）のビア部の導通不良検査に適用して好適なＸ線検査装置及びその検査方法に係わる。
【背景技術】
【０００２】
従来、電子回路基板として例えばセラミック等で形成される多層プリント配線基板は、コア基板に一層（両面で二層）ずつ絶縁層と回路を随時形成して多層回路を形成するビルドアップ（Build up）工法により作成されている。このとき、ビアホール（Via hole）の手法を用い、基板に形成されている表裏プリント配線間又は各層のプリント配線間の電気的接続を行うため、必要な層間のみに穴（ビアホール）を開け導体ペーストを充填して通電回路を形成している。
【０００３】
上述ビアホール（以下、ビア部とも称する。）は外部から見えないため、光学的外観検査装置が使用できない。そこで、ビア部の導通不良検査には回路基板内部の状態を透視できるＸ線ＣＴスキャンを応用した導通不良検査が行われている。
【０００４】
例えば、部分Ｘ線透視画像を倍率補正（拡大・縮小）して組み合わせ、検査用Ｘ線像を再構成するようにしたＸ線検査装置が提案されている（例えば、特許文献１参照。）。
【特許文献１】特開２００２−１８９００２号公報（図１１、図１２参照。）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、３次元Ｘ線ＣＴスキャンを応用したＸ線検査装置から求められた被検査体の３次元画像は、２次元の画像を処理する場合と比べると処理が複雑なため、ソフトウェア化、ハードウェア化が難しかったという不都合があった。
【０００６】
また、３次元画像を処理する場合、２次元画像に比べると２桁データ量が多いため、演算処理に時間がかかるという不都合があった。
【０００７】
また、導通不良の程度を判断する適切なパラメータを持つことが難しく、処理結果の信頼性が低かったという不都合があった。
【０００８】
そのため、導通不良を検査するためのシンプルで高速で信頼性の高い導通不良検査アルゴリズムが要求されていた。
【０００９】
本発明は斯かる点に鑑みなされたもので、導通体の導通不良の検査において、シンプルで高速で信頼性の高い検査を行えるようにすることを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決して目的を達成するため、本発明は、３次元Ｘ線ＣＴスキャンにより多層基板における導通体の導通不良を検査するものであって、導通体のＸ線投影像を再構成してなる３次元画像の導通体に対して該導通体の形状に応じた閉空間を形成し、該閉空間内に存在する閉領域の体積を計測し、所定体積値以下の閉領域を３次元画像から削除し、この３次元画像の２値画像をラベリングし、ラベリング後の２値画像について、導通体が該導通体のギャップ部によって分裂表示されているかどうかを判断し、分裂表示されていない場合、２値画像を導通体について３次元縮小処理し、これらラベリング及び３次元縮小処理を、導通体が該導通体のギャップ部によって分裂表示されるまで繰り返し、分裂までに要した３次元縮小処理の回数を算出し、３次元縮小処理の回数に基づいて導通不良の程度を判定するようにした。
【００１１】
斯かる発明によれば、３次元画像処理用の３次元縮小、３次元ラベリング等の基本画像処理アルゴリズムを組み合わせて導通不良検査アルゴリズムを作成している。３次元画像の２値画像を繰り返し縮小させ、ラベリングすることにより、導通体を２つの部位に分裂させることができ、この分裂するまでの縮小処理の繰り返し回数を求めることにより、不良の程度を判定することができる。また、導通体の形状に応じた閉空間を形成し、この閉空間内に存在する閉領域のうち所定体積値以下のものを削除するようにしたので、導通体に関するノイズが除去され、導通体が分裂するまでの縮小処理の繰り返し回数の精度が向上する。
【００１２】
また、上述の発明において、上記多層基板における導通体の形状が略円筒形状である場合、この導通体に対して上記閉空間を形成する工程は、ギャップ検出用マスクを用いて３次元画像から導通体のギャップ部を抽出する２値化を行う処理と、２値画像についてギャップ部と同じ値の固まりをラベリングする処理と、ラベル番号が付された固まりの重心座標を計算する処理と、導通体の中心Ｚ座標を計算する処理と、ギャップ部のフェレ径を計算する処理と、２つのギャップ部面から挟まれる導通体のＸ，Ｙ座標範囲を計算する処理と、濃淡表示の前記導通体の中心Ｚ座標を通るＸ−Ｙ平面上の円についてヒストグラムをとる処理と、このヒストグラム及び導通体の設計上の面積しきい値から導通体の描画すべき円の大きさを決める面積２値化しきい値を取得する処理と、導通体の描画すべき円重心座標を計算する処理と、導通体の描画すべき円のＸ，Ｙ座標を計算する処理と、導通体の中心Ｚ座標を通るＸ−Ｙ平面上に前記円を描画する処理と、ギャップ部の中心Ｚ座標からの所定画素の範囲を算出して描画する円筒のＺ座標範囲を計算する処理と、計算されたＺ座標範囲の高さの円筒を描画する処理から構成するようにした。
【００１３】
斯かる発明によれば、導通体の形状が略円筒形状である場合に、導通体に対する閉空間として、導通体の底面直径より僅かに小さい底面直径で、かつ導通体の高さより僅かに高い円筒を形成することができる。これにより、導通体接合面のギャップ部の隙間も、導通体表面にある欠けも閉領域として認識することができるようになる。
【００１４】
また、上述の発明において、上記導通不良の程度を判定するための補助パラメータとして、さらに導通体の重なり合う共通部分の幅を計測するようにした。
【００１５】
斯かる発明によれば、ギャップ部共通部分幅が小さいほど、導通体の重なりのズレが小さいため、導通体のギャップ部も小さく分裂までに要する縮小処理繰り返し回数が少なくなる。したがって、ギャップ部共通部分幅の値を、縮小処理繰り返し回数による導通不良の判定の補助に使用することができる。
【発明の効果】
【００１６】
本発明によれば、３次元縮小、３次元ラベリング等の３次元画像の基本画像処理アルゴリズムを組み合わせて導通不良検査アルゴリズムを作成したので、導通不良検査処理がシンプルであるという効果がある。
【００１７】
また、２値画像の導通体を繰り返し３次元縮小するとともにラベリングすることにより、画像上にて導通体を２つあるいはそれ以上の部位に分裂させることができ、その分裂するまでの縮小の繰り返し回数を算出することにより、導通不良の程度が定量化できるという効果がある。
【００１８】
また、導通不良検査のアルゴリズムを３次元縮小とラベリングの繰り返し処理としたので、ソフトウェア化、ハードウェア化が簡単であり、高速に実行できるという効果がある。
【００１９】
さらに、補助パラメータとして、導通体の形状に応じた閉空間を形成し、この閉空間内に存在する閉領域のうち所定体積値以下のものを削除するようにしたので、導通体に関するノイズが除去され、導通体が分裂するまでの縮小処理の繰り返し回数の精度が向上する。また、補助パラメータとして、ギャップ部共通部分幅を算出することにより、縮小処理の繰り返し回数による導通不良の判定を補助することができる。したがって、これら補助パラメータを計測することによって、導通体の良否判断の信頼性が向上するという効果がある。
【００２０】
また、例えば導通体の形状が略円筒形状である場合に、本発明の導通体に対する閉空間を形成する工程によれば、導通体の底面直径より僅かに小さい底面直径で、かつ導通体の高さより僅かに高い円筒を形成することができる。これにより、導通体接合面のギャップ部の隙間も、導通体表面にある欠けも閉領域として認識できるようになるので、閉空間内で形成される閉領域の精度及びその体積値の精度が向上する。したがって、導通体の良否判断の信頼性向上に寄与するという効果がある。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の一実施の形態の例について、添付図面を参照しながら説明する。
本例は、３次元画像処理用の３次元拡大・縮小、３次元ラベリング等の基本画像処理アルゴリズムを使って分裂パラメータiを算出し、例えばビルドアップ多層プリント配線基板（多層基板）のビア部の導通不良の程度を定量化したものである。さらに、不良の程度を判断するための２つの補助パラメータを計算することで、より信頼性を上げるようにしている。なお、本発明は３次元Ｘ線ＣＴスキャン技術を用いた導通不良の検査方法であるが、以下の説明において便宜上２次元表示の図を適宜利用しながら説明している。
【００２２】
まず、本例の検査対象であるビアについて述べる。
図１は、例えば多層基板に設けた複数の通電用の穴（ビアホール）に導体ペーストを充填したときのビア部を示しており、４個の略円筒形状のビア１，２，３，４が不完全に配置されている状態を表している。なお、この例でいう不完全な配置とは、複数のビアが完全な位置に配置された場合には一つの大きな円柱のような形が形成されるが、この円柱が形成されない状態をいう。
【００２３】
図２は、図１に示すビア１〜４をＡ方向（上面）及びＢ方向（側面）より見た図を示し（Ａ）は上面図、（Ｂ）は側面図である。図２（Ｂ）に示すように、各ビア１〜４の重なり合う面がそれぞれギャップ１１，１２，１３であり、例えば２値化処理した際には“１（黒）”として表現される。本例では、各ビアの重なり合う底面の全面をギャップ部として認識するようにしている。なお、以降の説明において、略円筒形状をしたビアの底面と略平行な面をＸ−Ｙ平面（図２Ａ）とし、ビアが積層されていく方向、すなわちＸ−Ｙ平面に垂直な方向をＺ方向（図２Ｂ）とする。
【００２４】
次に、多層基板のビアホールに充填された導体ペーストの導通不良検査を行う装置の構成について説明する。
図３は、Ｘ線を照射して取り込んだＸ線投影像を画像処理する画像処理部の構成例を示すブロック図である。図中、１０５は検査対象物のＸ線投影像を再構成した３次元画像データ読み込み用の画像メモリ、１０６は３次元画像データ書き込み用の画像メモリ、１０７はディレーメモリ、１０８は３次元画像データの所定の拡大処理を行う拡大処理手段として機能する拡大処理部、１０９は３次元画像データの所定の縮小処理を行う縮小処理手段として機能する縮小処理部、１１０は３次元の２値化画像データについてラベリングを行うラベリング手段として機能するラベリング部を示す。
【００２５】
この画像処理部は、制御手段として機能し、Ｘ線検査装置全体の制御を司るとともに所定の画像処理等の演算を行う図示しないＣＰＵ（Central Processing Unit）を備えている。また、このＣＰＵが所定の制御及び演算等を実行するためのプログラムが記録されているＲＯＭ（Read Only Memory）と、ＣＰＵがプログラム実行時のワークエリアとして利用するＲＡＭ（Random Access Memory）を備え、ＣＰＵ、ＲＯＭ及びＲＡＭは、それぞれアドレスバス（以下、Ａｄｄｒと称する。）１１１及びデータバス（以下、Ｄａｔａと称する。）１１２と接続している。ＣＰＵは、Ａｄｄｒ１１１を経由して画像メモリ１０５又は１０６へアドレス情報を送るとともに、Ｄａｔａ１１２経由にて各画像メモリと画像データを相互に転送することができる。あるいは、データ転送方法としては、再構成された３次元画像データを、ＣＰＵを介さずに画像メモリ１０５又は１０６に対しＤＭＡ（Direct Memory Access）転送するようにしてもよい。
【００２６】
ＣＬＫ１１３は、ＣＰＵからの指令に従い画像データ処理を行う際、所定のクロック信号に基づきディレーメモリ１０７及び各画像データ処理部に画像データを１画素あるいは１ラインずつ転送するバスである。Ｓｒｃ（Source）１１４は、画像メモリ１０５からのデータを、ディレーメモリ１０７を介して各３次元画像データ処理部に供給するデータ供給バスである。また、Ｄｅｓｔ（Destination）１１５は各処理部で処理された結果を画像メモリ１０６に送信するデータ送信バスである。
【００２７】
このような構成において、多層基板にＸ線を照射すると、Ｘ線検出部（図示略）で検出されるＸ線投影像を基に多層基板のＸ線照射部位が濃淡表示の３次元画像として再構成される。再構成された画像データはＡｄｄｒ１１１及びＤａｔａ１１２を利用して画像メモリ１０５に転送される。そして、ＣＰＵからの指令に従い、画像メモリ１０５からＳｒｃ１１４を介してディレーメモリ１０７に転送される。
【００２８】
ディレーメモリ１０７は、画像メモリ１０５から３次元画像データを読み出し、バス１１６を介し縮小処理部１０８、拡大処理部１０９及びラベリング部１１０へ３次元画像データを転送する。このディレーメモリ１０７は、ラインメモリ機能及びフレームメモリ機能を備える。例えばフレームメモリ機能では、後述する３次元縮小処理において縮小処理部１０８に転送する３次元画像データとして、１フレームが３ライン（１ライン３画素）からなる３フレーム（９ライン）分の２７画素のデータを保持することができる。
【００２９】
そして、拡大処理部１０８、縮小処理部１０９、ラベリング部１１０では、それぞれの演算結果を、Ｄｅｓｔ１１５を介して画像メモリ１０６に転送する。また、本例のディレーメモリ１０７、拡大処理部１０８、縮小処理部１０９、ラベリング部１１０は所定のバス１１６で相互に接続され高速なデータ転送が可能となっている。例えば３次元画像縮小処理を例に説明すると、このバス１１６を利用することで、上述ディレーメモリ１０７にて保持されたデータ、例えば後述の図３４に示す３フレーム（９ライン）のデータを、まとめて縮小処理部１０８に送ることができる。
【００３０】
なお、Ｄｅｓｔ１１５を介して画像メモリ１１５にデータが供給され、Ｓｒｃ１１４を介して画像メモリ１０６からデータを他に転送できるようにしてもよい（図３の点線部参照）。
【００３１】
次に、上述した構成の装置を用いて行われる欠陥検査の方法について説明する。
本例は、導体ペーストの導通不良を調べることにより多層基板のビア部の欠陥を検査するものであり、図４に示すフローチャートに従って、導通不良検査アルゴリズムを説明する。
【００３２】
まず、多層基板中のビアの認識と円筒描画を行う（ステップＳ１）。この処理は、後述する分裂パラメータの補助パラメータである、穴体積及びギャップ部共通幅を計測するため前処理として行うものである。
【００３３】
上記円筒描画について、図５及び図６を参照して説明する。
図５は、図１のビア３に描画した円筒の概略を示す図である。図５に示すように、ビア３の底面直径より若干小さい直径の底面を有し、かつビア３の底面間の高さより僅かに大きい高さとした円筒（円柱）２１を描画する。このような円筒の描画を各ビアに対して行う。
【００３４】
例えば、図６（Ａ）に示すように、ビア３の表面に欠け５がある場合、取り込んだ多層基板のＸ線投影像を２値化処理しても、欠け部分５とビア３外部が同一領域であり区別がつかないため、欠けを欠陥として認識することができない。そこで、本例の円筒描画処理は、ビアの円筒の底面直径より若干小さい底面を持ちかつビア円筒の高さより若干高い円筒を描くことで、ビアの欠けを穴に塞ぎ込む（閉領域を形成する）処理であり、欠けを穴（閉領域）に変換し欠陥として認識できるようにするものである。
【００３５】
図６（Ｂ）に斜線で示すように、円筒描画後は欠け５を円筒２１の閉空間に閉じ込め、穴（欠陥）５ａとして表現・認識できる。また、ビア３，４接合面のギャップ部１３についても、描画する円筒２１の高さを高くすることで、ギャップ部１３を円筒２１の閉空間に閉じ込めることができる。なお、描画する円筒の底面直径は、ビアの底面直径と同じとすることもできるが、ビアが変形していたり、後述処理で求められる円の中心がずれている可能性なども考慮すると、少し小さめが好ましい。
【００３６】
次に、円筒描画後の画像を用い、導通不良解析の補助パラメータとして、ギャップ部及びビア部の穴体積、ギャップ部共通部分幅を算出する（ステップＳ２，Ｓ３，Ｓ４）。後述するが、穴体積の値を算出して導通不良検査処理に反映させることにより、分裂パラメータの精度が上がり、検査の信頼性が向上する。また、ギャップ部共通部分幅、すなわち円筒描画された隣り合うビア間のギャップ部位の共通部分幅は、分裂パラメータの評価に影響を与える重要な値である。
【００３７】
なお、上記ギャップ部穴体積はギャップ部の穴の体積であり、ビア部穴体積はビアの表面及び内部に存在する穴の体積を指す。いずれにおいても、円筒描画後の画像を使用するため、ビア間接合面のギャップ部の隙間もビア表面にある欠けも穴（閉領域）として認識することができる。
【００３８】
次いで、円筒描画後の２値画像より、ギャップ部ピンホールノイズを除去する。このときの画像を画像Ａとする（ステップＳ５）。また、ビア部ピンホールノイズを除去し、画像Ｂを作成する（ステップＳ６）。そして、それぞれのピンホールノイズが除去された画像Ａと画像Ｂを合成して画像Ｃを作成する（ステップＳ７）。
【００３９】
続いて、分裂パラメータiを測定する（ステップＳ８）。後に詳細に説明するが、分裂パラメータiは、上記画像Ｃを３次元縮小処理し、ラベリングを行い、２値画像上にてギャップ部分により導通体部分が分裂したかどうかを確認し、その分裂するまでの縮小回数によって決定される。
【００４０】
そして、算出された分裂パラメータiに加え、ギャップ部共通部分幅Ｌを加味してビアの導通不良状態を判断し（ステップＳ９）、その判断結果を図示しないディスプレイ等に表示して検査を終了する。なお、上記各ステップの処理内容について、後に詳細に説明する。
【００４１】
以下、上記ステップＳ１におけるビアの認識と円筒描画について、図７に示すフローチャートを参照して詳細に説明する。
【００４２】
まず、ギャップ検出用マスクによるマスク処理と２値化を行う（ステップＳ１１）。これは、多層基板Ｘ線投影像の３次元画像データ（０〜２５５の２５６階調の濃淡表示）から、ビアのギャップ部を１（階調２５５）にする２値化処理を行い、ギャップ部を抽出するものである。
【００４３】
ギャップ検出用マスクの一例を図８に示す。ギャップ検出用マスクとして、例えば５＊５のマスク内の中心に−１の係数、同列（Ｚ座標上）の所定画素分だけ離れた位置例えば中心から１画素分ずつ離れた最上端及び最下端に中心係数の半分の大きさの１／２の係数、その他の部分にはゼロ（図示略）の係数を設定する。このギャップ検出用マスクを、Ｘ線を照射して得られた３次元画像データの全画素についてスキャンし、任意の画素の画素値とこのマスクの対応する部分の係数をそれぞれ乗算して得られる３つの数値の加算値（gap）を計算する。すなわち、次式のように表すことができる。
Gap＝buf_s[z+2][y][x]/2+buf_s[z-2][y][x]/2-buf_s[z][y][x]
ここで、buf_s：入力画像バッファである。
【００４４】
上記計算式によると、例えば、スキャンした箇所がギャップ部とビア部に係るような部分であれば、ビア部とギャップ部との濃淡の差が出るが、スキャンした箇所がビア部の場合、濃淡の差がなく画素値が同じであるため上記加算値（Gap）は０になる。
【００４５】
図９は、上述のギャップ検出用マスクによる２値化処理の具体例を示したものである。本例のＸ線投影像のギャップ部における平均的な濃淡値を例えば約１００、ギャップ部のまわりを約１４０として説明する。入力画像バッファのデータ[z+2],[z],[z-2]の濃淡値が、例えばそれぞれ[140],[100],[140]である場合、図８のギャップ検出用マスクによるマスク処理を施すとそれぞれ[70],[-100],[70]となって、加算値（gap）は４０である。そして、その加算値と予め設定した階調しきい値GAP_THとを比較し、加算値がその階調しきい値より大きい場合は１、階調しきい値より小さい場合は０とする２値化を行う。この例では、階調しきい値GAP_TH＝１５としているので、加算値（gap）４０の画素は“１”となる。このようにして、Ｚ座標ごとの２値画像の画素数が求まり、２値画像の３次元出力画像が作成できる。
【００４６】
図１０は、一例として、図１に示すビア２，３，４について２値化処理後の画像を表した図である。ギャップ部として、ビアとビアの接合面に形成されるギャップ１２，１３の他に、ビア内部にギャップ１４，１５を検出した例としてある。
【００４７】
上述のマスク処理と２値化処理が終了後、３次元ラベリング処理を行う（ステップＳ１２）。これは、２値画像の“１”の固まりごとに番号付けを行う。図１０に示す４つのギャップ部１２，１３，１４，１５についてラベリングした例を、図１１に示す。なお、この例では、ギャップ部以外はラベル番号を０としてある。
【００４８】
次に、各ギャップ部の重心座標を計算する（ステップＳ１３）。図１２は、ギャップ部重心座標計算の説明に供する図である。図１１に示すラベル番号ごとのギャップ部１２，１３，１４，１５の重心Ｇ１，Ｇ２，Ｇ３，Ｇ４の座標を計算する。
例えば、重心のＸ座標ＸＧは、
ＸＧ＝１／Ｖ・Σ{ｘ・ｆ（ｘ）}
ここで、ｆ（ｘ）＝０  又は  １
として算出することができる。重心のＹ座標，Ｚ座標についても同様の関係で重心座標が求められる。
【００４９】
続いて、各ビアのＺ座標を計算する（ステップＳ１４）。図１３は、ビアの中心のＺ座標計算の説明に供する図である。この図１３に示すように、２つのギャップ部の各重心Ｚ座標の中心Ｚ１１，Ｚ１２，Ｚ１３を算出する。
【００５０】
次に、各ギャップのフェレ径を計算する（ステップＳ１５）。図１４は、ギャップのフェレ径計算の説明に供する図であり、わかりやすくするため図１０に示した各ビアの接合面を斜めに表現しているが、実際の傾きは大変小さい。ギャップ部のフェレ径とは、物体をＸ，Ｙ（及びＺ）座標にそれぞれ投影したときの長さである。図１５は、ギャップ１２のフェレ径を模式的に表した図であり、（Ａ）はビア部を上面より見たときのビア２，３及び外接直方体２５で、（Ｂ）は外接直方体２５の斜視図である。ギャップ１２のフェレ径は、外接直方体２５の対向する２つの角の座標Ｆ０（Ｘ０，Ｙ０，Ｚ０）とＦ１（Ｘ１，Ｙ１，Ｚ１）から算出することができる。
【００５１】
次いで、各ビアのＸ，Ｙ座標範囲を計算する（ステップＳ１６）。これは、２つのギャップ部面から挟まれるビアのＸ，Ｙ座標範囲（ウィンドウ）を計算するもので、例として、図１６にビア部の側面図、図１７に上面図を示す。２つのギャップ１２，１３のＸ，Ｙ座標の最小値と最大値をとる。Ｘ方向においては、図１６のギャップ１２すなわちビア３の紙面右端から、ギャップ１３すなわちビア４の同左端までが、Ｘ座標範囲でありその長さＡを算出する。また、Ｙ方向においては、図１７のギャップ１２すなわちビア２の紙面上端から、ギャップ１３の左端すなわちビア３の同下端までが、Ｙ座標範囲でありその長さＢを算出する。
【００５２】
なお、例えばビア２のように２つのギャップ部面に挟まれていない場合、ギャップ１２のフェレ径計算にて算出した外接直方体の対角上の２つの座標に対し、Ｘ，Ｙ座標の最小値に−５を加え、かつ最大値に＋５を加えて、ビア２のＸ，Ｙ座標範囲とする。この例では、±５を加えるようにしたが、加算する数値はこの例に限らず、多層基板のビアの接合精度等の条件を加味して適宜変更してもよい。
【００５３】
次に、各ビアの中心のＺ座標（図１３参照）を通るＸ−Ｙ平面について、濃淡画像のヒストグラム処理を行う（ステップＳ１７）。図１８は、多層基板とビア部を示した模式図であり、２８は多層基板、２６，２７はビア部のウィンドウ（Ｘ、Ｙ座標範囲）を表している。多層基板２８に多数形成されているビア部について、濃淡画像のヒストグラムをとる。
【００５４】
そして、面積２値化しきい値を取得する（ステップＳ１８）。濃淡画像（円が描かれている）のヒストグラムと面積しきい値から、描画すべき円筒底面の大きさを決定するための面積２値化しきい値を求める。この面積しきい値は、予め多層基板の設計段階で把握しているビア部の面積値である。面積２値化しきい値取得の説明に供する図を、図１９に示す。（Ａ）はビアのＺ座標中心を通る平面であり、（Ｂ）はその平面上の濃淡値を表すものである。図１９（Ａ）のビア２のＺ座標中心Ｚ１１を通るＸ−Ｙ平面上の濃淡値は、例えば図１９（Ｂ）の引き出し線が付されていない部分の数値のようになり、本例ではビア２はおおよそ１００前後、その他の基板部分等はおおよそ１０前後としてある。
【００５５】
図２０は、図１９（Ｂ）のような濃淡値のビアのＺ座標中心を通る平面についてなされたヒストグラム処理の一例を示すものである。多層基板部分を示す濃淡値約１０付近とビア部を示す濃淡値約１００付近において度数が高い。そこで、上記面積しきい値CIR_A_THを例えば２０７０とする。そして、ヒストグラムの濃淡値の頻度を大きい方から順に加算してゆき、面積しきい値を越える濃淡値を２値化用しきい値ＴＨとする。もちろん、面積しきい値の値は、この例に限るものではない。
【００５６】
次に、各ビア１個１個の円中心（重心）を計算する（ステップＳ１９）。これは、上述の各ビアのＸ，Ｙ座標の範囲、つまりＸ座標の最小値及び最大値、並びにＹ座標の最小値と最大値（図１７参照）、ビアのＺ座標中心（図１３参照）、２値化用しきい値ＴＨ（図２０参照）の情報から、円（円筒の底面）の中心Ｘ，Ｙ座標を算出する。
【００５７】
そして、各ビアの円描画用Ｘ，Ｙ座標を計算する（ステップＳ２０）。これは、円の中心座標、半径から円が通る整数座標を算出する。図２１は、円描画用Ｘ，Ｙ座標の計算の説明に供する図である。図２１に示すように、Ｚ座標を通るＸ−Ｙ平面上に、ビア２の円が通る整数座標（斜線部）をプロットし、円を描く（ステップＳ２１）。さらに、ビア断面（Ｘ−Ｙ平面）を４倍表示モードとする（ステップＳ２２）。すなわち、Ｚ座標を通るＸ−Ｙ平面上に各４倍で円の画像をコピーし、表示する。なお、実際に描画する円の直径は、前述したように、ビアの底面直径よりも小さい方が好ましい。この場合、描画する円の直径は、上記ステップＳ２２，Ｓ２１でのビアの円が通る整数座標をプロットして４倍表示モードとした円の直径よりも若干小さくしておく。
【００５８】
ここで、描画する円筒のＺ座標範囲について計算する（ステップＳ２３）。図２２は、円筒描画のＺ座標計算の説明図であり、本例ではビア３について円筒描画するためのＺ座標範囲を計算している。すなわち、描画する円筒のＺ座標の範囲上端及び下端（高さ）を計算する。本例では、前述したように円筒の高さがビアより若干高くなるよう、ギャップ部のＺ座標の重心から±４画素の範囲を算出するようにしている。このときのＺ座標範囲については、例えばビア部表面に生じた欠けの大きさ等を考慮し、±４画素に限らず適宜変更するようにしてもよい。
【００５９】
図２２において、ギャップ１２，１３の重心を通るＺ座標はＺ１とＺ２であり、これらＺ１，Ｚ２の±４画素の座標（Ｚ１±４），（Ｚ２±４）を計算する。そして、（Ｚ１＋４）と（Ｚ２−４）のＺ座標を、ビア３の円筒を描画するのに利用する。つまり、ビア３の重心Ｚ座標Ｚ１２から座標（Ｚ１＋４）及び座標（Ｚ２−４）までを描画する円筒の高さとする。また、Ｚ座標（Ｚ１−４）と（Ｚ２＋４）は、それぞれビア２とビア４の円筒を描画する際に利用される。なお、ギャップに挟まれない例えばビア２の円筒の高さは、ビア２の重心のＺ座標と（Ｚ１−４）との距離に基づいて決定する。
【００６０】
このようにして計算したＺ座標の範囲にて各ビアの円筒を描画する（ステップＳ２４）。描画する円筒を側面から見た状態のイメージを、図２３に示す。ビア２，３，４よりもそれぞれの円筒２０，２１，２２の高さを若干高く描画する。加えて、各円筒２０，２１，２２の底面直径は、各ビア２，３，４よりも若干小さく描画する。このような手順により、図１ステップＳ１のビアの認識と円筒描画処理が行われ、全ビアについて、図５に示す円筒２１のような仮想の円筒が形成される。
【００６１】
次に、図４に示したステップＳ２〜Ｓ４の各種補助パラメータの計算について詳細に説明する。これらの補助パラメータについて計算する際は、円筒描画後の画像を使って行う。まず、ギャップ部の穴体積算出処理から述べる。ギャップ部の穴体積は、２値化処理及びラベリング処理（図１０，１１参照）後の３次元画像のギャップ部について、ヒストグラム処理（体積計算）を実施し求めることができる。図２４は、ギャップ部穴体積の計算結果例を示した表である。この例では、ラベル番号１〜４のギャップ部について、穴体積ｍ１〜ｍ４としてある。
【００６２】
続いて、ビア部の穴体積算出処理について述べる。図２５は、ビア部穴体積算出処理を示したフローチャートである。このフローチャートを、図３１の体積計測及びビア部ピンホールノイズ除去の説明図を参照しながら説明する。図３１において、３１の略楕円形状はビア、３２は配線パターン導体、３３，３４は多層基板のビア部以外の部分、３５はビア内の欠陥部分、３６はビア内のピンホールノイズを示し、３次元画像を説明の便宜上模式的に二次元表示した例としてある。まず、円筒描画後の３次元画像を２値化（ステップＳ３１）し、図３１（Ａ）に示すような白黒表示の画像を得る。ここでの２値化処理は、濃淡表示された円筒画像に対し、ギャップ検出用マスク（図８参照）を使用しない一般的な２値化処理である。
【００６３】
上記２値化処理後、図３１（Ａ）の画像を白黒反転させ（ステップＳ３２）、図３１（Ｂ）に示す画像を得る。続いて、図３１（Ｂ）の画像の各部分に番号を付しラベリングを行い（ステップＳ３３）、図３１（Ｃ）に示す画像を作成する。この例では、
＜表示部分＞                  ＜ラベル番号＞
黒表示部・・・・・・・・・・・・・・・・・・・・    ０
（ビア３１、配線パターン導体３２）
多層基板のビア部以外３３・・・・・・・・１
多層基板のビア部以外３４・・・・・・・・２
欠陥３５・・・・・・・・・・・・・・・・・・・・・・・・３
ピンホールノイズ３６・・・・・・・・・・・・４
としてある。
【００６４】
そして、番号を付した部分の体積ａ（ｉ）（ｉ＝０〜ｎ）を、ヒストグラム処理により計測する（ステップＳ３４）。この体積計測処理を全ラベル部分について実施する。
【００６５】
さらに、ギャップ部共通部分幅の計算について説明する。図２６は、ギャップ部共通部分幅の計測の説明に供する図である。ギャップ部共通部分は、重なり合っているビアの接合面の共通部分であり、ギャップ部共通部分幅Ｌは、図２６に示すように２つのビアの円筒２１，２２が重なっている部分のＸ−Ｙ平面上の長さである。このギャップ部共通部分幅Ｌは分裂パラメータの値に影響を及ぼすものであり、ギャップ部共通部分幅Ｌについて、以下の計算式で求められる。なお、Ｌはギャップ部共通部分のＸ成分又はＹ成分のうち長い方を採用する。
【００６６】
図２６において、三角形の相似の関係から、
Ｗ：ｍａｘ（｜Ｘ１１−Ｘ１２｜，｜Ｙ１１−Ｙ１２｜）＝２ｒ−Ｗ：Ｌ
したがって、
Ｌ＝（２ｒ−Ｗ）／Ｗ  ＊  ｍａｘ（｜Ｘ１１−Ｘ１２｜，｜Ｙ１１−Ｙ１２｜）
となる。
ただし、
（Ｘ１１，Ｙ１１）：円筒２１の円中心座標
（Ｘ１２，Ｙ１２）：円筒２２の円中心座標
Ｗ          ：２つの円の中心距離
ｒ          ：２つの円の半径
ｍａｘ（｜Ｘ１１−Ｘ１２｜，｜Ｙ１１−Ｙ１２｜）は、
｜Ｘ１１−Ｘ１２｜と｜Ｙ１１−Ｙ１２｜の大きい方の値
とする。
【００６７】
次に、図４ステップＳ５のギャップ部ピンホールノイズ除去処理について説明する。図２４を用いて説明したように、既にギャップ部穴体積を計測済みであるから、そのギャップ穴体積とピンホールノイズ除去のための体積しきい値とを比較する。体積しきい値は、ラベリングされたギャップ部で体積の小さい物体（ピンホールノイズ）を除去するためのものである。図２７は、ギャップ部穴体積と体積しきい値の比較結果例を示しており、この比較結果に従って変換用テーブルを作成する。この例では、ラベル２，３のギャップ部の体積ｍ２，ｍ３が体積しきい値より小さい場合の例としてある。
【００６８】
図２８は、体積の小さいピンホールノイズを除去するためのデータ変換用テーブルの例を示している。本例では、ラベル２,３のギャップ部穴体積が体積しきい値より小さいので、これを新たに番号０とする。そして、ラベル番号０を除いた残りのしきい値以上の穴体積を持つギャップ部について通し番号を付す。そして、新しいラベル番号が付されたこの変換用テーブルを使用して、ラベル物体の小さい体積（ピンホールノイズ）を除去するためのラベル画像変換を行う。ラベル画像変換後の画像、すなわちピンホールノイズが除去されたビア（円筒）２値画像を、図２９に示す。穴体積値の小さいラベル部分（図２７のラベル番号２，３）が除去されて、純粋にギャップ部１２,１３のみを抽出することができる。
【００６９】
また、図４ステップＳ６のビア部ピンホールノイズ除去について説明する。図３０はビア部ピンホールノイズ除去処理を示すフローチャートである。図３０のフローチャートについて、図３１を参照して説明する。まず、図２５のフローチャートに従い計測した各部分の体積を読み出し（ステップＳ４１）、体積ａ（ｉ）のｉにラベル番号１を代入する（ステップＳ４２）。
【００７０】
続いて、求めた各部分の体積ａ（ｉ）と所定の体積しきい値との大小を比較する（ステップＳ４３）。体積ａ（ｉ）が、所定の体積しきい値より大きい場合は、比較後の体積をｔ（ｉ）として、この体積ｔ（ｉ）を０とし（ステップＳ４４）、ステップＳ４６へと移行する。一方、体積ａ（ｉ）が所定の体積しきい値より小さい場合は、体積ｔ（ｉ）を１とした後（ステップＳ４５）、ステップＳ４６へと移行する。ここで、ｔ（ｉ）の値“０”と“１”は、それぞれ２値画像表示の黒と白を意味する。
【００７１】
上記ステップＳ４４又はステップＳ４５の後、上述のｉに１を加え（ｉ＋１）とする（ステップＳ４６）。そして、ｉがｎまで達したか、すなわちラベリングした各部分の体積と体積しきい値との比較が終了したかどうかを判断する（ステップＳ４７）。全ラベル部分の体積と体積しきい値との比較が終了していない場合、ステップＳ４３に戻り、体積しきい値との比較処理を続ける。
【００７２】
全ラベルの体積と体積しきい値との比較が終了している場合は、ラベリング画像（図３１Ｃ）を変換テーブルに従いｔ（ｉ）で変換する（ステップＳ４８）。例えば、図３１（Ｃ）において、上記体積しきい値をラベル番号３部分の体積より小さくラベル番号４部分の体積よりも大きいとすると、変換テーブルは、
＜ラベル番号＞    表示
０    →    １（白）
１    →    ０（黒）
２    →    ０（黒）
３    →    ０（黒）
４    →    １（白）
となる。この変換テーブルに従い、体積しきい値を超える欠陥以外のビア部を白表示すると、図３１（Ｄ）に示すように、ビア部とピンホールノイズが同一領域となって、ピンホールノイズ３６（ラベル番号４）を画像から除去することができる。
【００７３】
次に、図４ステップＳ８の分裂パラメータの測定処理について説明する。図３２は、分裂パラメータ測定処理を示すフローチャートであり、このフローチャートについて、図３３を用いて説明する。分裂パラメータｉは、３次元縮小処理の繰り返し回数によって算出する。なお、本例の縮小処理とは、３次元画像に対し、例えば後述する図３４に示すようなフィルターをかけて２値化画像の、例えば１（白）の画素領域を縮小させる処理のことをいう。
【００７４】
ここで、本例の縮小処理について、図３４を参照して具体的に説明する。図３４において、５１は１フレーム３＊３からなる３つのフレーム５１ａ，５１ｂ，５１ｃを持つ、３＊３＊３の画素構成の３次元縮小用マスクである。例えば、フレーム５１ａ内の画素をＸ１〜Ｘ３，Ｘ１０〜Ｘ１２，Ｘ１８〜Ｘ２０、フレーム５１ｂ内の画素をＸ４〜Ｘ６，Ｘ１３，Ｘ０，Ｘ１４，Ｘ２１〜Ｘ２３、フレーム５１ｃ内の画素をＸ７〜Ｘ９，Ｘ１５〜Ｘ１７，Ｘ２４〜Ｘ２６とする。この３次元縮小用マスク５１を３次元画像に適用し、３＊３＊３マスク５１内の全ての画素が１のときだけ、中心画素Ｘ０に１を返し、画像を表示する。この縮小処理を重ねる毎に徐々に１の値を持つ画素領域、本例では導通体部分が細くなるように見える。換言すれば画像上において、黒表示部分、つまりギャップ部分が大きく表示されていく（図３３（Ａ）〜（Ｅ）参照）。
【００７５】
なお、３次元画像の拡大処理についても併せて説明しておく。３次元拡大処理用マスクの例を、図３５に示す。本例の拡大処理は、縮小処理用のフィルターを拡大処理用のフィルターに代えて、２値画像の例えば１（白）の画素領域を拡大させる処理のことをいう。図３５において、５２は上述した図３４と同一画素構成の１フレーム３＊３からなる３つのフレーム５２ａ，５２ｂ，５２ｃを持つ、３＊３＊３の画素構成となっている。この３次元縮小用マスク５１を３次元画像に適用し、３＊３＊３のマスク５２の内のどれか１つの画素が１のとき、中心画素Ｘ０に１を返し、画像を表示する。
【００７６】
図３２に戻り、まず、初期設定として以降の処理にて算出される分裂パラメータ（縮小処理の繰り返し回数）ｉをゼロ（ｉ＝０）とする（ステップＳ５１）。
【００７７】
次いで、円筒描画後のノイズが除去された画像Ｃ（図４参照）をラベリングし、ビア表示部分がギャップ部によって上下に分裂するか否かを判断する（ステップＳ５２）。この結果、上下に分裂したらステップＳ５７へ移行し、分裂しない場合はステップＳ５３へ移行する。
【００７８】
続いて、ｉ＝ｉ＋１とし、画像Ｃを１回縮小した画像Ｃ１を作成してステップＳ５４へ移行する。画像Ｃ１をラベリングし、ビア表示部分がギャップ部によって上下に分裂するか否かを判断する。この結果、上下に分裂したらステップＳ５７へ移行し、分裂しない場合はステップＳ５５へ移行する。
【００７９】
さらに、ｉ＝ｉ＋１とし、画像Ｃ１を縮小した画像Ｃ２を作成し（ステップＳ５５）、ステップＳ５６へ移行する。
【００８０】
画像Ｃ２をラベリングし、ビア表示部分がギャップ部によって上下に分裂するか否かを判断する。この結果、上下に分裂したらステップＳ５７へ移行し、分裂しない場合はステップＳ５３へ戻り、ラベリングしたときに導通体が分裂するまでさらに上述の縮小処理を繰り返す。
【００８１】
ＣＰＵ等の制御手段は、ビア表示部分がギャップ部によって上下に分裂するまで縮小処理を行い、分裂に要した縮小処理の繰り返し回数、つまり分裂パラメータｉを取得する。
【００８２】
図３３（Ａ）〜（Ｅ）は、図３２のフローチャートの繰り返し縮小処理の具体例を示すものであり、３次元ＣＴスキャンを行った多層基板の側面の２値化画像データを表す。図３３（Ａ）は例えば２層の基板４０ａ及び４０ｂが重ねられた状態の２値画像であり、画像Ｃ（図４参照）に相当するものである。図中、４０は配線パターンまたはビアからなる導通体、４１，４２は基板、４３は基板に設けたビア間のギャップ部に相当する。この図３３（Ａ）によればビア間にギャップ４３が存在することが見てとれる。この後にラベリングを行うが、この状態のギャップ４３は細くかつ途中で切れており、導通体４０の上下への分裂は起こっていない。
【００８３】
図３３（Ｂ）は、図３３（Ａ）の状態から縮小処理（通算１回目）を行った後の画像を示し、上述の画像Ｃ１に相当する。縮小処理をしたことにより先の図３Ａのギャップ部２３よりも若干太くなったギャップ部４４が形成されるが、まだ導通体２０を上下へ分裂するには至らない。
【００８４】
図３３（Ｃ）は、図３３（Ｂ）の状態から縮小処理（通算２回目）を行った後の画像を示し、上述の画像２に相当する。縮小処理をしたことにより先の図３３（Ｂ）のギャップ部４４よりもさらに太くなったギャップ部４５が形成されるが、まだ導通体４０を上下に分裂するには至らない。
【００８５】
図３３（Ｄ）は、図３３（Ｃ）の状態から縮小処理（通算３回目）を行った後の画像を示す。縮小処理をしたことにより先の図３３（Ｃ）のギャップ部４５よりさらに太くなったギャップ部４６が形成されるが、まだ導通体４０を上下に完全に分裂するには至っていない。
【００８６】
図３３（Ｅ）は、図３３（Ｄ）の状態からさらに縮小処理（通算４回目）を行った後の画像を示す。縮小処理をしたことにより先の図３３（Ｄ）のギャップ部４６よりさらに太くなったギャップ部が形成され、導通体と基板の表示部分が繋がったように見てとれる。ここで図３３（Ｆ）に示すようにラベリングを行い、導通体が２つの部位４８，４９に分裂されたことを確認する。この場合には、縮小処理４回で導通体が分裂したので、分裂パラメータｉ＝４と算出される。このようにして算出される分裂パラメータｉと、前述のギャップ部共通部分幅Ｌの値から、導通不良の解析を行う。
【００８７】
以下、図４ステップＳ９の多層基板のビアの導通不良の解析について説明する。本例では、上述の分裂パラメータｉの値に基づいて、ビア間の接合状態を判定する。例えば、ギャップ部の体積が大きい場合、２値画像の縮小処理及びラベリングの工程を繰り返すことにより、ビアの導通体部分が小さくなるとともにギャップ部が大きくなり、導通体部分は少ない縮小処理回数で上下に分裂してしまう。したがって、導通体部分が早く分裂する、つまり分裂パラメータiの値が小さい場合、接合状態があまりよくないといえる。これを利用して、例えば、分裂パラメータiに対して、導通不良の基準となるしきい値を設定しておき、算出された分裂パラメータがその設定値以下である場合、導通不良であると判定することができる。
【００８８】
また、補助パラメータとして円筒描画したビアの穴体積を計測し、小さい穴、いわゆるピンホールノイズをノイズ除去処理で消去している。大きい穴はそのままビア内に残り、分裂パラメータｉは小さくなる傾向にある。このように、ビアの穴体積を算出し、小さいものはノイズとして除去し、大きいものを分裂パラメータｉの計算過程に影響（２値画像に反映）させることで、上記分裂パラメータｉの精度が上がり、ビアの導通状態の良否判定の信頼性の向上に寄与する。
【００８９】
なお、本例はビアの穴体積の計測にあたり、ビアの３次元画像に基づいてビア本来の高さよりも高い円筒を描画し、円筒描画後のビアを使用して穴体積を計測するようにしている。したがって、ビア内部の穴のみならず、ビア間のギャップ部のすき間及びビアの表面にある欠けも穴として認識することができるようになっている。
【００９０】
また、積層されたビアの接合面についてビアが正しく積層されず積層方向に垂直な方向へのズレが大きいほど、ギャップ部共通部分幅Ｌの値は小さくなる。このギャップ部共通部分幅Ｌが小さいほど、分裂パラメータｉも小さくなる傾向にある。したがって、補助パラメータとしてギャップ部共通部分幅Ｌを算出し、分裂パラメータｉによる導通不良の解析に、ギャップ部共通部分幅Ｌの値を考慮することで、縮小処理の繰り返し回数による良否を補足判断することができるので、より正確な導通状態の良否判断が行える。
【００９１】
上述した実施の形態によれば、３次元画像処理用の３次元縮小、３次元ラベリング等の基本画像処理アルゴリズムを組み合わせて導通不良検査アルゴリズムを作成したので、処理がシンプルである。
【００９２】
また、２値画像を繰り返し縮小させ、ラベリングすることにより、導通体を２つの部位に分裂させ、分裂するまでの縮小の繰り返し回数（分裂パラメータ）により、不良の程度を定量化することができる。
【００９３】
また、アルゴリズムが繰り返し処理なので、ソフトウェア化、ハードウェア化が簡単であり、高速に実行できる。
【００９４】
またさらに、補助パラメータとして、穴体積及びギャップ部共通部分幅を計測することにより、導通状態の判断に対する信頼性がより向上する。また、これら補助パラメータは、いずれも簡単な処理で求められるため、ソフトウェア化、ハードウェア化が容易であり、高速に実行することができる。
【００９５】
なお、上述した実施の形態の例では、ラベリングの手法を利用してノイズ除去を行っているが、白黒反転処理をせずに拡大処理しその後縮小処理を行うことにより、同様に所定の大きさ以下のピンホールノイズを除去することは可能である。
【００９６】
また、上述例ではビアの内側に円筒描画を行うようにしたが、ビア以外の導通体にも適用し、その導通体より僅かに小さい３次元画像を描画して、導通体表面の欠けを穴として認識・表現することができる。すなわち、多層基板のビア部の導通不良検査だけでなく、例えば広く一般の電子部品の電極、コネクタ、接点等の接合部の導通不良検査に利用することができる。
【図面の簡単な説明】
【００９７】
【図１】ビアの説明に供する図である。
【図２】図１に示したビアの上面図及び側面図である。
【図３】本発明の一実施の形態によるＸ線検査装置の画像処理部の構成例を示すブロック図である。
【図４】本発明の一実施の形態による導通不良検査アルゴリズムを説明するフローチャートである。
【図５】本発明の一実施の形態による円筒描画の説明に供する図である。
【図６】本発明の一実施の形態の円筒描画による穴の概念を示す図である。
【図７】本発明の一実施の形態によるビアの認識及び円筒描画処理を示すフローチャートである。
【図８】本発明の一実施の形態によるギャップ検出用マスクの例を示す図である。
【図９】本発明の一実施の形態によるギャップ検出用マスクを用いた２値化処理の説明に供する図である。
【図１０】本発明の一実施の形態によるビアの２値化処理の説明に供する図である。
【図１１】本発明の一実施の形態による２値画像のラベリング例を示す図である。
【図１２】本発明の一実施の形態によるギャップの重心座標計算を説明する図である。
【図１３】本発明の一実施の形態による各ビアの中心Ｚ座標計算を説明する図である。
【図１４】本発明の一実施の形態による各ギャップのフェレ径計算の説明に供する図である。
【図１５】本発明の一実施の形態によるフェレ径（外接直方体）を表す図である。
【図１６】本発明の一実施の形態による２つのギャップ部面から挟まれるビアのＸ，Ｙ座標範囲計算の説明に供する図である。
【図１７】本発明の一実施の形態によるＸ，Ｙ座標範囲（ウィンドウ）を示す図である。
【図１８】本発明の一実施の形態による多層基板とビアを表した模式図である。
【図１９】本発明の一実施の形態による面積２値化しきい値の取得の説明に供する図である。
【図２０】本発明の一実施の形態による画像２値化処理（ヒストグラム）の説明図である。
【図２１】本発明の一実施の形態による円描画用のＸ，Ｙ座標計算の説明に供する図である。
【図２２】本発明の一実施の形態による円筒のＺ座標範囲計算を説明する図である。
【図２３】本発明の一実施の形態による円筒描画のイメージを示す図である。
【図２４】本発明の一実施の形態によるギャップ部穴体積計算結果例を示す図である。
【図２５】本発明の一実施の形態によるビア部穴体積算出処理を示すフローチャートである。
【図２６】本発明の一実施の形態によるギャップ部共通部分幅の計測の説明に供する図である。
【図２７】本発明の一実施の形態によるギャップ部穴体積としきい値の比較結果例を示す図である。
【図２８】本発明の一実施の形態によるデータ変換用テーブルを示す図である。
【図２９】本発明の一実施の形態によるノイズ除去後のビア２値画像を示す図である。
【図３０】本発明の一実施の形態によるビア部ピンホールノイズ除去処理を示すフローチャートである。
【図３１】本発明の一実施の形態によるビア部ピンホールノイズ除去の説明に供する図である。
【図３２】本発明の一実施の形態による分裂パラメータ測定処理を示すフローチャートである。
【図３３】本発明の一実施の形態による分裂パラメータ測定処理の説明に供する図である。
【図３４】本発明の一実施の形態による３次元縮小処理用マスクの説明に供する図である。
【図３５】本発明の一実施の形態による３次元拡大処理用マスクの説明に供する図である。
【符号の説明】
【００９８】
１，２，３，４…ビア、５…欠け、５ａ…穴（閉領域）、１１，１２，１３…ギャップ、１４，１５…ピンホールノイズ、２０，２１，２２…円筒、２５…フェレ径（外接直方体）、２６，２７…ウィンドウ、２８…多層基板、３１…ビア部、３２…導通体、３３,３４…ビア部を除く基板部分、３５…欠陥、３６…ピンホールノイズ、４０,４８,４９…導通体、４１,４２,４７…基板、４３,４４,４５,４６…ギャップ、５１…３次元縮小用マスク、５１ａ，５１ｂ，５１ｃ…３次元縮小用マスク（１フレーム）、１０５,１０６…画像メモリ、１０７…ディレーメモリ、１０９…縮小処理部、１１０…ラベリング部、Ｇ１，Ｇ２，Ｇ３，Ｇ４…ギャップ重心、Ｇ１１…ビア重心、Ｚ１１，Ｚ１２，Ｚ１３…ビアの中心Ｚ座標、Ｌ…ギャップ部共通部分幅
【図１】
2006064584.tif 000003
【図２】
2006064584.tif 000004
【図３】
2006064584.tif 000005
【図４】
2006064584.tif 000006
【図５】
2006064584.tif 000007
【図６】
2006064584.tif 000008
【図７】
2006064584.tif 000009
【図８】
2006064584.tif 000010
【図９】
2006064584.tif 000011
【図１０】
2006064584.tif 000012
【図１１】
2006064584.tif 000013
【図１２】
2006064584.tif 000014
【図１３】
2006064584.tif 000015
【図１４】
2006064584.tif 000016
【図１５】
2006064584.tif 000017
【図１６】
2006064584.tif 000018
【図１７】
2006064584.tif 000019
【図１８】
2006064584.tif 000020
【図１９】
2006064584.tif 000021
【図２０】
2006064584.tif 000022
【図２１】
2006064584.tif 000023
【図２２】
2006064584.tif 000024
【図２３】
2006064584.tif 000025
【図２４】
2006064584.tif 000026
【図２５】
2006064584.tif 000027
【図２６】
2006064584.tif 000028
【図２７】
2006064584.tif 000029
【図２８】
2006064584.tif 000030
【図２９】
2006064584.tif 000031
【図３０】
2006064584.tif 000032
【図３１】
2006064584.tif 000033
【図３２】
2006064584.tif 000034
【図３３】
2006064584.tif 000035
【図３４】
2006064584.tif 000036
【図３５】
2006064584.tif 000037