(57)【要約】【課題】基板間通信を誘導性結合によって実現する場合に、送信回路を簡潔にして、なおかつ低電圧駆動及び低消費電力を実現することができる電子回路を提供すること。【解決手段】送信データＴｘｄａｔａがローからハイになると、トランジスタＴ１はオフからオンになると共に、トランジスタＴ２はオンからオフになり、送信コイル１４には電流ＩＴが流れコンデンサ１５を充電する。コンデンサ１５が十分に充電されると電流ＩＴは止まり、結局、送信コイル１４には三角波形状のパルス電流が流れることになる。つぎに、送信データＴｘｄａｔａがハイからローになると、送信コイル１４には電流ＩＴが逆に流れコンデンサ１５を放電し、送信コイル１４には逆極性の三角波形状のパルス電流が流れることになる。逆極性のパルス電流を流すのにコンデンサ１５の放電を用いていて、電源電流を用いていないので、節電ができる。【選択図】図１
2006050354.tif 000002
【特許請求の範囲】
【請求項１】
送信信号に応じて第１基準電位又は第２基準電位を出力する選択回路と、該選択回路の出力と前記第１電位との間にコンデンサと基板上の配線により形成される送信コイルとを直列に接続して有する第１基板と、
基板上の配線により前記送信コイルと対応する位置に形成され前記送信コイルと誘導結合する受信コイルを有する第２基板と
を備えることを特徴とする電子回路。
【請求項２】
前記選択回路は、ＣＭＯＳ構造のトランジスタから成ることを特徴とする請求項１記載の電子回路。
【請求項３】
前記選択回路は、前記送信コイルが信号を送信していない間は送信コイルを開放することを特徴とする請求項１又は２記載の電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣ（Integrated Circuit）ベアチップやＰＣＢ（プリント基板）などの基板間の通信を好適に行うことができる電子回路に関する。
【背景技術】
【０００２】
本発明者らは、チップを３次元実装し、チップ間を誘導性結合により電気的に接続する方法によって、ＬＳＩ（Large Scale Integration）の１パッケージに複数のベアチップを封入するシステムインパッケージ（SiP）を実現することを提案している（特許文献１参照）。
【０００３】
図３は、先願発明の電子回路の構成を示す図である。この電子回路は、第１〜第３ＬＳＩチップ３１ａ〜３１ｃから成る。ＬＳＩチップが３層にスタックされ、３チップにまたがるバスを形成する例である。すなわち、３者間（３つのＬＳＩチップ間）で互いに通信可能な１つの通信チャネルを構成している。第１〜第３ＬＳＩチップ３１ａ〜３１ｃが縦に積まれ、各チップは接着剤で互いに固定されている。第１〜第３ＬＳＩチップ３１ａ〜３１ｃ上には、それぞれ、送信に用いる第１〜第３送信コイル３３ａ〜３３ｃが配線により形成され、また、それぞれ、受信に用いる第１〜第３受信コイル３５ａ〜３５ｃが配線により形成される。これら３ペアの送受信コイル３３、３５の開口の中心が一致するように、第１〜第３ＬＳＩチップ３１ａ〜３１ｃ上で配置されている。これにより、３ペアの送受信コイル３３、３５は誘導性結合を形成し、通信が可能となる。第１〜第３送信コイル３３ａ〜３３ｃにはそれぞれ第１〜第３送信回路３２ａ〜３２ｃが接続され、第１〜第３受信コイル３５ａ〜３５ｃにはそれぞれ第１〜第３受信回路３４ａ〜３４ｃが接続される。送受信コイル３３、３５は、プロセス技術の多層配線を利用し、通信に許される面積内で、３次元的に１回巻き以上のコイルとして実装される。送受信コイル３３、３５には、通信に最適な形状が存在し、最適なまき数、開口、線幅をとる必要がある。一般的に、送信コイル３３が受信コイル３５より小さい。
【０００４】
図４は、先願発明の電子回路に用いる送信回路の構成例を示す図である。この送信回路は、遅延バッファ４１、及びトランジスタＴ７〜Ｔ１０から成る。トランジスタＴ７とトランジスタＴ８、及び、トランジスタＴ９とトランジスタＴ１０がそれぞれＣＭＯＳ（Complementary Metal Oxide Semiconductor）構造のインバータを形成して、バッファとして機能し、送信コイル４２を駆動する。入力される送信データＴｘｄａｔａがローからハイになると、トランジスタＴ７、Ｔ８で反転して送信コイル４２に電流ＩＴを流し、遅延バッファ４１で遅延されて、トランジスタＴ９、Ｔ１０で反転して送信コイル４２の電流ＩＴを止める。これにより送信コイル４２に三角波形状のパルス電流を流す。送信データＴｘｄａｔａがハイからローになると、送信コイル４２に逆極性の三角波形状のパルス電流を流す。
【特許文献１】特願２００４−０３７２４２
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、上記の送信回路の場合には、送信コイル４２に三角波形状のパルス電流を流すために送信コイル４２の両端にバッファを接続して、更にそれらを時間的にずらして動作させるための遅延バッファ４１を設けているために、回路規模が大きく、更に回路規模が大きいためにそれらの回路で消費される電力も大きくなってしまう。
【０００６】
また、受信コイルにおける起電力を大きくするためには送信コイル４２に流すパルス電流を直線状にすることが望ましいのであるが、送信コイル４２のインダクタンスによる遅延効果によって流すパルス電流がなだらかになってしまい、結果として送信回路には高電圧の電源が必要になる。
【０００７】
本発明は、上記問題点に鑑み、基板間通信を誘導性結合によって実現する場合に、送信回路を簡潔にして、なおかつ低電圧駆動及び低消費電力を実現することができる電子回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の電子回路は、送信信号に応じて第１基準電位又は第２基準電位を出力する選択回路と、該選択回路の出力と前記第１電位との間にコンデンサと基板上の配線により形成される送信コイルとを直列に接続して有する第１基板と、基板上の配線により前記送信コイルと対応する位置に形成され前記送信コイルと誘導結合する受信コイルを有する第２基板とを備える。
【０００９】
また、前記選択回路は、ＣＭＯＳ構造のトランジスタから成ることで、消費電力を少なくし、動作を高速にすることができる。
【００１０】
また、前記選択回路は、前記送信コイルが信号を送信していない間は送信コイルを開放することで、閉じた送信コイルが他の基板から受信中の磁束の変化に対して干渉することを抑止することができる。
【発明の効果】
【００１１】
本発明によれば、基板間通信を誘導性結合によって実現する場合に、送信回路を簡潔にして、なおかつ低電圧駆動及び低消費電力を実現することができる。
【発明を実施するための最良の形態】
【００１２】
以下、添付図面を参照しながら本発明を実施するための最良の形態について詳細に説明する。
【００１３】
図１は、本発明の実施例による電子回路における送信回路の構成を示す図である。この送信回路は、ＮＯＴ１１、ＮＡＮＤ１２、ＮＯＲ１３、トランジスタＴ１、Ｔ２、及びコンデンサ１５から成り、送信コイル１４を駆動する。トランジスタＴ１、Ｔ２は、従来技術として説明したトランジスタＴ７、Ｔ８と同一のものであり詳しい説明は省略する。信号Ｔｘ／バー（Ｒｘ）は、この通信チャネルに関してこのチップが送信していない時には受信しているものであることを想定して、送信している時にはハイ、受信している時にはローである信号である。これによりこのチップが送信していない時（この実施例では、すなわち、受信している時）には、信号Ｔｘ／バー（Ｒｘ）はローであるので、ＮＯＴ１１の出力はハイ、ＮＡＮＤ１２の出力はハイ、ＮＯＲ１３の出力はローとなって、トランジスタＴ１、Ｔ２をオフにして、送信コイル１４を開放状態にする。これにより閉じた送信コイル１４が、受信中の磁束の変化に対して干渉することを抑止する。コンデンサ１５はＭＯＳトランジスタの容量性を用いることで、簡易に製造することができる。送信の時、すなわち、Ｔｘ／バー（Ｒｘ）がハイである時に、入力される送信データＴｘｄａｔａがローからハイになると、トランジスタＴ１はオフからオンになると共に、トランジスタＴ２はオンからオフになり、送信コイル１４には電流ＩＴが流れコンデンサ１５を充電する。コンデンサ１５が十分に充電されると電流ＩＴは止まり、結局、送信コイル１４には三角波形状のパルス電流が流れることになる。つぎに、送信データＴｘｄａｔａがハイからローになると、トランジスタＴ１はオンからオフになると共に、トランジスタＴ２はオフからオンになり、送信コイル１４には電流ＩＴが逆に流れコンデンサ１５を放電する。コンデンサ１５が十分に放電されると電流ＩＴは止まり、送信コイル１４には逆極性の三角波形状のパルス電流が流れることになる。この実施例の場合、逆極性のパルス電流を流すのにコンデンサ１５の放電を用いていて、電源電流を用いていないので、節電ができる。また、遅延バッファ４１を割愛でき、送信コイル１４を駆動する２つのバッファ（Ｔ７〜Ｔ１０）を１つ（Ｔ１、Ｔ２）にできるので、さらに節電ができる。また、コイルを介してコンデンサを充放電する場合の充放電電流は線形性がよいので、小さな電流で送信コイル１４から大きな信号を送信することができ、この点でも節電ができると共に低電圧駆動ができる。
【００１４】
図２は、各部の電圧及び電流を示す図である。送信回路２１、送信コイル２２、受信コイル２３、受信回路２４、及び電流計２５において、図２(a)は従来の送信回路の場合の、そして、図２(b)は本実施例の場合の、送信回路２１の入力である送信データＴｘｄａｔａ、送信コイル２２の電流ＩＴ、受信コイル２３間の電圧ＶＲ、及び送信回路２１に流れる電源電流ＩＳＳを示す。送信データＴｘｄａｔａがローからハイになった後、従来の図２(a)では電流ＩＴがゆるやかに立ち上がり、ゆるやかに立ち下がるのに対して、本実施例の図２(b)では直線的に立ち上がり、直線的に立ち下がるため、小さな電流ＩＴで済む。それでも、従来の図２(a)と比べて本実施例の図２(b)では、受信コイル２３間の電圧ＶＲのピーク値が大きく、送信回路２１の電源電流ＩＳＳの量は極めて少なくて済むことが分かる。送信データＴｘｄａｔａがハイからローになった場合には、従来の図２(a)と比べて本実施例の図２(b)では、送信回路２１の電源電流ＩＳＳの量がほとんどないことが分かる。
【００１５】
以上のとおり、本実施例の場合には、(1).送信データＴｘｄａｔａがハイからローになった場合に送信回路２１の電源電流をほとんど流さず、(2).送信コイル２２に流れる電流の線形性がよく、(3).回路規模が小さいために更に節電できる。
【００１６】
なお、本発明は上記実施例に限定されるものではない。
【００１７】
ＮＯＴ１１、ＮＡＮＤ１２、及びＮＯＲ１３は、閉じた送信コイル１４が他の基板から受信中の磁束の変化に対して干渉することを抑止するためのものであるので、これを問題としなければ割愛することができる。
【００１８】
トランジスタＴ１、Ｔ２は、送信コイル１４の一端を２つの電位に選択的に接続する選択回路の構成の例を示したもので、この選択回路の機能を有する他の任意の回路を用いることができる。
【００１９】
送信コイル１４とコンデンサ１５とは直列に接続されていれば、その位置を入れ換えても構わない。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施例による電子回路における送信回路の構成を示す図である。
【図２】各部の電圧及び電流を示す図である。
【図３】先願発明の電子回路の構成を示す図である。
【図４】先願発明の電子回路に用いる送信回路の構成例を示す図である。
【符号の説明】
【００２１】
１１  ＮＯＴ
１２  ＮＡＮＤ
１３  ＮＯＲ
１４  送信コイル
１５  コンデンサ
２１  送信回路
２２  送信コイル
２３  受信コイル
２４  受信回路
２５  電流計
３１  ＬＳＩチップ
３２  送信回路
３３  送信コイル
３４  受信回路
３５  受信コイル
４１  遅延バッファ
４２  送信コイル
Ｔ１、Ｔ２、Ｔ７〜Ｔ１０  トランジスタ
Ｔｘｄａｔａ  送信データ
【図１】
2006050354.tif 000003
【図２】
2006050354.tif 000004
【図３】
2006050354.tif 000005
【図４】
2006050354.tif 000006