(57)【要約】【課題】メモリへの誤書き込み等を完全に防止することのできる半導体装置を提供する。【解決手段】電気的に書き込み可能なメモリ９ｂを有する半導体装置１００であって、当該半導体装置１００における電源端子３または出力端子５が、メモリ９ｂへの書き込み電圧供給端子を兼ねると共に、前記書き込み電圧供給端子とメモリ９ｂを結ぶ書き込み電圧供給ラインＬＮ１に、ヒューズ４０が挿入されてなる半導体装置とする。【選択図】        図１
2006210723.tif 000002
【特許請求の範囲】
【請求項１】
電気的に書き込み可能なメモリを有する半導体装置であって、
当該半導体装置における電源端子または出力端子が、前記メモリへの書き込み電圧供給端子を兼ねると共に、
前記書き込み電圧供給端子と前記メモリを結ぶ書き込み電圧供給ラインに、ヒューズが挿入されてなることを特徴とする半導体装置。
【請求項２】
前記ヒューズが、薄膜抵抗からなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記薄膜抵抗が、シリコン−クロム（Ｓｉ−Ｃｒ）合金、ポリシリコン（Ｐｏｌｙ−Ｓｉ）、チタンタングステン（ＴｉＷ）またはアルミニウム（Ａｌ）配線材料からなることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記メモリが、ＥＰＲＯＭまたはＥＥＰＲＯＭであることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項５】
前記書き込み電圧供給ラインにおける前記ヒューズと前記メモリの間の位置に、前記ヒューズの電気的断線手段が配置されてなることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
【請求項６】
前記ヒューズの電気的断線手段が、前記書き込み電圧供給ラインとグランドの間に挿入されたトランジスタであることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記ヒューズの電気的断線手段が、前記書き込み電圧供給ラインとグランドの間に挿入されたツェナーダイオードであることを特徴とする請求項５に記載の半導体装置。
【請求項８】
前記書き込み電圧供給ラインにおける前記ヒューズと前記メモリの間の位置に、前記ヒューズの断線確認手段が配置されてなることを特徴とする請求項１乃至７のいずれか一項に記載の半導体装置。
【請求項９】
前記ヒューズの断線確認手段が、前記書き込み電圧供給ラインとグランドの間に挿入された抵抗であることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記半導体装置が、センサ回路を搭載した半導体装置であることを特徴とする請求項１乃至９のいずれか一項に記載の半導体装置。
【請求項１１】
前記センサ回路が、トリミング値を用いてセンサ素子への供給電圧の調整および前記センサ素子の出力信号の調整の少なくとも一方を行い、前記センサ素子の出力信号に応じた検出信号を前記出力端子から出力するセンサ信号処理回路と、
前記出力端子に入力される電圧と通常動作時に前記電源端子に印加される電源電圧よりも高い電圧範囲内において設定された所定の基準電圧との比較に基づいて、トリミング動作状態への移行信号を生成するとともに前記出力端子に入力される電圧信号からデータを分離するデータ分離回路と、
前記データ分離回路で分離されたデータのうち前記センサ信号処理回路によって行われる調整の調整量を決定するトリミング値に対応したトリミングデータを一時的に保持する保持回路および当該保持回路に保持されたトリミングデータを記憶可能な前記メモリを有し、前記電源端子に与えられる書き込み電圧を用いて前記保持回路に保持されたトリミングデータを前記メモリに書き込むとともに、前記通常動作時において、前記保持回路に保持されたトリミングデータと前記メモリに記憶されたトリミングデータの何れかを選択しそれに対応したトリミング値を生成して前記センサ信号処理回路に出力するトリミング値制御回路とを備えていることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
前記半導体装置が、車載用の半導体装置であることを特徴とする請求項１乃至１１のいずれか一項に記載の半導体装置。
【請求項１３】
電気的に書き込み可能なメモリを有する半導体装置であって、
当該半導体装置が、前記メモリへの書き込み電圧供給端子を有すると共に、
前記書き込み電圧供給端子と前記メモリを結ぶ書き込み電圧供給ラインに、ヒューズが挿入されてなることを特徴とする半導体装置。
【請求項１４】
前記ヒューズが、薄膜抵抗からなることを特徴とする請求項１３に記載の半導体装置。
【請求項１５】
前記薄膜抵抗が、シリコン−クロム（Ｓｉ−Ｃｒ）合金、ポリシリコン（Ｐｏｌｙ−Ｓｉ）、チタンタングステン（ＴｉＷ）またはアルミニウム（Ａｌ）配線材料からなることを特徴とする請求項１４に記載の半導体装置。
【請求項１６】
前記メモリが、ＥＰＲＯＭまたはＥＥＰＲＯＭであることを特徴とする請求項１３乃至１５のいずれか一項に記載の半導体装置。
【請求項１７】
前記書き込み電圧供給ラインにおける前記ヒューズと前記メモリの間の位置に、前記ヒューズの電気的断線手段が配置されてなることを特徴とする請求項１３乃至１６のいずれか一項に記載の半導体装置。
【請求項１８】
前記ヒューズの電気的断線手段が、前記書き込み電圧供給ラインとグランドの間に挿入されたトランジスタであることを特徴とする請求項１７に記載の半導体装置。
【請求項１９】
前記ヒューズの電気的断線手段が、前記書き込み電圧供給ラインとグランドの間に挿入されたツェナーダイオードであることを特徴とする請求項１７に記載の半導体装置。
【請求項２０】
前記書き込み電圧供給ラインにおける前記ヒューズと前記メモリの間の位置に、前記ヒューズの断線確認手段が配置されてなることを特徴とする請求項１３乃至１９のいずれか一項に記載の半導体装置。
【請求項２１】
前記ヒューズの断線確認手段が、前記書き込み電圧供給ラインとグランドの間に挿入された抵抗であることを特徴とする請求項２０に記載の半導体装置。
【請求項２２】
前記半導体装置が、センサ回路を搭載した半導体装置であることを特徴とする請求項１３乃至２１のいずれか一項に記載の半導体装置。
【請求項２３】
前記半導体装置が、車載用の半導体装置であることを特徴とする請求項１３乃至２２のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気的に書き込み可能なメモリを有する半導体装置に関する。
【背景技術】
【０００２】
電気的に書き込み可能なメモリを有する半導体装置が、例えば、特開２００２−２５２４４号公報（特許文献１）に開示されている。
【０００３】
特許文献１に開示された半導体装置は、実装基板上で、半導体記憶素子（メモリ）の各入力端子と外部接続端子との間および半導体記憶素子の各入出力端子と外部接続端子との間に、所定の周波数帯域のみを通過させるフィルタ素子を挿入することにより、半導体記憶素子に入力される信号の余分な周波数成分をカットするものである。
【特許文献１】特開２００２−２５２４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示された半導体装置は、半導体記憶素子への配線途中にフィルタを設けて、半導体記憶素子に入力される信号の波形を安定した良質な波形にして、半導体記憶素子の誤動作を防止するものである。しかしながら、例えば車載用の半導体装置への適用を考えた場合、自動車ノイズは数ｍＳといった低周波まで存在するので、フィルタが大きくなって、チップ内の素子で回路定数が設計出来ないといった問題がある。
【０００５】
図６に、車載用の半導体装置であって、電気的に書き込み可能なメモリを有する別の半導体装置９０を示す。図６は、半導体装置９０に搭載された、トリミング回路を内蔵したＣＭＯＳセンサ回路の電気的構成を示す図である。
【０００６】
図６に示す半導体装置９０のセンサ回路１は、アナログ回路部６、制御信号分離回路部７、ロジック回路部８およびトリミング電圧制御回路部９から構成されている。このセンサ回路１には、物理量センサ例えばピエゾ素子をブリッジ状に配置して構成されたセンサ素子２が接続されている。センサ回路１は、通常動作状態において、センサ素子２からの出力信号に応じた電圧（検出信号に相当）をセンサ出力として出力端子５から出力するようになっている。
【０００７】
また、センサ回路１は、センサ素子２における感度調整、オフセット調整、オフセット温度特性調整等の電気トリミング（以下、単にトリミングと称す）を行うトリミング回路を備えている。出力端子５は、上記通常動作状態ではセンサ出力端子として機能する一方、上記トリミングを行うトリミング動作状態ではトリミングデータ等の入力端子として機能するようになっている。
【０００８】
センサ回路１への電源供給は、電源端子３，４を介して行われる。これら電源端子３，４は、通常動作状態においてはセンサ回路１の駆動用電圧Ｖｃｃの供給端子として機能し、トリミング動作状態においてはセンサ回路１の駆動用電圧Ｖｃｃまたはメモリヘの書き込み電圧ＶＰＰの供給端子として機能するようになっている。なお、センサ回路１は、これら３つの端子３，４，５のみを備え、トリミング用の専用端子は備えていない。
【０００９】
図６のセンサ回路１におけるトリミング電圧制御回路部９は、アドレスデコーダ、入出力コントローラ、ラッチ（保持回路に相当）９ａ、ＥＰＲＯＭからなるメモリ９ｂ（不揮発性メモリ）およびＤ／Ａコンバータから構成されている。
【００１０】
トリミング動作状態において、ロジック回路部８から送られたトリミングデータは、まずラッチ９ａに保持され、書き込みモード（書込動作モードに相当）に設定されるとラッチ９ａの保持データがメモリに書き込まれるようになっている。この場合の書き込み電圧ＶＰＰは、電源端子３からフィルタ１７、書き込み電圧供給ラインＬＮ１、ロジック回路部８を介してトリミング電圧制御回路部９に与えられるようになっている。
【００１１】
以上示したように、図６のセンサ回路１を持つ半導体装置９０は、電気的に書き込み可能なメモリ（ＥＰＲＯＭ）９ｂを有する半導体装置であって、トリミング用の専用端子は備えておらず、３つの端子３，４，５のみからなる小型化された低コストの半導体装置となっている。尚、この半導体装置９０については、特許出願中（特願２００４−２５２２８２）である。
【００１２】
一方、図６の小型化された半導体装置９０を自動車に搭載して用いる場合には、以下に示すような問題がある。自動車のようなノイズ環境においては、電源端子や出力端子には通常動作電圧値以上の電圧が過渡的に加わる事が多くある。図６の小型化された半導体装置９０では、出力端子５がトリミングデータ（リセット信号Ｓｒ、クロック信号Ｓｃ、データ信号Ｓｄ）等の入力端子として機能するようになっており、電源端子３，４がメモリ９ｂヘの書き込み電圧ＶＰＰの供給端子として機能するようになっている。このため、これら３つの端子３，４，５に上記の過渡的な電圧が印加されると、メモリ９ｂに誤書き込み（ＥＥＰＲＯＭでは消去）されて、データが変わってしまう可能性がある。
【００１３】
この誤書き込み等を防止するため、通常、ＭＯＳ型トランジスタによるスイッチをメモリ９ｂへの回路に挿入して、トリミング時以外はメモリ９ｂへの回路を切る設計が行われている。しかしながらこの場合にも、ＭＯＳ型トランジスタのＰＮ接合部を組み合わせた寄生素子が存在するため、その接合容量により過渡的な電流が流れて、厳しいノイズ環境においてはメモリ９ｂへの誤書き込み等を完全に防止することはできない。
【００１４】
そこで本発明は、電気的に書き込み可能なメモリを有する半導体装置であって、メモリへの誤書き込み等を完全に防止することのできる半導体装置を提供することを目的としている。
【課題を解決するための手段】
【００１５】
請求項１に記載の発明は、電気的に書き込み可能なメモリを有する半導体装置であって、当該半導体装置における電源端子または出力端子が、前記メモリへの書き込み電圧供給端子を兼ねると共に、前記書き込み電圧供給端子と前記メモリを結ぶ書き込み電圧供給ラインに、ヒューズが挿入されてなることを特徴としている。
【００１６】
上記半導体装置は、電気的に書き込み可能なメモリを有するため、当該半導体装置の製造後に前記メモリに必要なデータを書き込んで、当該半導体装置の電気特性を好適に調整することができる。一方、上記半導体装置では、メモリへの必要な書き込み終了後、書き込み電圧供給ラインに挿入されたヒューズを用いて、メモリへの書き込み回路を物理的に断線させることができる。これにより、当該半導体装置の動作中に、ノイズが乗り易い電源端子または出力端子に過渡的な電圧が印加された場合であっても、メモリへの誤書き込み（誤消去）を完全に防止することができる。
【００１７】
請求項２と３に記載のように、前記ヒューズには、例えば、シリコン−クロム（Ｓｉ−Ｃｒ）合金、ポリシリコン（Ｐｏｌｙ−Ｓｉ）、チタンタングステン（ＴｉＷ）またはアルミニウム（Ａｌ）配線材料等からなる薄膜抵抗を用いることができる。これらの材料は、半導体装置の製造工程において通常用いられる材料であり、これによって、ヒューズ追加による当該半導体装置の製造コスト増を抑制することができる。
【００１８】
請求項４に記載のように、前記電気的に書き込み可能なメモリには、例えば、ＥＰＲＯＭ（Erasable Programmable Read-Only Memory）があり、また、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read-Only Memory）であってもよい。
【００１９】
請求項５に記載のように、上記半導体装置においては、前記書き込み電圧供給ラインにおける前記ヒューズと前記メモリの間の位置に、前記ヒューズの電気的断線手段が配置されてなることが好ましい。このヒューズの電気的断線手段としては、請求項６と７に記載のように、前記書き込み電圧供給ラインとグランドの間に挿入されたトランジスタであってもよいし、ツェナーダイオードであってもよい。これらの電気的断線手段を用いることで、メモリへの必要な書き込み終了後、前記ヒューズを容易に切断することができる。
【００２０】
また、請求項８に記載のように、上記半導体装置においては、前記書き込み電圧供給ラインにおける前記ヒューズと前記メモリの間の位置に、前記ヒューズの断線確認手段が配置されてなることが好ましい。このヒューズの断線確認手段としては、請求項９に記載のように、前記書き込み電圧供給ラインとグランドの間に挿入された抵抗とすることができる。この抵抗の両端電圧をチェックすることにより、前記ヒューズが確実に断線できているか否かを確認することができる。
【００２１】
請求項１０に記載のように、上記半導体装置は、電気的に書き込み可能なメモリを有し、当該半導体装置の製造後にメモリに必要なデータを書き込んで電気特性を好適に調整することができるため、圧力、加速度、回転角等のセンサ回路を搭載した半導体装置として好適である。
【００２２】
請求項１１に記載のように、前記センサ回路は、例えば、トリミング値を用いてセンサ素子への供給電圧の調整および前記センサ素子の出力信号の調整の少なくとも一方を行い、前記センサ素子の出力信号に応じた検出信号を前記出力端子から出力するセンサ信号処理回路と、前記出力端子に入力される電圧と通常動作時に前記電源端子に印加される電源電圧よりも高い電圧範囲内において設定された所定の基準電圧との比較に基づいて、トリミング動作状態への移行信号を生成するとともに前記出力端子に入力される電圧信号からデータを分離するデータ分離回路と、前記データ分離回路で分離されたデータのうち前記センサ信号処理回路によって行われる調整の調整量を決定するトリミング値に対応したトリミングデータを一時的に保持する保持回路および当該保持回路に保持されたトリミングデータを記憶可能な前記メモリを有し、前記電源端子に与えられる書き込み電圧を用いて前記保持回路に保持されたトリミングデータを前記メモリに書き込むとともに、前記通常動作時において、前記保持回路に保持されたトリミングデータと前記メモリに記憶されたトリミングデータの何れかを選択しそれに対応したトリミング値を生成して前記センサ信号処理回路に出力するトリミング値制御回路とを備えているように構成することができる。
【００２３】
請求項１２に記載のように、上記半導体装置は、ノイズが乗り易い電源端子または出力端子に過渡的な電圧が印加された場合であってもメモリへの誤書き込み等を完全に防止することができため、厳しいノイズ環境で使用される車載用の半導体装置に好適である。
【００２４】
以上の請求項１〜１２に記載した半導体装置は、電源端子または出力端子がメモリへの書き込み電圧供給端子を兼ねた小型・低コストの半導体装置であり、ノイズが乗り易い電源端子または出力端子とメモリを結ぶ書き込み電圧供給ラインにヒューズを挿入して、メモリへの誤書き込み等を完全に防止するものである。
【００２５】
しかしながら、書き込み電圧供給ラインにヒューズを挿入し、メモリへの誤書き込み等を完全に防止する上記半導体装置は、請求項１３〜２３に記載した半導体装置のように、調整用の専用端子を備えた半導体装置にも拡張して適用することができる。尚、請求項１３〜２３に記載の半導体装置により得られる効果は、請求項１〜１２に記載の半導体装置と同様であり、その説明は省略する。
【発明を実施するための最良の形態】
【００２６】
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
【００２７】
図１は、本発明の半導体装置の一例で、半導体装置１００の回路を模式的に示す図である。尚、図１の半導体装置１００の回路において、図６の半導体装置９０と回路と同様の部分については同じ符号を付した。
【００２８】
図１の半導体装置１００は、図６に示した半導体装置９０と類似の車載用の半導体装置である。即ち、図１に示す半導体装置１００のセンサ回路１は、アナログ回路部６、制御信号分離回路部７、ロジック回路部８およびトリミング電圧制御回路部９から構成されている。このセンサ回路１には、物理量センサ例えばピエゾ素子をブリッジ状に配置して構成されたセンサ素子２が接続されている。センサ回路１は、通常動作状態において、センサ素子２からの出力信号に応じた電圧（検出信号に相当）をセンサ出力として出力端子５から出力するようになっている。
【００２９】
また、センサ回路１は、センサ素子２における感度調整、オフセット調整、オフセット温度特性調整等の電気トリミング（以下、単にトリミングと称す）を行うトリミング回路を備えている。出力端子５は、上記通常動作状態ではセンサ出力端子として機能する一方、上記トリミングを行うトリミング動作状態ではトリミングデータ等の入力端子として機能するようになっている。
【００３０】
センサ回路１への電源供給は、電源端子３，４を介して行われる。これら電源端子３，４は、通常動作状態においてはセンサ回路１の駆動用電圧Ｖｃｃの供給端子として機能し、トリミング動作状態においてはセンサ回路１の駆動用電圧Ｖｃｃまたはメモリヘの書き込み電圧ＶＰＰの供給端子として機能するようになっている。なお、センサ回路１は、これら３つの端子３，４，５のみを備え、トリミング用の専用端子は備えていない。
【００３１】
図１のセンサ回路１におけるトリミング電圧制御回路部９は、アドレスデコーダ、入出力コントローラ、ラッチ（保持回路に相当）９ａ、ＥＰＲＯＭからなるメモリ９ｂ（不揮発性メモリ）およびＤ／Ａコンバータから構成されている。
【００３２】
トリミング動作状態において、ロジック回路部８から送られたトリミングデータは、まずラッチ９ａに保持され、書き込みモード（書込動作モードに相当）に設定されるとラッチ９ａの保持データがメモリに書き込まれるようになっている。この場合の書き込み電圧ＶＰＰは、電源端子３からフィルタ１７、書き込み電圧供給ラインＬＮ１、ロジック回路部８を介してトリミング電圧制御回路部９に与えられるようになっている。
【００３３】
上記説明を言い換えれば、各回路部においては、以下の処理が実施される。
【００３４】
アナログ回路部（センサ信号処理回路）６においては、トリミング値を用いてセンサ素子２への供給電圧の調整およびセンサ素子２の出力信号の調整の少なくとも一方を行い、センサ素子２の出力信号に応じた検出信号を出力端子５から出力する。
【００３５】
制御信号分離回路部（データ分離回路）７においては、出力端子５に入力される電圧と、通常動作時に電源端子３に印加される電源電圧Ｖｃｃよりも高い電圧範囲内において設定された所定の基準電圧ＶＰＰとの比較に基づいて、トリミング動作状態への移行信号を生成するとともに、出力端子５に入力される電圧信号からデータを分離する。
【００３６】
トリミング電圧制御回路部（トリミング値制御回路部）９においては、データ分離回路７で分離されたデータのうち、センサ信号処理回路６によって行われる調整の調整量を決定するトリミング値に対応したトリミングデータを一時的に保持する保持回路（ラッチ）９ａおよび保持回路９ａに保持されたトリミングデータを記憶可能なメモリ９ｂを有し、電源端子３に与えられる書き込み電圧ＶＰＰを用いて、保持回路９ａに保持されたトリミングデータをメモリ９ｂに書き込むとともに、通常動作時において、保持回路９ａに保持されたトリミングデータとメモリ９ｂに記憶されたトリミングデータの何れかを選択し、それに対応したトリミング値を生成して、センサ信号処理回路６に出力する。
【００３７】
以上までの説明は、図６に示した半導体装置９０と同様の部分である。
【００３８】
一方、図１の半導体装置１００は、図６に示した半導体装置９０と異なり、書き込み電圧ＶＰＰの供給端子である電源端子３とメモリ９ｂを結ぶ書き込み電圧供給ラインＬＮ１に、ヒューズ４０が挿入されている。
【００３９】
図６に示す半導体装置９０では、自動車に搭載してノイズ環境で使用した場合、３つの端子３，４，５に通常動作電圧値以上の過渡的な電圧が印加されると、メモリ９ｂに誤書き込み（ＥＥＰＲＯＭでは消去）されて、データが変わってしまう可能性があった。これに対して、図１の半導体装置１００では、センサ２の調整時においてメモリ９ｂへの必要な書き込み終了後、書き込み電圧供給ラインＬＮ１に挿入されたヒューズを４０用いて、メモリ９ｂへの書き込み回路を物理的に断線させることができる。これにより、半導体装置１００の動作中に、ノイズが乗り易い電源端子３，４および出力端子５に過渡的な電圧が印加された場合であっても、メモリ９ｂへの誤書き込み（誤消去）を完全に防止することができる。
【００４０】
尚、ヒューズ４０は、寄生素子ができない材料であればよいが、例えば、シリコン−クロム（Ｓｉ−Ｃｒ）合金、ポリシリコン（Ｐｏｌｙ−Ｓｉ）、チタンタングステン（ＴｉＷ）またはアルミニウム（Ａｌ）配線材料等からなる薄膜抵抗を用いることができる。これらの材料は、電気的に溶断可能な材料であり、半導体装置の製造工程において通常用いられる材料で、これによってヒューズ４０の追加による半導体装置１００の製造コスト増を抑制することができる。
【００４１】
図２は、本発明における別の半導体装置の例で、半導体装置１０１の回路を模式的に示す図である。
【００４２】
図２に示す半導体装置１０１の回路は、図中の破線で囲ったセンサ２０を動作させるためのセンサ回路である。センサ２０は図２のセンサ回路と同じ基板に形成されていもよいし、別基板に形成されていてもよい。また、半導体装置１０１のセンサ回路は、センサ２０の信号を増幅するアナログ回路６０ａ、センサ２０の特性ばらつきを補正するためのＤ／Ａコンバータ（ＤＡＣ）８０、電気的に書き込み可能なメモリ（ＥＰＲＯＭ）１０、制御回路９０および信号分離回路７０等で構成されている。半導体装置１０１では、通常動作状態において、電源端子３０より動作電圧Ｖｃｃを印加し、出力端子５０より電圧信号Ｖｏｕｔを出力する。
【００４３】
図２に示す半導体装置１０１も、図１に示す半導体装置１００と同様に、電気的に書き込み可能なメモリ（ＥＰＲＯＭ）１０を有する半導体装置であり、半導体装置１０１における電源端子３０は、メモリ１０への書き込み電圧ＶＰＰの供給端子を兼ねている。また、書き込み電圧供給端子である電源端子３０とメモリ１０を結ぶ書き込み電圧供給ラインＬＮ２には、ヒューズ４１が挿入されている。
【００４４】
図２の半導体装置１０１では、センサ２０の素子特性の調整には、出力端子５０よりクロック、データ等の制御信号を入力したのち、電源端子３０の電圧をＶｃｃからＶＰＰに上げて、メモリ（ＥＰＲＯＭ）１０への書き込みを行う。
【００４５】
図２の半導体装置１０１では、図１の半導体装置１００と異なり、書き込み電圧供給ラインＬＮ２におけるヒューズ４１とメモリ１０の間の位置に、ヒューズ４１の電気的断線手段が配置されている。半導体装置１０１の電気的断線手段は、書き込み電圧供給ラインＬＮ２とグランドの間に挿入されたトランジスタ４１ａからなるヒューズカット用ドライバである。半導体装置１０１では、メモリ１０への書き込み終了後、トランジスタ４１ａのＯＮ信号を出力端子５０より入力し、書き込み電圧供給ラインＬＮ２とグランドの間に大きな電流を流して、ヒューズ４１をカットする。このように、書き込み電圧供給ラインＬＮ２におけるヒューズ４１とメモリ１０の間の位置で、書き込み電圧供給ラインＬＮ２とグランドの間に挿入されたトランジスタ４１ａを用いることで、メモリ１０への必要な書き込み終了後、ヒューズ４１を容易に切断することができる。
【００４６】
図２の半導体装置１０１も、図１の半導体装置１００と同様に、電気的に書き込み可能なメモリ１０を有するため、半導体装置１０１の製造後にメモリ１０に必要なデータを書き込んで、当該半導体装置１０１（センサ２０）の電気特性を好適に調整することができる。また、上記半導体装置１０１では、メモリ１０への必要な書き込み終了後、書き込み電圧供給ラインＬＮ２に挿入されたヒューズ４１を用いて、メモリ１０への書き込み回路を物理的に断線させることができる。これにより、半導体装置１０１の動作中にノイズが乗り易い電源端子３０に過渡的な電圧が印加された場合であっても、メモリ１０への誤書き込み等を完全に防止することができる。
【００４７】
図３は、別の半導体装置１０２の回路を模式的に示す図である。図３の半導体装置１０２における回路は、図２の半導体装置１０１と類似の回路構成となっているが、ヒューズ４２の電気的断線手段として、ツェナーダイオード４２ａが用いられている点で異なっている。尚、図３の半導体装置１０２の回路において、図２の半導体装置１０１と回路と同様の部分については同じ符号を付して、その説明を省略する。
【００４８】
図３の半導体装置１０２においてヒューズ４２の電気的断線手段として用いられるツェナーダイオード４２ａは、図２の半導体装置１０１におけるトランジスタ４１ａと同様に、書き込み電圧供給ラインＬＮ２におけるヒューズ４２とメモリ１０の間の位置で、書き込み電圧供給ラインＬＮ２とグランドの間に挿入配置されている。半導体装置１０２では、メモリ１０への書き込み終了後、電源端子３０にツェナーダイオード４２ａのクランプツェナー電圧より高い電圧Ｖｃｕｔを印加し、ヒューズ４２に大きな電流を流し込んで溶断させる。このように、書き込み電圧供給ラインＬＮ２におけるヒューズ４２とメモリ１０の間の位置で、書き込み電圧供給ラインＬＮ２とグランドの間に挿入されたツェナーダイオード４２ａによっても、メモリ１０への必要な書き込み終了後、ヒューズ４２を容易に切断することができる。
【００４９】
図４は、別の半導体装置１０３の回路を模式的に示す図である。図４の半導体装置１０３における回路は、図２の半導体装置１０１と類似の回路構成となっているが、ヒューズ４３の電気的断線手段であるトランジスタ４３ａの他に、ヒューズ４３の断線確認手段が用いられている点で異なっている。尚、図３の半導体装置１０２の回路において、図２の半導体装置１０１と回路と同様の部分については同じ符号を付して、その説明を省略する。
【００５０】
図４の半導体装置１０３におけるヒューズ４３の断線確認手段は、書き込み電圧供給ラインＬＮ２におけるヒューズ４３とメモリ１０の間の位置で、書き込み電圧供給ラインＬＮ２とグランドの間に挿入配置された抵抗４３ｂからなる。この抵抗４３ｂの両端電圧を制御回路９０からチェックすることにより、ヒューズ４３ｂが確実に断線できているか否かを確認することができる。これにより、半導体装置１０３の製品品質をより高めることができる。
【００５１】
図５に、別の半導体装置１０４を示す。図５の半導体装置１０４は、着磁ロータの回転を検出する半導体装置で、図５（ａ）は、半導体装置１０４の回路を模式的に示す図である。また、図５（ｂ）は、着磁ロータの回転と図５（ａ）の磁気抵抗素子からなるセンサ２１の出力信号の関係を示す図であり、図５（ｃ）は、図５（ａ）の一端子（出力端子）５１における電流波形を示す図である。
【００５２】
図５に示す半導体装置１０４の回路も、センサ２１の特性ばらつきを補正するためのＤ／Ａコンバータ（ＤＡＣ）８１、電気的に書き込み可能なメモリ（ＥＰＲＯＭ）１１、制御回路９１および信号分離回路７１等を有している。図５に示す半導体装置１０４も、図３に示す半導体装置１０２と同様に、電気的に書き込み可能なメモリ（ＥＰＲＯＭ）１１を有する半導体装置であり、半導体装置１０４におけるバッテリ端子（電源端子）３１は、メモリ１１への書き込み電圧ＶＰＰの供給端子を兼ねている。また、書き込み電圧供給端子であるバッテリ端子３１とメモリ１１を結ぶ書き込み電圧供給ラインＬＮ３には、ヒューズ４４とツェナーダイオード４４ａが配置されている。従って、図５（ａ）に示す半導体装置１０４においても、図３に示す半導体装置１０２と同様に、メモリ１１への書き込み終了後、バッテリ端子３１にツェナーダイオード４４ａのクランプツェナー電圧より高い電圧Ｖｃｕｔを印加して、ヒューズ４４を容易に切断することができる。これによって、バッテリ端子３１に過渡的な電圧が印加された場合であっても、メモリ１１への誤書き込み等を完全に防止することができる。
【００５３】
以上のように、図１〜図５に示した半導体装置１００〜１０４は、いずれも、電気的に書き込み可能なメモリ９ｂ，１０，１１を有する半導体装置であって、メモリ９ｂ，１０，１１への誤書き込み等を完全に防止することのできる半導体装置となっている。
【００５４】
尚、図１〜図５の半導体装置１００〜１０４におけるメモリ９ｂ，１０，１１は、いずれもＥＰＲＯＭ（Erasable Programmable Read-Only Memory）であった。しかしながら、書き込み電圧供給ラインにヒューズが配置された本発明の半導体装置はこれに限らず、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read-Only Memory）やその他の電気的に書き込み可能なメモリを有する任意の半導体装置に適用することができる。
【００５５】
図１〜図５の半導体装置１００〜１０４では、いずれも電源端子３，３０，３１が、メモリ９ｂ，１０，１１への書き込み電圧供給端子を兼ねており、書き込み電圧供給端子を兼ねる電源端子３，３０，３１とメモリ９ｂ，１０，１１を結ぶ書き込み電圧供給ラインＬＮ１〜ＬＮ３に、ヒューズ４０〜４４が配置されていた。しかしながら、本発明の半導体装置はこれに限らず、出力端子５，５０，５１がメモリ９ｂ，１０，１１への書き込み電圧供給端子を兼ねており、書き込み電圧供給端子を兼ねる出力端子５，５０，５１とメモリ９ｂ，１０，１１を結ぶ書き込み電圧供給ラインにヒューズが配置されていてもよい。
【００５６】
電源端子または出力端子がメモリへの書き込み電圧供給端子を兼ねた半導体装置は、小型・低コストである反面、電源端子や出力端子にノイズが乗り易い。従って、メモリへの誤書き込み等を完全に防止することのできる本発明の半導体装置は、電源端子または出力端子がメモリへの書き込み電圧供給端子を兼ねた上記半導体装置に好適である。しかしながら、書き込み電圧供給ラインにヒューズを挿入してメモリへの誤書き込み等を完全に防止する本発明の半導体装置の効果は、上記の電源端子または出力端子がメモリへの書き込み電圧供給端子を兼ねた半導体装置に限らず、調整用の専用端子を備えた半導体装置にも拡張して適用することができる。
【００５７】
本発明の半導体装置は、電気的に書き込み可能なメモリを有し、半導体装置の製造後にメモリに必要なデータを書き込んで電気特性を好適に調整することができる。このため、圧力、加速度、回転角等のセンサ回路を搭載した半導体装置として好適に用いられる。特に、本発明の半導体装置は、ノイズが乗り易い電源端子または出力端子に過渡的な電圧が印加された場合であってもメモリへの誤書き込み等を完全に防止することができため、厳しいノイズ環境で使用される車載用の半導体装置に好適である。
【図面の簡単な説明】
【００５８】
【図１】本発明の半導体装置の一例で、半導体装置１００の回路を模式的に示す図である。
【図２】本発明における別の半導体装置の例で、半導体装置１０１の回路を模式的に示す図である。
【図３】本発明における別の半導体装置の例で、半導体装置１０２の回路を模式的に示す図である。
【図４】本発明における別の半導体装置の例で、半導体装置１０３の回路を模式的に示す図である。
【図５】本発明における別の半導体装置の例で、（ａ）は、半導体装置１０４の回路を模式的に示す図である。（ｂ）は、着磁ロータの回転と（ａ）の磁気抵抗素子からなるセンサ２１の出力信号の関係を示す図であり、（ｃ）は、図５（ａ）の一端子５１における電流波形を示す図である。
【図６】特許出願中の半導体装置９０の回路を模式的に示す図である。
【符号の説明】
【００５９】
９０，１００〜１０４  半導体装置
２，２０，２１  センサ
３，３０，３１  電源端子
５，５０，５１  出力端子
９ｂ，１０，１１  （電気的に書き込み可能な）メモリ
ＬＮ１〜ＬＮ３  書き込み電圧供給ライン
４０〜４４  ヒューズ
４１ａ，４３ａ  トランジスタ（電気的断線手段）
４２ａ，４４ａ  ツェナーダイオード（電気的断線手段）
４３ｂ  抵抗（断線確認手段）
【図１】
2006210723.tif 000003
【図２】
2006210723.tif 000004
【図３】
2006210723.tif 000005
【図４】
2006210723.tif 000006
【図５】
2006210723.tif 000007
【図６】
2006210723.tif 000008