(57)【要約】【課題】  強誘電体キャパシタのドライエッチングにおいて、強誘電体膜側壁部にエッチングダメージ層形成され、キャパシタ特性が劣化してしまう。【解決手段】下部電極、強誘電体膜及び上部電極が積層された強誘電体キャパシタの製造方法において、一括ドライエッチングし、上部電極、強誘電体膜、下部電極を加工形成し、強誘電体キャパシタの側壁部に付着した反応生成物の除去処理を行い、そして、濃硫酸により洗浄し、強誘電体膜側壁部の不動態化処理を行う。【選択図】        図２
2006210436.tif 000002
【特許請求の範囲】
【請求項１】
下部電極、強誘電体膜及び上部電極が積層された強誘電体キャパシタの製造方法において、マスク膜を用いて一括ドライエッチングし上部電極、強誘電体膜、下部電極を形成し、前記強誘電体キャパシタの側壁部に付着した反応生成物の除去を行い、前記強誘電体膜側壁部の不動態化処理をおこなうことを特徴とする強誘電体キャパシタの製造方法。
【請求項２】
前記強誘電体膜は酸化金属化合物を含むことを特徴とする請求項１記載の強誘電体キャパシタの製造方法。
【請求項３】
前記強誘電体膜はＳＢＴ膜であることを特徴とする請求項２記載の強誘電体キャパシタの製造方法。
【請求項４】
前記不動態化は濃硫酸によっておこなわれることを特徴とする請求項２記載の強誘電体キャパシタの製造方法。
【請求項５】
前記濃硫酸の濃度は８９％であることを特徴とする請求項４記載の強誘電体キャパシタの製造方法。
【請求項６】
前記反応生成物除去の処理はアッシングであることを特徴とする請求項４記載の強誘電体キャパシタの製造方法。
【請求項７】
前記マスク膜はハードマスクであることを特徴とする請求項４記載の強誘電体キャパシタの製造方法。
【請求項８】
前記マスク膜は積層膜であることを特徴とする請求項７記載の強誘電体キャパシタの製造方法。
【請求項９】
下部電極、強誘電体膜及び上部電極により構成される強誘電体キャパシタの製造方法において、上部電極、強誘電体膜、下部電極をドライエッチング法により形成し、前記強誘電体キャパシタの側壁部に付着した反応生成物除去の処理を行い、前記強誘電体膜側壁部の不動態化処理をおこなうことを特徴とする強誘電体キャパシタの製造方法。
【請求項１０】
前記強誘電体膜は酸化金属化合物を含むことを特徴とする請求項９記載の強誘電体キャパシタの製造方法。
【請求項１１】
前記強誘電体膜はＳＢＴ膜であることを特徴とする請求項１０記載の強誘電体キャパシタの製造方法。
【請求項１２】
前記不動態化は濃硫酸によっておこなわれることを特徴とする請求項１０記載の強誘電体キャパシタの製造方法。
【請求項１３】
前記濃硫酸の濃度は８９％であることを特徴とする請求項１２記載の強誘電体キャパシタの製造方法。
【請求項１４】
前記反応生成物除去の処理はアッシングであることを特徴とする請求項１２記載の強誘電体キャパシタの製造方法。
【請求項１５】
前記マスク膜はハードマスクであることを特徴とする請求項１２記載の強誘電体キャパシタの製造方法。
【請求項１６】
前記マスク膜は積層膜であることを特徴とする請求項１５記載の強誘電体キャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体キャパシタを含む半導体装置の製造方法に係り、特に、強誘電体キャパシタ部のエッチング方法に関するものである。
【背景技術】
【０００２】
強誘電体キャパシタの製造工程では、微細化のためドライエッチングにより加工することが一般的であるが、ドライエッチングが行われることにより強誘電体膜にエッチングダメージが生じ、キャパシタにリーク電流が発生してしまうという問題がある。高性能のリーク電流のない強誘電体キャパシタを実現するためには、エッチングダメージ層を除去する必要があり、例えば、ウエットエッチングによりダメージ層を除去する方法が知られている（特許文献１）。
【０００３】
また、強誘電体キャパシタをドライエッチングする際には、エッチングによる反応生成物がキャパシタ側壁部に付着し、リーク電流の発生原因となるため、ウエットエッチング等により反応生成物を除去している（特許文献２、特許文献３）
【０００４】
【特許文献１】特開２００４−２６０１７７
【特許文献２】特開平８−２９６０６７
【特許文献３】特開２０００−１７３９９９
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上部電極、強誘電体膜及び下部電極が積層している強誘電体キャパシタをドライエッチングする方法、特に一括エッチングする形成方法では、白金（Ｐｔ）等の下部電極をドライエッチングする際に、還元性のある塩素（Ｃｌ2）にガスが一般的に用いられるため、強誘電体膜にダメージ層が形成され易く、塩化物等の反応生成物も付着し易い。
【０００６】
ダメージ層は、強誘電体膜の露出する側面から内部に侵入するように形成され、強誘電体膜の誘電分極特性が劣化し、その結果、上部電極から下部電極へリーク電流が発生する。ドライエッチング後のウエットエッチング工程では、反応生成物は除去できるが、ダメージ層の完全なる除去は難しく、ダメージ層を助長させるおそれさえもあった。
【課題を解決するための手段】
【０００７】
本発明は、マスク膜を用いて、下部電極、強誘電体膜及び上部電極が積層された強誘電体キャパシタを一括ドライエッチングし、強誘電体キャパシタの側壁部に付着した反応生成物除去の処理を行った後、強誘電体膜側壁部の不動態化処理をおこない、ドライエッチング時のダメージを回復するものである。
【発明の効果】
【０００８】
本発明の製造方法では、積層構造のキャパシタを一括ドライエッチングした後、洗浄液として金属材料を不動態化できる濃硫酸を用いることにより、強誘電体膜の残留分極の劣化を防止しでき、ドライエッチングする際に強誘電体膜に形成されたダメージ層を効果的に除去でき、その結果、キャパシタ部のリーク電流を抑制する。そして、本発明によれば、側壁残さのないエッチング形状とキャパシタ特性の向上を実現し、信頼性に優れた強誘電体キャパシタを歩留まりよく、さらに低コストで製造することができる。
【発明を実施するための最良の形態】
【０００９】
本発明の実施形態に係る強誘電体キャパシタを含む半導体装置の製造方法を、図１及び図２を参照して説明する。図１及び図２は、半導体装置の製造工程を示す断面図である。
【００１０】
従来技術と同様に、シリコン（Ｓｉ）の半導体基板１に素子分離絶縁膜２、ソース・ドレイン拡散層３を形成し、さらに半導体基板１上にゲート絶縁膜及びゲート電極を形成してMOSトランジスタ４を形成する。その後、半導体基板１上に絶縁膜５を形成してトランジスタ４を覆い、絶縁膜５を平坦化する。絶縁膜５に開口部６を形成して拡散層３を露出し、窒化チタン（ＴｉＮ）からなるバリア膜７及びタングステン（Ｗ）からなるプラグ電極８を開口部６に埋め込む（図１（ａ））。
【００１１】
次に、プラグ電極８の酸化防止膜としてＴｉＡｌＮ膜を５０ｎｍ厚スパッタ法で形成し、連続して密着層として４００ｎｍのＩｒ膜及び１００ｎｍのＩｒＯ2膜を順次スパッタ法で形成し、さらに、５０ｎｍのＰｔ膜をスパッタ法により形成する。ＴｉＡｌＮ膜、Ｉｒ膜及びＩｒＯ2膜の積層膜が下部電極９を構成する。
【００１２】
続いて、強誘電体膜１０としてＳＢＴ（タンタル酸ストロンチウムビスマス：ＳｒＢｉ2Ｔａ2Ｏ9）膜をゾルゲル法により形成する。ここでは、ＳＢＴ膜の形成方法は、３層塗りとする。具体的には、ＳＢＴを溶解した前駆体溶液を下部電極９上に第１回目のスピンオン後、７００℃で結晶化アニール、前駆体溶液を下部電極９上に第２回目のスピンオン後、７００℃で結晶化アニール、前駆体溶液を下部電極９上に第３回目のスピンオン後、８００℃で結晶化アニールする。強誘電体膜１０の膜厚は、例えば１００ｎｍとする。さらに、上部電極１１としてＰｔ膜をスパッタ法で形成する。下部電極９、強誘電体膜１０及び上部電極１１の積層構造となっている（図１（ｂ））。
【００１３】
その後、ハードマスクとして用いるＴｉＮ膜の第１マスク膜１２をスパッタ法により１００ｎｍ形成し、同様に第１マスク膜１２上に第２マスク膜１３としてＰ−ＴＥＯＳ（プラズマテトラエトキシシラン）酸化膜をプラズマＣＶＤ法により１００ｎｍ形成する。
【００１４】
次に、第２マスク膜１３上にレジスト１４を形成し、通常のリソグラフィ法を用いてレジスト１４にキャパシタパターンを転写し、レジスト１４をマスクとして第２マスク膜１３、第１マスク膜１２を加工する（図１（ｃ））。第２マスク膜１３のエッチングはＣ4Ｆ8／Ａｒ／Ｏ2混合ガスを用い、第１マスク膜１２のエッチングにはＢＣｌ3／Ｃｌ2混合ガスを用いる。そして、通常の酸素（Ｏ2）プラズマアッシング及び硫酸洗浄を用いてレジスト除去が行われる。ここでは、硫酸洗浄を用いたが、有機系剥離剤を用いることも可能である。
【００１５】
次に、上部電極１１、強誘電体膜１０及び下部電極９を一括エッチングする。まず、第２マスク膜１３をマスクとして上部電極１１のＰｔ膜をエッチングする。エッチングは、平行平板型ＲＩＥ装置を用い、Ｃｌ2／Ｏ2＝５／１５ｓｃｃｍまたはＣｌ2／Ｏ2／Ａｒ＝５／１５／１０ｓｃｃｍの混合ガスを用い、ガス圧力２ｍＴｏｒｒ、周波数１３．５６ＭＨｚのＲＦパワー１０００Ｗ、４５０ＫＨｚのＲＦパワー１００Ｗとする条件で行われる。なお、エッチングガスは、Ｃｌ2／Ａｒ混合ガスを用いても良い。
【００１６】
Ｐｔをできるだけ高速にエッチングするために、Ｃｌ2プラズマ中でＰｔ塩化物が自発的に揮発する３５０〜４５０℃程度にウェハ温度を上昇させて行うことが好ましい。ウエハ温度を高くすることにより、Ｐｔ塩化物等の反応生成物が強誘電体膜１０の側壁に再付着することを抑制できる。
【００１７】
さらに、強誘電体ＳＢＴ膜をエッチングする。ウエハ温度２５〜３５０℃、Ｃｌ2／Ａｒ＝１０／１０ｓｃｃｍ、ガス圧力１ｍＴｏｒｒ、１３．５６ＭＨｚのＲＦパワー５５０Ｗ、４５０ＫＨｚのＲＦパワー１２０Ｗとする条件にて行う。エッチングガスは、Ｃｌ2ガス、Ｃｌ2／Ｏ2混合ガスまたはＣｌ2／Ｏ2／Ａｒ混合ガスを用いても良い。
【００１８】
そして、強誘電体膜１２のエッチング後、下部電極１１のＰｔ膜、ＩｒＯ２膜、Ｉｒ膜、ＴｉＡｌＮ膜をエッチングする（図２（ａ））。ウエハの温度３５０〜４５０℃、Ｃｌ2／Ｏ2＝５／１５ｓｃｃｍの混合ガス、または、Ｃｌ2／Ｏ2／Ａｒ＝５／１５／１０ｓｃｃｍの混合ガス、ガス圧力１または２ｍＴｏｒｒ、１３．５６ＭＨｚのＲＦパワー１０００Ｗ、４５０ｋＨｚのＲＦパワー１００Ｗの条件にて行われる。エッチングガスは、Ｃｌ2／Ａｒ混合ガスを用いても良い。下部電極のエッチングにより、強誘電体キャパシタ部が形成される。
【００１９】
下部電極までエッチングした後、同一装置内でアッシングを行う。Ｎ２／Ｏ２＝１８０／１３２０ｓｃｃｍの混合ガス、ウエハ温度１７５℃にてアッシングを行う。アッシングにより基板表面に付着した反応生成物が除去除去される。別の装置でアッシングする場合、装置から被処理基板を取り出すので、電極材料および強誘電体とエッチングガスから成る反応生成物が、大気中の水分と反応し異物を生じる場合があり、同一装置内にてアッシングまで行ってから被処理基板を取り出すことが望ましい。
【００２０】
アッシングにて除去しきれない反応生成物は洗浄によって行われる。洗浄には８９％の濃硫酸を用いられ、濃硫酸処理後、純水洗浄が行われる。付着している反応生成物は、電極材料であるＰｔ、Ｉｒ、および、強誘電体ストロンチウムＳｔ、ビスマスＢｉ、タンタルＴａ等から構成されている。８９％の濃硫酸は金属を不動態化するため電極材料および強誘電体を溶解しない。しかし、その後の純水洗浄時、非常に短時間であるが希硫酸となるため極わずかに金属系の反応生成物を溶解することができる。
【００２１】
続いて、第２マスク膜１３及び第１マスク膜１２除去しキャパシタ部が形成される（図２（ｂ））。さらに、絶縁膜１５のＣＶＤ酸化膜をＣＶＤ法を用いて形成し、エッチバック、ＣＭＰ法等を用いて絶縁膜１５の平坦化を行う（図２（ｃ））。その後、図示しないが、コンタクトホールの開口を行い、ＭＯＳトランジスタ及び強誘電体キャパシタに等に接続する配線を形成し、強誘電体キャパシタを有する半導体装置が完成する。
【００２２】
ここで、強誘電体キャパシタの特性について説明する。上部電極１１、強誘電体膜１０及び下部電極１１からなる積層膜のエッチング工程において、強誘電体膜１０が露出するとドライエッチング雰囲気の塩素ガス等による還元反応が起こる。強誘電体膜１０としてのＳＢＴ系酸化物は還元反応により強誘電体の特性である誘電分極を弱める。このような誘電分極の弱い部分がダメージ層である。ダメージ層は、図３（ａ）及び図３（ｂ）に示すように、エッチング時に雰囲気に曝される強誘電体膜の側面から内部に侵入するように強誘電体膜の周辺部に形成される。
【００２３】
このダメージ層は、強誘電体キャパシタの面積が小面積（図３（ａ））であっても、大面積（図３（ｂ））であっても、ほぼ同程度の大きさで形成されるため、高集積化のために強誘電体キャパシタを微細化するほど、強誘電体キャパシタの有効面積に対するダメージ層の割合が相対的に増大し、ダメージの影響度が大きくなる。図４（ａ）及び図４（ｂ）に示すヒステリシス曲線で明らかなように、強誘電体キャパシタが小面積の場合に、強誘電体キャパシタが大面積の場合に比較して残留分極量がより低くなる。
【００２４】
本実施例の効果を確認するため、テストパターンとして１．４um2のＳＢＴ強誘電体キャパシタを用い、一括ドライエッチング後、８９％濃硫酸及び純水による洗浄処理を行った。図５は本実験における洗浄後のＳＢＴ膜の残留分極量である。濃硫酸で洗浄しても、濃硫酸で洗浄せず純水のみで洗浄しても、洗浄後の残留分極量には影響しない。この結果は、濃硫酸での洗浄により溶解するのは反応生成物だけであって、残留分極量の減少の原因となる強誘電体のダメージ層の形成が、助長されていないことを示している。
【００２５】
また、図５に示されているように、ドライエッチング後に、濃硫酸及び純水洗浄を用いた場合のキャパシタリーク電流も測定された。濃硫酸で洗浄した場合、純水のみで洗浄した場合と比較して、キャパシタリーク電流が一桁程度減少しており、ドライエッチングがなされていないＳＢＴ膜自体のリーク電流特性と、同等レベルとなっていることが分かる。これは、濃硫酸でのリーク電流の原因となるＳＢＴ膜のダメージ層が、除去されたことを示している。ＳＢＴ膜の場合、ダメージ層は、Ｓｒ、Ｂｉ、Ｔａがエッチングガスにより還元劣化し、酸化物から金属的になるため電気伝導度が大きくなり、リーク電流が増加すると考えられている。本実験では、濃硫酸によりＳＢＴ膜中の金属が不動態化されたためリーク電流が減少したものと考えられる。
【００２６】
本発明によれば、積層構造のキャパシタを一括エッチングする際、ドライエッチング後の洗浄に、金属材料を不動態化できる濃硫酸を用いることにより、残留分極量の増加を抑制し、かつ、キャパシタリーク電流を減少できる。積層構造のキャパシタを一括エッチングする際、パターン側壁に形成される反応生成物は電極材料であるＰｔ、Ｉｒおよび強誘電体ストロンチウムＳｔ、ビスマスＢｉ、タンタルＴａ等から構成されており、不動態化できる濃度以上の濃硫酸は電極材料および強誘電体を溶解しない。しかし、その後の純水洗浄時、非常に短時間であるが希硫酸となるため、極僅かに金属系の反応生成物を溶解することができる効果による。
【００２７】
本実施の形態では、強誘電体膜としてＳＢＴ膜を例にとって説明したが、ＰＺＴ（ＰｂＴｉＯ3−ＰｂＺｒＯ3：チタン酸ジルコン酸鉛）等の酸化金属系の強誘電体膜を用いた場合にも適用可能である。また、本実施形態では、強誘電体膜にＳＢＴ膜、ＳＢＴ膜の形成方法としてゾルゲル法を用いた場合について説明したが、ＣＶＤ法などの他の形成方法によるＳＢＴ膜にも適用可能である。
【００２８】
さらに、本実施の形態では、プラグ電極８の酸化防止膜としてＴｉＡｌＮ膜を、密着層としてＩｒ膜／ＩｒＯ２膜を、主電極膜にＰｔ膜からなる積層構造の下部電極９を構成したが、プラグ電極８の酸化防止膜はＴｉＡｌＮ膜に限定するものではなく、他の酸化防止膜を用いた場合にも本発明が適用可能である。また、上部電極１１および下部電極９をアイランド状及びストライプ状の何れに形成した場合にも、本発明は適用できる。
【産業上の利用可能性】
【００２９】
本発明の製造方法においては、側壁残さのないエッチング形状とキャパシタ特性の向上を実現し、信頼性に優れた強誘電体キャパシタを歩留まりよく、さらに低コストで製造することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明における実施の形態に係る半導体装置の製造方法を説明する工程断面図である。
【図２】図１に引き続き、本発明における実施の形態に係る半導体装置の製造方法を説明する工程断面図である。
【図３】強誘電体キャパシタ面積とダメージ層の面積との関係を説明するための、強誘電体キャパシタ断面図。
【図４】強誘電体キャパシタ面積と分極量との関係を説明するための、ヒステリシス曲線である。
【図５】テストパターンを用いて実験した、強誘電体キャパシタ特性の結果。
【符号の説明】
【００３１】
１  半導体基板
２  素子分離絶縁膜
３  ソース・ドレイン拡散層
４  ＭＯＳトランジスタ
５、１５  絶縁膜
６，１６  開口部
７，１７  バリア膜
８，１８  プラグ電極
９  下部電極
１０  強誘電体膜
１１  上部電極
１２  第１マスク膜
１３  第２マスク膜
１４  レジスト
【図１】
2006210436.tif 000003
【図２】
2006210436.tif 000004
【図３】
2006210436.tif 000005
【図４】
2006210436.tif 000006
【図５】
2006210436.tif 000007