(57)【要約】【課題】  電源ノイズ改善の作業が短時間で可能であり、また、設計的な制約やノイズ解決策の制限を受けないでノイズ削減を十分に行い得る半導体装置の設計方法および設計プログラムを提供すること。【解決手段】  電源供給網モデルを周波数解析するステップは、半導体装置の仕様（電源電圧の最大許容ドロップ値、電源電流値、動作周波数等）に応じて求められる電気的特性に基づいて電源供給網モデルを作成し、該電源供給網モデルを周波数解析する。動作電流波形に基づいて周波数解析するステップは、仕様に基づき得られる動作電流波形に基づいて電源電流特性を解析する。電源ノイズを算出するステップは、電源供給網モデルを周波数解析するステップと動作電流波形に基づいて周波数解析するステップとの解析結果に応じて、電源ノイズを算出する。よって半導体装置の回路設計前に電源ノイズを見積もることができる。【選択図】  図２
2006163494.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の回路設計前に電源ノイズを見積もる設計方法であって、
前記半導体装置の仕様に応じて求められる電気的特性に基づいて、該半導体装置の電源供給部から接地電位までの電源供給網モデルを作成し、該電源供給網モデルを周波数解析するステップと、
前記仕様に応じて得られる動作電流波形に基づいて周波数解析するステップと、
前記電源供給網モデルを周波数解析するステップと前記動作電流波形に基づいて周波数解析するステップとの解析結果に応じて前記電源供給網モデルの電源ノイズを算出するステップと、
を備えることを特徴とする半導体装置の設計方法。
【請求項２】
前記仕様は電源電圧の最大許容ドロップ値、電源電流値および動作周波数を含み、
前記電気的特性のうち前記半導体装置に備えられるチップまたは／およびパッケージの電流経路の総キャパシタンス値は、
（電源電流値）／（（動作周波数）×（電源電圧の最大許容ドロップ値））
により求まることを特徴とする請求項１に記載の半導体装置の設計方法。
【請求項３】
前記仕様に応じて配線幅、配線の厚さ、間膜の厚さを含むプロセス固有の配線パラメータが定められ、
前記電気的特性のうち前記チップがあらかじめ備える各電源配線または／および前記パッケージが備える各電源配線の配線インダクタンス値は、前記配線パラメータに基づいて求められることを特徴とする請求項１に記載の半導体装置の設計方法。
【請求項４】
前記電源供給網モデルは、周波数を変動させる電流源がキャパシタと並列に備えられる直列ＬＣＲ回路であり、
前記電源供給網モデルを周波数解析するステップは、前記キャパシタ両端の電圧の周波数応答を測定することを特徴とする請求項１に記載の半導体装置の設計方法。
【請求項５】
前記電源供給網モデルを周波数解析するステップは、該電源供給網モデルの共振周波数の整数分の一の周波数を有する基本周波数を求め、該基本周波数の整数倍の周波数に対する特性を解析することを特徴とする請求項４に記載の半導体装置の設計方法。
【請求項６】
前記動作電流波形に基づいて周波数解析するステップは、
前記電源供給網モデルを周波数解析するステップにより得られた該電源供給網モデルの共振周波数の整数分の一の周波数である基本周波数に基づいて、フーリエ解析することを特徴とする請求項１に記載の半導体装置の設計方法。
【請求項７】
前記動作電流波形は、前記半導体装置の仕様である動作周波数で繰り返される波形であり、
前記動作電流波形に基づいて周波数解析するステップは、前記動作電流波形の始点から前記基本周波数の周期である基本周期に渡る期間内の波形について行われることを特徴とする請求項６に記載の半導体装置の設計方法。
【請求項８】
前記動作電流波形は、
前記動作周期を底辺とし、前記半導体装置の仕様である電源電流値の２倍の値を高さとする三角波であることを特徴とする請求項１に記載の半導体装置の設計方法。
【請求項９】
前記電源ノイズを算出するステップは、
前記電源供給網モデルを周波数解析するステップにおいて求められた前記電源供給網モデルの共振周波数の整数分の一の周波数を有する基本周波数の整数倍の周波数ごとに行われることを特徴とする請求項１に記載の半導体装置の設計方法。
【請求項１０】
半導体装置の回路設計前に電源ノイズを見積もる設計プログラムであって、
前記半導体装置の仕様に応じて求められる電気的特性に基づいて、該半導体装置の電源供給部から接地電位までの電源供給網モデルを作成し、該電源供給網モデルを周波数解析するステップと、
前記仕様に応じて得られる動作電流波形に基づいて周波数解析するステップと、
前記電源供給網モデルを周波数解析するステップと前記動作電流波形に基づいて周波数解析するステップとの解析結果に応じて前記電源供給網モデルの電源ノイズを算出するステップと、
を備えることを特徴とする半導体装置の設計プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の設計方法および半導体装置の設計プログラムに関するものであり、特に半導体装置の電源ノイズを低減することが可能な設計方法およびプログラムに関するものである。
【背景技術】
【０００２】
安定した半導体装置の動作には、電源ノイズを早期に把握し、この電源ノイズを削減するように設計することが不可欠であり、特に近年の高速化、大規模化した半導体装置では問題となる。そして電源ノイズ値の削減のための作業には、ノイズ値の把握、およびノイズ削減のための設計パラメータへのフィードバックを行う必要がある。従来の半導体集積回路の設計方法における電源ノイズ値の把握方法を、図１２に示す。まず、論理合成の実施により回路が生成される（Ｓ１０１）。生成された回路はレイアウトされる（Ｓ１０２）。その後ノイズ検証が行われる（Ｓ１０３）。
【０００３】
Ｓ１０３におけるノイズ検証の方法を図１３に示す。レイアウトされた集積回路をブロックに分割（Ｓ１１１）して、各回路ブロックごとにシミュレーションが実施され（Ｓ１１２）、回路ブロックの電流波形が取得される（Ｓ１１３）。各回路ブロックの電流波形（Ｓ１１３）を表現できるようなモデルが、インバータと負荷容量を用いて構成される。各モデルを集めてノイズシミュレーション回路が作成され（Ｓ１１４）、当該ノイズシミュレーション回路に対してアナログシミュレーションが実施される（Ｓ１１５）。そしてノイズシミュレーション回路に対する電圧もしくは電流波形が取得される（Ｓ１１６）。取得された電圧もしくは電流波形に対しＦＦＴ解析が行われ（Ｓ１１７）、ノイズ分布が把握されると（Ｓ１１８）、Ｓ１０４へ進む。
【０００４】
その後ノイズ判定が行われ（Ｓ１０４）、ノイズ値が許容されない場合には、Ｓ１０１またはＳ１０２まで戻り再度フローが実施される。そしてノイズ値が許容されると、設計が終了される（Ｓ１０５）。尚、上記の関連技術として特許文献１、２が開示されている。
【０００５】
【特許文献１】特開平１１−１２０２１４号公報
【特許文献２】特開２００１−１７５７０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし従来は、論理合成が実施され回路（ネットリスト）が完成した後にシミュレーションが行われる。つまり、設計の初期段階である論理合成を行う前にノイズ値を把握する方法、および論理合成前にノイズ値を考慮する設計フローがなかった。するとノイズ値の設計パラメータへのフィードバックが、論理合成、シミュレーション、ノイズ値算出を繰り返す大きなループで構成されるため、ノイズ改善の作業に長時間必要となり、設計時間の短縮化が図れないため問題である。また論理合成後にシミュレーションを行うため、素子数が大きい回路に対してシミュレーションすることになる。シミュレーションは扱える素子数や期間の制限を受けるため、大規模回路のシミュレーションを行うには回路のブロック分割を行い、モデル回路を作成して、回路規模を小さくして対応する必要がある。すると作業工数が大きくなり、ノイズ改善の作業に長時間必要となるため、設計時間の短縮化が図れないため問題である。特に近年の大規模化した半導体装置では設計工数がより増大するため、設計時間の短縮化が図れない問題が顕著となるため問題である。また設計完成後の回路に対して電源ノイズ改善のフィードバックをかけているが、この場合は一度完成した回路に対して修正をかけることになるため、修正を取り入れた回路を一から作る場合に比すると、設計的な制約や、各段階での判定条件が決められてしまう場合が多い。すると回路変更が自由に出来ず、解決策が限られてしまい、ノイズ削減が十分に行えないため、半導体集積回路の性能悪化につながり問題である。
【０００７】
本発明は前記背景技術の課題の少なくとも１つを解消するためになされたものであり、大規模化した半導体装置においても電源ノイズ改善の作業が短時間で可能であり、また、設計的な制約やノイズ解決策の制限を受けないでノイズ削減を十分に行うことができる半導体装置の設計方法および半導体装置の設計プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記目的を達成するために、本発明に係る半導体集積回路の設計方法は、半導体装置の回路設計前に電源ノイズを見積もる設計方法であって、半導体装置の仕様に応じて求められる電気的特性に基づいて、該半導体装置の電源供給部から接地電位までの電源供給網モデルを作成し、該電源供給網モデルを周波数解析するステップと、仕様に応じて得られる動作電流波形に基づいて周波数解析するステップと、電源供給網モデルを周波数解析するステップと動作電流波形に基づいて周波数解析するステップとの解析結果に応じて電源供給網モデルの電源ノイズを算出するステップとを備えることを特徴とする。
【０００９】
本発明に係る半導体装置の設計方法は、半導体装置の回路設計前に電源ノイズを見積もることができる設計方法である。電源供給網モデルを周波数解析するステップは、半導体装置の仕様に応じて求められる電気的特性に基づいて、該半導体装置の電源供給部から接地電位までの電源供給網モデルを作成し、該電源供給網モデルを周波数解析する。半導体装置の仕様は、例えば電源電圧の最大許容ドロップ値、電源電流値、動作周波数、パッケージの種類、パッケージ内のワイヤボンディング条件等が挙げられる。動作電流波形に基づいて周波数解析するステップは、仕様に基づき得られる動作電流波形に基づいて電源電流特性を解析する。電源ノイズを算出するステップは、電源供給網モデルを周波数解析するステップと動作電流波形に基づいて周波数解析するステップとの解析結果に応じて、電源ノイズを算出する。
【００１０】
これにより、これから設計を行う予定である半導体装置の電源ノイズ値を、論理合成による回路設計前に把握することが可能となる。そして得られた電源ノイズ値を半導体装置の設定に反映させた上で、電源供給網モデルを周波数解析するステップ、動作電流波形に基づいて周波数解析するステップ、電源ノイズを算出するステップを繰り返すフィードバックループを構成することで、ノイズ値を低減させる各設定値を回路設計前に求めることが可能となる。そして得られた各設定値に基づいた上で半導体装置の設計を行うことで、各設定値を設計時の制約事項として反映させることができるため、電源ノイズが所定規格内になるような回路を設計当初から得ることが可能となる。よって論理合成も含めたフィードバックループと比してフィードバックのループを小さくできるため、電源ノイズ値低減に必要とする時間を短縮化することができる。
【発明の効果】
【００１１】
本発明によれば、論理合成を行う前に電源ノイズ値を把握することが可能となるため、論理合成前にノイズ値をフィードバックしてノイズ低減を図ることができる。よって論理合成を含めたフィードバックによってノイズ低減を図る場合と比して、フィードバックのループを小さくできるため、電源ノイズ値低減に必要とする時間を短縮化することができる。また論理合成前に電源ノイズ値を算出できるため、大規模回路にノイズシミュレーションを行う場合に比して、扱うパラメータを少なくすることができ、作業工数を減らせるため電源ノイズ値低減に必要とする時間を短縮化することができる。また論理合成前にノイズ値を低減するための設計制限事項を得ることができるため、論理合成当初から設計制限事項を反映できて回路の変更の自由度が高くなるため、ノイズ削減を十分に行うことが可能となり半導体集積回路の性能をより向上させることが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明に係る半導体装置の設計方法について具体化した実施形態を図１乃至図１１に基づき図面を参照しつつ詳細に説明する。なお、半導体装置の設計方法とは、半導体装置の製造方法を含む概念である。図１に本発明に係る半導体装置の設計方法の全体フロー図を示す。論理合成による回路設計（ステップ２、以下Ｓ２と記す）およびレイアウト（Ｓ３）に先立ち、設計を開始する前段階として電源ノイズ値の見積もりがＳ１で行われる。Ｓ１の内容を、図２のフローを用いて説明する。図２のフローは大きく分けて３つのステップに分かれる。Ｓ１２乃至Ｓ１４において、半導体装置の仕様に応じて求められる電気的特性に基づいて、該半導体装置の電源供給部から接地電位までの電源供給網モデルを作成し、該電源供給網モデルを周波数解析するステップが行われる。Ｓ１５およびＳ１６において、仕様に基づき得られる動作電流波形に基づいて周波数解析するステップが行われる。Ｓ１７において、電源供給網モデルを周波数解析するステップと動作電流波形に基づいて周波数解析するステップとの解析結果に応じて電源供給網モデルの電源ノイズを算出するステップが行われる。以下個別に説明する。
【００１３】
図２のフローのＳ１０においてノイズ見積もりが開始される。Ｓ１１で、設計を開始する前段階（具体的に設計された回路は存在しない状態）において、半導体装置の仕様が検討され決定される。動作電源Ｖ、動作周波数ｆ、電流値Ｉ等の仕様は、半導体装置が使用される周辺温度等の環境や要求スペックなどに基づいて定められる。またパッケージ種類、ワイヤボンディング条件等の仕様は、製造コストに関連した判断や、パッケージのインダクタンス、キャパシタンス、抵抗値特性等に応じて定められる。
【００１４】
Ｓ１２乃至Ｓ１４における電源供給網モデルを周波数解析するステップを説明する。まずＳ１２において、半導体装置の仕様に応じて電気的特性の算出が行われる。ここで半導体装置とは、チップとパッケージとを備えており、１つのパッケージに複数のチップが搭載されるＭｕｌｔｉ  Ｃｈｉｐ  Ｐａｃｋａｇｅ（ＭＣＰ）を含んでいる。よって半導体装置の電気的特性は、チップとパッケージとのそれぞれの電流経路の総抵抗値、電流経路の総キャパシタンス値、電源配線の総インダクタンス値を求めて合成したものとされる。
【００１５】
ここで回路設計において考慮すべき項目として、半導体装置内部の動作タイミングの設計が挙げられるが、この設計の際には、Ｓ１１で見積もられた電流値Ｉに起因する、電源電圧の最大許容ドロップ値ＶＩＲＤを考慮する必要がある。ここで最大許容ドロップ値ＶＩＲＤは、所定の電源電圧よりも降下してもよい電圧値の許容値である。この最大許容ドロップ値ＶＩＲＤを規格値内にするためには、パッケージとチップを含めた半導体装置の電流経路における総電源インピーダンスを所定の値以内に収める必要がある。そして電源インピーダンスのうち特に抵抗成分に着目する場合には、半導体装置の総抵抗値の抵抗成分Ｒを所定の値以内に収める必要がある。また回路設計に際し考慮すべき項目としてノイズに対する耐性も挙げられる。ノイズに対する耐性は、半導体装置の電源インピーダンスの総キャパシタンス値と総インダクタンス値とに依存するため、これらの値を所定の値以内に収める必要がある。
【００１６】
電源インピーダンスのうち特に抵抗成分に着目した場合における、半導体装置の電流経路における総抵抗値の抵抗成分Ｒの求め方について説明する。半導体装置の総抵抗値の抵抗成分Ｒは、前述の通り、パッケージの電流経路の総抵抗成分ＰＲと、チップの電流経路の総抵抗成分ＣＲとを合成して求めることができる。パッケージの総抵抗成分ＰＲは、例えばＳＰＩＣＥシミュレーションを実施する際に取得する値を用いることで求めることができる。またチップの総抵抗成分ＣＲは、オームの法則に基づき、式（１）によって求めることができる。
チップ総抵抗成分ＣＲ（Ω）＜（電源電圧の最大許容ドロップ値ＶＩＲＤ）（Ｖ）／（電源電流値Ｉ）（Ａ）・・・式（１）
よってこれらの値を合成することで、半導体装置の抵抗値の総抵抗成分Ｒが求められる。
【００１７】
また半導体装置の電流経路における総キャパシタンスＣの求め方について説明する。半導体装置の総キャパシタンスＣは、前述の通り、パッケージの電流経路の総キャパシタンスＰＣと、チップの電流経路の総キャパシタンスＣＣとを合成して求められる。ここでさらに、他のパッケージや、チップに寄生的に存在する電源間容量を合成してもよく、この場合にはより正確に半導体装置の電流経路の総キャパシタンスを求めることが可能となる。パッケージの総キャパシタンスＰＣは、例えばＳＰＩＣＥシミュレーションを実施する際に取得する値を用いることで求めることができる。またチップの総キャパシタンスＣＣは、ノイズを抑えるための電源容量であるデカップリング容量Ｃｄと同等であると考えられるため、次式（２）で算出できる。
チップ総キャパシタンスＣＣ＝（電源電流値Ｉ）／（（動作周波数ｆ）×（電源電圧の最大許容ドロップ値ＶＩＲＤ））・・・式（２）
よってこれらの値を合成することで、半導体装置の総キャパシタンスＣが求められる。
【００１８】
半導体装置の総インダクタンスＬの求め方について説明する。半導体装置の総インダクタンスＬは、パッケージが備える電源配線の総インダクタンスＰＬと、チップがあらかじめ備える電源配線の総インダクタンスＣＬとを合成して求められる。パッケージの総インダクタンスＰＬは、例えばＳＰＩＣＥシミュレーションを実施する際に取得する値を用いることで求めることができる。またチップが備える電源配線の総インダクタンスＣＬの算出方法について説明する。チップの電源配線は、メッシュ構造によりあらかじめ構成されており、当該電源配線は前述したチップ総抵抗成分ＣＲを満たす必要があるため、その配線の構成パラメータ（配線幅、配線の厚さ、間膜の厚さ等）が定まっている。このプロセス固有の配線パラメータから、チップの総インダクタンスＣＬが算出される。
【００１９】
本実施形態では、まずチップが備える電源配線１本当たりの配線インダクタンスＷＬが下式（３）により各々算出される。
配線インダクタンスＷＬ＝２×ｌｎ（６Ｈ／（０．８Ｈ＋Ｔ））・・・式（３）
ここで、Ｈは間膜の厚さ、Ｗは配線幅、Ｔは配線の厚さである。なお式（３）は一般的に知られる式であり、文献（飯塚哲哉「ＣＭＯＳ超ＬＳＩの設計」、初版、培風館、ｐ．１３５）等から引用されたものである。そしてオームの法則に基づき、各電源配線の配線インダクタンスＷＬを合成することにより、チップが備える電源配線の総インダクタンスＣＬを一つのコイルにモデル化して求めることが可能となる。よってパッケージの総インダクタンスＰＬと、チップが備える電源配線の総インダクタンスＣＬとを合成することで、半導体装置の総インダクタンスＬが求められる。
【００２０】
次にＳ１３において、図３で示すＬＣＲ回路１０を用いて電源供給網モデルの作成が行われる。ＬＣＲ回路１０は電源供給網を直列ＬＣＲ等価回路でモデル化した回路である。ＬＣＲ回路１０は、電源電位ＶＤＤと接地電位ＶＳＳとの間にモデルコイルＭＬ、モデル抵抗器ＭＲ、モデルキャパシタＭＣが直列接続された構成を備える。そしてチップ内の電流変動によるノイズ値を算出するため、周波数を変動させる電流源ＩａｃがモデルキャパシタＭＣに並列に接続される。Ｓ１２で取得された半導体装置の各電気的特性（総インダクタンスＬ、総抵抗値の抵抗成分Ｒ、総キャパシタンスＣ、）が、それぞれモデルコイルＭＬ、モデル抵抗器ＭＲ、モデルキャパシタＭＣに用いられることで、電源供給網モデルが完成される。
【００２１】
Ｓ１４において、Ｓ１３で取得されたＬＣＲ回路１０の周波数解析が行われ、周波数特性の取得が行われる。このときノードＮ１が測定ポイントとして設定されることで、モデルキャパシタＭＣの両端の電圧の周波数応答が測定される。これにより、半導体装置の電源供給網の周波数に対する電源電圧の変動が取得できる。取得された周波数に対する電源電圧変動値Ｖｎを示すグラフを図４に示す。なおこのとき電流源Ｉａｃの電流値は１[Ａ]とされるため、単位電流当たりの電圧変動値が得られる。
【００２２】
図４のグラフにおいて、縦軸の電源電圧変動値Ｖｎ（Ｖ／Ａ）は単位電流当たりの電圧変動値を表し、横軸（ログスケール）は電流源Ｉａｃを流れる電流の周波数ｆａｃである。そして電源電圧変動値Ｖｎのピーク時における周波数が、いわゆる共振周波数ｆ０である。また共振周波数ｆ０の整数分の一の周波数を基本周波数ｆｆと定義する。共振周波数ｆ０の整数分の一を基本周波数ｆｆとする理由は、電源ノイズにとってワーストケースである共振周波数ｆ０においてフーリエ変換が行えるように、基本周波数ｆｆの高調波に共振周波数ｆ０が含まれる必要があるためである。また、共振周波数ｆ０を除する整数の値は、予想した電流波形の動作周期ＴＡとの関係から、後述する図７、図８のような波形の繰り返しや波形を途中で切ることがないような値が好ましい。具体的には、基本周波数ｆｆの基本周期ＴＰが、動作周期ＴＡに最も近くなる周期になるような整数値を選択することが好ましい。本実施形態では整数として２を用い、基本周波数ｆｆは（ｆ０）／２となる。
【００２３】
そして図５に示すように、基本周波数ｆｆの２のｎ乗個分（図５ではｎ＝１０、１０２４個）の高調波周波数Ｈｆの各成分について、各々の周波数毎に電源電圧変動値Ｖｎが取得される。ここで２のｎ乗個分の高調波周波数Ｈｆについて取得するとしたのは、後述する規格化電流値Ａｎの各成分の周波数と一致させるためである。図５では共振周波数ｆ０＝３８．０４７（ＭＨｚ）であり、基本周波数ｆｆ＝（ｆ０）／２＝１９．０２４（ＭＨｚ）である。なお図５においてＤＣは、限りなく０（Ｈｚ）に近い数値が望ましいが、現在のＬＳＩ設計事情からすると１０（ｋＨｚ）付近の値を用いるとしてもよい。
【００２４】
これにより、電源供給網モデルを周波数解析するステップによって、半導体装置の電源供給部から接地電位までの電源供給網モデルを作成し、さらに半導体装置の仕様に応じて求められる電気的特性に基づいて電源供給網モデルを周波数解析することができる。そして基本周波数ｆｆの高調波周波数Ｈｆに対応した電源電圧変動値Ｖｎを取得することができる。
【００２５】
動作電流波形に基づいて周波数解析するステップ（Ｓ１５、Ｓ１６）を説明する。まずＳ１５において、Ｓ１１で見積もられた電流値Ｉに応じて半導体装置の動作電流波形モデルが予測され設定される。本実施形態では、図６に示すように、仕様である動作周波数ｆから求まる動作周期ＴＡを底辺とし、電流値Ｉの２倍の値を高さとする三角波が動作電流波形ＣＷとして設定される。また動作電流波形ＣＷの頂点の動作周期ＴＡにおける位置は、半導体装置の仕様に応じて定められる。動作電流波形ＣＷの平均電流値は消費される電荷を表す三角波形の面積を動作周期で除した値によって表され、電流値Ｉとなる。なお半導体装置の電流波形の三角波近似方法は、文献１に基づいて導くことができる。また電流波形を三角波に近似する手法は、半導体装置（チップ）の実動作時に現れる周波数成分によく合うことが、文献２においてＥＭＩノイズ解析から知られている。
【００２６】
【非特許文献１】Ｈｏｗａｒｄ  Ｈ．Ｃｈｅｎら、「Power Supply Noise Analysis Methodology for Deep-submicron VLSI Chip Design」、ＩＢＭ  Ｒｅｓｅａｒｃｈ  Ｄｉｖｉｓｉｏｎ
【非特許文献２】Ｓ．Ｈｉｒａｎｏら、「An EMI-Noise analysis for ASIC design that correlates with measurement results」、松下電器産業
【００２７】
また電流波形のフーリエ解析（級数展開）の時間範囲には、Ｓ１４で求められた基本周波数ｆｆの逆数である基本周期ＴＰ（２／（ｆ０）＝１／１９．０２４≒５２．５６６（ｎｓ））が用いられる。ここで、動作周期ＴＡと基本周期ＴＰとが一致する場合には、動作電流波形ＣＷについて基本周期ＴＰでフーリエ解析を行えばよい。しかし動作周期ＴＡと基本周期ＴＰとの値は、それぞれ動作周波数ｆと共振周波数ｆ０とによって一義に定まるため、互いに異なる値となることがある。そして図７に示すように、動作周期ＴＡ＜基本周期ＴＰとなる場合には、動作電流波形ＣＷを基本周期ＴＰ内で繰り返して、基本周期ＴＰ以降の動作電流波形ＣＷを無視することで、電流波形ＣＷ２が得られる。図７では、電流波形ＣＷ２は「Ｎ」字形状となる。また図８に示すように、動作周期ＴＡ＞基本周期ＴＰとなる場合は、動作電流波形ＣＷが基本周期ＴＰで切り取られ、基本周期ＴＰ以降の切り取られた波形が無視されることで、電流波形ＣＷ３が得られる。
【００２８】
すなわち、動作周波数ｆで繰り返される動作電流波形ＣＷにおいて、動作電流波形ＣＷの始点から基本周期ＴＰの期間内の波形を抜き出して、周波数解析の対象とすることが可能となる。これにより動作周期ＴＡと基本周期ＴＰとが一致しない場合においても、動作電流波形ＣＷに基づいて、半導体装置の電源電流特性を解析することが可能となる。
【００２９】
次にＳ１６において、Ｓ１５で得られた電流波形に対してフーリエ解析が実施され、電流波形に含まれている周波数毎の電流成分が取得される。図７の電流波形ＣＷ２に対してフーリエ解析が実施された場合の結果を図９に示す。図９では基本周波数ｆｆ（１９．０２４（ＭＨｚ））の２のｎ乗個分（図９ではｎ＝１０、１０２４個）の高調波周波数Ｈｆの各成分について、各々の周波数毎に電流成分が算出された上で規格化が行われ、規格化電流値Ａｎ（Ａ）が得られる。規格化が行われることにより、分解された成分を足し合わせたときに元の電流波形ＣＷ２に戻ることができるようになる。これにより、電流波形ＣＷ２に、どの周波数にどのような値で電流成分が含まれているかが分かる。そして電流成分は、この電流波形ＣＷ２が回路に及ぼす周波数毎の強さであるため、後述するように規格化電流値Ａｎは電源ノイズ値ＰＶを求める際の係数として扱うことができる。
【００３０】
そしてＳ１７において電源ノイズを算出するステップが行われる。Ｓ１４で、基本周波数ｆｆの高調波周波数Ｈｆにおける単位電流当たりの電源電圧変動値Ｖｎ（Ｖ／Ａ）（図５）が取得されている。またＳ１６で、電流の変化を考慮した基本周波数ｆｆの高調波周波数Ｈｆにおける係数である規格化電流値Ａｎ（Ａ）（図９）が取得されている。したがって図１０のように、同一の高調波周波数Ｈｆに対応する電源電圧変動値Ｖｎと規格化電流値Ａｎとの値を乗算することで、各周波数での電源ノイズ周波数成分値Ｎｎが算出される。そして、電源ノイズ周波数成分値Ｎｎを全周波数に渡って累積加算することで、ＬＣＲ回路１０のモデルキャパシタＭＣの両端での電圧変化、つまり電源ノイズ値ＰＶ（Ｖ）が算出できる。これにより、半導体装置の電源ノイズ値ＰＶを、共振周波数ｆ０を考慮して算出することが可能となるため、より正確な電源ノイズ値を得ることが可能となる。
【００３１】
Ｓ１８において、算出された電源ノイズ値ＰＶが許容範囲内であるかの判定ステップが行われる。算出された電源ノイズ値ＰＶが、別途決定される半導体装置が正常動作するために必要な所定の条件を満たせない場合には、Ｓ１１に戻り、回路設計前における製品の仕様（動作電源Ｖ、動作周波数ｆ、電流値Ｉ、パッケージ種類、ワイヤボンディング条件等）が再度検討された上で変更される。例えば電源ノイズ値ＰＶが条件を満たせない原因が、パッケージのインダクタンスが大きいことに起因する場合は、インダクタンスのより小さいパッケージを選択することや、パッケージとチップを接続する経路のインダクタンスをより小さくする制約を設けるように仕様を変更することで対処が可能である。また電流値Ｉがより小さくなるように仕様を修正することによっても、電源ノイズ値ＰＶを低減することが可能である。そして判定ステップ（Ｓ１８）の結果に応じて半導体装置の仕様の少なくとも何れか１つを変更した上で、再度電源供給網モデルを周波数解析するステップ（Ｓ１２乃至Ｓ１４）と動作電流波形に基づいて周波数解析するステップ（Ｓ１５、Ｓ１６）と電源供給網モデルの電源ノイズを算出するステップ（Ｓ１７）とを行い、得られた電源ノイズ値ＰＶの再判定（Ｓ１８）を行うことで、ノイズ値を低減するための仕様を定めるフィードバックループが形成される。そして当該フィードバックループにより、所定条件を満たす電源ノイズ値ＰＶを得るための半導体装置の仕様を得ることができる。
【００３２】
判定ステップ（Ｓ１８）で電源ノイズ値ＰＶが所定条件を満たすと、Ｓ１９へ進み、そのときの半導体装置の仕様値が設計制約事項として取得される。そしてＳ２（図１）へ進み、設計制約事項を考慮した論理合成によって回路の設計が行われる。回路設計が終了するとＳ３へ進み、設計制約事項を考慮した回路のレイアウトが行われる。レイアウトが終了するとＳ４へ進み、電源ノイズ値の再検討を行うかどうかが判断される。ここでレイアウト後の回路は、Ｓ１で得られた設計制約事項が反映されているため、電源ノイズ値は所定条件を満たすと考えられる。よって基本的にはノイズ値の再検討を不要とすることができるため、Ｓ５に進み回路設計が終了する。
【００３３】
なお、より正確なノイズ値を算出する必要がある場合などには、レイアウト後の回路について電源ノイズ値の再確認を行ってもよい。この場合には、Ｓ６へ進み、従来と同様のアナログシミュレーション等の手法により電源ノイズ値の算出が行われる。そしてＳ７では算出された電源ノイズ値が許容範囲内であるかの判定が行われ、所定の条件を満たせない場合にはＳ２またはＳ３に戻り、論理合成またはレイアウトのやり直しが行われた上でノイズ値の算出（Ｓ６）、判定（Ｓ７）を行うフィードバックが行われる。そしてＳ７において電源ノイズ値が所定条件を満たすと、Ｓ５に進み回路設計は終了する。
【００３４】
これにより、回路設計前の仕様設定の段階で多くの制約事項を把握でき、後の論理合成およびレイアウトにおける設計工程に反映させることが可能となるため、Ｓ２乃至Ｓ７（図１）におけるフィードバックを不要とすることが可能となり、電源ノイズ値低減に必要とする時間を短縮化することができる。
【００３５】
以上詳細に説明したとおり、本実施形態に係る半導体装置の設計方法によれば、論理合成で生成される回路を一切使わずに、論理合成前の段階で、電源ノイズ値ＰＶを予測することが可能となる。よって、電源ノイズ値が所定の条件を満たすような半導体装置の仕様（動作電源Ｖ、動作周波数ｆ、電流値Ｉ、パッケージ種類、ワイヤボンディング条件等）を、論理合成前に決定することが可能となる。そして論理合成前に決定された仕様を、その後の論理合成や回路レイアウトに反映させることにより、電源ノイズ値が所定の条件を満たすように回路設計を行うことができる。
【００３６】
これにより、設計の初期段階である論理合成を行う前に電源ノイズ値を把握することが可能となるため、論理合成前にノイズ値をフィードバックしてノイズ低減を図ることができる。よって論理合成を含めたフィードバックによってノイズ低減を図る場合と比して、フィードバックのループを小さくできるため、電源ノイズ値低減に必要とする時間を短縮化することができる。また論理合成前に電源ノイズ値を算出できるため、大規模回路にノイズシミュレーションを行う場合に比して、扱うパラメータを少なくすることができる。よって作業工数を減らせるため、電源ノイズ値低減に必要とする時間を短縮化することができる。また論理合成前にノイズ値を低減するための設計制限事項を得ることができるため、当該設計制限事項を反映させた上で一から論理合成をすることが出来る。すると一度完成した回路に対して修正をかける場合に比して、設計当初から設計制限事項を反映できるため回路の変更の自由度が高くなる。よってノイズ低減のための解決策が限られる事態を防止できるため、ノイズ削減を十分に行うことができ、半導体集積回路の性能をより向上させることが可能となる。
【００３７】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。本実施形態では予測される動作電流波形ＣＷは三角波であるとしたがこれに限られない。例えば、これまでの経験から動作周期ＴＡの前半部に集中して電流が流れることが判明している場合には、図１１のような形状を有する経験電流波形ＥＷを用いてもよい。また経験電流波形ＥＷの形状は各種の形状を有してもよいことは言うまでもない。
【００３８】
またＳ１のノイズ見積もりのフローをプログラム化して設計装置に組み込んでもよいことは言うまでもない。この場合には、従来のアナログシミュレータよるノイズ値算出を行う設計装置に比して、短時間でノイズを低減した回路の設計が可能となる。
【００３９】
また１つのパッケージに複数のチップが搭載されるＭＣＰについても本発明による設計方法が使用できることは言うまでもない。この場合にはチップ間の配線についてもノイズ低減の対象とすることができる。またチップ単体でのノイズ算出や、パッケージ単体でのノイズ算出も可能である。
【００４０】
ここで、本発明の技術思想により、背景技術における課題を解決するための手段を以下に列記する。
（付記１）半導体装置の回路設計前に電源ノイズを見積もる設計方法であって、
前記半導体装置の仕様に応じて求められる電気的特性に基づいて、該半導体装置の電源供給部から接地電位までの電源供給網モデルを作成し、該電源供給網モデルを周波数解析するステップと、
前記仕様に応じて得られる動作電流波形に基づいて周波数解析するステップと、
前記電源供給網モデルを周波数解析するステップと前記動作電流波形に基づいて周波数解析するステップとの解析結果に応じて前記電源供給網モデルの電源ノイズを算出するステップと、
を備えることを特徴とする半導体装置の設計方法。
（付記２）前記仕様は電源電圧の最大許容ドロップ値および電源電流値を含み、
前記電気的特性のうち前記半導体装置に備えられるチップまたは／およびパッケージの電流経路の総抵抗値は、
（電源電圧の最大許容ドロップ値）／（電源電流値）  
により求まることを特徴とする付記１に記載の半導体装置の設計方法。
（付記３）前記仕様は電源電圧の最大許容ドロップ値、電源電流値および動作周波数を含み、
前記電気的特性のうち前記半導体装置に備えられるチップまたは／およびパッケージの電流経路の総キャパシタンス値は、
（電源電流値）／（（動作周波数）×（電源電圧の最大許容ドロップ値））
により求まることを特徴とする付記１に記載の半導体装置の設計方法。
（付記４）前記仕様に応じて配線幅、配線の厚さ、間膜の厚さを含むプロセス固有の配線パラメータが定められ、
前記電気的特性のうち前記チップがあらかじめ備える各電源配線または／および前記パッケージが備える各電源配線の配線インダクタンス値は、前記配線パラメータに基づいて求められることを特徴とする付記１に記載の半導体装置の設計方法。
（付記５）前記チップがあらかじめ備える電源配線の総インダクタンス値または／および前記パッケージが備える電源配線の総インダクタンス値は、
前記配線インダクタンス値をオームの法則により合成して得られることを特徴とする付記４に記載の半導体装置の設計方法。
（付記６）前記電源供給網モデルは、周波数を変動させる電流源がキャパシタと並列に備えられる直列ＬＣＲ回路であり、
前記電源供給網モデルを周波数解析するステップは、前記キャパシタ両端の電圧の周波数応答を測定することを特徴とする付記１に記載の半導体装置の設計方法。
（付記７）前記電源供給網モデルを周波数解析するステップは、該電源供給網モデルの共振周波数の整数分の一の周波数を有する基本周波数を求め、該基本周波数の整数倍の周波数に対する特性を解析することを特徴とする付記６に記載の半導体装置の設計方法。
（付記８）前記動作電流波形に基づいて周波数解析するステップは、
前記電源供給網モデルを周波数解析するステップにより得られた該電源供給網モデルの共振周波数の整数分の一の周波数である基本周波数に基づいて、フーリエ解析することを特徴とする付記１に記載の半導体装置の設計方法。
（付記９）前記動作電流波形は、前記半導体装置の仕様である動作周波数で繰り返される波形であり、
前記動作電流波形に基づいて周波数解析するステップは、前記動作電流波形の始点から前記基本周波数の周期である基本周期に渡る期間内の波形について行われることを特徴とする付記８に記載の半導体装置の設計方法。
（付記１０）前記共振周波数を除する整数の値は、
前記動作周期と前記基本周期との差が最小となる値であることを特徴とする付記９に記載の半導体装置の設計方法。
（付記１１）前記動作電流波形は、
前記動作周期を底辺とし、前記半導体装置の仕様である電源電流値の２倍の値を高さとする三角波であることを特徴とする付記１に記載の半導体装置の設計方法。
（付記１２）前記電源ノイズを算出するステップは、
前記電源供給網モデルを周波数解析するステップにおいて求められた前記電源供給網モデルの共振周波数の整数分の一の周波数を有する基本周波数の整数倍の周波数ごとに行われることを特徴とする付記１に記載の半導体装置の設計方法。
（付記１３）前記電源供給網モデルを周波数解析するステップの結果は、単位電流当たりの電圧変位量であり、
前記動作電流波形に基づいて周波数解析するステップの結果は、規格化された周波数毎の電流成分であり、
前記電源ノイズを算出するステップは、前記単位電流当たりの電圧変位量と前記規格化された周波数毎の電流成分とを乗算することを特徴とする付記１２に記載の半導体装置の設計方法。
（付記１４）半導体装置の回路設計前に電源ノイズを見積もる設計プログラムであって、
前記半導体装置の仕様に応じて求められる電気的特性に基づいて、該半導体装置の電源供給部から接地電位までの電源供給網モデルを作成し、該電源供給網モデルを周波数解析するステップと、
前記仕様に応じて得られる動作電流波形に基づいて周波数解析するステップと、
前記電源供給網モデルを周波数解析するステップと前記動作電流波形に基づいて周波数解析するステップとの解析結果に応じて前記電源供給網モデルの電源ノイズを算出するステップと、
を備えることを特徴とする半導体装置の設計プログラム。
【図面の簡単な説明】
【００４１】
【図１】半導体装置の設計方法の全体フロー図である。
【図２】ノイズ見積もりのフロー図である。
【図３】ＬＣＲ回路１０を示す図である。
【図４】電源電圧変動値Ｖｎを示すグラフである。
【図５】電源電圧変動値Ｖｎを示す表である。
【図６】動作電流波形ＣＷを示す図である。
【図７】電流波形ＣＷ２を示す図である。
【図８】電流波形ＣＷ３を示す図である。
【図９】フーリエ解析結果を示す表である。
【図１０】電源ノイズ値ＰＶを示す表である。
【図１１】経験電流波形ＥＷを示す図である。
【図１２】従来の設計方法における電源ノイズ値の把握フロー図である。
【図１３】従来の電源ノイズ値の検証フロー図である。
【符号の説明】
【００４２】
１０  ＬＣＲ回路
Ａｎ  規格化電流値
Ｃ  総キャパシタンス
Ｌ  総インダクタンス
Ｒ  総抵抗成分
ＣＷ  動作電流波形
ＥＷ  経験電流波形
Ｈｆ  高調波周波数
ｆ０  共振周波数
ＴＡ  動作周期
ＴＰ  基本周期
Ｖｎ  電源電圧変動値
Ｎｎ  電源ノイズ周波数成分値
ＰＶ  電源ノイズ値
ＶＩＲＤ  許容ドロップ値
【図１】
2006163494.tif 000003
【図２】
2006163494.tif 000004
【図３】
2006163494.tif 000005
【図４】
2006163494.tif 000006
【図５】
2006163494.tif 000007
【図６】
2006163494.tif 000008
【図７】
2006163494.tif 000009
【図８】
2006163494.tif 000010
【図９】
2006163494.tif 000011
【図１０】
2006163494.tif 000012
【図１１】
2006163494.tif 000013
【図１２】
2006163494.tif 000014
【図１３】
2006163494.tif 000015