(57)【要約】  【課題】比較的簡単な回路により過電流を、迅速に、かつ、有効に防止する。  【解決手段】デバイス２１に所定の駆動電流を流すための駆動回路１０１は、デバイス２１に駆動電流Ｉopを供給する電流源１と、電流源１とデバイス２１との間に接続されている可変抵抗スイッチＰ１と、可変抵抗スイッチＰ１と電流源１との接続ライン１５ａの電流をモニタし、モニタ電流に応じて可変抵抗スイッチＰ１のオンとオフを制御し、当該制御に際して、可変抵抗スイッチＰ１をオンからオフする遷移時間より、オフからオンする遷移時間を長くするスイッチ制御回路７，５および３と、を有する。  【選択図】図２
2006310684.tif 000002
【特許請求の範囲】
【請求項１】
デバイスに所定の駆動電流を流す駆動回路であって、
前記デバイスに駆動電流を供給する電流源と、
前記電流源と前記デバイスとの間に接続されている可変抵抗スイッチと、
前記可変抵抗スイッチと前記電流源との接続ラインの電流をモニタし、モニタ電流に応じて前記可変抵抗スイッチのオンとオフを制御し、当該制御に際して、前記可変抵抗スイッチをオンからオフする遷移時間より、オフからオンする遷移時間を長くするスイッチ制御回路と、
を有する駆動回路。
【請求項２】
前記スイッチ制御回路は、
前記接続ラインの電流を電圧に変換する変換部と、
前記変換部から出力される電圧を基準電圧と比較する比較部と、
前記比較部の出力と前記可変抵抗スイッチの制御ノードとの間に接続され、前記比較部の出力がローレベルからハイレベルに遷移するときと、ローレベルからハイレベルに遷移するときとで、レベル変化の時定数を異ならせて、当該レベル変化を前記可変抵抗スイッチの制御ノードに伝達する波形整形部と、
を備える請求項１に記載の駆動回路。
【請求項３】
前記接続ラインの電圧を一定電圧でクランプするクランプ部を、
さらに備える請求項１に記載の駆動回路。
【請求項４】
前記波形整形部は、
前記比較部の出力と前記可変抵抗スイッチの制御ノードとの間に接続されているダイオードと、
前記ダイオードが逆バイアスされる向きの電圧レベル変化を所定の時定数で時間伸長して前記可変抵抗スイッチの制御ノードに伝達する抵抗およびキャパシタと、
を有する請求項２に記載の駆動回路。
【請求項５】
前記可変抵抗スイッチと並列にバイパス抵抗が接続されている
請求項１に記載の駆動回路。
【請求項６】
前記スイッチ制御回路は、前記可変抵抗スイッチのオフ時に前記バイパス抵抗を介して電流が流れることを検出したときに、当該スイッチ制御回路内の所定ノードの電圧を、前記可変抵抗スイッチをオフからオンに制御するリセット電圧に強制移行させるリセット部を有する
請求項５に記載の駆動回路。
【請求項７】
前記スイッチ制御回路は、前記モニタ電流に応じて前記可変抵抗スイッチをオフしてから、当該モニタ電流の変動に応じて、当該モニタ電流を変換後の電圧を、前記可変抵抗スイッチがオフからオン可能なリセット電圧に強制移行させるリセット部を有する
請求項１に記載の駆動回路。
【請求項８】
前記スイッチ制御回路は、前記モニタ電流を変換後の電圧の外部出力端子を備える
請求項１に記載の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デバイスに所定の駆動電流を流す駆動回路に関する。
【背景技術】
【０００２】
図６に、電流駆動デバイスの代表である半導体レーザの検査時における駆動回路とレーザとの接続図を示す。
ＤＵＴ（Device Under Test：被検査デバイス）である半導体レーザ２１のアノードＡにコンタクトプローブ２２ａが接触し、カソードＫにコンタクトプローブ２２ｂが接触している。
駆動回路５１は、コンタクトプローブ２２ａおよび２２ｂに接続し、半導体レーザ２１に所定の電流を流し、コンタクト不良時に当該電流を遮断するための回路である。
なお、図６においてコンタクトプローブを保持するハウジング等は図示していない。
【０００３】
駆動回路５１は様々な形態があるが、図６に、その代表的な一例を示す。
図示例の駆動回路５１は、出力電流を決めるリファレンス電源５２（参照電圧Ｖref）、リファレンス抵抗５３（抵抗値Ｒset）、差動増幅回路５４、および、トランジスタ５７を有する。
トランジスタ５７は、電源電圧Ｖccの供給ライン５５とコンタクトプローブ２２ａとの間に接続されている。リファレンス電源５２が差動増幅回路５４の非反転入力「＋」と接地電圧との間に接続され、リファレンス抵抗５３が差動増幅回路５４の反転入力「−」と接地電圧との間に接続されている。差動増幅回路５４は電源電圧Ｖccの供給ライン５５と電源電圧Ｖeeの供給ライン５６とに接続され、これらの電圧によって動作し、その出力がトランジスタ５７のゲートに接続されている。また、リファレンス抵抗５３と差動増幅回路５４との接続点がコンタクトプローブ２２ｂに接続されている。
【０００４】
ここで半導体レーザ２１のアノードＡとカソードＫ間の電圧を「Ｖ」とおく。
差動増幅回路５４の差動ゲインおよびＮＰＮ型のトランジスタ５７の直流増幅率Ｈfeを無限大と仮定すると、半導体レーザ２１の駆動電流Ｉopは、次式(1)で表される。
【０００５】
［数１］
Ｉop＝Ｖref／Ｒset…(1)
【０００６】
半導体レーザ２１を検査する場合、コンタクトプローブ２２ａおよび２２ｂを半導体レーザ２１の電極に接触させ、駆動回路５１からの駆動電流Ｉopを半導体レーザ２１に供給する。これにより半導体レーザ２１が発光する。
この状態の半導体レーザ２１に対して、エージングなどを行いながら所定の検査を実施する。
【０００７】
ところで、半導体レーザ２１と駆動回路５１が接続された状態で、何らかの原因で、コンタクトプローブ２２ａ及び／又は２２ｂが半導体レーザ２１の端子から離れて非導通状態（コンタクト不良）が発生することがある。
【０００８】
図７に、図６を簡略化した等価回路を示す。
図７において、図６に示す駆動回路５１を電流源１に置き換えて表示している。電流源１の電源は電源電圧Ｖccの供給ライン５５から供給されている。また、図６に示すコンタクトプローブ２２ａおよび２２ｂを、図７においてはスイッチＳ２２に置き換えて表示している。
電流源１からスイッチＳ２２までの電流駆動ライン間に容量Ｃstrayが接続されている。容量Ｃstrayは、電流駆動ラインに存在する浮遊容量、サージ電流除去などのため意図的に入れた容量（不図示）などの総和を表す。
【０００９】
スイッチＳ２２がオンした状態で半導体レーザ２１に供給されていた駆動電流Ｉopは、スイッチＳ２２のオフ（コンタクト不良発生）により供給経路を断たれる。
すると、半導体レーザ２１を流れる電流Ｉopは０[mA]になるが、駆動回路は定電流源であることから、無限大の抵抗に一定の電流を流そうと動作する。このため、電流源１からスイッチＳ２２までのラインの電圧Ｖは急激に上昇し、最悪の場合、電流源１が出せる最大の電圧である電源電圧（電源電圧Ｖcc）近くまで上昇する。
【００１０】
図８に、駆動回路の出力が電源電圧（電源電圧Ｖcc）近くまで上昇した瞬間における等価回路を示す。
この時、容量Ｃstrayは、そのスイッチ側のノード電圧Ｖが電源電圧Ｖcc近くになるまで電荷がチャージされる。
その後再び、スイッチＳ２２が半導体レーザ２１の端子に接触して導通状態になると、導通した直後に半導体レーザ２１に定格の駆動電圧以上の電圧が印加される。このため、半導体レーザ２１に瞬間的に過電流（突入電流またはサージ電流という）Ｉsurgeが流れる。
【００１１】
たとえば、電源電圧Ｖccを１５[Ｖ]、電流源１の出力抵抗Ｒ１０を約１[MΩ]、半導体レーザ２１を便宜上、等価直列抵抗Ｒｄと動作電圧Ｖopに相当する電圧源とし、その値をそれぞれ３０[Ω]、４.５[Ｖ]とする。
この場合、スイッチＳ２２が閉じた瞬間の半導体レーザ２１へ流れる過電流Ｉsurgeは次式(2)により計算できる。
【００１２】
［数２］
Ｉsurge＝(15−4.5)[Ｖ]／30[Ω]
＝350[mA]            …(2)
【００１３】
図９に、コンタクトプローブが導通状態から非導通状態になり、さらに導通状態に変化した場合に、電流源１の出力電圧Ｖと、半導体レーザ２１に流れる電流（駆動電流Ｉop，過電流Ｉsurge）との時間変化を示す。
この図から、コンタクトプローブが非導通状態から導通状態に変化した瞬間に駆動電流Ｉopより数倍も大きい過電流Ｉsurgeが流れることがわかる。
その結果、半導体レーザ２１は定格以上の光出力を発生することになって、半導体レーザ２１が劣化してしまう。また、過電流Ｉsurgeの大きさによっては、半導体レーザ２１が一気に熱破壊されることも起こりうる。
【００１４】
この過渡的な電流（過電流Ｉsurge）は、図８に示す容量Ｃstrayによるものである。なぜなら電流源１の出力抵抗Ｒ１０は、たとえば１[MΩ]と大きく、そのためコンタクトプローブが導通した瞬間、電流源１からは過渡電流が流れないからである。
【００１５】
図１０に、サージ除去回路を付加した駆動回路の等価回路例を示す。
図示例のサージ除去回路６１において、電流源１が駆動電流Ｉopを出力しているときの出力抵抗Ｒ１０が５[Ω]程度であり、その駆動電流の供給ライン間に存在する浮遊キャパシタＣ１０を１００[μF]とし、浮遊キャパシタＣ１０と並列にサージ除去のために１００[μF]程度の容量値を有するキャパシタＣ１１が接続されている場合を想定する。
このサージ除去のためにキャパシタＣ１１を追加することは、駆動電流Ｉopが正常に半導体レーザ２１に供給されている間のサージ除去には有効である。ところが、コンタクトプローブ２２ａ及び／又は２２ｂが非導通になると、このキャパシタＣ１１の容量分だけ、さらにチャージされる電荷が増える。このため、コンタクトプローブ２２ａ及び／又は２２ｂが再度導通状態になる瞬時に、大きな過電流が半導体レーザ２１に流れることになる。
【００１６】
以上の不具合は、コンタクトプローブの導通／非導通に限らず、そのコンタクト抵抗が大きく変化する場合にも生じる。
【００１７】
このような半導体レーザの劣化を防ぐため保護回路を備えたレーザ駆動回路が提案されている（たとえば特許文献１参照）。
【００１８】
図１１に、特許文献１に記載されている駆動回路を示す。
図１１に示す駆動回路は、半導体レーザ２１の端子に接触するコンタクトプローブ２２ａおよび２２ｂと、出力回路２６との間に設けられている、コンパレータ２３、検出電位設定用の電源２８、保持回路２４、制御回路２５、コンパレータ２９およびＮＰＮ型のトランジスタ２７を有する。
【００１９】
コンパレータ２３は、半導体レーザ２１とコンタクトプローブ２２ａおよび２２ｂとの間の非導通を、コンタクトプローブ２２ａと２２ｂ間の電圧ｖが、検出電位設定用の電源２８によって定まる設定電圧を超えたことにより検出する。
上記電圧ｖが設定電圧を越えると、コンパレータ２３からの検出結果に基づく信号が、保持回路２４を介してコンパレータ２９の入力に伝達される。その結果、コンパレータ２９から出力された信号によってトランジスタ２７がオフ（非導通に遷移）し、コンタクトプローブ２２ａへの電流供給が停止する。このときコンパレータ２３からの検出結果を保持回路２４が保持することによって、トランジスタ２７をオフするための信号を、コンパレータ２９を介してトランジスタ２７に出力し続ける。したがって、トランジスタ２７がオフ状態を維持し、この間に、コンタクトプローブ２２ａと２２ｂ間の電圧ｖが減少する。
【００２０】
このため、コンタクトプローブ２２ａおよび２２ｂを再び半導体レーザ２１の端子に接続させても、半導体レーザ２１に過剰な電流が流れない。したがって、半導体レーザ２１の光出力が定格を越えることもなく、半導体レーザ２１の劣化を防ぐことができる。
【特許文献１】特開２００１−１０２６７９号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
上記特許文献１に記載されている駆動回路においては、コンパレータ２３がコンタクトプローブ２２ａ及び／又は２２ｂの非導通を検出し、半導体レーザ２１への電流を遮断した場合、半導体レーザ２１の電流駆動ラインがオープンとなる。特許文献１の記載によれば、「保持回路２４の保持時間だけトランジスタ２７がオフ状態を維持し、この間に、コンタクトプローブ２２ａと２２ｂ間の電圧ｖが減少する」とある。
しかし、出力回路２６から電流駆動力が付与されている以上、つぎにトランジスタ２７がオンしたときに電圧ｖが上昇する。つまり、出力回路２６が動作している間に保持時間が終了しトランジスタ２７がオンすると、瞬時に過電流が半導体レーザ２１に流れてしまう。
したがって、特許文献１に記載された駆動回路では、一旦出力回路２６を再起動する必要がある。このため、出力回路２６の電源を落とす、又は、リセットをかけてから再度立ち上げる操作により、その分検査のスループットが低下する。
一方、出力回路２６を再起動しない場合は、たとえば出力回路２６からの電流供給を停止し、かつ、トランジスタ２７までのラインの電荷をディスチャージするなど、出力回路２６に過電流回避のための機能が必要となり、回路規模が増大してコストアップとなる。
【００２２】
特許文献１に記載された駆動回路では、コンタクトプローブ２２ａ,２２ｂから出力回路２６までの配線間の浮遊容量など容量が大きい場合、またはサージ電流除去のため意図的に大容量のコンデンサを入れたりする場合、半導体レーザ２１とコンタクトプローブ２２ａ,２２ｂとの間の非導通時に、その間の電圧は即時に上がらず、その浮遊容量等の値と駆動電流によって電圧上昇スピードが変わる。
たとえば、浮遊容量を含む配線間容量Ｃが１００[μF]、その容量Ｃにチャージされる電荷をＱ、出力回路２６の駆動電流Ｉopを４０[mA]とした場合、Ｑ＝Ｃ*Ｖ＝Ｉop*ｔより、立ち上がりスロープＶ／ｔは、
Ｖ／ｔ＝Ｉop／Ｃ＝４０[mA]／１００[μF]＝０.４[Ｖ]／１[mS]
となり、１[mS]で約０.４[Ｖ]のスロープでコンタクトプローブ２２ａ,２２ｂ間の電圧がゆっくり上昇する。
【００２３】
たとえば、ＤＵＴの駆動電流４０[mA]でのデバイス間の動作電圧を４[Ｖ]、コンパレータ２３の比較電圧用電源２８の設定電圧値を６[Ｖ]とした場合、
６[Ｖ]−４[Ｖ]＝２[Ｖ] 
２[Ｖ]／(０.４[Ｖ]／１[mS])＝５[mS]から、
非導通から導通状態になった時から半導体レーザ２１への電流を遮断するのに約５[mS]も時間がかかることになる。
【００２４】
したがって、電流が遮断される前に電流経路が復帰し（非導通から導通状態に推移し）、その時まで容量にチャージされた電荷によって半導体レーザ２１に定格以上の電流が流れ、熱破壊に至らなくても特性劣化されることが考えられる。
【００２５】
また半導体レーザ２１の動作電圧は同一品種でもプロセスバラツキが大きく、たとえば光出力パワー３[mW]クラスで波長４０５[nm]の青紫半導体レーザの場合、その動作電圧は３.５[Ｖ]〜５.５[Ｖ]程度にもなる。したがって、コンパレータ２３の比較電圧用電源２８の設定電圧値をあまり下げることができない。
【００２６】
本発明が解決しようとする課題は、比較的簡単な回路により過電流を、迅速に、かつ、有効に防止する駆動回路を提供することである。
【課題を解決するための手段】
【００２７】
本発明に係る駆動回路は、デバイスに所定の駆動電流を流す駆動回路であって、前記デバイスに駆動電流を供給する電流源と、前記電流源と前記デバイスとの間に接続されている可変抵抗スイッチと、前記可変抵抗スイッチと前記電流源との接続ラインの電流をモニタし、モニタ電流に応じて前記可変抵抗スイッチのオンとオフを制御し、当該制御に際して、前記可変抵抗スイッチをオンからオフする遷移時間より、オフからオンする遷移時間を長くするスイッチ制御回路と、を有する。
好適に、前記スイッチ制御回路は、前記接続ラインの電流を電圧に変換する変換部と、前記変換部から出力される電圧を基準電圧と比較する比較部と、前記比較部の出力と前記可変抵抗スイッチの制御ノードとの間に接続され、前記比較部の出力がローレベルからハイレベルに遷移するときと、ローレベルからハイレベルに遷移するときとで、レベル変化の時定数を異ならせて、当該レベル変化を前記可変抵抗スイッチの制御ノードに伝達する波形整形部と、を備える。
【００２８】
本発明では、好適に、前記可変抵抗スイッチと並列にバイパス抵抗が接続されている。
この場合、さらに好適に、前記スイッチ制御回路は、前記可変抵抗スイッチのオフ時に前記バイパス抵抗を介して電流が流れることを検出したときに、当該スイッチ制御回路内の所定ノードの電圧を、前記可変抵抗スイッチをオフからオンに制御するリセット電圧に強制移行させるリセット部を有する。
【００２９】
一方、本発明では、前記スイッチ制御回路は、前記モニタ電流に応じて前記可変抵抗スイッチをオフしてから、当該モニタ電流の変動に応じて、当該モニタ電流を変換後の電圧を、前記可変抵抗スイッチがオフからオン可能なリセット電圧に強制移行させることも可能である。
また、モニタ電流を変換後の電圧を測定して、リセットすることを外部のテスタ等で行うことも可能である。そのため、本発明では、好適に、前記スイッチ制御回路は、前記モニタ電流を変換後の電圧の外部出力端子を備える。
【００３０】
本構成によれば、スイッチ制御回路が電流源と可変抵抗スイッチとの間の接続ラインの電流をモニタしている。可変抵抗スイッチはローアクティブでもハイアクティブでもよいが、たとえば、その制御ノードがローレベルで当該スイッチがオンし、ハイレベルで当該スイッチがオフするとする。スイッチ制御回路は、モニタ電流がゼロになることを検出し、デバイスへのコンタクトが非導通になったとして、可変抵抗スイッチをオフする。
スイッチ制御回路は、このときのモニタ電流を変換後の電圧について、その電位変化を迅速に伝達することができる。このため、可変抵抗スイッチが瞬時にオフする。
【００３１】
可変抵抗スイッチと並列にバイパス抵抗が設けられている場合、デバイスへのコンタクトが再度導通すると、その電流駆動ラインに、デバイスの駆動電流より小さい電流が流れる。スイッチ制御回路は、この電流を迅速に検出する。すると、スイッチ制御回路は、その内部の所定ノードの電圧をリセット電圧に強制移行させる。この電圧レベルの変化は、上記可変抵抗スイッチをオフするときと逆向きである。この場合、スイッチ制御部（たとえば波形整形部）が、可変抵抗スイッチをオフからオンさせるが、そのレベル変化は（時間伸長され）比較的ゆっくりと行われる。したがって、デバイスに徐々に電流が流れ出す。
【発明の効果】
【００３２】
本発明によれば、比較的簡単な回路により過電流を、迅速に、かつ、有効に防止する駆動回路を提供することができるという利点がある。
【発明を実施するための最良の形態】
【００３３】
本発明は、たとえばＣＤ−ＲＯＭ(Compact Disc−Read Only Memory)，ＣＤ−Ｒ(Compact Disc−Recordable)，ＭＯ(Magneto-Optic disk)，ＤＶＤ(Digital Versatile Disc)等の光記録情報機器に使用される半導体レーザに代表される電流駆動デバイスの保護回路、および、当該保護回路を備えたデバイスの検査装置、組立装置並びにエージング用装置などに関する。
以下、本発明の実施形態を、図面を参照して説明する。
【００３４】
［第１実施形態］
図１は、本実施形態において半導体レーザが接続されている駆動回路の構成を示すブロック図である。
【００３５】
図１に示す半導体レーザの駆動回路１０１は、半導体レーザが搭載されているハンドラ１０３の電流駆動ライン２３ａと２３ｂに接続されている。
ハンドラ１０３に、ＤＵＴとしての半導体レーザ２１がセットされ、そのアノードＡがコンタクトプローブ２２ａを介して電流駆動ライン２３ａに接続され、カソードＫがコンタクトプローブ２２ｂを介して電流駆動ライン２３ｂに接続されている。
電流駆動ライン２３ｂは、基準電圧の供給ライン１５ｂを介して基準電圧（本例では接地電圧）に接続されている。このためＤＵＴとしての半導体レーザ２１はカソードコモンとなっている。
なお図面は本発明に関わる部分のみの概略を示しており、また測定（検査）装置を構成する、テストヘッドおよびコンタクトプローブ２２ａおよび２２ｂを固定するソケットのハウジングなどは図示していない。
【００３６】
駆動回路１０１は、電流源１、保護回路１０２およびリセット部６を備える。
保護回路１０２は、電流源１の駆動電流ライン（電源電圧Ｖccの供給ライン）１５ａに流れる電流をモニタし、そのモニタ電流に応じて、保護回路１０２内の可変抵抗スイッチ（後述）を制御する回路である。
リセット部６は、モニタ電流を変換した電圧を測定し、その測定結果に応じて、当該電圧を強制的にリセット電圧に移行させる。あるいは、リセット部６は、モニタ電流を変換した電圧を所定の基準と比較し、その結果に応じてリセットを自動的に行う構成でもよい。さらにリセット部６に代えて、モニタ電流を変換した電圧を外部に出力させる外部接続パッドを設け、外部のテスタ等でモニタ電流を変換した電圧を測定し、その結果に応じてリセットを行う構成でもよい。
【００３７】
電流源１は、ＤＵＴである半導体レーザ２１を所定の電流で駆動する任意の電流源回路から構成されている。電流源１からの駆動電流は、駆動電流ライン１５ａを介して保護回路１０２に供給される。
【００３８】
保護回路１０２は、サージ除去部２４、電圧クランプ部２５、電流（Ｉ）を電圧（Ｖ）に変換するＩ／Ｖ変換部７、Ｉ／Ｖ変換部７の出力を基準電圧と比較する比較部５、波形整形部３および可変抵抗部４を有する。
サージ除去部２４および電圧クランプ部２５は、それぞれ駆動電流ライン１５ａと基準電圧の供給ライン１５ｂとの間に接続されている。Ｉ／Ｖ変換部７は、駆動電流ライン１５ａの途中、すなわちノードＮＤａとノードＮＤｂとの間に挿入されている。可変抵抗部４は、駆動電流ライン１５ａのノードＮＤｂと電流駆動ライン２３ａとの間に接続されている。Ｉ／Ｖ変換部７で変換後の電圧が出力されるノードＮＤｃに、比較部５が接続されている。また、ノードＮＤｃは、リセットライン８を介してリセット部６に接続されている。波形整形部３は、駆動電流ライン１５ａのノードＮＤｂと、基準電圧の供給ライン１５ｂとに接続され、その入力が比較部５の出力に接続されている。波形整形部３の出力は可変抵抗部４の制御入力に接続されている。
【００３９】
Ｉ／Ｖ変換部７は、駆動電流ライン１５ａに流れる電流を検出し、電圧（以下、検出電圧という）に変換してノードＮＤｃに出力する。
比較部５は、検出電圧またはリセット部６から与えられるリセット電圧を、所定の参照電圧Ｖrefと比較し、その結果に応じて出力をローレベルまたはハイレベルに変化させる。
【００４０】
波形整形部３は、比較部５の出力を波形整形するための回路である。波形整形部３の入力は、比較部５から供給され、ローレベルからハイレベルに変化する場合と、ハイレベルからローレベルに変化する場合がある。
波形整形部３は、その２つの場合で、レベル変化の遷移時間を異ならせる。このことを「波形整形」と称する。より詳細には、可変抵抗部４が低抵抗から高抵抗に推移するときよりも、高抵抗から低抵抗に推移するときに、上記レベル変化の遷移時間を十分に長くする。このため、可変抵抗部４は、高抵抗から低抵抗に推移するときにゆっくりと動作する。
【００４１】
図２は、図１を具体化した一回路例を示す。
本回路例においては、サージ除去部２４はキャパシタＣ１からなり、電圧クランプ部２５はツェナーダイオードＤ１からなる。
【００４２】
Ｉ／Ｖ変換部７は、駆動電流ライン１５ａのノードＮＤａとノードＮＤｂとの間に接続されている検出抵抗Ｒ２と、検出抵抗Ｒ２の両端の電位差を所定の増幅率で増幅する差動増幅器７１と、差動増幅器７１の出力に接続されている抵抗Ｒ１とを有する。
差動増幅器７１は、電源電圧Ｖddの供給ラインと基準電圧の供給ライン１５ｂに接続され、これらのラインから電源の供給を受けて動作する。差動増幅器７１の非反転入力端子「＋」が検出抵抗Ｒ２のノードＮＤａ側に接続され、反転入力端子「−」が検出抵抗Ｒ２のノードＮＤｂ側に接続されている。
差動増幅器７１の出力が抵抗Ｒ１を介してノードＮＤｃに接続されている。
【００４３】
差動増幅器７１は、検出抵抗Ｒ２で発生した電圧を所定の増幅率で増幅し、基準電圧（ここでは接地電圧）を基準とした電圧Ｖｏを出力する。
たとえば増幅率を１０、検出抵抗Ｒ２の値を１[Ω]、検出抵抗Ｒ２に流れる電流を１０[mA]、差動増幅器７１の２つの入力に流れる電流をともに０[μA]、差動増幅器７１の出力オフセットを０[mV]と仮定した場合、その出力に発生する電圧Ｖo1は、次式(3)により求まる。
【００４４】
［数３］
Ｖo1＝1[Ω]*10[mA]*10
＝100[mV]      …(3)
【００４５】
この電圧Ｖｏは抵抗Ｒ１を通してノードＮＤｃから、比較部５およびリセットライン８に出力される。
リセットライン８にリセット部６が接続されている。本例のリセット部６は、リセットライン８と接地電圧との間に接続されている電圧計９と、リセットライン８と接地電圧との間に接続されているスイッチＳ１０およびリセット電圧発生手段１０とを備える。
電圧計９は、Ｉ／Ｖ変換部７により変換された電圧を計測し、その計測値に応じてスイッチＳ１０を制御するためのものである。スイッチＳ１０がオンするとリセット電圧発生手段１０からのリセット電圧が、リセットライン８を介してノードＮＤｃに出力される。
【００４６】
抵抗Ｒ１は、差動増幅器７１の出力インピーダンスをある程度高くし、リセットライン８からのリセット信号を比較部５の入力に確実に伝えるための抵抗である。その必要がない場合、抵抗Ｒ１は省略可能である。
【００４７】
比較部５は、電源電圧Ｖddの供給ラインと基準電圧の供給ライン１５ｂとに接続され、これらのラインから電源供給を受けて動作する差動増幅器５２を備える。差動増幅器５２の反転入力「−」がノードＮＤｃに接続され、その非反転入力「＋」と基準電圧の供給ライン１５ｂとの間に、参照電圧Ｖrefを発生させる電圧源５１が接続されている。
【００４８】
比較部５の出力構成を、オープンコレクタ（またはオープンドレインでも可）としている。より詳細には、差動増幅器５２の出力を制御ノードとする出力トランジスタＴｒ１が比較部５の出力段となっている。本例の出力トランジスタＴｒ１はＮＰＮバイポーラトランジスタからなり、そのコレクタが基準電圧の供給ライン１５ｂに、そのベースが差動増幅器５２の出力に接続され、コレクタが比較部５の出力ノードＮＤｄに接続されている。
比較部５の出力ノードＮＤｄは、波形整形部３を介して可変抵抗部４の制御ノードに接続されている。
【００４９】
可変抵抗部４は、可変抵抗スイッチとしてのＰチャネル・エンハンスメント型ＭＯＳＦＥＴ（以下、可変抵抗スイッチトランジスタと称す）Ｐ１と、可変抵抗スイッチトランジスタＰ１のソースＳとドレインＤに接続されている電流制限用のバイパス抵抗Ｒ５とを有する。可変抵抗スイッチトランジスタＰ１のゲートＧは、波形整形部３の出力に接続されている。このため、可変抵抗部４全体の抵抗が、波形整形部３により制御される可変抵抗スイッチトランジスタＰ１のゲートＧとソースＳ間の電位差（ゲート・ソース間電圧Ｖgs）に応じて変化する。
【００５０】
波形整形部３は、ダイオードＤ２、抵抗Ｒ３,Ｒ４およびキャパシタＣ２から構成される。波形整形部３は、比較部５の出力の負荷となっており、その出力電圧を波形整形し、この波形整形後の電圧によって可変抵抗部４を制御する。
波形整形部３の役割は２つあり、その１つは、比較部５のオープンコレクタ出力を可変抵抗部４に最適な電圧にて調整して伝達することである。比較部５の出力トランジスタＴｒ１がオンの時、可変抵抗部４の可変抵抗スイッチトランジスタＰ１のゲートＧに印加されるゲート電圧Ｖｇをロー（ＧＮＤ）レベルにする。出力トランジスタＴｒ１がオフの時は、ゲート電圧Ｖｇをハイレベル（ノードＮＤｂと同程度の電圧レベル）に設定する。
波形整形部３の他の役割は、可変抵抗スイッチトランジスタＰ１のゲートＧに印加されるゲート電位Ｖｇの立ち上がりスロープ（傾斜）を速く（急峻に）し、また立ち上がりスロープを遅く（緩やかに）設定することである。
【００５１】
このゲート電圧Ｖｇをハイレベルからローレベルに移行させるには、リセットライン８から強制的にリセット電圧を印加する必要がある。
そのためにリセット部６が設けられている。リセット部６は、駆動電流ライン１５ａにあるレベルの電流が流れ始め、Ｉ／Ｖ変換部７の出力がハイレベルになると、その電圧変化を電圧計９によって検出する。より詳細には、半導体レーザ２１が定常動作しているときは駆動電流ライン１５ａには比較的大きな駆動電流が流れるが、その電流がコンタクトの非接続により一旦遮断され、つぎにコンタクトが接続される場合、駆動電流より小さい電流がバイパス抵抗Ｒ５を通って流れ始める。電圧計９は、この電流に応じたＩ／Ｖ変換部７の出力変化を測定する。
すると、スイッチＳ１０がオンし、リセット電圧発生手段１０からのリセット電圧が比較部５に出力され、出力トランジスタＴｒ１がオンして波形整形部３の入力電圧がロー（ＧＮＤ）レベルに落とされる。
比較部５の出力ノードＮＤｄの電圧がＧＮＤレベルに下がると、この電圧レベルの変化が、波形整形部３内の抵抗Ｒ４とキャパシタＣ２等で規定される時定数でゆっくりと可変抵抗スイッチトランジスタＰ１の制御ノード（ゲートＧ）に伝達される。このため、可変抵抗部４の抵抗が、高抵抗からゆっくりと低抵抗に推移する。
【００５２】
図２は、図１に示す駆動回路の各部を具体的な回路で表現したものであるが、各部の構成は一例であって、同じ目的を達成するものであれば、図示例以外の形態を任意に選択できる。たとえば、電圧クランプ部２５（図１）は、ツェナーダイオードＤ１の代わりに複数のダイオードを縦続接続したもので実現可能である。
【００５３】
つぎに、このように構成される半導体レーザ用の駆動回路について、その動作の概略を、図１および２を参照しつつステップごとに説明する。
【００５４】
まず各部の回路定数について説明する。
半導体レーザ２１の閾値電流を約３０[mA]、駆動電流Ｉopを約４０[mA]、その時の動作電圧Ｖopを約４.５[Ｖ]とする。ツェナーダイオードＤ１のクランプ電圧値Ｖclpは、半導体レーザ２１の動作に影響を出ないようにするため、その動作電圧Ｖopより十分高い電圧に設定する。ここでは半導体レーザ２１の動作電圧が約４.５[Ｖ]であることから、クランプ電圧値Ｖclpを、たとえば７[Ｖ]に設定する。
【００５５】
Ｉ／Ｖ変換部７の検出抵抗Ｒ２を、駆動回路の動作に影響を与えない程度の値、たとえば１[Ω]とし、差動増幅器７１の増幅率をたとえば１０とする。半導体レーザ２１の駆動電流Ｉopが４０[mA]の場合、Ｉ／Ｖ変換部７の出力電圧Ｖo2は、次式(4)により求まる。
【００５６】
［数４］
Ｖo2＝1[oΩ]*40[mA]*10
＝400[mV]        …(4)
【００５７】
可変抵抗スイッチトランジスタＰ１として、その閾値電圧Ｖthが約１.５[Ｖ]のものを使用する。また、そのゲート電圧を基準としたソース電圧（ゲート・ソース間電圧）Ｖgsが４.５[Ｖ]より大きいときに、当該可変抵抗スイッチトランジスタＰ１がオンし、そのオン抵抗を約１[Ω]以下とする。
【００５８】
バイパス抵抗Ｒ５の値は、可変抵抗部４の可変抵抗スイッチトランジスタＰ１がオフの時、クランプ電圧Ｖclpから半導体レーザ２１の動作電圧Ｖopを引いた電圧値が当該抵抗に印加されたときに、所定の電流が流れるように設定する。ここで所定の電流とは、半導体レーザ２１の駆動電流Ｉopより小さい値が望ましく、たとえば、クランプ電圧Ｖclpが７[Ｖ]、動作電圧Ｖopが４.５[Ｖ]の場合、１０[mA]程度とする。この場合、バイパス抵抗Ｒ５の値は次式(5)により与えられる。
【００５９】
［数５］
Ｒ５＝(7[Ｖ]−4.5[Ｖ])／10[mA]
＝250[Ω]              …(5)
【００６０】
比較部５における差動増幅器５２の非反転入力「＋」に供給される電圧源５１の参照電圧Ｖrefを、半導体レーザ２１に駆動電流Ｉop（＝４０[mA]）が流れているときに、これがＩ／Ｖ変換部７により検出されて変換された電圧Ｖo2（式(4)）と、コンタクトが非接続となり、再接続されたときにバイパス抵抗Ｒ５を介して所定値、たとえば１０[mA] の電流が流れ、これがＩ／Ｖ変換部７により検出されて変換された電圧Ｖo1（式(3)）との大きさに応じて設定する。参照電圧Ｖrefを、電圧Ｖo1（＝１００[mV]）より大きく、電圧Ｖo2（＝４００[mV]）より小さい範囲内で、これら上限と下限からそれぞれ余裕をとった任意の値に設定することが望ましい。ここでは参照電圧Ｖrefを２００[mV]に設定し、Ｉ／Ｖ変換部７の出力であるノードＮＤｃ（およびリセットライン８）の電圧が、この２００[mV]より高いか否かによって、比較部５の出力ノードＮＤｄがハイレベルかローレベルかが決まる。
【００６１】
つぎに、このように回路定数が設定された半導体レーザ用の駆動回路について、その動作の概略を、図１および図２を参照しつつステップごとに説明する。
【００６２】
＜ステップ１＞
電流源１より所定の駆動電流Ｉop（ここでは約８０[mA]とする）が半導体レーザ２１に流れている。この時クランプ電圧値Ｖclpは、半導体レーザ２１の動作電圧（ここでは約４.５[Ｖ]とする）より十分高く、電圧クランプ部は動作していない（電圧クランプ状態にない）。
この時、Ｉ／Ｖ変換部７の出力電圧（ノードＮＤｃの電圧）は、約４００[mV]となっている。
【００６３】
ここで電圧源５１の電圧が前述したように２００[mV]であり、これはＩ／Ｖ変換部７の出力電圧（約４００[mV]）より低いことから、比較部５の出力トランジスタＴｒ１がオンし、そのオープンコレクタ出力電圧（比較部５の出力ノードＮＤｄの電圧）はローレベルとなる。波形整形部３を通して可変抵抗部４に伝達された制御電圧もローレベル（ほぼＧＮＤ）レベルとなる。この制御電圧は可変抵抗スイッチトランジスタＰ１のゲートＧに与えられる。このため可変抵抗スイッチトランジスタＰ１のゲート・ソース間電圧Ｖgsは約４.５[Ｖ]となり、これは、その閾値電圧Ｖth（＝１.５[Ｖ]）より十分大きいことから、当該可変抵抗スイッチトランジスタＰ１はオンする。その結果、可変抵抗部４の入出力がほぼショートに近い状態となり、その抵抗が約１[Ω]以下となる。
したがって、電流源１からの駆動電流Ｉopは、波形整形部３に流れる電流を無視すると、殆どすべてが半導体レーザ２１へ流れる。
【００６４】
＜ステップ２＞
ここで、何らかの原因で偶発的にコンタクト不良が発生し、コンタクトプローブ２２ａ及び／又は２２ｂが半導体レーザ２１の端子から離れて、半導体レーザ２１への通電が遮断されたとする。
この時、電流源１は電流を供給し続けようとする。この電流は、最初は、Ｉ／Ｖ変換部７、可変抵抗部４および半導体レーザ２１の経路には流れず、サージ除去用のキャパシタＣ１に流れる。
すると、Ｉ／Ｖ変換部７の出力ノードＮＤｃの電圧は、検出抵抗Ｒ２に電流が流れなくなるので、瞬時に０[Ｖ]となり、比較部５の出力トランジスタＴｒ１がオフする。このため、波形整形部３内の抵抗Ｒ３を通して電流が比較部５の出力ノードＮＤｄに供給され、その電圧はハイレベルになる。
【００６５】
このハイレベルの電圧は、波形整形部３内のダイオードＤ２を通して、短時間で可変抵抗スイッチトランジスタＰ１のゲートＧに達し、ゲート電圧Ｖｇがハイレベルとなる。このときゲート電圧Ｖｇは、駆動電流ライン１５ａのノードＮＤｂの電圧より、ダイオードＤ２の順方向電圧（＝約０.７[Ｖ]）だけ低い電圧となる。このため、可変抵抗スイッチトランジスタＰ１のゲート・ソース間電圧Ｖgsが約０.７[Ｖ]程度となる。この電圧は閾値電圧Ｖth(＝約１.５[Ｖ])の絶対値より小さくなることから、可変抵抗スイッチトランジスタＰ１はオフする。
その結果、オン抵抗Ｒon程度であった可変抵抗スイッチトランジスタＰ１のソースとドレイン間のインピーダンスが、ほぼ無限大となる。よって、可変抵抗部４の入出力間の抵抗値は、バイパス抵抗Ｒ５（＝250[Ω]）の値で確定する。
【００６６】
上記状態において、Ｉ／Ｖ変換部７の出力ノードＮＤｃの電圧を、リセットライン８を介して電圧計９で測定することにより外部から検査装置上で、何らかの原因で電流駆動ラインが非導通状態になっていることが確認できる。
【００６７】
以上より、コンタクト不良が発生し、Ｉ／Ｖ変換部７に電流が流れなくなった瞬間から、可変抵抗部４のバイパス抵抗Ｒ５によって半導体レーザ２１に流れる駆動電流Ｉopが制限されるため、過電流（突入電流／サージ電流）による半導体レーザ２１が劣化することが防止される。
【００６８】
前述したように電流駆動ラインが非導通状態になると、電流源１からの電流駆動電流はサージ除去用のキャパシタＣ１に流れるが、それを充電し終えると、ライン負荷容量等を充電する。このため、駆動電流ライン１５ａと基準電圧の供給ライン１５ｂとの間の電圧はさらに上昇していき、やがてツェナーダイオードＤ１のクランプ電圧に達する。それ以降は、ツェナーダイオードＤ１に電流（ツェナー電流）が流れるようになるため、駆動電流ライン１５ａの電圧はクランプ電圧Ｖclpで一定となる。
【００６９】
なお、前述したように電流駆動ラインが非導通状態になり、直ぐに導通状態になった場合、Ｉ／Ｖ変換部７の出力電圧は約１００[mV]以下のままとなり、比較部５の出力はローレベルを保持する。そして、駆動電流ライン１５ａの電流は、バイパス抵抗Ｒ５によって制限されるため、その殆どがサージ除去用のキャパシタＣ１に流れる。
その後、上記非導通の状態と同様に、電流駆動ライン１５ａと基準電圧の供給ライン１５ｂとの間の電圧がツェナーダイオードＤ１のクランプ電圧Ｖclpに達すると、ツェナーダイオードＤ１にツェナー電流が流れるようになる。
【００７０】
＜ステップ３＞
つぎに、コンタクトプローブ２２ａおよび２２ｂと半導体レーザ２１の端子との間が再び導通になったとする。
この時、可変抵抗スイッチトランジスタＰ１はオフ状態のままで、半導体レーザ２１にはバイパス抵抗Ｒ５を介して、駆動電流値Ｉopより少ない電流が流れる。これは、バイパス抵抗Ｒ５が、可変抵抗スイッチトランジスタＰ１のオン抵抗（約１[Ω]）より十分大きな抵抗値（たとえば２５０[Ω]）を有するためである。
具体的には、半導体レーザ２１には、クランプ電圧Ｖclp（＝７[Ｖ]）と半導体レーザ２１の駆動電圧Ｖop（＝４.５[Ｖ]）との差電圧を抵抗Ｒ５（＝２５０[Ω]）で割った僅かな電流（約１０[mA]）が流れる。この電流をＩ／Ｖ変換部７が検出し、電圧に変換すると、その電圧値は式(3)から約１００[mV]となる。
この電圧を、リセットライン８を介して電圧計９にて測定し、これによりコンタクトが再接触し、導通状態になっていることを確認できる。
＜ステップ４＞
上記ステップ３にて導通状態が確認できれば、半導体レーザ２１の電流駆動ラインは復帰したことになるので、リセット状態を設定し、ステップ１の通常動作状態に戻す。
【００７１】
リセット状態にするには、スイッチＳ１０をオンすることによって、Ｉ／Ｖ変換部７の出力ノードＮＤｃに、リセットライン８を介してリセット電圧を出力する（または外部のテスタ等を用いてリセットパルスを入力する）。
リセット電圧は、比較部５の出力をローレベルに変化させることができる値をとる。電圧源５１の参照電圧Ｖrefが約２００[mV]であることから、それを超える電圧値、たとえば３００[mV]程度のリセット電圧が望ましい。
なお、リセット状態にする手段は、比較部５の出力ノードＮＤｄをローレベルにすれば良いことから、図２に示すスイッチＳ１０、電圧源９を設ける代わりに、電圧源５１の電圧を変更してもよい。
【００７２】
一旦リセット状態になると、波形整形部３のダイオードＤ２は逆バイアスとなるのでオンしないため、可変抵抗スイッチトランジスタＰ１のゲート電圧Ｖｇは、抵抗Ｒ４とゲートのキャパシタＣ１との時定数で徐々にハイレベルからローレベルにゆっくりと変化する。これに合わせて可変抵抗スイッチトランジスタＰ１のソースＳとドレインＤ間の抵抗は、無限大から徐々に小さくなる。これは、ＰＭＯＳトランジスタ（可変抵抗スイッチトランジスタＰ１）のソースＳとドレインＤ間の抵抗が、ゲート・ソース間電圧Ｖgsから閾値電圧Ｖthを引いた電圧の逆数に比例するためである。そして、可変抵抗スイッチトランジスタＰ１のソースＳとドレインＤ間の抵抗は、最終的にはオン抵抗（約１[Ω]）になる。
これにより、ツェナーダイオードＤ１に流れていた電流は、その殆どが半導体レーザ２１に流れるようになり、電圧クランプ部がオフ（電圧クランプ状態が解除）する。
【００７３】
以上の動作によって、導通時に１０[mA]が半導体レーザ２１に流れ、その後リセット開始によって徐々に半導体レーザ２１への駆動電流が増加し、電流駆動ライン１５ａに蓄積された電荷をゆっくりディスチャージし、やがて電流源１の電流と同じ電流が半導体レーザ２１に流れる。
その結果、コンタクトが接続して半導体レーザ２１の通電が非導通から導通に変化したときに、半導体レーザ２１には過電流が流れないまま上記ステップ１の状態となる。
【００７４】
本実施の形態によれば、以上ステップ１からステップ４の動作によって予測できない非導通から導通時に発生する過電流（突入電流）を回避し、半導体レーザ２１を保護することができる。
【００７５】
なお、コンタクトの非導通から導通状態時の確認が不要の場合、可変抵抗部４内のバイパス抵抗Ｒ５を省略することができる。この場合、非導通時に半導体レーザ２１に流れる電流を制限するのではなく遮断することとなる。
【００７６】
上記駆動回路は、半導体レーザなど電流駆動デバイスの測定システムに組み込んで用いると有用である。その場合、電流源及び／又はリセットの機能をテスタ等の駆動回路以外のシステム部分に持たせることができる。
【００７７】
図３に、電流源およびリセットの機能をテスタに持たせた場合のシステム構成を示す。
図３において、半導体レーザ（またはＩＣ）用のテスタ１２０内に、電流源１Ａおよびリセット部６Ａが設けられている。テスタ１２０は、不図示のマイクロコンピュータにより半導体レーザの検査手順を制御する。
本実施形態に関わる駆動回路は、ＤＵＴ（半導体レーザ２１）がセットされたハンドラ１０３とテスタ１２０とを連結する、不図示のテストヘッド内のデバイス・インターフェース・ボードに実装されている。図３においては、駆動回路の保護回路１０２Ａの部分を示す。
【００７８】
保護回路１０２Ａは、図１に示す保護回路１０２と比較すると、その比較部５内の参照電圧Ｖrefを生成する電圧源が省略され、その差動増幅器５２の非反転入力「＋」に基準電圧ライン８１が接続されている。
基準電圧ライン８１はテスタ１２０内のリセット部６Ａにおいて、基準電圧とリセット電圧との電圧変更が可能な電圧源５１Ａに接続されている。
保護回路１０２Ａ内のノードＮＤｃから電圧モニタライン８２が取り出され、テスタ１２０内のリセット部６Ａにおいて電圧計９ａに接続されている。
また、電流駆動ライン１５ａに駆動電流を供給する電流源１Ａも、テスタ１２０内に設けられている。
保護回路１０２Ａ内の他の構成は、図１と同じであり図２に示す具体的回路により実現可能である。
【００７９】
図３に示す測定システムの基本的な動作は、図１および図２と同じであり、ここでの説明を省略する。
この測定システムを使用すれば、半導体レーザ２１の駆動および保護以外にさらに、コンタクトの非導通の発生を検出し、その度合い（回数）を利用し、これを保守メンテナンス（例えばコンタクトプローブの交換時期など）の目安にすることができる。
【００８０】
図１〜図３において、リセットの機能を省略することも可能である。
図４に、リセットの機能を省略する場合の駆動回路例を示す。
この駆動回路では、Ｉ／Ｖ変換部７の出力ノードＮＤｃにリセット部６（または６Ａ）が接続されていない。また、ノードＮＤｃと差動増幅器７１との間の抵抗Ｒ１も省略されている。
【００８１】
電圧源５１の参照電圧Ｖrefを、コンタクトの非導通から導通状態時に発生するＩ／Ｖ変換部７の出力電圧より、予め若干低めに設定する。たとえば、参照電圧Ｖrefを約５０[mV]に設定する。
本例の動作上の変更点は、外部からの制御回路で復帰するのではなく、Ｉ／Ｖ変換部７の出力電圧に応じて自動的に復帰する点である。したがって、図４においては、リセットする必要がないので、図２に示すリセットライン８、電圧測定用の電圧計９およびリセット電圧発生手段１０等は不要となる。
【００８２】
図４に示す駆動回路は、制御回路が不要となるので回路規模が大きくならず、したがって、たとえばバーイン・ボードなどに保護装置を組み込む時などに有効である。
【００８３】
［第２実施形態］
図５は、第２実施形態における駆動回路図である。
第１実施形態からの変更内容は、ＤＵＴ（半導体レーザ２１）がアノードコモンで、そのカソードＫから駆動電流をシンクして使用する点である。したがって回路は第１実施形態の図１と比較して、電源電圧Ｖccと電源電圧Ｖeeに対し、回路要素の接続関係が対称となる。
回路図上での変更内容は、電流源１の電源は電源電圧Ｖeeから供給されている。Ｉ／Ｖ変換部７の検出抵抗Ｒ２が電流駆動ライン１５ｄに接続され、キャパシタＣ１およびツェナーダイオードＤ１が、基準電圧の供給ライン１５ｃと電流駆動ライン１５ｄとの間に接続されている。差動増幅器７１および５２は、電源電圧ＶccおよびＶeeに接続されて電源供給を受ける。差動増幅器７１および５２は、反転入力と非反転入力の他の構成に対する接続が図２の場合と逆となっている。
比較部５内に出力トランジスタＴｒ１は設けられておらず、その代わりに、波形整形部３内においてＮＭＯＳトランジスタＰ１１が基準電圧の供給ライン１５ｃとノードＮＤｄとの間に接続されている。さらに波形整形部３内のダイオードＤ２が図２と比較して逆に接続されている。
また、可変抵抗部４内の可変抵抗スイッチトランジスタＰ３３は、エンハンスメント型のＮＭＯＳトランジスタから構成される。
【００８４】
このような構成では、Ｉ／Ｖ変換部７の検出抵抗Ｒ２に発生した電圧を差動増幅器７１において所定の増幅率で増幅し、接地電圧を基準とする電圧を出力する。
この電圧を、抵抗Ｒ１を介して比較部５に出力し、その差動増幅器５２において、電圧源５１の参照電圧Ｖrefと比較する。差動増幅器５２の出力は、ローレベルでほぼ最下位電位（電源電圧Ｖss）、ハイレベルでほぼＧＮＤレベルになる。差動増幅器５２の出力電圧によりＮＭＯＳトランジスタＰ１１を制御し、ノードＮＤｄにハイレベルまたはローレベルを現出させる。
ノードＮＤｄに現出した電圧は、波形整形部３により波形整形され、可変抵抗部４の可変抵抗スイッチトランジスタＰ３３のゲートＧに出力される。
【００８５】
比較部５の出力がローレベルの時、ＮＭＯＳトランジスタＰ１１がオンし、可変抵抗部４の制御電圧（ゲート電圧Ｖｇ）を、ほぼＧＮＤ付近のハイレベルに設定する。この時、Ｎチャンネル型の可変抵抗スイッチトランジスタＰ３３がオン状態となり、可変抵抗部４はほぼショート状態となり、その入出力間の抵抗値がオン抵抗Ｒonにより規定される極めて低い値となる。
一方、比較部５の出力がハイレベルの時は、ＮＭＯＳトランジスタＰ１１がオフし、可変抵抗部４の制御電圧（ゲート電圧Ｖｇ）を、電流駆動ライン１５ｄのノードＮＤｂとほぼ同じローレベルに設定する。この時、Ｎチャンネル型の可変抵抗スイッチトランジスタＰ３３がオフ状態となり、可変抵抗部４はほぼショート状態となり、その入出力間の抵抗値がバイパス抵抗Ｒ５の抵抗値に確定する。
【００８６】
第１実施形態では、可変抵抗スイッチとしてＰＭＯＳトランジスタ（可変抵抗スイッチトランジスタＰ１）を使用したが、第２実施形態では、ＮＭＯＳトランジスタ（可変抵抗スイッチトランジスタＰ３３）を使用することから、第２実施形態では、第１実施形態と逆に、可変抵抗部４の制御電圧の立ち上がりスロープを遅く（緩やかに）し、立ち下がりスロープを速く（急峻に）設定する。
その他の動作詳細は、第１実施形態と同一であるため、省略する。
【００８７】
本発明の実施形態によれば、以下の利益が得られる。
第１に、半導体レーザなどに代表とされる電流駆動デバイスに対し、その電流駆動ラインが非導通から導通となる時に発生する過電流（突入電流／サージ電流）を防止して、その劣化を防ぐことができる。
【００８８】
第２に、駆動回路の電源をオフして再起動する必要が無く、検査のスループットを上げることができる。再起動を自動検出する構成が不要であり、その分、回路規模が大きくならずローコストで実現できる。
とくに、電流駆動ラインが非導通になった時、電流駆動デバイスへの電流を制限したままとし、次にリセットした場合、波形整形部と可変抵抗部によって、徐々にＤＵＴへ駆動電流を流すことにより過電流（突入電流／サージ電流）が発生しないため、一旦出力回路をオフする必要がなく、検査のスループットが低下しない。
このような理由から、本駆動回路は、半導体レーザなど電流駆動デバイスの測定システム、またバーイン・ボードなどに組み込んで使用することが容易である。
【００８９】
第３に、電流駆動ラインが導通から非導通状態になったことをＤＵＴ（半導体レーザ２１）に流れる電流をモニタすることで検出するため、非導通になった瞬間から、ＤＵＴへ流れる駆動電流を制限でき、駆動ラインに大容量のコンデンサがある場合でも過電流（突入電流／サージ電流）を防止して、その劣化を防ぐことができる。
このことは、電源のＯＮ／ＯＦＦ時などに発生するサージの除去用として大容量のコンデンサを電流駆動ラインに設置することを可能とするものである。
【００９０】
電流駆動ラインが非導通になったことが検出した後、外部よりリセットをかけるようにした場合、リセット回数がコンタクト非導通の発生頻度（ある一定期間内の回数）と関連することから、その回数をカウントし、コンタクト非導通の発生頻度を、たとえばコンタクトプローブの交換時期などの目安として保守メンテナンスに役立てることができる。
この外部からの制御回路でリセットさせるか、自動的にリセットさせるかは、参照電圧Ｖrefの値を変えて変更可能であり、その選択が容易である。
【００９１】
さらに、回路構成を変えるだけで、アノードコモンまたはカソードコモンの電流駆動デバイスのいずれに対しても対応できる。
【図面の簡単な説明】
【００９２】
【図１】第１実施形態の駆動回路の構成を示すブロック図である。
【図２】図１の具体例を示す回路図である。
【図３】第１変形例の駆動回路図である。
【図４】第２変形例の駆動回路図である。
【図５】第２実施形態における駆動回路図である。
【図６】半導体レーザの検査時における駆動回路例を示す図である。
【図７】図６を簡略化した等価回路図である。
【図８】図６の他の等価回路図である。
【図９】出力電圧と電流との時間変化を示すグラフである。
【図１０】サージ除去回路を付加した駆動回路の等価回路図である。
【図１１】特許文献１に記載されている駆動回路を示す図である。
【符号の説明】
【００９３】
１…電流源、３…波形整形部、４…可変抵抗部、５…比較部、６,６Ａ…リセット部、８…リセットライン、９,９ａ…電圧計、１０…リセット電圧発生手段、１５ａ,１５ｄ, ２３ａ,２３ｂ…電流駆動ライン、１５ｂ…電源電圧Ｖeeの供給ライン、１５ｃ…基準電圧の供給ライン、２１…半導体レーザ（ＤＵＴ）、２２ａ,２２ｂ…コンタクトプローブ、５１…電圧源、５２,７１…差動増幅器、１０１…駆動回路、１０２,１０２Ａ…保護回路、１０３…ハンドラ、１２０…テスタ、Ｄ１,Ｄ２…ツェナーダイオード、Ｄ３…ダイオード、Ｐ３…可変抵抗スイッチトランジスタ、Ｒ２…検出抵抗、５…バイパス抵抗
【図１】
2006310684.tif 000003
【図２】
2006310684.tif 000004
【図３】
2006310684.tif 000005
【図４】
2006310684.tif 000006
【図５】
2006310684.tif 000007
【図６】
2006310684.tif 000008
【図７】
2006310684.tif 000009
【図８】
2006310684.tif 000010
【図９】
2006310684.tif 000011
【図１０】
2006310684.tif 000012
【図１１】
2006310684.tif 000013