(57)【要約】【課題】小型化・低コスト化を実現しつつ雑音を低減できるショットキーバリアダイオードを提供する。【解決手段】半絶縁性のＧａＡｓ基板１上には、不純物を注入されていないｉ−ＧａＡｓからなるバッファ層２および高濃度のｎ型不純物が注入されたｎ＋ＧａＡｓ層３が順に形成されている。ｎ＋ＧａＡｓ層３上には、低濃度のｎ型不純物が注入されたｎ−ＧａＡｓ層４が部分的に形成されている。ｎ＋ＧａＡｓ層３上でｎ−ＧａＡｓ層４が形成されていない開口領域には、カソード電極６が形成されている。ｎ−ＧａＡｓ層４上には、アノード電極５が形成されている。ｎ＋ＧａＡｓ層３は、キャリア濃度が５×１０18ｃｍ-3と高く、カソード電極４とオーミック接触する。ｎ−ＧａＡｓ層４は、キャリア濃度が１．２×１０17ｃｍ-3と低く、アノード電極５とショットキー接触する。【選択図】図１
2006120898.tif 000002
【特許請求の範囲】
【請求項１】
半絶縁性のＧａＡｓ基板上に、バッファ層、高キャリア濃度ＧａＡｓ層、および低キャリア濃度ＧａＡｓ層を順にエピタキシャル法で積層形成したエピタキシャル構造と、
前記高キャリア濃度ＧａＡｓ層とオーミック接触するように形成されたカソード電極と、
前記低キャリア濃度ＧａＡｓ層とショットキー接触するように形成されたアノード電極と
を備え、
前記低キャリア濃度ＧａＡｓ層を含む活性領域は前記カソード電極および前記アノード電極のそれぞれを平面視レイアウトパターンにおいて囲むように形成される
ことを特徴とするショットキーバリアダイオード。
【請求項２】
請求項１に記載のショットキーバリアダイオードであって、
前記低キャリア濃度ＧａＡｓ層のキャリア濃度は１×１０17〜８×１０17ｃｍ-3である
ことを特徴とするショットキーバリアダイオード。
【請求項３】
請求項１又は請求項２に記載のショットキーバリアダイオードであって、
前記低キャリア濃度ＧａＡｓ層の厚みは１０００Å以上である
ことを特徴とするショットキーバリアダイオード。
【請求項４】
請求項１乃至請求項３のいずれかに記載のショットキーバリアダイオードであって、
前記高キャリア濃度ＧａＡｓ層のキャリア濃度は１×１０18ｃｍ-3以上である
ことを特徴とするショットキーバリアダイオード。
【請求項５】
請求項１乃至請求項４のいずれかに記載のショットキーバリアダイオードであって、
前記高キャリア濃度ＧａＡｓ層の厚みは１０００Å以上である
ことを特徴とするショットキーバリアダイオード。
【請求項６】
請求項１に記載のショットキーバリアダイオードであって、
前記カソード電極は、第一カソード電極および第二カソード電極を有し、
前記第一カソード電極および前記第二カソード電極ならびに前記アノード電極は、互いに平行方向に配置される
ことを特徴とするショットキーバリアダイオード。
【請求項７】
請求項６に記載のショットキーバリアダイオードであって、
前記平行方向に沿った前記アノード電極の長さであるアノード幅および前記平行方向に直交する方向に沿った前記アノード電極の長さであるアノード長は、アノード幅／アノード長＝１〜３である
ことを特徴とするショットキーバリアダイオード。
【請求項８】
請求項６又は請求項７に記載のショットキーバリアダイオードであって、
前記平行方向に沿った前記アノード電極の長さであるアノード幅は、４〜１０μｍである
ことを特徴とするショットキーバリアダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ショットキーバリアダイオードに関し、特に、マイクロ波・ミリ波帯の電子・通信機器に用いられるミキサにおける雑音を低減するための技術に関する。
【背景技術】
【０００２】
マイクロ波・ミリ波帯ミキサを含む複数個の素子を１個の基板上に搭載したＭＭＩＣ（Monolithic Microwave IC：モノリシックマイクロ波集積回路）は、高性能化のみならず、小型化・低コスト化も要求されている。近年、ミリ波システムには、１００ｋＨｚのような低いＩＦ（Intermediate Frequency：中間周波）周波数へ変換するホモダイン方式が多く採用されている。ホモダイン方式で使われる受信ミキサは、雑音指数ＮＦ（Noise Figure）の低減が必須である。このような低いＩＦ周波数へ変換するミキサの雑音指数ＮＦは、使用する素子の１／ｆ雑音に大きく影響される。１／ｆ雑音とは、雑音レベルが周波数に逆比例する雑音であり、１００ｋＨｚのような低い周波数帯で支配的である。
【０００３】
小型化・低コスト化の観点では、低雑音増幅器（Low Noise Amplifier：以下ＬＮＡと呼ぶ）とミキサとを、ＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）プロセスを用いて同一チップ上に形成する方法が有効である。ここで、ＬＮＡにはＨＥＭＴを用い、ミキサにはＨＥＭＴもしくはＨＥＭＴのソースとドレインとを接続したショットキーバリアダイオード（Schottky Barrier Diode：以下ではＳＢＤと呼ぶ）を用いる構成が一般的である。しかし、ＨＥＭＴは、一般に１／ｆ雑音が極めて高いため、低いＩＦ周波数帯で十分な低雑音特性を得るのは難しい。
【０００４】
一方、受信ミキサの高性能化・低雑音化の観点では、Ｓｉ−ＳＢＤを用いたＳｉ−ＳＢＤミキサが効果的である。Ｓｉ−ＳＢＤは、ＧａＡｓ−ＳＢＤに比較して１／ｆ雑音が低いため、Ｓｉ−ＳＢＤミキサは良好な雑音特性が得られている。しかし、Ｓｉ基板のマイクロ波・ミリ波帯での伝送線路損失は極めて大きいため、全ての素子をＳｉ基板上に搭載するのは得策ではない。従って、ＭＭＩＣではなく、複数個の基板を用いたＭＩＣ（Microwave IC）で構成する必要がある。よって、Ｓｉ−ＳＢＤミキサは小型化・低コスト化には適していない。
【０００５】
従来のダイオードおよびそれを用いたＭＭＩＣやミキサの例は、例えば特許文献１〜４に開示されている。
【０００６】
【特許文献１】特開２００１−１７７０６０号公報（第３図）
【特許文献２】特開２００２−２９９５７０号公報
【特許文献３】特開平１０−５１０１２号公報（第１０−１１図）
【特許文献４】特開２００３−６９０４８号公報（第１図）
【特許文献５】特許第２７９５９７２号明細書（第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したように、受信ミキサを小型化・低コスト化するためには、Ｓｉ−ＳＢＤではなくＧａＡｓ−ＳＢＤを用いて、同一チップ上にＭＭＩＣとして形成する必要がある。また、受信ミキサを高性能化するためには、このＧａＡｓ−ＳＢＤにおいて、ＩＦ周波数において支配的な１／ｆ雑音を低減する必要がある。
【０００８】
特許文献１〜２では、ＧａＡｓ基板上において、ｎ＋ＧａＡｓ層とｎ−ＧａＡｓ層との間に、ＡｌＧａＡｓ等からなるエッチングストッパー層を介在させている。しかし、このようなエッチングストッパー層を設けると、ショットキー界面付近でのＡｌＧａＡｓの深い準位が１／ｆ雑音を引き起こすという問題点がある。また、ＳＢＤの直列抵抗成分が増大するので、このＳＢＤを用いたミキサにおける周波数変換の変換利得が減少し、雑音指数が増大してしまうという問題点がある。
【０００９】
また、特許文献３では、ｎ−ＧａＡｓ層をエッチングにより掘り下げて抵抗を低減する効果については開示されているが、雑音を低減する効果についての開示はなされていない。
【００１０】
また、特許文献４では、ｎ＋ＧａＡｓ層と電極とをオーミック接触させるために、これらの間に高濃度イオン注入領域を形成している。しかし、イオン注入を行った場合には、ＧａＡｓ基板に結晶欠陥が生じ雑音を引き起こすおそれがあるという問題点がある。また、この高濃度イオン注入領域は金属に比較すると抵抗が高いので、雑音指数が増大してしまうという問題点がある。
【００１１】
本発明は、以上の問題点を解決するためになされたものであり、小型化・低コスト化を実現しつつ雑音を低減できるショットキーバリアダイオードを提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明に係るショットキーバリアダイオードは、半絶縁性のＧａＡｓ基板上に、バッファ層、高キャリア濃度ＧａＡｓ層、および低キャリア濃度ＧａＡｓ層を順にエピタキシャル法で積層形成したエピタキシャル構造と、高キャリア濃度ＧａＡｓ層とオーミック接触するように形成されたカソード電極と、低キャリア濃度ＧａＡｓ層とショットキー接触するように形成されたアノード電極とを備え、低キャリア濃度ＧａＡｓ層を含む活性領域はカソード電極およびアノード電極のそれぞれを平面視レイアウトパターンにおいて囲むように形成されることを特徴とする。
【発明の効果】
【００１３】
本発明に係るショットキーバリアダイオードは、半絶縁性のＧａＡｓ基板上に、バッファ層、高キャリア濃度ＧａＡｓ層、および低キャリア濃度ＧａＡｓ層を順にエピタキシャル法で積層形成したエピタキシャル構造と、高キャリア濃度ＧａＡｓ層とオーミック接触するように形成されたカソード電極と、低キャリア濃度ＧａＡｓ層とショットキー接触するように形成されたアノード電極とを備え、低キャリア濃度ＧａＡｓ層を含む活性領域はカソード電極およびアノード電極のそれぞれを平面視レイアウトパターンにおいて囲むように形成されることを特徴とするので、電流が１ｍＡ／μｍ2以下の領域における出力雑音電力Ｎｏを比較的に小さくできるとともにミキサとして使用できる程度に逆方向耐圧を高くできる。従って、耐圧を確保しつつ出力雑音電力Ｎｏを低減することが可能となる。よって、小型化・低コスト化を実現しつつ雑音を低減できる。
【発明を実施するための最良の形態】
【００１４】
＜実施の形態１＞
本発明の実施の形態１に係る受信ミキサは、小型化・低コスト化するためにＧａＡｓ−ＳＢＤ（ショットキーバリアダイオード）を用い、このＧａＡｓ−ＳＢＤにおいて、ＩＦ（Intermediate Frequency：中間周波）周波数での雑音を低減させることを特徴とする。
【００１５】
一般に、ミキサの雑音指数ＮＦ（Noise Figure）は、入力信号電力Ｓｉ、入力雑音電力Ｎｉ、出力信号電力Ｓｏ、出力雑音電力Ｎｏ、および変換利得Ｇｃを用いて、式（１）のように表される。
【００１６】
【数１】
2006120898.tif 000003
【００１７】
入力雑音電力Ｎｉは温度によって決まる定数であるので、式（１）より、雑音指数ＮＦは、ＳＢＤにて発生する出力雑音電力Ｎｏと、変換利得Ｇｃとに依存する。
【００１８】
図１は、本実施の形態に係るＳＢＤ１００の要部構造を示す断面図である。なお、図１においては、本発明に直接関係のない部分については、図示を省略している。
【００１９】
図１において、半絶縁性のＧａＡｓ基板１上には、例えば、不純物を注入されていないｉ−ＧａＡｓからなるバッファ層２および高濃度のｎ型不純物が注入されたｎ＋ＧａＡｓ層３（高キャリア濃度ＧａＡｓ層）が順に形成されている。ｎ＋ＧａＡｓ層３上には、低濃度のｎ型不純物が注入されたｎ−ＧａＡｓ層４（低キャリア濃度ＧａＡｓ層）が部分的に形成されている。ｎ＋ＧａＡｓ層３上でｎ−ＧａＡｓ層４が形成されていない開口領域には、カソード電極６が形成されている。ｎ−ＧａＡｓ層４上には、アノード電極５が形成されている。
【００２０】
バッファ層２、ｎ＋ＧａＡｓ層３、およびｎ−ＧａＡｓ層４は、エピタキシャル法により、ＧａＡｓ基板１上に形成される。すなわち、ＧａＡｓ基板１、バッファ層２、ｎ＋ＧａＡｓ層３、およびｎ−ＧａＡｓ層４は、本発明に係るエピタキシャル構造として機能する。また、ＳＢＤ１００は、ｎ−ＧａＡｓ層４を含みダイオード本体が形成される活性領域３１の外側に、素子間分離のための絶縁領域３２を形成した構成からなる。
【００２１】
ｎ＋ＧａＡｓ層３は、キャリア濃度が５×１０18ｃｍ-3と高く、カソード電極４とオーミック接触する。ｎ＋ＧａＡｓ層３の厚みは６０００Åである。
【００２２】
ｎ−ＧａＡｓ層４は、キャリア濃度が１．２×１０17ｃｍ-3と低く、アノード電極５とショットキー接触する。ｎ−ＧａＡｓ層４の厚みは４０００Åである。
【００２３】
ＳＢＤ１００においては、ＧａＡｓ基板１と、ｎ＋ＧａＡｓ層３およびｎ−ＧａＡｓ層４からなり電流経路になる半導体層との間に、バッファ層２を介在させる。１／ｆ雑音は結晶欠陥に起因するとされるが、このように構成することにより、ＧａＡｓ基板１の欠陥の影響を低減できる。
【００２４】
また、ｎ＋ＧａＡｓ層３のうちアノード電極５の両端部の下方の領域７においては、電流が局所的に集中する。従って、領域７においては、電界が集中するので、１／ｆ雑音もそれに伴い増加する傾向にある。１／ｆ雑音はキャリア数に逆比例するとされているが、ＳＢＤ１００においては、ｎ＋ＧａＡｓ層３のキャリア濃度を５×１０18ｃｍ-3と比較的に高く設定することにより、領域７におけるキャリア濃度を高め１／ｆ雑音を低減することを可能としている。
【００２５】
また、図１において、ｎ−ＧａＡｓ層４を開口させるときには、ｎ＋ＧａＡｓ層３をオーバーエッチングするようにエッチングを行う。このようにエッチングすることにより、全面に渡って、エッチング後のｎ−ＧａＡｓ層４の厚みをエピタキシャル法により形成されたエッチング前のｎ−ＧａＡｓ層４の厚みと等しくすることができる（すなわち、エッチング後の開口領域にｎ−ＧａＡｓ層４が残らないようにできる）。従って、ショットキー層としてのｎ−ＧａＡｓ層４の厚みのエッチングによるばらつきを低減することが可能となる。よって、ｎ−ＧａＡｓ層４の厚みのばらつきに基づくキャリア数のばらつきに起因する１／ｆ雑音のばらつきを低減することができる。すなわち、エッチングによりｎ−ＧａＡｓ層を掘り下げる特許文献３に比較すると、１／ｆ雑音のばらつきをより低減することができる。また、エッチングで掘り下げない分だけｎ−ＧａＡｓ層４の厚みを大きく保ちｎ−ＧａＡｓ層４に含まれるキャリア数を多く保つことができるので、特許文献３に比べて１／ｆを低減することが可能となる。なお、オーバーエッチングすることにより、ｎ＋ＧａＡｓ層３の厚みはばらつくが、オーミック層としてのｎ＋ＧａＡｓ層３の厚みのばらつきが１／ｆ雑音に与える影響は極めて小さいので、問題とはならない。
【００２６】
また、上述したように、１／ｆ雑音はキャリア数に逆比例するとされているので、ｎ−ＧａＡｓ層４のキャリア濃度および体積は、大きいことが好ましい。
【００２７】
図２は、ｎ−ＧａＡｓ層４のキャリア濃度が、それぞれ、２×１０16ｃｍ-3、１．２×１０17ｃｍ-3、および８×１０17ｃｍ-3である場合について、電流に対する出力雑音電力Ｎｏの変化を示したグラフである。なお、図２においては、ＩＦ周波数が１００ｋＨｚである場合について、単位面積あたりの電流を用いて描画を行っている（以下の図３および図８についても、同様である）。
【００２８】
受信ミキサは、ＬＯ（Local Oscillation：局部発振）電力により励振されるため、少なくとも電流が１ｍＡ／μｍ2以下の領域においては、出力雑音電力Ｎｏは小さいことが望ましい。図２に示すように、キャリア濃度が２×１０16ｃｍ-3と低い場合には、電流が１ｍＡ／μｍ2以下の領域においても出力雑音電力Ｎｏが大きいが、キャリア濃度が１．２×１０17ｃｍ-3である場合およびキャリア濃度が８×１０17ｃｍ-3である場合には、電流が１ｍＡ／μｍ2以下の領域における出力雑音電力Ｎｏは小さい。実験の結果、ｎ−ＧａＡｓ層４のキャリア濃度が１×１０17ｃｍ-3以上である場合に、電流が１ｍＡ／μｍ2以下の領域における出力雑音電力Ｎｏを比較的に小さくできることが分かっている。
【００２９】
しかし、ショットキー層としてのｎ−ＧａＡｓ層４においては、キャリア濃度が高過ぎると、逆方向耐圧が低くなるという問題点が考えられる。実験の結果、ｎ−ＧａＡｓ層４のキャリア濃度が８×１０17ｃｍ-3以下である場合には、ミキサとして使用できる程度に逆方向耐圧を高くできることが分かっている。すなわち、ｎ−ＧａＡｓ層４のキャリア濃度を１×１０17〜８×１０17ｃｍ-3に設定することにより、耐圧を確保しつつ出力雑音電力Ｎｏを低減することが可能となる。
【００３０】
図３は、ショットキー層としてのｎ−ＧａＡｓ層４の厚みおよびキャリア濃度の組み合わせが、それぞれ、（２０００Å，１．２×１０17ｃｍ-3）および（１０００Å，５×１０17ｃｍ-3）である場合について、オーミック層としてのｎ＋ＧａＡｓ層３のキャリア濃度に対する出力雑音電力Ｎｏの変化を示したグラフである。図３においては、ｎ＋ＧａＡｓ層３のキャリア濃度が大きいほど、出力雑音電力Ｎｏは小さい。実験の結果、ｎ＋ＧａＡｓ層３のキャリア濃度が１×１０18ｃｍ-3以上である場合に、ミキサとして使用できる程度に出力雑音電力Ｎｏを低減できることが分かっている。
【００３１】
上述したように、１／ｆ雑音はキャリア数に逆比例するとされているので、ｎ＋ＧａＡｓ層３およびｎ−ＧａＡｓ層４の厚みは大きいことが好ましい。また、オーミック層としてのｎ＋ＧａＡｓ層３は、その厚みが大きいほど、抵抗成分とＧａＡｓ基板１の欠陥の影響とを低減できるので、出力雑音電力Ｎｏを低減することが可能となる。実験の結果、ｎ＋ＧａＡｓ層３の厚みが１０００Å以上である場合に、ミキサとして使用できる程度に出力雑音電力Ｎｏを低減できることが分かっている。また、ｎ−ＧａＡｓ層４の厚みが１０００Å以上である場合に、ミキサして使用できる程度に出力雑音電力Ｎｏを低減できることが分かっている。
【００３２】
図４は、ＳＢＤ１００の上面図である。図４のＡ−Ａ’断面は図１に対応している。
【００３３】
図４においては、ＳＢＤ１００の平面視レイアウトパターンが示されている。２個のカソード電極６は、伝送線路８を介して互いに接続されている。アノード電極５には、アノード引き出し配線９が接続されている。図９を用いて後述するように、伝送線路８およびアノード引き出し配線９は、それぞれ、ＳｉＮ膜（図４等においては図示しない）によりｎ＋ＧａＡｓ層３およびｎ−ＧａＡｓ層４から絶縁されている。
【００３４】
図４に示されるレイアウトパターンにおいて、活性領域３１は、アノード電極５およびカソード電極６のそれぞれを囲むような広い領域に渡って形成されている。電流はアノード電極５からカソード電極６に向かって活性領域３１内を流れるので、例えば図５に示されるように活性領域３１が比較的に狭い領域に形成された場合には、電流の進行方向に対する活性領域３１の断面積が小さくなる。従って、電流に対する直列抵抗成分が大きくなってしまうという問題点がある。図４に示されるように、横方向に沿った活性領域３１の長さを、アノード電極５およびカソード電極６それぞれの横方向に沿った長さよりも長くすることにより、活性領域３１がアノード電極５およびカソード電極６のそれぞれを囲むように形成し抵抗成分を低減することが可能となる。また、アノード電極５およびカソード電極６においては、活性領域３１とのショットキー接触面積を大きくできる分だけサイズを小さくできるので、容量成分を小さくすることができる。
【００３５】
図１０〜１１で後述するようにＳＢＤ１００はミキサにおいて周波数変換を行うが、容量成分が大きくなると、ＳＢＤ１００の抵抗成分にＬＯ電力が効率よく入力されなくなる。従って、ＬＯ電力を増大させた場合に、出力雑音電力Ｎｏは増大するが、式（１）における変換効率Ｇｃは低下するので、雑音指数ＮＦは増大する。よって、活性領域３１を広い領域に形成し容量成分を小さくすることにより、変換利得Ｇｃを向上させ小さいＬＯ電力で雑音指数ＮＦを低減することが可能となる。すなわち、ミキサを高性能化することができる。
【００３６】
図４において、２個のカソード電極６（第一カソード電極および第二カソード電極）および１個のアノード電極５は、互いに長さが等しく且つ平行に形成されている。例えば図６に示されるように、２個ではなく１個のカソード電極６をコの字型に形成した場合には、カソード電極６の面積が大きくなるので、図４に比べて容量成分が大きくなってしまうという問題点がある。図４に示すように、２個のカソード電極６および１個のアノード電極５を、互いに平行に形成することにより、容量成分を小さくすることができる。従って、変換利得Ｇｃを向上させ小さいＬＯ電力で雑音指数ＮＦを低減できる。また、例えば図７に示されるように、アノード電極５よりも長い２個のカソード電極６を形成した場合には、図４に比べて、容量成分は大きくなるが、抵抗成分を低減できるという利点がある。
【００３７】
図４において、横方向に沿ったアノード電極５の長さであるアノード幅Ｗａは５μｍであり、縦方向に沿ったアノード電極５の長さであるアノード長Ｌａは４μｍである。従って、アノード幅Ｗａとアノード長Ｌａとの比ｒ＝５／４＝１．２５である。
【００３８】
図４に示されるＳＢＤ１００においては、アノード幅Ｗａが大きいほど、アノード電極５に接触するｎ−ＧａＡｓ層４の体積が大きくなるので、式（１）における出力雑音電力Ｎｏを低減できる。しかし、アノード幅Ｗａが大きくなると容量成分が大きくなるので、変換利得Ｇｃは低下し雑音指数ＮＦは増大する。実験の結果、アノード幅Ｗａが４〜１０μｍである場合には、変換利得Ｇｃを向上させ小さいＬＯ電力で雑音指数ＮＦを低減できることが分かっている。
【００３９】
図８は、比ｒ＝Ｗａ／Ｌａが、それぞれ、０．５、１．２５、および２である場合について、電流に対する出力雑音電力Ｎｏの変化を示したグラフである。図８に示すように、比ｒ＝０．５である場合には、電流が１ｍＡ／μｍ2以下の領域においても出力雑音電力Ｎｏが大きいが、比ｒ＝１．２５である場合および比ｒ＝２である場合には、電流が１ｍＡ／μｍ2以下の領域における出力雑音電力Ｎｏは比較的に小さい。また、比ｒ＞３の場合には、ＳＢＤ１００の抵抗成分にＬＯ電力が効率よく入力されなくなるので、式（１）における変換利得Ｇｃは低下し雑音指数ＮＦは増大する。実験の結果、比ｒ＝１〜３である場合に、電流が１ｍＡ／μｍ2以下の領域における出力雑音電力Ｎｏを比較的に小さくでき、変換利得Ｇｃを向上させ小さいＬＯ電力で雑音指数ＮＦを低減できることが分かっている。
【００４０】
図９は、ＳＢＤ１００の製造方法を示す断面図である。
【００４１】
まず、図９（ａ）に示すように、半絶縁性のＧａＡｓ基板１上に、ｉ−ＧａＡｓからなるバッファ層２、ｎ＋ＧａＡｓ層３、およびｎ−ＧａＡｓ層４を、エピタキシャル法により形成する。次に、ダイオードをウェハ上の他の領域から電気的に絶縁するため、ダイオード形成領域にレジストマスクを被覆して水素などの不純物イオンを注入することにより絶縁領域３２（図９においては図示しない）を形成する。次に、蒸着リフトオフ法により、ｎ−ＧａＡｓ層４上にアノード電極５を形成する。このアノード電極５の形成は、アノード電極５を形成すべき領域に開口部を有するレジストマスクを用いて、金属をｎ−ＧａＡｓ層４上に蒸着させ加工することにより行われる。
【００４２】
次に、図９（ｂ）に示すように、ｎ−ＧａＡｓ層４およびアノード電極５上に、ＣＶＤ法によりＳｉＮ膜１１を形成する。次に、カソード電極６を形成すべき領域に開口部を有するレジストマスクを用いてＲＩＥ（Reactive Ion Etching）でＳｉＮ膜１１を異方性エッチングすることにより、ｎ−ＧａＡｓ層４を露出させる。次に、露出されたｎ−ＧａＡｓ層４に、酒石酸および過酸化水素水の混合液を用いた等方性エッチングを、時間を制御しつつ行うことにより、ｎ＋ＧａＡｓ層３を露出させる。次に、ＡｕＧｅ等の金属を用いた蒸着リフトオフ法により、露出されたｎ＋ＧａＡｓ層３上にカソード電極６を形成する。次に、３６０℃で２分程度の熱処理を行う。次に、ｎ＋ＧａＡｓ層３、カソード電極６、およびＳｉＮ膜１１上に、全面的に、ＣＶＤ法によりＳｉＮ膜１３を形成する。
【００４３】
次に、図９（ｃ）に示すように、アノード電極５およびカソード電極６上にそれぞれ開口部を有するレジストマスクを用いてＲＩＥ法でＳｉＮ膜１３をエッチングすることにより、コンタクトホール１４を形成する。次に、コンタクトホール１４から引き出すように、ＳＢＤ１００を動作させるためのアノード電極引き出し配線９および伝送線路８（いずれも図９においては図示しない）を形成する。以上の手順によりＳＢＤ１００が製造される。なお、図９に示されるＳｉＮ膜１１，１３等は、図１および図４においては、説明の都合上省略してある。
【００４４】
図１０は、図４に示されるＳＢＤ１００を、絶縁領域（素子間分離領域）を介在させ２個逆並列に接続したアンチパラレルダイオードペア（Anti-Parallel Diode Pair：以下ではＡＰＤＰと呼ぶ）１５の構成を示す上面図である。また、図１１は、特許文献５に示されるミキサと略同様の回路構成においてＡＰＤＰとして図１０のＡＰＤＰ１５を用いたミキサ１１０の構成図である。
【００４５】
図１１に示すように、ミキサ１１０は、ＡＰＤＰ１５と、オープンスタブ１６と、ショートスタブ１７，１８と、フィルタ１９と、容量２０と、ＬＯ入力端子２１と、ＲＦ（Radio Frequency：高周波）入力端子２２と、ＩＦ出力端子２３とを備える。
【００４６】
図１１においては、ＬＯ入力端子２１から入力されるＬＯ信号とＲＦ入力端子２２から入力されるＲＦ信号とは、ミキサ１１０においてミキシングされ、ＩＦ信号としてＩＦ出力端子２３から出力される。
【００４７】
オープンスタブ１６は、端部が開放されＬＯ信号の１／４波長分の長さを有する。ショートスタブ１７は、端部が短絡されＬＯ信号の１／４波長分の長さを有する。ショートスタブ１８は、端部が短絡されＲＦ信号の１／４波長分の長さを有する。フィルタ１９は、ＲＦ信号を通過させる。
【００４８】
ＬＯ信号の正の半周期および負の半周期のそれぞれでＳＢＤ１００がオンとなるため、式（２）のように、ＩＦ信号はＬＯ信号の２倍波とＲＦ信号との混合波として出力される。
【００４９】
【数２】
2006120898.tif 000004
【００５０】
ホモダイン方式でのＩＦ周波数はＲＦ周波数およびＬＯ周波数より十分低いため、ＬＯ周波数とＲＦ周波数との関係は式（３）のように表される。
【００５１】
【数３】
2006120898.tif 000005
【００５２】
すなわち、ＬＯ周波数はＲＦ周波数の１／２で済むので、図１１のように構成されるミキサ１１０は、特にミリ波システムに好適である。
【００５３】
オープンスタブ１６、ショートスタブ１７，１８、およびフィルタ１９は、ＬＯ信号、ＲＦ信号、およびＩＦ信号を分波させる機能を有する。
【００５４】
オープンスタブ１６およびショートスタブ１７はＬＯ信号の１／４波長分の長さを有するで、ＬＯ周波数においては、ＡＰＤＰ１５のＲＦ入力端子２２側はショートとなり、ＡＰＤＰ１５のＬＯ入力端子２１側はオープンとなる。従って、ＬＯ入力端子２１から入力されたＬＯ信号を、ＡＰＤＰ１５のみに入力させるように分波することができる。
【００５５】
また、式（３）より、オープンスタブ１６およびショートスタブ１７はＲＦ信号の１／２波長分の長さを有する。従って、ＲＦ周波数においては、ＡＰＤＰ１５のＲＦ入力端子２２側はオープンとなり、ＡＰＤＰ１５のＬＯ入力端子２１側はショートとなる。よって、ＲＦ入力端子２２から入力されたＲＦ信号を、ＡＰＤＰ１５のみに入力させるように分波することができる。
【００５６】
また、ショートスタブ１８はＲＦ信号の１／４波長分の長さを有するので、ＲＦ周波数においては、ＡＰＤＰ１５のＩＦ出力端子２３側はオープンとなり、ＲＦ信号がＩＦ出力端子２３へ出力されない。ＩＦ信号においては、オープンスタブ１６、フィルタ１９、および容量２０はオープンとなるため、ＩＦ出力端子２３のみに出力される。
【００５７】
図１２には、図１１に示されるミキサ１１０をＭＭＩＣにて構成し雑音指数ＮＦを測定した測定値Ｂが示されている。図１２においては、横軸にＬＯ電力が、縦軸には雑音指数ＮＦが、それぞれ示されている。また、図１２には、比較のために、従来のＨＥＭＴのソースとドレインとを接続したＳＢＤを使用して、図１１と同回路構成であるミキサの雑音指数ＮＦを測定した測定値Ｃが示されている。
【００５８】
図１２において測定値Ｂとして示されるように、ＳＢＤ１００を用いたミキサ１１０においては、ＬＯ電力が１０ｄＢｍ以下の場合、雑音指数ＮＦは１５ｄＢ以下であった。測定値Ｂを測定値Ｃと比較すると、雑音指数ＮＦは、２０ｄＢ以上低減されている。
【００５９】
このように、本実施の形態に係るＳＢＤ１００においては、ｎ−ＧａＡｓ層４のキャリア濃度を１×１０17〜８×１０17ｃｍ-3に設定することにより、耐圧を確保しつつ出力雑音電力Ｎｏを低減することが可能となる。従って、小型化・低コスト化を実現しつつ雑音を低減できる。
【００６０】
また、ＳＢＤ１００において、活性領域３１は、アノード電極５およびカソード電極６のそれぞれを囲むような広い領域に渡って形成されている。従って、直列抵抗成分および容量成分を低減できるので、ミキサ１１０において周波数変換を行う場合に、変換利得Ｇｃを向上させ小さいＬＯ電力で雑音指数ＮＦを低減することが可能となる。すなわち、ミキサを高性能化することができる。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施の形態１に係るＳＢＤの要部構造を示す断面図である。
【図２】電流に対する出力雑音電力の変化を示したグラフである。
【図３】キャリア濃度に対する出力雑音電力の変化を示したグラフである。
【図４】ＳＢＤの上面図である。
【図５】ＳＢＤの上面図である。
【図６】ＳＢＤの上面図である。
【図７】ＳＢＤの上面図である。
【図８】電流に対する出力雑音電力の変化を示したグラフである。
【図９】ＳＢＤの製造方法を示す断面図である。
【図１０】ＳＢＤを２個逆並列に接続したＡＰＤＰの構成を示す上面図である。
【図１１】ミキサの構成図である。
【図１２】ＬＯ電力に対する雑音指数ＮＦの変化を示したグラフである。
【符号の説明】
【００６２】
１  ＧａＡｓ基板、２  バッファ層、３  ｎ＋ＧａＡｓ層、４  ｎ−ＧａＡｓ層、５  アノード電極、６  カソード電極、７  領域、８  伝送線路、９  アノード引き出し配線、１１，１３  ＳｉＮ膜、１４  コンタクトホール、１５  ＡＰＤＰ、１６  オープンスタブ、１７，１８  ショートスタブ、１９  フィルタ、２０  容量、２１  ＬＯ入力端子、２２  ＲＦ入力端子、２３  ＩＦ出力端子、３１  活性領域、３２  絶縁領域、１００  ＳＢＤ、１１０  ミキサ、Ｂ，Ｃ  測定値、Ｌａ  アノード長、ｒ  比、Ｗａ  アノード幅。
【図１】
2006120898.tif 000006
【図２】
2006120898.tif 000007
【図３】
2006120898.tif 000008
【図４】
2006120898.tif 000009
【図５】
2006120898.tif 000010
【図６】
2006120898.tif 000011
【図７】
2006120898.tif 000012
【図８】
2006120898.tif 000013
【図９】
2006120898.tif 000014
【図１０】
2006120898.tif 000015
【図１１】
2006120898.tif 000016
【図１２】
2006120898.tif 000017