(57)【要約】 【課題】    ケーブルコネクタ用の信号配線へのノイズの伝播を抑えること。【解決手段】  内部回路領域１０３と周辺回路領域１０１とを含むチップ１００を有する半導体集積回路装置は、内部回路領域１０３内に配置された複数の機能ブロック１０４と、周辺回路領域１０１内の角部に配置された、ケーブルコネクタ用の信号配線に接続されるパッド１０７’、１１２’と、を備える。複数の機能ブロック１０４のうち、最高周波数クロックで同期動作するクロックバッファが配置された機能ブロック１０２は、内部回路領域内１０３の角部にパッド１０７’、１１２’と対角をなして配置されている。【選択図】  図１
2006216613.tif 000002
【特許請求の範囲】
【請求項１】
内部回路領域と周辺回路領域とを含むチップを有する半導体集積回路装置であって、
前記内部回路領域内に配置された複数の機能ブロックと、
前記周辺回路領域内の角部に配置された、ケーブルコネクタ用の信号配線に接続されるパッドと、
を備え、
前記複数の機能ブロックのうち、最高周波数クロックで同期動作するクロックバッファが配置された機能ブロックは、前記内部回路領域内の角部に前記パッドと対角をなして配置されていることを特徴とする半導体集積回路装置。
【請求項２】
前記チップを収納するパッケージを備え、
前記パッケージは、前記信号配線に接続される接続パッド又は信号ピンを有し、該接続パッド又は該信号ピンが前記クロックバッファが配置された機能ブロックと対角をなして配置されていることを特徴とする請求項１に記載の半導体集積回路装置。
【請求項３】
前記クロックバッファが配置された機能ブロックを複数の領域に分割し、前記分割された複数の領域のうち単位面積当りの消費電力が最大となる領域を特定する特定部を備え、
前記パッド及び前記接続パッド若しくは前記信号ピンは、前記特定部により特定された領域と対角をなして配置されていることを特徴とする請求項１又は請求項２に記載の半導体集積回路装置。
【請求項４】
前記周辺回路領域内に前記内部回路領域用のグラウンドと前記周辺回路領域用のグラウンドとを備え、
前記周辺回路領域用のグラウンドと前記内部回路領域用のグラウンドとの接続が切断されていることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体集積回路装置。
【請求項５】
内部回路領域と周辺回路領域とを含むチップを有する半導体集積回路装置の設計方法であって、
前記周辺回路領域内の角部に、ケーブルコネクタ用の信号配線に接続されるパッドを配置する工程と、
前記内部回路領域内の角部に、前記内部回路領域の最高周波数クロックで同期動作するクロックバッファが存在する機能ブロックを前記パッドと対角をなして配置する工程と、
を含むことを特徴とする半導体集積回路装置の設計方法。
【請求項６】
前記チップを収納するパッケージに、前記信号配線に接続される接続パッド又は信号ピンを前記クロックバッファが配置された機能ブロックと対角をなして配置する工程を含むことを特徴とする請求項５に記載の半導体集積回路装置の設計方法。
【請求項７】
前記クロックバッファが配置された機能ブロックを複数の領域に分割する工程と、
前記分割された複数の領域のうち単位面積当りの消費電力が最大となる領域を特定する特定工程と、
を含み、
前記パッド及び前記接続パッド若しくは前記信号ピンは、前記特定工程で特定された領域と対角をなして配置されることを特徴とする請求項５又は請求項６に記載の半導体集積回路装置の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置及びその設計方法に関し、さらに詳細には、内部回路領域における最高周波数のクロックで同期動作するクロックバッファが配置されたブロックとケーブルコネクタ用の信号配線に接続されるパッド又は信号ピンの配置に関するものである。
【背景技術】
【０００２】
ASIC（Application Specific Integrated Circuit）等の特定用途向け半導体集積回路装置には、通常、内部回路領域と周辺回路領域とを含むチップが配置される。チップの内部回路領域内には、トランジスタ等の半導体集積回路素子が配置されたセルがあり、それらを配線接続することによって所望の機能を持つ回路が構成される。チップの周辺回路領域内には、入出力回路（以下「I/O回路」という。）を構成するトランジスタ等の半導体集積回路素子が配置されたセルがあり、各セルはボンディングワイヤ及びパッドを通して外部端子に接続される。
【０００３】
また、周辺回路領域には、半導体集積回路素子に電源を供給する内部回路領域用電源配線及び周辺回路領域用電源配線、並びに、半導体集積回路素子に基準電位を与えるグラウンド配線が周回している。
【０００４】
従来、このような構造において、半導体集積回路装置を高周波化・高集積化するために、半導体集積回路素子を微細化し多段に組むことによって、駆動能力を増加させている。しかしながら、クロックバッファが複数組み込まれる内部回路領域では、消費電力が増大し、トランジスタのスイッチング時に環状電源配線で生じる電源電圧変動による電源ノイズや誤動作が問題となっている。
【０００５】
これに対し、高速信号が要求されるチップにおいて電源電圧変動による電源ノイズを低減させるために、パッケージや電源配線のインピーダンスを下げる工夫がなされている。例えば、配線長を短くしたり、ワイヤボンディング、電源ピン及びグラウンドピンの数を増やしたり、電源プレーンを設けたり、プリント基板上のバイパスコンデンサ（パスコン）の配置を最適化したりする技術が提案されている。
【０００６】
しかしながら、このような技術では、チップサイズ、パッケージサイズが大きくなってコストアップにつながり、小型化のトレンドに相反するため、必要なI/O回路数を確保するために、電源ピン及びグラウンドピンの数を増加させることを避けなければならない。
【０００７】
また、ノイズとして特に問題となるのは、放射ノイズとして電子機器から輻射される電磁波である。この放射ノイズ発生のメカニズムは、電源電位が変動することによって、その変動が信号ピンに重畳し、その信号ピンの先に接続されたケーブル等のアンテナとなり易いものによって、ノイズが効率よく放射されることが挙げられる。
【０００８】
これに対し、電源ピンから信号ピンへのノイズの伝播を抑えるための電源ピン及びグラウンドピンの配置が提案されている（特許文献１参照）。特許文献１では、強化を施した電源ピン（インピーダンスの低い電源ピン）と強化を施していない電源ピン（インピーダンスの高い電源ピン）とを用いて、ノイズの増大の原因となるインピーダンスの高い電源ピンと信号ピンとの間に、比較的インピーダンスの低い電源ピンを配置している。
【特許文献１】特開平１−２９７８５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１のように、インピーダンスの高い電源ピンをインピーダンスの低い電源ピンで挟むことによって、電源ピンと信号ピンとを分離し、使用する端子ピン及び電源プレーンの数を少なく抑えながら、電源ピンから信号ピンへ誘導されるスイッチングノイズを抑える構成では、近年の更なる高周波化及び高集積化によって、以下のような問題が顕在化してきている。
【００１０】
まず、半導体集積回路装置の設計に関して、高周波化、高集積化のために多くの機能やシステムをワンパッケージ化する傾向にある。このようなワンパッケージ化設計の期間短縮とコスト低減のためには、その機能動作があらかじめ確認されたブロック化された機能回路である半導体IPが欠かせなくなってきている。すなわち複数の半導体IPを接続配線してワンパッケージ化することで、所望の機能を有した半導体集積回路装置を実現している。
【００１１】
一般に、半導体集積回路装置においてもっとも大きなノイズ源となるのは、最高周波数のクロックで同期動作するバッファが配置された機能回路である。従って、前記半導体IPを使用した半導体集積回路装置では、この最高周波数のクロックで同期動作するバッファが配置された半導体IPが最も大きなノイズ源となる。そのため、この半導体IPのインピーダンスを安定させるためには、この半導体IPの周辺に多くの強化を施した電源ピン（グラウンドでも良い）を配置することが望まれる。
【００１２】
しかしながら、通常１つの半導体パッケージのピンの数は限られているため、割り付け可能な電源ピンの数も限られている。そのため前記最高周波数のクロックで同期動作するバッファが配置された半導体IPの周辺に、多くの強化を施した電源ピンを配置すると、その他の半導体IPの周辺には、グラウンド等の強化を施した電源ピンを割付することができなくなる。従ってその他の半導体IPの周辺の電源ピンや信号ピンにはノイズが重畳し、特にこの電源ピンや信号ピンがケーブル等に接続される場合は、多くの放射ノイズが放射されてしまう。
【００１３】
さらに、近年では、電源電位変動のみならず、出力スイッチングノイズとしてのグラウンド電位変動がノイズ要因の一つとして挙げられる。グラウンド電位変動を増大させる要因としては、複数の出力での同方向（HIからLOW）への同時スイッチング、出力エッジレート、グラウンド端子のインダクタンス、出力負荷などが挙げられる。
【００１４】
その中でも、グラウンド端子のインダクタンスは、出力スイッチングによって発生する電流の瞬間的な変化に対して抵抗として作用する。同時スイッチングする出力の数が多く、出力スルーレートが速いほど、出力スイッチングによって発生する電流の瞬間的な変化は大きくなり、グラウンド端子の誘導リアクタンスにより、チップ内部のグラウンドとシステムのグラウンドとの間に電位差が生じる。
【００１５】
一般的に、内部回路領域と周辺回路領域の電源供給において、近年では、内部回路領域の消費電力を抑えるために、内部回路領域の電位が周辺回路領域の電位よりも低く設定されている。従って、内部回路領域及び周辺回路領域の各々が別の電源を用いるため、電源電位変動により、その変動がアンテナとなり易いケーブルに接続された信号ピンに重畳して、電磁波が放射される割合は減少傾向にある。
【００１６】
しかしながら、グラウンドは内部回路領域及び周辺回路領域において共通であることが一般的である。その理由として、ESDが挙げられる。ここで、ESDとはElectro Static Dischargeの略であり、静電放電のことである。放射ノイズを抑えるための対策と同じように、機器の内部や外部からのノイズや静電気放電などから機器を守るイミュニティの一種である。このイミュニティ強化のために、グラウンドを広く設けることが一般的に必要とされている。
【００１７】
そのため、電源電位変動により、その変動がアンテナとなり易いケーブルに接続された信号ピンに重畳して、電磁波が放射される割合は減少しているが、前記グラウンドが共通であるため、グラウンド電位変動がケーブルの直接接続されるコネクタに出力する信号ピンに重畳して、電磁波が放射されるという問題は解決されない。
【００１８】
したがって、特許文献１のように、インピーダンスの低い電源ピンがグラウンドピンであるとすると、そのグラウンドピンから伝搬されたノイズが隣接する信号ピンに重畳するため、ノイズ低減効果が減少してしまうという問題がある。
【００１９】
本発明は、上記の問題点に鑑みてなされたものであり、ケーブルコネクタ用の信号配線へのノイズの伝播を抑えることを目的とする。
【課題を解決するための手段】
【００２０】
本発明の第１の側面は、内部回路領域と周辺回路領域とを含むチップを有する半導体集積回路装置に係り、前記内部回路領域内に配置された複数の機能ブロックと、前記周辺回路領域内の角部に配置された、ケーブルコネクタ用の信号配線に接続されるパッドと、を備え、前記複数の機能ブロックのうち、最高周波数クロックで同期動作するクロックバッファが配置された機能ブロックは、前記内部回路領域内の角部に前記パッドと対角をなして配置されていることを特徴とする半導体集積回路装置。
【００２１】
本発明の第２の側面は、半導体集積回路装置の設計方法に係り、前記クロックバッファが配置された機能ブロックを複数の領域に分割する工程と、前記複数の領域のうち単位面積当りの消費電力が最大となる領域を特定する特定工程と、を含み、前記パッド及び前記接続パッド若しくは前記信号ピンは、前記特定工程で特定された領域と対角をなして配置されることを特徴とする。
【発明の効果】
【００２２】
本発明によれば、ケーブルコネクタ用の信号配線へのノイズの伝播を抑えることができる。
【発明を実施するための最良の形態】
【００２３】
[第１の実施形態]
本発明の好適な第１の実施形態に係る半導体集積回路装置を図１〜図３に示す。図１は、BGA（BallGrid Array）パッケージ１１５を有する半導体集積回路装置のASIC（Application Specific Integrated Circuit）を概略的に示す図である。パッケージ１１５内部には、内部回路領域１０３と周辺回路領域１０１とを含むチップ１００が配置されている。内部回路領域１０３には、複数の機能ブロックが配置されている。周辺回路領域１０１には、トランジスタ等の半導体集積回路素子に電源を供給するために、内部回路領域用の環状電源配線１０８と、内部回路領域用の環状グラウンド配線１０９と、周辺回路領域用の環状電源配線１１０と、周辺回路領域用の環状グラウンド配線１０５とがそれぞれ配置されている。内部回路領域用の環状電源配線１０８は、パッド１０７’を介して内部回路領域用電源の外部接続パッド１０７''へワイヤボンディングで接続されている。内部回路領域用の環状グラウンド配線１０９は、パッド１１２’を介して内部及び周辺回路領域用グラウンドの外部接続パッド１１２'''へワイヤボンディングで接続されている。周辺回路領域用の環状グラウンド配線１０５は、パッド１１２''を介して内部及び周辺回路領域用グラウンドの外部接続パッド１１２'''へワイヤボンディングで接続されている。その先は、インターポーザ上の配線を介して半田ボール１１４から基板上へ接続される。
【００２４】
内部回路領域１０３には、RAM及びROMの少なくとも一方を含む機能ブロック１０４が搭載され、ノイズ源となると考えられる最高周波数のクロックで同期動作するクロックバッファが存在する消費電力最大ブロック１０２が配置されている。
【００２５】
周辺回路領域１０１には、トランジスタ等の半導体集積回路素子を多段に組んだI/Oバッファ１０６が配置されている。I/Oバッファ１０６からの信号は、電源及びグラウンド配線と同様に、パッド１１３'からワイヤボンディングを介してケーブルコネクタ接続用の接続パッド１１３''に接続されている。
【００２６】
半導体集積回路装置には多数のパッドや信号ピンが存在するが、本発明の好適な実施の形態では、図２に示すように信号を伝送させる形態を有する。図２は、プリント基板２０１−ケーブル２０４−プリント基板２０６間の伝送ユニット２０７を示している。プリント基板２０１には、半導体集積回路装置２０２が搭載され、信号配線２０３が半導体集積回路装置２０２からケーブル接続用コネクタ（ケーブルコネクタ）２０８まで配線されている。ケーブルコネクタ２０８に伝送された信号は、ケーブル２０４を介してプリント基板２０６に搭載された半導体集積回路装置２０５まで伝送される。信号配線２０３に接続された半導体集積回路装置２０２内のパッド又は信号ピンは、半導体集積回路装置２０２の内部回路領域１０３における最高周波数クロックの整数分の１で動作しうる。
【００２７】
次に、内部回路領域内１０３に配置された複数の機能ブロックのうち、最高周波数クロックで同期動作するクロックバッファが配置された機能ブロックを特定する手法について、図３を用いて説明する。
【００２８】
まず、半導体集積回路装置の設計情報が入手できる場合には、その設計情報に基づいて、図１の内部回路領域１０３の機能ブロック１０４のうち、最高周波数クロックで同期動作するバッファ群の密度が一番高い機能ブロック１０２を取り出し、その機能ブロックをノイズ源と特定する。これによって、内部回路領域１０３内でノイズ源になると考えられる機能ブロック（消費電力最大ブロック）１０２を特定することができる。また、実際に行われるようなセル単位での消費電力解析による分布に基づいて消費電力最大ブロック１０２を特定してもよい。
【００２９】
半導体集積回路装置の設計情報が入手できない場合は、図３に示したようにASIC自体を外部から測定する。具体的には、ASICのモールドで覆われたチップ部３０３、３０７の上方に、近傍磁界プローブＡ３０１又は近傍磁界プローブＢ３０５を配置し、検出部Ａ３０２又は検出部Ｂ３０６のループを横切る磁界に基づいて、測定部に流れる電流を測定する。測定は、点線の矢印３０４で示したように、x軸、y軸に沿って平面で行い、近傍磁界プローブＡ３０１及び近傍磁界プローブＢ３０５の分解能に応じて刻み幅を設定する。例えば、図３（a）の近傍磁界プローブＡ３０１と図３（b）の近傍磁界プローブＢ３０５とを比較すると、検出部Ａ３０２のループの大きさよりも検出部Ｂ３０６のループの大きさが小さくなっており、より小さいループを持つ方がより細かい刻み幅で設定された測定が可能である。すなわち、より小さいループを持つ近傍磁界プローブＢ３０５を用いることによって、消費電力最大ブロック１０２はもちろん、機能ブロック内で消費電力が最大となる領域を更に細かく特定することができる。
【００３０】
消費電力最大ブロック１０２を特定したら、図１に示すように、ケーブルコネクタ用の信号配線（例えば、図２に示す信号配線２０３）に直接接続されるか又はワイヤボンディング等を介して接続されるパッドを、ノイズ源のある位置とは対角の位置に集めて配置する。具体的には、パッド１０７’、１１２’は、周辺回路領域内１０１の角部（周辺回路領域１０１の四隅近傍の領域）に配置され、最高周波数のクロックで同期動作するクロックバッファが存在する機能ブロック１０２と対角をなして配置される。パッド１１１’、１１２''、１１３'も、最高周波数のクロックで同期動作するクロックバッファが存在する機能ブロック１０２に対し対角をなして配置されることが望ましい。また、これらのパッドに接続される外部接続パッド１０７''、１１１''、１１２'''及びケーブルコネクタ接続用接続パッド１１３''も、最高周波数のクロックで同期動作するクロックバッファが存在する機能ブロック１０２に対角をなして配置されることが更に望ましい。
【００３１】
以上のように、本発明の好適な実施の形態によれば、ノイズ源となる内部回路領域における最高周波数のクロックで同期動作するクロックバッファが存在するブロックと、ケーブルコネクタ用の信号配線に直接接続されるか又はワイヤボンディングを介して接続されるパッドと、が対角に配置されるため、ノイズ源からパッド等までのインピーダンスが高くなり、アンテナとなるケーブルが接続されるケーブルコネクタ用の信号配線へのノイズの伝搬を抑えることができる。また、内部回路領域及び周辺回路領域用の電源配線及びグラウンド配線として、アルミ配線等が周回して配置することによって、抵抗値が高くなり、インピーダンス変化がより大きくなるため、ノイズの伝搬を抑える効果を更に増大させることができる。
【００３２】
[第２の実施形態]
本発明の好適な第２の実施形態を図４に示す。第２の実施形態では、半導体集積回路装置をQFP（QuadFlat Package）パッケージ４０２に実装した例を示す。パッケージ４０２内部には、内部回路領域４０７と周辺回路領域４０８とを含むチップ４００が配置されている。ノイズ源である消費電力最大ブロック４０１の特定は、第１の実施形態と同様に行う。内部回路領域用の環状電源配線は、パッド４０４’を介して内部回路領域用電源の外部接続ピン４０４''へワイヤボンディングで接続されている。周辺回路領域用の環状電源配線は、パッド４０３’を介して周辺回路領域用電源の外部接続ピン４０３''へワイヤボンディングで接続されている。内部回路領域用の環状グラウンド配線は、パッド４０５’を介して内部及び周辺回路領域用グラウンドの外部接続ピン４０５'''へワイヤボンディングで接続されている。同様に、周辺回路領域用の環状グラウンド配線は、パッド４０５''を介して内部及び周辺回路領域用グラウンドの外部接続ピン４０５'''へワイヤボンディングで接続されている。周辺回路領域４０８には、トランジスタ等の半導体集積回路素子を多段に組んだI/Oバッファ４０９が配置されている。I/Oバッファ４０９からの信号は、電源及びグラウンド配線と同様に、パッド４０６'からワイヤボンディングを介してケーブルコネクタ接続用接続ピン４０６''に接続されている。
【００３３】
[第３の実施形態]
本発明の好適な第３の実施形態を図５に示す。第３の実施形態は、概略的には、第１の実施形態の構成の一部を変更した構成を有する。具体的には、本実施形態では、第１の実施形態１のようにケーブルコネクタ接続用信号パッド１１３（１１３’及び１１３’’）が周辺回路領域１０１の角部の両辺に配置されるのではなく、片辺にのみ配置される。
【００３４】
[第４の実施形態]
本発明の好適な第４の実施形態を図６に示す。第３の実施形態は、概略的には、第１、３の実施形態の構成の一部を変更した構成を有する。具体的には、本実施形態では、第１、３の実施形態のようにケーブルコネクタ接続用信号パッド１１３（１１３’及び１１３’’）が周辺回路領域１０１の角部の両辺に対称に配置されるのではなく、非対称に配置される。
【００３５】
[第５の実施形態]
本発明の好適な第５の実施形態を図７に示す。本実施形態では、さらに半導体集積回路装置の設計情報や図３で示した磁界プローブ測定に基づいて、第１の実施形態に示したノイズ源である消費電力最大ブロック１０２を分割し、分割されたブロックのうち単位面積当りの消費電力が最大となる領域７０１を特定することによって、ケーブルコネクタ用の信号配線に接続される各パッドを、ノイズ源のある位置とは対角に更に遠ざけて配置する。
【００３６】
すなわち、本実施形態では、上記第１〜第４の実施形態の構成において、内部回路領域における最高周波数のクロックで同期動作するクロックバッファが存在するブロック内を単位面積当りの消費電力毎にさらに分割してブロック数を増やし、ノイズの根源となる単位面積当りの消費電力が最大となる領域を、ケーブルが直接接続されるコネクタに出力する信号ピンからさらに対角に遠ざけて配置する。これによって、ノイズ源から信号ピンまでのインピーダンスを高くし、グラウンドを伝搬するノイズ量を更に減衰させ、放射ノイズレベルをより効果的に抑えることができる。
【００３７】
また、ブロックをさらに細かく分割することによって、アンテナとなるケーブルに直接繋がるような信号ピンの配置をさらに詳細に限定し、信号ピンに重畳するノイズ量をさらに効果的に減少させることができる。このように、ブロックをできる限り分割してノイズ源の位置を細かく特定することによって、ノイズ量の減少効果を増大させることができる。
【００３８】
[第６の実施形態]
本発明の好適な第６の実施形態を図８に示す。第３の実施形態は、概略的には、第１〜第５の実施形態の構成の一部を変更した構成を有する。具体的には、第６の実施形態では、第１の実施形態の構成のうち、内部回路領域用の環状グラウンド配線１０９に配置されたパッド１１２’と周辺回路領域用の環状グラウンド配線１０５に配置されたパッド１１２''とを接続するグラウンド用ワイヤボンディング８０１が切断された構成を有する。パッド１１２’とパッド１１２''とを接続するグラウンド用ワイヤボンディングが複数ある場合には、切断するワイヤボンディングは複数であってもよい。
【００３９】
このように、本実施形態では、上記第１〜第５の実施形態の構成において、ケーブルコネクタ用の信号配線に接続されるパッドが存在する周辺回路領域用のグラウンドと最高周波数のクロックで同期動作するクロックバッファが存在する内部回路領域用のグラウンドとの接続を切断することによって、最高周波数のクロックで同期動作するクロックバッファが存在するブロックから、ケーブルコネクタ用の信号配線に接続されるパッドまでのグラウンド経路のノイズを迂回させ、インピーダンスがさらに高くする。これによって、ノイズ伝搬を困難にさせ、ノイズ伝搬量をさらに効果的に減少させることができる。
【００４０】
[第７の実施形態]
本発明の好適な第７の実施形態を図９に示す。第３の実施形態は、概略的には、第６の実施形態の構成の一部を変更した構成を有する。具体的には、本実施形態では、実施形態６の構成において、実施形態５に示したようにノイズ源となる機能ブロック１０２を分割して、より詳細に単位面積当りの消費電力が最大となる領域９０１を限定し、ケーブルコネクタ用の信号配線に接続される各パッドを領域９０１と対角に配置する。
【００４１】
[第８の実施形態]
本発明の好適な第８の実施形態を図１０に示す。第８の実施形態は、概略的には、第１の実施形態の構成の一部を変更した構成を有する。具体的には、本実施形態では、実施形態１の構成において、内部回路領域用の環状グラウンド配線１０９と、周辺回路領域用の環状グラウンド配線１０５とを切断するために、内部回路領域用の環状グラウンド配線１０９と周辺回路領域用の環状グラウンド配線１０５とが接続されている部分の近傍において、ノイズ源である消費電力最大ブロック１０２が存在する内部回路領域用の環状グラウンド配線１０９を切断する。すなわち、内部回路領域用の環状グラウンドの切断部１００１を２箇所設け、ノイズ源となる機能ブロック１０２の影響を受けない内部回路領域及び周辺回路領域専用のグラウンド領域（点線部で囲まれた領域）１００２を設ける。
【００４２】
[他の実施形態]
なお、上記実施形態１〜８のいずれにおいても、ノイズ源となる機能ブロック及びこれに含まれる領域は、チップ四隅のいずれの角部近傍の領域に配置されてもよく、ケーブルコネクタ用の信号配線に接続されるパッド等は、その対角に配置されうる。
【００４３】
また、上記実施形態１〜８では、半導体集積回路装置をＢＧＡ及びＱＦＰに適用する場合を例示したが、他の形態にも適用することができる。
【００４４】
[半導体集積回路装置の設計]
図１３は、本発明の好適な実施の形態に係る半導体集積回路装置を設計する設計装置のハードウェア構成を示す図である。図１３において、制御部１３０１は、設計装置１３００のシステム全体の動作を制御し、記憶部１３０７に格納された回路設計プログラムの実行等を行う。処理部１３０２は、ＣＰＵなどによって構成され、半導体集積回路装置の各種設計処理を実行する。入力装置１３０３は、例えば、マウスやキーボード等を含む。表示部１３０４は、例えば、モニタ等を含み、処理部１３０２での処理結果を表示する。処理部１３０２は、機能ブロック、回路素子、パッド、信号ピン、配線、パッケージ等の半導体集積回路装置の構成要素の配置処理を実行する配置部１３０５と、内部回路領域の最高周波数クロックで同期動作するクロックバッファが存在する機能ブロックの特定処理を実行する特定部１３０６と、を含む。
【００４５】
本発明の好適な実施の形態に係る設計装置１３００の処理の流れを以下に説明する。まず、記憶部１３０７に格納された回路設計プログラムが起動されると、配置部１３０５は、この回路設計プログラムに応じて、半導体集積回路装置の設計画面を表示部１３０４に表示する。ユーザは、表示部１３０４に表示された設計画面を見ながら、入力装置１３０３を用いて、半導体集積回路装置の構成要素の配置を指示し、配置部１３０５によって半導体集積回路装置の各構成要素が表示部１３０４上に配置される。
【００４６】
次いで、特定部１３０６は、配置部１３０５によって配置された機能ブロックのうち、半導体集積回路装置の内部回路領域の中で最も高い周波数クロックで同期動作するクロックバッファが存在する機能ブロックを特定する。
【００４７】
次いで、配置部１３０５は、特定部１３０６によって機能ブロックが特定されると、この機能ブロックを半導体集積回路装置の内部回路領域の角部に配置するとともに、ケーブルコネクタ用の信号配線に接続される周辺回路領域のパッド又は信号ピンを上記角部と対角をなす角部に配置する。
【００４８】
なお、特定部１３０６は、半導体集積回路装置の内部回路領域の中で最も高い周波数クロックで同期動作するクロックバッファが存在する機能ブロックを複数の領域に分割し、分割した複数の領域のうち単位面積当りの消費電力が最大となる領域を特定するように設定されてもよい。この場合、配置部１３０５は、ケーブルコネクタ用の信号配線に接続されるパッド及び信号ピンを特定部１３０６で特定した領域と対角をなすように配置される。
【図面の簡単な説明】
【００４９】
【図１】本発明の好適な第１の実施形態に係る半導体集積回路装置の構成を示す図である。
【図２】プリント基板からケーブルを介して他のプリント基板に信号を伝送させる伝送ユニットを説明する図である。
【図３】本発明の好適な第１の実施形態に係る半導体集積回路装置の構成を示す図である。
【図４】本発明の好適な第２の実施形態に係る半導体集積回路装置の構成を示す図である。
【図５】本発明の好適な第３の実施形態に係る半導体集積回路装置の構成を示す図である。
【図６】本発明の好適な第４の実施形態に係る半導体集積回路装置の構成を示す図である。
【図７】本発明の好適な第５の実施形態に係る半導体集積回路装置の構成を示す図である。
【図８】本発明の好適な第６の実施形態に係る半導体集積回路装置の構成を示す図である。
【図９】本発明の好適な第７の実施形態に係る半導体集積回路装置の構成を示す図である。
【図１０】本発明の好適な第８の実施形態に係る半導体集積回路装置の構成を示す図である。
【図１１】従来の半導体集積回路装置の構成を示す図である。
【図１２】従来の半導体集積回路装置の構成を示す図である。
【図１３】本発明の好適な実施の形態に係る半導体集積回路装置を設計するための設計装置のハードウェア構成を示す図である。
【符号の説明】
【００５０】
１００  チップ
１０１  周辺回路領域
１０２  最高周波数クロックで同期動作するクロックバッファが配置された機能ブロック
１０３  内部回路領域
１０４  機能ブロック
１０７’、１１２’  パッド
【図１】
2006216613.tif 000003
【図２】
2006216613.tif 000004
【図３】
2006216613.tif 000005
【図４】
2006216613.tif 000006
【図５】
2006216613.tif 000007
【図６】
2006216613.tif 000008
【図７】
2006216613.tif 000009
【図８】
2006216613.tif 000010
【図９】
2006216613.tif 000011
【図１０】
2006216613.tif 000012
【図１１】
2006216613.tif 000013
【図１２】
2006216613.tif 000014
【図１３】
2006216613.tif 000015