(57)【要約】      （修正有）【課題】基板の省スペース化を図り、かつ素子の破壊を未然かつ有効に防止し得るプリント基板及びプリント基板を有する電源装置を提供する。【解決手段】所定の素子の一方側を接続するための第１の配線パターンと、第１の配線パターンと所定の間隔を有し、素子の他方側を接続するための第２の配線パターンと、素子の一方側と第１の配線パターンとの第１の接続点及び素子の他方側と第２の配線パターンとの第２の接続点間であって、第１の配線パターン又は第２の配線パターンに設けられた鋭角形状の第１の突出部とを設け、第１の接続点及び第２の接続点に印加されたサージ電圧を第１の突出部と第１の配線パターン又は第２の配線パターンとで放電させるようにした。【選択図】図３
2006216699.tif 000002
【特許請求の範囲】
【請求項１】
基板に所定の配線パターン群がプリントされたプリント基板において、
所定の素子の一方側を接続するための第１の配線パターンと、
上記第１の配線パターンと所定の間隔を有し、上記素子の他方側を接続するための第２の配線パターンと、
上記素子の一方側と上記第１の配線パターンとの第１の接続点及び上記素子の他方側と上記第２の配線パターンとの第２の接続点間であって、上記第１の配線パターン又は上記第２の配線パターンに設けられた鋭角形状の第１の突出部と
を具え、
上記第１の接続点及び上記第２の接続点に印加されたサージ電圧を上記第１の突出部と上記第１の配線パターン又は上記第２の配線パターンとで放電させる
ことを特徴とするプリント基板。
【請求項２】
上記基板には、
上記第１の突出部、上記第１の接続点及び上記第２の接続点間の上記第１の配線パターン又は上記第２の配線パターン並びに上記第１の突出部と上記第１の配線パターン又は上記第２の配線パターンとの放電経路を除いてレジストが形成されている
ことを特徴とする請求項１に記載のプリント基板。
【請求項３】
上記基板には、
上記第１の突出部と対向する上記第１の配線パターン又は上記第２の配線パターンに設けられた鋭角形状の第２の突出部
を具えることを特徴とする請求項１に記載のプリント基板。
【請求項４】
上記配線パターン群は、
上記素子として整流ダイオードを４つ接続したときにブリッジ回路を形成し、
上記第１の突出部及び上記第１の配線パターン又は上記第２の配線パターン間の上記間隔が２．０ｍｍに選定されている
ことを特徴とする請求項１に記載のプリント基板。
【請求項５】
基板に所定の配線パターン群がプリントされたプリント基板を有し、所定の電子機器に直流電流を供給する電源装置において、
所定の素子の一方側が接続された第１の配線パターンと、
上記第１の配線パターンと所定の間隔を有し、上記素子の他方側が接続された第２の配線パターンと、
上記素子の一方側と上記第１の配線パターンとの第１の接続点及び上記素子の他方側と上記第２の配線パターンとの第２の接続点間であって、上記第１の配線パターン又は上記第２の配線パターンに設けられた鋭角形状の第１の突出部と
を具え、
上記第１の接続点及び上記第２の接続点に印加されたサージ電圧を上記第１の突出部と上記第１の配線パターン又は上記第２の配線パターンとで放電させる
ことを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント基板及び電源装置に関し、例えば電源から供給されるサージ電圧に対応する配線パターン群を有するプリント基板及び当該プリント基板を搭載した電源装置に適用して好適なものである。
【背景技術】
【０００２】
従来、雷サージや静電気放電等の素子を破壊させるサージ電圧から、整流ダイオードやコイル、半導体等の素子を保護するために、電源ライン及び接地ライン間にバリスタ等のいわゆるノイズ対策部品を用いることにより、上述の素子の破壊を防止する電源装置が一般的に広く普及している。
【０００３】
しかしながらこのような電源装置では、複数の素子を保護するためにノイズ対策部品を複数接続しなければならず、部品点数が格段的に増加するという問題がある。
【０００４】
かかる問題を解決するための１つの方法として、基板上の電流を供給する電流供給パターンと接地ラインとの間にいずれのパターンとも非接続のフローティングパターンを有し、当該フローティングパターン及び接地ラインを介して雷によるサージ電圧を放電させる電源回路が提案されている（例えば特許文献１参照）。
【特許文献１】特開２００１−１４８２７７公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところでかかる構造の電源回路では、非接続のフローティングパターン及び接地ラインを複数設けなければならず、電流供給パターンとは別にこのようなフローティングパターンと接地ラインとのスペースを確保しなければならないという問題がある。
【０００６】
本発明は以上の点を考慮してなされたもので、基板の省スペース化を図り、かつ素子の破壊を未然かつ有効に防止し得るプリント基板及びプリント基板を有する電源装置を提案する。
【課題を解決するための手段】
【０００７】
かかる課題を解決するため本発明においては、基板に所定の配線パターン群がプリントされたプリント基板において、所定の素子の一方側を接続するための第１の配線パターンと、第１の配線パターンと所定の間隔を有し、素子の他方側を接続するための第２の配線パターンと、素子の一方側と第１の配線パターンとの第１の接続点及び素子の他方側と第２の配線パターンとの第２の接続点間であって、第１の配線パターン又は第２の配線パターンに設けられた鋭角形状の第１の突出部とを設け、第１の接続点及び第２の接続点に印加されたサージ電圧を第１の突出部と第１の配線パターン又は第２の配線パターンとで放電させるようにした。
【０００８】
従って、電流経路上の第１の突出部と第１の配線パターン又は第２の配線パターンとにおいてサージ電圧を放電させるため、配線パターンを別個設けることなく素子にサージ電圧が印加されるのを防止することができる。
【０００９】
また本発明においては、基板に所定の配線パターン群がプリントされたプリント基板を有し、直流電圧を所定の電子機器に供給する電源装置において、所定の素子の一方側が接続された第１の配線パターンと、第１の配線パターンと所定の間隔を有し、素子の他方側が接続された第２の配線パターンと、素子の一方側と第１の配線パターンとの第１の接続点及び素子の他方側と第２の配線パターンとの第２の接続点間であって、第１の配線パターン又は第２の配線パターンに設けられた鋭角形状の第１の突出部とを設け、第１の接続点及び第２の接続点に印加されたサージ電圧を第１の突出部と第１の配線パターン又は第２の配線パターンとで放電させるようにした。
【００１０】
従って、電流経路上の第１の突出部と第１の配線パターン又は第２の配線パターンとにおいてサージ電圧を放電させるため、配線パターンを別個設けることなく素子にサージ電圧が印加されるのを防止することができる。
【発明の効果】
【００１１】
本発明によれば、第１の接続点及び第２の接続点に印加されたサージ電圧を第１の突出部と第１の配線パターン又は第２の配線パターンとで放電させるようにしたことにより、配線パターンを別個設けることなく素子にサージ電圧が印加されるのを防止することができ、かくして基板の省スペース化を図り、かつ素子の破壊を未然かつ有効に防止し得るプリント基板及びプリント基板を有する電源装置を実現できる。
【発明を実施するための最良の形態】
【００１２】
以下図面について、本発明の一実施の形態を詳述する。
【００１３】
（１）電源装置の回路構成
図１において、１は全体として本実施の形態による電源装置１を示し、交流電圧入力部２、第１の整流平滑部３、降圧部４、第２の整流平滑部５、フィードバック部６及び安定化部７から構成されている。
【００１４】
この場合、交流電圧入力部２には、例えば家庭用電源等における１００［Ｖ］の交流電圧源８の一方側と接続される電圧入力部９Ａ及び交流電圧源８の他方側と接続される電圧入力部９Ｂが設けられ、また電圧入力部９Ａ側の所定位置には過電流保護ヒューズ１０が設けられており、第１の整流平滑部３に１００［Ｖ］の交流電流を供給し得るようになされている。
【００１５】
第１の整流平滑部３には、４つの整流ダイオードＤ１〜Ｄ４からなるブリッジ回路及び平滑コンデンサＣ１、コイルＬ１及び平滑コンデンサＣ２からなる平滑回路が設けられており、交流電圧入力部２から供給される交流電流をブリッジ整流すると共に、平滑化して直流電流に変換し得るようになされている。
【００１６】
降圧部４には、平滑回路により平滑化された直流電流をパルス電流に変換するための制御ＩＣ（Integrated Circuit）１１、一次側コイルＬ２及び二次側コイルＬ３からなるトランス１２、一次側コイルＬ２及び二次側コイルＬ３を接続するためのコンデンサＣ３並びにコイルＬ４、抵抗Ｒ１及び整流ダイオードＤ５からなる制御ＩＣ電源回路が設けられている。
【００１７】
このとき降圧部４では、コイルＬ４、抵抗Ｒ１及び整流ダイオードＤ５を順次介してトランス１２から供給される誘導起電力に基づく駆動電流を制御ＩＣ１１に供給し得るようになされている。
【００１８】
そして降圧部４では、制御ＩＣ１１が駆動されると、平滑回路から供給される直流電流を例えば１００［ｋＨｚ］の高い周波数でスイッチングさせることにより、パルス電流に変換し、当該パルス電流に基づく降圧パルス電流をトランス１２の一次側コイルＬ２から二次側コイルＬ３に生じさせ得るようになされている。なお、降圧部４では、制御ＩＣ１１において高い周波数でスイッチングさせてパルス電流に変換するため、トランス１２を小型化することができるようになされている。
【００１９】
第２の整流平滑部５には、整流ダイオードＤ６及び平滑コンデンサＣ４が設けられており、二次側コイルＬ３に生じた降圧パルス電流を整流し得るようになされている。
【００２０】
フィードバック部６には、ツェナーダイオードＴＤ１、抵抗Ｒ２、Ｒ３、Ｒ４及びフォトトランジスタＦＴ１が設けられており、整流された降圧電流を供給する降圧電圧を抵抗Ｒ２、Ｒ３、Ｒ４及びツェナーダイオードＴＤ１を介して分圧し、フォトトランジスタＦＴ１において分圧された電圧に応じた光量の光を発光する。そしてフィードバック部６では、当該光量に応じた電流を降圧部４の制御ＩＣ１１に供給する。これにより制御ＩＣ１１では、当該光量に応じた電流に基づいて平滑回路から供給される直流電流をフィードバック制御し得るようになされている。
【００２１】
安定化部７には、コモンモードトランス１３及び平滑コンデンサＣ５が設けられており、整流された直流電流に含まれる高周波ノイズを除去した後に平滑化することにより、例えば安定化した３［Ｖ］の電圧で１［Ａ］の直流電流を出力部１４から所定の電子機器に供給し得るようになされている。
【００２２】
このようにしてこの電源装置１では、入力された交流電流を安定化した直流電流に変換して、電子機器に供給することができるようになされている。
【００２３】
（２）電源装置１の外観構成及び配線パターン
次に、電源装置１における交流電圧入力部２及び第１の整流平滑部３の外観構成及び回路パターンについて説明する。
【００２４】
図２は、上述の電源装置１における交流電圧入力部２及び第１の整流平滑部３の外観構成を示し、所定形状の基板２０の一面２０Ａ側における上側２０ＡＡの中央部には、その左側に電圧入力部９Ａが配置されると共に、その右側に電圧入力部９Ｂが配置されており、また基板２０の上側２０ＡＡの左部には、過電流保護ヒューズ１０が配置されている。
【００２５】
また基板２０の上側２０ＡＡの右部には、同一である整流ダイオードＤ１〜Ｄ４が外側から中央に向かって、整流ダイオードＤ１、Ｄ３、Ｄ４、Ｄ２の順に配置されている。
【００２６】
このとき基板２０の上側２０ＡＡの右部では、整流ダイオードＤ１及びＤ２を横倒しに配置する一方、整流ダイオードＤ３及びＤ４を立てて配置することにより、整流ダイオードＤ１〜Ｄ４によるブリッジ回路の省スペース化を図るようになされている。
【００２７】
またこのとき基板２０の上側２０ＡＡの右部では、整流ダイオードＤ４の配置位置が他の整流ダイオードＤ１、Ｄ２、Ｄ３に比して下側に配置されていることにより、さらに整流ダイオードＤ１〜Ｄ４の配置間隔を右側に詰めることができるため、一段と整流ダイオードＤ１〜Ｄ４によるブリッジ回路の省スペース化を図ることができるようになされている。
【００２８】
さらに基板２０の中央側２０ＡＢの左部には、その上側にコイルＬ１が配置されると共に、その下側に平滑コンデンサＣ１が配置されており、さらに基板２０の中央側２０ＡＢの右部には、平滑コンデンサＣ２が配置されている。
【００２９】
一方、図３は、上述の電源装置１における交流電圧入力部２及び第１の整流平滑部３の配線パターンを示し、基板２０の他面２０Ｂ側に、図２に示したような電圧入力部９Ａ、９Ｂ、過電流保護ヒューズ１０、整流ダイオードＤ１〜Ｄ４、平滑コンデンサＣ１、Ｃ２及びコイルＬ１をそれぞれ接続させるための配線パターン群２１が形成されている。
【００３０】
この場合、基板２０の他面２０Ｂ側には、それぞれ所定形状の配線パターン２１Ａ〜２１Ｆが形成されており、配線パターン２１Ａにおける接続点２１ＡＡ〜２１ＡＤには、電圧入力部９Ｂ（図２）が接続されている。
【００３１】
また、配線パターン２１Ａにおける接続点２１ＡＥには、整流ダイオードＤ４（図２）の一方側が接続され、さらに配線パターン２１Ｂにおける接続点２１ＢＡには、整流ダイオードＤ４（図２）の他方側が接続されている。
【００３２】
さらに、配線パターン２１Ｂにおける接続点２１ＢＢには、平滑コンデンサＣ１（図２）の一方側が接続され、さらに配線パターン２１Ｃにおける接続点２１ＣＡには、平滑コンデンサＣ１（図２）の他方側が接続されている。
【００３３】
さらに、配線パターン２１Ｃにおける接続点２１ＣＢには、整流ダイオードＤ１（図２）の一方側が接続され、さらに配線パターン２１Ｄにおける接続点２１ＤＡには、整流ダイオードＤ１（図２）の他方側が接続されている。
【００３４】
さらに、配線パターン２１Ｄにおける接続点２１ＤＢには、過電流保護ヒューズ１０（図２）の一方側が接続され、さらに配線パターン２１Ｅにおける接続点２１ＥＡには、過電流保護ヒューズ１０（図２）の他方側が接続されている。そして、配線パターン２１Ｅにおける接続点２１ＥＢ〜２１ＥＥには、電圧入力部９Ａ（図２）が接続されている。
【００３５】
これにより電源装置１では、電圧入力部９Ｂ（図２）、配線パターン２１Ａ、整流ダイオードＤ４（図２）、配線パターン２１Ｂ、平滑コンデンサＣ１（図２）、配線パターン２１Ｃ、整流ダイオードＤ１（図２）、配線パターン２１Ｄ、過電流保護ヒューズ１０（図２）、配線パターン２１Ｅ及び電圧入力部９Ａ（図２）を順次介して直流電流を流し得るようになされている。
【００３６】
一方、配線パターン２１Ｄにおける接続点２１ＤＣには、整流ダイオードＤ２（図２）の一方側が接続され、さらに配線パターン２１Ｂにおける接続点２１ＢＣには、整流ダイオードＤ２（図２）の他方側が接続されている。
【００３７】
また、配線パターン２１Ｃにおける接続点２１ＣＣには、整流ダイオードＤ３（図２）の一方側が接続され、さらに配線パターン２１Ａにおける接続点２１ＡＦには、整流ダイオードＤ３（図２）の他方側が接続されている。
【００３８】
これにより電源装置１では、電圧入力部９Ａ（図２）、配線パターン２１Ｅ、過電流保護ヒューズ１０（図２）、配線パターン２１Ｄ、整流ダイオードＤ２（図２）、配線パターン２１Ｂ、平滑コンデンサＣ１（図２）、配線パターン２１Ｃ、整流ダイオードＤ３（図２）、配線パターン２１Ａ及び電圧入力部９Ｂ（図２）を順次介して直流電流を流し得るようになされている。
【００３９】
なお、配線パターン２１Ｂにおける接続点２１ＢＤには、コイルＬ１（図２）の一方側が接続され、さらに配線パターン２１Ｆにおける接続点２１ＦＡには、コイルＬ１（図２）の他方側が接続されている。
【００４０】
また、配線パターン２１Ｆにおける接続点２１ＦＢには、平滑コンデンサＣ２（図２）の一方側が接続され、さらに配線パターン２１Ｃにおける接続点２１ＣＤには、平滑コンデンサＣ２（図２）の他方側が接続されている。
【００４１】
かかる構成に加えて配線パターン２１Ａには、接続点２１ＡＥの下側に突出するように三角形状の突出部２２ＡＡが設けられると共に、配線パターン２１Ｂには、接続点２１ＢＡの上側に突出するように、かつ突出部２２ＡＡに対向するように三角形状の突出部２２ＢＡが設けられている。
【００４２】
これにより電源装置１では、接続点２１ＡＥ及び接続点２１ＢＡ間にサージ電圧が印加されたときに、このサージ電圧を突出部２２ＡＡから突出部２２ＢＡに放電させることによって、接続点２１ＡＥ及び接続点２１ＢＡ間に接続された整流ダイオードＤ４（図２）にサージ電圧が印加されるのを防止し得るようになされている。
【００４３】
また、配線パターン２１Ｃには、接続点２１ＣＢの上側に突出するように三角形状の突出部２２ＣＡが設けられると共に、配線パターン２１Ｄには、接続点２１ＤＡの下側に突出するように、かつ突出部２２ＣＡに対向するように三角形状の突出部２２ＤＡが設けられている。
【００４４】
これにより、接続点２１ＣＢ及び接続点２１ＤＡにサージ電圧が印加されたときに、このサージ電圧を突出部２２ＣＡから突出部２２ＤＡに放電させることによって、接続点２１ＣＢ及び接続点に接続された整流ダイオードＤ１（図２）にサージ電圧が印加されるのを防止し得るようになされている。
【００４５】
さらに、配線パターン２１Ｄには、接続点２１ＤＣの近傍に下側に突出するように三角形状の突出部２２ＤＢが設けられると共に、配線パターン２１Ａには、接続点２１ＡＥの上側に突出するように、かつ突出部２１ＤＢに対向するように三角形状の突出部２２ＡＢが設けられている。
【００４６】
これにより、接続点２１ＤＣ及び接続点２１ＢＣにサージ電圧が印加されたときに、このサージ電圧を配線パターン２１Ｄの突出部２２ＤＢから配線パターン２１Ａの突出部２２ＡＢに放電させることによって、接続点２１ＤＣ及び接続点２１ＢＣに接続された整流ダイオードＤ２（図２）にサージ電圧が印加されるのを防止し得るようになされている。
【００４７】
さらに、配線パターン２１Ａには、接続点２１ＡＦの下側に突出するように三角形状の突出部２２ＡＣが設けられていることにより、接続点２１ＣＣ及び接続点２１ＡＦにサージ電圧が印加されたときに、このサージ電圧を端部２３Ｃから突出部２２ＡＣに放電させることによって、接続点２１ＣＣ及び接続点２１ＡＦに接続された整流ダイオードＤ３（図２）にサージ電圧が印加されるのを防止し得るようになされている。
【００４８】
さらに、配線パターン２１Ｄには、当該配線パターン２１Ｄのほぼ中央に下側に突出するように三角形状の突出部２２ＤＣが設けられていると共に、配線パターン２１Ａには、接続点２１ＡＡ〜２１ＡＤの近傍に上側に突出するように三角形状の突出部２２ＡＤが設けられている。
【００４９】
これにより、この整流ダイオードＤ１〜Ｄ４からなるブリッジ回路（図１）にサージ電圧が印加されたときに、このサージ電圧を突出部２２ＤＣから端部２３Ａに放電させ、又は突出部２２ＡＤから端部２３Ｄに放電させることによって、このブリッジ回路（図１）にサージ電圧が印加されるのを防止し得るようになされているので、整流ダイオードＤ１〜Ｄ４（図１）にサージ電圧が印加されるのを二重に防止し得るようになされている。
【００５０】
なお、配線パターン２１Ｂには、接続点２１ＢＤの下側に突出するように三角形状の突出部２２ＢＢが設けられていることにより、接続点２１ＢＤ及び接続点２１ＦＡにサージ電圧が印加されたときに、このサージ電圧を配線パターン２１Ｂの突出部２２ＢＢから配線パターン２１Ｆの端部２３Ｆに放電させることによって、接続点２１ＢＤ及び接続点２１ＦＡに接続されたコイルＬ１（図２）においてもサージ電圧が印加されるのを防止し得るようになされている。
【００５１】
実際上、実験によれば、例えば突出部２２ＡＡの先端及び突出部２２ＢＡの先端間の間隔を２．０［ｍｍ］に選定した場合には、整流ダイオードＤ４（図２）の一方側の接続点２１ＡＥ及び他方側の接続点２１ＢＡに２０００［Ｖ］以上のサージ電圧が印加されたときに、このサージ電圧が突出部２２ＡＡから突出部２１ＢＡに放電された。
【００５２】
そこで、電源装置１では、整流ダイオードＤ４（図２）の耐圧を２０００［Ｖ］にすることにより、突出部２２ＡＡの先端及び突出部２２ＢＡの先端間の間隔を２．０［ｍｍ］に選定した場合、２０００［Ｖ］以上のサージ電圧が印加されたときには、このサージ電圧を放電させる一方、２０００［Ｖ］以下のサージ電圧が印加されたときには、整流ダイオードＤ４（図２）に耐圧させることから、サージ電圧の印加による整流ダイオードＤ４（図２）の破壊を未然かつ有効に防止できることが確認できた。
【００５３】
同様に、突出部２２ＣＡの先端及び突出部２２ＤＡの先端間、突出部２２ＤＢの先端及び突出部２２ＡＢの先端間並びに端部２３Ｃ及び突出部２２ＡＣ間の間隔を２．０［ｍｍ］に選定し、整流ダイオードＤ１〜Ｄ３（図２）の耐圧を２０００［Ｖ］にすることにより、２０００［Ｖ］以上のサージ電圧が印加されたときには、このサージ電圧を放電させる一方、２０００［Ｖ］以下のサージ電圧が印加されたときには、整流ダイオードＤ１〜Ｄ３（図２）に耐圧させることから、サージ電圧の印加による整流ダイオードＤ１〜Ｄ３（図２）の破壊を未然かつ有効に防止できることが確認できた。
【００５４】
また、実験によれば、例えば突出部２２ＤＢの先端及び突出部２２ＡＢの先端間の間隔を２．０［ｍｍ］に選定した場合には、整流ダイオードＤ４（図２）の一方側の接続点２１ＡＥ及び整流ダイオードＤ１（図２）の他方側の接続点２１ＤＡに２０００［Ｖ］以上のサージ電圧が印加されたときに、このサージ電圧が突出部２２ＡＡから突出部２１ＢＡに放電された。
【００５５】
このとき、整流ダイオードＤ４（図２）及び整流ダイオードＤ１（図２）が直列に接続されているため、サージ電圧は２個直列になった部分に印加されることとなるため、サージ電圧は、２０００［Ｖ］の整流ダイオードＤ４（図２）及び整流ダイオードＤ１（図２）に分圧される。
【００５６】
そこで、電源装置１では、整流ダイオードＤ４（図２）及び整流ダイオードＤ１（図２）の耐圧を１０００［Ｖ］にすることにより、突出部２２ＤＢの先端及び突出部２２ＡＢの先端間の間隔を２．０［ｍｍ］に選定した場合、２０００［Ｖ］以上のサージ電圧が印加されたときには、このサージ電圧を放電させる一方、２０００［Ｖ］以下のサージ電圧が印加されたときには、整流ダイオードＤ４（図２）及び整流ダイオードＤ１（図２）それぞれに耐圧させることから、サージ電圧の印加による整流ダイオードＤ４（図２）及び整流ダイオードＤ１（図２）の破壊を未然かつ有効に防止できることも確認できた。
【００５７】
同様に、整流ダイオードＤ２（図２）及び整流ダイオードＤ３（図２）が直列に接続されているので、突出部２２ＤＣの先端及び端部２３Ａ間の間隔を２．０［ｍｍ］に選定し、整流ダイオードＤ２（図２）及び整流ダイオードＤ３（図２）の耐圧を１０００［Ｖ］にすることにより、２０００［Ｖ］以上のサージ電圧が印加されたときには、このサージ電圧を放電させる一方、２０００［Ｖ］以下のサージ電圧が印加されたときには、整流ダイオードＤ２（図２）及び整流ダイオードＤ３（図２）それぞれに耐圧させることから、サージ電圧の印加による整流ダイオードＤ２（図２）及び整流ダイオードＤ３（図２）の破壊を未然かつ有効に防止できることも確認できた。
【００５８】
なお、この電源装置１をアメリカ合衆国向けに輸出する場合には、ＵＬ（Underwriters laboratories）規格により、これら各配線パターンの間隔を１．６［ｍｍ］以上に選定しなければならないことが定められており、本実施例においては、ＵＬ規格をも満たすように各配線パターンの間隔を２．０［ｍｍ］に選定している。
【００５９】
ただし、この電源装置１をアメリカ合衆国向けに輸出しない場合には、これら各配線パターンの間隔が１．６［ｍｍ］以下であってもよいこととなる。このとき、実験によれば、配線パターンの間隔を狭めたほうが小さいサージ電圧で放電することが確認されている。
【００６０】
そこで、配線パターンの間隔を１．６［ｍｍ］以下から０．２［ｍｍ］程度までで選定することにより、一段と整流ダイオードＤ１〜Ｄ４にサージ電圧が印加されるのを防止することができ、また整流ダイオードＤ１〜Ｄ４の耐圧を小さくすることも可能である。
【００６１】
一方、図４（Ａ）及び（Ｂ）に示すように、電源装置１では、基板２０の他面２０Ｂ側全面に形成されたレジスト２４のうち、各接続点２１ＡＡ〜２１ＦＢとその近傍のレジスト２４が除去されている他に、所定の領域のレジスト２４が除去されたレジスト除去部２５Ａ〜２５Ｄが形成されている。
【００６２】
この場合、図５（Ａ）に示すように、レジスト除去部２５Ａは、接続点２１ＤＣ及び突出部２２ＤＢを含む配線パターン２１Ａの一部の領域２６ＤＡと、接続点２１ＡＥ、突出部２２ＡＡ及び突出部２２ＡＢを含む配線パターン２１Ａの一部の領域２６ＡＡと、接続点２１ＢＡ、接続点２１ＢＣ及び突出部２２ＢＡを含む配線パターン２１Ｂの一部の領域２６ＢＡと、突出部２２ＡＡ及び突出部２２ＢＡ間とを含む領域２７Ａ（図５（Ａ）のハッチング部分）と、突出部２２ＤＢ及び突出部２２ＡＢ間とを含む領域２７Ｂ（図５（Ａ）のハッチング部分）とにより構成されている。
【００６３】
これによりこの電源装置１では、突出部２２ＡＡ及び突出部２２ＢＡのレジスト２４だけが除去されている場合に比して、小さいサージ電圧が印加されたときにも突出部２２ＡＡから突出部２２ＢＡにサージ電圧を放電させるため、一段と接続点２１ＡＥ及び接続点２１ＢＡに接続された整流ダイオードＤ４（図２）にサージ電圧が印加されるのを防止することができるようになされている。
【００６４】
また、これによりこの電源装置１では、突出部２２ＤＢ及び突出部２２ＡＢのレジスト２４だけが除去されている場合に比して、小さいサージ電圧が印加されたときにも突出部２２ＤＢから突出部２２ＡＢにサージ電圧を放電させるため、一段と接続点２１ＤＣ及び接続点２１ＢＣに接続された整流ダイオードＤ２（図２）にサージ電圧が印加されるのを防止することができるようになされている。
【００６５】
さらに、図５（Ｂ）に示すように、レジスト除去部２５Ｂは、接続点２１ＤＡ及び突出部２２ＤＡを含む配線パターン２１Ｄの一部の領域２６ＤＢと、接続点２１ＣＢ、接続点２２ＣＣ、接続点２１ＡＦ及び突出部２２ＡＣを含む配線パターン２１Ａの一部の領域２６ＡＢと、突出部２２ＣＡ及び端部２３Ｃを含む配線パターン２１Ｃの一部の領域２６ＣＡと、突出部２２ＣＡ及び突出部２２ＤＡ間並びに端部２３Ｃ及び突出部２２ＡＣ間とを含む領域２７Ｃ（図５（Ｂ）のハッチング部分）とにより構成されている。
【００６６】
これによりこの電源装置１では、突出部２２ＣＡ及び突出部２２ＤＡのレジスト２４だけが除去されている場合に比して、小さいサージ電圧が印加されたときにも突出部２２ＣＡから突出部２２ＤＡにサージ電圧を放電させるため、一段と接続点２１ＣＢ及び接続点２１ＤＡに接続された整流ダイオードＤ１（図２）にサージ電圧が印加されるのを防止することができるようになされている。
【００６７】
また、これによりこの電源装置１では、端部２３Ｃ及び突出部２２ＡＣのレジスト２４だけが除去されている場合に比して、小さいサージ電圧が印加されたときにも端部２３Ｃから突出部２２ＡＣにサージ電圧を放電させるため、一段と接続点２１ＣＣ及び接続点２１ＡＦに接続された整流ダイオードＤ３（図２）にサージ電圧が印加されるのを防止することができるようになされている。
【００６８】
さらに、図５（Ｃ）に示すように、レジスト除去部２５Ｃは、突出部２２ＤＣ及び端部２３Ｄを含む配線パターン２１Ｄの一部の領域２６ＤＣと、接続点２１ＡＡ〜２１ＡＤ、端部２３Ａ及び突出部２２ＡＤを含む配線パターン２１Ｄの一部の領域２６ＡＣと、突出部２２ＤＢ及び端部２３Ａ間並びに突出部２２ＡＤ及び端部２３Ｄ間とを含む領域２７Ｄ（図５（Ｃ）のハッチング部分）とにより構成されている。
【００６９】
これによりこの電源装置１では、突出部２２ＤＣ及び端部２３Ａのレジスト２４だけが除去されている場合に比して、小さいサージ電圧が印加されたときにも突出部２２ＤＣ及び端部２３Ａにサージ電圧を放電させるため、一段と整流ダイオードＤ１〜Ｄ４からなるブリッジ回路（図１）にサージ電圧が印加されるのを防止することができるようになされている。
【００７０】
また、これによりこの電源装置１では、突出部２２ＡＤ及び端部２３Ｄのレジスト２４だけが除去されている場合に比して、小さいサージ電圧が印加されたときにも突出部２２ＡＤ及び端部２３Ｄにサージ電圧を放電させるため、一段と整流ダイオードＤ１〜Ｄ４からなるブリッジ回路（図１）にサージ電圧が印加されるのを防止することができるようになされている。
【００７１】
なお、図５（Ｄ）に示すように、レジスト除去部２５Ｄは、接続点２１ＢＤ及び突出部２２ＢＢを含む配線パターン２１Ｂの一部の領域２６ＢＢと、接続点２１ＦＡ及び端部２３Ｆを含む配線パターン２１Ｆの一部の領域２６ＦＡと、突出部２２ＢＢ及び端部２３Ｆ間とを含む領域２７Ｅ（図５（Ｄ）のハッチング部分）とにより構成されている。
【００７２】
これによりこの電源装置１では、突出部２２ＢＢ及び端部２３Ｆのレジスト２４だけが除去されている場合に比して、小さいサージ電圧が印加されたときにも突出部２２ＢＤ及び端部２３Ｆにサージ電圧を放電させるため、一段とコイルＬ１（図２）にサージ電圧が印加されるのを防止することができるようになされている。
【００７３】
実際上、実験によれば、図５（Ａ）のように例えば突出部２２ＡＡの先端及び突出部２２ＢＡの先端間の間隔を２．０［ｍｍ］にしたときに、突出部２２ＡＡ及び突出部２２ＢＡのレジスト２４だけが除去されている場合には、整流ダイオードＤ４（図２）の一方側の接続点２１ＡＡ及び他方側の接続点２１ＢＡに約２０００［Ｖ］のサージ電圧が印加されたときに、このサージ電圧が突出部２２ＡＡから突出部２２ＢＡに放電されたことが確認できた。
【００７４】
これに対して、突出部２２ＡＡを含む領域２６ＡＡ及び突出部２２ＢＡを含む領域２６ＢＡに加えて、領域２７Ａのレジスト２４が除去されている場合には、整流ダイオードＤ４（図２）の一方側の接続点２１ＡＥ及び他方側の接続点２１ＢＡへの２０００［Ｖ］未満のサージ電圧の印加であっても、このサージ電圧が突出部２２ＡＡから突出部２２ＢＡに放電されたことが確認できた。
【００７５】
（３）動作及び効果
以上の構成において、この電源装置１では、整流ダイオードＤ４の一方側の接続点２１ＡＥ及び他方側の接続点２１ＢＡにサージ電圧が印加されたときに、このサージ電圧を整流ダイオードＤ４の一方側の接続点２１ＡＥの下側の突出部２２ＡＡから整流ダイオードＤ４の他方側の接続点２１ＢＡの上側の突出部２２ＢＡに放電させる。
【００７６】
このとき電源装置１では、電流経路上近傍の突出部２２ＡＡ及び突出部２２ＢＡ間においてサージ電圧を放電させるため、配線パターンを別個設けることなく整流ダイオードＤ４にサージ電圧が印加されるのを防止することができる。
【００７７】
以上の構成によれば、電流経路上近傍の突出部２２ＡＡ及び突出部２２ＢＡ間においてサージ電圧を放電させることにより、配線パターンを別個設けることなく整流ダイオードＤ４にサージ電圧が印加されるのを防止することができ、かくして基板の省スペース化を図り、かつ素子の破壊を未然かつ有効に防止することができる。
【００７８】
（４）他の実施の形態
なお上述の実施の形態においては、素子として整流ダイオードＤ１〜Ｄ４に適用した場合について述べたが、本発明はこれに限らず、コイルや半導体等のこの他種々の電子部品に適用することができる。
【００７９】
また上述の実施の形態においては、鋭角形状の第１の突出部として例えば三角形状の突出部２２ＡＡを適用した場合について述べたが、本発明はこれに限らず、例えば鋸形状等のこの他種々の鋭角形状を有する突出部に適用することができる。
【００８０】
さらに上述の実施の形態においては、例えばサージ電圧を突出部２２ＡＡから突出部２２ＢＡに放電させた場合について述べたが、本発明はこれに限らず、第１の突出部と第１の配線パターン又は第２の配線パターンとで放電させるようにすれば良い。
【００８１】
さらに上述の実施の形態においては、例えばレジスト２４が除去されたレジスト除去部２５Ａを形成した場合について述べたが、本発明はこれに限らず、第１の突出部、第１の接続点及び第２の接続点間の第１の配線パターン又は第２の配線パターン並びに第１の突出部と第１の配線パターン又は第２の配線パターンとの放電経路を除いてレジストを形成すれば良い。
【００８２】
さらに上述の実施の形態においては、例えば突出部２２ＡＡの先端及び突出部２２ＢＡの先端間の間隔を２．０［ｍｍ］にするようにした場合について述べたが、本発明はこれに限らず、対向する突出部間の間隔を素子の耐圧に応じて０．２［ｍｍ］〜５．０［ｍｍ］に選定するようにしても良い。
【００８３】
さらに上述の実施の形態においては、配線パターン群２１を電源装置１の基板２０に適用した場合について述べたが、本発明はこれに限らず、この他種々の電子機器に広く適用することができる。
【産業上の利用可能性】
【００８４】
本発明は、電源装置のほか、この他種々の電子機器に広く適用することができる。
【図面の簡単な説明】
【００８５】
【図１】本実施の形態による電源装置の回路構成を示す略線図である。
【図２】電源装置の外観構成を示す略線図である。
【図３】電源装置の配線パターンを示す略線図である。
【図４】レジストの形成を示す上面図及びＹ−Ｙ’断面図である。
【図５】レジスト除去部の構成を示す略線図である。
【符号の説明】
【００８６】
１……電源装置、２……交流電圧入力部、３……第１の整流平滑部、４……降圧部、５……第２の整流平滑部、６……フィードバック部、７……安定化部、８……交流電圧源、１１……制御ＩＣ、１２……トランス、２０……基板、２１……配線パターン群、２１Ａ〜２１Ｆ……配線パターン、２１ＡＡ〜２１ＦＢ……接続点、２２ＡＡ〜２２ＤＣ……突出部、２３……端部、２４……レジスト、２５Ａ〜２５ＤＣ……レジスト除去部、２６ＡＡ〜２６ＦＡ、２７Ａ〜２７Ｅ……領域、Ｃ１、Ｃ２、Ｃ４、Ｃ５……平滑コンデンサ、Ｃ３……コンデンサ、Ｄ１〜Ｄ６……整流ダイオード、Ｌ１〜Ｌ４……コイル、Ｒ１〜Ｒ４……抵抗。
【図１】
2006216699.tif 000003
【図２】
2006216699.tif 000004
【図３】
2006216699.tif 000005
【図４】
2006216699.tif 000006
【図５】
2006216699.tif 000007