(57)【要約】      （修正有）【課題】ＭＯＳＦＥＴをスイッチング素子として用いる電源装置において、スイッチングノイズを簡素な構成で低減できる構造を提供する。【解決手段】ＭＯＳＦＥＴ４のゲート、ドレイン、ソースの各端子１３、１４、１５が挿通される３つの端子挿通孔１６、１７、１８を有する単一のフェライトコア１０をＭＯＳＦＥＴに装着する。各端子挿通孔は、根元側において矢印Ａ方向側に、先端側において矢印Ｂ方向側に曲がりくねって形成されており、挿通された端子をそれぞれ矯正する。これにより、端子挿通孔の側面がＭＯＳＦＥＴの端子と複数個所の当接部２５、２６で当接し、フェライトコアのＭＯＳＦＥＴからの脱落が防止され、ＭＯＳＦＥＴの回路基板への実装作業性が向上される。【選択図】図２
2006216633.tif 000002
【特許請求の範囲】
【請求項１】
１次側コイル及び２次側コイルを有し、２次側に昇圧出力を得て負荷に電源を供給する昇圧トランスと、この昇圧トランスの１次側に供給される直流電圧をスイッチングするＭＯＳＦＥＴと、前記昇圧トランス及びＭＯＳＦＥＴが実装される回路基板とを備えた電源装置において、
前記ＭＯＳＦＥＴのゲート、ドレイン、ソースの各矩形端子が挿通される３つの端子挿通孔を有し、該ＭＯＳＦＥＴの各矩形端子に装着される単一のフェライトコアをさらに備え、
前記フェライトコアは、各端子挿通孔を含む平面によって２分割されたものを接合して形成されたものであり、
少なくともいずれかの端子挿通孔は、対応する矩形端子が挿通される際、該端子を根元側において前記矩形端子の幅広側面の法線方向である第１の方向側に、先端側において前記第１の方向とは反対方向である第２の方向側にそれぞれ湾曲させるように、曲がりくねって形成され、
これにより、前記ＭＯＳＦＥＴを前記回路基板に実装するとき、前記端子挿通孔の側面が該ＭＯＳＦＥＴの矩形端子と複数個所で当接することによって、前記フェライトコアの該ＭＯＳＦＥＴからの脱落が防止され、基板への実装作業性が向上されることを特徴とする電源装置。
【請求項２】
電子部品の端子が挿通される端子挿通孔を備えたフェライトコアにおいて、
前記端子挿通孔を含む平面によって２分割されたものを接合して形成され、
前記端子挿通孔は、前記端子を挿通させる際、該端子を湾曲させるように、曲がりくねって形成されていることを特徴とするフェライトコア。
【請求項３】
１次側コイル及び２次側コイルを有し、２次側に昇圧出力を得て負荷に電源を供給する昇圧トランスと、この昇圧トランスの１次側に供給される直流電圧をスイッチングするスイッチング素子と、前記昇圧トランス及びスイッチング素子が実装される回路基板とを備えた電源装置において、
請求項２に記載のフェライトコアをさらに備え、
前記スイッチング素子を前記回路基板に実装するとき、前記端子挿通孔の側面が該スイッチング素子の端子と当接することによって、前記フェライトコアの該スイッチング素子からの脱落が防止され、基板への実装作業性が向上されることを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇圧トランス及びこの昇圧トランスの１次側に供給される直流電圧をスイッチングするスイッチング素子を備えた電源装置及びそれに用いられるフェライトコアに関するものである。
【背景技術】
【０００２】
従来から、スイッチング素子においては、スイッチングノイズを低減するために、様々な対策が施されている。例えば、特許文献１には、ゲート電極と外部リード端子との間に直列にフェライトコアが接続され、それらがさらに樹脂パッケージによって封止されたＦＥＴが示されている。また、特許文献２には、エミッタ、コレクタ、ベースの各端子にコイルが連結され、その外側が樹脂によって封止されたトランジスタが示されている。また、特許文献３には、リード線の屈曲部をフェライトコアの貫通孔に挿入した後、接着剤でリード線を固定するフェライトコアの製造方法が示されている。また、特許文献４には、フェライトコアの表面に弾力性と絶縁性を備えた皮膜層を形成し、この皮膜層と電子部品の端子との接触摩擦によってフェライトコアの脱落を防止するようにしたフェライトコアが示されている。
【０００３】
また、特許文献５には、フェライトコアの一応用例であるディジタル機器の回路基板に用いられるリード端子付信号ラインフィルタの製造方法が示されている。また、特許文献６には、形状記憶合金によってリード線を係止するようにしたフェライトコアが示されている。また、特許文献７には、円筒状のフェライトコアの製造方法が示されている。また、特許文献８には、リード線を巻き回すための外周溝を備えたフェライトコアが示されている。
【特許文献１】特開平８−７００９３号公報
【特許文献２】特開平８−２０４３７８号公報
【特許文献３】特開昭６１−４２９０５号公報
【特許文献４】特開２００１−３１３２１５号公報
【特許文献５】特開昭６３−１９８２７６号公報
【特許文献６】特開昭５９−１４６９１３号公報
【特許文献７】特開昭６０−３４００９号公報
【特許文献８】実開平５−８５０１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１及び特許文献２に示された構成は、スイッチングノイズを低減するという優れた効果を有しているが、その反面、スイッチング素子の構造が複雑となり、また汎用の素子を用いることができないので、コストアップを伴い、低価格なコンシューマ向けの電子機器には適さない。また、上記特許文献３及び特許文献４に示されたフェライトコアは、製造工程が複雑となるため、大量に生産される電子機器に採用するのは困難とされている。
【０００５】
本発明は、上記課題を解決するためになされたものであり、スイッチングノイズを低減しつつ、簡素な構成によりコストダウンを可能にすると共に、生産性を高めた電源装置及びそれに用いられるフェライトコアを提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために請求項１の発明は、１次側コイル及び２次側コイルを有し、２次側に昇圧出力を得て負荷に電源を供給する昇圧トランスと、この昇圧トランスの１次側に供給される直流電圧をスイッチングするＭＯＳＦＥＴと、昇圧トランス及びＭＯＳＦＥＴが実装される回路基板とを備えた電源装置において、ＭＯＳＦＥＴのゲート、ドレイン、ソースの各矩形端子が挿通される３つの端子挿通孔を有し、該ＭＯＳＦＥＴの各矩形端子に装着される単一のフェライトコアをさらに備え、フェライトコアは、各端子挿通孔を含む平面によって２分割されたものを接合して形成されたものであり、少なくともいずれかの端子挿通孔は、対応する矩形端子が挿通される際、該端子を根元側において矩形端子の幅広側面の法線方向である第１の方向側に、先端側において第１の方向とは反対方向である第２の方向側にそれぞれ湾曲させるように、曲がりくねって形成され、これにより、ＭＯＳＦＥＴを回路基板に実装するとき、端子挿通孔の側面が該ＭＯＳＦＥＴの矩形端子と複数個所で当接することによって、フェライトコアの該ＭＯＳＦＥＴからの脱落が防止され、基板への実装作業性が向上されるものである。
【０００７】
請求項２の発明は、電子部品の端子が挿通される端子挿通孔を備えたフェライトコアにおいて、端子挿通孔を含む平面によって２分割されたものを接合して形成され、端子挿通孔は、端子を挿通させる際、該端子を湾曲させるように、曲がりくねって形成されているものである。
【０００８】
請求項３の発明は、１次側コイル及び２次側コイルを有し、２次側に昇圧出力を得て負荷に電源を供給する昇圧トランスと、この昇圧トランスの１次側に供給される直流電圧をスイッチングするスイッチング素子と、昇圧トランス及びスイッチング素子が実装される回路基板とを備えた電源装置において、請求項２に記載のフェライトコアをさらに備え、スイッチング素子を回路基板に実装するとき、端子挿通孔の側面が該スイッチング素子の端子と当接することによって、フェライトコアの該スイッチング素子からの脱落が防止され、基板への実装作業性が向上されるものである。
【発明の効果】
【０００９】
請求項１の発明によれば、少なくともいずれかの端子挿通孔が曲がりくねって形成されているので、対応する矩形端子が挿通される際に、該矩形端子が湾曲される。これにより、端子挿通孔の側面が矩形端子と複数個所で当接することになるため、両者間の摩擦によりフェライトコアのＭＯＳＦＥＴからの脱落が防止され、基板への実装作業性が向上し、電源装置を大量生産する際の生産性が高められる。また、上記端子挿通孔が矩形端子の幅広側面の法線方向である第１の方向側及びこの第１の方向とは反対方向である第２の方向側に曲がりくねって形成されているので、矩形端子をフェライトコアの端子挿通孔に挿通させるだけで、矩形端子が容易に湾曲される。これにより、ＭＯＳＦＥＴの矩形端子に対するフェライトコアの装着作業も容易かつ円滑に行うことができ、電源装置の生産ラインの作業者に余計な負担を強いることもない。また、端子挿通孔が第１の方向側及び第２の方向側に曲がりくねって形成されているので、ＭＯＳＦＥＴの素子本体から延出された端子の向きに合わせて端子挿通孔から端子を引き出すことができる。これにより、回路基板に対してＭＯＳＦＥＴを起立姿勢のまま実装することが可能となるため、ＭＯＳＦＥＴに別途装着される放熱板の回路基板に対する姿勢も、従前のままで変更する必要がない。さらに、二分割構成されているフェライトコアの接合は、回路基板へのＭＯＳＦＥＴの実装ラインとは別のラインで行うことができるので、上記実装ラインを改変する必要もない。
【００１０】
請求項２の発明によれば、端子挿通孔が曲がりくねって形成されているので、電子部品の端子が湾曲されながら挿通される。これにより、端子挿通孔の側面が電子部品の端子と複数個所で当接することになるため、フェライトコアの電子部品からの脱落が防止される。
【００１１】
請求項３の発明によれば、回路基板に対するスイッチング素子の実装作業性が向上し、電源装置を大量生産する際の生産性が高められる。また、二分割構成されているフェライトコアの接合は、回路基板へのＭＯＳＦＥＴの実装ラインとは別のラインで行うことができるので、上記実装ラインを改変する必要もない。
【発明を実施するための最良の形態】
【００１２】
本発明の一実施形態による電源装置について図面を参照して説明する。図１は電源装置の回路図を示している。電源装置１は、商用交流電源５から直流電圧を得るための整流平滑回路２と、整流平滑回路２から供給された直流電圧を昇圧し、負荷に電源を供給する昇圧トランス３と、昇圧トランス３に供給される直流電流をスイッチングするＭＯＳＦＥＴ（スイッチング素子）４とを備えている。整流平滑回路２は、商用交流電源５から供給される直流電圧を整流するブリッジ整流回路６と、ブリッジ整流回路６によって整流された直流電圧を平滑化する平滑コンデンサ７等によって構成されている。昇圧トランス３は、整流平滑回路２から直流電圧が印加される１次側コイル８と、昇圧出力を得て負荷に電源を供給する２次側コイル９等を有している。昇圧トランス３及びＭＯＳＦＥＴ４は、電源装置１の回路基板に実装されている。
【００１３】
図２乃至図４は、ＭＯＳＦＥＴ４及びＭＯＳＦＥＴ４の各端子に装着されるフェライトコア１０を示している。フェライトコア１０は、ブロック状の２つのフェライト片１１、１２を接合して形成されており、ＭＯＳＦＥＴ４のゲート、ドレイン、ソースの各端子（リード）１３、１４、１５を挿通させるための３つの端子挿通孔１６、１７、１８が設けられている。ＭＯＳＦＥＴ４の各端子１３、１４、１５は、通常、その断面が矩形状に形成されており、端子挿通孔１６、１７、１８の断面もこれに対応するように矩形状に形成されている。さらに、端子挿通孔１６、１７、１８は、対応する端子１３、１４、１５を挿通させる際、端子の根元側を幅広側面１９の法線方向である第１の方向側（ＭＯＳＦＥＴ４の正面側：矢印Ａ方向側）に、先端側を第１の方向とは反対方向である第２の方向側（ＭＯＳＦＥＴ４の背面側：矢印Ｂ方向側）にそれぞれ湾曲させるように、曲がりくねって形成されている。なお、フェライトコア１０は、３つの端子挿通孔１６、１７、１８を含む平面で２分割される。
【００１４】
図４に示すように、フェライトコア１０は、同一形状のフェライト片１１、１２を互いに天地が逆になるようにして、各接合面２０同士を接合することにより形成されたものである。各フェライト片１１、１２の接合面２０には、端子挿通孔１６、１７、１８を構成するための溝部２１が形成されている。溝部２１の断面は、ＭＯＳＦＥＴ４の各端子１３、１４、１５に対応する矩形状に形成されており、その幅寸法Ｗ１は、各端子１３、１４、１５の幅広側面１９の幅寸法Ｗ０より僅かに大きくなるように設定されている。また、溝部２１の深さ寸法Ｄ１は、フェライト片１１、１２の一端面の近傍においてＭＯＳＦＥＴの端子１３、１４、１５の厚み寸法Ｔ０より僅かに大きくなるように、かつ他端面に向って徐々に浅くなり、他端面の近傍においてゼロになるように設定されている。溝部２１の溝底は、ＭＯＳＦＥＴ４の端子１３、１４、１５にフェライトコア１０を装着するとき、端子１３、１４、１５の先端が干渉しないように、緩く湾曲されている。このような溝部２１が形成されたフェライト片１１と１２とを接合することにより、曲がりくねった端子挿通孔１６、１７、１８を有するフェライトコア１０が得られる。
【００１５】
フェライトコア１０は、回路基板に実装する直前のＭＯＳＦＥＴ４に装着される。フェライトコア１０の装着は、ＭＯＳＦＥＴ４の端子１３、１４、１５をフェライトコア１０の端子挿通孔１６、１７、１８に挿通させることによりなされる。このとき、上述したように、溝部２１の溝底が緩く屈曲されているので、端子１３、１４、１５の先端が端子挿通孔１６、１７、１８の側面と干渉することなく、円滑に挿通される。そして、端子挿通孔１６、１７、１８に挿通された端子１３、１４、１５は、端子挿通孔１６、１７、１８によって矯正されて、根元側が矢印Ａ方向側に先端側が矢印Ｂ方向側にそれぞれ湾曲され、端子挿通孔１６、１７、１８の側面と複数個所、すなわち図２（ｂ）中当接部２５、２６において当接される。このとき、端子１３、１４、１５の弾性力によりその側面が端子挿通孔１６、１７、１８の側面に押圧されて両者間に摩擦力が発生し、フェライトコア１０のＭＯＳＦＥＴ４からの脱落が防止されることになる。
【００１６】
以上のように、本実施形態の電源装置１によれば、端子挿通孔１６、１７、１８が曲がりくねって形成されているので、対応する端子１３、１４、１５が挿通される際に湾曲される。これにより、端子挿通孔１６、１７、１８の側面が端子１３、１４、１５と複数個所の当接部２５、２６で当接することになるため、フェライトコア１０のＭＯＳＦＥＴ４からの脱落が防止され、回路基板への実装作業性が向上し、電源装置１を大量生産する際の生産性が高められる。また、端子挿通孔１６、１７、１８が矢印Ａ方向側及びこれは反対方向である矢印Ｂ方向側に曲がりくねって形成されているので、端子１３、１４、１５をフェライトコア１０の端子挿通孔１６、１７、１８に挿通させるだけで端子１３、１４、１５は容易に湾曲される。これにより、ＭＯＳＦＥＴ４に対するフェライトコア１０の装着作業も容易かつ円滑に行うことができ、電源装置１の生産ラインの作業者に余計な負担を強いることもない。また、端子挿通孔１６、１７、１８が矢印Ａ方向側及び矢印Ｂ方向側に曲がりくねって形成されているので、ＭＯＳＦＥＴ４の素子本体から延出された端子１３、１４、１５の向きに合わせて端子挿通孔１６、１７、１８から端子１３、１４、１５を引き出すことができる。これにより、回路基板に対してＭＯＳＦＥＴ４を起立姿勢のまま実装することが可能となるため、ＭＯＳＦＥＴ４の放熱板の回路基板に対する姿勢も、従前のままで変更する必要がない。さらにフェライト片１１、１２の接合は、回路基板へのＭＯＳＦＥＴ４の実装ラインとは別のラインで行うことができるので、上記実装ラインを改変する必要もない。
【００１７】
なお、本発明は上記実施形態の構成に限られることなく、少なくとも３つの端子挿通孔１６、１７、１８のうち、いずれか１の端子挿通孔が曲がりくねって形成されていればよい。また、ドレイン端子１４に対応する端子挿通孔１７を根元側から先端側にかけて順に矢印Ａ方向側及び矢印Ｂ方向側に湾曲させ、他のゲート端子１３、ソース端子１５を上記とは逆の矢印Ｂ方向側及び矢印Ａ方向側に湾曲させてもよい。この場合は、ドレイン端子１４が他のゲート端子１３、ソース端子１５とは異なる形状に変形されるので、フェライトコア１０の脱落がより確実に防止できる。
【００１８】
また、本発明は種々の変形が可能であり、例えば、図５に示したように、大きなスイッチングノイズが発生するドレイン端子１４にのみ１の端子挿通孔３３が形成されたフェライトコア３０を装着するようにしてもよい。このフェライトコア３０もフェライト片３１、３２によって２分割に構成される。さらに、フェライトコア１０又は３０を装着するスイッチング素子は、ＭＯＳＦＥＴ４に限られることなく、他のＦＥＴは勿論のこと、トランジスタであっても構わない。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施形態による電源装置の回路図。
【図２】（ａ）は同装置に適用されるＭＯＳＦＥＴとフェライトコアの正面図、（ｂ）は同側面図。
【図３】同ＭＯＳＦＥＴとフェライトコアの斜視図。
【図４】同ＭＯＳＦＥＴとフェライトコアの組み立て斜視図。
【図５】同ＭＯＳＦＥＴと別のフェライトコアの斜視図。
【符号の説明】
【００２０】
１    電源装置
２    整流平滑回路
３    昇圧トランス
４    ＭＯＳＦＥＴ（スイッチング素子）
８    １次側コイル
９    ２次側コイル
１０    フェライトコア
１３、１４、１５    端子
１６、１７、１８    端子挿通孔
１９    幅広側面
３０    フェライトコア
３３    端子挿通孔
【図１】
2006216633.tif 000003
【図２】
2006216633.tif 000004
【図３】
2006216633.tif 000005
【図４】
2006216633.tif 000006
【図５】
2006216633.tif 000007