(57)【要約】【課題】本発明は表示装置において表示データ信号の高速伝送の方法を改善し、従来の信号伝送の高速化に伴う欠点や制約を除去し、低コストで信頼性の高い表示装置を実現することを目的とする。【解決手段】表示手段に表示するための表示データを分割し複数Ｎのシリアル信号として生成する分割手段、前記シリアル信号の各々に異なる符号を乗算する手段、前記乗算手段の出力信号を合成し前記Ｎより少ないシリアル信号に合成する合成手段、前記合成手段より出力される信号を電磁波信号に変換し送信する手段、前記電磁波信号を受信し復調する手段、前記復調手段の出力信号から前記符号との相関を計算し前記表示データに復元する復元手段を具備し、前記復元手段により復元された信号に基づき前記表示手段を駆動する。【選択図】図１
2006268059.tif 000002
【特許請求の範囲】
【請求項１】
表示データを表示する表示手段と、
前記表示手段に表示される表示データを分割し複数個Ｎ（Ｎは１以上の整数）のシリアル信号として生成する分割手段と、
前記シリアル信号の各々に異なる符号を乗算する複数の乗算手段と、
前記乗算手段より出力される信号を電磁波信号に変換し送信する送信手段と、
前記電磁波信号を受信する受信手段と、
前記受信手段にて受信された受信信号と前記符号との相関を計算することにより、前記表示データを復元する復元手段と、
前記復元手段により復元された信号に基づき前記表示手段を駆動する駆動手段とを具備することを特徴とする表示装置。
【請求項２】
前記送信手段は、
前記乗算手段の出力信号を合成し前記Ｎより少ないシリアル信号に合成する合成手段と、
前記合成手段より出力される信号を変調し所定の無線周波数に変調する変調手段と、
前記変調手段からの出力を受けて電磁波を放射する送信アンテナとを具備することを特徴とする請求項１に記載の表示装置。
【請求項３】
前記送信手段は、
前記乗算手段それぞれの出力信号を変調し所定の無線周波数に変調する複数の変調手段と、
前記複数の変調手段のそれぞれの出力を受けて電磁波を放射する複数の送信アンテナとを具備することを特徴とする請求項１に記載の表示装置。
【請求項４】
前記乗算手段より出力される信号は、電磁界エネルギーを放射するに十分な無線周波数成分を有し、前記乗算手段それぞれの信号を受けて電磁波を放射する複数の送信アンテナを備えることを特徴とする請求項１に記載の表示装置。
【請求項５】
前記表示手段は、マトリックス状に配置された画素を有し、線順次走査により表示されることを特徴とする請求項１乃至請求項４のいずれか一項に記載の表示装置。
【請求項６】
前記分割手段は、各画素の画素データをビット毎に分割し、画素毎にシリアル出力することを特徴とする請求項１乃至請求項５のいずれか一項に記載の表示装置。
【請求項７】
前記分割手段は、前記表示手段の列をＮ組に分割し、前記各組の画素信号を並列に出力することを特徴とする請求項１乃至請求項５のいずれか一項に記載の表示装置。
【請求項８】
マトリックス状に配置された画素を持つ表示手段と、
前記表示手段に表示される表示データを複数のＮ（Ｎは１以上の整数）組の列毎に分割しシリアル信号として生成する分割手段と、
前記シリアル信号の各々に異なる符号を乗算する乗算手段と、
前記乗算手段の出力信号を合成し前記Ｎより少ないシリアル信号に合成する合成手段と、
前記合成手段より出力される信号を電磁波信号に変換し送信する送信手段と、
前記電磁波信号を受信し復調する復調手段と、
前記復調手段の出力と前記符号との相関を計算することにより、前記表示データを復元する復元手段と、
前記復元手段の出力信号を一時的に記憶する記憶手段と、
前記記憶手段により記憶された信号に基づき前記表示手段を列毎に駆動する駆動手段とを具備することを特徴とする表示装置。
【請求項９】
前記分割手段は、書き換えが必要な組に対してのみ表示データを出力することを特徴とする請求項８に記載の表示装置。
【請求項１０】
前記乗算手段に供給される符号を発生させる第１の符号発生回路と、
前記復元手段に供給され、前記乗算手段に供給される符号と同一の符号を発生させる第２の符号発生回路とを備え、
前記第１の符号発生回路と前記第２の符号発生回路とは同一のクロック信号にて同期が取られることを特徴とする請求項１乃至請求項９のいずれか一項に記載の表示装置。
【請求項１１】
マトリックス状に配置された画素を持ち、線順次走査により表示駆動される表示手段と、
前記表示手段の走査線毎に表示データを発生する表示データ発生手段と、
前記表示データ発生手段より出力される信号を電磁波信号に変換し送信する送信手段と、
前記電磁波信号を受信し復調する復調手段と、
前記復調手段にて復調された表示データを所定の各画素に駆動データとして配分するＮ（Ｎは１以上の整数）組に組み分けされた駆動手段と、
隣接する走査線間で表示データの異なる画素を検出する検出手段を具備し、
直近の走査線上で表示される表示データと異なる表示データが表示される１以上の画素を含む組に対してのみ、前記表示データ発生手段から前記駆動手段へ表示データが送出されることを特徴とする表示装置。
【請求項１２】
前記駆動手段の各組には、符号多重のための符号が割り振られており、前記表示データ発生手段から前記駆動手段への表示データの伝送は、前記符号により前記駆動手段のどの組へ送られたものかを指定することを特徴とする請求項１１に記載の表示装置。
【請求項１３】
前記符号は、直交符号、位相がシフトされた同一のＰＮ符号または位相がシフトされオフセットが加えられた同一のＰＮ符号であることを特徴とする請求項１乃至請求項１２のいずれか一項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、高精彩テレビジョンなどの大型表示素子の駆動に高速な大容量データ転送を必要とする表示装置に適用して好適なものである。
【背景技術】
【０００２】
近年、テレビジョン、ノートブックコンピュータなどの機能向上は目覚しく、画面が大型化し、高分解能化および高精細化が進んでいる。特に、フラットパネルディスプレイを用いたデジタルハイビジョンなどでは、表示装置は大型である上に画素数が非常に多く、その駆動信号の周波数帯域は非常に広範である。
図９は、表示素子としてアクティブマトリックス型液晶表示体を用いた表示装置の典型的な構成を示すブロック図、図１０はそのタイム図である。
【０００３】
図９に示すように、ＣＰＵ１７０１は、本体部１７１９の指示に従って表示すべき画像データを生成し、画像データをビデオメモリ１７０２に書き込む。なお、本体部は１７１９、ここではテレビジョンにおけるチューナーや復調部を含む本体回路やＤＶＤプレーヤ再生部など、コンピュータの入出力装置などを含む本体部を意味する。ＣＰＵ１７０１は本体部１７１９の信号を受け、その画像信号や、ＪＰＥＧやＭＰＥＧなどの圧縮画像や動画データからの伸張や演算により、表示すべき画像データを生成し、ビデオメモリ１７０２に蓄え、必要に応じて順次書き換え更新する。液晶コントローラ１７０３は、液晶表示に必要な各種タイミング、すなわちＸドライバ１７１３のＸクロック信号１７１５、水平同期信号１７１４、垂直同期信号１７１８を生成し、またビデオメモリ１７０２から表示すべき順序にそって画像データを読み出して、液晶表示体１７０８のドライバ（Ｘドライバ１７１３およびＹドライバ１７０７）に送出する。ここで、Ｘドライバ１７１３は、液晶表示体１７０８の画素がｎ行ｍ列で構成される場合、ｍ段のＸシフトレジスタ１７０４、ｍワードのラッチ１７０５およびｍ個のＤＡ変換器１７０６から構成される。このｍ段のＸシフトレジスタ１７０４、ｍワードのラッチ１７０５およびｍ個のＤＡ変換器１７０６は、通常複数組に分割されて半導体集積回路上に集積され、液晶表示体１７０８の周囲に配置される。
【０００４】
液晶コントローラ１７０３は表示フレームの先頭の画素を読み出すとき、垂直同期信号１７１８を発生し、Ｙドライバ１７０７に送出する。このとき同時に液晶コントローラ１７０３は、液晶表示体１７０８の１行１列目の画素に表示するデータをビデオメモリ１７０２から読み出し、表示データ信号１７１６としてラッチ１７０５のデータ端子に送出する。ここで、表示データ信号１７１６は、画素毎にたとえばＲＧＢ各８ビットあって、それらは２４本の伝送路を使って並列に２４ビットの並列データとして伝送するか、または並直変換の後、２４倍の伝送レートで伝送される。
【０００５】
Ｘシフトレジスタ１７０４は、図１０に示すように、液晶コントローラ７０３が発生する水平同期信号１７１４をＸクロック信号１７１５に同期して読み込み、第一列目の画像データをラッチするための信号Ｘ１ラッチ（図１０（ｃ））を発生する。この信号によって１行１列目の画素に表示されるデータがラッチ１７０５の１列目にラッチされる。引き続き、液晶コントローラ１７０３は、ビデオメモリ１７０２から次の画素に表示すべきデータを読み出し出力する。Ｘドライバ１７１３のＸシフトレジスタ１７０４は水平同期信号１７１４を一つシフトさせ、第二列目の画像データをラッチするための信号Ｘ２ラッチ（図１０（ｄ））を発生させて、１行２列目の画像データをラッチする。
【０００６】
以下、Ｘシフトレジスタ１７０４は水平同期信号１７１４を順次シフトさせ、１行目に表示するデータを順次ラッチしていく。このような動作は、表示データ信号１７１６が画素毎に並列データとして複数の伝送路にて送られてくるときは、１回のＸクロック毎に表示データが並列にラッチ１７０５に読み込まれ、またシリアルデータとして送られてくるときは、直並変換の後にラッチ１７０５に並列に読み込まれることは説明を要さないだろう。１行分のデータをラッチ１７０５が保存し終わると、次の水平同期信号１７１４（図１０（ａ）および（ｈ）、図１０では（ａ）〜（ｆ）と同図（ｇ）〜（ｋ）で横軸のタイムスケールが変わっていることに注意されたい。そのため同一信号である水平同期信号７１４は（ａ）に加え（ｈ）が再掲されている。）が出力され、ＤＡ変換器１７０６はラッチ１７０５に保持されたデータをＤＡ変換し、列電極１７１０のＸｉ番目（１≦ｉ≦ｍ）に出力する。同時にＹドライバ１７０７は１行目の行電極Ｙ１に選択信号を出力する。
【０００７】
以下同様に、Ｙドライバ１７０７は、行電極１７０９のＹｊ番目（１≦ｊ≦ｎ）に選択信号を水平同期信号１７１４が出る度に順次シフトしていく。
図９の一点鎖線１７１８内は液晶表示体１７０８のマトリックス配置された１画素部分を拡大した図である。アクティブスイッチ素子１７１１は行電極１７０９のＹｊ番目が選択されると、列電極１７１０のＸｉ番目に出力されたＤＡ変換器１７０６の出力を画素電極１７１２に伝える。なお、ＤＡ変換器１７０６を液晶コントローラ側に一つ置いて、データ１７１６をアナログ信号で伝送することもできる。この場合は、ラッチ１７０５はアナログのサンプルアンドホールド回路となる。この方法はＤＡ変換器の数を減らすことができ、従来多く用いられたが、ＤＡ変換器といっても最終的に画素電極１７１２に印加される電圧値が所定値になっていればよく、パルス幅変調などのデジタル回路が使用でき、アナログのサンプルアンドホールド回路が不要となるため、ＬＳＩの高密度化に伴い、ここで説明した方法が主流となってきている。
【０００８】
ただし、この方法では、データはデジタル信号で送られるため、信号線の数が非常に多くなり、例えば、８ビット×３原色の計２４本が必要となる。また、１フレームの表示に必要な画像データの情報量は、この解像度（画素数）倍となる。
なお、行の右端の表示信号が液晶コントローラ１７０３から出力された後、次の行の左端の表示信号が出力されるまでの時間、また画面の最下行の画像データが出力し終わってから、次のフレームの最初の行の画像データが出力されるまでの時間は、（水平、垂直）ブランキング期間または帰線期間と呼ばれ、ＣＲＴでは０にできないが、液晶表示体では０でもよい。図１０では、１画素分の水平帰線期間および１行分の垂直帰線期間をとった場合を例示している。
【０００９】
近年の表示体の大型化および高分解能化に伴って、液晶コントローラ１７０３より転送すべき画像データは速度はギガビット毎秒を超える。たとえば、ハイビジョンクラスの解像度が１９２０×１０８０の画素数の画面を毎秒６０フレーム分だけ表示するとすれば、１９２０×１０８０×２４×６０≒２．９８６Ｇｂｐｓ（ｂｉｔｓ  ｐｅｒ  ｓｅｃｏｎｄ）のデータ転送速度が必要となる。
【００１０】
また、表示されるデータも、マルチメディア時代に伴って、本体部１７１９に様々な機能を盛り込むことが多く、液晶表示体１７０８と本体部１７１９は着脱可能な状態に分離できることが望ましい。このような要請から実装基板は複数に分離され、その場合、図９の一転鎖線１７１７−１７１７’で分けられることが多い。必然的に本体部１７１９と液晶表示体１７０８との間の結線が長くなる。
【００１１】
また、液晶表示体１７０８の高分解能化に伴い、それらの線路の信号周波数が高くなり、接続が困難になってきている。また、表示画面そのものも大きくなり、たとえば１００インチを超える画面の周辺に配置された液晶ドライバ（特にＸドライバ１７１３）にギガビット毎秒を越えるデータを配信するのは事実上不可能であり、表示データを並列化し多数の線路を設けることで、各線路の伝送速度を下げる方法が取られる。しかしハイビジョンクラスになると、この線路数は非常に大きくなり、１００を超える。
【００１２】
この問題を解決するために、高速データ伝送の方式として、たとえばＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）を表示ドライバの接続に使う（特許文献１および特許文献２）ことが提案されている。特許文献３および特許文献４等では、この方式でも十分な解決が得られないとして、新たな方法も提案されている。
【００１３】
【特許文献１】特許第３０８６４５６号公報（欄４４）
【特許文献２】特許第３３３０３５９号公報（欄４６）
【特許文献３】特許第３３４９４２６号公報
【特許文献４】特許第３３４９４９０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、最近の表示体の大型化の進展は目覚しく、これらの技術でも十分な性能を得られない。十分な対ノイズ特性（耐干渉性、与干渉性）を得るには、細心の設計と調整が要求される。また、ＬＶＤＳでは、信号レベルが小さいため、必然的にデジタルＩＣでアナログ信号を扱うことになり、消費電力が大きくなるという問題があった。
また、信号を精度よく伝送するためには、整合の取れたインピーダンス終端が必要であるが、インピーダンス終端が必要な線の数が多い上に伝送インピーダンスはせいぜい１００オーム位なので、それらの終端抵抗に消費される電力が容認できないほどに大きくなってしまうという問題もあった。
【００１５】
さらに、図９の一点鎖線１７１７−１７１７’で実装基板を分けると、長い配線によって引き回された線路を通して高速で大量のデータを伝送させる必要がある。このため、線路からの放射電磁界が増えることとなり、他の電子装置あるいは自機器への電磁波妨害の要因となる。従来の信号線による信号伝送では、受電端での振幅レベルが規定されており、受電端で十分な品質を確保しても、信号の振幅レベルを下げることができない。すなわちＥＭＩ対策が困難になり、結果として機器デザインへの制約やコストアップを引き起こしている。また、送信側では、受電端の負荷に加え線路の浮遊容量も同時に駆動することになるため、信号伝達に余分なエネルギーを必要としている。すなわち、消費電力を増大させる結果となっている。
【００１６】
また、転送データの高速化に伴う配線数の増大は配線のための物理的スペースを要し、当然の事ながら機器のデザインに対し大きな制約を課すことになる。
特に、配線がヒンジ部などの可動部を通る場合は、可動部の折れ曲がり具合により特性インピーダンスが変化するため、状況によってインピーダンス不整合が生じ、折れ曲がり部での反射等により信号劣化を引き起こす。このため、伝送されるデータの速度が制限されたり、実装方法や部品の配置が制約を受けるという問題点があった。また、やり取りされる信号数は１００本を越えるため、この接続を行うフレキシブル基板やコネクタのコストが高い上に接続信頼性も低いという欠点を有していた。
【００１７】
そこで、本発明は、上述のように種々の問題や制約を持つデータの高速度伝送の方法を従来にないまったく新しい方法で改善し、これらの従来の欠点や制約を除去し、低コストで信頼性の高い表示装置を実現することを目的とする。
【課題を解決するための手段】
【００１８】
本発明による表示装置は、表示データを表示する表示手段と、前記表示手段に表示される表示データを分割し複数個Ｎ（Ｎは１以上の整数）のシリアル信号として生成する分割手段と、前記シリアル信号の各々に異なる符号を乗算する複数の乗算手段と、前記乗算手段より出力される信号を電磁波信号に変換し送信する送信手段と、前記電磁波信号を受信する受信手段と、前記受信手段にて受信された受信信号と前記符号との相関を計算することにより、前記表示データを復元する復元手段と、前記復元手段により復元された信号に基づき前記表示手段を駆動する駆動手段とを具備することを特徴とする。
【００１９】
本発明のこの構成によれば、表示手段に伝送される表示データは符号分割多重され、電磁波信号として伝送されるので、従来の有線による高速大量データ伝送に伴う種々の問題を一気に排除できる。また、符号により拡散および多重するので伝送路が少なくて済み、拡散符号を適当に選ぶことにより、無線周波数近くに信号のエネルギースペクトルを集中させることが可能となり、電磁波による無線伝送が容易に実現可能となる。さらに、少ない伝送線路数による伝送や、各々の伝送路に要求される周波数帯域の制限の緩和が可能になる。そのため、上記構成によって、信号の送受信の電磁波による無線化が可能となり、信号は空間を伝播して伝わるため、フレキシブル基板やコネクタといった配線の必要がなく、これらに起因するコスト高や信頼性の問題が無くなる。また、インピーダンスマッチングのための終端や、データ伝送速度の高速化に伴い上昇する消費電力の問題も回避できる。また、配線の引き回しや部品配置の制約がなくなり、電子装置のデザインや使い勝手を向上することができる。また、この電磁波による信号伝送は同一装置内の至近距離で行われるため、この距離内での通信が確保できさえすれば良く、放射電磁波の強度を限界まで下げることが出きるので、ＥＭＩ特性が本質的に改善され対策が容易になる。
【００２０】
本発明による表示装置の前記送信手段は、前記乗算手段の出力信号を合成し前記Ｎより少ないシリアル信号に合成する合成手段と、前記合成手段より出力される信号を変調し所定の無線周波数に変調する変調手段と、前記変調手段からの出力を受けて電磁波を放射する送信アンテナとを具備することを特徴とする。
本発明の上記構成によれば、表示データ信号は多重化され、Ｎより少ない数の変調手段およびアンテナ手段により送信されるため、変調手段やアンテナ手段の数が少なくて済み、また多重化された各チャネルの信号のばらつきのレベルを小さく抑えることが可能となり、装置の実現を容易にする。
【００２１】
本発明による表示装置の前記送信手段は、前記乗算手段それぞれの出力信号を変調し所定の無線周波数に変調する複数の変調手段と、前記複数の変調手段のそれぞれの出力を受けて電磁波を放射する複数の送信アンテナとを具備することを特徴とする。
本発明の上記構成によれば、分割された表示データ信号は符号を乗算した後、合成することなく分割された信号毎に直接変調され、異なるアンテナから電磁波信号として放射され、信号の合成は空間にて行われるため、アナログ加算の必要な合成のための回路が不要となり、半導体集積回路による実現が容易になる。
【００２２】
本発明による表示装置の前記乗算手段より出力される信号は、電磁界エネルギーを放射するに十分な無線周波数成分を有し、前記乗算手段それぞれの信号を受けて電磁波を放射する複数の送信アンテナを備えることを特徴とする。
本発明の上記構成によれば、乗算手段により乗算される符号に十分な無線周波エネルギーを含むものを用いているので、乗算手段に変調手段の機能を兼ねることが可能となり、信号を無線周波数に変調する変調手段が不要となり、回路構成を簡略化できる。
【００２３】
本発明による表示装置の前記表示手段は、マトリックス状に配置された画素を有し、線順次走査により表示されることを特徴とする。
本発明の前記構成によれば、平面テレビジョンやノートブックコンピュータの表示など大型大容量の表示装置に実施が可能となる。
本発明による表示装置の前記分割手段は、各画素の画素データをビット毎に分割し、画素毎にシリアル出力することを特徴とする。
【００２４】
本発明の上記構成によって、従来並列に出力され伝送されるか、または並直変換し高速なシリアルデータとして伝送していた画素データを、画素毎の符号分割多重により伝送することが可能となり、またビット毎の転送速度を下げることができ、電磁波の伝送路に要求される条件を緩和できる。
本発明による表示装置の前記分割手段は、前記表示手段の列をＮ組に分割し、前記各組の画素信号を並列に出力することを特徴とする。
【００２５】
本発明の上記構成によって、表示の列をＮに組分けしているので、組毎での制御が可能となる。特に、表示手段の駆動回路は列毎または行毎にいくつかに組分けし、半導体集積回路に実装されることが多いため、本発明による本構成は都合がよい。また、電磁波による符号分割多重による伝送を可能とし、ビット毎の転送速度を下げることができ、電磁波の伝送路に要求される条件を緩和することも出来る。
【００２６】
本発明による表示装置は、マトリックス状に配置された画素を持つ表示手段と、前記表示手段に表示される表示データを複数のＮ（Ｎは１以上の整数）組の列毎に分割しシリアル信号として生成する分割手段と、前記シリアル信号の各々に異なる符号を乗算する乗算手段と、前記乗算手段の出力信号を合成し前記Ｎより少ないシリアル信号に合成する合成手段と、前記合成手段より出力される信号を電磁波信号に変換し送信する送信手段と、前記電磁波信号を受信し復調する復調手段と、前記復調手段の出力と前記符号との相関を計算することにより、前記表示データを復元する復元手段と、前記復元手段の出力信号を一時的に記憶する記憶手段と、前記記憶手段により記憶された信号に基づき前記表示手段を列毎に駆動する駆動手段とを具備することを特徴とする。
【００２７】
本発明による上記構成によれば、復元手段によって復元された表示データを一時的に記憶する記憶手段を表示手段側に有するため、該記憶手段により以前送出した表示データが同じである場合には、以前に送出され前記記憶手段に蓄えられている表示データを使用することにより、表示データの送出を停止することが可能となり、装置の消費電力低減を可能とする。
【００２８】
本発明による表示装置は、前記分割手段は、書き換えが必要な組に対してのみ表示データを出力することを特徴とする。
本発明による上記構成によれば、表示手段に対して伝送される画素データは書き換えが必要な部分に対してのみ行うことを可能とし、従って表示画像が静止していても、常にフレーム毎に画像データを転送更新する従来の方式に比べて、著しくその消費電力を減らすことが可能となる。
【００２９】
本発明による表示装置は、前記乗算手段に供給される符号を発生させる第１の符号発生回路と、前記復元手段に供給され、前記乗算手段に供給される符号と同一の符号を発生させる第２の符号発生回路とを備え、前記第１の符号発生回路と前記第２の符号発生回路とは同一のクロック信号にて同期が取られることを特徴とする。
本発明による上記構成によれば、受信側での拡散符号発生の同期のための信号を直接送信側から取得することが可能となる。このため、受信側で拡散符号発生の同期を取るための特別な回路が必要なくなり、同期捕捉を簡略化することができる。
【００３０】
本発明による表示装置は、マトリックス状に配置された画素を持ち、線順次走査により表示駆動される表示手段と、前記表示手段の走査線毎に表示データを発生する表示データ発生手段と、前記表示データ発生手段より出力される信号を電磁波信号に変換し送信する送信手段と、前記電磁波信号を受信し復調する復調手段と、前記復調手段にて復調された表示データを所定の各画素に駆動データとして配分するＮ（Ｎは１以上の整数）組に組み分けされた駆動手段と、隣接する走査線間で表示データの異なる画素を検出する検出手段を具備し、直近の走査線上で表示される表示データと異なる表示データが表示される１以上の画素を含む組に対してのみ、前記表示データ発生手段から前記駆動手段へ表示データが送出されることを特徴とする。
【００３１】
本発明の上記構成によれば、表示装置に表示される直上の走査線で表示される像と今回表示しようとしている走査線間で表示データに違いがなければ、表示データの伝送を停止するので、伝送線路や表示体駆動のための回路の動作を停止することが可能となり、装置の消費電力を著しく低減できる。特に、走査線間の表示データの相関は強く、また１走査線も何組かに分離する構造をとるので、フレーム毎の制御に比較し、大幅な効果がある。
【００３２】
本発明による表示装置は、前記駆動手段の各組には、符号多重のための符号が割り振られており、前記表示データ発生手段から前記駆動手段への表示データの伝送は、前記符号により前記駆動手段のどの組へ送られたものかを指定することを特徴とする。
本発明の上記構成によれば、表示データの配信のためのアドレシングは符号により行われるため、簡単な回路で実現が可能である上に、伝送レートを低減でき、また線路におけるひずみ等の障害に対しても耐性を強く出来る。伝送される信号の周波数成分は、拡散されＥＭＩ対策についても大きな効果がある。
【００３３】
本発明による表示装置の前記符号は、直交符号、位相がシフトされた同一のＰＮ符号または位相がシフトされオフセットが加えられた同一のＰＮ符号であることを特徴とする。
本発明の上記構成によれば、符号分割多重に使用する符号が直交符号の場合、各符号間の相関は完全に零に出来るため、多重化された画像信号から各データを完全に分離復元することが出来る。また、符号分割多重に使用する符号がＰＮ系列の場合、同一符号を用いても、符号位相が異なれば、相関は非常に小さく出来るため、一つの符号を用いての多重化が可能となり、多重化された画像信号から各データを分離復元することが出来る。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の実施形態を図面を使って説明する。
【実施例１】
【００３５】
図１は本発明による表示装置の実施例の要部を示す図である。なお、図１では、表示素子としてアクティブマトリックス型液晶表示体を用いた表示装置の典型的なブロック図を例示する。
図１に示すように、ＣＰＵ１０１は、本体部１３１の指示に従って表示すべき画像データを生成し、ビデオメモリ１０２に書き込む。本体部１３１は、ここではテレビジョンにおけるチューナーや復調部を含む本体回路やＤＶＤプレーヤ再生部など、コンピュータの入出力装置などを含む本体部を意味する。ＣＰＵ１０１は、本体部１３１の信号を受け、その画像信号や、ＪＰＥＧやＭＰＥＧなどの圧縮画像や動画データからの伸張や演算により表示すべき画像データを生成し、ビデオメモリ１０２に蓄え、必要に応じて順次書き換え更新する。液晶コントローラ１０３は、液晶表示に必要な各種タイミング、すなわちＸドライバ１１３のＸクロック信号１１５、水平同期信号１１４、垂直同期信号１１８を生成し、またビデオメモリ１０２から表示すべき順序に沿って表示データを読み出す。このとき、表示データはビデオメモリ１０２から画素毎にビット並列のシリアルデータとして読み出され、表示データ信号１１６として出力される。
【００３６】
ここで、本体部１３１側には、表示データの各ビットにそれぞれ対応した乗算回路１１９−１、１１９−２、・・・、１１９−Ｎが設けられ、各乗算回路１１９−１、１１９−２、・・・、１１９−Ｎには、拡散符号Ｃk（ｋ＝１、２、・・・、Ｎ）がそれぞれ供給される。そして、この表示データ信号１１６の各々のビットは、拡散符号Ｃk（ｋ＝１、２、・・・Ｎ）と乗算回路１１９−１、１１９−２、・・・、１１９−Ｎにてそれぞれ乗算され、加算回路１２０によりアナログ加算され、多重信号１２２として変調回路１２３により変調され、送信アンテナ１２５より電磁波（電波）信号として液晶表示体１０８側に送出される。
【００３７】
ここで、液晶表示体１０８側には、表示データの各ビットにそれぞれ対応した相関回路１２１−１、１２１−２、・・・、１２１−Ｎが設けられ、各相関回路１２１−１、１２１−２、・・・、１２１−Ｎには、拡散符号Ｃk（ｋ＝１、２、・・・、Ｎ）がそれぞれ供給される。そして、液晶表示体１０８側では、受信アンテナ１２６にて受信された電磁波信号を復調回路１２４により多重信号１２２に復調する。そして、復調された多重信号１２２は、送信側で乗算された拡散符号と同じ拡散符号Ｃk（ｋ＝１、２、・・・Ｎ）の相関が相関回路１２１−１、１２１−２、・・・、１２１−Ｎにてそれぞれ計算され、画素毎のビット並列のシリアルデータに復元され、ラッチ１０５に送出される。なお、多重信号１２２の復元は、整合フィルタを用いるなどの方法でも実現可能である。整合フィルタを用いた場合は、拡散符号との同期手順が簡略化できる。
【００３８】
ここで、拡散符号Ｃk（ｋ＝１、２、・・・Ｎ）はそれぞれチップ周期ｔcと呼ばれる時間単位で変化する時間関数であり、異なる拡散符号間で低い相関を持つような符号を選択して用いる。すなわち、ｔcを単位としてｉ番目のＣkの値をＣk（ｉ）と書き、任意の２種の拡散符号Ｃk、Ｃk'をとり、以下のような計算を実行した場合、
Ｒ＝ΣＣk（ｉ）Ｃk'（ｉ）
すなわち、相関の計算を実行した場合（総和は１シンボル区間に渡り計算するものとする。）、ｋおよびｋ’が異なるときに、Ｒの絶対値がゼロに近い値を取るように拡散符号Ｃk、Ｃk'を設定する。なお、Ｒ＝０となる場合は、これら２種の拡散符号Ｃk、Ｃk'は直交していると言う。直交している拡散符号Ｃk、Ｃk'を使用すると、受信側では、多重信号１２２が完全に分離できる。
【００３９】
Ｘドライバ１１３は、液晶表示体１０８の画素がｎ行ｍ列で構成される場合、ｍ段のＸシフトレジスタ１０４、ｍワードのラッチ１０５およびｍ個のＤＡ変換器１０６から構成される。このｍ段のＸシフトレジスタ１０４、ｍワードのラッチ１０５およびｍ個のＤＡ変換器１０６は、通常複数組に分割されて半導体集積回路上に集積され、液晶表示体１０８の周囲に配置される。液晶コントローラ１０３は、表示フレームの先頭の画素を読み出すとき、垂直同期信号１１８を発生しＹドライバ１０７に送出する。このとき同時に、１行１列目の画素に表示するデータが相関回路１２１−１、１２１−２、・・・、１２１−Ｎにより画素毎の並列データとして復元され、ラッチ１０５にラッチされる。以下順次Ｘクロック信号１１５が入るごとに、Ｘシフトレジスタ１０４より発生されるラッチ１０５の読み込みクロックを列方向シフトしラッチしていく。（Ｘクロック信号１１５の発生方法は後述する。）
従来では、表示データ信号１１６は画素毎にたとえばＲＧＢ各８ビットあって、それらは２４本の伝送路を使って並列に２４ビットの並列データとして伝送するか、または並直変換の後、２４倍の伝送レートで伝送されていた。
【００４０】
一方、本実施例によれば、表示データ信号１１６は多重信号１２２として符号多重化されて、電磁波信号として空間を伝搬する。もちろん、この例では、２４ビット分をすべて一本に多重化しているが、例えば８ビットづつ多重化して３チャンネルとし、たとえば異なる周波数を用いて伝送しても良い。このような場合でも、電磁波信号の発生／復元の回路をそれほど大きせずに実現することが出来る。また、２４ビットをすべて一本に多重化しても、表示データデータ信号１１６の各ビット線あたりの伝送レートは従来の２４本の信号線を引いた場合と同じで、並直変換による多重化のように２４倍に高くなるわけではないことに注意されたい。
【００４１】
図２は、本発明による表示装置の表示データ信号１１６の多重化およびその復元、すなわち図１の乗算回路１１９、加算回路１２０および相関回路１２１の部分の例をより詳細に説明する図であり、またＸクロック信号１１５の発生方法も説明する。
図２において、液晶コントローラ１０３により読み出された表示データ信号１１６は画素毎にビット並列化されており、端子２０９に出力される。表示データ信号１１６のそれぞれのビットは、拡散符号発生回路２０１により発生される拡散符号Ｃk（ｋ＝１、２、・・・Ｎ）のそれぞれと各乗算回路２０２−１、２０２−２、２０２−Ｎにて乗算され、加算回路２０３によりアナログ的に加算され、多重信号２１４として変調回路２１６に送られ、送信アンテナ２１８より電磁波信号として液晶表示体１０８側に送出される。乗算回路２０２の入力はデジタルの２値であり、拡散符号Ｃkも２値であれば、乗算回路２０２は排他的論理和回路で構成できる。加算回路２０３の出力は多値となるため、アナログ加算が必要である。乗算回路２０２の出力論理１のとき、−１Ｖ、論理０のとき、１Ｖを対応させアナログ加算する。
【００４２】
液晶表示体１０８側では、送信アンテナ２１８から発信された電磁波による多重信号１２２を受信アンテナ２１９により受信し、復調回路２１７により多重信号が復元される。復元された多重信号は、拡散符号発生回路２０４によって発生された送信側で使用した拡散符号と同一の拡散符号Ｃk（ｋ＝１、２、・・・Ｎ）のそれぞれと各乗算回路２０６−１、２０６−２、２０６−Ｎによって乗算される。こられの信号は積分回路２０７−１、２０７−２、２０７−Ｎにより１シンボル区間に渡ってそれぞれ積分され、判定回路２０８−１、２０８−２、２０８−Ｎによってビット１または０がそれぞれ判定され、表示データ２１０として出力され、図１のラッチ１０５に送出される。
【００４３】
乗算回路２０６−１、２０６−２、２０６−Ｎには一方の入力が多値信号なのでもはや排他的論理和回路は使用できず、平衡変調回路のようなアナログ乗算回路が使用される。またこの部分では、ＡＤ変換後すべての処理をデジタル化して処理してもよい。
この実施例では、送信側で用いた拡散符号Ｃkは受信側でも同一の拡散符号Ｃkを同期して使用しないと、受信側ではデータを正しく復元できない。従来の拡散符号による多重化通信では、受信側で拡散符号発生の同期を取るための特別な回路を必要としたが、本施例のように、送受信端が至近距離にある場合は、同期のための信号は直接送信側からもらえばよい。このため、本実施例では、同一のチップクロック２１１を使用し、水平同期信号２１３により拡散符号発生回路２０１、２０４をリセットし、同期を取っている。このような構成をとることにより、同期捕捉が著しく簡略化できる。分周回路２０５は、チップクロック２１１を分周して、１シンボル区間毎に信号を発し、積分回路２０７−１、２０７−２、２０７−Ｎおよび判定回路２０８−１、２０８−２、２０８−Ｎをリセットする。この場合、分周回路２０５の出力２１２は１シンボル区間となるため、Ｘクロック信号１０５と同周期同位相となり、この信号をＸクロック信号１１５として使用することが出来る。チップクロック２１１は、拡散符号の１チップに相当する周期のクロック信号であり、通常チップクロック２１１の周波数は高くなるので、チップクロック２１１を送らずに、液晶表示体１０８側でたとえば水平同期信号２１３を逓倍し、ＰＬＬ等の手段で再生したり、またＸクロック信号１１５のような画素毎のクロック信号を送って、受信側で逓倍し再生してもよい。
【００４４】
一点鎖線２１５−２１５’は本体１３１側と液晶表示体１０８体側を分離する境界で、この境界を通過する伝送線路は物理的な長さを要し、良好な伝送特性が求められるため、従来の技術では実施が困難であった。本実施例では、この境界を通過して伝送される線路はチップクロック信号２１１、水平同期信号２１３および垂直同期信号２１６の３本であり、それぞれの線路には高速性および広帯域が要求されない。また、最も高速広帯域が要求される表示データ信号１１６は電磁波によって伝送されるので、従来の高速データ伝送における様々な困難を除去することが可能となる。さらに、拡散符号により多重化し、伝送レートを上げることなく伝送が可能である。
【００４５】
図３は本発明の動作を簡略的に説明するタイム図である。同図（ａ）が送信側で多重化のプロセスを説明し、同図（ｂ）で受信側での復元のプロセスを示している。ここでは簡単のために多重数を３として説明しているが、実際は拡散符号長を長くし、多重数をずっと大きく取る。なお、同図において、時間ｔbは１シンボルが伝送されるシンボル区間、時間ｔcがチップ周期であり、ｔb／ｔcを拡散率（ＳＦ：Ｓｐｒｅａｄ Ｆａｃｔｏｒ）という。また１／ｔcはチップ周波数である。
【００４６】
図３（ａ）のｂ1、ｂ2、ｂ3は、液晶コントローラ１０３によりビデオメモリ１０２より読み出された表示データである。Ｃ1、Ｃ2、Ｃ3は、拡散符号発生回路２０１により発生された拡散符号であり、それぞれｂ1、ｂ2、ｂ3に乗算回路２０２によって乗算され、ｂ1Ｃ1、ｂ2Ｃ2、ｂ3Ｃ3を発生する。ここで、Ｃ1、Ｃ2、Ｃ3およびｂ1、ｂ2、ｂ3は、デジタルの２値信号として論理１および０をもって図示している。また、ｂ1Ｃ1、ｂ2Ｃ2、ｂ3Ｃ3は、論理１のときアナログ値−１、論理０のときアナログ値１を対応させ、乗算をした結果である。ｂkとＣkの排他的論理和をとり、その出力が論理１のときアナログ値−１、論理０のときアナログ値１を対応させると考えてもよい。ｂ1Ｃ1、ｂ2Ｃ2、ｂ3Ｃ3は、加算回路２０３によりアナログ的に加算され、Ｓを出力する。すなわち、Ｓ＝ｂ1Ｃ1＋ｂ2Ｃ2＋ｂ3Ｃ3であり、この信号が多重信号２１４として変調回路２１６によって変調された後、送信アンテナ２１８を通じて液晶表示体１０８側に伝送される。
【００４７】
液晶表示体１０８側では、図３（ｂ）に示すように、受信アンテナ２１９によって受信された信号を復調回路２１７により復調し、この復調された多重信号Ｓに送信側と同一の拡散符号Ｃ1、Ｃ2、Ｃ3を乗算回路２０６−１、２０６−２、２０６−Ｎによりそれぞれ乗算してＳＣ1、ＳＣ2、ＳＣ3を生成し、積分回路２０７−１、２０７−２、２０７−Ｎにより時間ｔbに渡ってそれぞれ積分する。各々の積分結果も同図（ｂ）内に示してある。判定回路２０８−１、２０８−２、２０８−Ｎは積分結果がスレッショルドレベルＶt以上ならば論理０、Ｖt以下ならば論理１と判定することにより、元の表示データ信号１１６を復元できる。同図は、ノイズの全くない環境での模式的なものであるので、積分結果が±４となっているが、拡散符号の直交性が悪かったり、ノイズのある環境では、このように明確な弁別が出来ないので、スレッショルドレベルＶtを適当に決めて弁別を行う。
【００４８】
ところで、拡散符号により多重化された信号１ビットは、１シンボル区間ｔbの時間で伝送される。これは従来の伝送線を複数用いて並列に表示データ信号１１６を伝送した場合の１信号線当たりの伝送と同じ速度である。従来例の説明で用いた１９２０×１０８０画素の液晶表示体１０８におけるＲＧＢそれぞれ８ビット計２４ビットを毎秒６０フレーム分だけ送る場合を例にとり、２４ビットを多重化すると、各ビットは、１９２０×１０８０×６０≒１２４．４Ｍｂｐｓの速度で伝送されることになるが、実際は多重化のためにＳＦ倍に拡散されている。２４ビットを多重化して送り、受信側で完全に分離するためには、少なくともＳＦは２４以上必要である。このことを考慮すると、拡散のチップレートは上記のＳＦ倍すなわち従来と同じ値の約３Ｇｃｐｓ（ｃｈｉｐ  ｐｅｒ  ｓｅｃｏｎｄ）となり、何ら効果のないものと思われるかもしれない。拡散符号の直交性や精度を考慮すると、さらに高いｃｐｓで送信する必要がある。しかしながら、このことは本実施例のように、表示データ信号１１６を電磁波により伝達するときには却って好都合である。チップレート選択の自由度が増して放射される電磁波の周波数をある程度高くすることができ、より電磁波としての伝送が容易になる。さらに、従来のようにすべてをシリアルデータとして伝送する場合に比較すると、本実施例では、伝送路に要求される帯域が狭くて良いので、設計はより容易である。すなわち従来例では、表示データ信号１１６は全画面黒または白の場合のＤＣから、ドットごとの市松模様などの場合の最高周波数（上記例では約１．５ＧＨｚ）までの非常に広範な周波数帯域に渡り、一様な伝送特性が要求されるのに対し、本実施例の場合に要求される帯域は、高々チップ周波数を中心として上下にシンボル周波数程度の帯域に伝送に必要なエネルギーの大部分が集中するため、伝送線路に大きな比帯域を必要としない。このことは、伝送線路に要求される特性を著しく緩和し、実現を容易とする。
また、従来の例では、約３ＧＨｚの１周期内で１ビットが伝送されるため、シンボル間での干渉を受けやすく、さらに伝送路の曲がりやミスマッチなどによる反射などに対しての耐性が弱かった。一方、本実施例では、従来例に対して１ビットが送られる時間が従来例のＳＦ倍長いために、従来例と同じ量の反射などによる妨害があっても、シンボル間干渉は著しく緩和される。また、符号多重の特性として、空間を伝播する際のマルチパスによるひずみは、ＲＡＫＥ手法などにより除去することも可能である。
以上述べたように、伝送路における符号のチップレートが、従来の全シリアル伝送の場合の転送クロック周波数より高くなったとしても、伝送路に要求される仕様は著しく緩和され、実現が容易になるのである。さらに、従来の例では、表示される表示内容が特定パターンのとき、表示データ信号１７１６に特定の周波数で非常に強いスペクトルを持つ場合がある。このことは、機器から発生する不要放射すなわちＥＭＩ規制の観点から非常に不利となるが、本実施例によれば、表示データ信号は拡散符号により常に拡散されているため、特定の周波数で強いスペクトルを生じることがなく、ＥＭＩ対策の点からも大いに有利になるという効果もある。
また、従来のように、信号を有線線路によって伝送する場合は、信号は線路の浮遊容量とともに駆動される必要があり、信号の周波数が高くなるほど消費電力が増大するという本質的な問題があった。一方、本実施例では、信号は電磁波により空間を伝播するので、周波数が高いほど電磁波として放射しやすく、また受信側で受信できるレベルまで送信側の電力を減らすことができ、消費電力を著しく減らす効果がある。
【実施例２】
【００４９】
図４は本発明にかかる他の実施例の要部を示す図であり、実施例１で図２に示した加算回路２０３、変調回路２１６および復調回路２１７の構成として別の方法を取る例を示す。また、チップクロックやＸクロック信号の生成方法の別の例も示す。図４では、図２に示すブロックと同じ機能を持つものは同じ番号を付し、特に説明の必要がなければ説明を省略する。
図４において、表示データ信号１１６のそれぞれのビットに対応して送信アンテナ４１８−１、４１８−２、４１８−Ｎが設けられている。そして、送信アンテナ４１８−１、４１８−２、４１８−Ｎは、増幅器４１６−１、４１６−２、４１６−Ｎをそれぞれ介して、乗算回路２０２−１、２０２−２、２０２−Ｎにそれぞれ接続されている。
そして、各増幅器４１６−１、４１６−２、４１６−Ｎは乗算回路２０２−１、２０２−２、２０２−Ｎの信号をそれぞれ受けて増幅し、送信アンテナ４１８−１、４１８−２、４１８−Ｎにそれぞれ給電する。なお、増幅器４１６−１、４１６−２、４１６−Ｎには、受信側で必要なＳＮ比を確保できる最小レベルまで送信電力を低減する機能を持たせることができる。受信側からの受信結果を元に送信レベル制御を行っても良い。また、乗算回路２０２−１、２０２−２、２０２−Ｎの出力駆動能力に余裕があれば、増幅器４１６−１、４１６−２、４１６−Ｎは省略し、送信アンテナ４１８−１、４１８−２、４１８−Ｎに直接給電しても良い。
また本実施例では、実施例１における変調回路２１６の位置に増幅器４１６−１、４１６−２、４１６−Ｎが配置されている。このように拡散符号の符号長を調整し、チップ周波数を所望の周波数帯となるよう設定して用いることにより、乗算回路２０２−１、２０２−２、２０２−Ｎに変調回路２１６の機能を兼ねることが可能である。このような回路構成をとった場合、乗算回路２０２−１、２０２−２、２０２−Ｎの出力信号の周波数スペクトルは、端子２０９に入力される表示データと拡散符号の周波数スペクトルの畳み込み積分となる。拡散符号をうまく選ぶと、チップ周波数の１／２を中心として、±シンボルレートの範囲にスペクトルが集中する電磁波信号を生成することが可能であり、回路の簡略化が出来る。
さらに、実施例１と比較すると、加算回路１２０が省略されているが、信号の加算は空間にて行われ、電磁波による多重信号４０３となる。この場合、各送信アンテナ４１８−１、４１８−２、４１８−Ｎはチップ周波数の波長に対して十分近づいている必要がある。定数の同じアンテナが至近距離にあると、互いに影響があるが、至近距離との通信に支障が出るほどの影響はない。各送信アンテナ４１８−１、４１８−２、４１８−Ｎにより送信された電磁波信号は空間にて加算され、多重信号４０３となり、受信アンテナ２１９にて受信される。増幅器４１７は受信アンテナ２１９により受信された信号を必要なレベルまで増幅し、乗算回路２０６−１、２０６−２、２０６−Ｎに伝え、実施例１と同様な動作により表示データ信号１１６を復元し端子２１０に出力する。
【００５０】
チップクロック２１１は符号発生回路２０１にクロックを供給し、拡散符号を発生させる。分周回路４０３はチップクロック２１１を分周して水平同期信号２１３も発生させ、この信号は有線にて液晶表示体１０８側に伝送される。水平同期信号２１３は表示データ信号１１６などに比較し十分周波数が低く、また１本分のみなので配線は容易である。液晶表示体１０８側では、ＰＬＬ４０４により水平同期信号２１３を逓倍し、送信側で用いたチップクロック２１１と同位相同周波数のチップクロックを発生させ、符号発生回路２０４に送られ、受信側の拡散符号を発生する。チップクロック４０５はまた、分周回路２０５により分周され、Ｘクロック信号２１２を発生する。Ｘクロック信号２１２は、積分回路２０７のリセットにも使用される。
このような構成をとることにより、液晶表示体１０８側と本体１３１側を接続する線の本数を減らすことが可能であり、しかもその有線路にて伝送される信号は周波数が低いので実現が容易であり、かつ従来問題となった高速大量データ伝送における諸々の課題を一気に解決することが可能となる。
【実施例３】
【００５１】
図５は本発明による表示装置のさらに他の実施例の要部のブロック図を示す図である。なお、図１と同じ番号が振られているブロックの機能は実施例１と同じため説明は省略する。
図５において、Ｘドライバ５１３はＮ組に組み分けされ、それぞれＸシフトレジスタ５４３−１、・・・、５４３−Ｎ、ラッチ５４４−１、・・・、５４４−ＮおよびＤＡ変換器５４５−１、・・・、５４５−Ｎで構成される。通常Ｘドライバ５１３、およびＹドライバ１０７は複数に分割され、集積回路に収められ、縦続接続して使用される。Ｎ組への組分けは、このドライバ集積回路単位と考えてもよいし、一つのドライバ集積回路に複数の組が存在しても良い。Ｘドライバ５１３の各組には、相関回路５４１−１、・・・、５４１−Ｎおよび拡散符号発生回路５４２−１、・・・、５４２−Ｎが組毎に組み込まれている。Ｘドライバ５１３の各組には、それぞれ各組に固有の拡散符号セットＳp＝[Ｃpk]（ｐ＝１、２、・・・Ｎ）が割り振られており、拡散符号発生回路５４２−、・・・、５４２−Ｎは、この割り振られた拡散符号セットを発生する。すなわち、ｐ組目の拡散符号発生回路５４２−ｐは符号セットＳpの各符号を発生する。各組の拡散符号セット間の相関は小さく設計する。また、符号セット内の各符号間の相関も小さく設計することは言うまでもない。どちらも完全に相関が０すなわち直交符号系を使用するのが理想的である。
【００５２】
以下説明のために、ｐ組目（ｐ＝１、２、・・・Ｎ）のｑ列（ｑ＝１、２、・・・ｎ／Ｎ）の表示データをＤpqとする。Ｄpqは色や階調に関する情報を有し、すなわちＲＧＢ各８ビットづつのように複数ビットから構成される。各Ｄpqのｋ番目のビットをｂkとする。
Ｘドライバ５１３側の拡散符号発生回路５４２−１、・・・、５４２−Ｎが自組に割り振られた符号セットのみ発生するのに対して、送信側の符号発生回路５０１は必要に応じて使用されるすべての拡散符号セットを発生する。液晶コントローラ１０３はビデオメモリ１０２から表示する表示データを読み出し、多重化回路５０３へ出力する。多重化回路５０３では、その表示データの表示される画素がどの組のＸドライバ５１３によって駆動されるかに基づいて拡散符号セットを選択し、その拡散符号セットによって表示データ信号１１６を多重化して、多重信号１２２を発生する。すなわち、ｐ組目のＸドライバ５１３に送出される表示データ信号１１６は符号セットＳpにより多重化する。信号の受信側すなわちＸドライバ５１３の各組では、拡散符号は自分の組の拡散符号しか発生せず、他の組へ送出された表示データ信号１１６は復元できないので、正しく表示データ信号１１６の行き先が決定される。多重化回路５０３で発生された多重信号１２２は変調回路１２３により変調されて、送信アンテナ１２５より電磁波信号として液晶表示体１０８側に送信される。液晶表示体１０８側では、受信アンテナ１２６により該電磁波信号を受信し、復調回路１２４により多重信号を復元し、相関回路５４１−１、・・・、５４１−Ｎに配信される。受信アンテナ１２６および復調回路１２４は図６で後述するように、各組共通に使用してもよいし、組毎に専用の受信アンテナおよび復調回路を設けても良い。
【００５３】
画像の表示において、走査線間やフレーム間の相関は大きく、前回送信した表示データを更新する必要がない場合が多い。液晶コントローラ１０３は、１本前の走査線上の表示データと今回送出しようとしている表示データを比較し、表示データの異なる部分がある組へのみ表示データを送出する。液晶表示体１０８側では、相関回路５４１−１、・・・、５４１−Ｎが表示データを検出できなかった場合は、表示データに変更の必要がなかったと判断し、Ｘシフトレジスタ５４３−１、・・・、５４３−Ｎ、ラッチ５４４−、・・・、５４４−ＮおよびＤＡ変換器５４５−１、・・・、５４５−Ｎの動作を停止し、出力を変更しない。
【００５４】
このようにして、更新の必要ない組への表示データ送出動作を停止できるので、機器の消費電力を大幅に減らすことが可能となる。すなわち、上記のような構成をとることにより、表示データの送り先は組毎に拡散符号によりアドレシングされるので、拡散符号を変えることにより、表示データの送り先を指定することが可能である。このため、表示データを書き換える必要がない組に対してはデータ送信を停止させることができ、低消費電力化が可能となる。組の数（すなわちＮ）は大きくするほど、表示データの送信／停止の制御がきめ細かく実行でき、消費電力化の効果も大きくなる。最もＮを大きくした場合は、Ｎ＝ｎ（横方向の画素数）である。しかし、あまりＮを大きくすると、符号長が長くなり多重化／復元の演算量が増加するというトレードオフがある。
【００５５】
表示データの送出順序はＤ11、Ｄ12、・・・Ｄ1N、Ｄ21、Ｄ22、・・・Ｄ2N、・・・のように左から右に画素毎に各ビットｂk（ｋ＝１、２、・・ｗ、ｗは画素のビット数）を多重化しても良いし、Ｄ11、Ｄ21、・・・ＤN1の各ｂ1を多重化し、続いて各ｂ2が多重化されるようにビット毎に多重化して送出して１画素目が終了した後、２画素目すなわちＤ22、Ｄ22、・・・ＤN2のｂ1を多重化し、続いてｂ2を多重化するようにしても良い。
【００５６】
この場合、前者の方法では、Ｄ11、Ｄ12、・・・Ｄ1Nを送出するときに使用する拡散符号セットはＳ1＝[Ｃ1k]（ｋ＝１、２、・・・ｗ）であり、Ｄ21、Ｄ22、・・・Ｄ2Nが送出されるときに使用される拡散符号セットはＳ2＝[Ｃ2k]（ｋ＝１、２、・・・ｗ）であるため、異なる拡散符号セットが同時に使用されることはない。これに対し、後者の方法では、組並列のビットシリアルで送出されるため、異なる複数の拡散符号セットが同時に使用される。後者では多くの場合、各符号セットにおける符号の数は１または２（各画素２ビットづつ並列に送る場合）でよい。このように、各組および各ビットは、拡散符号によってアドレスできるので、送出順序は任意に変更可能である。前者の方法では、ビデオメモリから読み出した表示データを並べ替え無しに送出できる利点はあるが、データ更新の必要のない組に対して無信号の期間が存在し、ビット転送レートが高く、また多くの拡散符号数が必要となる。後者の方法では、液晶コントローラ１０３が組毎の画素のデータを読み出し一旦蓄えてから、ビット毎に並べ替えて出力しなければならないが、ビット当たり転送速度を下げることができ、また必要な拡散符号数も少なくて良く、符号設計が容易である。後者の方法は、実施例５にさらに詳しく説明する。
【実施例４】
【００５７】
図６は本発明によるさらに他の実施例を説明する図で、図５において、Ｘドライバ５１３、相関回路５４１−１、・・・、５４１−Ｎお、拡散符号発生回路５４２−１、・・・、５４２−Ｎ、受信アンテナ１２６および復調回路１２４の各組に相当する部分を図６の構成で置き換えることができる。なお、図６では１組のみ示している。
本実施例では、表示画像のフレーム間の相関を利用して表示データ信号１１６の転送を減らすために、液晶表示体１０８側に組毎にフレームメモリ６４３を置き、表示が静止しているときは、表示データ信号１１６の転送を行わず、フレームメモリ６４３に記憶されたデータを利用する。
【００５８】
以下、図５のＸドライバ５１３等の部分を図６の構成で置き換えて説明する。
液晶コントローラ１０３はビデオメモリ１０２が書き換えられると、書き換えられたデータを表示する画素を持つ組に割り当てられた拡散符号セットを用いて多重化回路５０３にて多重化し、多重信号１２２を変調して液晶表示体１０８側に電磁波信号として送出する。液晶コントローラ１０３は、ＣＰＵ１０１からのビデオメモリ１０２への制御（ビデオメモリ１０２のライトパルスやアドレスバス）を監視することにより、ビデオメモリ１０２がＣＰＵ１０１により書き換えられたことを検出できる。また、ＣＰＵ１０１は、ＭＰＥＧの伸張などでは、その圧縮伸張アルゴリズムからフレーム毎に書き換えが必要な部分が検出できる。ＣＰＵ１０１は、このようにして検出できた書き換え部分を直接液晶コントローラ１０３に知らせてもよい。（図５では、このための信号経路は省略されている。）液晶コントローラ１０３が発生する垂直同期信号１１８および水平同期信号１１４に同期し、書き換えのあった画素の表示データのみを送出する。ビデオメモリ１０２に書き換えがある度に表示データを送出しても良いが、通常、ＣＰＵ１０１のビデオメモリ１０２への書き換えの方が、液晶表示体１０８側で表示データを必要とするタイミングよりもずっと速いため、液晶表示体１０８が表示データを必要とする直前に、水平同期信号１１４および垂直同期信号１１８に同期して送出するほうが良い。また、拡散符号によるアドレッシングによりすべての画素をアドレスするには、非常に長い拡散符号が必要になる。このため、同期信号に同期してデータを送出し、例えば行アドレス、組内におけるＸ方向の画素アドレスなどは同期信号からのタイミングから算出することによって、指定すべきアドレスビット数を減らし、短い拡散符号での動作を可能とするのが良い。
【００５９】
液晶表示体１０８において内蔵された受信アンテナ１２６は、電磁波により送信された多重信号１２２を受信し、復調回路１２４により復調し、相関回路６４１へ送出する。相関回路６４１は、自組に割り当てられた拡散符号セットとの相関を計算し、自組に送出された表示データ信号１１６を復元し、フレームメモリ６４３に蓄える。液晶コントローラ１０３の発生するそのような表示データ信号１１６が送られてこない場合は、フレームメモリ６４３に蓄えられている前フレームの表示で使用された表示データを更新せずに、前回のデータが保存されている。コントローラ６０２は、端子６０３に入力されるチップクロック５０５、端子６０４、６０５にそれぞれ入力される水平同期信号１１４および垂直同期信号１１８に同期して、拡散符号発生回路６４２の同期を取るとともにタイミングを制御し、表示体動作に合わせラッチ６４４およびＤＡ変換器６４５の制御を行う。
【００６０】
すなわち、ラッチ６４４はコントローラ６０２により出力されるタイミングに合わせてフレームメモリ６４３から次に表示すべき走査線上の表示データをフレームメモリ６４３から読み出して保持する。次の水平同期信号１１４が入力されると、コントローラ６０２は、ＤＡ変換器６４５を起動し、ラッチ６４４に保持されたデータに従って液晶表示体１０８に駆動電圧を出力し表示する。
【００６１】
以上本実施例では、前フレームで表示されたデータの保持にフレームメモリ６４３を用いて説明したが、表示体の画素毎のキャパシタンスなどによって画素自体にその保持機能がある場合は、フレームメモリ６４３を省略することも可能である。
また、受信アンテナ１２６および復調回路１２４は各１でなく、各組毎に配備することも可能である。このような構成をとれば復調回路１２４の出力を各組に配線により配信する必要がなくなり実装をより効率的に行うことが出来る。
【００６２】
本発明による上記構成によれば、表示データ信号１１６の送り先は拡散符号にアドレシングされているため、容易に書き換えの必要な組に対してのみ表示データ信号１１６の送出を行うことができ、表示装置の低消費電力化に著しい効果がある。
【実施例５】
【００６３】
図７は本発明によるさらに他の実施例を示す図であり、表示データ信号の送出順序をより詳細に例示する。表示データ信号の送出の順序が、実施例３において後者の方法による場合に相当し、図７はその送信側の構成をより詳細に示す図である。
液晶コントローラ１０３は、まず液晶表示体１０８の表示データを送出しようとする行のＤ11の画素のデータをビデオメモリ１０２から読み出す。ビデオメモリ１０２から読み出されるデータは色および階調の情報を持つ複数ビットの情報である。この情報は並直変換回路７０１−１に送られ、並直変換によりシリアル信号に変換された後、ＰＮ符号発生回路７０４の発生する拡散符号Ｃ1と乗算回路７０２−１にて乗算され、変調回路７０３−１により変調され、送信アンテナ７０５−１より電磁波信号として送信される。
【００６４】
次に、液晶コントローラ１０３は、１ｔc遅れて液晶表示体１０８の表示データを送出しようとする行のＤ21の画素のデータをビデオメモリ１０２から読み出し、並直変換回路７０１−２に送る。並直変換回路７０１−２は、Ｄ21の画素の表示データをシリアル信号に変換し、該信号はその後乗算回路７０２−２によりＰＮ符号発生回路７０４の発生する拡散符号Ｃ2と乗算され、変調回路７０３−２により変調され、送信アンテナ７０５−２より電磁波信号として送信される。
【００６５】
以下同様に、ＤN1の画素まで同様の動作を続け、さらにＤ12、Ｄ22、・・・ＤN2と続いて、ＤNM（ただし、Ｍ＝ｎ／Ｎ）で一行分のデータ送出が終了し、次の行の表示データ送信に続く。
ＰＮ符号発生回路７０４は、シフトレジスタと帰還回路７０６により構成される。帰還回路７０６は、シフトレジスタの適当な段の出力（タップ）の排他的論理和を取り、シフトレジスタの初段に帰還する。タップの取り方により、シフトレジスタに保持されるデータの組み合わせは、全ゼロを除く最大数（すなわちｓ段のシフトレジスタを用いたとき、２s−１）を取ることが出来る。
【００６６】
図７の実施例では、各拡散符号は同一のシフトレジスタから取られているので、これらの拡散符号は互いにｔcの整数倍シフトしただけの同一のパターンである。このようにして発生された符号はＭ系列あるいはＰＮ系列と呼ばれ、自己相関関数が同相（τ＝０）のとき２s−１で、その他ではすべて−1となり、白色雑音に良く似た特性となることが知られている。本実施例のような構成によれば、使用される拡散符号は同一パターンで位相のみが異なる符号セットを使用するので、符号発生回路は１つでよい。しかも、ＰＮ符号はシフトレジスタにより発生されるため、シフトレジスタの各段から符号を取り出せば、位相の異なった符号セットを取り出すことが出来、回路が簡略化できる。
【００６７】
次に、図８のタイム図を用いて動作の概要を説明する。なお、同図の最下行には、以下の説明を容易にするためにチップクロック番号が付されている。
以下、時刻を参照する場合は、このチップクロック番号を用いて、例えば時刻チップクロック番号５の前縁を表す場合、ｔc5の前縁のように言う。図３の場合と同様に、図中ｔbは１シンボル期間、ｔcはチップクロック周期である。説明を容易にするために、拡散符号の符号長は７、多重数３の場合を例に説明するが、実際の実施においては、より長い符号を用い、多重数ももっと大きくするべきである。Ｃ1、Ｃ2、Ｃ3は拡散符号として使用される長さ７のＰＮ系列であり、ｔcづつ位相がずれている。ここで、ｔb＝７ｔcである。
【００６８】
液晶コントローラ１０３は、ｔc1が始まるまでにＤ11を読み込み、並直変換回路７０１−１にデータを送出する。並直変換回路７０１−１は、Ｄ11のビット１から順にシリアルデータとして出力する。図８のＤ11は、ビットｂ1からｔb毎に出力していく様子を示している。すなわち、ｔc1からｔc7でｂ1（この例ではｂ1＝１）を、ｔc8からｔc14でｂ2を（この例ではｂ2＝０）、以下順に7ｔc毎に送出データを更新していく。
【００６９】
ｔc1からｔc7の間において、すなわち並直変換回路７０１−１がｂ1を送出している間に、液晶コントローラ１０３はＤ21を読み込み、並直変換回路７０１−２にデータを送出し、シリアルデータに変換する。Ｄ21は、ｔc8からすなわち２シンボル目から7ｔc毎にｂ1（この例ではｂ1＝１）、ｂ2（この例ではｂ2＝０）、・・と出力されていく。同様に、Ｄ31の送出は３シンボル目、すなわちｔc15から始まる。Ｄ21の並直変換が開始される前の１シンボル区間およびＤ31が並直変換される前の２シンボル区間は、何も送出しないｎｕｌｌ期間である。
【００７０】
これらの信号はそれぞれ乗算回路７０２−１、７０２−２、７０２−３によって拡散符号Ｃ1、Ｃ2、Ｃ3が乗算され、Ｃ1Ｄ11、Ｃ2Ｄ21、Ｃ3Ｄ31が出力される。このときの乗算は先に述べたとおり、拡散符号および表示データの論理１にアナログ値−１、論理０にアナログ値１を対応させて行う。
図８において、Ｄ21の行より上の行は論理値で、またＣ1Ｄ11の行から下の行はアナログ値で表示している。また、送出データのないｎｕｌｌ期間はアナログ値０が乗算される。Ｓは、Ｃ1Ｄ11、Ｃ2Ｄ21、Ｃ3Ｄ31を加算した多重信号で、図７においては、信号の加算は空間で行われるため、空間の電磁波の強さと考えればよい。
【００７１】
ｃ1、ｃ2、ｃ3は、それぞれＣ1、Ｃ2、Ｃ3の論理値表現をアナログ値表記に直したものである。多重信号Ｓは、Ｃ1、Ｃ2、Ｃ3との相関を計算するために、それぞれｃ1、ｃ2、ｃ3と乗算され、Ｓｃ1、Ｓｃ2、Ｓｃ3が計算される。ΣＳｃ1、ΣＳｃ2、ΣＳｃ3は、その時点より７ｔc前までの積算値である。各ｔb期間の終わりのところ（図８ではハッチングを施してある）で強い相関を示し、受信したビットを判定できる。すなわち、正の大きな値のとき論理値０、負の大きな値のとき論理値１である。また、信号が送られないｎｕｌｌのときは、ほぼゼロの値となる。例えば、ｎｕｌｌ８０１の部分では、積算値８０２は０となっている。このような拡散符号としてＰＮ系列を使用するときは、チップ位相がずれたときに相関が完全にはゼロにならないため、多少の誤差を含む。従って、符号長を長めに取り、拡散率を上げるなどの対策が必要である。また、ＰＮ符号をほんの少しオフセットしてバランスを取ることで、直交性を確保する方法もある。この場合は、加算回路や受信側の相関回路および乗算回路が、オフセット分を正しく計算処理できるような性能が必要である。また、ＰＮ符号でなく、完全に直交性を持つ符号セットを使用することも可能である。
【００７２】
液晶コントローラ１０３は、表示データ信号１１６の更新が必要な組に対してのみ表示データ信号１１６を送出する。表示データ信号１１６の送信が必要でない組に対しては、ｎｕｌｌを送信する。受信側では、ｎｕｌｌが受信できれば、その組の表示データ信号１１６の更新は必要でないことが分かるので、各組の先頭の部分を受信することにより、更新の要不要を判定できる。更新の必要がない場合は、表示データは以前のものを使用し、必要無い回路の動作は停止する。このことにより、表示装置の消費電力を著しく低減できる。
【００７３】
本実施例では、ビデオメモリ１０２として、フレームメモリすなわち１画面分以上を記憶することを前提として説明しているが、ＮＴＳＣなどのテレビ信号では、必ずしもフレームメモリは必要でない。このような場合でも、ビデオメモリとして、１〜２の走査線分のラインバッファメモリを持ち、更新が必要な部分を検出すれば、本実施例のように、必ずしも左から右への走査順序に従わない転送動作が可能であり、この場合、走査線間の相関を利用し不要な転送を省略できるので、表示装置の低電力化に効果がある。
【００７４】
以上述べたように、本発明によるこれらの上記構成によれば、表示装置において非常に高い周波数成分を含み、高速なデータ転送が必要な表示データの伝送におけるさまざまな困難を軽減できる。拡散符号により信号を多重化できるので、伝送に必要な線路数を減らすことが出来る。また、表示データに含まれる周波数帯域を狭くすることが可能であり、線路設計を容易にする。さらに、表示する画像の空間周波数に強いスペクトルピークが現れるような画像パターンの表示においても、表示データは拡散符号により周波数拡散されるため、特定の周波数に強いスペクトルピークが出現することがなく、ＥＭＩ対策において著しい効果がある。さらに、拡散符号によりデータのアドレシングができるので、特別なアドレシングの手段無しにデータ送り先が指定できる。これによって、ビデオメモリから表示体へのデータ転送は表示が変化した時にのみ行うことを可能として、表示装置の消費電力低減に著しい効果がある。
【産業上の利用可能性】
【００７５】
本発明は大型のテレビジョンの表示装置を例として説明したが、前述の実施形態に限定されるものではなく、例えばノートブックコンピュータや携帯電話などの電子機器における表示体との接続等、幅広い用途に適用できる。
【図面の簡単な説明】
【００７６】
【図１】本発明の一実施例の要部を示すブロック図。
【図２】本発明の一実施例の多重化およびその復元回路部分を示すブロック図。
【図３】本発明の一実施例の動作を示すタイム図。
【図４】本発明の他の実施例の要部を示すブロック図。
【図５】本発明のさらに他の実施例の要部を示すブロック図。
【図６】本発明のさらに他の実施例の要部を示すブロック図。
【図７】本発明のさらに他の実施例の要部を示すブロック図。
【図８】本発明の一実施例のさらに他の動作を示すタイム図。
【図９】従来の液晶表示体を持つ表示装置を説明するブロック図。
【図１０】従来の液晶表示体を持つ表示装置の動作を説明するタイム図。
【符号の説明】
【００７７】
１３１…本体、１０１…ＣＰＵ、１０２…ビデオメモリ、１０３…液晶コントローラ、１０４，５４３−１，５４３−Ｎ…Ｘシフトレジスタ、１０５，５４４−１，５４４−Ｎ，６４４…ラッチ、１０６，５４５−１，５４５−Ｎ，６４５…ＤＡ変換器、１０７…Ｙドライバ、１０８…液晶表示体、１０９…行電極、１１０…列電極、１１３，５１３…Ｘドライバ、１１９−１，１１９−２，１１９−Ｎ，２０２−１，２０２−２，２０２−Ｎ，２０６−１，２０６−２，２０６−Ｎ，７０２−１，７０２−２，７０２−Ｎ…乗算回路、１２０，２０３…加算回路、１２１−１，１２１−２，１２１−Ｎ，５４１−１，５４１−Ｎ，６４１…相関回路、１２３，２１６，７０３−１，７０３−２，７０３−Ｎ…変調回路、１２４，２１７…復調回路、１２５，２１８，４１８−１，４１８−２，４１８−Ｎ，７０５−１，７０５−２，７０５−Ｎ…送信アンテナ、１２６，２１９…受信アンテナ、２０５，４０３…分周回路、２０７−１，２０７−２，２０７−Ｎ…積分回路、２０８−１，２０８−２，２０８−Ｎ…判定回路、１０８，７０８…液晶表示体、２０１，２０４，５０１，５４２−１，５４２−Ｎ，６４２…拡散符号発生回路、５０３…多重化回路、４１６−１，４１６−２，４１６−Ｎ，４１７…増幅器、４０４…ＰＬＬ、６０２…コントローラ、６４３…フレームメモリ、７０１−１，７０１−２，７０１−Ｎ…並直変換回路、７０４…ＰＮ符号発生回路、７０６…帰還回路。
【図１】
2006268059.tif 000003
【図２】
2006268059.tif 000004
【図３】
2006268059.tif 000005
【図４】
2006268059.tif 000006
【図５】
2006268059.tif 000007
【図６】
2006268059.tif 000008
【図７】
2006268059.tif 000009
【図８】
2006268059.tif 000010
【図９】
2006268059.tif 000011
【図１０】
2006268059.tif 000012