(57)【要約】      （修正有）【課題】  半導体装置内に発生するノイズを高速かつ高精度に測定する。【解決手段】  半導体装置１は、ノイズを発生させる出力ドライバ回路５と、ノイズ測定回路３とを含む。ノイズ測定回路３は、電源Ｖｄｄの配線の電圧と、計測器２から与えられる参照電圧Ｖｒｅｆとを比較し、比較結果を出力する比較回路と、比較結果の一方への変化と他方への変化とをそれぞれ保持して計測器に出力する２つのラッチ回路と、を備える。半導体装置のノイズを測定する計測器は、参照電位Ｖｒｅｆを変化させて、ノイズ発生のトリガとなるトリガ信号Ｓの変化から２つのラッチ回路の出力信号ＯＵＴＰ、ＯＵＴＮの変化までの時間をモニタし、参照電圧Ｖｒｅｆと出力の変化までのタイミングをプロットすることでノイズ波形を推定する。【選択図】  図１
2006214987.tif 000002
【特許請求の範囲】
【請求項１】
外部から入力されるトリガ信号によって、ノイズ測定対象となる配線にノイズを発生させるノイズ源回路と、
前記配線の電圧と外部から与えられる参照電圧とを比較し、比較結果を出力する比較回路と、
前記比較結果の変化を保持して外部に出力するノイズ状態出力回路と、
を含むことを特徴とする半導体装置。
【請求項２】
前記ノイズ状態出力回路は、
前記トリガ信号が入力された後にアクティブとなるデータ信号を外部から入力し、
前記比較結果の一方への変化によって前記データ信号をラッチして外部に出力する第１のラッチ回路と、
前記比較結果の他方への変化によって前記データ信号をラッチして外部に出力する第２のラッチ回路と、
を備えることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記配線は、電源配線であることを特徴とする請求項１記載の半導体装置。
【請求項４】
電源配線の電圧を参照電圧と比較し、比較結果である出力が外部に出力される比較回路を備える半導体装置と、
該半導体装置の信号入力端子へ信号を与えてから前記出力が変化するまでの時間を計測して前記参照電圧と対応させる計測器と、
を有することを特徴とするノイズ測定システム。
【請求項５】
請求項２記載の半導体装置と、計測器とを備え、
前記計測器は、前記参照電圧を変化させ、前記トリガ信号および前記データ信号を前記半導体装置に供給し、前記参照電圧と、前記トリガ信号の発生時刻と、前記第１のラッチ回路における前記データ信号のラッチ時刻と、前記第２のラッチ回路における前記データ信号のラッチ時刻とを読み取って前記配線に発生するノイズ波形を推定することを特徴とするノイズ測定システム。
【請求項６】
計測器が半導体装置におけるノイズ測定対象となる配線のノイズを測定する方法であって、
ａ）前記配線の電位と比較するために、前記配線の電位に対し所定の偏差を持つ参照電圧を前記半導体装置に与えるステップと、
ｂ）前記半導体装置中の前記配線のノイズ源に対してノイズ発生のトリガ信号を与えるステップと、
ｃ）前記配線の電位と前記参照電圧とを比較し、比較結果を出力するステップと、
ｄ）前記トリガ信号を与えた時刻から前記比較結果が変化するまでの時間を測定するステップと、
を含むことを特徴とするノイズ測定方法。
【請求項７】
前記参照電圧を変化させて、前記ステップａ）、ｂ）、ｃ）、ｄ）を繰り返すことで前記配線に発生するノイズ波形を推定することを特徴とする請求項６記載のノイズ測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ノイズ測定システムおよび方法ならびに半導体装置に関し、特に半導体装置内部の配線に生ずるノイズを測定するシステムおよび方法ならびにそのノイズ測定システムによってノイズが測定される半導体装置に関する。
【背景技術】
【０００２】
半導体装置における出力バッファ等が外部の高負荷をドライブする際に半導体装置の電源配線等にノイズが発生する。このノイズは、半導体装置内の各ブロックに伝播され、ブロックのジッタの原因となる。従来、このジッタは、製品の動作周波数に対して十分小さく、製品の動作への影響は問題となることがなかった。
【０００３】
ところが、近年、高速動作を要求されるモジュールが複数搭載される製品の構成が増えてきており、ノイズによるジッタが製品の誤動作を引き起こす原因となることが多い。このため、内部で発生したノイズを高精度で測定し、その原因となる場所（例えば、電源配線のどの部分か）の特定を行わないと、半導体製品が誤動作したときの解析が困難となってしまう。
【０００４】
一般的に半導体装置内部でリンギングノイズやジッタノイズを測定する場合は、半導体製品のパッケージを開封し、表面の保護被膜を除去した上で針立てを行い、オシロスコープで波形観測することで行っていた。また、開封を行い波形測定する他の方法として、ＥＯＳ（electro-optic-sampling）プローブを使用することで、非接触で波形観測することが知られている。オシロスコープでノイズ波形を測定する場合、半導体製品の内部配線をあらわにする必要がある。半導体製品は、一般にセラミックや樹脂によって封入されている。そこで、これを開封して半導体チップを目視できる状態にする。セラミックパッケージは、金属やセラミックの封緘なので、それを外せば半導体チップが見える状態になる。樹脂モールドの場合は、樹脂を溶かす薬品を用いて半導体チップが見えるところまで穴を開ける。半導体チップが見える状態になったら、測定したい配線を覆っている保護被膜を外す。そして、ＦＩＢ（集束イオンビーム加工観察装置）などでイオンビームを照射して分子単位で保護被膜を削り取っていく。測定する部位の金属配線があらわになったら、そこにプローブと呼ばれる先端が微細な針を当て、プローブにオシロスコープを接続する。その上で半導体製品に電源を接続し、動作させながらオシロスコープで波形観測する。
【０００５】
また、ＥＯＳプローブでノイズを測定する場合、測定する部位の金属配線をあらわにするまでは前述と同一方法にて行い、そこに、専用の計測システムにつながれたＥＯＳプローブを近づけ、半導体製品に電源を接続して動作させながら、専用計測システムで波形観測を行う。ＥＯＳプローブとは、電気光学（ＥＯ）効果を利用したプローブである。電気光学効果は、印加電界で物質の屈折率が変化する現象であり、直流からマクロ波領域まで及んでいるため、光変調器や光スイッチなどさまざまなデバイスに応用されている。これらの素子は、印加電界による光の位相変化を干渉で光の強度変化にかえる、或いはこの位相変化により光の伝播方向を変化させるなどの原理に基づいている。
【０００６】
一方、関連技術として波形状態検出装置が特許文献１に開示されている。この装置は、波形に異常が発生した場合、異常である旨を表示するようにしたものである。この装置によれば、バス信号やステート信号以外のストローブ信号やクロック信号の入力端子などエッジ動作をする入力信号に採用することにより、信号反射による信号の異常状態を簡単に知ることができる。
【０００７】
【特許文献１】特開２０００−１３１３６６号公報  （図１）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
針立てをする場合、或いは、ＥＯＳプローブで測定をする場合、測定対象の金属配線が最上層に近い位置にあり、別の金属配線によって隠れていないことが前提となる。下層にある金属配線や目的の配線が上から目視できない位置にある場合は、針立てすることが不可能である。また、解析の為とは言え、開封には多くの時間と費用が必要である。さらに開封した半導体製品は、しばらくすると開封した部分が酸化して特性が変化したり正常動作しなくなってしまうため、波形観測に時間をかけられないという問題点がある。さらに、針立ての場合、測定対象の配線に金属を接触させるため、寄生する容量、抵抗、インダクタンスにより、測定対象の波形が変化してしまい、正確なノイズ波形の観測が困難である。
【０００９】
このため、半導体装置を開封することなく、ノイズを測定できる方法が望まれる。そこで半導体製品のレイアウト作成時に、測定対象の配線をチップ外部へ端子として引き出しておくことが考えられる。しかしながら、測定対象の配線をチップ外部へ引き出しておくと、端子の増加、寄生する容量、抵抗、インダクタンスにより、正確なノイズ波形の観測が困難となってしまう虞がある。
【００１０】
ところで、特許文献１の波形状態検出装置は、信号波形の異常を検出するためのものである。すなわち、観測対象そのものを信号変化させた時の状態をモニタする装置が開示されており、半導体装置のノイズを測定する技術に関しては何ら開示していない。
【課題を解決するための手段】
【００１１】
前記課題を解決するために、あらかじめ半導体装置内のノイズ（ジッタノイズ）を測定したい場所にノイズ測定回路を接続するように半導体装置を構成し、このノイズ測定回路によってノイズを測定することを創案した。
【００１２】
本発明の一つのアスペクトに係る半導体装置は、外部から入力されるトリガ信号によって、ノイズ測定対象となる配線にノイズを発生させるノイズ源回路と、配線の電圧と外部から与えられる参照電圧とを比較し、比較結果を出力する比較回路と、比較結果の変化を保持して外部に出力するノイズ状態出力回路と、を含む。
【００１３】
本発明の一つのアスペクトに係るノイズ測定システムは、電源配線の電圧を参照電圧と比較し、比較結果である出力が外部に出力される比較回路を備える半導体装置と、半導体装置の信号入力端子へ信号を与えてから出力が変化するまでの時間と、参照電圧とを計測する計測器と、を有する。
【００１４】
本発明の一つのアスペクトに係るノイズ測定方法は、計測器が半導体装置におけるノイズ測定対象となる配線のノイズを測定する方法である。この方法は、ａ）配線の電位と比較するために、配線の電位に対し所定量の偏差を持つ参照電位を半導体装置に与えるステップと、ｂ）半導体装置中の配線のノイズ源に対してノイズ発生のトリガ信号を与えるステップと、ｃ）配線の電位と参照電圧とを比較し、比較結果を出力するステップと、ｄ）トリガ信号を与えた時刻から比較結果が変化するまでの時間を測定するステップと、を含む。
【発明の効果】
【００１５】
本発明によれば、あらかじめノイズを測定したい場所（例えば高駆動力バッファの電源等）にノイズ測定回路を接続しておき、外部からノイズ測定に必要な信号を供給し、出力される信号変化の時間を計測することで発生したノイズ波形を推定する。これにより半導体装置を開封することなく、高速かつ高精度にノイズを測定することができる。
【発明を実施するための最良の形態】
【００１６】
本発明の実施形態に係る半導体装置（図１の１）は、計測器（図１の２）から入力されるトリガ信号によって、ノイズ測定対象となる電源配線等の配線にノイズを発生させる回路（図１の５）と、ノイズ測定回路（図１の３）とを含む。ノイズ測定回路は、配線の電圧と、計測器（図１の２）から与えられる参照電圧とを比較し、比較結果を出力する比較回路（図２の６）と、比較結果の一方への変化と他方への変化とをそれぞれ保持して計測器に出力する２つのラッチ回路（図２の７、８）と、を備える。半導体装置のノイズを測定する計測器（図１の２）は、参照電位を変化させて２つのラッチ回路の出力を観測することで配線に発生するノイズ波形を推定する。
【００１７】
より具体的には、ノイズ発生のトリガとなる信号の変化から２つのラッチ回路の出力の変化までの時間を計測器でモニタし、参照電圧と出力の変化までのタイミングとをプロットすることでノイズ波形を推定することができる。なお、ここで推定とは計測器あるいは計測器に接続されるデータ処理装置によって出力データをプロットし、プロットの結果を測定結果とすることを意味する。
【実施例１】
【００１８】
図１は、本発明の実施例に係るノイズ測定システムの構成を示すブロック図である。ノイズ測定システムは、半導体装置１と計測器２から構成されている。半導体装置１は、ノイズ測定回路３、出力ラッチ回路４、出力ドライバ回路５を含む。半導体装置１と計測器２との間には、信号ＤＡＴＡ、Ｖｒｅｆ、ＯＵＴＰ、ＯＵＴＮ、トリガ信号Ｓ、出力信号Ｐの各信号が送受される。トリガ信号Ｓ、出力信号Ｐ、信号Ｖｒｅｆ、信号ＤＡＴＡの４本の信号は、計測器２から半導体装置１へ出力される信号である。信号ＯＵＴＰ、ＯＵＴＮの２本の信号は、半導体装置１から計測器２へ出力される信号である。なお、ここでは半導体装置１の内部にノイズ測定回路３が１つ組み込まれた例を示しているが、複数個のノイズ測定回路３を内蔵することも可能である。この場合は必要な組数の信号線を必要とする。
【００１９】
図２は、本発明の実施例に係るノイズ測定回路の構成を示すブロック図である。本発明のノイズ測定回路３は、比較回路６、ラッチ回路７、ラッチ回路８から構成されている。比較回路６の＋側入力には信号Ｖｒｅｆ、−側入力には信号Ｖｎｏｉｓｅが供給される。比較回路６の出力Ｖｃｏは、信号Ｖｎｏｉｓｅのレベルが信号Ｖｒｅｆのレベルより大きくなる期間にハイレベルが出力され、それ以外の期間にはローレベルが出力される。ラッチ回路７は、データ入力を行う端子Ｄに信号ＤＡＴＡが供給され、比較回路６の出力Ｖｃｏが端子Ｃに接続される。ラッチ回路７は、比較回路６の出力Ｖｃｏがローレベルからハイレベルに変化すると、端子Ｄの信号ＤＡＴＡを保持し、保持しているデータを端子Ｑから信号ＯＵＴＰとして出力する。ラッチ回路８は、端子Ｄに信号ＤＡＴＡが供給され、比較回路６の出力Ｖｃｏは、端子ＣＢに接続される。ラッチ回路８は、比較回路６の出力Ｖｃｏがハイレベルからローレベルに変化すると、信号ＤＡＴＡを保持し、保持しているデータを端子Ｑから信号ＯＵＴＮとして出力する。
【００２０】
ここでノイズ測定回路３は、出力ドライバ回路５近くの電源配線に発生するノイズを測定するため、ノイズ測定回路３の入力端子に出力ドライバ回路５の電源Ｖｄｄを接続し、電源Ｖｄｄの信号を信号Ｖｎｏｉｓｅとして入力する。出力ドライバ回路５が大きなノイズを発生させるのは、出力ドライバ回路５の出力端子Ｔの出力がハイレベルからローレベルに変化するとき、およびローレベルからハイレベルに変化するときである。そこで、出力ドライバ回路５を駆動する出力ラッチ回路４の書き込みを行う信号をトリガ信号Ｓとし、計測器２から供給することで出力端子Ｔの出力を変化させる。なお、信号Ｖｒｅｆは、半導体装置１の動作の影響を受けない安定した計測器２の電源等から供給されるものとする。
【００２１】
図３は、本発明の実施例に係るノイズ測定の処理を示すフローチャートである。ここでは、電源Ｖｄｄに発生したジッタノイズの測定をする場合を想定してあり、電源Ｖｄｄの電圧を例えば３.３Ｖに設定して、１周期分の測定を開始する。
【００２２】
ステップＳ１において、初期設定として信号Ｖｒｅｆを３.３Ｖに、トリガ信号Ｓの立ち上がりから信号ＤＡＴＡの変化までの時間ｔＤＡＴＡを０に設定する。
【００２３】
ステップＳ２において、実際に測定対象となる半導体装置１を動作させる。すなわち、出力信号Ｐとトリガ信号Ｓを半導体装置１に与え、半導体装置１内のノイズ源となる出力ドライバ回路５を動作させる。
【００２４】
ステップＳ３において、信号ＯＵＴＰの変化タイミングである時間ｔＰＤＲと信号ＯＵＴＮの変化タイミングである時間ｔＰＤＦとを測定し、信号Ｖｒｅｆのレベルと共に記録する。
【００２５】
ステップＳ４において、信号Ｖｒｅｆの電圧を０.１Ｖ増加させる。
【００２６】
ステップＳ５において、信号Ｖｒｅｆが３.３Ｖ＋１Ｖを超えたか否かを判断し、超えていない場合はステップＳ２に戻り、超えている場合はステップＳ６に進む。
【００２７】
ステップＳ６において、信号Ｖｒｅｆの電圧を電源Ｖｄｄの電位である３．３Ｖより０．１Ｖ低い電圧に初期設定する。
【００２８】
ステップＳ７、Ｓ８において、それぞれステップＳ２、Ｓ３と同様にして時間ｔＰＤＲと時間ｔＰＤＦを測定し、信号Ｖｒｅｆのレベルと共に記録する。
【００２９】
ステップＳ９において、信号Ｖｒｅｆの電圧を０.１Ｖ減少させる。
【００３０】
ステップＳ１０において、信号Ｖｒｅｆが３．３Ｖ−１Ｖより低い電位となったか否かを判断し、低い電位となっていない場合はステップＳ７に戻る。低い電位となっている場合はステップＳ１１に進む。
【００３１】
ステップＳ１１において、記録した時間ｔＰＤＲ、時間ｔＰＤＦのタイミングと、対応する信号Ｖｒｅｆの電圧とをグラフにプロットし、測定を終了する。
【００３２】
次に、以上のようにしてプロットされる波形について説明する。図４、図５は、本発明の実施例に係るノイズ測定システムによって出力されるノイズ波形を模式的に示す図である。図４、図５において、信号Ｖｎｏｉｓｅは、トリガ信号Ｓによって出力ラッチ回路４にデータが書き込まれ、出力ドライバ回路５の出力がローレベルからハイレベルへと変化したために電源Ｖｄｄに発生したジッタノイズを模式的に表したものである。ここで期間Ｔ０は、トリガ信号Ｓの発生から、信号Ｖｒｅｆが初期値であるときの信号ＯＵＴＰ、ＯＵＴＮのどちらかが最初に変化するまでの期間を表す。また、期間Ｔ１は、次の信号ＯＵＴＰ、ＯＵＴＮの変化までの期間を示し、期間Ｔ２は、さらに次の信号ＯＵＴＰ、ＯＵＴＮの変化までの期間を示す。
【００３３】
図４は、ノイズ測定の動作のうち、ステップＳ１〜Ｓ５までの動作を示す波形図である。まずステップＳ１で信号Ｖｒｅｆを電源Ｖｄｄの電位（３.３Ｖ）に設定しておく。
【００３４】
次に、ステップＳ２において、トリガ信号Ｓを出力し、出力ドライバ回路５にジッタノイズを発生させる。ジッタノイズが発生すると信号Ｖｒｅｆと信号Ｖｎｏｉｓｅとの間に電位差が発生し、比較回路６によって出力Ｖｃｏに矩形波が出力される。期間Ｔ０でＤＡＴＡ信号をローレベルからハイレベルにする。ラッチ回路７は、出力Ｖｃｏの信号の立ち上がりで信号ＤＡＴＡをラッチし、信号ＯＵＴＰとして出力する。このとき計測器２は、ステップＳ３においてトリガ信号Ｓから信号ＯＵＴＰの変化までの時間ｔＰＤＲと信号Ｖｒｅｆのレベルとを記録する。
【００３５】
同様にラッチ回路８は、出力Ｖｃｏの信号の立ち下りで信号ＤＡＴＡをラッチし、信号ＯＵＴＮとして出力する。このとき計測器２は、ステップＳ３においてトリガ信号Ｓから信号ＯＵＴＮの変化までの時間ｔＰＤＦと信号Ｖｒｅｆのレベルとを記録する。
【００３６】
ステップＳ４において、信号Ｖｒｅｆを０．１Ｖ増加させ、同様に時間ｔＰＤＲ、ｔＰＤＦ、信号Ｖｒｅｆの記録を、「信号の電位＞電源Ｖｄｄの電位＋１Ｖ」になるまで繰り返す。図４の信号Ｖｒｅｆ’、Ｖｃｏ’、ＯＵＴＰ’、ＯＵＴＮ’、時間ｔＰＤＲ’、ｔＰＤＦ’は、２回目以降のループでの測定の例であることを示す。
【００３７】
図５は、ノイズ測定の動作のうち、ステップＳ６〜Ｓ１０までの動作を示す波形図である。まずステップＳ６で信号Ｖｒｅｆの電位を電源Ｖｄｄの電位−０.１Ｖ（すなわち、３.２Ｖ）に設定しておく。
【００３８】
次に、ステップＳ７において、トリガ信号Ｓを出力し、出力ドライバ回路５にジッタノイズを発生させる。ジッタノイズが発生すると、信号Ｖｒｅｆと信号Ｖｎｏｉｓｅとの間に電位差が発生し、比較回路６から矩形波となる信号Ｖｃｏが出力される。期間Ｔ１で信号ＤＡＴＡをローレベルからハイレベルにする。ラッチ回路７は、信号Ｖｃｏの立ち上がりで信号ＤＡＴＡをラッチし、信号ＯＵＴＰとして出力する。このとき計測器２は、ステップＳ８においてトリガ信号Ｓから信号ＯＵＴＰの変化までの時間ｔＰＤＲと信号Ｖｒｅｆのレベルとを記録する。
【００３９】
同様にラッチ回路８は、出力Ｖｃｏの信号の立ち下りで信号ＤＡＴＡをラッチし、信号ＯＵＴＮとして出力する。このとき計測器２は、ステップＳ８においてトリガ信号Ｓから信号ＯＵＴＮの変化までの時間ｔＰＤＦと信号Ｖｒｅｆのレベルとを記録する。
【００４０】
ステップＳ９において、信号Ｖｒｅｆの電位を０．１Ｖ減少させ、同様に時間ｔＰＤＲ、ｔＰＤＦ、信号Ｖｒｅｆの記録を、「信号の電位＜電源Ｖｄｄの電位−１Ｖ」になるまで繰り返す。図５の信号Ｖｒｅｆ”、Ｖｃｏ”、ＯＵＴＰ”、ＯＵＴＮ”、時間ｔＰＤＲ”、ｔＰＤＦ”は、２回目以降のループでの測定の例であることを示す。
【００４１】
ステップＳ１１において、いままで記録した時間ｔＰＤＲおよびｔＰＤＦと、対応する信号Ｖｒｅｆとをグラフにプロットする。横軸に時間を、縦軸に電圧を設定し、（ｔＰＤＲ，Ｖｒｅｆ）および（ｔＰＤＦ，Ｖｒｅｆ）をそれぞれ座標とする位置に点を打ち、時間的に線で結ぶと、その線は、測定しようとするジッタノイズに相当する波形を表すこととなる。
【００４２】
以上のようにあらかじめノイズ測定回路３を半導体装置１に内蔵させておき、外部からノイズ測定回路３を制御してノイズを推定することが可能となるため、半導体装置を開封する必要がない。また、自動配置配線により配線されるためにノイズを測定したい場所が半導体チップのどの部分に位置しているか判らない場合であってもノイズを推定することが可能である。したがって、半導体基板に近い下層の金属配線であっても推定できる。さらに、ノイズ測定の測定精度を外部から設定できるため、解析内容に合わせて自由に推定することが可能である。また、ノイズ測定回路３を複数個チップ内に内蔵することにより、チップ内での位置によるノイズ波形の変化を推定することもできる。また、ノイズ測定回路３を半導体装置１に内蔵することによって、測定時のノイズ発生源の配線の形状を変えることなく推定するため、測定時の寄生素子である、抵抗、インダクタンス、容量を発生することなくノイズの推定が可能である。
【００４３】
なお、以上の説明では、ジッタノイズの最初の１振幅のみを推定するものであるが、時間ｔＤＡＴＡを時間的に後ろにずらして同様の計測および記録を繰り返せば、ジッタノイズの波形の全容を推定することが可能である。このときの時間ｔＤＡＴＡは、信号Ｖｒｅｆが測定する電源Ｖｄｄの電位にあるときの時間ｔＰＤＲ、ｔＰＤＦを測定することで、おおよその目安をつけることができる。すなわち測定したい周期の半周期前から測定したい周期の直前（セットアップ／ホールド等のマージンをとる必要はある）までの間に設定すればよい。波形の全容を推定することで、ジッタノイズの収束までの波形を知ることができる。
【００４４】
また、以上の説明では、基準となる電圧の±１Ｖの範囲でしか推定していないが、信号Ｖｒｅｆの電圧の設定範囲をジッタノイズの振幅から設定することも可能である。すなわち、信号Ｖｒｅｆを電圧の高い方に変化させていき、ジッタノイズによって出力Ｖｃｏに変化が無くなれば、その信号Ｖｒｅｆの電位がジッタノイズの＋方向の振幅の最大である。また、信号Ｖｒｅｆを電圧の低い方に変化させていき出力Ｖｃｏに変化が無くなれば、その信号Ｖｒｅｆの電位がジッタノイズの−方向の振幅の最大である。さらに、信号Ｖｒｅｆのレベルの増減を０．１Ｖより小さい、例えば０.０５Ｖずつ変化させて計測すれば、より高精度にノイズ波形を推定することが可能となる。
【００４５】
なお、ジッタノイズの測定対象となる配線は、電源Ｖｄｄに限らずＧｎｄでも同様に推定することが可能である。その場合は、信号Ｖｒｅｆの初期値をＧｎｄにするだけで良く、他に測定方法を変更する必要はない。また、電源以外の一定の電位を持つ信号線に関しても同様にして推定することが可能である。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施例に係るノイズ測定システムの構成を示すブロック図である。
【図２】本発明の実施例に係るノイズ測定回路の構成を示すブロック図である。
【図３】本発明の実施例に係るノイズ測定の処理を示すフローチャートである。
【図４】本発明の実施例に係るノイズ測定システムによって出力されるノイズ波形を模式的に示す図である。
【図５】本発明の実施例に係るノイズ測定システムによって出力されるノイズ波形を模式的に示す他の図である。
【符号の説明】
【００４７】
１  半導体装置
２  計測器
３  ノイズ測定回路
４  出力ラッチ回路
５  出力ドライバ回路
６  比較回路
７、８  ラッチ回路
【図１】
2006214987.tif 000003
【図２】
2006214987.tif 000004
【図３】
2006214987.tif 000005
【図４】
2006214987.tif 000006
【図５】
2006214987.tif 000007