(57)【要約】【課題】単純な構造のメモリを含む半導体装置を提供して、安価な半導体装置、その作製方法及びその駆動方法の提供を課題とする。【解決手段】有機化合物を含む層を誘電体として有するメモリとし、一対の電極に電圧を印加することによって、一対の電極間に急峻な体積変化（気泡発生など）を伴う状態変化を生じさせる。この状態変化に基づく作用力によって、一対の電極間での短絡を助長させることを特徴とする。具体的には、前記記憶素子に気泡発生領域を設け、前記第１の導電層と前記第２の導電層との間に気泡を発生させる。【選択図】図１
2006310831.tif 000002
【特許請求の範囲】
【請求項１】
記憶素子を複数備え、
前記記憶素子は、第１の導電層と、有機化合物を含む層と、第２の導電層との積層構造からなり、
前記記憶素子は、気泡発生領域を有することを特徴とする半導体装置。
【請求項２】
記憶素子を複数備え、
前記記憶素子は、第１の導電層と、有機化合物を含む層と、第２の導電層との積層構造からなり、
前記記憶素子は、気泡発生領域を有し、前記気泡発生領域は、少なくとも第１の導電層の一部を含むことを特徴とする半導体装置。
【請求項３】
記憶素子を複数備え、
前記記憶素子は、第１の導電層と、有機化合物を含む層と、第２の導電層との積層構造からなり、
前記記憶素子は、気泡発生領域を有し、前記気泡発生領域は、少なくとも前記有機化合物を含む層の一部を含むことを特徴とする半導体装置。
【請求項４】
記憶素子を複数備え、
前記記憶素子は、第１の導電層と、有機化合物を含む層と、第２の導電層との積層構造からなり、
前記記憶素子は、気泡発生領域を有し、前記気泡発生領域は、少なくとも第２の導電層の一部を含むことを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか一において、前記第１の導電層と前記第２の導電層との間に電圧を印加して前記気泡発生領域から前記第１の導電層と前記第２の導電層とに気泡を発生させ、気泡の発生に基づく圧力によって、前記第１の導電層と前記第２の導電層とを短絡させて記憶素子の書き込みを行うことを助長することを特徴とする半導体装置。
【請求項６】
請求項１乃至４のいずれか一において、前記第１の導電層と前記第２の導電層との間に発生する熱によって前記気泡発生領域から前記第１の導電層と前記第２の導電層との間に気泡を発生させ、気泡の発生に基づく圧力によって、前記第１の導電層と前記第２の導電層との間隔を部分的に変位させて記憶素子にデータの書き込みを行うことを助長することを特徴とする半導体装置。
【請求項７】
請求項１乃至６のいずれか一において、前記有機化合物を含む層は、ガラス転移温度が５０℃以上２００℃以下である有機化合物を含むことを特徴とする半導体装置。
【請求項８】
請求項１乃至７のいずれか一において、前記半導体装置は、さらに第１の方向に延びた複数のビット線と前記第１の方向と垂直な第２の方向に延びた複数のワード線とを有し、
前記第１の導電層は、前記ビット線と電気的に接続し、前記第２の導電層は、前記ワード線と電気的に接続することを特徴とする半導体装置。
【請求項９】
第１の方向に延びた複数のビット線と、前記第１の方向と垂直な第２の方向に延びた複数のワード線と、記憶素子とを有し、
前記記憶素子は、前記ビット線を構成する第１の導電層と、有機化合物を含む層と、前記ワード線を構成する第２の導電層との積層構造からなり、
前記有機化合物を含む層は、ガラス転移温度が５０℃以上２００℃以下である有機化合物を含むことを特徴とする半導体装置。
【請求項１０】
第１の方向に延びた複数のビット線と、前記第１の方向と垂直な第２の方向に延びた複数のワード線と、記憶素子とを有し、
前記記憶素子は、前記ビット線を構成する第１の導電層と、有機化合物を含む層と、前記ワード線を構成する第２の導電層との積層構造からなり、
前記記憶素子は、第１の導電層と第２の導電層との間に少なくとも一つの気泡を有することを特徴とする半導体装置。
【請求項１１】
請求項１０において、前記気泡は、前記第１の導電層の一部と前記第２の導電層の一部と重なっており、
前記第１の導電層の一部と前記第２の導電層の一部との間隔は、他の部分より大きいことを特徴とする半導体装置。
【請求項１２】
第１の導電層と、有機化合物を含む層と、第２の導電層との積層を有する記憶素子に電圧を印加し、
前記第１の導電層と前記第２の導電層との間に気泡を発生させ、
気泡の発生に基づく圧力によって、前記第１の導電層と前記第２の導電層とを短絡させて記憶素子の書き込みを行うことを助長することを特徴とする半導体装置の駆動方法。
【請求項１３】
第１の導電層と、有機化合物を含む層と、第２の導電層との積層を有する記憶素子に電圧を印加し、記憶素子に熱を発生させ、
記憶素子に発生する熱によって前記第１の導電層と前記第２の導電層との間に気泡を発生させ、
気泡の発生に基づく圧力によって、前記第１の導電層と前記第２の導電層との間隔を変位させて記憶素子の書き込みを行うことを助長することを特徴とする半導体装置の駆動方法。
【請求項１４】
請求項１２または請求項１３において、前記有機化合物を含む層は、ガラス転移温度が５０℃〜２００℃である有機化合物を含むことを特徴とする半導体装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データの記憶やデータの送受信が可能な半導体装置、その作製方法、及びその駆動方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、電磁波又は電波を利用して、非接触でデータを送受信する半導体装置の開発が進められており、これらの半導体装置は、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）タグ、無線タグ、電子タグ、トランスポンダ等と呼ばれる。現在実用化されている半導体装置は、半導体基板を用いた回路（ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）チップとも呼ばれる）とアンテナとを有するものが殆どであり、当該ＩＣチップにはメモリや制御回路が作り込まれている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
非接触でデータの送受信が可能な半導体装置は、鉄道乗車カードや電子マネーカードなどの一部では普及しているが、さらなる普及のためには、安価な半導体装置を提供することが急務の課題であった。上記の実情を鑑み、本発明は、単純な構造のメモリを含む半導体装置を提供して、安価な半導体装置及びその作製方法の提供を課題とする。
【課題を解決するための手段】
【０００５】
本発明は、有機化合物を含む層を誘電体として有するメモリとし、一対の電極間に電圧を印加することによって、一対の電極間に急峻な体積変化（気泡発生など）を伴う状態変化を生じさせる。この状態変化に基づく作用力によって、一対の電極間での短絡を助長させることを特徴とする。
【０００６】
本明細書で開示する発明の構成は、第１の方向に延びた複数のビット線と、前記第１の方向と垂直な第２の方向に延びた複数のワード線と、記憶素子とを有し、前記記憶素子は、前記ビット線を構成する第１の導電層と、有機化合物を含む層と、前記ワード線を構成する第２の導電層との積層構造からなり、前記記憶素子は、気泡発生領域を有し、前記第１の導電層と前記第２の導電層との間に気泡を発生させることを特徴とする半導体装置である。
【０００７】
なお、気泡発生領域は、記憶素子を構成する第１の導電層の一部、有機化合物を含む層の一部、または第２の導電層の一部とすればよい。例えば、有機メモリの第１の導電層材料として、熱で気泡が発生しやすい導電材料を用いればよい。また、第１の導電層に窒素やアルゴンなどの不活性元素をドーピングしてもよい。スパッタ法を用いて第１の導電層を形成する際に、窒素やアルゴンなどの不活性元素を含む雰囲気中で成膜し、第１の導電層内に不活性元素を含ませてもよい。
【０００８】
また、有機化合物を含む層の一部を気泡発生領域とする場合、有機メモリの誘電体として、一対の電極間に電圧を印加することで生じるジュール熱などにより気泡が発生しやすい材料を用いればよい。例えば、電子が供給されると分解してガスが発生する有機物、代表的にはカルボン酸塩（安息香酸アンモニウム、テトラブチルアンモニウムアセテートなど）を用いることができる。また、塗布法を用いて有機化合物を含む層を形成した場合、塗布工程で気化しやすい溶媒を用いるため、一対の電極間に電圧を印加することで生じるジュール熱などにより気泡が発生しやすくなる。
【０００９】
また、有機化合物を含む層の溶融時の流動性が大きくなれば気泡が発生しやすくなる。従って、有機化合物を含む層には、電圧印加時に溶融しやすくなるようにガラス転移温度の低い材料を用いることが望ましく、本発明の他の構成は、第１の方向に延びた複数のビット線と、前記第１の方向と垂直な第２の方向に延びた複数のワード線と、記憶素子とを有し、前記記憶素子は、前記ビット線を構成する第１の導電層と、有機化合物を含む層と、前記ワード線を構成する第２の導電層との積層構造からなり、前記有機化合物を含む層は、ガラス転移温度が５０℃以上２００℃以下、好ましくは５０℃以上１００℃以下である有機化合物を含むことを特徴とする半導体装置である。有機化合物のガラス転移温度が５０℃未満であれば、有機メモリの初期特性が不安定となりやすく、外部（メモリの周辺に設けられる集積回路、ＩＣ、パネル、バッテリーなど）からの発熱の影響を受ける恐れがある。また、有機化合物のガラス転移温度が２００℃よりも高い場合、高い電圧値または長い時間で電圧を印加しなければ、溶融しにくいため、流動性が小さく、気泡が発生しにくくなる。
【００１０】
また、蒸着法を用いて有機化合物を含む層を形成する際に、窒素やアルゴンなどの不活性元素を含む雰囲気中で成膜し、窒素やアルゴンなどの不活性元素を層内に含ませてもよい。特に、蒸着法で形成された有機化合物を含む層は、ガラス転移温度が２００℃以下と低く、１００℃〜３００℃の加熱温度で液化や、気化させることができる。
【００１１】
また、有機メモリの第２の導電層材料として、熱で気泡が発生しやすい導電材料を用いてもよい。蒸着法を用いて第２の導電層を形成する際に、窒素やアルゴンなどの不活性元素を含む雰囲気中で成膜し、第２の導電層内に不活性元素を含ませてもよい。
【００１２】
また、上記各構成において、前記半導体装置は、前記第１の導電層と前記第２の導電層との間に電圧を印加して前記気泡発生領域から気泡を発生させ、気泡の発生に基づく圧力によって、前記第１の導電層と前記第２の導電層とを短絡させて記憶素子にデータの書き込みを行うことを助長することを特徴の一つとしている。気泡の発生に基づく圧力によって、前記第１の導電層と前記第２の導電層との間隔に部分的にバラツキを生じさせ、他の領域よりも間隔が狭くなった箇所に電圧がより集中することとなるため、短絡が生じやすくなる。また、電圧を印加して発生した気泡が集合した場合、その集合した領域には、電圧がかかりにくくなることも短絡を助長させる原因の一つである。
【００１３】
また、上記各構成において、前記半導体装置は、前記第１の導電層と前記第２の導電層との間に発生する熱によって前記気泡発生領域から気泡を発生させ、気泡の発生に基づく圧力によって、前記第１の導電層と前記第２の導電層との間隔を部分的に変位させて記憶素子の書き込みを行うことを助長することを特徴の一つとしている。
【００１４】
また、電圧の印加時に起こる体積収縮等のため、微小な気泡（１μｍ〜１０μｍ）が形成される。この気泡を通じて有機化合物を含む層の上下の金属配線を短絡させてもよい。
【００１５】
また、電圧の印加前に予め気泡を形成しておき、この気泡を通じて上下の金属配線を短絡させてもよく、本発明の他の構成は、第１の方向に延びた複数のビット線と、前記第１の方向と垂直な第２の方向に延びた複数のワード線と、記憶素子を備えたメモリセルとを有し、前記記憶素子は、前記ビット線を構成する第１の導電層と、有機化合物を含む層と、前記ワード線を構成する第２の導電層との積層構造からなり、前記記憶素子は、第１の導電層と第２の導電層との間に気泡を有することを特徴とする半導体装置である。
【００１６】
電圧の印加前に予め気泡を形成しておけば、電圧の印加時に前記第１の導電層と前記第２の導電層との間に発生する熱によって、さらに気泡を発生させ、気泡の発生に基づく圧力によって、前記第１の導電層と前記第２の導電層との間隔を変位させて記憶素子の書き込みを行うことを助長することができる。
【００１７】
上記構成において、前記気泡は、前記第１の導電層の一部と前記第２の導電層の一部と重なっており、前記第１の導電層の一部と前記第２の導電層の一部との間隔は、他の部分より大きいことを特徴とする半導体装置である。
【００１８】
本発明の一つの特徴は第１の導電層と、有機化合物を含む層と、第２の導電層との積層を有する記憶素子に電圧を印加し、前記第１の導電層と前記第２の導電層との間に気泡を発生させ、気泡の発生に基づく圧力によって、前記第１の導電層と前記第２の導電層とを短絡させて記憶素子の書き込みを行うことを助長することを特徴とする半導体装置の駆動方法である。
【００１９】
本発明の一つの特徴は第１の導電層と、有機化合物を含む層と、第２の導電層との積層を有する記憶素子に電圧を印加し、記憶素子に熱を発生させ、記憶素子に発生する熱によって前記第１の導電層と前記第２の導電層との間に気泡を発生させ、気泡の発生に基づく圧力によって、前記第１の導電層と前記第２の導電層との間隔を変位させて記憶素子の書き込みを行うことを助長することを特徴とする半導体装置の駆動方法である。
【００２０】
上記各構成において、前記有機化合物を含む層は、ガラス転移温度が５０℃〜２００℃である有機化合物を含むことを特徴とする半導体装置の駆動方法である。
【発明の効果】
【００２１】
本発明により、単純な構造のメモリを含む半導体装置を提供し、安価な半導体装置を提供することができる。また、本発明により低消費電力でメモリセルへの書き込みを行うことが可能である。
【発明を実施するための最良の形態】
【００２２】
本発明の実施形態について、以下に図面を参照して説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細をさまざまに変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００２３】
（実施の形態１）
図１は、本発明の半導体装置の一例、具体的には、有機化合物層を含んだ記憶素子（以下、有機メモリとも記す）の断面図である。
【００２４】
図１（Ａ）中、絶縁表面を有する基板１０上に設けられた２つの記憶素子の断面図を示している。図１（Ａ）は、書き込み前の様子を示している。
【００２５】
絶縁表面を有する基板１０上には、第１の記憶素子のビット線を構成する第１の導電層１１ａ、第２の記憶素子のビット線を構成する第１の導電層１１ｂが設けられている。第１の導電層１１ａ、１１ｂとしては、熱で気泡が発生しやすい導電材料を用いればよい。
【００２６】
また、第１の導電層の周縁部を覆うように絶縁物１２を設ける。絶縁物１２は隣合う記憶素子との境界に配置され、第１の導電層１１ａ、１１ｂの周縁を囲むように覆っている。絶縁物１２としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する無機材料等の単層構造またはこれらの積層構造を用いることができる。他にも、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ等の有機材料等により、単層又は積層構造で絶縁物１２を形成する。また、無機材料と有機材料を積層させて設けてもよい。
【００２７】
また、第２の導電層１４は、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等から選ばれた一種の元素または当該元素を複数含む合金からなる単層または積層構造を用いることができる。なお、第２の導電層１４は、一対の電極間へ電圧印加を行った時に発生した気泡が通過しない材料とすることが好ましい。
【００２８】
また、第１の導電層１１ａ、１１ｂと第２の導電層１４の間には有機化合物を含む層（第１の記憶素子の有機化合物を含む層１３ａと、第２の記憶素子の有機化合物を含む層１３ｂ）を設けている。有機化合物を含む層１３ａ、１３ｂは、導電性を有する有機化合物材料からなる層を単層または積層構造で設ける。導電性を有する有機化合物材料の具体例としては、キャリア輸送性を有する材料を用いることができる。有機化合物を含む層１３ａ、１３ｂは、熱により気泡が発生しやすい材料を用いればよい。
【００２９】
これら２つの記憶素子の一方、即ち第１の記憶素子に電圧を印加してデータの書き込みを行った後の断面図を図１（Ｂ）に示す。
【００３０】
第１の記憶素子の第１の導電層１１ａと第２の導電層１４とに、ある一定の電圧値を越える電圧を印加すると、ジュール熱などによって有機化合物を含む層１３ａが溶融し、流動化しやすくなる。また、電圧の印加によるジュール熱によって気泡１６が発生、または電圧印加に伴う衝撃による層間の界面付近の一部剥離が生じ、気泡１６や一部剥離の発生に基づく圧力によって、第１の導電層１１ａと第２の導電層１４との間隔にバラツキが生じる。そして、他の領域よりも間隔が狭くなった箇所に電圧がより集中することとなるため、短絡箇所１５が形成される。また、電圧印加に伴う衝撃により、第１の導電層が変形し、部分的に隆起する場合もあり、隆起部の周辺に気泡や一部剥離が生じることもある。
【００３１】
こうして、第１の記憶素子の導電性が変化するので、初期状態と導電性変化後とに対応した２つの値を記憶させることができる。
【００３２】
また、記憶素子に気泡発生領域を設けるいくつかの例を以下に示す。
【００３３】
記憶素子を形成する際、蒸着法で雰囲気に不活性ガスなどを含ませて成膜し、記憶素子の有機化合物を含む層２３ａを形成する。第１の導電層２１ａと第２の導電層２４ａとに電圧を印加して、主に有機化合物を含む層２３ａから層内の様々なガス成分が集合して気泡２６を形成している様子を図２（Ａ）に示す。この場合、記憶素子の気泡発生領域は、有機化合物を含む層２３ａの第１の導電層２１ａと第２の導電層２４ａに挟まれた部分と言える。なお、絶縁表面を有する基板２０上に第１の導電層２１ａは形成され、第１の導電層２１ａの周縁部は隔壁２２で覆われている。
【００３４】
また、他の一例として、記憶素子を形成する際、スパッタ法で雰囲気に不活性ガスなどを含ませて成膜し、記憶素子の第１の導電層２１ｂを形成する。第１の導電層２１ｂと第２の導電層２４ｂとの間に電圧を印加して、主に第１の導電層２１ｂから様々なガス成分が集合して気泡２６を形成している様子を図２（Ｂ）に示す。この場合、記憶素子の気泡発生領域は、第１の導電層２１ｂと言える。
【００３５】
また、他の一例として、記憶素子を形成する際、スパッタ法で雰囲気に不活性ガスなどを含ませて成膜し、記憶素子の第１の導電層２１ｃを形成し、蒸着法で雰囲気に不活性ガスなどを含ませて成膜し、記憶素子の第２の導電層２４ｃを形成する。第１の導電層２１ｃと第２の導電層２４ｃとの間に電圧を印加して、第１の導電層２１ｃ及び第２の導電層２４ｃから様々なガス成分が集合して気泡２６を形成している様子を図２（Ｃ）に示す。この場合、記憶素子の気泡発生領域は、第１の導電層２１ｃと第２の導電層２４ｃの両方と言える。
【００３６】
また、上記３つの例に限定されず、記憶素子に気泡発生領域を設けることができる。
【００３７】
また、図３に有機メモリ（２ｍｍ×２ｍｍ四方のサイズ）の一対の電極間に電圧を印加して、実際に一対の電極間に気泡が形成された箇所の断面ＴＥＭ写真を示す。図３には、直径７μｍ〜８μｍのサイズの気泡が形成され、第２の導電層が押し上げられた箇所と、有機化合物を含む層の膜厚が減少している箇所とを観察することができる。電圧印加前は均一な膜厚であった有機化合物を含む層が電圧印加後で大きく変化しており、一対の電極間隔が変位している。なお、図３には短絡箇所が示されていないが、この有機メモリは、短絡している。
【００３８】
図３に示した有機メモリの積層構造は、第１の導電層として、スパッタ法で得られた膜厚１１０ｎｍの透明導電層を用いた。有機メモリの透明導電層として、ＩＴＯ（酸化インジウムスズ）、またはＩＴＳＯ（ＩＴＯに酸化珪素が２〜１０重量％含まれたターゲットを用いてスパッタリング法で得られる酸化珪素を含む酸化インジウムスズ）を用いる。ＩＴＳＯの他、酸化珪素を含み酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透光性酸化物導電膜（ＩＺＯ）などの透明導電膜を用いても良い。ここでは、この透明導電層は、Ｓｉを微量に含むＩＴＯ（ＩＴＳＯ）を用いている。また、第２の導電層として、蒸着法で得られた膜厚２７０ｎｍのアルミニウム膜を用いている。また、第１の導電層と第２の導電層との間に設ける有機化合物を含む層として、蒸着法で得られた膜厚３５ｎｍのＴＰＤ（４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル）を用いている。なお、ＴＰＤのガラス転移温度Ｔｇは６０℃である。
【００３９】
また、気泡の形成された周辺箇所に対してＸ線マイクロアナライザー（ＥＤＸ）のスペクトル測定を行った。気泡の形成された周辺箇所のＥＤＸ測定位置を図１１に示すＴＥＭ写真の中に示す。図１１に示した位置（６箇所）でのＥＤＸのスペクトル測定の結果を図１２に示す。
【００４０】
ここでのＥＤＸのスペクトル測定は、測定箇所に電子線（２００ｋｅＶ）を照射して出てきた２次Ｘ線を測定している。それぞれのスペクトルでＣｕのピークが見られるが、コロジオン膜をつけているメッシュがＣｕでできているためである。メッシュ部分に電子線を照射しているわけではないが、照射電子線の一部がサンプルに当たった際に散乱され、それがメッシュ部分に当たることでＣｕの特性Ｘ線が観測されたものと見なしている。リファレンスとして示したコロジオン膜に対する第７のスペクトルにもＣｕが観測されていることからも、Ｃｕのピークは本質的でないと判断できる。また、ＣやＧａも現れているスペクトルがあるが、コンタミネーション、ＦＩＢ入射イオンであるため観測される可能性がある。
【００４１】
第１のスペクトルは、ガラス基板に対する測定結果であり、第２のスペクトルは、Ｓｉを微量に含むＩＴＯ（第１の導電層）に対する測定結果であり、第３のスペクトルはＴＰＤに対する測定結果である。また、第５のスペクトルは、アルミニウム（第２の導電層）に対する測定結果であり、第６のスペクトルは、ＦＩＢ加工の際に蒸着したカーボンコート層に対する測定結果であり、第７のスペクトルは、リファレンスとして示したコロジオン膜に対するデータである。
【００４２】
気泡の部分に対する測定結果は、第４のスペクトルであり、示されているスペクトル成分はＣｕとＣである。Ｃｕに関しては上述のようにメッシュによるものである。第４スペクトルのスペクトル成分として検出されたＣは、ＴＰＤにおけるスペクトルにおけるＣのピークよりもかなり小さく、リファレンスのコロジオン膜に対するスペクトルと同程度である。
【００４３】
従って、これらのＴＥＭ観察とＥＤＸ測定の結果から、気泡の部分には、物質が存在しないことを確認できた。
【００４４】
（実施の形態２）
図４（Ａ）に示したのは本発明の記憶装置の一構成例であり、メモリセル４２１がマトリクス状に設けられたメモリセルアレイ４２２、カラムデコーダ４２６ａと読み出し回路４２６ｂとセレクタ４２６ｃを有するビット線駆動回路４２６、ロウデコーダ４２４ａとレベルシフタ４２４ｂを有するワード線駆動回路４２４、書き込み回路等を有し外部と信号のやりとりを行うインターフェース４２３を有している。なお、ここで示す記憶装置４１６の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。
【００４５】
メモリセル４２１は、ワード線Ｗｙ（１≦ｙ≦ｎ）を構成する第１の導電層と、ビット線Ｂｘ（１≦ｘ≦ｍ）を構成する第２の導電層と、有機化合物を含む層とを有する。有機化合物を含む層は、第１の導電層と第２の導電層の間に単層または積層して設けられている。Ｘ方向に延在するワード線Ｗｙと、Ｙ方向に延在するビット線Ｂｘは、互いに交差しており、一つの交差部分で一つの記憶素子を構成している。本明細書では、交差部分を記憶素子と呼び、ワード線とビット線とで囲まれた領域（記憶素子を含む領域）をメモリセルと呼ぶ。また、隣り合う記憶素子との間には、各第１の導電層の周縁を覆うように絶縁材料からなる隔壁が設けられている。
【００４６】
なお、第１の導電層と第２の導電層の材料には導電性の高い元素や化合物等を用いる。望ましくは、熱で気泡が発生しやすい導電材料を用いればよい。例えば、酸素含有量が１７ｗｔ％〜１８ｗｔ％であるＩＴＯターゲットを用いたスパッタ法で、酸素を含む雰囲気中で成膜し、第１の導電層内に１８ｗｔ％以上の酸素を含ませてもよい。酸素を含む雰囲気中に代えて、窒素や、アルゴンなどの不活性元素を含む雰囲気中で成膜し、第１の導電層内に不活性元素を含ませてもよい。
【００４７】
また、第１の導電層と第２の導電層の間に設けられた有機化合物を含む層は、電気的作用により導電性が変化する有機化合物、無機絶縁物、又は有機化合物と無機化合物とが混合してなる層である。
【００４８】
本実施の形態において、メモリセルへのデータの書き込みは電気的作用を加えることによって行う。上記構成を有するメモリセルは電圧印加前後で導電性が変化するので、「初期状態」と「導電性変化後」とに対応した２つの値を記憶させることができる。
【００４９】
第１の導電層と第２の導電層の間に設けられる有機化合物を含む層は、単層で設けてもよいし、複数の層を積層させて設けてもよい。第１の導電層と第２の導電層の間に設けられる有機化合物としては、正孔輸送性が高い有機化合物材料又は電子輸送性が高い有機化合物材料を用いることができる。有機化合物を含む層は、蒸着法、電子ビーム蒸着法、スパッタリング法、ＣＶＤ法等を用いて形成することができる。また、有機化合物と無機化合物とを含む混合層は、各々の材料を同時に成膜することにより形成することができ、抵抗加熱蒸着同士による共蒸着法、電子ビーム蒸着同士による共蒸着法、抵抗加熱蒸着と電子ビーム蒸着による共蒸着法、抵抗加熱蒸着とスパッタリングによる成膜、電子ビーム蒸着とスパッタリングによる成膜など、同種、異種の方法を組み合わせて形成することができる。
【００５０】
正孔輸送性の高い有機化合物材料としては、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：α−ＮＰＤ）や４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）や４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）や４，４’−ビス（Ｎ−（４−（Ｎ，Ｎ−ジ−ｍ−トリルアミノ）フェニル）−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）などの芳香族アミン系（即ち、ベンゼン環−窒素の結合を有する化合物）の化合物やフタロシアニン（略称：Ｈ２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）等のフタロシアニン化合物を用いることができる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質である。
【００５１】
電子輸送性の高い有機化合物材料としては、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料を用いることができる。また、この他、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）等を用いることができる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の電子移動度を有する物質である。
【００５２】
ここで、電圧印加前後での記憶素子の導電性の変化について説明する。
【００５３】
第１の導電層と第２の導電層の間に電圧が印加されると、電流が流れて熱が発生する。第１の導電層と第２の導電層の間に設けられた有機化合物を含む層は、その有機化合物を含む層を構成する材料のガラス転移温度まで温度が上昇すると、流動性を有するようになる。材料の流動性が大きくなれば、第１の導電層と第２の導電層との間隔が変化しやすくなる。
【００５４】
電圧が印加されると、第１の導電層内、または有機化合物を含む層内から気泡が発生することなどによって、一対の電極間に急峻な体積変化を伴う状態変化を生じる。この状態変化に基づく作用力によって、一対の電極間での短絡を助長させる。また、電圧印加に伴う衝撃による層間の界面付近の一部剥離が生じる場合もある。よって、電圧印加前後での記憶素子の導電性が変化する。
【００５５】
この結果、低消費電力でメモリセルへの書き込みを行うことが可能である。
【００５６】
続いて、記憶素子からデータの読み出しを行う際の動作について説明する（図４（Ｂ）参照。）。ここでは、読み出し回路４２６ｂは、抵抗素子４４６とセンスアンプ４４７を含む構成とする。但し、読み出し回路４２６ｂの構成は上記構成に制約されず、どのような構成を有していてもよい。
【００５７】
データの読み出しは、第１の導電層と第２の導電層の間に電圧を印加して、記憶素子の電気抵抗を読み取ることにより行う。例えば、上述したように、電気的作用によりデータの書き込みを行う場合、電気的作用を加えていないときの抵抗値Ｒａ１と、電気的作用を加えて２つの導電膜間をショートしたときの抵抗値Ｒｂ１は、Ｒａ１＞Ｒｂ１を満たす。このような抵抗値の相違を電気的に読み取ることにより、データの読み出しを行う。
【００５８】
例えば、複数のメモリセルを含むメモリセルアレイ４２２から、ｘ列目ｙ行目に配置された一つのメモリセル４２１のデータの読み出しを行う場合、まず、ロウデコーダ４２４ａ、カラムデコーダ４２６ａ、セレクタ４２６ｃにより、ｘ列目のビット線Ｂｘと、ｙ行目のワード線Ｗｙを選択する。そうすると、メモリセル４２１が含む絶縁層と、抵抗素子４４６とは、直列に接続された状態となる。このように、直列に接続された２つの抵抗素子の両端に電圧が印加されると、ノードαの電位は、記憶素子（有機化合物を含む層）の抵抗値Ｒａ又はＲｂに従って、抵抗分割された電位となる。そして、ノードαの電位は、センスアンプ４４７に供給され、当該センスアンプ４４７において、「０」と「１」のどちらの情報を有しているかを判別される。その後、センスアンプ４４７において判別された「０」と「１」の情報を含む信号が外部に供給される。
【００５９】
上記の方法によると、記憶素子の電気抵抗の状態は、抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。しかしながら、電流値を比較する方法でもよい。これは、例えば、第１の導電層と第２の導電層の間に電気的作用を加えていないときの電流値Ｉａ１と、電気的作用を加えて２つの導電膜間をショートしたときの抵抗値Ｉｂ１は、Ｉａ１＜Ｉｂ１を満たすことを利用するものである。
【００６０】
上記構成を有する記憶素子および当該記憶素子を備えた半導体装置は、不揮発性メモリであるため、データを保持するための電池を内蔵する必要がなく、小型、薄型、軽量の半導体装置の提供することができる。
【００６１】
なお、本実施の形態では、記憶回路の構成が単純であるパッシブマトリクス型の記憶素子および当該記憶素子を備えた半導体装置を例に挙げて説明を行ったが、アクティブマトリクス型の記憶回路を有する場合であっても、同様にデータの書き込みまたは読み出しを行うことができる。
【００６２】
また、本実施の形態は、実施の形態１と自由に組み合わせることが可能である。
【００６３】
（実施の形態３）
本実施の形態では、上記実施の形態２とは異なる構成を有する記憶装置について説明する。具体的には、記憶装置の構成がアクティブマトリクス型の場合に関して示す。
【００６４】
図５（Ａ）に示したのは本実施の形態で示す記憶装置の一構成例であり、メモリセル５２１がマトリクス状に設けられたメモリセルアレイ５２２、カラムデコーダ５２６ａと読み出し回路５２６ｂとセレクタ５２６ｃを有するビット線駆動回路５２６、ロウデコーダ５２４ａとレベルシフタ５２４ｂを有するワード線駆動回路５２４、書き込み回路等を有し外部とのやりとりを行うインターフェース５２３を有している。なお、ここで示す記憶装置５１６の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。
【００６５】
メモリセル５２１は、ワード線Ｗｙ（１≦ｙ≦ｎ）を構成する第１の配線と、ビット線Ｂｘ（１≦ｘ≦ｍ）を構成する第２の配線と、トランジスタ５４０と、記憶素子５４１と、メモリセル５２１とを有する。記憶素子５４１は、一対の導電層の間に、絶縁層（有機化合物を含む層）が挟まれた構造を有する。
【００６６】
図５（Ａ）のブロック図に対応するメモリセルアレイ５２２の上面図を図５（Ｂ）に示す。
【００６７】
メモリセルアレイ５２２は、第１の方向に延びた第１の配線５０５ａ、５０５ｂと、第１の方向と垂直な第２の方向に延びた第２の配線５０２とがマトリクス状に設けられている。また、第１の配線はトランジスタ５４０ａ及びトランジスタ５４０ｂのソース電極又はドレイン電極に接続されており、第２の配線はトランジスタ５４０ａ及びトランジスタ５４０ｂのゲート電極に接続されている。さらに、第１の配線と接続されていないトランジスタ５４０ａ及びトランジスタ５４０ｂのソース電極またはドレイン電極に、それぞれ第１の導電層５０６ａ及び第１の導電層５０６ｂが接続され、それぞれ第１の導電層５０６ａ及び第１の導電層５０６ｂと有機化合物を含む層５１２と第２の導電層５１３との積層構造によって記憶素子５４１ａ、記憶素子５４１ｂが設けられている。隣接する各々のメモリセル５２１の間に隔壁（絶縁層）５０７を設けて、第１の導電層と隔壁５０７上に有機化合物を含む層５１２および第２の導電層５１３を積層して設けている。
【００６８】
また、第２の導電層５１３上に保護層５１４を有している。また、トランジスタ５４０ａ、トランジスタ５４０ｂとして、薄膜トランジスタ（ＴＦＴ）を用いている。図５（Ｂ）中の鎖線Ａ−Ｂで切断した断面図を図６に示す。なお、図６において、図５（Ａ）や図５（Ｂ）と同一の箇所には同一の符号を用いることとする。
【００６９】
図６の記憶装置は、絶縁表面を有する基板５００上に設けられており、第１の下地絶縁層５０１ａ、第２の下地絶縁層５０１ｂ、ゲート絶縁層５０８、第１の層間絶縁層５０９、第２の層間絶縁層５１１が設けられている。また、基板５００上にトランジスタ５４０ａを構成する半導体層５０４ａ、ゲート電極層５０２ａ、ソース電極層又はドレイン電極層を兼ねる配線５０５ａを有している。また、基板５００上にトランジスタ５４０ｂを構成する半導体層５０４ｂ、ゲート電極層５０２ｂ、ソース電極層又はドレイン電極層を兼ねる配線５０５ｂを有している。
【００７０】
なお、ここではトップゲート型ＴＦＴの例として説明したが、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型（逆スタガ型）ＴＦＴや順スタガ型ＴＦＴに適用することが可能である。また、シングルゲート構造のトランジスタに限定されず、複数のチャネル形成領域を有するマルチゲート型トランジスタ、例えばダブルゲート型トランジスタとしてもよい。
【００７１】
また、本発明は図６のＴＦＴ構造に限定されず、必要があればチャネル形成領域とドレイン領域（またはソース領域）との間にＬＤＤ領域を有する低濃度ドレイン（ＬＤＤ：Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造としてもよい。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。さらにゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Ｇａｔｅ−ｄｒａｉｎ  Ｏｖｅｒｌａｐｐｅｄ  ＬＤＤ）構造としてもよい。
【００７２】
また、ここでは、トランジスタ５４０ａ、５４０ｂとして、ガラス基板上に設けた薄膜トランジスタの例を示したが、特に限定されず、トランジスタ５４０ａ、５４０ｂとして、Ｓｉ等の半導体基板上に形成された電界効果トランジスタ（ＦＥＴ）を用いることもできる。また、基板としてＳＯＩ基板を用いて、その上に素子形成層を設けてもよい。この場合、ＳＯＩ基板はウェハの貼り合わせによる方法や酸素イオンをＳｉ基板内に打ち込むことにより内部に絶縁層を形成するＳＩＭＯＸと呼ばれる方法を用いて形成すればよい。
【００７３】
また、本実施の形態は、実施の形態２と同様にデータの書き込みまたは読み出しを行うことができる。
【００７４】
ここで、アクティブマトリクス型デバイスの場合において、電気的作用により記憶素子部のデータを読み出す場合に関して図７（Ａ）、図７（Ｂ）に具体例を挙げて説明する。
【００７５】
ここでは、図７（Ｂ）に示す構成とした場合の例に説明する。読み出し回路５２６ｂは、抵抗素子とセンスアンプ５４７を含む構成とする。但し、読み出し回路５２６ｂの構成は上記構成に制約されず、どのような構成を有していてもよい。
【００７６】
データの読み出しは、第１の導電層と第２の導電層の間に電圧を印加して、記憶素子の電気抵抗を読み取ることにより行う。例えば、上述したように、電気的作用によりデータの書き込みを行う場合、電気的作用を加えていないときの抵抗値Ｒａ１と、電気的作用を加えて２つの導電膜間をショートしたときの抵抗値Ｒｂ１は、Ｒａ１＞Ｒｂ１を満たす。このような抵抗値の相違を電気的に読み取ることにより、データの読み出しを行う。
【００７７】
例えば、複数のメモリセルを含むメモリセルアレイ５２２から、ｘ列目ｙ行目に配置された一つのメモリセル５２１のデータの読み出しを行う場合、まず、ロウデコーダ５２４ａ、カラムデコーダ５２６ａ、セレクタ５２６ｃにより、ｘ列目のビット線Ｂｘと、ｙ行目のワード線Ｗｙを選択する。そうすると、メモリセル５２１が含む絶縁層と、抵抗素子とは、直列に接続された状態となる。このように、直列に接続された２つの抵抗素子の両端に電圧が印加されると、ノードαの電位は、記憶素子（有機化合物を含む層）の抵抗値Ｒａ又はＲｂに従って、抵抗分割された電位となる。そして、ノードαの電位は、センスアンプ５４７に供給され、当該センスアンプ５４７において、「０」と「１」のどちらの情報を有しているかを判別される。その後、センスアンプ５４７において判別された「０」と「１」の情報を含む信号が外部に供給される。
【００７８】
図７（Ａ）は、記憶素子部に「０」のデータの書き込みを行った記憶素子部の電流電圧特性５５１と、「１」のデータの書き込みを行った記憶素子部電流電圧特性５５２と、抵抗素子の電流電圧特性５５３を示しており、ここでは抵抗素子としてトランジスタ５４６を用いた場合を示す。また、データを読み出す際の動作電圧として、第１の導電層５０６ａと第２の導電層５１３の間に３Ｖを印加した場合について説明する。
【００７９】
図７（Ａ）において、「０」のデータの書き込みが行われた記憶素子部を有するメモリセルでは、記憶素子部の電流電圧特性５５１とトランジスタの電流電圧特性５５３との交点５５４が動作点となり、このときのノードαの電位はＶ１（Ｖ）となる。ノードαの電位はセンスアンプ５４７に供給され、当該センスアンプ５４７において、上記メモリセルが記憶するデータは、「０」と判別される。
【００８０】
一方、「１」のデータの書き込みが行われた記憶素子部を有するメモリセルでは、記憶素子部の電流電圧特性５５２とトランジスタの電流電圧特性５５３との交点５５５が動作点となり、このときのノードαの電位はＶ２（Ｖ）（Ｖ１＞Ｖ２）となる。ノードαの電位はセンスアンプ５４７に供給され、当該センスアンプ５４７において、上記メモリセルが記憶するデータは、「１」と判別される。
【００８１】
このように、記憶素子部５４１の抵抗値に従って、抵抗分割された電位を読み取ることによって、メモリセルに記憶されたデータを判別することができる。
【００８２】
また、本実施の形態は、実施の形態１または実施の形態２と自由に組み合わせることが可能である。
【００８３】
（実施の形態４）
本実施の形態では、上記実施の形態で示す記憶装置を有する半導体装置の一例に関して図面を用いて説明する。
【００８４】
本実施の形態で示す半導体装置は、非接触でデータの読み出しと書き込みが可能であることを特徴としており、データの伝送形式は、一対のコイルを対向に配置して相互誘導によって交信を行う電磁結合方式、誘導電磁波によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別されるが、いずれの方式を用いてもよい。また、データの伝送に用いるアンテナは２通りの設け方があり、１つは複数の素子および記憶素子が設けられた基板上にアンテナを設ける場合、もう１つは複数の素子および記憶素子が設けられた基板に端子部を設け、当該端子部に別の基板に設けられたアンテナを接続して設ける場合がある。
【００８５】
ここでは、複数の素子および記憶素子が設けられた基板上にアンテナを設ける場合の半導体装置の一構成例を、図８を用いて説明する。
【００８６】
図８はアクティブマトリクス型で構成される記憶装置を有する半導体装置を示しており、基板３００上にトランジスタ３１０ａ、３１０ｂを有するトランジスタ部３３０、トランジスタ３２０ａ、トランジスタ３２０ｂを有するトランジスタ部３４０、絶縁層３０１ａ、３０１ｂ、３０８、３０９、３１１、３１６，３１４を含む素子形成層３３５が設けられ、素子形成層３３５の上方に記憶素子部３２５とアンテナとして機能する導電層３４３が設けられている。
【００８７】
なお、ここでは素子形成層３３５の上方に記憶素子部３２５またはアンテナとして機能する導電層３４３を設けた場合を示しているが、この構成に限られず記憶素子部３２５またはアンテナとして機能する導電層３４３を、素子形成層３３５の下方や同一の層に設けることも可能である。
【００８８】
記憶素子部３２５は、記憶素子３１５ａ、３１５ｂで構成され、記憶素子３１５ａは第１の導電層３０６ａ上に、隔壁（絶縁層）３０７ａ、隔壁（絶縁層）３０７ｂ、絶縁層３１２及び第２の導電層３１３が積層して構成され、記憶素子３１５ｂは、第１の導電層３０６ｂ上に、隔壁（絶縁層）３０７ｂ、隔壁（絶縁層）３０７ｃ、絶縁層３１２及び第２の導電層３１３が積層して設けられている。また、第２の導電層３１３を覆って保護膜として機能する絶縁層３１４が形成されている。
【００８９】
また、記憶素子３１５ａは、第１の導電層３０６ａを有し、第１の導電層３０６ａはトランジスタ３１０ａのソース電極層又はドレイン電極層に接続されている。また、記憶素子３１５ｂは、第１の導電層３０６ｂを有し、第１の導電層３０６ｂはトランジスタ３１０ｂのソース電極層又はドレイン電極層に接続されている。すなわち、各記憶素子はそれぞれひとつのトランジスタに接続されている。また、絶縁層３１２が第１の導電層３０６ａ、３０６ｂおよび隔壁（絶縁層）３０７ａ、３０７ｂ、３０７ｃを覆うように全面に形成されているが、各メモリセルに選択的に形成されていてもよい。なお、記憶素子３１５ａ、３１５ｂは上記実施の形態で示した材料または作製方法を用いて形成することができる。
【００９０】
また、記憶素子３１５ａにおいて、第１の導電層３０６ａと絶縁層３１２との間、または絶縁層３１２と第２の導電層３１３との間に整流性を有する素子を設けてもよい。整流性を有する素子も上述した材料を用いることが可能である。なお、記憶素子３１５ｂにおいても同様である。
【００９１】
ここでは、アンテナとして機能する導電層３４２、３４３は第２の導電層３１３と同一の層で形成された導電層３４１上に設けられている。なお、第２の導電層３１３と同一の層でアンテナとして機能する導電層を形成してもよい。
【００９２】
アンテナとして機能する導電層３４３の材料としては、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）等から選ばれた一種の元素または当該元素を複数含む合金等を用いることができる。また、アンテナとして機能する導電層３４３の形成方法は、蒸着、スパッタ、ＣＶＤ法、スクリーン印刷やグラビア印刷等の各種印刷法または液滴吐出法等を用いることができる。
【００９３】
素子形成層３３５に含まれるトランジスタ３１０ａ、３１０ｂ、３１０ｃ、３１０ｄは、ｐチャネル型ＴＦＴ、ｎチャネル型ＴＦＴまたはこれらを組み合わせたＣＭＯＳで設けることができる。また、トランジスタ３１０ａ、３１０ｂ、３１０ｃ、３１０ｄに含まれる半導体層の構造もどのようなものを用いてもよく、例えば不純物領域（ソース領域、ドレイン領域、ＬＤＤ領域を含む）を形成してもよいし、ｐチャネル型またはｎチャネル型のどちらで形成してもよい。また、ゲート電極の側面と接するように絶縁層（サイドウォール）を形成してもよいし、ソース、ドレイン領域とゲート電極の一方または両方にシリサイド層を形成してもよい。シリサイド層の材料としては、ニッケル、タングステン、モリブデン、コバルト、白金等を用いることができる。
【００９４】
また、素子形成層３３５に含まれるトランジスタ３１０ａ、３１０ｂ、３１０ｃ、３１０ｄは、当該トランジスタを構成する半導体層を有機化合物で形成する有機トランジスタで設けてもよい。この場合、基板３００としてプラスチック等の可撓性を有する基板上に、印刷法や液滴吐出法等を用いて有機トランジスタからなる素子形成層３３５を形成することができる。印刷法や液滴吐出法等を用いて形成することによってより低コストで半導体装置を作製することが可能となる。
【００９５】
また、素子形成層３３５、記憶素子３１５ａ、３１５ｂ、アンテナとして機能する導電層３４３は、上述したように蒸着、スパッタ法、ＣＶＤ法、印刷法または液滴吐出法等を用いて形成することができる。なお、各場所によって異なる方法を用いて形成してもかまわない。例えば、高速動作が必要とされるトランジスタは基板上にＳｉ等からなる半導体層を形成した後に熱処理により結晶化させて設け、その後、素子形成層の上方にスイッチング素子として機能するトランジスタを印刷法や液滴吐出法を用いて有機トランジスタとして設けることができる。
【００９６】
なお、トランジスタに接続するセンサを設けてもよい。センサとしては、温度、湿度、照度、ガス（気体）、重力、圧力、音（振動）、加速度、その他の特性を物理的又は化学的手段により検出する素子が挙げられる。センサは、代表的には抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの半導体素子で形成される。
【００９７】
また、剥離技術を用いて可撓性を有する基板への転写を行ってもよい。その場合、ガラス基板などの第１の基板上に剥離層または分離層を設けた後、ＴＦＴおよびメモリを作製する。そして、剥離層の層内または界面において剥離を生じさせる、或いは分離層を除去して第１の基板からＴＦＴおよびメモリを剥離させる。そして、剥離したＴＦＴおよびメモリを可撓性を有する基板である第２の基板に転写すればよい。
【００９８】
また、本実施の形態は、実施の形態１、実施の形態２、または実施の形態３と自由に組み合わせることが可能である。
【００９９】
（実施の形態５）
本実施形態の半導体装置の構成について、図９Ａを参照して説明する。図９Ａに示すように、本発明の半導体装置６２０は、非接触でデータを交信する機能を有し、電源回路６１１、クロック発生回路６１２、データ復調／変調回路６１３、他の回路を制御する制御回路６１４、インターフェイス回路６１５、記憶回路６１６、データバス６１７、アンテナ（アンテナコイル）６１８、センサ６２１、センサ回路６２２を有する。
【０１００】
電源回路６１１は、アンテナ６１８から入力された交流信号を基に、半導体装置６２０の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路６１２は、アンテナ６１８から入力された交流信号を基に、半導体装置６２０の内部の各回路に供給する各種クロック信号を生成する回路である。データ復調／変調回路６１３は、リーダライタ６１９と交信するデータを復調／変調する機能を有する。制御回路６１４は、記憶回路６１６を制御する機能を有する。アンテナ６１８は、電磁波或いは電波の送受信を行う機能を有する。リーダライタ６１９は、半導体装置との交信、制御及びそのデータに関する処理を制御する。なお、半導体装置は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。
【０１０１】
記憶回路６１６は、外部からの電気的作用または光が照射されることにより変化する絶縁層が一対の導電層間に挟まれた記憶素子を有することを特徴とする。なお、記憶回路６１６は、一対の導電層間に絶縁層が挟まれた記憶素子のみを有していてもよいし、他の構成の記憶回路を有していてもよい。他の構成の記憶回路とは、例えば、ＤＲＡＭ、ＳＲＡＭ、マスクＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ及びフラッシュメモリから選択される１つ又は複数に相当する。
【０１０２】
センサ６２３ａは抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの半導体素子で形成される。センサ回路６２３ｂはインピーダンス、リアクタンス、インダクタンス、電圧又は電流の変化を検出し、アナログ／デジタル変換（Ａ／Ｄ変換）して制御回路６１４に信号を出力する。
【０１０３】
次に、本発明の半導体装置を実装した電子機器の一態様について図面を参照して説明する。ここで例示する電子機器は携帯電話機であり、筐体７００、７０６、パネル７０１、ハウジング７０２、プリント配線基板７０３、操作ボタン７０４、バッテリ７０５を有する（図９（Ｂ）参照）。パネル７０１はハウジング７０２に脱着自在に組み込まれ、ハウジング７０２はプリント配線基板７０３に嵌着される。ハウジング７０２はパネル７０１が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板７０３には、パッケージングされた複数の半導体装置が実装されており、このうちの１つとして、本発明の半導体装置を用いることができる。プリント配線基板７０３に実装される複数の半導体装置は、コントローラ、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、メモリ、電源回路、音声処理回路、送受信回路等のいずれかの機能を有する。
【０１０４】
パネル７０１は、接続フィルム７０８を介して、プリント配線基板７０３に固定して接続される。上記のパネル７０１、ハウジング７０２、プリント配線基板７０３は、操作ボタン７０４やバッテリ７０５と共に、筐体７００、７０６の内部に収納される。パネル７０１が含む画素領域７０９は、筐体７００に設けられた開口窓から視認できるように配置されている。
【０１０５】
上記の通り、本発明の半導体装置は、小型、薄型、軽量であることを特徴としており、上記特徴により、電子機器の筐体７００、７０６内部の限られた空間を有効に利用することができる。
【０１０６】
また、本発明の半導体装置は、外部からの電気的作用により変化する絶縁層（即ち、一対の電極間に挟まれた有機化合物を含む層）が一対の導電層間に挟まれた単純な構造の記憶素子を有するため、安価な半導体装置を用いた電子機器を提供することができる。また、本発明の半導体装置は高集積化が容易なため、大容量の記憶回路を有する半導体装置を用いた電子機器を提供することができる。
【０１０７】
なお、筐体７００、７０６は、携帯電話機の外観形状を一例として示したものであり、本実施の形態に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。
【０１０８】
また、本実施の形態は、実施の形態１、実施の形態２、実施の形態３、または実施の形態４と自由に組み合わせることが可能である。
【０１０９】
（実施の形態６）
本発明により無線チップとして機能する半導体装置を形成することができる。無線チップの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１０（Ａ）参照）、包装用容器類（包装紙やボトル等、図１０（Ｃ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図１０（Ｂ）参照）、乗物類（自転車等、図１０（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、電子機器等の商品や荷物の荷札（図１０（Ｅ）、図１０（Ｆ）参照）等の物品に設けて使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。
【０１１０】
本発明の半導体装置９１０は、プリント基板に実装したり、表面に貼ったり、埋め込んだりして、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明の半導体装置９１０は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置９１０を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。
【０１１１】
また、本実施の形態は、実施の形態１、実施の形態２、実施の形態３、実施の形態４、または実施の形態５と自由に組み合わせることが可能である。
【図面の簡単な説明】
【０１１２】
【図１】電圧印加前後での本発明の記憶素子の様子を示す断面図。
【図２】気泡の発生の様子を示す断面図。
【図３】気泡の形成箇所のＴＥＭ写真を示す図。
【図４】パッシブマトリクス型の記憶装置を示す図及び読み出し回路を示す図。
【図５】アクティブマトリクス型の記憶装置を示す図。
【図６】アクティブマトリクス型の記憶装置を示す断面図。
【図７】電流電圧特性を説明する図、及び読み出し回路を示す図。
【図８】本発明の半導体装置の断面図。
【図９】本発明の半導体装置の構成例及びそれを有する電子機器を説明する図。
【図１０】本発明の半導体装置の使用形態について説明する図。
【図１１】気泡の形成箇所の一部拡大図と、ＥＤＸのスペクトル測定を行う箇所を示すＴＥＭ写真図。
【図１２】ＥＤＸのスペクトル測定の結果を示す図。
【符号の説明】
【０１１３】
１０  基板
１１ａ  第１の導電層
１１ｂ  第１の導電層
１２  隔壁
１３ａ  有機化合物を含む層
１３ｂ  有機化合物を含む層
１４  第２の導電層
１５  短絡箇所
１６  気泡
２０  絶縁表面を有する基板
２１ａ  第１の導電層
２１ｂ  第１の導電層
２１ｃ  第１の導電層
２２  隔壁
２３ａ  有機化合物を含む層
２３ｂ  有機化合物を含む層
２３ｃ  有機化合物を含む層
２４ａ  第２の導電層
２４ｂ  第２の導電層
２４ｃ  第２の導電層
２６  気泡
３００  基板
３０１ａ  絶縁層
３０１ｂ  絶縁層
３０６ａ  第１の導電層
３０６ｂ  第１の導電層
３０７ａ  隔壁（絶縁層）
３０７ｂ  隔壁（絶縁層）
３０７ｃ  隔壁（絶縁層）
３０８  絶縁層
３０９  絶縁層
３１０ａ  トランジスタ
３１０ｂ  トランジスタ
３１１  絶縁層
３１２  絶縁層
３１３  第２の導電層
３１４  絶縁層
３１５ａ  記憶素子
３１５ｂ  記憶素子
３１６  絶縁層
３２０ａ  トランジスタ
３２０ｂ  トランジスタ
３３０  トランジスタ部
３４０  トランジスタ部
３４１  導電層
３４２  導電層
３４３  導電層
４１６  記憶装置
４２１  メモリセル
４２２  メモリセルアレイ
４２３  インターフェース
４２４  ワード線駆動回路
４２４ａ  ロウデコーダ
４２４ｂ  レベルシフタ
４２６  ビット線駆動回路
４２６ａ  カラムデコーダ
４２６ｂ  読み出し回路
４２６ｃ  セレクタ
４４６  抵抗素子
４４７  センスアンプ
５００  絶縁表面を有する基板
５０１ａ  第１の下地絶縁層
５０１ｂ  第２の下地絶縁層
５０２  第２の配線
５０２ａ  ゲート電極層
５０２ｂ  ゲート電極層
５０４ａ  半導体層
５０４ｂ  半導体層
５０５ａ  第１の配線
５０５ｂ  第１の配線
５０６ａ  第１の導電層
５０６ｂ  第１の導電層
５０７  隔壁（絶縁層）
５０８  ゲート絶縁層
５０９  第１の層間絶縁層
５１１  第２の層間絶縁層
５１２  有機化合物を含む層
５１３  第２の導電層
５１４  保護層
５１６  記憶装置
５２１  メモリセル
５２２  メモリセルアレイ
５２３  インターフェース
５２４  ワード線駆動回路
５２４ａ  ロウデコーダ
５２４ｂ  レベルシフタ
５２６  ビット線駆動回路
５２６ａ  カラムデコーダ
５２６ｂ  読み出し回路
５２６ｃ  セレクタ
５４０  トランジスタ
５４０ａ  トランジスタ
５４０ｂ  トランジスタ
５４１  記憶素子
５４１ａ  記憶素子
５４１ｂ  記憶素子
５４６  トランジスタ
５４７  センスアンプ
５５１  電流電圧特性
５５２  記憶素子部電流電圧特性
５５３  電流電圧特性
５５４  交点
５５５  交点
６１１  電源回路
６１２  クロック発生回路
６１３  データ復調／変調回路
６１４  制御回路
６１５  インターフェイス回路
６１６  記憶回路
６１７  データバス
６１８  アンテナ（アンテナコイル）
６１９  リーダライタ
６２０  半導体装置
６２１  センサ
６２２  センサ回路
７００  筐体
７０１  パネル
７０２  ハウジング
７０３  プリント配線基板
７０４  操作ボタン
７０５  バッテリ
７０６  筐体
７０８  接続フィルム
７０９  画素領域
９１０  半導体装置
【図１】
2006310831.tif 000003
【図２】
2006310831.tif 000004
【図４】
2006310831.tif 000005
【図５】
2006310831.tif 000006
【図６】
2006310831.tif 000007
【図７】
2006310831.tif 000008
【図８】
2006310831.tif 000009
【図９】
2006310831.tif 000010
【図１０】
2006310831.tif 000011
【図１２】
2006310831.tif 000012
【図３】
2006310831.tif 000013
【図１１】
2006310831.tif 000014