(57)【要約】【課題】  アクティブマトリクス基板の周辺領域に配置された、駆動用信号や動作電圧を供給する配線パターンの静電破壊による断線を抑制する。【解決手段】  アクティブマトリクス基板１０１の周辺領域には、実装される駆動用ＩＣのための制御用信号配線や電源配線の配線パターンが配置されている。この配線パターンは複数の配線１０８ａ及び１０８ｂを含む。さらに、対向基板１０２の対向電極へ共通電位を与えるトランスファパッド１０６が配置されている。さらに、トランスファパッド１０６に接続された共通配線１０７が配置されている。さらに、複数の配線１０８ａと共通配線１０７との間には、複数の保護トランジスタ１０９が接続されている。【選択図】      図１
2006308803.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素電極が形成されたアクティブマトリクス基板と対向電極が形成された対向基板との間に液晶層を挟持した液晶表示装置において、前記アクティブマトリクス基板には、前記複数の画素電極が形成された表示領域とその周囲の周辺領域とが形成されており、周辺領域には前記対向基板の前記対向電極へ共通電位を与えるトランスファパッドと、前記トランスファパッドに接続された共通配線と、前記共通配線の近傍に配置された配線パターンと、前記共通配線と前記配線パターンとの間に接続された静電保護手段とが形成されていることを特徴とする液晶表示装置。
【請求項２】
前記静電保護手段は、保護トランジスタであることを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記保護トランジスタは、ゲート・ソース間が共通接続された薄膜トランジスタであることを特徴とする請求項２記載の液晶表示装置。
【請求項４】
前記静電保護手段は、高抵抗素子であることを特徴とする請求項１記載の液晶表示装置。
【請求項５】
前記高抵抗素子は、半導体膜からなることを特徴とする請求項４記載の液晶表示装置。
【請求項６】
前記配線パターンは、前記共通配線の片側に、お互いに実質的に平行に配列された複数の配線を含み、前記共通配線と前記複数の配線との間にそれぞれ静電保護手段が設けられていることを特徴とする請求項１乃至請求項５のいずれか一つに記載の液晶表示装置。
【請求項７】
前記配線パターンは、前記共通配線の両側に、お互いに実質的に平行に配列された複数の配線を含み、前記共通配線と前記複数の配線との間にそれぞれ静電保護手段が設けられていることを特徴とする請求項１乃至請求項５のいずれか一つに記載の液晶表示装置。
【請求項８】
前記配線パターンは、お互いに実質的に平行に配列された第一及び第二の配線であって、前記対向基板の前記対向電極と対向している第一の配線と前記対向基板と対向していない第二の配線とを含み、前記第一の配線と前記共通配線との間には静電保護手段が設けられており、前記第二の配線と前記共通配線との間には静電保護手段が設けられていないことを特徴とする請求項１乃至請求項７のいずれか一つに記載の液晶表示装置。
【請求項９】
前記配線パターンは、前記アクティブマトリクス基板の前記周辺領域にＣＯＧ形式で搭載される駆動用ＩＣのための制御用信号配線及び／又は電源配線であることを特徴とする請求項１乃至８のいずれか一つに記載の液晶表示装置。
【請求項１０】
前記配線パターンは、前記アクティブマトリクス基板の前記周辺領域にＣＯＦ形式で搭載される駆動用ＩＣのための制御用信号配線及び／又は電源配線であることを特徴とする請求項１乃至８のいずれか一つに記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に駆動用ＩＣがアクティブマトリクス基板上に搭載された液晶表示装置に関する。
【背景技術】
【０００２】
ＣＯＧ（ｃｈｉｐ  ｏｎ  ｇｌａｓｓ）技術を用いた液晶表示装置が知られている。アクティブマトリクス基板の駆動用ＩＣを、アクティブマトリクス基板自体に実装する。このような構造とすると、アクティブマトリクス基板の周りの部品点数を減らすことができ、小型薄型の液晶表示装置や狭額縁の液晶表示装置を実現できる。
【０００３】
また、ＣＯＦ（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）技術を用いた液晶表示装置が知られている。これはアクティブマトリクス基板の駆動用ＩＣが搭載された絶縁性フィルム部材をアクティブマトリクス基板に実装する。このような構造によっても、アクティブマトリクス基板の周りの部品点数を減らすことができ、小型薄型の液晶表示装置や狭額縁の液晶表示装置を実現できる。
【０００４】
アクティブマトリクス基板の製造においては、大面積のマザー基板に数千の配線パターンを配置するので、製造工程での静電気への対策が重要である。このような静電気対策としては、製造工程中では複数の外部接続端子を短絡するアウターガードリングを設けたものや、複数の走査線や複数のデータ線と静電保護素子をそれぞれ介して接続されるインナーガードリングを設けたものが知られている。これらのアウターガードリングやインナーガードリングにより、走査線やデータ線の静電破壊を防止している。
【０００５】
例えば、ＣＯＧ技術を用いた液晶表示装置の場合には、通常の液晶表示装置の構造に加えて、複数の駆動用ＩＣがアクティブマトリクス基板の周辺部に配列され、これらに駆動用信号や動作電圧を供給する配線パターンがアクティブマトリクス基板上に形成されている。よって、アウターガードリングやインナーガードリングによる静電保護とは別の静電気対策が必要となる。
【０００６】
例えば、ＣＯＧ実装工程において静電気が発生した場合でも、素子破壊を防止しようとする提案がなされている（特許文献１参照）。
【０００７】
【特許文献１】特開２００３−０８４３０４号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、このような背景技術の液晶表示装置では、液晶表示装置の製造工程中に、駆動用ＩＣのための制御用信号や動作電圧を供給する配線パターンがフローティングとなっている。このため、摩擦などにより帯電し電荷が蓄積されて、対向基板の対向電極との間で放電を生じ、配線パターンが静電破壊による断線を生じる可能性がある。また、対向基板の対向電極との間の放電により近傍の絶縁膜にクラックが生じ、露出した配線が長期間のうちに腐食する可能性がある。
【０００９】
したがって、本発明の目的は、アクティブマトリクス基板の周辺領域に配置された、制御用信号や動作電圧を供給する配線パターンの静電破壊による断線や腐食を抑制できる液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
上述した目的を達成するために、本発明の液晶表示装置は、次の新規な特徴を備える。
【００１１】
すなわち、本発明の液晶表示装置は、複数の画素電極が形成されたアクティブマトリクス基板と対向電極が形成された対向基板との間に液晶層を挟持した液晶表示装置において、上記アクティブマトリクス基板には、上記複数の画素電極が形成された表示領域とその周囲の周辺領域とが形成されており、周辺領域には上記対向基板の上記対向電極へ共通電位を与えるトランスファパッドと、上記トランスファパッドに接続された共通配線と、上記共通配線の近傍に配置された配線パターンと、上記共通配線と上記配線パターンとの間に接続された静電保護手段とが形成されていることを特徴とする。
【００１２】
好ましくは、上記静電保護手段は、保護トランジスタであることを特徴とする。
【００１３】
好ましくは、上記保護トランジスタは、ゲート・ソース間が共通接続された薄膜トランジスタであることを特徴とする。
【００１４】
好ましくは、上記静電保護手段は、高抵抗素子であることを特徴とする。
【００１５】
好ましくは、上記高抵抗素子は、半導体膜からなることを特徴とする。
【００１６】
好ましくは、上記配線パターンは、上記共通配線の片側に、お互いに実質的に平行に配列された複数の配線を含み、上記共通配線と上記複数の配線との間にそれぞれ静電保護手段が設けられていることを特徴とする。
【００１７】
好ましくは、上記配線パターンは、上記共通配線の両側に、お互いに実質的に平行に配列された複数の配線を含み、上記共通配線と上記複数の配線との間にそれぞれ静電保護手段が設けられていることを特徴とする。
【００１８】
好ましくは、上記配線パターンは、お互いに実質的に平行に配列された第一及び第二の配線であって、上記対向基板の上記対向電極と対向している第一の配線と上記対向基板と対向していない第二の配線とを含み、上記第一の配線と上記共通配線との間には静電保護手段が設けられており、上記第二の配線と上記共通配線との間には静電保護手段が設けられていないことを特徴とする。
【００１９】
好ましくは、上記配線パターンは、上記アクティブマトリクス基板の上記周辺領域にＣＯＧ形式で搭載される駆動用ＩＣのための制御用信号配線及び／又は電源配線であることを特徴とする。
【００２０】
好ましくは、上記配線パターンは、上記アクティブマトリクス基板の上記周辺領域にＣＯＦ形式で搭載される駆動用ＩＣのための制御用信号配線及び／又は電源配線であることを特徴とする。
［効果をもたらす手段の働き］
共通配線は、対向基板の上記対向電極へ共通電位を与えるトランスファパッドに接続されている。共通配線の近傍に配置された配線パターンに電荷が蓄積されていっても、この電荷は静電保護手段を介して共通配線へと流される。
【発明の効果】
【００２１】
本発明によれば、共通配線の近傍に配置された配線パターンに電荷が蓄積され帯電しても、この電荷は静電保護手段を介して共通配線へと流されるので、アクティブマトリクス基板の周辺領域に配置された配線パターンの静電破壊を抑制することができる。また、対向基板の対向電極との間で放電が起きる前に、電荷は静電保護手段を介して共通配線へと流されるので、アクティブマトリクス基板の周辺領域に配置された配線パターンの静電破壊を抑制することができる。
【発明を実施するための最良の形態】
【００２２】
次に、本発明の実施の形態について図面を参照して詳細に説明する。図１は本発明の一実施形態の液晶表示装置の部分平面図である。図２（ａ）及び図２（ｂ）は、図１の周辺領域に配置された静電保護手段の構造を説明するための平面図である。本実施形態は、静電保護手段として、保護トランジスタ、特に薄膜トランジスタを用いた場合で説明する。
【００２３】
本実施の形態の液晶表示装置１００は、複数の画素電極１０５が形成されたアクティブマトリクス基板１０１と対向電極が形成された対向基板１０２との間に液晶層を挟持した液晶表示装置である。このアクティブマトリクス基板１０１には、複数の走査線１０３（Ｇ１乃至Ｇ９、…）と複数のデータ線１０４（Ｄ１乃至Ｄ９、…）とがお互いに交差するように配置され、複数の走査線１０３と複数のデータ線１０４とで囲まれる領域に複数の画素電極１０５が配列されている。走査線１０３とデータ線１０４とはスイッチングトランジスタを介して画素電極１０５に接続される。
【００２４】
さらに、アクティブマトリクス基板１０１の周辺領域のＡ部には、ＣＯＧ形式又はＣＯＦ形式で実装される駆動用ＩＣのための配線パターンが配置されている。この配線パターンは、駆動用ＩＣのための制御用信号配線及び／又は電源配線である。配線パターンは、複数の配線１０８ａ及び１０８ｂを含む。さらに、周辺領域には、対向基板１０２の対向電極へ共通電位を与えるトランスファパッド１０６が配置されている。さらに、トランスファパッド１０６に接続された共通配線１０７が配置されている。複数の配線１０８ａ、配線１０８ｂ及び共通配線１０７はお互いに平行に配置されている。さらに、複数の配線１０８ａと共通配線１０７との間には静電保護手段の一例としての保護トランジスタが接続されている。この保護トランジスタは、ゲート・ソース間が共通接続された構成のもので、順方向と逆方向にそれぞれ接続されている。
【００２５】
次に、図１のＡ部の保護トランジスタ周辺のレイアウトについて、図２を参照しながら説明する。図２（ａ）の平面図は、保護すべき配線パターンが、共通配線１０７の片側に、お互いに実質的に平行に配列された複数の配線１０８ａを含み、共通配線１０７と複数の配線１０８ａとの間にそれぞれ保護トランジスタを設けた場合である。ここでは、共通配線１０７と配線１０８ａとの間には、ゲート・ソース間が共通接続された保護トランジスタ１０９が順方向と逆方向に複数設けられている。共通配線１０７と配線１０８ｂとの間の直線は、対向基板の外形を表している。この直線から図面の右側は、対向基板と対向する領域であり、共通配線１０７や配線１０８ａは対向基板の対向電極と対向している。このように、対向基板の対向電極と対向している配線１０８ａに対しては、保護トランジスタ１０９を共通配線１０７との間に接続している。一方、この直線から図面の左側は、対向基板が存在しない領域である。この領域に配置されている配線１０８ｂに対しては、保護トランジスタを接続していない。
【００２６】
図２（ｂ）の平面図は、保護すべき配線パターンが、共通配線１０７の両側に、お互いに実質的に平行に配列された複数の配線を含み、共通配線と複数の配線との間にそれぞれ保護トランジスタを設けた場合である。ここでも、共通配線１０７と配線１０８ａとの間には、ゲート・ソース間が共通接続された保護トランジスタ１０９が順方向と逆方向に複数設けられている。配線１０８ａと配線１０８ｂとの間の直線は、対向基板の外形を表している。この直線から図面の右側は、対向基板と対向する領域であり、共通配線１０７や配線１０８ａは対向基板の対向電極と対向している。このように、対向基板の対向電極と対向している配線１０８ａに対しては、保護トランジスタ１０９を共通配線１０７との間に接続している。一方、この直線から図面の左側は、対向基板が存在しない領域である。この領域に配置されている配線１０８ｂに対しては、保護トランジスタを接続していない。
【００２７】
次に、本実施の形態の保護トランジスタの働きについて説明する。製造工程中に、保護すべき配線パターンに電荷が蓄積されていった場合、共通配線１０７と配線１０８ａとの間の電位差が保護トランジスタ１０９の順方向電圧ＶＴよりも大きくなると、保護トランジスタ１０９がオンして保護トランジスタ１０９を介して蓄積された電荷が放流される。保護トランジスタ１０９は、共通配線１０７と配線１０８ａとの間に順方向と逆方向にそれぞれ接続しているので、保護すべき配線１０８ａの電位が共通配線１０７より高くなった場合でも低くなった場合でも、どちらかの保護トランジスタ１０９の働きにより蓄積された電荷が放流される。
【００２８】
さらに、静電保護手段の一例としての保護トランジスタは、アクティブマトリクス基板の表示領域のスイッチングトランジスタを形成するのと同時に形成することができる。すなわち、表示領域のスイッチングトランジスタのゲート電極を形成するのと同時に、保護トランジスタのゲート電極１１１を形成する。さらに、表示領域のスイッチングトランジスタの半導体膜をゲート絶縁膜上に形成するのと同時に、保護トランジスタの半導体膜１１１を形成する。さらに、ゲート絶縁膜に走査線へのコンタクトホールを設けるのと同時に、共通配線１０７や配線１０８ａへのコンタクトホール１１２を形成する。さらに、スイッチングトランジスタのソース電極やドレイン電極を形成するのと同時に、保護トランジスタのソース電極やドレイン電極、これらと共通配線１０７や配線１０８ａとを接続する配線を形成する。このようにして、別の製造工程を必要としないで、配線パターンのための保護トランジスタ１０９をアクティブマトリクス基板上に形成することができる。
［発明の他の実施の形態］
【００２９】
次に、本発明の他の実施の形態として、第二の実施形態について、図面を参照しながら説明する。図３は本発明の第二の実施形態の液晶表示装置の部分平面図である。図４（ａ）及び図４（ｂ）は、図３の周辺領域に配置された静電保護手段の構造を説明するための平面図である。本実施形態は、静電保護手段として、高抵抗素子を用いた場合で説明する。
【００３０】
本実施の形態の液晶表示装置２００は、複数の画素電極２０５が形成されたアクティブマトリクス基板２０１と対向電極が形成された対向基板２０２との間に液晶層を挟持した液晶表示装置である。このアクティブマトリクス基板２０１には、複数の走査線２０３（Ｇ１乃至Ｇ９、…）と複数のデータ線２０４（Ｄ１乃至Ｄ９、…）とがお互いに交差するように配置され、複数の走査線２０３と複数のデータ線２０４とで囲まれる領域に複数の画素電極２０５が配列されている。走査線２０３とデータ線２０４とはスイッチングトランジスタを介して画素電極２０５に接続される。
【００３１】
さらに、アクティブマトリクス基板２０１の周辺領域のＢ部には、ＣＯＧ形式又はＣＯＦ形式で実装される駆動用ＩＣのための配線パターンが配置されている。この配線パターンは、駆動用ＩＣのための制御用信号配線及び／又は電源配線である。配線パターンは、複数の配線２０８ａ及び２０８ｂを含む。さらに、周辺領域には、対向基板２０２の対向電極へ共通電位を与えるトランスファパッド２０６が配置されている。さらに、トランスファパッド２０６に接続された共通配線２０７が配置されている。複数の配線２０８ａ、配線２０８ｂ及び共通配線２０７はお互いに平行に配置されている。さらに、複数の配線２０８ａと共通配線１０７との間には静電保護手段の一例としての高抵抗素子が接続されている。この高抵抗素子は、高抵抗の半導体膜から構成されている。
【００３２】
次に、図３のＢ部の高抵抗素子周辺のレイアウトについて、図４を参照しながら説明する。図４（ａ）の平面図は、保護すべき配線パターンが、共通配線２０７の片側に、お互いに実質的に平行に配列された複数の配線２０８ａを含み、共通配線２０７と複数の配線２０８ａとの間にそれぞれ高抵抗素子を設けた場合である。共通配線２０７と配線２０８ｂとの間の直線は、対向基板の外形を表している。この直線から図面の右側は、対向基板と対向する領域であり、共通配線２０７や配線２０８ａは対向基板の対向電極と対向している。このように、対向基板の対向電極と対向している配線２０８ａに対しては、高抵抗素子２０９を共通配線２０７との間に接続している。一方、この直線から図面の左側は、対向基板が存在しない領域である。この領域に配置されている配線２０８ｂに対しては、保護トランジスタを接続していない。
【００３３】
図４（ｂ）の平面図は、保護すべき配線パターンが、共通配線２０７の両側に、お互いに実質的に平行に配列された複数の配線を含み、共通配線と複数の配線との間にそれぞれ保護トランジスタを設けた場合である。ここでも、共通配線２０７と配線２０８ａとの間には、高抵抗素子２０９が設けられている。配線２０８ａと配線２０８ｂとの間の直線は、対向基板の外形を表している。この直線から図面の右側は、対向基板と対向する領域であり、共通配線２０７や配線２０８ａは対向基板の対向電極と対向している。このように、対向基板の対向電極と対向している配線２０８ａに対しては、高抵抗素子２０９を共通配線２０７との間に接続している。一方、この直線から図面の左側は、対向基板が存在しない領域である。この領域に配置されている配線２０８ｂに対しては、高抵抗素子を接続していない。
【００３４】
本実施の形態によれば、第一の実施の形態の保護トランジスタと比較して、簡単な構成で静電破壊を抑制することができる。構成が簡単なので、複数の配線が多数配置されるような領域へもレイアウトが容易である。また、保護トランジスタのようなゲート電極が不要なので、共通配線に隣接する領域に限定されずに配置できるから、設計の自由度が大きいメリットもある。
【００３５】
さらに、静電保護手段の一例としての高抵抗素子は、アクティブマトリクス基板の表示領域のスイッチングトランジスタを形成するのと同時に形成することができる。すなわち、表示領域のスイッチングトランジスタの半導体膜をゲート絶縁膜上に形成するのと同時に、高抵抗素子の半導体膜を形成する。さらに、ゲート絶縁膜に走査線へのコンタクトホールを設けるのと同時に、共通配線２０７や配線２０８ａへのコンタクトホール２１２を形成する。さらに、スイッチングトランジスタのソース電極やドレイン電極を形成するのと同時に、高抵抗素子のそれぞれの端部と共通配線２０７や配線２０８ａとを接続する配線を形成する。このようにして、別の製造工程を必要としないで、配線パターンのための高抵抗素子２０９をアクティブマトリクス基板上に形成することができる。
【００３６】
アクティブマトリクス基板と対向基板とを液晶材を挟持した状態で貼り合わせた後で、この表面に偏光板を貼り付ける場合、或いはアクティブマトリクス基板と対向基板とを液晶材を挟持した状態で貼り合わせた状態で保管している場合に作業者がこれを持ち上げた場合、このような場面では静電気が発生しやすい。これに対し、本発明の液晶表示装置では、上述した構成の周辺領域に配置された静電保護手段により、ＣＯＧ形式又はＣＯＦ形式で搭載される駆動用ＩＣのための制御用信号配線及び／又は電源配線の静電破壊を抑制することができる。
【００３７】
以上好ましい実施形態について説明したが、本発明はこれに限定されるものではなく、様々な変更や適用が可能であろう。静電保護手段としては、上述した実施形態の構造の薄膜トランジスタだけでなく、異なる構造の薄膜トランジスタを用いることもできる。
［産業上の利用可能性］
本発明の活用例として、小型薄型の液晶表示装置や狭額縁の液晶表示装置への適用が考えられる。
【図面の簡単な説明】
【００３８】
【図１】本発明の第一の実施形態の液晶表示装置の部分平面図である。
【図２】図１のＡ部に配置された静電保護手段を説明するための平面図である。
【図３】本発明の第二の実施形態の液晶表示装置の部分平面図である。
【図４】図３のＢ部に配置された静電保護手段を説明するための平面図である。
【符号の説明】
【００３９】
１０１、２０１  アクティブマトリクス基板
１０２、２０２  対向基板
１０３、２０３  走査線
１０４、２０４  データ線
１０５、２０５  画素電極
１０６、２０６  トランスファパッド
１０７、２０７  共通配線
１０８ａ、１０８ｂ、２０８ａ、２０８ｂ  配線
１０９  保護トランジスタ
２０９  高抵抗素子
【図１】
2006308803.tif 000003
【図２】
2006308803.tif 000004
【図３】
2006308803.tif 000005
【図４】
2006308803.tif 000006