(57)【要約】      （修正有）【課題】入力端子と出力端子との間に接続されたトランジスタを制御する電源回路及び電源装置に関し、簡単な回路構成で、出力端子から出力される出力電圧を一定にする。【解決手段】入力電圧Ｖinが供給される入力端子Ｔinと出力電圧Ｖoutを出力する出力端子Ｔoutとの間に接続され、入力端子Ｔinから出力端子Ｔoutに供給される電流を制御する出力用トランジスタＭ１と、出力端子Ｔoutから出力される出力電圧Ｖoutに応じた検出電圧を生成する検出回路１１２と、定電流を生成する定電流生成用トランジスタＭ６と、定電流生成用トランジスタＭ６に直列に接続され、検出回路１１２で生成された検出電圧に応じた電流を出力する検出用トランジスタＭ５と、ドレインが出力用トランジスタＭ１のゲートに接続されており、定電流生成用トランジスタＭ６と出力用トランジスタＭ１との接続点の電圧に応じてゲート電圧が制御される制御用トランジスタＭ４とを有する。【選択図】図１
2006260412.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧が供給される入力端子と出力電圧を出力する出力端子との間に接続され、前記入力端子から前記出力端子に供給される電流を制御する出力用トランジスタと、
前記出力端子から出力される出力電圧に応じた検出電圧を生成する検出回路と、
定電流を生成する定電流生成用トランジスタと、
前記定電流生成用トランジスタに直列に接続され、前記検出回路で生成された前記検出電圧に応じた電流を出力する検出用トランジスタと、
ドレインが前記出力用トランジスタのゲートに接続されており、前記定電流生成用トランジスタと前記検出用トランジスタとの接続点の電圧に応じてゲート電圧が制御される制御用トランジスタとを有することを特徴とする電源回路。
【請求項２】
前記定電流生成用トランジスタは、ディプリーション型ＭＯＳ電界効果トランジスタから構成されたことを特徴とする請求項１記載の電源回路。
【請求項３】
入力電圧が供給される入力端子と出力電圧を出力する出力端子との間に接続され、前記入力端子から前記出力端子に供給される電流を制御する出力用トランジスタと、
前記出力端子から出力される出力電圧に応じた検出電圧を生成する検出回路と、
定電流を生成する定電流生成用トランジスタと、
前記定電流生成用トランジスタに直列に接続され、前記検出回路で生成された前記検出電圧に応じた電流を出力する検出用トランジスタと、
ドレインが前記出力用トランジスタのゲートに接続されており、前記定電流生成用トランジスタと前記検出用トランジスタとの接続点の電圧に応じてゲート電圧が制御される制御用トランジスタとから構成される複数の電源回路を前記入力電圧に対して並列接続し、前記複数の電源回路の各出力端子から各々出力電圧を出力することを特徴とする電源装置。
【請求項４】
前記定電流生成用トランジスタを前記複数の電源回路で共通化し、
前記定電流生成用トランジスタで生成された定電流を前記複数の電源回路に分配するカレントミラー回路を設けたことを特徴とする請求項３記載の電源装置。
【請求項５】
前記定電流生成用トランジスタは、ディプリーション型ＭＯＳ電界効果トランジスタから構成されたことを特徴とする請求項３又は４記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電源回路及び電源装置に係り、特に、入力端子と出力端子との間にドレイン−ソースが接続されたトランジスタを制御することにより出力端子から出力される出力電圧を一定に保持する電源回路及び電源装置に関する。
【背景技術】
【０００２】
入力端子に入力される入力電圧を安定化して出力端子より出力する安定化電源回路が提供されている（特許文献１）。
【０００３】
図６は従来の電源回路の一例の回路構成図を示す。
【０００４】
従来の電源回路１は、チップイネーブル機能付きの電源回路であり、出力用トランジスタＭ41、検出回路１２、エラーアンプ１３、電流源１４、基準電圧生成回路１５、カレントリミット回路１６、チップイネーブル回路１７から構成されている。
【０００５】
出力用トランジスタＭ41は、ＰチャネルＭＯＳ電界効果トランジスタから構成されており、ソースが入力端子Ｔinに接続され、ドレインが出力端子Ｔoutに接続され、入力端子Ｔinから出力端子Ｔoutに供給する電流を制御する。
【０００６】
出力端子Ｔoutと接地端子Ｔgndとの間には検出回路１２が接続されている。検出回路１２は、抵抗Ｒ41、Ｒ42、キャパシタＣ41から構成されており、出力電圧Ｖoutを分割して、抵抗Ｒ41と抵抗Ｒ42との接続点から検出電圧として出力する。検出電圧は、エラーアンプ１３の非反転入力端子に供給される。
【０００７】
エラーアンプ１３の反転入力端子には、基準電圧が供給されている。エラーアンプ１３の反転入力端子に供給される基準電圧は、電流源１４及び基準電圧生成回路１５により生成される。エラーアンプ１３は、基準電圧と検出電圧との差に応じた信号を出力する。エラーアンプ１３の出力は、出力用トランジスタＭ41のゲートに供給される。
【０００８】
出力用トランジスタＭ41は、エラーアンプ１３の出力により入力端子Ｔinから出力端子Ｔoutに供給する電流を出力電圧Ｖoutが一定となるように制御する。
【０００９】
なお、出力用トランジスタＭ41などには、カレントリミット回路１６が接続されており、出力電流値にリミットがかかる構成とされている。また、チップイネーブル回路１７は、インバータ２１、２２、抵抗Ｒ51、トランジスタＭ２から構成されており、チップイネーブル端子Ｔce及び接地端子Ｔgndに接続され、チップイネーブル端子Ｔceに供給されるチップイネーブル信号によって、回路動作を停止させる回路である。
【特許文献１】特開２００３−２２３２２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかるに、従来の電源回路は、例えば、図６に示す電源回路１では、エラーアンプ１３、電流源１４、基準電圧生成回路１５で少なくとも７素子、また、カレントリミット回路１６で少なくとも８素子、インバータ２１、２２で７素子が必要となる。このように従来の電源回路１では、構成する素子の数、端子数が多く、チップサイズが大きくなるなどの問題点があった。
【００１１】
本発明は上記の点に鑑みてなされたもので、簡単な構成で、出力端子から出力される出力電圧を一定に保持できる電源回路及び電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、入力電圧（Ｖin）が供給される入力端子（Ｔin）と出力電圧（Ｖout）を出力する出力端子（Ｔout）との間に接続され、入力端子（Ｔin）から出力端子（Ｔout）に供給される電流を制御する出力用トランジスタ（Ｍ１；Ｍ11）と、出力端子（Ｔout）から出力される出力電圧（Ｖout）に応じた検出電圧を生成する検出回路（１１２；２１２）と、定電流を生成する定電流生成用トランジスタ（Ｍ６；Ｍ16）と、定電流生成用トランジスタ（Ｍ６；Ｍ16）に直列に接続され、検出回路（１１２；２１２）で生成された検出電圧に応じた電流を出力する検出用トランジスタ（Ｍ５；Ｍ15）と、ドレインが出力用トランジスタ（Ｍ１；Ｍ11）のゲートに接続されており、定電流生成用トランジスタ（Ｍ６；Ｍ16）と検出用トランジスタ（Ｍ５；Ｍ15）との接続点の電圧に応じてゲート電圧が制御される制御用トランジスタ（Ｍ４；Ｍ14）とを有することを特徴とする。
【００１３】
また、定電流生成用トランジスタ（Ｍ６；Ｍ16）は、ディプリーション型ＭＯＳ電界効果トランジスタから構成されたことを特徴とする。
【００１４】
さらに、複数の電源回路（３１１）を入力電圧（Ｖin）に対して並列接続し、複数の電源回路（３１１）の各出力端子（Ｔout）から各々出力電圧（Ｖout）を出力することを特徴とする。
【００１５】
定電流生成用トランジスタ（Ｍ６；Ｍ16）を複数の電源回路（３１１）で共通化し、定電流生成用トランジスタ（Ｍ６；Ｍ16）で生成された定電流を複数の電源回路（３１１）に分配するカレントミラー回路（３２１）を設けたことを特徴とする。
【００１６】
定電流生成用トランジスタ（Ｍ６；Ｍ16）は、ディプリーション型ＭＯＳ電界効果トランジスタから構成されたことを特徴とする。
【００１７】
上記参照符号はあくまでも参考であり、これによって、特許請求の範囲が限定されるものではない。
【発明の効果】
【００１８】
本発明によれば、出力用トランジスタと、検出回路と、定電流生成用トランジスタと、検出用トランジスタと、制御用トランジスタとから電源回路を構成することにより、少ない素子数で電源回路を構成でき、簡単な構成で、出力端子から出力される出力電圧を一定に保持できる。
【発明を実施するための最良の形態】
【００１９】
〔第１実施例〕
〔構成〕
図１は本発明の第１実施例の回路構成図を示す。
【００２０】
本実施例の電源回路１００は、出力用トランジスタＭ１、カレントリミット回路１１１、検出回路１１２、制御用トランジスタＭ４、検出用トランジスタＭ５、定電流生成用トランジスタＭ６、スイッチＳＷ１から構成されている。
【００２１】
出力用トランジスタＭ１は、エンハンスメント型ＰチャネルＭＯＳ電界効果トランジスタから構成されており、入力電圧Ｖinが印加される入力端子Ｔinと出力電圧Ｖoutが出力される出力端子Ｔoutとの間にソース−ドレインが接続され、入力端子Ｔinから出力端子Ｔoutに供給される電流を制御する。カレントリミット回路１１１は、入力端子Ｔinに印加される入力電圧Ｖinと出力用トランジスタＭ１のゲートの差電圧により電流リミットをかける回路であり、ダイオード接続されたトランジスタＭ２、Ｍ３から構成されている。トランジスタＭ２は、エンハンスメント型ＰチャネルＭＯＳ電界効果トランジスタから構成され、ゲートとドレインとが接続された構造とされており、ソースが入力端子Ｔinに接続され、ゲート及びドレインがトランジスタＭ３のソースに接続されている。トランジスタＭ３は、エンハンスメント型ＰチャネルＭＯＳ電界効果トランジスタから構成され、ゲートとドレインとが接続された構造とされており、ソースがトランジスタＭ２のゲート及びドレインに接続され、ゲート及びドレインが出力用トランジスタＭ１のゲートに接続されている。
【００２２】
検出回路１１２は、出力端子Ｔoutから出力される出力電圧Ｖoutに応じた検出電圧を生成する。検出回路１１２は、抵抗Ｒ１、Ｒ２及びキャパシタＣ１から構成されている。抵抗Ｒ１は、一端が出力端子Ｔoutに接続され、他端が抵抗Ｒ２の一端に接続されている。抵抗Ｒ２は、他端がスイッチＳＷ１を介して接地に接続されている。抵抗Ｒ１と抵抗Ｒ２とにより出力端子Ｔoutから出力される出力電圧Ｖoutが分割され、抵抗Ｒ１と抵抗Ｒ２との接続点から検出電圧が出力される。
【００２３】
キャパシタＣ１は、一端が出力端子Ｔoutに接続され、他端が抵抗Ｒ１と抵抗Ｒ２との接続点に接続されている。キャパシタＣ１は、位相補償を行なっている。抵抗Ｒ１と抵抗Ｒ２との接続点は、検出用トランジスタＭ５のゲートに接続されている。
【００２４】
検出用トランジスタＭ５は、エンハンスメント型ＮチャネルＭＯＳ電界効果トランジスタから構成されており、ドレインが定電流生成用トランジスタＭ６のゲート及びソースに接続され、ソースがスイッチＳＷ１を介して接地に接続されている。
【００２５】
定電流生成用トランジスタＭ６は、ディプリーション型ＮチャネルＭＯＳ電界効果トランジスタから構成され、ソースとゲートが接続されたダイオード接続された構造とされており、ドレインが入力端子Ｔinに接続され、ゲート及びソースが検出用トランジスタＭ５のドレインに接続されている。検出用トランジスタＭ５と定電流生成用トランジスタＭ６とはいわゆる、Ｅ／Ｄインバータを構成しており、検出用トランジスタＭ５のゲート電圧を反転した電圧を検出用トランジスタＭ５と定電流生成用トランジスタＭ６との接続点から出力する。
【００２６】
制御用トランジスタＭ４は、エンハンスメント型ＮチャネルＭＯＳ電界効果トランジスタから構成されており、ドレインが出力用トランジスタＭ１のゲートに接続され、ソースがスイッチＳＷ１を介して接地され、ゲートが検出用トランジスタＭ５と定電流生成用トランジスタＭ６との接続点に接続されている。制御用トランジスタＭ４は、検出用トランジスタＭ５と定電流生成用トランジスタＭ６との接続点の電圧に応じて出力用トランジスタＭ１のゲートから引き込む電流を制御する。
【００２７】
スイッチＳＷ１は、制御端子Ｔcntに供給される制御信号によってスイッチングされる。スイッチＳＷ１は、例えば、制御端子Ｔcntに供給される制御信号がハイレベルのときにオンし、ローレベルのときにオフする。スイッチＳＷ１は、駆動時にオンされ、停止時にオフされる。スイッチＳＷ１がオフされることにより、リーク電流を防止できる。
【００２８】
〔動作〕
出力端子Ｔoutから出力される出力電圧Ｖoutが所定電圧より上昇すると、抵抗Ｒ１と抵抗Ｒ２との接続点の検出電圧が上昇する。検出電圧が上昇することにより、検出用トランジスタＭ５と定電流生成用トランジスタＭ６とはＥ／Ｄインバータを構成しているので、検出用トランジスタＭ５と定電流生成用トランジスタＭ６との接続点の電位は低下する。検出用トランジスタＭ５と定電流生成用トランジスタＭ６との接続点の電位が低下すると、制御用トランジスタＭ４が引き込む電流が減少する。これによって、出力用トランジスタＭ１のゲート電位が上昇し、出力用トランジスタＭ１のドレイン電流が減少する。これによって、出力電圧Ｖoutが低下することになる。
【００２９】
また、出力端子Ｔoutから出力される出力電圧Ｖoutが所定電圧より低下すると、抵抗Ｒ１と抵抗Ｒ２との接続点の検出電圧が低下する。検出電圧が低下することにより、検出用トランジスタＭ５と定電流生成用トランジスタＭ６とはＥ／Ｄインバータを構成しているので、検出用トランジスタＭ５と定電流生成用トランジスタＭ６との接続点の電位は上昇する。検出用トランジスタＭ５と定電流生成用トランジスタＭ６との接続点の電位が上昇すると、制御用トランジスタＭ４が引き込む電流が増加する。これによって、出力用トランジスタＭ１のゲート電位が低下し、出力用トランジスタＭ１のドレイン電流が増加する。これによって、出力電圧Ｖoutが上昇することになる。
【００３０】
以上の動作によって、出力端子Ｔoutから出力される出力電圧Ｖoutを一定に保持できるようになる。
【００３１】
〔効果〕
本実施例によれば、６個のトランジスタＭ１〜Ｍ６及び２個の抵抗Ｒ１、Ｒ２並びに１つのキャパシタＣ１から構成される９つの素子により、簡単な構成で、電源回路を構成することができる。
【００３２】
〔その他〕
なお、６個のトランジスタＭ１〜Ｍ６のサイズ及び２個の抵抗Ｒ１、Ｒ２の抵抗値を換えることによって、出力電圧Ｖoutを調整することが可能である。
【００３３】
〔第２実施例〕
図２は本発明の第２実施例の回路構成図を示す。
【００３４】
本実施例の電源回路２００は、第１実施例の電源回路１００とは駆動極性が異なる構成とされている。
【００３５】
本実施例の電源回路２００は、出力用トランジスタＭ11、カレントリミット回路２１１、検出回路２１２、検出用トランジスタＭ15、定電流生成用トランジスタＭ16、制御用トランジスタＭ14、スイッチＳＷ11から構成されている。
【００３６】
出力用トランジスタＭ11は、エンハンスメント型ＮチャネルＭＯＳ電界効果トランジスタから構成されており、入力電圧−Ｖinが印加される入力端子Ｔin-と出力電圧−Ｖoutが出力される出力端子Ｔout-との間にソース−ドレインが接続され、入力端子Ｔin-から出力端子Ｔout-に供給される電流を制御する。カレントリミット回路２１１は、入力端子Ｔin-に印加される入力電圧−Ｖinと出力トランジスタＭ11のゲートの差電圧により電流リミットをかける回路であり、ダイオード接続されたトランジスタＭ12、Ｍ13から構成されている。
【００３７】
トランジスタＭ12は、エンハンスメント型ＮチャネルＭＯＳ電界効果トランジスタから構成され、ゲートとドレインとが接続された構造とされており、ソースが入力端子Ｔin-に接続され、ゲート及びドレインがトランジスタＭ13のソースに接続されている。トランジスタＭ13は、エンハンスメント型ＮチャネルＭＯＳ電界効果トランジスタから構成され、ゲートとドレインとが接続された構造とされており、ソースがトランジスタＭ12のゲート及びドレインに接続され、ゲート及びドレインが出力用トランジスタＭ11のゲートと制御用トランジスタＭ14のドレインとの接続点に接続されている。
【００３８】
検出回路２１２は、出力端子Ｔout-から出力される出力電圧−Ｖoutに応じた検出電圧を生成する。検出回路２１２は、抵抗Ｒ11、Ｒ12及びキャパシタＣ11から構成されている。抵抗Ｒ11は、一端が出力端子Ｔout-に接続され、他端が抵抗Ｒ12の一端に接続されている。抵抗Ｒ12は、他端がスイッチＳＷ11を介して接地に接続されている。抵抗Ｒ11と抵抗Ｒ12とにより出力端子Ｔout-から出力される出力電圧−Ｖoutが分割され、抵抗Ｒ11と抵抗Ｒ12との接続点から検出電圧が出力される。
【００３９】
キャパシタＣ11は、一端が出力端子Ｔout-に接続され、他端が抵抗Ｒ11と抵抗Ｒ12との接続点に接続されている。キャパシタＣ11は、位相補償をする。抵抗Ｒ11と抵抗Ｒ12との接続点は、検出用トランジスタＭ15のゲートに接続されている。
【００４０】
検出用トランジスタＭ15は、エンハンスメント型ＰチャネルＭＯＳ電界効果トランジスタから構成されており、ゲートが抵抗Ｒ11と抵抗Ｒ12との接続点に接続され、ドレインが定電流生成用トランジスタＭ16のゲート及びソースに接続され、ソースがスイッチＳＷ11を介して接地に接続されている。
【００４１】
定電流生成用トランジスタＭ16は、ディプリーション型ＰチャネルＭＯＳ電界効果トランジスタから構成され、ソースとゲートが接続されたダイオード接続された構造とされており、ドレインが入力端子Ｔin-に接続され、ゲート及びソースが検出用トランジスタＭ15のドレインに接続されている。
【００４２】
検出用トランジスタＭ15と定電流生成用トランジスタＭ16とは、いわゆる、Ｅ／Ｄインバータを構成しており、検出用トランジスタＭ15のゲート電圧を反転した電圧を検出用トランジスタＭ15と定電流生成用トランジスタＭ16との接続点から出力する。
【００４３】
制御用トランジスタＭ14は、エンハンスメント型ＰチャネルＭＯＳ電界効果トランジスタから構成されており、ドレインが出力用トランジスタＭ11のゲートに接続され、ソースがスイッチＳＷ11を介して接地され、ゲートが定電流生成用トランジスタＭ15と検出用トランジスタＭ16との接続点に接続されている。制御用トランジスタＭ14は、定電流生成用トランジスタＭ15と検出用トランジスタＭ16との接続点の電圧に応じて出力用トランジスタＭ11のゲートから引き込む電流を制御する。
【００４４】
スイッチＳＷ11は、制御端子Ｔcntに供給される制御信号によってスイッチングされる。スイッチＳＷ11は、例えば、制御端子Ｔcntに供給される制御信号がハイレベルのときにオンし、ローレベルのときにオフする。スイッチＳＷ11は、駆動時にオンされ、停止時にオフされる。スイッチＳＷ11がオフされることにより、リーク電流を防止できる。
【００４５】
〔動作〕
出力端子Ｔout-から出力される出力電圧Ｖout-が所定電圧より低下すると、抵抗Ｒ11と抵抗Ｒ12との接続点の検出電圧が低下する。検出電圧が低下することにより、検出用トランジスタＭ15と定電流生成用トランジスタＭ16とは、いわゆる、Ｅ／Ｄインバータを構成しているので、検出用トランジスタＭ15と定電流生成用トランジスタＭ16との接続点の電位は上昇する。検出用トランジスタＭ15と定電流生成用トランジスタＭ16との接続点の電位が上昇すると、制御用トランジスタＭ14から出力用トランジスタＭ11のゲートに流れ込む電流が減少する。これによって、出力用トランジスタＭ11のゲート電位が低下し、出力用トランジスタＭ11のドレイン電流が減少する。これによって、出力電圧−Ｖoutが上昇することになる。
【００４６】
また、出力端子Ｔout-から出力される出力電圧−Ｖoutが所定電圧より上昇すると、抵抗Ｒ11と抵抗Ｒ12との接続点の検出電圧が上昇する。検出電圧が上昇することにより、検出用トランジスタＭ15と定電流生成用トランジスタＭ16とは、いわゆる、Ｅ／Ｄインバータを構成しているので、検出用トランジスタＭ15と定電流生成用トランジスタＭ16との接続点の電位は低下する。検出用トランジスタＭ15と定電流生成用トランジスタＭ16との接続点の電位が低下すると、制御用トランジスタＭ14から出力用トランジスタＭ11のゲートに供給される電流が増加する。これによって、出力用トランジスタＭ１のゲート電位が上昇し、出力用トランジスタＭ１のドレイン電流が低下する。これによって、出力電圧Ｖoutが低下することになる。
【００４７】
以上の動作によって、出力端子Ｔout-から出力される出力電圧−Ｖoutを一定に保持できるようになる。
【００４８】
〔効果〕
本実施例によれば、第１実施例と同様に、６個のトランジスタＭ１〜Ｍ６及び２個の抵抗Ｒ１、Ｒ２並びに１つのキャパシタＣ１から構成される９つの素子により、簡単な構成で、電源回路を構成することができる。
【００４９】
〔その他〕
なお、第１実施例と同様に、６個のトランジスタＭ11〜Ｍ16のサイズ及び２個の抵抗Ｒ11、Ｒ12の抵抗値を換えることによって、出力電圧−Ｖoutを調整することが可能である。
【００５０】
〔第３実施例〕
図３は本発明の第３実施例のブロック構成図を示す。
【００５１】
本実施例の電源装置３００は、ｎ個の電源装置３１１−１〜３１１−ｎ及びスイッチＳＷ31から構成されている。
【００５２】
ｎ個の電源装置３１１−１〜３１１−ｎの入力端子Ｔin1〜Ｔinnには、電源装置３００の入力端子ＴINが接続され、入力端子ＴINから各電源装置３１１−１〜３１１−ｎの入力端子Ｔin1〜Ｔinnに入力電圧ＶINが印加される。各電源装置３１１−１〜３１１−ｎは、入力端子Ｔin1〜Ｔinnに印加される入力電圧ＶINよりトランジスタのサイズや抵抗などによって予め設定された出力電圧Ｖout1〜Ｖoutnを生成し、出力端子Ｔout1〜Ｔoutnから出力する。
【００５３】
図４は電源回路３１１−１の回路構成図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。
【００５４】
本実施例の電源回路３１１−１は、図１に示す電源回路１００に設けられたスイッチＳＷ１を削除し、スイッチ接続用端子Ｔgnd1を設けた構成とされている。なお、電源装置３１１−２〜３１１−ｎも電源回路３１１−１と同様な構成とされている。
【００５５】
電源装置３１１−１のスイッチ接続端子Ｔgnd1及び電源装置３１１−２〜３１１−ｎのスイッチ接続用端子Ｔgnd2〜Ｔgndnは、スイッチＳＷ31を介して接地に接続される。スイッチＳＷ31をオフすることにより、電源回路３１１−１〜３１１−ｎの駆動を停止することが可能となる。
【００５６】
なお、本実施例では、第１実施例の電源回路１００を複数用いて電源装置３００を構成したが、第２実施例の電源回路２００を複数用いて構成することも可能である。
【００５７】
〔第４実施例〕
図５は本発明の第４実施例の回路構成図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。
【００５８】
本実施例の電源装置４００は、ｎ個の電源回路４１１−１〜４１１−ｎ及び定電流生成回路４１２、並びにスイッチＳＷ41から構成されている。
【００５９】
ｎ個の電源回路４１１−１〜４１１−ｎは、各々、図１に示す電源回路１００において定電流生成用トランジスタＭ６を削除し、また、スイッチＳＷ１を削除し、スイッチ接続用端子Ｔgnd1を設けた構成とされている。定電流生成回路４１２は、図１に示す電源回路１００における定電流生成用トランジスタＭ６をｎ個の電源回路４１１−１〜４１１−ｎで共通するための回路である。
【００６０】
定電流生成回路４１２は、定電流生成用トランジスタＭ46及びカレントミラー回路４２１から構成されている。定電流生成用トランジスタＭ46は、ディプレーション型ＮチャネルＭＯＳトランジスタから構成され、ソースとゲートとが接続され、ソースとゲートとの接続点は接地端子Ｔgnd11に接続されている。接地端子Ｔgnd11は、スイッチＳＷ41を介して接地に接続される。
【００６１】
定電流生成用トランジスタＭ46のドレインは、カレントミラー回路４２１に接続されている。カレントミラー回路４２１は、トランジスタＭ410、Ｍ411〜Ｍ41nから構成されている。トランジスタＭ410、Ｍ411〜Ｍ41nは、ＰチャネルＭＯＳ電界効果トランジスタから構成されており、ソースが入力端子ＴINに接続され、入力端子ＴINより入力電圧ＶINが印加される。トランジスタＭ410のドレイン電流に応じた電流がトランジスタＭ411〜Ｍ41nのドレインから出力される構成とされている。
【００６２】
トランジスタＭ411〜Ｍ41nのドレインは、電源回路４１１−１〜４１１−ｎの検出用トランジスタＭ５のドレインに接続されている。これによって、電源回路４１１−１〜４１１−ｎの検出用トランジスタＭ５のドレインには、電源回路１００と同様に定電流生成用トランジスタＭ46から定電流が供給され、電源回路１００と同様な動作を実現できる。
【００６３】
以上により、ｎ個の電源回路４１１−１〜４１１−ｎで定電流生成用トランジスタＭ46を供給でき、よって、複数の電源回路を有する構成において素子数の増加を抑制できる。
【図面の簡単な説明】
【００６４】
【図１】本発明の第１実施例の回路構成図である。
【図２】本発明の第２実施例の回路構成図である。
【図３】本発明の第３実施例のブロック構成図である。
【図４】電源回路３１１の回路構成図である。
【図５】本発明の第４実施例の回路構成図である。
【図６】従来の一例の回路構成図である。
【符号の説明】
【００６５】
１００、２００  電源回路
１１１、２１１  カレントリミット回路、１１２、２１２  検出回路
Ｍ１、Ｍ11  出力用トランジスタ、Ｍ２、Ｍ３、Ｍ12、Ｍ13  トランジスタ
Ｍ４、Ｍ14  制御用トランジスタ
Ｍ５、Ｍ15  検出用トランジスタ、Ｍ６、Ｍ16、Ｍ4  定電流生成用トランジスタ
３００、４００  電源装置
３１１−１〜３１１−ｎ、４１１−１〜４１１−ｎ  電源回路、４１２  定電流生成回路
４２１  カレントミラー回路
【図１】
2006260412.tif 000003
【図２】
2006260412.tif 000004
【図３】
2006260412.tif 000005
【図４】
2006260412.tif 000006
【図５】
2006260412.tif 000007
【図６】
2006260412.tif 000008