(57)【要約】【課題】  消費エネルギー・製造コストを低減したパターン形成方法、半導体装置の製造方法、半導体装置を提供する。【解決手段】  酸化膜形成面１２ａに吸着水を吸着した吸着層１２ｂを形成し、シリコン基板１１の標準単極電位よりも大きい標準単極電位を有して酸化膜形成面１２ａに相対する形状に形成した電極部材３３を、その酸化膜形成面１２ａ（吸着層１２ｂ）に接触させ、シリコン基板１１の標準単極電位と電極部材３３の標準単極電位の電位差に基づいてゲート形成膜（ゲート酸化膜）を形成するようにした。【選択図】      図７
2006216893.tif 000002
【特許請求の範囲】
【請求項１】
被処理部材のパターン形成領域にパターンを形成するパターン形成方法において、
前記被処理部材の標準単極電位と異なる標準単極電位を有してパターン形成領域に相対した形状に形成された電極部材を、前記パターン形成領域と相対向する位置に配置するとともに、前記被処理部材の標準単極電位と前記電極部材の標準単極電位の電位差によって前記パターン形成領域にパターンを形成するようにしたパターン形成方法。
【請求項２】
請求項１に記載のパターン形成方法において、
前記電極部材の標準単極電位が前記被処理部材の標準単極電位より大きいことを特徴とするパターン形成方法。
【請求項３】
請求項２に記載のパターン形成方法において、
前記電極部材は、表面に酸化膜を有した金属部材であることを特徴とするパターン形成方法。
【請求項４】
請求項２〜３のいずれか１つに記載のパターン形成方法において、
前記パターン形成領域の表面を酸化することによってパターンを形成するようにしたことを特徴とするパターン形成方法。
【請求項５】
請求項１〜４のいずれか１つに記載のパターン形成方法において、
前記被処理部材と前記電極部材間に電圧を印加することを特徴とするパターン形成方法。
【請求項６】
請求項５に記載のパターン形成方法において、
前記被処理部材と前記電極部材を、それぞれ陽極と陰極にした電圧を印加することを特徴とするパターン形成方法。
【請求項７】
請求項１〜６のいずれか１つに記載のパターン形成方法において、
前記パターン形成領域と前記電極部材との間に酸素を含有した酸化媒体を介在させたことを特徴とするパターン形成方法。
【請求項８】
請求項７に記載のパターン形成方法において、
前記酸化媒体は、酸素を含有した液体であることを特徴とするパターン形成方法。
【請求項９】
請求項８に記載のパターン形成方法において、
前記酸化媒体は、少なくとも水とアルコールのいずれか１つからなることを特徴とするパターン形成方法。
【請求項１０】
請求項７〜９のいずれか１つに記載のパターン形成方法において、
少なくとも前記電極部材の表面と前記パターン形成領域の表面のいずれか一方に前記酸化媒体を吸着させ、前記電極部材を前記パターン形成領域に接触させるようにしたことを特徴とするパターン形成方法。
【請求項１１】
請求項７〜９のいずれか１つに記載のパターン形成方法において、
前記電極部材を前記パターン形成領域から離間させ、前記電極部材と前記パターン形成領域との間を前記酸化媒体で充填するようにしたことを特徴とするパターン形成方法。
【請求項１２】
請求項４〜１１のいずれか１つに記載のパターン形成方法において、
前記電極部材を前記パターン形成領域と相対向する位置に配置する前に、前記パターン
形成領域の表面に形成された前記被処理部材の自然酸化膜を予め除去するようにしたことを特徴とするパターン形成方法。
【請求項１３】
請求項１〜１１のいずれか１つに記載のパターン形成方法において、
前記電極部材を前記パターン形成領域と相対向する位置に配置する前に、前記パターン形成領域を含む前記被処理部材の一側面に、機能液を撥液する撥液層を形成することを特徴とするパターン形成方法。
【請求項１４】
導電性部材の表面に前記導電性部材の酸化層を形成するようにした半導体装置の製造方法において、
前記酸化層を、請求項４〜１２に記載のパターン形成方法によって形成するようにした半導体装置の製造方法。
【請求項１５】
配線形成材料を含む機能液を撥液する部分と親液する部分の少なくとも一方からなる被処理層を前記一側面に形成し、前記被処理層に前記機能液を塗布することによって配線パターンを形成するようにした半導体装置の製造方法において、
前記被処理層を、請求項１３に記載のパターン形成方法によって形成するようにした半導体装置の製造方法。
【請求項１６】
絶縁材料を含む機能液を撥液する部分と親液する部分の少なくとも一方からなる被処理層を前記一側面に形成し、前記被処理層に前記機能液を塗布することによって絶縁パターンを形成するようにした半導体装置の製造方法において、
前記被処理層を、請求項１３に記載のパターン形成方法によって形成するようにした半導体装置の製造方法。
【請求項１７】
請求項１４〜１６のいずれか１つに記載の半導体装置の製造方法によって製造した半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パターン形成方法、半導体装置の製造方法、半導体装置に関する。
【背景技術】
【０００２】
従来、半導体の製造工程では、シリコン等の半導体や金属配線の表面に酸化膜パターンを形成する酸化膜形成工程が行われている。
この酸化膜の形成方法には、前記表面全面を酸素や水蒸気の雰囲気中に晒して熱処理する熱酸化法や、同表面全面を酸素プラズマに晒してプラズマ処理するプラズマ酸化法、さらには同表面全面を酸性あるいはアルカリ性等の薬液中に浸漬して正電位を印加する陽極酸化法が知られている（例えば、特許文献１、特許文献２、特許文献３）。そして、これらの酸化法によって形成した酸化膜上にフォトリソグラフィによるマスクを形成し、エッチングを施すことによって、所望の酸化膜パターンを形成している。
【０００３】
一方、上記フォトリソグラフィとエッチングを用いない方法として、位置選択的に酸化膜を形成する方法が知られている。すなわち、前記表面に撥液剤やカップリング剤を塗布し、あるいは前記表面にプラズマ処理等の表面処理を施し、フォトマスクを介して紫外線を照射する。そして、酸化膜の成膜材料を塗布あるいは蒸着させることにより、紫外線を照射した部分、あるいは紫外線を照射していない部分のみに、位置選択的に酸化膜パターンを形成することができる。
【特許文献１】特開平３−１６２１５  号公報
【特許文献２】特開平５−１３６４１６  号公報
【特許文献３】特開２００１−６８９５７  号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記する熱酸化法では、被処理部材を高温に昇温しなければならず、酸化処理工程に多大なエネルギーを消費する。また、プラズマ酸化法では、プラズマ発生源を有した真空装置等の高価な付帯設備が必要となる。また、陽極酸化法では、正電位を印加するための電極や配線等を被処理部材に別途形成しなければならない。その結果、上記する酸化方法では、消費電力や付帯設備の増加、さらにはフォトリソグラフィ・エッチング工程等の工程数の増加によって、酸化処理工程に要する処理コストが増加し、ひいてはパターンを製造するための製造コストの増加を招く問題となる。
【０００５】
一方、位置選択的に成膜材料を堆積させる方法では、撥液剤、カップリング剤、あるいはプラズマ表面処理基板の露光に、１７３nm以下の極短波長紫外線を長時間（１〜３０分）照射する必要があった。つまり、該露光工程において、高価な露光装置を必要とし、多額の設備投資を行う必要があった。しかも、長時間の露光では、マスク膨張によるパターンずれ等の問題が発生し、所望する形状のパターンを得ることが困難であった。
【０００６】
本発明は、上記問題を解決するためになされたものであり、その目的は、製造に要する消費エネルギー・製造コストを低減したパターン形成方法、半導体装置の製造方法、半導体装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明のパターン形成方法は、被処理部材のパターン形成領域にパターンを形成するパターン形成方法において、前記被処理部材の標準単極電位と異なる標準単極電位を有してパターン形成領域に相対した形状に形成された電極部材を、前記パターン形成領域と相対
向する位置に配置するとともに、前記被処理部材の標準単極電位と前記電極部材の標準単極電位の電位差によって前記パターン形成領域にパターンを形成するようにした。
【０００８】
本発明のパターン方法によれば、被処理部材の標準単極電位と異なる標準単極電位を有した電極部材をパターン形成領域に相対させることによってパターンを形成することができる。その結果、パターン領域に整合したパターンを確実に製造することができ、パターンの形成位置を位置整合させるための工程（例えば、リソグラフィプロセスやエッチングプロセス）を確実に削減することができる。ひいては、パターンの製造に要する消費エネルギー・製造コストを確実に低減することができる。
【０００９】
このパターン形成方法において、前記電極部材の標準単極電位は、被処理部材の標準単極電位よりも大きくてもよい。
このパターン形成方法によれば、前記電極部材の形状に相対した前記被処理部材のパターン形成領域を酸化することができる。
【００１０】
このパターン形成方法において、前記電極部材は、表面に酸化膜を有した金属部材であってもよい。
このパターン形成方法によれば、電極部材が酸化膜を有する分だけ、その電極部材の標準単極電位が大きくなったことと同様の効果を得ることができる。その結果、標準単極電位を大きくできる分だけ、パターンの製造条件を拡張することができ、その消費エネルギー・製造コストを低減することができる。
【００１１】
このパターン形成方法において、前記被処理部材と前記電極部材間に電圧を印加するようにしてもよい。
このパターン形成方法によれば、電圧を印加する分だけ、パターンの形成速度を増加することができ、製造コストを低減することができる。
【００１２】
このパターン形成方法において、前記被処理部材と前記電極部材を、それぞれ陽極と陰極にした電圧を印加するようにしてもよい。
このパターン形成方法によれば、電圧を印加する分だけ、パターン形成領域の酸化を促進することができ、製造コストを低減することができる。
【００１３】
このパターン形成方法において、前記パターン形成領域と前記電極部材との間に酸素を含有した酸化媒体を介在させてもよい。
このパターン形成方法によれば、酸化時間・厚膜化・膜質等の制御性を向上させることができる。
【００１４】
このパターン形成方法において、前記酸化媒体は、酸素を含有した液体であっても良い。
このパターン形成方法によれば、酸化媒体中の酸素を効率よく供給できるため、酸化時間の短縮あるいは厚膜化に効果がある。
【００１５】
このパターン形成方法において、前記酸化媒体は、少なくとも水とアルコールのいずれか１つからなるようにしてもよい。
このパターン形成方法によれば、水とアルコールによって酸素を効率よく供給できるため、酸化時間の短縮あるいは厚膜化に効果がある。
【００１６】
このパターン形成方法は、少なくとも前記電極部材の表面と前記パターン形成領域の表面のいずれか一方に前記酸化媒体を吸着させ、前記電極部材を前記パターン形成領域に接触させるようにしてもよい。
【００１７】
このパターン形成方法によれば、前記電極部材と被処理部材間に確実に前記酸化媒体を介在させることができる。
このパターン形成方法は、前記電極部材を前記パターン形成領域から離間させ、前記電極部材と前記パターン形成領域との間を前記酸化媒体で充填するようにしてもよい。
【００１８】
このパターン形成方法によれば、電極部材とパターン形成領域の間に酸化媒体を充填せる分だけ、パターン形成領域の表面と酸化媒体の接触頻度を増加することができ、且つ前記酸化媒体を効率よく供給することができ、パターン形成領域の酸化速度を向上し、厚膜化等の制御性を向上させることができる。その結果、酸化パターンを製造する製造コストを、さらに低減することができる。
【００１９】
このパターン形成方法は、前記電極部材を前記パターン形成領域と相対向する位置に配置する前に、前記パターン形成領域の表面に形成された前記被処理部材の自然酸化膜を予め除去するようにした。
【００２０】
このパターン形成方法によれば、自然酸化膜を予め除去する分だけ、緻密な酸化パターンを形成することができ、その酸化パターンの形成を促進することができる。その結果、酸化パターンを製造する製造コストを、さらに低減することができる。
【００２１】
このパターン形成方法は、前記電極部材を前記パターン形成領域と相対向する位置に配置する前に、前記パターン形成領域を含む前記被処理部材の一側面に、機能液を撥液する撥液層を形成するようにしてもよい。
【００２２】
このパターン形成方法によれば、前記被処理部材上の撥液層を効率的に分解することができる。その結果、パターンを製造する製造コスト低減することができる。
本発明の半導体装置の製造方法は、導電性部材の表面に前記導電性部材の酸化層を形成するようにした半導体装置の製造方法において、前記酸化層を、上記のパターン形成方法によって形成するようにした。
【００２３】
本発明の半導体装置の製造方法によれば、低コスト・低消費エネルギーで酸化層を形成することができ、半導体装置の製造コストを低減することができる。
本発明の半導体装置の製造方法は、配線形成材料を含む機能液を撥液する部分と親液する部分の少なくとも一方からなる被処理層を前記一側面に形成し、前記被処理層に前記機能液を塗布することによって配線パターンを形成するようにした半導体装置の製造方法において、前記被処理層を、上記のパターン形成方法によって形成するようにした。
【００２４】
本発明の半導体装置の製造方法によれば、低コスト・低消費エネルギーで配線パターンを形成することができ、半導体装置の製造コストを低減することができる。
本発明の半導体装置の製造方法は、絶縁材料を含む機能液を撥液する部分と親液する部分の少なくとも一方からなる被処理層を前記一側面に形成し、前記被処理層に前記機能液を塗布することによって絶縁パターンを形成するようにした半導体装置の製造方法において、前記被処理層を、上記のパターン形成方法によって形成するようにした。
【００２５】
本発明の半導体装置の製造方法によれば、低コスト・低消費エネルギーで絶縁パターンを形成することができ、半導体装置の製造コストを低減することができる。
本発明の半導体装置は、上記の半導体装置の製造方法によって製造した半導体装置。
【００２６】
本発明の半導体装置によれば、半導体装置の製造コストを低減することができる。
【発明を実施するための最良の形態】
【００２７】
（第１実施形態）
以下、本発明を具体化した第１実施形態を図１〜図１０に従って説明する。図１は、半導体装置としての薄膜トランジスタを示す概略斜視図であって、図２は、図１のＡ−Ａに沿う断面図である。
【００２８】
図１に示すように、薄膜トランジスタ（以下単に、ＴＦＴという。）１０は、被処理部材としてのシリコン基板１１の一側面（素子形成面１１ａ）に形成され、略四角形状のチャンネル形成部１２を有している。チャンネル形成部１２は、ｎ型のウェルであって、その外周には、図２に示すように、トレンチ１３が形成されている。そのトレンチ１３の内部には、シリコン酸化膜からなる素子分離膜１４が充填されている。そして、これらトレンチ１３及び素子分離膜１４によって、チャンネル形成部１２を隣接する他のチャンネル形成部１２から電気的に絶縁（素子分離）する素子分離領域１５が形成されている。すなわち、ＴＦＴ１０は、いわゆるＳｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ（ＳＴＩ）構造で素子分離されたＴＦＴである。尚、本実施形態では、図１に示すように、チャンネル形成部１２の長手方向をＸ方向とし、同Ｘ方向と直交する方向をＹ方向とする。また、トレンチ１３の深さ方向をＺ方向とする。
【００２９】
図２に示すように、チャンネル形成部１２の上面（パターン形成領域としての酸化膜形成面１２ａ）であって、そのＸ方向両側には、互いに離間するソース１２ｓ及びドレイン１２ｄが区画形成されている。ソース１２ｓ及びドレイン１２ｄは、ｐ型の不純物領域であって、その上側には、それぞれソース電極１６ｓ及びドレイン電極１６ｄが形成されている。ソース電極１６ｓ及びドレイン電極１６ｄは、シリコンをシリサイド化したチタンシリサイド層であって、図示しないソース配線及びドレイン配線に電気的に接続されて、そのコンタクト抵抗を低抵抗化するようになっている。そして、そのソース電極１６ｓには、図示しないソース配線を介して所定の入力電圧が供給されるようになっている。
【００３０】
ソース１２ｓ及びドレイン１２ｄには、それぞれ互い近づくようにＸ方向に延びるエクステンション領域１７ｓ，１７ｄが、酸化膜形成面１２ａのＹ方向全幅にわたり形成されている。エクステンション領域１７ｓ，１７ｄは、ソース１２ｓ及びドレイン１２ｄよりも低濃度のｐ型の不純物領域であって、ソース１２ｓ及びドレイン１２ｄよりもＺ方向に浅く形成されている。そして、エクステンション領域１７ｓ，１７ｄは、ＴＦＴ１０がオン状態のときに、チャンネル形成部１２の短チャンネル化を防止して、ドレイン１２ｄ近傍の電位勾配を軽減するようになっている。
【００３１】
そして、これらエクステンション領域１７ｓ，１７ｄがＸ方向に所定の距離だけ離間することによって、チャンネル領域１８が形成される。すなわち、ＴＦＴ１０は、Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ（ＬＬＤ）構造を有するｐチャンネルのＴＦＴである。
【００３２】
図２に示すように、酸化膜形成面１２ａ上であって前記チャンネル領域１８上には、ゲート絶縁膜２０が形成されている。ゲート絶縁膜２０は、シリコン酸化膜からなる絶縁膜であって、図１に示すように、酸化膜形成面１２ａのＹ方向全幅にわたり帯状に形成されている。そのゲート絶縁膜２０上には、同じく、チャンネル形成部１２のＹ方向全幅にわたり帯状に形成されたゲート電極２１が形成されている。ゲート電極２１は、ポリシリコンによって形成される電極であって、その外周には、同ゲート電極２１を囲うスペーサ２２が形成されている。スペーサ２２は、シリコン酸化膜によって形成され、ゲート電極２１上側からＺ方向下方に向かって広がるように形成されている。そのスペーサ２２の酸化膜形成面１２ａ側は、ソース１２ｓ及びドレイン１２ｄのゲート絶縁膜２０側端部と相対向する位置に形成されている。
【００３３】
そして、ゲート電極２１に所定の駆動電圧を供給すると、ＴＦＴ１０がオン状態となり、ソース電極１４ｓに供給した入力電圧に相対する出力電圧がチャンネル領域１８を介してドレイン電極１４ｄに出力される。
【００３４】
次に、上記するＴＦＴ１０の製造方法について以下に説明する。図３〜図１０は、ＴＦＴ１０の製造工程を説明する説明図である。
まず、図３に示すように、酸素あるいは水蒸気雰囲気下の熱酸化プロセスによって、シリコン基板１１の素子形成面１１ａ全面に熱酸化膜２５を形成し、同熱酸化膜２５上に、ＣＶＤプロセスによって、シリコン窒化膜２６を積層する。次に、リソグラフィプロセスによって、チャンネル形成部１２（酸化膜形成面１２ａ）に相対する位置にレジスト２７をパターニングし、同レジスト２７をマスクにしたエッチングプロセスによって、前記レジスト２７の形成されていない位置のシリコン窒化膜２６、熱酸化膜２５及びシリコン基板１１を順次エッチングする。そして、レジスト２７を除去することによって、素子形成面１１ａに、トレンチ１３で囲まれた酸化膜形成面１２ａを有するチャンネル形成部１２を形成する。
【００３５】
チャンネル形成部１２を形成すると、図４に示すように、ＣＶＤプロセスによって、素子形成面１１ａ全面に、トレンチ１３内を埋め込むシリコン酸化膜２８を堆積し、前記シリコン窒化膜２６をストッパとするＣＭＰプロセスによって、シリコン酸化膜２８を所定の厚さ（図４の２点鎖線）まで研磨して平坦化する。これによって、トレンチ１３内を充填する素子分離膜１４を形成する。
【００３６】
素子分離膜１４を形成すると、図５に示すように、ウェットエッチングによって、前記シリコン窒化膜２６及び熱酸化膜２５を除去し、前記熱酸化プロセスによって、再びチャンネル形成部１２上に犠牲酸化膜２９を形成する。次に、リソグラフィプロセスによって、チャンネル形成部１２に相対する位置を開口するレジスト３１をパターニングし、同レジスト３１をマスクにしてｎ型の不純物Ｄ（砒素又はリン）をチャンネル形成部１２にイオン注入する。この際、前記犠牲酸化膜２９によって、イオン注入時における素子形成面１１ａ（酸化膜形成面１２ａ）のダメージを回避することができ、導電性部材からなるｎ型のウェル（チャンネル形成部１２）を形成することができる。
【００３７】
チャンネル形成部１２を形成すると、レジスト除去プロセスによってレジスト３１を除去し、ウェットエッチングによって犠牲酸化膜２９を除去する。この際、図６に示すように、酸化膜形成面１２ａの表層にはシリコン基板１１のシリコン配列が露出され、露出した前記シリコン面に酸化媒体としての水（吸着水）を付与して吸着層１２ｂを形成する。尚、吸着層１２ｂは、吸着水に限らず、例えば酸化膜形成面１２ａに吸着したアルコール等で形成してもよく、酸素（イオン状態を含む酸素原子や酸素分子）を含有した液体の吸着層であればよい。
【００３８】
図７に示すように、犠牲酸化膜２９を除去して吸着層１２ｂを形成すると、酸化膜形成面１２ａ直上に電極部材３３を配置する。電極部材３３は、シリコンの標準単極電位よりも大きい標準単極電位を有した金属部材（例えば、金、白金等）で形成され、チャンネル形成部１２の酸化膜形成面１２ａと相対するサイズで形成されている。
【００３９】
尚、本実施形態における標準単極電位は、標準水素電極を０Vとした時の相対的な電極
の電位である。例えば、金の標準単極電位は、＋１．４９８Ｖであり、白金の標準単極電位は、＋１．１１８Ｖである。
【００４０】
酸化膜形成面１２ａ直上に電極部材３３を配置すると、図７の２点鎖線で示すように、電極部材３３を酸化膜形成面１２ａに接触させる。すると、電極部材３３の標準単極電位
とシリコン基板１１の標準単極電位の電位差によって、電極部材３３と酸化膜形成面１２ａ間に、吸着層１２ｂを介した電池効果が発現し、酸化膜形成面１２ａの表面（吸着層１２ｂ）のシリコンと吸着層１２ｂの吸着水の酸素が結合する。すなわち、酸化膜形成面１２ａが酸化される。そして、この酸化反応は、電極部材３３の形状に相対する領域、すなわち酸化膜形成面１２ａ上でのみ選択的に進行する。
【００４１】
従って、この酸化反応が進むことによって、図８に示すように、酸化膜形成面１２ａ上にのみ選択的に成長したパターンとしてのシリコン酸化膜（ゲート形成膜３４）が形成される。つまり、シリコンの標準単極電位よりも大きい標準単極電位を有した電極部材３３を酸化膜形成面１２ａに接触させるだけで、ゲート形成膜３４を形成する。
【００４２】
この際、ゲート形成膜３４は、前記犠牲酸化膜２９を除去し、シリコン配列の露出した酸化膜形成面１２ａに吸着層１２ｂを形成する分だけ、その酸化反応の反応速度、すなわち膜成長速度を増大する。また、酸化膜形成面１２ａ（吸着層１２ｂ）のシリコン配列を露出する分だけ、同シリコン配列に対応するシリコン酸化膜を形成し、電気的絶縁性に優れた緻密な膜構造を有するようになる。
【００４３】
図８に示すように、ゲート形成膜３４を形成すると、同ゲート形成膜３４上に、ＣＶＤプロセスによってゲート電極膜３５を形成する。次に、リソグラフィプロセスによって、ゲート電極２１に相対する位置を開口するレジスト３６をパターニングし、同レジスト３６をマスクにしたエッチングプロセスによって、前記レジスト３６の形成されていない位置のゲート電極膜３５及びゲート形成膜３４を順次エッチングする。そして、レジスト３６を除去することによって、酸化膜形成面１２ａ上に、ゲート絶縁膜２０及びゲート電極２１が形成される。
【００４４】
図９に示すように、ゲート絶縁膜２０及びゲート電極２１を形成すると、ゲート電極２１をマスクにしてｐ型の不純物Ｄ（ホウ素）をチャンネル形成部１２にイオン注入する。これによって、ゲート絶縁膜２０に整合したエクステンション領域１７ｓ，１７ｄ、すなわちチャンネル領域１８を形成する。
【００４５】
チャンネル領域１８を形成すると、ＣＶＤプロセスによって、素子形成面１１ａ全面に、ゲート絶縁膜２０及びゲート電極２１を覆うシリコン酸化膜を形成する。そして、図１０に示すように、同シリコン酸化膜をエッチングすることによって、ゲート電極２１の外周でテーパー形状を呈するスペーサ２２を形成する。スペーサ２２を形成すると、同スペーサ２２をマスクにして高濃度のｐ型の不純物Ｄ（ホウ素）をチャンネル形成部１２にイオン注入する。これによって、エクステンション領域１７ｓ，１７ｄよりもチャンネル領域１８から離間するソース１２ｓ及びドレイン１２ｄを形成する。そして、これらソース１２ｓ及びドレイン１２ｄのシリサイド化によって、ソース電極１６ｓ及びドレイン電極１６ｄを形成し、ＴＦＴ１０を形成する。
【００４６】
次に、上記のように構成した第１実施形態の効果を以下に記載する。
（１）上記第１実施形態によれば、酸化膜形成面１２ａに吸着水を吸着した吸着層１２ｂを形成し、シリコン基板１１の標準単極電位よりも大きい標準単極電位を有して酸化膜形成面１２ａに相対する形状に形成した電極部材３３を、酸化膜形成面１２ａ（吸着層１２ｂ）に相対させた。そして、シリコンの標準単極電位と電極部材３３の標準単極電位の電位差に基づいて、酸化膜形成面１２ａにゲート形成膜３４（ゲート絶縁膜２０）を形成するようにした。その結果、熱酸化法やプラズマ酸化法等、他の酸化方法に比べ、高価な付帯設備を要することなくゲート形成膜３４を形成することができる。
【００４７】
（２）上記第１実施形態によれば、電極部材３３を酸化膜形成面１２ａ（吸着層１２ｂ
）に接触させてゲート形成膜３４を形成するようにした。そのため、ゲート形成膜３４を酸化膜形成面１２ａ上にのみ選択的に成長させることができ、同ゲート形成膜３４の酸化膜形成面１２ａに対する位置整合性を向上することができる。従って、ゲート形成膜３４を酸化膜形成面１２ａ上に位置整合させるための工程（リソグラフィ工程及びエッチング工程）を削減することができ、ゲート形成膜３４（ゲート絶縁膜２０）を形成するための処理コストを低減することができる、ひいてはＴＦＴ１０を製造するための製造コストを低減することができる。
【００４８】
（３）上記第１実施形態によれば、電極部材３３を酸化膜形成面１２ａに接触させる前に、犠牲酸化膜２９を除去し、酸化膜形成面１２ａ上にシリコン配列を露出させて吸着層１２ｂを形成するようにした。その結果、犠牲酸化膜２９等を介することなく、酸化膜形成面１２ａのシリコン配列に対して直接酸化反応を進行させることができ、ゲート形成膜３４の成長速度を増加させることができる。ひいては、ＴＦＴ１０を製造するための製造コストを低減することができる。
【００４９】
（４）しかも、シリコン配列に対応したシリコン酸化膜を成長させることができ、電気的絶縁性に優れる緻密な膜構造のゲート形成膜３４（ゲート絶縁膜２０）を形成することができる。
（第２実施形態）
次に、本発明を具体化した第２実施形態を図１１〜図１４に従って説明する。第２実施形態では、パターンを、第１実施形態に示す半導体装置のソース配線やドレイン配線等、シリコン基板１１上に形成する各種配線パターンに具体化したものである。
【００５０】
図１１に示すように、シリコン基板１１の素子形成面１１ａには、後述する配線パターン４５（図１４参照）を形成するためのパターン形成領域１１ｂと、同パターン形成領域１１ｂを除く非パターン形成領域１１ｃに仮想分割されている。その素子形成面１１ａの全面（パターン形成領域１１ｂ及び非パターン形成領域１１ｃ）には、被処理層４０が形成されている。被処理層４０は、フッ素を含有したシランカップリング剤等からなる層であって、後述する機能液４２（図１３参照）を撥液する撥液層である。
【００５１】
今、図１１に示すように、パターン形成領域１１ｂ直上に、電極部材４１を配置する。電極部材４１は、シリコンの標準単極電位と異なる標準単極電位を有した金属部材で形成され、パターン形成領域１１ｂと相対するサイズで形成されている。尚、本実施形態における電極部材４１は、シリコンの標準電極電位よりも大きい標準単極電位を有した金や白金等からなるものとするが、これに限定されるものではなく、例えばシリコンの標準単極電位よりも低い部材で構成してもよく、シリコンの標準単極電位と異なる標準単極電位を有する部材であればよい。
【００５２】
パターン形成領域１１ｂ直上に電極部材４１を配置すると、図１１の２点鎖線で示すように、電極部材４１をパターン形成領域１１ｂに相対する被処理層４０の表面に接触させる。すると、電極部材４１の標準単極電位とシリコン基板１１の標準単極電位の電位差によって、電極部材４１と素子形成面１１ａ（パターン形成領域１１ｂ）の間に、被処理層４０を介した電池効果が発現し、図１２に示すように、パターン形成領域１１ｂの被処理層４０のみが改質されて分解除去される。
【００５３】
これによって、パターン形成領域１１ｂには、後述する機能液４２を親液する凹部（親液部４０ａ）が、同パターン形成領域１１ｂと相対する大きさで形成することができる。
そして、配線形成材料としての金属微粒子を分散させた機能液４２をスピンコート法等によって素子形成面１１ａ上に塗布すると、図１３に示すように、非パターン形成領域１１ｃ（被処理層４０）において機能液４２が撥液され、パターン形成領域１１ｂ（親液部
４０ａ）にのみ、機能液４２が収容されるようになる。そして、パターン形成領域１１ｂ（親液部４０ａ）に収容した機能液４２を乾燥・焼成した後に、非パターン形成領域１１ｃの被処理層４０を除去すると、図１４に示すように、パターン形成領域１１ｂにのみ、配線パターン４５を形成することができる。
【００５４】
すなわち、被処理層４０をパターニングするための露光装置を要することなく、配線パターン４５を、パターン形成領域１１ｂに対して位置選択的に形成することができる。
上記のように構成した第２実施形態によれば、シリコンの標準単極電位と異なる標準単極電位を有してパターン形成領域１１ｂに相対する形状に形成した電極部材４１を、パターン形成領域１１ｂの被処理層４０に接触させ、シリコンの標準単極電位と電極部材４１の標準単極電位の電位差に基づいて被処理層４０を改質して分解除去するようにした。その結果、被処理層４０をパターニングするための露光装置を要することなく、位置選択的に配線パターン４５を形成することができる。従って、高価な付帯設備を要することなく配線パターン４５を形成することができ、その製造コストを低減することができる。
【００５５】
尚、上記実施形態は以下のように変更してもよい。
・上記第１実施形態では、電極部材３３を酸化膜形成面１２ａに接触させる構成にした。これを変更し、図１５に示すように、電極部材３３を酸化膜形成面１２ａから所定の距離Ｈ（例えば、０．５ｍｍ）だけ離間させ、これら電極部材３３と酸化膜形成面１２ａとの間に水やアルコール等の酸化媒体としての液体Ｌｏｘを充填させるようにしてもよい。
【００５６】
これによれば、酸化膜形成面１２ａと酸化媒体の接触頻度を増加させることができ、酸化膜形成面１２ａの酸化速度を向上させることができる。その結果、ゲート絶縁膜２０を形成するための処理コストを低減することができ、ひいてはＴＦＴ１０を製造する製造コストを、さらに低減することができる。
【００５７】
また、同構成を第２実施形態に適用してもよく、これによれば親液部４０ａを形成するための被処理層４０の処理コストを低減することができ、ひいては半導体装置の製造コストを、さらに低減することができる。
・あるいは、図１６に示すように、電極部材３３の標準単極電位と酸化膜形成面１２ａの標準単極電位の電位差と同方向の電圧、すなわち酸化膜形成面１２ａを陽極、電極部材３３を陰極にする電圧を別途印加する構成にしてもよい。これによれば、酸化膜形成面１２ａの酸化速度を、さらに増加させることができる。
【００５８】
また、同構成を第２実施形態に適用してもよく、これによれば親液部４０ａを形成するための被処理層４０の処理コストを低減することができ、ひいては半導体装置の製造コストを、さらに低減することができる。
・上記第１実施形態では、パターンをゲート形成膜３４に具体化したが、これに限らず、例えばパターンを熱酸化膜２５、犠牲酸化膜２９、さらにはスペーサ２２に具体化してもよい。
【００５９】
あるいは、ソース電極１６ｓ及びドレイン電極１６ｄに接続されるソース配線及びドレイン配線等の各種配線の表面に形成する保護酸化膜や、キャパシタに利用する容量膜等に具体化してもよい。すなわち、電極部材３３の標準単極電位よりも低い標準単極電位を有した被処理部材に形成する酸化膜であればよい。
・上記第１実施形態における犠牲酸化膜２９をウェットエッチングした後に電極部材３３によってゲート形成膜３４を形成する構成にした。こうした犠牲酸化膜２９の除去を、ゲート形成膜３４を形成する直前に行う構成にしてもよい。詳述すると、犠牲酸化膜２９を除去した酸化膜形成面１２ａを長時間大気放置すると、その酸化膜形成面１２ａ上には、疎な膜構造を有するシリコン酸化層（自然酸化膜）が形成される。そのため、こうした自
然酸化膜の成長を抑制するために、上記するゲート形成膜３４の形成工程を、前記犠牲酸化膜２９の除去工程の直後に行う構成にしてもよい。
【００６０】
あるいは、電極部材３３によってゲート形成膜３４を形成する直前に、自然酸化膜を除去するエッチングプロセスを加え、同自然酸化膜を除去する構成にしてもよい。
・上記第２実施形態では、被処理層４０を、フッ素を含有したシランカップリング剤からなる撥液層に具体化した。これに限らず、例えば被処理層４０をシリコーン等で構成してもよく、あるいは親液性の材料によって構成してもよい。つまり、被処理部材の標準電極電位と電極部材の標準電極電位の電位差によって改質可能な材料で形成する層であればよい。
・上記第２実施形態では、被処理層４０をパターニングすることによって機能液４２を収容する親液部４０ａを形成する構成にした。これに限らず、例えばパターニングした後に残る被処理層をドライエッチング時のマスクパターンに適用してもよい。これによれば、マスクパターンの製造に要する消費エネルギー・製造コストを低減することができる。
・上記第２実施形態では、パターンを配線パターンとして具体化したが、ポリシラザン等の絶縁材料を含む機能液を塗布して、絶縁パターンを形成するようにしてもよい。これによれば、絶縁パターンの製造に要する消費エネルギー・製造コストを低減することができる。
・上記実施形態では、電極部材３３，４１を金属部材で構成したが、例えば金属部材の表面に酸化層を有した部材や金属化合物であってもよい。これによれば、酸化層を有する分だけ電極部材３３，４１の標準単極電位を増大させたことと同様の効果がある。
・上記実施形態では、被処理部材をシリコン基板１１に具体化した。これに限らず、例えば被処理部材を透明導電材料や金属材料等の導電性無機材料からなる基板や配線等に具体化してもよい。すなわち、被処理部材は、電極部材３３，４１よりも低い標準単極電位を有した部材であればよい。
【図面の簡単な説明】
【００６１】
【図１】本発明を具体化した第１実施形態の半導体装置を示す概略斜視図。
【図２】同じく、半導体装置を示す概略断面図。
【図３】同じく、半導体装置の製造工程を示す概略断面図。
【図４】同じく、半導体装置の製造工程を示す概略断面図。
【図５】同じく、半導体装置の製造工程を示す概略断面図。
【図６】同じく、半導体装置の製造工程を示す概略断面図。
【図７】同じく、半導体装置の製造工程を示す概略断面図。
【図８】同じく、半導体装置の製造工程を示す概略断面図。
【図９】同じく、半導体装置の製造工程を示す概略断面図。
【図１０】同じく、半導体装置の製造工程を示す概略断面図。
【図１１】本発明を具体化した第２実施形態の半導体装置の製造工程を示す概略断面図。
【図１２】同じく、半導体装置の製造工程を示す概略断面図。
【図１３】同じく、半導体装置の製造工程を示す概略断面図。
【図１４】同じく、半導体装置の製造工程を示す概略断面図。
【図１５】変更例における半導体装置の製造工程を示す概略断面図。
【図１６】変更例における半導体装置の製造工程を示す概略断面図。
【符号の説明】
【００６２】
１０…半導体装置としての薄膜トランジスタ、１１ｂ…パターン形成領域、１２ａ…パターン形成領域としての酸化膜形成面、３３，４１…電極部材、３４…パターンとしてのシリコン酸化膜、４０…被処理層、４２…機能液、４５…パターンとしての配線パターン、Ｌｏｘ…酸化媒体としの液体。
【図１】
2006216893.tif 000003
【図２】
2006216893.tif 000004
【図３】
2006216893.tif 000005
【図４】
2006216893.tif 000006
【図５】
2006216893.tif 000007
【図６】
2006216893.tif 000008
【図７】
2006216893.tif 000009
【図８】
2006216893.tif 000010
【図９】
2006216893.tif 000011
【図１０】
2006216893.tif 000012
【図１１】
2006216893.tif 000013
【図１２】
2006216893.tif 000014
【図１３】
2006216893.tif 000015
【図１４】
2006216893.tif 000016
【図１５】
2006216893.tif 000017
【図１６】
2006216893.tif 000018