(57)【要約】【課題】  表示ＲＡＭの書き込み速度を上げ、表示パネル側の消費電流を低減する。【解決手段】  表示ＲＡＭ１２の書き込み用のタイミング信号ＴＳ１と読み出し用のタイミング信号ＴＳ２とを各々制御回路２６及び制御回路２７から独立して得る様にした。タイミング信号ＴＳ１はマイクロコンピュータ１のシステムクロックに同期したものであり、表示用ＲＡＭ１２の書き込み動作を速く実行でき、表示用ＲＡＭの書き込み動作の終了後はマクロコンピュータ１はフラグ２５の状態を検出することにより別の処理を実行できる。【選択図】図１
2006163434.tif 000002
【特許請求の範囲】
【請求項１】
表示パネルに所定表示する為の表示データを読み出す読み出し用ポートとマイクロコンピュータからの指示に従って表示パネルに所定表示する為の表示データを書き込む書き込み用ポートが同一であるシングルポートの表示ＲＡＭを有する表示制御装置において、
前記表示ＲＡＭに対し前記マイクロコンピュータのシステムクロックに同期した書き込みを行う為の第１クロック信号を作成する第１制御回路と、
前記表示ＲＡＭに対し前記システムクロックを用いて演算処理することで前記表示パネルの表示周波数に対応した読み出しを行う為の第２クロック信号を作成する第２制御回路と、を備え、
前記第１制御回路は、書き込み動作が終了した後は、前記マイクロコンピュータに書き込み終了信号を出力することを特徴とする表示制御装置。
【請求項２】
前記書き込み終了信号に応じて、前記表示パネルの１画面分のデータを書き込むタイミングと、次の１画面分のデータを書き込むタイミングとの間で、前記マイクロコンピュータは、前記第１クロック信号のタイミングを用いて、前記表示ＲＡＭに書き込む以外の動作を行うことを特徴とする請求項１記載の表示制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロコンピュータと結合されて動作する表示制御装置に関する。
【背景技術】
【０００２】
図２は従来の表示制御装置を示す回路ブロック図である。
【０００３】
図２において、（１）は１チップ型のマイクロコンピュータである。マイクロコンピュータ（１）内部には、従来の技術を説明する際に必要な構成要件が示されている。（２）はＲＯＭ（例えばマスクＲＯＭ）であり、マイクロコンピュータ（１）の動作を制御する為のプログラムデータが格納されている。（３）はインストラクションレジスタであり、ＲＯＭ（２）の読み出しデータを保持するものである。（４）はインストラクションデコーダであり、インストラクションレジスタ（３）の保持データを解読して制御信号を出力するものである。マイクロコンピュータ（１）は、前記制御信号に従って、各種の論理演算動作を実行する。（５）はアキュムレータであり、演算データ等を一時保持するものである。（６）はＲＡＭ（例えばスタティックＲＡＭ）であり、演算データ等がアキュムレータ（５）を介して書き込まれるものである。（７）はＲＯＭであり、後述する液晶パネルに所定表示する為の表示データがテーブルデータとして格納されたものであり、マイクロコンピュータ（１）外部に設けられる。特に、前記液晶パネルに所定表示を行う時、ＲＯＭ（２）のプログラムデータの解読結果に従って、ＲＯＭ（７）の表示データがアキュムレータ（５）を介してＲＡＭ（６）に書き込まれた状態となる。（８）はタイミングジェネレータであり、マイクロコンピュータ（１）の為のシステムクロック、液晶表示動作の基となるクロックＣＫを発生するものである。尚、前記クロックＣＫの周期は、システムクロックの周期に比べて非常に長い。
【０００４】
（９）は液晶パネル（表示パネル）であり、ｍ本のコモン電極及びｎ本のセグメント電極をマトリクス配置し、コモン電極及びセグメント電極の交点におけるコモン駆動電圧及びセグメント駆動電圧の電位差が実効値電圧以上となった時にドット表示を可能とするものである。（１０）はコモン駆動回路であり、液晶パネル（９）にコモン駆動電圧を供給するものである。（１１）はセグメント駆動回路であり、液晶パネル（９）にセグメント駆動電圧を供給するものである。
【０００５】
（１２）は表示用ＲＡＭであり、液晶パネル（９）に所定表示する為の表示データがマイクロコンピュータ（１）のプログラム命令の解読結果に従ってＲＡＭ（６）から読み出されて書き込まれるものである。表示用ＲＡＭ（１２）の各アドレスは、液晶パネル（９）の各表示位置に１対１に対応している。表示用ＲＡＭ（１２）に書き込まれる表示データは論理値「１」又は論理値「０」のバイナリデータである。表示データの各ビットは液晶パネル（９）の各表示ドットに対応する。即ち、表示データの所定ビットが論理値「１」の時は対応ドットの点灯を指示し、表示データの所定ビットが論理値「０」の時は対応ドットの消灯を指示する。尚、表示用ＲＡＭ（１２）の１ワードはｘビットとする。
【０００６】
（１３）はパラレルシリアル変換回路であり、表示用ＲＡＭ（１２）からｘビット単位で読み出された表示データをパラレル状態からシリアル状態へ変換するものである。（１４）はｎビットのシフトレジスタであり、シフトクロックＳＣＫに同期して、パラレルシリアル変換回路（１３）から出力されるシリアル状態の表示データをｎビットまで順次シフトして保持するものである。（１５）はｎビットのラッチ回路であり、シフトレジスタ（１４）が保持しているｎビットの表示データをラッチするものである。セグメント駆動回路（１１）は、ラッチ回路（１５）がラッチしている論理値「１」又は論理値「０」から成るｎビットの表示データに応答したセグメント駆動電圧を発生するものである。セグメント駆動回路（１１）は、論理値「１」の表示データが供給された時は液晶パネル（９）の対応ドットを点灯させる為のセグメント駆動電圧を発生し、一方、論理値「０」の表示データが供給された時は液晶パネル（９）の対応ドットを消灯させる為のセグメント駆動電圧を発生する。以上より、液晶パネル（９）の１行分のドット表示が実行される。（１６）はアドレスレジスタであり、表示用ＲＡＭ（１２）への表示データの書き込みアドレスを保持するものである。（１７）はアドレスレジスタであり、表示用ＲＡＭ（１２）からの表示データの読み出しアドレスを保持するものである。尚、書き込み及び読み出し専用のアドレスレジスタ（１６）（１７）を設けた理由は、表示用ＲＡＭ（１２）の或るアドレスに表示データを書き込みながらも、表示用ＲＡＭ（１２）の別のアドレスから表示データを読み出す機能を持たせたいからである。表示用ＲＡＭ（１２）がシングルポートの場合、書き込みアドレス及び読み出しアドレスの指定は、マイクロコンピュータ（１）の１マシンサイクルを構成する複数のシステムクロックの異なるタイミングを利用すればよい。（１８）は切換回路であり、マイクロコンピュータ（１）から出力される書き込み許可信号＊ＷＲがローレベルの時はアドレスレジスタ（１６）側と接続され、マイクロコンピュータ（１）から出力される読み出し許可信号＊ＲＥがローレベルの時はアドレスレジスタ（１７）側と接続される。
【０００７】
（１９）はポートであり、表示用ＲＡＭ（１２）の為のアドレスデータ及び書き込みデータを通過させるものである。（２０）はバッファであり、表示用ＲＡＭ（１２）を書き込み状態とする時は、ローレベルの書き込み許可信号＊ＷＲが印加されて活性化される。（２１）は制御回路であり、書き込み許可信号＊ＷＲ及び読み出し許可信号＊ＲＥの状態に応じて、前記クロックＣＫを加工するものである。即ち、制御回路（２１）は、書き込み許可信号＊ＷＲがローレベルの時は、表示用ＲＡＭ（１２）の書き込みの為のタイミング信号ＴＳを発生し、読み出し許可信号＊ＲＥがローレベルの時は、表示用ＲＡＭ（１２）の読み出しの為のタイミング信号ＴＳと、シフトレジスタ（１４）のシフトクロックＳＣＫと、ラッチ回路（１５）のラッチクロックＬＣＫとを発生する。勿論、表示用ＲＡＭ（１２）を読み出し状態とした時のタイミング信号ＴＳ、シフトクロックＳＣＫ、ラッチクロックＬＣＫの周波数は、液晶パネル（９）の交番周波数に対応した周波数となっている。制御回路（２１）は、表示ＲＡＭ（１２）の全アドレスに表示データを書き込んだ時、即ち、表示ＲＡＭ（１２）に液晶パネル（９）の１画面に相当する表示データを書き込んだ時、終了信号ＥＮＤを出力する。
【０００８】
ＮＯＲゲート（２２）（２３）はＲＳフリップフロップを構成し、ＮＯＲゲート（２２）の一方の入力端子（セット端子）はインバータ（２４）を介して書き込み許可信号＊ＷＲと接続され、ＮＯＲゲート（２３）の一方の入力端子（リセット端子）は終了信号ＥＮＤと接続される。即ち、前記ＲＳフリップフロップは、表示用ＲＡＭ（１２）への書き込みを開始する時にセットされ、表示用ＲＡＭ（１２）への書き込みを終了した時にリセットされる。（２５）はフラグであり、前記ＲＳフリップフロップの出力がセットされる。フラグ（２５）の内容はポート（１９）の１ビットにセットされ、ポート（１９）の当該１ビットの内容はマイクロコンピュータ（１）に取り込まれ、表示用ＲＡＭ（１２）の書き込みの終了の判断に使用される。
【０００９】
表示用ＲＡＭ（１２）を書き込み状態とする時、マイクロコンピュータ（１）のプログラム命令の解読結果に従って以下の様に動作する。先ず、書き込み許可信号＊ＷＲがローレベルになると、切換回路（１８）がアドレスレジスタ（１６）側と接続され、バッファ（２０）が活性化され、制御回路（２１）がクロックＣＫに基づいてタイミング信号ＴＳを発生し、更に、フラグ（２５）が論理値「１」となってマイクロコンピュータ（１）が表示用ＲＡＭ（１２）の書き込み開始状態を認識する。次に、ＲＡＭ（６）から表示用ＲＡＭ（１２）の為のアドレスデータが読み出され、当該アドレスデータはポート（１９）及び切換回路（１８）を介してアドレスレジスタ（１６）にセットされ、表示用ＲＡＭ（１２）はアドレス指定される。次に、ＲＡＭ（６）から表示用ＲＡＭ（１２）の為の表示データが読み出され、当該表示データはポート（１９）を介してバッファ（２０）に一時保持される。当該表示データはタイミング信号ＴＳに同期して表示用ＲＡＭ（１２）の指定アドレスに書き込まれる。以上の動作を繰り返し、表示用ＲＡＭ（１２）の全アドレスに表示データが書き込まれる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、図２の従来回路では、マイクロコンピュータ（１）のシステムクロックの周期の方が液晶表示に使用するクロックＣＫの周期に比べて非常に短い点は先に述べた通りである。
【００１１】
しかし、表示用ＲＡＭ（１２）に供給されるタイミング信号ＴＳはクロックＣＫを基準に作成される為、表示用ＲＡＭ（１２）をアドレス指定するタイミングと表示用ＲＡＭ（１２）に書き込み指示するタイミングとは全く独立したものとなる。従って、マイクロコンピュータ（１）は、アドレスレジスタ（１６）にアドレスデータをセットした後は、表示用ＲＡＭ（１２）に表示データが書き込まれるまで自らの処理を中断しなければならず、時間が無駄になってしまう問題があった。
【００１２】
また、クロックＣＫは、マイクロコンピュータ（１）の処理待ち時間の無駄を考えると、可能な限り、短い周期（高い周波数）に設定することが望ましい。しかし、これでは、液晶パネルの実際の交番周波数が予め定められた交番周波数を超えてしまって液晶表示が不十分となったり、消費電流が多くなったりする問題があった。
【００１３】
そこで、本発明は、マイクロコンピュータの処理待ち時間の無駄を省き、消費電流を少なくできる表示制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、前記問題点を解決する為に成されたものであり、表示パネルに所定表示する為の表示データがマイクロコンピュータからの指示に従って格納される表示ＲＡＭを有する表示制御装置において、前記表示ＲＡＭに書き込みを行う為の第１クロック信号と、前記表示ＲＡＭから読み出しを行う為の前記第１クロック信号より周波数の低い第２クロック信号とを、前記マイクロコンピュータから独立して出力することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、表示用ＲＡＭの書き込み動作を従来より速く実行できる。また、マイクロコンピュータのシステムクロックと書き込み用のタイミング信号とは同期している為、表示用ＲＡＭの書き込み動作が終了した後は、マイクロコンピュータは他の動作を実行することも可能となり、無駄な時間を防止できる。更に、表示用ＲＡＭの読み出し用のタイミング信号は、表示パネルの表示周波数に対応した低い周波数でよい為、良好な表示画面を得ることができると共に消費電流を低減できる等の利点が得られる。
【発明を実施するための最良の形態】
【００１６】
本発明の詳細を図面に従って具体的に説明する。尚、図２と同じ構成については、同一番号を記しその説明を省略する。
【００１７】
図１において、（２６）は制御回路であり、マイクロコンピュータ（１）のタイミングジェネレータ（８）から発生するシステムクロックと書き込み許可信号＊ＷＲとが印加される。即ち、制御回路（２６）は、表示用ＲＡＭ（１２）を書き込み状態とする場合、マイクロコンピュータ（１）のＲＯＭ（２）から読み出されたプログラム命令の解読結果に従って、書き込み許可信号＊ＷＲがローレベルになると、前記システムクロックを内部の論理回路（図示せず）を用いて演算処理し、前記システムクロックに同期した高い周波数を有する書き込み用のタイミング信号ＴＳ１（第１クロック信号）を発生する。
【００１８】
（２７）は制御回路であり、マイクロコンピュータ（１）に内蔵されたクロックジェネレータ（８）から発生する図２の従来技術と同様の低い周波数のクロックＣＫ、書き込み許可信号＊ＷＲ、及び読み出し許可信号＊ＲＥが印加される。即ち、制御回路（２７）は、表示用ＲＡＭ（１２）を読み出し状態とする場合、マイクロコンピュータ（１）に内蔵されたＲＯＭ（２）から読み出されたプログラム命令の解読結果に従って、読み出し許可信号＊ＲＥがローレベルになると、前記クロックＣＫを内部の論理回路（図示せず）を用いて演算処理し、液晶パネル（９）の液晶表示の為の交番周波数に対応した読み出し用のタイミング信号ＴＳ２（第２クロック信号）、パラレルシリアル変換回路（１３）からシリアル出力された表示データをシフトレジスタ（１４）に順次シフト入力する為のシフトクロックＳＣＫ、及びシフトレジスタ（１４）に蓄えられたｎビットの表示データをラッチ回路（１５）にラッチさせる為のラッチクロックＬＣＫを発生する。
【００１９】
以上の様に、本発明の実施の形態は、表示用ＲＡＭ（１２）を書き込み状態とする為のタイミング信号ＴＳ１と、表示用ＲＡＭ（１２）を読み出し状態とする為のタイミング信号ＴＳ２とを、各々独立した２種類のクロックから得る様にしたものである。表示用ＲＡＭ（１２）の書き込み動作はパラレルシリアル変換回路（１３）、シフトレジスタ（１４）、及びラッチ回路（１５）の動作とは関係ない為、表示用ＲＡＭ（１２）の書き込み用のタイミング信号ＴＳ１は、液晶パネル（９）の交番周波数より高い周波数であっても何ら支障はない。
【００２０】
従って、表示用ＲＡＭ（１２）の書き込み動作を従来より速く実行できる。また、マイクロコンピュータ（１）のシステムクロックとタイミング信号ＴＳ１とは同期している為、表示用ＲＡＭ（１２）の書き込み動作が終了した後は、マイクロコンピュータ（１）はフラグ（２５）の値が論理値「１」から論理値「０」へ変化したことを検出して他の動作を実行することも可能となり、無駄な時間を防止できる。更に、表示用ＲＡＭ（１２）の読み出し用のタイミング信号ＴＳ２は、液晶パネル（９）の交番周波数に対応した低い周波数でよい為、液晶表示が良好となると共に消費電流を低減できる。
【図面の簡単な説明】
【００２１】
【図１】本発明の表示制御装置を示す回路ブロック図である。
【図２】従来の表示制御装置を示す回路ブロック図である。
【符号の説明】
【００２２】
（１）  マイクロコンピュータ
（９）  液晶パネル
（１２）  表示用ＲＡＭ
（２６）（２７）  制御回路
【図１】
2006163434.tif 000003
【図２】
2006163434.tif 000004