(57)【要約】【課題】高速フーリエ変換処理及び逆高速フーリエ変換処理を行う際に発生する遅延を最小限に抑えることにより、中継遅延の短縮や信号品質の向上を行った受信装置及び送信装置を提供する。【解決手段】ＦＦＴ処理部１１３とＩＦＦＴ処理部１５１夫々に従来のＦＦＴ処理またはＩＦＦＴ処理に必要なクロックの速度よりｎ（ｎは２以上の整数）倍のクロックを与えて、ｎ倍の速度で処理を行わせる。ＦＦＴ処理部１１３のデータ入力側にＲＡＭ１１４、データ出力側にＲＡＭ１１５を設け、ＩＦＦＴ処理部１５１のデータ入力側にＲＡＭ１５２、データ出力側にＲＡＭ１５３を設けてデータの読み書きのタイミングを同期または独立に行う。【選択図】図１
2006050190.tif 000002
【特許請求の範囲】
【請求項１】
１つまたは複数のアンテナと、受信部と、復調部と、を備える受信装置において、
時間領域の信号を周波数領域に変換する高速フーリエ変換手段と、
前記高速フーリエ変換手段のデータ入力側に設けられ、アナログ信号とデジタル信号間の変換で使用するサンプリングクロックにより前記時間領域の信号を記録し、該高速フーリエ変換手段に対する前記時間領域の信号の読み出しをサンプリングクロックのｎ（ｎは２以上の整数）倍のクロックにより高速に行い、かつタイミング調停を行うための第１のバッファ手段と、
サンプリングクロックをｎ倍に逓倍して前記高速フーリエ変換手段に与える逓倍手段と、
前記高速フーリエ変換手段のデータ出力側に設けられ、該高速フーリエ変換手段からのデータの読み出しをサンプリングクロックのｎ倍のクロックにより高速に行い、タイミング調停を行ってサンプリングクロックのｎ倍以下の低速クロックで出力するための第２のバッファ手段と、
を備える受信装置。
【請求項２】
１つまたは複数のアンテナと、送信部と、変調部と、を備える送信装置において、
周波数領域の信号を時間領域に変換する逆高速フーリエ変換手段と、
前記逆高速フーリエ変換手段のデータ入力側に設けられ、サンプリングクロックのｎ（ｎは２以上の整数）倍以下のクロックにより前記周波数領域の信号を記録し、該逆高速フーリエ変換手段に対する前記周波数領域の信号の読み出しをサンプリングクロックのｎ倍のクロックにより高速に行い、かつタイミング調停を行うための第１のバッファ手段と、
サンプリングクロックをｎ倍に逓倍して前記逆高速フーリエ変換手段に与える逓倍手段と、
前記逆高速フーリエ変換手段のデータ出力側に設けられ、該逆高速フーリエ変換手段からのデータの読み出しをサンプリングクロックのｎ倍のクロックにより高速に行い、かつタイミング調停を行ってサンプリングクロックのｎ倍以下の低速クロックで出力するための第２のバッファ手段と、
を備える送信装置。
【請求項３】
直交周波数分割多重変調方式を採用し、親局から送信された無線信号を他の無線装置への中継を行う中継装置において、
請求項１に記載の受信装置と、
請求項２に記載の送信装置と、
を備える中継装置。
【請求項４】
受信信号をデジタル変換するアナログ・デジタル変換手段と、
前記アナログ・デジタル変換手段にて得られたデジタル信号を直交復調する直交復調手段と、
前記直交復調手段より得られた復調信号に含まれる回り込み波を除去する回り込み波除去手段と、
前記回り込み波除去手段にて回り込み波が除去された前記直交復調手段により得られた復調信号を直交変調する直交変調手段と、
前記直交変調により得られた変調信号をアナログ信号に変換するデジタル・アナログ変換手段と、を備え、
前記回り込み波除去手段は、
前記直交変調手段の入力である変調信号を時間領域より周波数領域に変換する高速フーリエ変換手段と、
前記高速フーリエ変換手段のデータ入力側に設けられ、前記直交変調で使用するサンプリングクロックのタイミングで前記変調信号を記録し、該高速フーリエ変換手段に対する前記変調信号の読み出しをサンプリングクロックのｎ（ｎは２以上の整数）倍のクロックにより高速に行い、かつタイミング調停を行うための第１のバッファ手段と、
サンプリングクロックをｎ（ｎは２以上の整数）倍に逓倍して前記高速フーリエ変換手段に与える第１の逓倍手段と、
前記高速フーリエ変換手段のデータ出力側に設けられ、該高速フーリエ変換手段からのデータの読み出しをサンプリングクロックのｎ倍のクロックにより高速に行い、かつタイミング調停を行ってサンプリングクロックのｎ倍以下の低速クロックで出力するための第２のバッファ手段と、
前記第２のバッファ手段から読み出された前記高速フーリエ変換手段からのデータに基づいて伝搬路の周波数を推定する周波数特性推定手段と、
周波数領域の信号を時間領域に変換する逆高速フーリエ変換処理手段と、
前記逆高速フーリエ変換手段のデータ入力側に設けられ、前記伝搬路周波数特性推定手段で生成されたＦＩＲの係数をサンプリングクロックのｎ倍以下の低速クロックで記録し、前記逆高速フーリエ変換手段に対する前記伝搬路周波数特性推定手段からのＦＩＲの係数の読み出しをサンプリングクロックのｎ倍のクロックにより高速に行うための第３のバッファ手段と、
前記逆高速フーリエ変換手段のデータ出力側に設けられ、該逆高速フーリエ変換手段からのデータの読み出しをサンプリングクロックのｎ倍のクロックにより高速に行い、かつタイミング調停を行ってサンプリングクロックのｎ倍以下の低速クロックで出力するための第４のバッファ手段と、
サンプリングクロックをｎ（ｎは２以上の整数）倍に逓倍して前記逆高速フーリエ変換手段に与える第２の逓倍手段と、
前記第４のバッファ手段から読み出されたデータが係数として設定されるＦＩＲフィルタ手段と、
前記直交復調手段の出力側に設けられ、前記直交復調手段から出力される復調信号から前記ＦＩＲフィルタ手段から出力される信号を差し引くことより回り込み波を打ち消すための減算手段と、
を備える回り込みキャンセラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル変調された信号を伝送する方式に直交周波数分割多重（ＯＦＤＭ：Orthogonal Frequency Division Multiplexing）を採用した中継装置や回り込みキャンセラなどに用いて好適な受信装置及び送信装置に関する。
【背景技術】
【０００２】
従来、ＯＦＤＭ伝送方式を採用した無線装置が提案されている（例えば、特許文献１参照）。近年サービスが開始された地上デジタル放送では、伝搬路で受けたＣ／Ｎ（Carrier to Noise Ratio：搬送波電力対雑音電力比）劣化の改善が可能なダイバーシティ方式の中継装置が要望されている。また、ＯＦＤＭ伝送方式を採用している為、伝搬路の影響を受けにくくマルチパスに強いという特徴がある。しかし、伝送情報を多数のサブキャリア（地上デジタル放送で採用しているＩＳＤＢ−Ｔ方式では、モード３で５６１７本）を使用して大容量の伝送が行えるが、多数のサブキャリアの信号処理を容易に可能とするため高速フーリエ変換（ＦＦＴ）処理を行い時間領域から周波数領域に受信信号の変換を行う必要がある。
【０００３】
また、送信および受信の無線端末に複数のアンテナを用いて通信する技術も公知である（非特許文献１参照）。
【０００４】
図１３は、ＦＦＴ処理を採用した従来の無線装置における受信時の処理タイミングを示す図である。この図において、中間周波数帯に変換されたアナログの受信信号をサンプリングしてデジタル信号へ変換し、直交復調手段により複素ベースバンド信号に復調される。この復調された複素ベースバンド信号（Ｒｅデータ，Ｉｍデータ）をサンプリングクロックのタイミングでバッファに逐次記録する。そして、その複素ベースバンド信号をＦＦＴ処理して出力データが得られる。この図に示すように、ＦＦＴ処理は計算に必要なデータを全て受け取ってから処理を行うため、出力データが得られるまで１シンボルの遅延が生じてしまう。
【０００５】
【特許文献１】特開２００１―３４５７８０号公報
【非特許文献１】Ａrogyaswami Paulraj, Rohit Nabar, Dhananjay Gore, ”Introduction to Space-Time Wireless Communications”, Cambridge University Press 2003, pp. 148-162
【発明の開示】
【発明が解決しようとする課題】
【０００６】
時間領域信号を周波数領域信号へ一旦変換した後に中継する場合、時間領域信号をそのまま中継する場合に比べて遅延が発生するため、放送ネットワークサービスの均一性を確保するために問題となる。よって、遅延を最小限にすることが求められている。しかしながら、この場合もＦＦＴ処理やＩＦＦＴ処理における１シンボルの遅延が低遅延性能の向上を妨げている。
【０００７】
また、回り込み波を抑圧することができる回り込みキャンセラでは、刻々と変化する伝搬路に追従させる必要があることから、周波数特性を短時間で推定し、その結果を最速でＦＩＲ（Finite Impulse Response）フィルタの係数に反映させることで信号品質の劣化を低く抑えることが可能である。しかしながら、ＦＦＴ処理やＩＦＦＴ（逆高速フーリエ変換）処理での１シンボルの遅延が信号品質を劣化させる要因となっている。
【０００８】
本発明は、係る事情に鑑みてなされたものであり、高速フーリエ変換処理及び逆高速フーリエ変換処理を行う際に発生する遅延を最小限に抑えることにより、中継遅延の短縮や信号品質の向上を行った受信装置及び送信装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的は下記構成により達成される。
（１）  １つまたは複数のアンテナと、受信部と、復調部と、を備える受信装置において、時間領域の信号を周波数領域に変換する高速フーリエ変換手段と、前記高速フーリエ変換手段のデータ入力側に設けられ、アナログ信号とデジタル信号間の変換で使用するサンプリングクロックにより前記時間領域の信号を記録し、該高速フーリエ変換手段に対する前記時間領域の信号の読み出しをサンプリングクロックのｎ（ｎは２以上の整数）倍のクロックにより高速に行い、かつタイミング調停を行うための第１のバッファ手段と、サンプリングクロックをｎ倍に逓倍して前記高速フーリエ変換手段に与える逓倍手段と、前記高速フーリエ変換手段のデータ出力側に設けられ、該高速フーリエ変換手段からのデータの読み出しをサンプリングクロックのｎ倍のクロックにより高速に行い、タイミング調停を行ってサンプリングクロックのｎ倍以下の低速クロックで出力するための第２のバッファ手段と、を備える。
【００１０】
（２）  １つまたは複数のアンテナと、送信部と、変調部と、を備える送信装置において、周波数領域の信号を時間領域に変換する逆高速フーリエ変換手段と、前記逆高速フーリエ変換手段のデータ入力側に設けられ、サンプリングクロックのｎ（ｎは２以上の整数）倍以下のクロックにより前記周波数領域の信号を記録し、該逆高速フーリエ変換手段に対する前記周波数領域の信号の読み出しをサンプリングクロックのｎ倍のクロックにより高速に行い、かつタイミング調停を行うための第１のバッファ手段と、サンプリングクロックをｎ倍に逓倍して前記逆高速フーリエ変換手段に与える逓倍手段と、前記逆高速フーリエ変換手段のデータ出力側に設けられ、該逆高速フーリエ変換手段からのデータの読み出しをサンプリングクロックのｎ倍のクロックにより高速に行い、かつタイミング調停を行ってサンプリングクロックのｎ倍以下の低速クロックで出力するための第２のバッファ手段と、を備える。
【００１１】
（３）  直交周波数分割多重変調方式を採用し、親局から送信された無線信号を他の無線装置への中継を行う中継装置において、上記（１）に記載の受信装置と、上記（２）に記載の送信装置と、を備える。
【００１２】
（４）  回り込みキャンセラにおいて、受信信号をデジタル変換するアナログ・デジタル変換手段と、前記アナログ・デジタル変換手段にて得られたデジタル信号を直交復調する直交復調手段と、前記直交復調手段より得られた復調信号に含まれる回り込み波を除去する回り込み波除去手段と、前記回り込み波除去手段にて回り込み波が除去された前記直交復調手段により得られた復調信号を直交変調する直交変調手段と、前記直交変調により得られた変調信号をアナログ信号に変換するデジタル・アナログ変換手段と、を備え、前記回り込み波除去手段は、前記直交変調手段の入力である変調信号を時間領域より周波数領域に変換する高速フーリエ変換手段と、前記高速フーリエ変換手段のデータ入力側に設けられ、前記直交変調で使用するサンプリングクロックのタイミングで前記変調信号を記録し、該高速フーリエ変換手段に対する前記変調信号の読み出しをサンプリングクロックのｎ（ｎは２以上の整数）倍のクロックにより高速に行い、かつタイミング調停を行うための第１のバッファ手段と、サンプリングクロックをｎ（ｎは２以上の整数）倍に逓倍して前記高速フーリエ変換手段に与える第１の逓倍手段と、前記高速フーリエ変換手段のデータ出力側に設けられ、該高速フーリエ変換手段からのデータの読み出しをサンプリングクロックのｎ倍のクロックにより高速に行い、かつタイミング調停を行ってサンプリングクロックのｎ倍以下の低速クロックで出力するための第２のバッファ手段と、前記第２のバッファ手段から読み出された前記高速フーリエ変換手段からのデータに基づいて伝搬路の周波数を推定する周波数特性推定手段と、周波数領域の信号を時間領域に変換する逆高速フーリエ変換処理手段と、前記逆高速フーリエ変換手段のデータ入力側に設けられ、前記伝搬路周波数特性推定手段で生成されたＦＩＲの係数をサンプリングクロックのｎ倍以下の低速クロックで記録し、前記逆高速フーリエ変換手段に対する前記伝搬路周波数特性推定手段からのＦＩＲの係数の読み出しをサンプリングクロックのｎ倍のクロックにより高速に行うための第３のバッファ手段と、前記逆高速フーリエ変換手段のデータ出力側に設けられ、該逆高速フーリエ変換手段からのデータの読み出しをサンプリングクロックのｎ倍のクロックにより高速に行い、かつタイミング調停を行ってサンプリングクロックのｎ倍以下の低速クロックで出力するための第４のバッファ手段と、サンプリングクロックをｎ（ｎは２以上の整数）倍に逓倍して前記逆高速フーリエ変換手段に与える第２の逓倍手段と、前記第４のバッファ手段から読み出されたデータが係数として設定されるＦＩＲフィルタ手段と、前記直交復調手段の出力側に設けられ、前記直交復調手段から出力される復調信号から前記ＦＩＲフィルタ手段から出力される信号を差し引くことにより回り込み波を打ち消すための減算手段と、を備える。
【発明の効果】
【００１３】
上記（１）に記載の受信装置では、時間領域の受信信号を、従来要求されているクロック速度よりも高速なｎ倍のクロックで高速フーリエ変換処理を行い、また高速フーリエ変換処理の高速化を実現するために高速フーリエ変換手段のデータ入力側に高速読み出し用の第１のバッファ手段を備えたので、高速フーリエ変換処理で生ずる遅延を最小限に抑えることが可能となる。したがって、この受信装置を、例えば地上デジタル放送用の中継装置に用いた場合、放送ネットワークサービスの均一性を確保できる。
【００１４】
さらに、高速フーリエ変換手段のデータ出力側にタイミング調停を行うための第２のバッファ手段（読み出し用のバッファ）を備えたので、高速フーリエ変換処理を高速化しても高速フーリエ変換手段以降の回路は従来のものをそのまま用いることができる為、設計資産の活用が可能である。
【００１５】
上記（２）に記載の送信装置では、周波数領域の信号を、従来要求されているクロック速度よりも高速なｎ倍のクロックで逆高速フーリエ変換処理を行い、また逆高速フーリエ変換処理の高速化を実現するために逆高速フーリエ変換手段のデータ入力側に高速読み出し用の第１のバッファ手段を備えたので、逆高速フーリエ変換処理で生ずる遅延を最小限に抑えることが可能となる。したがって、この送信装置を、例えば地上デジタル放送用の中継装置に用いた場合、放送ネットワークサービスの均一性を確保できる。
【００１６】
さらに、逆高速フーリエ変換手段のデータ出力側に第２のバッファ手段（高速読み出し用のバッファ）を備えたので、逆高速フーリエ変換処理を高速化しても逆高速フーリエ変換手段の後段回路は従来のものをそのまま用いることができる為、設計資産の活用が可能である。
【００１７】
上記（３）に記載の中継装置では、高速フーリエ変換処理及び逆高速フーリエ変換処理を行う際に発生する遅延が最小限に抑えられるので、放送ネットワークサービスの均一性を確保できる。
【００１８】
上記（４）に記載の回り込みキャンセラでは、高速フーリエ変換処理及び逆高速フーリエ変換処理を行う際に発生する遅延が最小限に抑えられるので、ＦＩＲフィルタのフィルタ係数の更新間隔が最短になり、回り込み波の打ち消し精度が向上する。
【発明を実施するための最良の形態】
【００１９】
以下、本発明を実施するための好適な実施の形態について、図面を参照して詳細に説明する。
【００２０】
（実施の形態１）
図１は、本発明の実施の形態１に係る中継装置の構成を示すブロック図である。この図において、本実施の形態に係る中継装置は、ダイバーシティ方式の中継装置であり、複数の広帯域の受信部１０と、受信部１０の数だけ設けられる復調部１１と、伝搬路の周波数特性を求める伝搬路周波数特性推定部１２と、各復調部１１の出力を等化・合成する等化・合成部１３と、伝搬路状況の判定・補正を行う判定・補正部１４と、１つの変調部１５と、１つの送信部１６と、受信部１０の数だけ設けられる受信用アンテナ１７と、１つの送信用アンテナ１８とを備えている。受信部１０は、ＲＦ（無線周波数）帯の信号を受信してＩＦ周波数帯に変換して出力する。
【００２１】
図２は、復調部１１を拡大したブロック図である。この図において、復調部１１は、受信信号をデジタル信号に変換するＡＤ変換部（ＡＤＣ）１１０と、ＡＤ変換部１１０からのデジタル信号を複素ベースバンド信号に変換する直交復調部１１１と、直交復調により得られた複素ベースバンド信号に対してガード相関やフレーム同期をとる同期検出部１１２と、ガード相関やフレーム同期がとられた複素ベースバンド信号を時間領域から周波数領域に変換するＦＦＴ処理部１１３と、ＦＦＴ処理される前の複素ベースバンド信号を格納するＲＡＭ１１４と、ＦＦＴ処理後のデータを格納するＲＡＭ１１５と、サンプリングクロックを２倍する逓倍器１１６とを備えている。
【００２２】
ＲＡＭ１１４はＦＦＴ処理部１１３のデータ入力側に配置され、ＲＡＭ１１５はＦＦＴ処理部１１３のデータ出力側に配置される。データ入力側のＲＡＭ１１４は同期検出部１１２からのデータをサンプリングクロックのタイミングで記録し、ＦＦＴ処理部１１３へ高速（サンプリングクロックのｎ倍）で読み出しを行うために用いられ、データ出力側のＲＡＭ１１５はＦＦＴ処理部１１３から高速（サンプリングクロックのｎ倍）で読み出しを行い、後段の回路に低速（サンプリングクロック）で読み出しを行うために用いられる。
【００２３】
ＲＡＭ１１４には、書き込み信号ＷＲとしてサンプリングクロックが入力され、またＲＡＭ１１４からのデータの読み出しはＦＦＴ処理部１１３からの読み出し信号ＲＤが入力されることにより行われる。他方、ＲＡＭ１１５へのデータの書き込みはＦＦＴ処理部１１３から入力される書き込み信号ＷＲにより行われる。ＦＦＴ処理部１１３には逓倍器１１６でｎ倍されたサンプリングクロックが入力され、このｎ倍されたサンプリングクロックでＦＦＴ処理部１１３が動作する。すなわち、通常の速度を「ａ」とすると、「ａ×２」倍の速度で動作する。
【００２４】
図３は、復調部１１の動作を示すタイミングチャートである。この図において、中間周波数帯に変換された受信信号がＡＤ変換部１１０でデジタル信号に変換された後、直交復調部１１１で複素ベースバンド信号に変換される。そして、同期検出部１１２でガード相関やフレーム同期がとられた後、♯０のシンボルがＲＡＭ１１４に書き込まれる。そして、♯０のシンボルのＲＡＭ１１４への書き込みが終了する直前からＲＡＭ１１４から同シンボルが読み出される。そして、ＦＦＴ処理部１１３にて周波数領域に変換された後、ＲＡＭ１１５に書き込まれる。その後、ＲＡＭ１１５への書き込み開始から少し遅れて出力データとしてＲＡＭ１１５から読み出される。
【００２５】
ＦＦＴ処理部１１３にはｎ倍のサンプリングクロックが入力されることからＦＦＴ処理が速くなり、その分、ＦＦＴ処理を行う際に発生する遅延が最小限に抑えられることになる。そして、ＦＦＴ処理が速くなる分、ＦＦＴ処理部１１３へのデータ入力を速くする必要があり、ＲＡＭ１１４はこの為に設けられている。また、ＦＦＴ処理が速くなる分、ＦＦＴ処理部１１３の後段の回路をその速度に合わせる必要がある。ＲＡＭ１１５はこの為に設けられており、このＲＡＭ１１５にデータを一旦蓄積するので、ＦＦＴ処理部１１３の後段の回路は従来と同様のものを使用することができる。
【００２６】
次に、図４は、変調部１５を拡大したブロック図である。この図において、変調部１５は、周波数領域の変調用の信号を時間領域に変換するＩＦＦＴ処理部１５１と、データを蓄積するＲＡＭ１５２及び１５３と、ＩＦＦＴ処理後の信号を直交変調し複素ベースバンド信号から実信号に変換する直交変調部１５４と、直交変調された実信号をアナログ信号に変換するＤＡ変換器（ＤＡＣ）１５５と、サンプリングクロックを２倍する逓倍器１５６とを備えている。
【００２７】
ＲＡＭ１５２は、ＩＦＦＴ処理部のデータ入力側に配置され、ＲＡＭ１５３はＩＦＦＴ処理部１５１のデータ出力側に配置される。データ入力側のＲＡＭ１５２は高速読み出し用のバッファであり、データ出力側のＲＡＭ１５３は低速読み出し用のバッファである。ＲＡＭ１５３には読み出し信号ＲＤとしてサンプリングクロックが入力される。また、ＲＡＭ１５３へのデータの書き込みはＩＦＦＴ処理部１５１からの書き込み信号ＷＲが入力されることにより行われる。他方、ＲＡＭ１５２からのデータの読み出しはＩＦＦＴ処理部１５１から入力される読み出し信号ＲＤにより行われる。ＩＦＦＴ処理部１５１には逓倍器１５６で逓倍されたサンプリングクロックが入力され、この逓倍されたサンプリングクロックでＩＦＦＴ処理部１５１が動作する。すなわち、通常の速度を「ａ」とすると、「ａ×２」倍の速度で動作する。
【００２８】
図５は、上述した復調部１１を含む変調部１５の動作を示すタイミングチャートである。この図において、復調部１１で得られたデータが変調部１５のＲＡＭ１５２に書き込まれる。そして、ＲＡＭ１５２への書き込みが終了する直前からＲＡＭ１５２から読み出され、ＩＦＦＴ処理部１５１にてＩＦＦＴ処理される。そして、時間領域に変換されたデータがＲＡＭ１５３に書き込まれる。そして、ＲＡＭ１５３に書き込まれたデータはサンプリングクロックに従って読み出され直交変調部１５４に入力され、直交変調された後、ＤＡ変換器１５５でアナログ変換されて送信信号として出力される。
【００２９】
このように、本実施の形態の中継装置によれば、ＦＦＴ処理部１１３とＩＦＦＴ処理部１５１それぞれに従来の２倍のサンプリングクロックを与えて、２倍の速度で処理を行わせるとともに、ＦＦＴ処理部１１３のデータ入力側にＲＡＭ１１４を設け、ＩＦＦＴ処理部１５１のデータ入力側にＲＡＭ１５２を設けてデータの入力タイミングを調整し、高速にデータを読み出すことができるようにし、かつＦＦＴ処理部１１３のデータ出力側にＲＡＭ１１５を設け、ＩＦＦＴ処理部１５１のデータ出力側にＲＡＭ１５３を設けてデータの読み出しを高速に行って、後段回路への出力タイミングを調整し低速でデータを引き渡せるようにしたことにより、ＦＦＴ処理、ＩＦＦＴ処理それぞれにおいて発生する遅延が最小限に抑えられる。これにより、放送ネットワークサービスの均一性を確保するために低遅延性能を確保することが可能となる。
【００３０】
さらに、ＲＡＭ１１５およびＲＡＭ１５３の後段の回路は、従来と同様のものを使用することができるため、設計資産の活用が可能となる。
【００３１】
なお、本実施の形態では、ＦＦＴ処理部１１３とＩＦＦＴ処理部１５１とを設け、それぞれにサンプリングクロックの４倍のクロックを入力することにより、これらを１つのＦＦＴ処理部で時分割処理ができる。これにより、回路の削減が図れる。
【００３２】
また、本実施の形態では、サンプリングクロックを逓倍するクロックを２倍または４倍の整数としたが、これ以上の整数とすることも可能である。
【００３３】
（実施の形態２）
図６は、本発明の実施の形態２に係るＭＩＭＯ（Multiple Input Multiple Output）伝送方式の中継装置の構成を示すブロック図である。この図において、本実施の形態に係る中継装置は、本実施の形態１の等化・合成部１３を『ＭＩＭＯ受信部』としたものである。具体的な復調方法は非特許文献１に記載の手段を用いればよい。因みに、ＭＩＭＯとは、複数の送受信アンテナを用いて複数の伝送路を確保し、伝送路に冗長度を持たせるようにした伝送方式である。フェージングなどの妨害に強いという特徴を有している。
【００３４】
（実施の形態３）
図７は、本発明の実施の形態３に係る回り込みキャンセラの構成を示すブロック図である。なお、図１と共通する部分については同じ符号を付けてその説明を省略する。図７において、本実施の形態に係る回り込みキャンセラは、実施の形態１の中継装置と同様に、ＦＦＴ処理部１１３と、ＦＦＴ処理部１１３のデータ入出力側に設けたＲＡＭ１１４及び１１５と、ＩＦＦＴ処理部１５１と、ＩＦＦＴ処理部１１３のデータ入出力側に設けたＲＡＭ１５２及び１５３と、サンプリングクロックを２倍する逓倍器１１６及び１５６とを備えている。
【００３５】
ＦＦＴ処理部１１３のデータ出力側のＲＡＭ１１５と、ＩＦＦＴ処理部１５１のデータ出力側のＲＡＭ１５２との間には、伝搬路の周波数特性を推定し、ＦＩＲフィルタ１６１に設定する係数を生成する周波数特性推定部１６０が設けられている。
【００３６】
さらに、本実施の形態の回り込みキャンセラは、受信信号をデジタル信号に変換するＡＤ変換部（ＡＤＣ）１１０と、ＡＤ変換部１１０からのデジタル信号を複素ベースバンド信号に変換する直交復調部１１１と、直交復調部１１１の出力に含まれる回り込み波を打ち消す加算器１６２と、加算器１６２にて回り込み波が打ち消された複素ベースバンド信号を直交変調する直交変調部１５４と、直交変調部１５４の出力をアナログ信号に変換するＤＡ変換部（ＤＡＣ）１５５とを備えている。
【００３７】
ＦＦＴ処理とＩＦＦＴ処理を従来よりも２倍の速度で処理を行わせることで、ＦＩＲフィルタ１６１のフィルタ係数更新間隔の短縮が可能となる。これにより、逐次変動する伝搬路の変動に対して、回り込み波を相殺するＦＩＲ特性の追従性が改善される為、打ち消し切れなかった信号の残りが減少するので、中継する放送波の信号品質の改善が可能となる。
【００３８】
このように、本実施の形態の回り込みキャンセラによれば、ＦＦＴ処理部１１３とＩＦＦＴ処理部１５１それぞれに２倍したサンプリングクロックを与えて、従来の２倍の速度で処理を行わせるとともに、ＦＦＴ処理部１１３にはそのデータ入出力側にＲＡＭ１１４、１１５を設け、ＩＦＦＴ処理部１５１にはそのデータ入出力側にＲＡＭ１５２、１５３を設けてデータ（係数）の入出力タイミング調整を行うことにより、ＦＩＲフィルタのフィルタ係数更新間隔の最短化が図れ、これにより打ち消しの精度が向上するために中継する信号品質の向上が図れる。
【００３９】
なお、本実施の形態においても、サンプリングクロックを逓倍する数値は２以上の整数とすることが可能である。
【００４０】
（実施の形態４）
図８は、本発明の実施の形態４に係る中継装置の復調部１１Ａを拡大したブロック図である。この図において、復調部１１Ａは、図２の復調部１１の構成にタイミング調整器１１７、１１８、１１９、１２０を備え、これに入力されるシンボルの先頭位置を示す信号（ｎｓｙｍ１，ｎｓｙｍ２）とシンボル内における有効データ（ＦＦＴ演算の対象データ）の先頭を示し、それぞれのブランチにおいて異なる遅延波を含む受信信号に対して、シンボル間干渉を最小にする最適なタイミングでＦＦＴ演算対象の信号データを取得できるように制御するための制御信号（ｎｗｉｎ１，ｎｗｉｎ２）により、ＲＡＭ１１４、ＲＡＭ１１５への読み書き開始を制御する構成としたものである。
【００４１】
このような構成を採ることで、複数のアンテナがある場合、アンテナ毎に遅延波の状況が異なっても、それぞれのブランチ毎の最適なタイミング信号（ｎｗｉｎ*）で信号データを取り扱うことから、シンボル間干渉を最小にすることが可能となる。
【００４２】
さらに、有効なデータの先頭からデータを取り扱い、不要なデータの取り扱いを避けられるとともにＦＦＴ演算開始位置および停止位置を容易に判断することができる。また、使用するＲＡＭ容量も不要に大きくすることを避けることができる。
【００４３】
なお、本実施の形態の復調部１１Ａは、図７の回り込みキャンセラにも勿論適用することができる。
【００４４】
（実施の形態５）
図９は、本発明の実施の形態５に係る受信装置の構成を示すブロック図である。この図において、本実施の形態の受信装置は、複数（ｎ個）のアンテナと受信部と復調部を兼ね備え、複数の復調部１１ａ、１１ｂ、…、１１ｎそれぞれのＦＦＴ１１３の出力側ＲＡＭ１１５の読み出しを各ブランチで共通のタイミング信号（ｎｓｙｍ）で行うようにしたものである。
【００４５】
このような構成を採ることで、各アンテナ１７の受信信号を各ブランチで異なるＦＦＴタイミングにより周波数領域に変換し、共通に読み出しを行うタイミング信号（ｎｓｙｍ）によって各ブランチのＦＦＴ出力信号を同一の合成タイミングへ容易に合わせることが可能となる。
【００４６】
そして、このようなダイバーシティ受信装置などでは、複数のアンテナ１７を使用して受信するため、アンテナ毎に遅延波の状況が異なり、各アンテナ１７の設置位置の違いによる受信信号の受信タイミングに多少の差が発生する。しかし、これらのタイミングずれをＲＡＭ１１５で吸収し、ｎ本のアンテナで受けた受信信号をＦＦＴ出力である受信信号Ｓ１、受信信号Ｓ２から受信信号Ｓｎまでを同一のタイミングによって受信信号処理部１３１が取り扱い可能となる。
【００４７】
（実施の形態６）
図１０は、本発明の実施の形態６に係る受信装置の構成を示すブロック図である。この図に示すように、本実施の形態の受信装置は、複数の復調部１１Ｂで１つのＦＦＴ処理部１１３を共通して使用するようにしたものである。各復調部１１ＢのＲＡＭ１１４から読み出されたデータを時分割制御部１４０で１つずつ順番に取り込んで、ＦＦＴ処理部１１３に入力する。ＦＦＴ処理部１１３の出力を時分割制御部１４０と同じタイミングで動作する時分割制御部１４１で取り込んで各復調部１１ＢのＲＡＭ１１５に入力する。
【００４８】
すなわち、ブランチ１の復調部１１ＢのＲＡＭ１１４から読み出されたデータをＦＦＴ処理部１１３で周波数領域の信号に変換した後、ブランチ１の復調部１１ＢのＲＡＭ１１５に入力する。また、ブランチ２の復調部１１ＢのＲＡＭ１１４から読み出されたデータをＦＦＴ処理部１１３で周波数領域の信号に変換した後、ブランチ２の復調部１１ＢのＲＡＭ１１５に入力する。他のブランチの復調部１１Ｂについても同様の処理が行われる。
【００４９】
このような構成を採ることで、１つのＦＦＴ処理部とすることができるため、回路規模を削減することができる。それにより、コストの削減も可能となる。
【００５０】
（実施の形態７）
図１１は、本発明の実施の形態７に係る送信装置の構成を示すブロック図である。この図に示すように、本実施の形態の送信装置は、複数の変調部１５Ｂで１つのＦＦＴ処理部１１３を共通して使用するようにしたものである。各変調部１５ＢのＲＡＭ１５２から読み出されたデータを時分割制御部１４０で１つずつ順番に取り込んで、ＦＦＴ処理部１１３に入力する。ＦＦＴ処理部１１３の出力は、時分割制御部１４０と同じタイミングで動作する時分割制御部１４１で取り込んで、各変調部１５ＢのＲＡＭ１５３に入力する。
【００５１】
すなわち、ブランチ１の変調部１５ＢのＲＡＭ１５２から読み出されたデータをＦＦＴ処理部１４０で時間領域の信号に変換した後、ブランチ１の変調部１５ＢのＲＡＭ１５３に入力する。また、ブランチ２の変調部１５ＢのＲＡＭ１５２から読み出されたデータをＦＦＴ処理部１４０で時間領域の信号に変換した後、ブランチ２の変調部１５ＢのＲＡＭ１５３に入力する。残りのブランチの変調部１５Ｂについても同様の処理が行われる。
【００５２】
このような構成を採ることで、１つのＦＦＴ処理部とすることができるため、回路規模を削減することができる。それにより、コストの削減も可能となる。
【００５３】
（実施の形態８）
図１２は、本発明の実施の形態８に係る中継装置の構成を示すブロック図である。この図に示すように、この実施の形態の中継装置は、上述した実施の形態６の受信装置と、実施の形態７の送信装置とを用いたものであり、ダイバーシティ方式やアダプティブアレイアンテナのように複数（ｎ個）の受信用アンテナと１個または複数（ｍ個）の送信用アンテナを用いた場合において、遅延時間の短縮とＦＦＴ処理部の最少構成による中継装置が実現可能となる。
【産業上の利用可能性】
【００５４】
本発明は、ＦＦＴ処理及びＩＦＦＴ処理それぞれにおいて発生する遅延を最小限に抑えることができるといった効果を有し、地上デジタル放送の中継装置や回り込みキャンセラなどへの適用が可能である。
【００５５】
また、送信および受信の無線端末に複数のアンテナを用いて通信するＭＩＭＯ伝送方式にも適用可能である。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施の形態１に係る中継装置の構成を示すブロック図
【図２】図１の復調部を拡大したブロック図
【図３】図１の復調部の動作を示すタイミングチャート
【図４】図１の変調部を拡大したブロック図
【図５】図１の復調部及び変調部の動作を示すタイミングチャート
【図６】本発明の実施の形態２に係るＭＩＭＯ伝送方式の中継装置の構成を示すブロック図
【図７】本発明の実施の形態３に係る回り込みキャンセラの構成を示すブロック図
【図８】本発明の実施の形態４に係る中継装置の復調部１１Ａを拡大したブロック図
【図９】本発明の実施の形態５に係る受信装置の構成を示すブロック図
【図１０】本発明の実施の形態６に係る受信装置の構成を示すブロック図
【図１１】本発明の実施の形態７係る送信装置の構成を示すブロック図
【図１２】本発明の実施の形態８に係る中継装置の構成を示すブロック図
【図１３】従来の復調処理動作を示すタイミングチャート
【符号の説明】
【００５７】
１０  受信部
１１、１１Ａ、１１Ｂ  復調部
１２、１６０  伝搬路周波数特性推定部
１３  等化・合成部
１４  判定・補正部
１５、１５Ｂ  変調部
１６  送信部
１７、１８  アンテナ
１１０  ＡＤ変換部
１１１  直交復調部
１１２  同期検出部
１１３  ＦＦＴ処理部
１１４、１１５、１５２、１５３  ＲＡＭ
１１６、１５６  逓倍器
１１７、１１８、１１９、１２０  タイミング調整器
１３１  受信信号処理部
１３２  送信信号処理部
１４０、１４１  時分割制御部
１５１  ＩＦＦＴ処理部
１５４  直交変調部
１５５  ＤＡ変換部
１６１  ＦＩＲフィルタ
１６２  加算器
【図１】
2006050190.tif 000003
【図２】
2006050190.tif 000004
【図３】
2006050190.tif 000005
【図４】
2006050190.tif 000006
【図５】
2006050190.tif 000007
【図６】
2006050190.tif 000008
【図７】
2006050190.tif 000009
【図８】
2006050190.tif 000010
【図９】
2006050190.tif 000011
【図１０】
2006050190.tif 000012
【図１１】
2006050190.tif 000013
【図１２】
2006050190.tif 000014
【図１３】
2006050190.tif 000015