(57)【要約】  【課題】  サンプル・ホールド回路を内蔵したＩＣにおいて、コンデンサ素子の電極面積を縮小させる。  【解決手段】  サンプル・ホールド回路２０は、入力信号Ｖｉｎをサンプリングするスイッチ素子２１と、サンプリングされた入力信号ＶｉｎをＶｃ＝Ｖｉｎ−Ｖｃｅの充電電圧でホールドするコンデンサ素子２２と、コンデンサ素子２２にホールドされた入力信号Ｖｉｎ＝Ｖｃ＋Ｖｃｅをインピーダンス変換して出力するバッファアンプ２３とを有している。コンデンサ素子２２は、一端がスイッチ素子２１とバッファアンプ２３との接続点に接続されており、他端が中間電位Ｖｃｅに接続される。コンデンサ素子２２の耐圧は、高電位Ｖｄｄと低電位Ｖｓｓとの電位差より低く、高電位Ｖｄｄと中間電位Ｖｃｅとの電位差以上あればよい。【選択図】図１
2006050193.tif 000002
【特許請求の範囲】
【請求項１】
サンプル・ホールド回路を内蔵し、高電位Ｖｄｄが供給される高電位電源と、低電位Ｖｓｓが供給される低電位電源と、高電位Ｖｄｄと低電位Ｖｓｓとの中間電位Ｖｃｅが供給される中間電位電源とに接続される半導体集積回路であって、
前記サンプル・ホールド回路は、入力信号をサンプリングするスイッチ素子と、サンプリングされた入力信号をホールドするコンデンサ素子と、コンデンサ素子にホールドされた電圧をインピーダンス変換して出力信号を出力するバッファアンプとを有し、
前記コンデンサ素子は、一端が前記スイッチ素子と前記バッファアンプとの接続点に接続されており、他端が前記中間電位電源に接続され、
前記コンデンサ素子の耐圧が、前記高電位と低電位との電位差より低く、前記高電位と前記中間電位との電位差以上であることを特徴とする半導体集積回路。
【請求項２】
液晶表示装置のデータ側駆動回路として用いられることを特徴とする請求項１記載の半導体集積回路。
【請求項３】
請求項１または２記載の半導体集積回路への電源電圧供給方法であって、
前記中間電位を供給して後に前記高電位を供給することを特徴とする半導体集積回路への電源電圧供給方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路および半導体集積回路への電源電圧供給方法に関し、特にサンプル・ホールド回路を内蔵した半導体集積回路およびその半導体集積回路への電源電圧供給方法に関する。
【背景技術】
【０００２】
この種の従来の半導体集積回路（以下、ＩＣという）について、図３を参照して説明する。図において、半導体集積回路１００はサンプル・ホールド回路１０を内蔵している。半導体集積回路１００は、電源からの供給電位Ｖｄｄと、接地電位Ｇｎｄとに接続される。サンプル・ホールド回路１０は、アナログの入力信号Ｖｉｎをサンプル・ホールド信号Ｓ／Ｈによりサンプリングするスイッチ素子１１と、サンプリングされた入力信号Ｖｉｎをホールドするコンデンサ素子１２と、コンデンサ素子１２にホールドされた電圧をインピーダンス変換して出力信号Ｖｏｕｔを出力するバッファアンプ１３とで構成される。スイッチ素子１１とバッファアンプ１３は、図示しないが、例えば、ＭＯＳトランジスタで構成され、供給電位Ｖｄｄと接地電位Ｇｎｄのもとで動作する。コンデンサ素子１２は、一端がスイッチ素子１１とバッファアンプ１３との接続点に接続されており、他端が接地電位Ｇｎｄに接続される。
【０００３】
サンプル動作時は、スイッチ素子１１をオンしてコンデンサ素子１２に入力信号Ｖｉｎを充電し、その電圧をバッファアンプ１３を通して出力する。また、ホールド動作時は、スイッチ素子１１をオフしてコンデンサ素子１２に充電された電圧Ｖｃを保持し、その電圧をバッファアンプ１３を通して出力する。コンデンサ素子１２の充電電圧Ｖｃは、最大でＶｃ＝Ｖｄｄである。（例えば、特許文献１を参照。）
【特許文献１】特開平７−２６２７８９号公報（図４，５）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、ＩＣは、微細加工技術の向上に伴い、シュリンクされる傾向にある。しかしＩＣに内蔵されたサンプル・ホールド回路のコンデンサ素子の容量は、コンデンサ素子の電極面積に比例するため、同一容量を維持したままでコンデンサ素子の寸法をシュリンクすることができないという問題がある。この種のＩＣが用いられる液晶表示装置のサンプル・ホールド回路が内蔵されたデータドライバ用ＩＣでは、サンプル・ホールド回路が、液晶パネルの各データ線に対応して出力ごとに設けられている。そのため、このデータドライバ用ＩＣには、出力ごとにコンデンサ素子を有し、ＩＣに占めるコンデンサ素子の電極面積は、例えば、２０％もあり、ＩＣのチップ面積を低減するうえで障害となっていた。
【０００５】
従って、本発明の目的は、コンデンサ素子の電極面積縮小によるチップ面積の縮小を可能としたサンプル・ホールド回路を内蔵したＩＣおよびＩＣへの電源電圧供給方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の半導体集積回路は、サンプル・ホールド回路を内蔵し、高電位Ｖｄｄが供給される高電位電源と、低電位Ｖｓｓが供給される低電位電源と、高電位Ｖｄｄと低電位Ｖｓｓとの中間電位Ｖｃｅが供給される中間電位電源とに接続される半導体集積回路であって、前記サンプル・ホールド回路は、入力信号をサンプリングするスイッチ素子と、サンプリングされた入力信号をホールドするコンデンサ素子と、コンデンサ素子にホールドされた電圧をインピーダンス変換して出力信号を出力するバッファアンプとを有し、前記コンデンサ素子は、一端が前記スイッチ素子と前記バッファアンプとの接続点に接続されており、他端が前記中間電位電源に接続され、前記コンデンサ素子の耐圧が、前記高電位と低電位との電位差より低く、前記高電位と前記中間電位との電位差以上であることを特徴とする。本発明の半導体集積回路は、液晶表示装置のデータ側駆動回路として用いることができる。
本発明の半導体集積回路への電源電圧供給方法は、上記半導体集積回路において、前記中間電位を供給して後に前記高電位を供給することを特徴とする。
【０００７】
上記手段によれば、コンデンサ素子の耐圧を低くすることにより、誘電体の厚さを薄くでき、同一容量を維持したままでコンデンサ素子の電極面積を縮小することができる。
【発明の効果】
【０００８】
本発明によれば、コンデンサ素子の電極面積縮小によりＩＣのチップ面積の縮小を図ることができる。
【発明を実施するための最良の形態】
【０００９】
以下に、本発明の一実施形態の半導体集積回路について図１を参照して説明する。図において、半導体集積回路２００はサンプル・ホールド回路２０を内蔵している。半導体集積回路２００は、高電位電源からの高電位Ｖｄｄと、低電位電源からの低電位Ｖｓｓと、中間電位電源からの高電位Ｖｄｄと低電位Ｖｓｓとの中間電位Ｖｃｅに接続される。サンプル・ホールド回路２０は、入力信号Ｖｉｎをサンプル・ホールド信号Ｓ／Ｈによりサンプリングするスイッチ素子２１と、サンプリングされた入力信号ＶｉｎをＶｃ＝Ｖｉｎ−Ｖｃｅの充電電圧でホールドするコンデンサ素子２２と、コンデンサ素子２２にホールドされた入力信号Ｖｉｎ＝Ｖｃ＋Ｖｃｅをインピーダンス変換して出力信号Ｖｏｕｔとして出力するバッファアンプ２３とで構成される。スイッチ素子２１とバッファアンプ２３は、図示しないが、例えば、ＭＯＳトランジスタで構成され、高電位Ｖｄｄと低電位Ｖｓｓのもとで動作する。コンデンサ素子２２は一端がスイッチ素子２１とバッファアンプ２３との接続点に接続されており、他端が中間電位Ｖｃｅに接続される。高電位Ｖｄｄとして、例えば、Ｖｄｄ＝３．３ｖが供給される。低電位Ｖｓｓとして、例えば、接地電位Ｇｎｄ（Ｖｓｓ＝０ｖ）が供給される。中間電位Ｖｃｅとして、例えば、Ｖｃｅ＝Ｖｄｄ／２＝１．６５ｖが供給される。
【００１０】
Ｖｄｄ＝３．３ｖ、Ｖｓｓ＝０ｖおよびＶｃｅ＝１．６５ｖとした場合、コンデンサ素子２２の耐圧は、高電位Ｖｄｄと中間電位Ｖｃｅとの電位差Ｖｄｄ−Ｖｃｅ＝１．６５ｖ以上を確保すればよい。サンプル・ホールド回路１０では、コンデンサ素子１２の耐圧が３．３ｖ以上必要であるのに対して、サンプル・ホールド回路２０では、コンデンサ素子２２の耐圧が１．６５ｖ以上、すなわち、サンプル・ホールド回路１０のコンデンサ素子１２の耐圧の半分であればよいことになる。
【００１１】
コンデンサ素子２２は、金属−誘電体−金属コンデンサ、金属−誘電体−ドープドポリシリコンコンデンサ、または金属−誘電体−半導体コンデンサにより構成することができる。コンデンサ素子は、耐圧が誘電体の厚さにほぼ比例し、容量が誘電体の厚さに反比例するとともに電極（金属）面積に比例する。従って、コンデンサ素子２２の誘電体の厚さをコンデンサ素子１２の半分とすることができ、その結果、コンデンサ素子１２と同一容量を維持した状態でコンデンサ素子２２の電極面積を約半分にすることができる。
【００１２】
次に、上述したサンプル・ホールド回路２０の動作について図２を参照して説明する。  時刻Ｔ１に中間電位Ｖｃｅ＝１．６５ｖを供給する。その後、Ｔ２に高電位Ｖｄｄ＝３．３ｖを供給する。ここで、高電位Ｖｄｄより先に中間電位Ｖｃｅを供給する理由について説明する。コンデンサ素子２２の他端に中間電位Ｖｃｅが供給されていない状態で半導体集積回路２００に高電位Ｖｄｄが供給されると、コンデンサ素子２２の他端は接地電位Ｇｎｄであり、このとき、入力信号Ｖｉｎとサンプル・ホールド信号Ｓ／Ｈは電位が不定であり、コンデンサ素子２２の一端に接地電位Ｇｎｄから高電位Ｖｄｄまでの不定の電位が供給され、コンデンサの両極に印加される電圧は１／２Ｖｄｄ以上となる虞がある。そのため、先にコンデンサ素子２２の他端の電位をＶｃｅ＝１／２Ｖｄｄにし、半導体集積回路２００に高電位Ｖｄｄが供給されたとき、コンデンサ素子２２の一端に接地電位Ｇｎｄから高電位Ｖｄｄまでの不定の電位が供給されても、コンデンサの両極に印加される電圧が１／２Ｖｄｄ以下となるようにしている。中間電位Ｖｃｅ＝１．６５ｖおよび高電位Ｖｄｄ＝３．３ｖが供給され、入力信号Ｖｉｎおよびサンプル・ホールド信号Ｓ／Ｈの電位の不定が解消された後の時刻Ｔ３に、サンプル・ホールド信号Ｓ／Ｈによりスイッチ素子２１をオンして入力信号Ｖｉｎをサンプリングし、コンデンサ素子２２に入力信号Ｖｉｎと中間電位Ｖｃｅとの差の電圧を充電し、その充電された電圧Ｖｃと中間電位Ｖｃｅとの和の電圧をバッファアンプ２３を通して出力信号Ｖｏｕｔとして出力する。時刻Ｔ４に、サンプル・ホールド信号Ｓ／Ｈによりスイッチ素子２１をオフして入力信号Ｖｉｎをコンデンサ素子２２に充電された電圧Ｖｃでホールドし、その電圧Ｖｃと中間電位Ｖｃｅとの和の電圧をバッファアンプ２３を通して出力信号Ｖｏｕｔとして出力する。コンデンサ素子２２の充電電圧Ｖｃは、最大でＶｃ＝Ｖｄｄ／２＝１．６５ｖである。
【００１３】
以上に説明したように、コンデンサ素子２２の他端に中間電位Ｖｃｅとして、例えば、Ｖｃｅ＝Ｖｄｄ／２を供給してコンデンサ素子２２にＶｄｄ／２より高い電圧が印加されないようにすることにより、コンデンサ素子２２の耐圧を従来のサンプル・ホールド回路１０のコンデンサ素子１２の半分にでき、その結果、コンデンサ素子２２の電極面積をコンデンサ素子１２の半分で構成できる。このサンプル・ホールド回路２０をデータドライバ用ＩＣに用いた場合、ＩＣに占めるコンデンサ素子の電極面積が、従来、例えば、２０％ある場合では、その２０％の半分を削減でき、従ってＩＣのチップ面積を約１０％削減することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態のサンプル・ホールド２０を内蔵した半導体集積回路２００の回路図。
【図２】図１に示すサンプル・ホールド２０の動作を説明する波形図。
【図３】従来のサンプル・ホールド１０を内蔵した半導体集積回路１００の回路図。
【符号の説明】
【００１５】
Ｖｄｄ  高電位
Ｖｃｅ  中間電位
Ｖｓｓ（Ｇｎｄ）  低電位（接地電位）
２０  サンプル・ホールド回路
２１  スイッチ素子
２２  コンデンサ素子
３１  バッファアンプ
２００  半導体集積回路
【図１】
2006050193.tif 000003
【図２】
2006050193.tif 000004
【図３】
2006050193.tif 000005