(57)【要約】【課題】  本発明は、電極上に形成された複層金属膜のうちの下層金属膜のサイドエッチによる上層金属膜周辺の捲れや剥がれを防止し、電極の保護を目的とした半導体装置及びそのような半導体装置の製造方法を提供することを課題する。【解決手段】  半導体素子は、外部回路と電気的に接続される第１の電極と第１の電極以外の第２の電極とを有する。第１及び第２の電極上に第１の金属膜４ａと第２の金属膜５ａとが形成される。記第１の電極上に形成された第２の金属膜５ａの上に半田バンプ８が形成される。第２の電極上に形成された第２の金属膜５ａ上に補強層７，８ａが形成される。【選択図】  図６
2006120803.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極と第２の電極とを有する半導体素子と、
該第１及び第２の電極上に形成された複数層の金属膜と、
該第１の電極上に形成された該複数層の金属膜の上に形成された外部接続端子と、
該第２の電極上に形成された該複数層の金属膜の上に形成された補強層と
を有することを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置であって、
前記補強層は電解メッキ膜であることを特徴とする半導体装置。
【請求項３】
第１の電極と第２の電極とを有する半導体素子を有する半導体装置の製造方法であって、
該第１の電極及び該第２の電極上に第１の金属膜と第２の金属膜を形成し、
該第２の金属膜上で該第１の電極と該第２の電極に対向する位置に第１のレジストを形成し、
該第１のレジストをマスクにして該第２の金属膜を除去し、
該第１のレジストを除去し、
該第１の電極上と該第２の電極上に開口部がある第２のレジストを形成し、
該開口部内にメッキ層及び半田メッキを堆積し、
該第２のレジストを除去し、
該半田メッキをリフローする
ことを特徴とする半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法であって、
前記第２のレジストの形成において、前記第２の電極上の開口部の径が、前記第１の電極上の開口部の径よりも細いことを特徴とする半導体装置の製造方法。
【請求項５】
第１の電極と第２の電極とを有する半導体素子を有する半導体装置の製造方法であって、
該第１の電極及び該第２の電極上に第１の金属膜と第２の金属膜を形成し、
該第２の金属膜上で前記第２の電極に対向する位置に保護膜を形成し、
該第１の電極上に開口部があるレジストを形成し、
該開口部内にメッキ層及び半田メッキを堆積し、
該レジストを除去し、
該半田メッキをリフローする
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に係り、特に半導体素子の電極上にバリアメタルを介して半田バンプ等の外部接続端子を形成した半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体製品の高密度化、高速化、小型化は今後ますます加速・促進されると予想される。半導体チップは高速化、高集積化、高性能化が進んでおり、これに対応する接続技術として、例えば、ワイヤーボンディング法、ＴＡＢ（テープ・オートメイテッド・ボンディング）法、フリップチップ法などのようにベアチップを用いた多くの実装方法が開発されている。
【０００３】
ワイヤーボンディング法は、半導体チップを基板上にフェイスアップに配置し、チップのＡｌ（アルミ）電極と電気配線基板上のパッドとをアルミ線または金線によって接続する方法である。ＴＡＢ法は、ポリイミド等の耐熱性絶縁膜上に銅配線を設け、半導体チップのＡｌ電極と銅リードをバンプを介して接続させる方法である。フリップチップ法は、半導体チップ上のＡｌ電極上に金属バンプを真空蒸着、スパッタ、溶融金属ディップ、メッキ法等で形成し、このバンプと配線基板表面の金属パッドとを位置合わせをして直接接続する方法である。
【０００４】
これら方法の中で、半導体チップと電気配線基板の接続方法は、フェイスアップ実装のワイヤーボンディング法から、バンプを持った半導体チップのフェイスダウン実装またはフリップチップ実装の方法に変更されている。
【０００５】
ここで、従来方法によるバンプ製造方法について説明する。以下の説明では、半田バンプを電解メッキにより形成する方法について説明する。電解メッキによりバンプを形成する方法は、均一なバンプ高さ／高歩留り等、多くの利点がある。また、半田バンプの形成はウェハ状態で行ない、最終工程または最終工程近くで各半導体チップに個片化することとした。
【０００６】
半田バンプとＡｌ電極との接合密着を行なうには、その中間にＵＢＭ（アンダー・バンプ・メタル）となる層が必要である。ＵＢＭは、電気的導体／ＵＢＭとＡｌとの密着／ＵＢＭと半田との密着／ＵＢＭ自体の密着／半田バンプ・Ａｌ間のそれぞれの物質間の拡散防止／バンプ形状を整える等の事が可能な物質と製法でなければならない。フリップチップでのＵＢＭの形成は、信頼性確保の観点から、ウェハ全面にＣＶＤまたはＰＶＤにより形成される。その後に、不要な部分をエッチングを用いて取り除く処理を行なうことが一般的である。
【０００７】
全面に形成された薄膜の不要部分を取り除く方法には、ドライエッチング法とウェットエッチング法がある。前者は、装置が高価であり、工程所要時間が長くなってしまう等の問題点があるため、後者のウェットエッチングが用いられることが多い。以下の説明で用いる工程のエッチングは、ウェットエッチングとする。
【０００８】
半田の電解メッキは、バンプが必要な部分をフォトレジストの露光／現像により開口し行われ、メッキバンプが形成される。その後に、前工程で使用したレジスト剥離を行ない、メッキバンプをマスクとして、電解メッキを行なう為に利用した電極のＵＢＭ以外の薄膜金属をエッチングする。この工法であれば、全面膜形成１回、フォトリソグラフ１回、ウェットエッチング１回の工程で、リフロー前の工程を行なう事ができる。
【０００９】
しかしながらこの工法では、バンプ形成部分以外のパッシベーション開口部にＡｌ電極やＡｌ配線がある場合に（この構造にする為の一例は、バンプ形成後に、バンプを設けないＡｌ電極部へのプローブ接触による試験が必要な場合である）、ＵＢＭ以外の電解メッキ電源供給膜をエッチングで除去する際、パッシベーション開口部のＡｌ電極がウェットエッチャントに曝されてしまう。また、この後の工程で、バンプ整形のためにリフローが行われるが、酸化膜除去の必要から、ウェハ全面にフラックスが塗布され、このフラックスも、パッシベーション開口部のＡｌ電極に接触することとなる。
【００１０】
また、組立工程でも、バンプ表面クリーニングの為のプラズマ処理、接合の為のフラックス等の活性剤塗布、疲労破壊寿命改善の為のアンダーフィル材充填において、開口部のＡｌ電極はプラズマや各種材料に曝されてしまう。これら化学的あるいは物理的影響により、パッシベーション開口部のＡｌ電極が腐食してしまう等の劣化が生じる。
【００１１】
ここで、開口部のＡｌ腐食が問題となる従来の半導体製造工程におけるバンプ形成工程を図１及び図２に示す。
【００１２】
図１（ａ）に示すように、シリコン基板１上にＡｌ電極２を形成し、その上にパッシベーション膜３を形成し、開口３ａを形成する。図１に示す例では、パッシベーション開口３ａは２箇所に形成され、左側のパッシベーション開口３ａにはバンプを形成し、右側のパッシベーション開口３ａにはバンプを形成しない構造とする。
【００１３】
図１（ｂ）に示すように、パッシベーション膜３の上に第１の金属膜４ａを形成し、その上に更に第２の金属膜５ａを形成する。次に、フォトレジストをスピンコート法を用いて第２の金属膜５ａ上に塗布し、露光／現像／キュアーの工程を行ない、図１（ｃ）に示すように開口６ａが設けられたフォトレジスト層６を形成する。続いて、図１（ｄ）に示すように、複層金属膜（４ａと５ａ）を電解メッキ用の電源供給膜として使用し、開口６ａ内に電解Ｎｉメッキ膜７を形成し、その上に電解半田メッキ８ａを堆積させる。電解Ｎｉメッキ膜７の形成は、第２の金属膜５ａと電解半田メッキ８ａの密着の為に行なう。
【００１４】
続いて、図２（ａ）に示すように、フォトレジスト層６を除去し、図２（ｂ）に示すように複層金属膜５ａ、４ａを電解半田メッキ８ａを金属マスクとしてウェットエッチングにより取り除く。そして、電解半田メッキ８ａにフラックスを塗布して窒素雰囲気で加熱し、図２（ｃ）に示すように半田の酸化物除去及びバンプ整形を行なう。
【００１５】
複層金属膜４ａ，５ａの不要部分の除去をウェットエッチングで行なうが、この際にバンプが形成されない部分のパッシベーション膜３の開口３ａ内にあるＡｌ電極もエッチング液により溶解する事で多くの問題が発生する。例えば、Ａｌ電極は完全にエッチング液に溶解せずに小さな塊となって開口３ａの周辺部分や、開口３ａの内部に付着してしまい（図中、点で示した部分）、電極間の絶縁抵抗劣化や電極間ショートとなる。また、エッチング液も付着したまま残留し、さらにシリコン基板１の内部に形成された回路素子に悪影響を及ぼすことがある。
【００１６】
上述の問題を改善した製造方法について、図３及び図４を参照しながら説明する。図３（ａ）及び図３（ｂ）に示す工程は、図１（ａ）及び図１（ｂ）に示す工程と同じである。
【００１７】
複層金属膜４ａ，５ａを形成した後、フォトレジストをスピンコートにより塗布し、露光／現像／キュアーの工程を行う。これにより、図３（ｃ）に示すように、フォトレジスト層６Ａを、この後、バンプを形成するか否かに関係なく全ての（本図では２箇所）Ａｌ電極上に形成する。その後、図３（ｄ）に示すように、複層金属膜（４ａと５ａ）のうち第２の金属膜５ａの一部を、フォトレジスト層６Ａをマスクとしてウェットエッチングにより除去する。次に、図３（ｅ）に示すように、フォトレジスト層６Ａを除去する。
【００１８】
続いて、２回目のフォトリソグラフ工程を行ない、図４（ａ）に示すように、バンプを形成すべきＡｌ電極２（図中左側）の上に開口６Ｂａを設けたフォトレジスト層６Ｂを形成する。そして、第１の金属膜４ａを電解メッキ用の電源供給膜として使用し、図４（ｂ）に示すように、電解Ｎｉメッキ層７を形成し、その上に電解半田メッキ８ａを堆積させる。次に、図４（ｃ）に示すように、フォトレジスト層６Ｂを除去する。その後、図４（ｄ）に示すように、第１の金属膜４ａの不要部分を電解半田メッキ８ａ及び第２の金属膜５ａの一部をマスクとしてウェットエッチングにて取り除く。そして、電解半田メッキ８ａにフラックスを塗布して窒素雰囲気で加熱し、図４（ｅ）に示すように半田の酸化物除去及びバンプ整形を行なう。
【００１９】
上述の製造工程により、全ての複数Ａｌ電極上にバンプを形成しない場合において、バンプを形成しない部分におけるＡｌ電極は、第２の金属膜５ａ、第１の金属膜４ａで保護されているため、エッチング液に直接晒されないので、上記の問題を解決することができる。
【００２０】
ところが、図４（ｄ）に示す工程において、第１の金属膜４ａの側面がサイドエッチにより除去されてしまい、バンプを形成しなかった部分において、第２の金属膜５ａが張り出した部分（図中、点線で囲んだ部分）が形成されてしまう。図５（ｄ）は便宜上第１の金属膜及４ａ及び第２の金属膜５ａの厚みは拡大して描かれているが、実際の厚みは０．５μｍ程度である。これに対して、上述の張り出し部分におけるサイドエッチの深さは５μｍ〜１０μｍであり、第２の金属膜５ａの張り出し部分は非常に薄くて不安定な状態となる。
【００２１】
このような張り出し部分は、例えば後工程でバックグラインド用の粘着テープを剥離する際の物理的作用により、容易に捲くれ上がったり、剥離したりして他の部分に付着し、例えば、バンプ間の短絡などの問題が発生するおそれがある。
【００２２】
このようなサイドエッチングによる問題解決の為に提案されている技術がある（例えば、特許文献１参照。）。特許文献１に開示された技術では、ウェハ全面の金属膜形成が２回必要であり、且つ、電解メッキの電源供給膜を０．０１μｍ程度と薄くするために、パッシベーション開口部やダイシングライン近傍の段差に対するカバレージが確保出来ず、高抵抗の問題が発生する。これらは、電解メッキ膜への電源供給不足を引き起し、ウェハ内のバンプ高さにバラツキが生じたり、場合によってはバンプが形成されないといった問題を引き起こす要因となる。
【特許文献１】特許第３１１０７９５号
【特許文献２】特開平１−９５５３９号公報
【特許文献３】特開２００４−２００４２０号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
上述の従来技術では、Ａｌ電極上にバンプを形成しない半導体チップのＡｌ電極の腐食を防止するため、複層金属膜を用い、パッシベーション開口部を覆っている。しかし、複層金属膜のうち下層金属膜のサイドエッチにより上層金属膜周辺の捲れや剥がれが生じるおそれがあり、上層金属膜の破片が半導体装置のバンプ等の電極間に散乱してバンプ間ショートといった電気的問題等の信頼性劣化を招いてしまうという問題がある。
【００２４】
本発明は上述の問題に鑑みなされたものであり、複層金属膜のうち下層金属膜のサイドエッチによる上層金属膜周辺の捲れや剥がれを防止した半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２５】
上述の目的を達成するために、本発明によれば、第１の電極と第２の電極とを有する半導体素子と、該第１及び第２の電極上に形成された複数層の金属膜と、該第１の電極上に形成された該複数層の金属膜の上に形成された外部接続端子と、該第２の電極上に形成された該複数層の金属膜の上に形成された補強層とを有することを特徴とする半導体装置が提供される。
【００２６】
上述の本発明による半導体装置において、前記補強層は電解メッキ膜であることが好ましい。
【００２７】
また、本発明によれば、第１の電極と第２の電極とを有する半導体素子を有する半導体装置の製造方法であって、該第１の電極及び該第２の電極上に第１の金属膜と第２の金属膜を形成し、該第２の金属膜上で該第１の電極と該第２の電極に対向する位置に第１のレジストを形成し、該第１のレジストをマスクにして該第２の金属膜を除去し、該第１のレジストを除去し、該第１の電極上と該第２の電極上に開口部がある第２のレジストを形成し、該開口部内にメッキ層及び半田メッキを堆積し、該第２のレジストを除去し、該半田メッキをリフローすることを特徴とする半導体装置の製造方法が提供される。
【００２８】
上述の本発明による半導体装置の製造方法において、前記第２のレジストの形成において、前記第２の電極上の開口部の径が、前記第１の電極上の開口部の径よりも細いことが好ましい。
【００２９】
また、本発明によれば、第１の電極と第２の電極とを有する半導体素子を有する半導体装置の製造方法であって、該第１の電極及び該第２の電極上に第１の金属膜と第２の金属膜を形成し、該第２の金属膜上で前記第２の電極に対向する位置に保護膜を形成し、該第１の電極上に開口部があるレジストを形成し、該開口部内にメッキ層及び半田メッキを堆積し、該レジストを除去し、該半田メッキをリフローすることを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００３０】
本発明によれば、複層金属膜のうち下層の金属膜がサイドエッチされたとしても、上層の金属膜の上に補強層が形成されているので、上層の金属膜端部周辺が補強層により補強され、端部周辺部分の捲れや剥がれが防止される。
【００３１】
また、下層の金属膜の不要な部分をエッチングで除去する際に、予めサイドエッチを考慮して下層の金属膜の端面まで覆レジストを設けてマスクとすることにより、サイドエッチされた下層の金属膜の端面が上層の金属膜の端面より内側に入り込むことが防止され、上層の金属膜の端部周辺の捲れや剥がれが防止される。
【発明を実施するための最良の形態】
【００３２】
次に、本発明の幾つかの実施例について図面を参照しながら説明する。
【００３３】
（第１実施例）
まず、本発明の第１実施例による半導体装置製造工程におけるパンプ形成工程について、図５及び図６を参照しながら説明する。図５及び図６において、図３及び図４に示す構成部品と同等な部品には同じ符号を付す。
【００３４】
図５（ａ）〜図５（ｅ）に示す工程は、図３（ａ）〜図３（ｅ）に示す工程と同じである。すなわち、シリコン基板１上にＡｌ電極２を形成し、その上に開口３ａを有するパッシベーション膜３を形成し、その上に複層金属膜４ａ，５ａを形成する。そして、フォトレジスト層６Ａを、この後、バンプを形成するか否かに関係なく全ての（本図では２箇所）Ａｌ電極２上に形成し、複層金属膜（４ａと５ａ）のうち第２の金属膜５ａの一部を、フォトレジスト層６Ａをマスクとしてウェットエッチングにより除去し、その後フォトレジスト層６Ａを除去する。ここで、本実施例では、第１の金属膜４ａとしてチタン（Ｔｉ）を用い、第２の金属膜としてニッケル（Ｎｉ）を用いている。これらの金属膜４ａ，５ａは、例えば、スパッタリングや真空蒸着等のＰＶＤにより形成することができる。
【００３５】
続いて、２回目のフォトリソグラフ工程を行ない、図６（ａ）に示すように、フォトレジスト層６Ｂを形成する。ここで、フォトレジスト層６Ｂは、バンプを形成すべきＡｌ電極２（図中左側、第１の電極）の上に開口６Ｂａが設けられ、バンプを形成しないＡｌ電極２（図中右側、第２の電極）の上には開口６Ｂａより小さな開口６Ｂｂが設けられている。そして、第１の金属膜４ａを電解メッキ用の電源供給膜として使用し、図６（ｂ）に示すように、電解Ｎｉメッキ層７を形成し、その上に電解半田メッキ８ａ、８ｂを堆積させる。次に、図６（ｃ）に示すように、フォトレジスト層６Ｂを除去する。その後、図６（ｄ）に示すように、第１の金属膜４ａの不要部分をウェットエッチングにて取り除く。そして、電解半田メッキ８ａ、８ｂにフラックスを塗布して窒素雰囲気で加熱し、図６（ｅ）に示すように半田の酸化物除去及びバンプ整形を行なう。
【００３６】
本実施例では、図６（ａ）で示す工程において、バンプを形成しないＡｌ電極２に対して、フォトレジスト層６Ｂに小さな開口６Ｂｂを形成することにより、図６（ｅ）に示すように、リフロー後は通常のバンプより小さい電解半田メッキ８ｂが形成されるが、半導体装置の実装時においてバンプとして機能することはない。
【００３７】
ここで、第１の金属膜４ａを除去する際のサイドエッチにより第２の金属膜５ａの端部が突出して延在したとしても、その直後のリフロー処理により第２の金属膜５ａの端部の上に溶融した電解半田メッキ８ｂが載って固化するのでこれが補強層となり、第２の金属膜５ａの端部が補強された状態となり、以後の工程で捲くれ上がったり、剥離したりすることはなくなる。
【００３８】
以上の工程では、図３及び図４に示す従来の工程と同様にフォトリソグラフ工程を２回行なってバンプを形成するので、工程数を増やすことなく第２の金属膜５ａの端部の捲くれ上がりや剥離を防止することができる。
【００３９】
（第２実施例）
次に、本発明の第２実施例による半導体装置製造工程におけるパンプ形成工程について、図７及び図８を参照しながら説明する。図７及び図８において、図５及び図６に示す構成部品と同等な部品には同じ符号を付す。
【００４０】
図７（ａ）及び図７（ｂ）に示す工程は、図５（ａ）及び図５（ｂ）に示す工程と同じである。すなわち、シリコン基板１上にＡｌ電極２を形成し、その上に開口３ａを有するパッシベーション膜３を形成し、その上に複層金属膜４ａ，５ａを形成する。そして、フォトレジスト層６Ａを第２の金属膜５ａ上に形成し、図７（ｃ）に示すようにバンプを形成する必要のないＡｌ電極２の上にだけ開口６Ａａを形成する。その後、第１の金属膜４ａと第２の金属膜５ａを電解メッキ用の電源供給膜として使用し、図７（ｄ）に示すように、開口６Ａａ内の第２の金属膜が露出した部分に電解Ｎｉメッキを施して電解Ｎｉメッキ層７ｂを形成する。この電解メッキ層７ｂは第２の金属膜５ａの補強層として機能する。続いて、図７（ｅ）に示すようにフォトレジスト層６Ａを除去する。
【００４１】
次に、図８（ａ）に示すように、フォトレジスト層６Ｂを形成し、バンプを形成するＡｌ電極２の上にのみ開口６Ｂａを設ける。そして、第１の金属膜４ａと第２の金属膜５ａを電解メッキ用の電源供給膜として使用し、図８（ｂ）に示すように、電解Ｎｉメッキ層７ａを形成し、その上に電解半田メッキ８ａを堆積させる。次に、図８（ｃ）に示すように、フォトレジスト層６Ｂを除去する。その後、図８（ｄ）に示すように、第２の金属膜５ａ及び第１の金属膜４ａの不要部分をウェットエッチングにて取り除く。そして、電解半田メッキ８ａにフラックスを塗布して窒素雰囲気で加熱し、図８（ｅ）に示すように半田の酸化物除去及びバンプ整形を行なう。
【００４２】
本実施例では、図７（ｄ）で示す工程において、バンプを形成しないＡｌ電極２に対して、例えば２〜３μｍの厚みのＮｉメッキ層７ｂが形成されるため、第１の金属膜４ａを除去する際のサイドエッチにより第２の金属膜５ａの端部が突出して延在したとしても、第２の金属膜５ａはＮｉメッキ層７ｂにより補強され、以後の工程で捲くれ上がったり、剥離したりすることはなくなる。
【００４３】
以上の工程では、図３及び図４に示す従来の工程と同様にフォトリソグラフ工程を２回行なってバンプを形成するので、工程数を増やすことなく第２の金属膜５ａの端部の捲くれ上がりや剥離を防止することができる。
【００４４】
（第３実施例）
次に、本発明の第３実施例による半導体装置製造工程におけるパンプ形成工程について、図９及び図１０を参照しながら説明する。図９及び図１０において、図５及び図６に示す構成部品と同等な部品には同じ符号を付す。
【００４５】
図９（ａ）及び図９（ｂ）に示す工程は、図５（ａ）及び図５（ｂ）に示す工程と同じである。すなわち、シリコン基板１上にＡｌ電極２を形成し、その上に開口３ａを有するパッシベーション膜３を形成し、その上に複層金属膜４ａ，５ａを形成する。そして、フォトレジスト層６Ａを第２の金属膜５ａ上に形成し、図９（ｃ）に示すようにバンプを形成するＡｌ電極２の上にだけ開口６Ａａを形成する。その後、第１の金属膜４ａと第２の金属膜５ａを電解メッキ用の電源供給膜として使用し、図９（ｄ）に示すように、電解Ｎｉメッキ層７ａを形成し、その上に電解半田メッキ８ａを堆積させる。次に、図９（ｅ）に示すように、フォトレジスト層６Ａを除去する。
【００４６】
次に、図１０（ａ）に示すように、フォトレジスト層６Ｂを形成し、バンプを形成する必要のないＡｌ電極２の上にのみ開口６Ｂａを設ける。この際、図９（ｄ）に示す工程で形成された電解半田メッキ８ａを覆うようにフォトレジスト層６Ｂを形成する。そして、第１の金属膜４ａと第２の金属膜５ａを電解メッキ用の電源供給膜として使用し、図１０（ｂ）に示すように、開口６Ｂａ内の第２の金属膜が露出した部分に電解Ｎｉメッキを施して電解Ｎｉメッキ層７ｂを形成する。続いて、図１０（ｃ）に示すようにフォトレジスト層６Ｂを除去する。その後、図１０（ｄ）に示すように、第２の金属膜５ａ及び第１の金属膜４ａの不要部分をウェットエッチングにて取り除く。そして、電解半田メッキ８ａにフラックスを塗布して窒素雰囲気で加熱し、図１０（ｅ）に示すように半田の酸化物除去及びバンプ整形を行なう。
【００４７】
本実施例では、図１０（ｂ）で示す工程において、バンプを形成しないＡｌ電極２に対して、例えば２〜３μｍの厚みのＮｉメッキ層７ｂが形成されるため、第１の金属膜４ａを除去する際のサイドエッチにより第２の金属膜５ａの端部が突出して延在したとしても、第２の金属膜５ａはＮｉメッキ層７ｂにより補強され、以後の工程で捲くれ上がったり、剥離したりすることはなくなる。
【００４８】
以上の工程では、図３及び図４に示す従来の工程と同様にフォトリソグラフ工程を２回行なってバンプを形成するので、工程数を増やすことなく第２の金属膜５ａの端部の捲くれ上がりや剥離を防止することができる。
【００４９】
（第４実施例）
次に、本発明の第４実施例による半導体装置製造工程におけるパンプ形成工程について、図１１及び図１２を参照しながら説明する。図１１及び図１２において、図５及び図６に示す構成部品と同等な部品には同じ符号を付す。
【００５０】
図１１（ａ）及び図１１（ｂ）に示す工程は、図５（ａ）及び図５（ｂ）に示す工程と同じである。すなわち、シリコン基板１上にＡｌ電極２を形成し、その上に開口３ａを有するパッシベーション膜３を形成し、その上に複層金属膜４ａ，５ａを形成する。そして、フォトレジスト層６Ａを第２の金属膜５ａ上に形成し、図１１（ｃ）に示すようにバンプを形成する必要のないＡｌ電極２の上にだけ開口６Ａａを形成する。その後、第１の金属膜４ａと第２の金属膜５ａを電解メッキ用の電源供給膜として使用し、図１１（ｄ）に示すように、開口６Ａａ内の第２の金属膜５ａが露出した部分に電解Ｎｉメッキを施して電解Ｎｉメッキ層７ｂを形成し、その上に電解半田メッキ８ｂを堆積させる。電解半田メッキ８ｂの堆積量は、後工程でバンプを形成するために堆積させる電解半田メッキの量より十分少なくする。本実施例では、開口６Ａａに収まる程度の量としている。電解半田メッキ８ｂの堆積が終了したら、図１１（ｅ）に示すようにフォトレジスト層６Ａを除去する。
【００５１】
次に、図１２（ａ）に示すように、フォトレジスト層６Ｂを形成し、バンプを形成するＡｌ電極２の上にのみ開口６Ｂａを設ける。そして、第１の金属膜４ａと第２の金属膜５ａを電解メッキ用の電源供給膜として使用し、図１２（ｂ）に示すように、電解Ｎｉメッキ層７ａを形成し、その上に電解半田メッキ８ａを堆積させる。次に、図１２（ｃ）に示すように、フォトレジスト層６Ｂを除去する。その後、図１２（ｄ）に示すように、第２の金属膜５ａ及び第１の金属膜４ａの不要部分をウェットエッチングにて取り除く。そして、電解半田メッキ８ａにフラックスを塗布して窒素雰囲気で加熱し、図１２（ｅ）に示すように半田の酸化物除去及びバンプ整形を行なう。
【００５２】
本実施例では、図１１（ｄ）で示す工程において、バンプを形成する必要のないＡｌ電極２に対してＮｉメッキ層７ｂが形成され且つ電解半田メッキ８ｂが堆積されるため、第１の金属膜４ａを除去する際のサイドエッチにより第２の金属膜５ａの端部が突出して延在したとしても、第２の金属膜５ａはＮｉメッキ層７ｂ及び電解半田メッキ８ｂにより補強され、以後の工程で捲くれ上がったり、剥離したりすることはなくなる。
【００５３】
以上の工程では、図３及び図４に示す従来の工程と同様にフォトリソグラフ工程を２回行なってバンプを形成するので、工程数を増やすことなく第２の金属膜５ａの端部の捲くれ上がりや剥離を防止することができる。
【００５４】
（第５実施例）
次に、本発明の第５実施例による半導体装置製造工程におけるパンプ形成工程について、図１３及び図１４を参照しながら説明する。図１３及び図１４において、図５及び図６に示す構成部品と同等な部品には同じ符号を付す。
【００５５】
図１３（ａ）及び図１３（ｂ）に示す工程は、図５（ａ）及び図５（ｂ）に示す工程と同じである。すなわち、シリコン基板１上にＡｌ電極２を形成し、その上に開口３ａを有するパッシベーション膜３を形成し、その上に複層金属膜４ａ，５ａを形成する。そして、フォトレジスト層６Ａを第２の金属膜５ａ上に形成し、図１３（ｃ）に示すようにバンプを形成するＡｌ電極２の上にだけ開口６Ａａを形成する。その後、第１の金属膜４ａと第２の金属膜５ａを電解メッキ用の電源供給膜として使用し、図１３（ｄ）に示すように、電解Ｎｉメッキ層７ａを形成し、その上に電解半田メッキ８ａを堆積させる。次に、図１３（ｅ）に示すように、フォトレジスト層６Ａを除去する。
【００５６】
次に、図１４（ａ）に示すように、フォトレジスト層６Ｂを形成し、バンプを形成する必要のないＡｌ電極２の上にのみ開口６Ｂａを設ける。この際、図１３（ｄ）に示す工程で形成された電解半田メッキ８ａを覆うようにフォトレジスト層６Ｂを形成する。そして、第１の金属膜４ａと第２の金属膜５ａを電解メッキ用の電源供給膜として使用し、図１４（ｂ）に示すように、開口６Ｂａ内の第２の金属膜５ａが露出した部分に電解Ｎｉメッキを施して電解Ｎｉメッキ層７ｂを形成し、その上に電解半田メッキ８ｂを堆積させる。電解半田メッキ８ｂの堆積量は、図１３（ｄ）に示す工程でバンプを形成するために堆積させた電解半田メッキの量より十分少なくする。本実施例では、開口６Ｂａに収まる程度の量としている。電解半田メッキ８ｂの堆積が終了したら、図１４（ｃ）に示すようにフォトレジスト層６Ｂを除去する。その後、図１４（ｄ）に示すように、第２の金属膜５ａ及び第１の金属膜４ａの不要部分をウェットエッチングにて取り除く。そして、電解半田メッキ８ａ、８ｂにフラックスを塗布して窒素雰囲気で加熱し、図１０（ｅ）に示すように半田の酸化物除去及びバンプ整形を行なう。
【００５７】
本実施例では、図１４（ｂ）で示す工程において、バンプを形成しないＡｌ電極２に対して、電解Ｎｉメッキ層７ｂ及び電解半田メッキ８ｂが形成されるため、第１の金属膜４ａを除去する際のサイドエッチにより第２の金属膜５ａの端部が突出して延在したとしても、第２の金属膜５ａはＮｉメッキ層７ｂ及び電解半田メッキ８ｂにより補強され、以後の工程で捲くれ上がったり、剥離したりすることはなくなる。
【００５８】
以上の工程では、図３及び図４に示す従来の工程と同様にフォトリソグラフ工程を２回行なってバンプを形成するので、工程数を増やすことなく第２の金属膜５ａの端部の捲くれ上がりや剥離を防止することができる。
【００５９】
（第６実施例）
次に、本発明の第６実施例による半導体装置製造工程におけるパンプ形成工程について、図１５、図１６及び図１７を参照しながら説明する。図１５、図１６及び図１７において、図５及び図６に示す構成部品と同等な部品には同じ符号を付す。
【００６０】
図１５（ａ）及び図１５（ｂ）に示す工程は、図５（ａ）及び図５（ｂ）に示す工程と同じである。そして、第１及び第２の金属膜４ａ，５ａを形成した後、フォトレジストをスピンコートにより塗布し、露光／現像／キュアーの工程を行う。これにより、図１５（ｃ）に示すように、フォトレジスト層６Ｃを、この後，バンプを形成するか否かにに関係なく全ての（本図では２箇所）Ａｌ電極２上に形成する。その後、図１５（ｄ）に示すように、第２の金属膜５ａの一部を、フォトレジスト層６Ｃをマスクとしてウェットエッチングにより除去する。次に、図１５（ｅ）に示すように、フォトレジスト層６Ｃを除去する。
【００６１】
そして、フォトレジスト層６Ｄを第２の金属膜５ａ上に形成し、図１６（ａ）に示すようにバンプを形成する必要のないＡｌ電極２の上にだけ開口６Ｄａを形成する。その後、第１の金属膜４ａを電解メッキ用の電源供給膜として使用し、図１６（ｂ）に示すように、開口６Ｄａ内の第２の金属膜５ａが露出した部分に電解Ｎｉメッキを施して電解Ｎｉメッキ層７ｂを形成する。続いて、図１６（ｃ）に示すようにフォトレジスト層６Ｄを除去する。次に、図１６（ｄ）に示すように、フォトレジスト層６Ｅを形成し、バンプを形成するＡｌ電極２の上にのみ開口６Ｅａを設ける。そして、第１の金属膜４ａを電解メッキ用の電源供給膜として使用し、図１６（ｅ）に示すように、電解Ｎｉメッキ層７ａを形成し、その上に電解半田メッキ８ａを堆積させる。
【００６２】
次に、図１７（ａ）に示すように、フォトレジスト層６Ｅを除去する。その後、図１７（ｂ）に示すように、第１の金属膜４ａの不要部分をウェットエッチングにて取り除く。そして、電解半田メッキ８ａにフラックスを塗布して窒素雰囲気で加熱し、図１７（ｃ）に示すように半田の酸化物除去及びバンプ整形を行なう。
【００６３】
本実施例では、図１６（ｂ）で示す工程において、バンプを形成しないＡｌ電極２に対して、例えば２〜３μｍの厚みのＮｉメッキ層７ｂが形成さるため、第１の金属膜４ａを除去する際のサイドエッチにより第２の金属膜５ａの端部が突出して延在したとしても、第２の金属膜５ａはＮｉメッキ層７ｂにより補強され、以後の工程で捲くれ上がったり、剥離したりすることはなくなる。
【００６４】
（第７実施例）
次に、本発明の第７実施例による半導体装置製造工程におけるパンプ形成工程について、図１８、図１９及び図２０を参照しながら説明する。図１８、図１９及び図２０において、図５及び図６に示す構成部品と同等な部品には同じ符号を付す。
【００６５】
図１８（ａ）〜図１８（ｅ）に示す工程は、図１５（ａ）〜図１５（ｅ）に示す工程と同じである。そして、図１９（ａ）に示すように、フォトレジスト層６Ｄを第１の金属膜４ａ上に形成し、この後、バンプを形成するか否かに関係なく全てのＡｌ電極２の上に開口６Ｄａを形成する。第２の金属膜５ａは開口６Ｄａ内に収容される。その後、第１の金属膜４ａを電解メッキ用の電源供給膜として使用し、図１９（ｂ）に示すように、開口６Ｄａ内の第２の金属膜５ａが露出した部分に電解Ｎｉメッキを施して電解Ｎｉメッキ層７を形成する。続いて、図１９（ｃ）に示すようにフォトレジスト層６Ｄを除去する。次に、図１９（ｄ）に示すように、フォトレジスト層６Ｅを形成し、バンプを形成するＡｌ電極２の上にのみ開口６Ｅａを設ける。そして、第１の金属膜４ａを電解メッキ用の電源供給膜として使用し、図１９（ｅ）に示すように、電解Ｎｉメッキ層７の上に電解半田メッキ８ａを堆積させる。
【００６６】
次に、図２０（ａ）に示すように、フォトレジスト層６Ｅを除去する。その後、図２０（ｂ）に示すように、第１の金属膜４ａの不要部分をウェットエッチングにて取り除く。そして、電解半田メッキ８ａにフラックスを塗布して窒素雰囲気で加熱し、図２０（ｃ）に示すように半田の酸化物除去及びバンプ整形を行なう。
【００６７】
本実施例では、図１９（ｂ）で示す工程において、バンプを形成しないＡｌ電極２に対して、例えば２〜３μｍの厚みのＮｉメッキ層７が形成さるため、第１の金属膜４ａを除去する際のサイドエッチにより第２の金属膜５ａの端部が突出して延在したとしても、第２の金属膜５ａはＮｉメッキ層７により補強され、以後の工程で捲くれ上がったり、剥離したりすることはなくなる。
【００６８】
（第８実施例）
次に、本発明の第８実施例による半導体装置製造工程におけるパンプ形成工程について、図２１、図２２及び図２３を参照しながら説明する。図２１、図２２及び図２３において、図５及び図６に示す構成部品と同等な部品には同じ符号を付す。
【００６９】
図２１（ａ）〜図２１（ｅ）に示す工程は、図１５（ａ）〜図１５（ｅ）に示す工程と同じである。そして、図２２（ａ）に示すように、フォトレジスト層６Ｄを第２の金属膜５ａ上に形成し、バンプを形成する必要のあるＡｌ電極２の上に開口６Ｄａを形成する。その後、第１の金属膜４ａを電解メッキ用の電源供給膜として使用し、図２２（ｂ）に示すように、開口６Ｄａ内の第２の金属膜５ａが露出した部分に電解Ｎｉメッキを施して電解Ｎｉメッキ層７を形成し、その上に電解半田メッキ８ａを堆積させる。続いて、図２２（ｃ）に示すように、フォトレジスト層６Ｄを除去する。次に、図２２（ｄ）に示すように、バンプを形成する必要のないＡｌ電極２上にのみフォトレジスト６Ｅを形成する。この際、フォトレジスト６Ｅは第２の金属膜５ａの外形より僅かに大きく、第２の金属膜５ａの側面を覆うように形成される。フォトレジスト６Ｅの寸法は、後工程において第１の金属膜４ａがエッチングで除去された際に第１の金属膜４ａがサイドエッチされる寸法に基づいて決定される。すなわち、図２２（ｅ）に示すように、第１の金属膜４ａの不要部分をウェットエッチングにて取り除いた際に、第１の金属膜４ａの端面が第２の金属膜５ａの端面にほぼ一致するように設定される。
【００７０】
第１の金属膜４ａの不要部分をウェットエッチングにて取り除いた後、図２３（ａ）に示すように、フォトレジスト６Ｅを除去する。そして、最後に電解半田メッキ８ａにフラックスを塗布して窒素雰囲気で加熱し、図２３（ｂ）に示すように半田の酸化物除去及びバンプ整形を行なう。
【００７１】
本実施例では、図２２（ｄ）で示す工程において、バンプを形成しないＡｌ電極２の上に形成された第２の金属膜５ａより僅かに大きいフォトレジスト６Ｅを形成し、これをマスクとして第２の金属膜４ａをエッチングにより除去したため、第１の金属膜４ａが第２の金属膜５ａの下までサイドエッチされることがなく、第２の金属膜５ａ全体が第１の金属膜４ａ上に支持され、以後の工程で捲くれ上がったり、剥離したりすることはなくなる。
【００７２】
（第９実施例）
次に、本発明の第９実施例による半導体装置製造工程におけるパンプ形成工程について、図２４、図２５及び図２６を参照しながら説明する。図２４、図２５及び図２６において、図５及び図６に示す構成部品と同等な部品には同じ符号を付す。
【００７３】
図２４（ａ）〜図２４（ｅ）及び図２５（ａ）〜図２５（ｃ）に示す工程は、図２１（ａ）〜図２１（ｅ）及び図２２（ａ）〜図２２（ｃ）に示す工程と同じであり、その説明は省略する。本実施例では、図２５（ｄ）に示すように、バンプを形成する必要のないＡｌ電極２上にフォトレジスト６Ｅを形成すると同時に、電解半田メッキ８ａの張り出した部分の下側にもフォトレジスト６Ｅを形成する。この際、バンプを形成する必要のないＡｌ電極２上に形成するフォトレジスト６Ｅは第２の金属膜５ａの外形より僅かに大きく、第２の金属膜５ａの側面を覆うように形成される。フォトレジスト６Ｅの寸法は、後工程において第１の金属膜４ａがエッチングで除去された際に第１の金属膜４ａがサイドエッチされる寸法に基づいて決定される。すなわち、図２５（ｅ）に示すように、第１の金属膜４ａの不要部分をウェットエッチングにて取り除いた際に、第１の金属膜４ａの端面が第２の金属膜５ａの端面にほぼ一致するように設定される。また、バンプを形成するＡｌ電極２上に形成された第１の金属膜４ａは、フォトレジスト６Ｅによりマスキングされるため、エッチングにより第２の金属膜５ａの外形より大きい寸法の部分が残ることとなる。
【００７４】
第１の金属膜４ａの不要部分をウェットエッチングにて取り除いた後、図２６（ａ）に示すように、フォトレジスト６Ｅを除去する。そして、最後に電解半田メッキ８ａにフラックスを塗布して窒素雰囲気で加熱し、図２６（ｂ）に示すように半田の酸化物除去及びバンプ整形を行なう。
【００７５】
本実施例では、図２５（ｄ）で示す工程において、バンプを形成しないＡｌ電極２の上に形成された第２の金属膜５ａより僅かに大きいフォトレジスト６Ｅを形成し、これをマスクとして第２の金属膜４ａをエッチングにより除去したため、第１の金属膜４ａが第２の金属膜５ａの下までサイドエッチされることがなく、第２の金属膜５ａ全体が第１の金属膜４ａ上に支持され、以後の工程で捲くれ上がったり、剥離したりすることはなくなる。また、バンプを形成するＡｌ電極２に関して、第１の金属膜４ａはフォトレジスト６Ｅによりマスキングされるため、エッチングにより第２の金属膜５ａの外形より大きい寸法の部分が残り、この部分がＡｌ電極２とバンプ８の間の構造を補強するという効果が得られる。
【００７６】
（第１０実施例）
次に、本発明の第１０実施例による半導体装置製造工程におけるパンプ形成工程について、図２７、図２８及び図２９を参照しながら説明する。図２７、図２８及び図２９において、図５及び図６に示す構成部品と同等な部品には同じ符号を付す。
【００７７】
図２７（ａ）〜図２７（ｅ）に示す工程は、図９（ａ）〜図９（ｅ）に示す工程と同じである。すなわち、シリコン基板１上にＡｌ電極２を形成し、その上に開口３ａを有するパッシベーション膜３を形成し、その上に複層金属膜４ａ，５ａを形成する。そして、フォトレジスト層６Ｃを第２の金属膜５ａ上に形成し、図２７（ｃ）に示すようにバンプを形成するＡｌ電極２の上にだけ開口６Ｃａを形成する。その後、第１の金属膜４ａと第２の金属膜５ａを電解メッキ用の電源供給膜として使用し、図２７（ｄ）に示すように、電解Ｎｉメッキ層７を形成し、その上に電解半田メッキ８ａを堆積させる。次に、図２７（ｅ）に示すように、フォトレジスト層６Ｃを除去する。
【００７８】
次に、図２８（ａ）に示すように、バンプを形成しないＡｌ電極２の上にフォトレジスト６Ｄを形成し、続いて図２８（ｂ）に示すように、フォトレジスト６Ｄをマスクとして第２の金属膜５ａの不要な部分を除去する。これにより、第２の金属膜５ａは、フォトレジスト６Ｄの直下の部分と電解半田メッキ８ａの下の部分とが残る。そして、図２８（ｃ）に示すように、フォトレジスト６Ｄを除去し、図２８（ｄ）に示すように、バンプを形成しないＡｌ電極２の上に残った第２の金属膜５ａを覆うように新たにフォトレジスト６Ｅを形成する。このフォトレジスト６Ｅは、上述の図２５（ｄ）に示したフォトレジスト６Ｅと同様に、第２の金属膜５ａの外形より僅かに大きく、第２の金属膜５ａの側面を覆うように形成される。そして、図２８（ｅ）に示すように第１の金属膜４ａの不要部分をウェットエッチングにて取り除いた後、図２９（ａ）に示すように、フォトレジスト６Ｅを除去する。そして、最後に電解半田メッキ８ａにフラックスを塗布して窒素雰囲気で加熱し、図２９（ｂ）に示すように半田の酸化物除去及びバンプ整形を行なう。
【００７９】
以上のように、図２８（ｄ）で示す工程において、バンプを形成しないＡｌ電極２の上に形成された第２の金属膜５ａより僅かに大きいフォトレジスト６Ｅを形成し、これをマスクとして第２の金属膜４ａをエッチングにより除去したため、第１の金属膜４ａが第２の金属膜５ａの下までサイドエッチされることがなく、第２の金属膜５ａ全体が第１の金属膜４ａ上に支持され、以後の工程で捲くれ上がったり、剥離したりすることはなくなる。
【００８０】
（第１１実施例）
次に、本発明の第１１実施例による半導体装置製造工程におけるパンプ形成工程について、図３０、図３１及び図３２を参照しながら説明する。図３０、図３１及び図３２において、図５及び図６に示す構成部品と同等な部品には同じ符号を付す。
【００８１】
図３０（ａ）〜図３０（ｅ）及び図３１（ａ）〜図３１（ｃ）に示す工程は、図２７（ａ）〜図２７（ｅ）及び図２８（ａ）〜図２８（ｃ）に示す工程と同じであり、その説明は省略する。本実施例では、図３１（ｄ）に示すように、バンプを形成する必要のないＡｌ電極２上にフォトレジスト６Ｅを形成すると同時に、電解半田メッキ８ａの張り出した部分の下側にもフォトレジスト６Ｅを形成する。この際、バンプを形成する必要のないＡｌ電極２上に形成するフォトレジスト６Ｅは第２の金属膜５ａの外形より僅かに大きく、第２の金属膜５ａの側面を覆うように形成される。フォトレジスト６Ｅの寸法は、後工程において第１の金属膜４ａがエッチングで除去された際に第１の金属膜４ａがサイドエッチされる寸法に基づいて決定される。すなわち、図３１（ｅ）に示すように、第１の金属膜４ａの不要部分をウェットエッチングにて取り除いた際に、第１の金属膜４ａの端面が第２の金属膜５ａの端面にほぼ一致するように設定される。また、バンプを形成するＡｌ電極２上に形成された第１の金属膜４ａは、フォトレジスト６Ｅによりマスキングされるため、エッチングにより除去した際に第２の金属膜５ａの外形より大きい寸法の部分が残ることとなる。
【００８２】
第１の金属膜４ａの不要部分をウェットエッチングにて取り除いた後、図３２（ａ）に示すように、フォトレジスト６Ｅを除去する。そして、最後に電解半田メッキ８ａにフラックスを塗布して窒素雰囲気で加熱し、図３２（ｂ）に示すように半田の酸化物除去及びバンプ整形を行なう。
【００８３】
本実施例では、図３１（ｄ）で示す工程において、バンプを形成しないＡｌ電極２の上に形成された第２の金属膜５ａより僅かに大きいフォトレジスト６Ｅを形成し、これをマスクとして第２の金属膜４ａをエッチングにより除去したため、第１の金属膜４ａが第２の金属膜５ａの下までサイドエッチされることがなく、第２の金属膜５ａ全体が第１の金属膜４ａ上に支持され、以後の工程で捲くれ上がったり、剥離したりすることはなくなる。また、バンプを形成するＡｌ電極２に関して、第１の金属膜４ａはフォトレジスト６Ｅによりマスキングされるため、エッチングにより第２の金属膜５ａの外形より大きい寸法の部分が残り、この部分がＡｌ電極２とバンプ８の間の構造を補強するという効果も得られる。
【００８４】
以上のように、本明細書は以下の発明を開示する。
（付記１）
第１の電極と第２の電極とを有する半導体素子と、
該第１及び第２の電極上に形成された複数層の金属膜と、
該第１の電極上に形成された該複数層の金属膜の上に形成された外部接続端子と、
該第２の電極上に形成された該複数層の金属膜の上に形成された補強層と
を有することを特徴とする半導体装置。
（付記２）
付記１記載の半導体装置であって、
前記補強層は電解メッキ膜であることを特徴とする半導体装置。
（付記３）
付記１記載の半導体装置であって、
前記補強層は前記外部接続端子と同じ材料で形成されていることを特徴とする半導体装置。
（付記４）
外部回路と電気的に接続される第１の電極と該第１の電極以外の第２の電極とを有する半導体素子と、
該第１及び第２の電極上に形成された複数層の金属膜と、
前記第１の電極上に形成された該複数層の金属膜の上に形成された外部接続端子と
を有し、
前記複数層の金属膜の各層の側端面は、実質的に揃っていることを特徴とする半導体装置。
（付記５）
第１の電極と第２の電極とを有する半導体素子を有する半導体装置の製造方法であって、
該第１の電極及び該第２の電極上に第１の金属膜と第２の金属膜を形成し、
該第２の金属膜上で該第１の電極と該第２の電極に対向する位置に第１のレジストを形成し、
該第１のレジストをマスクにして該第２の金属膜を除去し、
該第１のレジストを除去し、
該第１の電極上と該第２の電極上に開口部がある第２のレジストを形成し、
該開口部内にメッキ層及び半田メッキを堆積し、
該第２のレジストを除去し、
該半田メッキをリフローする
ことを特徴とする半導体装置の製造方法。
（付記６）
付記５に記載の半導体装置の製造方法であって、
前記第２のレジストの形成において、前記第２の電極上の開口部の径が、前記第１の電極上の開口部の径よりも細いことを特徴とする半導体装置の製造方法。
（付記７）
第１の電極と第２の電極とを有する半導体素子を有する半導体装置の製造方法であって、
該第１の電極及び該第２の電極上に第１の金属膜と第２の金属膜を形成し、
該第２の金属膜上で前記第２の電極に対向する位置に保護膜を形成し、
該第１の電極上に開口部があるレジストを形成し、
該開口部内にメッキ層及び半田メッキを堆積し、
該レジストを除去し、
該半田メッキをリフローする
ことを特徴とする半導体装置の製造方法。
（付記８）
第１の電極と第２の電極とを有する半導体素子を有する半導体装置の製造方法であって、
該第１及び第２の電極上に第１の金属膜を形成し、
該第１の金属膜の上に第２の金属膜を形成し、
該記第１の電極の上方に第１の開口を有し且つ前記第２の電極の上方に該第１の開口より小さい第２の開口を有するレジストを前記第２の金属膜上に形成し、
該第１の開口及び該第２の開口内に半田メッキを堆積し、
該レジストを除去し、
該第１の金属膜の不要部分を除去し、
前記半田メッキをリフローする
ことを特徴とする半導体装置の製造方法。
（付記９）
第１の電極と第２の電極とを有する半導体素子を有する半導体装置の製造方法であって、
該第１及び第２の電極上に第１の金属膜を形成し、
該第１の金属膜の上に第２の金属膜を形成し、
該第２の電極の上方に第１の開口を有する第１のレジストを前記第２の金属膜上に形成し、
該第１の開口内に金属メッキ層を形成し、
該第１のレジストを除去し、
該第１の電極の上方に第２の開口を有する第２のレジストを前記第２の金属膜上に形成し、
該第２の開口内に半田メッキを堆積し、
前記２のレジストを除去し、
前記第１の金属膜の不要部分を除去し、
前記半田メッキをリフローする
ことを特徴とする半導体装置の製造方法。
（付記１０）
第１の電極と第２の電極とを有する半導体素子を有する半導体装置の製造方法であって、
該第１及び第２の電極上に第１の金属膜を形成し、
該第１の金属膜の上に第２の金属膜を形成し、
該第１の電極の上方に第１の開口を有する第１のレジストを該第２の金属膜上に形成し、
該第１の開口内に半田メッキを堆積し、
前記第１のレジストを除去し、
前記第２の電極の上方に第２の開口を有し且つ該半田メッキを覆うように第２のレジストを前記第２の金属膜上に形成し、
該第２の開口内の前記第２の金属膜上に金属メッキ層を形成し、
前記２のレジストを除去し、
前記第１の金属膜の不要部分を除去し、
前記半田メッキをリフローする
ことを特徴とする半導体装置の製造方法。
（付記１１）
第１の電極と第２の電極とを有する半導体素子を有する半導体装置の製造方法であって、
該第１及び第２の電極上に第１の金属膜を形成し、
該第１の金属膜の上に第２の金属膜を形成し、
該第２の電極の上方に第１の開口を有する第１のレジストを該第２の金属膜上に形成し、
該第２の開口内に第１の半田メッキを堆積し、
前記第１のレジストを除去し、
前記第１の電極の上方に第２の開口を有し且つ前記第１の半田メッキを覆うように第２のレジストを前記第２の金属膜上に形成し、
該第２の開口内の前記第２の金属膜上に第２の半田メッキを堆積し、
前記２のレジストを除去し、
前記第１の金属膜の不要部分を除去し、
前記第１及び第２の半田メッキをリフローする
ことを特徴とする半導体装置の製造方法。
（付記１２）
外部回路と電気的に接続される第１の電極と該第１の電極以外の第２の電極とを有する半導体素子を有する半導体装置の製造方法であって、
該第１及び第２の電極上に第１の金属膜を形成し、
該第１の金属膜の上に第２の金属膜を形成し、
該第１の電極の上方に第１の開口を有する第１のレジストを該第２の金属膜上に形成し、
該第１の開口内に第１の半田メッキを堆積し、
前記第１のレジストを除去し、
前記第２の電極の上方に第２の開口を有し且つ該第１の半田メッキを覆うように第２のレジストを前記第２の金属膜上に形成し、
該第２の開口内の前記第２の金属膜上に第２の半田メッキを堆積し、
該第２のレジストを除去し、
前記第１の金属膜の不要部分を除去し、
前記第１及び第２の半田メッキをリフローする
ことを特徴とする半導体装置の製造方法。
（付記１３）
第１の電極と第２の電極とを有する半導体素子を有する半導体装置の製造方法であって、
該第１及び第２の電極上に第１の金属膜を形成し、
該第１の金属膜の上に第２の金属膜を形成し、
該第１の電極の上方と該第２の電極の上方とに第１のレジストを該第２の金属膜上に形成し、
該第１のレジストをマスクとして前記第２の金属膜をエッチングにより除去し、
前記第１のレジストを除去し、
前記第２の電極の上方に第１の開口を有する第２のレジストを前記第２の金属膜上に形成し、
該第１の開口内に第１の金属メッキ層を形成し、
該第２のレジストを除去し、
前記第１の電極の上方に第２の開口を有する第３のレジストを前記第２の金属膜上に形成し、
該第２の開口内に半田メッキを堆積し、
該第３のレジストを除去し、
前記第１の金属膜の不要部分を除去し、
前記半田メッキをリフローする
ことを特徴とする半導体装置の製造方法。
（付記１４）
第１の電極と第２の電極とを有する半導体素子を有する半導体装置の製造方法であって、
該第１及び第２の電極上に第１の金属膜を形成し、
該第１の金属膜の上に第２の金属膜を形成し、
該第１の電極の上方と該第２の電極の上に第１のレジストを前記第２の金属膜上に形成し、
該第１のレジストをマスクとして前記第２の金属膜をエッチングにより除去し、
前記第１のレジストを除去し、
前記第１及び第２の電極の上に第１の開口を有する第２のレジストを前記第２の金属膜上に形成し、
該第１の開口内に第１の金属メッキ層を形成し、
前記第２のレジストを除去し、
前記第１の電極の上方に第２の開口を有し且つ前記第２の電極の上方に位置する該金属メッキ層を覆うように第３のレジストを前記第２の金属膜上に形成し、
該第２の開口内に半田メッキを堆積し、
前記３のレジストを除去し、
前記第１の金属膜の不要部分を除去し、
前記半田メッキをリフローする
ことを特徴とする半導体装置の製造方法。
（付記１５）
第１の電極と第２の電極とを有する半導体素子を有する半導体装置の製造方法であって、
該第１及び第２の電極上に第１の金属膜を形成し、
該第１の金属膜の上に第２の金属膜を形成し、
該記第１の電極の上と該第２の電極の上とに第１のレジストを該第２の金属膜上に形成し、
該第１のレジストをマスクとして前記第２の金属膜をエッチングにより除去し、
前記第１のレジストを除去し、
前記第１の電極の上方に第１の開口を有する第２のレジストを前記第２の金属膜上に形成し、
該第１の開口内に半田メッキを堆積し、
前記第２のレジストを除去し、
前記第２の電極の上方に形成された前記第２の金属膜の上面と側端面とを覆うように第３のレジストを形成し、
前記第１の金属膜の不要部分を除去し、
前記第３のレジストを除去し、
前記半田メッキをリフローする
ことを特徴とする半導体装置の製造方法。
（付記１６）
付記１５記載の半導体装置の製造方法であって、
前記第３のレジストは、前記第１の電極の上方に堆積された半田メッキの側面及び前記第１及び第２の金属膜の側端面を覆部分を含むことを特徴とする半導体装置の製造方法。
（付記１７）
第１の電極と第２の電極とを有する半導体素子を有する半導体装置の製造方法であって、
該第１及び第２の電極上に第１の金属膜を形成し、
該第１の金属膜の上に第２の金属膜を形成し、
該第１の電極の上方に第１の開口を有する第１のレジストを前記第２の金属膜上に形成し、
該第１の開口内に半田メッキを堆積させ、
前記第１のレジストを除去し、
該第２の電極の上方に第２のレジストを前記第２の金属膜上に形成し、
該第２のレジストをマスクとして前記第２の金属膜をエッチングにより除去し、
該第２のレジストを除去し、
前記第２の電極の上に形成された前記第２の金属膜の上面と側端面とを覆うように第３のレジストを形成し、
前記第１の金属膜の不要部分を除去し、
該第３のレジストを除去し、
前記半田メッキをリフローする
ことを特徴とする半導体装置の製造方法。
（付記１８）
付記１７記載の半導体装置の製造方法であって、
前記第３のレジストは、前記第１の電極の上方に堆積された半田メッキの側面及び前記第１及び第２の金属膜の側端面を覆部分を含むことを特徴とする半導体装置の製造方法。
【図面の簡単な説明】
【００８５】
【図１】従来の半導体製造工程におけるバンプ形成工程を示す図である。
【図２】従来の半導体製造工程におけるバンプ形成工程を示す図である。
【図３】従来の半導体製造工程におけるバンプ形成工程を示す図である。
【図４】従来の半導体製造工程におけるバンプ形成工程を示す図である。
【図５】本発明の第１実施例による半導体装置製造工程におけるパンプ形成工程を示す図である。
【図６】本発明の第１実施例による半導体装置製造工程におけるパンプ形成工程を示す図である。
【図７】本発明の第２実施例による半導体装置製造工程におけるパンプ形成工程を示す図である。
【図８】本発明の第２実施例による半導体装置製造工程におけるパンプ形成工程を示す図である。
【図９】本発明の第３実施例による半導体装置製造工程におけるパンプ形成工程を示す図である。
【図１０】本発明の第３実施例による半導体装置製造工程におけるパンプ形成工程を示す図である。
【図１１】本発明の第４実施例による半導体装置製造工程におけるパンプ形成工程を示す図である。
【図１２】本発明の第４実施例による半導体装置製造工程におけるパンプ形成工程を示す図である。
【図１３】本発明の第５実施例による半導体装置製造工程におけるパンプ形成工程を示す図である。
【図１４】本発明の第５実施例による半導体装置製造工程におけるパンプ形成工程を示す図である。
【図１５】本発明の第６実施例による半導体装置製造工程におけるパンプ形成工程を示す図である。
【図１６】本発明の第６実施例による半導体装置製造工程におけるパンプ形成工程を示す図である。
【図１７】本発明の第６実施例による半導体装置製造工程におけるパンプ形成工程を示す図である。
【図１８】本発明の第７実施例による半導体装置製造工程におけるパンプ形成工程を示す図である。
【図１９】本発明の第７実施例による半導体装置製造工程におけるパンプ形成工程を示す図である。
【図２０】本発明の第７実施例による半導体装置製造工程におけるパンプ形成工程を示す図である。
【図２１】本発明の第８実施例による半導体装置製造工程におけるパンプ形成工程を示す図である。
【図２２】本発明の第８実施例による半導体装置製造工程におけるパンプ形成工程を示す図である。
【図２３】本発明の第８実施例による半導体装置製造工程におけるパンプ形成工程を示す図である。
【図２４】本発明の第９実施例による半導体装置製造工程におけるパンプ形成工程を示す図である。
【図２５】本発明の第９実施例による半導体装置製造工程におけるパンプ形成工程を示す図である。
【図２６】本発明の第９実施例による半導体装置製造工程におけるパンプ形成工程を示す図である。
【図２７】本発明の第１０実施例による半導体装置製造工程におけるパンプ形成工程を示す図である。
【図２８】本発明の第１０実施例による半導体装置製造工程におけるパンプ形成工程を示す図である。
【図２９】本発明の第１０実施例による半導体装置製造工程におけるパンプ形成工程を示す図である。
【図３０】本発明の第１１実施例による半導体装置製造工程におけるパンプ形成工程を示す図である。
【図３１】本発明の第１１実施例による半導体装置製造工程におけるパンプ形成工程を示す図である。
【図３２】本発明の第１１実施例による半導体装置製造工程におけるパンプ形成工程を示す図である。
【符号の説明】
【００８６】
１  シリコン基板
２  Ａｌ電極
３  パッシベーション膜
４ａ  第１の金属膜
５ａ  第２の金属膜
６，６Ａ，６Ｂ，６Ｃ，６Ｄ，６Ｅ  フォトレジスト層
７，７ａ，７ｂ  電解Ｎｉメッキ層
８  バンプ
８ａ，８ｂ  電解半田メッキ
【図１】
2006120803.tif 000003
【図２】
2006120803.tif 000004
【図３】
2006120803.tif 000005
【図４】
2006120803.tif 000006
【図５】
2006120803.tif 000007
【図６】
2006120803.tif 000008
【図７】
2006120803.tif 000009
【図８】
2006120803.tif 000010
【図９】
2006120803.tif 000011
【図１０】
2006120803.tif 000012
【図１１】
2006120803.tif 000013
【図１２】
2006120803.tif 000014
【図１３】
2006120803.tif 000015
【図１４】
2006120803.tif 000016
【図１５】
2006120803.tif 000017
【図１６】
2006120803.tif 000018
【図１７】
2006120803.tif 000019
【図１８】
2006120803.tif 000020
【図１９】
2006120803.tif 000021
【図２０】
2006120803.tif 000022
【図２１】
2006120803.tif 000023
【図２２】
2006120803.tif 000024
【図２３】
2006120803.tif 000025
【図２４】
2006120803.tif 000026
【図２５】
2006120803.tif 000027
【図２６】
2006120803.tif 000028
【図２７】
2006120803.tif 000029
【図２８】
2006120803.tif 000030
【図２９】
2006120803.tif 000031
【図３０】
2006120803.tif 000032
【図３１】
2006120803.tif 000033
【図３２】
2006120803.tif 000034
【手続補正書】
【提出日】平成16年10月27日(2004.10.27)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図２８
【補正方法】変更
【補正の内容】
【図２８】
2006120803.tif 000035