(57)【要約】    【課題】  簡単な回路を追加することによって、最大負荷電流ｉｍａｘと短絡電流ｉｓを正確に測定することができる定電圧電源回路及び定電圧電源回路の検査方法を得る。    【解決手段】  外部から入力された第１テスト信号ＳＴ１がアクティブになると演算増幅回路Ａ２の動作を停止させ、演算増幅回路Ａ２の出力端がハイレベルになってＰＭＯＳトランジスタＭ７はオフし、第２過電流保護回路４は、出力電圧制御トランジスタＭ１のゲート電圧に対してまったく影響を与えなくなるように、動作を停止するようにした。【選択図】  図１
2006260030.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に入力された入力電圧を所定の定電圧に変換して出力端子に接続された負荷に出力する定電圧電源回路において、
前記入力電圧を所定の定電圧に変換して前記負荷に出力する定電圧回路部と、
前記出力端子からの出力電圧が定格電圧であるときの該出力端子から出力される出力電流が所定の最大値以上になると、前記定電圧回路部に対して、該出力電流を該最大値に維持しながら前記出力電圧を低下させる第１過電流保護回路部と、
該第１過電流保護回路部によって前記出力電圧が所定値まで低下すると、前記定電圧回路部に対して、該出力電圧を低下させると共に前記出力電流を低下させ、前記出力電圧が接地電圧まで低下すると前記出力端子から所定の短絡電流を出力させる第２過電流保護回路部と、
を備え、
前記第２過電流保護回路部は、所定の第１テスト信号が入力されると、動作を停止することを特徴とする定電圧電源回路。
【請求項２】
前記定電圧回路部は、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する出力電圧制御トランジスタと、
所定の基準電圧を生成すると共に前記出力電圧に比例した電圧を生成し、該基準電圧と該比例電圧との差分を増幅して前記出力電圧制御トランジスタの制御電極に出力する出力電圧制御部と、
を備え、
前記第２過電流保護回路部は、
前記出力端子から出力された出力電流に比例した電圧を生成する電流−電圧変換回路と、
前記比例電圧に所定のオフセット電圧を加えた電圧を生成するオフセット電圧生成手段を有し、前記電流−電圧変換回路で生成された電圧が該オフセット電圧生成手段で生成された電圧に等しくなるように前記出力電圧制御トランジスタの動作制御を行う制御回路と、
を備え、
前記制御回路は、前記所定の第１テスト信号が入力されると、前記出力電圧制御トランジスタに対する動作制御を停止することを特徴とする請求項１記載の定電圧電源回路。
【請求項３】
前記第２過電流保護回路部は、前記所定の第１テスト信号の入力が停止すると共に所定の第２テスト信号が入力されると、前記定電圧回路部に対して、前記出力電流が前記短絡電流以上になると前記出力電圧を接地電圧まで低下させることを特徴とする請求項１記載の定電圧電源回路。
【請求項４】
前記定電圧回路部は、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する出力電圧制御トランジスタと、
所定の基準電圧を生成すると共に前記出力電圧に比例した電圧を生成し、該基準電圧と該比例電圧との差分を増幅して前記出力電圧制御トランジスタの制御電極に出力する出力電圧制御部と、
を備え、
前記第２過電流保護回路部は、
前記出力端子から出力された出力電流に比例した電圧を生成する電流−電圧変換回路と、
前記比例電圧又は接地電圧のいずれか一方を排他的に出力する切換回路と、
該切換回路の出力電圧に所定のオフセット電圧を加えた電圧を生成するオフセット電圧生成手段を有し、前記電流−電圧変換回路で生成された電圧が該オフセット電圧生成手段で生成された電圧に等しくなるように前記出力電圧制御トランジスタの動作制御を行う制御回路と、
を備え、
前記制御回路は、前記所定の第１テスト信号が入力されると、前記出力電圧制御トランジスタに対する動作制御を停止し、前記切換回路は、所定の第２テスト信号が入力されると接地電圧を出力することを特徴とする請求項３記載の定電圧電源回路。
【請求項５】
入力端子に入力された入力電圧を所定の定電圧に変換して出力端子に接続された負荷に出力する定電圧電源回路において、
前記入力電圧を所定の定電圧に変換して前記負荷に出力する定電圧回路部と、
前記出力端子からの出力電圧が定格電圧であるときの該出力端子から出力される出力電流が所定の最大値以上になると、前記定電圧回路部に対して、該出力電圧を低下させると共に前記出力電流を低下させ、前記出力電圧が接地電圧まで低下すると前記出力端子から所定の短絡電流を出力させる第２過電流保護回路部と、
を備え、
前記第２過電流保護回路部は、所定の第２テスト信号が入力されると、前記定電圧回路部に対して、前記出力電流が前記短絡電流以上になると前記出力電圧を接地電圧まで低下させることを特徴とする定電圧電源回路。
【請求項６】
前記定電圧回路部は、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する出力電圧制御トランジスタと、
所定の基準電圧を生成すると共に前記出力電圧に比例した電圧を生成し、該基準電圧と該比例電圧との差分を増幅して前記出力電圧制御トランジスタの制御電極に出力する出力電圧制御部と、
を備え、
前記第２過電流保護回路部は、
前記出力端子から出力された出力電流に比例した電圧を生成する電流−電圧変換回路と、
前記比例電圧又は接地電圧のいずれか一方を排他的に出力する切換回路と、
該切換回路の出力電圧に所定のオフセット電圧を加えた電圧を生成するオフセット電圧生成手段を有し、前記電流−電圧変換回路で生成された電圧が該オフセット電圧生成手段で生成された電圧に等しくなるように前記出力電圧制御トランジスタの動作制御を行う制御回路と、
を備え、
前記切換回路は、前記所定の第２テスト信号が入力されると接地電圧を出力することを特徴とする請求項５記載の定電圧電源回路。
【請求項７】
入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から負荷に出力する定電圧回路部と、
前記出力端子からの出力電圧が定格電圧であるときの該出力端子から出力される出力電流が所定の最大値以上になると、前記定電圧回路部に対して、該出力電流を該最大値に維持しながら前記出力電圧を低下させる第１過電流保護回路部と、
該第１過電流保護回路部によって前記出力電圧が所定値まで低下すると、前記定電圧回路部に対して、該出力電圧を低下させると共に前記出力電流を低下させ、前記出力端子が接地電圧まで低下すると該出力端子から所定の短絡電流を出力させる第２過電流保護回路部と、
を備えた定電圧電源回路の検査方法において、
外部から所定の第１テスト信号が入力されると、第２過電流保護回路部は動作を停止し、
前記出力端子に接続された負荷に流れる電流を調整して出力電圧を接地電圧まで低下させた後、
前記出力電流の測定を行うことを特徴とする定電圧電源回路の検査方法。
【請求項８】
前記所定の第１テスト信号の入力が停止すると、前記第２過電流保護回路部は作動し、
外部から所定の第２テスト信号が入力されると、前記第２過電流保護回路部は前記出力電圧に比例した電圧が入力される入力端を開放し、
前記第２過電流保護回路部が該入力端を前記出力電圧と関係なく接地電圧になるようにし、
前記出力端子に接続された負荷に流れる電流を調整して出力電圧を接地電圧まで低下させた後、
前記出力電流の測定を行うことを特徴とする請求項７記載の定電圧電源回路の検査方法。
【請求項９】
入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から負荷に出力する定電圧回路部と、
前記出力端子からの出力電圧が定格電圧であるときの該出力端子から出力される出力電流が所定の最大値以上になると、前記定電圧回路部に対して、該出力電圧を低下させると共に前記出力電流を低下させ、前記出力電圧が接地電圧まで低下すると前記出力端子から所定の短絡電流を出力させる第２過電流保護回路部と、
を備えた定電圧電源回路の検査方法において、
外部から所定の第２テスト信号が入力されると、前記第２過電流保護回路部は前記出力電圧に比例した電圧が入力される入力端を開放し、
前記第２過電流保護回路部が該入力端を前記出力電圧と関係なく接地電圧になるようにし、
前記出力端子に接続された負荷に流れる電流を調整して出力電圧を接地電圧まで低下させた後、
前記出力電流の測定を行うことを特徴とする定電圧電源回路の検査方法。
【請求項１０】
前記所定の第１テスト信号は、設定された前記出力電流の最大値を測定する際に入力されることを特徴とする請求項７又は８記載の定電圧電源回路の検査方法。
【請求項１１】
前記所定の第２テスト信号は、設定された前記短絡電流値を測定する際に入力されることを特徴とする請求項７、８又は９記載の定電圧電源回路の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電流保護回路を有する定電圧電源回路に関し、特に過電流保護回路の設定電流値を正確に測定することができるようにした定電圧電源回路及び定電圧電源回路の検査方法に関する。
【背景技術】
【０００２】
従来において、過負荷又は出力端子のショート等によって定電圧電源回路の出力電流が異常に増加するような場合は、負荷や電源回路の破損を防止するため、出力電流を所定の電流値以下に抑制する過電流保護回路が設けられている。
過電流保護回路の一般的な動作としては、出力電流が所定の電流まで増加するとそれ以上の出力電流の増加を抑えて出力電圧を低下させる第１の方式と、出力電圧を低下させると共に出力電流も減少させる第２の方式がある。該第２の方式は、その電圧−電流特性の形からフの字又はアの字制御と呼ばれている。前記第２の方式は、出力電流と出力電圧の積である出力電力の増加が少ないため、過電流保護回路の作動中における電源回路内での電力消費が少なく、安価な部品が使用できることから、回路構成は多少複雑になるが広く用いられている。
【０００３】
図７は、前記第１及び第２の各方式を備えた過電流保護回路を有する定電圧電源回路の従来例を示した図である（例えば、特許文献１及び特許文献２参照。）。
図７において、定電圧電源回路１００は、前記第１の方式を行う第１過電流保護回路１０１と、前記第２の方式を行う第２過電流保護回路１０２とを備えたシリーズレギュレータをなしている。
図８は、図７の定電圧電源回路１００の出力電流−出力電圧特性を示した図であり、図８を参照しながら第１過電流保護回路１０１及び第２過電流保護回路１０２による過電流保護動作について説明する。
【０００４】
ＰＭＯＳトランジスタＭ２には、出力電圧制御トランジスタＭ１よりも十分小さい素子サイズのものを使用している。このため、ＰＭＯＳトランジスタＭ２のドレイン電流ｉｄ２は出力電圧制御トランジスタＭ１のドレイン電流ｉｄ１よりも小さいが、出力電圧制御トランジスタＭ１とＰＭＯＳトランジスタＭ２は、ゲートがそれぞれ誤差増幅回路Ａ１の出力端に接続されると共にソースがそれぞれ電源電圧Ｖｄｄに接続されている。このことから、ドレイン電流ｉｄ２はドレイン電流ｉｄ１に比例した電流になる。
ドレイン電流ｉｄ２はＮＭＯＳトランジスタＭ３のドレイン電流ｉｄ３になることから、ＮＭＯＳトランジスタＭ３とカレントミラー回路を構成しているＮＭＯＳトランジスタＭ４のドレイン電流ｉｄ４はドレイン電流ｉｄ２に比例する。また、ＮＭＯＳトランジスタＭ３とＮＭＯＳトランジスタＭ４に同じ特性のトランジスタを使用すると、ドレイン電流ｉｄ４はドレイン電流ｉｄ２に等しくなる。
【０００５】
ドレイン電流ｉｄ１は、出力電流ｉｏと、抵抗Ｒ１と抵抗Ｒ２の直列回路に流れる電流ｉｒとの和であるが、電流ｉｒは極めて小さい電流に設定してあることから、過電流保護回路が動作するような電流値では、ｉｄ１＝ｉｏと考えて差し支えない。このため、ＮＭＯＳトランジスタＭ４のドレイン電流ｉｄ４もドレイン電流ｉｄ１、すなわち出力電流ｉｏに比例している。また、抵抗Ｒ３にはドレイン電流ｉｄ４が流れていることから、抵抗Ｒ３の電圧降下は出力電流ｉｏに比例する。
出力電流ｉｏが図８のｃ点である最大負荷電流ｉｍａｘに達すると、抵抗Ｒ３の電圧降下がＰＭＯＳトランジスタＭ５のしきい値電圧になる。更に、出力電流ｉｏが最大負荷電流ｉｍａｘを超えると、ＰＭＯＳトランジスタＭ５はオンして出力トランジスタＭ１のゲート電圧を上昇させ、出力トランジスタＭ１のドレイン電流ｉｄ１、すなわち出力電流ｉｏの増加を抑える。このため、出力電圧Ｖｏは、図８に示すように、出力電流ｉｏが最大負荷電流ｉｍａｘのまま低下する。
【０００６】
また、ＰＭＯＳトランジスタＭ６には、出力トランジスタＭ１よりも十分小さい素子サイズのものを使用している。前記したように、ＰＭＯＳトランジスタＭ６も、出力トランジスタＭ１及びＰＭＯＳトランジスタＭ２と同様に、ゲートが誤差増幅回路Ａ１の出力端に接続されると共にソースが電源電圧Ｖｄｄに接続されている。このことから、ＰＭＯＳトランジスタＭ６のドレイン電流ｉｄ６も出力電流ｉｏに比例している。抵抗Ｒ４にはドレイン電流ｉｄ６が流れていることから、抵抗Ｒ４の電圧降下は出力電流ｉｏに比例する。
出力電圧Ｖｏが図８の電圧Ｖｏ１まで低下すると、抵抗Ｒ４の電圧降下と、抵抗Ｒ１とＲ２の接続部の電圧にオフセット電圧を加えた電圧Ｖｓとが等しくなる。
【０００７】
更に、出力電圧Ｖｏが低下すると、演算増幅回路Ａ２の出力電圧が低下してＰＭＯＳトランジスタＭ７のゲート電圧を低下させるため、ＰＭＯＳトランジスタＭ７はオンして出力トランジスタＭ１のゲート電圧を引き上げ、ドレイン電流ｉｄ１を減少させる。すると、出力電圧Ｖｏは更に低下して、図８に示すように出力電圧Ｖｏと出力電流ｉｏは共に減少する。出力電圧Ｖｏが０Ｖまで低下したときに流れる電流が、図８のＣ点に示す短絡電流ｉｓである。
なお、演算増幅回路Ａ２の非反転入力端は、オフセット電圧生成回路７を介して抵抗Ｒ１とＲ２との接続部に接続されているが、出力電圧検出用の抵抗を増やして、前記とは別の電圧を入力するようにしてもよい。
【特許文献１】特開２００２−１６９６１８号公報
【特許文献２】特開２００３−６７０６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、定電圧電源回路の製品検査において、前記最大負荷電流ｉｍａｘや、短絡電流ｉｓの電流値を測定する必要があるが、これらの電流値を正確に測定するのは困難であった。
例えば、図７の定電圧電源回路１００において、最大負荷電流ｉｍａｘや、短絡電流ｉｓの電流値を測定する際、出力端子ＯＵＴにダミー負荷１２と電流計１３を接続する。この場合、出力端子ＯＵＴ又は接地電圧に接続するダミー負荷１２の接続端子の接触抵抗によって、最大負荷電流ｉｍａｘや短絡電流ｉｓを測定するために必要な出力電圧Ｖｏを正確に設定することができなかった。また、出力電圧Ｖｏが正確に０Ｖまで低下しないため、本来、短絡電流値ｉｓは図８のＣ点の電流値であるが、実際には図８のＤ点の電流を測定してしまい、正確な短絡電流ｉｓを測定することができなかった。
【０００９】
また、最大負荷電流ｉｍａｘにおいても、過電流保護回路が第２過電流保護回路１０２だけであったり、第２過電流保護回路１０２が作動を開始する出力電圧Ｖｏの電圧値Ｖｏ１が定格出力電圧に近かったりした場合は、出力電流ｉｏが不安定になり、本来、図８のｃ点の電流値を測定すべきところを、実際には図８のｄ点の電流値を測定してしまうといったように、最大負荷電流ｉｍａｘの測定も困難であった。
【００１０】
本発明は、上記のような問題を解決するためになされたものであり、簡単な回路を追加することによって、最大負荷電流ｉｍａｘと短絡電流ｉｓを正確に測定することができる定電圧電源回路及び定電圧電源回路の検査方法を得ることを目的とする。
【課題を解決するための手段】
【００１１】
この発明に係る定電圧電源回路は、入力端子に入力された入力電圧を所定の定電圧に変換して出力端子に接続された負荷に出力する定電圧電源回路において、
前記入力電圧を所定の定電圧に変換して前記負荷に出力する定電圧回路部と、
前記出力端子からの出力電圧が定格電圧であるときの該出力端子から出力される出力電流が所定の最大値以上になると、前記定電圧回路部に対して、該出力電流を該最大値に維持しながら前記出力電圧を低下させる第１過電流保護回路部と、
該第１過電流保護回路部によって前記出力電圧が所定値まで低下すると、前記定電圧回路部に対して、該出力電圧を低下させると共に前記出力電流を低下させ、前記出力電圧が接地電圧まで低下すると前記出力端子から所定の短絡電流を出力させる第２過電流保護回路部と、
を備え、
前記第２過電流保護回路部は、所定の第１テスト信号が入力されると、動作を停止するものである。
【００１２】
具体的には、前記定電圧回路部は、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する出力電圧制御トランジスタと、
所定の基準電圧を生成すると共に前記出力電圧に比例した電圧を生成し、該基準電圧と該比例電圧との差分を増幅して前記出力電圧制御トランジスタの制御電極に出力する出力電圧制御部と、
を備え、
前記第２過電流保護回路部は、
前記出力端子から出力された出力電流に比例した電圧を生成する電流−電圧変換回路と、
前記比例電圧に所定のオフセット電圧を加えた電圧を生成するオフセット電圧生成手段を有し、前記電流−電圧変換回路で生成された電圧が該オフセット電圧生成手段で生成された電圧に等しくなるように前記出力電圧制御トランジスタの動作制御を行う制御回路と、
を備え、
前記制御回路は、前記所定の第１テスト信号が入力されると、前記出力電圧制御トランジスタに対する動作制御を停止するようにした。
【００１３】
また、前記第２過電流保護回路部は、前記所定の第１テスト信号の入力が停止すると共に所定の第２テスト信号が入力されると、前記定電圧回路部に対して、前記出力電流が前記短絡電流以上になると前記出力電圧を接地電圧まで低下させるようにした。
【００１４】
具体的には、前記定電圧回路部は、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する出力電圧制御トランジスタと、
所定の基準電圧を生成すると共に前記出力電圧に比例した電圧を生成し、該基準電圧と該比例電圧との差分を増幅して前記出力電圧制御トランジスタの制御電極に出力する出力電圧制御部と、
を備え、
前記第２過電流保護回路部は、
前記出力端子から出力された出力電流に比例した電圧を生成する電流−電圧変換回路と、
前記比例電圧又は接地電圧のいずれか一方を排他的に出力する切換回路と、
該切換回路の出力電圧に所定のオフセット電圧を加えた電圧を生成するオフセット電圧生成手段を有し、前記電流−電圧変換回路で生成された電圧が該オフセット電圧生成手段で生成された電圧に等しくなるように前記出力電圧制御トランジスタの動作制御を行う制御回路と、
を備え、
前記制御回路は、前記所定の第１テスト信号が入力されると、前記出力電圧制御トランジスタに対する動作制御を停止し、前記切換回路は、所定の第２テスト信号が入力されると接地電圧を出力するようにした。
【００１５】
また、この発明に係る定電圧電源回路は、入力端子に入力された入力電圧を所定の定電圧に変換して出力端子に接続された負荷に出力する定電圧電源回路において、
前記入力電圧を所定の定電圧に変換して前記負荷に出力する定電圧回路部と、
前記出力端子からの出力電圧が定格電圧であるときの該出力端子から出力される出力電流が所定の最大値以上になると、前記定電圧回路部に対して、該出力電圧を低下させると共に前記出力電流を低下させ、前記出力電圧が接地電圧まで低下すると前記出力端子から所定の短絡電流を出力させる第２過電流保護回路部と、
を備え、
前記第２過電流保護回路部は、所定の第２テスト信号が入力されると、前記定電圧回路部に対して、前記出力電流が前記短絡電流以上になると前記出力電圧を接地電圧まで低下させるものである。
【００１６】
具体的には、前記定電圧回路部は、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する出力電圧制御トランジスタと、
所定の基準電圧を生成すると共に前記出力電圧に比例した電圧を生成し、該基準電圧と該比例電圧との差分を増幅して前記出力電圧制御トランジスタの制御電極に出力する出力電圧制御部と、
を備え、
前記第２過電流保護回路部は、
前記出力端子から出力された出力電流に比例した電圧を生成する電流−電圧変換回路と、
前記比例電圧又は接地電圧のいずれか一方を排他的に出力する切換回路と、
該切換回路の出力電圧に所定のオフセット電圧を加えた電圧を生成するオフセット電圧生成手段を有し、前記電流−電圧変換回路で生成された電圧が該オフセット電圧生成手段で生成された電圧に等しくなるように前記出力電圧制御トランジスタの動作制御を行う制御回路と、
を備え、
前記切換回路は、前記所定の第２テスト信号が入力されると接地電圧を出力するようにした。
【００１７】
また、この発明に係る定電圧電源回路の検査方法は、入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から負荷に出力する定電圧回路部と、
前記出力端子からの出力電圧が定格電圧であるときの該出力端子から出力される出力電流が所定の最大値以上になると、前記定電圧回路部に対して、該出力電流を該最大値に維持しながら前記出力電圧を低下させる第１過電流保護回路部と、
該第１過電流保護回路部によって前記出力電圧が所定値まで低下すると、前記定電圧回路部に対して、該出力電圧を低下させると共に前記出力電流を低下させ、前記出力端子が接地電圧まで低下すると該出力端子から所定の短絡電流を出力させる第２過電流保護回路部と、
を備えた定電圧電源回路の検査方法において、
外部から所定の第１テスト信号が入力されると、第２過電流保護回路部は動作を停止し、
前記出力端子に接続された負荷に流れる電流を調整して出力電圧を接地電圧まで低下させた後、
前記出力電流の測定を行うようにした。
【００１８】
また、前記所定の第１テスト信号の入力が停止すると、前記第２過電流保護回路部は作動し、
外部から所定の第２テスト信号が入力されると、前記第２過電流保護回路部は前記出力電圧に比例した電圧が入力される入力端を開放し、
前記第２過電流保護回路部が該入力端を前記出力電圧と関係なく接地電圧になるようにし、
前記出力端子に接続された負荷に流れる電流を調整して出力電圧を接地電圧まで低下させた後、
前記出力電流の測定を行うようにした。
【００１９】
また、この発明に係る定電圧電源回路の検査方法は、入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から負荷に出力する定電圧回路部と、
前記出力端子からの出力電圧が定格電圧であるときの該出力端子から出力される出力電流が所定の最大値以上になると、前記定電圧回路部に対して、該出力電圧を低下させると共に前記出力電流を低下させ、前記出力電圧が接地電圧まで低下すると前記出力端子から所定の短絡電流を出力させる第２過電流保護回路部と、
を備えた定電圧電源回路の検査方法において、
外部から所定の第２テスト信号が入力されると、前記第２過電流保護回路部は前記出力電圧に比例した電圧が入力される入力端を開放し、
前記第２過電流保護回路部が該入力端を前記出力電圧と関係なく接地電圧になるようにし、
前記出力端子に接続された負荷に流れる電流を調整して出力電圧を接地電圧まで低下させた後、
前記出力電流の測定を行うようにした。
【００２０】
具体的には、前記所定の第１テスト信号は、設定された前記出力電流の最大値を測定する際に入力されるようにした。
【００２１】
また、前記所定の第２テスト信号は、設定された前記短絡電流値を測定する際に入力されるようにした。
【発明の効果】
【００２２】
本発明の定電圧電源回路及び定電圧電源回路の検査方法によれば、出力電流の最大値を制御する第１過電流保護回路部と、フの字制御を行い、短絡保護を行う第２過電流保護回路部とを備え、製品検査時に出力電流の最大値を測定するため、第２過電流保護回路の動作を停止させる第１テスト信号を用いて、第２過電流保護回路部の動作を停止させるようにしたことから、従来測定が困難であった出力電流の最大値を容易かつ正確に測定することができる。
【００２３】
また、第２過電流保護回路部は、テスト動作時に、前記所定の第１テスト信号の入力が停止すると共に所定の第２テスト信号が入力されると、前記定電圧回路部に対して、前記出力電流を前記短絡電流に維持しながら前記出力電圧を接地電圧まで低下させるようにしたことから、簡単な回路を追加するだけで、出力端子を短絡させることなく、製品検査時に第２テスト信号を用いて、第２過電流保護回路部における出力端子の接地電圧への短絡状態時の動作を擬似的に行わせることができ、従来測定が困難であった短絡電流を容易かつ正確に測定することができる。
【発明を実施するための最良の形態】
【００２４】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における定電圧電源回路の回路例を示した図である。
図１において、定電圧電源回路１は、所定の機能を有する半導体装置に集積されるようにしてもよく、入力電圧として入力端子ＩＮに入力された電源電圧Ｖｄｄから所定の定電圧を生成し出力電圧Ｖｏとして出力端子ＯＵＴから出力する。
【００２５】
定電圧電源回路１は、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路２と、出力電圧Ｖｏを分圧して分圧電圧ＶＦＢを生成し出力する出力電圧検出用の抵抗Ｒ１，Ｒ２と、ゲートに入力された信号に応じて出力端子ＯＵＴに出力する電流ｉｏの制御を行うＰＭＯＳトランジスタからなる出力電圧制御トランジスタＭ１と、分圧電圧ＶＦＢが基準電圧Ｖｒｅｆになるように出力電圧制御トランジスタＭ１の動作制御を行う誤差増幅回路Ａ１とを備えている。更に、定電圧電源回路１は、出力端子ＯＵＴから出力される電流ｉｏが所定の電流まで増加するとそれ以上の出力電流ｉｏの増加を抑えて出力電圧Ｖｏを低下させる第１過電流保護回路３と、第１過電流保護回路３によって出力電圧Ｖｏが所定値Ｖｏ１まで低下すると出力電圧Ｖｏを低下させると共に出力電流ｉｏも減少させる第２過電流保護回路４とを備えている。
【００２６】
第１過電流保護回路３は、ＰＭＯＳトランジスタＭ２，Ｍ５、ＮＭＯＳトランジスタＭ３，Ｍ４及び抵抗Ｒ３で構成され、第２過電流保護回路４は、演算増幅回路Ａ２、ＰＭＯＳトランジスタＭ６，Ｍ７、抵抗Ｒ４、及び演算増幅回路Ａ２の非反転入力端にオフセット電圧を印加するオフセット電圧生成回路７で構成されている。
なお、基準電圧発生回路２、誤差増幅回路Ａ１及び抵抗Ｒ１，Ｒ２は出力電圧制御部をなし、第１過電流保護回路３は第１過電流保護回路部を、第２過電流保護回路部４は第２過電流保護回路部をそれぞれなす。また、ＰＭＯＳトランジスタＭ６及び抵抗Ｒ４は電流−電圧変換回路を、オフセット電圧生成回路７はオフセット電圧生成手段をそれぞれなし、オフセット電圧生成回路７、ＰＭＯＳトランジスタＭ７及び演算増幅回路Ａ２は制御回路をなす。また、分圧電圧ＶＦＢは比例電圧をなす。
【００２７】
入力端子ＩＮと出力端子ＯＵＴとの間には、出力電圧制御トランジスタＭ１が接続され、出力端子ＯＵＴと接地電圧との間には抵抗Ｒ１及びＲ２が直列に接続されている。演算増幅回路Ａ１の反転入力端には基準電圧Ｖｒｅｆが入力され、演算増幅回路Ａ１の非反転入力端には分圧電圧ＶＦＢが入力されている。演算増幅回路Ａ１の出力端は、出力電圧制御トランジスタＭ１のゲートに接続されている。
【００２８】
第１過電流保護回路３において、ＰＭＯＳトランジスタＭ２のソースは入力端子ＩＮに接続され、ＰＭＯＳトランジスタＭ２のゲートは出力電圧制御トランジスタＭ１のゲートに接続されている。ＰＭＯＳトランジスタＭ２のドレインと接地電圧との間には、ＮＭＯＳトランジスタＭ３が接続され、ＮＭＯＳトランジスタＭ３のゲートはＮＭＯＳトランジスタＭ３のドレインに接続されている。ＮＭＯＳトランジスタＭ４はＮＭＯＳトランジスタＭ３とカレントミラー回路を形成し、ＮＭＯＳトランジスタＭ４において、ソースは接地電圧に接続され、ゲートはＮＭＯＳトランジスタＭ３のゲートに接続されている。入力端子ＩＮとＮＭＯＳトランジスタＭ４のドレインとの間には抵抗Ｒ３が接続されている。ＰＭＯＳトランジスタＭ５において、ゲートは抵抗Ｒ３とＮＭＯＳトランジスタＭ４のドレインとの接続部に、ソースは入力端子ＩＮにそれぞれ接続され、ドレインは出力電圧制御トランジスタＭ１のゲートに接続されている。
【００２９】
第２過電流保護回路４において、ＰＭＯＳトランジスタＭ６のゲートは出力電圧制御トランジスタＭ１のゲートに接続され、ＰＭＯＳトランジスタＭ６のソースは入力端子ＩＮに接続されている。ＰＭＯＳトランジスタＭ６のドレインと接地電圧との間には抵抗Ｒ４が接続され、ＰＭＯＳトランジスタＭ６と抵抗Ｒ４との接続部は、演算増幅回路Ａ２の反転入力端に接続されている。オフセット電圧生成回路７は、分圧電圧ＶＦＢに所定のオフセット電圧を加えた電圧Ｖｓを演算増幅回路Ａ２の非反転入力端に入力し、演算増幅回路Ａ２の出力端はＰＭＯＳトランジスタＭ７のゲートに接続されている。また、入力端子ＩＮと出力電圧制御トランジスタＭ１のゲートとの間にはＰＭＯＳトランジスタＭ７が接続されている。演算増幅回路Ａ２には外部から第１テスト信号ＳＴ１が入力され、第１テスト信号ＳＴ１がアクティブになると演算増幅回路Ａ２は動作を停止して出力端はハイレベルになる。
【００３０】
このような構成において、誤差増幅回路Ａ１は、基準電圧Ｖｒｅｆと分圧電圧ＶＦＢとの各電圧の差分を増幅して出力電圧制御トランジスタＭ１のゲートに出力し、出力電圧制御トランジスタＭ１の動作制御を行って出力電圧Ｖｏを一定電圧に制御する。
図２は、図１の定電圧電源回路１の出力電流ｉｏ−出力電圧Ｖｏ特性を示した図であり、図２を参照しながら、第１テスト信号ＳＴ１がインアクティブ状態である通常動作時における、図１の第１過電流保護回路３及び第２過電流保護回路４の各動作について説明する。
ＰＭＯＳトランジスタＭ２は、素子サイズが出力トランジスタＭ１よりも十分に小さいものであるため、ＰＭＯＳトランジスタＭ２のドレイン電流ｉｄ２は出力トランジスタＭ１のドレイン電流ｉｄ１よりも小さいが、前記したように、ＰＭＯＳトランジスタＭ２と出力電圧制御トランジスタＭ１は、ソース及びゲートがそれぞれ共通接続されているため、ドレイン電流ｉｄ２はドレイン電流ｉｄ１に比例した電流になる。
【００３１】
ドレイン電流ｉｄ２はＮＭＯＳトランジスタＭ３のドレイン電流ｉｄ３となるので、ＮＭＯＳトランジスタＭ３とカレントミラー回路を構成しているＮＭＯＳトランジスタＭ４のドレイン電流ｉｄ４はドレイン電流ｉｄ２に比例する。ＮＭＯＳトランジスタＭ３とＭ４に同じ特性の素子を用いると、ドレイン電流ｉｄ４はドレイン電流ｉｄ２に等しくなる。
ドレイン電流ｉｄ１は出力電流ｉｏと、抵抗Ｒ１と抵抗Ｒ２の直列回路に流れる電流との和であるが、該電流は極めて小さい電流になるように設定してあることから、過電流保護回路が動作するような出力電流値では、ｉｄ１＝ｉｏとしても問題ない。この結果、ＮＭＯＳトランジスタＭ４のドレイン電流ｉｄ４もドレイン電流ｉｄ１、すなわち出力電流ｉｏに比例する。抵抗Ｒ３にはドレイン電流ｉｄ４が流れているので、抵抗Ｒ３の電圧降下は出力電流ｉｏに比例する。
【００３２】
出力電流ｉｏが、図２のａ点の出力電流ｉｏの定格最大値である最大負荷電流ｉｍａｘになると、第１過電流保護回路３が動作を開始し、抵抗Ｒ３の電圧降下がＰＭＯＳトランジスタＭ５のしきい値電圧になる。更に、出力電流ｉｏが最大負荷電流ｉｍａｘを超えると、ＰＭＯＳトランジスタＭ５はオンし、出力電圧制御トランジスタＭ１のゲート電圧を上昇させ、出力電圧制御トランジスタＭ１のドレイン電流ｉｄ１、すなわち出力電流ｉｏの増加を抑える。すると、出力電圧Ｖｏは、図２に示すように最大負荷電流ｉｍａｘのまま低下する。
また、ＰＭＯＳトランジスタＭ６においても、素子サイズが出力電圧制御トランジスタＭ１よりも十分小さいものを使用している。前記したように、ＰＭＯＳトランジスタＭ６においても、出力電圧制御トランジスタＭ１とソース及びゲートがそれぞれ共通接続されているため、ＰＭＯＳトランジスタＭ６のドレイン電流ｉｄ６も出力電流ｉｏに比例している。抵抗Ｒ４にはドレイン電流ｉｄ６が流れていることから、抵抗Ｒ４の電圧降下は出力電流ｉｏに比例する。
【００３３】
出力電圧Ｖｏが図２の電圧Ｖｏ１まで低下すると、第２過電流保護回路４が動作を開始し、抵抗Ｒ４の電圧降下と、分圧電圧ＶＦＢに所定のオフセット電圧を加えた電圧Ｖｓとが等しくなる。更に、出力電圧Ｖｏが低下すると、演算増幅回路Ａ２の出力電圧が低下し、ＰＭＯＳトランジスタＭ７のゲート電圧を低下させるため、ＰＭＯＳトランジスタＭ７がオンして出力電圧制御トランジスタＭ１のゲート電圧を引き上げドレイン電流ｉｄ１を減少させる。すると、出力電圧Ｖｏは更に低下して、図２に示すように出力電圧Ｖｏと出力電流ｉｏは共に減少し、出力電圧Ｖｏが０Ｖまで低下したときに流れる出力電流ｉｏの値が、図２のｂ点に示す短絡電流ｉｓになる。このように、定電圧電源回路１は、第１テスト信号ＳＴ１がインアクティブ状態のときは、図２の実線のような動作を行う。
なお、演算増幅回路Ａ２の非反転入力端はオフセット電圧生成回路７を介して抵抗Ｒ１とＲ２との接続部に接続しているが、これは一例であり、本発明はこれに限定するものではなく、演算増幅回路Ａ２の非反転入力端を、オフセット電圧生成回路７を介して出力電圧Ｖｏに比例した電圧に接続するようにすればよい。
【００３４】
次に、第１テスト信号ＳＴ１がアクティブ状態になってテスト動作を行う場合の図１の定電圧電源回路１の動作について説明する。
第１テスト信号ＳＴ１は、演算増幅回路Ａ２に入力されており、通常動作時には、第１テスト信号ＳＴ１はインアクティブ状態になっており、この状態では演算増幅回路Ａ２は作動し、前述したような動作を行う。製品検査時において、最大負荷電流ｉｍａｘを測定する場合は、出力端子ＯＵＴと接地電圧との間には電流計１３とダミー負荷１２が直列に接続され、第１テスト信号ＳＴ１がアクティブになって、演算増幅回路Ａ２が動作を停止し、演算増幅回路Ａ２の出力端がハイレベルになってＰＭＯＳトランジスタＭ７はオフする。このため、第２過電流保護回路４は、出力電圧制御トランジスタＭ１のゲート電圧に対してまったく影響を与えなくなる。
【００３５】
次に、ダミー負荷１２を調節して、出力電圧Ｖｏが定格出力電圧より少し下がった電圧になるようにする。このときの出力電流ｉｏが最大負荷電流ｉｍａｘである。第１テスト信号ＳＴ１で演算増幅回路Ａ２の動作を停止させているため、定電圧電源回路１の過電流保護は第１過電流保護回路３だけしか作動しない。このため、出力電圧Ｖｏが所定の電圧Ｖｏ１以下になるまで低下しても、図２のａ点の破線に示すように、出力電圧Ｖｏは０Ｖまで垂直に低下するので、検査時の出力電圧Ｖｏが多少変動しても安定して最大負荷電流ｉｍａｘを測定することができる。
【００３６】
このように、本第１の実施の形態における定電圧電源回路は、外部から入力された第１テスト信号ＳＴ１がアクティブになると演算増幅回路Ａ２の動作を停止させて第２過電流保護回路４の動作が停止するようにしたことから、簡単な回路を追加することによって、最大負荷電流ｉｍａｘを正確に測定することができる。
【００３７】
第２の実施の形態．
前記第１の実施の形態では、最大負荷電流ｉｍａｘの測定を行うことができるようにしたが、更に短絡電流ｉｓの測定をも行うことができるようにした場合を本発明の第２の実施の形態とする。
図３は、本発明の第２の実施の形態における定電圧電源回路の回路例を示した図であり、図３では、図１と同じもの又は同様のものは図１と同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
図３における図１との相違点は、第２テスト信号ＳＴ２によって動作制御されるＮＭＯＳトランジスタＭ８とスイッチＳＷ１を、第２過電流保護回路４に追加したことにあり、これに伴って図１の第２過電流保護回路４を第２過電流保護回路４ａにし、図１の定電圧電源回路１を定電圧電源回路１ａにした。
【００３８】
図３において、定電圧電源回路１ａは、基準電圧発生回路２と、出力電圧検出用の抵抗Ｒ１，Ｒ２と、出力電圧制御トランジスタＭ１と、誤差増幅回路Ａ１と、第１過電流保護回路３と、第１過電流保護回路３によって出力電圧Ｖｏが所定値Ｖｏ１まで低下すると出力電圧Ｖｏを低下させると共に出力電流ｉｏも減少させる第２過電流保護回路４ａとを備えている。
第２過電流保護回路４ａは、演算増幅回路Ａ２、ＰＭＯＳトランジスタＭ６，Ｍ７、ＮＭＯＳトランジスタＭ８、抵抗Ｒ４、電子スイッチで構成されたスイッチＳＷ１及びオフセット電圧生成回路７で構成されている。
なお、第２過電流保護回路４ａは第２過電流保護回路部を、ＮＭＯＳトランジスタＭ８及びスイッチＳＷ１は切換回路をそれぞれなす。
【００３９】
第２過電流保護回路４ａにおいて、ＰＭＯＳトランジスタＭ６のゲートは出力電圧制御トランジスタＭ１のゲートに接続され、ＰＭＯＳトランジスタＭ６のソースは入力端子ＩＮに接続されている。ＰＭＯＳトランジスタＭ６のドレインと接地電圧との間には抵抗Ｒ４が接続され、ＰＭＯＳトランジスタＭ６と抵抗Ｒ４との接続部は、演算増幅回路Ａ２の反転入力端に接続されている。演算増幅回路Ａ２の非反転入力端と接地電圧との間には、オフセット電圧生成回路７とＮＭＯＳトランジスタＭ８が直列に接続され、演算増幅回路Ａ２の非反転入力端と分圧電圧ＶＦＢとの間には、オフセット電圧生成回路７とスイッチＳＷ１が直列に接続されている。ＮＭＯＳトランジスタＭ８及びスイッチＳＷ１は、外部から入力された第２テスト信号ＳＴ２に応じて動作制御される。
【００４０】
図４は、図３の定電圧電源回路１ａの出力電流ｉｏ−出力電圧Ｖｏ特性を示した図であり、図４を参照しながら、図３の第１過電流保護回路３及び第２過電流保護回路４ａの各動作について説明する。
通常動作時は、第１テスト信号ＳＴ１及び第２テスト信号ＳＴ２はそれぞれインアクティブになり、ＮＭＯＳトランジスタＭ８はオフして遮断状態になると共にスイッチＳＷ１はオンして導通状態になる。このため、前記第１の実施の形態で説明した定電圧電源回路１の通常動作時と同じ動作を行う。
【００４１】
次に、テスト時の動作について説明する。
最大負荷電流ｉｍａｘを測定する場合は、第１テスト信号ＳＴ１がアクティブになると共に第２テスト信号ＳＴ２がインアクティブになる。このため、定電圧電源回路１ａは、第１テスト信号ＳＴ１がアクティブになったときの図１の定電圧電源回路１と同じ動作を行う。このとき、図１と同様に、出力端子ＯＵＴと接地電圧との間に電流計１３とダミー負荷１２を直列に接続し、ダミー負荷１２を調節して、出力電圧Ｖｏが定格出力電圧より少し下がった電圧になるようにする。このときの出力電流ｉｏが最大負荷電流ｉｍａｘである。第１テスト信号ＳＴ１で演算増幅回路Ａ２の動作を停止させているため、第１過電流保護回路３だけしか作動していない。このため、出力電圧Ｖｏが所定の電圧Ｖｏ１以下になるまで低下しても、図４のａ点の破線に示すように、出力電圧Ｖｏは０Ｖまで垂直に低下するので、検査時の出力電圧Ｖｏが多少変動しても安定して最大負荷電流ｉｍａｘを測定することができる。
【００４２】
次に、短絡電流ｉｓを測定する場合は、第１テスト信号ＳＴ１がインアクティブになると共に第２テスト信号ＳＴ２がアクティブになる。このため、ＮＭＯＳトランジスタＭ８はオンすると共にスイッチＳＷ１がオフし、演算増幅回路Ａ２の非反転入力端にはオフセット電圧と同じ電圧Ｖｓが入力され、演算増幅回路Ａ２は、反転入力端の電圧が電圧Ｖｓと同じになるように、ＰＭＯＳトランジスタＭ７を使用して出力電圧制御トランジスタＭ１の動作を制御する。これは分圧電圧ＶＦＢが０Ｖ、すなわち出力電圧Ｖｏが０Ｖである場合に相当する。
【００４３】
次に、ダミー負荷１２を調節して、出力電流ｉｏを調整し、出力電流ｉｏが短絡電流ｉｓ未満の場合は、演算増幅回路Ａ２の出力端はハイレベルとなり、ＰＭＯＳトランジスタＭ７をオフさせるため、出力電圧制御トランジスタＭ１の制御に影響しないので、出力電圧Ｖｏは定格電圧を維持している。
出力電流ｉｏが短絡電流ｉｓ以上になると、抵抗Ｒ４の電圧降下が電圧Ｖｓを上回るため、演算増幅回路Ａ２の出力電圧は低下し、ＰＭＯＳトランジスタＭ７を介して出力電圧制御トランジスタＭ１を制御し、図４のｂ点の破線に示すように出力電流ｉｏの増加を抑えると共に出力電圧Ｖｏを垂直に低下させる。このため、短絡電流ｉｓを正確に測定することができる。
【００４４】
なお、スイッチＳＷ１は必ずしも必要ではなく、ＮＭＯＳトランジスタＭ８とオフセット電圧生成回路７との接続部に分圧電圧ＶＦＢを直接入力するようにしてもよい。ただし、この場合、短絡電流ｉｓ測定時に、誤差増幅回路Ａ１の非反転入力端の電圧も０Ｖに低下するため、出力電圧Ｖｏは制御されなくなり、出力端子ＯＵＴはほぼ電源電圧Ｖｄｄに等しい電圧になる。しかし、ダミー負荷１２を接続し、出力電流ｉｏが短絡電流ｉｓを超えると、第２過電流保護回路４ａが作動して、前記したように出力電圧Ｖｏを図４のｂ点のように垂直に低下させることから、短絡電流ｉｓを正確に測定することができる。
【００４５】
このように、本第２の実施の形態における定電圧電源回路は、第１テスト信号ＳＴ１がアクティブで第２テスト信号ＳＴ２がインアクティブである場合、前記第１の実施の形態と同様の効果を得ることができ、第１テスト信号ＳＴ１がインアクティブで第２テスト信号ＳＴ２がアクティブになると、演算増幅回路Ａ２の非反転入力端が、出力電圧Ｖｏが０Ｖなったときの状態になり、この状態でダミー負荷１２を調整することによって、出力電圧Ｖｏを垂直に低下させることができ、短絡電流ｉｓを正確に測定することができる。
【００４６】
第３の実施の形態．
前記第２の実施の形態では、最大負荷電流ｉｍａｘと短絡電流ｉｓの両方を測定することができるようにしたが、図３において第１過電流保護回路３がなく短絡電流ｉｓのみを測定することができればよい場合を本発明の第３の実施の形態とする。
図５は、本発明の第３の実施の形態における定電圧電源回路の回路例を示した図であり、図５では、図３と同じもの又は同様のものは図３と同じ符号で示し、ここではその説明を省略すると共に図３との相違点のみ説明する。
図５における図３との相違点は、第１過電流保護回路３及び第１テスト信号ＳＴ１をなくしたことにあり、これに伴って図３の第２過電流保護回路４ａを第２過電流保護回路４ｂにし、図３の定電圧電源回路１ａを定電圧電源回路１ｂにした。
【００４７】
図５において、定電圧電源回路１ｂは、基準電圧発生回路２と、出力電圧検出用の抵抗Ｒ１，Ｒ２と、出力電圧制御トランジスタＭ１と、誤差増幅回路Ａ１と、出力電流ｉｏが所定の電流まで増加すると出力電圧Ｖｏを低下させると共に出力電流ｉｏも減少させる第２過電流保護回路４ｂとを備えている。
第２過電流保護回路４ｂは、演算増幅回路Ａ２、ＰＭＯＳトランジスタＭ６，Ｍ７、ＮＭＯＳトランジスタＭ８、抵抗Ｒ４、電子スイッチで構成されたスイッチＳＷ１及びオフセット電圧生成回路７で構成されている。
【００４８】
第２過電流保護回路４ｂにおいて、ＰＭＯＳトランジスタＭ６のゲートは出力電圧制御トランジスタＭ１のゲートに接続され、ＰＭＯＳトランジスタＭ６のソースは入力端子ＩＮに接続されている。ＰＭＯＳトランジスタＭ６のドレインと接地電圧との間には抵抗Ｒ４が接続され、ＰＭＯＳトランジスタＭ６と抵抗Ｒ４との接続部は、演算増幅回路Ａ２の反転入力端に接続されている。演算増幅回路Ａ２の非反転入力端と接地電圧との間には、オフセット電圧生成回路７とＮＭＯＳトランジスタＭ８が直列に接続され、演算増幅回路Ａ２の非反転入力端と分圧電圧ＶＦＢとの間には、オフセット電圧生成回路７とスイッチＳＷ１が直列に接続されている。ＮＭＯＳトランジスタＭ８及びスイッチＳＷ１は、外部から入力された第２テスト信号ＳＴ２に応じて動作制御される。
【００４９】
図６は、図５の定電圧電源回路１ｂの出力電流ｉｏ−出力電圧Ｖｏ特性を示した図であり、図６を参照しながら、図５の第２過電流保護回路４ｂの動作について説明する。
通常動作時は、第２テスト信号ＳＴ２はインアクティブになり、ＮＭＯＳトランジスタＭ８はオフして遮断状態になると共にスイッチＳＷ１はオンして導通状態になる。このため、前記第１の実施の形態で説明した定電圧電源回路１の通常動作時と同じ動作を行う。
【００５０】
次に、テスト時の動作について説明する。
短絡電流ｉｓを測定する場合は、第２テスト信号ＳＴ２がアクティブになる。このため、ＮＭＯＳトランジスタＭ８はオンすると共にスイッチＳＷ１がオフし、演算増幅回路Ａ２の非反転入力端にはオフセット電圧と同じ電圧Ｖｓが入力され、演算増幅回路Ａ２は、反転入力端の電圧が電圧Ｖｓと同じになるように、ＰＭＯＳトランジスタＭ７を使用して出力電圧制御トランジスタＭ１の動作を制御する。これは分圧電圧ＶＦＢが０Ｖ、すなわち出力電圧Ｖｏが０Ｖである場合に相当する。
【００５１】
次に、ダミー負荷１２を調節して、出力電流ｉｏを調整し、出力電流ｉｏが短絡電流ｉｓ未満の場合は、演算増幅回路Ａ２の出力端はハイレベルとなり、ＰＭＯＳトランジスタＭ７をオフさせるため、出力電圧制御トランジスタＭ１の制御に影響しないので、出力電圧Ｖｏは定格電圧を維持している。
出力電流ｉｏが短絡電流ｉｓ以上になると、抵抗Ｒ４の電圧降下が電圧Ｖｓを上回るため、演算増幅回路Ａ２の出力電圧は低下し、ＰＭＯＳトランジスタＭ７を介して出力電圧制御トランジスタＭ１を制御し、図６のｂ点の破線に示すように出力電流ｉｏの増加を抑えると共に出力電圧Ｖｏを垂直に低下させる。このため、短絡電流ｉｓを正確に測定することができる。
【００５２】
なお、スイッチＳＷ１は必ずしも必要ではなく、ＮＭＯＳトランジスタＭ８とオフセット電圧生成回路７との接続部に分圧電圧ＶＦＢを直接入力するようにしてもよい。ただし、この場合、短絡電流ｉｓ測定時に、誤差増幅回路Ａ１の非反転入力端の電圧も０Ｖに低下するため、出力電圧Ｖｏは制御されなくなり、出力端子ＯＵＴはほぼ電源電圧Ｖｄｄに等しい電圧になる。しかし、ダミー負荷１２を接続し、出力電流ｉｏが短絡電流ｉｓを超えると、第２過電流保護回路４ｂが作動して、前記したように出力電圧Ｖｏを図６のｂ点のように垂直に低下させることから、短絡電流ｉｓを正確に測定することができる。
【００５３】
このように、本第３の実施の形態における定電圧電源回路は、第２テスト信号ＳＴ２がアクティブになると、演算増幅回路Ａ２の非反転入力端が出力電圧Ｖｏが０Ｖなったときの状態に擬似的になり、この状態でダミー負荷１２を調整することによって、出力電圧Ｖｏを垂直に低下させることができ、短絡電流ｉｓを正確に測定することができる。
【００５４】
なお、前記第１から第３の各実施の形態では、演算増幅回路Ａ２とは別にオフセット電圧生成回路７を設けた場合を例にして説明したが、オフセット電圧生成回路７の代わりに、演算増幅回路Ａ２を構成する差動対をなす２つの入力トランジスタのサイズを変えて演算増幅回路Ａ２の非反転入力端に所定のオフセット電圧を持たせるようにしてもよい。この場合、図１では、オフセット電圧生成回路７を削除して演算増幅回路Ａ２の非反転入力端に分圧電圧ＶＦＢが入力されるようにし、図３及び図５では、オフセット電圧生成回路７を削除して、演算増幅回路Ａ２の非反転入力端が、ＮＭＯＳトランジスタＭ８のドレインとスイッチＳＷ１との接続部に接続されるようにする。
【図面の簡単な説明】
【００５５】
【図１】本発明の第１の実施の形態における定電圧電源回路の回路例を示した図である。
【図２】図１の定電圧電源回路１の出力電流ｉｏ−出力電圧Ｖｏ特性を示した図である。
【図３】本発明の第２の実施の形態における定電圧電源回路の回路例を示した図である。
【図４】図３の定電圧電源回路１ａの出力電流ｉｏ−出力電圧Ｖｏ特性を示した図である。
【図５】本発明の第３の実施の形態における定電圧電源回路の回路例を示した図である。
【図６】図５の定電圧電源回路１ｂの出力電流ｉｏ−出力電圧Ｖｏ特性を示した図である。
【図７】過電流保護回路を有する定電圧電源回路の従来例を示した図である。
【図８】図７の定電圧電源回路１００の出力電流ｉｏ−出力電圧Ｖｏ特性を示した図である。
【符号の説明】
【００５６】
１，１ａ，１ｂ  定電圧電源回路
２  基準電圧発生回路
３  第１過電流保護回路
４，４ａ，４ｂ  第２過電流保護回路
Ｍ１  出力電圧制御トランジスタ
Ａ１  誤差増幅回路
Ｒ１，Ｒ２  抵抗
【図１】
2006260030.tif 000003
【図２】
2006260030.tif 000004
【図３】
2006260030.tif 000005
【図４】
2006260030.tif 000006
【図５】
2006260030.tif 000007
【図６】
2006260030.tif 000008
【図７】
2006260030.tif 000009
【図８】
2006260030.tif 000010