(57)【要約】【課題】所定の通信プロトコルに従い分割された受信データの受信側のフラグメント処理(分割したパケットの再構成)の処理の負荷を軽減すること。【解決手段】１つの元データが複数に分割された分割データにヘッダ情報が付加されて生成されたパケットを受信して、パケットに付加されたヘッダ情報に基づき分割前の元データを復元する処理を行う集積回路装置１０であって、受信したパケットのヘッダ情報を解析し元データの復元に必要な情報を取得するデータ解析回路５０と、データ解析回路の解析結果に基づきパケットの分割データをメモリの所定のエリアに転送するＤＭＡ転送回路３０と、を含む。【選択図】      図１
2006050503.tif 000002
【特許請求の範囲】
【請求項１】
１つの元データが複数に分割された分割データにヘッダ情報が付加されて生成されたパケットを受信して、パケットに付加されたヘッダ情報に基づき分割前の元データを復元する処理を行う集積回路装置であって、
受信したパケットのヘッダ情報を解析し元データの復元に必要な情報を取得するデータ解析回路と、
データ解析回路の解析結果に基づきパケットの分割データをメモリの所定のエリアに転送するＤＭＡ転送回路と、
を含むことを特徴とする集積回路装置。
【請求項２】
請求項１において、
前記データ解析回路は、
受信したパケットの分割データが元データの分割データの中で最初に検出された分割データであるか否かを判断する手段を含み、
受信したパケットの分割データが最初の分割データである場合には、元データのデータ長に対応した所定のエリアをメモリの一部に確保する手段と、
を含むことを特徴とする集積回路装置。
【請求項３】
請求項２において、
前記ヘッダ情報は、元データの識別情報である元データ識別情報を含み、
前記データ解析回路は、
受信したパケットの元データ識別情報を記憶する元データ識別情報記憶部を含み、
受信したパケットの元データ識別情報が既に元データ識別情報記憶部に記憶されているか否か判断し、記憶されていない場合に受信したパケットの分割データが最初の分割データであると判断することを特徴とする集積回路装置。
【請求項４】
請求項２乃至３のいずれかにおいて、
前記ヘッダ情報は、パケット長に関する情報であるパケット長情報を含み、
前記データ解析回路は、
受信したパケットのパケット長情報に基づき元データのデータ長を判断し、元データのデータ長に対応した所定のエリアをメモリの一部に確保することを特徴とする集積回路装置。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記データ解析回路は、
受信したパケットのヘッダ情報に基づき元データ分割数を特定する手段を含み、
ＤＭＡ転送回路は、
同一チャネルにおけるデータの転送数をカウントするカウンタをさらに含み、
前記カウンタによってカウントされたデータの転送数が元データの分割数に達した場合には元データの復元が完了したと判断することを特徴とする集積回路装置。
【請求項６】
請求項５において、
前記データ情報は、フラグメントされている場合の後続のパケットの有無に関する情報を示すフラグメント情報と元データにおける分割データの位置を示すフラグメントオフセット情報を含み、
前記データ解析回路は、
受信したパケットのフラグメント情報が後続のパケット無しであることを示しているかいなか判断し、後続のパケット無しであることを示している場合にはフラグメントオフセット情報に基づき元データの分割数を特定することを特徴とする集積回路装置。
【請求項７】
請求項１乃至６にいずれかにおいて、
前記データ情報は、元データにおける分割データの位置を示すフラグメントオフセット情報を含み、
前記データ解析回路は、
受信したパケットのフラグメントオフセット情報に基づき分割データの転送先アドレスを演算してＤＭＡ転送回路に転送先を指示することを特徴とする集積回路装置。
【請求項８】
請求項４乃至７のいずれかにおいて、
ＤＭＡ転送回路は、
元データの復元が完了したと判断した場合には、その旨を通知する割り込み信号を出力することを特徴とする集積回路装置。
【請求項９】
請求項１乃至８のいずれかの集積回路装置を含む通信制御装置。
【請求項１０】
請求項１乃至９のいずれかの集積回路装置を含むマイクロコンピュータ。
【請求項１１】
請求項１０に記載のマイクロコンピュータと、
前記マイクロコンピュータの処理対象となるデータの入力手段と、
前記マイクロコンピュータにより処理されたデータを出力するための出力手段とを含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路装置、通信制御装置、マイクロコンピュータ及び電子機器に関する。
【背景技術】
【０００２】
例えばＴＣＰ／ＩＰ等の所定のプロトコルを使用してデータの送信を行う場合、アプリケーション層で生成された送信データは、物理層にいたる各階層のプロトコルで、上位層から渡されたデータ自体は変更せず、各階層で必要な情報を付加したものを新たなデータとして下位階層に渡す処理が行われ、最終的に物理層で電気信号に置き換えられて通信相手に対して送信する。
【０００３】
ここでアプリケーション層からのデータは、トランスポート層で通信に適したサイズ(物理層に合わせたサイズ、分割したものをセグメントと呼ぶ)に分割され、この分割されたデータが処理単位となって各階層の処理がなされる。物理層が異なる相手との通信の場合、ブリッジとなる部分において、対する物理層に適したサイズへの変更がなされる(フラグメント化)。
【０００４】
フラグメント化とは、トランスポート層から渡されたセグメントデータが、データリンク層で定義してあるデータサイズ(物理層の制限となるデータサイズ)を超えるサイズの場合に、セグメントデータを分割するインターネット層の処理の事である。送信側のインターネット層で分割し、受信側のインターネット層で復元する。
【特許文献１】特開平５−３２７７７１号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ＴＣＰ／ＩＰでは、パケットの到着が送信された順番で受信側に届く保証が無い為、受信側はＩＰパケットのヘッダを解析して元のセグメントデータを復元する必要があるが、この処理の負荷は重いので処理時間の増大やシステムの効率を悪化させるという問題があった。
【０００６】
従来はマイクロプロセッサがデコード処理を行っていたため、パケットを特別なエリアに転送してから処理を行うためにパケットのコピーに多大なる時間を有し、パケット送受信の性能向上が困難であった。
【０００７】
例えば上記文献の技術ではパケット解析回路でヘッダの解析を行い、パケットデータはパケットバッファへ格納し、ヘッダの各項目の格納パケットバッファアドレスをディスクタイプメモリに格納する動作を最終パケットまで行い、最終パケットのヘッダ解析が終了すると、パケット解析回路は制御回路に通知し、制御回路はパケット組み立て回路にＩＰデータの転送を指示し、パケット転送回路はディスクタイプメモリを参照して転送回路に転送を指示する。
【０００８】
このようにすることでマイクロプロセッサ自体の処理負荷を軽減できるものの、最終パケットまでマイクロプロセッサ側に転送を行わないために、転送中に受信するパケットを考慮したバッファメモリサイズが必要である点や、特定機能専用の回路をもつことにより回路規模が大きくなる点等の問題がある。また最終パケットまでデータの転送をおこなわないために、最初のパケットから最終パケットを受信するまでの間が単なる待ち時間になってしまっていた。
【０００９】
本発明は以上のような問題点に鑑みてなされたものであり、その目的とするところは、所定の通信プロトコルに従い分割された受信データの受信側のフラグメント処理(分割したパケットの再構成)の処理の負荷を軽減する集積回路装置、通信制御装置、マイクロコンピュータ及び電子機器の提供を目的とする。
【課題を解決するための手段】
【００１０】
（１）本発明は、
１つの元データが複数に分割された分割データにヘッダ情報が付加されて生成されたパケットを受信して、パケットに付加されたヘッダ情報に基づき分割前の元データを復元する処理を行う集積回路装置であって、
受信したパケットのヘッダ情報を解析し元データ（セグメントデータ）の復元に必要な情報を取得するデータ解析回路と、
データ解析回路の解析結果に基づきパケットの分割データをメモリの所定のエリアに転送するＤＭＡ転送回路と、
を含むことを特徴とする。
【００１１】
本発明ではパケットを受信するたびにパケットに含まれたデータ部（ＩＰデータ）の転送が行われるため、上位プロトコルのデータグラムの組み立て開始時期を早めることができ、処理時間の向上を図ることができる。
【００１２】
また本発明では、データ解析回路にヘッダ情報から転送アドレスを計算してＤＭＡにセットするという機能を追加するだけで実現可能であるのでハードウエアの規模の増大を招くこともなく効率よい元データの復元を実現することができる。
【００１３】
（２）本発明の集積回路装置は、
前記データ解析回路が、
受信したパケットの分割データが元データ（セグメント）の分割データの中で最初に検出された分割データであるか否かを判断する手段を含み、
受信したパケットの分割データが最初の分割データである場合には、元データのデータ長に対応した所定のエリアをメモリの一部に確保する手段と、
を含むことを特徴とする。
【００１４】
ここにおいて元データ長（セグメントサイズ）は、送信を行う相手同士で、事前にネゴをして決定したサイズを使用するようにしてもよい。
【００１５】
受信したパケットの分割データが最初の分割データである場合には、データ解析回路が、受信したパケットのパケット長情報に基づき元データのデータ長を判断し、ＣＰＵに通知するようにしてもよい。そしてＣＰＵが元データのデータ長に対応した所定のエリアをメモリの一部に確保するようにしてもよい。
【００１６】
（３）本発明の集積回路装置は、
前記ヘッダ情報は、元データ（セグメント）の識別情報である元データ識別情報を含み、
前記データ解析回路が、
受信したパケットの元データ識別情報を記憶する元データ識別情報記憶部を含み、
受信したパケットの元データ識別情報が既に元データ識別情報記憶部に記憶されているか否か判断し、記憶されていない場合に受信したパケットの分割データが最初の分割データであると判断することを特徴とする。
【００１７】
元データ識別情報は、ＩＰフラグメントの分割、復元用に使用される識別子であり、同じフラグメント（元データ）には同じ値、違うフラグメント（元データ）では違う値になる。
【００１８】
（４）本発明の集積回路装置は、
前記ヘッダ情報は、パケット長に関する情報であるパケット長情報を含み、
前記データ解析回路が、
受信したパケットのパケット長情報に基づき元データのデータ長を判断し、元データのデータ長に対応した所定のエリアをメモリの一部に確保することを特徴とする。
【００１９】
パケット長情報は例えばヘッダ情報と分割データを加えたパケット全体のオクテット長で表される。
【００２０】
（５）本発明の集積回路装置は、
前記データ解析回路は、
受信したパケットのヘッダ情報に基づき元データ分割数を特定する手段を含み、
ＤＭＡ転送回路が、
同一チャネルにおけるデータの転送数をカウントするカウンタをさらに含み、
前記カウンタによってカウントされたデータの転送数が元データの分割数に達した場合には元データの復元が完了したと判断することを特徴とする。
【００２１】
カウンタはＤＭＡ転送のチャネル毎に設ける。
【００２２】
例えばカウンタに初期値として元データの分割数をセットし、同一チャネルにおけるデータの転送の度にカウンタをデクリメントし、カウンタ値が０になった時にデータの転送数が元データの分割数に達したと判断してもよい。
【００２３】
また例えばカウンタに初期値として０をセットし、同一チャネルにおけるデータの転送の度にカウンタをインクリメントし、カウンタ値が元データの分割数になった時にデータの転送数が元データの分割数に達したと判断してもよい。
【００２４】
（６）本発明の集積回路装置は、
前記データ情報は、フラグメントされている場合の後続のパケットの有無に関する情報を示すフラグメント情報と元データにおける分割データの位置を示すフラグメントオフセット情報を含み、
前記データ解析回路は、
受信したパケットのフラグメント情報が後続のパケット無しであることを示しているかいなか判断し、後続のパケット無しであることを示している場合にはフラグメントオフセット情報に基づき元データの分割数を特定することを特徴とする。
【００２５】
フラグメント情報とは、フラグメント化されているか否かを示す情報も含むようにしてもよい。
【００２６】
フラグメントオフセット情報とは分割データが元データ（オリジナルデータ）のどこに位置していたかを示す情報であり、例えば元データの先頭位置からの分割データまでのバイト数（オクテット数）で表される情報である。
【００２７】
（７）本発明の集積回路装置は、
前記データ情報は、元データにおける分割データの位置を示すフラグメントオフセット情報を含み、
前記データ解析回路が、
受信したパケットのフラグメントオフセット情報に基づき分割データの転送先アドレスを演算してＤＭＡ転送回路に転送先を指示することを特徴とする。
【００２８】
（８）本発明の集積回路装置は、
ＤＭＡ転送回路が、
元データの復元が完了したと判断した場合には、その旨を通知する割り込み信号を出力することを特徴とする。
【００２９】
例えばＣＰＵに対し割り込み信号を出力する。このようにするとＣＰＵは、元データの復元が完了したか否かを割り込み信号によって知ることができるため、ＣＰＵのオーバーヘッドが減少する。
【００３０】
（９）本発明は、上記のいずれかの集積回路装置を含む通信制御装置である。
【００３１】
（１０）本発明は、上記のいずれかの集積回路装置を含むマイクロコンピュータである。
【００３２】
（１１）本発明は、上記に記載のマイクロコンピュータと、
前記マイクロコンピュータの処理対象となるデータの入力手段と、
前記マイクロコンピュータにより処理されたデータを出力するための出力手段とを含むことを特徴とする電子機器である。
【発明を実施するための最良の形態】
【００３３】
１．集積回路装置（通信制御装置）
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。
【００３４】
図１は、本実施の形態の集積回路装置（通信制御装置）について説明するための図である。
【００３５】
本実施の形態の集積回路装置（通信制御装置）は、１つの元データが複数に複数に分割された分割データにヘッダ情報が付加されて生成されたパケットを受信して、パケットに付加されたヘッダ情報に基づき分割前の元データを復元する処理を行う集積回路装置であって、コミュニケーションユニット２０，ＣＰＵ１１０、メモリ１２０、バス１００を含む。なおメモリ１２０は、外付けであってもよい。
【００３６】
コミュニケーションユニット２０は、受信したパケットに付加されたヘッダ情報に基づき分割前の元データを復元する処理を行う機能を有し、制御部３０、データ解析回路５０、受信バッファ８０、通信制御部９０を含む。
【００３７】
データ解析回路５０は、受信したパケットのヘッダ情報を解析し元データ（セグメントデータ）の復元に必要な情報を取得するデータ解析回路として機能する。
【００３８】
データ解析回路５０は、受信したパケットの分割データが元データ（セグメント）の分割データの中で最初に検出された分割データであるか否かを判断する回路を含む。例えば受信したパケットの元データ識別情報を記憶する元データ識別情報記憶部として機能する元データ識別情報レジスタ５２を含み、受信したパケットの元データ識別情報が既に元データ識別情報レジスタに記憶されているか否か判断し、記憶されていない場合に受信したパケットの分割データが最初の分割データであると判断するようにしてもよい。
【００３９】
データ解析回路５０は、受信したパケットのパケット長情報に基づき元データのデータ長を判断し、ＣＰＵ１１０に通知するようにしてもよい。
【００４０】
データ解析回路５０は、受信したパケットのヘッダ情報に基づき元データ分割数を特定する回路を含むように構成してもよい。例えば受信したパケットのフラグメント情報が後続のパケット無しであることを示しているかいなか判断し、後続のパケット無しであることを示している場合にはフラグメントオフセット情報に基づき元データの分割数を特定するようにしてもよい。
【００４１】
データ解析回路５０は、受信したパケットのフラグメントオフセット情報に基づき分割データの転送先アドレスを演算してＤＭＡ転送回路に転送先を指示するようにしてもよい。例えば演算した分割データの転送先アドレスを転送先アドレスレジスタ３４に設定するようにしてもよい。
【００４２】
制御部３０はバスインターフェース機能とＤＭＡ機能を内蔵し、ヘッダ解析回路の解析結果に基づきパケットの分割データをメモリの所定のエリアに転送するＤＭＡ転送回路として機能する。
【００４３】
制御部３０は、同一チャネルにおけるデータの転送数をカウントするカウンタ３８をさらに含み、前記カウンタ３８によってカウントされたデータの転送数が元データの分割数に達した場合には元データの復元が完了したと判断するようにしてもよい。
【００４４】
制御部３０は、元データの復元が完了したと判断した場合には、その旨を通知する割り込み信号を出力するようにしてもよい。
【００４５】
制御部３０は、チャネル情報設定レジスタ３２を含む。チャネル情報設定レジスタ３２はＤＭＡ転送に必要な転送制御情報を各チャネル毎に記憶するものであり、転送先アドレスレジスタ３４、転送元アドレスレジスタ３６、カウンタ３８等を含む。転送先アドレスレジスタ３４には、メモリに確保された所定の領域（元データに対応して設定される）における分割データの位置（アドレス）が設定される。転送もとアドレスレジスタ３６には、受信バッファのパケット記憶領域における分割データのアドレス（ヘッダを除く）が設定される。
【００４６】
本実施の形態では元データが同一の分割データは同じチャネルで転送される。
【００４７】
制御部３０は、元データの復元が完了したと判断した場合には、その旨を通知する割り込み信号を出力するようにしてもよい。
【００４８】
ＣＰＵ１１０は、受信したパケットの分割データが最初の分割データである場合には、元データのデータ長に対応した所定のエリアをメモリの一部に確保する手段として機能する。
【００４９】
通信制御部９０はパケットの受信に必要な制御を行い、受信したパケットは受信バッファ８０に記憶される。
【００５０】
図２はフラグメント化によって送信側で分割された分割データのパケットについて説明するための図である。
【００５１】
フラグメント化とは、送信側でトランスポート層から渡された元データ（セグメントデータ）２１０が、データリンク層で定義してあるデータサイズ(物理層の制限となるデータサイズ)を超えるサイズの場合に、セグメントデータを分割する、インターネット層の処理の事である。
【００５２】
インターネット層では元データ（セグメントデータ）２１０を所定のサイズの分割データ２２０，２３０、２４０、２５０に分割して各分割データ（ＩＰデータ）に対してインターネット層に置けるプロトコル情報であるヘッダ情報（ＩＰヘッダ）を付加する。
【００５３】
２２４は分割データ２２０にヘッダ情報２２２が付加されて生成されたパケットであり、２３４は分割データ２３０にヘッダ情報２３２が付加されて生成されたパケットであり、２４４は分割データ２４０にヘッダ情報２４２が付加されて生成されたパケットであり、２５４は分割データ２５０にヘッダ情報２５２が付加されて生成されたパケットである。
【００５４】
このように１つの元データが複数の分割データに分割されてパケットが生成される。
【００５５】
本実施の形態では、かかるパケットを受信し、ヘッダ情報に基づき元データを復元する処理を行う。
【００５６】
図３は、本実施の形態で受信するパケットに含まれたヘッダ情報について説明するための図である。
【００５７】
本実施の形態で受信するパケット３００はヘッダ情報（ＩＰヘッダ）３１０と分割データ（ＩＰデータ）を含む。
【００５８】
ヘッダ情報（ＩＰヘッダ）３１０は、パケット長情報３１２、元データ識別情報３１４、フラグメント情報３１６、フラグメントオフセット情報３１８とを含む。
【００５９】
パケット長情報３１２は、パケット長情報は例えばヘッダ情報と分割データを加えたパケット全体のオクテット長で表される。
【００６０】
元データ識別情報３１４は、ＩＰフラグメントの分割、復元用に使用される識別子であり、同じフラグメント（元データ）には同じ値、違うフラグメント（元データ）では違う値になる。
【００６１】
フラグメント情報３１６は、フラグメントの有無を示す情報と、後続パケットの有無を示す情報で構成される。
【００６２】
フラグメントオフセット情報とは分割データが元データ（オリジナルデータ）のどこに位置していたかを示す情報であり、例えば元データの先頭位置からの分割データまでのバイト数（オクテット数）で表される情報である。
【００６３】
図４は、本実施の形態の元データの復元動作について説明するための図である。
【００６４】
例えばパケット４１４を受信したとすると、データ解析回路は受信したパケット４１４のヘッダ情報４１２を取得して、データ識別情報に基づき分割データが最初のデータであるかいなか判断する。最初のデータであると判断した場合にはその旨をＣＰＵにＣＰＵ割り込み信号（図１の６２）として通知する。これを受けたＣＰＵはメモリ４５０に元データ１復元用の所定の領域４６０を確保し、その領域の特定情報（アドレス）を制御部の対応するチャネルのチャネル情報として設定する。
【００６５】
そしてデータ解析回路は、ヘッダ情報のフラグメントオフセット情報に基づき、所定のエリアにおける分割データの位置を対応するチャネルの転送先アドレスレジスタ（図１の３６）に設定する。
【００６６】
そして制御部は当該チャネルのチャネル情報に従ってチャネル１で、受信バッファのパケットの分割データ（ＩＰヘッダを除くＩＰデータ部分）４１０をメモリの所定に領域の対応する分割データの位置４６２にＤＭＡ転送する（ｃ１参照）。
【００６７】
また例えばパケット４２４を受信したとすると、データ解析回路は受信したパケット４２４のヘッダ情報４２２を取得して、データ識別情報に基づき分割データが最初のデータであるかいなか判断する。最初のデータであると判断した場合にはその旨をＣＰＵにＣＰＵ割り込み信号（図１の６２）として通知する。これを受けたＣＰＵはメモリ４５０に元データ２復元用の所定の領域４７０を確保し、その領域の特定情報（アドレス）を制御部の対応するチャネルのチャネル情報として設定する。
【００６８】
そしてデータ解析回路は、ヘッダ情報のフラグメントオフセット情報に基づき、所定のエリアにおける分割データの位置を対応するチャネルの転送先アドレスレジスタ（図１の３６）に設定する。
【００６９】
そして制御部は当該チャネルのチャネル情報に従ってチャネル２で、受信バッファのパケットの分割データ（ＩＰヘッダを除くＩＰデータ部分）４２０をメモリの所定に領域の対応する分割データの位置４７２にＤＭＡ転送する（ｃ２参照）。
【００７０】
図５は本実施の形態の動作を説明するためのフローチャート図である。
【００７１】
まず受信したフレームデータからパケットを取り出し、データリンク層からインターネット層に渡す（ステップＳ１０）。例えばフレームのエラーチェックを行い、イーサーフレーム・ヘッダ、トレーラを取り去って、インターネット層に渡す。
【００７２】
次にパケットのヘッダ情報であるデータ識別情報、フラグメント情報、フラグメントオフセット情報、パケット長情報を取り出す（ステップＳ２０）。
【００７３】
フラグメント情報に基づき、本パケットがフラグメント化されたものであるかどうか(本処理の対象かどうか)を判断し、フラグメントオフセット情報に基づき、元データ（セグメントデータ）の転送先メモリアドレスを設定し、パケット長情報に基づき、転送データ数を判断するようにしてもよい。
【００７４】
そしてヘッダ情報に基づき、元データの分割データのうち最初に検出された分割データか否か判断する（ステップＳ３０）。
【００７５】
最初に検出された分割データである場合には、データの転送数をカウントするカウンタ値に０をセットする（ステップＳ４０）。
【００７６】
次に元データのデータ長に対応した所定のエリアをメモリ上に確保する（ステップＳ５０）。チャネル毎にベースアドレスの設定とセグメントサイズと同じサイズのエリアの確保が行われる。
【００７７】
次に取り出したヘッダ情報に基づき転送すべきエリアに対して、ＤＭＡ転送の為のハードウエア設定を行う（ステップＳ６０）。データ識別情報が示す元データ単位でＤＭＡのチャネルを１つ使用し、ベースアドレスにフラグメントオフセットを加算したアドレスを転送先スタートアドレスとして、パケット長からヘッダサイズを減じたサイズを転送データ数（転送するデータの長さ）に設定する。
【００７８】
そして分割データをメモリの所定の領域にＤＭＡ転送する（ステップＳ７０）。
【００７９】
次にデータの転送数をカウントするカウンタ値をインクリメントする（ステップＳ８０）。
【００８０】
次にカウンタ値が元データの分割数に達したか否か判断し（ステップＳ９０）、達している場合には元データが復元した事を知らせる割り込み信号を出力する（ステップＳ１００）。最終パケットを転送するエリアからベースアドレスまでのメモリ空間の転送が全て終了した事を検出する事で、そのチャネルの転送がすべて終了した事を認識する。この時点で元のセグメントデータが復元された事になる。インターネット層は、ＤＭＡ転送の終了したチャネルのメモリエリアのアドレス情報をトランスポート層に通知する。
【００８１】
２．マイクロコンピュータ
図６は、本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。
【００８２】
本マイクロコンピュータ７００は、ＣＰＵ５１０、キャッシュメモリ５２０、ＲＡＭ７１０，ＲＯＭ７２０、ＭＭＵ７３０、ＬＣＤコントローラ５３０、リセット回路５４０、プログラマブルタイマ５５０、リアルタイムクロック（ＲＴＣ）５６０、ＤＲＡＭコントローラ５７０、割り込みコントローラ５８０、通信制御装置５９０、バスコントローラ６００、Ａ／Ｄ変換器６１０、Ｄ／Ａ変換器６２０、入力ポート６３０、出力ポート６４０、Ｉ／Ｏポート６５０、クロック発生装置６６０、プリスケーラ６７０、コミュニケーションモジュール７４０及びそれらを接続する汎用バス６８０、専用バス７５０等、各種ピン６９０等を含む。
【００８３】
コミュニケーションモジュール７４０は例えば図１で説明した構成を有する。
【００８４】
３．電子機器
図７に、本実施の形態の電子機器のブロック図の一例を示す。本電子機器８００は、マイクロコンピュータ（またはＡＳＩＣ）８１０、入力部８２０、メモリ８３０、電源生成部８４０、ＬＣＤ８５０、音出力部８６０を含む。
【００８５】
ここで、入力部８２０は、種々のデータを入力するためのものである。マイクロコンピュータ８１０は、この入力部８２０により入力されたデータに基づいて種々の処理を行うことになる。メモリ８３０は、マイクロコンピュータ８１０などの作業領域となるものである。電源生成部８４０は、電子機器８００で使用される各種電源を生成するためのものである。ＬＣＤ８５０は、電子機器が表示する各種の画像（文字、アイコン、グラフィック等）を出力するためのものである。  音出力部８６０は、電子機器８００が出力する各種の音（音声、ゲーム音等）を出力するためのものであり、その機能は、スピーカなどのハードウェアにより実現できる。
【００８６】
図８（Ａ）に、電子機器の１つである携帯電話９５０の外観図の例を示す。この携帯電話９５０は、入力部として機能するダイヤルボタン９５２や、電話番号や名前やアイコンなどを表示するＬＣＤ９５４や、音出力部として機能し音声を出力するスピーカ９５６を備える。
【００８７】
図８（Ｂ）に、電子機器の１つである携帯型ゲーム装置９６０の外観図の例を示す。この携帯型ゲーム装置９６０は、入力部として機能する操作ボタン９６２、十字キー９６４や、ゲーム画像を表示するＬＣＤ９６６や、音出力部として機能しゲーム音を出力するスピーカ９６８を備える。
【００８８】
図８（Ｃ）に、電子機器の１つであるパーソナルコンピュータ９７０の外観図の例を示す。このパーソナルコンピュータ９７０は、入力部として機能するキーボード９７２や、文字、数字、グラフィックなどを表示するＬＣＤ９７４、音出力部９７６を備える。
【００８９】
本実施の形態のマイクロコンピュータを図８（Ａ）〜図８（Ｃ）の電子機器に組みむことにより、低価格で画像処理速度の速いコストパフォーマンスの高い電子機器を提供することができる。
【００９０】
なお、本実施形態を利用できる電子機器としては、図８（Ａ）、（Ｂ）、（Ｃ）に示すもの以外にも、携帯型情報端末、ページャー、電子卓上計算機、タッチパネルを備えた装置、プロジェクタ、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置等のＬＣＤを使用する種々の電子機器を考えることができる。
【００９１】
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【００９２】
また上記実施の形態では専用のＤＭＡ転送回路を設け分割データを転送する場合を例にとり説明したがこれに限られない。例えばシステムが有する汎用ＤＭＡを用いて上位層から受け取ったデータを転送する構成も本発明の範囲内である。
【図面の簡単な説明】
【００９３】
【図１】本実施の形態の集積回路装置（通信制御装置）について説明するための図である。
【図２】はフラグメント化によって送信側で分割された分割データのパケットについて説明するための図である。
【図３】本実施の形態で受信するパケットに含まれたヘッダ情報について説明するための図である。
【図４】本実施の形態の元データの復元動作について説明するための図である。
【図５】本実施の形態の動作を説明するためのフローチャート図である。
【図６】本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。
【図７】マイクロコンピュータを含む電子機器のブロック図の一例を示す。
【図８】図８（Ａ）（Ｂ）（Ｃ）は、種々の電子機器の外観図の例である。
【符号の説明】
【００９４】
１  ＩＣ（通信制御装置）、２０  コミュニケーションユニット、３０  制御部、３２  チャネル制御情報、３４  転送先アドレスレジスタ、３６転送元アドレスレジスタ、３８  カウンタ、５０  カウンタ、５２  元データ識別情報レジスタ、５４  転送データ数格納、８０  受信バッファ、９０  通信制御部、１００  バス、１１０  ＣＰＵ、１２０  メモリ、５１０  ＣＰＵ、５２０  キャッシュメモリ５３０  ＬＣＤコントローラ、５４０  リセット回路、５５０  プログラマブルタイマ、５６０  リアルタイムクロック（ＲＴＣ）、５７０  DMAコントローラ兼バスＩ／Ｆ、５８０  割り込みコントローラ、５９０  通信制御回路（シリアルインターフェース）、６００  バスコントローラ、６１０  Ａ／Ｄ変換器、６２０  Ｄ／Ａ変換器、６３０  入力ポート、６４０  出力ポート、６５０  Ｉ／Ｏポート、６６０  クロック発生装置（ＰＬＬ）、６７０  プリスケーラ、６８０  汎用バス、６９０  各種ピン、７００  マイクロコンピュータ、７１０  ＲＯＭ、７２０  ＲＡＭ、７３０  ＭＭＵ、７４０  コミュニケーションモジュール、７５０  専用バス、８００  電子機器、８１０  マイクロコンピュータ（ＡＳＩＣ）、８２０  入力部、８３０  メモリ、８４０  電源生成部８５０  ＬＣＤ、８６０  音出力部、９５０  携帯電話、９５２  ダイヤルボタン、９５４  ＬＣＤ、９５６  スピーカ、９６０  携帯型ゲーム装置、９６２  操作ボタン、９６４  十字キー、９６６  ＬＣＤ、９６８  スピーカ、９７０  パーソナルコンピュータ、９７２  キーボード、９７４  ＬＣＤ、９７６  音出力部
【図１】
2006050503.tif 000003
【図２】
2006050503.tif 000004
【図３】
2006050503.tif 000005
【図４】
2006050503.tif 000006
【図５】
2006050503.tif 000007
【図６】
2006050503.tif 000008
【図７】
2006050503.tif 000009
【図８】
2006050503.tif 000010