(57)【要約】【課題】  多層配線構造の機械的強度や防湿性を向上する。【解決手段】  半導体装置１００は、半導体基板（不図示）上に形成された素子形成領域（不図示）の周囲に形成されたシールリング領域１０４を含む。シールリング領域１０４には、配線（１１０、１１６、１２０）が形成された配線層と、複数のスリットビア（１１２、１１４、１１８）が形成されたビア層とがそれぞれ複数積層され、少なくとも一のビア層（下層または中層）におけるビアピッチが、他のビア層（上層）におけるビアピッチと異なる。【選択図】  図２
2006210648.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された素子形成領域と、
前記素子形成領域の周囲に形成されたシールリング領域と、
を含み、
前記シールリング領域には、配線が形成された配線層と、複数列のスリットビアが形成されたビア層とがそれぞれ複数積層され、
少なくとも一の前記ビア層におけるスリットビアのピッチが、他の前記ビア層におけるスリットビアのピッチと異なることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
少なくとも一の前記ビア層におけるスリットビアのピッチが、当該ビア層よりも上層に形成された少なくとも一の前記ビア層におけるスリットビアのピッチよりも狭いことを特徴とする半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
少なくとも一の前記配線層またはビア層において、層間絶縁膜がポーラス膜により構成され、
前記ポーラス膜により構成された層間絶縁膜を含む前記配線層に接して設けられた前記ビア層または前記ポーラス膜により構成された層間絶縁膜を含む前記ビア層におけるスリットビアのピッチが、他の層におけるスリットビアのピッチよりも狭いことを特徴とする半導体装置。
【請求項４】
請求項１乃至３いずれかに記載の半導体装置において、
下層に設けられた前記ビア層ほど、上層に設けられた前記ビア層よりも前記スリットビアのピッチが狭いことを特徴とする半導体装置。
【請求項５】
請求項１乃至４いずれかに記載の半導体装置において、
少なくとも一の前記ビア層において、当該ビア層よりも上層に形成された少なくとも一の前記ビア層におけるスリットビアの本数よりも多くのスリットビアが形成されたことを特徴とする半導体装置。
【請求項６】
請求項１乃至５いずれかに記載の半導体装置において、
少なくとも一の前記ビア層におけるビア幅が、当該ビア層よりも上層に形成された少なくとも一の前記ビア層におけるビア幅よりも小さいことを特徴とする半導体装置。
【請求項７】
請求項１乃至６いずれかに記載の半導体装置において、
少なくとも一の前記ビア層は、複数列の前記スリットビアが網目状に接続されていることを特徴とする半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
前記スリットビアによって網目状に仕切られた領域の数は、下層に設けられた前記ビア層ほど、上層に設けられた前記ビア層よりも多いことを特徴とする半導体装置。
【請求項９】
請求項１乃至８いずれかに記載の半導体装置において、
前記複数の配線層には、それぞれ、複数列の配線が形成され、
少なくとも一の前記配線層における配線ピッチが、他の前記配線層における配線ピッチと異なることを特徴とする半導体装置。
【請求項１０】
請求項９に記載の半導体装置において、
少なくとも一の前記配線層における配線ピッチが、当該配線層よりも上層に形成された少なくとも一の前記配線層における配線ピッチよりも狭いことを特徴とする半導体装置。
【請求項１１】
請求項９または１０に記載の半導体装置において、
少なくとも一の前記配線層または前記ビア層において、層間絶縁膜がポーラス膜により構成され、
前記ポーラス膜により構成された層間絶縁膜を含む前記配線層に接して設けられた前記ビア層または、前記ポーラス膜により構成された層間絶縁膜を含む前記ビア層におけるスリットビアのピッチが、他の層におけるスリットビアのピッチよりも狭いことを特徴とする半導体装置。
【請求項１２】
請求項９乃至１１いずれかに記載の半導体装置において、
下層に設けられた前記配線層ほど、上層に設けられた前記配線層よりも前記配線の配線ピッチが狭いことを特徴とする半導体装置。
【請求項１３】
請求項９乃至１２いずれかに記載の半導体装置において、
少なくとも一の前記配線層において、当該配線層よりも上層に形成された少なくとも一の前記配線層における配線の本数よりも多くの配線が形成されたことを特徴とする半導体装置。
【請求項１４】
請求項９乃至１３いずれかに記載の半導体装置において、
少なくとも一の前記配線層における配線幅が、当該配線層よりも上層に形成された少なくとも一の前記配線層における配線幅よりも小さいことを特徴とする半導体装置。
【請求項１５】
請求項１乃至１４いずれかに記載の半導体装置において、
少なくとも一の前記配線層または前記ビア層において、当該層の直上の層の配線またはスリットビアと接続されていない配線またはスリットビアが形成されたことを特徴とする半導体装置。
【請求項１６】
請求項１乃至１５いずれかに記載の半導体装置において、
前記シールリング領域において、全層にわたって連続して接続して形成されたスリットビアおよび配線と、少なくとも一の前記配線層または前記ビア層において、当該層の直上の層の配線またはスリットビアと接続されていない配線またはスリットビアと、が形成されたことを特徴とする半導体装置。
【請求項１７】
請求項１乃至１６いずれかに記載の半導体装置において、
前記素子形成領域から前記シールリング領域にわたって、前記配線層または前記ビア層のいずれかの上に、当該配線層またはビア層を構成する材料よりも防湿性の高いバリア性絶縁膜が形成されたことを特徴とする半導体装置。
【請求項１８】
請求項１乃至１７いずれかに記載の半導体装置において、
前記シールリング領域の前記配線または前記スリットビアは、同一層の前記素子形成領域の配線またはビアと同一の設計ルールに基づき形成されたことを特徴とする半導体装置。
【請求項１９】
請求項１乃至１８いずれかに記載の半導体装置において、
前記配線または前記スリットビアは、それぞれ、前記素子形成領域の外周に沿って延在する第一の配線または第一のスリットビアと、前記第一の配線または前記第一のスリットビアの延在方向と略垂直な方向に延在する第二の配線または第二のスリットビアと、を含み、
前記第一の配線と前記第二の配線、または前記第一のスリットビアと前記第二のスリットビアは、平面視において、Ｔ字に接続された接続部を有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線構造を有する半導体装置に関する。
【背景技術】
【０００２】
近年、半導体素子の高速動作性に対する要求に伴い、層間絶縁膜を従来のシリコン酸化膜（比誘電率Ｋ＝４．３程度）から低誘電率化した材料に変更し、配線間容量を低減する検討が精力的に行われている。低誘電率絶縁材料としては、比誘電率が３程度のＨＳＱ、ＭＳＱ、芳香族含有有機樹脂材料などがあり、最近では、さらに低誘電率化させるため膜中に微細な空孔（ポア）を導入したポーラス材料の開発も検討されている。このような低誘電率材料を層間絶縁膜に用いることで、配線間のクロストークを低減でき、素子の高速動作を実現することが可能となる。
【０００３】
しかし、低誘電率膜は、一般に、膜強度が低く、また密着性も悪いという課題を有する。  また、低誘電率膜は膜強度が弱いため、ＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）時に、配線密度が低い領域において低誘電率膜が削れてしまうというという課題もあった。
【０００４】
ところで、半導体チップは、ウェハ上に複数の回路素子を形成した後、ウェハをダイシングにより個々に分離することにより形成される。このとき、半導体チップのダイシング面の側壁が露出されるため、ダイシング面から水分や湿気等が侵入しないように、回路素子の周囲にシールリング領域が形成される。特許文献１には、ビアと配線とで構成されたシールリングが半導体チップの外周に沿って形成された構成が開示されている。ここで、シールリングは、ダイシング面からの水分や湿気等の侵入を防ぐため、半導体チップの下層から上層に至るまで、連続して接続されるように形成される（特許文献１、図２）。
【特許文献１】特開２００４−２９７０２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
一般的に、半導体装置の上層では、層間絶縁膜として剛直なシリコン酸化膜等の絶縁膜中に形成されるのに対して、下層では、配線間容量を低減するため低誘電率膜が用いられる。上述したように、低誘電率膜は膜強度が低く密着性も悪い。さらに、低誘電率膜は吸湿しやすいという傾向がある。そのため、半導体装置の下層において、機械的強度や耐湿性の向上が要求される。
【０００６】
一方、一般的に、配線幅やビア径は上層になるほど大きくなるため、シールリング領域のサイズが上層の配線やビアの幅に規定されてしまう。そのため、上層においては、シールリング領域が拡大しないような配線やビアの配置が必要とされる。
【課題を解決するための手段】
【０００７】
本発明によれば、半導体基板上に形成された素子形成領域と、前記素子形成領域の周囲に形成されたシールリング領域と、を含み、前記シールリング領域には、配線が形成された配線層と、複数列のスリットビアが形成されたビア層とがそれぞれ複数積層され、少なくとも一の前記ビア層におけるスリットビアのピッチ（以下、「ビアピッチ」という。）が、他の前記ビア層におけるビアピッチと異なることを特徴とする半導体装置が提供される。
【０００８】
ここで、ビアピッチとは、各層における一のビアの中心と、そのビアに隣接するビアの中心との間隔の平均値のことである。
【０００９】
たとえば層間絶縁膜として用いる材料の種類に応じて、耐湿性の低い材料の場合はビアピッチを狭くするとともに耐湿性の高い材料の場合はビアピッチを広くすることができる。これにより、層間絶縁膜が耐湿性の低い材料により構成されたビア層において、シールリングの効果を高めることができる。また、たとえば、ビア幅が広い場合にはビアピッチを狭くするとともに、ビア幅が狭い場合にはビアピッチを広くすることができる。これにより、シールリング領域の形成領域をある程度の広さに抑えることができ、省スペース化を図ることができる。
【００１０】
本発明の半導体装置において、少なくとも一の前記ビア層におけるビアピッチが、当該ビア層よりも上層に形成された少なくとも一の前記ビア層におけるビアピッチよりも狭い構成とすることができる。
【００１１】
シールリングをスリットビアと配線とで構成する場合、シールリング領域のスリットビアや配線は、それぞれ、同層の回路領域に形成されたビアや配線の設計ルール（ビア幅／径や厚み、または配線幅や厚み）に沿って形成することが好ましい。シールリング領域のスリットビアや配線は、同層の回路領域にビアや配線と同時に形成されるため、シールリング領域のスリットビアや配線のサイズが同層の回路領域のビアや配線のサイズと大幅に異なると、ビアホールや配線溝に金属膜を埋め込む際に膜厚が不均一になったり、ＣＭＰ（Chemical Mechanical Polishing）時に膜厚が不均一になったりパターン隅削れ（ディッシング）が生じるからである。回路領域において、下層の方が上層よりも微細なパターンが形成される。そのため、シールリング領域においても、下層の方が上層よりも微細なパターンが形成されることになる。
【００１２】
図９は、下層において、上層よりも配線幅やビア幅が小さい場合のシールリングの構造を示す断面図である。下層に行くほど配線幅やビア幅が小さくなる場合、シールリングを半導体装置の下層から上層に至るまで、同じピッチで連続して接続されるように形成すると、下層の金属含有量が低くなる。金属含有量が低いと、層の機械的強度が低下したり、上下の層との密着性が悪化するという課題が生じる。また、上述したように、半導体装置において、下層では層間絶縁膜として低誘電率膜が用いられている。そのため、膜自体の強度や密着性が悪く、ダイシング時の破断による衝撃や、熱サイクルの印加によって、低誘電率膜の界面が剥離するという問題が生じ易い。さらに、吸湿しやすいという課題もある。とくに、低誘電率膜として、ポーラス膜を用いた場合は、このような課題が生じやすくなる。本発明によれば、下層において、スリットビアのビアピッチを狭くすることにより、下層の機械的強度、密着性、および防湿性を高めることができる。また、スリットビアと同様に、配線についても、下層において配線ピッチを狭くすることができる。これにより、下層の機械的強度、密着性、および防湿性を高めることができる。ここで、配線ピッチとは、各層における一の配線の中心と、その配線に隣接する配線の中心との間隔の平均値のことである。
【００１３】
また、上層ほど配線幅やビア幅が広いので、シールリング領域のサイズが上層のシールリングのサイズにより規定されてしまう。本発明によれば、上層のシールリングのサイズを保ったまま、下層におけるデッドスペースに配線やスリットビアを適宜導入するので、シールリング領域のサイズを大きくすることなく、上述したようなメリットが得られる。
【００１４】
以上で説明したシールリング領域における配線およびスリットビアは、回路領域における配線およびスリットビアを形成するのと同時に形成することができる。これにより、新たなプロセスを追加することなく、シールリング領域に所望の配線およびスリットビアを形成することができる。
【発明の効果】
【００１５】
本発明によれば、多層配線構造の機械的強度や防湿性を向上することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１７】
図１は、実施の形態における半導体装置を示す上面図である。
ここでは、半導体ウェハ上に形成された複数の回路素子のうちの一つの素子形成領域を示す。半導体装置１００の各素子形成領域は、回路領域１０２と、その周囲に形成されたシールリング領域１０４とを有する。回路領域１０２には内部回路が形成される。
【００１８】
（第一の実施の形態）
図２は、本実施の形態におけるシールリング領域１０４を詳細に示す図１のＡ−Ａ断面図である。
シールリング領域１０４は、配線が形成された配線層と、ビアが形成されたビア層とが交互に複数積層された構成を有する。シールリング領域１０４は、二層の下層層間絶縁膜１２２、その上に形成された中層層間絶縁膜１２４、およびその上に形成された上層層間絶縁膜１２６を有する。二層の下層層間絶縁膜１２２には、下層配線１１０、下層スリットビア１１２、および下層配線１１０がこの順で形成される。中層層間絶縁膜１２４には、中層スリットビア１１４および中層配線１１６がこの順で形成される。また、上層層間絶縁膜１２６には、上層スリットビア１１８および上層配線１２０がこの順で形成される。
【００１９】
本実施の形態において、シールリング領域１０４のビアピッチは、下層の方が上層よりも狭くなるように形成される。また、シールリング領域１０４の配線ピッチも、下層の方が上層よりも狭くなるように形成される。ここで、ビアピッチは、各層の一のビアの中心と隣接するビアの中心との間隔の平均値である。同様に、配線ピッチは、各層の一の配線の中心と隣接する配線の中心との間隔の平均値である。
【００２０】
さらに、平均として、シールリング領域１０４のビア幅も、下層の方が上層よりも小さくなるように形成される。また、平均として、シールリング領域１０４の配線幅も、下層の方が上層よりも小さくなるように形成される。なお、本実施の形態において、すべての配線およびビアがこのような構成を取る必要はなく、全体の傾向として、ビア幅および配線幅が、下層の方が上層よりも小さくなるように形成されていればよい。
【００２１】
たとえば、図２に示した例では、下層スリットビア１１２のビアピッチと中層スリットビア１１４のビアピッチは、上層スリットビア１１８のビアピッチよりも狭い。また、下層スリットビア１１２、中層スリットビア１１４、および上層スリットビア１１８は、この順でビア幅が小さい。また、下層配線１１０の配線ピッチは、中層配線１１６や上層配線１２０の配線ピッチよりも狭い。さらに、下層配線１１０の配線幅は、中層配線１１６や上層配線１２０の配線幅よりも狭い。
【００２２】
本実施の形態において、層間絶縁膜、とくに下層層間絶縁膜１２２は、低誘電率膜により構成することができる。低誘電率膜の比誘電率は、たとえば３．３以下とすることができる。低誘電率膜を構成する材料としては、たとえば、ＳｉＯＣ、ＨＳＱ（ハイドロジェンシルセスキオキサン）、ＭＳＱ（メチルシルセスキオキサン）、またはＭＨＳＱ（メチル化ハイドロジェンシルセスキオキサン）等のポリオルガノシロキサン、ポリアリールエーテル（ＰＡＥ）、ジビニルシロキサン−ビス−ベンゾシクロブテン（ＢＣＢ）、またはＳｉｌｋ（登録商標）等の芳香族含有有機材料、ＳＯＧ(ｓｐｉｎ ｏｎ ｇｌａｓｓ)、ＦＯＸ(ｆｌｏｗａｂｌｅ ｏｘｉｄｅ)等種々のものを用いることができる。また、低誘電率膜を構成する材料としては、ポーラス状のものを用いることができる。これにより、膜の比誘電率をさらに低くすることができる。層間絶縁膜として、このような低誘電率膜を用いた場合、機械的強度、防湿性、および密着性の低下等が生じ得る。本実施の形態において、層間絶縁膜として低誘電率膜が用いられる下層の金属材料の含有率を高くすることにより、機械的強度、防湿性、および密着性の低下を抑えることができる。
【００２３】
たとえば、ポーラス膜により構成された配線層、その配線層の上下に設けられたビア層、ポーラス膜により構成されたビア層、またはそのビア層の上下に設けられた配線層において、配線やスリットビアのピッチを他の層よりも狭く、配線やスリットビアの幅を他の層のものよりも広く、配線やスリットビアの数を他の層のものより多くすることができる。
【００２４】
本実施の形態において、配線やビアは、銅を含む材料により構成することができる。配線およびビアは、シングルダマシン法、またはデュアルダマシン法により形成することができる。
【００２５】
本実施の形態において、半導体装置１００の回路領域１０２では、ビアや配線は、下層の方が構造が微細である設計ルールに従って形成される。シールリング領域１０４のスリットビアや配線は、同層の回路領域１０２のビアや配線と同時に形成される。そのためシールリング領域１０４においても、スリットビアおよび配線は、下層の方が微細な構造となる。従って、下層のスリットビアや配線の本数を上層と同じにすると、下層において、スリットビアや配線等の金属材料の含有量が少なくなる。そうすると、金属のくさびとしての役割が低くなり、密着性が悪化する。本実施の形態においては、下層において、上層よりもスリットビアの数や配線の数が多くなるように構成される。これにより、下層においても、金属の含有量を高めることができる。
【００２６】
また、シールリング領域１０４の幅が全層において略均一となるように、各層のスリットビアおよび配線が形成される。ここで、シールリング領域１０４の幅とは、最も内側のスリットビアまたは配線の内側と最も外側のスリットビアまたは配線の外端との間の距離のことである。たとえば、各層のスリットビアおよび配線は、シールリング領域１０４の幅が他の層の幅と比べて±３０％以内となるように形成される。このようにすることにより、上層においても、シールリング領域１０４による面積増加を抑えることができ、半導体装置１００を小型に保つことができる。
【００２７】
本実施の形態において、下層の金属含有量を高めることにより、金属材料がくさびとして機能し、層間の剥がれを防ぐことができる。また、金属材料の含有率を高くすることにより、層間絶縁膜の強度を高く保つことができる。また、半導体装置１００のサイズを大きくすることなく、シールリングにより半導体装置１００の防湿性を高めることができる。
【００２８】
（第二の実施の形態）
本実施の形態において、半導体装置１００の下層において、その層の直上の層の配線またはビアと接続されていない配線またはビアが形成された構成を有する点で、第一の実施の形態と異なる。
【００２９】
図３は、本実施の形態におけるシールリング領域１０４を詳細に示す図１のＡ−Ａ断面図である。
シールリング領域１０４は、二層の下層層間絶縁膜１３８、および二層の上層層間絶縁膜１４０を有する。二層の下層層間絶縁膜１３８には、第一の下層配線１３０ａおよび第二の下層配線１３０ｂ、第一の下層スリットビア１３２ａおよび第二の下層スリットビア１３２ｂ、ならびに第一の下層配線１３０ａおよび第二の下層配線１３０ｂがこの順で形成される。二層の上層層間絶縁膜１４０には、上層スリットビア１３４、上層配線１３６、上層スリットビア１３４、および上層配線１３６がこの順で形成される。
【００３０】
ここで、第一の下層スリットビア１３２ａと第二の下層スリットビア１３２ｂのビアピッチは、上層スリットビア１３４のビアピッチよりも狭い。また、第一の下層配線１３０ａや第二の下層配線１３０ｂのビア幅は、上層スリットビア１３４のビア幅よりも小さい。第一の下層配線１３０ａと第二の下層配線１３０ｂの配線ピッチは、上層配線１３６の配線ピッチよりも狭い。さらに、第一の下層配線１３０ａや第二の下層配線１３０ｂの配線幅は、上層配線１３６の配線幅よりも狭い。
【００３１】
また、平均として、シールリング領域１０４のビア幅も、下層の方が上層よりも小さくなるように形成される。また、平均として、シールリング領域１０４の配線幅も、下層の方が上層よりも小さくなるように形成される。なお、本実施の形態においても、すべての配線およびビアがこのような構成を取る必要はなく、全体の傾向として、ビア幅および配線幅が、下層の方が上層よりも小さくなるように形成されていればよい。
【００３２】
本実施の形態において、第一の下層配線１３０ａおよび第一の下層スリットビア１３２ａは、上層の上層スリットビア１３４および上層配線１３６と接続されているが、第二の下層スリットビア１３２ｂおよび第二の下層配線１３０ｂは、上層のビアや配線とは接続されていない。このように、下層層間絶縁膜１３８において、その上層の上層スリットビア１３４と接続されていない第二の下層配線１３０ｂを含む構成とすることにより、ビアや配線にかかる応力を分散することができ、また熱ストレス耐性を向上させることができる。
【００３３】
図４は、図１の実線Ｂで囲った領域における、各層の配線およびビアのパターンを示す上面図である。ここでは、最上層、上層、中層、および下層に形成された配線およびビアのパターンを示す。
下層には、下層スリットビア１５２（第一の下層スリットビア１５２ａおよび第二の下層スリットビア１５２ｂ）および下層配線１５０（第一の下層配線１５０ａおよび第二の下層配線１５０ｂ）が形成される。中層には、中層スリットビア１５６（第一の中層スリットビア１５６ａおよび第二の中層スリットビア１５６ｂ）および中層配線１５４（第一の中層配線１５４ａおよび第二の中層配線１５４ｂ）が形成される。上層には、上層スリットビア１６０および上層配線１５８が形成される。最上層には、最上層スリットビア１６４および最上層配線１６２が形成される。
【００３４】
下層スリットビア１５２、中層スリットビア１５６、上層スリットビア１６０、および最上層スリットビア１６４は、この順でビア幅が小さい。下層配線１５０、中層配線１５４、上層配線１５８、および最上層配線１６２は、この順で配線幅が狭い。
【００３５】
ここで、下層スリットビア１５２、中層スリットビア１５６、上層スリットビア１６０、および最上層スリットビア１６４は、配線と同様に、回路領域１０２の外周に沿って延在するスリットビアである。下層には、１１本の下層スリットビア１５２および下層配線１５０が形成される。中層には５本の中層スリットビア１５６および中層配線１５４が形成される。上層には、３本の上層スリットビア１６０および上層配線１５８が形成される。最上層には、１本の最上層スリットビア１６４および最上層配線１６２が形成される。
【００３６】
このように、下層に行くほどビアの数や配線の数が多くなるような構成とすることにより、下層においても、金属の含有量を高めることができる。そのため、金属材料がくさびとして機能し、層間の剥がれを防ぐことができる。また、金属材料の含有率を高くすることにより、層間絶縁膜の強度を高く保つことができる。
【００３７】
また、下層において、回路領域１０２の外周に沿って延在して設けられたスリットビア１５２の延在方向と略垂直な方向に延在する垂直スリットビア１７４が設けられ、スリットビア１５２および垂直スリットビア１７４が網目状に接続されている。また、同様に、回路領域１０２の外周に沿って延在して設けられた配線１５０の延在方向と略垂直な方向に延在する垂直配線１７２が設けられ、配線１５０および垂直配線１７２が網目状に接続されている。このように、垂直配線１７２および垂直スリットビア１７４を設けることにより、機械的強度、防湿性、および密着性の低下を抑えることができる。また、本実施の形態における半導体装置１００において、下層になるほどビア幅や配線幅が狭く形成される。そのため、下層において、ビアや配線が切断してしまうことが想定される。ある箇所でビアや配線が切断すると、そこから水分や湿気等が入り込むおそれがある。そのような場合に、垂直配線１７２や垂直スリットビア１７４がない場合、切断したビアや配線の内側全体に水分や湿気等が入り込んでしまうが、垂直配線１７２や垂直スリットビア１７４を設けておくことにより、水分や湿気等が入り込む領域を部分的に抑えることができる。つまり、スリットビアまたは配線がある箇所で切断されたとしても、網目状に接続されていることにより水分や湿気等の進入路が遮断され、回路領域１０２は保護される。また、下層ほどビアの数や配線の設計ルールが微細であり、層間絶縁膜にポーラス材料を使用する可能性が高くなるため、下層ほど網目を細かく、数多く形成することで、水分や湿気等の浸入をより抑制できる。
【００３８】
なお、中層において、第一の中層配線１５４ａは、上層の上層スリットビア１６０と接続されるが、第二の中層配線１５４ｂは、上層の上層スリットビア１６０と接続されない。第一の中層スリットビア１５６ａは第一の中層配線１５４ａと、第二の中層スリットビア１５６ｂは第二の中層配線１５４ｂと、それぞれ接続される。さらに、下層において、第一の下層配線１５０ａは、中層の第一の中層スリットビア１５６ａや第二の中層スリットビア１５６ｂと接続されるが、第二の下層配線１５０ｂは、中層の第一の中層スリットビア１５６ａや第二の中層スリットビア１５６ｂと接続されない。このような構成とすることにより、ビアや配線にかかる応力を分散することができ、また熱ストレス耐性を向上させることができる。
【００３９】
図５は、図１の実線Ｃで囲ったシールリング領域１０４のコーナー部における、各層の配線およびビアのパターンを示す上面図である。
図５（ａ）は、最上層配線１６２および最上層スリットビア１６４を示す。図５（ｂ）は、上層配線１５８および上層スリットビア１６０を示す。図５（ｃ）は、中層配線１５４および中層スリットビア１５６を示す。図５（ｄ）は、下層配線１５０および下層スリットビア１５２を示す。
【００４０】
また、コーナー部には、上層以下の層において、回路領域１０２側に設けられシールリングの一の辺とその辺に隣接する他の辺とを接続するスペーサシールリング１７０が設けられている。このように、シールリングのコーナー部にスペーサシールリング１７０を設けることにより、コーナー部でのクラック耐性を高めることができる。上述したように、層間絶縁膜として低誘電率膜を用いると、機械的強度、防湿性、および密着性の低下等が生じることがある。本実施の形態において、層間絶縁膜として低誘電率膜が用いられる下層のシールリングにスペーサシールリング１７０を設けることにより、機械的強度、防湿性、および密着性の低下を抑えることができる。
【００４１】
さらに、コーナー部では、上層以下の層において、垂直配線１７２および垂直スリットビア１７４が設けられる。これにより、機械的強度、防湿性、および密着性の低下を抑えることができる。また、水分や湿気等が入り込む領域を部分的に抑えることができる。
【００４２】
また、本実施の形態において、配線およびビアは、一方向に延在する配線またはビアが、その一方向と略垂直な方向に延在する配線またはビアと十字にクロスしないように形成される。すなわち、本実施の形態において、配線およびビアは、一方向に延在する配線またはビアが、その一方向と略垂直な方向に延在する配線またはビアと交わる点において、平面視でＴ字に接続される。
【００４３】
図６は、ビアまたは配線を十字に交差させた場合とＴ字に接続させた場合の状態を示す拡大図である。
図６（ａ）に示すように、ビアまたは配線を十字に交差させた場合、ビアホールや配線溝を形成するためのエッチング時に、交差部分のコーナーでビアホールや配線溝が過剰エッチングされ、パターン太りが発生する。とくに、半導体装置１００の下層においては、ビアパターンや配線パターンが微細なため、このような太りが生じやすくなる。このような太りが生じると、その部分が他の部分に比べて太くなり、ビアホールや配線溝に金属膜を埋め込む際に、他の部分よりも多くの金属膜が必要となる。また、十字部分に埋め込む金属膜の量が充分でないと、この部分の平坦化が損なわれ、完成物において、歪みが生じやすくなり、シールリングから水や湿気等が入り込むおそれがある。
【００４４】
一方、図６（ｂ）に示すように、ビアまたは配線をＴ字に接続させた場合、エッチング時に、接続部分のコーナーでビアホールや配線溝の太りが発生しても、十字の場合に比べて太りの発生箇所数が少ないため、ビアホールや配線溝に金属膜を埋め込む際の金属膜の膜厚の不均一化を低減することができる。これにより、完成物の歪みを抑えることができ、シールリングの機能を充分果たすようにすることができる。なお、同様の理由で、複数のＴ字の接続部分どうしも、互いにある程度の距離をおいて設けられることが好ましい。また、ビアまたは配線の接続部分は、Ｔ字の接続部分で囲まれた領域の内部など、シールリングから回路領域１０２に水や湿気等が入り込むおそれが少ない場所であれば、十字の接続部分を少々含んでいても許容できる。
【００４５】
本実施の形態においても、第一の実施の形態と同様の効果が得られる。
【００４６】
（第三の実施の形態）
本実施の形態において、下層の上にバリア性絶縁膜が形成されている点で、第二の実施の形態と異なる。
【００４７】
図７は、本実施の形態におけるシールリング領域を詳細に示す図１のＡ−Ａ断面図である。
図７（ａ）に示した例では、図３に示したシールリング領域１０４の構成に加えて、下層と上層との間に、水分や湿気等の侵入を抑制するバリア性絶縁膜１８０が形成される。バリア性絶縁膜１８０は、シールリング領域１０４だけでなく、回路領域１０２を含む全面に形成される。バリア性絶縁膜１８０は、下層層間絶縁膜１３８を構成する材料よりも、防湿性の高い材料により構成することができる。バリア性絶縁膜１８０は、たとえば、ＳｉＣＮ、ＳｉＣ、ＳｉＮ、ＳｉＯＣ、またはＳｉＯＮ（いずれもＨを含むものも含む）により構成することができる。また、バリア性絶縁膜１８０は、防湿性を高めたり、剛直性を高めるための変質処理を施した変質層とすることもできる。下層層間絶縁膜１３８間に、拡散防止膜が形成される場合、拡散防止膜に加えてバリア性絶縁膜１８０をさらに追加する必要はなく、拡散防止膜によりバリア性絶縁膜１８０を構成することができる。一方、たとえば配線やビアの金属材料表面にのみメタルキャップ等が形成される場合、メタルキャップ上に、バリア性絶縁膜１８０を形成することができる。
【００４８】
バリア性絶縁膜１８０が形成される層は、とくに限定されないが、層間絶縁膜として低誘電率膜材料が用いられる場合、その上部にバリア性絶縁膜１８０が形成されることが好ましい。
【００４９】
このような構成とすることにより、素子形成領域の側方からの水分や湿気の侵入をシールリング領域１０４の配線やスリットビアで防ぐとともに、上方からの水分や湿気の侵入をバリア性絶縁膜１８０により防ぐことができる。
【００５０】
図７（ａ）は、下層の二つの下層層間絶縁膜１３８上にそれぞれバリア性絶縁膜１８０およびバリア性絶縁膜１８２が形成された構成を示す。また、図７（ｃ）は、上層スリットビア１３４が形成された層全体がバリア性絶縁膜１８４により構成された例を示す。
【００５１】
図８は、本実施の形態におけるシールリング領域の他の例を詳細に示す図１のＡ−Ａ断面図である。ここでは、配線層においても、バリア性絶縁膜が形成されている点で、図７に示した構成と異なる。
【００５２】
図８（ａ）では、最上層の下層層間絶縁膜１３８上にバリア性絶縁膜１８６およびバリア性絶縁膜１８０が形成される。図８（ｂ）では、二層の下層層間絶縁膜１３８それぞれの上に、下から、バリア性絶縁膜１８８およびバリア性絶縁膜１８２、およびバリア性絶縁膜１８６およびバリア性絶縁膜１８０が形成される。また、図８（ｃ）では、最上層の下層層間絶縁膜１３８上にバリア性絶縁膜１９０が形成されるとともに、その上の上層スリットビア１３４が形成された層全体がバリア性絶縁膜１８４により構成される。
【００５３】
なお、バリア性絶縁膜１８０からバリア性絶縁膜１９０は、同じ材料により構成することもできるが、異なる材料により構成することもできる。また、上層の層間絶縁膜上にバリア性絶縁膜を形成してもよい。
【００５４】
以上、図面を参照して本発明の実施の形態および実施例について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【００５５】
第一の実施の形態および第三の実施の形態においても、第二の実施の形態で説明したスペーサシールリング１７０、垂直配線１７２、および垂直スリットビア１７４を有する構成とすることができる。
【００５６】
また、シールリング領域１０４の面積が増大しない範囲であれば、半導体装置１００の上層においてもスペーサシールリング１７０や垂直配線１７２、垂直スリットビア１７４等を設けた構成とすることができる。
【００５７】
また、各層において、シールリングを構成する配線またはビアのピッチは、等間隔でなくてもよい。また、ある層の中に、配線幅やビア幅が異なる配線やビアが含まれてもよい。さらに、各層におけるスリットビアの数や配線の数は、適宜変更可能である。
【００５８】
また、本発明は、半導体装置１００の全層にわたって、連続的にスリットビアや配線のピッチ、数、幅等が連続的に変化する構成だけでなく、段階的に変化する構成も含む。たとえば、１１層の多層配線構造の場合、下の第１層から第５層までのスリットビアおよび配線のピッチや幅、本数を等しくし、その上の第６層および第７層のスリットビアおよび配線のピッチや幅を第１層から第５層より広く（本数を少なく）、さらにその上の第８層から第１１層までのスリットビアおよび配線のピッチや幅を第６層および第７層より広く（本数を少なく）することができる。
【００５９】
また、以上の実施の形態において、下層の方が上層よりも配線ピッチが狭くなる例を示したが、たとえば、配線ピッチを全層にわたって等しくし、下層の方が上層よりもビアピッチが狭くなるような構成とすることもできる。ビア層においては、配線層よりも金属含有量が少ないため、機械的強度、防湿性、および密着性の低下が生じやすい。下層のビアピッチを狭くすることにより、機械的強度、防湿性、および密着性の低下を抑えることができる。
【図面の簡単な説明】
【００６０】
【図１】実施の形態における半導体装置を示す上面図である。
【図２】図１のシールリング領域を詳細に示すＡ−Ａ断面図である。
【図３】図１のシールリング領域を詳細に示すＡ−Ａ断面図である。
【図４】図１の実線Ｂで囲った領域における、各層の配線およびビアのパターンを示す上面図である。
【図５】図１の実線Ｃで囲った領域における、各層の配線およびビアのパターンを示す上面図である。
【図６】ビアまたは配線を十字に交差させた場合とＴ字に接続させた場合の状態を示す拡大図である。
【図７】図１のシールリング領域を詳細に示すＡ−Ａ断面図である。
【図８】図１のシールリング領域を詳細に示すＡ−Ａ断面図である。
【図９】下層において、上層よりも配線幅やビア幅が小さい場合のシールリングの構造を示す断面図である。
【符号の説明】
【００６１】
１００  半導体装置
１０２  回路領域
１０４  シールリング領域
１１０  下層配線
１１２  下層スリットビア
１１４  中層スリットビア
１１６  中層配線
１１８  上層スリットビア
１２０  上層配線
１２２  下層層間絶縁膜
１２４  中層層間絶縁膜
１２６  上層層間絶縁膜
１３０ａ  第一の下層配線
１３０ｂ  第二の下層配線
１３２ａ  第一の下層スリットビア
１３２ｂ  第二の下層スリットビア
１３４  上層スリットビア
１３６  上層配線
１３８  下層層間絶縁膜
１４０  上層層間絶縁膜
１５０  下層配線
１５０ａ  第一の下層配線
１５０ｂ  第二の下層配線
１５２  下層スリットビア
１５２ａ  第一の下層スリットビア
１５２ｂ  第二の下層スリットビア
１５４  中層配線
１５４ａ  第一の中層配線
１５４ｂ  第二の中層配線
１５６  中層スリットビア
１５６ａ  第一の中層スリットビア
１５６ｂ  第二の中層スリットビア
１５８  上層配線
１６０  上層スリットビア
１６２  最上層配線
１６４  最上層スリットビア
１７０  スペーサシールリング
１７２  垂直配線
１７４  垂直スリットビア
１８０、１８２、１８４、１８６、１８８、１９０  バリア性絶縁膜
【図１】
2006210648.tif 000003
【図２】
2006210648.tif 000004
【図３】
2006210648.tif 000005
【図４】
2006210648.tif 000006
【図５】
2006210648.tif 000007
【図６】
2006210648.tif 000008
【図７】
2006210648.tif 000009
【図８】
2006210648.tif 000010
【図９】
2006210648.tif 000011
【手続補正書】
【提出日】平成18年1月5日(2006.1.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板上に形成された回路領域と、
前記回路領域の周囲に形成されたシールリング領域と、
を含み、
前記シールリング領域には、配線が形成された配線層と、複数列のスリットビアが形成されたビア層とがそれぞれ複数積層され、
少なくとも一の前記ビア層におけるスリットビアのピッチが、他の前記ビア層におけるスリットビアのピッチと異なることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
少なくとも一の前記ビア層におけるスリットビアのピッチが、当該ビア層よりも上層に形成された少なくとも一の前記ビア層におけるスリットビアのピッチよりも狭いことを特徴とする半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
少なくとも一の前記配線層またはビア層において、層間絶縁膜がポーラス膜により構成され、
前記ポーラス膜により構成された層間絶縁膜を含む前記配線層に接して設けられた前記ビア層または前記ポーラス膜により構成された層間絶縁膜を含む前記ビア層におけるスリットビアのピッチが、他の層におけるスリットビアのピッチよりも狭いことを特徴とする半導体装置。
【請求項４】
請求項１乃至３いずれかに記載の半導体装置において、
下層に設けられた前記ビア層ほど、上層に設けられた前記ビア層よりも前記スリットビアのピッチが狭いことを特徴とする半導体装置。
【請求項５】
請求項１乃至４いずれかに記載の半導体装置において、
少なくとも一の前記ビア層において、当該ビア層よりも上層に形成された少なくとも一の前記ビア層におけるスリットビアの本数よりも多くのスリットビアが形成されたことを特徴とする半導体装置。
【請求項６】
請求項１乃至５いずれかに記載の半導体装置において、
少なくとも一の前記ビア層におけるビア幅が、当該ビア層よりも上層に形成された少なくとも一の前記ビア層におけるビア幅よりも小さいことを特徴とする半導体装置。
【請求項７】
請求項１乃至６いずれかに記載の半導体装置において、
少なくとも一の前記ビア層は、複数列の前記スリットビアが網目状に接続されていることを特徴とする半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
前記スリットビアによって網目状に仕切られた領域の数は、下層に設けられた前記ビア層ほど、上層に設けられた前記ビア層よりも多いことを特徴とする半導体装置。
【請求項９】
請求項１乃至８いずれかに記載の半導体装置において、
前記複数の配線層には、それぞれ、複数列の配線が形成され、
少なくとも一の前記配線層における配線ピッチが、他の前記配線層における配線ピッチと異なることを特徴とする半導体装置。
【請求項１０】
請求項９に記載の半導体装置において、
少なくとも一の前記配線層における配線ピッチが、当該配線層よりも上層に形成された少なくとも一の前記配線層における配線ピッチよりも狭いことを特徴とする半導体装置。
【請求項１１】
請求項９または１０に記載の半導体装置において、
少なくとも一の前記配線層または前記ビア層において、層間絶縁膜がポーラス膜により構成され、
前記ポーラス膜により構成された層間絶縁膜を含む前記配線層に接して設けられた前記ビア層または、前記ポーラス膜により構成された層間絶縁膜を含む前記ビア層におけるスリットビアのピッチが、他の層におけるスリットビアのピッチよりも狭いことを特徴とする半導体装置。
【請求項１２】
請求項９乃至１１いずれかに記載の半導体装置において、
下層に設けられた前記配線層ほど、上層に設けられた前記配線層よりも前記配線の配線ピッチが狭いことを特徴とする半導体装置。
【請求項１３】
請求項９乃至１２いずれかに記載の半導体装置において、
少なくとも一の前記配線層において、当該配線層よりも上層に形成された少なくとも一の前記配線層における配線の本数よりも多くの配線が形成されたことを特徴とする半導体装置。
【請求項１４】
請求項９乃至１３いずれかに記載の半導体装置において、
少なくとも一の前記配線層における配線幅が、当該配線層よりも上層に形成された少なくとも一の前記配線層における配線幅よりも小さいことを特徴とする半導体装置。
【請求項１５】
請求項１乃至１４いずれかに記載の半導体装置において、
少なくとも一の前記配線層または前記ビア層において、当該層の直上の層の配線またはスリットビアと接続されていない配線またはスリットビアが形成されたことを特徴とする半導体装置。
【請求項１６】
請求項１乃至１５いずれかに記載の半導体装置において、
前記シールリング領域において、全層にわたって連続して接続して形成されたスリットビアおよび配線と、少なくとも一の前記配線層または前記ビア層において、当該層の直上の層の配線またはスリットビアと接続されていない配線またはスリットビアと、が形成されたことを特徴とする半導体装置。
【請求項１７】
請求項１乃至１６いずれかに記載の半導体装置において、
前記回路領域から前記シールリング領域にわたって、前記配線層または前記ビア層のいずれかの上に、当該配線層またはビア層を構成する材料よりも防湿性の高いバリア性絶縁膜が形成されたことを特徴とする半導体装置。
【請求項１８】
請求項１乃至１７いずれかに記載の半導体装置において、
前記シールリング領域の前記配線または前記スリットビアは、同一層の前記回路領域の配線またはビアと同一の設計ルールに基づき形成されたことを特徴とする半導体装置。
【請求項１９】
請求項１乃至１８いずれかに記載の半導体装置において、
前記配線または前記スリットビアは、それぞれ、前記回路領域の外周に沿って延在する第一の配線または第一のスリットビアと、前記第一の配線または前記第一のスリットビアの延在方向と略垂直な方向に延在する第二の配線または第二のスリットビアと、を含み、
前記第一の配線と前記第二の配線、または前記第一のスリットビアと前記第二のスリットビアは、平面視において、Ｔ字に接続された接続部を有することを特徴とする半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明によれば、半導体基板上に形成された回路領域と、前記回路領域の周囲に形成されたシールリング領域と、を含み、前記シールリング領域には、配線が形成された配線層と、複数列のスリットビアが形成されたビア層とがそれぞれ複数積層され、少なくとも一の前記ビア層におけるスリットビアのピッチ（以下、「ビアピッチ」という。）が、他の前記ビア層におけるビアピッチと異なることを特徴とする半導体装置が提供される。