(57)【要約】【課題】ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法を提供する。【解決手段】ビアキャッピング工程を導入したデュアルダマシン方法を使用して下部配線がエッチング雰囲気に露出されることによって惹起しうるエッチング損傷及び酸化を防止できる多層金属配線構造を形成する方法を含む。これにより、下部配線の損傷及び酸化などを効果的に防止でき、デュアルダマシン配線の信頼性が顕著に向上される。【選択図】図５
2006216964.tif 000002
【特許請求の範囲】
【請求項１】
下部配線が形成された基板上にエッチング停止膜を形成し、
前記エッチング停止膜上に層間絶縁膜を形成し、
前記層間絶縁膜内に前記エッチング停止膜を露出させ、前記下部配線の一部に整列されたビアホールを形成し、
前記露出されたエッチング停止膜を除去して前記下部配線の一部を露出させ、
前記下部配線の露出された領域上にビアキャッピング膜を形成し、
前記ビアホールを埋め込む犠牲膜を形成し、
前記犠牲膜と前記層間絶縁膜とをエッチングして前記ビアホールに整列されたトレンチを形成し、
前記ビアホール内に残留する前記犠牲膜を除去してビアキャッピング膜を露出させ、
前記トレンチ及び前記ビアホールを導電物質で充填して配線を形成することを含むことを特徴とする半導体素子の配線製造方法。
【請求項２】
前記層間絶縁膜上にキャッピング膜を形成することをさらに含むことを特徴とする請求項１に記載の半導体素子の配線製造方法。
【請求項３】
前記配線を形成することは、
前記トレンチ及びビアホールの側壁と前記ビアキャッピング膜上にコンフォーマルするようにバリヤ膜を形成し、
前記バリヤ膜上に導電膜を蒸着して前記ビアホールと前記トレンチとを埋め込み、
前記導電膜を平坦化することを含むことを特徴とする請求項１に記載の半導体素子の配線製造方法。
【請求項４】
前記配線を形成することは、
前記トレンチ及び前記ビアホールの側壁と前記ビアキャッピング膜上にコンフォーマルするように第１のバリヤ膜を形成し、
前記ビアキャッピング膜及び前記第１のバリヤ膜の一部を除去して前記下部導電膜の一部を露出させ、
前記第１のバリヤ膜及び前記露出された下部導電膜上にコンフォーマルするように第２のバリヤ膜を形成し、
前記第２のバリヤ膜上に導電膜を蒸着して前記ビアホール及び前記トレンチを埋め込み、
前記導電膜を平坦化することを含むことを特徴とする請求項１に記載の半導体素子の配線製造方法。
【請求項５】
前記キャッピング膜及び前記第１のバリヤ膜を除去することは、スパッタリング法を使用して遂行することを特徴とする請求項４に記載の半導体素子の配線製造方法。
【請求項６】
前記スパッタリング工程は、Ａｒスパッタリングを含むことを特徴とする請求項５に記載の半導体素子の配線製造方法。
【請求項７】
前記ビアホールを形成することは、
反射防止膜を形成し、
前記反射防止膜上にフォトレジストパターンを形成し、
前記フォトレジストパターンをエッチングマスクとして使用して前記反射防止膜及び前記層間絶縁膜をエッチングして前記ビアホールを形成することを含むことを特徴とする請求項１に記載の半導体素子の配線製造方法。
【請求項８】
前記エッチング停止膜の露出された部分を除去し、前記ビアキャッピング膜を形成する前に前記フォトレジストパターン及び前記反射防止膜を除去することをさらに含むことを特徴とする請求項７に記載の半導体素子の配線製造方法。
【請求項９】
前記フォトレジストパターンは、Ｏ２又はＨ２プラズマアッシングプロセスを使用して除去することを特徴とする請求項８に記載の半導体素子の配線製造方法。
【請求項１０】
前記トレンチを形成することは、
前記犠牲膜上に反射防止膜を形成し、
前記反射防止膜上にフォトレジストパターンを形成し、
前記フォトレジストパターンをエッチングマスクとして使用して前記反射防止膜、前記犠牲膜及び前記層間絶縁膜をエッチングして前記トレンチを形成することを含むことを特徴とする請求項１に記載の半導体素子の配線製造方法。
【請求項１１】
前記トレンチを形成することは、
前記犠牲膜上にハードマスクパターンを形成し、
前記層間絶縁膜の上面下の前記トレンチレベルまで前記ハードマスクパターンによって露出された犠牲膜を除去し、
前記ハードマスクパターンをエッチングマスクとして使用して前記トレンチレベルまで前記層間絶縁膜をエッチングしてトレンチを形成し、
前記ハードマスクパターンを除去することを含むことを特徴とする請求項１に記載の半導体素子の配線製造方法。
【請求項１２】
前記ハードマスクパターンを形成することは、
ハードマスク層を形成し、
前記ハードマスク層上に反射防止膜を形成し、
前記反射防止膜上にフォトレジストパターンを形成し、
前記フォトレジストパターンをエッチングマスクとして使用して前記反射防止膜及び前記ハードマスク層をエッチングしてハードマスクパターンを形成することを含むことを特徴とする請求項１１に記載の半導体素子の配線製造方法。
【請求項１３】
前記ハードマスクパターンによって露出された前記犠牲膜を除去する間、前記フォトレジストパターン及び前記反射防止膜を除去することをさらに含むことを特徴とする請求項１２に記載の半導体素子の配線製造方法。
【請求項１４】
前記ハードマスクは、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、ＳｉＣ、ＳｉＣＮ、ＳｉＯＣ、ＳｉＯＣＮ、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ａｌ２Ｏ３、ＢＱ、ＨＳＱ、又は前記犠牲膜についてエッチング選択比が高い物質を含むことを特徴とする請求項１２に記載の半導体素子の配線製造方法。
【請求項１５】
前記ビアキャッピング膜を形成することは、前記導電膜の露出された部分上に前記ビアキャッピング膜を選択的に形成することを含むことを特徴とする請求項１に記載の半導体素子の配線製造方法。
【請求項１６】
前記ビアキャッピング膜を選択的に形成することは、無電解蒸着を使用して遂行することを特徴とする請求項１５に記載の半導体素子の配線製造方法。
【請求項１７】
前記ビアキャッピング膜は、ＣｏＷＰ、ＣｏＳｎＰ、ＣｏＰ、ＣｏＢ、ＣｏＳｎＢ、Ｐｄ、Ｉｎ又はＮｉＢを含む物質で形成されたことを特徴とする請求項１６に記載の半導体素子の配線製造方法。
【請求項１８】
前記ビアキャッピング膜を選択的に形成することは、化学気相蒸着工程を使用して遂行することを特徴とする請求項１５に記載の半導体素子の配線製造方法。
【請求項１９】
前記ビアキャッピング膜は、Ｗ、ＷＮｘ、Ｔａ、ＴａＮｘ、Ｔｉ又はＴｉＮｘを含む物質（但し、ｘは整数を表す）で形成されたことを特徴とする請求項１８に記載の半導体素子の配線製造方法。
【請求項２０】
前記ビアキャッピング膜を選択的に形成することは、原子層蒸着工程を使用して遂行することを特徴とする請求項１５に記載の半導体素子の配線製造方法。
【請求項２１】
前記ビアキャッピング膜は、Ｗ、ＷＮｘ、Ｔａ、ＴａＮｘ、Ｔｉ又はＴｉＮｘを含む物質（但し、ｘは整数を表す）で形成されたことを特徴とする請求項２０に記載の半導体素子の配線製造方法。
【請求項２２】
前記エッチング停止膜は、ＳｉＮ、ＳｉＣ、ＳｉＣＮ、又はこれらの組合せより成った物質で形成され、前記エッチング停止膜は前記層間絶縁膜についてエッチング選択比を有すること
を特徴とする請求項１に記載の半導体素子の配線製造方法。
【請求項２３】
前記層間絶縁膜は、比誘電率が４．２以下である低誘電率物質を含むことを特徴とする請求項１に記載の半導体素子の配線製造方法。
【請求項２４】
前記層間絶縁膜は、有機物質より成ったことを特徴とする請求項２３に記載の半導体素子の配線製造方法。
【請求項２５】
前記層間絶縁膜は、無機物質より成ったことを特徴とする請求項２３に記載の半導体素子の配線製造方法。
【請求項２６】
前記犠牲膜は、スピン−オン−ポリマー物質で形成されることを特徴とする請求項１に記載の半導体素子の配線製造方法。
【請求項２７】
前記犠牲膜は、スピン−オン−ガラス物質で形成されることを特徴とする請求項１に記載の半導体素子の配線製造方法。
【請求項２８】
前記ビアキャッピング膜は、５０Å〜５００Å厚さで形成されることを特徴とする請求項１に記載の半導体素子の配線製造方法。
【請求項２９】
前記ビアキャッピング膜は、銅拡散防止物質で形成されることを特徴とする請求項１に記載の半導体素子の配線製造方法。
【請求項３０】
前記ビアキャッピング膜は、耐腐食性又は耐酸化性物質で形成されることを特徴とする請求項１に記載の半導体素子の配線製造方法。
【請求項３１】
半導体基板の下部配線を形成し、
前記下部配線のコンタクト部に電気的にカップリングされたデュアルダマシン配線構造を形成し、
前記デュアルダマシン配線構造を形成することは、ビアホールによって露出された下部導電膜上にキャッピング膜を形成して下部配線のコンタクト部をデュアルダマシン配線構造の形成の間エッチング又は腐食から保護することを特徴とする半導体素子の配線製造方法。
【請求項３２】
前記デュアルダマシン配線構造を形成することは、ビアファーストデュアルダマシン工程を使用して遂行することを特徴とする請求項３１に記載の半導体素子の配線製造方法。
【請求項３３】
前記キャッピング膜を選択的に形成することは、無電解蒸着を使用して遂行することを特徴とする請求項３１に記載の半導体素子の配線製造方法。
【請求項３４】
前記キャッピング膜は、ＣｏＷＰ、ＣｏＳｎＰ、ＣｏＰ、ＣｏＢ、ＣｏＳｎＢ、Ｐｄ、Ｉｎ又はＮｉＢを含む物質で形成されることを特徴とする請求項３１に記載の半導体素子の配線製造方法。
【請求項３５】
前記キャッピング膜を選択的に形成することは、化学気相蒸着工程を使用して遂行すること
を特徴とする請求項３１に記載の半導体素子の配線製造方法。
【請求項３６】
前記キャッピング膜は、Ｗ、ＷＮｘ、Ｔａ、ＴａＮｘ、Ｔｉ又はＴｉＮｘであること（但し、ｘは整数を表す）
を特徴とする請求項３５に記載の半導体素子の配線製造方法。
【請求項３７】
前記キャッピング膜を選択的に形成することは、原子層蒸着工程を使用して遂行すること
を特徴とする請求項３１に記載の半導体素子の配線製造方法。
【請求項３８】
前記キャッピング膜は、Ｗ、ＷＮｘ、Ｔａ、ＴａＮｘ、Ｔｉ又はＴｉＮｘであること（但し、ｘは整数を表す）
を特徴とする請求項３７に記載の半導体素子の配線製造方法。
【請求項３９】
前記キャッピング膜は、５０Å〜５００Å厚さで形成されることを特徴とする請求項３１に記載の半導体素子の配線製造方法。
【請求項４０】
前記キャッピング膜は、銅拡散防止物質で形成されることを特徴とする請求項３１に記載の半導体素子の配線製造方法。
【請求項４１】
前記キャッピング膜は、耐腐食性又は耐酸化性物質で形成されることを特徴とする請求項３１に記載の半導体素子の配線製造方法。
【請求項４２】
前記配線を形成することは、前記キャッピング膜上に導電物質を蒸着して前記配線構造が前記キャッピング膜を通じて下部配線のコンタクト部に電気的に連結されるようにすることであることを特徴とする請求項３１に記載の半導体素子の配線製造方法。
【請求項４３】
前記導電物質を蒸着する前にバリヤライナー膜を形成することをさらに含むことを特徴とする請求項４２に記載の半導体素子の配線製造方法。
【請求項４４】
前記配線を形成することは、
前記キャッピング膜を除去して前記下部配線のコンタクト部を露出させ、
前記下部配線のコンタクト部上に導電物質を蒸着することを含むことを特徴とする請求項３１に記載の半導体素子の配線製造方法。
【請求項４５】
前記キャッピング膜を除去することは、スパッタリング工程を使用して遂行することを特徴とする請求項４４に記載の半導体素子の配線製造方法。
【請求項４６】
前記スパッタリング工程は、Ａｒスパッタリングを含むことを特徴とする請求項４５に記載の半導体素子の配線製造方法。
【請求項４７】
下部配線を備える半導体基板；
前記半導体基板上に形成された層間絶縁膜；
前記層間絶縁膜内に形成され、前記下部配線の一部とカップリングされたデュアルダマシン配線；および
前記デュアルダマシン配線と前記下部配線との間に形成されたビアキャッピング膜；
を含むことを特徴とする半導体素子。
【請求項４８】
前記デュアルダマシン配線は、前記層間絶縁膜内に形成されたビアホール及びトレンチ構造内に形成された導電物質；および
前記導電物質と層間絶縁膜の間及び前記導電物質と前記ビアキャッピング膜との間に形成されたバリヤライナー；
を含むことを特徴とする請求項４７に記載の半導体素子。
【請求項４９】
前記ビアキャッピング膜は、無電解蒸着を使用して、ＣｏＷＰ、ＣｏＳｎＰ、ＣｏＰ、ＣｏＢ、ＣｏＳｎＢ、Ｐｄ、Ｉｎ又はＮｉＢで形成されたことを特徴とする請求項４７に記載の半導体素子。
【請求項５０】
前記ビアキャッピング膜は、化学気相蒸着を使用して、Ｗ、ＷＮｘ、Ｔａ、ＴａＮｘ、Ｔｉ又はＴｉＮｘで形成されたこと（但し、ｘは整数を表す）を特徴とする請求項４７に記載の半導体素子。
【請求項５１】
前記ビアキャッピング膜は、原子層蒸着を使用して、Ｗ、ＷＮｘ、Ｔａ、ＴａＮｘ、Ｔｉ又はＴｉＮｘで形成されたこと（但し、ｘは整数を表す）を特徴とする請求項４７に記載の半導体素子。
【請求項５２】
前記ビアキャッピング膜は、５０Å〜５００Å厚さであることを特徴とする請求項４７に記載の半導体素子。
【請求項５３】
前記ビアキャッピング膜は、銅拡散防止特性を有する物質で形成されたことを特徴とする請求項５２に記載の半導体素子。
【請求項５４】
前記ビアキャッピング膜は、耐腐食性又は耐酸化性物質で形成されたことを特徴とする請求項４７に記載の半導体素子。
【請求項５５】
前記層間絶縁膜は、比誘電率が４．２以下である低誘電率物質を含むことを特徴とする請求項４７に記載の半導体素子。
【請求項５６】
前記層間絶縁膜は、有機物質で形成されたことを特徴とする請求項５５に記載の半導体素子。
【請求項５７】
前記層間絶縁膜は、無機物質で形成されたことを特徴とする請求項５５に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の金属配線製造方法に係り、特に、ビアキャッピング工程を導入したデュアルダマシン工程を使用して後続のエッチング工程によって惹起されて下部配線と上部配線のコンタクトフェイルを起こす可能性のあるエッチング損傷又は酸化から下部配線を保護する配線構造製造方法に関するものである。
【背景技術】
【０００２】
微細電子素子の高性能化及び高集積化のために多層配線構造が広く適用されている。一般に多層配線は、銅のように低い比抵抗及び高い信頼性を有して向上された性能を現すことができる金属物質で形成される。ところで、銅は小さいデザインルールで形成する場合、従来のフォトリソグラフィ／エッチング技術を使用してパターン化しにくい。従って、高集積化された銅金属配線構造の製造を可能にするデュアルダマシン方法が適用され始めた。
【０００３】
一般に、デュアルダマシン方法は、下部金属配線に電気的に連結された上部金属配線を形成するため使用される。より詳しくは、デュアルダマシン方法は、下部配線上に形成された層間絶縁膜内にビアホール及びトレンチ領域を形成する段階を含む。ビアホールは、下部配線領域の所定位置に整列されて層間絶縁膜内に形成され、トレンチ領域はビアホールと交差するライン形態の溝で形成される。一般に、下部金属配線を保護するために薄いエッチング停止膜が基板の下部金属配線層と層間絶縁膜との間に形成される。上部配線とコンタクトは、層間絶縁膜内のビアホールとトレンチ領域とを導電物質（例、銅）で充填することによって形成される。ビアホール内の導電物質は、下部配線とトレンチ領域とを埋め込む導電物質より成った上部配線の間のビアコンタクトを形成する。
【０００４】
たとえデュアルダマシン方法が向上された性能の金属配線構造の形成を可能にするが、デザインルールが減少することによって新しい問題が発生する。例えば、デザインルールが減少することによって、側面に隣接した配線の間又は垂直方向に隣接した配線の間の寄生抵抗及びキャパシタンスが半導体素子の性能に影響を及ぼす可能性がある。金属配線の寄生抵抗及びキャパシタンス成分は、動作速度の減少を誘発し、素子の電気的特性を損傷させる。その上に、寄生抵抗及びキャパシタンス成分は、半導体素子のパワー消耗量と信号漏洩量とを増加させる。
【０００５】
この解決のため、低誘電率の層間絶縁膜が寄生キャパシタンスを減少させるために使用され始めた。また、キャパシタンスを減少させるために、下部配線と層間絶縁膜の間のエッチング停止膜（ＥＳＬ）を可能な限り薄く形成する。しかしながら、たとえ層間絶縁膜をエッチング停止膜についてエッチング選択比が大きい物質で形成するとしても、層間絶縁膜内にビアホールを形成するとき、ビアホールを通じて露出されたエッチング停止膜の一部がエッチングされて下部配線がエッチング雰囲気に露出されうる。エッチング雰囲気に下部配線が露出されれば、ブラックビア（下部配線の表面に形成されるリセス）又は銅配線のリフティングのような欠陥が生成されうる。また、フォトレジストパターンを除去するための後続のアッシング工程の間、下部配線の露出された表面が酸素と反応して金属酸化物が形成されうる。酸化は、金属配線構造の抵抗を増加させ、リフティング現象を誘発して金属配線構造の信頼性を落とす。
【特許文献１】米国特許第６，１００，１８４号明細書
【特許文献２】米国特許出願公開第２００２−１２３２２０号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の技術的課題は、下部配線がエッチング雰囲気に露出されることによって惹起されうるエッチング損傷及び酸化を防止できるデュアルダマシン工程を使用する金属配線製造方法を提供するところにある。
【０００７】
本発明の他の技術的課題は、信頼性が高いデュアルダマシン配線を含む半導体素子を提供するところにある。
【０００８】
本発明の技術的課題は、以上で言及した技術的課題に制限されず、言及されないさらに他の技術的課題は下記から当業者に明確に理解できるものである。
【課題を解決するための手段】
【０００９】
本発明の例示的な実施形態は、ビアキャッピング工程を導入したデュアルダマシン方法を使用して下部配線がエッチング雰囲気に露出されることによって惹起されうるエッチング損傷及び酸化を防止できる多層金属配線構造を形成する方法を含む。
【００１０】
前述した技術的課題を達成するための本発明の一実施形態によれば、下部配線が形成された基板上にエッチング停止膜を形成し、エッチング停止膜上に層間絶縁膜を形成し、層間絶縁膜内にエッチング停止膜を露出させ、下部配線の一部に整列されたビアホールを形成し、露出されたエッチング停止膜を除去して下部配線の一部を露出させ、下部配線の露出された領域上にビアキャッピング膜を形成し、ビアホールを埋め込む犠牲膜を形成し、犠牲膜と層間絶縁膜とをエッチングしてビアホールに整列されたトレンチを形成し、ビアホール内に残留する犠牲膜を除去してビアキャッピング膜を露出させ、トレンチ及びビアホールを導電物質で充填して配線を形成することを含む半導体素子の配線製造方法が提供される。
【００１１】
前述した技術的課題を達成するための本発明の他の実施形態によれば、ビアキャッピング膜は、下部配線の露出された領域上に選択的に形成される。ビアキャッピング膜は、５０Å〜５００Å厚さで形成できる。ビアキャッピング膜は、銅拡散防止特性を有する物質及び／又は耐腐食性又は耐酸化性物質で形成できる。
【００１２】
本発明のさらに他の実施形態によれば、ビアキャッピング膜は、無電解蒸着を使用して、ＣｏＷＰ、ＣｏＳｎＰ、ＣｏＰ、ＣｏＢ、ＣｏＳｎＢ、Ｐｄ、Ｉｎ又はＮｉＢで選択的に形成できる。本発明のさらに他の実施形態によれば、ビアキャッピング膜は、化学気相蒸着を使用して、Ｗ、ＷＮｘ、Ｔａ、ＴａＮｘ、Ｔｉ又はＴｉＮｘで選択的に形成できる（但し、ｘは整数を表す、以下同様）。本発明のさらに他の実施形態によれば、ビアキャッピング膜は、原子層蒸着を使用して、Ｗ、ＷＮｘ、Ｔａ、ＴａＮｘ、Ｔｉ又はＴｉＮｘで選択的に形成できる。
【００１３】
本発明のさらに他の実施形態によれば、ビアキャッピング膜は、最終配線構造の一部でありうる。
【００１４】
本発明の幾つかの実施形態によれば、配線を形成することは、トレンチ及びビアホールの側壁とビアキャッピング膜上にコンフォーマルするようにバリヤ膜を形成し、バリヤ膜上に導電膜を蒸着してビアホールとトレンチとを埋め込み、導電膜を平坦化することを含む。
【００１５】
本発明のさらに他の実施形態によれば、ビアキャッピング膜は、配線構造の形成の前に除去される。
【００１６】
本発明のさらに他の実施形態によれば、配線を形成することは、トレンチ及びビアホールの側壁とビアキャッピング膜上にコンフォーマルするように第１のバリヤ膜を形成し、ビアキャッピング膜及び第１のバリヤ膜の一部を除去して下部導電膜の一部を露出させ、第１のバリヤ膜及び露出された下部導電膜上にコンフォーマルするように第２のバリヤ膜を形成し、第２のバリヤ膜上に導電膜を蒸着してビアホール及びトレンチを埋め込み、導電膜を平坦化することを含む。本発明のさらに他の実施形態によれば、ビアキャッピング膜及び第１のバリヤ膜をスパッタリング工程、例えばＡｒスパッタリングを使用して除去する。
【発明の効果】
【００１７】
本発明の実施形態によれば、ビアによって露出された下部配線をビアキャッピング膜で保護する。従って、ビアキャッピング膜が下部配線の上面を保護しているので、下部配線の損傷及び酸化などを効果的に防止できる。また、本発明に従う製造方法によって製造されたデュアルダマシン配線を含む半導体素子は、デュアルダマシン配線の信頼性が顕著に向上される。
【発明を実施するための最良の形態】
【００１８】
その他の実施形態の具体的な事項は、詳細な説明及び図面に含まれている。従って、本発明の利点及び特徴、そしてそれらを達成する方法は添付する図面と共に詳細に後述している実施形態を参照すれば明確になる。しかしながら、本発明は、以下で開示される実施形態に限定されるものではなく、相異なる多様な形態で具現されるものであり、本実施形態は、本発明の開示が完全となり、当業者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、特許請求の範囲の記載に基づいて決められなければならない。なお、明細書全体にかけて同一参照符号は同一構成要素を示すものとする。
【００１９】
以下、添付した図面を参照して本発明の好適な実施形態を詳細に説明する。
【００２０】
図１〜図１０Ａ及び図１０Ｂは、本発明の一実施形態による半導体素子の配線製造方法を例示する断面図である。具体的には、図１〜図１０Ａ及び図１０Ｂは、下部配線がエッチング雰囲気に露出されることによって惹起されうるエッチング損傷又は酸化から下部配線を保護するビアキャッピング工程を導入したデュアルダマシン方法を使用する多層金属配線構造の製造方法を例示する。図１〜図９及び図１０Ａは、ビアキャッピング膜がデュアルダマシン構造の一部に形成する方法を示し、図１〜図９及び図１０Ｂは、下部配線についてのコンタクト及び上部配線を形成する前にビアキャッピング膜を除去する方法を示す。
【００２１】
図１を参照すれば、第１のＩＬＤ（層間絶縁）膜１０５及びＩＬＤ膜１０５上に下部配線１１０が形成された半導体基板１００が示されている。基板１００は、集積回路素子が形成されたシリコン基板のような半導体基板でありうる。本発明の一実施形態では、第１のＩＬＤ膜１０５を半導体基板１００上に形成し、下部配線１１０をダマシン技術を使用して第１のＩＬＤ膜１０５内に形成する。下部配線１１０は、集積回路の導電膜を形成するため一般に使用される適切な物質で形成できる。例えば、下部配線は銅、銅合金、アルミニウム、アルミニウム合金、タングステン又はその他適切な物質のような金属物質又は導電物質を含むことができる。
【００２２】
図２を参照すれば、エッチング停止膜１２０（バリヤ膜）、第２のＩＬＤ膜１３０及びキャッピング膜１４０（又はハードマスク膜）を図１の構造上に順次に形成する。エッチング停止膜１２０は、後続のエッチング工程でエッチング停止作用をして下部配線１１０の露出を防止する。また、エッチング停止膜１２０は、拡散防止膜として作用して金属物質がＩＬＤ膜１３０に拡散することを防止／低減させる。エッチング停止膜１２０は、可能な限り薄く形成して、十分な拡散バリヤ機能を提供しながらも、絶縁積層構造１２０、１３０の全体の低誘電率特性が維持されるようにする。本発明の一実施形態では、エッチング停止膜１２０は、３００Å〜５００Å厚さでＩＬＤ膜１３０について高いエッチング選択比を有する物質で形成できる。例えば、エッチング停止膜１２０は、ＳｉＣ、ＳｉＮ、ＳｉＣＯ又はＳｉＣＯＮとして公知の方法を使用して形成できる。
【００２３】
本発明の一実施形態では、ＩＬＤ膜１３０は、比誘電率（ｋ）が４．２以下である低誘電率物質で形成できる。ＩＬＤ膜１３０は、有機ポリマー物質又は無機物質で形成できる。より詳しくは、ＩＬＤ膜１３０は、炭素、フッ素又は水素原子がドープされたシリコン酸化膜、例えばＳｉＯＣ膜、ＳｉＯＣＨ膜、ＦＳＱ（ｆｌｕｏｒｏ−ｓｉｌｓｅｓ−ｑｕｉｏｘａｎｅ）膜、ＨＳＱ（ｈｙｄｒｏ−ｓｉｌｓｅｓ−ｑｕｉｏｘａｎｅ）膜などで形成できる。エッチング停止膜１２０及びＩＬＤ膜１３０でどんな物質が使用されても、ＩＬＤ膜１３０はエッチング停止膜１２０についてエッチング選択比が大きい低誘電率物質で形成できる。
【００２４】
キャッピング膜１４０（又はハードマスク膜）は、ＩＬＤ膜１３０がプラズマ工程の間損傷されることを防止し、後続ＣＭＰ工程でバッファ膜として作用するように形成する。キャッピング膜１４０は、ＩＬＤ膜１３０について高いエッチング選択比を有する物質で形成する。例えば、キャッピング膜１４０は、（ｉ）ＳｉＮ膜、ＳｉＣＮ膜又はＢＮ膜などのような絶縁窒化膜、（ｉｉ）ＳｉＣ膜などのような絶縁カーバイド膜、（ｉｉｉ）ＴａＮ膜、ＴｉＮ膜、ＷＮ膜、ＡｌＮ膜などのような金属窒化膜、（ｉｖ）Ａｌ２Ｏ３膜、ＴａＯ膜又はＴｉＯ膜などのような金属酸化膜、（ｖ）ＳｉＯ２、ＳｉＯＦ又はＳｉＯＮなどのようなシリコン膜などで形成できる。
【００２５】
次いで、ＩＬＤ膜１３０内にビアホールを形成する。例えば、図２に例示されているように、ＡＲＬ（反射防止膜）１４４をキャッピング膜１４０上に形成し、ＡＲＬ１４４を露出させる開口部１４５ａを含むフォトレジストパターン１４５を形成する。開口部１４５ａは、下部配線１１０に整列され、図３に例示されているようにビアホール１５０の形成のためのパターンを限定する。
【００２６】
図３を参照すれば、フォトレジストパターン１４５をエッチングマスクとして図２の構造に一つ以上のエッチング工程１４７を適用してＡＲＬ１４４、キャッピング膜１４０及びＩＬＤ膜１３０を順次にエッチングしてエッチング停止膜１２０までビアホール１５０を形成する。ＩＬＤ膜１３０は、異方性乾式酸化膜エッチング工程のようにＩＬＤ膜１３０を構成する物質のエッチングに適した従来のエッチング工程を使用してエッチングする。
【００２７】
ビアホール１５０を形成した後、例えばアッシング工程（Ｏ２又はＨ２プラズマ）及び有機ストリッパーを使用してフォトレジストパターン１４５及びＡＲＬ１４４を除去する。続けて、ビアホール１５０を通じて露出されたエッチング停止膜１２０の一部をエッチングして下部配線１１０の一部表面を露出させる。図４は、フォトレジストパターン１４５とＡＲＬ１４４を除去し、エッチング停止膜１２０の一部をエッチングしてビアホール１５０を通じて下部配線１１０の一部を露出させた構造を例示する。
【００２８】
図５を参照すれば、ビアキャッピング膜１５５を下部配線１１０の露出された上面に形成する。ビアキャッピング膜１５５は、下部配線１１０がプラズマ／エッチング損傷、及び／又は後続工程の間銅酸化されることを防止するため形成する。本発明の一実施形態では、ビアキャッピング膜１５５は、５０Å〜５００Å厚さで形成する。ビアキャッピング膜１５５は、銅拡散バリヤ（例、銅拡散防止）特性を有する物質及び／又は耐腐食性又は耐酸化性物質で形成する。
【００２９】
本発明の多様な方法のうち一つを使用して下部配線の露出された領域上に選択的にビアキャッピング膜１５５を形成する。例えば、本発明の一実施形態では、ビアキャッピング膜１５５は、従来の無電解蒸着法（特許文献２に開示されている）を使用して選択的に形成できる。無電解蒸着法を使用する場合、ＣｏＷＰ、ＣｏＳｎＰ、ＣｏＰ、ＣｏＢ、ＣｏＳｎＢ、Ｐｄ、Ｉｎ又はＮｉＢのような物質でビアキャッピング膜１５５を形成できる。本発明の他の実施形態では、ビアキャッピング膜１５５を化学気相蒸着（ＣＶＤ）工程を使用して選択的に形成できる。ＣＶＤ工程を使用する場合、Ｗ、ＷＮｘ、Ｔａ、ＴａＮｘ、Ｔｉ又はＴｉＮｘのような物質でビアキャッピング膜１５５を形成できる。本発明のさらに他の実施形態では、ビアキャッピング膜１５５を原子層蒸着（ＡＬＤ）工程を使用して選択的に形成できる。ＡＬＤ工程を使用する場合、Ｗ、ＷＮｘ、Ｔａ、ＴａＮｘ、Ｔｉ又はＴｉＮｘのような物質でビアキャッピング膜１５５を形成できる。
【００３０】
図６を参照すれば、ビアキャッピング膜１５５を形成した後、ビアホール１５０を犠牲膜１６２で埋め込む。好ましくは、犠牲膜１６２は、犠牲膜１６２内にボイドが形成されることを最小化できる均一なギャップ埋め込み特性を有する物質で形成できる。本発明の一実施形態では、犠牲膜１６２は、ポリアリレンエーテルに基づいた物質、ポリメタメチルアクリレート物質、又はビニールエーテルメタアクリレートに基づいた物質などのような有機スピン−オン−ポリマー（Ｓｐｉｎ−Ｏｎ−Ｐｏｌｙｍｅｒ；ＳＯＰ）物質で形成できる。本発明の他の実施形態では、犠牲膜１６２は、ＨＳＱに基づいた物質、ＭＳＱ（Ｍｅｔｈｙｌ−Ｓｉｌｓｅｓ−Ｑｕｉｏｘａｎｅ）に基づいた物質などのような無機スピン−オン−ガラス物質（Ｓｐｉｎ−Ｏｎ−Ｇｌａｓｓ；ＳＯＧ）で形成できる。
【００３１】
犠牲膜１６２は、ＩＬＤ膜１３０を形成する誘電膜の乾式エッチング特性と類似した乾式エッチング特性を有する物質で形成することが好ましい。例えば、犠牲膜１６２は、与えられた乾式エッチング化学条件でＩＬＤ膜１３０の乾式エッチング率より若干早い乾式エッチング率を有することが好ましい。後述するように、このような条件を満足することによってトレンチ領域を形成した後、ビアホール１５０内に十分な量の犠牲物質が残っていることができるようにしてやる。さらに、犠牲膜１６２は、ＩＬＤ膜１３０の湿式エッチング率より若干早い湿式エッチング率を有するように選択する。これは、トレンチ領域の形成後にビアホール１５０に残留する犠牲物質の完全な除去が可能なようにする。ＳＯＰ物質又はＳＯＧ物質のうちいずれの物質が使用されるかは、ＩＬＤ膜１３０を形成する物質及び与えられたエッチング化学条件でＩＬＤ膜１３０と犠牲膜１６２の間の好適なエッチング選択比に依存する。
【００３２】
次いで、ＩＬＤ膜１３０内にトレンチを形成する。図７を参照すれば、先ず第２のＡＲＬ１８４を犠牲膜１６２上に形成し、第２のＡＲＬ表面の一部を露出させる開口部１８５ａを含む第２のフォトレジストパターン１８５を形成する。開口部１８５ａは、ビアホール１５０に整列して形成し、開口部１８５ａは、ＩＬＤ膜１３０内にトレンチを形成するためのエッチングパターンを限定する。
【００３３】
図８を参照すれば、フォトレジストパターン１８５をエッチングマスクとして使用してＡＲＬ１８４、犠牲膜１６２及びＩＬＤ膜１３０を順次にエッチングするエッチング工程２２７を遂行して、トレンチ１９０を形成する。本発明の例示的な方法におけるエッチング工程２２７は、相異なる膜を構成する物質のエッチングに適したエッチング化学条件を有する乾式エッチング工程を使用して遂行する。前述したように、トレンチ１９０のエッチング時犠牲膜１６２がＩＬＤ膜１３０より早い速度にエッチングできるようにする乾式エッチング化学条件を使用して欠陥の生成を防止する。具体的には、犠牲膜１６２：ＩＬＤ膜１３０のエッチング率が実質的に１０：１以下になるようにするエッチング率でエッチングを遂行する。エッチング工程は、十分な時間適用してＩＬＤ膜１３０の上面から所定のトレンチ深さを有するトレンチ１９０が形成されるようにする。乾式エッチング工程の間、ビアホール１５０内に残留する犠牲膜１６２ａは、トレンチ１９０の底面下にリセスされてトレンチ１９０とビアホール１５０の一部を含む非埋め込み領域１９５が形成されるようにする。
【００３４】
図９は、第２のフォトレジストパターン１８５及びＡＲＬ１８４と残留する犠牲膜１６２、１６２ａを除去した後の構造を示す断面図である。本発明の一実施形態では、第２のフォトレジストパターン１８５とＡＲＬ１８４は、アッシング工程を使用して除去した後、犠牲膜１６２を除去する。犠牲膜１６２を有機物質で形成した場合には、第２のフォトレジストパターン１８５と共に除去できる。犠牲膜１６２を無機ＳＯＧ物質で形成した場合、第２のフォトレジストパターン１８５とＡＲＬ１８４とを除去した後、ビアホール１５０内に残留する犠牲膜１６２ａだけではなく、ハードマスク膜１４０上に形成された犠牲膜は、湿式エッチング工程を使用して除去する。前述したように、ＩＬＤ膜１３０より相当に早い比率で選択的に犠牲膜を除去できる湿式エッチング化学条件（例、ＨＦ溶液を使用する）を選択できる。例えば、犠牲膜１６２がＳＯＧ膜（例、ＨＳＱ膜）で形成され、ＩＬＤ膜１３０がＳｉＯＣで形成された場合、ＨＦ溶液内でＩＬＤ膜１３０より犠牲膜１６２がさらに早くエッチングされる。要約すれば、犠牲膜１６２とＩＬＤ膜１３０との間で高いエッチング選択比を得ることができる湿式エッチングを選択して使用する。
【００３５】
次いで、トレンチ１９０及びビアホール１５０を銅などのような導電物質に埋め込んで上部金属配線（デュアルダマシン配線）を形成する。図１０Ａ及び図１０Ｂは、上部金属配線の多様な実施形態を示す。図１０Ａは配線構造２３０をビアキャッピング膜１５５上に形成した場合を示し、図１０Ｂはビアキャッピング膜１５５を除去した後配線構造を形成した場合を示す。
【００３６】
具体的には、図１０Ａを参照すれば、本発明の一実施形態における上部配線構造２３０の形成は、トレンチ１９０及びビアホール１５０の側壁及びビアキャッピング膜１５５の上面にコンフォーマルするようにバリヤ膜２００を形成することを含む。一実施形態で、例えばスパッタリング工程を使用してＴｉＮ又はＴａＮなどのような物質を５０Å〜５００Å厚さで形成することによってバリヤ膜２００を形成できる。その後、導電物質をバリヤ膜２００上に蒸着してビアホール１５０とトレンチ１９０とを導電物質で埋め込む。例えば、導電物質は、従来の電気鍍金工程を使用して蒸着できる。平坦化工程（例、ＣＭＰ）を遂行して配線構造の上面がハードマスク膜１４０まで平坦化されるようにして、デュアルダマシン構造２３０を備える金属配線構造の形成を完了する。
【００３７】
図１０Ｂを参照すれば、本発明の他の実施形態における上部配線構造２３０の形成は、トレンチ１９０及びビアホール１５０の側壁とビアキャッピング膜１５５の上面にコンフォーマルするようにバリヤ膜２００を形成し、次いでビアホール１５０の底面をエッチングしてビアキャッピング膜１５５とビアキャッピング膜１５５の上面の第１のバリヤ膜を除去して、下部配線１１０の一部を露出させることを含む。ビアキャッピング膜１５５及びビアキャッピング膜１５５の上面の第１のバリヤ膜２００は、Ａｒスパッタリングのようなスパッタリング工程を使用して除去できる。また、Ａｒスパッタリングは、下部配線１１０の上面の薄い層を除去して、存在しうる損傷層を除去できる。
【００３８】
次いで、第１のバリヤ膜２００及び下部配線１１０の露出された領域上にコンフォーマルするように第２のバリヤ膜２０１を形成した後、第２のバリヤ膜２０１上に導電物質膜を蒸着してビアホール１５０及びトレンチ１９０を埋め込む。続けて、構造を平坦化（例、ビアＣＭＰ）して導電物質及びバリヤ物質をハードマスク膜１４０の上面まで除去してデュアルダマシン構造２３０を完成する。
【００３９】
以上、図１〜図１０Ａ及び図１０Ｂを参照して単一層レジスト（ＳＬＲ）の工程を使用して遂行するビアファーストデュアルダマシン（ＶＦＤＤ）方法を説明した。ＶＦＤＤ  ＳＬＲ工程を使用する場合、犠牲膜は有機物質又は無機物質でありうる。
【００４０】
本発明の他の実施形態では、図１１〜図１８Ａ及び図１８Ｂを参照してＶＦＤＤ多層レジスト（ＭＬＲ）方法を説明する。本発明の他の実施形態では、犠牲膜はエッチング工程の間フォトレジストとして作用する有機物質で形成する。図１１〜図１８Ａ及び図１８Ｂの例示的な方法は、図１１から始めるものとして説明するが、図１１の工程段階前に図１〜図５を参照して説明した段階が先行できる。
【００４１】
図１１を参照すれば、ビアキャッピング膜１５５（例、図５）を形成した後、犠牲膜２６２を蒸着してビアホール１５０を埋め込む。好ましくは、犠牲膜２６２はギャップ埋め込み特性が均一でボイドの形成を最小化できる物質で形成する。犠牲膜２６２は、ポリアリレンエーテルに基づいた物質、ポリメタメチルアクリレートに基づいた物質又はビニールエーテルメタクリレートに基づいた物質である有機スピン−オン−ポリマー（ＳＯＰ）で形成できる。前述したように、犠牲膜２６２はＩＬＤ膜１３０を形成する誘電物質について与えられた乾式及び湿式エッチング特性を現すことができる物質で形成されて、トレンチ領域エッチングと後続の残留する犠牲膜除去時、所望のエッチング選択比を達成するようにする。
【００４２】
図１１及び図６を比較すれば、図１１に示されている犠牲膜２６２は図６に示されている犠牲膜１６２より厚く形成する。本発明の例示的な実施形態では、犠牲膜２６２を十分に厚く形成して、後述するように（図１６）、犠牲膜２６２がエッチング工程の間エッチングマスクとして使用されるようにする。
【００４３】
図１２を参照すれば、ハードマスク膜２８２を犠牲膜２６２上に形成する。ハードマスク膜２８２は、ＳｉＯ２、ＳｉＮ、ＳｉＣ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＯＣＮ、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ａｌ２Ｏ３、ＢＱ、ＨＳＱで形成できる。ハードマスク膜２８２の形成物質は、犠牲膜２６２の形成物質についてエッチング選択比が高い物質で選択する。
【００４４】
図１３を参照すれば、ＡＲＬ２８４をハードマスク膜２８２上に形成した後、ＡＲＬ２８４の表面の一部を露出させる開口部２８５ａを備えるフォトレジストパターン２８５を形成する。開口部２８５ａは、ビアホール１５０に整列して形成され、開口部２８５ａは、ＩＬＤ膜１３０内にトレンチ領域を形成するエッチングパターンを限定する。
【００４５】
図１４を参照すれば、フォトレジストパターン２８５をエッチングマスクとして使用して一つ以上のエッチング工程３０７を遂行して開口部２８５ａによって露出されたＡＲＬ２８４及びハードマスク膜２８２を順次にエッチングする。エッチング工程３０７は、フォトレジストパターン２８５をエッチングマスクとして使用して遂行して、ＡＲＬ２８４及びハードマスク膜２８２を順次にエッチングする。好ましくは、エッチング工程３０７は、相異なる膜２８４、２８２を形成する物質をエッチングする場合に適したエッチング化学条件を使用する単一乾式エッチング工程で遂行する。
【００４６】
図１５を参照すれば、第２のエッチング工程３１７を一定時間の間遂行して開口部２８５ａによって露出された犠牲膜２６２をエッチングする。第２のエッチング工程３１７は、犠牲膜２６２が除去される間、フォトレジストパターン２８５及びＡＲＬ２８４も除去できるエッチング化学条件を使用して遂行する。第２のエッチング工程３１７は、相異なる層を形成する多様な種類の物質のエッチングに適したエッチング化学条件を使用する乾式エッチング工程を使用して遂行する。乾式エッチング化学条件は、犠牲膜２６２がＩＬＤ膜１３０より早くエッチングすることができるように選択されて欠陥の発生を防止する。具体的には、犠牲膜２６２：ＩＬＤ膜１３０のエッチング選択比が１０：１と実質的に同一であるか、或いは低いようにして遂行する。図１５に示されたように、第２のエッチング工程３１７を遂行して犠牲膜２６２ａが所定のトレンチレベルと同一であるか、或いは低いレベルにビアホール１５０内に残留するようにエッチングする。例示的なエッチング工程３１７を使用する場合、パターンされたハードマスク膜２８２が露出される。
【００４７】
図１６を参照すれば、パターンされたハードマスク膜２８２及び犠牲膜２６２をエッチングマスクとして使用して第３のエッチング工程３２７を遂行してキャッピング膜１４０及びＩＬＤ膜１３０の露出された部分をエッチングしてトレンチ２９０を形成する。本発明の例示的な実施形態では、キャッピング膜１４０及びＩＬＤ膜１３０の露出された部分をエッチングしてＩＬＤ膜１３０の上面より低い所定レベルにトレンチ２９０を形成する。
【００４８】
第３のエッチング工程３２７は、犠牲膜２６２についてハードマスク膜２８２、キャッピング膜１４０及びＩＬＤ膜１３０のエッチング選択比が高いエッチング化学条件を使用して遂行する。このような方式に第３のエッチング工程３２７を進行すれば、キャッピング膜１４０及びＩＬＤ膜１３０が犠牲膜２６２より早くエッチングされて、ハードマスク膜２８２がエッチングされて消えた後にもキャッピング膜１４０上の犠牲膜２６２がエッチングマスクとして作用し、ビアホール１５の底の犠牲膜２６２ａが過エッチングされずに、ビアキャッピング膜１５５及び下部配線１１０がエッチング雰囲気に露出されることを防止する。例えば、図１６に示されたように、第３のエッチング工程３２７の間、相対的に小量の犠牲膜２６２ｂがエッチングされる。
【００４９】
本発明の例示的な実施形態における第３のエッチング工程３２７は、犠牲物質２６２ａ、２６２がＩＬＤ膜１３０より低いエッチング率にエッチングするエッチング化学条件の乾式エッチング工程を使用して遂行されて欠陥の発生を抑制する。具体的には、犠牲膜２６２ａ、２６２：ＩＬＤ膜１３０のエッチング率が１：１０より実質的に早い条件でエッチングを遂行する。
【００５０】
続けて、（図１６に示されている）残留する犠牲膜２６２ａ、２６２を除去してキャッピング膜１４０及びビアキャッピング膜１５５を露出させる。図１７は、残留する犠牲膜２６２、２６２ａを除去した後の断面構造を示す。犠牲膜２６２ａ、２６２は、犠牲膜２６２ａ，２６２を形成する有機物質のエッチング率がＩＬＤ膜１３０を形成する物質のエッチング率より相対的に大きいようにするアッシング工程又はその他のエッチング方法を使用して除去する。
【００５１】
続けて、トレンチ２９０及びビアホール１５０を銅のような導電物質で埋め込むことによって上部金属配線（デュアルダマシン配線）を形成する。図１７に例示されている構造から出発して、図１０Ａ及び図１０Ｂを参照して説明した製造工程と同一な工程を使用して図１８Ａ及び図１８Ｂに例示されている構造を形成できる。
【００５２】
以上、添付した図面を参照して本発明の好適な実施形態を説明したが、当業者であれば、本発明の技術的思想や必須的な特徴を変更せずに他の具体的な形態で実施されうることを理解することができる。したがって、上述した好適な実施形態は、例示的なものであり、限定的なものではないと理解されるべきである。
【産業上の利用可能性】
【００５３】
本発明は、半導体素子の製造方法に適用されうる。
【図面の簡単な説明】
【００５４】
【図１】本発明の一実施形態による半導体素子の金属配線形成方法を例示する断面図である。
【図２】本発明の一実施形態による半導体素子の金属配線形成方法を例示する断面図である。
【図３】本発明の一実施形態による半導体素子の金属配線形成方法を例示する断面図である。
【図４】本発明の一実施形態による半導体素子の金属配線形成方法を例示する断面図である。
【図５】本発明の一実施形態による半導体素子の金属配線形成方法を例示する断面図である。
【図６】本発明の一実施形態による半導体素子の金属配線形成方法を例示する断面図である。
【図７】本発明の一実施形態による半導体素子の金属配線形成方法を例示する断面図である。
【図８】本発明の一実施形態による半導体素子の金属配線形成方法を例示する断面図である。
【図９】本発明の一実施形態による半導体素子の金属配線形成方法を例示する断面図である。
【図１０Ａ】本発明の一実施形態による半導体素子の金属配線形成方法を例示する断面図である。
【図１０Ｂ】本発明の一実施形態による半導体素子の金属配線形成方法を例示する断面図である。
【図１１】本発明の他の実施形態による半導体素子の金属配線形成方法を例示する断面図である。
【図１２】本発明の他の実施形態による半導体素子の金属配線形成方法を例示する断面図である。
【図１３】本発明の他の実施形態による半導体素子の金属配線形成方法を例示する断面図である。
【図１４】本発明の他の実施形態による半導体素子の金属配線形成方法を例示する断面図である。
【図１５】本発明の他の実施形態による半導体素子の金属配線形成方法を例示する断面図である。
【図１６】本発明の他の実施形態による半導体素子の金属配線形成方法を例示する断面図である。
【図１７】本発明の他の実施形態による半導体素子の金属配線形成方法を例示する断面図である。
【図１８Ａ】本発明の他の実施形態による半導体素子の金属配線形成方法を例示する断面図である。
【図１８Ｂ】本発明の他の実施形態による半導体素子の金属配線形成方法を例示する断面図である。
【符号の説明】
【００５５】
１００  半導体基板
１０５  第１の層間絶縁膜
１１０  下部配線
１２０  エッチング停止膜
１３０  第２の層間絶縁膜
１４０  キャッピング膜
１４４  反射防止膜
１４５  フォトレジストパターン
１４５ａ  開口部
１４７  エッチング工程
１５０  ビアホール
１５５  ビアキャッピング膜
【図１】
2006216964.tif 000003
【図２】
2006216964.tif 000004
【図３】
2006216964.tif 000005
【図４】
2006216964.tif 000006
【図５】
2006216964.tif 000007
【図６】
2006216964.tif 000008
【図７】
2006216964.tif 000009
【図８】
2006216964.tif 000010
【図９】
2006216964.tif 000011
【図１０Ａ】
2006216964.tif 000012
【図１０Ｂ】
2006216964.tif 000013
【図１１】
2006216964.tif 000014
【図１２】
2006216964.tif 000015
【図１３】
2006216964.tif 000016
【図１４】
2006216964.tif 000017
【図１５】
2006216964.tif 000018
【図１６】
2006216964.tif 000019
【図１７】
2006216964.tif 000020
【図１８Ａ】
2006216964.tif 000021
【図１８Ｂ】
2006216964.tif 000022