(57)【要約】      （修正有）【課題】画素電圧保持用コンデンサの精度の高い検査を可能にする。【解決手段】保持用コンデンサを第１の電圧に充電したあと、トランジスタを非導通状態にし、第１の電圧＋ΔＶをデータ端子に印加した後、トランジスタを導通状態にして、このとき流れる電荷量を測定し（Ｓ１，Ｓ２）、トランジスタが非導通状態で、コンデンサの電位がＶＣであるときに、データ端子に第２の電圧を印加し、次いで、トランジスタを導通状態にしたときに流れ込む電荷量を測定し（Ｓ３，Ｓ４）、トランジスタが非導通状態で、データ端子に印加される電圧が第１の電圧と異なる電圧であり、コンデンサの電位がＶＣであるときに、データ端子に第３の電圧を印加し、次いで、トランジスタを導通状態にしたときに流れ込む電荷量を測定し（Ｓ５，Ｓ６）、画素電圧保持用コンデンサの容量を算出する（Ｓ７）ことを含んでなるアクティブマトリックス表示パネルのアレイ基板の検査方法。【選択図】図３
2006163202.tif 000002
【特許請求の範囲】
【請求項１】
データ端子とソース端子とゲート端子を有するスイッチング用トランジスタと、
該トランジスタのソース端子に接続された画素駆動回路と、
前記画素駆動回路と該ソース端子に接続された画素電圧保持用コンデンサと
を備えたアクティブマトリックス表示パネルのアレイ基板の検査方法であって、
前記トランジスタが導通状態のまま電圧Ｖ1を前記データ端子に印加し、次いで、前記トランジスタを非導通状態にし、前記トランジスタが非導通状態のまま異なる電圧Ｖ1＋ΔＶを前記データ端子に印加した後、前記トランジスタを導通状態にして、このとき前記トランジスタを通って流れる電荷量ΔＱを測定する第１ステップと、
前記トランジスタが非導通状態で、前記データ端子に印加される電圧がＶ3であり、前記コンデンサの電位がＶCであるときに、データ端子にＶ3と異なる電圧Ｖ0を印加し、次いで、前記トランジスタを導通状態にしたときに前記トランジスタを通って流れ込む電荷の量Ｑ1を測定する第２ステップと、
前記トランジスタが非導通状態で、前記データ端子に印加される電圧が前記Ｖ3と異なるＶ4であり、前記コンデンサの電位が前記ＶCであるときに、前記データ端子に電圧Ｖ0’を印加し、次いで、前記トランジスタを導通状態にしたときに前記トランジスタを通って流れ込む電荷の量Ｑ2を測定する第３ステップと、
得られたΔＶと、ΔＱ、Ｖ0、Ｖ0’、Ｖ3、Ｖ4、Ｑ1、Ｑ2の値に基づいて、画素電圧保持用コンデンサの容量を算出する第４ステップと
を含んでなるアクティブマトリックス表示パネルのアレイ基板の検査方法。
【請求項２】
Ｖ0とＶ0’が等しい、請求項１に記載の方法。
【請求項３】
第２ステップと第３ステップのそれぞれに先立って、あるデータ端子電圧Ｖ2のもとで前記トランジスタが導通状態となる電圧ＶGonを前記ゲート端子に加え、ゲート電圧をＶGoffに下げて前記トランジスタを非導通状態にした後、ゲート電圧を前記ＶGonにしても前記トランジスタが導通状態にならない電圧Ｖ3にまでデータ端子電圧を上昇させ、そして、ゲート電圧をＶGoffからＶGonへと上昇させることで、前記コンデンサの電位を前記トランジスタのゲート電圧ＶGから前記トランジスタの閾値電圧Ｖthを引いた値（ＶC＝ＶG−Ｖth）にするステップをさらに含む請求項１または２に記載の方法。
【請求項４】
第２ステップと第３ステップのそれぞれに先立って、あるデータ端子電圧Ｖ2のもとで前記トランジスタが導通状態となる電圧ＶGonを前記ゲート端子に加え、次いで、ゲート電圧をＶGonにしたままで、ゲート電圧が前記ＶGonでも前記トランジスタが導通状態にならない電圧Ｖ3にまでデータ端子電圧を上昇させることで、前記コンデンサの電位を前記トランジスタのゲート電圧ＶGから前記トランジスタの閾値電圧Ｖthを引いた値（ＶC＝ＶG−Ｖth）に近い値にするステップをさらに含む請求項１または２に記載の方法。
【請求項５】
Ｖ2及びＶ1＋ΔＶ及びＶ2はＶGon−Ｖthより小さい電圧であり、Ｖ3及びＶ4はＶGon−Ｖthより大きい電圧である、請求項３または４に記載の方法。
【請求項６】
Ｖ0＝Ｖ0’であり、Ｖ0、Ｖ1、Ｖ2のうち、２以上が等しい電圧である、請求項３から５のいずれかに記載の方法。
【請求項７】
第１ステップを実施し、その後、２ステップを実施し、続いて、第１ステップを実施したあとに、第３ステップと第４ステップを実施することを特徴とする請求項１に記載の方法。
【請求項８】
前記第４ステップにおいて、下記の数１に基づいて保持コンデンサの保持容量ＣSを算出する請求項２に記載の方法。
【数１】
2006163202.tif 000015
【請求項９】
下記の数２に基づいてさらにトランジスタ又は第１のトランジスタの寄生容量Ｃdsを算出する第５ステップをさらに含む請求項２に記載の方法。
【数２】
2006163202.tif 000016
【請求項１０】
データ端子とソース端子とゲート端子を有するスイッチング用トランジスタと、該トランジスタのソース端子に接続された画素駆動回路と、前記画素駆動回路と該ソース端子に接続された画素電圧保持用コンデンサとを備えたアクティブマトリックス表示パネルのアレイ基板の検査装置であって、
電圧源と電荷測定回路と演算装置と記憶手段を具備し、
該演算装置の制御により、前記電圧源を用いて、前記トランジスタが導通状態のまま電圧Ｖ1を前記データ端子に印加し、次いで、前記トランジスタを非導通状態にし、前記トランジスタが非導通状態のまま異なる電圧Ｖ1＋ΔＶを前記データ端子に印加した後、前記トランジスタを導通状態にして、前記電荷測定回路を用いて、このとき前記トランジスタを通って流れる電荷量ΔＱを測定して、前記記憶手段に記憶する第１手段と、
前記演算装置の制御により、前記電圧源を用いて、前記トランジスタが非導通状態で、前記データ端子に印加される電圧がＶ1であり、前記コンデンサの電位がＶCであるときに、前記データ端子にＶ1と異なる電圧Ｖ0を印加し、次いで、前記トランジスタを導通状態にしたときに、前記電荷測定回路を用いて、前記トランジスタを通って流れ込む電荷の量Ｑ1を測定して、前記記憶手段に記憶する第２ステップと、
前記演算装置の制御により、前記電圧源を用いて、前記トランジスタが非導通状態で、前記データ端子に印加される電圧が前記Ｖ1と異なるＶ2であり、前記コンデンサの電位が前記ＶCであるときに、データ端子に電圧Ｖ0’を印加し、次いで、前記トランジスタを導通状態にしたときに、前記電荷測定回路を用いて、前記トランジスタを通って流れ込む電荷の量Ｑ2を測定する第３手段と、
前記演算装置により、ΔＶ、Ｖ0、Ｖ0’、Ｖ3、Ｖ4の値と、前記記憶手段に記憶してあるΔＱ、Ｑ1、Ｑ2の値に基づいて、画素電圧保持用コンデンサの容量を算出する第４手段と
を含んでなるアクティブマトリックス表示パネルのアレイ基板の検査装置。
【請求項１１】
Ｖ0とＶ0’が等しい、請求項１０に記載の装置。
【請求項１２】
第２手段と第３手段のそれぞれの操作に先立って、前記演算装置により、前記電圧源を用いて、あるデータ端子電圧Ｖ2のもとで前記トランジスタが導通状態となる電圧ＶGonを前記ゲート端子に加え、ゲート電圧をＶGoffに下げて前記トランジスタを非導通状態にした後、ゲート電圧を前記ＶGonにしても前記トランジスタが導通状態にならない電圧Ｖ3にまでデータ端子電圧を上昇させ、そして、ゲート電圧をＶGoffからＶGonへと上昇させることで、前記コンデンサの電位を前記トランジスタのゲート電圧ＶGから前記トランジスタの閾値電圧Ｖthを引いた値（ＶC＝ＶG−Ｖth）にする第５手段をさらに含む請求項１０または１１に記載の装置。
【請求項１３】
前記第２手段と第３手段のそれぞれの操作に先立って、前記演算装置により、前記電源を用いて、あるデータ端子電圧Ｖ2のもとで前記トランジスタが導通状態となる電圧ＶGonを前記ゲート端子に加え、次いで、ゲート電圧をＶGonにしたままで、ゲート電圧がＶGonでも前記トランジスタが導通状態にならない電圧Ｖ3にまでデータ端子電圧を上昇させることで、前記コンデンサの電位を前記トランジスタのゲート電圧ＶGから前記トランジスタの閾値電圧Ｖthを引いた値（ＶC＝ＶG−Ｖth）に近い値にする手段をさらに含む請求項１０または１１に記載の装置。
【請求項１４】
Ｖ2及びＶ1＋ΔＶ及びＶ2はＶGon−Ｖthより小さい電圧であり、Ｖ3及びＶ4はＶGon−Ｖthより大きい電圧である、請求項１２または１３に記載の装置。
【請求項１５】
Ｖ0＝Ｖ0’であり、Ｖ0、Ｖ1、Ｖ2のうち、２以上が等しい電圧である、請求項１２から１４のいずれかに記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリックス表示パネルのアレイ基板の検査方法及び検査装置に関し、詳しくは有機ＥＬパネルや液晶パネル等のアクティブマトリックス表示パネルに用いられるアレイ基板の検査に適用可能な検査方法と検査装置に関する。
【背景技術】
【０００２】
近年、表示性能の向上に伴い、液晶パネル（以下、ＬＣＤという）や有機ＥＬパネル（以下、ＯＥＬＤともいう）等のフラット・パネル・ディスプレイに注目が集まっている。このようなフラット・パネル・ディスプレイの基板の製造工程においては、これらのアレイ基板の回路が問題なく形成されているか否かの検査（以下、アレイ・テストという）が行われている。ＬＣＤ、ＯＬＥＤともに、このアレイ・テストを行う場合には、特にデータ記憶のための画素電圧保持用のコンデンサ（以下、「保持コンデンサ」という）の容量の測定が重要となっている。具体的には、薄膜トランジスタ（ＴＦＴ）アレイのデータ端子に所定の電圧を印加することによって保持コンデンサに電荷をチャージし、そのチャージされた電荷量を読み出し、電圧値で除算することによってこのコンデンサの容量を求めている。
【０００３】
しかし、従来の技術では、かかる保持コンデンサの容量のみを正確に測定することはときに困難である。これは、アレイ基板の保持コンデンサへ流れる電流をスイッチングするスイッチング素子としてのＴＦＴが有する寄生容量に起因する。ＴＦＴにおいては、ゲート電極となる層上面の両端部分に、それぞれソース電極となる層とデータ電極となる層とが積層されている。このソース電極とデータ電極との間に形成される空間により、寄生容量が生じる。アレイ・テストの際には、アレイ基板のデータ線につながるＴＦＴのデータ端子にテストのための電圧を印加して、保持コンデンサに流入する電荷を測定するとき、ＴＦＴに寄生した容量が誤差の原因となって、正確な測定ができないという問題があった。
【０００４】
また、アレイ・テストを行うための公知技術としては、特許文献１に記載のものがある。アレイ基板中のＴＦＴアレイのゲート電極に異なる電圧を２回印加して、前記保持コンデンサの容量と蓄積電荷を測定することにより、アレイ基板の突き抜け電圧の異常を検査する。しかし、この文献の技術によっては、ＴＦＴアレイのデータ−ソース間に発生する寄生容量による影響が考慮されていない。
【０００５】
いずれのアレイ・テストにおいても、スイッチング素子としてのＴＦＴのデータ−ソース間に発生する寄生容量が保持コンデンサの容量に比べて無視できるほど小さければ問題はないが、そうでない場合、保持コンデンサの測定に誤差が発生し、ひいては正しい突き抜け電圧の検査ができなくなるという問題がある。
【０００６】
【特許文献１】特開２００４−９３６４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで本発明は、上述の事情を背景にしてなされたものであり、その課題はスイッチング素子に発生する寄生容量と保持コンデンサの容量とを個別に測定することを可能とすることにより、より厳密な保持コンデンサの検査を可能としたアレイ基板の検査方法及びアレイ基板の検査装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決する本発明のアクティブマトリックス表示パネルのアレイ基板の検査方法は、データ端子とソース端子とゲート端子を有するスイッチング用トランジスタと、該トランジスタのソース端子に接続された画素駆動回路と、前記画素駆動回路と該ソース端子に接続された画素電圧保持用コンデンサとを備えたアクティブマトリックス表示パネルのアレイ基板の検査方法であって、前記トランジスタが導通状態のまま電圧Ｖ1を前記データ端子に印加し、次いで、前記トランジスタを非導通状態にし、前記トランジスタが非導通状態のまま異なる電圧Ｖ1＋ΔＶを前記データ端子に印加した後、前記トランジスタを導通状態にして、このとき前記トランジスタを通って流れる電荷量ΔＱを測定する第１ステップと、前記トランジスタが非導通状態で、前記データ端子に印加される電圧がＶ3であり、前記コンデンサの電位がＶCであるときに、データ端子にＶ3と異なる電圧Ｖ0を印加し、次いで、前記トランジスタを導通状態にしたときに前記トランジスタを通って流れ込む電荷の量Ｑ1を測定する第２ステップと、前記トランジスタが非導通状態で、前記データ端子に印加される電圧が前記Ｖ3と異なるＶ4であり、前記コンデンサの電位が前記ＶCであるときに、前記データ端子に電圧Ｖ0’を印加し、次いで、前記トランジスタを導通状態にしたときに前記トランジスタを通って流れ込む電荷の量Ｑ2を測定する第３ステップと、得られたΔＶと、ΔＱ、Ｖ0、Ｖ0’、Ｖ3、Ｖ4、Ｑ1、Ｑ2の値に基づいて、画素電圧保持用コンデンサの容量を算出する第４ステップとを含んでなるアクティブマトリックス表示パネルのアレイ基板の検査方法を提供する。
【０００９】
第２ステップと第３ステップにおいて、Ｖ0とＶ0’の値は、同じでも、異なっていても良い。
【００１０】
これらの検査方法においては、第２ステップまたは第３ステップあるいは第２ステップと第３ステップの両方に先立って、導通状態にある前記トランジスタのゲート電圧を一定に保ったまま、データ端子に印加される電圧を上昇させることにより、前記トランジスタを非導通状態に遷移させて、前記コンデンサの電位を前記トランジスタのゲート電圧ＶGから前記トランジスタの閾値電圧Ｖthを引いた値（ＶC＝ＶG−Ｖth）にすることができる。
【００１１】
そして、本発明によれば、前記第４ステップにおいては、下記の数１に基づいて保持コンデンサの保持容量ＣSを算出することができる。
【数１】
2006163202.tif 000003
ここで、ΔＶ'＝Ｖ2−Ｖ1である。
【００１２】
さらに、下記の数２に基づいてさらにトランジスタ又は第１のトランジスタの寄生容量Ｃdsを算出することもできる。
【数２】
2006163202.tif 000004
【００１３】
また別の好適な実施態様として、第２ステップまたは第３ステップで、ＶC＝ＶG−Ｖthとする代わりに、前記第２ステップに先立って、導通状態にある前記トランジスタのデータ端子に前記電圧Ｖ1を印加し、それを一定に保ったまま、ゲート電圧を下げることにより、前記トランジスタを非導通状態に遷移させて、前記コンデンサの電位をＶ1にするステップと、前記第３ステップに先立って、導通状態にある前記トランジスタのデータ端子に前記電圧Ｖ2を印加し、それを一定に保ったまま、ゲート電圧を下げることにより、前記トランジスタを非導通状態に遷移させて、前記コンデンサの電位をＶ2にするステップとをさらに実行することもできる。
【００１４】
本発明はさらに、データ端子とソース端子とゲート端子を有するスイッチング用トランジスタと、該トランジスタのソース端子に接続された画素駆動回路と、前記画素駆動回路と該ソース端子に接続された画素電圧保持用コンデンサとを備えたアクティブマトリックス表示パネルのアレイ基板の検査装置であって、電圧源と電荷測定回路と演算装置と記憶手段を具備し、該演算装置の制御により、前記電圧源を用いて、前記トランジスタが導通状態のまま電圧Ｖ1を前記データ端子に印加し、次いで、前記トランジスタを非導通状態にし、前記トランジスタが非導通状態のまま異なる電圧Ｖ1＋ΔＶを前記データ端子に印加した後、前記トランジスタを導通状態にして、前記電荷測定回路を用いて、このとき前記トランジスタを通って流れる電荷量ΔＱを測定して、前記記憶手段に記憶する第１手段と、前記演算装置の制御により、前記電圧源を用いて、前記トランジスタが非導通状態で、前記データ端子に印加される電圧がＶ1であり、前記コンデンサの電位がＶCであるときに、前記データ端子にＶ1と異なる電圧Ｖ0を印加し、次いで、前記トランジスタを導通状態にしたときに、前記電荷測定回路を用いて、前記トランジスタを通って流れ込む電荷の量Ｑ1を測定して、前記記憶手段に記憶する第２ステップと、前記演算装置の制御により、前記電圧源を用いて、前記トランジスタが非導通状態で、前記データ端子に印加される電圧が前記Ｖ1と異なるＶ2であり、前記コンデンサの電位が前記ＶCであるときに、データ端子に電圧Ｖ0’を印加し、次いで、前記トランジスタを導通状態にしたときに、前記電荷測定回路を用いて、前記トランジスタを通って流れ込む電荷の量Ｑ2を測定する第３手段と、前記演算装置により、ΔＶ、Ｖ0、Ｖ0’、Ｖ3、Ｖ4の値と、前記記憶手段に記憶してあるΔＱ、Ｑ1、Ｑ2の値に基づいて、画素電圧保持用コンデンサの容量を算出する第４手段とを含んでなるアクティブマトリックス表示パネルのアレイ基板の検査装置を提供する。
【発明の効果】
【００１５】
このように、本発明によれば、スイッチング素子であるＴＦＴに発生する寄生容量と保持コンデンサの容量とを別々の値として測定できるので、アレイ回路の保持コンデンサの容量を精度よく測定することができる。そのため、ＬＣＤ及びＯＬＥＤのアレイ回路の製造工程における検査をより高い精度をもって行うことができる。本発明の方法または装置によれば、１ｆFあるいはそれ以下の精度での測定が可能になる。
【発明を実施するための最良の形態】
【００１６】
以下に本発明のアレイ回路の検査装置、検査方法の実施の形態について、添付図面を参照しながら説明する。本発明を実施するための最良の形態を、以下に図１ないし図１１を使って説明する。
【００１７】
図１に本発明の測定対象となるＬＣＤとＯＬＥＤの基本的な回路構成の例を一つの画素１５８について示す。図１（Ａ）には、ＬＣＤとＯＬＥＤに共通な回路構成を示す。通常ＩＴＯからなる透明電極を含む画素駆動回路１８６は、ＴＦＴ１８２のソース端子（Ｓ）につながれたソース線に接続されて、ＴＦＴ１８２によりスイッチングされている。このスイッチングＴＦＴ１８２のデータ端子（Ｄ）への入力は、データ線Ｄｍ（１５４）に配線１６４（以下、ＴＦＴ１８２のデータ線と呼ぶ）を介して接続している。画素駆動回路１８６とＴＦＴ１８２を結ぶ配線とグランド線１８８との間には、電圧保持用のコンデンサ１８４（容量ＣS）が接続されている。そして、ＴＦＴ１８２のゲート端子（Ｇ）に供給されるゲート電圧は、配線１６２（以下、ＴＦＴ１８２のゲート線と呼ぶ）を介してゲート線Ｇｎ（１５２）に接続されている。ここで、ｍ、ｎはアレイの番号を示す正の整数である。そして、図１（Ｂ）は、画素駆動回路１８６がＩＴＯ電極１９０からなるＬＣＤの場合の回路構成を示し、図１（Ｃ）は画素駆動回路１８６が電流供給用の配線１９６とＴＦＴ１９２と、さらにＩＴＯ電極１９４とからなるＯＬＥＤの場合の回路構成を示す。そして、図２に示すように、ＴＦＴ１８２には、寄生容量Ｃdsがあり、ＴＦＴ１８２が導通あるいはＯＮ状態の場合には、データ−ソース間の抵抗ＲONが生じる。
【００１８】
図２から図７を用いて、本発明における各画素における電圧保持用コンデンサの容量の測定方法について説明をする。図３は本発明の測定方法の全体的な一実施態様を示すフロー図である。まず、対象となる画素アレイに対して第１の電圧変動工程（Ｓ１）と第１の電荷測定工程（Ｓ２）からなる第１ステップを実施する。図４は、この第１ステップのフロー図であり、図５は、第１の測定工程における画素回路の状態遷移を示す。
【００１９】
まず、トランジスタ１８２のデータ線１５４に電圧Ｖ1を印加する（Ｓ１１）。ここで、トランジスタ１８２の閾値電圧をＶthとし、本実施の形態において通常印加されるデータ端子電圧に対してトランジスタ１８２を導通状態にするのに適したゲート電圧をＶGonとし、Ｖ1はＶ1＜ＶGon−Ｖthを満たす電圧とする。次に、データ端子電圧がＶ1に保持された状態で、ゲート電圧ＶGにＶGonを印加する。これにより、ＶG＞Ｖ1＋Ｖthとなるので、ＴＦＴアレイ中のトランジスタ１８２は導通状態となる（Ｓ１２）。次に、トランジスタ１８２が導通している状態で、所定時間以上保持する。この所定時間とは、コンデンサ１８４が十分に充電された状態となるまでを指し、図５（Ａ）に示すようにコンデンサ１８４の電圧がデータ端子の電圧Ｖ1と等しいか、あるいは十分に近いとみなせるまでの時間をいう。所定時間に達したか否かは、例えば、電荷計を接続して、単位時間当りの電荷計の測定値の増分が０または十分に小さいと判断できるまでの時間として判断でき、このときの時定数τは、トランジスタ１８２のオン抵抗ＲONとＣSを基にτ＝ＲON×ＣSで決定されるものである。なお、電荷計の代わりに電流計を接続し、その電流値で所定時間に達したかを判断することもできる。
【００２０】
次いで、トランジスタ１８２をデータ端子に通常印加される電圧に対して非導通あるいはＯＦＦ状態とするのに適したゲート電圧ＶGoffを、ゲート電圧ＶGに印加することにより、トランジスタ１８２を非導通の状態にする（Ｓ１３）。次に、データ端子電圧をＶ1＋ΔＶにする（Ｓ１４）。但し、電圧ΔＶは、Ｖ1＋ΔＶ＜ＶGon−Ｖthを満たす電圧とする。そして、トランジスタ１８２を非導通のままにしておくと、コンデンサ１８４はデータ端子とは接続状態にないので、図５（Ｂ）に示すように電圧はデータ端子電圧Ｖ1＋ΔＶと異なるＶC1となる。この状態のとき、コンデンサにかかる電圧ＶC1は、次式で求めることができる。
【数３】
2006163202.tif 000005
【００２１】
そして、第１の電荷測定工程を行う（Ｓ２）。すなわち、データ端子電圧をＶ1＋ΔＶに保持したまま、ゲート端子に電圧ＶGonを印加することによりトランジスタ１８２を導通状態にする（Ｓ１５）。この状態をある時間保持すると、図５（Ｃ）に示すように、コンデンサ１８４の電圧はデータ端子電圧と等しいＶ1＋ΔＶになり、定常状態に到達する。このときコンデンサ１８４に流れ込む電荷量ΔＱは、
【数４】
2006163202.tif 000006
となる。この電荷量ΔＱを測定する（Ｓ１６）。そして、ＣSは、
【数５】
2006163202.tif 000007
で与えられる。
【００２２】
次いで、第２の電圧変動工程（Ｓ３）と電荷測定工程（Ｓ４）からなる第２ステップを実施する。図６は、第２ステップのフロー図であり、図７は第２の電圧変動工程における各素子の状態遷移を示す図である。
まず、データ端子に、電圧Ｖ2を印加し、さらにゲート端子にＶGonを印加し、トランジスタ１８２を導通状態として所定時間以上待ち、コンデンサ１８４にかかる電圧ＶCをＶ2に初期化する（Ｓ２９）。なお、Ｖ2とＶGonは、Ｖ2＜ＶGon−Ｖthを満たす電圧とする。ここでのＶGonは、第１ステップのＶGonとは必ずしも同一である必要はない。また、電圧Ｖ2は電圧Ｖ1と等しくても良い。このとき、コンデンサ１８４にかかる電圧は図７（Ａ）に示すようにＶ2である。次に、ゲート電圧を電圧ＶGoffに下げる（Ｓ３０）。次に、データ端子に電圧Ｖ3を印加する（Ｓ３１）。この時、電圧Ｖ3はＶ2より高く、Ｖ3＞ＶGon−Ｖthを満たす電圧である。次に、ゲート電圧ＶGをＶGonに上げる（Ｓ３２）。この時、トランジスタ１８２は導通状態になろうとソース端子電圧が上がるが、Ｖ3＞ＶGon−Ｖthであるため。ゲート端子−ソース端子間の電圧が閾値電圧Ｖth以上の電圧まで追従できない。トランジスタ１８２は、結局導通状態にはならず、非導通状態のままとなる。この時のコンデンサ１８４にかかる電圧ＶCすなわちＶC2は、ＶC2＝ＶG−Ｖth（ＶG＝ＶGon）となる（Ｓ３２及び図７（Ｂ））。なお、トランジスタ１８２が正常に動いてない場合には、この時の電圧ＶC2は、ＶC2＝ＶG−Ｖthとならないことに注意されたい。
その後、ゲート電圧ＶGを、次に行うデータ端子電圧の変動によりトランジスタの導通／非導通状態が遷移しないように、電圧ＶGoffに下げる（Ｓ３３）。このとき、トランジスタは非導通状態にあるので、コンデンサ１８４の電圧はデータ端子の電圧と等しいＶ3とはならず、ゲート電圧ＶGとトランジスタ１８２の閾値電圧ＶthとからのＶC2＝ＶG−Ｖthを維持する。
【００２３】
次いで、このトランジスタ１８２が非導通にされた状態のまま、データ端子電圧をＶ3と異なるＶ0にする（Ｓ３４）。ここで、電圧Ｖ0は、Ｖ0＜ＶGon−Ｖthを満たす電圧である。なお、電圧Ｖ0は上述の電圧Ｖ1あるいは電圧Ｖ2のいずれかまたは両方と同じ電圧でも良い。すると、この時のコンデンサ１８４の電圧ＶCすなわちＶC3は、図７（Ｃ）および次式に示すようになる。すなわち、
【数６】
2006163202.tif 000008
となる。
【００２４】
ここで、第２の電荷測定工程を実施する（Ｓ４）。データ端子電圧をＶ0に保持したまま、ゲート電圧を電圧ＶGonに上げてトランジスタ１８２をオンにし（Ｓ３５）、データ線を通る電荷量を測定する（Ｓ２６）。この時、データ線からオン抵抗ＲONを通って電流が流れて定常状態に至るまで、トランジスタ１８２のオン状態を所定時間以上保持すると、図７（Ｄ）に示すように、コンデンサ１８４の電圧は、データ端子電圧Ｖ0と等しくなる。このときコンデンサに流れ込む電荷量Ｑ1は、
【数７】
2006163202.tif 000009
で与えられる。
【００２５】
さらに、印加電圧Ｖ3をそれと異なる電圧Ｖ4（但し、Ｖ4＞ＶGon−Ｖth）に置き換えて、第２の電圧変動工程と第２の電荷測定工程を繰り返す。これが、第３の電圧変動工程（Ｓ５）と第３の電荷測定工程（Ｓ６）とからなる第３ステップになる。なお、第２の電圧変動工程と第３の電圧変動工程において、両工程の電圧Ｖ0は必ずしも等しい必要はなく、異なる値であっても良い。トランジスタ１８２を非導通状態にし（Ｓ３３に相当）、データ端子に電圧Ｖ0を印加したとき（Ｓ３４に相当）、コンデンサ１８４にかかる電圧ＶC4は、
【数８】
2006163202.tif 000010
となり、トランジスタ１８２を導通状態にした後にデータ線からコンデンサ１８４に流れ込む電荷量Ｑ2は、
【数９】
2006163202.tif 000011
となる。
【００２６】
すると、第２の電荷測定工程と第３の電荷測定工程における電荷量の差ΔＱ’（＝Ｑ1−Ｑ2）は、ΔＶ’＝Ｖ4−Ｖ3とすると、
【数１０】
2006163202.tif 000012
で与えられる。
【００２７】
そして、数５のＣSの式から、
【数１１】
2006163202.tif 000013
が得られ、
【数１２】
2006163202.tif 000014
となる。したがって、ΔＶとΔＶ’は所与であるので、ΔＱと、Ｑ1，Ｑ2（ΔＱ’）を測定することにより、上記の２式から、コンデンサ１８４の容量ＣSと、トランジスタ１８２の寄生容量Ｃdsを個別に求めることができる。
【００２８】
以上のように、本発明による最良の実施の態様によれば、従来の第１のステップに加えて、第２と第３の電圧変動工程（Ｓ３、Ｓ５）において、ゲートにトランジスタが導通状態となる電圧、すなわち、通常使用されるデータ端子電圧でトランジスタを導通させる電圧を加えながらも、ゲート端子−ソース端子間の電圧が閾値電圧Ｖth以下となってしまうためにトランジスタ１８２が非導通状態となる２電圧を選び、それぞれデータ端子電圧として印加することで、コンデンサ１８４にかかる電圧を共通の電圧ＶG−Ｖthとせしめることを利用して、ＶC2の項を消去させ、コンデンサ１８４の電圧ＶC2を実際に測ることなくコンデンサ１８４の容量ＣSと、トランジスタ１８２の寄生容量Ｃdsを求めることができる。
【００２９】
なお、上記の各電圧変動と電荷測定の工程において、説明の便宜上、第１，第２，第３と呼んでいるが、これらの工程を実施する順序は任意であり、上記の実施態様に縛られるものではない。別の好適な実施態様としては、第１ステップを行い、次いで第２ステップ、そして、もう一度第１ステップを繰り返して、第３ステップを行うことができる。また、さらに別の好適な実施態様としては、第１ステップの結果は、第１回目または第２回目のどちらの結果を用いることができるが、第１回目と第２回目の平均を採用することもできる。このようにすることで、よりシステマチックな測定が可能になる利点がある。そして、これを、電圧を印加するデータ線を変更して繰り返してゆくことで、各画素単位で、保持コンデンサの容量を測定していくことが可能になる。
【００３０】
また、本発明による別の実施の態様では、第２と第３の電圧変動工程において、図８に示すように、図６のＳ２９からＳ３２の各ステップに代わって、上記の態様ほど高精度ではないが、コンデンサ１８４にかかる電圧を略ＶG−Ｖthとさせる別の方法を用いることができる。すなわち、まず、ゲート電圧にＶGoffを与えてトランジスタ１８２を非導通状態にし（Ｓ５０）、次にデータ端子電圧にＶ2＜ＶG−Ｖthを満たす電圧Ｖ2を与え（Ｓ５１）、次にゲート電圧にＶGonを与えてトランジスタ１８２を導通状態にし（Ｓ５２）、さらに、データ端子電圧をＶ3＞ＶGon−Ｖthを満たす電圧Ｖ3まで上げる（Ｓ５３）。これによりトランジスタ１８２はゲート端子−ソース端子間電圧が閾値電圧以下となるために非導通状態となり、コンデンサにかかる電圧ＶC2は略（ＶG−Ｖth）となる（ＶG＝ＶGon）。しかしながら、データ端子電圧をＶ3まで上げる際に、寄生容量Ｃdsを介してコンデンサ１８４に電荷が移動するためにそれほど精度は良くない。しかし、精度がさほど要求されない場合には有効な方法である。残りの工程は図６のＳ３３以降と同様なので、説明を省略する。なお、この場合も、電圧Ｖ1，Ｖ2，Ｖ0の内の２つ或いは３つは互いに等しい電圧とすることができる。
【００３１】
本発明の方法及び装置の実施に用いることができる測定装置２００の例を図９に示す。この測定装置は、電圧源２２２、電荷計２１３、メモリ２１２を備え、全体的に演算装置（ＣＰＵ）により制御されている。そして、この測定装置には、ＴＦＴアレイ１０２が接続されているが、このＴＦＴアレイは、複数の画素（代表的に、その一部に１５６、１５８、１６０の参照番号を付してある）を備え、Ｖシフトレジスタ１４２によりゲート線１５２を、またＨシフトレジスタ１４０によりデータ線１５４を選択することで、特定の画素に与えるデータ線電圧およびゲート線電圧を規定することができるものである。Ｈシフトレジスタ１４０及びＶシフトレジスタ１４２には、クロック信号端子としてＣＬＫ＿Ｈ（１２８）、ＣＬＫ＿Ｖ（１４８）、パルス入力端子Ｓｔａｒｔ＿Ｈ（１３０）、Ｓｔａｒｔ＿Ｖ（１４６）、シフト方向端子Ｄｉｒ＿Ｈ（ １２６）、Ｄｉｒ＿Ｖ（１５０）、イネーブル端子ＥＮＢ＿Ｖ（１４９）がそれぞれ備えられている。これらのクロック端子１２８、１４８と、パルス入力端子１３０、１４６と、シフト方向端子１２６、１５０と、イネーブル端子１４９は、ＣＰＵ２１１に制御されて後述する動作を行うためのタイミング信号を出力する。
【００３２】
各シフトレジスタは、パルス入力端子に与えられた信号を、シフト方向端子に与えられた信号で規定された方向に、クロック信号端子に与えられたクロック信号に従ってシフト動作をする。ここで、Ｈシフトレジスタ１４０およびＶシフトレジスタ１４２の回路を模式的に図９、図１０にそれぞれ一例を示し、その動作を説明する。
【００３３】
図１０を参照すると、Ｈシフトレジスタ１４０は、ＨＳＲｍ １４０２を含むＨＳＲ１〜 ＨＳＲＵのＵ個のシフトレジスタを備えている。Ｈシフトレジスタ１４０は、パルス入力端子Ｓｔａｒｔ＿Ｈ １３０に与えられた論理ハイ信号を、クロック端子ＣＬＫ＿Ｈ（１２８）に与えられたクロック信号の数ほど、Ｄｉｒ＿Ｈ端子１２６で指定された方向にシフト動作し、論理ハイ信号を蓄積するシフトレジスタ（この場合はＨＳＲｍ １４０２）につながれたリレー（この場合は１４０４）を閉成させ、その結果、Ｄａｔａ端子１２４に与えられた信号はデータ線１５４（図の例ではＤｍ）に出力される。このように、選択されなかったデータ線は開放状態となる。なお、Ｈシフトレジスタには、イネーブル端子を備えたものもあり、その場合には、イネーブル端子が論理ハイになっているときだけ、指定されたリレー１４０４が閉成される。また、Ｈシフトレジスタには、選択されなかったデータ線を他の信号線に短絡させる方式のものを使用することもできる。
【００３４】
次に、図１１を参照すると、Ｖシフトレジスタ１４２にはＶＳＲｎ １５０２を含むＶＳＲ１〜ＶＳＲＶのＶ個のシフトレジスタが備えられる。Ｖシフトレジスタ１４２は、パルス入力端子Ｓｔａｒｔ＿Ｖ１４６に与えられた論理ハイ信号を、クロック端子ＣＬＫ＿Ｖ（１４８）に与えられたクロック信号の数ほど、Ｄｉｒ＿Ｖ端子１５０で指定された方向にシフト動作し、この例ではシフトレジスタＶＳＲｎ１５０２から論理ハイ信号が出力され、さらにイネーブル端子ＥＮＢ＿Ｖ（１４９）に論理ハイ信号が与えられているときだけＶＳＲｎ １５０２の出力に接続されたアンド回路１５０４から論理ハイ信号が出力され、その信号がバッファ１５０６で緩衝増幅されてオン電圧Ｖｏｎがゲート線Ｇｎ １５２に出力される。一方、選択されなかったシフトレジスタは、論理ロー信号を出力し、それがバッファで緩衝増幅されて、結果として選択されなかったゲート線にはオフ電圧Ｖｏｆｆが出力される。
なお、Ｖシフトレジスタには、イネーブル端子ＥＮＢ＿Ｖ（１４９）を備えないものもあり、その場合には、アンド回路１５０４は存在せず、シフトレジスタを選択するだけでゲート線にオン電圧Ｖｏｎが出力される。
【００３５】
図９に戻ると、Ｈシフトレジスタ１４０の電源端子１２４には、選択したデータ線に電圧を印加する為の可変電圧源２２２と、可変電圧源２２２から電圧を印加された状態でデータ線を介して移動する電荷量を測定する電荷計２１３とが直列に接続されている。なお、可変電圧源２２２の設定、および、電荷計２１３の設定はＣＰＵ２１１により制御され、電荷計２１３の測定値はＣＰＵ２１１を介してメモリ２１２に格納される。
【００３６】
ＴＦＴアレイ１０２の各画素は、例えば１５８として指定された画素に示されているように、それぞれ所定のゲート線（Ｇｎ）に線１６２により接続され、同様に所定のデータ線(Ｄｍ)に線１６４により接続されている。
【００３７】
また、この測定装置２００は単なる例としてここに示したものであって、特許請求の範囲に記載した本発明を実施するためには、このような装置構成とは異なる、数多くの装置構成を採用できることは、当業者にとって明らかである。例えば、電荷の移動量を測定する電荷計２１３にはさまざまな方式のものを用いることができるし、例示した以外の方式のＨシフトレジスタ１４０あるいはＶシフトレジスタ１４２についても、本発明を適用することができる。さらに、図１に示したＬＣＤ、ＯＬＥＤの回路についても、例示した以外のさまざまな方式のものに本発明を適用することができる。また、上記の実施の形態では、線１８８は説明を容易にするために接地されたグランド線として説明したが、他の電位の電源線とすることもできる。また、以上の本発明の説明はＴＦＴがｎ−ｔｙｐｅの場合について記述してきたが、ｐ−ｔｙｐｅのＴＦＴに対しても、電圧の正負が逆になるが、同様にして本発明を適用することができる。
【図面の簡単な説明】
【００３８】
【図１】本発明で試験対象となる画素回路を説明するブロック図である。
【図２】本発明で試験対象となる画素回路を簡略化して示す回路図である。
【図３】本発明の測定アルゴリズムを示すフロー図である。
【図４】第１ステップのフロー図である。
【図５】第１ステップにおける回路構成要素の状態遷移を示す図である。
【図６】第２ステップのフロー図である。
【図７】第２ステップにおける回路構成要素の状態遷移を示す図である。
【図８】第２ステップの代替的な実施例のフロー図である。
【図９】本発明の実施に適した試験回路のブロック図である。
【図１０】図８のＨシフトレジスタ１４０の回路例を示したブロック図である。
【図１１】図８のＶシフトレジスタ１４２の回路例を示したブロック図である。
【符号の説明】
【００３９】
１０２  ＴＦＴアレイ
１２４  Ｄａｔａ端子
１２６、１５０  シフト方向端子
１２８、１４８  クロック信号端子
１３０、１４６  パルス入力端子
１４０  Ｈシフトレジスタ
１４２  Ｖシフトレジスタ
１４９  イネーブル端子
１５２  ゲート線
１５４  データ線
１５６、１５８、１６０  画素回路
１６２、１６４  接続線
１８２  ＴＦＴ
１８４  画素電圧保持用コンデンサ
１８６  画素駆動回路
１９０  ＩＴＯ
１９４  ＩＴＯ
２００  ＴＦＴアレイ測定装置
２１３  電荷計
２２２  可変電圧源
【図１】
2006163202.tif 000017
【図２】
2006163202.tif 000018
【図３】
2006163202.tif 000019
【図４】
2006163202.tif 000020
【図５】
2006163202.tif 000021
【図６】
2006163202.tif 000022
【図７】
2006163202.tif 000023
【図８】
2006163202.tif 000024
【図９】
2006163202.tif 000025
【図１０】
2006163202.tif 000026
【図１１】
2006163202.tif 000027