(57)【要約】【課題】ナノインプリント・リソグラフィ用位置合わせシステムを提供する。【解決手段】モールド１３０に設けられて電子を放出する複数の電子放出素子１３２と、電子放出素子に対応するように設けられて電子放出素子から放出された電子が達する電極１１２とを備え、電極に流れる電流が最大値になることができるようにモールドと基板との位置を調整して基板１１０とモールド１３０とを互いに位置合わせさせる。【選択図】図１
2006216952.tif 000002
【特許請求の範囲】
【請求項１】
対向して配置されたモールドと基板との相対位置を合わせるためのナノインプリント・リソグラフィ用位置合わせシステムであって、
前記モールドと前記基板とを相対的に移動可能な移動手段と、
前記モールドに設けられ前記基板に向けて電子を放出する複数の電子放出素子と、
前記基板に前記電子放出素子に対応するように設けられ、前記電子放出素子から放出された電子を捕らえる電極と、
前記電極に流れる電流が最大値になるように前記移動手段を駆動させ、前記モールドと基板との位置合わせを行なう制御手段と、
を備えることを特徴とするナノインプリント・リソグラフィ用位置合わせシステム。
【請求項２】
前記モールドには、前記電子放出素子から放出される電子を通過させるためのホールが形成されたゲート層がさらに設けられていることを特徴とする請求項１に記載のナノインプリント・リソグラフィ用位置合わせシステム。
【請求項３】
前記基板には、前記電子放出素子から放出された電子を前記電極に到達させるためのホールが形成された補助基板層がさらに設けられていることを特徴とする請求項１に記載のナノインプリント・リソグラフィ用位置合わせシステム。
【請求項４】
前記電子放出素子及び電極は、それぞれ前記モールド及び基板の内部に設けられていることを特徴とする請求項１に記載のナノインプリント・リソグラフィ用位置合わせシステム。
【請求項５】
前記制御手段は、前記電極に流れる電流を測定する電流測定部を備えることを特徴とする請求項１に記載のナノインプリント・リソグラフィ用位置合わせシステム。
【請求項６】
前記制御手段は、前記電流測定部で測定される電流測定値が基準値に達するまで前記移動手段を駆動して前記モールド及び前記基板の相対位置を調整し、前記モールドと基板との相対位置を所望の位置に合わせることを特徴とする請求項５に記載のナノインプリント・リソグラフィ用位置合わせシステム。
【請求項７】
前記制御手段は、前記移動手段を駆動させて前記モールドまたは基板の少なくともいずれか一方の位置を近接離間自在に調整することを特徴とする請求項６に記載のナノインプリント・リソグラフィ用位置合わせシステム。
【請求項８】
前記電子放出素子は、前記モールドが備える凸型パターンの外郭に形成されていることを特徴とする請求項１に記載のナノインプリント・リソグラフィ用位置合わせシステム。
【請求項９】
（ａ）対向して配置された、電子放出素子の設けられたモールドと電極が設けられた基板との相対位置を互いに位置合わせさせる工程と、
（ｂ）前記モールドと前記基板とを近接させて前記モールドに設けられた凸型パターンを前記基板に接触させ、前記凸型パターンを前記基板に転写させる工程とを含むことを特徴とするインプリント・リソグラフィ方法。
【請求項１０】
前記（ａ）工程は、
前記電子放出素子の設けられたモールドを準備する工程と、
前記電子放出素子に対応する電極が設けられた基板を準備する工程と、
前記電子放出素子から放出された電子により前記電極に流れる電流が最大値になるように、前記モールドまたは基板の位置を調整し、前記モールドと基板との相対位置を位置合わせする工程とを含むことを特徴とする請求項９に記載のインプリント・リソグラフィ方法。
【請求項１１】
前記モールドを準備する工程は、
前記モールドが備える凸型パターンの外郭に前記電子放出素子を形成する工程と、
前記電子放出素子の上側をパターニングし、前記電子放出素子から放出された電子が通過できるホールが形成されたゲート層を形成する工程と、
を含むことを特徴とする請求項１０に記載のインプリント・リソグラフィ方法。
【請求項１２】
前記基板を準備する工程は、
主基板層上に所定の金属物質を蒸着してパターニングし、複数の電極を形成する工程と、
前記電極上に補助基板層を塗布してパターニングし、前記電子放出素子から放出された電子が通過できるホールを形成する工程と、
を含むことを特徴とする請求項１０に記載のインプリント・リソグラフィ方法。
【請求項１３】
前記電極は、前記電極の電流を測定する電流測定部と連結されており、
前記モールドと基板との相対位置を位置合わせする工程は、
前記電子放出素子から放出された電子によって前記電極に流れる電流が基準値に達するまで前記モールドまたは基板の位置を調整し、前記モールドと基板との相対位置を位置合わせすることを特徴とする請求項１０に記載のインプリント・リソグラフィ方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ナノインプリント・リソグラフィ用位置合わせシステム及びこれを適用したナノインプリント・リソグラフィ方法に関する。
【背景技術】
【０００２】
半導体製造工程において、基板の表面を所望のパターンに加工するためにさまざまな方式のリソグラフィ技術が利用される。
【０００３】
従来、光を使用して基板表面にフォトレジストをコーティングさせ、これをエッチングしてパターンを製作する光リソグラフィが一般的に利用されていたが、形成されるパターンの大きさは、光学的回折現象により制限されてしまい、分解能は使用光線の波長に比例する。従って、半導体素子の集積度が高まるほど、微視パターンを形成するために、波長の短い露光技術が要求される。
【０００４】
ところで、光リソグラフィは、光を使用してフォトレジストをパターニングするので、半導体素子の集積度が高くなるにつれ、光による干渉効果の影響で、フォトレジストパターン自体またはパターン間で、物理的な形態が変わってしまう。主に問題になるのは、フォトレジストパターンの微小線幅（ＣＤ：Ｃｒｉｔｉｃａｌ  Ｄｉｍｅｎｓｉｏｎ）の不均一な変化である。フォトレジストパターンのＣＤが全体的に均一でなく、下部膜の領域によって変わるようになると、フォトレジストパターンをマスクとしてパターニングされて形成される物質層パターンも、当初予定していた形態とは異なった形態に形成されることになり、具現可能な線間幅には限界が生じてしまう。
【０００５】
また、工程中に生じる不純物とフォトレジストとが反応し、フォトレジストが侵食されてフォトレジストパターンが変わるようになる。フォトレジストの侵食は、フォトレジストパターンをマスクとしてパターニングされることによって形成される物質層パターンの形態も、当初予定していた形態とは異なる形態を呈するようになる。
【０００６】
従って、最近では、ナノ（ｎａｎｏ）単位の線間幅を有するさらに微細に集積された半導体集積回路を具現できる次世代リソグラフィ（ＮＧＬ：Ｎｅｘｔ  Ｇｅｎｅｒａｔｉｏｎ  Ｌｉｔｈｏｇｒａｐｈｙ）技術が提案されている。
【０００７】
このようなＮＧＬとしては、電子ビームリソグラフィ（Ｅｌｅｃｔｒｏｎ−ｂｅａｍ  Ｌｉｔｈｏｇｒａｐｈｙ）、イオンビームリソグラフィ（Ｉｏｎ−ｂｅａｍ  Ｌｉｔｈｏｇｒａｐｈｙ）、極紫外線リソグラフィ（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ  Ｌｉｔｈｏｇｒａｐｈｙ）、近接Ｘ線リソグラフィ（Ｐｒｏｘｉｍｉｔｙ  Ｘ−ｒａｙ  Ｌｉｔｈｏｇｒａｐｈｙ）、ナノインプリント・リソグラフィ（Ｎａｎｏ−ｉｍｐｒｉｎｔ  Ｌｉｔｈｏｇｒａｐｈｙ）などがある。
【０００８】
ナノインプリント・リソグラフィ・システムは、相対的に強度が強い物質の表面に、必要とする形状（モールド）をあらかじめ製作し、これを他の物質（基板）上に、あたかも印鑑を押すようにマーキングしてパターンを形成するか、または所望の形状のモールドを製作した後でモールド内部にポリマー物質を塗布してパターンを形成する方法である。
【０００９】
かかるリソグラフィ技術で、パターンを基板の所望の部分にパターニングするためには、マスクを基板上の正確な位置に位置させなければならないので、これを位置合わせするための位置合わせシステムが必要である。
【００１０】
従来の位置合わせシステムのひとつが特許文献１に開示されている。特許文献１によれば、該位置合わせシステムは、マスクとウェーハとを互いに重ねておいて、上側に電子銃（Ｅ−ｂｅａｍ  ｇｕｎ）を設け、電子銃から出力された電子ビームを照射し、マスクとウェーハの各貫通ホールを通過させつつ、電子ビームが通過する貫通ホールから検出される電流を検知し、電流が最大値であるか否かを判断し、マスクとウェーハとを正確に位置合わせさせるものである。
【００１１】
ところで、前記のような位置合わせシステムは、電子銃を駆動させるために、その内側に真空状態が要求され、電子銃から出てくる電子ビームを位置合わせさせるために、電子銃ごとに電子ビーム位置合わせシステムが必要であり、電子銃から放出された電子ビームに対してマスク及びウェーハでも位置合わせが必要なので、それによって速度が低下し、ウェーハだけではなくマスクにもそれぞれ位置を調整するための高価な精密ステージが必要である。
【００１２】
また、従来の技術でウェーハとモールドとに同じマークを彫り、２つのマークを一致させた結果を顕微鏡で見たり、またはウェーハまたはウェーハステージに回折格子を彫り、反射された光を利用して位置合わせ誤差を測定したりする。しかし、該方式は、光の波長ほどの分解能（１００ｎｍ）を有するようになるので、ステージもそれほどの分解能で動くようになる。
【００１３】
しかし、今後半導体の最小線間幅は、７０ｎｍ以下になる見込みであるが、その場合に、２０ｎｍ以下の分解能でステージを動かなければならないので、かかる位置合わせ技術をそれ以上使うことができない。そのため、位置合わせ誤差測定のための新しい方式が必要になる。
【特許文献１】米国特許第４，８１８，６６２号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、前記問題点を勘案したものであり、モールド内に電子放出素子を形成させ、基板には電極を設置して、電子放出素子から放出された電子によって電極に流れる電流を検知することにより、モールドと基板とを位置合わせさせることができるナノインプリント・リソグラフィ用位置合わせシステム及びこれを採用したインプリント・リソグラフィ方法を提供するところにその目的がある。
【課題を解決するための手段】
【００１５】
前記目的を達成するための、本発明のナノインプリント・リソグラフィ用位置合わせシステムは、対向して配置されたモールドと基板との相対位置を合わせるためのナノインプリント・リソグラフィ用位置合わせシステムであって、前記モールドと前記基板とを相対的に移動可能な移動手段と、前記モールドに設けられ前記基板に向けて電子を放出する複数の電子放出素子と、前記基板に前記電子放出素子に対応するように設けられ、前記電子放出素子から放出された電子を捕らえる電極と、前記電極に流れる電流が最大値になるように前記移動手段を駆動させ、前記モールドと基板との位置合わせを行なう制御手段と、を備え前記電極に流れる電流が最大値になることができるように、前記モールドと基板との相対位置を調整して位置合わせさせる。
【００１６】
前記モールドには、前記電子放出素子から放出される電子を通過させるためのホールが形成されたゲート層がさらに設けられている。
【００１７】
さらに、前記目的を達成するための、本発明のナノインプリント・リソグラフィ方法は、対向して配置された、電子放出素子の設けられたモールドと電極が設けられた基板との相対位置を互いに位置合わせさせる工程と、前記モールドと前記基板とを近接させて前記モールドに設けられた凸型パターンを前記基板に接触させ、前記凸型パターンを前記基板に転写させる工程とを含む。
【発明の効果】
【００１８】
本発明によるナノインプリント・リソグラフィ用位置合わせシステムは、次のような効果がある。
【００１９】
第一に、光源を利用しなくとも、モールドと基板の相対的な位置あわせに対する分解能が光源の波長に影響を受けない。
【００２０】
第二に、電子放出素子から放出された電子により、モールドの電極に流れる電流の量を測定してモールドと基板とを位置合わせするので、位置合わせの精度を高めることができる。
【００２１】
第三に、位置合わせはモールドと基板との縦横の大きさ、すなわちサイズに応じて分解能を決定できるために、モールドと基板とを重ねる位置合わせのための精度を極大化できる。
【発明を実施するための最良の形態】
【００２２】
以下、添付された図面を参照しつつ、本発明の望ましい実施形態を詳細に説明する。
【００２３】
図１を参照すれば、位置合わせシステム１００は、基板１１０を支持する固定ステージ１２０、モールド１３０を移送可能に支持する移動ステージ１４０、及び前記基板１１０と前記モールド１３０の位置を合わせさせるために、Ｘ−Ｙ位置調整器１５０及びＺ位置調整器１６０の動作を制御する制御手段としての制御器１７０を備える。なお、固定ステージ１２０及び移動ステージ１４０は移動手段を構成する。
【００２４】
移動手段を構成する前記Ｘ−Ｙ位置調整器１５０は、前記移動ステージ１４０をＸ方向またはＹ方向へ移送させつつ前記移動ステージ１４０の位置を調整し、前記Ｚ位置調整器１６０は、前記移動ステージ１４０をＺ方向へ移送させつつ前記移動ステージ１４０の位置を調整する。
【００２５】
前記基板１１０は、制御手段の一部を構成する複数の電流測定部１８０に連結されており、前記電流測定部１８０は、前記制御器１７０に連結されている。前記電流測定部１８０は、前記基板１１０に流れる電流を測定し、これを前記制御器１７０に伝達する。
【００２６】
図１で、前記基板１１０が前記固定ステージ１２０に支持されており、前記モールド１３０が前記移動ステージ１４０に移送可能に支持されているが、反対に、前記基板１１０が前記移動ステージ１４０に移送可能に支持され、前記モールド１３０が前記固定ステージ１２０に支持されていることも可能である。
【００２７】
図２を参照すれば、前記基板１１０とモールド１３０の断面形状が詳細に図示されている。
【００２８】
前記基板１１０は、主基板層１１１と、補助基板層１１３と、前記主基板層１１１の上側に設けられ、前記モールド１３０と接触しつつ所定パターンが転写されうる薄膜１１５と、前記薄膜１１５とナノプリント用レジスト（１１６）の外郭（薄膜とレジストとをめぐる周囲）に前記主基板層１１１と補助基板層１１３との間に設けられ、前記モールド１３０から伝えられる電子が達する複数の電極１１２とを備える。このように、電極１１２は基板１１０の内部に設けられている。前記補助基板層１１３には、前記モールド１３０から伝えられた電子が通過できるように、所定幅に貫通されてホール１１４が形成されている。
【００２９】
前記電極１１２は、それぞれ前記電流測定部１８０（図１）に連結されており、前記電流測定部１８０は、電子によって前記電極１１２に流れる電流を測定する。
【００３０】
前記モールド１３０は、図２及び図３を参照すれば、前記基板１１０に対応するように設けられており、本体１３１と、前記本体１３１の上側に所定間隔で突出されるように設けられている凸型パターン１３５と、前記凸型パターン１３５の外郭１３０ａ（凸型パターンを覆い囲む周囲）に所定間隔で設けられ、電子を放出する複数の電子放出素子１３２と、前記電子放出素子１３２の上側に設けられており、前記電子放出素子１３２から放出された電子が通過できるホール１３４が形成されているゲート層１３３とを備える。このように、電子放出素子１３２はモールド１３０の内部に設けられている。
【００３１】
前記電子放出素子１３２は、ある特定構成に限定されるものではなく、それ自体で電子を放出できる構成ならば、多様な変形例が適用可能である。
【００３２】
本発明による基板を形成する過程を、図４Ａないし図４Ｆを参照して説明する。
【００３３】
図４Ａを参照すれば、主基板層１１１上に所定の導電性金属物質を蒸着して電極層１１２を形成し、前記電極層１１２上にフォトレジスト１１２ａを形成する。
【００３４】
図４Ｂ及び図４Ｃを参照すれば、前記フォトレジスト１１２ａ上にパターニングされたマスク１１２ｂを介して光（ＵＶ）を照射し、前記フォトレジスト１１２ａを露光させ、露光された前記フォトレジスト１１２ａを現像して複数の電極１１２を形成する。そして、前記電極１１２及び露出された主基板層１１１上に、補助基板層１１３を蒸着させる。
【００３５】
図４Ｄ及び図４Ｅを参照すれば、前記補助基板層１１３上にＨＦ、Ｈ２ＳＯ４、ＨＦのような一般的な酸に容易に溶解されない性質を有さねばならず、代表的には、ＳｉＮであるフォトレジスト１１３ａを蒸着させ、パターニングされたマスク１１３ｂを介して光（ＵＶ）を照射し、前記フォトレジスト１１３ａを露光させ、露光された前記フォトレジスト１１３ａを現像する。
【００３６】
図４Ｆを参照すれば、前記補助基板層１１３をエッチングして複数のホール１１４を形成し、前記電極１１２の一部を外部に露出させて前記基板１１０を形成する。前記主基板（１１１）上に前記薄膜（１１５）を形成する。前記補助基板層（１１３）によって隠されていた前記電極（１１２）の一部は、次の層を形成するためのリソグラフィ工程（選択された面積を露出させる多くの方法がある）前に露出されねばならない。
【００３７】
本発明によるモールドを形成する過程を、図５Ａないし図５Ｄを参照して説明する。
【００３８】
図５Ａを参照すれば、本体１３１の下側に凸型パターン１３５を形成させる。前記本体１３１に前記凸型パターン１３５を形成させる方法は、一般的に使用するパターニング法を利用するので、これについての詳細な説明は省略する。
【００３９】
図５Ｂを参照すれば、前記凸型パターン１３５の外郭に位置する前記本体１３１を所定深さに除去し、複数の電子放出素子１３２を形成させる。前記電子放出素子１３２は、電子を放出できる多様な構成が適用可能であり、これについての詳細な形成過程に係る説明は省略する。
【００４０】
図５Ｃを参照すれば、前記電子放出素子１３２の上側をパターニングし、前記電子放出素子１３２から放出された電子が通過できるホール１３４が形成されたゲート層１３５を形成する。前記電子放出素子１３２の一部はホール１３４を介して外部に露出される。前記電子放出素子１３２から放出された電子は、前記ホール１３４を介して対応する前記基板１１０に伝えられる。
【００４１】
本発明による位置合わせシステムを利用するインプリント・リソグラフィで、凸型パターン１３５を基板に転写する過程を、図面を参照して説明する。
【００４２】
図１及び図６Ａを参照しながら、本発明による位置合わせシステムを用いて基板とモールドの位置を位置合わせする方法を説明する。
【００４３】
前記制御器１７０は、前記電子放出素子１３２から電子が放出されるように前記電子放出素子１３２を駆動する。
【００４４】
前記電子放出素子１３２から放出された電子は、前記ゲート層１３３に形成されたホール１３４を通過し、さらに前記基板１１０の補助基板層１１３に形成されたホール１１４を通過して前記電極１１２に到達する。前記電極１１２に電子が到達すると、前記電極１１２には電流が流れ、前記電流測定部１８０は、前記電極１１２に流れる電流を測定する。
【００４５】
このとき、前記制御器１７０は、前記電流測定部１８０から伝えられた前記電極１１２の電流測定値をあらかじめ保存されている基準値と比較しつつ、測定値が基準値に近接するまで前記Ｘ−Ｙ位置調整器１５０をＸ軸またはＹ軸に移動させつつ、前記ゲート層１３３に形成されたホール１３４の位置が前記補助基板層１１３に形成されたホール１１４の位置と一致するように調整する。
【００４６】
前記ゲート層１３３に形成されたホール１３４の位置と前記補助基板層１１３に形成されたホール１１４の位置とが、Ｘ軸及びＹ軸方向において互いに一致されたとき、前記電子放出素子１３２から放出された電子が前記電極１１２によって最大限に捉えられるようになる。すなわち、前記電流測定部１８０が測定する前記電極１１２の電流測定値が最大になるとき、前記ゲート層１３３に形成されたホール１３４のＸ軸及びＹ軸方向の位置と前記補助基板層１１３に形成されたホール１１４のＸ軸及びＹ軸方向の位置とが互いに一致した状態になるのである。従って、前記の通りになれば、前記基板１１０とモールド１３０は、相互に相対的な位置合わせがなされている状態となる。
【００４７】
図１及び図６Ｂを参照すれば、前記制御器１７０は、前記Ｚ位置調整器１６０を動作させ、前記移動ステージ１４０を下方（矢印方向）へ移送させ、前記凸型パターン１３５を前記薄膜１１５に接触させて加圧し、前記凸型パターン１３５の形状を前記薄膜１１５上にある前記レジスト（１１６）に転写させる。
【００４８】
図１及び図６Ｃを参照すれば、前記制御器１７０は、前記Ｚ位置調整器１６０を動作させ、前記移動ステージ１４０を上方へ移送させ、前記モールド１３０を前記基板１１０から離隔させることにより、前記凸型パターン１３５は、前記薄膜１１５から除去される。
【００４９】
それにより、前記レジスト１１６には、非圧縮領域１１６ａと圧縮領域１１６ｂとから構成された前記凸型パターン１３５の形状がそのまま転写される。
【産業上の利用可能性】
【００５０】
本発明のナノインプリント・リソグラフィ用位置合わせシステム及びこれを採用したインプリント・リソグラフィ方法は、例えば、半導体製造関連の技術分野に効果的に適用可能である。
【図面の簡単な説明】
【００５１】
【図１】本発明によるナノインプリント・リソグラフィ用位置合わせシステムの構成を図示した図面である。
【図２】本発明によるモールドと基板の形状を詳細に図示した断面図である。
【図３】図２に図示されたモールドを図示した平面図である。
【図４Ａ】図２に図示されたモールドを形成する過程を図示した図面である。
【図４Ｂ】図２に図示されたモールドを形成する過程を図示した図面である。
【図４Ｃ】図２に図示されたモールドを形成する過程を図示した図面である。
【図４Ｄ】図２に図示されたモールドを形成する過程を図示した図面である。
【図４Ｅ】図２に図示されたモールドを形成する過程を図示した図面である。
【図４Ｆ】図２に図示されたモールドを形成する過程を図示した図面である。
【図５Ａ】図２に図示された基板を形成する過程を図示した図面である。
【図５Ｂ】図２に図示された基板を形成する過程を図示した図面である。
【図５Ｃ】図２に図示された基板を形成する過程を図示した図面である。
【図５Ｄ】図２に図示された基板を形成する過程を図示した図面である。
【図６Ａ】本発明による位置合わせシステムを利用するインプリント・リソグラフィにて凸型パターンを転写させる過程を図示した図面である。
【図６Ｂ】本発明による位置合わせシステムを利用するインプリント・リソグラフィにて凸型パターンを転写させる過程を図示した図面である。
【図６Ｃ】本発明による位置合わせシステムを利用するインプリント・リソグラフィにて凸型パターンを転写させる過程を図示した図面である。
【符号の説明】
【００５２】
１００    位置合わせシステム、
１１０    基板、
１１１    主基板層、
１１２    電極、
１１２ａ，１１３ａ    フォトレジスト、
１１２ｂ，１１３ｂ    マスク、
１１３    補助基板層、
１１４，１３４    ホール、
１１５    薄膜、
１１５ａ    非圧縮領域、
１１５ｂ    圧縮領域、
１２０    固定ステージ、
１３０    モールド、
１３０ａ    凸型パターンの外郭、
１３１    本体、
１３２    電子放出素子、
１３３    ゲート層、
１３５    凸型パターン、
１４０    移動ステージ、
１５０    Ｘ−Ｙ位置調整器、
１６０    Ｚ位置調整器、
１７０    制御器、
１８０    電流測定器。
【図１】
2006216952.tif 000003
【図２】
2006216952.tif 000004
【図３】
2006216952.tif 000005
【図４Ａ】
2006216952.tif 000006
【図４Ｂ】
2006216952.tif 000007
【図４Ｃ】
2006216952.tif 000008
【図４Ｄ】
2006216952.tif 000009
【図４Ｅ】
2006216952.tif 000010
【図４Ｆ】
2006216952.tif 000011
【図５Ａ】
2006216952.tif 000012
【図５Ｂ】
2006216952.tif 000013
【図５Ｃ】
2006216952.tif 000014
【図５Ｄ】
2006216952.tif 000015
【図６Ａ】
2006216952.tif 000016
【図６Ｂ】
2006216952.tif 000017
【図６Ｃ】
2006216952.tif 000018