(57)【要約】 【課題】配線幅が細くなり、基板上の配線密度がアップしても、ビルドアップの際の回路基板間の接続で発生する寸法位置精度から生じる接続不良を解消し、高密度微細な配線パターンを持つ回路基板でも容易に積層貼りあわせが可能である工法とビルドアップ回路基板を供給する。【解決手段】ビルドアップ用配線基板であって、基板表面に形成され配線パターンとなる溝内に埋め込まれ基板面から突出しない配線層、配線層の一部に形成され他基板との電気接続をとるため基板面から突出した導電突起、基板の一面に形成された基板積層時の位置合わせ用突起および／または基板の一面の裏面に形成された基板積層時の位置合わせ用凹部とを備えた配線基板である。【選択図】 図２
2006278996.tif 000002
【特許請求の範囲】
【請求項１】
ビルドアップ用配線基板であって、基板表面に形成され配線パターンとなる溝内に埋め込まれ基板面から突出しない配線層、配線層の一部に形成され他基板との電気接続をとるため基板面から突出した導電突起、基板の一面に形成された基板積層時の位置合わせ用突起および／または基板の一面の裏面に形成された基板積層時の位置合わせ用凹部とを備えたことを特徴とする配線基板。 
【請求項２】
位置あわせ用突起の高さは回路基板表面より３０μｍ以上５０μｍ以下、前記導電突起の高さは基板面より１μｍ以上３μｍ以下である請求項１に記載の配線基板。
【請求項３】
請求項１または請求項２に記載の配線基板が複数積層された積層回路基板であり、各配線基板の前記位置合わせ用突起および凹部が上下の基板間で勘合しており、各基板間には異方性導電接着剤が充填されていることを特徴とする積層回路基板。
【請求項４】
請求項１または請求項２の配線基板の製造方法であり、前記配線パターン、前記導電突起および前記位置あわせ用突起および／または位置あわせ用穴に対応する凹凸を備えた金型を用い樹脂を該金型内で成形することを特徴する配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、精密な位置合わせ精度を持つ貼り合せ機を必要としないビルドアップ回路基板およびその製造方法に関するものである。
【背景技術】
【０００２】
従来の積層工法は、コア基板の上にファインパターンが形成された回路基板を構築してゆく。もともとアデイテイブやサブトラといった既存のファインパターン工法はアスペクト（配線厚／配線幅）が大きく取れないため大電流が流せない。そのため、大電流が流せる配線幅が大きい基板の上に、ファインパターンと呼ばれる配線幅の小さい回路基板を積層構築してゆく。
【０００３】
その工法は、図５にみられるように、導電層のラフパターン１が形成されたコア材２を用意し(図５a)、この上に基板材料となる銅箔３の付いたプリブレブ（絶縁材）４を熱プレスにより貼り合せ（図５(b)）、銅箔３をレーザやエッチングで配線をパターニングした後（図５(c)）、ビア、スルーホールといった、下基板との接続孔５をドリルやレーザで加工して形成し（図５(d)）、出来た孔に銅めっきを施して貼り合せた基板間の導通を取る（図５(e)）。
【０００４】
再度、銅箔７付きプリブレブ（絶縁材）６を貼り付け（図５(f)）、銅箔をレーザやエッチングで配線をファインパターニングした後（図５(g)）、ビア8a、スルーホール8bといった、下基板との接続孔をドリルやレーザで加工し(図５(h))、出来た孔に銅めっきを施す（図５(i)）。この工程を繰り返し、積層して徐々に微細な線幅の配線を積層してゆく。例えば配線幅２００μｍのものから、１/１０の配線幅２０μｍへとファインパターン化したければ、２００μｍの配線基板、次に１００μｍの配線基板、次に５０μｍの配線基板、次に２５μｍ前後（２０μｍ）の配線基板と積層してゆくので、積層する基板の枚数も増える。例えば携帯電話用のマザーボードなら4枚、デジタルカメラ用のマザーボードなら6枚といった積層枚数が必要である。
【０００５】
また近年、積層基板枚数は増えるが、コア基板をファインパターンで製作、積層し、これをコア材として、ファインパターン上に更にファインパターンを積層しようというコアレス基板のビルドアップ工法が存在する。どちらの方法も積層の際はプレスでカシメ、各層の導通をとるため位置決めを施した後、フォトエッチング、レーザ加工等でファインパターニング後、ドリル、レーザ加工による基板への孔あけを実施し、孔側面への銅めっきが施され、下の基板との導通をとって基板を積層構築（ビルドアップ）する。
【０００６】
このような上下基板で導通をとる配線接続の場合、配線幅や接続する導通孔が１００μｍ程度に大きいと接続貼り合せは厳しくないが、１０μｍ単位のおおきさ、特に配線幅が４０μｍ以下となると、接続貼り合せは途端に厳しくなる。
【０００７】
これは貼り合せという工程そのものに問題があるからで、コストの関係上、基板自身がメートル単位の大面積のものを用意してこの面積の中に同じ回路基板をコピーしたものを大量製作し、これらを大面積のまま貼って積層し、その後ダイシングしてビルドアップ基板を1個ずつ得るという工法をとるためである。一般的な貼り合せ機の一般的な公差は１０μｍ以上で、貼り合せをすると、基板と基板の接続しようとする配線間にズレが生じ、１メートル四方の基板を用いた場合に両端間では１ｍｍ以上ずれて接続され断線等が生じる。
【０００８】
逆に貼り合せ機の公差を上げると、LSIをパッケージに実装するチップボンダのような１ｃｍ角の貼り合せ機しかなく、大面積化での貼り合せができない。そうすると、面積的に広い回路基板で高密度微細な回路を形成しようとしても、それに合った製造設備などのインフラが無い限り難しい。（特許文献１，２  非特許文献１，２）
【特許文献１】特開平６−２１６４９号公報
【特許文献２】特開２００１−１０２７４９号公報
【非特許文献１】社団法人  エレクトロニクス実装学会  教育講座「PWB製造入門コース：プリント配線板の基礎からモバイル機器対応技術まで」２００４年
【非特許文献２】独立行政法人  工業所有権情報・研修館  流通部  「特許流通支援チャート  電気４  ビルドアップ多層配線板」平成１３年度
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は上記のような、配線幅が細くなり、基板上の配線密度がアップしても、ビルドアップの際の回路基板間の接続にて必ず発生する寸法位置精度から生じる接続不良を解消し、高密度微細な配線パターンを持つ回路基板でも容易に積層貼りあわせが可能である工法とビルドアップ回路基板を供給するものである。
【課題を解決するための手段】
【００１０】
本発明は、ビルドアップ用回路基板であって、基板表面に形成され配線パターンとなる溝内に埋め込まれ基板面から突出しない配線層、配線層の一部に形成され他基板との電気接続をとるため基板面から突出した導電突起、基板の一面に形成された基板積層時の位置合わせ用突起および／または基板の一面の裏面に形成された基板積層時の位置合わせ用凹部とを備えた配線基板である。 
位置あわせ用突起の高さは基板面より３０μｍ以上７０μｍ以下、前記導電突起の高さは回路基板表面より１μｍ以上３μｍ以下である事が好ましい。
【００１１】
また本発明は、この配線基板が複数枚積層された積層回路基板であり、各配線基板の前記位置合わせ用凹凸が上下の基板間で勘合しており、各基板間には異方性導電接着剤が充填されている積層回路基板である。
【００１２】
さらに本発明は、これらの配線基板の製造方法であり、前記配線パターン、前記導電突起および前記位置あわせ用突起および／または位置あわせ用穴に対応する凹凸を備えた金型を用い樹脂を該金型内で成形することを特徴する配線基板の製造方法である。
【００１３】
本発明の製造方法によれば、回路基板の表面の凹凸は従来のように後加工するのではなく、成形によって回路基板を製作しそのときに基板面の凹凸形状も同時に形成されるので、基板同士をカシメ合う凹凸はあらかじめ金型の寸法精度により決定される。更に回路基板製作用にメートル単位の大きな設備を必要とせず，成形時のタクト時間を短縮して量産に対応できる。金型がキズつけば金型を交換すれば、同じ物を何万個と成形することでコピーでき、基板を何枚積層しようとも、位置合わせ用の凹凸は同じ位置に形成される。
【００１４】
従来は、銅箔材料の厚みが一般的な１２μｍの場合、配線が向かい合って積層される場合最低でも２４μｍ以上の接着剤を兼ねた絶縁材を積層される基板間にコーテイングしなくてはならない。これに対して本発明の配線基板では、配線が基板面から突出していないため、従来では基板を積層した際に各配線厚み分から形成されてしまう接着層の厚さが無くなり、貼り合せた基板の総厚みは、各層の配線厚みを差し引いた分薄くすることが可能となる。
【００１５】
そのため異方性導電ペースト（ACP）を接着剤として、また局所部では導電体として用いる場合、その局所部で導電体を挟む距離は、最低ACPに含まれる金属粒子の粒径（例えば４μｍ）となるが、導電体を挟む局所部の突起の高さを３μｍ以下にすれば基板を２枚貼り合せた際の基板間のスペースは７μｍ以下にすることができ、ビルドアップ基板の枚数が増えれば、増えるほど、積層基板の厚みの増加を抑えることが可能となる。限られた空間への実装を強いられるアプリケーション、例えば携帯電話用のマザーボードなら、基板厚みを１００μｍとして、４枚貼り合せただけで最低７２μｍの接着層が必要だった基板が、最低２１μｍの接着層ですみ、従来より５１μｍ以上薄くすることが可能となり、空いた空間に他の機能性基板を追加したり、チップ部品を実装し、付加価値を高めることが可能となる。
【００１６】
さらに積層する基板間のスペースがこのように小さくなるので、位置合わせ用の突起の高さを大きくする必要がなく、基板と一体となる突起の形成が極めて容易になる。また基板間の導通をとる導電突起の高さを配線層の厚さよりも小さくすることが好ましい。こうすると基板面から配線層が突出する従来の基板を積層したときの基板間距離よりも小さくなることができる。必要とする配線層の厚さは従来と変わらないからである。
【００１７】
そして積層される配線基板には位置あわせ用の突起および／またはその裏面に凹部を有しているので位置あわせが容易に行え、特に位置あわせ時に横ずれが生じないので基板間の導通をとるための突起が、横ずれによる損傷を蒙ることを防ぐことができる。積層される最上部の配線基板には位置あわせ用の突起がなくてもよく、最下部の配線基板には位置あわせ用の凹部がなくてもよい。
【００１８】
また従来は、配線幅と間隔がL/S=10μｍ/10μｍクラスの高密度微細配線基板で一番の問題点は、積層の工法もさることながら、配線間のショートであった。たとえば、銅箔を張ったポリイミドのフィルムにエキシマレーザでL/S=10μｍ/10μｍで加工を施し、その場で加工した信号線同士を測定して抵抗が無限大になっていても、ハンドリング等で基板を移動して再度測定すると、抵抗値が100Ωから０Ωと低い値になることがある。これは、レーザ照射などで除去した間隔S=10μｍの部分に何らかのゴミが付着して通電（ショート）していることが原因である。そのためL=10μｍクラスの高密度微細な回路基板を積層するにはクラス１０〜１００の半導体を製造するクリーンルーム並の設備が必要となる。
【００１９】
これに対して本発明の回路基板はフラッシュボードすなわち配線層が基板表面から突出しないので、配線パターンの間が凹むことなくフラットであるから、基板表面をふき取ったりブロー等により配線間のショートを容易に防ぎ、積層が可能となるので、ビルドアップのためにわざわざ半導体を製造するクリーンルーム並の巨額な設備投資の必要もなくなる。
【発明の効果】
【００２０】
本発明の回路基板では位置合わせ用突起や穴を基板と一体で設けたので、回路基板同士を積層するのに、精密な貼り合せ機が無くても高密度微細な回路基板を積層できる。さらに、配線層が基板表面から突出してないので、位置合わせ用の突起の高さや位置合わせ用穴の深さを小さくできるので製造が容易となる。またこの回路基板を積層した積層基板では、異方性導電剤を接着剤として用いても配線層が各基板表面から突出しないため、接着剤層の厚さを薄くでき、結果積層基板の厚さを薄くできる。この効果は基板間の導通をとる導電突起の高さを配線層の厚さよりも小さくすることにより、基板面から配線層が突出する従来の基板を積層したときの基板間距離よりも小さくなることで顕著となる。
【発明を実施するための最良の形態】
【００２１】
あらかじめそれぞれの基板の表面の任意の位置に公差３μｍ単位の凸を有し、更に基板のウラ面の任意の位置に公差３μｍ単位の凹を有した基板を２枚成形して用意し、配線となる成形溝に銅めっきを施して、エッチングしフラッシュボードの形状に仕上げ、接続材料として接着効果も兼ねたACP(異方性導電ペースト)を用いてそれぞれの基板同士を重ねて熱プレスで接着して、ビルドアップ基板を得る。
【実施例１】
【００２２】
用いた回路基板のサイズは、回路基板のａ面隅に設ける突起１１を除いて、４ｃｍ×２ｃｍ、厚み０．１ｍｍとした。
積層する基板を２種類用意した。図１に基板成形品Aの外観斜視図を示す。
回路基板の中に形成されるテストパターンの配線部１０は配線最小幅１０μｍ、配線の高さを２０μｍ、接続用孔（図示せず）はφ２０μｍとし、基板Aに2箇所１ｃｍの間隔で設けた。回路パターンは基板の１つの面（ａ面）のみに形成し、その裏面（ｂ面）には特にパターンを設けなかった。
【００２３】
回路基板のａ面隅に設ける突起11は一辺3mm＋0/-0.01mm、高さ0.03mmの直方形とし、これを４箇所に設置した。
【００２４】
また、裏面であるｂ面に形成する凹面は、一辺3mm+0.01mm/-0mm、深さ0.03mmで４箇所に形成されるようにした。
【００２５】
使用した成形材料は平均粒径２μｍ以下のSiO2球状フィラー70質量％以上を含有するエポキシコンパウンド品を用い、成形後の銅めっきで、アンカー効果を持たせるために１ミクロン以下の平均粒径を持つ炭酸カルシウムを３．５質量％以上配合した。成形材料の線膨張率は２０ｐｐｍ、成形収縮率は０．３１９％である。成形材料を２０ｇ以上使ってタブレットを作り、１０トントランスファー成形機で150℃〜170℃の温度で金型を加熱、射出圧力１ＭPa以上で成形し基板Aを得た。α−α’での断面を図１(b)に示す。
【００２６】
基板の表裏を電気接続するための穴を金型でショートさせて得ようとすると、基板厚み１００μｍの場合、穴径がφ４０μｍまでなら容易に金型製作可能である。今回は穴径φ２０μｍを基板成形後にエキシマレーザで穴をあけた。よって基板のｂ面側には接続用の直径２０μｍのビア、またはスルーホールが開口している。
【００２７】
成形後、基板成形品を180℃でオーブンで1時間焼き、その後、銅めっきプロセスを用いて無電解銅層、電解銅層を形成する。基板のａ面は厚さ３０μｍ以上銅めっきを施すが、基板のｂ面側は例えば無電解銅の厚み３μｍのままになるようにシール剤等でマスキングしておいてもよい。次に回路基板の側面やａ面で配線パターン以外の必要のない銅層をケミカルまたは物理的な研磨で除去した。銅めっきを施して配線基板になった基板Aを図２に示す。これにより導体層が基板面の配線パターンに埋め込まれて、配線が基板面から突出しない配線基板が得られた。ちなみに図２では配線２０とアース部２１が形成されている（導通孔は図示せず）。
得られたテストパターンにテスターをあて、基板の表裏間が、抵抗値で０Ωから１０Ωと導通していることを確認した。
【００２８】
次に基板Ａのｂ面に他基板との電気接続のための突起（いわゆるスタンドオフ）を形成する。図３で基板Ａ；36にはａ面からｂ面にφ２０μｍの接続用孔30が形成されていてそこに銅めっきが層が埋め込まれている。この接続用孔の上にマスキング剤をスポット的に塗ってこの部分をマスキング後、ｂ面上の銅層の必要のない部分をケミカルエッチングで除去し、最後にマスキング剤を除去すると、φ２０μｍのところだけ無電解銅で形成された高さ３μｍの銅の凸部32（いわゆるスタンドオフ）が形成された。
【００２９】
このように配線基板が出来たところで、次のビルドアップ工程に入る。
図４(a)のように、貼り合せる基板Ｂ；35のａ面にACP；37を常温で塗布する。このACPには、平均粒径が４μｍのNi、Au粒子がポリマーコーテイングされている。次に、ｂ面にスタンドオフを形成した基板Aの凹部38をACPの載った基板の凸部39と嵌め合わせる。貼り合せた基板をプレス機に乗せ、２ＭPaの圧力で２００℃の温度で２０秒以上プレスし、その後取り出した（図４(ｂ））。
【００３０】
スタンドオフが作られた部分は、３μｍの出っ張りがあるので、基板間に挟まれるACPの粒径はスタンドオフの部分だけがつぶされ、金属がポリマーから露出して導電状態となる。スタンドオフが形成されてない部分には、Ni、Au粒子の粒径４μｍとスタンドオフの高さ３μｍの合計から最大７μｍのクリアランスができ、この部分の粒径はつぶれないため基板間の絶縁と接着剤の役目を果す。
【００３１】
貼り付けた両基板の所定の導電部間をテスターで測定したところ、抵抗０Ω〜１０Ωで導通確認がとれた。このように、積層された基板間のスペースが小さく、かつ位置合わせが容易でかつ位置合わせ精度の高い積層基板が得られた。
【産業上の利用可能性】
【００３２】
本発明の回路基板及びその積層基板は小型化が著しい各種電気電子機器の回路搭載基板として用いることができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の基板成形品Ａの(a)概略図と(b)α-α’での断面図のイメージ図である。
【図２】銅めっきとエッチングによりフラッシュボードとなった基板Ａの(a)概略図、(b)α-α’での断面図である。
【図３】本発明の配線基板をビルドアップした際のフローチャート図である。
【図４】本発明の積層回路基板の一例の断面図である。
【図５】従来のビルドアップ工法のフローチャート図である。
【符号の説明】
【００３４】
１：ラフパターン          ２：コア材        ３：銅箔  
４：プリプレグ            ５：接続孔        ６：プリプレグ
７：銅箔                  ８ａ：ビア        ８ｂ：スルーホール
10：配線部                11：突起          20：配線部
21：アース部              30：接続用孔      32：凸部
35：基板B                36：基板A        37：ACP（異方性導電ペースト）    
【図１】
2006278996.tif 000003
【図２】
2006278996.tif 000004
【図３】
2006278996.tif 000005
【図４】
2006278996.tif 000006
【図５】
2006278996.tif 000007