(57)【要約】【課題】炉内付着物からＧａやＮラジカルの発生が起こってもＳｉ基板表面を劣化させず、さらにはスループットを落すことなく良質なIII−Ｖ族窒化物半導体薄膜を実現すること。【解決手段】加熱したＳｉ基板上に複数のIII族元素またはＶ族元素を含む原料ガスを供給し、熱分解反応させてIII−Ｖ族窒化物半導体を成長させるIII−Ｖ族窒化物半導体の製造方法において、Ｓｉ元素を含む原料ガスを供給しながらＳｉ基板１を加熱することにより、Ｓｉ基板１上にＳｉを成長しつつＳｉ基板１を昇温し、その後にIII−Ｖ族窒化物半導体、例えばＡｌＮ層２の成長を行う。【選択図】      図１
2006222360.tif 000002
【特許請求の範囲】
【請求項１】
加熱したＳｉ基板上に複数のIII族元素またはＶ族元素を含む原料ガスを供給し、熱分解反応させて化合物半導体の薄膜結晶を成長させるIII−Ｖ族窒化物半導体の製造方法において、
Ｓｉ元素を含む原料ガスを供給しながらＳｉ基板を加熱することにより、Ｓｉ基板上にＳｉを成長しつつＳｉ基板を昇温し、その後に薄膜成長を行う温度になった時点でIII−Ｖ族窒化物半導体薄膜の成長を行うことを特徴とするIII−Ｖ族窒化物半導体の製造方法。
【請求項２】
請求項１記載のIII−Ｖ族窒化物半導体の製造方法において、
Ｓｉ元素を含む原料ガスの供給を、III−Ｖ族窒化物半導体薄膜の成長を開始した時点で停止することを特徴とするIII−Ｖ族窒化物半導体の製造方法。
【請求項３】
請求項１又は２記載のIII−Ｖ族窒化物半導体の製造方法において、
III−Ｖ族窒化物半導体薄膜を有機金属気相成長法にて成長することを特徴とするIII−Ｖ族窒化物半導体の製造方法。
【請求項４】
請求項１〜３のいずれかに記載のIII−Ｖ族窒化物半導体の製造方法において、
Ｓｉ基板を室温からIII−Ｖ族窒化物半導体薄膜の成長温度まで昇温する過程において、基板温度が８００℃以上のときに、Ｓｉ元素を含む原料ガスの供給を開始することを特徴とするIII−Ｖ族窒化物半導体の製造方法。
【請求項５】
請求項１〜４のいずれかに記載のIII−Ｖ族窒化物半導体の製造方法において、
Ｓｉ元素を含む原料ガスの炉内濃度が５×１０-7ｍｏｌ／cm3以上になるように供給することを特徴とするIII−Ｖ族窒化物半導体の製造方法。
【請求項６】
請求項１〜５のいずれかに記載のIII−Ｖ族窒化物半導体の製造方法において、
Ｓｉ元素を含む原料ガスとしてモノシラン、ジシラン、ジクロロシラン、テトラメチルシラン、テトラエチルシランのいずれかを用いることを特徴とするIII−Ｖ族窒化物半導体の製造方法。
【請求項７】
請求項１〜６のいずれかに記載のIII−Ｖ族窒化物半導体の製造方法において、
Ｓｉ元素を含む原料ガスを供給した後、バッファー層として１０００℃以上でＡｌＮ層を成長し、その上に目的とするIII−Ｖ族窒化物半導体薄膜を成長することを特徴とするIII−Ｖ族窒化物半導体の製造方法。
【請求項８】
Ｓｉ元素を含む原料ガスを供給しながらＳｉ基板を加熱することによりＳｉ基板上にＳｉを成長しつつＳｉ基板を昇温し、その後に薄膜成長を行う温度になった時点で原料を切り替えて基板上に複数のIII族元素またはＶ族元素を含む原料ガスを供給し、熱分解反応させて、ＡｌＮ層の薄膜結晶として成長させたことを特徴とするIII−Ｖ族窒化物半導体。
【請求項９】
請求項８記載のIII−Ｖ族窒化物半導体において、
Ｓｉ基板を室温からＡｌＮ層の成長温度まで昇温する過程の途中において、基板温度がＳｉのホモエピタキシーを行い得る所定温度に達したときからＳｉ元素を含む原料ガスの供給を開始したことを特徴とするIII−Ｖ族窒化物半導体。
【請求項１０】
請求項９記載のIII−Ｖ族窒化物半導体において、
上記Ｓｉのホモエピタキシーを行い得る所定温度を８００℃以上に設定し、ＡｌＮ層の成長温度を１０００℃以上に設定したことを特徴とするIII−Ｖ族窒化物半導体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、III−Ｖ族窒化物半導体及びその製造方法に係り、特に、Ｓｉ基板上に良質なIII−Ｖ族窒化物半導体を成長する技術であって、従来品よりも特性に優れ、且つ低コストな窒化物半導体デバイス用エピタキシャルウェハの供給を実現する技術に関するものである。
【背景技術】
【０００２】
ＧａＮ、ＡｌＮ、ＩｎＮ、およびこれらの混晶を最適な構造で積層成長させたIII−Ｖ族窒化物半導体エピタキシャルウェハは、既に青色発光ダイオード（ＬＥＤ）用エピタキシャルウェハとして市場に出回っており、さらには青色レーザダイオード（ＬＤ）用エピタキシャルウェハや紫外ＬＥＤ用エピタキシャルウェハなども開発されつつある。また、近年の高出力トランジスタの需要に伴い、窒化物半導体結晶の用途は光デバイスに留まらず、ＧａＮ−ＨＥＭＴ用エピタキシャルウェハとして開発もなされるようになってきた。これら光・電子デバイス用エピタキシャルウェハに用いられる基板として実用レベルにあり、且つ市場に流通している基板は、サファイア基板とＳｉＣ基板だけである。
【０００３】
また、これら市場に出ているエピタキシャルウェハのほとんどが有機金属気相成長法（ＭＯＶＰＥ法）にて成長したものである。なぜならば、ＭＯＶＰＥ法は、分子線エピタキシャル成長法（ＭＢＥ法）などとは異なり、高真空を必要とせず、一度に多数枚の基板上に均一に製膜することが容易であるからである。そのため高いスループットが実現でき、比較的低コストで製造できる。
【０００４】
近年、ＭＯＶＰＥ法によるＳｉ基板上へのIII−Ｖ族窒化物半導体の成長に関する研究が盛んになりつつある。それは、Ｓｉ基板が、サファイア基板やＳｉＣ基板と比べて低価格なため、エピタキシャルウェハのさらなる低コスト化が可能になるからである。さらには大口径化が容易、且つ既存のＳｉデバイス用プロセスラインの適用が可能なため、デバイスの低コスト化も望める。
【０００５】
しかし、Ｓｉ基板上に良質なIII−Ｖ族窒化物半導体を成長することは困難である。その主な原因として、Ｓｉ基板との格子定数差によるIII−Ｖ族窒化物半導体の劣化、また、熱膨張係数差によるエピタキシャルウェハの反りおよびクラックの発生が挙げられる。この問題を解決するために、昔から様々なバッファー層構造が提案されており、近年では超格子構造バッファー層などにより、商業化の動きがなされている。
【０００６】
しかし、それ以外にIII−Ｖ族窒化物半導体に大きな影響を及ぼしているのが、炉内内壁の窒化物付着物から発生するＧａやＮラジカルとＳｉ基板の反応である。これは１０００℃以上の高温で成長を行う、ＭＯＶＰＥ法で顕著に起こる問題である。ＧａはＳｉをエッチングする働きがあり、Ｓｉ基板に直径数μｍ程度の穴を開けてしまうこともある。そのため、III−Ｖ族窒化物半導体の表面の平坦性が著しく低下してしまう。また、ＮラジカルはＳｉ基板の最表面のＳｉ原子と反応して、アモルファス状のＳｉxＮyをＳｉ基板の表面に形成してしまう。このアモルファス膜が存在すると、Ｓｉ基板上に成長したIII−Ｖ族窒化物半導体の配向性が失われてしまう。この炉内付着物からのＧａやＮラジカルの発生は、炉内温度が８００℃以上になると始まると報告されている（非特許文献１参照）。つまり基板昇温時に表面反応が始まっていることになる。
【０００７】
ここで、Ｓｉ基板の表面に何らかの処理を施してから所望の薄膜を形成する形態のものとして、従来、次のものがある。
【０００８】
（１）Ｓｉ基板の表面に１原子層以上の水素原子から成るパッシベーション膜を形成して表面が酸素や水素で汚染されていない清浄な状態にし、次いで必要に応じて低温での熱処理を行った後に、エピタキシャル成長法にて異種半導体結晶層を形成する方法（例えば、特許文献１参照）。
【０００９】
（２）シリコン基板上にＧａのバリア層を形成した後に、ＧａＮの薄膜を成長させる方法（例えば、特許文献２参照）。
【００１０】
（３）Ｓｉ基板上に、シラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）を原料ガスとして用いた気相成長法により、温度１３５０℃でＳｉＣ層を形成し、次に、アンモニア（ＮＨ3）とトリメチルガリウム（ＴＭＧａ）を原料ガスとしたＭＯＣＶＤ法により、基板温度６００℃でＧａＮバッファ膜を堆積する方法（例えば、特許文献３参照）。
【特許文献１】特開平５−１０９６９９号公報
【特許文献２】特開平１０−２４２０５５号公報
【特許文献３】特開平９−２４９４９９号公報（段落番号００１７、図１（ａ）（ｂ））
【非特許文献１】Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ．Ｖｏｌ．２２３ （２００１） Ｐａｇｅｓ ４６６−４８３
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ところで、炉内内壁の窒化物付着物から発生するＧａやＮラジカルとＳｉ基板が反応するという上記問題に対し、理想的にはIII−Ｖ族窒化物半導体を成長する度に、炉内の掃除を行い、付着物を完全に取り除けばいいのだが、現実的には困難である。そのため生産するときには、ある程度の炉内付着物が存在する状態でIII−Ｖ族窒化物半導体の成長を繰り返さなくてはならない。
【００１２】
現在のところ、付着物からのＧａやＮラジカルの発生抑止のため、主に、以下に示すような手法が行われている。
【００１３】
(i)  III−Ｖ族窒化物半導体の成長温度よりも、高い温度で炉内空焼きを行ってから薄膜成長を行う。
【００１４】
(ii) 付着物の多い部分を着脱式にし、III−Ｖ族窒化物半導体を成長する度に交換する。
【００１５】
(iii)  事前にＡｌＮの成長を行い、炉内付着物の表面のコーティングをしてから、III−Ｖ族窒化物半導体の成長を開始する。
【００１６】
しかしながら、どの方法も完全には付着物からのＧａやＮラジカルの発生を抑止できないため、良質なIII−Ｖ族窒化物半導体の成長は難しく、スループットも犠牲にしているため低コスト化も困難である。
【００１７】
また、特許文献１〜３のうち、特に、特許文献３におけるように、Ｓｉ基板上に、シランとプロパンを原料ガスとして気相成長法によりＳｉＣ層を形成し、次に、ＭＯＣＶＤ法によりＧａＮバッファ膜を堆積するという方法も、上記問題に対する解決策として有効であるが、この場合には、シランの他にプロパンを原料ガスとして用い、Ｓｉ基板をＳｉＣ層のための成長温度１３５０℃にする必要がある。
【００１８】
そこで、本発明の目的は、上記課題を解決し、従来とは異なる方法により、炉内付着物からＧａやＮラジカルの発生が起こっても、Ｓｉ基板表面を劣化させず、さらにはスループットを落すことなく良質なIII−Ｖ族窒化物半導体薄膜を実現することにある。
【課題を解決するための手段】
【００１９】
上記目的を達成するため、本発明は、次のように構成したものである。
【００２０】
請求項１の発明に係るIII−Ｖ族窒化物半導体の製造方法は、加熱したＳｉ基板上に複数のIII族元素またはＶ族元素を含む原料ガスを供給し、熱分解反応させて化合物半導体の薄膜結晶を成長させるIII−Ｖ族窒化物半導体の製造方法において、Ｓｉ元素を含む原料ガスを供給しながらＳｉ基板を加熱することにより、Ｓｉ基板上にＳｉを成長しつつＳｉ基板を昇温し、その後に薄膜成長を行う温度になった時点でIII−Ｖ族窒化物半導体の成長を行うことを特徴とする。ここで、III−Ｖ族窒化物半導体としては、例えば、ＡｌＮ層やＧａＮ層が考えられるが、特にこれらに限られるわけでない。また、上記III−Ｖ族窒化物半導体の製造方法としては、例えば、ＭＯＶＰＥ法が考えられるが、特にこれに限られるわけではない。
【００２１】
請求項２の発明は、請求項１記載のIII−Ｖ族窒化物半導体の製造方法において、Ｓｉ元素を含む原料ガスの供給を、III−Ｖ族窒化物半導体の成長を開始した時点で停止することを特徴とする。
【００２２】
請求項３の発明は、請求項１又は２記載のIII−Ｖ族窒化物半導体の製造方法において、III−Ｖ族窒化物半導体を有機金属気相成長法（ＭＯＶＰＥ法）にて成長することを特徴とする。
【００２３】
請求項４の発明は、請求項１〜３のいずれかに記載のIII−Ｖ族窒化物半導体の製造方法において、Ｓｉ基板を室温からIII−Ｖ族窒化物半導体薄膜の成長温度まで昇温する過程において、基板温度が８００℃以上のときに、Ｓｉ元素を含む原料ガスの供給を開始することを特徴とする。
【００２４】
請求項５の発明は、請求項１〜４のいずれかに記載のIII−Ｖ族窒化物半導体の製造方法において、Ｓｉ元素を含む原料ガスの炉内濃度が５×１０-7ｍｏｌ／cm3以上になるように供給することを特徴とする。
【００２５】
請求項６の発明は、請求項１〜５のいずれかに記載のIII−Ｖ族窒化物半導体の製造方法において、Ｓｉ元素を含む原料ガスとしてモノシラン、ジシラン、ジクロロシラン、テトラメチルシラン、テトラエチルシランのいずれかを用いることを特徴とする。
【００２６】
請求項７の発明は、請求項１〜６のいずれかに記載のIII−Ｖ族窒化物半導体の製造方法において、Ｓｉ元素を含む原料ガスを供給した後、バッファー層として１０００℃以上でＡｌＮ層を成長し、その上に目的とするIII−Ｖ族窒化物半導体薄膜を成長することを特徴とする。
【００２７】
請求項８の発明に係るIII−Ｖ族窒化物半導体は、Ｓｉ元素を含む原料ガスを供給しながらＳｉ基板を加熱することにより、Ｓｉ基板上にＳｉを成長しつつＳｉ基板を昇温し、その後に薄膜成長を行う温度になった時点で原料を切り替えて基板上に複数のIII族元素またはＶ族元素を含む原料ガスを供給し、熱分解反応させて、ＡｌＮ層の薄膜結晶として成長させたことを特徴とする。
【００２８】
請求項９の発明は、請求項８記載のIII−Ｖ族窒化物半導体において、Ｓｉ基板を室温からＡｌＮ層の成長温度まで昇温する過程の途中において、基板温度がＳｉのホモエピタキシーを行い得る所定温度に達したときからＳｉ元素を含む原料ガスの供給を開始したことを特徴とする。
【００２９】
請求項１０の発明は、請求項９記載のIII−Ｖ族窒化物半導体において、上記Ｓｉのホモエピタキシーを行い得る所定温度を８００℃以上に設定し、ＡｌＮ層の成長温度を１０００℃以上に設定したことを特徴とする。
【００３０】
＜発明の要点＞
本発明の要点は、Ｓｉ元素を含む原料ガスを流しながらＳｉ基板を昇温し、薄膜成長を行う温度になった時点で原料を切り替えて、所望する薄膜の成長を開始することにある。
【００３１】
補足説明するに、本発明においては、Ｓｉ基板上に同じＳｉを成長するというＳｉのホモエピタキシーを行いながら、III−Ｖ族窒化物半導体の成長を行う温度までＳｉ基板の昇温を行う。このとき、Ｓｉの原料ガスを、発生するＧａやＮラジカルよりも遥かに高い濃度で供給することにより、ＧａやＮは結晶品質に影響を与えない濃度にまで希釈されてホモエピタキシャル層内に取り込まれることになる。つまりホモエピタキシーを行いながら昇温することにより、Ｓｉ基板の表面が常に未反応な状態で露出することになる。
【００３２】
Ｓｉホモエピタキシーは６００℃以上の温度で可能なため、原料ガスを設置すればＭＯＶＰＥ炉でも成長可能である。また、ＧａやＮラジカル発生抑止のプロセスを必要とせず、薄膜成長工程を連続して行うことが可能なためスループットの向上も期待できる。
【発明の効果】
【００３３】
本発明によれば、加熱した基板上に複数のIII族元素またはＶ族元素を含む原料ガスを供給し、熱分解反応させて化合物半導体の薄膜結晶を成長させる気相成長法において、Ｓｉ元素を含む原料ガスを供給しながらＳｉ基板を加熱することにより、Ｓｉ基板上にＳｉを成長しつつＳｉ基板を昇温し、その後にＡｌＮ層やＧａＮ層といったIII−Ｖ族窒化物半導体薄膜の成長を行う。すなわち、本発明では、Ｓｉのホモエピタキシーを行いながら、III−Ｖ族窒化物薄膜の成長を行う温度までＳｉ基板の昇温を行う。従って、この昇温過程の間に炉内付着物からＧａやＮラジカルの発生が起こっても、その影響は少なく、Ｓｉ基板表面を劣化させない。Ｓｉ基板は表面が常に未反応な状態で露出することになる。このため、スループットを落すことなく良質なIII−Ｖ族窒化物半導体薄膜を実現することができる。
【００３４】
よって、本発明によるＳｉ基板上のIII−Ｖ族窒化物半導体薄膜結晶によれば、従来よりもより低価格な青色ＬＥＤ、白色ＬＥＤ、紫外ＬＥＤ、またはＨＥＭＴデバイスを実現することができる。
【発明を実施するための最良の形態】
【００３５】
以下、本発明を図示の実施の形態に基づいて説明する。
【００３６】
図１に示すように、単結晶のＳｉ基板１上に、バッファー層として高純度ＡｌＮ層２を形成し、その上にＧａＮ層（図示せず）をＭＯＶＰＥ法にて成長する。このＳｉ基板１上にＡｌＮ層２を形成するときのシーケンス を図２に示す。
【００３７】
図２に示すように、Ｓｉ基板を加熱して室温からＳｉホモエピタキシーが可能な第１設定温度（ホモエピタキシー開始温度）Ｔ１に達する直前までの昇温過程では、水素雰囲気のみとする。このホモエピタキシー開始温度Ｔ１の設定値は、Ｓｉホモエピタキシーが確実に可能な８００℃以上の温度とするのが好ましい。図２の場合、８００℃（図２のａ点）に設定し、この８００℃（図２のａ点）に昇温する直前までの間においては、水素雰囲気のみとする。
【００３８】
そして、このホモエピタキシー開始温度Ｔ１の８００℃から第２設定温度（成長温度）Ｔ２である１１００℃以上に達するまでの昇温過程においては、Ｓｉ元素を含む原料ガスを供給しながらＳｉ基板の加熱を行う。図２では、成長温度Ｔ２を１１００℃として設定し、この成長温度１１００℃に達するまでの昇温過程（図２のａ点〜ｂ点の区間）においては、モノシラン（ＳｉＨ4）を流して、水素とモノシランの混合雰囲気下で昇温する。これによりＳｉ基板の表面にＳｉが成長する。このときのＳｉ元素を含む原料ガスであるモノシラン（ＳｉＨ4）は、その炉内濃度が５×１０-7ｍｏｌ／cm3以上になるように供給する。
【００３９】
そして、成長温度Ｔ２の１１００℃に達し温度が安定化した適当な時点（図２のｂ点）にて、モノシラン（ＳｉＨ4）の供給を停止し、水素雰囲気中にトリメチルアルミニウム（ＴＭＡ）とアンモニア（ＮＨ3）を同時に流して、ＡｌＮ層２の成長を開始する。
【００４０】
このＡｌＮ層２が所定の厚さ例えば２００nmまで成長した時点（図２のｃ点）で、ＴＭＡの供給を停止して、成長を停止すると共に、ＭＯＶＰＥ炉の降温を開始する。そして所定の温度Ｔ３、例えば６００℃まで基板の温度が降温した時点（図２のｄ点）で、ＮＨ3の供給を停止する。
【００４１】
このようにＳｉ元素を含む原料ガスをその炉内濃度が５×１０-7ｍｏｌ／cm3以上になるように供給しながらＳｉ基板の加熱を行うことにより、ＧａやＮは結晶品質に影響を与えない濃度まで希釈されてホモエピタキシャル層内に取り込まれることになる。つまりホモエピタキシーを行いながら昇温することにより、Ｓｉ基板の表面が常に未反応な状態で露出することになる。
【実施例】
【００４２】
本発明の効果を確認するため、試作例（サンプル）として、図１に示すように、単結晶のＳｉ基板１上に、高純度のＡｌＮ層２を形成し、その昇温過程における炉内雰囲気を、水素とモノシランの混合雰囲気（実施例）と、水素雰囲気（比較例）とに変えて作製した。そして、Ｓｉ基板上に成長したＡｌＮ層２の特性の変化、およびその上に成長したＧａＮ層の特性の比較を行った。
【００４３】
Ｓｉ基板１は＜１１１＞方向にｏｎ−Ａｘｉｓの仕様を用いた。また、ＡｌＮ層２の薄膜成長前に基板表面のＲＣＡ洗浄を行い、有機、無機の不純物、および酸化膜の除去を行った。
【００４４】
本発明を適用して図１のサンプルを成長したときのシーケンス（実施例）を図２に 、また、従来法にて図１のサンプルを成長したときのシーケンス（比較例）を図３に示す。前者は、水素とモノシランの混合雰囲気中で昇温して薄膜（本発明適用品）を成長した場合であり、後者は水素雰囲気中で昇温してから薄膜（従来成長品）を成長した場合である。また、使用するＭＯＶＰＥ炉で事前にＧａＮを５０μｍ相当成長しており、できるだけ炉内付着物が多い環境に設定した。
【００４５】
測定したサンプルは図１に示すように、Ｓｉ基板１上にＡｌＮ層２を２００nm成長した単純な構造である。
【００４６】
従来成長品と本発明適用品共に、水素雰囲気中にトリメチルアルミニウム（ＴＭＡ）とＮＨ3を同時に流してＡｌＮ層２を成長した。このときの成長温度は１１００℃、炉内圧力は１３５Ｔｏｒｒ、ＴＭＡとＮＨ3の流量はそれぞれ２．００×１０-5ｍｏｌ／ｍｉｎ、４．４６×１０-3ｍｏｌ／ｍｉｎとした。
【００４７】
また、本発明適用品の基板加熱においては、図２に示すように、室温から８００℃までの昇温過程は水素雰囲気で、８００℃から１１００℃までは水素とモノシラン混合雰囲気で行っており、モノシラン流量は５．５０×１０-4ｍｏｌ／ｍｉｎとした。
【００４８】
従来成長と本発明適用ＡｌＮ層の表面状態の比較を図４、図５に、また、Ｘ線の（００２）面回折のロッキングカーブの比較を図６に示す。図４はＳＥＭによる観察、図５はＡＦＭによる観察結果である。
【００４９】
ＳＥＭ観察より、従来成長品（図４（ａ））はＧａによるエッチングの跡と思われる穴が開いていることがわかる。一方、本発明適用品（図４（ｂ））は平坦な表面を実現していることが確認される。また、ＡＦＭの結果より、従来成長品（図５（ａ））の表面は球状の粒子が寄り集まっている形状であるのに対し、本発明適用品（図５（ｂ））はナノスケールの穴が開いているものの、一つの膜となっていることがわかる。また、図６から分かるように、本発明適用品は従来成長品に較べ回折ピークの半値幅も小さい。これより薄膜の配向性は、本発明を適用したことにより圧倒的に向上したことが確認された。
【００５０】
さらなる検討として、このＡｌＮ層（２００nm）上にＧａＮ層を２μｍ成長して、その評価を行なった。ＧａＮ層は水素雰囲気中にトリメチルガリウム（ＴＭＧ）とＮＨ3を同時に流して成長を行った。成長温度と圧力はＡｌＮ成長時と同じである。
【００５１】
従来成長品と本発明適用品の表面状態の比較を図７、図８に、また、Ｘ線の（００２）面回折のロッキングカーブの比較を図９に示す。図８はノマルスキー顕微鏡による観察結果、図９はＡＦＭによる観察結果である。
【００５２】
ノマルスキー顕微鏡による観察により、従来成長品（図７（ａ））は無数のクラックとクレーターのような穴が見られる。一方、本発明適用品（図７（ｂ））はクラックは激減しており、クレーターのような異常成長跡は一切存在していない。クレーターは、ＡｌＮの穴からＧａが浸透し、Ｓｉ表面が削られたことにより発生したものと考えられる。
【００５３】
また、本発明適用品は、図８（ａ）に示すようにＡＦＭ観察でもナノメートルオーダーの穴が消えており、Ｘ線回折でも図９に示すように従来成長品に較べ半値幅が小さくなっており、結晶の品質が向上していることが確認された。
【００５４】
本発明において、炉内付着物より発生するＧａやＮラジカルの量は、使用する装置や成長条件により異なるため、昇温時に流すＳｉを含む原料ガスの供給量は試行錯誤をしておさえなくてはならない。しかし供給を開始する温度は、ＧａＮの分解が始まる温度が最適と思われる。
【００５５】
本実施例では、Ｓｉ原料としてモノシランを用いたが、これより分解温度の低いジシラン、また、有機原料であるテトラメチルシリコンやテトラエチルシリコンを用いても同様な効果を得ることができる。
【図面の簡単な説明】
【００５６】
【図１】本発明のIII−Ｖ族窒化物系化合物半導体の試作例として、Ｓｉ基板上のＡｌＮ層の変化を調べたときのサンプル構造を示す図である。
【図２】本発明を適用して図１の試作例（サンプル）を成長したときのシーケンスを示す図である。
【図３】従来法にて図１の試作例（サンプル）を成長したときのシーケンスを示す図である。
【図４】試作例のＡｌＮ層表面のＳＥＭ観察結果を示したもので、（ａ）は従来成長品、（ｂ）は本発明適用品の図面代用写真である。
【図５】試作例のＡｌＮ層表面のＡＦＭ観察結果を示したもので、（ａ）は従来成長品、（ｂ）は本発明適用品の図面代用写真である。
【図６】試作例のＡｌＮ層（００２）面のＸ線回折ピークを示す図である。
【図７】試作例のＧａＮ層表面のノマルスキー顕微鏡観察結果 を示したもので、（ａ）は従来成長品、（ｂ）は本発明適用品の図面代用写真である。
【図８】試作例のＧａＮ層表面のＡＦＭ観察結果を示したもので、（ａ）は従来成長品、（ｂ）は本発明適用品の図面代用写真である。
【図９】試作例のＧａＮ層（００２）面のＸ線回折ピークを示す図である。
【符号の説明】
【００５７】
１  Ｓｉ基板
２  ＡｌＮ層
【図１】
2006222360.tif 000003
【図２】
2006222360.tif 000004
【図３】
2006222360.tif 000005
【図６】
2006222360.tif 000006
【図９】
2006222360.tif 000007
【図４】
2006222360.tif 000008
【図５】
2006222360.tif 000009
【図７】
2006222360.tif 000010
【図８】
2006222360.tif 000011