(57)【要約】【課題】  下部電極に余計なキャパシタ構造を無くすると共に、下部電極及びその上の強誘電体膜の結晶配向性を向上させる、下部電極／強誘電体膜／上部電極のスタックキャパシタ構造を有する半導体装置及びその製造方法、強誘電体キャパシタ構造を提供する。【解決手段】  半導体基板１１上に形成されたトランジスタ素子１２と、トランジスタ素子１２を覆う絶縁膜１３と、絶縁膜１３を貫通しトランジスタ素子１２のソースＳに接続される導電性プラグ１４と、絶縁膜１３上に形成され、導電性プラグ１４と接続される下部電極１５、強誘電体膜１６、上部電極１７で構成される強誘電体キャパシタＣ１とを含み、少なくとも下部電極１５は、強誘電体特性向上のための層間膜１５２を配し、導電性プラグ１４側から第１電極部材層１５１／層間膜１５２／第２電極部材層１５３でなる第１積層部分Ｌ１と、層間膜１５２が除去され、第１電極部材層１５１と第２電極部材層１５３が接続されている第２積層部分Ｌ２が存在する。【選択図】  図１
2006059968.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成されたトランジスタ素子と、
前記半導体基板上に形成され前記トランジスタ素子を覆う絶縁膜と、
前記絶縁膜を貫通し前記トランジスタ素子の所定部に接続される導電性プラグと、
前記絶縁膜上に形成され前記導電性プラグと接続される下部電極、前記下部電極上の強誘電体膜、前記強誘電体膜上の上部電極で構成される強誘電体キャパシタとを含み、
少なくとも前記下部電極は、強誘電体特性向上のための層間膜を配し、前記導電性プラグ側から第１電極部材層／層間膜／第２電極部材層でなる第１積層部分と、前記層間膜が除去され前記第１電極部材層と前記第２電極部材層が接続されている第２積層部分が存在する半導体装置。
【請求項２】
前記層間膜は、少なくとも前記第２電極部材の結晶配向性に作用する膜である請求項１記載の半導体装置。
【請求項３】
前記第１積層部分の面積は、前記第２積層部分の面積より大きい請求項１または２記載の半導体装置。
【請求項４】
前記第２積層部分は、前記導電性プラグの直上に設けられている請求項１〜３いずれか一つに記載の半導体装置。
【請求項５】
前記第２積層部分は、前記下部電極の周縁近傍に設けられている請求項１〜３いずれか一つに記載の半導体装置。
【請求項６】
前記層間膜は、少なくともＴｉまたはＡｌを含む膜である請求項１〜５いずれか一つに記載の半導体装置。
【請求項７】
前記第１電極部材層は、少なくとも前記導電性プラグとの密着並びに拡散バリア性を有する第１導電層と、前記第１導電層上を覆う少なくとも酸化防止機能を有する第２導電層を含む請求項１〜６いずれか一つに記載の半導体装置。
【請求項８】
前記第２電極部材層はＰｔを含み、前記強誘電体膜はＰｂを含む請求項１〜７いずれか一つに記載の半導体装置。
【請求項９】
基板上にトランジスタ素子を形成する工程と、
前記基板上に前記トランジスタ素子上を覆う絶縁膜を形成する工程と、
前記絶縁膜を貫通し前記トランジスタ素子の所定部に接続される導電性プラグを形成する工程と、
前記導電性プラグ上を含む前記絶縁膜上に下部電極の一部である少なくとも拡散・反応バリア性を有する第１電極部材層を形成する工程と、
前記第１電極部材層上に上層の結晶配向性を高める層間膜を形成する工程と、
前記第１電極部材層を露出させる前記層間膜の除去領域を形成する工程と、
前記第１電極部材層上を含む前記層間膜上に下部電極の一部である第２電極部材層を形成する工程と、
前記第２電極部材層上に強誘電体膜を形成する工程と、
前記強誘電体膜上に上部電極部材を形成する工程と、
前記上部電極部材、前記強誘電体膜、及び前記下部電極の全部材層を所定のキャパシタ形状にパターニングする工程と、
を含む半導体装置の製造方法。
【請求項１０】
前記層間膜を形成する工程は、少なくともスパッタリング法または溶液法またはＣＶＤ法の利用を経てＴｉまたはＡｌを含む膜を形成する請求項９記載の半導体装置の製造方法。
【請求項１１】
前記層間膜の除去領域は、前記導電性プラグの直上を含む領域または前記導電性プラグの直上の領域以外の前記キャパシタ形状の周縁部近傍領域に形成する請求項９または１０いずれか一つに記載の半導体装置の製造方法。
【請求項１２】
前記強誘電体膜を形成する工程は、ゾル−ゲル法により所望の膜厚を得た強誘電体材料を熱処理して結晶化する請求項９〜１１いずれか一つに記載の半導体装置の製造方法。
【請求項１３】
強誘電体膜をキャパシタ絶縁膜とする強誘電体キャパシタ構造において、
前記強誘電体膜を挟む下部電極及び上部電極と、
下部電極の中央またはその付近の領域に接続される導電性部材とを具備し、
前記下部電極は、少なくとも上層の結晶配向性を高める層間膜を所定領域に設け、前記導電性部材側から第１電極部材層／層間膜／第２電極部材層でなる第１積層部分と、前記第１積層部分より小さい領域で前記第１電極部材層と前記第２電極部材層が接続されている第２積層部分が存在する強誘電体キャパシタ構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、下部電極／強誘電体膜／上部電極のスタックキャパシタ構造を有する半導体装置及びその製造方法、強誘電体キャパシタ構造に関する。
【背景技術】
【０００２】
強誘電体メモリは、高速性、低消費電力、高集積性、耐書き換え特性に優れた不揮発性メモリの一つである。強誘電体メモリは、スタックキャパシタ構造にした場合、トランジスタ素子と接続されるＷ等のコンタクトプラグ上に下部電極／強誘電体膜／上部電極のキャパシタが構成される。下部電極は、当然のことながらコンタクトプラグと導通のとれる導電性材料で構成される。
【０００３】
強誘電体膜における強誘電体材料がＰＺＴ（（ＰｂＺｒＸＴｉ１−ＸＯ３）系：ジルコン酸チタン酸鉛系）の場合、下部電極に用いられるＰｔは、その結晶配向性が重要である。すなわち、強誘電体キャパシタは、Ｐｔ（１１１）結晶配向性を高めることによって、ＰＺＴの（１１１）結晶配向性が引き継がれ、良好な特性を得ることとなる。
【０００４】
Ｐｔの結晶配向性は、下地材料によって異なる。一般に、強誘電体材料に関する特性評価は、下地材料としてＴｉ、ＴｉＯＸが好適に用いられる。例えば、ＰＺＴの膜質、強誘電体特性は、ＳｉＯ２／Ｔｉ／Ｐｔの積層や、ＳｉＯ２／ＴｉＯＸ／Ｐｔ積層といった下地材料を電極として用い、評価される。これにより、Ｐｔの結晶配向性（Ｐｔ（１１１））が期待でき、ＰＺＴの結晶配向性も向上する。このため、良好な特性が得られる。
【０００５】
また、従来技術には、強誘電体膜を形成する際、下部電極は、下地凹凸のない平坦な表面を構成するという開示がある（例えば、特許文献１参照）。ここでの下部電極のバリアメタルはＴｉＯ２膜、下部電極はＰｔを用いる。下部電極のパターニング後、下部電極表面は、層間絶縁膜と共にＣＭＰ（化学的機械的研磨）法により平坦化される。この［特許文献１］は、強誘電体膜の結晶配向性云々の開示はないが、下地凹凸のない平坦な下部電極に良好な膜特性を有する強誘電体膜を形成することが可能であるとしている。
【特許文献１】特開２０００−１３８３４９号公報（第３頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述のＴｉＯ２膜またはＴｉＯＸ膜は、絶縁性膜である。下部電極は、コンタクトプラグと接続されるが、ＴｉＯＸ膜による寄生的なキャパシタが含まれることになる。
また、下部電極として、上述したＳｉＯ２／Ｔｉ／Ｐｔの積層による下地材料を構成することを考える。Ｐｔは、酸素を通す材料であることは周知である。また、ＰＺＴは、プロセス劣化によるダメージ回復のための熱処理が必要である。ここで、ＰＺＴは、高温の酸素雰囲気中での結晶化アニール工程を経る。従って、下地材料は、たとえＴｉを用いたとしても、上記ＰＺＴ結晶化アニールなどの高温酸素雰囲気下で、Ｔｉ＋Ｏ２→ＴｉＯＸと酸化されて絶縁性膜が形成されてしまう。
【０００７】
このようなことから、強誘電体キャパシタは、ＰＺＴとＴｉＯＸの直列キャパシタを擁することになる。強誘電体メモリとしての特性を考えた場合、ＴｉＯＸによる寄生的なキャパシタの存在は、さらなる微細化に際し、悪影響を及ぼす懸念がある。
【０００８】
本発明は上記のような事情を考慮してなされたもので、下部電極に余計なキャパシタ構造を無くすると共に、下部電極及びその上の強誘電体膜の結晶配向性を向上させる、下部電極／強誘電体膜／上部電極のスタックキャパシタ構造を有する半導体装置及びその製造方法、強誘電体キャパシタ構造を提供しようとするものである。
【課題を解決するための手段】
【０００９】
本発明に係る半導体装置は、半導体基板上に形成されたトランジスタ素子と、前記半導体基板上に形成され前記トランジスタ素子を覆う絶縁膜と、前記絶縁膜を貫通し前記トランジスタ素子の所定部に接続される導電性プラグと、前記絶縁膜上に形成され前記導電性プラグと接続される下部電極、前記下部電極上の強誘電体膜、前記強誘電体膜上の上部電極で構成される強誘電体キャパシタとを含み、少なくとも前記下部電極は、強誘電体特性向上のための層間膜を配し、前記導電性プラグ側から第１電極部材層／層間膜／第２電極部材層でなる第１積層部分と、前記層間膜が除去され前記第１電極部材層と前記第２電極部材層が接続されている第２積層部分が存在する。
【００１０】
上記本発明に係る半導体装置によれば、プロセス中に層間膜が酸化反応し、最終的に層間膜が絶縁性膜化したとしても、第２積層部分が存在するため、強誘電体キャパシタに直列的なキャパシタが寄生しない。なお、層間膜は強誘電体特性向上に有用な膜であり、強誘電体膜の結晶配向性に影響を与える。
【００１１】
また、上記本発明に係る半導体装置において、次のようないずれかの特徴を有することにより強誘電体キャパシタとしての特性向上に寄与する。
前記層間膜は、少なくとも前記第２電極部材の結晶配向性に作用する膜であることを特徴とする。
前記第１積層部分の面積は、前記第２積層部分の面積より大きいことを特徴とする。
前記第２積層部分は、前記導電性プラグの直上に設けられていることを特徴とする。
前記第２積層部分は、前記下部電極の周縁近傍に設けられていることを特徴とする。
前記層間膜は、少なくともＴｉまたはＡｌを含む膜であることを特徴とする。
前記第１電極部材層は、少なくとも前記導電性プラグとの密着並びに拡散バリア性を有する第１導電層と、前記第１導電層上を覆う少なくとも酸化防止機能を有する第２導電層を含むことを特徴とする。
前記第２電極部材層はＰｔを含み、前記強誘電体膜はＰｂを含むことを特徴とする。
【００１２】
本発明に係る半導体装置の製造方法は、基板上にトランジスタ素子を形成する工程と、前記基板上に前記トランジスタ素子上を覆う絶縁膜を形成する工程と、前記絶縁膜を貫通し前記トランジスタ素子の所定部に接続される導電性プラグを形成する工程と、前記導電性プラグ上を含む前記絶縁膜上に下部電極の一部である少なくとも拡散・反応バリア性を有する第１電極部材層を形成する工程と、前記第１電極部材層上に上層の結晶配向性を高める層間膜を形成する工程と、前記第１電極部材層を露出させる前記層間膜の除去領域を形成する工程と、前記第１電極部材層上を含む前記層間膜上に下部電極の一部である第２電極部材層を形成する工程と、前記第２電極部材層上に強誘電体膜を形成する工程と、前記強誘電体膜上に少なくとも前記第２電極部材層と同じ電極部材層を含む上部電極部材を形成する工程と、前記上部電極部材、前記強誘電体膜、及び前記下部電極の全部材層を所定のキャパシタ形状にパターニングする工程と、を含む。
【００１３】
上記本発明に係る半導体装置の製造方法によれば、下部電極は、第１電極部材層と第２電極部材層、その間に上層すなわち第２電極部材層の結晶配向性を高める層間膜を形成してなる。プロセス中に層間膜が酸化反応し、最終的に層間膜が絶縁性膜化したとしても、予め層間膜の除去領域を形成しておくので、第１電極部材層と第２電極部材層は確実に接続領域を持つ構成となる。よって、強誘電体キャパシタに直列的なキャパシタが形成されない。第２電極部材層の結晶配向性を引き継ぎ、強誘電体膜も高い結晶配向性を持つようになる。
【００１４】
また、上記本発明に係る半導体装置の製造方法において、次のようないずれかの特徴を有することにより強誘電体キャパシタとしての特性向上に寄与する。
前記層間膜を形成する工程は、少なくともスパッタリング法または溶液法またはＣＶＤ法の利用を経てＴｉまたはＡｌを含む膜を形成することを特徴とする。
前記層間膜の除去領域は、前記導電性プラグの直上を含む領域または前記導電性プラグの直上の領域以外の前記キャパシタ形状の周縁部近傍領域に形成することを特徴とする。
前記強誘電体膜を形成する工程は、ゾル−ゲル法により所望の膜厚を得た強誘電体材料を熱処理して結晶化することを特徴とする。
【００１５】
また、本発明は、強誘電体膜をキャパシタ絶縁膜とする強誘電体キャパシタ構造において、前記強誘電体膜を挟む下部電極及び上部電極と、下部電極の中央またはその付近の領域に接続される導電性部材とを具備し、前記下部電極は、少なくとも上層の結晶配向性を高める層間膜を所定領域に設け、前記導電性部材側から第１電極部材層／層間膜／第２電極部材層でなる第１積層部分と、前記第１積層部分より小さい領域で前記第１電極部材層と前記第２電極部材層が接続されている第２積層部分が存在する。
【００１６】
上記本発明に係る強誘電体キャパシタ構造によれば、下部電極に、少なくとも上層の結晶配向性を高める層間膜を設ける。プロセス中に層間膜が酸化反応し、最終的に層間膜が絶縁性膜化したとしても、第２積層部分が存在するため、強誘電体キャパシタに直列的なキャパシタが寄生しない。
【発明を実施するための形態】
【００１７】
図１は、本発明の第１実施形態に係る半導装置の要部を示す断面図である。強誘電体メモリセルの構造を示しており、１メモリセルが、１つの選択トランジスタと１つの強誘電体キャパシタで構成されている。
導体基板１１において、ＭＯＳ型電界効果トランジスタ素子でなる選択トランジスタ１２が形成されている。選択トランジスタ１２のドレインＤは、図示しない選択線（ビット線）に繋がる。選択トランジスタ１２のゲートＧは、制御線（ワード線）として機能する。選択トランジスタ１２のソースＳは、導電性プラグ１４を介して強誘電体キャパシタＣ１に接続されている。強誘電体キャパシタＣ１は、下部電極１５、下部電極１５上の強誘電体膜１６、強誘電体膜１６上の上部電極１７で構成される。
【００１８】
導電性プラグ１４は、層間の絶縁膜１３を貫通して底部が選択トランジスタ１２のソースＳに、上端部は強誘電体キャパシタＣ１の下部電極１５と接続されている。導電性プラグ１４は、例えばＷ（タングステン）プラグである。導電性プラグ１４がＷプラグの場合、絶縁膜１３貫通内側壁及びソースＳとの接触部には図示しないバリアメタルが介在している。
【００１９】
強誘電体キャパシタＣ１の下部電極１５は、導電性プラグ１４を略中心として、例えば１μｍ角程度の領域を有する。下部電極１５は、導電性プラグ１４側から第１電極部材層１５１／層間膜１５２／第２電極部材層１５３でなる第１積層部分Ｌ１と、層間膜１５２が除去され第１電極部材層１５１と第２電極部材層１５３が接続されている第２積層部分Ｌ２が存在する。
【００２０】
第１電極部材層１５１は、第１導電層１５１ａと、第２導電層１５１ｂを含む。第１導電層１５１ａは、導電性プラグ１４との密着並びに拡散・反応バリアとして、ＴｉＮまたはＴｉＡｌＮを用いる。第２導電層１５１ｂにおいても、拡散・反応バリア性を有し、下層の酸化防止機能に富むＩｒまたはＩｒ／ＩｒＯＸ積層またはＩｒＯＸを用いる。このように、第１電極部材層１５１は、全体的に導電性プラグ１４（例えばＷ）との拡散・反応バリアで、特に酸化防止の役割を担うものを用いる。
第２電極部材層１５３は、強誘電体膜１６と接するため、熱、化学的安定性の優れた貴金属が用いられる。ここでは第２電極部材層１５３としてＰｔが用いられる。
【００２１】
また、層間膜１５２は、ＴｉまたはＴｉＯＸまたはＡｌＯＸ膜を用いる。これらの膜上に形成された第２電極部材層１５３、すなわちＰｔは、その結晶配向性（Ｐｔ（１１１））が高まる。さらに、強誘電体膜１６がＰＺＴの場合、Ｐｔ（１１１）結晶配向性を高めることによって、ＰＺＴの（１１１）結晶配向性が引き継がれ、良好な特性を得ることができる。
【００２２】
このような層間膜１５２は、３０ｎｍ程度の薄膜または３０ｎｍ以下の薄膜である。これにより、第１積層部分Ｌ１と第２積層部分Ｌ２の段差を小さくして結晶の乱れを最小限に留めている。第１積層部分Ｌ１の領域は、第２積層部分Ｌ２の領域より大きい。これにより、第２電極部材層１５３のＰｔ（１１１）結晶配向性が良好な領域を増やし、ひいては強誘電体膜１６の膜質、強誘電体特性を良好なものとする。この実施形態では、第２積層部分Ｌ２の領域は、導電性プラグ１４の直上に設けられている。第２積層部分Ｌ２の領域は、導電性プラグ１４の径より小さい方がよい。
【００２３】
上部電極１７は、第２電極部材層１５３と同様にＰｔが強誘電体膜１６と接している。上部電極１７は、Ｐｔを含む積層構造としてもよい。上部電極１７は、好ましくは、Ｐｔ膜上に上記第２導電層１５１ｂと同様に、Ｉｒ／ＩｒＯＸ積層またはＩｒＯＸが設けられる。なお、その際のＰｔ膜は０〜１００ｎｍ程度の膜厚で、Ｐｔ膜はなくてもよい。また、上部電極１７は、図示しない別の配線が接続されるなどして基準電位（プレート電位等）が与えられる構成としてもよい。
【００２４】
図２〜図５は、それぞれ本発明の第２実施形態に係り、前記図１のような構成の半導体装置の製造方法に関する一例を工程順に示す断面図である。図１と同様の箇所には同一の符号を付して説明する。
図２に示すように、半導体基板１１にＭＯＳ型電界効果トランジスタ１２を形成する。すなわち、半導体基板１１の所定の不純物濃度で構成される素子領域において、チャネル領域上に、ゲート酸化膜２１及びポリシリコン層２２を順次形成してゲート電極Ｇをパターニングする。次に、ソース／ドレイン領域Ｓ／Ｄを形成する。ここでは、ＬＤＤ（Lightly Doped Drain ）構造、いわゆるエクステンション領域を有するソース／ドレイン領域Ｓ／Ｄを形成してもよい。その場合、まずゲート電極Ｇの領域をマスクに低濃度領域２３を不純物イオン注入により形成する。次に、ＣＶＤ（Chemical Vapor Deposition ）法によりゲート電極Ｇ上を覆うように絶縁膜を堆積後、異方性のドライエッチングによりスペーサ２４を形成する。次に、ゲート電極Ｇ及びスペーサ２４の領域をマスクにしてソース／ドレインの高濃度領域２５を不純物イオン注入により形成し、ソース／ドレイン領域Ｓ／Ｄが形成される。図示しないが、ゲートＧのポリシリコン層２２をシリサイド化してもよい。また、さらにはソースＳ、ドレインＤまでもシリサイド化されたサリサイドプロセスを用いた構造としてもよい。このようにして、ＭＯＳ電界効果型トランジスタ素子でなる選択トランジスタ１２が形成される。
【００２５】
次に、選択トランジスタ１２を覆う層間の絶縁膜１３を形成する。この間に必要な工程に応じてドレインＤにつながる選択線（ビット線）を形成する工程を経てもよい（図示せず）。絶縁膜１３をエッチバック法やＣＭＰ（Chemical Mechanical Polishing ）技術を利用して平坦化し、リソグラフィ技術を用いてソースＳに到達する開孔部２６を形成する。開孔部２６内壁にＴｉＮやＴａＮ等のバリア膜２７を被覆後、ＣＶＤ法を用いてＷを形成し、ＣＭＰ技術を経て埋め込んだ形にする。これにより、導電性プラグ１４が形成される。なお、導電性プラグ１４はこのようなＷプラグに限らない。導電性プラグ１４は例えばポリシリコンプラグを利用してもよい。
【００２６】
次に、導電性プラグ１４上を含む絶縁膜１３上に下部電極１５の一部である第１電極部材層１５１として、ＴｉＡｌＮ膜をスパッタリング法で１００ｎｍ程度形成する（第１導電層１５１ａ）。次いで、ＴｉＡｌＮ膜上にＩｒ膜をスパッタリング法で１００ｎｍ程度形成する（第２導電層１５１ｂ）。このＩｒ膜上に、層間膜１５２としてＴｉをスパッタリング法で成膜する。その後、ファーネス酸化を経て３０ｎｍ程度のＴｉＯＸ膜を得る。ＴｉＯＸ膜は、その他、Ｔｉをターゲットとした酸素雰囲気でのスパッタリング、またはＴｉＯＸをターゲットとしたスパッタリングによる形成が考えられる。また、溶液法を利用し、その後の熱酸化によってＴｉＯＸ膜を形成することもできる。
【００２７】
次に、図３に示すように、フォトリソグラフィ工程、エッチング工程を経ることにより、層間膜１５２（ＴｉＯＸ膜）をパターニングする。これにより、第１電極部材層１５１上面は、ＴｉＯＸ膜の被覆された領域と、ＴｉＯＸ膜が除去されＩｒ膜が露出された領域が存在する。ここで、層間膜１５２の除去領域ＣＮＴは、導電性プラグ１４の直上に、導電性プラグ１４の径より小さく設けられる。
【００２８】
次に、図４に示すように、第１電極部材層１５１上を含む層間膜１５２上に、下部電極１５の一部である第２電極部材層１５３を形成する。第２電極部材層１５３は、Ｐｔ膜であり、スパッタリング法で１００ｎｍ程度形成する。次に、第２電極部材層１５３上に強誘電体膜１６を形成する。強誘電体膜１６は、ゾル−ゲル法により成膜するＰＺＴとする。ＰＺＴの組成比は、Ｐｂ：Ｚｒ：Ｔｉ＝１１０：４０：６０、膜厚は１５０ｎｍとした。なお、ＰＺＴ結晶化条件は、例えば酸素雰囲気中での熱処理、６００℃、５分程度である。
【００２９】
次に、このＰＺＴでなる強誘電体膜１６上に上部電極部材層１７ｓ、ここではＰｔ膜をスパッタリング法で２００ｎｍ程度形成する。なお、上部電極部材層１７ｓは、Ｐｔ膜上に上記第２導電層１５１ｂと同様に、Ｉｒ／ＩｒＯＸ積層またはＩｒＯＸが設けられてもよい。その際のＰｔ膜は０〜１００ｎｍ程度の膜厚で、Ｐｔ膜はなくてもよい。
【００３０】
次に、図５に示すように、フォトリソグラフィ工程、エッチング工程を経ることにより、強誘電体キャパシタＣ１の形状を得る。すなわち、所定領域に形成したレジストマスク（破線）で覆われていない領域における上部電極部材層１７ｓ、強誘電体膜１６、第２電極部材層１５３、層間膜１５２、第１電極部材層１５１（１５１ｂ，１５１ａ）を、物理的なエッチング、トリミング等を伴って除去する。その後、熱処理を経るなどして強誘電体膜１６を安定化させる。これにより、図１に示すような構成を得る。その後、図示しないが層間の絶縁膜や保護膜を形成する。上部電極１７が別の配線と接続されるなどして基準電位（プレート電位等）が与えられる形態をとってもよい。
【００３１】
上記第１、第２実施形態に係る構成及び方法によれば、層間膜１５２の介在する第１積層部分Ｌ１と、層間膜１５２の介在しない第２積層部分Ｌ２が含まれる下部電極１５、強誘電体膜１６、上部電極１７でなる強誘電体キャパシタＣ１の構造が得られる。層間膜１５２は、Ｔｉを含む膜で、第２電極部材層１５３のＰｔの結晶配向性（Ｐｔ（１１１））を高める作用がある。さらに、強誘電体膜１６のＰＺＴの結晶配向性（１１１）が高められ、良好な強誘電体特性を得ることができる。プロセス中に層間膜１５２がＴｉＯＸ膜となり、絶縁性膜化したとしても、第２積層部分Ｌ２が存在するため、強誘電体キャパシタＣ１に直列的な余計なキャパシタが寄生しない。これにより、キャパシタ特性の劣化しない高信頼性の強誘電体メモリが構成可能である。
【００３２】
図６〜図８は、それぞれ本発明の第３実施形態に係り、前記第１、第２実施形態における層間膜１５２のパターン変形例を含む半導体装置及びその製造方法を示す断面図である。図６は、前記図３に対応しており、層間膜１５２を別のパターンにしている。層間膜１５２の除去領域ＣＮＴは、導電性プラグ１４の直上の領域以外で、キャパシタ形状の周縁部近傍領域に形成する。層間膜１５２は、導電性プラグ１４の直上に、導電性プラグ１４の径より大きく設けられる。その後の図７、図８に示す構成に至る工程は、前記第２実施形態（図４、図５）に準ずる。これにより、層間膜１５２の介在する第１積層部分Ｌ１と、層間膜１５２の介在しない第２積層部分Ｌ２が含まれる下部電極１５、強誘電体膜１６、上部電極１７でなる強誘電体キャパシタＣ２の構造が得られる。
【００３３】
上記第３実施形態に係る構成及び方法によっても、前記第１、第２実施形態と同様の効果が得られる。すなわち、層間膜１５２は、Ｔｉを含む膜で構成され、第２電極部材層１５３のＰｔの結晶配向性（Ｐｔ（１１１））を高める作用がある。さらに、強誘電体膜１６のＰＺＴの結晶配向性（１１１）が高められ、良好な強誘電体特性を得ることができる。プロセス中に層間膜１５２がＴｉＯＸ膜となり、絶縁性膜化したとしても、第２積層部分Ｌ２が存在するため、強誘電体キャパシタＣ１に直列的な余計なキャパシタが寄生しない。これにより、キャパシタ特性の劣化しない高信頼性の強誘電体メモリが構成可能である。
【００３４】
なお、前記第２、第３実施形態では、第１電極部材層１５１は、第１導電層１５１ａとして、ＴｉＡｌＮ膜を用いたが、ＴｉＡｌＮ膜の代りにＴｉＮ膜を用いてもよい。また、第２導電層１５１ｂとしてＩｒ膜を形成したが、プロセスを経ればＩｒ／ＩｒＯＸ積層またはＩｒＯＸ膜となる。また、層間膜１５２としてＴｉＯＸ膜を形成したが、始めはＴｉ形成し、プロセスを経るに伴いＴｉＯＸ膜にするようにしてもよい。その他、層間膜１５２は、ＡｌＯＸ膜を用いるということも考えられる。ＡｌＯＸ膜は、化学安定性もあり、上層の結晶配向性（Ｐｔ（１１１））を高め、もってＰＺＴの（１１１）結晶配向性を高めるという目的の観点から採用可能である。
【００３５】
以上説明したように本発明によれば、強誘電体キャパシタの下部電極は、導電性プラグとの密着及び酸化防止等、拡散・反応バリアとなる第１電極部材層と、強誘電体膜と接する第２電極部材層で構成され、間に上層すなわち第２電極部材層の結晶配向性を高める層間膜を所定領域形成してなる。プロセス中に層間膜が酸化反応し、最終的に層間膜が絶縁性膜化したとしても、層間膜の除去領域を形成してあるので、第１電極部材層と第２電極部材層は確実に接続領域を持つ構成となる。よって、強誘電体キャパシタに直列的なキャパシタが余計に形成されることはない。第２電極部材層の結晶配向性を引き継ぎ、強誘電体膜も高い結晶配向性を持つようになる。これにより、キャパシタ特性の劣化しない高信頼性の強誘電体メモリが構成可能である。この結果、下部電極に余計なキャパシタ構造を無くすると共に、下部電極及びその上の強誘電体膜の結晶配向性を向上させる、下部電極／強誘電体膜／上部電極のスタックキャパシタ構造を有する半導体装置及びその製造方法、強誘電体キャパシタ構造を提供することができる。
【図面の簡単な説明】
【００３６】
【図１】第１実施形態に係る半導装置の要部を示す断面図。
【図２】第２実施形態に係る半導体装置の製造方法を工程順に示す第１断面図。
【図３】図２に続く第２断面図。
【図４】図３に続く第３断面図。
【図５】図４に続く第４断面図。
【図６】第３実施形態に係る半導体装置、製造方法を工程順に示す第１断面図。
【図７】図６に続く第２断面図。
【図８】図７に続く第３断面図。
【符号の説明】
【００３７】
１１…半導体基板、１２…選択トランジスタ（ＭＯＳ型電界効果トランジスタ素子）、１３…絶縁膜、１４…導電性プラグ、１５…下部電極、１５１…第１電極部材層、１５１ａ…第１導電層、１５１ｂ…第２導電層、１５２…層間膜、１５３…第２電極部材層、１６…強誘電体膜、１７…上部電極、１７ｓ…上部電極部材層、２１…ゲート酸化膜、２２…ポリシリコン層、２３…ソース／ドレインの低濃度領域、２４…スペーサ、２５…ソース／ドレインの高濃度領域、２６…開孔部、２７…バリア膜、Ｌ１…第１積層部分、Ｌ２…第２積層部分、Ｃ１，Ｃ２…強誘電体キャパシタ、Ｓ…ソース、Ｄ…ドレイン、Ｇ…ゲート（制御線、ワード線）、ＣＮＴ…層間膜の除去領域。
【図１】
2006059968.tif 000003
【図２】
2006059968.tif 000004
【図３】
2006059968.tif 000005
【図４】
2006059968.tif 000006
【図５】
2006059968.tif 000007
【図６】
2006059968.tif 000008
【図７】
2006059968.tif 000009
【図８】
2006059968.tif 000010