(57)【要約】【課題】半導体ウェハの第一主面に金属板を接着させることなく半導体チップの両端に導電性ペーストを塗布する事によって電極を設置し、アレイ型半導体装置をウェハレベルで製造する方法を提供すること。【解決手段】第一主面に突起電極１、第二主面に金属板２を備えた半導体素子３が素子同士を乖離した状態で複数個封止用樹脂４により被覆されている。突起電極１および金属板２は銅めっきにより形成されている。また、突起電極１および金属板２は封止用樹脂４から露出し、銀からなる導電性ペーストを用い外部導通用電極５が施されている。【選択図】図１
2006059899.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、前記半導体素子第一主面および第二主面に形成された素子電極と、前記素子電極に形成された外部電極と、前記半導体素子外囲に前記外部電極を露出した状態で被覆された絶縁物とからなり、前記絶縁物に複数個の半導体素子が内包されたことを特徴とする半導体装置。
【請求項２】
前記第一主面に形成された素子電極は各々独立してなり、前記第二主面に形成された素子電極は各々接続されてなることを特徴とする請求項１記載の半導体装置。
【請求項３】
複数の半導体素子が形成された半導体ウェハの第一主面に突起電極を形成し、前記半導体ウェハ第二主面の全面に金属板を形成し、前記半導体ウェハの第一主面側を切り口とし前記金属板を残した状態で前記半導体ウェハを個々の半導体素子にダイシングし、前記半導体ウェハ第一主面側からモールド樹脂を印刷塗布し、前記モールド樹脂を硬化し、前記半導体ウェハの第一主面側に形成された突起電極の頭頂部が露出するように樹脂を研磨し、前記半導体ウェハを縦方向は数素子ごとに、横方向は一素子ごとにダイシングし、切り分けられた素子の突起電極部分と金属板部分に導電性ペーストを塗布する工程を含むことを特徴とする半導体装置の製造方法。
【請求項４】
前記半導体ウェハ第一主面の突起電極が、電解メッキ法により横方向につながった状態で形成される事を特徴とする、請求項３記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置および製造方法に関するものである。
【背景技術】
【０００２】
従来のチップサイズパッケージ構造を有したウェハレベルでのアレイ型半導体装置製造方法としては、ウェハプロセスによって複数の半導体素子が形成された半導体ウェハを切断して半導体素子を個別に分離した後、半導体素子の両端部、すなわち半導体ウェハの状態における素子形成面側およびウェハ裏面側に第１および第２の導体板をそれぞれ接着して、複数の半導体素子を挟持した状態に支持し、この第１および第２の導体板の間の複数の半導体素子の間隔に絶縁性物質を充填して個々の半導体素子のモールド及び連結を行い、さらに、第１および第２の導体板の選択的な切り込みによる複数の半導体素子の電極の選択的な接続、さらには絶縁性物質を含めた第１および第２の導体板の切断による分離によって、絶縁性物質でモールドおよび連結された複数の半導体素子を含む半導体装置を形成するものがある（例えば、特許文献１参照）。
【０００３】
図５（ａ）、（ｂ）は前記特許文献１に記載された従来の半導体装置の製造方法を示すものである。
【０００４】
図５（ａ）、（ｂ）において、１０１は導体板、１０２は半導体素子、１０３は半導体素子１０２に取り付けられた引出用電極、１０４は絶縁性樹脂である。
【０００５】
詳細の製造工程を下記に説明する。
【０００６】
ウェハプロセスによって半導体ウェハに複数の半導体素子１０２が格子状に配列されるように一括して形成し、半導体ウェハの裏面に伸縮可能なマスキングテープを貼付した後、半導体ウェハの表面側からダイシングを行い、マスキングテープを残した状態で複数の半導体素子１０２を半導体ウェハから切り出し、さらに、マスキングテープを二次元的に引き伸ばすエキスパンド操作によって個々の半導体素子１０２の間隔を所定の寸法に広げることにより、半導体素子１０２の間隔を調整するとともに個々の半導体素子１０２の分離を行う。マスキングテープとの間に複数の半導体素子１０２を挟むように導体板１０１を重ね合わせ、熱処理によって個々の半田バンプ１０３と接続させる。その後マスキングテープを剥離して、当該マスキングテープの貼付側に導体板１０１を重ね合わせ、熱処理によって当該導体板１０１を個々の半導体素子１０２のアノード側に接続する。その後、複数の半導体素子１０２を挟む導体板１０１と導体板１０１の間に絶縁性物質１０４を充填する。そして、図５（ａ）の状態から、例えばアノードコモン接続にする場合には、まず、カソード側の導体板１０１の、ペアとなる一対の半導体素子１０２の間の位置に、いわゆるハーフカットで選択的に切り込みを入れる。その後、ペアとなる一対の半導体素子１０２の組み合わせの外側のフルカット位置で、導体板１０１、絶縁性樹脂１０４、導体板１０１を貫通するように切断するフルカット操作を行うことにより半導体装置を製造していた。
【特許文献１】特開平９−２７５９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、前記従来の構成では、パッケージ外形寸法を小さくした場合、外部導通用電極として用いられる導体板１０１も薄くなり、実装時の電極面積が小さくなってしまうため、実装強度が弱くなる。また、半導体ウェハの両面に導体板１０１が設置されている為、半導体ウェハのアライメントマークを確認する事が不可能となってしまい、個片にダイシングする際のアライメントが困難である。さらに、半導体素子毎に設置された２個のバンプの間を、半導体素子に到達しない程度の深さにハーフダイシングする場合も、導体板１０１である金属と絶縁性物質１０４の複合材を切るため、金属のバリ等が発生する恐れがあり、所定の深さに精度良くダイシングすることが困難となり、複数の素子を一つのパッケージに収納したアレイ型半導体装置を製造することが困難であるという課題を有していた。
【０００８】
本発明は、前記従来の課題を解決するもので、半導体ウェハの第一主面に金属箔を接着させることなく半導体チップの両端に導電性ペーストを塗布する事によって電極を設置し、アレイ型半導体装置をウェハレベルで製造する方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記従来の課題を解決するために、本発明の半導体装置と製造方法は、半導体素子第一主面および第二主面に形成された素子電極と、素子電極に形成された外部電極と、半導体素子外囲に外部電極を露出した状態で被覆された絶縁物とからなり、絶縁物に複数個の半導体素子が内包され、第一主面に形成された素子電極は各々独立してなり、第二主面に形成された素子電極は各々接続されてなる。また、複数の半導体素子が形成された半導体ウェハの第一主面に突起電極を形成し、半導体ウェハ第二主面の全面に金属板を形成する工程と、前記半導体ウェハの第一主面側を切り口とし前記金属板を残した状態で前記半導体ウェハを個々の半導体素子にダイシングする工程と、前記半導体ウェハ第一主面側からモールド樹脂を印刷塗布、硬化する工程と、前記半導体ウェハの第一主面側に形成された突起電極の頭頂部が露出するように樹脂を研磨する工程と、前記半導体ウェハを縦方向は数素子ごとに、横方向は一素子ごとにダイシングし、数素子毎のアレイ型個片に切り分ける工程と、切り分けられた素子の突起電極部分と金属板部分に導電性ペーストを塗布する工程とを備えたものである。
【００１０】
本構成によって、半導体ウェハの第一主面側に金属板を形成することなく、半導体素子に外部電極を形成することが可能であり、さらに第一主面側に金属板が無いことで各素子の突起電極を認識しながらダイシングすることで数素子ごとの正確なダイシングが出来るため、ウェハレベルでチップスケールのアレイ型半導体装置を形成する事が可能となる。
【発明の効果】
【００１１】
以上のように、本発明の半導体装置と製造方法によれば、実装用電極をチップ側面にも設置することにより実装強度を強化したアレイ型半導体装置が得られ、個片分け時に半導体ウェハ上に形成された突起電極を認識しアライメントを行う事によってダイシングを容易に行う事が出来る。さらに、技術的、精度的に難しい複合材料のハーフダイシングを行う事無くアレイ型半導体装置をウェハレベルで比較的容易に作製することが出来る。
【発明を実施するための最良の形態】
【００１２】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００１３】
（実施の形態１）
図１（ａ）は、本発明の実施の形態１における半導体装置の斜視図であり、図１（ｂ）は図１（ａ）に示したＸ−Ｘ’線に沿った断面図である。
【００１４】
図１（ａ）、（ｂ）において、第一主面に引き出し電極として突起電極１、第二主面に金属板２を備えた半導体素子３が素子同士を乖離した状態で複数個封止用樹脂４により被覆されている。突起電極１および金属板２は銅からなりめっき法により形成されている。また、突起電極１および金属板２は封止用樹脂４から露出し、銀からなる導電性ペーストを用い外部導通用電極５が形成されている。これによれば各素子同士を電気的に絶縁した状態でパッケージ化することを可能とした表面実装のアレイ型半導体装置６が得られる。
【００１５】
（実施の形態２）
図２（ａ）〜（ｇ）は、本発明の実施の形態２における半導体装置の製造方法の行程フローに沿った図である。図１と同じ構成要素については同じ符号を用い、説明を省略する。
【００１６】
なお、本実施形態として外形寸法が１．４４ｍｍ×０．６ｍｍ×厚さ０．３ｍｍの半導体素子を用いて説明する。
【００１７】
図２（ａ）〜（ｇ）において、７は複数の半導体素子が設けられた半導体ウェハ、８は半導体ウェハ７を素子毎に分離するための溝である。
【００１８】
（実施の形態２の構成）
詳細な構成を下記に説明する。
【００１９】
半導体ウェハ７の裏面側に金属板２を形成する（図２（ａ））。金属板２は一般にＣｕ、Ｎｉ、Ａｇ、もしくはこれらを含む合金等の材料からなり、電解めっき法や所定厚みの金属板を熱圧着等で接着して形成する。完成する半導体素子の寸法が１．４４ｍｍ×０．６ｍｍ、厚さ０．３ｍｍ程度であれば、金属板の厚みは０．０４ｍｍ程度が望ましい。
【００２０】
半導体ウェハ７の半導体素子３上に、突起電極１を形成する（図２（ｂ））。突起電極１はＣｕ、Ａｇ、Ａｕ、もしくはこれらを含む合金材料からなり、電解めっき法やワイヤーボンダーによるスタッドバンプ形成法等により形成する。半導体素子寸法が１．４４ｍｍ×０．６ｍｍ、厚さ０．３ｍｍ程度であれば突起電極１の高さは０．０３ｍｍ以上が必要であり、径は０．１５ｍｍ程度となる。この様な構成により、半導体ウェハ７の両面に金属材料からなる導体板を形成すること無く外部導通用電極５を形成することが可能となる。また、半導体素子３ごとにダイシングする際、突起電極１の位置を認識し位置合わせを行うことが可能となり、アライメント精度が向上する。
【００２１】
半導体ウェハ７を、金属板２を残してダイシングし、所定の間隔を持った溝８を設けて半導体素子３毎に切り分ける（図２（ｃ））。作製するアレイ型半導体素子寸法が１．４４ｍｍ×０．６ｍｍ、厚さ０．３ｍｍ程度である場合、溝８の幅は０．１４ｍｍ程度である。この溝８を設ける事により、複数個の素子をアレイ化した場合でも、各素子は電気的に絶縁された状態でパッケージ化する事が出来る。
【００２２】
半導体素子３ごとに切り分けられた半導体ウェハ１の表面側から、封止用樹脂４を塗布し硬化することで、半導体素子３の側面及び上面を封止する（図２（ｄ））。塗布方法は、印刷法、ウェハモールド等によって行う。この時、封止用樹脂４が半導体ウェハ７に設けられた全ての溝８に均一に封入され、なおかつ突起電極１を覆い隠すように塗布する。また、塗布後、真空脱法炉等を用いて樹脂内部に抱き込まれた気泡等を除去しながら硬化する。この様な構成とすることにより、封止用樹脂４を半導体ウェハ７全体に均一に塗布する事が可能であり、封止用樹脂４内部への気泡の抱き込みや、未充填等の不具合を無くす事が出来る。
【００２３】
次に樹脂封止された半導体ウェハ７表面側の突起電極１を露出させるため、封止用樹脂４を研磨する（図２（ｅ））。半導体素子寸法が１．４４ｍｍ×０．６ｍｍ、厚さ０．３ｍｍ程度の場合、研磨は突起電極１が０．０２ｍｍ程度残るように設定する。この研磨を行う事によって突起電極１が露出するため、半導体ウェハ７を半導体素子形成側からの認識が可能となり、ダイシングのアライメントを容易にする事ができる。
【００２４】
樹脂封止された半導体ウェハ７を、縦方向は数素子毎に、横方向は一素子毎にフルダイシングし、数素子入りのアレイ型半導体素子７に個片化する（図２（ｆ））。各半導体素子３の寸法が０．２４ｍｍ×０．２４ｍｍ程度で４素子入りのアレイ型半導体装置を作製する場合、溝８が０．１４ｍｍ程度で０．０８ｍｍ幅のダイシングブレードを用いると、縦方向のピッチは１．５２ｍｍとし、横方向のピッチは０．３８ｍｍとするのが望ましい。この様にダイシングする事によって、半導体素子毎に絶縁分離され、素子側面も樹脂封止されたアレイ型半導体装置６を得ることができる。
【００２５】
ダイシング工程によって個片化されたアレイ型半導体装置６の、各突起電極１部分と金属板２部分に、導電性ペーストをディップ塗布し、硬化することで、外部導通用電極５を形成する（図２（ｇ））。突起電極１と金属板２に導電性ペーストを塗布する際、素子の端面のみではなく側面にも塗布する事で、面実装にも対応した、チップサイズのアレイ型半導体装置を得る事が出来る。この様に、チップ側面にも外部導通用電極５を形成する事で、実装時に半田接着面積を広くする事ができ、製品の実装強度をより強くする事が出来る。この時、側面への塗布距離は、半導体素子寸法が１．４４ｍｍ×０．６ｍｍ、厚さ０．３ｍｍ程度の場合、０．１５ｍｍ程度あれば、実装強度的に十分な外部導通用電極５を形成する事ができる。
【００２６】
なお、本実施の形態では半導体素子３の寸法を０．２４ｍｍ×０．２４ｍｍとし、素子間に溝８を設け封止用樹脂４で封止して電気的な絶縁を行っているが、内部で素子分離を行った半導体素子を使用する事も可能である（図４参照）。
【００２７】
（実施の形態３）
図３（ａ）〜（ｇ）は、本発明の実施の形態３における半導体装置の製造方法の行程フローに沿った断面図であり、図４は半導体装置の斜視図である。図１および図２と同じ構成要素については同じ符号を用い、説明を省略する。
【００２８】
（実施の形態３の構成）
半導体ウェハ７の裏面側に金属板２を形成する（図３（ａ））。
【００２９】
半導体ウェハ７の半導体素子３上に、突起電極１を形成する（図３（ｂ））。突起電極１の材料は実施の形態１で使用した材料と同様のものを用いる。この時、突起電極１は電解めっき法で形成し、縦方向に素子間が繋がった状態で形成する（図４参照）。ここで言う縦方向とは、半導体ウェハ７を突起電極１形成面を上面として平面視した状態でのＸ方向又はＹ方向のいずれか一方向である。また、突起電極１における高さ方向の寸法は、後の工程で研磨される分も考慮して０．１６ｍｍ以上とする。
【００３０】
後の工程は、前述した本発明の実施の形態２に示される製造工程（図１（ｃ）〜図１（ｆ））と同様の工程にて、半導体素子毎に絶縁分離され、素子側面も樹脂封止されたアレイ型半導体装置６を得る。
【００３１】
個片化されたアレイ型半導体装置６の、金属板２部分に導電性ペーストをディップ塗布し、硬化することで、外部導通用電極５を形成する（図３（ｇ））。
【００３２】
この様に突起電極１を大きく形成することによって、ダイシング後にチップ側面にも突起電極１が露出し、そのまま突起電極１を外部電極とする事が可能となり、導電性ペースト塗布工程を省略することが出来る。
【産業上の利用可能性】
【００３３】
チップサイズパッケージ構造を有したウェハレベルでのアレイ型半導体装置として有用であり、特にウェハプロセスによって複数の半導体素子のアレイ型半導体装置に適している。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施の形態１における半導体装置の斜視図と断面図
【図２】本発明の実施の形態２における半導体装置の製造工程図
【図３】本発明の実施の形態３における半導体装置の製造工程図
【図４】本発明の実施の形態３における半導体装置の斜視図
【図５】従来例の半導体装置の製造工程図
【符号の説明】
【００３５】
１  突起電極
２  金属板
３  半導体素子
４  封止用樹脂
５  外部導通用電極
６  アレイ型半導体装置
７  半導体ウェハ
８  溝
１０１  導体板
１０２  半導体素子
１０３  引出用電極
１０４  絶縁性樹脂
【図１】
2006059899.tif 000003
【図２】
2006059899.tif 000004
【図３】
2006059899.tif 000005
【図４】
2006059899.tif 000006
【図５】
2006059899.tif 000007