(57)【要約】【課題】  ＭＩＭＯ通信システムにおいて、ＢＥＲ性能（ＢＥＲ、ダイバーシチオーダ）をＭＬＤとほとんど同じに保ったまま、簡単な構成で、処理速度が速く、負荷が軽い受信装置を提供する。【解決手段】  受信信号ｙ０（ｔ）は、Ｍ−ａｒｙ−ＱＡＭ法で変調されている。異なるパスを介して、受信器０と受信器１が同じ信号を受信する。最初に、受信器０は、受信信号を掲出し、検出信号について事後確率を計算する。これらの事後確率は、受信器１に送られる。受信器１は、同じ信号を検出し、受信器０から送られてきた確率を使って、第２の事後確率を計算する。第２の事後確率は受信器０に送られ、受信器０で、第３の事後確率を計算するのに使われる。これらの処理を数回繰り返す。最後に、受信器０と１の両者の事後確率を組み合わせ、受信信号を判定する。【選択図】図３
2006325049.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが少なくとも１つのアンテナを有する少なくとも２つの受信器を備えるＭ−ａｒｙ−ＱＡＭ  ＭＩＭＯ通信システムの受信装置において、各受信器は、
少なくとも１つのアンテナによって検出され、信号値に従い信号の振幅が変化するように変調された信号の事後確率を、設定値に基づいて計算する事後確率計算手段と、
事後確率を他の受信器に送信する送信手段と、
他の受信器から送られてきた事後確率を設定値に設定する設定手段と、
自受信器と他の受信器の事後確率の組み合わせに基づいて信号値を決定する決定手段とを備え、
少なくとも２つの受信器間の事後確率の転送は、経験的に決定された回数繰り返されることを特徴とする受信装置。
【請求項２】
前記受信器によって受信される信号は、１６値QAMの方法によって変調されていることを特徴とする請求項１に記載の受信装置。
【請求項３】
前記事後確率は、Ｐ（ｉ＝＋１／ｙ（ｔ））を、受信信号がｙ（ｔ）のときにビットｉが＋１のときのである確率、Ｐ（ｉ＝−１／ｙ（ｔ））を、受信信号がｙ（ｔ）のときにビットｉが−１である確率としたときに、
【数１】
2006325049.tif 000037
または、
【数２】
2006325049.tif 000038
で与えられることを特徴とする請求項１に記載の受信装置。
【請求項４】
前記事後確率計算手段は、第１の値を第２の値に非線形に変換する非線形手段を備えることを特徴とする請求項１に記載の受信装置。
【請求項５】
それぞれが少なくとも１つのアンテナを有する少なくとも２つの受信器を備えるＭ−ａｒｙ−ＱＡＭ  ＭＩＭＯ通信システムの受信装置の受信方法において、各受信器の受信方法は、
少なくとも１つのアンテナによって検出され、信号値に従い信号の振幅が変化するように変調された信号の事後確率を、設定値に基づいて計算し、
事後確率を他の受信器に送信し、
他の受信器から送られてきた事後確率を設定値に設定し、
自受信器と他の受信器の事後確率の組み合わせに基づいて信号値を決定し、
少なくとも２つの受信器間の事後確率の転送は、経験的に決定された回数繰り返されることを特徴とする受信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信端と受信端において、２以上のアンテナを備えるＭＩＭＯ技術を用いた通信システムに関する。
【背景技術】
【０００２】
時にボリューム・トゥー・ボリュームと呼ばれる、マルチプル・インプット・マルチプル・アウトプット（ＭＩＭＯ）無線リンクを用いたデジタル通信は、最近、現代の通信におけるもっとも重要なブレークスルーとして現れてきた。ＭＩＭＯシステムのキーとなる特徴は、従来無線送信の欠点であった、マルチパス伝播をユーザにとってよいものに変えることができることである。ＭＩＭＯ技術は、データ転送速度を増加する効率を妨げるランダムフェージング、及び、マルチパス遅延を効果的に利用する。
【０００３】
ＭＩＭＯを用いた通信システムは、通常、問題のデータストリームに対し、他のデータストリームからの影響を、問題のデータストリームから他のデータストリームの信号レプリカを差し引く信号処理により取り除く。つまり、補償技術（Ｖ−ＢＬＡＳＴ、ＭＳＳＥ−ＶＢＬＡＳＴ、Ｚｅｒｏ  Ｆｏｒｃｅｄ  Ｖ＿ＢＬＡＳＴ）が用いられる。
【０００４】
ＭＩＭＯシステムは、以下のようにシンプルに定義できる。任意の無線通信が与えられたとき、受信端に、複数のアンテナ素子が設けられる。送信側と受信側に２つのアンテナのみが設けられた場合の構成が図１に示されている。図１によれば、それぞれ１つのアンテナを有する２つの送信器が存在する。各送信器からは、異なるデータストリームが送信される。送信器ＴＲＸ０は、データＤ０を有する第１のデータストリームを受信し、それを送信する。各データＤ０、Ｄ１は、空中を伝播し、２つの受信器ＲＥＣ０、ＲＥＣ１によって受信される。各受信器ＲＥＣ０、ＲＥＣ１は、それぞれ１つのアンテナを有している。受信器ＲＥＣ０の受信信号ｙ０は、信号Ｄ０、Ｄ１の送信信号を含んでいる。また、受信器ＲＥＣ１の受信信号ｙ１は、信号Ｄ０、Ｄ１の送信信号を含んでいる。
【０００５】
受信アレーにおいては、各受信信号の空間シグニチャを評価する。この情報に基づいて、信号処理技術が、信号を分離するために適用される。線形あるいは非線形の受信器は、性能と処理の複雑さのトレードオフの範囲を考慮して、使用される。
【０００６】
受信器における信号は、
【０００７】
【数３】
2006325049.tif 000003
【０００８】
で表され、あるいは、ベクトル積の形では、
【０００９】
【数４】
2006325049.tif 000004
【００１０】
で表され、ｈｉｊは、ｊ番目の送信器からｉ番目の受信器への転送係数である。Ｄ０とＤ１は、それぞれ第１と第２のデータストリームからのシンボルである。各送信シンボルＤ０とＤ１は、数ビットの情報を運ぶ。（ＢＰＳＫ  １ビット；ＱＰＳＫ  ２ビット；１６値QAM  ４ビット）。
【００１１】
以下のように、従来、数種類の復調方法がある。
−Ｚｅｒｏ  Ｆｏｒｃｉｎｇアルゴリズム（非特許文献１参照）
第１の従来の復調技術は、Ｚｅｒｏ−Ｆｏｒｃｉｎｇ（ＺＦ）アルゴリズムと呼ばれる。ＺＦにおいては、送信ベクトルの評価は、以下の式を用いて、受信器で得られる。
【００１２】
【数５】
2006325049.tif 000005
【００１３】
ここで、「＋」は、擬似逆行列を示す。擬似逆行列が存在するためには、送信アンテナの数は、受信アンテナの数以下でなくてはならない。
−ＭＭＳＥアルゴリズム（非特許文献１参照）
観測値Ｙに基づくランダムベクトルＤの評価問題に対する線形理論の他のアプローチは、以下で与えられる最小自乗誤差（ＭＭＳＥ）を最小化する行列Ｇを選ぶことである。
【００１４】
【数６】
2006325049.tif 000006
【００１５】
解は、
【００１６】
【数７】
2006325049.tif 000007
【００１７】
で与えられ、ここで、αは、ノイズ分散に等しい。（５）から、ＺＦアプローチは、αが０のときのＭＳＳＥ解に対応することが明らかになる。
−ディシジョン・フィードバック復号（非特許文献１及び２参照）
前述のＺｅｒｏ−Ｆｏｒｃｉｎｇアプローチは有効であるが、非線形技術を用いると、高い性能が得られる。送信ベクトルＤのもっとも信頼性のあるエレメントが復号できて、Ｄの他のエレメントの復号を改善するために用いられれば、性能は向上する。これは、シンボルキャンセレイションと呼ばれる。更に、ＺＦあるいはＭＭＳＥが、ディシジョン・フィードバック復号処理の検出処理に使用される。言い換えれば、シンボルキャンセレイションは、受信信号ベクトルＹからすでに受信された成分の干渉を差し引くことに基づいている。
−最尤復号法（非特許文献１参照）
逆行列の計算に基づかない唯一の復号方法は、最尤復号（ＭＬＤ）アルゴリズムである。ＭＬＤは、受信信号をすべての可能な送信ベクトル（Ｈによって変形された）と比較し、最尤原理に基づいて、Ｄを評価する方法である。この原理は、以下の式で定式化できる。
【００１８】
非特許文献３では、本発明と同様の装置が本発明の発明者によって開示されている。この文献では、ＢＰＳＫとＱＰＳＫのみに適用可能な技術が開示されている。
【００１９】
【数８】
2006325049.tif 000008
【非特許文献１】A. van Zelst, "Space Division Multiplexed Algorithms"
【非特許文献２】R. van Nee at al. "Maximum Likelihood Decoding in a Space Division Multiplexing System"
【非特許文献３】Alexander N. Lozhkin "Novell Interactive MAP Detector For MIMO Communication", Proc. of WPMC' 04
【発明の開示】
【発明が解決しようとする課題】
【００２０】
上記受信技術について、ＢＥＲ性能を比較するために、シミュレーションを行った。シミュレーションの結果が図２に示されている。図２において、ことなるアプローチのＢＥＲが、図１に示される、２対２のアンテナ構成についての受信アンテナ毎のＥｂ／Ｎｏに対して、記載されている。更に、１６値QAM変調方式が用いられ、データは、符号化しないで送信されている。図２より、ＭＬＤがもっともよい性能を示していることがわかる。しかし、ＭＬＤの実装においては、すべての可能な送信ベクトルに対する膨大な検索を必要とする。したがって、計算負荷が大きい。一方、ＭＬＤと比較して、ＺＦの性能はかなり悪い。本発明の性能は、図２において、「Ｔｕｒｂｏ  ３ＴＩ」及び「Ｔｕｒｂｏ  ４ＴＩ」として示されている。本発明の優れている点は、実施形態の章で記載する。
【００２１】
したがって、本発明の課題は、ＭＩＭＯ通信システムにおいて、ＭＬＤとほとんど同じＢＥＲ性能を維持しながら、簡単な構成で、処理が速く、かつ、負荷が少ない受信装置を提供することである。
【課題を解決するための手段】
【００２２】
本発明の受信装置は、それぞれが少なくとも１つのアンテナを有する少なくとも２つの受信器を備えるＭ−ａｒｙ−ＱＡＭ  ＭＩＭＯ通信システムの受信装置において、各受信器は、少なくとも１つのアンテナによって検出され、信号値に従い信号の振幅が変化するように変調された信号の事後確率を、設定値に基づいて計算する事後確率計算手段と、事後確率を他の受信器に送信する送信手段と、他の受信器から送られてきた事後確率を設定値に設定する設定手段と、自受信器と他の受信器の事後確率の組み合わせに基づいて信号値を決定する決定手段とを備え、少なくとも２つの受信器間の事後確率の転送は、経験的に決定された回数繰り返されることを特徴とする。
【発明の効果】
【００２３】
本発明によれば、ＭＩＭＯ通信システムにための簡単で、高速な受信装置が実現される。
【発明を実施するための最良の形態】
【００２４】
また、図２を参照すると、本発明の受信装置は、ＭＬＤアプローチ（図２のＭＬＤ及びＱＲ−ＭＬＤ）を用いる受信装置に非常に近い（１ｄＢ以下）ＢＥＲ性能を示す。しかし、ＭＬＤに基づいた受信装置とは違って、本発明の受信装置の構成の複雑さは、かなり低い。本発明の受信装置の複雑さが小さいということは、相互作用的評価技術によって得られる。信号評価のために、受信信号をすべての可能な送信ベクトル（Ｈによって変形された）と比較するのではなくて、本発明では、各データストリームのデータは、別々に、個々に評価され、１つのデータストリームから導かれた情報は、非線形処理の後、他のデータストリームの事後確率を改善するために使用される。また、その逆も同様である。
【００２５】
このような改良は、１つのデータストリームから導かれた情報が、非線形処理の後、他のデータストリームの評価された事後確率を改善するために使用されるときに、ターボアルゴリズムとともに、非線形信号処理によって得られ、その逆も同様である。
【００２６】
本発明の受信装置の主な利点は、通常の場合と異なり、再帰的最尤評価、あるいは、ターボ受信装置とよぶ、ものを実装することである。この技術によれば、最尤復号（ＭＬＤ）に非常に近いＢＥＲ結果を与え、同時に、実装による計算の複雑さを低いレベルに抑えることができる。
【００２７】
本発明の受信装置は、相互作用的最大事後確率評価アルゴリズムに基づいている。本発明で提案するターボ受信装置においては、１つのデータストリームから導かれた情報を、非線形処理の後、他のデータストリームの評価された事後確率を改善するために用い、あるいはその逆を行う。
【００２８】
２つの送信と受信アンテナを有するＭＩＭＯ通信の簡単な例における発明によれば、ＭＩＭＯ通信システムは、２つのアンテナから独立に２つ（第１と第２の）データストリームを送信する、直交変調を採用した（たとえば、ＢＰＳＫ、ＱＰＳＫ、ＱＡＭ）２つの送信器と、ｈ００である第１の送信アンテナから第１の受信アンテナへのパスと、ｈ１０である第１の送信アンテナから第２の受信アンテナへのパスと、ｈ０１である第２の送信アンテナから第１の受信アンテナへのパスと、ｈ１１である第２の送信アンテナから第２の受信アンテナへのパスからなる４つの複素伝播パスと、からなる（図１のように）。
【００２９】
好ましくは、ＭＩＭＯ通信システムに、２つの送信器と２つの受信器が存在する。各送信器は、たとえば、情報シンボルＤｉ、ｉ＝０、１を送信するために、１６値QAM変調を用いる。ＱＰＳＫあるはＭ−ＱＡＭ送信の場合、各情報シンボルＤｉは、数ビットからなり、たとえば、Ｄｉ＝｛ｉｉ１、ｉｉ２、ｑｉ１、ｑｉ２｝である。そして、ＱＰＳＫコンステレーションに２ビットし、すなわち、Ｄｉの実数部に対応するビット、あるいは、ｉ１＝Ｒｅ（Ｄｉ）及び、Ｄｉの虚数部に対応するビット、あるいは、ｑ１＝Ｉｍ（Ｄｉ）であり、ＱＡＭ−１６には、４つのビット（ビットｉ１、ｉ２、ｑ１、ｑ２）、ＱＡＭ−６４には、８ビットなどである。ＢＰＳＫ送信の場合には、虚数部は、送信されず、受信器で受信されず、１つのビットｉ１だけが送信される。
【００３０】
図３及び図４は、本発明の受信装置の全体構成を示す図である。
１６値QAMの場合、各情報シンボルＤｉ＝｛ｉｉ１、ｉｉ２、ｑｉ１、ｑｉ２｝、ｉ＝０、１の受信器は、受信器０（ＲＥＣ０）と受信器（ＲＥＣ１）に配置された２つの受信器部分からなる（図１及び３参照）。各受信器（ＲＥＣ０及びＲＥＣ１）は、各送信情報シンボルＤｉ、ｉ＝０、１に対応するすべての４ビットを独立に受信する。各送信シンボルあるいはビットの評価は、両受信器（ＲＥＣ０及びＲＥＣ１）において、独立に得られる。これらの独立した評価は、判定の信頼性を改善するため、シンボルＤ０の場合に、図４に示されるように、組み合わせられる。同様の組み合わせをシンボルＤ１にも行うとする。
【００３１】
図４においては、２つの受信器とこれらの間の接続が示されている。受信器０は、信号ｙ０（ｔ）を受信し、各確率ΔｌｎＰ（ｉ０１／ｙ０（ｔ））、ΔｌｎＰ（ｉ０２／ｙ０（ｔ））、ΔｌｎＰ（ｑ０１／ｙ０（ｔ））、ΔｌｎＰ（ｑ０２／ｙ０（ｔ））を計算する。そして、これらの確率は、受信器１に送られる。受信器０は、受信器１から、確率ΔｌｎＰ（ｉ０１／ｙ０（ｔ））、ΔｌｎＰ（ｉ０２／ｙ０（ｔ））、ΔｌｎＰ（ｑ０１／ｙ０（ｔ））、ΔｌｎＰ（ｑ０２／ｙ０（ｔ））を受信し、確率ΔｌｎＰ（ｉ０１／ｙ０（ｔ））、ΔｌｎＰ（ｉ０２／ｙ０（ｔ））、ΔｌｎＰ（ｑ０１／ｙ０（ｔ））、ΔｌｎＰ（ｑ０２／ｙ０（ｔ））を更新する。この更新を３から４回繰り返した後、各確率は、判定部１０−１に送られ、ｉ０１、ｉ０２、ｑ０１、ｑ０２に対する各データ値が決定される。同様の処理が受信器１においても実行される。受信器１は、信号ｙ１（ｔ）、を受信し、ΔｌｎＰ（ｉ１１／ｙ１（ｔ））、ΔｌｎＰ（ｉ１２／ｙ１（ｔ））、ΔｌｎＰ（ｑ１１／ｙ１（ｔ））、ΔｌｎＰ（ｑ１２／ｙ１（ｔ））を計算し、これらの確率を、受信器０から受け取った確率ΔｌｎＰ（ｉ１１／ｙ０（ｔ））、ΔｌｎＰ（ｉ１２／ｙ０（ｔ））、ΔｌｎＰ（ｑ１１／ｙ０（ｔ））、ΔｌｎＰ（ｑ１２／ｙ０（ｔ））で更新する。ｉ１１、ｉ１２、ｑ１１、ｑ１２の各値は、判定部１０−２によって決定される。確率の交換と更新の繰り返し回数は、経験的見積もりにしたがって、当業者により決定されるべきものである。
【００３２】
所定の繰り返しの後、受信器０の確率と受信器１の確率は、図４のように組み合わされ、判定部１０−１に送られる。
以後、一般性を損なうことなく、議論を簡単化するため、ＴＲＸとＲＥＣ端では、２つのアンテナのみを用い（図１）、両送信器で使用されるコンステレーションタイプは１６値QAMであるとする。しかし、本説明のすべての議論、結果、は、任意の数のＴＲＸとＲＥＣアンテナ及び、任意のタイプのコンステレーション、たとえば、Ｍ−ａｒｙ−ＱＡＭに対しても正しいものである。
【００３３】
グレイマッピングの場合の１６値QAMコンステレーションの点が図５に示されている。直交成分Ｑ及びＩは、それぞれ、レベル３ｄ、ｄ、−ｄ、−３ｄにビット０１、００、１０、１１を割り当てることによりグレイ符号化される。ここで、次のようなビット順を定義する：ｉ１、ｉ２、ｑ１、ｑ２。
【００３４】
この定義によれば、直交成分Ｑ及びＩにおける信号は、テーブル１のように定義される。
４ビット１６値QAMシンボルにおけるビットｉ１、ｉ２、ｑ１、ｑ２は、統計的に独立で、等しい確率を持っているとする。ビットｉ１、ｉ２、ｑ１、ｑ２の統計的独立性により、直交成分の信号（テーブル１参照）もやはり独立である。
【００３５】
図１に示されるＭＩＭＯ通信システムにおいては、２つの送信器と２つの受信器が存在する。各送信器は、情報シンボルＤｉ、ｉ＝０、１の送信のため、１６値QAM変調（コンステレーション）を使用する。したがって、各情報シンボルＤｉは、２つの部分、実数部Ｒｅ（Ｄｉ＝ｉ１１、ｉ１２）及び虚数部分Ｉｍ（Ｄｉ＝ｑ１１、ｑ１２）からなっている。情報シンボルＤｉは、図５に示されているコンステレーションから１６個の可能な信号Ｓ＊ｊ（ｔ）、ｊ＝０、・・・、１５の１つによって送信することができる。ｊの特定の数値は、以下のテーブル１に示される送信シンボルＤｉ＝｛ｉｉ１、ｉｉ２、ｑｉ１、ｑｉ２｝によって運ばれる４つの情報データビット｛ｉｉ１、ｉｉ２、ｑｉ１、ｑｉ２｝に依存する。
【００３６】
【表１】
2006325049.tif 000009
【００３７】
信号間Ｓ＊ｊ（ｔ）には、関係Ｓ＊０（ｔ）--＝−Ｓ＊１０（ｔ）、Ｓ＊１（ｔ）＝−Ｓ＊１１（ｔ）などが成り立つことに注意されたい。
１６値QAM送信を仮定すると、第１と第２の受信器（受信器０（ＲＥＣ０）と受信器１（ＲＥＣ１））の入力における信号ｙ０（ｔ）とｙ１（ｔ）は、
【００３８】
【数９】
2006325049.tif 000010
【００３９】
のように、第１と第２の送信器によって送信される信号の線形結合で表される。
ここで、送信信号に新しい記号Ｓ＊ｊｊ（ｔ）を導入する。この記号では、インデックスｉは、送信器番号（０あるいは１）であり、インデックスｊは、送信器番号ｉにおける送信情報シンボルを規定する。したがって、テーブル１により、ｊ＝０、・・・、１５である。
【００４０】
したがって、各受信器の入力において、第１の送信器と第２の送信器における送信情報シンボルＤｉ＝｛ｉｉ１、ｉｉ２、ｑｉ１、ｑｉ２｝のペアによって規定される２５６通りの可能な信号がある。テーブル２は、ＲＥＣ０の入力において、Ｓｊ（ｔ）、ｉ＝０、・・・、２５５のすべての可能な信号を示している。同様の結果が、ｈ００→ｈ１０、ｈ０１→ｈ１１の置き換えによって、ＲＥＣ１に対しても得られる。
【００４１】
【表２】
2006325049.tif 000011
【００４２】
議論を簡単にするために、第１の受信器（ＲＥＣ０）のみについて考える。ＲＥＣ０に対して得られた、以下のすべての結果と式は、第２の受信器（ＲＥＣ１）にも直接に適用可能である。このために、それぞれ、ｈ００、ｈ１０をｈ１０、ｈ１１に置き換え、信号のインデックスを０から１に変えなくてはならない。
−受信器ＲＥＣ０におけるビットｉ０１に対する計算
第１の受信器（ＲＥＣ０）の入力の加法的混合信号とノイズｙ０（ｔ）におけるテーブル２からのある信号Ｓｊ（ｔ）の受信の事後確率は、ベイズの混合則（Yoshihiko Akaiwa, "Introduction to Digital Mobile Communication" A Wiley-Interscience, p.81, 1997, ISBN:0471175455参照）によって記述できる。
【００４３】
【数１０】
2006325049.tif 000012
【００４４】
テーブル２から、第１の受信器（ＲＥＣ０）において、ビットｉ１＝＋１を受信する確率を
【００４５】
【数１１】
2006325049.tif 000013
【００４６】
と表現できると書くことができる。
式（７−９）において、×＝±１で、Ｐａ（Ｓｉ）は、信号Ｓｉ（ｔ）を送受信する事前確率、Ｐ（Ｓｉ／ｙ０（ｔ））は、入力される加法的混合信号ｙ０（ｔ）において、信号Ｓｉ（ｔ）を受信する確率である。受信あるいは送信信号Ｓｉ（ｔ）の事前確率は第１と第２の送信器における送信シンボルＤ０及びＤ１の確率Ｐ０（Ｄ０）及びＰ１（Ｄ１）をそれぞれ用いて表される。
【００４７】
【数１２】
2006325049.tif 000014
【００４８】
ここで、Ｐのインデックスは、送信器番号０あるいは１を規定する。上記定義を用いると、（８）と（９）を
【００４９】
【数１３】
2006325049.tif 000015
【００５０】
のように書き換えることができる。
ここで、すべてのビットが独立であり、同じ確率を持っているとしているので、
【００５１】
【数１４】
2006325049.tif 000016
【００５２】
と書けることに注意されたい。
たとえば、
【００５３】
【数１５】
2006325049.tif 000017
【００５４】
である。
記号を簡単化するため、
【００５５】
【数１６】
2006325049.tif 000018
【００５６】
で定義される新しい変数Ａｎを導入する。
したがって、新しい記号を使うと、
【００５７】
【数１７】
2006325049.tif 000019
【００５８】
新しい記号では、式（１０）及び（１１）は、（１２）、（１３）とともに、
【００５９】
【数１８】
2006325049.tif 000020
【００６０】
となる。
実際上は、事前確率Ｐａ（ｉ０１＝＋１）＝Ｐａ（ｉ０１＝−１）＝０．５を仮定するのが理屈にかなっている。Ｐ（ｉ、ｑ）を省略し、ｌｎ（自然対数）をとることにより、
【００６１】
【数１９】
2006325049.tif 000021
【００６２】
最尤受信器においては、受信情報シンボルｄＲｅの符号は、事後確率あるいは、その対数を閾値と比較した結果によって決定される。したがって、ｉ０１について、
【００６３】
【数２０】
2006325049.tif 000022
【００６４】
あるいは、その対数で、
【００６５】
【数２１】
2006325049.tif 000023
【００６６】
ここで、ｙ０＝Ｓｉ（ｔ）＋ｎ（ｔ）は、信号列と、スペクトル強度密度Ｎ０の白色ガウシアンノイズｎ（ｔ）との加法的混合であり、シンボル＞／＜は、閾値との比較を示している。（この判定処理は、事後確率の交換の最終段階で行われる。）したがって、式（１４）及び（１５）を用いたビットｉ０１の判定ルールは、
【００６７】
【数２２】
2006325049.tif 000024
【００６８】
と表される。
新しい変数を
【００６９】
【数２３】
2006325049.tif 000025
【００７０】
と表す。
新しい変数を用いると、（１４）及び（１５）は、
【００７１】
【数２４】
2006325049.tif 000026
【００７２】
と表される。
（１３）では、
【００７３】
【数２５】
2006325049.tif 000027
【００７４】
ここで、ｌｎＰ（Ｓｎ）≡ｌｎ（Ｐ（Ｓｎ／ｙ（ｔ）））は、式（７）で定義される。
判定ルール（１６）あるいは（１７）を実装する場合には、Ｐ（ｉ０１＝＋１／ｙ０（ｔ））及びＰ（ｉ０１＝−１／ｙ０（ｔ））の両方に同じ値は、互いに打ち消し合わせられる。したがって、
【００７５】
【数２６】
2006325049.tif 000028
【００７６】
のように書くことができ、ここで、上線は、積分を表し、Ｅｉは、信号Ｓｉのエネルギーである。ｙ０（ｔ）とＳ＊ｉは複素変数で、＊は、複素共役演算を表す。
本発明の実施形態の全体の処理を要約すると、第１の受信器０は、信号を検出し、信号の値を決定し、事前確率を用いて式（１６）を計算する。式（１６）を計算するとき、式（１８）−（２０）が使われる。式（２０）においては、ΔｌｎＰのような項が存在する。最初は、ΔｌｎＰは、０．５となりえる事前確率を用いて計算される。信号ビットｉ０１、ｉ０２、ｑ０１、ｑ０２に対して、式（１６）を計算した後、結果が受信器１に送られる。受信器１では、式（１６）が、送られてきた結果を式（２０）に代入することによって、信号ビットｉ０１、ｉ０２、ｑ０１、ｑ０２に対して、計算される。式（２０）においては、ΔｌｎＰのような項が存在する。これらの項は、受信器０から送られてきた結果によって事後のものに更新される。受信器１における事後確率を使った式（１６）の計算結果が受信器０に送り返される。受信器０では、式（１６）が、受信器１から送られてきた計算結果を用いて、計算される。これらの計算と交換は、３回から４回繰り返される。そして、式（１６）の計算の最終結果を用いて、信号判定が行われる。信号ビットｉ１１、ｉ１２、ｑ１１、ｑ１２に対しては、上記処理は、受信器１から始まる。受信器１は、事前確率を用いて、ｉ１１、ｉ１２、ｑ１１、ｑ１２に対して、式（１６）を計算し、それらを受信器０に送る。受信器０は、ビットｉ１１、ｉ１２、ｑ１１、ｑ１２に対して、式（１６）を計算し、それらを受信器１に送り返す。受信器１は、受信器０から送られてきた結果を用いて、信号ビットｉ１１、ｉ１２、ｑ１１、ｑ１２に対して式（１６）を計算する。これらの処理は、３回から４回繰り返され、最後に、式（１６）の最終結果を用いて、受信器１において、信号判定が行われる。
【００７７】
他のビットｉ０２、ｑ０１、ｑ０２に対する事後確率は、以下の式によって、同様に計算できる。
ビットｉ０２：
【００７８】
【数２７】
2006325049.tif 000029
【００７９】
ビットｑ０１：
【００８０】
【数２８】
2006325049.tif 000030
【００８１】
ビットｑ０２：
【００８２】
【数２９】
2006325049.tif 000031
【００８３】
図６〜図１６は、式（１８）と（１９）にしたがって、入力信号ｙ０（ｔ）を処理し、ΔｌｎＰ（ｉ０１／ｙ０（ｔ））を計算する受信器ＲＥＣ０のブロック図である。
図６〜図１６においてはＬｉｎは、線形、ＬＮは、非線形の出力を表すことに注意されたい。
【００８４】
図３〜図１６に示される受信器は、シンボルＤ０及びＤ１で送信されるビットに対するすべての事後確率を計算する。アルゴリズムを特定するために、以下のような代入を、正しい結果を得るためにしなければならない。
−ＲＥＣ０におけるビットｉ０１、ｉ０２、ｑ０１、ｑ０２に対して共通
【００８５】
【数３０】
2006325049.tif 000032
【００８６】
事前ａｐｒ＿ｑ３＝ΔｌｎＰ（ｑ０１／ｙ０（ｔ））はＲＥＣ０から、すなわち、隣の受信器から得られる。
事前ａｐｒ＿ｑ４＝ΔｌｎＰ（ｑ０２／ｙ０（ｔ））はＲＥＣ０から、すなわち、隣の受信器から得られる。
【００８７】
事前ａｐｒ＿ｉ３＝ΔｌｎＰ（ｉ０１／ｙ０（ｔ））はＲＥＣ０から、すなわち、隣の受信器から得られる。
事前ａｐｒ＿ｉ４＝ΔｌｎＰ（ｑ０２／ｙ０（ｔ））はＲＥＣ０から、すなわち、隣の受信器から得られる。
−受信器０のビットに固有
ビットｉ０１：
図９のＬＵＴ  Ａ、ＬＵＴ  Ｂ
Ｓ＝−２Ｓ０、図６
分岐Ａについて、ＮＬ１＝＋Ｓ０−Ａ１＋ΔｌｎＰ（ｉ０２）、図１３
分岐Ｂについて、ＮＬ１＝−Ｓ０−Ａ１＋ΔｌｎＰ（ｉ０２）、図１３
Ａ＝−（Ｓ３＋Ａ１）＋ΔｌｎＰ（ｑ０１）、図１５
Ｂ＝−（Ｓ３−Ａ１）＋ΔｌｎＰ（ｑ０１）、図１５
Ｃ＝−（Ｓ３＋Ａ１）＋ΔｌｎＰ（ｑ０１）、図１５
Ｄ＝＋（Ｓ３−Ａ１）＋ΔｌｎＰ（ｑ０１）、図１５
Ｉｎ１＝−２Ｓ３＋ΔｌｎＰ（ｑ０１）、図１６
Ｉｎ２＝−２Ｓ３＋ΔｌｎＰ（ｑ０１）、図１６
ビットｑ０１：
図１０のＬＵＴ  Ａ、ＬＵＴ  Ｂ
Ｓ＝−２Ｓ３、図６
分岐Ａについて、ＮＬ１＝＋Ｓ０−Ａ１＋ΔｌｎＰ（ｉ０２）、図１３
分岐Ｂについて、ＮＬ１＝−Ｓ０−Ａ１＋ΔｌｎＰ（ｉ０２）、図１３
Ａ＝−（Ｓ３＋Ａ１）＋ΔｌｎＰ（ｑ０１）、図１５
Ｂ＝＋（Ｓ３−Ａ１）＋ΔｌｎＰ（ｑ０１）、図１５
Ｃ＝−（Ｓ３＋Ａ１）＋ΔｌｎＰ（ｑ０１）、図１５
Ｄ＝＋（Ｓ３−Ａ１）＋ΔｌｎＰ（ｑ０１）、図１５
Ｉｎ１＝−（Ｓ０＋Ａ１）＋ΔｌｎＰ（ｉ０２）、図１６
Ｉｎ２＝＋（Ｓ０−Ａ１）＋ΔｌｎＰ（ｉ０２）、図１６
ビットｉ０２：
図１１のＬＵＴ  Ａ、ＬＵＴ  Ｂ
Ｓ＝−Ａ３、図６
分岐Ａについて、ＮＬ１＝−３Ｓ０＋ΔｌｎＰ（ｉ０１）、図１３
分岐Ｂについて、ＮＬ１＝−Ｓ０＋ΔｌｎＰ（ｉ０１）、図１３
Ａ＝−（Ｓ３＋Ａ１）＋ΔｌｎＰ（ｑ０２）、図１５
Ｂ＝＋（Ｓ３−Ａ１）＋ΔｌｎＰ（ｑ０２）、図１５
Ｃ＝−（Ｓ３＋Ａ１）＋ΔｌｎＰ（ｑ０２）、図１５
Ｄ＝＋（Ｓ３−Ａ１）＋ΔｌｎＰ（ｑ０２）、図１５
Ｉｎ１＝−２Ｓ３＋ΔｌｎＰ（ｑ０１）、図１６
Ｉｎ２＝−２Ｓ３＋ΔｌｎＰ（ｑ０１）、図１６
ビットｑ０２：
図１２のＬＵＴ  Ａ、ＬＵＴ  Ｂ
Ｓ＝−Ａ１、図６
分岐Ａについて、ＮＬ１＝−２Ｓ０＋ΔｌｎＰ（ｉ０１）、図１３
分岐Ｂについて、ＮＬ１＝−２Ｓ０＋ΔｌｎＰ（ｉ０１）、図１３
Ａ＝−３Ｓ３＋ΔｌｎＰ（ｑ０１）、図１５、分岐Ａ
Ｂ＝−３Ｓ３＋ΔｌｎＰ（ｑ０１）、図１５、分岐Ａ
Ｃ＝−３Ｓ３＋ΔｌｎＰ（ｑ０１）、図１５、分岐Ａ
Ｄ＝−３Ｓ３＋ΔｌｎＰ（ｑ０１）、図１５、分岐Ａ
Ａ＝−Ｓ３＋ΔｌｎＰ（ｑ０１）、図１５、分岐Ｂ
Ｂ＝−Ｓ３＋ΔｌｎＰ（ｑ０１）、図１５、分岐Ｂ
Ｃ＝−Ｓ３＋ΔｌｎＰ（ｑ０１）、図１５、分岐Ｂ
Ｄ＝−Ｓ３＋ΔｌｎＰ（ｑ０１）、図１５、分岐Ｂ
Ｉｎ１＝−（Ｓ０＋Ａ１）＋ΔｌｎＰ（ｉ０２）、図１６
Ｉｎ２＝＋（Ｓ０−Ａ１）＋ΔｌｎＰ（ｉ０２）、図１６
図６〜図１６を以下に説明する。
【００８８】
図６において、入力信号ｙ（ｔ）は、信号プロセッサ２０に入力される。信号プロセッサ２０の詳細については、図７に示されている。信号プロセッサ２０は、信号Ｓ、Ｏｕｔ  Ａ、Ｏｕｔ  Ｂを出力する。信号Ｏｕｔ  Ａは、ルックアップテーブルＬＵＴ  Ａに入力され、所定の置換をされた後出力され、メインプロセッサＡに入力される。信号Ｏｕｔ  ＢはルックアップテーブルＬＵＴ  Ｂに入力され、所定の置換をされた後出力され、メインプロセッサＢに入力される。信号Ｓは，直接、加算器１７に入力される。ルックアップテーブルＬＵＴ  Ａ及びＬＵＴ  Ｂの詳細は、図９〜図１２に示されている。メインプロセッサＡ及びＢの詳細は、図１３に示されている。メインプロセッサＡの詳細は、メインプロセッサＢの詳細と同じである。
【００８９】
メインプロセッサＡは、信号Ｌｉｎ  Ａ及びＮＬ  Ａを出力する。メインプロセッサＢは信号Ｌｉｎ  Ｂ及びＮＬ  Ｂを出力する。信号Ｌｉｎ  ＡとＮＬ  Ｂは、減算器１６に入力される。減算器１６は、信号Ｌｉｎ  ＡとＮＬ  Ｂの差を出力し、これらは、加算器１７に入力される。信号ＮＬ  ＡとＬｉｎ  Ｂは、減算器１５に入力される。減算器１５は、信号ＮＬ  ＡとＬｉｎ  Ｂの差を出力し、これらは、加算器１７に入力される。減算器１５と１６からの信号と、信号Ｓは、加算器１７で加算され、ΔｌｎＰ（ｉ、ｑ／ｙ（ｔ））として出力される。
【００９０】
図７においては、信号プロセッサ２０の詳細が示されている。入力信号ｙ（ｔ）は乗算器２２に入力され、ｋｈ＊００と乗算される。乗算器２２の出力の実数部は、信号Ｓ０（ｔ）として出力され、乗算器２２の出力の虚数部は信号Ｓ３（ｔ）として出力される。入力信号ｙ（ｔ）は、また、乗算器２１にも入力され、ｋｈ＊０１と乗算される。乗算器２１の出力は、信号Ｓ２（ｔ）である実数部と、信号Ｓ１（ｔ）である虚数部に分割される。信号Ｓ１（ｔ）は、Ｑ信号プロセッサ２３のＳ（ｔ）ポートに入力され、Ｓ２（ｔ）は、Ｉ信号プロセッサ２４のＳ（ｔ）ポートに入力される。Ｉ信号プロセッサ２４の詳細と、Ｑ信号プロセッサの詳細は、同じであり、図８に示されている。Ｉ信号プロセッサ２４は、ポートＡ０で信号Ａ０−ａｐｒ＿ｉ４を、ポートａｐｒで信号ａｐｒ＿ｉ３を、ポートΔＥｉで信号ΔＥの実数部を受信し、これらの信号値を計算し、信号ＯＢｉとＯＡｉを出力する。同様に、Ｑ信号プロセッサ２３は、ポートＡ０で信号Ａ０−ａｐｒ＿ｑ４を、ポートａｐｒで信号ａｐｒ＿ｑ３を、ポートΔＥｉで信号ΔＥの虚数部を受信し、これらの信号値を計算し、信号ＯＢｉとＯＡｉを出力する。Ｉ信号プロセッサ２４とＱ信号プロセッサ２３からの信号ＯＢｉは、加算器２５に入力され、加算後、信号Ｏｕｔ  Ａとして出力される。Ｉ信号プロセッサ２４とＱ信号プロセッサ２３からの信号ＯＡｉは、加算器２６に入力され、加算後、信号Ｏｕｔ  Ｂとして出力される。メモリ２７は、定数Ａ０とΔＥを格納する。
【００９１】
図８は、同じ構成であるＩ及びＱ信号プロセッサの詳細を示す。信号Ｓ（ｔ）、ΔＥｉ、Ａ０及びａｐｒが入力される。加算器３０は、Ｓ（ｔ）とΔＥｉを加算し、ＳＰｉとして和を出力する。加算器３１は、ＳＰｉ＋Ａ０を計算し、これを、関数計算器３４に入力する。減算器３２は、ＳＰｉ−Ａ０を計算し、これを、関数計算器３５に入力する。関数計算器３４は、ｌｎ（ｃｏｓｈ（（ＳＰｉ＋Ａ０）／２））をＬ４ｉとして計算する。関数計算器３５は、ｌｎ（ｃｏｓｈ（（ＳＰｉ−Ａ０）／２））をＬ２ｉとして計算する。加算器３６は、Ｌ２ｉ＋Ｌ４ｉを計算し、加算器４０に入力する。乗算器３３は、２とＳＰｉを乗算し、結果を減算器３９に入力する。信号ａｐｒは、減算器３９に入力され、減算器３９は、２ＳＰｉ−ａｐｒを計算し、これを、加算器３８に入力する。減算器３７は、Ｌ２ｉ−Ｌ４ｉを計算し、これを、加算器３８に入力する。加算器３８は、Ｌ２ｉ−Ｌ４ｉ＋２ＳＰｉ−ａｐｒを計算し、これを、関数計算器５１に入力する。関数計算器５１は、２ｌｎ（ｃｏｓｈ（（Ｌ２ｉ−Ｌ４ｉ＋２ＳＰｉ−ａｐｒ）／２））をＨ２ｉとして計算し、これを、加算器４０に入力する。加算器４０は、Ｌ２ｉ＋Ｌ４ｉ＋Ｈ２ｉを計算し、ＯＢｉとして出力する。
【００９２】
減算器４１は、Ｓ（ｔ）からΔＥｉを減算し、差をＳＭｉとして出力する。加算器４３は、ＳＭｉ＋Ａ０を計算し、これを、関数計算器４５に入力する。減算器４４は、ＳＭｉ−Ａ０を計算し、これを、関数計算器４６に入力する。関数計算器４５は、ｌｎ（ｃｏｓｈ（ＳＭｉ＋Ａ０）／２））をＬ１ｉとして計算する。関数計算器４６は、ｌｎ（ｃｏｓｈ（ＳＭｉ−Ａ０）／２））をＬ３ｉとして計算する。加算器４７は、Ｌ１ｉ＋Ｌ３ｉを計算し、これを、加算器５３に入力する。乗算器４２は、ＳＭｉに２を乗算し、結果を減算器５０に入力する。信号ａｐｒは、減算器５０に入力され、減算器５０は、２ＳＭｉ−ａｐｒを計算し、加算器４９に入力する。減算器４８は、Ｌ３ｉ−Ｌ１ｉを計算し、これを、加算器４９に入力する。加算器４９は、Ｌ３ｉ−Ｌ１ｉ＋２ＳＭｉ−ａｐｒを計算し、これを関数計算器５２に入力する。関数計算器５２は、２ｌｎ（ｃｏｓｈ（Ｌ３ｉ−Ｌ１ｉ＋２ＳＭｉ−ａｐｒ）／２））を、Ｈ１ｉとして計算し、これを、加算器５３に入力する。加算器５３は、Ｌ１ｉ＋Ｌ３ｉ＋Ｈ１ｉを計算し、ＯＡｉとして出力する。
【００９３】
図９〜図１２は、ルックアップテーブルを示す。
図９においては、ビットｉ０１のルックアップテーブルＬＵＴ  Ａ及びＬＵＴ  Ｂが示されている。ルックアップテーブルＬＵＴ  Ａは、入力信号を置換しないで出力する。ルックアップテーブルＬＵＴ  Ｂは，入力信号を置換して出力する。ルックアップテーブルＬＵＴ  Ｂにより、信号ＩＢ［２］は、信号Ｉ［４］に変わり、信号ＩＢ［３］は、信号Ｉ［５］に変わり、信号ＩＢ［４］は、信号Ｉ［２］に変わり、信号ＩＢ［５］は、信号Ｉ［３］に変わる。他の信号は、置換なしで出力される。
【００９４】
図１０においては、ビットｑ０１のルックアップテーブルＬＵＴ  Ａ及びＬＵＴ  Ｂが示されている。ルックアップテーブルＬＵＴ  Ａは、入力信号を置換しないで出力する。ルックアップテーブルＬＵＴ  Ｂは，入力信号を置換しないで出力する。
【００９５】
図１１においては、ビットｉ０２のルックアップテーブルＬＵＴ  Ａ及びＬＵＴ  Ｂが示されている。ルックアップテーブルＬＵＴ  Ａにより、信号ＩＢ［０］は、信号Ｉ［６］に変わり、信号ＩＢ［１］は、信号Ｉ［７］に変わり、信号ＩＢ［２］は、信号Ｉ［４］に変わり、信号ＩＢ［３］は、信号Ｉ［５］に変わる。他の信号は、置換なしで出力される。ルックアップテーブルＬＵＴ  Ｂにより、信号ＩＢ［４］は、信号Ｉ［６］に変わり、信号ＩＢ［５］は、信号Ｉ［７］に変わり、信号ＩＢ［６］は、信号Ｉ［４］に変わり、信号ＩＢ［７］は、信号Ｉ［５］に変わる。他の信号は、置換なしで出力される。
【００９６】
図１２においては、ビットｑ０２のルックアップテーブルＬＵＴ  Ａ及びＬＵＴ  Ｂが示されている。ルックアップテーブルＬＵＴ  Ａにより、信号ＩＢ［０］は、信号Ｉ［５］に変わり、信号ＩＢ［２］は、信号Ｉ［４］に変わり、信号ＩＢ［４］は、信号Ｉ［７］に変わり、信号ＩＢ［６］は、信号Ｉ［６］に変わる。他の信号は、置換なしで出力される。ルックアップテーブルＬＵＴ  Ｂにより、信号ＩＢ［１］は、信号Ｉ［５］に変わり、信号ＩＢ［３］は、信号Ｉ［４］に変わり、信号ＩＢ［５］は、信号Ｉ［７］に変わり、信号ＩＢ［７］は、信号Ｉ［６］に変わる。他の信号は、置換なしで出力される。
【００９７】
図１３は、メインプロセッサＡとメインプロセッサＢの両方に共通な、メインプロセッサの詳細を示す。入力信号Ｉ［０］、・・・、Ｉ［７］が、メインプロセッサに入力される。プロセッサ０に入力されるＩ［０］、・・・、Ｉ［７］は、処理され、信号Ｌｉｎ、Ｌｅｖ．３、Ｌｅｖ．４、及び、ＮＬとして、出力される。信号Ｌｉｎは、加算器６０に入力される。信号Ｌｅｖ．３は、プロセッサ１に入力される。信号Ｌｅｖ．４の信号０と信号１は、加算器６２と加算器６３にそれぞれ入力される。信号ＮＬは、加算器６４に入力される。プロセッサ０からのＬｅｖ．３の４つの信号と定数Ａ、Ｂ，Ｃ，Ｄは、プロセッサ１によって処理され、信号Ｌｉｎ、Ｌｅｖ．４、及び、ＮＬとして出力される。信号Ｌｉｎは、加算器６０に入力される。加算器６０によって加算された信号は、加算器６１に入力される。プロセッサ１からのＬｅｖ．４の信号０と１は、それぞれ、加算器６２と６３に入力される。加算器６２は、プロセッサ０からのＬｅｖ．４の信号０とプロセッサ１からのＬｅｖ．４の信号０を加算し、結果をプロセッサ２に出力する。加算器６３は、プロセッサ０からのＬｅｖ．４の信号１とプロセッサ１からのＬｅｖ．４の信号１を加算し、結果をプロセッサ２に出力する。プロセッサ１からの信号ＮＬは、加算器６４に入力され、プロセッサ０からの信号ＮＬと加算され、加算器６５に出力される。プロセッサ２は、加算器６２と６３の出力と、定数Ｉｎ１とＩｎ２を受け取り、信号ＬｉｎとＮＬを出力する。プロセッサ２からの信号Ｌｉｎと加算器６０の出力は、加算器６１によって加算され、メインプロセッサの信号Ｌｉｎを出力する。加算器６４の出力、プロセッサ２からの信号ＮＬ及び定数ＮＬ１は、加算器６５により加算され、その結果が、関数計算器６６に入力される。関数計算器６６は、ｌｎ（ｃｏｓｈ（（６６の入力）／２）を計算し、メインプロセッサのＮＬとして、出力する。
【００９８】
図１４は、図１３のプロセッサ０の詳細を示す。入力信号Ｉ［０］は、加算器７０によって、Ｉ［１］と加算され、加算器７１に出力される。Ｉ［１］は、減算器７４によりＩ［０］から減算され、０．５が乗算された結果は、Ｌｅｖ．３の信号０として出力される。Ｉ［２］は、加算器７６によって、Ｉ［３］と加算される。加算器７６の出力は、加算器７１と減算器７７に入力される。０．２５が乗算された
７７の出力は、Ｌｅｖ．４の信号０として出力される。減算器７１の出力は、加算器７２に入力される。Ｉ［３］は、減算器７９によって、Ｉ［２］から減算され、０．５が乗算された結果は、Ｌｅｖ．３の信号１として出力される。Ｉ［４］は加算器８１によって、Ｉ［５］と加算され、加算器８２に入力される。Ｉ［５］は、減算器８５によってＩ［４］から減算され、０．５が乗算された結果は、Ｌｅｖ．３の信号２として出力される。Ｉ［６］は、加算器８７によって、Ｉ［７］と加算され、結果が、加算器８２と減算器８８に入力される。０．２５が乗算された減算器８８の出力は、Ｌｅｖ．４の信号１として出力される。加算器８２は、加算器８１の出力を加算器８７の出力と加算し、果を減算器８３に入力する。減算器８３は、減算器７１の出力から加算器８２の出力を減算し、０．１２５が乗算された、減算器８３の出力が信号ＮＬとして出力される。Ｉ［７］は、減算器９０によって、Ｉ［６］から減算され、０．５を乗算された減算器９０の出力は、Ｌｅｖ．３の信号３として出力される。
【００９９】
図１５は、図１３のプロセッサ１の詳細を示す。プロセッサ０からの、Ｌｅｖ．３の信号０〜３は、定数Ａ〜Ｄとそれぞれ加算される。加算器９１の出力は、関数ｌｎ（ｃｏｓｈ（入力／２））を使って、関数計算器９５−１によって処理される。同様に、加算器９２の出力は、関数計算器９５−２によって処理され、加算器９３の出力は、関数計算器９５−３によって処理され、加算器９４の出力は、関数計算器９５−４によって処理される。関数計算器９５−１の出力と、関数計算器９５−２の出力は、加算器９６によって加算され、結果が加算器１００に入力される。関数計算器９５−２の出力は、関数計算器９５−１の出力から減算され、結果が、Ｌｅｖ．４の信号０として出力される。関数計算器９５−３の出力と、関数計算器９５−４の出力は、加算器９８によって加算され、結果が加算器１０１に入力される。関数計算器９５−４の出力は、関数計算器９５−３の出力から減算され、結果が、Ｌｅｖ．４の信号１として出力される。加算器９６の出力と、加算器９８の出力は、加算器１００によって加算され、０．２５が乗算された結果が、信号Ｌｉｎとして出力される。加算器９８の出力は、減算器１０１によって、加算器９６の出力から減算され、０．５が乗算された結果が信号ＮＬとして出力される。
【０１００】
入力の信号０は、加算器１０２によって、信号Ｉｎ１と加算され、結果が関数計算器１０３に入力される。入力の信号１は、加算器１０４によって、信号Ｉｎ２と加算され、結果が関数計算器１０５に入力される。関数計算器１０３及び１０５は、関数ｌｎ（ｃｏｓｈ（入力／２）を使って、入力を処理する。関数計算器１０３及び１０５の出力は、加算器１０６によって加算される。０．５が乗算された加算器１０６の出力が、信号Ｌｉｎとして出力される。関数計算器１０５の出力は、減算器１０７によって、関数計算器１０３の出力から減算され、信号ＮＬが出力される。
−ＲＥＣ１におけるビットｉ０１
本発明によれば、ビット判定は、図１と３に示されるように、ＲＥＣ０及びＲＥＣ１の受信器の両方で独立に得られる。
【０１０１】
【数３１】
2006325049.tif 000033
【０１０２】
したがって、ＲＥＣ１の場合、図６〜図１６に示されているブロック図を、入力信号ｙ１（ｔ）から、ΔｌｎＰ（ｉ０１／ｙ１（ｔ））を計算するために使用することができる。しかし、図６における以下の置き換えが必要である。
【０１０３】
【数３２】
2006325049.tif 000034
【０１０４】
事前ａｐｒ＿ｑ３＝ΔｌｎＰ（ｑ１１／ｙ１（ｔ））はＲＥＣ１から、すなわち、隣の受信器から得られる。
事前ａｐｒ＿ｑ４＝ΔｌｎＰ（ｑ１２／ｙ１（ｔ））はＲＥＣ１から、すなわち、隣の受信器から得られる。
【０１０５】
事前ａｐｒ＿ｉ３＝ΔｌｎＰ（ｉ１１／ｙ１（ｔ））はＲＥＣ１から、すなわち、隣の受信器から得られる。
事前ａｐｒ＿ｉ４＝ΔｌｎＰ（ｑ１２／ｙ１（ｔ））はＲＥＣ１から、すなわち、隣の受信器から得られる。
−組み合わせ
最後に、両受信器で得られたビットの評価値、ΔｌｎＰ（Ｄ０／ｙ０（ｔ））とΔｌｎＰ（Ｄ０／ｙ１（ｔ））を、送信ビットｉ０１、ｉ０２、ｑ０１、ｑ０２に対して判定が行われる、以下の閾値判定処理とともに、図４に示される、組み合わせスキームによって、組み合わせる。送信ビットに対する判定は、閾値判定処理によって行われる。
−シンボルＤ１の処理
図１からわかるように、提案したＭＩＭＯ  ２ｂｙ２通信方式は、送信シンボルＤ０及びＤ１について対称である。したがって、シンボルＤ０について得られた議論と式のすべては、シンボルＤ１についても正しい。唯一やらなければならない代入は、ｈ００→ｈ１０及びｈ０１→ｈ１１である。
−計算の煩雑さの解析
提案のアルゴリズムの計算の簡単さを示すために、図５に示されるように、両送信器が１６値QAMコンステレーションを使用する場合について、計算の複雑さのレベルを見積もる。複雑さは、演算−複素／実数加算、減算、乗算について評価する。
【０１０６】
ＭＬＤ受信器は、Ｄを既知のチャネル行列で乗算し、それから、受信ベクトルからのユークリッド距離を計算する。したがって、ＭＬＤ受信器の複雑さは、送信アンテナの数について指数関数的である。各ユークリッド距離計算には４つの複素乗算、２つの複素加算、２つの複素減算を必要とする。
【０１０７】
１つの複素乗算は、４つの実数乗算と２つの実数加算と１つの実数減算に等しい。
【０１０８】
【数３３】
2006325049.tif 000035
【０１０９】
ここで、以下の複雑さ解析においては、実数加算と実数減算の複雑さは同じと仮定した。
【０１１０】
【表３】
2006325049.tif 000036
【０１１１】
２５６個の複素乗算＝１０２４個の実数乗算＋５１２個の実数加算＋２５６個の実数減算
１６複素乗算＝６４個の実数乗算＋２２個の実数加算＋１６個の実数減算
テーブル３からわかるように、本発明のターボ反復法は、ＭＬＤ受信器より少ない演算ですんでおり、同時に、同様なＢＥＲ性能を示している（図２）。
【図面の簡単な説明】
【０１１２】
【図１】２つの送信アンテナと２つの受信アンテナを持つＭＩＭＯシステムの一般の場合である。
【図２】異なる受信機技術に対するＢＥＲである。
【図３】１６値QAMコンステレーションにおける提案のターボ受信器である。
【図４】受信器０と受信器１で得られた判定結果を組み合わせる組み合わせスキームである。
【図５】グレイマッピングにおける１６値QAMに対するコンステレーション点である。
【図６】送信情報シンボルＤ０に含まれる全ビットｉ１、ｉ２、ｑ１、ｑ２に対する事後確率の差を計算する単一ビット受信器である。
【図７】受信器の入力信号ｙ（ｔ）から信号Ｏｕｔ  Ａ［０・・・７］及びＯｕｔ  Ｂ［０・・・７］の組を計算する信号プロセッサである。
【図８】信号プロセッサ（図７）によって実装されるＩ及びＱ信号プロセッサである。
【図９】ビットｉ０１に対するルックアップテーブルである。
【図１０】ビットｑ０１に対するルックアップテーブルである。
【図１１】ビットｉ０２に対するルックアップテーブルである。
【図１２】ビットｑ０２に対するルックアップテーブルである。
【図１３】単一ビット受信器（図６）に実装されるメインプロセッサである。
【図１４】メインプロセッサ（図１３）によって実装されるプロセッサ０である。
【図１５】メインプロセッサ（図１３）によって実装されるプロセッサ１である。
【図１６】メインプロセッサ（図１３）によって実装されるプロセッサ２である。
【符号の説明】
【０１１３】
１０−１、１０−２      判定部
１５、１６、３２、３７、３９、４４、４８、５０、７４、７７、７９、８３、８５、８８、９０、９７、９９、１０１、１０７、      減算器
１７、２５、２６、３０、３１、３６、３８、４０、４１、４３、４７、４９、５３、６０、６１、６２、６３、６４、６５、７０、７１、７２、７６、８１、８２、８７、９１、９２、９３、９４、９６、９８、１００、１０２、１０４、１０６      加算器
２０      信号プロセッサ
２１、２２、３３、４２      乗算器
２３、２４      Ｉ及びＱ信号プロセッサ
２７      メモリ
３４、３５、４５、４６、５１、５２、６６、９５−１〜９５−４、１０３、１０５      関数計算器
【図１】
2006325049.tif 000039
【図２】
2006325049.tif 000040
【図３】
2006325049.tif 000041
【図４】
2006325049.tif 000042
【図５】
2006325049.tif 000043
【図６】
2006325049.tif 000044
【図７】
2006325049.tif 000045
【図８】
2006325049.tif 000046
【図９】
2006325049.tif 000047
【図１０】
2006325049.tif 000048
【図１１】
2006325049.tif 000049
【図１２】
2006325049.tif 000050
【図１３】
2006325049.tif 000051
【図１４】
2006325049.tif 000052
【図１５】
2006325049.tif 000053
【図１６】
2006325049.tif 000054
【外国語明細書】
[Title of the invention] 
Receiver for M-ary-QAM MIMO Communication System
[Technical field]
The present invention relates to communication system employing MIMO technique with two or more antennas at the transmitting and the receiving ends.
[Background art]
Digital communication using multiple-input-multiple-output (MIMO), sometimes called a “volume-to-volume”, wireless link has recently emerged as one of the most significant breakthroughs in modern communications. A key feature of MIMO system is the ability to turn multipath propagation, traditionally a pitfall of wireless transmission, into a benefit for user. MIMO technology effectively takes advantage of random fading and, when available, multipath delay which ceases effectiveness of multiplying data transfer rates.  
It is a common practice for MIMO-based communication system that for the data stream of interest, the contributions from other data streams are removed by signal processing by subtracting signal replica of the other data streams from the data stream of interest, i.e. compensation technique is employed (V-BLAST, MSSE-VBLAST, Zero Forced V_BLAST). 
MIMO system can be defined simply as below. Given an arbitrary wireless communication system, we consider a link for which the transmitting end as well as the receiving end is equipped with multiple antenna elements. Such set up for the case when only two antennas are employed at the transmitting and the receiving sides is illustrated in Fig.1. According to Fig. 1, there are two transmitters each having one antenna. From each transmitter, a different data stream is transmitted. The transmitter TRX0 receives 1st data stream having data D0and transmits it. The transmitter TRX1 receives the 2nd data stream having data D1 and transmits it. Each data D0, D1propagates in the air and is received by two receiver REC0, REC1. Each receiver REC0, REC1 has one antenna respectively. The received signal y0 of the receiver REC0 includes the transmitted signals of signal D0, D1. Also, the received signal y1 of the receiver REC1 includes the transmitted signals of signal D0, D1. 
At the receiving array, the spatial signature of each of the received signals is estimated. Based on this information, a signal processing technique is then applied to separate the signals. Linear or non-linear receivers can be used in consideration of a range of performance/complexity trade-off. 
Signal at the receivers can be expressed as
[equation 3]
2006325049.tif 000055
or in the form of the vector product
[equation 4]
2006325049.tif 000056
hijis transfer coefficient from j-th transmitter to the i-th receiver. D0 and D1 are symbols from the first and the second data streams respectively. Each transmitted symbol D0 and D1 is carrying several bits of information. (BPSK 1 bit; QPSK 2 bits; QAM-16 4 bits).
There are several conventional decoding methods as below.
-The Zero Forcing Algorithm [see non-patent document 1]
The first conventional decoding technique is so-called Zero-Forcing (ZF) algorithm. With ZF, the estimates of the transmitted vector are obtained at the receiver using the following equation:
[equation 5]
2006325049.tif 000057
where “+” represents the pseudo-inverse. In order for the pseudo-inverse to exist, the number of transmitting antennas must to be less than or equal to the number of receiving antennas. 
-MMSE Algorithm [see non-patent document 1]
Another approach in linear estimation theory to the problem of estimating a random vector D on the basis of observation Y is to choose a matrix G that minimizes the Mean Square Error (MMSE) given below.
[equation 6]
2006325049.tif 000058
The solution can be obtained as
[equation 7]
2006325049.tif 000059
where α is equal to the noise dispersion. From (5) it becomes clear that the ZF approach corresponds to an MSSE solution with α equals to zero.
-Decision Feedback Decoding [see non-patent document 1, and 2]
The Zero Forcing approach described before is viable, but superior performance is obtained if non-linear techniques are used. If the most reliable element of the transmitted vector D could be decoded and used to improve decoding of the other elements of D, the performance may increase. This is called symbol cancellation. Furthermore, ZF, or MMSE is used to perform detection process in Decision Feedback Decoding process. In other words, symbol cancellation is based on the subtraction of interference of already detected components of D from received signal vector Y. 
-Maximum Likelihood Decoding [see non-patent document 1]
The only decoding method that is not based on calculation of matrix inverses is the Maximum Likelihood Decoding (MLD) algorithm. MLD is a method that compares the received signal with all possible transmitted vectors (modified by H) and estimates D according to the Maximum Likelihood principle. This principle can be formalized by the following equation.
In the non-patent document 3, the similar device as the present invention is disclosed by the inventor of the present invention. In this document, the technology which can be applied only to BPSK and QPSK cases is disclosed.
[equation 8]
2006325049.tif 000060
[non-patent document 1]. A. van Zelst, “Space Division Multiplexed Algorithms”
[non-patent document 2] R. van Nee at al. “Maximum Likelihood Decoding in a Space Division Multiplexing System”
[non-patent document 3] Alexander N. Lozhkin "Novell Interactive MAP Detector For MIMO Communication", Proc. of WPMC '04
[Disclosure of the invention]
[The problem to be solved by the invention]
For the above described receiving techniques simulations are performed to compare the BER performances. The result of the simulation is shown in Fig. 2. In Fig.2 the BERs for different approaches are depicted against Eb/No per receiving antenna for an antenna configuration 2 by 2 as shown in Fig.1. Furthermore, a QAM-16 modulation scheme is used and the data is transmitted without coding.
From Fig.2 it can be seen that MLD has the best performance. However implementation of MLD requires an exhaustive search through all possible transmitted vectors. Therefore the load of calculation is large. Besides, the performance of the ZF is fairly bad compared to the MLD. The performance of the present invention is also shown in Fig. 2 as "Turbo 3TI" and "Turbo 4TI". The superiority of the present invention is described in the chapter of the embodiment.
Accordingly, the objects of the present invention are to provide the receiver with simplified configuration, fast processing speed and light load meanwhile keeping almost the same BER performance (BER, Diversity order) as MLD for MIMO-based communication systems. 
[Means to solve the problem]
The receiver of the present invention is a receiver for M-ary-QAM MIMO Communication System comprising at least two receiving units each with at least one antenna, each receiving unit comprising: a posteriori probability calculation unit for calculating a posteriori probabilities for signals which are detected by the at least one antenna and are modulated such that an amplitude of the signals is changed according to signal values, based on set values; a transmission unit for transmitting the a posteriori probabilities to another receiving unit; a setting unit for setting the a posteriori probabilities transmitted from another receiving unit to the set values; and a decision unit for deciding signal value based on a combination of a posteriori probabilities calculated by own receiving unit and another receiving unit, wherein the transmission of the a posteriori probabilities between at least two receiving units is repeated an empirically determined number of times.
[Effect of the invention]
According to the present invention, the simple and fast receiver for MIMO communication system is realized.
[Best mode to carry out the invention]
Still referring to Fig. 2, the receiver of the present invention provides BER performances that are very close (under 1 dB) to the receiver which employ MLD approach (MLD and QR-MLD in Fig.2). However in contrast to MLD-based receiver, the complexity of the configuration of the receiver of the present invention is significantly low. The low complexity of the receiver of the present invention is obtained by an interactive estimation technique. Thus instead of comparing the received signal with all possible transmitted vectors (modified by H) for D estimation, in the present invention, data of each data stream are estimated separately and individually, and then the information derived from the one data stream, after non-linear processing, is used to refine the estimated a posteriori probabilities for other data stream, and vice versa.
Such an improvement is obtained by the non-linear signal processing together with turbo algorithm - when information derived from the one data stream, after non-linear processing, is used to refine the estimated a posteriori probabilities for other data stream, and vice versa.
The main advantage of the receiver of the present invention is that, in contrast to the common practice, we implemented iterative maximum likelihood estimation or as we call it Turbo-receiver. This technique provides BER results, which are very close to the Maximum Likelihood Decoding (MLD), and at the same time provides less level of calculation complexity due to implementation.
The receiver of the present invention is based on the interactive maximum a posteriori probabilities estimation algorithm. In the proposed turbo receiver of the present invention, the information derived from the one data stream, after non-linear processing, is used to refine the estimated a posteriori probabilities for other data stream, and vice versa.
According the present invention in the simple example of MIMO transmission where there are two transmitting and receiving antennas, MIMO communication system comprising: two transmitters with quadrature modulation (i.e. BPSK, QPSK, QAM), which transmit two (the first and the second) data streams independently through two antennas; four complex propagation paths: path from the first transmitting antenna to the first receiving antenna is h00; path from the first transmitting antenna to the second receiving antenna is h10; path from the second transmitting antenna to the first receiving antenna is h01; path from the second transmitting antenna to the second receiving antenna is h11; (as shown in Fig.1).
Preferably, there are two transmitter and two receivers in the MIMO communication system. Each transmitter employs, for example, QAM-16 modulation for transmission of information symbols Di, i=0,1. In the case of QPSK or M-QAM transmission, each informational symbol Di consists of several bits i.e Di={ii1, ii2, qi1, qi2}. Thus there are two bits for QPSK constellation - the bit that corresponds to the real part of Di or i1=Re(Di) and the bit that corresponds to the imaginary part of Di or q1=Im(Di), four bits for QAM-16 (bits i1, i2, q1, q2), eight bits for QAM-64, etc. In the case of BPSK transmissions, imaginary part is not transmitted and is not detected at the receiver and only one bit i1is transmitted. 
Figs. 3 and 4 show overall configuration of the receiver of the present invention.
For QAM-16 case, the receiver for each information symbol Di={ii1, ii2, qi1, qi2}, i=0, 1, consists of two receiver parts placed in receiver 0 (REC0) and receiver 1 (REC1) (see Figs. 1 and 3). Each of receivers (REC0 and REC1) provides independent reception for all four bits that correspond to each transmitted information symbol Di, i=0, 1. Estimations for each transmitted symbol or bit are obtained independently in both receivers (REC0 and REC1). Then these independent estimations are combined as shown in Fig. 4 for the case of symbol D0 in order to improve the reliability of decision. The similar combining is assumed for symbol D1.
In Fig. 4, two receivers and the connection between them are shown. The receiver 0 receives the signal y0(t) and calculates each of probabilities Δln P(i01/y0(t)), Δln P(i02/y0(t)), Δln P(q01/y0(t)), Δln P(q02/y0(t)). Then these probabilities are transmitted to the receiver 1. The receiver 0 receives from the receiver 1 the probabilities Δln P(i01/y1(t)), Δln P(i02/y1(t)), Δln P(q01/y1(t)), Δln P(q02/y1(t)) and refines the probabilities Δln P(i01/y0(t)), Δln P(i02/y0(t)), Δln P(q01/y0(t)), Δln P(q02/y0(t)). After three or four times repetition of this refinement each of the probabilities are sent to the decision units 10-1 and each data value for i01 ,i02, q01, q02 is determined. The same process is conducted for the receiver 1. The receiver 1 receives the signal y1(t), calculates the probabilities Δln P(i11/y1(t)), Δln P(i12/y1(t)), Δln P(q11/y1(t)), Δln P(q12/y1(t)) and refines these probabilities by the probabilities Δln P(i11/y0(t)), Δln P(i12/y0(t)), Δln P(q11/y0(t)), Δln P(q12/y0(t)) received from the receiver 0. And each value for i11 ,i12, q11, q12is determined by the decision units 10-2. The number of times of repetition for the probability exchange and refinement should be determined by a person of ordinary skill in the art based on the empirical estimation.
After the prescribed number of repetition, the probabilities of the receiver 0 and the probabilities of the receiver 1 are combined as shown in Fig. 4 and sent to the decision units 10-1.
From here, in order to simplify the future discussions without any loss of generality, we assumed that TRX and REC ends employ only two antennas (Fig.1) and constellation types employed in both transmitters are QAM-16. However all discussions, conclusions and results in this document are correct for any arbitrary number of TRX and REC antennas and type of constellations i.e. M-ary-QAM. 
QAM-16 constellation points in the case of Gray mapping are shown in Fig. 5. The quaternary quadrature components Q and I are Gray encoded by assigning the bits 01, 00, 10 and 11 to the levels 3d, d, -d and -3d, respectively. Here we assume the following bits order: i1, i2, q1, q2.
With the above definitions, signals in the quadratures Q and I can be defined by Table 1.
Bits i1, i2, q1, q2 in the 4-bits QAM-16 symbol are suppose to be  statistically independent and equiprobable. Because of the statistical independences of the bits i1, i2, q1, q2, signals (see Table 1) in the quadratures are also independent.  
There are two transmitter and two receivers in the MIMO communication system shown in Figure 1. Each transmitter employs QAM-16 modulation (constellation) for transmission of information symbol Di, i=0,1. Thus each information symbol Di consists of two parts - the real part Re(Di=ii1, ii2) and the imaginary part Im(Di=qi1, qi2). Information symbol Di can be transmitted by one of sixteen possible signals S*j(t), j=0,…,15 from constellation shown in Fig. 5. The specific number of j depends on the four informational data bits {ii1, ii2, qi1, qi2} carried by transmitted symbol Di={ii1, ii2, qi1, qi2} as shown in the table1 below.
[table 1]
2006325049.tif 000061
Note that between signals S*j(t) there is relation S*0(t)=-S*10(t), S*1(t)=-S*11(t), etc.
Assuming QAM-16 transmissions, signals y0(t) and y1(t) at the inputs of the first and the second receivers (receiver number zero (REC0) and receiver number one (REC1)) represent a linear combination of signals transmitted by the first and the second transmitters as
[equation 9]
2006325049.tif 000062
Let's introduce a new notation for transmitted signals S*ij(t). In this notation index i is the transmitter number (0 or 1) meanwhile index j defines by transmitted information symbol in transmitter number i. Thus j = 0,…,15 according table 1.
Thus, at the input of the each receiver, there is 256 possible signals defined by the pair of transmitted informational symbols Di={ii1, ii2, qi1, qi2} in the first and the second transmitters. Table 2 represents all possible signals Sj(t),i=0,...,255 at the REC0 input. The similar results can be obtained for REC1, with replacement of h00→h10 and h01→h11.
[table 2]
2006325049.tif 000063
In order to simplify further discussions, let's consider only first receiver (REC0). All conclusions and expression below obtained for REC0 can be directly applicable to the second receiver (REC1). To do this, we have to replace h00, h10with h10, h11 and change indexes with signals from 0 to 1, correspondingly.
-Calculation on the bit i01 in the receiver REC 0 
The a posteriori probability of the reception of the certain signal Si(t) from Tables 2 in the additive mixture signal and noise y0(t) at the first receiver (REC0) input can be described by Bayes’ mixed rule:(see Yoshihiko Akaiwa, "Introduction to Digital Mobile Communication" A Wiley-Interscience, p.81, 1997, ISBN:0471175455)
[equation 10]
2006325049.tif 000064
From tables 2 we can write that the probability of receiving bit i1=+1 in the first receiver (REC0) can be expressed as
[equation 11]
2006325049.tif 000065
In equations (7-9)×=±1, Pa(Si) is a priori probability receiving/transmitting signal Si(t) meanwhile P(Si/y0(t)) is the probability of the receiving signal Si(t) in the input additive mixture signal y0(t). A priori probabilities of the received or transmitted signal Si(t) can be also expressed from table 2 through probabilities of the transmitted symbols D0 and D1 at the first and the second transmitters, P0(D0) and P1(D1), respectively:
[equation 12]
2006325049.tif 000066
Here index at P defines the transmitter number 0 or 1. With the above definitions we can re-write (8) and (9) as
[equation 13]
2006325049.tif 000067
Note, that because all bits are assumed to be independent and equally probable, we can write that
[equation 14]
2006325049.tif 000068
For example:
[equation 15]
2006325049.tif 000069
In order to simplify notation let's introduce a new variable An defined as:
[equation 16]
2006325049.tif 000070
Thus, with a new notation:
[equation 17]
2006325049.tif 000071
In the new notation equations (10) and (11) together with (12) and (13) are
[equation 18]
2006325049.tif 000072
For all practical cases it is reasonable to assume that the a priori probabilities Pa(i01=+1)=Pa(i01=-1)=0.5. Omitting P(i,q) and taking ln (natural logarithm) leads to:
[equation 19]
2006325049.tif 000073
In the maximum-likelihood receiver, the sign that the received information symbol dRe has, is decided according to the result of comparing the a posteriori probabilities or their logarithms with the threshold. Therefore for the i01,
[equation 20]
2006325049.tif 000074
or its logarithms,
[equation 21]
2006325049.tif 000075
where y0(t)=Si(t)+n(t) is an additive mixture of a sequence of signals and white Gaussian noise n(t) with the spectral power density N0 and where the symbol >/<indicates comparison with threshold. (This decision procedure is conducted at the final stage of exchange of a posteriori probabilities.) Therefore the decision rule for bit i01 with equations (14) and (15) can be expressed as:
[equation 22]
2006325049.tif 000076
Denote new variables as:
[equation 23]
2006325049.tif 000077
With new variables, (14) and (15) can be represented as:
[equation 24]
2006325049.tif 000078
With (13)
[equation 25]
2006325049.tif 000079
where ln P(Sn)≡ln(P(Sn/y(t))) is defined by equation (7). 
In the case where decision rules (16) or (17) are implemented, values that are the same for both P(i01=+1/y0(t)) and P(i01=-1/y0(t)) are compensated with each other. Therefore we can write that 
[equation 26]
2006325049.tif 000080
where the overbar denotes integration, and Ei is the energy of signal Si. Note that y0(t) and S*i are complex variable and * denotes complex conjugation operation.
Summarizing the overall procedure of the embodiment of the present invention, first receiver 0 detects signal, determines the value of the signal, and then calculates equation (16) using a priori probabilities. When calculating equation (16), equations (18)-(20) are used. In equation (20) there are terms like Δln P. At the first time, Δln P are calculated using a priori probabilities which may be 0.5. After calculating equation (16) for signal bits i01, i02, q01, q02, the result is sent to receiver 1. In receiver 1, equation (16) is calculated for signal bits i01, i02, q01, q02inserting the sent result to equation (20). In equation (20), Δln P like terms appear. These terms are updated to a posteriori ones by the result sent from receiver 0. The calculation result of equation (16) using a posteriori probabilities in receiver 1 is sent back to receiver 0. In receiver 0, equation (16) is calculated using the calculation result sent from receiver 1. These calculations and exchanges are repeated three or four times. Then, using final result of calculation of equation (16), signal decision is conducted. For signal bits i11 , i12, q11, q12, the above process starts from receiver 1. The receiver 1 calculates equation (16) for i11, i12, q11, q12 using a priori probabilities and sends them to receiver 0. The receiver 0 calculates equation (16) for bits i11, i12, q11, q12 and sends them back to receiver 1. The receiver 1 calculates equation (16) for signal bits i11, i12, q11, q12,using the sent result from receiver 0. These processes are repeated three or four times and finally, signal decision is conducted in receiver 1 using the final result of equation (16).
The a posteriori probabilities for other bits i02, q01, and q02can be calculated in the similar way according to the following expressions:
Bit i02 :
[equation 27]
2006325049.tif 000081
Bit q01 :
[equation 28]
2006325049.tif 000082
Bit q02 :
[equation 29]
2006325049.tif 000083
Figs. 6 through 16 are block-diagrams of the receiver REC 0 which processes input signal y0(t) and calculates Δln P(i01/y0(t)) according to equations (18) and (19).
Note that in Figs. 6 through 16 “Lin” means Linear and “LN” means Non-linear outputs.
Receiver shown in Figs. 3 through 16 calculates all a posteriori probabilities for bits transmitted in the symbols D0 and D1. In order to specify algorithm, the following substitutions must be done to get the proper results.
-Common for bits i01, i02, q01, q02 in REC 0:
[equation 30]
2006325049.tif 000084
A priori apr_q3=Δln P(q01/y0(t)) is obtained from REC0 i.e. obtained from the adjacent receiver.
A priori apr_q4=Δln P(q02/y0(t)) is obtained from REC0 i.e. obtained from the adjacent receiver.
A priori apr_i3=Δln P(i01/y0(t)) is obtained from REC0 i.e. obtained from the adjacent receiver.
A priori apr_i4=Δln P(q02/y0(t)) is obtained from REC0 i.e. obtained from the adjacent receiver.
-Specific for bits in REC 0:
Bit i01 : 
LUT A, LUT B shown in Figure 9
S=-2S0, Figure 6
NL1=+S0-A1+Δln P(i02) for arm A, Figure 13
NL1=-S0-A1+Δln P(i02) for arm B, Figure 13
A=-(S3+A1)+Δln P(q01), Figure 15
B=-(S3-A1)+Δln P(q01), Figure 15
C=-(S3+A1)+Δln P(q01), Figure 15
D=+(S3-A1)+Δln P(q01), Figure 15
In1=-2S3+Δln P(q01), Figure 16
In2=-2S3+Δln P(q01), Figure 16
Bit q01 : 
LUT A, LUT B shown in Figure 10
S=-2S3, Figure 6
NL1=+S0-A1+Δln P(i02) for arm A, Figure 13
NL1=-S0-A1+Δln P(i02) for arm B, Figure 13
A=-(S3+A1)+Δln P(q01), Figure 15
B=+(S3-A1)+Δln P(q01), Figure 15
C=-(S3+A1)+Δln P(q01), Figure 15
D=+(S3-A1)+Δln P(q01), Figure 15
In1=-(S0+A1)+Δln P(i02), Figure 16
In2=+(S0-A1)+Δln P(i02), Figure 16
Bit i02 : 
LUT A, LUT B shown in Figure 11
S=-A1, Figure 6
NL1=-3S0+Δln P(i01) for arm A, Figure 13
NL1=-S0+Δln P(i01) for arm B, Figure 13
A=-(S3+A1)+Δln P(q02), Figure 15
B=+(S3-A1)+Δln P(q02), Figure 15
C=-(S3+A1)+Δln P(q02), Figure 15
D=+(S3-A1)+Δln P(q02), Figure 15
In1=-2S3+Δln P(q01), Figure 16
In2=-2S3+Δln P(q01), Figure 16
Bit q02 : 
LUT A, LUT B shown in Figure 12
S=-A1, Figure 6
NL1=-2S0+Δln P(i01) for arm A, Figure 13
NL1=-2S0+Δln P(i01) for arm B, Figure 13
A=-3S3+Δln P(q01), Figure 15, arm A
B=-3S3+Δln P(q01), Figure 15, arm A
C=-3S3+Δln P(q01), Figure 15, arm A
D=-3S3+Δln P(q01), Figure 15, arm A
A=-S3+Δln P(q01), Figure 15, arm B
B=-S3+Δln P(q01), Figure 15, arm B
C=-S3+Δln P(q01), Figure 15, arm B
D=-S3+Δln P(q01), Figure 15, arm B
In1=-(S0+A1)+Δln P(i02), Figure 16
In2=+(S0-A1)+Δln P(i02), Figure 16
Figs. 6 through 16 are explained below.
In Fig. 6, the input signal y(t) is input to the signal processor 20. The details of the signal processor 20 is shown in Fig. 7. The signal processor 20 outputs signals S, Out A, and Out B. The signal Out A is input to a lookup table LUT A, output after certain permutation and input to the main processor A. The signal Out B is input to a lookup table LUT B, output after certain permutation and input to the main processor B. The signal S is directly input to an adder 17. The details of the lookup tables LUT A and LUT B are shown in Figs. 9 through 12. The details of the main processor A and B are shown in Fig. 13. The details of the main processor A are the same as the details of the main processor B.
The main processor A outputs signals Lin A and NL A. The main processor B outputs signals Lin B and NL B. The signals Lin A and NL B are input to a subtractor 16. The subtractor 16 outputs the difference of signals Lin A and NL B which is input to the adder 17. The signals NL A and Lin B are input to a subtractor 15. The subtractor 15 outputs the difference of signals NL A and Lin B which is input to the adder 17. The signals from the subtractor 15 and 16 and the signal S are added by the adder 17 and output as Δln P(i,q/y(t)).
In Fig. 7, the details of the signal processor 20 are shown. The input signal y(t) is input to a multiplier 22 and multiplied by kh*00. The real part of the output of the multiplier 22 is output as signal S0(t) and the imaginary part of the output of the multiplier 22 is output as signal S3(t). The input signal y(t) is also input to a multiplier 21 and multiplied by kh*01. The output of the multiplier 21 is divided into the real part which is signal S2(t) and the imaginary part which is signal S1(t). The signal S1(t) is input to an S(t) port of the Q signal processor 23 and the signal S2(t) is input to an S(t) port of the I signal processor 24. The details of the I signal processor 24 and those of the Q signal processor 23 is the same and the details are shown in Fig. 8. The I signal processor 24 receives signal A0-apr_i4 at port A0, apr_i3 at port apr and the real part of ΔE at port ΔEi, and calculates these signal values outputting signals OBi and OAi. Similarly, the Q signal processor 23 receives signal A0-apr_q4 at port A0, apr_q3 at port apr and the imaginary part of ΔE at port ΔEi, and calculates these signal values outputting signals OBi and OAi. The signals OBi from the I signal processor 24 and the Q signal processor 23 are input to an adder 25 and output as signal Out A after addition. The signals OAi from the I signal processor 24 and the Q signal processor 23 are input to an adder 26 and output as signal Out B after addition. The memory 27 stores constants A0 and ΔE.
Fig. 8 shows the details of the I and Q signal processors which are the same. The signal S(t), ΔEi, A0and apr are input. An adder 30 adds S(t) and ΔEi outputting the sum as SPi. An adder 31 calculates SPi+A0 which is input to a function calculator 34. A subtractor 32 calculates SPi-A0 which is input to a function calculator 35. The function calculator 34 calculates ln(cosh ((SPi+A0)/2)) as L4i. The function calculator 35 calculates ln(cosh ((SPi-A0)/2)) as L2i. An adder 36 calculates L2i+L4i which is input to an adder 40. An multiplier 33 multiplies SPi by 2 and input the result to a subtractor 39. The signal apr is input to the subtractor 39 and the subtractor 39 calculates 2SPi-apr which is input to an adder 38. A subtractor 37 calculates L2i-L4i which is input to the adder 38. The adder 38 calculates L2i-L4i+2SPi-apr which is input to a function calculator 51. The function calculator 51 calculates 2ln(cosh ((L2i-L4i+2SPi-apr)/2)) as H2i which is input to an adder 40. The adder 40 calculates L2i+L4i+H2i outputting as OBi.
A subtractor 41 subtracts ΔEi from S(t) outputting the difference as SMi. An adder 43 calculates SMi+A0 which is input to a function calculator 45. A subtractor 44 calculates SMi-A0 which is input to a function calculator 46. The function calculator 45 calculates ln(cosh ((SMi+A0)/2)) as L1i. The function calculator 46 calculates ln(cosh ((SMi-A0)/2)) as L3i. An adder 47 calculates L1i+L3i which is input to an adder 53. A multiplier 42 multiplies SMi by 2 and input the result to a subtractor 50. The signal apr is input to the subtractor 50 and the subtractor 50 calculates 2SMi-apr which is input to an adder 49. A subtractor 48 calculates L3i-L1i which is input to the adder 49. The adder 49 calculates L3i-L1i+2SMi-apr which is input to a function calculator 52. The function calculator 52 calculates 2ln(cosh ((L3i-L1i+2SMi-apr)/2)) as H1i which is input to an adder 53. The adder 53 calculates L1i+L3i+H1ioutputting as OAi.
Figs. 9 through 12 show lookup tables.
In Fig. 9, the lookup tables LUT A and LUT B for bit i01 are shown. The lookup table LUT A outputs input signals without permutation. The lookup table LUT B outputs input signals with permutation. By the lookup table LUT B, signal IB[2] is changed to signal I[4], signal IB[3] is changed to signal I[5], signal IB[4] is changed to signal I[2] and signal IB[5] is changed to signal I[3]. The other signals are output without permutation.
In Fig. 10, the lookup tables LUT A and LUT B for bit q01 are shown. The lookup table LUT A outputs input signals without permutation. The lookup table LUT B outputs input signals without permutation. 
In Fig. 11, the lookup tables LUT A and LUT B for bit i02 are shown. By the lookup table LUT A, signal IB[0] is changed to signal I[6], signal IB[1] is changed to signal I[7], signal IB[2] is changed to signal I[4] and signal IB[3] is changed to signal I[5]. The other signals are output without permutation. By the lookup table LUT B, signal IB[4] is changed to signal I[6], signal IB[5] is changed to signal I[7], signal IB[6] is changed to signal I[4] and signal IB[7] is changed to signal I[5]. The other signals are output without permutation.
In Fig. 12, the lookup tables LUT A and LUT B for bit q02 are shown. By the lookup table LUT A, signal IB[0] is changed to signal I[5], signal IB[2] is changed to signal I[4], signal IB[4] is changed to signal I[7] and signal IB[6] is changed to signal I[6]. The other signals are output without permutation. By the lookup table LUT B, signal IB[1] is changed to signal I[5], signal IB[3] is changed to signal I[4], signal IB[5] is changed to signal I[7] and signal IB[7] is changed to signal I[6]. The other signals are output without permutation.
Fig. 13 shows the details of the main processor common to both the main processor A and the main processor B. Input signals I[0],...,I[7] are input to the main processor. I[0],...,I[7] input to processor 0 are processed and output as signal Lin, Lev. 3, Lev. 4, and NL. The signal Lin is input to an adder 60. The signal Lev. 3 is input to a processor 1. Signal 0 and signal 1 of signal Lev. 4 are input to an adder 62 and an adder 63, respectively. A signal NL is input to an adder 64. Four signals of Lev. 3 from the processor 0 and constants A, B, C, D are processed by the processor 1 and output as signals Lin, Lev. 4, and NL. The signal Lin is input to the adder 60. The added signal by the adder 60 is input to an adder 61. Signal 0 and 1 of Lev. 4 from the processor 1 are input to the adder 62 and 63, respectively. The adder 62 adds the signal 0 of Lev. 4 from the processor 0 and the signal 0 of Lev. 4 from the processor 1 outputting the result to a processor 2. The adder 63 adds the signal 1 of Lev. 4 from the processor 0 and the signal 1 of Lev. 4 from the processor 1 outputting the result to the processor 2. The signal NL from the processor 1 is input to the adder 64, summed with the signal NL from the processor 0 and output to an adder 65. The processor 2 receives the outputs of the adder 62 and 63 and constants In1 and In2 outputting signals Lin and NL. The signal Lin from the processor 2 and the output of the adder 60 are summed by an adder 61 outputting the signal Lin of the main processor. The output of the adder 64, the signal NL from the processor 2 and a constant NL1 are added by the adder 65 and the result is input to a function calculator 66. The function calculator 66 calculates ln(cosh((input to the 66)/2)) outputting as NL of the main processor.
Fig. 14 shows the details of the processor 0 of Fig. 13. Input signal I[0] is summed with I[1] by an adder 70 which is input to an adder 71. I[1] is subtracted from I[0] by a subtractor 74 and the result multiplied by 0.5 is output as signal 0 of Lev. 3. I[2] is summed with I[3] by an adder 76. The output of the adder 76 is input to the adder 71 and a subtractor 77. The output of the subtractor 77 multiplied by 0.25 is output as signal 0 of Lev. 4. The output of the adder 71 is input to an adder 72. I[3] is subtracted from I[2] by a subtractor 79 and the result multiplied by 0.5 is output as signal 1 of Lev. 3. I[4] is summed with I[5] by an adder 81 and input to an adder 82. I[5] is subtracted from I[4] by a subtractor 85 and the result multiplied by 0.5 is output as signal 2 of Lev. 3. I[6] is summed with I[7] by an adder 87 and the result is input to the adder 82 and a subtractor 88. The output of the subtractor 88 multiplied by 0.25 is output as signal 1 of Lev. 4. The adder 82 adds the output of the adder 81 with the output of the adder 87 inputting the result to a subtractor 83. The subtractor 83 subtracts the output of the adder 82 from the output of the subtractor 71 and the output of the subtractor 83 multiplied by 0.125 is output as signal NL. I[7] is subtracted from I[6] by a subtractor 90 and the output of the subtractor 90 multiplied by 0.5 is output as signal 3 of Lev. 3.
Fig. 15 shows the details of the processor 1 in Fig. 13. Signals 0 through 3 of Lev. 3 from the processor 0 are added with constants A through D, respectively. The output of the adder 91 is processed by the function calculator 95-1 using function ln(cosh (input/2)). Similarly, the output of the adder 92 is processed by the function calculator 95-2, the output of the adder 93 is processed by the function calculator 95-3, and the output of the adder 94 is processed by the function calculator 95-4. The output of the function calculator 95-1 and the output of the function calculator 95-2 are added by an adder 96 and the result is input to an adder 100. The output of the function calculator 95-2 is subtracted from the output of the function calculator 95-1 outputting the result as signal 0 of Lev. 4. The output of the function calculator 95-3 and the output of the function calculator 95-4 are added by an adder 98 and the result is input to an adder 101. The output of the function calculator 95-4 is subtracted from the output of the function calculator 95-3 outputting the result as signal 1 of Lev. 4. The output of the adder 96 and the output of the adder 98 are added by the adder 100 and the result multiplied by 0.25 is output as signal Lin. The output of adder 98 is subtracted from the output of the adder 96 by the subtractor 101 and the result multiplied by 0.5 is output as signal NL.
Signal 0 of input is added with signal In1 by the adder 102 inputting the result to a function calculator 103. Signal 1 of input is added with signal In2 by the adder 104 inputting the result to a function calculator 105. The function calculators 103 and 105 process the input with a function ln(cosh(input/2)). The outputs of the function calculator 103 and 105 are added by an adder 106. The output of the adder 106 multiplied by 0.5 is output as signal Lin. The output of the function calculator 105 is subtracted from the output of the function calculator 103 by a subtractor 107 outputting signal NL.
-Bit i01 in the receiver REC 1
According to the present invention, the bit estimations are obtained in both REC0 and REC1 receivers independently as shown in Figs. 1 and 3. 
[equation 31]
2006325049.tif 000085
Thus in the case of REC1 the same block-diagram that shown in Figs. 6-16 can be used for calculation of Δln P(i01/y1(t)) from the input signal y1(t). However the following replacements in Fig. 6 are necessary:
[equation 32]
2006325049.tif 000086
A priori apr_q3=Δln P(q11/y1(t)) is obtained from REC1 i.e. obtained from the adjacent receiver.
A priori apr_q4=Δln P(q12/y1(t)) is obtained from REC1 i.e. obtained from the adjacent receiver.
A priori apr_i3=Δln P(i11/y1(t)) is obtained from REC1 i.e. obtained from the adjacent receiver.
A priori apr_i4=Δln P(i12/y1(t)) is obtained from REC1 i.e. obtained from the adjacent receiver.
-Combining
Finally, estimations for bits that are obtained in both receivers, Δln P(D0/y0(t)) and Δln P(D0/y1(t)) are combined with combiner scheme shown in Fig.4 with the following slicer where decisions about transmitted bits i01, i02, q01, q02are made. The decision about transmitted bits is made by slicer. 
-Processing symbol D1
As can be found from Fig. 1, the proposed MIMO 2 by 2 transmission scheme is symmetrical with respect to transmitted symbols D0 and D1. Therefore all discussions and equations that were obtained for symbol D0 are correct for symbol D1. The only substitution which must be done is: h00→h10 and h01→h11
-Complexity Analysis
In order to prove low complexity of the proposed algorithm we estimate complexity level for cases when both transmitters employ QAM-16 constellation shown in Fig. 5. We estimate complexity in the terms of operations - complex/real addition, subtraction and multiplication.
The MLD detector multiplies D by the known channel matrix and then calculates the Euclidean distance from the received vector. Thus, the complexity of the MLD detector is exponential in the number of transmitted antennas. Each of the Euclidean distance calculations requires four complex multiplications, two complex additions and two complex subtractions.
One complex multiplication is equal to four real multiplications plus two real additions and one real subtraction:
[equation 33]
2006325049.tif 000087
Note that in the following complexity analysis we assumed that the complexity of the real additions and real subtractions are the same.
[table 3]
2006325049.tif 000088
256 complex multiplications = 1024 real multiplication + 512 real addition + 256 real subtractions.
16 complex multiplications = 64 real multiplications + 22 real additions + 16 real subtractions.
As can be found from Table 3 the turbo iterations of the present invention require less operation than MLD-based detector and at the same time provide the similar BER performances (Fig.2).
[Brief description of the drawings]
[Fig. 1]
Fig. 1 is the general case of MIMO system with two transmitting and two receiving antennas;
[Fig. 2]
Fig. 2 is BER for different receivers techniques;
[Fig. 3]
Fig. 3 is the proposed Turbo-receiver for QAM-16 constellation;
[Fig. 4]
Fig. 4 is the combining scheme that combines the decision obtained at the receiver 0 and receiver 1
[Fig. 5]
Fig. 5 is constellation points for QAM-16 with Gray Mapping
[Fig. 6]
Fig. 6 is the Single Bit Receiver that calculates the differences of a posteriori probabilities for all bits i1, i2, q1, q2contained in the transmitted information symbol D0;
[Fig. 7]
Fig. 7 is a Signal Processor that calculates set of signals “Out A [0…7]” and “Out B[0…7]” from the receiver’s input signal y(t);
[Fig. 8]
Fig. 8 is I and Q signal processor implemented by Signal Processor (Fig.7);
[Fig. 9]
Fig. 9 is Look-Up Table (LUT) for bit i01;
[Fig. 10]
Fig. 10 is Look-Up Table (LUT) for bit q01;
[Fig. 11]
Fig. 11 is Look-Up Table (LUT) for bit i02;
[Fig. 12]
Fig. 12 is Look-Up Table (LUT) for bit q02;
[Fig. 13]
Fig. 13 is the Main Processor implemented in the single bit receiver (Fig.6);
[Fig. 14]
Fig. 14 is Processor 0, implemented by the Main Processor (Fig. 13);
[Fig. 15]
Fig. 15 is Processor 1, implemented by the Main Processor (Fig. 13);
[Fig. 16]
Fig. 16 is Processor 2, implemented by the Main Processor (Fig. 13);
[Explanation of codes]
10-1, 10-2    decision unit]
15, 16, 32, 37, 39, 44, 48, 50, 74, 77, 79, 83, 85, 88, 90, 97, 99, 101, 107             subtractor
17, 25, 26, 30, 31, 36, 38, 40, 41, 43, 47, 49, 53, 60, 61, 62, 63, 64, 65 , 70, 71, 72, 76, 81, 82, 87, 91, 92, 93, 94, 96, 98, 100, 102, 104, 106   adder
20            signal processor
21, 22, 33, 42            multiplier
23, 24        I and Q signal processors
27            memory
34, 35, 45, 46, 51, 52, 66, 95-1 through 95-4, 103, 105             function calculator
[Claim 1]
A receiver for M-ary-QAM MIMO Communication System comprising at least two receiving units each with at least one antenna, each receiving unit comprising:
a posteriori probability calculation unit for calculating a posteriori probabilities for signals which are detected by at least one of the antenna and are modulated such that an amplitude of the signals is changed according to signal values, based on set values;
a transmission unit for transmitting the a posteriori probabilities to another receiving unit;
a setting unit for setting the a posteriori probabilities transmitted from another receiving unit to the set values; and
a decision unit for deciding signal value based on a combination of a posteriori probabilities calculated by own receiving unit and another receiving unit,
wherein the transmission of the a posteriori probabilities between at least two receiving units is repeated an empirically determined number of times.
[Claim 2] 
The receiver according to claim 1, wherein
the signals received by the receiving unit are modulated by QAM-16 method.
[Claim 3]
The receiver according to claim 1, wherein
the a posteriori probability is given by
[equation 1]
2006325049.tif 000089
or
[equation 2]
2006325049.tif 000090
where P(i=+1/y(t)) is a probability that bit i is +1 in the case of received signal being y(t) and P(i=-1/y(t)) is a probability that bit i is -1 in the case of received signal being y(t).
[Claim 4]
The receiver according to claim 1, wherein
the a posteriori probability calculation unit comprises a non-linear unit for changing a first value to a second value non-linearly.
[Claim 5]
A receiving method of a receiver for M-ary-QAM MIMO Communication System comprising at least two receiving units each with at least one antenna, the method of each receiving unit comprising:
calculating a posteriori probabilities for signals which are detected by at least one of the antenna and are modulated such that an amplitude of the signals is changed according to signal values, based on set values;
transmitting the a posteriori probabilities to another receiving unit;
setting the a posteriori probabilities transmitted from another receiving unit to the set values; and
deciding a signal value based on a combination of a posteriori probabilities calculated by own receiving unit and another receiving unit,
wherein the transmission of the a posteriori probabilities between at least two receiving units is repeated an empirically determined number of times.
[Summary]
[Problem] to provide the receiver with simplified configuration, fast processing speed and light load meanwhile keeping almost the same BER performance (BER, Diversity order) as MLD for MIMO-based communication systems.
[Means to solve the problem] The received signal y0(t) is modulated by M-ary-QAM method. The same signal is received by the receiver 0 and receiver 1 through different paths. First, the receiver 0 detects the received signal and calculates a posteriori probabilities for the detected signal. These a posteriori probabilities are sent to the receiver 1. The receiver 1 detects the same signal and calculates second a posteriori probabilities using the probabilities sent from the receiver 0. The second a posteriori probabilities are sent to the receiver 0 and used to calculate third a posteriori probabilities in the receiver 0. These processes are repeated several times. Finally, both a posteriori probabilities of the receiver 0 and 1 are combined to decide the received signals.
[Selected figure] Fig. 3
【図１】
2006325049.tif 000091
【図２】
2006325049.tif 000092
【図３】
2006325049.tif 000093
【図４】
2006325049.tif 000094
【図５】
2006325049.tif 000095
【図６】
2006325049.tif 000096
【図７】
2006325049.tif 000097
【図８】
2006325049.tif 000098
【図９】
2006325049.tif 000099
【図１０】
2006325049.tif 000100
【図１１】
2006325049.tif 000101
【図１２】
2006325049.tif 000102
【図１３】
2006325049.tif 000103
【図１４】
2006325049.tif 000104
【図１５】
2006325049.tif 000105
【図１６】
2006325049.tif 000106