(57)【要約】【課題】ブレイクダウン電圧を向上できる構造を有しており炭化ケイ素支持基体を用いる半導体素子を提供する。【解決手段】ショットキダイオード１１で炭化ケイ素支持基体１３は、第１の面１３ａと第１の面の反対側の第２の面１３ｂとを有しており、１×１０１８ｃｍ−３を超えるキャリア濃度を示す。窒化ガリウムエピタキシャル層１５は第１の面１３ａ上に設けられている。オーミック電極１７は第２の面１３ｂ上に設けられている。ショットキ電極１９は、窒化ガリウムエピタキシャル層１５に設けられている。窒化ガリウムエピタキシャル層１５の厚さＤ１は５マイクロメートル以上１０００マイクロメートル以下である。また、窒化ガリウムエピタキシャル層１５のキャリア濃度は１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下である。【選択図】図１
2006128492.tif 000002
【特許請求の範囲】
【請求項１】
１×１０１８ｃｍ−３を超えるキャリア濃度を有しており第１の面と前記第１の面の反対側の第２の面とを持つ炭化ケイ素基板と、
前記第１の面上に設けられた第１の窒化ガリウムエピタキシャル膜と
を備え、
前記第１の窒化ガリウムエピタキシャル膜の厚さは、５マイクロメートル以上１０００マイクロメートル以下であり、
前記第１の窒化ガリウムエピタキシャル膜のキャリア濃度は、１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下である、エピタキシャル基板。
【請求項２】
前記第１の窒化ガリウムエピタキシャル膜内に設けられたｐ型半導体領域と、
前記ｐ型半導体領域内に設けられたｎ型半導体領域と
を備え、
前記第１の窒化ガリウムエピタキシャル膜および前記炭化ケイ素基板はｎ導電型を有することを特徴とする請求項１に記載されたエピタキシャル基板。
【請求項３】
前記第１の窒化ガリウムエピタキシャル膜上に設けられておりｐ型ドーパントを含む第２の窒化ガリウムエピタキシャル膜を更に備える請求項１に記載されたエピタキシャル基板。
【請求項４】
前記ｐ型ドーパントは、イオン注入により導入されている請求項３に記載されたエピタキシャル基板。
【請求項５】
前記第２の窒化ガリウムエピタキシャル膜は有機金属気相成長（ＭＯＣＶＤ）法により形成される請求項３に記載されたエピタキシャル基板。
【請求項６】
前記第２の窒化ガリウムエピタキシャル膜の転位密度が１×１０８ｃｍ−２以下である、ことを特徴とする請求項１〜請求項５のいずれか一項に記載されたエピタキシャル基板。
【請求項７】
前記第１の窒化ガリウムエピタキシャル膜はＨＶＰＥ法で成長されることを特徴とする請求項１〜請求項６のいずれか一項に記載されたエピタキシャル基板。
【請求項８】
１×１０１８ｃｍ−３を超えるキャリア濃度を有しており第１の面と前記第１の面の反対側の第２の面とを持つ炭化ケイ素支持基体と、
前記第１の面上に設けられた第１の窒化ガリウムエピタキシャル層と、
前記第２の面上に設けられたオーミック電極と、
前記第１の窒化ガリウムエピタキシャル層に設けられたショットキ電極と
を備え、
前記第１の窒化ガリウムエピタキシャル層の厚さは、５マイクロメートル以上１０００マイクロメートル以下であり、
前記第１の窒化ガリウムエピタキシャル層のキャリア濃度は、１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であり、
当該半導体素子はショットキダイオードであることを特徴とする半導体素子。
【請求項９】
１×１０１８ｃｍ−３を超えるキャリア濃度を有しており第１の面と前記第１の面の反対側の第２の面とを持つ炭化ケイ素支持基体と、
前記第１の面上に設けられた第１の窒化ガリウムエピタキシャル層と、
前記第２の面上に設けられたオーミック電極と、
前記第１の窒化ガリウムエピタキシャル層上に設けられておりｐ型ドーパントを含む第２の窒化ガリウムエピタキシャル層と、
前記第２の窒化ガリウムエピタキシャル層上に設けられたオーミック電極と
を備え、
前記炭化ケイ素支持基体はｎ導電型を示しており、
前記第１の窒化ガリウムエピタキシャル層の厚さは、５マイクロメートル以上１０００マイクロメートル以下であり、
前記第１の窒化ガリウムエピタキシャル層のキャリア濃度は、１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であり、
当該半導体素子はｐｎ接合ダイオードである、ことを特徴とする半導体素子。
【請求項１０】
１×１０１８ｃｍ−３を超えるキャリア濃度を有しており第１の面と前記第１の面の反対側の第２の面とを持つ炭化ケイ素支持基体と、
前記第１の面上に設けられた第１の窒化ガリウムエピタキシャル層と、
前記第１の窒化ガリウムエピタキシャル層内に設けられたｐ型半導体領域と、
前記ｐ型半導体領域内に設けられたｎ型半導体領域と、
前記ｎ型半導体領域上に設けられたソース電極と、
前記第２の面上に設けられたドレイン電極と、
前記第１の窒化ガリウムエピタキシャル層上に設けられた絶縁層と、
前記絶縁層上に設けられたゲート電極と
を備え、
前記第１の窒化ガリウムエピタキシャル層の厚さは、５マイクロメートル以上１０００マイクロメートル以下であり、
前記第１の窒化ガリウムエピタキシャル層のキャリア濃度は、１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であり、
当該半導体素子はＭＩＳトランジスタであることを特徴とする半導体素子。
【請求項１１】
前記ｐ型半導体領域のｐ型ドーパントは、イオン注入により導入されている請求項１０に記載された半導体素子。
【請求項１２】
前記ｎ型半導体領域のｎ型ドーパントは、イオン注入により導入されている請求項１０または請求項１１に記載された半導体素子。
【請求項１３】
前記第１の窒化ガリウムエピタキシャル層の欠陥密度が１×１０８ｃｍ−２以下である、ことを特徴とする請求項８から請求項１２のいずれか一項に記載された半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化ケイ素基板を用いるエピタキシャル基板、および炭化ケイ素支持基体を用いる半導体素子に関する。
【背景技術】
【０００２】
非特許文献１には、炭化ケイ基板を用いる窒化ガリウムショットキダイオードが記載されている。厚さ３マイクロメートルの窒化ガリウム膜がサファイア基板および炭化ケイ素基板上に成長されている。サファイア基板上に窒化ガリウム膜を成長するために、３０ナノメートル厚の窒化ガリウム低温バッファ膜が用いられる。また、炭化ケイ素のためには、窒化ガリウム膜の成長の前に、２００ナノメートルの窒化アルミニウム膜が摂氏１１５０度で堆積される。これらのショットキダイオードでは、Ｔｉ／Ａｌ／ＮＩ／Ａｕオーミック接触がリフトオフを用いて電子ビーム蒸着により形成され、最後に、Ｎｉ／Ａｕショットキ接触がフォトレジスト・リフトオフ技術を用いてパターン形成される。サファイア基板上のショットキダイオードは−８０ボルトのブレイクダウン電圧を示し、炭化ケイ素基板上のショットキダイオードは−１００ボルトにおいてもブレイクダウン電圧を示していない。
【非特許文献１】B. J. Zhang, T. Egawa, G. Y. Zhao, H. Ishikawa, and M. Umeno, Appl. Phys. Lett. Vol. 79, No. 16, 15 October 2001, p.2567-2569
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ダイオードといった窒化物半導体素子のブレイクダウンの機構は以下の様である。逆バイアス状態でのショットキ接合またはＰＮ接合における最大電界強度が臨界値を超えると、インパクトイオン化による逆方向リーク電流が急増する。これがブレイクダウン現象である。空乏層が伸びるエピタキシャル層の厚みが十分厚く、上記の接合部での電界強度が臨界値に到達した印加電圧でも空乏層がエピタキシャル層中の全体に形成されていない場合には、理想的なブレイクダウンが生じる。しかし、エピタキシャル層の厚みがキャリア濃度に対して十分でなく接合部での電界強度が臨海値に到達する以前にエピタキシャル層全厚が空乏化してしまう場合、パンチスルーが生じる。このとき、接合部での電界強度が、より早く臨界値に到達するので、上記の理想的なブレイクダウンの電圧に比べてブレイクダウンが小さい印加電圧で生じる。また、エピタキシャル層と基板との界面にまで空乏層が伸びるので、界面の不完全性に起因したリーク電流が逆方向特性を悪化させ、ブレイクダウン電圧を低下させる影響も考えられる。以上のような影響により、パンチスルーが生じるとブレイクダウン電圧が小さくなってしまう。非特許文献１に記載されたダイオードでは、窒化ガリウムエピタキシャル層の厚みが３マイクロメートルであるので、逆方向耐圧を十分に向上させることができない。
【０００４】
窒化ガリウムエピタキシャル層の一方の表面にすべての電極を形成すると、これらの電極間の半導体を除去して電気的な分離を行う工程が必要となり、エッチングなどにより素子表面にダメージを与える可能性がある。そのダメージにより表面準位が形成され、表面準位を介して流れるリーク電流が増大することになる。また、窒化ガリウムエピタキシャル層の一方の表面にすべての電極を形成するために、素子を作製するプロセスが複雑になり、かつ素子表面へのダメージが増える。この結果、素子のリーク電流が増大して素子耐圧が低下する。
【０００５】
そこで、本発明は、上記の事項を鑑みて為されたものであり、ブレイクダウン電圧を向上できる構造を有しており炭化ケイ素支持基体を用いる半導体素子を提供することを目的とし、炭化ケイ素基板を用い該半導体素子のためのエピタキシャル基板を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本発明の一側面によれば、III族窒化物半導体層を含む半導体素子である。半導体素子は、（ａ）第１の面と前記第１の面の反対側の第２の面とを有しており１×１０１８ｃｍ−３を超えるキャリア濃度を有する炭化ケイ素支持基体と、（ｂ）前記第１の面上に設けられた第１の窒化ガリウムエピタキシャル層と、（ｃ）前記第２の面上に設けられたオーミック電極と、（ｄ）前記第１の窒化ガリウムエピタキシャル層に設けられたショットキ電極とを備え、前記第１の窒化ガリウムエピタキシャル層の厚さは５マイクロメートル以上１０００マイクロメートル以下であり、前記第１の窒化ガリウムエピタキシャル層のキャリア濃度は１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であり、当該半導体素子はショットキダイオードである。
【０００７】
このショットキダイオードによれば、第１の窒化ガリウムエピタキシャル層の厚さが５マイクロメートル以上１０００マイクロメートル以下であり、且つ第１のエピタキシャル層のキャリア濃度が１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であるので、パンチスルーの生じないブレイクダウンを実現できる。
【０００８】
本発明の別の側面によれば、III族窒化物半導体層を含む半導体素子である。この半導体素子は、（ａ）第１の面と前記第１の面の反対側の第２の面とを有しており１×１０１８ｃｍ−３を超えるキャリア濃度を有する炭化ケイ素支持基体と、（ｂ）前記第１の面上に設けられた第１の窒化ガリウムエピタキシャル層と、（ｃ）前記第２の面上に設けられたオーミック電極と、（ｄ）前記第１の窒化ガリウムエピタキシャル層上に設けられておりｐ型ドーパントを含む第２の窒化ガリウムエピタキシャル層と、（ｅ）前記第２の窒化ガリウムエピタキシャル層上に設けられたオーミック電極とを備え、前記炭化ケイ素支持基体はｎ導電型を示しており、前記第１の窒化ガリウムエピタキシャル層の厚さは５マイクロメートル以上１０００マイクロメートル以下であり、前記第１の窒化ガリウムエピタキシャル層のキャリア濃度は１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であり、当該半導体素子はｐｎ接合ダイオードである。
【０００９】
このｐｎ接合ダイオードによれば、第１の窒化ガリウムエピタキシャル層の厚さが５マイクロメートル以上１０００マイクロメートル以下であり、且つ第１の窒化ガリウムエピタキシャル層のキャリア濃度が１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であるので、パンチスルーの生じないブレイクダウンを実現できる。
【００１０】
本発明の更なる別の側面によれば、III族窒化物半導体層を含む半導体素子である。半導体素子は、（ａ）第１の面と前記第１の面の反対側の第２の面とを有しており１×１０１８ｃｍ−３を超えるキャリア濃度を有する炭化ケイ素支持基体と、（ｂ）前記第１の面上に設けられた第１の窒化ガリウムエピタキシャル層と、（ｃ）前記第１の窒化ガリウムエピタキシャル層内に設けられたｐ型半導体領域と、（ｄ）前記ｐ型半導体領域内に設けられたｎ型半導体領域と、（ｅ）前記ｎ型半導体領域上に設けられたソース電極と、（ｆ）前記第２の面上に設けられたドレイン電極と、（ｇ）前記第１の窒化ガリウムエピタキシャル層上に設けられた絶縁層と、（ｈ）前記絶縁層上に設けられたゲート電極とを備え、前記第１の窒化ガリウムエピタキシャル層の厚さは、５マイクロメートル以上１０００マイクロメートル以下であり、前記第１の窒化ガリウムエピタキシャル層のキャリア濃度は、１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であり、当該半導体素子はＭＩＳトランジスタである。
【００１１】
このＭＩＳトランジスタは、ｎ型半導体領域上に設けられたソース電極および基板の第２の面上に設けられたドレイン電極の一方から他方へと縦方向に電流が流れる構造を有する。第１のエピタキシャル層の厚さが５マイクロメートル以上１０００マイクロメートル以下であり、且つ第１のエピタキシャル層のキャリア濃度が１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であるので、ソースドレイン間においてパンチスルーの生じないブレイクダウンを実現できる。
【００１２】
本発明のＭＩＳトランジスタでは、前記ｐ型半導体領域のｐ型ドーパントは、イオン注入により導入されていることが好ましい。また、本発明のＭＩＳトランジスタでは、前記ｎ型半導体領域のｎ型ドーパントは、イオン注入により導入されていることが好ましい。
【００１３】
本発明のショットキダイオード、ｐｎ接合ダイオードおよびＭＩＳトランジスタでは、前記第１の窒化ガリウムエピタキシャル層の欠陥密度が１×１０８ｃｍ−２以下であることが好ましい。この半導体素子によれば、転位密度が小さいので、エピタキシャル層中の転位が減少する。これ故に、逆方向リーク電流が減少しまた逆方向の耐圧が向上する。
【００１４】
本発明の一側面によれば、エピタキシャル基板は、（ａ）第１の面と前記第１の面の反対側の第２の面とを有しており１×１０１８ｃｍ−３を超えるキャリア濃度を有する炭化ケイ素基板と、（ｂ）前記第１の面上に設けられた第１の窒化ガリウムエピタキシャル膜とを備え、前記第１の窒化ガリウムエピタキシャル膜の厚さは５マイクロメートル以上１０００マイクロメートル以下であり、前記第１の窒化ガリウムエピタキシャル膜のキャリア濃度は１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下である。
【００１５】
このエピタキシャル基板によれば、第１の窒化ガリウムエピタキシャル膜の厚さが５マイクロメートル以上１０００マイクロメートル以下であり、且つ第１の窒化ガリウムエピタキシャル膜のキャリア濃度が１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であるので、パンチスルーの生じないブレイクダウンを実現できる。故に、したがって、耐圧が向上された半導体素子のためのエピタキシャル基板が提供される。
【００１６】
本発明のエピタキシャル基板は、（ｃ）前記第１の窒化ガリウムエピタキシャル膜内に設けられたｐ型半導体領域と、（ｄ）前記ｐ型半導体領域内に設けられたｎ型半導体領域とを更に備え、前記第１の窒化ガリウムエピタキシャル膜および前記炭化ケイ素基板はｎ導電型を有することができる。このエピタキシャル基板によれば、耐圧が向上されたトランジスタのためのエピタキシャル基板が提供される。
【００１７】
本発明のエピタキシャル基板は、（ｃ）前記第１の窒化ガリウムエピタキシャル膜上に設けられておりｐ型ドーパントを含む第２の窒化ガリウムエピタキシャル膜を更に備えることができる。このエピタキシャル基板によれば、耐圧が向上されたｐｎ接合ダイオードのためのエピタキシャル基板が提供される。また、本発明のエピタキシャル基板では、前記ｐ型ドーパントはイオン注入により導入、または、有機金属気相成長法（ＭＯＣＶＤ）によりｐ型エピタキシャル層が形成されていることが好ましい。
【００１８】
本発明のエピタキシャル基板では、前記第１の窒化ガリウムエピタキシャル膜はＨＶＰＥ法で成長されることが好ましい。成長速度が速いので、実用的な時間内で膜厚の厚いエピタキシャル膜を提供できる。一方、本発明のエピタキシャル基板では、前記第２の窒化ガリウムエピタキシャル膜は有機金属気相成長法（ＭＯＣＶＤ）により形成されることが好ましい。このエピタキシャル基板によれば、高品質なエピタキシャル膜が提供される。
【００１９】
本発明のエピタキシャル基板では、前記窒化ガリウム自立基板の前記第１の面の転位密度が１×１０８ｃｍ−２以下であることが好ましい。このエピタキシャル基板によれば、転位密度が小さいので、エピタキシャル層中の転位が減少する。これ故に、逆方向リーク電流が減少されまた逆方向の耐圧が向上された半導体素子のためのエピタキシャル基板が提供される。
【００２０】
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【発明の効果】
【００２１】
以上説明したように、本発明によれば、ブレイクダウン電圧を向上できる構造を有しており炭化ケイ素支持基体を用いる半導体素子が提供され、炭化ケイ素基板を用い該半導体素子のためのエピタキシャル基板が提供される。
【発明を実施するための最良の形態】
【００２２】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の炭化ケイ素基板を用いるエピタキシャル基板、および炭化ケイ素支持基体を用いる半導体素子に係わる実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００２３】
（第１の実施の形態）
図１は、第１の実施の形態に係る半導体素子を示す図面である。この半導体素子はショットキダイオード１１である。ショットキダイオード１１は、炭化ケイ素支持基体１３と、窒化ガリウムエピタキシャル層１５と、オーミック電極１７と、ショットキ電極１９とを備える。炭化ケイ素支持基体１３は、第１の面１３ａと第１の面の反対側の第２の面１３ｂとを有しており、１×１０１８ｃｍ−３を超えるキャリア濃度を示す。窒化ガリウムエピタキシャル層１５は、第１の面１３ａ上に設けられている。オーミック電極１７は、第２の面１３ｂ上に設けられている。ショットキ電極１９は、窒化ガリウムエピタキシャル層１５上に設けられている。窒化ガリウムエピタキシャル層１５の厚さＤ１は５μｍ以上１００μｍ以下である。また、窒化ガリウムエピタキシャル層１５のキャリア濃度は、１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下である。キャリア濃度が１×１０１４ｃｍ−３以上であれば、オン抵抗が小さくなる。キャリア濃度が１×１０１７ｃｍ−３以下であれば、耐圧が高くなる。
【００２４】
このショットキダイオード１１によれば、窒化ガリウムエピタキシャル層１５の厚さが５μｍ以上１００μｍ以下であり、且つエピタキシャル層１５のキャリア濃度が１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であるので、パンチスルーの生じない理想的なブレイクダウンを実現できる。したがって、ショットキダイオード１１のブレイクダウン電圧を高めることができる。
【００２５】
炭化ケイ素の熱伝導率は窒化ガリウムの熱伝導率より大きいので、炭化ケイ素基板は、大電流・大電圧で用いられる電力用半導体デバイスに好適である。また、炭化ケイ素基板として、例えば、４Ｈ−ＳｉＣ基板または６Ｈ−ＳｉＣ基板を用いることができる。４Ｈ−ＳｉＣ基板では、窒化ガリウムに対する格子不整は３．６パーセントであり、４Ｈ−ＳｉＣと窒化ガリウムとの熱膨張率ｋの差（ｋ４Ｈ−ＳｉＣ−ｋＧａＮ）／ｋＧａＮは約−５０パーセントである。一方、６Ｈ−ＳｉＣ基板では、窒化ガリウムに対する格子不整は３．４パーセントであり、６Ｈ−ＳｉＣと窒化ガリウムとの熱膨張率ｋの差（ｋ６Ｈ−ＳｉＣ−ｋＧａＮ）／ｋＧａＮは約−３０パーセントである。熱膨張率の点では、６Ｈ−ＳｉＣ基板と窒化ガリウム系半導体膜との組み合わせが好適である。
【００２６】
ＳｉＣ基板のキャリア濃度はエピタキシャル層のキャリア濃度より大きい。図１に示されるように、ショットキダイオード１１では、オーミック電極１７は、基板１３の第２の面１３ｂの全面上に設けられている。一方、ショットキ電極１９は、エピタキシャル層の表面の一部、例えば素子のほぼ中央に円形状に形成されている。ショットキ電極１９としては、例えばニッケル金（Ｎｉ/Ａｕ）を用いることができるが、この他にＰｔ／Ａｕ、Ａｕを用いてもよい。炭化ケイ素支持基体１３および窒化ガリウムエピタキシャル層１５はｎ導電型を示している。また、窒化ガリウムエピタキシャル層１５は、炭化ケイ素支持基体１３上に直接あるいは窒化ガリウム、窒化アルミニウム等のバッファ層を介してエピタキシャル成長される。炭化ケイ素支持基体１３の厚みＤ２は、例えば１００μｍ以上７００μｍ以下であることが好ましい。
【００２７】
（実施例１）
キャリア濃度が３×１０１８ｃｍ−３であり、その厚みは４００μｍである炭化ケイ素基板上に、キャリア濃度が５×１０１５ｃｍ−３でありその厚みが１０μｍのｎ導電型窒化ガリウムエピタキシャル膜をＭＯＣＶＤ法により成長してエピタキシャル基板を作製する（以下、試料Ａとして参照する）。このエピタキシャル層中の平均転位密度は５×１０7ｃｍ−２である。基板の裏面にオーミック電極を形成し、エピタキシャル膜上にショットキ電極を形成する。有機洗浄した後、基板の裏面全面にオーミック電極を形成する。オーミック電極の形成では、Ｎｉ/Ａｕを真空蒸着により形成する。ショットキ電極は、５００ｎｍの金膜を真空蒸着により形成する。ショットキ電極の形状は、例えば２００μｍ直径の円形である。オーミック電極およびショットキ電極それぞれの形成に先立って、蒸着前に、ＨＣｌ水溶液（塩酸１：純水１）を用いて、エピタキシャル膜表面の処理を室温で１分間行う。
【００２８】
一方、別の炭化ケイ素基板上に、キャリア濃度が５×１０１５ｃｍ−３でありその厚みが３μｍの窒化ガリウムエピタキシャル膜を同じくＭＯＣＶＤ法により成長してエピタキシャル基板を作製する（以下、試料Ｂとして参照する）。このエピタキシャル層中の平均転位密度は２×１０８ｃｍ−２である。上記と同様にオーミック電極およびショットキ電極を形成する。
【００２９】
図２は、試料Ａおよび試料ＢのＩ−Ｖ特性を示す図面である。特性曲線ＣＡが試料Ａの特性を示し、特性曲線ＣＢが試料Ｂの特性を示す。図３（Ａ）は、厚いエピタキシャル膜を有するショットキダイオードの耐圧を説明するための図面であり、図３（Ｂ）は、薄いエピタキシャル膜を有するショットキダイオードの耐圧を説明するための図面である。試料Ｂの逆方向耐圧は、試料Ａの逆方向耐圧に比べて小さい。この理由として、試料Ａでは、エピタキシャル層の厚みが十分に厚いので、図３（Ａ）に示されるように、印加電圧を大きくしていくと空乏層ＤｅｐＡが基板とエピタキシャル膜との界面に到達するに前に、ショットキ電極とエピタキシャル膜との界面あたりでインパクトイオン化が発生し、これによる逆方向リーク電流が流れる。このインパクトイオン化が逆方向耐圧を決定している。試料Ｂでは、エピタキシャル膜の厚みが十分ではないので、図３（Ｂ）に示されるように、印加電圧を大きくしていくと、ショットキ電極下エピ表面でのインパクトイオン化の発生よりも先に、空乏層ＤｅｐＢが基板とエピタキシャル膜との界面に到達するパンチスルーが生じてしまい、逆方向耐圧が低下する。
【００３０】
（実施例２）
キャリア濃度が３×１０１８ｃｍ−３でありその厚みが４００μｍである炭化ケイ素基板上に、ＭＯＣＶＤ法によりキャリア濃度が５×１０１５ｃｍ−３でありその厚みが１０μｍであるｎ導電型エピタキシャル膜を成長してエピタキシャル基板を作製する（試料Ｃ）。このエピタキシャル基板を用いて、実施例１と同様なプロセスを用いてショットキダイオードを作製する。
【００３１】
図４は、試料Ａおよび試料ＣのＩ−Ｖ特性を示す図面である。図４では、特性曲線ＣＡが試料Ａの特性を示し、特性曲線ＣＣが試料Ｃの特性を示す。試料Ａの窒化ガリウムエピタキシャル層中の平均転位密度は５×１０7ｃｍ−２ｃｍ−２であり、一方、試料Ｃの平均転位密度が１×１０７ｃｍ−２である。試料Ｃの逆方向耐圧は、試料Ａの逆方向耐圧に比べて高い。つまり、エピタキシャル層中に存在する転位は、逆方向リーク電流を増加させると考えられる。
【００３２】
（実施例３）
キャリア濃度が３×１０１８ｃｍ−３でありその厚みが４００μｍである炭化ケイ素基板上に、ＭＯＣＶＤ法によりキャリア濃度が１×１０１７ｃｍ−３であり、その厚みが１０、５、３μｍであるエピタキシャル膜をそれぞれ成長してエピタキシャル基板を作製する（試料Ｄ、Ｅ、Ｆとして参照する）。これらのエピタキシャル層中の平均転位密度は、それぞれ５×１０７ｃｍ−２、１×１０８ｃｍ−２、２×１０８ｃｍ−２である。これらのエピタキシャル基板を用いて、実施例１と同様なプロセスを用いてショットキダイオードを作製する。
【００３３】
図５は、上記の試料Ｄ、Ｅ、ＦのＩ−Ｖ特性を示す図面である。図５では、特性曲線ＣＤ、ＣＥ、ＣＦが試料Ｄ、Ｅ、Ｆの特性をそれぞれ示す。試料ＤおよびＥでは、ほぼ同じ逆方向耐圧を示しているが、試料Ｆの逆方向耐圧は、試料ＤおよびＥの逆方向耐圧に比べて小さい。試料Ｆでは、印加電圧を大きくしたときエピタキシャル膜内の空乏層が基板とエピタキシャル膜との界面に到達するパンチスルーが生じるので、逆方向耐圧が低下すると考えられる。従って、少なくとも５μｍのエピタキシャル膜の厚さは必要である。
【００３４】
ショットキダイオードといった電力変換デバイスのドリフト層（ｎ−層）では、耐圧向上のためにキャリア濃度は１×１０１７ｃｍ−３以下であることが望ましい。パンチスルーを生じさせないために、キャリア濃度に応じたエピタキシャル厚の適切な設計が重要である。キャリア濃度が１×１０１７ｃｍ−３は、エピタキシャル膜の厚さが５μｍ以上であると、高耐圧のためにエピタキシャル膜の厚みは十分である。
【００３５】
（実施例４）
キャリア濃度が３×１０１８ｃｍ−３でありその厚みが４００μｍである炭化ケイ素基板上に、ＨＶＰＥ法によりキャリア濃度が５×１０１５ｃｍ−３でありその厚みが５０、１００、１５０μｍであるｎ導電型エピタキシャル膜を成長してエピタキシャル基板を作製する（試料Ｇ、Ｈ、Ｉとして参照する）。このエピタキシャル基板を用いて、実施例１と同様なプロセスを用いてショットキダイオードを作製する。
【００３６】
図６は、試料Ａおよび試料Ｇ、Ｈ、ＩのＩ−Ｖ特性を示す図面である。図６では、特性曲線ＣＡが試料Ａの特性を示し、特性曲線ＣＧ、ＣＨ、ＣＩが試料Ｇ、Ｈ、Ｉの特性を示す。試料ＡはＭＯＣＶＤ法で形成して膜厚１０μｍであり、一方、試料ＧおよびＨはＨＶＰＥ法で形成して膜厚５０μｍ、１００μｍであり、試料ＧおよびＨの逆方向耐圧は、試料Ａの逆方向耐圧に比べて高くなっている。つまり、ＨＶＰＥ法で窒化ガリウム膜をエピタキシャル成長すると、厚い膜厚を容易に得ることが可能となり、これ故に逆方向耐圧がさらに向上する。しかしながら試料Ｉの逆方向耐圧は試料Ａに比べて小さくなる。これは試料Ｉの膜厚が厚くなることでエピタキシャル膜中の歪が大きくなり、その結果、欠陥等が生じてリークが発生してしまい逆方向耐圧が低下する。したがって、エピタキシャル膜の厚さは１００μｍ以下とする必要がある。
【００３７】
（第２の実施の形態）
図７は、第２の実施の形態に係るIII族窒化物半導体層を含む半導体素子を示す図面である。半導体素子はｐｎ接合ダイオード３１である。ｐｎ接合ダイオード３１は、炭化ケイ素支持基体３３と、第１の窒化ガリウムエピタキシャル層３５と、第１のオーミック電極３７と、第２の窒化ガリウムエピタキシャル膜３９と、第２のオーミック電極４１とを備える。炭化ケイ素支持基体３３は、第１の面３３ａと第１の面３３ａの反対側の第２の面３３ｂとを有しており、また１×１０１８ｃｍ−３を超えるキャリア濃度を示す。炭化ケイ素支持基体３３はｎ導電型を示している。第１の窒化ガリウムエピタキシャル層３５の厚さは、５μｍ以上１００μｍ以下であり、第１の窒化ガリウムエピタキシャル層３５のキャリア濃度は、１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下である。第１の窒化ガリウムエピタキシャル層３５は、ｎ型ドーパントを含み、また第１の面３３ａ上に設けられている。第１のオーミック電極（例えば、カソード電極）３７は、第２の面３３ｂ上に設けられている。第２の窒化ガリウムエピタキシャル膜３９は、第１の窒化ガリウムエピタキシャル層３５上に設けられており、またｐ型ドーパントを含む。第２のオーミック電極（例えば、アノード電極）４１は、第２の窒化ガリウムエピタキシャル膜３９に設けられている。
【００３８】
このｐｎ接合ダイオード３１によれば、第１の窒化ガリウムエピタキシャル層３５の厚さが５μｍ以上１００μｍ以下であり、且つ第１の窒化ガリウムエピタキシャル層３５のキャリア濃度が１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であるので、エピタキシャル層の厚みとキャリア濃度の適切な設計により、パンチスルーの生じない理想的なブレイクダウンを実現できる。
【００３９】
炭化ケイ素支持基体３３および第１の窒化ガリウムエピタキシャル層３５はｎ導電型を示し、第２の窒化ガリウムエピタキシャル層３９はｐ導電型を示す。炭化ケイ素基板３３のキャリア濃度はエピタキシャル層３５のキャリア濃度より大きい。第１の窒化ガリウムエピタキシャル層３５のキャリアの濃度は、第２の窒化ガリウムエピタキシャル膜３９のキャリアの濃度より小さい。これ故に、空乏層は主に第１の窒化ガリウムエピタキシャル層３５に伸びる。エピタキシャル層３５の厚さおよびキャリア濃度として、第１の実施の形態に係るショットキダイオード１１と同様の厚さおよびキャリア濃度を用いることができる。窒化ガリウムエピタキシャル層３９のキャリア濃度は、１×１０１７ｃｍ−３以上であることが好ましい。
【００４０】
ｐｎ接合ダイオード３１では、オーミック（カソード）電極３７は、基板３３の第２の面３３ｂの全面上に設けられている。カソード電極の材料としては、例えばＮｉ／Ａｕを用いることができ、またアノード電極の材料としても、同じくＮｉ／Ａｕを用いることができる。第１の窒化ガリウムエピタキシャル層３５は炭化ケイ素支持基体３３上に直接あるいは窒化アルミニウム等のバッファ層を介してエピタキシャル成長され、第２の窒化ガリウムエピタキシャル層３９は第１の窒化ガリウムエピタキシャル層３５上に直接にエピタキシャル成長される。第１の窒化ガリウムエピタキシャル層３５の厚さは第２の窒化ガリウムエピタキシャル層３９の厚さより大きいことが好ましい。第２の窒化ガリウムエピタキシャル層の厚みＤ３は、例えば０.１μｍ以上１０μｍ以下であることが好ましい。
【００４１】
（実施例５）
キャリア濃度が３×１０１８ｃｍ−３でありその厚みが４００μｍである炭化ケイ素基板上に、キャリア濃度が５×１０１５ｃｍ−３でありその厚みが１０μｍのエピタキシャル膜をＭＯＣＶＤ法により成長してエピタキシャル基板を作製する。さらに、連続してｐ型窒化ガリウム層を形成してＰＮ接合を含むエピタキシャル基板を作製する。ドーパントとしてＭｇを５×１０１９ｃｍ−３ドーピングし、キャリア濃度は１×１０１8ｃｍ−３であり、厚みは１μｍである。ｐ型オーミック電極は、表面ｐ型層をメサ型に約２μｍの深さに、Ｃｌ２系ＲＩＥでドライエッチを行ったあと、メサ上にＮｉ／Ａｕを真空蒸着し、窒素中で熱処理することにより形成する。ｐ型電極形状は、例えば２００μｍ直径の円形である。ｎ型オーミック電極は、基板の裏面全面に、Ｎｉ／Ａｕを真空蒸着したあと、窒素中で熱処理することにより形成する（試料Ｊ）。試料ＪのＩ−Ｖ特性を図８に示す。同構造のショットキダイオードである試料Ｃと同様な逆方向耐圧が得られることを示している。
【００４２】
（第３の実施の形態）
図９（Ａ）は第３の実施の形態に係るトランジスタを示す図面であり、図９（Ｂ）は図９（Ａ）に示されたＩI−ＩI線に沿ってとられた断面を示す図面である。III族窒化物半導体ＭＩＳ型電界効果トランジスタ７１は、炭化ケイ素支持基体５３と、窒化ガリウムエピタキシャル層５５と、ｐ型半導体領域５７と、ｎ型半導体領域５９と、ソース電極６１と、ドレイン電極６３と、ゲート電極７５とを備える。炭化ケイ素支持基体５３は、第１の面５３ａと第１の面５３ａの反対側の第２の面５３ｂとを有しており、また１×１０１８ｃｍ−３を超えるキャリア濃度を有する。窒化ガリウムエピタキシャル層５５は第１の面５３ａ上に設けられている。ｐ型半導体領域５７は窒化ガリウムエピタキシャル層５５に設けられている。ｎ型半導体領域５９は、ｐ型半導体領域内５７に設けられている。ソース電極６１は高ドープのｎ型半導体領域５９上に設けられている。ドレイン電極６３は第２の面５３ｂ上に設けられている。ゲート電極７５は、窒化ガリウムエピタキシャル層５５上に形成された絶縁層７７上に設けられている。ゲート電極７５の下には、ｐ型半導体領域５７の延長部５７ｂが設けられている。絶縁層の材料としては、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜、アルミナ、窒化アルミニウム、ＡｌＧａＮ等を用いることができる。
【００４３】
窒化ガリウムエピタキシャル層５５の厚さは、５μｍ以上１００μｍ以下であり、また窒化ガリウムエピタキシャル層５５のキャリア濃度は１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下である。
【００４４】
このトランジスタ７１は、ｎ型半導体領域５９上に設けられたソース電極６１および基板の第２の面上５３ｂに設けられたドレイン電極６３の一方から他方へと電流が流れる縦型構造を有する。窒化ガリウムエピタキシャル層５５の厚さが５μｍ以上１００μｍ以下であり、且つ窒化ガリウムエピタキシャル層５５のキャリア濃度が１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であるので、エピタキシャル層の厚みとキャリア濃度の適切な設計により、パンチスルーの生じない理想的なブレイクダウンを実現できる。
【００４５】
イオン注入でｐ型半導体領域を形成すれば、選択した領域にｐ型をプレナー構造で形成できるという利点がある。ｐ型ドーパントとしては、例えば、マグネシウム等を使用できる。また、イオン注入でｎ型半導体領域を形成すれば、選択した領域にｎ型をプレナー構造で形成できるという利点がある。ｎ型ドーパントとしては、例えば、シリコン等を使用できる。ｐ型半導体領域５７は、ｎ型半導体領域５９をエピタキシャル層５５から電気的に分離している。ｐ型半導体領域５７は、ゲート電極下絶縁膜下に設けられた延長部５７ｂを有する。ゲート電極７５に電圧を印加すると、絶縁膜とｐ型領域５７ｂの界面にｎ型反転層が形成されて、ｎ型半導体領域５９からキャリアが反転層を通ってエピタキシャル層５５に流れる。ｐ型半導体領域５７の深さは０．１μｍ以上３μｍ以下であることが好ましい。ｐ型半導体領域５７表面部分のキャリア濃度は１×１０１７ｃｍ−３以上であることが好ましい。ｎ型半導体領域５９の深さは０．０５μｍ以上２μｍ以下であることが好ましい。ｎ型半導体領域５９のキャリア濃度は５×１０１７ｃｍ−３以上であることが好ましい。図９（Ａ）に示されるように、ゲート電極７５の分枝７５ａの各々は、ソース電極６１の分枝６１ａの間に位置している。各電極７５、６１のコーナーは、ブレイクダウンを防ぐために丸められている。
【００４６】
第１から第３の実施の形態に係る半導体素子１１、３１、７１では、第１の窒化ガリウムエピタキシャル膜１５、３５、５５の欠陥密度が１×１０8ｍ−２以下である、ことが好ましい。この半導体素子１１、３１、７１によれば、エピタキシャル膜中の転位が減少するので、これ故に逆方向リーク電流が減少しまた逆方向の耐圧が向上する。
【００４７】
（第４の実施の形態）
図１０（Ａ）〜図１０（Ｃ）は、第４の実施の形態に係るエピタキシャル基板の作製を示す図面である。図１０（Ａ）に示されるように、炭化ケイ素基板８３を準備する。炭化ケイ素基板８３は１×１０１８ｃｍ−３を超えるキャリア濃度を有する。図１０（Ｂ）に示されるように、エピタキシャル膜８５は、炭化ケイ素基板８３の第１の面８３ａ上に堆積される。窒化ガリウムエピタキシャル膜８５の厚さは、５μｍ以上１００μｍ以下である。窒化ガリウムエピタキシャル膜８５のキャリア濃度は、１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下である。これによって、エピタキシャル基板８１が得られる。この基板を利用して、第１から第３の実施の形態に示された半導体素子を作製できる。窒化ガリウムエピタキシャル膜８５は、ＨＶＰＥ法で成長されることが好ましい。
【００４８】
図１０（Ｃ）に示されるように、このエピタキシャル基板８１のエピタキシャル膜８５の表面にショットキ電極膜８７を堆積すると共に、基板８３の第２の面８３ｂ上にオーミック電極膜８９を堆積する。窒化ガリウムエピタキシャル膜８５の厚さが５μｍ以上１００μｍ以下であり、且つ窒化ガリウムエピタキシャル膜８５のキャリア濃度が１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であるので、エピタキシャル層の厚みとキャリア濃度の適切な設計により、ショットキ電極膜８７とオーミック電極膜８９との間に電圧を印加すると、パンチスルーの生じない理想的なブレイクダウンを実現できる。したがって、耐圧が向上された半導体素子のためのエピタキシャル基板が提供される。
【００４９】
このエピタキシャル基板８１には、窒化ガリウムエピタキシャル膜８５にｐ型半導体領域を形成すると共に、このｐ型半導体領域内にｎ型半導体領域を形成するようにしてもよい。この結果、耐圧が向上されたトランジスタのためのエピタキシャル基板が提供される。
【００５０】
図１０（Ｄ）〜図１０（Ｇ）は、エピタキシャル基板の作製を示す図面である。図１０（Ｄ）および図１０（Ｅ）に示されるように、エピタキシャル基板８１を作製する。図１０（Ｆ）に示されるように、エピタキシャル基板８１上にｐ型窒化ガリウムエピタキシャル膜９３を堆積して、エピタキシャル基板９１を作製する。窒化ガリウムエピタキシャル膜９３は、ＭＯＣＶＤ法で成長されることが好ましい。窒化ガリウムエピタキシャル膜９３のキャリア濃度は窒化ガリウムエピタキシャル膜８５のキャリア濃度よりも大きいので、空乏層は、主に窒化ガリウムエピタキシャル膜８５に形成される。
【００５１】
図１０（Ｇ）に示されるように、このエピタキシャル基板９１のエピタキシャル膜９３上にオーミック電極膜９５を堆積すると共に、基板８３の第２の面８３ｂ上にオーミック電極膜９７を堆積する。窒化ガリウムエピタキシャル膜８５の厚さが５μｍ以上１００μｍ以下であり、且つ窒化ガリウムエピタキシャル膜８５のキャリア濃度が１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下であるので、エピタキシャル層の厚みとキャリア濃度の適切な設計により、オーミック電極膜９５とオーミック電極膜９７との間に電圧を印加すると、パンチスルーの生じない理想的なブレイクダウンを実現できる。したがって、耐圧が向上された半導体素子のためのエピタキシャル基板９１が提供される。
【００５２】
上記のエピタキシャル基板８１、９１では、エピタキシャル膜８５をＨＶＰＥ法で成長すれば、１００μｍ程度までの厚膜のエピタキシャル膜を実用的な時間内で成長できる。一方、エピタキシャル基板９１では、エピタキシャル膜９３をＭＯＣＶＤ法により形成すれば、高品質なエピタキシャル膜を形成できる。さらにエピタキシャル基板８１、９１では、第１の窒化ガリウムエピタキシャル膜８５の欠陥密度が１×１０8ｍ−２以下である、ことが好ましい。このエピタキシャル基板８１、９１によれば、エピタキシャル膜中の転位が減少するので、これ故に逆方向リーク電流が減少しまた逆方向の耐圧が向上する。
【００５３】
窒化ガリウム半導体を用いる高耐圧半導体素子は、シリコン半導体を用いる半導体素子に比べて、逆方向耐圧を高くでき、また順方向のオン抵抗も小さい。
【００５４】
上記の実施の形態に係る半導体素子では、窒化ガリウムエピタキシャル層の一方の表面にすべての電極を形成することが無く、また半導体素子の一方の面および他方の面にそれぞれ電極を設けているので、空乏層が半導体素子の一方の面から他方の面に向けて伸びる。一方、非特許文献１のショットキダイオードでは、窒化ガリウムエピタキシャル層の一方の表面にすべての電極を形成するので、半導体素子の一方の電極から他方の電極に向けて伸びる空乏層の伸びが複雑な形状になり、空乏層内の局所電界が上昇する。
【００５５】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。例えば、ノーマルオフタイプのトランジスタを説明したが、これに限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【図面の簡単な説明】
【００５６】
【図１】図１は、第１の実施の形態に係るIII族窒化物半導体層を含む半導体素子を示す図面である。
【図２】図２は、上記の試料ＡおよびＢのＩ−Ｖ特性を示す図面である。
【図３】図３（Ａ）は、厚いエピタキシャル膜を有するショットキダイオードの耐圧を説明するための図面であり、図３（Ｂ）は、薄いエピタキシャル膜を有するショットキダイオードの耐圧を説明するための図面である。
【図４】図４は、上記の試料ＡおよびＣのＩ−Ｖ特性を示す図面である。
【図５】図５は、上記の試料Ｄ、Ｅ、ＦのＩ−Ｖ特性を示す図面である。
【図６】図６は、上記の試料ＡおよびＧ、Ｈ、ＩのＩ−Ｖ特性を示す図面である。
【図７】図７は、第２の実施の形態に係るIII族窒化物半導体層を含む半導体素子を示す図面である。
【図８】図８は、上記の試料ＣおよびＪのＩ−Ｖ特性を示す図面である。
【図９】図９（Ａ）は第３の実施の形態に係るトランジスタを示す図面であり、図９（Ｂ）は図９（Ａ）に示されたＩＩ−ＩＩ線に沿ってとられた断面を示す図面である。
【図１０】図１０（Ａ）〜図１０（Ｃ）は、第４の実施の形態に係るエピタキシャル基板の作製を示す図面である。図１０（Ｄ）〜図１０（Ｇ）は、エピタキシャル基板の作製を示す図面である。
【符号の説明】
【００５７】
１１…ショットキダイオード、１３…炭化ケイ素支持基体、１５…窒化ガリウムエピタキシャル層、１７…オーミック電極、１９…ショットキ電極、３１…ｐｎ接合ダイオード、３３…炭化ケイ素支持基体、３５…第１の窒化ガリウムエピタキシャル層、３７…第１のオーミック電極、３９…第２の窒化ガリウムエピタキシャル膜、４１…第２のオーミック電極、５３…炭化ケイ素支持基体、５５…窒化ガリウムエピタキシャル層、５７…ｐ型半導体領域、５９…ｎ型半導体領域、６１…ソース電極、６３…ドレイン電極、７１…III族窒化物半導体ＭＩＳ型トランジスタ、７５…ゲート電極、７７…絶縁層  
【図１】
2006128492.tif 000003
【図２】
2006128492.tif 000004
【図３】
2006128492.tif 000005
【図４】
2006128492.tif 000006
【図５】
2006128492.tif 000007
【図６】
2006128492.tif 000008
【図７】
2006128492.tif 000009
【図８】
2006128492.tif 000010
【図９】
2006128492.tif 000011
【図１０】
2006128492.tif 000012