(57)【要約】【課題】  １個の増幅器により複数の帯域の信号を増幅する増幅装置を提供する。【解決手段】  所定の帯域で動作可能な増幅器１０と、増幅器１０の入力及び出力に複数設けられ、増幅器１０と所定の外部装置との間のインピーダンス整合をとるとともに、増幅器１０のもつ帯域内で特定の帯域の信号を通過させるフィルタ型整合回路２１〜２３、３１〜３３と、を備えて構成される増幅装置１ａである。特定の帯域は、フィルタ型整合回路２１〜２３、３１〜３３毎に異なっており、各フィルタ型整合回路２１〜２３、３１〜３３は、自身の特定の帯域でのみ増幅器に対して負荷として働くようになっている。【選択図】      図１
2006222629.tif 000002
【特許請求の範囲】
【請求項１】
所定の帯域で動作可能な増幅手段と、
前記増幅手段の入力及び出力の少なくとも一方に複数設けられ、前記増幅手段との間で、前記増幅手段のもつ前記帯域内の特定の帯域でのみインピーダンス整合をとる整合手段と、を備えており、
各整合手段は、前記特定の帯域が異なるように構成されている、
増幅装置。
【請求項２】
所定の帯域で動作可能な増幅手段と、
前記増幅手段の入力及び出力の少なくとも一方に複数設けられ、前記増幅手段と所定の外部装置との間のインピーダンス整合をとるとともに、前記増幅手段のもつ前記帯域内で特定の帯域の信号を通過させるフィルタ型整合手段と、を備えており、
前記特定の帯域は、前記フィルタ型整合手段毎に異なっており、
各フィルタ型整合手段は、自身の前記特定の帯域で前記増幅手段に対して負荷として働くように構成されている、
増幅装置。
【請求項３】
前記フィルタ型整合手段は、前記増幅手段による利得を調整するための手段を更に備えている、
請求項２記載の増幅装置。
【請求項４】
前記フィルタ型整合手段は、
前記特定の帯域の信号を通過させるとともに、前記所定の外部装置との間でインピーダンス整合をとるための第１フィルタ手段と、
前記特定の帯域の信号を通過させるとともに、前記増幅手段との間で、前記特定の帯域でのみインピーダンス整合をとるための第２フィルタ手段と、
前記特定の帯域で、前記第１フィルタ手段及び前記第２フィルタ手段のインピーダンス整合をとるための整合手段と、を備えており、
前記特定の帯域内で前記増幅手段の負荷として働くように構成される、
請求項２記載の増幅装置。
【請求項５】
前記第１フィルタ手段、前記第２フィルタ手段、及び前記整合手段の少なくとも一つは、集中定数素子及び／又は分布定数回路により構成されている、
請求項４記載の増幅装置。
【請求項６】
前記増幅手段は、増幅素子を有しており、
前記フィルタ型整合手段は、自身の前記特定の帯域で、前記増幅素子との間のインピーダンス整合がとられるように構成されている、
請求項２記載の増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅装置に関し、特に一つの増幅器により複数の周波数帯域（以下、単に「帯域」という）を増幅する増幅装置に関する。
【背景技術】
【０００２】
この明細書において増幅装置は、入力ポート、出力ポート、及び増幅器を有しており、入力ポート及び出力ポートを介して他の装置に接続されるようになっている装置である。増幅装置の主たる特性である利得及び帯域は、通常、増幅装置が有する増幅器がもつ利得及び帯域に応じて決まるようになっている。増幅器は、複数の素子により構成されていてもよく、また１個の増幅素子（例えば、ＦＥＴ（Field Effect Transistor））のみの構成であってもよい。
【０００３】
増幅装置で複数の帯域の信号を増幅させるには、そのすべての帯域で一定以上の利得が得られるように、広帯域で使用可能な増幅器を用いる必要がある。このような増幅器では、複数の帯域の各々で利得に差をつける必要がある場合に、利得の差が各帯域内で利得の傾斜となってあらわれる。そのために、各帯域で利得の平坦度を得ることが困難である。各帯域で利得の平坦度を得るためには、増幅器のもつ全帯域で一定の利得にすることが有効であるが、このような構成の増幅器では、帯域毎に利得に変化をつけることが困難である。また、広帯域で利得が一定な増幅器の実現自体が困難である。
【０００４】
複数の帯域の信号を増幅する増幅装置で、各帯域の利得に差をつけ、且つ各帯域内での利得の平坦度を得るための現実的な解として、増幅装置内に、帯域毎に増幅器を用意しておく手法がある。この手法では、信号を帯域毎に分離した後に各増幅器で増幅し、それらの出力を再び合成することで、信号を周波数に応じて所望の利得で増幅できる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
帯域毎に増幅器を用意して複数の帯域の信号を増幅する増幅装置では、帯域の数と同数の増幅器を用意する必要がある。そのために、増幅装置が大きくなりがちであり、消費電力を抑えることも困難になる。また、コスト面でも抑制が難しい。
【０００６】
本発明は、上記の問題に鑑み、１個の増幅器により複数の帯域の信号を増幅する増幅装置を提供することを課題とする。
【課題を解決するための手段】
【０００７】
上記課題を解決する本発明の増幅装置は、所定の帯域で動作可能な増幅手段と、前記増幅手段の入力及び出力の少なくとも一方に複数設けられ、前記増幅手段との間で、前記増幅手段のもつ前記帯域内の特定の帯域でのみインピーダンス整合をとる整合手段と、を備えている。各整合手段は、前記特定の帯域が異なるように構成される。
【０００８】
本発明の他の増幅装置は、所定の帯域で動作可能な増幅手段と、前記増幅手段の入力及び出力の少なくとも一方に複数設けられ、前記増幅手段と所定の外部装置との間のインピーダンス整合をとるとともに、前記増幅手段のもつ前記帯域内で特定の帯域の信号を通過させるフィルタ型整合手段と、を備えている。前記特定の帯域は、前記フィルタ型整合手段毎に異なっており、各フィルタ型整合手段は、自身の前記特定の帯域で前記増幅手段に対して負荷として働くように構成される。
【０００９】
これらの本発明の増幅装置は、整合手段或いはフィルタ型整合手段（以下、「整合手段等」という）が、増幅手段との間で、特定の帯域のみでインピーダンス整合がとられるようになっている。整合手段等は、自身の特定の帯域のみで増幅手段との間でインピーダンス整合がとられるが、自身の特定の帯域以外では、増幅手段からは開放と同じ状態になる。複数ある整合手段等の特定の帯域がそれぞれ異なるために、増幅手段は、各整合手段等の特定の帯域毎に、整合手段等のいずれかとインピーダンス整合がとられることになる。増幅手段は、整合手段等とインピーダンス整合がとられるときのみ入力された信号の増幅を行うので、特定の帯域毎に入力された信号を増幅するようになる。そのために、１個の増幅手段により複数の特定の帯域の信号を増幅することが可能となる。
【００１０】
このような増幅装置において、前記フィルタ型整合手段は、前記増幅手段による利得を調整するために抵抗などの手段を更に備えるようにしてもよい。このような手段を備えることで、特定の帯域毎に増幅手段による利得に差をつけることができる。また、この場合の特定の帯域の利得は、各帯域内で平坦になる。
【００１１】
このようなフィルタ型整合手段は、以下のような構成で実現可能である。例えばフィルタ型整合手段は、前記特定の帯域の信号を通過させるとともに、前記所定の外部装置との間でインピーダンス整合をとるための第１フィルタ手段と、前記特定の帯域の信号を通過させるとともに、前記増幅手段との間で、前記特定の帯域でのみインピーダンス整合をとるための第２フィルタ手段と、前記特定の帯域で、前記第１フィルタ手段及び前記第２フィルタ手段のインピーダンス整合をとるための整合手段と、を備え、前記特定の帯域内で前記増幅手段の負荷として働くように構成される。
前記第１フィルタ手段、前記第２フィルタ手段、及び前記整合手段の少なくとも一つは、例えば集中定数素子及び／又は分布定数回路により実現できる。
【００１２】
前記増幅手段は、例えば増幅素子を有して構成される。この増幅素子は例えば１個のＦＥＴでよい。このような構成では、前記フィルタ型整合手段が、自身の前記特定の帯域で、前記増幅素子との間のインピーダンス整合がとられるように構成される。この構成は、増幅手段を最も簡単な構成で実現する一例である。
【発明の効果】
【００１３】
以上のような本発明によれば、１個の増幅器により複数の帯域の信号を増幅することが可能になる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態を図面を参照して説明する。
【００１５】
図１は、本発明の第１実施形態の増幅装置１ａの構成図である。この増幅装置１ａは、入力ポート２から所定の周波数成分を含んだ信号が入力されるとともに、この信号に含まれる特定の３つの帯域を増幅して出力ポート３から出力するようになっている。増幅装置１ａは、増幅器１０、入力ポート２と増幅器１０の入力端４との間に設けられる３個のフィルタ型整合回路２１、２２、２３、及び増幅器１０の出力端５と出力ポート３との間に設けられる３個のフィルタ型整合回路３１、３２、３３を備えている。
【００１６】
増幅器１０は、所定の帯域で動作可能なものであり、複数の素子で構成されていてもよいが、１個の増幅素子により構成するようにしてもよい。本実施形態では、１個の増幅素子による構成の一例として、ＦＥＴで構成した例を示している。
【００１７】
３個のフィルタ型整合回路２１、２２、２３は、それぞれ異なる帯域の信号を通過させるフィルタを備えており、この通過帯域における増幅器１０と増幅装置１ａに入力ポート２を介して接続される外部装置との間のインピーダンス整合がとれるように構成されている。また、フィルタ型整合回路２１、２２、２３は、それぞれの通過帯域で増幅器１０に対して負荷として働くようになっている。この実施形態では、増幅装置１ａにより増幅する帯域が３つであるので、増幅器１０の入力側、出力側にそれぞれフィルタ型整合回路を３個用いた構成となっているが、増幅する帯域の数に応じて、フィルタ型整合回路の個数は決められる。
【００１８】
３個のフィルタ型整合回路３１、３２、３３は、フィルタ型整合回路２１、２２、２３と１対１に対応して設けられており、対応するフィルタ型整合回路２１、２２、２３を通過する帯域と同じ帯域の信号を通過させるようになっている。例えば、フィルタ型整合回路２１とフィルタ型整合回路３１が同じ帯域の信号を通過させるようになっており、フィルタ型整合回路２２とフィルタ型整合回路３２が同じ帯域の信号を通過させるようになっており、フィルタ型整合回路２３とフィルタ型整合回路３３が同じ帯域の信号を通過させるようになっている。またフィルタ型整合回路３１、３２、３３は、それぞれ通過帯域における増幅器１０と増幅装置１ａの出力ポート３を介して接続される外部装置との間のインピーダンス整合がとれるように構成されている。
【００１９】
この実施形態では、フィルタ型整合回路２１、２２、２３を増幅器１０の入力端４に接続し、フィルタ型整合回路３１、３２、３３を増幅器１０の出力端５に接続した構成になっているが、これらは、増幅器１０の入力側、出力側のいずれか一方に設けてあればよい。いずれか一方に設けてあれば、本発明の作用効果を得ることができる。
【００２０】
図２は、フィルタ型整合回路２１の具体的な一例を示す回路図である。フィルタ型整合回路２１とフィルタ型整合回路２２、２３とは同じ回路構成であり、通過帯域、整合をとるためのインピーダンス値が異なるのみである。そのためにここでは、フィルタ型整合回路２１の説明のみを行い、フィルタ型整合回路２２、２３の説明については省略する。
【００２１】
フィルタ型整合回路２１は、第１フィルタ２４、第１整合部２５、及び第２フィルタ２６を備えている。
第１フィルタ２４は、増幅装置１ａ自体の特性インピーダンスに合わせたＢＰＦ（Band Pass Filter）、ＬＰＦ（Low Pass filter）、又はＨＰＦ（High Pass Filter）により構成されている。
第１整合部２５は、増幅器１０のインピーダンスと増幅装置１ａの特性インピーダンスとの整合をとるものである。
第２フィルタ２６は、増幅器１０のインピーダンスに合わせたＢＰＦ、ＬＰＦ、又はＨＰＦにより構成されている。第２フィルタ２６による通過帯域は、第１フィルタ２４による通過帯域に同じである。
【００２２】
第１フィルタ２４及び第２フィルタ２６は、フィルタ型整合回路２１による通過帯域を決めるものであるが、通過帯域が、増幅器１０のもつ帯域のどこに相当するかによって、ＢＰＦ、ＬＰＦ、或いはＨＰＦのいずれを用いるかが決まる。例えば、増幅器１０のもつ帯域内で所定の周波数以上を通過帯域とする場合には、第１フィルタ２４及び第３フィルタ２６として、ＨＰＦ或いはＢＰＦを選択する。増幅器１０のもつ帯域内で所定の周波数以下を通過帯域とする場合には、第１フィルタ２４及び第３フィルタ２６として、ＬＰＦ或いはＢＰＦを選択する。増幅器１０のもつ帯域内の所定の帯域を通過帯域とする場合には、第１フィルタ２４及び第３フィルタ２６として、ＢＰＦを選択する。
【００２３】
第１整合部２５のインピーダンスは、第１フィルタ２４、第２フィルタ２６による通過帯域内でのみしか負荷として働かないようになっている。第１フィルタ２４のインピーダンスも、通過帯域内でしか負荷として働かないようになっている。このような構成によりフィルタ型整合回路２１は、第１フィルタ２４及び第２フィルタ２６の通過帯域でのみ負荷として作用するようになっている。
【００２４】
図３は、フィルタ型整合回路３１の具体的な一例を示す回路図である。フィルタ型整合回路３１とフィルタ型整合回路３２、３３とは同じ回路構成であり、通過帯域、整合をとるためのインピーダンス値が異なるのみである。そのためにここでは、フィルタ型整合回路３１の説明のみを行い、フィルタ型整合回路３２、３３の説明については省略する。
【００２５】
フィルタ型整合回路３１は、第３フィルタ３４、第２整合部３５、及び第４フィルタ３６を備えている。
第３フィルタ３４は、増幅装置１ａ自体の特性インピーダンスに合わせたＢＰＦ、ＬＰＦ、又はＨＰＦにより構成されている。
第２整合部３５は、増幅器１０のインピーダンスと増幅装置１ａの特性インピーダンスとの整合をとるものである。
第４フィルタ３６は、増幅器１０のインピーダンスに合わせたＢＰＦ、ＬＰＦ、又はＨＰＦにより構成されている。
【００２６】
上述のように、フィルタ型整合回路３１、３２、３３の通過帯域は、それぞれ対応するフィルタ型整合回路２１、２２、２３の通過帯域と同じであるので、第３フィルタ３４、第４フィルタ３６による通過帯域は、対応するフィルタ型整合回路２１、２２、２３含まれる第１フィルタ２４、第２フィルタ２６の通過帯域と同じである。
【００２７】
第２整合部３５のインピーダンスは、第３フィルタ３４、第４フィルタ３６による通過帯域内でのみしか負荷として働かないようになっている。第４フィルタ３６のインピーダンスも、通過帯域内でしか負荷として働かないようになっている。このような構成によりフィルタ型整合回路３１は、第３フィルタ３４及び第４フィルタ３６の通過帯域でのみ負荷として作用するようになっている。
【００２８】
このような増幅装置１ａでは、入力ポート２から入力された信号が、フィルタ型整合回路２１、２２、２３に送られる。フィルタ型整合回路２１、２２、２３では、送られてきた信号を所望の帯域（特定の帯域）の信号のみに濾波する。濾波した結果、特定の帯域の信号があるならば増幅器１０へ送られる。この際、フィルタ型整合回路２１、２２、２３は増幅器１０に対して負荷として作用する。特定の帯域の信号がないならば、フィルタ型整合回路２１、２２、２３は増幅器１０から見えなくなり、開放と同じ状態になる。
増幅器１０へ送られた信号は、増幅器１０で増幅される。増幅結果はフィルタ型整合回路３１、３２、３３を介して出力ポート３から外部に出力される。
【００２９】
図４は、本発明の第２実施形態の増幅装置１ｂの構成図である。この増幅装置１ｂは、第１の実施形態の増幅装置１ａと同じ構成要素を備えており、相違点は、入力ポート２ａ、２ｂ、２ｃ及び出力ポート３ａ、３ｂ、３ｃがそれぞれフィルタ型整合回路２１〜２３、３１〜３３に対応して設けられている点である。このような構成により、入力ポート２ａ、２ｂ、２ｃ、出力ポート３ａ、３ｂ、３ｃが、接続されるフィルタ型整合回路２１〜２３、３１〜３３の通過帯域に専用のもとなる。
【００３０】
以上のような増幅装置１ａ、１ｂのフィルタ型整合回路２１〜２３、３１〜３３に用いられる第１フィルタ２４、第１整合部２５、第２フィルタ２６、第３フィルタ３４、第２整合部３５、及び第４フィルタ３６に用いることのできる回路の具体的な例を図５、６に挙げる。図５、６に挙げる回路を組み合わせることで、フィルタ型整合回路２１〜２３、３１〜３３を構成することができる。
【００３１】
図５は、集中定数回路としてインダクタ及びコンデンサを用いた例を示している。インダクタンス値、容量値、接続形態により、通過帯域、インピーダンス値を決めることができる。
図５（ａ）は、インダクタ及びコンデンサを並列に接続したＬＣ並列共振回路である。特定の帯域の信号の通過の阻止、インピーダンス変換に用いることができる。
図５（ｂ）は、インダクタ及びコンデンサを直列に接続したＬＣ直列共振回路である。特定の帯域の信号の通過、インピーダンス変換に用いることができる。
図５（ｃ）は、インダクタ及びコンデンサをシャントに、且つ並列に接続したＬＣ並列共振回路である。特定の帯域の信号の通過、インピーダンス変換に用いることができる。
図５（ｄ）は、インダクタ及びコンデンサをシャントに、且つ直列に接続したＬＣ直列共振回路である。特定の帯域の信号の通過の阻止、インピーダンス変換に用いることができる。
【００３２】
図６は、分布定数回路としてマイクロストリップ線路を用いた例を示している。マイクロストリップ線路の長さ、接続形態により、通過帯域、インピーダンス値を決めることができる。
図６（ａ）は、マイクロストリップ線路を伝送路上に設けるとともに、別のマイクロストリップ線路を伝送路にシャントに、開放端のまま設ける開放型分布定数回路である。特定の帯域の信号の通過の阻止、インピーダンス変換に用いることができる。
図６（ｂ）は、マイクロストリップ線路を伝送路上に設けるとともに、別のマイクロストリップ線路を伝送路にシャントに、接続した短絡型分布定数回路である。特定の帯域の信号の通過の阻止、インピーダンス変換に用いることができる。
図６（ｃ）は、２本のマイクロストリップ線路を平行に設けた平行線路型分布定数回路である。特定の帯域の信号の通過、インピーダンス変換に用いることができる。
図６（ｄ）は、２本のマイクロストリップ線路を伝送路に対してシャントに、且つ２本のマイクロストリップ線路を平行に設けた平行線路型分布定数回路である。特定の帯域の近傍帯域の信号の通過の阻止、インピーダンス変換に用いることができる。
【００３３】
図７は、フィルタ型整合回路２１〜２３、３１〜３３の回路図の一例である。
この回路では、第１フィルタ２４（第３フィルタ３４）が図６（ｃ）の平行線路型分布定数回路を直列に接続して形成され、第１整合部２５（第２整合部３５）が図６（ａ）の開放型分布定数回路で形成され、第２フィルタ２６（第４フィルタ３６）が図６（ｃ）の平行線路型分布定数回路を直列に接続して形成されている。第１フィルタ２４及び第２フィルタ２６はＢＰＦである。
【００３４】
第１整合部２５と第２フィルタ２６との間には、このフィルタ型整合回路の通過帯域の利得を調整するための抵抗２７が接続されている。また、マイクロストリップ線路２８により抵抗２７は前後のインピーダンスと位相を合わせるようになっている。この抵抗２７は、それに類する電力吸収回路に置き換えが可能である。
【００３５】
図８は、フィルタ型整合回路２１〜２３、３１〜３３の回路図の別の例である。この回路は、図６（ｃ）の平行線路型分布定数回路を直列に接続して形成されたＢＰＦである。図８の回路にも、フィルタ型整合回路の通過帯域の利得を調整するための抵抗２７、及び抵抗２７の前後のインピーダンスと位相を合わせるためのマイクロストリップ線路２８接続される。このような回路では、平行線路型分布定数回路の共振周波数により通過帯域以外の帯域からインピーダンスの影響を隠すとともに、この回路の前後のインピーダンス変換が可能である。
【００３６】
図９は、フィルタ型整合回路２１〜２３、３１〜３３の回路図の別の例である。この回路は、図５（ｂ）のＬＣ直列共振回路及び図５（ｃ）のＬＣ並列共振回路から構成されている。
図１０は、フィルタ型整合回路２１〜２３、３１〜３３の回路図の別の例である。この回路は、ＬＰＦをシリアルに接続して構成されている。
図１１は、フィルタ型整合回路２１〜２３、３１〜３３の回路図の別の例である。この回路は、ＨＰＦをシリアルに接続して構成されている。
図９〜１１の回路にも、フィルタ型整合回路の通過帯域の利得を調整するための抵抗２７、及び抵抗２７の前後のインピーダンスと位相を合わせるためのマイクロストリップ線路２８接続される。
【００３７】
以上のような本発明の増幅装置を用いたシミュレーションの結果を図１２〜図１８に示す。
【００３８】
図１２〜図１４は、フィルタ型整合回路を、増幅器１０の前後にそれぞれ２個設けた場合のシミュレーション結果である。増幅器１０は、１個のＦＥＴにより構成する。フィルタ型整合回路は、通過帯域が７９０ＭＨｚ〜８４０ＭＨｚのものと２０８０ＭＨｚ〜２２２０ＭＨｚのものであり、この帯域で増幅器１０からインピーダンスが見えるようになっている。
【００３９】
図１２は、５００ＭＨｚ〜３０００ＭＨｚで増幅装置の入力ポート２における入力反射電力（Ｓ11）及び出力ポート３における出力反射電力（Ｓ22）を表している。図１３は、増幅装置の７５０ＭＨｚ〜９００ＭＨｚのＳ11、Ｓ22の他に、入力ポート２から出力ポート３への通過電力（Ｓ21）を表している。図１４は、増幅装置の１９００ＭＨｚ〜２４００ＭＨｚのＳ11、Ｓ22の他に、入力ポート２から出力ポート３への通過電力（Ｓ21）を表している。
【００４０】
これらのシミュレーション結果からわかるように、この増幅装置は、７９０ＭＨｚ〜８４０ＭＨｚの帯域と２０８０ＭＨｚ〜２２２０ＭＨｚの帯域で一定の利得が得られることがわかる。また、７９０ＭＨｚ〜８４０ＭＨｚの帯域と２０８０ＭＨｚ〜２２２０ＭＨｚの帯域とでは、利得が異なる値となっている。
【００４１】
図１５〜図１８は、フィルタ型整合回路を、増幅器１０の前後にそれぞれ３個設けた図１の増幅装置１ａのシミュレーション結果である。増幅器１０は、１個のＦＥＴにより構成する。フィルタ型整合回路は、帯域幅が１ＧＨｚで、中心周波数が１６．５ＧＨｚ、２０．５ＧＨｚ、及び２４．５ＧＨｚの通過帯域であり、この帯域で増幅器１０からインピーダンスが見えるようになっている。
【００４２】
図１５は、１４ＧＨｚ〜２６ＧＨｚで増幅装置の入力ポート２における入力反射電力（Ｓ11）及び出力ポート３における出力反射電力（Ｓ22）を表している。図１６は、増幅装置の１５ＧＨｚ〜１８ＧＨｚのＳ11、Ｓ22の他に、入力ポート２から出力ポート３への通過電力（Ｓ21）を表している。図１７は、増幅装置の１９ＧＨｚ〜２２ＧＨｚのＳ11、Ｓ22の他に、入力ポート２から出力ポート３への通過電力（Ｓ21）を表している。図１８は、増幅装置の２３ＧＨｚ〜２６ＧＨｚのＳ11、Ｓ22の他に、入力ポート２から出力ポート３への通過電力（Ｓ21）を表している。
【００４３】
これらのシミュレーション結果からわかるように、この増幅装置は、帯域幅が１ＧＨｚで、中心周波数が１６．５ＧＨｚ、２０．５ＧＨｚ、及び２４．５ＧＨｚの帯域で一定の利得が得られることがわかる。
【００４４】
このように、本発明の増幅装置により、複数の帯域で、利得が一定で、且つ帯域毎に異なる利得をもつ増幅装置が実現される。
【図面の簡単な説明】
【００４５】
【図１】第１実施形態の増幅装置の構成図。
【図２】フィルタ型整合回路の詳細な構成図。
【図３】フィルタ型整合回路の詳細な構成図。
【図４】第２実施形態の増幅装置の構成図。
【図５】フィルタ型整合回路を構成する回路の例示図であり、図５（ａ）はＬＣ並列共振回路であり、図５（ｂ）はＬＣ直列共振回路であり、図５（ｃ）はＬＣ並列共振回路であり、図５（ｄ）はＬＣ直列共振回路である。
【図６】フィルタ型整合回路を構成する回路の例示図であり、図６（ａ）は開放型分布定数回路であり、図６（ｂ）は短絡型分布定数回路であり、図６（ｃ）は平行線路型分布定数回路であり、図６（ｄ）は平行線路型分布定数回路である。
【図７】フィルタ型整合回路の詳細な構成図。
【図８】フィルタ型整合回路の詳細な構成図。
【図９】フィルタ型整合回路の詳細な構成図。
【図１０】フィルタ型整合回路の詳細な構成図。
【図１１】フィルタ型整合回路の詳細な構成図。
【図１２】本発明の増幅装置によるシミュレーションの結果を表す図。
【図１３】本発明の増幅装置によるシミュレーションの結果を表す図。
【図１４】本発明の増幅装置によるシミュレーションの結果を表す図。
【図１５】本発明の増幅装置によるシミュレーションの結果を表す図。
【図１６】本発明の増幅装置によるシミュレーションの結果を表す図。
【図１７】本発明の増幅装置によるシミュレーションの結果を表す図。
【図１８】本発明の増幅装置によるシミュレーションの結果を表す図。
【符号の説明】
【００４６】
１ａ、１ｂ  増幅装置
２、２ａ、２ｂ、２ｃ  入力ポート
３、３ａ、３ｂ、３ｃ  出力ポート
４  入力端
５  出力端
１０  増幅器
２１、２２、２３、３１、３２、３３  フィルタ型整合回路
２４  第１フィルタ
２５  第１整合部
２６  第２フィルタ
２７  抵抗
２８  マイクロストリップ線路
３４  第３フィルタ
３５  第２整合部
３６  第４フィルタ
【図１】
2006222629.tif 000003
【図２】
2006222629.tif 000004
【図３】
2006222629.tif 000005
【図４】
2006222629.tif 000006
【図５】
2006222629.tif 000007
【図６】
2006222629.tif 000008
【図７】
2006222629.tif 000009
【図８】
2006222629.tif 000010
【図９】
2006222629.tif 000011
【図１０】
2006222629.tif 000012
【図１１】
2006222629.tif 000013
【図１２】
2006222629.tif 000014
【図１３】
2006222629.tif 000015
【図１４】
2006222629.tif 000016
【図１５】
2006222629.tif 000017
【図１６】
2006222629.tif 000018
【図１７】
2006222629.tif 000019
【図１８】
2006222629.tif 000020