(57)【要約】【課題】効率良く欠陥検査データを活用する欠陥解析装置を提供する。【解決手段】半導体基板に複数の半導体チップを形成した半導体装置を製造するにあたり、各工程での半導体基板の欠陥を検査および解析するために用いられ、欠陥検査装置１１０、画像取り込み装置１０、データ解析装置１３０及び電気特性測定装置１８０を備えて構成される。データ解析装置は、欠陥情報管理手段と、入力部及び出力部と、欠陥解析手段とを備えている。欠陥情報管理手段は、欠陥分布情報、基板観察情報及び電気特性情報を合成して欠陥情報とする。【選択図】図１
2006128504.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に複数の半導体チップを形成して成る半導体装置を製造するにあたり、各工程での半導体基板の欠陥を検査及び解析する欠陥解析装置であって、
欠陥検査装置、画像取り込み装置、データ解析装置及び電気特性測定装置を備え、
前記欠陥検査装置は、半導体基板の欠陥を検査して、検査結果を欠陥分布情報としてデータ解析装置に送信する機能を備え、
前記画像取り込み装置は、前記半導体基板の表面を観察して観察画像を取得し、該観察画像と、前記データ解析装置を経て受信した前記欠陥分布情報を画像化したキャラクタ画像とを合成して基板観察情報として生成し、及び、該基板観察情報をデータ解析装置に送信する機能手段を備え、
前記電気特性測定装置は、半導体基板に形成された複数の半導体チップに対して、電気特性の測定を行い、電気特性の測定結果を電気特性情報としてデータ解析装置に送信し、及び、前記データ解析装置からのマーキング信号に応答して、半導体チップにマーキングする機能手段とを備え、
前記データ解析装置は、前記欠陥分布情報、前記基板観察情報及び前記電気特性情報を合成して欠陥情報を生成し、前記欠陥情報に基づいて半導体チップの不良を判定し、及び、不良と判定された半導体チップをマーキングするためのマーキング信号を生成して出力する欠陥情報管理手段と、入力部及び出力部と、前記入力部を経て入力された指示に従って、１又は複数の半導体基板に対する前記欠陥分布情報、前記基板観察情報及び前記電気特性情報のいずれか１つ又は２以上を、出力部を経て出力する欠陥解析手段とを備える
ことを特徴とする欠陥解析装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置を製造するにあたり、各工程での、半導体基板の欠陥を検査及び解析する欠陥解析装置に関するものである。
【背景技術】
【０００２】
従来、半導体装置の製造においては、半導体基板に対して複数の工程で処理を行い、複数の半導体チップを備える半導体装置の製造が終わった後、その各半導体チップについて電気特性を測定する。その後、電気特性の測定結果を基に、歩留まりに対する影響の大きい工程を特定し、当該工程での不具合の調整を行っている。
【０００３】
このとき、電気特性の測定だけでは、スクリーニングできない欠陥が存在し、市場にて不良品となる場合がある。従って、所定の工程において半導体基板に対する欠陥検査を行う。その欠陥検査において欠陥の増加が認められた場合には、さらに調査を行い、欠陥を生じさせる原因となっている工程での不具合の調整を行っている（例えば、特許文献１参照）。
【特許文献１】特開２００１−２３０２８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の欠陥検査では、所定の工程で検出される欠陥は、成膜、ホトレジスト塗布、露光及びエッチング等の各工程及びその前後で生じる欠陥が混在しているので、原因工程を明確にするためには、さらに欠陥検査を行う検査工程を増やす必要があった。また、少数枚数検査においては発見できない突発的な欠陥もあり、これらを網羅した欠陥検査を行うと、検査工程、検査する半導体基板の枚数が増加するとともに、欠陥検査で発見された欠陥数、欠陥の大きさの情報を含めた欠陥データの量が膨大になり、その解析に時間を要するという課題がある。この場合、データ量が膨大になっているので、欠陥データの解析をして、原因工程の不具合を調整したとしても、その調整の効果の情報を迅速に提供することが困難になってしまう。また、電気特性の測定ではスクリーニングできない欠陥であって、欠陥検査工程で検出される欠陥を明確にし、その欠陥情報を有効に活用するシステムがない。
【０００５】
この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、効率良く欠陥検査データを活用する欠陥解析装置を提供することにある。
【課題を解決するための手段】
【０００６】
上述した目的を達成するために、この発明の欠陥解析装置は、半導体基板に複数の半導体チップを形成して成る半導体装置を製造するにあたり、各工程での半導体基板の欠陥を検査および解析するために用いられ、欠陥検査装置、画像取り込み装置、データ解析装置及び電気特性測定装置を備えて構成される。
【０００７】
欠陥検査装置は、半導体基板の欠陥を検査して、検査結果を欠陥分布情報としてデータ解析装置に送信する機能手段を備えている。画像取り込み装置は、半導体基板の表面を観察して観察画像を取得し、当該観察画像と、データ解析装置を経て受信した欠陥分布情報を画像化したキャラクタ画像とを合成して基板観察情報として生成し、及び、この基板観察情報をデータ解析装置に送信する機能を備えている。電気特性測定装置は、半導体基板に形成された複数の半導体チップに対して、電気特性の測定を行い、電気特性の測定結果を電気特性情報としてデータ解析装置に送信し、データ解析装置からのマーキング信号に応答して、半導体チップにマーキングする機能手段を備えている。
【０００８】
データ解析装置は、欠陥情報管理手段と、入力部及び出力部と、欠陥解析手段とを備えている。欠陥情報管理手段は、欠陥分布情報、基板観察情報及び電気特性情報を合成して欠陥情報を生成し、欠陥情報に基づいて半導体チップの不良を判定し、及び、不良と判定された半導体チップをマーキングするためのマーキング信号を生成して出力する。欠陥解析手段は、入力部を経て入力された指示に従って、１又は複数の半導体基板に対する欠陥分布情報、基板観察情報及び電気特性情報のいずれか１つ又は２以上を、出力部を経て出力する。
【発明の効果】
【０００９】
この発明の欠陥解析装置によれば、欠陥情報として欠陥分布情報、基板観察情報、電気特性情報を一括して管理するので、半導体チップの電気的特性が不良となる原因工程を容易に明確化できる。
【００１０】
また、電気特性測定で不良と判断された半導体チップだけでなく、欠陥検査により欠陥が発見された半導体基板の部分に対応する半導体チップに対しても、マーキングがされるので、不良品の市場への流出を防止することができる。
【発明を実施するための最良の形態】
【００１１】
以下、図を参照して、この発明の実施の形態について説明するが、構成および配置関係についてはこの発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、単なる好適例にすぎず、従って、この発明は以下の実施の形態に限定されない。
【００１２】
図１〜図３を参照して、この発明の欠陥解析装置につき、説明する。図１は、この発明の欠陥解析装置を説明するための概略構成図である。図２は、データ解析装置を説明するための概略構成図である。図３は、画像取り込み装置を説明するための概略構成図である。
【００１３】
欠陥解析装置１００は、画像取り込み装置１０、欠陥検査装置１１０、データ解析装置１３０、及び、電気特性測定装置１８０を備えて構成される。
【００１４】
欠陥検査装置１１０は、半導体基板の欠陥を検査して、欠陥座標、欠陥分布及び欠陥サイズを含む欠陥分布情報を得る装置である。ここで、欠陥座標は、欠陥検査を行う半導体基板に対応付けた２次元座標系に基づいている。以下の説明では、この２次元座標系を欠陥座標系と称する。欠陥検査装置１１０として、例えば、光学画像比較検査装置、レーザー散乱式検査装置、電子顕微鏡画像検査装置などの周知の装置を用いることができる。光学画像比較検査装置は、２以上の基板に対してＣＣＤカメラなどで得られた光学画像を比較することで、欠陥を検出する装置である。レーザー散乱式検査装置は、半導体基板表面に入射させたレーザー光の散乱光を光電子増倍管で検出して、半導体基板の表面上の異物を欠陥として検出する装置である。電子顕微鏡画像検査装置は、半導体基板に電子ビームを照射し、この照射に応じて半導体基板の表面から生成される二次電子を検出することにより、半導体基板の表面電位に基づいて、欠陥を検出する装置である。欠陥検査装置１１０として、これらの欠陥を検出する装置の少なくとも１種、好ましくは２種以上の装置が用いられる。欠陥検査装置１１０で検査された結果得られた欠陥分布情報Ｓ２０１は、データ解析装置１３０に送られる。
【００１５】
データ解析装置１３０は、図２に示すように、ＭＰＵ（Ｍｉｃｒｏｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１４０、記憶装置１４２、入力部１４４、出力部１４６及びネットワークインタフェース１４８を備えて構成される、周知のコンピュータ等を用いることができる。入力部１４４には、コンピュータに通常用いられるキーボード及びマウス等の公知の入力装置を用いることができる。出力部には、ディスプレイ等の表示装置を用いることができる。記憶装置１４２には、ハードディスク等が用いられる。ＭＰＵ１４０は、周知の構成とすることができ、ここでは、中央処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１５０と、メモリとしてのＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）１５２及びＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）１５４を備える構成としている。
【００１６】
ＣＰＵ１５０が備える制御手段１６０は、ＲＯＭ１５４等に読み出し自在に記録されているプログラムを読み出して、当該プログラムを実行することにより、ＣＰＵ１５０に、機能手段として欠陥情報管理手段１６２及び欠陥解析手段１６４を実現する機能を有している。
【００１７】
欠陥情報管理手段１６２は、欠陥検査装置１１０から受信した欠陥分布情報Ｓ２０１を書換え及び読み出し自在にＲＡＭ１５２に保存する。欠陥分布情報Ｓ２０１には、欠陥箇所を二次元的な分布として示す欠陥座標及び欠陥サイズ、半導体基板のロット番号、欠陥検査を行った工程、欠陥検査の日時等の情報を含んでいる。また、欠陥検査装置１１０として、例えば、光学画像比較検査装置などの、画像情報を得ることができる装置を用いた場合は、欠陥分布情報Ｓ２０１に欠陥画像情報を含むこともある。
【００１８】
欠陥解析手段１６４は、欠陥分布情報をＲＡＭ１５２から読み出し、出力部１４６に出力する。ここでは、出力部１４６を、例えば、公知のブラウン管ディスプレイや液晶ディスプレイ等の画像表示装置（以下、単にディスプレイと総称する。）とし、欠陥分布情報をディスプレイ上に表示する。ディスプレイ１４６では、半導体基板を平面図として表示し、かつ、欠陥座標及び欠陥サイズなどに基づいて、欠陥の箇所の二次元的な分布を彩色して表示する。このように表示することで、欠陥分布を視覚的に判別しやすい状態で、オペレータ等に提供することができる。
【００１９】
欠陥情報管理手段１６２は、得られた欠陥分布情報（図中、矢印Ｓ１４１で示す。）を画像取り込み装置１０に送信する。
【００２０】
画像取り込み装置１０では、欠陥分布情報Ｓ１４１の受信に応答して、半導体基板の表面の観察画像、及び、観察画像を得た際の取得情報を画像化したキャラクタ画像、を合成して合成画像信号を生成する。この取得情報については、後述する。
【００２１】
画像取り込み装置１０は、図３に示すように、基板観察部２０、同期信号取り込み部３０、画像取り込み部４０、画像出力部５０を備えて構成されている。
【００２２】
基板観察部２０は、画像取得部２２と、画像信号生成部２４、同期信号生成部２６及び基板情報入力部２８を備えている。画像取得部２２は、周知の通り、半導体基板の基板表面を観察してデジタル信号としての観察画像信号を得るためのもので、例えば電子顕微鏡などを用いることができる。画像取得部２２で取得された観察画像信号（図中、矢印Ｓ１００で示す。）は、動画像であって、画像信号生成部２４に送られる。
【００２３】
画像信号生成部２４は、後述する画像取り込み部４０から、基板情報入力部２８を経て受信した画像取得信号（図中、矢印Ｓ１３１で示す。）に応答して、デジタル信号としてのキャラクタ画像信号の生成を行う。キャラクタ画像は、観察日時、観察を行う半導体基板に付された番号（ロット番号）、当該半導体基板に設定された座標系で規定される観察画像の位置、画像取り込み装置１０の設定条件、欠陥検査を行った工程、欠陥検査装置１１０で発見された欠陥箇所を二次元的な分布として示す欠陥座標及び欠陥サイズ等を含む観察画像を取得した際の取得情報を画像化したものである。これらの取得情報の中で、画像取り込み装置１０の設定条件は、画像信号生成部２４により取得される。また、画像取り込み装置１０の設定条件以外の取得情報は、欠陥分布情報Ｓ１４１を受信した画像取り込み部４０から基板情報入力部２８を経て画像信号生成部２４に送られる。
【００２４】
この、画像信号生成部２４は、画像取得部２２で取得された観察画像とキャラクタ画像を合成することにより、合成画像信号（図中、矢印Ｓ１０１で示す。）を生成する。画像信号生成部２４は、合成画像信号Ｓ１０１を生成した後、この合成画像信号Ｓ１０１を、画像出力部５０へ送信するとともに、同期信号生成部２６にも送信する。
【００２５】
尚、上述した画像信号生成部２４には、例えば、コンピュータを搭載しておく。従って、画像取り込み装置１０の設定条件は、予め、コンピュータの入力部から入力してコンピュータのメモリに格納しておく。また、画像取り込み部４０から入力される設定条件も、一旦、このコンピュータのメモリに格納しておく。また、観察画像信号もこのメモリに格納される。画像合成時には、画像取得信号に応答して、メモリから観察画像のうちの連続する数コマ（１コマは、１フレームに相当する。）分の観察画像信号と、これに合成する所要のキャラクタ画像とをメモリから読み出してきて、合成すれば良い。このような動画像と静止画像の合成は、従来周知の方法で行うことができるので、その詳細な説明は省略する。尚、このコンピュータは、後述する画像取り込み部４０を構成するコンピュータを兼用しても良い。
【００２６】
同期信号生成部２６は、入力された合成画像信号Ｓ１０１に応答して同期信号（図中、矢印Ｓ１１１で示す。）を生成し、この同期信号Ｓ１１１を同期信号取り込み部３０に出力する。
【００２７】
この同期信号Ｓ１１１の生成について図４を参照して説明する。図４は、合成画像信号Ｓ１０１と同期信号Ｓ１１１の出力レベルを示すタイミングチャートであり、横軸に時間（任意の単位）及び縦軸に信号レベル（任意の単位）をとって示してある。同図において、観察画像信号の開始時刻をｔ１とし、終了時刻をｔ２とし、及び持続時間をＴとして示してある。合成画像信号Ｓ１０１の持続時間も同様にＴであるが、キャラクタ画像信号の持続時間はＴｃである。このキャラクタ画像信号の開始時刻はｔｃ１で、終了時刻はｔｃ２としてある。従って、時刻ｔ１から時刻ｔｃ１までの時間と時刻ｔｃ２から時刻ｔ２までの時間は、合成画像には、キャラクタ画像が含まれていない。
【００２８】
同期信号生成のため、同期信号生成部２６は、合成画像信号Ｓ１０１の出力レベルを監視する。観察画像とキャラクタ画像との合成画像信号が存在する期間Ｔｃの出力レベルＬｏｃは、観察画像信号の出力レベルＬｏよりも高くなる。そこで、同期信号生成部２６は、観察画像信号の出力レベルＬｏよりも高く、観察画像とキャラクタ画像とを含む時間期間Ｔｃの合成画像信号の出力レベルＬｏｃよりも低いところに、出力判定レベルＬを設定している。このように出力判定レベルＬを設定することで、合成画像信号Ｓ１０１の出力レベルが出力判定レベルＬ以上のときに電圧レベルがハイレベルの信号となり、及び、出力判定レベルＬより小さいときに電圧レベルがローレベルの信号となる同期信号Ｓ１１１を出力する構成となっている。従って、同期信号Ｓ１１１も、その開始時刻はｔｃ１であり、また、終了時刻はｔｃ２となり、持続時間はＴｃである。
【００２９】
尚、出力判定レベルＬは、予め、画像信号生成部２４のメモリに格納しておいて、所要に応じて読み出しすれば良い。或いは、生成部２４のコンピュータを用いて観察画像のレベルＬｏと、観察画像及びキャラクタ画像の合成レベルＬｏｃとの間の中間レベルを算出して決めても良い。
【００３０】
同期信号取り込み部３０は、信号分岐回路３２、電圧比較回路３４及びタイミング抽出回路３６を備えている。同期信号取り込み部３０に送られた同期信号Ｓ１１１は、信号分岐回路３２で２分岐される。分岐された信号の一方の第１分岐信号（図中、矢印Ｓ１１２−１で示す。）は、電圧比較回路で印刷指示信号（図中、矢印Ｓ１３３で示す。）となり、画像出力部５０に送られる。
【００３１】
この信号分岐回路３２では、１系統の信号を２分岐するため、出力する信号に電圧降下を生じる。好ましくは、第１及び第２分岐信号の電圧レベルは等しく、かつ、実質的には同期信号の電圧レベルの二分の一とするのが良い。分岐された信号の電圧レベル（信号レベル）が低くなりすぎると、画像出力部５０への印刷指示信号Ｓ１３３のレベルが低下する可能性がある。信号レベルが低下すると、画像出力部５０において、印刷指示信号Ｓ１３３を正しく認識できなくなり、画像の出力が行えなくなる恐れがある。
【００３２】
このため、電圧比較回路３４では、入力された第１分岐信号Ｓ１１２−１を、当該回路内に予め設定されている基準電圧と比較する。この基準電圧は、印刷指示信号を認識するための閾値電圧である。第１分岐信号Ｓ１１２−１がこの基準電圧以上ならば、電圧比較回路３４に入力される第１分岐信号Ｓ１１２−１の信号レベルをそのまま利用することができる。電圧の比較の結果、第１分岐信号Ｓ１１２−１の信号レベルが基準電圧より低いならば、電圧比較回路３４内で、抵抗値を切替えるなどして、第１分岐信号Ｓ１１２−１の信号レベルを基準電圧以上のレベルにする、いわゆる昇圧の調整が行われる。いずれにしても、電圧比較回路３４は、入力された第１分岐信号Ｓ１１２−１をそのまま、或いは、昇圧して、印刷指示信号Ｓ１３３として出力する。なお、信号分岐回路３２は、第１分岐信号Ｓ１１２−１の出力を切断する自動又は手動のスイッチを備え、画像の印刷が不要の場合は、第１分岐信号Ｓ１１２−１の出力を行わない構成とするのが好適である。画像出力部５０は、例えば、いわゆる周知のデジタルプリンタとして構成しているのでプリンタ自体に作動用のオンオフスイッチが組み込まれている。従って、このプリンタのオンオフスイッチと、信号分岐回路３２のスイッチと連動させておくことにより、後者のスイッチを自動的に切り換えることが可能である。
【００３３】
信号分岐回路３２で分岐出力された他方の第２分岐信号（図中、矢印Ｓ１１２−２で示す。）は、タイミング抽出回路３６に送られる。タイミング抽出回路３６では、第２分岐信号Ｓ１１２−２から、画像取り込み部４０で認識可能なレベルにパルス信号を変換し、このパルス信号を取り込み同期信号Ｓ１１３として画像取り込み部４０に出力する。尚、周知の通り、このパルス信号は、第２分岐信号の前端又は後端を検出して形成すれば良い。
【００３４】
画像出力部５０では、基板観察部２０から出力された合成画像信号Ｓ１０１を受信する。画像出力部５０は、入力された合成画像信号Ｓ１０１に基づく画像を印刷する機能と入力された合成画像信号Ｓ１０１を、そのままの状態で、次段の画像取り込み部４０へと素通りさせて送信する機能を備えている。画像出力部５０は、スイッチをオンにしたときは、同期信号取り込み部３０から入力される印刷指示信号Ｓ１３３に応答して画像を印刷する。印刷指示信号Ｓ１３３は、合成画像信号Ｓ１０１の時間期間に一致して発生するので、印刷指示信号Ｓ１３３が画像出力部５０に入力されている期間に、合成画像信号Ｓ１０１も画像出力部５０に入力されている。従って、印刷される画像は、印刷指示信号Ｓ１３３を受けた時点から、この信号Ｓ１３３が終了するまでの期間内に画像出力部５０に入力されている、Ｔｃ期間の合成画像信号Ｓ１０１であって、このＴｃ期間内のフレーム画像毎に静止画像として印刷される。当然ながら、周知の技術を用いて、Ｔｃ期間内の複数のフレーム画像のうち、１つのフレーム画像だけを指定して印刷することも可能である。
【００３５】
画像取り込み部４０は、画像信号入力部４２、信号入出力部４４、外部記憶装置４６、入力部４８、出力部４９及びＭＰＵ６０を備えて構成される、周知のコンピュータ等を用いることができる。画像信号入力部４２は、例えば公知のビデオキャプチャインタフェースを用いることができ、信号入出力部４４は、コンピュータが備える、入出力インタフェースを用いることができる。外部記憶装置４６として、ハードディスク等が用いられる。入力部４８は、キーボード、マウス等の公知の入力装置及びネットワークインタフェースを備えている。出力部４９は、ディスプレイ等の表示装置を備えている。
【００３６】
ＭＰＵ６０は、周知の構成とすることができ、ここでは、ＣＰＵ７０と、メモリとしてのＲＡＭ６２及びＲＯＭ６４を備える構成としている。ＣＰＵ７０に備えられた制御手段７２は、ＲＯＭ６４等に読み出し自在に記録されているプログラムを読み出して、当該プログラムの実行することにより、機能手段である画像情報（すなわちデータ）管理手段７４及び処理信号生成手段７６を実現する。
【００３７】
画像データ管理手段７４は、信号入出力部４４に入力された取り込み同期信号Ｓ１１３に応答して、画像出力部５０から画像信号入力部４２を介して受信した合成画像信号Ｓ１０１を、記憶手段として備えられているＲＡＭ６２等に読み出し自在に保存する。画像データ管理手段７４は、入力部４８を経て入力された指示に応じて、画像ファイルをＲＡＭ６４等から読み出した後、出力部４９を介して、基板観察情報（図中、矢印Ｓ１０５で示す。）としてデータ解析装置１３０に送信する。
【００３８】
処理信号生成手段７６は、欠陥分布情報Ｓ１４１の受信に応答して、基板観察部２０を動作させるための処理信号を生成する。処理信号生成手段７６で生成される処理信号は、画像信号生成部２４に送られる画像取得信号Ｓ１３１、画像出力部５０及び画像取り込み部４０に備えられている出力部４９で出力を行わせるための信号などである。この画像取得信号Ｓ１３１に、観察画像の取得情報を情報として含めることができる。これらの取得情報は、データ解析装置１３０から受信される欠陥分布情報Ｓ１４１に含まれている。また、画像取り込み装置１０の設定条件は、画像取得信号Ｓ１３１に含ませることが可能である。
【００３９】
処理信号生成手段７６で生成された画像取得信号Ｓ１３１は、信号入出力部４４を経て基板観察部２０の基板情報入力部２８に送られる。
【００４０】
電気特性測定装置１８０は、半導体基板に形成された半導体チップ（ダイ）の電気特性試験を行う。電気特性測定装置１８０は、電気特性試験を行うために、電極にプローブを接触させる装置であるプローバ１８２、及び、不良と診断された半導体チップにインクを打ち、不良品であることを示すインク塗布装置１８４を備えている。
【００４１】
電気特性試験結果は、電気特性情報Ｓ２０３としてデータ解析装置１３０に送られる。
【００４２】
データ解析装置１３０の欠陥情報管理手段１６２は、欠陥分布情報Ｓ２０１、基板観察情報Ｓ１０５及び電気特性情報Ｓ２０３を一括管理する。欠陥情報管理手段１６２は、これらの情報を合せて欠陥情報として記憶手段１４２に書換え自在に書き込む。
【００４３】
欠陥解析手段１６４は、記憶手段１４２から欠陥情報を読み出して、ディスプレイ１４６に出力する。
【００４４】
図５を参照して、データ解析装置１３０のディスプレイ１４６に表示される画像についての一例を説明する。図５は、ディスプレイ１４６に表示される表示画像である。図５（Ａ）は、検査結果画像２００を示している。検査結果画像２００は、１つの欠陥分布画像２０３と４つの基板観察画像２１０を備えている。ここで表示されている基板観察画像２１０は、欠陥分布画像２０３に欠陥分布が表示されているのと同じ半導体基板についての画像であり、欠陥検査をしたのと同一の検査工程で取得されたものである。欠陥分布画像２０３は、半導体基板を平面図として表示し、欠陥座標及び欠陥サイズなどに基づいて、欠陥の箇所の二次元的な分布を彩色して表示する。基板観察画像２１０は、観察画像２１１とキャラクタ画像２１３を合成した合成画像信号が示す画像である（図５（Ｂ））。例えば、ディスプレイ１４６において、欠陥があるために彩色されて表示されている箇所をマウス、キーボード等の入力手段により指示することで、該当箇所の画像を表示する。尚、このような指示箇所の画像を指定表示する技術は、従来周知であるので、その詳細な説明は省略する。また、１つの半導体基板に対して、複数の欠陥検査装置を用いて欠陥検査を行っている場合は、基板観察画像２１０に換えて、欠陥検査で取得された欠陥画像を表示しても良い。
【００４５】
欠陥解析手段１６４は、各半導体基板についての欠陥情報を記憶手段１４２から読み出して、必要な情報のみを抽出することができる。図６を参照して、抽出された欠陥情報の例として欠陥情報表について説明する。欠陥情報表の各行は、各半導体基板で検出された欠陥数を工程順に並べたものである。欠陥情報表の各列は、各工程で検出された欠陥数を示している。ここでは、基板１から基板Ｍ（Ｍは１以上の自然数）までのＭ枚の半導体基板について、工程１から工程Ｎ（Ｎは２以上の自然数）までのＮの工程で生じている欠陥数を示している。ここでは、欠陥情報表の各列を、各工程で検出された欠陥数としているが、例えば、引き続いて行われる２つの工程間で増加した欠陥数を表示しても良い。この場合は、第Ｋ＋１（Ｋは１以上Ｎ−１以下の自然数）工程で生じている欠陥数から、第Ｋ工程で生じている欠陥数を引いたものを表示することにより、欠陥が増加している工程を明確に示すことができる。
【００４６】
データ解析装置１３０の欠陥情報管理手段１６２は、欠陥分布情報、基板観察情報及び電気特性情報を一括管理しているので、この欠陥情報表の１つの行、例えば、基板１を選択すると、基板１について、工程１から工程Ｎまで、工程順に図５（Ａ）を参照して説明した検査結果画像２００を表示することができる。１つの半導体基板について工程順に検査結果画像２００を表示することで欠陥が増加した工程での欠陥が発生した場所を容易に判別できる。
【００４７】
また、同様に、欠陥情報表の１つの列、例えば、工程２を選択すると、基板１から基板Ｍまでの工程２における検査結果画像２００を表示することができる。１つの工程について、複数の半導体基板の欠陥分布を見ることで、例えば、工程２を行う装置が２系統ある場合では、装置による傾向の違いなどから、欠陥原因の判定が可能になる。
【００４８】
さらに、データ解析装置１３０の欠陥情報管理手段１６２は、欠陥情報表から、特定の半導体基板について、各工程での欠陥数をグラフ化し、ディスプレイ１４６に表示することができる。図７は、各工程での欠陥数を示すグラフの例である。横軸は工程番号を示し、縦軸は、各工程で検出された欠陥数を示している。図７では、工程１、工程２及び工程３の３つの工程での欠陥検査結果に基づく欠陥数を示している。
【００４９】
工程１における欠陥数は、工程１で生じた欠陥の数（図中、Ａ１で示す。）である。工程２における欠陥数は、工程１で生じた欠陥の数（図中、Ａ２で示す。）、及び、工程２で生じた欠陥の数（図中、Ｂ２で示す。）である。同様に、工程３における欠陥数は、工程１で生じた欠陥の数（図中、Ａ３で示す。）、工程２で生じた欠陥の数（図中、Ｂ３で示す。）、及び、工程３で生じた欠陥の数（図中、Ｃ３で示す。）である。
【００５０】
この発明の欠陥解析装置１００は、各工程での欠陥座標及び欠陥サイズに基づく欠陥分布を欠陥情報として記憶装置１４２に記憶しているので、工程１及び工程２のそれぞれの欠陥情報から、工程２で検出された欠陥を、工程１で生じた欠陥Ａ２と、工程２で生じた欠陥Ｂ２とに分類することができる。図中、Ａ２は、工程１で欠陥が検出され、かつ、工程１で検出された欠陥と同じ座標（指定された許容値内）で、工程２で欠陥が検出された場合の欠陥数を示している。また、図中、Ｂ２は、工程２で検出された欠陥の中で、工程１以降工程２までの間に増加した欠陥として検出された欠陥の、欠陥数を示している。
【００５１】
また、ディスプレイ１４６に表示された各工程での欠陥数を示すグラフでは、マウス、キーボード等の入力手段により、グラフ上の箇所を指示することで、各工程での検査結果画像（図５では、符号２００で示した部分）を表示することができる。尚、このような指示箇所の画像を指定して、表示する技術は、従来周知であるので、その詳細な説明は省略する。
【００５２】
例えば、図７中、Ｃ３で示した箇所を指示すると、工程３での欠陥分布の中で、工程２までの工程では欠陥が検出されなかった座標に工程３で生じた欠陥と、工程２までの工程で欠陥が検出された座標に、工程３では工程２までの工程で生じた欠陥よりも大きいサイズで生じた欠陥の欠陥分布を検査結果画像として表示する。また、欠陥情報は、工程、欠陥座標等の欠陥分布情報に関連付けて基板観察画像を含んでいる。オペレータは、この基板観察画像（図５では、符号２１０で示した部分）を観察することにより、各工程での欠陥数を示すグラフで分類されている欠陥が、本来、欠陥が生じたと考えられる工程にない場合など、当該工程における欠陥の検出感度が、他工程と異なっていることを容易に判断することができ、検査装置の感度補正を行うことができる。
【００５３】
欠陥解析手段１６４は、電気特性情報Ｓ２０３を記憶手段１４２から読み出して欠陥分布情報と合せて表示することも可能である。この点につき、図８を参照して説明する。図８は、欠陥分布情報と電気特性情報を重ね合わせた状態でディスプレイ１４６に表示されるマージ画像を模式的に表したものである。電気特性情報Ｓ２０３は、半導体基板に形成された複数の半導体チップについての、電気特性の測定結果を示すものである。従って、電気特性の測定結果は、個々の半導体チップの位置（以下の説明では、ダイレイアウトと称する。）に対応して得られている。そこで、電気特性情報Ｓ２０３を欠陥分布情報Ｓ２０１と合せて表示する場合には、欠陥座標系にダイレイアウトを重ね合わせるようにする。図８では、この重ね合わせによって、欠陥分布３００に、複数の半導体チップ３０２を重ねて表示した図を示している。
【００５４】
この重ね合わせは、欠陥座標系とダイレイアウトとを、例えば欠陥座標系を固定し、ダイレイアウトを回転又はオフセット調整（平行移動）することで、行われる。この重ね合わせは、オペレータの入力による指示で行っても良い。或いは、予め、ＲＯＭ１５４等にダイレイアウトを回転又は平行移動するプログラムを保存しておき、制御手段１６０がプログラムを読み出して実行することで、記憶手段１４２に保存されている欠陥分布情報Ｓ２０１及び電気特性情報Ｓ２０３に基づいて欠陥解析手段１６４に自動的に行わせても良い。
【００５５】
ここで、ディスプレイ１４６において、欠陥分布上の箇所（図中、符号３０４で示す部分）をマウス、キーボード等の入力手段により指示することで、該当箇所の画像を拡大表示する拡大表示部３０５を備えている。尚、このような指示箇所の画像を指定して、拡大表示する技術は、従来周知であるので、その詳細な説明は省略する。
【００５６】
また、このマージ画像では、欠陥検査を行った工程や、半導体チップがどのようなカテゴリで不良とされたか指定するカテゴリ指定部３１０を備えている。この指定により、欠陥検査による半導体基板の欠陥と電気特性検査による半導体チップの不良とが明確に関連付けられて示される。従って、歩留まりに対する影響度の高い工程、及び、当該工程での欠陥箇所が明確になる。なお、マージ画像には、半導体基板の番号であるロット番号の表示を行う、番号表示部３１４や、データ管理のためのデータ管理指示部３１２を備える。
【００５７】
そこで、欠陥情報管理手段１６２が、欠陥情報に基づいて、当該工程での欠陥座標及び欠陥サイズを情報として含むマーキング情報Ｓ２１１を電気特性測定装置１８０に送信することで、インク塗布装置１８４から対応箇所にインクを打ちマーキングすることができる。これにより、電気特性検査により不良と判断された半導体チップだけではなく、欠陥検査により欠陥が発見された半導体基板の部分に対応する半導体チップに、インクによるマーキングがなされる。従って、電気特性検査ではスクリーニングできない欠陥がある半導体チップが市場に流出するのを防ぐことができる。
【００５８】
この発明の欠陥解析装置によれば、欠陥情報として欠陥分布情報、基板観察情報、電気特性情報を一括して管理するので、半導体チップの電気的特性が不良となる原因工程を容易に明確化できる。また、欠陥検査により不良と判断された半導体チップに対しても、マーキングがされるので、不良品の市場への流出を防止することができる。
【図面の簡単な説明】
【００５９】
【図１】欠陥解析装置を説明するための概略構成図である。
【図２】データ解析装置を説明するための概略構成図である。
【図３】画像取り込み装置を説明するための概略構成図である。
【図４】合成画像信号と同期信号の出力レベルを示すタイミングチャートである。
【図５】ディスプレイに表示される表示画像の例である。
【図６】欠陥情報表を説明するための図である。
【図７】各工程での欠陥数を示す図である。
【図８】欠陥分布情報と電気特性情報を重ね合わせたマージ画像を模式的に表した図である。
【符号の説明】
【００６０】
１０    画像取り込み装置
２０    基板観察部
２２    画像取得部
２４    画像信号生成部
２６    同期信号生成部
２８    基板情報入力部
３０    同期信号取り込み部
３２    信号分岐回路
３４    電圧比較回路
３６    タイミング抽出回路
４０    画像取り込み部
４２    画像信号入力部
４４    信号入出力部
４６    外部記憶装置
４８    入力部
４９    出力部
５０    画像出力部
６０    ＭＰＵ
６２    ＲＡＭ
６４    ＲＯＭ
７０    ＣＰＵ
７２    制御手段
７４    画像データ管理手段
７６    処理信号生成手段
１００    欠陥解析装置
１１０    欠陥検査装置
１３０    データ解析装置
１８０    電気特性測定装置
１８２    プローバ
１８４    インク塗布装置
２００    検査結果画像
２０３    欠陥分布画像
２１０    基板観察画像
２１１    観察画像
２１３    キャラクタ画像
【図１】
2006128504.tif 000003
【図２】
2006128504.tif 000004
【図３】
2006128504.tif 000005
【図４】
2006128504.tif 000006
【図５】
2006128504.tif 000007
【図６】
2006128504.tif 000008
【図７】
2006128504.tif 000009
【図８】
2006128504.tif 000010