(57)【要約】【課題】  半導体層の膜圧の減少を抑制する。【解決手段】  探針であるチップ１０、及び、複数のシリコン原子２１からなるＳｉ層２０とＢＯＸ３０とを有する半導体基板表面の間に電圧が印加される。また、微小振動させたチップ１０が半導体基板に近づけられる。すると、半導体基板を原子単位で微細加工でき、所定の場所を原点とした座標に基づいて半導体基板における素子分離等ができるので、マスクが不要となってリソグラフィーやエッチングが不要となる。【選択図】  図１
2006239843.tif 000002
【特許請求の範囲】
【請求項１】
走査型トンネル顕微鏡を用いた半導体装置の製造方法において、
探針と半導体基板表面との間に電圧を印加しつつ、微小振動させた前記探針を前記半導体基板に近づけることにより、前記半導体基板を原子単位で微細加工することを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体基板の原子を前記半導体基板の外に脱離させることにより、前記半導体基板を原子単位で微細加工することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記探針が前記半導体基板に近づいた場合に流れるトンネル電流の変化に基づき、前記半導体基板を原子単位で微細加工することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記半導体基板は、ＳＯＩ基板であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
電気的に絶縁された複数の素子を有する半導体装置において、
半導体基板上の各素子の活性領域の分離端に、原子単位で段差が形成されることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置に関し、特に、走査型トンネル顕微鏡を用いた半導体装置の製造方法、及び、電気的に絶縁された複数の素子を有する半導体装置に関する。
【背景技術】
【０００２】
現在、携帯電話等に搭載されるＬＳＩ(Large Scale Integration)では、より小さい面積でより多くの素子を搭載するため、素子の微細化が進んで様々な微細技術が存在している。この微細技術が進む中で、各素子を電気的に絶縁するために有効な半導体基板としてＳＯＩ(Semiconductor On Insulator)基板が注目され、ＳＯＩ基板に対する微細技術が注目されている。
【０００３】
なお、ＳＴＭ（走査型トンネル顕微鏡）のチップを使用し、チップと半導体基板とに電圧を印加することにより、水素原子を選択的に除去する微細技術が存在している（例えば、特許文献１）。
【特許文献１】特表２００４−５０６５３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、約１０ｎｍ〜２０ｎｍの薄いＳｉ層を有するＳＯＩ基板において、微細技術が進んだ各製造工程の中で、主にフッ素系の薬品の使用によってもともと薄いＳｉ層の膜圧がさらに減少している。よって、ＳＯＩ基板において、Ｓｉ層の膜圧の制御が困難となっている。
【０００５】
本発明は、このような点に鑑みてなされたものであり、半導体層の膜圧の減少を抑制できる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明では、上記課題を解決するために、図１に例示するような構成で実現可能な半導体装置の製造方法が提供される。本発明の半導体装置の製造方法は、走査型トンネル顕微鏡を用いた半導体装置の製造方法において、探針と半導体基板表面との間に電圧を印加しつつ、微小振動させた探針を半導体基板に近づけることにより、半導体基板を原子単位で微細加工する。
【０００７】
この図１に例示するような半導体装置の製造方法では、探針であるチップ１０、及び、複数のシリコン原子２１からなるＳｉ層２０とＢＯＸ３０とを有する半導体基板の間に電圧が印加される。また、微小振動させたチップ１０が半導体基板に近づけられる。すると、半導体基板を原子単位で微細加工でき、所定の場所を原点とした座標に基づいて半導体基板における素子分離等ができるので、マスクが不要となってリソグラフィーやエッチングが不要となる。
【０００８】
また、本発明では、上記課題を解決するために、電気的に絶縁された複数の素子を有する半導体装置において、半導体基板上の各素子の活性領域の分離端に、原子単位で段差が形成されることを特徴とする半導体装置が提供される。
【０００９】
このような半導体装置によると、半導体基板が原子単位で微細加工され、所定の場所を原点とした座標に基づいて半導体基板における素子分離等ができるので、マスクが不要となってリソグラフィーやエッチングが不要となる。
【発明の効果】
【００１０】
本発明では、探針を半導体基板に近づけることにより、半導体基板を原子単位で微細加工するようにする。
このようにすると、所定の場所を原点とした座標に基づいて基板における素子分離等ができるので、マスクが不要となってリソグラフィーやエッチングが不要となる。よって、薬品の使用量が減少するので、半導体基板の半導体層の膜圧の減少を抑制できる。
【００１１】
また、本発明では、半導体基板上の各素子の活性領域の分離端に、原子単位で段差が形成されるようにする。
このようにすると、半導体基板が原子単位で微細加工され、所定の場所を原点とした座標に基づいて基板における素子分離等ができるので、マスクが不要となってリソグラフィーやエッチングが不要となる。よって、薬品の使用量が減少するので、半導体基板の半導体層の膜圧の減少を抑制できる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態を図面を参照して説明する。
まず、本発明の構成について説明する。図１は、本発明の構成図である。
複数のシリコン原子２１からなるＳｉ層２０とＢＯＸ３０とを有するＳＯＩ基板に対し、ＳＴＭのピエゾ圧電素子を有するチップ１０を徐々に近づける。
【００１３】
ＳＯＩ基板のＳｉ層２０上に各素子が形成され、Ｓｉ層２０に形成された素子分離部分とＢＯＸ３０とによって各素子は電気的に絶縁される。また、チップ１０とＳＯＩ基板との間に印加された電圧、及び、チップ１０とＳＯＩ基板との距離に基づき、トンネル電流が流れる。このチップ１０のピエゾ圧電素子は、電圧が印加されると寸法が変化し、電気エネルギを機械的な振動エネルギに変換する。そして、ピエゾ圧電素子は、電圧が印加されると、チップ１０をＳＯＩ基板平面に垂直方向に稼動する。
【００１４】
ここで、図１（Ａ）に例示するように、常温で超高真空の環境で、チップ１０とＳＯＩ基板との電圧差を約２Ｖ〜３Ｖとし、この電圧差によってトンネル電流を流す。次いで、図１（Ｂ）に例示するように、ピエゾ圧電素子を有するチップ１０に電圧を印加することで、チップ１０をＳＯＩ基板表面に対して非接触に垂直方向に微小振動させる。ここで、チップ１０が微小振動することで、静電気力や原子間力等の場がゆらぎ、ＳＯＩ基板のＳｉ層２０の各シリコン原子２１の結合に影響を及ぼす。次いで、チップ１０をＳＯＩ基板に近づけることで、シリコン原子２１をＳＯＩ基板の外に脱離させる。これらの動作を複数のシリコン原子２１に対して実行することで、各素子を電気的に絶縁する素子分離部分等を形成できる。例えば、素子分離部分は、平面形状の幅が約５０ｎｍであれば、ＳＯＩ基板の表面から約１０ｎｍの深さまで、原子層単位で微細加工されて形成される。
【００１５】
なお、ＳＯＩ基板の外に脱離したシリコン原子２１を、チップ１０によって捕捉できる。
また、ＳＯＩ基板の電圧が負の場合、シリコン原子２１がＳＯＩ基板の外に脱離し、かつ、シリコン原子２１をＳＯＩ基板に挿入できるが、ＳＯＩ基板の電圧が正の場合、シリコン原子２１がＳＯＩ基板の外に脱離するだけである。
【００１６】
次に、チップ１０とＳＯＩ基板との距離と、トンネル電流値との関係について説明する。図２は、トンネル電流値の変化の例を示す図である。
チップ１０とＳＯＩ基板との距離Ｌと、トンネル電流値Ａとの関係は、図２に例示するように、チップ１０を基板表面に近づけるとトンネル電流値Ａは増加し、所定のトンネル電流値Ａに達するとシリコン原子２１がＳＯＩ基板の外に脱離する。すると、シリコン原子２１が脱離した分基板表面は陥没し、チップ１０は基板表面から遠くなるので、トンネル電流値Ａは減少する。
【００１７】
ここで、トンネル電流値Ａの変化を監視することで、シリコン原子２１が脱離したか否かを監視でき、ＳＯＩ基板のＳｉ層２０に対する微細加工の状況を監視できる。つまり、ＳＴＭによって、ＳＯＩ基板のＳｉ層２０を微細加工でき、かつ、ＳＯＩ基板のＳｉ層２０に対する微細加工の状況を監視できる。
【００１８】
次に、素子分離部分の具体例について説明する。図３は、第１の素子分離部分の例を示す図である。図４は、第２の素子分離部分の例を示す図である。
ここで、各素子を電気的に絶縁するため、図３に例示するように、Ｓｉ層２０の表面からＢＯＸ３０の表面まで、全てのシリコン原子２１を除去する。すると、各素子を電気的に絶縁できる。
【００１９】
また、各素子を電気的に絶縁するため、図４（Ａ）に例示するように、Ｓｉ層２０の表面からＢＯＸ３０の表面まで、数層のシリコン原子２１の原子層を残して除去する。シリコン原子２１による数層が残った場合においても、図４（Ｂ）に例示するように、ゲートとチャネルとを電気的に絶縁するゲート酸化膜を形成する工程でその数層は酸化されるので、素子分離は可能である。
【００２０】
次に、シリコン原子２１がＳＯＩ基板の外に脱離する場合、ＳＯＩ基板のＳｉ層２０における表面の状態の変化について説明する。図５は、基板表面の状態の変化の例を示す図である。
【００２１】
ＳＯＩ基板のＳｉ層２０の平面形状における表面の画像は、ＳＥＭ（走査型電子顕微鏡）によって大きな視野として捕え、図５（Ａ）及び（Ｂ）に例示するように、各原子を識別できるような小さな視野はＳＴＭによって捕えられる。また、本実施例ではシリコン原子２１の脱離の様子を鮮明に明示するために、平面形状における表面としてＳｉ（１１１）７ｘ７再構成表面を用いている。
【００２２】
図５（Ａ）は、シリコン原子２１がＳＯＩ基板の外に脱離する前を例示し、図５（Ｂ）は、シリコン原子２１がＳＯＩ基板の外に脱離した後を例示する。ここで、白色部分にシリコン原子２１が存在し、黒色部分にシリコン原子２１は存在しない。
【００２３】
このようにすると、回路設計の後のレイアウト設計から、所定の場所を原点とした座標に基づいてＳＯＩ基板における素子分離等ができるので、マスクが不要となってリソグラフィーやエッチングが不要となる。よって、フォトレジストを剥離する工程や表面を洗浄する工程等のＬＳＩの製造工程において、フッ素系の薬品の使用量が減少するので、環境に優しく、また、ＳＯＩ基板のＳｉ層２０の膜圧の減少を抑制できる。
【００２４】
また、ＳＯＩ基板のＳｉ層２０を原子層単位で微細加工できるので、素子の集積率が向上し、また、素子のバラツキが減少し、また、加工部分の形状を自由に決定できる。例えば、電界の集中を避けるために、素子分離部分等の形状を、四角形よりも円形に微細加工できる。
【００２５】
また、常温で微細加工するので、各半導体層に対してダメージが少なく、また、熱ドリフトによる場の乱れは少ない。
また、チップ１０の先端部分を複数個用意できる。図６は、チップの先端部分が複数個存在する場合の例を示す図である。
【００２６】
ＳＴＭのチップ１０ａは、図６に例示するように、ＳＯＩ基板のＳｉ層２０を原子層単位で微細加工する先端部分を複数個有する。
このようにすると、チップ１０ａの先端部分が複数個存在するので、ＳＯＩ基板のＳｉ層２０の複数個のシリコン原子２１を同時に微細加工できる。
【００２７】
また、チップ１０の先端部分の形状を、ＳＯＩ基板と平行に線状にできる。図７は、チップの先端部分がＳＯＩ基板と平行に線状である場合の例を示す図である。
ＳＴＭのチップ１０ｂは、図７に例示するように、ＳＯＩ基板を原子層単位で微細加工する先端部分に、ＳＯＩ基板平面と平行方向に伸びる線状の部分を有する。
【００２８】
このようにすると、チップ１０ｂの先端部分がＳＯＩ基板と平行に線状なので、ＳＯＩ基板の複数個のシリコン原子２１を線状に同時に微細加工できる。
なお、素子分離部分以外の場所でも、Ｓｉ層２０を除去する要求が存在すれば、Ｓｉ層２０を除去できる。
【００２９】
また、所定の最適化された条件において、シリコン原子２１をＳＯＩ基板の外に脱離させることができ、他の所定の最適化された条件において、他の原子を半導体基板の外に脱離させることができる。例えば、シリコン原子２１でなくてＳｉＧｅ分子でもよく、シリコン原子２１とＳｉＧｅ分子とが積層された場合でもよい。
【００３０】
また、このようなＳＴＭのチップ１０の動作は、ＳＴＭに対して所定のアルゴリズムを有するプログラムを導入することで実現できる。このプログラムは、直接にＳＴＭに導入されてもよく、記憶媒体を介してＳＴＭに導入されてもよい。
【００３１】
（付記１）  走査型トンネル顕微鏡を用いた半導体装置の製造方法において、
探針と半導体基板表面との間に電圧を印加しつつ、微小振動させた前記探針を前記半導体基板に近づけることにより、前記半導体基板を原子単位で微細加工することを特徴とする半導体装置の製造方法。
【００３２】
（付記２）  前記半導体基板の原子を前記半導体基板の外に脱離させることにより、前記半導体基板を原子単位で微細加工することを特徴とする付記１記載の半導体装置の製造方法。
【００３３】
（付記３）  原子を前記半導体基板の内に挿入することにより、前記半導体基板を原子単位で微細加工することを特徴とする付記１記載の半導体装置の製造方法。
（付記４）  前記探針が前記半導体基板に近づいた場合に流れるトンネル電流の変化に基づき、前記半導体基板を原子単位で微細加工することを特徴とする付記１記載の半導体装置の製造方法。
【００３４】
（付記５）  前記探針と前記半導体基板とは、非接触であることを特徴とする付記１記載の半導体装置の製造方法。
（付記６）  前記探針を、複数個同時に微小振動させて前記半導体基板に近づけることを特徴とする付記１記載の半導体装置の製造方法。
【００３５】
（付記７）  前記探針は、先端部分に前記半導体基板と平行方向に伸びる線状の部分を有し、前記探針と前記半導体基板表面との間に電圧を印加しつつ、微小振動させた前記探針を前記半導体基板に近づけることにより、前記半導体基板を同時に線状に原子単位で微細加工することを特徴とする付記１記載の半導体装置の製造方法。
【００３６】
（付記８）  前記半導体基板は、ＳＯＩ基板であることを特徴とする付記１記載の半導体装置の製造方法。
（付記９）  走査型トンネル顕微鏡を用いた半導体製造装置において、
探針と半導体基板表面との間に電圧を印加しつつ、微小振動させた前記探針を前記半導体基板に近づけることにより、前記半導体基板を原子単位で微細加工することを特徴とする半導体製造装置。
【００３７】
（付記１０）  走査型トンネル顕微鏡を用いた半導体装置の製造プログラムにおいて、
探針と半導体基板表面との間に電圧を印加しつつ、微小振動させた前記探針を前記半導体基板に近づけることにより、前記半導体基板を原子単位で微細加工することを特徴とする半導体装置の製造プログラム。
【００３８】
（付記１１）  走査型トンネル顕微鏡を用いた半導体装置の製造プログラムを記憶したコンピュータ読み取り可能な記憶媒体において、
探針と半導体基板表面表面との間に電圧を印加しつつ、微小振動させた前記探針を前記半導体基板に近づけることにより、前記半導体基板を原子単位で微細加工することを特徴とする半導体装置の製造プログラムを記憶したコンピュータ読み取り可能な記憶媒体。
【００３９】
（付記１２）  電気的に絶縁された複数の素子を有する半導体装置において、
半導体基板上の各素子の活性領域の分離端に、原子単位で段差が形成されることを特徴とする半導体装置。
【００４０】
（付記１３）  前記半導体基板は、ＳＯＩ基板であることを特徴とする付記１２記載の半導体装置。
【図面の簡単な説明】
【００４１】
【図１】本発明の構成図である。
【図２】トンネル電流値の変化の例を示す図である。
【図３】第１の素子分離部分の例を示す図である。
【図４】第２の素子分離部分の例を示す図である。
【図５】基板表面の状態の変化の例を示す図である。
【図６】チップの先端部分が複数個存在する場合の例を示す図である。
【図７】チップの先端部分がＳＯＩ基板と平行に線状である場合の例を示す図である。
【符号の説明】
【００４２】
１０  チップ
２０  Ｓｉ層
２１  シリコン原子
３０  ＢＯＸ
【図１】
2006239843.tif 000003
【図２】
2006239843.tif 000004
【図３】
2006239843.tif 000005
【図４】
2006239843.tif 000006
【図５】
2006239843.tif 000007
【図６】
2006239843.tif 000008
【図７】
2006239843.tif 000009