(57)【要約】【課題】  半導体ウェハの反りを抑制する半導体素子製造法を提供する。【解決手段】  本発明は、半導体ウェハ１０に半導体素子１４の裏面電極となる複数の電極層を形成する半導体素子の製造方法であって、半導体ウェハの裏面全体に第１の電極層３０を形成し、第１の電極層３０上に少なくとも１つの第２の電極層（３８、４０、４２）を形成し、少なくとも１つの第２の電極層（３８、４０、４２）が、第１の電極層３０、または、第２の電極層が複数ある場合には他の第２の電極層上に選択的に形成されていることを特徴とする。【選択図】図３
2006222326.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェハに半導体素子の裏面電極となる複数の電極層を形成する半導体素子の製造方法であって、
半導体ウェハの裏面全体に第１の電極層を形成し、
第１の電極層上に少なくとも１つの第２の電極層を形成し、
少なくとも１つの第２の電極層が、第１の電極層、または、第２の電極層が複数ある場合には他の第２の電極層上に選択的に形成されていることを特徴とする半導体素子の製造方法。
【請求項２】
上記少なくとも１つの第２の電極層は、
半導体ウェハの裏面と対向して開口する複数の開口部を有する格子状構造体を、半導体ウェハの裏面全体に形成された第１の電極層、または、第２の電極層が複数ある場合には他の第２の電極層に当接させた状態で、上記少なくとも１つの第２の電極層を形成する電極材料を上記第１の電極層または上記他の第２の電極層に供給することにより、格子状構造体の開口部に対応する上記第１の電極層または上記他の第２の電極層上の部分に形成されることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
格子状構造体を半導体ウェハの裏面に当接させたとき、半導体ウェハの裏面と垂直方向から見た場合、格子状構造体の格子と半導体ウェハのダイジングラインが略重なり合うように格子状構造体が形成されていることを特徴とする請求項１または２のいずれかに記載の半導体素子の製造方法。
【請求項４】
格子状構造体を半導体ウェハの裏面に当接させたとき、半導体ウェハの裏面と垂直方向から見た場合、格子状構造体の格子と半導体素子の主面に形成されたガードリング領域に対向する裏面部分が略重なり合うように格子状構造体が形成されていることを特徴とする請求項１〜３のいずれか一に記載の半導体素子の製造方法。
【請求項５】
格子状構造体を半導体ウェハの裏面に当接させたとき、半導体ウェハの裏面と垂直方向から見た場合、格子状構造体の外周と半導体ウェハの外周が少なくとも一部が略重なり合うように格子状構造体が形成されていることを特徴とする請求項１〜４のいずれか一に記載の半導体素子の製造方法。
【請求項６】
半導体ウェハに半導体素子の裏面電極となる電極層を形成する半導体素子製造装置であって、
半導体ウェハの裏面と対向して開口する複数の開口部を有する格子状構造体を半導体ウェハの裏面全体に形成された第１の電極層に当接させた状態で少なくとも１つの第２の電極層となる電極材料を供給し、格子状構造体の開口部に対応する第１の電極層部分に第２の電極層を形成することを特徴とする半導体素子製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法とそれに用いる半導体素子製造装置に関する。
【背景技術】
【０００２】
従来、半導体素子の裏面電極は、ウェハの段階（ウェハを切断分割（ダイジング）して個々の半導体素子として形成される前の段階）で形成される。例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）などのパワー半導体の裏面に形成される電極は、複数の電極材料の層からなり、ウェハの裏面全面に形成される。
【０００３】
ところが、半導体素子にダイジングする前の熱処理（広義には、ウェハに熱が加わる処理）、例えば、裏面電極形成後のシンタリング処理において、ウェハ裏面全体に形成された電極がウェハの裏面と平行な方向に熱膨張し、ウェハが反ることがある。特に、近年の薄厚化された半導体素子（例えば、ＩＧＢＴの場合、製品時の厚さは約１３０μｍ）において、熱処理によってウェハが大きく反ることが問題になっている。ウェハが反ると、熱処理工程以後のウェハテスト工程やダイシング工程に影響があるばかりか、反ったウェハに内部応力が発生することにより、ダイジングされて形成される半導体素子の特性にも悪影響を与えうる。
【０００４】
裏面電極の熱膨張による半導体ウェハの反りを抑制する方法として、特許文献１の方法がある。これは、ウェハの裏面全体に電極層を形成した後、形成された電極層を選択的に除去する、具体的にはダイジングライン上の電極をエッチング除去し、個々の半導体素子部分（後に、ダイジングされて半導体素子となるウェハの部分）の裏面に裏面電極となる電極層を残すものである。選択的に除去された電極層の熱膨張量は、ウェハ裏面全体に形成されている場合の熱膨張量に比べて小さくなり、その結果、ウェハの反りが抑制される。
【特許文献１】特開２００２−１５１６９２公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述の電極層の熱膨張による半導体ウェハの反りを抑制する方法は、電極層が単一の材料から構成される場合は適するが、異なる電極材料の複数の層で形成される場合には適さない。例えば、ＩＧＢＴの場合、裏面電極は、ウェハの裏面から順に、アルミニウム、モリブテン、ニッケル、金からなる４つの層で構成される。異なる４つの層を選択的にエッチング除去するには、それぞれの層に対応してエッチング条件を変更しなければならず、また、変更のタイミングの見きわめ（１つの層が除去された後、次の層に対応する条件に変更すること）は困難である。
【０００６】
また、上述の方法において、電極層が選択的に除去されて各半導体素子部分に形成される裏面電極それぞれは、電気的に接続されていない。したがって、ウェハ状態で個々の半導体素子の動作を確認するために裏面電極に電位を与える場合、いわゆるウェハテストを行う場合、個々の裏面電極と接触する複数の端子が必要になり、ウェハテストを行う装置が複雑になる。
【０００７】
そこで、本発明は、複数の電極層からなる裏面電極を有する半導体装置、例えばＩＧＢＴなどの作製に適するとともに、複数の半導体素子部分の裏面電極に対応する複数の端子を要せずともウェハテストを可能にする半導体素子の製造方法およびそれに用いる半導体素子製造装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る半導体素子の製造方法は、半導体ウェハに半導体素子の裏面電極となる複数の電極層を形成する半導体素子の製造方法であって、半導体ウェハの裏面全体に第１の電極層を形成し、第１の電極層上に少なくとも１つの第２の電極層を形成し、少なくとも１つの第２の電極層が、第１の電極層、または、第２の電極層が複数ある場合には他の第２の電極層上に選択的に形成されていることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、裏面電極となる複数の電極層（第１の電極層と第２の電極層）の中、少なくとも１つの第２の電極層が半導体ウェハの裏面全体に形成されずに選択的に形成される。選択的に形成される少なくとも１つの第２の電極層の熱膨張量は、半導体ウェハ裏面全体に形成された場合の熱膨張量に比べて小さくなる。その結果、半導体ウェハの反りが抑制される。また、裏面全体に形成されている第１の電極層に電位を与えることによって各半導体素子部分の裏面に電位を与えることができるため、各半導体素子部分に対応した端子の必要がなくなる。
【発明を実施するための最良の形態】
【００１０】
図１は、本発明に係る半導体素子の製造方法によって複数の電極層からなる裏面電極が形成される半導体ウェハの裏面を示している。また、図２は、本発明に係る半導体素子の製造方法、具体的には、裏面電極形成時に用いられるメタルマスクが示されている。
【００１１】
図１に示す半導体ウェハ１０は、裏面１２に裏面電極となる複数の電極層が形成される前のものである。半導体ウェハ１０は、点線で示されているダイジングライン（切断線）に沿って切断されることにより半導体素子となる部分（半導体素子部分）１４を複数有する。半導体素子部分１４の表面（裏面１２と対向する面）には、半導体素子構造部（例えば、ＭＯＳトランジスタなど）が形成されている。半導体ウェハ１０は、種々の処理工程（例えば、半導体素子構造部作製工程やダイジング処理など）において位置あわせの基準となるオリエンテイションフラット部１６を有する。
【００１２】
図２に示すメタルマスク２０は、半導体ウェハ１０に裏面電極を形成する際に使用されるものである。メタルマスク２０は、例えばＳＵＳなどの金属材料から作製されており、半導体ウェハ１０のように円盤状の格子状構造体である。メタルマスク２０は、半導体ウェハ１０の裏面と重ねた時、ダイジングライン（図１参照）と格子が重なるように構成されている。言い換えると、半導体ウェハ１０の裏面と垂直方向から見た場合、メタルマスク２０の格子の目（開口部）２２を介して半導体ウェハ１０の半導体素子部分１４の裏面が見えるように構成されている。
【００１３】
また、メタルマスク２０は、半導体ウェハ１０に対して所定の位置に配置するための、半導体ウェハ１０のオリエンテイションフラット部１６と対応するオリエンテイション部２４を有する。言い換えると、半導体ウェハ１０のオリエンテイションフラット部１６とメタルマスク２０のオリエンテイションフラット部２４が半導体ウェハ１０の裏面と垂直な方向から見たときに重なるように半導体ウェハ１０の裏面１２にメタルマスク２０を重ねれば、ダイジングライン（図１参照）と格子が重なるようにメタルマスク２０は構成されている。これにより、メタルマスク２０のオリエンテイションフラット部２４と半導体ウェハ１０のオリエンテイションフラット部１６を基準としてメタルマスク２０を半導体ウェハ１０の裏面１２に当接させるだけで、簡単にメタルマスク２０の格子を半導体ウェハ１０のダイジングラインに対して位置あわせすることができる。
【００１４】
次に、メタルマスク２０を用いた半導体ウェハ１０に対する裏面電極形成方法を説明する。図３は、裏面電極形成プロセスを説明するための図である。図において、半導体ウェハとメタルマスクの部分的な断面が示されている。また、図において、裏面電極形成に関係しない、例えば、裏面電極形成工程前において半導体素子部分１４の表面に形成された半導体素子構造部などは省略されている。ここでは、アルミニウム、モリブデン、ニッケル、金の層からなる裏面電極を有するＩＧＢＴを例に挙げて説明する。
【００１５】
まず、図３（ａ）に示すように、半導体ウェハ１０の裏面１２全体にアルミニウムの電極層（第１の電極層）３０を形成する。
【００１６】
次に、図３（ｂ）に示すように、メタルマスク２０の格子３２と半導体ウェハ１０のダイジングライン３４が略同一直線上に存在するように、メタルマスク２０が半導体ウェハ１０の裏面１２に対して配置される。
【００１７】
図３（ｃ）は、半導体ウェハ１０の裏面１２全体に形成されたアルミニウム層３０にメタルマスク２０を当接させた状態を示している。この状態で半導体ウェハ１０とメタルマスク２０は維持される。
【００１８】
図３（ｄ）に示すように、半導体ウェハ１０の裏面１２全体に形成されたアルミニウム層３０にメタルマスク２０を当接させた状態で、電極材料（モリブデン）３６を半導体ウェハ１０の裏面１２側から半導体ウェハ１０向かって供給する。電極材料３６の半導体ウェハ１０の裏面１２への供給は、薄膜を形成するための装置、例えば、スパッタリング装置やＣＶＤなどの蒸着装置によって行われる。メタルマスク２０の開口部２２により、半導体素子部分１４の裏面のアルミニウム層３０上にモリブデンの電極層（第２の電極層の１つ）３８が形成される（メタルマスク２０の格子３２により、ダイジングライン３４の裏面側のモリブデン層の形成が阻止される。）。
【００１９】
モリブデン層３８の形成後、モリブデン層３８の形成と同様に、モリブデン層３８上にニッケルの層（第２の電極層の１つ）４０、次に、ニッケル層４０上に金の層（第２の電極層の１つ）４２を形成する。金層４２が形成された後、メタルマスク２０を半導体ウェハ１０から除くと、図３（ｅ）に示すように、半導体ウェハ１０の裏面１２には、裏面１２上に全体に亘ってアルミニウム層３０が形成され、アルミニウム層３０上に選択的にモリブデン層３８、ニッケル層４０、金層４２が形成されていることになる。
【００２０】
図４は、裏面電極が形成された後、メタルマスク２０が取り除かれた半導体ウェハ１０の裏面を示す図である。図５は、図４においてＡ方向から見た半導体ウェハ１０の部分断面図である。図に示すように、メタルマスク２０が半導体ウェハ１０に当接されていたときにメタルマスク２０の格子３２が存在したダイジングライン３４上にスリット４４が形成されている。このスリット４４により、熱処理（広義には、熱が加わる処理）において生じる半導体ウェハ１０の反りが抑制される。熱処理において、スリット４４が存在する場合のモリブデン層３８、ニッケル層４０、金層４２の半導体ウェハ１０の裏面と平行な方向４６の熱膨張量は、スリット４４がない場合（すなわち、モリブデン層３８、ニッケル層４０、金層４２が、アルミニウム層３０と同様に半導体ウェハ１０の裏面全体に形成されている場合）の熱膨張量に比べて小さくなる。その結果、半導体ウェハ１０の反りも、スリット４４が存在しない場合に比べて抑制される。
【００２１】
また、図５に示すように、アルミニウム層３０は、選択的に形成されているモリブデン層３８、ニッケル層４０、金層４２とは異なり、半導体ウェハ１０の裏面全体に形成されている。アルミニウム層３０も、他層と同様に選択的に形成されていると（スリットによって分かれていると）、ウェハテスト（ウェハの状態で個々の半導体素子部分１４の動作をチェックするテスト）において、半導体素子部分１４の数と同一数の端子（各半導体素子部分１４の裏面電極と接触する端子）が必要になる。アルミニウム層３０が裏面全体に形成されることで、アルミニウム層３０が複数の半導体素子部分１４に対する共通電極として機能し、アルミニウム層３０に電位を与えることによって各半導体素子部分１４の裏面に共通の電位が与えられる。
【００２２】
さらに、ダイジングライン３４上に形成されているのはアルミニウム層３０だけなので、全ての層がダイジングライン３４上にある場合に比べてダイジングに使用される切刃の寿命が延びるとともに欠損の可能性が低くなる。
【００２３】
上述の実施形態においては半導体ウェハの裏面上に形成されるアルミニウム層以外の層全て（モリブデン層３８、ニッケル層４０、金層４２）が選択的に形成されているが、当然ながら、本発明はこれに限定するものでない。例えば、アルミニウム層３０とモリブデン層３８を半導体ウェハ裏面全体に形成し、ニッケル層４０と金層４２を選択的に形成してもよい。４つの層の材料の中、最も熱膨張率が高いニッケル層を選択的に形成することにより、全ての層が裏面全体に形成されている場合に比べてウェハの反りは抑制される。
【００２４】
また、上述の実施形態は、メタルマスクを半導体ウェハの裏面に当接させたとき、ダイジングラインに重なるようなメタルマスクの格子幅であるが、格子は、半導体素子部分の主面に形成されたガードリング領域に対向する裏面部分まで重なるような幅であってもよい。裏面電極は、最小限、半導体素子部分の主面の外縁に形成されたガードリング領域によって高電圧から守られている該主面中央部の半導体素子構造部（例えば、ＭＯＳトランジスタ）と対向する裏面部分だけにあればよく、ガードリング領域と対向する裏面部分は裏面電極を必要としない。ガードリング領域と対向する裏面部分まで重なるような格子幅を持つメタルマスクを使用することにより、該裏面部分の電極層形成を防止でき、電極材料の無駄な消費が抑えられる。言い換えると、メタルマスクを半導体ウェハに当接させたとき、裏面電極が必要な裏面部分がメタルマスクの開口部と対向していればよい。
【００２５】
さらに、メタルマスクは、上述の実施形態のようにダイジングラインやガードリング領域に対向する裏面部分と重なる格子状でなくてもよく、例えば、図６に示すメタルマスク５０のように、スリット状の開口部５２を複数有するような構造であっても構わない。この場合、スリット状の開口部５２に対応する、スリットの並列方向に並列された細長い電極層が形成されるため、該並列方向の半導体ウェハの反りが抑制される。
【００２６】
最後に、本発明は、ＩＧＢＴに限らず、複数の熱膨張するような材料の層からなる電極を有する半導体素子の製造に適用可能である（例えば、裏面側から順にアルミニウム／チタン／ニッケル／金の層からなる裏面電極を有するＩＧＢＴや、チタン／ニッケル／金の層からなる裏面電極を有するＭＯＳ（金属酸化膜半導体）など。）。また、電極を構成する複数の層の材料は、全て異なってなくてもよく、例えば、全て同一の材料でもよい。すなわち、単一の材料からなる電極であっても、本発明と同様に、まず裏面全体に第１の電極層を形成し、その上に選択的に第２の電極層を形成すれば、半導体ウェハの反りが抑制されるのは明らかである。
【図面の簡単な説明】
【００２７】
【図１】本発明に係る半導体素子製造方法によって裏面電極が形成される半導体ウェハを示す図である。
【図２】メタルマスクを示す図である。
【図３】メタルマスクを用いた裏面電極作製方法を示す図である。
【図４】本発明に係る半導体素子製造方法によって裏面電極が形成された半導体ウェハの裏面を示す図である。
【図５】図４に示すＡ方向から見た半導体ウェハの部分断面図である。
【図６】別の形態のメタルマスクを示す図である。
【符号の説明】
【００２８】
１０  半導体ウェハ、  １２  裏面、  １４  半導体素子部分、  １６  オリエンテイションフラット部、  ２０  メタルマスク、  ２２  開口部、  ２４  オリエンテイションフラット部、  ３０  第１の電極層、  ３２  格子、  ３４  ダイジングライン、  ３６  電極材料、  ３８  第２の電極層、  ４０  第２の電極層、  ４２  第２の電極層、  ４４  スリット、  ４６  裏面平行方向、  ５０  メタルマスク、  ５２  開口部
【図１】
2006222326.tif 000003
【図２】
2006222326.tif 000004
【図３】
2006222326.tif 000005
【図４】
2006222326.tif 000006
【図５】
2006222326.tif 000007
【図６】
2006222326.tif 000008