(57)【要約】【課題】  製造後に入力スレッシュ電圧を選択設定することができる発光ダイオード駆動回路を提供し、該発光ダイオード駆動回路を搭載することで、単一のＩＣ回路からなる発光ダイオード駆動回路にて複数の入力スレッシュ電圧に対応可能な光送信デバイスを提供する。【解決手段】  電気信号を光信号に変換して伝送する光ファイバリンクに供される光送信デバイスに搭載される発光ダイオード駆動回路であって、外部のコントローラより供給される電気信号が入力され、該電気信号を入力スレッシュ電圧に基づいてハイとローの２レベルからなる電気信号に変換する入力バッファ部４に、上記入力スレッシュ電圧の選択設定を可能にする入力スレッシュ電圧選択手段８を備えている。【選択図】  図１
2006013166.tif 000002
【特許請求の範囲】
【請求項１】
電気信号を光信号に変換して伝送する光ファイバリンクに供される光送信デバイスに搭載される発光ダイオード駆動回路であって、
外部のコントローラより供給される電気信号が入力され、該電気信号を入力スレッシュ電圧に基づいてハイとローの２レベルからなる電気信号に変換する入力バッファ部と、
該入力バッファ部より入力される上記２レベルの電気信号によって発光ダイオードを駆動する駆動回路部とを備え、
上記入力バッファ部に、上記入力スレッシュ電圧の選択設定を可能にする入力スレッシュ電圧選択手段を設けたことを特徴とする発光ダイオード駆動回路。
【請求項２】
上記入力バッファ部が、第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタからなるインバータを備え、該インバータの入力が上記コントローラからの信号入力を可能にする第１の入力端子と接続されており、
上記入力スレッシュ電圧選択手段が、
ゲート及びドレインがそれぞれ上記第１のＮＭＯＳトランジスタのゲート及びドレインと接続され、該第１のＮＭＯＳトランジスタと並列接続された第２のＮＭＯＳトランジスタと、
該第２のＮＭＯＳトランジスタのソースとＧＮＤとの間に設けられた、該第２のＮＭＯＳトランジスタをＯＮ／ＯＦＦするための第３のＮＭＯＳトランジスタと、
該第３のＮＭＯＳトランジスタのゲートとそれぞれ接続された、外部からの信号入力を可能にする外部入力端子及び第１のプルアップ抵抗と、を備えていることを特徴とする請求項１に記載の発光ダイオード駆動回路。
【請求項３】
上記入力バッファ部が、第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタからなるインバータを備え、該インバータの入力が上記コントローラからの信号入力を可能にする第１の入力端子と接続されており、
上記入力スレッシュ電圧選択手段が、
ゲート及びドレインがそれぞれ上記第１のＮＭＯＳトランジスタのゲート及びドレインと接続され、該第１のＮＭＯＳトランジスタと並列接続された第２のＮＭＯＳトランジスタと、
該第２のＮＭＯＳトランジスタのソースとＧＮＤとの間に設けられた、該第２のＮＭＯＳトランジスタをＯＮ／ＯＦＦするための第３のＮＭＯＳトランジスタと、
該第３のＮＭＯＳトランジスタのゲートとそれぞれ接続された、外部からの信号入力を可能にする外部入力端子及び第１のプルアップ抵抗と、
上記第１のＮＭＯＳトランジスタのソースとＧＮＤとの間に設けられた、上記第３のＮＭＯＳトランジスタのＯＮ抵抗による上記第２のＮＭＯＳトランジスタにおけるゲート・ソース間の電圧ずれを補償するための第４のＮＭＯＳトランジスタと、を備えていることを特徴とする請求項１に記載の発光ダイオード駆動回路。
【請求項４】
上記入力バッファ部が、第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタからなるインバータを備え、該インバータの入力が上記コントローラからの信号入力を可能にする第１の入力端子と接続されており、
上記入力スレッシュ電圧選択手段が、
ゲート及びドレインがそれぞれ上記第１のＮＭＯＳトランジスタのゲート及びドレインと接続され、該第１のＮＭＯＳトランジスタと並列接続された第２のＮＭＯＳトランジスタと、
該第２のＮＭＯＳトランジスタのソースとＧＮＤとの間に設けられた、該第２のＮＭＯＳトランジスタをＯＮ／ＯＦＦするための第３のＮＭＯＳトランジスタと、
該第３のＮＭＯＳトランジスタのゲートとそれぞれ接続された、外部からの信号入力を可能にする外部入力端子、第１のプルアップ抵抗、及び第１のプルダウン抵抗と、を備えていることを特徴とする請求項１に記載の発光ダイオード駆動回路。
【請求項５】
上記入力バッファ部が、第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタからなるインバータを備え、該インバータの入力が上記コントローラからの信号入力を可能にする第１の入力端子と接続されており、
上記入力スレッシュ電圧選択手段が、上記インバータの入力に接続された第２のプルダウン抵抗と、上記インバータの入力に抵抗を介して接続された、上記コントローラからの信号入力を可能にする第２の入力端子と、を備えていることを特徴とする請求項１の発光ダイオード駆動回路。
【請求項６】
上記入力バッファ部が、第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタからなるインバータを備え、該インバータの入力が上記コントローラからの信号入力を可能にする第１の入力端子と接続されており、
上記入力スレッシュ電圧選択手段が、上記インバータの入力に接続された第３のプルダウン抵抗と、上記第１の入力端子の外部に接続された第１の外部抵抗と、を備えていることを特徴とする請求項１の発光ダイオード駆動回路。
【請求項７】
上記入力バッファ部が、第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタからなるインバータを備え、該インバータの入力が上記コントローラからの信号入力を可能にする第１の入力端子と接続されており、
上記入力スレッシュ電圧選択手段が、
ゲート及びドレインがそれぞれ上記第１のＰＭＯＳトランジスタのゲート及びドレインと接続され、該第１のＰＭＯＳトランジスタと並列接続された第２のＰＭＯＳトランジスタと、
該第２のＰＭＯＳトランジスタのソースとＶｃｃとの間に設けられた、該第２のＰＭＯＳトランジスタをＯＮ／ＯＦＦするための第３のＰＭＯＳトランジスタと、
該第３のＰＭＯＳトランジスタのゲートとそれぞれ接続された、外部からの信号入力を可能にする外部入力端子及び第４のプルダウン抵抗と、を備えていることを特徴とする請求項１に記載の発光ダイオード駆動回路。
【請求項８】
上記入力バッファ部が、第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタからなるインバータを備え、該インバータの入力が上記コントローラからの信号入力を可能にする第１の入力端子と接続されており、
上記入力スレッシュ電圧選択手段が、
ゲート及びドレインがそれぞれ上記第１のＰＭＯＳトランジスタのゲート及びドレインと接続され、該第１のＰＭＯＳトランジスタと並列接続された第２のＰＭＯＳトランジスタと、
該第２のＰＭＯＳトランジスタのソースとＶｃｃとの間に設けられた、該第２のＰＭＯＳトランジスタをＯＮ／ＯＦＦするための第３のＰＭＯＳトランジスタと、
該第３のＰＭＯＳトランジスタのゲートとそれぞれ接続された、外部からの信号入力を可能にする外部入力端子及び第４のプルダウン抵抗と、
上記第１のＰＭＯＳトランジスタのソースとＶｃｃとの間に設けられた、上記第３のＰＭＯＳトランジスタのＯＮ抵抗による上記第２のＰＭＯＳトランジスタにおけるゲート・ソース間の電圧ずれを補償するための第４のＰＭＯＳトランジスタと、を備えていることを特徴とする請求項１に記載の発光ダイオード駆動回路。
【請求項９】
上記入力バッファ部が、第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタからなるインバータを備え、該インバータの入力が上記コントローラからの信号入力を可能にする第１の入力端子と接続されており、
上記入力スレッシュ電圧選択手段が、
ゲート及びドレインがそれぞれ上記第１のＰＭＯＳトランジスタのゲート及びドレインと接続され、該第１のＰＭＯＳトランジスタと並列接続された第２のＰＭＯＳトランジスタと、
該第２のＰＭＯＳトランジスタのソースとＶｃｃとの間に設けられた、該第２のＰＭＯＳトランジスタをＯＮ／ＯＦＦするための第３のＰＭＯＳトランジスタと、
該第３のＰＭＯＳトランジスタのゲートとそれぞれ接続された、外部からの信号入力を可能にする外部入力端子、第４のプルダウン抵抗、及び第２のプルアップ抵抗と、を備えていることを特徴とする請求項１に記載の発光ダイオード駆動回路。
【請求項１０】
上記入力バッファ部が、第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタからなるインバータを備え、該インバータの入力が上記コントローラからの信号入力を可能にする第１の入力端子と接続されており、
上記入力スレッシュ電圧選択手段が、上記インバータの入力に接続された第３のプルアップ抵抗と、上記インバータの入力に抵抗を介して接続された、上記コントローラからの信号入力を可能にする第２の入力端子と、を備えていることを特徴とする請求項１の発光ダイオード駆動回路。
【請求項１１】
上記入力バッファ部が、第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタからなるインバータを備え、該インバータの入力が上記コントローラからの信号入力を可能にする第１の入力端子と接続されており、
上記入力スレッシュ電圧選択手段が、上記インバータの入力に接続された第４のプルアップ抵抗と、上記第１の入力端子の外部に接続された第２の外部抵抗と、を備えていることを特徴とする請求項１の発光ダイオード駆動回路。
【請求項１２】
上記入力バッファ部及び駆動回路部が、モノリシック集積回路上に構成されていることを特徴とする請求項１〜１１の何れかに記載の発光ダイオード駆動回路。
【請求項１３】
請求項１〜１２の何れかに記載の発光ダイオード駆動回路を備えたことを特徴とする光送信デバイス。
【請求項１４】
請求項１３に記載の光送信デバイスを搭載したことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気信号を光信号に変換して伝送する光ファイバリンクに好適に用いられる発光ダイオード駆動回路、及びそれを備えた光送信デバイス、並びに電子機器に関するものである。
【背景技術】
【０００２】
光ファイバリンクは、送信側で電気信号を光信号に変換して伝送し、受信側では受信した光信号を電気信号に再変換することで、音声信号や映像信号等の信号を１本の光ファイバで手軽に高速伝送することができる。電気信号を光デジタル信号に変換し、光ファイバケーブルを介して該光デジタル信号を伝送し、さらに光デジタル信号を電気信号に変換して伝送する。
【０００３】
デジタル機器の普及に伴って、近年、一般家庭にも光ファイバリンクが広く普及してきている。例えば、ＤＶＤ（デジタルビデオディスク）プレーヤや、デジタル放送のＳＴＢ（セットトップボックス）、或いはＣＤ（コンパクトディスク）プレーヤから、ＭＤ（ミニディスク）プレーヤやアンプ等への信号伝送などである。また、最近では、パーソナルコンピュータ等のパーソナルな携帯機器に音楽信号を伝送することも広く普及してきている。上述した各種のデジタル機器には、光デジタル信号を入出力する光ファイバリンク用送受信デバイスが用いられている。
【０００４】
一方、前記デジタル機器、特に携帯可能な機器では、バッテリ動作時間を左右する消費電力の低減が常に要求されており、低消費電力化を図るべく、デジタル機器を構成するデバイスの電源電圧Ｖｃｃは、従来の５Ｖから３Ｖへと変更がなされてきている。上記光ファイバリンク用送受信デバイスへ信号を供給するコントローラＩＣにおいても電源電圧Ｖｃｃ５Ｖから３Ｖへと変更されてきており、光ファイバリンク用送受信デバイスに対しても同様、電源電圧Ｖｃｃの３Ｖ化が求められている。また、光ファイバリンク用送受信デバイスの場合、携帯機器へ搭載するために、さらなる小型化も求められている。
【０００５】
図１０に、従来の光ファイバリンク用の光送信デバイス１０１の構成例、及び該光送信デバイス１０１とコントローラＩＣ１１０との接続例を示す。光送信デバイス１０１は、発光ダイオード１０３と、該発光ダイオード１０３を駆動する発光ダイオード駆動回路１０２とを備えている。該発光ダイオード駆動回路１０２は、外部のコントローラＩＣ１１０より供給される電気信号が入力され、該電気信号を入力スレッシュ電圧に基づいてハイとローの２レベルからなる電気信号に変換する（入力信号の波形整形）入力バッファ部１０４と、該入力バッファ部１０４より入力される上記２レベルの電気信号によって発光ダイオード１０３を駆動する駆動回路部１０５とを備えている。入力バッファ部１０４は、ゲート回路の機能を有する、ＰＭＯＳトランジスタｑｐ１とＮＭＯＳトランジスｑｎ１とから構成されるインバータ１０６を含んでいる。また、本明細書中、混同を避けるために、コントローラＩＣの電源電圧ＶｃｃはＶｃｃ_ｃ、光送信デバイス（発光ダイオード駆動回路）の電源電圧ＶｃｃはＶｃｃ_ｄとする。
【０００６】
上記ＰＭＯＳトランジスタｑｐ１のソースはＶｃｃ_ｄに接続され、ＮＭＯＳトランジスタｑｎ１のソースはＧＮＤに接続されている。ＰＭＯＳトランジスタｑｐ１とＮＭＯＳトランジスタｑｎ１の各ゲートは互いに接続され、共通に入力端子Ｖｉｎに接続されている。また、ＰＭＯＳトランジスタｑｐ１とＮＭＯＳトランジスタｑｎ１の各ドレインは互いに接続され、共通に駆動回路部１０５へと接続されている。
【０００７】
コントローラＩＣ１１０から光送信デバイス１０１に入力された信号は、発光ダイオード駆動回路１０２における上記入力バッファ部１０４で波形整形され、その後駆動回路部１０５に入力され、発光ダイオード１０３を駆動することとなる。このような光送信デバイスに搭載される従来の発光ダイオード駆動回路については、例えば特許文献１〜３に記載されている。
【０００８】
そして、コントローラＩＣ１１０の電源電圧Ｖｃｃ_ｃは、前述したように、低消費電力化を図るために５Ｖから３Ｖへと変更されつつある。コントローラＩＣ１１０の出力回路（図示せず）は、殆どの場合においてＭＯＳトランジスタで構成されたゲート出力回路となっているため、コントローラＩＣ１１０の出力信号の電圧振幅は、コントローラＩＣ１１０のＶｃｃ_ｃが５Ｖであれば０Ｖから５Ｖの振幅、Ｖｃｃ_ｃが３Ｖであれば０Ｖから３Ｖの振幅となる。
【０００９】
一方、光送信デバイス１０１においては、入力バッファ部１０４においてコントローラＩＣ１１０から出力された入力信号のハイレベルとローレベルとを判別する入力スレッシュ電圧が設定されている。該入力スレッシュ電圧は、コントローラＩＣ１１０からの入力信号を、パルス幅歪を発生することなく光信号として伝送するためには、入力信号の電圧振幅に応じた値に設定する必要がある。
【００１０】
図１１（ａ）〜（ｃ）に、光送信デバイス１０１の入力信号波形と入力スレッシュ電圧との関係を示す。図１１（ａ）は、Ｖｃｃ_ｃが５ＶのコントローラＩＣ１１０の出力信号、すなわち、光送信デバイス１０１の入力信号と、５Ｖ信号に対応して２．５Ｖに設定された入力スレッシュ電圧との波形である。入力信号の振幅の５０％の電圧値２．５Ｖと、入力スレッシュ電圧２．５Ｖとが一致しており、パルス幅歪は発生しない。
【００１１】
図１１（ｂ）は、Ｖｃｃ_ｃが３ＶのコントローラＩＣ１１０から入力された入力信号と、５Ｖ信号に対応して２．５Ｖに設定された入力スレッシュ電圧との波形である。入力信号の振幅の５０％の電圧値は１．５Ｖとなるので、入力スレッシュ電圧２．５Ｖとの間では齟齬が発生し、そのためにパルス幅に歪が発生する。
【００１２】
図１１（ｃ）は、Ｖｃｃ_ｃが５ＶのコントローラＩＣ１１０から入力された入力信号と、３Ｖに対応して１．５Ｖに設定された入力スレッシュ電圧との波形である。図１１（ｂ）と同様、入力信号の振幅の５０％の値（２．５Ｖ）と入力スレッシュ電圧の値（１．５Ｖ）とが一致しないため、パルス幅歪が発生する。
【００１３】
したがって、光送信デバイス１０１としては、入力スレッシュ電圧を５ＶのコントローラＩＣ１１０に対応させて設定したものと、３ＶのコントローラＩＣ１１０に対応させて設定したものとを２種類用意しておき、コントローラＩＣ１１０のＶｃｃ_ｃに合わせて用いる必要がある。
【００１４】
ここで、入力スレッシュ電圧の調整の仕方について説明する。入力スレッシュ電圧の調整は、入力バッファ部１０４に含まれる上記インバータ１０６を構成するＰＭＯＳトランジスタｑｐ１とＮＭＯＳトランジスタｑｎ１のゲート幅の比を変えることで行われる。
【００１５】
図１２（ａ）（ｂ）に、従来の発光ダイオード駆動回路内の入力バッファ部１０４の構成を示す。図１２（ａ）は入力スレッシュ電圧を入力信号５Ｖ用に設定したもので、図１２（ｂ）は入力スレッシュ電圧を入力信号３Ｖ用に設定したものである。
【００１６】
図１２（ａ）（ｂ）において、トランジスタの横に、各入力スレッシュ電圧を得るのに設定されたゲートサイズ（Ｌ／Ｗ）の１例を示す。図１２（ａ）も図１２（ｂ）も、ＰＭＯＳトランジスタｑｐのゲート幅は、Ｌ／Ｗ＝０．８μｍ／１０μｍに設定されているのに対し、ＮＭＯＳトランジスタｑｎのゲート幅は、図１２（ａ）はＬ／Ｗ＝０．８μｍ／６μｍに、図１２（ｂ）はＬ／Ｗ＝０．８μｍ／３６μｍに設定されている。
【００１７】
このように、入力スレッシュ電圧は、入力バッファ部１０４のインバータ１０６を構成するＰＭＯＳトランジスタｑｐ１及びＮＭＯＳトランジスタｑｎ１の各ゲート幅の比を変えて調整している。ＮＭＯＳトランジスタｑｎ１のゲート幅を相対的に大きくすると入力スレッシュ電圧は低下し、小さくするとスレッシュ電圧は高くなる。
【特許文献１】特開平７−３８１８５号公報（１９９５年２月７日公開）
【特許文献２】特開２０００−４２０２号公報（２０００年１月７日公開）
【特許文献３】特開２００３−１３３５９２号公報（２００３年５月９日公開）
【発明の開示】
【発明が解決しようとする課題】
【００１８】
上述したように、光送信デバイス１０１における入力スレッシュ電圧は、コントローラＩＣ１１０の電源電圧Ｖｃｃ_ｃに応じたものとすることが必要であり、そのためには、コントローラＩＣ１１０の各Ｖｃｃ_ｃに応じて、入力スレッシュ電圧が異なる光送信デバイス１０１を用意することが必要となる。
【００１９】
しかしながら、上記した従来の発光ダイオード駆動回路１０２の構成では、入力バッファ部１０４を含む発光ダイオード駆動回路１０２をモノリシック回路で構成した場合に、発光ダイオード駆動回路１０２を成すＩＣが、コントローラＩＣ１１０のＶｃｃ_ｃの種類分必要となり、光送信デバイスに搭載するＩＣ回路を共用することができないといった問題がある。
【００２０】
つまり、従来の発光ダイオード駆動回路１０２の構成では、入力バッファ部１０４に含まれる上記インバータ１０６を構成するＰＭＯＳトランジスタｑｐ１とＮＭＯＳトランジスタｑｎ１のゲート幅の比を調整することで、入力スレッシュ電圧を設定している。したがって、発光ダイオード駆動回路１０２の製造段階で入力スレッシュ電圧は固定され、製造後に変更することはできない。そのため、発光ダイオード駆動回路１０２を成すＩＣ回路も、入力スレッシュ電圧の値毎に必要となり、共用することはできない。
【００２１】
なお、上記以外に、例えば、図１３に示すように、コトローラＩＣ１１０のＶｃｃ_ｃが５Ｖから３Ｖ化された場合は、入力スレッシュ電圧が５Ｖ用に設定されている光送信デバイス１０１との間に、信号振幅を３Ｖから５Ｖへと変換して波形整形を行うバッファ１１１を設けることでも、パルス幅歪による信号の劣化を回避することは可能である。しかしながら、このような別部品の付加を伴わない構成の提案が望まれている。
【００２２】
本発明は、上記課題に鑑みなされたもので、その目的は、製造後に入力スレッシュ電圧を選択設定することができる発光ダイオード駆動回路、及び該発光ダイオード駆動回路を搭載することで、単一のＩＣ回路からなる発光ダイオード駆動回路にて複数の入力スレッシュ電圧に対応可能な光送信デバイスを提供することにある。
【課題を解決するための手段】
【００２３】
本発明の発光ダイオード駆動回路は、上記課題を解決するために、電気信号を光信号に変換して伝送する光ファイバリンクに供される光送信デバイスに搭載される発光ダイオード駆動回路であって、外部のコントローラより供給される電気信号が入力され、該電気信号を入力スレッシュ電圧に基づいてハイとローの２レベルからなる電気信号に変換する入力バッファ部と、該入力バッファ部より入力される上記２レベルの電気信号によって発光ダイオードを駆動する駆動回路部とを備え、上記入力バッファ部に、上記入力スレッシュ電圧の選択設定を可能にする入力スレッシュ電圧選択手段を設けたことを特徴としている。
【００２４】
上記構成によれば、入力スレッシュ電圧選択手段によって、入力スレッシュ電圧の選択設定が可能になるので、設定したい入力スレッシュ電圧が複数種類に及んでも、発光ダイオード駆動回路としては１つの構成を共用することができる。したがって、発光ダイオード駆動回路を構成する単一のＩＣ回路を、入力スレッシュ電圧が異なる光送信デバイス間で共用することが可能となる。そして、このような構成は、コントローラの３Ｖ化、光送信デバイスの３Ｖにも容易に対応できるため、省電力化に有利である。
【００２５】
上記した本発明の発光ダイオード駆動回路は、例えば、上記入力バッファ部が、第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタからなるインバータを備え、該インバータの入力が上記コントローラからの信号入力を可能にする第１の入力端子と接続されており、上記入力スレッシュ電圧選択手段が、ゲート及びドレインがそれぞれ上記第１のＮＭＯＳトランジスタのゲート及びドレインと接続され、該第１のＮＭＯＳトランジスタと並列接続された第２のＮＭＯＳトランジスタと、該第２のＮＭＯＳトランジスタのソースとＧＮＤとの間に設けられた、該第２のＮＭＯＳトランジスタをＯＮ／ＯＦＦするための第３のＮＭＯＳトランジスタと、該第３のＮＭＯＳトランジスタのゲートとそれぞれ接続された、外部からの信号入力を可能にする外部入力端子及び第１のプルアップ抵抗と、を備えていることを特徴とすることもできる。
【００２６】
入力バッファのスレッシュ電圧は、インバータを構成するＰＭＯＳトランジスタとＮＭＯＳトランジスタとの各ゲート幅の比で決定される。これは、ゲート回路を構成する入力インバータにおける第１のＮＭＯＳトランジスタのゲート幅を切り換えることにより、入力スレッシュ電圧を切り換える構成である。
【００２７】
つまり、上記の構成によれば、第３のＮＭＯＳトランジスタのＯＮ／ＯＦＦによって、インバータを構成するＮＭＯＳトランジスタが、並列接続された第１のＮＭＯＳトランジスタと第２のＮＭＯＳトランジスタとなったり、第１のＮＭＯＳトランジスタのみとなったりして、入力スレッシュ電圧のコントロールが可能となる。
【００２８】
また、このような構成は、インバータに機能を付加するため、大規模な回路の追加なく実現可能であり、小型化にも有利である。
【００２９】
上記した本発明の発光ダイオード駆動回路は、例えば、上記入力バッファ部が、第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタからなるインバータを備え、該インバータの入力が上記コントローラからの信号入力を可能にする第１の入力端子と接続されており、上記入力スレッシュ電圧選択手段が、ゲート及びドレインがそれぞれ上記第１のＮＭＯＳトランジスタのゲート及びドレインと接続され、該第１のＮＭＯＳトランジスタと並列接続された第２のＮＭＯＳトランジスタと、該第２のＮＭＯＳトランジスタのソースとＧＮＤとの間に設けられた、該第２のＮＭＯＳトランジスタをＯＮ／ＯＦＦするための第３のＮＭＯＳトランジスタと、該第３のＮＭＯＳトランジスタのゲートとそれぞれ接続された、外部からの信号入力を可能にする外部入力端子及び第１のプルアップ抵抗と、上記第１のＮＭＯＳトランジスタのソースとＧＮＤとの間に設けられた、上記第３のＮＭＯＳトランジスタのＯＮ抵抗による上記第２のＮＭＯＳトランジスタにおけるゲート・ソース間の電圧ずれを補償するための第４のＮＭＯＳトランジスタと、を備えていることを特徴とすることもできる。
【００３０】
これは、ゲート回路を構成する入力インバータにおける第１のＮＭＯＳトランジスタのゲート幅を、第３のＮＭＯＳトランジスタのＯＮ／ＯＦＦにて切り換えるといった点では、上記の構成と同じであるが、さらに、第３のＮＭＯＳトランジスタのＯＮ抵抗による第２のＮＭＯＳトランジスタにおけるゲート・ソース間の電圧ずれを補償するための第４のＮＭＯＳトランジスタが設けられている点が異なる。
【００３１】
第３のＮＭＯＳトランジスタのＯＮ／ＯＦＦにより、並列接続された第２のＮＭＯＳトランジスタと第１のＮＭＯＳトランジスタとが同時にＯＮとなるとき、ＧＮＤに接続されている第１のＮＭＯＳトランジスタのソースは完全にＧＮＤ電位となるのに対し、第３のＮＭＯＳトランジスタにはＯＮ抵抗があるために第２のＮＭＯＳトランジスタのソースの電圧は、完全にはＧＮＤ電位とならない。
【００３２】
その結果、第１のＮＭＯＳトランジスタのゲート−ソース間に印加される電圧と、第２のＮＭＯＳトランジスタのゲート−ソース間に印加される電圧には、第３のＮＭＯＳトランジスタのＯＮ抵抗によってドレイン−ソース間に発生する電圧分だけずれが生じ、第１のＮＭＯＳトランジスタと第２のＮＭＯＳトランジスタのＯＮのタイミングがずれることになる。
【００３３】
上記構成では、第３のＮＭＯＳトランジスタに対応する第４のＮＭＯＳトランジスタを、第１のＮＭＯＳトランジスタとＧＮＤとの間に、上記第３のＮＭＯＳトランジスタのＯＮ抵抗による上記第２のＮＭＯＳトランジスタにおけるゲート・ソース間の電圧ずれを補償するための第４のＮＭＯＳトランジスタを挿入しているので、第１のＮＭＯＳトランジスタと第２のＮＭＯＳトランジスタの各ゲート−ソース間電圧が精度よく一致するようになり、上記したＯＮタイミングのずれをなくすことができる。
【００３４】
上記した本発明の発光ダイオード駆動回路は、例えば、上記入力バッファ部が、第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタからなるインバータを備え、該インバータの入力が上記コントローラからの信号入力を可能にする第１の入力端子と接続されており、上記入力スレッシュ電圧選択手段が、ゲート及びドレインがそれぞれ上記第１のＮＭＯＳトランジスタのゲート及びドレインと接続され、該第１のＮＭＯＳトランジスタと並列接続された第２のＮＭＯＳトランジスタと、該第２のＮＭＯＳトランジスタのソースとＧＮＤとの間に設けられた、該第２のＮＭＯＳトランジスタをＯＮ／ＯＦＦするための第３のＮＭＯＳトランジスタと、該第３のＮＭＯＳトランジスタのゲートとそれぞれ接続された、外部からの信号入力を可能にする外部入力端子、第１のプルアップ抵抗、及び第１のプルダウン抵抗と、を備えていることを特徴とすることもできる。
【００３５】
これは、ゲート回路を構成する入力インバータにおける第１のＮＭＯＳトランジスタのゲート幅を、第３のＮＭＯＳトランジスタのＯＮ／ＯＦＦにて切り換えるといった点では、上記の構成と同じであるが、第３のＮＭＯＳトランジスタのゲートに、さらに第１のプルダウン抵抗が設けられている点が異なる。
【００３６】
インバータを構成するＮＭＯＳトランジスタを、並列接続された第１のＮＭＯＳトランジスタと第２のＮＭＯＳトランジスタとしたり、第１のＮＭＯＳトランジスタのみとしたりする第３のＮＭＯＳトランジスタを設けただけでは、外部入力端子をオープンとした場合、発光ダイオード駆動回路の駆動電圧によって、入力スレッシュ電圧が切り換わり、固定電圧とはならない。
【００３７】
そこで、上記構成では、第３のＮＭＯＳトランジスタのゲートに、外部入力端子と第１のプルアップ抵抗Ｒ１とに加えて、第１のプルダウン抵抗Ｒ２を設けており、このような構成では、第１のプルアップ抵抗Ｒ１の抵抗値と第１のプルダウン抵抗Ｒ２の抵抗値との比の設定により、外部入力端子をオープンにした状態において、発光ダイオード駆動回路の電源電圧が変化しても、入力スレッシュ電圧を固定した値に設定することができる。
【００３８】
上記した本発明の発光ダイオード駆動回路は、例えば、上記入力バッファ部が、第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタからなるインバータを備え、該インバータの入力が上記コントローラからの信号入力を可能にする第１の入力端子と接続されており、上記入力スレッシュ電圧選択手段が、上記インバータの入力に接続された第２のプルダウン抵抗と、上記インバータの入力に抵抗を介して接続された、上記コントローラからの信号入力を可能にする第２の入力端子と、を備えていることを特徴とすることもできる。
【００３９】
このような構成では、第２の入力端子から信号を入力した場合の入力スレッシュ電圧ＶＳ２は、第１の入力端子の入力スレッシュ電圧と、第２のプルダウン抵抗の抵抗値と、第２の入力端子との間に設けられた抵抗の抵抗値とによって決定される。
【００４０】
したがって、第１の入力端子と第２の入力端子とで、入力スレッシュ電圧が異なるので、何れか最適な入力スレッシュ電圧を有する方をコントローラと接続することで、電源電圧の異なるコントローラにも、１つの発光ダイオード駆動回路にて対応することができる。
【００４１】
上記した本発明の発光ダイオード駆動回路は、例えば、上記入力バッファ部が、第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタからなるインバータを備え、該インバータの入力が上記コントローラからの信号入力を可能にする第１の入力端子と接続されており、上記入力スレッシュ電圧選択手段が、上記インバータの入力に接続された第３のプルダウン抵抗と、上記第１の入力端子の外部に接続された第１の外部抵抗と、を備えていることを特徴とすることもできる。
【００４２】
このような構成では、入力スレッシュ電圧は、第１の入力端子に接続された第１の外部抵抗と第３のプルダウン抵抗との比によって決まる。ここで、入力スレッシュ電圧を決定する２つの抵抗のうちの１つが外付けの外部抵抗であるので、抵抗値を任意に設定することが可能となり、抵抗値を容易に変更して、入力スレッシュ電圧を容易に選択・変更することができる。また、外付けの外部抵抗の抵抗値の調整により、より精度のよい入力スレッシュ電圧の調整も可能となる。
【００４３】
しかも、このような外部抵抗を用いる入力スレッシュ電圧選択手段では、発光ダイオード駆動回路を構成するＩＣ回路の電源電圧以上の信号入力も可能となる。
【００４４】
ゲート回路を構成する入力インバータにおける第１のＮＭＯＳトランジスタのゲート幅を切り換えることにより、入力スレッシュ電圧を切り換える構成を挙げたが、上述したように、入力バッファ部のスレッシュ電圧は、インバータを構成するＰＭＯＳトランジスタとＮＭＯＳトランジスタとの各ゲート幅の比で決定されるので、以下に記載するように、ゲート回路を構成する入力インバータにおける第１のＰＭＯＳトランジスタのゲート幅を切り換えるようにしてもよい。
【００４５】
すなわち、上記した本発明の発光ダイオード駆動回路は、例えば、上記入力バッファ部が、第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタからなるインバータを備え、該インバータの入力が上記コントローラからの信号入力を可能にする第１の入力端子と接続されており、上記入力スレッシュ電圧選択手段が、ゲート及びドレインがそれぞれ上記第１のＰＭＯＳトランジスタのゲート及びドレインと接続され、該第１のＰＭＯＳトランジスタと並列接続された第２のＰＭＯＳトランジスタと、該第２のＰＭＯＳトランジスタのソースとＶｃｃとの間に設けられた、該第２のＰＭＯＳトランジスタをＯＮ／ＯＦＦするための第３のＰＭＯＳトランジスタと、該第３のＰＭＯＳトランジスタのゲートとそれぞれ接続された、外部からの信号入力を可能にする外部入力端子及び第４のプルダウン抵抗と、を備えていることを特徴とすることもできる。
【００４６】
上記した本発明の発光ダイオード駆動回路は、例えば、上記入力バッファ部が、第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタからなるインバータを備え、該インバータの入力が上記コントローラからの信号入力を可能にする第１の入力端子と接続されており、上記入力スレッシュ電圧選択手段が、ゲート及びドレインがそれぞれ上記第１のＰＭＯＳトランジスタのゲート及びドレインと接続され、該第１のＰＭＯＳトランジスタと並列接続された第２のＰＭＯＳトランジスタと、該第２のＰＭＯＳトランジスタのソースとＶｃｃとの間に設けられた、該第２のＰＭＯＳトランジスタをＯＮ／ＯＦＦするための第３のＰＭＯＳトランジスタと、該第３のＰＭＯＳトランジスタのゲートとそれぞれ接続された、外部からの信号入力を可能にする外部入力端子及び第４のプルダウン抵抗と、上記第１のＰＭＯＳトランジスタのソースとＶｃｃとの間に設けられた、上記第３のＰＭＯＳトランジスタのＯＮ抵抗による上記第２のＰＭＯＳトランジスタにおけるゲート・ソース間の電圧ずれを補償するための第４のＰＭＯＳトランジスタと、を備えていることを特徴とすることもできる。
【００４７】
上記した本発明の発光ダイオード駆動回路は、例えば、上記入力バッファ部が、第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタからなるインバータを備え、該インバータの入力が上記コントローラからの信号入力を可能にする第１の入力端子と接続されており、上記入力スレッシュ電圧選択手段が、ゲート及びドレインがそれぞれ上記第１のＰＭＯＳトランジスタのゲート及びドレインと接続され、該第１のＰＭＯＳトランジスタと並列接続された第２のＰＭＯＳトランジスタと、該第２のＰＭＯＳトランジスタのソースとＶｃｃとの間に設けられた、該第２のＰＭＯＳトランジスタをＯＮ／ＯＦＦするための第３のＰＭＯＳトランジスタと、該第３のＰＭＯＳトランジスタのゲートとそれぞれ接続された、外部からの信号入力を可能にする外部入力端子、第４のプルダウン抵抗、及び第２のプルアップ抵抗と、を備えていることを特徴とすることもできる。
【００４８】
上記した本発明の発光ダイオード駆動回路は、例えば、上記入力バッファ部が、第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタからなるインバータを備え、該インバータの入力が上記コントローラからの信号入力を可能にする第１の入力端子と接続されており、上記入力スレッシュ電圧選択手段が、上記インバータの入力に接続された第３のプルアップ抵抗と、上記インバータの入力に抵抗を介して接続された、上記コントローラからの信号入力を可能にする第２の入力端子と、を備えていることを特徴とすることもできる。
【００４９】
上記した本発明の発光ダイオード駆動回路は、例えば、上記入力バッファ部が、第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタからなるインバータを備え、該インバータの入力が上記コントローラからの信号入力を可能にする第１の入力端子と接続されており、上記入力スレッシュ電圧選択手段が、上記インバータの入力に接続された第４のプルアップ抵抗と、上記第１の入力端子の外部に接続された第２の外部抵抗と、を備えていることを特徴とすることもできる。
【発明の効果】
【００５０】
本発明の発光ダイオード駆動回路は、以上のように、電気信号を光信号に変換して伝送する光ファイバリンクに供される光送信デバイスに搭載される発光ダイオード駆動回路であって、外部のコントローラより供給される電気信号が入力され、該電気信号を入力スレッシュ電圧に基づいてハイとローの２レベルからなる電気信号に変換する入力バッファ部と、該入力バッファ部より入力される上記２レベルの電気信号によって発光ダイオードを駆動する駆動回路部とを備え、上記入力バッファ部に、上記入力スレッシュ電圧の選択設定を可能にする入力スレッシュ電圧選択手段を設けたことを特徴としている。
【００５１】
上記構成によれば、入力スレッシュ電圧選択手段によって、入力スレッシュ電圧の選択設定が可能になるので、設定したい入力スレッシュ電圧が複数種類に及んでも、発光ダイオード駆動回路としては１つの構成を共用することができる。したがって、発光ダイオード駆動回路を構成する単一のＩＣ回路を、入力スレッシュ電圧が異なる光送信デバイス間で共用することが可能となる。そして、このような構成は、コントローラの３Ｖ化、光送信デバイスの３Ｖにも容易に対応できるため、省電力化に有利である。また、入力バッファ部に機能を付加するため、大規模な回路の追加なく実現可能であり、小型化にも有利である。
【発明を実施するための最良の形態】
【００５２】
〔実施の形態１〕
本発明に係る実施の一形態について、図１及び図２に基づいて説明すると以下の通りである。なお、ここでは詳細には説明しないが、以下に説明する光送信デバイス１は、光ファイバリンクが用いられたＤＶＤ（デジタルビデオディスク）プレーヤや、デジタル放送のＳＴＢ（セットトップボックス）、或いはＣＤ（コンパクトディスク）プレーヤ、ＭＤ（ミニディスク）プレーヤ、或いはパーソナルコンピュータ等のパーソナルな携帯機器等の電子機器に搭載されて使用されるものである。
【００５３】
実施の形態１の光ファイバリンク用の光送信デバイス１の構成を図２に示す。図２に示すように、光送信デバイス１は、発光ダイオード３と、該発光ダイオード３を駆動する発光ダイオード駆動回路２とを備えている。また、該発光ダイオード駆動回路２は、外部のコントローラより供給される電気信号が入力され、該電気信号を入力スレッシュ電圧に基づいてハイとローの２レベルからなる電気信号に変換する（入力信号の波形整形を行う）入力バッファ部４と、該入力バッファ部４より入力される上記２レベルの電気信号によって発光ダイオードを駆動する駆動回路部５とを備えている。入力バッファ部４は、ゲート回路の機能を有するインバータ６を含んでいる。
【００５４】
コントローラＩＣ１０から出力され、光送信デバイス１に入力された信号は、発光ダイオード駆動回路２における入力バッファ部４に入り、入力バッファ部４にて波形整形された後、駆動回路部５に入力され、発光ダイオード３を駆動する。なお、ここまでの構成は、図１０に示した従来の光送信デバイス１０１と同様である。
【００５５】
図１に、実施の形態１の光送信デバイス１に搭載された発光ダイオード駆動回路２における入力バッファ部４の構成を示す。入力バッファ部４におけるインバータ６は、第１のＰＭＯＳトランジスタＱＰ１と第１のＮＭＯＳトランジスタＱＮ１とから構成されている。
【００５６】
インバータ６を構成する第１のＰＭＯＳトランジスタＱＰ１と第１のＮＭＯＳトランジスタＱＮ１とは、図１０（或いは図１３）に示す従来の入力バッファ部１０４と同様、第１のＰＭＯＳトランジスタＱＰ１のソースは、電源電圧Ｖｃｃ_ｄに接続され、第１のＮＭＯＳトランジスタＱＮ１のソースはＧＮＤに接続されている。そして、第１のＰＭＯＳトランジスタＱＰ１と第１のＮＭＯＳトランジスタＱＮ１の各ゲートは互いに接続されて共通に入力端子（第１の入力端子）Ｖｉｎ１に接続され、各ドレインは互いに接続されて共通に駆動回路部５へと接続されている。入力端子Ｖｉｎ１は、上記コントローラＩＣ１０からの信号入力を可能にする第１の入力端子である。
【００５７】
入力バッファ部４が、従来の入力バッファ部１０４と異なる点は、入力バッファ部４の場合、入力スレッシュ電圧の選択設定を可能にする入力スレッシュ電圧選択手段８が設けられている点である。
【００５８】
ここでは、入力スレッシュ電圧選択手段８は、上記第１のＮＭＯＳトランジスタＱＮ１のゲートにゲートが共通に接続されると共に、第１のＮＭＯＳトランジスタＱＮ１のドレインにドレインが共通に接続され、該第１のＮＭＯＳトランジスタと並列接続された第２のＮＭＯＳトランジスタＱＮ２と、該第２のＮＭＯＳトランジスタＱＮ２のソースとドレインとが接続され、該第２のＮＭＯＳトランジスタＱＮ２のソースとＧＮＤとの間に設けられた、該第２のＮＭＯＳトランジスタＱＮ２をＯＮ／ＯＦＦするための第３のＮＭＯＳトランジスタＱＮ３と、該第３のＮＭＯＳトランジスタＱＮ３のゲートにそれぞれ接続された、外部からの信号入力を可能にする外部入力端子であるコントロール端子７及び第１のプルアップ抵抗Ｒ１とを備えている。第１のプルアップ抵抗Ｒ１の他端は、Ｖｃｃ_ｄに接続されている。
【００５９】
このような構成では、第３のＮＭＯＳトランジスタＱＮ３は、コントロール端子７がオープンの時にＯＮし、ローレベルの時にＯＦＦとなる。第３のＮＭＯＳトランジスタＱＮ３がＯＮの場合、第２のＮＭＯＳトランジスタＱＮ２もＯＮし、第１のＮＭＯＳトランジスタＱＮ１と第２のＮＭＯＳトランジスタＱＮ２とが並列接続される。つまり、インバータ６を構成するＮＭＯＳトランジスタが、並列接続された第１のＮＭＯＳトランジスタＱＮ１と第２のＮＭＯＳトランジスタＱＮ２となる。一方、第３のＮＭＯＳトランジスタＱＮ３がＯＦＦの場合は、第２のＮＭＯＳトランジスタＱＮ２はＯＦＦとなり、インバータ６を構成するＮＭＯＳトランジスタは、第１のＮＭＯＳトランジスタＱＮ１のみとなる。
【００６０】
前述したとおり、入力バッファのスレッシュ電圧は、インバータ６を構成するＰＭＯＳトランジスタとＮＭＯＳトランジスタとの各ゲート幅の比で決定される。したがって、第３のＮＭＯＳトランジスタＱＮ３のＯＮ／ＯＦＦによって、ＰＭＯＳトランジスタＱＰ１のドレインと接続されるＮＭＯＳトランジスタが、第１のＮＭＯＳトランジスタＱＮ１のみ、或いは第１のＮＭＯＳトランジスタＱＮ１と第２のＮＭＯＳトランジスタＱＮ２の両方となり、入力スレッシュ電圧のコントロールが可能となる。
【００６１】
このようにインバータ６を構成するＮＭＯＳトランジスタの切り換えによって、５Ｖ振幅と３Ｖ振幅にそれぞれ対応する２種類の入力スレッシュ電圧を得るためには、例えば、第１のＰＭＯＳトランジスタＱＰ１のゲート幅をＬ／Ｗ＝０．８μｍ／１０μｍ、第１のＮＭＯＳトランジスタＱＮ１のゲート幅をＬ／Ｗ＝０．８μｍ／６μｍ、第２のＮＭＯＳトランジスタＱＮ２のゲート幅をＬ／Ｗ＝０．８μｍ／３０μｍに設定すればよい。
【００６２】
表１に、図１に示す構成の入力バッファ部４における、電源電圧Ｖｃｃ_ｄ及びコントロール端子７の電圧の組み合わせと入力スレッシュ電圧との関係を示す。
【００６３】
【表１】
2006013166.tif 000003
【００６４】
表１に示すように、入力スレッシュ電圧は、Ｖｃｃ_ｄが５Ｖの場合は、コントロール端子７をオープンとすると１．５Ｖとなり、コントロール端子７をローレベルとすると２．５Ｖとなる。一方、Ｖｃｃ_ｄが３Ｖの場合は、コントロール端子７をオープンとすると、０．９Ｖとなり、コントロール端子７をローレベルとすると１．５Ｖとなる。
【００６５】
したがって、発光ダイオード駆動回路の電源電圧Ｖｃｃ_ｄ（光送信デバイス１の駆動電圧とも言える）によって、Ｖｃｃ_ｄが５Ｖであればコントロール端子７をオープンとし、Ｖｃｃ_ｄが３Ｖであればコントロール端子７をローレベルとすることでそれぞれ、入力スレッシュ電圧を振幅３Ｖの入力信号に最適な１．５Ｖとできる。また、Ｖｃｃ_ｄが５Ｖの場合、コントロール端子７をローレベルとすることで、入力スレッシュ電圧を振幅５Ｖの入力信号に最適な２．５Ｖとできる。
【００６６】
つまり、このような構成とすることで、上記発光ダイオード駆動回路２をモノリシック回路で構成してＩＣ回路化した後において、コントロール端子７の接続状態を切り換えることで、入力スレッシュ電圧を設定することが可能となり、単一のＩＣ回路を用いて、複数の入力スレッシュ電圧を設定可能となる。
【００６７】
そして、発光ダイオード駆動回路２をモノリシック回路で構成し、発光ダイオード３と組み合わせて光送信デバイス１として単一のモールド内に構成する場合は、モノリシック上のコントロール端子７をワイヤボンドでＧＮＤに接続した構成と、オープンのままとした構成とそれぞれ作ることで、コントローラＩＣ１０の電源電圧Ｖｃｃ_ｃとして従来からの５Ｖと、低消費電力化が図られて３Ｖ化された各タイプに対応する２種類の光送信デバイス１を実現することができる。
【００６８】
また、この場合、コントロール端子７をモールド外から電圧印加できるように、コントロール端子７と接続される外部端子を設けた構成としてもよく、そのような構成とすることで、外部からの入力スレッシュ電圧の制御が可能になる。
【００６９】
しかも、このような入力バッファ部４に含まれる入力スレッシュ電圧選択手段８は、インバータ６にスレッシュ電圧選択機能を付加するため、大規模な回路の追加を行うことなく実現可能であり、光送信デバイス１の小型化にも有利である。
【００７０】
〔実施の形態２〕
本発明に係る実施のその他の形態について、図３に基づいて説明すると以下の通りである。なお、説明の便宜上、前述の実施の形態で用いたものと同じ機能を有する部材には同じ参照符号を付してその説明を省略する。
【００７１】
実施の形態２の光送信デバイス及びこれに搭載される発光ダイオード駆動回路は、入力バッファ部４（図１参照）に代えて、図３に示す入力バッファ部１１を備えている点のみが、図２に示した実施の形態１の光送信デバイス１及び発光ダイオード駆動回路２と異なる。
【００７２】
図３に示すように、入力バッファ部１１は、入力スレッシュ電圧選択手段８に代えて入力スレッシュ電圧選択手段９を備えている。該入力スレッシュ電圧選択手段９は、入力スレッシュ電圧選択手段８と同様に、第１のＰＭＯＳトランジスタＱＰ１と第１のＮＭＯＳトランジスタＱＮ１とから構成されるインバータ６が備えられると共に、上記第１のＮＭＯＳトランジスタＱＮ１に、各ゲートと各ドレインとを共通に接続された第２のＮＭＯＳトランジスタＱＮ２と、該第２のＮＭＯＳトランジスタＱＮ２のソースとＧＮＤとの間に設けられた第３のＮＭＯＳトランジスタＱＮ３と、該第３のＮＭＯＳトランジスタＱＮ３のゲートに接続された第１のプルアップ抵抗Ｒ１及びコントロール端子７とを含む。
【００７３】
入力スレッシュ電圧選択手段９における入力スレッシュ電圧選択手段８と異なる点は、インバータ６を構成する第１のＮＭＯＳトランジスタＱＮ１のソースとＧＮＤとの間に、第１のＮＭＯＳトランジスタＱＮ１のソースにドレインが接続された第４のＮＭＯＳトランジスタＱＮ４がさらに設けられている点である。第４のＮＭＯＳトランジスタＱＮ４のゲートはＶｃｃ_ｄに接続されている。
【００７４】
これは、入力スレッシュ電圧選択手段８を備えた入力バッファ部４の構成では、以下に記載するような解決点を有するからである。つまり、入力バッファ部４の構成では、第３のＮＭＯＳトランジスタＱＮ３をＯＮすることにより、並列接続された第２のＮＭＯＳトランジスタＱＮ２と第１のＮＭＯＳトランジスタＱＮ１とが同時にＯＮとなる。しかしながら、このとき、ＧＮＤに接続されている第１のＮＭＯＳトランジスタＱＮ１のソースは完全にＧＮＤ電位となるのに対し、第３のＮＭＯＳトランジスタＱＮ３にはＯＮ抵抗があるために第２のＮＭＯＳトランジスタＱＮ２のソースの電圧は、完全にはＧＮＤ電位とならない。
【００７５】
その結果、第１のＮＭＯＳトランジスタＱＮ１のゲート−ソース間に印加される電圧と、第２のＮＭＯＳトランジスタＱＮ２のゲート−ソース間に印加される電圧には、第３のＮＭＯＳトランジスタＱＮ３のＯＮ抵抗によってドレイン−ソース間に発生する電圧分だけずれが生じ、第１のＮＭＯＳトランジスタＱＮ１と第２のＮＭＯＳトランジスタＱＮ２のＯＮのタイミングがずれることになる。第１のＮＭＯＳトランジスタＱＮ１と第２のＮＭＯＳトランジスタＱＮ２とは、同時にＯＮすることが好ましい。
【００７６】
このようなタイミングのずれをなくするべく、上記入力バッファ部１１に備えられた入力スレッシュ電圧選択手段９では、図３に示すように、さらに、第３のＮＭＯＳトランジスタＱＮ３に対応する第４のＮＭＯＳトランジスタＱＮ４を、第１のＮＭＯＳトランジスタＱＮ１とＧＮＤとの間に挿入すると共に、第４のＮＭＯＳトランジスタＱＮ４と第３のＮＭＯＳトランジスタＱＮ３の各ゲート幅の比を、第１のＮＭＯＳトランジスタＱＮ1と第２のＮＭＯＳトランジスタＱＮ２の各ゲート幅の比と同一にする構成とした。
【００７７】
図３に示すように、ここでは一例として、第１のＰＭＯＳトランジスタＱＰ１のゲート幅をＬ／Ｗ＝０．８μｍ／１０μｍ、第１のＮＭＯＳトランジスタＱＮ１のゲート幅をＬ／Ｗ＝０．８μｍ／６μｍ、第２のＮＭＯＳトランジスタＱＮ２のゲート幅をＬ／Ｗ＝０．８μｍ／３０μｍ、第３のＮＭＯＳトランジスタＱＮ３のゲート幅をＬ／Ｗ＝０．８μｍ／３００μｍ、第４のＮＭＯＳトランジスタＱＮ４のゲート幅をＬ／Ｗ＝０．８μｍ／６０μｍに設定している。
【００７８】
このような構成とすることで、第３のＮＭＯＳトランジスタＱＮ３と第４のＮＭＯＳトランジスタＱＮ４に発生する夫々のＯＮ抵抗によるドレイン−ソース間電圧が同一となり、第３のＮＭＯＳトランジスタＱＮ３のＯＮ抵抗を補償することができる。したがって、第１のＮＭＯＳトランジスタＱＮ１と第２のＮＭＯＳトランジスタＱＮ２の各ゲート−ソース間電圧が精度よく一致するようになり、上記したＯＮタイミングのずれをなくすことができる。
【００７９】
〔実施の形態３〕
本発明に係る実施のその他の形態について、図４に基づいて説明すると以下の通りである。なお、説明の便宜上、前述の実施の形態１、２で用いたものと同じ機能を有する部材には同じ参照符号を付してその説明を省略する。
【００８０】
実施の形態３の光送信デバイス及びこれに搭載される発光ダイオード駆動回路は、入力バッファ部４（図１参照）に代えて、図４に示す入力バッファ部１２を備えている点のみが、図２に示した実施の形態１の光送信デバイス１及び発光ダイオード駆動回路２と異なる。
【００８１】
図４に示すように、入力バッファ部１２は、入力スレッシュ電圧選択手段８に代えて入力スレッシュ電圧選択手段１３を備えている。該入力スレッシュ電圧選択手段１３は、実施の形態２における入力スレッシュ電圧選択手段９と同様に、第４のＮＭＯＳトランジスタＱＮ４がさらに設けられ、インバータ６を構成する第１のＮＭＯＳトランジスタＱＮ１のソースは、該第４のＮＭＯＳトランジスタＱＮ４のドレインと接続されている。
【００８２】
入力スレッシュ電圧選択手段１３における入力スレッシュ電圧選択手段９と異なる点は、入力スレッシュ電圧選択手段１３では、第３のＮＭＯＳトランジスタＱＮ３のゲートに、コントロール端子７及び第１のプルアップ抵抗Ｒ１に加えてさらに、他端がＧＮＤに接続された第１のプルダウン抵抗Ｒ２が設けられている点である。
【００８３】
これは、入力スレッシュ電圧選択手段８を備えた入力バッファ部４の構成では、以下に記載するような解決点を有するからである。つまり、入力バッファ部４の構成では、コントロール端子７をオープンとした場合、光送信デバイス１の駆動電圧Ｖｃｃ_ｄが５Ｖであれば、入力スレッシュ電圧を振幅３Ｖの入力信号に最適な１．５Ｖと１．５Ｖにできるが、光送信デバイス１のＶｃｃ_ｄが３Ｖの場合は、入力スレッシュ電圧が１．５Ｖとはならず適用できなかった。
【００８４】
光送信デバイス１のＶｃｃ_ｄが５Ｖでも３Ｖでも、コントロール端子７をオープンとした状態でモールドした光送信デバイス１を、振幅３Ｖの入力信号用（入力スレッシュ電圧１．５Ｖ）として利用できることが好ましい。
【００８５】
そこで、上記入力スレッシュ電圧選択手段１３では、第３のＮＭＯＳトランジスタＱＮ３のゲートに、コントロール端子７及び第１のプルアップ抵抗Ｒ１に加えて、第１のプルダウン抵抗Ｒ２が設けられている。
【００８６】
このような構成では、第１のプルアップ抵抗Ｒ１の抵抗値と第１のプルダウン抵抗Ｒ２の抵抗値との比の設定により、コントロール端子７をオープンにした状態において、光送信デバイス１の電源電圧Ｖｃｃ_ｄが３Ｖでも５Ｖでも、入力スレッシュ電圧を固定した値に設定することができる。
【００８７】
図４に示すように、ここでは一例として、第１のプルアップ抵抗Ｒ１の抵抗値を５ＫΩ、第１のプルダウン抵抗Ｒ２の抵抗値を１ＫΩに設定している。
【００８８】
コントロール端子７をオープンにした状態において、第３のＮＭＯＳトランジスタＱＮ３のゲート−ソース間電圧Ｖｇｓ３は、以下の式（１）で表される。
【００８９】
Ｖｇｓ３＝Ｖｃｃ_ｄ×Ｒ２／（Ｒ１＋Ｒ２）        …（１）
Ｖｃｃ_ｄ：発光ダイオード駆動回路の電源電圧
Ｒ１：第１のプルアップ抵抗Ｒ１の抵抗値
Ｒ２：第１のプルダウン抵抗Ｒ２の抵抗値
Ｖｃｃ_ｄが５Ｖの場合の第３のＮＭＯＳトランジスタＱＮ３のゲート−ソース間電圧Ｖｇｓ３は、第１のプルアップ抵抗Ｒ１の抵抗値５ＫΩ、第１のプルダウン抵抗Ｒ２の抵抗値１ＫΩを上記式（１）に当てはめると０．８３Ｖとなる。第３のＮＭＯＳトランジスタＱＮ３のゲートスレッシュ電圧が０．７Ｖであるので、第３のＮＭＯＳトランジスタＱＮ３はＯＮとなり、入力スレッシュ電圧は１．５Ｖとなる。
【００９０】
同様に、Ｖｃｃ_ｄが３Ｖの場合の第３のＮＭＯＳトランジスタＱＮ３のゲート−ソース間電圧Ｖｇｓ３は、第１のプルアップ抵抗Ｒ１の抵抗値５ＫΩ、第１のプルダウン抵抗Ｒ２の抵抗値１ＫΩを上記式（１）に当てはめると０．６Ｖとなり、第３のＮＭＯＳトランジスタＱＮ３のゲートスレッシュ電圧（０．７Ｖ）よりも低くなるので、第３のＮＭＯＳトランジスタＱＮ３はＯＦＦとなる。このときにも入力スレッシュ電圧は１．５Ｖとなる。
【００９１】
上記のとおり、入力スレッシュ電圧選択手段１３の構成にすることにより、コントロール端子７がオープン状態の場合、Ｖｃｃ_ｄ３Ｖでも５Ｖでも、入力スレッシュ電圧を１．５Ｖに保つことが可能となる。
【００９２】
表２に、図４に示す構成の入力バッファ部１２における、電源電圧Ｖｃｃ_ｄ及びコントロール端子７の電圧の組み合わせと入力スレッシュ電圧との関係を示す。
【００９３】
【表２】
2006013166.tif 000004
【００９４】
表２に示すように、入力スレッシュ電圧は、Ｖｃｃ_ｄが５Ｖの場合は、コントロール端子７をオープンとすると１．５Ｖとなり、コントロール端子７をローレベルとすると２．５Ｖ、コントロール端子７をハイレベルとすると１．５Ｖとなる。一方、Ｖｃｃ_ｄが３Ｖの場合は、コントロール端子７をオープンとすると、１．９Ｖとなり、コントロール端子７をローレベルとすると１．５Ｖ、コントロール端子７をハイレベルとすると０．９Ｖとなる。
【００９５】
なお、ここでは、実施の形態２における入力スレッシュ電圧選択手段９の構成に第１のプルダウン抵抗Ｒ２を設けたが、実施の形態１における入力スレッシュ電圧選択手段８の構成に第１のプルダウン抵抗Ｒ２を設ける構成とすることもできる。
【００９６】
〔実施の形態４〕
本発明に係る実施のその他の形態について、図５に基づいて説明すると以下の通りである。なお、説明の便宜上、前述の実施の形態１〜３で用いたものと同じ機能を有する部材には同じ参照符号を付してその説明を省略する。
【００９７】
実施の形態４の光送信デバイス及びこれに搭載される発光ダイオード駆動回路は、入力バッファ部４（図１参照）に代えて、図５に示す入力バッファ部１４を備えている点のみが、図２に示した実施の形態１の光送信デバイス１及び発光ダイオード駆動回路２と異なる。
【００９８】
図５に示すように、入力バッファ部１４は、入力スレッシュ電圧選択手段８に代えて入力スレッシュ電圧選択手段１５が備えられている。入力スレッシュ電圧選択手段１５は、インバータ６の入力との間に設けられた第２のプルダウン抵抗Ｒ３と、入力端子Ｖｉｎ１に接続された抵抗Ｒ４と、該抵抗Ｒ４を介して接続された第２の入力端子Ｖｉｎ２とからなる。第２のプルダウン抵抗Ｒ３の他端はＧＮＤに接続されている。
【００９９】
このような構成では、第２の入力端子Ｖｉｎ２から信号を入力した場合の入力スレッシュ電圧ＶＳ２は、以下の式（２）で表される。
【０１００】
ＶＳ２＝ＶＳ１×（Ｒ３＋Ｒ４）／Ｒ３        …（２）
ＶＳ１：第１の入力端子Ｖｉｎ１の入力スレッシュ電圧
Ｒ３：第２のプルダウン抵抗Ｒ３の抵抗値
Ｒ４：抵抗Ｒ４の抵抗値
図５に示すように、ここでは一例として、第２のプルダウン抵抗Ｒ３の抵抗値を１．５ＫΩ、抵抗Ｒ４の抵抗値を１ＫΩに設定している。
【０１０１】
このような設定では、Ｖｃｃ_ｄが５Ｖの場合、第１の入力端子Ｖｉｎ１の入力スレッシュ電圧ＶＳ１は１．５Ｖである。したがって、Ｖｃｃ_ｄが５Ｖである場合の入力スレッシュ電圧ＶＳ２は、第２のプルダウン抵抗Ｒ３の抵抗値１．５ＫΩ、抵抗Ｒ４の抵抗値１ＫΩを上記式（２）に当てはめると２．５Ｖとなる。
【０１０２】
上記のとおり、入力スレッシュ電圧選択手段１５の構成にすることにより、コントローラＩＣ１０からの入力信号の振幅に併せて、第１の入力端子Ｖｉｎ１或いは第２の入力端子Ｖｉｎ２の何れか最適な入力スレッシュ電圧を有する方を選択するといった使い方が可能となる。
【０１０３】
表３に、図５に示す構成の入力バッファ部１５における、電源電圧Ｖｃｃ_ｄと第１及び第２の入力端子Ｖｉｎ１・Ｖｉｎ２との組み合わせと、入力スレッシュ電圧との関係を示す、
【０１０４】
【表３】
2006013166.tif 000005
【０１０５】
表３に示すように、入力スレッシュ電圧は、Ｖｃｃ_ｄが５Ｖの場合は、第１の入力端子Ｖｉｎ１から入力すると１．５Ｖとなり、第２の入力端子Ｖｉｎ２から入力すると２．５Ｖとなる。一方、Ｖｃｃ_ｄが３Ｖの場合は、第１の入力端子Ｖｉｎ１から入力すると０．９Ｖとなり、第２の入力端子Ｖｉｎ２から入力すると１．５Ｖとなる。
【０１０６】
〔実施の形態５〕
本発明に係る実施のその他の形態について、図６に基づいて説明すると以下の通りである。なお、説明の便宜上、前述の実施の形態１〜４で用いたものと同じ機能を有する部材には同じ参照符号を付してその説明を省略する。
【０１０７】
実施の形態５の光送信デバイス及びこれに搭載される発光ダイオード駆動回路は、入力バッファ部４（図１参照）に代えて、図６に示す入力バッファ部１６を備えている点のみが、図２に示した実施の形態１の光送信デバイス１及び発光ダイオード駆動回路２と異なる。
【０１０８】
図６に示すように、入力バッファ部１６は、入力スレッシュ電圧選択手段８に代えて入力スレッシュ電圧選択手段１７が備えられている。入力スレッシュ電圧選択手段１７は、インバータ６の入力との間に設けられた第３のプルダウン抵抗Ｒ５と、第１の入力端子Ｖｉｎ１に接続された外付けの抵抗（第１の外部抵抗）Ｒｅｘｔ１とからなる。第３のプルダウン抵抗Ｒ５の他端はＧＮＤに接続されている。
【０１０９】
このような構成では、入力スレッシュ電圧は、実施の形態４と同様に、第１の入力端子Ｖｉｎに接続された抵抗Ｒｅｘｔ１と第３のプルダウン抵抗Ｒ５との比によって決まる。ここで、入力スレッシュ電圧を決定する２つの抵抗のうち、一方の抵抗Ｒｅｘｔ１が外付け抵抗であるので、抵抗値を任意に設定することが可能となり、抵抗値を容易に変更して、入力スレッシュ電圧を容易に選択・変更することができる。また、外付けの抵抗Ｒｅｘｔ１の抵抗値の調整により、より精度のよい入力スレッシュ電圧の調整も可能となる。
【０１１０】
しかも、このような入力スレッシュ電圧選択手段１７では、発光ダイオード駆動回路を構成するＩＣ回路の電源電圧Ｖｃｃ_ｄ以上の信号入力も可能となる。
【０１１１】
つまり、電源電圧Ｖｃｃ_ｃが５ＶのコントローラＩＣ１０の出力信号を、電源電圧Ｖｃｃ_ｄが３Ｖの入力バッファ部に入力すると、ＩＣ回路に電源電圧Ｖｃｃ_ｄ以上の電圧が印加されるため破壊あるいは劣化が生じる。このためコントローラＩＣ１０と光送信デバイス１との間にバッファを挿入して信号振幅を５Ｖから３Ｖへ変換する必要があった。
【０１１２】
図６に示す構成にすることによって、第１の入力端子Ｖｉｎ１に入力される信号Ｓｉｎの振幅は、以下の式（３）で表される。
【０１１３】
Ｓｉｎ＝Ｖｃｃ_ｃ×Ｒ５／（Ｒ５＋Ｒｅｘｔ１）        …（３）
Ｖｃｃ_ｃ：コントローラＩＣの電源電圧
Ｒ５：第３のプルダウン抵抗Ｒ５の抵抗値
Ｒｅｘｔ１：抵抗Ｒｅｘｔ１の抵抗値
コントローラＩＣ１０の電源電圧Ｖｃｃ_ｃが５Ｖであっても、第１の入力端子Ｖｉｎ１から入力される信号の振幅が、発光ダイオード駆動回路の電源電圧Ｖｃｃ_ｄである３Ｖ以下となり、コントローラＩＣ１０と発光ダイオード駆動回路を構成するＩＣ回路との直結が可能となる。
【０１１４】
〔実施の形態６〕
本発明に係る実施のその他の形態について、図７に基づいて説明すると以下の通りである。なお、説明の便宜上、前述の実施の形態１〜５で用いたものと同じ機能を有する部材には同じ参照符号を付してその説明を省略する。
【０１１５】
実施の形態６の光送信デバイス及びこれに搭載される発光ダイオード駆動回路は、入力バッファ部４（図１参照）に代えて、図７に示す入力バッファ部１８を備えている点のみが、図２に示した実施の形態１の光送信デバイス１及び発光ダイオード駆動回路２と異なる。
【０１１６】
図７に示すように、入力バッファ部１８は、入力スレッシュ電圧選択手段８に代えて入力スレッシュ電圧選択手段１９を備えている。実施の形態２で述べた入力スレッシュ電圧選択手段９は、インバータ６における第１のＮＭＯＳトランジスタＱＮＰ１のゲート幅を切り換えることにより、入力スレッシュ電圧を切り換える構成であったが、該入力スレッシュ電圧選択手段１９は、インバータ６における第１のＰＭＯＳトランジスタＱＰ１のゲート幅を切り換えることにより、入力スレッシュ電圧を切り換え可能にしたものである。
【０１１７】
入力スレッシュ電圧選択手段１９においては、インバータ６を構成する上記第１のＰＭＯＳトランジスタＱＰ１のゲートにゲートが共通に接続されると共に、第１のＰＭＯＳトランジスタＱＰ１のドレインにドレインが共通に接続され、該第１のＰＭＯＳトランジスタＱＰ１と並列接続された第２のＰＭＯＳトランジスタＱＰ２と、該第２のＰＭＯＳトランジスタＱＰ２のソースとドレインとが接続され、該第２のＰＭＯＳトランジスタＱＰ２のソースとＧＮＤとの間に設けられた、該第２のＰＭＯＳトランジスタＱＰ２をＯＮ／ＯＦＦするための第３のＰＭＯＳトランジスタＱＰ３と、該第３のＰＭＯＳトランジスタＱＰ３のゲートにそれぞれ接続された、外部からの信号入力を可能にする外部入力端子であるコントロール端子７及び第４のプルダウン抵抗Ｒ６とを備えている。第４のプルダウンＲ６の他端は、ＧＮＤに接続されている。
【０１１８】
また、入力スレッシュ電圧選択手段１９には、第２のＰＭＯＳトランジスタＱＰ２のソースとＧＮＤとの間に、第３のＰＭＯＳトランジスタＱＰ３のＯＮ抵抗を補償するための第４のＰＭＯＳトランジスタＱＰ４がさらに設けられている。第４のＰＭＯＳトランジスタＱＰ４は、そのドレインが第１のＰＭＯＳトランジスタＱＰ１のソースに接続され、ゲートはＧＮＤに、ソースはＶｃｃ_ｄに接続されている。なお、第３のＰＭＯＳトランジスタＱＰ３のＯＮ抵抗を補償するための第４のＰＭＯＳトランジスタＱＰ４を設けない構成としてもよい。
【０１１９】
〔実施の形態７〕
本発明に係る実施のその他の形態について、図８に基づいて説明すると以下の通りである。なお、説明の便宜上、前述の実施の形態１〜６で用いたものと同じ機能を有する部材には同じ参照符号を付してその説明を省略する。
【０１２０】
実施の形態７の光送信デバイス及びこれに搭載される発光ダイオード駆動回路は、入力バッファ部４（図１参照）に代えて、図８に示す入力バッファ部２０を備えている点のみが、図２に示した実施の形態１の光送信デバイス１及び発光ダイオード駆動回路２と異なる。
【０１２１】
図８に示すように、入力バッファ部２０は、入力スレッシュ電圧選択手段８に代えて入力スレッシュ電圧選択手段２１を備えている。該入力スレッシュ電圧選択手段２１は、実施の形態６における入力スレッシュ電圧選択手段１９において、第３のＰＭＯＳトランジスタＱＰ３のゲートに、コントロール端子７及び第４のプルダウン抵抗Ｒ６に加えてさらに、他端がＶｃｃ_ｄに接続された第２のプルアップ抵抗Ｒ７が設けられた構成である。
【０１２２】
このような構成では、実施の形態３の入力スレッシュ電圧選択手段１３と同様、第４のプルダウン抵抗Ｒ６の抵抗値と第２のプルアップ抵抗Ｒ７の抵抗値との比の設定により、コントロール端子７をオープンにした状態において、光送信デバイスの電源電圧Ｖｃｃ_ｄが３Ｖでも５Ｖでも、入力スレッシュ電圧を固定した値に設定することができる。
【０１２３】
図８に示すように、ここでは一例として、第４のプルダウン抵抗Ｒ６の抵抗値を５ＫΩ、第２のプルアップ抵抗Ｒ７の抵抗値を１ＫΩに設定している。
【０１２４】
〔実施の形態８〕
本発明に係る実施のその他の形態について、図９に基づいて説明すると以下の通りである。なお、説明の便宜上、前述の実施の形態１〜７で用いたものと同じ機能を有する部材には同じ参照符号を付してその説明を省略する。
【０１２５】
実施の形態８の光送信デバイス及びこれに搭載される発光ダイオード駆動回路は、入力バッファ部４（図１参照）に代えて、図９に示す入力バッファ部２３を備えている点のみが、図２に示した実施の形態１の光送信デバイス１及び発光ダイオード駆動回路２と異なる。
【０１２６】
図９に示すように、入力バッファ部２２は、入力スレッシュ電圧選択手段８に代えて入力スレッシュ電圧選択手段２３が備えられている。入力スレッシュ電圧選択手段２３は、インバータ６の入力との間に設けられた第３のプルアップ抵抗Ｒ９と、第１の入力端子Ｖｉｎ１に接続された抵抗Ｒ８と、該抵抗Ｒ８を介して接続された第２の入力端子Ｖｉｎ２とからなる。第３のプルアップ抵抗Ｒ９の他端はＶｃｃ_ｄに接続されている。
【０１２７】
図９に示すように、ここでは一例として、第３のプルアップ抵抗Ｒ９の抵抗値を２．５ＫΩ、抵抗Ｒ８の抵抗値を１ＫΩに設定している。
【０１２８】
このような構成では、実施の形態４の入力スレッシュ電圧選択手段１５と同様、コントローラＩＣ１０からの入力信号の振幅に併せて、第１の入力端子Ｖｉｎ１或いは第２の入力端子Ｖｉｎ２の何れか最適な入力スレッシュ電圧を有する方を選択するといった使い方が可能となる。
【０１２９】
表４に、図９に示す構成の入力バッファ部２２における、電源電圧Ｖｃｃ_ｄと第１及び第２の入力端子Ｖｉｎ１・Ｖｉｎ２との組み合わせと、入力スレッシュ電圧との関係を示す、
【０１３０】
【表４】
2006013166.tif 000006
【０１３１】
表４に示すように、入力スレッシュ電圧は、Ｖｃｃ_ｄが５Ｖの場合は、第１の入力端子Ｖｉｎ１から入力すると２．５Ｖとなり、第２の入力端子Ｖｉｎ２から入力すると１．５Ｖとなる。一方、Ｖｃｃ_ｄが３Ｖの場合は、第１の入力端子Ｖｉｎ１から入力すると１．５Ｖとなり、第２の入力端子Ｖｉｎ２から入力すると０．９Ｖとなる。
【０１３２】
また、図示することはしないが、実施の形態５で説明した入力スレッシュ電圧選択手段１７におけるインバータ６の入力との間に設けられた第３のプルダウン抵抗Ｒ５をプルアップ抵抗に代えて、該プルアップ抵抗（第４のプルアップ抵抗）と第１の入力端子Ｖｉｎ１に接続された外付けの抵抗（第２の外部抵抗）とからなる入力スレッシュ電圧選択手段を構成してもよい。作用・効果は、実施の形態５と同様であるので、説明は省略する。
【０１３３】
また、以上述べた各実施の形態に示した構成を、モノリシック集積回路内に構成することにより、小型化省スペース化に有利となる。
【産業上の利用可能性】
【０１３４】
ＤＶＤプレーヤや、デジタル放送のＳＴＢ、ＣＤプレーヤから、ＭＤプレーヤやアンプ等への信号伝送、或いはパーソナルコンピュータ等のパーソナル携帯機器への音楽信号の伝送等において光ファイバリンクを用いるデジタル機器に適用できる。
【図面の簡単な説明】
【０１３５】
【図１】本発明の第１の実施の形態に係る発光ダイオード駆動回路における入力バッファ部の構成を示す回路図である。
【図２】本発明における各実施の形態共通の、デジタル機器内におけるコントローラＩＣと光送信デバイスとの接続例及び光ファイバリンク光送信デバイスの構成例を示すブロック図である。
【図３】本発明の第２の実施の形態に係る発光ダイオード駆動回路における入力バッファ部の構成を示す回路図である。
【図４】本発明の第３の実施の形態に係る発光ダイオード駆動回路における入力バッファ部の構成を示す回路図である。
【図５】本発明の第４の実施の形態に係る発光ダイオード駆動回路における入力バッファ部の構成を示す回路図である。
【図６】本発明の第５の実施の形態に係る発光ダイオード駆動回路における入力バッファ部の構成を示す回路図である。
【図７】本発明の第６の実施の形態に係る発光ダイオード駆動回路における入力バッファ部の構成を示す回路図である。
【図８】本発明の第７の実施の形態に係る発光ダイオード駆動回路における入力バッファ部の構成を示す回路図である。
【図９】本発明の第８の実施の形態に係る発光ダイオード駆動回路における入力バッファ部の構成を示す回路図である。
【図１０】デジタル機器内におけるコントローラＩＣと光送信デバイスとの接続例及び光ファイバリンク光送信デバイスの構成例を示すブロック図である。
【図１１】光ファイバリンク用光送信デバイスへの入力信号波形と入力スレッシュ電圧を示す図面である。
【図１２】（ａ）（ｂ）共に、従来の光送信デバイス内の入力バッファの構成例を示す回路図である。
【図１３】従来のデジタル機器内におけるコントローラＩＣと光送信デバイスとの接続例を示すブロック図である。
【符号の説明】
【０１３６】
１    光送信デバイス
２    発光ダイオード駆動回路
３    発光ダイオード
４    入力バッファ部
５    駆動回路部
６    インバータ
７    コントロール端子（外部入力端子）
８    入力スレッシュ電圧選択手段
９    入力スレッシュ電圧選択手段
１０    コントローラＩＣ（コントローラ）
１１    入力バッファ部
１２    入力バッファ部
１３    入力スレッシュ電圧選択手段
１４    入力バッファ部
１５    入力スレッシュ電圧選択手段
１６    入力バッファ部
１７    入力スレッシュ電圧選択手段
１８    入力バッファ部
１９    入力スレッシュ電圧選択手段
２０    入力バッファ部
２１    入力スレッシュ電圧選択手段
２２    入力バッファ部
ＱＮ１    第１のＮＭＯＳトランジスタ
ＱＮ２    第２のＮＭＯＳトランジスタ
ＱＮ３    第３のＮＭＯＳトランジスタ
ＱＮ４    第４のＮＭＯＳトランジスタ
ＱＰ１    第１のＰＭＯＳトランジスタ
ＱＰ２    第２のＰＭＯＳトランジスタ
ＱＰ３    第３のＰＭＯＳトランジスタ
ＱＰ４    第４のＰＭＯＳトランジスタ
Ｒ１    第１のプルアップ抵抗
Ｒ２    第１のプルダウン抵抗
Ｒ３    第２のプルダウン抵抗
Ｒ４    抵抗
Ｒ５    第３のプルダウン抵抗
Ｒｅｘｔ１    第１の外部抵抗
Ｒ６    第４のプルダウン抵抗
Ｒ７    第２のプルアップ抵抗
Ｒ８    抵抗
Ｒ９    第３のプルアップ抵抗
【図１】
2006013166.tif 000007
【図２】
2006013166.tif 000008
【図３】
2006013166.tif 000009
【図４】
2006013166.tif 000010
【図５】
2006013166.tif 000011
【図６】
2006013166.tif 000012
【図７】
2006013166.tif 000013
【図８】
2006013166.tif 000014
【図９】
2006013166.tif 000015
【図１０】
2006013166.tif 000016
【図１１】
2006013166.tif 000017
【図１２】
2006013166.tif 000018
【図１３】
2006013166.tif 000019