(57)【要約】【課題】装置をとりまく環境や封止材の材質によることなく、磁気検出素子としての検出精度を高く維持することのできる半導体装置を提供する。【解決手段】半導体基板１の表面（ホール素子形成領域ＨＥ）にホール素子を形成するとともに、半導体基板１に対し、そのホール素子上に真空室ＶＳ１を形成する態様で同ホール素子を真空中に封止するキャップ２を設ける。さらに、半導体基板１の裏面側にも、ホール素子の形成箇所（ホール素子形成領域ＨＥ）に対応して真空室ＶＳ２を形成するキャップ３を設ける。【選択図】        図３
2006128213.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面に、駆動電流に対する磁界の印加に基づいてホール電圧信号を出力するホール素子が形成され、前記半導体基板には、前記ホール素子上に真空室を形成する態様で少なくとも前記ホール素子を真空中に封止するキャップが設けられてなる
ことを特徴とする半導体装置。
【請求項２】
前記半導体基板の表面には、前記ホール素子から出力されるホール電圧信号に対して所定の信号処理を行う信号処理回路がさらに形成され、前記ホール素子と該信号処理回路との協働のもとに所定の方向から印加される磁界を検出する磁気センサが構成されてなり、前記キャップは、前記信号処理回路も含めて前記ホール素子を真空中に封止する
請求項１に記載の半導体装置。
【請求項３】
前記ホール素子は前記半導体基板の凹部に形成され、前記キャップは、この凹部による空間を前記真空室とするかたちで設けられてなる
請求項１または２に記載の半導体装置。
【請求項４】
前記キャップは、凹部を有し、この凹部による空間を前記真空室とするかたちで設けられてなる
請求項１または２に記載の半導体装置。
【請求項５】
前記キャップは、ガラス材からなる
請求項１〜４のいずれか一項に記載の半導体装置。
【請求項６】
前記キャップは、陽極接合にて前記半導体基板と接合されてなる
請求項５に記載の半導体装置。
【請求項７】
前記半導体基板の表面における前記キャップの外側には、前記ホール素子に駆動電流を供給するための電極、および前記ホール素子によるホール電圧信号を取り出すための電極が、それぞれ前記ホール素子の各端子から配線により引き出されるかたちで形成され、これら各電極をキャップの外側へ引き出す前記配線は、前記半導体基板の表面部分の不純物濃度が選択的に高められた拡散層として形成されてなる
請求項１〜６のいずれか一項に記載の半導体装置。
【請求項８】
前記キャップには、前記ホール素子に駆動電流を供給するための電極、および前記ホール素子によるホール電圧信号を取り出すための電極をそれぞれ露出させる貫通孔が設けられてなる
請求項１〜７のいずれか一項に記載の半導体装置。
【請求項９】
前記半導体基板の裏面側には、前記ホール素子の形成箇所に対応して真空室を形成するキャップがさらに設けられてなる
請求項１〜８のいずれか一項に記載の半導体装置。
【請求項１０】
前記半導体基板の裏面側に設けられたキャップは、凹部を有し、この凹部による空間を前記真空室とするかたちで設けられてなる
請求項９に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、基板表面にホール素子を備える半導体装置に関し、詳しくは、特に磁気センサとして採用して好適な半導体装置に関する。
【背景技術】
【０００２】
周知のように、ホール素子は、非接触での角度検出が可能であることから、いわゆるホールＩＣ等に搭載されて例えば磁気センサとして車載内燃機関のスロットル弁開度センサ等の角度検出センサに用いられる。まず、図７を参照して、ホール素子の磁気検出原理について説明する。
【０００３】
物質中を流れる電流に対して垂直な磁界（磁気）が加わると、それら電流および磁界の双方に垂直な方向に電界（電圧）が生じる。すなわち、磁界が加わると、移動するキャリアがローレンツ力を受けて、該キャリアの運動（移動）方向と磁界の方向との双方に垂直な方向に曲げられる。こうして、この物質の片側にキャリアが溜まるようになり、同キャリアの曲げられた方向に電界（電圧）が生じることとなる。この現象をホール効果と呼び、ここで発生する電圧をホール電圧と呼ぶ。
【０００４】
例えば、図７に示すような導体１００を考えた場合、この導体の幅をＷ、長さをＬ、厚さをｄ、同導体１００と磁界とのなす角度をθ、磁束密度をＢ、駆動電流（端子ＴＩ−ＴＩ’間に供給する電流）をＩとすると、ホール電圧（端子ＴＶH−ＴＶH’間に生じる電圧）ＶHは、
ＶH＝（ＲHＩＢ／ｄ）ｃｏｓθ、ＲH＝１／（ｑｎ）
のように表せる。ここで、ＲHはホール係数であり、またｑは電荷、ｎはキャリア濃度である。
【０００５】
上記関係式からも分かるように、ホール素子（導体）と磁界とのなす角度θに応じてホール電圧ＶHが変化するため、これを利用することで角度の検出が可能になる。このように、ホール素子を用いることで、上述の角度検出センサを実現することができる。
【０００６】
そして従来、例えば特許文献１に記載されるように、半導体基板の表面にホール素子を備えて構成される半導体装置が知られている。図８に、この半導体装置の概略構造を斜視図として示す。
【０００７】
同図８に示されるように、この半導体装置においては、半導体基板の表面に設けられたホール素子形成領域ＨＥにホール素子（図示略）が形成され、そのホール素子の各端子Ｔ１〜Ｔ４が、それぞれ配線Ｗ１１〜Ｗ１４を介して電極ＥＤ１１〜ＥＤ１４と電気的に接続されている。また、図示を割愛しているが、上記半導体基板は、機械的保護および化学的保護を図るために適宜の封止材（モールド樹脂）によって封止（モールド）されている。ここで、上記半導体基板は、半導体層１１ａと、この上にエピタキシャル成長にて形成された半導体領域１１ｂとを有して構成されるものであり、電極ＥＤ１１〜ＥＤ１４は、ホール素子に駆動電流を供給するための電極（電極対）、およびホール素子によるホール電圧信号を取り出すための電極（電極対）に相当する。また、上記ホール素子形成領域ＨＥは、周囲に溝部Ｓをもって形成される片持ち梁部分に対して設けられている。
【０００８】
ところで、例えば半導体基板に外力が加えられると、基板が撓んだり、捩れたりして、基板全体に不均一な応力が加わる。そして、ピエゾ抵抗効果によって、ホール素子内部における抵抗成分の等価回路としての抵抗ブリッジが非平衡になり、オフセット電圧（不平衡電圧）が生じると、磁気検出素子としての検出精度が低下するようになる。このオフセット電圧は、温度変化に伴って大きく変動する特性をもつため、オフセット電圧が生じた場合には、特に温度変化が検出精度を低下させる要因となる。この点、この半導体装置では、基板外周部に外力が加わったときにその外力がホール素子形成領域ＨＥに伝わることを抑制すべく、片持ち梁構造を採用し、片持ち梁部分と基板外周部との接続部が最小限に設定されている。このように、基板への外力に対する耐性を高めることで、磁気検出素子としての高い検出精度が維持されるようになる。
【特許文献１】特開平９−９７８９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記図８に例示した半導体装置では、図８中のＹ方向への応力の印加についてはホール素子への影響が緩和されるものの、図８中のＸ方向への応力の印加についてはその影響が十分に緩和されるとはいえず、未だ改良の余地を残すものとなっている。さらに、半導体基板が高圧環境下あるいは圧力変動の大きい環境下にある場合には、その圧力による影響も、すなわちその圧力に基づく応力も、上記ホール素子形成領域ＨＥ内のホール素子に加わり、基板に外力が加わった場合と同様、検出精度の低下を生じさせることになる。また、封止材（モールド樹脂）による応力も無視できず、これによっても同様に検出精度の低下が生じるようになる。上記図８に例示した従来の半導体装置では、こうした装置をとりまく環境や封止材による影響までは低減できず、磁気検出素子としての検出精度の低下が顕著になる。
【００１０】
この発明は、こうした実情に鑑みてなされたものであり、装置をとりまく環境や封止材の材質によることなく、磁気検出素子としての検出精度を高く維持することのできる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
こうした目的を達成すべく、請求項１に記載の発明では、半導体基板の表面に、駆動電流に対する磁界の印加に基づいてホール電圧信号を出力するホール素子を形成するとともに、前記半導体基板に対し、前記ホール素子上に真空室を形成する態様で少なくとも前記ホール素子を真空中に封止するキャップを設けた構造とする。
【００１２】
こうした構造によれば、ホール素子が真空中に封止されることになるため、当該装置をとりまく環境や封止材によるホール素子への影響は無視できるほど小さくなる。すなわち、環境圧力や封止材に基づくホール素子への応力の印加は抑制され、磁気検出素子としての検出精度が高く維持されるようになる。しかも、真空による断熱効果で、環境温度（外気温度）の変化に伴うホール素子の温度変化が低減されることとなり、これによっても、その検出精度が高められることになる。
【００１３】
また、請求項２に記載の発明では、上記構造を前提として、前記半導体基板の表面に、前記ホール素子から出力されるホール電圧信号に対して所定の信号処理を行う信号処理回路をさらに形成して、前記ホール素子と該信号処理回路との協働のもとに所定の方向から印加される磁界を検出する磁気センサを構成することとし、前記キャップを、前記信号処理回路も含めて前記ホール素子を真空中に封止するものとする。こうした構造にすることで、所要の磁気センサを実現することができ、そうした磁気センサとしてもその磁気検出精度が高く維持されることとなる。
【００１４】
また、これら構造を実現する上では、例えば請求項３に記載のように、
・前記ホール素子を前記半導体基板の凹部に形成することとし、前記キャップを、この凹部による空間を前記真空室とするかたちで設けた構造。
あるいは請求項４に記載のように、
・前記キャップを、凹部を有するものとし、この凹部による空間を前記真空室とするかたちで設けた構造。
等々の構造を採用することが有効である。このように、半導体基板やキャップに凹部を設けることで、前記真空室を形成するためのスペース（空間）が容易に且つ適切に確保されるようになる。
【００１５】
また、前記キャップについては、請求項５に記載のように、これをガラス材からなるものとすることが有効である。周知のように、ガラス材は、半導体圧力センサ等の一般的なセンサ構成で用いられている材料である。このため、前記キャップの材料としてこうしたガラス材を用いることで、特別な工程を追加することなく、すなわち既存の設備でこうしたキャップを形成することができるようになる。
【００１６】
またこの場合、請求項６に記載のように、前記キャップを、陽極接合にて前記半導体基板と接合されたものとすることが、前記真空室の気密性を確保する上でより有効である。なお、陽極接合は、高温環境下で接合部材間に、すなわち半導体基板およびガラス材間に高電圧を印加して接合部近傍のガラス中に含まれるアルカリ成分（主にＮａ（ナトリウム））を除去することでそこに未結合の酸素を生じさせ、その酸素を半導体基板（例えばＳｉ（シリコン））と結合（例えば共有結合）させることにより両部材間の接合を行う方法である。すなわち、陽極接合で接合された接合部のガラス中には、通常、他の部分よりも少量のアルカリ成分（主にＮａ）が含まれるようになる。
【００１７】
また、請求項７に記載のように、前記半導体基板の表面における前記キャップの外側に、前記ホール素子に駆動電流を供給するための電極、および前記ホール素子によるホール電圧信号を取り出すための電極が、それぞれ前記ホール素子の各端子から配線により引き出すかたちで形成された構造とした場合には、これら各電極をキャップの外側へ引き出す前記配線を、前記半導体基板の表面部分の不純物濃度が選択的に高められた拡散層として形成されたものとすることが有効である。
【００１８】
ところで、上記各電極をキャップの外側へ引き出す配線について、これをアルミニウムや銅等からなる通常の金属膜で形成した場合には、上記半導体基板とキャップとの接合部においてそれら両部材の間にその配線が挟まれることとなり、断線等が懸念されるようになる。さらに、その金属膜の幾らかの膜厚によって基板表面に段差が形成されることとなり、基板およびキャップ間に隙間が生じやすくなるため、気密性の確保も困難になる。この点、上記構造では、前記半導体基板の表面部分の不純物濃度を選択的に高めてそこに上記配線としての拡散層を形成するようにしているため、引き出し配線部分が半導体基板の一部として構成され、前記陽極接合などにより真空室の気密性を保持することが可能となる。すなわち、同配線を金属膜で形成したときに懸念される断線や気密性の低下等は好適に抑制されるようになる。
【００１９】
また、前記キャップについてはこれを、請求項８に記載のように、前記ホール素子に駆動電流を供給するための電極、および前記ホール素子によるホール電圧信号を取り出すための電極をそれぞれ露出させる貫通孔が設けられたものとすることで、前記キャップを設けた場合においても、上記貫通孔により露出された各電極を通じて、より容易に且つ好適にホール素子を駆動することが可能になる。
【００２０】
また、請求項９に記載の発明では、上記請求項１〜８のいずれか一項に記載の半導体装置に関し、前記半導体基板の裏面側に、前記ホール素子の形成箇所に対応して真空室を形成するキャップをさらに設けた構造とする。
【００２１】
こうしたキャップをさらに設けることで、前記ホール素子の表面および裏面の両側に真空室が設けられることになる。すなわち、同ホール素子に対する応力の印加、および温度変化はさらに抑制されることとなり、磁気検出素子としての検出精度はさらに高く維持されるようになる。また、ホール素子の両面（表裏面）にキャップを設けることで、それらキャップの接合による応力がそれら両面で互いに相殺されるようにもなる。
【００２２】
またこの場合、請求項１０に記載のように、前記半導体基板の裏面側に設けられたキャップを、凹部を有して且つ、この凹部による空間を前記真空室とするかたちで設けられるものとする。こうした構造によれば、前記半導体基板に対し加工を行わずとも、前記真空室を形成するためのスペース（空間）が容易に確保されるようになる。
【発明を実施するための最良の形態】
【００２３】
以下、この発明に係る半導体装置についてその一実施の形態を示す。
以下、図１〜図３を参照して、この実施の形態に係る半導体装置の構造について詳述する。なお、図１はこの半導体装置の概略構造を模式的に示す斜視図、図２はこの半導体装置の概略構造をキャップ未接合状態で示す斜視図、図３は図１のＡ−Ａ’線に沿った断面図である。
【００２４】
同図１〜図３に示されるように、この半導体装置においては、例えばシリコンからなる半導体基板１の表面に設けられたホール素子形成領域ＨＥにホール素子が形成され、そのホール素子の各端子（図示略）が、それぞれ配線Ｗ１〜Ｗ４を介して電極ＥＤ１〜ＥＤ４と電気的に接続されている。また図示は割愛しているが、上記ホール素子形成領域ＨＥには、上記ホール素子に加えてさらに、同ホール素子から出力されるホール電圧信号に対して所定の信号処理を行う信号処理回路も形成され、これらホール素子および信号処理回路の協働のもとに所定の方向から印加される磁界を検出する磁気センサがいわゆるホールＩＣとして構成されている。なお、上記電極ＥＤ１〜ＥＤ４は、それぞれホール素子に駆動電流を供給するための電極（電極対）、およびホール素子によるホール電圧信号を取り出すための電極（電極対）に相当するものである。また、これも図示は割愛しているが、上記半導体基板１は、機械的保護および化学的保護を図るために適宜の封止材（モールド樹脂）によって封止（モールド）されている。またここでは、上記ホール素子形成領域ＨＥに形成されるホール素子として、基板表面（チップ面）に垂直な磁界成分に対応したホール電圧を出力する横型ホール素子を想定して説明を進めるが、横型ホール素子に限らず、これに代えて、基板表面に平行な磁界成分に対応するホール電圧を出力する縦型ホール素子も適宜採用可能である。
【００２５】
またここで、上記配線Ｗ１〜Ｗ４は、例えばイオン注入等により、半導体基板１の表面部分の不純物濃度が選択的に高められた拡散層（ウェル）として形成されている。このため、例えば上記配線Ｗ１〜Ｗ４を金属膜で形成した場合に懸念される配線の断線や気密性の低下等についてはこれが抑制されることになる。
【００２６】
また、上記半導体基板１には、ホール素子形成領域ＨＥ上に真空室ＶＳ１を形成する態様で、同領域ＨＥに形成されたホール素子、並びにこれと共に磁気センサを構成する上記信号処理回路をそれぞれ真空中に封止するキャップ２が設けられている。より詳しくは、このキャップ２は凹部を有し、この凹部によるスペース（空間）を上記真空室ＶＳ１とするかたちで設けられている。すなわち、この半導体装置においては、上記キャップ２の表面が封止材で封止されることとなる。これにより、上記ホール素子形成領域ＨＥに対して封止材による応力が印加されなくなる。また、図１に示されるように、このキャップ２には、上記電極ＥＤ１〜ＥＤ４を露出させるような半円形状の貫通孔Ｈ１〜Ｈ４が形成されている。これにより、上記電極ＥＤ１〜ＥＤ４は、それぞれ上記ホール素子の各端子から配線Ｗ１〜Ｗ４を通じてキャップ２の外側へ引き出されるかたちとなる。
【００２７】
また、半導体基板１の裏面側にも、上記ホール素子の形成箇所に対応して真空室ＶＳ２を形成するキャップ３が設けられている。ここで、真空室ＶＳ２は、半導体基板１の裏面側に設けられた凹部によるスペース（空間）を利用して形成されている。詳しくは、この凹部は、上記ホール素子形成領域ＨＥの近くまで形成されている。なお、キャップ３には、先の貫通孔は形成されていない。
【００２８】
また、これらキャップ２および３は、いずれもガラス材からなり、陽極接合にて半導体基板１と接合されている。このように、これらキャップ２および３の接合が陽極接合で行われる場合には、石英ガラスに酸化硼素を添加することでその軟化点を下降させて膨張係数をなるべく小さく保つようにした硼珪酸ガラス（耐熱ガラス）、もしくはこれに類似する組成のガラス材をキャップ材料として用いることが好ましい。この硼珪酸ガラスは、水晶等と比べて安価であり、強度や熱耐性、さらには化学的安定性に優れることから、陽極接合を行う上で有用な材料である。ただし、半導体基板の材料として広く用いられているＳｉ（シリコン）との相性を考えた場合、一般的な硼珪酸ガラスとシリコンとでは熱膨張係数の差異が大きいため、高温環境下で行われる陽極接合にてそれら両者を接合したときには、その熱膨張係数の差異に起因した残留応力が両者の間に生じることが懸念される。そのため、半導体基板の材料としてシリコンを用いる場合には、市販の硼珪酸ガラスの組成を幾らか変化させてその熱膨張係数をシリコンに近づけるようにしたガラス材等も、上記キャップ材料として有用である。
【００２９】
図４に、この半導体装置をチップとして切り出す（ダイシング）前の半導体基板（ウェハ）の平面構造の一例を示す。
この図４に示すように、例えば各素子を縦列および横列に規則正しく格子状に配列させ、図中に２点鎖線で示すカットライン（スクライブ線）ＣＬに沿ってカット（ダイシング）することにより、所定の数（ここでは１６個）の素子（半導体装置）が効率良く得られる。
【００３０】
このように、この実施の形態に係る半導体装置では、ホール素子が真空中に封止されることになるため、当該装置をとりまく環境や封止材によるホール素子への影響は無視できるほど小さくなる。すなわち、環境圧力や封止材に基づくホール素子への応力の印加は抑制され、磁気検出素子としての検出精度が高く維持されるようになる。しかも、真空による断熱効果で、環境温度（外気温度）の変化に伴うホール素子の温度変化が低減されることとなり、これによっても、その検出精度が高められることになる。
【００３１】
以上説明したように、この実施の形態に係る半導体装置によれば、以下に記載するような多くの優れた効果が得られるようになる。
（１）半導体基板１の表面（ホール素子形成領域ＨＥ）にホール素子を形成するとともに、半導体基板１に対し、そのホール素子上に真空室ＶＳ１を形成する態様で同ホール素子を真空中に封止するキャップ２を設けた構造とした。これにより、装置をとりまく環境や封止材の材質によることなく、磁気検出素子としての検出精度を高く維持することができるようになる。
【００３２】
（２）また、磁気検出素子としての検出精度を高く維持することにより、従来は難しかったような微細な磁気変動を検出することが可能となり、新たな分野への適用を図ることができる。従来分野へ適用した場合にも、歩留り向上や低コスト化、ひいては省エネルギー化が図られることにもなる。
【００３３】
（３）さらに、封止材の材料の選択自由度が高められることにもなる。従来は、封止材による応力を抑制するために、封止材の材料として応力の小さな材料を採用することがあった。しかし、上記半導体装置によれば、封止材による応力の影響は無視できるほど小さくなるため、封止材の材料を選択する上でその応力を考慮する必要がなくなり、その結果、封止材の材料の選択自由度が高められることになる。
【００３４】
（４）半導体基板１の表面に、ホール素子から出力されるホール電圧信号に対して所定の信号処理を行う信号処理回路をさらに形成して、ホール素子と信号処理回路との協働のもとに所定の方向から印加される磁界を検出する磁気センサを構成することとし、キャップ２を、ホール素子と共に信号処理回路も真空中に封止するものとした。これにより、所要の磁気センサを実現することができ、そうした磁気センサとしてもその磁気検出精度が高く維持されることとなる。
【００３５】
（５）キャップ２を、凹部を有するものとし、この凹部による空間を真空室ＶＳ１とするかたちで設けるようにした。このように、キャップ２に凹部を設けることで、真空室ＶＳ１を形成するためのスペース（空間）が容易に且つ適切に確保されるようになる。
【００３６】
（６）キャップ２および３の材料としてガラス材を採用することとした。周知のように、硼珪酸ガラス等のガラス材は、半導体圧力センサ等の一般的なセンサ構成で用いられている材料である。このため、キャップ２および３の材料としてこうしたガラス材を用いることで、特別な工程を追加することなく、すなわち既存の設備でこうしたキャップを形成することができるようになる。
【００３７】
（７）また、上記キャップ２および３についてはこれを、陽極接合にて半導体基板１と接合されたものとすることが、真空室ＶＳ１およびＶＳ２の気密性を確保する上でより有効である。
【００３８】
（８）半導体基板１の表面におけるキャップ２の外側に、上記電極ＥＤ１〜ＥＤ４を形成することとし、それら電極ＥＤ１〜ＥＤ４をキャップ２の外側へ引き出す配線Ｗ１〜Ｗ４を、半導体基板１の表面部分の不純物濃度が選択的に高められた拡散層として形成することとした。これにより、上記配線Ｗ１〜Ｗ４の断線や気密性の低下等の抑制が図られることとなる。
【００３９】
（９）キャップ２に、電極ＥＤ１〜ＥＤ４を露出させる貫通孔Ｈ１〜Ｈ４を設けるようにした。これにより、キャップ２を設けた場合においても、それら貫通孔Ｈ１〜Ｈ４により露出された各電極ＥＤ１〜ＥＤ４を通じて、より容易に且つ好適にホール素子を駆動することが可能になる。また、図４に示したように、半導体装置の製造を容易にする上でも、こうした貫通孔Ｈ１〜Ｈ４を設けた構造は有益である。
【００４０】
（１０）半導体基板１の裏面側にも、上記ホール素子の形成箇所（ホール素子形成領域ＨＥ）に対応して真空室ＶＳ２を形成するキャップ３を設けるようにした。こうしたキャップ３をさらに設けることで、上記ホール素子の表面および裏面の両側に真空室ＶＳ１およびＶＳ２が設けられることになる。すなわち、同ホール素子に対する応力の印加、および温度変化はさらに抑制されることとなり、磁気検出素子としての検出精度はさらに高く維持されるようになる。また、ホール素子の両面（表裏面）にキャップ２および３を設けることで、それらキャップ２および３の接合による応力がそれら両面で互いに相殺されるようにもなる。
【００４１】
（１１）また、半導体基板１の裏面側の凹部を、上記ホール素子形成領域ＨＥの近くまで形成するようにした。これにより、上記真空室ＶＳ２による断熱効果がさらに高められることになる。
【００４２】
なお、上記実施の形態は、以下の態様をもって実施することもできる。
・図５に示すように、上記キャップ２には凹部を形成せずに、例えば「数μｍ〜数十μｍ」だけ掘り下げた凹部を半導体基板１に形成し、その凹部の底面に上記ホール素子形成領域ＨＥを設けるとともに、その凹部によるスペース（空間）を利用して上記真空室ＶＳ１を形成するようにした構造とすることもできる。なお、上記凹部は、「数μｍ」程度であれば、例えばフォトリソグラフィで基板表面を選択的に酸化させてその酸化膜をフッ酸でエッチング除去することによって形成することが望ましい。また、「数十μｍ」程度であれば、素子分離で広く用いられているトレンチエッチングや、ＫＯＨ溶液等によるウェットエッチングなどを用いて形成することが望ましい。こうした構造によっても、上記（１）〜（１１）の効果と同様の効果もしくはそれに準じた効果が得られるようになる。さらに、キャップ２に凹部を形成する必要がなくなるため、このキャップ２として平面状のガラス（平面ガラス）を使用することが可能になる。なお、図５は先の図３の断面図に対応するものであり、この図５において、図３に示した要素と同一の要素には各々同一の符号を付して示している。
【００４３】
・また、図６に示すように、上記キャップ２および３を、凹部を有するものとし、この凹部によるスペース（空間）を利用して上記真空室ＶＳ１およびＶＳ２を形成することもできる。こうした構造によっても、上記（１）〜（１１）の効果と同様の効果もしくはそれに準じた効果が得られるようになる。さらに、半導体基板１に凹部を形成せずとも、真空室を形成するためのスペース（空間）が容易に確保されるため、基板への加工を最小限に抑えることも可能になる。
【００４４】
・上記実施の形態では、貫通孔Ｈ１〜Ｈ４やキャップ２の凹部を円形状に形成したが、これに限らず、例えば四角形や八角形など、これを多角形状に形成してもよい。
・上記実施の形態では、上記キャップ２に、電極ＥＤ１〜ＥＤ４を露出させる貫通孔Ｈ１〜Ｈ４を設けることとした。しかし、これは必須の構成ではない。
【００４５】
・上記実施の形態では、上記配線Ｗ１〜Ｗ４を、半導体基板１の表面部分の不純物濃度が選択的に高められた拡散層として形成することとした。しかし、これも必須の構成ではない。例えば、これら配線Ｗ１〜Ｗ４を金属膜で形成するようにしてもよい。
【００４６】
・上記実施の形態では、上記キャップ２および３の接合方法として陽極接合を採用することとしたが、これらキャップの接合方法は、上記真空室ＶＳ１として十分な気密性が得られるものであれば任意である。
【００４７】
・上記実施の形態では、キャップ２および３の材料としてガラス材を採用することとした。しかし、これらキャップの材料は、真空封止を可能とする材料であれば足り、例えばセラミック等、その他の材料を用いることもできる。
【００４８】
・また、上記キャップ２やキャップ３は、先の図８に示したような片持ち梁構造の半導体装置に対しても同様に適用することができる。
・上記実施の形態では、半導体基板１の裏面側にも、ホール素子の形成箇所に対応して真空室ＶＳ２を形成するキャップ３を設けることとした。しかし、これは必須の構成ではなく、このキャップ３を割愛した構造とすることもできる。
【００４９】
・上記実施の形態では、キャップ２により、ホール素子と共に信号処理回路も真空中に封止するようにした。しかし、ホール素子のみを真空中に封止する構成としてもよい。
・上記実施の形態では、半導体基板１の材料としてＳｉ（シリコン）を用いるようにしたが、基板の材料は任意であり、上記キャップ２および３との相性等を考慮してその他の基板材料を採用するようにしてもよい。例えば、ＧａＡｓ（ガリウム砒素）、ＩｎＳｂ（インジウムアンチモン）、ＩｎＡｓ（インジウム砒素）、ＳｉＣ（炭化珪素）等の化合物半導体材料や、Ｇｅ（ゲルマニウム）等の他の半導体材料も適宜採用することができる。特にＧａＡｓやＩｎＡｓは、温度特性に優れた材料であり、ホール素子の高感度化を図る上で有効である。
【００５０】
・結局のところ、半導体基板の表面に形成されたホール素子を真空中に封止するキャップがその基板に対して設けられた構造であれば、上記（１）〜（３）の効果と同様の効果もしくはそれに準じた効果は得ることができる。
【図面の簡単な説明】
【００５１】
【図１】この発明に係る半導体装置の一実施の形態について、その半導体装置の概略構造を模式的に示す斜視図。
【図２】同実施の形態に係る半導体装置の概略構造をキャップ未接合状態で示す斜視図。
【図３】図１のＡ−Ａ’線に沿った断面図。
【図４】この半導体装置をチップとして切り出す（ダイシング）前の半導体基板（ウェハ）の平面構造の一例を示す平面図。
【図５】同実施の形態に係る半導体装置の変形例を示す断面図。
【図６】同実施の形態に係る半導体装置の別の変形例を示す断面図。
【図７】ホール素子の磁気検出原理を示す斜視図。
【図８】従来の半導体装置の一例について、その半導体装置の概略構造を模式的に示す斜視図。
【符号の説明】
【００５２】
１…半導体基板、２、３…キャップ、ＥＤ１〜ＥＤ４…電極、Ｈ１〜Ｈ４…貫通孔、ＨＥ…ホール素子形成領域、ＶＳ１、ＶＳ２…真空室、Ｗ１〜Ｗ４…配線。
【図１】
2006128213.tif 000003
【図２】
2006128213.tif 000004
【図３】
2006128213.tif 000005
【図４】
2006128213.tif 000006
【図５】
2006128213.tif 000007
【図６】
2006128213.tif 000008
【図７】
2006128213.tif 000009
【図８】
2006128213.tif 000010