(57)【要約】【課題】  画素リーク電流による特性低下を防止したCＭＯＳイメージセンサの提供。【解決手段】  ＰＮ接合を有するフォトダイオードに接続されるＭＯＳトランジスタの導電型を決定することで、フォトダイオードのＰＮ接合逆方向リーク電流と、ＭＯＳトランジスタのＰＮ接合逆方向リーク電流を相殺し、光電変換による信号電荷に加算されるノイズ成分を低減する構成とする。【選択図】  図１
2006013299.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板に第２導電型の不純物を導入して形成されたフォトダイオードと、前記フォトダイオードに接続され、前記フォトダイオードに蓄積された信号電荷をリセットするために、前記半導体基板に形成されたリセット用ＭＯＳトランジスタを有するCＭＯＳイメージセンサにおいて、前記リセット用ＭＯＳトランジスタを第1の導電型とするCＭＯＳイメージセンサ。
【請求項２】
前記フォトダイオードと、前記フォトダイオードに接続され、前記フォトダイオードに蓄積された信号電荷をリセットするリセット用ＭＯＳトランジスタと、前記フォトダイオードに蓄積される信号電荷を転送する転送用ＭＯＳトランジスタを有するCＭＯＳイメージセンサにおいて、前記リセット用ＭＯＳトランジスタと前記転送用MOSトランジスタの少なくとも一方のトランジスタの導電型を第1の導電型とするCＭＯＳイメージセンサ。
【請求項３】
前記フォトダイオードのＰＮ接合逆方向リーク電流と、前記リセット用ＰＭＯＳトランジスタのドレインのＰＮ接合逆方向リーク電流、または前記転送用ＭＯＳトランジスタのソースのＰＮ接合逆方向リーク電流、又は前記両トランジスタのＰＮ接合逆方向リーク電流が相殺する、前記フォトダイオード及び前記リセット用ＰＭＯＳトランジスタのドレイン及び前記転送用ＭＯＳトランジスタのソースの大きさを有する請求項１又は請求項2記載のCMOSイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板に形成されたフォトダイオード及びＭＯＳトランジスタにより構成されるCＭＯＳイメージセンサに関するものである。
【背景技術】
【０００２】
光電変換された信号電荷をＭＯＳトランジスタによって読み出すCＭＯＳイメージセンサでは、一般的に光電変換素子として半導体のPN接合からなるPN接合フォトダイオードを用い、前記PN接合フォトダイオードで蓄積した信号電荷をリセットする回路、及び前記信号電荷を転送し前記信号電荷を増幅する回路をＭＯＳトランジスタにより構成する。
【０００３】
図３は、従来のCＭＯＳイメージセンサの画素部の等価回路図である（特許文献１参照。）。図３において、ＰＮ接合を用いたフォトダイオード１のカソードに、フォトダイオード１を適当な電圧にリセットするためのリセット用ＮＭＯＳトランジスタ３と、フォトダイオード１で蓄積された光電荷を増幅するための増幅用ＭＯＳトランジスタ４が結線されている。リセット用ＮＭＯＳトランジスタ３をオンし、フォトダイオード１が十分にリセット電圧となるリセット動作と、リセット用ＮＭＯＳトランジスタ３をオフし、一定期間中フォトダイオード１にて光信号から変換された信号電荷を蓄積させる蓄積動作と、フォトダイオード１のカソードに蓄積された信号電荷を増幅用ＮＭＯＳトランジスタ４を介して、増幅して読み出す読み出し動作で、連続的に光情報を読み取ることが出来る構成になっている。
【０００４】
特許文献１においては、リセット電圧を下げ、ＰＮ接合フォトダイオードの逆バイアス電圧を下げることによって、リーク電流を減らす構成が提案されている。
【特許文献１】特開２０００−２４４８１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図３に示す回路では、上記リセット動作においてＰＮ接合フォトダイオード１を逆バイアスにリセットすることが必要である。従って、リセット用ＮＭＯＳトランジスタ３をオフした信号電荷の蓄積動作中は、フォトダイオード１に加えて、フォトダイオード１に接続されたリセット用ＮＭＯＳトランジスタ３のドレインである不純物領域も、逆バイアスとなる。逆バイアスにおける半導体のPN接合には、少数キャリアの拡散電流及び欠陥等による生成電流による逆方向リーク電流が存在するため、フォトダイオード１に蓄積される電荷は、光電変換された信号電荷にフォトダイオード１の逆方向リーク電流と、リセット用ＮＭＯＳトランジスタ３のドレイン部におけるリーク電流による電荷が加算されたものとなる。前記のリーク電流による電荷は、ノイズ成分となるので画像読み取り性能を低下させる問題がある。
また、特許文献１の方法では、逆バイアス電圧が下がることによりフォトダイオードに生じる寄生容量値が大きくなり、イメージセンサとしての感度が低下するという問題がある。
【課題を解決するための手段】
【０００６】
本発明は、前記課題を解決するために、第１導電型の半導体基板に第２導電型の不純物を導入して形成されたフォトダイオードと、前記フォトダイオードに接続され、前記フォトダイオードに蓄積された信号電荷をリセットするために、前記半導体基板に形成されたセット用ＭＯＳトランジスタを有するCＭＯＳイメージセンサにおいて、前記リセット用ＭＯＳトランジスタを第1の導電型とする。
【０００７】
また、前記フォトダイオードと、前記フォトダイオードに接続され、前記フォトダイオードに蓄積された信号電荷をリセットするリセット用ＭＯＳトランジスタと、前記フォトダイオードに蓄積される信号電荷を転送する転送用ＭＯＳトランジスタを有するCＭＯＳイメージセンサにおいて、前記リセット用ＭＯＳトランジスタと前記転送用MOSトランジスタの少なくとも一方のトランジスタの導電型を第1の導電型とする。
【発明の効果】
【０００８】
本発明により、フォトダイオード１のPN接合リーク電流と、リセット用ＭＯＳトランジスタのPN接合リーク電流を相殺させることが可能となり、特別な製造工程や、リーク成分を除去するような回路を付加することなく、受光素子のリーク電流を大幅に低減することが出来る。本発明を適用することにより、イメージスキャナ、ファクシミリ等の画像入力システムの高画質化を図ることが出来る。
また、受光素子のリーク電流が低減することによりフォトダイオード１の逆バイアス電圧を上げることが可能となるため、フォトダイオード１の寄生容量値を小さくしてイメージセンサの感度を向上することが可能となる。
【発明を実施するための最良の形態】
【０００９】
本発明を実施するための最良の形態について、図面を用いて説明する。
【実施例１】
【００１０】
図１は、本発明実施例１のCＭＯＳイメージセンサの一画素を示す回路図である。Ｐ導電型の半導体基板であるアノードが接地されたフォトダイオード１のカソードが、リセット用ＰＭＯＳトランジスタ３のドレイン、及び増幅用ＭＯＳトランジスタ４のゲートに接続されている。実施例１の構成によれば、フォトダイオード１のＰＮ接合逆方向リーク電流と、リセット用ＰＭＯＳトランジスタ３のドレイン部のＰＮ接合逆方向リーク電流は、矢印の向きとなる。この時、信号電荷が蓄積されるフォトダイオード１のカソードにおいては、電流が相反する向きとなり、お互い相殺されリーク電流によるノイズ成分を低減することが可能となる。
【００１１】
ここで、リセット用ＰＭＯＳトランジスタ３のドレインの面積をフォトダイオード１のリーク電流に合せて調整すれば、リーク電流によるノイズ成分を更に除去することも可能である。
【実施例２】
【００１２】
図２は、本発明実施例２のCＭＯＳイメージセンサの一画素を示す回路図である。Ｐ導電型の半導体基板であるアノードが接地されたフォトダイオード１のカソードが、リセット用ＰＭＯＳトランジスタ３のドレイン、及び転送用ＰＭＯＳトランジスタ２のソース接続されている。本実施例２の構成によれば、フォトダイオード１のＰＮ接合逆方向リーク電流と、リセット用ＰＭＯＳトランジスタ３のドレイン、及び転送用ＰＭＯＳトランジスタ２のソースのＰＮ接合逆方向リーク電流は、矢印の向きとなる。この時、信号電荷が蓄積されるフォトダイオード１のカソードにおいては、電流が相反する向きとなり、お互い相殺されリーク電流によるノイズ成分を低減することが可能となる。
【００１３】
ここで、リセット用ＰＭＯＳトランジスタ３のドレイン、及び転送用ＰＭＯＳトランジスタ２のソースの面積をフォトダイオード１のリーク電流に合せて調整すれば、リーク電流によるノイズ成分を更に除去することも可能である。
【００１４】
以上、本実施例ではＰ導電型の半導体基板を用いて実施例を説明したが、Ｎ導電型の半導体基板を用い、フォトダイオード１のアノードに接続されたリセット用NMOSトランジスタもしくは転送用ＮＭＯＳトランジスタを用いても、同様な効果が得られる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施例１の回路図である。
【図２】本発明の実施例２の回路図である。
【図３】従来技術のＣＭＯＳイメージセンサの画素部の回路図である。
【符号の説明】
【００１６】
１  フォトダイオード
２  転送用ＭＯＳトランジスタ
３  リセット用ＭＯＳトランジスタ
４  増幅用ＭＯＳトランジスタ
【図１】
2006013299.tif 000003
【図２】
2006013299.tif 000004
【図３】
2006013299.tif 000005