(57)【要約】【課題】  電圧標準用デジタル−アナログ変換機のジョセフソン接合アレーにおいて、アレーをメアンダライン型にし、単位長さあたり２倍の接合を集積する。しかし、メアンダライン構造にするとアレーのインダクタンスが増えるために特性インピーダンスが増加してしまう。特性インピーダンスの増加を防ぐためには、接地導体とアレーの間隔を小さくしてキャパシタンスを大きくすればよいが、これはゴミや不純物による短絡故障の原因にもなりかねない。【解決手段】  本願発明は、単位長さあたりジョセフソン接合の集積密度を上げるためにアレーをメアンダライン型にするとき、ジョセフソン接合の下部配線の幅を大きくし接地導体に近づけることでインピーダンスの増加を防ぎ、下部配線と接地導体を絶縁体で分離することで短絡故障の危険を回避する。歩留まりの減少を招くことなく、接合の集積密度を上げることで、チップの製造コストを下げることが可能になる。【選択図】  図４
2006128460.tif 000002
【特許請求の範囲】
【請求項１】
基板上にジョセフソン接合アレーがメアンダライン状に配置されたジョセフソン接合アレー構造体であって、該ジョセフソン接合アレーは、下部電極、中間層及び上部電極から構成され、下部電極との間に絶縁膜を介して外部導体が配置されていることを特徴とするジョセフソン接合アレー構造体。
【請求項２】
上記下部電極と上記外部導体の間に上記絶縁膜を介して形成される特性インピーダンスの値が一定となる構造であることとを特徴とする請求項１に記載のジョセフソン接合アレー構造体。
【請求項３】
上記ジョセフソン接合アレー構造体は、準平面型マイクロ波伝送線路を形成するように配置された構造であることを特徴とする請求項１に記載のジョセフソン接合アレー構造体。
【請求項４】
上記基板は、誘電体又は半導体であることを特徴とする請求項１に記載のジョセフソン接合アレー構造体。
【請求項５】
上記外部導体は、超伝導体であることを特徴とする請求項１に記載のジョセフソン接合アレー構造体。
【請求項６】
上記絶縁膜は、誘電体であることを特徴とする請求項１に記載のジョセフソン接合アレー構造体。
【請求項７】
デジタル−アナログ変換機において、請求項１乃至６のいずれかに記載のジョセフソン接合アレー構造体が用いられていることを特徴とするデジタル−アナログ変換機。
【請求項８】
プログラマブルジョセフソン電圧標準用接合アレーにおいて、請求項７に記載のデジタル−アナログ変換機が用いられていることを特徴とするプログラマブルジョセフソン電圧標準用接合アレー。
【請求項９】
ジョセフソン電圧標準用チップにおいて、該チップは、請求項８に記載のプログラマブル電圧標準用接合アレーを基板上に作製し、チップ状に切り分けたものであることを特徴とするジョセフソン電圧標準用チップ。
【請求項１０】
ジョセフソン電圧発生装置において、請求項６記載のプログラマブル電圧標準用チップが用いられていることを特徴とするジョセフソン電圧発生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、バイアス電流とマイクロ波の印加により一定電圧を発生するジョセフソン接合の多数個を直列接続したジョセフソン接合アレーで構成される電圧標準装置に関する。
【背景技術】
【０００２】
ジョセフソン電圧標準装置は、周波数を正確に電圧に変換できる交流ジョセフソン効果という物理法則に基づいている。シリコンなどを材料とするチップ上のジョセフソン接合にマイクロ波を供給するためにはマイクロ波伝送線路が用いられる。マイクロ波伝送線路としては、準平面型導波路（Coplanar Waveguide: CPW) が利用されてきた（下記非特許文献１参照）。
【０００３】
図１には、誘電体基板１の一面に信号導体配線２と接地導体（外部導体）３が設けられた配線構造である準平面型導波路が示されている。信号配線が接地導体にはさまれた構造になっており、誘電体の一面のみを使って信号伝送ができるため、回路の特性評価や他の回路との接続が容易である。
【０００４】
電圧標準で用いられるジョセフソン接合アレーは、超伝導体の下部電極４と常伝導体の中間層５と超伝導体の上部電極６から構成されるジョセフソン接合を多数個直列に接続したものである。
【０００５】
図２に示すように、すべての接合に均一にマイクロ波を印加するために、ジョセフソン接合７アレーも接合の両側に接地導体３を配置し、準平面型の伝送線路を形成したものも知られている(非特許文献２参照)。
【非特許文献１】小西良弘著「マイクロ波回路の基礎とその応用」、総合電子出版社、１９９２年８月２０日（第１版）、第７０頁〜第７１頁
【非特許文献２】S.P.Benz: Appl. Phys. Lett.67 (18), 30 October 1995 「Superconductor−normal −superconductor junctions for programmable voltage standards」
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ここで問題となるのは、大きな出力電圧を得ようとする場合、多くのジョセフソン接合を直列に接続する必要があり、ジョセフソン接合アレーが非常に長くなり、チップのサイズの大型化を招くことである。また、チップサイズが大きくなれば製造コストの増加を招いてしまう。
【課題を解決するための手段】
【０００７】
ジョセフソン接合アレーをメアンダライン（蛇行）型にすることにより、同じ長さのアレーであれば２倍のジョセフソン接合を配置できる。ところが、メアンダライン型にすると、アレーのインダクタンスが増加するため、アレーの特性インピーダンスを例えば５０オームに保とうとすると、アレーと外部導体とのキャパシタンスを大きくする必要があるため、アレーと接地導体の距離を非常に小さくする必要がある。しかし、アレーと外部導体のギャップを小さくすることは、パーティクルによる短絡故障を招きかねない。そこで、下部電極のみ幅を広げ、絶縁膜（誘電体膜）を介して接地導体とキャパシタンスを確保すれば、下部電極と接地導体は絶縁膜（誘電体膜）で絶縁されているため、アレーと接地導体の短絡故障の危険を減らすことができる。
【発明の効果】
【０００８】
ジョセフソン接合アレーをメアンダライン型にすることで２倍のジョセフソン接合を集積でき、アレーの下部電極とマイクロ波伝送線路の外部導体の間に絶縁膜をはさむことにより、アレーと外部導体が電気的に完全に絶縁されるため、ごみや不純物による絶縁性能の劣化または短絡故障の可能性が小さくなる。以上の効果は、チップサイズを小型化、またはチップサイズを大型化せずに大きな出力電圧を得ることが可能になり、作製の歩留まりを向上させ電圧標準チップの製造コストを下げるために有効である。
【発明を実施するための最良の形態】
【０００９】
以下に、発明を実施するための最良の形態を示す。
【実施例】
【００１０】
図３に示されるように、従来のジョセフソン接合アレーにおいては、下部電極４上に２個のジョセフソン接合７を配置し、上部電極６で２個のジョセフソン接合を接続し、両側に接地導体３を配置してアレーを形成している。
【００１１】
アレーのインダクタンスをＬ、アレーと接地導体３のキャパシタンスをＣとすると、アレーの特性インピーダンスＺはＺ＝√（Ｌ／Ｃ）で与えられる。特性インピーダンスは常に一定の値、典型的には５０オームでなければならないので、アレーと接地導体の間隔を調節してインピーダンスをあわせる必要がある。
【００１２】
図４に示されるように、図３に示されるジョセフソン接合と同じ長さで、接合の数を２倍にするには、下部電極４と上部電極６をメアンダライン（蛇行）状にしてジョセフソン接合７を２列にすれば、２倍のジョセフソン接合が配置できる。アレーのインダクタンスLは大幅に増加するため、下部電極４の大きさを大きくし、接地導体３に近づける。
【００１３】
図５は、図４のＡＡ面における断面図であるが、下部電極４と接地導体３がゴミや不純物による短絡故障が起こらないように、下部電極４と接地導体３は絶縁膜８により絶縁する構成としている。作製を容易にするためには、上部電極６と接地導体３は同一レイヤーの導体膜を用いることもできる。
【産業上の利用可能性】
【００１４】
本願発明にかかるジョセフソン接合アレー構造体は、デジタル−アナログ変換機に用いることができる。また、該デジタル−アナログ変換機を用いて、プログラマブルジョセフソン電圧標準用接合アレーとすることができる。
さらに、該プログラマブルジョセフソン電圧標準用接合アレーをチップ状として、ジョセフソン電圧標準用チップとすることができ、該ジョセフソン電圧標準用チップを用いて、ジョセフソン電圧発生装置とすることができる。
【図面の簡単な説明】
【００１５】
【図１】準平面型導波路
【図２】従来のジョセフソン接合アレーの断面図
【図３】従来のジョセフソン接合アレーの平面図
【図４】本発明の一実施例を示す平面図
【図５】図４のＡＡ断面図
【符号の説明】
【００１６】
1:基板
2:信号配線導体
3:接地導体
4:下部電極
5:中間層
6:上部電極
7:ジョセフソン接合
8:絶縁膜
【図１】
2006128460.tif 000003
【図２】
2006128460.tif 000004
【図３】
2006128460.tif 000005
【図４】
2006128460.tif 000006
【図５】
2006128460.tif 000007