(57)【要約】【課題】  無駄な消費電力を防止し得るデータ転送装置及び撮像装置を提供する。【解決手段】  データバスを備えたＤＭＡ転送部を共有する複数の回路間でのデータの転送制御を行うＤＭＡバス制御手段と、前記ＤＭＡ転送部におけるクロック周波数を制御するクロック制御手段とを有し、前記クロック制御手段が、各回路間での前記データ転送に必要な単位時間当たりのクロック数を設定するクロック数設定手段と、このクロック数設定手段によって設定された各回路間での前記クロック数の合計値に基づいて前記ＤＭＡ転送部におけるデータ転送のクロック周波数を設定するクロック周波数設定手段とを備えており、ＤＭＡ転送を最小限の周波数で行わせることが出来る。【選択図】図２
2006236059.tif 000002
【特許請求の範囲】
【請求項１】
ＤＭＡ転送部を共有する複数の回路間でのデータのＤＭＡ転送制御を行うＤＭＡバス制御手段と、
前記ＤＭＡ転送部におけるデータ転送のクロック周波数を制御するクロック制御手段とを備えるデータ転送装置において、
前記クロック制御手段は、
各回路間での前記データ転送に必要な単位時間当たりのクロック数を設定するクロック数設定手段と、
このクロック数設定手段によって設定された各回路間での前記クロック数の合計値に基づいて前記ＤＭＡ転送部におけるデータ転送のクロック周波数を設定するクロック周波数設定手段と、
を備えることを特徴とするデータ転送装置。
【請求項２】
さらに、前記クロック周波数設定手段で設定されたクロック周波数の値を記憶する周波数記憶手段を備え、前記ＤＭＡ転送部におけるデータ転送終了時には、前記周波数記憶手段に記憶されるクロック周波数をシステム全体の動作を継続するために必要とされる低いクロック周波数に設定する低周波数設定手段を備えることを特徴とする請求項１に記載のデータ転送装置。
【請求項３】
前記クロック周波数設定手段によって設定されるクロック周波数は、前記クロック数の合計値以上で且つ転送が正常に行われる範囲のクロック周波数であることを特徴とする請求項１又は請求項２に記載のデータ転送装置。
【請求項４】
更に、各回路間での前記データ転送に必要な単位時間当たりのクロック数データを記憶するクロック数データ記憶手段を備えることを特徴とする請求項１乃至請求項３の何れか一項に記載のデータ転送装置。
【請求項５】
ＤＭＡ転送部を共有する複数の回路間でのデータの転送制御を行うＤＭＡバス制御手段と、
前記ＤＭＡ転送部におけるクロック周波数を制御するクロック制御手段と、を備えるデータ転送装置において、
さらに、前記クロック周波数の値を一定間隔計測して前記ＤＭＡ転送部におけるバス占有率を算出するバス占有率算出手段を備え、
前記クロック制御手段は、前記バス占有率算出手段により算出されたバス占有率結果に基づき所定の閾値内にクロック周波数の値を制御することを特徴とするデータ転送装置。
【請求項６】
請求項５に記載のデータ転送装置において、前記ＤＭＡバス制御手段に前記バス占有算率出手段を備えることを特徴とするデータ転送装置。
【請求項７】
請求項５又は請求項６に記載のデータ転送装置において、
前記クロック周波数制御手段は、前記バス占有率算出手段により算出されたバス占有率結果が前記閾値の下限値以上の場合にはクロック周波数の値を上げ、前記閾値の上限値以下の場合にはクロック周波数の値を下げて所定の閾値内に前記クロック周波数の値を制御することを特徴とするデータ転送装置。
【請求項８】
ＤＭＡ転送部を共有する複数の回路間でのデータの転送制御を行うＤＭＡバス制御手段と、
前記ＤＭＡ転送部におけるクロック周波数を制御するクロック制御手段と、
前記クロック周波数のクロック回数を測定し、前記クロック制御手段に送るクロック回数測定手段とを備え、
前記クロック周波数制御手段は、前記クロック回数測定手段より送られた前記クロック回数に基づきＤＭＡ応答がない場合にクロック周波数の値を上げることを特徴とするデータ転送装置。
【請求項９】
請求項１乃至請求項８の何れか一項に記載のデータ転送装置を備えることを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＭＡ（Direct Memory Access）転送を行うデータ転送装置及び撮像装置に関する。
【背景技術】
【０００２】
デジタルカメラ等の撮像装置においては、共通のデータバスを用いて多くの処理を行う為にＤＭＡ転送技術が採用されており、例えば、表示データを表示部に供給して表示を行わせる場合にはＤＭＡ転送が用いられている（例えば、特許文献１を参照。）。
また、ＤＭＡ転送を行う電子機器、特に電池を電源電圧とする電子機器にあっては、消費電力を押さえるために、高速処理を要求されない時にはクロック周波数を低速に切り換えることも行われている（例えば、特許文献２を参照。）。
【特許文献１】特開２００３−１３２００７号公報
【特許文献２】特開２００３−２４２１０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来では、大まかな動作モード別等によってクロック周波数の値を切り換えており、ＤＭＡ転送を行っている際のバストラフィックの状態に最適なクロック周波数の値に対応していないので無駄な消費電力がなされることがある。また、動作モード等によるクロック周波数の値の切り換えでは、バストラフィック（バスの占有）が集中した時に正常な転送動作が行えなくなる欠点があった。
【０００４】
本発明の課題は、上記課題を解決しようとしてなされたものであり、バストラフィックの状態に応じた最適なクロック周波数の値でＤＭＡ転送を行わせることにより無駄な消費電力を防止し得るデータ転送装置及び撮像装置を提供することである。
【課題を解決するための手段】
【０００５】
請求項１に記載のデータ転送装置は、ＤＭＡ転送部を共有する複数の回路間でのデータのＤＭＡ転送制御を行うＤＭＡバス制御手段と、前記ＤＭＡ転送部におけるデータ転送のクロック周波数を制御するクロック制御手段とを備えるデータ転送装置において、前記クロック制御手段が、各回路間での前記データ転送に必要な単位時間当たりのクロック数を設定するクロック数設定手段と、このクロック数設定手段によって設定された各回路間での前記クロック数の合計値に基づいて前記ＤＭＡ転送部におけるデータ転送のクロック周波数を設定するクロック周波数設定手段とを備えることを特徴とする。
【０００６】
請求項２に記載の発明は、請求項１に記載のデータ転送装置において、さらに、前記クロック周波数設定手段で設定されたクロック周波数の値を記憶する周波数記憶手段を備え、前記ＤＭＡ転送部におけるデータ転送終了時には、前記周波数記憶手段に記憶されるクロック周波数をシステム全体の動作を継続するために必要とされる低いクロック周波数に設定する低周波数設定手段を備えることを特徴とする。
【０００７】
請求項３に記載の発明は、請求項１又は請求項２に記載のデータ転送装置において、前記クロック周波数設定手段によって設定されるクロック周波数は、前記クロック数の合計値以上で且つ転送が正常に行われる範囲のクロック周波数であることを特徴とする。
【０００８】
請求項４に記載の発明は、請求項１乃至請求項３の何れか一項に記載のデータ転送装置において、更に、各回路間での前記データ転送に必要な単位時間当たりのクロック数データを記憶するクロック数データ記憶手段を備えることを特徴とする。
【０００９】
請求項５に記載の発明は、データ転送装置において、ＤＭＡ転送部を共有する複数の回路間でのデータの転送制御を行うＤＭＡバス制御手段と、前記ＤＭＡ転送部におけるクロック周波数を制御するクロック制御手段と、を備えるデータ転送装置において、さらに、クロック周波数の値を一定間隔計測して前記ＤＭＡ転送部におけるバス占有率を算出するバス占有率算出手段を備え、前記クロック制御手段は、前記バス占有率算出手段により算出されたバス占有率結果に基づき所定の閾値内にクロック周波数の値を制御することを特徴とする。
【００１０】
請求項６に記載の発明は、請求項５に記載のデータ転送装置において、前記ＤＭＡバス制御手段に前記バス占有算率出手段を備えることを特徴とする。
【００１１】
請求項７に記載の発明は、請求項５又は請求項６に記載のデータ転送装置において、前記クロック周波数制御手段は、前記バス占有率算出手段により算出されたバス占有率結果が前記閾値の下限値以上の場合にはクロック周波数の値を上げ、前記閾値の上限値以下の場合にはクロック周波数の値を下げて所定の閾値内に前記クロック周波数の値を制御することを特徴とする。
【００１２】
請求項８に記載の発明は、ＤＭＡ転送部を共有する複数の回路間でのデータの転送制御を行うＤＭＡバス制御手段と、前記ＤＭＡ転送部におけるクロック周波数を制御するクロック制御手段と、前記クロック周波数のクロック回数を測定し、前記クロック制御手段に送るクロック回数測定手段と、を備えるデータ転送装置において、前記クロック周波数制御手段は、前記クロック回数測定手段より送られた前記クロック回数に基づきＤＭＡ応答がない場合にクロック周波数の値を上げることを特徴とする。
【００１３】
請求項９に記載の撮像装置は、請求項１乃至請求項８の何れか一項に記載のデータ転送装置を備えることを特徴とする。
【００１４】
請求項１から請求項４に記載の発明によれば、ソフトウエア処理により各回路の駆動状態においてＤＭＡ転送時に必要とされるクロック周波数の値にＤＭＡ転送起動前又はＤＭＡ転送終了後に切り換えることができる。
【００１５】
請求項５から請求項７に記載の発明によれば、ソフトウエア処理によりクロック周波数の値を所定の閾値内のクロック周波数の値に制御することができる。
【００１６】
請求項８に記載の発明によれば、ソフトウエア処理によりクロック周波数のクロック回数に基づきＤＭＡ転送がない場合にクロック周波数の値を上げることができる。
【００１７】
請求項９に記載の発明によれば、撮像装置において、ソフトウエア処理によりバストラフィックの状態に適合するクロック周波数の値に切り換えることができる。
【発明の効果】
【００１８】
本発明によれば、ソフトウエア処理によりバストラフィックの状態に適合するクロック周波数の値への切り換えるが可能となるので、デジタルカメラや携帯電話に搭載したカメラ等の撮像装置の性能を損なうことなく消費電力を低減することが可能となる。
【発明を実施するための最良の形態】
【００１９】
以下に本発明を実施するための最良の形態について図面を用いて説明する。ただし、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示に限定するものではない。
【００２０】
〔第１実施形態〕
図１は、本発明におけるデータ転送装置を適用した撮像装置の一例であるデジタルカメラの回路構成図である。
【００２１】
制御部１は、ＣＰＵ、ＲＯＭ、ＲＡＭ等から構成されている。ＲＯＭには、デジタルカメラ全体の動作を制御するため及び後述する各種動作を行うためのプログラムが格納されており、データバスＤＢを介して後述する各回路に供給される。また、ＲＯＭには、詳細を後述する転送パラメータやデジタルカメラの機能情報を記憶しており、機能情報はＤＭＡバス制御部２、ＤＭＡ転送部（データバス）１０、メモリ制御部１１介して記録部１２に送られて記憶される。
【００２２】
ＤＭＡ転送部１０は、共通のデータバスを有していて各回路間から出力されるデータをＤＭＡ転送するもので、ＤＭＡバス制御部２によってＤＭＡ転送チャンネルや転送用のクロック周波数が制御される。ＤＭＡバス制御部２は、制御部１からの指示によりＤＭＡ転送部１０を共有する複数の回路間でのＤＭＡデータ転送を制御する。
【００２３】
入力部３は、複数の操作ボタンを備えている（図示せず）。操作ボタンによって本デジタルカメラの動作モード及び撮影条件等を設定する設定ボタン、撮影を指示するシャッターボタン、記録した画像の再生を指示する再生ボタンなどを備えている。尚、動作モードとしては、記録モードや再生モード、消去モード等が挙げられる。
【００２４】
撮像素子であるＣＣＤ（Charge Coupled Devices）４には、レンズ等の光学系（図示せず）を介して外部の被写体像が写し込まれ撮像される。ＣＣＤ４に写し込まれた被写体像のアナログ信号は、各部にタイミングパルス信号を供給するタイミングジェネレータ５から出力されるパルス信号を基にＣＣＤ駆動回路６から供給される読み出しパルスによって読み出され、ＣＤＳ（Correlated Double Sampling）／増幅回路７に送られる。
【００２５】
ＣＤＳ／増幅回路７では、アナログ信号の相関二重サンプリングが行われて雑音が除去されるとともにゲイン調整が行われる。ゲイン調整された信号は、アナログ／デジタル（Ａ／Ｄ）変換回路８でデジタル信号に変換され順次バッファ９に送られるとともにＤＭＡ転送部１０を介してメモリ制御部１１に送られる。メモリ制御部１１は、記録部１２への情報の書き込み及び読み出しを制御し、ＤＭＡ転送部１０を介して送られてきたデジタル信号を記録部１２に記録させる。
【００２６】
記録部１２は、大容量のＲＡＭ或いはフラッシュメモリ等で構成されている。記録部１２は、上述のＣＣＤ４から送られていくる画像信号を順次記録してフレーム単位の画像信号を格納する領域や、後述するフレーム単位の画像信号を輝度（Ｙ）、色差(ＵＶ)信号に変換した画像情報（以下、ＹＵＶ画像情報とする。）、このＹＵＶ画像情報の解像度を変換したＹＵＶ画像情報、及び制御部１から送られてくる機能情報をそれぞれ記録する格納領域を備えている。
【００２７】
ここで、ＣＣＤ４から送られ記録部１２に記録された１フレーム分の画像情報は、メモリ制御部１１を介して直ちに読み出され、ＤＭＡ転送部１０及びバッファ１３を介してＹＵＶ変換回路１４に送られ、ＹＵＶ画像情報に変換される。１フレーム分の画像情報は、ＹＵＶ画像情報に変換された後、バッファ１５及びＤＭＡ転送部１０を介してメモリ制御部１１に送られ、記録部１２に記録される。
【００２８】
さらに、記録部１２に記録されたＹＵＶ画像情報は、メモリ制御部１１を介して読み出されＤＭＡ転送部１０及びバッファ２３を介して解像度変換回路２４に送られる。この解像度変換回路２４に送られたＹＵＶ画像情報は、解像度が後述する表示部２２の表示データに適したデータ量に変換され、バッファ２５、ＤＭＡ転送部１０及びメモリ制御部１１を介して記録部１２に記憶される。また、静止画の撮影や動画の撮影が指示された場合には、記録部１２に記憶されたＹＵＶ画像情報がメモリ制御部１１を介して読み出され、読み出されたＹＵＶ画像情報は、ＤＭＡ転送部１０及びバッファ１６を介して圧縮・伸長回路１７に送られる。送られたＹＵＶ画像情報は、例えば、静止画の場合にはＪＰＥＧ規格形式の画像情報等、動画の場合にはモーションＪＰＥＧ或いはＭＰＥＧ規格形式の画像情報等に変換された後、バッファ１８及びＤＭＡ転送部１０を介して記録媒体制御部１９に送られ、記録媒体２０に記録される。
記録媒体２０は、本デジタルカメラ本体に脱着可能な不揮発性メモリ或いは光磁気ディスク等から構成されている。これら不揮発性メモリ或いは光磁気ディスクは、多数の静止画或いは動画を記録できる大容量のものが好ましい。
【００２９】
デジタルカメラの機能情報は、モード名や撮影条件値などの各機能を表す文字、記号或いはアイコン等の情報が予め制御部１のＲＯＭに記録されている。デジタルカメラの機能情報は、一旦記録部１２に記録された後、メモリ制御部１１及びＤＭＡ転送部１０を介して詳細を後述する表示制御回路２１に送られる。表示制御回路２１に送られた機能情報と解像度変換回路２４で変換された被写体画像とは、合成されて表示部２２に表示される。
【００３０】
時計回路２６は現在の日付及び時刻を計時するもので、計時されている現在の日付及び時刻は一旦記録部１２に記録された後、メモリ制御部１１及びＤＭＡ転送部１０を介して表示制御回路２１に送られる。解像度変換回路２４で変換された被写体画像と合成されて表示部２２に表示される。
【００３１】
静止画或いは動画の撮影モードにおいては、ＣＣＤ４に写し込まれている被写体画像は表示制御回路２１を介して表示部２２に常にスルー表示されている。この表示部２２は、カラー液晶或いはカラー有機ＥＬ等で構成されている。また、表示部２２は、表示画素が水平及び垂直方向にマトリクス上に配置され、被写体画像を表示することにより撮影時における電子ファインダ（モニター表示）の役割を果たす。
【００３２】
表示制御回路２１は、第１ＤＭＡインターフェイス（Ｉ／Ｆ）制御回路３０、第２ＤＭＡインターフェイス（Ｉ／Ｆ）制御回路３４、合成回路３７、コード変換回路３８、バッファ３１、３２、バッファ３５、３６及び表示クロック信号発生回路４０等を備えている。
【００３３】
第１ＤＭＡインターフェイス制御回路３０は、ＤＭＡ転送部１０にＤＭＡ転送要求信号を送出し、また、ＤＭＡ転送部１０からＤＭＡ応答信号及びデジタルカメラの機能情報を受け取り、バッファ３１、３２へ送る。第１ＤＭＡインターフェイス制御回路３０の内部には、表示部２２における機能情報の表示位置情報を記録するメモリ３０Ａが備えられている。
【００３４】
第２ＤＭＡインターフェイス制御回路３４は、ＤＭＡ転送部１０にＤＭＡ転送要求信号を送出し、また、解像度変換回路２４で解像度が変換され記録部１２に記録されたＹＵＶ画像情報をＤＭＡ転送部１０を介して受け取り、バッファ３５、３６へ送る。第２ＤＭＡインターフェイス制御回路３４の内部には、画像情報の表示位置情報を記録するメモリ３４Ａが備えられている。
なお、ＹＵＶ変換回路１４、圧縮・伸長回路１７、解像度変換回路２４等は、各バッファの他にＤＭＡインターフェイス制御回路（図示せず）を備えている。
【００３５】
バッファ３５、３６の出力（画像情報）は、合成回路３７に送られるとともにバッファ３１、３２の出力もコード変換回路３８に送られてＹＵＶ画像情報に変換された後、合成回路３７に送られ、表示部２２に表示する画像情報に合成される。尚、第１ＤＭＡインターフェース（Ｉ／Ｆ）制御回路３０に対し２つのバッファ３１及び３２、第２ＤＭＡインターフェース（Ｉ／Ｆ）制御回路３４に対し２つのバッファ３５及び３６をそれぞれ設けているのは、１回のＤＭＡ転送によって送られてきた所定バースト長のデータを一方のバッファに記憶させ、この記憶されたデータを読み出している間に、次に送られてきたデータを他方のバッファに記憶させ、一方のバッファの読み出しが終えた後は直ちに他方のバッファに記憶させたデータを読み出し、その間に一方のバッファに次のデータを記憶させるといった動作を行わせることによって表示情報の転送遅れが生じない様にするためである。
【００３６】
表示クロック信号発生回路４０は、基準クロック信号（φ）をカウントする水平カウンタ４１及び垂直カウンタ４２、及びこれらから送られたデータを復号するデコーダ４３を備えている。このデコーダ４３によって取り出された表示用クロック信号は表示制御回路２１内各部へ送られる。
【００３７】
クロック制御部５１は、ＰＬＬ（Phase Locked Loop）が内蔵されており、発振回路５２から入力されるクロック数を分周してＤＭＡ転送用及び各部を制御するためのクロックを出力する。この場合、出力されるクロックの周波数（以下、アクティブクロック周波数と称呼する場合もある。）は、制御部１からの制御信号によって切り換えられる。
【００３８】
次に、第１実施形態のデジタルカメラの動作について説明する。
図２は、ＤＭＡ転送起動時におけるアクティブクロック周波数の変更制御のフローチャートを示す。
【００３９】
この図２の処理がなされる前のＤＭＡ転送が起動されていない状態では、制御部１は、クロック周波数Ｓ値を制御部１内部の図示しないＲＡＭに登録する。この場合、本デジタルカメラに電源が投入され、システムの初期設定が行われる場合には、初期設定後のクロック周波数Ｓ値は予めＲＯＭに登録されていてもよい。
ここで、クロック周波数Ｓ値は、単位時間あたりのクロック数の値であり、各回路の駆動状態におけるシステム全体の動作を継続するために必要とされる最低限度のクロック周波数の値である。また、アクティブクロック周波数は、クロック制御部５１から発振されている現在のクロック周波数である。
【００４０】
しかして、例えば撮影モードが設定されると、ＣＣＤ４に写し込まれた被写体像を表示部２２に表示させるため、ＣＣＤ４に写し込まれた被写体像がＤＭＡ転送部１０を介して記録部１２に記憶され、また、記録部１２に記憶された画像情報をＹＵＶ変換回路１４、解像度変換回路２４及び表示制御回路２１に転送或いは受け取るために、図２のＤＭＡ転送起動処理が開始される。
ＤＭＡ転送起動処理が開始されると、まず、各ＤＭＡ転送パラメータが選択され、設定される（ステップＳ１１１）。ここで、設定されるＤＭＡ転送パラメータは、ＤＭＡ転送部１０を介して各回路間のＤＭＡ転送時に必要とされる単位時間当たりのクロック数（以下、この値をクロック周波数Ａ１値、Ａ２値、Ａ３値・・・と称呼する）である。例えば、ＣＣＤ４に写し込まれた画像データを１秒当たり３０フレームのフレームレートで表示部２２にスルー表示させるのであれば、３０フレーム分の画像データ（但し、表示用なので、１フレームはＣＣＤ４の全画素のデータではなく、所定量間引いた画像データとなっている）を記録部１２に記録させるに必要なクロック周波数はＡ１、記録部１２に記憶された画像データを読み出しＹＵＶ変換回路１４にＤＭＡ転送させるに必要なクロック周波数はＡ２、ＹＵＶ変換回路１４で変換されたＹＵＶ画像データを記録部１２に記録させるに必要なクロック周波数はＡ３、記録部１２に記憶されたＹＵＶ画像データを解像度変換回路２４にＤＭＡ転送するのに必要なクロック周波数はＡ４、というように各回路間をＤＭＡ転送させるに必要な周波数値が設定される。
【００４１】
尚、上記クロック周波数Ａ１、Ａ２、Ａ３、Ａ４・・・は、制御部１の図示しないＲＯＭに予め記憶されているものであり、モードによって、或いは撮影状態などによってそれぞれ異なったパラメータが設定される。例えば、上述したスルー表示では、上述したクロック周波数以外に、更に解像度変換回路２４からの画像データを記録部１２に転送記録するクロック周波数Ａ５、この転送記録された画像データを表示制御回路２１に送るクロック周波数Ａ６、カメラの機能情報を表示制御回路２１に送るクロック周波数Ａ７等が設定されるが、このスルー表示状態においてシャッターボタンが操作され静止画の記録が指示されると、ＣＣＤ４の全画素のデータが１フレームの画像データとして記録部１２に送られるので、その１フレーム当たりのデータ量はスルー表示時より大きくなる。しかしながら、静止画の記録は３０フレームは必要とせず１もしくは２フレームでよいので、１もしくは２フレーム分のデータをＤＭＡ転送させるクロック周波数、例えばＡ１０が設定される。また、スルー表示にはＤＭＡ転送されなかった、記録部１２から圧縮・伸張回路１７へのＤＭＡ転送のクロック周波数及び圧縮・伸張回路１７から記録媒体２０へのＤＭＡ転送のクロック周波数Ａ１１が記録時には設定されるものである。
【００４２】
制御部１は、ＤＭＡ転送パラメータ設定に基づき各回路の駆動状態におけるＤＭＡ転送時に必要とされるクロック周波数Ａ１値、Ａ２値、Ａ３値・・・のそれぞれを加算し、更に、下記に説明するクロック周波数Ｊ値を加算して合計値Ｇ値を算出する(ステップＳ１１２）。
【００４３】
上記クロック周波数Ｊ値は、ＤＭＡ転送の待ち時間やＤＭＡ転送をする変換データ量等の違いによるバストラフィック状態を考慮した、ＤＭＡ転送を正常に行わせる余剰のクロック周波数の値であり、予めＲＯＭに設定されている。
従って、ステップＳ１１２では、ＤＭＡ転送に必要な最低の周波数が合計値Ｇとして算出される。
【００４４】
次のステップＳ１１３では、本フローチャートに入る前に登録されたクロック周波数Ｓ値とステップＳ１１２で算出された合計値Ｇ値とを比較し、アクティブクロック周波数Ｓ値が各ＤＭＡ起動時にシステム全体の動作を継続するために必要とされる必要最小限のクロック周波数Ｇの値以下か否かを判断する。
【００４５】
アクティブクロック周波数Ｓ値が算出されたクロック周波数Ｇより小さい、即ちアクティブクロック周波数Ｓ値が必要最小限のクロック周波数の値でないと判断した場合には（ステップＳ１１３；Ｙｅｓ）、アクティブクロック周波数を周波数Ｇ値に上げるようにアクティブクロック周波数の値を変更する（ステップＳ１１４）。
クロック周波数Ｇ値にアクティブクロック周波数の値を変更した後は、制御部１のＲＡＭに記憶されているアクティブクロック周波数Ｓの値をこのクロック周波数Ｇ値に更新する(ステップＳ１１５）。クロック周波数Ｓ値に更新後、各回路のＤＭＡ転送を起動する（ステップＳ１１６）。
ＤＭＡ転送を起動後、ＤＭＡ転送終了待ち状態となり（ステップＳ１１７）、ＤＭＡ転送終了となる。
【００４６】
ステップＳ１１３で、クロック周波数Ｓ値が必要最小限のクロック周波数Ｇ値以上である場合には（ステップＳ１１３；Ｎｏ）、アクティブクロック周波数の値はそのままの状態でクロック周波数Ｓ値を変更せず、各回路のＤＭＡ転送を起動する（ステップＳ１１６）。
ＤＭＡ転送を起動後、ＤＭＡ転送終了待ち（ステップＳ１１７）、ＤＭＡ転送終了となる。
【００４７】
図３はＤＭＡ転送の終了処理のフローチャートであり、特に、ＤＭＡ転送終了時におけるアクティブクロック周波数の変更のフローを示す。
まず、制御部１は、ＤＭＡ転送終了処理が開始されると、アクティブクロック周波数の変更以外のＤＭＡ転送終了のための各種処理を行い（ステップＳ１２１）、図２のステップＳ１１１で設定されたＤＭＡ転送パラメータであるクロック周波数Ａ１値、Ａ２値、Ａ３値・・・を合計して算出し、現在のアクティブクロック周波数の値Ｓ（図２のステップＳ１１４及びＳ１１５での処理がなされた場合は、アクティブクロック周波数の値Ｓは周波数Ｇとなっている）からクロック周波数Ａ１値、Ａ２値、Ａ３値・・・の合計値を減算し、さらに、Ｊ値を減算し、合計値Ｇを算出する(ステップＳ１２２）。
【００４８】
次のステップＳ１２３では、ステップＳ１２２で得られた合計値ＧとＤＭＡ転送終了後にシステム全体の動作を継続するために必要とされる必要最小限のクロック周波数とを比較して合計値Ｇが必要最小限のクロック周波数より大きいか否かを判断する。
【００４９】
合計値Ｇの値が、必要最小限のクロック周波数の値より大きいと判断した場合には（ステップＳ１２３；Ｙｅｓ）、アクテイブクロック周波数を必要最小限のクロック周波数に下げ、（ステップＳ１２４）、ステップＳ１２４後に、この必要最小限のクロック周波数の値を新たなアクテイブクロック周波数Ｓ値として更新し(ステップＳ１２５)し、終了する。
なお、合計値Ｇの値が必要最小限のクロック周波数値である場合には（ステップＳ１２３；Ｎｏ）、アクティブクロック周波数の値はそのままの状態となり、アクテイブクロック周波数値は更新されず、終了する（ステップＳ１２４）。なお、合計値Ｇの値が必要最小限のクロック周波数以下となることはあり得ないが、何らかのエラーなどによって必要最小限のクロック周波数以下になっている場合には、アクティブクロック周波数を必要最小限のクロック周波数に上げるようにすればよい。
【００５０】
これらの図２及び図３の処理はＤＭＡ転動の起動及びＤＭＡ転送の停止ごとに繰り返し行われる。
【００５１】
以上のことより、各回路間のＤＭＡ転送を起動前及び／又はＤＭＡ転送終了後に転送が正常に行われる範囲のできるだけ低いクロック周波数の値に適宜最適に切り換える処理を行うことができる。さらに、データバスのバストラフィック状態に対応しながら、アクティブクロック周波数の値をシステム全体の動作を継続するのに必要とされるクロック周波数の値に適宜切り換えることができるので、データ転送装置を用いたデジタルカメラ等撮像装置の性能を損なうことなく、消費電力を低減することができる。
【００５２】
なお、バストラフィックが集中する場合には、回路間のＤＭＡ転送に優先順位や絞込みを予め設定してもよい。ＤＭＡ転送の優先順位や絞込みを行うことによって重要な回路間のＤＭＡ転送を確保しつつバストラフィックの集中を回避することができるので、システム全体の動作を継続しながら撮像装置の性能を損なうことなく、消費電力を低減することができる。
【００５３】
〔第２実施形態〕
第２実施形態のデジタルカメラについて説明する。第２実施形態において、第１実施形態と同様の部分については説明を省略する。第１実施形態と異なる部分は、バス占有率計測部がＤＭＡバス制御部２内に備えられている点である。
バス占有率計測部は、カウンタによりアクティブクロック周波数を一定期間計測してＤＭＡ転送部１０におけるバス占有率を算出する。
なお、バス占有率計測部は、他の回路内に設けてもよく、独立させてＤＭＡ転送部１０を介して他の回路間との応答を行ってもよい。
【００５４】
制御部１は、システム全体のクロック周波数制御を行う。また、制御部１のＲＯＭには、第１実施形態のプログラムのほかに更に後述する動作（ステップＳ２０１からＳ２０７）を行うためのプログラムが格納されている。
また、ＲＯＭには、デジタルカメラが起動され、システムの初期設定が行われた後、各回路の起動状態に対応するクロック周波数に基づいてシステム全体の動作を維持し、ＤＭＡ転送部１０が許容することができるバス占有率の上限値（Ｑｍａｘ）及び下限値（Ｑｍｉｎ）の所定の閾値が設定されており、所定の閾値は制御部１によって読み出される。
【００５５】
次に、第２実施形態のデジタルカメラの動作について説明する。
第４図は、第２実施形態の制御のフローチャートを示す。
バス占有率計測部は、各回路の駆動状態におけるＤＭＡ転送時のクロック周波数の値に基づき単位時間当たりのＤＭＡ転送部１０全体のバス占有率計測カウンタの起動を開始する。（ステップＳ２０１）。各回路の駆動状態としては、動作モード別に基となるＣＣＤ駆動回路６や表示部２２の動作サイクル等が挙げられる。
【００５６】
バス占有率計測部は、バス占有率の計測し、バス占有率結果を算出し、備えられているＲＡＭに書き込む（ステップＳ２０２）。バス占有率計測部のバス占有率の計測が終了しない場合には（ステップＳ２０２；Ｎ）、そのまま計測を継続し、計測が終了した場合には（ステップＳ２０３；Ｙ）、制御部１に終了を通知する。
通知後、制御部１は、バス占有率計測部からバス占有率計測結果（Ｑｒｓｔ）を読み出すとともに（ステップＳ２０３）、バス占有率の上限値（Ｑｍａｘ）及び下限値（Ｑｍｉｎ）の所定の閾値を制御部１のＲＯＭ等から読み出す。所定の閾値は、予めＲＯＭに設定されていることが好ましい。
【００５７】
制御部１は、算出されたバス占有率結果（Ｑｒｓｔ）に基づき所定の閾値に対応してクロック周波数の値を制御する（ステップＳ２０４からＳ２０７）。即ち、制御部１は、バス占有率計測部から読み出したバス占有率計測結果（Ｑｒｓｔ）に基づきクロック周波数の値を切り換える。
【００５８】
制御部１は、バス占有率計測結果（Ｑｒｓｔ）が閾値の上限値（Ｑｍａｘ）より大きい場合（Ｑｒｓｔ＞Ｑｍａｘ）には（ステップＳ２０４；Ｙ）、アクティブクロック周波数の値を上げるように変更し（ステップＳ２０５）、次のステップ２０６に移行する。また、制御部１は、バス占有率計測結果（Ｑｒｓｔ）が閾値の上限値（Ｑｍａｘ）より小さい場合（Ｑｒｓｔ＜Ｑｍａｘ）には（ステップＳ２０４；Ｎ）、アクティブクロック周波数の値はそのままとし、次のステップ２０６に移行する。
【００５９】
制御部１は、さらに、バス占有率計測結果（Ｑｒｓｔ）が下限値（Ｑｍｉｎ）より小さい場合（Ｑｒｓｔ＜Ｑｍｉｎ）には（ステップＳ２０６；Ｙ）、アクティブクロック周波数の値を下げるように変更し（ステップＳ２０７）、次のステップ２０８に移行し、終了する。バス占有率計測結果（Ｑｒｓｔ）が下限値（Ｑｍｉｎ）より大きい場合（Ｑｒｓｔ＞Ｑｍｉｎ）には（ステップＳ２０６；Ｎ）、アクティブクロック周波数の値はそのままとし、終了する。このとき、アクティブクロック周波数の値は、所定の閾値内となる。
【００６０】
制御部１は、これらの処理を一定間隔ごとに繰り返し行ってアクティブクロック周波数の値を制御する（ステップＳ２０１からＳ２０７）。
【００６１】
以上のことより、実際のバストラフィック状態をバス占有率計測結果として計測し、このバス占有率結果に基づきアクティブクロック周波数の値を定期的に最適なクロック周波数の値に切り換えることができるため、デジタルカメラ等の撮像装置のシステム全体の動作を安定的に継続することができる。また、さらにクロック周波数の値を実際のバストラフィック状態におけるＤＭＡ転送時に必要とされる閾値内に低減することができるので、消費電力を低減することができる。
〔第３実施形態〕
【００６２】
第３実施形態のデジタルカメラについて説明する。第２実施形態において、第１実施形態と同様の部分については説明を省略する。第１実施形態と異なる部分は、さらに、アクティブクロック周波数のクロック回数を測定し、その結果を制御部１に送るクロック制御部５１ａが備えられている点である。
制御部１のＲＯＭには、第１実施形態のプログラムのほかに更に後述する動作、特にクロック回数に基づきＤＭＡ応答がない場合にアクティブクロック周波数の値を上げるためのプログラムが格納されている。
【００６３】
第３実施形態では、例えば、表示制御回路２１の第２ＤＭＡインターフェイス制御回路３４を例に説明する。第２ＤＭＡインターフェイス制御回路３４は、例えば８ワードからなる画像情報Ｂ１、Ｂ２・・・をバッファ３５、３６に順次送る。
クロック制御部５１ａには、クロック回数をカウントするカウンタが備えられている。このクロック制御部５１ａは、クロック回数を制御部１にＤＭＡ転送部１０を介して送る。また、動作プログラムには、ＤＭＡ転送要求開始後、バッファ３５、３６に画像情報の書き込みが開始されるまでの許容時間として、各回路間のクロック周波数の値に対応するクロック回数が設定されている。
【００６４】
次に、第３実施形態のデジタルカメラの動作について説明する。
図５に、第３実施形態の一例である表示部２２の動作のタイミングチャートを示す。
制御部１は、所定量ごとの画像情報Ｂ１、Ｂ２・・・をＤＭＡ転送部１０及び第２ＤＭＡインターフェイス制御回路３４を介してバッファ３５、３６に送る。表示タイミング以前に画像情報Ｂ１がバッファ３５に記録される。
【００６５】
バッファ３５に記録された画像情報Ｂ１を読み出し（動作時間Ａ）、合成回路３７を介して表示部２２に送り、表示する。同時に、画像情報Ｂ２を送るようにＤＭＡ転送要求し（動作時間Ｂ）、このＤＭＡ転送要求に対応してＤＭＡ応答信号（動作時間Ｃ）及び画像情報Ｂ２を送る。この画像情報Ｂ２は、バッファ３６に書き込まれる（動作時間Ｄ）。
【００６６】
次のタイミングｔ１では、バッファ３６に書き込まれていた画像情報Ｂ２を読み出し、合成回路３７を介して表示部２２に送る（動作時間Ｅ）とともに次の画像情報Ｂ３送るようにＤＭＡ転送要求をする（動作時間Ｆ）。このＤＭＡ転送要求に対応してＤＭＡ応答信号（動作時間Ｇ）及び画像情報Ｂ３を送り、バッファ３５に書き込む（動作時間Ｈ）。
次のタイミングｔ２では、バッファ３５に書き込まれている画像情報Ｂ３を読み出し、表示部２２に送るとともに次の画像情報Ｂ４をバッファ３６に書き込む。
【００６７】
このようにして、２つのバッファ３５及び３６で交互に表示データの書き込み及び／又は読み出し、合成回路３７を介して表示部２２に画像情報Ｂ１、Ｂ２・・・を送り、表示部２２に画像を表示させる。
【００６８】
ここで、ＤＭＡ転送要求をアサートすると同時にクロック制御部５１は、アクティブクロック周波数のアクティブクロック回数のカウントを開始し、アクティブクロック回数を制御部１に送る。
制御部１は、受け取ったアクティブクロック回数が各回路間に対応して設定されているクロック回数Ｘ値を超えた（許容時間経過）後、画像情報Ｂ１及び／又はＤＭＡ応答が送られていない場合には、アクティブクロック周波数の値を予め設定されているクロック周波数の値に上げる。さらに、制御部１は、アクティブクロック周波数の値を上げた後、一定カウント回数Ｙ（許容時間）経過後になっても画像情報Ｂ１が送られていない場合には、さらにアクティブクロック周波数の値を予め設定されているクロック周波数の値に上げる。
【００６９】
例えば、図６のクロック周波数ｆ０における所定のクロック回数Ｘ値（例えば、Ｘ＝３）経過後、画像情報Ａ１及び／又はＤＭＡ応答が制御部１に送られていない場合には、制御部１は、クロック制御部５１を制御して、クロック周波数ｆ０をクロック周波数ｆ１に直ちに上げるように変更する。さらに、クロック周波数ｆ１における所定のクロック回数Ｙ値（例えば、Ｙ＝３）経過後、さらに画像情報Ａ１及び／又はＤＭＡ応答が制御部１に送られていない場合には、更にクロック周波数ｆ２にアクティブクロック周波数の値を上げるようにする。この場合、クロック周波数の値はｆ０＜ｆ１＜ｆ２・・・となる。
クロック周波数の値を順次ｆ０、ｆ１、ｆ２・・・に上げることによって、タイミングｔ０における書き込み動作時間Ｂよりもタイミングｔ２における書き込み動作時間Ｉを短くすることができる。このとき、システム全体の動作を継続することができる、ＤＭＡ転送時に必要とされる各回路間のクロック周波数の値が設定されている。
【００７０】
以上のことより、タイミングｔ０、ｔ１、ｔ２・・・の周期は表示タイミングと同期しており、固定であるため、これらのタイミングにあわせて画像情報の書き込み及び／又は読み出しができるので、表示部に正常な表示をすることができる。
また、ＤＭＡ転送時に必要とされるクロック周波の値を予め低く設定しておき、クロック回数によって直ちにクロック周波数の値を上げて、バッファへのデータの書き込み及びバッファからのデータの読み出しを遅延なくすることができるので、デジタルカメラ等の撮像装置のシステム全体の動作を安定的に継続することができるとともに消費電力を低減することができる。
【００７１】
また、制御部によってバストラフィックを管理することができるため、より正確に予期し得ないアクセス集中による動作破綻を未然に防ぐことができ、かつ、十分な動作マージンを確保し、安定して操作システムを構築することができる。
【図面の簡単な説明】
【００７２】
【図１】本発明における撮像装置の一例であるデジタルカメラの回路構成図である。
【図２】第１実施形態におけるＤＭＡ転送起動前のアクティブクロック周波数の制御フロー図である。
【図３】第１実施形態におけるＤＭＡ転送終了後のアクティブクロック周波数の制御フロー図である。
【図４】第２実施形態におけるＤＭＡ転送時のアクティブクロック周波数の制御フロー図である。
【図５】第３実施形態におけるＤＭＡ転送のタイムチャート図である。
【符号の説明】
【００７３】
１  制御部
２  ＤＭＡバス制御部
１０  ＤＭＡ転送部
３４  第２ＤＭＡインターフェイス制御回路
５１  クロック制御部
【図１】
2006236059.tif 000003
【図２】
2006236059.tif 000004
【図３】
2006236059.tif 000005
【図４】
2006236059.tif 000006
【図５】
2006236059.tif 000007