(57)【要約】【課題】  製造工程におけるチャージアップによるゲート酸化膜の破壊、劣化を防止する半導体集積回路を提供する。【解決手段】  半導体集積回路は、トランジスタの拡散層１１と絶縁されて設けられるゲート１２と、ゲート１２に接続される配線１３、１４と、配線１３に平行して隣接する配線１５と、配線１５に接続される配線１６と、を備える。ゲート１２のゲート面積をG_Area、ゲート容量をG_Capとする。また、配線１３、１４、１５、１６のそれぞれの面積をMG1_Area、MG2_Area、M1_Area、M2_Area、とし、配線１３と配線１５との間の寄生容量をM1_Capとする。面積から算出されるアンテナ比Ｒ１は、R1={(MG1_Area+MG2_Area)+α(M1_Area+M2_Area)}/G_Areaである。αはG_CapとM1_Capとの関数で決まるパラメータである。この時、R1<L1（ゲート酸化膜のダメージとなる規定値）を満たすように配線のレイアウトを行う。【選択図】  図１
2006128498.tif 000002
【特許請求の範囲】
【請求項１】
設計装置によって半導体集積装置の配線レイアウトを設計する方法であって、
拡散層と絶縁されて設けられる電極を有する素子の前記電極に接続される第１の配線の面積と、第ｋ（ｋは１以上の整数）の配線に平行して隣接する第ｋ＋１の配線の面積に所定の係数ａｋを掛けた値のｋ＝１からｎ（ｎは１以上の整数）についての総和との和に対する前記電極の面積の面積比が、前記電極の絶縁膜にチャージアップダメージを与える所定の値以下となるように前記第１〜第ｎ＋１の配線のレイアウトを行うことを特徴とする設計方法。
【請求項２】
前記第１〜第ｎ＋１の配線のレイアウトを行うに際し、
設計対象となる半導体集積装置のレイアウトに必要な回路データを取得するステップと、
前記回路データを基に半導体集積装置のレイアウトを行うステップと、
前記回路データから前記電極と前記第１〜第ｎ＋１の配線の抽出を行うステップと、
前記第１〜第ｎ＋１の配線のそれぞれの面積を求めるステップと、
前記それぞれの面積と前記電極の面積とから前記面積比を求め、前記面積比が前記所定の値より大きい場合には前記第１〜第ｎ＋１の配線の少なくとも一つの配線のレイアウトを変更するステップと、
を含むことを特徴とする請求項１記載の設計方法。
【請求項３】
前記面積は、表面の面積および側面の面積の少なくとも一方を含むことを特徴とする請求項１または２記載の設計方法。
【請求項４】
前記所定の係数ａｋは、前記電極の電極容量と、前記第ｍ（ｍは１〜ｋの整数）および前記第ｍ＋１の配線間のｍ＝１からｋについてのそれぞれの配線容量とから定まる値であることを特徴とする請求項１に記載の設計方法。
【請求項５】
前記第１〜第ｋ＋１の配線の少なくとも一つが２以上の配線層に渡って配線されていることを特徴とする請求項１〜４のいずれか一に記載の設計方法。
【請求項６】
前記第２〜第ｋ＋１のそれぞれの配線がｊ本（ｊは１以上の整数）あることを特徴とする請求項１〜５のいずれか一に記載の設計方法。
【請求項７】
製造装置によって半導体集積装置を製造する方法であって、
拡散層と絶縁されて設けられる電極を有する素子の前記電極に接続される第１の配線の面積と、第ｋ（ｋは１以上の整数）の配線に平行して隣接する第ｋ＋１の配線の面積に所定の係数ａｋを掛けた値のｋ＝１からｎ（ｎは１以上の整数）についての総和との和に対する前記電極の電極面積の面積比が、前記製造装置の製造条件から定まるアンテナ比より小さくなるように前記半導体集積装置を製造することを特徴とする製造方法。
【請求項８】
前記半導体集積装置を製造するに際し、
製造対象となる半導体集積装置のレイアウトデータを取得するステップと、
前記レイアウトデータから前記電極と前記第１〜第ｎ＋１の配線の抽出を行うステップと、
前記第１〜第ｎ＋１の配線のそれぞれの面積を求めるステップと、
前記それぞれの面積と前記電極面積とから前記面積比を求め、前記アンテナ比と比較するステップと、
前記面積比が前記アンテナ比より大きな場合、前記製造装置における製造条件を調整するステップと、
前記製造装置が前記製造条件に従って半導体集積装置を製造するステップと、
を含むことを特徴とする請求項７記載の製造方法。
【請求項９】
前記面積は、表面の面積および側面の面積の少なくとも一方を含むことを特徴とする請求項７または８記載の製造方法。
【請求項１０】
前記所定の係数ａｋは、前記電極の電極容量と、前記第ｍ（ｍは１〜ｋの整数）および前記第ｍ＋１の配線間のｍ＝１からｋについてのそれぞれの配線容量とから定まる値であることを特徴とする請求項７に記載の製造方法。
【請求項１１】
前記第１〜第ｋ＋１の配線の少なくとも一つが２以上の配線層に渡って配線されていることを特徴とする請求項７〜１０のいずれか一に記載の製造方法。
【請求項１２】
前記第２〜第ｋ＋１のそれぞれの配線がｊ本（ｊは１以上の整数）あることを特徴とする請求項７〜１１のいずれか一に記載の製造方法。
【請求項１３】
拡散層と絶縁されて設けられる電極を有する素子と、
前記電極に接続される第１の配線と、
第ｋ（ｋは１以上の整数）の配線に平行して隣接する第ｋ＋１の配線と、
を備え、
前記第１の配線の面積と、第２〜第ｋ＋１のそれぞれの配線の面積にそれぞれ所定の係数ａｋを掛けた値のｋ＝１からｎ（ｎは１以上の整数）についての総和との和に対する前記電極の電極面積の面積比が、前記電極の絶縁膜にチャージアップダメージを与える所定の値以下となるように前記第１〜第ｋ＋１の配線が配置されることを特徴とする半導体集積装置。
【請求項１４】
前記面積は、表面の面積および側面の面積の少なくとも一方を含むことを特徴とする請求項１３記載の半導体集積装置。
【請求項１５】
前記所定の係数ａｋは、前記電極の電極容量と、前記第ｍ（ｍは１〜ｋの整数）および前記第ｍ＋１の配線間のｍ＝１からｋについてのそれぞれの配線容量とから定まる値であることを特徴とする請求項１３記載の半導体集積装置。
【請求項１６】
前記第１〜第ｋ＋１の配線の少なくとも一つが２以上の配線層に渡って配線されていることを特徴とする請求項１３〜１５のいずれか一に記載の半導体集積装置。
【請求項１７】
前記第２〜第ｋ＋１のそれぞれの配線がｊ本（ｊは１以上の整数）あることを特徴とする請求項１３〜１６のいずれか一に記載の半導体集積装置。
【請求項１８】
設計対象となる半導体集積装置の回路データを蓄えておく回路データ蓄積部と、
前記回路データ蓄積部に蓄えられている回路データを読み出して回路の配置配線を実行し、配置配線の結果をレイアウトデータとして配線チェック部に渡すと共に、前記配線チェック部におけるチェックが終了したレイアウトデータについて、アンテナ条件を満たさない場合には、再度配線条件を変えて回路の配置配線を実行し、アンテナ条件を満たした場合には、レイアウトデータをレイアウトデータ蓄積部に蓄えるレイアウト実行部と、
前記半導体集積装置中の素子の拡散層と絶縁されて設けられる電極に接続される第１の配線の面積と、第ｋ（ｋは１以上の整数）の配線に平行して隣接する第ｋ＋１の配線の面積に所定の係数ａｋを掛けた値のｋ＝１からｎ（ｎは１以上の整数）についての総和との和に対する前記電極の電極面積の面積比が、前記電極の絶縁膜にチャージアップダメージを与える所定の値以下かをチェックし、チェック結果を前記レイアウト実行部に通知する配線チェック部と、
アンテナ条件を満たしたレイアウトデータを蓄えるレイアウトデータ蓄積部と、
を備えることを特徴とする半導体集積装置の設計装置。
【請求項１９】
前記面積は、表面の面積および側面の面積の少なくとも一方を含むことを特徴とする請求項１８記載の半導体集積装置の設計装置。
【請求項２０】
前記所定の係数ａｋは、前記電極の電極容量と、前記第ｍ（ｍは１〜ｋの整数）および前記第ｍ＋１の配線間のｍ＝１からｋについてのそれぞれの配線容量とから定まる値であることを特徴とする請求項１８記載の半導体集積装置の設計装置。
【請求項２１】
前記第１〜第ｋ＋１の配線の少なくとも一つが２以上の配線層に渡って配線されていることを特徴とする請求項１８〜２０のいずれか一に記載の半導体集積装置の設計装置。
【請求項２２】
前記第２〜第ｋ＋１のそれぞれの配線がｊ本（ｊは１以上の整数）あることを特徴とする請求項１８〜２１のいずれか一に記載の半導体集積装置の設計装置。
【請求項２３】
製造対象となる半導体集積装置のレイアウトデータを蓄えておくレイアウトデータ蓄積部と、
前記レイアウトデータを基に、前記半導体集積装置中の素子の拡散層と絶縁されて設けられる電極に接続される第１の配線の面積と、第ｋ（ｋは１以上の整数）の配線に平行して隣接する第ｋ＋１の配線の面積に所定の係数ａｋを掛けた値のｋ＝１からｎ（ｎは１以上の整数）についての総和との和に対する前記電極の電極面積の面積比が、前記電極の絶縁膜にチャージアップダメージを与える所定の値以下かをチェックし、チェック結果の情報を製造条件比較部に渡す配線チェック部と、
製造における製造条件を蓄えておく製造条件データ蓄積部と、
前記配線チェック部で求めたアンテナ比と、製造条件データ蓄積部に蓄えられているアンテナ比とを比較し、比較の結果、配線チェック部で求めたアンテナ比が、製造条件データ蓄積部に蓄えられているアンテナ比を満たす場合、予め定めた製造条件によって半導体集積装置を製造するように半導体集積装置製造部に通知し、満たさない場合、製造条件を調整するように半導体集積装置製造部に通知する製造条件比較部と、
前記予め定めた製造条件あるいは調整された製造条件に従って前記半導体集積装置の製造を行う半導体集積装置製造部と、
を備えることを特徴とする半導体集積装置の製造装置。
【請求項２４】
前記面積は、表面の面積および側面の面積の少なくとも一方を含むことを特徴とする請求項２３記載の半導体集積装置の製造装置。
【請求項２５】
前記所定の係数ａｋは、前記電極の電極容量と、前記第ｍ（ｍは１〜ｋの整数）および前記第ｍ＋１の配線間のｍ＝１からｋについてのそれぞれの配線容量とから定まる値であることを特徴とする請求項２３記載の半導体集積装置の製造装置。
【請求項２６】
前記第１〜第ｋ＋１の配線の少なくとも一つが２以上の配線層に渡って配線されていることを特徴とする請求項２３〜２５のいずれか一に記載の半導体集積装置の製造装置。
【請求項２７】
前記第２〜第ｋ＋１のそれぞれの配線がｊ本（ｊは１以上の整数）あることを特徴とする請求項２３〜２６のいずれか一に記載の半導体集積装置の製造装置。
【請求項２８】
第１〜第ｎ＋１（ｎは１以上の整数）の配線のレイアウトを行うためのコンピュータ・プログラムであって、
設計対象となる半導体集積装置の回路データに対してレイアウトを行い、レイアウト結果をレイアウトデータとしてレイアウトデータ格納手段に格納するレイアウト手段、
前記レイアウトデータ格納手段に格納されているレイアウトデータから、拡散層と絶縁されて設けられる電極を有する素子の電極情報と、前記電極に接続される第１の配線の配線情報とを抽出し、電極配線情報格納手段に格納する配線情報抽出手段、
前記レイアウトデータ格納手段に格納されているレイアウトデータと前記電極配線情報格納手段に格納されている第１の配線の配線情報とから、第ｋ（ｋは１〜ｎの整数）の配線に平行して隣接する第ｋ＋１の配線を抽出し、平行配線情報格納手段に格納する平行配線情報抽出手段、
前記レイアウトデータ格納手段に格納されているレイアウトデータから、前記電極配線情報格納手段と前記平行配線情報格納手段とに格納されている前記第１〜ｋ＋１の配線の面積と、前記第ｋと第ｋ＋１の配線間の寄生容量と、前記電極の容量と、前記電極の面積とを抽出し、面積・容量格納手段に格納する面積・容量抽出手段、
前記面積・容量格納手段に格納されている前記第１の配線の面積と、前記第ｋ＋１の配線の面積に所定の係数ａｋを掛けた値のｋ＝１からｎについての総和との和に対する前記電極の面積の面積比を算出し、前記面積比をアンテナ比条件格納手段に格納されている所定の値と比較するアンテナ比チェック手段、
前記アンテナ比チェック手段における比較の結果、前記面積比が前記所定の値より大きい場合には前記第１〜第ｎ＋１の配線の少なくとも１つの配線のレイアウトを変更するレイアウト修正手段、
としてコンピュータを機能させるためのプログラム。
【請求項２９】
前記所定の係数ａｋは、前記電極の容量と、前記ｍ（ｍは１〜ｋの整数）と前記ｍ＋１の配線間のｍ＝１からｋについてのそれぞれの寄生容量とから定まる値である請求項２８記載のプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積装置、その設計方法、設計装置、プログラム、製造方法、および製造装置に関し、特に製造工程におけるチャージアップによるゲート酸化膜の破壊、劣化を防止する半導体集積装置、その設計方法、設計装置、プログラム、製造方法、および製造装置に関する。
【背景技術】
【０００２】
半導体集積回路の製造工程において、プラズマあるいはイオンビームの技術が使われている。このような工程では、半導体集積回路の配線がゲート電極に接続された拡散層につながらない配線である場合に、電荷が配線に蓄積されて一定量を超えると、ゲート酸化膜の破壊、劣化を招いたり、トランジスタの性能劣化を引き起こしたりする。このような現象は、アンテナ効果と呼ばれている。
【０００３】
アンテナ効果によるチャージアップによるゲート酸化膜へのダメージを防止するために、半導体集積回路の設計時に、ゲートの面積あるいは容量に応じて、ゲートに直接接続される配線に対し、面積あるいは面積に換算される周囲長を制限してチャージアップ対策を行うことが一般的に行われている。
【０００４】
図９は、従来の半導体集積回路の配線におけるレイアウトを説明する図である。図９において、トランジスタの拡散層１０１に対し、ゲート１０２が配置され、このゲート１０２のゲート面積をＧ＿Ａｒｅａとする。そして、ゲート１０２に直接配線される配線１０３の面積をＭＧ１＿Ａｒｅａ、さらにゲート１０２に直接配線される配線で他層の配線１０４の面積をＭＧ２＿Ａｒｅａとする。この時、（ＭＧ１＿Ａｒｅａ＋ＭＧ２＿Ａｒｅａ）／Ｇ＿Ａｒｅａをアンテナ比という。なお、アンテナ比は、面積の代わりにそれぞれの周囲長の比であってもよい。半導体集積回路を設計するに際し、ゲート１０２に直接配線される配線１０３、１０４を、アンテナ比が所定の値Ｌより小さくなるように配置する。
【０００５】
配線配置における具体的な例としては、アンテナ比が所定の値を超える場合に、配線中にリピータセルあるいはダイオードセルを挿入することが行われている（例えば特許文献１参照）。また、所定の値を超える場合に、配線の一部を他の配線層、例えば最上位配線層で配線する方法も知られている（例えば特許文献１、２、４参照）。さらに、アンテナ比を基にゲート面積が所定以上となるようにトランジスタのサイズを調整し、あるいは新たなトランジスタを追加したセルを用いる方法もある（例えば特許文献３参照）。
【０００６】
【特許文献１】特開平１１−２９７８３６号公報
【特許文献２】特開２００１−２５７２６５号公報
【特許文献３】特開２００４−１５８４８４号公報
【特許文献４】特開平１１−１８６３９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、半導体プロセスがより微細化すると、配線の寄生容量の影響が増大し、アンテナ効果に対して十分に安定した半導体集積回路が得られ難くなってきている。このため、従来のアンテナ比に対し、ある程度余裕を持った設計を行う必要が生じ、ゲートに直接接続される配線に対し、面積を必要以上に制限してしまうことになる。すなわち、配線中にリピータセルあるいはダイオードセルの挿入、最上位配線層での配線、ゲート面積が所定以上となるようにトランジスタのサイズを調整、新たなトランジスタを追加したセルの使用などを多用する結果を生み出し、チップサイズを十分に小さくできないケースが増えている。
【課題を解決するための手段】
【０００８】
本発明者は、半導体プロセスの微細化に伴い、従来のゲートに直接接続される配線だけに制約を与えることでは解決できないチャージアップの問題が見られることに気付いた。そして、ゲートに直接接続されている配線に隣接する配線等の線間容量を介してのチャージアップの影響をも考慮して半導体集積装置を設計・製造するべきであるとの知見を得て、本発明に至った。
【０００９】
本発明の一つのアスペクトに係る設計方法は、設計装置によって半導体集積装置の配線レイアウトを設計する方法である。この方法は、拡散層と絶縁されて設けられる電極を有する素子の電極に接続される第１の配線の面積と、第ｋ（ｋは１以上の整数）の配線に平行して隣接する第ｋ＋１の配線の面積に所定の係数ａｋを掛けた値のｋ＝１からｎ（ｎは１以上の整数）についての総和との和に対する電極の面積の面積比が、電極の絶縁膜にチャージアップダメージを与える所定の値以下となるように第１〜第ｎ＋１の配線のレイアウトを行う。
【００１０】
本発明の一つのアスペクトに係る製造方法は、製造装置によって半導体集積装置を製造する方法である。この方法は、拡散層と絶縁されて設けられる電極を有する素子の電極に接続される第１の配線の面積と、第ｋ（ｋは１以上の整数）の配線に平行して隣接する第ｋ＋１の配線の面積に所定の係数ａｋを掛けた値のｋ＝１からｎ（ｎは１以上の整数）についての総和との和に対する電極の面積の面積比が、製造装置の製造条件から定まるアンテナ比より小さくなるように半導体集積装置を製造する。
【００１１】
本発明の一つのアスペクトに係る半導体集積装置は、拡散層と絶縁されて設けられる電極を有する素子と、電極に接続される第１の配線と、第ｋ（ｋは１以上の整数）の配線に平行して隣接する第ｋ＋１の配線と、を備える。第１の配線の面積と、第２〜第ｋ＋１のそれぞれの配線の面積にそれぞれ所定の係数ａｋを掛けた値のｋ＝１からｎ（ｎは１以上の整数）についての総和との和に対する電極の面積の面積比が、電極の絶縁膜にチャージアップダメージを与える所定の値以下となるように第１〜第ｋ＋１の配線が配置される。
【００１２】
本発明の一つのアスペクトに係る設計装置は、設計対象となる半導体集積装置の回路データを蓄えておく回路データ蓄積部と、回路データ蓄積部に蓄えられている回路データを読み出して回路の配置配線を実行し、配置配線の結果をレイアウトデータとして配線チェック部に渡すと共に、配線チェック部におけるチェックが終了したレイアウトデータについて、アンテナ条件を満たさない場合には、再度配線条件を変えて回路の配置配線を実行し、アンテナ条件を満たした場合には、レイアウトデータをレイアウトデータ蓄積部に蓄えるレイアウト実行部と、半導体集積装置中の素子の拡散層と絶縁されて設けられる電極に接続される第１の配線の面積と、第ｋ（ｋは１以上の整数）の配線に平行して隣接する第ｋ＋１の配線の面積に所定の係数ａｋを掛けた値のｋ＝１からｎ（ｎは１以上の整数）についての総和との和に対する電極の面積の面積比が、電極の絶縁膜にチャージアップダメージを与える所定の値以下かをチェックし、チェック結果をレイアウト実行部に通知する配線チェック部と、アンテナ条件を満たしたレイアウトデータを蓄えるレイアウトデータ蓄積部と、を備える。
【００１３】
本発明の一つのアスペクトに係る製造装置は、製造対象となる半導体集積装置のレイアウトデータを蓄えておくレイアウトデータ蓄積部と、レイアウトデータを基に、半導体集積装置中の素子の拡散層と絶縁されて設けられる電極に接続される第１の配線の面積と、第ｋ（ｋは１以上の整数）の配線に平行して隣接する第ｋ＋１の配線の面積に所定の係数ａｋを掛けた値のｋ＝１からｎ（ｎは１以上の整数）についての総和との和に対する電極の面積の面積比が、電極の絶縁膜にチャージアップダメージを与える所定の値以下かをチェックし、チェック結果の情報を製造条件比較部に渡す配線チェック部と、製造における製造条件を蓄えておく製造条件データ蓄積部と、配線チェック部で求めたアンテナ比と、製造条件データ蓄積部に蓄えられているアンテナ比とを比較し、比較の結果、配線チェック部で求めたアンテナ比が、製造条件データ蓄積部に蓄えられているアンテナ比を満たす場合、予め定めた製造条件によって半導体集積装置を製造するように半導体集積装置製造部に通知し、満たさない場合、製造条件を調整するように半導体集積装置製造部に通知する製造条件比較部と、予め定めた製造条件あるいは調整された製造条件に従って半導体集積装置の製造を行う半導体集積装置製造部と、を備える。
【００１４】
本発明の一つのアスペクトに係るプログラムは、第１〜第ｎ＋１（ｎは１以上の整数）の配線のレイアウトを行うためのコンピュータ・プログラムである。このプログラムは、設計対象となる半導体集積装置の回路データに対してレイアウトを行い、レイアウト結果をレイアウトデータとしてレイアウトデータ格納手段に格納するレイアウト手段、レイアウトデータ格納手段に格納されているレイアウトデータから、拡散層と絶縁されて設けられる電極を有する素子の電極情報と、電極に接続される第１の配線の配線情報とを抽出し、電極配線情報格納手段に格納する配線情報抽出手段、レイアウトデータ格納手段に格納されているレイアウトデータと電極配線情報格納手段に格納されている第１の配線の配線情報とから、第ｋ（ｋは１〜ｎの整数）の配線に平行して隣接する第ｋ＋１の配線を抽出し、平行配線情報格納手段に格納する平行配線情報抽出手段、レイアウトデータ格納手段に格納されているレイアウトデータから、電極配線情報格納手段と平行配線情報格納手段とに格納されている第１〜第ｋ＋１の配線の面積と、第ｋと第ｋ＋１の配線間の寄生容量と、電極の容量と、電極の面積とを抽出し、面積・容量格納手段に格納する面積・容量抽出手段、面積・容量格納手段に格納されている第１の配線の面積と、第ｋ＋１の配線の面積に所定の係数ａｋを掛けた値のｋ＝１からｎについての総和との和に対する電極の面積の面積比を算出し、面積比をアンテナ比条件格納手段に格納されている所定の値と比較するアンテナ比チェック手段、アンテナ比チェック手段における比較の結果、面積比が所定の値より大きい場合には第１〜第ｎ＋１の配線の少なくとも１つの配線のレイアウトを変更するレイアウト修正手段、としてコンピュータを機能させる。
【発明の効果】
【００１５】
本発明によれば、アンテナ効果への対策として、ゲートに接続されている配線に隣接する配線等のチャージアップによる影響をも考慮して半導体集積装置の設計・製造を行うようにする。したがって、半導体プロセスの微細化においても、適切なアンテナ効果対策が施された配線を有し、素子劣化のない高品質な半導体集積装置が得られる。
【発明を実施するための最良の形態】
【００１６】
本発明の実施形態に係る半導体集積装置は、半導体集積装置中のゲートに接続されている配線に平行して隣接する配線等の線間容量を介してのチャージアップによる影響をも考慮して設計・製造された回路である。より具体的には、半導体集積装置は、トランジスタの拡散層（図１の１１）と絶縁されて設けられるゲート（図１の１２）と、ゲート（図１の１２）に接続される第１の配線（図１の１３、１４）と、第１の配線に平行して隣接する第２の配線（図１の１５、１６）と、を備える。そして、第１の配線の面積と第２の配線の面積に所定の係数を掛けた値との和に対するゲートのゲート面積の比（アンテナ比）が、ゲートのゲート酸化膜にチャージアップダメージを与える所定の値以下となるように第１および第２の配線を配置するように設計される。ここで所定の係数は、第１の配線と第２の配線との間の線間容量（寄生容量）によって求められる係数である。さらに、半導体集積装置は、アンテナ比が半導体集積装置の製造装置におけるアンテナ条件を満たすように製造されるようにする。
【００１７】
このようにして設計・製造された半導体集積装置は、適切なアンテナ効果対策が施された配線を有し、素子劣化がなくなる。
【００１８】
なお、以上の説明において、アンテナ比を面積比から求めている。ここで面積とは、配線およびゲート電極の表面（平面）の面積あるいは側面の面積の少なくとも一方を含むものである。アンテナ効果によるダメージは、製造条件により配線の平面の面積ではなく、側面積が主体的となる場合もある。また、配線の平面の面積、側面の面積両方が主体的となる場合もある。配線の側面積が主体的となる場合は、配線の側面積からアンテナ比を求めても良い。さらに、平面の面積と側面の面積とを所定の比率で加算した値からアンテナ比を求める場合も含まれる。なお、配線膜厚が一定であれば面積を配線の周囲長から換算することも出来る。
【００１９】
ところで、アンテナ効果は、トランジスタに限らず、容量素子にも発生する。本発明を容量素子、例えば、ポリシリコン・ポリシリコン間あるいはポリシリコン・メタル間の容量素子等の電極に接続される配線に適用可能なことは言うまでもない。
【００２０】
また、第１および第２の配線において少なくとも一方が分割されて他層に渡って配線されてもよい。さらに、第１あるいは第２の配線に平行して隣接する複数の配線、そしてこの複数の配線のいずれかに平行して隣接する複数の配線等がある場合に、これら複数の配線の影響を考慮したアンテナ比を求めるようにしてもよい。以下に、具体的な例に関し、実施例に即してより詳細に説明する。
【実施例１】
【００２１】
図１は、本発明の第１の実施例に係る半導体集積回路のレイアウトを示す図である。図１において、トランジスタの拡散層１１に対し、絶縁されてゲート１２が配置される。ゲート１２には、配線１３が直接配線され、さらに他層において配線１３に接続される配線１４が配線される。また、配線１５は、配線１３に対し、間隔ｄを持って平行して配線され、さらに他層において配線１５に接続される配線１６が配線される。
【００２２】
ここで、ゲート１２のゲート面積をＧ＿Ａｒｅａ、ゲート容量をＧ＿Ｃａｐ、ゲート配線の周囲長をＧ＿Ｌｅｎｇｔｈとする。また、配線１３の面積をＭＧ１＿Ａｒｅａ、配線周囲長をＭＧ１＿Ｌｅｎｇｔｈとする。配線１４の面積をＭＧ２＿Ａｒｅａ、配線周囲長をＭＧ２＿Ｌｅｎｇｔｈとする。配線１５の面積をＭ１＿Ａｒｅａ、配線周囲長をＭ１＿Ｌｅｎｇｔｈとする。配線１６の面積をＭ２＿Ａｒｅａ、配線周囲長をＭ２＿Ｌｅｎｇｔｈとする。さらに、配線１３と配線１５との間の寄生容量をＭ１＿Ｃａｐとする。
【００２３】
容量および面積から算出されるアンテナ比Ｒ１は、Ｒ１＝Ａｌｌ＿Ｍｅｔａｌ＿Ａｒｅａ／Ｇ＿Ａｒｅａとなる。ただし、Ａｌｌ＿Ｍｅｔａｌ＿Ａｒｅａ＝（ＭＧ１＿Ａｒｅａ＋ＭＧ２＿Ａｒｅａ）＋α（Ｍ１＿Ａｒｅａ＋Ｍ２＿Ａｒｅａ）であり、αはＧ＿ＣａｐとＭ１＿Ｃａｐとの関数ｆで決まるパラメータα＝ｆ（Ｇ＿Ｃａｐ、Ｍ１＿Ｃａｐ）である。この時、Ｒ１＜Ｌ１（ゲート酸化膜のダメージとなる規定値）を満たすように配線のレイアウトを行う。
【００２４】
また、配線膜厚が一定であれば配線周囲長からアンテナ比を求めることもできる。容量および配線周囲長から算出されるアンテナ比Ｒ２は、Ｒ２＝Ａｌｌ＿Ｍｅｔａｌ＿Ｌｅｎｇｔｈ／Ｇ＿Ｌｅｎｇｔｈとなる。ただし、Ａｌｌ＿Ｍｅｔａｌ＿Ｌｅｎｇｔｈ＝（ＭＧ１＿Ｌｅｎｇｔｈ＋ＭＧ２＿Ｌｅｎｇｔｈ）＋α（Ｍ１＿Ｌｅｎｇｔｈ＋Ｍ２＿Ｌｅｎｇｔｈ）である。この時、Ｒ２＜Ｌ２（ゲート酸化膜のダメージとなる規定値）を満たすように配線のレイアウトを行う。
【００２５】
レイアウトによってゲート酸化膜のダメージとなる規定値を満たさない場合には、配線のレイアウトを変更する。例えば、ゲートに直接つながる配線と隣接配線との配線間隔ｄを広げる。これにより寄生容量Ｍ１＿Ｃａｐが小さくなり、アンテナ比が小さくなる。あるいは、配線１５の配線幅を小さくする。これにより配線１５の面積Ｍ１＿Ａｒｅａが小さくなり、アンテナ比が小さくなる。あるいは配線ルートを改めることも有効である。さらに、従来の技術で説明したようなリピータセルあるいはダイオードセルを挿入するなどを行う。
【００２６】
以上のようにして設計されたレイアウトを備える半導体集積回路は、ゲート１２に直接接続されている配線１３に平行して隣接する配線１５のチャージアップによる影響をも考慮して設計・製造がなされる。したがって、半導体プロセスの微細化においても、適切なアンテナ効果対策が施された配線を有し、素子劣化がなくなる。
【実施例２】
【００２７】
図２は、本発明の第２の実施例に係る半導体集積回路のレイアウトを示す図である。図２において、図１と同じ符号は、同一物あるいは相当物を表す。図２に示すレイアウトは、図１のレイアウトに対して配線１７が追加されている点が異なる。配線１７は、他層において配線１６に対して平行に配線され、配線１７の面積をＭ２２＿Ａｒｅａとする。また、配線１６と配線１７との間の寄生容量をＭ２２＿Ｃａｐとする。
【００２８】
以上のような構成において、容量および面積から算出されるアンテナ比Ｒ３は、Ｒ３＝Ａｌｌ＿Ｍｅｔａｌ＿Ａｒｅａ／Ｇ＿Ａｒｅａとなる。ただし、Ａｌｌ＿Ｍｅｔａｌ＿Ａｒｅａ＝（ＭＧ１＿Ａｒｅａ＋ＭＧ２＿Ａｒｅａ）＋α（Ｍ１＿Ａｒｅａ＋Ｍ２＿Ａｒｅａ）＋β（Ｍ２２＿Ａｒｅａ）であり、αはＧ＿ＣａｐとＭ１＿Ｃａｐとの関数ｆ１で決まるパラメータα＝ｆ１（Ｇ＿Ｃａｐ、Ｍ１＿Ｃａｐ）、βはＧ＿Ｃａｐ、Ｍ１＿Ｃａｐ、Ｍ２２＿Ｃａｐの関数ｆ２で決まるパラメータβ＝ｆ２（Ｇ＿Ｃａｐ、Ｍ１＿Ｃａｐ、Ｍ２２＿Ｃａｐ）である。この時、Ｒ３＜Ｌ１（ゲート酸化膜のダメージとなる規定値）を満たすように配線のレイアウトを行う。
【００２９】
また、容量と配線周囲長から算出されるアンテナ比については、配線１７を考慮して実施例１と同様に考える。さらに、ゲート酸化膜のダメージとなる規定値を満たさない場合の配線のレイアウト変更についても、実施例１と同様に行う。
【００３０】
以上のようにして設計されたレイアウトを備える半導体集積回路は、ゲート１２に直接接続されている配線１３に隣接して平行する配線１５と、さらに配線１５に接続される配線１６に隣接して平行する配線１７とのチャージアップによる影響をも考慮して設計・製造がなされ、実施例１と同様に素子劣化のない半導体集積回路が得られる。
【実施例３】
【００３１】
図３は、本発明の第３の実施例に係る半導体集積回路のレイアウトを示す図である。図３において、図２と同じ符号は、同一物あるいは相当物を表す。図３に示すレイアウトは、図２のレイアウトに対して配線１８、１９、２０、２１が追加されている点が異なる。
【００３２】
配線１８は、他層において配線１４に対して隣接して平行に配線され、配線１８の面積をＭＧ２２＿Ａｒｅａとする。配線１４と配線１８との間の寄生容量をＭＧ２２＿Ｃａｐとする。配線１９は、配線１５に対して隣接して平行に配線され、配線１９の面積をＭ３＿Ａｒｅａとする。配線１５と配線１９との間の寄生容量をＭ３＿Ｃａｐとする。配線２０は、他層において配線１９と接続されて配線され、配線２０の面積をＭ４＿Ａｒｅａとする。配線２１は、他層において配線２０に対して隣接して平行に配線され、配線２１の面積をＭ４３＿Ａｒｅａとする。配線２０と配線２１との間の寄生容量をＭ４３＿Ｃａｐとする。
【００３３】
以上のような構成において、容量および面積から算出されるアンテナ比Ｒ４は、Ｒ４＝Ａｌｌ＿Ｍｅｔａｌ＿Ａｒｅａ／Ｇ＿Ａｒｅａとなる。ただし、Ａｌｌ＿Ｍｅｔａｌ＿Ａｒｅａ＝（ＭＧ１＿Ａｒｅａ＋ＭＧ２＿Ａｒｅａ）＋α（Ｍ１＿Ａｒｅａ＋Ｍ２＿Ａｒｅａ）＋β・ＭＧ２２＿Ａｒｅａ＋γ・Ｍ２２＿Ａｒｅａ＋δ（Ｍ３＿Ａｒｅａ＋Ｍ４＿Ａｒｅａ）＋ε・Ｍ４３＿Ａｅｒａであり、αはＧ＿ＣａｐとＭ１＿Ｃａｐの関数ｆ１で決まるパラメータα＝ｆ１（Ｇ＿Ｃａｐ、Ｍ１＿Ｃａｐ）、βはＧ＿ＣａｐとＭＧ２２＿Ｃａｐとの関数ｆ２で決まるパラメータβ＝ｆ２（Ｇ＿Ｃａｐ、ＭＧ２２＿Ｃａｐ）、γはＧ＿Ｃａｐ、Ｍ１＿Ｃａｐ、Ｍ２２＿Ｃａｐの関数ｆ３で決まるパラメータγ＝ｆ３（Ｇ＿Ｃａｐ、Ｍ１＿Ｃａｐ、Ｍ２２＿Ｃａｐ）、δはＧ＿Ｃａｐ、Ｍ１＿Ｃａｐ、Ｍ３＿Ｃａｐの関数ｆ４で決まるパラメータδ＝ｆ４（Ｇ＿Ｃａｐ、Ｍ１＿Ｃａｐ、Ｍ３＿Ｃａｐ）、εはＧ＿Ｃａｐ、Ｍ１＿Ｃａｐ、Ｍ３＿Ｃａｐ、Ｍ４３＿Ｃａｐの関数ｆ５で決まるパラメータε＝ｆ５（Ｇ＿Ｃａｐ、Ｍ１＿Ｃａｐ、Ｍ３＿Ｃａｐ、Ｍ４３＿Ｃａｐ）である。この時、Ｒ４＜Ｌ１（ゲート酸化膜のダメージとなる規定値）を満たすように配線のレイアウトを行う。
【００３４】
また、容量と配線周囲長から算出されるアンテナ比については、配線１８、１９、２０、２１を考慮して実施例２と同様に考える。さらに、ゲート酸化膜のダメージとなる規定値を満たさない場合の配線のレイアウト変更についても、実施例１と同様に行う。
【００３５】
以上のようにして設計されたレイアウトを備える半導体集積回路は、ゲート１２に直接接続されている配線１３に隣接して平行する配線１５と、さらに配線１７、１８、１９、２０、２１によるチャージアップの影響をも考慮して設計・製造がなされ、実施例１と同様に素子劣化のない半導体集積回路が得られる。
【００３６】
さらに、隣接する配線がさらに増えても、実施例１〜３にならって計算式を拡張することで対応できる。
【実施例４】
【００３７】
次に、本発明の実施例に係る半導体集積回路の設計装置について説明する。図４は、本発明の実施例に係る半導体集積回路の設計装置の構成を示すブロック図である。図４において、半導体集積回路の設計装置は、回路データ蓄積部３１、レイアウト実行部３２、配線チェック部３３、レイアウトデータ蓄積部３４を備える。
【００３８】
回路データ蓄積部３１は、半導体集積回路の機能等の情報を基に、不図示のシステムによって予め配線情報等の回路のデータを求めて蓄えておく。
【００３９】
レイアウト実行部３２は、回路データ蓄積部３１に蓄えられている回路のデータを読み出して、回路の配置配線を実行する。配置配線の結果は、レイアウトデータとして配線チェック部３３に渡される。また、配線チェック部３３におけるチェックが終了したレイアウトデータについて、半導体集積回路の製造工程に基づくアンテナ条件を満たさない場合には、再度配線条件を変えて回路の配置配線を実行する。アンテナ条件を満たした場合には、レイアウトデータをレイアウトデータ蓄積部３４に蓄える。
【００４０】
配線チェック部３３は、レイアウトデータを基にアンテナ条件のチェックを行う。すなわち、ゲートに直接接続される配線を抽出し、この配線と隣接して平行部分を持つ配線の抽出を行う。その上でゲート容量およびゲート面積、配線の面積、配線間容量を抽出する。さらに、実施例１〜３で説明したようにしてゲートにおけるアンテナ比を求め、ゲート酸化膜のダメージとなる規定値を満たす（違反無し）か否（違反）かをチェックする。チェック結果は、レイアウト実行部３２に通知される。
【００４１】
レイアウトデータ蓄積部３４は、アンテナ条件を満たすレイアウトデータを蓄える。このレイアウトデータは、半導体集積回路の製造時に参照される。
【００４２】
次に、半導体集積回路の設計方法について説明する。図５は、本発明の実施例に係る半導体集積回路の設計方法を表すフローチャートである。設計がスタートすると、レイアウト実行部３２は、ステップＳ１１において、設計対象となる半導体集積回路のレイアウトに必要な回路データを回路データ蓄積部３１から取得する。
【００４３】
ステップＳ１２において、取得した回路データを基に半導体集積回路のレイアウトを行う。この時、配線チェック部３３に対し、アンテナ比違反があるか否かをチェックさせる。アンテナ比違反が生じた場合、配線のレイアウトを変更する。例えば、配線間隔を広げる。あるいは配線ルートを改める。さらに、従来の技術で説明したようなリピータセルあるいはダイオードセルを挿入するなどを行う。
【００４４】
ステップＳ１３において、ゲートに直接接続される配線を抽出する。
【００４５】
ステップＳ１４において、ゲートに直接接続する配線と隣接して平行部分を持つ配線の抽出を行う。
【００４６】
ステップＳ１５において、ゲートのゲート容量、ゲート面積、および配線の面積、配線間容量を抽出する。
【００４７】
ステップＳ１６において、配線チェック部３３においてアンテナ比を求め、ゲート酸化膜のダメージとなる規定値を満たす（違反無し）か否（違反）かをチェックする。違反がある場合にはステップＳ１２に戻り、違反がない場合にはレイアウトを完了する。
【００４８】
以上のように本実施例によれば、アンテナ比を満たす半導体集積回路のレイアウトがなされ、チャージアップによる影響を十分配慮した半導体集積回路が設計されることとなる。
【実施例５】
【００４９】
次に、本発明の実施例に係る半導体集積回路の設計のためのプログラムについて説明する。図６は、本発明の実施例に係る半導体集積回路の配線のレイアウトを行うプログラムの構成を示すブロック図である。図６において、配線のレイアウトを行うプログラムは、レイアウト手段４２、配線情報抽出手段４４、平行配線情報抽出手段４６、面積・容量抽出手段４８、アンテナ比チェック手段５１、レイアウト修正手段５２、を含む。また、プログラムが使用する情報を格納するための記憶手段として、回路データ格納手段４１、レイアウトデータ格納手段４３、電極配線情報格納手段４５、平行配線情報格納手段４７、面積・容量格納手段４９、アンテナ比条件格納手段５０が備えられる。
【００５０】
レイアウト手段４２は、回路データ格納手段４１に格納されている回路データに対してレイアウトを行い、結果をレイアウトデータ格納手段４３に格納する。レイアウトデータ格納手段４３には、配線幅、配線長、隣接配線間容量などの回路のレイアウトデータが格納される。先に示した図３における情報は、レイアウトデータとして格納されている情報の一部である。
【００５１】
配線情報抽出手段４４は、レイアウトデータ格納手段４３に格納されているレイアウトデータから、拡散層と絶縁されて設けられる電極の情報と、この電極に接続する配線情報とを抽出し、抽出結果を電極配線情報格納手段４５に格納する。電極配線情報格納手段４５には、図３に示す例にあっては、ゲート１２、配線１３、１４に関する情報が格納される。
【００５２】
平行配線情報抽出手段４６は、レイアウトデータ格納手段４３に格納されているレイアウトデータから、電極配線情報格納手段４５に格納されている電極に接続する配線と平行部分を持つ配線を抽出し、さらに、抽出した配線と平行部分を持つ配線があればその配線も抽出し、以下順次、平行な配線を所定数抽出して平行配線情報格納手段４７に格納する。平行配線情報格納手段４７には、図３に示す例にあっては、配線１３、１４と平行な部分を持つ配線１５、１６、１８、さらに、配線１５、１６に平行な部分を持つ配線１７、１９、２０、またさらに、配線２０に平行な部分を持つ配線２１のそれぞれに関する情報が格納される。
【００５３】
面積・容量抽出手段４８は、レイアウトデータ格納手段４３に格納されているレイアウトデータから、電極配線情報格納手段４５に格納されている情報と、平行配線情報格納手段４７に格納されている情報とに基づいて、以下の（１）〜（６）に示す情報を抽出し、面積・容量格納手段４９に格納する。なお、図３の場合を例に具体的な値を挙げる。
（１）拡散層と絶縁された電極の容量および面積。図３の場合、G_Area,G_Cap。
（２）拡散層と絶縁された電極に接続する配線の面積。図３の場合、MG1_Area,MG2_Area。
（３）拡散層と絶縁された電極に接続する配線と平行な部分を持つ配線の面積。図３の場合、M1_Area,M2_Area,MG22_Area。
（４）（３）の配線と平行部分を持つ配線の面積。さらにこの配線に平行な部分を持つ配線がある場合はその配線の面積。図３の場合、M3_Area,M4_Aera,M22_Area,M43_Aera。
（５）（２）の配線と（３）の配線との間の隣接寄生容量。図３の場合、M1_Cap,MG22_Cap。
（６）（３）の配線と（４）の配線との間の隣接寄生容量。図３の場合、M3_Cap,M22_Cap,M43_Cap。
【００５４】
アンテナ比チェック手段５１は、面積・容量格納手段４９に格納されている情報からアンテナ比を算出し、算出したアンテナ比を、アンテナ比条件格納手段５０に格納されている電極の絶縁膜にチャージアップダメージを与える所定のアンテナ比と比較する。アンテナ比の算出は、図３の場合は、実施例３と同様に算出する。
【００５５】
レイアウト修正手段５２は、アンテナ比チェック手段５１における比較結果が違反の（算出したアンテナ比がアンテナ比条件格納手段５０に格納されているアンテナ比を超えている）場合に、レイアウトデータ格納手段４３に格納されているレイアウトデータに対して配線の修正を行う。
【００５６】
以上のように構成されるプログラムは、設計装置を構成するコンピュータによって実行される。このようなプログラムによれば、アンテナ比を満たす半導体集積回路のレイアウトがなされ、チャージアップによる影響を十分配慮した半導体集積回路が設計されることとなる。
【実施例６】
【００５７】
次に、本発明の実施例に係る半導体集積回路の製造装置について説明する。図７は、本発明の実施例に係る半導体集積回路の製造装置の構成を示すブロック図である。図７において、半導体集積回路の製造装置は、レイアウトデータ蓄積部６１、配線チェック部６２、製造条件データ蓄積部６３、製造条件比較部６４、半導体回路製造部６５を備える。
【００５８】
レイアウトデータ蓄積部６１は、製造対象となる半導体集積回路のレイアウトデータを蓄えておく。
【００５９】
配線チェック部６２は、レイアウトデータを基に、ゲートに直接接続される配線を抽出し、この配線と隣接して平行部分を持つ配線の抽出を行う。その上でゲート容量およびゲート面積、配線の面積、配線間容量を抽出し、実施例１〜３で説明したようにしてアンテナ比を求める。求めたアンテナ比の情報は、製造条件比較部６４に渡される。
【００６０】
製造条件データ蓄積部６３は、製造装置の製造工程における条件、例えばプラズマ条件等から定まるアンテナ比を予め求めて蓄えておく。
【００６１】
製造条件比較部６４は、配線チェック部６２で求めたアンテナ比と、製造条件データ蓄積部６３に蓄えられているアンテナ比とを比較する。比較の結果、配線チェック部６２で求めたアンテナ比が、製造条件データ蓄積部６３に蓄えられているアンテナ比を満たす場合、予め定めた製造条件によって半導体集積回路を製造するように半導体回路製造部６５に通知する。アンテナ比を満たさない場合、製造条件を調整するように、例えば、プラズマエッチング速度を落とす等の調整を行うように半導体回路製造部６５に通知する。あるいは、アンテナ比を満たさない場合、あらかじめ複数の製造条件データを蓄積しておき、アンテナ比によって複数の製造条件から最適条件を選択するという手法でも良い。
【００６２】
半導体回路製造部６５は、製造条件に従って、マスクの製造、ウェーハプロセス実行、組み立て等の工程による半導体回路の製造を行い、半導体集積回路を完成させる。
【００６３】
次に、半導体集積回路の製造方法について説明する。図８は、本発明の実施例に係る半導体集積回路の製造方法を表すフローチャートである。スタートすると、配線チェック部６２は、ステップＳ２１において、製造対象となる半導体集積回路のレイアウトデータをレイアウトデータ蓄積部６１から取得する。
【００６４】
ステップＳ２２において、レイアウトデータからゲートに直接接続される配線を抽出する。
【００６５】
ステップＳ２３において、レイアウトデータからゲートに直接接続する配線と隣接して平行部分を持つ配線の抽出を行う。
【００６６】
ステップＳ２４において、ゲートのゲート容量、ゲート面積、および配線の面積、配線間容量を抽出する。
【００６７】
ステップＳ２５において、製造条件比較部６４は、配線レイアウトによって定まるアンテナ比を求め、半導体集積回路の製造条件（例えばプラズマ条件）から定まるアンテナ比と比較する。配線レイアウトにおけるアンテナ比が製造条件から定まるアンテナ比より小さな場合（違反無し）、ステップＳ２７に進み、大きい場合（アンテナ比違反）、ステップＳ２６に進む。
【００６８】
ステップＳ２６において、製造条件比較部６４は、例えば、プラズマエッチング速度を落とす等の製造条件の調整を行うように半導体回路製造部６５に伝える。
【００６９】
ステップＳ２７において、半導体回路製造部６５は、半導体集積回路のマスクを製造する。
【００７０】
ステップＳ２８において、製造されたマスクを使って、半導体集積回路に対し、製造条件を基に、拡散、プラズマエッチング等のウェーハプロセスを実行する。
【００７１】
ステップＳ２９において、ウェーハを切断し、配線等を行って半導体集積回路を組み立てる。
【００７２】
ステップＳ３０において、半導体集積回路が完成する。
【００７３】
以上のように本実施例によれば、製造条件から定まるアンテナ比を満たすように、チャージアップによる影響を十分配慮した素子劣化のない半導体集積回路が製造されることとなる。
【図面の簡単な説明】
【００７４】
【図１】本発明の第１の実施例に係る半導体集積回路のレイアウトを示す図である。
【図２】本発明の第２の実施例に係る半導体集積回路のレイアウトを示す図である。
【図３】本発明の第３の実施例に係る半導体集積回路のレイアウトを示す図である。
【図４】本発明の実施例に係る半導体集積回路の設計装置の構成を示すブロック図である。
【図５】本発明の実施例に係る半導体集積回路の設計方法を表すフローチャートである。
【図６】本発明の実施例に係る半導体集積回路の配線のレイアウトを行うプログラムの構成を示すブロック図である。
【図７】本発明の実施例に係る半導体集積回路の製造装置の構成を示すブロック図である。
【図８】本発明の実施例に係る半導体集積回路の製造方法を表すフローチャートである。
【図９】従来の半導体集積回路の配線におけるレイアウトを説明する図である。
【符号の説明】
【００７５】
１１  拡散層
１２  ゲート
１３、１４、１５、１６、１７、１８、１９、２０、２１  配線
３１  回路データ蓄積部
３２  レイアウト実行部
３３  配線チェック部
３４  レイアウトデータ蓄積部
４１  回路データ格納手段
４２  レイアウト手段
４３  レイアウトデータ格納手段
４４  配線情報抽出手段
４５  電極配線情報格納手段
４６  平行配線情報抽出手段
４７  平行配線情報格納手段
４８  面積・容量抽出手段
４９  面積・容量格納手段
５０  アンテナ比条件格納手段
５１  アンテナ比チェック手段
５２  レイアウト修正手段
６１  レイアウトデータ蓄積部
６２  配線チェック部
６３  製造条件データ蓄積部
６４  製造条件比較部
６５  半導体回路製造部
【図１】
2006128498.tif 000003
【図２】
2006128498.tif 000004
【図３】
2006128498.tif 000005
【図４】
2006128498.tif 000006
【図５】
2006128498.tif 000007
【図６】
2006128498.tif 000008
【図７】
2006128498.tif 000009
【図８】
2006128498.tif 000010
【図９】
2006128498.tif 000011