(57)【要約】  【課題】終端回路から半導体素子に高周波信号の反射波が逆流して半導体素子が誤動作するのを防ぐことができる半導体素子収納用パッケージおよび半導体装置を提供すること。  【解決手段】  終端用回路基板８は、その上面に一端が半導体素子５に電気的に接続され他端が終端抵抗８ｄを介して接地される高周波信号を伝送する線路導体８ａと、一端が線路導体８ａの途中に接続され他端が直流電源に接続される直流バイアス供給用のバイアス線路８ｃとを具備しており、バイアス線路８ｃは、その途中に線路導体８ａの特性インピーダンスの２倍以上のインピーダンスを有する抵抗体８ｅが挿入されている。【選択図】  図２
2006013351.tif 000002
【特許請求の範囲】
【請求項１】
上側主面に半導体素子および中継用回路基板および終端用回路基板を載置するための載置部を有する基体と、該基体の前記上側主面の外周部に前記載置部を囲むように接合された枠体と、前記載置部に載置された前記中継用回路基板および前記終端用回路基板とを具備した半導体素子収納用パッケージにおいて、前記終端用回路基板は、その上面に一端が前記半導体素子に電気的に接続され他端が終端抵抗を介して接地される高周波信号を伝送する線路導体と、一端が前記線路導体の途中に接続され他端が直流電源に接続された直流バイアス供給用のバイアス線路とを具備しており、該バイアス線路は、その途中に前記線路導体の特性インピーダンスの２倍以上のインピーダンスを有する抵抗体が挿入されていることを特徴とする半導体素子収納用パッケージ。
【請求項２】
前記バイアス線路は、その前記一端から前記抵抗体までの部位と前記抵抗体から前記他端までの部位のうち長い方の長さが、前記線路導体を伝送する高周波信号の波長の１／２未満であることを特徴とする請求項１記載の半導体素子収納用パッケージ。
【請求項３】
前記抵抗体は複数の抵抗体部分が接続されて成り、前記バイアス線路は、その前記一端からそれに最も近い前記抵抗体部分までの部位と前記複数の抵抗体部分の間の部位と前記他端に最も近い抵抗体部分から前記他端までの部位とのうち最も長い部位の長さが、前記線路導体を伝送する高周波信号の波長の１／２未満であることを特徴とする請求項１または請求項２記載の半導体素子収納用パッケージ。
【請求項４】
請求項１乃至請求項３のいずれかに記載の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記終端用回路基板の前記線路導体および前記中継用回路基板の線路導体に電気的に接続された前記半導体素子と、前記枠体の上面に前記枠体の内側を塞ぐように接合された蓋体とを具備することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号で作動する半導体素子を収納するための半導体素子収納用パッケージに関する。
【背景技術】
【０００２】
従来、光通信分野や、マイクロ波帯、ミリ波帯などの高周波信号分野において用いられる各種半導体素子を収納する半導体素子収納用パッケージ（以下半導体パッケージともいう）には、半導体素子を電気的に接地させるための線路導体が設けられている。この半導体パッケージを図６に断面図で示す。同図において101は基体、102は枠体、106は中継用回路基板、108は終端用回路基板である。また、図７は終端用回路基板108の平面図であり、図８は図７の終端用回路基板108の等価回路図である。図７，図８において、108ａは線路導体、108ｃはバイアス線路、108ｄは終端抵抗、108ｅは抵抗体、108ｆは終端用回路基板108の下面の接地導体層108ｂと線路導体108ｃとを接続する側面導体である。
【０００３】
基体101は鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金や銅（Ｃｕ）−タングステン（Ｗ）の焼結材料等から成る四角形状の板状体であり、その上側主面のほぼ中央部に、ＩＣ，ＬＳＩ，半導体レーザー（ＬＤ），フォトダイオード（ＰＤ）などの半導体素子105や中継用回路基板106、終端用回路基板108を載置する載置部101ａが形成されている。載置部101ａには半導体素子105が、例えばアルミナ（Ａｌ２Ｏ３），窒化アルミニウム（ＡｌＮ），ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）などのセラミックから成る中継用回路基板106に搭載された状態で載置固定される場合もある。中継用回路基板106や終端用回路基板108の下面には、それぞれ接地導体層106ｂ，接地導体層108bが被着形成されており、銀（Ａｇ）ろう、Ａｇ−銅（Ｃｕ）ろう等のろう材や半田によって接地導体層106ｂ，108ｂと載置部101ａとが強固に接着固定される。
【０００４】
なお、載置部101ａに搭載された半導体素子105は、その電極が中継用回路基板106に被着形成されている中継用回路基板106の高周波信号を伝送する線路導体106aと終端用回路基板108の高周波信号を伝送する線路導体108aの一端にそれぞれボンディングワイヤ107ａ，107ｂを介して電気的に接続されている。
【０００５】
終端用回路基板108の線路導体108ａは、終端抵抗108dおよび側面導体108ｆを介して接地導体108ｂに接続されることにより、他端が電気的に接地されている。終端抵抗108ｄは、線路導体108ａに流れる高周波信号が接地導体に接地されることにより生じる高周波信号の反射を防ぎ、この反射波が半導体素子105に逆流して半導体素子105が誤動作することを防ぐ。
【０００６】
また、線路導体108aには半導体素子105を駆動するための直流バイアス供給用のバイアス線路108ｃの一端が接続され、バイアス線路108ｃの他端は外部導通端子（図示せず）を介して外部回路（図示せず）のバイアス供給配線に接続される。バイアス線路108ｃには線路導体108ａを流れる高周波信号が流れ込むことを防ぐために抵抗体108eが挿入されている。なお、一般に高周波信号の流れ込みを防ぐためにはコイルが適しているが、コイルは大きなスペースを必要とするため、小型化が可能な抵抗体108ｅが用いられている。
【０００７】
そして、基体101、枠体102から成る容器内部に半導体素子105を収容し、枠体102の上面に蓋体104をろう付けやシームウエルド法などの溶接法により接合して容器内部を気密に封止することによって製品としての半導体装置とされる。
【特許文献１】特開２００２−３１９６４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、近年の光通信分野やマイクロ波，ミリ波帯用の高周波用半導体素子105を搭載した上記従来の半導体パッケージにおいては、終端用回路基板108の線路導体108aを伝わる高周波信号の一部が、終端用回路基板108の線路導体108ａに接続されたバイアス線路108ｃにも分岐して流れ込むのを抵抗体108ｅで阻止するのが困難になり、分岐してバイアス線路108ｃに流れ込んだ高周波信号の分が損失となったり、線路導体108ａにインピーダンスの異なるバイアス線路108ｃの一端が接続されることにより線路導体108ａのインピーダンスが変わって高周波信号が反射されて損失を生じたりするという問題点があった。
【０００９】
また、線路導体108ａのインピーダンスが変わることにより反射された高周波信号の反射波が半導体素子105に逆流して半導体素子105に誤動作を発生させるという問題点を有していた。
【００１０】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、終端回路から半導体素子に高周波信号の反射波が逆流して半導体素子が誤動作するのを防ぐことができる半導体素子収納用パッケージおよび半導体装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子および中継用回路基板および終端用回路基板を載置するための載置部を有する基体と、この基体の前記上側主面の外周部に前記載置部を囲むように接合された枠体と、前記載置部に載置された前記中継用回路基板および前記終端用回路基板とを具備した半導体素子収納用パッケージにおいて、前記終端用回路基板は、その上面に一端が前記半導体素子に電気的に接続され他端が終端抵抗を介して接地される高周波信号を伝送する線路導体と、一端が前記線路導体の途中に接続され他端が直流電源に接続された直流バイアス供給用のバイアス線路とを具備しており、このバイアス線路は、その途中に前記線路導体の特性インピーダンスの２倍以上のインピーダンスを有する抵抗体が挿入されていることを特徴とするものである。
【００１２】
また、本発明の半導体素子収納用パッケージにおいて、好ましくは、前記バイアス線路は、その前記一端から前記抵抗体までの部位と前記抵抗体から前記他端までの部位のうち長い方の長さが、前記線路導体を伝送する高周波信号の波長の１／２未満であることを特徴とするものである。
【００１３】
また、本発明の半導体素子収納用パッケージにおいて、好ましくは、前記抵抗体は複数の抵抗体部分が接続されて成り、前記バイアス線路は、その前記一端からそれに最も近い前記抵抗体部分までの部位と前記複数の抵抗体部分の間の部位と前記他端に最も近い抵抗体部分から前記他端までの部位とのうち最も長い部位の長さが、前記線路導体を伝送する高周波信号の波長の１／２未満であることを特徴とするものである。
【００１４】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記終端用回路基板の前記線路導体および前記中継用回路基板の線路導体に電気的に接続された前記半導体素子と、前記枠体の上面に前記枠体の内側を塞ぐように接合された蓋体とを具備することを特徴とするものである。
【発明の効果】
【００１５】
本発明の半導体素子収納用パッケージによれば、終端用回路基板は、その上面に一端が半導体素子に電気的に接続され他端が終端抵抗を介して接地される高周波信号を伝送する線路導体と、一端が線路導体の途中に接続され他端が直流電源に接続された直流バイアス供給用のバイアス線路とを具備しており、このバイアス線路は、その途中に線路導体の特性インピーダンスの２倍以上のインピーダンスを有する抵抗体が挿入されていることから、線路導体の特性インピーダンスの２倍以上のインピーダンスを有する抵抗体によって線路導体を伝送する高周波信号がバイアス線路に流れ込むのを抑制することができる。これにより、高周波信号をバイアス線路側と終端抵抗側とに分岐することなく線路導体の他端側で終端抵抗を介して確実に接地することができ、線路導体に流れる高周波信号の反射を防ぎ、半導体素子が誤動作することを防ぐ。
【００１６】
また、本発明の半導体素子収納用パッケージによれば、上記構成において、バイアス線路は、その一端から抵抗体までの部位と抵抗体から他端までの部位のうち長い方の長さが、線路導体を伝送する高周波信号の波長の１／２未満であるときには、バイアス線路の一端から抵抗体までの部位と抵抗体から他端までの部位のいずれの部位においても線路導体を流れる高周波信号との電磁結合によりバイアス線路に誘導された高周波信号が共振しないので、その共振した高周波信号が線路導体に流れ込むことはない。従って、線路導体に流れる高周波信号の反射を防ぎ、半導体素子を正常に動作させ得る半導体素子収納用パッケージとできる。
【００１７】
また、本発明の半導体素子収納用パッケージによれば、上記構成において、抵抗体は複数の抵抗体部分が接続されて成り、バイアス線路は、その一端からそれに最も近い抵抗体部分までの部位と複数の抵抗体部分の間の部位と他端に最も近い抵抗体部分から他端までの部位とのうち最も長い部位の長さが、線路導体を伝送する高周波信号の波長の１／２未満であるときには、バイアス線路の一端からそれに最も近い抵抗体部分までの部位または複数の抵抗体部分の間の部位または他端に最も近い抵抗体部分から他端までの部位のいずれの部位においても線路導体を流れる高周波信号との電磁結合によりバイアス線路に誘導された高周波信号が共振しないので、その共振した高周波信号が線路導体に流れ込むことはない。従って、線路導体に流れる高周波信号の反射を防ぎ、半導体素子を正常に動作させ得る半導体素子収納用パッケージとできる。
【００１８】
また、本発明の半導体装置によれば、上記本発明の半導体素子収納用パッケージと、載置部に載置されるとともに終端用回路基板の線路導体および中継用回路基板の線路導体に電気的に接続された半導体素子と、枠体の上面に枠体の内側を塞ぐように接合された蓋体とを具備することから、高周波信号を終端用回路基板の線路導体の他端側に形成された終端抵抗により、良好に接地する事ができ、半導体素子を所望の特性で動作させることができる半導体装置とできる。
【発明を実施するための最良の形態】
【００１９】
本発明の半導体素子収納用パッケージ（以下、半導体パッケージともいう）について図に基づいて詳細に説明する。  
図１は、本発明の半導体パッケージの実施の形態の一例を示す断面図であり、１は基体、２は枠体、６は中継用回路基板、８は終端用回路基板を示す。また、図２は終端用回路基板８の実施の形態の一例を示す平面図であり、図３は終端用回路基板８の動作を説明する等価回路図である。図２，図３において、８ａは線路導体、８ｃはバイアス線路、８ｄは終端抵抗、８ｅは抵抗体を示す。なお、図２に示されていない終端用回路基板８の下面には接地導体層８ｂが形成されている。
【００２０】
そして、本発明の半導体パッケージは、上側主面に半導体素子５および中継用回路基板６および終端用回路基板８を載置するための載置部１ａを有する基体１と、基体１の上側主面の外周部に載置部１ａを囲むように接合された枠体２と、載置部１ａに載置された中継用回路基板６および終端用回路基板８とを具備し、終端用回路基板８は、その上面に一端が半導体素子５に電気的に接続され他端が終端抵抗８ｄを介して接地導体層８ｂに接地される高周波信号を伝送する線路導体８ａと、一端が線路導体８ａの途中に接続され他端が直流電源（図示せず）に接続された直流バイアス供給用のバイアス線路８ｃとを具備しており、ハイアス線路は、その途中に線路導体８ａの特性インピーダンスの２倍以上のインピーダンスを有する抵抗体８ｅが挿入されている。
【００２１】
基体１は、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金等の金属や銅（Ｃｕ）−タングステン（Ｗ）の焼結材料等から成る四角形状等の板状体であり、そのインゴットに圧延加工や打ち抜き加工などの従来周知の金属加工法、または押出成形と切削加工とを組み合わせて施すこと等によって、所定の形状に製作される。基体１の上側主面のほぼ中央部には、ＩＣ，ＬＳＩ，ＬＤ，ＰＤなどの半導体素子５を載置するための載置部１ａが形成されており、載置部１ａには半導体素子５が、金（Ａｕ）−錫（Ｓｎ）半田や鉛（Ｐｂ）−Ｓｎ半田などの半田や、銀（Ａｇ）ペーストなどの樹脂接着材などで載置固定される。中継用回路基板６の下面には接地導体層６ｂが被着されており、Ａｇろう、Ａｇ−Ｃｕろうなどのろう材や金（Ａｕ）−錫（Ｓｎ）半田や鉛（Ｐｂ）−Ｓｎ半田などの半田などや、エポキシなどを主成分とした樹脂接着材によって接地導体層６ｂと載置部１ａが強固に接着固定される。終端用回路基板８も中継用回路基板６と同様にその接地導体層８ｂが載置部１ａに接着固定される。
【００２２】
半導体素子５は、その電極が中継用回路基板６の上面に被着形成されている線路導体６ａおよび終端用回路基板８の線路導体８ａにそれぞれボンディングワイヤ７ａ、７ｂを介して電気的に接続されている。
【００２３】
終端用回路基板８は、例えばアルミナ（Ａｌ２Ｏ３）セラミックスから成る場合、以下のようにして作製される。まず、Ａｌ２Ｏ３，酸化珪素（ＳｉＯ２），酸化カルシウム（ＣａＯ），酸化マグネシウム（ＭｇＯ）などの原料粉末に適当な有機バインダや可塑剤，分散剤，溶剤などを添加混合して泥漿状となし、従来周知のドクターブレード法でシート状となすことによってセラミックグリーンシートを得る。しかる後に、このセラミックグリーンシートに適当な打ち抜き加工等を施し、これらセラミックグリーンシートを積層し、積層体を製作する。または、Ａｌ２Ｏ３，ＳｉＯ２，ＣａＯ，ＭｇＯなどの原料粉末を金型に充填しプレス成型することによって、所定の形状に成形し、セラミック積層体を製作する。
【００２４】
次に、Ｗ，モリブデン（Ｍｏ），マンガン（Ｍｎ）などの高融点金属粉末に適当な有機バインダや溶剤を添加混合してペースト状となした金属ペーストを、終端用回路基板８の線路導体８ａや直流バイアス線路８ｃ，接地導体層８ｂ等の導体層となる部位に従来周知のスクリーン印刷法を採用して印刷する。その後、還元雰囲気中で約1,600℃の温度で焼成することによって製作される。
【００２５】
なお、終端用回路基板８の線路導体８ａ、および接地導体層８ｂは薄膜成形法によって形成されていても良く、その場合、終端用回路基板８の導体層は、窒化タンタル（Ｔａ２Ｎ），ニクロム（Ｎｉ−Ｃｒ合金），チタン（Ｔｉ），パラジウム（Ｐｄ），白金（Ｐｔ），Ａｕなどから形成されセラミックグリーンシートを焼成した後に形成される。
【００２６】
また、基体１の上側主面の外周部には載置部１ａを囲むようにして枠体２が立設されており、枠体２は基体１とともにその内側に半導体素子５を収納する空所を形成する。この枠体２は、基体１と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材料等またはセラミックスなどの誘電体材料などから成り、基体１と一体成形されるか、または枠体２部分を作製した後基体１に銀ろうなどのろう材を介してろう付け、またはシーム溶接法などの溶接法により接合されることによって基体１の上側主面の外周部に立設される。枠体２がセラミックスから成る場合は、その上下面にメタライズ層などの導体層が形成されているのが好ましい。
【００２７】
枠体２の側面には同軸コネクタ３が搭載される貫通孔２ａが形成されており、貫通孔２ａ内には同軸コネクタ３を嵌め込むとともにＡｕ−Ｓｎ半田やＰｂ−Ｓｎ半田などの接着材を貫通孔２ａとの隙間に挿入し、しかる後に、加熱して接着材を溶融させ、溶融した接着材を毛細管現象により同軸コネクタ３と貫通孔２ａの内壁との隙間に充填させることによって、同軸コネクタ３が貫通孔２ａ内に半田などの封着材を介して嵌着接合される。
【００２８】
同軸コネクタ３は、半導体パッケージの内部に収納する半導体素子５を外部電気回路（図示せず）に接続された同軸ケーブルに電気的に接続させるものであり、Ｆｅ−Ｎｉ−Ｃｏ合金などの金属から成る円筒形などの筒状の外周導体に、ガラスなどの絶縁体が充填され中心軸にＦｅ−Ｎｉ−Ｃｏ合金などの金属から成る中心導体３ａが固定されて成る。中心導体３ａが半田などから成る導電性接着材を介して中継用回路基板６の線路導体６ａに電気的に接続される。そして、半導体素子５の電極と中継用回路基板６の上面に形成された線路導体６ａとがボンディングワイヤ７ａにより電気的に接続され、同軸コネクタ３に、外部より同軸ケーブルが装着されることによって、内部に収納された半導体素子５が同軸コネクタ３の中心導体３ａを介して外部電気回路に電気的に接続されることとなる。
【００２９】
終端用回路基板８の上面には線路導体８ａが形成され、下面には接地導体層８ｂが形成されている。終端用回路基板８の上面に形成された線路導体８ａは、図２に示すように、一端が半導体素子５に電気的に接続され、他端が終端用回路基板８の上面の周縁部に達しており、かつ途中に終端抵抗８ｄが設けられている。なお、終端抵抗８ｄとバイアス線路８ｃの接続部との間に、線路導体8ａに流れる直流成分を遮断するためのコンデンサ９が挿入されてもよい。このコンデンサ９にはセラミックチップコンデンサ等が使用され、バイアス線路８ｃから供給される直流電流が終端抵抗８ｄへ流れないようにする。
【００３０】
また、線路導体８ａには半導体素子５を駆動するためのバイアス線路８ｃの一端が接続され、バイアス線路８ｃの他端が外部導通端子（図示せず）を介して外部回路（図示せず）と接続されている。バイアス線路８ｃにはその途中に線路導体８ａからの高周波信号の流れ込みを防ぐための抵抗体８ｅが挿入されている。高周波信号の流れ込みを防ぐための一般的な方法としてはコイルが用いられるが、コイルは大きなスペースを必要とするため、小型化の観点より小スペースで実現可能な抵抗体８ｅが用いられている。
【００３１】
終端用回路基板８の線路導体８ａの途中に設けられた終端抵抗８ｄ、バイアス線路８ｃの抵抗体８ｅは、Ｔａ２Ｎ、Ｎｉ−Ｃｒ合金等から成り、これら金属粉末に適当な有機バインダや溶剤，添加物等を添加混合してペースト状となしたものを従来周知のスクリーン印刷法を採用して終端回路基板８に印刷塗布した後に焼成するか、真空蒸着等の薄膜形成法により形成され、所望の抵抗値を有する厚み，幅，形状になるように形成される。抵抗値を微小調整するために、終端抵抗部８ｄ、抵抗部８ｅの一部をレーザー加工によって除去することもできる。
【００３２】
本発明においては、バイアス線路８ｃに挿入されている抵抗体８ｅのインピーダンスが線路導体８ａの特性インピーダンスの２倍以上とされている。これにより、線路導体８ａに伝送される高周波信号は抵抗体８ｅによってブロックされ、高周波信号がバイアス線路８ｃに流れるのを防ぐことができる。
【００３３】
線路導体８ａは、通常、線路導体８ａの抵抗成分を極力少なくし、インダクタンス成分とキャパシタンス成分との比の平方根が例えば50Ωとなるような特性インピーダンスの線路となるように設計される。従って、このような線路導体８ａに接続されるバイアス線路８ｃの抵抗体８ｅは、その抵抗値が特性インピーダンスの２倍の100Ω以上となるようにすることにより、高周波信号がバイアス線路８ｃに流れるのを防ぐのに十分な機能を果たすことができる。
【００３４】
抵抗体８ｅの抵抗値は大きくするほど良いが、バイアス線路８ｃに直流電流が流れるため、抵抗体８ｅの抵抗値を大きくしすぎると、抵抗体８ｅにて消費される消費電力が大きくなってしまう。このため、抵抗体８ｅは5000Ω以下とすることが望ましい。これにより、高周波信号がバイアス線路８ｃに流れ込むのを抑制することができ、高周波信号の大部分は終端抵抗８ｄの方へ流れる。そして、終端抵抗８ｄの方へ流れた高周波信号は、終端抵抗８ｄによって確実に接地されるとともに、終端抵抗８ｄの作用によって半導体素子５の方へ反射されることを防げるので、半導体素子が誤動作することを防ぐ。
【００３５】
本発明の半導体パッケージにおいて、好ましくは図３に示すように、バイアス線路８ｃは、その一端から抵抗体８ｅまでの部位と抵抗体８ｅから他端までの部位のうち長い方の長さＬが、線路導体８ａを伝送する高周波信号の波長の１／２（λ／２）未満であるときには、バイアス線路８ｃの一端から抵抗体８ｅまでの部位と抵抗体８ｅから他端までの部位のいずれの部位においても線路導体８ａを流れる高周波信号との電磁結合によりバイアス線路８ｃに誘導された高周波信号が共振しないので、その共振した高周波信号が線路導体に流れ込むことはない。従って、高周波信号が線路導体８ａで反射することなく線路導体８ａを進行して他端側の終端抵抗８ｄを介して確実に接地される。なお、図３においては、抵抗体８ｅからバイアス線路８ｅの他端までの部位の長さの方が一端から抵抗体８ｅまでの部位の長さよりも長いとして、抵抗体８ｅからバイアス線路８ｃの他端側の部位に符号Ｌを付している。
【００３６】
またバイアス線路８ｃの抵抗体８ｅは、直列に複数の抵抗体８ｅ部分が接続されることがより好ましく、図４，図５は、このような終端用回路基板の実施の形態の他の例を示す平面図および等価回路図である。この場合、バイアス線路８ｃは、その一端からそれに最も近い抵抗体８ｅ部分までの部位の長さＬ１と複数の抵抗体８ｅ部分の間の部位の長さＬ２と他端に最も近い抵抗体８ｅ部分から他端までの部位の長さＬ３とのうち最も長い部位の長さが、線路導体を伝送する高周波信号の波長の１／２未満であるときには、バイアス線路８ｃの一端からそれに最も近い抵抗体８ｅ部分までの部位または複数の抵抗体８ｅ部分の間の部位または他端に最も近い抵抗体８ｅ部分から他端までの部位のいずれの部位においても線路導体８ａを流れる高周波信号との電磁結合によりバイアス線路８ｃに誘導された高周波信号が共振しないので、その共振した高周波信号が線路導体８ａに流れ込むことはない。従って、高周波信号が線路導体８ａで反射することなく線路導体８ａを進行して他端側の終端抵抗８ｄを介して確実に接地される。
【００３７】
なお、バイアス線路８ｃの一端からそれに最も近い抵抗体８ｅ部分までの部位とは、バイアス線路８ｃの一端からそれに最も近い抵抗体８ｅのバイアス線路と抵抗体８ｅとの境界までのバイアス線路８ｃの長さを意味する。他の抵抗体８ｅ部分の意味も同様に各抵抗体８ｅのバイアス線路と抵抗体８ｅとの境界を基点とすることを意味する。
【００３８】
例えば、特性インピーダンスが50Ωの線路導体８ａに接続されるバイアス線路８ｃの複数の抵抗体８ｅであれば、複数の抵抗体８ｅの個々の抵抗値が100Ω以上であればよく、また、複数の抵抗体８ｅの合成抵抗が5000Ω以下が好ましい。
【００３９】
最後に、上記構成の半導体パッケージの枠体２の上面に枠体の内側を塞ぐようにＦｅ−Ｎｉ−Ｃｏ合金などの金属から成る蓋体４を半田付けやシームウエルド法により接合することにより製品としての半導体装置となる。蓋体４により、容器内部に収容した半導体素子５を気密に収容し、半導体素子５を長期にわたり正常かつ安定に作動させることができる。また、この半導体装置は、基体１が外部電気回路基板に実装され、同軸コネクタ３に外部電気回路の同軸ケーブルを接続することにより、内部に収容した半導体素子５が外部電気回路に電気的に接続され、半導体素子５が高周波信号で作動するとともに、半導体素子に直流電源からバイアス線路８ｃを介して良好に直流バイアスを供給でき、高周波信号を終端用回路基板８の線路導体８ａの他端側に形成された終端抵抗８ｄにより、良好に接地することができ、半導体素子５を所望の特性で動作させることができる半導体装置とできる。
【００４０】
なお、半導体素子５に入出力される高周波信号の好ましい周波数は１〜15ＧＨｚ程度であり、この場合に高周波信号の伝送特性を特に良好なものとすることができる。
【実施例】
【００４１】
以下に本発明の実施例について説明する。  
本発明および比較用の終端用回路基板８を図４のように構成することとし、高周波３次元構造シミュレータ（アンソフト社製HFSS（High Frequency Structure Simulator））を用いて１ＧＨｚ〜15ＧＨｚの範囲で最も悪い反射係数Ｓ11を示すものをシミュレーションにより評価した。
【００４２】
まず、終端用回路基板８は、比誘電率が9.6のアルミナセラミックスからなる縦６ｍｍ×横２ｍｍ×厚み１ｍｍの基板を採用して形成するものとし、その上側主面に幅が0.98ｍｍ、長さが5ｍｍ、厚みが0.002ｍｍの線路導体８ａを配置した。
【００４３】
次に、線路導体８ａの他端側を側面導体層８ｆを介して接地導体層８ｂと電気的に接続し、さらに縦1.2ｍｍ×横0.6ｍｍ×高さ0.6ｍｍ、容量0.1μＦのチップコンデンサ９および線路導体８ａの特性インピーダンスとマッチングする抵抗値の終端抵抗８ｄを配置した。また、線路導体８ａのチップコンデンサ９の手前には抵抗体８ｅが挿入されたバイアス線路８ｃが接続されて配置されている。ここで、複数の抵抗体８ｅは２個とし、２個の抵抗値は同じとし、その合成直流抵抗値をそれぞれ表１の抵抗値Ｒとした。なお、この構成における線路導体８ａの特性インピーダンスは50Ωである。
【００４４】
これら、抵抗値Ｒが０Ωおよび100Ωの比較用の試料１，２および本発明の半導体素子収納用パッケージの終端用回路基板８の試料３〜５を、１ＧＨｚ〜15ＧＨｚの範囲でシミュレーションにより評価し、最も悪い反射係数Ｓ11の値を表１に示す。
【表１】
2006013351.tif 000003
【００４５】
表１より、試料No.３，４，５については、反射係数Ｓ11が実際に半導体装置が正常に動作するレベルである−15ｄＢ以下と良好な特性が得られることが分かった。これに対し、比較用の試料No,１，２においては反射係数Ｓ11が−15ｄＢを超える（−15ｄＢより大きい）ことが分かった。
【００４６】
さらに同じ終端用回路基板８の抵抗体８ｅの個々の抵抗値を500Ωとし、バイアス線路８ｃの一端から１番目の抵抗体８ｅまでの長さをＬ１、１番目の抵抗体８ｅと２番目の抵抗体８ｅとの間の長さをＬ２、２番目の抵抗体８ｅから他端までの長さをＬ３としたときのＬ１〜Ｌ３までの値を表２に示すように設定し、シミュレーションにより評価した反射係数Ｓ11の値を表２に示す。
【表２】
2006013351.tif 000004
【００４７】
表２において、試料No.６〜10における上記１〜15ＧＨｚの周波数範囲における最も悪い反射係数Ｓ11の値を表２に示す。また、１〜15ＧＨｚの高周波信号の15GHzの波長の１／２の長さは3.19ｍｍである。
【００４８】
表２より、Ｌ１〜Ｌ３が全て3.19ｍｍ以下である試料No.９，10は、反射係数Ｓ11が−20ｄＢ以下となりより良好な特性が得られることが分かった。
【００４９】
なお、本発明は上述の実施の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。例えば中継用回路基板６と終端用回路基板８とを一体形成し、一体化された回路基板上に半導体素子５を実装しても良い。
【図面の簡単な説明】
【００５０】
【図１】本発明の半導体素子収納用パッケージの実施の形態の一例を示す断面図である。
【図２】本発明の半導体素子収納用パッケージの終端用回路基板の実施の形態の一例を示す平面図である。
【図３】図２の終端用回路基板の等価回路図である。
【図４】本発明の半導体素子収納用パッケージの終端用回路基板の実施の形態の他の例を示す平面図である。
【図５】図４の終端用回路基板の等価回路図である。
【図６】従来の半導体素子収納用パッケージの例を示す断面図である。
【図７】従来の半導体素子収納用パッケージの終端用回路基板の例を示す平面図である。
【図８】図７の終端用回路基板の等価回路図である。
【符号の説明】
【００５１】
１・・・基体
１ａ・・載置部
２・・・枠体
２ａ・・貫通孔
３・・・同軸コネクタ
３ａ・・中心導体
４・・・蓋体
５・・・半導体素子
６・・・中継用回路基板
６ａ・・線路導体
６ｂ・・接地導体層
７ａ，７ｂ・・・ボンディングワイヤ
８・・・終端用回路基板
８ａ・・線路導体
８ｂ・・接地導体層
８ｃ・・バイアス線路
８ｄ・・終端抵抗
８ｅ・・抵抗体
【図１】
2006013351.tif 000005
【図２】
2006013351.tif 000006
【図３】
2006013351.tif 000007
【図４】
2006013351.tif 000008
【図５】
2006013351.tif 000009
【図６】
2006013351.tif 000010
【図７】
2006013351.tif 000011
【図８】
2006013351.tif 000012