(57)【要約】【課題】垂直転送の途中において情報電荷を排出させることを可能とする。【解決手段】複数の転送電極１４−１〜１４−３，３４−１〜３４−３に交差する垂直方向に互いに平行な列として配置され、情報電荷を垂直方向へ転送する複数の垂直シフトレジスタと、複数の垂直シフトレジスタの各列で共通となり、奇数列と偶数列とで配列順序が逆転する第１及び第２の出力ゲート電極１６，１８と、第１及び第２の出力ゲート電極１６，１８より出力側に配置された第３の出力ゲート電極３０と、第１及び第２の出力ゲート電極１６，１８より入力側に配置された第４の出力ゲート電極３２とを備え、転送電極３４−１〜３４−３のうち少なくとも１つに、転送クロックパルス及び第１〜第３の出力ゲート電極１６，１８，３０に印加される出力制御クロックとは独立に制御される出力制御クロックを前記第４の出力ゲート電極３２と共通に印加可能とする。【選択図】図３
2006128600.tif 000002
【特許請求の範囲】
【請求項１】
水平方向に延伸されて所定の間隔をもって配置された複数の転送電極を含み、複数の転送電極に交差する垂直方向の列として配置され、転送電極に印加される転送クロックパルスを制御することで情報電荷を垂直方向へ転送する複数の垂直シフトレジスタを備えた固体撮像装置であって、
垂直シフトレジスタの出力側に設けられ、複数の垂直シフトレジスタの各列で共通となり、奇数列と偶数列とで配列順序が逆転する第１及び第２の出力ゲート電極と、
複数の垂直シフトレジスタの各列で共通となり、前記第１及び第２の出力ゲート電極より出力側に配置された第３の出力ゲート電極と、
複数の垂直シフトレジスタの各列で共通となり、前記第１及び第２の出力ゲート電極より入力側に配置された第４の出力ゲート電極と、を備え、
前記複数の垂直シフトレジスタからの出力に各ビットが対応付けられ、前記垂直シフトレジスタの少なくとも１ビットに対応付けられた複数の転送電極のうち少なくとも１つと、前記第４の出力ゲート電極とに、前記転送クロックパルス及び前記第１〜第３の出力ゲート電極に印加される出力制御クロックとは独立に制御される出力制御クロックを共通に印加可能であることを特徴とする固体撮像装置。
【請求項２】
請求項１に記載の固体撮像装置において、
前記第１及び第２の出力ゲート電極に対して、前記第３の出力ゲート電極に対して印加される出力制御クロックとは独立に制御される出力制御クロックを印加可能であることを特徴とする固体撮像装置。
【請求項３】
請求項１又は２に記載の固体撮像装置の制御方法であって、
前記第４の出力ゲート電極と共通に印加される出力制御クロックを変化させることによって、垂直転送中において情報電荷を排出させることを特徴とする固体撮像装置の制御方法。
【請求項４】
請求項３に記載の固体撮像装置の制御方法であって、
複数の垂直シフトレジスタにおいて情報電荷の蓄積位置を奇数列と偶数列とで互いに１ビットずらし、垂直シフトレジスタの奇数列と偶数列から情報電荷を水平シフトレジスタへ交互に出力させることを特徴とする固体撮像装置の制御方法。
【請求項５】
水平方向に延伸されて所定の間隔をもって配置された複数の転送電極を含み、複数の転送電極に交差する垂直方向の列として配置され、転送電極に印加される転送クロックパルスを制御することで情報電荷を垂直方向へ転送する複数の垂直シフトレジスタを備えた固体撮像装置であって、
垂直シフトレジスタの出力側に設けられ、複数の垂直シフトレジスタの各列で共通となる複数の中段出力ゲート電極と、
複数の垂直シフトレジスタの各列で共通であり、前記複数の中段出力ゲート電極より出力側に配置される後段出力ゲート電極と、
複数の垂直シフトレジスタの各列で共通であり、前記複数の中段出力ゲート電極より入力側に配置される前段出力ゲート電極と、を備え、
前記複数の垂直シフトレジスタからの出力に各ビットが対応付けられ、前記垂直シフトレジスタの少なくとも１ビットに対応付けられた複数の転送電極のうち少なくとも１つと、前記前段出力ゲート電極とに、前記転送クロックパルス及び前記中段出力ゲート電極に印加される出力制御クロック及び前記後段出力ゲート電極に印加される出力制御クロックとは独立に制御される出力制御クロックを共通に印加可能であることを特徴とする固体撮像装置。
【請求項６】
請求項５に記載の固体撮像装置において、
前記複数の中段出力ゲート電極に対して、前記後段出力ゲート電極に対して印加される出力制御クロックとは独立に制御される出力制御クロックを印加可能であることを特徴とする固体撮像装置。
【請求項７】
請求項５に記載の固体撮像装置において、
前記中段出力ゲート電極をｎ（ただし、ｎは２以上の整数）本備え、
隣接するｎ列の垂直シフトレジスタを１組とし、１組の垂直シフトレジスタ群のうちのいずれか１つの垂直シフトレジスタから情報電荷を選択的に前記後段出力ゲート電極へ転送することを特徴とする固体撮像装置。
【請求項８】
請求項５〜７のいずれか１つに記載の固体撮像装置の制御方法において、
前記後段出力ゲート電極と共通に印加される出力制御クロックを変化させることによって、垂直転送中において情報電荷を排出させることを特徴とする固体撮像装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報電荷を垂直転送する際に不要な情報電荷を排出できるＣＣＤ固体撮像素子及びその制御方法に関する。
【背景技術】
【０００２】
図１１は、フレーム転送方式のＣＣＤ固体撮像素子を含む固体撮像装置の構成図である。フレーム転送方式のＣＣＤ固体撮像素子は、撮像部２ｉ、蓄積部２ｓ、水平転送部２ｈ及び出力部２ｄを含んで構成される。撮像部２ｉは、複数列の垂直シフトレジスタを備える。撮像部２ｉの垂直シフトレジスタは、外部からの光を受けて、その入射光の強度に応じた量の情報電荷を生成する行列配置された受光画素を備える。クロックパルス生成部４から撮像部２ｉへ垂直クロックパルスが入力されることによって、各受光画素で生成された情報電荷は垂直シフトレジスタに沿って蓄積部２ｓへ転送される。カラー撮像用のＣＣＤ固体撮像素子では、撮像部２ｉの各受光画素は赤（Ｒ）、緑（Ｇ）、青（Ｂ）の波長に対応する透過フィルタのいずれかで被われ、図２に示すように、各透過フィルタはモザイク状に配置されている。すなわち、垂直シフトレジスタの奇数列では赤（Ｒ）及び緑（Ｇ）に対応する情報電荷が交互に転送され、垂直シフトレジスタの偶数列では緑（Ｇ）及び青（Ｂ）に対応する情報電荷が交互に転送される。蓄積部２ｓは、撮像部２ｉの垂直シフトレジスタと連続して配置された垂直シフトレジスタを備える。蓄積部２ｓの垂直シフトレジスタは遮光されており、情報電荷を１フレーム分だけ蓄積しておくために用いられる。蓄積部２ｓには、クロックパルス生成部４から垂直クロックパルス及び出力制御クロックが入力される。垂直クロックパルス及び出力制御クロックが印加されることによって、蓄積部２ｓに保持された情報電荷が水平転送部２ｈへ１行分ずつ転送出力される。水平転送部２ｈは、水平シフトレジスタを備える。水平転送部２ｈの水平シフトレジスタの各ビットには蓄積部２ｓの各垂直シフトレジスタからそれぞれ１画素分の情報電荷が順次転送出力される。水平転送部２ｈには、クロックパルス生成部４から水平クロックパルスが入力される。水平転送部２ｈでは、水平クロックパルスを受けて、１画素単位で情報電荷が出力部２ｄへ転送される。出力部２ｄは１画素毎の情報電荷量を電圧値に変換し、その電圧値の変化がＣＣＤ出力とされる。
【０００３】
図１２に蓄積部２ｓ及び水平転送部２ｈの内部構造の一部の平面図を示す。蓄積部２ｓは互いに平行に延伸された垂直シフトレジスタを複数含んで構成される。垂直シフトレジスタは以下のように形成することができる。Ｎ型半導体基板内にＰ型拡散層であるＰウェル（ＰＷ）が形成され、その上にＮ型拡散層であるＮウェルが形成される。また、垂直シフトレジスタの延伸方向に沿ってＰ型の不純物が添加された分離領域１０が所定の間隔をもって互いに平行に設けられる。従って、Ｎウェルは、隣接する分離領域１０によって電気的に区画される。この分離領域１０に挟まれた領域が情報電荷の転送経路であるチャネル領域１２となる。分離領域１０は、隣接するチャネル領域１２の間にポテンシャル障壁を形成し、各チャネル領域１２を電気的に分離する。さらに、半導体基板の表面上には絶縁膜が成膜される。この絶縁膜を挟んでチャネル領域１２の延伸方向に直交するように、ポリシリコン膜からなる複数の転送電極１４が互いに平行に配置される。隣接する３つの転送電極１４−１，１４−２，１４−３の組が１つの画素を構成する。撮像部２ｉの垂直シフトレジスタも同様に構成することができ、蓄積部２ｓの各垂直シフトレジスタと連続するように配設される。
【０００４】
第１の出力ゲート電極１６は、奇数列ではチャネル領域２２から離れ、偶数列ではチャネル領域２２に近づくように蛇行して垂直シフトレジスタの出力側に転送電極１４に並列に配置される。第２の出力ゲート電極１８は、第１の出力ゲート電極１６とは逆に、奇数列ではチャネル領域２２に近づき、偶数列ではチャネル領域２２から離れるように蛇行して、分離領域１０上で第１の出力ゲート電極１６と絶縁膜を介して交差するように配置される。第３の出力ゲート電極２０は、第１の出力ゲート電極１６及び第２の出力ゲート電極１８よりもさらに出力側に配置される。第３の出力ゲート電極２０は、奇数列で第１の出力ゲート電極１６に近接し、偶数列で第２の出力ゲート電極１８と絶縁膜を介して重なり合うように配置される。
【０００５】
水平転送部２ｈは、蓄積部２ｓの垂直シフトレジスタから出力される情報電荷を受けて転送する水平シフトレジスタを含んで構成される。水平シフトレジスタは、チャネル領域２２及び水平転送電極２４−１，２４−２から構成される。チャネル領域２２は、蓄積部２ｓの垂直シフトレジスタから延伸された分離領域１０と蓄積部２ｓと対向して設けられたＰ型拡散層である水平分離領域２６とにより垂直シフトレジスタの延伸方向に対して直交する方向に区画される。垂直シフトレジスタのチャネル領域１２と水平シフトレジスタのチャネル領域２２は延伸された分離領域１０の間隙を介して連続して配設される。第１の水平転送電極２４−１は、垂直シフトレジスタのチャネル領域１２の延長上に絶縁膜を介して半導体基板上に配置される。第２の水平転送電極２４−２は、第１の水平転送電極２４−１の間隙を覆い、その一部が第１の水平転送電極２４−１と絶縁膜を介して重なり合うようにしてチャネル領域２２と交差するように配置される。
【０００６】
転送電極１４−１〜１４−３には、それぞれ垂直クロックパルスφｓ１〜φｓ３が印加される。また、第１の出力ゲート電極１６及び第２の出力ゲート電極１８には、それぞれ出力制御クロックＴＧ１及びＴＧ２が印加される。さらに、第３の出力ゲート電極２０には、転送電極１４−１に印加される垂直クロックパルスφｓ１が印加される。
【０００７】
図１３に、情報電荷を垂直転送する際の垂直クロックパルスφｓ１〜φｓ３及び出力制御クロックＴＧ１，ＴＧ２のタイミングチャートを示す。また、図１４に、図１３の各時刻に対応する転送電極１４−１〜１４−３及び第１〜第３の出力ゲート電極１６，１８，２０下のポテンシャル井戸の形成状況及び情報電荷の転送の様子を示す。
【０００８】
このように奇数列と偶数列とが交互に水平シフトレジスタに出力されるように垂直転送を行うことによって、カラー撮像を行った場合の異色の情報電荷の混合を防ぐと共に、水平シフトレジスタのビット数を少なくしている。
【０００９】
【特許文献１】特開平８−１３９９９９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
解像度の低い画像を撮像する場合、同一色に対応する情報電荷を垂直方向及び水平方向に加算合成する必要がある。しかしながら、上記従来技術のＣＣＤ固体撮像素子では、水平方向への同一色に対応する情報電荷の加算合成は可能であるが、垂直方向への同一色に対応する情報電荷の加算合成を素子内で行うことができなかった。
【００１１】
また、図１０に示すように、撮像部２ｉで撮像された画像の一部（ハッチングされていない領域）のみを取得しようとする場合においても、不要な画像領域（ハッチングで示した領域）で蓄積された情報電荷を転送途中で廃棄し、必要な画像領域のみを切り出すことができなかった。
【００１２】
本発明は、上記従来技術の問題を鑑み、垂直転送中に不要な情報電荷を排出することを可能とした固体撮像装置及びその制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、水平方向に延伸されて所定の間隔をもって配置された複数の転送電極を含み、複数の転送電極に交差する垂直方向の列として配置され、転送電極に印加される転送クロックパルスを制御することで情報電荷を垂直方向へ転送する複数の垂直シフトレジスタを備えた固体撮像装置であって、垂直シフトレジスタの出力側に設けられ、複数の垂直シフトレジスタの各列で共通となり、奇数列と偶数列とで配列順序が逆転する第１及び第２の出力ゲート電極と、複数の垂直シフトレジスタの各列で共通となり、前記第１及び第２の出力ゲート電極より出力側に配置された第３の出力ゲート電極と、複数の垂直シフトレジスタの各列で共通となり、前記第１及び第２の出力ゲート電極より入力側に配置された第４の出力ゲート電極と、を備え、前記複数の垂直シフトレジスタからの出力に各ビットが対応付けられ、前記垂直シフトレジスタの少なくとも１ビットに対応付けられた複数の転送電極のうち少なくとも１つと、前記第４の出力ゲート電極とに、前記転送クロックパルス及び前記第１〜第３の出力ゲート電極に印加される出力制御クロックとは独立に制御される出力制御クロックを共通に印加可能であることを特徴とする。
【００１４】
具体的には、前記第１及び第２の出力ゲート電極に対して、前記第３の出力ゲート電極に対して印加される出力制御クロックとは独立に制御される出力制御クロックを印加可能とする。
【００１５】
このような構成の固体撮像装置において、前記第４の出力ゲート電極と共通に印加される出力制御クロックを変化させることによって、垂直転送中において情報電荷を排出させることができる。より具体的には、前記第４の出力ゲート電極と共通に印加される出力制御クロックと前記転送クロックパルスとを同時にオフとすることによって、垂直転送中において情報電荷を排出させる。
【００１６】
また、上記構成の固体撮像装置では、複数の垂直シフトレジスタにおいて情報電荷の蓄積位置を奇数列と偶数列とで互いに１ビットずらし、垂直シフトレジスタの奇数列と偶数列から情報電荷を水平シフトレジスタへ交互に出力させることができる。
【００１７】
本発明をより一般化すると、水平方向に延伸されて所定の間隔をもって配置された複数の転送電極を含み、複数の転送電極に交差する垂直方向の列として配置され、転送電極に印加される転送クロックパルスを制御することで情報電荷を垂直方向へ転送する複数の垂直シフトレジスタを備えた固体撮像装置であって、垂直シフトレジスタの出力側に設けられ、複数の垂直シフトレジスタの各列で共通となる複数の中段出力ゲート電極と、複数の垂直シフトレジスタの各列で共通であり、前記複数の中段出力ゲート電極より出力側に配置される後段出力ゲート電極と、複数の垂直シフトレジスタの各列で共通であり、前記複数の中段出力ゲート電極より入力側に配置される前段出力ゲート電極と、を備え、前記複数の垂直シフトレジスタからの出力に各ビットが対応付けられ、前記垂直シフトレジスタの少なくとも１ビットに対応付けられた複数の転送電極のうち少なくとも１つと、前記前段出力ゲート電極とに、前記転送クロックパルス及び前記中段出力ゲート電極に印加される出力制御クロック及び前記後段出力ゲート電極に印加される出力制御クロックとは独立に制御される出力制御クロックを共通に印加可能であることを特徴とする。
【００１８】
ここで、前記複数の中段出力ゲート電極に対して、前記後段出力ゲート電極に対して印加される出力制御クロックとは独立に制御される出力制御クロックを印加可能であることが好適である。
【００１９】
また、前記中段出力ゲート電極をｎ（ただし、ｎは２以上の整数）本備え、隣接するｎ列の垂直シフトレジスタを１組とし、１組の垂直シフトレジスタ群のうちのいずれか１つの垂直シフトレジスタから情報電荷を選択的に前記後段出力ゲート電極へ転送することを特徴とする。
【００２０】
また、前記後段出力ゲート電極と共通に印加される出力制御クロックを変化させることによって、垂直転送中において情報電荷を排出させることを特徴とする。
【発明の効果】
【００２１】
本発明によれば、情報電荷を垂直転送する途中において不要な情報電荷を排出することができる。その結果、カラー撮像を行う際に、同一色に対応する情報電荷を垂直方向に加算合成することが可能となる。また、必要な画像領域が標準サイズより小さい場合に、不要な水平転送処理等を省くことができ、全体的な転送速度を向上させることができる。
【発明を実施するための最良の形態】
【００２２】
＜第１の実施の形態＞
本発明の第１の実施の形態におけるＣＣＤ固体撮像素子及びその制御方法について図を参照して以下に説明する。図１に、本実施の形態における固体撮像装置の構成を示す。本実施の形態におけるＣＣＤ固体撮像素子は、図１１に示した従来のＣＣＤ固体撮像素子と同様に、撮像部６ｉ、蓄積部６ｓ、水平転送部６ｈ及び出力部６ｄを含んで構成される。
【００２３】
撮像部６ｉは、複数列の垂直シフトレジスタを含んで構成される。各垂直シフトレジスタの各ビットは行列配置された受光画素に対応付けられる。図２に示すように、赤（Ｒ）と緑（Ｇ）の波長領域を透過するカラーフィルタが奇数列の垂直シフトレジスタの転送方向に沿って各受光画素に対応付けられて交互に配置され、青（Ｂ）と緑（Ｇ）の波長領域を透過するカラーフィルタが偶数列の垂直シフトレジスタの転送方向に沿って各受光画素に対応付けられて交互に配置される。撮像部６ｉには、クロックパルス生成部８から垂直クロックパルスが入力され、この垂直クロックパルスの変化に応じて撮像及び情報電荷の転送が行われる。
【００２４】
蓄積部６ｓは、撮像部６ｉの垂直シフトレジスタと連続する垂直シフトレジスタを含んで構成される。蓄積部６ｓにはクロックパルス生成部８から垂直クロックパルス及び出力制御クロックが入力される。本実施の形態では、垂直クロックパルスとは独立に制御可能な４相の出力制御クロックによって制御されることに特徴を有する。これら垂直クロックパルス及び出力制御クロックを制御することによって、蓄積部６ｓに蓄積された情報電荷が１行分ずつ水平転送部６ｈへ転送される。
【００２５】
水平転送部６ｈは、撮像部６ｉ及び蓄積部６ｓの垂直シフトレジスタの列数に対応するビット数を有する水平シフトレジスタを含んで構成される。水平転送部６ｈには、クロックパルス生成部８から水平クロックパルスが入力され、情報電荷が１画素単位で出力部６ｄへ転送される。出力部６ｄは１画素毎の情報電荷量を電圧値に変換して出力する。
【００２６】
図３は、本実施の形態におけるＣＣＤ固体撮像素子の主要部である蓄積部６ｓ及び水平転送部６ｈの内部構造の平面図である。図３において、上記従来技術と同様の構成部については同一の符号を付している。
【００２７】
本実施の形態におけるＣＣＤ固体撮像素子の蓄積部６ｓ及び水平転送部６ｈの構成は上記従来技術とほぼ同様であるが、第３の出力ゲート電極３０に垂直クロックパルスφｓ１〜φｓ３及び出力制御クロックＴＧ１，ＴＧ２とは独立に制御可能な出力制御クロックＴＧ３が印加される。本実施の形態における第３の出力ゲート電極３０は従来の第３の出力ゲート電極２０と同様に形成することができる。また、蓄積部６ｓの最終段に、さらに１行分の画素を構成する転送電極３４−１〜３４−３を設けると共に、転送電極３４−１〜３４−３に連続して転送電極１４−１を挟んで第４の出力ゲート電極３２を設ける。ここで、転送電極３４−１〜３４−３のいずれか１つと第４の出力ゲート電極３２には、垂直クロックパルスφｓ１〜φｓ３及び出力制御クロックＴＧ１，ＴＧ２，ＴＧ３とは独立に制御可能な出力制御クロックＴＧ４が共通に印加される。
【００２８】
図４に、情報電荷を排出することなく垂直転送する際の垂直クロックパルスφｓ１〜φｓ３及び出力制御クロックＴＧ１〜ＴＧ４のタイミングチャートを示す。また、図５及び図６に、奇数列及び偶数列の垂直シフトレジスタのそれぞれにおける各時刻に対応する転送電極１４−１〜１４−３，３４−１〜３４−３及び第１〜第４の出力ゲート電極１６，１８，３０，３２下のポテンシャル井戸の形成状況及び情報電荷の転送の様子を示す。なお、異なる波長成分に対応する情報電荷（Ｒ，Ｇ，Ｂ）は異なるハッチングを用いることによって区別して示している。転送電極１４−１〜１４−３，３４−１，３４−３及び出力ゲート電極１６，１８，３０，３２は、印加されるクロックパルスがハイレベル（Ｈ）のときにオンし、ローレベル（Ｌ）のときにオフするものとする。
【００２９】
時刻ｔ１〜ｔ１４では、奇数列の緑（Ｇ）の波長成分に対応する情報電荷、すなわち水平シフトレジスタに最も近い側に蓄積されている情報電荷、が水平転送部６ｈへ転送・出力される。時刻ｔ１〜ｔ７では、従来の固体撮像装置における時刻ｔ１〜ｔ７同様に制御が行われる。時刻ｔ８では、垂直クロックパルスφｓ２，φｓ３及び出力制御クロックＴＧ１，ＴＧ２をハイレベル（Ｈ）に維持したまま、垂直クロックパルスφｓ１及び出力制御クロックＴＧ４をローレベル（Ｌ）とする。時刻ｔ９では、垂直クロックパルスφｓ２，φｓ３及び出力制御クロックＴＧ２をハイレベル（Ｈ）に維持したまま出力制御クロックＴＧ１をローレベル（Ｌ）とする。時刻ｔ１０では、垂直クロックパルスφｓ２，φｓ３及び出力制御クロックＴＧ２をハイレベル（Ｈ）に維持し、出力制御クロックＴＧ４をハイレベル（Ｈ）に変更する。時刻ｔ１１では、垂直クロックパルスφｓ２，φｓ３及び出力制御クロックＴＧ２，ＴＧ４をハイレベル（Ｈ）に維持し、出力制御クロックＴＧ３をハイレベル（Ｈ）に変更する。時刻ｔ１２では、垂直クロックパルスφｓ２，φｓ３及び出力制御クロックＴＧ３，ＴＧ４をハイレベル（Ｈ）に維持し、出力制御クロックＴＧ２をローレベル（Ｌ）に変更する。さらに、奇数列に繋がる水平転送電極２４−１，２４−２に印加される水平クロックパルスＨＳ１をハイレベル（Ｈ）とする。時刻ｔ１３では、垂直クロックパルスφｓ２，φｓ３、出力制御クロックＴＧ４をハイレベル（Ｈ）に維持し、出力制御クロックＴＧ３をローレベル（Ｌ）とする。時刻ｔ１４では、垂直クロックパルスφｓ２，φｓ３、出力制御クロックＴＧ４をハイレベル（Ｈ）に維持し、出力制御クロックＴＧ２をハイレベル（Ｈ）とする。
【００３０】
これによって、奇数列の垂直シフトレジスタにおける最終段以外の転送電極１４−１〜１４−３，３４−１〜３４−３下のポテンシャル井戸に蓄積された情報電荷を保持し、偶数列の垂直シフトレジスタにおける転送電極１４−１〜１４−３，３４−１〜３４−３下のポテンシャル井戸に蓄積された情報電荷を保持しつつ、転送電極３４−１〜３４−３及び出力ゲート電極１６，１８，３０，３２下に形成されるポテンシャル井戸を利用して奇数列の緑（Ｇ）に対応する情報電荷を水平シフトレジスタへ転送出力させることができる。時刻ＦＨでは、水平転送電極２４−１，２４−２下に転送出力された情報電荷が水平シフトレジスタに沿って水平転送される。
【００３１】
時刻ｔ１５〜ｔ２０では、偶数列の水平シフトレジスタに最も近い情報電荷、図６では青（Ｂ）の波長成分に対応する情報電荷、が水平転送部６ｈへ転送・出力される。時刻ｔ１５では、垂直クロックパルスφｓ２，φｓ３及び出力制御クロックＴＧ１，ＴＧ２，ＴＧ４がハイレベル（Ｈ）とされ、垂直クロックパルスφｓ１及び出力制御クロックＴＧ３がローレベル（Ｌ）とされる。時刻ｔ１６では、垂直クロックパルスφｓ２，φｓ３及び出力制御クロックＴＧ１，ＴＧ２をハイレベル（Ｈ）に維持しつつ、出力制御クロックＴＧ４をローレベル（Ｌ）に変更する。時刻ｔ１７では、垂直クロックパルスφｓ２，φｓ３及び出力制御クロックＴＧ１をハイレベル（Ｈ）に維持しつつ、出力制御クロックＴＧ２をローレベル（Ｌ）に変更する。時刻ｔ１８では、垂直クロックパルスφｓ２，φｓ３及び出力制御クロックＴＧ１をハイレベル（Ｈ）に維持しつつ、出力制御クロックＴＧ３，ＴＧ４もハイレベル（Ｈ）に変更する。時刻ｔ１９では、垂直クロックパルスφｓ２，φｓ３及び出力制御クロックＴＧ３，ＴＧ４をハイレベル（Ｈ）に維持しつつ、出力制御クロックＴＧ１をローレベル（Ｌ）に変更する。さらに、偶数列に繋がる水平転送電極２４−１，２４−２に印加される水平クロックパルスＨＳ２をハイレベル（Ｈ）に変更する。時刻ｔ２０では、垂直クロックパルスφｓ２，φｓ３及び出力制御クロックＴＧ４をハイレベル（Ｈ）に維持しつつ、出力制御クロックＴＧ３をローレベル（Ｌ）に変更する。
【００３２】
これによって、偶数列の垂直シフトレジスタにおける最終段以外の転送電極１４−１〜１４−３，３４−１〜３４−３下のポテンシャル井戸に蓄積された情報電荷を保持し、奇数列の垂直シフトレジスタにおける転送電極１４−１〜１４−３，３４−１〜３４−３下のポテンシャル井戸に蓄積された情報電荷を保持しつつ、転送電極３４−１〜３４−３及び出力ゲート電極１６，１８，３０，３２下に形成されるポテンシャル井戸を利用して偶数列の青（Ｂ）に対応する情報電荷を水平シフトレジスタへ転送出力させることができる。時刻ＦＨでは、水平転送電極２４−１，２４−２下に転送出力された情報電荷が水平シフトレジスタに沿って水平転送される。
【００３３】
ここで、時刻ｔ７〜ｔ１４及び時刻ｔ１５〜ｔ２０までの垂直転送において、垂直シフトレジスタの最終段以外に蓄積された情報電荷は転送電極１４−２，１４−３，３４−２，３４−３下のポテンシャル井戸にほぼ固定されている。なお、図５及び図６において黒丸（ドット）で示した位置において情報電荷の移動が起こっている。このように、出力制御クロックＴＧ１，ＴＧ２とは独立に制御される出力制御クロックＴＧ３，ＴＧ４を新たに加えることによって、実質的な転送段階を従来よりも減少させることができる。
【００３４】
およそ最大飽和量の情報電荷が蓄積される場合、情報電荷の転送が起こる度にポテンシャル井戸では電子−正孔の再結合が発生し、そこに蓄積された情報電荷が減少する。本実施の形態によれば、実質的な転送段数を低減することによって、情報電荷の劣化を抑制することができる。また、奇数列と偶数列における実質的な転送段数の差を小さくすることができる。これに伴って、情報電荷の減少に伴う出力信号の線形性の悪化も防ぐことができると共に、信号の飽和出力を増加させることができる。
【００３５】
また、奇数列と偶数列とが交互に水平シフトレジスタに出力されるように垂直転送を行うことによって、カラー撮像を行った場合に異なる波長成分に対応する情報電荷の混合を防ぐと共に、水平シフトレジスタのビット数を少なくすることができる。
【００３６】
なお、従来ではＣＣＤ固体撮像素子の小型化の要請が高く、出力制御クロックの増加はチップのピン数の増大やクロックパルス生成回路の複雑化及び大型化を招き困難であった。しかしながら、近年のＣＣＤ固体撮像素子の高解像度化に伴ってチップサイズが増大しており、出力制御クロックを増加させたとしてもピン数の増大やクロックパルス生成回路の複雑化及び大型化は大きな問題とならなくなってきている。
【００３７】
図７に、垂直転送の途中において不要な情報電荷を排出しつつ転送を行う際の垂直クロックパルスφｓ１〜φｓ３及び出力制御クロックＴＧ１〜ＴＧ４のタイミングチャートを示す。図７では、垂直転送の途中において連続する３画素のうち中央の画素に対応する情報電荷を排出し、同一色に対応する情報電荷を垂直方向に加算合成して水平シフトレジスタへ転送出力する場合のタイミングチャートを示している。なお、転送電極１４−１〜１４−３，３４−１，３４−３及び出力ゲート電極１６，１８，３０，３２は、印加されるクロックパルスがハイレベル（Ｈ）のときにオンし、ローレベル（Ｌ）のときにオフするものとする。また、図４のタイミングチャートと同様の制御を行う期間は、時刻ｔ１〜ｔ２０として同一の符号で表している。
【００３８】
また、図８及び図９に、奇数列及び偶数列の垂直シフトレジスタのそれぞれにおける各時刻に対応する転送電極１４−１〜１４−３，３４−１〜３４−３及び第１〜第４の出力ゲート電極１６，１８，３０，３２下のポテンシャル井戸の形成状況及び情報電荷の転送の様子を示す。なお、異なる波長成分に対応する情報電荷（Ｒ，Ｇ，Ｂ）は異なるハッチングを用いることによって区別して示している。
【００３９】
時刻ｔ１〜ｔ６では、図４と同様に垂直転送が行われる。時刻ｔ１〜ｔ６の転送により、水平シフトレジスタに最も近い情報電荷が出力ゲート電極１６，１８，３０，３２下のポテンシャル井戸に移動させられる。
【００４０】
時刻Ｄ１では、垂直クロックパルスφｓ１，φｓ３及び出力制御クロックＴＧ３がローレベル（Ｌ）に維持され、垂直クロックパルスφｓ２及び出力制御クロックＴＧ１，ＴＧ２がハイレベル（Ｈ）に維持されると共に、転送電極３４−２及び出力ゲート電極３２に共通に印加されている出力制御クロックＴＧ４がローレベル（Ｌ）に変更される。これにより、転送電極３４−１，３４−３に印加されている垂直クロックパルスクロックφｓ１，φｓ３及び転送電極３４−２に印加されている出力制御クロックＴＧ４が同時にローレベル（Ｌ）とされ、垂直シフトレジスタの最終段に設けられた転送電極３４−１〜３４−３が全てオフとなる。従って、水平シフトレジスタに最も近い情報電荷（奇数列では緑（Ｇ）、偶数列では青（Ｂ））と水平シフトレジスタから３番目に近い情報電荷（奇数列では緑（Ｇ）、偶数列では青（Ｂ））との間に存在している情報電荷、すなわち転送電極３４−２下のポテンシャル井戸に蓄積されている水平シフトレジスタから２番目に近い情報電荷（奇数列では赤（Ｒ）、偶数列では緑（Ｇ））が固体撮像素子の基板深部へ排出される。
【００４１】
続いて、時刻Ｄ２では、転送電極３４−２及び第４の出力ゲート電極３２に共通に印加されている出力制御クロックＴＧ４がハイレベル（Ｈ）に変更される。これにより転送電極３４−２下にポテンシャル井戸が再度形成されるが、時刻Ｄ１における情報電荷の排出作用によりポテンシャル井戸は空の状態となる。
【００４２】
なお、本実施の形態では、出力制御クロックＴＧ４により情報電荷の排出を一回で行っているが、時刻Ｄ１及びＤ２の状態を繰り返すことによってより確実に情報電荷を排出させることも好ましい。
【００４３】
時刻Ｓ１〜Ｓ１２では、垂直クロックパルスφｓ１〜φｓ３が互いに異なる位相で印加されることによって水平シフトレジスタから３番目に近い情報電荷（奇数列では緑（Ｇ）、偶数列では青（Ｂ））が出力ゲート電極１６，１８，３０，３２へと転送され、同一色に対応する情報電荷（奇数列では緑（Ｇ）、偶数列では青（Ｂ））と加算合成される。このとき、出力制御クロックＴＧ４は垂直クロックパルスφｓ２と同じ位相で変化させられる。
【００４４】
時刻Ｓ１では、垂直クロックパルスφｓ３がハイレベル（Ｈ）に変更される。時刻Ｓ２では、垂直クロックパルスφｓ２及び出力制御クロックＴＧ４がローレベル（Ｌ）に変更される。これにより、転送電極１４−２下のポテンシャル井戸に蓄積されていた情報電荷が転送電極１４−３下のポテンシャル井戸に移動される。時刻Ｓ３では、垂直クロックパルスφｓ１がハイレベル（Ｈ）に変更される。時刻Ｓ４では、垂直クロックパルスφｓ３がローレベル（Ｌ）に変更される。これにより、転送電極１４−３下のポテンシャル井戸に蓄積されていた情報電荷が転送電極１４−１，３４−１下のポテンシャル井戸に移動される。時刻Ｓ５では、垂直クロックパルスφｓ２及び出力制御クロックＴＧ４がハイレベル（Ｈ）に変更される。時刻Ｓ６では、垂直クロックパルスφｓ１がローレベル（Ｌ）に変更される。これにより、転送電極１４−１，３４−１下のポテンシャル井戸に蓄積されていた情報電荷が転送電極１４−２，３４−２下のポテンシャル井戸に移動される。時刻Ｓ７では、垂直クロックパルスφｓ３がハイレベル（Ｈ）に変更される。時刻Ｓ８では、垂直クロックパルスφｓ２及び出力制御クロックＴＧ４がローレベル（Ｌ）に変更される。これにより、転送電極１４−２，３４−２下のポテンシャル井戸に蓄積されていた情報電荷が転送電極１４−３，３４−３下のポテンシャル井戸に移動される。時刻Ｓ９では、垂直クロックパルスφｓ１がハイレベル（Ｈ）に変更される。時刻Ｓ１０では、垂直クロックパルスφｓ３がローレベル（Ｌ）に変更される。これにより、転送電極１４−３，３４−３下のポテンシャル井戸に蓄積されていた情報電荷が転送電極１４−１，３４−１に移動される。時刻Ｓ１１では、垂直クロックパルスφｓ２及び出力制御クロックＴＧ４がハイレベル（Ｈ）に変更される。
【００４５】
そして、時刻Ｓ１２では、垂直クロックパルスφｓ１がローレベル（Ｌ）に変更される。これにより、転送電極１４−１，３４−１下のポテンシャル井戸に蓄積されていた情報電荷が転送電極１４−２，３４−２及び出力ゲート電極３２（１６，１８，３０）下のポテンシャル井戸に移動される。これによって、同一色（奇数列では緑（Ｇ）、偶数列では青（Ｂ））に対応する２画素分の情報電荷が垂直方向に向けて加算合成される。
【００４６】
以下、図４の時刻ｔ７〜ｔ２０の期間におけるタイミングチャートと同様に、垂直クロックパルスφｓ１〜φｓ３及び出力制御クロックＴＧ１〜ＴＧ４を制御することにより、奇数列及び偶数列から交互に情報電荷を水平シフトレジスタに出力することができる。
【００４７】
この場合も、垂直シフトレジスタの最終段以外に蓄積された情報電荷は転送電極１４−２，１４−３，３４−２，３４−３下のポテンシャル井戸にほぼ固定される。なお、図８及び図９において黒丸（ドット）で示した位置において情報電荷の移動が起こっている。
【００４８】
以上のように、本実施の形態によれば、実質的な転送段階を従来よりも減少させることができると共に、垂直転送時に同一色に対応する情報電荷を加算合成することができる。これによって、解像度の低い画像を撮像すれば良いときには、カラー撮像を行った場合に異なる波長成分に対応する情報電荷の混合を防ぎつつ情報電荷を加算合成できると共に、水平シフトレジスタにおける水平転送の回数を低減させることができる。
【００４９】
また、図１０に示すように、固体撮像素子の撮像部６ｉで得られる画像５０の一部のみを切り出した画像領域（ハッチングのない領域）を取得したい場合には、独立に制御される出力制御クロックＴＧ４を変化させることによって、蓄積部６ｓに転送した情報電荷のうち不要となる画像領域５２（ハッチングされた領域）に対応する情報電荷を転送電極３４−２において基板へ排出させ、必要な画像領域のみを垂直方向に切り出すことも可能である。
【００５０】
また、本実施の形態では、蓄積部６ｓの最終段となる転送電極３４−１〜３４−３のうち転送電極３４−２に垂直クロックパルスφｓ１〜φｓ３及び出力制御クロックＴＧ１，ＴＧ２，ＴＧ３とは独立に制御可能な出力制御クロックＴＧ４を印加する構成としたが、転送電極３４−１〜３４−３のいずれか１つに出力制御クロックＴＧ４を印加できる構成とすれば本実施の形態と同様の作用を得ることができる。
【００５１】
なお、本発明の適用範囲はフレームトランスファー型のＣＣＤ固体撮像装置に限定されるものではない。例えば、インターライントランスファー型やフレームインターライントランスファー型のＣＣＤ固体撮像装置等、他の撮像装置においても同様の電極構成及び制御方法を適用することにより同様の作用・効果を得ることができる。
【００５２】
＜第２の実施の形態＞
本発明の第２の実施の形態におけるＣＣＤ固体撮像素子及びその制御方法について図を参照して以下に説明する。図１５に、本実施の形態における固体撮像装置の構成を示す。本実施の形態におけるＣＣＤ固体撮像素子は、撮像部６ｉ、蓄積部６ｓ、水平転送部６ｈ及び出力部６ｄを含んで構成される。
【００５３】
撮像部６ｉは、複数列の垂直シフトレジスタを含んで構成される。各垂直シフトレジスタの各ビットは行列配置された受光画素に対応付けられる。撮像部６ｉには、クロックパルス生成部８から垂直クロックパルスが入力され、この垂直クロックパルスの変化に応じて撮像及び情報電荷の転送が行われる。蓄積部６ｓは、撮像部６ｉの垂直シフトレジスタと連続する垂直シフトレジスタを含んで構成される。蓄積部６ｓにはクロックパルス生成部８から垂直クロックパルス及び出力制御クロックが入力される。水平転送部６ｈは、撮像部６ｉ及び蓄積部６ｓの垂直シフトレジスタの列数に対応するビット数を有する水平シフトレジスタを含んで構成される。水平転送部６ｈには、クロックパルス生成部８から水平クロックパルスが入力され、情報電荷が１画素単位で出力部６ｄへ転送される。出力部６ｄは１画素毎の情報電荷量を電圧値に変換して出力する。
【００５４】
本実施の形態では、垂直クロックパルスとは独立に制御可能な５相の出力制御クロックによって制御されることに特徴を有する。図１６は、本実施の形態におけるＣＣＤ固体撮像素子の主要部である蓄積部６ｓ及び水平転送部６ｈの内部構造の平面図である。
【００５５】
本実施の形態では、５つの出力ゲート電極が垂直シフトレジスタと水平シフトレジスタとの境界領域に配置される。第１の出力ゲート電極６０は、３ｎ＋１列のチャネル領域１２に最も近づき、３ｎ＋２列では中間位置、３ｎ＋３列のチャネル領域１２から最も離れるように蛇行して垂直シフトレジスタの出力側に転送電極１４に並列に配置される。第２の出力ゲート電極６２は、３ｎ＋１列では中間位置、３ｎ＋２列のチャネル領域１２から最も離れ、３ｎ＋３列のチャネル領域１２に最も近づくように蛇行して垂直シフトレジスタの出力側に転送電極１４に並列に配置される。第３の出力ゲート電極６４は、３ｎ＋１列のチャネル領域１２から最も離れ、３ｎ＋２列のチャネル領域１２に最も近づき、３ｎ＋３列では中間位置となるように蛇行して垂直シフトレジスタの出力側に転送電極１４に並列に配置される。第１〜第３の出力ゲート電極６０，６２，６４は、分離領域１０上で絶縁膜を介して互いに交差するように配置される。これら第１〜第３の出力ゲート電極が中段出力ゲート電極となる。第４の出力ゲート電極６６は、第１〜第３の出力ゲート電極６０，６２，６４よりもさらに出力側に配置される。第４の出力ゲート電極６６は、３ｎ＋１列では第３の出力ゲート電極６４に近接し、３ｎ＋２列では第２の出力ゲート電極６２に近接し、３ｎ＋３列では第1の出力ゲート電極６０と近接する。第４の出力ゲート電極６６は、第１〜第３の出力ゲート電極６０，６２，６４とは絶縁膜を介して配置される。第４の出力ゲート電極６６が後段出力ゲート電極となる。ここで、ｎは０又は１以上の整数である。
【００５６】
第１〜第４の出力ゲート電極６０，６２，６４，６６には、垂直クロックパルスφｓ１〜φｓ３とはそれぞれ独立に制御される４相の出力制御クロックＴＧ１，ＴＧ２，ＴＧ３，ＴＧ４がそれぞれ印加される。
【００５７】
また、蓄積部６ｓの最終段に、さらに１行分の画素を構成する転送電極３４−１〜３４−３を設けると共に、転送電極３４−１〜３４−３に連続して転送電極１４−１を挟んで第５の出力ゲート電極６８を設ける。第５の出力ゲート電極６８が前段出力ゲート電極となる。ここで、転送電極３４−１〜３４−３のいずれか１つと第５の出力ゲート電極６８には、垂直クロックパルスφｓ１〜φｓ３及び出力制御クロックＴＧ１〜ＴＧ４とは独立に制御可能な出力制御クロックＴＧ５が共通に印加される。
【００５８】
なお、上記第１の実施の形態では、第４の出力ゲート電極３２が前段出力ゲート電極に相当し、第１及び第２の出力ゲート電極１６，１８が中段出力ゲート電極に相当し、第３の出力ゲート電極３０が後段出力ゲートに相当する。
【００５９】
図１７に、情報電荷を垂直転送する際の垂直クロックパルスφ１〜φ３及び出力制御クロックＴＧ１〜ＴＧ５のタイミングチャートを示す。また、図１８〜図２０に、図１７の各時刻に対応する転送電極１４−１〜１４−３，３４−１〜３４−３及び第１〜第５の出力ゲート電極６０〜６８下のポテンシャル井戸の形成状況及び情報電荷の転送の様子を示す。転送電極１４−１〜１４−３，３４−１〜３４−３及び第１〜第５の出力ゲート電極６０〜６８は、印加されるクロックパルスがハイレベル（Ｈ）のときにオンし、ローレベル（Ｌ）のときにオフするものとする。
【００６０】
時刻ｔ１〜ｔ３では、各列の情報電荷が転送電極１４−２，３４−２及び第５の出力ゲート電極６８下に形成されるポテンシャル井戸に転送される。このとき、出力制御クロックＴＧ５は、垂直クロックパルスφｓ２と同位相で制御される。時刻ｔ４では、垂直クロックパルスφｓ２及び出力制御クロックＴＧ１，ＴＧ２，ＴＧ３，ＴＧ５をハイレベル（Ｈ）とし、垂直クロックパルスφｓ１，φｓ３及び出力制御クロックＴＧ４をローレベル（Ｌ）とする。これによって、垂直シフトレジスタにある情報電荷は転送電極１４−２，３４−２に保持され、水平シフトレジスタに最も近い情報電荷が出力ゲート電極６０，６２，６４，６８下に形成されたポテンシャル井戸に保持される。
【００６１】
時刻Ｄ１では、垂直クロックパルスφｓ１，φｓ３及び出力制御クロックＴＧ４がローレベル（Ｌ）に維持され、垂直クロックパルスφｓ２及び出力制御クロックＴＧ１，ＴＧ２，ＴＧ３がハイレベル（Ｈ）に維持されると共に、転送電極３４−２及び第５の出力ゲート電極６８に共通に印加されている出力制御クロックＴＧ５がローレベル（Ｌ）に変更される。これにより、転送電極３４−１，３４−３に印加されている垂直クロックパルスφｓ１，φｓ３及び転送電極３４−２に印加されている出力制御クロックＴＧ５が同時にローレベル（Ｌ）とされ、垂直シフトレジスタの最終段に設けられた転送電極３４−１〜３４−３が全てオフとなる。従って、各列において水平シフトレジスタに最も近い情報電荷と水平シフトレジスタから３番目に近い情報電荷との間に存在している情報電荷、すなわち転送電極３４−２下のポテンシャル井戸に蓄積されている水平シフトレジスタから２番目に近い情報電荷が固体撮像素子の基板深部へ排出される。
【００６２】
続いて、時刻Ｄ２では、転送電極３４−２及び第５の出力ゲート電極６８に共通に印加されている出力制御クロックＴＧ５がハイレベル（Ｈ）に変更される。これにより転送電極３４−２下にポテンシャル井戸が再度形成されるが、時刻Ｄ１における情報電荷の排出作用によりポテンシャル井戸は空の状態となる。
【００６３】
なお、本実施の形態では、出力制御クロックＴＧ５の作用により情報電荷の排出を一回で行っているが、時刻Ｄ１及びＤ２の状態を繰り返すことによってより確実に情報電荷を排出させることも好ましい。
【００６４】
時刻Ｓ１〜Ｓ１２では、垂直クロックパルスφｓ１〜φｓ３が互いに異なる位相で印加されることによって各列における水平シフトレジスタから３番目に近いものであった情報電荷が出力ゲート電極６０，６２，６４，６８へと転送され、水平シフトレジスタに最も近い情報電荷と加算合成される。このとき、出力制御クロックＴＧ５は垂直クロックパルスφｓ２と同じ位相で変化させられる。
【００６５】
時刻Ｓ１では、垂直クロックパルスφｓ３がハイレベル（Ｈ）に変更される。時刻Ｓ２では、垂直クロックパルスφｓ２及び出力制御クロックＴＧ５がローレベル（Ｌ）に変更される。これにより、転送電極１４−２下のポテンシャル井戸に蓄積されていた情報電荷が転送電極１４−３下のポテンシャル井戸に移動される。時刻Ｓ３では、垂直クロックパルスφｓ１がハイレベル（Ｈ）に変更される。時刻Ｓ４では、垂直クロックパルスφｓ３がローレベル（Ｌ）に変更される。これにより、転送電極１４−３下のポテンシャル井戸に蓄積されていた情報電荷が転送電極１４−１，３４−１下のポテンシャル井戸に移動される。時刻Ｓ５では、垂直クロックパルスφｓ２及び出力制御クロックＴＧ５がハイレベル（Ｈ）に変更される。時刻Ｓ６では、垂直クロックパルスφｓ１がローレベル（Ｌ）に変更される。これにより、転送電極１４−１，３４−１下のポテンシャル井戸に蓄積されていた情報電荷が転送電極１４−２，３４−２下のポテンシャル井戸に移動される。時刻Ｓ７では、垂直クロックパルスφｓ３がハイレベル（Ｈ）に変更される。時刻Ｓ８では、垂直クロックパルスφｓ２及び出力制御クロックＴＧ５がローレベル（Ｌ）に変更される。これにより、転送電極１４−２，３４−２下のポテンシャル井戸に蓄積されていた情報電荷が転送電極１４−３，３４−３下のポテンシャル井戸に移動される。時刻Ｓ９では、垂直クロックパルスφｓ１がハイレベル（Ｈ）に変更される。時刻Ｓ１０では、垂直クロックパルスφｓ３がローレベル（Ｌ）に変更される。これにより、転送電極１４−３，３４−３下のポテンシャル井戸に蓄積されていた情報電荷が転送電極１４−１，３４−１に移動される。時刻Ｓ１１では、垂直クロックパルスφｓ２及び出力制御クロックＴＧ５がハイレベル（Ｈ）に変更される。
【００６６】
そして、時刻Ｓ１２では、垂直クロックパルスφｓ１がローレベル（Ｌ）に変更される。これにより、転送電極１４−１，３４−１下のポテンシャル井戸に蓄積されていた情報電荷が転送電極１４−２，３４−２及び出力ゲート電極６８（６０，６２，６４，６６）下のポテンシャル井戸に移動される。これによって、各列において２画素分の情報電荷が垂直方向に向けて加算合成される。
【００６７】
時刻ｔ５では、垂直クロックパルスφｓ３がハイレベル（Ｈ）に変更される。さらに、３ｎ＋１列に接続された水平シフトレジスタの水平転送電極に印加される水平クロックパルスＨＳ１がハイレベル（Ｈ）とされる。時刻ｔ６では、垂直クロックパルスφｓ２及び出力制御クロックＴＧ５がローレベルに変更される。これによって、水平シフトレジスタとの加算合成された情報電荷は出力ゲート電極６０，６２，６４下に形成されたポテンシャル井戸に転送される。時刻ｔ７では、垂直クロックパルスφｓ３及び出力制御クロックＴＧ３をハイレベル（Ｈ）に維持し、垂直クロックパルスφｓ１，φｓ２及び出力制御クロックＴＧ１，ＴＧ２，ＴＧ４，ＴＧ５をローレベル（Ｌ）とする。これによって、３ｎ＋１列の情報電荷は第４の出力ゲート電極６６に隣接するポテンシャル井戸に保持され、３ｎ＋２列，３ｎ＋３列の情報電荷は出力ゲート電極６６から離れた位置にあるポテンシャル井戸に保持される。
【００６８】
時刻ｔ８では、垂直クロックパルスφｓ３及び出力制御クロックＴＧ１，ＴＧ３，ＴＧ４をハイレベル（Ｈ）とする。また、時刻ｔ９では出力制御クロックＴＧ３がローレベル（Ｌ）に変更され、時刻ｔ１０では出力制御クロックＴＧ４がローレベル（Ｌ）に変更される。ここで、３ｎ＋１列に接続された水平シフトレジスタの水平転送電極２４に印加される水平クロックパルスＨＳ１がハイレベル（Ｈ）とされているので、３ｎ＋１列から情報電荷が水平シフトレジスタへ転送される。一方、３ｎ＋２列及び３ｎ＋３列の情報電荷は第３の出力ゲート電極６４下のポテンシャル井戸から第１の出力ゲート電極６０下のポテンシャル井戸へ移動される。時刻ＦＨでは、３ｎ＋１列の垂直シフトレジスタから水平シフトレジスタへ転送された情報電荷が水平シフトレジスタに沿って水平転送される。
【００６９】
時刻ｔ１１〜ｔ１４では、３ｎ＋２列の情報電荷が水平転送部６ｈへ転送・出力される。時刻ｔ１１では、３ｎ＋２列に接続された水平シフトレジスタの水平転送電極２４に印加される水平クロックパルスＨＳ２がハイレベル（Ｈ）とされる。時刻ｔ１２では、垂直クロックパルスφｓ３及び出力制御クロックＴＧ１がハイレベル（Ｈ）に維持されつつ、出力制御クロックＴＧ２，ＴＧ４がハイレベル（Ｈ）に変更される。また、時刻ｔ１３では出力制御クロックＴＧ１がローレベル（Ｌ）に変更され、時刻ｔ１４では出力制御クロックＴＧ４がローレベル（Ｌ）に変更される。ここで、３ｎ＋２列に接続された水平シフトレジスタの水平転送電極２４に印加される水平クロックパルスＨＳ２がハイレベル（Ｈ）とされているので、３ｎ＋２列から情報電荷が水平シフトレジスタへ転送される。一方、３ｎ＋３列の情報電荷は第１の出力ゲート電極６０下のポテンシャル井戸から第２の出力ゲート電極６２下のポテンシャル井戸へ移動される。時刻ＦＨでは、３ｎ＋２列の垂直シフトレジスタから水平シフトレジスタへ転送された情報電荷が水平シフトレジスタに沿って水平転送される。
【００７０】
時刻ｔ１５〜ｔ１８では、３ｎ＋３列の情報電荷が水平転送部６ｈへ転送・出力される。時刻ｔ１５では、３ｎ＋３列に接続された水平シフトレジスタの水平転送電極２４に印加される水平クロックパルスＨＳ３がハイレベル（Ｈ）とされる。時刻ｔ１６では、垂直クロックパルスφｓ３及び出力制御クロックＴＧ２がハイレベル（Ｈ）に維持されつつ、出力制御クロックＴＧ４がハイレベル（Ｈ）に変更される。また、時刻ｔ１７では出力制御クロックＴＧ２がローレベル（Ｌ）に変更され、時刻ｔ１８では出力制御クロックＴＧ４がローレベル（Ｌ）に変更される。ここで、３ｎ＋３列に接続された水平シフトレジスタの水平転送電極２４に印加される水平クロックパルスＨＳ３がハイレベル（Ｈ）とされているので、３ｎ＋３列から情報電荷が水平シフトレジスタへ転送される。時刻ＦＨでは、３ｎ＋３列の垂直シフトレジスタから水平シフトレジスタへ転送された情報電荷が水平シフトレジスタに沿って水平転送される。
【００７１】
時刻ｔ１９では、垂直クロックパルスφｓ１がハイレベル（Ｈ）にされる。その後、時刻ｔ１に戻り、垂直クロックパルスφｓ３がローレベル（Ｌ）にされることによって、各列において、転送電極１４−３下のポテンシャル井戸に保持されていた情報電荷が転送電極１４−２下のポテンシャル井戸に転送される。以下、時刻ｔ１〜ｔ１９までの各クロックパルスの制御を繰り返すことによって不要な情報電荷を排出すると共に、垂直転送方向に情報電荷を加算しつつ、情報電荷の転送を行うことができる。
【００７２】
このように１つの前段出力ゲート電極６８、３つの中段出力ゲート電極６０，６２，６４、及び、１つの後段出力ゲート電極６４とを備え、これら出力ゲート電極６０〜６８と垂直シフトレジスタの最終段となる転送電極３４−１〜３４−３のいずれか１つとを垂直クロックパルスとはそれぞれ独立に制御可能な出力制御クロックによって制御することによって、３列の垂直シフトレジスタを１組として、各組から１つの垂直シフトレジスタを順に選択して情報電荷を出力させることができる。また、必要に応じて情報電荷を基板深部に排出させ、垂直方向に情報電荷を間引きながら出力させることができる。なお、同様に、中段出力ゲート電極をｎ本設けると共に、中段出力ゲート電極の前後に前段出力ゲート電極及び後段出力ゲート電極をそれぞれ１本設け、各出力ゲート電極に垂直クロックパルスとそれぞれ独立に制御可能な出力制御クロックを印加可能とし、かつ、前段出力ゲート電極と垂直シフトレジスタの最終段となる転送電極のいずれか１つに共通の出力制御クロックを印加可能とすることによって、ｎ列の垂直シフトレジスタを１組として、各組の垂直シフトレジスタを１つずつ順に選択して情報電荷を出力させることができる。また、必要に応じて情報電荷を基板深部に排出させ、垂直方向に情報電荷を間引きながら出力させることができる。
【００７３】
なお、不要な情報電荷を排出する必要がない場合には、時刻Ｄ１〜Ｄ２の処理をスキップさせて情報電荷を転送することもできる。さらに、複数画素分の情報電荷の加算合成を行う必要がない場合には、Ｓ１〜Ｓ１２の処理をスキップさせて情報電荷を転送することもできる。
【００７４】
本実施の形態によれば、実質的な転送段数が低減される。これによって、情報電荷の劣化を抑制することができる。また、各列における実質的な転送段数の差を小さくすることができる。さらに、情報電荷の減少に伴う出力信号の線形性の悪化も防ぐことができると共に、信号の飽和出力を増加させることができる。
【００７５】
また、垂直転送時に情報電荷を加算合成することができる。これによって、解像度の低い画像を撮像すれば良いときには情報電荷を加算合成できると共に、水平シフトレジスタにおける水平転送の回数を低減させることができる。
【００７６】
また、上記第１の実施の形態と同様に、固体撮像素子の撮像部６ｉで得られる画像の一部のみを切り出した画像領域を取得したい場合には、蓄積部６ｓに転送した情報電荷のうち不要となる画像領域に対応する情報電荷を転送電極３４−２において基板へ排出させ、必要な画像領域のみを垂直方向に切り出すことも可能である。
【００７７】
なお、本実施の形態では、蓄積部６ｓの最終段となる転送電極３４−１〜３４−３のうち転送電極３４−２に垂直クロックパルスφｓ１〜φｓ３及び出力制御クロックＴＧ１〜ＴＧ４とは独立に制御可能な出力制御クロックＴＧ５を印加する構成としたが、転送電極３４−１〜３４−３のいずれか１つに出力制御クロックＴＧ５を印加できる構成とすれば本実施の形態と同様の作用を得ることができる。
【００７８】
また、本発明の適用範囲はフレームトランスファー型のＣＣＤ固体撮像装置に限定されるものではない。例えば、インターライントランスファー型やフレームインターライントランスファー型のＣＣＤ固体撮像装置等、他の撮像装置においても同様の電極構成及び制御方法を適用することにより同様の作用・効果を得ることができる。
【図面の簡単な説明】
【００７９】
【図１】第１の実施の形態における固体撮像装置の構成を示す図である。
【図２】第１の実施の形態における固体撮像素子の画素の配列構成を示す図である。
【図３】第１の実施の形態における固体撮像素子の内部構成を示す平面図である。
【図４】第１の実施の形態における垂直クロックパルス、出力制御クロック及び水平クロックパルスのタイミングチャートを示す図である。
【図５】第１の実施の形態における蓄積部及び水平転送部のポテンシャルの変化を示す図である。
【図６】第１の実施の形態における蓄積部及び水平転送部のポテンシャルの変化を示す図である。
【図７】第１の実施の形態における垂直クロックパルス、出力制御クロック及び水平クロックパルスのタイミングチャートを示す図である。
【図８】第１の実施の形態における蓄積部及び水平転送部のポテンシャルの変化を示す図である。
【図９】第１の実施の形態における蓄積部及び水平転送部のポテンシャルの変化を示す図である。
【図１０】不要な画像領域（ハッチング部）を含む撮像画像を示す図である。
【図１１】従来の固体撮像装置の構成を示す図である。
【図１２】従来の固体撮像素子の内部構成を示す平面図である。
【図１３】従来の固体撮像装置における垂直クロックパルス、出力制御クロック及び水平クロックパルスのタイミングチャートを示す図である。
【図１４】従来の固体撮像装置における蓄積部及び水平転送部のポテンシャルの変化を示す図である。
【図１５】第２の実施の形態における固体撮像装置の構成を示す図である。
【図１６】第２の実施の形態における固体撮像素子の内部構成を示す平面図である。
【図１７】第２の実施の形態における垂直クロックパルス、出力制御クロック及び水平クロックパルスのタイミングチャートを示す図である。
【図１８】第２の実施の形態における蓄積部及び水平転送部のポテンシャルの変化を示す図である。
【図１９】第２の実施の形態における蓄積部及び水平転送部のポテンシャルの変化を示す図である。
【図２０】第２の実施の形態における蓄積部及び水平転送部のポテンシャルの変化を示す図である。
【符号の説明】
【００８０】
２ｄ  出力部、２ｉ  撮像部、２ｈ  水平転送部、２ｓ  蓄積部、４  クロックパルス生成部、６ｄ  出力部、６ｉ  撮像部、６ｈ  水平転送部、６ｓ  蓄積部、８  クロックパルス生成部、１０  分離領域、１２  チャネル領域、１４  転送電極、１６  第１の出力ゲート電極、１８  第２の出力ゲート電極、２０  第３の出力ゲート電極、２２  チャネル領域、２４  水平転送電極、２６  水平分離領域、３０  第３の出力ゲート電極、３２  第４の出力ゲート電極、３４  転送電極、５０  撮像画像、５２  不要な画像領域、６０，６２，６４  中段出力ゲート電極（第１〜第３の出力ゲート電極）、６６  後段出力ゲート電極（第４の出力ゲート電極）、６８  前段出力ゲート電極（第５の出力ゲート電極）。
【図１】
2006128600.tif 000003
【図２】
2006128600.tif 000004
【図３】
2006128600.tif 000005
【図４】
2006128600.tif 000006
【図５】
2006128600.tif 000007
【図６】
2006128600.tif 000008
【図７】
2006128600.tif 000009
【図８】
2006128600.tif 000010
【図９】
2006128600.tif 000011
【図１０】
2006128600.tif 000012
【図１１】
2006128600.tif 000013
【図１２】
2006128600.tif 000014
【図１３】
2006128600.tif 000015
【図１４】
2006128600.tif 000016
【図１５】
2006128600.tif 000017
【図１６】
2006128600.tif 000018
【図１７】
2006128600.tif 000019
【図１８】
2006128600.tif 000020
【図１９】
2006128600.tif 000021
【図２０】
2006128600.tif 000022