(57)【要約】【課題】  スタックコンタクトにおける接触抵抗を抑制させる。【解決手段】  基板と、基板上に設けられた薄膜トランジスタと、該薄膜トランジスタの上層側に設けられた配線と、該配線と薄膜トランジスタの少なくとも半導体層とを層間絶縁する層間絶縁層と、該層間絶縁層に掘られており且つ基板面上で平面的に見て長手状に延びる第１の穴、及び、夫々、第１の穴の底部から層間絶縁層を貫通して半導体層の表面に至り且つ第１の穴の長手方向に沿って配列された複数の第２の穴を含んでおり、配線と半導体層とを層間絶縁層を介して接続するコンタクトホールとを備える。【選択図】  図９
2006032601.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
該基板上に設けられた薄膜トランジスタと、
該薄膜トランジスタの上層側に設けられた配線と、
該配線と前記薄膜トランジスタの少なくとも半導体層とを層間絶縁する層間絶縁層と、
該層間絶縁層に掘られており且つ前記基板面上で平面的に見て長手状に延びる第１の穴、及び、夫々、前記第１の穴の底部から前記層間絶縁層を貫通して前記半導体層の表面に至り且つ前記第１の穴の長手方向に沿って配列された複数の第２の穴を含んでおり、前記配線と前記半導体層とを前記層間絶縁層を介して接続するコンタクトホールと
を備えたことを特徴とする半導体装置用基板。
【請求項２】
前記配線は、前記層間絶縁層の表面から前記コンタクトホール内に、前記コンタクトホール内に露出した前記半導体層の表面を覆うように、前記長手方向に沿って連続して形成されていること
を特徴とする請求項１に記載の半導体装置用基板。
【請求項３】
前記配線の前記長手方向に沿って連続して形成されている部分における幅は、前記基板面上で平面的に見て、前記コンタクトホールにおける前記第１の穴の幅より小さく、且つ前記第２の穴の幅より大きいこと
を特徴とする請求項２に記載の半導体装置用基板。
【請求項４】
前記長手方向は、前記半導体層のチャネルの幅方向に沿っていることを特徴とする請求項１から３のいずれか一項に記載の半導体装置用基板。
【請求項５】
前記コンタクトホールは、前記薄膜トランジスタのソース側又はドレイン側に形成されていること
を特徴とする請求項１から４のいずれか一項に記載の半導体装置用基板。
【請求項６】
前記層間絶縁層は二層以上に形成されていることを特徴とする請求項１から５のいずれか一項に記載の半導体装置用基板。
【請求項７】
前記基板上において、下部層間絶縁層及び該下部層間絶縁層より上層側に位置する上部層間絶縁層は、前記上部層間絶縁層及び前記下部層間絶縁層の界面が、前記コンタクトホールにおける前記第１の穴の底部より上側に位置するように、形成されていること
を特徴とする請求項６に記載の半導体装置用基板。
【請求項８】
基板と、
該基板上に設けられた下部導電層と、
該下部導電層の上層側に設けられた上部導電層と、
該上部導電層と前記下部導電層とを層間絶縁する層間絶縁層と、
該層間絶縁層に掘られており且つ前記基板面上で平面的に見て長手状に延びる第１の穴、及び、夫々、前記第１の穴の底部から前記層間絶縁層を貫通して前記下部導電層の表面に至り且つ前記第１の穴の長手方向に沿って配列された複数の第２の穴を含んでおり、前記上部導電層と前記下部導電層とを前記層間絶縁層を介して接続するコンタクトホールと
を備えたことを特徴とする半導体装置用基板。
【請求項９】
前記上部導電層は、前記層間絶縁層の表面から前記コンタクトホール内に、前記コンタクトホール内に露出した前記下部導電層の表面を覆うように、前記長手方向に沿って連続して形成されていること
を特徴とする請求項８に記載の半導体装置用基板。
【請求項１０】
請求項１から９のいずれか一項に記載の半導体装置用基板を備える電気光学装置用基板であって、
前記基板上の画像表示領域に形成された複数の画素部と、
前記薄膜トランジスタ及び前記配線を含み、前記複数の画素部を駆動するための駆動回路と
を備えることを特徴とする電気光学装置用基板。
【請求項１１】
請求項１０に記載の電気光学装置用基板と、
該電気光学装置用基板と対向し、該電気光学装置用基板との間に電気光学物質を挟持する対向基板と
を備える電気光学装置。
【請求項１２】
請求項１１に記載の電気光学装置を具備してなることを特徴とする電子機器。
【請求項１３】
基板上に、薄膜トランジスタを形成する工程と、
該薄膜トランジスタの上層側に配線を形成する工程と、
前記配線と前記薄膜トランジスタの少なくとも半導体層とを層間絶縁する層間絶縁層を形成する工程と、
前記層間絶縁層に前記基板面上で平面的に見て長手状に延びる第１の穴を開孔した後、夫々、前記第１の穴の底部から前記層間絶縁層を貫通して前記半導体層の表面に至り且つ前記第１の穴の長手方向に沿って配列された複数の第２の穴を開孔して、前記配線と前記半導体層とを前記層間絶縁層を介して接続するコンタクトホールを形成する工程と
を備えることを特徴とする半導体装置用基板の製造方法。
【請求項１４】
前記コンタクトホールを形成する工程において、前記第１の穴は、ドライエッチング法により開孔すること
を特徴とする請求項１３に記載の半導体装置用基板の製造方法。
【請求項１５】
前記コンタクトホールを形成する工程において、前記第２の穴は、ドライエッチング法に加えてウエットエッチング法により開孔すること
を特徴とする請求項１３又は１４に記載の半導体装置用基板の製造方法。
【請求項１６】
前記層間絶縁層を形成する工程において、前記層間絶縁層を二層以上に形成し、
前記コンタクトホールを形成する工程は、下部層間絶縁層及び該下部層間絶縁層より上層側に位置する上部層間絶縁層に対してエッチング処理を行って、前記上部層間絶縁層を貫通して、前記下部層間絶縁層内に至るように前記第１の穴を開孔すると共に、前記第１の穴における前記上部層間絶縁層及び前記下部層間絶縁層の界面に位置する側壁の一部を、ドライエッチング法により形成すること
を特徴とする請求項１３から１６のいずれか一項に記載の半導体装置用基板の製造方法。
【請求項１７】
前記基板上に、薄膜トランジスタを形成する工程と、
該薄膜トランジスタの上層側に配線を形成する工程と、
該配線と前記薄膜トランジスタの少なくとも半導体層とを層間絶縁する層間絶縁層を形成する工程と、
前記層間絶縁層に複数の小穴を開孔した後、前記層間絶縁層に、前記基板面上に平面的に見て、前記複数の小穴に重畳的に前記複数の小穴を取り囲むように長手状に延びる第１の穴を開孔して、前記複数の小穴を掘り進めることで、夫々、前記第１の穴の底部から前記層間絶縁層を貫通して前記半導体層の表面に至り且つ前記第１の穴の長手方向に沿って配列された複数の第２の穴を開孔して、前記配線と前記半導体層とを前記層間絶縁層を介して接続するコンタクトホールを形成する工程と
を備えることを特徴とする半導体装置用基板の製造方法。
【請求項１８】
前記配線を形成する工程は、前記配線を前記層間絶縁層の表面から前記コンタクトホール内に、前記コンタクトホール内に露出した前記半導体層の表面を覆うように、前記長手方向に沿って連続して形成することを特徴とする請求項１３から１７のいずれか一項に記載の半導体装置用基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置などに用いられる、基板上の積層構造内にコンタクトホールを有する半導体装置用基板及びその製造方法、このような半導体装置用基板を備えてなる電気光学装置用基板、該電気光学装置用基板を備えてなる電気光学装置並びに例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
特許文献１には、この種の半導体装置用基板において、多層配線をスタックコンタクトを用いて形成する構成が開示されている。そして、特許文献２には、このような半導体装置用基板を含む電気光学装置が開示されている。この電気光学装置では、基板上の画像表示領域に形成された複数の画素部を駆動するための駆動回路が、画像表示領域の周辺に位置する周辺領域に形成されている。駆動回路において、回路素子である薄膜トランジスタの半導体層と配線とを接続するためのスタックコンタクトが、例えば二層の層間絶縁層を貫通して形成されている。より具体的には、二層の層間絶縁層のうち、相対的に上層側に位置する層間絶縁層に開孔された第１の穴及び第１の穴の底部から相対的に下層側に位置する層間絶縁層を貫通して開孔された第２の穴よりなるコンタクトホール内に、上層側の層間絶縁層の表面から連続的に導電材料を成膜することによって、配線を形成すると共にコンタクトホール内に形成された配線の一部によってスタックコンタクトが形成されている。このようなスタックコンタクトを介して、薄膜トランジスタのソース及びドレインは、配線と電気的に接続される。
【０００３】
ここで、通常、薄膜トランジスタの設計上、移動度を増加させるように、薄膜トランジスタのチャネル長とチャネル幅との比の値は調整される。また、薄膜トランジスタのソース及びドレインに対して夫々スタックコンタクトを複数設けることによって、薄膜トランジスタに対する寄生抵抗を低下させてオン電流を増加させるようにしている。
【０００４】
【特許文献１】特開８−２２７９３９号公報
【特許文献２】特開２００２−１０８２４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述したような配線が、半導体層上に形成された複数のコンタクトホールのうち隣接する二つのコンタクトホールについて、一方のコンタクトホール内から他方のコンタクトホール内に連続して形成されることによって、複数のスタックコンタクトは夫々電気的に接続されている。よって、このように複数のスタックコンタクトを電気的に接続するための配線長は相対的に長くなる。このため、電気光学装置の駆動時、配線において、コンタクトホール内に形成された部分又は層間絶縁層の表面に形成された部分と層間絶縁層との接触抵抗、更にこの接触抵抗に加えて、コンタクトホール内における半導体層との接触抵抗が相対的に大きくなる恐れがある。このように、接触抵抗が大きくなると、複数のスタックコンタクトのうち一部のみでしか電気的導通が確保されない事態が生じ、結果としてオン電流が低下する。
【０００６】
よって、このような不具合を解消するためには、基板面上に平面的に見た配線を各コンタクトホールを全て覆うような幅として形成すればよい。これにより、コンタクトホール外においても接触抵抗が相対的に低い電流経路を確保することが可能となる。しかしながら、このように構成すると、配線ピッチを狭くして、駆動回路を小型化させる場合に、該配線より上層側に形成される別の導電層と配線とを層間絶縁する層間絶縁層にクラックが生じ、電気光学装置の製造時における歩留まりが低下する、という新たな不具合が生じることとなる。
【０００７】
本発明は、例えば上記問題点に鑑みなされたものであり、スタックコンタクトにおける接触抵抗を抑制させることが可能な半導体装置用基板及びその製造方法、このような半導体装置用基板を備えてなる電気光学装置用基板、該電気光学装置用基板を備えてなる電気光学装置並びに各種電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明の第１の半導体装置用基板は上記課題を解決するために、基板と、該基板上に設けられた薄膜トランジスタと、該薄膜トランジスタの上層側に設けられた配線と、該配線と前記薄膜トランジスタの少なくとも半導体層とを層間絶縁する層間絶縁層と、該層間絶縁層に掘られており且つ前記基板面上で平面的に見て長手状に延びる第１の穴、及び、夫々、前記第１の穴の底部から前記層間絶縁層を貫通して前記半導体層の表面に至り且つ前記第１の穴の長手方向に沿って配列された複数の第２の穴を含んでおり、前記配線と前記半導体層とを前記層間絶縁層を介して接続するコンタクトホールとを備える。
【０００９】
本発明の第１の半導体装置用基板によれば、基板上において、薄膜トランジスタと配線とは、一層以上の層間絶縁層によって層間絶縁される。層間絶縁層には、層間絶縁層の表面から層間絶縁層を貫通して、薄膜トランジスタの半導体層の表面に至るコンタクトホールが開孔されている。このように、層間絶縁層にコンタクトホールが開孔されることにより、このコンタクトホールを規定する層間絶縁層の壁部分が形成される。
【００１０】
コンタクトホールは、層間絶縁層に開孔された第１の穴、及び第１の穴の底部に開孔された複数の第２の穴により形成される。コンタクトホールの第１の穴は、基板面上に平面的に見て、例えば、半導体層上に薄膜トランジスタのチャネル幅方向に沿って長手状に延在するように、長方形状に形成される。或いは、第１の穴は、基板面上に平面的に見て、長方形状に即ち直線的に長手状に延びる形状に限定されず、薄膜トランジスタのチャネル幅方向に伸びる部分と、該部分に対して曲がりつつ延びる部分を含むように、湾曲状に形成されるようにしてもよい。また、コンタクトホールは、薄膜トランジスタのチャネル幅方向に沿って、複数設けられるようにしてもよい。
【００１１】
更に、コンタクトホールの複数の第２の穴は夫々、第１の穴の底部から層間絶縁層を貫通して半導体層の表面に至る。また、基板面上に平面的に見て、複数の第２の穴は、第１の穴の長手方向に沿って配列されている。
【００１２】
そして、コンタクトホールには、例えば配線が、層間絶縁層の表面からコンタクトホール内に、コンタクトホール内に露出した半導体層の表面を覆うように、連続して形成される。この場合、コンタクトホール内に形成された配線の一部によってスタックコンタクトが形成される。このようなスタックコンタクトを介して、薄膜トランジスタのソース又はドレインと、配線とが電気的に接続される。ここで、薄膜トランジスタのソース及びドレインのうちいずれか一方が、本発明に係るスタックコンタクトを介して配線に接続される。或いは、薄膜トランジスタのソース及びドレインの両方が本発明に係るスタックコンタクトを介して配線に接続されるようにしてもよい。
【００１３】
上述したように配線の一部によってスタックコンタクトが形成される場合、コンタクトホール内において、配線の一部は、第１の穴の側壁部及び底部を覆うように形成されると共に、第１の穴の底部から複数の第２の穴内に夫々連続的に形成されている。既に説明した従来技術では、相隣接する二つのスタックコンタクトを形成する配線の一部に着目すれば、一方のスタックコンタクトの第２の穴に形成された部分は、他方のスタックコンタクトの第２の穴に形成された部分と、二つの第１の穴に形成された他の部分を介して電気的に接続されることとなる。これに対して、上述したような本発明に係るスタックコンタクトの構成によれば、スタックコンタクトを形成する配線の一部において、隣接する２つの第２の穴内に形成された部分に着目すれば、該部分は一方の第２の穴から第１の穴の底部を介して他方の第２の穴に連続的に形成されている。よって、スタックコンタクトを形成する配線の一部において、隣接する２つの第２の穴内に形成された部分を電気的に接続するための配線長を、従来と比較して短くすることが可能となる。特に、隣接する第２の穴のピッチも、従来と比較して小さくすることが可能であることも鑑みれば、隣接する２つの第２の穴に連続的に形成された部分の配線長は、従来と比較して、顕著に短くすることができる。更に、スタックコンタクトにおける配線のカバレージを向上させることが可能となる。よって、スタックコンタクトにおける配線とコンタクトホールの壁面との相対的な接触抵抗を、従来と比較して低下させることができるため、配線における相対的な配線抵抗も低下させることが可能となる。
【００１４】
また、上述したように、コンタクトホールにおいて、第１の穴の長手方向がチャネル幅方向に沿って延びるように形成されると共に、複数の第２の穴が第１の穴の長手方向に沿って配列されることで、薄膜トランジスタにおけるチャネル幅を広げることが可能となる。よって、薄膜トランジスタの移動度を高めることができる。
【００１５】
従って、以上説明したような本発明の第１の半導体装置用基板によれば、薄膜トランジスタのオン電流を増加させることができる。本発明者らの研究によれば、従来と比較して、本発明に係るスタックコンタクトを用いることにより、例えば、薄膜トランジスタのオン電流の値を１４％増加させることが可能となる。
【００１６】
本発明の第１の半導体装置用基板の一態様では、前記配線は、前記層間絶縁層の表面から前記コンタクトホール内に、前記コンタクトホール内に露出した前記半導体層の表面を覆うように、前記長手方向に沿って連続して形成されている。
【００１７】
この態様によれば、コンタクトホール内に形成された配線の一部によってスタックコンタクトが形成される。よって、スタックコンタクトにおける配線とコンタクトホールの壁面との相対的な接触抵抗を、従来と比較して低下することができるため、配線における相対的な配線抵抗も低下させることが可能となる。
【００１８】
この、配線が層間絶縁層の表面からコンタクトホール内に形成される態様では、前記配線の前記長手方向に沿って連続して形成されている部分における幅は、前記基板面上で平面的に見て、前記コンタクトホールにおける前記第１の穴の幅より小さく、且つ前記第２の穴の幅より大きいように構成してもよい。
【００１９】
このように構成すれば、次のような冗長配線的効果を得ることが可能となる。即ち、スタックコンタクトに形成された配線の一部において、コンタクトホールの第１の穴に形成された部分から各第２の穴内に形成された部分を介して半導体層に至る電流経路が形成される。加えて、この電流経路とは別に、配線の一部における第２の穴に形成された部分とは異なる部分で、コンタクトホールの第１の穴の側壁から底部に至る電流経路が形成される。よって、仮に、配線の一部において、複数の第２の穴のうち一部に形成された部分に断線不良が生じても、第２の穴外に形成された電流経路において、配線と半導体層との電気的導通を確保することができる。
【００２０】
本発明の第１の半導体装置用基板の他の態様では、前記長手方向は、前記半導体層のチャネルの幅方向に沿っている。
【００２１】
この態様によれば、薄膜トランジスタにおけるチャネル幅を広げることが可能となるため、薄膜トランジスタの移動度を効率良く高めることができる。
【００２２】
本発明の第１の半導体装置用基板の他の態様では、前記コンタクトホールは、前記薄膜トランジスタのソース側又はドレイン側に形成されている。
【００２３】
この態様では、コンタクトホールの第１の穴を開孔する際には、例えば、対応する開孔パターンを有するレジストを介して層間絶縁層に対してエッチング処理が行われる。上述したように、チャネル幅方向に沿って複数のコンタクトホールを形成する場合には、各コンタクトホールの間隔を十分に確保しないと、レジストを形成する際に、レジストの材料膜を露光する段階で、開孔パターンを形成するためのマスクの転写が正常に行われない恐れが生じる。しかしながら、コンタクトホールの間隔を広くすると、薄膜トランジスタが大型化することにより、半導体装置用基板も大型化する。
【００２４】
これに対して、この態様では、薄膜トランジスタのソース側又はドレイン側に、一つのコンタクトホールが開孔される。よって、コンタクトホールの形成時にそもそも上述したような不具合は生じないので、薄膜トランジスタを小型化させる場合に有利である。更に、複数のコンタクトホールに連続して配線が形成される場合と比較して、スタックコンタクトを形成するための配線の一部における配線長は必要最低限の長さとなるため、相対的な配線抵抗を低く抑えることが可能となる。
【００２５】
本発明の第１の半導体装置用基板の他の態様では、前記層間絶縁層は二層以上に形成されている。
【００２６】
この態様によれば、層間絶縁層は二層以上に形成されているため、従来のスタックコンタクトにより、半導体層と配線との電気的導通をとる場合には、各スタックコンタクトを電気的に接続するための配線長が長くなることにより、配線抵抗が大きくなる恐れがある。他方、層間絶縁層が二層以上に形成される場合において、既に説明したように、配線を、層間絶縁層の表面からコンタクトホール内に、コンタクトホール内に露出した半導体層の表面を覆うように、連続して形成し、スタックコンタクトを形成する。そして、このスタックコンタクトを介して半導体層と配線とを電気的に接続させることにより、相対的な配線長の増加を抑制して、配線抵抗を低く抑えることが可能となる。
【００２７】
この、層間絶縁層が二層以上に形成される態様では、前記基板上において、下部層間絶縁層及び該下部層間絶縁層より上層側に位置する上部層間絶縁層は、前記上部層間絶縁層及び前記下部層間絶縁層の界面が、前記コンタクトホールにおける前記第１の穴の底部より上側に位置するように、形成されているように構成してもよい。
【００２８】
このように構成すれば、コンタクトホールの開孔時、エッチング処理を行って第１の穴を開孔する際に、上部層間絶縁層が下部層間絶縁層と比較して、エッチャントに対するエッチングレートが遅い場合、上部層間絶縁層と下部層間絶縁層との界面がえぐれて、コンタクトホールにおける配線のカバレージが低下するために、断線不良が生じる恐れがある。また、第２の穴を開孔する場合には、ドライエッチング法のみでは、半導体層を削る恐れがあるため、ウエットエッチング法を用いるのが好ましい。
【００２９】
この態様では、エッチング処理を行う際に、ドライエッチング法によって、上部層間絶縁層及び下部層間絶縁層の界面に位置する第１の穴の側壁の一部を形成し、この側壁の一部をレジストで覆って、第２の穴をウエットエッチング法を用いて開孔するようにすれば、前述したようなえぐれを防止することが可能となる。その結果、この態様によれば、スタックコンタクトにおける断線不良を防止することが可能となる。
【００３０】
本発明の第２の半導体装置用基板は上記課題を解決するために、基板と、該基板上に設けられた下部導電層と、該下部導電層の上層側に設けられた上部導電層と、該上部導電層と前記下部導電層とを層間絶縁する層間絶縁層と、該層間絶縁層に掘られており且つ前記基板面上で平面的に見て長手状に延びる第１の穴、及び、夫々、前記第１の穴の底部から前記層間絶縁層を貫通して前記下部導電層の表面に至り且つ前記第１の穴の長手方向に沿って配列された複数の第２の穴を含んでおり、前記上部導電層と前記下部導電層とを前記層間絶縁層を介して接続するコンタクトホールとを備える。
【００３１】
本発明の第２の半導体装置用基板によれば、コンタクトホールには、例えば上部導電層が、層間絶縁層の表面からコンタクトホール内に、コンタクトホール内に露出した下部導電層の表面を覆うように、連続して形成される。これにより、コンタクトホール内に形成された上部導電層の一部によってスタックコンタクトが形成される。
【００３２】
よって、このスタックコンタクトにおいて、上部導電層のカバレージを向上させることが可能となる。また、スタックコンタクトにおける上部導電層の相対的な接触抵抗を、従来と比較して低下させることができるため、上部導電層における相対的な抵抗も低下させることが可能となる。
【００３３】
本発明の第２の半導体装置用基板の一態様では、前記上部導電層は、前記層間絶縁層の表面から前記コンタクトホール内に、前記コンタクトホール内に露出した前記下部導電層の表面を覆うように、前記長手方向に沿って連続して形成されている。
【００３４】
この態様によれば、コンタクトホール内に形成された上部導電層の一部によってスタックコンタクトが形成される。よって、このスタックコンタクトにおいて、上部導電層のカバレージを向上させると共に、スタックコンタクトにおける上部導電層の相対的な接触抵抗を、従来と比較して低下させることが可能となる。
【００３５】
本発明の電気光学装置用基板は上記課題を解決するために、上述した本発明の第１又は第２の半導体装置用基板（但し、その各種態様を含む）を備える電気光学装置用基板であって、前記基板上の画像表示領域に形成された複数の画素部と、前記薄膜トランジスタ及び前記配線を含み、前記複数の画素部を駆動するための駆動回路とを備える。
【００３６】
本発明の電気光学装置用基板によれば、各画素部は、例えば表示素子として液晶素子を含み、駆動回路によって各画素部が駆動されることによって、表示素子によって画像表示を行うことが可能となる。
【００３７】
各画素部が液晶素子を含む場合には、例えば、画像表示領域から周辺領域にわたって、配向膜が形成される。この場合、周辺領域において、配線を層間絶縁するために配線上に形成された層間絶縁層上に、配向膜が形成される。ここで、本発明に係るスタックコンタクトに形成された配線の一部上に形成される層間絶縁層の表面には、配線の一部の表面形状に対応した凹凸形状が形成される。そして、層間絶縁層の表面形状は、層間絶縁層上に形成される配向膜の表面形状として反映される。
【００３８】
この態様では、従来と比較して、配線の一部上に形成される層間絶縁層の表面に形成された凹凸の段差形状をなだらかにすることができる。よって、層間絶縁層上に形成された配向膜の表面を比較的平坦とすることが可能となる。ここで、ラビング処理の際、配向膜の表面に生じた段差が大きいと、配向膜の表面が損傷することにより、膜はがれが生じる恐れがある。この態様では、このような配向膜の膜はがれやラビング処理における損傷に起因する表示ムラを防止することができる。更には、駆動回路において薄膜トランジスタのオン電流の低下に伴う表示不良を防止することも可能となる。
【００３９】
本発明の電気光学装置は上記課題を解決するために、上述した本発明の電気光学装置用基板と、該電気光学装置用基板と対向し、該電気光学装置用基板との間に電気光学物質を挟持する対向基板とを備える。
【００４０】
本発明の電気光学装置によれば、上述した本発明の電気光学装置用基板を備えるため、表示ムラ等の表示不良の発生を防止して、高品質な画像表示を行うことが可能となる。尚、各画素部において、表示素子が液晶素子によって構成される場合、液晶素子は、例えば、電気光学装置用基板上に形成された画素電極と、対向基板側に形成された対向電極との間に、電気光学物質として液晶を挟持してなる。
【００４１】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備する。
【００４２】
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、装高品質な画像表示を行うことが可能な投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた装置としてDLP（Degital  Light  Processing）等を実現することも可能である。
【００４３】
本発明の第１の半導体装置用基板の製造方法は上記課題を解決するために、基板上に、薄膜トランジスタを形成する工程と、該薄膜トランジスタの上層側に配線を形成する工程と、前記配線と前記薄膜トランジスタの少なくとも半導体層とを層間絶縁する層間絶縁層を形成する工程と、前記層間絶縁層に前記基板面上で平面的に見て長手状に延びる第１の穴を開孔した後、夫々、前記第１の穴の底部から前記層間絶縁層を貫通して前記半導体層の表面に至り且つ前記第１の穴の長手方向に沿って配列された複数の第２の穴を開孔して、前記配線と前記半導体層とを前記層間絶縁層を介して接続するコンタクトホールを形成する工程とを備える。
【００４４】
本発明の第１の半導体装置用基板の製造方法によれば、第１の穴を開孔した後、複数の第２の穴を開孔することによって、コンタクトホールを形成する。ここで、第１の穴は、基板面上で平面的に見て複数の第２の穴を取り囲むように開孔されるため、比較的サイズが大きくなる。第１の穴は、例えば、開孔パターンを有するレジストを用いて、層間絶縁層に対してエッチング処理を行うことにより開孔する。この際、レジストの膜はがれを防止するために、ドライエッチング法により、第１の穴を開孔させるのが好ましい。
【００４５】
また、複数の第２の穴は、ドライエッチング法のみでは、半導体層を削る恐れがあるため、ウエットエッチング法を用いて開孔させるのが好ましい。層間絶縁層を二層以上に形成する場合に、上部層間絶縁層が下部層間絶縁層と比較して、エッチャントに対するエッチングレートが遅いと、既に説明したように、第２の穴をウエットエッチング法により開孔する際に、上部層間絶縁層及び下部層間絶縁層の界面にえぐれが生じる恐れがある。
【００４６】
よって、第１の穴の側壁における上部層間絶縁層及び下部層間絶縁層の界面に位置する一部がドライエッチング法により形成されるように、第１の穴の深さを調整すると共に、第１の穴の側壁部をレジスト等で覆って、複数の第２の穴を開孔させる。そして、例えば、配線を、層間絶縁層の表面からコンタクトホール内に連続して形成して、スタックコンタクトを形成することにより、コンタクトホールに形成された配線の一部に断線不良が生じるのを確実に防止することができる。尚、基板面上に平面的に見て、上部層間絶縁層及び下部層間絶縁層の界面に位置する第１の穴の側壁の全部がドライエッチング法によって形成されてもよいし、上部層間絶縁層及び下部層間絶縁層の界面に位置する第１の穴の側壁の一部がドライエッチング法によって形成されてもよい。
【００４７】
よって、本発明の第１の半導体装置用基板の製造方法によれば、半導体装置用基板の製造時における歩留まりを向上させることが可能となる。
【００４８】
本発明の第１の半導体装置用基板の製造方法の一態様では、前記コンタクトホールを形成する工程において、前記第１の穴は、ドライエッチング法により開孔する。
【００４９】
この態様によれば、コンタクトホールを形成する工程において、第１の穴を、レジストを用いて層間絶縁層に対してエッチング処理を行うことにより開孔する際、レジストの膜はがれを防止することが可能となる。
【００５０】
本発明の第１の半導体装置用基板の製造方法の他の態様では、前記コンタクトホールを形成する工程において、前記第２の穴は、ドライエッチング法に加えてウエットエッチング法により開孔する。
【００５１】
この態様によれば、ドライエッチング法により第１の穴の底部から層間絶縁層内に至る小穴を開孔させた後、ウエットエッチング法を用いて小穴を掘り進めて、層間絶縁層を貫通させて、第２の穴を開孔する。よって、この態様によれば、第２の穴を開孔する際に、半導体層を削る或いは突き抜ける事態を防止することが可能となる。
【００５２】
本発明の第１の半導体装置用基板の製造方法の他の態様では、前記層間絶縁層を形成する工程において、前記層間絶縁層を二層以上に形成し、前記コンタクトホールを形成する工程は、下部層間絶縁層及び該下部層間絶縁層より上層側に位置する上部層間絶縁層に対してエッチング処理を行って、前記上部層間絶縁層を貫通して、前記下部層間絶縁層内に至るように前記第１の穴を開孔すると共に、前記第１の穴における前記上部層間絶縁層及び前記下部層間絶縁層の界面に位置する側壁の一部を、ドライエッチング法により形成する。
【００５３】
この態様によれば、コンタクトホールに形成された配線の一部に断線不良が生じるのを確実に防止することが可能となる。
【００５４】
本発明の第２の半導体装置用基板の製造方法は上記課題を解決するために、前記基板上に、薄膜トランジスタを形成する工程と、該薄膜トランジスタの上層側に配線を形成する工程と、該配線と前記薄膜トランジスタの少なくとも半導体層とを層間絶縁する層間絶縁層を形成する工程と、前記層間絶縁層に複数の小穴を開孔した後、前記層間絶縁層に、前記基板上に平面的に見て、前記複数の小穴に重畳的に前記複数の小穴を取り囲むように前記基板面上で平面的に見て長手状に延びる第１の穴を開孔して、前記複数の小穴を掘り進めることで、夫々、前記第１の穴の底部から前記層間絶縁層を貫通して前記半導体層の表面に至り且つ前記第１の穴の長手方向に沿って配列された複数の第２の穴を開孔して、前記配線と前記半導体層とを前記層間絶縁層を介して接続するコンタクトホールを形成する工程とを備える。
【００５５】
本発明の第２の半導体装置用基板の製造方法によれば、コンタクトホールを形成する工程において、複数の小穴を開孔した後、基板面上で平面的に見て複数の小穴を取り囲むように、複数の小穴に重畳的に第１の穴を開孔する。この際、複数の小穴は、例えば、対応する開孔パターンが形成されたレジストを用いて、ウエットエッチング法及びドライエッチング法の両方、若しくはいずれか一方を、層間絶縁層に対して施すことにより開孔する。
【００５６】
また、第１の穴は、複数の小穴と同様にレジストを用いて、層間絶縁層に対してエッチング処理を行うことにより開孔させる。この際、レジストの膜はがれを防止するために、ドライエッチング法により、第１の穴を開孔させるのが好ましい。第１の穴を開孔する際、複数の小穴が掘り進められることによって、複数の第２の穴が形成される。
【００５７】
よって、本発明の第２の半導体装置用基板の製造方法によれば、半導体装置用基板の製造時における歩留まりを向上させることが可能となる。
【００５８】
本発明の第１又は第２の半導体装置用基板の製造方法の他の態様では、前記配線を形成する工程は、前記配線を前記層間絶縁層の表面から前記コンタクトホール内に、前記コンタクトホール内に露出した前記半導体層の表面を覆うように、前記長手方向に沿って連続して形成する。
【００５９】
この態様によれば、コンタクトホールに形成された配線の一部に断線不良が生じるのを確実に防止することができる。
【００６０】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【発明を実施するための最良の形態】
【００６１】
以下では、本発明の実施の形態について図を参照しつつ説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【００６２】
＜１：電気光学装置の全体構成＞
まず、本発明の電気光学装置の全体構成について、図１から図３を参照して説明する。ここに、図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た電気光学装置の平面図であり、図２は、図１のＨ−Ｈ’断面図である。更に、図３は、電気光学装置の電気的な構成を示すブロック図である。ここでは、電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００６３】
図１及び図２において、本実施形態に係る電気光学装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００６４】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。即ち、本実施形態の電気光学装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
【００６５】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。なお、本実施形態においては、前記の画像表示領域１０ａの周辺に位置する周辺領域が存在する。言い換えれば、本実施形態においては特に、ＴＦＴアレイ基板１０の中心から見て、この額縁遮光膜５３より以遠が周辺領域として規定されている。
【００６６】
画像表示領域１０ａの周辺に位置する周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺のいずれかに沿い、且つ、前記額縁遮光膜５３に覆われるようにして設けられている。尚、走査線駆動回路１０４を、データ線駆動回路１０１及び外部回路接続端子１０２が設けられたＴＦＴアレイ基板１０の一辺に隣接する２辺に沿って設けるようにしてもよい。この場合、ＴＦＴアレイ基板１０の残る一辺に沿って設けられた複数の配線によって、二つの走査線駆動回路１０４は互いに接続されるようにする。
【００６７】
また、対向基板２０の４つのコーナー部には、両基板間の上下導通端子として機能する上下導通材１０６が配置されている。他方、ＴＦＴアレイ基板１０にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００６８】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３、更には最上層部分に配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００６９】
なお、図１及び図２には図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１や走査線駆動回路１０４等に加えて、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００７０】
次に、図３を参照して、上述した電気光学装置の電気的な構成について説明する。
【００７１】
図３に示すように、電気光学装置には、外部回路として画像信号供給回路３００、タイミングジェネレータ４００が設けられる。タイミングジェネレータ４００は、各部で使用される各種タイミング信号を出力するように構成されている。タイミングジェネレータ４００の一部であるタイミング信号出力手段により、最小単位のクロックであり各画素を走査するためのドットクロックが作成され、このドットクロックに基づいて、Ｙクロック信号ＹＣＫ、反転Ｙクロック信号ＹＣＫＢ、Ｘクロック信号ＸＣＫ、反転Ｘクロック信号ＸＣＫＢ、ＹスタートパルスＹＳＰ及びＸスタートパルスＸＳＰが生成される。
【００７２】
画像信号処理回路３００は、画像表示領域１０ａにおいてカラー表示を行う場合、外部から入力画像データが入力されると、この入力画像データに基づいて、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）の各色に対応するＲ信号、Ｇ信号、Ｂ信号の各々の画像信号を生成する。尚、図では簡略化してあるが、例えば、係る入力画像データを複数相の画像信号にシリアル−パラレル変換して出力するように構成されてもよい。画像信号処理回路３００から出力されるＲ信号、Ｇ信号及びＢ信号の各々は、画像信号処理回路３００から３本の画像信号供給線Ｌ１、Ｌ２及びＬ３のいずれかを介して、データ線駆動回路１０１に順次供給される。
【００７３】
走査線駆動回路１０４には、Ｙクロック信号ＹＣＫ、反転Ｙクロック信号ＹＣＫＢ 、及びＹスタートパルスＹＳＰが供給される。走査線駆動回路１０４は、ＹスタートパルスＹＳＰが入力されると、Ｙクロック信号ＹＣＫ及び反転Ｙクロック信号ＹＣＫＢに基づくタイミングで、走査信号Ｙ１、Ｙ２，・・・、Ｙｍを順次生成して出力する。
【００７４】
データ線駆動回路１０１の主要部には、サンプリング信号供給回路１０１ａ、及びサンプリング回路１０１ｂが含まれる。サンプリング信号供給回路１０１ａは、ＸスタートパルスＸＳＰが入力されると、Ｘクロック信号ＸＣＫ及び反転Ｘクロック信号ＸＣＫＢに基づくタイミングで、サンプリング信号Ｓ１、・・・、Ｓｎを順次生成して出力する。サンプリング回路１０１ｂは、Ｐチャネル型又はＮチャネル型の片チャネル型ＴＦＴ若しくは相補型のＴＦＴから構成されたサンプリングスイッチ２０２を複数備える。
【００７５】
ＴＦＴアレイ基板１０の中央を占める画像表示領域１０ａには、縦横にデータ線６ａ及び走査線３ａが配線されており、それらの交点に対応する各画素部に、マトリクス状に配列された液晶素子１１８の画素電極９ａ及び画素電極９ａをスイッチング制御する画素スイッチング素子としてＴＦＴ３０を備える。尚、本実施形態では特に、走査線３ａの総本数をｍ本（但し、ｍは２以上の自然数）とし、データ線６ａの総本数をｎ本（但し、ｎは２以上の自然数）として説明する。
【００７６】
画像表示領域１０ａに配線された複数のデータ線６ａは夫々、Ｒ用、Ｇ用、及びＢ用の３種のうちのいずれかとして設けられている。また、サンプリング回路１０１ｂにおいて、サンプリングスイッチ２０２は、各データ線６ａに設けられている。各サンプリングスイッチ２０２は、サンプリング回路２００から出力されるサンプリング信号Ｓｉ（ｉ＝１、２、・・・、Ｓｎ）に応じて、対応するデータ線６ａに、Ｒ信号、Ｇ信号、及びＢ信号のうちのいずれか一つをサンプリングして供給する。
【００７７】
図４中、一つの画素部の構成に着目すれば、ＴＦＴ３０のソース電極には、Ｒ信号、Ｇ信号、及びＢ信号のうちのいずれか一つが供給されるデータ線６ａが電気的に接続されている一方、ＴＦＴ３０のゲート電極には、走査信号Ｙｊ（但し、ｊ＝１、２、・・・、ｍ）が供給される走査線３ａが電気的に接続されるとともに、ＴＦＴ３０のドレイン電極には、液晶素子１１８の画素電極９ａが接続されている。ここで、各画素部において、液晶素子１１８は、画素電極９ａと対向電極２１との間に液晶を挟持してなる。従って、各画素部は、走査線３ａとデータ線６ａとの各交点に対応して、マトリクス状に配列されることになる。
【００７８】
液晶素子１１８の画素電極９ａには、ＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａより画像信号が所定のタイミングで供給される。これにより、液晶素子１１８には、画素電極９ａ及び対向電極２１の各々の電位によって規定される印加電圧が印加される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶パネル１００からは画像信号に応じたコントラストをもつ光が出射する。
【００７９】
ここで、保持された画像信号がリークするのを防ぐために、蓄積容量７０が、液晶素子１１８と並列に付加されている。例えば、画素電極１１８の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持されるので、保持特性が改善される結果、高コントラスト比が実現されることとなる。
【００８０】
＜２：画素部における構成＞
以下では、本発明の本実施形態における電気光学装置の画素部における構成について、図４から図６を参照して説明する。
【００８１】
ここに、図４は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。また、図５は、図４のＡ−Ａ´断面図である。なお、図５においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【００８２】
図４において、電気光学装置のＴＦＴアレイ基板１０上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ'により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線３ａが設けられている。
【００８３】
また、半導体層１ａのうち図４中右上がりの斜線領域で示したチャネル領域１ａ'に対向するように走査線３ａが配置されており、走査線３ａはゲート電極を含む。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ'に走査線３ａの一部がゲート電極として対向配置された画素スイッチング用のＴＦＴ３０が設けられている。
【００８４】
ここで、図６は、図５に示す、データ線６ａとＴＦＴ３０の半導体層１ａとの接続部分の構成をより詳細に示す断面図である。図５及び図６に示すように、データ線６ａは、その上面が平坦化された第２層間絶縁層４２を下地として形成されており、第２層間絶縁層４２を貫通するコンタクトホール８１内に形成されたデータ線６ａの一部が、第１層間絶縁層４１を貫通するコンタクトホール８２内から第１層間絶縁層４１の表面に連続的に形成された中継層７１ｂを介してＴＦＴ３０の高濃度ソース領域１ｄに接続されている。本実施形態では、データ線６ａは、例えばＡｌ（アルミニウム）含有材料、若しくはＡｌ単体を材料として用いて形成されている。また、中継層７１ｂは、好ましくは導電性のポリシリコン膜を用いて形成されている。
【００８５】
また、図５において、蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての下部容量電極７１と、固定電位側容量電極としての上部容量電極３００の一部とが、誘電体膜７５を介して対向配置されることにより形成されている。
【００８６】
図４及び図５に示すように、上部容量電極３００は、例えば金属又は合金を含む導電性の遮光膜からなり、上側遮光膜（内蔵遮光膜）の一例としてＴＦＴ３０の上側に設けられている。また、この上部容量電極３００は、固定電位側容量電極としても機能する。上部容量電極３００は、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｄ（パラジウム）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。或いは、上部容量電極３００は、Ａｌ（アルミニウム）、Ａｇ（銀）等の他の金属を含んでもよい。但し、上部容量電極３００は、例えば導電性のポリシリコン膜等からなる第１膜と高融点金属を含む金属シリサイド膜等からなる第２膜とが積層された多層構造を持ってもよい。
【００８７】
他方、下部容量電極７１は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。下部容量電極７１は、画素電位側容量電極としての機能の他、上側遮光膜としての上部容量電極３００とＴＦＴ３０との間に配置される、光吸収層或いは上側遮光膜の他の例としての機能を持ち、更に、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能を持つ。但し、下部容量電極７１も、上部容量電極３００と同様に、金属又は合金を含む単一層膜若しくは多層膜から構成してもよい。
【００８８】
容量電極としての下部容量電極７１と上部容量電極３００との間に配置される誘電体膜７５は、例えばＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量７０を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜７５は薄い程良い。
【００８９】
また上部容量電極３００は、画素電極９ａが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。係る定電位源としては、走査線駆動回路１０４やデータ線駆動回路１０１に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１に供給される定電位でも構わない。
【００９０】
一方、ＴＦＴ３０の下側には、下地絶縁膜１２を介して下側遮光膜１１ａが格子状に設けられている。
【００９１】
下側遮光膜１１ａは、ＴＦＴアレイ基板１０側から装置内に入射する戻り光からＴＦＴ３０のチャネル領域１ａ´及びその周辺を遮光するために設けられている。この下側遮光膜１１ａは、上側遮光膜の一例を構成する上部容量電極３００と同様に、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。更に、下側遮光膜１１ａについても、その電位変動がＴＦＴ３０に対して悪影響を及ぼすことを避けるために、上部容量電極３００と同様に、画像表示領域からその周囲に延設して定電位源に接続するとよい。
【００９２】
下地絶縁層１２は、下側遮光膜１１ａからＴＦＴ３０を層間絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。
【００９３】
画素電極９ａは、下部容量電極７１を中継することにより、コンタクトホール８３及び８５を介して半導体層１ａのうち高濃度ドレイン領域１ｅに電気的に接続されている。
【００９４】
図４及び図５に示すように、電気光学装置は、透明なＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。
【００９５】
ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxide）膜などの透明導電性膜からなる。また配向膜１６は例えば、ポリイミド膜などの有機膜からなる。
【００９６】
他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性膜からなる。また配向膜２２は、ポリイミド膜などの有機膜からなる。
【００９７】
対向基板２０には、格子状又はストライプ状の遮光膜を設けるようにしてもよい。このような構成を採ることで、上部容量電極３００として設けられた上側遮光膜と併せ、ＴＦＴアレイ基板１０側からの入射光のチャネル領域１ａ'ないしその周辺への侵入を阻止するのをより確実に阻止することができる。尚、対向基板２０上の遮光膜は、少なくとも外光が照射される面において反射率が高くなるように形成することにより、電気光学装置の温度上昇を防ぐ働きをする。
【００９８】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。
【００９９】
図５において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ'、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。
【０１００】
走査線３ａ上には、高濃度ソース領域１ｄへ通じるコンタクトホール８２及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８３が各々開孔された第１層間絶縁層４１が形成されている。
【０１０１】
第１層間絶縁層４１上には下部容量電極７１及び上部容量電極３００が形成されており、これらの上には、コンタクトホール８１及び８５が各々開孔された第２層間絶縁層４２が形成されている。
【０１０２】
第２層間絶縁層４２上にはデータ線６ａが形成されており、これらの上には、下部容量電極７１へ通じるコンタクトホール８５が形成された第３層間絶縁層４３が形成されている。画素電極９ａは、このように構成された第３層間絶縁層４３の上面に設けられている。
【０１０３】
尚、図４及び図５に示したように、蓄積容量７０、走査線３ａ、ＴＦＴ３０等の第２層間絶縁層４２下に存在する各種部材に応じて生じる段差は、第２層間絶縁層４２の表面を平坦化処理することで緩和されている。例えば、この平坦化はＣＭＰ（Chemical Mechanical Polishing）処理等の研磨処理、或いは有機ＳＯＧ(Spin On Glass)を用いることで実施される。但し、このように第２層間絶縁層４２に平坦化処理を施すのに代えて又は加えて、ＴＦＴアレイ基板１０、下地絶縁膜１２及び第１層間絶縁膜４１のうち少なくとも一つに溝を掘り、蓄積容量７０、走査線３ａ、ＴＦＴ３０等を埋め込むことによって平坦化処理を行うようにしてもよい。
【０１０４】
＜３；周辺領域上の構成＞
以上説明したような画素部における構成は、図４に示すように、各画素部において共通である。図１及び図２を参照して説明した画像表示領域１０ａには、かかる画素部における構成が周期的に形成されていることになる。他方、このような電気光学装置では、画像表示領域１０ａの周囲に位置する周辺領域に、図１から図３を参照して説明したように、走査線駆動回路１０４やデータ線駆動回路１０１が形成されている。そして、これら走査線駆動回路１０４やデータ線駆動回路１０１は、例えば複数のスイッチング素子としてのＴＦＴや配線等々から構成されている。
【０１０５】
図７は、周辺領域上に形成されるスイッチング素子の一例たる片チャネル型のＴＦＴの構成を示す概略的な平面図であり、図８は、図７のＸ−Ｘ’断面図であり、図９は、図７のＹ−Ｙ’断面図である。
【０１０６】
以下では、図７から図９を参照して、周辺領域に設けられた走査線駆動回路１０４やデータ線駆動回路１０１における、回路素子や配線等の構成の一例として、図３に示すサンプリングスイッチ２０２の構成について説明する。このサンプリングスイッチ２０２は片チャネル型のＴＦＴにより形成されるものとする。
【０１０７】
図７及び図８に示すように、サンプリングスイッチとしてのＴＦＴ２０２は、半導体層２２０、ゲート絶縁膜２、及びゲート電極膜１１６を含み、半導体層２２０のドレイン及びソースに接続される各種配線２２２ａ及び２２２ｂが形成される。そして、図８又は図９において、符号１２、４１、４２、及び４３等が示されていることから分かるように、当該ＴＦＴ２０２及びその上層の構築物は、図５に示した画素部における構成と同一の機会に形成されているものである。すなわち、半導体層２２０は、ＴＦＴ３０の半導体層１ａと同一の機会に形成されており、ゲート電極膜１１６は、走査線３ａと同一の機会に形成されている、などというようである。尚、配線２２２ａ及び２２２ｂも、図５に示すデータ線６ａと同一の機会に形成されている。加えて、図７から図９においては図示されていないが、図５における下部容量電極７１や上部容量電極３００と同一の機会に薄膜を形成し、これをもＴＦＴ２０２に電気的に接続される配線等として利用するようにしてもよい。
【０１０８】
このように、画素部における構成と周辺領域におけるＴＦＴ２０２等の各種の回路素子及び配線等々を同一の機会に形成する構成によれば、これらを別々に形成する態様に比べて、その製造工程の簡略化、或いは省略化等を達成することができる。
【０１０９】
そして、本実施形態においては特に、このような回路素子としてのＴＦＴ２０２の半導体層２２０及びゲート電極膜１１６と、配線２２２ａ及び２２２ｂとは、画素部におけるＴＦＴ３０の半導体層１ａとデータ線６ａと同様、第１及び第２層間絶縁層４１及び４２によって相互に層間絶縁されている。このような構成によれば、本発明に係る「上部層間絶縁層」は第２層間絶縁層４２に相当し、本発明に係る「下部層間絶縁層」は第１層間絶縁層４１に相当し、本発明に係る「上部導電層」は配線２２２ａ及び２２２ｂの各々に相当し、本発明に係る「下部導電層」は半導体層２２０に相当する。
【０１１０】
そして、第２層間絶縁層４２の表面から、第１及び第２層層間絶縁層４１及び４２を貫通して、半導体層２２０の表面に至るコンタクトホール１８３が開孔されている。コンタクトホール１８３は、図７に示すように、半導体層２２０におけるソース及びドレインに対して設けられている。
【０１１１】
図７から図９に示すように、コンタクトホール１８３は、第１層間絶縁層４１に開孔された第１の穴１８５ａ、及び第１の穴１８５ａの底部に開孔された複数の第２の穴１８５ｂにより形成される。コンタクトホール１８３において、第１の穴１８５ａは、図７に示すように、ＴＦＴアレイ基板１０の基板面上に平面的に見て、半導体層２２０のソース及びドレイン上にＴＦＴ２０２のチャネル幅方向（図７中に示す矢印Ｗの方向）に沿って延在するように、長方形状に形成される。また、第１の穴１８５ａは、図８又は図９に示すように、第２層間絶縁層４２の表面から第２層間絶縁層４２を貫通して第１層間絶縁層４１内に至るように開孔されている。よって、第１層間絶縁層４１及び第２層間絶縁層４２の界面は、コンタクトホール１８３において、第１の穴１８５ａの側壁に位置する。
【０１１２】
図７に示すように、ＴＦＴアレイ基板１０の基板面上に平面的に見て、第１の穴１８５ａの底部に開孔された複数の第２の穴１８５ｂは、第１の穴１８５ａの長手方向に沿って配列される。各第２の穴１８５ｂは、第１の穴１８５ａの底部から第１層間絶縁層４１を貫通して半導体層２２０の表面に至る。
【０１１３】
例えば、第１の穴１８５ａの幅Ｄ０は５［μｍ］で形成され、各第２の穴１８５ｂは、第２の穴１８５ｂの径ｒ０が２［μｍ］で、且つ隣接する２つの第２の穴１８５ｂの間隔ｄ０が１．５［μｍ］となるように開孔される。また、半導体層２２０のソース側及びドレイン側のいずれかにおいて、コンタクトホール１８３内における第２の穴１８５ｂの総数は例えば６０個である。尚、図７中、第２の穴１８５ｂの平面形状を円形状として示してあるが、第２の穴１８５ｂの平面形状は円形状に限定されない。また、ＴＦＴアレイ基板１０の基板面上に平面的に見て、第１の穴１８５ａの底部に、この第１の穴１８５ａの長手方向に沿って伸びる一つの第２の穴１８５ｂが形成されるようにしてもよい。
【０１１４】
また、半導体層２２０のソースに電気的に接続される配線２２２ａは、コンタクトホール１８３に対して次のように形成されている。尚、半導体層２２０のドレインに電気的に接続される配線２２２ｂは、次に説明する配線２２２ａと同様の構成であるため、重複する説明は省略する。
【０１１５】
図７において、配線２２２ａは、ＴＦＴアレイ基板１０の基板面上に平面的に見て、第１の穴１８５ａの幅Ｄ０より小さく、第２の穴の径ｒ０より大きい幅Ｄ１となるように形成されている。そして、図８に示すように、配線２２２ａは、第２層間絶縁層４２の表面からコンタクトホール１８３内に、コンタクトホール１８３内に露出した半導体層２２０の表面を覆うように、第１の穴１８５ａの長手方向に沿って連続して形成されている。そして、コンタクトホール１８３内に形成された配線２２２ａの一部によってスタックコンタクトが形成される。このようなスタックコンタクトを介して、ＴＦＴ２０２のソースと、配線２２２ａとが電気的に接続される。
【０１１６】
ここで、図１０及び図１１を参照して、本実施形態の比較例として、既に説明した従来のスタックコンタクトを用いてＴＦＴ２０２と配線２２２ａ及び２２２ｂとを接続させる構成について説明する。図１０は、比較例における、片チャネル型ＴＦＴの構成を示す概略的な平面図であり、図１１は、比較例において、図９に示す断面に対応する部分の構成を示す断面図である。
【０１１７】
図１０に示すように、半導体層２２０におけるソース側及びドレイン側に夫々、ＴＦＴ２０２のチャネル幅方向Ｗに沿って、複数のスタックコンタクトが配列されている。以下では、半導体層２２０におけるソース側に形成された複数のスタックコンタクトの構成について説明する。尚、半導体層２２０におけるドレイン側に形成された複数のスタックコンタクトの構成は、ソース側と同様であるので、重複する説明は省略する。
【０１１８】
複数のスタックコンタクトは夫々、コンタクトホール１８４内に形成された配線２２２ａの一部によって形成されている。また、ＴＦＴアレイ基板１０の基板面上に平面的に見て、半導体層２２０におけるソース側に、チャネル幅方向Ｗに沿って、複数のコンタクトホール１８４が配列されている。コンタクトホール１８４は、第２層間絶縁層４２の表面から、第１及び第２層層間絶縁層４１及び４２を貫通して、半導体層２２０の表面に至る。図１０及び図１１に示すように、コンタクトホール１８４は、第２層間絶縁層４２に開孔された第１の穴１８６ａ、及び第１の穴１８６ａの底部に開孔された第２の穴１８６ｂにより形成される。そして、配線２２２ａは、第２層間絶縁層４２の表面からコンタクトホール１８４内に、コンタクトホール１８４内に露出した半導体層２２０の表面を覆うように、連続して形成されている。
【０１１９】
よって、図１１において、相隣接する二つのスタックコンタクトを形成する配線２２２ａの一部に着目すれば、一方のスタックコンタクトの第２の穴１８６ｂに形成された部分は、他方のスタックコンタクトの第２の穴１８６ｂに形成された部分と、二つの第１の穴１８６ａに形成された他の部分を介して電気的に接続される。
【０１２０】
これに対して、図９において、本実施形態では、スタックコンタクトを形成する配線２２２ａの一部において、隣接する２つの第２の穴１８５ｂ内に形成された部分は、一方の第２の穴内１８５ｂから、第１の穴１８５ａの底部を介して、他方の第２の穴内１８５ｂに連続的に形成されている。よって、スタックコンタクトを形成する配線２２２ａの一部において、隣接する２つの第２の穴１８５ｂ内に形成された部分を電気的に接続するための配線長を、従来と比較して短くすることが可能となる。更に、図１１において隣接する第２の穴１８６ｂの間隔と比較して、図９において隣接する第２の穴１８５ｂの間隔を小さくすることができる。よって、この点を鑑みれば、前述した配線２２２ａにおける、隣接する２つの第２の穴１８５ｂ内に形成された部分を電気的に接続するための配線長を、従来と比較して顕著に短くすることが可能となる。
【０１２１】
従って、本実施形態では、第１及び第２の層間絶縁層４１及び４２の２層を貫通して形成されるスタックコンタクトに形成された配線２２２ａの配線長が長くなるのを抑制することが可能となる。更に、図１１に示すように、複数のスタックコンタクト内に配線２２２ａを形成させる場合と比較して、スタックコンタクトにおける配線２２２ａのカバレージを、比較例に対して向上させることが可能となる。
【０１２２】
ここで、電気光学装置の駆動時、図７から図９に示すスタックコンタクトの構成によれば、コンタクトホール１８３内に形成された配線２２２ａの一部において、コンタクトホール１８３の第１の穴１８５ａに形成された部分から各第２の穴１８５ｂ内に形成された部分を介して半導体層２２０に至る電流経路が形成される。前述したように、本実施形態では、スタックコンタクトに形成された配線２２２ａの一部の配線長を短くすることができるため、スタックコンタクトにおける配線２２２ａとコンタクトホール１８３の壁面との相対的な接触抵抗を低下させることが可能となる。また、スタックコンタクトに形成された配線２２２ａの一部分において、第２の穴１８５ｂ以外の部分で、コンタクトホール１８３の第１の穴１８５ａの側壁から底部に至る電流経路を確保することも可能となる。よって、スタックコンタクトにおける配線２２２ａの相対的な配線抵抗も低下させることができる。加えて、仮に、配線２２２ａの一部において、複数の第２の穴１８５ｂのうち一部に形成された部分に断線不良が生じても、第２の穴１８５ｂ外に形成された電流経路において、配線２２２ａと半導体層２２０との電気的導通を確保することができる、という冗長配線的効果を得ることが可能となる。
【０１２３】
また、上述したように、コンタクトホール１８３において、第１の穴１８５ａの長手方向がチャネル幅方向Ｗに沿って延びるように形成されると共に、複数の第２の穴１８５ｂが第１の穴１８５ａの長手方向に沿って配列されることで、ＴＦＴ２０２におけるチャネル幅を広げることが可能となる。よって、ＴＦＴ２０２の移動度を高めることができる。
【０１２４】
よって、本実施形態によれば、ＴＦＴ２０２におけるオン電流を増加させることが可能となる。本発明者らの研究によれば、図１０及び図１１に示す比較例では、例えば、ＴＦＴ２０２におけるオン電流の値が５５０［μＡ］であったのに対して、本実施形態におけるＴＦＴ２０２のオン電流の値を６２０［μＡ］に増加させることが可能となる。即ち、比較例に対して、本実施形態では、ＴＦＴ２０２のオン電流の値を１４％増加させることができる、という数値的効果が得られる。
【０１２５】
ここで、図９に示すように、周辺領域においても、配線２２２ａ上に第３層間絶縁層４３が形成されると共に、同図中に図示を省略してあるが、図５に示す配向膜１６が、更に第３層間絶縁層４３上に形成される。配線２２２ａ上に形成される第３層間絶縁層４３の表面には、配線２２２ａの表面形状に対応した凹凸が形成される。そして、第３層間絶縁層４３の表面形状は、配向膜１６の表面形状として反映される。
【０１２６】
図１１において、比較例では、配線２２２ａ上に形成される第３層間絶縁層４３の表面に形成された凹凸形状は段差が比較的大きくなる。よって、配向膜１６の表面にも段差の大きい凹凸形状が形成されるため、電気光学装置の製造時、ラビング処理の際、配向膜１６の表面が損傷して、膜はがれが生じる恐れがある。
【０１２７】
他方、図９において、スタックコンタクトに形成された配線２２２ａの一部上に形成される第３層間絶縁層４３の表面では、凹凸の段差形状をなだらかにすることができる。よって、スタックコンタクトにおける第１の穴１８５ａ上に形成された配向膜１６の表面を比較的平坦とすることが可能となるため、ラビング処理における配向膜１６の膜はがれや損傷が生じるのを防止することが可能となる。
【０１２８】
尚、ラビング処理において配向膜１６が損傷すると、電気光学装置の駆動時、表示画面上に表示ムラが生じる恐れがある。更にデータ線駆動回路１０１において、サンプリングスイッチ２０２のオン電流が低下すると、各データ線６ａの電位が、画像信号供給回路３００から出力された画像信号に対応する値より低い値となって、表示画面上に縦ラインムラが生じる恐れがある。以上説明したような本実施形態によれば、これらの不具合が発生するのを防止することができるため、電気光学装置における表示不良を防止して、高品質な画像表示が行うことが可能となる。
【０１２９】
また、図７から図９を参照して説明したスタックコンタクトは、例えば、第１層間絶縁層４１、第２層間絶縁層４２、及び第３層間絶縁層４３のいずれか一層又は二層以上の層間絶縁層によって層間絶縁される上部導電層及び下部導電層を電気的に接続するために設けられてもよい。
【０１３０】
或いは、本実施形態に係るスタックコンタクトは、図４から図６を参照して説明した画素部において適用されてもよいし、データ線駆動回路１０１だけでなく、走査線駆動回路１０４において適用されてもよい。
【０１３１】
＜４；電気光学装置の製造方法＞
上述した実施形態の電気光学装置の製造プロセスについて、図１２から図１５を参照して説明する。図１２は、製造プロセスの各工程における図９に示す断面の構成を、順を追って示す工程図であり、図１３は、第１の穴の形成に係る手順について説明するために、半導体層２２０をＴＦＴアレイ基板１０の基板面上に平面的にみた平面図である。また、図１４は、図１２に続く製造プロセスの各工程における断面の構成を順を追って示す工程図であり、図１５は、第２の穴の形成に係る手順について説明するために、半導体層２２０をＴＦＴアレイ基板１０の基板面上に平面的にみた平面図である。
【０１３２】
尚、以下においては、本実施形態において特徴的な、周辺領域の配線２２２ａ及び２２２ｂと、半導体層２２０とを接続するスタックコンタクトの形成についてのみ特に詳しく説明することとし、それ以外の走査線３ａ、半導体層１ａ、ゲート電極３ａ、蓄積容量７０やデータ線６ａ等の製造工程に関しては省略することとする。
【０１３３】
図１２（ａ）において、ＴＦＴアレイ基板１０上の周辺領域に、下地絶縁層１２やＴＦＴ２０２が形成されている。そして、ＴＦＴ２０２上に、第１層間絶縁層４１及び第２層間絶縁層４２が形成されている。第１層間絶縁層４１は、例えば、常圧又は減圧ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等によりＴＥＯＳガス等を用いてＮＳＧ（ノンシリケートガラス）やＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜として形成する。また、第１層間絶縁層４１上に、例えば常圧又は減圧ＣＶＤ法等によりＭＮＳＧや、ＮＳＧ、又はＢＰＳＧ等のシリケートガラス膜として、第２層間絶縁層４２を形成する。
【０１３４】
この状態で、第２層間絶縁層４２上に、例えばレジスト８００ａを形成して、該レジスト８００ａをフォトリソグラフィ法を用いてパターニングして、第１の穴１８５ａの形成位置に対応する個所に、開口部８０２を形成する。ここで、図１３には、半導体層２２０及びゲート電極膜１１６とレジスト８００ａの開口部８０２との配置関係を示してある。各開口部８０２は、ＴＦＴアレイ基板１０の基板面上に平面的に見て、ＴＦＴ２０２のチャネル幅方向Ｗに延在する長方形状に形成される。
【０１３５】
次に、図１２（ｂ）において、レジスト８００ａの開口部８０２を介して、第１層間絶縁層４１及び第２層間絶縁層４２に対して、エッチング処理をドライエッチング法により行って第１の穴１８５ａを開孔する。このようにドライエッチング法のみでエッチング処理を行うことにより、レジスト８００ａが剥がれるのを防止することが可能となる。また、第１の穴１８５ａの底部は第１層間絶縁層４１内に位置すると共に、第１の穴１８５ａの側壁の一部は、第１層間絶縁層４１及び第２層間絶縁層４２の界面に位置する。
【０１３６】
続いて、レジスト８００ａを除去した後、図１４（ａ）において、第２層間絶縁層４２の表面に、新たにレジスト８００ｂを形成し、該レジスト８００ｂをフォトリソグラフィ法を用いてパターニングすることにより、第１の穴１８５ａの底部における第２の穴１８５ｂの形成位置に開口部８０４を形成する。ここで、図１５には、レジスト８００ｂの開口部８０４の形状と、該開口部８０４と第１の穴１８５ａとの配置関係を示してある。ＴＦＴアレイ基板１０の基板面上に平面的に見て、第１の穴１８５ａ内に、複数の開口部８０４は第１の穴１８５ａの長手方向に沿って配列される。また、複数の開口部８０４は夫々、例えば矩形状の平面形状に形成される。このような状態で、第１の穴１８５ａにおける第１層間絶縁層４１と第２層間絶縁層４２との界面に位置する側壁の一部に加えて、第２層間絶縁層４２の表面は、レジスト８００ｂによって覆われている。
【０１３７】
その後、図１４（ｂ）において、第１層間絶縁層４１に対して、ウエットエッチング法、又はドライエッチング法に加えてウエットエッチング法を用いてエッチング処理を行い、レジスト８００ｂの開口部８０４内に露出した第１の穴１８５ａの底部から第１層間絶縁層４１及び絶縁膜２を貫通する第２の穴１８５ｂを開孔する。これにより、第２層間絶縁層４２の表面から、第２層間絶縁層４２及び第１層間絶縁層４１を貫通して、半導体層２２０の表面に至るコンタクトホール１８３を形成する。この際、第１の穴１８５ａにおける第１層間絶縁層４１と第２層間絶縁層４２との界面に位置する側壁の一部はレジスト８００ｂによって保護されている。従って、例えば、第１層間絶縁層４１がＮＳＧ膜により形成され、第２層間絶縁層４２がＮＳＧ膜よりエッチャントに対するエッチングレートが遅いＢＰＳＧ膜により形成されている場合も、第１層間絶縁層４１及び第２層間絶縁層４２の界面にエッチャントがしみ込んで、該界面にえぐれが生じるのを防止することができる。また、第１の穴１８５ａの底部から複数の第２の穴１８５ｂを、ドライエッチング法に加えてウエットエッチング法により開孔させることにより、半導体層２２０が削れることにより損傷する事態を防止することが可能となる。
【０１３８】
その後、第２層間絶縁層４２の表面からレジスト８００ｂを除去した後、例えばスパッタリング法により、導電材料膜を成膜し、例えばフォトリソグラフィ法及びエッチング法によりパターニングして、配線２２２ａ及び２２２ｂを形成する。
【０１３９】
よって、図１４（ｂ）に示すように、例えば、半導体層２２０のソース側において、第１層間絶縁層４１と第２層間絶縁層４２との界面に位置する側壁の一部にえぐれが生じていない状態にあるコンタクトホール１８３内に、配線２２２ａの一部が形成される。よって、コンタクトホール１８３内における配線２２２ａ及び２２２ｂの断線不良を防止することができ、電気光学装置の製造工程における歩留まりを向上させることが可能となる。
【０１４０】
＜５；変形例＞
上述した本実施形態の変形例について、図１６から図１９を参照して説明する。
先ず、図１２から図１５を参照して説明したスタックコンタクトの形成に係る変形例について、図１６から図１８を参照して説明する。図１６及び図１７は、本変形例に係る製造プロセスの各工程における図９に示す断面の構成を、順を追って示す工程図であり、図１８は、第１の穴の形成に係る手順について説明するために、半導体層２２０をＴＦＴアレイ基板１０の基板面上に平面的にみた平面図である。
【０１４１】
先ず、図１６（ａ）において、第２層間絶縁層４２上に、例えばレジスト８００ａを形成して、該レジスト８００ａをパターニングすることにより、第２の穴１８５ｂの形成位置に対応する個所に、開孔部８１２を形成する。
【０１４２】
次に、図１６（ｂ）において、レジスト８００ａの開孔部８１２を介して、第２層間絶縁層４２に対して、エッチング処理をウエットエッチング法、又はドライエッチング法に加えてウエットエッチング法を用いて行って複数の小穴１８５ｃを開孔する。
【０１４３】
続いて、レジスト８００ａを除去した後、図１７（ａ）において、第２層間絶縁層４２の表面に、新たにレジスト８００ｂを形成し、該レジスト８００ｂをパターニングすることにより、第１の穴１８５ａの形成位置に開口部８１４を形成する。ここで、図１８には、レジスト８００ｂの開口部８１４の形状と、該開口部８１４と複数の小穴１８５ｃとの配置関係を示してある。ＴＦＴアレイ基板１０の基板面上に平面的に見て、複数の小穴１８５ｃは、ＴＦＴ２０２のソース側及びドレイン側において夫々、チャネル幅方向Ｗに沿って、配列されている。また、開口部８１４の平面形状は、チャネル幅方向Ｗに沿って長手状に延在すると共に、複数の小穴１８５ｃを取り囲むように形成された長方形状である。
【０１４４】
次に、図１７（ｂ）において、レジスト８００ｂの開口部８１４を介して、第１層間絶縁層４１及び第２層間絶縁層４２に対して、エッチング処理をドライエッチング法により行って第１の穴１８５ａを開孔すると共に、複数の小穴１８５ｃを掘り進めて第２の穴１８５ｂを開孔する。これにより、第２層間絶縁層４２の表面から、第２層間絶縁層４２及び第１層間絶縁層４１を貫通して、半導体層２２０の表面に至るコンタクトホール１８３を形成する。
【０１４５】
よって、以上説明したようにスタックコンタクトのコンタクトホール１８３を形成する場合も、第１の穴１８５ａをドライエッチング法により開孔させることにより、レジスト８００ｂが剥がれるのを防止することが可能となる。
【０１４６】
次に、スタックコンタクトにおけるコンタクトホール１８３の構成に係る変形例について、図１９を参照して説明する。図１９（ａ）及び図１９（ｂ）は、本変形例において、ＴＦＴアレイ基板１０の基板面上に平面的に見たコンタクトホール１８３の構成を示す平面図である。
【０１４７】
図１９（ａ）に示すように、半導体層２２０上に、複数のコンタクトホール１８３が形成されてもよい。例えば、ＴＦＴ２０２のソース側において、チャネル幅方向Ｗに沿って、複数のコンタクトホール１８３が配置される。このように、複数のコンタクトホール１８３を形成する場合、各コンタクトホール１８３の第１の穴１８５ａを開孔するためのレジストを形成する際に、レジストの材料膜を露光する段階で、開孔パターンを形成するためのマスクの転写が正常に行われない恐れが生じる。よって、各コンタクトホール１８３間の配列方向の間隔を十分に確保する必要がある。
【０１４８】
図１９（ａ）に示す構成に対して、図７から図９を参照して説明したように、ＴＦＴ２０２のソース側又はドレイン側に、一つのコンタクトホール１８３を開孔するようにすれば、コンタクトホール１８３の形成時に、前述したような不具合は生じない。よって、ＴＦＴ２０２を小型化させることで、データ線駆動回路１０１を小規模化させることが可能となる。その結果、液晶装置を小型化することができる。更に、例えばＴＦＴ２０２のソース側において、図１９（ａ）に示す複数のコンタクトホール１８３に連続して配線２２２ａが形成される場合と比較して、スタックコンタクトを形成するための配線２２２ａの一部における配線長は必要最低限の長さとなるため、相対的な配線抵抗を低く抑えることが可能となる。
【０１４９】
また、図１９（ｂ）に示すように、コンタクトホール１８３において第１の穴１８５ｂの平面形状は、長方形状に限定されず、チャネル幅方向に沿って延びる部分と、該部分に対して曲がりつつ延びる部分を含む形状に形成されるようにしてもよい。このように構成すれば、例えば配線２２２ａ又は２２２ｂの形状を、コンタクトホール１８３に応じた形状に変化させることが可能となるため、ＴＦＴ２０２を小型化させてデータ線駆動回路１０１を小規模化させるのに有利である。
【０１５０】
＜６：電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
【０１５１】
＜６−１：プロジェクタ＞
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図２０は、プロジェクタの構成例を示す平面配置図である。この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【０１５２】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１５３】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１５４】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１５５】
＜６−２：モバイル型コンピュータ＞
次に、液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図２１は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶装置１００５の背面にバックライトを付加することにより構成されている。
【０１５６】
＜６−３；携帯電話＞
さらに、液晶装置を、携帯電話に適用した例について説明する。図２２は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶装置１００５を備えるものである。この反射型の液晶装置１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
【０１５７】
尚、図２０から図２２を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１５８】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う半導体装置用基板及びその製造方法、このような半導体装置用基板を備えてなる電気光学装用基板、該電気光学装置用基板を備えてなる電気光学装置、並びに該電気光学装置を具備する電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１５９】
【図１】本発明の実施形態に係る電気光学装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ’断面図である。
【図３】電気光学装置の電気的な構成を示すブロック図である。
【図４】データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図５】図４のＡ−Ａ´断面図である。
【図６】データ線とＴＦＴの半導体層との接続部分の構成を示す断面図である。
【図７】周辺領域上に形成されるスイッチング素子の一例たるＴＦＴの構成を示す平面図である。
【図８】図７のＸ−Ｘ’断面図である。
【図９】図７のＹ−Ｙ’断面図である。
【図１０】比較例における、片チャネル型ＴＦＴの構成を示す概略的な平面図である。
【図１１】比較例において、図９に示す断面に対応する部分の構成を示す断面図である。
【図１２】本発明の実施形態に係る製造プロセスの各工程における図９に示す断面の構成を、順を追って示す工程図（その１）である。
【図１３】半導体層をＴＦＴアレイ基板の基板面上に平面的にみた平面図である。
【図１４】本発明の実施形態に係る製造プロセスの各工程における図９に示す断面の構成を、順を追って示す工程図（その２）である。
【図１５】半導体層をＴＦＴアレイ基板の基板面上に平面的にみた平面図である。
【図１６】本発明の変形例に係る製造プロセスの各工程における図９に示す断面の構成を、順を追って示す工程図（その１）である。
【図１７】本発明の変形例に係る製造プロセスの各工程における図９に示す断面の構成を、順を追って示す工程図（その２）である。
【図１８】半導体層をＴＦＴアレイ基板の基板面上に平面的にみた平面図である。
【図１９】図１９（ａ）及び図１９（ｂ）は、本変形例において、ＴＦＴアレイ基板の基板面上に平面的に見たコンタクトホールの構成を示す平面図である。
【図２０】液晶装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【図２１】液晶装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図２２】液晶装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
【０１６０】
１０…ＴＦＴアレイ基板、４１…第１層間絶縁層、４２…第２層間絶縁層、１１６…ゲート電極膜、１８３…コンタクトホール、２２０…半導体層、２２２ａ、２２２ｂ…配線
【図１】
2006032601.tif 000003
【図２】
2006032601.tif 000004
【図３】
2006032601.tif 000005
【図４】
2006032601.tif 000006
【図５】
2006032601.tif 000007
【図６】
2006032601.tif 000008
【図７】
2006032601.tif 000009
【図８】
2006032601.tif 000010
【図９】
2006032601.tif 000011
【図１０】
2006032601.tif 000012
【図１１】
2006032601.tif 000013
【図１２】
2006032601.tif 000014
【図１３】
2006032601.tif 000015
【図１４】
2006032601.tif 000016
【図１５】
2006032601.tif 000017
【図１６】
2006032601.tif 000018
【図１７】
2006032601.tif 000019
【図１８】
2006032601.tif 000020
【図１９】
2006032601.tif 000021
【図２０】
2006032601.tif 000022
【図２１】
2006032601.tif 000023
【図２２】
2006032601.tif 000024