(57)【要約】【課題】本発明は、液晶表示装置に係り、特に工程数を減らし、かつ開口率を向上させることができる液晶表示装置及びその製造方法を提供する。【解決手段】本発明による液晶表示装置は、第１基板１７０及び第２基板１９０、前記第１基板上１７０のゲートライン１０２、前記ゲートライン１０２と交差して画素領域を規定するデータライン１０４、前記ゲートライン１０２と前記データライン１０４との交差部に隣接し、ゲート電極１０６、ソース電極及びドレイン電極１１０を備えた薄膜トランジスタ、前記画素領域に形成され、金属層が透明導電層上に形成される二重層構造を有した画素電極１２２、前記第２基板１９０上に形成され、前記画素電極１２２及びドレイン電極１１０と部分的に重なる開口部を有したブラックマトリックス１８０、及び前記第１基板１７０と前記第２基板１９０との間の液晶層を備える。【選択図】図４
2006139253.tif 000002
【特許請求の範囲】
【請求項１】
第１基板及び第２基板と、
前記第１基板上のゲートラインと、
前記ゲートラインと交差して画素領域を規定するデータラインと、
前記ゲートラインと前記データラインとの交差部に隣接し、ゲート電極、ソース電極及びドレイン電極を備えた薄膜トランジスタと、
前記画素領域に形成され、金属層が透明導電層上に形成される二重層構造を有した画素電極と、
前記第２基板上に形成され、前記画素電極及び前記ドレイン電極と部分的に重なる開口部を有したブラックマトリックスと、
前記第１基板と前記第２基板との間の液晶層と
を備えることを特徴とする液晶表示装置。
【請求項２】
前記ゲートラインと、前記ゲートラインと接続されたゲート電極とが二重層構造を有することを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記ゲートラインと平行なストレージラインをさらに備えることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記ストレージラインが二重層構造を有することを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記ドレイン電極が前記ストレージラインに沿って形成され、前記データラインの両側と隣接したことを特徴とする請求項３に記載の液晶表示装置。
【請求項６】
前記ドレイン電極は、前記ストレージラインと隣接した前記画素電極の一部分を取り囲むことを特徴とする請求項３に記載の液晶表示装置。
【請求項７】
前記ドレイン電極は、前記ブラックマトリックスの開口部、及び前記ストレージラインと前記画素電極との間の重畳部と重なることを特徴とする請求項６に記載の液晶表示装置。
【請求項８】
前記ブラックマトリックスの開口部と重なった前記ドレイン電極の一部分が、光を反射させることを特徴とする請求項７に記載の液晶表示装置。
【請求項９】
前記ドレイン電極が前記ストレージラインを横切って、前記画素電極と接続されることを特徴とする請求項３に記載の液晶表示装置。
【請求項１０】
前記ゲートラインと前記データラインとの間の絶縁膜をさらに備えることを特徴とする請求項１に記載の液晶表示装置。
【請求項１１】
前記画素電極は、前記絶縁膜を貫通する透過ホールを通じて露出されることを特徴とする請求項１０に記載の液晶表示装置。
【請求項１２】
前記画素電極の金属層が、前記透過ホールの周囲を取り囲むことを特徴とする請求項１１に記載の液晶表示装置。
【請求項１３】
前記ソース電極と前記ドレイン電極との間の第１活性層をさらに備えることを特徴とする請求項１に記載の液晶表示装置。
【請求項１４】
前記第１活性層から伸張された第２活性層と前記ストレージラインとの間に重なった第１ストレージキャパシタをさらに備えることを特徴とする請求項１３に記載の液晶表示装置。
【請求項１５】
前記ドレイン電極と前記ストレージラインとの間に重なった第２ストレージキャパシタをさらに備えることを特徴とする請求項１４に記載の液晶表示装置。
【請求項１６】
前記ブラックマトリックスは、前記開口部を横切るブリッジをさらに備えることを特徴とする請求項１に記載の液晶表示装置。
【請求項１７】
前記ブリッジは、前記ドレイン電極の段差部を覆うことを特徴とする請求項１６に記載の液晶表示装置。
【請求項１８】
前記ブリッジは、前記ドレイン電極の前記段差部での光漏れを防止することを特徴とする請求項１６に記載の液晶表示装置。
【請求項１９】
前記ブラックマトリックスの開口部は、前記画素電極の第１境界の外側部分及び前記画素電極の第２境界の内側部分に形成されることを特徴とする請求項１に記載の液晶表示装置。
【請求項２０】
第１基板及び第２基板を提供する工程と、
前記第１基板上にゲートラインを形成する工程と、
前記ゲートラインとデータラインを交差させて画素領域を規定する工程と、
前記ゲートラインとデータラインとの交差部に隣接し、ゲート電極、ソース電極及びドレイン電極を備えた薄膜トランジスタを形成する工程と、
金属層が透明導電層上に形成される二重層構造を有した画素電極を、前記画素領域内に形成する工程と、
前記画素電極及び前記ドレイン電極と部分的に重なる開口部を有したブラックマトリックスを、前記第２基板上に形成する工程と、
前記第１基板と前記第２基板との間に液晶層を形成する工程と
を含むことを特徴とする液晶表示装置の製造方法。
【請求項２１】
前記ゲートラインと平行にストレージラインを形成する工程をさらに含むことを特徴とする請求項２０に記載の液晶表示装置の製造方法。
【請求項２２】
前記ブラックマトリックスの開口部は、前記画素電極の第１境界の外側部分及び前記画素電極の第２境界の内側部分に形成されることを特徴とする請求項２０に記載の液晶表示装置の製造方法。
【請求項２３】
第１基板及び第２基板を提供する工程と、
前記第１基板上にバッファ層を形成する工程と、
前記バッファ層に第１活性層及び第２活性層を形成する工程と、
前記第１活性層及び前記第２活性層上に第１絶縁膜を形成する工程と、
ゲート電極、ゲートライン、ストレージライン及び画素電極を備え、金属層が透明導電層上に形成される二重層構造を有した第１導電パターンを形成する工程と、
前記第１導電パターン上に第２絶縁膜を形成する工程と、
前記第１活性層のソース領域及びドレイン領域を露出させるソースコンタクトホール及びドレインコンタクトホールを形成し、前記画素電極の前記透明導電層を露出させる透過ホールを形成する工程と、
前記第２絶縁膜上にデータライン、ソース電極及びドレイン電極を形成する工程と、
前記第２基板上に、前記画素電極及び前記ドレイン電極と部分的に重なる開口部を有したブラックマトリックスを形成する工程と
を含むことを特徴とする液晶表示装置の製造方法。
【請求項２４】
前記ゲートラインと接続された前記ゲート電極が、前記第１活性層を横切ることを特徴とする請求項２３に記載の液晶表示装置の製造方法。
【請求項２５】
前記ストレージラインが前記第２活性層と重なることを特徴とする請求項２３に記載の液晶表示装置の製造方法。
【請求項２６】
前記画素電極が、前記ゲートラインと前記ストレージラインとの間に形成されることを特徴とする請求項２３に記載の液晶表示装置の製造方法。
【請求項２７】
前記ドレイン電極が前記ドレイン領域と接続され、前記画素電極が前記ストレージラインを横切ることを特徴とする請求項２３に記載の液晶表示装置の製造方法。
【請求項２８】
前記データライン、前記ソース電極及びドレイン電極上に配向膜を形成することを特徴とする請求項２３に記載の液晶表示装置の製造方法。
【請求項２９】
透過ホールを形成する工程が、前記透過ホールを規定する前記第２絶縁膜をパターニングする工程と、
前記透過ホールを通じて前記画素電極の金属層をエッチングすることによって、前記透明導電層を露出する工程と
を含むことを特徴とする請求項２３に記載の液晶表示装置の製造方法。
【請求項３０】
前記画素電極の前記金属層が、前記画素電極の透明導電層を取り囲むことを特徴とする請求項２３に記載の液晶表示装置の製造方法。
【請求項３１】
前記ドレイン電極が前記ストレージラインに沿って形成され、前記データラインの両側と隣接することを特徴とする請求項２３に記載の液晶表示装置の製造方法。
【請求項３２】
前記ドレイン電極は、前記ストレージラインと隣接した前記画素電極の一部分を取り囲むことを特徴とする請求項２３に記載の液晶表示装置の製造方法。
【請求項３３】
前記開口部を横切るブリッジをさらに備えることを特徴とする請求項２３に記載の液晶表示装置の製造方法。
【請求項３４】
前記ブリッジは、前記ドレイン電極の段差部を覆うことを特徴とする請求項３３に記載の液晶表示装置の製造方法。
【請求項３５】
前記ブリッジは、前記ドレイン電極の前記段差部での光漏れを防止することを特徴とする請求項３４に記載の液晶表示装置の製造方法。
【請求項３６】
前記ブラックマトリックスの開口部は、前記画素電極の第１境界の外側部分及び前記画素電極の第２境界の内側部分に形成されることを特徴とする請求項２３に記載の液晶表示装置の製造方法。
【請求項３７】
前記第１基板と前記第２基板との間に液晶層を形成する工程をさらに含むことを特徴とする請求項２３に記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係り、特に工程数を減らし、かつ開口率を向上させることができる液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
通常、液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ：ＬＣＤ）は、液晶表示パネルにマトリックス形態で配列された液晶セルそれぞれが、ビデオ信号によって光透過率を調節することによって画像を表示する。
【０００３】
液晶セルそれぞれには、ビデオ信号を独立的に供給するためのスイッチ素子として薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）が利用される。このようなＴＦＴの活性層としては、非結晶のシリコンまたはポリシリコンが利用される。ここで、非結晶のシリコンより電荷移動度が約１００倍程度速いポリシリコンを利用する場合、高い応答速度を必要とする駆動回路を液晶表示パネルに内蔵できる。
【０００４】
このようなポリシリコン型の液晶表示パネルは、ＴＦＴと共に駆動回路が形成されたＴＦＴ基板と、カラーフィルタが形成されたカラーフィルタ基板とが、液晶を挟んで接合されることにより形成される。
【０００５】
図１は、ポリシリコン型の液晶表示パネルのうち、ＴＦＴ基板の一部分を示す平面図であり、図２は、図１に示したＴＦＴ基板をＩ−Ｉ’線に沿って切断した断面図である。
【０００６】
図１及び図２に示したＴＦＴ基板は、ゲートライン２及びデータライン４と接続されたＴＦＴ３０、及びＴＦＴ３０と接続された画素電極２２を備える。ＴＦＴ３０は、Ｎ型またはＰ型に形成されるが、以下では、Ｎ型に形成された場合のみを説明する。
【０００７】
ＴＦＴ３０は、ゲートライン２と接続されたゲート電極６、データライン４に含まれたソース電極、及び保護膜１８を貫通する画素コンタクトホール２０を通じて画素電極２２と接続されたドレイン電極１０を備える。ゲート電極６は、ゲート絶縁膜１６を挟んでバッファ膜１２上に形成された活性層１４のチャンネル領域１４Ｃと重なるように形成される。ソース電極及びドレイン電極１０は、ゲート電極６及び層間絶縁膜２６を挟んで形成される。そして、ソース電極及びドレイン電極１０は、層間絶縁膜２６及びゲート絶縁膜１６を貫通するソースコンタクトホール２４Ｓ、及びドレインコンタクトホール２４Ｄそれぞれを通じて、ｎ＋不純物が注入された活性層１４のソース領域１４Ｓ及びドレイン領域１４Ｄそれぞれと接続される。
【０００８】
このようなポリシリコン型のＴＦＴ基板は、図３Ａないし図３Ｆのように、６マスク工程で形成される。
【０００９】
図３Ａに示すように、下部基板１上にバッファ膜１２が形成され、その上に第１マスク工程で活性層１４が形成される。
【００１０】
活性層１４は、バッファ膜１２上に非結晶のシリコンを蒸着した後、レーザーで結晶化してポリシリコンとなるようにした後、第１マスクを利用したフォトリソグラフィ工程及びエッチング工程でパターニングすることによって形成される。
【００１１】
図３Ｂに示すように、活性層１４が形成されたバッファ膜１２上にゲート絶縁膜１６が形成され、その上に第２マスク工程でゲートライン２及びゲート電極６が形成される。
【００１２】
そして、ゲート電極６をマスクとして利用して、活性層１４の非重畳領域にｎ＋不純物を注入して、活性層１４のソース領域１４Ｓ及びドレイン領域１４Ｄを形成する。
【００１３】
図３Ｃに示すように、ゲートライン２及びゲート電極６が形成されたゲート絶縁膜１６上に層間絶縁膜２６が形成され、第３マスク工程で層間絶縁膜２６及びゲート絶縁膜１６を貫通するソースコンタクトホール２４Ｓ及びドレインコンタクトホール２４Ｄが形成される。
【００１４】
図３Ｄに示すように、第４マスク工程で層間絶縁膜２６上に、ソース電極を備えるデータライン４及びドレイン電極１０が形成される。
【００１５】
図３Ｅに示すように、データライン４及びドレイン電極１０が形成された層間絶縁膜２６上に保護膜１８が形成され、第５マスク工程で保護膜１８を貫通してドレイン電極１０を露出させる画素コンタクトホール２０が形成される。
【００１６】
図３Ｆに示すように、第６マスク工程で保護膜１８上に透明な画素電極２２が形成される。
【００１７】
このように、従来のポリシリコン型のＴＦＴ基板は、６マスク工程で形成されるので、製造工程が複雑であるという問題点がある。これは、一つのマスク工程が薄膜蒸着工程、洗浄工程、フォトリソグラフィ工程、エッチング工程、フォトレジスト剥離工程、検査工程のような多くの工程を含むためである。したがって、コスト低減のためには、ポリシリコン型のＴＦＴ基板のマスク工程数を減らして、液晶表示パネルの製造工程を単純化させることができる方案が必要である。
【発明の開示】
【発明が解決しようとする課題】
【００１８】
従来技術の限界及び短所による一つ以上の問題点を実質的に取り除くポリシリコン表示装置及びその製造方法に関する。
【００１９】
本発明の目的は、改善された開口率を有したポリシリコンＬＣＤ、及びそれを製造するための単純化された方法を提供するところにある。
【課題を解決するための手段】
【００２０】
前記目的を達成するために、本発明によるＬＣＤは、第１基板及び第２基板、前記第１基板上のゲートライン、前記ゲートラインと交差して画素領域を規定するデータライン、前記ゲートラインと前記データラインとの交差部に隣接し、ゲート電極、ソース電極及びドレイン電極を備えたＴＦＴ、前記画素領域に形成され、金属層が透明導電層上に形成される二重層構造を有した画素電極、前記第２基板上に形成され、前記画素電極及びドレイン電極と部分的に重なる開口部を有したブラックマトリックス、及び前記第１基板と前記第２基板との間の液晶層を備える。
【００２１】
本発明の他の様相におけるＬＣＤの製造方法は、第１及び第２基板を提供する工程、前記第１基板上にゲートラインを形成する工程 、 前記ゲートラインとデータラインを交差させて画素領域を規定する工程、前記ゲートラインとデータラインとの交差部に隣接し、ゲート電極、ソース電極及びドレイン電極を備えたＴＦＴを形成する工程、金属層が透明導電層上に形成される二重層構造を有した前記画素領域内に、画素電極を形成する工程、前記画素電極及び前記ドレイン電極と部分的に重なる開口部を有したブラックマトリックスを、前記第２基板上に形成する工程、及び前記第１基板と第２基板との間に液晶層を形成する工程を含む。
【００２２】
本発明のさらに他の様相によって、ＬＣＤの製造方法は、第１基板及び第２基板を提供する工程、前記第１基板上にバッファ層を形成する工程、前記バッファ層に第１活性層及び第２活性層を形成する工程、前記第１活性層及び第２活性層上に第１絶縁膜を形成する工程、ゲート電極、ゲートライン、ストレージライン及び画素電極を備え、金属層が透明導電層上に形成される二重層構造を有した第１導電パターンを形成する工程、前記第１導電パターン上に第２絶縁膜を形成する工程、前記第１活性層のソース領域及びドレイン領域を露出させるソースコンタクトホール及びドレインコンタクトホールを形成し、前記画素電極の前記透明導電層を露出させる透過ホールを形成する工程、前記第２絶縁膜上にデータライン、ソース電極及びドレイン電極を形成する工程、及び前記第２基板上に、前記画素電極及び前記ドレイン電極と部分的に重なる開口部を有したブラックマトリックスを形成する工程を含む。
【発明の効果】
【００２３】
本発明によるＬＣＤ及びその製造方法は、ＴＦＴ基板の工程数を４マスク工程に減少させることによって、コストを低減できる。
【００２４】
そして、本発明によるＬＣＤ及びその製造方法は、ドレイン電極とストレージラインとの重畳面積を拡張して、ストレージキャパシタの容量を増加させることができる。
【００２５】
また、本発明によるＬＣＤ及びその製造方法は、ストレージライン及び画素電極と重なるドレイン電極の面積を拡張して、合着マージンによるブラックマトリックスの開口率の減少を防止できる。
【００２６】
また、本発明によるＬＣＤ及びその製造方法は、ブラックマトリックスの開口部を通じて拡張されたドレイン電極が露出されて外光を平面反射させることによって、コントラスト比を向上できる。
【００２７】
さらに、本発明によるＬＣＤ及びその製造方法は、ブラックマトリックスのブリッジをさらに備えて、ドレイン電極の段差による光漏れも防止できる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の望ましい実施形態を、図４ないし図１５を参照して詳細に説明する。
【００２９】
第１実施形態
図４は、本発明の第１実施形態によるポリシリコン型の液晶表示パネルのうち、ＴＦＴ基板の一部分を示す平面図であり、図５は、図４に示したＴＦＴ基板をＩＩ−ＩＩ’線に沿って切断した断面図である。
【００３０】
図４及び図５に示したポリシリコン型のＴＦＴ基板１７０は、画素領域を定義するゲートライン１０２、データライン１０４、それらと接続されたＴＦＴ１３０、ＴＦＴ１３０と接続された画素電極１２２、ストレージキャパシタ１６０、及びストレージキャパシタ１６０と接続されたストレージライン１５２を備える。ＴＦＴ１３０は、Ｎ型またはＰ型に形成されるが、以下では、Ｎ型に形成された場合のみを例として説明する。
【００３１】
データライン１０４は、層間絶縁膜１１８を挟んでゲートライン１０２及びストレージライン１５２と交差して、画素電極１２２が形成される画素領域を定義する。
【００３２】
ＴＦＴ１３０は、ゲートライン１０２のゲート信号に応答して、データライン１０４のビデオ信号を画素電極１２２に供給する。このために、ＴＦＴ１３０は、ゲートライン１０２と接続されたゲート電極１０６、データライン１０４に含まれたソース電極、画素電極１２２と接続されたドレイン電極１１０、及びソース電極とドレイン電極１１０との間にチャンネルを形成する第１活性層１１４を備える。
【００３３】
ここで、ゲートライン１０２及びゲート電極１０６は、ストレージライン１５２と同じように、透明導電層１０１、及びその上に金属層１０３が積層された二重構造を有する。
【００３４】
第１活性層１１４は、バッファ膜１１２を挟んで下部基板１００上に形成される。第１活性層１１４は、ゲート絶縁膜１１６を挟んでゲート電極１０６と重なったチャンネル領域１１４Ｃ、チャンネル領域１１４Ｃを挟んでｎ＋不純物が注入されたソース領域１１４Ｓ、及びドレイン領域１１４Ｄを備える。第１活性層１１４のソース領域１１４Ｓ及びドレイン領域１１４Ｄは、層間絶縁膜１１８及びゲート絶縁膜１１６を貫通するソースコンタクトホール１２４Ｓ及びドレインコンタクトホール１２４Ｄそれぞれを通じて、データライン１０４に含まれたソース電極、ドレイン電極１１０とそれぞれ接続される。
【００３５】
画素電極１２２は、画素領域のゲート絶縁膜１１６上に形成された透明導電層１０１、及び透明導電層１０１上のエッジに沿って残存する金属層１０３を備える。すなわち、画素電極１２２の透明導電層１０１は、層間絶縁膜１１８及び金属層１０３を貫通する透過ホール１２０を通じて露出される。これと異なり、画素電極１２２は、残存する金属層１０３なしに、透明導電層１０１のみで形成されることもある。このような画素電極１２２は、ＴＦＴ１３０からストレージライン１５２を横切って、透過ホール１２０の側面に沿って延びたドレイン電極１１０と接続される。具体的に、ドレイン電極１１０は、透過ホール１２０を通じて露出された画素電極１２２の金属層１０３及び透明導電層１０１と接続される。このような画素電極１２２は、ＴＦＴ１３０から供給されたビデオ信号を充電して、カラーフィルタ基板（図示せず）に形成された共通電極と電位差を発生させる。この電位差により、ＴＦＴ基板とカラーフィルタ基板とに位置する液晶が誘電異方性により回転し、光源（図示せず）から画素電極１２２を経由して入射される光の透過量を調節して、カラーフィルタ基板側に透過させる。
【００３６】
ストレージキャパシタ１６０は、ストレージライン１５２とＴＦＴ１３０との間に並列接続された第１ストレージキャパシタＣｓｔ１及び第２ストレージキャパシタＣｓｔ２を備える。第１ストレージキャパシタＣｓｔ１は、ストレージライン１５２が第１活性層１１４から延びた第２活性層１５０とゲート絶縁膜１１６とを挟んで重なって形成される。第２ストレージキャパシタＣｓｔ２は、ドレイン電極１１０が層間絶縁膜１１８を挟んでストレージライン１５２と交差して形成される。このような第１ストレージキャパシタＣｓｔ１及び第２ストレージキャパシタＣｓｔ２の並列連結により容量が増加したストレージキャパシタ１６０は、画素電極１２２に充電されたビデオ信号を安定的に維持させる。
【００３７】
このように、本発明のポリシリコン型のＴＦＴ基板１７０は、画素電極１２２が二重構造のゲートライン１０２、ゲート電極１０６、ストレージライン１５２と共にゲート絶縁膜１１６上に形成される。その結果、ＴＦＴ基板は、図６Ａないし図６Ｄに示すように、４マスク工程で形成できる。
【００３８】
図６Ａに示すように、下部基板１００上にバッファ膜１１２が形成され、その上に第１マスク工程で一体化した第１活性層１１４及び第２活性層１５０が形成される。
【００３９】
下部基板１００上に、バッファ膜１１２を形成する。
【００４０】
次いで、バッファ膜１１２上に、ＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、ＰＥＣＶＤ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）などの方法で非結晶のシリコン薄膜を形成した後、結晶化してポリシリコン薄膜を形成する。この際、非結晶のシリコン薄膜を結晶化する前に、非結晶のシリコン薄膜内に存在する水素原子を除去するための脱水素化工程を進めることもある。
【００４１】
非結晶（amorphous）のシリコン薄膜を結晶化する方法としては、非結晶のシリコン薄膜を高温窯炉で熱処理する固相結晶化（Ｓｏｌｉｄ  Ｐｈａｓｅ  Ｃｒｙｓｔａｌｉｚａｔｉｏｎ：ＳＰＣ）方法、及びレーザーを利用したエキシマーレーザーアニーリング（Ｅｘｉｍｅｒ  Ｌａｓｅｒ  Ａｎｎｅａｌｉｎｇ：ＥＬＡ）方法があるが、ＥＬＡ方法が主に利用される。そして、ＥＬＡ方法としては、ラインビームを横方向にスキャンして、グレーンを横方向に成長させることによって、結晶化特性を画期的に向上させた逐次的横方向結晶化（Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ  Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ：ＳＬＳ）方法が主に利用される。ＳＬＳ方法は、グレーンが液状シリコンと固状シリコンとの境界面で、その境界面に対して垂直方向に成長する原理を利用する。これにより、ＳＬＳ方法は、レーザーエネルギーのサイズ及びレーザービームの照射範囲を適切に調節して、グレーンを所定の長さほど横方向に成長させることによって、グレーンのサイズを増大できるという長所がある。
【００４２】
そして、ポリシリコン薄膜を、第１マスクを利用したフォトリソグラフィ工程及びエッチング工程でパターニングして一体化した第１活性層１１４及び第２活性層１５０を形成する。
【００４３】
図６Ｂに示すように、ゲート絶縁膜１１６が形成され、その上に第２マスク工程で二重構造を有するゲートライン１０２、ゲート電極１０６、ストレージライン１５２と共に画素電極１２２が形成される。
【００４４】
第１活性層１１４及び第２活性層１５０が形成されたバッファ膜１１２上に、ゲート絶縁膜１１６、透明導電層１０１及び金属層１０３が積層される。そして、第２マスクを利用したフォトリソグラフィ工程及びエッチング工程で、透明導電層１０１及び金属層１０３がパターニングされることによって、二重構造を有するゲートライン１０２、ゲート電極１０６、ストレージライン１５２及び画素電極１２２が形成される。
【００４５】
そして、ゲート電極１０６をマスクとして利用して、第１活性層１１４にｎ＋不純物を注入して、第１活性層１１４のソース領域１１４Ｓ及びドレイン領域１１４Ｄが形成される。
【００４６】
図６Ｃに示すように、第３マスク工程でソースコンタクトホール１２４Ｓ及びドレインコンタクトホール１２４Ｄと、透過ホール１２０とを有する層間絶縁膜１１８が形成される。
【００４７】
ゲートライン１０２、ゲート電極１０６、ストレージライン１５２及び画素電極１２２が形成されたゲート絶縁膜１１６上に、層間絶縁膜１１８が形成される。次いで、第３マスクを利用したフォトリソグラフィ工程及びエッチング工程で、層間絶縁膜１１８及びゲート絶縁膜１１６を貫通して、第１活性層１１４のソース領域１１４Ｓ及びドレイン領域１１４Ｄをそれぞれ露出させるソースコンタクトホール１２４Ｓ及びドレインコンタクトホール１２４Ｄと、画素電極１２２を露出させる透過ホール１２０とが形成される。そして、透過ホール１２０を通じて露出された画素電極１２２の金属層１０３をエッチングして、透明導電層１０１を露出させる。
【００４８】
図６Ｄに示すように、第４マスク工程で、層間絶縁膜１１８上にソース電極を含んだデータライン１０４及びドレイン電極１１０が形成される。
【００４９】
ソース電極を含んだデータライン１０４及びドレイン電極１１０は、層間絶縁膜１１８上にソース／ドレイン金属層を形成した後、第４マスクを利用したフォトリソグラフィ工程及びエッチング工程で、ソース／ドレイン金属層をパターニングすることによって形成される。データライン１０４及びドレイン電極１１０は、ソースコンタクトホール１２４Ｓ及びドレインコンタクトホール１２４Ｄを通じて、第１活性層１１４のソース領域１１４Ｓ及びドレイン領域１１４Ｄそれぞれと接続される。ドレイン電極１１０は、ストレージライン１５２を横切って延びて、透過ホール１２０を通じて露出された画素電極１２２の金属層１０３及び透明導電層１０１と接続される。
【００５０】
このように、本発明のポリシリコン型のＴＦＴ基板１７０は、画素電極１２２が二重構造のゲートライン１０２、ゲート電極１０６、ストレージライン１５２と共に形成されることによって、工程を単純化して４マスク工程とすることができる。その結果、データライン１０４及びドレイン電極１１０が露出された構造を有するが、これは、後続工程で液晶配向のためにＴＦＴ基板の最上部層に形成される有機絶縁物質の配向膜により、十分に保護可能である。
【００５１】
第２実施形態
図７は、本発明の第１実施形態によるポリシリコン型の液晶表示パネル、及びその合着過程を示す平面図である。
【００５２】
図７に示したポリシリコン型の液晶表示パネルは、前述したように４マスク工程で形成され、最上部層に下部配向膜（図示せず）が塗布されたポリシリコン型のＴＦＴ基板１７０と、ブラックマトリックス１８０が形成されたカラーフィルタ基板１９０とが、液晶物質を挟んで合着されることによって形成される。ここで、カラーフィルタ基板１９０は、図７に示したブラックマトリックス１８０以外にも、ブラックマトリックス１８０を覆いつつ、該当画素領域別に形成されたカラーフィルタ、カラーフィルタを平坦化させるためのオーバーコート層、ポリシリコン型のＴＦＴ基板１７０の画素電極１２２と電界を形成する共通電極、及び液晶配向のための上部配向膜をさらに備える。
【００５３】
ブラックマトリックス１８０は、ＴＦＴ基板１７０の画素電極１２２と重なった開口部１８２のみがオープンされ、残りの領域は、光透過を遮断するように形成される。この際、ブラックマトリックス１８０は、ＴＦＴ基板１７０とカラーフィルタ基板１９０との合着マージンを考慮して、画素電極１２２の境界線１２２Ａより内側に数μｍ程度入るように形成されると共に、画素電極１２２側に突出されたドレイン電極１１０と重なった部分は、内側に突出されるように形成される。これにより、ブラックマトリックス１８０の開口部１８２の面積減少により、開口率が低下する。
【００５４】
これを解決するために、本発明の第２実施形態によるポリシリコン型の液晶表示パネルは、図８及び図９に示したように、ドレイン電極２１０の面積が増大したポリシリコン型のＴＦＴ基板２７０を備える。
【００５５】
図８は、本発明の第２実施形態による液晶表示パネルのうち、ポリシリコン型のＴＦＴ基板の一部を示す平面図であり、図９は、図８に示したＴＦＴ基板をＩＩＩ−ＩＩＩ’線に沿って切断して示す断面図である。
【００５６】
図８及び図９に示したポリシリコン型のＴＦＴ基板２７０は、図４及び図５に示したポリシリコン型のＴＦＴ基板１７０と比較して、ストレージライン２５２及び画素電極２２２との重畳面積が増大したドレイン電極２１０を備える。
【００５７】
図８及び図９に示したポリシリコン型のＴＦＴ基板２７０において、ゲートライン２０２、ゲート電極２０６、ストレージライン２５２は、透明導電層２０１及び金属層２０３が積層された二重導電層の構造でゲート絶縁膜２１６上に形成される。画素電極２２２は、ゲート絶縁膜２１６上に形成された透明導電層２０１を備え、この透明導電層２０１は、層間絶縁膜２１８を貫通する透過ホール２２０を通じて露出される。そして、画素電極２２２は、透過ホール２２０の外郭を取り囲み、透明導電層２０１上に四角形状または四角帯形状に残存する金属層２０３をさらに備える。
【００５８】
ＴＦＴ２３０は、基板２００上のバッファ膜２１２上に形成された第１活性層２１４、ゲート絶縁膜２１６を挟んで第１活性層２１４のチャンネル領域２１４Ｃと重なったゲート電極２０６、層間絶縁膜２１８及びゲート絶縁膜２１６を貫通するソースコンタクトホール２２４Ｓ及びドレインコンタクトホール２２４Ｄを通じて、第１活性層２１４のソース領域２１４Ｓ及びドレイン領域２１４Ｄそれぞれと接続されたソース電極、及びドレイン電極２１０を備える。ここで、ソース電極は、データライン２０４の一部に含まれるか、またはデータライン２０４から突出されて形成される。
【００５９】
そして、ドレイン電極２１０は、層間絶縁膜２１８を挟んでストレージライン２５２と重なりつつ、透過ホール２２０を通じて画素電極２２２と接続される。具体的に、ドレイン電極２１０において、ストレージライン２５２と重なった部分は、ストレージライン２５２に沿って長く形成されて、両側のデータライン２０４と隣接する。また、ドレイン電極２１０は、ストレージライン２５２との重畳部から画素電極２２２の内側に拡張されて、透過ホール２２０を通じて露出された画素電極２２２の下側部と接続される。
【００６０】
これにより、ドレイン電極２１０とストレージライン２５２との重畳面積が増大することによって、ストレージキャパシタ２６０の容量が増加する。具体的に、ストレージキャパシタ２６０は、ＴＦＴ２３０とストレージライン２５２との間に並列接続された第１ストレージキャパシタＣｓｔ１及び第２ストレージキャパシタＣｓｔ２を備える。第１ストレージキャパシタＣｓｔ１は、ストレージライン２５２がＴＦＴ２３０の第１活性層２１４から延びた第２活性層２５０とゲート絶縁膜２１６とを挟んで重なって形成される。第２ストレージキャパシタＣｓｔ２は、ドレイン電極２１０が層間絶縁膜２１８を挟んでストレージライン２５２と交差して形成される。ここで、ドレイン電極２１０とストレージライン２５２との重畳面積の増大により、第２ストレージキャパシタＣｓｔ２の容量が増加するので、それに比例してストレージキャパシタ２６０の全体容量も増加する。これにより、ストレージキャパシタ２６０は、画素電極２２２に供給されたビデオ信号をさらに安定的に維持させる。
【００６１】
また、ストレージライン２５２及び画素電極２２２と重なったドレイン電極２１０の一部分は、ブラックマトリックス（図示せず）の開口部を通じて露出させる。これにより、合着マージン問題によるブラックマトリックスの開口部の減少を防止できる。また、ブラックマトリックスの開口部を通じて露出されたドレイン電極２１０は、外光を平面反射させることによって、コントラスト比を向上できる。
【００６２】
このような本発明の第２実施形態によるポリシリコン型のＴＦＴ基板は、次のように４マスク工程で形成される。
【００６３】
図１０Ａ及び図１０Ｂは、本発明の第２実施形態によるポリシリコン型のＴＦＴ基板の製造方法のうち、第１マスク工程を説明するための平面図及び断面図である。
【００６４】
図１０Ａ及び図１０Ｂに示すように、下部基板２００上にバッファ膜２１２が形成され、その上に第１マスク工程で一体化した第１活性層２１４及び第２活性層２５０が形成される。
【００６５】
バッファ膜２１２は、下部基板２００上にＳｉＯ２のような無機絶縁物質が全面蒸着されて形成される。
【００６６】
次いで、バッファ膜２１２上に、ＬＰＣＶＤ、ＰＥＣＶＤなどの方法で非結晶のシリコン薄膜を形成した後、結晶化してポリシリコン薄膜を形成する。この際、非結晶（amorphous）のシリコン薄膜を結晶化する前に、非結晶のシリコン薄膜内に存在する水素原子を除去するための脱水素化工程を進めることもある。非結晶のシリコン薄膜を結晶化する方法としては、ＥＬＡ方法のうちの一つとして、ラインビームを横方向にスキャンしてグレーンを横方向に成長させることによって、グレーンのサイズを増大させたＳＬＳ方法が主に利用される。
【００６７】
そして、ポリシリコン薄膜を、第１マスクを利用したフォトリソグラフィ工程及びエッチング工程でパターニングして一体化した第１活性層２１４及び第２活性層２５０を形成する。
【００６８】
図１１Ａ及び図１１Ｂは、本発明の第２実施形態によるポリシリコン型のＴＦＴ基板の製造方法のうち、第２マスク工程を説明する平面図及び断面図である。
【００６９】
図１１Ａ及び図１１Ｂに示すように、第１活性層２１４及び第２活性層２５０が形成されたバッファ膜２１２上に、ゲート絶縁膜２１６が形成され、その上に第２マスク工程で二重構造を有するゲートライン２０２、ゲート電極２０６、ストレージライン２５２と共に画素電極２２２が形成される。
【００７０】
ゲート絶縁膜２１６は、第１活性層２１４及び第２活性層２５０が形成されたバッファ膜２１２上に、ＳｉＯ２のような無機絶縁物質が全面蒸着されて形成される。
【００７１】
次いで、ゲート絶縁膜２１６上に、透明導電層２０１及び金属層２０３がスパッタリング方法で積層される。透明導電層２０１としては、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、ＴＯ（Ｔｉｎ  Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）などが、金属層２０３としては、Ｍｏ、Ｃｕ、Ａｌ、Ｔｉ、Ｃｒ、ＭｏＷ、ＡｌＮｄなどが利用される。次いで、第２マスクを利用したフォトリソグラフィ工程及びエッチング工程で、金属層２０３及び透明導電層２０１をパターニングすることによって、二重構造を有するゲートライン２０２、ゲート電極２０６、ストレージライン２５２と共に画素電極２２２が形成される。
【００７２】
また、ゲート電極２０６をマスクとして利用して、第１活性層２１４にｎ＋不純物を注入して、第１活性層２１４のソース領域２１４Ｓ及びドレイン領域２１４Ｄが形成される。このような第１活性層２１４のソース領域２１４Ｓ及びドレイン領域２１４Ｄは、ゲート電極２０６と重なるチャンネル領域２１４Ｃを挟んで対向する。
【００７３】
図１２Ａ及び図１２Ｂは、本発明の第２実施形態によるポリシリコン型のＴＦＴ基板の製造方法のうち、第３マスク工程を説明する平面図及び断面図である。
【００７４】
図１２Ａ及び図１２Ｂに示すように、ゲートライン２０２、ゲート電極２０６、ストレージライン２５２及び画素電極２２２が形成されたゲート絶縁膜２１６上に、第３マスク工程でソースコンタクトホール２２４Ｓ及びドレインコンタクトホール２２４Ｄと、透過ホール２２０とを有する層間絶縁膜２１８が形成される。
【００７５】
層間絶縁膜２１８は、ゲートライン２０２、ゲート電極２０６、ストレージライン２５２、及び画素電極２２２が形成されたゲート絶縁膜２１６上に、ＳｉＯ２のような無機絶縁物質が全面蒸着されて形成される。
【００７６】
次いで、第３マスクを利用したフォトリソグラフィ工程及びエッチング工程で、層間絶縁膜２１８及びゲート絶縁膜２１６を貫通して、第１活性層２１４のソース領域２１４Ｓ及びドレイン領域２１４Ｄをそれぞれ露出させるソースコンタクトホール２２４Ｓ及びドレインコンタクトホール２２４Ｄと、画素電極２２２を露出させる透過ホール２２０とが形成される。次いで、透過ホール２２０を通じて露出された画素電極２２２の金属層２０３をエッチングして、透明導電層２０１を露出させる。
【００７７】
図１３Ａ及び図１３Ｂは、本発明の第２実施形態によるポリシリコン型のＴＦＴ基板の製造方法のうち、第４マスク工程を説明するための平面図及び断面図である。
【００７８】
図１３Ａ及び図１３Ｂに示すように、第４マスク工程で層間絶縁膜２１８上に、ソース電極を含んだデータライン２０４及びドレイン電極２１０が形成される。
【００７９】
ソース電極を含んだデータライン２０４及びドレイン電極２１０は、層間絶縁膜２１８上にソース／ドレイン金属層を形成した後、第４マスクを利用したフォトリソグラフィ工程及びエッチング工程で、ソース／ドレイン金属層をパターニングすることによって形成される。データライン２０４及びドレイン電極２１０は、ソースコンタクトホール２２４Ｓ及びドレインコンタクトホール２２４Ｄを通じて、第１活性層２１４のソース領域２１４Ｓ及びドレイン領域２１４Ｄそれぞれと接続される。ドレイン電極２１０は、ストレージライン２５２と重なりつつ、透過ホール２２０を通じて画素電極２２２と接続される。この場合、ドレイン電極２１０は、データライン２０４間に位置するストレージライン２５２の一部分を覆いつつ、両側のデータライン２０４と隣接するように形成され、その横幅を維持しつつ延びて、画素電極２２２の下側部と接続される。
【００８０】
そして、データライン２０４及びドレイン電極２１０は、後続工程で液晶配向のためにＴＦＴ基板の最上部層に形成される有機絶縁物質の配向膜により、十分に保護可能である。
【００８１】
図１４は、本発明の第２実施形態によるポリシリコン型の液晶表示パネル、及びその合着過程を示す平面図である。
【００８２】
図１４に示したポリシリコン型の液晶表示パネルは、前述したように４マスク工程で形成され、最上部層に下部配向膜（図示せず）が塗布されたポリシリコン型のＴＦＴ基板２７０と、ブラックマトリックス２８０が形成されたカラーフィルタ基板２９０とが、液晶物質を挟んで合着されることによって形成される。ここで、カラーフィルタ基板２９０は、図１４に示したブラックマトリックス２８０以外にも、ブラックマトリックス２８０を覆いつつ、該当画素領域別に形成されたカラーフィルタ、カラーフィルタを平坦化させるためのオーバーコート層、ポリシリコン型のＴＦＴ基板２７０の画素電極２２２と電界を形成する共通電極、及び液晶配向のための上部配向膜をさらに備える。
【００８３】
ブラックマトリックス２８０は、ＴＦＴ基板２７０の画素電極２２２と重なった開口部２８２のみがオープンされ、残りの領域は、光透過を遮断するように形成される。この際、ブラックマトリックス２８０の開口部２８２は、画素電極２２２の左、右、上側の境界線２２２Ａより内側に、画素電極２２２の下側の境界線２２２Ａより外側に形成されることによって、面積が増大する。これにより、ＴＦＴ基板２７０とカラーフィルタ基板２９０とを合着すれば、ブラックマトリックス２８０の開口部２８２を通じて、画素電極２２２と共に、金属層で形成されたドレイン電極２１０が露出される。したがって、合着マージン問題によるブラックマトリックス２８０の開口部２８２の減少を防止できる。また、ブラックマトリックス２８０の開口部２８２を通じて露出されたドレイン電極２１０は、外光を平面反射させることによって、コントラスト比を向上できる。
【００８４】
第３実施形態
図１５は、本発明の第３実施形態によるポリシリコン型の液晶表示パネル、及びその合着過程を示す平面図である。
【００８５】
図１５に示したポリシリコン型の液晶表示パネルは、図１４に示したポリシリコン型の液晶表示パネルと比較して、カラーフィルタ基板３９０のブラックマトリックス３８０が、開口部３８２の下端部を横切るブリッジ３８０Ａをさらに備える点を除いては、同一な構成要素を備える。
【００８６】
図１５に示したブラックマトリックス３８０のブリッジ３８０Ａは、開口部３８２を横切って形成され、これにより、開口部３８２は、上下部に分離される。このようなブラックマトリックス３８０のブリッジ３８０Ａは、ＴＦＴ基板２７０と合着されるとき、ドレイン電極２１０の段差部を覆うように形成される。これは、図９に示したように、ドレイン電極２１０が透過ホール２２０の高さによる段差を有し、そのドレイン電極２１０の段差部による液晶配向の不良により、光漏れが発生することがあるためである。これにより、ＴＦＴ基板２７０とカラーフィルタ基板３９０とを合着すれば、ブラックマトリックス３８０のブリッジ３８０Ａを基準として、開口部３８２の上部は、画素電極２２２を、下部は、ドレイン電極２１０を露出させる。したがって、合着マージン問題によるブラックマトリックス３８０の開口部３８２の減少を防止できる。また、ブラックマトリックス３８０の開口部３８２を通じて露出されたドレイン電極２１０は、外光を平面反射させることによって、コントラスト比を向上できる。
【図面の簡単な説明】
【００８７】
【図１】従来のポリシリコン型の液晶表示パネルのうち、ＴＦＴ基板の一部分を示す平面図である。
【図２】図１に示したＴＦＴ基板をＩ−Ｉ’線に沿って切断して示す断面図である。
【図３Ａ】図２に示したＴＦＴ基板の製造方法を段階的に説明するための断面図である。
【図３Ｂ】図２に示したＴＦＴ基板の製造方法を段階的に説明する断面図である。
【図３Ｃ】図２に示したＴＦＴ基板の製造方法を段階的に説明する断面図である。
【図３Ｄ】図２に示したＴＦＴ基板の製造方法を段階的に説明する断面図である。
【図３Ｅ】図２に示したＴＦＴ基板の製造方法を段階的に説明する断面図である。
【図３Ｆ】図２に示したＴＦＴ基板の製造方法を段階的に説明する断面図である。
【図４】本発明の第１実施形態による液晶表示パネルのうち、ポリシリコン型のＴＦＴ基板の一部分を示す平面図である。
【図５】図４に示したＴＦＴ基板をＩＩ−ＩＩ’線に沿って切断して示す断面図である。
【図６Ａ】図５に示したＴＦＴ基板の製造方法を段階的に説明する断面図である。
【図６Ｂ】図５に示したＴＦＴ基板の製造方法を段階的に説明する断面図である。
【図６Ｃ】図５に示したＴＦＴ基板の製造方法を段階的に説明する断面図である。
【図６Ｄ】図５に示したＴＦＴ基板の製造方法を段階的に説明する断面図である。
【図７】本発明の第１実施形態によるポリシリコン型の液晶表示パネル及びその合着過程を示す平面図である。
【図８】本発明の第２実施形態によるポリシリコン型の液晶表示パネルのうち、ＴＦＴ基板の一部分を示す平面図である。
【図９】図８に示したＴＦＴ基板をＩＩＩ−ＩＩＩ’線に沿って切断して示す断面図である。
【図１０Ａ】本発明の第２実施形態によるＴＦＴ基板の製造方法のうち、第１マスク工程を説明する平面図である。
【図１０Ｂ】本発明の第２実施形態によるＴＦＴ基板の製造方法のうち、第１マスク工程を説明する断面図である。
【図１１Ａ】本発明の第２実施形態によるＴＦＴ基板の製造方法のうち、第２マスク工程を説明する平面図である。
【図１１Ｂ】本発明の第２実施形態によるＴＦＴ基板の製造方法のうち、第２マスク工程を説明する断面図である。
【図１２Ａ】本発明の第２実施形態によるＴＦＴ基板の製造方法のうち、第３マスク工程を説明する平面図である。
【図１２Ｂ】本発明の第２実施形態によるＴＦＴ基板の製造方法のうち、第３マスク工程を説明する断面図である。
【図１３Ａ】本発明の第２実施形態によるＴＦＴ基板の製造方法のうち、第４マスク工程を説明する平面図である。
【図１３Ｂ】本発明の第２実施形態によるＴＦＴ基板の製造方法のうち、第４マスク工程を説明する断面図である。
【図１４】本発明の第２実施形態によるポリシリコン型の液晶表示パネル及びその合着過程を示す平面図である。
【図１５】本発明の第３実施形態によるポリシリコン型の液晶表示パネル及びその合着過程を示す平面図である。
【符号の説明】
【００８８】
１、１００、２００  基板、２、１０２、２０２  ゲートライン、４、１０４、２０４  データライン、６、１０６、２０６  ゲート電極、１０、１１０、２１０  ドレイン電極、１２、１１２、２１２  バッファ膜、１４、１１４、１５０、２１４、２５０  活性層、１４Ｓ、１１４Ｓ、２１４Ｓ  ソース領域、１４Ｄ、１１４Ｄ、２１４Ｄ  ドレイン領域、１４Ｃ、１１４Ｃ、２１４Ｃ  チャンネル領域、１６、１１６、２１６  ゲート絶縁膜、１８  保護膜、２０  画素コンタクトホール、２２、１２２、２２２  画素電極
２４Ｓ、１２４Ｓ、２２４Ｓ  ソースコンタクトホール、２４Ｄ、１２４Ｄ、２２４Ｄ  ドレインコンタクトホール、２６、１１８、２１８  層間絶縁膜、３０、１３０、２３０  ＴＦＴ、１０１、２０１  透明導電層、１０３、２０３  金属層、１２０、２２０  透過ホール、１２２Ａ、２２２Ａ  画素電極の境界線、１５２、２５２  ストレージライン
１６０、２６０  ストレージキャパシタ、１７０、２７０  ＴＦＴ基板、１８０、２８０、３８０  ブラックマトリックス、１８２、２８２、３８２  開口部、１９０、２９０、３９０  カラーフィルタ基板、３８０Ａ  ブリッジ。
【図１】
2006139253.tif 000003
【図２】
2006139253.tif 000004
【図３Ａ】
2006139253.tif 000005
【図３Ｂ】
2006139253.tif 000006
【図３Ｃ】
2006139253.tif 000007
【図３Ｄ】
2006139253.tif 000008
【図３Ｅ】
2006139253.tif 000009
【図３Ｆ】
2006139253.tif 000010
【図４】
2006139253.tif 000011
【図５】
2006139253.tif 000012
【図６Ａ】
2006139253.tif 000013
【図６Ｂ】
2006139253.tif 000014
【図６Ｃ】
2006139253.tif 000015
【図６Ｄ】
2006139253.tif 000016
【図７】
2006139253.tif 000017
【図８】
2006139253.tif 000018
【図９】
2006139253.tif 000019
【図１０Ａ】
2006139253.tif 000020
【図１０Ｂ】
2006139253.tif 000021
【図１１Ａ】
2006139253.tif 000022
【図１１Ｂ】
2006139253.tif 000023
【図１２Ａ】
2006139253.tif 000024
【図１２Ｂ】
2006139253.tif 000025
【図１３Ａ】
2006139253.tif 000026
【図１３Ｂ】
2006139253.tif 000027
【図１４】
2006139253.tif 000028
【図１５】
2006139253.tif 000029