(57)【要約】【課題】  半導体装置の接続信頼性の向上を図る。【解決手段】  裏面５ｂに開口する複数の非貫通スルーホール５ｃを有しており、さらに裏面５ｂからそれぞれの非貫通スルーホール５ｃに亘って導体部５ｄが形成された多数個取り基板９を準備し、多数個取り基板９のデバイス領域に半導体チップ１を搭載し、半導体チップ１と多数個取り基板９とを電気的に接続した後、多数個取り基板９の主面５ａ上にシリコーン樹脂を供給して、非貫通スルーホール５ｃの底部５ｅによって非貫通スルーホール５ｃ内に前記シリコーン樹脂を入り込ませずに主面５ａ上に一括封止部１０を形成することにより、裏面５ｂの端部から側面に亘る複数の導体部５ｄを有する半導体装置を組み立てることができ、半導体装置の接続信頼性の向上を図ることができる。【選択図】  図９
2006013236.tif 000002
【特許請求の範囲】
【請求項１】
主面と裏面を有しており、複数のデバイス領域が区画形成され、それぞれの前記デバイス領域の外周部に対応して形成されかつ前記裏面に開口する複数の凹部を有しており、さらに前記裏面からそれぞれの前記凹部に亘って導体部が形成された多数個取り基板を準備する工程と、
前記多数個取り基板の前記デバイス領域に半導体チップを搭載する工程と、
前記半導体チップの電極と前記多数個取り基板の電極とを電気的に接続する工程と、
前記多数個取り基板の主面上に封止用樹脂を供給して、前記凹部の底部によって前記凹部内に前記封止用樹脂を入り込ませずに前記主面上に一括封止部を形成する工程と、
前記凹部に沿って前記多数個取り基板を分割して個片化する工程とを有し、
前記裏面の端部から側面に亘る複数の前記導体部を有する半導体装置を組み立てることを特徴とする半導体装置の製造方法。
【請求項２】
主面と裏面を有しており、複数のデバイス領域が区画形成され、それぞれの前記デバイス領域の外周部に対応して形成されかつ前記裏面に開口する複数の凹部を有しており、さらに前記裏面からそれぞれの前記凹部に亘って導体部が形成された多数個取りの積層基板を準備する工程と、
前記積層基板の前記デバイス領域に半導体チップを搭載する工程と、
前記半導体チップの電極と前記積層基板の電極とを電気的に接続する工程と、
前記積層基板の主面上に封止用樹脂を供給して、前記凹部の底部によって前記凹部内に前記封止用樹脂を入り込ませずに前記主面上に一括封止部を形成する工程と、
前記凹部に沿って前記積層基板を分割して個片化する工程とを有し、
前記裏面の端部から側面に亘る複数の前記導体部を有する半導体装置を組み立てることを特徴とする半導体装置の製造方法。
【請求項３】
主面と裏面を有しており、複数のデバイス領域が区画形成され、それぞれの前記デバイス領域の外周部に対応して形成されかつ前記裏面に開口する複数の凹部を有しており、さらに前記裏面からそれぞれの前記凹部に亘って導体部が形成された多数個取りの多層セラミック基板を準備する工程と、
前記多層セラミック基板の前記デバイス領域に半導体チップを搭載する工程と、
前記半導体チップの電極と前記多層セラミック基板の電極とを電気的に接続する工程と、
前記多層セラミック基板の主面上に封止用樹脂を供給して、前記凹部の底部によって前
記凹部内に前記封止用樹脂を入り込ませずに前記主面上に一括封止部を形成する工程と、
前記凹部に沿って前記多層セラミック基板を分割して個片化する工程とを有し、
前記裏面の端部から側面に亘る複数の前記導体部を有する半導体装置を組み立てることを特徴とする半導体装置の製造方法。
【請求項４】
主面と裏面を有しており、複数のデバイス領域が区画形成され、それぞれの前記デバイス領域の外周部に対応して形成されかつ前記裏面に開口する複数の凹部を有しており、さらに前記裏面からそれぞれの前記凹部に亘って導体部が形成された多数個取り基板を準備する工程と、
前記多数個取り基板の前記デバイス領域に半導体チップを搭載する工程と、
前記半導体チップの電極と前記多数個取り基板の電極とを電気的に接続する工程と、
前記多数個取り基板の主面上に印刷方式で低弾性の封止用樹脂を供給して、前記凹部の底部によって前記凹部内に前記封止用樹脂を入り込ませずに前記主面上に一括封止部を形成する工程と、
前記凹部に沿って前記多数個取り基板を分割して個片化する工程とを有し、
前記裏面の端部から側面に亘る複数の前記導体部を有する半導体装置を組み立てることを特徴とする半導体装置の製造方法。
【請求項５】
主面と裏面を有しており、複数のデバイス領域が区画形成され、それぞれの前記デバイス領域の外周部に対応して形成されかつ前記裏面に開口する複数の凹部を有しており、さらに前記裏面からそれぞれの前記凹部に亘って導体部が形成された多数個取りの多層セラミック基板を準備する工程と、
前記多層セラミック基板の前記デバイス領域に半導体チップを搭載する工程と、
前記半導体チップの電極と前記多層セラミック基板の電極とを電気的に接続する工程と、
前記多層セラミック基板の主面上に印刷方式で低弾性のシリコーン樹脂を供給して、前記凹部の底部によって前記凹部内に前記シリコーン樹脂を入り込ませずに前記主面上に一括封止部を形成する工程と、
前記凹部に沿って前記多層セラミック基板を分割して個片化する工程とを有し、
前記裏面の端部から側面に亘る複数の前記導体部を有する半導体装置を組み立てることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、半導体装置の接続信頼性の向上に適用して有効な技術に関する。
【背景技術】
【０００２】
従来の高周波半導体装置では、セラミック基板の下部にエポキシ樹脂と無機充填物からなる複合樹脂材料層が形成されており、その層の下部は平坦な形状を有し、かつ外部接続用電極が形成されており、その層の内部にはセラミック基板に接続された半導体素子や受動部品を埋没し、半導体素子からの放熱を複合樹脂材料層中に形成された層間接続構造ビアホールから行う（例えば、特許文献１参照）。
【特許文献１】特開２００３−１２４４３５号公報（図３）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
携帯用通信機器などに組み込まれる高周波の半導体装置の一例として、ＲＦモジュールと呼ばれる半導体パッケージが知られている。近年、ＲＦモジュールでは、小型化が進んでおり、ＲＦモジュールの基板の裏面に設けられた外部端子の面積も小さくなってきている。そのため、外部端子と実装基板の電極との接続部の面積も小さくなってきており、その結果、落下試験や衝撃試験などで外的応力が付与された際に、ＲＦモジュールの基板の裏面の外部端子が基板から剥離したり、実装基板の電極との半田接続部でクラックが形成されて断線が起こったりすることが問題となっている。
【０００４】
本発明の目的は、接続信頼性の向上を図ることができる半導体装置の製造方法を提供することにある。
【０００５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【０００７】
すなわち、本発明は、主面と裏面を有しており、複数のデバイス領域が区画形成され、それぞれの前記デバイス領域の外周部に対応して形成されかつ前記裏面に開口する複数の凹部を有しており、さらに前記裏面からそれぞれの前記凹部に亘って導体部が形成された多数個取り基板を準備する工程と、前記多数個取り基板の前記デバイス領域に半導体チップを搭載する工程と、前記半導体チップの電極と前記多数個取り基板の電極とを電気的に接続する工程と、前記多数個取り基板の主面上に封止用樹脂を供給して、前記凹部の底部によって前記凹部内に前記封止用樹脂を入り込ませずに前記主面上に一括封止部を形成する工程と、前記凹部に沿って前記多数個取り基板を分割して個片化する工程とを有し、前記裏面の端部から側面に亘る複数の前記導体部を有する半導体装置を組み立てるものである。
【発明の効果】
【０００８】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【０００９】
多数個取り基板の主面上に封止用樹脂を供給して一括封止を行う際に、凹部の底部によって主面側から凹部内に封止用樹脂を入り込ませずに主面上に一括封止部を形成することにより、半導体装置組み立て後の側面に形成された導体部に封止用樹脂が付着するのを防ぐことができる。これにより、半導体装置が、裏面の端部から側面に亘る複数の導体部を有するため、半導体装置を実装基板に実装した際の半導体装置と実装基板との接続面積を増やすことができ、半導体装置の実装基板への実装時の接続強度を向上できる。その結果、半導体装置の接続信頼性の向上を図ることができる。さらに、実装基板に半田実装した際に、側面の導体部に対して半田フィレットを形成することができ、したがって、半導体装置の接続信頼性の向上をさらに図ることができる。
【発明を実施するための最良の形態】
【００１０】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１１】
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００１２】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００１３】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１４】
（実施の形態）
図１は本発明の実施の形態の半導体装置の構造の一例を示す平面図、図２および図３はそれぞれ図１に示す半導体装置の構造の側面図、図４は図１に示す半導体装置の構造の一例を示す裏面図、図５は図１に示す半導体装置の構造の一例を示す斜視図、図６は図１に示す半導体装置の構造の一例を示す断面図、図７は図１に示す半導体装置の組み立てに用いられる多層セラミック基板の構造の一例を示す平面図、図８は図１に示す半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す断面図、図９は図１に示す半導体装置の組み立てにおける一括封止後の構造の一例を示す断面図、図１０は図１に示す半導体装置の組み立てにおける個片化後の構造の一例を示す断面図、図１１は図１に示す半導体装置の実装基板への実装構造の一例を示す側面図、図１２は図１に示す半導体装置の実装基板への実装構造の一例を示す斜視図、図１３は本発明の実施の形態の変形例の半導体装置の構造を示す平面図、図１４および図１５はそれぞれ図１３に示す変形例の半導体装置の構造を示す側面図、図１６は図１３に示す変形例の半導体装置の構造を示す裏面図、図１７は本発明の実施の形態の他の変形例の半導体装置の構造を示す平面図、図１８および図１９はそれぞれ図１７に示す他の変形例の半導体装置の構造を示す側面図、図２０は図１７に示す他の変形例の半導体装置の構造を示す裏面図である。
【００１５】
図１〜図６に示す本実施の形態の半導体装置は、主に、携帯用通信機器などに組み込まれる高周波の半導体パッケージであり、本実施の形態では前記半導体装置の一例として、ＲＦモジュール４を取り上げて説明する。
【００１６】
ＲＦモジュール４の構成について説明すると、図６に示すように主面５ａ上に半導体チップ１が搭載され、かつ裏面５ｂに複数の外部端子であるランド電極８が形成された積層基板である多層セラミック基板５と、多層セラミック基板５の主面５ａ上に半田接続などで実装されたチップ抵抗やチップコンデンサなどのチップ部品２と、半導体チップ１の主面１ａに形成された電極であるパッド１ｃと多層セラミック基板５とを電気的に接続する複数のワイヤ６と、半導体チップ１、チップ部品２および複数のワイヤ６を封止する封止体７とからなり、多層セラミック基板５に、その裏面５ｂの端部から側面５ｇの凹部である非貫通スルーホール５ｃに亘ってつながった状態で導体部５ｄが形成されているものである。
【００１７】
すなわち、図４に示すように、多層セラミック基板５の裏面５ｂの周縁部に複数のランド電極８が並んで形成されており、図２および図３に示すように、それぞれのランド電極８と、裏面５ｂに開口する側面５ｇの非貫通スルーホール５ｃの導体部５ｄとがつながって形成されている。
【００１８】
また、図４に示すように、多層セラミック基板５の裏面５ｂの中央部にはプレーン状の配線部５ｆが形成されており、ＧＮＤや電源用として用いられる。
【００１９】
それぞれのランド電極８、配線部５ｆおよび導体部５ｄは、例えば、下地のメタルが銅や銀であり、その上にニッケルさらに金のメッキが形成された３層構造のメタル膜などである。
【００２０】
また、図５に示すように、非貫通スルーホール５ｃでは、多層セラミック基板５の一部の層によって底部５ｅを形成して貫通を遮った構造（非貫通）としている。
【００２１】
これにより、一括封止工程で多層セラミック基板５の主面５ａ上に封止用樹脂を供給した際に、非貫通スルーホール５ｃは底部５ｅによって塞がっているため、主面５ａ側から封止用樹脂が非貫通スルーホール５ｃに流れ込むことはなく、したがって、非貫通スルーホール５ｃの導体部５ｄに封止用樹脂が付着することを防止できる。
【００２２】
なお、封止用樹脂は、例えば、低弾性のシリコーン樹脂であり、このシリコーン樹脂によって封止体７が形成されている。
【００２３】
また、ワイヤ６は、例えば、金線である。
【００２４】
また、多層セラミック基板５は、セラミック材からなる複数の層によって形成されており、一層ごとに導体部５ｄや配線部５ｆやランド電極８などの配線パターンを形成し、一層ごとに配線パターンが形成された複数の層を最終的に焼成処理で接合するため、所望の層に底部５ｅを形成しておくことにより、非貫通スルーホール５ｃを容易に形成することができる。
【００２５】
次に、本実施の形態の半導体装置の製造方法について説明する。
【００２６】
まず、図７に示すように、主面５ａと裏面５ｂを有しており、複数のデバイス領域９ａが区画形成され、かつそれぞれのデバイス領域９ａの外周部に対応して形成されかつ裏面５ｂに開口する複数の非貫通スルーホール（凹部）５ｃを有しており、さらに裏面５ｂからそれぞれの非貫通スルーホール５ｃに亘って導体部５ｄが形成された多数個取りの多層セラミック基板５を準備する。
【００２７】
すなわち、裏面５ｂに開口する複数の非貫通スルーホール５ｃがそれぞれのデバイス領域９ａの外周部に沿って形成され、かつ裏面５ｂの各非貫通スルーホール５ｃの周囲に形成されたランド電極８が非貫通スルーホール５ｃ内の導体部５ｄとつながっている多数個取りの多層セラミック基板５である多数個取り基板９を準備する。
【００２８】
なお、多数個取り基板９においては、一層ごとに導体部５ｄ、配線部５ｆおよびランド電極８などの配線パターンを形成した後、これらの複数の層を最終的に焼成処理で接合するため、所望の層に底部５ｅを形成して非貫通スルーホール５ｃを形成することができる。
【００２９】
その後、多数個取り基板９のデバイス領域９ａに半導体チップ１を搭載する。ここでは、半田接続もしくは銀ペーストを用いた接続などで多数個取り基板９の各デバイス領域９ａに半導体チップ１を搭載する。すなわち、半田接続などによって半導体チップ１の裏面１ｂと多数個取り基板９のデバイス領域９ａとを接続する。なお、チップ部品２も印刷による半田接続などで多数個取り基板９上に接続する。
【００３０】
その後、図８に示すように、半導体チップ１のパッド１ｃと多数個取り基板９の電極とをワイヤ６によって電気的に接続する。すなわち、ワイヤボンディングを行って半導体チップ１と多数個取り基板９とを電気的に接続する。
【００３１】
その後、多数個取り基板９の主面５ａ上に印刷方式で低弾性のシリコーン樹脂を供給する。すなわち、スキージなどを用いて多数個取り基板９の主面５ａ上に印刷方式で低弾性のシリコーン樹脂を供給して図９に示す一括封止部１０を形成し、これにより、半導体チップ１、ワイヤ６およびチップ部品２を封止する。
【００３２】
なお、シリコーン樹脂を供給する際には、非貫通スルーホール５ｃの底部５ｅによって主面５ａ側から非貫通スルーホール５ｃ内に前記シリコーン樹脂を入り込ませずに主面５ａ上に一括封止部１０を形成する。
【００３３】
これにより、非貫通スルーホール５ｃの導体部５ｄにシリコーン樹脂が付着するのを阻止することができる。
【００３４】
その後、図１０に示すように、非貫通スルーホール５ｃに沿って多数個取り基板９を分割して個片化する。
【００３５】
これにより、裏面５ｂの端部から側面５ｇに亘る複数の導体部５ｄを有するとともに、裏面５ｂの外周部に複数のランド電極８が並んで配置されたＲＦモジュール４を組み立てることができる。
【００３６】
次に、本実施の形態のＲＦモジュール４の実装構造について説明する。
【００３７】
図１１および図１２は、ＲＦモジュール４を実装基板３に実装した構造の一例を示すものであり、図５に示すように多層セラミック基板５の側面５ｇの非貫通スルーホール５ｃに導体部５ｄが形成されていることにより、ＲＦモジュール４のランド電極８と実装基板３の電極３ａとを半田１１によって接続した際に、側面５ｇの導体部５ｄに半田１１を吸い上がらせて半田フィレット１２を高く形成することが可能になる。
【００３８】
これにより、ＲＦモジュール４の実装基板３との接続強度を向上させることができ、その結果、ＲＦモジュール４を実装基板３に実装した際の接続信頼性の向上を図ることができる。
【００３９】
本実施の形態のＲＦモジュール４の製造方法によれば、多数個取り基板９の主面５ａ上にシリコーン樹脂を供給して一括封止を行う際に、非貫通スルーホール５ｃの底部５ｅによって主面５ａ側から非貫通スルーホール５ｃ内にシリコーン樹脂を入り込ませずに主面５ａ上に一括封止部１０を形成することにより、ＲＦモジュール４の組み立て後の側面５ｇに形成された導体部５ｄにシリコーン樹脂が付着するのを防ぐことができる。
【００４０】
特に、封止用樹脂が低弾性で、かつ流動性の高いシリコーン樹脂などであっても、底部５ｅによって、非貫通スルーホール５ｃ内にシリコーン樹脂が入り込むのを阻止することができ、導体部５ｄにシリコーン樹脂が付着することを防止できる。
【００４１】
さらに、ＲＦモジュール４が、裏面５ｂの端部から側面５ｇに亘る複数の導体部５ｄを有するため、ＲＦモジュール４を実装基板３に実装した際のＲＦモジュール４と実装基板３との接続面積を増やすことができ、ＲＦモジュール４の実装基板３への実装時の接続強度を向上できる。
【００４２】
その結果、ＲＦモジュール４の接続信頼性の向上を図ることができる。
【００４３】
なお、ＲＦモジュール４が基板の裏面５ｂから側面５ｇに亘る複数の導体部５ｄを有しているため、小型化を図ったＲＦモジュール４であっても接続信頼性を高めることができる。
【００４４】
さらに、ＲＦモジュール４が基板の裏面５ｂから側面５ｇに亘る複数の導体部５ｄを有しているため、実装基板３に半田実装した際に、側面５ｇの導体部５ｄに対して半田フィレット１２を形成することができ、したがって、ＲＦモジュール４の実装基板３への実装時の接続強度をさらに向上できる。その結果、ＲＦモジュール４の接続信頼性の向上をさらに図ることができる。
【００４５】
また、ＲＦモジュール４を実装基板３に実装した状態で落下衝撃等の外的応力が付与された際にも、ＲＦモジュール４のランド電極８および導体部５ｄと実装基板３の電極３ａとの接続面積を大きくすることができるため、ＲＦモジュール４と実装基板３の接続強度を高めることができ、ＲＦモジュール４のランド電極８の剥離や半田接続部でのクラックによる断線などの発生を防止できる。
【００４６】
さらに、端子（ランド電極８）の剥離、基板クラック等の市場での不良発生を回避することができ、損失を軽減することができる。
【００４７】
また、セラミック基板を用いた製品の弱点（外的応力によりランド電極８が破壊する）を軽減することができるため、プリント配線基板を用いた他のメーカの製品に対して配線設計などの容易さでアドバンテージを得ることができる。
【００４８】
次に、本実施の形態の変形例のＲＦモジュール４について説明する。
【００４９】
図１３〜図１６に示す変形例の構造は、図１〜図４の構造に比較して非貫通スルーホール５ｃの大きさ（直径）をさらに大きくした例である。このように、本実施の形態のＲＦモジュール４では、非貫通スルーホール５ｃの直径を自由に設定することができる。
【００５０】
また、図１７〜図２０に示す変形例の構造は、非貫通スルーホール５ｃの形状を楕円形にした例である。このように、本実施の形態のＲＦモジュール４では、非貫通スルーホール５ｃの形状を自由に設定することができる。
【００５１】
また、非貫通スルーホール５ｃの大きさや形状を自由に設定することができるため、実装基板３の端子配置に合わせてＲＦモジュール４の裏面５ｂの端子配置を決定することが可能になる。
【００５２】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００５３】
例えば、前記実施の形態では、ＲＦモジュール４の多層セラミック基板５の一辺に３つまたは１つの非貫通スルーホール５ｃが形成されている場合を説明したが、設けられる非貫通スルーホール５ｃの数は何個であってもよい。
【産業上の利用可能性】
【００５４】
本発明は、電子装置および半導体装置の製造方法に好適である。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施の形態の半導体装置の構造の一例を示す平面図である。
【図２】図１に示す半導体装置の構造の一例を示す側面図である。
【図３】図１に示す半導体装置の構造の一例を示す側面図である。
【図４】図１に示す半導体装置の構造の一例を示す裏面図である。
【図５】図１に示す半導体装置の構造の一例を示す斜視図である。
【図６】図１に示す半導体装置の構造の一例を示す断面図である。
【図７】図１に示す半導体装置の組み立てに用いられる多層セラミック基板の構造の一例を示す平面図である。
【図８】図１に示す半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す断面図である。
【図９】図１に示す半導体装置の組み立てにおける一括封止後の構造の一例を示す断面図である。
【図１０】図１に示す半導体装置の組み立てにおける個片化後の構造の一例を示す断面図である。
【図１１】図１に示す半導体装置の実装基板への実装構造の一例を示す側面図である。
【図１２】図１に示す半導体装置の実装基板への実装構造の一例を示す斜視図である。
【図１３】本発明の実施の形態の変形例の半導体装置の構造を示す平面図である。
【図１４】図１３に示す変形例の半導体装置の構造を示す側面図である。
【図１５】図１３に示す変形例の半導体装置の構造を示す側面図である。
【図１６】図１３に示す変形例の半導体装置の構造を示す裏面図である。
【図１７】本発明の実施の形態の他の変形例の半導体装置の構造を示す平面図である。
【図１８】図１７に示す他の変形例の半導体装置の構造を示す側面図である。
【図１９】図１７に示す他の変形例の半導体装置の構造を示す側面図である。
【図２０】図１７に示す他の変形例の半導体装置の構造を示す裏面図である。
【符号の説明】
【００５６】
１  半導体チップ
１ａ  主面
１ｂ  裏面
１ｃ  パッド（電極）
２  チップ部品
３  実装基板
３ａ  電極
４  ＲＦモジュール（半導体装置）
５  多層セラミック基板
５ａ  主面
５ｂ  裏面
５ｃ  非貫通スルーホール（凹部）
５ｄ  導体部
５ｅ  底部
５ｆ  配線部
５ｇ  側面
６  ワイヤ
７  封止体
８  ランド電極
９  多数個取り基板
９ａ  デバイス領域
１０  一括封止部
１１  半田
１２  半田フィレット
【図７】
2006013236.tif 000003
【図８】
2006013236.tif 000004
【図９】
2006013236.tif 000005
【図１０】
2006013236.tif 000006
【図１】
2006013236.tif 000007
【図２】
2006013236.tif 000008
【図３】
2006013236.tif 000009
【図４】
2006013236.tif 000010
【図５】
2006013236.tif 000011
【図６】
2006013236.tif 000012
【図１１】
2006013236.tif 000013
【図１２】
2006013236.tif 000014
【図１３】
2006013236.tif 000015
【図１４】
2006013236.tif 000016
【図１５】
2006013236.tif 000017
【図１６】
2006013236.tif 000018
【図１７】
2006013236.tif 000019
【図１８】
2006013236.tif 000020
【図１９】
2006013236.tif 000021
【図２０】
2006013236.tif 000022