(57)【要約】      （修正有）【課題】低消費電力モードを備えるメモリ装置において誤動作を防止しつつ効率的な電源制御を行う。【解決手段】メモリ装置は、電圧、あるいは、電流を該メモリ装置に供給する多くの電源装置を持った電源システムと、電源装置に対してアクティブ状態あるいはスタンバイ状態にあるように命令する状態制御信号を電源システムに供給するコントローラと、メモリ装置のメモリセルをリフレッシュするのに適当な周期を持った自己リフレッシュクロック信号を生成する自己リフレッシュ発振器とを備える。該コントローラは、自己リフレッシュクロック信号を使って、メモリ装置が受信する少なくとも１つの外部信号の対応する状態変化に対して相対的に、状態制御信号のアクティブ状態からスタンバイ状態への遷移を遅延させる。【選択図】図３
2006309933.tif 000002
【特許請求の範囲】
【請求項１】
メモリ装置に電圧または電流を供給するように構成された複数の電源装置を備える電源システムと、
アクティブ状態あるいはスタンバイ状態にあるように上記電源装置に対して命令する状態制御信号を、上記電源システムに供給するように構成されたコントローラと、
上記メモリ装置のメモリセルをリフレッシュするのに適当な周期を持った自己リフレッシュクロック信号を生成するように構成された自己リフレッシュ発振器とを備え、
上記コントローラが、上記自己リフレッシュクロック信号を使用して、上記状態制御信号のアクティブ状態からスタンバイ状態への遷移を、メモリ装置が受信する少なくとも１つの外部信号の対応する状態変化に対して相対的に遅延させる、メモリ装置。
【請求項２】
上記状態制御信号から命令を受ける上記電源装置は、上記電源システム内の全ての電源装置である、請求項１に記載のメモリ装置。
【請求項３】
上記状態制御信号から命令を受ける上記電源装置は、上記電源システム内の一部の電源装置である、請求項１に記載のメモリ装置。
【請求項４】
上記状態制御信号が、上記の少なくとも１つの外部信号の対応する状態変化とほぼ同時に、スタンバイ状態からアクティブ状態に遷移する、請求項１に記載のメモリ装置。
【請求項５】
上記状態制御信号のアクティブ状態からスタンバイ状態への遷移が、少なくとも上記自己リフレッシュクロック信号の周期の半分だけ遅延される、請求項１に記載のメモリ装置。
【請求項６】
上記状態制御信号のアクティブ状態からスタンバイ状態への遷移が、少なくとも１μｓ遅延される、請求項１に記載のメモリ装置。
【請求項７】
メモリ装置に電圧または電流を供給するように構成された複数の電源装置を備える電源システムと、
アクティブ状態あるいはスタンバイ状態にあるように上記電源装置に対して命令し、かつ、メモリ装置が受信する少なくとも１つの外部信号の状態を反映する状態制御信号を、上記電源システムに供給するように構成されたコントローラとを備え、
上記コントローラが、上記の少なくとも１つの外部信号の対応する状態変化に対して相対的な上記状態制御信号のスタンバイ状態からアクティブ状態への遷移を実質的に遅延させずに、上記状態制御信号のアクティブ状態からスタンバイ状態への遷移を、上記少なくとも１つの外部信号の対応する状態変化に対して相対的に、少なくとも１μｓ遅延させる、メモリ装置。
【請求項８】
上記コントローラが、上記状態制御信号のアクティブ状態からスタンバイ状態への遷移を遅延させるために、自己リフレッシュクロック信号を使用する、請求項７に記載のメモリ装置。
【請求項９】
上記状態制御信号のアクティブ状態からスタンバイ状態への遷移を、少なくとも上記自己リフレッシュクロック信号の周期の半分遅延させる、請求項８に記載のメモリ装置。
【請求項１０】
上記状態制御信号から命令を受ける上記電源装置は、上記電源システム内の全ての電源装置である、請求項７に記載のメモリ装置。
【請求項１１】
上記状態制御信号から命令を受ける上記電源装置は、上記電源システム内の一部の電源装置である、請求項７に記載のメモリ装置。
【請求項１２】
メモリ装置に電圧または電流を供給するように構成された複数の電源装置を備える電源システムと、
アクティブ状態あるいはスタンバイ状態にあるように上記電源装置に対して命令する状態制御信号を、上記電源システムに供給するための手段と、
上記メモリ装置のメモリセルをリフレッシュするのに適当な周期を持った自己リフレッシュクロック信号を生成するための手段とを備え、
上記供給するための手段が、上記自己リフレッシュクロック信号を使用して、上記状態制御信号のアクティブ状態からスタンバイ状態への遷移を、上記メモリ装置が受信する少なくとも１つの外部信号の対応する状態変化に対して相対的に遅延させる、メモリ装置。
【請求項１３】
上記状態制御信号が、上記の少なくとも１つの外部信号の対応する状態変化とほぼ同時に、スタンバイ状態からアクティブ状態に遷移する、請求項１２に記載のメモリ装置。
【請求項１４】
メモリ装置に電圧または電流を供給するように構成された複数の電源装置を備える電源システムと、
アクティブ状態あるいはスタンバイ状態にあるように上記電源装置に対して命令し、かつ、上記メモリ装置が受信する少なくとも１つの外部信号の状態を反映する状態制御信号を、上記電源システムに供給するための手段とを備え、
上記供給するための手段が、上記の少なくとも１つの外部信号の対応する状態変化に対して相対的な上記状態制御信号のスタンバイ状態からアクティブ状態への遷移を実質的に遅延させずに、上記状態制御信号のアクティブ状態からスタンバイ状態への遷移を、上記少なくとも１つの外部信号の対応する状態変化に対して相対的に、少なくとも１μｓ遅延させる、メモリ装置。
【請求項１５】
上記供給する手段が、上記状態制御信号のアクティブ状態からスタンバイ状態への遷移を遅延させるために、自己リフレッシュクロック信号を使用する、請求項１４に記載のメモリ装置。
【請求項１６】
メモリ装置内の電源システムの状態を制御する方法であって、該電源システムが該メモリ装置に電圧または電流を供給するための複数の電源装置を備え、該方法が、
上記電源システムがアクティブ状態あるいはパッシブ状態のいずれにあるのかを制御するために、上記メモリ装置がその状態を使用する、少なくとも１つの外部信号を受信することと、
上記の少なくとも１つの外部命令に応答して、アクティブ状態あるいはスタンバイ状態にあるように上記電源装置に対して命令する状態制御信号を生成することとを含み、
上記の少なくとも１つの外部信号の対応する状態変化に対して相対的に、上記状態制御信号のスタンバイ状態の開始を遅延させるために、上記メモリ装置の自己リフレッシュクロックを使用する、方法。
【請求項１７】
上記電源システム内の電源装置を全て上記の状態制御信号によって制御する、請求項１６に記載の方法。
【請求項１８】
上記電源システム内の電源装置の一部を上記状態制御信号によって制御する、請求項１６に記載の方法。
【請求項１９】
上記状態制御信号が、上記の少なくとも１つの外部信号の対応する状態変化とほぼ同時に、スタンバイ状態からアクティブ状態に遷移する、請求項１６に記載の方法。
【請求項２０】
上記状態制御信号のアクティブ状態からスタンバイ状態への遷移を、少なくとも上記自己リフレッシュクロック信号の周期の半分だけ遅延させる、請求項１６に記載の方法。
【請求項２１】
上記状態制御信号のアクティブ状態からスタンバイ状態への遷移を、少なくとも１μｓ遅延させる、請求項１６に記載の方法。
【請求項２２】
メモリ装置内の電源システムの状態を制御する方法であって、該電源システムが該メモリ装置に電圧または電流を供給するための複数の電源装置を備え、該方法が、
上記電源システムがアクティブ状態あるいはパッシブ状態のいずれにあるのかを制御するために、上記メモリ装置がその状態を使用する、少なくとも１つの外部信号を受信することと、
上記の少なくとも１つの外部命令に応答して、アクティブ状態あるいはスタンバイ状態にあるように上記電源装置に対して命令する状態制御信号を生成することとを含み、
上記状態制御信号のスタンバイ状態の開始は、上記の少なくとも１つの外部信号の対応する状態変化に対して相対的に少なくとも１μｓ遅延させ、かつ、上記状態制御信号のアクティブ状態の開始は、上記の少なくとも１つの外部信号の対応する状態変化に対して相対的に実質的に遅延させない、方法。
【請求項２３】
上記状態制御信号のアクティブ状態からスタンバイ状態への遷移を、自己リフレッシュクロック信号を使って遅延させる、請求項２２に記載の方法。
【請求項２４】
上記状態制御信号のアクティブ状態からスタンバイ状態への遷移を、少なくとも上記自己リフレッシュクロック信号の周期の半分だけ遅延させる、請求項２３に記載の方法。
【請求項２５】
メモリ装置内の電源システムの状態を制御する方法であって、該電源システムが該メモリ装置に電圧または電流を供給するための複数の電源装置を備え、該方法が、
上記電源システムがアクティブ状態あるいはパッシブ状態のいずれにあるのかを制御するために、上記メモリ装置がその状態を使用する、少なくとも１つの外部信号を受信することと、
上記少なくとも１つの外部信号の対応する状態変化に応答して、第１の信号の第１の状態から第２の状態への遷移を生成することと、
上記第１の信号の遷移の後に、自己リフレッシュクロック信号の立ち上がりと立ち下がりのうちの一方に応答して、第２の信号の第１の状態から第２の状態への遷移を生成することと、
上記第２の信号の遷移の後に、上記自己リフレッシュクロック信号の立ち上がりと立ち下がりのうちの上記とは別の方に応答して、第３の信号の第１の状態から第２の状態への遷移を生成することとを含み、
上記電源装置のスタンバイ状態の開始を、上記少なくとも１つの外部信号の対応する状態変化に対して相対的に遅延させるよう上記電源装置の状態を制御するために、上記第３の信号が上記電源システムへ供給される、方法。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
〔発明の背景〕
〔発明の分野〕
本発明は、ランダムアクセスメモリにおいてスタンバイモードを実行するための方法と装置に関するものである。特に、ランダムアクセスメモリの電源システムにおいて、既存の自己リフレッシュ発振器を使ってスタンバイモードを制御し、電源システムが充分に長いアクティブ状態を有することを保証し、内部機能を維持する手法に関するものである。
【０００２】
〔関連技術の説明〕
ダイナミックランダムアクセスメモリ（ＤＲＡＭ）などの電子メモリ装置では、低電力化が望まれることがよくある。例えば、従来のＤＲＡＭチップは、外部信号かチップ内部の制御信号の指示を受けて、低電力状態すなわちスタンバイ状態に入ることができる。スタンバイ状態では、チップは、チップ上のある部品が消費する電力の量を一時的に削減することによって、節電する。適切なチップ動作を保証するために、チップは、必要な回路をアクティブ状態で維持する。該回路には、例えば、外部信号を受信する役目を負う受信器や、メモリアレイの帯電レベルを周期的にリフレッシュする役目を負う自己リフレッシュブロックなどがある。それ以外の電源システムなどの回路については、スタンバイモード中は電力を削減するか、あるいは、電力供給を停止してしまってもよい。
【０００３】
ＤＲＡＭチップの電源システムとは、外部からの供給電力（ＶＤＤ）を受け、チップの動作に必要な内部電圧と内部電流の全てを生成する役目を負う、チップの一部分であるということができる。内部電圧には通常、メモリアレイなど、チップ内のある種の負荷に印加する内部供給電圧や、チップ上のある電圧レベルが所定の目標レベルより高いか低いかを決定する際に、オンチップの比較器が使用する内部参照電圧などが含まれる。電源システムがリフレッシュクロック用の内部電流を供給し、コンデンサなどを充電することもある。通常、電源システムには、多くの電源装置が含まれ、それぞれ特定の供給電圧、参照電圧、あるいは、供給電流と関連付けられている。さらに具体的に述べると、電源システムには、電圧参照システムとアクティブな電源装置が含まれる。後者の例としては、電圧ポンプや電圧調整器などが挙げられる。
【０００４】
ＤＲＡＭ電源システムは、完全にアクティブな状態であれば相当な量の電力を消費する。したがって、可能なときには、電源システムを低電力状態すなわちスタンバイモードに切り替えることが望ましい。電源装置の中には、例えばバイアス電流が低い差分増幅器や抵抗が大きな分圧器を使用しているものもあり、こうすることで必要な電流を低く抑えている。また、アクティブ時の半分の電力で作動し、消費電流削減を可能にしている電源装置もある。
【０００５】
読み出しや書き込みを指示する外部命令の受信時に、ＤＲＡＭチップがスタンバイモードであると、チップはただちにアクティブモードに入ってその命令に応答しなければならない。チップの受信器が検出する外部命令は命令デコーダに入力され、そこで、外部命令は、対応する内部命令信号に翻訳される。グローバルコントローラが内部命令信号に対して応答して、対応する出力信号セットを生成する。この出力信号はＤＲＡＭチップの様々な部分に転送されて、要求された動作を実行する。特に、グローバルコントローラは、チップがアクティブな状態にあるのか、あるいはスタンバイ状態にあるのかを電源システムに対して示す内部信号（ＢＮＫＩＤＬＥ）を生成する。ＢＮＫＩＤＬＥは、例えば、ハイの時にはスタンバイ状態を示し、ローの時にはアクティブ状態を示す。外部命令を受信すると、グローバルコントローラは、ただちにＢＮＫＩＤＬＥ信号をアクティブ状態にする。こうすることにより、電源システムが、必要な電圧と電流を全てＤＲＡＭチップに供給する。
【０００６】
一般的なＤＲＡＭの電源システムは、たとえスタンバイ状態にあっても、例えば、作動電圧が目標レベルにあるかどうかを決定するために比較器に参照電圧を連続的に供給することによって、依然、相当量の電流を消費する。携帯機器で使用されているＤＲＡＭ（例：携帯機器用ＲＡＭ）などの、消費電力が低く特殊なＤＲＡＭの場合、スタンバイモードにおける電流消費に関する仕様は、一般的ＤＲＡＭの場合に比べるとさらに厳しい。こういった機器のスタンバイ条件に適合するために、クロックトスタンバイモードを採用してもよい。クロックトスタンバイモードでは、ＤＲＡＭチップが長時間スタンバイ状態にあると、電源システムが、アクティブスタンバイ状態、つまり「イネーブルド」スタンバイ状態と、オフスタンバイ状態、つまり「ディスエーブルド」スタンバイ状態との間で周期的に切り替わる。こうすることにより、チップがスタンバイ状態にある間、電源システムは短い期間だけ、例えば全ての時間の１０％未満だけ、アクティブになる。外部命令を受信しない期間が継続すると、その間、電源装置は、ある長さの作動期間（ｔｏｐｅｒ）は上記のイネーブルドスタンバイ状態に入り、続いて、ある長さのディスエーブルド期間（ｔｄｉｓａｂｌｅ）はディスエーブルドスタンバイ状態に入る、という動作を周期的に行ってもよい（この周期は、外部命令を受信すると途切れる）。例えば、作動期間ｔｏｐｅｒは数μｓの長さで、クロックトスタンバイモードの１周期の時間全体（ｔｃｙｃｌｅ＝ｔｏｐｅｒ＋ｄｉｓａｂｌｅ）の約１／１０を占めればよい。クロックトスタンバイモードでディスエーブルドスタンバイ状態にある間は、ＶＤＤやＰＷＲＯＮの検出などの数個の回路を除いて、電源システム全体がディスエーブルド状態になる。こうすることにより全ての時間の約９０％で電源システムが非アクティブになるので、従来の手法と比べて、クロックトスタンバイ状態での消費電力が大幅に削減しやすくなっている。
【０００７】
アクティブになった電源システムは、周期的なイネーブルドスタンバイ状態の間に電圧レベルと電流レベルを復元し、ディスエーブルド期間中に漏洩あるいはリフレッシュ動作の結果発生する可能性があるどんな電圧降下が発生しても補償することができる。参照電圧電源装置が安定した目標電圧レベルに達するには、通常数μｓが必要である。クロックトスタンバイ状態のアクティブ状態は、どんな電圧リップルも良好に制御できるように、メモリ装置が要求するリフレッシュに関わる負荷と相互に関連付けられている。
【０００８】
上記の内部信号ＢＮＫＩＤＬＥを使って、クロックトスタンバイモードがうまく作動するようにすることができる。例えば、ＢＮＫＩＤＬＥ信号の各立ち上がりを利用して、期間ｔｄｉｓａｂｌｅ中は、電源システムをクロックトスタンバイモードのディスエーブルド状態に設定することができる。ＢＮＫＩＤＬＥが立ち下がるごとに、電源システムはより短いイネーブルド期間ｔｏｐｅｒに入る。
【０００９】
システムの構成にもよるが、ＤＲＡＭチップに送信される外部命令は、非常に短いパルスになることがある。外部命令に忠実に従えば、ＢＮＫＩＤＬＥ信号がローになれる（アクティブ状態を示す）のは、２０ｎ秒（ｎｓ）未満である。必要な電圧と電流の供給を迅速に開始して規定された安定したレベルを確立するために、通常電源システムは、ＢＮＫＩＤＬＥのスタンバイ状態からアクティブ状態への遷移（例えば、ハイからローへの遷移）に対して素早く反応するように設計されている。しかし、アクティブ状態の続く期間がこれほど短いと、電源装置によっては、そのアクティブ状態に対して完全に応答するのには、期間が充分でないことがある。例えば、参照電圧を確立する役目を負う電源装置は、正確で安定した電圧を比較器に供給するために、通常、これよりかなり長いアクティブ期間（例えば、数μｓのオーダ）を必要とする。補償を行うためには、電源システム内の個々の電源装置の一部が、スタンバイモードに戻る遷移を内部的に遅延させて時間を余分に確保し、アクティブ状態命令に反応してもよい。ただし、こういった対策を取っても、非常に短い（パルス状の）アクティブ状態期間中、あるいは、それに続くスタンバイ状態期間中に発生するどんな電圧降下（あるいは電流の引き抜き）にも、アクティブ電源装置が確実に反応できるようにするには、充分とはいえないことがある。特に、このアクティブ状態の期間とスタンバイ状態の期間が大きくばらつく際には、こういった対策は不充分である。
【００１０】
短いアクティブ状態に対する１つの解決方法は、電源システム内の電源装置の一部で、電源装置ごとに、例えば８０ｎｓから５００ｎｓの間で、ＢＮＫＩＤＬＥの立ち上がりを遅延させることである。この手法は、電圧調整器や電圧ポンプなどのアクティブ電源装置で実際に用いられてきたのだが、電源装置ブロック内で集中的に遅延を発生させずに、各アクティブ電源装置で遅延を発生させる。こういった局所的遅延では、各アクティブ電源装置の最小アクティブ状態が、ＢＮＫＩＤＬＥ信号のパターンとは独立して設定される。こうすることにより、一般に、分圧器内と差分増幅回路内では、不安定な電圧の発生が避けられる。ＢＮＫＩＤＬＥがローである状態が短い信号パターンも扱うことができる。なぜならば、電圧調整器や電圧ポンプなどのアクティブ電源装置がアクティブになる時間が最低限であることが、内部電圧でデカップリングコンデンサが再充電されることを保証するからである。
【００１１】
参照電圧を生成する役目を負う電源システム内の各電源装置の扱いは、通常異なっている。一般に、参照電圧システムは常にアクティブで、したがって、ＢＮＫＩＤＬＥとは独立している。場合によっては、参照電圧システムが常にアクティブなままであるが、ＢＮＫＩＤＬＥの状態に応じて異なる電力供給電流間で切り替えることができる。しかし、全ての電源装置を使用しているメモリ装置では、わずかに異なる様々な遅延が発生し、その結果、ある電源装置はスタンバイ状態にあるのに、別の電源装置は依然アクティブ状態であるといったことが起きる。
【００１２】
システム全体を見渡した場合、上記の手法では、ＢＮＫＩＤＬＥの立ち上がりを、電源システム内のどの電源装置がどれだけ遅延させているのかを追跡するのが難しい。さらに、この手法では、システム設計が比較的複雑になり、設計上のミスや見落としが発生しやすくなる。例えば、電源システム内の具体的な回路の設計時には、誤ったエッジ（立ち上がりではなく立ち下がり）を遅延させてしまうリスクがある。また、遅延自身も電源装置間でばらつくことがあるが、このばらつきの主な理由は再利用である。スタンバイモードへの遷移を遅延させるための遅延機構を内蔵する電源装置を設計することのもう一つの短所は、この遅延発生が、通常抵抗・コンデンサ（ＲＣ）回路を使って実装されていることである。この実装方法では、該回路がチップ上でかなりのスペースを占めてしまう。
【００１３】
さらに、一部のアクティブ電源装置では、ＢＮＫＩＤＬＥの立ち上がりを８０ｎｓから５００ｎｓ遅延させるという解決方法を用いても、ある信号パターンのもとでは、ＤＲＡＭチップの電源システムがやはりうまく作動しないことがある。特に、クロックトスタンバイモードを使用している電源システムは、ある信号パターンのもとではマージンを失って、誤作動しやすい。具体的には、非常に短い（例えば、数十ｎｓ）アクティブ状態が、数百ｎｓのオーダのスタンバイ期間をはさんで複数回発生すると、参照電圧レベル（安定するには数μｓ必要）が徐々に劣化して、目標レベルから離れていくことがある。
【００１４】
〔発明の要点〕
本発明の１つの態様によれば、メモリ装置は、電圧または電流を該メモリ装置に供給する複数の電源装置を含んだ電源システムと、該複数の電源装置に対してアクティブ状態またはスタンバイ状態にいるように命令する状態制御信号を、該電源システムに供給するコントローラと、メモリ装置のメモリセルをリフレッシュするのに適切な周期を持つ自己リフレッシュクロック信号を生成する自己リフレッシュ発振器とを備える。コントローラは、自己リフレッシュクロック信号を使って、状態制御信号がアクティブ状態からスタンバイ状態へ遷移するのを、該メモリ装置が受信した少なくとも１つの外部信号の対応する状態変化に対して相対的に遅延させる。例えば、状態制御信号のアクティブ状態からスタンバイ状態への遷移を、少なくとも自己リフレッシュクロック信号１期間の半分（例えば、少なくとも１μｓのオーダ）だけ遅延させる。一方、状態制御信号は、外部信号の対応する状態変化とほぼ同時に、スタンバイ状態からアクティブ状態へ遷移する。状態制御信号は、電源システム内の全ての電源装置、あるいは、一部の電源装置だけを制御することができる。
【００１５】
本発明の別の態様では、メモリ装置内の電源システムの状態を制御する方法を提供する。この方法は、電源システムがアクティブ状態であるか、または、パッシブ状態であるかを制御するために、メモリ装置が状態を使用する少なくとも１つの外部信号を受信することと、電源システムの電源装置に対して、外部の命令に応答してアクティブ状態、または、スタンバイ状態になるように命令する状態制御信号を生成することを含み、状態制御信号のスタンバイ状態の開始を、少なくとも１つの外部信号の対応する状態変化に対して相対的に遅延させるために、該メモリ装置のリフレッシュクロックが使用される。
【００１６】
ある特定の形態によれば、第１の信号が、第１の状態から第２の状態に、外部信号の対応する状態の変化に応答して遷移する。第１の信号の遷移の後、第２の信号が自己リフレッシュクロック信号の立ち上がり（あるいは、立ち下がり）に応答して、第１の状態から第２の状態へ遷移する。この第２の信号の遷移の後、状態制御信号が自己リフレッシュクロック信号の立ち下がり（あるいは、立ち上がり）に応答して、アクティブ状態からスタンバイ状態へ遷移する。こうすることにより、電源装置のスタンバイ状態の開始が、外部信号の対応する状態変化に対して相対的に、少なくとも自己リフレッシュクロック信号の半周期分、遅延する。
【００１７】
上記および他の、本発明の態様、特徴、および優れた点は、以下に示す具体的実施形態の規定、記載、および図面によって明白になるであろう。なお、類似の部材については類似の参照番号を使って表記している。これらの記載は本発明を具体的に詳細に記述するが、変形例は存在し、または、存在する機能性があり、この記載に基づけば、変形例は当業者にとって明らかである。
【００１８】
〔好適な実施形態の説明〕
本発明をさらに説明するために、図１と図２を参照しながら、ＤＲＡＭ電源システムの備える１つあるいは複数の電源装置が異常動作を引き起こす可能性のある、信号パターンについて説明する。
【００１９】
図１は、短いアクティブ状態を繰り返すように命令されるという使用条件で、ランダムアクセスメモリの電源システムのアクティブ状態とスタンバイ状態とを制御するＢＮＫＩＤＬＥ信号の状態を示すタイミング図である。図１の上側の線で示す、このＢＮＫＩＤＬＥ信号は、原則的に外部命令信号の状態に従い、１μｓのスタンバイ状態と３０ｎｓのアクティブ状態との間で繰り返しトグリングする。図１の下側の線は、ＢＮＫＩＤＬＥ信号の立ち上がりを遅延させるために（こうすることによりスタンバイ状態の開始を遅らせる）、個々の電源装置（例えば、参照電圧を生成する電源装置）の内部で修正したＢＮＫＩＤＬＥ信号を示している。この遅延は、１００ｎｓのＲＣ遅延を利用して発生させており、安定した目標電圧レベルを確立するための時間を増やすために行われる。
【００２０】
外部信号を受信していない時には、この場合の電源システムは先に説明したクロックトスタンバイモードを採用してもよい。ただし、図１に示した信号パターンの周期とアクティブ状態の長さは、クロックトスタンバイモードの場合よりずっと短い。これらの外部信号は、本質的には、クロックトスタンバイモードに割り込んで、クロックトスタンバイ周期が終了しないようにするものである。クロックトスタンバイモードの第１の周期が終了する前にＢＮＫＩＤＬＥが立ち下がると、チップにはクロックトスタンバイ周期全体が見えないことがある。
【００２１】
こういう状況を想定すると、内部電圧を安定させるには１μｓないし２μｓのオーダの時間が必要な参照電源装置も含めた電源システム全体で、不充分で連続的なアクティブ状態になる。参照電源装置（図１下側）を使ってＢＮＫＩＤＬＥの各アクティブ状態の長さを１００ｎｓ延ばしたところで、ＢＮＫＩＤＬＥがローである状態（つまり、アクティブ）が短かすぎて、参照電源装置が目標電圧レベルを再確立することはできない。この結果、経時的に徐々に電圧が劣化し、最終的にはチップが正常に作動しなくなる。
【００２２】
なお、上記信号パターンが、外部命令の間隔がもっと広く、クロックトスタンバイモードの各周期が完結できるようなものであれば、上記の周期的なアクティブ状態は、一般に、電源システム内の電圧レベルの維持には充分である。同様に、命令同士の間隔が非常に狭かったり、あるいは重なっていたりすると（命令信号パルスが長くなった場合も含めて）アクティブ状態が長く延びて連続するようになり、電源装置は、図１に示した信号パターンが誘発する種類の異常動作を起こさなくなる。
【００２３】
図２は、図１に示すような短いアクティブ状態が繰り返される、高速でトグリングするＢＮＫＩＤＬＥ信号を受けている参照電圧電源装置が生成した、参照電圧ＶＲＥＦの振る舞いを観察した様子をグラフで示したものである。図２の下側の信号はＢＮＫＩＤＬＥ信号であり、この信号は、初期の期間２０でアクティブ（ロー）状態が続いた後、７５ｎｓのアクティブ（ロー）状態と４００ｎｓのスタンバイ（ハイ）状態との間で高速にトグリングする（図２では期間３０）。図２において、上記トグリング期間には、ＢＮＫＩＤＬＥ信号の軌跡が、薄い灰色の水平な帯が上下で延びた矩形の箱のように見える。これは、実際には、ＢＮＫＩＤＬＥ信号が非常に高速でハイ（スタンバイ）状態とロー（アクティブ）状態との間で遷移していることを示している。ただし、採用した時間スケールのせいで、図２ではかなり圧縮されている。
【００２４】
図２上側の信号は、電源装置が維持している内部参照電圧ＶＲＥＦを示している。ただし、図２では、時間的な対応関係を示すためにＶＲＥＦとＢＮＫＩＤＬＥ信号とを同じグラフで示しているが、電圧については別々のスケールで示してある（ＶＲＥＦをＢＮＫＩＤＬＥの上に示してはいるが、この位置関係は任意である）。ＢＮＫＩＤＬＥの初期のアクティブ期間２０の間、図２の線分２５で示すように、ＶＲＥＦの値は目標電圧レベルの近くで安定した状態にある。しかし、ＢＮＫＩＤＬＥが高速トグリングを開始すると、ＶＲＥＦは下降しだして、期間３５をかけて低い方の電圧レベルに達する。この結果、電源装置は正常に作動しなくなる。具体的には、ＢＮＫＩＤＬＥ信号がアクティブ状態とスタンバイ状態との間でトグリングすると、電源装置は適切な電圧レベルが維持できなくなる。これは、内部参照電圧レベルを維持するのに充分な長さの期間だけ、電源装置が連続的にアクティブ状態にならないからである。したがって、電圧レベルは、部位３５で示すように、ゆっくりと下降して受容できないレベルに到達し、最終的にはメモリ装置を異常動作させてしてしまう。
【００２５】
図２は、上記のように、短いアクティブ状態でメモリ装置が内部電圧のチェックを完了させなければならないがために、メモリ装置が使用する比較器には充分な時間がない状況を示している。図１に示すように、参照電圧がこのように一定の割合で減少するのは、外部命令の短いアクティブ状態の結果である。
【００２６】
本発明によれば、ランダムアクセスメモリ装置は、どんな外部命令信号パターンのもとでも、電源システムの異常動作を防止するように構成されている。この防止は、電源システムに供給されるＢＮＫＩＤＬＥ信号の立ち上がりを全体的に遅延させ、少なくとも遅延期間では全ての電源装置をアクティブ状態にすることによって、行う。具体的に述べると、アクティブ状態生成動作とスタンバイ状態生成動作との切り替えは、本質的には依然、外部命令（例えば、読み出しアクセス要求、あるいは、書き込みアクセス要求）に制御されている。しかし、本発明では、電源装置に対して最低限の反応時間を保証する新規な手法を採用している。こうすることによって、外部アクセス周波数、すなわち、アクティブ状態からスタンバイ状態に切り替わる動作やその逆の動作の負荷サイクル（duty cycle）とは無関係に、内部電圧は安定し続け、電圧リップルは無視できる程度になる。
【００２７】
この保証された振る舞いは、電源システムによって検出されるＢＮＫＩＤＬＥ信号の立ち上がり、つまり、電源システム全体のアクティブ状態からスタンバイ状態への変化を示すＢＮＫＩＤＬＥ信号の立ち上がりを遅延させることによって実現される。「生」のＢＮＫＩＤＬＥ信号では、その状態が、メモリ装置の受信する外部信号のパターンと対応している。しかし、この生のＢＮＫＩＤＬＥ信号は、内部で利用可能な自己リフレッシュ発振器を使用して、ＢＮＫＩＤＬＥ信号の立ち下がりのタイミングを変えずに、数μｓという適度な長さの遅延をＢＮＫＩＤＬＥ信号の各立ち上がりに加える回路構成によって、修正することができる。自己リフレッシュ発振器の周期は相対的に長く、少なくとも１μｓ、好ましくは、５、６から１０μｓのオーダであり、単純な回路構成でＢＮＫＩＤＬＥ信号に遅延を加えるには理想的である。このような構成によって、メモリ装置の電源装置（特に、参照電圧電源装置）は、ローアクティブな負荷サイクルを有してアクティブ状態とスタンバイ状態とが高速で切り替わるパターン（例えば、５００ｎｓから数μｓ程度までのスタンバイ期間が、それよりも短いアクティブ状態をはさんで続くパターン）を受信しても、異常動作しない。
【００２８】
本発明の好ましい一実施形態のランダムアクセスメモリ装置１００のブロック図を、図３に示す。受信器１０２は、外部命令信号（例えば、チップ選択（ＣＳ）、列アドレスストローブ（ＣＡＳ）、行アドレスストローブ（ＲＡＳ）、書き込みイネーブル（ＷＥ））を受信し、この信号を命令デコーダ１０４に入力する。命令デコーダ１０４は、外部命令信号を復号化して内部的に使用可能な命令（例えば、起動、予備充電、読み取り、書き込み、自己リフレッシュ、モードレジスタ設定など）にする役目を負う。メモリ装置の動作を全般的に制御する役目を負うグローバルコントローラ１１０は、内部命令に応答して、外部信号が命令するチップの各部の動作に必要な様々な内部信号を生成する。これらの信号の一つが上記ＢＮＫＩＤＬＥ信号であり、メモリ装置がアクティブ状態またはスタンバイ状態のいずれにあるのかを示している（記載を簡略化するために、図３では、グローバルコントローラが生成する他の信号は図示していない）。図３に示した実施形態では、遅延コントローラ１３がＢＮＫＩＤＬＥ信号を修正し、ＢＮＫＩＤＬＥ＿ＤＥＬ（ＢＮＫＩＤＬＥ遅延）信号を生成する。このＢＮＫＩＤＬＥ＿ＤＥＬは電源システム１４０に入力される。電源システム１４０は、内部供給電圧および電流と内部参照電圧とを生成する役目を負う複数の電源装置Ｇｉ、…、Ｇｎを備えている。好ましい実施形態記載では、ＢＮＫＩＤＬＥとＢＮＫＩＤＬＥ＿ＤＥＬという用語を使用しているが、本発明がこういう名称を持った信号に限定されず、もっと一般に、電源システム、あるいは、その一部分のアクティブ状態／スタンバイ状態を上記のように制御する内部状態制御信号全てを範囲内に含むことは理解できるであろう。
【００２９】
遅延コントローラ１３０は、ＢＮＫＩＤＬＥ信号からＢＮＫＩＤＬＥ＿ＤＥＬ信号を生成するために、自己リフレッシュブロック１２０によって供給される自己リフレッシュクロック信号を採用している。該自己リフレッシュブロックは、主にメモリアレイ内のセルの帯電レベルを周期的にリフレッシュする役目を負っていて、自己リフレッシュクロック信号を生成する自己リフレッシュ発振器を備えている。自己リフレッシュクロック信号は、メモリアレイ内のセルのリフレッシュレートに対応する周期を持っていて、メモリ装置に入力する動作用クロック（ＣＬＫ）や、外部信号とアクティブ／スタンバイ負荷サイクルの潜在的に起こりえるレートおよび期間と比べると、「遅いクロック」である。遅延コントローラに入力される自己リフレッシュクロックの期間は、少なくとも１μｓのオーダ、好ましくは少なくとも数μｓであり、電源システムで充分に長いアクティブ状態を保証するだけの遅延（例えば、少なくとも１μｓの遅延）を与えるのには有用である。自己リフレッシュクロック信号を使って生成した遅延時間が、結果として、電源装置が適切に動作できるだけの充分に長いアクティブ状態を生む限り、さらに短い周期で動作する自己リフレッシュ発振器を使用してもよい。こうすることの長所は、メモリセルの周期的なリフレッシュを必要とするＤＲＡＭなどのメモリ装置（例えば擬似ＳＲＡＭ）については、実質的にどれであっても、適当な周期を持った自己リフレッシュクロックが使用可能であること、および、既存のクロック信号を使用することにより、別の遅延機構を使わなくてすむことである。別の遅延機構を使えば、大きなＲＣ遅延部材などを搭載するのに、メモリ装置上で余分な空間が必要になる。
【００３０】
上記ＢＮＫＩＤＬＥ＿ＤＥＬ信号は、スタンバイ状態の開始（ＢＮＫＩＤＬＥ＿ＤＥＬ信号の立ち上がり）が、ＢＮＫＩＤＬＥ信号の開始に対して相対的に遅延するように、各電源装置のアクティブ状態／スタンバイ状態を制御するのに使用されている。ただし、電源システム１４０の各電源装置が実質的に遅延なく（ただし、信号伝播遅延は除く）アクティブ状態に入るように、ＢＮＫＩＤＬＥ＿ＤＥＬ遅延信号の立ち下がりは、ＢＮＫＩＤＬＥ信号の立ち下がりとほぼ同期している。図３では強調するために別のモジュールとして図示しているが、一般的に、遅延コントローラの回路構成と動作は、グローバルコントローラに組み込んでも、あるいは、図示のように別の回路として設けてもよい。また、本発明は、遅延コントローラを実現するいかなる特定のアーキテクチャにも限定されない。ＢＮＫＩＤＬＥ＿ＤＥＬ信号を使えば、電源システム内の電源装置全てを、電源システムが制御することができる。こうすることにより、実現する際に誤りのない単純設計が可能になるという長所がある。または、電源システムは、電源システム内の電源装置のサブセット（例えば、複数の参照電圧電源装置のみ）を制御するために、ＢＮＫＩＤＬＥ＿ＤＥＬ信号を使用してもよい。
【００３１】
図４は、自己リフレッシュクロックなどの遅いクロックを、遅延コントローラがどう利用して、充分に長いアクティブ期間を持った修正ＢＮＫＩＤＬＥ信号を生成するのか、その一例を示すタイミング図である。図４に示した修正前のＢＮＫＩＤＬＥ信号は、まずロー（アクティブ）状態にあり、ハイ（スタンバイ）状態に遷移し、さらに、遷移してロー状態に戻る。図４に図示した例では、自己リフレッシュクロックは周期が６４μｓ、負荷サイクルが５０％である（つまり、クロックの各１周期は３２μｓのアクティブ状態と、３２μｓのスタンバイ状態とからなる）。再度記しておくが、本発明は、クロック周期が充分に長く、修正後のＢＮＫＩＤＬＥ信号の立ち上がりについて十分な遅延が保証でき、電源装置を元の状態に戻すことができる限り、自己リフレッシュクロック信号のどんな特定のクロック周期にも限定されない（通常、遅延は少なくとも１μｓのオーダで、周期は少なくとも２、３μｓ）。
【００３２】
上記遅延コントローラは、上記自己リフレッシュクロックを以下のように使用して、少なくとも自己リフレッシュクロック周期の半分の遅延を保証する。遅延コントローラは、ＢＮＫＩＤＬＥ信号にほぼ従う内部信号ＢＮＫＩＤＬＥ＿Ｔを維持する。ただし、ＢＮＫＩＤＬＥ＿Ｔ信号は、ロー状態からハイ状態に遷移する際にＢＮＫＩＤＬＥ信号には従わず、ＢＮＫＩＤＬＥ信号とは相対的に遅延する。具体的には、ＢＮＫＩＤＬＥ信号がロー状態からハイ状態に遷移した後に、ＢＮＫＩＤＬＥ＿Ｔ信号が、自己リフレッシュクロック信号の１つ目の立ち上がりのタイミングで、ロー状態からハイ状態に遷移する。なお、遅い自己リフレッシュクロック信号は、ＢＮＫＩＤＬＥ信号のタイミングと同期していない。その結果、ＢＮＫＩＤＬＥ信号の立ち上がりと、自己リフレッシュクロックのその次の立ち上がりとの間のタイミングの違いは、０から６４μｓ（つまり、自己リフレッシュクロックの１周期以下）である。
【００３３】
上記ＢＮＫＩＤＬＥ＿Ｔ信号は、本質的には、ＢＮＫＩＤＬＥ＿ＤＥＬ信号を生成するために、遅延コントローラ内で自己リフレッシュクロックとともに使用される中間信号である（自己リフレッシュクロックの状態によって、ＢＮＫＩＤＬＥ＿Ｔ信号自身の立ち上がりの遅延は、適切な動作を保証するのに必要な１μｓ以上の遅延を生むには、必ずしも充分ではない）。具体的には、図４に示すように、ＢＮＫＩＤＬＥ＿Ｔ信号がハイ状態に遷移した後、ＢＮＫＩＤＬＥ＿ＤＥＬ信号が、自己リフレッシュクロックの１つ目の立ち下がりのタイミングで、ロー（アクティブ）状態からハイ（スタンバイ）状態へ遷移する。換言すれば、ＢＮＫＩＤＬＥ＿Ｔは、自己リフレッシュクロックの立ち上がりでハイ状態に遷移し、ＢＮＫＩＤＬＥ＿ＤＥＬは、自己リフレッシュクロックの次の立ち下がりでハイ状態に遷移する。こうすることによって、修正前のＢＮＫＩＤＬＥ信号の立ち上がりと、ＢＮＫＩＤＬＥ＿ＤＥＬ信号の立ち上がりとの間で、少なくとも自己リフレッシュクロック周期の半分（この場合、３２μｓ）の遅延が保証できる。なお、この遅延は、自己リフレッシュクロック信号の状態に応じて、ＢＮＫＩＤＬＥ信号の立ち上がりに対して相対的に、自己リフレッシュクロック周期の０．５倍から１．５倍の間で変化しうる。図４の例では、起こりえる最小の遅延は約３２μｓ、同じく最大の遅延は約９６μｓである。
【００３４】
ＢＮＫＩＤＬＥ＿ＤＥＬ信号は電源システム内の全ての電源装置のアクティブ状態／スタンバイ状態を制御する。したがって、ＢＮＫＩＤＬＥ＿ＤＥＬ信号の立ち上がりを、少なくとも自己リフレッシュクロック周期の半分だけ遅延させれば、電源装置のアクティブ状態の最低限の長さが、外部命令とＢＮＫＩＤＬＥ信号のアクティブ状態の長さに関わらず、少なくとも自己リフレッシュクロック周期の半分になることが保証される。その結果、こういった遅延機構はどれも単に、ＢＮＫＩＤＬＥ＿ＤＥＬ信号で与えられた遅延を補完するにすぎないのだが、個々の電源装置において内部でＲＣ遅延を発生させる必要がない。
【００３５】
重要なのは、ＢＮＫＩＤＬＥ＿ＤＥＬ信号が、ＢＮＫＩＤＬＥを遅延させてできた、単に時間についてシフトした信号ではないことである。ＢＮＫＩＤＬＥ＿ＤＥＬ信号の立ち上がりだけが、修正前のＢＮＫＩＤＬＥ信号と相対的に遅延している。ＢＮＫＩＤＬＥ＿Ｔ信号とＢＮＫＩＤＬＥ＿ＤＥＬ信号とは、ハイのスタンバイ状態からローのアクティブ状態に、修正前のＢＮＫＩＤＬＥ信号とほぼ同時に遷移する。換言すれば、ＢＮＫＩＤＬＥ信号の立ち下がりとＢＮＫＩＤＬＥ＿ＤＥＬ信号の立ち下がりとの間では、信号が遅延コントローラのロジックを伝播するのに必要なごく短い時間を除けば、実質的に遅延がない。この方式では、電源システムに入力されたＢＮＫＩＤＬＥ＿ＤＥＬ信号が、電源システム内の電源装置を、外部命令を受信した際に最低限の遅延で起動させることか保証される。
【００３６】
図５の流れ図は、外部命令受信時に、図３に示した好ましいメモリ装置を使って、ＢＮＫＩＤＬＥ＿ＤＥＬ信号を生成する動作をまとめたものである。動作２１０では、受信器１０２が外部命令を受信し、その結果、命令デコーダ１０４は内部命令信号をグローバルコントローラ１１０に送信する。この内部命令信号に対して、グローバルコントローラ１１０は、外部信号の長さに応じてＢＮＫＩＤＬＥ信号をアクティブ状態にする（動作２２０）。外部命令が終了すると、グローバルコントローラ１１０は、ＢＮＫＩＤＬＥ信号をロー（アクティブ）状態からハイ（スタンバイ）状態に切り替える。
【００３７】
遅延コントローラ１３０は、このＢＮＫＩＤＬＥ信号と自己リフレッシュクロック信号とを受信する。ＢＮＫＩＤＬＥ信号の立ち上がりに対して、動作２３０では、ＢＮＫＩＤＬＥ信号の立ち上がりの後に、遅延コントローラ１３０が、自己リフレッシュクロックの１つ目の立ち上がりで、ＢＮＫＩＤＬＥ＿Ｔ信号をロー状態からハイ状態（立ち上がり）に遷移させる。動作２４０では、ＢＮＫＩＤＬＥ＿Ｔ信号の立ち上がりの後の、自己リフレッシュクロックの１つ目の立ち下がりで、ＢＮＫＩＤＬＥ＿ＤＥＬ信号が、ロー状態からハイ状態に遷移する。こうすることにより、ＢＮＫＩＤＬＥ＿ＤＥＬ信号の立ち上がりが、少なくとも自己リフレッシュクロック周期の半分だけ、ＢＮＫＩＤＬＥ信号と相対的に遅延することが保証される。次の外部命令を受信すると、ＢＮＫＩＤＬＥ＿ＤＥＬはハイ（スタンバイ）状態からロー（アクティブ）状態に、ＢＮＫＩＤＬＥ信号とほぼ同時に遷移する。
【００３８】
図６は、本発明の遅延方式によって修正された信号パターンを受信した参照電圧電源装置が生成した、参照電圧ＶＲＥＦの様子を観察した結果を示すグラフである。図６の下側の信号は、アクティブ（ロー）とスタンバイ（ハイ）状態との間で繰り返し切り替わるＢＮＫＩＤＬＥ＿ＤＥＬ信号である。図２のグラフと同様、スタンバイ期間は４００ｎｓである。ただし、この例では、遅延コントローラによって、アクティブ状態が強制的に８μｓ継続している。こうすることにより、参照電圧電源装置は、各アクティブ期間にＶＲＥＦ（図６上側の信号）について安定した目標電圧を完全に確立することができる。その結果、ＶＲＥＦの電圧レベルは目標レベルで維持され、経時的に劣化しない。
【００３９】
本発明には、従来の手法に比した長所がいくつかある。電源システムの個々の電源装置内で複数の局所的遅延を使用すると、各遅延が相互に異なったり、あるいは無意識のうちに省略してしまったりすることがある。こういった手法をとらずに、電源システム全体に入力されるＢＮＫＩＤＬＥの立ち上がりで同じ１つの遅延を加える（ＢＮＫＩＤＬＥ＿ＤＥＬ）。また、５００ｎｓのオーダの遅延が、個々の電源装置内のＲＣ遅延で実現可能な最大の遅延であるが、これでも、メモリ装置の以上動作防止には不充分なことがある。一方、本発明の上記手法では、スタンバイ状態に遷移する際に、１μｓ、あるいは数μｓのオーダ（例えば、上記の例では、少なくとも３２μｓ）の遅延が保証される。この遅延は、電源システム全体に対して加えられ、局所的な既存の遅延とは無関係である（局所的な既存の遅延は、システム全体に対する遅延だけでなく、個々の電源装置に特有な遅延も生成する）。従来から個々の電源装置内で短い遅延の生成のために使用されているＲＣ遅延部材は、全く使わなくてよくなり、これによって、メモリ装置上のスペースが数千平方μｍ節約できる。
【００４０】
メモリ装置で既に使用可能な自己リフレッシュクロックを使うことで、本発明は、メモリ装置上の貴重なスペースを使ってしまう別のクロックを必要とすることなく、数μｓの遅延を加える。さらに、この手法は、数μｓのオーダの遅延を生成するのに相当のチップ面積を必要とするＲＣ遅延より、はるかに優れている。
【００４１】
また、本発明は、電源装置設計を簡素化し、潜在的に起こりえる設計ミスを回避する。ＢＮＫＩＤＬＥに基づいて個々の電源装置が同じ遅延を受けて、アクティブ動作からスタンバイ動作に切り替わる。こうすることにより、個々の電源装置に対して遅延方式を設計する必要がなくなる。遅延を省略してしまったり、信号の間違ったエッジで誤って遅延をかけてしまったり、といった設計ミスが防止され、ＢＮＫＩＤＬＥの遅延を確かめるために開発期間中に複数個の信号をテストする必要がなく、１つテストするだけでよい（これは特に望ましい。なぜならば、電源システムの設計試験は、論理の検証よりも、ドライバ強度、電流消費、および、アナログ回路の安定性を中心に行われる傾向があるからである）。
【００４２】
本発明は、内部電圧デカップリング容量でどんな種類の電荷損失が起きても素早いリカバリができるように、電源装置に対して最小限必要なアクティブ状態を保証する。また、スイッチオン／スイッチオフをしている外部信号の「中間」周波数パターン（例えば、図１に図示するようなもの）が高電圧リップルやメモリ装置の異常動作を誘発しない。また、スタンバイ動作がいつ中断されても、ピーク負荷の後、電圧電源システムが所望の電圧レベルまで戻るのに充分な時間を常に提供する。また、本発明の方式では、アクティブ状態の開始を遅らせることがなく、電源システムは、アクティブ動作を要求する外部命令に応答して、すぐにアクティブ状態に入ることができる。本発明は、標準的な電源システムかクロックトスタンバイモードを採用する電源システムであれば、どんなシステムとも完全に互換可能である。
【００４３】
本発明は、本質的には、各スタンバイ状態の開始を遅延させることにより、電源システム全体のアクティブ状態の長さを延ばすものである。電源システムのアクティブ状態をこのように延長した結果生じる電流は、無視できる。例えば、アクティブパターン（ＩＤＤ０、ＩＤＤ１、…）の場合、電流は増加しない。スタンバイパターンについては、全く最初だけでしか高電流が発生しない（ＢＮＫＩＤＬＥをハイにするスイッチング）。ただし、数ミリ秒の平均をとれば、この増加は消える。
【００４４】
自己リフレッシュクロックを使用することは、上記の理由で特に長所があるのだが、本発明が、少なくとも約１μｓ、好ましくは少なくとも２、３μｓの遅延を与える、どんな「遅いクロック」についても実施可能であることは理解できよう。
【００４５】
本発明は、従来使用されている、ある信号極性（例えば、「ハイ」と「ロー」）を念頭において記載してきたが、本発明は、いかなる特定の極性の信号、あるいは、ある信号の状態とある機能との間のいかなる特定の対応に対する使用にも限定されない。例えば、スタンバイ状態を「ハイ」状態と関連付け、アクティブ状態を「ロー」と関連付けると、本発明は極性の表記は逆になるが、同様に問題なく機能する。同様に、上記信号遅延方式が全体として実施される限り、クロック信号の立ち上がりでトリガーされると記載したある信号が、立ち下がりでトリガーされてもよい。あるいはその逆でもよい。
【００４６】
上記では、ランダムアクセスメモリにおいてスタンバイモードを実行する、新規で改善された方法と装置の好適な実施形態を記載したが、ここに記した教示を考慮して、これ以外の改変、変形、変更が当業者に対して提案されるであろうと考えられる。したがって、こういった変形、改変、変更は、全て、添付の請求項に記載の本発明の範囲内である。ここでは具体的な用語が使用されているが、包括的かつ描写的な意味で使用しているのであって、本発明を限定する意図はない。
【図面の簡単な説明】
【００４７】
【図１】アクティブ状態とスタンバイ状態との間で高速でトグリングを行った結果、ランダムアクセスメモリ装置の参照電圧電源装置が異常動作を起こしている様子を示したタイミング図である。
【図２】ＢＮＫＩＤＬＥ信号を高速でトグリングした結果、非常に短いアクティブ状態が発生していること、および、参照電圧電源装置が正常に動作しなくなった際の参照電圧ＶＲＥＦの対応するレベルを示したグラフである。
【図３】ランダムアクセスメモリ装置の電源システムにおいて、充分に長いアクティブ状態を保証するための、本発明の好ましい一実施形態の構成のメモリ装置を示すブロック図である。
【図４】遅延コントローラが従来の自己リフレッシュクロックを使って、電源システムのスタンバイモードの開始を充分に遅延させる方式を示すタイミング図である。
【図５】ランダムアクセスメモリ装置の電源システムで充分に長いアクティブ状態を保証するための、本発明の好ましい一実施形態の動作を示す機能流れ図である。
【図６】アクティブ状態とスタンバイ状態との間で外部信号が高速でトグリングするにもかかわらず電圧ＶＲＥＦを生成する参照電圧電源装置の通常動作を示すグラフである。
【符号の説明】
【００４８】
１００    ランダムアクセスメモリ装置（メモリ装置）
１０２    受信器
１０４    命令デコーダ
１１０    グローバルコントローラ
１２０    自己リフレッシュブロック（自己リフレッシュ発振器）
１３０    遅延コントローラ
１４０    電源システム
【図１】
2006309933.tif 000003
【図２】
2006309933.tif 000004
【図３】
2006309933.tif 000005
【図４】
2006309933.tif 000006
【図５】
2006309933.tif 000007
【図６】
2006309933.tif 000008