(57)【要約】【課題】  低誘電損失を実現しつつ集積化が図れ、さらに反射損失を低減できる高周波信号伝送回路の製造方法及び高周波信号伝送回路装置を提供すること。【解決手段】  中空部４、つまり半導体基板１上に設けられた凹部４の側面には、エッチストッパー材２ａが設けられている。このようにエッチストッパー材２ａが設けられることにより、エッチングによって、凹部４の領域と凹部４以外の半導体基板１の領域との境界に沿って、寸法誤差を低減しつつ、凹部４を形成することができる。寸法誤差を低減することができる結果、特性インピーダンスを整合させることができ反射損失を低減できる。【選択図】図２
2006222609.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の第１の領域を囲うように溝を形成する工程と、
前記溝内にストッパー材を埋める工程と、
前記第１の領域を通過するように、前記半導体基板上に高周波信号の伝送線路を形成する工程と、
前記伝送線路の形成後、前記ストッパー材をエッチストッパーとして前記半導体基板の前記第１の領域をエッチングにより除去することで、該第１の領域に凹部を形成する工程と
を具備することを特徴とする高周波信号伝送回路装置の製造方法。
【請求項２】
請求項１に記載の高周波信号伝送回路装置の製造方法であって、
前記ストッパー材は、絶縁体でなることを特徴とする高周波信号伝送回路装置の製造方法。
【請求項３】
請求項２に記載の高周波信号伝送回路装置の製造方法であって、
前記凹部を形成する工程は、
前記第１の領域と、前記第１の領域以外の領域である前記半導体基板の第２の領域との境界に沿って、前記絶縁膜にスリットを形成する工程と、
前記絶縁膜にスリットを形成した後、前記エッチングする工程と
を有することを特徴とする高周波信号伝送回路装置の製造方法。
【請求項４】
請求項２に記載の高周波信号伝送回路装置の製造方法であって、
前記溝が形成された半導体基板上に絶縁膜を形成する工程をさらに具備し、
前記絶縁膜を形成する工程は、前記溝内に前記ストッパー材として該絶縁膜の材料が埋められる工程を有することを特徴とする高周波信号伝送回路装置の製造方法。
【請求項５】
請求項４に記載の高周波信号伝送回路装置の製造方法であって、
前記凹部を形成する工程は、
前記第１の領域と、前記第１の領域以外の領域である前記半導体基板の第２の領域との境界に沿って、前記絶縁膜にスリットを形成する工程と、
前記絶縁膜にスリットを形成した後、前記エッチングする工程と
を有することを特徴とする高周波信号伝送回路装置の製造方法。
【請求項６】
請求項１に記載の高周波信号伝送回路装置の製造方法であって、
前記ストッパー材は、導体でなることを特徴とする高周波信号伝送回路装置の製造方法。
【請求項７】
請求項６に記載の高周波信号伝送回路装置の製造方法であって、
前記溝内に前記ストッパー材として前記導体を埋める工程の後、前記伝送線路を形成する前に、前記半導体基板上に絶縁膜を形成する工程をさらに具備することを特徴とする高周波信号伝送回路装置の製造方法。
【請求項８】
請求項７に記載の高周波信号伝送回路装置の製造方法であって、
前記凹部を形成する工程は、
前記絶縁膜を形成した後、前記第１の領域と、前記第１の領域以外の領域である前記半導体基板の第２の領域との境界に沿って、少なくとも前記絶縁膜にスリットを形成する工程と、
前記スリットを形成した後、前記エッチングする工程と
を有することを特徴とする高周波信号伝送回路装置の製造方法。
【請求項９】
請求項６に記載の高周波信号伝送回路装置の製造方法であって、
前記溝が形成された半導体基板上に導体膜を形成する工程をさらに具備し、
前記導体膜を形成する工程は、前記溝内に該導体膜の材料が埋められる工程を有することを特徴とする高周波信号伝送回路装置の製造方法。
【請求項１０】
請求項６に記載の高周波信号伝送回路装置の製造方法であって、
前記エッチングにより形成された前記凹部の表面を覆うように導体を成膜する工程をさらに具備することを特徴とする高周波信号伝送回路装置の製造方法。
【請求項１１】
請求項１に記載の高周波信号伝送回路装置の製造方法であって、
前記溝を形成する工程は、
前記第１の領域を囲うように第１の溝を形成する工程と、
前記第１の溝が形成される部位の近傍に第２の溝を形成する工程とを有し、
前記溝内に前記ストッパー材を埋める工程は、前記第１の溝内に第１の材料でなる前記ストッパー材を埋める工程を有し、
当該高周波信号伝送回路装置の製造方法は、前記第２の溝内に前記第１の材料とは異なる第２の材料を埋める工程をさらに具備することを特徴とする高周波信号伝送回路装置の製造方法。
【請求項１２】
請求項１に記載の高周波信号伝送回路装置の製造方法であって、
前記溝内にストッパー材を埋める工程は、
少なくとも前記溝内に第１の材料でなる第１の膜を形成する工程と、
前記第１の膜が形成された後、少なくとも前記溝内に前記第１の膜の上から、前記第１の材料とは異なる第２の材料でなる第２の膜を形成する工程と
を有することを特徴とする高周波信号伝送回路装置の製造方法。
【請求項１３】
請求項１に記載の高周波信号伝送回路装置の製造方法であって、
前記伝送線路を形成する工程は、
前記第１の領域上に、前記伝送線路のうち第１の幅を有する第１の部分を形成する工程と、
前記半導体基板の前記第１の領域以外の領域である第２の領域上に、前記伝送線路のうち前記第１の幅と異なる第２の幅を有する第２の部分を形成する工程と
を有することを特徴とする高周波信号伝送回路装置の製造方法。
【請求項１４】
請求項１に記載の高周波信号伝送回路装置の製造方法であって、
前記凹部を形成する工程は、前記凹部の深さを制御する工程を有することを特徴とする高周波信号伝送回路装置の製造方法。
【請求項１５】
請求項１に記載の高周波信号伝送回路装置の製造方法であって、
前記凹部を形成する工程は、前記伝送線路の静電容量に基づき前記凹部の深さを決定する工程を有することを特徴とする高周波信号伝送回路装置の製造方法。
【請求項１６】
請求項１４に記載の高周波信号伝送回路装置の製造方法であって、
前記凹部の深さを制御する工程は、
前記伝送線路の特性インピーダンスを測定する工程と、
前記測定結果に応じて前記深さを調整する工程と
を有することを特徴とする高周波信号伝送回路装置の製造方法。
【請求項１７】
側面を有する凹部を表面に有する半導体基板と、
少なくとも前記側面上に形成され、エッチングにより前記凹部が形成される時のエッチストッパーとなるストッパー材と、
前記凹部に懸架されるように前記半導体基板上に配線された高周波信号の伝送線路と
を具備することを特徴とする高周波信号伝送回路装置。
【請求項１８】
請求項１７に記載の高周波信号伝送回路装置であって、
前記ストッパー材は、絶縁体でなることを特徴とする高周波信号伝送回路装置。
【請求項１９】
請求項１８に記載の高周波信号伝送回路装置であって、
前記半導体基板上に設けられた絶縁膜をさらに具備し、
前記ストッパー材である絶縁体は、前記絶縁膜の材料の一部であることを特徴とする高周波信号伝送回路装置。
【請求項２０】
請求項１７に記載の高周波信号伝送回路装置であって、
前記ストッパー材は、導体でなることを特徴とする高周波信号伝送回路装置。
【請求項２１】
請求項２０に記載の高周波信号伝送回路装置であって、
前記凹部に懸架されるように、前記伝送線路の下部に設けられた導体膜と、
前記伝送線路と前記導体膜との間に設けられた絶縁膜と
をさらに具備することを特徴とする高周波信号伝送回路装置。
【請求項２２】
請求項２０に記載の高周波信号伝送回路装置であって、
前記凹部は、
前記側面以外の表面と、
表面上に設けられた導体膜と
を有することを特徴とする高周波信号伝送回路装置。
【請求項２３】
請求項１７に記載の高周波信号伝送回路装置であって、
前記伝送線路は、
前記凹部上に懸架され、第１の幅を有する第１の部分と、
前記凹部以外の前記半導体基板上に配線され、前記第１の幅と異なる第２の幅を有する第２の部分と
を有することを特徴とする高周波信号伝送回路装置。
【請求項２４】
請求項１７に記載の高周波信号伝送回路装置であって、
第１の材料でなる第１の膜と、
前記第１の膜上に形成され、前記第１の材料とは異なる第２の材料でなる第２の膜と
を有することを特徴とする高周波信号伝送回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号を伝送する高周波信号伝送回路の製造方法及び高周波信号伝送回路装置に関する。
【背景技術】
【０００２】
携帯電話機器や無線ＬＡＮ（Local Area Network）で用いられるルータ等は、信号の送信及び受信処理を行うために、高周波無線用のスイッチ回路等、高周波信号用の伝送回路を有している。伝送回路の種類としては、同軸線路を広げて平板状にしたマイクロストリップ型、同一面上に信号線とグランド線とが配線されたコプレナ導波管（ＣＰＷ：CoPlanar Waveguide）型等がある。
【０００３】
最近では、伝送信号のパワー損失を極力低減させる必要があることから、増幅器及び信号処理用ＩＣ（Integrated Circuit）を集積化することが望まれている。しかし、このような集積化のためにシリコン基板やＧａＡｓ基板等の半導体基板が必要となるが、これらの基板を用いると伝送線路の誘電損失が大きくなってしまう。そこで、伝送線路の周囲の半導体に中空部を形成することで、その誘電率を下げ、誘電損失を低減するといった中空構造を有する伝送回路が提案されている（例えば、特許文献１参照。）。
【０００４】
なお、本発明には直接関係ないが、本発明の先行文献として下記の特許文献２のような文献もある。この特許文献２に記載された装置は加速度センサである。
【特許文献１】米国特許第５，９８６，５１７号明細書（ＦＩＧ．５Ａ、５Ｂ）
【特許文献２】特開２０００−２８６４３０号公報（図３等）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のような中空構造を有する伝送回路において、中空部の寸法精度の管理が難しく、加工プロセス上で寸法誤差が生じやすいという問題がある。このため、中空部を作ることにより誘電損失は低減できるが、基板における中空部とそうでない部位との境界で、反って特性インピーダンスの不整合による反射損失を大きくする結果となる。
【０００６】
以上のような事情に鑑み、本発明の目的は、低誘電損失を実現しつつ集積化が図れ、さらに反射損失を低減できる高周波信号伝送回路の製造方法及び高周波信号伝送回路装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明に係る高周波信号伝送回路の製造方法は、半導体基板上の第１の領域を囲うように溝を形成する工程と、前記溝内にストッパー材を埋める工程と、前記第１の領域を通過するように、前記半導体基板上に高周波信号の伝送線路を形成する工程と、前記伝送線路の形成後、前記ストッパー材をエッチストッパーとして前記半導体基板の前記第１の領域をエッチングにより除去することで、該第１の領域に凹部を形成する工程とを具備する。
【０００８】
本発明では、エッチストッパーとしてストッパー材を溝内に埋めることにより、第１の領域とそれ以外の基板上の領域との境界をはっきり区別するように凹部を形成することができる。すなわち、凹部の寸法誤差を低減できるため、特性インピーダンスを整合させることができ反射損失を低減できる。また、もちろん凹部による中空構造を作製することにより、低誘電損失を実現しつつ、例えば増幅器及び信号処理用ＩＣの集積化が図れる。
【０００９】
本発明において、高周波信号とは、例えば数百MＨｚ〜数百ＧＨｚ帯の周波数を持つ信号であって、いわゆるマイクロ波やミリ波も含む信号である。
【００１０】
ストッパー材は、例えば金属等の導体であってもよいし、酸化膜や樹脂膜等の絶縁体であってもよい。
【００１１】
凹部の形状は、あらゆる形状が考えられる。例えば凹部の形状（凹部を構成する面の形状）は、平面、曲面、または、これら両方が組み合わされた形状が考えられる。また、半導体基板の表面側から見た形状、つまり、第１の領域とそれ以外の半導体基板上の領域との境界線の形状は、直線、曲線、または、これら両方が組み合わされた形状が考えられる。
【００１２】
本発明の一の形態によれば、前記凹部を形成する工程は、前記第１の領域と、前記第１の領域以外の領域である前記半導体基板の第２の領域との境界に沿って、前記絶縁膜にスリットを形成する工程と、前記絶縁膜にスリットを形成した後、前記エッチングする工程とを有する。これにより、エッチングにより第１の領域と第２の領域との境界に沿った、つまり寸法誤差のない凹部を形成することができる。スリットとは、線状のものに限られず、点状や孔状のものであってもよい。スリットの形成は、例えばフォトリソグラフィ及びエッチングが用いられる。
【００１３】
本発明の一の形態によれば、前記溝が形成された半導体基板上に絶縁膜を形成する工程をさらに具備し、前記絶縁膜を形成する工程は、前記溝内に前記ストッパー材として該絶縁膜の材料が埋められる工程を有する。これにより、絶縁膜の形成時にストッパー材を溝内に埋めることができ、例えば別々のプロセスで絶縁膜とストッパー材とを形成する場合に比べ、プロセス時間を短縮することができる。また、この場合においても、上述したように、前記凹部を形成する工程は、前記第１の領域と、前記第１の領域以外の領域である前記半導体基板の第２の領域との境界に沿って、前記絶縁膜にスリットを形成する工程と、前記絶縁膜にスリットを形成した後、前記エッチングする工程とを有するようにしてもよい。
【００１４】
一方、ストッパー材が導体の場合、本発明の一の形態によれば、前記溝内に前記ストッパー材として前記導体を埋める工程の後、前記伝送線路を形成する前に、前記半導体基板上に絶縁膜を形成する工程をさらに具備する。
【００１５】
本発明の一の形態によれば、前記凹部を形成する工程は、前記絶縁膜を形成した後、前記第１の領域と、前記第１の領域以外の領域である前記半導体基板の第２の領域との境界に沿って、少なくとも前記絶縁膜にスリットを形成する工程と、前記スリットを形成した後、前記エッチングする工程とを有する。
【００１６】
本発明の一の形態によれば、前記溝が形成された半導体基板上に導体膜を形成する工程をさらに具備し、前記導体膜を形成する工程は、前記溝内に該導体膜の材料が埋められる工程を有する。これにより、導体膜の形成時にストッパー材を溝内に埋めることができ、例えば別々のプロセスで導体膜とストッパー材とを形成する場合に比べ、プロセス時間を短縮することができる。また、この場合、凹部が形成された後は、凹部の上方であって伝送線路の下方に導体膜が残るので、この導体膜によりマイクロシールディング効果が期待できる。つまり、１回の導体膜の成膜で、ストッパー材とシールド材とを形成することができる。
【００１７】
本発明の一の形態によれば、前記エッチングにより形成された前記凹部の表面を覆うように導体を成膜する工程をさらに具備する。このように成膜された導体により、伝送線路のマイクロシールディング効果を得ることができる。成膜された導体は、ストッパー材と電気的に繋げられるように構成されていてもよい。本発明でいう凹部の表面とは、ストッパー材が形成された部位以外の凹部を構成する面である。また、本発明でいう導体は、溝内に形成されたストッパー材としての導体と、材料が同じであってもよいし、異なる材料であってもよい。導体の成膜方法としては、例えば、無電解メッキ等が挙げられるが、これに限られない。
【００１８】
本発明の一の形態によれば、前記溝を形成する工程は、前記第１の領域を囲うように第１の溝を形成する工程と、前記第１の溝が形成される部位の近傍に第２の溝を形成する工程とを有し、本発明の一の形態によれば、記溝内に前記ストッパー材を埋める工程は、前記第１の溝内に第１の材料でなる前記ストッパー材を埋める工程を有し、当該高周波信号伝送回路装置の製造方法は、前記第２の溝内に前記第１の材料とは異なる第２の材料を埋める工程をさらに具備する。例えば、第１の材料が絶縁材料である場合、第２の材料は、例えば導電材料が用いられる。この導電材料によってマイクロシールディング効果を得ることができる。
【００１９】
本発明の一の形態によれば、前記溝内にストッパー材を埋める工程は、少なくとも前記溝内に第１の材料でなる第１の膜を形成する工程と、前記第１の膜が形成された後、少なくとも前記溝内に前記第１の膜の上から、前記第１の材料とは異なる第２の材料でなる第２の膜を形成する工程とを有する。このように１つの溝内に２つ以上の材料が埋め込まれるようにしてもよい。この場合、例えば、第１の材料が導電材料の場合、第２の材料が絶縁材料とすることができる。あるいはその逆でもよい。これにより、ストッパー効果のほか、マイクロシールディング効果を得ることができる。
【００２０】
本発明の一の形態によれば、前記伝送線路を形成する工程は、前記第１の領域上に、前記伝送線路のうち第１の幅を有する第１の部分を形成する工程と、前記半導体基板の前記第１の領域以外の領域である第２の領域上に、前記伝送線路のうち前記第１の幅と異なる第２の幅を有する第２の部分を形成する工程とを有する。第１及び第２の部分における特性インピーダンスが整合するような第１及び第２の幅が設定されればよい。
【００２１】
本発明の一の形態によれば、前記凹部を形成する工程は、前記凹部の深さを制御する工程を有する。これにより、凹部の深さに応じて伝送線路の静電容量を決定することができるので、境界における特性インピーダンスを高精度に整合させることができる。具体的には、例えば高周波信号伝送回路の設計時において、設計者がこのような静電容量を計算することで、凹部の深さを決定する。そして、そのように予め決定された深さで凹部を形成すればよい。
【００２２】
本発明の一の形態によれば、前記凹部の深さを制御する工程は、前記伝送線路の特性インピーダンスを測定する工程と、前記測定結果に応じて前記深さを調整する工程とを有する。具体的には、実際の製品の製造時において、例えば毎ロットごとに一枚サンプルを使って、本発明のような深さ制御が行われるようにすれば、良好な特性インピーダンスの整合を図ることができる。この場合、例えば、深さを段階的に深くしながら、その段階ごとに特性インピーダンスを測定すればよい。これに対し、従来の製造方法のように、基板の裏面から凹部を作製する方法では、基板の厚さ分を除去して凹部を作製するので、その基板の厚みでその凹部の深さが決まってしまう。したがって、従来の方法では、特性インピーダンスの変動を補償することは困難である。
【００２３】
以上の各発明において、発明特定事項中あるいはその作用効果の記載中に特に明示がない限り、工程の順序は問わないものとする。
【００２４】
本発明に係る高周波信号伝送回路装置は、側面を有する凹部を表面に有する半導体基板と、少なくとも前記側面上に形成され、エッチングにより前記凹部が形成される時のエッチストッパーとなるストッパー材と、前記凹部に懸架されるように前記半導体基板上に配線された高周波信号の伝送線路とを具備する。
【００２５】
本発明では、エッチストッパーとしてストッパー材を溝内に埋めることにより、第１の領域とそれ以外の基板上の領域との境界をはっきり区別するように凹部を形成することができる。すなわち、凹部の寸法誤差を低減できるため、特性インピーダンスを整合させることができ反射損失を低減できる。また、もちろん凹部による中空構造を作製することにより、低誘電損失を実現しつつ増幅器及び信号処理用ＩＣの集積化が図れる。凹部の「側面」とは、半導体基板の表面に対し垂直であってもよいし、垂直でなくてもよい。また、この「側面」は、平面、曲面、または、これら両方が組み合わされた面であってもよい。
【００２６】
本発明の一の形態によれば、前記ストッパー材は、絶縁体でなる。
【００２７】
本発明の一の形態によれば、前記半導体基板上に設けられた絶縁膜をさらに具備し、前記ストッパー材である絶縁体は、前記絶縁膜の材料の一部である。
【００２８】
本発明の一の形態によれば、前記ストッパー材は、導体でなる。
【００２９】
本発明の一の形態によれば、当該高周波信号伝送回路装置は、前記凹部に懸架されるように、前記伝送線路の下部に設けられた導体膜と、前記伝送線路と前記導体膜との間に設けられた絶縁膜とをさらに具備する。
【００３０】
本発明の一の形態によれば、前記凹部は、前記側面以外の表面と、表面上に設けられた導体膜とを有する。
【００３１】
本発明の一の形態によれば、前記伝送線路は、前記凹部上に懸架され、第１の幅を有する第１の部分と、前記凹部以外の前記半導体基板上に配線され、前記第１の幅と異なる第２の幅を有する第２の部分とを有する。
【００３２】
本発明の一の形態によれば、前記ストッパー材は、第１の材料でなる第１の膜と、前記第１の膜上に形成され、前記第１の材料とは異なる第２の材料でなる第２の膜とを有する。
【発明の効果】
【００３３】
以上のように、本発明によれば、低誘電損失を実現しつつ集積化が図れ、さらに反射損失を低減できる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の実施の形態を図面に基づき説明する。
【００３５】
図１は、本発明の一実施の形態に係る高周波信号伝送回路装置の一部を示す斜視図である。図２は、その断面図である。
【００３６】
高周波信号伝送回路装置（以下、単に回路装置という。）１０は、半導体基板１上に、絶縁膜２を介して伝送線路３が配線されて構成されている。この例では、回路装置１０は例えばコプレナ導波管型の回路装置であり、伝送線路３は、信号線路３ａと、この信号線路３ａの両側にグランド線路３ｂ、３ｃとでなっている。半導体基板１は、例えばＳｉ、ＧａＡｓ等でなる。絶縁膜２としては、例えば、ＳｉＯ２、ＳｉＮ、ＢＣＢ(Benzocyclobutene）等が用いられる。半導体基板１、絶縁膜２の材料は、これらの材料に限られない。スリット２ｂについては後述する。
【００３７】
半導体基板１において、伝送線路３の下方には、ほぼ直方体状の中空部４が設けられている。すなわち、伝送線路３は、中空部４上で懸架されるように基板１上に形成されている。このように中空部４が設けられることにより、伝送線路３の、半導体基板１による誘電損失を低減しつつ、例えば増幅器及び信号処理用ＩＣの集積化が図れる。
【００３８】
中空部４、つまり半導体基板１上に設けられた凹部４の側面には、ストッパー材２ａが設けられている。このストッパー材２ａは、後述するように絶縁膜２が基板１上に形成されるときに形成される。このストッパー材２ａは、例えば凹部４の４つの側面に設けられている。このようにストッパー材２ａが設けられることにより、後述するようにエッチングによって、凹部４の領域と凹部４以外の半導体基板１の領域との境界（以下、単に境界という。）に沿って、寸法誤差を低減しつつ、凹部４を形成することができる。寸法誤差を低減することができる結果、特性インピーダンスを整合させることができ反射損失を低減できる。
【００３９】
次に、回路装置１０の製造方法を説明する。図３は、その製造方法を示すフローチャートである。
【００４０】
図４（Ａ）に示すように、半導体基板１上に溝１ａが形成される（ステップ３０１）。溝１ａは、例えばフォトリソグラフィ及びエッチングにより形成され、エッチング工程では例えばドライエッチングが採用される。溝１ａの深さは、凹部４（図４（Ｅ）参照）の深さの最大値とほぼ同じになるように設定される。しかし、後述するように、この溝１ａの深さの半導体基板１の面内で多少ばらつきがあってもよい。溝１ａは、例えば、凹部４を形成したい領域を囲うように、基板１を上面から見た状態で四角形状に形成される。
【００４１】
半導体基板１上に溝１ａが形成されると、図４（Ｂ）に示すように、基板１上に薄膜（絶縁膜）２が形成される（ステップ３０２）。薄膜２の成膜方法としては、スピンコートや蒸着等が挙げられる。このとき、溝１ａ内にも薄膜２の材料が堆積する。この溝１ａ内に埋め込まれた薄膜材料は、後工程（図４（Ｅ））のエッチストッパー材２ａとなる。
【００４２】
半導体基板１上に薄膜２が形成された後、図４（Ｃ）に示すように、薄膜２上に伝送線路３が形成される（ステップ３０３）。具体的には、伝送線路３は、伝送線路の材料となる導体膜（図示せず）の形成後、フォトリソグラフィ及びエッチング、またはその他の方法により形成される。また、伝送線路３は、後述するように、上記境界で特性インピーダンスが整合するようにその線幅が設計され、形成される。特性インピーダンスＺ０は以下の式（１）で表すことができる。  
Ｚ０＝｛（Ｒ＋ｊωＬ）／（Ｇ＋ｊωＣ）｝１／２・・・（１）
Ｒ：抵抗[Ω]、Ｌ：インダクタンス[Ｈ]、Ｇ：コンダクタンス[１／Ω]、Ｃ：キャパシタンス[Ｆ]。
【００４３】
伝送線路３が形成された後、図４（Ｄ）に示すように、例えばフォトリソグラフィ及びエッチングにより薄膜２にスリット２ｂを形成する（ステップ３０４）。スリット２ｂは、溝１ａ（エッチストッパー２ａ）の内側に形成され、例えば２本、溝１ａ（エッチストッパー２ａ）のほぼ平行な２辺に沿って形成される。エッチング工程では、例えばドライエッチングが採用される。このスリット２ｂは、次工程の凹部（中空部）４を形成するために設けられる。
【００４４】
なお、スリット２ｂは、上記のように例えば２本ほぼ平行に形成されることとしたが、このような形態に限らず、様々な本数や形状パターンのスリット２ｂが形成される。
【００４５】
スリット２ｂが形成された後、図４（Ｅ）に示すように、これらのスリット２ｂを介して、例えば半導体基板１及びエッチストッパー２ａの選択性の良好なエッチング処理が行われる（ステップ３０５）。このエッチング処理は、ドライエッチング、ウェットエッチング、または、その両方のエッチングが採用される。これにより、半導体基板１のみが除去され、中空部となる凹部４が形成される。
【００４６】
図５及び図６は、境界付近の伝送線路３を拡大した斜視図である。特に、図５は本実施の形態に係る一種類のコプレナ導波管型であり、図６はマイクロストリップライン型である。これらの図に示すように、伝送線路３は、境界面１１における特性インピーダンスが整合するようにその線幅が設計され、形成される。図５及び図６に示す例では、凹部４上の線幅が、凹部４以外の基板１上の線幅より大きくなるように設計されている。なお、図５及び６では、絶縁膜は図示を省略している。
【００４７】
境界形状は本発明の図５または図６の直線形状に限らず、伝送線路線幅の変化に従い、あらゆる境界形状になる。実際に「境界」というのは、式（１）からも分かるように、線路形状によっても変わるものである。つまり、伝送線路の寸法の設計によって、凹部の形状も変えることができる。例えば、滑らかな曲線状の伝送線路が必要とされる時には、伝送線路の寸法の変化に応じたあらゆる境界形状が考えられる。重要なことは、設計上で決まった境界に沿って正確に中空構造を作製することである。
【００４８】
以上のように、本実施の形態に係る回路装置１０の製造方法によれば、エッチストッパーとしてストッパー材２ａを溝１ａ内に埋めることにより、境界ではっきり区別するように凹部を形成することができる。すなわち、凹部４の寸法誤差を低減できるため、特性インピーダンスを整合させることができ反射損失を低減できる。
【００４９】
本実施の形態では、薄膜２の形成時にストッパー材２ａを溝１ａ内に埋めることができるので、例えば別々のプロセスで薄膜２とストッパー材２ａとを形成する場合に比べ、プロセス時間を短縮することができる。
【００５０】
本実施の形態では、境界に沿って薄膜２にスリット２ｂを形成した後、エッチングにより半導体基板の材料を除去することにより、寸法誤差のない凹部４を形成することができる。
【００５１】
次に、本発明者は、凹部４を形成するステップ３０５において、凹部４の深さをいろいろ変えて特性インピーダンスを整合させるというシミュレーションを行った。以下、このシミュレーションについて、より具体的に説明する。
【００５２】
具体的には、まず、所定の深さだけ基板１の材料を、例えばエッチングにより除去する（ステップ３０５−１）。所定の深さとは、予め設定された凹部４の最終的な深さより浅い深さであり、例えば１０μｍである。所定の深さだけ基板材料が除去されると、伝送線路３の境界の両側における特性インピーダンスを測定する（ステップ３０５−２）。測定の結果、特性インピーダンスが整合すれば、あるいは、当該境界両側での特性インピーダンスの差が所望の範囲内であれば、凹部４の形成を終了する。測定の結果、特性インピーダンスが整合しないとき、あるいは、上記所望の範囲内にないときは、ステップ３０５−１に戻り、凹部４の深さをエッチングにより深くしていく。
【００５３】
伝送線路３と半導体基板１との間のキャパシタンスＣは、次式（２）で表すことができる。  
Ｃ＝（εｒε０・Ｓ）／ｄ・・・（２）
εｒ：空気の比誘電率＝１、ε０：真空の誘電率、Ｓ：半導体基板に対面する伝送線路３の面積、ｄ：凹部の深さ。
【００５４】
したがって、ｄが変わることによりＣが変わり、その結果、上記式（１）により特性インピーダンスも変わる。つまり、ｄを制御することで特性インピーダンスを制御することが可能となる。
【００５５】
本発明者は、以上のようなシミュレーションを行った結果、特性インピーダンスを正確に整合させることができた。そして、その結果、約１ｄＢ／ｃｍの改善が見られた。上記では、例えば所定の深さごと、例えば１０μｍごとに凹部４を形成することを説明したが、例えば深さが１０μｍのばらつきの場合、本シミュレーションにおいては、特性インピーダンスが０．１〜０．２ｄＢ／ｃｍのばらつきがあるのみで、問題ない。なお、このシミュレーションにおいては、境界の両側における伝送線路３の線幅が、所定の値に一致していると仮定している。
【００５６】
ここで、上記のように、予め凹部４の最大深さが設定されており、凹部４の深さを徐々に深くしながら凹部４を形成していけばよので、ステップ３０１においては、溝１ａ（あるいはストッパー材２ａ）の深さに、基板１の面内のばらつきが多少あってもよい。すなわち基板１の面内でエッチング速度のばらつきが多少あってもよい。
【００５７】
なお、実際の製品の製造段階においては、上述のステップ３０５−１〜ステップ３０５−３のように、基板１枚ごとに制御すると、手間やコストがかかる。したがって、実際の製品の製造段階においては、以上説明したステップ３０５−１〜ステップ３０５−３の処理は行われなくてもよい。つまり、予め式（１）及び（２）により、製品の設計時において、設計者が、予め適正な凹部４の深さを算出して決定し、凹部４を形成すればよい。
【００５８】
ただし、実際の製品の製造段階において、例えば毎ロットごとに一枚サンプルを使って、ステップ３０５−１〜ステップ３０５−３の処理が行われることにより、深さの微調整を行うことはできる。これにより、より良い特性インピーダンス整合が取れる。
【００５９】
図７は、従来における中空構造の製造方法を示す図である。図７（Ａ）に示すように、シリコン基板１０１にＳｉＯ２等の薄膜１０２が形成された後、図７（Ｂ）に示すように、薄膜１０２にスリットや孔１０２ｂがあけられる。そして、図７（Ｃ）に示すように、等方性エッチング（例えば反応性イオンエッチング、エッチングガスＸｅＦ２等）により基板１０１の材料を除去して凹部１０１ａを形成する。その後、図７（Ｄ）に示すように、異方性エッチング（例えばアルカリ性結晶異方性ウェットエッチング）により基板材料を除去する。これにより、上記２つの凹部１０１ａが連通した１つの凹部１０１ｂが形成され、中空構造が形成される。なお、図７（Ａ）の工程後、図７（Ｂ）の工程前には、伝送線路が形成されるが、図７では当該伝送線路の図示を省略している。
【００６０】
このような従来の方法では、図７（Ｃ）及び図７（Ｄ）において、２段階のエッチングプロセスが必須となるため、プロセスが複雑となり、処理時間が長くなるという問題があった。また、図７（Ｃ）の工程では、等方性エッチングを採用しているため、基板面内でのエッチング速度のばらつきによって、ＣＤ（Critical Dimension）制御が困難である、つまり、凹部１０１ａや１０１ｂの寸法誤差が大きいとう問題もあった。しかしながら、本発明の一実施の形態に係る製造方法では、ストッパー材２ａがあるため、そのような２段階のプロセスは必要なく、また、寸法誤差を極力小さくすることができる。
【００６１】
図８、図９及び図１０は、それぞれ従来における中空構造の別の製造方法を示す図である。これらの３つの製造方法は、基板２０１、３０１、４０１の裏面からエッチングにより凹部２０１ａ、３０１ａ、４０１ａを形成したものである。特に、図８は、反応性イオンエッチングにより加工したものであり、図９は、アルカリ性結晶異方性ウェットエッチングにより加工したものである。また、図１０は、反応性イオンエッチングとアルカリ性結晶異方性ウェットエッチングとを両方用いて加工したものである。
【００６２】
これら３つの方法に共通して、基板材料を裏面から表面まで掘らなければならないため、加工時間が長くなり、生産コストが高くなってしまう。また、３つの方法に共通して、薄膜（絶縁膜）２０２、３０２、４０２上に、図示しない伝送線路が配線されるが、この場合、凹部２０１ａ等の加工時と、伝送線路の加工時とで基板２０１等の表面及び裏面の両面アライメントが必要となる。これは、片面アライメントよりアライメント精度が落ちるという問題がある。
【００６３】
図８に示した反応性イオンエッチングでは、基板面内におけるエッチング速度のばらつきが生じるため、基板面内すべてにおいてもエッチング終了時点の予測が困難である。
【００６４】
図９に示したアルカリ性結晶異方性ウェットエッチングを採用した場合であって、薄膜３０２の材料の一例として、ＳｉＯ２である場合、ＳｉＯ２膜を厚く成膜するか、保護層を新たに形成する必要があり、これでは、加工が複雑になる。
【００６５】
図１１は、本発明の他の実施の形態に係る中空構造を有する基板の一部を示す平面図であり、半導体基板の表面側からの図である。この図１１においては、伝送線路の図を省略し、凹部の一部について図示している。
【００６６】
この形態では、半導体基板１の凹部５４の周囲に２種類の異なる膜５２、５５が形成されている。例えば、膜５２はストッパー材となる絶縁膜、膜５５は導体膜である。この場合、例えば膜５２及び５５が形成される部位に、予め図示しない溝がそれぞれ形成されることにより、このような膜５２及び５５の材料を各溝に埋め込んで形成することができる。この場合、膜５２が形成される部位に溝が形成された後、その溝に膜５２の材料が埋め込まれ、その膜５２をストッパー材として凹部５４が形成される。このように凹部５４が形成された後、膜５５が形成される部位に別の溝が形成され、当該別の溝に膜５５の材料が埋め込まれる。このような膜５５が形成されることにより、この凹部５４上に懸架される図示しない伝送線路のマイクロシールディング効果を得ることができるようになる。溝の幅は大きくても小さくてもよく、小さい場合は境界位置精度に影響しない。
【００６７】
なお、図１１において、溝が２本、膜が２枚という構成を示したが、溝は２本より多く、これに応じて膜も２枚より多くしてもよい。膜５２及び５５が形成される順としては、膜５５が形成された後に膜５２を形成することもできる。膜５２及び５５は、両方とも導体膜であってもよい。
【００６８】
図１２は、さらに別の実施の形態に係る中空構造であり、製造途中の基板の一部を示す断面図である。
【００６９】
この形態では、半導体基板１に溝５２ａが形成された後に、例えばコンフォーマル（conformal）な絶縁膜６２及び導体膜６５が形成されている。この場合、溝５２ａの幅は、図４（Ａ）に示した溝１ａの幅より広く形成するか、または、絶縁膜６２や導体膜６５の膜厚を図４（Ｂ）で示したものより薄くするようにすればよい。
【００７０】
この図１２に示す形態ついて、より具体的に説明すると、まず溝５２ａ内に絶縁膜６２が埋め込まれる。絶縁膜６２が埋め込まれた後は、溝５２ａ内に未だ空間が残っているので、その空間を埋めるように導体膜６５が埋め込まれる。この後は、例えば図４（Ｃ）以降の工程と同様に、図示しない伝送線路が形成され、導体膜６５及び絶縁膜６２にスリットが形成されてエッチングされることにより凹部が形成される。ただし、伝送線路を形成する前に、導体膜６５上に絶縁膜を成膜する必要があることは言うまでもない。凹部は図１２中、符号６４で示すように形成される。
【００７１】
このような構成によれば、「絶縁膜６２」、または、「絶縁膜６２及び導体膜６５の両方」がエッチストッパー材となり、さらに図１１で説明した効果と同様に、導体膜６５によりシールド機能が発揮される。
【００７２】
なお、図１２では、絶縁膜６２が１枚と導体膜６５が１枚、合計２枚成膜される形態を示したが、２枚より多くてもよい。また、図１２に示す導体膜６５と絶縁膜６２の位置が逆であってもよい。つまり、最初に溝５２ａ内に導体膜が形成され、溝５２ａ内の残りの空間に、導体膜の上から絶縁膜が形成されてもよい。
【００７３】
本発明は以上説明した実施の形態には限定されるものではなく、種々の変形が可能である。
【００７４】
例えば、図４（Ｂ）では、絶縁膜２が形成されるときに、溝１ａにストッパー材２ａが形成されるような例を示した。しかし、絶縁膜２は、ストッパー材２ａとは別の工程で形成されるようにしてもよい。また、絶縁膜２とストッパー材２ａとは別の材料でもよい。
【００７５】
例えば、図４（Ａ）〜図４（Ｅ）では、溝１ａ内にストッパー材２ａとして、絶縁材料が用いられた。しかし、これに代えて金属等の導体が用いられてもよい。この場合、金属材料としては、銅、アルミニウム等が用いられる。また、この場合、最初に半導体基板１上に導体膜が形成されることにより、溝１ａ内に導体が形成されてもよいが、もちろん溝１ａのみに導体が形成されるようにしてもよい。
【００７６】
また、このように、ストッパー材が導体でなる場合であって、図４（Ｂ）に示すように半導体基板１上に絶縁膜２の代わりとして導体膜が形成される場合は、その導体膜の上に絶縁膜が形成され、その絶縁膜上に伝送線路３が形成される。その後は、図４（Ｄ）と同様に、絶縁膜とその下の導体膜とにスリットが形成され、図４（Ｅ）と同様に凹部４が形成される。この場合において、伝送線路３の直下に残った導体膜により、信号線路３ａのマイクロシールディング効果を得ることができると考えられる。このように形成されたシールド材と、グランド線路３ｂ、３ｃとが電気的に接続されることは言うまでもない。
【００７７】
また、導体のストッパー材が形成されて、凹部が形成された後に、例えば図４（Ｅ）に示す凹部４の底面に導体膜を形成することも可能である。このような構成によっても、信号線路３ａのマイクロシールディング効果を得ることができると考えられる。
【００７８】
上記の説明において、図１及び図２に示す回路装置として、コプレナ導波管型のものを示した。しかし、これに限らず、一般的なマイクロストリップライン型のものであってもよい。また、伝送線路３のパターンは、図１及び図２に示すような一直線状に限られず、あらゆるパターンの線路が考えられる。また、上でも説明したように、あらゆる伝送線路パターン、寸法、寸法変化に応じて、あらゆる形状の溝１ａや中空構造を形成できる。例えば、溝１ａの形状や、溝１ａの角度は、上記で説明したものに限られず、例えば溝１ａの角度は、半導体基板の表面に対して垂直でなくてもよい。
【００７９】
上記の説明では、溝１ａ内に埋めるストッパー材２ａとして、絶縁膜の材料を用いる例を示した。しかし、必ずしも絶縁膜材料でなくてもよく、例えば金属等の導体であってもよい。このように、金属のストッパー材を用いる場合、ストッパー材を埋め込む工程と、絶縁膜の成膜工程とは別々の工程となり、２段階の工程となる。
【図面の簡単な説明】
【００８０】
【図１】本発明の一実施の形態に係る高周波信号伝送回路装置の一部を示す斜視図である。
【図２】図１に示す回路装置の断面図である。
【図３】図１及び図２に示す回路装置の製造方法を示すフローチャートである。
【図４】図３の製造方法を順に示す回路装置の断面図である。
【図５】境界付近の伝送線路（コプレナ導波管型）を拡大した斜視図である。
【図６】境界付近の伝送線路（マイクロストリップライン型）を拡大した斜視図である。
【図７】従来における中空構造の製造方法を順に示す断面図である。
【図８】従来における中空構造の別の製造方法を示す図である。
【図９】従来における中空構造のさらに別の製造方法を示す図である。
【図１０】従来における中空構造のさらに別の製造方法を示す図である。
【図１１】本発明の他の実施の形態に係る中空構造を有する基板の一部を示す平面図である。
【図１２】本発明のさらに別の実施の形態に係る中空構造であり、製造途中の基板の一部を示す断面図である。
【符号の説明】
【００８１】
１…半導体基板
１ａ…溝
２…薄膜（絶縁膜）
２ａ、５２、６２、６５…ストッパー材
２ｂ…スリット
３…伝送線路
３ａ…信号線路
３ｂ、３ｃ…グランド線路
４、５４…凹部（中空部）
１０…高周波信号伝送回路装置
【図１】
2006222609.tif 000003
【図２】
2006222609.tif 000004
【図３】
2006222609.tif 000005
【図４】
2006222609.tif 000006
【図５】
2006222609.tif 000007
【図６】
2006222609.tif 000008
【図７】
2006222609.tif 000009
【図８】
2006222609.tif 000010
【図９】
2006222609.tif 000011
【図１０】
2006222609.tif 000012
【図１１】
2006222609.tif 000013
【図１２】
2006222609.tif 000014