(57)【要約】【課題】  画質を劣化させることなくビデオメモリの容量を削減できる表示コントローラ、電子機器及び画像データ供給方法を提供する。【解決手段】  表示コントローラ２０は、ホストからの第１のＹＵＶフォーマットの画像データのフォーマットを、Ｕ成分及びＶ成分のサンプリングレートを変えて第２のＹＵＶフォーマットに変換するＵＶサンプリングレート変換部２４と、この変換された第２のＹＵＶフォーマットの画像データが格納されるメモリ２２と、メモリ２２からの第２のＹＵＶフォーマットの画像データに対して行った画像処理後の画像データをメモリ２２に書き込む画像処理部２６と、メモリ２２からの第２のＹＵＶフォーマットの画像データをＲＧＢフォーマットに変換するフォーマット変換部２８とを含む。表示コントローラ２０は、このＲＧＢフォーマットに変換された画像データを表示ドライバに供給する。【選択図】      図２
2006013701.tif 000002
【特許請求の範囲】
【請求項１】
表示パネルを駆動する表示ドライバに画像データを供給するための表示コントローラであって、
ホストからの第１のＹＵＶフォーマットの画像データのフォーマットを、該画像データのＵ成分及びＶ成分のサンプリングレートを変えて第２のＹＵＶフォーマットに変換するＵＶサンプリングレート変換部と、
前記ＵＶサンプリングレート変換部によって変換された前記第２のＹＵＶフォーマットの画像データが格納されるメモリと、
前記メモリから読み出された前記第２のＹＵＶフォーマットの画像データに対して所与の画像処理を行って、画像処理後の画像データを前記第２のＹＵＶフォーマットのまま前記メモリに書き込む画像処理部と、
前記メモリから読み出された前記第２のＹＵＶフォーマットの画像データをＲＧＢフォーマットに変換するフォーマット変換部とを含み、
前記フォーマット変換部によってＲＧＢフォーマットに変換された画像データを、前記表示ドライバに供給することを特徴とする表示コントローラ。
【請求項２】
請求項１において、
前記ＵＶサンプリングレート変換部が、
前記メモリから読み出された前記第２のＹＵＶフォーマットの画像データのフォーマットを、該画像データのＵ成分及びＶ成分のサンプリングレートを変えて前記第１のＹＵＶフォーマットに変換し、
前記ＵＶサンプリングレート変換部によって変換された前記第１のＹＵＶフォーマットの画像データを、前記ホストに供給することを特徴とする表示コントローラ。
【請求項３】
請求項１又は２において、
前記第１のＹＵＶフォーマットが、ＹＵＶ４：１：１フォーマット又はＹＵＶ４：２：０フォーマットであり、
前記第２のＹＵＶフォーマットが、ＹＵＶ４：２：２フォーマットであることを特徴とする表示コントローラ。
【請求項４】
請求項１又は２において、
前記ホストからの画像データの入力フォーマットを設定するための入力フォーマット設定レジスタを含み、
前記第１のＹＵＶフォーマットが、ＹＵＶ４：１：１フォーマット、ＹＵＶ４：２：０フォーマット又はＹＵＶ４：２：２フォーマットであり、
前記第２のＹＵＶフォーマットが、ＹＵＶ４：２：２フォーマットであり、
前記入力フォーマット設定レジスタの設定値に基づいて前記ホストからの画像データのフォーマットがＹＵＶ４：２：２フォーマットであると判断されたとき、
前記ＵＶサンプリングレート変換部が、
前記ホストからの画像データをそのまま前記メモリに供給することを特徴とする表示コントローラ。
【請求項５】
表示パネルを駆動する表示ドライバに画像データを供給するための表示コントローラであって、
ホストからの第１のＹＵＶフォーマットの画像データを入力するためのホストインタフェースと、
前記ホストインタフェースを介して入力された前記第１のＹＵＶフォーマットの画像データが格納されるメモリと、
前記メモリから読み出された画像データに対して所与の画像処理を行って、画像処理後の画像データのフォーマットを変えることなく該画像データを前記メモリに書き込む画像処理部と、
前記メモリから読み出された前記第１のＹＵＶフォーマットの画像データをＲＧＢフォーマットに変換するフォーマット変換部とを含み、
前記フォーマット変換部によって変換された前記ＲＧＢフォーマットの画像データを、前記表示ドライバに供給することを特徴とする表示コントローラ。
【請求項６】
請求項５において、
前記フォーマット変換部が、
前記メモリから読み出された前記第１のＹＵＶフォーマットの画像データのフォーマットを該画像データのＵ成分及びＶ成分のサンプリングレートを変えて第２のＹＵＶフォーマットに変換した後、該画像データをＲＧＢフォーマットに変換することを特徴とする表示コントローラ。
【請求項７】
請求項１乃至６のいずれかにおいて、
前記フォーマット変換部によって変換されたＲＧＢフォーマットの画像データを前記表示ドライバに供給するための表示ドライバインタフェースを含むことを特徴とする表示コントローラ。
【請求項８】
請求項１乃至７のいずれかにおいて、
前記画像処理部が、
前記メモリから読み出された画像データの画像サイズを拡大又は縮小させる処理を行うスケーリング回路、及び前記メモリから読み出された画像データに対して所定のエフェクト処理を行う画像エフェクト演算回路の少なくとも１つを含むことを特徴とする表示コントローラ。
【請求項９】
表示パネルと、
請求項１乃至８のいずれか記載の表示コントローラと、
前記表示コントローラによって供給される画像データに基づいて前記表示パネルを駆動する表示ドライバとを含むことを特徴とする電子機器。
【請求項１０】
請求項９において、
前記表示コントローラとの間で画像データの入出力を行うホストを含むことを特徴とする電子機器。
【請求項１１】
表示パネルを駆動する表示ドライバに画像データを供給するための画像データ供給方法であって、
ホストからの第１のＹＵＶフォーマットの画像データのフォーマットを、該画像データのＵ成分及びＶ成分のサンプリングレートを変えて第２のＹＵＶフォーマットに変換し、
前記第２のＹＵＶフォーマットの画像データをメモリに格納し、
前記メモリから読み出した画像データのフォーマットをＲＧＢフォーマットに変換して、前記表示ドライバに出力し、
前記メモリに格納された画像データは、前記メモリから一旦読み出された後に所与の画像処理が施され、画像処理後に再び前記メモリに書き込まれることを特徴とする画像データ供給方法。
【請求項１２】
表示パネルを駆動する表示ドライバに画像データを供給するための画像データ供給方法であって、
ホストからの第１のＹＵＶフォーマットの画像データのフォーマットを変換することなくメモリに格納し、
前記メモリから読み出された前記第１のＹＵＶフォーマットの画像データのフォーマットをＲＧＢフォーマットに変換して、前記表示ドライバに出力し、
前記メモリに格納された画像データは、前記メモリから一旦読み出された後に所与の画像処理が施され、画像処理後に再び前記メモリに書き込まれることを特徴とする画像データ供給方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示コントローラ、電子機器及び画像データ供給方法に関する。
【背景技術】
【０００２】
近年、液晶表示（Liquid Crystal Display：ＬＣＤ）パネルに代表される表示パネルが、携帯電話機等の携帯機器（広義には、電子機器）に実装されることが多い。表示パネルは、画像データに基づいて表示ドライバにより駆動される。画像データは、例えばカメラモジュールにより取り込まれたものであったり、ホストによって生成又は加工されたものであったりする。表示ドライバは、このような画像データと表示同期信号とを受けて、表示パネルの駆動制御を行う。表示コントローラは、この画像データ及び表示同期信号の供給をホストに代わって行い、該ホストの処理負荷を軽減させることができる。
【０００３】
ところで、画像データには、種々のフォーマットが定義されている。中でも、ＹＵＶフォーマットやＲＧＢフォーマットが用いられることが多い。
【０００４】
ＹＵＶフォーマットは、人間の目の特性を利用することで、ＲＧＢフォーマットに比べて画像データのデータサイズを小さくできると共にＪＰＥＧ（Joint Photographic Experts Group）、ＭＰＥＧ（Moving Picture Experts Group）等の圧縮処理も効率化できる。例えばカメラモジュールからの画像データはＹＵＶフォーマットである。
【０００５】
一方、ＲＧＢフォーマットは、画素単位で画像データを有するため、ＬＣＤパネルの表示用の画像データに適する。また画素単位で画像データを加工することが容易となり、ホスト等によって行われる３次元の画像処理等の画像処理にも適している。例えば、ホストとの間で入出力される画像データや表示ドライバに出力される画像データはＲＧＢフォーマットである。
【０００６】
そこで、ホストに代わって設けられる表示コントローラには、ＹＵＶフォーマットやＲＧＢフォーマットの画像データが入出力される。
【特許文献１】特開２００３−２２４８６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
表示コントローラが携帯機器に実装される場合、低消費電力化が要求される。そのため、表示コントローラは、ビデオメモリを内蔵することが望ましい。
【０００８】
しかしながら、表示コントローラに内蔵したビデオメモリにＲＧＢフォーマットの画像データを記憶させ、該ビデオメモリから読み出した画像データを用いてＬＣＤパネルに表示させる場合、ＹＵＶフォーマットの画像データを記憶させる場合に比べてビデオメモリの容量が大きくなってしまう。従って、画質を劣化させることなく、ＲＧＢフォーマットの画像データより少ないデータサイズのＹＵＶフォーマットの画像データをビデオメモリに記憶させることが望ましい。
【０００９】
そこで、ホストからのＲＧＢフォーマットの画像データのフォーマットを、表示コントローラ内でＹＵＶフォーマットに変換した後にビデオメモリに格納することが考えられる（特許文献１参照）。ところが、この場合には、ホストがＹＵＶフォーマットよりデータサイズが大きくなるＲＧＢフォーマットの画像データを用いてビデオメモリにアクセスすることになる。このため、ＬＣＤパネルの表示画面の拡大化により表示サイズが大きくなるほど、ホストがアクセスするデータサイズを大きくなってしまう。そして、ＹＵＶフォーマットの画像データのデータサイズの増加率と比較して、ＲＧＢフォーマットの画像データのデータサイズの増加率は著しく高い。
【００１０】
更に、ホストからビデオメモリに転送する画像データのデータサイズが大きくなればなるほど、画像データの転送時間も長くなる。そのため、画像データの書き込み時間が長くなり、所定の周期で更新される画像のちらつきが目立つようになったり、ビデオメモリからの画像データの読み出し制御が複雑になったりする。そして、連続的に静止画の画像データを書き換えたり、動画像の画像データを書き換えたりする場合に顕著に現れる。
【００１１】
また、このデータ転送の間は、ホストが他の処理をすることができなくなり、全体的なシステムのパフォーマンスを低下させることにもなる。
【００１２】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、画質を劣化させることなくビデオメモリの容量を削減できる表示コントローラ、電子機器及び画像データ供給方法を提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するために本発明は、表示パネルを駆動する表示ドライバに画像データを供給するための表示コントローラであって、ホストからの第１のＹＵＶフォーマットの画像データのフォーマットを、該画像データのＵ成分及びＶ成分のサンプリングレートを変えて第２のＹＵＶフォーマットに変換するＵＶサンプリングレート変換部と、前記ＵＶサンプリングレート変換部によって変換された前記第２のＹＵＶフォーマットの画像データが格納されるメモリと、前記メモリから読み出された前記第２のＹＵＶフォーマットの画像データに対して所与の画像処理を行って、画像処理後の画像データを前記第２のＹＵＶフォーマットのまま前記メモリに書き込む画像処理部と、前記メモリから読み出された前記第２のＹＵＶフォーマットの画像データをＲＧＢフォーマットに変換するフォーマット変換部とを含み、前記フォーマット変換部によってＲＧＢフォーマットに変換された画像データを、前記表示ドライバに供給する表示コントローラに関係する。
【００１４】
また本発明に係る表示コントローラでは、前記ＵＶサンプリングレート変換部が、前記メモリから読み出された前記第２のＹＵＶフォーマットの画像データのフォーマットを、該画像データのＵ成分及びＶ成分のサンプリングレートを変えて前記第１のＹＵＶフォーマットに変換し、前記ＵＶサンプリングレート変換部によって変換された前記第１のＹＵＶフォーマットの画像データを、前記ホストに供給することができる。
【００１５】
本発明によれば、ＲＧＢフォーマットの画像データをメモリに格納する場合や、ＹＵＶフォーマットの画像データをメモリに格納するがホストとの間でＲＧＢフォーマットの画像データを転送する場合に比べて、メモリの容量を削減できる。
【００１６】
また、ホストが表示コントローラに対してアクセスする画像データのフォーマットをＹＵＶフォーマットとしたので、ホストがアクセスする画像データのデータサイズの増加率を抑えることができる。従って、表示パネルの表示画面の拡大化により表示サイズが大きくなったとしても、画像データの転送時間の長時間化を最低限に抑えて、低消費電力化及び画像のちらつきの防止を実現できる。しかも、画像データの転送時間を短時間化できるので、その分ホストの処理に割り当てることができ、表示システムのパフォーマンスを低下させずに済む。
【００１７】
また本発明に係る表示コントローラでは、前記第１のＹＵＶフォーマットが、ＹＵＶ４：１：１フォーマット又はＹＵＶ４：２：０フォーマットであり、前記第２のＹＵＶフォーマットが、ＹＵＶ４：２：２フォーマットであってもよい。
【００１８】
また本発明に係る表示コントローラでは、前記ホストからの画像データの入力フォーマットを設定するための入力フォーマット設定レジスタを含み、前記第１のＹＵＶフォーマットが、ＹＵＶ４：１：１フォーマット、ＹＵＶ４：２：０フォーマット又はＹＵＶ４：２：２フォーマットであり、前記第２のＹＵＶフォーマットが、ＹＵＶ４：２：２フォーマットであり、前記入力フォーマット設定レジスタの設定値に基づいて前記ホストからの画像データのフォーマットがＹＵＶ４：２：２フォーマットであると判断されたとき、前記ＵＶサンプリングレート変換部が、前記ホストからの画像データをそのまま前記メモリに供給することができる。
【００１９】
画像処理部の処理対象の画像データにより表される画像の画質は、できるだけ劣化しないものが望ましく、且つ処理に当たって不要な処理が伴わないことが望ましい。画質の劣化が激しい画像に対して画像処理を行っても、既に失われたデータを復元することは不可能であり、より一層画質を劣化させる場合が多いからである。またメモリから読み出す毎に、余分な処理が伴うと、その分だけ画像処理部の処理負荷となって、処理速度の低下と消費電力の増大を招くからである。その一方で、画像処理部の処理対象の画像データはメモリに格納されるため、メモリの記憶容量が大きくなり過ぎないものであることが望ましい。
【００２０】
本発明によれば、メモリに格納される画像データのフォーマットをＹＵＶ4:2:2フォーマットにできるので、ＲＧＢ8:8:8フォーマットの画像データと同程度の画質で画像処理を行うことができ、メモリの容量を節約するのと引き替えに画質を劣化させることを防止できる。
【００２１】
また本発明は、表示パネルを駆動する表示ドライバに画像データを供給するための表示コントローラであって、ホストからの第１のＹＵＶフォーマットの画像データを入力するためのホストインタフェースと、前記ホストインタフェースを介して入力された前記第１のＹＵＶフォーマットの画像データが格納されるメモリと、前記メモリから読み出された画像データに対して所与の画像処理を行って、画像処理後の画像データのフォーマットを変えることなく該画像データを前記メモリに書き込む画像処理部と、前記メモリから読み出された前記第１のＹＵＶフォーマットの画像データをＲＧＢフォーマットに変換するフォーマット変換部とを含み、前記フォーマット変換部によって変換された前記ＲＧＢフォーマットの画像データを、前記表示ドライバに供給する表示コントローラに関係する。
【００２２】
また本発明に係る表示コントローラでは、前記フォーマット変換部が、前記メモリから読み出された前記第１のＹＵＶフォーマットの画像データのフォーマットを該画像データのＵ成分及びＶ成分のサンプリングレートを変えて第２のＹＵＶフォーマットに変換した後、該画像データをＲＧＢフォーマットに変換することができる。
【００２３】
本発明によれば、ＲＧＢフォーマットの画像データをメモリに格納する場合や、ＹＵＶフォーマットの画像データをメモリに格納するがホストとの間でＲＧＢフォーマットの画像データを転送する場合に比べて、メモリの容量を削減できる。
【００２４】
また、ホストが表示コントローラに対してアクセスする画像データのフォーマットをＹＵＶフォーマットとしたので、ホストがアクセスする画像データのデータサイズの増加率を抑えることができる。従って、表示パネルの表示画面の拡大化により表示サイズが大きくなったとしても、画像データの転送時間の長時間化を最低限に抑えて、低消費電力化及び画像のちらつきの防止を実現できる。しかも、画像データの転送時間を短時間化できるので、その分ホストの処理に割り当てることができ、表示システムのパフォーマンスを低下させずに済む。
【００２５】
また本発明に係る表示コントローラでは、前記フォーマット変換部によって変換されたＲＧＢフォーマットの画像データを前記表示ドライバに供給するための表示ドライバインタフェースを含むことができる。
【００２６】
また本発明に係る表示コントローラでは、前記画像処理部が、前記メモリから読み出された画像データの画像サイズを拡大又は縮小させる処理を行うスケーリング回路、及び前記メモリから読み出された画像データに対して所定のエフェクト処理を行う画像エフェクト演算回路の少なくとも１つを含むことができる。
【００２７】
また本発明は、表示パネルと、上記のいずれか記載の表示コントローラと、前記表示コントローラによって供給される画像データに基づいて前記表示パネルを駆動する表示ドライバとを含む電子機器に関係する。
【００２８】
また本発明に係る電子機器では、前記表示コントローラとの間で画像データの入出力を行うホストを含むことができる。
【００２９】
本発明によれば、画質を劣化させることなく表示コントローラに内蔵するメモリの容量を削減し、ホストによる処理負荷を軽減してシステムのパフォーマンスを向上させることができる電子機器を提供できる。
【００３０】
また本発明は、表示パネルを駆動する表示ドライバに画像データを供給するための画像データ供給方法であって、ホストからの第１のＹＵＶフォーマットの画像データのフォーマットを、該画像データのＵ成分及びＶ成分のサンプリングレートを変えて第２のＹＵＶフォーマットに変換し、前記第２のＹＵＶフォーマットの画像データをメモリに格納し、前記メモリから読み出した画像データのフォーマットをＲＧＢフォーマットに変換して、前記表示ドライバに出力し、前記メモリに格納された画像データは、前記メモリから一旦読み出された後に所与の画像処理が施され、画像処理後に再び前記メモリに書き込まれる画像データ供給方法に関係する。
【００３１】
また本発明は、表示パネルを駆動する表示ドライバに画像データを供給するための画像データ供給方法であって、ホストからの第１のＹＵＶフォーマットの画像データのフォーマットを変換することなくメモリに格納し、前記メモリから読み出された前記第１のＹＵＶフォーマットの画像データのフォーマットをＲＧＢフォーマットに変換して、前記表示ドライバに出力し、前記メモリに格納された画像データは、前記メモリから一旦読み出された後に所与の画像処理が施され、画像処理後に再び前記メモリに書き込まれる画像データ供給方法に関係する。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。
【００３３】
１．  表示コントローラ
図１に、本実施形態における表示コントローラが適用された表示システムの構成例を示す。例えば図１に示す表示システムが、電子機器に搭載される。
【００３４】
表示システム１００は、ホスト１０、表示コントローラ２０、表示ドライバ４０、表示パネル５０を含む。ホスト１０は、ＣＰＵ（Central Processing Unit）及びメモリを有し、メモリに記憶されたプログラムを読み込んだＣＰＵが該プログラムに対応した処理を実行することで所定の機能を実現する。ここでは、ホスト１０が、表示パネル５０に表示させる画像に対応した画像データを生成又は加工し、表示コントローラ２０に供給する。
【００３５】
表示コントローラ２０は、表示パネル５０を駆動する表示ドライバ４０にホスト１０からの画像データを供給する。このとき、表示コントローラ２０もまた、画像サイズを拡大又は縮小させるスケーリング処理や、画像エフェクト処理等の画像データの加工処理を行うことができる。
【００３６】
表示ドライバ４０は、表示コントローラ２０からの画像データに基づいて表示パネル５０を駆動することができる。表示パネル５０として、例えばアクティブマトリクス型或いは単純マトリクス型のＬＣＤパネルを採用できる。
【００３７】
このように表示コントローラ２０は、ホスト１０及び表示ドライバ４０の間に設けられ、ホスト１０の処理負荷を軽減できる。
【００３８】
図２に、本実施形態における表示コントローラ２０の構成例のブロック図を示す。
【００３９】
表示コントローラ２０は、ビデオメモリとして機能するメモリ２２を有し、ホスト１０からのＹＵＶフォーマットの画像データ（ＹＵＶデータ）をメモリ２２に記憶させた後に、該画像データのフォーマットをＲＧＢフォーマットに変換してＲＧＢフォーマットの画像データ（ＲＧＢデータ）として表示ドライバ４０に供給する。
【００４０】
このため表示コントローラ２０は、ＵＶサンプリングレート変換部（ＵＶサンプリングレートコンバータ）２４を含む。ＵＶサンプリングレート変換部２４は、ホスト１０からの第１のＹＵＶフォーマットの画像データのフォーマットを、該画像データのＵ成分及びＶ成分のサンプリングレートを変えて第２のＹＵＶフォーマットに変換する。そして、メモリ２２には、ＵＶサンプリングレート変換部２４によって変換された第２のＹＵＶフォーマットの画像データが格納される。
【００４１】
また表示コントローラ２０は、画像処理部（イメージプロセッサ）２６を含む。画像処理部２６は、メモリ２２から読み出された第２のＹＵＶフォーマットの画像データに対して所与の画像処理を行って、画像処理後の画像データを第２のＹＵＶフォーマットのままメモリ２２に書き込むことができるようになっている。
【００４２】
更に表示コントローラ２０は、フォーマット変換部（フォーマットコンバータ）２８を含む。フォーマット変換部２８は、メモリ２２から読み出された第２のＹＵＶフォーマットの画像データをＲＧＢフォーマットに変換する。そして表示コントローラ２０は、フォーマット変換部２８によって変換されたＲＧＢフォーマットの画像データを、表示ドライバ４０に供給する。
【００４３】
なおＵＶサンプリングレート変換部２４は、更に、メモリ２２から読み出された第２のＹＵＶフォーマットの画像データのフォーマットを、該画像データのＵ成分及びＶ成分のサンプリングレートを変えて第１のＹＵＶフォーマットに変換することもできる。そして、表示コントローラ２０が、ＵＶサンプリングレート変換部２４によって変換された第１のＹＵＶフォーマットの画像データを、ホスト１０に供給することができる。
【００４４】
表示コントローラ２０は、ホストインタフェース（InterFace：Ｉ／Ｆ）回路（広義には、ホストインタフェース）３０、ＬＣＤＩ／Ｆ回路（広義には表示ドライバインタフェース）３２を含む。ホストＩ／Ｆ回路３０には、ホスト１０からの第１のＹＵＶフォーマットの画像データ（ＹＵＶデータ）が入力される。このとき、ホストＩ／Ｆ回路３０は、インタフェース処理（ホストとの間の受信処理や、信号のバッファリング）を行い、インタフェース処理後の画像データをＵＶサンプリングレート変換部２４に供給する。またＵＶサンプリングレート変換部２４によって変換された第１のＹＵＶフォーマットの画像データをホスト１０に供給する場合、ホストＩ／Ｆ回路３０には、ＵＶサンプリングレート変換部２４からの第１のＹＵＶフォーマットの画像データが入力される。ホストＩ／Ｆ回路３０は、インタフェース処理（ホストとの間の送信処理や、信号のバッファリング）を行い、インタフェース処理後の画像データをホスト１０に出力する。
【００４５】
ＬＣＤＩ／Ｆ回路３２は、フォーマット変換部２８からのＲＧＢフォーマットの画像データ（ＲＧＢデータ）を、表示ドライバ４０に出力する。ＬＣＤＩ／Ｆ回路３２は、画像データのインタフェース処理（表示ドライバとの間の送信処理や、信号のバッファリング）を行い、インタフェース処理後の画像データを表示ドライバ４０に出力する。
【００４６】
更に表示コントローラ２０は、制御部（コントローラ）３４を含み、制御部３４が表示コントローラ２０の各部の制御を司る。
【００４７】
本実施形態では、画像処理部２６が、メモリ２２に記憶された画像データに対して所定の画像処理を行うことができるようになっている。画像処理部２６は、画像データの画像サイズを拡大又は縮小させるスケーリング処理、及び所定のエフェクト処理の少なくとも１つの処理を行う。このエフェクト処理としては、画像のぼかしを表現するための平均化処理がある。
【００４８】
このため、画像処理部２６の処理対象の画像データにより表される画像の画質は、できるだけ劣化しないものが望ましく、且つ処理に当たって不要な処理が伴わないことが望ましい。画質の劣化が激しい画像に対して画像処理を行っても、既に失われたデータを復元することは不可能であり、より一層画質を劣化させる場合が多いからである。またメモリ２２から読み出す毎に、余分な処理が伴うと、その分だけ画像処理部２６の処理負荷となって、処理速度の低下と消費電力の増大を招くからである。
【００４９】
その一方で、画像処理部２６の処理対象の画像データはメモリ２２に格納されるため、メモリ２２の記憶容量が大きくなり過ぎないものであることが望ましい。
【００５０】
そこで、本実施形態では、メモリ２２に格納される画像データのフォーマットをＹＵＶ4:2:2フォーマットにしている。
【００５１】
ここで、画像データのデータサイズ及び画質に影響を与える画像データのフォーマットについて説明する。
【００５２】
図３に、画像データのフォーマットの説明図を示す。
【００５３】
ＲＧＢフォーマットは、１画素を構成するＲＧＢの各色成分毎に設けられたデータ群を１単位とする。ＲＧＢフォーマットには、ＲＧＢ3:3:2フォーマット、ＲＧＢ5:6:5フォーマット、ＲＧＢ8:8:8フォーマット等がある。
【００５４】
ＲＧＢ3:3:2フォーマットの画像データは、１画素当たり８ビットで構成される。即ち、各画素が、３ビットのＲ成分、３ビットのＧ成分、２ビットのＢ成分で表現される。ＲＧＢ5:6:5フォーマットの画像データは、１画素当たり１６ビットで構成される。即ち、各画素が、５ビットのＲ成分、６ビットのＧ成分、５ビットのＢ成分で表現される。ＲＧＢ8:8:8フォーマットの画像データは、１画素当たり２４ビットで構成される。即ち、各画素が、８ビットのＲ成分、８ビットのＧ成分、８ビットのＢ成分で表現される。
【００５５】
ＲＧＢフォーマットにおいて、１画素当たりのビット数が増えるほど、１画素を表現する色数が増える。ところがＲＧＢ8:8:8フォーマットは、３バイトを１単位とするため、ＲＧＢ8:8:8フォーマットの画像データはソフトウェアやハードウェアにとって扱いにくく、ダミーの１バイトを加えて４バイトを１単位として扱われることが多い。このため、より一層、画像データのデータサイズが更に大きくなる。
【００５６】
ＹＵＶフォーマットは、画素の輝度成分と１又は複数の画素毎に設けられた２種類の色差成分とを有するデータ群を１単位とする。ＹＵＶフォーマットには、ＹＵＶ4:4:4フォーマット、ＹＵＶ4:2:2フォーマット、ＹＵＶ4:1:1フォーマット、ＹＵＶ4:2:0フォーマット等がある。
【００５７】
ＹＵＶ4:4:4フォーマットの画像データは、１画素当たり２４ビットで構成される。即ち、各画素は、８ビットの輝度成分Ｙ、８ビットの色差成分Ｕ、８ビットの色差成分Ｖで表現される。ＹＵＶ4:4:4フォーマットは、ＲＧＢ8:8:8フォーマットの画像データにより表現される画質と同じ画質であり、１画素当たり２４ビットで構成される点には変わりない。
【００５８】
ＹＵＶ4:2:2フォーマットの画像データは、２画素当たり３２ビットで構成される。即ち、画素毎に８ビットの輝度成分Ｙを有し、水平方向に隣接する２画素毎に８ビットの色差成分Ｕ及び８ビットの色差成分Ｖを有する。言い換えれば、各色差成分は、２つの画素で共有される。自然画像の場合、ＹＵＶ4:2:2フォーマットの画質は、人間の目では区別できない程、ＲＧＢ8:8:8フォーマットと同じレベルであるが、１画素当たり１６ビットで済む。
【００５９】
ＹＵＶ4:1:1フォーマットの画像データは、４画素当たり４８ビットで構成される。即ち、画素毎に８ビットの輝度成分Ｙを有し、水平方向に隣接する４画素毎に８ビットの色差成分Ｕ及び８ビットの色差成分Ｖを有する。言い換えれば、各色差成分は、４つの画素で共有される。ＹＵＶ4:1:1フォーマットは、ＹＵＶ4:2:2フォーマットの画質より劣るが、ＹＵＶ4:2:2フォーマットよりデータサイズを小さくできる。
【００６０】
ＹＵＶ4:2:0フォーマットは、垂直方向に並ぶ偶数ライン及び奇数ラインの各ラインごとに異なる。偶数ラインの場合、ＹＵＶ4:2:0フォーマットの画像データは、２画素当たり３２ビットで構成される。即ち、画素毎に８ビットの輝度成分Ｙを有し、水平方向に隣接する２画素毎に８ビットの色差成分Ｕ及び８ビットの色差成分Ｖを有する。言い換えれば、各色差成分は、２つの画素で共有される。奇数ラインの場合、ＹＵＶ4:2:0フォーマットの画像データは、画素毎に８ビットの輝度成分Ｙを有するのみで、各画素の色差成分Ｕ、Ｖとして偶数ラインの色差成分を用いる。この結果、１画面当たりのＹＵＶ4:2:0フォーマットとＹＵＶ4:1:1フォーマットのデータサイズは、等しくなる。
【００６１】
このような画像データのフォーマットの特性に着目し、本実施形態では、メモリ２２に格納される画像データのフォーマットをＹＵＶ4:2:2フォーマットにしている。即ち、第２のＹＵＶフォーマットとして、ＹＵＶ4:2:2フォーマットを採用する。従って、ホスト１０からの画像データのフォーマットである第１のＹＵＶフォーマットとして、ＹＵＶ4:1:1フォーマット又はＹＵＶ4:2:0フォーマットを採用できる。
【００６２】
なお、ホスト１０からの画像データのフォーマットを、ＹＵＶ4:2:2フォーマットとすることも可能である。この場合、ホスト１０からの画像データの入力フォーマットを判別する手段を設け、該手段に基づいてホスト１０からの画像データのフォーマットがＹＵＶ4:2:2フォーマットであると判断されたとき、ＵＶサンプリングレート変換部２４がホスト１０からの画像データをそのままメモリ２２に供給する（ＵＶサンプリングレート変換部の処理を省略する）ようにすればよい。
【００６３】
次に、本実施形態の比較例との対比において、本実施形態を説明する。
【００６４】
図４に、本実施形態の第１の比較例における表示コントローラの構成の概要のブロック図を示す。但し、図２と同一部分には同一符号を付し、適宜説明を省略する。
【００６５】
第１の比較例における表示コントローラ６０は、ホストＩ／Ｆ回路３０、ＬＣＤＩ／Ｆ回路３２、メモリ６２、画像処理部６４、制御部６６を含む。画像処理部６４は、図２の画像処理部２６の機能を実現できる。
【００６６】
しかしながら第１の比較例では、ホストとの間でＲＧＢフォーマットの画像データが入出力される。そして、メモリ６２では、ＲＧＢフォーマットの画像データが格納される。そのため画像処理部６４が、ＲＧＢフォーマットの画像データに対して上述の画像処理を行う。またＬＣＤＩ／Ｆ回路３２は、メモリ６２から読み出した画像データに対してフォーマット変換を施すことなく表示ドライバに画像データを供給する。
【００６７】
制御部６６は、このような表示コントローラ６０の制御を司る。
【００６８】
図５に、本実施形態の第２の比較例における表示コントローラの構成の概要のブロック図を示す。但し、図２と同一部分には同一符号を付し、適宜説明を省略する。
【００６９】
第２の比較例における表示コントローラ７０は、ホストＩ／Ｆ回路３０、フォーマット変換部７２、メモリ７４、画像処理部７６、フォーマット変換部７８、ＬＣＤＩ／Ｆ回路３２、制御部８０を含む。画像処理部７６は、図２の画像処理部２６の機能を実現できる。
【００７０】
しかしながら第２の比較例では、ホストとの間でＲＧＢフォーマットの画像データが入出力される。そして、フォーマット変換部７２が、ホストＩ／Ｆ回路３０及びメモリ７４との間に設けられる。フォーマット変換部７２は、ＹＵＶフォーマットとＲＧＢフォーマットとの間のフォーマット変換を行う。その結果、メモリ７４には、ＹＵＶフォーマットの画像データが格納される。ホストＩ／Ｆ回路３０からホストにＲＧＢフォーマットの画像データを出力する場合、メモリ７４から読み出された画像データがフォーマット変換部７２によってＲＧＢフォーマットに変換される。
【００７１】
また画像処理部７６は、メモリ７４のＹＵＶフォーマットの画像データに対して上述の画像処理を行う。
【００７２】
メモリ７４のＹＵＶフォーマットの画像データは、フォーマット変換部７８によってＲＧＢフォーマットに変換された後、ＬＣＤＩ／Ｆ回路３２が表示ドライバに変換後の画像データを供給する。
【００７３】
制御部８０は、このような変換を行う表示コントローラ７０の制御を司る。
【００７４】
第１の比較例では、ＲＧＢフォーマットの画像データをメモリ６２に格納するため、メモリ６２の記憶容量が大きくならざるを得ない。一方、第２の比較例では、ＹＵＶフォーマットの画像データをメモリ７４に格納するため、メモリ７４の記憶容量の増大を、ある程度回避できるようになる。ところが第１及び第２の比較例では、ホストとの間でＲＧＢフォーマットの画像データを転送するため、転送時間が長くなり、消費電力の増大及びシステムパフォーマンスの低下を招いてしまう。
【００７５】
これに対して本実施形態における表示コントローラ２０では、ＹＵＶフォーマットの画像データを保持するようにしたので、第１及び第２の比較例に比べて、ビデオメモリとしてのメモリ２２の容量を削減できる。
【００７６】
また、ホスト１０が表示コントローラ２０に対してアクセスする画像データのフォーマットをＹＵＶフォーマットとしたので、第１及び第２の比較例に比べてホスト１０がアクセスする画像データのデータサイズの増加率を抑えることができる。従って、表示パネル５０の表示画面の拡大化により表示サイズが大きくなったとしても、画像データの転送時間の長時間化を最低限に抑えて、低消費電力化及び画像のちらつきの防止を実現できる。しかも、画像データの転送時間を短時間化できるので、その分ホストの処理に割り当てることができ、表示システムのパフォーマンスを低下させずに済む。
【００７７】
しかも本実施形態では、上述のようにメモリ２２にＹＵＶ4:2:2フォーマットの画像データを格納するようにしたので、ＲＧＢ8:8:8フォーマットの画像データと同程度の画質で画像処理を行うことができ、メモリ２２の容量を節約するのと引き替えに画質を劣化させることを防止できる。
【００７８】
２．  表示コントローラの構成例
次に、本実施形態における表示コントローラの詳細なハードウェア構成例について説明する。
【００７９】
図６に、本実施形態における表示コントローラの詳細なハードウェア構成例のブロック図を示す。
【００８０】
表示コントローラ２００では、図２のメモリ２２の機能は、ビデオメモリ２１０によって実現される。また図２のＵＶサンプリングレート変換部２４の機能は、ＵＶサンプリングレート変換回路２２０によって実現される。図２の画像処理部２６の機能は、画像処理回路２４０によって実現される。図２のフォーマット変換部２８の機能は、フォーマット変換回路２６０によって実現される。更に図２のホストＩ／Ｆ回路３０の機能はホストＩ／Ｆ回路２７０によって実現され、図２のＬＣＤＩ／Ｆ回路３２の機能はＬＣＤＩ／Ｆ回路２８０によって実現される。また表示コントローラ２００は、カメラＩ／Ｆ回路２９０（広義には画像データ入力インタフェース）を有する。カメラＩ／Ｆ回路２９０は、図示しない撮像部としてのカメラモジュールからの画像データを入力するためのインタフェース処理を行う。
【００８１】
また図２の制御部３４の機能は、先入れ先出し記憶回路として機能するＦＩＦＯ（First-In First-Out）２９２、カメラデータアドレス生成回路２９４、ＦＩＦＯ２８２、ＬＣＤ表示アドレス生成回路２８４、ＬＣＤ制御信号生成回路２８６、制御レジスタ２７２及びメモリアクセス調停回路３００によって実現される。
【００８２】
ＦＩＦＯ２９２は、カメラＩ／Ｆ回路２９０に入力されたＹＵＶフォーマットの画像データの受信バッファとして機能し、ＦＩＦＯ２９２に取り込まれた画像データを順次メモリアクセス調停回路３００に出力する。カメラデータアドレス生成回路２９４は、ＦＩＦＯ２９２からメモリアクセス調停回路３００に出力される画像データをビデオメモリ２１０に書き込むための書き込み要求信号WRReq、ライトアドレスを生成する。
【００８３】
ＦＩＦＯ２８２は、メモリアクセス調停回路３００から出力された画像データの送信バッファとして機能し、ＦＩＦＯ２８２に取り込まれた画像データを順次ＬＣＤＩ／Ｆ回路２８０に出力する。ＬＣＤ表示アドレス生成回路２８４は、ビデオメモリ２１０からの画像データを読み出してフォーマット変換回路２６０に出力するための読み出し要求信号RDReq、リードアドレスを生成する。フォーマット変換回路２６０は、ビデオメモリ２１０から読み出された画像データのフォーマットをＲＧＢフォーマットに変換し、ＦＩＦＯ２８２に供給する。ＬＣＤ制御信号生成回路２８６は、ＦＩＦＯ２８２から出力される画像データと共に表示ドライバに供給される垂直同期信号、水平同期信号及びドットクロック等の表示同期信号であるＬＣＤ制御信号を生成する。
【００８４】
制御レジスタ２７２には、表示コントローラ２００を制御するための制御データが設定される。表示コントローラ２００の各部は、制御レジスタ２７２の制御データ（設定値）に基づいて制御される。ホストが、ホストＩ／Ｆ回路２７０を介して制御レジスタ２７２に制御データを設定する。図６では、制御レジスタ２７２が、入力フォーマット設定レジスタ２７６を含む。入力フォーマット設定レジスタ２７６には、ホストが入力する画像データのフォーマットを指定するための制御データが設定される。ＵＶサンプリングレート変換回路２２０が入力フォーマット設定レジスタ２７６に設定された制御データに応じて、画像データのＵ成分及びＶ成分のサンプリングレートを変化させる。この入力フォーマット設定レジスタ２７６が、ホストからの画像データの入力フォーマットを判別する手段として機能する。
【００８５】
画像処理回路２４０は、制御レジスタ２７２に設定された制御データに基づいて、ビデオメモリ２１０から画像データを読み出すための読み出し要求信号RDReq、該画像データが記憶されたビデオメモリ２１０のリードアドレス、画像処理後の画像データをビデオメモリ２１０に書き込むための書き込み要求信号WRReq、ライトアドレスを生成する。
【００８６】
そして、メモリアクセス調停回路３００が、画像処理回路２４０、カメラＩ／Ｆ回路２９０、ＬＣＤＩ／Ｆ回路２８０及びホストＩ／Ｆ回路２７０（ＵＶサンプリングレート変換回路２２０）のビデオメモリ２１０へのアクセスを調停する。メモリアクセス調停回路３００は、複数の書き込み要求信号WRReq及び複数の読み出し要求信号RDReqを調停し、調停の結果アクセスが許可された回路に対して、要求信号に対応するアクノリッジ信号ACKでそのアクセスの終了を通知する。
【００８７】
図７に、メモリアクセス調停回路３００に対する画像処理回路２４０のアクセスの動作例を示す。
【００８８】
画像処理回路２４０がメモリアクセス調停回路３００を介してビデオメモリ２１０に出力する読み出し要求信号RDReq、リードアドレス、書き込み要求信号WRReq、ライトアドレスを生成する。画像処理回路２４０は、制御レジスタ２７２に設定されたリード開始アドレスを基準にリードアドレスを更新しながら、読み出し要求信号RDReqと共に該リードアドレスを出力する。そして、この読み出し要求によって開始されたアクセスの終了は、アクノリッジ信号ACKにより通知される。
【００８９】
また画像処理回路２４０は、制御レジスタ２７２に設定されたライト開始アドレスを基準にライトアドレスを更新しながら、書き込み要求信号WRReqと共に該ライトアドレスを出力して、画像処理回路２４０が行った画像処理後の画像データをビデオメモリ２１０に書き込む。そして、この書き込み要求によって開始されたアクセスの終了は、アクノリッジ信号ACKにより通知される。
【００９０】
メモリアクセス調停回路３００に対してビデオメモリ２１０へのアクセス要求を行う他のカメラＩ／Ｆ回路２９０、ＬＣＤＩ／Ｆ回路２８０及びホストＩ／Ｆ回路２７０についても同様で、許可されたアクセスの終了はアクノリッジ信号ACKにより通知される。
【００９１】
以下、表示コントローラ２００の要部について詳細に説明する。
【００９２】
２．１  ＵＶサンプリングレート変換回路
図６のＵＶサンプリングレート変換回路２２０は、図２のＵＶサンプリングレート変換部２４の機能を実現する。
【００９３】
図８に、図６のＵＶサンプリングレート変換回路２２０の構成要部の構成例を示す。図８では、入力フォーマット設定レジスタ２７６の制御データに基づいて生成されたフォーマット選択信号に対応して、入力されたＹＵＶフォーマットの画像データ（画像データのＹ成分Ｙｉｎ、画像データのＵ成分Ｕｉｎ、画像データのＶ成分Ｖｉｎ）のＵ成分及びＶ成分のサンプリングレート変換後のＹＵＶフォーマットの画像データ（画像データのＹ成分Ｙｏｕｔ、画像データのＵ成分Ｕｏｕｔ、画像データのＶ成分Ｖｏｕｔ）を生成する部分のみを示している。従って、ホストＩ／Ｆ回路２７０からの画像データをメモリアクセス調停回路３００に供給するために図８のような構成を有し、メモリアクセス調停回路３００からの画像データをホストＩ／Ｆ回路２７０に供給するために図８のような構成を有することができる。また、両方向に対して共通に図８のような構成を有してもよい。
【００９４】
図９（Ａ）〜（Ｃ）及び図１０（Ａ）〜（Ｃ）に、ＵＶサンプリングレート変換回路２２０の動作説明図を示す。
【００９５】
図８に示す構成では、ＹＵＶ4:1:1フォーマット又はＹＵＶ4:2:0フォーマットの画像データをＹＵＶ4:2:2フォーマットに変換できる。また、ＹＵＶ4:2:2フォーマットの画像データをＹＵＶ4:1:1フォーマット又はＹＵＶ4:2:0フォーマットに変換できる。
【００９６】
また図８に示す構成では、ＹＵＶ4:2:2フォーマットとＹＵＶ4:4:4フォーマットのサンプリングレート変換も可能であり、図９（Ａ）及び図１０（Ａ）にその動作説明図を図示している。しかしながら、ＵＶサンプリングレート変換回路２２０は、この変換をサポートしなくてもよい。ＹＵＶ4:2:2フォーマットでは画質をＲＧＢ8:8:8フォーマットと同程度に維持できる一方、画像データのサイズを小さく抑えることができるからである。そのため、ＹＵＶ4:4:4フォーマットをサポートすると、ビデオメモリ２１０の容量の削減が困難となるからである。
【００９７】
また図８では図示していないが、ＹＵＶ4:2:2フォーマットの画像データをフォーマット変換することなくそのまま出力する場合、ＵＶサンプリングレート変換回路２２０をバイパスさせることも可能である。
【００９８】
ＹＵＶ4:2:2フォーマットの画像データをＹＵＶ4:1:1フォーマットに変換する場合、変換後のＵ成分及びＶ成分を単純間引き或いは加算平均によって出力する。
【００９９】
単純間引きの場合、Ｕ成分及びＶ成分を１組とすると、変換後のＵ成分及びＶ成分を、連続する２組に１度の割り合いで間引きする。この場合、セレクタＳＥＬ１がＵ成分Ｕｉｎ、セレクタＳＥＬ２がＶ成分Ｖｉｎを選択し、マスク回路ＭＡＳＫが２組に１度の割り合いでセレクタＳＥＬ１、ＳＥＬ２の出力をマスクするように、ＵＶ選択信号生成回路Ｒｃｏｎが制御信号を生成する。
【０１００】
加算平均の場合、変換後のＵ成分を、連続する２つのＵ成分の加算平均をとる。この場合、ラッチＬＡＴＵで保持されたＵ成分と次のＵ成分とを加算器ＡＤＤＵで加算し、その加算結果をシフト回路ＳＦＴＵで２分の１にしたものをセレクタＳＥＬ１、マスク回路ＭＡＳＫから出力するように、ＵＶ選択信号生成回路Ｒｃｏｎが制御信号を生成する。Ｖ成分についてもＵ成分と同様である。
【０１０１】
ＹＵＶ4:2:2フォーマットの画像データをＹＵＶ4:2:0フォーマットに変換する場合、偶数ラインについてはＵ成分及びＶ成分をそのまま出力し、奇数ラインについてはＵ成分及びＶ成分を削除する。
【０１０２】
より具体的には、偶数ラインの場合にはセレクタＳＥＬ１、マスク回路ＭＡＳＫがＵ成分Ｕｉｎ、セレクタＳＥＬ２がＶ成分Ｖｉｎを出力し、奇数ラインの場合にはマスク回路ＭＡＳＫがその出力をマスクするように、ＵＶ選択信号生成回路Ｒｃｏｎが制御信号を生成する。
【０１０３】
ＹＵＶ4:1:1フォーマットの画像データをＹＵＶ4:2:2フォーマットに変換する場合、変換後のＵ成分及びＶ成分を単純補間或いは加算平均補間によって出力する。
【０１０４】
単純補間の場合、Ｕ成分及びＶ成分を１組とすると、変換前の１組のＵ成分及びＶ成分で補間して、２組のＵ成分及びＶ成分とする。この場合、セレクタＳＥＬ１、ＳＥＬ２、マスク回路ＭＡＳＫがＵ成分Ｕｉｎ、Ｖ成分Ｖｉｎを出力し、次の画素についてはセレクタＳＥＬ１、ＳＥＬ２、マスク回路ＭＡＳＫがラッチＬＡＴＵ、ＬＡＴＶに保持されたＵ成分及びＶ成分を出力するように、ＵＶ選択信号生成回路Ｒｃｏｎが制御信号を生成する。
【０１０５】
加算平均補間の場合、連続するＵ成分の平均値で変換後のＵ成分を補間し、連続するＶ成分の平均値で変換後のＶ成分を補間する。この場合、セレクタＳＥＬ１、マスク回路ＭＡＳＫがＵ成分Ｕｉｎを出力し、次の画素については、ラッチＬＡＴＵで保持されたＵ成分と次のＵ成分とを加算器ＡＤＤＵで加算し、その加算結果をシフト回路ＳＦＴＵで２分の１にしたものをセレクタＳＥＬ１、マスク回路ＭＡＳＫから出力するように、ＵＶ選択信号生成回路Ｒｃｏｎが制御信号を生成する。Ｖ成分についてもＵ成分と同様である。
【０１０６】
ＹＵＶ4:2:0フォーマットの画像データをＹＵＶ4:2:2フォーマットに変換する場合、偶数ラインについてはＵ成分及びＶ成分をそのまま出力し、奇数ラインについては前のラインのＵ成分及びＶ成分を出力する。
【０１０７】
より具体的には、偶数ラインの場合にはセレクタＳＥＬ１、ＳＥＬ２、マスク回路ＭＡＳＫがＵ成分Ｕｉｎ、Ｖ成分Ｖｉｎを出力し、奇数ラインの場合にはラインバッファＢＵＦＵ、ＢＵＦＶの出力をセレクタＳＥＬ１、ＳＥＬ２、マスク回路ＭＡＳＫが出力するように、ＵＶ選択信号生成回路Ｒｃｏｎが制御信号を生成する。
【０１０８】
なおＹＵＶ4:4:4フォーマットとＹＵＶ4:2:2フォーマットの間の変換を行う場合には、図９（Ａ）及び図１０（Ａ）に示すように同様に実現できる。
【０１０９】
２．２  フォーマット変換回路
図６のフォーマット変換回路２６０は、図２のフォーマット変換部２８の機能を実現する。
【０１１０】
フォーマット変換回路２６０は、図１１に示す変換行列式に従って変換処理を行う。変換係数を変数にすると、図１１に示す変換行列式に従った変換処理を実現するハードウェアには積和演算回路が必要となり、回路規模を増大させる。本実施形態では、変換係数を固定値とし、乗算回路をシフト加算によって実現することで、回路規模の削減を図る。
【０１１１】
図１２に、図６のフォーマット変換回路２６０のハードウェア構成例のブロック図を示す。図１２では、ビデオメモリ２１０から読み出されたＹＵＶ4:2:2フォーマットの画像データを、図１０（Ａ）に示すように単純補間してＹＵＶ4:4:4フォーマットに変換した後に、ＲＧＢフォーマットに変換している。
【０１１２】
図１２では、図１１に示す変換係数が、ＥＲＹ＝１．０００、ＥＲＵ＝０．０００、ＥＲＶ＝１．４０２、ＥＧＹ＝１．０００、ＥＧＵ＝−０．３４４、ＥＧＶ＝−０．７１４、ＥＢＹ＝１．０００、ＥＢＵ＝１．７７２、ＥＢＶ＝０．０００である場合のハードウェア構成例を示す。この場合、輝度成分Ｙの係数がすべて１であるため、乗算回路を不要にできる。また係数ＥＲＵ、ＥＢＶが０であるため、乗算回路を不要にできる。更に係数ＥＧＵ、ＥＧＶは負の値であるため、２の補数回路を設けている。
【０１１３】
セレクタＳＥＬ１０は、輝度成分Ｙ又はラッチＬＡＴＤの出力のいずれかを選択出力する。ＬＡＴＤは、加算器ＡＤＤの出力をラッチする。
【０１１４】
セレクタＳＥＬ１１は、ＥＧＵ×Ｕ、ＥＢＵ×Ｕ、ＥＲＶ×Ｖ、ＥＧＶ×Ｖのいずれかを選択出力する。ＥＧＵ×Ｕの値は、乗算器ＭＵＬ１及び２の補数回路ＣＰ１によって求められる。ＥＢＵ×Ｕの値は、乗算器ＭＵＬ２によって求められる。ＥＲＶ×Ｖの値は、乗算器ＭＵＬ３によって求められる。ＥＧＶ×Ｖの値は、乗算器ＭＵＬ４及び２の補数回路ＣＰ２によって求められる。
【０１１５】
加算器ＡＤＤは、セレクタＳＥＬ１０、ＳＥＬ１１の各出力を加算する。加算器ＡＤＤの出力は、ラッチＬＡＴＤ、ＬＡＴＲ、ＬＡＴＧに保持される。ラッチＬＡＴＲの出力が、ＲＧＢフォーマットの画像データのうちＲ成分のデータとなる。ラッチＬＡＴＧの出力が、ＲＧＢフォーマットの画像データのうちＧ成分のデータとなる。
【０１１６】
このようなフォーマット変換回路２６０の各部は、図示しないフォーマット変換制御部からの制御信号により制御される。
【０１１７】
なお乗算器ＭＵＬ１〜ＭＵＬ４は、シフト加算回路で実現される。
【０１１８】
図１３に、シフト加算回路の動作説明図を示す。
【０１１９】
ここでは、乗算器ＭＵＬ３のシフト加算動作例を示す。図１２に示すように、乗算器ＭＵＬ３は、色差成分Ｖと係数ＥＲＶ（＝１．４０２）の積を求める。
【０１２０】
係数ＥＲＶの値１．４０２は、次のように近似できる。
【０１２１】
１．４０２＝１＋１／４＋１／８＋１／６４＋１／１２８
ここで、１／４は色差成分Ｖの左２ビットシフト動作、１／８は色差成分Ｖの左３ビットシフト動作、１／６４は色差成分Ｖの左６ビットシフト動作、１／１２８は色差成分Ｖの左７ビットシフト動作によって得られる。
【０１２２】
従って、８ビットの色差成分Ｖの各ビットをＶ７、Ｖ６、Ｖ５、・・・、Ｖ０とすると、図１３に示すようになる。これにより、色差成分Ｖと、該色差成分Ｖの各シフト動作結果と加算することで、Ｖ×１．４０２の結果を求めることができる。
【０１２３】
図１４に、図１２のフォーマット変換回路２６０の動作例のタイミング図を示す。
【０１２４】
時刻ｔ１において、セレクタＳＥＬ１０は輝度成分Ｙを選択し、セレクタＳＥＬ１１はＥＲＶ×Ｖを選択する。従って、加算器ＡＤＤはＹ＋ＥＲＶ×Ｖを出力し、時刻ｔ２において、この値がラッチＬＡＴＲに取り込まれ、Ｒ成分のデータとして保持される。
【０１２５】
続いて時刻ｔ３において、セレクタＳＥＬ１１はその出力をＥＧＵ×Ｕに切り替え、加算器ＡＤＤはＹ＋ＥＧＵ×Ｕを出力し、時刻ｔ４において、この値がラッチＬＡＴＤに取り込まれる。そして時刻ｔ５において、セレクタＳＥＬ１０はその出力をラッチＬＡＴＤの出力に切り替え、セレクタＳＥＬ１１はその出力をＥＧＶ×Ｖに切り替える。従って、加算器ＡＤＤはＹ＋ＥＧＵ×Ｕ＋ＥＧＶ×Ｖを出力し、時刻ｔ６において、この値がラッチＬＡＴＧに取り込まれ、Ｇ成分のデータとして保持される。
【０１２６】
更に時刻ｔ７において、セレクタＳＥＬ１０はその出力を輝度成分Ｙに切り替え、セレクタＳＥＬ１１はその出力をＥＢＵ×Ｕに切り替える。加算器ＡＤＤはＹ＋ＥＢＵ×Ｕを出力し、時刻ｔ８において、この値がラッチＬＡＴＤに取り込まれる。そして時刻ｔ９において、セレクタＳＥＬ１０はその出力をラッチＬＡＴＤの出力に切り替え、セレクタＳＥＬ１１はその出力をＥＢＶ×Ｖに切り替える。従って、加算器ＡＤＤはＹ＋ＥＢＵ×Ｕ＋ＥＢＶ×Ｖを出力し、この値がＢ成分のデータとして出力される。
【０１２７】
２．３  画像処理回路
図６の画像処理回路２４０は、図２の画像処理部２６の機能を実現する。
【０１２８】
図１５に、画像処理回路２４０の構成例のブロック図を示す。画像処理回路２４０は、画像エフェクト演算回路２４２、スケーリング回路２４４を含む。画像エフェクト演算回路２４２は、ビデオメモリ２１０から読み出された画像データに対して画素の平均化処理を行う。スケーリング回路２４４は、ビデオメモリ２１０から読み出された画像データの画像サイズを拡大又は縮小させる処理を行う。
【０１２９】
図１５では、画像処理回路２４０が画像エフェクト演算回路２４２及びスケーリング回路２４４を含むものとして示しているが、画像処理回路２４０がこれら回路の少なくとも１つを含む構成であってもよい。
【０１３０】
画像エフェクト演算回路２４２は、係数レジスタ３１２、オフセットレジスタ３１４、ＤＩＶ値レジスタ３１６の各設定値に基づいて、画像データに対して平均化処理を行う。係数レジスタ３１２、オフセットレジスタ３１４、ＤＩＶ値レジスタ３１６は図６の制御レジスタ２７２に含まれ、各レジスタの設定値はホストＩ／Ｆ回路２７０を介してホストにより設定される。
【０１３１】
スケーリング回路２４４は、水平方向スケーリング設定レジスタ３１８及び垂直方向スケーリング設定レジスタ３２０の各設定値に基づいて、画像データの画像サイズを拡大又は縮小させる処理を行う。水平方向スケーリング設定レジスタ３１８及び垂直方向スケーリング設定レジスタ３２０は図６の制御レジスタ２７２に含まれ、各レジスタの設定値はホストＩ／Ｆ回路２７０を介してホストにより設定される。
【０１３２】
図１６に、画像エフェクト演算回路２４２によって行われる画像データの平均化処理の説明図を示す。
【０１３３】
平均化処理では、画像データにより表される画像ＰＩＣの各画素の画素値（Ｙ成分、Ｕ成分、Ｖ成分）を当該画素の周囲の８画素の画素値と共に平均した値に更新する。例えば、図１６に示す画素Ｐ５の画素値に対して、画素Ｐ５の周囲の画素Ｐ１、Ｐ２、・・・、Ｐ４、Ｐ６、・・・、Ｐ９の各画素値P1〜P9（画素Ｐ５の画素値をP5）、係数レジスタ３１２の設定値（k1〜k9）、オフセットレジスタ３１４の設定値（offset）、ＤＩＶ値レジスタ３１６の設定値（DIV）を用いて、次の式のように更新値を求める。
【０１３４】
P5 = (offset+P1×k1+P2×k2+・・・+P5×k5+・・・+P9×k9)/DIV    ・・・（１）
画素Ｐ５に対して、Ｙ成分、Ｕ成分及びＶ成分のそれぞれに対して上式のように求められた更新値で更新する。こうして画像ＰＩＣの各画素、若しくは所定の領域単位に同様に行うことで、画像のぼかしを表現するエフェクト画像を生成できる。
【０１３５】
次に、スケーリング回路２４４の詳細な構成例について説明する。以下では、画像サイズを縮小させる場合についてのみ説明するが、画像サイズを拡大させる場合には公知の方法で画素を補間することで実現できる。
【０１３６】
図１７に、画像サイズを縮小させる処理を行うスケーリング回路２４４の構成例のブロック図を示す。図１７では、ビデオメモリ２１０とスケーリング回路２４４との模式的な接続関係を示している。
【０１３７】
スケーリング回路２４４には、ライト開始アドレス、水平縮小率及び垂直縮小率が入力される。これらの情報は、ホストによって設定される。ホストは、水平方向スケーリング設定レジスタ３１８、垂直方向スケーリング設定レジスタ３２０を含む制御レジスタ２７２に、これらの情報を設定する。
【０１３８】
ライト開始アドレスは、ビデオメモリ２１０に画像データを書き込むための最初のライトアドレスである。水平縮小率は、画像の水平方向の縮小率であり、０より大きく１以下の小数値である。垂直縮小率は、画像の垂直方向の縮小率であり、０より大きく１以下の小数値である。
【０１３９】
スケーリング回路２４４は、間引き回路３６０、ライトアドレスカウンタ３７０を含む。間引き回路３６０は、水平縮小率に応じて水平方向に並ぶ画素を間引くことで、水平方向にサイズを縮小した画像の画像データを生成する。また間引き回路３６０は、垂直縮小率に応じて垂直方向に並ぶ画素を間引くことで、垂直方向にサイズを縮小した画像の画像データを生成する。ライトアドレスカウンタ３７０は、間引き回路３６０からのアドレスリセットでライト開始アドレスを出力し、間引き回路３６０からのライトリクエストがＨレベルの期間内の所定のタイミングで、ホストからのライト開始アドレスから順に１アドレスを加算していく。
【０１４０】
間引き回路３６０は、水平方向間引き回路３６２、垂直方向間引き回路３６４、アドレスリセット生成回路３６６、タイミング調整回路３６８を含む。間引き回路３６０には、水平縮小率及び垂直縮小率の他に、ドットクロック、垂直同期信号、水平同期信号及びビデオメモリ２１０から読み出された画像データが入力される。
【０１４１】
図１８に、ドットクロック、垂直同期信号、水平同期信号及び画像データのタイミング関係の一例を示す。
【０１４２】
ドットクロック、垂直同期信号及び水平同期信号等のＬＣＤ制御信号は、例えばＬＣＤ制御信号生成回路２８６によって生成される。垂直同期信号は、１垂直走査期間を規定する信号であり、垂直同期信号がＨレベルの期間が１垂直走査期間となる。水平同期信号は、１水平走査期間を規定する信号であり、水平同期信号がＨレベルの期間が１水平走査期間となる。１水平走査期間には、ドットクロックに同期して各画素の画像データが間引き回路３６０に順次入力されるようになっている。
【０１４３】
図１７において、水平方向間引き回路３６２は、水平同期信号により規定される１水平走査期間内に、水平縮小率に対応した期間だけＨレベルとなる水平方向ライトリクエストWRqhを生成する。また垂直方向間引き回路３６４は、垂直同期信号により規定される１垂直走査期間内に、垂直縮小率に対応した期間だけＨレベルとなる垂直方向ライトリクエストWRqvを生成する。ライトアドレスカウンタ３７０へのライトリクエストは、水平方向ライトリクエストWRqhと垂直方向ライトリクエストWRqvとの論理積演算により生成される。
【０１４４】
アドレスリセット生成回路３６６は、立ち上がりエッジ検出回路により構成される。アドレスリセット生成回路３６６は、垂直同期信号の立ち上がりを検出し、アドレスリセットとして出力する。
【０１４５】
タイミング調整回路３６８は、データラッチにより構成される。タイミング調整回路３６８は、ドットクロックに同期して画像データをラッチしてライトデータとして出力する。
【０１４６】
図１９に、水平方向間引き回路３６２の構成例のブロック図を示す。
【０１４７】
水平方向間引き回路３６２の各部は、ドットクロックに同期して動作する。
【０１４８】
減算器ＳＵＢは、入力Ｙから水平縮小率Ｎｈを減算して小数値として求めた出力Ｚ１を出力する。減算器ＳＵＢは、水平同期信号の立ち上がり検出信号に同期して出力Ｚ１を０に初期化する。
【０１４９】
ラッチＬＡＴ２０は、減算器ＳＵＢの出力Ｚ１をラッチする。ラッチＬＡＴ２０の出力Ｚ２は、セレクタＳＥＬ３０と加算器ＡＤＤ１０に出力される。
【０１５０】
加算器ＡＤＤ１０は、ラッチＬＡＴ２０の出力Ｚ２に１を加算して小数値として求めた出力Ｘを出力する。加算器ＡＤＤ１０の出力Ｘは、セレクタＳＥＬ３０に出力される。
【０１５１】
比較器ＣＭＰは、減算器ＳＵＢの出力Ｚ１と水平縮小率Ｎｈとを比較する。より具体的には、比較器ＣＭＰは、水平縮小率Ｎｈが減算器ＳＵＢの出力Ｚ１より小さく、且つ減算器ＳＵＢの出力Ｚ１が０以上のとき、水平方向ライトリクエストWRqhをＨレベルとし、それ以外のとき、水平方向ライトリクエストWRqhをＬレベルとする。
【０１５２】
比較器ＣＭＰの出力は、ラッチＬＡＴ２１にも供給される。このラッチＬＡＴ２１の出力は、セレクタＳＥＬ３０の切り替え制御信号となる。ラッチＬＡＴ２１の出力が１（Ｈレベル）のときセレクタＳＥＬ３０は加算器ＡＤＤ１０の出力Ｘを出力し、ラッチＬＡＴ２１の出力が０（Ｌレベル）のときセレクタＳＥＬ３０はラッチＬＡＴ２０の出力Ｚ２を出力する。
【０１５３】
図２０に、水平縮小率Ｎｈの説明図を示す。
【０１５４】
水平方向間引き回路３６２の精度を８ビットとしたとき、水平縮小率Ｎｈは、ＭＳＢを整数データ、残りを小数点以下のデータとして表すことができる。例えば水平縮小率Ｎｈを１とすると、「１０００００００」となる。
【０１５５】
以下では、水平縮小率Ｎｈを０．７８１として、図１９に示す水平方向間引き回路３６２の動作の一例を説明する。水平縮小率Ｎｈが０．７８１のとき、０．７８１＝１／２＋１／４＋１／３２と近似でき、８ビットのデータ「０１１００１００」と表すことができる。
【０１５６】
図２１に、図１９の水平方向間引き回路３６２の動作例のタイミング図を示す。
【０１５７】
時刻ｔ１１において水平同期信号がＬレベルからＨレベルに変化すると、減算器ＳＵＢの出力Ｚ１が０に初期化される。このとき水平縮小率Ｎｈ（＝０．７８１）は減算器ＳＵＢの出力Ｚ１（＝０）より大きいため、比較器ＣＭＰの出力WRqhは１（Ｈレベル）となる。
【０１５８】
次のドットクロックの立ち下がり時刻ｔ１２で、ラッチＬＡＴ２１の出力が１（Ｈレベル）となる。このとき、ラッチＬＡＴ２０は、減算器ＳＵＢの出力Ｚ１を取り込んで出力Ｚ２として出力している。加算器ＡＤＤ１０の出力Ｘは１である。ラッチＬＡＴ２１の出力が１であるため、セレクタＳＥＬ３０の出力Ｙは、加算器ＡＤＤ１０の出力Ｘ（＝１）となる。従って、減算器ＳＵＢの出力Ｚ１は、０．２１９（＝１−０．７８１）となる。このとき、水平縮小率Ｎｈ（＝０．７８１）は、出力Ｚ１より大きいため、比較器ＣＭＰの出力WRqhは１（Ｈレベル）のままである。
【０１５９】
同様にして、次のドットクロックの立ち下がり時刻ｔ１３が経過したときも、加算器ＡＤＤ１０の出力Ｘが１．２１９となり、減算器ＳＵＢの出力Ｚ１は、０．４３８（＝１．２１９−０．７８１）となる。このとき、水平縮小率Ｎｈ（＝０．７８１）は、出力Ｚ１より大きいため、比較器ＣＭＰの出力WRqhは１（Ｈレベル）のままである。
【０１６０】
また、次のドットクロックの立ち下がり時刻ｔ１４が経過したときも、減算器ＳＵＢの出力Ｚ１は、０．６５７（＝１．４３８−０．７８１）となる。このとき、水平縮小率Ｎｈ（＝０．７８１）は、出力Ｚ１より大きいため、比較器ＣＭＰの出力WRqhは１（Ｈレベル）のままである。
【０１６１】
そして、次のドットクロックの立ち下がり時刻ｔ１５が経過したとき、減算器ＳＵＢの出力Ｚ１は、０．８７６（＝１．６５７−０．７８１）となる。このとき、水平縮小率Ｎｈ（＝０．７８１）は、出力Ｚ１より小さくなるため、比較器ＣＭＰの出力WRqhは０（Ｌレベル）に変化する。
【０１６２】
そして、次のドットクロックの立ち下がり時刻ｔ１６が経過したとき、ラッチＬＡＴ２１の出力が０（Ｌレベル）となる。このとき、ラッチＬＡＴ２０は、減算器ＳＵＢの出力Ｚ１を取り込んで出力Ｚ２として出力している。加算器ＡＤＤ１０の出力Ｘは、１．８７６である。ラッチＬＡＴ２１の出力が０であるため、セレクタＳＥＬ３０の出力Ｙは、ラッチＬＡＴ２０の出力Ｚ２（＝０．８７６）となる。従って、減算器ＳＵＢの出力Ｚ１は、０．０９５（＝０．８７６−０．７８１）となる。このとき、水平縮小率Ｎｈ（＝０．７８１）は、出力Ｚ１より大きいため、比較器ＣＭＰの出力WRqhは１（Ｈレベル）に再び変化する。
【０１６３】
同様にして、時刻ｔ１７において比較器ＣＭＰの出力WRqhは０（Ｌレベル）に変化し、時刻ｔ１８において比較器ＣＭＰの出力WRqhが１（Ｈレベル）に変化する。
【０１６４】
このように水平縮小率Ｎｈ（＝０．７８１）に対応した期間、比較器ＣＭＰの出力WRqhをＨレベルにすることができる。
【０１６５】
ここまで図１７の水平方向間引き回路３６２の構成及び動作について説明したが、図１７の垂直方向間引き回路３６４も同様である。垂直方向間引き回路３６４の各部が、水平同期信号を基準に動作し、減算器が垂直同期信号の立ち上がりで初期化され、垂直縮小率Ｎｖが入力される点が異なるのみで、垂直方向間引き回路３６４も同様に実現できるため、その説明を省略する。
【０１６６】
３．  変形例
なお本発明は、上述の実施形態における構成に限定されるものではない。
【０１６７】
図２２に、本実施形態の変形例における表示コントローラの構成の概要のブロック図を示す。但し、図２に示す表示コントローラ２０と同一部分には同一符号を付し、適宜説明を省略する。
【０１６８】
変形例における表示コントローラ３８０のビデオメモリとして機能するメモリ３８２には、ＬＣＤ／ＩＦ回路３０を介して入力されたＹＵＶフォーマットの画像データがそのまま入力される。この場合、ホストは、ＹＵＶ4:2:2フォーマット、ＹＵＶ4:1:1フォーマット、ＹＵＶ4:2:0フォーマットのいずれかの画像データを供給する。従って、メモリ３８２には、これらフォーマットが混在した状態で画像データが保持される。
【０１６９】
画像処理部３８４は、このようなメモリ３８２から画像データを読み出して、上述のような画像処理を行う。
【０１７０】
フォーマット変換部３８６は、メモリ３８２から読み出されたＹＵＶフォーマットの画像データをＲＧＢフォーマットに変換する。即ち、ホストＩ／Ｆ回路３０を介して入力された画像データのフォーマットを、ＲＧＢフォーマットに変換する。
【０１７１】
図２３に、フォーマット変換部３８６の構成例のブロック図を示す。
【０１７２】
フォーマット変換部３８６は、ＵＶサンプリングレート変換回路３９０、ＹＵＶ−ＲＧＢフォーマット変換回路３９２を含む。ＵＶサンプリングレート変換回路３９０は、ＹＵＶ4:1:1フォーマット又はＹＵＶ4:2:0フォーマットの画像データのフォーマットを、ＹＵＶ4:2:2フォーマットに変換する。このようなＵＶサンプリングレート変換回路３９０は、図１０（Ｂ）、（Ｃ）に示したように動作することで実現できる。なおこのＵＶサンプリングレート変換回路３９０は、本実施形態のＵＶサンプリングレート変換部２４と同様に、ホストからの画像データの入力フォーマットを判別する手段を設け、該手段に基づいてＹＵＶ4:2:2フォーマットの画像データをフォーマット変換することなくそのまま出力する場合、ＵＶサンプリングレート変換回路３９０をバイパスさせる。
【０１７３】
ＹＵＶ−ＲＧＢフォーマット変換回路３９２は、ＵＶサンプリングレート変換回路３９０によって変換されたＹＵＶ4:2:2フォーマットの画像データを、ＲＧＢフォーマットに変換する。このようなＹＵＶ−ＲＧＢフォーマット変換回路３９２は、図１２に示した構成で実現できる。
【０１７４】
このように、入力された画像データがＹＵＶ4:2:2フォーマットの場合、フォーマット変換部３８６が、ＲＧＢフォーマットに変換する。また入力された画像データがＹＵＶ4:1:1フォーマットの場合、フォーマット変換部３８６が、ＲＧＢフォーマットに変換する。更に入力された画像データがＹＵＶ4:2:0フォーマットの場合、フォーマット変換部３８６が、ＲＧＢフォーマットに変換する。そして、フォーマット変換部３８６によって変換されたＲＧＢフォーマットの画像データが、ＬＣＤＩ／Ｆ回路３２を介して表示ドライバに供給される。
【０１７５】
本変形例では、制御部３８８が表示コントローラ３８０の各部の制御を司る。
【０１７６】
このように本変形例では、フォーマット変換部３８６が入力される画像データのすべてのＹＵＶフォーマットからＲＧＢフォーマットへの変換ができる必要があるものの、メモリ３８２の容量を削減できるという効果が得られる。
【０１７７】
４．  電子機器
図２４に、本実施形態又はその変形例における表示コントローラが適用される電子機器の構成例のブロック図を示す。ここでは、電子機器として、携帯電話機の構成例のブロック図を示す。
【０１７８】
携帯電話機４００は、カメラモジュール４１０を含む。カメラモジュール４１０は、ＣＣＤカメラを含み、ＣＣＤカメラで撮像した画像のデータを、ＹＵＶフォーマットで表示コントローラ４１２に供給する。表示コントローラ４１２として、本実施形態における表示コントローラ２０、２００或いは本変形例における表示コントローラ３８０を採用できる。
【０１７９】
携帯電話機４００は、表示パネル４２０を含む。表示パネル４２０として、液晶表示パネルを採用できる。この場合、表示パネル４２０は、表示ドライバ４３０によって駆動される。表示パネル４２０は、複数の走査線、複数のデータ線、複数の画素を含む。表示ドライバ４３０は、複数の走査線の１又は複数本単位で走査線を選択する走査ドライバの機能を有すると共に、画像データに対応した電圧を複数のデータ線に供給するデータドライバの機能を有する。
【０１８０】
表示コントローラ４１２は、表示ドライバ４３０に接続され、表示ドライバ４３０に対してＲＧＢフォーマットの画像データを供給する。
【０１８１】
ホスト４４０は、表示コントローラ４１２に接続される。ホスト４４０は、表示コントローラ４１２を制御する。またホスト４４０は、アンテナ４６０を介して受信された画像データを、変復調部４５０で復調した後、表示コントローラ４１２に供給できる。表示コントローラ４１２は、この画像データに基づき、表示ドライバ４３０により表示パネル４２０に表示させる。
【０１８２】
ホスト４４０は、カメラモジュール４１０で生成された画像データを変復調部４５０で変調した後、アンテナ４６０を介して他の通信装置への送信を指示できる。
【０１８３】
ホスト４４０は、操作入力部４７０からの操作情報に基づいて画像データの送受信処理、カメラモジュール４１０の撮像、表示パネルの表示処理を行う。
【０１８４】
なお、図２４では、表示パネル４２０として液晶表示パネルを例に説明したが、これに限定されるものではない。表示パネル４２０は、エレクトロクミネッセンス、プラズマディスプレイ装置であってもよく、これらを駆動する表示ドライバに画像データを供給する表示コントローラに適用できる。
【０１８５】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１８６】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【０１８７】
【図１】本実施形態における表示コントローラが適用された表示システムの構成例のブロック図。
【図２】本実施形態における表示コントローラの構成例のブロック図。
【図３】ＲＧＢフォーマットとＹＵＶフォーマットの説明図。
【図４】本実施形態の第１の比較例の表示コントローラの構成例のブロック図。
【図５】本実施形態の第２の比較例の表示コントローラの構成例のブロック図。
【図６】本実施形態における表示コントローラのハードウェア構成例のブロック図。
【図７】メモリアクセス調停回路に対する画像処理回路のアクセスの動作例を示す図。
【図８】図６のＵＶサンプリングレート変換回路の構成要部の構成例のブロック図。
【図９】図９（Ａ）〜（Ｃ）は、ＵＶサンプリングレート変換回路の動作説明図
【図１０】図１０（Ａ）〜（Ｃ）は、ＵＶサンプリングレート変換回路の動作説明図
【図１１】フォーマット変換回路の変換処理の変換行列式を示す図。
【図１２】フォーマット変換回路の構成例のブロック図。
【図１３】フォーマット変換回路におけるシフト加算動作の説明図。
【図１４】フォーマット変換回路の動作例のタイミング図。
【図１５】図６の画像処理回路の構成例のブロック図。
【図１６】図１５の画像エフェクト演算回路の動作説明図。
【図１７】図１５のスケーリング回路の構成例のブロック図。
【図１８】垂直同期信号等の説明図。
【図１９】図１７の水平方向間引き回路の構成例のブロック図。
【図２０】水平縮小率の説明図。
【図２１】水平方向間引き回路の動作例のタイミング図。
【図２２】本実施形態の変形例における表示コントローラの構成例のブロック図。
【図２３】変形例における表示コントローラのフォーマット変換部の構成例のブロック図。
【図２４】本実施形態における電子機器の構成例のブロック図。
【符号の説明】
【０１８８】
１０  ホスト、２０、６０、７０、３８０  表示コントローラ、
２２、６２、７４、３８２  メモリ、２４  ＵＶサンプリングレート変換部、
２６、６４、３８４  画像処理部、２８、７２、７８、３８６  フォーマット変換部、
３０  ホストＩ／Ｆ回路、３２  ＬＣＤＩ／Ｆ回路、
３４、６６、８０、３８８  制御部、４０  表示ドライバ、５０  表示パネル、
１００  表示システム
【図１】
2006013701.tif 000003
【図２】
2006013701.tif 000004
【図３】
2006013701.tif 000005
【図４】
2006013701.tif 000006
【図５】
2006013701.tif 000007
【図６】
2006013701.tif 000008
【図７】
2006013701.tif 000009
【図８】
2006013701.tif 000010
【図９】
2006013701.tif 000011
【図１０】
2006013701.tif 000012
【図１１】
2006013701.tif 000013
【図１２】
2006013701.tif 000014
【図１３】
2006013701.tif 000015
【図１４】
2006013701.tif 000016
【図１５】
2006013701.tif 000017
【図１６】
2006013701.tif 000018
【図１７】
2006013701.tif 000019
【図１８】
2006013701.tif 000020
【図１９】
2006013701.tif 000021
【図２０】
2006013701.tif 000022
【図２１】
2006013701.tif 000023
【図２２】
2006013701.tif 000024
【図２３】
2006013701.tif 000025
【図２４】
2006013701.tif 000026