(57)【要約】【課題】  微細な磁気記憶装置を提供する。また、簡便に磁気記憶装置を製造する方法を提供する。【解決手段】  絶縁膜１０５中には、複数の磁気エレメント１０４が離間して配設されている。また、絶縁膜１０５の上には、磁気エレメント１０４に電気的に接続するビットライン配線１１２が形成されている。さらに、絶縁膜１０５の上には、絶縁膜１が、ビットライン配線１１２の側面および上面を被覆するようにして形成されている。高透磁率膜１１３は絶縁膜１を介して設けられているので、高透磁率膜１１３をパターニングしなくとも、隣接するビットライン配線１１２の間が電気的に接続されることはない。【選択図】      図５
2006032762.tif 000002
【特許請求の範囲】
【請求項１】
第１の絶縁膜中に離間して配設された複数の磁気エレメントと、
前記第１の絶縁膜の上に設けられて、前記磁気エレメントに電気的に接続する配線と、
前記第１の絶縁膜の上に設けられて、前記配線の側面および上面を被覆する第２の絶縁膜と、
前記第２の絶縁膜の上に設けられ、前記第２の絶縁膜を介して前記配線の側面および上面を被覆する高透磁率膜とを有し、
前記磁気エレメントは前記配線の直下に位置することを特徴とする磁気記憶装置。
【請求項２】
第１の絶縁膜中に離間して配設された複数の磁気エレメントと、
前記第１の絶縁膜の上に設けられて、前記磁気エレメントに電気的に接続する配線と、
前記第１の絶縁膜の上に設けられて、前記配線の側面および上面を被覆する高透磁率膜とを有し、
前記配線の側面と前記高透磁率膜との間には第２の絶縁膜が設けられているとともに、前記配線の上面と前記高透磁率膜との間には第３の絶縁膜が設けられていて、
前記磁気エレメントは前記配線の直下に位置することを特徴とする磁気記憶装置。
【請求項３】
前記高透磁率膜は、パーマロイ膜、Ｆｅ膜、Ｃｏ膜、Ｎｉ膜、ＦｅＳｉ膜、ＦｅＡｌＳｉ膜およびＦｅＣｏＶ膜よりなる群から選ばれるいずれか１の膜である請求項１または２に記載の磁気記憶装置。
【請求項４】
第１の絶縁膜中に離間して配設された複数の磁気エレメントと、
前記第１の絶縁膜の上に設けられた第２の絶縁膜と、
前記第２の絶縁膜中に埋め込まれて、前記磁気エレメントに電気的に接続する配線と、
前記配線の側面に設けられた第１の高透磁率膜と、
前記配線および前記第２の絶縁膜の上に設けられた第３の絶縁膜と、
前記第３の絶縁膜の上に設けられた第２の高透磁率膜とを有することを特徴とする磁気記憶装置。
【請求項５】
前記第１の高透磁率膜は、パーマロイ膜、Ｆｅ膜、Ｃｏ膜、Ｎｉ膜、ＦｅＳｉ膜、ＦｅＡｌＳｉ膜およびＦｅＣｏＶ膜よりなる群から選ばれるいずれか１の膜である請求項４に記載の磁気記憶装置。
【請求項６】
前記第２の高透磁率膜は、パーマロイ膜、Ｆｅ膜、Ｃｏ膜、Ｎｉ膜、ＦｅＳｉ膜、ＦｅＡｌＳｉ膜およびＦｅＣｏＶ膜よりなる群から選ばれるいずれか１の膜である請求項４に記載の磁気記憶装置。
【請求項７】
前記パーマロイ膜は、ＮｉＦｅ膜およびＣｏＮｉＦｅ膜のいずれか一方である請求項３，５または６に記載の磁気記憶装置。
【請求項８】
前記高透磁率膜はメモリセル部分にのみ設けられている請求項１〜７に記載の磁気記憶装置。
【請求項９】
第１の絶縁膜中に離間して配設された複数の磁気エレメントを備える磁気記憶装置の製造方法であって、
前記第１の絶縁膜の上に、前記磁気エレメントに電気的に接続する配線を形成する工程と、
前記第１の絶縁膜並びに前記配線の側面および上面を被覆するようにして第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の上に高透磁率膜を形成する工程とを有することを特徴とする磁気記憶装置の製造方法。
【請求項１０】
第１の絶縁膜中に離間して配設された複数の磁気エレメントを備える磁気記憶装置の製造方法であって、
前記第１の絶縁膜の上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に前記磁気エレメントに至る開口部を形成する工程と、
前記開口部の内部に導電層を埋め込んで、前記磁気エレメントに電気的に接続する配線を形成する工程と、
前記配線および前記第２の絶縁膜の上に第３の絶縁膜を形成する工程と、
前記配線の側面および上面を除いて、前記第２の絶縁膜および前記第３の絶縁膜を除去する工程と、
前記第１の絶縁膜、前記第２の絶縁膜および前記第３の絶縁膜を被覆するようにして高透磁率膜を形成する工程とを有することを特徴とする磁気記憶装置の製造方法。
【請求項１１】
前記第２の絶縁膜および前記第３の絶縁膜を除去する工程は、前記第３の絶縁膜の上に所定のパターンを有するレジスト膜を形成する工程と、
前記レジスト膜をマスクとして、前記第３の絶縁膜および前記第２の絶縁膜をドライエッチングする工程とを有する請求項１０に記載の磁気記憶装置の製造方法。
【請求項１２】
前記第２の絶縁膜および前記第３の絶縁膜を除去する工程は、前記第３の絶縁膜の上に所定のパターンを有するレジスト膜を形成する工程と、
前記レジスト膜をマスクとして、前記第３の絶縁膜をドライエッチングする工程と、
前記レジスト膜を除去する工程と、
前記第３の絶縁膜をマスクとして前記第２の絶縁膜をドライエッチングする工程とを有する請求項１０に記載の磁気記憶装置の製造方法。
【請求項１３】
前記高透磁率膜は、パーマロイ膜、Ｆｅ膜、Ｃｏ膜、Ｎｉ膜、ＦｅＳｉ膜、ＦｅＡｌＳｉ膜およびＦｅＣｏＶ膜よりなる群から選ばれるいずれか１の膜である請求項９〜１２に記載の磁気記憶装置の製造方法。
【請求項１４】
第１の絶縁膜中に離間して配設された複数の磁気エレメントを備える磁気記憶装置の製造方法であって、
前記第１の絶縁膜の上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に前記磁気エレメントに至る開口部を形成する工程と、
前記開口部の側壁に第１の高透磁率膜を形成する工程と、
前記第１の高透磁率膜が形成された前記開口部の内部に導電層を埋め込んで、前記磁気エレメントに電気的に接続する配線を形成する工程と、
前記配線および前記第２の絶縁膜の上に第３の絶縁膜を形成する工程と、
前記第３の絶縁膜の上に第２の高透磁率膜を形成する工程とを有することを特徴とする磁気記憶装置。
【請求項１５】
前記第２の高透磁率膜は、パーマロイ膜、Ｆｅ膜、Ｃｏ膜、Ｎｉ膜、ＦｅＳｉ膜、ＦｅＡｌＳｉ膜およびＦｅＣｏＶ膜よりなる群から選ばれるいずれか１の膜である請求項１４に記載の磁気記憶装置の製造方法。
【請求項１６】
第１の絶縁膜中に離間して配設された複数の磁気エレメントを備える磁気記憶装置の製造方法であって、
前記第１の絶縁膜の上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に前記磁気エレメントに至る開口部を形成する工程と、
前記開口部の側壁に第１の高透磁率膜を形成する工程と、
前記第１の高透磁率膜が形成された前記開口部の内部に導電層を埋め込んで、前記磁気エレメントに電気的に接続する配線を形成する工程と、
無電解めっき法を用いて、前記配線の上に選択的に第２の高透磁率膜を形成する工程とを有することを特徴とする磁気記憶装置の製造方法。
【請求項１７】
前記第２の高透磁率膜は、Ｃｏ膜、Ｎｉ膜並びにＣｏおよびＮｉのいずれか一方を含む合金膜よりなる群から選ばれる１の膜である請求項１６に記載の磁気記憶装置の製造方法。
【請求項１８】
前記第１の高透磁率膜は、パーマロイ膜、Ｆｅ膜、Ｃｏ膜、Ｎｉ膜、ＦｅＳｉ膜、ＦｅＡｌＳｉ膜およびＦｅＣｏＶ膜よりなる群から選ばれるいずれか１の膜である請求項１４〜１７に記載の磁気記憶装置の製造方法。
【請求項１９】
前記パーマロイ膜は、ＮｉＦｅ膜およびＣｏＮｉＦｅ膜のいずれか一方である請求項１３，１５または１８に記載の磁気記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気記憶装置およびその製造方法に関し、より詳しくは、絶縁膜中に離間して配設された複数の磁気エレメントとを備える磁気記憶装置およびその製造方法に関する。
【背景技術】
【０００２】
磁性を利用したＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）は、高速での書き込み動作と読み出し動作が可能であることから、次世代の不揮発メモリーとして期待されている。
【０００３】
ＭＲＡＭは、デジットラインとビットラインに電流を流し、発生した磁気によってＴＭＲ（Ｔｕｎｎｅｌｉｇ  Ｍａｇｎｅｔｒｏ  Ｒｅｓｉｓｔｉｖｅ）と呼ばれる磁気エレメントに書き込みを行う。このため、ＭＲＡＭにおいては、磁気を有効に利用する技術が重要になる。こうした技術として、従来より、クラッド配線（またはヨーク配線）が知られている（例えば、特許文献１参照。）。
【０００４】
クラッド配線は、三方を透磁率の大きい金属で覆った構造の配線をいう。透磁率の大きい金属としては、例えば、パーマロイ膜などが挙げられる。このような構造とすることによって、高透磁率膜で覆われていない方向に磁気エレメントが配置されるので、電流により発生した磁場を磁気エレメントの方向に集中させることができる。
【０００５】
図２０〜図２５は、従来法によるクラッド配線の製造方法を説明する図である。
【０００６】
まず、デジットライン５０１の上に、デジットライン５０１と磁気エレメント５０４を電気的に分離する層間絶縁膜５０２を形成する。次に、磁気エレメント５０４とリードライン（図示せず）を電気的に接続するストラップ配線５０３、磁気エレメント５０４、磁気エレメント５０４を被覆する層間絶縁膜５０５を順に形成する。その後、磁気エレメント５０４とビットライン配線５１２を電気的に接続する接続孔５０６を層間絶縁膜５０５に設ける。さらに、層間絶縁膜５０５および接続孔５０６の上に層間絶縁膜５０７を形成して、図２０に示す構造とする。
【０００７】
次に、層間絶縁膜５０６に溝部５０８を形成する（図２１）。溝部５０８には、後工程で、ビットライン配線５１２を構成する金属が埋め込まれる。
【０００８】
溝部５０８を形成した後は、溝部５０８の内面および層間絶縁膜５０７の上に高透磁率膜５０９を形成する。続いて、溝部５０８の側壁部を除いて高透磁率膜５０９をエッチング除去し、図２２に示す構造とする。
【０００９】
次に、溝部５０８の内部にバリアメタル膜５１０および銅膜５１１を埋め込んで、図２３に示すビットライン配線５１２を形成する。
【００１０】
次いで、全面に高透磁率膜５１３を形成した後（図２４）、ビットライン配線５１２の上を除いて高透磁率膜５１３を除去する。
【００１１】
そして、全面に絶縁膜５１４を形成すると、図２５に示す構造が得られる。
【００１２】
また、図２６〜図３０は、従来法によるクラッド配線の他の製造方法を説明する図である。
【００１３】
まず、デジットライン６０１の上に、デジットライン６０１と磁気エレメント６０４を電気的に分離する層間絶縁膜６０２を形成する。次に、磁気エレメント６０４とリードライン（図示せず）を電気的に接続するストラップ配線６０３、磁気エレメント６０４、磁気エレメント６０４を被覆する層間絶縁膜６０５を順に形成する。次いで、磁気エレメント６０４とビットライン配線６１２を電気的に接続する接続孔６０６を層間絶縁膜６０５に設ける。そして、層間絶縁膜６０５および接続孔６０６の上に層間絶縁膜６０７を形成した後、層間絶縁膜６０７に溝部６０８を形成して図２６に示す構造とする。溝部６０８には、後工程で、ビットライン配線６１２を構成する金属が埋め込まれる。
【００１４】
溝部６０８を形成した後は、溝部６０８の内部にバリアメタル膜６１０および銅膜６１１を埋め込んで、図２７に示すビットライン配線６１２を形成する。
【００１５】
次に、層間絶縁膜６０７をエッチング除去して図２８に示す構造とする。
【００１６】
次いで、全面に高透磁率膜６１３を形成した後（図２９）、ビットライン配線６１２の上面および側面を除いて高透磁率膜６１３を除去する。その後、全面に絶縁膜６１４を形成すると、図３０に示す構造が得られる。
【００１７】
【特許文献１】特開２０００−３５３７９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、上記の従来の方法では次のような問題があった。
【００１９】
一般に、高透磁率膜は金属であるので導電性を有する。したがって、隣接するビットライン配線間で電気的な接続が起こるのを防ぐために、図２５および図３０に示すように、高透磁率膜のパターニングを行うことが必要になる。
【００２０】
ところで、ＭＲＡＭの集積度を向上させるには、メモリセルの面積の縮小化を図ることがポイントになる。ここで、デジットライン方向のセルの大きさは、ビットライン配線のピッチによって決定されるので、ビットライン配線間のスペースはできるだけ小さくすることが好ましい。一方、ビットライン配線上の高透磁率膜をパターニングする際には、配線材料である銅膜の酸化および腐食を防ぐために、ビットライン配線が表面に露出しないようにする必要がある。このため、従来は、加工時の寸法の変動や重ねずれを考慮した上で、高透磁率膜をビットライン配線より大きい寸法に加工していた。このことは、ビットライン配線間のスペースの縮小化を妨げることとなるために、ＭＲＡＭの集積度向上の障害になっていた。
【００２１】
また、高透磁率膜のエッチングは技術的に困難であるという問題もあった。
【００２２】
まず、高透磁率膜をエッチングする際には、エッチングによって昇華性の化合物が形成されるようなガスの選定が必要になる。しかしながら、絶縁膜のエッチングと異なり、高透磁率膜のエッチング技術は確立されていない。特に、高透磁率膜が合金からなる場合には、エッチングガスの選定が困難である。また、金属は腐食しやすいので、エッチングの際には金属上に保護膜を設けることが必要になる。しかしながら、この保護膜がエッチング残渣になりやすいという問題もあった。さらに、図２９に示す場合には、高透磁率膜の表面に凹凸があるので、パターニングが技術的に困難になるという問題もあった。
【００２３】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、微細な磁気記憶装置を提供することにある。
【００２４】
また、本発明の目的は、簡便に磁気記憶装置を製造する方法を提供することにある。
【００２５】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【課題を解決するための手段】
【００２６】
本願第１の磁気記憶装置にかかる発明は、第１の絶縁膜中に離間して配設された複数の磁気エレメントと、第１の絶縁膜の上に設けられて、磁気エレメントに電気的に接続する配線と、第１の絶縁膜の上に設けられて、配線の側面および上面を被覆する第２の絶縁膜と、この第２の絶縁膜の上に設けられ、第２の絶縁膜を介して配線の側面および上面を被覆する高透磁率膜とを有し、磁気エレメントが配線の直下に位置することを特徴とするものである。
【００２７】
また、本願第２の磁気記憶装置にかかる発明は、第１の絶縁膜中に離間して配設された複数の磁気エレメントと、第１の絶縁膜の上に設けられて、磁気エレメントに電気的に接続する配線と、第１の絶縁膜の上に設けられて、配線の側面および上面を被覆する高透磁率膜とを有し、配線の側面と高透磁率膜との間には第２の絶縁膜が設けられているとともに、配線の上面と高透磁率膜との間には第３の絶縁膜が設けられていて、磁気エレメントは配線の直下に位置することを特徴とするものである。
【００２８】
さらに、本願第３の磁気記憶装置にかかる発明は、第１の絶縁膜中に離間して配設された複数の磁気エレメントと、第１の絶縁膜の上に設けられた第２の絶縁膜と、この第２の絶縁膜中に埋め込まれて、磁気エレメントに電気的に接続する配線と、この配線の側面に設けられた第１の高透磁率膜と、配線および第２の絶縁膜の上に設けられた第３の絶縁膜と、この第３の絶縁膜の上に設けられた第２の高透磁率膜とを有することを特徴とするものである。
【００２９】
本願第１の磁気記憶装置の製造方法にかかる発明は、第１の絶縁膜中に離間して配設された複数の磁気エレメントを備える磁気記憶装置の製造方法であって、第１の絶縁膜の上に、磁気エレメントに電気的に接続する配線を形成する工程と、第１の絶縁膜並びに配線の側面および上面を被覆するようにして第２の絶縁膜を形成する工程と、この第２の絶縁膜の上に高透磁率膜を形成する工程とを有することを特徴とするものである。
【００３０】
また、本願第２の磁気記憶装置の製造方法にかかる発明は、第１の絶縁膜中に離間して配設された複数の磁気エレメントを備える磁気記憶装置の製造方法であって、第１の絶縁膜の上に第２の絶縁膜を形成する工程と、この第２の絶縁膜に磁気エレメントに至る開口部を形成する工程と、この開口部の内部に導電層を埋め込んで、磁気エレメントに電気的に接続する配線を形成する工程と、この配線および第２の絶縁膜の上に第３の絶縁膜を形成する工程と、配線の側面および上面を除いて、第２の絶縁膜および第３の絶縁膜を除去する工程と、第１の絶縁膜、第２の絶縁膜および第３の絶縁膜を被覆するようにして高透磁率膜を形成する工程とを有することを特徴とするものである。
【００３１】
また、本願第３の磁気記憶装置の製造方法にかかる発明は、第１の絶縁膜中に離間して配設された複数の磁気エレメントを備える磁気記憶装置の製造方法であって、第１の絶縁膜の上に第２の絶縁膜を形成する工程と、この第２の絶縁膜に磁気エレメントに至る開口部を形成する工程と、この開口部の側壁に第１の高透磁率膜を形成する工程と、この第１の高透磁率膜が形成された開口部の内部に導電層を埋め込んで、磁気エレメントに電気的に接続する配線を形成する工程と、この配線および第２の絶縁膜の上に第３の絶縁膜を形成する工程と、この第３の絶縁膜の上に第２の高透磁率膜を形成する工程とを有することを特徴とするものである。
【００３２】
さらに、本願第４の磁気記憶装置の製造方法にかかる発明は、第１の絶縁膜中に離間して配設された複数の磁気エレメントを備える磁気記憶装置の製造方法であって、第１の絶縁膜の上に第２の絶縁膜を形成する工程と、この第２の絶縁膜に磁気エレメントに至る開口部を形成する工程と、この開口部の側壁に第１の高透磁率膜を形成する工程と、この第１の高透磁率膜が形成された開口部の内部に導電層を埋め込んで、磁気エレメントに電気的に接続する配線を形成する工程と、無電解めっき法を用いて、配線の上に選択的に第２の高透磁率膜を形成する工程とを有することを特徴とするものである。
【発明の効果】
【００３３】
以上述べたように、本願発明によれば、配線上に設けられた高透磁率膜がパターニングされていないので、配線間のスペースの小さい微細な磁気記憶装置とすることができる。
【００３４】
また、本願発明によれば、配線上に設けられた高透磁率膜のパターニング工程を不要とすることができるので、簡便且つ低コストに半導体装置を製造することが可能になる。
【発明を実施するための最良の形態】
【００３５】
以下に、本発明の実施の形態について、図面を参照しながら説明する。尚、いずれの実施の形態においても、磁気シールドとなる高透磁率膜によって覆われた領域には、クラッド配線のみが設けられていて、磁気エレメントはこの領域の外に位置している。すなわち、磁力線は磁気シールドで覆われた部分の下方に集中するので、この部分に磁気エレメントを設けることによって、電流により発生した磁気を有効に利用することが可能になる。一方、磁気シールドで覆われた部分は磁界が弱いので、この部分に磁気エレメントを設ける構造では、磁気シールドによる磁場集中効果を生かすことができず適当でない。
【００３６】
実施の形態１．
本実施の形態は、本願第１の磁気記憶装置にかかる発明および本願第１の磁気記憶装置の製造方法にかかる発明に対応している。以下、図１〜図５を参照しながら、本実施の形態について説明する。尚、これらの図において、同じ符号を用いた部分は同じものであることを示している。
【００３７】
まず、デジットライン１０１の上に、デジットライン１０１と磁気エレメント１０４を電気的に分離する層間絶縁膜１０２を形成する。次に、磁気エレメント１０４とリードライン（図示せず）を電気的に接続するストラップ配線１０３、磁気エレメント１０４、磁気エレメント１０４を被覆する層間絶縁膜１０５を順に形成する。ここで、層間絶縁膜１０５は本願発明における第１の絶縁膜であり、磁気エレメント１０４は層間絶縁膜１０５中に離間して配設される。
【００３８】
次いで、磁気エレメント１０４とビットライン配線１１２を電気的に接続する接続孔１０６を層間絶縁膜１０５に設ける。そして、層間絶縁膜１０５および接続孔１０６の上に層間絶縁膜１０７を形成した後、層間絶縁膜１０７に溝部１０８を形成して図１に示す構造とする。溝部１０８には、後工程で、ビットライン配線１１２を構成する金属が埋め込まれる。
【００３９】
次に、溝部１０８の内部にバリアメタル膜１１０と、導電層としての銅膜１１１とを順に埋め込んで、ビットライン配線１１２を形成した後、層間絶縁膜１０７を除去すると、図２に示す構造が得られる。以上の工程は、従来法による図２６〜図２８と同様である。
【００４０】
本実施の形態においては、層間絶縁膜１０５並びにビットライン配線１１２の側面および上面を被覆するようにして、第２の絶縁膜としての絶縁膜１を形成することを特徴とする（図３）。
【００４１】
絶縁膜１としては、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により成膜した窒化シリコン膜または炭化シリコン膜などを用いることができる。また、絶縁膜１は、絶縁性を確保できる程度に薄い膜厚で形成する。具体的には、１０ｎｍ〜５０ｎｍ程度であることが好ましく、２５ｎｍ〜３５ｎｍ程度であることがより好ましい。膜厚が１０ｎｍより薄くなると、膜質が低下することから好ましくない。一方、膜厚が５０ｎｍより厚くなると、ビットライン配線１１２間のスペースが小さくなって、後に形成する高透磁率膜１１３や絶縁膜１１４の成膜性が低下するので好ましくない。
【００４２】
次いで、絶縁膜１の上に高透磁率膜１１３を形成する（図４）。高透磁率膜１１３としては、例えば、ＮｉＦｅ膜若しくはＣｏＮｉＦｅ膜などのパーマロイ膜、高純度のＦｅ膜、Ｃｏ膜、Ｎｉ膜、ＦｅＳｉ膜、ＦｅＡｌＳｉ膜またはＦｅＣｏＶ膜などを用いることができる。
【００４３】
そして、高透磁率膜１１３の上に、ビットライン配線１１２を埋め込むようにして絶縁膜１１４を形成する（図５）。
【００４４】
本実施の形態によれば、ビットライン配線１１２と高透磁率膜１１３との間に絶縁膜１を設けているので、高透磁率膜１１３をパターニングしなくとも、隣接するビットライン配線１１２の間が電気的に接続されることはない。すなわち、高透磁率膜１１３のパターニング工程を不要とすることができるので、簡便且つ低コストに半導体装置を製造することが可能になる。また、高透磁率膜１１３をパターニングする際の寸法を考慮せずに、ビットライン配線１１２間のスペースを決めることができるので、メモリセルの面積を小さくしてＭＲＡＭの集積度を向上させることができる。
【００４５】
また、本実施の形態によれば、磁気エレメント１０４が、高透磁率膜１１３によって覆われたビットライン配線１１２の直下に位置するので、電流により発生した磁気を有効に利用することが可能になる。
【００４６】
尚、半導体装置において、クラッド配線の構造が必要になるのはメモリセル部分のみである。すなわち、周辺回路部分ではクラッド配線の構造は不要であるので、メモリセル部分にマスクを設けて、周辺回路部分の高透磁率膜をエッチングにより除去してもよい。このようにしても、従来法による高透磁率膜のパターニングよりも容易且つ低コストでの製造が可能になる。
【００４７】
実施の形態２．
本実施の形態は、本願第３の磁気記憶装置にかかる発明および本願第２の磁気記憶装置の製造方法にかかる発明に対応している。以下、図６〜図１０を参照しながら、本実施の形態について説明する。尚、これらの図において、同じ符号を用いた部分は同じものであることを示している。
【００４８】
まず、デジットライン２０１の上に、デジットライン２０１と磁気エレメント２０４を電気的に分離する層間絶縁膜２０２を形成する。次に、磁気エレメント２０４とリードライン（図示せず）を電気的に接続するストラップ配線２０３、磁気エレメント２０４、磁気エレメント２０４を被覆する層間絶縁膜２０５を順に形成する。ここで、層間絶縁膜２０５は本願発明における第１の絶縁膜であり、磁気エレメント２０４は層間絶縁膜２０５中に離間して配設される。
【００４９】
その後、磁気エレメント２０４とビットライン配線２１２を電気的に接続する接続孔２０６を層間絶縁膜２０５に設ける。さらに、層間絶縁膜２０５および接続孔２０６の上に、第２の絶縁膜としての層間絶縁膜２０７を形成して、図６に示す構造とする。
【００５０】
次に、層間絶縁膜２０７に、開口部としての溝部（図示せず）を形成した後、溝部の内面および層間絶縁膜２０７の上に第１の高透磁率膜２０９を形成する。続いて、溝部の側壁部を除いて第１の高透磁率膜２０９をエッチング除去する。その後、溝部の内部にバリアメタル膜２１０と、導電層としての銅膜２１１とを順に埋め込んで、図７に示すビットライン配線２１２を形成する。以上の工程は、従来法による図２０〜図２３と同様である。
【００５１】
第１の高透磁率膜２０９としては、例えば、ＮｉＦｅ膜若しくはＣｏＮｉＦｅ膜などのパーマロイ膜、高純度のＦｅ膜、Ｃｏ膜、Ｎｉ膜、ＦｅＳｉ膜、ＦｅＡｌＳｉ膜またはＦｅＣｏＶ膜などを用いることができる。
【００５２】
本実施の形態においては、ビットライン配線２１２および層間絶縁膜２０７の上に、第３の絶縁膜としての絶縁膜２を形成することを特徴とする（図８）。
【００５３】
絶縁膜２としては、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により成膜した窒化シリコン膜または炭化シリコン膜などを用いることができる。また、絶縁膜２は、絶縁性を確保できる程度に薄い膜厚で形成する。具体的には、１０ｎｍ〜７０ｎｍ程度であることが好ましい。膜厚が１０ｎｍより薄くなると、膜質が低下することから好ましくない。一方、膜厚が７０ｎｍより厚くなると、ビットライン配線２１２と高透磁率膜２１３との間隔が離れることにより磁場の漏れが大きくなるので好ましくない。
【００５４】
次いで、絶縁膜２の上に第２の高透磁率膜２１３を形成する（図９）。第２の高透磁率膜２１３としては、例えば、ＮｉＦｅ膜若しくはＣｏＮｉＦｅ膜などのパーマロイ膜、高純度のＦｅ膜、Ｃｏ膜、Ｎｉ膜、ＦｅＳｉ膜、ＦｅＡｌＳｉ膜またはＦｅＣｏＶ膜などを用いることができる。
【００５５】
そして、第２の高透磁率膜２１３の上に絶縁膜２１４を形成する（図１０）。
【００５６】
本実施の形態によれば、ビットライン配線２１２と第２の高透磁率膜２１３との間に絶縁膜２を設けているので、第２の高透磁率膜２１３をパターニングしなくとも、隣接するビットライン配線２１２の間が電気的に接続されることはない。すなわち、第２の高透磁率膜２１３のパターニング工程を不要とすることができるので、簡便且つ低コストに半導体装置を製造することが可能になる。また、第２の高透磁率膜２１３をパターニングする際の寸法を考慮せずに、ビットライン配線２１２間のスペースを決めることができるので、メモリセルの面積を小さくしてＭＲＡＭの集積度を向上させることができる。
【００５７】
また、本実施の形態によれば、磁気エレメント２０４が、第１の高透磁率膜２０９と第２の高透磁率膜２１３とによって覆われたビットライン配線２１２の直下に位置するので、電流により発生した磁気を有効に利用することが可能になる。
【００５８】
尚、半導体装置において、クラッド配線の構造が必要になるのはメモリセル部分のみである。すなわち、周辺回路部分ではクラッド配線の構造は不要であるので、メモリセル部分にマスクを設けて、周辺回路部分の高透磁率膜をエッチングにより除去してもよい。このようにしても、従来法による高透磁率膜のパターニングよりも容易且つ低コストでの製造が可能になる。
【００５９】
実施の形態３．
本実施の形態は、本願第２の磁気記憶装置にかかる発明および本願第３の磁気記憶装置の製造方法にかかる発明に対応している。以下、図１１〜図１５を参照しながら、本実施の形態について説明する。尚、これらの図において、同じ符号を用いた部分は同じものであることを示している。
【００６０】
まず、デジットライン３０１の上に、デジットライン３０１と磁気エレメント３０４を電気的に分離する層間絶縁膜３０２を形成する。次に、磁気エレメント３０４とリードライン（図示せず）を電気的に接続するストラップ配線３０３、磁気エレメント３０４、磁気エレメント３０４を被覆する層間絶縁膜３０５を順に形成する。ここで、層間絶縁膜３０５は本願発明における第１の絶縁膜であり、磁気エレメント３０４は層間絶縁膜３０５中に離間して配設される。
【００６１】
その後、磁気エレメント３０４とビットライン配線３１２を電気的に接続する接続孔３０６を層間絶縁膜３０５に設ける。さらに、層間絶縁膜３０５および接続孔３０６の上に、第２の絶縁膜としての層間絶縁膜３０７を形成して、図１１に示す構造とする。
【００６２】
次に、層間絶縁膜３０７に、開口部としての溝部（図示せず）を形成した後、溝部の内部にバリアメタル膜３１０と、導電層としての銅膜３１１とを順に埋め込んで、ビットライン配線３１２を形成する。その後、層間絶縁膜３０７およびビットライン配線３１２の上に、第３の絶縁膜としての絶縁膜３を形成して、図１２に示す構造とする。以上の工程は、実施の形態２の図６〜図８と同様である。
【００６３】
本実施の形態においては、ビットライン配線３１２の側面および上面を除いて、絶縁膜３および層間絶縁膜３０７を除去することを特徴としている。このようにすることによって、ビットライン配線３１２の上面が絶縁膜３で、側面が層間絶縁膜３０７でそれぞれ被覆されるようにすることができる（図１３）。
【００６４】
具体的には、所定のパターンを有するフォトレジスト膜（図示せず）を絶縁膜３の上に形成し、このフォトレジスト膜をマスクとして絶縁膜３および層間絶縁膜３０７を連続してドライエッチングすることにより、図１３の構造とすることができる。また、絶縁膜３をドライエッチングした後にフォトレジスト膜を除去し、次いで絶縁膜３をハードマスクとして層間絶縁膜３０７をドライエッチングしてもよい。
【００６５】
絶縁膜３は、実施の形態２と同様に、絶縁性を確保できる程度に薄い膜厚で形成する。但し、絶縁膜３をハードマスクとして使用する場合には、エッチング時の膜減りを考慮して、実施の形態２より２０ｎｍ〜３０ｎｍ程度厚く形成することが好ましい。具体的には、３０ｎｍ〜１００ｎｍ程度であることが好ましい。
【００６６】
次に、層間絶縁膜３０５、層間絶縁膜３０７および絶縁膜３を被覆するようにして、高透磁率膜３１３を形成する（図１４）。高透磁率膜３１３としては、例えば、ＮｉＦｅ膜若しくはＣｏＮｉＦｅ膜などのパーマロイ膜、高純度のＦｅ膜、Ｃｏ膜、Ｎｉ膜、ＦｅＳｉ膜、ＦｅＡｌＳｉ膜またはＦｅＣｏＶ膜などを用いることができる。
【００６７】
図１４において、ビットライン配線３１２の側面と高透磁率膜３１３との間には、層間絶縁膜３０７が設けられている。また、ビットライン配線３１２の上面と高透磁率膜３１３との間には、絶縁膜３が設けられている。
【００６８】
最後に、高透磁率膜３１３の上に、ビットライン配線３１２によって形成される凹凸を埋め込むようにして絶縁膜３１４を形成する（図１５）。
【００６９】
本実施の形態によれば、ビットライン配線３１２と高透磁率膜３１３との間に絶縁膜３を設けているので、高透磁率膜３１３をパターニングしなくとも、隣接するビットライン配線３１２の間が電気的に接続されることはない。すなわち、高透磁率膜３１３のパターニング工程を不要とすることができるので、簡便且つ低コストに半導体装置を製造することが可能になる。
【００７０】
また、本実施の形態によれば、磁気エレメント３０４が、高透磁率膜３１３によって覆われたビットライン配線３１２の直下に位置するので、電流により発生した磁気を有効に利用することが可能になる。
【００７１】
本実施の形態においては、層間絶縁膜３０７をビットライン配線３１２の寸法よりも大きい寸法でパターニングする必要があるので、実施の形態１および２に比較して微細化の点で不利となる。しかしながら、従来技術における高透磁率膜のパターニングに比べると加工が容易であり、また、エッチング残渣の除去も容易であるので、本発明の目的を達成することができる。
【００７２】
尚、半導体装置において、クラッド配線の構造が必要になるのはメモリセル部分のみである。すなわち、周辺回路部分ではクラッド配線の構造は不要であるので、メモリセル部分にマスクを設けて、周辺回路部分の高透磁率膜をエッチングにより除去してもよい。このようにしても、従来法による高透磁率膜のパターニングよりも容易且つ低コストでの製造が可能になる。
【００７３】
実施の形態４．
本実施の形態は、本願第４の磁気記憶装置の製造方法にかかる発明に対応している。以下、図１６〜図１９を参照しながら、本実施の形態について説明する。尚、これらの図において、同じ符号を用いた部分は同じものであることを示している。
【００７４】
まず、デジットライン４０１の上に、デジットライン４０１と磁気エレメント４０４を電気的に分離する層間絶縁膜４０２を形成する。次に、磁気エレメント４０４とリードライン（図示せず）を電気的に接続するストラップ配線４０３、磁気エレメント４０４、磁気エレメント４０４を被覆する層間絶縁膜４０５を順に形成する。ここで、層間絶縁膜４０５は本願発明における第１の絶縁膜であり、磁気エレメント４０４は層間絶縁膜４０５中に離間して配設される。
【００７５】
その後、磁気エレメント４０４とビットライン配線４１２を電気的に接続する接続孔４０６を層間絶縁膜４０５に設ける。さらに、層間絶縁膜４０５および接続孔４０６の上に、第２の絶縁膜としての層間絶縁膜４０７を形成して、図１６に示す構造とする。
【００７６】
次に、層間絶縁膜４０７に、開口部としての溝部（図示せず）を形成した後、溝部の内面および層間絶縁膜４０７の上に、第１の高透磁率膜４０９を形成する。続いて、溝部の側壁部を除いて、第１の高透磁率膜４０９をエッチング除去する。その後、溝部の内部にバリアメタル膜４１０と、導電層としての銅膜４１１とを順に埋め込んで、図１７に示すビットライン配線４１２を形成する。以上の工程は、従来法による図２０〜図２３と同様である。
【００７７】
本実施の形態においては、無電解めっき法を用いて、ビットライン配線４１２上に第２の高透磁率膜４を形成することを特徴としている。無電解めっき法によれば、導電性の膜の上に金属を含む膜を成膜することができるので、図１８に示すように、ビットライン配線４１２上に、第２の高透磁率膜４を選択的に形成することができる。この場合、第２の高透磁率膜４は予めパターニングされた状態にあるので、隣接するビットライン配線４１２間で電気的な接続が起こることはない。
【００７８】
第２の高透磁率膜４は、選択めっき法により成膜可能なものであることが必要であり、具体的には、Ｃｏ膜、Ｎｉ膜またはＣｏおよびＮｉのいずれかを含む合金膜などを用いることができる。一方、第１の高透磁率膜４０９としては、例えば、ＮｉＦｅ膜若しくはＣｏＮｉＦｅ膜などのパーマロイ膜、高純度のＦｅ膜、Ｃｏ膜、Ｎｉ膜、ＦｅＳｉ膜、ＦｅＡｌＳｉ膜またはＦｅＣｏＶ膜などを用いることができる。
【００７９】
最後に、第２の高透磁率膜４の上に絶縁膜４１４を形成する（図１９）。
【００８０】
本実施の形態によれば、高透磁率膜４を無電解めっき法によって形成するので、高透磁率膜４のパターニング工程を不要とすることができる。したがって、簡便且つ低コストに半導体装置を製造することが可能になる。また、高透磁率膜４をパターニングする際の寸法を考慮せずに、ビットライン配線４１２間のスペースを決めることができるので、メモリセルの面積を小さくしてＭＲＡＭの集積度を向上させることができる。
【００８１】
また、本実施の形態によれば、磁気エレメント４０４が、第１の高透磁率膜４０９と第２の高透磁率膜４とによって覆われたビットライン配線４１２の直下に位置するので、電流により発生した磁気を有効に利用することが可能になる。
【図面の簡単な説明】
【００８２】
【図１】実施の形態１にかかる半導体装置の製造方法を説明する図である。
【図２】実施の形態１にかかる半導体装置の製造方法を説明する図である。
【図３】実施の形態１にかかる半導体装置の製造方法を説明する図である。
【図４】実施の形態１にかかる半導体装置の製造方法を説明する図である。
【図５】実施の形態１にかかる半導体装置の製造方法を説明する図である。
【図６】実施の形態２にかかる半導体装置の製造方法を説明する図である。
【図７】実施の形態２にかかる半導体装置の製造方法を説明する図である。
【図８】実施の形態２にかかる半導体装置の製造方法を説明する図である。
【図９】実施の形態２にかかる半導体装置の製造方法を説明する図である。
【図１０】実施の形態２にかかる半導体装置の製造方法を説明する図である。
【図１１】実施の形態３にかかる半導体装置の製造方法を説明する図である。
【図１２】実施の形態３にかかる半導体装置の製造方法を説明する図である。
【図１３】実施の形態３にかかる半導体装置の製造方法を説明する図である。
【図１４】実施の形態３にかかる半導体装置の製造方法を説明する図である。
【図１５】実施の形態３にかかる半導体装置の製造方法を説明する図である。
【図１６】実施の形態４にかかる半導体装置の製造方法を説明する図である。
【図１７】実施の形態４にかかる半導体装置の製造方法を説明する図である。
【図１８】実施の形態４にかかる半導体装置の製造方法を説明する図である。
【図１９】実施の形態４にかかる半導体装置の製造方法を説明する図である。
【図２０】従来法による半導体装置の製造方法を説明する図である。
【図２１】従来法による半導体装置の製造方法を説明する図である。
【図２２】従来法による半導体装置の製造方法を説明する図である。
【図２３】従来法による半導体装置の製造方法を説明する図である。
【図２４】従来法による半導体装置の製造方法を説明する図である。
【図２５】従来法による半導体装置の製造方法を説明する図である。
【図２６】従来法による半導体装置の製造方法を説明する図である。
【図２７】従来法による半導体装置の製造方法を説明する図である。
【図２８】従来法による半導体装置の製造方法を説明する図である。
【図２９】従来法による半導体装置の製造方法を説明する図である。
【図３０】従来法による半導体装置の製造方法を説明する図である。
【符号の説明】
【００８３】
１０１，２０１，３０１，４０１  デジットライン
１０２，１０５，１０７，２０２，２０５，２０７，３０２，３０５，３０７，４０２，４０５，４０７  層間絶縁膜
１０３，２０３，３０３，４０３  ストラップ配線
１０４，２０４，３０４，４０４  磁気エレメント
１０６，２０６，３０６，４０６  接続孔
１０８  溝部
１１０，２１０，３１０，４１０  バリアメタル膜
１１１，２１１，３１１，４１１  銅膜
１１２，２１２，３１２，４１２  ビットライン配線
１，１１４，２，２１４，３，３１４，４１４  絶縁膜
１１３，３１３  高透磁率膜
２０９，３０９，４０９  第１の高透磁率膜
２１３，４  第２の高透磁率膜
【図１】
2006032762.tif 000003
【図２】
2006032762.tif 000004
【図３】
2006032762.tif 000005
【図４】
2006032762.tif 000006
【図５】
2006032762.tif 000007
【図６】
2006032762.tif 000008
【図７】
2006032762.tif 000009
【図８】
2006032762.tif 000010
【図９】
2006032762.tif 000011
【図１０】
2006032762.tif 000012
【図１１】
2006032762.tif 000013
【図１２】
2006032762.tif 000014
【図１３】
2006032762.tif 000015
【図１４】
2006032762.tif 000016
【図１５】
2006032762.tif 000017
【図１６】
2006032762.tif 000018
【図１７】
2006032762.tif 000019
【図１８】
2006032762.tif 000020
【図１９】
2006032762.tif 000021
【図２０】
2006032762.tif 000022
【図２１】
2006032762.tif 000023
【図２２】
2006032762.tif 000024
【図２３】
2006032762.tif 000025
【図２４】
2006032762.tif 000026
【図２５】
2006032762.tif 000027
【図２６】
2006032762.tif 000028
【図２７】
2006032762.tif 000029
【図２８】
2006032762.tif 000030
【図２９】
2006032762.tif 000031
【図３０】
2006032762.tif 000032