(57)【要約】【課題】回路基板の両面に実装された半導体素子のボール電極部分の熱応力を低減でき、接合信頼性の向上を図ることができる半導体装置を提供すること。【解決手段】回路基板の両面に配置された半導体素子を備え、回路基板を介して第１の半導体素子の最外ボール電極部に対応した位置で、反対側に位置する第２の半導体素子のパッケージ上面に突起を設ける。ここで、前記第２の半導体素子のパッケージ上の突起は、直方体であり、パッケージと同一の部材又は異なる部材から成る。【選択図】図２
2006128441.tif 000002
【特許請求の範囲】
【請求項１】
回路基板の両面に配置された半導体素子を備え、回路基板を介して第１の半導体素子の最外ボール電極部に対応した位置で、反対側に位置する第２の半導体素子のパッケージ上面に突起を設けたことを特徴とする半導体装置。
【請求項２】
前記第２の半導体素子のパッケージ上の突起は、直方体であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第２の半導体素子のパッケージ上面の突起は、パッケージと同一の部材から成ることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記第２の半導体素子のパッケージ上面の突起は、パッケージとは異なる部材から成ることを特徴とする請求項１記載の半導体装置。
【請求項５】
回路基板の両面に水平にずれて配置された半導体素子を備え、回路基板を介して第１の半導体素子の最外ボール電極部及び第２の半導体素子の最外ボール電極部に、それぞれ対応した位置で、反対側に位置する第１の半導体素子及び第２の半導体素子のパッケージ上面にそれぞれ突起を設けたことを特徴とする半導体装置。
【請求項６】
回路基板の両面に斜めにずれて配置された半導体素子を備え、回路基板を介して第１の半導体素子の最外ボール電極部及び第２の半導体素子の最外ボール電極部に、それぞれ対応した位置で、反対側に位置する第１の半導体素子及び第２の半導体素子のパッケージ上面にそれぞれＬ字形の突起を設けたことを特徴とする半導体装置。
【請求項７】
回路基板の両面に、一部分が重なりずれて配置された半導体素子を備え、第１の半導体素子のＩＣチップと第２の半導体素子のＩＣチップが、回路基板を介し相互に重ならない位置に配置されたことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に複数のボール電極が配置された半導体素子の実装構造に関する。
【背景技術】
【０００２】
従来、複数のボール電極がアレイ状に配置された半導体素子のパッケージと、前記半導体素子が実装される回路基板との間のはんだ接合部の信頼性向上のため、はんだ接合部の応力を低減させる方法が採られてきた。
【０００３】
これは、半導体素子・パッケージ・ボール電極・回路基板相互で、線膨張係数が異なるため、熱が加わるとそれぞれ膨張率が異なり、接合部であるボール電極に大きな応力が加わって、接合部の寿命が短くなる虞がある。
【０００４】
そのため、従来からボール電極に加わる熱応力を低減する方法として、例えば、特許文献１に記載された、パッケージの一部分の厚さを薄くし、パッケージの熱による反りを最小限に抑えるものが知られている。
【０００５】
又、半導体素子を回路基板両面に実装した形態でのはんだ接合部における熱応力を低減する方法として、例えば、特許文献２に記載された、回路基板表裏に実装された半導体素子のはんだ接合部が回路基板表裏で同位置にならないように配置するもの等が知られている。
【０００６】
【特許文献１】特開平１１−２８９０３１号公報
【特許文献２】特許第２６３４３５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
実装の高密度化に伴い、半導体素子を回路基板両面に実装する形態が増加している。半導体素子を両面実装された場合、相手側の半導体素子により、変形が拘束され、回路基板が自由に曲がらなくなるため、半導体素子を回路基板の片面のみに実装した場合よりも、はんだ接合部の信頼性が大幅に低下する虞がある、そのため、はんだ接合部の信頼性を向上させる必要がある。
【０００８】
上記従来例のうち、特許文献１（特開平１１−２８９０３１号公報）に記載のパッケージのパット電極より内側の一部分の厚さを薄くする方法は、半導体素子を回路基板片面に実装した場合でのはんだ接合部の信頼性向上のためのものである。
【０００９】
又、特許文献２（特許第２６３４３５１号公報）に記載の半導体素子を回路基板両面に配置した方法は、半導体素子がリードで接合される形態のもので、本発明の複数のボール電極がアレイ状に形成された形状のものとは異なる。
【００１０】
前記複数のボール電極がアレイ状に形成された半導体素子を、特許文献２に記載されたように、相手側接合部と干渉しない位置で回路基板両面に配置しようとすると、現実的には表裏の半導体素子を完全にずらした位置でないと実装できない。
【００１１】
本発明は上記問題に鑑みてなされたもので、その目的とする処は、回路基板の両面に実装された半導体素子のボール電極部分の熱応力を低減でき、接合信頼性の向上を図ることができる半導体装置を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明は、回路基板の両面に配置された半導体素子を備える半導体装置において、回路基板を介して第１の半導体素子の最外ボール電極部に対応した位置で、反対側に位置する第２の半導体素子のパッケージ上面に突起を設けることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、回路基板の両面に実装された半導体素子のボール電極部分の熱応力を低減でき、接合信頼性の向上を図ることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。尚、以下に述べる実施の形態は、本発明の好適な具体例であり、技術的に好ましい種々の限定が付されているが、本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。
【００１５】
＜実施の形態１＞
図１は本発明の半導体装置をパッケージ上面側から見た斜視図である。
【００１６】
本発明の半導体装置での半導体素子１０は、ＩＣチップ１３、パッケージ１１、パッケージ突起部１２、半導体素子接続部１４、複数のボール電極１６から構成されている。
【００１７】
前記半導体素子接続部は、インターポーザと電極パッドから構成されている。前記インターポーザの材質は、例えばエポキシ樹脂やポリイミド樹脂である。
【００１８】
前記半導体素子接続部は、図示しないが、前記半導体素子１０と前記複数のボール電極１６とを適宜接続する配線が構成されている。
【００１９】
前記ＩＣチップ１３は、その裏面に設けられた複数の電極（図示せず）を通じて前記半導体素子接合部に接続されている。材質は、シリコンである。このＩＣチップ１３は、パッケージによってこれを保護するようにパッケージングされている。材質は、例えばエポキシ樹脂である。
【００２０】
前記パッケージ１１の上面には、概略直方体のパッケージ突起部１２が設けられている。このパッケージ１１の材質は、例えばパッケージ材料と同じエポキシ樹脂である。
【００２１】
前記パッケージ突起１２は、前記パッケージ１１と同一樹脂で一体成形されるか、剛性の高い別部材で構成され、接着剤等によりパッケージ１１の上面に接着される。
【００２２】
前記複数のボール電極１６は、前記パッケージ１１の裏面に概略アレイ状に配置されている。尚、複数のボール電極１６の材質は、例えば鉛フリーはんだである。
【００２３】
図２（ａ）は本発明の半導体装置を回路基板両面に実装した斜視図、図２（ｂ）は平面図、図２（ｃ）は側面図である。
【００２４】
前記半導体素子が実装される回路基板１００には、前記パッケージの複数のボール電極に対応した位置にアレイ状に端子を設け（図示せず）、パッケージとは、図２（ｃ）に示すように、前記複数のボール電極のはんだで接合される。材質は、例えばガラスエポキシ樹脂である。
【００２５】
実装された状態の半導体素子のサフィックスは、表面側に実装された、第１の半導体が１０ａ，１１ａ，１２ａ…、裏面側に実装された第２の半導体が１０ｂ，１１ｂ，１２ｂ…である。
【００２６】
回路基板の表裏に実装された第１の半導体と第２の半導体は、図２（ｂ）に示すように、相互に水平方向にずれた状態で実装されている。
【００２７】
回路基板の表面側に実装された半導体素子の最外部ボール電極位置に対応した、回路基板の裏面側に実装された半導体素子の上面に直方体形状のパッケージ突起部を設けている。
【００２８】
一方、回路基板の裏面側に実装された半導体素子の最外部ボール電極位置に対応した、回路基板の表面側に実装された半導体素子の上面に直方体形状のパッケージ突起部を設けている。
【００２９】
図１１（ａ）は従来例の半導体装置をパッケージ側から見た平面図、図１１（ｂ）は従来例の半導体装置の側面図である。これらの図を用いて、半導体装置の構成について説明する。
【００３０】
本発明の半導体装置での半導体素子７０は、ＩＣチップ７３、パッケージ７１、半導体素子接続部７４、複数のボール電極７６から構成されている。
【００３１】
前記半導体素子接続部７４は、インターポーザと電極パッドから構成されている。前記インターポーザの材質は、例えばエポキシ樹脂やポリイミド樹脂である。
【００３２】
前記半導体素子接続部７４には、前記半導体素子７０と前記複数のボール電極７６とを適宜接続する配線が構成されている（図示せず）。
【００３３】
前記ＩＣチップ７３は、その裏面に設けられた複数の電極８図示せず）を通じて前記半導体素子接合部７４に接続されている。材質は、シリコンである。
【００３４】
前記ＩＣチップ７３は、パッケージ７１によってこれを保護するようにパッケージングされている。材質は、例えばエポキシ樹脂である。
【００３５】
次に、パッケージが熱で変形する現象を説明する。
【００３６】
図１２は回路基板の片面に従来の半導体素子を実装したものが熱変形した状態を示す側面図である。
【００３７】
図１２に示すように、回路基板に実装された従来の半導体素子７０を考える。
【００３８】
複数のボール電極の数は任意の個数で記載している。
【００３９】
ＩＣチップ、パッケージ及び半導体素子が実装される回路基板の線膨張係数を比較する。半導体素子の物性をシリコン、パッケージをエポキシ樹脂、半導体素子が実装される回路基板の物性をガラスエポキシ樹脂とすると、シリコンの線膨張係数は、エポキシ樹脂やガラスエポキシ樹脂の線膨張係数に比べて約１桁小さい。又、エポキシ樹脂とガラスエポキシ樹脂の線膨張係数も必ずしも同じではない。
【００４０】
このため、半導体素子等の発熱により、パッケージの温度が上昇すると、線膨張係数の小さいＩＣチップを含むパッケージの伸びに対して、回路基板の伸びの方が大きくなり、図１２に示すような反りを生じる。電源が切られ、半導体素子等の発熱が無くなると、反りは無くなる。これより、パッケージと回路基板を接続しているボール電極部に繰り返し剪断応力が加わり、ボール電極部にひずみが蓄積し、やがて破断に至る。
【００４１】
このとき、複数のボール電極部のうち、パッケージの四隅に配置されたボール電極や、ＩＣチップとパッケージ境界部に配置されたボール電極に加わる応力が大きく、寿命も短い傾向にある。
【００４２】
四隅に配置されたボール電極の応力が高いのは、熱膨張は長さに比例して大きくなるためで、パッケージの対角線上の線膨張差が一番大きい。
【００４３】
又、ＩＣチップとパッケージ境界部に配置されたボール電極の応力が高いのは、パッケージが、ＩＣチップの近くで、熱膨張率の小さいＩＣチップに拘束され、回路基板との熱膨張差が大きくなるためである。
【００４４】
図１３は回路基板の両面に半導体素子を実装したものが熱変形した状態を示す側面図である。
【００４５】
図１３に示すように、同一形状の従来の半導体素子が回路基板の両面に１００％重なった状態で実装された場合、半導体素子の相互干渉によって、回路基板の片側のみ実装されたときのように反ることができなため、ボール電極に加わる熱応力が緩和できず、片側のみに実装されたときよりも、より寿命が短くなる。
【００４６】
図１４は回路基板の両面に半導体素子を実装したものが熱変形した状態を示す側面図である。
【００４７】
図１４は、表裏の半導体素子が、水平方向に概略２５％ずれた状態で重なったケースを示しており、１００％重なったときとは異なり、複雑な熱変形を起こす。
【００４８】
回路基板を挟んで、相手側の半導体素子が存在している部分では、相互干渉により反りが生じ難い。ところが、相手側の半導体素子が存在しない部分では、干渉がないため反りが生じる。
【００４９】
図１４の左側部分で更に詳しく説明する。
【００５０】
図１３に示すように、回路基板の両面に１００％重なった状態から、回路基板表面側に実装された第１の半導体素子７１ａが図面左側に移動して行くと、第１の半導体素子７１ａのボール電極が、回路基板下面側に実装された第２の半導体素子７１ｂの最外部分のボール電極より外側に来たところで、順次パッケージが反り始める。
【００５１】
つまり、前記第１の半導体素子７１ａにとって、回路基板を介して反対側に実装された前記第２の半導体素子７１ｂの干渉が無くなるためである。
【００５２】
この結果、回路基板下面側に実装された第２の半導体素子の最外部に当たるボール電極に、第１の半導体素子の反りの影響も加わって、大きな剪断応力が掛かるようになる。
【００５３】
更に、パッケージの反りが生じる部分にＩＣチップのエッジ部がある場合は、パッケージとの線膨張係数差が大きいため、その影響も加味され反り量が更に大きくなる傾向にある。
【００５４】
図１４の右側部分も上下関係が逆転するだけで同じ現象が発生する。
【００５５】
次に、本実施の形態に係る半導体素子の形状による熱変形について述べる。
【００５６】
図３は回路基板の両面に半導体素子を実装したものが熱変形した状態を示側面図である。回路基板表面に第１の半導体素子、回路基板裏面に第２の半導体素子が実装されている。
【００５７】
図３は、図２（ａ）の平面図が示すように、第１と第２の半導体素子が、水平方向に概略２５％ずれた状態で重なったケースを示している。
【００５８】
回路基板を挟んで、相手側の半導体素子が存在している部分では、相互干渉により反りが生じ難い。ところが、相手側の半導体素子が存在しない部分では、干渉がないため反りが生じる。
【００５９】
図３の左側部分に注目して説明すると、従来例と異なり、パッケージ上面に設けられたパッケージ突起部を設けたことにより、その部分の剛性が高くなり、パッケージの反りが抑制される。
【００６０】
回路基板表面側に実装された第１の半導体素子は、相手側第２の半導体素子の干渉が無くなっても、パッケージが急激に反ることはなく、滑らかに変形する。
【００６１】
これにより、回路基板下面側に実装された第２の半導体素子の最外部に当たるボール電極には、従来例ほど大きな剪断応力が加わらない。
【００６２】
図３の右側部分も上下関係が逆転するだけで同じ現象が発生し、やはり従来例ほど大きな剪断応力が加わらない。
【００６３】
＜実施の形態２＞
図４は本発明の実施の形態２に係る半導体装置をパッケージ上面側から見た斜視図である。
【００６４】
本実施の形態に係る半導体装置での半導体素子２０は、ＩＣチップ２３、パッケージ２１、パッケージ突起部２２、半導体素子接続部２４、複数のボール電極２６から構成されている。
【００６５】
前記パッケージ２１内の半導体素子接続部２４には、前記半導体素子２０と前記複数のボール電極２６とを適宜接続する配線が構成されている（図示せず）。
【００６６】
前記ＩＣチップ２３は、その裏面に設けられた複数の電極（図示せず）を通じて前記半導体素子接合部２４に接続されている。材質は、シリコンである。
【００６７】
前記ＩＣチップ２３は、パッケージ２１によってこれを保護するようにパッケージングされている。材質は、例えばエポキシ樹脂である。
【００６８】
前記パッケージ２１の上面には、概略Ｌ字形のパッケージ突起部２２が設けられている。材質は、例えばパッケージ材料と同じエポキシ樹脂である。
【００６９】
前記パッケージ突起２２は、前記パッケージ２１と同一樹脂で一体成形されるか、剛性の高い別部材で構成され、接着剤等によりパッケージ２１の上面に接着される。
【００７０】
図５（ａ）は本実施の形態に係る半導体装置を、回路基板の両面に実装した状態の斜視図、図５（ｂ）は同半導体装置を回路基板両面に実装した状態の平面図、図５（ｃ）は同半導体装置を回路基板両面に実装した状態の側面図である。
【００７１】
前記半導体素子２０が実装される回路回路基板１００には、前記パッケージ２１の複数のボール電極２６及び前記複数の補助ボール電極２６に対応した位置にアレイ状に端子を設け（図示せず）、パッケージ２１とは、図５（ｃ）に示すように、前記複数のボール電極２６のはんだで接合される。材質は、例えばガラスエポキシ樹脂である。
【００７２】
実装された状態の半導体素子２０のサフィックスは、表面側に実装された第１の半導体が２０ａ，２１ａ，２２ａ…、裏面側に実装された第２の半導体が２０ｂ，２１ｂ，２２ｂ…である。
【００７３】
回路基板の表裏に実装された第１の半導体と第２の半導体は、図５（ｂ）に示すように、相互に斜め方向にずれた状態で実装されている。
【００７４】
回路基板の表面側に実装された半導体素子の最外部ボール電極位置に対応した、回路基板の裏面側に実装された半導体素子のパッケージの表面上にＬ字形のパッケージ突起部が設けられている。
【００７５】
又、回路基板の裏面側に実装された半導体素子の最外部ボール電極位置に対応した、回路基板の表面側に実装された半導体素子のパッケージの表面上にＬ字形のパッケージ突起部が設けられている。
【００７６】
熱変形の発生原理及びパッケージ突起部による反りの抑制については、実施の形態１に記載した内容と同様である。
【００７７】
＜実施の形態３＞
図６は本発明の実施の形態３に係る半導体装置を示した図であり、図６（ａ）は平面図、図６（ｂ）は側面図である。
【００７８】
本実施の形態に係る半導体装置での半導体素子３０は、ＩＣチップ３３、パッケージ３１、半導体素子接続部３４、複数のボール電極３６から構成されている。
【００７９】
前記パッケージ３１内の半導体素子接続部３４には、前記半導体素子３０と前記複数のボール電極３６とを適宜接続する配線が構成されている（図示せず）。
【００８０】
前記ＩＣチップ３３は、その裏面に設けられた複数の電極（図示せず）を通じて前記半導体素子接合部３４に接続されている。材質は、シリコンである。
【００８１】
前記ＩＣチップ３３は、パッケージ３１内の中央部からオフセットした位置に配置されている。又、このＩＣチップ３３は、パッケージ３１によってこれを保護するようにパッケージングされている。材質は、例えばエポキシ樹脂である。
【００８２】
図７（ａ）は本実施の形態に係る半導体装置を回路基板両面に実装した状態の平面図、図７（ｂ）は同半導体装置を回路基板両面に実装した状態の側面図である。
【００８３】
前記半導体素子３０が実装される回路回路基板１００には、前記パッケージ３１の複数のボール電極３６及び前記複数の補助ボール電極３６に対応した位置にアレイ状に端子を設け（図示せず）、パッケージ３１とは、図６（ｂ）に示すように、前記複数のボール電極３６のはんだで接合される。材質は、例えばガラスエポキシ樹脂である。
【００８４】
実装された状態の半導体素子３０のサフィックスは、表面側に実装された第１の半導体が３０ａ，３１ａ，３２ａ…、裏面側に実装された第２の半導体が３０ｂ，３１ｂ，３２ｂ…である。
【００８５】
回路基板の表裏に実装された第１の半導体と第２の半導体は、図７（ｂ）に示すように、相互に水平方向にずれた状態で実装されている。そして、回路基板表面に実装された第１の半導体素子と、回路基板裏面側に実装された第２の半導体素子のＩＣチップが相互に重ならない位置にそれぞれ配置されている。
【００８６】
回路基板の表裏に実装された半導体素子の熱による変形の原理は、実施の形態１で説明した通りであり、回路基板を挟んで、相手側の半導体素子が存在している部分では、相互干渉により反りが生じ難い。ところが、相手側の半導体素子が存在しない部分では、干渉がないため反りが生じる。このことは、より剛性の高いＩＣチップが重なった状態で顕著になる。
【００８７】
更に、ＩＣチップとパッケージの境界部分では線膨張係数に差があるため、パッケージの反りが大きくなる傾向にある。図１３の従来例に示すように、第１の半導体素子のＩＣチップのエッジ部分と、回路基板を介して反対側に当たる部分に、第２の半導体素子の最外はんだバンプがあると、第２の最外はんだバンプに大きな剪断応力が掛かる。
【００８８】
次に、本実施の形態における半導体素子の熱変形について述べる。
【００８９】
図８は回路基板の両面に半導体素子を実装したものが熱変形した状態を示す側面図である。回路基板表面に第１の半導体素子３０ａ、回路基板裏面に第２の半導体素子３０ｂが実装されている。
【００９０】
図８は、図２（ａ）の平面図が示すように、第１と第２の半導体素子が、水平方向に概略２５％ずれた状態で重なったケースを示している。
【００９１】
従来例と異なり、剛性の高いＩＣチップ相互で重なった部分が無いため、第１の半導体素子と第２の半導体素子は、自己のＩＣチップが存在する部分で比較的自由に反ることができる。
【００９２】
又、パッケージは剛性の高い相手側のＩＣチップ部分の反りに倣おうとするため、相互にパッケージの反りを拘束する現象も少ない。
【００９３】
これにより、図８の左側部分で、回路基板下面側に実装された、第２の半導体素子の最外部に当たるボール電極には、従来例ほど大きな剪断応力が加わらない。
【００９４】
図８の右側部分も上下関係が逆転するだけで同じ現象が発生し、やはり従来例ほど大きな剪断応力が加わらない。
【００９５】
＜実施の形態４＞
図９は本発明の実施の形態４に係る半導体装置を示した図であり、図９（ａ）は平面図、図９（ｂ）は側面図である。
【００９６】
本実施の形態に係る半導体装置での半導体素子４０は、ＩＣチップ４３、パッケージ４１、半導体素子接続部４４、複数のボール電極４６から構成される。
【００９７】
前記パッケージ４１内の半導体素子接続部４４には、前記半導体素子４０と前記複数のボール電極４６とを適宜接続する配線が構成されている（図示せず）。
【００９８】
前記ＩＣチップ４３は、その裏面に設けられた複数の電極（図示せず）を通じて前記半導体素子接合部４４に接続されている。材質は、シリコンである。このＩＣチップ４３は、パッケージ４１内の中央部からオフセットした位置に配置されている。
【００９９】
前記ＩＣチップ４３は、パッケージ４１によってこれを保護するようにパッケージングされている。材質は、例えばエポキシ樹脂である。
【０１００】
図１０（ａ）は本実施の形態に係る半導体装置を回路基板両面に実装した状態を示す平面図、図１０（ｂ）は同半導体装置を回路基板両面に実装した状態の側面図である。
【０１０１】
前記半導体素子４０が実装される回路回路基板１００には、前記パッケージ４１の複数のボール電極４６及び前記複数の補助ボール電極４６に対応した位置にアレイ状に端子を設け（図示せず）、パッケージ４１とは、図１０（ｂ）に示すように、前記複数のボール電極４６のはんだで接合される。材質は、例えばガラスエポキシ樹脂である。
【０１０２】
実装された状態の半導体素子４０のサフィックスは、表面側に実装された、第１の半導体が４０ａ，４１ａ，４２ａ…、裏面側に実装された第２の半導体が４０ｂ，４１ｂ，４２ｂ…である。
【０１０３】
回路基板の表裏に実装された第１の半導体と第２の半導体は、図１０（ｂ）に示すように、相互に斜め方向にずれた状態で実装されている。そして、回路基板表面に実装された第１の半導体素子と、回路基板裏面側に実装された第２の半導体素子の、ＩＣチップが相互に重ならない位置にそれぞれ配置されている。
【０１０４】
本実施の形態では、回路基板表裏に実装された第１と第２の半導体素子の形状が概略同一形状のもので説明したが、異形状であっても構わない。
【図面の簡単な説明】
【０１０５】
【図１】本発明の実施の形態１に係る半導体装置を斜め上方から見た斜視図である。
【図２】（ａ）は本発明の実施の形態１に係る半導体装置を回路基板の両面に実装した状態の斜視図視図、（ｂ）同半導体装置を回路基板の両面に実装した状態の平面図、（ｃ）は同半導体装置を回路基板両面に実装した状態の側面図である。
【図３】回路基板の両面に半導体素子を実装したものが熱変形した状態を示す断面図である。
【図４】本発明の実施の形態２に係る半導体装置を斜め上方から見た斜視図である。
【図５】（ａ）は本発明の実施の形態２に係る半導体装置を回路基板の両面に実装した状態の斜視図、（ｂ）は半導体装置を回路基板の両面に実装した状態の平面図、（ｃ）は同半導体装置を回路基板両面に実装した状態の側面図である。
【図６】（ａ）は本発明の実施の形態３に係る半導体装置をパッケージ上面から見た平面図、（ｂ）は同半導体装置の側面図である。
【図７】（ａ）は本発明の実施の形態３に係る半導体装置を回路基板に実装した状態の平面図、（ｂ）は同半導体装置を回路基板に実装した状態の側面図である。
【図８】本発明の実施の形態３に係る半導体装置を回路基板の両面に実装したものが熱変形した状態を示す断面図である。
【図９】（ａ）は本発明の実施の形態４に係る半導体装置をパッケージ上面から見た平面図、（ｂ）は同半導体装置の側面図である。
【図１０】（ａ）は本発明の実施の形態４に係る半導体装置を回路基板に実装した状態の平面図、（ｂ）は同半導体装置を回路基板に実装した状態の側面図である。
【図１１】（ａ）は従来例の半導体装置を回路基板の両面に実装した状態の平面図、（ｂ）は同半導体装置を回路基板両面に実装した状態の側面図である。
【図１２】回路基板の片面に従来の半導体素子を実装したものが熱変形した状態を示す側面図である。
【図１３】回路基板の両面に半導体素子を実装したものが熱変形した状態を示す側面図である。
【図１４】回路基板の両面に半導体素子を実装したものが熱変形した状態を示す断面図である。
【符号の説明】
【０１０６】
１０  半導体素子
１１  パッケージ
１２  パッケージ突起部
１３  ＩＣチップ
１４  半導体素子接続部
１６  ボール電極
２０  半導体装置
３０  半導体装置
４０  半導体装置
１００  回路基板
【図１】
2006128441.tif 000003
【図２】
2006128441.tif 000004
【図３】
2006128441.tif 000005
【図４】
2006128441.tif 000006
【図５】
2006128441.tif 000007
【図６】
2006128441.tif 000008
【図７】
2006128441.tif 000009
【図８】
2006128441.tif 000010
【図９】
2006128441.tif 000011
【図１０】
2006128441.tif 000012
【図１１】
2006128441.tif 000013
【図１２】
2006128441.tif 000014
【図１３】
2006128441.tif 000015
【図１４】
2006128441.tif 000016