(57)【要約】【課題】  電界効果トランジスタの製造において、フォトリソグラフィーによって電極を形成するとゲート電極とソース／ドレイン電極間に位置ずれが生じる。【解決手段】  頂上部のみが分離するように斜面上に活性層と絶縁層を形成する工程と、谷部および前記頂上部に電極を形成する工程を少なくとも含むことを特徴とする電界効果トランジスタの製造方法。【選択図】  図１
2006032473.tif 000002
【特許請求の範囲】
【請求項１】
素子を構成する要素の少なくとも一部を斜面に設けたことを特徴とする電界効果トランジスタ。
【請求項２】
前記斜面の頂上で前記要素がお互いに離れていることを特徴とする請求項１記載の電界効果トランジスタ。
【請求項３】
前記斜面に平行な方向にチャネルが形成されていることを特徴とする請求項１ないし請求項２記載の電界効果トランジスタ。
【請求項４】
頂上部のみが分離するように斜面上に活性層と絶縁層を形成する工程と、谷部および前記頂上部に電極を形成する工程を少なくとも含むことを特徴とする電界効果トランジスタの製造方法。
【請求項５】
頂上部のみが分離するように斜面上に電極、活性層、絶縁層を形成する工程と、前記頂上部に電極を形成する工程を少なくとも含むことを特徴とする電界効果トランジスタの製造方法。
【請求項６】
頂上部のみが分離するように斜面上に電極を形成する工程と、前記頂上部と前記斜面および前記電極を被覆するように活性層と絶縁層を形成する工程と、前記頂上部に電極を形成する工程を少なくとも含むことを特徴とする電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタに関し、特に液晶駆動に好適な電界効果トランジスタと電界効果トランジスタの製造方法に関するものである。
【背景技術】
【０００２】
液晶などの表示デバイスを駆動するための電界効果トランジスタには、高速動作が求められている。このため、チャネル長がどんどん短くなっている。そして、位置合わせ精度は、マスクアライナを用いたとき約１μｍ、電子ビーム露光装置を用いたとき約０．５μｍとなっている。この公知文献としては、特許文献１がある。
【特許文献１】特開平５−０１３４４４
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来の電界効果トランジスタのように、フォトリソグラフィーを用いて作製せざるを得ない構造では、位置合わせによるずれができてしまう。たとえば、ゲートとソース／ドレイン間に位置合わせ精度の制限により生じる隙間があると、オン／オフ比が小さくなってしまう。これは、ソース−ドレイン間の一部だけに伝導チャネルができるためである。一方、ゲートとソース／ドレインが重なると、オン／オフ比は大きくなるが、ゲートとソース／ドレイン間の静電容量が大きくなるため、遮断周波数が小さくなってしまう。液晶などの表示デバイスを駆動するには、１０6以上のオン／オフ比と高速動作の両方を満たす必要がある。この観点からは、もっとも理想的なのは、ソース／ドレイン間距離とゲート長が一致する構造である。
【０００４】
本発明の目的は、位置合わせの問題がなく、かつ１０6以上のオン／オフ比と高速動作の両方を満たす電界効果トランジスタおよび電界効果トランジスタの製造方法を提供することである。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本出願における第１の発明の電界効果トランジスタは、素子を構成する要素の少なくとも一部を斜面に設けたことを特徴とする。
【０００６】
上記課題を解決するため、本出願における第２の発明の電界効果トランジスタは、前記斜面の頂上で前記要素がお互いに離れていることを特徴とする。
【０００７】
上記課題を解決するため、本出願における第３の発明の電界効果トランジスタは、前記斜面に平行な方向にチャネルが形成されていることを特徴とする。
【０００８】
上記課題を解決するため、本出願における第４の発明の電界効果トランジスタの製造方法は、頂上部のみが分離するように斜面上に活性層と絶縁層を形成する工程と、谷部および前記頂上部に電極を形成する工程を少なくとも含むことを特徴とする。
【０００９】
上記課題を解決するため、本出願における第５の発明の電界効果トランジスタの製造方法は、頂上部のみが分離するように斜面上に電極、活性層、絶縁層を形成する工程と、前記頂上部に電極を形成する工程を少なくとも含むことを特徴とする。
【００１０】
上記課題を解決するため、本出願における第６の発明の電界効果トランジスタの製造方法は、頂上部のみが分離するように斜面上に電極を形成する工程と、前記頂上部と前記斜面および前記電極を被覆するように活性層と絶縁層を形成する工程と、前記頂上部に電極を形成する工程を少なくとも含むことを特徴とする。
【発明の効果】
【００１１】
以上説明したように、本出願に係る発明によれば、位置合わせ精度の問題がなく、液晶などの表示デバイスに適したオン／オフ比が大きく、かつ遮断周波数の大きい電界効果トランジスタが実現される。
【発明を実施するための最良の形態】
【００１２】
上記構成において、電界効果トランジスタの構造、製造方法、特性について、図１、図２、図３、図１３を参照しながら説明する。図１は、本発明の電界効果トランジスタの構造を模式的に示す断面図であり、同図において１はゲート電極、２はソース電極、３はドレイン電極、４は活性層、５は絶縁層、６は基板である。図２は、本発明の電界効果トランジスタの作製工程を模式的に示す断面図であり、同図においてアルファベット順に工程を進める。図３は、図１の電界効果トランジスタの電流−電圧特性を示す図である。また、図１３は、従来の電界効果トランジスタの構造を模式的に示す断面図である。
【００１３】
これから、図２を参照しながら、本発明の電界効果トランジスタの作製工程を説明する。まず、図２（ａ）に示すように、回折格子を形成したガラス基板６を用意する。つぎに、図２（ｂ）に示すように、ガラス基板６上にアモルファスシリコン活性層（厚さ０．１μｍ）４と窒化シリコン絶縁層（厚さ０．３μｍ）５を積層する。このとき、断切れが生じ、活性層４と絶縁層５は斜面のみに形成され、頂上部には存在しない。最後に、図２（ｃ）に示すように、Ａｌからなるゲート電極（厚さ０．３μｍ）１、ソース電極（厚さ０．３μｍ）２、ドレイン電極（厚さ０．３μｍ）３を蒸着によって形成する。このときも、絶縁層５の頂上部で断切れが生じ、各電極は分離される。チャネル長は４μｍ、ゲート長は３μｍである。ここで、特筆すべきは、図１３のような従来構造とは違い、本発明ではフォトリソグラフィー工程を用いないで電界効果トランジスタを作製できるということである。したがって、本発明では、位置合わせの問題もなく、また製造コストの低減が期待できる。なお、斜面に形成された電極のうち、必要なところだけを結線すればよく、不要な電極は結線せずに、そのまま残しておけばよい。また、以上の工程で、材料系は上記にとらわれるわけではなく、活性層４としてポリシリコンやＧａＡｓなどの半導体、あるいは有機層を用いてもよいし、電極についても、活性層に応じて選択すればよい。さらに絶縁層５も窒化シリコンに限定されるわけではなく、仕様を満たすものであれば、何でもよい。
【００１４】
ここで、本発明の電界効果トランジスタの特性について説明する。図３は、図２の作製工程によって試作した電界効果トランジスタの電流−電圧特性を示す図であり、同図において、（ａ）はドレイン電流とドレイン電圧との関係（パラメータは、ゲート電圧ＶＧ）、（ｂ）はドレイン電流とゲート電圧との関係（パラメータはドレイン電圧ＶＤ）を示している。なお、チャネル幅は１０μｍである。図３（ａ）に示すように、ドレイン電圧が大きくなるにつれてドレイン電流は飽和傾向を示し、典型的な電界効果トランジスタの特性を示している。また、図３（ｂ）に示すように、ドレイン電圧ＶＤが１０Ｖの場合、ゲート電圧が１０Ｖと０Ｖのときのドレイン電流の比、すなわちオン／オフ比は１．１９×１０12であり、液晶などの表示デバイスを駆動するために必要なオン／オフ比１０6より十分大きく、仕様を満たしていることがわかる。また、遮断周波数は４１１ｋＨｚであり、本発明の有効性が示された。
【００１５】
（第１の実施例）
図１は、本発明の第１の実施例の特徴をもっともよく表す図画であり、電界効果トランジスタの断面図を示している。同図において、１はゲート電極、２はソース電極、３はドレイン電極、４は活性層、５は絶縁層、６は基板である。図２は、本発明の電界効果トランジスタの作製工程を模式的に示す断面図であり、同図においてアルファベット順に工程を進める。
【００１６】
これから、図２を参照しながら、本発明の電界効果トランジスタの作製工程を説明する。まず、図２（ａ）に示すように、回折格子を形成したガラス基板６を用意する。つぎに、図２（ｂ）に示すように、ガラス基板６上にアモルファスシリコン活性層（厚さ０．１μｍ）４と窒化シリコン絶縁層（厚さ０．３μｍ）５を積層する。このとき、断切れが生じ、活性層４と絶縁層５は斜面のみに形成され、頂上部には存在しない。最後に、図２（ｃ）に示すように、Ａｌからなるゲート電極（厚さ０．３μｍ）１、ソース電極（厚さ０．３μｍ）２、ドレイン電極（厚さ０．３μｍ）３を蒸着によって形成する。このときも、絶縁層５の頂上部で断切れが生じ、各電極は分離される。チャネル長は４μｍ、ゲート長は３μｍである。このように、本発明ではフォトリソグラフィー工程を用いないで電界効果トランジスタを作製できるということである。したがって、本発明では、位置合わせの問題もなく、また製造コストの低減が期待できる。なお、斜面に形成された電極のうち、必要なところだけを結線すればよく、不要な電極は結線せずに、そのまま残しておけばよい。また、以上の工程で、材料系は上記にとらわれるわけではなく、活性層４としてポリシリコンやＧａＡｓなどの半導体、あるいは有機層を用いてもよいし、電極についても、活性層に応じて選択すればよい。さらに絶縁層５も窒化シリコンに限定されるわけではなく、仕様を満たすものであれば何でもよい。
【００１７】
ここで、本発明の電界効果トランジスタの特性について説明する。図３は、図２の作製工程によって試作した電界効果トランジスタの電流−電圧特性を示す図であり、同図において、（ａ）はドレイン電流とドレイン電圧との関係（パラメータは、ゲート電圧ＶＧ）、（ｂ）はドレイン電流とゲート電圧との関係（パラメータはドレイン電圧ＶＤ）を示している。なお、チャネル幅は１０μｍである。図３（ａ）に示すように、ドレイン電圧が大きくなるにつれてドレイン電流は飽和傾向を示し、典型的な電界効果トランジスタの特性を示している。また、図３（ｂ）に示すように、ドレイン電圧ＶＤが１０Ｖの場合、ゲート電圧が１０Ｖと０Ｖのときのドレイン電流の比、すなわちオン／オフ比は１．１９×１０12であり、液晶などの表示デバイスを駆動するために必要なオン／オフ比１０6より十分大きく、仕様を満たしていることがわかる。また、遮断周波数は４１１ｋＨｚであり、本発明の有効性が示された。
【００１８】
（第２の実施例）
図４は、本発明の第２の実施例の特徴をもっともよく表す図画であり、電界効果トランジスタの断面図を示している。同図において、図１と同一構成部材については同一符号を付する。図５は、本発明の電界効果トランジスタの作製工程を模式的に示す断面図であり、同図においてアルファベット順に工程を進める。
【００１９】
これから、図５を参照しながら、本発明の電界効果トランジスタの作製工程を説明する。まず、図５（ａ）に示すように、回折格子を形成したガラス基板６を用意する。つぎに、図５（ｂ）に示すように、ガラス基板６上にＡｌからなるゲート電極（厚さ０．３μｍ）１、窒化シリコン絶縁層（厚さ０．３μｍ）５、アモルファスシリコン活性層（厚さ０．１μｍ）４を積層する。このとき、断切れが生じ、ゲート電極１、絶縁層５、活性層４は、斜面のみに形成され、頂上部には存在しない。最後に、図５（ｃ）に示すように、Ａｌからなるソース電極（厚さ０．３μｍ）２とドレイン電極（厚さ０．３μｍ）３を蒸着によって形成する。このときも、絶縁層５の頂上部で断切れが生じ、各電極は分離される。チャネル長は４μｍ、ゲート長は３μｍである。このように、本発明ではフォトリソグラフィー工程を経ずに電界効果トランジスタを作製できるということである。したがって、本発明では、位置合わせの問題もなく、また製造コストの低減が期待できる。なお、斜面に形成された電極のうち、必要なところだけを結線すればよく、不要な電極は結線せずに、そのまま残しておけばよい。また、以上の工程で、材料系は上記にとらわれるわけではなく、活性層４としてポリシリコンやＧａＡｓなどの半導体、あるいは有機層を用いてもよいし、電極についても、活性層に応じて選択すればよい。さらに絶縁層５も窒化シリコンに限定されるわけではなく、仕様を満たすものであれば、何でもよい。
【００２０】
ここで、本発明の電界効果トランジスタの特性について説明する。図６は、図５の作製工程によって試作した電界効果トランジスタの電流−電圧特性を示す図であり、同図において、（ａ）はドレイン電流とドレイン電圧との関係（パラメータは、ゲート電圧ＶＧ）、（ｂ）はドレイン電流とゲート電圧との関係（パラメータはドレイン電圧ＶＤ）を示している。なお、チャネル幅は１０μｍである。図６（ａ）に示すように、ドレイン電圧が大きくなるにつれてドレイン電流は飽和傾向を示し、典型的な電界効果トランジスタの特性を示している。また、図６（ｂ）に示すように、ドレイン電圧ＶＤが１０Ｖの場合、ゲート電圧が１０Ｖと０Ｖのときのドレイン電流の比、すなわちオン／オフ比は１．１９×１０12であり、液晶などの表示デバイスを駆動するために必要なオン／オフ比１０6より十分大きく、仕様を満たしていることがわかる。また、遮断周波数は４１１ｋＨｚであり、本発明の有効性が示された。
【００２１】
（第３の実施例）
図７は、本発明の第３の実施例の特徴をもっともよく表す図画であり、電界効果トランジスタの断面図を示している。同図において、図１と同一構成部材については同一符号を付する。図８は、本発明の電界効果トランジスタの作製工程を模式的に示す断面図であり、同図においてアルファベット順に工程を進める。
【００２２】
これから、図８を参照しながら、本発明の電界効果トランジスタの作製工程を説明する。まず、図８（ａ）に示すように、回折格子を形成したガラス基板６を用意する。つぎに、図８（ｂ）に示すように、ガラス基板６上にＡｌからなるソース電極（厚さ０．３μｍ）２、ドレイン電極（厚さ０．３μｍ）３、アモルファスシリコン活性層（厚さ０．０１μｍ）４、窒化シリコン絶縁層（厚さ０．３μｍ）５を積層する。このとき、断切れが生じ、ソース電極２とドレイン電極３は分離される。成膜条件を調整することで、活性層４と絶縁層５は、全面を被覆するように形成している。最後に、図８（ｃ）に示すように、Ａｌからなるゲート電極１を選択的に形成する。チャネル長、ゲート長ともに１μｍである。なお、斜面に形成された電極のうち、必要なところだけを結線すればよく、不要な電極は結線せずに、そのまま残しておけばよい。また、以上の工程で、材料系は上記にとらわれるわけではなく、活性層４としてポリシリコンやＧａＡｓなどの半導体、あるいは有機層を用いてもよいし、電極についても、活性層に応じて選択すればよい。さらに絶縁層５も窒化シリコンに限定されるわけではなく、仕様を満たすものであれば、何でもよい。
【００２３】
ここで、本発明の電界効果トランジスタの特性について説明する。図９は、図８の作製工程によって試作した電界効果トランジスタの電流−電圧特性を示す図であり、同図において、（ａ）はドレイン電流とドレイン電圧との関係（パラメータは、ゲート電圧ＶＧ）、（ｂ）はドレイン電流とゲート電圧との関係（パラメータはドレイン電圧ＶＤ）を示している。なお、チャネル幅は１０μｍである。図９（ａ）に示すように、ドレイン電圧が大きくなるにつれてドレイン電流は飽和傾向を示し、典型的な電界効果トランジスタの特性を示している。また、図９（ｂ）に示すように、ドレイン電圧ＶＤが１０Ｖの場合、ゲート電圧が１０Ｖと０Ｖのときのドレイン電流の比、すなわちオン／オフ比は２．８０×１０8であり、液晶などの表示デバイスを駆動するために必要なオン／オフ比１０6より十分大きく、仕様を満たしていることがわかる。また、遮断周波数は６．７８ＭＨｚであり、本発明の有効性が示された。
【００２４】
（第４の実施例）
図１０は、本発明の第４の実施例の特徴をもっともよく表す図画であり、電界効果トランジスタの断面図を示している。同図において、図１と同一構成部材については同一符号を付する。図１１は、本発明の電界効果トランジスタの作製工程を模式的に示す断面図であり、同図においてアルファベット順に工程を進める。
【００２５】
これから、図１１を参照しながら、本発明の電界効果トランジスタの作製工程を説明する。まず、図１１（ａ）に示すように、斜面を形成したガラス基板６を用意する。つぎに、図１１（ｂ）に示すように、ガラス基板６上にＡｌからなるソース電極（厚さ０．３μｍ）２、ドレイン電極（厚さ０．３μｍ）３、アモルファスシリコン活性層（厚さ０．０１μｍ）４、窒化シリコン絶縁層（厚さ０．３μｍ）５を積層する。このとき、断切れが生じ、ソース電極２とドレイン電極３は分離される。成膜条件を調整することで、活性層４と絶縁層５は、全面を被覆するように形成している。最後に、図１１（ｃ）に示すように、Ａｌからなるゲート電極１を選択的に形成する。チャネル長、ゲート長ともに１μｍである。なお、以上の工程で、材料系は上記にとらわれるわけではなく、活性層４としてポリシリコンやＧａＡｓなどの半導体、あるいは有機層を用いてもよいし、電極についても、活性層に応じて選択すればよい。さらに絶縁層５も窒化シリコンに限定されるわけではなく、仕様を満たすものであれば、何でもよい。
【００２６】
ここで、本発明の電界効果トランジスタの特性について説明する。図１２は、図１１の作製工程によって試作した電界効果トランジスタの電流−電圧特性を示す図であり、同図において、（ａ）はドレイン電流とドレイン電圧との関係（パラメータは、ゲート電圧ＶＧ）、（ｂ）はドレイン電流とゲート電圧との関係（パラメータはドレイン電圧ＶＤ）を示している。なお、チャネル幅は１０μｍである。図１２（ａ）に示すように、ドレイン電圧が大きくなるにつれてドレイン電流は飽和傾向を示し、典型的な電界効果トランジスタの特性を示している。また、図１２（ｂ）に示すように、ドレイン電圧ＶＤが１０Ｖの場合、ゲート電圧が１０Ｖと０Ｖのときのドレイン電流の比、すなわちオン／オフ比は２．８０×１０8であり、液晶などの表示デバイスを駆動するために必要なオン／オフ比１０6より十分大きく、仕様を満たしていることがわかる。また、遮断周波数は６．７８ＭＨｚであり、本発明の有効性が示された。
【図面の簡単な説明】
【００２７】
【図１】本発明に係る電界効果トランジスタの構造を示す断面図である。
【図２】本発明に係る電界効果トランジスタの作製工程を示す断面図である。
【図３】本発明に係る電界効果トランジスタの電流−電圧特性を示す図である。
【図４】本発明に係る電界効果トランジスタの構造を示す断面図である。
【図５】本発明に係る電界効果トランジスタの作製工程を示す断面図である。
【図６】本発明に係る電界効果トランジスタの電流−電圧特性を示す図である。
【図７】本発明に係る電界効果トランジスタの構造を示す断面図である。
【図８】本発明に係る電界効果トランジスタの作製工程を示す断面図である。
【図９】本発明に係る電界効果トランジスタの電流−電圧特性を示す図である。
【図１０】本発明に係る電界効果トランジスタの構造を示す断面図である。
【図１１】本発明に係る電界効果トランジスタの作製工程を示す断面図である。
【図１２】本発明に係る電界効果トランジスタの電流−電圧特性を示す図である。
【図１３】従来の電界効果トランジスタの構造を示す断面図である。
【符号の説明】
【００２８】
１  ゲート電極
２  ソース電極
３  ドレイン電極
４  活性層
５  絶縁層
６  基板
【図１】
2006032473.tif 000003
【図２】
2006032473.tif 000004
【図３】
2006032473.tif 000005
【図４】
2006032473.tif 000006
【図５】
2006032473.tif 000007
【図６】
2006032473.tif 000008
【図７】
2006032473.tif 000009
【図８】
2006032473.tif 000010
【図９】
2006032473.tif 000011
【図１０】
2006032473.tif 000012
【図１１】
2006032473.tif 000013
【図１２】
2006032473.tif 000014
【図１３】
2006032473.tif 000015