(57)【要約】      （修正有）【課題】好ましい放熱効果を具え、コンタクト抵抗を減少させ、歩留まりと信頼性を高めたチップサイズパッケージ構造と、その形成方法を提供する。【解決手段】ダイが形成されたウェハをダイシングし、ダイシングしたダイ１０１をベース１００にピックアンドプレイスし、第一材料層１０６を該ベース上のダイの間に充填し、誘電層１０７を形成してパターン化し、該ダイの導線１０３の一部を露出させる第一開口を形成し、第一導電材層１０９を該誘電層上に形成し、かつ該ダイ１開口に充填し、第二材料層１１０を形成してパターン化し、該第一導電材を露出させて第二開口を形成し、ソルダーボール１１２を該第二開口に仮焼してチップサイズパッケージ構造を得る。【選択図】図７
2006128597.tif 000002
【特許請求の範囲】
【請求項１】
ダイが形成されたウェハをダイシングし、
ダイシングしたダイをベースにピックアンドプレイスし、
第一材料層を該ベース上のダイの間に充填し、
誘電層を形成してパターン化し、該ダイの導線の一部を露出させて第一開口を形成し、
第一導電材層を該誘電層上に形成し、かつ該第一開口に充填し、
第二材料層を形成してパターン化し、該第一導電材を露出させて第二開口を形成し、
ソルダーボールを該第二開口に仮焼するステップを含むことを特徴とするチップサイズパッケージの形成方法。
【請求項２】
前記ウェハをダイシングするステップの前に、プラズマエッチングによって該ウェハの表面をクリーニングするステップをさらに含み、
該導電材層を形成した後に、該導電材の表面をクリーニングするステップをさらに含むことを特徴とする請求項１に記載のチップサイズパッケージの形成方法。
【請求項３】
前記ダイの導線が、アルミニウムか、チタンか、銅か、もしくはこれらの組合せを材料として、化学気相成長か、物理気相成長か、スパッタリングか、もしくは蒸着によって、厚さ１〜２μmに形成されることを特徴とする請求項１に記載のチップサイズパッケージの形成方法。
【請求項４】
前記導電材がニッケルか、銅か、もしくは金であって、厚さを１２〜１８μｍに形成し、
該導線上にＢＣＢか、ＳＩＮＲか、もしくはシリコンラバーによってなり、厚さが約２〜８μｍの第二誘電層を形成することを特徴とする請求項１に記載のチップサイズパッケージの形成方法。
【請求項５】
前記第一材料層と第二材料層がＵＶベイキングタイプ材か、熱ベイキングタイプ材であって、
該第一材料層がバキュームスクリーン印刷、及び／もしくはマイクロフォトによって形成されるＢＣＢか、ＳＩＮＲか、エポキシ化物層か、樹脂か、もしくはシリコンラバーであって、
該第二材料層がＢＣＢか、ＳＩＮＲか、ソルダーマスクをスクリーン印刷、もしくは塗布によって厚さ２０〜２５μｍに形成してなることを特徴とする請求項１に記載のチップサイズパッケージの形成方法。
【請求項６】
前記ダイシングのステップを行う前に、該ウェハにバックラッピングを行い、該ウェハの厚さを５０〜３００μｍにするステップを更に含み、
該ベースが金属、合金４２（４２Ｎｉ５８Ｆｅ）、もしくはガラスによってなり、金属の場合、鉄、コバルト、ニッケル、もしくはこれらの組合せによって厚さを約２００〜３００μｍに形成し、ガラスの場合、厚さを約２００〜４００μｍにすることを特徴とする請求項１に記載のチップサイズパッケージの形成方法。
【請求項７】
前記誘電層がＰＩ、ＢＣＢ、ＳＩＮＲ、もしくはシリコンラバーをスクリーン印刷、もしくはスピン塗布で厚さ約２〜８μｍに形成してなり、
該第一開口がレーザーカットか、マイクロフォトによって形成されることを特徴とする請求項１に記載のチップサイズパッケージの形成方法。
【請求項８】
前記第一開口を形成するステップの後に、該ウェハの導線表面をクリーニングするステップを含み、該導線の表面をクリーニングするステップの後に化学電気銅メッキを行うか、チタン／銅、もしくはアルミニウムをスパッタリングするステップを更に含むことを特徴とする請求項１に記載のチップサイズパッケージの形成方法。
【請求項９】
前記ソルダーボールを該第二開口に仮焼するステップの後に、該ベースを複数のチップ形態のチップブロックに分割してファイナルテストとバーン・インを行い、さらに該ファイナルテストの後にレーザーマーキングを行うステップを更に含むことことを特徴とする請求項１に記載のチップサイズパッケージの形成方法。
【請求項１０】
前記ベースを分割してチップサイズパッケージ構造を得るステップの後に、
該チップブロックをダイシングして単一のチップサイズパッケージを得るステップと、
該単一のチップサイズパッケージをトレイにピックアンドプレイスして表面実装（ＳＭＴ）の工程に供するステップとを更に含むことを特徴とする請求項９に記載のチップサイズパッケージの形成方法。
【請求項１１】
前記ソルダーボールを仮焼するステップの後に、ステンシルプリントによって該ソルダーボールを該第二開口に設けるステップと、赤外線リフローによって該ソルダーボールと該導電材料の表面とを接続するステップを更に含むことを特徴とする請求項１に記載のチップサイズパッケージの形成方法。
【請求項１２】
ベースと、
パッドを具えてなる該ベースに付着するダイと、
該ダイ上に形成され、該パッドを被覆する第一導線と、
該ダイと該第一導線上に形成され、且つ該第一導線上に形成される第一開口を具える第一誘電層と、
該ベース上に形成され、該ベース上のダイの間に充填される第一材料層と、
該第一誘電層と該第一材料層上に形成され、且つ該第一導線上に形成される第二開口を具える第二誘電層と、該第一開口と第二開口上に形成され、該第一導線と電気的にカップリングする第二導線と、
該第二導線と該第二誘電層上に形成され、且つ該第二導線上に形成される第三開口を具える第二材料層と、
該第三開口に仮焼され、該第二導線と電気的にカップリングするソルダーボールと、を含むことを特徴とするチップサイズパッケージ構造。
【請求項１３】
前記第一誘電層が、該第一材料層と略同一の高さに形成され、
該ダイが作成を完成させたベースをダイシングして形成され、
該作成を完成させたベースにバックラッピングを行い、厚さ約２００〜４００μｍにすることを特徴とする請求項１２に記載のチップサイズパッケージ構造
【請求項１４】
前記第一材料層と、該第二材料層とがＵＶベイキングタイプ材か、もしくは熱ベイキングタイプ材によってなり、
該第一材料層が、ＢＣＢ、ＳＩＮＲ、エポキシ化物層、もしくはシリコンラバーを含み、
該第二材料層が、ＢＣＢ、ＳＩＮＲ、もしくはソルダーマスクを含み、
該第一導線が、アルミ、チタン、銅、もしくはこれらの組合せを含み、
該第二導線が、チタン、ニッケル、銅、金、もしくはこれらの組合せを含むこと、を特徴とする請求項１２に記載のチップサイズパッケージ構造。
【請求項１５】
前記ベースが金属、合金４２、もしくはガラスを含み、金属の場合は鉄、コバルト、ニッケル、もしくはこれらの組合せを２００〜３００μｍの厚さに形成してなり、
該第一誘電層がＰＩ、ＢＣＢ、ＳＩＮＲ、もしくはシリコンラバーを含み、
該第二誘電層がＢＣＢ、ＳＩＮＲ、もしくはシリコンラバーを含むこと、を特徴とする請求項１２に記載のチップサイズパッケージ構造。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体のパッケージに関し、特にチップサイズパッケージに関する。
【背景技術】
【０００２】
半導体に係る技術はかなりの速さで発展している。特にダイサイズ（die  size）は小型化に向かっている。また、ダイに対する機能の要求も、相対的に多様化している。即ち、ダイは極めて狭い領域においてＩ／Ｏパッドを更に多く具えなければならなくなる。このためピンの密度の高くなる。係る傾向は、ダイのパッケージをますます困難にするものであり、製品の歩留まり低下の原因をなすものである。
【０００３】
上述するパッケージ構造の主な目的は、外部から損傷を受けることのないようにダイを保護するためである。また、パッケージ構造を介してダイに発生する熱が放出される。よって、ダイの作動を確保するためにパッケージ構造は効率のよい放熱効果を具えていなければならない。
【０００４】
初期の頃のボンディング技術は、ピンの密度のさらに高い進歩的なダイに適さない。よって、高密度実装のためにＢＧＡ（Ball  Grid  Array）と称するパッケージ技術が開発された。該ＢＧＡは、進歩的なダイの高密度実装の要求を満足できるものであって、ピンに相当するボールのピッチが従来の技術より狭くすることができるという利点がある。また、ピンに相当するボールは損傷を受けにくく、変形しにくい。また、信号の送信距離が短くなることは操作性を高めることになり、高速処理効果に係る要求に応えることができる。
【０００５】
アメリカ合衆国特許第５，６２９，８３５号は、Mahulikarなどの人士が特許出願した発明であって、ＢＧＡパッケージ技術を提供するものである。即ち、導電パターンを形成し、その上のＦＲ４ベース材をプリント回路ボード（ＰＣＢ）に付着させたものである。
【０００６】
また、台湾特許登録第１７７，７６６号は、本特許願の発明者がかつて出願した発明であって、拡散式（fan  out  type）のチップサイズパッケージ（ＷＬＰ）を提供するものである。
【０００７】
ほとんどのパッケージ技術は、ウェハ上のダイをダイシングして個別のダイとし、更にパッケージを行いテストを行う。
【０００８】
また、ウェハレベルパッケージ（ＷＬＰ）と称するパッケージ技術は、個別のダイにダイシングする前の段階においてウェハ上のダイをパッケージする。係るウェハレベルパッケージは、生産のサイクルタイムが短く、低価格で製造できるという利点と、充填物（ｕｎｄｅｒ−ｆｉｌｌ）、もしくはモールディングを必要としないという利点を有する。
【０００９】
上述するダイサイズは極めて小さく、且つＩ／Ｏパッドを従来の技術によるダイの表面に形成する。このためパッドの数に制限を受ける。しかもパッドの間のピッチが短すぎるため、信号のカップリング、もしくは信号の干渉という問題が発生する。また、上述するＢＧＡパッケージについてもパッドの間のピッチが短すぎると、ソルダーブリッジが容易に発生する。しかもダイサイズが縮小するにつれて、一部のパッケージ技術をダイの集積回路のパッケージに応用できなくなる（例えばウェハレベルパッケージなど）。また、標準のサイズを具えるテスト設備、パッケージ設備なども一部のサイズが固定されたダイに対して、もしくはそのパッケージについて継続して使用することができなくなる。更にダイ自身は比較的高いコンタクト抵抗を具えているが、そのインターコネクションとの間における接続の効果が好ましくないか、接続不良の場合、熱伝導を行うベースがダイの機能を低下させるか、甚だしくは機能を失わせる場合がある。
【特許文献１】アメリカ合衆国特許第５，６２９，８３５号公報、
【特許文献２】台湾特許登録第１７７，７６６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
この発明は、好ましい放熱効果を具えるチップサイズパッケージの構造と、その形成方法を提供することを課題とする。
【００１１】
また、この発明はコンタクト抵抗を減少させることのできるチップサイズパッケージの構造と、その形成方法を提供することを課題とする。
【００１２】
また、この発明はコストを低下させることのできるチップサイズパッケージの構造と、その形成方法を提供することを課題とする。
【００１３】
また、この発明は歩留まりと信頼性を高めることのできるチップサイズパッケージの構造と、その形成方法を提供することを課題とする。
【課題を解決するための手段】
【００１４】
そこで本発明者は、従来の技術に鑑み鋭意研究を重ねた結果、ダイが形成されたウェハをダイシングし、ダイシングしたダイをベースにピックアンドプレイスし、第一材料層を該ベース上のダイの間に充填し、誘電層を形成してパターン化し、該ダイの導線の一部を露出させる第一開口を形成し、第一導電材層を該誘電層上に形成し、かつ該ダイ１開口に充填し、第二材料層を形成してパターン化し、該第一導電材を露出させて第二開口を形成し、ソルダーボールを該第二開口に仮焼するステップを含んでなるチップサイズパッケージの形成方法と、そのチップサイズパッケージ構造によって課題を解決できる点に着眼し、係る知見に基づき本発明を完成させた。
以下、この発明について具体的に説明する。
【００１５】
請求項１に記載するチップサイズパッケージの形成方法は、ダイが形成されたウェハをダイシングし、
ダイシングしたダイをベースにピックアンドプレイスし、
第一材料層を該ベース上のダイの間に充填し、
誘電層を形成してパターン化し、該ダイの導線の一部を露出させる第一開口を形成し、
第一導電材層を該誘電層上に形成し、かつ該第一開口に充填し、
第二材料層を形成してパターン化し、該第一導電材を露出させて第二開口を形成し、
ソルダーボールを該第二開口に仮焼するステップを含む。
【００１６】
請求項２に記載するチップサイズパッケージの形成方法は、請求項１におけるウェハをダイシングするステップの前に、プラズマエッチングによって該ウェハの表面をクリーニングするステップをさらに含み、
該導電材層を形成した後に、該導電材の表面をクリーニングするステップをさらに含む。
【００１７】
請求項３に記載するチップサイズパッケージの形成方法は、請求項１におけるダイの導線が、アルミニウムか、チタンか、銅か、もしくはこれらの組合せを材料として、化学気相成長か、物理気相成長か、スパッタリングか、もしくは蒸着によって、厚さ１〜２μmに形成される。
【００１８】
請求項４に記載するチップサイズパッケージの形成方法は、請求項１における導電材がニッケルか、銅か、もしくは金であって、厚さを１２〜１８μｍに形成し、
該導線上にＢＣＢか、ＳＩＮＲか、もしくはシリコンラバーによってなり、厚さが約２〜８μｍの第二誘電層を形成する。
【００１９】
請求項５に記載するチップサイズパッケージの形成方法は、請求項１における第一材料層と第二材料層がＵＶベイキングタイプ材か、熱ベイキングタイプ材であって、
該第一材料層がバキュームスクリーン印刷、及び／もしくはマイクロフォトによって形成されるＢＣＢか、ＳＩＮＲか、エポキシ化物層か、樹脂か、もしくはシリコンラバーであって、
該第二材料層がＢＣＢか、ＳＩＮＲか、ソルダーマスクをスクリーン印刷、もしくは塗布によって厚さ２０〜２５μｍに形成してなる。
【００２０】
請求項６に記載するチップサイズパッケージの形成方法は、請求項１におけるダイシングのステップを行う前に、該ウェハにバックラッピングを行い、該ウェハの厚さを５０〜３００μｍにするステップを更に含み、
該ベースが金属、合金４２、もしくはガラスによってなり、金属の場合、鉄、コバルト、ニッケル、もしくはこれらの組合せによって厚さを約２００〜３００μｍに形成し、ガラスの場合、厚さを約２００〜４００μｍにする。
【００２１】
請求項７に記載するチップサイズパッケージの形成方法は、請求項１における誘電層がＰＩ、ＢＣＢ、ＳＩＮＲ、もしくはシリコンラバーをスクリーン印刷、もしくはスピン塗布で厚さ約２〜８μｍに形成してなり、
該第一開口がレーザーカットか、マイクロフォトによって形成される。
【００２２】
請求項８に記載するチップサイズパッケージの形成方法は、請求項１における第一開口を形成するステップの後に、該ウェハの導線表面をクリーニングするステップを含み、該導線の表面をクリーニングするステップの後に化学電気銅メッキを行うか、チタン／銅、もしくはアルミニウムをスパッタリングするステップを更に含む。
【００２３】
請求項９に記載するチップサイズパッケージの形成方法は、請求項１におけるソルダーボールを該第二開口に仮焼するステップの後に、該ベースを複数のチップ形態のチップブロックに分割してファイナルテストとバーン・インを行い、さらに該ファイナルテストの後にレーザーマーキングを行うステップを更に含む。
【００２４】
請求項１０に記載するチップサイズパッケージの形成方法は、請求項９におけるベースを分割してチップサイズパッケージ構造を得るステップの後に、
該チップブロックをダイシングして単一のチップサイズパッケージを得るステップと、
該単一のチップサイズパッケージをトレイにピックアンドプレイスして表面実装（ＳＭＴ）の工程に供するステップとを更に含む。
【００２５】
請求項１１に記載するチップサイズパッケージの形成方法は、請求項１におけるソルダーボールを仮焼するステップの後に、ステンシルプリントによって該ソルダーボールを該第二開口に設けるステップと、赤外線リフローによって該ソルダーボールと該導電材料の表面とを接続するステップを更に含む。
【００２６】
請求項１２に記載するチップサイズパッケージの構造は、ベースと、
パッドを具えてなる該ベースに付着するダイと、
該ダイ上に形成され、該パッドを被覆する第一導線と、
該ダイと該第一導線上に形成され、且つ該第一導線上に形成される第一開口を具える第一誘電層と、
該ベース上に形成され、該ベース上のダイの間に充填される第一材料層と、
該第一誘電層と該第一材料層上に形成され、且つ該第一導線上に形成される第二開口を具える第二誘電層と、該第一開口と第二開口上に形成され、該第一導線と電気的にカップリングする第二導線と、
該第二導線と該第二誘電層上に形成され、且つ該第二導線上に形成される第三開口を具える第二材料層と、
該第三開口に仮焼され、該第二導線と電気的にカップリングするソルダーボールと、を含む。
【００２７】
請求項１３に記載するチップサイズパッケージ構造は、請求項１２における第一誘電層が、該第一材料層と略同一の高さに形成され、
該ダイが作成を完成させたベースをダイシングして形成され、
該作成を完成させたベースにバックラッピングを行い、厚さ約２００〜４００μｍにする。
【００２８】
請求項１４に記載するチップサイズパッケージ構造は、請求項１２における第一材料層と、該第二材料層とがＵＶベイキングタイプ材か、もしくは熱ベイキングタイプ材によってなり、
該第一材料層が、ＢＣＢ、ＳＩＮＲ、エポキシ化物層、もしくはシリコンラバーを含み、
該第二材料層が、ＢＣＢ、ＳＩＮＲ、もしくはソルダーマスクを含み、
該第一導線が、アルミ、チタン、銅、もしくはこれらの組合せを含み、
該第二導線が、チタン、ニッケル、銅、金、もしくはこれらの組合せを含む。
【００２９】
請求項１５に記載するチップサイズパッケージ構造は、請求項１２におけるベースが金属、合金４２、もしくはガラスを含み、金属の場合は鉄、コバルト、ニッケル、もしくはこれらの組合せを２００〜３００μｍの厚さに形成してなり、
該第一誘電層がＰＩ、ＢＣＢ、ＳＩＮＲ、もしくはシリコンラバーを含み、
該第二誘電層がＢＣＢ、ＳＩＮＲ、もしくはシリコンラバーを含む。
【発明の効果】
【００３０】
本発明のチップサイズパッケージ構造、及びその製法は、チップサイズパッケージ構造のサイズを縮小することができるとともに、好ましい高熱効果を具え、且つコンタクト抵抗を抑制することができるため、製品の歩留まりと信頼性を高めることができ、さらにはコストを節減することができるという利点がある。
【発明を実施するための最良の形態】
【００３１】
この発明は、チップサイズパッケージの構造と、その形成方法を提供するものであって、複数のダイとパッドを形成して作成を完成させたシリコンウェハ上に、第一コンタクト導電層を形成し、第一フォトレジスト層を該
第一コンタクト導電層上に形成する。次いで、該第一フォトレジスト層を該第一コンタクト層上においてパターン化する。
【００３２】
次いで、該第一導電層をエッチングして第一導線を形成して該パッドを被覆し、余剰の該第一フォトレジスト層を除去する。
【００３３】
次に、該第一導線と作成を完成させた該ウェハ上に第一誘電層を形成し、該第一誘電層をマイクロフォト、及び／もしくはエッチングによってパターン化し、第一開口を第一導線上に形成する。
【００３４】
次に、該作成を完成したシリコンウェハをダイシングして複数のダイを得る。更に得られたダイをピックアンドプレイスし、ベースに付着させ、良品のダイとベースとをベイキングする。
【００３５】
次に第一材料層を該ベース上に形成してベース上の複数のダイの間に充填する。更に該第一材料層をベイキングする。
【００３６】
次に第二誘電層を該第一材料層上に形成し、該第一導線の第一開口に充填する。更に該第二誘電層の一部領域を除去して該第一導線上に第二開口を形成する。該第二開口は、該第一開口と略同様のサイズとする。
【００３７】
次に第二コンタクト導電層を該第二誘電層上に形成して該第一導線上の第二開口に充填する。更に第二フォトレジスト層を形成し、マイクロフォト、及び／もしくはエッチングの工程によって第一導線にカップリングする第二導線を形成する。
【００３８】
次に第二材料層を該第二導線と該第二誘電層上に形成し、余剰の第二フォトレジスト層を除去する。更にマイクロフォト、および／もしくはエッチングの工程によって該第二材料層をパターン化し、該第二導線上に第三開口を形成し、ソルダーボールを該第三開口上に仮焼し、該ベースをダイシングして単一のチップサイズパッケージを形成する。
【００３９】
またこの発明は、チップサイズパッケージの構造を提供する。該パッケージ構造はベースと、ダイと、第一導線と、第一誘電層と、第一材料層と、第二誘電層と、第二導線と、第二材料層と、及びソルダーボールを含む。該ダイはパッドを具え、該ベース上に付着させる。該第一導線は該ダイ上に形成され、該パッドを被覆する。該第一誘電層は該第一導線上の第一開口を具える。該第一材料層は該ベース上に形成され、該ベース上の複数のダイの間に充填される。該第二誘電層は該第一誘電層と第一材料層上に形成され、且つ第二誘電層は該第一導線上に形成される第二開口を具える。該第二開口と第一開口のサイズは略同様である。該第二導線は該第一開口と第二開口上に形成され、それぞれ該第一導線に電気的にカップリングする。該第二材料層は、該第二導線と第二誘電層上に形成され、該第二材料層は該第二導線上に形成される第三開口を具える。ソルダーボールは該第三開口上に仮焼され、且つ該第二導線に電気的にカップリングする。該第一誘電層と該第一材料層の高さは略同様である。
【００４０】
本発明に係る説明は以上の通りであるが、本発明の実施の範囲はこれに限定されるものではなく、その他実施の形態に応用されることもある。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれも本発明の特許請求の範囲に属するものとする。
【００４１】
また、図面において異なる構成要素の素子は実際のサイズで表示していない。表示する素子のサイズは拡大したものである。またこの発明をはっきり説明するためになんら意義の無い部分は図示を省略した。
【００４２】
この発明は標準のダイをベース上にピックアンドプレイスするステップを含み、従来のウェハ上におけるダイの間のピッチに比して更に広いピッチが得られる。上述するパッケージ構造は従来の技術に比して広いボールグリッドが得られる。このためソルダーボール同士が接近しすぎ、ピッチが短くなるという問題を改善することができる。
【００４３】
この発明のチップサイズパッケージの形成方法はウェハをダイシングして得たダイをベース上にピックアンドプレイスし、第一材料層を該ベース上のダイの間に充填する。次いで誘電層を形成してパターン化し、第一開口を形成して該ダイの導線の一部を露出させる。更に導電材料を該第一開口と該誘電層上に形成し、第二開口を具える第二材料層を形成して該導電材を露出させる。最後にソルダーボールを該第二開口上に仮焼する。
係る構成のチップサイズパッケージについて、その構造と特徴を詳述するために具体的な実施例を挙げ、以下に説明する。
【実施例１】
【００４４】
この発明によるチップサイズパッケージの構造の形成方法は、先ず作成が完成し、ダイを具えてなるウェハをベース上に設置し、バックラッピングを行う。この状態において該ウェハは５０〜６０μｍの厚さにする。係るウェハの厚さはダイシングして個々のダイを得るのに容易な厚さである。仮にバックラッピングを行わなくても容易にウェハをダイシングできるのであれば、バックラッピングは省くことができる。また、ダイシングする前にダイを損傷から保護するために誘電層をウェハ上に選択的に形成してもよい。
【００４５】
ウェハをダイシングして得られたダイは、テストを行い標準の好ましいダイ１１０ａを得る。次いで良品のダイ１１０ａを別途ベース１００上に設置し、二つの隣り合うダイの間に広い距離を取る。また、図１に開示するように好ましい熱伝導特性を有するＵＶベイキングタイプの材料、及び／もしくは熱ベイキングタイプの付着材（図示しない）をダイ１１０ａとベース１００の間に付着させる。係る付着材はベース１００上に塗布する方式で付着させる。
【００４６】
上述するようにベース１００上の隣り合う二つのダイの間のピッチを広くし、以下のステップによるファンアウト・ボールグリッドを形成するのに十分な広さの空間を具えさせる。よってこの発明は理想的なピッチによって信号のカップリングと信号干渉の問題を改善するとともに、Ｉ／Ｏポート（ボール）の数を増やすことができ、ダイサイズを更に縮小することができる。
【００４７】
ベース１００の材質はガラス、シリコン、セラミックス、もしくは結晶体などによってなり、その形状は円形であってもよく、矩形であってもよい。本発明においてダイの数は制限しない。本発明において三つを越すダイであっても同様のパッケージ構造でパッケージすることができる。更に該付着材は良好な熱伝導特性を有する材料を用いる。これはダイ１１０ａとベース１００との温度差によって発生する問題（例えば応力など）を避けるためである。
【００４８】
図２に開示する結果が得られる前にプラズマエッチング（ＲＩＥ）を利用して作成が完成したウェハの表面にクリーニングを行い、材料がウェハ上に残留しないようにするステップを選択的に行ってもよい。
【００４９】
次に、第一コンタクト導電層１０３を、パッド１０２が形成されたウェハ上に形成する。該第一コンタクト誘電層１０３は、物理的方法、化学的方法、もしくはこれらを組み合わせて形成してもよい。これらには、例えば
化学気相成長法、物理気相成長法、スパッタリング、蒸着などが挙げられる。また、第一コンタクト誘電層１０３は、好ましくはアルミ（Ａｌ）、チタン（Ｔｉ）、銅（Ｃｕ）、もしくはこれらの組合せを材料とし、その
厚さは、好ましくは１〜２μmとする。
【００５０】
次に、第一フォトレジスト層（図示しない）を該第一コンタクト導電層１０３上にパターン化し、第一コンタクト導電層１０３をエッチングして第一導線としてパッド１０２を被覆するとともに、余剰のフォトレジストを除去する。
【００５１】
次に、第一誘電層を該第一コンタクト導電層１０３からなる第一導線とダイ１０１上に形成する。第一誘電層１０４はＢＣＢ、ＳＩＮＲ、もしくはその組合せによってなり、好ましくは厚さを２〜５μｍとする。また、該第一誘電層１０４はマイクロフォト、及び／もしくはエッチングの工程によって該第一コンタクト導電層１０３からなる第一導線上に第一開口１０５を発生する。第一導線と第一誘電層１０４を形成した後、該ウェハと良品のダイとをベイキングする。ダイをダイシングする前にバックラッピングを選択的に行い、図１に開示するようにウェハの厚さを５０〜３００μｍにする。良品のダイを選択して図１に開示するベース１００上に設置して上述のステップを行うと、図２に開示する結果が得られる。
【００５２】
図２は、複数のダイから選択した良品のダイ１０１をベース１００上に粘着させた状態を示した断面図である。該第一導線は、ダイ１０１上に形成され、パッド１０２を被覆する。第一誘電層１０４はダイ１０１と第一導線上に形成される。パッド１０２を有するダイ１０１は、好ましい熱伝導特性を有するＵＶベイキングタイプ、及び／もしくは熱ベイキングタイプの材料１０１ａを介してベース１００上に粘着する。
【００５３】
第一開口１０５を具える第一誘電層１０４は、マイクロフォトの工程によって該第一導線と作成を完成させたウェハ上に形成する。また、良品のダイ１０１は作成を完成させたウェハをダイシングして得られる。良品のダイ１０１は、ベース１００上に付着させ、良品のダイ１０１とベース１００とをベイキングする。該ベース１００は金属、合金４２（４２Ｎｉ５８Ｆｅ）、もしくはガラスによってなり、金属には鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、もしくはこれらの組合せが含まれ、金属の厚さは好ましくは２００〜３００μｍとする。ガラスを使用する場合、好ましくは２００〜４００μｍの厚さとする。
【００５４】
図３はベース１００上のダイ１０１の間に第一材料層１０６を充填した状態を示す断面図である。第一材料層１０６はベース１００上に形成され、ダイ１０１の間に充填される。また、第一材料層１０６は第一誘電層１０４と略同様の高さに形成する。第一材料層１０６は、例えばＢＣＢ、ＳＩＮＲ、ＰＩ、エポキシ化物層、樹脂、もしくはシリコンラバーなどのＵＶベイキングタイプ、及び／もしくは熱ベイキングタイプの材料である。
【００５５】
次に該第一材料層１０６をＵＶ、もしくは熱によってベイキングする。第一材料層１０６はバキューム式スクリーン印刷か、もしくはマイクロフォトの方法で形成する。第一材料層１０６は一種のバッファ層としての作用を有し、温度などによって発生する応力を低下させる効果を有する。第一材料層１０６の厚さはダイ１０１の厚さと略同様にする。
【００５６】
図４に開示するように第二誘電層１０７を第一材料層１０６上に形成し、該第一導線上の第一開口１０５に充填する。次いで一部の第二誘電層１０７を除去して該第一導線上の第一開口１０５に連通する第二開口１０８を形成する。第二開口１０８は、形状が第一開口と略同様である。第二導電層１０７は、好ましくはＢＣＢ、ＳＩＮＲ、もしくはシリコンラバーをスクリーン印刷か、もしくはスピン塗布などの塗布によって形成する。その厚さは好ましくは２〜８μｍとする。また、前記する第二導電層１０７の一部を除去するステップはレーザーカット、もしくはマイクロフォトなどの方法で行う。また、第二誘電層１０７の一部を除去した後、該第一導線上に材料の残留が無くなるように、選択的に第二開口１０８からプラズマエッチングを行い、該第一導線の表面をクリーニングしてもよい。更に化学銅メッキか、またはチタン／銅スパッタリングを選択的に行い、該第一導線上に薄い金属層（図示しない）を形成してもよい。
【００５７】
次に、第二フォトレジスト層（図示しない）を該第二誘電層１０７と該第一導線上に形成する。第二フォトレジスト層は、該第一導線上の薄い金属層（図示しない）上にパターン化する。また、第二コンタクト導電層１０９を第一コンタクト誘電層１０３上に形成し、該第一導線上に第二開口１０８から充填する。該第二コンタクト導電層は電気メッキによって形成し、好ましくはニッケル（Ｎｉ）、金（Ａｕ）、銅（Ｃｕ）、もしくはこれらの組合せを材質とする。その厚さは好ましくは１２〜１８μｍとする。次いで、図５に開示するように該フォトレジスト層を除去して第二導線を形成し、第一コンタクト導電層１０３からなる該第一導線にカップリングさせる。
【００５８】
次に、図６に開示するように第二材料層１１０を第二コンタクト導電層１０９からなる該第二導線と、該第二誘電層１０７上に形成する。即ち、ＢＣＢ、ＳＩＮＲ、もしくはソルダーマスク、エポキシ樹脂、もしくはこれらの組合せを材料とし、スクリーン印刷か、もしくは塗布によって、厚さ約２０〜２５μｍの第二材料層１１０を該第二導線と、該第二誘電層１０７上に形成する。次いでマイクロフォト、及び／もしくはエッチングの工程を利用して該第二材料層１１０に第三開口１１１を形成し、該第二導線を露出させる。次にプラズマエッチング（ＲＩＥ）で選択的に第二導線の表面をクリーニングする。
【００５９】
次に、図７に開示するようにソルダーボール１１２をステンシルプリント（ｓｔｅｎｃｉｌ  ｐｒｉｎｔｉｎｇ）によって第三開口１１１に設ける。次いでソルダーボール１１２を赤外線リフローによって該第二導線１０９の表面に接続させる。
【００６０】
次に、ソルダーボール１２を第３開口に仮焼したベース１００を複数のチップサイズのチップブロックに分割してファイナルテストとバーン・イン（burn  in）を行い、さらにレーザーマーキングを行う。
【００６１】
最後に、パッケージしたベース１００をカットライン（図示しない）に沿ってダイシングして、単一のチップサイズパッケージを形成する。
【００６２】
また、上述するようにパッケージしたベース１００をダイシングして単一のチップサイズパッケージを得た後、該チップサイズパッケージをトレイにピックアンドプレイスして表面実装（ＳＭＴ）の工程に供する。
【００６３】
この発明は、上述するとおり極めて薄い（厚さ４００μm以下）チップサイズパッケージの構造を提供することができる。また、シリコンベース材背面の金属によって好ましい熱伝道効果が得られる。よって、この発明はパッケージ構造の歩留まりと信頼性を高めることができ、チップサイズパッケージ構造のコンタクト抵抗を低下させることができる。さらに。この発明によるチップサイズのパッケージ構造は製造コストを低減させることができる。
【００６４】
以上はこの発明の好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれも本発明の特許請求の範囲に属するものとする。
【図面の簡単な説明】
【００６５】
【図１】この発明においてダイをベース上にピックアンドプレイスした状態を示した説明図である。
【図２】この発明において複数のダイをベース上にピックアンドプレイスし、粘着した状態を示す断面説明図である。
【図３】図２に開示するダイの間に第一材料層を充填した状態を示す断面説明図である。
【図４】この発明において第二材料層を形成し、第二開口を第一導線上に形成した状態を示す断面説明図である。
【図５】この発明において第二導電層を形成して第一導線とカップリングさせた状体を示す断面説明図である。
【図６】この発明において第二材料層を形成し、第三開口を形成した状態を示す断面説明図である。
【図７】この発明において第三開口にソルダーボールを設けた状態を示す断面説明図である。
【符号の説明】
【００６６】
１００      ベース
１０１      ダイ
１０１ａ    材料
１０２      パッド
１０３      第一コンタクト誘電層
１０４      第一誘電層
１０６      第一材料層
１０７      第二誘電層
１０８      第二開口
１０９      第二コンタクト誘電層
１１０      第二材料層
【図１】
2006128597.tif 000003
【図２】
2006128597.tif 000004
【図３】
2006128597.tif 000005
【図４】
2006128597.tif 000006
【図５】
2006128597.tif 000007
【図６】
2006128597.tif 000008
【図７】
2006128597.tif 000009