(57)【要約】【課題】  装置小型化を可能とし、かつデータ転送における放射ノイズの発生等を抑える。【解決手段】  カメラヘッド部において、カメラヘッド部の動作を制御するデジタルカメラ機能ＩＣからパラレル信号で出力されるファインダーデータ及びＤＭＡデータをシリアル信号に変換し（Ｓ６０６）、シリアル信号であるファインダーデータとＤＭＡデータの出力の使用権を決定し、使用権を得たほうのシリアル信号を本体部に送信し（Ｓ６０７）、本体部において、シリアル信号を受信し、ファインダーデータとＤＭＡデータを切り替え（Ｓ６０８）、シリアル信号であるファインダーデータ及びＤＭＡデータをパラレル信号に変換する（Ｓ６０９）。【選択図】  図６
2006128782.tif 000002
【特許請求の範囲】
【請求項１】
カメラヘッド部と本体部の接合手段を持ち、カメラヘッド部と本体部が分離可能な撮像装置であって、
カメラヘッド部には、
本体部から受信した制御情報の種別を判別する判別手段と、
前記判別手段により判別した制御情報の種別に基づいてカメラヘッド部の動作変更を行う動作変更手段と、
前記カメラヘッド部の動作を制御するデジタルカメラ機能ＩＣからパラレル信号で出力されるファインダーデータ及びＤＭＡデータをシリアル信号に変換するパラレルシリアルデータ変換手段と、
シリアル信号であるファインダーデータとＤＭＡデータの出力の使用権を決定する使用権割り振り手段と、
使用権割り振り手段による使用権を得たほうのデータのシリアル信号を本体部に送信するシリアル信号送信手段を有し、
本体部には、
前記カメラヘッド部に対する制御情報を生成する生成手段と、
本体部からカメラヘッド部へ前記制御情報を出力するための制御情報送信手段と、
前記カメラヘッド部から受信したシリアル信号を受信するためのシリアル信号受信手段と、
ファインダーデータとＤＭＡデータを切り替えるカメラデータ切り替え手段と、
シリアル信号であるファインダーデータ及びＤＭＡデータをパラレル信号に変換するシリアルパラレルデータ変換手段と、を有することを特徴とする撮像装置。
【請求項２】
前記シリアル信号送信手段は、ファインダーデータもしくはＤＭＡデータの容量が大きい場合で、且つ転送レートが間に合わなくなった場合には、ファインダーデータもしくはＤＭＡデータの少なくとも一方のデータを圧縮することを特徴とする請求項１に記載の撮像装置。
【請求項３】
シリアル信号送信手段は、デジタルカメラ機能ＩＣから出力されるピクセルクロックを分周した周波数を使用することを特徴とする請求項１に記載の撮像装置。
【請求項４】
前記ＤＭＡデータは、撮像画像に基づくモーションＪＰＥＧ画像であることを特徴とする請求項１に記載の撮像装置。
【請求項５】
カメラヘッド部と本体部の接合手段を持ち、かつカメラヘッド部と本体部が分離可能であり、前記カメラヘッド部は、本体部から送られる制御情報の種別を判別して、判別した制御情報の種別に基づいてカメラヘッド部の動作変更を行うことが可能な撮像装置のデータ転送方法であって、
カメラヘッド部において、前記カメラヘッド部の動作を制御するデジタルカメラ機能ＩＣからパラレル信号で出力されるファインダーデータ及びＤＭＡデータをシリアル信号に変換し、シリアル信号であるファインダーデータとＤＭＡデータの出力の使用権を決定し、使用権を得たほうのシリアル信号を本体部に送信し、
本体部において、前記シリアル信号を受信し、ファインダーデータとＤＭＡデータを切り替え、シリアル信号であるファインダーデータ及びＤＭＡデータをパラレル信号に変換することを特徴とする撮像装置のデータ転送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カメラヘッド部と本体部の接合手段を持ち、カメラヘッド部と本体部が分離可能な撮像装置及び撮像装置のデータ転送方法に関する。
【背景技術】
【０００２】
パソコンなどで使用される動画像もしくは静止画像を撮影するヘッド分離型の撮像装置が知られている。この種の撮像装置は、撮像素子部（以下ＣＣＤと記す）、ＣＣＤ制御部、ＣＣＤ信号処理部、モータ駆動制御部などで構成されたカメラヘッド部とストレージ手段であるＣＦカードに画像保存やＬＣＤの表示などを行うカメラコントロール部（以下、本体部と記す）がコネクタもしくはケーブルによって接続されている。
【０００３】
図７及び図８は、従来のヘッド分離型撮像装置を説明するブロック図である。図７について説明する。７０１はレンズ群で、固定焦点のレンズ群もしくは所定倍率のズームレンズ群で構成される。７０２はＣＣＤに代表される撮像素子で、画素数は解像度に依存して決定されるものとする。７０３はＣＣＤコントロール部で、ＣＣＤ７０２に転送クロックおよびシャッタ信号を供給するタイミングジェネレータ（ＴＧ回路）とともに、ＣＣＤ７０２からの画像信号にノイズ除去およびゲイン調整処理を行うＣＤＳ／ＡＧＣ回路、およびアナログ画像信号を１０ｂｉｔデジタル信号に変換するＡ／Ｄコンバータなどを具備する。上記ＣＤＳ／ＡＧＣ回路及びＴＧ回路は、デジタルカメラ機能ＩＣ７０４から出力される同期シリアル通信によって制御されるものがほとんどである。７０４はデジタルカメラ機能ＩＣで、ＣＣＤコントロール部７０３からの画像データに、ホワイトバランス調整およびシャッタスピードおよび絞り制御等の画像処理を行い、Ｙ・Ｃｂ・Ｃｒフォーマットのデジタル信号に変換して出力する。また、このデジタルカメラ機能ＩＣ７０４は本体のＣＰＵ７２１から出力される制御信号により、撮影画像のＪＰＥＧファイルを生成することもできる。このデジタルカメラ機能ＩＣ７０４には、上記処理を行うために必要となるワークエリア用のメモリであるワークメモリ７０５と、デジタルカメラ機能ＩＣ７０４の制御プログラムが格納されているＦｌａｓｈメモリやマスクメモリからなるプログラムメモリ７０６が接続している。７０７は、カメラヘッド部７００と本体部７２０を接続する為のコネクタである。７０８は、デジタルカメラ機能ＩＣ７０４から出力される、ファインダーデータを出力するファインダー出力専用バスである。７０９は、デジタルカメラ機能ＩＣ７０４と本体のＣＰＵ７２１が、相互にファイルデータの送受信を行う、カメラ側ファイル転送専用バスである。７１０は、本体のＣＰＵ７２１が、カメラヘッドに各種情報の送信を行うためのカメラ側本体情報受信専用バスである。
【０００４】
次に、カメラヘッド部と分離された本体部について説明する。７２０はカメラヘッド部と分離された本体部である。７２１は、キーＳＷ７２６からの入力に基づき当該機器をコントロールし、デジタルカメラ機能ＩＣ７０４の制御や、ＴＦＴ液晶表示部７２５への表示データをコントロールするＣＰＵである。このＣＰＵには、いわゆるマイクロプロセッサ以外に、ファインダーデータのＹＣ→ＲＧＢ変換ロジックや、プログラムメモリ７２３やワークメモリ７２２等の外部メモリをコントロールするメモリコントローラ等のロジックを内蔵するいわゆるＳＯＣ（システム・オン・シリコン）といわれるものである。７２２は、メモリバスで接続され、ＣＰＵ６２１の画像展開エリアやワークエリアとして使用される、ＳＲＡＭやＳＤＲＡＭ等からなるワークメモリである。７２３は、メモリバスで接続され、当該機器をコントロールする制御プログラムやフォントデータを格納する、フラッシュメモリやマスクＲＯＭ等からなるプログラムメモリである。７２４は、ＣＰＵ７２１からＲＧＢ信号と同期信号を入力し、ＴＦＴ液晶表示部７２５に画像を表示するための信号を生成・出力する表示制御回路である。７２５は、ＶＧＡサイズのＴＦＴ方式の液晶ディスプレイである。７２６は、シャッタＳＷやモードＳＷなどの各種制御用のＳＷを検出する、キーＳＷである。７２７は、ＣＰＵ７２１と専用バスを経由しコネクタで接続される、ストレージ手段であるところのＣＦカードである。７２８は、リチウムイオン電池や単３乾電池などの各種電池やＡＣアダプタが接続され、デジタルカメラ本体部７２０及びカメラヘッド部７００の各デバイスに電源を供給する為の電源部である。７２９は、カメラヘッド部７００とデジタルカメラ本体部７２０を接続する為のデジタルカメラ本体部７２０側の本体側コネクタである。７３０は、デジタルカメラ機能ＩＣ７０４から出力されるファインダーデータを、カメラ側コネクタ７０７及び本体側コネクタ７２９を経由してＣＰＵ７２１に入力する為のファインダー入力専用バスである。７３１は、デジタルカメラ機能ＩＣ７０４とＣＰＵ７２１が、相互にファイルデータの送受信を行う、本体側ファイル転送専用バスである。７３２は、本体のＣＰＵが、カメラヘッドに各種情報の送信を行う本体側本体情報送信専用バスである。
【０００５】
次に図８を用い、従来のカメラヘッド部と本体部間のデータの送受信を行うファインダ−出力専用バス及びファイル転送専用バスの詳細なインターフェースについて説明する。８０１はカメラヘッド部におけるデジタルカメラ機能ＩＣである。８０２はカメラヘッドを制御する本体部におけるＣＰＵである。８０３はインターレス走査を行うためのフレーム信号であり、ＯＤＤとＥＶＥＮに画像分けて出力させるための信号である。８０４は垂直同期信号であり、ＬＣＤの画像を垂直方向に同期させるための信号である。８０５は水平同期信号であり、ＬＣＤの画像を水平方向に同期させるための信号である。８０６はカメラヘッドが画像データを出力するためのピクセルクロックであり、８０７は本体部にて画像データをラッチするためのクロック信号である。８０８はファインダーデータを出力するための８ｂｉｔのファインダーデータ出力ラインである。８０９はＤＭＡラインにおける本体部のＣＰＵが出力するリクエスト信号であり、８１０はカメラヘッドが出力する確認応答信号である。８１１はカメラヘッドがデータを出力する際に必要とするＤＭＡ書き込み信号であり、８１２はカメラヘッドがデータを入力する際に必要とするＤＭＡ読み出し信号である。８１３はＤＭＡデータを送受信するための８本のＤＭＡデータラインである。
【０００６】
以上のように従来のヘッド分離型デジタルカメラは８０３から８０８の１３本の信号ラインで構成されたファインダーライン７１４で構成されており、８０９から８１３の１２本の信号ラインで構成されたＤＭＡライン８１５にて構成され、データの送受信を行っている。
【０００７】
以上のような、ヘッド分離型撮像装置を開示するものとして、特許文献１がある。
【特許文献１】特開２０００−０２３００５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記で説明した従来のヘッド分離型撮像装置では、撮像装置の小型化を試みようとした場合に、カメラヘッド部と本体部間の信号ラインの本数が多いため、非常に複雑なインターフェースになってしまうという問題点や、カメラヘッド部と本体部間のインターフェースにおいて、コネクタのピッチを縮めるといった物理的な小型化では限界があるといった問題点を抱えていた。また、従来の画像転送方式でモーションＪＰＥＧと呼ばれる機能を実装するためには、本体部のＬＣＤに画像を表示するための１３本のデータラインであるファインダーラインと、撮影したＪＰＥＧ画像を本体部のＣＰＵに転送するための１２本のデータラインであるＤＭＡラインの計２５本の信号ラインが同時に動作するために放射ノイズの発生源となるといった問題を抱えていた。
【０００９】
本発明は上述した問題点を解決するためのものであり、装置小型化を可能とし、かつデータ転送における放射ノイズの発生等を抑えることができる撮像装置及び撮像装置のデータ転送方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の撮像装置は、カメラヘッド部と本体部の接合手段を持ち、カメラヘッド部と本体部が分離可能な撮像装置であって、カメラヘッド部には、本体部から受信した制御情報の種別を判別する判別手段と、前記判別手段により判別した制御情報の種別に基づいてカメラヘッド部の動作変更を行う動作変更手段と、前記カメラヘッド部の動作を制御するデジタルカメラ機能ＩＣからパラレル信号で出力されるファインダーデータ及びＤＭＡデータをシリアル信号に変換するパラレルシリアルデータ変換手段と、シリアル信号であるファインダーデータとＤＭＡデータの出力の使用権を決定する使用権割り振り手段と、使用権割り振り手段による使用権を得たほうのデータのシリアル信号を本体部に送信するシリアル信号送信手段を有し、本体部には、前記カメラヘッド部に対する制御情報を生成する生成手段と、本体部からカメラヘッド部へ前記制御情報を出力するための制御情報送信手段と、前記カメラヘッド部から受信したシリアル信号を受信するためのシリアル信号受信手段と、ファインダーデータとＤＭＡデータを切り替えるカメラデータ切り替え手段と、シリアル信号であるファインダーデータ及びＤＭＡデータをパラレル信号に変換するシリアルパラレルデータ変換手段と、を有することを特徴とする。
【００１１】
また、本発明の撮像装置のデータ転送方法は、カメラヘッド部と本体部の接合手段を持ち、かつカメラヘッド部と本体部が分離可能であり、前記カメラヘッド部は、本体部から送られる制御情報の種別を判別して、判別した制御情報の種別に基づいてカメラヘッド部の動作変更を行うことが可能な撮像装置のデータ転送方法であって、カメラヘッド部において、前記カメラヘッド部の動作を制御するデジタルカメラ機能ＩＣからパラレル信号で出力されるファインダーデータ及びＤＭＡデータをシリアル信号に変換し、シリアル信号であるファインダーデータとＤＭＡデータの出力の使用権を決定し、使用権を得たほうのシリアル信号を本体部に送信し、本体部において、前記シリアル信号を受信し、ファインダーデータとＤＭＡデータを切り替え、シリアル信号であるファインダーデータ及びＤＭＡデータをパラレル信号に変換することを特徴とする。
【発明の効果】
【００１２】
本発明によれば、撮像装置の小型化を試みようとした場合に、カメラヘッド部と本体部間の信号ラインの本数が多いため、非常に複雑なインターフェースになってしまうという問題点や、カメラヘッド部と本体部間のインターフェースにおいて、コネクタのピッチを縮めるといった物理的な小型化では限界があるといった問題点を克服することができる。また、従来の画像転送方式でモーションＪＰＥＧと呼ばれる機能を実装しても、放射ノイズの発生源となるといった問題を克服することができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照して本発明の実施の形態を説明する。
【００１４】
［実施の形態１］
図１は本実施形態のヘッド分離型撮像装置の概略をブロックで示した基本構成図である。実際の動作原理を説明する前に図１の各モジュールについて説明する。
【００１５】
図１において、１００は、本体部と分離されたカメラヘッド部である。１０１は、ＣＣＤ１０２に画像を入力するレンズ群である。１０２は、レンズ群１０１から入力される画像を電気信号に変換するＣＣＤである。１０３は、ＣＣＤ１０２から出力されるアナログ信号を調整し、デジタル信号に変換するＣＤＳ／ＡＧＣ＆ＡＤ及びＣＣＤ１０２を駆動するためのタイミング信号を出力するタイミングジェネレータからなるＣＣＤコントロール部である。
【００１６】
１０４は、ＣＣＤコントロール部１０３を同期シリアル通信によって制御し、ＣＣＤコントロール部１０３から出力されるデジタル信号を画像データとして生成したり、露出やホワイトバランスをコントロールしたり、ファインダー画像（６４０×４８０ドット）の出力やＣＰＵ１２１からの信号により、撮影画像のＪＰＥＧファイルを生成するデジタルカメラ機能ＩＣである。
【００１７】
１０５は、デジタルカメラ機能ＩＣ１０４に接続され、ＪＰＥＧ展開や画像サイズ変換等に使われるワークメモリとして使用される、主にＳＤＲＡＭやＳＲＡＭが使用されるカメラ用ワークメモリである。１０６は、デジタルカメラ機能ＩＣ１０４の制御プログラムが格納されているＦｌａｓｈメモリやマスクメモリからなるプログラムメモリである。１０７はレンズ群１０１のフォーカス制御やズーム制御を行うレンズ駆動モータ部である。
【００１８】
１０８はデジタルカメラ機能ＩＣ１０４から出力されるＹ．Ｃｂ．Ｃｒパラレル８ビットフォーマットのファインダーデータをシリアル信号に変換するファインダーシリアル変換ロジックである。１０９はデジタルカメラ機能ＩＣ１０４から出力されるパラレル８ビットのＤＭＡデータをシリアル信号に変換するＤＭＡシリアル変換ロジックである。１１０はデジタルカメラ機能ＩＣ１０４から出力されるピクセルクロックであるＰＣＬＫを逓倍してシリアル信号を出力するために必要なクロックを生成する逓倍器である。
【００１９】
１１１は、ファインダーシリアル変換ロジック１０８及びＤＭＡシリアル変換ロジック１０９から出力されるファインダーデータ及びＤＭＡデータのデータバスの使用権を割り当てるアービタであり、ＬＶＤＳを用いてシリアルデータを出力する機能を具備する。１１２は、カメラ部１００と本体部１２０を接続する為の、カメラヘッド部１００側のカメラ側コネクタである。１１３はデジタルカメラ機能ＩＣ１０４から出力されるファインダーデータ及びＤＭＡデータの内容を含んだシリアルデータを出力するカメラ側データ出力専用バスである。１１４は、デジタルカメラ機能ＩＣ１０４とＣＰＵ１２１が、制御コマンドの送受信を行うカメラ側制御コマンド専用バスである。
【００２０】
次にカメラ部と分離された本体部１２０について説明する。１２１は、キーＳＷ１２６からの入力に基づき当該機器をコントロールし、デジタルカメラ機能ＩＣ１０４の制御や、ＴＦＴ液晶表示部１２５への表示データをコントロールするＣＰＵである。このＣＰＵには、いわゆるマイクロプロセッサ以外に、ファインダーデータのＹＣ→ＲＧＢ変換ロジックや、プログラムメモリ１２２やワークメモリ１２３等の外部メモリをコントロールするメモリコントローラ等のロジックを内蔵するいわゆるＳＯＣ（システム・オン・シリコン）といわれるものである。
【００２１】
１２２は、メモリバスで接続され、ＣＰＵ１２１の画像展開エリアやワークエリアとして使用されるＳＲＡＭやＳＤＲＡＭ等からなるワークメモリである。１２３は、メモリバスで接続され、当該機器をコントロールする制御プログラムやフォントデータを格納するフラッシュメモリやマスクＲＯＭ等からなるプログラムメモリである。１２４は、ＣＰＵ１２１からＲＧＢ信号と同期信号を入力し、ＴＦＴ液晶表示部１２５に画像を表示するための信号を生成・出力する表示制御回路である。１２５は、ＶＧＡサイズのＴＦＴ方式の液晶ディスプレイである。
【００２２】
１２６は、シャッタＳＷやモードＳＷなどの各種制御用のＳＷを検出するキーＳＷである。１２７は、ＣＰＵ１２１と専用バスを経由しコネクタで接続される、ストレージ手段であるところのＣＦカードである。１２８は、リチウムイオン電池や単３乾電池などの各種電池やＡＣアダプタが接続され、本体部１２０及びカメラ部１００の各デバイスに電源を供給する為の電源部である。本実施形態では、本体部のみに電源部１２８を持ち、カメラ部１００へは本体側コネクタ１３３及びカメラ側コネクタ１１２を通して、電源を供給する方式について説明している。
【００２３】
１２９はセレクタ１３２から出力されるファインダーのシリアルデータをＹ．Ｃｂ．Ｃｒパラレル８ビットフォーマットに変換するファインダーパラレル変換ロジックである。１３０はセレクタから出力されるＤＭＡデータをパラレル８ビットフォーマットのＤＭＡデータに変換するＤＭＡパラレル変換ロジックである。１３１はファインダーのデータをＹ．Ｃｂ．Ｃｒパラレル８ビットフォーマットに変換した後に必要になるピクセルクロックを作るために必要な分周器であり、その他では水平同期信号、垂直同期信号などを生成することもできる。
【００２４】
１３２はアービタ１１１から出力されるシリアルデータをファインダーデータ及びＤＭＡデータに振り分けるセレクタである。１３３は、カメラ部１００と本体部１２０を接続する為の、本体部１２０側の本体側コネクタである。１３４はデジタルカメラ機能ＩＣ１０４から出力されるファインダーデータ及びＤＭＡデータの内容を含んだシリアルデータを入力する本体側データ入力専用バスである。１３５は、デジタルカメラ機能ＩＣ１０４とＣＰＵ１２１が、制御コマンドの送受信を行う、本体側制御コマンド専用バスである。本実施形態において、制御コマンドのやり取りにはＵＡＲＴと呼ばれる標準的なシリアル通信方式を使用した場合について説明する。
【００２５】
次に、図２について説明する。図２は本実施形態における主要な入出力信号を図で表したものである。２０１はデジタルカメラ機能ＩＣ１０４から出力されるファインダー信号の１つであるＨｓｙｎｃ信号である。２０２はデジタルカメラ機能ＩＣ１０４から逓倍器１１０に入力されるＰＣＬＫ＿ＩＮ信号である。２０３はデジタルカメラ機能ＩＣ１０４から出力されファインダーシリアル変換ロジック１０８に入力されるファインダーデータであり、８ビットのＦＤＡＴＡ＿ＩＮ信号である。２０４は、デジタルカメラ機能ＩＣ１０４から出力されＤＭＡシリアル変換ロジック１０９に入力されるＤＭＡのパラレル８ビットの信号でありＤＭＡＤＡＴＡ＿ＩＮ信号である。２０５はＰＣＬＫ＿ＩＮ２０２を時間軸で拡大したＰＣＬＫ＿ＩＮ＿ＷＩＤＥ信号である。２０６は逓倍器１１０で生成され、アービタ１１１からＳＥＲＩＡＬ＿ＤＡＴＡ２０８を出力するためのＳＣＬＫ信号である。
【００２６】
２０７は各シリアル変換ロジック１０８及び１０９から出力されるＤＭＡデータ及びファインダーデータを切り替えるためのＳＥＬＥＣＴ信号である。２０８はアービタからセレクタにＬＶＤＳで出力されるファインダー及びＤＭＡデータが含まれるＳＥＲＩＡＬ＿ＤＡＴＡ信号である。
【００２７】
２０９は本体部１２０の分周器１３１で生成されたＨｓｙｎｃ信号である。２１０は本体部１２０の分周器１３１で生成されたＰＣＬＫ＿ＯＵＴ信号である。２１１は分周器１３１で生成されたＰＣＬＫＤ＿ＯＵＴ信号である。２１２は本体部１２０のファインダーパラレル変換ロジック１２９で生成されたファインダーデータであるＦＤＡＴＡ＿ＯＵＴ信号である。２１３は本体部１２０のＤＭＡパラレル変換ロジック１３０で生成されたＤＭＡＤＡＴＡ＿ＯＵＴである。
【００２８】
次にファインダー動作時のデータの流れについて説明する。まず、操作者が本体部１２０にカメラヘッド部１００を装着すると、カメラヘッド部１００は電源部１２８から電源を供給される。カメラ部１００自体のイニシャル処理終了後、本体側制御コマンド専用バス１３５を通して、カメラヘッド部１００の初期設定の終了情報をＣＰＵ１２１に出力する。ＣＰＵ１２１は液晶表示部１２５にカメラヘッド部の初期設定が終了したことを操作者に知らせる。
【００２９】
操作者がキーＳＷ１２６を利用し静止画撮影アプリケーションを選択すると、ＣＰＵ１２１はカメラ側制御コマンド専用バス１１４を通してＵＡＲＴによりファインダー動作の開始をデジタルカメラ機能ＩＣ１０４に指示する。ファインダー動作の指示を受けたデジタルカメラ機能ＩＣ１０４は、ファインダーを行う為、ファインダー用の送信データ出力指示を、同期シリアル転送によってＣＣＤコントロール部１０３に対し出力する。指示を受けたＣＣＤコントロール部１０３は、ファインダー動作用のＣＣＤデータをデジタルカメラ機能ＩＣ１０４に出力する。
【００３０】
デジタルカメラ機能ＩＣ１０４はファインダー動作用のＣＣＤデータを受けて、オートフォーカスや露出制御及びホワイトバランス制御によりＣＣＤデータを加工し、かつＶＧＡサイズになるような間引き・拡大処理を行った後に、ファインダーデータとして、ファインダーシリアル変換ロジック１０８にデータを出力する。その後、ファインダーシリアル変換ロジック１０８はＹ．Ｃｂ．Ｃｒパラレル８ビットフォーマットの信号である８ビットのＦＤＡＴＡ＿ＩＮ２０３をＳＥＲＩＡＬ＿ＤＡＴＡ２０８に変換を行い、逓倍器１１０はデジタルカメラ機能ＩＣ１０４から出力されるＰＣＬＫ＿ＩＮ＿ＷＩＤＥ２０５を分周し、ＤＭＡデータとファインダーデータを送るために必要なＳＣＬＫ２０６を生成しアービタ１１１に出力する。
【００３１】
このＳＣＬＫ２０６は、Ｈｓｙｎｃ信号２０１間にファインダーデータとＤＭＡデータの両方を送信できるクロックでなければならない。今回の実施形態ではパラレル８ビットフォーマットのデータを１ビットのシリアル信号で送信するために８倍の周波数にして、更にＤＭＡデータも送信しなければならないために２倍の周波数にしている。従ってＳＣＬＫ２０６はＰＣＬＫ＿ＩＮ２０２の１６倍のスピードになっている。
【００３２】
その後、アービタ１１１がファインダーのＳＥＲＩＡＬ＿ＤＡＴＡ２０８をＳＣＬＫ２０６に合わせて本体部１２０のセレクタ１３２に向けて出力する。データが送られた本体部１２０のセレクタ１３２はＳＥＲＩＡＬ＿ＤＡＴＡ２０８をファインダーパラレル変換ロジック１２９に出力する。分周器１３１はＳＬＣＫ２０６を分周し、ＰＣＬＫ＿ＯＵＴ２１０及びＰＣＬＫＤ＿ＯＵＴ２１１を生成し、同時に水平同期信号であるＨｓｙｎｃ信号２０９、垂直同期信号などを生成してファインダーパラレル変換ロジック１２９に出力する。
【００３３】
ファインダーパラレル変換ロジック１２９はシリアル化されたファインダーデータをＹ．Ｃｂ．Ｃｒパラレル８ビットフォーマットの信号ＦＤＡＴＡ＿ＯＵＴ２１２に変換する。以上の結果、ファインダーパラレル変換ロジック１２９からは、カメラヘッド部１００のデジタルカメラ機能ＩＣ１０４と同様の信号を生成することができる。そしてＹ．Ｃｂ．Ｃｒパラレル８ビットフォーマットのファインダーデータを受けた本体部１２０のＣＰＵ１２１はファインダーデータに基づき表示制御回路１２４を用い、ＴＦＴ液晶表示部にファインダーの画像を表示することができる。
【００３４】
次に、図６のフローチャートを用いてキャプチャー動作を行った場合について説明する。操作者がファインダ−動作時にキーＳＷ１２６のシャッタースイッチを押下した（Ｓ６０１）場合、ＣＰＵ１２１はカメラ側制御コマンド専用バス１１４を通してＵＡＲＴによりキャプチャー動作の開始を指示する（Ｓ６０２）。
【００３５】
キャプチャー動作の指示を受けたデジタルカメラ制御ＩＣ１０４は、キャプチャーを行う為、キャプチャー用の送信データ出力指示を、同期シリアル転送によって、ＣＣＤコントロール部１０３に対して出力する。指示を受けたＣＣＤコントロール部１０３は、キャプチャー動作用のＣＣＤデータをデジタルカメラ機能ＩＣ１０４に出力する（Ｓ６０３）。
【００３６】
デジタルカメラ機能ＩＣ１０４はキャプチャー動作用のＣＣＤデータを受けて、画像データのＪＰＥＧ圧縮を行い、圧縮されたファイルをワークメモリ１０５に書き込み（Ｓ６０４）、ＤＭＡデータとして、ＤＭＡシリアル変換ロジック１０９にデータを出力する（Ｓ６０５）。
【００３７】
ＤＭＡシリアル変換ロジック１０９はパラレル８ビットフォーマットのＤＭＡ信号であるＤＭＡＤＡＴＡ＿ＩＮ２０４をＳＥＲＩＡＬ＿ＤＡＴＡ２０８に変換を行いアービタ１１１に出力する（Ｓ６０６）。
【００３８】
ファインダーデータの出力のみを行っていたアービタ１１１は図２に示すＳＥＬＥＣＴ信号２０７に基づきファインダーデータとＤＭＡデータの切り替えを行いながらファインダーデータとＤＭＡデータのＳＥＲＩＡＬ＿ＤＡＴＡ２０８を出力する（Ｓ６０７）。
【００３９】
データが送られた本体部１２０のセレクタ１３２はカメラヘッド部が出力するＳＥＬＥＣＴ２０７に基づき、シリアル化されたファインダーデータ及びＤＭＡデータを振り分ける（Ｓ６０８）。セレクタ１３２がシリアル化されたファインダーデータを出力すると、ファインダーパラレル変換ロジック１２９にてパラレル変換された後、ＣＰＵ１２１にＦＤＡＴＡ＿ＯＵＴ２１２が出力される（Ｓ６０９）。
【００４０】
その後、ＤＭＡパラレル変換ロジック１３０もシリアル化されたＤＭＡデータを８ビットパラレルの信号であるＤＭＡＤＡＴＡ＿ＯＵＴ２１３に変換しＣＰＵ１２１に出力する（Ｓ６１０）。もう一度セレクタ１３２がシリアル化されたファインダーデータを出力した後（Ｓ６１１）、セレクタ１３３はＤＭＡデータの有無を確認する（Ｓ６１２）。
【００４１】
ＤＭＡのデータがまだ存在する場合はＳ６１０のステップに戻り、ＤＭＡのデータが存在しない場合は、セレクタ１３３はファインダーのみのモードに切り替わり（Ｓ６１３）、デジタルカメラ機能ＩＣ１０４に対しファインダーデータのみの送信に切り替えるように指示をする（Ｓ６１４）。
【００４２】
その結果、ファインダーパラレル変換ロジック１２９からはカメラヘッド部１００のデジタルカメラ機能ＩＣ１０４と同様のファインダー信号を生成することができ、ＤＭＡパラレル変換ロジック１３０からは、カメラヘッド部１００のデジタルカメラ機能ＩＣ１０４と同様のＤＭＡデータをＣＰＵ１２１に出力することができる。ＪＰＥＧ圧縮されたファイルを受け取ったＣＰＵ１２１は、一度ワークメモリ１２２に転送（Ｓ６１５）した後、ＣＦカード１２７に書き込む処理を行う（Ｓ６１６）。
【００４３】
［実施の形態２］
第１の実施形態では、ＤＭＡの出力データの容量が固定でファインダーデータとＤＭＡデータの割合がファインダーデータ５０％、ＤＭＡデータが５０％のシリアル信号でアービタから出力を行うことを前提に説明してきた。第２の実施形態では、ＤＭＡのデータ容量が大きい場合でデータ転送レートが間に合わない場合について説明する。
【００４４】
図３は第２の実施形態であるヘッド分離型撮像装置の概略をブロックで示した基本構成図である。実際の動作原理を説明する前に図３の各モジュールについて説明する。図３において、３００は、本体部と分離されたカメラヘッド部である。３０１は、ＣＣＤ３０２に画像を入力するレンズ群である。３０２は、レンズ群３０１から入力される画像を電気信号に変換するＣＣＤである。３０３は、ＣＣＤ３０２から出力されるアナログ信号を調整し、デジタル信号に変換するＣＤＳ／ＡＧＣ＆ＡＤ及びＣＣＤ３０２を駆動するためのタイミング信号を出力する、タイミングジェネレータからなるＣＣＤコントロール部である。
【００４５】
３０４は、ＣＣＤコントロール部３０３を同期シリアル通信によって制御し、ＣＣＤコントロール部３０３から出力されるデジタル信号を画像データとして生成したり、露出やホワイトバランスをコントロールしたり、ファインダー画像（６４０×４８０ドット）の出力やＣＰＵ３２１からの信号により、撮影画像のＪＰＥＧファイルを生成するデジタルカメラ機能ＩＣである。
【００４６】
３０５は、デジタルカメラ機能ＩＣ３０４に接続され、ＪＰＥＧ展開や画像サイズ変換等に使われるワークメモリとして使用される、主にＳＤＲＡＭやＳＲＡＭが使用されるカメラ用ワークメモリである。３０６は、デジタルカメラ機能ＩＣ３０４の制御プログラムが格納されているＦｌａｓｈメモリやマスクメモリからなるプログラムメモリである。３０７はレンズ群３０１のフォーカス制御やズーム制御を行うレンズ駆動モータ部である。
【００４７】
３０８はデジタルカメラ機能ＩＣ３０４から出力されるＹ．Ｃｂ．Ｃｒパラレル８ビットフォーマットのファインダーデータをシリアル信号に変換するファインダーシリアル変換ロジックである。３０９はデジタルカメラ機能ＩＣ３０４から出力されるパラレル８ビットのＤＭＡデータをシリアル信号に変換するＤＭＡシリアル変換ロジックである。３１０はデジタルカメラ機能ＩＣ３０４から出力されるＰＣＬＫを逓倍してシリアル信号を出力するために必要なクロックを生成する逓倍器である。３１１はファインダーデータを一時的に保持するために接続されているバッファである。
【００４８】
３１２はデジタルカメラ機能ＩＣ３０４から出力されるＤＭＡのデータ容量が大きい場合にファインダーデータを圧縮するための圧縮モジュールである。３１３は、ファインダーシリアル変換ロジック３０８及びＤＭＡシリアル変換ロジック３０９から出力されるファインダーデータ及びＤＭＡデータのデータバスの使用権を割り当てるアービタであり、ＬＶＤＳを用いてシリアルデータを出力する機能を具備する。
【００４９】
３１４は、カメラ部３００と本体部３２０を接続する為の、カメラヘッド部３００側のカメラ側コネクタである。３１５はデジタルカメラ機能ＩＣ３０４から出力されるファインダーデータ及びＤＭＡデータを含んだシリアルデータを出力するカメラ側データ出力専用バスである。３１６は、デジタルカメラ機能ＩＣ３０４とＣＰＵ３２１が、制御コマンドの送受信を行う、カメラ側制御コマンド専用バスである。
【００５０】
次にカメラ部と分離された本体部３２０について説明する。３２１は、キーＳＷ３２６からの入力に基づき当該機器をコントロールし、デジタルカメラ機能ＩＣ３０４の制御や、ＴＦＴ液晶表示部３２５への表示データをコントロールするＣＰＵである。このＣＰＵには、いわゆるマイクロプロセッサ以外に、ファインダーデータのＹＣ→ＲＧＢ変換ロジックや、プログラムメモリ３２２やワークメモリ３２３等の外部メモリをコントロールするメモリコントローラ等のロジックを内蔵するいわゆるＳＯＣ（システム・オン・シリコン）といわれるものである。
【００５１】
３２２は、メモリバスで接続され、ＣＰＵ３２１の画像展開エリアやワークエリアとして使用される、ＳＲＡＭやＳＤＲＡＭ等からなるワークメモリである。３２３は、メモリバスで接続され、当該機器をコントロールする制御プログラムやフォントデータを格納する、フラッシュメモリやマスクＲＯＭ等からなるプログラムメモリである。３２４は、ＣＰＵ３２１からＲＧＢ信号と同期信号を入力し、ＴＦＴ液晶表示部３２５に画像を表示するための信号を生成・出力する表示制御回路である。
【００５２】
３２５は、ＶＧＡサイズのＴＦＴ方式の液晶ディスプレイである。３２６は、シャッタＳＷやモードＳＷなどの各種制御用のＳＷを検出する、キーＳＷである。３２７は、ＣＰＵ３２１と専用バスを経由しコネクタで接続される、ストレージ手段であるところのＣＦカードである。３２８は、リチウムイオン電池や単３乾電池などの各種電池やＡＣアダプタが接続され、本体部３２０及びカメラ部３００の各デバイスに電源を供給する為の電源部である。
【００５３】
３２９はセレクタ３３３から出力されるファインダーのシリアルデータをＹ．Ｃｂ．Ｃｒパラレル８ビットフォーマットに変換するロジックである。３３０はセレクタ３３３から出力されるＤＭＡデータをパラレル８ビットフォーマットのＤＭＡデータに変換するロジックである。３３１はファインダーのデータをＹ．Ｃｂ．Ｃｒパラレル８ビットフォーマットに変換した後に必要になるパラレルクロックを作るために必要な分周器であり、その他では水平同期信号、垂直同期信号などを生成することもできる。３３２はカメラヘッド部３００の圧縮モジュール３１２で圧縮されたファインダーデータを伸長するために必要である伸長モジュールである。３３３はアービタ３１３から出力されるシリアルデータをファインダーデータ及びＤＭＡデータを切り替えるために必要になるセレクタである。
【００５４】
３３４は、カメラ部３００と本体部３２０を接続する為の、本体部３２０側の本体側コネクタである。３３５はデジタルカメラ機能ＩＣ３０４から出力されるファインダーデータ及びＤＭＡデータを含んだシリアルデータを入力する本体側データ入力専用バスである。３３６は、デジタルカメラ機能ＩＣ３０４とＣＰＵ３２１が、制御コマンドの送受信を行う、本体側制御コマンド専用バスである。
【００５５】
次に、キャプチャー動作を行った場合の動作原理について説明する。操作者がキーＳＷ３２６にてシャッタースイッチを押下した場合、ＣＰＵ３２１はカメラ側制御コマンド専用バス３１６を通してＵＡＲＴによりキャプチャー動作の開始を指示する。キャプチャー動作の指示を受けたデジタルカメラ機能ＩＣ３０４は、キャプチャーを行う為、キャプチャー用の送信データ出力指示を、同期シリアル転送によってＣＣＤコントロール部３０３に対し出力する。
【００５６】
指示を受けたＣＣＤコントロール部３０３は、キャプチャー動作用のＣＣＤデータをデジタルカメラ機能ＩＣ３０４に出力する。デジタルカメラ機能ＩＣ３０４はバッファ３１１及び圧縮モジュール３１２にＣＯＭＰ信号により圧縮が必要であることを指示し、その後、キャプチャー動作用のＣＣＤデータを受けて画像データのＪＰＥＧ圧縮を行い、圧縮されたファイルをワークメモリ３０５に書き込んだ後、ＤＭＡデータとしてＤＭＡシリアル変換ロジック３０９にデータを出力する。
【００５７】
ＤＭＡシリアル変換ロジック３０９はパラレル８ビットフォーマットのＤＭＡ信号をシリアル信号に変換を行いアービタ３１３に出力する。一方、ファインダーデータが入力されたファインダーシリアル変換ロジック３０８は、バッファ３１１にデータを蓄積し、圧縮モジュール３１２にて画像を圧縮してアービタ３１３にファインダーデータを出力する。アービタ３１３は圧縮されたファインダーデータとＤＭＡデータをデジタルカメラ機能ＩＣ３０４から出力されるＳＥＬＥＣＴ信号によって切り替えを行いながらシリアル信号を出力する。
【００５８】
データが送られた本体部３２０のセレクタ３３３はカメラヘッド部が出力するＳＥＬＥＣＴ信号に基づき、シリアル化された圧縮後のファインダーデータ及びＤＭＡデータの振り分けを行い、分周器３３１はアービタから出力されるＳＣＬＫを１６分周してＰＣＬＫ信号を生成し、ＳＣＬＫを８分周してＰＣＬＫＤ信号を生成する。また、水平同期信号、垂直同期信号なども同時に生成し、パラレル変換ロジック３２９に出力する。
【００５９】
そして圧縮されたファインダーデータは伸長モジュール３３２にて伸長が行われ、伸長されたファインダーデータは、ファインダーパラレル変換ロジック３２９に出力される。その結果、ファインダーパラレル変換ロジック３２９はシリアル信号をＹ．Ｃｂ．Ｃｒパラレル８ビットフォーマットのファインダーデータ信号に変換する。一方、セレクタ３３３から出力するシリアル化されたＤＭＡデータは、ＤＭＡパラレル変換ロジック３３０によって８ビットパラレルの信号に変換され、ＣＰＵ３２１に出力される。
【００６０】
その結果、ファインダーパラレル変換ロジック３２９からはカメラヘッド部３００のデジタルカメラ機能ＩＣ３０４と同様のファインダー信号を生成することができ、ＤＭＡパラレル変換ロジック３３０からは、カメラヘッド部３００のデジタルカメラ機能ＩＣ３０４と同様のＤＭＡデータをＣＰＵ３２１に出力する。ＪＰＥＧ圧縮されたファイルを受け取ったＣＰＵ３２１は、一度ワークメモリ３２２に転送した後、ＣＦカード３２８に書き込む処理を行う。
【００６１】
［実施の形態３］
第３の実施形態は、ファインダーデータとＤＭＡデータの転送だけでなく、ＡＵＤＩＯデータもシリアル化してデータを本体部に転送することを説明する。図４は第３の実施形態であるヘッド分離型撮像装置の概略をブロックで示した基本構成図であり、図５は第３の実施形態の主要な信号ラインを説明する図である。実際の動作原理を説明する前に図４の各モジュール及び図５の信号ラインについて説明する。
【００６２】
図４において、４００は、本体部と分離されたカメラヘッド部である。４０１は、ＣＣＤ４０２に画像を入力するレンズ群である。４０２は、レンズ群４０１から入力される画像を電気信号に変換するＣＣＤである。４０３は、ＣＣＤ４０２から出力されるアナログ信号を調整し、デジタル信号に変換するＣＤＳ／ＡＧＣ＆ＡＤ及びＣＣＤ４０２を駆動するためのタイミング信号を出力する、タイミングジェネレータからなるＣＣＤコントロール部である。
【００６３】
４０４は、ＣＣＤコントロール部４０３を同期シリアル通信によって制御し、ＣＣＤコントロール部４０３から出力されるデジタル信号を画像データとして生成したり、露出やホワイトバランスをコントロールしたり、ファインダー画像（６４０×４８０ドット）の出力やＣＰＵ４２１からの信号により、撮影画像のＪＰＥＧファイルを生成するデジタルカメラ機能ＩＣである。
【００６４】
４０５は、デジタルカメラ機能ＩＣ４０４に接続され、ＪＰＥＧ展開や画像サイズ変換等に使われるワークメモリとして使用される、主にＳＤＲＡＭやＳＲＡＭが使用されるカメラ用ワークメモリである。４０６は、デジタルカメラ機能ＩＣ４０４の制御プログラムが格納されているＦｌａｓｈメモリやマスクメモリからなるプログラムメモリである。４０７はレンズ群４０１のフォーカス制御やズーム制御を行うレンズ駆動モータ部である。
【００６５】
４０８はデジタルカメラ機能ＩＣ４０４から出力されるＹ．Ｃｂ．Ｃｒパラレル８ビットフォーマットのファインダーデータをシリアル信号に変換するファインダーシリアル変換ロジックである。４０９はデジタルカメラ機能ＩＣ４０４から出力されるパラレル８ビットのＤＭＡデータをシリアル信号に変換するＤＭＡシリアル変換ロジックである。４１０はデジタルカメラ機能ＩＣ４０４から出力されるＰＣＬＫを逓倍してシリアル信号を出力するために必要なクロックを生成する逓倍器である。
【００６６】
４１１はデジタルカメラ機能ＩＣ１０４から出力されるファインダーデータとＤＭＡデータ及びマイクより入力されるＡＵＤＩＯデータをデジタルカメラ機能ＩＣ３０４から出力されるＳＥＬＥＣＴ  Ｉ及びＳＥＬＥＣＴ  ＩＩの信号によって切り替えを行いながらシリアル信号を出力するアービタであり、ＬＶＤＳを用いてシリアルデータを出力する機能を具備する。４１２は、カメラ部４００と本体部４２０を接続する為の、カメラヘッド部４００側のカメラ側コネクタである。４１３はデジタルカメラ機能ＩＣ４０４から出力されるファインダーデータとＤＭＡデータ及びマイクからのＡＵＤＩＯデータを含んだシリアルデータを出力するカメラ側データ出力専用バスである。
【００６７】
４１４は、デジタルカメラ機能ＩＣ４０４とＣＰＵ４２１が、制御コマンドの送受信を行う、カメラ側制御コマンド専用バスである。４１５は音声を電気信号に変換するマイクである。４１６はマイクから入力された音声信号を増幅させるために使用する増幅器である。４１７はマイク４１５から入力されたアナログ音声情報をデジタル化するいわゆるＡ／Ｄコンバータである。
【００６８】
次にカメラ部と分離された本体部４２０について説明する。４２１は、キーＳＷ４２６からの入力に基づき当該機器をコントロールし、デジタルカメラ機能ＩＣ４０４の制御や、ＴＦＴ液晶表示部４２５への表示データをコントロールするＣＰＵである。このＣＰＵには、いわゆるマイクロプロセッサ以外に、ファインダーデータのＹＣ→ＲＧＢ変換ロジックや、プログラムメモリ４２２やワークメモリ４２３等の外部メモリをコントロールするメモリコントローラ等のロジックを内蔵するいわゆるＳＯＣ（システム・オン・シリコン）といわれるものである。
【００６９】
４２２は、メモリバスで接続され、ＣＰＵ４２１の画像展開エリアやワークエリアとして使用される、ＳＲＡＭやＳＤＲＡＭ等からなるワークメモリである。４２３は、メモリバスで接続され、当該機器をコントロールする制御プログラムやフォントデータを格納する、フラッシュメモリやマスクＲＯＭ等からなるプログラムメモリである。
【００７０】
４２４は、ＣＰＵ４２１からＲＧＢ信号と同期信号を入力し、ＴＦＴ液晶表示部４２５に画像を表示するための信号を生成・出力する表示制御回路である。４２５は、ＶＧＡサイズのＴＦＴ方式の液晶ディスプレイである。４２６は、シャッタＳＷやモードＳＷなどの各種制御用のＳＷを検出する、キーＳＷである。４２７は、ＣＰＵ４２１と専用バスを経由しコネクタで接続される、ストレージ手段であるところのＣＦカードである。４２８は、リチウムイオン電池や単３乾電池などの各種電池やＡＣアダプタが接続され、本体部４２０及びカメラ部４００の各デバイスに電源を供給する為の電源部である。
【００７１】
４２９はセレクタから出力されるファインダーのシリアルデータをＹ．Ｃｂ．Ｃｒパラレル８ビットフォーマットに変換するファインダーパラレル変換ロジックである。４３０はセレクタから出力されるＤＭＡデータをパラレル８ビットフォーマットのＤＭＡデータに変換するＤＭＡパラレル変換ロジックである。４３１はファインダーのデータをＹ．Ｃｂ．Ｃｒパラレル８ビットフォーマットに変換した後に必要になるパラレルクロックを作るために必要な分周器であり、その他では水平同期信号、垂直同期信号などを生成することもできる。
【００７２】
４３２はアービタ４１１から出力されるシリアルデータをファインダーデータ及びＤＭＡデータ及びスピーカーに出力するＡＵＤＩＯデータを切り替えるために必要になるセレクタである。４３３は、カメラ部４００と本体部４２０を接続する為の、本体部４２０側の本体側コネクタである。４３４はデジタルカメラ機能ＩＣ４０４から出力されるファインダーデータ及びＤＭＡデータ及びＡＵＤＩＯデータを含んだシリアルデータを入力する本体側データ入力専用バスである。
【００７３】
４３５は、デジタルカメラ機能ＩＣ４０４とＣＰＵ４２１が、制御コマンドの送受信を行う、本体側制御コマンド専用バスである。４３６はデジタル化されたＡＵＤＩＯデータをアナログ信号に変更するＤ／Ａコンバータである。４３７はＤ／Ａコンバータから出力されるＡＵＤＩＯのアナログ信号を増幅させるために使用する増幅器である。４３８は電気信号を音に変換するスピーカーである。
【００７４】
次に、モーションＪＰＥＧ（以下Ｍ−ＪＰＥＧと呼ぶ）と呼ばれる動画撮影を行った場合の動作原理について説明する。操作者がキーＳＷ４２６にてシャッタースイッチを押下した場合、ＣＰＵ４２１はカメラ側制御コマンド専用バス４１４を通してＵＡＲＴによりＭ−ＪＰＥＧ動作の開始を指示する。Ｍ−ＪＰＥＧ動作の指示を受けたデジタルカメラ機能ＩＣ４０４は、Ｍ−ＪＰＥＧを行うために、Ａ／Ｄコンバータ４１７、アンプ４１６、マイク４１５に録音指示を行い、Ｍ−ＪＰＥＧ用の送信データ出力指示を、同期シリアル転送によって、ＣＣＤコントロール部４０３に対し出力する。
【００７５】
指示を受けたＣＣＤコントロール部４０３は、Ｍ−ＪＰＥＧ動作用のＣＣＤデータをデジタルカメラ機能ＩＣ４０４に出力する。デジタルカメラ機能ＩＣ４０４はＭ−ＪＰＥＧ動作用のＣＣＤデータを受けて、画像データのＪＰＥＧ圧縮を行い、圧縮されたファイルをワークメモリ４０５に書き込み、ＤＭＡデータとして、ＤＭＡシリアル変換ロジック４０９にデータを送り続ける。ＤＭＡシリアル変換ロジック４０９はパラレル８ビットフォーマットのＤＭＡ信号をシリアル信号に変換を行いアービタ４１１に出力する。一方、ファインダーデータが入力されたファインダーシリアル変換ロジック４０８はアービタ４１１にＹ．Ｃｂ．Ｃｒパラレル８ビットフォーマットのファインダーデータをシリアル信号を出力する。
【００７６】
アービタ４１１はファインダーデータとＤＭＡデータ及びＡＵＤＩＯデータをデジタルカメラ機能ＩＣ４０４から出力されるＳＥＬＥＣＴ  Ｉ信号５０２及びＳＥＬＥＣＴ  ＩＩ信号５０３によって切り替えを行いながらＳＥＲＩＡＬ＿ＤＡＴＡ５０６を出力する。データが送られた本体部１２０のセレクタ４３２はカメラヘッド部が出力するＳＥＬＥＣＴ  Ｉ信号５０２及びＳＥＬＥＣＴ  ＩＩ信号５０３に基づき、シリアル化されたファインダーデータ及びＤＭＡデータそしてＡＵＤＩＯデータの振り分けを行い、分周器４３１はアービタから出力されるＳＣＬＫを１６分周してＰＣＬＫ信号５０４を生成し、ＳＣＬＫを８分周してＰＣＬＫＤ信号５０５を生成する。
【００７７】
また、水平同期信号であるＨｓｙｎｃ５０１、垂直同期信号なども同時に生成し、パラレル変換ロジック４２９に出力する。ファインダーパラレル変換ロジック４２９はシリアル信号をＹ．Ｃｂ．Ｃｒパラレル８ビットフォーマットのファインダーデータ信号に変換し、ＤＭＡパラレル変換ロジック４３０では、シリアル化されたＤＭＡデータを８ビットパラレルの信号に変換しＣＰＵ４２１に出力する。
【００７８】
また、シリアル化されたＡＵＤＩＯデータはＣＰＵ４２１に入力される。その結果、ファインダーパラレル変換ロジック３２９からはカメラヘッド部４００のデジタルカメラ機能ＩＣ４０４と同様のファインダー信号を生成することができ、ＤＭＡパラレル変換ロジック４３０からは、カメラヘッド部４００のデジタルカメラ機能ＩＣ４０４と同様のＤＭＡデータがＣＰＵ４２１に出力され、ＡＵＤＩＯデータも復元が可能となる。ＪＰＥＧ圧縮されたファイルを受け取ったＣＰＵ４２１は、一度ワークメモリ４２２に転送した後、ＣＦカード４２８に音声データと共に書き込む処理を行う。
【図面の簡単な説明】
【００７９】
【図１】本実施の形態１に係る画像処理システムの構成を示すブロック図である。
【図２】本実施の形態１に係る画像処理システムの信号ラインを示すブロック図である。
【図３】本実施の形態２に係る画像処理システムの構成を示すブロック図である。
【図４】本実施の形態３に係る画像処理システムの構成を示すブロック図である。
【図５】本実施の形態３に係る画像処理システムの信号ラインを示すブロック図である。
【図６】本実施の形態１に係るキャプチャー動作のシステムの流れを示すフローチャートである。
【図７】従来のデジタルカメラ装置の構成を示すブロック図である。
【図８】従来のデジタルカメラ装置のファイル転送のインターフェースを示すブロック図である。
【符号の説明】
【００８０】
１００  カメラヘッド部
１２０  デジタルカメラ本体部
【図１】
2006128782.tif 000003
【図２】
2006128782.tif 000004
【図３】
2006128782.tif 000005
【図４】
2006128782.tif 000006
【図５】
2006128782.tif 000007
【図６】
2006128782.tif 000008
【図７】
2006128782.tif 000009
【図８】
2006128782.tif 000010