(57)【要約】【課題】  表示パネルの製造工程において、信号線または走査線に共通線を設けた場合に生じ易い不良原因を低減させる。【課題を解決するための手段】  基板を切断することなく、信号線または走査線とそれらの共通線との切り離しを行う。例えば、基板上に、走査線または信号線のための複数の配線を、当該複数の配線に接続する共通線とともに形成する。共通線を用いて電気を供給して化学処理（例えば、電解メッキによる複数の配線の膜厚の増加）を行う。複数の配線と共通線との接続部分は、基板を切断することなく基板上で除去する。【選択図】  図１
2006236883.tif 000002
【特許請求の範囲】
【請求項１】
基板上に配線が形成された表示パネルの製造方法であって、
前記基板上に、走査線または信号線のための複数の配線を、当該複数の配線に接続する共通線とともに形成するステップと、
前記共通線を用いて電流を供給して前記複数の配線の表面に電気化学反応させる電気化学処理ステップと、
前記複数の配線と前記共通線との接続部分を前記基板上で除去する除去ステップと
を有することを特徴とする表示パネルの製造方法。
【請求項２】
請求項１において、
前記電気化学処理ステップは、
前記共通線を用いて電解メッキにより前記複数の配線の表面に同質の金属層を形成し膜厚を増加させる厚膜化ステップ、
前記共通線を用いて電解メッキにより前記複数の配線の表面に異質の金属層を形成し保護膜を形成させる表面改質ステップ、
及び、前記共通線を用いて陽極酸化により前記複数の配線の表面に酸化膜を形成するステップのうちいずれか少なくとも1つを含む化学処理である
ことを特徴とする表示パネルの製造方法。
【請求項３】
請求項１において、
前記共通線の外側または前記共通線上で前記基板を切断する切断ステップを有する
ことを特徴とする表示パネルの製造方法。
【請求項４】
請求項１において、
前記基板を切断する切断ステップを有し、
前記除去ステップにより前記複数の配線と前記共通線との接続部分の除去する部分は、前記切断ステップにより切断する部分とは異なる部分である
ことを特徴とする表示パネルの製造方法。
【請求項５】
請求項１において、
前記基板の厚さは、２〜４ｍｍの範囲である
ことを特徴とする表示パネルの製造方法。
【請求項６】
請求項１において、
前記厚膜化ステップは、前記共通線を電極に接続し電解メッキにより、前記複数の配線の膜厚を、０．１〜６μｍの範囲にすることを特徴とする表示パネルの製造方法。
【請求項７】
請求項１において
前記複数の配線と前記共通線との接続部分は、前記走査線より細い形状である
ことを特徴とする表示パネルの製造方法。
【請求項８】
請求項１において、
前記共通線を用いて陽極酸化によりＭＩＭ型電子源のための酸化膜をつくるステップを有する
ことを特徴とする表示パネルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルに関し、特に、電界放出表示装置の表示パネルの製造方法に関する。
【背景技術】
【０００２】
特許文献１には、電界放出画像表示装置（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）に用いられる表示パネル（ＦＥＤパネル）が記載されている。
【０００３】
【特許文献１】特開平１０−１５３９７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、ＦＥＤにおいて、画面の大型化を達成するためには、走査線に生じる電圧降下を抑制して走査線に沿った輝度むらを低減する必要がある。
【０００５】
本発明の目的は、基板上に複数の配線が形成された表示パネルにおいて、配線の低抵抗化を図る技術を提供することにある。
【課題を解決するための手段】
【０００６】
本発明では、走査線などの低抵抗化を図りたい配線を、太くすることにより、抵抗値を下げる。また、配線を太くするために、電解メッキにより膜厚を増加させる。複数の配線について、同時に電解メッキを施すために、複数の配線に同時に電流を供給するための共通線を設ける。最終的には、複数の配線と共通線との接続部分を切断する。
【０００７】
一方、ＦＥＤ表示パネルに用いられる基板は、内部の真空度を確保するために、十分な厚さが必要とされる。このような厚い基板の切断は、周辺部に影響を与え、不良原因を生じることがある。例えば、複数の配線と共通線とが接続する凹凸のある部分で基板を切断すると、切断面が乱れ、周囲の配線を破損させる場合がある。また、切断面が鋭利となり、駆動回路との接続のためのフレキシブル配線を破損する原因となる。
【０００８】
そこで、本発明の表示パネルの製造方法は、共通線の切り離しを、基板を切断することなく行う。
【０００９】
具体的には、基板上に配線が形成された表示パネルの製造方法であって、
前記基板上に、走査線または信号線のための複数の配線を、当該複数の配線に接続する共通線とともに形成するステップと、
前記共通線を用いて電流を供給して前記複数の配線の表面に電気化学反応させる電気化学処理ステップと、
前記複数の配線と前記共通線との接続部分を前記基板上で除去する除去ステップとを有する。
【００１０】
前記電気化学処理ステップは、例えば、
前記共通線を用いて電解メッキにより前記複数の配線の表面に同質の金属層を形成し膜厚を増加させる厚膜化ステップ、
前記共通線を用いて電解メッキにより前記複数の配線の表面に異質の金属層を形成し保護膜を形成させる表面改質ステップ、
及び、前記共通線を用いて陽極酸化により前記複数の配線の表面に酸化膜を形成するステップのうちいずれか少なくとも1つを含む化学処理である。
【００１１】
また、前記表示パネルの製造方法は、前記基板を切断する切断ステップを有していてもよいが、前記切断ステップは、前記共通線の外側または前記共通線上で前記基板を切断するようにする。
【発明を実施するための最良の形態】
【００１２】
以下に、本発明が適用されたＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）パネルの製造方法について説明する。
【００１３】
＜第１実施形態＞
まず、本実施形態により製造されるＦＥＤパネルについて概略を説明する。
【００１４】
図２は、本実施形態の製造方法により製造されるＦＥＤパネルの概略構成を示す平面図である。また、図３は、図２のＦＥＤパネルにおけるＡ−Ａ方向断面図である。
【００１５】
図示するように、ＦＥＤパネルは、カソード基板２００とアノード基板１００とが、枠ガラス１１６を介して対向して配置され構成されている。
【００１６】
カソード基板２００には、ガラス等の絶縁性の基板１０上に、信号線１１ａと走査線２７ａとが交差して配置されている。信号線１１ａの末端は、外部回路の信号線駆動回路（図示しない）と接続される。走査線２７ａの末端は、外部回路の走査線駆動回路（図示しない）と接続される。
【００１７】
冷陰極電子源（図示しない）は、信号線１１ａと走査線２７ａとが交差する位置に設けられている。冷陰極電子源（以下、「電子源」という）は、スピント型電子源、表面伝導型電子源（Surface-conduction Electron-emitter）、カーボンナノチューブ型電子源等の電界放出型電子源と、金属―絶縁体―金属を積層したＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）型電子源、金属―絶縁体―半導体電極を積層したＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型電子源等のホットエレクトロン型電子源とに大別されるが、いずれの電子源を設けてもよい。例えば、ＭＩＭ型電子源については、特開平１０−１５３９７９号公報、特開２００４−１１１０５３等に開示されているが、これらのＭＩＭ型電子源を配置してもよい。
【００１８】
アノード基板１００は、透明性のあるガラス板等で構成されている。アノード基板１００の一方の面にはブラックマトリックス、蛍光体及びアノード電極が形成されており、形成面がカソード基板２００の配線形成面と向かい合うように配置されている。
【００１９】
枠ガラス１１６とカソード基板２００及びアノード基板１００との間は、ガラスフリット等の接着剤１１５により、基板内部１５０の圧力が１０−５Ｐａ程度に維持できるように封止されている。
【００２０】
つぎに、このようなＦＥＤパネルの製造方法について説明する。
【００２１】
図１は、ＦＥＤパネルの製造工程のフロー図である。
【００２２】
ＦＥＤパネルの製造工程は、基板上への信号線の形成工程（Ｓ１１０）、走査線の形成工程（Ｓ１２０）、走査線の厚膜化工程（Ｓ１３０）、共通線の接続部分の除去工程（Ｓ１４０）、アノード基板と組み合わせて封止する工程（Ｓ１５０）とを有する。
【００２３】
なお、以下では、基板上に形成した信号線及び走査線の共通線の除去工程に着目して説明するため、電子源の形成工程については詳細に説明しないが、製造過程において、設置する電子源の種類に応じて電子源形成のための工程が、適宜行われる。
【００２４】
本実施形態では、一つの基板１０から一つのＦＥＤパネルを製造する方法について説明する。
【００２５】
ＦＥＤパネルに用いられる基板１０は、ガラス等で構成され、その厚さは、画面の対角寸法が１０〜１００インチのＦＥＤパネルにおいて、通常、２〜４ｍｍである。これは、ＦＥＤパネルの内部１５０の真空度を適切に確保するため、十分な強度が必要だからである。
【００２６】
また、用いられる基板１０は、その端部である切断面が予め面取りされ、滑らかに加工されている。
【００２７】
まず、信号線の形成工程（Ｓ１１０）について、図４を用いて説明する。図４は、基板１０の部分平面図である。
【００２８】
信号線の形成工程（Ｓ１１０）では、ガラス等の基板１０上に、信号線１１ａを、信号線端子１１ｂ、共通線接続部１１ｘ及び信号線共通線１１ｃとともに形成する。
【００２９】
信号線端子部１１ｂは、信号線１１ａと信号線駆動回路からの配線とをつなぐ端子となる部分である。
【００３０】
信号線共通線１１ｃは、複数の信号線１１ａを共通に接続するための配線である。信号線共通線１１ｃは、製造過程において、必要に応じて、複数の信号線１１ａに同時に電流を流すために用いられる。例えば、複数の信号線１１ａに対して、同時に電解メッキ処理を施す場合や、電子源がＭＩＭ型の場合に、Ａｌ層の陽極酸化により同時に酸化膜層を形成させる際に用いられる。
【００３１】
共通線接続部１１ｘは、信号線端子１１ｂと信号線共通線１１ｃとを接続する配線である。共通線接続部１１ｘは、後の工程で除去される部分でもあるので、除去し易いように、信号線１１ａより細く形成するとよい。
【００３２】
これらの、信号線１１ａ、信号線端子１１ｂ、共通線接続部１１ｘ及び信号線共通線１１ｃは、スパッタ法、フォトリソグラフィ法、エッチング法等を用いて、ＡｌやＡｌ合金等により形成することができる。なお、信号線１１ａの厚さは、通常１００〜５００ｎｍの範囲である。
【００３３】
こうして、信号線１１ａを形成した後、適宜、電子源の形成のための工程や、走査線２７ａとの絶縁のための層間絶縁層の形成工程を行う。
【００３４】
次に、走査線２７ａの形成工程（Ｓ１２０）について説明する。
【００３５】
走査線の形成工程（Ｓ１１０）では、信号線１１ａ等が形成された基板１０上に、走査線２７ａを、走査線端子２７ｂ、共通線接続部２７ｘ及び走査線共通線２７ｃとともに形成する。
【００３６】
図５は、走査線２７ａとともに、走査線端子２７ｂ、共通線接続部２７ｘ及び走査線共通線２７ｃを形成した、基板１０の部分平面図である。
【００３７】
走査線端子部２７ｂは、走査線２７ａと走査線駆動回路からの配線とをつなぐ端子となる部分である。
【００３８】
走査線共通線２７ｃは、複数の走査線２７ａを共通に接続するための配線である。走査線線共通線２７ｃは、製造過程において、必要に応じて、複数の走査線２７ａに同時に電流を流すために用いられる。本実施形態では、後述するように、複数の走査線２７ａに対して、同時に電解メッキ処理を施して膜厚を増加させるが、走査線共通線２７ｃは、その工程において電極と接続するために用いられる。
【００３９】
共通線接続部２７ｘは、走査線端子２７ｂと走査線共通線２７ｃとを接続する配線である。共通線接続部２７ｘは、後の工程で除去される部分でもあるので、除去し易いように、走査線２７ａより細く形成するとよい。
【００４０】
これらの、走査線２７ａ、走査線端子２７ｂ、共通線接続部２７ｘ及び走査線共通線２７ｃは、スパッタ法、フォトリソグラフィ法、エッチング法等を用いて、Ａｌ、Ａｌ合金、Ｃｕ、Ｃｒ又はこれらの合金等により形成することができる。なお、この段階での走査線２７ａの厚さは、通常１００〜５００ｎｍの範囲である。
【００４１】
次に、走査線１１ａの低抵抗化のため、膜厚を増加させる工程（Ｓ１３０）について説明する。
【００４２】
ここでは、前の工程（Ｓ１２０）で形成した走査線１１ａに、電解メッキ法により、メッキを施し、膜厚を増加させる。
【００４３】
図６は、電解メッキを施している様子を示す、基板１０の部分平面図である。
【００４４】
図示するように、走査線共通線２７ｃに、電解メッキのための電極８０を取り付け、電解液に浸すことにより、通常の電解メッキ法により走査線２７ａ上にメッキを施す。
【００４５】
メッキとしては、例えば、Ｃｕ，Ｎｉ，Ａｇ等が挙げられる。
【００４６】
配線材料の主体をＣｕやＡｌ等の酸化する金属を用いた場合、後の組立工程における大気中加熱により、配線表面の酸化による劣化や、配線切断を生じる可能性がある。これに対し、メッキにより配線の劣化や断線を防ぐ絶縁膜を形成することが可能である。例えば、Ｃｒ，Ｎｉ等で配線をメッキすること、このメッキの上層にメッキ材料（Ｃｒ，Ｎｉ）の不動態膜が形成され、この不動態膜によりメッキは一定以上に酸化され難い金属膜となる。メッキ材料の不動態膜は、これに覆われたメッキ（Ｃｒ，Ｎｉ等の金属膜）への酸素等の進入を抑えるため、メッキ自体が酸化され難くなり、さらに配線表面の酸化も抑えられる。また、Ａｇ，Ａｕ等として例示される酸化し難い特性を有する貴金属でメッキを形成してもよい。いずれの材料でメッキを形成しても、配線の保護膜層を形成することが可能となる。これらのメッキは、電解メッキ法や無電解メッキ法により形成できる。電解メッキ法によれば、メッキにピンホールが生じ難くなるため、緻密な保護膜が得られる。
【００４７】
メッキ後の走査線２７ａの膜厚は、メッキする材料や目的とする低抵抗化の度合いによって異なるが、通常、３００ｎｍ〜６μｍの範囲である。
【００４８】
次に、共通線１１ｃ、２７ｃとの接続部分１１ｘ、２７ｘの除去工程（Ｓ１４０）について説明する。
【００４９】
接続部分１１ｘ、２７ｘを除去する方法には、特に制限はない。例えば、カンナ、カッターなどの刃物で除去する方法やエッチングにより溶解させて除去する方法等が挙げられる。なお、最終的に、信号線１１ａまたは走査線２７ａと、それぞれの共通線１１ｃ、２７ｃとの導通が、遮断されればよい。したがって、接続部分１１ｘ、２７ｘを除去すれば十分であり、基板１０を切断したり、削ったりする必要はない。
【００５０】
なおこのとき、接続部分１１ｘ、２７ｘは主たる配線である１１ａ、２７ａに比して、幅を狭くしているため除去が容易である。したがって、特に、機械加工による除去に伴う配線部の加工応力が１１ａ、２７ａに伝搬し、配線にダメージが残ったり、後の工程で配線不良の剥離を生じたりするおそれが軽減される。
【００５１】
さらにエッチングで接続部分１１ｘ、２７ｘを除去するプロセスを選定した場合、接続部分１１ｘ、２７ｘにはメッキによる厚膜化を実施しないことで後のエッチング工程の加工量を低減でき、プロセスを短時間化できる。具体的にはメッキ工程の直前で接続部１１ｘ、２７ｘの全体を覆うマスキングを施し、メッキ液の進入を防ぐだけで良く、マスキングは簡便な粘着テープ貼り付けで実現することも可能である。
【００５２】
図７は、走査線共通線２７ｃの接続部分２７ｘを除去した、基板１０の部分平面図である。図８は、さらに、信号線共通線１１ｃの接続部分１１ｘを除去した、基板１０の部分平面図である。
【００５３】
こうして、基板１０上に、複数の信号線１１ａ及びその端子１１ｂ、複数の走査線２７ａ及びその端子２７ｂ、並びに電子源が形成されたカソード基板２００が製造される。
【００５４】
つぎに、カソード基板２００を、アノード基板１００と組み合わせて、封止して、ＦＥＤパネルを製造する工程（Ｓ１５０）について説明する。
【００５５】
なお、アノード基板１００は、別途製造され、一方の面にブラックマトリックス、蛍光体及びアノード電極が形成されている。
【００５６】
封止工程（Ｓ１５０）では、アノード基板１００を、アノード電極の形成面がカソード基板１００の配線形成面と向かい合うように、枠ガラス１１６を介して配置させる。
【００５７】
このとき、枠ガラス１１６とアノード基板１００及びカソード基板２００との間には、ガラスフリット１１５を塗布する。そして、塗布したガラスフリット１１５を加熱することにより一端溶解した後、冷却して硬化させ接着させる。
【００５８】
図９は、枠ガラス１１６を配置した、カソード基板２００の部分平面図である。
【００５９】
図１０は、さらに、アノード基板１００を配置した、ＦＥＤパネルの部分平面図である。
【００６０】
最後に、排気口（図示しない）から、基板内部の圧力が１０−５Ｐａ程度になるまで真空ポンプを用いて排気した後、封止する。こうして、ＦＥＤパネルが完成する。
【００６１】
図１１は、上記の工程により製造されたＦＥＤパネルについて、信号線端子１１ｂ及び走査線端子２７ｂに、それぞれの駆動回路６３に接続するフレキシブルプリント配線（ＦＰＣ）５０，６０を取り付けた様子を示す部分平面図である。また、図１２は、図１１のＦＥＤパネルの部分断面図である。図中、符号６１は、コネクタであり、符号６２は、駆動回路基板である。なお、ＦＥＤパネルの信号線端子１１ｂとＦＰＣ５０との接合、走査線端子２７ｂとＦＰＣ６０との接合は、異方導電性接着剤（ＡＣＦ）を用いている。
【００６２】
以上、第１実施形態にかかるＦＥＤパネルの製造方法について説明した。
【００６３】
上記実施形態によれば、信号線及び走査線について共通線が形成される。電界放出型表示装置（ＦＥＤ）やプラズマディスプレイにおいては、その構造上、液晶ディスプレイ（ＬＣＤ）や有機蛍光体表示装置（ＯＬＥＤ）に比べて、走査線に高い電流を必要とする。特に、大型ディスプレイの場合、走査線が長くなるため低抵抗化が重要となる。上記実施形態によれば、共通線を利用して、電解メッキにより、容易に、走査線の膜厚の増加が達成され、低抵抗化を図ることができる。
【００６４】
また、共通線との接続部分を除去する際、基板１０を切断することなく、接続部分のみを基板上で除去するので、基板１０の端部が乱れることがなく、内部回路に影響を与えない。また、鋭利な端部が生じないので、ＦＰＣを傷つけることがない。
【００６５】
基板１０は、図１２に示すように、端部１０ｋが予め滑らかに面取りされているものを用いるので、ＦＰＣを傷つけることがない。
【００６６】
本実施形態のＦＥＤパネルの製造方法は、１０〜１００インチのＦＥＤパネルの製造に特に効果的に適用できる。
【００６７】
＜第２実施形態＞
第２実施形態では、一つの基板１０から、複数のカソード基板２００を切り出して、複数のＦＥＤパネルを製造する方法（いわゆる「多面取り」）について説明する。
【００６８】
図１３は、かかる場合の製造工程のフロー図である。各工程のうち、上述の第１実施形態で説明した工程については、説明を省略する。
【００６９】
本実施形態では、信号線の形成（Ｓ１１０）、走査線の形成（Ｓ１２０）、走査線の膜厚化（Ｓ１３０）等の工程を、基板１０上の複数の領域について同時に行った後、基板１０を切断して（Ｓ１３５）、複数のカソード基板２００を得る。
【００７０】
図１４は、基板１０の切断箇所を説明するための図である。図示するように、切断前の基板１０には、複数の領域に信号線１１ａ、走査線２７ａ等が形成されている。なお、共通線１１ｃ、２７ｃは、信号線又は走査線の両端部に設けても、いずれか一方の端部に設けてもよい。
【００７１】
基板１０の切断は、破線Ｎ−Ｎ、Ｍ−Ｍで示したように、共通線１１ｃ、２７ｃの外側で行う。この箇所で切断するようにすれば、基板１０が、２〜４ｍｍと厚くても、基板の内側の電子源や、信号線１１ａ、信号線端子１１ｂ、走査線２７ａ、走査線端子２７ｂを破損させることが少なくなる。また、切りカスなどにより、電子源などの内部回路に異物が混入するのを防止できる。
【００７２】
基板１０の切断は、カッターなどの刃物や、レーザを用いて行うことができる。
【００７３】
なお、切断箇所は、図１５の破線Ｎ１−Ｎ１、Ｎ２−Ｎ２、Ｍ１−Ｍ１、Ｍ２−Ｍ２で示すように、共通線１１ｃ、２７ｃ上で行ってもよい。仮に、Ｌ−Ｌのように、複数の配線（信号線または走査線と共通線の接続部１１ｘ、２７ｘ）が配置された箇所で切断すると、配線による凹凸のために、切断面が荒くなり、また、切断時に加わる歪みにより、内部回路（電子源、信号線、走査線等）が破損する可能性がある。これに対して、共通線１１ｃ、２７ｃ上で切断するようにすれば、切断箇所に凹凸が少ないので、このような問題が減少する。
【００７４】
基板１０の切断後は、切断面を面取りして滑らかする。
【００７５】
そして、それぞれの基板１０について、共通線１１ｃ、２７ｃとの接続部分１１ｂ、２７ｂを除去した後（Ｓ１４０）、アノード基板１００と組み合わせて封止し（Ｓ１５０）、ＦＥＤパネルを完成させる。
【００７６】
以上、第２実施形態について説明した。
【００７７】
本実施形態によれば、第１の実施形態と同様に、信号線及び走査線について共通線が形成される。電界放出型表示装置（ＦＥＤ）においては、その構造上、液晶ディスプレイやプラズマディスプレイに比べて、走査線に高い電流を必要とする。特に、大型ディスプレイの場合、走査線の低抵抗化が重要となる。上記実施形態によれば、共通線を利用して、電解メッキにより、容易に、走査線の膜厚の増加が達成され、低抵抗化を図ることができる。
【００７８】
また、共通線との接続部分を除去する際、基板１０を切断することなく、接続部分のみを基板上で除去するので、基板１０の端部が乱れることがなく、内部回路に影響を与えない。また、鋭利な端部が生じないので、ＦＰＣを傷つけることがない。
【００７９】
また、基板１を切断する際は、共通線の外側の配線のない領域、若しくは共通線上で基板を切断する。したがって、切断による内部回路の損傷を減少できる。
【００８０】
また、基板は、図１２に示すように、端部１０ｋが予め滑らかに面取りされているので、ＦＰＣを傷つけることがない。
【００８１】
本実施形態のＦＥＤパネルの製造方法は、１０〜１００インチのＦＥＤパネルの製造に特に効果的に適用できる。
【００８２】
また、上記、第２実施形態は、以下のように変形できる。
【００８３】
図１６は、変形例にかかるＦＥＤパネルの製造工程のフロー図である。かかる製造工程では、共通線との接続部分１１ｘ、２７ｘの除去を、基板の切断前に、エッチングにより行う。
【００８４】
エッチングする場合、エッチングしない部分をマスクする必要があるが、このような順序で行えば、マスクする工程が全体について１回で済むので効率的となる。また回路切断に機械加工を伴わないため、ガラス基板や下地層に過大なダメージを与えて、基板破損の不良を生じる危険性を軽減できる。
【００８５】
以上、いくつかの実施形態について説明したが、本発明は、その要旨の範囲内で様々な変形が可能である。
【図面の簡単な説明】
【００８６】
【図１】図１は第１実施形態にかかる電界放出型表示装置の表示パネルの製造工程のフロー図である。
【図２】図２は、基板の平面図である。
【図３】図３は、図２のＡ−Ａ方向断面図である。
【図４】図４は、基板の部分平面図である。
【図５】図５は、基板の部分平面図である。
【図６】図６は、基板の部分平面図である。
【図７】図７は、基板の部分平面図である。
【図８】図８は、基板の部分平面図である。
【図９】図９は、基板の部分平面図である。
【図１０】図１０は、基板の部分平面図である。
【図１１】図１１は、基板の部分平面図である。
【図１２】図１２は、図１１の部分断面図である。
【図１３】図１３は第２実施形態にかかる電界放出型表示装置の表示パネルの製造工程のフロー図である。
【図１４】図１４は、基板の部分平面図である。
【図１５】図１５は、基板の部分平面図である。
【図１６】図１６は第２実施形態の変形例にかかる表示パネルの製造工程のフロー図である。
【符号の説明】
【００８７】
１０…基板、１１ａ…信号線、２７ａ…走査線、１１ｃ、２７ｃ…共通線
１００…アノード基板
２００…カソード基板
１１６…枠ガラス
１１５…ガラスフリット
５０，６０…フレキシブルプリント配線、６１…コネクタ、６３…駆動回路
【図１】
2006236883.tif 000003
【図２】
2006236883.tif 000004
【図３】
2006236883.tif 000005
【図４】
2006236883.tif 000006
【図５】
2006236883.tif 000007
【図６】
2006236883.tif 000008
【図７】
2006236883.tif 000009
【図８】
2006236883.tif 000010
【図９】
2006236883.tif 000011
【図１０】
2006236883.tif 000012
【図１１】
2006236883.tif 000013
【図１２】
2006236883.tif 000014
【図１３】
2006236883.tif 000015
【図１４】
2006236883.tif 000016
【図１５】
2006236883.tif 000017
【図１６】
2006236883.tif 000018