(57)【要約】【課題】  縦型ＰＮＰトランジスタにおいて、コレクタ導出領域のコレクタ抵抗を低抵抗に設定できることによって、コレクタ−エミッタ間耐圧やアーリー電圧を高くする。【解決手段】  一導電型の半導体層を持つ半導体基板１と、半導体層内に導電率を高くした環状の領域３ｂを有する逆導電型の第一のコレクタ層５ｂと、半導体層内に第一のコレクタ層５ｂの上方に設けられた逆導電型の第二のコレクタ層８ｂと、第一のコレクタ層５ｂの環状の領域３ｂの内側の導電率が低い領域３ｃの上方で第二のコレクタ層８ｂ内に設けられた一導電型のベース層１４と、ベース層１４内に設けられた逆導電型のエミッタ層１６とを備えている。これによりベース層直下に不純物濃度が低いコレクタ領域３ｃを持ち、コレクタ領域の周囲は不純物濃度を高めた環状のコレクタ領域３ｂによってコレクタ抵抗を低抵抗に設定できる。【選択図】  図１
2006032481.tif 000002
【特許請求の範囲】
【請求項１】
一導電型の半導体層を持つ半導体基板と、
前記半導体層内に導電率を高くした環状の領域を有する逆導電型の第一のコレクタ層と、
前記半導体層内に前記第一のコレクタ層の上方に設けられた逆導電型の第二のコレクタ層と、
前記第一のコレクタ層の前記環状の領域の内側の導電率が低い領域の上方で前記第二のコレクタ層内に設けられた一導電型のベース層と、
前記ベース層内に設けられた逆導電型のエミッタ層とを備えた半導体装置。
【請求項２】
前記第一のコレクタ層の環状の領域に対応して前記第二のコレクタ層を環状に導電率が高くなるように形成した請求項１記載の半導体装置。
【請求項３】
半導体基板に一導電型の埋め込み層を形成する工程と、
前記埋め込み層に逆導電型の不純物導入領域を環状に形成する工程と、
前記不純物導入領域を形成した前記半導体基板上に一導電型の半導体層を形成する工程と、
前記半導体層内に前記不純物領域の導電率を高くした環状の領域を有する逆導電型の第一のコレクタ層を形成する工程と、
前記半導体層内に前記第一のコレクタ層の上方に逆導電型の第二のコレクタ層を形成する工程と、
前記第一のコレクタ層の前記環状の領域の内側の上方で前記第二のコレクタ層内に一導電型のベース層を形成する工程と、
前記ベース層内に逆導電型のエミッタ層を形成する工程とを含む半導体装置の製造方法。
【請求項４】
前記第二のコレクタ層は、前記第一のコレクタ層の環状の領域に対応して逆導電型の不純物導入領域を環状に形成する請求項３記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、コレクタ抵抗を増加させることなく高いアーリー電圧を実現した縦型バイポーラトランジスタを備えた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
一般に高性能なアナログ回路は、ＮＰＮトランジスタのみで構成することは困難であるため、ＮＰＮトランジスタとＰＮＰトランジスタを相補対に組み合わせて構成することが多い。しかし、高周波信号を扱う回路においては、従来のラテラルＰＮＰトランジスタは高周波化することが難しい為、製造工程が複雑となる縦型ＰＮＰトランジスタを形成している。この縦型ＰＮＰトランジスタの構造を図５に従って説明する。
【０００３】
Ｐ型半導体基板にアンチモンなどのＮ型不純物を選択拡散してＮ+領域２２を形成し、更にボロンなどのＰ型不純物を選択拡散して素子分離用のＰ+領域１０３を形成する。
基板表面の酸化膜を除去した後に、気層成長法によって全面にＮ型のエピタキシャル層２４を形成する。縦型ＰＮＰトランジスタ用のＮ+領域１０２を形成し、更にボロンなどのＰ型不純物を選択拡散して素子分離用のＰ+領域２３ａと縦型ＰＮＰトランジスタのＰ+コレクタ埋め込み層２３ｂを形成する。エピタキシャル層２４の表面を清浄化した後に熱酸化して膜厚が１０００Å程度のシリコン酸化膜を形成し、次いで酸化膜の上に膜厚が１０００Å程度のシリコン窒化膜を堆積する。これを通常のホトエッチング技術によってパターニングし、Ｐ+コレクタ埋め込み層２３ｂの上方にＰ+コレクタ埋め込み層２３ｂの平面視の面積よりは小さな面積を持つ耐酸化膜を形成する。そして、１１００℃、酸化雰囲気中で１〜３時間程度熱処理することにより、エピタキシャル層２４の表面を熱酸化してＬＯＣＯＳ酸化膜を形成する。ＬＯＣＯＳ酸化膜は１．５μ程度の膜厚に形成され、酸化前のエピタキシャル層表面から下方に０．６μｍ程度、上方に０．９μｍ程度の割合で形成される。
【０００４】
また、該熱処理によってＮ+埋め込み層２２やＰ+コレクタ埋め込み層２３ｂが上下方向に拡散される。このとき、熱処理が酸化を行うために酸素を供給した処理であれば、供給した酸素の影響によってＮ+埋め込み層１０２やＰ+コレクタ埋め込み層２３ｂの拡散が増速拡散の影響を受ける。増速酸化の影響はエピタキシャル層２４が露出した領域で発生し、酸素を通過しない耐酸化膜下部では影響が出ない。その為、耐酸化膜の下に位置するＰ+コレクタ埋め込み層２３ｂの中央付近はそれ程拡散されず、周辺部分は大きく拡散されて、断面形状で中央が凹んだ形状に拡散される。中央部と周辺部との拡散量の差は約０．５μｍである。
【０００５】
耐酸化膜を除去し、残ったＬＯＣＯＳ酸化膜を選択マスクとして全体に燐をイオン注入し、注入した不純物を熱拡散することによりＮ―ウェル領域を形成する。
【０００６】
そして、ＬＯＣＯＳ酸化膜を除去する。耐酸化膜を形成した部分は選択酸化の影響を受けていないので、ＬＯＣＯＳ酸化膜を形成した部分のエピタキシャル層の膜厚は減じられて薄い領域となり、形成しない部分のエピタキシャル層の膜厚は形成前と同等の厚い領域となる。よって、エピタキシャル層２４の表面に段差を設けることが出来る。この段差は、約０．６μ程度である。
【０００７】
そして、膜厚の薄い領域のエピタキシャル層２４表面からボロンを選択拡散して、素子分離用のＰ+領域２５ａと、縦型ＰＮＰトランジスタのＰ+コレクタ導出領域２５ｂを形成する。Ｐ+領域２５ａはＰ+領域２３ａに達して素子分離を完成させ、Ｐ+コレクタ導出領域２５ｂはコレクタ埋め込み層２３ｂに達して縦型ＰＮＰトランジスタのベースとなるべき領域を区画する。
【０００８】
Ｐ+領域２３ｂとコレクタ導出領域２５ｂは、共に膜厚の薄い領域からの拡散となる。従って、Ｐ+領域２３ｂとコレクタ導出領域２５ｂの拡散の先端部は、ＬＯＣＯＳ酸化膜によって形成した段差の分だけ下方に達することになる。
【０００９】
エピタキシャル層２４表面から各種拡散処理を行って、縦型ＰＮＰトランジスタのＮ+ベース領域３４、Ｐ+エミッタ領域３６を形成する。Ｐ+エミッタ領域３６は、耐酸化膜によってエピタキシャル層の膜厚が減じられていない厚い領域からの拡散になる。その後、電極配線を配置する。
【００１０】
この様に、エピタキシャル層表面に段差を設け。段差の上部からＰ+エミッタ領域３６を形成することで、Ｐ+エミッタ領域３６とコレクタ埋め込み層２３ｂとの間隔を拡大できる。加えて、耐酸化膜で被覆した箇所のコレクタ埋め込み層２３ｂは増速酸化されないので凹んでおり、凹みによって前記間隔を更に拡大することが出来る。よって、縦型ＰＮＰトランジスタのエミッタ・コレクタ間耐圧ＶＣＥＯを増大できる。
【特許文献１】特開平１１−３１３８６号公報（第３図）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、前記従来の半導体装置の製造方法では、次のような問題を有していた。
【００１２】
まず、縦型ＰＮＰトランジスタのコレクタ導出領域の上方拡散拡がり量をＬＯＣＯＳ膜形成時の増速拡散にゆだねている為、所望の不純物濃度に制御することは困難である。また、コレクタ導出領域をエミッタ形成領域より低い位置に形成する目的でＬＯＣＯＳ酸化膜を除去し表面が露出している構造となっているので、表面を保護する為に十分な厚さの絶縁膜を形成し、しかる後に各電極を設ける必要がある。このため工程数増加による製造コストの増加や歩留まり低下を生じやすいという課題があった。
【００１３】
したがって、この発明の目的は、前記従来の課題を解決するものであり、工程の増加を伴うことなく真性ベース領域直下のコレクタ領域を低不純物濃度に制御可能であると共にコレクタ導出領域のコレクタ抵抗を低抵抗に設定できることによって、コレクタ−エミッタ間耐圧やアーリー電圧を高くした半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【００１４】
前記目的を達成するために、この発明の請求項１記載の半導体装置は、一導電型の半導体層を持つ半導体基板と、前記半導体層内に導電率を高くした環状の領域を有する逆導電型の第一のコレクタ層と、前記半導体層内に前記第一のコレクタ層の上方に設けられた逆導電型の第二のコレクタ層と、前記第一のコレクタ層の前記環状の領域の内側の導電率が低い領域の上方で前記第二のコレクタ層内に設けられた一導電型のベース層と、前記ベース層内に設けられた逆導電型のエミッタ層とを備えた。
【００１５】
請求項２記載の半導体装置は、請求項１記載の半導体装置において、前記第一のコレクタ層の環状の領域に対応して前記第二のコレクタ層を環状に導電率が高くなるように形成した。
【００１６】
請求項３記載の半導体装置の製造方法は、半導体基板に一導電型の埋め込み層を形成する工程と、前記埋め込み層に逆導電型の不純物導入領域を環状に形成する工程と、前記不純物導入領域を形成した前記半導体基板上に一導電型の半導体層を形成する工程と、前記半導体層内に前記不純物領域の導電率を高くした環状の領域を有する逆導電型の第一のコレクタ層を形成する工程と、前記半導体層内に前記第一のコレクタ層の上方に逆導電型の第二のコレクタ層を形成する工程と、前記第一のコレクタ層の前記環状の領域の内側の上方で前記第二のコレクタ層内に一導電型のベース層を形成する工程と、前記ベース層内に逆導電型のエミッタ層を形成する工程とを含む。
【００１７】
請求項４記載の半導体装置の製造方法は、請求項３記載の半導体装置の製造方法において、前記第二のコレクタ層は、前記第一のコレクタ層の環状の領域に対応して逆導電型の不純物導入領域を環状に形成する。
【発明の効果】
【００１８】
この発明の請求項１記載の半導体装置によれば、半導体層内に導電率を高くした環状の領域を有する逆導電型の第一のコレクタ層と、半導体層内に第一のコレクタ層の上方に設けられた逆導電型の第二のコレクタ層と、第一のコレクタ層の環状の領域の内側の導電率が低い領域の上方で第二のコレクタ層内に設けられた一導電型のベース層と、ベース層内に設けられた逆導電型のエミッタ層とを備えているので、ベース層直下に不純物濃度が低いコレクタ領域を持ち、コレクタ領域の周囲は不純物濃度を高めた環状のコレクタ領域によって、コレクタ導出領域のコレクタ抵抗を低抵抗に設定してコレクタ電流の電流密度を高くしながらベース直下の低不純物濃度のコレクタ領域によってアーリー電圧とエミッタ−コレクタ耐圧を高くした縦型ＰＮＰトランジスタを備える半導体装置を実現することができる。
【００１９】
請求項２では、請求項１記載の半導体装置において、第一のコレクタ層の環状の領域に対応して第二のコレクタ層を環状に導電率が高くなるように形成することが望ましい。コレクタ導出領域のコレクタ抵抗をさらに低抵抗に設定できる。
【００２０】
この発明の請求項３記載の半導体装置によれば、埋め込み層に逆導電型の不純物導入領域を環状に形成する工程と、不純物導入領域を形成した半導体基板上に一導電型の半導体層を形成する工程と、半導体層内に不純物領域の導電率を高くした環状の領域を有する逆導電型の第一のコレクタ層を形成する工程と、半導体層内に第一のコレクタ層の上方に逆導電型の第二のコレクタ層を形成する工程と、第一のコレクタ層の環状の領域の内側の上方で第二のコレクタ層内に一導電型のベース層を形成する工程と、ベース層内に逆導電型のエミッタ層を形成する工程とを含むので、ベース層直下に不純物濃度が低いコレクタ領域を持ち、コレクタ領域の周囲に不純物濃度を高めた環状のコレクタ領域を形成することができる。このため、従来のようにＬＯＣＯＳ酸化膜形成時の増速拡散により不純物濃度を制御する場合に比較して、工程の増加を伴うことなく、真性ベース領域直下のコレクタ領域を低不純物濃度に制御可能であり、請求項１と同様の効果が得られる。
【００２１】
請求項４では、請求項３記載の半導体装置の製造方法において、第二のコレクタ層は、第一のコレクタ層の環状の領域に対応して逆導電型の不純物導入領域を環状に形成することが望ましい。コレクタ導出領域のコレクタ抵抗をさらに低抵抗に設定できる。
【発明を実施するための最良の形態】
【００２２】
この発明の実施の形態を図１〜図４に基づいて説明する。図１は本発明の実施形態における半導体装置の断面図である。
【００２３】
図１に示すように、一導電型の半導体層を持つ半導体基板１と、半導体層内に導電率を高くした環状の領域３ｂを有する逆導電型の第一のコレクタ層５ｂと、半導体層内に第一のコレクタ層５ｂの上方に設けられた逆導電型の第二のコレクタ層８ｂと、第一のコレクタ層５ｂの環状の領域３ｂの内側の導電率が低い領域の上方で第二のコレクタ層８ｂ内に設けられた一導電型のベース層１４と、ベース層１４内に設けられた逆導電型のエミッタ層１６とを備えている。
【００２４】
この場合、１はＰ型シリコン基板、２はＮ型埋め込み領域、３ａはＰ型埋め込み分離領域、３ｂはＰ型埋め込みコレクタ領域、４はＮ型エピタキシャル層、５ａはＰ型分離領域、５ｂはＰ型コレクタ領域（第一のコレクタ領域）、５ｃはＰ型低濃度コレクタ領域、６はＮ型拡散領域、７は酸化膜、８ａはＰ型分離チャネルストッパー領域、８ｂは第二のコレクタ領域、９は第一のＰ型ポリシリコン膜、１０はコレクタコンタクト領域、１１はＮ型ポリシリコン膜、１２は外部ベース領域、１３は第１の絶縁膜、１４は真性ベース領域、１５は第二のＰ型ポリシリコン膜、１６はエミッタ領域、１７は第２の絶縁膜、１８はコレクタ電極、１９はベース電極、２０はエミッタ電極である。
【００２５】
次に上記半導体装置の製造方法について説明する。図２〜４は本実施形態における半導体装置の製造方法の工程を示す断面図である。
【００２６】
まず、図２に示すように、Ｐ型シリコン基板１に、例えばアンチモンをイオン注入し、１２００℃，３０分程度の熱処理を実施し、縦型ＰＮＰトランジスタのコレクタ領域をＰ型シリコン基板から分離するＮ型埋め込み領域２を形成する。その後、例えばボロンをイオン注入し、９００℃，３０分程度の熱処理によってＰ型埋め込み分離領域３ａと縦型ＰＮＰトランジスタの環状に不純物導入領域を設定したＰ型埋め込みコレクタ領域３ｂを形成する。
【００２７】
そして、Ｐ型シリコン基板１に例えば約２μｍのＮ型エピタキシャル層４を形成する。その後、例えばレジストをマスクとして、ボロンおよびリンを所定の領域にイオン注入し、１１００℃，１００分程度の熱処理を実施し、Ｐ型埋め込み分離領域３ａと接続し素子間の分離をするＰ型分離領域５ａと、Ｐ型埋め込みコレクタ領域３ｂと接続して縦型ＰＮＰトランジスタのＰ型コレクタ領域５ｂと、Ｎ型埋め込み領域２と接続して縦型ＰＮＰトランジスタのＰ型埋め込みコレクタ領域３ｂおよびＰ型コレクタ領域５ｂをＰ型シリコン基板１から分離するＮ型拡散領域６を形成する。この時、縦型ＰＮＰトランジスタの環状Ｐ型コレクタ領域の内側は環状の高濃度領域からの横方向拡散により、低濃度のＰ型コレクタ領域３ｃを形成する。
【００２８】
さらに、酸化膜７を形成した後に、例えば厚いレジストマクスによって選択酸化膜７を付き抜けた位置にボロンをイオン注入し、Ｐ型分離チャネルストッパー領域８ａおよび第２のコレクタ領域８ｂを形成する。
【００２９】
次に、図３に示すように、例えばＣＶＤ法によってＮ型エピタキシャル層（半導体層）４の上部全面にポリシリコン膜を成長させ、レジストマスクによってボロンをイオン注入し、その後再びレジストマスクを用いてリンをイオン注入し、そのポリシリコン膜をエッチングによって所定の形状にし、第１のＰ型ポリシリコン膜９とＮ型ポリシリコン膜１１を形成する。その後、酸素雰囲気の中、９００℃，３０分程度の熱処理を実施し、第１のＰ型ポリシリコン膜９，Ｎ型ポリシリコン膜１１およびＰ型コレクタ領域５ｂの表面に第１の絶縁膜１３を形成すると共に、コレクタコンタクト領域１０と外部ベース領域１２を形成する。その後、例えばボロンを第１の絶縁膜１３を付き抜けてイオン注入し低濃度のＰ型コレクタ領域５ｃの直上に真性ベース領域１４を形成する。
【００３０】
次に、図４に示すように、ポリシリコン膜を成長した後に、例えばボロンをイオン注入し、エッチング処理によって第２のＰ型ポリシリコン膜１５を形成する。その後、例えばＢＰＳＧ膜を第２の絶縁膜１７として成長させて、その後、酸化雰囲気中にて、８５０℃，６０分程度のリフロー処理を実施し、第２の絶縁膜１７の表面の平坦化を行うと共にエミッタ領域１６を形成する。
【００３１】
その後、第２の絶縁膜１７の所定の領域を開孔し、その後、第１のＰ型ポリシリコン膜９，Ｎ型ポリシリコン膜１１および第２のＰ型ポリシリコン膜１５に接続するコレクタ電極１８、ベース電極１９およびエミッタ電極２０を形成する（図１）。
【００３２】
以上のように本実施の形態では、縦型ＰＮＰトランジスタの埋め込みＰ型コレクタ領域３ｂを環状に濃度が高い領域とし、環状の内側の濃度の低いコレクタ領域３ｃに真性ベース領域１４を形成することによって、低抵抗のコレクタ領域３ｂと低濃度のコレクタ領域３ｃとの効果から高電流密度と高いアーリー電圧とを実現できる。なお、本実施形態において、第２のコレクタ領域８ｂを一様に不純物導入して形成したが、これに代えてＰ型埋め込みコレクタ領域３ｂと対応して環状に不純物導入して形成しても良い。また、Ｐ型埋め込みコレクタ領域３ｂを環状に不純物導入して形成したが、これに代えて逆スリット状に不純物導入領域を設定して形成しても本効果が得られるのは言うまでもない。
【産業上の利用可能性】
【００３３】
本発明に係る半導体装置およびその製造方法は、真性ベース直下には不純物濃度が低いコレクタ領域を持ち、コレクタ領域の周囲は不純物濃度を高めたコレクタ領域によって、コレクタ電流の電流密度を高めながらアーリー電圧とエミッタ−コレクタ耐圧を高くした縦型ＰＮＰトランジスタを備える半導体装置を実現することができ、縦型バイポーラトランジスタの高性能化を実現する方法等に有用である。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施形態における半導体装置の断面図である。
【図２】本実施形態における半導体装置の製造方法の工程を示す断面図である。
【図３】図２の次の工程の断面図である。
【図４】図３の次の工程の断面図である。
【図５】従来の半導体装置の断面図である。
【符号の説明】
【００３５】
１  Ｐ型シリコン基板
２，２２  Ｎ型埋め込み領域
３ａ，２３ａ  Ｐ型埋め込み分離領域
３ｂ，２３ｂ  Ｐ型埋め込みコレクタ領域
４，２４  Ｎ型エピタキシャル層
５ａ，２５ａ  Ｐ型分離領域
５ｂ  Ｐ型コレクタ領域
６  Ｎ型拡散領域
７  酸化膜
８ａ  Ｐ型分離チャネルストッパー領域
８ｂ  第二のコレクタ領域
９  第一のＰ型ポリシリコン膜
１０  コレクタコンタクト領域
１１  Ｎ型ポリシリコン膜
１２  外部ベース領域
１３  第一の絶縁膜
１４，３４  真性ベース領域
１５  第二のＰ型ポリシリコン膜
１６，３６  エミッタ領域
１７  第二の絶縁膜
１８  コレクタ電極
１９  ベース電極
２０  エミッタ電極
２５ｂ  コレクタ導出領域
１０２  Ｎ+領域
１０３  Ｐ+領域
【図１】
2006032481.tif 000003
【図２】
2006032481.tif 000004
【図３】
2006032481.tif 000005
【図４】
2006032481.tif 000006
【図５】
2006032481.tif 000007