(57)【要約】【課題】混色を防止できるとともに、電荷蓄積部の容量が大きく感度、飽和特性に優れた固体撮像装置を提供する。【解決手段】半導体基板１０の主面に、フォトダイオード２０ａおよび２０ｂを形成する。フォトダイオード２０ａは、Ｐ+型表面層２２ａと電荷蓄積部２１ａとを備え、フォトダイオード２０ｂは、Ｐ+型表面層２２ｂと電荷蓄積部２１ｂとを備える。フォトダイオード２０ａおよび２０は、ＳＴＩ構造の素子分離部３３ａにより素子分離される。フォトダイオード２０ａおよび２０ｂを構成する、電荷蓄積部２１ａおよび２１ｂの底部は、素子分離部３３ａの底部よりも半導体基板１０の主面から深い位置にある。【選択図】図２
2006222452.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の主面に形成され、入射光の強度に応じた信号電荷を発生させて蓄積する複数のフォトダイオードと、
隣接する前記フォトダイオード間を素子分離するために、前記半導体基板の主面に形成された溝に対して絶縁膜を埋め込んで形成される素子分離部とを備え、
前記半導体基板は、第１導電型の第１の半導体層と、前記第１の半導体層の主面に形成され、当該第１の半導体層よりも不純物濃度の濃い第１導電型の半導体層からなる第２の半導体層と、前記第２の半導体層の下層に形成された第２導電型の第３の半導体層とを含み、さらに、前記第１の半導体層の内部に前記第２の半導体層および前記第３の半導体層を構成し、
前記フォトダイオードは、前記第１の半導体層、前記第２の半導体層、および前記第３の半導体層を含む埋め込み型フォトダイオードであり、
前記フォトダイオードの底部は、前記素子分離部の底部よりも前記半導体基板の主面から深い位置にあることを特徴とする、固体撮像装置。
【請求項２】
前記第１の半導体層の下層に形成された第４の半導体層を備えたことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記第４の半導体層は、前記第１の半導体層よりも不純物濃度の濃い第１導電型の高濃度半導体層であることを特徴とする、請求項１または２に記載の固体撮像装置。
【請求項４】
前記半導体基板は、前記高濃度半導体層の下層にさらに第２導電型の半導体層を含むことを特徴とする、請求項３に記載の固体撮像装置。
【請求項５】
前記第４の半導体層は、第２導電型の半導体層であることを特徴とする、請求項２乃至４いずれかに記載の固体撮像装置。
【請求項６】
前記フォトダイオードは、前記半導体基板の深さ方向に対する濃度分布のピークが前記素子分離部の底部よりも前記半導体基板の主面から深い位置にあることを特徴とする、請求項１乃至５いずれかに記載の固体撮像装置。
【請求項７】
前記フォトダイオードの側面は、前記素子分離部の側面と接触していることを特徴とする、請求項６に記載の固体撮像装置。
【請求項８】
前記フォトダイオードは、前記素子分離部の底面と接触していることを特徴とする、請求項６に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、より特定的には、ＳＴＩ法（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）による素子分離が行われた固体撮像装置に関する。
【背景技術】
【０００２】
近年、固体撮像装置の一つとして、増幅型ＭＯＳセンサを用いた固体撮像装置が注目されている。この固体撮像装置は、画素毎にフォトダイオードで検出した信号をトランジスタで増幅するものであり、高感度という特徴を有する。また、固体撮像装置においては、近年の画素の微細化に伴い、ＳＴＩ法による素子分離構造が適用されている。ＳＴＩ法は、半導体基板の主面に溝を形成し、この溝に酸化膜などの絶縁膜を埋め込んだ上で平坦化することにより素子分離部を形成するものである。このＳＴＩ法では、溝の側面を半導体基板の主面に対して急峻に形成できることから、素子分離部の幅をＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄｉｚａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法により形成された素子分離部よりも狭くすることができる。
【０００３】
以下に、従来の固体撮像装置の構造について図８を参照しながら説明する。図８は、ＳＴＩ法により素子分離された増幅型ＭＯＳセンサを用いた固体撮像装置の断面図である。
【０００４】
図８に示す固体撮像装置は、半導体基板１０、フォトダイオード２０ａおよび２０ｂ、ならびに高耐圧トランジスタ７０を備える。半導体基板１０は、固体撮像装置を形成するためのベースとなる基板であり、Ｐ型半導体層で構成される。フォトダイオード２０ａは、半導体基板１０の主面に形成され、半導体基板１０の主面にむかう入射光の強度に応じた電荷量を持つ信号電荷を発生させ、発生させた信号電荷を蓄積する。フォトダイオード２０ａは、半導体基板１０の表面近傍に形成される表面層２２ａと、この表面層２２ａの下層に形成された電荷蓄積部２３ａとを含む。
【０００５】
表面層２２ａは、半導体基板１０よりも濃い不純物濃度を有するＰ型不純物層である。以下、このような濃いＰ型不純物濃度をＰ+ 型で表し、表面層２２ａをＰ+ 型表面層２２ａと称す。Ｐ+ 型表面層２２ａは、イオン注入法などにより半導体基板１０の主面にＰ型不純物を導入することにより形成される。電荷蓄積部２３ａは、Ｎ型不純物層であり、Ｐ+ 型表面層２２ａとＰＮ接合を形成することにより、入射光の強度に応じた電荷量を持つ信号電荷を発生させ、発生させた信号電荷を蓄積する。この電荷蓄積部２３ａは、イオン注入法などにより半導体基板１０の主面にＮ型不純物を導入し、導入した不純物を熱拡散することにより形成される。なお、フォトダイオード２０ｂの構造については、フォトダイオード２０ａの構造と同様であるので、説明を省略する。
【０００６】
高耐圧トランジスタ７０は、ソース拡散層４０ａ、ドレイン拡散層４０ｂ、ゲート絶縁膜５０、およびゲート電極６０を含む。ソース拡散層４０ａおよびドレイン拡散層４０ｂは、半導体基板１０の主面にイオン注入法などによりＮ型不純物が導入されることにより形成される。ゲート絶縁膜５０は、ソース拡散層４０ａとドレイン拡散層４０ｂとの間の領域であって半導体基板１０の表面に、シリコン酸化膜などにより形成される。ゲート電極６０は、ゲート絶縁膜５０の上層に、ポリシリコン膜などにより形成される。
【０００７】
フォトダイオード２０ａおよび２０ｂ、ならびに高耐圧トランジスタ７０は、互いにＳＴＩ法により形成された素子分離部３３ａおよび３３ｂにより素子分離される。具体的には、フォトダイオード２０ａとフォトダイオード２０ｂとは、素子分離部３３ａにより素子分離される。また、フォトダイオード２０ｂと高耐圧トランジスタ７０とは、素子分離部３３ｂにより素子分離される。素子分離部３３ａおよび３３ｂについて、詳しく説明する。
【０００８】
素子分離部３３ａは、溝３０ａ、Ｐ+ 型内面膜３１ａ、および絶縁膜３２ａを含む。溝３０ａは、トレンチと呼ばれ、フォトダイオード２０ａとフォトダイオード２０ｂとの間における半導体基板１０の主面を選択除去することにより形成される。Ｐ+ 型内面膜３１ａは、溝３０ａの内面を覆うように形成される。絶縁膜３２ａは、Ｐ+ 型内面膜３１ａで覆われた溝３０ａを埋めるように形成される。なお、この絶縁膜３２ａは、その表面が半導体基板１０の主面と同一の平面を形成するように平坦化される。これにより、素子分離部３３ａが形成される。以下、このようにＳＴＩ法により形成された素子分離部を、ＳＴＩ構造の素子分離部と称す。なお、素子分離部３３ｂの構造については、素子分離部３３ａの構造と同様であるので、説明を省略する。
【０００９】
上記のように構成された固体撮像装置では、混色の発生をできるだけ低減することが求められる。混色とは、あるフォトダイオード（例えば、フォトダイオード２０ｂ）を通過した斜光により半導体基板１０の主面で発生した信号電荷が、隣接する別のフォトダイオード（例えば、フォトダイオード２０ａ）に信号電荷として蓄積される現象である。したがって、混色は、半導体基板１０の主面に対する入射光のうち、垂直方向の入射光ではなく斜め方向の入射光、すなわち斜光によって生じる。
【００１０】
ところで、半導体基板１０の主面に対して入射する斜光のうち、半導体基板１０の主面に対して大きな角度をなす斜光の量は、半導体基板１０の主面に対して小さな角度をなす斜光の量に比べて多く、大部分の斜光は、半導体基板１０の深部まで到達して信号電荷を発生させる。そのため、混色は、半導体基板１０の厚み方向に対して主面から浅い位置で発生した信号電荷よりも、主面から深い位置で発生した信号電荷により引き起こされることが多い。
【００１１】
そこで、混色を防止するために、特許文献１などでは図８に示すように、フォトダイオード２０ａおよび２０ｂを構成する電荷蓄積部２３ａおよび２３ｂを、半導体基板１０の主面から浅い位置に形成している。このような構成であると、半導体基板１０の深部で発生した信号電荷は、電荷蓄積部２３ａおよび２３ｂに信号電荷として蓄積されにくくなるため、混色の発生を抑制できる。
【特許文献１】特開２００３−１４２６７４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、図８に示す従来の固体撮像装置では、電荷蓄積部２３ａおよび２３ｂの底部は、半導体基板１０の主面から浅い位置にある。具体的には、電荷蓄積部２３ａおよび２３ｂの底部は、ＳＴＩ構造の素子分離部３３ａおよび３３ｂの底部よりも、半導体基板１０の主面から浅い位置にある。このような形状の電荷蓄積部２３ａおよび２３ｂは、その容量が小さく、蓄積できる電荷量が少ないことから、固体撮像装置の感度特性が低いという問題が存在する。
【００１３】
それ故に、本発明は、混色を防止できるとともに、感度、飽和特性に優れた固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決する発明は、ＳＴＩ法による素子分離が行われた固体撮像装置に向けられており、この固体撮像装置は、半導体基板と、複数のフォトダイオードと、ＳＴＩ構造の素子分離部とを備える。
【００１５】
ここで、本発明の固体撮像装置の特徴は、半導体基板と、前記半導体基板の主面に形成され、入射光の強度に応じた信号電荷を発生させて蓄積する複数のフォトダイオードと、隣接する前記フォトダイオード間を素子分離するために、前記半導体基板の主面に形成された溝に対して絶縁膜を埋め込んで形成される素子分離部とを備え、前記半導体基板は、第１導電型の第１の半導体層と、前記第１の半導体層の主面に形成され、当該第１の半導体層よりも不純物濃度の濃い第１導電型の半導体層からなる第２の半導体層と、前記第２の半導体層の下層に形成された第２導電型の第３の半導体層と含み、さらに、前記第１の半導体層の内部に前記第２の半導体層および前記第３の半導体層を構成し、前記フォトダイオードは、前記第１の半導体層、前記第２の半導体層、および前記第３の半導体層を含む埋め込み型フォトダイオードであり、前記フォトダイオードの底部は、前記素子分離部の底部よりも前記半導体基板の主面から深い位置にある点にある。このような構成であると、フォトダイオードの容量が大きくなって蓄積できる電荷量が増えるとともに、基板の深い位置まで光電変換した電子を確保できるようになる。したがって、感度、飽和特性に優れた固体撮像装置を実現できる。また、このような構造のフォトダイオードでは、後述のように、隣接するフォトダイオード間に、いわゆる電荷の分水嶺ができることから、両者の間で発生した信号電荷は所望のフォトダイオードもしくは基板の深部に向かうようになり、混色を防止することができる。
【００１６】
ここで、本発明の固体撮像装置は、第１の半導体層の下層に第４の半導体層を備えていてもよい。具体的には、第４の半導体層とは、第１の半導体層よりも不純物濃度の濃い第１導電型の高濃度半導体層である。この高濃度半導体層の下層には、さらに第２導電型の半導体層を含んでいても良い。また、第４の半導体層は、第２導電型の半導体層であっても良い。半導体基板は、このような構成を有する第４の半導体層を含むことで、基板の深部で発生した信号電荷を基板の側に拡散させることができ、より一層の混色防止効果が得られる。
【００１７】
また、フォトダイオードは、半導体基板の深さ方向に対する濃度分布のピークが素子分離部の底部よりも半導体基板の主面から深い位置にあるように構成されることで、フォトダイオードを構成する不純物のピーク位置を素子分離部の濃度のピーク位置から遠ざけることができる。その結果、フォトダイオードへのリークであるＰＮ結合の逆電流を抑制できる。
【００１８】
また、フォトダイオードの側面は、素子分離部の側面と接触していてもよい。このような構成であると、素子分離部の側面は透明な酸化膜で構成されていることから受光可能となり、フォトダイオードの受光面積をさらに大きくすることができ、感度特性の向上が図れる。また、より電荷蓄積量を高めて飽和特性の向上が図れる。さらに、フォトダイオードが素子分離部の底面と接触している構成によっても、電荷蓄積部の受光面積を大きくすることができ、感度特性の向上が図れる。
【００１９】
なお、フォトダイオードと素子分離部とを単に接触させた構成では、ＰＮ結合による空乏化が生じにくくなるためリーク電流が増大し、白キズや暗時ノイズといった画像特性の劣化が生じることが考えられる。しかし、本発明の固体撮像装置においては、上述のように、フォトダイオードを、その底部が素子分離部の底部よりも半導体基板の主面から深い位置にあるように構成するとともに、半導体基板の深さ方向に対する濃度分布のピークが素子分離部の底部よりも半導体基板の主面から深い位置にあるように構成することで、リーク電流の増加を解消できる。これは、素子分離領域の周辺にあるフォトダイオードの濃度を薄くすることで、ＰＮ結合による空乏化が生じやすくなり、フォトダイオードおよび素子分離領域の下層においてもリーク電流の発生を抑制できるためである。
【発明の効果】
【００２０】
以上のように本発明によれば、フォトダイオードの底部を、ＳＴＩ構造の素子分離部の底部よりも半導体基板の主面から深い位置に設けることで、混色を防止しながら、信号電荷の蓄積量を増やすことができ、感度、飽和特性の良い固体撮像装置を実現できる。また、第１の半導体層の下層に第４の半導体層が設けられることで、基板の深部で発生した信号電荷を基板の深部へ拡散させやすくなり、より一層の混色防止効果が得られる。さらに、フォトダイオードが素子分離部の側面あるいは底面と接触するように形成することで、受光面積を増やすことができる。また、フォトダイオードにおける半導体基板の深さ方向に対する濃度分布のピークが素子分離部の底部よりも半導体基板の主面から深い位置にあるようにすることで、感度、飽和特性が良く、しかも白キズや暗時ノイズのない画像特性の良い固体撮像装置を実現できる。
【発明を実施するための最良の形態】
【００２１】
（第１の実施形態）
図１は、ＳＴＩ法により素子分離が行われた固体撮像装置の平面図を模式的に示した図である。図１に示す固体撮像装置は、フォトダイオード２０ａおよび２０ｂ、ならびに高耐圧トランジスタ７０を備え、これらは素子分離部３３ａおよび３３ｂで素子分離されている。高耐圧トランジスタ７０は、ゲート電極６０および６１、ソース拡散層４０ａ、ドレイン拡散層４０ｂ、並びに上部の配線層へのコンタクト部１０１などで構成される。素子分離部３３ａは、フォトダイオード２０ａとフォトダイオード２０ｂとを素子分離し、素子分離部３３ｂは、フォトダイオード２０ａと高耐圧トランジスタ７０とを素子分離する。
【００２２】
図２は、図１に示すＷ−Ｘ−Ｙ−Ｚ線に沿った固体撮像装置の断面図である。図２を参照して、本発明の第１の実施形態に係る固体撮像装置の構成を説明する。図２に示す固体撮像装置は、増幅型ＭＯＳセンサを用いた固体撮像装置であり、半導体基板１０に形成されている。半導体基板１０は、固体撮像装置を形成するためのベースとなるシリコン基板であり、Ｐ型半導体層で構成される。
【００２３】
フォトダイオード２０ａは、半導体基板１０の主面に形成され、半導体基板１０の主面にむかう入射光の強度に応じた電荷量を持つ信号電荷を発生させ、発生させた信号電荷を蓄積する。フォトダイオード２０ａは、半導体基板１０の表面近傍に形成されるＰ+ 型表面層２２ａと、このＰ+ 型表面層２２ａの下層に形成される電荷蓄積部２１ａとを含む、埋め込み型ＰＮＰフォトダイオードである。
【００２４】
Ｐ+ 型表面層２２ａは、イオン注入法などにより、半導体基板１０の主面にこの半導体基板１０のＰ型半導体層よりも濃い不純物濃度を有するようにＰ型不純物を導入することにより形成される。電荷蓄積部２１ａは、Ｎ型不純物層であり、Ｐ+ 型表面層２２ａとＰＮ接合を形成することにより、入射光の強度に応じた電荷量を持つ信号電荷を発生させ、発生させた信号電荷を蓄積する。この電荷蓄積部２１ａは、イオン注入法などにより半導体基板１０の表面にＮ型不純物を導入し、導入した不純物を熱拡散することにより形成される。なお、フォトダイオード２０ｂの構造については、フォトダイオード２０ａの構造と同様であるので、説明を省略する。
【００２５】
高耐圧トランジスタ７０は、ソース拡散層４０ａ、ドレイン拡散層４０ｂ、ゲート絶縁膜５０、およびゲート電極６０を含む。ソース拡散層４０ａおよびドレイン拡散層４０ｂは、半導体基板１０の表面にＮ型不純物が導入されることにより形成される。ゲート絶縁膜５０は、シリコン酸化膜などにより、ソース拡散層４０ａとドレイン拡散層４０ｂとの間の領域であって半導体基板１０の表面に形成される。ゲート電極６０は、ポリシリコンなどにより、ゲート絶縁膜５０の上層に形成される。
【００２６】
素子分離部３３ａは、ＳＴＩ構造の素子分離部であり、溝３０ａ、Ｐ+ 型内面膜３１ａ、および絶縁膜３２ａを含む。溝３０ａは、トレンチと呼ばれ、フォトダイオード２０ａとフォトダイオード２０ｂとの間における半導体基板１０の主面を選択除去することにより形成される。Ｐ+ 型内面膜３１ａは、溝３０ａの内面を覆うように形成される。絶縁膜３２ａは、Ｐ+ 型内面膜３１ａによりその内面を覆われた溝３０ａを埋めるように形成される。この絶縁膜３２ａは、その表面が半導体基板１０の主面と同一の平面を形成するように平坦化される。これにより、素子分離部３３ａが形成される。なお、素子分離部３３ｂの構造については、素子分離部３３ａの構造と同様であるので、説明を省略する。
【００２７】
ここで、本実施形態に係る固体撮像装置では、図８に示す従来の固体撮像装置とは異なり、フォトダイオード２０ａおよび２０ｂは、その底部が素子分離部３３ａおよび３３ｂの底部よりも、基板の主面から深い位置にある。すなわち、フォトダイオード２０ａおよび２０ｂを構成する電荷蓄積部２１ａおよび２１ｂの底部は、素子分離部３３ａおよび３３ｂを構成する溝３０ａおよび３０ｂの底部よりも、基板の主面から深い位置にある。なお、本発明において、フォトダイオード２０ａおよび２０ｂの底部が、素子分離部３３ａおよび３３ｂの底部よりも基板の主面から深い位置にあるとは、フォトダイオード２０ａおよび２０ｂの底部と素子分離部３３ａおよび３３ｂの底部とが、基板の厚み方向に対して同じ位置にあるものを含む。このような構成であると、フォトダイオード２０ａおよび２０ｂの容量が大きくなって蓄積できる電荷量が増えるとともに、半導体基板１０の深い位置まで光電変換した電子を確保できる。したがって、従来よりも感度、飽和特性に優れた固体撮像装置を実現できる。なお、フォトダイオード２０ａおよび２０ｂの底部は、素子分離部３３ａおよび３３ｂの底部よりも、基板の主面から深い位置にあれば、その限界は特に制限されるものではない。
【００２８】
また、本実施形態においては、上記のような形状を有するフォトダイオード２０ａおよび２０ｂとすることで、光電変換領域および電荷容量の増大を実現できるだけでなく、混色の発生を低減できる。この理由について、図３（ａ）および（ｂ）を用いて説明する。図３（ａ）は、図２に示す固体撮像装置の要部を示す模式図である。また、図３（ｂ）は、図３（ａ）に示す固体撮像装置においてＡ−Ｂ線に沿うエネルギー分布を説明する図である。
【００２９】
固体撮像装置において、混色は、あるフォトダイオード（例えば、フォトダイオード２０ｂ）を通過した斜光により半導体基板１０の内部で発生した信号電荷が、隣接する別のフォトダイオード（例えば、フォトダイオード２０ａ）に信号電荷として蓄積されることにより生じる。例えば、図３（ａ）において、入射光（ｈν）９０ａがフォトダイオード２０ａを通過することにより生じた信号電荷１２ａが、フォトダイオード２０ｂを構成する電荷蓄積部２１ｂに入ることで、混色が生じる。あるいは、入射光（ｈν）９０ｂがフォトダイオード２０ｂを通過することにより生じた信号電荷１２ｂが、フォトダイオード２０ａを構成する電荷蓄積部２１ａに入ることで、混色が生じる。
【００３０】
ところが、本実施形態に係る固体撮像装置では、上述のように、電荷蓄積部２１ａおよび２１ｂの底部を基板の主面から深い位置に形成していることから、図３（ｂ）に示すように、隣接する電荷蓄積部２１ａおよび２１ｂの間、すなわちＰ型半導体層１１ａにおいて、上に凸のエネルギー分布のピークが生じる。このエネルギー分布のピークを、ここでは「電荷の分水嶺８０」と称す。このような電荷の分水嶺８０が形成されることで、電荷蓄積部２１ａを通過して発生した信号電荷１２ａは、図３（ｂ）において矢印で示されるように電荷蓄積部２１ａの側に向かい、一方、電荷蓄積部２１ｂを通過して発生した信号電荷１２ｂは、電荷蓄積部２１ｂの側に向かう。このように、信号電荷１２ａおよび１２ｂは、蓄積されるべき電荷蓄積部２１ａおよび２１ｂに蓄積されるようになる。したがって、本実施形態に係る固体撮像装置では、隣接するフォトダイオード２０ａおよび２０ｂの間で発生した信号電荷による混色を防止できる。
【００３１】
また、フォトダイオード２０ａおよび２０ｂの側面は、素子分離部３３ａおよび３３ｂの側面と接触している。このような構成であると、フォトダイオード２０ａおよび２０ｂの容量は、従来の電荷蓄積部２３ａおよび２３ｂに比べさらに大きくなる。また、素子分離部３３ａおよび３３ｂの側面は透明な酸化膜で構成されていることから受光可能となり、フォトダイオード２０ａおよび２０ｂの受光面積を大きくして、フォトダイオード領域をさらに増大し、より一層電荷蓄積量を高めることができる。
【００３２】
また、フォトダイオード２０ａおよび２０ｂは、その一部が素子分離部３３ａおよび３３ｂの底面と接触している。このような構成によっても、受光面積を大きくとれるとともに光電変換領域を深くとることができ、感度特性の向上が図れる。
【００３３】
なお、フォトダイオード２０ａおよび２０ｂと、素子分離部３３ａおよび３３ｂとは、単に接触させただけでは、ＰＮ結合による空乏化が生じにくくなるためリーク電流が増大し、白キズや暗時ノイズといった画像特性の劣化が生じることが考えられる。そこで、本発明の固体撮像装置においては、フォトダイオード２０ａおよび２０ｂにおける半導体基板の深さ方向に対する濃度分布のピークを、素子分離部３３ａおよび３３ｂの底部よりも半導体基板１０の主面から深い位置にあるように構成することで、リーク電流の増加を解消できる。
【００３４】
図３（ｃ）は、フォトダイオード２０ａおよび２０ｂの基板の深さ方向に対する濃度分布を示したものである。曲線Ａ１は、Ｐ+型表面層２２ａおよび２２ｂの濃度分布を示し
、曲線Ａ２は、Ｎ型の電荷蓄積部２１ａおよび２１ｂの濃度分布を示す。破線Ｂは、素子分離部３３ａおよび３３ｂの底部の位置を示す。ここで、曲線Ａ２で示されるＮ型の電荷蓄積部２１ａおよび２１ｂの濃度分布のピークＰ１が、破線Ｂで示される素子分離部３３ａおよび３３ｂの底部よりも基板の深部にあるように構成することで、リーク電流の増加を解消できる。これは、素子分離領域３３ａおよび３３ｂの周辺にある電荷蓄積部２１ａおよび２１ｂの濃度を薄くすることで、ＰＮ結合による空乏化が生じやすくなり、フォトダイオード２０ａおよび２０ｂ並びに素子分離領域３３ａおよび３３ｂの下層においてもリーク電流の発生を抑制できるためである。
【００３５】
また、このような濃度分布を有するフォトダイオード２０ａおよび２０ｂは、電荷蓄積部２１ａおよび２１ｂの不純物濃度のピーク位置Ｐ１を、素子分離部３３ａおよび３３ｂの濃度のピーク位置から遠ざけることができる。その結果、フォトダイオード２０ａおよび２０ｂへのリーク電流であるＰＮ結合の逆電流を抑制できる。
【００３６】
上記のように構成された固体撮像装置において、例えば、溝３０ａおよび３０ｂの基板表面からの深さは約０．３μｍであり、電荷蓄積部２１ａおよび２１ｂの基板表面からの深さは約０．８μｍであり、Ｐ+ 型表面層２２ａおよび２２ｂの基板表面からの深さは約０．２μｍであり、ソース拡散層４０ａおよびドレイン拡散層４０ｂの基板表面からの深さは約０．１μｍ程度である。
【００３７】
以上のような構成を有する固体撮像装置について、以下、図４を用いて、その製造方法を説明する。図４は、図２に示す固体撮像装置を製造する各段階での半導体基板およびその上面の断面図である。
【００３８】
図４（ａ）は、半導体基板１０の主面に、電荷蓄積部２１ａおよび２１ｂを形成した状態を示す。まず、Ｐ型半導体基板１０の主面に、従来公知の方法により、電荷蓄積部２１ａおよび２１ｂが形成されるべき領域に、開口部が形成されたレジストパターンを設ける。そして、このレジストパターンをマスクとして、Ｎ型不純物である砒素（Ａｓ）を、高エネルギーでイオン注入する。具体的には、Ａｓイオンを６５０ＫｅＶ、１．８×１０12／ｃｍ2 で注入する。これにより、半導体基板１０の主面に、電荷蓄積部２１ａおよび２１ｂが形成される。電荷蓄積部２１ａおよび２１ｂの基板表面からの深さは、約０．８μｍである。
【００３９】
図４（ｂ）は、電荷蓄積部２１ａおよび２１ｂの内部に、Ｐ+ 型表面層を形成した状態を示す。まず、半導体基板１０の表面に、従来公知の方法により、Ｐ+ 型表面層２２ａおよび２２ｂが形成されるべき領域に、開口部が形成されたレジストパターンを設ける。そして、このレジストパターンをマスクとして、Ｐ型不純物（例えば、ホウ素）のイオン注入を行う。これにより、電荷蓄積部２１ａおよび２１ｂの内部に、Ｐ+ 型表面層２２ａおよび２２ｂが形成される。Ｐ+ 型表面層２２ａおよび２２ｂの基板表面からの深さは、約０．２μｍである。
【００４０】
図４（ｃ）は、半導体基板１０の主面に、素子分離用の溝３０ａおよび３０ｂを形成した様子を示す。まず、素子分離部となるべき領域に、ドライエッチング処理により、溝３０ａおよび３０ｂを形成する。溝３０ａおよび３０ｂの深さは、約０．３μｍである。
【００４１】
図４（ｄ）は、素子分離部３３ａおよび３３ｂを形成した状態を示す。まず、溝３０ａおよび３０ｂの内面にむけて低加速のイオン注入を行う。具体的には、ホウ素（Ｂ）イオンを３０ＫｅＶ、３．２×１０13／ｃｍ2 でイオン注入する。これにより、溝３０ａおよび３０ｂの内面に、Ｐ+ 型内面膜３１ａおよび３１ｂが形成される。次に、内面膜３１ａおよび３１ｂで覆われた溝３０ａおよび３０ｂに、酸化膜などの絶縁膜３２ａおよび３２ｂを埋め込んで平坦化する。これにより、ＳＴＩ構造の素子分離部３３ａおよび３３ｂが形成される。
【００４２】
図４（ｅ）は、半導体基板１０の上にゲート絶縁膜５０およびゲート電極６０を形成した状態を示す。まず、半導体基板１０の表面に、熱酸化やＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、厚み９ｎｍとなるようにシリコン酸化膜（ＳｉＯ2膜）を堆積する。次いで、このＳｉＯ2膜の上にＣＶＤ法により、厚み１６０ｎｍとなるようにポリシリコン膜を堆積する。そして、これらの膜をフォトリソグラフィ処理およびドライエッチング処理などを施して必要なパターンを形成することにより、ゲート絶縁膜５０およびゲート電極６０を形成する。
【００４３】
図４（ｆ）は、半導体基板１０の主面に、ソース拡散層４０ａおよびドレイン拡散層４０ｂを形成した状態を示す。ゲート電極６０をマスクとして、半導体基板１０の主面にＮ型不純物をイオン注入する。具体的には、砒素（Ａｓ）イオンを５０ＫｅＶ、２．０×１０15／ｃｍ2 の条件下でイオン注入することにより、半導体基板１０の主面にソース拡散層４０ａおよびドレイン拡散層４０ｂを形成する。これにより、ＭＯＳ型の高耐圧トランジスタ７０が形成される。
【００４４】
（第２の実施形態）
本実施形態では、基板深部で発生した信号電荷による混色までも防止できる構成を有する固体撮像装置について説明する。なお、本実施形態に係る固体撮像装置は、第１の実施形態に係る固体撮像装置とほぼ同じ構成を有するので、以下では両者の違いについてのみ説明する。
【００４５】
図５（ａ）は、本発明の第２の実施形態に係る固体撮像装置の断面構造を示す模式図である。また、図５（ｂ）は、図５（ａ）に示す固体撮像装置においてＣ−Ｄ線に沿うエネルギー分布を説明する図である。図５（ａ）において、半導体基板１０は、表面に形成された、第１の半導体層としてのＰ型半導体層１１ａ、Ｐ型半導体層１１ａの主面に形成され、このＰ型半導体層１１ａよりも不純物濃度の濃い第２の半導体層としてのＰ+ 型半導体層２２ａおよび２２ｂ、Ｐ+ 型半導体層２２ａの下層に形成された第３の半導体層としての電荷蓄積部２１ａおよび２１ｂ、並びにＰ型半導体層１１ａの下層に形成された第４の半導体層としてのＰ+ 型半導体層１１ｂを含む。また、Ｐ+ 型半導体層１１ｂの下層には、Ｐ型半導体層１１ｃを含む。
【００４６】
また、フォトダイオード２０ａおよび２０ｂは、Ｐ型半導体層１１ａ、Ｐ+ 型半導体層２２ａおよび２２ｂ、並びに電荷蓄積部２１ａおよび２１ｂで構成されたＰＮＰ型埋め込みフォトダイオード２０ａおよび２０ｂである。ここで、Ｐ+ 型半導体層１１ｂは、フォトダイオード２０ａおよび２０ｂの底部よりも、基板の主面から深い位置に形成されている。
【００４７】
このような構成であると、半導体基板１０の基板の深さ方向に沿うエネルギー分布は、図５（ｂ）に示すように、基板の深部において上に凸のエネルギーのピーク（Ｍ１）が生じる。したがって、例えば、図５（ａ）において、フォトダイオード２０ｂを通過した入射光（ｈν）９０ｃにより基板の深部で発生した信号電荷１２ｃは、図５（ｂ）に示すように、Ｐ型半導体層１１ｃの側（矢印方向）へと向かう。このように、フォトダイオード２０ａおよび２０ｂが形成された半導体層１１ａの下層に、さらに不純物濃度の濃い半導体層１１ｂを設けて、基板の深部で生じた信号電荷１２ｃをさらに基板深部へ向かうように構成することで、上記第１の実施形態による効果に加えて、基板深部で発生した信号電荷による混色を解消することができる。
【００４８】
また、より確実に基板深部で発生した信号電荷を基板側に流すためには、図６（ａ）に示すように、半導体基板１０を構成する。図６（ａ）において、半導体基板１０は、図５（ａ）に示す半導体基板１０とは異なり、Ｐ+ 型半導体層１１ｂの下層にＮ型半導体層１１ｄを含む。ここで、Ｐ+ 型半導体層１１ｂは、フォトダイオード２０ａおよび２０ｂの底部よりも、基板の主面から深い位置に形成されている。上記のように構成された半導体基板１０の代表的な不純物濃度は、Ｐ型半導体層１１ａでは１×１０15×１０14〜１×１０15／ｃｍ2 、Ｐ+ 型半導体層１１ｂでは、１×１０16〜１×１０17／ｃｍ2 、Ｎ型半導体層１１ｄでは、１×１０14〜１×１０15／ｃｍ2 程度である。
【００４９】
図６（ｂ）は、図６（ａ）に示す固体撮像装置においてＣ−Ｄ線に沿うエネルギー分布を説明する図である。図６（ａ）に示すように、Ｐ+ 型半導体層１１ｂの隣にエネルギーの低いＮ型半導体層１１ｄが設けられた固体撮像装置では、図６（ｂ）に示すように、上に凸のエネルギーのピーク（Ｍ１）の隣に下側へ向かう傾斜（Ｍ２）が生じる。そのため、例えば、図６（ａ）において、電荷蓄積部２１ｂを通過して基板の深部で発生した信号電荷１２ｃは、図６（ｂ）に示すように、より矢印方向、すなわちＮ型半導体層１１ｄの側へと向かいやすくなる。
【００５０】
さらに、半導体基板１０は、図７（ａ）に示すように、Ｐ型半導体層１１ａの下層に、第４の半導体層としてＮ型半導体層１１ｄを含むものであってもよい。Ｎ型半導体層１１ｄは、フォトダイオード２０ａおよび２０ｂの底部よりも、基板の主面から深い位置に形成されている。このような構成であっても、図７（ｂ）に示すように、図６（ｂ）と同様のエネルギー分布が得られる。
【００５１】
図６（ａ）および図７（ａ）に示すように、Ｐ型半導体層１１ａの下層にＮ型半導体層１１ｄを含む半導体基板１０は、Ｎ型シリコン基板を用いて、このシリコン基板に複数回の高エネルギー注入を行って深いＰ型半導体層を形成することにより得られる。例えば、図７（ａ）に示す半導体基板１０であれば、Ｎ型シリコン基板に、Ｐ型不純物（例えば、ホウ素）を５段階でイオン注入する。このときのイオン注入は、４００ＫｅＶで１．０×１０11／ｃｍ2、８００ＫｅＶで１．０×１０11／ｃｍ2、１２００ＫｅＶで１．０×１０11／ｃｍ2、１６００ＫｅＶで１．０×１０11／ｃｍ2、１８００ＫｅＶで２．０×１０11／ｃｍ2で行われる。
【００５２】
なお、従来技術としてあげた特許文献１に記載の固体撮像装置では、素子分離領域の周辺部におけるリーク電流を抑制するために、ＳＴＩ構造の素子分離領域の周辺をＮ型不純物層で囲んでいた。そのため、固体撮像装置を構成する半導体基板としては、Ｐ型半導体基板しか使用することができなかった。しかし、本発明においては、上述のように、Ｐ型半導体基板を用いた固体撮像装置だけでなく、Ｎ型半導体基板を用いた固体撮像装置にも適用可能である。
【００５３】
また、上記各実施形態では、フォトダイオード２０ａおよび２０ｂを構成する電荷蓄積部２１ａおよび２１ｂと溝３０ａおよび３０ｂの底部とが接触していたが、両者は必ずしも接触している必要はない。また、上記各実施形態では、電荷蓄積部２１ａおよび２１ｂの側面が溝３０ａおよび３０ｂの側面と接触するように構成されていたが、両者は必ずしも接触している必要はない。
【００５４】
さらに、上記各実施形態に係る固体撮像装置は、ＭＯＳ型固体撮像装置を例にあげて説明したが、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）やＣＭＯＳセンサなどに適用してもよい。
【産業上の利用可能性】
【００５５】
本発明に係る固体撮像装置は、高い電荷蓄積量が得られるとともに、混色を防止できるという特徴を有するので、ＳＴＩ法による素子分離構造を有するＭＯＳ型固体撮像装置に好適に使用できる。具体的には、カメラ付き携帯電話、ビデオカメラおよびデジタルスチルカメラなどに使用される固体撮像装置や、プリンターなどに使用されるラインセンサーなどに好適に使用できる。
【図面の簡単な説明】
【００５６】
【図１】固体撮像装置の構成を示す平面図
【図２】本発明の第１の実施形態に係る固体撮像装置の断面図
【図３】本発明の第１の実施形態に係る固体撮像装置におけるエネルギー分布と発生した信号電荷の状態を示す図
【図４】本発明の第１の実施形態に係る固体撮像装置の製造工程を示す図
【図５】本発明の第２の実施形態に係る固体撮像装置の断面図およびエネルギー分布と発生した信号電荷の状態を示す図
【図６】本発明の第２の実施形態に係る固体撮像装置の断面図およびエネルギー分布と発生した信号電荷の状態を示す図
【図７】本発明の第２の実施形態に係る固体撮像装置の断面図およびエネルギー分布と発生した信号電荷の状態を示す図
【図８】従来の半導体装置の構成を示す断面図
【符号の説明】
【００５７】
１０  半導体基板
１１ａ，１１ｃ  Ｐ型半導体層
１１ｂ  Ｐ+型半導体層
１１ｄ  Ｎ型半導体層
１２ａ，１２ｂ  信号電荷
２０ａ，２０ｂ  フォトダイオード
２１ａ，２１ｂ，２３ａ，２３ｂ  電荷蓄積部
２２ａ，２２ｂ  表面層
３０ａ，３０ｂ  溝
３１ａ，３１ｂ  内面膜
３２ａ，３２ｂ  絶縁膜
３３ａ，３３ｂ  素子分離部
４０ａ  ソース拡散層
４０ｂ  ドレイン拡散層
５０  ゲート絶縁膜
６０，６１  ゲート電極
７０  高耐圧トランジスタ
８０  電荷の分水嶺
９０ａ，９０ｂ，９０ｃ  入射光（ｈν）
１０１  コンタクト部
【図１】
2006222452.tif 000003
【図２】
2006222452.tif 000004
【図３】
2006222452.tif 000005
【図４】
2006222452.tif 000006
【図５】
2006222452.tif 000007
【図６】
2006222452.tif 000008
【図７】
2006222452.tif 000009
【図８】
2006222452.tif 000010