(57)【要約】【課題】調光装置の位相制御の基準時間の計測を精度良く行えるようにする。【解決手段】自己保持機能を有する双方向スイッチング素子Ｑ１と、容量性要素Ｃ２が並列に接続された照明負荷４と、交流電源１とを直列に接続して閉回路を構成し、交流電源１を全波整流する整流回路２２の出力端にゼロクロス検出回路２４を接続し、得られたゼロクロス検出信号の立ち上がり又は立ち下がりエッジから時間計測を行うことで双方向スイッチング素子Ｑ１の点弧位相角を決定するＤＣトリガ方式の位相制御回路を設け、ゼロクロス検出回路２４が接続された整流回路２１の出力端にスイッチング電源２２として昇圧型または昇降圧型のチョッパ回路を接続する。【選択図】図１
2006278009.tif 000002
【特許請求の範囲】
【請求項１】
自己保持機能を有する双方向スイッチング素子と、容量性要素が並列に接続された照明負荷と、交流電源とを直列に接続して閉回路を構成し、双方向スイッチング素子の点弧位相角を可変とすることで照明負荷への実効電力を可変とする位相制御回路を備える調光装置であって、交流電源と並列に接続された全波整流回路の出力端に入力電圧のゼロクロスを検出するゼロクロス検出回路を接続し、前記位相制御回路は、前記ゼロクロス検出回路で得られたゼロクロス検出信号の立ち上がり又は立ち下がりエッジから時間計測を行うことで双方向スイッチング素子の点弧位相角を決定し、双方向スイッチング素子のオン期間中は駆動電圧を与え続けるＤＣトリガ方式の位相制御回路であり、前記ゼロクロス検出回路が接続された前記全波整流回路の出力端に昇圧型または昇降圧型のチョッパ回路を接続したことを特徴とする調光装置。
【請求項２】
自己保持機能を有する双方向スイッチング素子と、容量性要素が並列に接続された照明負荷と、交流電源とを直列に接続して閉回路を構成し、双方向スイッチング素子の点弧位相角を可変とすることで照明負荷への実効電力を可変とする位相制御回路を備える調光装置であって、交流電源と並列に接続された全波整流回路の出力端に入力電圧がピークとなるタイミングを検出するピーク検出回路を接続し、前記位相制御回路は、前記ピーク検出回路で得られたピーク検出信号の立ち上がり又は立ち下がりエッジから時間計測を行うことで双方向スイッチング素子の点弧位相角を決定し、双方向スイッチング素子のオン期間中は駆動電圧を与え続けるＤＣトリガ方式の位相制御回路であることを特徴とする調光装置。
【請求項３】
自己保持機能を有する双方向スイッチング素子と、容量性要素が並列に接続された照明負荷と、交流電源とを直列に接続して閉回路を構成し、双方向スイッチング素子の点弧位相角を可変とすることで照明負荷への実効電力を可変とする位相制御回路を備える調光装置であって、前記位相制御回路は、交流電源のゼロクロスを検出するゼロクロス検出回路で得られたゼロクロス検出信号の立ち上がり又は立ち下がりエッジから時間計測を行うことで双方向スイッチング素子の点弧位相角を決定し、双方向スイッチング素子のオン期間中は駆動電圧を与え続けるＤＣトリガ方式の位相制御回路であり、前記ゼロクロス検出回路は、交流電源の正の半波における電圧ゼロクロスを検出する第１の整流回路と、負の半波における電圧ゼロクロスを検出する第２の整流回路を有することを特徴とする調光装置。
【請求項４】
請求項３において、前記ゼロクロス検出回路は、第１の整流回路と第２の整流回路のそれぞれの整流出力電圧が立ち上がるタイミングを検出する電圧比較回路を有することを特徴とする調光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は白熱電球やＬＥＤのような光源の照度を調節する調光装置に関するものである。
【背景技術】
【０００２】
従来、白熱灯を調光する手段として位相制御式調光装置がよく用いられている。位相制御式調光装置は一般的に商用交流電源と白熱灯負荷との間に直列に接続され、調光装置内部のスイッチング素子であるトライアックなどがＯＮする位相角（点弧位相角）を制御することにより、白熱灯負荷に供給する商用交流電圧の実効値を可変させて白熱灯負荷を調光制御する方式である。図９に位相制御式調光装置の動作波形を示す。白熱灯負荷では、電源電圧と負荷電流は同位相のため、電源のゼロクロスポイントでオフすれば、負荷電流もターンオフが可能である。
【０００３】
また、低電圧ハロゲン電球の点灯回路として、商用交流電圧を数十ＫＨｚの高周波に変換して、更に降圧トランスにて１２Ｖの高周波低電圧に変換する手段として、電子トランスがよく知られている。低電圧ハロゲン電球用電子トランスを前述した位相制御式調光装置と組み合わせて調光制御することも一般的な技術である。
【０００４】
位相制御式調光装置と電子トランスを組み合わせて使用する場合の回路構成は図１０のようになる。図中、１は交流電源、２は位相制御式調光装置、３は電子トランス、４は負荷である。この構成では双方向スイッチング素子であるトライアックＱ１とフィルタチョークＬ１の直列接続にフィルタコンデンサＣ１が並列に接続され、更に電子トランス側の雑音防止用コンデンサＣ２が直列接続される構成となるため、トライアックＱ１に流れる電流は商用周波数で使用する場合、容量性要素の影響で電源電圧の位相に対し進相となる場合がある。
【０００５】
図１１を用いて回路動作を説明する。ここでは、位相制御信号として、ターンオン時にのみゲート電圧を与えるパルストリガ方式ではなく、ターンオン期間中はゲート電圧を与え続けるＤＣトリガ方式を用いている。トライアックＱ１は位相制御信号がオフとなった後、保持電流以下の電流となるとオフする素子であるが、上述の進相電流の影響で位相制御信号がオフとなるタイミングで既にトライアックＱ１に流れる電流がゼロクロスポイントをまたいで転流しており、位相制御信号がオフの瞬間、保持電流以上の電流が流れていた場合、トライアックＱ１をオフできないので、交流電源の次の半周期にわたり、電流がゼロになるまでトライアックＱ１はオン状態を維持してしまう。
【０００６】
そこで従来、この問題を解決するために、図１２に示すように設計の段階でトライアックＱ１に流れる電流がゼロクロスポイントをまたぐ手前で位相制御信号をオフするように時間設定することで進相電流による調光動作の不具合を回避していた。図中、ｔ１のタイミングで位相制御信号がオフしてもトライアックＱ１はオフできないが、ｔ２のタイミングで位相制御信号がオフすることでトライアックＱ１はオフすることができる。
【０００７】
その具体的な手段の１つとして、トライアックＱ１に流れる電流のゼロクロスポイントを検出する回路を別途設けることで進相電流による調光不具合を回避する方式（特願２００４−２０６７４１号）や、マイクロコンピュータを用いて時間を設定することで進相電流による調光動作の不具合を回避する方式（特願２００４−２０６７４２号）、更に抵抗素子をコンデンサＣ２に並列に接続することで無効電流を増やしてトライアックＱ１に流れる電流の嵩上げを行い、電源電圧と主スイッチ電流の位相を略同一とすることでスイッチング素子のオフタイミングを意識せずとも主スイッチ電流のゼロポイントよりも位相制御信号がオフするタイミングを手前になるようにして誤動作を回避できる回路構成とする方式（特願２００４−２０６７４３号）を既に提案している。
【０００８】
なお、特許文献１には、位相制御によりインバータ式の放電灯点灯装置を調光する際に、全波整流器の出力端に昇圧チョッパ回路を接続することで、位相制御角に関わらずインバータ回路に入力される直流電圧を略一定とし、かつ、位相制御角の情報をインバータ回路に調光信号として入力することで、入力力率を改善しながら、調光制御を可能とする技術が開示されているが、位相制御信号はＤＣトリガ方式とは限らないし、進相負荷による誤点弧の課題は示唆されていない。
【特許文献１】特開平１１−１３５２９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述の特願２００４−２０６７４１号〜同３号の各方式は、いずれも何らかの手段を用いて、トライアックＱ１の電流がゼロとなるタイミングよりもＤＣトリガ方式の位相制御信号がオフするタイミングが手前になるようにしているが、位相制御信号のオン及びオフのタイミングを決定している時間の基準は、入力電圧のゼロクロス検出信号の立ち上がり又は立ち下がりエッジである。
【００１０】
この立ち上がり又は立ち下がりエッジは、図２に示すように、入力電圧をダイオードブリッジのような整流回路２１により整流した後の全波整流波形の谷部（低電圧領域）において例えばトランジスタＴｒ１などのスイッチ素子をオフさせ、マイコンの入力端子にＨレベルの信号が入力されている区間を電圧ゼロクロス区間とし、特に電圧ゼロクロスの立ち上がりエッジをマイコンのタイマーカウント開始の基準として取り扱っているが、整流回路２１の後段に降圧チョッパ方式のスイッチング電源を用いてマイコン及びその周辺回路の制御電源電圧Ｖｃｃを供給させる構成とした場合、スイッチング電源の出力電圧は制御電源電圧Ｖｃｃよりも低くできないので、当然、電源谷部においてはダイオードブリッジの出力側の電圧を完全にゼロボルトにすることはできない。
【００１１】
また、ダイオードブリッジの各ダイオード素子そのものも浮遊容量を若干持っており、素子各々でその値は異なるので、結果的に電圧ゼロクロス信号の立ち上がりエッジは、電源電圧が正→負となる場合と負→正となる場合とで検出しきい値Ｖｒｅｆをクロスする時間タイミングが異なる。言い換えれば、半周期毎に電圧ゼロクロス検出信号の立ち上がりタイミングと真の交流電圧ゼロクロスポイントまでの時間が、電源電圧が正→負となる場合と負→正となる場合とで異なる値となってしまうことになる。
【００１２】
従って、電源半周期毎に位相制御信号のオン及びオフのタイミングが異なってしまう結果となるので、設計の段階で考慮していたトライアックＱ１の電流がゼロとなるタイミングよりもＤＣトリガ方式の位相制御信号がオフするタイミングが遅れてしまうような不具合が生じる可能性があり、調光誤動作の要因となる。
【００１３】
これを解決するために、ダイオードブリッジの整流出力側に抵抗素子を並列接続することで、電源谷部においてもダイオードブリッジに電流を流して電源谷部で出力電圧が略ゼロボルトになるようにする対策も考えられるが、抵抗素子は発熱要素であるため、サイズ制約の厳しい商品に対しては不適当な対策であるし、回路効率を悪化させる要素でもあるので、好ましい対策とは言い難い。
【００１４】
本発明は上述のような不都合をなくし、位相制御のオン・オフタイミングを決定する上で重要な基準時間の計測を精度良く行えるようにすることを課題とする。
【課題を解決するための手段】
【００１５】
請求項１の調光装置は、上記の課題を解決するために、図１に示すように、自己保持機能を有する双方向スイッチング素子Ｑ１と、容量性要素Ｃ２が並列に接続された照明負荷４と、交流電源１とを直列に接続して閉回路を構成し、双方向スイッチング素子Ｑ１の点弧位相角を可変とすることで照明負荷４への実効電力を可変とする位相制御回路を備える調光装置であって、交流電源１と並列に接続された全波整流回路２１の出力端に入力電圧のゼロクロスを検出するゼロクロス検出回路２４を接続し、前記位相制御回路は、前記ゼロクロス検出回路２４で得られたゼロクロス検出信号の立ち上がり又は立ち下がりエッジから時間計測を行うことで双方向スイッチング素子Ｑ１の点弧位相角を決定し、双方向スイッチング素子Ｑ１のオン期間中は駆動電圧を与え続けるＤＣトリガ方式の位相制御回路であり、前記ゼロクロス検出回路２４が接続された前記全波整流回路２１の出力端にスイッチング電源２２として昇圧型または昇降圧型のチョッパ回路を接続したことを特徴とするものである。
【００１６】
請求項２の調光装置は、同じ課題を解決するために、図５に示すように、自己保持機能を有する双方向スイッチング素子Ｑ１と、容量性要素Ｃ２が並列に接続された照明負荷４と、交流電源１とを直列に接続して閉回路を構成し、双方向スイッチング素子Ｑ１の点弧位相角を可変とすることで照明負荷４への実効電力を可変とする位相制御回路を備える調光装置であって、交流電源１と並列に接続された全波整流回路２１の出力端に入力電圧がピークとなるタイミングを検出するピーク検出回路２６を接続し、前記位相制御回路は、前記ピーク検出回路２６で得られたピーク検出信号の立ち上がり又は立ち下がりエッジから時間計測を行うことで双方向スイッチング素子Ｑ１の点弧位相角を決定し、双方向スイッチング素子Ｑ１のオン期間中は駆動電圧を与え続けるＤＣトリガ方式の位相制御回路であることを特徴とするものである。
【００１７】
請求項３の調光装置は、同じ課題を解決するために、図７に示すように、自己保持機能を有する双方向スイッチング素子Ｑ１と、容量性要素Ｃ２が並列に接続された照明負荷４と、交流電源１とを直列に接続して閉回路を構成し、双方向スイッチング素子Ｑ１の点弧位相角を可変とすることで照明負荷４への実効電力を可変とする位相制御回路を備える調光装置であって、前記位相制御回路は、交流電源１のゼロクロスを検出するゼロクロス検出回路２４で得られたゼロクロス検出信号の立ち上がり又は立ち下がりエッジから時間計測を行うことで双方向スイッチング素子Ｑ１の点弧位相角を決定し、双方向スイッチング素子Ｑ１のオン期間中は駆動電圧を与え続けるＤＣトリガ方式の位相制御回路であり、前記ゼロクロス検出回路２４は、交流電源１の正の半波における電圧ゼロクロスを検出する第１の整流回路２１ａと、負の半波における電圧ゼロクロスを検出する第２の整流回路２１ｂを有することを特徴とするものである。
【００１８】
請求項４の調光装置は、請求項３において、前記ゼロクロス検出回路２４は、第１の整流回路２１ａと第２の整流回路２１ｂのそれぞれの整流出力電圧が立ち上がるタイミングを検出する電圧比較回路２８を有することを特徴とするものである。
【発明の効果】
【００１９】
各請求項の発明によれば、位相制御のオン／オフのタイミングの時間基準である交流電圧のゼロクロス検出信号の立ち上がりまたは立ち下がりのタイミングが交流電源の半周期毎にずれてしまうことを回避でき、その時間精度を向上させることができるので、誤点弧などの不都合を確実に防止できる。
【発明を実施するための最良の形態】
【００２０】
（実施形態１）
本発明の実施形態１の回路図を図１に示す。交流電源１には雑音防止用コンデンサＣ１が並列接続されている。コンデンサＣ１の一端は整流回路２１の交流入力端子の一端に接続されており、他端はフューズＦを介して整流回路２１の交流入力端子の他端に接続されている。整流回路２１の交流入力端子の両端にはサージ吸収素子ＺＮＲが並列接続されており、直流出力端子の両端にはスイッチング電源２２が接続されている。スイッチング電源２２は昇圧型または昇降圧型のチョッパ回路よりなり、交流電源１のゼロクロス付近でもスイッチング電流が流れる。スイッチング電源２２の出力端には、平滑用のコンデンサＣ３が並列接続されている。
【００２１】
位相制御用の双方向スイッチング素子としてのトライアックＱ１は、主電極間にフォトトライアックＱ４と抵抗分圧回路を接続されており、抵抗分圧回路の出力をゲート電極に印加されている。ゲート電極と一方の主電極の間には雑音防止用のコンデンサが並列接続されている。トライアックＱ１の他方の主電極にはフィルタチョークＬ１の一端が接続されており、フィルタチョークＬ１の他端は、雑音防止用のコンデンサＣ２を介して交流電源１の一端に接続されている。交流電源１の他端はトライアックＱ１の前記一方の主電極に接続されており、交流電源１、トライアックＱ１、フィルタチョークＬ１、コンデンサＣ２で直列閉回路を構成している。このコンデンサＣ２の両端が位相制御式調光装置の出力端となり、その出力端間には負荷４が並列接続されている。負荷４としては、白熱球のほか、電子トランスやＬＥＤ負荷などが適宜接続される。
【００２２】
図３はスイッチング電源２２の内部構成を示している。図中、Ｖｉｎは整流回路２１から出力される全波整流された脈流電圧、Ｖｏｕｔは平滑化された直流の出力電圧である。図（ａ）は比較例として示した降圧型チョッパであり、Ｖｉｎ＜Ｖｃｃとなった時点で電源から電流を引き込めなくなるので、整流出力電圧の谷部で脈流電圧がＶｃｃを下回る場合、入力電流は流れない。図（ｂ）は実施形態として示した昇圧型チョッパであり、スイッチング素子Ｑ３を閉じている区間にインダクタＬ３へ電磁エネルギーを蓄積して、その後、スイッチング素子Ｑ３をオフするとダイオードＤ３を介してコンデンサＣ３に電力を供給させるので、整流出力電圧の谷部においても入力電流が流せないということはない。
【００２３】
図（ｃ）は好ましい実施形態として示した昇降圧型チョッパ（その１）であり、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎとは極性が反対となる。図（ｄ）はさらに好ましい実施形態として示した昇降圧型チョッパ（その２）であり、スイッチング素子Ｑ２，Ｑ３は同期してスイッチングを行う。スイッチング素子Ｑ２とＱ３がオンしている間にインダクタＬ３に電磁エネルギーを蓄積し、スイッチング素子Ｑ２とＱ３がオフすると、ダイオードＤ２，Ｄ３を介して蓄積された電磁エネルギーをコンデンサＣ３に供給する。スイッチのオン時にインダクタＬ３にエネルギーを蓄積させ、それをスイッチのオフ時に出力側に供給するという点では、昇圧型チョッパと同じ動作となっている。
【００２４】
スイッチング電源２２として図３（ｃ），（ｄ）のような昇降圧型チョッパを用いた場合には、平滑用のコンデンサＣ３には整流回路２１の出力電圧を昇圧または降圧した直流電圧が得られるので、比較的容易に制御電源電圧Ｖｃｃを得ることが出来る。一方、スイッチング電源２２として図３（ｂ）のような昇圧型チョッパを用いた場合には、平滑用のコンデンサＣ３には整流回路２１の出力電圧を昇圧した高い直流電圧が得られるので、分圧抵抗や後段の降圧チョッパにより適宜降圧して直流低電圧に変換し、あるいは、チョッパ用のチョークコイル（インダクタ）に２次巻線を設けて、その出力を整流平滑することにより直流低電圧を得た後、この直流低電圧を三端子レギュレータなどにより適宜安定化して、制御電源電圧Ｖｃｃとして制御回路２３に供給すると良い。
【００２５】
制御回路２３はマイコンとその周辺回路を含み、フォトトライアックＱ４の駆動信号として位相制御信号を出力する。ここでは、位相制御信号として、ターンオン時にのみ駆動電圧を与えるパルストリガ方式ではなく、ターンオン期間中は駆動電圧を与え続けるＤＣトリガ方式（ベタトリガ方式ともいう）を用いている。
【００２６】
制御回路２３は整流回路２１の直流出力端に接続されたゼロクロス検出回路２４により交流電源１のゼロクロス点を検出しており、検出されたゼロクロス点を基準としてマイコンのタイマーカウントを開始させることにより、交流電源１の電源周期に同期した位相制御信号を出力することが可能となっている。
【００２７】
ゼロクロス検出回路２４の回路構成の一例を図２に示す。この例では、ダイオードブリッジよりなる整流回路２１の直流出力端に、分圧用の抵抗Ｒ１，Ｒ２，Ｒ３の直列回路を接続し、抵抗Ｒ３の両端電圧をトランジスタＴｒ１のベース・エミッタ間に供給している。トランジスタＴｒ１のエミッタはグランドに接続されており、コレクタはプルアップ用の抵抗Ｒ４を介して制御電源電圧Ｖｃｃのラインに接続されている。
【００２８】
次に、本回路の基本動作について説明する。交流電源１からの入力交流電圧のゼロクロス検出信号の立ち上がりを制御回路２３のマイコンが認識すると、そこからタイマーカウント動作を開始させて、どのタイミングで主スイッチであるトライアックＱ１をオンさせるのかを、別設の可変抵抗器ＶＲからのアナログ入力を読みとって決定する。このアナログ入力としては、制御電源電圧Ｖｃｃを可変抵抗器ＶＲで分圧した０〜Ｖｃｃの直流電圧を用いる。
【００２９】
一方、トライアックＱ１のオフのタイミングは、設計の段階で電圧ゼロクロス信号の立ち上がりから決められた時間をカウントして、所定時間が経過するとオフさせる動作を行う。また、トライアックＱ１に流れる電流を検出する電流検出手段を併用する場合には、トライアックＱ１に位相制御信号を与える所定時間というのは、電圧ゼロクロス信号の立ち上がりから電流検出手段がゼロクロス点を検出するまでの時間よりも短い時間となるように設定する。
【００３０】
以上、述べたように、本調光装置では電圧ゼロクロス信号の立ち上がりからマイコンのタイマーカウント動作を開始させてオンタイミング及びオフタイミングをマイコンから信号出力して電源半周期毎に調光動作を行っている。
【００３１】
この回路動作を行う上で重要な設計要件として、交流電源１からの入力交流電圧のゼロクロスタイミングを信号として精度良くとらえ、マイコンによるタイマーカウント開始のタイミングを精度良く設定することである。
【００３２】
その場合、問題となるのが、スイッチング電源２２として、降圧型チョッパ回路を使用していると、電源谷部で整流回路２１の入力側から出力側に電流を引き込めず、整流回路２１に電流が流せないことであり、その結果、整流回路２１の出力電圧の谷部波形が０Ｖとならないことである。
【００３３】
図４を用いてゼロクロス検出動作における上記の問題点を説明する。図２に示したゼロクロス検出回路２４では、整流回路２１の出力側にスイッチング電源２２として、図３（ａ）のような降圧型チョッパを使用していると、整流回路２１から出力される脈流電圧波形は、図４（イ）の実線で示すような波形となり、交流電源１のゼロクロス付近でもゼロにならない。したがって、真の電圧ゼロクロスポイントを検出することは不可能であり、実際に行っている電圧ゼロクロス検出はゼロクロスポイントに近い箇所をトランジスタＴｒ１のスイッチングを利用して検出し、電源電圧の谷部をゼロクロス検出パルスの立ち上がりもしくは立ち下がりで捕らえて、そこからタイマーカウントの開始を行っていることになる。
【００３４】
交流電源１からの交流入力電圧が理想的に整流された場合は、図４（イ）の破線で示すような波形となり、タイマーカウントの開始点は真の電圧ゼロクロスポイントからみて、図４（ロ）に示すように、時間ｔａ早く（ゼロクロス電圧立ち上がり）もしくは遅く（電圧ゼロクロス立ち下がり）に精度良く設定できる。
【００３５】
しかしながら、整流回路２１の出力電圧が電源谷部で０Ｖとならない場合、電圧ゼロクロス信号の立ち上がりもしくは立ち上がりは真の値よりもｔｂずれて検出される。すると、図４（ハ）に示すように、タイマーカウントの開始ポイントが設計値よりも（ｔａ−ｔｂ）ずれてしまうので、主スイッチであるトライアックＱ１のオフされるタイミングがその分、遅れてしまうことになり、場合によっては、主スイッチ電流の転流後に位相制御信号がオフされる動作となるため、誤点弧の原因となる。
【００３６】
また、誤点弧とはならないまでも、主スイッチであるトライアックＱ１のオン・オフされるタイミングがずれることにより、電源半周期毎に負荷電流の実効値が変わるので、ちらつきの要因となる。特に負荷４として、ＬＥＤなどのワット数の小さい負荷が接続された場合は顕著に現われる。
【００３７】
本実施形態においては、上記問題について対策を施したものであり、従来、スイッチング電源２２として図３（ａ）に示すような降圧型チョッパを用いていたが、本実施形態においては、スイッチング電源２２として、図３（ｂ）に示すような昇圧型チョッパあるいは図３（ｃ），（ｄ）に示すような昇降圧チョッパ回路を用いた点が特徴である。
【００３８】
降圧型チョッパでは、図３（ａ）に示すように、スイッチング素子Ｑ３がオンしている区間、入力電流の流れる閉ループに出力端子も接続されるため、電源電圧（整流出力電圧）が下がっていき、Ｖｉｎ＝Ｖｏｕｔとなった時点では、もはやスイッチング素子Ｑ３を介する電流は、入力側から出力側へ引き込めなくなるので、電源電圧の谷部では整流回路２１に電流を流すことができずに、浮いた状態となる。
【００３９】
一方、昇圧型チョッパでは、図３（ｂ）に示すように、スイッチング素子Ｑ３のオンにより一旦電流を蓄えるモードがあり、この場合に電源電圧の谷部においても整流回路２１を介して電流を流すことが出来るため、電源谷部において整流回路２１の出力電圧を略０Ｖとすることができる。
【００４０】
図３（ｃ），（ｄ）に示す昇降圧型チョッパにおいても、一旦、チョッパーチョークＬ３に電磁エネルギーを蓄えるモードを有するという点では昇圧型チョッパと同じである。このため、電源谷部において電源半周期毎に電圧ゼロクロス信号の立ち上がりタイミングを精度良く検出できるという点において、降圧型チョッパよりも昇圧型チョッパまたは昇降圧型チョッパを用いる方が優れている。更にマイコンなどに電源を供給する目的であれば、昇圧型チョッパよりは昇降圧型チョッパを用いる方が電源として適当である。
【００４１】
（実施形態２）
本発明の実施形態２について、図５、図６を用いて説明する。主回路構成は実施形態１のものと同一のため、重複する説明は省略する。実施形態１においては、スイッチング電源２２として昇圧型チョッパまたは昇降圧型チョッパを用いたが、本実施形態においては、スイッチング電源２２は降圧型チョッパとしている。また、実施形態１と顕著に異なる構成として、整流回路２１の整流出力電圧を平滑コンデンサＣ３によって平滑する前と後に電圧を検出する平滑前電圧検出手段２５ａと平滑後電圧検出手段２５ｂを設けて、各電圧検出手段２５ａ，２５ｂで検出した信号を元に電圧ピーク検出信号を生成する電圧ピーク検出回路２６を設けている。電圧ピーク検出回路２６は、例えば、電圧比較回路（コンパレータ）よりなる。
【００４２】
本実施形態では、実施形態１で述べたような電源谷部において、電圧不定領域が生じることにより、電圧ゼロクロス信号の立ち上がり／立ち下がりのタイミングが電源の半周期毎に異なってしまう現象そのものを解消するのでは無く、同一位相角において整流電圧が毎周期ごとに確実に取り出せる整流出力電圧の山部で電圧を検出する構成を採用したことが特徴である。
【００４３】
具体的には、図６（ａ）に示すように、平滑用のコンデンサＣ３による平滑電圧Ｖｂを基準電圧としてコンパレータの一方の端子に入力し、平滑前の整流電圧Ｖａをコンパレータの他方の端子に入力すれば、コンパレータの出力は、図６（ｄ）に示すように、整流出力電圧のピーク付近において、電圧ピーク検出信号として用いることができる。
【００４４】
図６（ｂ）は電源谷部で検出した電圧ゼロクロス信号であり、その立ち上がりのタイミングと、真の電圧ゼロクロスポイントの間隔は、正の半サイクルと負の半サイクルとでｔ１，ｔ２のように、ばらついている。したがって、これらｔ１，ｔ２のタイミングでタイマーカウント動作を開始すると、図６（ｃ）に示すように、位相制御信号のＯＮタイミング、ＯＦＦタイミングには、ばらつきが生じる。
【００４５】
これに対して、図６（ｄ）に示すように、電圧ピーク検出信号を利用した場合には、その立ち上がりのタイミングと、真の電圧ゼロクロスポイントの間隔は、ｔ３，ｔ４のように安定しており、したがって、電圧ピーク検出信号の立ち上がりでタイマーカウント動作を開始すれば、位相制御信号のＯＮタイミング、ＯＦＦタイミングを精度良く設定できることになる。
【００４６】
また、実施形態１においては昇圧型チョッパまたは昇降圧型チョッパをスイッチング電源２２として使用しているが、スイッチング電源２２の出力をマイコン用の制御電源電圧Ｖｃｃなどに使用することを考えると、スイッチング電源２２として降圧型チョッパを用いる本実施形態の方が使い勝手が良い。
【００４７】
（実施形態３）
本発明の実施形態３について、図７、図８を用いて説明する。本実施形態では、整流回路２１としてダイオードブリッジによる全波整流回路ではなく、正の半波及び負の半波を整流する半波整流回路を２つを設けたことを特徴とする。
【００４８】
上述の実施形態２のように、整流回路２１として全波整流回路を用いた場合、整流ブリッジ回路を構成する各ダイオードの持つ浮遊容量成分の影響で電源谷部において、電荷の引き抜きに所定の放電時間を要してしまうので、整流回路２１の出力電圧は完全にはゼロにならない。つまり、図６（ａ）に示すように、浮遊容量に溜まった電荷が放電し切らないまま、交流電源１の電圧極性が反転するため、電源谷部の残留電荷は再度充電され、完全に引き抜かれることはない。
【００４９】
この場合、図６（ａ）の整流出力電圧Ｖａの立ち下がり部分で、スレショルド電圧を下回ると、ゼロクロス検出信号が立ち上がるが、その立ち上がりタイミングについては、浮遊容量の値とスレショルド電圧で決まってしまうので、タイマーカウント開始のタイミングを精度良く設計することは困難である。また、図６（ａ）の整流出力電圧Ｖａの立ち上がり部分で、スレショルド電圧を上回ると、ゼロクロス検出信号が立ち下がるが、そのタイミングを利用して、タイマーカウント開始のタイミングを設定しようとすると、残留電圧が残った状態から再度交流電圧の極性反転により充電されるので、全波整流回路では、整流出力電圧Ｖａの谷部は決して埋まることがない。
【００５０】
このような電源谷部波形の時にゼロクロス検出信号を取ろうとすると、ゼロクロス検出信号の立ち上がりでも立ち下がりでも浮遊容量値の大きさにより、整流出力電圧Ｖａがスレショルド電圧を横切るタイミングは異なってくるので、ゼロクロス検出信号の立ち上がり／立ち下がりのタイミングがずれることになり、タイマーカウントの開始タイミングを精度良く設計することが出来ない。
【００５１】
そこで、本実施形態においては、整流回路として第１整流回路２１ａと第２整流回路２１ｂを設けて、正の半波、負の半波をそれぞれ独立して整流する方式とした。
【００５２】
ここで、第１整流回路２１ａ及び第２整流回路２１ｂは半波整流用のダイオードよりなり、第１及び第２のインピーダンス２７ａ，２７ｂは例えば分圧抵抗よりなる。
【００５３】
図８（ａ）は第１整流回路２１ａの整流出力電圧により第１のインピーダンス２７ａに生じた検出電圧ＶＡ、図８（ｂ）は第２整流回路２１ｂの整流出力電圧により第２のインピーダンス２７ｂに生じた検出電圧ＶＢ、図８（ｃ）は電圧比較回路２８から出力されるゼロクロス検出信号である。この図８（ｃ）に示されるように、電圧比較回路２８は、第１または第２のインピーダンス２７ａ，２７ｂの検出電圧ＶＡ，ＶＢが所定のスレショルド電圧Ｖｒｅｆを越えたときにＬレベル信号を出力し、かつ、第１および第２のインピーダンス２７ａ，２７ｂの検出電圧ＶＡ，ＶＢが共に所定のスレショルド電圧Ｖｒｅｆを越えないときに、Ｈレベル信号を出力するような電圧比較回路である。
【００５４】
この実施形態では、図８（ｃ）に示したゼロクロス検出信号の立ち上がりタイミングではなく、立ち下がりタイミングを用いて、位相制御信号を生成するためのマイコンのタイマーカウント動作を開始させている。
【００５５】
本実施形態においても、整流出力電圧の立ち下がりにおいて、浮遊容量により残留電荷が溜まり、ゼロクロス点においても整流出力電圧が直ちにゼロには到達しない点は全波整流方式と同じであるが、整流出力電圧の立ち上がり部においては、半波整流方式の場合、電源半周期の期間に浮遊容量による残留電荷の放電をほぼ完了させることができるので、電源半周期の時間が経過した後、整流出力電圧の印加時に真のゼロクロス点から立ち上がった整流出力電圧がスレショルド電圧Ｖｒｅｆに到達するまでの時間（ゼロクロス検出信号の立ち下がりタイミング）は残留電荷などの影響を受けないから、電圧ゼロクロスのタイミングを精度良く検出することができる。
【００５６】
すなわち、図８（ｃ）のゼロクロス検出信号の立ち下がりタイミングについては、真の電圧ゼロクロスポイントからの時間遅れに浮遊容量の残留電荷の影響が無いので、このタイミングでマイコンのタイマーカウント動作を開始させれば、位相制御信号のＯＮタイミング、ＯＦＦタイミングを精度良く設定することができるのである。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施形態１の回路図である。
【図２】本発明の実施形態１に用いる電圧ゼロクロス検出回路の一例を示す回路図である。
【図３】本発明の実施形態１と比較例に用いるスイッチング電源の例を示す回路図である。
【図４】本発明の実施形態１と比較例の動作説明のための波形図である。
【図５】本発明の実施形態２の回路図である。
【図６】本発明の実施形態２の動作説明のための波形図である。
【図７】本発明の実施形態３の回路図である。
【図８】本発明の実施形態３の動作説明のための波形図である。
【図９】従来の位相制御式調光装置の原理説明のための波形図である。
【図１０】従来例の回路図である。
【図１１】従来例の問題点を説明するための波形図である。
【図１２】他の従来例の動作説明のための波形図である。
【符号の説明】
【００５８】
１    交流電源
Ｑ１  双方向スイッチング素子（トライアック）
Ｌ１  フィルターチョーク
Ｃ２  雑音防止用コンデンサ
２１  整流回路
２２  スイッチング電源
２３  制御回路
２４  ゼロクロス検出回路
４    負荷
【図１】
2006278009.tif 000003
【図２】
2006278009.tif 000004
【図３】
2006278009.tif 000005
【図４】
2006278009.tif 000006
【図５】
2006278009.tif 000007
【図６】
2006278009.tif 000008
【図７】
2006278009.tif 000009
【図８】
2006278009.tif 000010
【図９】
2006278009.tif 000011
【図１０】
2006278009.tif 000012
【図１１】
2006278009.tif 000013
【図１２】
2006278009.tif 000014