(57)【要約】【課題】メモリバックアップ機能を有する半導体回路において、メモリバックアップ処理専用のハードウエアを最小限の規模で実現し、メモリバックアップ処理の要否判断を可能にして処理オーバーヘッド減らし、最低限の処理時間と消費電力でメモリバックアップ処理を実現する。【解決手段】メモリバックアップ処理の制御情報が設定される退避処理設定部１１０と、バックアップ元メモリ１０４のアクセス状態を監視するアクセス監視部１０５と、アクセス監視部１０５によりバックアップ元メモリ１０４に対する書き込みアクセスが検出されたときに退避処理設定部１１０に設定された制御情報に従ってメモリバックアップ処理を実行させる退避処理決定手段１００とを備える。さらにメモリバックアップ処理対象とする領域を設定する退避領域設定部を備えることもできる。【選択図】図１
2006309566.tif 000002
【特許請求の範囲】
【請求項１】
バックアップ元メモリの内容をバックアップ先メモリに退避するメモリバックアップ装置において、メモリバックアップ処理の制御情報が設定される退避処理設定部と、前記バックアップ元メモリのアクセス状態を監視するアクセス監視部と、前記アクセス監視部により前記バックアップ元メモリに対する書き込みアクセスが検出されたときに前記退避処理設定部に設定された制御情報に従ってメモリバックアップ処理を実行させる退避処理決定手段と、を備えるメモリバックアップ装置。
【請求項２】
前記バックアップ元メモリにおけるメモリバックアップ処理対象とする領域を設定する退避領域設定部を備え、前記退避処理決定手段は前記退避領域設定部に設定された領域のみに対してメモリバックアップ処理を実行する請求項１記載のメモリバックアップ装置。
【請求項３】
前記バックアップ元メモリにアクセスする演算ハードウエアが停止状態であることの検出手段と、前記バックアップ先メモリがアクセスウエイト状態であることの検出手段とを備え、前記退避処理決定手段は前記演算ハードウエアが停止状態であること、かつ前記バックアップ先メモリがアクセスウエイト状態でないことを条件としてメモリバックアップ処理を実行する請求項１記載のメモリバックアップ装置。
【請求項４】
バックアップ元メモリに対するアドレス発生回路、ライト信号発生回路、リード信号発生回路およびデータバスをメモリテスト回路と共有する請求項１記載のメモリバックアップ装置。
【請求項５】
電源遮断の指示を行う信号とメモリバックアップ処理の終了を示すフラグとの論理積により電源に送る電源遮断信号を生成する手段を備える請求項１記載のメモリバックアップ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＬＳＩ等に内蔵するメモリの内容を外付けメモリ等にバックアップする技術、およびこれに付随するパワーマネージメント技術に関する。
【背景技術】
【０００２】
移動体通信機器に代表される低消費電力が要求される機器においては、ユーザが機器を一定期間使用しない場合にスリープ動作に移行する等により低消費電力化を図っている。同時に機器に使用されるＬＳＩは動作電力低減のため、低電圧化が進んでいる。
【０００３】
ＬＳＩの低電圧化に伴う閾値電圧の低下等によりスタンバイ電流の増加が顕著となっており、スリープ時の消費電力を低減するためには、スリープ時の動作停止だけでなくＬＳＩの電源を遮断する必要性が増している。
【０００４】
ＬＳＩの電源遮断時における従来のメモリバックアップ方法を図９を用いて説明する。図９において、１０４はメモリバックアップの対象となるバックアップ元メモリ、１０６は演算ハードウエア部、１０７はＣＰＵ等の制御部、１０８はバス制御部、１０９は外部のバックアップ先メモリ、１５０はバス切り替えセレクタ、１３３はバックアップ元メモリ１０４からの読み出しデータ信号、１２１、１２２、１２３はそれぞれ演算ハードウエア部１０６からのライトアドレス・データ信号、ライト信号、リード信号である。
【０００５】
第一のメモリバックアップ方法としては、制御部１０７によりバス制御部１０８およびバス切り替えセレクタ１５０を介してバックアップ元メモリ１０４の内容を読み出しデータ信号１３３に読み出し、外部のバックアップ先メモリ１０９へ書き出しを行う方法がある。
【０００６】
第二の方法としては、メモリバックアップ機能をハードウエアとして実装する方法がある。図９において、退避処理設定部１１０、バックアップ元メモリ１０６のアドレス発生回路１０１、ライト信号発生部１０２、リード信号発生部１０３がメモリバックアップ機能として実装されたハードウエアである。
【０００７】
制御部１０７からの退避処理設定を退避処理設定部１１０に受けると、アドレス発生回路１０１、ライト信号発生部１０２、リード信号発生部１０３を制御し、バックアップ元メモリ１０６からバックアップ先メモリ１０９への退避処理およびバックアップ先メモリ１０９からバックアップ元メモリ１０６への復元処理を行う。
【０００８】
第三の方法としては、データ保持の必要なメモリに関しては電源遮断を行わず、バックアップ電源１７０によりバックアップ元メモリ１０６のデータの保持を行う方法がある。
【０００９】
第四の方法としては、システム的・ソフトウエア的に保持すべきデータを排除し、動作開始時は常にパワーオンリセット相当の動作を実施し、不揮発性メモリもしくは電源保持されているメモリからのデータロードを行うことにより、メモリバックアップおよびリカバリ相当の機能を実現する方法がある。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、従来の方法はそれぞれ実現性に問題があった。第一の方法においては、ＣＰＵ等の制御部にメモリバックアップ処理用のプログラムを用意する必要があり、またＣＰＵ等の制御部がアクセス不可能なメモリに対してはバックアップが不可能であった。
【００１１】
第二の方法においては、メモリバックアップ処理用ハードウエアを持つことで処理を実現できるが、メモリバックアップ処理の要否判断なしに行うためにメモリバックアップ時の電流オーバーヘッドが大きいことや、専用のハードウエアを持つため回路規模が増大することが問題であった。
【００１２】
第三の方法においては、ＬＳＩ設計における電源設計が複雑になるため小型化に対する障害となる。また、メモリ部分のリーク電流を抑えることができないという問題があった。
【００１３】
第四の方法においては、電源遮断を想定されていないアーキテクチャの場合にアーキテクチャ見直しが必要となるという問題がある。また、実動作中に得られたユーザの使用アプリケーションのパラメータ情報や通信ステータス情報等、必ず保持が必要な情報も存在するため、適用可能なシステムが限定されることになる。
【００１４】
本発明は、メモリバックアップ処理専用のハードウエアを最小限の規模で実現し、メモリバックアップ処理の要否判断を可能にして処理オーバーヘッド減らし、最低限の処理時間と消費電力でメモリバックアップ処理を実現することができるメモリバックアップ装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
第１のメモリバックアップ装置は、バックアップ元メモリの内容をバックアップ先メモリに退避するメモリバックアップ装置において、メモリバックアップ処理の制御情報が設定される退避処理設定部と、前記バックアップ元メモリのアクセス状態を監視するアクセス監視部と、前記アクセス監視部により前記バックアップ元メモリに対する書き込みアクセスが検出されたときに前記退避処理設定部に設定された制御情報に従ってメモリバックアップ処理を実行させる退避処理決定手段とを備える。
【００１６】
上記構成によれば、バックアップ元メモリのアクセス状態を監視し、メモリバックアップの要否を判断してメモリバックアップ処理を実行するため、メモリバックアップ処理のオーバーヘッドを小さくすることができ、最低限の処理時間と消費電力でメモリバックアップ処理を実行することができる。
【００１７】
第２のメモリバックアップ装置は、第1のメモリバックアップ装置において、前記バックアップ元メモリにおけるメモリバックアップ処理対象とする領域を設定する退避領域設定部を備え、前記退避処理決定手段は前記退避領域設定部に設定された領域のみに対してメモリバックアップ処理を実行する。
【００１８】
上記構成によれば、バックアップが必要と設定されたメモリ領域のみを対象としてメモリバックアップ処理を実行するため、さらにメモリバックアップの処理時間を短縮し、消費電力を低減することができる。
【００１９】
第3のメモリバックアップ装置は、第1のメモリバックアップ装置において、前記バックアップ元メモリにアクセスする演算ハードウエアが停止状態であることの検出手段と、前記バックアップ先メモリがアクセスウエイト状態であることの検出手段とを備え、前記退避処理決定手段は前記演算ハードウエアが停止状態であること、かつ前記バックアップ先メモリがアクセスウエイト状態でないことを条件としてメモリバックアップ処理を実行する。
【００２０】
上記構成によれば、バックアップ元メモリにアクセスするハードウエアの動作状態を監視してメモリバックアップの可否を判断するため、誤動作を防止するためのメモリバックアップ処理の設定を容易化することができ、メモリバックアップ処理を最短の時間で実行することができる。
【００２１】
第４のメモリバックアップ装置は、第１のメモリバックアップ装置において、バックアップ元メモリに対するアドレス発生回路、ライト信号発生回路、リード信号発生回路およびデータバスをメモリテスト回路と共有する。
【００２２】
上記構成によれば、メモリバックアップに必要な回路をメモリテスト回路と共有するため、従前からあるメモリテスト回路とほぼ同等の回路規模でメモリバックアップ回路を実装することができ、全体の回路規模増加を最小限に抑えることができる。
【００２３】
第５のメモリバックアップ装置は、第１のメモリバックアップ装置において、電源遮断の指示を行う信号とメモリバックアップ処理の終了を示すフラグとの論理積により電源に送る電源遮断信号を生成する手段を備える。
【００２４】
上記構成によれば、ＣＰＵ等の制御部がメモリバックアップ処理を意識することなくスリープ状態への移行を指令することができるため、システム動作の見直し等を伴わずに適用することができ、従来からあるアプリケーションへのメモリバックアップ装置の導入が容易になる。
【発明の効果】
【００２５】
本発明によれば、バックアップ元メモリのアクセス状態を監視し、メモリバックアップの要否を判断してメモリバックアップ処理を実行するため、メモリバックアップ処理のオーバーヘッドを最小限にすることができ、最低限の処理時間と消費電力でメモリバックアップ処理を実行することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施形態について図面を参照しながら説明する。図１は本発明の第一の実施形態に係るメモリバックアップ装置の構成を示すブロック図である。また、図６はその動作を説明するフローチャートである。
【００２７】
図１において、１０４はメモリバックアップの対象となるバックアップ元メモリ、１０６は演算ハードウエア部、１０７はＣＰＵ等の制御部、１０８はバス制御部、１０９は外部のバックアップ先メモリ、１５０はバス切り替えセレクタである。
【００２８】
さらに、１０５は演算ハードウエア部１０６からバックアップ元メモリ１０４へのアクセスを常時監視するアクセス監視部、１００は退避処理決定手段、１１０は退避処理設定部、１０１、１０２、１０３はそれぞれバックアップ元メモリ１０６のアドレス発生回路、ライト信号発生部、リード信号発生部であり、１１１、１１２、１１３はそれぞれバックアップ先メモリ１０９のアドレス発生回路、ライト信号発生部、リード信号発生部である。
【００２９】
また、１２０はバックアップ先メモリ１０９からの読み出しデータ信号、１２１、１２２、１２３はそれぞれ演算ハードウエア部１０６からのライトアドレス・データ信号、ライト信号、リード信号であり、１３０、１３１、１３２はそれぞれバックアップ先メモリ１０９に対するリード信号、ライト信号、アドレス信号、１３３はバックアップ元メモリ１０４からの読み出しデータ信号である。
【００３０】
本実施形態の中心となるのはアクセス監視部１０５および退避処理決定手段１００である。アクセス監視部１０５はバックアップ元メモリ１０４に対する書き込みアクセスがあったことをアドレス・データ信号１２１およびライト信号１２２を用いて検出する。
【００３１】
制御部１０７から退避処理設定部１１０に対して退避処理設定が与えられると、退避処理決定手段１００は、アクセス監視部１０５からの書き込みアクセス検出情報を元に、アドレス発生回路１０１およびリード信号発生部１０３と、アドレス発生回路１１１およびライト信号発生部１１２を動作させ、バックアップ元メモリ１０４からバックアップ先メモリ１０９への退避処理を実行する。
【００３２】
このとき、セレクタ１５０を通常動作時からバックアップモードに切り替え、アドレス発生回路１０１およびリード信号発生部１０３によりバックアップ元メモリ１０４のアドレスを発行する。読み出されたデータ１３３は、同時に発行されるバックアップ先メモリのアドレス信号１３２およびライト信号１３１により、バックアップ先メモリ１０９に書き込まれる。
【００３３】
逆にバックアップ先メモリ１０９からバックアップ元メモリ１０４への復元処理を行う場合は、アドレス発生回路１１１およびリード信号発生部１１３によりバックアップ先メモリ１０９からの読み出しを行い、同時にアドレス発生回路１０１およびライト信号発生部１０２により、読み出しデータ１２０をバックアップ元メモリ１０４へ書き込む。
【００３４】
上記一連のバックアップ処理および復元処理はメモリ毎に行っても、領域毎もしくは空間全体に対して行ってもよい。必要とされる処理時間は回路規模等により決定される。
【００３５】
ＣＰＵやＤＳＰの命令部分等で内容が更新されないと分かっているメモリ領域がある場合には、更新される領域のみをアクセス監視部の対象にしてもよい。また、バックアップ時のデータ整合性確保のため、チェックサム等を保存しておき照合することも考えられる。
【００３６】
図２は本発明の第二の実施形態に係るメモリバックアップ装置の構成を示すブロック図である。また、図７はその動作を説明するフローチャートである。
【００３７】
本実施形態は、第一の実施形態のメモリバックアップ装置に対して退避領域設定部１４０を付加した構成である。これにより、メモリ内容が更新されていても復元時には初期値があればよいと分かっている場合等では、退避領域設定ができるようにすることで不要な退避処理を行わないようにすることができる。
【００３８】
退避処理設定部１１０に対して退避処理設定が与えられると、退避処理決定手段１００は、アクセス監視部１０５の情報およびアドレス発行時に退避領域設定部１４０の設定を読み取り、退避領域に設定されたメモリ領域に対してのみ退避処理を実施する。退避処理が必要かどうかを判断するために、アクセス監視部の情報１４１を制御部１０７が読み取れるようにしてもよい。
【００３９】
図３は本発明の第三の実施形態に係るメモリバックアップ装置の構成を示すブロック図である。また、図８はその動作を説明するフローチャートである。
【００４０】
本実施形態は、第一の実施形態のメモリバックアップ装置に対して、メモリバックアップ処理を実行しようとしたときに、当該メモリを使用する演算ハードウエア部１０６が動作状態にあることを示す動作イネーブル信号１３４と、制御部１０７等のハードウエアがバックアップ先メモリ１０９にアクセスしていることを示すウエイト信号１３５を付加した構成である。これにより、メモリバックアップ処理を実施できる状態にあるか否かを確認することができる。
【００４１】
スリープ状態へ移行する場合は、そのときの処理と並行してメモリバックアップ処理を実行したいことがある。その際に、退避処理設定部１１０に退避処理の指示が与えられるが、そのときに演算ハードウエア部１０６が動作していると不定のデータ（更新される可能性のあるデータ）をバックアップしてしまう可能性がある。
【００４２】
そこで、動作イネーブル信号１３４を用いて演算ハードウエア部１０６が停止するのを待ってからメモリバックアップ処理ができるようにする。そうすることで、メモリバックアップ設定を容易化することができ、メモリバックアップ処理を最短の時間で実行することができる。
【００４３】
また、制御部１０７等のハードウエアがバックアップ先メモリ１０９にアクセス中である場合にも、バス制御部からウエイト信号１３５を発行することによりメモリバックアップ処理との競合を防止することができる。メモリバックアップ処理が時間的にクリティカルになる場合はメモリバックアップ処理を優先し、他のハードウエアに対するウエイト信号を発行するようにしてもよい。
【００４４】
図４は本発明の第四の実施形態に係るメモリバックアップ装置の構成を示すブロック図である。本実施形態は、第一の実施形態のメモリバックアップ装置に対して、バックアップ元メモリ１０４に対するメモリテスト回路としてメモリテスト制御回路１６０および比較回路１６１を付加した構成である。
【００４５】
メモリを実装するＬＳＩはメモリテスト回路を備えるものが多い。その場合に、メモリバックアップ回路とメモリテスト回路では、各メモリに対してバス接続が行われることと、メモリに対するアドレス生成回路とライト信号およびリード信号の発生回路があることで、多くの回路を共用することができる。
【００４６】
本実施形態の構成では、メモリバックアップ回路とメモリテスト回路でアドレス発生回路１０１とライト信号発生部１０２およびリード信号発生部１０３を共有することにより、従前からあるメモリテスト回路とほぼ同等の回路規模でメモリバックアップ回路を実装することができ、全体の回路規模増加を最小限に抑えることができる。
【００４７】
また、メモリテスト回路はビルトインセルフテスト回路として実装されることが多く、ＬＳＩのデザインオートメーションツールにより自動的もしくは半自動的に実装されることが多い。これを利用して、本発明のメモリバックアップ回路をメモリテスト回路を拡張する形でデザインオートメーションツール上に実装することにより、システム的な考慮およびそれに従った回路設計を必要とせずに、従来のアプリケーションに対して容易に追加することができる。
【００４８】
図５は本発明の第五の実施形態に係るメモリバックアップ装置の構成を示すブロック図である。本実施形態は、第一の実施形態のメモリバックアップ装置に対して、バックアップ処理終了フラグ１３６とスリープ制御信号１３７との論理積をとり、電源に対してスリープ制御信号１３８を発行する論理積回路１６２を付加した構成である。
【００４９】
通常スリープ状態へ移行する場合は制御部１０７から電源に対してスリープ制御信号を発行するが、メモリバックアップ処理の実行中にスリープ状態へ移行してしまうと正しくメモリバックアップ処理が実行できない。
【００５０】
そこで、制御部１０７からのスリープ制御信号１３７をメモリバックアップ処理終了フラグ１３６と論理積をとることで、処理終了後に電源に対するスリープ制御信号１３８を発行することができる。これにより、制御部１０７はメモリバックアップ処理を意識することなくスリープ状態への移行ができるため、システム動作の見直し等を伴わずに適用することができ、従来からあるアプリケーションへのメモリバックアップ装置の導入が容易になる。
【００５１】
従来はメモリの退避処理はシステム的およびアーキテクチャ的な考慮を充分に行ったものでないと実装が難しく、また回路規模や消費電流の増加などの問題が生じることが多かったが、以上説明したように、本発明により退避処理を自動的かつ最小限の処理時間で実装することができる。
【産業上の利用可能性】
【００５２】
本発明のメモリバックアップ装置は、バックアップ元メモリのアクセス状態を監視し、メモリバックアップの要否を判断してメモリバックアップ処理を実行するため、メモリバックアップ処理のオーバーヘッドを最小限にすることができ、最低限の処理時間と消費電力でメモリバックアップ処理を実行することができるという効果を有し、ＬＳＩ等に内蔵するメモリの内容を外付けメモリ等にバックアップする技術、およびこれに付随するパワーマネージメント技術等として有用である。
【図面の簡単な説明】
【００５３】
【図１】本発明の第一の実施形態に係るメモリバックアップ装置の構成図。
【図２】本発明の第二の実施形態に係るメモリバックアップ装置の構成図。
【図３】本発明の第三の実施形態に係るメモリバックアップ装置の構成図。
【図４】本発明の第四の実施形態に係るメモリバックアップ装置の構成図。
【図５】本発明の第五の実施形態に係るメモリバックアップ装置の構成図。
【図６】本発明の第一の実施形態に係るメモリバックアップ装置の動作を説明するフローチャート。
【図７】本発明の第二の実施形態に係るメモリバックアップ装置の動作を説明するフローチャート。
【図８】本発明の第三の実施形態に係るメモリバックアップ装置の動作を説明するフローチャート。
【図９】従来のメモリバックアップ装置の構成図。
【符号の説明】
【００５４】
１００  退避処理決定手段
１０１  バックアップ元メモリのアドレス発生回路
１０２  バックアップ元メモリのライト信号発生部
１０３  バックアップ元メモリのリード信号発生部
１０４  バックアップ元メモリ
１０５  アクセス監視部
１０６  演算ハードウエア部
１０７  制御部
１０８  バス制御部
１０９  バックアップ先メモリ
１１０  退避処理設定部
１１１  バックアップ先メモリのアドレス発生回路
１１２  バックアップ先メモリのライト信号発生部
１１３  バックアップ先メモリのリード信号発生部
１２０  バックアップ先メモリからの読み出しデータ信号
１２１  演算ハードウエア部からのライトアドレス・データ信号
１２２  演算ハードウエア部からのライト信号
１２３  演算ハードウエア部からのリード信号
１３０  外部メモリに対するリード信号
１３１  外部メモリに対するライト信号
１３２  外部メモリに対するアドレス信号
１３３  バックアップ元メモリからの読み出しデータ信号
１３４  演算ハードウエア部の動作イネーブル信号
１３５  バックアップ先メモリアクセスウエイト信号
１３６  メモリバックアップ処理終了フラグ
１３７  スリープ制御信号
１３８  電源に対するスリープ制御信号
１４０  退避領域設定部
１４１  アクセス監視部の情報
１５０  バス切り替えセレクタ
１６０  メモリテスト制御回路
１６１  メモリテスト比較回路
１６２  論理積回路
１７０  バックアップ電源
【図１】
2006309566.tif 000003
【図２】
2006309566.tif 000004
【図３】
2006309566.tif 000005
【図４】
2006309566.tif 000006
【図５】
2006309566.tif 000007
【図６】
2006309566.tif 000008
【図７】
2006309566.tif 000009
【図８】
2006309566.tif 000010
【図９】
2006309566.tif 000011