(57)【要約】【課題】  ＤＣ／ＤＣコンバータにおいて、入力端が短絡した際には、平滑コンデンサから放電を極力防止するとともに、入力端が逆接続された際には、部品の破損を防ぎ、定常状態では低損失で動作する逆電流防止回路を実現する。【解決手段】  ＤＣ／ＤＣコンバータの逆電流防止回路に関するものである。  入力ラインに設けられ、入力ラインの導通を開閉する開閉手段と、開閉手段を開閉する閾値を設定するとともに、入力電圧が閾値に達しているかいないかを検出する入力電圧検出手段と、入力電圧が閾値に達している場合には開閉手段を閉じ、入力電圧が閾値に達していない場合には開閉手段を開くように制御する開閉制御手段とを設けた。【選択図】                    図１
2006230066.tif 000002
【特許請求の範囲】
【請求項１】
ＤＣ／ＤＣコンバータの逆電流防止回路において、
入力ラインに設けられ、入力ラインの導通を開閉する開閉手段と、
該開閉手段を開閉する閾値を設定するとともに、入力電圧が閾値に達しているかいないかを検出する入力電圧検出手段と、
入力電圧が閾値に達している場合には前記開閉手段を閉じ、入力電圧が閾値に達していない場合には前記開閉手段を開くように制御する開閉制御手段と、
を有することを特徴とする逆電流防止回路。
【請求項２】
前記入力電圧検出手段は、入力電圧を分圧して電圧を取り出す分圧器と、
該分圧器とともに前期閾値を定める定電圧ダイオードと、
前記入力電圧が前記閾値に達した場合にＯＮし、前記入力電圧が前記閾値に達しない場合にＯＦＦする第１のトランジスタとからなることを特徴とする請求項１記載の逆電流防止回路。
【請求項３】
前記開閉制御手段は、前記開閉手段の制御電圧を発生する補助電圧源と、
前記第１のトランジスタがＯＮすることにより前記制御電圧を前記開閉手段に印加するようにＯＮし、前記第１のトランジスタがＯＦＦすることにより前期制御電圧を前期開閉手段に印加しないようにＯＦＦする第２のトランジスタとからなることを特徴とする請求項１又は２記載の逆電流防止回路。
【請求項４】
前記開閉手段は、入力ラインに順方向に配置されたダイオードと、
該ダイオードに並列に配置されたスイッチとからなることを特徴とする請求項１乃至３のいずれかに記載の逆電流防止回路。
【請求項５】
前記開閉手段は、ＮチャネルＦＥＴであり、ＮチャネルＦＥＴのドレインとソース間に逆電圧が印加される方向に入力ラインへ配置されていることを特徴とする請求項１乃至３のいずれかに記載の逆電流防止回路。
【請求項６】
前記補助電圧源は、絶縁トランスの補助巻線に発生する電圧を整流するダイオードと、
該ダイオードにより整流された電圧を平滑化するコンデンサとからなることを特徴とする請求項３記載の逆電流防止回路。
【請求項７】
前記補助電圧源は、出力電圧を平滑するインダクターの補助巻線に発生する電圧を整流するダイオードと、
該ダイオードにより整流された電圧を平滑化するコンデンサとからなることを特徴とする請求項３記載の逆電流防止回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータの逆電流防止回路に関するものである。
【背景技術】
【０００２】
ＤＣ／ＤＣコンバータは、入力が直流電圧のため、ＡＣ／ＤＣコンバータのような整流ダイオードは不要である。
しかし、入力端が何らかの事故等で短絡された場合、平滑コンデンサに蓄積された電力はＤＣ／ＤＣコンバータの出力側に伝達されず、入力側の短絡部へ流出することになり、必要な保持時間を確保できなくなってしまう。また、入力端を誤って逆接続するとＤＣ／ＤＣコンバータの回路内部に逆電圧が印加され、ヒューズが溶断するか、最悪な場合は部品が破損してしまう。
そこで、入力に直列にダイオードを接続し、逆電流を防止する回路構成になっている。
【０００３】
図５は従来の逆電流防止回路の構成図である。
直流入力電圧は、ａ端をプラス（＋）、ｂ端をマイナス（−）として接続される。
直流入力電圧は平滑コンデンサＣ１で安定化させ、ＰＷＭ制御をするコントローラＣＴＬ１により安定化された出力電圧を二次側に出力している。
平滑コンデンサＣ１は電力変換用トランスＴ１のスイッチ電流による電圧変動を安定化させるために、トランスＴ１とスイッチ素子Ｑ１の近傍に設置される。
また、直流入力電圧の停止時に、必要な時間だけ出力を保持する保持時間を確保するための蓄電用としても使用される。
【０００４】
ダイオードＤ１は、入力ラインに順方向に配置されている。
ａ端とｂ端間が短絡した場合、コンデンサＣ１からａ端からｂ端の向きに放電される電流をダイオードＤ１によって遮断し、入力端の短絡時に必要な保持時間を確保している。
また、直流入力電圧がａ端を（−）、ｂ端を（＋）として誤接続された場合は、ダイオードＤ１によって逆電流を阻止し、ヒューズＦ１の溶断や、回路部品の破損を防止している。
【０００５】
従来の逆電流防止回路の構成を示したものとして、例えば特許文献１に記載されたものがあった。
【特許文献１】特開２００２−３１５２０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図５の従来例では次の問題点があった。
ＤＣ／ＤＣコンバータは、ＡＣ／ＤＣコンバータに比べ入力電圧が低い分、入力電流が大きくなる。大容量のＤＣ／ＤＣコンバータの入力段にダイオードによる逆電流防止回路を構成した場合、定常状態において大きな入力電流がダイオードに常に流れるため、ダイオードでの電力損失が大きくなってしてしまうという問題点があった。
例えば、直流入力電圧が２４Ｖで１５０Ｗ出力のＤＣ／ＤＣコンバータの場合、入力電流は６．５Ａ程度となり、この電流がダイオードＤ１に連続で流れる。ダイオードＤ１の順電圧を０．７Ｖとすると、ダイオードＤ１の損失は、６．５（Ａ）×０．７（Ｖ）＝４．５（Ｗ）程度となる。
また、このダイオードの電力損失は１素子で賄うには大きな損失であるので、ダイオードに放熱用のフィン等が必要となり、ＤＣ／ＤＣコンバータを小型化する際の問題となっていた。
【０００７】
本発明は上述した問題点を解決するためになされたものであり、ＤＣ／ＤＣコンバータにおいて、入力端が短絡した際には、平滑コンデンサから放電を極力防止するとともに、入力端が逆接続された際には、部品の破損を防ぎ、定常状態では低損失で動作する逆電流防止回路を実現することを目的とする。
【課題を解決するための手段】
【０００８】
このような課題を達成するために、本発明は次のとおりの構成になっている。
（１）ＤＣ／ＤＣコンバータの逆電流防止回路において、
入力ラインに設けられ、入力ラインの導通を開閉する開閉手段と、
該開閉手段を開閉する閾値を設定するとともに、入力電圧が閾値に達しているかいないかを検出する入力電圧検出手段と、
入力電圧が閾値に達している場合には前記開閉手段を閉じ、入力電圧が閾値に達していない場合には前記開閉手段を開くように制御する開閉制御手段と、
を有することを特徴とする逆電流防止回路。
【０００９】
（２）前記入力電圧検出手段は、入力電圧を分圧して電圧を取り出す分圧器と、
該分圧器とともに前期閾値を定める定電圧ダイオードと、
前記入力電圧が前記閾値に達した場合にＯＮし、前記入力電圧が前記閾値に達しない場合にＯＦＦする第１のトランジスタとからなることを特徴とする（１）記載の逆電流防止回路。
【００１０】
（３）前記開閉制御手段は、前記開閉手段の制御電圧を発生する補助電圧源と、
前記第１のトランジスタがＯＮすることにより前記制御電圧を前記開閉手段に印加するようにＯＮし、前記第１のトランジスタがＯＦＦすることにより前期制御電圧を前期開閉手段に印加しないようにＯＦＦする第２のトランジスタとからなることを特徴とする（１）又は（２）記載の逆電流防止回路。
【００１１】
（４）前記開閉手段は、入力ラインに順方向に配置されたダイオードと、
該ダイオードに並列に配置されたスイッチとからなることを特徴とする（１）乃至（３）のいずれかに記載の逆電流防止回路。
【００１２】
（５）前記開閉手段は、ＮチャネルＦＥＴであり、ＮチャネルＦＥＴのドレインとソース間に逆電圧が印加される方向に入力ラインへ配置されていることを特徴とする（１）乃至（３）のいずれかに記載の逆電流防止回路。
【００１３】
（６）前記補助電圧源は、絶縁トランスの補助巻線に発生する電圧を整流するダイオードと、
該ダイオードにより整流された電圧を平滑化するコンデンサとからなることを特徴とする（３）記載の逆電流防止回路。
【００１４】
（７）前記補助電圧源は、出力電圧を平滑するインダクターの補助巻線に発生する電圧を整流するダイオードと、
該ダイオードにより整流された電圧を平滑化するコンデンサとからなることを特徴とする（３）記載の逆電流防止回路。
【発明の効果】
【００１５】
本発明によれば次のような効果がある。
ＤＣ／ＤＣコンバータの入力段にＦＥＴを用いた逆電流防止回路を構成し、入力端が短絡した際にはＦＥＴをＯＦＦすることにより、平滑コンデンサから放電を極力防止して定められた保持時間を確保することができる。
また、入力端が逆接続された際にはＦＥＴをＯＮしないことにより、回路内部に逆電圧が印加されることがなく、ヒューズの溶断や、部品の破損を防ぐことができる。
【００１６】
さらに、定常状態でのＦＥＴの損失は小さいので、ＦＥＴに放熱用のフィン等が不用となり、ＤＣ／ＤＣコンバータの小型化を図ることができる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を用いて本発明を詳細に説明する。
図１は本発明の一実施例を示す構成図である。前出の図と同一のものは同一符号を付ける。
逆電流防止回路１０は、開閉手段１１、入力電圧検出手段１２、開閉制御手段１３からなり、ＤＣ／ＤＣコンバータの入力段に構成されている。
開閉手段１１は、ダイオードＤ１１とスイッチＳＷ１１からなる。ＤＣ／ＤＣコンバータの起動時にはダイオードＤ１１を経由して、コンデンサＣ１に電荷が蓄積され、コンバータの動作電圧まで上昇するとトランスＴ１が励磁され、コンバータが定常動作に入る。
定常状態においてはダイオードＤ１１に並列に接続されたスイッチＳＷ１１を閉じてスイッチＳＷ１１に電流を流すことにより、ダイオードＤ１１での損失を抑える。
入力端の短絡が起こった場合は、スイッチＳＷ１１を開いてダイオードＤ１１によりコンデンサＣ１からの放電を防止する。
【００１８】
入力電圧検出手段１２は、開閉手段１１を開閉する閾値を設定するとともに、入力電圧が閾値に達しているかいないかを検出する。
閾値はＤＣ／ＤＣコンバータの最低動作電圧より低いところに設定する。定常状態においては、入力電圧はこの設定された閾値を超え、入力端の短絡等の異常が起こると、入力電圧が低下し閾値よりも低くなる。
【００１９】
開閉制御手段１３は、入力電圧検出手段１２からの検出信号を受け、開閉手段１１の開閉制御をする。入力電圧が閾値より高い場合には開閉手段１１のスイッチＳＷ１１を閉じ、入力電圧が閾値より低い場合には開閉手段１１のスイッチＳＷ１１を開く。
【００２０】
図２は本発明の具体的な構成例を示す図である。
ＮチャネルＦＥＴＱ１１が、図１の開閉手段１１の役割を果たしている。
ＮチャネルＦＥＴＱ１１には、構造上寄生ダイオードＤ１１が存在し、ドレイン電流と同定格の逆電流が流せる。また、閾値を超えるゲート電圧が印加されると、ＦＥＴＱ１１はドレインからソース側へ電流が流れるが、ドレインとゲート間の電圧が逆電圧の場合は、寄生ダイオードＤ１１を流れる電流と、ＦＥＴＱ１１のＯＮ抵抗の両方に電流を流すことができる。ＯＮ抵抗が非常に低いＦＥＴＱ１１では、ほとんどの逆電流がＯＮ抵抗側に流れることになる。
ゲート電圧がなくなれば、ＦＥＴはＯＦＦするので、寄生ダイオードＤ１１のみが接続された状態となり、逆電流を遮断する役割を果たす。
【００２１】
例えば、ＯＮ抵抗が１０ｍΩの素子を用いれば、直流入力電圧が２４Ｖで１５０Ｗ出力のＤＣ／ＤＣコンバータで、入力電流が６．５Ａであるとすると、ＯＮ抵抗での損失は、６．５（Ａ）×６．５（Ａ）×０．０１（Ω）＝０．４２（Ｗ）である。ここで、ダイオードの順電圧を０．７Ｖとすると、ダイオードの損失は、６．５（Ａ）×０．７（Ｖ）＝４．５（Ｗ）であるので、ＯＮ抵抗での損失はダイオードの損失の約１／１０となり、大幅に損失を少なくすることができ、放熱用のフィンも不要となる。
【００２２】
抵抗Ｒ１２ａ、Ｒ１２ｂ、定電圧ダイオードＤ１２、ＮＰＮトランジスタＱ１２が、図１の入力電圧検出手段１２の役割を果たしている。
抵抗Ｒ１２ａ、Ｒ１２ｂは、分圧器であり、ＤＣ／ＤＣコンバータの直流入力電圧を分圧する。
定電圧ダイオードＤ１２及びトランジスタＱ１２は、ＦＥＴＱ１１がＯＮ／ＯＦＦする閾値を設定しており、抵抗Ｒ１２ａ、Ｒ１２ｂで分圧された入力電圧を検出し、この分圧された電圧が閾値を超えた場合はトランジスタＱ１２をＯＮし、閾値よりも低い場合は、トランジスタＱ１２をＯＦＦする。
【００２３】
トランスＴ１の補助巻線Ｎ１３、ダイオードＤ１３、コンデンサＣ１３、ＰＮＰトランジスタＱ１３が、図１の開閉制御手段１３の役割を果たしている。
ＤＣ／ＤＣコンバータが動作を始めた後、トランスＴ１の補助巻線Ｎ１３の電圧をダイオードＤ１３で整流し、コンデンサＣ１３により整流された電圧を平滑することで、補助電圧源を構成している。
トランジスタＱ１３は、トランジスタＱ１２がＯＮするとＯＮし、トランジスタＱ１２がＯＦＦするとＯＦＦする。
【００２４】
ＦＥＴＱ１１は、トランジスタＱ１３がＯＮすることにより、補助電圧源の電圧がＦＥＴＱ１１のゲートに印加されてＯＮし、トランジスタＱ１３がＯＦＦすることにより、補助電圧源の電圧がＦＥＴＱ１１のゲートに印加されなくなるのでＯＦＦする。
【００２５】
このように、入力電圧がトランジスタＱ１２の閾値電圧を超えると、トランジスタＱ１２がＯＮしてトランジスタＱ１３がＯＮし、トランスＴ１の補助巻線Ｎ１３の電圧がＦＥＴＱ１１のゲートに印加されてＦＥＴＱ１１はＯＮし、ダイオードＤ１１の電流は並列に接続されたＦＥＴＱ１１のＯＮ抵抗を流れ、低損失の状態で定常動作が継続する。
一方、入力端が短絡し入力電圧がトランジスタＱ１２の閾値電圧より低くなると、トランジスタＱ１２がＯＦＦしてトランジスタＱ１３がＯＦＦし、トランスＴ１の補助巻線Ｎ１３の電圧がＦＥＴＱ１１のゲートに印加されなくなりＦＥＴＱ１１はＯＦＦし、ダイオードＤ１１にみが接続された状態とない、コンデンサＣ１から入力側への放電が防止される。
【００２６】
入力端の短絡時には、素早くＦＥＴＱ１１をＯＦＦしてコンデンサＣ１から入力側への放電を防止し、定められた保持時間を確保するため、閾値電圧としては、ＤＣ／ＤＣコンバータの最低動作保証電圧より１Ｖ程度低く設定するのが理想的である。最低動作保証電圧は、公称入力電圧範囲の最低値であり、実際のＤＣ／ＤＣコンバータはその電圧から更に下の電圧で動作することで出力の保持時間を確保する。
【００２７】
同様に、入力電圧が逆接続された場合には、トランジスタＱ１２はＯＮせず、ＦＥＴＱ１１はＯＦＦのままとなり、逆電流は流れず、ヒューズＦ１も溶断せず、他の回路には電圧が印加されないため部品の破損も防止することができる。
【００２８】
図３は本発明の他の構成例を示す図である。
補助電圧源として、図２のトランスＴ１の補助巻線Ｎ１３の替わりに出力の平滑インダクターの補助巻線Ｎ２０を利用した例である。
絶縁型ではないトランスを用いないＤＣ／ＤＣコンバータ等に利用できる。
【００２９】
図４は本発明の他の構成例を示す図である。
補助電圧源として、図２のトランスＴ１の補助巻線の替わりに昇圧回路（コントローラＣＴＬ３０、ＦＥＴＱ３０、インダクターＬ３０）を利用した例である。
絶縁型ではないトランスを用いないＤＣ／ＤＣコンバータ等に利用できる。
【００３０】
開閉手段１１としてＦＥＴＱ１１を１つで構成した例を示しているが、ＦＥＴを並列接続することにより、ＯＮ抵抗も並列接続となるので、更なる低損失化を図ることができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の一実施例を示す構成図である。
【図２】本発明の具体的な構成例を示す図である。
【図３】本発明の他の構成例を示す図である。
【図４】本発明の他の構成例を示す図である。
【図５】従来の逆電流防止回路の構成図である。
【符号の説明】
【００３２】
１０  逆電流防止回路
１１  開閉手段
１２  入力電圧検出手段
１３  開閉制御手段
Ｃ１，Ｃ１３  コンデンサ
ＣＴＬ１，ＣＴＬ３０  コントローラ
Ｄ１，Ｄ１１  ダイオード
Ｄ１２  定電圧ダイオード
Ｆ１  ヒューズ
Ｌ１，Ｌ３０  インダクター
Ｎ１３，Ｎ２０  補助巻線
Ｑ１，Ｑ１１  ＦＥＴ
Ｑ１２，Ｑ１３  トランジスタ
Ｒ１２ａ，Ｒ１２ｂ  抵抗
ＳＷ１１  スイッチ
Ｔ１  トランス
【図１】
2006230066.tif 000003
【図２】
2006230066.tif 000004
【図３】
2006230066.tif 000005
【図４】
2006230066.tif 000006
【図５】
2006230066.tif 000007