(57)【要約】【課題】  粒子衝突による損傷から保護し、かつ低応力な保護膜を形成した保護膜付きマイクロシステム構造体を提供する。【解決手段】  粉塵の大きさをｄ［ｍ］、粉塵の密度をρ［ｋｇ／ｍ3］、粉塵の衝突速度をｖ［ｍ／ｓ］としたときに、保護膜（６）の少なくとも一部を構成する第１膜（７）は、ナノインデンテーション法にて、Ｂｅｒｋｏｖｉｃｈ  ｔｉｐ、荷重０．５ｇｆの条件で測定したときの硬さをＨａ［ｋｇｆ／ｍ2］としたときに、保護膜（６）の膜厚：ｔ［ｍ］、保護膜（６）を構成する材料の降伏歪εＢ［−］に対して、  【数１】2006043813.tif 000010を満たす硬さの物性値となるようにする。【選択図】        図３
2006043813.tif 000002
【特許請求の範囲】
【請求項１】
粉塵にさらされる環境下に設置して使用されるマイクロシステム構造体（２）の表面に保護膜（６）を形成してなる保護膜付きマイクロシステム構造体であって、
前記粉塵の大きさをｄ［ｍ］、前記粉塵の密度をρ［ｋｇ／ｍ3］、前記粉塵の衝突速度をｖ［ｍ／ｓ］としたときに、前記保護膜（６）の少なくとも一部を構成する第１膜（７）は、ナノインデンテーション法にて、Ｂｅｒｋｏｖｉｃｈ  ｔｉｐ、荷重０．５ｇｆの条件で測定したときの硬さをＨａ［ｋｇｆ／ｍ2］としたときに、前記保護膜（６）の膜厚ｔ［ｍ］、前記保護膜（６）を構成する材料の降伏歪εＢに対して、
【数１】
2006043813.tif 000008
を満たす硬さの物性値を満たしていることを特徴とする保護膜付きマイクロシステム構造体。
【請求項２】
請求項１に記載の保護膜付きマイクロシステム構造体において、前記保護膜（６）が２層以上の積層構造で形成されており、そのうちの少なくとも１層が前記第１膜であることを特徴とする保護膜付きマイクロシステム構造体。
【請求項３】
請求項１または２に記載の保護膜付きマイクロシステム構造体において、半導体集積回路が形成されていることを特徴とする保護膜付きマイクロシステム構造体。
【請求項４】
請求項１または２に記載の保護膜付きマイクロシステム構造体において、Ｓｉ加工による３次元構造が形成されていることを特徴とする保護膜付きマイクロシステム構造体。
【請求項５】
請求項１または２に記載の保護膜付きマイクロシステム構造体において、感光性樹脂を用いた３次元構造が形成されていることを特徴とする保護膜付きマイクロシステム構造体。
【請求項６】
請求項１または２に記載の保護膜付きマイクロシステム構造体において、薄膜ダイヤフラムが形成されていることを特徴とする保護膜付きマイクロシステム構造体。
【請求項７】
請求項１ないし６のいずれか１つに記載の保護膜付きマイクロシステム構造体において、前記第１膜（７）は、ビッカース硬度２０００Ｈｖ以上、あるいは、荷重０．５ｇｆ、Ｂｅｒｋｏｖｉｃｈ  ｔｉｐナノインデンテーション硬度１０．９１ＧＰａ以上を満たしていることを特徴とする保護膜付きマイクロシステム構造体。
【請求項８】
請求項７に記載の保護膜付きマイクロシステム構造体において、前記第１膜（７）の膜厚が０．１μｍ〜３０μｍであることを特徴とする保護膜付きマイクロシステム構造体。
【請求項９】
請求項７または８に記載の保護膜付きマイクロシステム構造体において、前記保護膜（６）の全応力が７００Ｎ／ｍ以下となっていることを特徴とする保護膜付きマイクロシステム構造体。
【請求項１０】
請求項７に記載の保護膜付きマイクロシステム構造体において、前記第１膜（７）の膜応力が４ＧＰａ〜−１ＧＰａであることを特徴とする保護膜付きマイクロシステム構造体。
【請求項１１】
請求項７ないし１０のいずれか１つに記載の保護膜付きマイクロシステム構造体において、前記保護膜（６）は、前記第１膜（７）の流動化温度より低い流動化温度を持つ材料で構成する第２膜（８）を有し、前記第１膜（７）を前記第２膜（８）の上部に積層した構造となっていることを特徴とする保護膜付きマイクロシステム構造体。
【請求項１２】
請求項７ないし１０のいずれか１つに記載の保護膜付きマイクロシステム構造体において、前記保護膜（６）は、前記第１膜（７）の流動化温度より低い流動化温度を持つ材料で構成する第２膜（８）を有し、前記第１膜（７）と前記第２膜（８）とが複数回交互に積層された構造となっていることを特徴とする保護膜付きマイクロシステム構造体。
【請求項１３】
請求項１１または１２に記載の保護膜付きマイクロシステム構造体において、前記第２膜（８）の膜厚が０．１μｍ〜１００μｍであることを特徴とする保護膜付きマイクロシステム構造体。
【請求項１４】
請求項１１または１２に記載の保護膜付きマイクロシステム構造体において、前記第１膜（７）は、１μｍ2〜２５ｍｍ2の面積の多角形の外周部に、幅１〜１００μｍ除去したパターンとなっていることを特徴とする保護膜付きマイクロシステム構造体。
【請求項１５】
請求項１４に記載の保護膜付きマイクロシステム構造体において、前記第１膜（７）を構成する前記多角形が３角形、４角形、６角形及び８角形の少なくても１種類の形状となっていることを特徴とする保護膜付きマイクロシステム構造体。
【請求項１６】
請求項７ないし１１のいずれか１つに記載の保護膜付きマイクロシステム構造体において、前記保護膜（６）は、前記第１膜（７）と引っ張り応力を持つ第３膜（９）とをそれぞれ少なくとも一層含む積層構造から成ることを特徴とする保護膜付きマイクロシステム構造体。
【請求項１７】
請求項１６に記載の保護膜付きマイクロシステム構造体において、前記第３膜（９）の膜厚が０．１μｍ〜１００μｍであることを特徴とする保護膜付きマイクロシステム構造体。
【請求項１８】
請求項１６に記載の保護膜付きマイクロシステム構造体において、前記第３膜（９）の膜応力が−１．４ＧＰａ〜０Ｐａであることを特徴とする保護膜付きマイクロシステム構造体。
【請求項１９】
支持基板上にマイクロシステム構造体（２）を形成する工程と、
前記マイクロシステム構造体（２）の表面上に保護膜（６）を形成する工程とを有してなる保護膜付きマイクロシステム構造体の製造方法において、
前記マイクロシステム構造体（２）が粉塵にさらされる環境下に設置して使用されるとした場合において、
前記粉塵の大きさをｄ［ｍ］、前記粉塵の密度をρ［ｋｇ／ｍ3］、前記粉塵の衝突速度をｖ［ｍ／ｓ］としたときに、前記保護膜（６）の少なくとも一部を構成する第１膜（７）が、ナノインデンテーション法にて、Ｂｅｒｋｏｖｉｃｈ  ｔｉｐ、荷重０．５ｇｆの条件で測定したときの硬さをＨａ［ｋｇｆ／ｍ2］としたときに、前記保護膜（６）の膜厚ｔ［ｍ］、前記保護膜（６）を構成する材料の降伏歪εＢに対して、
【数２】
2006043813.tif 000009
を満たす硬さの物性値を満たすように、前記第１膜（７）をＰＶＤ法、ＣＶＤ法、イオンプレーティング法、蒸着法、ＡＬＤ法、スピンコート法、印刷法、のいずれか１つもしくは複数を組み合わせた方法により形成することを特徴とする保護膜付きマイクロシステム構造体の製造方法。
【請求項２０】
請求項１９に記載の保護膜付きマイクロシステム構造体の製造方法において、
前記保護膜（６）の形成後に支持基板裏面よりＳｉ異方性エッチング加工によりＳｉダイヤフラム構造もしくは薄膜ダイヤフラム構造を形成する工程を有することを特徴とする保護膜付きマイクロシステム構造体の製造方法。
【請求項２１】
請求項２０に記載のマイクロシステム構造体の製造方法について、支持基板裏面からのＳｉ異方性エッチング加工をＫＯＨ、ＴＭＡＨにて行うことを特徴とする保護膜付きマイクロシステム構造体の製造方法。
【請求項２２】
請求項１９ないし２１のいずれか１つに記載の保護膜付きマイクロシステム構造体の製造方法において、
前記保護膜（６）を形成する工程は、第１膜（７）および第２膜（８）を形成する工程を有し、まず、前記マイクロシステム構造体の表面上に前記第１膜（７）の軟化点温度よりも低い軟化点温度を持つ材料で構成される前記第２膜（８）を形成したのち、その上部に前記第１膜（７）を形成し、さらに、前記第２膜（８）が流動化状態になる温度に加熱したのち、冷却することで前記保護膜（６）を形成することを特徴とするマイクロシステム構造体の製造方法。
【請求項２３】
請求項２２に記載の保護膜付きマイクロシステム構造体の製造方法において、
前記第２膜（８）をＰＶＤ法、ＣＶＤ法、イオンプレーティング法、蒸着法、ＡＬＤ法、スピンコート法、印刷法、のいずれか１つもしくは複数の組み合わせにより形成することを特徴とする保護膜付きマイクロシステム構造体の製造方法。
【請求項２４】
請求項１９ないし２１のいずれか１つに記載の保護膜付きマイクロシステム構造体の製造方法において、
前記保護膜（６）を形成する工程は、第１膜（７）および第３膜を形成する工程を有し、まず、引っ張り応力を持つ前記第３膜（９）を形成したのち、その上部に前記第１膜（７）を形成することにより、前記第１、第３膜（７、９）がそれぞれ少なくとも一層を積層された構成で前記保護膜（６）を形成することを特徴とするマイクロシステム構造体の製造方法。
【請求項２５】
請求項２４に記載の保護膜付きマイクロシステム構造体の製造方法において、
前記第３膜（９）をＰＶＤ法、ＣＶＤ法、イオンプレーティング法、蒸着法、ＡＬＤ法、スピンコート法、印刷法、のいずれか１つもしくは複数の組み合わせにより形成することを特徴とする保護膜付きマイクロシステム構造体の製造方法。
【請求項２６】
請求項１９ないし２５のいずれか１つに記載のマイクロシステム構造体の製造方法における保護膜付きマイクロシステム構造体の製造方法において、
前記第１膜（７）をＰＶＤ法、ＣＶＤ法、イオンプレーティング法、蒸着法、ＡＬＤ法、スピンコート法、印刷法、のいずれか１つもしくは複数の組み合わせにより形成することを特徴とする保護膜付きマイクロシステム構造体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、粒子衝突による損傷から保護する保護膜付きマイクロシステム構造体及びその製造方法を提供するものである。
【背景技術】
【０００２】
近年、ＭＥＭＳ（Micro Electro  Mechanical  System）とよばれるマイクロシステム構造体を利用した製品開発が拡大している。これらの製品を粉塵など粒子の衝突にさらされる環境下で用いる場合、粉塵の衝突による損傷からマイクロシステム構造体を保護する必要がある。
【０００３】
マイクロシステム構造体に膜を形成する場合、膜の内部応力はマイクロシステム構造体の変形要因となり構造設計を制約する。例えば、図１０に示すような薄膜のみで形成したダイヤフラム（以下、薄膜ダイヤフラムという）Ｊ１を含むマイクロシステム構造体Ｊ２を形成する場合、薄膜ダイヤフラムＪ１の部分が圧縮応力になると、座屈して波打った形状になってしまう。このため薄膜ダイヤフラムＪ１の部分の膜全体の応力は引っ張り方向になるように膜構造を設計する必要がある。
【０００４】
従来、マイクロシステム構造体Ｊ２を保護する方法としては、図１１（ａ）に示すように、マイクロシステム構造体Ｊ２をケースＪ３の中に密封する方法、図１１（ｂ）に示すように、樹脂４を溶融した中にマイクロシステム構造体Ｊ２を配置し、樹脂Ｊ４を硬化させてマイクロシステム構造体Ｊ２を封止する方法、図１１（ｃ）に示すように、ゲルＪ５を塗布する方法により封止する方法、等により、マイクロシステム構造体Ｊ２を外部の影響から保護する機能を実現している。
【０００５】
また、保護膜により保護する従来の方法では、Ｓｉ窒化膜（特許文献１参照）、Ｓｉ酸化膜とＳｉ窒化膜の積層膜（特許文献２参照）、有機膜＋Ｓｉ窒化膜（特許文献３参照）などを保護膜して形成している。これらの従来技術によれば、強度、耐湿性を向上させられ、かつ低応力となる保護膜にできる。
【特許文献１】特許公開平６−２１６１２１号公報（段落番号０００８）
【特許文献２】特許公開平１０−７４７５７号公報（段落番号００１０、００１１）
【特許文献３】特許公開２００１−４４１９０号公報（段落番号０００８、００１１、００１２、００１３）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記図１１（ａ）〜（ｃ）に示される方法では、マイクロシステム構造体を外部からの粒子衝突から保護することは可能だが、周囲環境温度や周囲環境による化学反応を利用するマイクロシステム構造体に対しては、利用したい周囲環境から遮断されてしまい適用できない。
【０００７】
また、上記特許文献１〜３に示される方法は、強度、耐湿性を向上させられ、かつ低応力となる保護膜を提供するものではあるが、外部からの粒子衝突に対して保護機能の高いマイクロシステム構造体を提供するものではない。つまり、マイクロシステム構造体を損傷し易い環境で用いるには、よりキズ防止効果の高い保護構造が求められる。
【０００８】
本発明は上記点に鑑みて、粒子衝突による損傷から保護し、かつ低応力な保護膜を形成した保護膜付きマイクロシステム構造体およびその製造方法を提供するものである。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１に記載の発明では、粉塵の大きさをｄ［ｍ］、粉塵の密度をρ［ｋｇ／ｍ3］、粉塵の衝突速度をｖ［ｍ／ｓ］としたときに、保護膜（６）の少なくとも一部を構成する第１膜（７）は、ナノインデンテーション法にて、Ｂｅｒｋｏｖｉｃｈ  ｔｉｐ、荷重０．５ｇｆの条件で測定したときの硬さをＨａ［ｋｇｆ／ｍ2］としたときに、保護膜（６）の膜厚ｔ［ｍ］、保護膜（６）を構成する材料の降伏歪εＢ［−］に対して、
【００１０】
【数３】
2006043813.tif 000003
を満たす硬さの物性値となっていることを特徴としている。
【００１１】
このような構成の保護膜（６）とすれば、粉塵が衝突するような環境下において保護膜付きマイクロシステム構造体（１）を使用したとしても、保護膜（６）により、粉塵の衝突に対して、確実にマイクロシステム構造体（２）を保護することが可能となる。
【００１２】
例えば、請求項２に示されるように、保護膜（６）が２層以上の積層構造で形成されて居る場合には、そのうちの少なくとも１層を第１膜（７）とすれば良い。
【００１３】
また、ここでいうマイクロシステム構造体（２）としては、例えば、請求項３に示されるような半導体集積回路が形成されている装置、請求項４に示されるＳｉ加工による３次元構造が形成されている装置、請求項５に示される感光性樹脂を用いた３次元構造の装置、請求項６に示される薄膜ダイヤフラムが形成されている装置が挙げられる。
【００１４】
請求項７に記載の発明では、第１膜（７）は、ビッカース硬度２０００Ｈｖ以上、あるいは、荷重０．５ｇｆ、Ｂｅｒｋｏｖｉｃｈ  ｔｉｐナノインデンテーション硬度１０．９１ＧＰａ以上を満たしていることを特徴としている。
【００１５】
このように、第１膜（７）をビッカース硬度２０００Ｈｖ以上、あるいは、荷重０．５ｇｆ、Ｂｅｒｋｏｖｉｃｈ  ｔｉｐナノインデンテーション硬度１０．９１ＧＰａ以上を満たすものとすることで、粉塵衝突痕の発生数を減少させることが可能となる。
【００１６】
請求項８に記載の発明では、第１膜（７）の膜厚が０．１μｍ〜３０μｍであることを特徴としている。
【００１７】
第１膜（７）が０．１μｍ以下の膜厚で含まれている場合、粉塵衝突による損傷が大きくなりマイクロシステム構造体（２）に損傷を与える可能性があり好ましくない。ビッカース硬度２０００Ｈｖ以上あるいは荷重０．５ｇｆ、Berkovich tipナノインデンテーション硬度１０．９１ＧＰａ以上かつ３０μｍ以上の膜を形成する場合、膜厚分布の均一性が悪くなり好ましくない。したがって、第１膜（７）の膜厚が０．１μｍ〜３０μｍとなるようにすることで、マイクロシステム構造体（２）の損傷の可能性を低くしつつ、膜厚分布の均一性が悪化することを防止することができる。
【００１８】
請求項９に記載の発明では、保護膜（６）の全応力が７００Ｎ／ｍ以下となっていることを特徴としている。
【００１９】
例えば、マイクロシステム構造体（２）として薄膜ダイヤフラム構造の装置を形成する場合、薄膜ダイヤフラム全体で全応力を引っ張り方向に設計することが必須である。
【００２０】
引っ張り方向応力を発生させる代表的な膜であるＬＰ−ＣＶＤ法にて形成したＳｉＮ膜は膜応力が−１ＧＰａ〜１．４ＧＰａ応力を示す。これを０．５μｍ形成した場合、その全応力は一般に５００〜７００Ｎ／ｍになる。このＳｉＮ膜にて引っ張り応力の機能を担い薄膜構造を形成する場合、設計できる保護膜の全応力は圧縮方向にせいぜい７００Ｎ／ｍ未満であることになる。したがって、保護膜（６）の全応力が７００Ｎ／ｍ以下となるようにすると好ましい。換言すれば、請求項１０に示されるように、第１膜（７）の膜応力が４ＧＰａ〜−１ＧＰａとなるようにするのが好ましい。
【００２１】
請求項１１に記載の発明では、保護膜（６）は、第１膜（７）の流動化温度より低い流動化温度を持つ材料で構成する第２膜（８）を有し、第１膜（７）を第２膜（８）の上部に積層した構造となっていることを特徴としている。
【００２２】
このように、第２膜（８）の上部に第１膜（７）を積層した保護膜（６）では、第２膜（８）を構成する材料の連続体を維持できなくなる温度以上に加熱した際に、第２膜（８）が流動性を持つことになり、第１膜（７）の歪が開放されて、応力を低減することができる。
【００２３】
請求項１２に記載の発明では、保護膜（６）は、第１膜（７）の流動化温度より低い流動化温度を持つ材料で構成する第２膜（８）を有し、第１膜（７）と第２膜（８）とが複数回交互に積層された構造となっていることを特徴としている。
【００２４】
このように、第１、第２膜（７、８）を複数回交互に積層した構造とすることも可能である。
【００２５】
このような第２膜（８）は、請求項１３に記載の発明では、第２膜（８）の膜厚が０．１μｍ〜１００μｍの膜厚とされるのが好ましい。
【００２６】
第２膜（８）が０．１μｍ以下の膜厚の場合、第１、第２膜（７、８）を成膜したのち、第２膜（８）を構成する材料のガラス転移点以上の温度に過熱した際に、マイクロシステム構造体の表面凹凸に膜移動を阻害され歪開放が困難になって好ましくない。また、第２膜（８）が１００μｍ以上の場合、厚い保護膜（６）がマイクロシステム構造体の機械的あるいは熱的な物性に影響を与える可能性あり、望ましくない。このため、第２膜（８）の膜厚を上記範囲とするのが好ましい。
【００２７】
請求項１４に記載の発明では、第１膜（７）は、１μｍ2〜２５ｍｍ2の面積の多角形の外周部に、幅１〜１００μｍ除去したパターンとなっていることを特徴としている。
【００２８】
第１、第２膜（７、８）を成膜した後、第２膜（８）を構成する材料が連続体を維持できなくなる温度以上に過熱すると、第２膜（８）が流動性を持ち、第１膜（７）の歪が開放されて膜面積が膨張する。このとき、第１膜（７）は流動性を持った第２膜（８）の粘性によるせん断応力の抵抗を受ける。このせん断応力は第１膜（７）が第２膜（８）を覆っている面積に比例することから、第１膜（７）を小面積に分割することにより歪開放を容易にすることが可能となる。
【００２９】
ただし、パターニングしたときの各多角形の面積が１μｍ2以下の場合は、第１、第２膜（７、８）を成膜したのち、第２膜（８）を構成する材料が連続体を維持できなくなる温度以上に過熱した際に、小面積となった第１膜（７）そのものが移動する場合があり好ましくない。また、パターニングした第１膜（７）の面積が２５ｍｍ2以上の場合には、面積が大きく、歪開放を容易にする効果が少なく、好ましくない。このため、各多角形の面積が１μｍ2〜２５ｍｍ2となるようにするのが好ましい。
【００３０】
なお、第１膜（７）を構成する多角形としては、例えば、請求項１５に示されるように、３角形、４角形、６角形及び８角形の少なくても１種類の形状を採用することができる。
【００３１】
請求項１６に記載の発明では、保護膜（６）は、第１膜（７）と引っ張り応力を持つ第３膜（９）とをそれぞれ少なくとも一層含む積層構造から成ることを特徴としている。
【００３２】
このようにすれば、例えば、保護膜付きマイクロシステム構造体を薄膜ダイアフラム構造の装置とするような場合のように、全応力を引っ張り方向に設計したい場合において、薄膜ダイヤフラム全体で全応力を引っ張り方向に設計することが可能となる。
【００３３】
この場合においては、請求項１７に示されるように、第３膜（９）の膜厚を０．１μｍ〜１００μｍとするのが好ましい。また、請求項１８に示されるように、第３膜（９）の膜応力を−１．４ＧＰａ〜０Ｐａとするのが好ましい。
【００３４】
請求項１９ないし２５に記載の発明は、請求項１ないし１８のいずれかに記載の発明を製造方法として記載したものである。このような製造方法により、請求項１ないし１８のいずれかに記載の保護膜付きマイクロシステム構造体を製造することが可能である。
【００３５】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００３６】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００３７】
（第１実施形態）
本発明の一実施形態を適用した保護膜付きマイクロシステム構造体について説明する。図１は、本実施形態における保護膜付きマイクロシステム構造体の部分断面斜視図である。また、図２は、図１における破線で囲んだ部分の拡大断面図である。
【００３８】
図１に示される保護膜付きマイクロシステム構造体１は、薄膜ダイアフラム構造のマイクロシステム構造体２、すなわち、Ｓｉ基板３に対して裏面側から凹部３ａを形成することで、例えばＳｉＮ膜で構成される薄膜ダイヤフラム４を形成すると共に、図２に示されるように、Ｓｉ基板３の表面側にゲージ抵抗などを含む集積回路５ａや外部引き出し電極５ｂを形成した構造体を備えている。
【００３９】
そして、このマイクロシステム構造体２におけるＳｉ基板３の表面側に、保護膜６として、第１膜７および第２膜８を形成することで、保護膜付きマイクロシステム構造体１が構成されている。
【００４０】
第１膜７には、例えば、金属酸化物、ホウ化物、窒化物、酸化物、炭化物からなる群から選ばれたものが用いられる。例えば、ＤＬＣ（ダイヤモンドライクカーボン）、ＣＢＮ、ＴｉＣ、ＳｉＣ、ＣｒＮ、ＴｉＣＮ、ＴｉＮ、ＴｉＡｌＮ、ＳｉＯＮ、ＳｉＮのいずれかによって、第１膜７を構成することができる。
【００４１】
また、第２膜８には、例えば、有機材料やＳｉ酸化物、金属酸化物からなる群から選ばれたものが用いられる。例えば、ポリイミド、ポリアミドイミド、エポキシ、フッ素樹脂、熱可塑性ポリイミドといった有機物、低融点ガラス、ソーダガラス、ＳｉＯ2などＳｉ酸化物、酸化鉛、酸化珪素、酸化ホウ素、酸化スズといった酸化物やその合成材料から成る群から選ばれたものによって、第２膜８を構成することができる。
【００４２】
そして、このような第１、第２膜７、８で構成された保護膜６は、保護膜付きマイクロシステム構造体１を粉塵が衝突するような環境下で適用した場合においても、保護膜６によって覆われるマイクロシステム構造体２を十分に保護できるように、以下のことを満たすようにされている。
【００４３】
粉塵が衝突した時に衝突痕が発生する現象は、粉塵衝突時において、保護膜は弾性変形を超えた歪を生じ、その微小な領域で永久変形、もしくは破壊していることを意味している。したがって、保護膜６の少なくても一部の膜（本実施形態の場合は、第１膜７が該当）に粉塵が衝突したときの衝突痕を防止できる膜形成することにより、マイクロシステム構造体を損傷から保護する機能が得られる。
【００４４】
ここで、粉塵衝突による保護膜６の歪量が材料の降伏歪以上になるときに衝突痕が生じることを示す式は、保護膜６の歪量と保護膜６を構成する材料の降伏歪εＢを用いて、数式２のように表記される。なお、保護膜６の歪量は、材料変形量を押し込み量ａ［ｍ］、保護膜６の歪なし状態の寸法となる膜厚ｈ［ｍ］を代表値として、それに係数ｃを掛け合わせたもの（ｃ×ａ／ｈ）にて表した。
【００４５】
【数４】
2006043813.tif 000004
そして、保護膜６に粉塵が衝突する場合のモデルとして、例えば、図３に示されるように、先端が尖った粉塵Ｂが膜厚ｈ［ｍ］の保護膜６に衝突し、保護膜６が歪量ａ［ｍ］だけ押し込まれ、粉塵Ｂの先端がｂ［ｍ］潰れた場合を考えてみる。なお、粉塵Ｂの質量をｍ［ｋｇｆ］、速度をｖ［ｍ／ｓ］、径をｄ［ｍ］とし、保護膜６の硬度をＨａ［ｋｇｆ／ｍ2］、粉塵Ｂの硬度をＨｂ［ｋｇｆ／ｍ2］、保護膜６と粉塵Ｂとの接触面積をＳ［ｍ2］としている。
【００４６】
この場合、粉塵Ｂが保護膜６に衝突するときの運動方程式は、粉塵Ｂの衝突エネルギーと保護膜６及び粉塵Ｂの変形エネルギーが釣り合い、数式３のように記述される。
【００４７】
【数５】
2006043813.tif 000005
この数式３において、変形エネルギーは荷重と材料歪の積を歪領域にて積分した値で表される。そして、材料が弾性変形する場合、図４に示されるように、材料歪と荷重は比例関係になるため、歪エネルギーは数式２の右辺のように計算できる。
【００４８】
また、粉塵Ｂが保護膜６に衝突する場合、粉塵Ｂの尖った先端が押し込まれる時に、その先端で最も大きな荷重を受ける。このことから荷重の代表値として、鋭利な圧子が押し込まれる時の荷重と接触面積を規格化した値である硬度を用いた代表値を用いるのが適切である。このことから変形エネルギーとして、硬度×粉塵接触面積×変形量×係数の値を用いてある。
【００４９】
硬度については微小領域の計測に適したナノインデンテーション法にてBerkovich  tip、荷重０．５ｇｆ条件で測定した値を用いた。また、同一標準試料をＪＩＳの標準計測法であるビッカース硬さ試験により計測し、ナノインデンテーション法による硬度とビッカース硬度の対応をとった。なお、図５に示すように、ナノインデンテーション硬度とビッカース硬度は比例の関係があることを確認している。
【００５０】
そして、数式３を以下に示されるように展開して、歪量ａに対する式に変形し、これを数式１に代入する。そして、これを保護膜６の硬度Ｈａの式に変形すると、上記した数式１が得られる。
【００５１】
【数６】
2006043813.tif 000006
【００５２】
【数７】
2006043813.tif 000007
なお、数式２の展開において、直接計測できない値を以下の寸法にて代表値とした。
【００５３】
・粉塵接触面積Ｓ［ｍ2］×ｃ＝ｃ’×ｈ2［ｍ2］（保護膜厚の２乗×係数）
・粉塵質量ｍ［ｋｇ］≫π／６×ｄ3×ρ［ｋｇ］（粉塵サイズを径とした球に粉塵密度の積）
また、定数ｃ’’、ｃ’’’に関して、ｃ’’＝π／６／ｃ’、ｃ’’’＝Ｃ・ｃ’’と定義した。
【００５４】
今回、ＪＩＳの標準試験用粉体を保護膜６に衝突させる実験を行い、数式３における係数Ｃを明らかにした。これにより粉塵Ｂの大きさ、重量、衝突速度に対する衝突痕を防ぐための保護膜６の硬さ、厚みを規定できる。
【００５５】
一例として、大気の粉塵Ｂの主成分である天然石英から保護する保護膜６の硬度Ｈａについて、数式３より算出する。例えば、密度２．２ｇ／ｃｍ2、サイズ１００μｍ、速度４０ｍ／ｓの粉塵衝突する場合、厚み０．１μｍ、降伏歪０．０３の保護膜６に衝突痕が生じない条件は、ビッカース硬度１８００〜２５００Ｈｖ以上、あるいは荷重０．５ｇｆ、Berkovich tipナノインデンテーション硬度９．８〜１３．６ＧＰａ以上の硬度が必要であることが計算できる。
【００５６】
図６に、１００μｍ未満に層別したＪＩＳ１種標準試験粉体を４０ｍ／ｓの速度で、保護膜６に衝突させた時の衝突痕の数について実験した結果を示す。この図に示すように、ビッカース硬度２０００Ｈｖ付近を境にして粉塵衝突痕の発生数が２桁以上減少することが確認されている。
【００５７】
同様に実験を行ったところ、大気中の粉塵の主成分である天然石英の粉塵より保護するにあたり、ビッカース硬度２０００Ｈｖ以上あるいは荷重０．５ｇｆ、Berkovich tipナノインデンテーション硬度１０．９１ＧＰａ以上で、その膜厚が０．１μｍ〜３０μｍである膜が保護膜６の少なくても一部に含まれていれることが望ましいということが確認された。このため、本実施形態では、このような条件を満たす膜として、第１膜７を上記素材のもので構成している。
【００５８】
なお、ビッカース硬度が２０００Ｈｖ以上あるいは荷重０．５ｇｆ、Berkovich tipナノインデンテーション硬度１０．９１ＧＰａ以下もしくはビッカース硬度２０００Ｈｖ以上あるいは荷重０．５ｇｆ、Berkovich tipナノインデンテーション硬度１０．９１ＧＰａ以上の膜が０．１μｍ以下の膜厚で含まれている場合、粉塵衝突による損傷が大きくなりマイクロシステム構造体に損傷を与える可能性があり好ましくない。ビッカース硬度２０００Ｈｖ以上あるいは荷重０．５ｇｆ、Berkovich tipナノインデンテーション硬度１０．９１ＧＰａ以上かつ３０μｍ以上の膜を形成する場合、膜厚分布の均一性が悪くなり好ましくない。したがって、上述したように、第１膜７の膜厚を０．１μｍ〜３０μｍとしている。
【００５９】
また、保護膜６の全応力について、全応力が圧縮７００Ｎ／ｍ以下としている。
【００６０】
例えば、本実施形態のように、図１に示すような薄膜ダイヤフラム構造のマイクロシステム構造体２を形成する場合、薄膜ダイヤフラム全体で全応力を引っ張り方向に設計することが必須である。
【００６１】
引っ張り方向応力を発生させる代表的な膜であるＬＰ−ＣＶＤ法にて形成したＳｉＮ膜は膜応力が−１ＧＰａ〜１．４ＧＰａ応力を示す。これを０．５μｍ形成した場合、その全応力は一般に５００〜７００Ｎ／ｍになる。このＳｉＮ膜にて引っ張り応力の機能を担い薄膜構造を形成する場合、設計できる保護膜の全応力は圧縮方向にせいぜい７００Ｎ／ｍ未満であることになる。
【００６２】
保護膜６の全応力が７００Ｎ／ｍ以上にするためには、引っ張り応力を発生させるという同一機能を得るための膜をさらに繰り返して形成することが必要であり、これは製造工程数の増加および費用の面から好ましくない。
【００６３】
したがって、保護膜６の構造の好ましい態様としては、全応力が７００Ｎ／ｍ未満であり、またビッカース硬度２０００Ｈｖ以上あるいは荷重０．５ｇｆ、Berkovich tipナノインデンテーション硬度１０．９１ＧＰａ以上かつ膜厚が０．１μｍ〜３０μｍである膜を少なくても一部に含むことが挙げられる。このため、本実施形態では、第１膜７がこの条件を満たすように構成されている。
【００６４】
ただし、この場合にも、第１膜７の膜応力が−１ＧＰａ以下もしくは４ＧＰａ以上になると、マイクロシステム構造体に応力による損傷を与える可能性があり好ましくないため、第１膜７の膜応力が−１ＧＰａより大きく、かつ、４ＧＰａ未満になるようにするのが好ましい。
【００６５】
また、本実施形態の場合、保護膜６を第１、第２膜７、８という積層膜としている。このように積層構造によって保護膜６を形成する場合の好ましい態様として、第１膜７の下層に配置される第２膜８を、第１膜７の連続体を維持できなくなる温度より低い温度で連続体を維持できなくなる材料で構成するようにすることがあげられる。
【００６６】
このようにすれば、第２膜８の上部に第１膜７を積層した保護膜６では、第２膜８を構成する材料の連続体を維持できなくなる温度以上に加熱した際に、第２膜８が流動性を持つことになり、第１膜７の歪が開放されて、応力を低減することができる。
【００６７】
なお、ここでは、上述したように、製造工程数の増加および費用の面から、保護膜６を第１、第２膜７、８をそれぞれ一層ずつしか配置しない例を挙げたが、第１膜７を構成する材料によっては、膜応力の制約などから一層に成膜できる膜厚に制限があり、望む膜厚を一度の成膜で得られない場合がある。
【００６８】
このような場合には、第２膜８と第１膜７とを交互に繰り返し積層した構造を形成し、第２膜８を構成する材料が連続体を維持できなくなる温度以上に加熱することにより、保護膜６を得てもよい。
【００６９】
さらに、第１、第２膜７、８を成膜した後、第２膜８を構成する材料が連続体を維持できなくなる温度以上に過熱すると、第２膜８が流動性を持ち、第１膜７の歪が開放されて膜面積が膨張する。このとき、第１膜７は流動性を持った第２膜８の粘性によるせん断応力の抵抗を受ける。このせん断応力は第１膜７が第２膜８を覆っている面積に比例することから、第１膜７を小面積に分割することにより歪開放を容易にすることが可能となる。
【００７０】
このことから、第１膜７を互いに分離された複数の多角形とし、各多角形の外周部が幅１〜１００μｍ除去されたパターン、例えば、図７に示されるような四角形で構成するのが好ましい。
【００７１】
ただし、パターニングしたときの各多角形の面積が１μｍ2以下の場合は、第１、第２膜７、８を成膜したのち、第２膜８を構成する材料が連続体を維持できなくなる温度以上に過熱した際に、小面積となった第１膜７そのものが移動する場合があり好ましくない。また、パターニングした第１膜７の面積が２５ｍｍ2以上の場合には、面積が大きく、歪開放を容易にする効果が少なく、好ましくない。このため、各多角形の面積が１μｍ2〜２５ｍｍ2となるようにするのが好ましい。
【００７２】
また、第２膜８の好ましい態様として、膜厚が０．１μｍ〜１００μｍであることが挙げられる。膜厚が０．１μｍ〜１００μｍで形成されていれば、第１、第２膜７、８を成膜したのち、第２膜８を構成する材料が連続体を維持できなくなる温度以上に過熱した際に、第１膜７の歪を効果的に開放する機能をもつ。
【００７３】
すなわち、第２膜８が０．１μｍ以下の膜厚の場合、第１、第２膜７、８を成膜したのち、第２膜８を構成する材料のガラス転移点以上の温度に過熱した際に、マイクロシステム構造体の表面凹凸に膜移動を阻害され歪開放が困難になって好ましくない。また、第２膜８が１００μｍ以上の場合、厚い保護膜６がマイクロシステム構造体の機械的あるいは熱的な物性に影響を与える可能性あり、望ましくない。このため、第２膜８の膜厚を上記範囲とするのが好ましい。
【００７４】
以上のように、本実施形態によれば、粉塵が衝突するような環境下、例えば、２００μｍ以下のサイズの粉塵Ｂが速度５０ｍ以下で飛来する可能性がある環境下において保護膜付きマイクロシステム構造体１を使用したとしても、保護膜６により、粉塵Ｂの衝突に対して、確実にマイクロシステム構造体２を保護することが可能となる。
【００７５】
続いて、本実施形態の保護膜付きマイクロシステム構造体１の製造方法について、図８に示す製造工程図を参照して説明する。
【００７６】
まず、図８（ａ）に示される工程において、支持基板となるＳｉ基板３上にまずＬＰ−ＣＶＤ法により、膜応力が約−１ＧＰａのＳｉＮ膜１０を形成する。このＳｉＮ膜１０の一部が上述した薄膜ダイアフラム４を構成するものである。
【００７７】
次に、図８（ｂ）に示される工程において、機能膜成膜、パターニング処理を組み合わせて実施し、ＳｉＮ膜１０の上に、機能素子（図示せず）、半導体集積回路５ａ、外部取り出し電極５ｂを形成する。これにより、マイクロシステム構造体２が形成される。
【００７８】
続いて、機能素子、半導体集積回路５ａおよび外部取り出し電極５ｂを覆うように、保護膜６を形成する。具体的には、まず、図８（ｃ）に示される工程において、第２膜８に相当するポリアミドイミド膜１１をスピンコートにより塗布し、１８０℃で１時間加熱することで例えば０．１μｍ〜３０μｍの膜厚で第２膜８を成膜する。なお、このとき第２膜８として用いたポリアミドイミドは一般に約２５０℃のガラス転移点を持ち、ガラス転移点以上で連続体を維持できなくなることが知られている材料である。
【００７９】
そして、その第２膜８の上に、図８（ｄ）に示される工程において、第１膜７に相当するＤＬＣ膜１２を蒸着法により成膜する。このとき、第１膜７がビッカース硬度２０００Ｈｖ以上あるいは荷重荷重０．５ｇｆ、Berkovich tipナノインデンテーション硬度１０．９１ＧＰａ以上でかつ膜厚０．１μｍ〜３０μｍかつ全応力７００Ｎ／ｍ以下となるようにする。これにより、第１、第２膜７、８とが形成される。
【００８０】
その後、図８（ｅ）に示す工程において、第１、第２膜７、８を形成したマイクロシステム構造体２をポリアミドイミドのガラス転移点以上である３００℃で２ｈ加熱して第１膜７の歪開放処理する。なお、第１膜７として選択した材料、処理温度条件よって適切な歪開放処理に必要な温度と時間は異なるため、適宜温度と時間を調整することになる。また、第１膜７の歪開放を容易にするために、第１膜７を互いに離間した適切な面積の複数の多角形にパターニングしても良い。
【００８１】
次に、高温化したマイクロシステム構造体２を常温まで冷却する。これにより、保護膜６における第１膜７の歪開放処理が完了し、保護膜６が完成する。
【００８２】
保護膜６が完成した後、図８（ｆ）に示される工程において、外部電気配線を取り出すための外部引き出し電極５ｂ上において、保護膜６をフォトリソグラフィー処理とドライエッチング処理にて除去する。
【００８３】
続いて、支持基板となるＳｉ基板３に対して、薄膜ダイヤフラムを形成する。具体的には、まず、図８（ｇ）に示される工程において、Ｓｉ基板３の裏面にエッチングマスク膜１３を形成する。例えば、ＳｉＯ2膜もしくはＳｉＮ膜を成膜する。
【００８４】
次に、フォトリソグラフィー処理およびエッチング処理を実行することで、薄膜ダイヤフラム４を形成する位置において、エッチングマスク膜１３を除去する。
【００８５】
その後、図８（ｈ）に示される工程では、ＫＯＨもしくはＴＭＡＨのアルカリ溶液にさらすことで、裏面からＳｉ基板３を異方性エッチング処理により除去していく。そして、Ｓｉ基板１１の表面に最初に形成したＳｉＮ膜１０まで到達するまでＳｉ基板３をエッチングして凹部３ａを形成すると、保護膜６が形成され薄膜ダイヤフラム構造が得られる。この後、Ｓｉ基板３をチップ単位に分割するなどの一般的な処理を行うと、保護膜付きマイクロシステム構造体１が完成する。
【００８６】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、上記第１実施形態に対して、保護膜６を構成する膜の１つである第２膜８を他の膜で構成したものであり、その他の構成については同様であるため、異なる部分についてのみ説明する。
【００８７】
図９は、本実施形態の保護膜付きマイクロシステム構造体１における薄膜ダイアフラム４の断面図であり、上記第１実施形態で示した図２に相当するものである。
【００８８】
この図に示されるように、本実施形態では、図２に示した第２膜８の代わりに第３膜９を備えた構成となっている。この第３膜９は、有機材料、金属もしくはＳｉの酸化物、窒化物、炭化物から成る群から選ばれる材料によって構成され、例えば、ポリイミド、ポリアミドイミド、エポキシ、フッ素樹脂、熱可塑性ポリイミドの少なくても１種を含む材料、Ａｌ2Ｏ3、ＳｉＯ2、ＳｉＮ、ＴｉＣ、ＳｉＣ、ＴｉＣＮ、ＴｉＮ、ＴｉＡｌＮ、ＳｉＯＮのいずれか１つによって構成されている。例えば、このような第３膜９は、ＰＶＤ法、ＣＶＤ法、蒸着法、イオンプレーティング法、もしくは、第２膜８を構成する材料を含む混合物、あるいは、その前駆体の混合物を塗布し乾燥・焼成する手法のいずれか１つもしくは複数の組み合わせにより形成される。
【００８９】
この第３膜９は、引っ張り応力を有する薄膜となっている。つまり、第１、第３膜７、９の積層構造によって保護膜６を構成する場合において、第１膜７が高硬度の膜で構成されることから、第３膜９に引っ張り応力を有する膜を用いている。
【００９０】
このようにすれば、保護膜付きマイクロシステム構造体１において、薄膜ダイヤフラム全体で全応力を引っ張り方向に設計することが可能となる。
【００９１】
なお、このような構成の第３膜９を用いる場合には、その膜厚を０．１μｍ〜１００μｍとするのが好ましい。このような下限値および上限値を設ける理由に関しては、第１実施形態と同様である。また、第３膜９の膜応力を−１．４ＧＰａ〜０Ｐａとするのが好ましい。これについて下限値および上限値を設ける理由に関しても、第１実施形態と同様である。
【００９２】
（他の実施形態）
上記実施形態では、スピンコートによって第２膜８を塗布し、蒸着法によって第１膜７を成膜する手法を説明したが、これらは単なる一例である。
【００９３】
例えば、第１膜７に関しては、ＰＶＤ法、ＣＶＤ法、イオンプレーティング法、蒸着法、ＡＬＤ法、スピンコート法、印刷法、のいずれか１つもしくは複数の組み合わせにより形成することができる。また、第１膜７を構成する材料を含む混合物、もしくは、その前駆体の混合物を塗布した後、乾燥・焼成することによって第１膜７を形成することもできる。
【００９４】
また、第２膜８に関しても、ＰＶＤ法、ＣＶＤ法、蒸着法、イオンプレーティング法、もしくは、第２膜８を構成する材料を含む混合物、あるいは、その前駆体の混合物を塗布し乾燥・焼成する手法のいずれか１つもしくは複数の組み合わせにより形成することができる。
【００９５】
マイクロシステム構造体２の一例として、薄膜ダイアフラム４を備えたものを挙げて説明したが、その他、薄膜をパターニングすることにより半導体集積回路を形成した装置、Ｓｉをエッチングして３次元構造（立体構造）を形成した装置、感光樹脂を光照射により固体化させて形成した装置などに関しても、本発明を適用することができる。
【００９６】
これらの各装置は、例えば、支持基板への不純物注入処理、薄膜成膜、露光、現像処理、エッチング加工、Ｓｉマイクロマシニング加工、のいずれか１つもしくは複数の組み合わせにて形成される。このため、マイクロシステム構造体２を構成する各装置を形成したのち、各装置の表面上に上記各実施形態で示した保護膜６をＰＶＤ法、ＣＶＤ法、イオンプレーティング法、蒸着法、ＡＬＤ法、スピンコート法、印刷法、のいずれか１つもしくは複数の組み合わせた方法により形成することにより、上記各実施形態と同様の効果が得られる保護膜付きマイクロシステム構造体１とすることができる。
【図面の簡単な説明】
【００９７】
【図１】本発明の第１実施形態における保護膜付きマイクロシステム構造体の部分断面斜視図である。
【図２】図１における破線で囲んだ部分の拡大断面図である。
【図３】保護膜に粉塵が衝突する場合のモデルを説明するための断面図である。
【図４】材料歪と荷重との関係を示す特性図である。
【図５】ナノインデンテーション硬度とビッカース硬度の関係を示す特性図である。
【図６】１００μｍ未満に層別したＪＩＳ１種標準試験粉体を４０ｍ／ｓの速度で、保護膜に衝突させた時の衝突痕の数について実験した結果を示す図である。
【図７】第１膜を多角形とした場合の模式図である。
【図８】図１に示す保護膜付きマイクロシステム構造体の製造工程図である。
【図９】本発明の第２実施形態における保護膜付きマイクロシステム構造体の薄膜ダイアフラムの断面図である。
【図１０】従来のマイクロシステム構造体の部分断面斜視図である。
【図１１】従来のマイクロシステム構造体の保護構造を示した断面図である。
【符号の説明】
【００９８】
１…保護膜付きマイクロシステム構造体、２…マイクロシステム構造体、３…Ｓｉ基板、４…薄膜ダイアフラム、５ａ…集積回路、５ｂ…外部引き出し電極、６…保護膜、７…第１膜、８…第２膜、９…第３膜。
【図１】
2006043813.tif 000011
【図２】
2006043813.tif 000012
【図３】
2006043813.tif 000013
【図４】
2006043813.tif 000014
【図５】
2006043813.tif 000015
【図６】
2006043813.tif 000016
【図７】
2006043813.tif 000017
【図８】
2006043813.tif 000018
【図９】
2006043813.tif 000019
【図１０】
2006043813.tif 000020
【図１１】
2006043813.tif 000021