(57)【要約】【課題】半導体メモリのデータセキュリティを簡易な構成で強化する。【解決手段】ヒューズを用いて特定の製造者ＩＤを設定する特定製造者ＩＤ設定部、およびヒューズを用いて特定製造者品か汎用品かを設定する汎用品設定部を有する特定製造者ＩＤ判定部０３と、データ書き込み時に、その書き込みデータを出力し、データ読み出し時に、その読み出しデータが入力されるメモリコントローラ０７と、特定製造者品の設定の場合には、書き込みデータを、上記製造者ＩＤを用いてスクランブルして外部ＲＯＭ／ＲＡＭ０９に送り、外部ＲＯＭ／ＲＡＭ０９から出力された読み出しデータを、上記製造者ＩＤを用いてスクランブル解除し、汎用品の設定の場合には、上記書き込みデータについては上記スクランブルをせずにそのまま外部ＲＯＭ／ＲＡＭ０９に送り、上記読み出しデータについては上記スクランブル解除をせずにそのままメモリコントローラ０７に送るスクランブラ０８とを備える。【選択図】        図１
2006236064.tif 000002
【特許請求の範囲】
【請求項１】
ヒューズを用いて特定の製造者ＩＤを設定する特定製造者ＩＤ設定手段と、
ヒューズを用いて特定製造者品か汎用品かを設定する汎用品設定手段と、
半導体メモリにデータを書き込むデータ書き込み時に、その書き込みデータを出力し、上記半導体メモリからデータを読み出すデータ読み出し時に、その読み出しデータが入力されるメモリ制御手段と、
特定製造者品の設定の場合には、上記データ書き込み時に、上記メモリ制御手段から出力された上記書き込みデータを、上記製造者ＩＤを用いて暗号化して、上記半導体メモリに送り、上記データ読み出し時に、上記半導体メモリから出力された読み出しデータを、上記製造者ＩＤを用いて暗号解除して、上記メモリ制御手段に送り、汎用品の設定の場合には、上記書き込みデータについては上記暗号化をせずにそのまま上記半導体メモリに送り、上記読み出しデータについては上記暗号解除をせずにそのまま上記メモリ制御手段に送る暗号手段と
を備えた
ことを特徴とするメモリ制御装置。
【請求項２】
請求項１記載のメモリ制御装置において、
上記半導体メモリは、上記メモリ制御装置に外部から接続される外部メモリであることを特徴とするメモリ制御装置。
【請求項３】
ヒューズを用いて特定の製造者ＩＤを設定する特定製造者ＩＤ設定手段と、
ヒューズを用いて特定製造者品か汎用品かを設定する汎用品設定手段と、
半導体メモリにデータを書き込むデータ書き込み時および上記半導体メモリからデータを読み出すデータ読み出し時に、上記半導体メモリの読み書きを許可する動作許可信号を出力するメモリ制御手段と、
特定製造者品の設定の場合には、上記製造者ＩＤ設定手段に設定された製造者ＩＤとは別に入力される入力製造者ＩＤデータが保持されてその値を出力し、汎用品の設定の場合には、上記入力製造者ＩＤデータを保持せずに、上記特定製造者ＩＤ設定手段に設定されている製造者ＩＤと異なる初期値を出力する特定製造者ＩＤ保持手段と、
上記特定製造者ＩＤ保持手段の出力と、上記特定製造者ＩＤ設定手段に設定されている製造者ＩＤとを比較し、両者が一致すれば、上記動作許可信号を上記半導体メモリに送って上記半導体メモリの読み書きを可能とし、両者が一致しなければ、上記動作許可信号を無効にして、上記半導体メモリの読み書きを不可とする特定製造者ＩＤ比較手段と
を備えた
ことを特徴とするメモリ制御装置。
【請求項４】
請求項３に記載のメモリ制御装置において、
動作許可信号を他の内部機能の動作許可信号とし、内部機能の使用可能／不可能を制御可能とすることを特徴とするメモリ制御装置。
【請求項５】
請求項３記載のメモリ制御装置において、
上記半導体メモリは、上記メモリ制御装置内に内蔵されている内蔵メモリであることを特徴とするメモリ制御装置。
【請求項６】
請求項１から５までのいずれかに記載のメモリ制御装置において、
１つのＬＳＩチップであることを特徴とするメモリ制御装置。
【請求項７】
請求項１から５までのいずれかに記載のメモリ制御装置と、上記半導体メモリとを備えたことを特徴とするメモリシステム。
【請求項８】
請求項７に記載のメモリシステムにおいて、
１つのＬＳＩチップであることを特徴とするメモリシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリのデータ書き込みおよびデータ読み出しを制御するメモリ制御装置、およびこのメモリ制御装置と上記半導体メモリとによって構成されたメモリシステムに関するものである。
【背景技術】
【０００２】
電子機器には、マイクロプロセッサとメモリ制御装置（またはメモリシステム）を備えて構成されたマイクロコンピュータを組み込んだものがある。このような電子機器においては、メモリ制御装置に相当する汎用のメモリコントローラと、この汎用メモリコントローラのＬＳＩチップに外部から接続される外部ＲＯＭ／ＲＡＭや上記ＬＳＩチップに内蔵された内蔵ＲＯＭ／ＲＡＭとによってメモリシステムが構成され、上記メモリコントローラによって、上記ＲＯＭ／ＲＡＭにソフトウェア等のデータが書き込まれ、上記ＲＯＭ／ＲＡＭからそのデータが読み出される。
【０００３】
図１１は上記従来のメモリシステムの一般的な構成図である。図１１のメモリシステムは、メモリコントローラ２０と、外部ＲＯＭ／ＲＡＭ２１とを備えている。メモリコントローラ２０は、外部ＲＯＭ／ＲＡＭ２１のデータの読み書きを制御するメモリ制御装置に相当する汎用のメモリコントローラであり、ＬＳＩチップ内に設けられており、外部ＲＯＭ／ＲＡＭ２１は、メモリコントローラ２０のＬＳＩチップに外部から接続されている。
【０００４】
外部ＲＯＭ／ＲＡＭ２１は、メモリコントローラ２０からのチップイネーブル信号（動作許可信号）ＣＳによって動作可能（イネーブル）となり、メモリコントローラ２０からの読み書き制御信号Read/Writeに従ってデータ読み出し動作またはデータ書き込み動作をする。
【０００５】
そして、外部ＲＯＭ／ＲＡＭ２１は、データ書き込み時には、メモリコントローラ２０からのアドレスaddに該当するアドレスに、メモリコントローラ２０から転送されたデータdataを書き込み、データ読み出し時には、上記該当するアドレスから読み出したデータdataをメモリコントローラ２０に転送する。
【０００６】
このように、図１１のメモリシステムでは、メモリコントローラ２０から外部ＲＯＭ／ＲＡＭ２１に、アドレスadd，読み書き制御信号Read/Write，チップイネーブル信号ＣＳを送って外部ＲＯＭ／ＲＡＭ２１の動作を制御し、外部ＲＯＭ／ＲＡＭ２１にアクセスしている。
【０００７】
また、従来の他のメモリシステムとして、複数のアドレス信号のアドレスの割り振りをアドレスコントローラで変更して、メモリに送ることにより、メモリに書き込まれているデータのセキュリティの強化を図ったものがある（例えば、特許文献１参照）。
【０００８】
【特許文献１】特開平１１−１７５４０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記図１１の従来のメモリシステムでは、外部ＲＯＭ／ＲＡＭ２１はメモリコントローラ２０が設けられているＬＳＩチップに外部から接続されているため、外部ＲＯＭ／ＲＡＭ２１の内容を全て読み出し、別のＲＯＭ／ＲＡＭに書き込むことにより、容易に外部ＲＯＭ／ＲＡＭ２１の複製を作成することが可能である。
【００１０】
外部ＲＯＭ／ＲＡＭ２１に書き込まれているソフトウェア等のデータが不正複製されると、図１１のメモリコントローラ２０は汎用メモリコントローラであるので、図１１のメモリコントローラ２０を内蔵した市販されている汎用ＬＳＩであると、電子機器の正当なユーザではない第３者が、不正複製したＲＯＭ／ＲＡＭを用いて、同一のメモリシステムを製造できることとなる。
【００１１】
不正複製されたＲＯＭ／ＲＡＭおよび汎用品のＬＳＩによって構成されたメモリシステムを用いた電子機器で、上記不正複製されたＲＯＭ／ＲＡＭのソフトウェアを動作させないためには、上記従来の他のメモリシステムのように、汎用のＬＳＩに独自の機能を付加したＬＳＩチップを製造する必要があった。しかし、この場合、汎用品ではないため、コストがかかり、構成が複雑になるという課題があった。
【００１２】
また、メモリコントローラのＬＳＩチップにＲＯＭ／ＲＡＭが内蔵されている場合にも、特定の電子機器製造業者のみがＲＯＭ／ＲＡＭにアクセスできるようにするには、汎用のメモリコントローラに独自の機能を付加した専用のメモリコントローラを設けたＬＳＩチップを製造する必要があった。
【００１３】
本発明は、このような従来の課題を解決するためになされたものであり、半導体メモリに書き込まれるデータのセキュリティを簡易な構成で強化できるようにすることを目的とするものである。
【課題を解決するための手段】
【００１４】
本発明のメモリ制御装置は、
ヒューズを用いて特定の製造者ＩＤを設定する特定製造者ＩＤ設定手段と、
ヒューズを用いて特定製造者品か汎用品かを設定する汎用品設定手段と、
半導体メモリにデータを書き込むデータ書き込み時に、その書き込みデータを出力し、上記半導体メモリからデータを読み出すデータ読み出し時に、その読み出しデータが入力されるメモリ制御手段と、
特定製造者品の設定の場合には、上記データ書き込み時に、上記メモリ制御手段から出力された上記書き込みデータを、上記製造者ＩＤを用いて暗号化して、上記半導体メモリに送り、上記データ読み出し時に、上記半導体メモリから出力された読み出しデータを、上記製造者ＩＤを用いて暗号解除して、上記メモリ制御手段に送り、汎用品の設定の場合には、上記書き込みデータについては上記暗号化をせずにそのまま上記半導体メモリに送り、上記読み出しデータについては上記暗号解除をせずにそのまま上記メモリ制御手段に送る暗号手段と
を備えた
ことを特徴とする。
【００１５】
また、本発明の他のメモリ制御装置は、
ヒューズを用いて特定の製造者ＩＤを設定する特定製造者ＩＤ設定手段と、
ヒューズを用いて特定製造者品か汎用品かを設定する汎用品設定手段と、
半導体メモリにデータを書き込むデータ書き込み時および上記半導体メモリからデータを読み出すデータ読み出し時に、上記半導体メモリの読み書きを許可する動作許可信号を出力するメモリ制御手段と、
特定製造者品の設定の場合には、上記製造者ＩＤ設定手段に設定された製造者ＩＤとは別に入力される入力製造者ＩＤデータが保持されてその値を出力し、汎用品の設定の場合には、上記入力製造者ＩＤデータを保持せずに、上記特定製造者ＩＤ設定手段に設定されている製造者ＩＤと異なる初期値を出力する特定製造者ＩＤ保持手段と、
上記特定製造者ＩＤ保持手段の出力と、上記特定製造者ＩＤ設定手段に設定されている製造者ＩＤとを比較し、両者が一致すれば、上記動作許可信号を上記半導体メモリに送って上記半導体メモリの読み書きを可能とし、両者が一致しなければ、上記動作許可信号を無効にして、上記半導体メモリの読み書きを不可とする特定製造者ＩＤ比較手段と
を備えた
ことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、製造者ＩＤを用いて書き込みデータをスクランブルすることにより、半導体メモリに書き込まれているデータのセキュリティを簡易な構成で強化できるという効果がある。あるいは、製造者ＩＤを用いて、内蔵の半導体メモリ等のアクセス制限を行うことにより、同一ＬＳＩにて、汎用品にも特定製造者用にもいずれにも使用することができる効果がある。
【発明を実施するための最良の形態】
【００１７】
実施の形態１
図１は本発明の実施の形態１のメモリシステムの構成図である。図１において、実施の形態１のメモリシステムは、特定製造者ＩＤ判定部０３と、メモリコントローラ０７と、スクランブラ０８と、外部ＲＯＭ／ＲＡＭ０９とを備えている。特定製造者ＩＤ判定部０３、メモリコントローラ０７、およびスクランブラ０８は、１つのＬＳＩチップ１００に作り込まれており、実施の形態１のメモリ制御装置を構成している。また、特定製造者ＩＤ判定部０３、メモリコントローラ０７、スクランブラ０８、および外部ＲＯＭ／ＲＡＭ０９は、実施の形態１のメモリシステムを構成している。なお、メモリシステムの動作を制御するプロセッサ（ＣＰＵ）については、実施の形態１のメモリ制御装置のＬＳＩチップ１００に内蔵した構成、またはＬＳＩチップ１００とは別のチップとする構成のいずれも可能である。
【００１８】
特定製造者ＩＤ判定部０３の出力信号ＩＤ０，ＩＤ１，ＩＤ２，ＩＤ３，ＩＤ４は、それぞれ１ビット幅で、スクランブラ０８に入力される。
【００１９】
メモリコントローラ０７から出力されたチップイネーブル信号（動作許可信号）ＣＳ，読み書き制御信号Read/writeは、それぞれ１ビット幅で、外部ＲＯＭ／ＲＡＭ０９に入力される。
【００２０】
メモリコントローラ０７から出力されたアドレスaddr_o，書き込みデータdata_oは、それぞれ８ビット幅で、スクランブラ０８に入力される。スクランブラ０８から出力されたアドレスs_addr_o，書き込みデータs_data_oは、それぞれ８ビット幅で、外部ＲＯＭ／ＲＡＭ０９に入力される。
【００２１】
外部ＲＯＭ／ＲＡＭ０９から出力された読み出しデータs_addr_iは、８ビット幅で、スクランブラ０８に入力される。スクランブラ０８から出力された読み出しデータdata_iは、８ビット幅で、メモリコントローラ０７に入力される。
【００２２】
スクランブラ０８は、特定製造者品の設定の場合には、外部ＲＯＭ／ＲＡＭ０９に対するデータ書き込み時に、メモリコントローラ０７からのアドレスaddr_o，書き込みデータdata_oを変換し、その変換したアドレスs_addr_o，書き込みデータs_data_oを外部ＲＯＭ／ＲＡＭ０９に出力し、外部ＲＯＭ／ＲＡＭ０９からのデータ読み出し時に、メモリコントローラ０７からのアドレスaddr_oを変換し、その変換したアドレスs_addr_oを外部ＲＯＭ／ＲＡＭ０９に出力するとともに、外部ＲＯＭ／ＲＡＭ０９からの上記の変換がなされている読み出しデータs_addr_iを逆変換（変換解除）し、その逆変換した読み出しデータaddr_iをメモリコントローラ０７に出力する。
【００２３】
また、スクランブラ０８は、汎用品の設定の場合には、外部ＲＯＭ／ＲＡＭ０９に対するデータ書き込み時に、メモリコントローラ０７からのアドレスaddr_o，書き込みデータdata_oを変換せずにそのまま外部ＲＯＭ／ＲＡＭ０９に出力し、外部ＲＯＭ／ＲＡＭ０９からのデータ読み出し時に、メモリコントローラ０７からのアドレスaddr_oを変換せずにそのまま外部ＲＯＭ／ＲＡＭ０９に出力するとともに、外部ＲＯＭ／ＲＡＭ０９からの読み出しデータs_addr_iを逆変換せずにそのままメモリコントローラ０７に出力する。
【００２４】
なお、メモリコントローラ０７は、図１１の従来のメモリコントローラ２０と同様に、汎用のメモリコントローラであり、その詳細な構成および動作については説明を省略する。
【００２５】
図２は特定製造者ＩＤ判定部０３の内部構成図であり、図１と同様のものには同じ符号を付してある。図２において、特定製造者ＩＤ判定部０３は、特定製造者ＩＤ設定部０１と、汎用品設定部０２と、２入力の論理積（AND）ゲートＡＮＤ０，ＡＮＤ１，ＡＮＤ２，ＡＮＤ３，ＡＮＤ４とを有する。
【００２６】
特定製造者ＩＤ設定部０１の出力信号である製造者ＩＤ設定信号Ｆ０，Ｆ１，Ｆ２，Ｆ３，Ｆ４は、それぞれ論理積ゲートＡＮＤ０〜ＡＮＤ４の一方の入力端子に入力され、汎用品設定部０２の出力信号である汎用品設定信号Ｆ５は、論理積ゲートＡＮＤ０〜ＡＮＤ４の他方の入力端子に入力される。そして、論理積ゲートＡＮＤ０〜ＡＮＤ４の出力信号は、特定製造者ＩＤ判定部０３の出力信号ＩＤ０，ＩＤ１，ＩＤ２，ＩＤ３，ＩＤ４となる。
【００２７】
図３は特定製造者ＩＤ設定部０１の内部構成図である。図３において、特定製造者ＩＤ設定部０１は、特定製造者ＩＤ設定ヒューズＦＵＳＥ０，ＦＵＳＥ１，ＦＵＳＥ２，ＦＵＳＥ３，ＦＵＳＥ４と、抵抗Ｒ０，Ｒ１，Ｒ２，Ｒ３，Ｒ４とを有する。
【００２８】
特定製造者ＩＤ設定部０１の出力信号である製造者ＩＤ設定信号Ｆ０〜Ｆ４は、それぞれ特定製造者ＩＤ設定ヒューズＦＵＳＥ０〜ＦＵＳＥ４付の抵抗Ｒ０〜Ｒ４のプルアップ回路の出力信号である。
【００２９】
図４は汎用品設定部０２の内部構成図である。図４において、汎用品設定部０２は、汎用品設定ヒューズＦＵＳＥ５と、抵抗Ｒ５とを有する。
【００３０】
汎用品設定部０２の出力信号である汎用品設定信号Ｆ５は、図３の製造者ＩＤ設定信号Ｆ０〜Ｆ４と同様に、汎用品設定ヒューズＦＵＳＥ５付の抵抗Ｒ５のプルアップ回路の出力信号である。
【００３１】
図５はスクランブラ０８の内部構成図である。図５において、スクランブラ０８は、２入力の排他的論理和（Exclusive OR）ゲートＥｘＯＲ００，ＥｘＯＲ０１，…，ＥｘＯＲ０７，ＥｘＯＲ２０，ＥｘＯＲ２１，…，ＥｘＯＲ２７，ＥｘＯＲ３０，ＥｘＯＲ３１，…，ＥｘＯＲ３７を有する。
【００３２】
排他的論理和ゲートＥｘＯＲ００〜ＥｘＯＲ０７では、それぞれメモリコントローラ０７の８ビット幅の出力アドレスaddr_o[0]〜addr_o[7]と、特定製造者ＩＤ判定部０３の出力信号ＩＤ０〜ＩＤ４のいずれかとを入力として、８ビット幅のアドレスs_addr_o[0]〜s_addr_o[7]が得られる。
【００３３】
同様に、排他的論理和ゲートＥｘＯＲ２０〜ＥｘＯＲ２７では、それぞれメモリコントローラ０７の８ビット幅の出力書き込みデータdata_o[0]〜data_o[7]と、特定製造者ＩＤ判定部０３の出力信号ＩＤ０〜ＩＤ４のいずれかとを入力として、８ビット幅の書き込みデータs_data_o[0]〜s_data_o[7]が得られる。
【００３４】
このとき、addr_o[0]〜addr_o[7]およびdata_o[0]〜data_o[7]はそれぞれ８ビット幅であるが、ＩＤ０〜ＩＤ４は５ビット幅であるので、ＩＤ０〜ＩＤ４をラップアラウンド（ＩＤ０→ＩＤ１→ＩＤ２→ＩＤ３→ＩＤ４→ＩＤ０の順での繰り返し）して、排他的論理和ゲートＥｘＯＲ００〜ＥｘＯＲ０７，ＥｘＯＲ２０〜ＥｘＯＲ２７に接続している。
【００３５】
また、排他的論理和ゲートＥｘＯＲ３０〜ＥｘＯＲ３７では、それぞれ外部ＲＯＭ／ＲＡＭの８ビット幅の出力読み出しデータs_data_i[0]〜s_data_i[7]と、特定製造者ＩＤ判定部０３の出力信号ＩＤ０〜ＩＤ４のいずれかとを入力として、８ビット幅の読み出しデータdata_i[0]〜data_i[7]が得られる。
【００３６】
このとき、排他的論理和ゲートＥｘＯＲ３０〜ＥｘＯＲ３７へのＩＤ０〜ＩＤ４の接続順は、排他的論理和ゲートＥｘＯＲ２０〜ＥｘＯＲ２７へのＩＤ０〜ＩＤ４と同じ接続順としている。
【００３７】
このような実施の形態１のメモリシステムの動作を以下に説明する。まず、準備として、特定製造者のそれぞれに製造者ＩＤを割り当てる。そして、あらかじめ割り当てた製造者ＩＤを実施の形態１のメモリ制御装置に設定する（埋め込む）ために、特定製造者ＩＤ設定部０１（図３参照）の特定製造者ＩＤ設定ヒューズＦＵＳＥ０〜ＦＵＳＥ４の内、その設定する製造者ＩＤに対応したヒューズを切断する。切断されていないヒューズの回路は、抵抗のプルアップにより出力が“Ｈ”レベル（論理“１”）となり、切断されたヒューズの回路は、抵抗のプルアップがなされずに接地されるため、出力が“Ｌ”レベル（論理“０”）となる。これにより、特定製造者ＩＤ設定部０１の出力信号である製造者ＩＤ設定信号Ｆ０〜Ｆ４は、製造者ＩＤを出力することとなる。
【００３８】
一方、汎用品として使用する場合には、汎用品設定部０２（図４参照）の汎用品設定ヒューズＦＵＳＥ５を切断することにより、汎用品設定信号Ｆ５として“Ｌ”（“０”）を得る。また、特定製造者品として使用する場合は、汎用品設定ヒューズＦＵＳＥ５の切断をせずに、汎用品設定信号Ｆ５を“Ｈ”（“１”）とする。
【００３９】
図２のように、特定製造者ＩＤ判定部０３では、設定した製造者ＩＤを示す製造者ＩＤ設定信号Ｆ０〜Ｆ４と、汎用品か特定製造者品かの設定を示す汎用品設定信号Ｆ５との論理積演算を、論理積ゲートＡＮＤ０〜ＡＮＤ４で求めることにより、特定製造者品の場合には、製造者ＩＤ設定信号Ｆ０〜Ｆ４がそのまま特定製造者ＩＤ判定部０３の出力信号ＩＤ０〜ＩＤ４となり、汎用品の場合には、汎用品設定信号Ｆ５が“Ｌ”（“０”）のため、特定製造者ＩＤ判定部０３の出力信号ＩＤ０〜ＩＤ４は、全て“Ｌ”（“０”）となる。このような特定製造者ＩＤ判定部０３の出力信号ＩＤ０〜ＩＤ４は、スクランブルキーとして、スクランブラ０８（図５参照）に入力される。
【００４０】
図５のように、スクランブラ０８では、特定製造者ＩＤ判定部０３からのスクランブルキーＩＤ０〜ＩＤ４と、メモリコントローラ０７からの入力アドレスaddr_oおよび入力書き込みデータdata_oならびに外部ＲＯＭ／ＲＡＭ０９からの入力読み出しデータs_data_iとの間で排他的論理和演算して、出力アドレスs_addr_oおよび出力書き込みデータs_data_oならびに出力読み出しデータdata_iを得る。このため、入力アドレスaddr_oおよび入力データdata_oならびに入力データs_data_iのそれぞれの入力ビット値の内、スクランブルキーが“Ｈ”（“１”）のビット位置の入力値は反転して出力値となり、スクランブルキーが“Ｌ”（“０”）のビット位置の入力値はそのまま反転せずに出力値となる。
【００４１】
特定製造者品の場合には、スクランブルキーＩＤ０〜ＩＤ４は特定製造者ＩＤ設定部０１に設定されている製造者ＩＤとなるので、データ書き込み時には、スクランブラ０８において、メモリコントローラ０７からのアドレスaddr_oおよび書き込みデータdata_oをスクランブルキーＩＤ０〜ＩＤ４でスクランブルする動作がなされ、アドレスaddr_oを製造者ＩＤでスクランブルしたアドレスs_addr_o、および書き込みデータdata_oを製造者ＩＤでスクランブルした書き込みデータs_data_oが、スクランブラ０８から外部ＲＯＭ／ＲＡＭ０９（図１参照）に入力される。そのため、外部ＲＯＭ／ＲＡＭ０９では、スクランブルされたアドレスs_addr_oに、スクランブルされた書き込みデータs_data_oが書き込まれる。
【００４２】
この特定製造者品の場合には、データ読み出し時にも、上記データ書き込み時と同様に、スクランブラ０８において、メモリコントローラ０７からのアドレスaddr_oをスクランブルキーＩＤ０〜ＩＤ４でスクランブルする動作がなされ、アドレスaddr_oを製造者ＩＤでスクランブルしたアドレスs_addr_oが、スクランブラ０８から外部ＲＯＭ／ＲＡＭ０９に入力される。そのため、外部ＲＯＭ／ＲＡＭ０９では、上記スクランブルされたアドレスs_addr_oに書き込まれている、上記データ書き込み時のスクランブルされた書き込みデータs_data_oが、読み出しデータs_data_iとして読み出され、そのスクランブルされた読み出しデータs_data_iが、外部ＲＯＭ／ＲＡＭ０９からスクランブラ０８に入力される。
【００４３】
そして、スクランブラ０８において、上記スクランブルされた読み出しデータs_data_iをスクランブルキーＩＤ０〜ＩＤ４でスクランブル解除（デスクランブル）する動作がなされ、スクランブルされた読み出しデータs_data_iを製造者ＩＤでスクランブル解除した読み出しデータdata_iが、スクランブラ０８からメモリコントローラ０７に入力される。
【００４４】
このように、特定製造者品の設定をした場合には、スクランブラ０８が製造者ＩＤのスクランブルキーＩＤ０〜ＩＤ４でスクランブル動作およびスクランブル解除動作をするので、外部ＲＯＭ／ＲＡＭ０９が実施の形態１のメモリ制御装置に接続されている限りは、外部ＲＯＭ／ＲＡＭ０９にアクセス可能であるが、外部ＲＯＭ／ＲＡＭ０９またはその複製品を他の汎用メモリコントローラに接続しても、アクセスすることはできない。
【００４５】
一方、汎用品の場合には、スクランブルキーＩＤ０〜ＩＤ４は全て“Ｌ”（“０”）となるので、スクランブラ０８において、入力アドレスaddr_oおよび入力書き込みデータdata_oは、上記特定製造者品の場合のようなスクランブルはされずに、そのまま出力アドレスs_addr_oおよび出力書き込みデータs_data_oとして、外部ＲＯＭ／ＲＡＭ０９に出力される。そのため、外部ＲＯＭ／ＲＡＭ０９では、スクランブルされていないアドレスs_addr_o（＝addr_o）に、スクランブルされていない書き込みデータs_data_o（＝data_o）が書き込まれる。
【００４６】
この汎用品の場合には、データ読み出し時にも、上記データ書き込み時と同様に、スクランブラ０８において、入力アドレスaddr_oは、スクランブルされず、そのまま出力アドレスs_addr_oとして、外部ＲＯＭ／ＲＡＭ０９に出力される。そのため、外部ＲＯＭ／ＲＡＭ０９では、上記アドレスs_addr_o（＝addr_o）に書き込まれているデータが、読み出しデータs_data_iとして読み出され、その読み出しデータs_data_iが、外部ＲＯＭ／ＲＡＭ０９からスクランブラ０８に入力される。
【００４７】
そして、スクランブラ０８では、上記読み出しデータs_data_iは、上記特定製造者品の場合のようなスクランブル解除はされずに、そのまま読み出しデータdata_iとして出力され、この読み出しデータdata_i（＝s_data_i）が、スクランブラ０８からメモリコントローラ０７に入力される。
【００４８】
このように、汎用品の設定をした場合には、スクランブラ０８がスクランブル動作およびスクランブル解除動作をしないので、他の汎用メモリコントローラからも外部ＲＯＭ／ＲＡＭ０９にアクセスすることが可能となる。
【００４９】
このような実施の形態１のメモリ制御装置のＬＳＩチップ１００の流通形態は、例えば以下のようになる。まず、半導体装置製造業者は、特定の電子機器製造業者（特定製造者）に製造者ＩＤを割り当て、実施の形態１のＬＳＩチップ１００を製造する。それらの製造されたＬＳＩチップ１００には、特定製造者である第１の電子機器製造業者に割り当てた第１の製造者ＩＤに従って特定製造者ＩＤ設定部０１のヒューズを切断し、汎用設定部０２のヒューズを未切断とした第１の電子機器製造業者向けの特定製造者品（第１の特定製造者品）と、同じく特定製造者である第２の電子機器製造業者に割り当てた第２の製造者ＩＤ（第１の製造者ＩＤとは異なる）に従って特定製造者ＩＤ設定部０１のヒューズを切断し、汎用設定部０２のヒューズを未切断とした第２の電子機器製造業者向けの特定製造者品（第２の特定製造者品）と、汎用設定部０２のヒューズを切断した汎用品とがある。
【００５０】
これら第１および第２の電子機器製造業者向けの特定製造者品ならびに汎用品は、それらの区別なくＬＳＩ製造工程で製造され、出荷のときに、特定製造者ＩＤ設定部０１または汎用設定部０２のヒューズを切断することにより、それぞれの製品タイプとなる。
【００５１】
そして、上記半導体装置製造業者は、第１の特定製造者品を第１の電子機器製造業者のみに供給し、第２の特定製造者品を第２の電子機器製造業者のみに供給し、上記汎用品については、一般の電子機器製造業者に供給するか、あるいは市販する。
【００５２】
第１の電子機器製造業者は、第１の製造者ＩＤをスクランブルコードとして動作する第１の特定製造者品（または第１の特定製造者品を用いたメモリシステム）を組み込んだ電子機器製品を製造販売し、第２の電子機器製造業者は、第２の製造者ＩＤをスクランブルコードとして動作する第２の特定製造者品（または第２の特定製造者品を用いたメモリシステム）を組み込んだ電子機器製品を製造販売し、上記一般の電子機器製造業者は、上記汎用品（またはその汎用品を用いたメモリシステム）を組み込んだ電子機器製品を製造販売する。
【００５３】
なお、第１または第２の電子機器製造業者は、必要に応じ、上記半導体装置製造業者から供給された特定製造者品の汎用設定部０２のヒューズを切断して汎用品に変更し、その汎用品（またはその汎用品を用いたメモリシステム）を組み込んだ電子機器を製造販売することも可能である。
【００５４】
また、半導体装置製造業者は、特定製造者ＩＤ設定部０１および汎用設定部０２のヒューズをいずれも未切断としたＬＳＩチップを第１および第２の電子機器製造業者に供給し、それぞれの電子機器製造業者が、それぞれに割り当てられた製造者ＩＤに従って特定製造者ＩＤ設定部０１を切断することも可能である。
【００５５】
また、以上の流通形態において、半導体装置製造業者および電子機器製造業者は、特定製造者ＩＤ設定部０１および汎用設定部０２のヒューズをいずれも未切断としたＬＳＩチップが、一般市場に不正流通しないように注意する必要がある。製造者ＩＤを設定していない特定製造者品が一般市場に不正流通すると、その特定製造者品を購入した第３者が、不正に製造者ＩＤを設定することが可能になってしまうからである。
【００５６】
この実施の形態１のＬＳＩチップ１００の特定製造者品のスランブル機能によってデータを書き込まれたメモリ（外部ＲＯＭ／ＲＡＭ０９）については、データ書き込み時と同じ製造者ＩＤが設定されたＬＳＩチップ１００の特定製造者品によってのみデータを正常に読み出すことができる。そして、ＬＳＩチップ１００の汎用品および他の汎用メモリコントローラはもとより、データ書き込み時と異なる製造者ＩＤが設定されたＬＳＩチップ１００では、データを正常に読み出すことができない。書き込みについても読み出しと同様である。つまり、上記メモリは、特定製造者ＩＤ設定部０１に設定された製造者ＩＤが一致しており、かつ汎用品に設定されていない場合にのみ、アクセス可能となる。
【００５７】
この実施の形態１では、１タイプのＬＳＩチップについて、特定製造者ＩＤ設定部０１のヒューズを切断することにより、特定製造者品とすることもでき、汎用品設定部０２のヒューズを切断することにより、汎用品とすることもできる。半導体装置製造業者は、特定製造者品および汎用品の製造にあたり、両製品を個別に製造しなくとも、１タイプのＬＳＩチップを製造すれば足り、その１タイプのＬＳＩチップを、ヒューズの切断により、特定製造者品と汎用品とに振り分けることができる。
【００５８】
従来のように、特定製造者向けとして、汎用品に専用の機能を付加した専用のＬＳＩチップを製造すると、汎用品と専用品の２タイプのＬＳＩチップを個別に製造することとなり、ＬＳＩチップの開発コストや単価が上昇する要因となるが、この実施の形態１では、１タイプのＬＳＩチップを製造すれば、そのＬＳＩチップを汎用品と特定製造者品のいずれとしても設定できるので、ＬＳＩチップの開発コストや単価を低減できる。
【００５９】
そして、ヒューズは一度切断するともとには戻せないため、特定製造者品のＬＳＩチップ１００を汎用品に転用することは可能であるが、汎用品として汎用品設定部０２のヒューズを切断されたＬＳＩチップ１００を特定製造者品に転用することはできない。このため、市販された汎用品を購入した第３者が、その汎用品を特定製造者品に転用して、特定製造者品のスクランブル機能を使用することはできない。
【００６０】
従って、特定製造者品を市販をしなければ、特定製造者品のスクランブル機能を使用して書き込まれたメモリからデータを正常に読み出すことができる装置を市場から入手できないこととなる。汎用品は入手可能であるが、上記メモリに書き込まれたプログラム等のデータを不正複製したとしても、汎用品では、スクランブル機能が働かないので、その不正複製データを使用することはでいない。このように、データを不正複製しても、その不正複製データを使用できないようにすることにより、不正複製データの流通を防止できる。
【００６１】
実施の形態１のメモリ制御装置のＬＳＩチップ１００または実施の形態１のメモリシステムを組み込む電子機器は、例えば、携帯電話、ＰＨＳ端末、あるいはゲーム機本体である。
【００６２】
携帯電話やＰＨＳ端末の場合には、上記実施の形態１のメモリ制御装置の特定製造者品によってＲＯＭ等のメモリに書き込まれたデータ自体が不正に複製されたとしても、そのようなデータには、上記特定製造者品と同じ製造者ＩＤを設定した特定製造者品によらなければアクセスできず、このような特定製造者品を組み込んだアクセスのみの機器は市販されていないので、上記不正複製したプログラムにアクセスすることはできない。
【００６３】
ゲーム機の場合には、上記実施の形態１のメモリ制御装置の特定製造者品によってＲＯＭ等のメモリに書き込まれたゲームのプログラム自体が不正に複製されたとしても、そのようなプログラムは、上記特定製造者品と同じ製造者ＩＤを設定した特定製造者品を組み込んだゲーム機本体を、ゲーム機製造業者から入手しなければ、上記不正複製したプログラムを再生できない。
【００６４】
以上のように実施の形態１によれば、ヒューズを用いて製造者ＩＤを設定する特定製造者ＩＤ設定部０１と、ヒューズを用いて汎用品または特定製造者品のいずれかを設定する汎用品設定部０２と、特定製造者品の設定の場合に上記製造者ＩＤを用いてアドレスおよびデータをスクランブルするスクランブラ０８とを設けたことにより、特定製造者品の外部ＲＯＭ／ＲＡＭ０９のプログラムを不正に複製したとしても、データがスクランブルされているため、その複製品の外部ＲＯＭ／ＲＡＭを汎用品のシステムと組み合わせただけでは動作することがない。
【００６５】
また、製造者ＩＤの設定および汎用品か否かの設定をヒューズ構成にしたことにより、ヒューズの切断によって容易に製造者ＩＤおよび汎用品か否かを設定することができる。
【００６６】
そして、出荷時点までは汎用品と特定製造者品の製品を区別することなく、出荷時点で、汎用品設定ヒューズまたは製造者ＩＤ設定ヒューズの切断により、汎用品または特定製造者品とすることが可能となる。
【００６７】
また、実施の形態１の製造者ＩＤ設定部０１を、ＬＳＩチップ１００の外部端子に接続しない構造とすることにより、製造者ＩＤの書き換えを防ぐことが可能である。実施の形態１では、製造者ＩＤのビット幅を５ビット幅としているが、任意のビット幅が可能である。
【００６８】
また、上記実施の形態１の汎用品設定部０２の汎用品設定ヒューズＦＵＳＥ５を、ＬＳＩチップ１００の外部端子から切断できるようにしておくことにより、特定製造者品は汎用品に転用できるが、汎用品は特定製造者品に転用することが不可能とすることができる。
【００６９】
なお、上記実施の形態１のメモリシステムを構成する外部メモリとしては、上記実施の形態１のメモリ制御装置のＬＳＩチップから出力されるアドレスに、このＬＳＩチップから出力されるデータを書き込む全てのメモリ装置を適用することが可能であり、例えば汎用のＤＲＡＭ，ＳＲＡＭ，フラッシュＲＯＭ，ＣＤ−ＲＯＭを用いることができる。さらに、実施の形態１のメモリ制御装置のＬＳＩチップを設けた電子機器の内部に実装されるメモリチップ（上記ＬＳＩチップとは別の半導体チップ）、または上記電子機器に挿入して用いるメモリカード等のメモリ装置のいずれのタイプについても適用可能である。
【００７０】
メモリカードのように、上記実施の形態１のスクランブル機能を用いてメモリカードに書き込んだデータを別のメモリカードリーダで読み出す場合（あるいは書き込む場合）、上記実施の形態１のスクランブル機能によりデータはスクランブルされているので、最初の書き込みと同じ製造者ＩＤを用いて上記実施の形態１と同じスクランブラ０８でスクランブル処理しない限り、もとのデータに復元できなくなる。
【００７１】
また、上記実施の形態１では、スクランブラ０８を排他的論理和ゲートで構成したが、このことは、スクランブラのアルゴリズムを限定することを意味するものではない。単純にビット入れ替えや、暗号化アルゴリズムをスクランブラとして用いることも可能である。つまり、スクランブル技術自体も暗号化技術の１つであり、上記実施の形態１では、製造者ＩＤを用いた暗号手段として、スクランブラ０８を設けたが、この暗号手段としては、製造者ＩＤを暗号キーとし、この暗号キーを用いて、メモリコントローラ０７からのデータを暗号化してメモリに転送し、メモリからのデータを暗号解除してメモリコントローラ０７に転送する全ての暗号手段を適用できる。
【００７２】
実施の形態２
図６は本発明の実施の形態２のシステムの構成図であり、図１と同様のものには同じ符号を付してある。図６において、実施の形態２のメモリシステムは、特定製造者ＩＤ判定部０６と、メモリコントローラ０７と、２入力の論理積ゲートＡＮＤ２０と、内蔵ＲＯＭ／ＲＡＭ１０，１１とを備えている。特定製造者ＩＤ判定部０６、メモリコントローラ０７、２入力の論理積ゲートＡＮＤ２０、および内蔵ＲＯＭ／ＲＡＭ１０，１１は、１つのＬＳＩチップ２００に作り込まれており、実施の形態２のメモリシステムを構成している。また、特定製造者ＩＤ判定部０６、メモリコントローラ０７、および２入力の論理積ゲートＡＮＤ２０は、実施の形態２のメモリ制御装置を構成している。なお、メモリシステムの動作を制御するプロセッサ（ＣＰＵ）については、実施の形態２のメモリシステムのＬＳＩチップ２００に内蔵した構成、またはＬＳＩチップ２００とは別のチップとする構成のいずれも可能である。
【００７３】
この実施の形態２では、特定製造者ＩＤ判定部０６の構成が、上記実施の形態１の特定製造者ＩＤ判定部０３（図２参照）とは異なっている。実施の形態２の特定製造者ＩＤ判定部０６からは、上記実施の形態１の特定製造者ＩＤ判定部０３の出力信号と同様の信号ＩＤ０〜ＩＤ４に加え、製造者ＩＤ比較結果信号Ｊ０が出力される。なお、この実施の形態２では、特定製造者ＩＤ判定部０６の出力信号ＩＤ０〜ＩＤ４の生成において、製造者ＩＤ比較結果信号Ｊ０が上記実施の形態１の汎用品設定信号Ｆ５の役目を果たすが、特定製造者ＩＤ判定部０６の出力信号ＩＤ０〜ＩＤ４は未使用である。
【００７４】
特定製造者ＩＤ判定部０６から出力された製造者ＩＤ比較結果信号Ｊ０は、１ビット幅で、論理積ゲートＡＮＤ２０の一方の入力端子に入力される。メモリコントローラ０７から出力されたチップイネーブル信号（動作許可信号）ＣＳは、１ビット幅で、論理積ゲートＡＮＤ２０の他方の入力端子および内蔵ＲＯＭ／ＲＡＭ１０のＣＳ端子に入力される。論理積ゲートＡＮＤ２０の出力信号は、内蔵ＲＯＭ／ＲＡＭ１１のＣＳ端子に入力される。
【００７５】
メモリコントローラ０７から出力された読み書き制御信号Read/writeは、１ビット幅で、内蔵ＲＯＭ／ＲＡＭ１０，１１に入力される。
【００７６】
メモリコントローラ０７から出力されたアドレスaddr_o，書き込みデータdata_oは、それぞれ８ビット幅で、内蔵ＲＯＭ／ＲＡＭ１０，１１に入力される。内蔵ＲＯＭ／ＲＡＭ１０，１１から出力された読み出しデータdata_iは、それぞれ８ビット幅で、ともにメモリコントローラ０７に入力される。
【００７７】
図７は特定製造者ＩＤ判定部０６の内部構成図であり、図２または図６と同様のものには同じ符号を付してある。図７において、特定製造者ＩＤ判定部０６は、特定製造者ＩＤ設定部０１と、特定製造者ＩＤレジスタ部０４と、特定製造者ＩＤ比較部０５とを有する。
【００７８】
図７の特定製造者ＩＤ設定部０１は、上記実施の形態１の特定製造者ＩＤ設定部０１（図２および図３参照）と同じ構成であり、この特定製造者ＩＤ設定部０１から出力された製造者ＩＤ設定信号Ｆ０〜Ｆ４が、特定製造者ＩＤ比較部０５に入力される。また、特定製造者ＩＤレジスタ部０４の出力信号ｒ０，ｒ１，…，ｒ４も、特定製造者ＩＤ比較部０５に入力される。特定製造者ＩＤ比較部０５からは、スクランブルキーＩＤ０〜ＩＤ４と製造者ＩＤ比較結果信号Ｊ０とが出力される。
【００７９】
図８は製造者ＩＤレジスタ部０４の内部構成図であり、図２または図７と同様のものには同じ符号を付してある。図８において、製造者ＩＤレジスタ部０４は、汎用品設定部０２と、フリップフロップｒｅｇ０，ｒｅｇ１，ｒｅｇ２，ｒｅｇ３，ｒｅｇ４と、２入力の論理積ゲートＡＮＤ２１とを有する。
【００８０】
汎用品設定部０２は、上記実施の形態１の汎用品設定部０２（図２および図４参照）と同じ構成であり、この汎用品設定部０２から出力された汎用品設定信号Ｆ５は、入力製造者ＩＤデータ書き込み許可信号ｒｗｅとともに、論理積ゲートＡＮＤ２１に入力される。汎用品設定信号Ｆ５は、汎用品設定ヒューズＦＵＳＥ５が未切断の場合は、特定製造者品の設定である“Ｈ”（“１”）となり、汎用品設定ヒューズＦＵＳＥ５を切断することにより、汎用品の設定である“Ｌ”（“０”）となる。
【００８１】
論理積ゲートＡＮＤ２１の出力であるレジスタ書き込み許可信号ＷＥは、フリップフロップｒｅｇ０〜ｒｅｇ４の書き込み許可端子ｗｅにそれぞれ入力される。クロック信号ＣＬＫは、同期信号であり、フリップフロップｒｅｇ０〜ｒｅｇ４のクロック端子ｃｋにそれぞれ入力される。
【００８２】
入力製造者ＩＤデータｒｄａｔａ０，ｒｄａｔａ１，ｒｄａｔａ２，ｒｄａｔａ３，ｒｄａｔａ４は、フリップフロップｒｅｇ０〜ｒｅｇ４のデータ入力端子ｄにそれぞれ入力される。そして、フリップフロップｒｅｇ０〜ｒｅｇ４の出力端子ｑからそれぞれ出力されるｒ０，ｒ１，ｒ２，ｒ３，ｒ４が、特定製造者ＩＤレジスタ部０４の出力信号となる。
【００８３】
入力製造者ＩＤデータｒｄａｔａ０〜ｒｄａｔａ４は、特定製造者ＩＤ設定部０１に設定されている製造者ＩＤとは別に、例えば、この実施の形態２のメモリシステムのＬＳＩチップ２００を組み込んだ電子機器の起動時に、この実施の形態２のメモリシステムのＬＳＩチップ２００に内蔵されたＣＰＵまたは別チップのＣＰＵによって、製造者ＩＤレジスタ部０４に入力される。また、クロック信号ＣＬＫおよび入力製造者ＩＤデータ書き込み許可信号ｒｗｅも、上記ＣＰＵによって、上記電子機器から製造者ＩＤレジスタ部０４に入力される。
【００８４】
図９は特定製造者ＩＤ比較部０５の内部構成図であり、図６から図８までと同様のものには同じ符号を付してある。図９において、特定製造者ＩＤ比較部０５は、２入力の否定排他的論理和（Exclusive NOR）ゲートＥｘＮＯＲ１０，ＥｘＮＯＲ１１，ＥｘＮＯＲ１２，ＥｘＮＯＲ１３，ＥｘＮＯＲ１４と、５入力の論理積ゲートＡＮＤ１５と、２入力の論理積ゲートＡＮＤ３０，ＡＮＤ３１，ＡＮＤ３２，ＡＮＤ３３，ＡＮＤ３４とを有する。
【００８５】
特定製造者ＩＤ設定部０１からの製造者ＩＤ設定信号Ｆ０〜Ｆ４と、特定製造者ＩＤレジスタ部０４の出力信号ｒ０〜ｒ４とは、それぞれ否定排他的論理和ゲートＥｘＮＯＲ１０〜ＥｘＮＯＲ１４に入力され、これらの否定排他的論理和ゲートＥｘＮＯＲ１０〜ＥｘＮＯＲ１４の出力信号F0_o，F1_o，F2_o，F3_o，F4_oは、論理積ゲートＡＮＤ１５に入力される。
【００８６】
特定製造者ＩＤ設定部０１からの製造者ＩＤ設定信号Ｆ０〜Ｆ４と、論理積ゲートＡＮＤ１５の出力信号である製造者ＩＤ比較結果信号Ｊ０とは、それぞれ論理積ゲートＡＮＤ３０〜ＡＮＤ３４に入力される。そして、論理積ゲートＡＮＤ１５の出力信号である製造者ＩＤ比較結果信号Ｊ０と、論理積ゲートＡＮＤ３０〜ＡＮＤ３４の出力信号ＩＤ０〜ＩＤ４とが、特定製造者ＩＤ比較部０５の出力信号、つまり特定製造者ＩＤ判定部０６の出力信号となる。
【００８７】
このような実施の形態２のメモリシステムの動作を以下に説明する。特定製造者ＩＤ判定部０６内の特定製造者ＩＤレジスタ部０４のフリップフロップｒｅｇ０〜ｒｅｇ４は、アドレスマップされたレジスタであり、これらのフリップフロップｒｅｇ０〜ｒｅｇ４には、入力製造者ＩＤデータｒｄａｔａ０〜ｒｄａｔａ４がそれぞれ入力される。
【００８８】
この実施の形態２のメモリシステムの内蔵ＲＯＭ／ＲＡＭ１１にアクセス可能とするためには、入力製造者ＩＤデータｒｄａｔａ０〜ｒｄａｔａ４が特定製造者ＩＤ設定部０１に設定されている製造者ＩＤと一致し、かつ汎用品設定部０２が特定製造者品の設定になっている（汎用品設定信号Ｆ５が“Ｈ”（“１”）である）必要がある。
【００８９】
特定製造者品の場合には、汎用品設定部０２の出力信号である汎用品設定信号Ｆ５が“Ｈ”（“１”）であるため、入力製造者ＩＤデータ書き込み許可信号ｒｗｅが“Ｈ”（“１”）になると、レジスタ書き込み許可信号ＷＥが“Ｈ”（“１”）には、特定製造者ＩＤレジスタ部０４のレジスタに、入力製造者ＩＤデータｒｄａｔａ０〜ｒｄａｔａ４がぞれぞれ書き込まれる。
【００９０】
また、汎用品の場合には、汎用品設定信号Ｆ５が“Ｌ”（“０”）であるため、レジスタ書き込み許可信号ＷＥが常に“Ｌ”（“０”）となり、入力製造者ＩＤデータｒｄａｔａ０〜ｒｄａｔａ４を、特定製造者ＩＤレジスタ部０４のレジスタに書き込むことはできず、特定製造者ＩＤレジスタ部０４の出力信号ｒ０〜ｒ４は、全て初期値“Ｌ”（“０”）のままとなる。
【００９１】
図１０は特定製造者ＩＤレジスタ部０４の動作を説明するタイミングチャートであり、図８と同様のものには同じ符号を付してある。図１０（ａ）は汎用品設定信号Ｆ５が“Ｈ”（“１”）である特定製造者品のタイムチャートであり、図１０（ｂ）は汎用品設定信号Ｆ５が“Ｌ”（“０”）である汎用品のタイムチャートである。
【００９２】
図１０（ａ）および（ｂ）において、例えば、この実施の形態２のメモリシステムのＬＳＩチップ２００を組み込んだ電子機器の起動時に、この実施の形態２のメモリシステムのＬＳＩチップ２００に内蔵されたＣＰＵまたは別チップのＣＰＵによって、起動コード（起動プログラム）が読み出され、その起動コードに従って、製造者ＩＤデータの書き込みを要求する書き込み要求信号ｍｗｅ、および特定製造者ＩＤレジスタ部０４のレジスタのアドレスであるアドレス信号ｍａｄｄがバス上に出力されると、上記電子機器から特定製造者ＩＤレジスタ部０４に、入力製造者ＩＤデータ書き込み許可信号ｒｗｅが入力される（入力製造者ＩＤデータ書き込み許可信号ｒｗｅが“Ｌ”（“０”）から“Ｈ”（“１”）になる）。
【００９３】
これとともに、例えば上記電子機器の製造業者である特定製造者によって起動データ（起動プログラム）の一部としてあらかじめ設定されている製造者ＩＤデータｒｄａｔａ０〜ｒｄａｔａ４が、上記ＣＰＵによって、上記バス上に読み出され、上記電子機器から特定製造者ＩＤレジスタ部０４に入力される。また、上記電子機器において生成されたクロック信号ＣＬＫも、特定製造者ＩＤレジスタ部０４に入力される。
【００９４】
図１０（ａ）の特定製造者品では、汎用品設定信号Ｆ５が“Ｈ”（“１”）なので、タイミングｔ２において、“Ｈ”（“１”）の入力製造者ＩＤデータ書き込み許可信号ｒｗｅが、そのままレジスタ書き込み許可信号ＷＥとなる。この“Ｈ”（“１”）のレジスタ書き込み許可信号ＷＥが、フリップフロップｒｅｇ０〜ｒｅｇ４の書き込み許可端子ｗｅに入力される。このため、タイミングｔ２において、フリップフロップｒｅｇ０〜ｒｅｇ４は書き込み可能となり、入力製造者ＩＤデータｒｄａｔａ０〜ｒｄａｔａ４は、フリップフロップｒｅｇ０〜ｒｅｇ４に書き込まれ、フリップフロップｒｅｇ０〜ｒｅｇ４の出力信号ｒ０〜ｒ４は、それぞれ入力製造者ＩＤデータｒｄａｔａ０〜ｒｄａｔａ４を出力することになる。
【００９５】
一方、図１０（ｂ）の汎用品では、汎用品設定信号Ｆ５が“Ｌ”（“０”）なので、タイミングｔ２において、入力製造者ＩＤデータ書き込み許可信号ｒｗｅが“Ｈ”（“１”）であっても、論理積ゲートＡＮＤ２１の出力信号であるレジスタ書き込み許可信号ＷＥは“Ｌ”（“０”）のままである。このため、タイミングｔ２において、フリップフロップｒｅｇ０〜ｒｅｇ４は書き込み禁止のままであり、入力製造者ＩＤデータｒｄａｔａ０〜ｒｄａｔａ４は、フリップフロップｒｅｇ０〜ｒｅｇ４には書き込まれず、フリップフロップｒｅｇ０〜ｒｅｇ４の出力信号ｒ０〜ｒ４は、全て初期値“Ｌ”（“０”）のままである。
【００９６】
図９のように、特定製造者ＩＤ比較部０５内の否定排他的論理和ゲートＥｘＮＯＲ１０〜ＥｘＮＯＲ１４および論理積ゲートＡＮＤ１５において、特定製造者ＩＤレジスタ部０４のレジスタ値（特定製造者ＩＤレジスタ部０４の出力信号ｒ０〜ｒ４の値）が、特定製造者ＩＤ設定部０１に設定されている製造者ＩＤの値（製造者ＩＤ設定信号Ｆ０〜Ｆ５の値）と同じか否かを判定する。否定排他的論理和ゲートＥｘＮＯＲ１０〜ＥｘＮＯＲ１４は、特定製造者ＩＤ設定部０１に設定されている製造者ＩＤと、特定製造者ＩＤレジスタ部０４のレジスタ値とを、ビット単位で否定排他的論理和演算し、一致したビットのみ、“Ｈ”（“１”）を出力する。
【００９７】
そして、特定製造者ＩＤ設定部０１に設定されている製造者ＩＤと、特定製造者ＩＤレジスタ部０４のレジスタ値の全てのビットが一致した場合には、否定排他的論理和ゲートＥｘＮＯＲ１０〜ＥｘＮＯＲ１４の出力は全て“Ｈ”（“１”）となるので、論理積ゲートＡＮＤ１５から出力される製造者ＩＤ比較結果信号Ｊ０は“Ｈ”（“１”）となり、いずれかのビットが一致していない場合には、製造者ＩＤ比較結果信号Ｊ０は“Ｌ”（“０”）となる。
【００９８】
汎用品の場合には、特定製造者ＩＤレジスタ部０４のレジスタに、入力製造者ＩＤデータｒｄａｔａ０〜ｒｄａｔａ４が書き込まれず、特定製造者ＩＤレジスタ部０４のレジスタ値は、全て“Ｌ”（“０”）になるので、特定製造者ＩＤ設定部０１に設定されている特定製造者ＩＤとは一致せず、製造者ＩＤ比較結果信号Ｊ０は“Ｌ”（“０”）となる。
【００９９】
図６のように、内蔵ＲＯＭ／ＲＡＭ１０のＣＳ端子には、メモリコントローラ０７から出力されたチップイネーブル信号ＣＳをそのまま入力しているが、内蔵ＲＯＭ／ＲＡＭ１１のチップイネーブルについては、メモリコントローラ０７から出力されたチップイネーブル信号ＣＳと、特定製造者ＩＤ判定部０６から出力された製造者ＩＤ比較結果信号Ｊ０とを、論理積ゲートＡＮＤ２０で論理積演算して得られた信号をＣＳ端子に入力している。
【０１００】
特定製造者ＩＤレジスタ部０４のレジスタ値と、特定製造者ＩＤ設定部０１に設定されている製造者ＩＤとが一致する場合には、製造者ＩＤ比較結果信号Ｊ０は“Ｈ”（“１”）になるので、内蔵ＲＯＭ／ＲＡＭ１１のＣＳ端子には、メモリコントローラ０７からのチップイネーブル信号ＣＳが入力され、このチップイネーブル信号ＣＳが“Ｈ”（“１”）になれば、内蔵ＲＯＭ／ＲＡＭ１１にアクセス可能になる。
【０１０１】
また、特定製造者ＩＤレジスタ部０４のレジスタ値と、特定製造者ＩＤ設定部０１に設定されている製造者ＩＤとが一致しない場合（汎用品の場合には両者は常に一致しない）には、製造者ＩＤ比較結果信号Ｊ０は“Ｌ”（“０”）であるので、メモリコントローラ０７から出力されるチップイネーブル信号ＣＳが“Ｈ”（“１”）になっても、論理積ゲートＡＮＤ２０の出力信号は“Ｌ”（“０”）のままであり、内蔵ＲＯＭ／ＲＡＭ１１にアクセスするのは不可能になる。
【０１０２】
このような実施の形態２のメモリシステムのＬＳＩチップ２００の流通形態は、例えば以下のようになる。まず、半導体装置製造業者は、特定の電子機器製造業者（特定製造者）に製造者ＩＤを割り当て、実施の形態２のメモリシステムのＬＳＩチップ２００を製造する。それらのＬＳＩチップ２００には、上記実施の形態１のＬＳＩチップ１００と同様に、特定製造者である第１の電子機器製造業者に割り当てた第１の製造者ＩＤに従って特定製造者ＩＤ設定部０１のヒューズを切断し、汎用設定部０２のヒューズを未切断とした第１の電子機器製造業者向けの特定製造者品（第１の特定製造者品）と、同じく特定製造者である第２の電子機器製造業者に割り当てた第２の製造者ＩＤ（第１の製造者ＩＤとは異なる）に従って特定製造者ＩＤ設定部０１のヒューズを切断し、汎用設定部０２のヒューズを未切断とした第２の電子機器製造業者向けの特定製造者品（第２の特定製造者品）と、汎用設定部０２のヒューズを切断した汎用品とがある。
【０１０３】
これら第１および第２の電子機器製造業者向けの特定製造者品ならびに汎用品は、上記実施の形態１と同様に、それらの区別なくＬＳＩ製造工程で製造され、出荷のときに、特定製造者ＩＤ設定部０１または汎用設定部０２のヒューズを切断することにより、それぞれの製品タイプとなる。
【０１０４】
そして、上記半導体装置製造業者は、第１の特定製造者品を第１の電子機器製造業者のみに供給し、第２の特定製造者品を第２の電子機器製造業者のみに供給し、上記汎用品については、一般の電子機器製造業者に供給するか、あるいは市販する。
【０１０５】
第１の電子機器製造業者は、第１の製造者ＩＤが設定された第１の特定製造者品を組み込んだ電子機器であって、例えば起動時に上記第１の製造者ＩＤと一致する第１の製造者ＩＤデータを特定製造者ＩＤレジスタ部０４に入力するための起動プログラムをその電子機器内に設定し、第１の特定製造者品の内蔵ＲＯＭ／ＲＡＭ１１に第１の特定機能を実現するデータまたはプログラムを書き込んだ電子機器を製造販売する。同様に、第２の電子機器製造業者は、第２の製造者ＩＤが設定された第２の特定製造者品を組み込んだ電子機器であって、例えば起動時に上記第２の製造者ＩＤと一致する第２の製造者ＩＤデータを特定製造者ＩＤレジスタ部０４に入力するための起動プログラムをその電子機器内に設定し、第２の特定製造者品の内蔵ＲＯＭ／ＲＡＭ１１に第２の特定機能を実現するデータまたはプログラムを書き込んだ電子機器を製造販売する。また、上記一般の電子機器製造業者は、上記汎用品を組み込んだ電子機器製品を製造販売する。
【０１０６】
なお、第１または第２の電子機器製造業者は、必要に応じ、上記半導体装置製造業者から供給された特定製造者品の汎用設定部０２のヒューズを切断して汎用品に変更し、その汎用品を組み込んだ電子機器を製造販売することも可能である。
【０１０７】
また、半導体装置製造業者は、特定製造者ＩＤ設定部０１および汎用設定部０２のヒューズをいずれも未切断としたＬＳＩチップを第１および第２の電子機器製造業者に供給し、それぞれの電子機器製造業者が、それぞれに割り当てられた製造者ＩＤに従って特定製造者ＩＤ設定部０１を切断することも可能である。
【０１０８】
また、以上の流通形態において、半導体装置製造業者および電子機器製造業者は、特定製造者ＩＤ設定部０１および汎用設定部０２のヒューズをいずれも未切断としたＬＳＩチップが、一般市場に不正流通しないように注意する必要がある。製造者ＩＤを設定していない特定製造者品が一般市場に不正流通すると、その特定製造者品を購入した第３者が、不正に製造者ＩＤを設定することが可能になってしまうからである。
【０１０９】
この実施の形態２のＬＳＩチップ２００のアクセス抑止機能が働くメモリ（内蔵ＲＯＭ／ＲＡＭ１１）に書き込まれた特定の機能については、特定製造者品であって、特定製造者ＩＤレジスタ部０４のレジスタ値が特定製造者ＩＤ設定部０１に設定された製造者ＩＤと一致した場合にのみ、上記メモリにアクセス可能となり、上記特定の機能を使用することができる。そして、汎用品はもとより、特定製造者品であっても、特定製造者ＩＤレジスタ部０４のレジスタ値が特定製造者ＩＤ設定部０１に設定された製造者ＩＤとが一致しない場合には、上記メモリにアクセス不能となり、上記特定の機能を使用することができない。つまり、上記メモリは、特定製造者ＩＤレジスタ部０４のレジスタ値が設定された製造者ＩＤと一致しており、かつ汎用品に設定されていない場合にのみ、アクセス可能となる。
【０１１０】
この実施の形態２においても、上記実施の形態１と同様に、１タイプのＬＳＩチップについて、特定製造者ＩＤ設定部０１のヒューズを切断することにより、特定製造者品とすることもでき、汎用品設定部０２のヒューズを切断することにより、汎用品とすることもできる。半導体装置製造業者は、特定製造者品および汎用品の製造にあたり、両製品を個別に製造しなくとも、１タイプのＬＳＩチップを製造すれば足り、その１タイプのＬＳＩチップを、ヒューズの切断により、特定製造者品と汎用品とに振り分けることができる。
【０１１１】
従来のように、特定製造者向けとして、汎用品に専用の機能を付加した専用のＬＳＩチップを製造すると、汎用品と専用品の２タイプのＬＳＩチップを個別に製造することとなり、ＬＳＩチップの開発コストや単価が上昇する要因となるが、この実施の形態２においても、上記実施の形態１と同様に、１タイプのＬＳＩチップを製造すれば、そのＬＳＩチップを汎用品と特定製造者品のいずれとしても設定できるので、ＬＳＩチップの開発コストや単価を低減できる。
【０１１２】
そして、ヒューズは一度切断するともとには戻せないため、特定製造者品のＬＳＩチップ２００を汎用品に転用することは可能であるが、汎用品として汎用品設定部０２のヒューズを切断されたＬＳＩチップ２００を特定製造者品に転用することはできない。このため、一度汎用品に設定した実施の形態２のＬＳＩチップ２００では、特定製造者ＩＤレジスタ部０４に、入力製造者ＩＤデータｒｄａｔａ０〜ｒｄａｔａ４を書き込むことができなくなり、従って製造者ＩＤ比較結果信号Ｊ０を“Ｈ”（“１”）にすることができなくなるので、内蔵ＲＯＭ／ＲＡＭ１１にアクセスすることはできなくなる。
【０１１３】
従って、特定製造者品を市販をしなければ、アクセス抑止機能が働くメモリにアクセスできる装置を市場から入手できないこととなる。汎用品は入手可能であり、例えば、上記メモリに書き込まれた特定機能をアクセスするようなプログラムが書き込まれた他のＲＯＭ等から、そのプログラムを不正複製して、その不正複製プログラムを使用すると、その不正複製プログラムは、汎用品においても動作するが、汎用品では、上記メモリのアクセスを許可しないので、上記特定機能にアクセスすることはできず、異常動作となる。このように、プログラムを不正複製しても、その不正複製プログラムが正常に動作しないようにすることにより、不正複製プログラムの流通を防止できる。
【０１１４】
以上のように実施の形態２によれば、汎用品設定部０２の汎用品設定ヒューズＦＵＳＥ５を切断した場合には、特定製造者ＩＤレジスタ部０４のレジスタに入力製造者ＩＤデータが書き込まれないようにして、特定製造者ＩＤ比較結果信号Ｊ０を“Ｌ”（“０”）にすることにより、特定機能（実施の形態２では内蔵ＲＯＭ／ＲＡＭ１１に書き込まれたデータやプログラム）についてのアクセスを抑止することができる。
【０１１５】
また、特定製造者品の場合にも、入力製造者ＩＤデータが特性製造者ＩＤ設定部０１に設定されている製造者ＩＤと一致しない場合には、特定製造者ＩＤ比較結果信号Ｊ０を“Ｌ”（“０”）にすることにより、汎用品の場合と同様に、上記特定機能についてのアクセスを抑止することができる。
【０１１６】
また、実施の形態２の製造者ＩＤ設定部０１を、ＬＳＩチップ２００の外部端子に接続しない構造とすることにより、製造者ＩＤの書き換えを防ぐことが可能である。実施の形態２では、製造者ＩＤのビット幅を５ビット幅としているが、任意のビット幅が可能である。
【０１１７】
また、実施の形態２の汎用品設定部０２の汎用品設定ヒューズＦＵＳＥ５を、ＬＳＩチップ２００の外部端子から切断できるようにしておくことにより、特定製造者品は汎用品に転用できるが、汎用品は特定製造者品に転用することが不可能とすることができる。
【０１１８】
なお、上記実施の形態２において、一度だけ書き込み可能なＲＯＭやフラッシュメモリの書き込み許可を、汎用品設定ヒューズＦＵＳＥ５で制御することも可能である。つまり、特定製造者品の設定の場合には、一度だけ書き込み可能なＲＯＭやフラッシュメモリに書き込み可能であるが、その後に汎用品の設定に変更することにより、書き込み不可に変更することができるので、特定製造者が、プログラムを書き込んだ後に、汎用品設定ヒューズＦＵＳＥ５を切断して書き込み不可にすることで、特定製造者のプログラムが書き込まれていない汎用品と差別化することも可能である。ただし、この場合には、汎用品設定ヒューズＦＵＳＥ５の切断により、特定の機能についての書き込みのみ不可となり、読み出しは可能なように構成する。
【０１１９】
また、上記実施の形態２において、製造者ＩＤ比較結果信号Ｊによって使用不能に設定できる内蔵ＲＯＭ／ＲＡＭ１１には、製造者ＩＤ比較結果信号ＪがＬＳＩチップ２００の内部信号となる構成であれば、例えばＳＩＯ（Syncronus Serial Interface）のような他の装置とすることも可能である。
【０１２０】
さらに、上記実施の形態２において、特定製造者ＩＤ判定部０６の出力信号ＩＤ０〜ＩＤ４のそれぞれを用いて、メモリ等のアクセス制御をすることも可能である。例えば、信号ＩＤ０によって内蔵タイマーのアクセス権を制御し（ＩＤ０＝“Ｌ”ならばアクセス不許可／ＩＤ０＝“Ｈ”ならばアクセス可能）、信号ＩＤ１によって第１の内蔵ＲＡＭのアクセス権を制御し（ＩＤ１＝“Ｌ”ならばアクセス不許可／ＩＤ１＝“Ｈ”ならばアクセス可能）、信号ＩＤ２によって第２の内蔵ＲＡＭのアクセス権を制御し（ＩＤ２＝“Ｌ”ならばアクセス不許可／ＩＤ２＝“Ｈ”ならばアクセス可能）、信号ＩＤ３によって第１の内蔵ＲＯＭのアクセス権を制御し（ＩＤ３＝“Ｌ”ならばアクセス不許可／ＩＤ３＝“Ｈ”ならばアクセス可能）、信号ＩＤ４によって第２の内蔵ＲＯＭのアクセス権を制御する（ＩＤ４＝“Ｌ”ならばアクセス不許可／ＩＤ４＝“Ｈ”ならばアクセス可能）。
【図面の簡単な説明】
【０１２１】
【図１】本発明の実施の形態１のメモリシステムの構成図である。
【図２】図１の特定製造者ＩＤ判定部の内部構成図である。
【図３】図２の特定製造者ＩＤ設定部の内部構成図である。
【図４】図２の汎用品設定部の内部構成図である。
【図５】図１のスクランブラの内部構成図である。
【図６】本発明の実施の形態２のメモリシステムの構成図である。
【図７】図６の特定製造者ＩＤ判定部の内部構成図である。
【図８】図６の製造者ＩＤレジスタ部の内部構成図である。
【図９】図６の特定製造者ＩＤ比較部の内部構成図である。
【図１０】図８の製造者ＩＤレジスタ部の動作を説明するタイミングチャートである。
【図１１】従来のメモリシステムの構成図である。
【符号の説明】
【０１２２】
０１  特定製造者ＩＤ設定部
０２  汎用品設定部
０３  特定製造者ＩＤ判定部
０４  特定製造者ＩＤレジスタ部
０５  特定製造者ＩＤ比較部
０６  特定製造者ＩＤ判定部
０７  メモリコントローラ
０８  スクランブラ
０９  外部ＲＯＭ／ＲＡＭ
１０，１１  内蔵ＲＯＭ／ＲＡＭ
１００，２００  ＬＳＩチップ
ＡＮＤ０〜ＡＮＤ４，ＡＮＤ１５，ＡＮＤ２０，ＡＮＤ２１，ＡＮＤ３０〜ＡＮＤ３４  論理積ゲート
ＦＵＳＥ０〜ＦＵＳＥ５  ヒューズ
ＥｘＯＲ００〜ＥｘＯＲ０７，ＥｘＯＲ２０〜ＥｘＯＲ２７，ＥｘＯＲ３０〜ＥｘＯＲ３７  排他的論理和ゲート
ｒｅｇ０〜ｒｅｇ４  フリップフロップ
ＥｘＮＯＲ１０〜ＥｘＮＯＲ１４  否定排他的論理和ゲート
【図１】
2006236064.tif 000003
【図２】
2006236064.tif 000004
【図３】
2006236064.tif 000005
【図４】
2006236064.tif 000006
【図５】
2006236064.tif 000007
【図６】
2006236064.tif 000008
【図７】
2006236064.tif 000009
【図８】
2006236064.tif 000010
【図９】
2006236064.tif 000011
【図１０】
2006236064.tif 000012
【図１１】
2006236064.tif 000013