(57)【要約】 【課題】チップサイズを大きくすることなくＣＭＯＳ型固体撮像素子に適用できて、受光部からＯＰＢ部への電荷の流れ込みを十分に防止すること。【解決手段】ＣＭＯＳ型固体撮像素子の受光部とＯＰＢ部の間にある不問領域に配列される画素の転送ゲート４６及びリセットゲート４５に所定電圧を常時印加することにより、フォトダイオード部４２とフローティングディフュージョン部４３と電源線部４４をチャネルにより電気的に接続して逆バイアスされたＮ型層を実質的に形成し、この逆バイアスされたＮ型層により受光部画素からＯＰＢ画素に流れ込もうとする電荷を捕らえて電源線部４４に放電する。これにより、チップサイズを大きくすることなくＣＭＯＳ型固体撮像素子に適用できて、受光部からＯＰＢ部への電荷の流れ込みを十分に防止することができる。【選択図】図２
2006222751.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成され、入射光を光電変換して電荷を蓄積する画素を配列する受光部と、
前記半導体基板上に形成され、遮光された画素を配列する遮光部と、
前記半導体基板上の前記受光部と遮光部の間に形成され、ダミー画素を配列する不問領域部とを備え、
前記遮光部の画素を形成する光電変換部、この光電変換部により光電変換された電荷を読み出す読み出し部及び前記画素の動作電源を供給する電源線部とを電気的に接続するチャネル形成手段を具備することを特徴とする固体撮像素子。
【請求項２】
前記チャネル形成手段は、前記半導体基板の表面上に形成され、前記光電変換部により光電変換されて得られた電荷の転送を制御するための転送ゲート及び、同半導体基板の表面上に形成され、前記読み出し部をリセットするためのリセットゲートに所定電圧を常時印加することを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記所定電圧は、前記固体撮像素子に供給される電源電圧と同じか或いは、電荷読み出し画素を選択する選択電圧と同じであることを特徴とする請求項１記載の固体撮像素子。
【請求項４】
前記遮光部の画素を形成する光電変換部と読み出し部のいずれか一方または両方を直接前記半導体基板上に形成し、当該光電変換部と読み出し部のいずれか一方または両方の下部を前記半導体基板に電気的に接続することを特徴とする請求項１記載の固体撮像素子。
【請求項５】
半導体基板と、
前記半導体基板上に形成され、入射光を光電変換して電荷を蓄積する画素を配列する受光部と、
前記半導体基板上に形成され、遮光された画素を配列する遮光部と、
前記半導体基板上の前記受光部と遮光部の間に形成され、ダミー画素を配列する不問領域部とを備え、
前記遮光部の画素を形成する光電変換部と、この光電変換部により光電変換された電荷を読み出す読み出し部との間及び、前記読み出し部と前記画素の動作電源を供給する電源線部との間を導電領域で接続することを特徴とする固体撮像素子。
【請求項６】
前記導電領域はＮ型領域であることを特徴とする請求項５記載の固体撮像素子。
【請求項７】
前記遮光部の画素を形成する光電変換部と読み出し部のいずれか一方または両方を直接前記半導体基板上に形成し、当該光電変換部と読み出し部のいずれか一方または両方の下部を前記半導体基板に電気的に接続することを特徴とする請求項５記載の固体撮像素子。
【請求項８】
半導体基板と、
前記半導体基板上に形成され、入射光を光電変換して電荷を蓄積する画素を配列する受光部と、
前記半導体基板上に形成され、遮光された画素を配列する遮光部と、
前記半導体基板上の前記受光部と遮光部の間に形成され、ダミー画素を配列する不問領域部とを備え、
前記遮光部の画素を形成する光電変換部と読み出し部のいずれか一方または両方を直接前記半導体基板上に形成し、当該光電変換部と読み出し部のいずれか一方または両方の下部を前記半導体基板に電気的に接続することを特徴とする固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被写体の結像画像を光電変換して画像信号を得る固体撮像素子に係り、特に再生画像のブルーミング防止に関する。
【背景技術】
【０００２】
従来より、固体撮像素子、例えばＣＣＤ固体撮像素子では、有効画素領域（受光部）の外側に光学的黒レベル（いわゆるオプティカルブラック：ＯＰＢ）が得られる遮光ダミー画素を備えている。これは暗電流を信号から差し引くためであり、遮光ダミー画素はＡｌ膜で遮光され、光には感じないが、有効画素と同じ暗電流を発生するよう構成され、この暗電流である黒レベルを基準レベルとして用いて受光部から信号を出力する。これにより、受光部の信号レベルが温度変化により変動することが防止される。しかし受光部のＯＰＢ画素近傍に強い光が入射すると、受光部の画素より電荷が溢れ出し、この電荷がＯＰＢ画素に流れ込んで黒レベルが高くなってしまい、再生画像の画質が劣化してしまう（特許文献１参照）。
【０００３】
図８は受光部からＯＰＢ部への電荷の流れ込みを説明する図である。図の右下にある受光画素に強い光が当たると、この受光画素により光電変換されて発生した電荷が溢れ出し、この電荷が周りにあるＯＰＢ画素である上画素、左上画素、左画素に破線で示す如く流れ込む。なお、溢れた電荷は６０の破線で示すように基板部にも流れる。
【０００４】
これを防止するために、ＯＰＢ部への電荷流れ込みを防止する構造を有する固体撮像装置が公知となっている。これは、ＯＰＢ画素と有効画素との間に逆バイアスをかけたＮ型層を挟むことによって、ＯＰＢ画素へ流れ込もうとする電荷を捕らえることにより、有効画素より溢れ出した電荷がＯＰＢ画素に流れ込むのを阻止している。しかし、この構成では、Ｎ型半導体基板を用いた場合にのみ有効であり、一般的にＰ型基板を用いるＣＭＯＳ型固体撮像装置に適用しても、基板の深い場所で発生した電荷に対しては効果がない。更に逆バイアスをかけたＮ型層がＮ型半導体基板と離れているために、電荷捕獲効果が不十分である。
【０００５】
そこで、ＣＭＯＳ型固体撮像装置において、受光部とＯＰＢ部（遮光部）とを別々に形成し、更に受光部とＯＰＢ部より深い基板位置まで達し、且つ、逆バイアスをかけたＮ型層を、受光部とＯＰＢ部との間に設けておくと、このＮ型層の働きによって、受光部に強い光が入射した場合に、受光部から漏れ出す電荷（特に基板の深い場所で発生した電荷）がＯＰＢ部へ流れ込むことを防止する構造のものが公知になっている（特許文献２参照）。    
【特許文献１】特開平１０−１２８５７号公報  （第３頁、第１図）
【特許文献２】特開２００２−３２９８５４号公報  （第３頁、第２図）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記したＣＭＯＳ型固体撮像素子の受光部からＯＰＢ部への電荷の流れ込みを阻止して所謂ブルーミングの発生を防止することができる構成では、ＯＰＢ部に配列された画素（以降ＯＰＢ画素と称する）と受光部に配列された有効画素（以降受光部画素と称する）との間にＮ型層を形成する構造のため、ＯＰＢ画素と受光部画素との連続性がなくなってしまう。そのため、Ｎ型層の両側にダミー画素を置く必要があり、チップサイズが大きくなってしまうという問題がある。
【０００７】
本発明は前記事情に鑑み案出されたものであって、本発明の目的は、チップサイズを大きくすることなくＣＭＯＳ型固体撮像素子に適用できて、受光部からＯＰＢ部への電荷の流れ込みを十分に防止することができる固体撮像素子を提供することにある。
【課題を解決するための手段】
【０００８】
本発明は上記目的を達成するため、半導体基板と、前記半導体基板上に形成され、入射光を光電変換して電荷を蓄積する画素を配列する受光部と、前記半導体基板上に形成され、遮光された画素を配列する遮光部と、前記半導体基板上の前記受光部と遮光部の間に形成され、ダミー画素を配列する不問領域部とを備え、前記遮光部の画素を形成する光電変換部、この光電変換部により光電変換された電荷を読み出す読み出し部及び前記画素の動作電源を供給する電源線部とを電気的に接続するチャネル形成手段を具備することを特徴とする。
【０００９】
また、本発明は、半導体基板と、前記半導体基板上に形成され、入射光を光電変換して電荷を蓄積する画素を配列する受光部と、前記半導体基板上に形成され、遮光された画素を配列する遮光部と、前記半導体基板上の前記受光部と遮光部の間に形成され、ダミー画素を配列する不問領域部とを備え、前記遮光部の画素を形成する光電変換部と、この光電変換部により光電変換された電荷を読み出す読み出し部との間及び、前記読み出し部と前記画素の動作電源を供給する電源線部との間を導電領域で接続することを特徴とする。
【００１０】
また、本発明は、半導体基板と、前記半導体基板上に形成され、入射光を光電変換して電荷を蓄積する画素を配列する受光部と、前記半導体基板上に形成され、遮光された画素を配列する遮光部と、前記半導体基板上の前記受光部と遮光部の間に形成され、ダミー画素を配列する不問領域部とを備え、前記遮光部の画素を形成する光電変換部と読み出し部のいずれか一方または両方を直接前記半導体基板上に形成し、当該光電変換部と読み出し部のいずれか一方または両方の下部を前記半導体基板に電気的に接続することを特徴とする。
【００１１】
このように本発明では、不問領域に配列された画素の転送ゲート及びリセットゲートに所定電圧を常時印加することにより、或いは、不問領域の画素の光電変換部と、この光電変換部により光電変換された電荷を読み出す読み出し部との間及び、前記読み出し部と前記画素の動作電源を供給する電源線部との間を導電領域で接続することにより、不問領域の画素を実質的に逆バイアスされたＮ型領域とすることによって、受光部画素からＯＰＢ画素に流れ込もうとする電荷を不問領域の前記逆バイアスされたＮ型領域により捕らえることができる。これにより、ＣＭＯＳ型固体撮像素子のブルーミングを十分に防止することができ、しかも、前記逆バイアスされたＮ型領域は受光部とＯＰＢ部の間に元々ある不問領域に形成されるため、ＯＰＢ画素と受光部画素との連続性を全く損なうことがなくなり、それ故、チップサイズを大きくすることなくブルーミングを防止することができる。
【００１２】
不問領域の画素を形成する光電変換部と読み出し部のいずれか一方または両方を直接半導体基板上に形成し、当該光電変換部と読み出し部のいずれか一方または両方の下部を前記半導体基板に電気的に接続することにより、受光部画素からＯＰＢ画素に流れ込もうとする電荷が、不問領域の前記光電変換部と読み出し部のいずれか一方または両方により捕らえられて基板に放電されるため、ＣＭＯＳ型固体撮像素子のブルーミングを十分に防止することができ、しかも、前記逆バイアスされたＮ型領域は受光部とＯＰＢ部の間に元々ある不問領域に形成されるため、ＯＰＢ画素と受光部画素との連続性は全く損なわれず、チップサイズを大きくすることなくブルーミングを防止することができる。
【発明の効果】
【００１３】
本発明によれば、不問領域に配列された画素の転送ゲート及びリセットゲートに所定電圧を常時印加することにより、或いは、不問領域の画素の光電変換部と、この光電変換部により光電変換された電荷を読み出す読み出し部との間及び、前記読み出し部と前記画素の動作電源を供給する電源線部との間を導電領域で接続することにより、或いは、不問領域の画素を形成する光電変換部と読み出し部のいずれか一方または両方を直接半導体基板上に形成し、当該光電変換部と読み出し部のいずれか一方または両方の下部を前記半導体基板に電気的に接続することによって、チップサイズを大きくすることなくＣＭＯＳ型固体撮像素子に適用できて、受光部からＯＰＢ部への電荷の流れ込みを十分に防止することができる。それ故、受光部に強い光が入射した場合でも、安定した黒レベルを得ることが可能となり、黒レベル変動による画像の劣化を防ぐことができる。
【発明を実施するための最良の形態】
【００１４】
チップサイズを大きくすることなくＣＭＯＳ型固体撮像素子に適用できて、受光部からＯＰＢ部への電荷の流れ込みを十分に防止する目的を、不問領域に配列された画素の転送ゲート及びリセットゲートに所定電圧を常時印加することにより、或いは、不問領域の画素の光電変換部と、この光電変換部により光電変換された電荷を読み出す読み出し部との間及び、前記読み出し部と前記画素の動作電源を供給する電源線部との間を導電領域で接続することにより、或いは、不問領域の画素を形成する光電変換部と読み出し部のいずれか一方または両方を直接半導体基板上に形成し、当該光電変換部と読み出し部のいずれか一方または両方の下部を前記半導体基板に電気的に接続することによって実現した。
【実施例１】
【００１５】
図１は、本発明の第１の実施形態に係る固体撮像素子の概略平面図である。本実施形態の固体撮像素子は例えばＣＭＯＳイメージセンサで、受光部３１の周囲をＯＰＢ部３２が取り囲み、受光部３１とＯＰＢ部３２の間にはダミー画素を配列して成る不問領域３３がある。これら、受光部３１、ＯＰＢ部３２、不問領域３３を形成する画素は同一の構成を有している。
【００１６】
図２は図１に示した不問領域３３の部分断面図である。Ｎ型シリコン基板４０上に形成されたＰ型ウェル領域４１内に、光電変換部であるフォトダイオード部（ＰＤ）４２、フォトダイオード部４２に発生した電荷を読み出すためのフローティングディフュージョン部（ＦＤ）４３、図３に示すような回路部などに電源を供給するための電源線部４４が形成され、これらフォトダイオード部４２、フローティングディフュージョン部４３、電源線部４４の上に図示されない絶縁膜を介してリセットゲート４５及び転送ゲート４６が形成されている。
【００１７】
図３は受光部３１の回路構成を示した回路図の一例である。受光部３１に配列された各画素は一つの光電変換素子と複数のトランジスタにより構成され、どれも同一の回路構成を有している。画素は、光電変換素子１に転送用トランジスタ３を介して増幅用トランジスタ２に接続され、転送用トランジスタ３とトランジスタ２の接続点にはゲート電極電位をリセットするためのリセットトランジスタ４が接続されている。また、トランジスタ２の出力は出力画素を選択するための選択用トランジスタ６を介して画素出力線７に接続されている。この画素出力線７には画素出力線に定電流を供給するトランジスタ８が接続されている。リセットトランジスタ４と増幅用トランジスタ２のドレインは共に電源電位供給線５に接続されている。トランジスタ８は選択された画素の増幅用トランジスタ２に定電流を供給し、増幅用トランジスタ２をソースフォロアとして動作させ、増幅用トランジスタ２のゲート電位と、ある一定の電圧差を持つ電位が画素出力線７に現われるようになっている。
【００１８】
９は転送用トランジスタ３のゲート電位を制御するための転送信号配線、１０はリセット用トランジスタ４のゲート電位を制御するためのリセット信号配線、１１は選択トランジスタ６のゲート電位を制御するための選択信号線、１２はトランジスタ８がある一定の電流を供給するような飽和領域動作をするように、ゲートに一定の電位を供給するための定電位供給線である。１３は各行の転送信号配線に転送パルスを供給するパルス端子で、行選択用ＡＮＤ素子１４の入力端に接続されている。行選択用ＡＮＤ素子１４のもう一方の入力端には、垂直選択手段１５からの出力が接続されており、行選択用ＡＮＤ素子１４の出力端は転送信号配線９に接続されている。１６は各行のリセット信号配線にリセットパルスを供給するためのパルス端子で、行選択用ＡＮＤ素子１７の入力端に接続されている。行選択用ＡＮＤ素子１７のもう一方の入力端子には、垂直選択手段１５からの出力が接続されており、ＡＮＤ素子１７の出力端はリセット信号配線１０に接続されている。１８は各行の選択信号配線１１に選択パルスを供給するためのパルス端子で、行選択用ＡＮＤ素子１９の入力端に接続されている。行選択用ＡＮＤ素子１９のもう一方の入力端には、垂直選択手段１５からの出力が接続されており、行選択用ＡＮＤ素子１９の出力端は選択信号配線１１に接続されている。このような構成により、垂直選択手段１５によって選択された行を構成する画素の各信号配線にのみ各制御パルスが供給されて、各画素の受光信号（画素信号）が画素出力線７上に読み出される。列選択手段２１はある行から読み出された画素信号の中の列を選択し、選択された列の画素出力線７上の画素信号がサンプリングノイズを低減させるＣＤＳ回路２０を通って、図示されないＡＧＣ回路に出力されることにより、受光部３１の各画素からの画素信号が順番に読み出される。尚、電源電位供給線５が図２の電源線部４４に相当する。
【００１９】
次に図２に示した不問領域の動作について説明する。不問領域に配列されている画素を形成するリセットゲート４５及び転送ゲート４６には、ＣＭＯＳイメージセンサが動作中の全ての期間に亙り、ＤＣ電源と同電位の電圧か、或いは選択信号配線の電位と同電位の所定電圧が常時印加されていて、オンとなっている。このため、図２に示すように、フォトダイオード部４２とフローティングディフュージョン部４３の間、及びフローティングディフュージョン部４３と電源線部４４の間にチャネルが形成され、フォトダイオード部４２とフローティングディフュージョン部４３が電源線部４４に繋がり、不問領域３３の各画素が実質、逆バイアスされたＮ型層になる。このため、受光部３１の周囲は逆バイアスされたＮ型層により囲まれた状態となり、受光部３１からＯＰＢ部３２へ流れ込もうとする電荷はこの逆バイアスされたＮ型層により捕らえられて、ＯＰＢ部３２に到達することができなくなる。なお、図１では、受光部３１より溢れた電荷が不問領域３３により５０で示すように阻止されて、ＯＰＢ部３２に流れ込まない様子が示されている。
【００２０】
ここで、受光部３１の画素の例えば転送ゲートは図３の転送用トランジスタ３に接続されているが、上記のように不問領域３３の画素の転送ゲート４６とリセットゲート４５には常時所定の電圧をかけるため、図３に示した転送信号配線９、リセット信号配線１０に対応する配線の接続先を電源電圧に直接接続する必要があるが、電荷を捕獲するＮ型層として不問領域３３の画素を用いるため、ＯＰＢ画素と受光部画素との連続性は全く損なわれない。
【００２１】
本実施形態によれば、受光部３１とＯＰＢ部３２の間にある不問領域３３に配列された画素のリセットゲート４５と転送ゲート４６に常時所定電圧をかけて、不問領域３３の画素を実質的に逆バイアスされたＮ型層とすることにより、受光部画素からＯＰＢ画素に流れ込もうとする電荷をこの逆バイアスされたＮ型層により捕らえて電源線部４４を通して放電してしまうため、ブルーミングを防止することができる。また、逆バイアスされたＮ型層は受光部３１とＯＰＢ部３２の間に元々ある不問領域３３の画素に生成されているため、ＯＰＢ画素と受光部画素との連続性は全く損なわれないので、チップサイズを大型化することなく、上記効果を得ることができる。また、不問領域３３の幅は複数画素分あるので、逆バイアスされたＮ型層の幅も複数画素分あるため、受光画素の基板の深いところで発生した電荷も不問領域３３の逆バイアスされたＮ型層により捕らえられ、ほぼ完全なブルーミング防止効果を得ることができる。
【実施例２】
【００２２】
図４は、本発明の第２の実施形態に係る固体撮像素子の要部断面図である。但し、第１の実施形態と同様の部分には同一符号を付して説明する。本実施形態の固体撮像素子の構成は図１に示した第１の実施形態とほぼ同様であるが、不問領域に配列された画素の構造が異なり、図４はそれを示した図である。即ち、Ｎ型シリコン基板４０上に、電源線部４４、フローティングディフュージョン部（ＦＤ）４３、フォトダイオード部（ＰＤ）４２で画素が形成される。この画素を形成する際に、リセットゲートや転送ゲートを形成するためのポリシリコンのない状態で、Ｎ型シリコン基板４０上のＰウェル領域４１にＮ型を打ち込むことにより、フォトダイオード部４２、フローティングディフュージョン部４３、電源線部４４の間も全てＮ型領域とし、フローティングディフュージョン部４３、フォトダイオード部４２、電源線部４４の全ての領域をＮ型領域とする。これにより、フローティングディフュージョン部４３、フォトダイオード部４２が電源線部４４に電気的に繋がった状態となる。従って、図の如く不問領域を形成する画素にはリセットゲートや転送ゲートがなく、画素部分は全てＮ型領域となっている。
【００２３】
本実施形態によれば、不問領域の画素を形成するフォトダイオード部４２、フローティングディフュージョン部４３を電源線部４４に電気的に繋がった構造にして、この部分を逆バイアスされたＮ型層として機能させている、言い換えれば画素のアクティブ部全体が電源線部と同じ役割を果たすようにしているため、第１の実施形態のように受光部画素からＯＰＢ画素に流れ込もうとする電荷を不問領域の上記逆バイアスされたＮ型層に捕らえ、捕らえた電荷を電源線部４４を通して放電することができるため、ブルーミングを防止することができ、第１の実施形態と同様の効果を得ることができる。特に、本実施形態では、第１の実施形態のようにリセットゲートや転送ゲートに電圧をかけなくとも、逆バイアスされたＮ型層が常時生成されている構造のため、ＣＭＯＳイメージセンサを構成する酸化膜などを傷めず、その寿命を短くするようなことがない。
【００２４】
また、本実施形態も元々ある不問領域を逆バイアスされたＮ型層として用いているため、ＯＰＢ画素と受光部画素との連続性はゲート部以外は損なわれない。尚、不問領域の画素を上記のようにＮ型にするにはマスクパターンを変えれば良く、製造工程を変える必要が無いため、コストなどの増加はなく、簡単に不問領域の構造のみを本実施形態のように変更することができる。
【実施例３】
【００２５】
図５は、本発明の第３の実施形態に係る固体撮像素子の要部断面図である。但し、第１の実施形態と同様の部分には同一符号を付して説明する。本実施形態の固体撮像素子の構成は図１に示した第１の実施形態とほぼ同様であるが、不問領域に配列される画素のフォトダイオード部の構造が異なり、図５はそれを示した図である。
【００２６】
即ち、本実施形態の不問領域の画素を構成するフォトダイオード部４２のＰ＋＋領域とＮ＋領域の中のＮ＋領域の下部がＮ型シリコン基板４０上に直接形成され、図６に示すように本来あったＰ型ウェル領域４１を無くした構造としている。これにより、フォトダイオード部４２は電気的にＮ型シリコン基板４０に繋がった状態となっているため、受光部画素からＯＰＢ画素に流れ込もうとする電荷は不問領域のフォトダイオード部４２に捕らえられてＮ型シリコン基板４０に流れてしまう。尚、図５に示すような構造はＰ型ウェルを形成する際に、マスクによりフォトダイオード部４２を形成する部分にはＰ型を打ち込まなければ容易に形成でき、製造工程を変更する必要はない。
【００２７】
本実施形態によれば、不問領域の画素を構成するフォトダイオード部４２を電気的にＮ型シリコン基板４０に接続した構造とすることにより、受光部画素からＯＰＢ画素に流れ込もうとする電荷を不問領域のフォトダイオード部４２により捕らえてＮ型シリコン基板４０側に放電してしまうことができ、第１の実施形態と同様の効果がある。
【００２８】
尚、上記実施形態ではフォトダイオード部４２のみをＮ型シリコン基板４０上に直接接続する構造としたが、図７に示すように、フローティングディフュージョン部４３とＮ型シリコン基板４０との間にあったＰ型ウェル領域をなくして、フローティングディフュージョン部４３をＮ型シリコン基板４０上に直接形成することにより、図６に示した構造と同様の効果を得ることができる。即ち、フローティングディフュージョン部４３を電気的にＮ型シリコン基板４０に接続した構造とすることで、受光部画素からＯＰＢ画素に流れ込もうとする電荷を不問領域のフォトダイオード部４２及びフローティングディフュージョン部４３の両方で捕らえてＮ型シリコン基板４０に流すことにより、受光部画素から溢れた電荷を不問領域により捕らえることができるため、ブルーミングを防止することができる。また、場合によっては、フローティングディフュージョン部４３のみを電気的にＮ型シリコン基板４０に接続した構造を採っても、一定の効果を得ることができる。また、図５、図７に示した構造にした場合はリセットゲート及び転送ゲートを形成しなくとも良い。
【００２９】
また、本発明は上記実施形態に限定されることなく、その要旨を逸脱しない範囲において、具体的な構成、機能、作用、効果において、他の種々の形態によっても実施することができる。例えば、図２、図４に示した本発明の第１、第２の実施形態のフォトダイオード部４２を、図５に示した第３の実施形態の構成とし、或いは同第１、第２の実施形態のフローティングディフュージョン部４３を、図７に示した第３の実施形態の変形例の構成とし、さらに本発明の第１、第２の実施形態のフォトダイオード部４２とフローティングディフュージョン部４３の両方を図５、図７に示した構成として、ブルーミングの防止をより完璧に近付けることができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１の実施形態に係る固体撮像素子の概略平面図である。
【図２】図１に示した不問領域の部分断面図である。
【図３】図１に示した受光部の回路構成を示した回路図である。
【図４】本発明の第２の実施形態に係る固体撮像素子の要部断面図である。
【図５】本発明の第３の実施形態に係る固体撮像素子の要部断面図である。
【図６】第３の実施形態の固体撮像素子の受光部の画素を形成するフォトダイオード部の構成を示した要部断面図である。
【図７】本発明の第３の実施形態の変形例を示した要部断面図である。
【図８】従来の固体撮像素子における受光部画素からＯＰＢ画素に流れる電荷を説明する図である。
【符号の説明】
【００３１】
１……光電変換素子、２……増幅用トランジスタ、３……転送用トランジスタ、４……リセットトランジスタ、５……電源電位供給線、６……選択用トランジスタ、７……画素出力線、８……定電流発生用トランジスタ、９……転送信号配線、１０……リセット信号配線、１１……選択信号線、１２……定電位供給線、１３、１６、１８……パルス端子、１４、１７、１９……行選択用ＡＮＤ素子、１５……垂直選択手段、２０……ＣＤＳ回路、２１……列選択手段、３１……受光部、３２……ＯＰＢ部、３３……不問領域、４０……Ｎ型シリコン基板、４１……Ｐ型ウェル領域、４２……フォトダイオード部（ＰＤ）、４３……フローティングディフュージョン部（ＦＤ）、４４……電源線部、４５……リセットゲート、４６……転送ゲート。
【図１】
2006222751.tif 000003
【図２】
2006222751.tif 000004
【図３】
2006222751.tif 000005
【図４】
2006222751.tif 000006
【図５】
2006222751.tif 000007
【図６】
2006222751.tif 000008
【図７】
2006222751.tif 000009
【図８】
2006222751.tif 000010