(57)【要約】【課題】高価なＲＯＭを使用せず、キャッシュメモリに用いられる静的ＲＡＭの特定領域にＢＩＯＳデータを格納して原価を低減し得るコンピュータシステムのＢＩＯＳデータ格納装置及びその駆動方法を提供する。【解決手段】キャッシュメモリとしての機能及びＢＩＯＳデータの格納機能を行うキャッシュ／ＢＩＯＳメモリ１０と、該キャッシュ／ＢＩＯＳメモリ１０に格納されたＢＩＯＳデータが複写格納されるメインメモリ２０と、前記キャッシュ／ＢＩＯＳメモリ１０に格納されたＢＩＯＳデータをアクセスしてコンピュータシステムの駆動準備を行う中央処理装置３０と、メイン電源を供給又は遮断するメイン電源制御部４０と、制御部５０及びシステム電源部６０と、を備えてコンピュータシステムのＢＩＯＳデータ格納装置を構成する。【選択図】図１
2006139795.tif 000002
【特許請求の範囲】
【請求項１】
プログラムの命令を高速にリード／ライトするとともに、コンピュータシステムがターンオフされている間、ＢＩＯＳデータを格納するために使用されるキャッシュメモリと、
前記コンピュータシステムがターンオンされてからターンオフされるまで、ＣＰＵが前記ＢＩＯＳデータをアクセスし得るように、前記キャッシュメモリに格納されたＢＩＯＳデータを格納するためのメインメモリと、
前記コンピュータシステムに対する、メイン電源の供給／遮断を制御するメイン電源部と、
前記コンピュータシステムの前記メイン電源がターンオンされるとき、前記キャッシュメモリの前記ＢＩＯＳデータを前記メインメモリに複写し及び該複写された領域に対して読み出し動作だけを行い書き込み動作は行われないようにマスキングをする動作を制御し、前記メイン電源がターンオフされるとき、前記メインメモリの前記ＢＩＯＳデータを前記キャッシュメモリに格納させる動作を制御する制御部と、
前記メイン電源の供給与否に関係なく、前記キャッシュメモリ及び制御部に、システム電源を印加するシステム電源部と、
を備えるとともに、前記制御部は、基本的なＢＩＯＳ機能を行うＢＩＯＳデータを予め格納する特定領域を備えることを特徴とするコンピュータシステムのＢＩＯＳデータ格納装置。
【請求項２】
前記キャッシュメモリは、ＳＲＡＭにて構成され、前記ＢＩＯＳデータを格納するための特定領域を包含することを特徴とする、請求項１に記載のコンピュータシステムのＢＩＯＳデータ格納装置。
【請求項３】
前記メインメモリは、ＤＲＡＭにて構成され、前記ＢＩＯＳデータを格納するための特定領域を包含することを特徴とする、請求項１に記載のコンピュータシステムのＢＩＯＳデータ格納装置。
【請求項４】
前記メイン電源部は、前記メイン電源がターンオフされることを表示するため、第１認識信号を前記制御部に出力することを特徴とする、請求項１に記載のコンピュータシステムのＢＩＯＳデータ格納装置。
【請求項５】
前記制御部は、前記第１認識信号に応答して、前記ＢＩＯＳデータを前記キャッシュメモリに再格納することを知らせるため、第２認識信号を前記メイン電源部に出力することを特徴とする、請求項４に記載のコンピュータシステムのＢＩＯＳデータ格納装置。
【請求項６】
前記制御部は、前記第１認識信号に応答して、前記メインメモリに格納された前記ＢＩＯＳデータを前記キャッシュメモリの特定領域に複写させることを特徴とする、請求項４に記載のコンピュータシステムのＢＩＯＳデータ格納装置。
【請求項７】
基本的なＢＩＯＳ機能を行うＢＩＯＳデータを制御部の特定領域に予め格納する予備過程と、
プログラムの命令実行を高速に遂行するためプログラムの実行の際にプログラムの一部が格納されるとともにコンピュータシステムのＢＩＯＳデータを格納するためにも使用されるキャッシュメモリに格納されたＢＩＯＳデータをアクセスしてメインメモリに複写して格納し及び該複写された領域に対して読み出し動作だけを行い書き込み動作は行われないようにマスキングをすると共に、コンピュータシステムの駆動準備を行う第１過程と、
メイン電源のオフが検出されると、前記メインメモリに格納されたＢＩＯＳデータをキャッシュメモリに複写して格納し、前記メイン電源をオフする第２過程と、
前記メイン電源がオフされても、前記キャッシュメモリ及び前記制御部の前記特定領域にシステム電源を供給する第３過程と、
を順次行うことを特徴とする、コンピュータシステムのＢＩＯＳデータ格納装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンピュータシステムのＢａｓｉｃ  Ｉｎｐｕｔ／Ｏｕｔｐｕｔ  ｓｙｓｔｅｍ（以下、ＢＩＯＳと称す）データを格納する格納装置及びその駆動方法に係り、詳しくは、ＢＩＯＳデータを格納するデータ格納手段としてＲＯＭを使用せず、キャッシュメモリ（ｃａｃｈｅ  ｍｅｍｏｒｙ）用静的（Ｓｔａｔｉｃ）ＲＡＭに特定領域を設定して、ＢＩＯＳデータを格納し得るコンピュータシステムのＢＩＯＳデータ格納装置及びその駆動方法に関する。
【背景技術】
【０００２】
従来のコンピュータシステムのＢＩＯＳデータ格納装置においては、図３に示したように、ＢＩＯＳデータが格納されたＲＯＭ１と、該ＲＯＭ１のＢＩＯＳデータを複写して格納するデータ格納手段としてのメインメモリ２と、前記ＲＯＭ１のＢＩＯＳデータをアクセスしてコンピュータシステムの駆動準備を行う中央処理装置３と、プログラムの命令実行を高速に行うため、プログラムの一部を記憶するデータ格納手段としてのキャッシュメモリ４と、前記各構成要素を夫々制御する制御部５と、を備えて構成されていた。
【０００３】
且つ、前記メインメモリ２は、ＢＩＯＳデータを格納するシャドウ（ｓｈａｄｏｗ）領域２−１を備えている。
【０００４】
以下、このように構成された従来のコンピュータシステムのＢＩＯＳデータの格納装置の動作について図４を用いて説明する。
【０００５】
先ず、コンピュータシステムに電源が印加されると（Ｓ１）、中央処理装置３は、ＲＯＭ１に格納されたＢＩＯＳデータをアクセスして、コンピュータシステムの駆動準備（システムブーティング；ｓｙｓｔｅｍ  ｂｏｏｔｉｎｇ）を行う（Ｓ２）。
【０００６】
即ち、前記ＲＯＭ１に貯蔵されたＢＩＯＳデータは、ポスト（ＰＯＳＴ；Ｐｏｗｅｒ  Ｏｎ  Ｓｅｌｆ  Ｔｅｓｔ）及びブートロード（Ｂｏｏｔｌｏａｄ）ルーチンを有しているため、コンピュータシステムに電源が印加されるとき、前記中央処理装置３は、前記ＲＯＭ１のＢＩＯＳデータのポスト及びブートロードルーチンをアクセスして、ハードウェアの検査及びコンピュータシステムの駆動準備を行う。
【０００７】
その後、前記ＲＯＭ１のＢＩＯＳデータをメインメモリ２のシャドウ（Ｓｈａｄｏｗ）領域２−１に複写する（Ｓ３）。
【０００８】
このとき、前記メインメモリ２のシャドウ領域２−１に複写されたＢＩＯＳデータを保護するため、読み出し動作だけが行われ、書き込み動作は行われないようにメインメモリ２のシャドウ領域２−１をマスキング（ｍａｓｋｉｎｇ）する（Ｓ４）。
【０００９】
その後、コンピュータシステムが再びＢＩＯＳデータを必要とすると、前記中央処理装置３は、前記メインメモリ２のシャドウ領域２−１から命令語及びデータをアクセスしてプログラムを遂行する（Ｓ５）。
【００１０】
然るに、このような従来のコンピュータシステムのＢＩＯＳデータ格納装置においては、ＲＯＭに格納されたＢＩＯＳデータをメインメモリのシャドウ領域に複写して、該複写されたデータが中央処理装置によりアクセスされてプログラム処理を行うようになっているが、コンピュータシステムに電源を印加するとき一時使用されるデータ格納手段として、高価なＲＯＭを使用しているため、原価が上昇するという不都合な点があった。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
そこで、本発明は、このような従来の課題に鑑みてなされたもので、高価なＲＯＭを使用せず、コンピュータシステムのキャッシュメモリとして使用される静的ＲＡＭにＢＩＯＳデータを格納して原価を低減し得るコンピュータシステムのＢＩＯＳデータ格納装置及びその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
このような目的を達成するため、本発明に係るコンピュータシステムのＢＩＯＳデータ格納装置においては、プログラムの命令実行を高速に遂行するため、コンピュータシステムのＢＩＯＳデータを格納する特定領域を備えた第１データ格納手段と、前記第１データ格納手段のＢＩＯＳデータが複写されて格納される第２データ格納手段と、初期に格納されたＢＩＯＳデータをアクセスしてコンピュータシステムの駆動準備を行う中央処理装置３０と、前記第１データ格納手段、前記第２データ格納手段及び前記中央処理装置を制御する制御部と、メイン電源を供給又は遮断するメイン電源制御部と、前記第１データ格納手段の特定領域及び前記制御部の特定領域にシステム電源を夫々印加するシステム電源部と、を備えて構成されている。
【００１３】
且つ、本発明に係るコンピュータシステムのＢＩＯＳデータ格納装置の駆動方法においては、第１データ格納手段の特定領域１０−１に格納されたＢＩＯＳデータをアクセスしてコンピュータシステムの駆動準備を行い、第１データ格納手段の特定領域１０−１のＢＩＯＳデータを第２データ格納手段の特定領域２０−１に複写した後、第１データ格納手段の特定領域１０−１をクリアする第１過程と、第１認識信号ＣＯＮ１により制御されて、第２データ格納手段の特定領域２０−１に格納されたＢＩＯＳデータを第１データ格納手段の特定領域１０−１に複写し、第２認識信号ＣＯＮ２によりメイン電源をオフする第２過程と、前記第２データ格納手段の特定領域２０−１及び制御部５０の特定領域５０−１にシステム電源を夫々供給する第３過程と、を順次行うようになっている。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について図面を用いて説明する。
【００１５】
本発明に係るコンピュータシステムのＢＩＯＳデータ格納装置においては、図１に示したように、プログラムの実行の際、プログラムの一部が記憶されて命令を高速に遂行するキャッシュメモリとしての機能とＢＩＯＳデータを格納する機能とを有した第１データ格納手段としてのキャッシュ／ＢＩＯＳメモリ１０と、該キャッシュ／ＢＩＯＳメモリ１０に格納されたＢＩＯＳデータを複写して格納する第２データ格納手段としてのメインメモリ２０と、前記キャッシュ／ＢＩＯＳメモリ１０に貯蔵されたＢＩＯＳデータをアクセスしてコンピュータシステムの駆動準備を行う中央処理装置３０と、メイン電源を供給又は遮断するメイン電源制御部４０と、前記各部を夫々制御する制御部５０と、貯蔵されたデータが損失されないように前記キャッシュ／ＢＩＯＳメモリ１０及び制御部５０にシステム電源を夫々印加するシステム電源部６０と、を備えて構成されている。
【００１６】
そして、前記キャッシュ／ＢＩＯＳメモリ１０は、ＢＩＯＳデータを格納する特定領域のＲＯＭ  ＢＩＯＳ領域１０−１を備えているが、例えば、前記キャッシュ／ＢＩＯＳメモリ１０として２５６ｋＢの静的ＲＡＭを用いる場合、それらの容量中の１２８ｋＢをＲＯＭ  ＢＩＯＳ領域１０−１に割り当てる。
【００１７】
且つ、前記メインメモリ２０は、前記キャッシュ／ＢＩＯＳメモリ１０のＲＯＭ  ＢＩＯＳ領域１０−１に貯蔵されたＢＩＯＳデータを複写して格納するシャドウ領域２０−１を備えている。
【００１８】
又、前記制御部５０は、前記キャッシュ／ＢＩＯＳメモリ１０にＢＩＯＳデータを複写する際、誤りが発生してコンピュータシステムがブーティングされない場合に対備して基本的なＢＩＯＳ機能を行うデータの格納されたＣＭＯＳ領域５０−１を備えている。
【００１９】
且つ、本発明に係るコンピュータシステムのＢＩＯＳデータ格納装置の駆動方法においては、図２に示したように、中央処理装置３０がキャッシュ／ＢＩＯＳメモリ１０に格納されたＢＩＯＳデータをアクセスしてコンピュータシステムの駆動準備を行い、前記キャッシュ／ＢＩＯＳメモリ１０のＲＯＭ  ＢＩＯＳ領域１０−１に格納されたＢＩＯＳデータをメインメモリ２０のシャドウ領域２０−１に複写して、該メインメモリ２０のシャドウ領域２０−１をマスキングした後、前記キャッシュ／ＢＩＯＳメモリ１０のＲＯＭ  ＢＩＯＳ領域１０−１をクリアする第１過程（ＳＴＥＰ１）と、コンピュータシステムに印加される電源をオフするための命令が入力すると、メイン電源制御部４０が第１認識信号ＣＯＮ１を制御部５０に出力して、メインメモリ２０のシャドウ領域２０−１に格納されたＢＩＯＳデータを前記キャッシュ／ＢＩＯＳメモリ１０のＲＯＭ  ＢＩＯＳ領域１０−１に複写した後、複写の終了したことを認知させる第２認識信号ＣＯＮ２を前記メイン電源制御部４０に出力してメイン電源をオフする第２過程（ＳＴＥＰ２）と、前記メイン電源制御部４０がオフされても格納されたデータが損失されないように、システム電源部６０が、前記キャッシュ／ＢＩＯＳメモリ１０のＲＯＭ  ＢＩＯＳ領域１０−１及び制御部５０のＣＭＯＳ領域５０−１にシステム電源を夫々供給する第３過程（ＳＴＥＰ３）と、を順次行うようになっている。
【００２０】
以下、このように構成された本発明に係るコンピュータシステムのＢＩＯＳデータ格納装置の動作について、図２を用いてより詳しく説明する。
【００２１】
先ず、コンピュータシステムに電源が印加されると（Ｓ１１）、中央処理装置３０は、キャッシュ／ＢＩＯＳメモリ１０のＲＯＭ  ＢＩＯＳ領域１０−１に格納されたＢＩＯＳデータをアクセスしてコンピュータシステムの駆動準備を遂行する（Ｓ１２）。
【００２２】
次いで、前記キャッシュ／ＢＩＯＳメモリ１０のＲＯＭ  ＢＩＯＳ領域１０−１のＢＩＯＳデータをメインメモリ２０のシャドウ領域２０−１に複写し（Ｓ１３）、制御部５０は、このように複写された前記メインメモリ２０のシャドウ領域２０−１のＢＩＯＳデータを保護するため、読み出し動作だけを行い、書き込み動作は行われないようにメインメモリ２０のシャドウ領域２０−１をマスキングし（Ｓ１４）、前記制御部５０は、前記キャッシュ／ＢＩＯＳメモリ１０の全体がキャッシュメモリとして使用されるように、キャッシュ／ＢＩＯＳメモリ１０のＲＯＭ  ＢＩＯＳ領域１０−１をクリア（ｃｌｅａｒ）する（Ｓ１５）。
【００２３】
その後、コンピュータシステムが再びＢＩＯＳデータを必要とする場合は、前記メインメモリ２０のシャドウ領域２０−１のＢＩＯＳデータを中央処理装置３０がアクセスしてプログラムを遂行する。
【００２４】
もし、コンピュータシステムに印加される電源をオフするための命令がメイン電源制御部４０に入力すると、該メイン電源制御部４０は、電源オフの命令の入力を認知させる第１認識信号ＣＯＮ１を制御部５０に出力し、該制御部５０は、前記第１認識信号ＣＯＮ１を受けてメインメモリ２０のシャドウ領域２０−１のＢＩＯＳデータを前記キャッシュ／ＢＩＯＳメモリ１０のＲＯＭ  ＢＩＯＳ領域１０−１に複写し（Ｓ１６）た後、このようにして複写を終了したことを認知させる第２認識信号ＣＯＮ２を前記メイン電源制御部４０に出力してメイン電源をオフする（Ｓ１７）。
【００２５】
このように前記メインメモリ２０のシャドウ領域２０−１に格納されたＢＩＯＳデータを前記キャッシュ／ＢＩＯＳメモリ１０のＲＯＭ  ＢＩＯＳ領域に複写するとき、誤りが発生し再び電源を印加してもコンピュータシステムが駆動されないシステムノブーティング状態（ｓｙｓｔｅｍ  ｎｏ−ｂｏｏｔｉｎｇ）になることを防止するため、基本的なＢＩＯＳ機能を有したＢＩＯＳデータを前記制御部５０のＣＭＯＳ領域５０−１に予め格納して置く。
【００２６】
且つ、前記ＣＭＯＳ領域５０−１には、データが損失されないように初期からシステム電源部６０から電源を供給し、前記キャッシュ／ＢＩＯＳメモリ１０のＲＯＭ  ＢＩＯＳ領域１０−１にもシステム電源部６０からシステム電源を供給して、ＢＩＯＳデータを継続して維持させる（Ｓ１８）。
【００２７】
以上説明したように、本発明に係るコンピュータシステムのＢＩＯＳデータ格納装置及びその駆動方法においては、キャッシュメモリとして用いられる静的ＲＡＭの特定領域にＢＩＯＳデータを格納するようになっているため、高価なＲＯＭを使用せずして、原価を低減し得るという効果がある。
【図面の簡単な説明】
【００２８】
【図１】本発明に係るコンピュータシステムのＢＩＯＳデータ格納装置の構成を示したブロック図である。
【図２】本発明に係るコンピュータシステムのＢＩＯＳデータ格納装置の動作フローチャートである。
【図３】従来のコンピュータシステムのＢＩＯＳデータ格納装置の構成を示したブロック図である。
【図４】従来のコンピュータシステムのＢＩＯＳデータ格納装置の動作フローチャートである。
【符号の説明】
【００２９】
１０    キャッシュ／ＢＩＯＳメモリ
１０−１    ＲＯＭ  ＢＩＯＳ領域
２０    メインメモリ
２０−１    シャドウ領域
３０    中央処理装置
４０    メイン電源制御部
５０    制御部
５０−１    ＣＭＯＳ領域
６０    システム電源部
【図１】
2006139795.tif 000003
【図２】
2006139795.tif 000004
【図３】
2006139795.tif 000005
【図４】
2006139795.tif 000006