(57)【要約】【課題】本発明は、少ないフォトマスク数で、しきい値のずれが生じにくく、高速動作が可能なＴＦＴを有する半導体装置の作製方法を提供する。また、スイッチング特性が高く、コントラストがすぐれた表示が可能な半導体装置の作製方法を提供する。【解決手段】  本発明は、非晶質半導体膜に触媒元素を添加し加熱して結晶性半導体膜を形成し、該結晶性半導体膜に５族元素（１５族元素）を有する半導体膜または希ガス元素を有する半導体膜を形成し加熱して、触媒元素を結晶性半導体膜から除去した後、逆スタガ型ＴＦＴを形成することを特徴とする。【選択図】図１
2006032735.tif 000002
【特許請求の範囲】
【請求項１】
基板上にゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に第１の半導体領域を形成し、前記第１の半導体領域触媒元素を添加し加熱し、前記第１の半導体領域上に不純物元素を有する第２の半導体領域を形成した後、前記第１の半導体領域及び前記第２の半導体領域を加熱し、前記第２の半導体領域をエッチングしてソース領域及びドレイン領域を形成し、前記ソース領域及びドレイン領域に接するソース電極及びドレイン電極を形成することを特徴とする半導体装置の作製方法。
【請求項２】
基板上にゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に第１の半導体領域を形成し、前記第１の半導体領域触媒元素を添加し加熱し、前記第１の半導体領域上に不純物元素を有する第２の半導体領域を形成した後、前記第１の半導体領域及び前記第２の半導体領域を加熱し、前記第２の半導体領域に接するソース電極及びドレイン電極を形成した後、前記加熱された第２の半導体領域の露出部をエッチングしてソース領域及びドレイン領域を形成することを特徴とする半導体装置の作製方法。
【請求項３】
請求項１又は請求項２において、前記不純物元素はリン、窒素、ヒ素、アンチモン、ビスマスから選ばれた元素であることを特徴とする半導体装置の作製方法。
【請求項４】
基板上にゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に第１の半導体領域を形成し、前記第１の半導体領域に触媒元素を添加し加熱し、前記第１の半導体領域上に第１の不純物元素を有する第２の半導体領域を形成した後、前記第１の半導体領域及び前記第２の半導体領域を加熱し、前記第２の半導体領域を除去し、前記第１の半導体領域に接して第２の不純物元素を有するソース領域及びドレイン領域を形成し、前記ソース領域及びドレイン領域に接するソース電極及びドレイン電極を形成することを特徴とする半導体装置の作製方法。
【請求項５】
基板上にゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に第１の半導体領域を形成し、前記第１の半導体領域触媒元素を添加し加熱し、前記第１の半導体領域上に不純物元素を有する第２の半導体領域を形成した後、前記第１の半導体領域及び前記第２の半導体領域を加熱し、前記第２の半導体領域に接するソース電極及びドレイン電極を形成した後、前記第２の半導体領域の露出部をエッチングしてソース領域及びドレイン領域を形成することを特徴とする半導体装置の作製方法。
【請求項６】
請求項４又は請求項５において、前記第１の不純物元素はＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種であることを特徴とする半導体装置の作製方法。
【請求項７】
請求項４乃至請求項６のいずれか一項において、前記第２の不純物元素はリン、窒素、ヒ素、アンチモン、ビスマスから選ばれた一種または複数種であることを特徴とする半導体装置の作製方法。
【請求項８】
基板上にゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に第１の半導体領域を形成し、前記第１の半導体領域触媒元素を添加し加熱し、
前記第１の半導体領域上に第１の不純物元素を有する第２の半導体領域及び第３の半導体領域を形成した後、前記第１の半導体領域乃至前記第３の半導体領域を加熱し、
前記第２の半導体領域を第１のマスクで覆い、かつ前記第３の半導体領域の一部を第２のマスクで覆って第２の不純物元素を添加し、
前記第２の半導体領域の一部、及び前記第２の半導体領域のマスクで覆われた領域をエッチングしてソース領域及びドレイン領域を形成し、
前記ソース領域及びドレイン領域に接するソース電極及びドレイン電極を形成することを特徴とする半導体装置の作製方法。
【請求項９】
基板上にゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に第１の半導体領域を形成し、前記第１の半導体領域触媒元素を添加し加熱し、
前記第１の半導体領域上に第１の不純物元素を有する第２の半導体領域及び第３の半導体領域を形成した後、前記第１の半導体領域乃至前記第３の半導体領域を加熱し、
前記第２の半導体領域を第１のマスクで覆い、かつ前記第３の半導体領域の一部を第２のマスクで覆って第２の不純物元素を添加し、
前記第２の半導体領域に接するソース電極及びドレイン電極、並びに前記第２の不純物元素が添加された第３の半導体領域に接するソース電極及びドレイン電極を形成した後、前記第２の半導体領域の露出部、及び前記第２の不純物元素が添加された第３の半導体領域の露出部をエッチングしてソース領域及びドレイン領域を形成することを特徴とする半導体装置の作製方法。
【請求項１０】
基板上にゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に第１の半導体領域及び第２の半導体領域を形成し、前記第１の半導体領域触媒元素を添加し加熱し、
前記第１の半導体領域及び第２の半導体領域のそれぞれを覆う第１のマスクを形成した後、第１の不純物元素を添加し加熱し、
前記第１の半導体領域を覆う第２のマスク、及び前記第２の半導体領域の一部を覆う第３のマスクを形成し、前記第２の領域に第２の不純物元素を添加し、
前記第１の半導体領域の第１の不純物元素が添加された領域、及び前記半導体領域の第２の不純物元素が添加された領域それぞれに接する、第１及び第２のソース電極及びドレイン電極を形成することを特徴とする半導体装置の作製方法。
【請求項１１】
基板上にゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に第１の半導体領域及び第２の半導体領域を形成し、前記第１の半導体領域及び前記第２の半導体領域に触媒元素を添加し加熱し、
前記第１の半導体領域上に希ガス元素を有する第３の半導体領域を形成し、前記第１の半導体領域乃至前記第３の半導体領域を加熱した後、前記第３の半導体領域を除去し、
前記第１の半導体領域に第１の不純物元素を添加し、前記第２の半導体領域に第２の不純物元素を添加し、
前記第１の半導体領域の第１の不純物元素が添加された領域、及び前記半導体領域の第２の不純物元素が添加された領域それぞれに接する第１及び第２のソース電極及びドレイン電極を形成することを特徴とする半導体装置の作製方法。
【請求項１２】
基板上にゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に第１の半導体領域及び第２の半導体領域を形成し、前記第１の半導体領域及び前記第２の半導体領域に触媒元素を添加し加熱し、
前記第１の半導体領域及び前記第２の半導体領域上に第１の不純物元素を有する第３の半導体領域及び第４の半導体領域を形成し加熱し、
前記第４の半導体領域に第２の不純物元素を添加し、
前記第３の半導体領域及び前記第４の半導体領域をエッチングして第１及び第２のソース領域及びドレイン領域を形成し、前記第１及び第２のソース領域及びドレイン領域それぞれに接する第１及び第２のソース電極及びドレインを形成することを特徴とする半導体装置の作製方法。
【請求項１３】
基板上にゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に第１の半導体領域及び第２の半導体領域を形成し、前記第１の半導体領域及び前記第２の半導体領域に触媒元素を添加し加熱し、
前記第１の半導体領域及び前記第２の半導体領域上に第１の不純物元素を有する第３の半導体領域及び第４の半導体領域を形成し加熱し、
前記第４の半導体領域に第２の不純物元素を添加し、
第３の半導体領域に接する第１のソース電極及びドレイン電極、並びに第４の半導体領域に接する第２のソース電極及びドレイン電極を形成した後、前記第３の半導体領域及び前記第４の半導体領域の露出部をエッチングして、第１及び第２のソース領域及びドレイン領域を形成することを特徴とする半導体装置の作製方法。
【請求項１４】
請求項８乃至請求項１３のいずれか一項において、前記第１の不純物元素はリン、窒素、ヒ素、アンチモン、ビスマスから選ばれた一種または複数種であることを特徴とする半導体装置の作製方法。
【請求項１５】
請求項８乃至請求項１４のいずれか一項において、前記第２の不純物元素は、ボロンであることを特徴とする半導体装置の作製方法。
【請求項１６】
請求項１乃至請求項１５のいずれか一項において、前記触媒元素は、ボタングステン、モリブデン、ジルコニア、ハフニウム、ビスマス、ニオブ、タンタル、クロム、コバルト、ニッケル、及び白金から選ばれる一つ又は複数であることを特徴とする半導体装置の作製方法。
【請求項１７】
請求項１乃至請求項１６のいずれかにより形成された半導体装置を有するＥＬテレビジョン。
【請求項１８】
請求項１乃至請求項１６のいずれかにより形成された半導体装置を有する液晶テレビジョン。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、結晶性半導体膜を有する逆スタガ薄膜トランジスタを有する半導体装置の作製方法に関するものである。
【背景技術】
【０００２】
近年、液晶ディスプレイ(ＬＣＤ)やＥＬディスプレイに代表されるフラットパネルディスプレイ(ＦＰＤ)は、これまでのＣＲＴに替わる表示装置として注目を集めている。特にアクティブマトリクス駆動の大型液晶パネルを搭載した大画面液晶テレビの開発は、液晶パネルメーカーにとって注力すべき重要な課題になっている。また、近年液晶テレビに追随し、大画面ＥＬテレビの開発も行われている。
【０００３】
従来の液晶装置又はＥＬ表示装置（以下、発光表示装置と示す。）において、各画素を駆動する半導体素子としてはアモルファスシリコンを用いた薄膜トランジスタ（以下、ＴＦＴと示す。）が用いられている。
【０００４】
一方、従来の液晶テレビにおいては、視野角特性の限界、液晶材料等が原因の高速動作の限界による画像のぼやけが欠点であったが、近年それを解消する新たな表示モードとして、ＯＣＢモードが提案されている（非特許文献１）。
【０００５】
【非特許文献１】長広恭明他編、「日経マイクロデバイス別冊  フラットパネル・ディスプレイ２００２」、日系ＢＰ社、２００１年１０月、Ｐ１０２−１０９
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、非晶質半導体膜を用いたＴＦＴを直流駆動した場合は、しきい値がずれやすく、それに伴いＴＦＴの特性バラツキが生じやすい。このため、非晶質半導体膜を用いたＴＦＴを画素のスイッチングに用いた発光表示装置は、輝度ムラが発生する。このような現象は、対角３０インチ以上（典型的には４０インチ以上）の大画面TVであるほど顕著であり、画質の低下が深刻な問題である。
【０００７】
一方、ＬＣＤの画質を向上させるために高速動作が可能なスイッチング素子が必要とされている。しかしながら、非晶質半導体膜を用いたＴＦＴでは限界がある。例えば、ＯＣＢモードの液晶表示装置を実現することが困難となる。
【０００８】
本発明は、このような状況に鑑みなされたものであり、少ないフォトマスク数で、しきい値のずれが生じにくく、高速動作が可能なＴＦＴを有する半導体装置の作製方法を提供する。また、スイッチング特性が高く、コントラストがすぐれた表示が可能な半導体装置の作製方法を提供する。
【課題を解決するための手段】
【０００９】
本発明は、非晶質半導体膜に触媒元素を添加し加熱して結晶性半導体膜を形成し、該結晶性半導体膜から触媒元素を除いた後、逆スタガ型ＴＦＴを形成することを要旨とする。      
【００１０】
また、非晶質半導体膜に触媒元素を添加し加熱して結晶性半導体膜を形成し、該結晶性半導体膜に５族元素（１５族元素）を有する半導体膜または希ガス元素を有する半導体膜
を形成し加熱して、触媒元素を結晶性半導体膜から除去した後、逆スタガ型ＴＦＴを形成することを要旨とする。なお、該結晶性半導体膜に５族元素（１５族元素）を有する半導
体膜を形成した場合、５族元素（１５族元素）を有する半導体膜をソース領域及びドレイ
ン領域として用いて、ｎチャネル型ＴＦＴを形成する。また、５族元素（１５族元素）を
有する半導体膜に３族元素（１３族元素）を添加して、ｐチャネル型ＴＦＴを形成する。
さらには、希ガス元素を有する半導体膜を形成した場合、加熱の後に希ガス元素を有する半導体膜を除去し、ソース領域及びドレイン領域を形成して、ｎチャネル型ＴＦＴ又はｐチャネル型ＴＦＴを形成する。
【００１１】
また、本発明の一は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に第１の半導体領域を形成し、第１の半導体領域触媒元素を添加し加熱し、第１の半導体領域上に不純物元素を有する第２の半導体領域を形成した後、第１の半導体領域及び前記第２の半導体領域を加熱し、第２の半導体領域をエッチングしてソース領域及びドレイン領域を形成し、ソース領域及びドレイン領域に接するソース電極及びドレイン電極を形成する半導体装置の作製方法である。
【００１２】
また、本発明の一は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に第１の半導体領域を形成し、第１の半導体領域触媒元素を添加し加熱し、第１の半導体領域上に不純物元素を有する第２の半導体領域を形成した後、第１の半導体領域及び前記第２の半導体領域を加熱し、第２の半導体領域に接するソース電極及びドレイン電極を形成した後、加熱された第２の半導体領域の露出部をエッチングしてソース領域及びドレイン領域を形成する半導体装置の作製方法である。
【００１３】
なお、上記不純物元素はリン、窒素、ヒ素、アンチモン、ビスマスから選ばれた元素である。
【００１４】
また、本発明の一は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に第１の半導体領域を形成し、第１の半導体領域に触媒元素を添加し加熱し、第１の半導体領域上に第１の不純物元素を有する第２の半導体領域を形成した後、第１の半導体領域及び第２の半導体領域を加熱し、第２の半導体領域を除去し、第１の半導体領域に接して第２の不純物元素を有するソース領域及びドレイン領域を形成し、ソース領域及びドレイン領域に接するソース電極及びドレイン電極を形成する半導体装置の作製方法である。
【００１５】
また、本発明の一は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に第１の半導体領域を形成し、第１の半導体領域触媒元素を添加し加熱し、第１の半導体領域上に不純物元素を有する第２の半導体領域を形成した後、第１の半導体領域及び第２の半導体領域を加熱し、第２の半導体領域に接するソース電極及びドレイン電極を形成した後、第２の半導体領域の露出部をエッチングしてソース領域及びドレイン領域を形成する半導体装置の作製方法である。
【００１６】
なお、第１の不純物元素はＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種であり、第２の不純物元素はリン、窒素、ヒ素、アンチモン、ビスマスから選ばれた一種または複数種である。
【００１７】
また、本発明の一は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に第１の半導体領域を形成し、第１の半導体領域触媒元素を添加し加熱し、第１の半導体領域上に第１の不純物元素を有する第２の半導体領域及び第３の半導体領域を形成した後、第１の半導体領域乃至前記第３の半導体領域を加熱し、第２の半導体領域を第１のマスクで覆い、かつ第３の半導体領域の一部を第２のマスクで覆って第２の不純物元素を添加し、第２の半導体領域の一部、及び第２の半導体領域のマスクで覆われた領域をエッチングしてソース領域及びドレイン領域を形成し、ソース領域及びドレイン領域に接するソース電極及びドレイン電極を形成する半導体装置の作製方法である。
【００１８】
また、本発明の一は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に第１の半導体領域を形成し、第１の半導体領域触媒元素を添加し加熱し、第１の半導体領域上に第１の不純物元素を有する第２の半導体領域及び第３の半導体領域を形成した後、第１の半導体領域乃至前記第３の半導体領域を加熱し、第２の半導体領域を第１のマスクで覆い、かつ前記第３の半導体領域の一部を第２のマスクで覆って第２の不純物元素を添加し、第２の半導体領域に接するソース電極及びドレイン電極、並びに第２の不純物元素が添加された第３の半導体領域に接するソース電極及びドレイン電極を形成した後、第２の半導体領域の露出部、及び第２の不純物元素が添加された第３の半導体領域の露出部をエッチングしてソース領域及びドレイン領域を形成する半導体装置の作製方法である。
【００１９】
また、本発明の一は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に第１の半導体領域及び第２の半導体領域を形成し、第１の半導体領域触媒元素を添加し加熱し、第１の半導体領域及び第２の半導体領域のそれぞれを覆う第１のマスクを形成した後、第１の不純物元素を添加し加熱し、第１の半導体領域を覆う第２のマスク、及び第２の半導体領域の一部を覆う第３のマスクを形成し、第２の領域に第２の不純物元素を添加し、第１の半導体領域の第１の不純物元素が添加された領域、及び半導体領域の第２の不純物元素が添加された領域それぞれに接する、第１及び第２のソース電極及びドレイン電極を形成する半導体装置の作製方法である。
【００２０】
また、本発明の一は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に第１の半導体領域及び第２の半導体領域を形成し、第１の半導体領域及び第２の半導体領域に触媒元素を添加し加熱し、第１の半導体領域上に希ガス元素を有する第３の半導体領域を形成し、第１の半導体領域乃至第３の半導体領域を加熱した後、第３の半導体領域を除去し、第１の半導体領域に第１の不純物元素を添加し、第２の半導体領域に第２の不純物元素を添加し、第１の半導体領域の第１の不純物元素が添加された領域、及び半導体領域の第２の不純物元素が添加された領域それぞれに接する第１及び第２のソース電極及びドレイン電極を形成する半導体装置の作製方法である。
【００２１】
また、本発明の一は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に第１の半導体領域及び第２の半導体領域を形成し、第１の半導体領域及び前記第２の半導体領域に触媒元素を添加し加熱し、第１の半導体領域及び第２の半導体領域上に第１の不純物元素を有する第３の半導体領域及び第４の半導体領域を形成し加熱し、第４の半導体領域に第２の不純物元素を添加し、第３の半導体領域及び前記第４の半導体領域をエッチングして第１及び第２のソース領域及びドレイン領域を形成し、第１及び第２のソース領域及びドレイン領域それぞれに接する第１及び第２のソース電極及びドレインを形成する半導体装置の作製方法である。
【００２２】
また、本発明の一は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に第１の半導体領域及び第２の半導体領域を形成し、第１の半導体領域及び第２の半導体領域に触媒元素を添加し加熱し、第１の半導体領域及び第２の半導体領域上に第１の不純物元素を有する第３の半導体領域及び第４の半導体領域を形成し加熱し、第４の半導体領域に第２の不純物元素を添加し、第３の半導体領域に接する第１のソース電極及びドレイン電極、並びに第４の半導体領域に接する第２のソース電極及びドレイン電極を形成した後、第３の半導体領域及び前記第４の半導体領域の露出部をエッチングして、第１及び第２のソース領域及びドレイン領域を形成する半導体装置の作製方法である。
【００２３】
なお、前記第１の不純物元素はリン、窒素、ヒ素、アンチモン、ビスマスから選ばれた一種または複数種であり、前記第２の不純物元素は、ボロンである。
【００２４】
また、前記触媒元素は、ボタングステン、モリブデン、ジルコニア、ハフニウム、ビスマス、ニオブ、タンタル、クロム、コバルト、ニッケル、及び白金から選ばれる一つ又は複数である。
【００２５】
また、本発明の一は、上記半導体装置を有する液晶テレビジョン、若しくはＥＬテレビジョンである。
【００２６】
また、本発明において、半導体装置としては、半導体素子で構成された集積回路、表示装置、無線タグ、ＩＣタグ等が挙げられる。表示装置としては、代表的には液晶表示装置、発光表示装置、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ；デジタルマイクロミラーデバイス）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ；プラズマディスプレイパネル）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ；フィールドエミッションディスプレイ）、電気泳動表示装置（電子ペーパー）等の表示装置があげられる。
【００２７】
なお、本発明において、表示装置とは、表示素子を用いたデバイス、即ち画像表示デバイスを指す。また、表示パネルにコネクター、例えばフレキシブルプリント配線（ＦＰＣ：Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式によりＩＣ（集積回路）やＣＰＵが直接実装されたモジュールも全て表示装置に含むものとする。
【発明の効果】
【００２８】
本発明により、結晶性半導体膜を有する逆スタガ型ＴＦＴを形成することができる。このため少ないマスク数でＴＦＴを形成することができる。また、本発明で形成されるＴＦＴは、結晶性半導体膜で形成されるため非晶質半導体膜で形成される逆スタガ型ＴＦＴと比較して移動度が高い。また、ソース領域及びドレイン領域には、アクセプター型元素又はドナー型元素に加え、触媒元素をも含む。このため、抵抗率の低いソース領域及びドレイン領域が形成できる。この結果、高速動作が必要な半導体装置を作製することが可能である。代表的には、ＯＣＢモードのような応答速度が速く且つ高視野角な表示が可能な液晶表示装置を製造することが可能である。
【００２９】
また、非晶質半導体膜で形成されるＴＦＴと比較して、しきい値のずれが生じにくく、ＴＦＴ特性のバラツキを低減することが可能である。このため、非晶質半導体膜で形成されるＴＦＴをスイッチング素子として用いたＥＬ表示装置と比較して、表示ムラを低減することが可能であり、信頼性の高い半導体装置を作製することが可能である。
【００３０】
更には、ゲッタリング工程により、成膜段階で半導体膜中に混入する金属元素をもゲッタリングするため、オフ電流を低減することが可能である。このため、このようなＴＦＴを表示装置、例えば液晶表示装置のスイッチング素子に設けることにより、コントラストを向上させることが可能である。
【００３１】
さらには、上記の作製工程により形成された半導体装置を有する液晶テレビジョン並びにＥＬテレビジョンを、スループットや歩留まりを高く低コストに作製することができる。
【発明を実施するための最良の形態】
【００３２】
以下、発明を実施するための最良の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。また、各図面において共通の部分は同じ符号を付して詳しい説明を省略する。
【００３３】
（実施形態１）
本実施形態においては、結晶性半導体膜を有する逆スタガ型ＴＦＴの作製工程を図１を用いて説明する。
【００３４】
図１（Ａ）に示すように、基板１０１上に第１の導電層１０２を形成し、第１の導電層上に第１の絶縁膜１０３及び第２の絶縁膜１０４を形成する。次に、第２の絶縁膜１０４上に第１の半導体膜１０５を形成し、第１の半導体膜１０５上に触媒元素層を形成する。
【００３５】
基板１０１としては、ガラス基板、石英基板、アルミナなどのセラミック等絶縁物質で形成される基板、シリコンウェハ、金属板等を用いることができる。また、基板１０１として、３２０ｍｍ×４００ｍｍ、３７０ｍｍ×４７０ｍｍ、５５０ｍｍ×６５０ｍｍ、６００ｍｍ×７２０ｍｍ、６８０ｍｍ×８８０ｍｍ、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３００ｍｍのような大面積基板を用いることができる。
【００３６】
第１の導電層１０２は、第１の導電膜を成膜し、次に、第２の導電膜上にフォトリソグラフィ工程によりマスクを形成し、該マスクを用いてエッチングして、形成することが好ましい。第１の導電膜は、印刷法、電界メッキ法、ＰＶＤ法（Physical Vapor Deposition）、ＣＶＤ法（Chemical Vapor Deposition）、蒸着法等の公知の手法により高融点材料を用いて形成することが好ましい。高融点材料を用いることにより、後の加熱工程が可能となる。高融点材料としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニア（Ｚｒ）、ハフニウム（Ｈｆ）、ビスマス（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）等の金属又はその合金、若しくはその金属窒化物を適宜用いることができる。また、これら複数の層を積層して形成しても良い。代表的には、基板表面に窒化タンタル膜、その上にタングステン膜を積層してもよい。なお、後の加熱工程が、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプから選ばれた一種または複数種からの輻射により行うＬＲＴＡ（Lamp Rapid Thermal Anneal）法、窒素やアルゴンなどの不活性気体を加熱媒質として用いるＧＲＴＡ（Gas Rapid Thermal Anneal）法を用いる場合、短時間による熱処理のため比較的融点の低いアルミニウム（Ａｌ）、銀（Ａｇ）、金（Ｃｕ）を用いて第１の導電膜を形成しても良い。
【００３７】
第１の絶縁膜１０３及び第２の絶縁膜１０４は、ゲート絶縁膜として機能する。第１の絶縁膜１０３及び第２の絶縁膜は、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）などを適宜用いることができる。更には、第１の導電層１０２を陽極酸化して、第１の絶縁層の代わりに、陽極酸化膜を形成しても良い。なお、基板側から不純物などの拡散を防止するため、第１の絶縁膜１０３としては、窒化珪素（ＳｉＮｘ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）などを用いて形成することが好ましい。また、第２の絶縁膜としては、後に形成される第１の半導体膜１０５との界面特性から、酸化珪素（ＳｉＯｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）を用いて形成することが望ましい。しかしながら、該工程に限定されず、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等のいずれかで形成される単層で形成してもよい。なお、上記第２の絶縁膜には、水素が含まれている。
【００３８】
第１の半導体膜１０５としては、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導体（ＳＡＳとも表記する）、非晶質半導体中に０．５ｎｍ〜２０ｎｍの結晶粒を観察することができる微結晶半導体、及び結晶性半導体から選ばれたいずれかの状態を有する膜で形成する。特に、０．５ｎｍ〜２０ｎｍの結晶を粒観察することができる微結晶状態はいわゆるマイクロクリスタル（μｃ）と呼ばれている。いずれも、シリコン、シリコン・ゲルマニウム（ＳｉＧｅ）等を主成分とする膜厚は、１０〜２００ｎｍ、好ましくは５０〜１００ｎｍの半導体膜を用いることができる。
【００３９】
なお、後の結晶化で良質な結晶構造を有する半導体膜を得るためには、第１の半導体膜１０５の膜中に含まれる酸素、窒素などの不純物濃度を５×１０18/cm3（以下、濃度はすべて二次イオン質量分析法（ＳＩＭＳ）にて測定した原子濃度として示す。）以下に低減させておくと良い。これらの不純物は、触媒元素と反応しやすく、後の結晶化を妨害する要因となり、また、結晶化後においても捕獲中心や再結合中心の密度を増加させる要因となる。
【００４０】
触媒元素を有する層１０５の形成方法としては、ＰＶＤ法（Physical Vapor Deposition）、ＣＶＤ法（Chemical Vapor Deposition）、蒸着法等により半導体膜１０５表面に触媒元素又は触媒元素の珪化物の薄膜を形成する方法、半導体膜１０５表面に触媒元素を含む溶液を塗布する方法などがある。触媒元素としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニア（Ｚｒ）、ハフニウム（Ｈｆ）、ビスマス（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）等の一つ又は複数を用いて形成することができる。また、イオンドープ法又はイオン注入法により、上記触媒元素を直接半導体膜中に添加しても良い。また、上記触媒元素で形成される電極を用いて、半導体膜表面をプラズマ処理してもよい。なお、触媒元素とは、ここでは半導体膜の結晶化を促進又は助長させる元素のことである。
【００４１】
次に、第１の半導体膜を加熱して、図１（Ｂ）に示すように、第１の結晶性半導体膜１１１を形成する。この場合、結晶化は半導体の結晶化を助長する金属元素が接した半導体膜の部分でシリサイドが形成され、それを核として結晶化が進行する。ここでは、脱水素化のための熱処理の後、結晶化のための熱処理（５５０℃〜６５０℃で４〜２４時間）を行う。また、ＲＴＡ、ＧＲＴＡにより結晶化を行っても良い。ここで、加熱にレーザ光照射を行わず結晶化することで、結晶性のばらつきを低減することが可能であり、後に形成されるＴＦＴのばらつきを抑制することが可能である。
【００４２】
次に、ＴＦＴのチャネル領域となる領域にｐ型またはｎ型の不純物元素を低濃度に添加するチャネルドープ工程を全面または選択的に行う。このチャネルドープ工程は、ＴＦＴしきい値電圧を制御するための工程である。なお、ここではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。なお、質量分離を行うイオン注入法を用いてもよい。なお、チャネルドープ工程は、結晶化工程の前に行っても良い。
【００４３】
次に、第１の結晶性半導体膜１１１上に、３族元素（１３族元素、以下ドナー型元素と
示す。）が含まれる第２の半導体膜１１２を形成する。珪化物気体にリン、ヒ素のようなドナー型元素を有する気体を加えたプラズマＣＶＤ法で成膜してもよい。このような手法により第２の半導体膜を形成することで、第１の結晶性半導体膜と第２の半導体膜との界面が形成される。また、ドナー型元素が含まれる第２の半導体膜１１２としては、第１の半導体膜と同様の半導体膜を形成した後、ドナー型元素をイオンドープ法又はイオン注入法により添加して形成することができる。このときの、第２の半導体膜１１２では、リンの濃度が１×１０19〜３×１０21／ｃｍ3であることが好ましい。
【００４４】
このときのドナー型元素が含まれる第２の半導体膜の不純物のプロファイルを図９に示す。図９（Ａ）は、第１の結晶性半導体膜１１１上に、プラズマＣＶＤ法によりドナー型元素が含まれる第２の半導体膜を形成した時のドナー型元素のプロファイル１４０ａを示す。膜の深さ方向に対して一定の濃度のドナー型元素が分布している。
【００４５】
一方、図９（Ｂ）は、第１の結晶性半導体膜１１１上に、非晶質半導体、ＳＡＳ、微結晶半導体、及び結晶性半導体から選ばれたいずれかの状態を有する膜の半導体膜を形成し、イオンドープ法又はイオン注入法により該半導体膜にドナー型元素を添加して第２の半導体膜を形成した時のドナー型元素のプロファイル１４０ｂを示す。図９（Ｂ）に示すように、第２の半導体膜の表面付近は、ドナー型元素濃度が比較的が高い。ドナー型元素濃度が１×１０19／ｃｍ3以上の領域をｎ＋領域１３４ａと示す。一方、第１の結晶性半導体膜１３１に近づくにつれ、ドナー型元素濃度が比較的濃度が減少している。ドナー型元素濃度が５×１０17〜１×１０19／ｃｍ3の領域をｎ−領域１３４ｂと示す。ｎ＋領域１３４ａは後にソース領域及びドレイン領域として機能し、ｎ−領域１３４ｂはＬＤＤ領域として機能する。なお、ｎ＋領域とｎ−領域それぞれの界面は存在せず、相対的なドナー型元素濃度の濃度の大小によって変化する。このようにイオンドープ法又はイオン注入法により形成されたドナー型元素が含まれる第２の半導体膜は、添加条件によって濃度プロファイルを制御することが可能であり、ｎ＋領域とｎ−領域の膜厚を適宜制御することが可能である。
【００４６】
次に、第１の結晶性半導体膜１１１及び第２の半導体膜１２２を加熱して、図1（Ｃ）の矢印で示すように、第１の結晶性半導体膜１１１に含まれる触媒元素を第２の半導体膜１２２に移動させて、触媒元素をゲッタリングする。この工程により、第１の結晶性半導体膜中の触媒元素がデバイス特性に影響を与えない濃度、即ち膜中のニッケル濃度が１×１０18／ｃｍ3以下、望ましくは１×１０17／ｃｍ3以下とすることができる。このような膜を第２の結晶性半導体膜１２１と示す。また、ゲッタリング後の金属触媒が移動した第２の半導体膜も同様に結晶化されているため、第３の結晶性半導体膜１２２と示す。なお、本実施形態においては、ゲッタリング工程と共に、第３の結晶性半導体膜１２２中のドナー型元素の活性化を行っている。
【００４７】
次に、図１（Ｄ）に示すように、フォトリソグラフィ工程により形成されたマスクを用いて第３の結晶性半導体膜１２２及び第２の結晶性半導体膜をエッチングして、第１の半導体領域１３２及び第２の半導体領域１３１を形成する。第３の結晶性半導体膜及び第２の結晶性半導体膜は、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4もしくはＣＣｌ4などを代表とする塩素系ガス、ＣＦ4、ＳＦ6、ＮＦ3、ＣＨＦ3などを代表とするフッ素系ガス、あるいはＯ2を用いてエッチングすることができる。
【００４８】
なお、以下の実施形態及び実施例のフォトリソグラフィ工程において、レジストを塗布する前に、半導体膜１２２表面に、膜厚が数ｎｍ程度の絶縁膜を形成することが好ましい。この工程により半導体膜とレジストとが直接接触すること回避することが可能であり、不純物が半導体膜中に侵入するのを防止できる。なお、絶縁膜の形成方法としては、オゾン水等の酸化力のある溶液を塗布する方法、酸素プラズマ、オゾンプラズマを照射する方法等が挙げられる。
【００４９】
次に、第２の導電膜を成膜する。次に、第２の導電膜上にフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて第２の導電膜を所望の形状にエッチングして、第２の導電層１３３を形成する。第２の導電層１３３は、ソース電極及びドレイン電極として機能する。
【００５０】
なお、以下実施形態及び実施例の導電膜形成工程において、フォトリソグラフィ工程時に半導体膜表面に絶縁膜を形成した場合は、導電膜を成膜する前に該絶縁膜をエッチングすることが好ましい。
【００５１】
第２の導電膜の材料としては、Ａｌ、Ｔｉ、Ｍｏ、Ｗなどの金属又はその合金を用いることができる。また、これらの単層、又は多層構造として形成してもよい。代表的には、Ｔｉ／Ａｌ／Ｔｉ、Ｍｏ／Ａｌ／Ｍｏの積層構造としても良い。
【００５２】
次に、図１（Ｅ）に示すように、第２の導電層１３３をマスクとして、第１の半導体領域の露出部をエッチングして、ソース領域及びドレイン領域１４２を形成する。このとき、第１の半導体領域１３１の一部がオーバーエッチングされても良い。このときのオーバーエッチングされた第２の半導体領域を第３の半導体領域１４１と示す。第３の半導体領域１４１はチャネル形成領域として機能する。
【００５３】
次に、第２の導電層１３３及び第４の半導体領域１４１表面上に、パッシベーション膜を成膜することが好ましい。パッシベーション膜は、プラズマＣＶＤ法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム、または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）、その他の絶縁性材料を用いて形成することができる。なお、パッシベーション膜は単層でも積層構造でもよい。ここでは、第４の半導体領域１４１の界面特性から酸化珪素、又は酸化窒化珪素を第３の絶縁膜１４０として成膜することが好ましい。また、外部からの不純物が半導体素子内に侵入するのを防ぐため第４の絶縁膜１４４を窒化珪素、又は窒化酸化珪素で形成することが好ましい。
【００５４】
この後、第４の半導体領域を水素雰囲気又は窒素雰囲気で加熱して水素化することが好ましい。なお、窒素雰囲気で加熱する場合は、第３の絶縁膜または第４の絶縁膜に水素を含む絶縁膜を形成することが好ましい。
【００５５】
以上の工程により、結晶性半導体膜を有する逆スタガ型ＴＦＴを形成することができる。本実施形態で形成されるＴＦＴは、結晶性半導体膜で形成されるため非晶質半導体膜で形成されるＴＦＴと比較して移動度が高い。また、ソース領域及びドレイン領域には、アクセプター型元素又はドナー型元素に加え、触媒元素をも含む。このため、抵抗率の低いソース領域及びドレイン領域が形成できる。この結果、高速動作が必要な半導体装置を作製することが可能である。代表的には、ＯＣＢモードのような応答速度が速く且つ高視野角な表示が可能な液晶表示装置を製造することが可能である。
【００５６】
また、非晶質半導体膜で形成されるＴＦＴと比較して、しきい値のずれが生じにくく、ＴＦＴ特性のバラツキを低減することが可能である。このため、非晶質半導体膜で形成されるＴＦＴをスイッチング素子として用いたＥＬ表示装置と比較して、表示ムラを低減することが可能であり、信頼性の高い半導体装置を作製することが可能である。
【００５７】
更には、ゲッタリング工程により、成膜段階で半導体膜中に混入する金属元素をもゲッタリングするため、オフ電流を低減することが可能である。このため、このようなＴＦＴを表示装置、例えば液晶表示装置のスイッチング素子に設けることにより、コントラストを向上させることが可能である。
【００５８】
（実施形態２）
本実施形態では、ドナー型元素を有する半導体膜の代わりに、希ガス元素を有する半導体膜を用いて触媒元素をゲッタリングしてＴＦＴを形成する工程について、図２を用いて説明する。
【００５９】
図２（Ａ）及び図２（Ｂ）に示すように、実施形態１と同様の工程により第１の結晶性半導体膜１１１を形成する。なお、この後チャネルドープ工程を行っても良い。次いで、第１の結晶性半導体膜表面に膜厚１〜５ｎｍの酸化膜を形成してもよい。ここでは、結晶性半導体膜の表面にオゾン水を塗布して酸化膜を形成する。
【００６０】
次に、第１の結晶性半導体膜１１１上にＰＶＤ法、ＣＶＤ法等の公知の手法により希ガス元素を有する第２の半導体膜２１２を形成する。第２の半導体膜２１２としては、非晶質半導体膜であることが好ましい。
【００６１】
次に、第１の結晶性半導体膜１１１及び第２の半導体膜２１２を実施形態１と同様の手法により加熱して、図２（Ｃ）の矢印で示すように、第１の結晶性半導体膜１１１に含まれる触媒元素を第２の半導体膜２１２に移動させて、触媒元素をゲッタリングする。この工程により、実施形態１と同様に第１の結晶性半導体膜中の触媒元素がデバイス特性に影響を与えない濃度、即ち膜中の触媒元素濃度が１×１０18／ｃｍ3以下、望ましくは１×１０17／ｃｍ3以下とすることができる。このような膜を第２の結晶性半導体膜２２１と示す。また、ゲッタリング後の金属触媒が移動した第２の半導体膜も同様に結晶化されているため、第３の結晶性半導体膜２２２と示す。
【００６２】
次に、図2（Ｄ）に示すように、第３の結晶性半導体膜２２２を除去した後、導電性を有する第２の半導体膜２２３を成膜する。ここで、第２の半導体膜としては、珪化物気体にボロン、リン、ヒ素のような１３属又は１５属の元素を有する気体を加えたプラズマＣＶＤ法で成膜する。なお、第２の半導体膜は、非晶質半導体、ＳＡＳ、結晶性半導体、μｃから選ばれたいずれかの状態を有する膜で形成すればよい。なお、第２の半導体膜が導電性を有する非晶質半導体膜、ＳＡＳ、又はμｃのいずれかである場合は、この後、不純物を活性化する加熱処理を行う。一方、第２の半導体膜が導電性を有する結晶性半導体である場合、加熱処理は行わなくとも良い。ここでは、プラズマＣＶＤ法により、膜厚１００ｎｍのリンが含まれる非晶質珪素膜を成膜した後、５５０度２時間で加熱して、不純物を活性化する。
【００６３】
次に、図２（Ｅ）に示すように、実施形態１と同様の工程により第１の半導体領域２３２、第２の半導体領域２３１を形成する。
【００６４】
次に、図２（Ｆ）に示すように、ソース電極及びドレイン電極１４３を形成する。
実施形態１と同様の工程により、第１の半導体領域をエッチングしてソース領域及びドレイン領域２４２、及びチャネル形成領域として機能する第３の半導体領域２４１を形成することができる。
【００６５】
この後、実施形態１と同様の工程により、逆スタガ型ＴＦＴを形成することができる。本実施形態で形成されるＴＦＴを用いることにより実施形態１と同様の効果を得ることができる。
【００６６】
（実施形態３）
本実施形態では、ｎチャネルＴＦＴとｐチャネルＴＦＴとを同一基板に形成する工程を図３を用いて形成する。
【００６７】
図３（Ａ）に示すように、実施形態１と同様に基板１０１上に第１の導電層３０１、３０２を形成し、第１の導電層上に第１の絶縁膜１０３及び第２の絶縁膜１０４を形成する。次に、実施形態１と同様の工程により、第１の結晶性半導体膜、及びその上にドナー型元素が含まれる第２の半導体膜を形成する。次に、フォトリソグラフィ工程により形成されたマスクを用いて、第１の結晶性半導体膜を所望の形状にエッチングして、第１の半導体領域を形成し、第２の半導体膜を所望の形状にエッチングして、第２の半導体領域を形成する。
【００６８】
次に、第１の半導体領域及び第２の半導体領域を加熱して、図３（Ｃ）の矢印で示すように、第２の半導体領域に含まれる触媒元素を第１の半導体領域に移動させて、触媒元素をゲッタリングする。ここでは、ゲッタリング後の金属触媒が移動した第１の半導体領域を第３の半導体領域３１２、３１３と示し、金属元素濃度が低減された第２の半導体領域を第４の半導体領域３１３、３１４と示す。なお、第３の半導体領域及び第４の半導体領域は、それぞれゲッタリング工程の加熱により結晶性化されている。
【００６９】
本実施形態では、各半導体領域を形成した後ゲッタリング工程を行ったが、実施形態１のように、各半導体膜のゲッタリング工程を行った後、半導体膜を所望の形状にエッチングして、各半導体領域を形成しても良い。
【００７０】
次に、第３の半導体領域３１３、３１４及び第４の半導体領域３１１、３１２表面に酸化膜を形成した後、フォトリソグラフィ工程により、図３（Ｂ）に示すように、マスク３２１、３２２を形成する。マスク３２１は、後にｎチャネル型ＴＦＴとなる第３の半導体領域３１３、第４の半導体領域３１１の全部を覆っている。一方、マスク３２２は、後にｐチャネル型ＴＦＴとなる第３の半導体領域３１４の一部を覆っている。このとき、第１のマスク３２２は、後に形成されるｐチャネル型ＴＦＴのチャネル長よりも狭いことが好ましい。
【００７１】
次に、第３の半導体領域３１４の露出部に、３族元素（１３族元素、以下、アクセプタ
ー元素と示す。）を添加し、ｐ型不純物領域３２４を形成する。このとき第１のマスク３２２に覆われる領域は、ｎ型不純物領域３２５として残存する。
【００７２】
つぎに、第１のマスク３２１、３２２を除去した後、第３の半導体領域３１３及び１アクセプター元素が添加された第１の半導体領域３１４を加熱して、不純物元素を活性化する。加熱の方法としては、ＬＲＴＡ、ＧＲＴＡ、ファーネスアニール等を適宜用いることができる。ここでは、５５０度で１時間加熱する。
【００７３】
次に、図３（Ｃ）に示すように、実施形態１と同様に、第２の導電層３３１、３３２を形成する。次に、第２の導電層３３１、３３２をマスクとして、ソース領域及びドレイン領域３４３、３４４を形成する。次に、第２の導電層３３１、３３２及び第５の半導体領域３４１、３４２表面上に、パッシベーション膜１４０、１４４を成膜することが好ましい。
【００７４】
以上の工程により、同一基板上にｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを形成することができる。本実施形態で形成されるＴＦＴを用いることにより実施形態１と同様の効果を得ることができる。また、単チャネルＴＦＴで形成される駆動回路と比較して、低電圧駆動が可能なＣＭＯＳを形成することが可能である。更には、ドナー型元素(例えば、リン)と比較してアクセプター型元素(例えば、ボロン)は原子半径が小さいため、比較的低い加速電圧及び濃度で、半導体膜中にアクセプター型元素を添加することが可能である。本実施形態では、アクセプター型元素のみ半導体膜に添加しているため、従来のＣＯＭＳ回路の作製工程と比較して、短時間で、かつ省エネルギー作製することが可能であり、この結果低コスト化が可能である。
【００７５】
（実施形態４）
本実施形態では、実施形態３と異なるゲッタリング工程により形成された結晶性半導体膜を有するｎチャネル型ＴＦＴ及びｐチャネル型の作製工程について、図４を用いて説明する。
【００７６】
実施形態１に従って、基板１０１上に第１の導電層３０１、３０２を形成する。次に、実施形態１に従って、図１（Ｂ）に示すような、触媒元素を有する第１の結晶性半導体膜を形成した後、第１の結晶性半導体膜表面に数ｎｍの絶縁膜を形成する。次に、フォトリソグラフィ工程により第１のマスクを形成し、第１の結晶性半導体膜を所望の形状にエッチングして、第１の半導体領域４０１、４０２を形成する。
【００７７】
次に、図４（Ｂ）に示すように、第１の半導体領域４０１、４０２上に、フォトリソグラフィ工程により、第２のマスクを形成した後、第１の半導体領域の露出部にドナー型元素を添加する。このとき、ドナー型元素が添加された領域をｎ型不純物領域４０６、４０７と示す。ここでは、イオンドーピング法によりリンを添加する。なお、第２のマスクに覆われた第１の半導体領域には、リンは添加されないが触媒元素は含まれている。
【００７８】
次に、第１の半導体領域を加熱して、図４（Ｃ）の矢印で示すように、第１の半導体領域に含まれる触媒元素を、ｎ型不純物領域４０６、４０７に移動させて、触媒元素をゲッタリングする。ここでは、ゲッタリング後の金属触媒が移動した第１の半導体領域をソース領域及びドレイン領域４１３、４１４と示し、金属元素濃度が低減された第１の半導体領域をチャネル形成領域４１１と示す。なお、第３の半導体領域及び第４の半導体領域は、それぞれゲッタリング工程の加熱により結晶性化されており、また、ｎ型不純物領域４０６、４０７中に含まれるドナー型元素は活性化されている。
【００７９】
次に、フォトリソグラフィ工程により、図４（Ｄ）に示すように、第３のマスク４２１、４２２を形成する。第３のマスク４２１は、後にｎチャネル型ＴＦＴとなるチャネル形成領域４１１及びｎ型不純物領域４１３の全部を覆っている。一方、第３のマスク４２２は、後にｐチャネル型ＴＦＴとなるチャネル形成領域４１２の一部又は全部を覆っている。このとき、第３のマスク４２２は、後に形成されるｐチャネル型ＴＦＴのチャネル長よりも狭いことが好ましい。
【００８０】
次に、ｎ型不純物領域４１４及びチャネル形成領域４１２の露出部に、アクセプター元素を添加し、ｐ型不純物領域４２４を形成する。このとき、ｎ型不純物領域４１４の２〜１０倍の濃度となるようにアクセプター型元素を添加することにより、ｐ型不純物領域を形成することができる。
【００８１】
つぎに、第３のマスク４２１、４２２を除去した後、ｎ型不純物領域４１４及びｐ型不純物領域４２４を加熱して、不純物元素を活性化する。加熱の方法としては、ＬＲＴＡ、ＧＲＴＡ、ファーネスアニール等を適宜用いることができる。ここでは、５５０度で１時間加熱する。
【００８２】
次に、図４（Ｄ）に示すように、実施形態１と同様に、第２の導電層３３１、３３２を形成する。この後、チャネル形成領域４１１、４１２の一部をエッチングしてもよい。次に、第２の導電層３３１、３３２及びチャネル形成領域４１１、４１２の表面上に、パッシベーション膜１４０、１４４を成膜することが好ましい。
【００８３】
以上の工程により、同一基板上にｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを形成することができる。本実施形態で形成されるＴＦＴを用いることにより実施形態１と同様の効果を得ることができる。更には、実施形態３と比較して、成膜工程が削減できるため、スループットを向上させることが可能である。
【００８４】
（実施形態５）
本実施形態においては、実施形態２を用いてゲッタリング工程を行った結晶性半導体膜を用いてｎチャネルＴＦＴとｐチャネルＴＦＴとを同一基板に形成する工程を図５を用いて形成する。
【００８５】
実施形態１の工程にしたがって、基板１０１上に第１の導電層３０１、３０２を形成する。次に、実施形態２の工程にしたがって第１の結晶性半導体膜と、希ガス元素を有する第２の半導体膜を形成する。次に、第１の結晶性半導体膜及び第２の半導体膜を実施形態１と同様の手法により加熱して、図５（Ａ）の矢印で示すように、第１の結晶性半導体膜に含まれる触媒元素を第２の半導体膜に移動させて、触媒元素をゲッタリングする。触媒元素がゲッタリングされた第１の結晶性半導体膜を第２の結晶性半導体膜５０１と示す。また、ゲッタリング後の金属触媒が移動した第２の半導体膜も同様に結晶化されているため、第３の結晶性半導体膜５０２と示す。
【００８６】
次に、図６（Ｂ）に示すように、第３の結晶性半導体膜５０２をエッチングした後、第２の結晶性半導体膜５０１表面に数ｎｍの絶縁膜を成膜する。次に、フォトリソグラフィ工程により、第１のマスクを形成して第２の結晶性半導体膜をエッチングして第１の半導体領域５１１、５１２を形成する。次に、フォトリソグラフィ工程により第２のマスク５１３、５１４を形成する。第２のマスク５１３は、後にｎチャネル型ＴＦＴのチャネル形成領域となる部分を覆っている。一方、第２のマスク５１４は、後にｐチャネル型ＴＦＴとなる第１の半導体領域５１２の全部を覆っている。次に、第１の半導体領域５１１の露出部にドナー型元素を添加する。このとき、ドナー型元素が添加された領域をｎ型不純物領域５１６と示す。また、第２のマスク５１３に覆われた領域はチャネル形成領域５１７として機能する。
【００８７】
次に、第２のマスク５１３、５１４をエッチングした後、新たに第３のマスク５２１、５２２を形成する。第３のマスク５２１は、後にｎチャネル型ＴＦＴとなるチャネル形成領域４１１及びｎ型不純物領域４１３の全部を覆っている。一方、第３のマスク４２２は、後にｐチャネル型ＴＦＴのチャネル形成領域となる領域を覆う。
【００８８】
次に、半導体領域５１２の露出部に、アクセプター元素を添加し、ｐ型不純物領域５２４を形成する。また、第３のマスク５２２に覆われた領域はチャネル形成領域５２５として機能する。つぎに、第３のマスク５２１、５２２を除去した後、ｎ型不純物領域５１６及びｐ型不純物領域５２４を加熱して、不純物元素を活性化する。加熱の方法としては、ＬＲＴＡ、ＧＲＴＡ、ファーネスアニール等を適宜用いることができる。
【００８９】
次に、図５（Ｄ）に示すように、実施形態１と同様に、第２の導電層３３１、３３２を形成する。この後、チャネル形成領域５１７、５２５の一部をエッチングしてもよい。次に、第２の導電層３３１、３３２及びチャネル形成領域４１１、４１２の表面上に、パッシベーション膜１４０、１４４を成膜することが好ましい。
【００９０】
以上の工程により、同一基板上にｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを形成することができる。本実施形態で形成されるＴＦＴを用いることにより実施形態１と同様の効果を得ることができる。
【００９１】
（実施形態６）
本実施形態では実施形態３の変形例を用いて、ｎチャネルＴＦＴとｐチャネルＴＦＴとを同一基板に形成する工程を、図６を用いて形成する。
【００９２】
実施形態３にしたがって、図６（Ａ）に示すように、触媒元素及びドナー型元素を有する第３の半導体領域３１３、３１４及び第４の半導体領域３１１、３１２を形成する。次に、図６（Ｂ）に示すように、第１のマスク３２１を形成した後、第３の半導体領域３１４にアクセプター型元素を添加してｐ型不純物領域６０１を形成する。このとき、ｎ型不純物領域３１４の２〜１０倍の濃度となるようにアクセプター型元素を添加することにより、ｐ型不純物領域を形成することができる。また、アクセプター型元素としてボロンを用いた場合、分子半径が小さいため、第３の半導体領域より深いところまで添加される。このため、添加条件によっては、第４の半導体領域の上部にボロンが添加される。この後、第３の半導体領域３１３及びｐ型不純物領域６０１を加熱して、アクセプター型元素及びドナー型元素を活性化する。
【００９３】
次に、実施形態３にしたがって第２の導電層３１１、３１２を形成する。次に、第２の導電層３１１、３１２をマスクとして、第３の半導体領域３１３及びｐ型不純物領域６０１の露出部をエッチングして、図６（Ｄ）に示すようなソース領域及びドレイン領域３４３、６２２、及びチャネル形成領域として機能する第５の半導体領域３４１、６１１を形成することができる。この後、第２の導電層３３１、３３２及びチャネル形成領域４１１、４１２の表面上に、パッシベーション膜１４０、１４４を成膜することが好ましい。
【００９４】
以上の工程により、同一基板上にｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを形成することができる。本実施形態で形成されるＴＦＴを用いることにより実施形態１と同様の効果を得ることができる。更には、実施形態３と同様に、アクセプター型元素のみ半導体膜に添加しているため、従来のＣＯＭＳ回路の作製工程と比較して、短時間で、かつ省エネルギー作製することが可能であり、この結果低コスト化が可能である
【００９５】
（実施形態７)
本実施形態では、上記実施形態において、ゲート電極とソース電極及びドレイン電極との端部の位置関係、即ちゲート電極の幅とチャネル長の大きさの関係について、図7及び図８を用いて説明する。
【００９６】
図7（Ａ）は、ゲート電極１０２上をソース電極及びドレイン電極の端部がｚ１だけ重なっている。ここでは、ゲート電極１０２と、ソース電極及びドレイン電極とが重なっている領域をオーバーラップ領域と呼ぶ。即ち、ゲート電極の幅ｙ１がチャネル長ｘ１よりも大きい。オーバーラップ領域の幅ｚ１は、（ｙ１-ｘ１）／２で表される。このようなオーバーラップ領域を有するｎチャネルＴＦＴは、ソース電極及びドレイン電極と、半導体領域との間に、図９（Ｂ）で示すようなｎ+領域とｎ-領域とを有することが好ましい。この構造により、電界の緩和効果が大きくなり、ホットキャリア耐性を高めることが可能となる。
【００９７】
図7（Ｂ）は、ゲート電極１０２の端部と、ソース電極及びドレイン電極の端部が一致している。即ち、ゲート電極の幅ｙ２とチャネル長ｘ２とが等しい。
【００９８】
図7（Ｃ）は、ゲート電極１０２とソース電極及びドレイン電極の端部とがｚ３だけ離れている。ここでは、ここでは、ゲート電極１０２と、ソース電極及びドレイン電極とが離れている領域をオフセット領域と呼ぶ。即ち、ゲート電極の幅ｙ３がチャネル長ｘ３よりも小さい。オフセット領域の幅ｚ３は、（ｘ３-ｙ３）／２で表される。このような構造のＴＦＴは、オフ電流を低減することができるため、該ＴＦＴを表示装置のスイッチング素子として用いた場合、コントラストを向上させることができる。
【００９９】
図８（Ａ）は、ゲート電極の幅ｙ４は、チャネル長ｘ４よりも大きい。また、ゲート電極１０２の第１の端部とソース電極又はドレイン電極の一方の端部とが一致し、ゲート電極１０２の第２の端部とソース電極又はドレイン電極の他方の端部とがｚ４だけ重なっている。オーバーラップ領域の幅ｚ４は、（ｙ４-ｘ４）で表される。
【０１００】
図８（Ｂ）は、ゲート電極の幅ｙ５は、チャネル長ｘ５よりも大きい。また、ゲート電極１０２の第１の端部とソース電極又はドレイン電極の一方の端部とが一致し、ゲート電極１０２の第２の端部とソース電極又はドレイン電極の他方の端部とがｚ５だけ離れている。オフセット領域の幅ｚ５は、（ｘ５-ｙ５）で表される。ゲート電極１０２の第１の端部と端部が一致する電極をソース電極とし、オフセット領域を有する電極をドレイン電極とすることで、ドレイン電極付近での電界緩和が可能となる。
【０１０１】
図８（Ｃ）は、ゲート電極１０２の第１の端部とソース電極又はドレイン電極の一方の端部とがｚ６だけ重なり、ゲート電極１０２の第２の端部とソース電極又はドレイン電極の他方の端部とがｚ７だけ離れている。ゲート電極１０２オーバーラップ領域を有する電極をソース電極とし、オフセット領域を有する電極をドレイン電極とすることで、ドレイン電極付近での電界緩和が可能となる。
【０１０２】
さらには、半導体領域が複数のゲート電極を覆ういわゆるマルチゲート構造のＴＦＴとしても良い。この様な構造のＴＦＴも、オフ電流を低減することができる。
【０１０３】
（実施形態８）
上記実施形態１乃至３、及び６において、ドナー型元素が含まれる半導体膜を、図２５に示すように、低濃度のドナー型元素が含まれる半導体膜１４５、及び高濃度のドナー型元素が含まれる半導体膜１４２の２層構造としても良い。このような積層構造にすることにより、図２５に示すように、ＬＤＤ領域１４５を有するＴＦＴを形成することが可能となる。この結果、電界の緩和効果が大きくなり、ホットキャリア耐性を高めたＴＦＴを形成することが可能となる。
【０１０４】
（実施形態９)
上記実施形態において、チャネル形成領域表面に対して垂直な端部を有するソース電極及びドレイン電極を示したが、この構造に限定されない。図２６（Ａ）に示すように、チャネル形成領域表面に対して９０度より大きく、１８０度未満、好ましくは９５〜１３５度を有する端部であってもよい。また、ソース電極とチャネル形成領域表面との角度をθ１、ドレイン電極とチャネル形成領域表面との角度をθ２とすると、θ１とθ２が等しくてもよい。また、異なっていてもよい。このような形状のソース電極及びドレイン電極は、ドライエッチング法により形成することが可能である。
【０１０５】
一方、図２６（Ｂ）に示すように、チャネル形成領域表面に対して０度より大きく、９０度未満、好ましくは４５〜８５度を有する端部であってもよい。また、ソース電極とチャネル形成領域表面との角度をθ３、ドレイン電極とチャネル形成領域表面との角度をθ４とすると、θ３とθ４が等しくてもよい。また、異なっていてもよい。このような形状のソース電極及びドレイン電極は、ウエットエッチング法により形成することが可能である。
【０１０６】
（実施形態１０)
本実施形態では、上記実施形態に適応可能な半導体膜の結晶化工程を図２７及び図２８を用いて説明する。図２７（Ａ）に示すように半導体膜１０６上に絶縁膜で形成されるマスク２７０１を形成し、選択的に触媒元素層２７０５を形成して、半導体膜の結晶化を行っても良い。半導体膜を加熱すると、図２７（Ｂ）の矢印で示すように、触媒元素層と半導体膜との接触部分から、基板の表面に平行な方向へ結晶成長が発生する。なお、触媒元素層２７０５から、かなり離れた部分では結晶化は行われず、非晶質部分が残存する。
【０１０７】
また、図２８（Ａ）に示すように、マスクを用いず、液滴吐出法により選択的に触媒元素層２８０５を形成して、上記結晶化を行ってもよい。図２８（Ｂ）は、図２８（Ａ）の上面図である。また、図２８（Ｄ）は、図２８（Ｃ）の上面図である。半導体膜の結晶化を行うと図２８（Ｃ）及び図２８（Ｄ）に示すように、触媒元素層と半導体膜との接触部分から、基板の表面に平行な方向へ結晶成長が発生する。ここでも、触媒元素層２７０５から、かなり離れた部分では結晶化は行われず、非晶質部分２８０７が残存する。
【０１０８】
このように、基板に平行な方向への結晶成長を横成長またはラテラル成長と称する。
横成長により大粒径の結晶粒を形成することができるため、より高い移動度を有するＴＦＴを形成することができる。
【実施例１】
【０１０９】
次に、アクティブマトリクス基板及びそれを有する表示装置の作製方法について図１１〜図１４、及び図２９を用いて説明する。本実施例では、表示装置として液晶表示装置を用いて説明する。図１４及び図２９は、アクティブマトリクス基板における平面図であり、駆動回路部Ａ−Ａ‘、及び画素部Ｂ-Ｂ’に対応する縦断面構造を図１１〜１３に模式的に示す。
【０１１０】
図１１（Ａ）に示すように、基板８００上に膜厚１００〜２００ｎｍの第１の導電膜を成膜する。ここでは、基板８００にガラス基板を用い、その表面上に第１の導電膜として、膜厚１５０ｎｍのタングステン膜をスパッタリング法により成膜する。次に、第１のフォトマスクを用いて、第１の導電膜をエッチングして第１の導電層８０１〜８０４を形成する。ここでは、ドライエッチング法によりタングステン膜をエッチングして、第１の導電層８０１〜８０４であるタングステン層を形成する。なお、第１の導電層はゲート電極として機能する。
【０１１１】
次に、基板８００及び第１の導電層８０１〜８０４表面上に、第１の絶縁膜を形成する。ここでは、第１の絶縁膜として、膜厚５０ｎｍの膜厚１００ｎｍ窒化珪素膜８０５及び酸化窒化珪素膜（ＳｉＯＮ（Ｏ＞Ｎ）８０６を、ＣＶＤ法により積層させて形成する。なお、第１の絶縁膜はゲート絶縁膜として機能する。このとき、窒化珪素膜と酸化窒化珪素膜とを、大気に解放せず原料ガスの切り替えのみで連続成膜することが好ましい。
【０１１２】
次に、第１の絶縁膜上に、膜厚１０〜１００ｎｍの非晶質半導体膜８０７を形成する。ここでは、膜厚１００ｎｍのアモルファスシリコン膜をＣＶＤ法により成膜する。次に、非晶質半導体膜８０７表面上に、触媒元素を含む溶液８０８を塗布する。ここでは、１００ｐｐｍのニッケル触媒を含む溶液をスピンコーティング法により塗布する。次に、非晶質半導体膜８０７を加熱して図１１（Ｂ）に示すような、結晶性半導体膜８１１を形成する。なお、結晶性半導体膜８１１には触媒元素が含まれる。ここでは、電気炉を用い、５００度で１時間加熱して半導体膜膜中の水素出しを行った後、５５０度で４時間加熱してニッケルを含む結晶性シリコン膜を形成する。次に、後のＴＦＴのチャネル領域となる領域にｐ型またはｎ型の不純物元素を低濃度に添加するチャネルドープ工程を全面または選択的に行う。
【０１１３】
次に、触媒元素を含む結晶性半導体膜８１１表面上に、膜厚１００ｎｍのドナー型元素を含む半導体膜８１２を成膜する。ここでは、シランガスと、０．５％フォスフィンガス（流量比シラン／フォスフィンが１０／１７）とを用いて、リンを有するアモルファスシリコン膜を成膜する。
【０１１４】
次に、結晶性半導体膜８１１及びドナー型元素を含む半導体膜８１２を加熱して、触媒元素をゲッタリングするとともに、ドナー型元素を活性化する。即ち、触媒元素を含む結晶性半導体膜８１１中の触媒元素を、ドナー型元素を含む半導体膜８１２へ移動させる。このときの触媒元素濃度が低減された結晶性半導体膜を図１１（Ｃ）の８１３で示す。ここでは、結晶性シリコン膜となる。また、触媒元素が移動した、ドナー型元素を含む半導体膜も加熱により結晶性半導体膜となる。即ち、触媒元素及びドナー型元素を含む結晶性半導体膜となる。これを、図１１（Ｃ）の８１４で示す。ここでは、ニッケル及びリンを含む結晶性シリコン膜となる。
【０１１５】
次に、触媒元素及びドナー型元素を含む結晶性半導体膜８１４及び結晶性半導体膜と８１３を、第２のフォトマスクを用いて所望の形状にエッチングする。このときのエッチングされた触媒元素及びドナー型元素を含む結晶性半導体膜を第１の半導体領域８２４〜８２６、エッチングされた結晶性半導体膜８１３を第２の半導体領域８２１〜８２３と示す。
【０１１６】
次に、駆動回路において、一部のＴＦＴのゲート電極とソース電極又はドレイン電極とを接続させるために、第３のフォトマスクを用いて第１の絶縁膜８０５、第２の絶縁膜８０６の一部をエッチングして、図２９に示すようなコンタクトホール８５０を形成する。
【０１１７】
次に、図１２（Ｂ）に示すように、基板上に形成された第１の絶縁膜８０６上に画素電極として機能する第２の導電層８５１を形成する。ここでは、第２の導電膜を成膜した後、第４のフォトマスクを使用して、第２の導電膜をエッチングして第２の導電層８５１を形成する。第２の導電層の材料としては、透光性を有する導電膜、又は反射性を有する導電膜があげられる。透光性を有する導電膜の材料としては、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）、酸化珪素を含む酸化インジウムスズ等が挙げられる。また、反射性を有する導電膜の材料としては、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、タンタル（Ｔａ）などの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料、若しくは該金属の窒化物である窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、若しくは１〜２０％のニッケルを含むアルミニウムなどが挙げられる。また、第２の導電膜の形成方法としては、スパッタリング法、蒸着法、ＣＶＤ法、塗布法等を適宜用いる。ここでは、膜厚１１０ｎｍの酸化珪素を含むインジウム錫酸化物（ＩＴＯ）を成膜し、所望の形状にエッチングして第２の導電層８５１を形成する。
【０１１８】
次に、第１の半導体領域８２４〜８２６及び第２の導電層８５１、並びに第１の導電層８０２に接するように、膜厚１００〜３００ｎｍの第３の導電膜を成膜する。ここでは、膜厚２００ｎｍのモリブデン膜をスパッタリング法により成膜する。次に、第５のフォトマスクを用いて、第３の導電膜を所望の形状にエッチングして、第３の導電層８３１〜８３５を形成する。ここでは、モリブデン膜をアルミニウム混酸を用いてウエットエッチング法によりエッチングし、第３の導電層を形成する。なお、第３の導電層８３１〜８３５はソース電極及びドレイン電極として機能する。
【０１１９】
次に、第３の導電層８３１〜８３５をマスクとして第１の半導体領域８２４〜８２６をエッチングしてソース領域及びドレイン領域８３５〜８３７を形成する。このとき、第２の半導体領域８２１〜８２３の一部もエッチングされる。エッチングされた半導体領域を第３の半導体領域８４０〜８４２は、チャネル形成領域として機能する。
【０１２０】
次に、図１２（Ｃ）に示すように、第３の導電層及び第３の半導体領域表面上に第２の絶縁膜８５２及び第３の絶縁膜８５３を形成する。ここでは、第２の絶縁膜として水素を含む膜厚の１５０ｎｍ酸化窒化珪素膜（ＳｉＯＮ（Ｏ＞Ｎ）をＣＶＤ法により形成する。また、第３の絶縁膜として膜厚２００ｎｍの窒化珪素膜を、ＣＶＤ法により成膜する。窒化珪素膜は、外部からの不純物をブロッキングする保護膜として機能する。
【０１２１】
次に、図示しないが接続端子部の配線上に形成された窒化珪素膜及び酸化窒化珪素膜をエッチングして、外部端子と接続するよう配線表面を露出する。
【０１２２】
次に、第３の半導体領域８３５〜８３７を加熱して水素化する。ここでは、窒素雰囲気で４１０℃１時間の加熱を行うことで、第２の絶縁膜８５２に含まれる水素が第３の半導体領域８３５〜８３７に添加され、水素化される。
【０１２３】
なお、図１２（Ｃ）の画素部の縦断面構造Ｂ−Ｂ‘の平面構造を図１４に示すので同時に参照する。
【０１２４】
以上の工程により、ｎチャネル型ＴＦＴ８６１、８６２で形成される駆動回路と、ダブルゲート８０３を有するｎチャネルＴＦＴ８６２を有する画素部とで構成される、液晶表示装置のアクティブマトリクス基板を形成することができる。本実施例では、ｎチャネルＴＦＴで駆動回路が形成されているため、ｐチャネルＴＦＴを形成する必要がなく、工程数を削減することが可能である。
【０１２５】
次に、図１３に示すように、窒化珪素膜８５３を覆うように印刷法やスピンコート法により、絶縁膜を成膜し、ラビングを行って配向膜８７１を形成する。なお、斜方蒸着法により配向膜８７１を形成することで、低温で形成することが可能であり、耐熱性の低いプラスチック上に配向膜を形成することが可能である。
【０１２６】
対向基板８７２上に第２の画素電極（対向電極）８７３及び配向膜８７４を形成する。次に、対向基板８７２上に閉ループ状のシール材を形成する。このとき、シール材は画素部の周辺の領域に液滴吐出法を用いて形成する。次に、ディスペンサ式（滴下式）により、シール材で形成された閉ループ内側に、液晶材料を滴下する。
【０１２７】
シール材には、フィラーが混入されていてもよく、さらに、対向基板８７２にはカラーフィルタや遮蔽膜（ブラックマトリクス）などが形成されていても良い。
【０１２８】
次に、真空中で、配向膜８７４及び第２の画素電極（対向電極）８７３が設けられた対向基板８７２とアクティブマトリクス基板とを貼り合わせ、紫外線硬化を行って、液晶材料が充填された液晶層８７５を形成する。なお、液晶層８７５を形成する方法として、ディスペンサ式（滴下式）の代わりに、対向基板を貼り合わせてから毛細管現象を用いて液晶材料を注入するディップ式（汲み上げ式）を用いることができる。
【０１２９】
以上の工程により液晶表示パネルを作製することができる。なお、静電破壊防止のための保護回路、代表的にはダイオードなどを、接続端子とソース配線（ゲート配線）の間または画素部に設けてもよい。この場合、上記したＴＦＴと同様の工程で作製し、画素部のゲート配線層とダイオードのドレイン又はソース配線層とを接続することにより、ダイオードとして動作させることができる。
【０１３０】
以上の工程により液晶表示装置を形成することができる。なお、実施形態１乃至実施形態１０のいずれをも本実施例に適応することができる。
【実施例２】
【０１３１】
本実施例では、本発明の半導体装置の一形態に相当する液晶表示装置パネルの外観について、図１５を用いて説明する。図１５（Ａ）は、第１の基板１６００と、第２の基板１６０４との間を第１のシール剤１６０５及び第２のシール剤１６０６によって封止されたパネルの上面図であり、図１５（Ｂ）は、図１５（Ａ）のＡ−Ａ’、及びＢ-Ｂ’それぞれにおける断面図に相当する。また、第１の基板１６００に、実施例１で形成されたアクティブマトリクス基板を用いることが可能である。
【０１３２】
図１５（Ａ）において、点線で示された１６０２は画素部、１６０３は走査線駆動回路である。また、実線で示された１６０１は信号線（ゲート線）駆動回路である。本実施例において、画素部１６０２、及び走査線駆動回路１６０３は第１のシール剤及び第２のシール剤で封止されている領域内にある。また、１６０１は信号線（ソース線）駆動回路であり、チップ状の信号線駆動回路が第１基板１６００上に設けられている。
【０１３３】
また、１６００は第１の基板、１６０４は第２の基板、１６０５及び１６０６はそれぞれ、密閉空間の間隔を保持するためのギャップ材が含有されている第１のシール剤及び第２のシール剤である。第１の基板１６００と第２の基板１６０４とは第１のシール剤１６０５及び第２のシール剤１６０６によって封止されており、それらの間には液晶材料が充填されている。
【０１３４】
次に、断面構造について図１５（Ｂ）を用いて説明する。第１の基板１６００上には駆動回路及び画素部が形成されており、ＴＦＴを代表とする半導体素子を複数有している。第２の基板１６０４表面には、カラーフィルター１６２１が設けられている。駆動回路として走査線駆動回路１６０３と画素部１６０２とを示す。なお、走査線駆動回路１６０３はｎチャネル型ＴＦＴ１６１２とｐチャネル型ＴＦＴ１６１３とを組み合わせたＣＭＯＳ回路が形成される。なお、実施例１と同様に、単チャネルＴＦＴによって駆動回路を形成しても良い。
【０１３５】
本実施例においては、同一基板上に走査線駆動回路、及び画素部のＴＦＴが形成されている。このため、表示装置の容積を縮小することができる。
【０１３６】
画素部１６０１には、複数の画素が形成されており、各画素には液晶素子１６１５が形成されている。液晶素子１６１５は、第１の電極１６１６、第２の電極１６１８及びその間に充填されている液晶材料１６１９が重なっている部分である。液晶素子１６１５が有する第１の電極１６１６は、配線１６１７を介してＴＦＴ１６１１と電気的に接続されている。ここでは、配線１６１７を形成した後、第１の電極１６１５を形成しているが、実施例１に示すように第１の電極１６１６を形成した後、配線１６１７を形成してもよい。液晶素子１６１５の第２の電極１６１８は、第２の基板１６０４側に形成される。また、各画素電極表面には配向膜１６３０、１６３１が形成されている。
【０１３７】
１６２２は柱状のスペーサであり、第１の電極１６１６と第２の電極１６１８との間の距離（セルギャップ）を制御するために設けられている。絶縁膜を所望の形状にエッチングして形成されている。なお、球状スペーサを用いていても良い。信号線駆動回路１６０１または画素部１６０１に与えられる各種信号及び電位は、接続配線１６２３を介して、ＦＰＣ１６０９から供給されている。なお、接続配線１６２３とＦＰＣとは、異方性導電膜又は異方性導電樹脂１６２７で電気的に接続されている。なお、異方性導電膜又は異方性導電樹脂の代わりに半田等の導電性ペーストを用いてもよい。
【０１３８】
図示しないが、第１の基板１６００及び第２の基板１６０４の一方又は両方の表面には、接着剤によって偏光板が固定されている。なお、偏光板には位相差板を設けた円偏光板又は楕円偏光板を用いてもよい。
【実施例３】
【０１３９】
次に、アクティブマトリクス基板及びそれを有する表示装置の作製方法について図１７〜図１９を用いて説明する。本実施例では、表示装置として発光表示装置を用いて説明する。図１９は、アクティブマトリクス基板の平面図であり、画素部のＢ−Ｂ‘に対応する縦断面構造を図１７、及び図１８に模式的に示す。また、平面図は図示しないが、駆動回路の縦断面構造を図１７、及び図１８のＡ−Ａ‘に模式的に示す。
【０１４０】
図１７（Ａ）に示すように、実施例１と同様に基板９００上に膜厚１００〜２００ｎｍの第１の導電膜を成膜し、エッチングして第１の導電層９０１〜９０４を形成する。なお、第１の導電層はゲート電極として機能する。
【０１４１】
次に、基板９００及び第１の導電層９０１〜９０４表面上に、第１の絶縁膜９０５、９０６を形成する。
【０１４２】
次に、第１の絶縁膜上に、膜厚１０〜１００ｎｍの非晶質半導体膜を形成し、非晶質半導体膜表面上に、触媒元素を含む溶液を塗布する。次に、非晶質半導体膜を加熱して結晶性半導体膜を形成する。なお、結晶性半導体膜には触媒元素が含まれる。次に、後のＴＦＴのチャネル領域となる領域にｐ型またはｎ型の不純物元素を低濃度に添加するチャネルドープ工程を全面または選択的に行う。
【０１４３】
次に、触媒元素を含む結晶性半導体膜９０７表面上に、膜厚１００ｎｍのドナー型元素を含む半導体膜９０８を成膜する。次に、結晶性半導体膜及びドナー型元素を含む半導体膜８１２を加熱して、触媒元素をゲッタリングするとともに、ドナー型元素を活性化する。即ち、触媒元素を含む結晶性半導体膜９０７中の触媒元素を、ドナー型元素を含む半導体膜へ移動させる。このときの触媒元素濃度が低減された結晶性半導体膜を図１７（Ａ）の９０７で示す。また、触媒元素が移動した、ドナー型元素を含む半導体膜も加熱により結晶性半導体膜となる。即ち、触媒元素及びドナー型元素を含む結晶性半導体膜となる。これを、図１７（Ａ）の９０８で示す。
【０１４４】
次に、触媒元素及びドナー型元素を含む結晶性半導体膜９０７及び結晶性半導体膜９０８とを、第２のフォトマスクを用いて所望の形状にエッチングする。このときのエッチングされた触媒元素及びドナー型元素を含む結晶性半導体膜９０８を第１の半導体領域９１５〜９１８、エッチングされた結晶性半導体膜９０７を第２の半導体領域９１１〜９１４と示す。
【０１４５】
次に、図１７（Ｃ）に示すように、第３のフォトマスクを用いて第１のマスク９２０〜９２３を形成する。第１のマスク９２０は、第１の半導体領域９１５及び第２の半導体領域９１１全体を覆う。また、第１のマスク９２１は第１の半導体領域９１７及び第２の半導体領域９１３全体を覆う。これらの半導体領域は、後にｎチャネル型ＴＦＴとして機能する。また、第１のマスク９２２、９２３は、それぞれ第１の半導体領域９１６、９１８の一部を覆う。このとき、第１のマスク９２２、９２３は、後に形成されるＴＦＴのチャネル長よりも狭いことが好ましい。なお、第１の半導体領域９１６、９１８及びそれらに覆われる第２の半導体領域９１２、９１４は、後にｐチャネルＴＦＴとして機能する。
【０１４６】
次に、第１の半導体領域９１２、９１４の露出部にアクセプター元素を添加し、ｐ型不純物領域９２５、９２６、９２８、９３０を形成する。このとき第１のマスク９２２、９２３に覆われる領域は、ｎ型不純物領域９２７、９２３として残存する。
【０１４７】
つぎに、第１のマスク９２０〜９２３を除去した後、第１の半導体領域９１５、９１７及びアクセプター型元素が添加された第１の半導体領域９１６、９１８を加熱して、不純物元素を活性化する。ここでは、５５０度で１時間加熱する。
【０１４８】
以上の工程により、ｎチャネル型ＴＦＴ９５２、ｐチャネル型ＴＦＴ９５３で形成される駆動回路と、ｎチャネル型ＴＦＴで形成されるスイッチングＴＦＴ９５４、ｐチャネル型ＴＦＴで形成されるドライバーＴＦＴ９５５を有する画素部とで構成される、発光表示装置のアクティブマトリクス基板を形成することができる。
【０１４９】
次に、第２の導電膜を形成する。第２の導電膜としては、反射導電膜と透明導電膜を積層して成膜する。ここでは、窒化チタン膜と酸化珪素を有するＩＴＯとをスパッタリング法で積層する。次に、第４のフォトマスクを用いて第２の導電膜をエッチングして画素電極として機能する第２の導電層９５１を形成する。
【０１５０】
次に、図示しないが第５のフォトマスクを用いて、図１９の第１の導電層９０４表面に形成される第１の絶縁膜９０５、９０６の一部をエッチングして、コンタクトホール９０９を形成すると共に、第１の導電層９０４の一部を露出する。
【０１５１】
次に、図１８（Ａ）に示すように、実施例１と同様に、第３の導電膜を成膜した後、第６のフォトマスクを用いて所望の形状にエッチングして、第３の導電層９３１〜９３８を形成する。第２の導電層９３６は第１の導電層９０４と接続する。なお、第３の導電層９３１〜９４８はソース電極及びドレイン電極として機能する。
【０１５２】
次に、第３の９３１〜９４８をマスクとして第１の半導体領域をエッチングしてソース領域及びドレイン領域９４１〜９４８を形成する。このとき、第２の半導体領域の一部もエッチングされる。エッチングされた第２の半導体領域である第３の半導体領域は、チャネル形成領域として機能する。
【０１５３】
次に、図１２（Ｃ）に示すように、第２の導電層、第３の導電層、及び第３の半導体領域表面上に第４の絶縁膜８５２及び第５の絶縁膜８５３を形成する。ここでは、第４の絶縁膜として水素を含む膜厚の１５０ｎｍ酸化窒化珪素膜（ＳｉＯＮ（Ｏ＞Ｎ）をＣＶＤ法により形成する。また、第５の絶縁膜として膜厚２００ｎｍの窒化珪素膜を、ＣＶＤ法により成膜する。窒化珪素膜は、外部からの不純物をブロッキングする保護膜として機能する。
【０１５４】
次に、第３の半導体領域を加熱して水素化する。ここでは、窒素雰囲気で４１０℃１時間の加熱を行うことで、第３の絶縁膜に含まれる水素が第３の半導体領域に添加され、水素化される。
【０１５５】
次に、全面に第５の絶縁膜を成膜した後、第７のフォトマスクを用いて第５の絶縁膜、第４の絶縁膜、及び第３の絶縁膜をエッチングして、それぞれ第５の絶縁層９６１、第４の絶縁層９５３、第３の絶縁層９５２を形成する。第３の絶縁層乃至第５の絶縁層を形成する場合、第１の画素電極６６７と、接続端子部が露出するように加工する。
【０１５６】
第５の絶縁膜の材料としては、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシリカガラスに代表されるシロキサンポリマー系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちＳｉ−Ｏ−Ｓｉ結合を含む無機シロキサンポリマー、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーに代表される珪素上の水素がメチルやフェニルのような有機基によって置換された有機シロキサンポリマー系の絶縁材料を用いることができる。形成方法としては、ＣＶＤ法、塗布法、印刷法等公知の手法を用いて形成する。なお、塗布法で形成することにより、第２の絶縁層の表面を平坦化することが可能である。なお、第５の絶縁層として、黒色顔料、色素などの可視光を吸収する材料を溶解又は分散させてなる有機材料を用いることで、後に形成される発光素子の迷光の吸収が第５の絶縁層に吸収され、各画素のコントラスト向上が可能である。また、第５の絶縁層として、感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。ここでは、塗布法によりアクリル樹脂を塗布し焼成して、第５の絶縁膜を形成する。
【０１５７】
以上の工程により、発光表示装置のアクティブマトリクス基板を形成することができる。
【０１５８】
次に、蒸着法、塗布法、液滴吐出法などにより、第２の導電層９５１表面及び第５の絶縁層９６１の端部上に発光物質を含む層９６３を形成する。この後、発光物質を含む層９６３上に、第２の画素電極として機能する第４の導電層９６４を形成する。ここでは、酸化珪素を含むＩＴＯをスパッタリング法により成膜する。この結果、第２の導電層、発光物質を含む層、及び第４の導電層により発光素子を形成することができる。発光素子を構成する導電層及び、発光物質を含む層の各材料は適宜選択し、各膜厚も調整する。
【０１５９】
なお、発光物質を含む層９６３を形成する前に、大気圧中で２００〜３５０℃の熱処理を行い第５の絶縁層９６１中若しくはその表面に吸着している水分を除去する。また、減圧下で２００〜４００℃、好ましくは２５０〜３５０℃に熱処理を行い、そのまま大気に晒さずに発光物質を含む層９６３を真空蒸着法や、大気圧下又は減圧下の液滴吐出法、更には塗布法等で形成することが好ましい。
【０１６０】
発光物質を含む層９６３は、有機化合物又は無機化合物を含む電荷注入輸送物質及び発光材料で形成し、その分子数から低分子系有機化合物、中分子系有機化合物（昇華性を有さず、連鎖する分子の長さが１０μｍ以下の有機化合物、代表的にはデンドリマー、オリゴマー等が挙げられる。）、高分子系有機化合物から選ばれた一種又は複数種の層を含み、電子注入輸送性又は正孔注入輸送性の無機化合物と組み合わせても良い。
【０１６１】
電荷注入輸送物質のうち、特に電子輸送性の高い物質としては、例えばトリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ3）、トリス（５−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ3）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ2）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）など、キノリン骨格またはベンゾキノリン骨格を有する金属錯体等が挙げられる。
【０１６２】
また、正孔輸送性の高い物質としては、例えば４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：α−ＮＰＤ）や４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）や４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）などの芳香族アミン系（即ち、ベンゼン環−窒素の結合を有する）の化合物が挙げられる。
【０１６３】
また、電荷注入輸送物質のうち、特に電子注入性の高い物質としては、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）、フッ化カルシウム（ＣａＦ2）等のようなアルカリ金属又はアルカリ土類金属の化合物が挙げられる。また、この他、Ａｌｑ３のような電子輸送性の高い物質とマグネシウム（Ｍｇ）のようなアルカリ土類金属との混合物であってもよい。
【０１６４】
電荷注入輸送物質のうち、正孔注入性の高い物質としては、例えば、モリブデン酸化物（ＭｏＯx）やバナジウム酸化物（ＶＯx）、ルテニウム酸化物（ＲｕＯx）、タングステン酸化物（ＷＯx）、マンガン酸化物（ＭｎＯx）等の金属酸化物が挙げられる。また、この他、フタロシアニン（略称：Ｈ2Ｐｃ）や銅フタロシアニン（ＣｕＰｃ）等のフタロシアニン系の化合物が挙げられる。
【０１６５】
発光層は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルター（着色層）を設けた構成とすることで、色純度の向上や、画素部の鏡面化（映り込み）の防止を図ることができる。フィルター（着色層）を設けることで、従来必要であるとされていた円偏光版などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素部（表示画面）を見た場合に起こる色調の変化を低減することができる。
【０１６６】
発光層を形成する発光材料には様々な材料がある。低分子系有機発光材料では、４−ジシアノメチレン−２−メチル−６−（１，１，７，７−テトラメチルジュロリジル−９−エニル）  −４Ｈ−ピラン（略称：ＤＣＪＴ）、４−ジシアノメチレン−２−ｔ−ブチル−６−（１，１，７，７−テトラメチルジュロリジル−９−エニル）  −４Ｈ−ピラン（略称：ＤＰＡ）、ペリフランテン、２，５−ジシアノ−１，４−ビス（１０−メトキシ−１，１，７，７−テトラメチルジュロリジル−９−エニル）ベンゼン、Ｎ，Ｎ’−ジメチルキナクリドン（略称：ＤＭＱｄ）、クマリン６、クマリン５４５Ｔ、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ3）、９，９’−ビアントリル、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）や９，１０−ビス（２−ナフチル）アントラセン（略称：ＤＮＡ）等を用いることができる。また、この他の物質でもよい。
【０１６７】
一方、高分子系有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。高分子系有機発光材料を用いた発光素子の構造は、低分子系有機発光材料を用いたときと基本的には同じであり、陰極／発光物質を含む層／陽極となる。しかし、高分子系有機発光材料を用いた発光物質を含む層を形成する際には、低分子系有機発光材料を用いたときのような積層構造を形成させることは難しく、多くの場合２層構造となる。具体的には、陰極／発光層／正孔輸送層／陽極という構造である。
【０１６８】
発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。
【０１６９】
ポリパラフェニレンビニレン系には、ポリ（パラフェニレンビニレン）  ［ＰＰＶ］  の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレンビニレン）  ［ＲＯ−ＰＰＶ］、ポリ（２−（２’−エチル−ヘキソキシ）−５−メトキシ−１，４−フェニレンビニレン）［ＭＥＨ−ＰＰＶ］、ポリ（２−（ジアルコキシフェニル）−１，４−フェニレンビニレン）［ＲＯＰｈ−ＰＰＶ］等が挙げられる。ポリパラフェニレン系には、ポリパラフェニレン［ＰＰＰ］の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレン）［ＲＯ−ＰＰＰ］、ポリ（２，５−ジヘキソキシ−１，４−フェニレン）等が挙げられる。ポリチオフェン系には、ポリチオフェン［ＰＴ］の誘導体、ポリ（３−アルキルチオフェン）［ＰＡＴ］、ポリ（３−ヘキシルチオフェン）［ＰＨＴ］、ポリ（３−シクロヘキシルチオフェン）［ＰＣＨＴ］、ポリ（３−シクロヘキシル−４−メチルチオフェン）［ＰＣＨＭＴ］、ポリ（３，４−ジシクロヘキシルチオフェン）［ＰＤＣＨＴ］、ポリ［３−（４−オクチルフェニル）−チオフェン］［ＰＯＰＴ］、ポリ［３−（４−オクチルフェニル）−２，２ビチオフェン］［ＰＴＯＰＴ］等が挙げられる。ポリフルオレン系には、ポリフルオレン［ＰＦ］の誘導体、ポリ（９，９−ジアルキルフルオレン）［ＰＤＡＦ］、ポリ（９，９−ジオクチルフルオレン）［ＰＤＯＦ］等が挙げられる。
【０１７０】
なお、正孔輸送性の高分子系有機発光材料を、陽極と発光性の高分子系有機発光材料の間に挟んで形成すると、陽極からの正孔注入性を向上させることができる。一般にアクセプター材料と共に水に溶解させたものをスピンコート法などで塗布する。また、有機溶媒には不溶であるため、上述した発光性の発光材料との積層が可能である。正孔輸送性の高分子系有機発光材料としては、ＰＥＤＯＴとアクセプター材料としてのショウノウスルホン酸（ＣＳＡ）の混合物、ポリアニリン［ＰＡＮＩ］とアクセプター材料としてのポリスチレンスルホン酸［ＰＳＳ］の混合物等が挙げられる。
【０１７１】
また、発光層は単色又は白色の発光を呈する構成とすることができる。白色発光材料を用いる場合には、画素の光放射側に特定の波長の光を透過するフィルター（着色層）を設けた構成としてカラー表示を可能にすることができる。
【０１７２】
白色に発光する発光層を形成するには、例えば、Ａｌｑ3、部分的に赤色発光色素であるナイルレッドをドープしたＡｌｑ3、Ａｌｑ3、ｐ−ＥｔＴＡＺ、ＴＰＤ（芳香族ジアミン）を蒸着法により順次積層することで白色を得ることができる。また、スピンコートを用いた塗布法により発光層を形成する場合には、塗布した後、真空加熱で焼成することが好ましい。例えば、正孔注入層として作用するポリ（エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）水溶液（ＰＥＤＯＴ／ＰＳＳ）を全面に塗布、焼成し、その後、発光層として作用する発光中心色素（１，１，４，４−テトラフェニル−１，３−ブタジエン（ＴＰＢ）、４−ジシアノメチレン−２−メチル−６−（ｐ−ジメチルアミノ−スチリル）−４Ｈ−ピラン（ＤＣＭ１）、ナイルレッド、クマリン６など）ドープしたポリビニルカルバゾール（ＰＶＫ）溶液を全面に塗布、焼成すればよい。
【０１７３】
発光層は単層で形成することもでき、ホール輸送性のポリビニルカルバゾール（ＰＶＫ）に電子輸送性の１，３，４−オキサジアゾール誘導体（ＰＢＤ）を分散させてもよい。また、３０ｗｔ％のＰＢＤを電子輸送剤として分散し、４種類の色素（ＴＰＢ、クマリン６、ＤＣＭ１、ナイルレッド）を適当量分散することで白色発光が得られる。ここで示した白色発光が得られる発光素子の他にも、発光層の材料を適宜選択することによって、赤色発光、緑色発光、または青色発光が得られる発光素子を作製することができる。
【０１７４】
なお、正孔輸送性の高分子系有機発光材料を、陽極と発光性の高分子系有機発光材料の間に挟んで形成すると、陽極からの正孔注入性を向上させることができる。一般にアクセプター材料と共に水に溶解させたものをスピンコート法などで塗布する。また、有機溶媒には不溶であるため、上述した発光性の有機発光材料との積層が可能である。正孔輸送性の高分子系有機発光材料としては、ＰＥＤＯＴとアクセプター材料としてのショウノウスルホン酸（ＣＳＡ）の混合物、ポリアニリン［ＰＡＮＩ］とアクセプター材料としてのポリスチレンスルホン酸［ＰＳＳ］の混合物等が挙げられる。
【０１７５】
さらに、発光層は、一重項励起発光材料の他、金属錯体などを含む三重項励起材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。
【０１７６】
三重項励起発光材料の一例としては、金属錯体をドーパントとして用いたものがあり、第３遷移系列元素である白金を中心金属とする金属錯体、イリジウムを中心金属とする金属錯体などが知られている。三重項励起発光材料としては、これらの化合物に限られることはなく、上記構造を有し、且つ中心金属に周期表の８〜１０属に属する元素を有する化合物を用いることも可能である。
【０１７７】
以上に掲げる発光物質を含む層を形成する物質は一例であり、正孔注入輸送層、正孔輸送層、電子注入輸送層、電子輸送層、発光層、電子ブロック層、正孔ブロック層などの機能性の各層を適宜積層することで発光素子を形成することができる。また、これらの各層を合わせた混合層又は混合接合を形成しても良い。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、もっぱらこの目的用の電極を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。
【０１７８】
上記のような材料で形成した発光素子は、順方向にバイアスすることで発光する。発光素子を用いて形成する表示装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイミングで順方向バイアスを印加して発光させることとなるが、ある一定期間は非発光状態となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を向上させることができる。発光素子では、一定駆動条件下で発光強度が低下する劣化や、画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードがあるが、順方向及び逆方向にバイアスを印加する交流的な駆動を行うことで、劣化の進行を遅くすることができ、発光装置の信頼性を向上させることができる。
【０１７９】
次に、発光素子を覆って、水分の侵入を防ぐ透明保護層９６４を形成する。透明保護層９６４としては、スパッタ法またはＣＶＤ法により得られる窒化珪素膜、酸化珪素膜、酸化窒化珪素膜（ＳｉＮＯ膜（組成比Ｎ＞Ｏ）またはＳｉＯＮ膜（組成比Ｎ＜Ｏ））、炭素を主成分とする薄膜（例えばＤＬＣ膜、ＣＮ膜）などを用いることができる。
【０１８０】
以上の工程により、発光表示パネルを作製することができる。なお、静電破壊防止のための保護回路、代表的にはダイオードなどを、接続端子とソース配線層（ゲート配線層）の間または画素部に設けてもよい。この場合、上記したＴＦＴと同様の工程で作製し、画素部のゲート配線層とダイオードのドレイン配線層又はソース配線層とを接続することにより、ダイオードとして動作させることができる。
【０１８１】
なお、実施形態１乃至実施形態１０のいずれをも本実施例に適応することができる。また、表示装置として実施例１及び実施例２において、液晶表示装置及び発光表示装置を例に挙げて説明したが、これに限られるものではなく、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ；デジタルマイクロミラーデバイス）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ；プラズマディスプレイパネル）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ；フィールドエミッションディスプレイ）、電気泳動表示装置（電子ペーパー）等のアクティブ型表示パネルに、本発明を適宜適応することができる。
【実施例４】
【０１８２】
上記実施例において適用可能な発光素子の形態を、図２１を用いて説明する。
【０１８３】
図２１（Ａ）は、第１の画素電極１１に、透光性を有し且つ仕事関数の大きい導電膜を用い、第２の画素電極１７に、仕事関数の小さい導電膜を用いて形成した例である。第１の画素電極１１を透光性の酸化物導電性材料で形成し、代表的には酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成している。その上に正孔注入層若しくは正孔輸送層４１、発光層４２、電子輸送層若しくは電子注入層４３を積層した発光物質を含む層１６を設けている。第２の画素電極１７は、ＬｉＦやＭｇＡｇなどアルカリ金属又はアルカリ土類金属を含む第１の電極層３３とアルミニウムなどの金属材料で形成する第２の電極層３４で形成している。この構造の画素は、図中の矢印で示したように第１の画素電極１１側から光を放射することが可能となる。
【０１８４】
図２１（Ｂ）は、第１の画素電極１１に、仕事関数の大きい導電膜を用い、第２の画素電極１７に、透光性を有し且つ仕事関数の小さい導電膜を用いて形成した例である。第１の画素電極１１はアルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料で形成する第１の電極層３５と、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成する第２の電極層３２との積層構造で形成している。その上に正孔注入層若しくは正孔輸送層４１、発光層４２、電子輸送層若しくは電子注入層４３を積層した発光物質を含む層１６を設けている。第２の画素電極１７は、ＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第３の電極層３３とアルミニウムなどの金属材料で形成する第４の電極層３４で形成する。第２の電極のいずれの層をも１００ｎｍ以下の厚さとして光を透過可能な状態としておくことで、図中の矢印で示したように第２の電極１７から光を放射することが可能となる。
【０１８５】
図２３（Ｅ）は、両方向、即ち第１の電極及び第２の電極から光を放射する例を示し、第１の画素電極１１に、透光性を有し且つ仕事関数の大きい導電膜を用い、第２の画素電極１７に、透光性を有し且つ仕事関数の小さい導電膜を用いる。代表的には、第１の画素電極１１を、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成し、第２の画素電極１７を、それぞれ１００ｎｍ以下の厚さのＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第３の電極層３３とアルミニウムなどの金属材料で形成する第４の電極層３４で形成することで、図中の矢印で示したように、第１の画素電極１１及び第２の電極１７の両側から光を放射することが可能となる。
【０１８６】
図２１（Ｃ）は、第１の画素電極１１に、透光性を有し且つ仕事関数の小さい導電膜を用い、第２の画素電極１７に、仕事関数の大きい導電膜を用いて形成した例である。発光物質を含む層を電子輸送層若しくは電子注入層４３、発光層４２、正孔注入層若しくは正孔輸送層４１の順に積層した構成を示している。第２の画素電極１７は、発光物質を含む層１６側から酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成する第２の電極層３２、アルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料で形成する第１の電極層３５の積層構造で形成している。第１の画素電極１１は、ＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第３の電極層３３とアルミニウムなどの金属材料で形成する第４の電極層３４で形成するが、いずれの層も１００ｎｍ以下の厚さとして光を透過可能な状態としておくことで、図中の矢印で示したように第１の画素電極１１から光を放射することが可能となる。
【０１８７】
図２１（Ｄ）は、第１の画素電極１１に、仕事関数の小さい導電膜を用い、第２の画素電極１７に、透光性を有し且つ仕事関数の大きい導電膜を用いて形成した例である。発光物質を含む層を電子輸送層若しくは電子注入層４３、発光層４２、正孔注入層若しくは正孔輸送層４１の順に積層した構成を示している。第１の画素電極１１は図２３（Ａ）と同様な構成とし、膜厚は発光物質を含む層で発光した光を反射可能な程度に厚く形成している。第２の画素電極１７は、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で構成している。この構造において、正孔注入層４１を無機物である金属酸化物（代表的には酸化モリブデン若しくは酸化バナジウム）で形成することにより、第２の電極層３２を形成する際に導入される酸素が供給されて正孔注入性が向上し、駆動電圧を低下させることができる。また、第２の画素電極１７を、透光性を有する導電層で形成することで、図中の矢印で示したように、第２の電極１７の両側から光を放射することが可能となる。
【０１８８】
図２１（Ｆ）は、両方向、即ち第１の画素電極及び第２の画素電極から光を放射する例を示し、第１の画素電極１１に、透光性を有し且つ仕事関数の小さい導電膜を用い、第２の画素電極１７に、透光性を有し且つ仕事関数の大きい導電膜を用いる。代表的には、第１の画素電極１１を、それぞれ１００ｎｍ以下の厚さのＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第３の電極層３３とアルミニウムなどの金属材料で形成する第４の電極層３４で形成し、第２の画素電極１７を、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成すればよい。
【実施例５】
【０１８９】
上記実施例で示す発光表示パネルの画素回路、及びその動作構成について、図２２を用いて説明する。発光表示パネルの動作構成は、ビデオ信号がデジタルの表示装置において、画素に入力されるビデオ信号が電圧で規定されるのものと、電流で規定されるのものとがある。ビデオ信号が電圧によって規定されるものには、発光素子に印加される電圧が一定のもの（ＣＶＣＶ）と、発光素子に印加される電流が一定のもの（ＣＶＣＣ）とがある。また、ビデオ信号が電流によって規定されるものには、発光素子に印加される電圧が一定のもの（ＣＣＣＶ）と、発光素子に印加される電流が一定のもの（ＣＣＣＣ）とがある。本実施例では、ＣＶＣＶ動作をする画素を図２４（Ａ）及び（Ｂ）用いて説明する。また、ＣＶＣＣ動作をする画素を図２４（Ｃ）〜（Ｆ）を用いて説明する。
【０１９０】
図２２（Ａ）及び（Ｂ）に示す画素は、列方向に信号線３７１０及び電源線３７１１、行方向に走査線３７１４が配置される。また、スイッチング用ＴＦＴ３７０１、駆動用ＴＦＴ３７０３、容量素子３７０２及び発光素子３７０５を有する。
【０１９１】
なお、スイッチング用ＴＦＴ３７０１及び駆動用ＴＦＴ３７０３は、オンしているときは線形領域で動作する。また駆動用ＴＦＴ３７０３は発光素子３７０５に電圧を印加するか否かを制御する役目を有する。両ＴＦＴは同じ導電型を有していると作製工程上好ましい。本実施例ではスイッチング用ＴＦＴ３７０１をｎチャネル型ＴＦＴとし、駆動用ＴＦＴ３７０３をｐチャネル型ＴＦＴとして形成する。また駆動用ＴＦＴ３７０３には、エンハンスメント型だけでなく、ディプリーション型のＴＦＴを用いてもよい。また、駆動用ＴＦＴ３７０３のチャネル幅Ｗとチャネルと長Ｌの比（Ｗ／Ｌ）は、ＴＦＴの移動度にもよるが１〜１０００であることが好ましい。Ｗ／Ｌが大きいほど、ＴＦＴの電気特性が向上する。
【０１９２】
図２２（Ａ）、（Ｂ）に示す画素において、スイッチング用ＴＦＴ３７０１は、画素に対するビデオ信号の入力を制御するものであり、スイッチング用ＴＦＴ３７０１がオンとなると、画素内にビデオ信号が入力される。すると、容量素子３７０２にそのビデオ信号の電圧が保持される。
【０１９３】
図２２（Ａ）において、電源線３７１１がＶｓｓで発光素子３７０５の対向電極がＶｄｄの場合、即ち図２１（Ｃ）及び（Ｄ）の場合、発光素子の対向電極は陽極であり、駆動用ＴＦＴ３７０３に接続される電極は陰極である。この場合、駆動用ＴＦＴ３７０３の特性バラツキによる輝度ムラを抑制することが可能である。
【０１９４】
図２２（Ａ）において、電源線３７１１がＶｄｄで発光素子３７０５の対向電極がＶｓｓの場合、即ち図２１（Ａ）及び（Ｂ）の場合、発光素子の対向電極は陰極であり、駆動用ＴＦＴ３７０３に接続される電極は陽極である。この場合、Ｖｄｄより電圧の高いビデオ信号を信号線３７１０に入力することにより、容量素子３７０２にそのビデオ信号の電圧が保持され、駆動用ＴＦＴ３７０３が線形領域で動作するので、ＴＦＴのバラツキによる輝度ムラを改善することが可能である。
【０１９５】
図２２（Ｂ）に示す画素は、ＴＦＴ３７０６と走査線３７１５を追加している以外は、図２４（Ａ）に示す画素構成と同じである。
【０１９６】
ＴＦＴ３７０６は、新たに配置された走査線３７１５によりオン又はオフが制御される。ＴＦＴ３７０６がオンとなると、容量素子３７０２に保持された電荷は放電し、ＴＦＴ３７０３がオフとなる。つまり、ＴＦＴ３７０６の配置により、強制的に発光素子３７０５に電流が流れない状態を作ることができる。そのためＴＦＴ３７０６を消去用ＴＦＴと呼ぶことができる。従って、図２４（Ｂ）の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、発光のデューティ比を向上することが可能となる。
【０１９７】
上記動作構成を有する画素において、発光素子３７０５の電流値は、線形領域で動作する駆動用ＴＦＴ３７０３により決定することができる。上記構成により、ＴＦＴの特性のバラツキを抑制することが可能であり、ＴＦＴ特性のバラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。
【０１９８】
次に、ＣＶＣＣ動作をする画素を図２２（Ｃ）〜（Ｆ）を用いて説明する。図２２（Ｃ）に示す画素は、図２２（Ａ）に示す画素構成に、電源線３７１２、電流制御用ＴＦＴ３７０４が設けられている。
【０１９９】
図２２（Ｅ）に示す画素は、駆動用ＴＦＴ３７０３のゲート電極が、行方向に配置された電源線３７１２に接続される点が異なっており、それ以外は図２２（Ｃ）に示す画素と同じ構成である。つまり、図２２（Ｃ）、（Ｅ）に示す両画素は、同じ等価回路図を示す。しかしながら、行方向に電源線３７１２が配置される場合（図２２（Ｃ））と、列方向に電源線３７１２が配置される場合（図２２（Ｅ））とでは、各電源線は異なるレイヤーの導電膜で形成される。ここでは、駆動用ＴＦＴ３７０３のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図２２（Ｃ）、（Ｅ）として分けて記載する。
【０２００】
なお、スイッチング用ＴＦＴ３７０１は線形領域で動作し、駆動用ＴＦＴ３７０３は飽和領域で動作する。また駆動用ＴＦＴ３７０３は発光素子３７０５に流れる電流値を制御する役目を有し、電流制御用ＴＦＴ３７０４は飽和領域で動作し発光素子３７０５に対する電流の供給を制御する役目を有する。
【０２０１】
図２２（Ｄ）及び（Ｆ）示す画素はそれぞれ、図２２（Ｃ）及び（Ｅ）に示す画素に、消去用ＴＦＴ３７０６と走査線３７１５を追加している以外は、図２２（Ｃ）及び（Ｅ）に示す画素構成と同じである。
【０２０２】
なお、図２２（Ａ）及び（Ｂ）に示される画素でも、ＣＶＣＣ動作をすることは可能である。また、図２２（Ｃ）〜（Ｆ）に示される動作構成を有する画素は、図２２（Ａ）及び（Ｂ）と同様に、発光素子の電流の流れる方向によって、Ｖｄｄ及びＶｓｓを適宜変えることが可能である。
【０２０３】
上記構成を有する画素は、電流制御用ＴＦＴ３７０４が線形領域で動作するために、電流制御用ＴＦＴ３７０４のＶｇｓの僅かな変動は、発光素子３７０５の電流値に影響を及ぼさない。つまり、発光素子３７０５の電流値は、飽和領域で動作する駆動用ＴＦＴ３７０３により決定することができる。上記構成により、ＴＦＴの特性バラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。
【０２０４】
特に、非晶質半導体等を有する薄膜トランジスタを形成する場合、駆動用ＴＦＴの半導体膜の面積を大きくすると、ＴＦＴのバラツキの低減が可能であるため好ましい。このため、図２２（Ａ）及び図２２（Ｂ）に示す画素は、ＴＦＴの数が少ないため開口率を増加させることが可能である。
【０２０５】
なお、容量素子３７０２を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などで、まかなうことが可能な場合には、容量素子３７０２を設けなくてもよい。
【０２０６】
また、薄膜トランジスタの半導体領域が非晶質半導体膜で形成される場合は、しきい値がシフトしやすいため、しきい値を補正する回路を画素内又は画素部周辺に設けることが好ましい。
【０２０７】
このようなアクティブマトリクス型の発光装置は、画素密度が増えた場合、各画素にＴＦＴが設けられているため低電圧駆動でき、有利であると考えられている。一方、一列毎にＴＦＴが設けられるパッシブマトリクス型の発光装置を形成することもできる。パッシブマトリクス型の発光装置は、各画素にＴＦＴが設けられていないため、高開口率となる。
【０２０８】
また、本発明の表示装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、表示装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
【０２０９】
以上のように、多様な画素回路を採用することができる。
【実施例６】
【０２１０】
本実施例では、上記実施例に示した表示パネルへの駆動回路の実装について、図２３を用いて説明する。
【０２１１】
図２３（Ａ）に示すように、画素部１４０１の周辺に信号線駆動回路１４０２、及び走査線駆動回路１４０３ａ、１４０３ｂを実装する。図２３（Ａ）では、信号線駆動回路１４０２、及び走査線駆動回路１４０３ａ、１４０３ｂ等として、公知の異方性導電接着剤、及び異方性導電フィルムを用いた実装方法、ＣＯＧ方式、ワイヤボンディング方法、並びに半田バンプを用いたリフロー処理等により、基板１４００上にＩＣチップ１４０５を実装する。ここでは、ＣＯＧ方式を用いる。そして、ＦＰＣ（フレキシブルプリントサーキット）１４０６を介して、ＩＣチップと外部回路とを接続する。また、信号線駆動回路１４０２の一部、例えばアナログスイッチを基板上に一体形成し、かつその他の部分を別途ＩＣチップで実装してもよい。
【０２１２】
また、図２３（Ｂ）に示すように、ＳＡＳや結晶性半導体でＴＦＴを代表とする半導体素子を形成する場合、画素部１４０１と走査線駆動回路１４０３ａ、１４０３ｂ等を基板上に一体形成し、信号線駆動回路１４０２等を別途ＩＣチップとして実装する場合がある。図２３（Ｂ）において、信号線駆動回路１４０２として、ＣＯＧ方式により、基板１４００上にＩＣチップ１４０５を実装する。そして、ＦＰＣ１４０６を介して、ＩＣチップと外部回路とを接続する。また、信号線駆動回路１４０２の一部、例えばアナログスイッチを基板上に一体形成し、かつその他の部分を別途ＩＣチップで実装してもよい。
【０２１３】
さらに、図２３（Ｃ）に示すように、ＣＯＧ方式に代えて、ＴＡＢ方式により信号線駆動回路１４０２等を実装する場合がある。そして、ＦＰＣ１４０６を介して、ＩＣチップと外部回路とを接続する。図２３（Ｃ）において、信号線駆動回路をＴＡＢ方式により実装しているが、走査線駆動回路をＴＡＢ方式により実装してもよい。また、信号線駆動回路１４０２の一部、例えばアナログスイッチを基板上に一体形成し、かつその他の部分を別途ＩＣチップで実装してもよい。
【０２１４】
ＩＣチップをＴＡＢ方式により実装すると、基板に対して画素部を大きく設けることができ、狭額縁化を達成することができる。
【０２１５】
ＩＣチップは、シリコンウェハを用いて形成するが、ＩＣチップの代わりにガラス基板上にＩＣを形成したＩＣ（以下、ドライバＩＣと表記する）を設けてもよい。ＩＣチップは、円形のシリコンウェハからＩＣチップを取り出すため、母体基板形状に制約がある。一方ドライバＩＣは、母体基板がガラスであり、形状に制約がないため、生産性を高めることができる。そのため、ドライバＩＣの形状寸法は自由に設定することができる。例えば、ドライバＩＣの長辺の長さを１５〜８０ｍｍとして形成すると、ＩＣチップを実装する場合と比較し、必要な数を減らすことができる。その結果、接続端子数を低減することができ、製造上の歩留まりを向上させることができる。
【０２１６】
ドライバＩＣは、基板上に形成された結晶性半導体を用いて形成することができ、結晶性半導体は連続発振型のレーザ光を照射することで形成するとよい。連続発振型のレーザ光を照射して得られる半導体膜は、結晶欠陥が少なく、大粒径の結晶粒を有する。その結果、このような半導体膜を有するトランジスタは、移動度や応答速度が良好となり、高速駆動が可能となり、ドライバＩＣに好適である。
【実施例７】
【０２１７】
本実施例では、表示モジュールについて説明する。ここでは、表示モジュールの一例として、液晶モジュールを、図１６を用いて示す。
【０２１８】
アクティブマトリクス基板１６０１と対向基板１６０２とが、シール材１６００により固着され、それらの間には画素部１６０３と液晶層１６０４とが設けられ表示領域を形成している。
【０２１９】
着色層１６０５は、カラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。アクティブマトリクス基板１６０１と対向基板１６０２との外側には、偏光板１６０６、１６０７が配設されている。また、偏光板１６０６の表面には、保護膜１６１６が形成されており、外部からの衝撃を緩和している。
【０２２０】
アクティブマトリクス基板１６０１に設けられた接続端子１６０８には、ＦＰＣ１６０９を介して配線基板１６１０が接続されている。配線基板１６１０には、画素駆動回路（ＩＣチップ、ドライバＩＣ等）、コントロール回路や電源回路などの外部回路１６１２が組み込まれている。
【０２２１】
冷陰極管１６１３、反射板１６１４、及び光学フィルム１６１５はバックライトユニットであり、これらが光源となって液晶表示パネルへ光を投射する。液晶パネル、光源、配線基板、ＦＰＣ等は、ベゼル１６１７で保持及び保護されている。
【０２２２】
なお、実施形態１乃至実施形態１０のいずれをも本実施例に適応することができる。
【実施例８】
【０２２３】
本実施例では、表示パネルの一例として、発光表示パネルの外観について、図２０を用いて説明する。図２０（Ａ）は、第１の基板と、第２の基板との間を第１のシール材１２０５及び第２のシール材１２０６によって封止されたパネルの上面図であり、図２０（Ｂ）は、図２０（Ａ）のＡ−Ａ’、Ｂ−Ｂ‘それぞれにおける断面図に相当する。
【０２２４】
図２０（Ａ）において、点線で示された１２０２は画素部、１２０３は走査線（ゲート線）駆動回路である。本実施例において、画素部１２０２、及び走査線駆動回路１２０３は、第１のシール材及び第２のシール材で封止されている領域内にある。また、１２０１は信号線（ソース線）駆動回路であり、チップ状の信号線駆動回路が第１基板１２００上に設けられている。第１のシール材としては、フィラーを含む粘性の高いエポキシ系樹脂を用いるのが好ましい。また、第２のシール材としては、粘性の低いエポキシ系樹脂を用いるのが好ましい。また、第１のシール材１２０５及び第２のシール材はできるだけ水分や酸素を透過しない材料であることが望ましい。
【０２２５】
また、画素部１２０２とシール材１２０５との間に、乾燥剤を設けてもよい。さらには、画素部において、走査線又は信号線上に乾燥剤を設けてもよい。乾燥剤としては、酸化カルシウム（ＣａＯ）や酸化バリウム（ＢａＯ）等のようなアルカリ土類金属の酸化物のような化学吸着によって水（Ｈ2Ｏ）を吸着する物質を用いるのが好ましい。但し、これに限らずゼオライトやシリカゲル等の物理吸着によって水を吸着する物質を用いても構わない。
【０２２６】
また、透湿性の高い樹脂に乾燥剤の粒状の物質を含ませた状態で第２の基板１２０４に固定することができる。ここで、透湿性の高い樹脂としては、例えば、エステルアクリレート、エーテルアクリレート、エステルウレタンアクリレート、エーテルウレタンアクリレート、ブタジエンウレタンアクリレート、特殊ウレタンアクリレート、エポキシアクリレート、アミノ樹脂アクリレート、アクリル樹脂アクリレート等のアクリル樹脂を用いることができる。この他、ビスフェノールＡ型液状樹脂、ビスフェノールＡ型固形樹脂、含ブロムエポキシ樹脂、ビスフェノールＦ型樹脂、ビスフェノールＡＤ型樹脂、フェノール型樹脂、クレゾール型樹脂、ノボラック型樹脂、環状脂肪族エポキシ樹脂、エピビス型エポキシ樹脂、グリシジルエステル樹脂、グリジシルアミン系樹脂、複素環式エポキシ樹脂、変性エポキシ樹脂等のエポキシ樹脂を用いることができる。また、この他の物質を用いても構わない。また、例えばシロキサンポリマー、ポリイミド、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、等の無機物等を用いてもよい。
【０２２７】
走査線と重畳する領域に乾燥剤を設けてもよい。更には、透湿性の高い樹脂に乾燥剤の粒状の物質を含ませた状態で第２の基板に固定してもよい。これらの乾燥剤を設けることにより、開口率を低下せずに表示素子への水分の侵入及びそれに起因する劣化を抑制することができる。このため、画素部１２０２の周辺部と中央部における発光素子の劣化のバラツキを抑えることが可能である。
【０２２８】
なお、１２１０は、信号線駆動回路１２０１及び走査線駆動回路１２０３に入力される信号を伝送するための接続配線であり、外部入力端子となるＦＰＣ（フレキシブルプリント配線）１２０９から、接続配線１２０８を介してビデオ信号やクロック信号を受け取る。
【０２２９】
次に、断面構造について図２０（Ｂ）を用いて説明する。第１の基板１２００上には駆動回路及び画素部が形成されており、ＴＦＴを代表とする半導体素子を複数有している。駆動回路として信号線駆動回路１２０１と画素部１２０２とを示す。なお、信号線駆動回路１２０１はｎチャネル型ＴＦＴ１２２１とｐチャネル型ＴＦＴ１２２２とを組み合わせたＣＭＯＳ回路が形成される。
【０２３０】
本実施例においては、同一基板上に走査線駆動回路、及び画素部のＴＦＴが形成されている。このため、発光表示装置の容積を縮小することができる。
【０２３１】
また、画素部１２０２はスイッチング用ＴＦＴ１２１１と、駆動用ＴＦＴ１２１２とそのドレインに電気的に接続された反射性を有する導電膜からなる第１の画素電極（陽極）１２１３を含む複数の画素により形成される。
【０２３２】
また、第１の画素電極（陽極）１２１３の両端には絶縁物（バンク、隔壁、障壁、土手などと呼ばれる）１２１４が形成される。絶縁物１２１４に形成する膜の被覆率（カバレッジ）を良好なものとするため、絶縁物１２１４の上端部または下端部に曲率を有する曲面が形成されるようにする。また、絶縁物１２１４表面を、窒化アルミニウム膜、窒化酸化アルミニウム膜、炭素を主成分とする薄膜、または窒化珪素膜からなる保護膜で覆ってもよい。更には、絶縁物１２１４として、黒色顔料、色素などの可視光を吸収する材料を溶解又は分散させてなる有機材料を用いることで、後に形成される発光素子からの迷光を吸収することができる。この結果、各素のコントラストが向上する。
【０２３３】
また、第１の画素電極（陽極）１２１３上には、有機化合物材料の蒸着を行い、発光物質を含む層１２１５を選択的に形成する。さらには、発光物質を含む層１２１５上に第２の画素電極（陰極）を形成する。
【０２３４】
発光物質を含む層１２１５は実施例３に示される構造を適宜用いることができる。
【０２３５】
こうして、第１の画素電極（陽極）１２１３、発光物質を含む層１２１５、及び第２の画素電極（陰極）１２１６からなる発光素子１２１７が形成される。発光素子１２１７は、第２の基板１２０４側に発光する。
【０２３６】
また、発光素子１２１７を封止するために保護積層１２１８を形成する。保護積層は、第１の無機絶縁膜と、応力緩和膜と、第２の無機絶縁膜との積層からなっている。次に、保護積層１２１８と第２の基板１２０４とを、第１のシール材１２０５及び第２のシール材１２０６で接着する。なお、第２のシール材を、シール材を滴下する装置を用いて滴下することが好ましい。シール材をディスペンサから滴下、又は吐出させてシール材をアクティブマトリクス基板上に塗布した後、真空中で、第２の基板とアクティブマトリクス基板とを貼り合わせ、紫外線硬化を行って封止することができる。
【０２３７】
なお、第２の基板１２０４表面には、外光が基板表面で反射するのを防止するための反射防止膜１２２６を設ける。また、第２の基板と反射防止膜との間に、偏光板、及び位相差板のいずれか一方又は両方を設けてもよい。位相差板、偏光板１２２５を設けることにより、外光が画素電極で反射することを防止することが可能である。なお、第１の画素電極１２１３及び第２の画素電極１２１６を、透光性を有する導電膜又は半透光性を有する導電膜で形成し、層間絶縁膜１２１４を可視光を吸収する材料、又は可視光を吸収する材料を溶解又は分散させてなる有機材料を用いて形成すると、各画素電極で外光が反射しないため、位相差板及び偏光板を用いなくとも良い。
【０２３８】
接続配線１２０８とＦＰＣ１２０９とは、異方性導電膜又は異方性導電樹脂１２２７で電気的に接続されている。さらに、各配線層と接続端子との接続部を封止樹脂で封止することが好ましい。この構造により、断面部からの水分が発光素子に侵入し、劣化することを防ぐことができる。
【０２３９】
なお、第２の基板１２０４と、保護積層１２１８との間には、第２のシール材１２０６の代わりに、不活性ガス、例えば窒素ガスを充填した空間を有してもよい。水分や酸素の侵入の防止を高めることができる。
【０２４０】
また、第２の基板と偏光板１２２５の間に着色層を設けることができる。この場合、画素部に白色発光が可能な発光素子を設け、ＲＧＢを示す着色層を別途設けることでフルカラー表示することができる。また、画素部に青色発光が可能な発光素子を設け、色変換層などを別途設けることによってフルカラー表示することができる。さらには、各画素部、赤色、緑色、青色の発光を示す発光素子を形成し、且つ着色層を用いることもできる。このような表示モジュールは、各ＲＢＧの色純度が高く、高精細な表示が可能となる。
【０２４１】
また、第１の基板１２００又は第２の基板１２０４の一方、若しくは両方にフィルム又は樹脂等の基板を用いて発光表示モジュールを形成してもよい。このように対向基板を用いず封止すると、表示装置の軽量化、小型化、薄膜化を向上させることができる。
【０２４２】
更には、外部入力端子となるＦＰＣ（フレキシブルプリント配線）１２０９表面又は端部に、コントローラ、メモリ、画素駆動回路のようなICチップを設け発光表示モジュールを形成してもよい。
【０２４３】
なお、実施形態１乃至実施形態１０のいずれをも本実施例に適応することができる。また、表示モジュールとして液晶表示モジュール及び発光表示モジュールの例を示したが、これに限られるものではなく、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ；デジタルマイクロミラーデバイス）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ；プラズマディスプレイパネル）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ；フィールドエミッションディスプレイ）、電気泳動表示装置（電子ペーパー）等の表示モジュールに適宜適応することができる。
【実施例９】
【０２４４】
上記実施例に示される表示装置を筺体に組み込んだ電子機器として、テレビジョン装置（単にテレビ、又はテレビジョン受信機ともよぶ）、デジタルカメラ、デジタルビデオカメラ、携帯電話装置（単に携帯電話機、携帯電話ともよぶ）、ＰＤＡ等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その具体例について、図２４を参照して説明する。
【０２４５】
図２４（Ａ）に示す携帯情報端末は、本体９２０１、表示部９２０２等を含んでいる。表示部９２０２は、実施形態１〜１０、及び実施例１〜８で示すものを適用することができる。本発明の一である表示装置を用いることにより、高画質な表示が可能な携帯情報端末を安価に提供することができる。
【０２４６】
図２４（Ｂ）に示すデジタルビデオカメラは、表示部９７０１、表示部９７０２等を含んでいる。表示部９７０１は、実施形態１〜１０、及び実施例１〜８で示すものを適用することができる。本発明の一である表示装置を用いることにより、高画質な表示が可能なデジタルビデオカメラを安価に提供することができる。
【０２４７】
図２４（Ｃ）に示す携帯端末は、本体９１０１、表示部９１０２等を含んでいる。表示部９１０２は、実施形態１〜１０、及び実施例１〜８で示すものを適用することができる。本発明の一である表示装置を用いることにより、高画質な表示が可能な携帯端末を安価に提供することができる。
【０２４８】
図２４（Ｄ）に示す携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含んでいる。表示部９３０２は、実施形態１〜１０、及び実施例１〜８で示すものを適用することができる。本発明の一である表示装置を用いることにより、高画質な表示が可能な携帯型のテレビジョン装置を安価に提供することができる。このようなテレビジョン装置は携帯電話などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの（例えば４０インチ以上）まで、幅広く適用することができる。
【０２４９】
図２４（Ｅ）に示す携帯型のコンピュータは、本体９４０１、表示部９４０２等を含んでいる。表示部９４０２は、実施形態１〜１０、及び実施例１〜８で示すものを適用することができる。本発明の一である表示装置を用いることにより、高画質な表示が可能な携帯型のコンピュータを安価に提供することができる。
【０２５０】
図２４（Ｆ）に示すテレビジョン装置は、本体９５０１、表示部９５０２等を含んでいる。表示部９５０２は、実施形態１〜１０、及び実施例１〜８で示すものを適用することができる。本発明の一である表示装置を用いることにより、高画質な表示が可能なテレビジョン装置を安価に提供することができる。
【０２５１】
上記に挙げた電子機器において、二次電池を用いているものは、消費電力を削減した分、電子機器の使用時間を長持ちさせることができ、二次電池を充電する手間を省くことができる。
【図面の簡単な説明】
【０２５２】
【図１】本発明に係る半導体装置の作製工程を説明する断面図。
【図２】本発明に係る半導体装置の作製工程を説明する断面図。
【図３】本発明に係る半導体装置の作製工程を説明する断面図。
【図４】本発明に係る半導体装置の作製工程を説明する断面図。
【図５】本発明に係る半導体装置の作製工程を説明する断面図。
【図６】本発明に係る半導体装置の作製工程を説明する断面図。
【図７】本発明に係る半導体装置の構造を説明する断面図。
【図８】本発明に係る半導体装置の構造を説明する断面図。
【図９】本発明に係る半導体装置の半導体膜中の元素プロファイルを説明する断面図。
【図１０】本発明に係る半導体装置の半導体膜中の元素プロファイルを説明する断面図。
【図１１】本発明に係る半導体装置の作製工程を説明する断面図。
【図１２】本発明に係る半導体装置の作製工程を説明する断面図。
【図１３】本発明に係る半導体装置の作製工程を説明する断面図。
【図１４】本発明に係る半導体装置の構造を説明する平面図。
【図１５】本発明に係る半導体装置の構造を説明する平面図及び断面図。
【図１６】本発明に係る液晶表示モジュールの構成を説明する断面図。
【図１７】本発明に係る半導体装置の作製工程を説明する断面図。
【図１８】本発明に係る半導体装置の作製工程を説明する断面図。
【図１９】本発明に係る半導体装置の構造を説明する平面図。
【図２０】本発明に係る半導体装置の構造を説明する平面図及び断面図。
【図２１】本発明に適応可能な発光素子の形態を説明する図。
【図２２】本発明に適応可能な発光素子の回路を説明する図。
【図２３】本発明に適応可能な駆動回路の実装方法を説明する図。
【図２４】電子機器の一例を説明する図。
【図２５】本発明に係る半導体装置の構造を説明する断面図。
【図２６】本発明に係る半導体装置の構造を説明する断面図。
【図２７】本発明に適応可能な結晶化行程を説明する断面図。
【図２８】本発明に適応可能な結晶化行程を説明する断面図及び平面図。
【図２９】本発明に適応可能な駆動回路を説明する平面図。
【図１】
2006032735.tif 000003
【図２】
2006032735.tif 000004
【図３】
2006032735.tif 000005
【図４】
2006032735.tif 000006
【図５】
2006032735.tif 000007
【図６】
2006032735.tif 000008
【図７】
2006032735.tif 000009
【図８】
2006032735.tif 000010
【図９】
2006032735.tif 000011
【図１０】
2006032735.tif 000012
【図１１】
2006032735.tif 000013
【図１２】
2006032735.tif 000014
【図１３】
2006032735.tif 000015
【図１４】
2006032735.tif 000016
【図１５】
2006032735.tif 000017
【図１６】
2006032735.tif 000018
【図１７】
2006032735.tif 000019
【図１８】
2006032735.tif 000020
【図１９】
2006032735.tif 000021
【図２０】
2006032735.tif 000022
【図２１】
2006032735.tif 000023
【図２２】
2006032735.tif 000024
【図２３】
2006032735.tif 000025
【図２４】
2006032735.tif 000026
【図２５】
2006032735.tif 000027
【図２６】
2006032735.tif 000028
【図２７】
2006032735.tif 000029
【図２８】
2006032735.tif 000030
【図２９】
2006032735.tif 000031