(57)【要約】【課題】パッケージ上に、終端抵抗や基準電位配線を設けることなく、信号波形品質を確保するためのボールグリッドアレイパッケージの提供。【解決手段】  ＬＳＩを搭載したボールグリッドアレイのインターポーザ基板において、マザーボードと直接はんだ接続するためのはんだボール、および、マザーボード上に搭載されたチップ部品の電極端子に直接接続されるための、前記ハンダボールよりも小径なハンダボールを有することを特徴とするボールグリッドアレイパッケージ。【選択図】        図１
2006222364.tif 000002
【特許請求の範囲】
【請求項１】
ＬＳＩを搭載したボールグリッドアレイのインターポーザ基板において、マザーボードと直接はんだ接続するためのはんだボール、および、マザーボード上に搭載されたチップ部品の電極端子に直接接続されるための、前記ハンダボールよりも小径なハンダボールを有することを特徴とするボールグリッドアレイパッケージ。
【請求項２】
該小径ボールが、信号端子にアサインされており、かつ、マザーボード上のチップ抵抗部品の電極端子に接続されることを特徴とする請求項１記載のボールグリッドアレイパッケージ。
【請求項３】
該小径ボールが、デジタル信号の入力信号端子にアサインされており、かつ、マザーボード上のチップ抵抗部品の電極端子に接続されており、さらに該チップ抵抗部品が、基準電位配線に接続される終端抵抗であることを特徴とする請求項１記載のボールグリッドアレイパッケージ。
【請求項４】
該小径ボールが電源端子にアサインされており、かつ、マザーボード上のチップコンデンサ部品の電極端子に接続されることを特徴とする請求項１記載のボールグリッドアレイパッケージ。
【請求項５】
該小径ボールがグラウンド端子にアサインされており、かつ、マザーボード上のチップコンデンサ部品の電極端子に接続されることを特徴とする請求項１記載のボールグリッドアレイパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はボールグリッドアレイパッケージに関し、ＬＳＩチップが実装されたエリアグリッドアレイのパッケージ構造に関するものである。
【背景技術】
【０００２】
近年の電子機器の高性能化に対応して、電気信号の伝送方式もＤＤＲメモリなどに用いられているＳＳＴＬやＨＳＴＬ（ＥＩＡ／ＪＥＤＥＣ  Ｓｔａｎｄａｒｄ：ＪＥＳＤ８−６）のような低電圧振幅で１００ＭＨｚを超えるような信号伝送が可能なインターフェースが登場してきている。これらのインターフェースでは振幅中央電位を確定するための基準電位２２に、抵抗部品２３を介して信号を終端する必要がある（図８）。
【０００３】
このような回路構成をとることで、高い信号品質を得て高速動作が可能になっている。
【０００４】
またこうした信号の送受信を行なうＬＳＩは、近年の部品の小型化にしたがって、ＢＧＡに代表されるエリアグリッドアレイが用いられてきている。
【０００５】
そのため信号配線はＢＧＡからマザーボード上に引き出され、マザーボード上に、前述の終端抵抗部品および基準電位配線が構成されている。
【０００６】
そうした状況の中、さらに信号の高速化（高周波化）が進むと、マザーボード上での終端部品の構成は、信号配線の終端抵抗への分岐、図８のＡ点からＢＧＡパッケージ内のＬＳＩの入力端子Ｂ点までの距離Ｃが信号周波数に対して無視できなくなってきてしまう。
【０００７】
そのため信号の反射や減衰による波形品位の乱れが問題となることが懸念され、特許文献１のようなＢＧＡパッケージ上に終端抵抗および基準電位を設ける方法が提案されている。
【特許文献１】特許第３０８０９２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、ＢＧＡパッケージも小型化が進んでおり、現実的にはパッケージ上に終端抵抗を設けることや、安定した基準電位を設けることが難しくなってきている。
【０００９】
これはボールグリッドアレイのパッケージ基板（インターポーザ）上では、各グリッドの間隙を縫って、多くの配線が非常に密集しており配線密度が非常に高いことが原因である。
【００１０】
このためパッケージ上に、終端抵抗部品を置くことはもちろん、安定した基準電位配線を設けることも、基準電位配線を安定させるためのコンデンサ部品を搭載することも困難であるという問題があった。
【００１１】
本発明の目的はパッケージ上に、終端抵抗や基準電位配線を設けることなく、信号波形品質を確保するためのＢＧＡパッケージの提案である。
【課題を解決するための手段】
【００１２】
かかる問題を解決するために提案する本発明によるエリアグリッドアレイパッケージは、一般信号（非高速信号）端子には従来どおりのハンダボールを搭載し、終端抵抗が必要となる高速信号端子には、従来のものよりも小径なハンダボールを搭載することを特徴とする。
【００１３】
そして、従来ボールはマザーボードにハンダ接続され、小径ボールはマザーボード上に搭載されたチップ抵抗部品の電極上にハンダ接続されることを特徴とする。
【００１４】
ここで小径ボールのサイズは、小径ボールが接続されるチップ部品の厚さと小径ボールの直径の合計が、従来のボールの直径と等しくなる大きさである。
【００１５】
さらに、本発明の小径ボールは、非高速信号に用いても何ら問題はない。例えば、電源端子に小径ボールを配置し、バイパスコンデンサとして使用するチップコンデンサの電極上に実装することも可能である。
【００１６】
また、本発明によるＢＧＡパッケージの実装は、チップ部品を搭載した後に本発明によるＢＧＡ部品を搭載し、一括リフローによるハンダ接続実装が可能である。
【００１７】
なお、さらに説明すれば、本発明の第一の発明について下記のように示す。
【００１８】
（１）ＬＳＩを搭載したボールグリッドアレイのインターポーザ基板において、マザーボードと直接はんだ接続するためのはんだボール、および、マザーボード上に搭載されたチップ部品の電極端子に直接接続されるための、前記ハンダボールよりも小径なハンダボールを有することを特徴とするボールグリッドアレイパッケージ。
【発明の効果】
【００１９】
上記のような構成とすることで、高速信号配線の終端抵抗における分岐後は、マザーボード上の配線を介さずに信号がパッケージに接続できる。そのために信号波形品質を低下することなく伝送が可能になる。
【００２０】
また、インターポーザ上に余分な部品を搭載する必要が無いためにＢＧＡ部品の小型化を阻害すること無く、回路を構成することができる。
【００２１】
さらに電源端子に本発明の小径ボールを設けて、バイパスコンデンサとして使用するチップコンデンサの電極上に実装した場合も、マザーボード上の電源配線を排することができるために、配線インダクタンスに起因する高周波のバイパス効果低下を防ぐことができる。
【発明を実施するための最良の形態】
【００２２】
以下本発明を実施するための最良の形態を、実施例により詳しく説明する。
【実施例１】
【００２３】
図１は本発明によるＢＧＡパッケージが実装された状態での断面をあらわした模式図であり、ＢＧＡ部品の断面の右半分を表している。
【００２４】
図中１が本発明による小径のハンダボールであり、２のチップ部品、ここではチップ抵抗の電極３上に接続されている。また、ここで小径ボール１は、高速信号端子としてアサインされている部位に設けられている。一方４は通常のハンダボールであり、高速信号以外の端子に設けられている。ここで、５はＢＧＡ部品のインターポーザであり、６はＬＳＩである。また７はマザーボードを表している。さらに８はインターポーザ側のハンダボールが設けられるランドであり、９はマザーボード上のハンダボールが接続されるランドである。そして１０がチップ部品が搭載されるランドである。
【００２５】
図２は本発明のパッケージとマザーボードが実装される前の状態を表した模式図である。
【００２６】
小径ボール１はＢＧＡ部品のインターポーザ５に設けられており、チップ部品２はマザーボード７上に設けられていることがわかる。
【００２７】
また、ここではインターポーザの外周部に小径ボールがアサインされているが、内周部であっても本発明に影響は無い。
【００２８】
図３は、本実施例によるＢＧＡパッケージが搭載されるマザーボード上のデザインを、上面から見た模式図である。図は上方がＢＧＡ部品の内周部であり、下方が外周部となる向きで描かれている。
【００２９】
ここでは４本の高速信号１１があり、それぞれ裏面にて配線され、ビア１２を経由して表面に配線１３され、本発明の小径ボールが接続されるチップ抵抗部品の部品ランド１０に接続されている。
【００３０】
この部品ランド上にチップ抵抗部品１４が実装され、その電極端子の上に本発明によるＢＧＡパッケージの小径ボールが接続される。
【００３１】
一方で、チップ抵抗部品のもう一つの電極端子は、基準電位配線に接続されることで終端抵抗として機能する。
【００３２】
さらに基準電位配線にはチップコンデンサ１６が複数設けられ、グラウンド配線１７と容量接続されている。これは基準電位配線の電位変動を防止するためである。
【００３３】
以上のような配線構成を用いると、高速信号の終端抵抗への分岐はチップ抵抗部品の電極上で行なわれ、マザーボード上の配線は不要となり、ＢＧＡ部品に最短距離で接続されることとなり、良好な信号波形特性を得ることができる。
【実施例２】
【００３４】
図４は第二の実施例の模式図であり、本発明によるＢＧＡパッケージが実装された状態での断面をあらわした模式図であり、ＢＧＡ部品の断面の右半分を表している。
【００３５】
図中１は本発明による小径のハンダボールであり、２のチップ部品、ここではバイパスコンデンサとして設けられたチップコンデンサの電極３上に接続されている。そして、小径ボール１は、電源端子としてアサインされている部位に設けられており、また、ＢＧＡ部品の内周部に設けられている。
【００３６】
図５は、本実施例によるＢＧＡパッケージが搭載されるマザーボード上のデザインを、上面から見た模式図である。図は上方がＢＧＡ部品の内周部であり、下方が外周部となる向きで描かれている。
【００３７】
ここでは、電源端子に接続するバイパスパスコンとしての機能を持たせるチップコンデンサ１４の電源側の端子１９に小径ボールの位置を合わせている。
【００３８】
以上のような構成を用いると、ＢＧＡ部品の電源端子とバイパスコンデンサの間に、マザーボードの配線が入らないために、配線インダクタンスに起因する特性の悪化が発生しない。
【実施例３】
【００３９】
図６は第三の実施例の模式図であり、本発明によるＢＧＡパッケージが実装された状態での断面をあらわした模式図であり、ＢＧＡ部品の断面の右半分を表している。
【００４０】
図中１は本発明による小径のハンダボールであり、２のチップ部品、ここではバイパスコンデンサとして設けられたチップコンデンサの電極３上に接続されている。
【００４１】
図ではチップコンデンサの向きが、第一の実施例とは９０度回転した向きで搭載されている。
【００４２】
そして、小径ボール１は、電源端子およびグラウンドとしてアサインされている部位の両方に設けられており、かつ、ＢＧＡ部品の内周部に設けられている。
【００４３】
図７は、本実施例によるＢＧＡパッケージが搭載されるマザーボード上のデザインを、上面から見た模式図である。図は上方がＢＧＡ部品の内周部であり、下方が外周部となる向きで描かれている。
【００４４】
ここでは、バイパスパスコンとしての機能を持たせるチップコンデンサの電源側の端子およびグラウンド側の端子に小径ボールの位置を合わせている。また、小径ボール同士のピッチはチップコンデンサの端子間距離に合わせている。
【００４５】
以上のような構成を用いると、ＢＧＡ部品の電源端子およびグラウンド端子とバイパスコンデンサを直接接続できるため、さらに良好なバイパスコンデンサの特性を得ることができる。
【００４６】
また、チップコンデンサの端子間距離に小径ボール同士のピッチを合わせることで、容量値の大きな、サイズの大きいチップ部品を使用することもできる。
【図面の簡単な説明】
【００４７】
【図１】第一の実施例の断面をあらわした模式図
【図２】第一の実施例のパッケージとマザーボードが実装される前の状態を表した模式図
【図３】第一の実施例のＢＧＡパッケージが搭載されるマザーボード上のデザイン上面図
【図４】第二の実施例の断面をあらわした模式図
【図５】第二の実施例のＢＧＡパッケージが搭載されるマザーボード上のデザイン上面図
【図６】第三の実施例の断面をあらわした模式図
【図７】第三の実施例のＢＧＡパッケージが搭載されるマザーボード上のデザイン上面図
【図８】従来例を示す回路模式図
【符号の説明】
【００４８】
１  本発明による小径ハンダボール
２  チップ部品
３  チップ部品の電極
４  通常のハンダボール
５  ＢＧＡ部品のインターポーザ
６  ＬＳＩ
７  マザーボード
８  インターポーザ上のハンダボール搭載用のランド
９  マザーボード上のハンダボールが接続されるランド
１０  チップ部品が搭載されるランド
１１  高速信号（裏面配線）
１２  ビア
１３  高速信号（表面配線）
１４  チップ部品の外形をあらわす線
１５  基準電位配線
１６  チップコンデンサ
１７  グラウンド配線
１８  ＢＧＡ部品の外縁端を表す線
１９  チップコンデンサの電源側端子
２０  チップコンデンサのグラウンド側端子
２１  電源配線
２２  基準電位
２３  抵抗部品
２４  出力ＬＳＩ
２５  入力ＬＳＩ
２６  パッケージ
【図１】
2006222364.tif 000003
【図２】
2006222364.tif 000004
【図３】
2006222364.tif 000005
【図４】
2006222364.tif 000006
【図５】
2006222364.tif 000007
【図６】
2006222364.tif 000008
【図７】
2006222364.tif 000009
【図８】
2006222364.tif 000010