(57)【要約】【課題】  インタフェース信号の増加や符号化オーバヘッド量の増加がなく、またデータ転送効率の低下をなすことなく、ＤＬＬ回路のサンプリングタイミングの調整が可能なＤＬＬ回路調整システムを得る。【解決手段】送信側１において、ＥＣＣ生成部５にて送信データ３にＥＣＣ符号を付加して出力し、このＥＣＣ生成部５の各出力チャネルのうち被調整ＤＬＬ回路に対応するデータビットを、調整チャネル選択回路８、セレクタ１１を用いてサンプリングタイミング調整用パターンに代えて受信側２へ送信する。受信側２において、受信データの各チャネルにそれぞれ対応して設けられたＤＬＬ回路１２を介して受信し、これらＤＬＬ回路の各出力をエラー訂正検出部６でエラー訂正して受信データ４とする。これにより、ＤＬＬ回路１２を一つづつタイミング調整しながらも、通常のデータ転送が可能である。【選択図】      図１
2006222587.tif 000002
【特許請求の範囲】
【請求項１】
送信側と受信側との間のデータ同期をＤＬＬ（Delay Locked Loop ）回路を用いて行うようにしたデータ伝送システムにおけるＤＬＬ回路サンプリングタイミング調整システムであって、
送信側において、送信データにエラー検出訂正符号を付加して出力するエラー検出訂正符号生成手段と、このエラー検出訂正符号生成手段の各出力ビットのうち被調整ＤＬＬ回路に対応するデータビットを、前記サンプリングタイミング調整用パターンに代えて受信側へ送信する手段とを含み、
受信側において、受信データの各ビットにそれぞれ対応して設けられたＤＬＬ回路と、前記ＤＬＬ回路の各出力を入力としてエラー検出訂正をなすエラー検出訂正手段とを含むことを特徴とする調整システム。
【請求項２】
前記エラー検出訂正符号生成手段及び前記エラー検出訂正手段は、２ビットエラー訂正機能を有することを特徴とする請求項１記載の調整システム。
【請求項３】
送信側と受信側との間のデータ同期をＤＬＬ（Delay Locked Loop ）回路を用いて行うようにしたデータ伝送システムにおけるＤＬＬ回路サンプリングタイミング調整システムであって、
送信側において、送信データにエラー検出訂正符号を付加して出力するエラー検出訂正符号生成手段と、このエラー検出訂正符号生成手段の各出力ビットのうち被調整ＤＬＬ回路に対応するデータビットを、前記サンプリングタイミング調整用パターンに代えて受信側へ送信する手段と、前記被調整ＤＬＬ回路に対応するデータビットを送信する予備チャネルとを含み、
受信側において、受信データの各ビット及び前記予備チャネルにそれぞれ対応して設けられたＤＬＬ回路と、前記ＤＬＬ回路の出力のうち前記被調整ＤＬＬ回路の出力を、前記予備チャネルに対応したＤＬＬ回路の出力に代えて導出する手段と、これら導出出力を入力としてエラー検出訂正をなすエラー検出訂正手段とを含むことを特徴とする調整システム。
【請求項４】
送信側と受信側との間のデータ同期をＤＬＬ（Delay Locked Loop ）回路を用いて行うようにしたデータ伝送システムにおけるＤＬＬ回路サンプリングタイミング調整方法であって、
送信側において、送信データにエラー検出訂正符号を付加して出力するエラー検出訂正符号生成ステップと、このエラー検出訂正符号生成ステップの各出力ビットのうち被調整ＤＬＬ回路に対応するデータビットを、前記サンプリングタイミング調整用パターンに代えて受信側へ送信するステップとを含み、
受信側において、受信データの各ビットにそれぞれ対応して設けられたＤＬＬ回路の各出力を入力としてエラー検出訂正をなすエラー検出訂正ステップを含むことを特徴とする調整方法。
【請求項５】
送信側と受信側との間のデータ同期をＤＬＬ（Delay Locked Loop ）回路を用いて行うようにしたデータ伝送システムにおけるＤＬＬ回路サンプリングタイミング調整方法であって、
送信側において、送信データにエラー検出訂正符号を付加して出力するエラー検出訂正符号生成ステップと、このエラー検出訂正符号生成ステップの各出力ビットのうち被調整ＤＬＬ回路に対応するデータビットを、前記サンプリングタイミング調整用パターンに代えて受信側へ送信すると共に、前記被調整ＤＬＬ回路に対応するデータビットを予備チャネルを用いて送信するステップとを含み、
受信側において、受信データの各ビット及び前記予備チャネルにそれぞれ対応して設けられたＤＬＬ回路の出力のうち前記被調整ＤＬＬ回路の出力を、前記予備チャネルに対応したＤＬＬ回路の出力に代えて導出するステップと、これら導出出力を入力としてエラー検出訂正をなすエラー検出訂正ステップとを含むことを特徴とする調整方法。
【請求項６】
送信側と受信側との間のデータ同期をＤＬＬ（Delay Locked Loop ）回路を用いて行うようにしたデータ伝送システムにおけるＤＬＬ回路サンプリングタイミング調整用の送信装置であって、
送信データにエラー検出訂正符号を付加して出力するエラー検出訂正符号生成手段と、
このエラー検出訂正符号生成手段の各出力ビットのうち被調整ＤＬＬ回路に対応するデータビットを、前記サンプリングタイミング調整用パターンに代えて受信側へ送信する手段とを含むことを特徴とする送信装置。
【請求項７】
送信側と受信側との間のデータ同期をＤＬＬ（Delay Locked Loop ）回路を用いて行うようにしたデータ伝送システムにおけるＤＬＬ回路サンプリングタイミング調整用の送信装置であって、
送信データにエラー検出訂正符号を付加して出力するエラー検出訂正符号生成手段と、
このエラー検出訂正符号生成手段の各出力ビットのうち被調整ＤＬＬ回路に対応するデータビットを、前記サンプリングタイミング調整用パターンに代えて受信側へ送信する手段と、前記被調整ＤＬＬ回路に対応するデータビットを送信する予備チャネルとを含むことを特徴とする送信装置。
【請求項８】
送信側と受信側との間のデータ同期をＤＬＬ（Delay Locked Loop ）回路を用いて行うようにしたデータ伝送システムにおけるＤＬＬ回路サンプリングタイミング調整用の受信装置であって、
送信側においてエラー検出訂正符号が付加された送信データの各ビットのうち被調整ＤＬＬ回路に対応するデータビットを、前記サンプリングタイミング調整用パターンに代えて送信されたデータを受信データとし、
この受信データの各ビットにそれぞれ対応して設けられたＤＬＬ回路と、
前記ＤＬＬ回路の各出力を入力としてエラー検出訂正をなすエラー検出訂正手段とを含むことを特徴とする受信装置。
【請求項９】
前記エラー検出訂正符号及び前記エラー検出訂正手段は、２ビットエラー訂正機能を有することを特徴とする請求項８記載の受信装置。
【請求項１０】
送信側と受信側との間のデータ同期をＤＬＬ（Delay Locked Loop ）回路を用いて行うようにしたデータ伝送システムにおけるＤＬＬ回路サンプリング調整用の受信装置であって、
送信側においてエラー検出訂正符号が付加された送信データの各ビットのうち被調整ＤＬＬ回路に対応するデータビットが、前記サンプリングタイミング調整用パターンに代えて送信されると共に、前記被調整ＤＬＬ回路に対応するデータビットが予備チャネルを用いて送信されてなるデータを受信データとし、
この受信データの各ビットにそれぞれ対応して設けられたＤＬＬ回路と、
前記ＤＬＬ回路の出力のうち前記被調整ＤＬＬ回路の出力を、前記予備チャネルに対応したＤＬＬ回路の出力に代えて導出する手段と、
これら導出出力を入力としてエラー検出訂正をなすエラー検出訂正手段とを含むことを特徴とする受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＤＬＬ（Delay Locked Loop ）回路サンプリングタイミング調整システム及びその方法並びにそれに用いる送受信装置に関し、特にＤＬＬ回路を用いて送受信間のデータ同期をなすデータ伝送システムにおいて、このＤＬＬ回路のサンプリングタイミングの調整をなす調整方式に関するものである。
【背景技術】
【０００２】
近年、送信装置と受信装置との間でデータ伝送をなす場合に、受信装置側において、ＤＬＬ回路を使用して受信データをサンプリングしつつデータの同期をとる方式が採用されている（特許文献１参照）。この場合、データ転送の高速化に伴って、ＤＬＬ回路のサンプリングタイミングは、データパターンにおいて遷移のないデータ列が続くと、温度変動や電圧変動によってずれが発生することがある。
【０００３】
そこで、例えば、８Ｂ１０Ｂという符号化方式を採用して、ＤＬＬ回路のサンプリングタイミングのずれを抑止する方法がある。この８Ｂ１０Ｂ符号化方式は、例えば、元の８ビットデータが“００００００００”のように、データ遷移がない場合には、“１００１１１０１００”のような１０ビットのデータに変換して、データの遷移を故意に引き起こすようになっている。こうすることにより、サンプリングタイミングのずれは生じないし、また信号パターンによって伝送波形が悪影響を受ける、いわゆるＩＳＩ（Inter Symbol Interference ）をも防止する効果もある。
【０００４】
【特許文献１】特開平成７−８４９４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の８Ｂ１０Ｂ符号化方式を用いる場合には、次のような課題がある。第一の課題は、８ビットデータを１０ビットデータに変換するものであるから、２０％の冗長データを追加することが必要であり、インタフェース信号の増加や符号化オーバヘッド量の増加が発生し、データ転送効率が低下するということである。また、第二の課題は、データの符号化及び復号化のために、レイテンシーが悪化することである。
【０００６】
本発明の目的は、インタフェース信号の増加や符号化オーバヘッド量の増加をなくし、またデータ転送効率の低下をなすことなく、ＤＬＬ回路のサンプリングタイミングの調整が可能な調整システム及びその方法並びにそれに用いる送受信装置を提供することである。
【０００７】
本発明の他の目的は、レイテンシーの悪化を招来することなく、高速データ転送が可能なＤＬＬ回路のサンプリングタイミングの調整システム及びその方法並びにそれに用いる送受信装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明による調整システムは、送信側と受信側との間のデータ同期をＤＬＬ回路を用いて行うようにしたデータ伝送システムにおけるＤＬＬ回路サンプリングタイミング調整システムであって、送信側において、送信データにエラー検出訂正符号を付加して出力するエラー検出訂正符号生成手段と、このエラー検出訂正符号生成手段の各出力ビットのうち被調整ＤＬＬ回路に対応するデータビットを、前記サンプリングタイミング調整用パターンに代えて受信側へ送信する手段とを含み、受信側において、受信データの各ビットにそれぞれ対応して設けられたＤＬＬ回路と、前記ＤＬＬ回路の各出力を入力としてエラー検出訂正をなすエラー検出訂正手段とを含むことを特徴とする。
【０００９】
本発明による他の調整システムは、送信側と受信側との間のデータ同期をＤＬＬ回路を用いて行うようにしたデータ伝送システムにおけるＤＬＬ回路サンプリングタイミング調整システムであって、送信側において、送信データにエラー検出訂正符号を付加して出力するエラー検出訂正符号生成手段と、このエラー検出訂正符号生成手段の各出力ビットのうち被調整ＤＬＬ回路に対応するデータビットを、前記サンプリングタイミング調整用パターンに代えて受信側へ送信する手段と、前記被調整ＤＬＬ回路に対応するデータビットを送信する予備チャネルとを含み、受信側において、受信データの各ビット及び前記予備チャネルにそれぞれ対応して設けられたＤＬＬ回路と、前記ＤＬＬ回路の出力のうち前記被調整ＤＬＬ回路の出力を、前記予備チャネルに対応したＤＬＬ回路の出力に代えて導出する手段と、これら導出出力を入力としてエラー検出訂正をなすエラー検出訂正手段とを含むことを特徴とする。
【００１０】
本発明による調整方法は、送信側と受信側との間のデータ同期をＤＬＬ回路を用いて行うようにしたデータ伝送システムにおけるＤＬＬ回路サンプリングタイミング調整方法であって、送信側において、送信データにエラー検出訂正符号を付加して出力するエラー検出訂正符号生成ステップと、このエラー検出訂正符号生成ステップの各出力ビットのうち被調整ＤＬＬ回路に対応するデータビットを、前記サンプリングタイミング調整用パターンに代えて受信側へ送信するステップとを含み、受信側において、受信データの各ビットにそれぞれ対応して設けられたＤＬＬ回路の各出力を入力としてエラー検出訂正をなすエラー検出訂正ステップを含むことを特徴とする。
【００１１】
本発明による他の調整方法は、送信側と受信側との間のデータ同期をＤＬＬ回路を用いて行うようにしたデータ伝送システムにおけるＤＬＬ回路サンプリングタイミング調整方法であって、送信側において、送信データにエラー検出訂正符号を付加して出力するエラー検出訂正符号生成ステップと、このエラー検出訂正符号生成ステップの各出力ビットのうち被調整ＤＬＬ回路に対応するデータビットを、前記サンプリングタイミング調整用パターンに代えて受信側へ送信すると共に、前記被調整ＤＬＬ回路に対応するデータビットを予備チャネルを用いて送信するステップとを含み、受信側において、受信データの各ビット及び前記予備チャネルにそれぞれ対応して設けられたＤＬＬ回路の出力のうち前記被調整ＤＬＬ回路の出力を、前記予備チャネルに対応したＤＬＬ回路の出力に代えて導出するステップと、これら導出出力を入力としてエラー検出訂正をなすエラー検出訂正ステップとを含むことを特徴とする。
【００１２】
本発明による送信装置は、送信側と受信側との間のデータ同期をＤＬＬ回路を用いて行うようにしたデータ伝送システムにおけるＤＬＬ回路サンプリングタイミング調整用の送信装置であって、送信データにエラー検出訂正符号を付加して出力するエラー検出訂正符号生成手段と、このエラー検出訂正符号生成手段の各出力ビットのうち被調整ＤＬＬ回路に対応するデータビットを、前記サンプリングタイミング調整用パターンに代えて受信側へ送信する手段とを含むことを特徴とする。
【００１３】
本発明による他の送信装置は、送信側と受信側との間のデータ同期をＤＬＬ回路を用いて行うようにしたデータ伝送システムにおけるＤＬＬ回路サンプリングタイミング調整用の送信装置であって、送信データにエラー検出訂正符号を付加して出力するエラー検出訂正符号生成手段と、このエラー検出訂正符号生成手段の各出力ビットのうち被調整ＤＬＬ回路に対応するデータビットを、前記サンプリングタイミング調整用パターンに代えて受信側へ送信する手段と、前記被調整ＤＬＬ回路に対応するデータビットを送信する予備チャネルとを含むことを特徴とする。
【００１４】
本発明による受信装置は、送信側と受信側との間のデータ同期をＤＬＬ回路を用いて行うようにしたデータ伝送システムにおけるＤＬＬ回路サンプリングタイミング調整用の受信装置であって、送信側においてエラー検出訂正符号が付加された送信データの各ビットのうち被調整ＤＬＬ回路に対応するデータビットを、前記サンプリングタイミング調整用パターンに代えて送信されたデータを受信データとし、この受信データの各ビットにそれぞれ対応して設けられたＤＬＬ回路と、前記ＤＬＬ回路の各出力を入力としてエラー検出訂正をなすエラー検出訂正手段とを含むことを特徴とする。
【００１５】
本発明による他の受信装置は、送信側と受信側との間のデータ同期をＤＬＬ回路を用いて行うようにしたデータ伝送システムにおけるＤＬＬ回路サンプリング調整用の受信装置であって、送信側においてエラー検出訂正符号が付加された送信データの各ビットのうち被調整ＤＬＬ回路に対応するデータビットが、前記サンプリングタイミング調整用パターンに代えて送信されると共に、前記被調整ＤＬＬ回路に対応するデータビットが予備チャネルを用いて送信されてなるデータを受信データとし、この受信データの各ビットにそれぞれ対応して設けられたＤＬＬ回路と、前記ＤＬＬ回路の出力のうち前記被調整ＤＬＬ回路の出力を、前記予備チャネルに対応したＤＬＬ回路の出力に代えて導出する手段と、これら導出出力を入力としてエラー検出訂正をなすエラー検出訂正手段とを含むことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、ＤＬＬ回路のサンプリングタイミング再調整が通常データ転送を妨げないので、８Ｂ１０Ｂ符号化方式などの性能低下を引き起こす符号化方式を用いる必要がなく、したがってデータ転送効率の低下を招来することなく、またレイテンシーの悪化を招来することなく、データ同期の保持が可能であるという効果がある。また、本発明によれば、一般的に、装置に既に組み込まれているＥＣＣ（Error Correcting Code ）回路を使用しているので、特別にインタフェース信号数を増加することなくデータ同期の保持が可能であるという効果がある。
【発明を実施するための最良の形態】
【００１７】
以下に、図面を参照しつつ本発明の実施の形態について詳細に説明する。図１は本発明の一実施の形態のブロック図を示している。図１を参照すると、送信部１と受信部２との間で、データ伝送が行われるものとし、送信部１からの送信データ３はＥＣＣ生成部５において、パリティが生成されてそのパリティを付加したデータ（データチャネル９−１〜９−ｍ及びパリティチャネル１０−１〜１０−ｎ）が、これ等チャネル対応に設けられたセレクタ１１−１〜１１−ｍ＋ｎを介して、受信部２へ供給される。なお、これ等データチャネルはデータビットに相当するものであり、以下、ビットに代えてチャネルと称す。
【００１８】
送信部１には、調整パターン発生器７が設けられており、受信部２内に設けられているＤＬＬ回路１２−１〜１２−ｍ＋ｎのサンプリングタイミングを再調整するための調整パターンが発生されるようになっており、この調整パターンは各セレクタの他入力となっている。また、送信部１には、調整チャネル選択回路８が設けられており、セレクタ１１−１〜１１−ｍ＋ｎの各々に対する選択指示のためのセレクト信号が生成されるようになっている。
【００１９】
受信部２は、送信部１からの送信データの同期をとるために、各チャネル対応にＤＬＬ回路１２−１〜１２−ｍ＋ｎが設けられており、各ＤＬＬ回路によりサンプリングされてデータ同期がとられたサンプルデータは、エラー訂正＆検出部６において、エラー検出及び訂正がなされて受信データ４となるのである。
【００２０】
図２は上述した図１の実施の形態の動作を示すフローチャートである。図２を参照すると、調整チャネル選択回路８は、あるチャネルの再調整が必要であると判断されると（ステップＳ１）、そのチャネルに対応するセレクタに対して、調整パターン発生器７の信号を選択して出力するようにセレクト信号を送出する（ステップＳ２）。同時に、調整チャネル選択回路８は、調整パターン発生器７に対してパターン開始信号を送出し（ステップＳ３）、調整パターン発生器７は、これに応答して、受信部２の対応するＤＬＬ回路に対してサンプリングタイミング再調整の開始シーケンスを送出することにより、このＤＬＬ回路の再調整の準備が行われることになる（ステップＳ４）。
【００２１】
その後、調整パターン発生器７は、信号波形を定常化させるようなパターンを一定期間供給し（ステップＳ５）、送信部１と受信部２との間の信号波形が定常化されると（ステップＳ６）、このＤＬＬ回路は受け取った再調整用パターンからサンプリングタイミングの再設定をなすことになる（ステップＳ７）。サンプリングタイミング再調整の完了後に、調整チャネル選択回路８は、このチャネルを通常データ転送に復帰させるために、対応するセレクタに対して、ＥＣＣ生成部５の出力を選択するように切り替えるセレクト信号を生成して送出する（ステップＳ８）。
【００２２】
本実施の形態においては、あるチャネルのサンプリングタイミングの再調整期間中は、常に１チャネルのエラーが発生していることになるが、この再調整期間は極めて短い。しかしながら、信頼性の低下は避けられない。そこで、インタフェース信号数は増加するものの、ＳＥＣ（１ビット誤り訂正）ではなく、ＤＥＣ（２ビット誤り訂正）のＥＣＣ符号化方式を用いることにより、信頼性の低下は防止することができる。
【００２３】
図１に示した調整チャネル選択回路８は、複数のチャネルが同時にサンプリングタイミングの再調整を実行することによる訂正不能エラーが発生しないように、チャネル制御を行う機能を有しており、この回路８は定期的なラウンドロビン制御方式を採用することにより構成可能であり、またプログラム制御により実現できるものである。
【００２４】
図３は本発明の他の実施の形態を示すブロック図であり、図１と同等部分は同一符号により示している。送信部１において、予備チャネルセレクタ１３が追加して設けられており、調整チャネル選択回路８の制御により、現在調整中のチャネル、すなわち調整パターン送出中のチャネルの送信データを予備チャネル１４として、受信部２へ送出する。
【００２５】
受信部２では、この予備チャネル１４をＤＬＬ回路１５を介して受信する。受信部２のＤＬＬ回路１２−１〜１２−ｍ＋ｎの各出力チャネルとＤＬＬ回路１５の出力チャネル（予備チャネル）とを２入力とするセレクタ１８−１〜１８−ｍ＋ｎが設けられており、これ等セレクタは、対応して設けられた判別回路１７−１〜１７−ｍ＋ｎの指示によりそれぞれ切り替えられる。また、調整指示回路１６が設けられており、この調整指示回路１６は、予備チャネル１４を介して送られてきたセレクタ（１８−１〜１８−ｍ＋ｎ）切り替え指示を判別して、判別回路１７−１〜１７−ｍ＋ｎに対して切り替え指示をなす。なお、送信部１のセレクタ１３は、送信データ３と、調整パターンと、セレクタ１８−１〜１８−ｍ＋ｎの切り替え指示とを、それぞれ選択するものである。
【００２６】
図４は上述した図３の実施の形態の動作を示すフローチャートである。図４を参照すると、調整チャネル選択回路８は、あるチャネルの再調整が必要であると判断されると（ステップＳ１）、予備チャネル１４を介して受信部２の対応チャネルのセレクタを予備チャネル１４の出力に切り替えるよう指示する（ステップＳ２）。受信部２の調整指示回路１６がこの指示を受けると、対応する判別回路に対して対応するセレクタを切り替えるよう命令する。
【００２７】
同時に、調整チャネル選択回路８は、セレクタ１３をＥＣＣ生成部５の対応チャネルに切り替えて、再調整チャネルの通常データを、予備チャネル１４を介して受信部２へ送り、受信部２の対応チャネルは予備チャネル１４から通常データを受け取る（ステップＳ３）。そのために、受信部２は正常に受信データ４を受け取ることができることになる。
【００２８】
次に、調整チャネル選択回路８は、対応するセレクタに対して調整パターン発生器７の出力を選択するようにセレクト信号を送出する（ステップＳ４）。調整チャネル選択回路８は、調整パターン発生器７に対してパターン開始信号を送出し（ステップＳ５）、調整パターン発生器７は、受信部２の対応するＤＬＬ回路に対してサンプリングタイミングの再調整の開始シーケンスを送出することにより、対応するＤＬＬ回路は再調整の準備を行う（ステップＳ６）。
【００２９】
そして、調整パターン発生器７は信号波形を定常化させるようなパターンを一定期間供給し（ステップＳ７）、送信部１と受信部２との間の信号波形が定常化されると（ステップＳ８）、対応するＤＬＬ回路は、受け取った再調整パターンからサンプリングタイミングの再設定を行うことになる（ステップＳ９）。サンプリングタイミング再調整の完了後に、調整パターン発生器７は、受信部２の対応セレクタを対応チャネル側に切り替える指示を送出する。受信部２の対応する判別回路はこの指示に従って（デコードして）、対応セレクタを切り替える（ステップＳ１０）。最後に、調整チャネル選択回路８は、対応チャネルを通常データ転送状態になるように、送信部１の対応セレクタに対して、ＥＣＣ生成部５側に切り替えるよう、セレクト信号を送出する（ステップＳ１１）。
【００３０】
図３，４に示した実施の形態において、予備チャネルへの切り替えタイミングの詳細を、図５に示している。図５の例では、データチャネル９−１に対応するＤＬＬ回路１２−１のサンプリングタイミングを再調整する場合のものである。調整チャネル選択回路８がデータチャネル９−１のサンプリングタイミングの調整を必要と判断すると、予備チャネルセレクタ１３は調整チャネル選択回路８側へ切り替わって受信部セレクタ１８−１の切り替え指示信号を受け取る（タイミングＴ１）。そして、次のタイミングからは、データチャネル９−１側に切り替わり、予備チャネル１４は通常データチャネル９−１から送信されるべきデータを受信部２へ送信するようになる。
【００３１】
予備チャネル１４は受信部セレクタ１８−１の切り替え指示信号を受信部２へ送り（タイミングＴ２）、調整指示回路１６は、この指示信号に従って判別回路１７−１に受信部セレクタ１８−１を切り替える指示を出す（タイミングＴ３）。従って、次のタイミングから受信部２のデータチャネル１は、予備チャネル１４からのデータを受け取ることになる。調整チャネル選択回路８がこの切り替え信号を送出した直後、データチャネル９−１に対応するセレクタ１１−１を、調整パターン発生器７側に切り替えるセレクト信号を送出し、データチャネル９−１についてサンプリングタイミングの再調整が開始される（タイミングＴ４）。
【００３２】
データチャネル９−１の再調整が終了すると、調整パターン発生器７から終了コードが送出され（タイミングＴ５）、判別回路１７−１がこの終了コードを識別して、受信部セレクタ１８−１を、ＤＬＬ回路１２−１側へ切り替える（タイミングＴ６）。調整チャネル選択回路８は、終了コード送出後、直ちにデータチャネル９−１に対応するセレクタ１１−１をＥＣＣ生成部５側に切り替えることができるように、セレクト信号を送出し（タイミングＴ７）、通常のデータ転送状態へ復帰する。
【００３３】
ここで、調整チャネル選択回路８が、予備チャネルセレクタ１３へ予備エンド信号を送る（タイミングＴ８）ことにより、通常データ転送時に、予備チャネル１４は、調整パターン発生器７からのデータ遷移の激しいデータを常時送出するように構成しておく。これにより、通常データ転送時に、予備チャネル１４のサンプリングタイミングのずれを抑止することができる。
【００３４】
本実施の形態では、冗長な予備チャネル１４を設けているので、サンプリングタイミング再調整時にも、受信データの信頼性は低下しないという利点がある。なお、調整チャネル選択回路８は、予備チャネル１４に対応するＤＬＬ回路１５に対してサンプリングタイミングの再調整をなすよう指示しても良いものである。
【図面の簡単な説明】
【００３５】
【図１】本発明の一実施の形態のブロック図である。
【図２】本発明の一実施の形態の動作を示すフローチャートである。
【図３】本発明の他の実施の形態のブロック図である。
【図４】本発明の他の実施の形態の動作を示すフローチャートである。
【図５】本発明の他の実施の形態の動作の詳細を示すシーケンス図である。
【符号の説明】
【００３６】
１  送信部
２  受信部
３  送信データ
４  受信データ
５  ＥＣＣ生成部
６  エラー訂正＆検出部
７  調整パターン発生部
８  調整チャネル選択回路
９−１〜９−ｍ  データチャネル
１０−１／１０−ｎ  パリティチャネル
１１−１〜１１−ｍ＋ｎ  送信側セレクタ
１２−１〜１２−ｍ＋ｎ，１５  ＤＬＬ回路
１３  予備チャネルセレクタ
１４  予備チャネル
１６  調整指示回路
１７−１〜１７−ｍ＋ｎ  判別回路
１８−１〜１８−ｍ＋ｎ  受信側セレクタ
【図１】
2006222587.tif 000003
【図２】
2006222587.tif 000004
【図３】
2006222587.tif 000005
【図４】
2006222587.tif 000006
【図５】
2006222587.tif 000007