(57)【要約】【課題】  スイッチング動作に伴って発生する出力ノイズを防止することができるＤ級増幅器を提供する。【解決手段】  積分回路１６は抵抗１２を通した入力信号と、抵抗１３を通した帰還信号との差を積分する。三角波発生器１７は一定周期の三角波信号を発生する。コンパレータ１８は、積分回路１６の出力と三角波発生器１７の出力とを比較し比較結果を出力する。このコンパレータ１８によってパルス幅変調信号が生成される。遅延回路３０は、コンパレータ１８の出力を一定時間遅延して出力する。バッファ増幅器１９は遅延回路３０の出力を増幅し、出力端子２０へ加えると共に抵抗１３を介して積分回路１６の入力側へ帰還する。遅延回路３０を設けたことにより、コンパレータ１８において発生するスイッチングノイズが遅延されて入力側へ戻され、これにより、出力ノイズが防止される。【選択図】    図１
2006128787.tif 000002
【特許請求の範囲】
【請求項１】
入力信号をパルス幅変調信号に変換する変換手段と、前記変換手段の出力を増幅する増幅手段と、前記増幅手段の出力を前記変換手段の入力側へ帰還する帰還手段とを具備するＤ級増幅器において、
前記変換手段と前記増幅手段との間に遅延手段を挿入したことを特徴とするＤ級増幅器。
【請求項２】
入力信号を積分する積分回路と、
三角形状の信号を発生する信号発生回路と、
前記積分回路の出力と前記信号発生回路の出力とを比較し比較結果を出力するコンパレータと、
前記コンパレータの出力を一定時間遅延して出力する遅延回路と、
前記遅延回路の出力を増幅する増幅器と、
前記増幅器の出力を前記積分回路の入力側へ帰還する帰還抵抗と、
を具備することを特徴とするＤ級増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング動作に伴って発生する出力ノイズの防止を図ったＤ級増幅器に関する。
【背景技術】
【０００２】
図２は従来のＤ級増幅器の構成例を示す回路図である。この図において、符号１は入力端子、２は入力抵抗、３は帰還抵抗、４は演算増幅器、５はコンデンサであり、演算増幅器４およびコンデンサ５によって積分回路６が構成されている。７は一定周期の三角波を発生する三角波発生器、８はコンパレータ、９はバッファ増幅器であり、このバッファ増幅器９の出力が出力端子１０へ加えられると共に、帰還抵抗３を介して入力側へ帰還される。
【０００３】
このような構成において、入力端子１へ加えられ、入力抵抗２を通した信号と、出力端子１０から帰還抵抗３を通して帰還された信号との差分が積分回路６によって積分され、この積分された信号と三角波発生器７から出力される三角波信号とがコンパレータ８において比較されて入力信号に応じたパルス幅変調信号が生成され、このパルス幅変調信号がバッファアンプ９によって増幅されて出力端子１０へ加えられる。
【０００４】
図３（ａ）は各部の波形を示す波形図であり、この図において、Ｓ１は積分回路６の出力信号、Ｓ２は三角波発生器７の出力信号、Ｓ３は出力端子１０の出力信号である。この図に示すように、出力端子１０の出力信号Ｓ３は積分回路６の出力信号Ｓ１が三角波発生器７の出力信号Ｓ２と交差する毎に立ち上がり／立ち下がり（スイッチング）を繰り返すパルス信号となる。
【０００５】
ところで、このような負帰還がかけられたＤ級増幅器は、出力端子１０の出力信号Ｓ３により、同出力信号Ｓ３とは逆方向の出力を生じるような帰還が行われる。そして、この時、演算増幅器４の動作が遅く、コンデンサ５を通る信号により、コンパレータ８が逆のパルスを出力し、ノイズ（誤動作）を発生させる。すなわち、コンパレータ８の出力には、図３（ａ）に示すスイッチングのタイミングＰ１、Ｐ２、Ｐ３においてスイッチングノイズが発生し、このスイッチングノイズが帰還抵抗３およびコンデンサ５を通して積分回路６の出力信号Ｓ１に漏れてくる。図３（ｂ）はこの様子を示した図であり、図３（ａ）の符号Ａに示す部分を拡大した図である。この図に示すように、コンパレータ８がスイッチングするタイミングにおいては、積分回路６の出力信号Ｓ１にスイッチングノイズが発生し、帰還ループの動作速度が速い場合は、図に示すように、出力信号Ｓ３にノイズ（符号Ｎ参照）が発生する。
なお、従来のＤ級増幅器を記載した文献として、特許文献１が知られている。この特許文献１には、出力段増幅器に基づくノイズを軽減する技術が記載されている。
【特許文献１】実公平３−２１０５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は上記事情を考慮してなされたもので、その目的は、スイッチング動作に伴って発生する出力ノイズを防止することができるＤ級増幅器を提供することにある。
【課題を解決するための手段】
【０００７】
この発明は上記の課題を解決するためになされたもので、請求項１に記載の発明は、入力信号をパルス幅変調信号に変換する変換手段と、前記変換手段の出力を増幅する増幅手段と、前記増幅手段の出力を前記変換手段の入力側へ帰還する帰還手段とを具備するＤ級増幅器において、前記変換手段と前記増幅手段との間に遅延手段を挿入したことを特徴とするＤ級増幅器である。
【０００８】
請求項２に記載の発明は、入力信号を積分する積分回路と、三角形状の信号を発生する信号発生回路と、前記積分回路の出力と前記信号発生回路の出力とを比較し比較結果を出力するコンパレータと、前記コンパレータの出力を一定時間遅延して出力する遅延回路と、前記遅延回路の出力を増幅する増幅器と、前記増幅器の出力を前記積分回路の入力側へ帰還する帰還抵抗とを具備することを特徴とするＤ級増幅器である。
【発明の効果】
【０００９】
この発明によれば、入力信号をパルス幅変調信号に変換する変換手段と、前記変換手段の出力を増幅する増幅手段と、前記増幅手段の出力を前記変換手段の入力側へ帰還する帰還手段とを具備するＤ級増幅器において、変換手段と増幅手段との間に遅延手段を挿入したので、スイッチング動作に伴って発生する出力ノイズを防止することができる効果が得られる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照し、この発明の実施の形態について説明する。図１はこの発明の一実施の形態によるＤ級増幅器の構成を示すブロック図である。この図において、１１は入力端子、１２は入力抵抗である。１３は出力端子２０に得られる出力信号を入力側へ帰還する帰還抵抗であり、入力抵抗１２の一端と帰還抵抗１３の一端が接続され、演算増幅器１４の反転入力端に接続されている。演算増幅器１４の非反転入力端は接地され、また、反転入力端と出力端間にコンデンサ１５が接続され、このコンデンサ１５と演算増幅器１４とによって積分回路１６が構成されている。そして、この積分回路１６の出力信号Ｓ１ががコンパレータ１８の非反転入力端へ加えられる。
【００１１】
１７は三角波発生器であり、一定周期の三角波信号Ｓ２を発生し、コンパレータ１８の反転入力端へ出力する。コンパレータ１８は積分回路１６の出力信号Ｓ１が三角波信号Ｓ２より大の場合に”Ｈ（ハイ）”レベルの出力信号Ｓ４を出力し、積分回路１６の出力信号Ｓ１が三角波信号Ｓ２より小の場合に”Ｌ（ロー）”レベルの出力信号Ｓ４を出力する。すなわち、このコンパレータ１８によって積分回路１６の出力信号Ｓ１がパルス幅変調信号に変換される。そして、このコンパレータ１８の出力信号Ｓ４は遅延回路３０へ加えられる。
【００１２】
遅延回路３０は、コンパレータ１８の出力信号Ｓ４を一定時間Ｄｅ（図３（ｃ）参照）だけ遅延させてバッファ増幅器１９へ出力する。バッファ増幅器１９は遅延回路３０の出力信号を増幅して出力する。このバッファ増幅器１９の出力信号Ｓ３は出力端子２０へ加えられると共に、上述した帰還抵抗１３を介して積分回路１６へ負帰還される。
【００１３】
図３（ｃ）は上述したＤ級増幅器の動作を説明するための波形図であり、この図において符号Ｓ１〜Ｓ４はそれぞれ上述した信号Ｓ１〜Ｓ４を示す。上述したように、図１のＤ級増幅器はコンパレータ１８の出力端とバッファ増幅器１９の入力端間に遅延時間Ｄｅの遅延回路３０が挿入されている。この結果、コンパレータ１８の出力信号Ｓ４の立ち上がり／立ち下がり時点において発生するスイッチングノイズが時間Ｄｅだけ遅延されて積分回路１６の出力に漏れてくる。しかし、この時点においてコンパレータ１８の出力は既に立ち上がりまたは立ち下がっており、したがって、積分回路１６の出力に漏れたスイッチングノイズによってコンパレータ１８の出力にノイズが発生することがない。
【産業上の利用可能性】
【００１４】
この発明は、特に、オーディオ信号のパワー増幅回路に用いて好適である。
【図面の簡単な説明】
【００１５】
【図１】この発明の一実施形態によるＤ級増幅器の構成を示す回路図である。
【図２】従来のＤ級増幅器の構成を示す回路図である。
【図３】図１に示す実施形態によるＤ級増幅器および図２に示す従来のＤ級増幅器の動作を説明するための波形図である。
【符号の説明】
【００１６】
１１…入力端子、１２…入力抵抗、１３…帰還抵抗、１４…演算増幅器、１５…コンデンサ、１６…積分回路、１７…三角波発生器、１８…コンパレータ、１９…バッファ増幅器、２０…出力端子、３０…遅延回路。
【図１】
2006128787.tif 000003
【図２】
2006128787.tif 000004
【図３】
2006128787.tif 000005