(57)【要約】【課題】  半導体基板の裏面に付着した重金属の拡散に起因する素子特性の劣化を抑制し、且つ機械的強度を高めることが出来る半導体装置を提供する。【解決手段】  半導体チップ１１は、ＭＩＳトランジスタのソース・ドレイン拡散層を上面に有する素子形成領域２１と、素子形成領域２１の周囲を囲むスクライブ領域２２とを有するシリコン基板１６を備える。シリコン基板１６の素子形成領域２１の裏面が機械研削面２３を有し、スクライブ領域２２の裏面が機械研削面２３よりも表面粗さが小さなポリッシュ研磨面２４を有する。【選択図】  図２
2006032418.tif 000002
【特許請求の範囲】
【請求項１】
半導体活性層を上面に有する素子形成領域と、該素子形成領域の周囲を囲むスクライブ領域とを有する半導体基板を備える半導体装置において、
前記半導体基板の素子形成領域の裏面が機械研削面を有し、前記スクライブ領域の裏面が前記機械研削面よりも表面粗さが小さな研磨面を有することを特徴とする半導体装置。
【請求項２】
前記半導体基板の厚みが１３０μｍ以下である、請求項１に記載の半導体装置。
【請求項３】
前記機械研削面の中心線表面粗さが５０ｎｍ以上であり、前記研磨面の中心線表面粗さが５０ｎｍ未満である、請求項１又は２に記載の半導体装置。
【請求項４】
半導体記憶装置として構成される、請求項１〜３の何れか一に記載の半導体装置。
【請求項５】
半導体活性層を上面に有する素子形成領域と、該素子形成領域の周囲を囲むスクライブ領域とを有する半導体基板を備える半導体装置を製造する方法において、
ウエハの状態で、前記半導体基板の裏面を機械研削し研削面を形成する工程と、前記研削面のうち前記スクライブ領域の裏面のみを研磨する研磨工程とを有することを特徴とする半導体装置の製造方法。
【請求項６】
前記研磨工程は、長方形状の研磨面を有する研磨パッドを、長手方向に移動させて行う、請求項５に記載の半導体装置の製造方法。
【請求項７】
前記研磨工程は、回転する円板ブレードの円周上に形成された研磨面を、回転面内で移動させて行う、請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、更に詳細には、小さな厚みを有する半導体装置を製造する技術に関する。
【背景技術】
【０００２】
近年、携帯電話やデジタルカメラといった電子機器の小型化を達成するために、電子機器に組み込まれる実装部品の高密度化が要求されている。特に、高さ方向の高密度化を達成するために、半導体チップの薄厚化が進められている。小さな厚みを有する半導体チップを製造する従来の製造方法では、先ず、ウエハの主表面に所望の半導体素子、配線、層間絶縁膜、及び保護膜等を形成する。次いで、ウエハの裏面に対して機械研削を行い、ウエハを薄厚化する。引き続き、ウエハをチップ毎に分離することによって、所望の厚みを有する半導体チップを形成している。
【０００３】
ところで、ウエハに対して機械研削を行うと、ウエハの機械的強度が極端に不足する問題が生じる。これは、薄厚化によってウエハの機械的強度が低下することに加え、機械研削によってウエハの裏面にクラック等を含む研削傷が形成され、この研削傷を起点とした亀裂が生じ易くなるためである。このようなウエハから形成された半導体チップについて機械的強度の低下に伴い、半導体パッケージ組立ての歩留まり低下を招く。
【０００４】
ウエハの機械的強度を高めるために、特許文献１では、機械研削に後続して、ウエハの裏面の全面に渡って高い研磨精度を有するポリッシュ研磨を行い、機械研削によって形成された研削傷を除去することを提案している。近年、特に複数の半導体チップを一体化してパッケージとするマルチチップパッケージ（ＭＣＰ：Multi-chip Package）では、半導体チップを例えば１００μm以下といった極めて小さな厚みに形成することが要求されるため、半導体チップの製造に際して、特許文献１の手法が採用されている。
【特許文献１】特開２０００−１２４１７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１の発明によれば、ウエハの機械的強度を低下させる研削傷をポリッシュ研磨で除去することによって、半導体チップの機械的強度を高めることが出来る。しかし、同特許文献の発明によれば、半導体チップを半導体パッケージに組み立てた後に、半導体チップの素子特性が劣化する問題が新たに生じている。このような半導体チップの素子特性の劣化は、下記の段階を経ることによって生じる。
【０００６】
ウエハの裏面に対する機械研削によって、ウエハの裏面には微量の重金属が付着する。この重金属は、機械研削に後続するポリッシュ研磨では殆ど除去されない。本発明者が確認したところ、機械研削によってウエハの裏面に付着した銅（Ｃｕ）は、ポリッシュ研磨を経た後、１×１０11atoms／cm2程度しか低減しなかった。
【０００７】
半導体チップを半導体パッケージに組み立てるパッケージ組立て工程について、以下、チップ上にリードを配置するＴＳＯＰ（Thin Small Outline Package）型のＬＯＣ（Lead On Chip）パッケージを例として挙げる。先ず、ＬＯＣテープが貼付されたリードを、ＬＯＣテープを介して半導体チップに接合する。ＬＯＣテープは、絶縁シートの両面に樹脂が塗布されたテープである。次いで、ワイヤボンディング法を用いて、半導体チップ上の電極とリードとをワイヤで接続する。更に、半導体チップ、ワイヤ、及びリードの一部を熱硬化性樹脂を用いて封止する等の工程を経る。ここで、ＬＯＣテープの樹脂を硬化させるためのベーク処理として、温度が１５０℃で時間が３０分間、及び温度が２３０℃で時間が９０分間の熱処理が、また、熱硬化性樹脂を硬化させるために、温度が１８０℃で時間が数１０分〜数時間の熱処理がそれぞれ行われる。
【０００８】
上記熱処理工程によって、ウエハの裏面に付着した重金属は半導体基板（ウエハ）内に拡散する。ここで、重金属のうち最も拡散し易い銅については、上記熱処理工程によるシリコン基板中での拡散長は数１００μmになる。従って、厚みが１００μm程度の半導体チップでは、パッケージ組立て時の熱処理によって、重金属が半導体基板の主表面に容易に到達する。重金属が半導体基板の主表面に形成された半導体素子に到達することによって、半導体チップの素子特性が劣化する。
【０００９】
例えば、半導体チップがＤＲＡＭとして構成される場合には、重金属がソース・ドレイン接合の空乏層に到達すると、バンドギャップ中に不純物準位を形成し、接合リーク電流を発生させる。接合リーク電流が増加すると、半導体チップのリフレッシュ特性が劣化する。
【００１０】
ポリッシュ研磨を行わない従来の製造方法において、ウエハの裏面に残された機械研削による研削傷は、重金属を捕獲、即ちゲッタリング（gettering）する機能を有している。このため、熱処理の際に研削傷が重金属をゲッタリングすることによって、重金属の拡散が抑制されている。つまり、小さな厚みを有する半導体チップにおいては、ウエハの裏面の研削傷を除去して半導体パッケージに組み立てると、機械的強度を向上させることが出来るものの素子特性が劣化する。一方、ウエハの裏面の研削傷を残して半導体パッケージに組み立てると、素子特性の劣化は抑制できるものの機械的強度の極端な低下を招く。このように、半導体チップの機械的強度の向上と素子特性の劣化の抑制とはトレードオフの関係にあった。
【００１１】
本発明は、上記に鑑み、半導体基板の裏面に付着した重金属の拡散に起因する素子特性の劣化を抑制し、且つ機械的強度を高めることが出来る半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明に係る半導体装置は、半導体活性層を上面に有する素子形成領域と、該素子形成領域の周囲を囲むスクライブ領域とを有する半導体基板を備える半導体装置において、
前記半導体基板の素子形成領域の裏面が機械研削面を有し、前記スクライブ領域の裏面が前記機械研削面よりも表面粗さが小さな研磨面を有することを特徴としている。
【００１３】
また、本発明に係る半導体装置の製造方法は、半導体活性層を上面に有する素子形成領域と、該素子形成領域の周囲を囲むスクライブ領域とを有する半導体基板を備える半導体装置を製造する方法において、
ウエハの状態で、前記半導体基板の裏面を機械研削し研削面を形成する工程と、前記研削面のうち前記スクライブ領域の裏面のみを研磨する研磨工程とを有することを特徴としている。
【発明の効果】
【００１４】
本発明の半導体装置によれば、半導体基板の素子形成領域の裏面が機械研削面を有することにより、半導体パッケージ組立て時などの熱処理によって、半導体基板の裏面に付着した重金属が半導体活性層に拡散することを抑制できる。従って、半導体装置の素子特性の劣化を抑制することが出来る。スクライブ領域の裏面が前記機械研削面よりも表面粗さが小さな研磨面を有することにより、半導体基板の周縁部からの亀裂の発生を抑制して、半導体装置の機械的強度を効果的に高めることができる。
【００１５】
本発明の半導体装置は、半導体基板の厚みが１３０μｍ以下である半導体装置に適用することによって、上記効果が顕著に得られる。特に、半導体基板の厚みが１００μｍ以下である半導体装置に適用すると、その効果は顕著である。本発明の半導体装置の好適な実施態様では、前記機械研削面の中心線表面粗さが５０ｎｍ以上、例えば１００ｎｍであり、前記研磨面の中心線表面粗さが５０ｎｍ未満、例えば１０ｎｍである。本発明の半導体装置は、半導体記憶装置として構成されることによって、半導体装置の情報記憶特性の劣化を効果的に抑制することが出来る。
【００１６】
本発明の半導体装置の製造方法によれば、本発明の半導体装置と同様の効果を得ることが出来る。研磨工程は、例えば、長方形状の研磨面を有する研磨パッドを、長手方向に移動させて行うことが出来る。或いは、回転する円板ブレードの円周上に形成された研磨面を、回転面内で移動させて行うことも出来る。本発明で半導体活性層とは、例えば、ＤＲＡＭのＭＩＳトランジスタにおけるソース・ドレイン拡散層などである。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照し、本発明に係る実施形態に基づいて本発明を更に詳細に説明する。図１に、本発明の第１実施形態に係る半導体パッケージを示す。半導体パッケージ１０はＴＳＯＰ型のＬＯＣパッケージであって、半導体チップ１１と、ＬＣＯシール１２を介して半導体チップ１１上に接合されたリード１３と、半導体チップ１１上の図示しない電極とリード１３とを接続するワイヤ１４と、半導体チップ１１、リード１３の一部、及びワイヤ１４を覆う封止樹脂１５とを備える。リード１３の封止樹脂１５に覆われていない一端は屈曲し、外部端子を構成する。封止樹脂１５は、熱硬化性樹脂から成る。
【００１８】
半導体チップ１１はＤＲＡＭを構成し、図２の断面図に示すように、シリコン基板１６と、シリコン基板の主表面１６ａ上に形成された、半導体素子１７、配線１８、層間絶縁膜１９、及び図示しない保護膜とを備える。半導体素子１７は、例えばＭＩＳトランジスタとして構成され、ＭＩＳトランジスタに接続してキャパシタが配設され、これらを覆ってポリイミドなどの保護膜が形成される。半導体素子１７の近傍のシリコン基板１６には、図示しないが、半導体素子１７の一部を構成する、深さが１０μm程度のＭＩＳトランジスタのソース・ドレイン拡散層が形成されている。半導体素子１７及び配線１８は、半導体チップ１１の素子形成領域２１に形成されている。素子形成領域２１の外側は、２５μm程度の幅を有するスクライブ領域２２を構成する。
【００１９】
図３は、半導体チップを裏面から見た斜視図である。シリコン基板１６の素子形成領域２１の裏面は、中心線平均粗さＲａが０．１μm程度の機械研削面２３を有する。シリコン基板１６のスクライブ領域２２の裏面は、中心線平均粗さＲａが１０nm程度のポリッシュ研磨面２４を有する。半導体チップ１１の素子形成領域２１の厚みは１００μm程度で、半導体チップ１１のスクライブ領域２２の厚みは９８μｍ程度である。なお、シリコン基板の主表面１６ａ上に形成された、半導体素子１７、配線１８、層間絶縁膜１９、及び保護膜の合計の厚みは約７μmである。
【００２０】
本実施形態の半導体パッケージによれば、シリコン基板１６の素子形成領域２１の裏面が機械研削面２３を有することにより、半導体パッケージ１０組立ての熱処理によって、シリコン基板の裏面１６ｂに付着した重金属がＭＩＳトランジスタのソース・ドレイン拡散層に拡散することを抑制できる。従って、ソース・ドレイン接合における接合リーク電流の発生を抑制して、半導体チップ１１のリフレッシュ特性の劣化を抑制することが出来る。また、本実施形態の半導体パッケージでは、シリコン基板１６のスクライブ領域２２の裏面をポリッシュ研磨面２４として研削傷を除去しているので、シリコン基板１６の周縁部からの亀裂の発生を抑制し、半導体チップ１１の機械的強度を効果的に高めることができる。
【００２１】
図４に、半導体パッケージ１０を製造する手順を示す。先ず、シリコンウエハの主表面２０ａ上に、半導体素子１７、配線１８、層間絶縁膜１９、及び保護膜を形成する（ステップＡ１）。半導体素子１７を形成する際には、イオン注入により、ウエハの主表面２０ａにＭＩＳトランジスタのソース・ドレイン拡散層を形成する。本実施形態で、ウエハ２０の直径は３００mmである。
【００２２】
次いで、ウエハ２０の表面側を保護シートで覆った後、ウエハの裏面２０ｂに対して機械研削を行う（ステップＡ２）。機械研削では、先ず、粗研削として、粒度＃が３００程度の研削によって、ウエハ２０の厚みが７５０〜３００μm程度になるまで研削する。次に、仕上げ研削として、粒度＃が２０００程度の研削によって、半導体素子、配線、層間絶縁膜、及び保護膜を含むウエハ２０の厚みが１００μm程度になるまで研削する。保護シートを除去した後、水洗いを行うことによって、機械研削時にウエハの裏面２０ｂに付着したゴミなどを除去する。
【００２３】
次いで、ウエハの裏面２０ｂに対してポリッシュ研磨を行う（ステップＡ３）。ポリッシュ研磨は、図５に示すスクライブ領域２２の裏面に対してのみ行う。これによって、図６の断面に示すように、素子形成領域２１の裏面に機械研削面２３を、スクライブ領域２２の裏面にポリッシュ研磨面２４をそれぞれ形成することが出来る。引き続き、ダイシング用の保護シートをウエハの裏面２０ｂに接着した後、スクライブ領域２２においてダイシングを行う（ステップＡ４）ことによって、図２及び図３に示した半導体チップ１１を得る。
【００２４】
次いで、ＬＯＣテープが貼付されたリードを用意し、温度を１５０℃に保ちつつ、リードをＬＯＣテープを介して半導体チップ１１に接合する（ステップＡ５）。引き続き、温度が１５０℃で３０分間のベーク、及び温度が２３０℃で９０分間のベークを順次に行うことによって、ＬＯＣテープの樹脂を硬化させる。更に、ワイヤボンディング法を用いて、温度を１５０℃に保ちつつ、半導体チップ１１上の電極とリード１３とをワイヤ１４で接続する（ステップＡ６）。その後、温度が１８０℃に保たれた金属製のキャビティ中に半導体チップ１１を入れ、熱硬化性樹脂を流し込む。引き続き、温度を１８０℃として数十分間保持することによって、熱硬化性樹脂を十分に硬化させて、樹脂封止を行う（ステップＡ７）。
【００２５】
図７にポリッシュ研磨装置の一例について示す。ポリッシュ研磨装置４０は、ウエハ２０を載せるウエハステージ４１と、長方形状の研磨面を有する研磨パッド４２と、研磨パッド４２を支持する研磨ヘッド４３と、研磨ヘッド４３の上端に接続され、研磨ヘッド４３の押下げ圧力を調節する圧力調整ボックス４４とを備える。また、圧力調整ボックス４４を固定する研磨パッド支持台４５と、研磨パッド支持台４５を両端で支持するテーブル４６と、テーブル４６を案内するガイドレール４７と、歯車４８を介して、テーブル４６を揺動させる駆動モータ４９とを備える。
【００２６】
図８に、図７のVIII−VIII断面の一部を拡大して示す。圧力調整ボックス４４は、外部から圧縮空気が供給される圧縮空気供給室５０と、圧縮空気供給管５１を介して圧縮空気供給室５０から内部に圧縮空気が供給されるシリンダ５２とを備える。圧縮空気供給室５０に供給する圧縮空気の圧力を変化させることによって、研磨ヘッド４２の押下げ圧力の調整を行うことが出来る。本実施形態では、研磨パッド４２はポリウレタン樹脂から成り、スラリ（研磨溶剤）を用いないドライポリッシュによりポリッシュ研磨を行う。研磨パッド４２は、また、長手方向の長さが３００mmで、幅が８２μmである。研磨パッド４２の幅は、スクライブ領域２２の幅８０μmに、研磨パッド４２とウエハ２０との間の合わせ余裕として、２μmを加えた値である。
【００２７】
ポリッシュ研磨装置４０を用いたポリッシュ研磨は、図９に示すように、ウエハ２０をその裏面を上側にしてウエハステージ４１上に載せ、研磨パッド４２を研磨パッド４２の長手方向５３に揺動させることによって行うことが出来る。本実施形態では、揺動速度が４０mm／secで、揺動幅が１０mmの条件で、研磨量が２μmの研磨を行う。上記条件のポリッシュ研磨を、半導体チップの横方向のピッチ毎に行った後、ウエハ２０を９０度回転させて、同様のポリッシュ研磨を半導体チップの縦方向のピッチ毎に行うことによって、ステップＡ３のポリッシュ研磨を行うことが出来る。なお、ポリッシュ研磨装置４０では、ウエハ２０面上にスラリを供給することによって、ＣＭＰ（Chemical Mechanical Polishing）を行うことも出来る。
【００２８】
本実施形態に係る半導体パッケージの製造方法によれば、ウエハ２０のスクライブ領域２２の裏面に対してポリッシュ研磨を行い、素子形成領域２１の裏面に、重金属のゲッタリング機能を有する研削傷が形成された機械研削面２３を残す。これによって、ＬＯＣテープ１２の樹脂や封止樹脂１５の硬化、及びワイヤボンディングの際の熱処理によって、ウエハの裏面２０ｂに付着した重金属がソース・ドレイン拡散層に拡散することを抑制できる。なお、本実施形態で用いたポリッシュ研磨装置４０及びポリッシュ研磨装置４０を用いたポリッシュ研磨方法は一例であって、その他のポリッシュ研磨装置及びポリッシュ研磨方法を用いることも可能である。
【００２９】
本実施形態に係る半導体パッケージの製造方法に従って半導体パッケージを製造し、実施例１の半導体パッケージとした。また、比較のために、本実施形態に係る半導体パッケージの製造方法において、ウエハの裏面２０ｂの全面に対してポリッシュ研磨を行うことを除いて、同様の条件で半導体パッケージを製造し、比較例１の半導体パッケージとした。実施例１の半導体パッケージ及び比較例１の半導体パッケージについて、リフレッシュ特性の劣化状況を調べ、リフレッシュ特性の劣化率を算出した、結果を図１０に示す。比較例１の半導体パッケージでは劣化率が９．５％程度であるのに対して、実施例１の半導体パッケージでは劣化率が０．７％以下であり、本実施形態によって、リフレッシュ特性の劣化率を大幅に低減できていることが判る。
【００３０】
また、実施例１の半導体パッケージを多数個製造したところ、機械的強度の不足による不良は比較例１の半導体パッケージほどではないものの、従来のポリッシュ研磨を行わずに製造された半導体パッケージと比較して十分に少なかった。これにより、スクライブ領域２２に対してのみポリッシュ研磨を行うことによって、機械的強度を効果的に向上させ、機械的強度の不足による歩留りの低下を抑制できることが確認できた。
【００３１】
なお、本発明者が検討を行ったところ、ウエハの裏面の全面に対してポリッシュ研磨を行って半導体パッケージを製造する場合には、半導体基板の厚みが１３０μｍ以下になるとリフレッシュ特性の劣化が顕著になることが判明した。従って、半導体基板の厚みが１３０μｍ以下の半導体チップの製造に本発明を適用することによって、リフレッシュ特性の劣化を効果的に抑制することが出来る。更に、半導体基板の厚みが１００μｍ以下になるとリフレッシュ特性の劣化が特に顕著であるため、本発明の適用によってリフレッシュ特性の劣化をより効果的に抑制することが出来る。
【００３２】
図１１に、本発明の第２実施形態に係る半導体パッケージを示す。半導体パッケージ３０はＦＢＧＡ（Fine-pitch Ball Grid Array）構造を有するＭＣＰであって、ＦＢＧＡ基板３１と、ＦＢＧＡ基板３１上に配設された第１半導体チップ３３と、第１半導体チップ３２上に配設された第２半導体チップ３５とを備える。ＦＢＧＡ基板３１と第１半導体チップ３２、及び第１半導体チップ３２と第２半導体チップ３５は、それぞれ接着テープ３２，３４を介して接合されている。接着テープ３２，３４は、何れも絶縁シートの両面に樹脂が塗布されたテープである。
【００３３】
第１半導体チップ３３上及び第２半導体チップ２５上にそれぞれ形成された電極（図示なし）と、ＦＢＧＡ基板３１上に形成された電極（図示なし）とは、ワイヤ３６によって接続されている。ＦＢＧＡ基板３１の裏面には半田バンプ３７が配設され、図示しないマザーボード等のプリント基板に接続される。また、ＦＢＧＡ基板３１上の第１半導体チップ３３、第２半導体チップ３５、及びワイヤ３６は、熱硬化性樹脂から成る封止樹脂３８によって覆われている。
【００３４】
第１半導体チップ３３はＤＲＡＭを構成し、第１実施形態の半導体チップ１１と同様の構成を有している。第２半導体チップ３５は、論理回路チップを構成する。本実施形態の半導体パッケージによれば、第１半導体チップ３３が、第１実施形態の半導体チップ１１と同様の構成を有することにより、第１半導体チップ３３のリフレッシュ特性の劣化を抑制し、且つ第１半導体チップ３３の機械的強度を効果的に高めることができる。
【００３５】
図１２に、半導体パッケージ３０を製造する手順を示す。本実施形態に係る半導体パッケージの製造方法では、先ず、図４のステップＡ１〜ステップＡ４に従い、第１半導体チップ３３の形成を行う。ここで、ステップＡ３のポリッシュ研磨工程では、第１実施形態のポリッシュ研磨装置４０に代えて、下記のポリッシュ研磨装置を用いる。
【００３６】
図１３に本実施形態のポリッシュ研磨工程で用いられるポリッシュ研磨装置について示す。また、図１３のブレード（６１）について側面及び正面から見た様子を図１４（ａ）、（ｂ）にそれぞれ示す。ポリッシュ研磨装置６０は、回転軸６１ａを中心に回転する円盤状のブレード６１と、ブレード６１の外周面に帯状に取り付けられた研磨パッド６２とを備える。また、ブレード６１を回転させる駆動モータ６３と、スラリを供給するスラリ供給管６４と、駆動モータ６３及びスラリ供給管６４を支持する支持アーム６５とを備える。更に、ブレード６１の側面に対して平行な方向に移動可能な図示しないウエハステージを備える。本実施形態では、研磨パッド６２は、ポリエステル繊維不織布から成り、幅が８０μmである。研磨パッド６２の幅は、スクライブ領域２２の幅と同じである。
【００３７】
ポリッシュ研磨装置６０を用いたポリッシュ研磨は、先ず、ウエハの裏面２０ｂを上側にしてウエハステージ上に載せる。次いで、スラリ供給管６４からスラリを供給し、且つブレード６１を回転させつつ、研磨パッド６２がウエハ２０に当接した状態で、ウエハステージをブレード６１の側面と平行な方向に少しずつ移動させることによって行う。本実施形態では、ブレード６１の回転速度が１００rpmで、押下げ圧力が２００g／cm2で、ウエハステージの移動速度が２０mm／secの条件で、研磨量が２μmの研磨を行う。上記条件のポリッシュ研磨を、半導体チップの横方向のピッチ毎に行った後、ウエハ２０を９０度回転させて、同様のポリッシュ研磨を半導体チップの縦方向のピッチ毎に行うことによって、ステップＡ３のポリッシュ研磨を行うことが出来る。なお、ポリッシュ研磨装置６０でも、スラリを用いないドライポリッシュを行うことも出来る。
【００３８】
ステップＡ４に後続して、第２半導体チップ３５を公知の方法を用いて形成する（ステップＢ１）。次いで、温度を１８０℃に保ちつつ、第１半導体チップ３３を、裏面にはんだバンプ３７が形成されたＦＢＧＡ基板３１上に接着テープ３２を介して接合する（ステップＢ２）。次に、第２半導体チップ３５を第１半導体パッケージ３３上に接着テープ３４を介して接合する（ステップＢ３）。
【００３９】
次いで、ワイヤボンディング法によって、温度を１８０℃に保ちつつ、第１半導体チップ３３上の電極（図示なし）及び第２半導体チップ３５上の電極（図示なし）とＦＢＧＡ基板３１上の電極（図示なし）との間をワイヤ３６でそれぞれ接続する（ステップＢ４）。引き続き、温度を１８０℃に保ちつつ、ＦＢＧＡ基板３１上の第１半導体チップ３３、第２半導体チップ３５、及びワイヤ３６を覆う熱硬化性樹脂から成る封止樹脂３８を塗布する（ステップＢ５）。その後、温度が１８０℃で５時間程度のベークを行い、接着テープ３２，２４の樹脂及び封止樹脂３８を完全に硬化させることによって、半導体パッケージ３０を完成する。半導体パッケージ３０を完成させた後、温度が２５０℃で、半田バンプ３７のリフローを行い、半導体パッケージ３０を図示しないプリント基板に取り付ける（ステップＢ６）。
【００４０】
本実施形態に係る半導体パッケージの製造方法によれば、第1半導体チップ３３において、ウエハの裏面２０ｂに付着した重金属が、接着テープ３２，３４の樹脂や封止樹脂３６の硬化、ワイヤボンディング、及び、半田バンプ３７のリフローの際の熱処理によって、ソース・ドレイン拡散層に拡散することを抑制できる。なお、本実施形態では、第１半導体チップ３３について、シリコン基板１６のスクライブ領域２２の裏面に対してポリッシュ研磨を行う構成としたが、第２半導体チップ３５についても同様の構成とすることによって、第２半導体チップ３５の素子特性の劣化を抑制することが出来る。また、本実施形態で用いたポリッシュ研磨装置６０及びポリッシュ研磨装置６０を用いたポリッシュ研磨方法は一例であって、その他のポリッシュ研磨装置及びポリッシュ研磨方法、例えば第１実施形態で用いたポリッシュ研磨装置４０及びポリッシュ研磨装置４０を用いたポリッシュ研磨方法を用いることも可能である。
【００４１】
本実施形態に係る半導体パッケージの製造方法に従って半導体パッケージを製造し、実施例２の半導体パッケージとした。また、比較のために、本実施形態に係る半導体パッケージの製造方法において、第１半導体チップ３３のウエハの裏面２０ｂの全面にポリッシュ研磨を行うことを除いては同様の条件で半導体パッケージを製造し、比較例２の半導体パッケージとした。実施例２の半導体パッケージ及び比較例２の半導体パッケージについて、第１半導体チップ３３のリフレッシュ特性の劣化状況を調べ、リフレッシュ特性の劣化率を算出した。結果を図１５に示す。比較例２の半導体パッケージでは劣化率が３．９％程度であるのに対して、実施例２の半導体パッケージでは劣化率が０．６％程度であり、本実施形態によって、リフレッシュ特性の劣化率を大幅に低減できていることが判る。
【００４２】
以上、本発明をその好適な実施形態に基づいて説明したが、本発明に係る半導体装置及びその製造方法は、上記実施形態の構成にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施した半導体装置及びその製造方法も、本発明の範囲に含まれる。
【図面の簡単な説明】
【００４３】
【図１】第１実施形態の半導体パッケージの構成を示す断面図である。
【図２】図１の半導体チップを拡大して示す断面図である。
【図３】半導体チップを裏面から見た斜視図である。
【図４】第１実施形態の半導体パッケージを製造する手順を示すフローチャートである。
【図５】第１実施形態の半導体パッケージを製造する一製造段階を示す平面図である。
【図６】第１実施形態の半導体パッケージを製造する一製造段階を示す断面図である。
【図７】第１実施形態のポリッシュ研磨装置の構成を示す斜視図である。
【図８】図７のVIII−VIII断面の一部を示す断面図である。
【図９】図７のポリッシュ研磨装置を用いたポリッシュ研磨方法を示す平面図である。
【図１０】実施例１の半導体パッケージ及び比較例１の半導体パッケージのリフレッシュ特性劣化率をそれぞれ示すグラフである。
【図１１】第２実施形態の半導体パッケージの構成を示す断面図である。
【図１２】第２実施形態の半導体パッケージを製造する手順を示すフローチャートである。
【図１３】第２実施形態のポリッシュ研磨装置の構成を示す斜視図である。
【図１４】図１４（ａ）は、図１３のブレードを側面から見た平面図であり、図１４（ｂ）は、図１３のブレード及びその近傍をブレードの正面から見た平面図である。
【図１５】実施例２の半導体パッケージ及び比較例２の半導体パッケージのリフレッシュ特性劣化率をそれぞれ示すグラフである。
【００４４】
１０：（第１実施形態の）半導体パッケージ
１１：半導体チップ
１２：ＬＯＣシール
１３：リード
１４：ワイヤ
１５：封止樹脂
１６：シリコン基板
１６ａ：（シリコン基板の）主表面
１６ｂ：（シリコン基板の）裏面
１７：半導体素子
１８：配線
１９：層間絶縁膜
２０：シリコンウエハ
２１：素子形成領域
２２：スクライブ領域
２３：機械研削面
２４：ポリッシュ研磨面
３０：（第２実施形態の）半導体パッケージ
３１：ＦＢＧＡ基板
３２，３４：接着テープ
３３：第１半導体チップ
３５：第２半導体チップ
３６：ワイヤ
３７：半田バンプ
３８：封止樹脂
４０：（第１実施形態の）ポリッシュ研磨装置
４１：ウエハステージ
４２：研磨パッド
４３：研磨ヘッド
４４：圧力調整ボックス
４５：研磨パッド支持台
４６：テーブル
４７：ガイドレール
４８：歯車
４９：駆動モータ
５０：圧縮空気供給室
５１：圧縮空気供給管
５２：シリンダ
５３：研磨パッドの長手方向
６０：（第２実施形態の）ポリッシュ研磨装置
６１：ブレード
６１ａ：（ブレードの）回転軸
６２：研磨パッド
６３：駆動モータ
６４：スラリ供給管
６５：支持アーム
【図１】
2006032418.tif 000003
【図２】
2006032418.tif 000004
【図３】
2006032418.tif 000005
【図４】
2006032418.tif 000006
【図５】
2006032418.tif 000007
【図６】
2006032418.tif 000008
【図７】
2006032418.tif 000009
【図８】
2006032418.tif 000010
【図９】
2006032418.tif 000011
【図１０】
2006032418.tif 000012
【図１１】
2006032418.tif 000013
【図１２】
2006032418.tif 000014
【図１３】
2006032418.tif 000015
【図１４】
2006032418.tif 000016
【図１５】
2006032418.tif 000017