(57)【要約】【課題】  切断済みのヒューズに繰りかえし電圧が印加されることにより、エレクトロマイグレーションが発生し、ヒューズの有する抵抗値が低下する場合がある。ヒューズの閾値が低下しても、その度合いが軽微であれば、そのヒューズが形成された半導体製品が動作可能である。しかし、例えば出荷前の製品の良否検査に用いる比較的厳しい切断判定の閾値を、製品の故障判定に適用すれば、抵抗値の低下が軽微であり、故障には至っていない半導体製品が故障と判定されてしまう。【解決手段】  半導体製品に形成されたヒューズが切断されているか否かを２回以上判定する際に、先の判定に用いる閾値よりも、後の判定に用いる閾値をゆるくする【選択図】  図１
2006222205.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に第１および第２ノードを有するヒューズを形成する工程と、
前記ヒューズが切断されているかどうかの検査を、前記ヒューズが第1抵抗値よりも大きいかどうかで行い、さらに第2抵抗値よりも大きいかどうかで行う工程と、
を有し、
前記第2抵抗値が前記第1抵抗値よりも低いこと、
を特徴とする半導体製品の製造方法。
【請求項２】
一端が前記第２ノードに接続された抵抗性素子を形成する工程をさらに有し、
前記ヒューズが切断されているかどうかを検査する工程は、
前記第１ノードと前記抵抗性素子の他端との間に、第1電位差を印加する工程と、
前記第１ノードと前記抵抗性素子の前記他端との間に、前記第１電位差とは異なる第２電位差を印加する工程と、
を有すること、
を特徴とする請求項１に記載の半導体製品の製造方法。
【請求項３】
前記ヒューズが切断されているかどうかを検査する工程は、
前記第１電位差を印加する工程のあとに、前記第２ノードの電位と閾値電位とを比較する工程と、
前記第２電位差を印加する工程のあとに、前記第２ノードの電位と前記閾値電位とを比較する工程と、
を有すること、
を特徴とする請求項２に記載の半導体製品の製造方法。
【請求項４】
前記第１電位差と前記第２電位差との少なくとも一方は、前記半導体製品の外部の電源により発生されること、
を特徴とする請求項２若しくは３に記載の半導体製品の製造方法。
【請求項５】
前記第１電位差と前記第２電位差との少なくとも一方は、前記半導体製品内部の電源により発生されること、
を特徴とする請求項２若しくは３に記載の半導体製品の製造方法。
【請求項６】
前記電源が、
前記第１ノード若しくは前記抵抗性素子の前記他端のいずれか一方に接地電位および接地電位よりも低い負電位を印加すること、
を特徴とする請求項４もしくは請求項５に記載の半導体製品の製造方法。
【請求項７】
前記電源が、
前記第１ノード若しくは前記抵抗性素子の前記他端のいずれか一方に電源電位および電源電位よりも低い電位を印加すること、
を特徴とする請求項４若しくは請求項５に記載の半導体製品の製造方法。
【請求項８】
前記第１ノードもしくは前記抵抗性素子の前記他端の少なくとも一方が外部電極パッドであり、
前記外部電極パッドが前記ヒューズを切断するための電流を供給するためのパッドを兼ねること、
を特徴とする請求項２に記載の半導体製品の製造方法。
【請求項９】
前記第１ノードに第１および第２パッドを接続する工程をさらに有し、
前記第１ノードと前記第１パッドとの間の抵抗値と、前記第１ノードと前記第２パッドとの間の抵抗値とが互いに異なり、
前記第１パッドと前記抵抗性素子の前記他端との間に第３電位差を印加することにより、前記第１電位差を発生させ、
前記第２パッドと前記抵抗性素子の前記他端との間に前記第３電位差を印加することにより前記第２電位差を発生させること、
を特徴とする請求項２に記載の半導体製品の製造方法。
【請求項１０】
前記第１パッドもしくは前記第2パッドの少なくとも一方が外部電極パッドであり、
前記外部電極パッドが前記ヒューズを切断するための電流を供給するためのパッドを兼ねること、
を特徴とする請求項９に記載の半導体製品の製造方法。
【請求項１１】
前記電源が、
前記負電位を印加することにより前記第1電位差を発生させ、
接地電位を印加することにより前記第2電位差を発生させること、
を特徴とする請求項６に記載の半導体製品の製造方法。
【請求項１２】
前記電源が、
前記電源電位よりも低い電位を印加することにより前記第1電位差を発生させ、
前記電源電位を印加することにより前記第2電位差を発生させること、
を特徴とする請求項７に記載の半導体製品の製造方法。
【請求項１３】
前記ヒューズが、電流を流すことにより切断されるヒューズであること、
を特徴とする請求項１ないし請求項１２のいずれか一に記載の半導体製品の製造方法。
【請求項１４】
前記ヒューズが、エレクトロマイグレーションにより切断されるヒューズであること、
を特徴とする請求項１３に記載の半導体製品の製造方法。
【請求項１５】
前記第２ノードの電位と前記閾値電位との比較は、前記半導体製品内に形成された比較回路により行うこと、
を特徴とする請求項３に記載の半導体製品の製造方法。
【請求項１６】
前記比較回路が、前記第２ノードの電位と前記閾値電位とを比較する論理回路を含むこと、
を特徴とする請求項１５に記載の半導体製品の製造方法。
【請求項１７】
前記論理回路はNANDであること、
を特徴とする請求項１６に記載の半導体製品の製造方法。
【請求項１８】
前記抵抗性素子はトランジスタであること、
を特徴とする請求項２ないし請求項１２のいずれか一に記載の半導体製品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製品の製造方法、特に、その内部にヒューズを有する半導体製品の製造方法に関する。
【背景技術】
【０００２】
ヒューズが用いられる半導体製品の一例として、半導体メモリがある。半導体メモリを製造するにあたり、メモリセルに不良が発生することを完全に排除することができない。そこで、不良なメモリセルを含む半導体メモリを救済するために、回路を冗長（リダンダンシ）にすることが行われる。
【０００３】
かかる構成によれば、不良メモリセルを含む不良ビットと正常な冗長ビットとを置き換えることにより不良メモリセルを含む半導体メモリであっても、正常に動作させることができる。その置き換えに、ヒューズが用いられる技術が開発されている。この技術では、ヒューズの切断により、配線の置き換えを行うのである。
【０００４】
ヒューズの切断方法としては、レーザの照射により行う方法や、特許文献１に開示されているように、ヒューズに電流を流すことにより切断する方法が開発されている。
【０００５】
また、ヒューズが切断されているかどうかを判定するための技術も、特許文献１の図８に開示されている。この技術によると、ヒューズの両端に電位差（電圧）を印加し、その後、一方の端の電位が所定値より大きく（若しくは、小さく）なっているか否かで、ヒューズが切断されているかどうかを判定するものである。
【０００６】
【特許文献１】特開平６−１４０５１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明者は、従来の技術が以下の課題を有していることを見出した。
【０００８】
ヒューズの両端に電位差が印加されると、エレクトロマイグレーションにより、ヒューズを構成する金属が移動し、切断により分離していた金属同士が接近してくる場合がある。そのため、切断の判定を何度も繰り返すうちに、次第にヒューズの抵抗が低下する。そして、最終的には、ヒューズが切断されていないと判定されてしまうことになる。
【０００９】
すなわち、特許文献１の図8及びその関連個所に記載の方法では、半導体製品の出荷前にヒューズが切れていると判定されたとしても、出荷後に顧客が再度切断の判定をしたり、半導体製品に電源が投入される度に毎回切断の判定をしたりするうちに、ヒューズの抵抗が低下する。そして最終的には、切断の判定時にノード３９（特許文献１の図8参照）をローに保てなくなり、ヒューズが切断していないと判定されてしまう。
【００１０】
半導体製品において、ヒューズの抵抗値が十分高い場合、ヒューズの抵抗値が判定の閾値まで低下しなければ問題とならない。しかし、ヒューズの抵抗値が判定の閾値値付近であった場合、わずかな抵抗値の低下で、ヒューズが未切断であると誤判定を起こすため、半導体製品は短寿命となる。
【課題を解決するための手段】
【００１１】
本発明の要点は、半導体製品に形成されたヒューズが切断されているか否かを２回以上判定する際に、先の判定に用いる閾値よりも、後の判定に用いる閾値をゆるくすることである。
【００１２】
この要点により、先の判定を確実に行うことができ、かつ、後の判定の際には、ヒューズの抵抗値の低下が軽微であり未だ故障に至っていない半導体製品を正常品として救済することができる。
【００１３】
ここでいう閾値は、直接的にはヒューズの抵抗値であり、閾値よりもヒューズの抵抗値が大きいときに、そのヒューズが切れていると判定する。
【００１４】
しかし、切断を判定する回路の構成によっては、当該回路中のあるノードの電位から間接的にヒューズの抵抗値を読み取ることもできる。従って、切断を判定する回路中のあるノードの電位を閾値とすることもできる。
【００１５】
たとえば、本発明は、半導体基板上に第１および第２ノードを有するヒューズを形成する工程と、前記ヒューズが切断されているかどうかの検査を、前記ヒューズが第1抵抗値よりも大きいかどうかで行い、さらに第2抵抗値よりも大きいかどうかで行う工程と、を有し、前記第2抵抗値が前記第1抵抗値よりも低いこと、を特徴とする半導体製品の製造方法とすることができる。
【発明の効果】
【００１６】
本発明によれば、ヒューズの抵抗値の低下が軽微であり正常に動作可能な半導体製品が、故障と判定されることを防ぎ、当該半導体製品の寿命が過度に低下することを防止することができる。
【発明を実施するための最良の形態】
【００１７】
図１を参照して、本発明の実施の形態について説明する。
【００１８】
まず、半導体基板である半導体ウエハ上にトランジスタや配線等を形成することにより、複数のチップを形成し、各々のチップの配線内にヒューズを形成する（工程Ｓ１〜Ｓ２）。
【００１９】
ついで、必要な個所のヒューズを切断する（工程Ｓ３）。「必要な」としたは、設けられたヒューズが必ずしも切断されるとは限らないからである。例えばヒューズが冗長ビットの置き換えに用いられる場合は、不良ビットが存在しなければヒューズを切断する必要がない。ヒューズの切断は、ヒューズに電流を流すことにより行う。ヒューズに電流を流すことによりエレクトロマイグレーションが生じ、ヒューズを構成する金属が移動することにより切断される。または、電流により発生した熱で溶断する場合もある。
【００２０】
ついで、切断されているべきヒューズが切断されているか否かを検査する（工程Ｓ４）。この検査は、ヒューズの抵抗値が閾値Ｒｔｈ１よりも大きいか否かで行う。ヒューズの抵抗値がＲｔｈ１よりも大きければ、ヒューズが切断されていると判定し、次の工程Ｓ５に進む。ヒューズの抵抗値がＲｔｈ１よりも小さければ、切断されていないと判定し、例外処理工程ＳＥ１に進む。例外処理工程ＳＥ１では、再度、ヒューズの切断を行ってもよいし、半導体ウエハを不良品であると判定して終了してもよい。
【００２１】
つぎの工程Ｓ５では、半導体ウエハを個々のチップにダイシングする。
【００２２】
ダイシング後、組み立て前に、切断されているべきヒューズが切断されているかを再検査することにより、ヒューズが切断されていることを確実に判定することができる（工程Ｓ６）。この工程Ｓ６は、例えば、チップを購入した者が、そのチップが良品か否かをチェックするために行うことができる。この検査は、工程Ｓ４で用いた閾値Ｒｔｈ１よりも小さい閾値Ｒｔｈ２により行う。すなわち、ヒューズの抵抗値がＲｔｈ２よりも大きければヒューズが切断されていると判定して次の工程Ｓ７に進み、小さければ例外処理工程ＳＥ２に進む。例外処理工程ＳＥ２では、再度、ヒューズの切断を行ってもよいし、チップを不良品であると判定して終了してもよい。
【００２３】
次の工程Ｓ７では、組み立てを行う。まず、チップを配線基板上に搭載し、ワイヤボンディングやフリップチップ接続等により必要な配線を行い、樹脂によりチップの封止をして、半導体パッケージとする。ついで、この半導体パッケージを、携帯電話やデジタルカメラ等に組み入れる。但し、組み立て方は上記の方法や形態に限られるものではなく、必要に応じて、適切な方法や形態とすることができる。
【００２４】
ついで、組み立て工程Ｓ７後、チップが動作を開始する度に、どのヒューズが切断されているかを検査する（Ｓ８，Ｓ９・・・）。この工程Ｓ８，Ｓ９・・・は、例えばヒューズが冗長ビットの置き換えに用いられている場合に、メモリを制御する回路が、どのビットを用いるのかを判断するために行われる。この検査工程Ｓ８，Ｓ９・・・も閾値Ｒｔｈ１よりも小さい閾値Ｒｔｈ２により行う。すなわち、ヒューズの抵抗値がＲｔｈ２よりも大きければヒューズが切断されていると判定して通常の動作を開始し、小さければ例外処理工程ＳＥ３，ＳＥ４に進む。例外処理工程ＳＥ３，ＳＥ４では、再度、ヒューズの切断を行ってもよいし、チップが故障であると判定して終了してもよい。
【００２５】
以下に、図を用いて、本実施の形態に係る半導体チップ１００を説明する。
【００２６】
検査対象のヒューズ１は、両端に第1ノードＮ１、第２ノードＮ２を有し、図１の工程Ｓ２にて半導体基板上に形成される。ヒューズ１を切断するための電流は、第１ノードＮ１を高電位とし、その一端が第２ノードＮ２、他端が接地電位に接続されたトランジスタ６をオンにすることにより流す。トランジスタ６をオンするための信号は、ヒューズの切断を制御するための回路（図示せず）から端子Ｔ１に送られる。
【００２７】
抵抗性素子であるトランジスタ２は、図２の工程Ｓ１にて半導体ウエハに形成され、その一端Ｎ３がヒューズ１の第２ノードＮ２に接続される。
【００２８】
電源３は、ヒューズ１の第１ノードＮ１に接続される。図には、電源３が半導体チップ１００の外部にある場合を示しており、第１ノードＮ１は半導体チップ１００の外部電極パッドとなっている。この外部電極パッドは、ヒューズ１を切断するための電流を供給するパッドを兼ねることもできる。但し、電源３が半導体チップ１００の内部に設けることもできる。
【００２９】
電源４は、トランジスタ２の他端Ｎ４に接続される。図には、電源４が半導体チップ１００の内部にある場合を示したが、半導体チップ１００の外部にあってもよい。電源４が半導体チップ１００の外部にある場合には、トランジスタ２の他端Ｎ４が半導体チップ１００の外部電極パッドとなる。この外部電極パッドは、ヒューズ１を切断するための電流を供給するパッドを兼ねることもできる。
【００３０】
ヒューズ１の切断を判定する工程では、トランジスタ２をオンにした状態で、電源３および電源４を用いて、ヒューズ１の第１ノードＮ１とトランジスタ２の他端Ｎ４との間に電位差を印加する。そして、ヒューズ１の抵抗値とトランジスタ２のオン抵抗値との抵抗分割により定まる第２ノードＮ２の電位と所定の閾値電位とを比較することにより、ヒューズ１が切断されているか否かを判定するのである。
【００３１】
比較回路５は、第２ノードＮ２の電位を入力とし、その電位に応じて、所定の論理信号を端子Ｔ４に出力する。
【００３２】
比較回路５は、第２ノードＮ２の電位を入力Ｉ１、端子Ｔ３からの論理信号を入力Ｉ２とするＮＡＮＤ５１と、ＮＡＮＤ５１の出力を記憶する記憶回路５２と、トランスファゲート５３とから構成される。
【００３３】
記憶回路５２は、２つのインバータ５２１，５２２で構成されるラッチ回路である。そして、記憶回路５２の出力が比較回路５の出力として端子Ｔ４に出力される。
【００３４】
トランスファゲート５３はNAND５１と記憶回路５２の間に設けられている。トランスファゲート５３は、端子Ｔ５からの信号によりＯＮ／ＯＦＦが切り替えられる。具体的には、NAND５１の出力を記憶回路５２に送る際にONになり、記憶回路５２がNAND５１の出力を記憶した後、記憶回路５２の論理状態を固定するためにOFFになる。
【００３５】
本実施の形態の工程Ｓ４，Ｓ６，Ｓ８，Ｓ９・・・における、比較回路５の動作について説明する。
【００３６】
端子Ｔ３から入力Ｉ２に入力される論理信号はＨｉｇｈとなっている。
【００３７】
第２ノードＮ２の電位が所定の閾値電位よりも高い場合は、ＮＡＮＤ５１の入力Ｉ１はＨｉｇｈとなり、ＮＡＮＤ５１の出力および端子Ｔ４の出力はそれぞれＬｏｗ、Ｈｉｇｈとなる。
【００３８】
第２ノードＮ２の電位が所定の閾値電位よりも低い場合は、ＮＡＮＤ５１の入力Ｉ１はＬｏｗとなり、ＮＡＮＤ５１の出力および端子Ｔ４の出力はそれぞれＨｉｇｈ、Ｌｏｗとなる。
【００３９】
ヒューズ１の第１ノードＮ１とトランジスタ２の他端Ｎ４との間に電位差を印加する場合に、トランジスタ２の他端Ｎ４の電位の方が高い場合は、ヒューズ１が切断されていれば第２ノードＮ２の電位が高くなる。よって、端子Ｔ４の論理がＨｉｇｈの場合に、ヒューズ１が切れていると判定される。
【００４０】
一方、ヒューズ１の第１ノードＮ１とトランジスタ２の他端Ｎ４との間に電位差を印加する場合に、トランジスタ２の他端Ｎ４の電位の方が低い場合は、ヒューズ１が切断されていれば第２ノードＮ２の電位が低くなる。よって、端子Ｔ４の論理がＬｏｗの場合に、ヒューズ１が切れていると判定される。
【００４１】
次に、異なる閾値Ｒｔｈ１、Ｒｔｈ２を実現するかについて説明する。尚、比較回路５内部の構成は、閾値をＲｔｈ１とする場合とＲｔｈ２とする場合とで同じである。すなわち、ヒューズ１の第２ノードＮ２の電位がＨｉｇｈであるかＬｏｗであるかを判断するための閾値は、比較回路５を構成するトランジスタの温度特性等を除けば、実質的に変化しない。
【００４２】
（異なる閾値を実現する第１の方法）
第１の方法では、トランジスタ２の他端Ｎ４には、電源４から電源電位Ｖｃｃが供給される。そして、閾値をＲｔｈ１とする場合は、ヒューズ１の第１ノードＮ１に、電源３から接地電位よりもα分低い電位を供給する。閾値をＲｔｈ２とする場合は、ヒューズ１の第１ノードＮ１に、電源３から接地電位を供給する。
【００４３】
すなわち、第１ノードＮ１とトランジスタ２の他端Ｎ４との間に印加される電位差は、閾値をＲｔｈ１とする際はＶｃｃ+αとなり、閾値をＲｔｈ２とする際にはＶｃｃとなる。閾値をＲｔｈ１にする際とＲｔｈ２にする際とで、第１ノードＮ１とトランジスタ２の他端Ｎ４との間に印加される電位差が異なるのである。
【００４４】
ヒューズ１の抵抗値をＲ１、トランジスタ２のオン抵抗をＲ２として、第１ノードＮ１とトランジスタ２の他端Ｎ４との間に電位差が印加された際の、ヒューズ１の第２ノードＮ２の電位ＶＮ２を計算する。
【００４５】
まず、トランジスタ２の他端Ｎ４の電位をＶｃｃ、第１ノードＮ１の電位を−αとした場合（閾値をＲｔｈ１とする場合）、
【００４６】
【数１】
2006222205.tif 000003
となる。
【００４７】
一方、トランジスタ２の他端Ｎ４の電位をＶｃｃ、第１ノードＮ１の電位を接地電位とした場合（閾値をＲｔｈ２とする場合）、
【００４８】
【数２】
2006222205.tif 000004
となる。
【００４９】
ヒューズ１が切断されていると判定されるために、第２ノードＮ２の電位ＶＮ２が閾値電位Ｖｔｈより大きいことが必要であるとすると、トランジスタ２の他端Ｎ４の電位をＶｃｃ、第１ノードＮ１の電位を−αとした場合には、式１の右辺がＶｔｈより大きい必要がある。よって、ヒューズ１の抵抗値Ｒ１が、下記の式３の閾値Ｒｔｈ１より大きい必要がある。
【００５０】
【数３】
2006222205.tif 000005
となる。
【００５１】
一方、トランジスタ２の他端Ｎ４の電位をＶｃｃ、第１ノードＮ１の電位を接地電位とした場合には、式２の右辺がＶｔｈより大きい必要がある。よって、ヒューズ１の抵抗値Ｒ１が、下記の式４の閾値Ｒｔｈ２より大きい必要がある。
【００５２】
【数４】
2006222205.tif 000006
すなわち、Ｒｔｈ１の方が、Ｒ２・α／（Ｖｃｃ−Ｖｔｈ）分、大きくなり、異なる閾値Ｒｔｈ１、Ｒｔｈ２を実現することができる。
【００５３】
（異なる閾値を実現する第２の方法）
第２の方法では、ヒューズ１の第１ノードＮ１に、電源３から接地電位が供給される。そして、閾値をＲｔｈ１とする場合は、トランジスタ２の他端Ｎ４に、電源４から電源電位Ｖｃｃよりもα分低い電位Ｖｃｃ−αを供給する。閾値をＲｔｈ２とする場合は、トランジスタ４の他端Ｎ４に、電源４から電源電位Ｖｃｃを供給する。
【００５４】
上記第１の方法の説明と同様に、第２ノードＮ２の電位ＶＮ２を計算する。
【００５５】
まず、トランジスタ２の他端Ｎ４の電位をＶｃｃ−α、第１ノードＮ１を接地電位とした場合（閾値をＲｔｈ１とする場合）、
【００５６】
【数５】
2006222205.tif 000007
となる。
【００５７】
一方、トランジスタ２の他端Ｎ４の電位をＶｃｃ、第１ノードＮ１を接地電位とした場合（閾値をＲｔｈ２とする場合）
【００５８】
【数６】
2006222205.tif 000008
となる。
【００５９】
ヒューズ１が切断されていると判定されるために、第２ノードＮ２の電位ＶＮ２がＶｔｈより大きいことが必要であるとすると、トランジスタ２の他端Ｎ４の電位をＶｃｃ−α、第１ノードＮ１を接地電位とした場合には、式５の右辺がＶｔｈより大きい必要がある。よって、ヒューズ１の抵抗値Ｒ１が、下記の式７の閾値Ｒｔｈ１より大きい必要がある。
【００６０】
【数７】
2006222205.tif 000009
となる。
【００６１】
一方、トランジスタ２の他端Ｎ４の電位をＶｃｃ、第１ノードＮ１を接地電位とした場合には、式６の右辺がＶｔｈより大きい必要がある。よって、ヒューズ１の抵抗値Ｒ１が、下記の式８の閾値Ｒｔｈ２より大きい必要がある。
【００６２】
【数８】
2006222205.tif 000010
すなわち、Ｒｔｈ１の方が、Ｒ２・α・Ｖｔｈ／｛（Ｖｃｃ−Ｖｔｈ）・（Ｖｃｃ−Ｖｔｈ−α）｝分、大きくなり、異なる閾値Ｒｔｈ１、Ｒｔｈ２を実現することができる。
【００６３】
（異なる閾値を実現する第３の方法）
第３の方法では、ヒューズ１の第１ノードＮ１に、電源３から電源電位Ｖｃｃが供給される。そして、閾値をＲｔｈ１とする場合は、トランジスタ２の他端Ｎ４に電源４から接地電位を供給する。閾値をＲｔｈ２とする場合は、トランジスタ４の他端Ｎ４に、電源４から接地電位よりもα分低い電位−αを供給する。
【００６４】
上記第１の方法の説明と同様に、第２ノードＮ２の電位ＶＮ２を計算する。
【００６５】
まず、第１ノードＮ１の電位をＶｃｃ、トランジスタ２の他端Ｎ４の電位を接地電位とした場合（閾値をＲｔｈ１とする場合）、
【００６６】
【数９】
2006222205.tif 000011
となる。
【００６７】
一方、第１ノードＮ１の電位をＶｃｃ、トランジスタ２の他端Ｎ４の電位を−αとした場合（閾値をＲｔｈ２とする場合）、
【００６８】
【数１０】
2006222205.tif 000012
となる。
【００６９】
ヒューズ１が切断されていると判定されるために、第2ノードＮ２の電位ＶＮ２が閾値電位Ｖｔｈより小さいことが必要であるとすると、第１ノードＮ１の電位をＶｃｃ、トランジスタ２の他端Ｎ４を接地電位とした場合には、式９の右辺がＶｔｈより小さい必要がある。よって、ヒューズ１の抵抗値Ｒ１が、下記の式１１の閾値Ｒｔｈ１より大きい必要がある。
【００７０】
【数１１】
2006222205.tif 000013
一方、第１ノードＮ１の電位をＶｃｃ、トランジスタ２の他端Ｎ４の電位を−αとした場合は、式１０の右辺がＶｔｈより小さい必要がある。よって、ヒューズ１の抵抗値Ｒ１が下記の式１２の閾値Ｒｔｈ２よりも大きい必要がある。
【００７１】
【数１２】
2006222205.tif 000014
すなわち、Ｒｔｈ１のほうが、Ｒ２・（Ｖｃｃ−Ｖｔｈ）・α／｛Ｖｔｈ・（Ｖｔｈ+α）｝分大きくなり、異なる閾値Ｒｔｈ１、Ｒｔｈ２を実現することができる。
【００７２】
（異なる閾値を実現する第４の方法）
第４の方法では、トランジスタ２の他端Ｎ４に、電源４から接地電位が供給される。そして、閾値をＲｔｈ１とする場合は、第１ノードＮ１に電源３から電源電位Ｖｃｃを供給する。閾値をＲｔｈ２とする場合は、第１ノードＮ１に電源３から電源電位よりもα分低い電位Ｖｃｃ−αを供給する。
【００７３】
上記第１の方法の説明と同様に、第２ノードＮ２の電位ＶＮ２を計算する。
【００７４】
まず、第１ノードＮ１の電位をＶｃｃ、トランジスタ２の他端Ｎ４の電位を接地電位とした場合（閾値をＲｔｈ１とする場合）、
【００７５】
【数１３】
2006222205.tif 000015
となる。
【００７６】
一方、第１ノードＮ１の電位をＶｃｃ−α、トランジスタ２の他端Ｎ４の電位を接地電位とした場合（閾値をＲｔｈ２とする場合）、
【００７７】
【数１４】
2006222205.tif 000016
となる。
【００７８】
ヒューズ１が切断されていると判定されるために、第2ノードＮ２の電位ＶＮ２が閾値電位Ｖｔｈより小さいことが必要であるとすると、第１ノードＮ１の電位をＶｃｃ、トランジスタ２の他端Ｎ４を接地電位とした場合には、式１３の右辺がＶｔｈより小さい必要がある。よって、ヒューズ１の抵抗値Ｒ１が、下記の式１１の閾値Ｒｔｈ１より大きい必要がある。
【００７９】
【数１５】
2006222205.tif 000017
一方、第１ノードＮ１の電位をＶｃｃ−α、トランジスタ２の他端Ｎ４の電位を接地電位とした場合は、式１４の右辺がＶｔｈより小さい必要がある。よって、ヒューズ１の抵抗値Ｒ１が下記の式１６の閾値Ｒｔｈ２よりも大きい必要がある。
【００８０】
【数１６】
2006222205.tif 000018
すなわち、Ｒｔｈ１のほうが、Ｒ２・α／Ｖｔｈ分大きくなり、異なる閾値Ｒｔｈ１、Ｒｔｈ２を実現することができる。
【００８１】
（異なる閾値を実現する第５の方法）
第５の方法では、図３に示すように、ヒューズ１の第１ノードＮ１に、第１パッドＰ１及び第２パッドＰ２を接続する工程を有する。この、第１パッドＰ１及び第２パッドＰ２は、図１の工程Ｓ２と工程Ｓ３との間に行うことができる。
【００８２】
第１パッドＰ１及び第２パッドＰ２は、外部電極パッドでも良い。また、第１パッドＰ１及び第２パッドＰ２は、ヒューズ１を切断するための電流を供給するパッドを兼ねることもできる。
【００８３】
また、第１ノードＮ１と第１パッドＰ１との間の抵抗値は、第１ノードＮ１と第２パッドＰ２との間の抵抗値と異なる。図３には、第１ノードＮ１と第１パッドＰ１が直接接続され、第１ノードＮ１と第２パッドＰ２とを、抵抗性素子Ｒ３を介して接続した例を示した。抵抗性素子Ｒ３は、ポリシリコン配線であってもよいし、トランジスタであってもよい。
【００８４】
図３に示した回路で、異なる閾値を実現する方法について説明する。
【００８５】
第１パッドＰ１と、トランジスタ２の他端Ｎ４との間に、電位差Ｖｃｃを印加すると、第１ノードＮ１とトランジスタ２の他端Ｎ４との間には、電位差Ｖｃｃが印加される。
【００８６】
一方、第２パッドＰ２と、トランジスタ２の他端Ｎ４との間に、電位差Ｖｃｃを印加すると、抵抗性素子Ｒ３による電圧降下により、第１ノードＮ１とトランジスタ２の他端Ｎ４との間には、電位差Ｖｃｃ−（Ｒ１+Ｒ２）・Ｖｃｃ／（Ｒ１＋Ｒ２＋Ｒ３）が印加される。
【００８７】
つまり、電位差を印加する一方の端子を第１パッドＰ１から第２パッドＰ２に変えることで、第１ノードＮ１とトランジスタ２の他端Ｎ４との間に印加される電位差を変えることができる。当該電位差を変えることができることにより、上記第１から４の方法で説明したように、異なる閾値Ｒｔｈ１、Ｒｔｈ２を実現することができる。
【００８８】
大きい方の閾値Ｒｔｈ１の大きさは、半導体製品の寿命を十分確保できる程度に大きく設定しておく。すなわち、ヒューズを切断した直後の抵抗値が大きいほど、エレクトロマイグレーションによりヒューズの抵抗値が低下し、当該半導体製品が動作できなくなるまでの時間が長くなるので、当該半導体製品の寿命を確保できるのである。
【００８９】
また、小さい方の閾値Ｒｔｈ２は、半導体製品が正常に動作できる程度の大きさに設定すればよい。
【００９０】
また、上記には、閾値を２つとする方法を説明したが、閾値が３つ以上あってもよい。その場合には、上記第１から第４の方法においては、異なるαの値（α１、α２、α３・・・）を用いることで実現できる。上記第５の方法では、第１ノードＮ１に接続されるパッドの数を３つ以上とし、それぞれのパッドと第１ノードＮ１との間の抵抗値をそれぞれ変えることで実現できる。
【図面の簡単な説明】
【００９１】
【図１】本発明の半導体製品の製造方法を説明するための図である。
【図２】本発明の半導体製品の製造方法を説明するための図である。
【図３】本発明の半導体製品の製造方法を説明するための図である。
【符号の説明】
【００９２】
１  ヒューズ
２  トランジスタ
３，４  電源
５  比較回路
５１  ＮＡＮＤ
５２  記憶回路
５２１、５２２  インバータ
５３  トランスファゲート
６  トランジスタ
Ｎ１，Ｎ２，Ｎ３，Ｎ４  ノード
Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５  端子
Ｐ１，Ｐ２  パッド
Ｒ１  抵抗性素子
【図１】
2006222205.tif 000019
【図２】
2006222205.tif 000020
【図３】
2006222205.tif 000021