(57)【要約】【課題】  柱状部の上面のみに接合されたボール状の低融点層を有する柱状電極を備えた半導体装置を提供する。【解決手段】  各低融点層２４の体積をＡ、各柱状部２２の上面の面積をＢとしたとき、Ａ≦１．３×Ｂ１．５の関係を満たすように、低融点層２４のメッキ量と柱状部２２の断面積を調整することで、低融点層２４のリフローによるボール形成時に、該低融点層２４が柱状部２２の側面へ濡れることを防止する。【選択図】  図９
2006128662.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に設けられた柱状電極を複数備えた半導体装置において、
前記柱状電極は、
導電材料から成る柱状部と、
前記柱状部よりも融点の低い導電材料で形成され、前記柱状部の上面に接合された金属ボール部とを具備し、
前記金属ボール部の体積をＡ、前記柱状部の上面の面積をＢ、前記柱状部の上面に形成された起伏部の体積をＥとしたとき、前記柱状電極は、Ａ−Ｅ≦１．３×Ｂ１．５の関係を有することを特徴とする半導体装置。
【請求項２】
前記各柱状電極のピッチの１／２をＣ、前記金属ボール部の高さをＤとしたとき、前記各柱状電極は、Ｄ≦Ｃの関係を有することを特徴とする請求項１記載の半導体装置。
【請求項３】
半導体基板に設けられた柱状電極を複数備えた半導体装置が該各柱状電極を介して配線基板上に実装された半導体装置の実装体において、
前記柱状電極は、
導電材料から成る柱状部と、
前記柱状部よりも融点の低い導電材料で形成され、前記柱状部の上面に接合された低融点金属層とを具備し、
前記低融点金属層の体積をＡ、前記柱状部の上面の面積をＢ、前記柱状部の上面に形成された起伏部の体積をＥとしたとき、前記柱状電極は、Ａ−Ｅ≦１．３×Ｂ１．５の関係を有することを特徴とする半導体装置の実装体。
【請求項４】
前記半導体装置と前記配線基板との間には、前記柱状部の側面に直接接した状態で充填されたアンダーフィルを備えたことを特徴とする請求項３記載の半導体装置の実装体。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置およびその実装体に関し、特に、狭ピッチ化に有効な半導体装置およびその実装体に関する。
【背景技術】
【０００２】
集積回路の小型化要求に伴って、半導体装置の構造はＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）に代表されるように、ベアチップに限りなく近い形で構成され、この半導体装置をフリップチップ実装によって配線基板に接合する手法が注目されている。
【０００３】
ここで、上記フリップチップ実装による半導体装置と配線基板との接合は、該半導体装置を構成する半導体基板の主面側に設けられたバンプを介して行われるが、このバンプを狭ピッチで配置するためには、バンプの体積を減少させて、隣接するバンプ同士の接触を避ける必要がある。
【０００４】
しかし、バンプの体積を減少させると、半導体基板と配線基板とのギャップが小さくなるため、接合の安定化、接続信頼性向上あるいは確保を目的として該ギャップ内に樹脂を充填するアンダーフィルが困難になる。
【０００５】
そこで、上記のギャップを確保すべく、従来からポスト状の金属柱を利用した接合バンプが検討されており、この種のポスト型接合バンプを利用した半導体装置およびその実装方法としては、例えば、下記の文献が知られている。
【特許文献１】特開平５−１３６２０１号公報
【特許文献２】特開２００２−３１３９９３号公報
【特許文献３】米国特許第６，５９２，０１９号公報  ここで、上記の特許文献１には、同文献の段落００２０および図１に示されたように、ワイヤーボンディング法によって金属柱を備えた接合バンプを形成する手法が開示されている。
【０００６】
また、特許文献２には、同文献の段落０００２〜０００７および図１８〜図２４に示されたように、メッキ法によって金属柱を形成するとともに、該金属柱の上面に半田ボールを備えた接合バンプの形成手法が開示されている。
【０００７】
また、特許文献３には、同文献の第７カラム第１６行〜第５４行および第１図〜第３図に示されたように、メッキ法によって金属柱およびその上面に半田層を形成し、該半田層をそのままの状態で配線基板に接合する手法と、該半田層をリフローにより一旦ボール状としてから配線基板に接合する手法が開示されている。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、上記特許文献１に開示された手法では、各端子ごとにワイヤーバンプを形成する必要があるため、入出力端子数の多い半導体装置への適用が困難になるとともに、各バンプの高さを揃えることが難しく、近年の多ピン狭ピッチ型の半導体装置への適用が困難と考えられる。
【０００９】
また、上記特許文献２に開示された手法では、同文献の段落０００７および図２２に示されたように、金属柱の上面が樹脂に覆われた過程が生じるため、半田ボールを形成する前に金属柱を研磨して図２３に示された状態を作る必要があるとともに、該金属柱が樹脂に埋設された状態で半導体装置が構成されるため、アンダーフィルのギャップが確保できないという課題がある。
【００１０】
一方、上記特許文献３に開示された手法では、金属柱と半田層をメッキで形成し、該金属柱が露呈した状態で配線基板に実装されるため、各バンプの高さの均一化とアンダーフィルギャップの確保という点で非常に優れた手法と考えられる。
【００１１】
しかし、この特許文献３では、同文献の第７カラム第４７行〜第５３行に示されたように、金属柱の上面に形成した半田層を一旦リフローして半田ボールを形成する場合に生じる各種課題までは言及されておらす、金属柱上に精度良く半田ボールを形成するためには、さらなる検討が必要であった。
【００１２】
そこで、本発明は、柱状部の上面に半田ボールを備えた接合バンプの形成に有効な半導体装置およびその実装体を提供する。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、請求項１記載の発明は、半導体基板に設けられた柱状電極を複数備えた半導体装置において、前記柱状電極は、導電材料から成る柱状部と、前記柱状部よりも融点の低い導電材料で形成され、前記柱状部の上面に接合された金属ボール部とを具備し、前記金属ボール部の体積をＡ、前記柱状部の上面の面積をＢ、前記柱状部の上面に形成された起伏部の体積をＥとしたとき、前記柱状電極は、Ａ−Ｅ≦１．３×Ｂ１．５の関係を有することを特徴とする。
【００１４】
上記のように、金属ボール部の体積を柱状部の上面の面積および上面に形成された起伏部との関係で所定の体積以下に収めることで、金属ボール部にかかる重力よりも柱状部との接触面で生じる張力の方が大きくなるため、低融点材料のリフローによって金属ボール部が形成される際に、該低融点材料の柱状部側面への濡れが防止される。
【００１５】
ここで、柱状部の上面に形成された起伏部とは、柱状部の側面と直角の角度で交差する水平線を該柱状部の上端部分に引いたときに、該水平線より突出した起伏部分を意味する。このような起伏部分はメッキ工程によって自然に形成される場合や意図的に形成する場合があるが、この起伏部分の体積を考慮することで、低融点材料の柱状部側面への濡れが防止できる。
【００１６】
これら構造を取る場合、前述した柱状部の上面の面積Ｂは、低融点層と接触する部分の表面積で考える。よって、これらの構造を取れば、低融点層と柱状部との接触面積が広く取れるため、低融点層の体積を増加させることができる。
【００１７】
その結果、各柱状電極の高さの均一化が図られるため、配線基板に対する各電極の接合精度が向上するとともに、アンダーフィルギャップを確保しつつも可能な限り電極ピッチを狭小化させた構造の実現が可能になる。
【００１８】
加えて、本手法によれば、柱状部に余分な側面処理を行うことなく、該柱状部の上面のみで接合された金属ボール部を形成することが可能になるため、簡易な構造で信頼性の高い柱状電極を備えた半導体装置となる。尚、本発明は、柱状部に側面処理を施すことを除外するものではなく、低融点材料の柱状部側面への濡れ防止をより確実に行うために柱状部に側面処理を行っても良い。
【００１９】
ここで、柱状部は、銅のように電気抵抗が低く融点の高い材料で形成することが望ましく、金属ボール部は半田のように融点が低く柱状部を構成する材料と馴染みの良い材料で形成することが望ましい。尚、柱状部は、ニッケル、アルミ、チタン等の導電材料で形成しても良い。
【００２０】
また、請求項２記載の発明は、請求項１記載の発明において、前記各柱状電極のピッチの１／２をＣ、前記金属ボール部の高さをＤとしたとき、前記各柱状電極は、Ｄ≦Ｃの関係を有することを特徴とする。
【００２１】
このように、柱状電極のピッチと金属ボール部の高さとの関係をさらに規定することで、本半導体装置を配線基板に実装する際に行われるリフロー時に、隣接した柱状電極間の接触を避けることができる。
【００２２】
また、請求項３記載の発明は、半導体基板に設けられた柱状電極を複数備えた半導体装置が該各柱状電極を介して配線基板上に実装された半導体装置の実装体において、前記柱状電極は、導電材料から成る柱状部と、前記柱状部よりも融点の低い導電材料で形成され、前記柱状部の上面に接合された低融点金属層とを具備し、前記低融点金属層の体積をＡ、前記柱状部の上面の面積をＢ、前記柱状部の上面に形成された起伏部の体積をＥとしたとき、前記柱状電極は、Ａ−Ｅ≦１．３×Ｂ１．５の関係を有することを特徴とする。
【００２３】
上記のように、金属ボール部の体積を柱状部の上面の面積および上面に形成された起伏部との関係で所定の体積以下に収めることで、低融点金属層の柱状部側面への濡れが防止された状態で半導体装置を配線基板に実装することができるため、各柱状電極の高さの均一化が図られ、その結果、配線基板に対する各電極の接合精度が向上するとともに、アンダーフィルギャップを確保しつつも可能な限り電極ピッチを狭小化させた構造の実現が可能になる。
【００２４】
また、請求項４記載の発明は、請求項３記載の発明において、前記半導体装置と前記配線基板との間には、前記柱状部の側面に直接接した状態で充填されたアンダーフィルを備えたことを特徴とする。
【００２５】
このように構成することで、アンダーフィルギャップが好適に確保された状態で半導体装置の狭ピッチ実装が可能になる。
【発明の効果】
【００２６】
以上説明したように、本発明によれば、柱状部の上面のみに接合されたボール部を有する柱状電極の形成が可能になる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施形態を添付図面を参照して詳細に説明する。尚、本発明は、以下説明する実施形態に限らず適宜変更可能である。
【００２８】
図１は、本実施形態に係る半導体装置の実装構造を示す断面図である。同図に示すように、本実装構造は、半導体装置１０が柱状電極２０を介して配線基板３０に実装された構造を有する。
【００２９】
半導体装置１０は、シリコンから成る半導体基板１２と、該半導体基板１２の主面側に複数設けられたアルミの電極パット１４と、該各電極パット１４を部分的に露呈させた状態で形成されたパッシベーション膜１６とで構成される。
【００３０】
柱状電極２０は、前記各電極パット１４の露呈部にそれぞれ形成された銅から成る柱状部２２と、該柱状部２２の上面に形成された半田から成る低融点層２４とで構成される。尚、この柱状部は１５μｍ以上の高さで形成することが望ましい。
【００３１】
配線基板３０は、各種パターンを内層した多層基板３２と、該多層基板３２の表面に形成された配線パターン３４とで構成される。
【００３２】
半導体装置１０と配線基板３０との電気的接合は、柱状電極２０の先端部に位置する低融点層２４を配線パターン３４上で溶融することにより行われ、該半導体装置１０と配線基板３０との間には、アンダーフィル４０が施されて、各柱状電極２０による接合状態が保護される。
【００３３】
図２は、本実施形態に係る半導体装置の第１の製造工程を示す断面図である。本実施形態に係る半導体装置を製造する場合には、まず、同図（ａ）に示すように、複数の集積回路が形成されたウェハ１３の主面側に電極パット１４を複数形成し、該各電極パット１４の中央部を露呈させた状態でパッシベーション膜１６を形成する。
【００３４】
続いて、同図（ｂ）に示すように、パッシベーション膜１６上にフォトレジスト４２を塗布し、その後、同図（ｃ）に示すように、各電極パッド１４の露呈部に対応させてフォトレジスト４２を感光し、各電極パッド１４を露呈させる開口部４４を形成する。ここで各開口部１４の幅はパッシベーション膜１６の開口幅よりも狭い幅とし、かつ、パッシベーション膜１６の端部に触れない状態で各開口部１４を形成する。
【００３５】
図３は、本実施形態に係る半導体装置の第２の製造工程を示す断面図である。同図（ａ）に示すように、前図に示した開口部４４を利用して電極パット１４上に柱状部２２を形成する。この柱状部２２の形成は銅メッキにより行われる。
【００３６】
続いて、同図（ｂ）に示すように、前図に示した開口部４４を利用して柱状部２２の上面に低融点層２４を形成する。この低融点層２４の形成は半田メッキにより行われる。
【００３７】
図４は、本実施形態に係る半導体装置の第３の製造工程を示す断面図である。同図（ａ）に示すように、前図に示したフォトレジスト４２を除去して、ウェハ１３上に形成された複数の柱状電極２０を得る。その後、同図（ｂ）に示すように、低融点層２４を加熱溶融して該低融点層２４をボール状に加工する。この加熱溶融処理は、ウェハ１３をリフロー炉に投入し、所定の温度および時間で加熱処理を施すことにより行われる。尚、リフローに先だって酸化膜除去剤を塗布しておく
図５は、本実施形態に係る半導体装置の第１の実装工程を示す断面図である。同図に示すように、以上説明した一連の工程を経て製造された半導体装置１０を配線基板３０に実装する場合は、該半導体装置１０の主面側を配線基板３０に向け、柱状電極２０の先端に位置するボール状の低融点層２４と配線基板３０上に設けられた配線パターンとの位置合わせを行う。
【００３８】
図６は、本実施形態に係る半導体装置の第２の実装工程を示す断面図である。同図に示すように、前図に示す工程で位置合わせされた半導体装置１０を配線基板３０にマウントし、その後、リフローを行って低融点層２４を配線パターン３４上で溶融固着させる。各低融点層２４の固着を完了させた後、同図中の矢印Ａで示す方向からアンダーフィル樹脂を充填して図１に示した構造を得る。
【００３９】
図７は、本実施形態に係る半導体装置の別の実装構造を示す断面図である。同図に示すように、半導体装置１０が配線基板３０に実装された後であれば、柱状部２２の先端が低融点層２４に埋設した状態であっても良い。
【００４０】
図８は、接続信頼性が低い柱状電極の状態を示す断面図である。同図（ａ）に示すように、ボール状の低融点層２４が柱状部２２の側面に接触した状態で形成されると、各柱状電極２２の高さにバラツキが生じ、その結果、同図（ｂ）に示すように、配線パターン３４に接合されない柱状電極が発生する。
【００４１】
この状態を防止すべく、本実施形態では、図４に示したボール状の低融点層２４を形成する工程において、以下に説明するような手法を適用する。
【００４２】
図９は、図４に示した低融点層の体積と柱状部上面の面積との関係を示す断面図である。同図に示すように、各低融点層２４の体積をＡ、各柱状部２２の上面の面積をＢとしたとき、Ａ≦１．３×Ｂ１．５の関係を満たすように、前述の図２および図３を用いて説明した工程において、開口部４４の断面積と低融点層２４のメッキ量とを調整することで各柱状電極２０を形成する。
【００４３】
図１０は、柱状電極が形成されたウェハのリフロー工程を示した側面図である。同図に示すように、各柱状電極２０を上述の関係で形成した後、該各柱状電極２０が形成されたウェハ１３の裏面側をウェハ支持台５２上に載置し、低融点層２４を上に向けた状態で該ウェハ１３をリフロー炉５０内に設置する。
【００４４】
そして、この状態で低融点層２４の加熱を行うと、溶融した低融点層２４に下向きの重力が加わるが、柱状部２２の上面の面積との関係で低融点層２４の量が制御されているため、柱状部２２の側面に触れない状態で低融点層２４がボール状に加工される。
【００４５】
図１１は、図１０の工程によって形成された半導体装置の電極構造を示す断面図である。同図に示すように、図１０の工程を経た半導体装置１０の各柱状電極２０は、各低融点層２４の体積をＡ、各柱状部２２の上面の面積をＢとしたとき、Ａ≦１．３×Ｂ１．５の関係を満たした状態で形成され、かつ、各柱状電極２０のピッチの１／２をＣ、ボール状の低融点層２４の高さをＤとしたとき、前記各柱状電極は、Ｄ≦Ｃの関係を有する。
【００４６】
図１２は、低融点層の体積Ａと柱状部の上面の面積Ｂとの関係を検証したときの結果を示す表である。同図に示すように、ＡとＢの値を変化させて低融点層の柱状部側面に対する濡れを評価した結果、Ｎｏ．１〜３の条件では柱状部側面への濡れがない状態でボール部が形成できることを確認したが、Ｎｏ．４および５の条件では側面への濡れが生じた。図１３は、柱状電極の好適な構造例を示す断面図である。前述した柱状電極は、同図（ａ）に示すように、柱状部２２の上面を山型で形成した構造や、同図（ｂ）に示すように、起伏を持たせた構造や、同図（ｃ）に示すように、中央部に凸部を持たせた構造や、同図（ｄ）に示すように、上面部分を広く取った構造や、同図（ｅ）のように、湾曲型で形成した構造としても良い。
【００４７】
また、同図（ａ）、（ｂ）、（ｃ）、（ｅ）のように上面を山形、起伏、凸部を持たせた場合、同図（ａ）、（ｂ）、（ｃ）、（ｅ）に示す点線Ｅ’以上の体積をＥとすると、Ａ−Ｅ≦１．３×Ｂ１．５の関係を満たした状態で形成される。この点線は、柱状部の側面と直角の角度で交差する水平線を該柱状部の上端部分に引いた線であり、この水平線より突出した起伏部分の体積がＥである。このような起伏部分はメッキ工程によって自然に形成される場合や意図的に形成する場合があるが、この起伏部分の体積を考慮することで、低融点材料の柱状部側面への濡れが防止できる。
【００４８】
これら構造を取る場合、前述した柱状部２２の上面の面積Ｂは、低融点層２４と接触する部分の表面積で考える。よって、これらの構造を取れば、低融点層２４と柱状部２２との接触面積が広く取れるため、低融点層の体積を増加させることができる。
【産業上の利用可能性】
【００４９】
本発明によれば、柱状部の上面のみに接合されたボール状の低融点層を有する柱状電極の形成が可能になるため、より小型狭ピッチが要求される半導体装置への適用が期待される。
【図面の簡単な説明】
【００５０】
【図１】本実施形態に係る半導体装置の実装構造を示す断面図である。
【図２】本実施形態に係る半導体装置の第１の製造工程を示す断面図である。
【図３】本実施形態に係る半導体装置の第２の製造工程を示す断面図である。
【図４】本実施形態に係る半導体装置の第３の製造工程を示す断面図である。
【図５】本実施形態に係る半導体装置の第１の実装工程を示す断面図である。
【図６】本実施形態に係る半導体装置の第２の実装工程を示す断面図である。
【図７】本実施形態に係る半導体装置の別の実装構造を示す断面図である。
【図８】接続信頼性が低い柱状電極の状態を示す断面図である。
【図９】図４に示した低融点層の体積と柱状部上面の面積との関係を示す断面図である。
【図１０】柱状電極が形成されたウェハのリフロー工程を示した側面図である。
【図１１】図１０の工程によって形成された半導体装置の電極構造を示す断面図である。
【図１２】低融点層の体積Ａと柱状部の上面の面積Ｂとの関係を検証したときの結果を示す表である。
【図１３】柱状電極の好適な構造例を示す断面図である。
【符号の説明】
【００５１】
１０…半導体装置、１２…半導体チップ、１３…ウェハ、１４…電極パッド、１６…パッシベーション膜、２０…柱状電極、２２…柱状部、２４…低融点層、３０…配線基板、３２…多層基板、３４…配線パターン、４０…アンダーフィル、４２…フォトレジスト、４４…開口部、５０…リフロー炉、５２…ウェハ支持台
【図１】
2006128662.tif 000003
【図２】
2006128662.tif 000004
【図３】
2006128662.tif 000005
【図４】
2006128662.tif 000006
【図５】
2006128662.tif 000007
【図６】
2006128662.tif 000008
【図７】
2006128662.tif 000009
【図８】
2006128662.tif 000010
【図９】
2006128662.tif 000011
【図１０】
2006128662.tif 000012
【図１１】
2006128662.tif 000013
【図１２】
2006128662.tif 000014
【図１３】
2006128662.tif 000015