(57)【要約】【課題】電源電圧が低電圧の場合でも、動作範囲の広いソースフォロワ回路の提供。【解決手段】この発明は、第１ソースフォロワ回路１と、第２ソースフォロワ回路２と、ソースフォロワ回路１、２の各出力範囲を拡大させるための制御を行う制御部８とからなる。第１ソースフォロワ回路１は、入力用のＰ型のＭＯＳトランジスタＭ１と、定電流源として動作するＰ型のＭＯＳトランジスタＭ２とからなる。第２ソースフォロワ回路２は、入力用のＰ型のＭＯＳトランジスタＭ３と、定電流源として動作するＰ型のＭＯＳトランジスタＭ４とからなる。制御部８は、第１ソースフォロワ回路１の出力と第２ソースフォロワ回路２の出力との平均を求め、この求めた平均と所定の基準値との差に応じた電圧を生成し、この生成した電圧をＭＯＳトランジスタＭ１およびＭＯＳトランジスタＭ３のウエルにウエル電圧としてそれぞれ供給するようになっている。【選択図】  図１
2006013631.tif 000002
【特許請求の範囲】
【請求項１】
第１入力端子に接続するゲート、第１出力端子に接続するソース、および外部から電圧が供給可能なウエルを含む入力用の第１ＭＯＳトランジスタと、この第１ＭＯＳトランジスタに定電流を供給する電流源用の第２ＭＯＳトランジスタとを有する第１ソースフォロワ回路と、
第２入力端子に接続するゲート、第２出力端子に接続するソース、および外部から電圧が供給可能なウエルを含む入力用の第３ＭＯＳトランジスタと、この第３ＭＯＳトランジスタに定電流を供給する電流源用の第４ＭＯＳトランジスタとを有する第２ソースフォロワ回路と、
前記第１ソースフォロワ回路の出力と前記第２ソースフォロワ回路の出力の平均を求め、この求めた平均と所定の基準値との差に応じた電圧を前記第１ＭＯＳトランジスタおよび前記第３ＭＯＳトランジスタのウエルにそれぞれ供給する制御部と、
を備えていることを特徴とするソースフォロワ回路。
【請求項２】
前記制御部は、
前記第１ソースフォロワ回路の出力と前記第２ソースフォロワ回路の出力の平均を求める平均算出回路と、
この平均算出回路で求めた平均と所定の基準値との差を増幅する差動増幅器とからなり、
前記差動増幅器の出力を前記第１ＭＯＳトランジスタおよび前記第３ＭＯＳトランジスタのウエルにそれぞれ供給するようになっていることを特徴とする請求項１に記載のソースフォロワ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源電圧が低電圧で動作し、かつ広い動作範囲を有するソースフォロワ回路に関するものである。
【背景技術】
【０００２】
近年、プロセスの微細化に伴いＬＳＩ回路に供給できる電源電圧は低下する傾向にあり、将来的には、１〔Ｖ〕前後しか供給されなくなる日も近いといわれている。また、近年、電子機器の携帯化に伴い、使用する電池の本数を減らしても動作可能な電子回路が要求されている。電子回路のうち、アナログ回路の代表的なものとしてソースフォロワ回路が知られている。
【０００３】
図５に、従来からのソースフォロワ回路の一例を示す。このソースフォロワ回路は、図示のように、第１ソースフォロワ回路１と、第２ソースフォロワ回路２とからなり、全差動型のものである（例えば、特許文献１参照）。
第１ソースフォロワ回路１は、入力用のＰ型のＭＯＳトランジスタＭ１と、定電流源として動作するＰ型のＭＯＳトランジスタＭ２からなる。また、第２ソースフォロワ回路２は、入力用のＰ型のＭＯＳトランジスタＭ３と、定電流源として動作するＰ型のＭＯＳトランジスタＭ４からなる。
【０００４】
第１ソースフォロワ回路１は入力端子３および出力端子４と接続され、第２ソースフォロワ回路２は入力端子６および出力端子７と接続されている。また、定電流源として動作するＭＯＳトランジスタＭ２，Ｍ４の各ゲートはバイアス電圧供給端子５に接続され、そのバイアス電圧供給端子５に供給される電圧により、ＭＯＳトランジスタＭ２，Ｍ４に流れる電流が制御できるようになっている。さらに、ＭＯＳトランジスタＭ１，Ｍ３の各ウエルには、図示しないが正の電源電圧Ｖｄｄが印加されるようになっている。
【０００５】
次に、このような構成からなる従来のソースフォロワ回路の動作について、図５〜図７を参照して説明する。
このソースフォロワ回路は全差動型であるので、入力端子３に入力される入力信号Ｖｉｎ１と、入力端子６に入力される入力信号Ｖｉｎ２とは、図７に示すようにお互いに位相が１８０°ずれた逆相の関係になっている。
このため、全差動型のソースフォロワ回路では、出力端子４および出力端子７から出力される差動出力信号（Ｖｏｕｔ１−Ｖｏｕｔ２）は、ソースフォロワ回路が１つの場合に比べて、２倍の信号レンジを確保できるという長所がある上に、２次歪成分を打ち消す効果がある。
【０００６】
次に、図５のソースフォロワ回路を低電圧で動作させる場合について説明する。
いま、電源電圧Ｖｄｄ＝１〔Ｖ〕、Ｐ型のＭＯＳトランジスタのしきい値電圧Ｖｔを−０．６〔Ｖ〕、オーバーゲート電圧Δ（＝Ｖｇｓ−Ｖｔｈ）を−０．１〔Ｖ〕とすると、ソースフォロワ回路の入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの間には、下記のような（１）式が成立する。
Ｖｏｕｔ＝Ｖｉｎ−Ｖｔ−Δ・・・（１）
【０００７】
図６に、図５に示す第１ソースフォロワ回路１または第２ソースフォロワ回路２を単独で使用する場合の入力電圧と出力電圧の関係を示す。図６では、横軸が入力電圧を示し、縦軸が出力電圧を示している。
図６に示すように、入力電圧が０〔Ｖ〕のときには、（１）式により出力電圧は０．７〔Ｖ〕になり、入力電圧が０．２〔Ｖ〕のときには出力電圧は０．９〔Ｖ〕になる。しかし、出力電圧が０．９〔Ｖ〕以上では、電流源として動作するＭＯＳトランジスタＭ２またはＭＯＳトランジスタＭ４は十分なソース・ドレイン間の電圧を確保できないため、ソースフォロワ回路として正常に動作しなくなる。
【０００８】
このため、入出力特性は直線から外れることになる。すなわち、この第１ソースフォロワ回路１または第１ソースフォロワ回路２を単独で使用する場合の動作範囲は、入力電圧が０〔Ｖ〕から０．２〔Ｖ〕までのわずか０．２〔Ｖ〕である。図５に示す全差動方式のソースフォロワ回路であっても、入出力範囲はその２倍の０．４〔Ｖ〕にすぎない。
【０００９】
図７は、図５に示すソースフォロワ回路の入力端子３、６に入力される入力信号Ｖｉｎ１、Ｖｉｎ２と、その出力端子４、７から出力される出力信号Ｖｏｕｔ１、Ｖｏｕｔ２の波形例を示す。
図７によれば、入力信号Ｖｉｎ１、Ｖｉｎ２はお互いに位相が１８０°ずれた逆相の関係にあり、出力信号Ｖｏｕｔ１、Ｖｏｕｔ２も同様の関係にある。また、これらの入力信号と出力信号との間には（１）式の関係がある。
【００１０】
以上述べたように、図５に示す従来のソースフォロワ回路では、電源電圧が低電圧の場合には、動作範囲を広く確保できないという不具合がある。
ここで、このような不具合の具体的な数値例について、図５を参照して説明する。従来のソースフォロワ回路の場合の出力電圧の波形は、しきい値Ｖｔ＝−０．６〔Ｖ〕とオーバーゲート電圧Δ＝−０．１〔Ｖ〕である。
【００１１】
この場合、レベルシフト量は０．７〔Ｖ〕になる。このため、正常に動作できる入力信号の上限としては、図７に示すように入力レベルの平均値が０．１〔Ｖ〕、振幅が０．２〔Ｖ〕の時に出力信号は平均値が０．８〔Ｖ〕、振幅が０．２〔Ｖ〕となる場合である。これ以上大きな振幅を入力するために、入力レベルの平均値を大きくしても、出力レベルの平均値も大きくなり、出力の上限である０．９〔Ｖ〕を超えてしまい正常動作できないことになる。
【特許文献１】特開平５−１４１７５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
そこで、本発明の目的は、上記の点に鑑み、電源電圧が低電圧の場合でも、動作範囲の広いソースフォロワ回路を提供することにある。
【課題を解決するための手段】
【００１３】
上記の課題を解決し本発明の目的を達成するために、請求項１および請求項２係る各発明は、以下のように構成した。
すなわち、請求項１に係る発明は、第１入力端子に接続するゲート、第１出力端子に接続するソース、および外部から電圧が供給可能なウエルを含む入力用の第１ＭＯＳトランジスタと、この第１ＭＯＳトランジスタに定電流を供給する電流源用の第２ＭＯＳトランジスタとを有する第１ソースフォロワ回路と、第２入力端子に接続するゲート、第２出力端子に接続するソース、および外部から電圧が供給可能なウエルを含む入力用の第３ＭＯＳトランジスタと、この第３ＭＯＳトランジスタに定電流を供給する電流源用の第４ＭＯＳトランジスタとを有する第２ソースフォロワ回路と、前記第１ソースフォロワ回路の出力と前記第２ソースフォロワ回路の出力の平均を求め、この求めた平均と所定の基準値との差に応じた電圧を前記第１ＭＯＳトランジスタおよび前記第３ＭＯＳトランジスタのウエルにそれぞれ供給する制御部と、を備えている。
【００１４】
また、請求項２に係る発明は、請求項１に係るソースフォロワ回路において、前記制御部は、前記第１ソースフォロワ回路の出力と前記第２ソースフォロワ回路の出力の平均を求める平均算出回路と、この平均算出回路で求めた平均と所定の基準値との差を増幅する差動増幅器とからなり、前記差動増幅器の出力を前記第１ＭＯＳトランジスタおよび前記第３ＭＯＳトランジスタのウエルにそれぞれ供給するようになっている。
【発明の効果】
【００１５】
本発明によれば、電源電圧が低電圧の場合でも、動作範囲の広いソースフォロワ回路を提供できる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して本発明の実施形態について説明する。
［第１実施形態］
図１は、本発明のソースフォロワ回路の実施形態の構成を示す回路図である。
この実施形態に係るソースフォロワ回路は、図１に示すように、全差動型のものであって、第１ソースフォロワ回路１と、第２ソースフォロワ回路２と、ソースフォロワ回路１、２の各出力範囲を拡大させるための制御を行う制御部８と、を備えている。
【００１７】
第１ソースフォロワ回路１は、入力用のＰ型のＭＯＳトランジスタＭ１と、定電流源として動作するＰ型のＭＯＳトランジスタＭ２とからなる。第２ソースフォロワ回路２は、入力用のＰ型のＭＯＳトランジスタＭ３と、定電流源として動作するＰ型のＭＯＳトランジスタＭ４とからなる。
ＭＯＳトランジスタＭ１のゲートは入力端子３に接続され、その入力端子３には第１の入力信号が供給されるようになっている。また、ＭＯＳトランジスタＭ１のドレインには、負の電源電圧Ｖｓｓが印加されるようになっている。さらに、ＭＯＳトランジスタＭ１のソースは、出力端子４およびＭＯＳトランジスタＭ２のドレインにそれぞれ接続されている。出力端子４からは、出力を取り出すようになっている。
【００１８】
ＭＯＳトランジスタＭ２のゲートはバイアス電圧供給端子５に接続され、そのバイアス電圧供給端子５に供給されるバイアス電圧により、ＭＯＳトランジスタＭ２に流れる電流が制御できるようになっている。また、ＭＯＳトランジスタＭ２のソースには、正の電源電圧Ｖｄｄが印加されるようになっている。
ＭＯＳトランジスタＭ３のゲートは入力端子６に接続され、その入力端子６には第２の入力信号が供給されるようになっている。また、ＭＯＳトランジスタＭ３のドレインには、負の電源電圧Ｖｓｓが印加されるようになっている。さらに、ＭＯＳトランジスタＭ３のソースは、出力端子７およびＭＯＳトランジスタＭ４のドレインにそれぞれ接続されている。出力端子７からは、出力が取り出されるようになっている。
【００１９】
Ｐ型のＭＯＳトランジスタＭ４のゲートはバイアス電圧供給端子５に接続され、そのバイアス電圧供給端子５に供給されるバイアス電圧により、ＭＯＳトランジスタＭ４に流れる電流が制御できるようになっている。また、ＭＯＳトランジスタＭ４のソースには、正の電源電圧Ｖｄｄが印加されるようになっている。
ＭＯＳトランジスタＭ１，Ｍ３は、外部から電圧が供給可能なウエルをそれぞれ有し、その各ウエルの電圧が後述のようにそれぞれ制御されるようになっている。
【００２０】
制御部８は、第１ソースフォロワ回路１の出力と第２ソースフォロワ回路２の出力との平均を求め、この求めた平均と所定の基準値との差に応じた電圧を生成し、この生成した電圧をＭＯＳトランジスタＭ１およびＭＯＳトランジスタＭ３のウエルにウエル電圧としてそれぞれ供給するようになっている。
すなわち、制御部８は、図１に示すように、第１ソースフォロワ回路１の出力と第２ソースフォロワ回路２の出力の平均を求める平均算出回路８１と、この平均算出回路８１で求めた平均と基準電圧Ｖｒｅｆとの差を増幅する差動増幅器８２とを備え、その差動増幅器８２の出力電圧をＭＯＳトランジスタＭ１およびＭＯＳトランジスタＭ３のウエルにウエル電圧としてそれぞれ供給するようになっている。
【００２１】
平均算出回路８１は、第１ソースフォロワ回路１の出力端子４と第２ソースフォロワ回路２の出力端子７との間に、抵抗値が同じ抵抗Ｒ１および抵抗Ｒ２が直列に接続され、その両抵抗Ｒ１，Ｒ２の共通接続点（中点）の電圧を、第１ソースフォロワ回路１の出力と第２ソースフォロワ回路２の出力の平均電圧Ｖｍとして生成し、この生成した平均電圧Ｖｍを差動増幅器８２の反転入力端子（−）に供給するようになっている。
差動増幅器８２は、反転入力端子（−）に平均算出回路８１からの平均電圧Ｖｍを入力するとともに、非反転入力端子（＋）に基準電圧供給端子９に印加される基準電圧Ｖｒｅｆが入力されるようになっている。
【００２２】
次に、このような構成からなる実施形態に係るソースフォロワ回路の動作について、図１および図２を参照して説明する。
図１において、入力用のＰ型のＭＯＳトランジスタＭ１，Ｍ３の各しきい値電圧Ｖｔは、近似的に次の（２）式で与えられる。
Ｖｔ＝Ｖｔｏ＋γ・Ｖｓｂ・・・（２）
ここで、Ｖｓｂはソース電圧Ｖｓとウエル電圧Ｖｂとの電位差（Ｖｓ−Ｖｂ）、すなわちソース・ウエル間の電圧差、Ｖｔｏはその電位差Ｖｓｂがゼロの場合のしきい値である。また、γは比例定数であり、一般的にγは０．１〜０．５の範囲になる。
【００２３】
Ｐ型のＭＯＳトランジスタの場合には、ソース・ウエル間の電圧差Ｖｓｂを負に大きくすると、すなわち、ウエル電圧Ｖｂを電源電圧Ｖｄｄの方向に高くすると、しきい値電圧Ｖｔも負側に大きくなる。すなわち、しきい値電圧Ｖｔの絶対値が大きくなる。逆に、ウエル電圧Ｖｂを低くすると、しきい値電圧Ｖｔの絶対値は小さくなる。このようにしきい値電圧Ｖｔが小さいと、（１）式により出力電圧は低くなる。
【００２４】
次に，図１に示すソースフォロワ回路の動作について説明する。
平均算出回路８１は、第１ソースフォロワ回路１の出力と第２ソースフォロワ回路２の出力の平均である平均電圧Ｖｍを求め、この求めた平均電圧Ｖｍを差動増幅器８２の反転入力端子（−）に供給する。また、差動増幅器８２の非反転入力端子（＋）には基準電圧Ｖｒｅｆが供給されている。
【００２５】
いま、その求めた平均電圧Ｖｍが基準電圧Ｖｒｅｆよりも低いときには、差動増幅器８２の出力電圧は高くなる。すなわち、ＭＯＳトランジスタＭ１、Ｍ３の各ウエル電圧は高くなり、（２）式によりしきい値電圧Ｖｔの絶対値は大きくなる。このため、（１）式に従って、第１ソースフォロワ回路１および第２ソースフォロワ回路２の各出力電圧は高くなる。この結果、平均算出回路８１の求める平均電圧Ｖｍは高くなる。
【００２６】
逆に、その求めた平均電圧Ｖｍが基準電圧Ｖｒｅｆよりも高いときには、差動増幅器８２の出力電圧は低くなる。すなわち、ＭＯＳトランジスタＭ１、Ｍ２の各ウエル電圧は低くなり、（２）式によりしきい値電圧Ｖｔの絶対値は小さくなる。このため、（１）式に従って、第１ソースフォロワ回路１および第２ソースフォロワ回路２の各出力電圧は低くなる。この結果、平均算出回路８１の求める平均電圧Ｖｍは低くなる。
【００２７】
このような一連の動作により、最終的には、第１ソースフォロワ回路１および第２ソースフォロワ回路２のそれぞれの平均出力電圧は、基準電圧Ｖｒｅｆと等しくなる。
次に、実施形態の動作範囲について従来の回路と性能を比較するために、従来回路で用いた数値を用いて説明する。
いま、電源電圧Ｖｄｄ＝１Ｖ、Ｐ型のＭＯＳトランジスタのしきい値電圧Ｖｔを−０．６〔Ｖ〕、オーバーゲート電圧Δ（＝Ｖｇｓ−Ｖｔｈ）を−０．１〔Ｖ〕とする。このような条件の下で、図１の入力端子３、６に印加する入力信号Ｖｉｎ１，Ｖｉｎ２の一例を図２に示す。
【００２８】
図２によれば、入力信号Ｖｉｎ１，Ｖｉｎ２はその振幅が０．４〔Ｖ〕であり、０．２〔Ｖ〕を基準としてお互いに反転関係となっている。また、入力信号Ｖｉｎ１，Ｖｉｎ２の平均値は、０．２〔Ｖ〕になっている。
そして、図１において、差動増幅器８２に印加される基準電圧Ｖｒｅｆを０．７〔Ｖ〕とする。この場合には、図１のソースフォロワ回路は出力の平均値が０．７〔Ｖ〕となるように動作するので、出力の波形は図２のＶｏｕｔ１，Ｖｏｕｔ２に示すように０．７〔Ｖ〕を基準として振幅が０．４Ｖとなるような信号波形となる。
【００２９】
次に、これについてＭＯＳトランジスタＭ１，Ｍ３の各ウエルに印加するウエル電圧を含めてもう少し詳しく説明する。
図１の初期状態において、差動増幅器８２の出力が電源電圧Ｖｄｄ、すなわち１．０〔Ｖ〕とする。入力端子３、６の入力は、わかりやすくするために、いずれも入力基準電圧である０．２〔Ｖ〕とする。
この場合には、しきい値電圧Ｖｔは−０．６〔Ｖ〕であるので、オーバーゲート電圧Δ＝−０．１〔Ｖ〕を加えて、（１）式によりソースフォロワ回路１、２の各出力の平均値は０．９〔Ｖ〕になる。この値は差動増幅器８２の非反転入力端子（＋）に印加する基準電圧Ｖｒｅｆ＝０．７〔Ｖ〕よりも高いため、差動増幅器８２の出力は反転入力端子（−）の電圧が０．７〔Ｖ〕になるまで低下する。
【００３０】
仮に、γ＝０．４とすると、Ｖｂｓ＝０．５〔Ｖ〕になると（２）式によりしきい値電圧Ｖｔの絶対値が０．２〔Ｖ〕小さくなる。これによって（１）式によりソースフォロワ回路１、２の各出力の平均値は０．７〔Ｖ〕となる。
このように図１に示す実施形態では、ソースフォロワ回路１、２の各出力の最大の振幅を０．５〔Ｖ〕〜０．９〔Ｖ〕の範囲で０．４〔Ｖ〕とすることができる（図２を参照）。
【００３１】
これに対して、図５に示す従来回路の場合では、その出力の最大の振幅は０．７〔Ｖ〕〜０．９〔Ｖ〕の範囲で０．２〔Ｖ〕しか得ることができなかった（図７を参照）。
従って、図１に示すソースフォロワ回路によれば、電源電圧が低い場合であっても、出力の最大振幅を、従来回路に比べて２倍に拡大することができる。
以上の説明から明らかなように実施形態によれば、平均算出回路８１と差動増幅器８２の作用により、出力の平均値を低下することができるので、出力範囲を広くすることができ、電源電圧が低電圧の下であっても、広い範囲の信号を処理できるようになる。
【００３２】
ところで、図１に示すＭＯＳトランジスタＭ１、Ｍ３のソース・ウエル間電圧は、その各ゲートに図２に示すような入力信号Ｖｉｎ１，Ｖｉｎ２が入力されると、その入力に応じて逐次変化する。このため、ＭＯＳトランジスタＭ１，Ｍ３のしきい値電圧は常に変化し、正確な数値を用いて説明すると複雑になるが、実施形態の効果を説明するには上記のように簡略化しても特に問題はない。
【００３３】
なお、差動増幅器８２に対する基準電圧Ｖｒｅｆの設定値は、処理したい最大信号範囲と係数γによって最適値を選択することができる。例えば、係数γがより大きい場合には、基準電圧Ｖｒｅｆをさらに低下させてより一層信号範囲を広くしても良く、係数γが小さいときは基準電圧Ｖｒｅｆを高めに設定して無理のない範囲を使うことになる。
【００３４】
次に、図１に示す差動増幅器８２の具体的な構成について、図３を参照しながら説明する。
この差動増幅器８２は、図３に示すように、差動対を構成する入力用のＮ型のＭＯＳトランジスタＭ１１、Ｍ１２と、カレントミラー回路を構成し能動負荷として機能するＰ型のＭＯＳトランジスタＭ１３、Ｍ１４と、ＭＯＳトランジスタＭ１１、Ｍ１２に定電流を供給する電流源として機能するＮ型のＭＯＳトランジスタＭ１０とを備えている。
【００３５】
さらに詳述すると、ＭＯＳトランジスタＭ１１、Ｍ１２の各ゲートは、非反転入力端子（＋）および反転入力端子（−）にそれぞれ接続されている。また、ＭＯＳトランジスタＭ１１、Ｍ１２の各ソースは共通接続され、その共通接続部がＭＯＳトランジスタＭ１０を介して負の電源Ｖｓｓに接続され、または接地されている。ＭＯＳトランジスタＭ１０のゲートはバイアス供給端子に接続され、そのバイアス供給端子に供給されるバイアス電圧の値で、ＭＯＳトランジスタＭ１０に流れる電流値を任意に設定できるようになっている。
【００３６】
ＭＯＳトランジスタＭ１３、Ｍ１４の各ゲートは共通接続され、その共通接続部がＭＯＳトランジスタＭ１３、Ｍ１１の各ドレインに接続されている。また、ＭＯＳトランジスタＭ１４のドレインはＭＯＳトランジスタＭ１２のドレインに接続され、その共通接続部が出力端子に接続されている。ＭＯＳトランジスタＭ１３、Ｍ１４の各ソースには正の電源Ｖｄｄに接続されている。
【００３７】
このような構成からなる差動増幅器８２の動作の詳細は、Ｊｏｈｎ  Ｗｉｌｅｙ  ＆  Ｓｏｎｓ社  Ａｎｌｏｇ  ＣＭＯＳ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ  ｆｏｒ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｉｎｇ  著者Ｒ．Ｇｒｅｇｏｒｉａｎ、Ｇ．Ｃ．Ｔｅｍｅｓ  １５３ページＦｉｇｕｒｅ４．４４に記載されているので、ここではその説明は省略する。
なお、上記の文献には、図３に示すような差動増幅器の他に、様々な形態の差動増幅器が記載されているので、図１に示すソースフォロワ回路を実現する際には、電源電圧、スピード特性に応じて最適な回路を選択すれば良い。
【００３８】
［第２実施形態］
図４は、図１に示す本発明に係るソースフォロワ回路を、演算増幅器に適用した実施形態を示す。
従来の演算増幅器を低電圧で動作させる場合には、同相入力範囲を拡大するため、差動増幅回路の入力用のＭＯＳトランジスタとしてＮ型のＭＯＳトランジスタとＰ型のＭＯＳトランジスタの２種類を組み合わせたものが用いられている。
しかし、Ｐ型のＭＯＳトランジスタおよびＮ型のＭＯＳトランジスタのうち、いずれか一方しか動作しない領域、両方とも動作する領域が生じ、それぞれの領域において演算増幅器の帯域が異なってくるため、各領域をまたがって信号が入力する際に歪を引き起こすという不具合があった。
【００３９】
そこで、その不具合を解消するために、各領域での入力用ＭＯＳトランジスタのｇｍがいつも一定になるような手段が必要であることが、Ｌａｓｚｌｏ  Ｍｏｌｄｏｖａｎ  、  Ｈｕａ  Ｈａｒｒｙ  Ｌｉ著  ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ  １９９７年  ３２巻  ２号  １６９〜１７６ページに記載されている。
【００４０】
しかし、上記の手段では、回路が複雑になること、切り替え付近で完全に連続性を満たすことができないという不具合があり、その解決が望まれる。
そこで、図４に示す演算増幅器では、図示のように、従来の演算増幅器３１の入力側に図１に示すソースフォロワ回路を設け、そのソースフォロワ回路をレベルシフト回路３０として使用するようにした。この結果、そのソースフォロワ回路の働きで、同相入力範囲に関係なく、Ｎ型のＭＯＳトランジスタが動作する範囲に入力を常にレベルシフトできるようになった。
【００４１】
この演算増幅器の構成について、図４を参照して詳しく説明する。
レベルシフト回路３０は、図１に示すソースフォロワ回路と同一の構成からなる。すなわち、レベルシフト回路３０は、一方の入力信号をレベルシフトさせて一方の出力信号とし、この出力信号が公知の演算増幅器３１の反転入力端子（−）に入力されるようになっている。また、レベルシフト回路３０は、他方の入力信号をレベルシフトさせて他方の出力信号とし、この出力信号が演算増幅器３１の非反転入力端子（＋）に入力されるようになっている。
【００４２】
このように、入力信号がレベルシフト回路３１を通過することで、従来の回路では動作できなかったＶｓｓに近い低い同相入力レベルの信号処理が可能になり、結果として、同相入力範囲を拡大することができる。
さらに、このようなレベルシフト回路３０を用いると、従来のようなＰ型のＭＯＳトランジスタ，Ｎ型のＭＯＳトランジスタの回路の切り替えが存在しないため、従来切り替えで抱えていた歪という問題がなくなるという長所がある。
【００４３】
以上説明したように、図４に示す演算増幅器によれば、従来の演算増幅器にソースフォロワ回路からなるレベルシフト回路３０を追加するだけで、同相入力範囲を格段に向上させることができる。
さらに、図１に示すウエル電圧を発生する差動増幅器８２に供給する電源電圧（図３に示すの電源電圧Ｖｄｄ）を昇圧回路または外部から供給することで、ウエルに印加する電圧をより高くでき、これにより一層の入力範囲の向上を図ることもできる。
【産業上の利用可能性】
【００４４】
本発明のソースフォロワ回路は、出力が任意の設定値になるように入力用のＭＯＳトランジスタのウエル電圧を平均算出回路と差動増幅器で制御しているため、従来よりも低電圧で広い範囲で動作できる。このため、本発明のソースフォロワ回路の使用により、アナログＬＳＩの低電圧化が可能になる。
【図面の簡単な説明】
【００４５】
【図１】本発明のソースフォロワ回路の実施形態の構成を示す回路図である。
【図２】その実施形態の入力信号と出力信号の波形例を示す図である
【図３】図１に示す差動増幅器の具体的な構成を示す回路図である
【図４】本発明のソースフォロワ回路を適用した演算増幅器の実施形態の構成を示すブロック図である。
【図５】従来のソースフォロワ回路の回路図である。
【図６】従来のソースフォロワ回路の入出力特性を示す図である。
【図７】従来のソースフォロワ回路の入力信号と出力信号の波形例を示す図である
【符号の説明】
【００４６】
Ｍ１〜Ｍ４  Ｎ型のＭＯＳトランジスタ
１  第１ソースフォロワ回路
２  第２ソースフォロワ回路
３、６  入力端子
４、７  出力端子
８  制御部
８１  平均算出回路
８２  差動増幅器
【図１】
2006013631.tif 000003
【図２】
2006013631.tif 000004
【図３】
2006013631.tif 000005
【図４】
2006013631.tif 000006
【図５】
2006013631.tif 000007
【図６】
2006013631.tif 000008
【図７】
2006013631.tif 000009