(57)【要約】【課題】  キズを抑制して規則性に優れており、表面状態がよい炭化珪素半導体基板およびその製造方法を提供する。【解決手段】  切り出しにより、（０００１）Ｓｉ面に対して１０°以上を成す面を主表面とする炭化珪素半導体基板２を得る。炭化珪素半導体基板２の主表面２ａを研磨により鏡面化する。炭化珪素半導体基板２の主表面２ａからエピタキシャル成長して当該主表面上にエピタキシャル層３を形成する。【選択図】      図１
2006013005.tif 000002
【特許請求の範囲】
【請求項１】
（０００１）Ｓｉ面に対して１０°以上を成す面を主表面としたことを特徴とする炭化珪素半導体基板。
【請求項２】
前記１０°以上とは１０〜２０°であることを特徴とする請求項１に記載の炭化珪素半導体基板。
【請求項３】
前記１０°以上とは１３〜２０°であることを特徴とする請求項１に記載の炭化珪素半導体基板。
【請求項４】
請求項１〜３のいずれか１項に記載の炭化珪素半導体基板の主表面の上にエピタキシャル層を形成してなる炭化珪素半導体基板。
【請求項５】
（０００１）Ｓｉ面と、（０００１）Ｓｉ面に対して１０°以上を成す面との、少なくとも２面によって主表面を構成したことを特徴とする炭化珪素半導体基板。
【請求項６】
前記１０°以上とは１０〜２０°であることを特徴とする請求項５に記載の炭化珪素半導体基板。
【請求項７】
前記１０°以上とは１３〜２０°であることを特徴とする請求項５に記載の炭化珪素半導体基板。
【請求項８】
請求項５〜７のいずれか１項に記載の炭化珪素半導体基板の主表面の上にエピタキシャル層を形成してなる炭化珪素半導体基板。
【請求項９】
前記（０００１）Ｓｉ面の面積と、前記（０００１）Ｓｉ面に対して１０°以上を成す面の面積は、前記（０００１）Ｓｉ面に対して１０°以上を成す面の面積の方が大きいことを特徴とする請求項５に記載の炭化珪素半導体基板。
【請求項１０】
前記（０００１）Ｓｉ面に対して１０°以上を成す面とは、（１１−２ｎ）であり、１７≦ｎ≦３８であることを特徴とする請求項１〜９のいずれか１項に記載の炭化珪素半導体基板。
【請求項１１】
切り出しにより、（０００１）Ｓｉ面に対して１０°以上を成す面を主表面とする炭化珪素半導体基板を得る第１工程と、
前記炭化珪素半導体基板の主表面を研磨により鏡面化する第２工程と、
前記炭化珪素半導体基板の主表面からエピタキシャル成長して当該主表面上にエピタキシャル層を形成する第３工程と、
を有することを特徴とする炭化珪素半導体基板の製造方法。
【請求項１２】
鏡面研磨した炭化珪素半導体基板を真空・シリコン雰囲気中で熱処理して当該炭化珪素半導体基板の主表面にステップバンチングによる（０００１）Ｓｉ面と、前記（０００１）Ｓｉ面に対して１０°以上を成す面との、少なくとも２面によって主表面が構成される炭化珪素半導体基板を形成する第１工程と、
前記炭化珪素半導体基板の主表面からエピタキシャル成長して当該主表面上にエピタキシャル層を形成する第２工程と、
を有することを特徴とする炭化珪素半導体基板の製造方法。
【請求項１３】
鏡面研磨した炭化珪素半導体基板を真空・水素および塩化水素雰囲気中で熱処理して当該炭化珪素半導体基板の主表面にステップバンチングによる（０００１）Ｓｉ面と、前記（０００１）Ｓｉ面に対して１０°以上を成す面との、少なくとも２面によって主表面が構成される炭化珪素半導体基板を形成する第１工程と、
前記炭化珪素半導体基板の主表面からエピタキシャル成長して当該主表面上にエピタキシャル層を形成する第２工程と、
を有することを特徴とする炭化珪素半導体基板の製造方法。
【請求項１４】
前記１０°以上とは１０〜２０°であることを特徴とする請求項１１〜１３のいずれか１項に記載の炭化珪素半導体基板の製造方法。
【請求項１５】
前記１０°以上とは１３〜２０°であることを特徴とする請求項１１〜１３のいずれか１項に記載の炭化珪素半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体基板およびその製造方法に関するものである。
【背景技術】
【０００２】
炭化珪素半導体基板の製造の際に８°オフ基板を用いている。また、この８°オフ基板上にエピタキシャル成長する際にステップ成長法を用いている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、ＳｉＣ基板における８°オフ面は安定な面でないため、図１１，１２に示すように、ウエハ１００の加工時に研磨キズが発生しやすく、ウエハ面内で均一な表面状態を形成することが困難であった。そのため、例えば、図１３に示すように、基板１１０の表面部にソース領域１１１、ドレイン領域１１２、ゲート酸化膜１１３、ゲート電極１１４を形成したＭＯＳトランジスタにおいて、基板１１０での研磨キズのある表面状態の悪い箇所においてデバイス不良が発生する。詳しくは、基板１１０の表面に研磨キズがあると、ゲート酸化膜１１３で電流リークが発生しやすい。
【０００４】
また、エピ成長後のＳｉＣ基板にデバイスを作り込んだ場合においては、例えば、図１４に示すように、基板１２０上のエピタキシャル層１２１にｐ型領域１２２が形成されアノード電極１２３およびカソード電極１２４を配したデバイス（ダイオード）において、基板１２０の表面での研磨キズに起因してエピタキシャル層１２１に結晶欠陥が発生して電流リーク（ｐｎ接合リーク）が発生しやすい。
【０００５】
本発明は、上記問題点に着目してなされたものであり、その目的は、キズを抑制して規則性に優れており、表面状態がよい炭化珪素半導体基板およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１に記載の炭化珪素半導体基板は、（０００１）Ｓｉ面に対して１０°以上を成す面を主表面としたことを特徴としている。よって、８°オフ基板、即ち、（０００１）Ｓｉ面に対して８°を成す面を主表面した炭化珪素半導体基板に比べ、キズを抑制して規則性に優れており、表面状態がよい。つまり、半導体装置の表面と成り得る基板表面として面内で均一で安定な表面状態とすることができる。
【０００７】
ここで、請求項１に記載の炭化珪素半導体基板における１０°以上とは、請求項２に記載のように１０〜２０°であるとよく、さらに、請求項３に記載のように１３〜２０°であると更によい。
【０００８】
また、請求項４に記載のごとく、請求項１〜３のいずれか１項に記載の炭化珪素半導体基板の主表面の上にエピタキシャル層を形成してなるものであると、エピタキシャル層においても表面状態がよく、かつ、結晶欠陥の発生を抑制することができる。
【０００９】
請求項５に記載の炭化珪素半導体基板は、（０００１）Ｓｉ面と、（０００１）Ｓｉ面に対して１０°以上を成す面との、少なくとも２面によって主表面を構成したことを特徴としている。よって、８°オフ基板、即ち、（０００１）Ｓｉ面に対して８°を成す面を主表面した炭化珪素半導体基板に比べ、キズを抑制して規則性に優れており、表面状態がよい。つまり、半導体装置の表面と成り得る基板表面として面内で均一で安定な表面状態とすることができる。
【００１０】
ここで、請求項５に記載の炭化珪素半導体基板における１０°以上とは、請求項６に記載のように１０〜２０°であるとよく、さらに、請求項７に記載のように１３〜２０°であると更によい。
【００１１】
また、請求項８に記載のごとく、請求項５〜７のいずれか１項に記載の炭化珪素半導体基板の主表面の上にエピタキシャル層を形成してなるものであると、エピタキシャル層においても表面状態がよく、かつ、結晶欠陥の発生を抑制することができる。
【００１２】
また、請求項９に記載のように、請求項５に記載の炭化珪素半導体基板において前記（０００１）Ｓｉ面の面積と、前記（０００１）Ｓｉ面に対して１０°以上を成す面の面積は、前記（０００１）Ｓｉ面に対して１０°以上を成す面の面積の方が大きいとよい。
【００１３】
また、請求項１０に記載のように、請求項１〜９のいずれか１項に記載の炭化珪素半導体基板において、前記（０００１）Ｓｉ面に対して１０°以上を成す面とは、（１１−２ｎ）であり、１７≦ｎ≦３８であるとよい。
【００１４】
一方、炭化珪素半導体基板の製造方法として、請求項１１に記載の発明においては、切り出しにより、（０００１）Ｓｉ面に対して１０°以上を成す面を主表面とする炭化珪素半導体基板を得る第１工程と、前記炭化珪素半導体基板の主表面を研磨により鏡面化する第２工程と、前記炭化珪素半導体基板の主表面からエピタキシャル成長して当該主表面上にエピタキシャル層を形成する第３工程と、を有する。これにより、請求項４に記載の炭化珪素半導体基板を得ることができる。
【００１５】
また、炭化珪素半導体基板の製造方法として、請求項１２に記載の発明においては、鏡面研磨した炭化珪素半導体基板を真空・シリコン雰囲気中で熱処理して当該炭化珪素半導体基板の主表面にステップバンチングによる（０００１）Ｓｉ面と、前記（０００１）Ｓｉ面に対して１０°以上を成す面との、少なくとも２面によって主表面が構成される炭化珪素半導体基板を形成する第１工程と、前記炭化珪素半導体基板の主表面からエピタキシャル成長して当該主表面上にエピタキシャル層を形成する第２工程と、を有する。これにより、請求項８に記載の炭化珪素半導体基板を得ることができる。
【００１６】
また、炭化珪素半導体基板の製造方法として、請求項１３に記載の発明においては、鏡面研磨した炭化珪素半導体基板を真空・水素および塩化水素雰囲気中で熱処理して当該炭化珪素半導体基板の主表面にステップバンチングによる（０００１）Ｓｉ面と、前記（０００１）Ｓｉ面に対して１０°以上を成す面との、少なくとも２面によって主表面が構成される炭化珪素半導体基板を形成する第１工程と、前記炭化珪素半導体基板の主表面からエピタキシャル成長して当該主表面上にエピタキシャル層を形成する第２工程と、を有する。これにより、請求項８に記載の炭化珪素半導体基板を得ることができる。
【００１７】
ここで、請求項１１〜１３のいずれか１項に記載の炭化珪素半導体基板の製造方法において、請求項１４に記載のように１０°以上とは１０〜２０°であるとよく、さらに、請求項１５に記載のように、１３〜２０°であるとよりよい。
【００１８】
なお、本明細書および特許請求の範囲においては、単結晶炭化珪素の面を表す場合、本来ならば図面（図６等）に記載されているように、所要の数字の上にバーを付した表現をとるべきであるが、表現手段に制約があるために、前記所要の数字の上にバーを付す表現の代わりに、前記所要数字の前に「−」を付して表現している。
【発明を実施するための最良の形態】
【００１９】
（第１の実施の形態）
以下、本発明を具体化した第１の実施形態を図面に従って説明する。
図１を用いて本実施の形態における炭化珪素半導体基板およびその製造方法を説明する。
【００２０】
図１（ａ）に示すように、４Ｈ−ＳｉＣ単結晶基板１を用意し、当該４Ｈ−ＳｉＣ単結晶基板１における（０００１）Ｓｉ面に対して１０〜２０°傾いた面で、ワイヤーソーを使って４Ｈ−ＳｉＣ単結晶基板１から切り出す。具体的には、図１（ａ）の符号Ｌ１，Ｌ２で示すラインにてワイヤーソーにて切り出す。その結果、図１（ｂ）に示す基板２を得る。
【００２１】
さらに、ダイヤモンド砥粒とＣＭＰにより基板２の表面を鏡面研磨する。このとき、基板２における（０００１）Ｓｉ面に対して１０〜２０°傾いた面は、研磨キズの無い鏡面が得られ、安定性が高い。
【００２２】
引き続き、図１（ｃ）に示すように、ＣＶＤ装置を用いて基板２の主表面２ａの上からエピ成長を行い、基板２上にエピタキシャル層３を形成する。
この基板を用いて、図２に示す縦型パワーＭＯＳトランジスタを形成することができる。詳しくは、ｎ+型ＳｉＣ基板１０の上にｎ-領域１１がエピ成長にて形成されている。基板の主表面（ｎ-領域１１の上面）での表層部にはｐ-領域１２が形成されるとともにｐ-領域１２での表層部にはｎ+ソース領域１３が形成され、さらに、ｎ-領域１１の表層部でのチャネル領域には低濃度層１４が形成されている。低濃度層１４の上にはゲート酸化膜（広義にはゲート絶縁膜）１５を介してゲート電極１６が形成されている。ゲート電極１６の上には絶縁膜１７を介してソース電極１８が形成され、ソース電極１８はｎ+ソース領域１３およびｐ-領域１２と接している。一方、ｎ+型ＳｉＣ基板１０の下面（裏面）にはドレイン電極１９が形成されている。
【００２３】
図３には、オフ角を変えた基板を作製し、オフ角と研磨キズ密度との相関を調べた結果を示す。図３の横軸に基板のオフ角度をとるとともに、図３の縦軸に研磨キズの密度をとっている。この図３から、オフ角が１０°以上になると、研磨キズが急激に低減することが分かる。また、オフ角が１０°以上になると、基板表面の凹凸が低減することも分かった。さらに、図３から、オフ角が１３°以上になると、研磨キズが無くなることが分かる。
【００２４】
よって、（０００１）Ｓｉ面に対して１０°以上を成す面を主表面とする炭化珪素半導体基板とすることにより、主表面が安定した面となる。特に、（０００１）Ｓｉ面に対して１０〜２０°を成す面を主表面とするとよく、さらに、（０００１）Ｓｉ面に対して１３〜２０°を成す面を主表面とするともっとよい。この面を用いることにより、結晶欠陥の少ないエピタキシャル成長層が形成できる。詳しくは、エピ基板を作製する場合、研磨キズを低減することができ（凹凸を低減することができ）、エピ成長前に規則正しい表面状態を形成することにより、結晶欠陥の発生を抑制した状態でエピタキシャル膜を成長できる。換言すれば、デバイスにおける歩留まりが向上する（ウエハ内での不良チップの発生率）を低減することができる。
【００２５】
なお、図１（ｃ）に示す基板を用いて図２に示す縦型パワーＭＯＳトランジスタを形成したが、これに代わり、図１（ｂ）に示す基板を用いて図１３に示すＭＯＳトランジスタを作り込んでもよい。また、切り出す基板は４Ｈの結晶以外にも６Ｈでもよい。
【００２６】
以上のごとく本実施形態は、以下の特徴を有している。
（イ）図１（ｂ）に示すように、炭化珪素半導体基板２として、（０００１）Ｓｉ面に対して１０°以上を成す面を主表面とした。よって、８°オフ基板、即ち、（０００１）Ｓｉ面に対して８°を成す面を主表面した炭化珪素半導体基板に比べ、キズを抑制して規則性に優れており、表面状態がよい。つまり、半導体装置の表面と成り得る基板表面として面内で均一で安定な表面状態とすることができる。
【００２７】
ここで、１０°以上とは、１０〜２０°であるとよく、さらに、１３〜２０°であると更によい。なお、（０００１）Ｓｉ面に対して１６°を超えて２０°以下であってもよい。また、炭化珪素半導体基板において、（０００１）Ｓｉ面に対して１０°以上を成す面とは、（１１−２ｎ）であり、１７≦ｎ≦３８であるとよい。
【００２８】
（ロ）図１（ｃ）に示すように、この炭化珪素半導体基板２の主表面２ａの上にエピタキシャル層３を形成したエピ基板とすることにより、エピタキシャル層３においても表面状態がよく、かつ、結晶欠陥の発生を抑制することができる。
【００２９】
（ハ）図１（ａ），（ｂ）に示すように、炭化珪素半導体基板の製造方法として、切り出しにより、（０００１）Ｓｉ面に対して１０°以上を成す面を主表面とする炭化珪素半導体基板２を得る第１工程と、炭化珪素半導体基板２の主表面２ａを研磨により鏡面化する第２工程と、炭化珪素半導体基板２の主表面２ａからエピタキシャル成長して当該主表面２ａ上にエピタキシャル層３を形成する第３工程と、を有する。これにより、（ロ）の炭化珪素半導体基板を得ることができる。
【００３０】
ここでも、１０°以上とは、１０〜２０°であるとよく、さらに、１３〜２０°であると更によい。なお、（０００１）Ｓｉ面に対して１６°を超えて２０°以下であってもよい。
（第２の実施の形態）
次に、第２の実施の形態を説明する。
【００３１】
図４を用いて本実施の形態における炭化珪素半導体基板およびその製造方法を説明する。
図４（ａ）に示すように、炭化珪素半導体基板２０においては、（０００１）Ｓｉ面と、（０００１）Ｓｉ面に対して１０°以上を成す面との、少なくとも２面によって主表面が構成されている。ここで、（０００１）Ｓｉ面と、（０００１）Ｓｉ面に対して１０〜２０°を成す面との、少なくとも２面によって主表面を構成するとよい。さらに、（０００１）Ｓｉ面と、（０００１）Ｓｉ面に対して１３〜２０°を成す面との、少なくとも２面によって主表面を構成すると更によい。これは、図３を用いて説明したように（０００１）Ｓｉ面に対する角度と研磨キズ密度の関係を根拠にしている。
【００３２】
そして、図４（ｂ）に示すように、単結晶である炭化珪素半導体基板２０の主表面の上にエピタキシャル層２１を形成する。つまり、図４（ａ）に示すように、（０００１）Ｓｉ面と、（０００１）Ｓｉ面に対し１０°以上傾いた面の２面を基板表面に形成した基板２０を用意し、この基板２０に対しＣＶＤ装置でエピタキシャル層２１を成長する。
【００３３】
図４（ａ）の基板を得るには次のようにする。
図５（ａ）に示すように、（０００１）Ｓｉ面からの任意の傾きを持った面を主表面としたＳｉＣ基板３０、例えば、８°オフ基板を用意する。そして、図５（ｂ）に示すように、基板３０の表面を研磨して鏡面とする。このとき、基板３０の表面部（図５（ｂ）のＡ１で示す部位）は図１２で示したごとく研磨キズが残る。さらに、図５（ｃ）に示すように、基板３０の表面にＬＴＯ膜３１を形成する。そして、ＬＴＯ膜３１を除去して図５（ｄ）のようにする。その後、ＳｉＣ基板３０の表面を洗浄する。
【００３４】
さらに、図５（ｅ）に示すように、ＳｉＣ基板３０の表面に蒸着等によってＳｉ層３２を約５ｎｍの厚さで成膜する。引き続き、超高真空チャンバ内を加熱してＳｉＣ基板３０を５００〜１５００℃の範囲での一定の温度にする（高温化する）。このとき、好ましくは１０５０℃にするのがよい。この高温化により、基板表面に、図５（ｆ）に示すように、ステップバンチングが形成される。
【００３５】
詳しくは次のとおりである。図５（ｅ）の基板表面（Ａ２で示す部位）を拡大した図６に示すように、８°オフ基板においては、図７に示すような表面構造となっている。この状態から高温化処理を施すことにより、図５（ｆ）の基板表面（Ａ３で示す部位）を拡大した図８に示すように、ステップバンチングが形成され、図９に示すような表面構造となる。つまり、ｃ面、即ち、（０００１）Ｓｉ面に対して、ｔａｎ-1（ｂ／ａ）＝１０°以上となるステップバンチングが形成される。即ち、バンチングの新しい面はｃ面に対して１０°以上傾いている。
【００３６】
このとき、（０００１）Ｓｉ面の面積と、（０００１）Ｓｉ面に対して１０°以上を成す面の面積については次のようにする。図１０（ａ）に示すように、（０００１）Ｓｉ面の面積に比べて、（０００１）Ｓｉ面に対して１０°以上を成す面の面積が小さいよりも、図１０（ｂ）に示すように、（０００１）Ｓｉ面の面積に比べて、（０００１）Ｓｉ面に対して１０°以上を成す面の面積が大きい方が好ましい。
【００３７】
また、ステップバンチングの形成時に表面構造が再配列することにより研磨キズが消えて安定面となる。
なお、図５（ｅ）に示すように高温化に先立ち基板表面にＳｉ層３２を成膜するのは、超高真空中で基板を高温化する時に基板表面がＣ化することを抑制するためである。表面にＳｉを成膜する方法の他に、Ｓｉフラックスなどで試料表面近傍のＳｉの蒸気圧を高める方法を用いてもよい。要は、真空・シリコン雰囲気中で熱処理できればよい。
【００３８】
このようにして、図４（ａ）に示すごとく、表面が、（０００１）Ｓｉ面と、（０００１）Ｓｉ面に対して１０°以上を成す面との２面で形成された基板を得る。即ち、エピ成長前において規則正しい表面状態となった基板を得る。
【００３９】
そして、図４（ｂ）に示す基板を用いて図２に示す縦型パワーＭＯＳトランジスタを形成する。あるいは、図４（ａ）に示す基板を用いて図１３に示すＭＯＳトランジスタを作り込む。また、図５（ａ）で用いる基板３０は４Ｈあるいは６Ｈの結晶がよい。
【００４０】
以上のごとく本実施形態は、以下の特徴を有している。
（ニ）図４（ａ）に示すように、炭化珪素半導体基板２０として、（０００１）Ｓｉ面と、（０００１）Ｓｉ面に対して１０°以上を成す面との、少なくとも２面によって主表面を構成した。よって、８°オフ基板、即ち、（０００１）Ｓｉ面に対して８°を成す面を主表面した炭化珪素半導体基板に比べ、キズを抑制して規則性に優れており、表面状態がよい。つまり、半導体装置の表面と成り得る基板表面として面内で均一で安定な表面状態とすることができる。
【００４１】
ここで、１０°以上とは、１０〜２０°であるとよく、さらに、１３〜２０°であると更によい。なお、（０００１）Ｓｉ面に対して１６°を超えて２０°以下であってもよい。
【００４２】
また、（０００１）Ｓｉ面の面積と、（０００１）Ｓｉ面に対して１０°以上を成す面の面積は、（０００１）Ｓｉ面に対して１０°以上を成す面の面積の方が大きいとよい。
また、炭化珪素半導体基板において、（０００１）Ｓｉ面に対して１０°以上を成す面とは、（１１−２ｎ）であり、１７≦ｎ≦３８であるとよい。
【００４３】
（ホ）図４（ｂ）に示すように、この単結晶の炭化珪素半導体基板２０の主表面の上にエピタキシャル層２１を形成したエピ基板とすることにより、エピタキシャル層２１においても表面状態がよく、かつ、結晶欠陥の発生を抑制することができる。
【００４４】
（ヘ）炭化珪素半導体基板の製造方法として、図５（ａ）〜（ｆ）で示すように、鏡面研磨した炭化珪素半導体基板３０を真空・シリコン雰囲気中で熱処理して当該炭化珪素半導体基板３０の主表面にステップバンチングによる（０００１）Ｓｉ面と、前記（０００１）Ｓｉ面に対して１０°以上を成す面との、少なくとも２面によって主表面が構成される炭化珪素半導体基板を形成する第１工程と、図４（ｂ）に示すように、炭化珪素半導体基板２０の主表面からエピタキシャル成長して当該主表面上にエピタキシャル層２１を形成する第２工程と、を有する。これにより、（ホ）の炭化珪素半導体基板を得ることができる。
【００４５】
ここでも、１０°以上とは、１０〜２０°であるとよく、さらに、１３〜２０°であると更によい。なお、（０００１）Ｓｉ面に対して１６°を超えて２０°以下であってもよい。
【００４６】
上述した第２の実施の形態においては、第１工程として、鏡面研磨した炭化珪素半導体基板を真空・シリコン雰囲気中で熱処理したが、これに代わり、鏡面研磨した炭化珪素半導体基板を真空・水素および塩化水素雰囲気中で熱処理してもよい。詳しくは、高真空中で水素（Ｈ2）と塩化水素（ＨＣｌ：０．１〜１０％）を流して１３００〜１５００℃で熱処理を行う。このようにしても、炭化珪素半導体基板の主表面にステップバンチングによる（０００１）Ｓｉ面と、（０００１）Ｓｉ面に対して１０°以上を成す面との、少なくとも２面によって主表面が構成される炭化珪素半導体基板を形成することができる。この他の詳細については、鏡面研磨した炭化珪素半導体基板を真空・シリコン雰囲気中で熱処理する場合と同じである（上述の（ニ）〜（へ）を含めた事項については同じことが言える）。
【図面の簡単な説明】
【００４７】
【図１】（ａ）〜（ｃ）は第１の実施の形態における炭化珪素半導体基板の製造工程を説明するための縦断面図。
【図２】炭化珪素半導体装置の断面図。
【図３】基板のオフ角と研磨キズの密度の測定結果を示す図。
【図４】（ａ），（ｂ）は第２の実施の形態における炭化珪素半導体基板の製造工程を説明するための縦断面図。
【図５】（ａ）〜（ｆ）は第２の実施の形態における炭化珪素半導体基板の製造工程を説明するための縦断面図。
【図６】基板表面の構造を説明するための断面図。
【図７】基板表面の構造を説明するための断面図。
【図８】基板表面の構造を説明するための断面図。
【図９】基板表面の構造を説明するための断面図。
【図１０】（ａ），（ｂ）は基板表面の構造を説明するための断面図。
【図１１】ウエハの平面および縦断面を示す図。
【図１２】ウエハの縦断面図。
【図１３】ＭＯＳトランジスタの縦断面図。
【図１４】ダイオードの縦断面図。
【符号の説明】
【００４８】
１…４Ｈ−ＳｉＣ単結晶基板、２…炭化珪素半導体基板、２ａ…主表面、３…エピタキシャル層、２０…炭化珪素半導体基板、２１…エピタキシャル層、３０…炭化珪素半導体基板。
【図１】
2006013005.tif 000003
【図２】
2006013005.tif 000004
【図３】
2006013005.tif 000005
【図４】
2006013005.tif 000006
【図５】
2006013005.tif 000007
【図６】
2006013005.tif 000008
【図７】
2006013005.tif 000009
【図８】
2006013005.tif 000010
【図９】
2006013005.tif 000011
【図１０】
2006013005.tif 000012
【図１１】
2006013005.tif 000013
【図１２】
2006013005.tif 000014
【図１３】
2006013005.tif 000015
【図１４】
2006013005.tif 000016