(57)【要約】    【課題】  エッジ検出における演算数を削減することができる画像処理方法を提供する。    【解決手段】  入力されたデータに基づいて、情報処理を実行可能に構成された情報処理手段により複数種類のフィルタを用いて画像データに対して演算を行う場合に、情報処理手段が、フィルタを複数の子フィルタに分解し、子フィルタの演算結果を用いて、複数のフィルタを演算する。矩形フィルタの場合、ａの因数をａ´、ｂの因数をｂ´とすると（ａ，ｂは２以上の自然数）、ａ×ｂ矩形フィルタを複数のａ´×ｂ´矩形フィルタに分割し、ａ´×ｂ´矩形フィルタを用いた場合の演算結果に基づいて、複数のａ×ｂ矩形フィルタの演算を行う。【選択図】        図１
2006222605.tif 000002
【特許請求の範囲】
【請求項１】
入力されたデータに基づいて、情報処理を実行可能に構成された情報処理手段により画像処理を実行する場合に、複数種類のフィルタを用いて画像データに対して演算を行う画像処理方法において、
上記情報処理手段が、
上記フィルタを複数の子フィルタに分解し、
上記子フィルタの演算結果を用いて、複数の上記フィルタを演算する
ことを特徴とする画像処理方法。
【請求項２】
入力されたデータに基づいて、情報処理を実行可能に構成された情報処理手段により画像処理を実行する場合に、複数種類のａ×ｂ（ａ，ｂは２以上の自然数）矩形フィルタを用いて画像データに対して演算を行う画像処理を実行する画像処理方法において、
上記ａの因数をａ´、上記ｂの因数をｂ´としたときに、上記ａ×ｂ矩形フィルタを、複数のａ´×ｂ´矩形フィルタに分割し、
上記ａ´×ｂ´矩形フィルタを用いた場合の演算結果に基づいて、複数の上記ａ×ｂ矩形フィルタの演算を行う
ことを特徴とする画像処理方法。
【請求項３】
入力されたデータに基づいて、情報処理を実行可能に構成された情報処理手段により画像処理を実行する場合に、複数種類のｎ×ｎ（ｎは４以上の自然数）のフィルタから構成されるｎ×ｎ矩形フィルタを用いる画像処理方法において、
上記情報処理手段が、
上記ｎ×ｎ矩形フィルタを複数のｍ×ｍ矩形フィルタ（ｍは２以上の自然数で、ｎの因数、ｍ≦ｎ）に分解した後、上記ｍ×ｍ矩形フィルタの演算を実行し、上記ｍ×ｍ矩形フィルタの演算結果を用いて、複数の上記ｎ×ｎ矩形フィルタを演算する
ことを特徴とする画像処理方法。
【請求項４】
上記フィルタにおけるｎ，ｍに関して、ｎ≦ｌ×ｍ（ｌは２以上の自然数）の関係が存する
ことを特徴とする請求項３記載の画像処理方法。
【請求項５】
画像データが入力される入力手段と、
入力されたデータに基づいて、演算処理を実行する情報処理手段とを有し、
上記情報処理手段により画像処理を実行する場合に、複数種類のフィルタを用いて画像データに対する演算を行う画像処理を実行する画像処理装置において、
上記情報処理手段が、
上記フィルタを複数の子フィルタに分解し、
上記子フィルタの演算結果を用いて、複数の上記フィルタを演算するようにした
ことを特徴とする画像処理装置。
【請求項６】
画像データが入力される入力手段と、
入力されたデータに基づいて、演算処理を実行する情報処理手段とを有し、
上記情報処理手段により、複数種類のａ×ｂ（ａ，ｂは２以上の自然数）のフィルタを用いた画像処理を実行可能に構成された画像処理装置において、
上記ａの因数をａ´、上記ｂの因数をｂ´としたときに、
上記情報処理手段により、上記ａ×ｂフィルタが複数のａ´×ｂ´フィルタに分割され、上記ａ´×ｂ´フィルタを用いた場合の演算結果に基づいて、複数の上記ａ×ｂフィルタの演算を実行可能に構成されている
ことを特徴とする画像処理装置。
【請求項７】
画像データが入力される入力手段と、
入力されたデータに基づいて、演算処理を実行する情報処理手段とを有し、
上記情報処理手段により複数種類のｎ×ｎ（ｎは４以上の自然数）の矩形状のフィルタを用いた画像処理を実行可能に構成された画像処理装置において、
上記情報処理手段により、上記ｎ×ｎ矩形フィルタが複数のｍ×ｍ矩形フィルタ（ｍは２以上の自然数）に分解され、上記ｍ×ｍフィルタを用いた場合の演算結果に基づいて、複数の上記ｎ×ｎフィルタの演算を実行可能に構成されている
ことを特徴とする画像処理装置。
【請求項８】
映像信号を受信する受信部と、
上記受信手段により受信された映像信号を映像として出力する画像表示部と、
請求項５乃至７のいずれか１項記載の画像処理装置とを有する
ことを特徴とするテレビジョン受像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、画像処理方法、画像処理装置およびテレビジョン受像装置に関し、特に画像のエッジを検出し、このエッジ角度を検出する方法に適用して好適なものである。
【背景技術】
【０００２】
従来、特許文献１における技術が提案されている。この特許文献１には、入力される画素データを多重状態値に変換して複数のフィルタとマッチングをとることによって、画像のエッジを検出するようにしたエッジ検出方法が記載されている。
【０００３】
この特許文献１に記載されたエッジ検出方法においては、４つのエッジパターンに対して、それぞれ入力画像データを多重化させることによってマッチングが行われている。また、上述したエッジパターンは３×３のものが例示されている。しかしながら、３×３のエッジパターンマッチングでは誤検知が多く、細線のエッジが検出できないという問題があり、エッジ検出精度の向上が求められていた。
【０００４】
図１５に、４つのエッジパターンおよび入力画像データを示す。図１５Ａに垂直方向、図１５Ｂに水平方向、図１５Ｃに斜め４５度方向、図１５Ｄに、斜め１３５度方向のエッジを検出するためのエッジパターンを示す。また、図１５Ｅ，図１５Ｆおよび図１５Ｇに、入力画像データにおける３×３画素の画像データを示す。ここで、１画素は８ビットで構成されており、画素が白の時は画素値＝ＦＦｈ、画素が黒の時は画素値＝００ｈとして表している。
【０００５】
パターンマッチングを行う方法として、一般的にエッジパターンをフィルタとして用い、画素データとフィルタとのそれぞれに対応した位置のデータの乗算値を積算する方法が用いられる。
【０００６】
この計算法を用いた時、図１５Ｅに示される画像データに対する、図１５Ａ〜図１５Ｄにおける、それぞれの４つのフィルタの出力は、順に、
図１５Ａに対応するものが、００ｈ、
図１５Ｂに対応するものが、３×ＦＦｈ、
図１５Ｃに対応するものが、２×ＦＦｈ、
図１５Ｄに対応するものが、２×ＦＦｈとなる。
【０００７】
よってこの出力値から図１５Ｅに示される画像データは水平エッジであることを推定することができる。
【０００８】
ところが、図１５Ｆに示す画像データに対する図１５Ａ〜図１５Ｄにおける、それぞれのフィルタの出力は、順に、
図１５Ａに対応する出力が、００ｈ、
図１５Ｂに対応する出力が、００ｈ、
図１５Ｃに対応する出力が、００ｈ、
図１５Ｄに対応する出力が、００ｈとなる。
そのため、画像のエッジを推定することはできない。
【０００９】
同様に、図１５Ｇに示す画像データに対する図１５Ａ〜図１５Ｄにおける、それぞれのフィルタの出力は、順に、
図１５Ａに対応する出力が、００ｈ、
図１５Ｂに対応する出力が、００ｈ、
図１５Ｃに対応する出力が、００ｈ、
図１５Ｄに対応する出力が、００ｈとなる。
【００１０】
そのため、画像のエッジを推定することはできない。
【００１１】
これらのエッジを検出するためには、マッチングを行う画素数を３×３より大きくし、４×４などまでにマトリクスビット数を上げる方法も有効である。また、エッジパターンのパターン数を増やすという方法も考えられる。
【特許文献１】特開平４−３１２１８４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、従来技術においては、入力画像データを多重化させてそれぞれのエッジパターンとのマッチングをとっていることから、マトリクスビット数を増やしたり、エッジパターン数を増やしたりすると、演算数が増大してしまうという問題があった。
【００１３】
したがって、この発明の目的は、マトリクスビット数を増加させても、演算数の増加を抑えることができ、エッジの検出精度を向上させることができるエッジ検出方法を採用した画像処理方法および画像処理プログラムを提供することにある。
【００１４】
また、この発明の第２の目的は、エッジの検出精度を向上させることができる画像処理方法を採用した画像処理装置、テレビジョン受像装置を提供することにある。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、この発明の第１の発明は、
入力されたデータに基づいて、情報処理を実行可能に構成された情報処理手段により画像処理を実行する場合に、複数種類のフィルタを用いて画像データに対して演算を行う画像処理方法において、
情報処理手段が、フィルタを複数の子フィルタに分解し、子フィルタの演算結果を用いて、複数のフィルタを演算する
ことを特徴とする画像処理方法である。
【００１６】
この発明の第２の発明は、
入力されたデータに基づいて、情報処理を実行可能に構成された情報処理手段により画像処理を実行する場合に、複数種類のａ×ｂ（ａ，ｂは２以上の自然数）矩形フィルタを用いて画像データに対して演算を行う画像処理を実行する画像処理方法において、
ａの因数をａ´、ｂの因数をｂ´としたときに、ａ×ｂ矩形フィルタを、複数のａ´×ｂ´矩形フィルタに分割し、
ａ´×ｂ´矩形フィルタを用いた場合の演算結果に基づいて、複数のａ×ｂ矩形フィルタの演算を行う
ことを特徴とする画像処理方法である。
【００１７】
この第２の発明によれば、演算フィルタを複数の矩形構成のブロックに分割し、それぞれの矩形ブロックの演算結果を利用して複数のフィルタの演算を行うことによって、総演算数を削減することができるので、演算フィルタの演算数を削減することができる。
【００１８】
この発明の第３の発明は、
入力されたデータに基づいて、情報処理を実行可能に構成された情報処理手段により画像処理を実行する場合に、複数種類のｎ×ｎ（ｎは４以上の自然数）のフィルタから構成
されるｎ×ｎ矩形フィルタを用いる画像処理方法において、
情報処理手段が、
ｎ×ｎ矩形フィルタを複数のｍ×ｍ矩形フィルタ（ｍは２以上の自然数で、ｎの因数、ｍ≦ｎ）に分解した後、ｍ×ｍ矩形フィルタの演算を実行し、ｍ×ｍ矩形フィルタの演算結果を用いて、複数のｎ×ｎ矩形フィルタを演算する
ことを特徴とする画像処理方法である。
【００１９】
この第３の発明によれば、演算フィルタを、複数の矩形構成のブロックに分割し、各ブロックの演算結果を利用して複数のフィルタの演算を行っていることにより、総演算数を削減し、矩形フィルタの演算数を削減することができる。
【００２０】
また、この発明は、第１の発明による画像処理方法を実現可能な画像処理装置、第２の発明による画像処理方法を実現可能な画像処理装置、第３の発明による画像処理方法を実現可能な画像処理装置およびこれらをコンピュータに実行させるプログラムを含むものである。
【００２１】
また、この発明は、
映像信号を受信する受信部と、
受信手段により受信された映像信号を映像として出力可能に構成された画像表示部と、
第１から第３の発明による画像処理方法を実現可能な画像処理回路とを有する
ことを特徴とするテレビジョン受像装置を含むものである。
【発明の効果】
【００２２】
この発明によれば、演算フィルタを複数のブロックに分割し、各ブロックの演算結果を利用して複数のフィルタの演算を行っていることにより、総演算数を削減して、フィルタ演算数を削減することができる。
【発明を実施するための最良の形態】
【００２３】
以下、この発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態の全図においては、同一または対応する部分には同一の符号を付す。また、この発明による画像処理方法は、画像に含まれるエッジを検出する方法に関し、特に、演算数を削減するという点を考慮すると、複数のエッジパターンとのマッチングを行う場合に、この発明を適用するのが好ましい。
【００２４】
図１に、この発明の第１の実施形態による画像処理装置の構成の概略を示す。図１に示すように、この第１の実施形態による画像処理装置においては、ブロックＡ積算器１０１、ブロックＢ積算器１０２、ブロックＣ積算器１０３、ブロックＤ積算器１０４、Ａ＋Ｂ加算器１０５、Ａ＋Ｃ加算器１０６、Ａ＋Ｄ加算器１０７、Ｂ＋Ｃ加算器１０８、Ｂ＋Ｄ加算器１０９、Ｃ＋Ｄ加算器１１０、水平フィルタ減算器１１１、垂直フィルタ減算器１１２および斜めフィルタ減算器１１３を有して構成されている。また、図示省略した、これらの演算処理を実行するための制御は、例えばＣＰＵおよびＲＯＭやＲＡＭを有する情報処理部により実行される。
【００２５】
また、入力画像データとしては、ブロックＡ入力画像データＳ１、ブロックＢ入力画像データＳ２、ブロックＣ入力画像データＳ３およびブロックＤ入力画像データＳ４が用いられ、それぞれ入力される。この入力画像データに対する画像データ処理が行われた後の出力データとして、水平フィルタ出力Ｓ５、垂直フィルタ出力Ｓ６および斜めフィルタ出力Ｓ７がそれぞれ出力される。
【００２６】
この第１の実施形態による画像処理装置における画像処理において想定されるフィルタ
を図２に示す。図２Ａに垂直フィルタ、図２Ｂに水平フィルタ、図２Ｃに斜めフィルタを示す。また、図２Ｄ、図２Ｅおよび図２Ｆに入力画像データの例を示す。これらの図２Ｄ〜図２Ｆにおいては、４×４画素の画像データを示す。なお、１画素は８ビットから構成され、画素が白の場合には、「画素値＝ＦＦｈ」、画素が黒の場合には、「画素値＝００ｈ」と表される。また、画素値としては、どのような値をとっても良いが、説明の簡便化のために、ＦＦｈおよび００ｈのみを用いた例を示す。
【００２７】
図３に、フィルタを、複数の子フィルタとしてのブロックに分割した状態を示す。そして、図３に示すように、それぞれのフィルタの構成要素の絶対値に着目すると、それぞれのフィルタに関して、４つのブロックに分割することが可能となる。ここでは、これらの４つのブロックをそれぞれ図３に示すように、ブロックＡ、ブロックＢ、ブロックＣ、ブロックＤと称する。
【００２８】
また、図４に、図３におけるブロック分割を説明するための、入力画像データのそれぞれの画素をアドレスで示す。また、図２Ｄ、図２Ｅおよび図２Ｆに示すような入力画像データのそれぞれの画素に、図４に示すようなアドレスを割り付ける。そして、入力画像データに対して、図３に示すようなブロック分割を行うと、
ブロックＡは、アドレスＡ１１，Ａ２１，Ａ１２，Ａ２２の画素で構成され、
ブロックＢは、アドレスＡ３１，Ａ４１，Ａ３２，Ａ４２の画素で構成され、
ブロックＣは、アドレスＡ１３，Ａ２３，Ａ１４，Ａ２４の画素で構成され、
ブロックＤは、アドレスＡ３３，Ａ４３，Ａ３４，Ａ４４の画素で構成される。
【００２９】
このように分割された入力画像データは、図１に示すそれぞれのブロックの積算器１０１〜１０４にそれぞれ入力される。
【００３０】
すなわち、ブロックＡ入力画像データＳ１がブロックＡ積算器１０１に入力され、ブロックＢ入力画像データＳ２がブロックＢ積算器１０２に入力され、ブロックＣ入力画像データＳ３がブロックＣ積算器１０３に入力され、ブロックＤ入力画像データＳ４がブロックＡ積算器１０４に入力される。ここで、それぞれのフィルタの絶対値は「１」であるから、それぞれの積算器１０１〜１０４によりそれぞれの構成要素がそのまま加算される。
【００３１】
具体的に、それぞれのアドレスにおける画素の値を［Ａ１１］，［Ａ２１］，……と表すと、
ブロックＡ積算器１０１は、［Ａ１１］＋［Ａ２１］＋［Ａ１２］＋［Ａ２２］の算出を行い、
ブロックＢ積算器１０２は、［Ａ３１］＋［Ａ４１］＋［Ａ３２］＋［Ａ４２］の算出を行い、
ブロックＣ積算器１０３は、［Ａ１３］＋［Ａ２３］＋［Ａ１４］＋［Ａ２４］の算出を行い、
ブロックＤ積算器１０４は、［Ａ３３］＋［Ａ４３］＋［Ａ３４］＋［Ａ４４］の算出を行う。
【００３２】
次に、ブロックＡ積算器１０１の出力は、それぞれＡ＋Ｂ加算器１０５、Ａ＋Ｃ加算器１０６およびＡ＋Ｄ加算器１０７に供給される。同様に、ブロックＢ積算器１０２の出力は、Ａ＋Ｂ加算器１０５、Ｂ＋Ｃ加算器１０８およびＢ＋Ｄ加算器１０９に供給される。
【００３３】
また、ブロックＣ積算器１０３の出力は、それぞれＡ＋Ｃ加算器１０６、Ｂ＋Ｃ加算器１０８およびＣ＋Ｄ加算器１１０に供給される。また、ブロックＤ積算器１０４の出力は、Ａ＋Ｄ加算器１０７、Ｂ＋Ｄ加算器１０９およびＣ＋Ｄ加算器１１０に供給される。
【００３４】
上述したように、加算器１０５〜１１０には、積算器１０１〜１０４の積算値がそれぞれ２つずつ入力される。加算器１０５〜１１０は、それぞれ入力された２つの積算値を加算して出力する。
【００３５】
次に、Ａ＋Ｂ加算器１０５の出力とＣ＋Ｄ加算器１１０の出力とが水平フィルタ減算器１１１に入力される。また、Ａ＋Ｃ加算器１０６の出力と、Ｂ＋Ｄ加算器１０９の出力とが垂直フィルタ減算器１１２に入力される。また、Ａ＋Ｄ加算器１０７の出力と、Ｂ＋Ｃ加算器１０８の出力とは、斜めフィルタ減算器１１３に入力される。
【００３６】
減算器１１１〜１１３に入力されたデータは、それぞれフィルタの符号に従って減算が行われる。減算結果は、水平フィルタ減算器１１１が水平フィルタ出力Ｓ５、垂直フィルタ減算器１１２が垂直フィルタ出力Ｓ６、斜めフィルタ減算器１１３が斜めフィルタ出力Ｓ７、としてそれぞれ出力する。Ｓ５，Ｓ６，Ｓ７の演算要素をまとめると以下のようになる。
【００３７】
［Ｓ５］＝（ブロックＣ積算値＋ブロックＤ積算値）−（ブロックＡ積算値＋ブロックＢ積算値）
＝（［Ａ１３］＋［Ａ２３］＋［Ａ１４］＋［Ａ２４］＋［Ａ３３］＋［Ａ４３］＋［Ａ３４］＋［Ａ４４］）−（［Ａ１１］＋［Ａ２１］＋［Ａ１２］＋［Ａ２２］＋［Ａ３１］＋［Ａ４１］＋［Ａ３２］＋［Ａ４３］）
［Ｓ６］＝（ブロックＢ積算値＋ブロックＤ積算値）−（ブロックＡ積算値＋ブロックＣ積算値）
＝（［Ａ３１］＋［Ａ４１］＋［Ａ３２］＋［Ａ４３］＋［Ａ３３］＋［Ａ４３］＋［Ａ３４］＋［Ａ４４］）−（［Ａ１１］＋［Ａ２１］＋［Ａ１２］＋［Ａ２２］＋［Ａ１３］＋［Ａ２３］＋［Ａ１４］＋［Ａ２４］）
［Ｓ７］＝（ブロックＢ積算値＋ブロックＣ積算値）−（ブロックＡ積算値＋ブロックＤ積算値）
＝（［Ａ３１］＋［Ａ４１］＋［Ａ３２］＋［Ａ４３］＋［Ａ１３］＋［Ａ２３］＋［Ａ１４］＋［Ａ２４］）−（［Ａ１１］＋［Ａ２１］＋［Ａ１２］＋［Ａ２２］＋［Ａ３３］＋［Ａ４３］＋［Ａ３４］＋［Ａ４４］）
【００３８】
次に、この第１の実施形態に基づいた具体例について、以下に説明する。なお、この第１の実施形態においては、図２Ａ，図２Ｂ，図２Ｃのフィルタを用いることによって、図２Ｄ〜図２Ｆによる入力画像データを判定した場合の判定例を示す。
【００３９】
上述した計算式に従って、図２Ｄ〜図２Ｆに示す入力画像データのそれぞれのフィルタ出力値を求めた例を以下に示す。
【００４０】
図２Ｄに示す入力画像データの場合：
水平フィルタ出力Ｓ５＝００ｈ
垂直フィルタ出力Ｓ６＝４×ＦＦｈ
斜めフィルタ出力Ｓ７＝００ｈ
ここで、水平フィルタ出力Ｓ５が垂直方向へのエッジ強度Ｇｖ、垂直フィルタ出力Ｓ６が水平方向のエッジ強度Ｇｈであると考えると、図５に示す関係となる。
【００４１】
したがって、エッジの角度θと前述のエッジ強度Ｇｖ，Ｇｈの関係は次の式のように表される。
【数１】
2006222605.tif 000003
これにフィルタ出力値をあてはめると、以下のようになる。
【数２】
2006222605.tif 000004
従って、図２Ｄに示す入力画像データは、角度９０度の方向に強いエッジであると判定できる。すなわち、角度が０度となる線またはエッジであると推定することができる。
【００４２】
同様に、図２Ｅに示す入力画像データの場合は、
水平フィルタ出力Ｓ５＝−４×ＦＦｈ
垂直フィルタ出力Ｓ６＝−４×ＦＦｈ
斜めフィルタ出力Ｓ７＝−２×ＦＦｈ
【数３】
2006222605.tif 000005
となって、図５に示す座標系においては、４５度方向に強いエッジであると判定できる。
【００４３】
また、図２Ｆに示す入力画像データの場合は、
水平フィルタ出力Ｓ５＝００ｈ
垂直フィルタ出力Ｓ６＝００ｈ
斜めフィルタ出力Ｓ７＝−２×ＦＦｈ
【数４】
2006222605.tif 000006
となって、アークタンジェントの分子、分母が共に０値になってしまい、角度θを算出することができない。
【００４４】
そこで、この場合においては、斜めフィルタ出力Ｓ７を検知することによって、エッジの有無を判定する。すなわち、以下のように判定することができる。
【００４５】
Ｓ５＝Ｓ６＝Ｓ７＝００ｈならば、エッジなし
Ｓ５＝Ｓ６＝００ｈ、かつ、Ｓ７＞００ｈ、ならば、４５度方向に伸びた線エッジ
Ｓ５＝Ｓ６＝００ｈ、かつ、Ｓ７＜００ｈ、ならば、１３５度方向に伸びた線エッジ
（いずれの角度も図５に示す座標系の角度）
ここで、図２Ａ〜図２Ｃに示すフィルタを用いた場合の、フィルタ出力を算出するまでの加減算の総数を見積もる。すなわち、従来技術によれば、それぞれのフィルタに対して入力画像データを多重化する場合、
１フィルタに対する加減算数×３＝１５×３＝４５個
の加減算数が必要となる。他方、この第１の実施形態による実施形態によるブロック化演算を用いた場合、
（ブロック内の積算×４）＋（１フィルタに対する加減算数×３）
＝（３×４）＋（３×３）＝２１個
の加減算数でフィルタリングが演算可能である。
【００４６】
以上説明したように、この発明の第１の実施形態によれば、例えば４×４の矩形フィルタ演算を行う場合、入力画像データを多重化して計算した場合に比して、加減算数を５０パーセント以下に削減することが可能となる。
【００４７】
以下に、この発明によるその他の実施形態について説明する。以下の実施形態の説明において、第１の実施形態におけると同様の構成については、その説明を省略する。
【００４８】
（第２の実施形態）
この発明の第２の実施形態による画像処理方法について説明する。図６に、図２のフィルタに対して、中央画素の重み付けを大きくしたものを示す。また、図６Ａに垂直フィルタ、図６Ｂに水平フィルタ、図６Ｃに斜めフィルタを示す。また、図７に、４ブロックに分解した状態を示す。なお、アドレスについては、図４に示すパターンと同様とする。
【００４９】
すなわち、画像に対して輪郭抽出を行う場合においては、中央画素の重み付けを大きくしたフィルタが用いられる場合がある。そこで、この発明の第２の実施形態においては、このようなフィルタに適用する場合について説明する。
【００５０】
まず、図６に示すフィルタに関しても、図７に示すように４つのブロックに分解可能である。この場合、図４で示すＡ２２，Ａ３２，Ａ２３，Ａ３３の画素に対して、あらかじめ２倍演算（すなわち、１ビット左シフト）を行っておく。後は上述したようにブロックごとに積算していく。
【００５１】
（第３の実施形態）
次に、この発明の第３の実施形態について説明する。なお、この第３の実施形態においては、画像の検出精度を上げるために、５×５のフィルタを用いた場合について説明する。図８に、５×５のフィルタの一例を示す。図８Ａに垂直フィルタ、図８Ｂに水平フィルタ、図８Ｃに斜めフィルタを示す。
【００５２】
図８に示すようなフィルタに関しても、４つのブロックに分割することが可能である。この４つのブロックに分割した状態を図９に示す。図９に示すようにして、ブロックごとの計算結果を用いて、上述したそれぞれのフィルタ（図８Ａ，図８Ｂ，図８Ｃ）の演算結果を求めることが可能となる。
【００５３】
（第４の実施形態）
次に、この発明の第４の実施形態について説明する。図１０に、４×２のフィルタを示す。なお、図１０Ａに垂直フィルタ、図１０Ｂに水平フィルタを示し、図１１に、複数のブロックに分割した状態を示す。
【００５４】
すなわち、この第４の実施形態においては、画像検出の検出精度をある程度抑えることにより、回路規模を削減する場合に、図１０に示すようなフィルタが用いられることがある。一般に、フィルタ演算を行う場合、縦方向の画素数を削減することによって、回路規模の縮小化を図ることができる。すなわち、縦方向に沿って多くの画素を参照しようとすると、これらの画素の分のラインメモリを設ける必要がある。そのため、縦方向の画素数を削減することにより、この縦方向に沿ったラインメモリを低減することができるので、回路規模の縮小を図ることが可能となる。
【００５５】
図１１に示すように、このような４×２のフィルタに関しても、４つのブロックに分割することが可能である。ここでは、それぞれのブロックは、２×１のフィルタから構成されている。そして、これらのブロックごとの演算結果を用いることにより、図１０Ａ、図１０Ｂに示すそれぞれのフィルタの演算結果を求めることが可能となる。
【００５６】
（第５の実施形態）
次に、この発明の第５の実施形態について説明する。図１２に、この第５の実施形態において用いられるフィルタの一例を示し、図１３に、このフィルタを４つのブロックに分割した状態を示す。
【００５７】
図４のＡ１１，Ａ４１，Ａ１４，Ａ４４のそれぞれの画素は、中心画素Ａ２２に対してもっとも距離が大きいため、他の画素に比べて影響度が小さい画素であると考えられる。この考えに基づき、画像検出精度をできるだけ下げることなく、演算数をできるだけ削減するために、図１２のようなフィルタが用いられる場合がある。この発明において、矩形フィルタではなく、矩形ではない形状の異型フィルタの場合においても対応することが可能である。
【００５８】
図１２に、図２に示すフィルタを異型化したフィルタを示す。図１２Ａに垂直フィルタ、図１２Ｂに水平フィルタを示す。
【００５９】
このような異型なフィルタに関しても、図１３に示すようにして、４つのブロックに分割することが可能である。このブロックごとの演算結果を用いて、図１２Ａおよび図１２Ｂに示すそれぞれのフィルタの演算結果を求めることができる。
【００６０】
この第５の実施形態による異型フィルタは、図４に示すフィルタアドレスからＡ１１、Ａ４１、Ａ１４、Ａ４４が削除された形である。このことから、第１の実施形態における方法と同様に計算を行う。この計算を以下に示す。
【００６１】
（ブロックＡの積算値）＝[Ａ２１]＋[Ａ１２]＋[Ａ２２]
（ブロックＢの積算値）＝[Ａ３１]＋[Ａ３２]＋[Ａ４２]
（ブロックＣの積算値）＝[Ａ１３]＋[Ａ２３]＋[Ａ２４]
（ブロックＤの積算値）＝[Ａ３３]＋[Ａ４３]＋[Ａ３４]
（１２Ａフィルタの出力）＝（ブロックＢの積算値＋ブロックＤの積算値）−（ブロックＡの積算値＋ブロックＣの積算値）
（１２Ｂフィルタの出力）＝（ブロックＣの積算値＋ブロックＤの積算値）−（ブロックＡの積算値＋ブロックＢの積算値）
以上のようにして、この第５の実施形態による異型フィルタの演算が実行される。
【００６２】
（テレビジョン装置）
次に、この発明を適用可能なテレビジョン装置について説明する。図１４に、この発明による画像処理装置としての画像処理回路を備えたテレビジョン装置を示す。
【００６３】
この実施形態において、テレビジョン装置は、表示装置２００、受信回路５０１、デコーダ５０２、画像処理装置５０３、Ｉ／Ｐ変換回路５０４、エッジ検出回路５０５、解像度変換回路５０６を有して構成されている。なお、テレビジョン信号を受信した受信回路５０１は、図示省略した制御回路からの制御信号により選局動作を行うように構成されている。これにより選局されたテレビジョン信号は、デコーダ５０２によりデコードされて、画像信号として出力される。デコーダ５０２から出力された画像信号は、画像処理回路５０３によって画像処理が行なわれた後に、表示装置２００によって表示される。
【００６４】
図１４に、画像処理としてＩ／Ｐ変換、エッジ検出、解像度変換が行なわれている例を示す。通常、ＮＴＳＣなどのテレビジョン信号はインターレース信号として入力される。しかし、液晶表示装置などのようにプログレッシブで表示する表示装置の場合、Ｉ／Ｐ変換回路５０４が必要となる。Ｉ/Ｐ変換回路５０４はインターレース信号をプログレッシ
ブ信号に変換する。
【００６５】
エッジ検出回路５０５は、この発明による画像処理方法の適用が好適な部分である。エッジ検出回路５０５が入力された画像のエッジを検出し、そのエッジが水平エッジか、垂直エッジか、斜めエッジか、を判断する。
【００６６】
解像度変換回路５０６は入力された画像信号を表示装置２００に適した解像度に変換する。従来、解像度変換にはいろいろな手法が提示されている。ここで、前記エッジ検出回路５０５で検出されたエッジの種類によって、解像度変換の手法を切り換えるようにすれば、より高品位な解像度変換画像が得られる。
【図面の簡単な説明】
【００６７】
【図１】この発明の第１の実施形態による演算過程を説明するためのブロック図である。
【図２】この発明の第１の実施形態において想定するフィルタと入力画像データ例を示す図である。
【図３】この発明の第１の実施形態によるフィルタのブロック分割を説明するための図である。
【図４】この発明の第１の実施形態による入力画像データのブロック分割を説明するための図である。
【図５】この発明の第１の実施形態によるフィルタのエッジ強度の座標系を説明するための図である。
【図６】この発明の第２の実施形態によるフィルタの例を示す図である。
【図７】この発明の第２の実施形態によるフィルタのブロック分割を説明するための図である。
【図８】この発明の第３の実施形態によるフィルタの例を示す図である。
【図９】この発明の第３の実施形態によるフィルタのブロック分割を説明するための図である。
【図１０】この発明の第４の実施形態によるフィルタの例を示す図である。
【図１１】この発明の第４の実施形態によるフィルタのブロック分割を説明するための図である。
【図１２】この発明の第５の実施形態によるフィルタの例を示す図である。
【図１３】この発明の第５の実施形態によるフィルタのブロック分割を説明するための図である。
【図１４】この発明による画像処理回路を備えたテレビジョン受像装置を示すブロック図である。
【図１５】従来技術によるフィルタおよび入力画像データ例を示す図である。
【符号の説明】
【００６８】
１０１  ブロックＡ積算器
１０２  ブロックＢ積算器
１０３  ブロックＣ積算器
１０４  ブロックＤ積算器
１０５  Ａ＋Ｂ加算器
１０６  Ａ＋Ｃ加算器
１０７  Ａ＋Ｄ加算器
１０８  Ｂ＋Ｃ加算器
１０９  Ｂ＋Ｄ加算器
１１０  Ｃ＋Ｄ加算器
１１１  水平フィルタ減算器
１１２  垂直フィルタ減算器
１１３  斜めフィルタ減算器
Ｓ１  ブロックＡ入力画像データ
Ｓ２  ブロックＢ入力画像データ
Ｓ３  ブロックＣ入力画像データ
Ｓ４  ブロックＤ入力画像データ
Ｓ５  水平フィルタ出力
Ｓ６  垂直フィルタ出力
Ｓ７  斜めフィルタ出力
２００  表示装置
５０１  受信回路
５０２  デコーダ
５０３  画像処理回路
５０４  Ｉ／Ｐ変換回路
５０５  エッジ検出回路
５０６  解像度変換回路
【図１】
2006222605.tif 000007
【図２】
2006222605.tif 000008
【図３】
2006222605.tif 000009
【図４】
2006222605.tif 000010
【図５】
2006222605.tif 000011
【図６】
2006222605.tif 000012
【図７】
2006222605.tif 000013
【図８】
2006222605.tif 000014
【図９】
2006222605.tif 000015
【図１０】
2006222605.tif 000016
【図１１】
2006222605.tif 000017
【図１２】
2006222605.tif 000018
【図１３】
2006222605.tif 000019
【図１４】
2006222605.tif 000020
【図１５】
2006222605.tif 000021