(57)【要約】【課題】  非標準の入力映像信号が入力された場合にも安定した表示をコストの増加を招くことなく実現する。【解決手段】  入力映像信号を与えられてＡ／Ｄ変換を行い映像データを出力するＡ／Ｄ変換器１、映像データに含まれる垂直同期、水平同期信号を分離する同期分離回路７、水平同期信号に同期した書き込みクロック、水平同期信号に同期又は非同期である読み出しクロックを生成するクロック生成回路１０、垂直同期及び水平同期信号を与えられ入力映像信号の標準／非標準を判定する非標準判定回路１３、映像データの書き込み、読み出しを行うメモリ４、垂直同期信号に同期した書き込み開始信号を生成し映像データの書き込み開始のタイミングを制御する書き込み制御回路８、入力映像信号が標準信号である場合垂直同期信号に同期した読み出し開始信号に従って映像データ信号の読み出し開始のタイミングを制御し、非標準信号である場合垂直同期信号と非同期である読み出し開始信号に従って制御する読み出し制御回路９を備える。【選択図】  図１
2006013879.tif 000002
【特許請求の範囲】
【請求項１】
入力映像信号を与えられてアナログ／デジタル変換を行い、映像データを出力するアナログ／デジタル変換器と、
前記映像データを入力され、これに含まれる垂直同期信号及び水平同期信号を分離する同期分離回路と、
前記水平同期信号を与えられ、この水平同期信号に同期した書き込みクロックと、前記水平同期信号に同期又は非同期である読み出しクロックを生成するクロック生成回路と、
前記垂直同期信号及び前記水平同期信号を与えられ、前記入力映像信号が標準信号と非標準信号のいずれであるかを判定する非標準判定回路と、
前記映像データの書き込み及び読み出しを行うメモリと、
前記垂直同期信号及び前記書き込みクロックを与えられ、前記垂直同期信号に同期した書き込み開始信号を生成し、この書き込み開始信号に従って前記映像データの前記メモリへの書き込み開始のタイミングを制御する書き込み制御回路と、
前記垂直同期信号及び前記読み出しクロックを与えられ、前記非標準判定回路により前記入力映像信号は標準信号であると判定された場合、前記垂直同期信号に同期した読み出し開始信号を生成し、この読み出し開始信号に従って前記映像データ信号の前記メモリからの読み出し開始のタイミングを制御し、前記入力映像信号は非標準信号であると判定された場合、前記垂直同期信号と非同期である読み出し開始信号を生成し、この読み出し開始信号に従って前記映像データ信号の前記メモリからの読み出し開始のタイミングを制御する読み出し制御回路と、
を備えることを特徴とする映像信号処理装置。
【請求項２】
前記非標準判定回路により、前記入力映像信号は非標準信号であると判定された場合、
前記読み出し制御回路は、
前記読み出し開始信号と同期し、かつこの読み出し開始信号より広いパルス幅を有するマスク信号を生成し、
前記書き込み制御回路は、
前記マスク信号のパルス幅内に前記書き込み開始信号のパルスの少なくとも一部が含まれるとき、前記映像データの書き込みを中止することを特徴とする請求項１記載の映像信号処理装置。
【請求項３】
前記非標準判定回路により、前記入力映像信号は標準信号であると判定された場合、
前記クロック生成回路は、前記水平同期信号に同期した前記読み出しクロックを生成して前記読み出し制御回路に与え、
前記非標準判定回路により、前記入力映像信号は非標準信号であると判定された場合、
前記クロック生成回路は、前記水平同期信号に非同期である前記読み出しクロックを生成して前記読み出し制御回路に与えることを特徴とする請求項１又は２記載の映像信号処理装置。
【請求項４】
前記非標準判定回路により、前記入力映像信号は標準信号であると判定された場合、
前記読み出し制御回路は、
前記垂直同期信号に同期したタイミングで前記読み出し開始信号をリセットすることで、読み出し開始のタイミングを前記入力映像信号に同期させることを特徴とする請求項１乃至３のいずれかに記載の映像信号処理装置。
【請求項５】
前記メモリは、前記入力映像信号の２フィールド分以下の容量を有することを特徴とする請求項１乃至４のいずれかに記載の映像信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像信号処理装置に関する。
【背景技術】
【０００２】
ＣＲＴ装置等の通常の映像表示装置と異なる表示クロックが必要な液晶パネルやプラズマディスプレイに表示を行う際には、入力映像信号を入力されて、この入力映像信号に含まれる同期信号を用いて生成した書き込み用クロックに基づいて１周期分を単位としてメモリへの書き込みを行い、同様に同期信号を用いて生成した表示用クロックに基づいたタイミングでメモリから表示用データを読み出すことにより、内部基準信号に同期した標準信号に変換することが行われる。
【０００３】
ここで、入力映像信号が放送波のような標準信号の場合には、入力映像信号をメモリに書き込むタイミングと、書き込んだデータをメモリから表示用データとして読み出す際のタイミングを同期して行うことができる。
【０００４】
しかし、ＶＴＲ（Video Tape Recorder）における早送り再生信号のように、入力映像信号が非標準信号である場合は、入力映像信号をメモリに書き込むタイミングと読み出すタイミングとが一致しない。
【０００５】
ここで、標準信号と非標準信号とは、二つの垂直同期信号の間に存在する水平同期信号の数が相違する。
【０００６】
このような非標準信号が入力された場合は、読み出し動作を書き込み動作とは独立に行い、読み出しが書き込みを追い越してしまうような場合には、ＶガタやＶめくれを起こさないように、追い越し期間はスキップしたり、同じ信号を繰り返して読み出すことが行われる。しかし従来のこの手法では、２周期（フレーム）分を超えるメモリが必要となり、装置全体のコスト増加を招いていた。
【０００７】
従来の映像信号処理装置を開示する文献名を以下に記載する。
【特許文献１】特開平９−９８３６８号公報
【特許文献２】特開平８−１７２６０８号公報
【特許文献３】特開平５−１２２６６３号公報
【特許文献４】特開平９−３４４００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は上記事情に鑑み、非標準の入力映像信号が入力された場合にも安定した表示を、コストの増加を招くことなく実現することができる映像信号処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様による映像信号処理装置は、
入力映像信号を与えられてアナログ／デジタル変換を行い、映像データを出力するアナログ／デジタル変換器と、
前記映像データを入力され、これに含まれる垂直同期信号及び水平同期信号を分離する同期分離回路と、
前記水平同期信号を与えられ、この水平同期信号に同期した書き込みクロックと、前記水平同期信号に同期又は非同期である読み出しクロックを生成するクロック生成回路と、
前記垂直同期信号及び前記水平同期信号を与えられ、前記入力映像信号が標準信号と非標準信号のいずれであるかを判定する非標準判定回路と、
前記映像データの書き込み及び読み出しを行うメモリと、
前記垂直同期信号及び前記書き込みクロックを与えられ、前記垂直同期信号に同期した書き込み開始信号を生成し、この書き込み開始信号に従って前記映像データの前記メモリへの書き込み開始のタイミングを制御する書き込み制御回路と、
前記垂直同期信号及び前記読み出しクロックを与えられ、前記非標準判定回路により前記入力映像信号は標準信号であると判定された場合、前記垂直同期信号に同期した読み出し開始信号を生成し、この読み出し開始信号に従って前記映像データ信号の前記メモリからの読み出し開始のタイミングを制御し、前記入力映像信号は非標準信号であると判定された場合、前記垂直同期信号と非同期である読み出し開始信号を生成し、この読み出し開始信号に従って前記映像データ信号の前記メモリからの読み出し開始のタイミングを制御する読み出し制御回路と、
を備えることを特徴とする。
【発明の効果】
【００１０】
本発明の映像信号処理装置によれば、非標準信号が入力された場合にも安定した表示を、コストの増加を招くことなく実現することが可能である。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について図面を参照して説明する。
【００１２】
（１）実施の形態１
本発明の実施の形態１による映像信号処理装置について説明する。図１に、液晶ＴＶ用の映像信号処理装置の構成の一例を示す。
【００１３】
入力映像信号１１はアナログ信号であり、例えばチューナ出力であるＮＴＳＣのコンポジット信号、ＤＶＤやＶＣＲのＳ端子出力であるＹ／Ｃ信号、またはコンポーネント信号である。
【００１４】
アナログ／デジタル（以下、Ａ／Ｄと称する）変換器１に、この入力映像信号１１が入力されると、デジタル信号１０１に変換されて出力され、Ｙ／Ｃ分離回路２及び同期分離回路７に与えられる。
【００１５】
入力映像信号１１が同期分離回路７に入力されると、垂直同期信号１０２及び１０３、水平同期信号１０４、その両方である垂直同期信号及び水平同期信号１０５とに分離されて出力される。
【００１６】
垂直同期信号１０２、１０３は書き込み制御回路８及び読み出し制御回路９にそれぞれ与えられ、水平同期信号１０４はクロック生成回路１０に与えられ、垂直同期信号及び水平同期信号１０５は非標準判定回路１３に与えられる。
【００１７】
クロック生成回路１０はＰＬＬ（Phase Loocked Loop）回路を有し、水平同期信号１０４を入力とし、この水平同期信号１０４に同期したクロックを３種類生成して出力する。
【００１８】
例えば、１３．５ＭＨｚのサンプリングクロック１０６をＡ／Ｄ変換器１、Ｙ／Ｃ分離回路２、カラーデコーダ３に出力し、１３．５ＭＨｚの書き込み開始のタイミングを制御するための書き込みクロック１０７を書き込み制御回路８に出力し、４０．５ＭＨｚの読み出し開始のタイミングを制御するための表示用の読み出しクロック１０８を読み出し制御回路９に出力する。
【００１９】
例えば、Ａ／Ｄ変換器１がサンプリングに必要なクロックの周波数が１３．５ＭＨｚであり、図示されていない液晶パネルがＷＶＧＡ表示であり、表示用クロックが４０．５ＭＨｚである場合は、Ａ／Ｄ変換器１用のサンプリングクロック１０６の周波数１３．５ＭＨｚと、読み出しクロック１０８の周波数４０．５ＭＨｚの最小公倍数の８１ＭＨｚを６分周した１３．５ＭＨｚで、クロック生成回路１０が有するＰＬＬ回路をロックさせることになる。
【００２０】
入力映像信号１１がコンポジット信号である場合を例にとると、Ｙ／Ｃ分離回路２によってＹ信号（輝度信号）１０９とＣ信号（色信号）１０９とに分離されて出力される。このうちＣ信号は、カラーデコーダ３にて色復調される。
【００２１】
カラーデコーダ３から出力されたＹ信号及びＣ信号、あるいはＹ信号及びＣｂ／Ｃｒ信号から成る映像データ１１０は、ＦＩＦＯ２１をバッファメモリとして一旦蓄積された後、書き込み制御回路8の制御に従ってメモリ４に書き込まれる。
【００２２】
メモリ４に書き込まれた映像データは、読み出し制御回路９の制御によって読み出される。
【００２３】
ところで、入力映像信号が標準信号である場合と非標準信号である場合とでは、二つの垂直同期信号の間に存在する水平同期信号の数が相違する。
【００２４】
そこで、非標準判定回路１３は、同期分離回路７から出力された垂直同期信号及び水平同期信号１０３と、クロック生成回路１０から出力された例えば４０．５ＭＨｚの読み出しクロック１０８とを与えられて、２つの垂直同期信号のパルス間に存在する水平同期信号のパルス数をカウントする。このパルス数により、入力映像信号１１が標準信号であるか非標準信号であるかを判定することができる。
【００２５】
非標準判定回路１３が判定した結果を示す判定信号１２１が、読み出し制御回路９及びクロック生成回路１０に与えられる。
【００２６】
入力映像信号１１が標準信号である場合の動作について、以下に説明する。
【００２７】
このときの書き込み制御回路８がメモリ４に出力する、データの書き込み開始のタイミングを規定する書き込み開始信号ｉｖ＿ｇｏ１２２と、読み出し制御回路９がメモリ４に出力する、メモリ４からデータを読み出すタイミングを規定する読み出し開始信号ｄｖ＿ｇｏ１２３と、メモリに書き込まれる有効データｗ＿ｄａｔａ１１１と、メモリから読み出された有効データｒ＿ｄａｔａ１１２のタイミングを図２に示す。
【００２８】
図２に示されたように、メモリ４にデータを書き込むときのタイミングを規定する書き込み開始信号ｉｖ＿ｇｏ信号１２２と、データを読み出すときのタイミングを規定する読み出し開始信号ｄｖ＿ｇｏ信号１２３とは、同期している。
【００２９】
書き込み動作は、上述したように、同期分離回路７が入力映像信号１１から生成した垂直同期信号１０２を用いて、書き込み制御回路８が生成した書き込み開始信号ｉｖ＿ｇｏ１２２に従って行われる。
【００３０】
一方、読み出し動作は、クロック生成回路１０が生成した読み出しクロック１０８を用いて、読み出し制御回路９が生成した、垂直同期信号１０３と同期した読み出し開始信号ｄｖ＿ｇｏ１２３に従って行われる。
【００３１】
書き込み開始信号ｉｖ＿ｇｏ１２２の１番目のパルス２０１に従ってｎ番目の有効データｗ＿ｄａｔａ１１１が書き込まれ、このパルスと同期した読み出し開始信号ｄｖ＿ｇｏ１２３の１番目のパルス２１１に従って１つ前に書き込まれたｎ−１番目の有効データｒ＿ｄａｔａ１１２が読み出される。
【００３２】
書き込み開始信号ｉｖ＿ｇｏ１２２の２番目のパルス２０２に従ってｎ＋１番目の有効データｗ＿ｄａｔａ２１２が書き込まれ、このパルスと同期した読み出し開始信号ｄｖ＿ｇｏの２番目のパルス２１２に従ってｎ番目の有効データｒ＿ｄａｔａ１１２が読み出される。
【００３３】
このように、書き込み動作開始のタイミングと、読み出し動作開始のタイミングとが同期しており、書き込みが行われた後、１フィールド分遅延された状態でデータが順次読み出されていくことになる。
【００３４】
読み出し制御回路９には、上述したように同期分離回路７から出力された垂直同期信号１０３が与えられる。この垂直同期信号１０３は、読み出し制御回路９が読み出し開始信号ｄｖ＿ｇｏをリセットするために用いられ、これによりメモリ４への書き込み動作と読み出し動作とのタイミングを同期させている。
【００３５】
このように、非標準判定回路１３から読み出し制御回路９に与えられた判定信号１２１が、入力映像信号１１が標準信号であると判定したものである場合は、読み出し制御回路９は垂直同期信号１０３を読み出し動作のリセット信号として用いることで、書き込み動作と読み出し動作とのタイミングを同期させる。
【００３６】
読み出された映像データ１１２はスケーリングフィルタ２２に与えられ、入力映像信号１１が想定しているパネルと液晶パネルとの画角の整合性をとるためにスケーリングが行なわれる。このデータは、１フィールド分遅延されたデータとなる。
【００３７】
スケーリング処理が施された映像データ１１３は、ＦＩＦＯ２３をバッファメモリとして一旦蓄積された後、画質調整回路５により、輝度、色信号毎に画質調整が行われる。その後、液晶インタフェース回路６により、液晶パネルに対応したフォーマットに変換されて、液晶パネル用出力信号１２として出力される。
【００３８】
このように、入力映像信号１１が標準信号である場合は、この入力映像信号１１をＡ／Ｄ変換器１でデジタル信号に変換した後、同期分離回路７により同期分離して得た垂直同期信号１０４を基準としてクロック生成回路１０が生成した書き込みクロック１０７に基づく書き込み制御回路８の制御に従って、映像データ１１０における有効画素領域のデータがメモリ４に書き込まれる。ここで、メモリ４は２フィールド分以下の容量で足りる。
【００３９】
そして、書き込みと同様に、同期分離回路７により同期分離して得た垂直同期信号１０４を基準としてクロック生成回路１０が生成した読み出しクロック１０８に基づく読み出し制御回路９の制御に従って、メモリ４から有効画素領域のデータ１１２が読み出される。
【００４０】
一方、非標準判定回路１３により、入力映像信号１１が非標準信号であると判定された場合は、以下のように動作する。
【００４１】
このときの書き込み開始信号ｉｖ＿ｇｏ１２２と、読み出し開始信号ｄｖ＿ｇｏ１２３と、メモリ４に書き込まれる有効データｗ＿ｄａｔａ１１１と、メモリ４から読み出された有効データｒ＿ｄａｔａ１１２のタイミングは、図３に示されたとおりである。
【００４２】
この場合は、書き込み開始信号ｉｖ＿ｇｏ信号１２２と読み出し開始信号ｄｖ＿ｇｏ信号１２３とは、同期していない。
【００４３】
即ち、非標準信号が入力されたときは、読み出しクロック１０８で生成する読み出し開始信号ｄｖ＿ｇｏ１２３は、表示パネルから見るとそれ自体は安定した同期信号ではある。しかし、入力映像信号１１に同期した書き込み開始信号ｉｖ＿ｇｏ１２２から見ると、全く周期の異なる信号である。
【００４４】
そこで、非標準判定回路１３によって入力映像信号１１は非標準信号であると判定された時は、書き込み開始信号ｉｖ＿ｇｏ１２２と読み出し開始信号ｄｖ＿ｇｏ１２３とのタイミングが近い場合、後述するように、読み出し制御回路９が読み出し開始信号ｄｖ＿ｇｏ１２３と同一のタイミングでパルス幅が所定幅だけ広くなるように生成したマスク信号ｉｖ＿ｍａｓｋ１２４のパルス幅内に、書き込み開始信号ｉｖ＿ｇｏのパルス１２２が少なくとも一部重複するタイミングである場合、書き込み制御回路８が、この書き込み開始信号ｉｖ＿ｇｏ１２２をマスクして書き込みを行わないようにする。
【００４５】
ここで、マスク信号ｉｖ＿ｍａｓｋ１２４のパルス幅を、読み出し開始信号ｄｖ＿ｇｏ１２３よりも広くしたのは、メモリ４に映像データ１１１を書き込む際には、その前にＦＩＦＯ２１に一旦蓄積し、さらにメモリ４から映像データ１１２を読み出した後に、ＦＩＦＯ２３に一旦蓄積する点を考慮し、マージンを持たせるためである。
【００４６】
先ず非標準判定回路１３が、入力映像信号１１は非標準であると判定しその判定結果を示す判定信号１２１がクロック生成回路１０に出力されると、クロック生成回路１０内のＰＬＬ回路のロック状態が解除される。これにより、ＰＬＬ回路に含まれるＶＣＯ（電圧制御回路）から、入力映像信号１１に同期しないフリーランのクロックが出力されて、読み出しクロック１０８として読み出し制御回路９に与えられる。
【００４７】
読み出し制御回路９は、このフリーランの読み出しクロック１０８を基準として読み出し開始信号ｄｖ＿ｇｏ１２３を生成し、メモリ４に与えて読み出し動作の制御を行う。
【００４８】
また、読み出し制御回路９は、読み出し開始信号ｄｖ＿ｇｏ１２３と同期し、かつそのパルス幅を所定量だけ大きくしたマスク信号ｉｖ＿ｍａｓｋ１２４を生成して書き込み制御回路８に出力する。
【００４９】
このマスク信号ｉｖ＿ｍａｓｋ１２４は、読み出し制御回路９が内蔵し、読み出し開始信号ｄｖ＿ｇｏ１２３の生成に用いるカウンタにより生成が可能である。例えば、外部のＣＰＵ等からＩ２Ｃバス等を経由して、マスク信号ｉｖ＿ｍａｓｋ１２４のパルス幅を指定する信号が、読み出し制御回路９が内蔵するレジスタに与えられて格納され、カウンタが格納されたこの信号をデコードとしてパルス幅の設定を行う。
【００５０】
マスク信号ｉｖ＿ｍａｓｋ１２４は書き込み制御回路８に与えられ、このパルス幅内に、書き込み開始信号ｉｖ＿ｇｏ１２２のパルスが一部でも含まれると、このタイミングに従って書こうとしていた映像データ１１１の書き込みを中止するように書き込みを制御する。
【００５１】
書き込み開始信号ｉｖ＿ｇｏ１２２の１番目のパルス２１１に従って、ｎ番目の有効データｗ＿ｄａｔａ１１１が書き込まれる。このパルス２１１とは同期していない読み出し開始信号ｄｖ＿ｇｏ１２３の１番目のパルス２２１に従って１つ前に書き込まれたｎ−１番目の有効データｒ＿ｄａｔａ１１２が読み出される。書き込み開始信号ｉｖ＿ｇｏ１２２の２番目のパルス２１２に従ってｎ＋１番目の有効データｗ＿ｄａｔａ１１１が書き込まれようとするが、上述したように、マスク信号ｉｖ＿ｍａｓｋ１２４の２番目のパルス２３１のパルス幅内にこの書き込み開始信号ｉｖ＿ｇｏ１２２の２番目のパルス２１２が含まれている。このため、このデータｗ＿ｄａｔａ１１１のメモリ４への書き込み動作が中止される。
【００５２】
読み出し開始信号ｄｖ＿ｇｏ１２３の２番目のパルス２２２に従ってｎ番目の有効データｒ＿ｄａｔａ１１２が読み出される。
【００５３】
書き込み開始信号ｉｖ＿ｇｏ１２２の３番目のパルス２１３に従ってｎ＋２番目の有効データｗ＿ｄａｔａ１１１が書き込まれる。読み出し開始信号ｄｖ＿ｇｏ１２３の３番目のパルス２２３に従って、２つ前に書き込まれたｎ番目の有効データｒ＿ｄａｔａ１１２が再度読み出される。
【００５４】
このように、書き込み動作と読み出し動作のタイミングは同期しておらず、また読み出し開始信号ｄｖ＿ｇｏ１２３のパルス幅を広げたマスク信号ｉｖ＿ｍａｓｋ１２４のパルスと書き込み開始信号ｉｖ＿ｇｏ１２２のパルスとが少なくとも一部重複すると、そのときのデータ１１１の書き込みが中止され、その前に書き込まれたデータ１１３が再度読み出されることになる。
【００５５】
上述した本発明の実施の形態によれば、プラズマディスプレイや液晶パネルのように通常の映像表示装置と異なる表示クロックが必要な装置に表示を行う際に、非標準の入力映像信号が入力された場合にもＶガタやＶめくれ等のない安定した表示を、メモリの容量の増加を招くことなく実現し、コスト低減を図ることができる。
【００５６】
上述した実施の形態はいずれも一例であって、本発明を限定するものではなく、本発明の技術的範囲内において様々に変形することが可能である。例えば、上記実施の形態におけるクロックの周波数は必要に応じて他の値に設定することができる。
【図面の簡単な説明】
【００５７】
【図１】本発明の一実施の形態による液晶ＴＶ用の映像信号処理装置の構成を示すブロック図。
【図２】同映像信号処理装置において標準信号が入力された時のメモリへの書き込み及び読み出しのタイミングを示したタイムチャート。
【図３】同映像信号処理装置において非標準信号が入力された時のメモリへの書き込み及び読み出しのタイミングを示したタイムチャート。
【符号の説明】
【００５８】
１  Ａ／Ｄ変換器
２  Ｙ／Ｃ分離回路
３  カラーデコーダ
４  メモリ
５  画質調整回路
６  ＬＣＤインタフェース回路
７  同期分離回路
８  書き込み制御回路
９  読み出し制御回路
１０  クロック生成回路
１３  非標準判定回路
２１、２３  ＦＩＦＯ
２２  スケーリングフィルタ
【図１】
2006013879.tif 000003
【図２】
2006013879.tif 000004
【図３】
2006013879.tif 000005