(57)【要約】  【課題】  生産コストを抑え、高温加熱による素子性能低下を防止するとともに、実装後に起こる半導体素子や接合部のクラックを防止した半導体装置を提供することする。  【解決手段】  外部回路に半導体素子１をフリップチップ接続するように構成され、半導体素子のフリップチップ接続面に形成された素子電極２と、素子電極の少なくとも一部を露出させてフリップチップ接続面に配設された絶縁層３と、素子電極上に付設された外部回路との接続用の端子電極４と、端子電極の周囲の少なくとも一部における絶縁層上に配設された樹脂支持体５とを備える。【選択図】  図１
2006032711.tif 000002
【特許請求の範囲】
【請求項１】
外部回路に半導体素子をフリップチップ接続するように構成された半導体装置であって、
前記半導体素子のフリップチップ接続面に形成された素子電極と、
前記素子電極の少なくとも一部を露出させて前記フリップチップ接続面に配設された絶縁層と、
前記素子電極上に付設された外部回路との接続用の端子電極と、
前記端子電極の周囲の少なくとも一部における前記絶縁層上に配設された樹脂支持体とを備えた半導体装置。
【請求項２】
前記端子電極がバンプにより形成されている請求項１に記載の半導体装置。
【請求項３】
前記絶縁層が少なくとも二種類の絶縁皮膜の積層膜であり、前記素子電極が少なくとも二種類の金属皮膜の積層膜である請求項１または２に記載の半導体装置。
【請求項４】
前記端子電極と前記樹脂支持体との間に間隙が形成された１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記絶縁支持体の高さは、前記端子電極の高さの１／２〜２／３である請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
ＣＳＰ（チップサイズパッケージ）型である請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
複数の半導体素子が予め形成された半導体ウエハに素子電極を形成する素子電極形成工程と、
前記素子電極形成面に少なくとも前記素子電極表面の一部が露出するよう選択的に絶縁層を形成する絶縁層形成工程と、
前記素子電極の露出面に外部回路との接続用の端子電極を形成する端子電極形成工程と、
前記素子電極形成面に前記端子電極との間に間隙を設けて樹脂支持体を形成する樹脂支持体形成工程と、
前記半導体ウエハを半導体素子毎に分割する半導体素子分割工程とを備えた半導体装置の製造方法。
【請求項８】
前記素子電極工程では少なくとも二種類の金属皮膜を積層し、前記絶縁層工程では少なくとも二種類の絶縁皮膜を積層する請求項７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、実装基板等の外部回路に半導体素子をフリップチップ（Ｆｌｉｐ  Ｃｈｉｐ）実装するＣＳＰ（チップサイズパッケージ）型半導体装置に適した構造、特に、その接合信頼性を向上させる構造を有する半導体装置に関する。
【背景技術】
【０００２】
従来のＣＳＰ型半導体装置としては、半導体基板に外部回路との接続用の柱状電極を設け、接合信頼性を向上させるために、その柱状電極の硬さを低下させて、接合部に生じる熱応力を緩和しているものがあった（例えば、特許文献１参照）。
【０００３】
図３は、特許文献１に記載された従来の半導体装置を示す断面図である。図２において、１０１は半導体ウエハであり、電極端子１０２が形成されている。電極端子１０２が形成された面に配線パターン１０３が、絶縁層１０４を介して各電極端子１０２に一端側を接続させて形成されている。配線パターン１０３の他端側には、銅めっきにより柱状電極１０５が形成され、柱状電極１０５の頂部端面に保護めっき被膜１０６が形成されている。柱状電極１０５の硬さを低下させる加熱処理が施され、実装時または実装後に生じる実装基板と半導体装置との熱応力の緩和が図られている。
【特許文献１】特開２０００−３２３５１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記従来の半導体装置では、柱状電極の硬さを低下させるために、例えば、２００℃の窒素ガス雰囲気中で約１時間加熱処理を施す必要がある。この処理を施すことは、生産工程の工数を増加させ、生産コストの増加を招く。また、半導体ウエハが長時間高温に曝されるので、加熱による影響が素子自体におよび、順方向電圧や耐圧などの素子性能が低下する。
【０００５】
さらに、実装基板から受ける熱応力緩和には一定の効果が見られるが、実装基板に実装された状態で温度変化を繰り返し受けた場合、半導体ウエハや実装基板に生じた反りにより半導体ウエハや接合部にクラックが生じるという問題を依然として有していた。
【０００６】
本発明は、上記従来の課題を解決するもので、生産コストを抑え、高温加熱による素子性能低下を防止するとともに、実装後の半導体素子や接合部におけるクラックの発生が抑制される半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の半導体装置は、外部回路に半導体素子をフリップチップ接続するように構成され、前記半導体素子のフリップチップ接続面に形成された素子電極と、前記素子電極の少なくとも一部を露出させて前記フリップチップ接続面に配設された絶縁層と、前記素子電極上に付設された外部回路との接続用の端子電極と、前記端子電極の周囲の少なくとも一部における前記絶縁層上に配設された樹脂支持体とを備える。
【０００８】
本発明の半導体装置の製造方法は、複数の半導体素子が予め形成された半導体ウエハに素子電極を形成する素子電極形成工程と、前記素子電極形成面に少なくとも前記素子電極表面の一部が露出するよう選択的に絶縁層を形成する絶縁層形成工程と、前記素子電極の露出面に外部回路との接続用の端子電極を形成する端子電極形成工程と、前記素子電極形成面に前記端子電極との間に間隙を設けて樹脂支持体を形成する樹脂支持体形成工程と、前記半導体ウエハを半導体素子毎に分割する半導体素子分割工程とを備える。
【発明の効果】
【０００９】
上記構成の半導体装置の構成および製造方法によれば、電極の硬さを調整する加熱処理のような煩雑な生産工程を経る必要がなく、半導体ウエハが高温に曝されることが無いので、半導体ウエハの性能劣化を低減することができる。また、実装基板に実装された状態で繰り返される温度変化に起因する半導体素子や端子電極接合部のクラックを防止することができる。
【００１０】
さらに、樹脂支持体が基板実装時にスタンドオフとして作用し、端子電極の高さを低く抑えること可能となり、パッケージ全高寸法を低くすることができるとともに、実装後の平坦性に優れる。
【発明を実施するための最良の形態】
【００１１】
本発明の半導体装置において、例えば、前記端子電極をバンプにより形成することができる。また、前記絶縁層が少なくとも二種類の絶縁皮膜の積層膜であり、前記素子電極が少なくとも二種類の金属皮膜の積層膜である構成とすることができる。また、前記端子電極と前記樹脂支持体との間に間隙が形成された構成とすることができる。前記絶縁支持体の高さは、前記端子電極の高さの１／２〜２／３であることが好ましい。また、上記構成の半導体装置は、ＣＳＰ（チップサイズパッケージ）型として構成することができる。
【００１２】
本発明の半導体装置の製造方法において、前記素子電極工程では少なくとも二種類の金属皮膜を積層し、前記絶縁層工程では少なくとも二種類の絶縁皮膜を積層することができる。
【００１３】
以下本発明の実施の形態について、図面を参照しながら具体的に説明する。
【００１４】
（実施の形態１）
本発明の実施の形態１におけるＣＳＰ型半導体装置の構造について、図１（ａ）〜（ｃ）を参照して説明する。図１（ａ）は、本実施の形態におけるＣＳＰ型半導体装置の断面図である。図１（ｂ）は、（ａ）のＣＳＰ型半導体装置を外部回路に接続した状態を示す断面図である。図１（ｃ）は、図１（ｂ）のＡ部拡大図である。
【００１５】
まず、図１（ａ）を参照して、本実施の形態におけるＣＳＰ型半導体装置の構造について説明する。半導体素子１は、従来から用いられている半導体プロセスで形成された、ダイオード、トランジスタなどの個別半導体である。半導体素子１の表面に素子電極２が形成され、素子電極２の周囲は絶縁層３により被覆されている。素子電極２の上には、外部回路との接続用の端子電極を構成するバンプ４が付設されている。各バンプ４間の間隙に絶縁支持体５が配置されている。
【００１６】
素子電極２は、めっき、スパッタ、蒸着の何れかの皮膜層からなり、めっき皮膜層としては主に無電解めっき皮膜層が一般的に用いられるが、これに限定されることはない。皮膜層は積層しても良い。例えば、アルミニウム皮膜を３〜５μｍ、アルミニウム皮膜上にニッケル皮膜を３〜５μｍ、ニッケル皮膜上に金を０．０５μｍ施したものが挙げられる。
【００１７】
絶縁層３としては、絶縁性、耐湿性、耐熱性などに優れたものが適しており、酸化皮膜、窒化皮膜などが用いられ、積層しても良い。特に、シリコン酸化膜上にポリイミド膜が施された形態が好ましい。例えば、シリコン酸化膜を０．３μｍ、シリコン酸化膜上にポリイミド膜を３〜５μｍ施したものが挙げられる。これは、塩素、ナトリウムなどのイオン汚染を防止する。
【００１８】
バンプ４は、錫−鉛共晶合金または、錫−銀−銅合金、錫−ビスマス合金などの無鉛化合金からなるものを用いることができる。バンプ４の形成方法としては、球状に成形された無鉛化合金を素子電極２に搭載するボール搭載法、あるいはペースト状の無鉛化合金をパターン印刷する印刷法が広く用いられている。例えば、球状に成形された錫−鉛共晶合金を、素子電極２上に８０〜１５０μｍしたものを用いればよい。
【００１９】
絶縁支持体５は、感光性樹脂、熱硬化性樹脂などの絶縁性樹脂からなる。感光性樹脂としては、ノボラック樹脂系の感光性樹脂組成物が一般的に用いられているが、これに限定されることはない。絶縁支持体５は、バンプ４全高の１／２〜２／３の高さにする形態が好ましい。例えば、ノボラック樹脂系の感光性樹脂組成物を４０〜７５μｍし、バンプ４周囲を囲む様に配設する形態を用いることができるが、これに限定されることはない。例えば、バンプ４同士の間隙を仕切る形態や、井形に配設する形態が挙げられる。
【００２０】
図１（ａ）のＣＳＰ型半導体装置を外部回路に接続した状態を、図１（ｂ）に示す。６は、外部回路が設けられた実装基板である。バンプ４が、その頂部を押し潰して実装基板６上の電極（図示せず）と接続されている。その詳細が図１（ｃ）に示される。図では、絶縁支持体５が、実装基板６の表面との間に間隙を設けた状態に描かれているが、絶縁支持体５は、実装時には実装基板６に略接触している形態が好ましい。
【００２１】
実装基板６としては、一般的に用いられているような、ガラスエポキシ樹脂からなる基板に形成された回路パターン上にはんだが形成された形態のものを用いることができる。
【００２２】
以上のような構成によれば、本実施の形態のＣＳＰ型半導体装置が実装基板６に実装された状態で温度変化が繰り返された場合に、温度変化に起因して生じる、半導体素子１や実装基板６の反りによる衝撃に対して、樹脂支持体５が緩衝部として作用し、半導体素子１やバンプ４接合部のクラックを緩和する。
【００２３】
従って、電極の硬さを調整する加熱処理が不要で、煩雑な生産工程を経る必要がない。また、半導体ウエハが高温に曝されることが無いので、半導体ウエハの性能劣化が低減される。また、バンプ４が実装面に向けて樹脂支持体５から突出する構成とすることにより、樹脂支持体５が基板への実装時にスタンドオフとして作用し、バンプ４の高さを低く抑えることが可能となり、パッケージ全高寸法を低くすることができる。
【００２４】
（実施の形態２）
本発明の実施の形態２におけるＣＳＰ型半導体装置の製造方法について、図２（ａ）〜（ｆ）に示す工程フローに沿った断面図を参照して説明する。この製造方法は、図１に示した構造の半導体装置を製造するための方法であり、図２において、図１に示したものと同じ構成要素については、同じ参照符号を用い、説明の繰り返しを省略する。
【００２５】
本実施の形態の製造方法は、複数の半導体素子を形成したウエハから分割した個別の半導体装置ではなく、分割しない状態のウエハを用いた、いわゆるウエハレベル（Ｗａｆｅｒ  Ｌｅｖｅｌ）でＣＳＰ型半導体装置を製造するための方法である。
【００２６】
まず、図２（ａ）に示すように、複数の半導体素子を形成した半導体ウエハ７に、素子電極２を形成する。素子電極２の形成には、めっき、スパッタ、蒸着などを用い、金属皮膜層を選択的に形成する。金属皮膜層は、素子電極２の使用環境や要求性能に合わせて積層しても良い。図示しないが例えば、無電解めっきでアルミニウム皮膜を３〜５μｍ、アルミニウム皮膜上に無電解めっきでニッケル皮膜を３〜５μｍ、ニッケル皮膜上に無電解めっきで金を０．０５μｍ施したものを用いることができる。アルミニウム皮膜は、半導体素子とのオーミック接続、ニッケル皮膜はバリアメタル、金皮膜は酸化防止および実装時のぬれ性向上の機能をそれぞれに備える。
【００２７】
次に図２（ｂ）に示すように、素子電極２形成面にシリコン酸化膜８を形成し、更に図２（ｃ）に示すように、シリコン酸化膜８上にポリイミド膜９を形成して、両膜からなる絶縁層３を、少なくとも素子電極２表面の一部が露出するように選択的に形成する。例えば、シリコン酸化膜８は熱酸化法により０．３μｍ、ポリイミド膜９はスピンコート法により３〜５μｍの形成したものを用いることができる。これは、塩素、ナトリウムなどのイオン汚染を防止する。このように絶縁層３は、使用環境や要求性能に合わせて積層しても良いが、単層でもよい。
【００２８】
次に図２（ｄ）に示すように、素子電極２形成面に、素子電極２との間に間隙を設けて樹脂支持体５を形成する。樹脂支持体５は、半導体ウエハ７の素子電極２形成面にフォトリソグラフィ技術を用いて形成することができる。例えば、ノボラック樹脂系の感光性樹脂組成物を４０〜７５μｍの高さで、素子電極２と一定の間隙を保ってその周囲に配設する。半導体ウエハ７と樹脂支持体５とは一体成形する。また樹脂成形体５は、図示するように、隣接する半導体素子に対応する樹脂成形体５どうしとの間に間隙を設けても良い。
【００２９】
次に図２（ｅ）に示すように、絶縁層３から露出した素子電極２上に、端子電極としてバンプ４を形成する。バンプ４は、錫−鉛共晶合金または、錫−銀−銅合金、錫−ビスマス合金などの無鉛化合金を用いて形成する。例えば、直径８０〜１５０μｍの球状に成形した錫−鉛共晶合金を素子電極２上に一括搭載した後、約１８０℃で数十秒間加熱を行い、溶融接合したバンプ４を形成する。続いて、洗浄乾燥を行う。バンプ４としては、例えば、素子電極２上に８０〜１５０μｍの高さで形成したものを用いることができる。バンプ４の形成には、ペースト状の無鉛化合金をパターン印刷する印刷法を用いても良い。
【００３０】
この工程において形成したパンプ４の高さをｔ２とし、図２（ｄ）に示した工程において半導体ウエハ７と樹脂支持体５とを一体成形したときの、樹脂支持体５の高さをｔ１とすれば、絶縁支持体５の高さｔ１は、バンプの高さｔ２の１／２〜２／３の高さに形成する形態が好ましい。
【００３１】
次に図２（ｆ）に示すように、ダイシングブレード１０を用いて、半導体ウエハ７を半導体素子毎に分割する。隣接する半導体素子に設けられた各樹脂支持体５の間には間隙が設けられているので、ダイシングブレード１０で半導体ウエハ７だけを切断すれば良く、硬度の異なる樹脂支持体５と半導体ウエハ７とを同時に切断することはない。従って、ダイシングブレード１０の寿命を長く保つことができる。さらに、半導体素子のチッピングと称される欠けや、亀裂の発生も抑制される。
【００３２】
以上のような製造方法によれば、電極の硬さを調整する加熱処理が不要で、煩雑な生産工程を経る必要がない。また、半導体ウエハ７が高温に曝されることが無いので、半導体ウエハ７の性能劣化を防止できる。さらに、半導体素子分割時の機械的衝撃が非常に小さく、特にウエハレベルＣＳＰ型半導体装置の製造するのに有効である。
【産業上の利用可能性】
【００３３】
本発明は、外部回路に半導体素子をフリップチップ接続するＣＳＰ型半導体装置の接合信頼性向上にして有用であり、特にウエハレベルＣＳＰ型半導体装置に適している。
【図面の簡単な説明】
【００３４】
【図１】（ａ）は、本発明の実施の形態１におけるＣＳＰ型半導体装置の断面図、（ｂ）は、同ＣＳＰ型半導体装置を外部回路に接続した状態を示す断面図、（ｃ）は、図１（ｂ）のＡ部拡大断面図
【図２】本発明の実施の形態２におけるＣＳＰ型半導体装置の製造工程を示す断面図
【図３】従来のＣＳＰ型半導体装置の断面図
【符号の説明】
【００３５】
１  半導体素子
２  素子電極
３  絶縁層
４  バンプ
５  樹脂支持体
６  実装基板
７  半導体ウエハ
８  シリコン酸化膜
９  ポリイミド膜
１０  ダイシングブレード
１０１  半導体ウエハ
１０２  電極端子
１０３  配線パターン
１０４  絶縁層
１０５  柱状電極
１０６  保護めっき被膜
【図１】
2006032711.tif 000003
【図２】
2006032711.tif 000004
【図３】
2006032711.tif 000005