(57)【要約】【課題】  微小タイル状素子の一部に欠損又はクラックなどがあっても、所望の機能を信頼性高く発揮できる微小タイル状素子、微小タイル状素子の製造方法、半導体集積回路、電気光学装置及び電子機器を提供する。【解決手段】  面発光レーザ１０などの電子機能素子を少なくとも備えるとともに、タイル形状（タイル外形２）をした微小タイル状素子１Ａであって、前記電子機能素子の機能部（狭窄部５など）は、タイル形状の平面を見たときに、該平面における長手方向の対称軸３に重ならないように、配置されていることを特徴とする。【選択図】    図１
2006128178.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも電子機能素子を備えるとともに、タイル形状をした微小タイル状素子であって、
前記電子機能素子の機能部は、前記タイル形状の平面を見たときに、該平面における長手方向の対称軸に重ならないように、配置されていることを特徴とする微小タイル状素子。
【請求項２】
少なくとも電子機能素子を備えるとともに、タイル形状をした微小タイル状素子であって、
前記電子機能素子の機能部は、前記タイル形状の平面を見たときに、該平面の外縁から内側に向かって所定距離以内の領域に、配置されていることを特徴とする微小タイル状素子。
【請求項３】
前記所定距離は、
前記タイル形状の平面について、該タイル形状の外縁全体から内側に向かって均等に徐々に削除していき、残った平面の面積が削除前の平面の面積の所定割合となったとき、該残った平面の外縁と削除前の平面の外縁との間隔と、同一値とすることを特徴とする微小タイル状素子。
【請求項４】
前記電子機能素子は、発光素子、受光素子、増幅素子、スイッチング素子のいずれかであることを特徴とする請求項１から３のいずれか一項に記載の微小タイル状素子。
【請求項５】
前記電子機能素子は、面発光レーザ、ヘテロバイポーラトランジスタ、フォトダイオード、発光ダイード、高電子移動度トランジスタ、インダクタ、キャパシタ及び抵抗のいずれかであることを特徴とする請求項１から３のいずれか一項に記載の微小タイル状素子。
【請求項６】
前記電子機能素子は、面発光レーザであり、
前記機能部は、前記面発光レーザの発光部であることを特徴とする請求項１から３のいずれか一項に記載の微小タイル状素子。
【請求項７】
前記電子機能素子は、面発光レーザであり、
前記機能部は、前記面発光レーザの電流狭窄部であることを特徴とする請求項１から３のいずれか一項に記載の微小タイル状素子。
【請求項８】
前記電子機能素子は、面発光レーザであり、
前記機能部は、前記面発光レーザの共振器の一部をなす柱部であることを特徴とする請求項１から３のいずれか一項に記載の微小タイル状素子。
【請求項９】
前記電子機能素子は、ヘテロバイポーラトランジスタであり、
前記機能部は、前記ヘテロバイポーラトランジスタのエミッタ部であることを特徴とする請求項１から３のいずれか一項に記載の微小タイル状素子。
【請求項１０】
前記電子機能素子は、ヘテロバイポーラトランジスタであり、
前記機能部は、前記ヘテロバイポーラトランジスタのベース部であることを特徴とする請求項１から３のいずれか一項に記載の微小タイル状素子。
【請求項１１】
前記電子機能素子は、受光素子であり、
前記機能部は、前記受光素子の受光部であることを特徴とする請求項１から３のいずれか一項に記載の微小タイル状素子。
【請求項１２】
請求項１から１１のいずれか一項に記載の微小タイル状素子を備えたことを特徴とする半導体集積回路。
【請求項１３】
請求項１から１１のいずれか一項に記載の微小タイル状素子、又は請求項１２に記載の半導体集積回路を備えたことを特徴とする電気光学装置。
【請求項１４】
請求項１から１１のいずれか一項に記載の微小タイル状素子、請求項１２に記載の半導体集積回路、又は請求項１３に記載の電気光学装置を備えたことを特徴とする電子機器。
【請求項１５】
基板上に犠牲層を形成する工程と、
前記犠牲層上に、電子機能素子を有してなる機能層を形成する工程と、
前記犠牲層をエッチングすることにより、前記機能層を前記基板から切り離して微小タイル状素子を形成する工程とを有し、
前記機能層を形成する工程は、前記微小タイル状素子を形成する工程で形成される前記微小タイル状素子の平面形状における長手方向の対称軸に重ならないように、前記電子機能素子の機能部を配置することを特徴とする微小タイル状素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微小タイル状素子、微小タイル状素子の製造方法、半導体集積回路、電気光学装置及び電子機器に関するものである。
【背景技術】
【０００２】
シリコン半導体基板上に、ガリウム・ヒ素製の面発光レーザ（ＶＣＳＥＬ）、フォトダイオード（ＰＤ）又は高電子移動度トランジスタ（ＨＥＭＴ）などを設けたり、液晶ディスプレイ（ＬＣＤ）の各画素の薄膜トランジスタ（ＴＦＴ）の代わりに微小シリコントランジスタをガラス基板へ貼り付けるというような、半導体素子を材質の異なる基板上に形成する技術が考えられている。
【０００３】
このような材質の異なる半導体を有する集積回路としては、オプトエレクトロニクス集積回路（ＯＥＩＣ）が挙げられる。オプトエレクトロニクス集積回路は、光による入出力手段を備えた集積回路である。集積回路内での信号処理は電気信号を用いて行うが、集積回路の外との入出力は光信号を用いて行う。
【０００４】
また、半導体素子を材質の異なる基板上に形成する技術としては、エピタキシャルリフトオフ（ＥＬＯ）法がある。エピタキシャルリフトオフ法とは、半導体基板上に半導体デバイス（機能素子）を形成し、その基板における表層であって前記半導体デバイスを含む層（機能層）のみを、微小タイル形状にその半導体基板から切り離す手法である。その切り離されてなる微小タイル状素子は、例えば化合物半導体からなる面発光レーザを構成する。その微小タイル状素子は、例えば集積回路を備えるシリコン基板（最終基板）に貼り付けられてオプトエレクトロニクス集積回路を構成する（例えば、特許文献１参照）。
【特許文献１】特開２００３−１９７８８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、エピタキシャルリフトオフ法による微小タイル状素子の製法としては、次に示す工程が考えられている。図８は、エピタキシャルリフトオフ法の一例を示す模式断面図である。
第１に、基板５０上に犠牲層５１を形成し、その犠牲層５１上に機能層５２を形成する（図８（ａ）参照）。
第２に、基板５０の上面側について、所望の微小タイル状素子となる領域を取り囲むように、分離溝５３を形成する。分離溝５３の深さは犠牲層５１よりも深くする（図８（ａ）参照）。
第３に、機能層５２の上面に保持フィルム（図示せず）を貼り付ける。
第４に、分離溝５３に選択エッチング液を注入し、犠牲層５１のみを選択的にエッチングする（図８（ｂ）参照）。
第５に、犠牲層５１が全てエッチングされると、機能層５２は微小タイル形状に基板５０から分離され、微小タイル素子７０が形成される（図８（ｃ）参照）。
第６に、保持フィルムに保持されている微小タイル素子７０を最終基板などへ転写する。
【０００６】
しかしながら、上記製法における第４の工程では問題点がある。すなわち、上記第４の工程において、犠牲層５１は、分離溝５３に露出した部分からエッチングが開始され、ほぼ水平にエッチングが進行していく。犠牲層５１の平面形状は、エッチング開始前は分離溝５３で囲まれており、その後に作成される微小タイル状素子７０の外形と一致している（図８（ａ）参照）。
【０００７】
その後、犠牲層５１は、選択エッチングが進むにつれ中心に向かって縮小していく。換言すれば、犠牲層５１は、選択エッチングが進むについて、犠牲層５１の外縁から内側に向かって削除されていく。このエッチングは平面的にほぼ均等な速度で進行することが経験的に分かっている。そのため選択エッチングの終了直前には、犠牲層５１が微小タイル状素子（機能層５２）の中央部にわずかに残った状態となる（図８（ｂ）参照）。
【０００８】
このとき、機能層５２は、基板５０の上で、わずかに残った犠牲層５１を介して支えられている状態となる。この状態で基板５０又は機能層５２などに衝撃又は振動など何らかの外力が加わると、わずかな残存犠牲層５１に応力が集中し、その集中部位の近傍に破断などが生じる。この破断で生じた破断面６０が犠牲層５１内部に留まればなんら問題ない。しかし、かかる破断面６０が微小タイル状素子７０の内部に侵入し、その微小タイル状素子７０の機能部が欠損などすると不具合が生じてしまう。
【０００９】
本発明は、上記事情に鑑みてなされたもので、不具合などがなく信頼性の高い微小タイル状素子、微小タイル状素子の製造方法、半導体集積回路、電気光学装置及び電子機器の提供を目的とする。
また、本発明は、微小タイル状素子の一部に欠損又はクラックなどがあっても、所望の機能を信頼性高く発揮できる微小タイル状素子、微小タイル状素子の製造方法、半導体集積回路、電気光学装置及び電子機器の提供を目的とする。
また、本発明は、製造工程において微小タイル状素子の一部に欠損又はクラックなどが生じても、所望の機能を発揮できる微小タイル状素子を歩留まり高く提供できる微小タイル状素子、微小タイル状素子の製造方法、半導体集積回路、電気光学装置及び電子機器の提供を目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の微小タイル状素子は、少なくとも電子機能素子を備えるとともに、タイル形状をした微小タイル状素子であって、前記電子機能素子の機能部は、前記タイル形状の平面を見たときに、該平面における長手方向の対称軸（中心線）に重ならないように、配置されていることを特徴とする。
本発明によれば、不具合などがなく信頼性の高い微小タイル状素子を簡便に提供することができる。すなわち、例えば平面が長方形状の微小タイル状素子をエピタキシャルリフトオフ法で製造する場合、図８（ｂ）に示すように、その平面の中央部（長手方向の対称軸の近傍）に犠牲層５１がわずかに残る。そこで、その長手方向の対称軸の近傍に欠損又はクラックなどが生じやすくなる。本発明では、微小タイル状素子の平面における長手方向の対称軸上を避けて、機能部を配置している。したがって、本発明の微小タイル状素子は、欠損又はクラックなどが発生しない領域に機能部が配置されているので、微小タイル状素子の一部に欠損又はクラックなどがあっても、所望の機能を信頼性高く発揮できる。
本発明における微小タイル状素子の平面形状は、例えば縦横が数十〜数百μｍの長方形とすることができる。この場合、例えば、その平面における長手方向の対称軸を中心に幅５μｍの領域を避けて、前記電子機能素子の機能部を配置することとしてもよい。
【００１１】
上記目的を達成するために、本発明の微小タイル状素子は、少なくとも電子機能素子を備えるとともに、タイル形状をした微小タイル状素子であって、前記電子機能素子の機能部は、前記タイル形状の平面を見たときに、該平面の外縁から内側に向かって所定距離以内の領域に、配置されていることを特徴とする。
前記所定距離は、前記タイル形状の平面について、該タイル形状の外縁全体から内側に向かって均等に徐々に削除していき、残った平面の面積が削除前の平面の面積の所定割合（例えば５％）となったとき、該残った平面の外縁と削除前の平面の外縁との間隔と、同一値とすることが好ましい。
本発明によれば、例えば上記エピタキシャルリフトオフ法で微小タイル状素子を製造したときに、その微小タイル状素子の一部に欠損又はクラックなどが生じても、その欠損又はクラックなどが機能部へダメージを与えることを回避できる。すなわち、微小タイル状素子をエピタキシャルリフトオフ法で製造する場合、図８（ｂ）に示すように、その平面の中央部に犠牲層５１がわずかに残る。この犠牲層５１がわずかに残る領域は、エッチングによって微小タイル状素子の外縁全体が内側に向かって均等に徐々に削除されていって残った領域となる。そして、残った平面（領域）の面積が削除前の平面の面積の所定割合（例えば５％）となったときに、そのわずかな残存犠牲層５１に応力が集中して破断などが生じる可能性が高い。したがって、微小タイル状素子の平面を見たときに、わずかな残存犠牲層５１と重ならないように、機能部を配置することで、上記欠損などによる機能部へのダメージを回避できる。ここで、わずかな残存犠牲層５１と重ならない領域は、微小タイル状素子の外縁から内側に向かって上記所定距離以内の領域となる。そこで、本発明は、製造工程において微小タイル状素子の一部に欠損又はクラックなどが生じても、所望の機能を発揮できる微小タイル状素子を歩留まり高く提供できる。
【００１２】
また、本発明の微小タイル状素子は、前記電子機能素子が、発光素子、受光素子、増幅素子、スイッチング素子のいずれかであることが好ましい。
本発明によれば、例えば本発明に係る微小タイル状素子を、集積回路を備える最終基板に貼り付け配線接続などをすることにより、高密度実装のオプトエレクトルニクス集積回路などを簡便に且つ低コストで構成することができる。
【００１３】
また、本発明の微小タイル状素子は、前記電子機能素子が、面発光レーザ、ヘテロバイポーラトランジスタ、フォトダイオード、発光ダイード、高電子移動度トランジスタ、インダクタ、キャパシタ及び抵抗のいずれかであることが好ましい。
【００１４】
また、本発明の微小タイル状素子は、前記電子機能素子が面発光レーザであり、前記機能部が前記面発光レーザの発光部であることが好ましい。
また、本発明の微小タイル状素子は、前記電子機能素子が面発光レーザであり、前記機能部が前記面発光レーザの電流狭窄部であることが好ましい。
また、本発明の微小タイル状素子は、前記電子機能素子が面発光レーザであり、前記機能部が前記面発光レーザの共振器の一部をなす柱部であることが好ましい。
本発明によれば、面発光レーザを備える微小タイル状素子を構成したときに、その微小タイル状素子の製造工程で欠損又はクラックなどが生じても、その欠損などが面発光レーザの機能に影響を与えることを回避できる。したがって、本発明は、製造工程において歩留まりを高めることができ、低コストで製造できる微小タイル状素子からなる面発光レーザを提供することができる。
【００１５】
また、本発明の微小タイル状素子は、前記電子機能素子がヘテロバイポーラトランジスタであり、前記機能部が前記ヘテロバイポーラトランジスタのエミッタ部であることが好ましい。
また、本発明の微小タイル状素子は、前記電子機能素子がヘテロバイポーラトランジスタであり、前記機能部が前記ヘテロバイポーラトランジスタのベース部であることが好ましい。
本発明によれば、ヘテロバイポーラトランジスタを備える微小タイル状素子を構成したときに、その微小タイル状素子の製造工程で欠損又はクラックなどが生じても、その欠損などがヘテロバイポーラトランジスタの機能に影響を与えることを回避できる。したがって、本発明は、製造工程において歩留まりを高めることができ、低コストで製造できる微小タイル状素子からなるヘテロバイポーラトランジスタを提供することができる。
【００１６】
また、本発明の微小タイル状素子は、前記電子機能素子が受光素子であり、前記機能部が前記受光素子の受光部であることが好ましい。
本発明によれば、受光素子を備える微小タイル状素子を構成したときに、その微小タイル状素子の製造工程で欠損又はクラックなどが生じても、その欠損などが受光素子の機能に影響を与えることを回避できる。したがって、本発明は、製造工程において歩留まりを高めることができ、低コストで製造できる微小タイル状素子からなる受光素子を提供することができる。
【００１７】
上記目的を達成するために、本発明の半導体集積回路は、前記微小タイル状素子を備えたことを特徴とする。
本発明によれば、例えば本発明に係る微小タイル状素子を、集積回路を備える最終基板に貼り付け配線接続などをすることにより、高密度実装が可能であり高速動作なども可能な各種半導体集積回路を、低コストで提供することができる。
【００１８】
上記目的を達成するために、本発明の電気光学装置は、前記微小タイル状素子又は前記半導体集積回路を備えたことを特徴とする。
本発明によれば、容易にコンパクト化でき、かつ高性能な電気光学装置を低コストで提供することができる。
【００１９】
上記目的を達成するために、本発明の電子機器は、前記微小タイル状素子、前記半導体集積回路又は前記電気光学装置を備えたことを特徴とする。
本発明によれば、容易にコンパクト化でき、かつ高性能な電子機器を低コストで提供することができる。
【００２０】
上記目的を達成するために、本発明の微小タイル状素子の製造方法は、基板上に犠牲層を形成する工程と、前記犠牲層上に、電子機能素子を有してなる機能層を形成する工程と、前記犠牲層をエッチングすることにより、前記機能層を前記基板から切り離して微小タイル状素子を形成する工程とを有し、前記機能層を形成する工程は、前記微小タイル状素子を形成する工程で形成される前記微小タイル状素子の平面形状における長手方向の対称軸（中心線）に重ならないように、前記電子機能素子の機能部を配置することを特徴とする。
本発明によれば、エッチングにより機能層を基板から切り離して微小タイル状素子を形成する工程において、その微小タイル状素子の中央部（長手方向の対称軸の近傍）に欠損などが生じる場合がある。しかし、その欠損などが生じる可能性の高い長手方向の対称軸の近傍を避けて、機能部を配置している。したがって、本発明は、例えばエピタキシャルリフトオフ法を用いて微小タイル状素子を製造するときに、所望の機能を発揮できる微小タイル状素子を歩留まり良く製造することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施形態に係る微小タイル状素子について、図面を参照して説明する。
（第１実施形態）
図１は本発明の第１実施形態に係る微小タイル状素子の一例を示す模式平面図である。本実施形態では、電子機能素子として面発光レーザを備える微小タイル状素子１Ａを、例に挙げて説明する。
【００２２】
本実施形態の微小タイル状素子１Ａは、平面について見たときに、長方形のタイル外形（タイル形状）２となっている。そして、微小タイル状素子１Ａのサイズは、例えば縦横が数十μｍから数百μｍ、厚さを数μｍから数十μとすることができる。また、図１においては、微小タイル状素子１Ａのタイル外形２についての長手方向の対称軸３も示している。なお、対称軸３は、タイル外形２における対向する２つの長辺の丁度中間に位置している。
【００２３】
微小タイル状素子１Ａに備えられている面発光レーザ１０は、柱部４と、狭窄部（電流狭窄部）５とを少なくとも有している。この柱部４及び狭窄部５は、面発光レーザ１０の機能部をなすものである。柱部４は面発光レーザ１０の共振器の少なくとも一部をなす。面発光レーザ１０の共振器は、例えば下部ＤＢＲと、活性層と、上部ＤＢＲと、狭窄部５とで構成される。そして、柱部４は、例えば活性層と、上部ＤＢＲと、狭窄部５とで構成される。また、柱部４は、円柱形状を有しており、その円柱形状の上面又は下面が微小タイル状素子の平面に露出している。その柱部４の上面又は下面のほぼ中心が発光部（光出射口）となっている。狭窄部５は、柱部４内の例えば上部ＤＢＲ内に設けられており、柱部４の円柱形状の中心軸を同軸としたドーナツ形状をしている。狭窄部５は、共振器内で流れる電流の流域を画定して、閾値電流の低下や、ビーム幅を狭める作用をする。狭窄部５における電流流域はドーナツ形状の孔部分（狭窄孔）である。
【００２４】
また、微小タイル状素子１Ａでは、その平面を見たときに図１に示すように、面発光レーザ１０の中心位置（発光部）を、タイル外形２についての長手方向の対称軸３から、意識的にずれた所に配置している。そして、面発光レーザ１０における柱部４は対称軸３に重なっているが、狭窄部５の狭窄孔は対称軸３とは重ならないように配置されている。
【００２５】
これらにより、本実施形態によれば、微小タイル状素子１Ａにおいて、対称軸３上に欠損又はクラックなどがあっても、その欠損などは面発光レーザ１０における狭窄部５の狭窄孔の外側に位置することとなる。したがって、その欠損などが面発光レーザ１０の基本的な性能に影響を及ぼす確率を非常に小さくすることができる。したがって、微小タイル状素子１Ａは、対称軸３上に欠損又はクラックなどがあっても、所望の機能を発揮できる面発光レーザ１０を備えることができる。
【００２６】
また、図１に示す微小タイル状素子１Ａでは、対称軸３上から狭窄部５の狭窄孔を外した配置としているが、この代わりに、対称軸３上から柱部４を外した配置としてもよい。このようにすると、対称軸３上に存在する欠損などが面発光レーザ１０に与える影響をさらに低減できる。したがって、より信頼性の高い面発光レーザ１０を備えた微小タイル状素子１Ａを構成することができる。
【００２７】
また、本実施形態の微小タイル状素子１Ａは、対称軸３上から面発光レーザ１０の発光部（レーザ出射口）のみを外した配置構成としてもよい。このようにすると、面発光レーザ１０の構成で最重要となる発光部と、対称軸３上に存在する欠損などとが重なることを回避でき、その欠損などが面発光レーザ１０に与える影響を低減できる。したがって、従来よりも信頼性の高い面発光レーザ１０を備えた微小タイル状素子１Ａを構成することができる。
【００２８】
図２は本実施形態に係る微小タイル状素子の作用・効果を説明するための模式平面図である。すなわち図２に示す微小タイル状素子１Ｂは、図１に示す微小タイル状素子１Ａの製造途中における状態の一例である。微小タイル状素子１Ａは図８に示すエピタキシャルリフトオフ法を用いて製造できる。微小タイル状素子１Ｂのタイル外形２は、微小タイル状素子１Ａのタイル外形２に相当する。
【００２９】
そして、図２に示す状態は、図８（ｂ）に示す状態に対応している。この状態は、機能層の下層である犠牲層をエッチングしている状態である。エッチング前においては、犠牲層はタイル外形２と同じ平面形状となっている。犠牲層のエッチングは、タイル外形２の外周よりほぼ等方的に進行する。換言すれば、犠牲層のエッチングは、タイル外形２の外縁（４辺）から内側に向かって、すなわち矢印２１の向きに進んでいく。また、かかるエッチングは、タイル外形２の４辺それぞれから同じ速度で進む。これを示すために各矢印２１の長さを同一としている。そして、エッチングの最終段階では、図２に示すように、長手方向の対称軸３に沿って線状に犠牲層２０が残る。このわずかに残った犠牲層２０には、図８（ｂ）について説明したように応力が集中する。したがって、わずかに残った犠牲層２０の領域又はその近傍で欠損又はクラックなどが発生し易くなる。
【００３０】
本実施形態の微小タイル状素子１Ａは、この欠損などが発生し易い対称軸３を避けて、狭窄部５などの電子機能素子の機能部を配置している。そこで、たとえ上記応力集中などにより欠損などが生じても、かかる機能部へ直接的タメージが及ぶことを回避できる。したがって、本実施形態によれば、従来よりも信頼性の高い電子機能素子（例えば、発光レーザ１０）を備えた微小タイル状素子１Ａを低コストで構成することができる。
【００３１】
また、本実施形態の微小タイル状素子１Ａは、微小タイル状素子１Ｂにおけるわずかに残った犠牲層２０を避けて、狭窄部５などの電子機能素子の機能部を配置してもよい。すなわち、狭窄部５などの電子機能素子の機能部は、微小タイル状素子１Ａの平面を見たときに、その平面の外縁から内側に向かって所定距離以内の領域（犠牲層２０以外の領域）に、配置されていることとしてもよい。ここで犠牲層２０の領域を規定する所定距離は、犠牲層２０の平面の面積がエッチング前の面積であるタイル外形２の平面の面積の所定割合（例えば５％）となったとき、そのときの各矢印２１の長さと、同一値としてもよい。このようにしても、上記応力集中などにより欠損などが生じる位置と機能部の位置とをずらすことができる。
【００３２】
図３及び図４は、欠損が生じた微小タイル状素子の例を示す平面図である。図３及び図４に示す微小タイル状素子１Ｅ，１Ｆは、図８に示すようなエピタキシャルリフトオフ法を用いて実際に製造されたものを示している。各微小タイル状素子１Ｅ，１Ｆの外縁がタイル外形２となっている。そして、各微小タイル状素子１Ｅ，１Ｆは、上記応力集中などにより生じた欠損３０を有している。各微小タイル状素子１Ｅ，１Ｆの欠損３０は、全て長手方向の対称軸（図１の対称軸３に相当）上に位置している。
【００３３】
例えば、図３の微小タイル状素子１Ｅでは、欠損３０が比較的に微小である。ここで、その欠損３０と面発光レーザの発光部が重なっている場合、その面発光レーザの特性が多大な影響を受ける可能性がある。しかし、図１に示すように、対称軸３を避けて発光部などの機能部を配置することで、欠損３０があっても所望の特性を発揮できる面発光レーザを構成できる。
【００３４】
図５は、実際に製造された多数の微小タイル状素子における欠損のサイズ別の発生頻度を示すヒストグラムである。本例の微小タイル状素子の形状は、１００μｍ×５０μｍの長方形のタイル形状となっている。また、本例の微小タイル状素子は図８に示すようなエピタキシャルリフトオフ法を用いて製造されたものである。そして、図５は、犠牲層のエッチング工程（図８（ｂ））でタイル裏面の長手方向の対称軸上に欠陥不良が発生した１７３例について、欠損サイズ（幅）を調べたものである。この測定には、４００倍の光学顕微鏡を用いた。
【００３５】
その結果、最も発生頻度の高い欠陥はクラックであった。ここでいうクラックとは、明らかな欠けはないが、ひびが観測できたものをいう。クラックの発生位置は、タイル平面における長手方向の対称軸上であった。その他、明らかな欠け（欠損）を伴う欠陥も見られた。その欠けは全てタイル平面における長手方向の対称軸上で発生しており、その多くは幅５μｍ以下であった。
【００３６】
したがって、少なくともタイル平面における長手方向の対称軸上、より好ましくはその対称軸を中心にした幅５μｍの領域を避けて機能部を配置する。これにより、エピタキシャルリフトオフ法における犠牲層のエッチング時に欠陥が発生することがあっても、その微小タイル状素子に形成された素子（電子機能素子）へのダメージを回避でき、歩留まりを高めることができる。
【００３７】
（第２実施形態）
図６及び図７は本発明の第２実施形態に係る微小タイル状素子の一例を示す模式平面図である。本実施形態における第１実施形態との相違点は、タイル外形２における機能部の配置可能領域である。また、本実施形態では、第１実施形態の微小タイル状素子１Ａ，１Ｂの長方形状とは異なる平面形状の微小タイル状素子も挙げている。
【００３８】
図６（ａ）に示す微小タイル状素子１Ｈは、微小タイル状素子１Ａと同様に長方形のタイル外形２を有している。ただし、微小タイル状素子１Ｈは、長手方向の対称軸３上の全部でなく、その対称軸３上の一部を避けて機能部を配置している。すなわち、微小タイル状素子１Ｈでは、対称軸３におけるタイル外形２の中心から離れている部位（実線部）４０については機能部の配置可能領域としている。
【００３９】
ここで、部位４０の長さ２３は、タイル外形２における対称軸３と長辺との間隔を示す長さ２２と同一としている。図２に示すように、犠牲層のエッチングはタイル外形２の外周全体から内側に均等に進む。そこで、タイル外形２における短手方向に約長さ２２だけエッチングに進んだ時、その長手方向に約長さ２３だけエッチングが進んでいる。
【００４０】
これにより、対称軸３上であっても部位４０に欠陥が生じる可能性はほとんどないこととなる。したがって、微小タイル状素子１Ｈによれば、製造工程で生じる欠損などが電子機能素子へダメージを与えることを回避しながら、微小タイル状素子１Ａよりも機能部の配置可能領域を広げることができる。
【００４１】
図６（ｂ）に示す微小タイル状素子１Ｉは、そのタイル外形２が長方形について一対の対角を切断した多角形形状となっている。微小タイル状素子１Ｉにおいても、微小タイル状素子１Ｈと同様に、対称軸３における部位４０については機能部の配置可能領域としている。また、部位４０の長さ２３は、タイル外形２における対称軸３と長辺との間隔を示す長さ２２と同一としている。
【００４２】
図６（ｃ）に示す微小タイル状素子１Ｊは、そのタイル外形２が長方形について一方の長辺に接する２つの角を切断した多角形形状となっている。微小タイル状素子１Ｊにおいても、微小タイル状素子１Ｈと同様に、対称軸３における部位４０については機能部の配置可能領域としている。また、部位４０の長さ２３は、タイル外形２における対称軸３と長辺との間隔を示す長さ２２と同一としている。切断する角は２箇所とは限らない。
【００４３】
図６（ｄ）に示す微小タイル状素子１Ｋはそのタイル外形２が楕円形状となっている。微小タイル状素子１Ｋにおいては、楕円形状における長軸である対称軸３における部位４０については機能部の配置可能領域としている。また、部位４０の長さ２３は、タイル外形２の楕円形状における短軸の半分の長さ２２と同一としている。
【００４４】
図７（ａ）に示す微小タイル状素子１Ｌは、そのタイル外形２が「ひょうたん」形状となっている。微小タイル状素子１Ｌにおいては、ひょうたん形状における長軸である対称軸３における部位４０については機能部の配置可能領域としている。また、部位４０の長さ２３は、ひょうたん形状における中央のくびれ部位の短軸の半分の長さ２２と同一としている。
【００４５】
図７（ｂ）に示す微小タイル状素子１Ｍは、そのタイル外形２が正方形となっている。微小タイル状素子１Ｍについては、タイル外形２の正方形における中心点とその近傍だけが欠損などの発生箇所となる。そこで、微小タイル状素子１Ｍでは、かかる中心点及びその近傍以外の領域を機能部の配置可能領域としている。
【００４６】
図７（ｃ）に示す微小タイル状素子１Ｎは、そのタイル外形２が円形となっている。微小タイル状素子１Ｎについても、微小タイル状素子１Ｍと同様に、タイル外形２における中心点とその近傍だけが欠損などの発生箇所となる。そこで、微小タイル状素子１Ｎは、かかる中心点及びその近傍以外の領域を機能部の配置可能領域としている。
【００４７】
また、本実施形態に係る微小タイル状素子１Ｈ，１Ｉ，１Ｊ，１Ｋ，１Ｌ，１Ｍ，１Ｎは、微小タイル状素子１Ａと同様に電子機能素子として面発光レーザを備えるものとすることができる。また、本実施形態に係る微小タイル状素子１Ｈ，１Ｉ，１Ｊ，１Ｋ，１Ｌ，１Ｍ，１Ｎは、電子機能素子として例えば発光素子、受光素子、増幅素子、スイッチング素子のいずれかを備えるものとしてもよい。また、かかる電子機能素子としては、例えばヘテロバイポーラトランジスタ、フォトダイオード、発光ダイード、高電子移動度トランジスタ、インダクタ、キャパシタ及び抵抗のいずれかとすることができる。
【００４８】
ヘテロバイポーラトランジスタを電子機能素子とした場合、機能部はヘテロバイポーラトランジスタのエミッタ部又はベース部とすることが好ましい。また、受光素子を電子機能素子とした場合、機能部は発光部とすることが好ましい。
【００４９】
（微小タイル状素子の製造方法）
次に、上記微小タイル状素子（１Ａ〜１Ｎ）の製造方法の具体例について図９から図１８を参照して説明する。本製造方法では、化合物半導体デバイスからなる微小タイル状素子を形成し、その微小タイル状素子を最終基板となるシリコン・ＬＳＩチップ上に接合する場合について説明するが、半導体デバイスの種類およびＬＳＩチップの種類に関係なく本発明を適用することができる。なお、本実施形態における「半導体基板」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
【００５０】
＜第１工程＞
図９は微小タイル状素子の製造方法の第１工程を示す概略断面図である。図９において基板１１０は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１１０における最下位層には、犠牲層１１１を設けておく。犠牲層１１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。
例えば、犠牲層１１１の上層には機能層１１２を設ける。機能層１１２の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層１１２において半導体デバイス（半導体素子）１１３を作成する。この半導体デバイス１１３が上記微小タイル状素子１Ａ〜１Ｎにおける電子機能素子又は機能部に該当する。半導体デバイス１１３としては、例えば発光ダイオード（ＬＥＤ）、面発光レーザ（ＶＣＳＥＬ）、フォトダイオード（ＰＤ）、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロバイポーラトランジスタ（ＨＢＴ）などが挙げられる。これらの半導体デバイス１１３は、何れも基板１１０上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各半導体デバイス１１３には、電極も形成し、動作テストも行う。
【００５１】
＜第２工程＞
図１０は微小タイル状素子の製造方法の第２工程を示す概略断面図である。本工程においては、各半導体デバイス１１３を分割するように分離溝１２１を形成する。分離溝１２１は、少なくとも犠牲層１１１に到達する深さをもつ溝とする。例えば、分離溝の幅および深さともに、１０μｍから数百μｍとする。また、分離溝１２１は、後述するところの選択エッチング液が当該分離溝１２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝１２１は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝１２１相互の間隔を数十μｍから数百μｍとすることで、分離溝１２１によって分割・形成される各半導体デバイス１１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。分離溝１２１の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でＵ字形溝のダイシングで分離溝１２１を形成してもよい。
また、基板１１０の平面における分離溝１２１がなすパターンを可変調整することにより、図１などに示す上記微小タイル状素子１Ａ〜１Ｎのような各種のタイル外形２を形成することができる。そして、分離溝１２１がなすタイル外形２における長手方向の対称軸に重ならないように、半導体デバイス１１３の機能部を配置する。
【００５２】
＜第３工程＞
図１１は微小タイル状素子の製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム１３１を基板１１０の表面（半導体デバイス１１３側）に貼り付ける。中間転写フィルム１３１は、表面に粘着剤が塗られたフレキシブルな帯形状のフィルムである。
【００５３】
＜第４工程＞
図１２は微小タイル状素子の製造方法の第４工程を示す概略断面図である。本工程においては、分離溝１２１に選択エッチング液１４１を注入する。本工程では、犠牲層１１１のみを選択的にエッチングするために、選択エッチング液１４１として、アルミニウム・ヒ素に対して選択性が高いフッ酸を用いる。
【００５４】
＜第５工程＞
図１３は微小タイル状素子の製造方法の第５工程を示す概略断面図である。本工程においては、第４工程での分離溝１２１への選択エッチング液１４１の注入後、所定時間の経過により、犠牲層１１１のすべてを選択的にエッチングして基板１１０から取り除く。
【００５５】
＜第６工程＞
図１４は微小タイル状素子の製造方法の第６工程を示す概略断面図である。第５工程で犠牲層１１１が全てエッチングされると、基板１１０から機能層１１２が切り離される。そして、本工程において、中間転写フィルム１３１を基板１１０から引き離すことにより中間転写フィルム１３１に貼り付けられている機能層１１２を基板１１０から引き離す。これらにより、半導体デバイス１１３が形成された機能層１１２は、分離溝１２１の形成および犠牲層１１１のエッチングによって分割されて、所定の形状（上記実施形態の「タイル外形２」）の半導体素子（上記実施形態の「微小タイル状素子１Ａ〜１Ｎ」）とされ、中間転写フィルム１３１に貼り付け保持されることとなる。ここで、機能層の厚さが例えば１μｍから２０μｍ、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
【００５６】
＜第７工程＞
図１５は微小タイル状素子の製造方法の第７工程を示す概略断面図である。本工程においては、（微小タイル状素子１６１が貼り付けられた）中間転写フィルム１３１を移動させることで、最終基板１７１（集積回路チップ１、２、３）の所望の位置に微小タイル状素子１６１をアライメントする。ここで、最終基板１７１は、例えば、シリコン半導体からなり、ＬＳＩ領域１７２が形成されている。また、最終基板１７１の所望の位置には、微小タイル状素子１６１を接着するための接着剤１７３を塗布しておく。接着剤は微小タイル状素子１６１に塗布しておいもよい。
【００５７】
＜第８工程＞
図１６は微小タイル状素子の製造方法の第８工程を示す概略断面図である。本工程においては、最終基板１７１の所望の位置にアライメントされた微小タイル状素子１６１を、中間転写フィルム１３１越しに裏押し部材１８１で押しつけて最終基板１７１に接合する。ここで、所望の位置には接着剤１７３が塗布されているので、その最終基板１７１の所望の位置に微小タイル状素子１６１が接着される。
【００５８】
＜第９工程＞
図１７は微小タイル状素子の製造方法の第９工程を示す概略断面図である。本工程においては、中間転写フィルム１３１の粘着力を消失させて、微小タイル状素子１６１から中間転写フィルム１３１を剥がす。
中間転写フィルム１３１の粘着剤は、ＵＶ硬化性又は熱硬化性のものにしておく。ＵＶ硬化性の粘着剤とした場合は、裏押し部材１８１を透明な材質にしておき、裏押し部材１８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム１３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、裏押し部材１８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム１３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子１６１は非常に薄く軽いので中間転写フィルム１３１に保持される。
【００５９】
＜第１０工程＞
本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子１６１を最終基板１７１に本接合する。
【００６０】
＜第１１工程＞
図１８は微小タイル状素子の製造方法の第１１工程を示す概略断面図である。本工程においては、微小タイル状素子１６１の電極と最終基板１７１上の回路を配線１９１により電気的に繋ぎ、一つのＬＳＩチップなど（光インターコネクション集積回路用の集積回路チップ）を完成させる。最終基板１７１としては、シリコン半導体のみならず、ガラス石英基板又はプラスチックフィルムを適用してもよい。
【００６１】
これらにより、本製造方法によれば、犠牲層１１１をエッチングして機能層１１２を基板１１０から切り離すことにより、微小タイル状素子１６１を形成する第５及び第６工程において、その微小タイル状素子１６１の中央部（長手方向の対称軸の近傍）に欠損などが生じる場合がある。しかし、本製造方法では、第１及び第２工程において、その欠損などが生じる可能性の高い長手方向の対称軸の近傍を避けて、半導体デバイス（電子機能素子）１１３の機能部を配置している。したがって、本製造方法は、エピタキシャルリフトオフ法を用いて微小タイル状素子を製造するときに、所望の機能を発揮できる微小タイル状素子を歩留まり良く製造することができる。
【００６２】
また、第１１工程で完成されたＬＳＩチップは、微小タイル状素子を備えた本発明に係る半導体集積回路の一例をなすものである。したがって、本製造方法によれば、高密度実装が可能であり高速動作なども可能な各種半導体集積回路を、低コストで提供することができる。
（応用例）
以下、本実施形態に係る微小タイル状素子の応用例について説明する。
第１の応用例としては、上記実施形態の微小タイル状素子１Ａ〜１Ｎをオプトエレクトロニクス集積回路の信号伝送手段の一部（発光源）として用いる。オプトエレクトロニクス集積回路としては、例えばコンピュータが挙げられる。そして、ＣＰＵを形成する集積回路内での信号処理は電気信号を用いて行うが、ＣＰＵと記憶手段などの間でデータを伝送するバスに、微小タイル状素子１Ａ〜１Ｎを備えてなる光インターコネクション集積回路を適用する。
【００６３】
これらにより、本応用例によれば、コンピュータの処理速度のボトルネックとなっているバスにおける信号伝達速度を従来よりも大幅に高めることが可能となる。また、本応用例によれば、コンピュータなどを大幅に小型化することが可能となる。
【００６４】
第２の応用例としては、電気光学装置である液晶ディスプレイ、プラズマディスプレイ又は有機ＥＬ（エレクトル・ルミネッセンス）ディスプレイに、上記光インターコネクション集積回路を用いる。これらにより、本応用例によれば、高速に表示信号などを送受信することができるので高速に表示状態を変更することができる電気光学装置を提供することが可能となる。
【００６５】
（電子機器）
次に、上記実施形態の微小タイル状素子１Ａ〜１Ｎ（以下、微小タイル状素子という）を備えた電子機器の具体例について、次に説明する。
上記実施形態の微小タイル状素子を備えたデバイスは、レーザ光を用いる機器などに対して広く適用できる。したがって、これらのデバイスを備えた応用回路又は電子機器としては、光インターコネクション回路、光ファイバ通信モジュール、レーザプリンタ、レーザビーム投射器、レーザビームスキャナ、リニアエンコーダ、ロータリエンコーダ、変位センサ、圧力センサ、ガスセンサ、血液血流センサ、指紋センサ、高速電気変調回路、無線ＲＦ回路、携帯電話、無線ＬＡＮなどが挙げられる。
【００６６】
図１９（ａ）は、携帯電話の一例を示した斜視図である。図１９（ａ）において、符号１０００は上記微小タイル状素子を信号伝達手段又は表示手段などの一部として用いた携帯電話本体を示し、符号１００１は表示部を示している。図１９（ｂ）は、腕時計型電子機器の一例を示した斜視図である。図１９（ｂ）において、符号１１００は上記微小タイル状素子を信号伝達手段又は表示手段などの一部として用いた時計本体を示し、符号１１０１は表示部を示している。図１９（ｃ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１９（ｃ）において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は上記微小タイル状素子を信号伝達手段又は表示手段の一部として用いた情報処理装置本体、符号１２０６は表示部を示している。
【００６７】
図１９に示す電子機器は、上記実施形態に係る微小タイル状素子を備えているので、容易にコンパクト化でき、高性能化及び低コスト化を図ることができる。
【００６８】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【図面の簡単な説明】
【００６９】
【図１】本発明の第１実施形態に係る微小タイル状素子の模式平面図である。
【図２】同上の微小タイル状素子の作用・効果を示す模式平面図である。
【図３】欠損が生じた微小タイル状素子の例を示す平面図である。
【図４】欠損が生じた微小タイル状素子の例を示す平面図である。
【図５】多数の微小タイル状素子の欠損のサイズ別発生頻度のヒストグラム図である。
【図６】本発明の第２実施形態に係る微小タイル状素子の模式平面図である。
【図７】本発明の第２実施形態に係る微小タイル状素子の模式平面図である。
【図８】エピタキシャルリフトオフ法の一例を示す模式断面図である。
【図９】微小タイル状素子の製造方法の第１工程を示す概略断面図である。
【図１０】同上の製造方法の第２工程を示す概略断面図である。
【図１１】同上の製造方法の第３工程を示す概略断面図である。
【図１２】同上の製造方法の第４工程を示す概略断面図である。
【図１３】同上の製造方法の第５工程を示す概略断面図である。
【図１４】同上の製造方法の第６工程を示す概略断面図である。
【図１５】同上の製造方法の第７工程を示す概略断面図である。
【図１６】同上の製造方法の第８工程を示す概略断面図である。
【図１７】同上の製造方法の第９工程を示す概略断面図である。
【図１８】同上の製造方法の第１１工程を示す概略断面図である。
【図１９】本発明の実施形態に係る電子機器の一例を示す図である。
【符号の説明】
【００７０】
１Ａ，１Ｂ，１Ｅ，１Ｆ，１Ｈ，１Ｉ，１Ｊ，１Ｋ，１Ｌ，１Ｍ，１Ｎ…微小タイル状素子、２…タイル外形、３…対称軸、４…柱部、５…狭窄部、１０…面発光レーザ、２０…犠牲層、２１…矢印、２２，２３…長さ、３０…欠損、４０…部位、５０…基板、５１…犠牲層、５２…機能層、５３…分離溝、６０…破断面、７０…微小タイル状素子
【図１】
2006128178.tif 000003
【図２】
2006128178.tif 000004
【図３】
2006128178.tif 000005
【図４】
2006128178.tif 000006
【図５】
2006128178.tif 000007
【図６】
2006128178.tif 000008
【図７】
2006128178.tif 000009
【図８】
2006128178.tif 000010
【図９】
2006128178.tif 000011
【図１０】
2006128178.tif 000012
【図１１】
2006128178.tif 000013
【図１２】
2006128178.tif 000014
【図１３】
2006128178.tif 000015
【図１４】
2006128178.tif 000016
【図１５】
2006128178.tif 000017
【図１６】
2006128178.tif 000018
【図１７】
2006128178.tif 000019
【図１８】
2006128178.tif 000020
【図１９】
2006128178.tif 000021