(57)【要約】【課題】  並列に過大電流が流れる測定領域でも正確に被測定物の電気的パラメータの測定を可能にする。【解決手段】  被測定物である電子装置１の測定方法であって、上記電子装置に並列に受動素子２，３を接続し、回路全体のインピーダンスを測定することにより、電子装置１の電気的パラメータを抽出する。【選択図】  図１
2006194840.tif 000002
【特許請求の範囲】
【請求項１】
被測定物である電子装置の測定方法であって、
上記電子装置に並列に受動素子を接続し、回路全体のインピーダンスを測定することにより、電子装置の電気的パラメータを抽出することを特徴とする電子装置の測定方法。
【請求項２】
前記受動素子は、インダクタンスと、このインダクタンスに直列に接続された抵抗から成ることを特徴とする請求項１に記載の電子装置の測定方法。
【請求項３】
前記電気的パラメータは、電気的容量であることを特徴とする請求項１又は２に記載の電子装置の測定方法。
【請求項４】
前記測定は、共鳴現象を発生させることにより行うことを特徴とする請求項１〜３に記載の電子装置の測定方法。
【請求項５】
前記端子間に流れる電流が７μA以上であることを特徴とする請求項１〜４に記載の電子装置の測定方法。
【請求項６】
前記電子装置は、半導体装置であることを特徴とする請求項１〜５に記載の電子装置の測定方法。
【請求項７】
被測定物である電子装置の測定装置であって、
上記電子装置に並列に受動素子を接続し、回路全体のインピーダンスを電子装置の両端子に接続されたインピーダンス測定器により測定することにより、電子装置の電気的パラメータを抽出することを特徴とする電子装置の測定装置。
【請求項８】
前記受動素子は、インダクタンスと、このインダクタンスに直列に接続された抵抗から成ることを特徴とする請求項７に記載の電子装置の測定装置。
【請求項９】
前記電気的パラメータは、電気的容量であることを特徴とする請求項７又は８に記載の電子装置の測定装置。
【請求項１０】
前記測定は、共鳴現象を発生させることにより行うことを特徴とする請求項７〜９に記載の電子装置の測定装置。
【請求項１１】
前記端子間に流れる電流が７μA以上であることを特徴とする請求項７〜１０に記載の電子装置の測定装置。
【請求項１２】
前記電子装置は、半導体装置であることを特徴とする請求項７〜１１に記載の電子装置の測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置のような電子装置の電気的パラメータを抽出するための測定方法及び測定装置に関する。
【背景技術】
【０００２】
従来では、測定周波数100Hz〜１MHz程度で自動平衡ブリッジ法(非特許文献１参照)を用いて、電子装置の容量、インダクタンス及び抵抗を測定していた。
【０００３】
【非特許文献１】大浦宣徳、関根松夫  著「電気・電子計測」、株式会社昭晃堂、p.106、2002年3月10日。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上記従来技術では、被測定物を貫通する電流が増加すると、その容量成分を測定するのが困難であるという問題があった。
【０００５】
そこで、本発明は、上記従来技術の問題点に鑑みて成されたものであり、その目的とするところは、並列に過大電流が流れる測定領域でも正確に被測定物の電気的パラメータの測定を可能にすることにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明では、被測定物である電子装置の測定方法であって、上記電子装置に並列に受動素子を接続し、回路全体のインピーダンスを測定することにより、電子装置の電気的パラメータを抽出することを特徴とする。
【０００７】
また、本発明では、被測定物である電子装置の測定装置であって、上記電子装置に並列に受動素子を接続し、回路全体のインピーダンスを電子装置の両端子に接続されたインピーダンス測定器により測定することにより、電子装置の電気的パラメータを抽出することを特徴とする。
【０００８】
ここで、前記受動素子は、インダクタンスと、このインダクタンスに直列に接続された抵抗から成る。前記電気的パラメータは、例えば、電気的容量である。
【０００９】
前記測定は、共鳴現象を発生させることにより行うことが好ましい。また、前記端子間に流れる電流が７μA以上である。前記電子装置は、例えば、半導体装置である。
【００１０】
このように、本発明では、被測定物である電子装置に既知の受動素子を付加し、回路全体のインピーダンスを測定し、等価回路から被測定物の電気的パラメータを抽出するものである。
【発明の効果】
【００１１】
本発明によれば、並列に過大電流が流れる測定領域でも、正確に被測定物の電気的パラメータを測定することができる。
【発明を実施するための最良の形態】
【００１２】
（第１の実施の形態）
図１に示すように、被測定物であるMOSキャパシタ１と並列にインダクタンス（Ｌ）２、抵抗（Ｒ）３を付加し、その両端をインピーダンス測定器４に接続する。
【００１３】
MOSキャパシタ１の等価回路は図２に示すように、容量（Ｃｉ）５、並列抵抗（Ｒｐ）６、直列抵抗（Ｒｓ）７を用いて書き表せる。このとき、MOSキャパシタ１の部分のインピーダンスZ１と付加したインダクタンス２と抵抗３のインピーダンスZ２及び全体のインピーダンスZは、数１のようになる。ここで、ωは測定周波数である。
【数１】
2006194840.tif 000003
【００１４】
さらに、共鳴周波数ωrは、数２のように表される。
【数２】
2006194840.tif 000004
【００１５】
ωrが2MHz以下となるように付加のインダクタンス2のL（330μH）、抵抗3のR（100Ω）を選ぶことにより、測定系のインダクタンス成分を無視する。ここで、ωrは測定系のインダクタンスがZに比べて十分小さい値になるように付加のインダクタンス2のL、抵抗3のRを選べばよい。
【００１６】
この状態で、Zの周波数依存性を測定すると、図３中に□、△で表される測定値が得られる。この共鳴周波数点8で上式を使い、Rp、Rs、Ciを数値フィッティングによって求める。その値を用いて、他の周波数の｜Z｜とωを計算したものが図３中の実線で表されているカーブである。
【００１７】
そこから求めた容量と印加電圧の関係と通常の自動平衡ブリッジ法で求めた容量と電圧の関係を図４に示す。
【００１８】
黒四角で示したものが通常方法であり、●で示したものが本測定手方法で求めたものである。このときのCiから求めたMOSキャパシタの絶縁膜厚は8.5nmである。
【００１９】
（第２の実施の形態）
第１の実施の形態と同様にゲート絶縁膜厚が1.18nm程度のMOSトランジスタを測定する。付加のインダクタンス2のL、抵抗3のRは、それぞれ、33mH、100Ωである。そのときの容量と印加電圧の関係と通常の自動平衡ブリッジ法で求めた容量と電圧の関係を図５に示す。
【００２０】
黒四角で示したものが通常方法であり、●で示したものが本測定方法で求めたものである。このとき、通常の自動平衡ブリッジ法で求めた容量と電圧の関係は、正・負電圧とも電圧が大きいところで容量が小さくなっている。
【００２１】
これは、図６（Ａ）、（Ｂ）に示すように印加電圧が大きくなると、電流が大きくなることで、容量が正確に測定できていないためである。電流値がおよそ７μA以上になると容量値の減少が見られる。一方、本測定方法で測定すると電圧の絶対値の増加とともに容量の増加が見られ、正確に測定が行われていることがわかる。
【００２２】
図７に通常方法で求めた絶縁膜厚と本測定方法で求めた絶縁膜厚の関係を示す。
【００２３】
通常方法は、薄膜領域（測定領域で過大電流が流れる領域）で正確に測定が行われず、膜厚が増加しているのに対し、本測定方法は、その領域でも測定が正確に行われている。
【図面の簡単な説明】
【００２４】
【図１】本発明に係る測定系を示す回路図である。
【図２】MOSキャパシタの等価回路を示す図である。
【図３】本測定で測定したインピーダンスの測定周波数依存性とパラメータフィッティングを行って求めたインピーダンスの測定周波数依存性を示すグラフを表す図である。
【図４】8.5nmの絶縁膜厚のゲート絶縁膜を有するMOSキャパシタを通常測定と本測定方法で測定したときの測定電圧と容量の関係を示すグラフを表す図である。
【図５】1.18nmの絶縁膜厚のゲート絶縁膜を有するMOSトランジスタを通常測定と本測定方法で測定したときの測定電圧と容量の関係を示すグラフを表す図である。
【図６】1.18nmの絶縁膜厚のゲート絶縁膜を有するMOSトランジスタに電圧を加えた時の電流値を表す図である。
【図７】通常方法で求めた絶縁膜厚と本測定方法で求めた絶縁膜厚の関係を示す図である。
【符号の説明】
【００２５】
１  MOSキャパシタ
２  インダクタンス
３  抵抗
４  インピーダンス測定器
５  ゲート絶縁膜容量
６  並列抵抗
７  直列抵抗
８  共鳴周波数ポイント
【図１】
2006194840.tif 000005
【図２】
2006194840.tif 000006
【図３】
2006194840.tif 000007
【図４】
2006194840.tif 000008
【図５】
2006194840.tif 000009
【図６】
2006194840.tif 000010
【図７】
2006194840.tif 000011