(57)【要約】【課題】  各種の発振回路を設計／評価するためのプログラムを提供する。【解決手段】  プログラムは、発振回路の能動回路部および線形受動回路部の回路図を作成するステップＳ１と、作成した回路図に応じてＱファクタの演算式を決定するステップＳ２と、回路パラメータの数値を用いて線形受動回路部のインピーダンスまたはアドミタンスを演算するステップＳ３と、演算したインピーダンスまたはアドミタンスを決定した演算式に代入してＱファクタを演算するステップＳ４と、演算したＱファクタに基づいて発振回路を評価するステップＳ５とを備える。【選択図】        図１７
2006139567.tif 000002
【特許請求の範囲】
【請求項１】
能動デバイスの種類に応じて決定される能動回路部と、線形受動回路部とを含む発振回路を設計または評価する発振回路の設計／評価装置であって、
前記能動回路部および前記線形受動回路部の回路図を作成する回路図作成手段と、
前記線形受動回路部の回路全体のパラメータを用いて表され、かつ、前記発振回路の発振評価指数を演算するための演算式を前記作成された回路図の前記能動回路部の種類に応じて決定する演算式決定手段と、
前記決定された演算式を用いて前記発振回路を設計または評価する設計／評価手段とを備える発振回路の設計／評価装置。
【請求項２】
前記設計／評価手段は、前記線形受動回路部の回路全体のパラメータを前記決定された演算式に代入して前記発振評価指数を演算し、その演算した発振評価指数に基づいて前記発振回路を評価する、請求項１に記載の発振回路の設計／評価装置。
【請求項３】
前記設計／評価手段は、前記決定された演算式を用いて前記発振評価指数が基準値以上になるように前記線形受動回路部の回路全体のパラメータを決定し、前記発振回路を設計する、請求項１に記載の発振回路の設計／評価装置。
【請求項４】
前記能動回路部は、負性抵抗、電流制御電流源、電圧制御電流源、電流制御電圧源および電圧制御電圧源のいずれか１つを含む、請求項１から請求項３のいずれか１項に記載の発振回路の設計／評価装置。
【請求項５】
能動デバイスの種類に応じて決定される能動回路部と、線形受動回路部とを含む発振回路の設計または評価をコンピュータに実行させるためのプログラムであって、
前記能動回路部および前記線形受動回路部の回路図を作成する第１のステップと、
前記線形受動回路部の回路全体のパラメータを用いて表され、かつ、前記発振回路の発振評価指数を演算するための演算式を前記作成された回路図の前記能動回路部の種類に応じて決定する第２のステップと、
前記決定された演算式を用いて前記発振回路を設計または評価する第３のステップとをコンピュータに実行させるためのプログラム。
【請求項６】
前記第３のステップは、
前記線形受動回路部の回路全体のパラメータを前記決定された演算式に代入して前記発振評価指数を演算する第１のサブステップと、
前記演算された発振評価指数に基づいて前記発振回路を評価する第２のサブステップとを含む、請求項５に記載のコンピュータに実行させるためのプログラム。
【請求項７】
前記第３のステップは、前記決定された演算式を用いて前記発振評価指数が基準値以上になるように前記線形受動回路部の回路全体のパラメータを決定し、前記発振回路を設計する、請求項５に記載のコンピュータに実行させるためのプログラム。
【請求項８】
前記能動回路部は、負性抵抗、電流制御電流源、電圧制御電流源、電流制御電圧源および電圧制御電圧源のいずれか１つを含む、請求項５から請求項７のいずれか１項に記載のコンピュータに実行させるためのプログラム。
【請求項９】
能動デバイスの種類に応じて決定される能動回路部と、線形受動回路部とを含み、かつ、所望の発振特性を有する発振回路を作製する発振回路の作製方法であって、
前記発振回路を設計する第１のステップと、
前記設計結果に基づいて前記発振回路を作製する第２のステップとを備え、
前記第１のステップは、
前記能動回路部および前記線形受動回路部の回路図を作成する第１のサブステップと、
前記線形受動回路部の回路全体のパラメータを用いて表され、かつ、前記発振回路の発振評価指数を演算するための演算式を前記作成された回路図の前記能動回路部の種類に応じて決定する第２のサブステップと、
前記決定された演算式を用いて前記発振評価指数が基準値以上になるように前記発振回路を設計する第３のサブステップとを含む、発振回路の作製方法。
【請求項１０】
前記能動回路部は、負性抵抗、電流制御電流源、電圧制御電流源、電流制御電圧源および電圧制御電圧源のいずれか１つを含む、請求項９に記載の発振回路の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、発振回路の設計／評価をコンピュータに実行させるためのプログラム、それを用いた発振回路の設計／評価装置および発振回路の作製方法に関し、特に、回路パラメータによって定義された発振評価指数を用いて発振回路の設計／評価をコンピュータに実行させるためのプログラム、それを用いた発振回路の設計／評価装置および発振回路の作製方法に関するものである。
【背景技術】
【０００２】
受動回路である共振器のＱファクタは、通常は、蓄積エネルギー対減衰定数の比、または共振周波数対３ｄＢ帯域幅の比によって定義される。
【０００３】
一方、能動回路である発振器のＱファクタは、発振周波数安定度または発振スペクトル幅（位相雑音）を支配するように定義されることが、実用上意味がある。発振スペクトルを算出するための表現式は、１９６６年に提案されており、発振スペクトルは、デバイス雑音およびＱファクタによって表されている（非特許文献）。
【非特許文献１】D.B. Leeson, “A simple model of feedback oscillator noise spectrum”, Proc. IEEE, pp. 329-330, February 1966.
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、従来の発振スペクトルの表現式は、経験的または発見的に示されたものであり、その表現式を用いて、各種の発振回路の発振特性を評価したり、所望の発振回路を設計することは困難である。即ち、ある１つの発振回路の発振スペクトルは、キャパシタンス、インダクタンスおよび抵抗によって表現されているが、その表現式においては、キャパシタンス、インダクタンスおよび抵抗と言った回路パラメータとＱファクタとの関係が示されていないため、その表現式に現れるＱファクタを用いて各種の発振回路を評価することが困難であり、また、Ｑファクタを用いて所望の発振回路を設計することが困難である。
【０００５】
そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、各種の発振回路を設計／評価するためのプログラムを提供することである。
【０００６】
また、この発明の別の目的は、各種の発振回路を設計／評価するためのプログラムを用いて発振回路を設計／評価する発振回路の設計／評価装置を提供することである。
【０００７】
更に、この発明の別の目的は、各種の発振回路を設計／評価するためのプログラムを用いて設計した設計結果に基づいて発振回路を作製する作製方法を提供することである。
【課題を解決するための手段】
【０００８】
この発明によれば、設計／評価装置は、能動デバイスの種類に応じて決定される能動回路部と、線形受動回路部とを含む発振回路を設計または評価する発振回路の設計／評価装置であって、回路図作成手段と、演算式決定手段と、設計／評価手段とを備える。回路図作成手段は、能動回路部および線形受動回路部の回路図を作成する。演算式決定手段は、線形受動回路部の回路全体のパラメータを用いて表され、かつ、発振回路の発振評価指数を演算するための演算式を作成された回路図の能動回路部の種類に応じて決定する。設計／評価手段は、演算式決定手段によって決定された演算式を用いて発振回路を設計または評価する。
【０００９】
好ましくは、設計／評価手段は、線形受動回路部の回路全体のパラメータを決定された演算式に代入して発振評価指数を演算し、その演算した発振評価指数に基づいて発振回路を評価する。
【００１０】
好ましくは、設計／評価手段は、決定された演算式を用いて発振評価指数が基準値以上になるように線形受動回路部の回路全体のパラメータを決定し、発振回路を設計する。
【００１１】
好ましくは、能動回路部は、負性抵抗、電流制御電流源、電圧制御電流源、電流制御電圧源および電圧制御電圧源のいずれか１つを含む。
【００１２】
また、この発明によれば、コンピュータに実行させるためのプログラムは、能動デバイスの種類に応じて決定される能動回路部と、線形受動回路部とを含む発振回路の設計または評価をコンピュータに実行させるためのプログラムであって、能動回路部および線形受動回路部の回路図を作成する第１のステップと、線形受動回路部の回路全体のパラメータを用いて表され、かつ、発振回路の発振評価指数を演算するための演算式を第１のステップにおいて作成された回路図の能動回路部の種類に応じて決定する第２のステップと、第２のステップにおいて決定された演算式を用いて発振回路を設計または評価する第３のステップとをコンピュータに実行させるためのプログラムである。
【００１３】
好ましくは、第３のステップは、線形受動回路部の回路全体のパラメータを第２のステップにおいて決定された演算式に代入して発振評価指数を演算する第１のサブステップと、演算された発振評価指数に基づいて発振回路を評価する第２のサブステップとを含む。
【００１４】
好ましくは、第３のステップは、決定された演算式を用いて発振評価指数が基準値以上になるように線形受動回路部の回路全体のパラメータを決定し、発振回路を設計する。
【００１５】
好ましくは、能動回路部は、負性抵抗、電流制御電流源、電圧制御電流源、電流制御電圧源および電圧制御電圧源のいずれか１つを含む。
【００１６】
更に、この発明によれば、作製方法は、能動デバイスの種類に応じて決定される能動回路部と、線形受動回路部とを含み、かつ、所望の発振特性を有する発振回路を作製する発振回路の作製方法であって、発振回路を設計する第１のステップと、設計結果に基づいて発振回路を作製する第２のステップとを備える。そして、第１のステップは、能動回路部および線形受動回路部の回路図を作成する第１のサブステップと、線形受動回路部の回路全体のパラメータを用いて表され、かつ、発振回路の発振評価指数を演算するための演算式を第１のサブステップにおいて作成された回路図の能動回路部の種類に応じて決定する第２のサブステップと、第２のサブステップにおいて決定された演算式を用いて発振評価指数が基準値以上になるように発振回路を設計する第３のサブステップとを含む。
【００１７】
好ましくは、能動回路部は、負性抵抗、電流制御電流源、電圧制御電流源、電流制御電圧源および電圧制御電圧源のいずれか１つを含む。
【発明の効果】
【００１８】
この発明によれば、発振回路の能動回路部の種類に応じて、線形受動回路部の回路全体のパラメータを用いて発振評価指数が定義され、その定義された発振評価指数を用いて発振回路が評価または設計される。
【００１９】
従って、この発明によれば、各種の発振回路を評価または設計できる。
【００２０】
また、この発明によれば、所望の発振特性を得るように発振回路が設計され、その設計結果に基づいて発振回路が作製される。
【００２１】
従って、この発明によれば、所望の発振回路を作製できる。
【発明を実施するための最良の形態】
【００２２】
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
【００２３】
図１は、この発明の実施の形態による発振回路の設計／評価装置の機能ブロック図である。発振回路の設計／評価装置１０は、入力手段１と、回路図作成手段２と、記憶手段３と、表示手段４と、演算式決定手段５と、設計／評価手段６と、バスＢＳとを備える。
【００２４】
入力手段１、回路図作成手段２、記憶手段３、表示手段４、演算式決定手段５および設計／評価手段６は、バスＢＳを介して相互に接続されている。入力手段１は、各種の指示および回路パラメータの数値等を受付ける。
【００２５】
回路図作成手段２は、入力手段１が受付けた指示をバスＢＳを介して受け、その受けた指示に従って、記憶手段３に記憶された容量素子、誘導素子および抵抗素子等の回路素子と、電流源または電圧源と、雑音源とを用いて発振回路の回路図を作成する。そして、回路図作成手段２は、その作成した発振回路の回路図をバスＢＳを介して表示手段４、演算式決定手段５および設計／評価手段６へ出力する。
【００２６】
また、回路図作成手段２は、設計／評価手段６からの指示に応じて、発振回路の線形受動回路部の回路図を作成し、その作成した回路図をバスＢＳを介して設計／評価手段６へ出力する。
【００２７】
記憶手段３は、容量素子、誘導素子、抵抗素子、電流源素子、電圧源素子および雑音源素子等の発振回路の回路図を作成するために必要な回路素子を記憶する。
【００２８】
表示手段４は、回路図作成手段２によって作成された発振回路の回路図、演算式決定手段５によって決定されたＱファクタの演算式および設計／評価手段６による発振回路の設計結果または評価結果をバスＢＳを介して受け、それらを視覚情報としてユーザに与える。
【００２９】
演算式決定手段５は、回路図作成手段２によって作成された発振回路の回路図をバスＢＳを介して受け、その受けた発振回路の種類に応じて、後述する方法によって、Ｑファクタを演算する演算式を決定する。そして、演算式決定手段５は、その決定した演算式をバスＢＳを介して設計／評価手段６へ出力する。
【００３０】
設計／評価手段６は、回路図作成手段２から受けた発振回路の回路図に基づいて、Ｑファクタの演算に必要なインピーダンス（またはアドミタンス）を演算する。そして、設計／評価手段６は、演算したインピーダンス（またはアドミタンス）を演算式決定手段５によって決定された演算式に代入してＱファクタを演算し、その演算したＱファクタに基づいて発振回路を評価する。また、設計／評価手段６は、抵抗素子および容量素子等の回路パラメータの値を所定の範囲で変化させ、演算式決定手段５によって決定された演算式を用いて演算したＱファクタが基準値以上になるように発振回路の回路パラメータを演算し、所望の発振回路を設計する。
【００３１】
図２は、図１に示す記憶手段３が記憶する回路素子の概略図である。コンダクタンス素子１１は、コンダクターＧと、端子１１Ａ，１１Ｂとからなる（図２の（ａ）参照）。端子１１Ａ，１１Ｂは、コンダクターＧの両端に設けられる。抵抗素子１２は、抵抗Ｒと、端子１２Ａ，１２Ｂとからなる。端子１２Ａ，１２Ｂは、抵抗Ｒの両端に設けられる（図２の（ｂ）参照）。
【００３２】
容量素子１３は、コンデンサＣと、端子１３Ａ，１３Ｂとからなる。端子１３Ａ，１３Ｂは、コンデンサＣの両端に設けられる（図２の（ｃ）参照）。誘導素子１４は、コイルＬと、端子１４Ａ，１４Ｂとからなる。端子１４Ａ，１４Ｂは、コイルＬの両端に設けられる（図２の（ｄ）参照）。
【００３３】
雑音電源素子１５は、雑音電源ｖｎと、端子１５Ａ，１５Ｂとからなる。端子１５Ａ，１５Ｂは、雑音電源ｖｎの両端に設けられる（図２の（ｅ）参照）。負性抵抗素子１６は、負性抵抗−ｒと、端子１６Ａ，１６Ｂとからなる。端子１６Ａ，１６Ｂは、負性抵抗−ｒの両端に設けられる（図２の（ｆ）参照）。
【００３４】
制御電圧源素子１７は、制御電圧源−μｖ１と、端子１７Ａ，１７Ｂとからなる。端子１７Ａ，１７Ｂは、制御電圧源−μｖ１の両端に設けられる（図２の（ｇ）参照）。なお、μは、電圧増幅率である。制御電流源素子１８は、制御電流源βｉ１と、端子１８Ａ，１８Ｂとからなる。端子１８Ａ，１８Ｂは、制御電流源βｉ１の両端に設けられる（図２の（ｈ）参照）。なお、βは、電流増幅率である。
【００３５】
雑音電流源素子１９は、雑音電流源ｉｎと、端子１９Ａ，１９Ｂとからなる。端子１９Ａ，１９Ｂは、雑音電流源ｉｎの両端に設けられる（図２の（ｉ）参照）。制御電流源素子２０は、制御電流源−ｇｍｖ１と、端子２０Ａ，２０Ｂとからなる。端子２０Ａ，２０Ｂは、制御電流源−ｇｍｖ１の両端に設けられる（図２の（ｊ）参照）。なお、ｇｍは、伝達コンダクタンスである。制御電圧源素子２１は、制御電圧源ｒｍｉ１と、端子２１Ａ，２１Ｂとからなる。端子２１Ａ，２１Ｂは、制御電圧源ｒｍｉ１の両端に設けられる（図２の（ｋ）参照）。なお、ｒｍは、伝達レジスタンスである。
【００３６】
この発明においては、発振回路は、能動回路部と、線形受動回路部とからなるものとして発振回路の回路図を表す。以下、能動回路部の種類に応じて、発振回路のＱファクタを線形受動回路部の回路全体のパラメータによって定義する方法について説明する。
【００３７】
（１）負性抵抗による発振器
ガンダイオードは、直流バイアスの印加により、ＲＦインピーダンスの実数部が負の値となる。図３は、ガンダイオードを能動デバイスとして用いた発振器のＲＦ等価回路を示す回路図である。発振回路３０は、能動回路部３１と、線形受動回路部３２とからなる。能動回路部３１は、基準面３３の左側に配置され、雑音電圧源素子３１１と、負性抵抗素子３１２とからなる。雑音電圧源素子３１１は、図２の（ｅ）に示す雑音電圧源素子１５からなり、負性抵抗素子３１２は、図２の（ｆ）に示す負性抵抗素子１６からなる。
【００３８】
雑音電圧源素子３１１および負性抵抗素子３１２は、ガンダイオードからなる能動デバイスの本質機能部分であり、線形受動回路部３２の端子３２１，３２８間に直列に接続される。そして、能動回路部３１は、負性抵抗（ＮＲ：Ｎｅｇａｔｉｖｅ  Ｒｅｓｉｓｔａｎｃｅ）を有する電源として機能する。
【００３９】
線形受動回路部３２は、基準面３３の右側に配置され、共振回路、負荷、および能動素子に付随する寄生容量およびコンダクタンス等の線形受動回路網からなる。そして、線形受動回路部３２は、端子３２１，３２８を有する１ポートの回路網であり、そのポートインピーダンスは、インピーダンスｚ１１である。
【００４０】
図４は、図３に示す線形受動回路部３２の一例を示す回路図である。線形受動回路部３２は、端子３２１，３２８と、抵抗素子３２２と、ノード３２３，３２５と、誘導素子３２４と、容量素子３２６と、コンダクタンス素子３２７とを含む。
【００４１】
抵抗素子３２２は、図２の（ｂ）に示す抵抗素子１２からなり、端子３２１とノード３２３との間に接続される。誘導素子３２４は、図２の（ｄ）に示す誘導素子１４からなり、ノード３２３，３２５間に接続される。その結果、抵抗素子３２２および誘導素子３２４は、端子３２１とノード３２５との間に直列に接続される。
【００４２】
容量素子３２６は、図２の（ｃ）に示す容量素子１３からなり、ノード３２５と端子３２８との間に接続される。コンダクタンス素子３２７は、図２の（ａ）に示すコンダクタンス素子１１からなり、ノード３２５と端子３２８との間に容量素子３２６に並列に接続される。
【００４３】
このように、線形受動回路部３２は、抵抗Ｒ、インダクタンスＬ、キャパシタンスＣおよびコンダクタンスＧが線形接続された回路図からなる。
【００４４】
発振回路３０におけるＱファクタの定義について説明する。基準面３３における電圧および電流をそれぞれｖ，ｉとすると、回路方程式は、次式のようになる。
【００４５】
【数１】
2006139567.tif 000003
【００４６】
発振回路３０が発振するための条件は、ｖｎ＝０としたときに式（１）に示す方程式が発振周波数ω０において非自明解を持つことである。即ち、次式が成立することである。
【００４７】
【数２】
2006139567.tif 000004
【００４８】
発振周波数ω０からの離調（オフセット）周波数をω１とする。即ち、次式が成立するものとする。
【００４９】
【数３】
2006139567.tif 000005
【００５０】
インピーダンスｚ１１を周波数ωの関数としてテイラー展開し、式（２）に示す発振条件を適用すると、次式が得られる。
【００５１】
【数４】
2006139567.tif 000006
【００５２】
なお、プライム記号’は、ωによる１階微分演算を表す。
【００５３】
能動回路部３１から線形受動回路部３２へ供給される有効電力をＰとすると、回路方程式から次式が得られる。
【００５４】
【数５】
2006139567.tif 000007
【００５５】
なお、記号＊は、複素共役を表す。式（５）に式（４）のテイラー展開の結果を代入すると、次式が得られる。
【００５６】
【数６】
2006139567.tif 000008
【００５７】
なお、Ｐ０は、負性抵抗−ｒを零にしたとき、即ち、雑音電力だけをインピーダンスｚ１１に接続した場合の有効電力である。
【００５８】
一方、Leesonのスペクトル表現式は、次式によって表される（非特許文献１）。
【００５９】
【数７】
2006139567.tif 000009
【００６０】
式（６）は、式（７）と同形であり、係数まで含めて一致させるには、Ｑファクタを次式によって定義すればよい。
【００６１】
【数８】
2006139567.tif 000010
【００６２】
ガンダイオードのように負性抵抗−ｒを持つ能動デバイスを用いた発振回路３０のＱファクタは、式（８）によって表される。即ち、Ｑファクタは、線形受動回路部３２の抵抗ＲおよびキャパシタンスＣ等の回路パラメータによって決定されるインピーダンスｚ１１を用いて定義される。つまり、Ｑファクタは、線形受動回路部３２の回路全体のパラメータを用いて定義される。
【００６３】
なお、発振回路３０に用いる能動デバイスは、ガンダイオードの他に、エサキダイオードおよびＩＭＰＡＴＴ（Ｉｍｐａｃｔ−Ａｖａｌａｎｃｈｅ  Ｔｒａｎｓｉｔ−Ｔｉｍｅ）ダイオード等がある。
【００６４】
（２）電流制御電流源による発振器
バイポーラトランジスタは、ベースＲＦ電流に比例してコレクタＲＦ電流が流れる。図５は、バイポーラトランジスタを能動デバイスとして用いた発振器のＲＦ等価回路を示す回路図である。
【００６５】
発振回路４０は、能動回路部４１と、線形受動回路部４２とを含む。能動回路部４１は、制御電流源素子４１１と、雑音電流源素子４１２とからなり、電流制御電流源（ＣＣＣＳ：Ｃｕｒｒｅｎｔ  Ｃｏｎｔｒｏｌ  Ｃｕｒｒｅｎｔ  Ｓｏｕｒｃｅ）として機能する。制御電流源素子４１１は、図２の（ｈ）に示す制御電流源素子１８からなり、雑音電流源素子４１２は、図２の（ｉ）に示す雑音電流源素子１９からなる。制御電流源素子４１１および雑音電流源素子４１２は、バイポーラトランジスタからなる能動デバイスの本質機能部分である。
【００６６】
線形受動回路部４２は、共振回路および負荷等の線形受動回路網からなり、２つのポート＃１，＃２を有する。そして、線形受動回路部４２のインピーダンス行列［Ｚ］は、２×２の行列として表される。この場合、インピーダンス行列［Ｚ］は、能動デバイスの寄生容量およびコンダクタンスを含む。
【００６７】
制御電流源素子４１１および雑音電流源素子４１２は、線形受動回路部４２のポート＃２に並列に接続される。そして、線形受動回路部４２のポート＃１には、電流ｉ１が流れ、ポート＃２には、電流ｉ２が流れる。
【００６８】
図６は、図５に示す能動回路部４１を構成する能動デバイスを示す図である。バイポーラトランジスタＢＰＴ１は、ベースＢｅ、コレクタＣｏおよびエミッタＥｍｉからなり、端子４１３〜４１６を有する。端子４１３は、ベースＢｅに接続され、端子４１４，４１６は、エミッタＥｍｉに接続され、端子４１５は、コレクタＣｏに接続される。そして、端子４１４，４１６は、接地される。つまり、バイポーラトランジスタＢＰＴ１は、エミッタ接地のトランジスタである。
【００６９】
バイポーラトランジスタＢＰＴ１が線形受動回路部４２に接続される場合、端子４１３，４１４は、ポート＃１に接続され、端子４１５，４１６は、ポート＃２に接続される。
【００７０】
図７は、図５に示す線形受動回路部４２の回路図である。
【００７１】
線形受動回路部４２は、抵抗素子４２１，４２４，４２６と、誘導素子４２２と、容量素子４２３，４２５とからなる。
【００７２】
抵抗素子４２１，４２４，４２６は、図２の（ｂ）に示す抵抗素子１２からなり、誘導素子４２２は、図２の（ｄ）に示す誘導素子１４からなり、容量素子４２３，４２５は、図２の（ｃ）に示す容量素子１３からなる。
【００７３】
抵抗素子４２１は、ノード４２７，４３０間に接続され、誘導素子４２２は、ノード４３０，４３１間に接続される。その結果、抵抗素子４２１および誘導素子４２２は、ノード４２７，４３１間に直列に接続される。
【００７４】
容量素子４２３および抵抗素子４２４は、ノード４２８，４２９間に並列に接続される。そして、ノード４２８は、ノード４２７に接続され、ノード４２９は、接地ノードＧＮＤ１に接続される。その結果、容量素子４２３および抵抗素子４２４は、ノード４２７と接地ノードＧＮＤ１との間に並列に接続される。
【００７５】
容量素子４２５および抵抗素子４２６は、ノード４３２，４３３間に並列に接続される。そして、ノード４３２は、ノード４３１に接続され、ノード４３３は、接地ノードＧＮＤ２に接続される。その結果、容量素子４２５および抵抗素子４２６は、ノード４３１と接地ノードＧＮＤ２との間に並列に接続される。
【００７６】
図６に示す端子４１３は、ノード４２７に接続され、端子４１４は、接地ノードＧＮＤ３に接続され、端子４１５は、ノード４３１に接続され、端子４１６は、接地ノードＧＮＤ４に接続される。
【００７７】
このように、線形受動回路部４２は、抵抗Ｒ、容量ＣおよびインダクタンスＬがπ型に接続された構成を有する。
【００７８】
線形受動回路部４２は、図８に示す線形受動回路部４２Ａから構成されていてもよい。図８は、図５に示す線形受動回路部４２の他の回路図である。線形受動回路部４２Ａは、抵抗素子４３４，４３６，４３９と、誘導素子４３５，４３７と、容量素子４３８とを含む。
【００７９】
抵抗素子４３４，４３６，４３９は、図２の（ｂ）に示す抵抗素子１２からなり、誘導素子４３５，４３７は、図２の（ｄ）に示す誘導素子１４からなり、容量素子４３８は、図２の（ｃ）に示す容量素子１３からなる。
【００８０】
抵抗素子４３４は、ノード４４０，４４１間に接続され、誘導素子４３５は、ノード４４１，４４２間に接続され、抵抗素子４３６は、ノード４４２，４４３間に接続され、誘導素子４３７は、ノード４４３，４４４間に接続される。その結果、抵抗素子４３４、誘導素子４３５、抵抗素子４３６および誘導素子４３７は、ノード４４０，４４４間に直列に接続される。
【００８１】
容量素子４３８および抵抗素子４３９は、ノード４４５，４４６間に並列に接続される。ノード４４５は、ノード４４２に接続され、ノード４４６は、接地ノードＧＮＤ５に接続される。その結果、容量素子４３８および抵抗素子４３９は、ノード４４２と接地ノードＧＮＤ５との間に並列に接続される。
【００８２】
図５に示す線形受動回路部４２が線形受動回路部４２Ａからなる場合、バイポーラトランジスタＢＰＴ１の端子４１３は、ノード４４０に接続され、端子４１４は、接地ノードＧＮＤ６に接続され、端子４１５は、ノード４４４に接続され、端子４１６は、接地ノードＧＮＤ７に接続される。
【００８３】
このように、線形受動回路部４２Ａは、抵抗Ｒ、容量ＣおよびインダクタンスＬがＴ型に接続された構成を有する。
【００８４】
発振回路４０におけるＱファクタの定義について説明する。ポート＃１，＃２における電圧および電流をベクトル形式によってそれぞれ次式によって表す。
【００８５】
【数９】
2006139567.tif 000011
【００８６】
なお、Ｔは、転置行列を表わす。
【００８７】
電流制御電流源（ＣＣＣＳ）のモデル式ｖ１＝０，ｉ２＝βｉ１＋ｉｎと、線形受動回路部４２における式［ｖ］＝［Ｚ］［ｉ］とから、次の回路方程式が得られる。
【００８８】
【数１０】
2006139567.tif 000012
【００８９】
なお、［Ｘ］は、ベクトルＸまたは行列Ｘを表す。また、［ｎ］は、雑音ベクトルである。
【００９０】
発振回路４０の発振条件は、発振周波数ω０において行列［Ａ］が非正則となることである。即ち、次式が成立することである。
【００９１】
【数１１】
2006139567.tif 000013
【００９２】
式（３）に基づいて、ｄｅｔ［Ａ］を周波数ωの関数としてテイラー展開し、式（１１）の発振条件を適用すると、次式が得られる。
【００９３】
【数１２】
2006139567.tif 000014
【００９４】
そして、能動回路部４１から線形受動回路部４２へ供給される有効電力Ｐは、次式により得られる。
【００９５】
【数１３】
2006139567.tif 000015
【００９６】
なお、記号“〜”は、余因子行列を表す。式（１３）に式（１２）を代入すると、次式が得られる。
【００９７】
【数１４】
2006139567.tif 000016
【００９８】
なお、Ｐ０は、電流増幅率βを零にした場合の有効電力である。式（１４）を式（７）に一致させるには、Ｑファクタを次式によって定義すればよい。
【００９９】
【数１５】
2006139567.tif 000017
【０１００】
このように、エミッタ接地のバイポーラトランジスタを能動デバイスとして用いた発振回路のＱファクタは、式（１５）によって定義される。即ち、Ｑファクタは、線形受動回路部４２の抵抗ＲおよびキャパシタンスＣ等の回路パラメータによって決定されるインピーダンスｚ１１，ｚ１２を用いて定義される。つまり、Ｑファクタは、線形受動回路部４２の回路全体のパラメータを用いて定義される。
【０１０１】
（３）電圧制御電流源による発振器
電界効果トランジスタは、ゲートＲＦ電圧に比例してドレインＲＦ電流が流れる。図９は、電界効果トランジスタを能動デバイスとして用いた発振器のＲＦ等価回路を示す回路図である。
【０１０２】
発振回路５０は、能動回路部５１と、線形受動回路部５２とを含む。能動回路部５１は、制御電流源素子５１１と、雑音電流源素子５１２とからなり、電圧制御電流源ＶＣＣＳ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌ  Ｃｕｒｒｅｎｔ  Ｓｏｕｒｃｅ）として機能する。制御電流源素子５１１は、図２の（ｊ）に示す制御電流源素子２０からなり、雑音電流源素子５１２は、図２の（ｉ）に示す雑音電流源素子１９からなる。制御電流源素子５１１および雑音電流源素子５１２は、電界効果トランジスタからなる能動デバイスの本質機能部分である。
【０１０３】
線形受動回路部５２は、共振回路および負荷等の線形受動回路網からなり、２つのポート＃１，＃２を有する。そして、線形受動回路部５２のインピーダンス行列［Ｚ］は、２×２の行列として表される。この場合、インピーダンス行列［Ｚ］は、能動デバイスの寄生容量およびコンダクタンスを含む。
【０１０４】
制御電流源素子５１１および雑音電流源素子５１２は、線形受動回路部５２のポート＃２に並列に接続される。そして、線形受動回路部５２のポート＃１には、電圧ｖ１が印加され、ポート＃２には、電流ｉ２が流れる。
【０１０５】
図１０は、図９に示す能動回路部５１を構成する能動デバイスを示す図である。電界効果トランジスタＦＥＴ１は、ゲートＧ、ドレインＤおよびソースＳからなり、端子５１３〜５１６を有する。端子５１３は、ゲートＧに接続され、端子５１４，５１６は、ソースＳに接続され、端子５１５は、ドレインＤに接続される。そして、端子５１４，５１６は、接地される。つまり、電界効果トランジスタＦＥＴ１は、ソース接地のトランジスタである。
【０１０６】
電界効果トランジスタＦＥＴ１が線形受動回路部５２に接続される場合、端子５１３，５１４は、ポート＃１に接続され、端子５１５，５１６は、ポート＃２に接続される。
【０１０７】
線形受動回路部５２は、図７に示す線形受動回路部４２または図８に示す線形受動回路部４２Ａからなる。
【０１０８】
線形受動回路部５２が図７に示す線形受動回路部４２からなる場合、図１０に示す端子５１３は、図７に示すノード４２７に接続され、図１０に示す端子５１４は、図７に示す接地ノードＧＮＤ３に接続され、図１０に示す端子５１５は、図７に示すノード４３１に接続され、図１０に示す端子５１６は、図７に示す接地ノードＧＮＤ４に接続される。
【０１０９】
また、線形受動回路部５２が図８に示す線形受動回路部４２Ａからなる場合、図１０に示す端子５１３は、図８に示すノード４４０に接続され、図１０に示す端子５１４は、図８に示す接地ノードＧＮＤ６に接続され、図１０に示す端子５１５は、図８に示すノード４４４に接続され、図１０に示す端子５１６は、図８に示す接地ノードＧＮＤ７に接続される。
【０１１０】
発振回路５０におけるＱファクタの定義について説明する。電圧制御電流源（ＶＣＣＳ）のモデル式は、ｉ１＝０，ｉ２＝−ｇｍｖ１＋ｉｎであるので、回路方程式は、次式のようになる。
【０１１１】
【数１６】
2006139567.tif 000018
【０１１２】
発振回路５０の発振条件は、発振周波数ω０において行列［Ａ］が非正則となることである。即ち、次式が成立することである。
【０１１３】
【数１７】
2006139567.tif 000019
【０１１４】
電流制御電流源（ＣＣＣＳ）の場合と同様にしてｄｅｔ［Ａ］を周波数ωの関数としてテイラー展開し、式（１７）の発振条件を適用すると、次式が得られる。
【０１１５】
【数１８】
2006139567.tif 000020
【０１１６】
そして、能動回路部５１から線形受動回路部５２へ供給される有効電力Ｐは、次式によって表される。
【０１１７】
【数１９】
2006139567.tif 000021
【０１１８】
式（１９）に式（１８）を代入すると、次式が得られる。
【０１１９】
【数２０】
2006139567.tif 000022
【０１２０】
なお、Ｐ０は、伝達コンダクタンスｇｍを零にした場合の有効電力である。
【０１２１】
式（１９）を式（７）に一致させるには、Ｑファクタを次式によって定義すればよい。
【０１２２】
【数２１】
2006139567.tif 000023
【０１２３】
このように、ソース接地の電界効果トランジスタを能動デバイスとして用いた発振回路のＱファクタは、式（２１）によって定義される。即ち、Ｑファクタは、線形受動回路部５２の抵抗ＲおよびキャパシタンスＣ等の回路パラメータによって決定されるインピーダンスｚ１２を用いて定義される。つまり、Ｑファクタは、線形受動回路部５２の回路全体のパラメータを用いて定義される。
【０１２４】
（４）電流制御電圧源による発振器
バイポーラトランジスタにエミッタフォロワを縦続すると、入力ＲＦ電流に比例したＲＦ電圧が出力される。図１１は、エミッタフォロワを縦続したバイポーラトランジスタを能動デバイスとして用いた発振器のＲＦ等価回路を示す回路図である。
【０１２５】
発振回路６０は、能動回路部６１と、線形受動回路部６２とを含む。能動回路部６１は、制御電圧源素子６１１と、雑音電圧源素子６１２とからなり、電流制御電圧源ＣＣＶＳ：Ｃｕｒｒｅｎｔ  Ｃｏｎｔｒｏｌ  Ｖｏｌｔａｇｅ  Ｓｏｕｒｃｅ）として機能する。制御電圧源素子６１１は、図２の（ｋ）に示す制御電圧源素子２１からなり、雑音電圧源素子６１２は、図２の（ｅ）に示す雑音電圧源素子１５からなる。制御電圧源素子６１１および雑音電圧源素子６１２は、エミッタフォロワを縦続したバイポーラトランジスタの本質機能部分である。
【０１２６】
線形受動回路部６２は、図９に示す線形受動回路部５２と同じである。但し、線形受動回路部６２の特性は、インピーダンス行列［Ｚ］ではなく、アドミタンス行列［Ｙ］＝［Ｚ］−１で表される。
【０１２７】
制御電圧源素子６１１および雑音電圧源素子６１２は、線形受動回路部６２のポート＃２に並列に接続される。そして、線形受動回路部６２のポート＃１には、電流ｉ１が流れ、ポート＃２には、電流ｉ２が流れる。
【０１２８】
図１２は、図１１に示す能動回路部６１を構成する能動デバイスを示す図である。能動デバイスＡＣＤ１は、バイポーラトランジスタＢＰＴ２，ＢＰＴ３からなる。バイポーラトランジスタＢＰＴ２は、ベースＢｅ１、コレクタＣｏ１およびエミッタＥｍｉ１を有し、バイポーラトランジスタＢＰＴ３は、ベースＢｅ２、コレクタＣｏ２およびエミッタＥｍｉ２を有する。
【０１２９】
バイポーラトランジスタＢＰＴ２において、ベースＢｅ１は、端子６１３に接続され、エミッタＥｍｉ１は、端子６１４に接続され、コレクタＣｏ１は、バイポーラトランジスタＢＰＴ３のベースＢｅ２に接続される。また、バイポーラトランジスタＢＰＴ３において、ベースＢｅ２は、バイポーラトランジスタＢＰＴ１のコレクタＣｏ１に接続され、エミッタＥｍｉ２は、端子６１５に接続され、コレクタＣｏ２は、端子６１６に接続される。そして、端子６１４，６１６は、接地ノードＧＮＤに接続される。
【０１３０】
能動デバイスＡＣＤ１が線形受動回路部６２に接続される場合、端子６１３，６１４は、ポート＃１に接続され、端子６１５，６１６は、ポート＃２に接続される。
【０１３１】
線形受動回路部６２は、図７に示す線形受動回路部４２または図８に示す線形受動回路部４２Ａからなる。
【０１３２】
線形受動回路部６２が図７に示す線形受動回路部４２からなる場合、図１２に示す端子６１３は、図７に示すノード４２７に接続され、図１２に示す端子６１４は、図７に示す接地ノードＧＮＤ３に接続され、図１２に示す端子６１５は、図７に示すノード４３１に接続され、図１２に示す端子６１６は、図７に示す接地ノードＧＮＤ４に接続される。
【０１３３】
また、線形受動回路部６２が図８に示す線形受動回路部４２Ａからなる場合、図１２に示す端子６１３は、図８に示すノード４４０に接続され、図１２に示す端子６１４は、図８に示す接地ノードＧＮＤ６に接続され、図１２に示す端子６１５は、図８に示すノード４４４に接続され、図１２に示す端子６１６は、図８に示す接地ノードＧＮＤ７に接続される。
【０１３４】
発振回路６０におけるＱファクタの定義について説明する。電流制御電圧源（ＣＣＶＳ）のモデル式は、ｖ１＝０，ｖ２＝ｒｍｉ１＋ｖｎと、線形受動回路部６２における式［ｉ］＝［Ｙ］［ｖ］とから、次の回路方程式が得られる。
【０１３５】
【数２２】
2006139567.tif 000024
【０１３６】
発振回路６０の発振条件は、発振周波数ω０において行列［Ａ］が非正則となることである。即ち、次式が成立することである。
【０１３７】
【数２３】
2006139567.tif 000025
【０１３８】
電流制御電流源（ＣＣＣＳ）の場合と同様にしてｄｅｔ［Ａ］を周波数ωの関数としてテイラー展開し、式（２３）の発振条件を適用すると、次式が得られる。
【０１３９】
【数２４】
2006139567.tif 000026
【０１４０】
能動回路部６１から線形受動回路部６２へ供給される有効電力Ｐは、回路方程式から次式のようになる。
【０１４１】
【数２５】
2006139567.tif 000027
【０１４２】
式（２５）に式（２４）のテイラー展開の結果を代入すると、次式が得られる。
【０１４３】
【数２６】
2006139567.tif 000028
【０１４４】
なお、Ｐ０は、伝達レジスタンスｒｍを零にした場合の有効電力である。
【０１４５】
式（２６）を式（７）に一致させるには、Ｑファクタを次式によって定義すればよい。
【０１４６】
【数２７】
2006139567.tif 000029
【０１４７】
このように、エミッタフォロワを縦続したバイポーラトランジスタを能動デバイスとして用いた発振回路のＱファクタは、式（２７）によって定義される。即ち、Ｑファクタは、線形受動回路部６２の抵抗ＲおよびキャパシタンスＣ等の回路パラメータによって決定されるアドミタンスｙ１２を用いて定義される。つまり、Ｑファクタは、線形受動回路部６２の回路全体のパラメータを用いて定義される。
【０１４８】
（５）電圧制御電圧源による発振器
電界効果トランジスタにソースフォロワを縦続すると、ＲＦ電圧に比例したＲＦ電圧が出力される。図１３は、ソースフォロワを縦続した電界効果トランジスタを能動デバイスとして用いた発振器のＲＦ等価回路を示す回路図である。
【０１４９】
発振回路７０は、能動回路部７１と、線形受動回路部７２とを含む。能動回路部７１は、制御電圧源素子７１１と、雑音電圧源素子７１２とからなり、電圧制御電圧源ＶＣＶＳ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌ  Ｖｏｌｔａｇｅ  Ｓｏｕｒｃｅ）として機能する。制御電圧源素子７１１は、図２の（ｇ）に示す制御電圧源素子１７からなり、雑音電圧源素子７１２は、図２の（ｅ）に示す雑音電圧源素子１５からなる。制御電圧源素子７１１および雑音電圧源素子７１２は、ソースフォロワを縦続した電界効果トランジスタからなる能動デバイスの本質機能部分である。
【０１５０】
線形受動回路部７２は、図１１に示す線形受動回路部６２と同じである。
【０１５１】
制御電圧源素子７１１および雑音電圧源素子７１２は、線形受動回路部７２のポート＃２に並列に接続される。そして、線形受動回路部７２のポート＃１には、電圧ｖ１が印加され、ポート＃２には、電流ｉ２が流れる。
【０１５２】
図１４は、図１３に示す能動回路部７１を構成する能動デバイスを示す図である。能動デバイスＡＣＤ２は、電界効果トランジスタＦＥＴ２，ＦＥＴ３からなる。電界効果トランジスタＦＥＴ２は、ゲートＧ１、ソースＳ１およびドレインＤ１を有し、電界効果トランジスタＦＥＴ３は、ゲートＧ２、ソースＳ２およびドレインＤ２を有する。
【０１５３】
電界効果トランジスタＦＥＴ２において、ゲートＧ１は、端子７１３に接続され、ソースＳ１は、端子７１４に接続され、ドレインＤ１は、電界効果トランジスタＦＥＴ３のゲートＧ２に接続される。また、電界効果トランジスタＦＥＴ３において、ゲートＧ２は、電界効果トランジスタＦＥＴ２のドレインＤ１に接続され、ソースＳ２は、端子７１５に接続され、ドレインＤ２は、端子７１６に接続される。そして、端子７１４，７１６は、接地ノードＧＮＤに接続される。
【０１５４】
能動デバイスＡＣＤ２が線形受動回路部７２に接続される場合、端子７１３，７１４は、ポート＃１に接続され、端子７１５，７１６は、ポート＃２に接続される。
【０１５５】
線形受動回路部７２は、図７に示す線形受動回路部４２または図８に示す線形受動回路部４２Ａからなる。
【０１５６】
線形受動回路部７２が図７に示す線形受動回路部４２からなる場合、図１４に示す端子７１３は、図７に示すノード４２７に接続され、図１４に示す端子７１４は、図７に示す接地ノードＧＮＤ３に接続され、図１４に示す端子７１５は、図７に示すノード４３１に接続され、図１４に示す端子７１６は、図７に示す接地ノードＧＮＤ４に接続される。
【０１５７】
また、線形受動回路部７２が図８に示す線形受動回路部４２Ａからなる場合、図１４に示す端子７１３は、図８に示すノード４４０に接続され、図１４に示す端子７１４は、図８に示す接地ノードＧＮＤ６に接続され、図１４に示す端子７１５は、図８に示すノード４４４に接続され、図１４に示す端子７１６は、図８に示す接地ノードＧＮＤ７に接続される。
【０１５８】
発振回路７０におけるＱファクタの定義について説明する。電圧制御電圧源（ＶＣＶＳ）のモデル式は、ｉ１＝０，ｖ２＝−μｖ１＋ｖｎであるので、次の回路方程式は、次式のようになる。
【０１５９】
【数２８】
2006139567.tif 000030
【０１６０】
発振回路７０の発振条件は、発振周波数ω０において行列［Ａ］が非正則となることである。即ち、次式が成立することである。
【０１６１】
【数２９】
2006139567.tif 000031
【０１６２】
電流制御電流源（ＣＣＣＳ）の場合と同様にしてｄｅｔ［Ａ］を周波数ωの関数としてテイラー展開し、式（２９）の発振条件を適用すると、次式が得られる。
【０１６３】
【数３０】
2006139567.tif 000032
【０１６４】
能動回路部７１から線形受動回路部７２へ供給される有効電力Ｐは、回路方程式から次式のようになる。
【０１６５】
【数３１】
2006139567.tif 000033
【０１６６】
式（３１）に式（３０）のテイラー展開の結果を代入すると、次式が得られる。
【０１６７】
【数３２】
2006139567.tif 000034
【０１６８】
なお、Ｐ０は、電圧増幅率μを零にした場合の有効電力である。
【０１６９】
式（３２）を式（７）に一致させるには、Ｑファクタを次式によって定義すればよい。
【０１７０】
【数３３】
2006139567.tif 000035
【０１７１】
このように、エミッタフォロワを縦続した電界効果トランジスタを能動デバイスとして用いた発振回路のＱファクタは、式（３３）によって定義される。即ち、Ｑファクタは、線形受動回路部７２の抵抗ＲおよびキャパシタンスＣ等の回路パラメータによって決定されるアドミタンスｙ１１，ｙ１２を用いて定義される。つまり、Ｑファクタは、線形受動回路部７２の回路全体のパラメータを用いて定義される。
【０１７２】
上記においては、各種の能動デバイスを用いた発振回路におけるＱファクタについて説明したが、これらをまとめると表１のようになる。
【０１７３】
【表１】
2006139567.tif 000036
【０１７４】
受動回路網が１ポートの場合、能動デバイスは、負性抵抗（ＮＲ）を有する電源として機能するデバイスである。また、受動回路網が２ポートの場合、能動デバイスは、電流制御電流源（ＣＣＣＳ）として機能するデバイス、電圧制御電流源（ＶＣＣＳ）として機能するデバイス、電流制御電圧源（ＣＣＶＳ）として機能するデバイスおよび電圧制御電圧源（ＶＣＶＳ）として機能するデバイスのいずれかである。
【０１７５】
そして、能動デバイスが負性抵抗（ＮＲ）を有する電源として機能する場合、Ｑファクタは、式（８）によって定義され、能動デバイスが電流制御電流源（ＣＣＣＳ）として機能する場合、Ｑファクタは、式（１５）によって定義され、能動デバイスが電圧制御電流源（ＶＣＣＳ）として機能する場合、Ｑファクタは、式（２１）によって定義され、能動デバイスが電流制御電圧源（ＶＣＣＳ）として機能する場合、Ｑファクタは、式（２７）によって定義され、能動デバイスが電圧制御電圧源（ＶＣＶＳ）として機能する場合、Ｑファクタは、式（３３）によって定義される。即ち、Ｑファクタは、発振回路の能動デバイス（＝能動回路部）の種類に応じて決定される。
【０１７６】
そして、式（８），（１５），（２１），（２７），（３３）においては、Ｑファクタは、発振周波数ω０および受動回路網のインピーダンス、または発振周波数ω０および受動回路網のアドミタンスによって定義されている。そして、インピーダンスおよびアドミタンスは、キャパシタンスＣ、インダクタンスＬおよび抵抗Ｒによって表されるので、式（８），（１５），（２１），（２７），（３３）によって定義されたＱファクタは、受動回路部３２，４２，５２，６２，７２の回路全体のパラメータを用いて定義されたことになる。即ち、線形受動回路部が１ポートの線形受動回路部３２からなる場合、線形受動回路部３２の入出力端子から見た線形受動回路部３２の回路全体のパラメータであるインピーダンスｚ１１を用いて発振回路３０のＱファクタが定義される。また、線形受動回路部が２ポートの線形受動回路部４２，５２，６２，７２からなる場合、線形受動回路部４２，５２，６２，７２の入出力端子から見た線形受動回路部４２，５２，６２，７２の回路全体のパラメータであるインピーダンス［Ｚ］またはアドミタンス［Ｙ］を用いて発振回路４０，５０，６０，７０のＱファクタが定義される。
【０１７７】
従って、この発明においては、受動回路部３２，４２，５２，６２，７２の回路全体のパラメータによってＱファクタを定義することを特徴とする。
【０１７８】
図１５は、発振周波数近傍の雑音スペクトルを示す図である。図１５において、縦軸は、電力密度を表し、横軸は、観測周波数を表す。図１５の結果から次のことが解る。
【０１７９】
（Ａ）  能動デバイスからのＲＦ雑音が発振周波数近傍で鋭利に選択され、線形増幅さ
れてスペクトル拡がりを引き起こす。
【０１８０】
（Ｂ）  スペクトル拡がりは、発振周波数を中心として上下両側波帯に対称形となる。
【０１８１】
（Ｃ）  デバイス雑音が白色雑音の場合、スペクトルは、離調周波数に対して６ｄＢ／
ｏｃｔの傾きを持つ。
【０１８２】
（Ｄ）  スペクトル拡がり幅は、Ｑファクタに反比例する。
【０１８３】
（Ｅ）  受動回路網のＱファクタは、回路内部のトポロジーに関係なく、そのポートイ
ンピーダンスの周波数特性により一義的に決定される。
【０１８４】
従って、上記のように定義されたＱファクタを用いれば、発振回路を評価することも、所望の発振回路を設計することも可能である。
【０１８５】
図１５に示す結果から、Ｑファクタが大きい程、スペクトル拡がりが小さくなり、雑音が少なくなるので、各発振回路のＱファクタを上記の定義に従って演算すれば、発振回路を評価できる。また、Ｑファクタは、抵抗Ｒ、キャパシタンスＣおよびインダクタンスＬ等の回路パラメータによって表されるので、上述した定義に従って、Ｑファクタが所定値になるように回路パラメータを決定し、発振回路を設計することもできる。
【０１８６】
以下、発振回路の評価方法および設計方法について説明する。なお、発振回路の評価方法および設計方法を説明するにつき、図３および図４に示す発振回路３０を用いる。
【０１８７】
図１６は、図３および図４に示す発振回路３０の回路図を作成する方法を説明するための図である。設計／評価装置１０のユーザは、発振回路３０の回路図を作成するための指示を入力手段１から設計／評価装置１０に入力する。より具体的には、ユーザは、次に示す６個の指示Ｃｏｍ１〜Ｃｏｍ６を入力手段１から設計／評価装置１０に順次入力する。
【０１８８】
（i）指示Ｃｏｍ１：図２の（ｅ）に示す雑音電圧源素子１５を図１６に示す端子３２
１とノード３２９との間に接続するための指示
（ii）指示Ｃｏｍ２：図２の（ｆ）に示す負性抵抗素子１６を図１６に示す端子３２８
とノード３２９との間に接続するための指示
（iii）指示Ｃｏｍ３：図２の（ｂ）に示す抵抗素子１２を図１６に示す端子３２１と
ノード３２３との間に接続するための指示
（iv）指示Ｃｏｍ４：図２の（ｄ）に示す誘導素子１４を図１６に示すノード３２３と
ノード３２５との間に接続するための指示
（v）指示Ｃｏｍ５：図２の（ｃ）に示す容量素子１３を図１６に示すノード３２５と
端子３２８との間に接続するための指示
（vi）指示Ｃｏｍ６：図２の（ａ）に示すコンダクタンス素子１１を図１６に示すノー
ド３２５と端子３２８との間に容量素子３２６に並列に接続するための指示
回路図作成手段２は、指示Ｃｏｍ１〜Ｃｏｍ６をバスＢＳを介して入力手段１から順次受ける。そして、回路図作成手段２は、指示Ｃｏｍ１に応じて、雑音電圧源素子１５を記憶手段３から読出し、その読出した雑音電圧源素子１５を端子３２１とノード３２９との間に接続する。これにより、発振回路３０の回路図の雑音電圧源素子３１１が形成される。
【０１８９】
その後、回路図作成手段２は、指示Ｃｏｍ２に応じて負性抵抗素子１６を記憶手段３から読出し、その読出した負性抵抗素子１６を端子３２８とノード３２９との間に接続する。これにより、発振回路３０の回路図の負性抵抗素子３１２が形成される。
【０１９０】
引き続いて、回路図作成手段２は、指示Ｃｏｍ３に応じて抵抗素子１２を記憶手段３から読出し、その読出した抵抗素子１２を端子３２１とノード３２３との間に接続する。これにより、発振回路３０の回路図の抵抗素子３２２が形成される。
【０１９１】
その後、回路図作成手段２は、指示Ｃｏｍ４に応じて誘導素子１４を記憶手段３から読出し、その読出した誘導素子１４をノード３２３とノード３２５との間に接続する。これにより、発振回路３０の回路図の誘導素子３２４が形成される。
【０１９２】
そして、回路図作成手段２は、指示Ｃｏｍ５に応じて容量素子１３を記憶手段３から読出し、その読出した容量素子１３をノード３２５と端子３２８との間に接続する。これにより、発振回路３０の回路図の容量素子３２６が形成される。
【０１９３】
引き続いて、回路図作成手段２は、指示Ｃｏｍ６に応じてコンダクタンス素子１１を記憶手段３から読出し、その読出したコンダクタンス素子１１をノード３２５と端子３２８との間に容量素子３２６に並列に接続する。これにより、発振回路３０の回路図のコンダクタンス素子３２７が形成され、発振回路３０の回路図が完成する。
【０１９４】
回路図作成手段２は、発振回路３０の回路図が完成すると、その完成した発振回路３０の回路図をバスＢＳを介して表示手段４、演算式決定手段５および設計／評価手段６へ出力する。表示手段４は、回路図作成手段２から受けた発振回路３０の回路図を表示する。
【０１９５】
演算式決定手段５は、表１に示す能動デバイス（＝能動回路部３１，４１，５１，６１，７１）とＱファクタの定義とを対応付けて保持している。そして、演算式決定手段５は、回路図作成手段２から受けた発振回路３０の回路図に基づいて、発振回路３０の能動回路部３１の種類を負性抵抗（ＮＲ）を有する電源と特定し、その特定した負性抵抗（ＮＲ）を有する電源に対応するＱファクタの定義式（＝式（８））を抽出する。そうすると、演算式決定手段５は、その抽出したＱファクタの定義式をバスＢＳを介して設計／評価手段６へ出力する。
【０１９６】
一方、ユーザは、表示手段４に表示された発振回路３０の回路図を見て、発振回路３０の設計または評価を行なうための指示を入力手段１から設計／評価装置１０へ入力する。
【０１９７】
まず、発振回路３０を評価する場合について説明する。
【０１９８】
［発振回路の評価］
この場合、ユーザは、発振回路３０の線形受動回路部３２を構成する抵抗Ｒ、キャパシタンスＣ、インダクタンスＬおよびコンダクタンスＧの各値と、これらの値を用いてＱファクタを演算するための指示Ｃｏｍ７とを入力手段１から設計／評価装置１０へ入力する。
【０１９９】
設計／評価手段６は、抵抗Ｒ、インダクタンスＬ、キャパシタンスＣおよびコンダクタンスＧの各値と、指示Ｃｏｍ７とをバスＢＳを介して入力手段１から受け、発振回路３０の回路図を回路図作成手段２からバスＢＳを介して受け、Ｑファクタの定義式（＝式（８））を演算式決定手段５からバスＢＳを介して受ける。
【０２００】
そして、設計／評価手段６は、発振回路３０の回路図に基づいて、抵抗Ｒ、インダクタンスＬ、キャパシタンスＣおよびコンダクタンスＧの値をそれぞれ抵抗素子３２２、誘導素子３２４、容量素子３２６およびコンダクタンス素子３２７の値として用いて線形受動回路部３２のインピーダンスｚ１１を演算し、その演算したインピーダンスｚ１１を周波数ωで微分してｚ’１１を更に演算する。
【０２０１】
その後、設計／評価手段６は、演算したインピーダンスｚ１１およびインピーダンスｚ１１の微分値（＝ｚ’１１）をＱファクタの定義式（＝式（８））に代入して発振回路３０のＱファクタの値を演算し、その演算したＱファクタの値をバスＢＳを介して表示手段４へ出力する。
【０２０２】
表示手段４は、設計／評価手段６から受けたＱファクタの値を表示する。これにより、ユーザは、発振回路３０のＱファクタを知ることができ、発振回路３０の発振特性を評価できる。
【０２０３】
なお、Ｑファクタの値は、発振回路３０の発振特性を表すので、設計／評価手段６が抵抗ＲおよびキャパシタンスＣ等の回路パラメータを用いてＱファクタを演算することは、発振回路３０を評価することに相当する。
【０２０４】
また、設計／評価手段６は、演算したＱファクタに基づいて発振回路３０を評価し、その評価結果を表示手段４に表示するようにしてもよい。この場合、設計／評価手段６は、Ｑファクタの値を複数の範囲に分割し、その分割した複数の範囲に複数の評価結果を割当てて保持している。即ち、設計／評価手段６は、［優］−［Ｑ１〜Ｑ２］、［良］−［Ｑ２〜Ｑ３］、［可］−［Ｑ３〜Ｑ４］、および［不可］−［Ｑ４〜Ｑ５］を保持しており、演算したＱファクタの値が［Ｑ１〜Ｑ２］の範囲に入っていれば、”優”の評価結果を表示手段４に表示する。Ｑファクタがその他の範囲に入っている場合も同様である。
【０２０５】
［発振回路の設計］
次に、発振回路３０を設計する方法について説明する。この場合、ユーザは、発振回路３０を設計するための指示Ｃｏｍ８と、抵抗Ｒ、インダクタンスＬ、キャパシタンスＣおよびコンダクタンスＧのそれぞれの数値範囲［Ｒｍｉｎ〜Ｒｍａｘ］，［Ｌｍｉｎ〜Ｌｍａｘ］，［Ｃｍｉｎ〜Ｃｍａｘ］，［Ｇｍｉｎ〜Ｇｍａｘ］とを入力手段１から設計／評価装置１０へ入力する。
【０２０６】
そして、設計／評価手段６は、バスＢＳを介して指示Ｃｏｍ８と、数値範囲［Ｒｍｉｎ〜Ｒｍａｘ］，［Ｌｍｉｎ〜Ｌｍａｘ］，［Ｃｍｉｎ〜Ｃｍａｘ］，［Ｇｍｉｎ〜Ｇｍａｘ］とを入力手段１から受け、発振回路３０の回路図を回路図作成手段２から受ける。その後、設計／評価手段６は、指示Ｃｏｍ８に応じて、発振回路３０の回路図における抵抗Ｒ、インダクタンスＬ、キャパシタンスＣおよびコンダクタンスＧをそれぞれ数値範囲［Ｒｍｉｎ〜Ｒｍａｘ］，［Ｌｍｉｎ〜Ｌｍａｘ］，［Ｃｍｉｎ〜Ｃｍａｘ］，［Ｇｍｉｎ〜Ｇｍａｘ］において変化させ、Ｑファクタが最大値になるように抵抗Ｒ、キャパシタンスＣ、インダクタンスＬおよびコンダクタンスＧの各値を決定する。
【０２０７】
そして、設計／評価手段６は、決定した抵抗Ｒ、キャパシタンスＣ、インダクタンスＬおよびコンダクタンスＧの各値をバスＢＳを介して表示手段４へ出力し、表示手段４は、設計／評価手段６から受けた抵抗Ｒ、キャパシタンスＣ、インダクタンスＬおよびコンダクタンスＧの各値を表示する。
【０２０８】
これにより、ユーザは、発振回路３０のＱファクタが最大値になる抵抗Ｒ、キャパシタンスＣ、インダクタンスＬおよびコンダクタンスＧの各値を知ることができる。
【０２０９】
発振回路３０のＱファクタが最大値になる抵抗Ｒ、キャパシタンスＣ、インダクタンスＬおよびコンダクタンスＧの各値を知ることができれば、ユーザは、Ｑファクタが最大値になる発振回路３０を作製できるので、設計／評価手段６が発振回路３０のＱファクタが最大値になるように抵抗Ｒ、キャパシタンスＣ、インダクタンスＬおよびコンダクタンスＧの各値を決定することは、発振回路３０を設計することに相当する。
【０２１０】
なお、設計／評価手段６は、発振回路３０のＱファクタが基準値以上になるように抵抗Ｒ、キャパシタンスＣ、インダクタンスＬおよびコンダクタンスＧの各値を決定するようにしてもよい。
【０２１１】
［発振回路の他の設計］
設計／評価手段６は、Ｑファクタのみを評価項目として発振回路３０を設計するのではなく、Ｑファクタに他の評価項目を加えて発振回路３０を設計するようにしてもよい。この場合の評価項目としては、例えば、次に示す評価項目が想定される。
【０２１２】
（ＥＶ１）Ｑファクタが基準値以上であり、かつ、発振回路３０の部品数が所定数
（ＥＶ２）Ｑファクタが基準値以上であり、かつ、発振回路３０のコストが所定のコス
ト
（ＥＶ３）Ｑファクタが基準値以上であり、かつ、発振回路３０の面積が所定の面積
（ＥＶ４）Ｑファクタが基準値以上であり、かつ、発振回路３０の部品数が所定数、コ
ストが所定のコストおよび面積が所定の面積のうち少なくとも２つを満足
評価項目（ＥＶ１）が使用される場合、ユーザは、Ｑファクタの基準値Ｑｓｔｄ、部品数の所定数Ｎｓｔｄ、数値範囲［Ｒｍｉｎ〜Ｒｍａｘ］，［Ｌｍｉｎ〜Ｌｍａｘ］，［Ｃｍｉｎ〜Ｃｍａｘ］，［Ｇｍｉｎ〜Ｇｍａｘ］および評価項目（ＥＶ１）を満たすように発振回路３０を設計するための指示Ｃｏｍ９を入力手段１から設計／評価装置１０へ入力する。
【０２１３】
設計／評価手段６は、バスＢＳを介して、基準値Ｑｓｔｄ、所定数Ｎｓｔｄ、数値範囲［Ｒｍｉｎ〜Ｒｍａｘ］，［Ｌｍｉｎ〜Ｌｍａｘ］，［Ｃｍｉｎ〜Ｃｍａｘ］，［Ｇｍｉｎ〜Ｇｍａｘ］および指示Ｃｏｍ９を受ける。そして、設計／評価手段６は、指示Ｃｏｍ９に応じて、部品数が所定数Ｎｓｔｄになるように、コンダクタンス素子１１、抵抗素子１２、容量素子１３および誘導素子１４の数を決定する。
【０２１４】
例えば、所定数Ｎｓｔｄが”３個”であれば、設計／評価手段６は、コンダクタンス素子１１、抵抗素子１２、容量素子１３および誘導素子１４の中から３個の素子を選択し、その選択した３個の素子によって線形受動回路部３２の回路図を作成するように回路図作成手段２へ指示する。より具体的には、設計／評価手段６は、３個の素子として、１個の抵抗素子、１個の容量素子および１個の誘導素子を選択したのであれば、図４に示す線形受動回路部３２の回路図からコンダクタンス素子３２７を削除した回路図を作成するように回路図作成手段２へ指示する。
【０２１５】
即ち、設計／評価手段６は、１個の抵抗素子１２（図２の（ｂ）参照）、１個の容量素子１３（図２の（ｃ）参照）および１個の誘導素子１４（図２の（ｄ）参照）を端子３２１と端子３２８との間に直列に接続するように回路図作成手段２へ指示する。そして、回路図作成手段２は、設計／評価手段６からの指示に応じて、１個の抵抗素子１２（図２の（ｂ）参照）、１個の容量素子１３（図２の（ｃ）参照）および１個の誘導素子１４（図２の（ｄ）参照）を端子３２１と端子３２８との間に直列に接続し、端子３２１と端子３２８との間に直列に接続された抵抗素子３２２、誘導素子３２４および容量素子３２６からなる線形受動回路部３２を作成して設計／評価手段６へ出力する。
【０２１６】
設計／評価手段６は、端子３２１，３２８間に直列に接続された抵抗素子３２２、誘導素子３２４および容量素子３２６の各素子の値をそれぞれ数値範囲［Ｒｍｉｎ〜Ｒｍａｘ］，［Ｌｍｉｎ〜Ｌｍａｘ］，［Ｃｍｉｎ〜Ｃｍａｘ］において変化させ、Ｑファクタが基準値Ｑｓｔｄ以上になるように抵抗素子３２２、誘導素子３２４および容量素子３２６の値を決定する。
【０２１７】
この場合、設計／評価手段６は、抵抗素子３２２、誘導素子３２４および容量素子３２６の各素子の値をそれぞれ数値範囲［Ｒｍｉｎ〜Ｒｍａｘ］，［Ｌｍｉｎ〜Ｌｍａｘ］，［Ｃｍｉｎ〜Ｃｍａｘ］において変化させても、基準値Ｑｓｔｄ以上のＱファクタが得られないとき、異なる３つの素子を選択して線形受動回路部３２の回路図を作成するように回路図作成手段２へ指示する。そして、設計／評価手段６は、回路図作成手段２により作成された線形受動回路部３２の回路図を用いて、同様に、Ｑファクタが基準値Ｑｓｔｄ以上になるように、選択した３個の素子の各値を決定する。
【０２１８】
設計／評価手段６は、上述した動作を繰返し実行し、評価項目（ＥＶ１）を満足するように発振回路３０を設計する。
【０２１９】
評価項目（ＥＶ２）が使用される場合、ユーザは、Ｑファクタの基準値Ｑｓｔｄ、所定のコストＣｓｔｄ、数値範囲［Ｒｍｉｎ〜Ｒｍａｘ］，［Ｌｍｉｎ〜Ｌｍａｘ］，［Ｃｍｉｎ〜Ｃｍａｘ］，［Ｇｍｉｎ〜Ｇｍａｘ］および評価項目（ＥＶ２）を満たすように発振回路３０を設計するための指示Ｃｏｍ１０を入力手段１から設計／評価装置１０へ入力する。
【０２２０】
設計／評価手段６は、バスＢＳを介して、基準値Ｑｓｔｄ、所定のコストＣｓｔｄ、数値範囲［Ｒｍｉｎ〜Ｒｍａｘ］，［Ｌｍｉｎ〜Ｌｍａｘ］，［Ｃｍｉｎ〜Ｃｍａｘ］，［Ｇｍｉｎ〜Ｇｍａｘ］および指示Ｃｏｍ１０を受ける。そして、設計／評価手段６は、指示Ｃｏｍ１０に応じて、所定のコストＣｓｔｄになるように、コンダクタンス素子１１、抵抗素子１２、容量素子１３および誘導素子１４の中から素子を選択する。
【０２２１】
この場合、設計／評価手段６は、図２の（ａ）〜（ｄ）に示すコンダクタンス素子１１、抵抗素子１２、容量素子１３および誘導素子１４の各コストを保持しており、指定された所定のコストＣｓｔｄになるように素子を選択し、その選択した素子によって線形受動回路部３２の回路図を作成するように回路図作成手段２へ指示する。
【０２２２】
回路図作成手段２は、設計／評価手段６からの指示に従って線形受動回路部３２の回路図を作成して設計／評価手段６へ出力する。設計／評価手段６は、回路図作成手段２から線形受動回路部３２の回路図を受けると、上述した方法によって、Ｑファクタが基準値Ｑｓｔｄ以上になるように各素子の値を決定する。
【０２２３】
評価項目（ＥＶ３）が使用される場合、ユーザは、Ｑファクタの基準値Ｑｓｔｄ、所定の面積Ｓｓｔｄ、数値範囲［Ｒｍｉｎ〜Ｒｍａｘ］，［Ｌｍｉｎ〜Ｌｍａｘ］，［Ｃｍｉｎ〜Ｃｍａｘ］，［Ｇｍｉｎ〜Ｇｍａｘ］および評価項目（ＥＶ３）を満たすように発振回路３０を設計するための指示Ｃｏｍ１１を入力手段１から設計／評価装置１０へ入力する。
【０２２４】
設計／評価手段６は、バスＢＳを介して、基準値Ｑｓｔｄ、所定の面積Ｓｓｔｄ、数値範囲［Ｒｍｉｎ〜Ｒｍａｘ］，［Ｌｍｉｎ〜Ｌｍａｘ］，［Ｃｍｉｎ〜Ｃｍａｘ］，［Ｇｍｉｎ〜Ｇｍａｘ］および指示Ｃｏｍ１１を受ける。そして、設計／評価手段６は、指示Ｃｏｍ１１に応じて、所定の面積Ｓｓｔｄになるように、コンダクタンス素子１１、抵抗素子１２、容量素子１３および誘導素子１４の中から素子を選択する。
【０２２５】
この場合、設計／評価手段６は、図２の（ａ）〜（ｄ）に示すコンダクタンス素子１１、抵抗素子１２、容量素子１３および誘導素子１４の各面積を保持しており、指定された所定の面積Ｓｓｔｄになるように素子を選択し、その選択した素子によって線形受動回路部３２の回路図を作成するように回路図作成手段２へ指示する。
【０２２６】
回路図作成手段２は、設計／評価手段６からの指示に従って線形受動回路部３２の回路図を作成して設計／評価手段６へ出力する。設計／評価手段６は、回路図作成手段２から線形受動回路部３２の回路図を受けると、上述した方法によって、Ｑファクタが基準値Ｑｓｔｄ以上になるように各素子の値を決定する。
【０２２７】
評価項目（ＥＶ４）が使用される場合も、上述した方法と同じ方法によって、Ｑファクタが基準値Ｑｓｔｄ以上になるように各素子の値が決定される。
【０２２８】
なお、設計／評価装置１０は、発振回路３０を設計または評価する方法と同じ方法によって発振回路４０，５０，６０，７０を設計または評価する。
【０２２９】
図１７は、発振回路を評価する動作を説明するためのフローチャートである。一連の動作が開始されると、回路図作成手段２は、入力手段１を介して入力された指示に応じて、上述した動作によって発振回路の回路図を作成する。即ち、回路図作成手段２は、発振回路の能動回路部および線形受動回路部の回路図を作成する（ステップＳ１）。そして、回路図作成手段２は、作成した回路図を表示手段４、演算式決定手段５および設計／評価手段６へ出力する。
【０２３０】
表示手段４は、回路図作成手段２からの回路図を表示する。そして、ユーザは、表示手段４によって表示された回路図を見て、発振回路３０，４０，５０，６０，７０の線形受動回路部３２，４２，５２，６２，７２を構成する抵抗素子および容量素子等の回路パラメータの数値を入力手段１を介して設計／評価装置１０へ入力する。
【０２３１】
演算式決定手段５は、回路図作成手段２から受けた回路図に基づいて、発振回路３０，４０，５０，６０，７０の能動回路部３１，４１，５１，６１，７１の種類を特定し、その特定した能動回路部３１，４１，５１，６１，７１の種類に対応するＱファクタの演算式（定義式）を決定する（ステップＳ２）。そして、演算式決定手段５は、決定したＱファクタの演算式をバスＢＳを介して設計／評価手段６へ出力する。
【０２３２】
設計／評価手段６は、バスＢＳを介して入力手段１から受けた回路パラメータの数値を用いて発振回路３０，４０，５０，６０，７０の線形受動回路部３２，４２，５２，６２，７２のインピーダンスまたはアドミタンスを演算する（ステップＳ３）。そして、設計／評価手段６は、演算したインピーダンスまたはアドミタンスを演算式決定手段５から受けたＱファクタの演算式に代入してＱファクタを演算し（ステップＳ４）、その演算したＱファクタに基づいて、発振回路を評価する（ステップＳ５）。これにより、一連の動作が終了する。
【０２３３】
図１８は、発振回路を設計する動作を説明するためのフローチャートである。一連の動作が開始されると、回路図作成手段２は、図１７に示すステップＳ１と同じ動作に従って発振回路３０，４０，５０，６０，７０の能動回路部３１，４１，５１，６１，７１および線形受動回路部３２，４２，５２，６２，７２の回路図を作成し（ステップＳ１１）、演算式決定手段５は、図１７に示すステップＳ２と同じ動作に従って、作成した回路図に応じてＱファクタの演算式を決定する（ステップＳ１２）。
【０２３４】
その後、設計／評価装置１０のユーザは、抵抗ＲおよびキャパシタンスＣ等の回路パラメータの数値範囲を入力手段１から設計／評価装置１０へ入力する。設計／評価手段６は、回路パラメータの数値範囲を入力手段１からバスＢＳを介して受け、その受けた数値範囲の中から１つの数値を回路パラメータの数値として設定し、線形受動回路部３２，４２，５２，６２，７２のインピーダンスまたはアドミタンスを演算する（ステップＳ１３）。
【０２３５】
そして、設計／評価手段６は、演算式決定手段５からＱファクタの演算式を受け、その受けた演算式に、演算したインピーダンスまたはアドミタンスを代入してＱファクタを演算する（ステップＳ１４）。その後、設計／評価手段６は、演算したＱファクタが基準値Ｑｓｔｄ以上であるか否かを判定し（ステップＳ１５）、Ｑファクタが基準値Ｑｓｔｄ以上でないとき、回路パラメータの数値を数値範囲において変更して線形受動回路部３２，４２，５２，６２，７２のインピーダンスまたはアドミタンスを演算する（ステップＳ１６）。その後、一連の動作はステップＳ１４へ移行し、ステップＳ１５において、Ｑファクタが基準値Ｑｓｔｄ以上になるまで、回路パラメータの数値が数値範囲において変えられながらＱファクタが随時演算される。
【０２３６】
そして、設計／評価手段６は、ステップＳ１５においてＱファクタが基準値Ｑｓｔｄ以上であると判定すると、基準値Ｑｓｔｄ以上のＱファクタが得られたときの回路パラメータを発振回路３０，４０，５０，６０，７０の回路パラメータとして決定する（ステップＳ１７）。これにより、発振回路を設計する動作が終了する。
【０２３７】
なお、上述したステップＳ１４，Ｓ１５の”ＹＥＳ”およびステップＳ１７の経路は、Ｑファクタが基準値Ｑｓｔｄ以上になるように回路パラメータを決定する経路である。
【０２３８】
また、上述した評価項目（ＥＶ１）〜（ＥＶ４）のいずれかを用いて、図１８に示すフローチャートに従って発振回路を設計するようにしてもよい。この場合、ステップＳ１５において、「部品数が所定数Ｎｓｔｄであるか否か」等の判定が追加される。
【０２３９】
図１９は、この発明による発振回路の作製方法を説明するためのフローチャートである。一連の動作が開始されると、設計／評価装置１０は、図１８に示すステップＳ１１〜Ｓ１７に従って、所望の発振特性、即ち、所望のＱファクタの値を有する発振回路を設計する（ステップＳ２１）。そして、設計／評価装置１０によって設計された設計結果に基づいて、発振回路が作製される（ステップＳ２２）。
【０２４０】
発振回路が作製されると、その作製された発振回路が設計値通りのＱファクタを有するか否かが試験される（ステップＳ２３）。これにより、発振回路を作製する動作が終了する。
【０２４１】
なお、上記においては、演算式決定手段５は、表１に示す能動デバイス（＝能動回路部３１，４１，５１，６１，７１）とＱファクタの定義式とを対応付けて保持しており、回路図作成手段２によって作成された回路図に基づいて、発振回路の能動デバイスの種類を特定し、その特定した能動デバイスの種類に対応するＱファクタの定義式を抽出してＱファクタを演算する演算式を決定すると説明したが、この発明においては、これに限らず、演算式決定手段５は、回路図作成手段２から回路図を受けると、その受けた回路図に応じて、Ｑファクタの定義式を演算するようにしてもよい。
【０２４２】
この場合、演算式決定手段５は、回路図作成手段２から発振回路３０の回路図を受けると、その受けた回路図に基づいて能動回路部３１が負性抵抗（ＮＲ）を有する電源であることを検出するとともに、式（１）〜式（７）を経て式（８）によって示されるＱファクタの定義式を演算する。
【０２４３】
また、演算式決定手段５は、回路図作成手段２から発振回路４０の回路図を受けると、その受けた回路図に基づいて能動回路部４１が電流制御電流源（ＣＣＣＳ）であることを検出するとともに、式（９）〜式（１４）を経て式（１５）によって示されるＱファクタの定義式を演算する。
【０２４４】
同様に、演算式決定手段５は、回路図作成手段２から発振回路５０，６０，７０の回路図を受けたとき、それぞれ、式（１６）〜式（２０），式（２２）〜式（２６），式（２８）〜式（３２）を経て式（２１），式（２７），式（３３）によって示されるＱファクタの定義式を演算する。
【０２４５】
このように、演算式決定手段５がＱファクタの定義式を演算により決定する場合、図１７に示すステップＳ２または図１８に示すステップＳ１２は、発振回路３０，４０，５０，６０，７０の線形受動回路部３２，４２，５２，６２，７２のインピーダンスまたはアドミタンスを用いて発振回路３０，４０，５０，６０，７０の発振条件を演算するステップと、発振回路３０，４０，５０，６０，７０の能動回路部３１，４１，５１，６１，７１から線形受動回路部３２，４２，５２，６２，７２へ供給される有効電力を示す式を発振条件を用いて演算するステップと、演算した有効電力を示す式が発振回路３０，４０，５０，６０，７０の発振スペクトルに一致するようにＱファクタの演算式を決定するステップとからなる。
【０２４６】
また、回路図作成手段２は、コンピュータグラフィックにより発振回路３０，４０，５０，６０，７０の回路図を作成するようにしてもよい。
【０２４７】
上述した設計／評価装置１０は、コンピュータによって容易に実現可能である。この場合、入力手段１は、キーボードからなり、記憶手段３は、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）およびＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）からなり、表示手段４は、ディスプレイからなり、回路図作成手段２、演算式決定手段５および設計／評価手段６は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）からなる。
【０２４８】
そして、ＲＯＭは、図１７に示すステップＳ１〜ステップＳ５を備えるプログラム、または図１８に示すステップＳ１１〜ステップＳ１７を備えるプログラムを格納しており、ＣＰＵは、ＲＯＭに格納されたプログラムを読出して実行し、キーボードから入力されたユーザの指示に応じて、発振回路の回路図を作成してディスプレイに表示するとともに、その作成した回路図に基づいてＱファクタの定義式を決定し、その決定したＱファクタの定義式を用いて発振回路を設計または評価する。この場合、ＣＰＵは、ＲＡＭをワークメモリとして使用する。
【０２４９】
この発明によれば、発振回路の能動デバイス（＝能動回路部）の種類に応じて、線形受動回路部の回路全体のパラメータを用いてＱファクタを定義し、その定義したＱファクタを用いて発振回路を評価または設計するので、各種の発振回路を評価または設計できる。
【０２５０】
なお、Ｑファクタは、「発振評価指数」を構成する。
【０２５１】
また、図１７に示すステップＳ１〜ステップＳ５を備えるプログラム、および図１８に示すステップＳ１１〜ステップＳ１７を備えるプログラムは、この発明による「発振回路の設計／評価をコンピュータに実行させるためのプログラム」を構成する。
【０２５２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０２５３】
この発明は、各種の発振回路を設計／評価するためのプログラムに適用される。また、この発明は、各種の発振回路を設計／評価するためのプログラムを用いて発振回路を設計／評価する発振回路の設計／評価装置に適用される。更に、この発明は、各種の発振回路を設計／評価するためのプログラムを用いて設計した設計結果に基づいて発振回路を作製する作製方法に適用される。
【図面の簡単な説明】
【０２５４】
【図１】この発明の実施の形態による発振回路の設計／評価装置の機能ブロック図である。
【図２】図１に示す記憶手段が記憶する回路素子の概略図である。
【図３】ガンダイオードを能動デバイスとして用いた発振器のＲＦ等価回路を示す回路図である。
【図４】図３に示す線形受動回路部の一例を示す回路図である。
【図５】バイポーラトランジスタを能動デバイスとして用いた発振器のＲＦ等価回路を示す回路図である。
【図６】図５に示す能動回路部を構成する能動デバイスを示す図である。
【図７】図５に示す線形受動回路部の回路図である。
【図８】図５に示す線形受動回路部の他の回路図である。
【図９】電界効果トランジスタを能動デバイスとして用いた発振器のＲＦ等価回路を示す回路図である。
【図１０】図９に示す能動回路部を構成する能動デバイスを示す図である。
【図１１】エミッタフォロワを縦続したバイポーラトランジスタを能動デバイスとして用いた発振器のＲＦ等価回路を示す回路図である。
【図１２】図１１に示す能動回路部を構成する能動デバイスを示す図である。
【図１３】ソースフォロワを縦続した電界効果トランジスタを能動デバイスとして用いた発振器のＲＦ等価回路を示す回路図である。
【図１４】図１３に示す能動回路部を構成する能動デバイスを示す図である。
【図１５】発振周波数近傍の雑音スペクトルを示す図である。
【図１６】図３および図４に示す発振回路の回路図を作成する方法を説明するための図である。
【図１７】発振回路を評価する動作を説明するためのフローチャートである。
【図１８】発振回路を設計する動作を説明するためのフローチャートである。
【図１９】この発明による発振回路の作製方法を説明するためのフローチャートである。
【符号の説明】
【０２５５】
１  入力手段、２  回路図作成手段、３  記憶手段、４  表示手段、５  演算式決定手段、６  設計／評価手段、１０  設計／評価装置、１１，３２７  コンダクタンス素子、１１Ａ，１１Ｂ，１２Ａ，１２Ｂ，１３Ａ，１３Ｂ，１４Ａ，１５Ｂ，１６Ａ，１６Ｂ，１７Ａ，１７Ｂ，１８Ａ，１８Ｂ，１９Ａ，１９Ｂ，２０Ａ，２０Ｂ，２１Ａ，２１Ｂ，３２１，３２８，４１３〜４１６，５１３〜５１６，６１３〜６１６，７１３〜７１６  端子、１２，３２２，４２１，４２４，４２６，４３４，４３６，４３９  抵抗素子、１３，３２６，４２３，４２５，４３８  容量素子、１４，３２４，４３５，４３７  誘導素子、１５，３１１，６１２，７１２  雑音電圧源素子、１６，３１２  負性抵抗素子、１７，６１１，７１１  制御電圧源素子、１８，４１１  制御電流源素子、１９，４１２，５１２  雑音電流源素子、２０，５１１  制御電流源素子、２１  制御電圧源素子、３０，４０，５０，６０，７０  発振回路、３１，４１，５１，６１，７１  能動回路部、３２，４２，４２Ａ，５２，６２，７２  線形受動回路部、３２３，３２５，３２９，４２７，４２８，４２９，４３０，４３１，４３３，４４０，４４１，４４２，４４３，４４４，４４５，４４６  ノード、ＢＳ  バス、ＢＰＴ１〜ＢＰＴ３  バイポーラトランジスタ、Ｂｅ，Ｂｅ１，Ｂｅ２  ベース、Ｃｏ，Ｃｏ１，Ｃｏ２  コレクタ、Ｅｍｉ，Ｅｍｉ１，Ｅｍｉ２  エミッタ、ＦＥＴ１〜ＦＥＴ３  電界効果トランジスタ、Ｇ，Ｇ１，Ｇ２  ゲート、Ｓ，Ｓ１，Ｓ２  ソース、Ｄ，Ｄ１，Ｄ２  ドレイン、ＡＣＤ１，ＡＣＤ２  能動デバイス。
【図１】
2006139567.tif 000037
【図２】
2006139567.tif 000038
【図３】
2006139567.tif 000039
【図４】
2006139567.tif 000040
【図５】
2006139567.tif 000041
【図６】
2006139567.tif 000042
【図７】
2006139567.tif 000043
【図８】
2006139567.tif 000044
【図９】
2006139567.tif 000045
【図１０】
2006139567.tif 000046
【図１１】
2006139567.tif 000047
【図１２】
2006139567.tif 000048
【図１３】
2006139567.tif 000049
【図１４】
2006139567.tif 000050
【図１５】
2006139567.tif 000051
【図１６】
2006139567.tif 000052
【図１７】
2006139567.tif 000053
【図１８】
2006139567.tif 000054
【図１９】
2006139567.tif 000055