(57)【要約】【課題】駆動ＴＦＴ及び発光素子に必要以上に電圧を印加することなく、発光素子が劣化しても動作点が飽和領域となる電圧を印加することによる表示装置を提供する。【解決手段】モニタ画素は、モニタ画素電源線と、第１の発光素子と、第１ＴＦＴとを有し、画素は、電源線と、駆動ＴＦＴとなる第２ＴＦＴと、第２ＴＦＴのゲートに信号を与える信号線と、第３ＴＦＴと、第２の発光素子とを有する。モニタ画素のモニタ画素電源線と第１ＴＦＴのゲート電位とをそれぞれサンプリングし、信号線の電位及び電源線の電位とする。発光素子の劣化に合わせて、常に第２ＴＦＴと第２の発光素子との動作点を第２ＴＦＴのピンチオフ点近くの飽和領域にするこができるので、電源線と対向電極との電位差を必要以上に大きくする必要がなくすことができる。こうして、消費電力を小さくし、且つ長寿命な表示装置を提供することができる。【選択図】図３
2006309172.tif 000002
【特許請求の範囲】
【請求項１】
電流源と、第１の配線と、第２の配線と、第１の発光素子と、第１のトランジスタを有し、
前記第１のトランジスタのソースとドレインのうち一方が前記第１の配線を介して前記電流源と電気的に接続され、
前記第１のトランジスタのソースとドレインのうち他方、及びゲートが前記第２の配線、及び前記第１の発光素子の一方の電極に電気的に接続されることを特徴とする表示装置。
【請求項２】
電流源と、第１の配線と、第２の配線と、第１の発光素子と、第１のトランジスタを有し、
前記第１のトランジスタのソースとドレインのうち一方、及びゲートが前記第１の配線を介して前記電流源と電気的に接続され、
前記第１のトランジスタのソースとドレインのうち他方が、前記第２の配線、及び前記第１の発光素子の一方の電極に電気的に接続されることを特徴とする表示装置。
【請求項３】
電流源と、第１の配線と、第２の配線と、第１のサンプリング回路と、第２のサンプリング回路と、第１の発光素子と、第１のトランジスタを有し、
前記第１のサンプリング回路は前記第１の配線と電気的に接続され、
前記第２のサンプリング回路は前記第２の配線と電気的に接続され、
前記第１のトランジスタのソースとドレインのうち一方が前記第１の配線を介して前記電流源と電気的に接続され、
前記第１のトランジスタのソースとドレインのうち他方、及びゲートが前記第２の配線、及び前記第１の発光素子の一方の電極に電気的に接続されることを特徴とする表示装置。
【請求項４】
電流源と、第１の配線と、第２の配線と、デジタルアナログ変換回路と、第１の発光素子と、第１のトランジスタを有し、
前記デジタルアナログ変換回路は前記第１の配線と電気的に接続され、また、前記第２の配線と電気的に接続され、
前記第１のトランジスタのソースとドレインのうち一方が前記第１の配線を介して前記電流源と電気的に接続され、
前記第１のトランジスタのソースとドレインのうち他方、及びゲートが前記第２の配線、及び前記第１の発光素子の一方の電極に電気的に接続されることを特徴とする表示装置。
【請求項５】
電流源と、第１の配線と、第２の配線と、第３の配線と、第１のサンプリング回路と、第２のサンプリング回路と、デジタルアナログ変換回路と、第１の発光素子と、第２の発光素子と、第１のトランジスタと、第２のトランジスタを有し、
前記第１のサンプリング回路は前記第１の配線、および前記第３の配線と電気的に接続され、
前記第２のサンプリング回路は前記第２の配線と電気的に接続され、
前記デジタルアナログ変換回路は前記第１のサンプリング回路、および前記第２のサンプリング回路と電気的に接続され、
前記第１のトランジスタのソースとドレインのうち一方が前記第１の配線を介して前記電流源と電気的に接続され、
前記第１のトランジスタのソースとドレインのうち他方、及びゲートが前記第２の配線、及び前記第１の発光素子の一方の電極に電気的に接続され、
前記第２のトランジスタのソースとドレインのうち一方が前記第３の配線に電気的に接続され、
前記第２のトランジスタのソースとドレインのうち他方が前記第２の発光素子の一方の電極に電気的に接続されることを特徴とする表示装置。
【請求項６】
電流源と、第１の配線と、第２の配線と、第３の配線と、第１の発光素子と、第２の発光素子と、
ソースとドレインのうち一方が前記第１の配線を介して前記電流源と電気的に接続され、ソースとドレインのうち他方、及びゲートが前記第２の配線、及び前記第１の発光素子の一方の電極に電気的に接続された第１のトランジスタと、
ソースとドレインのうち一方が前記第３の配線に電気的に接続され、ソースとドレインのうち他方が前記第２の発光素子の一方の電極に電気的に接続された第２のトランジスタと、
前記第１の配線の電位を一定期間保持し、前記第３の配線に供給する第１のサンプリング回路と、
前記第２の配線の電位を一定期間保持する第２のサンプリング回路と、
前記第１のサンプリング回路に保持された電位と、前記第２のサンプリング回路に保持された電位とによって最小出力となる電位、及び最大出力となる電位が決定されるデジタルアナログ変換回路と、
前記デジタルアナログ変換回路の出力に応じた信号を前記第２のトランジスタのゲートに供給する回路と、
前記第１のサンプリング回路の出力に応じた電位を前記第３の配線に供給する回路と、
を有することを特徴とする表示装置。
【請求項７】
電流源と、第１の配線と、第２の配線と、第３の配線と、第４の配線と、第５の配線と、第１の発光素子と、第２の発光素子と、
ソースとドレインのうち一方が前記第１の配線を介して前記電流源と電気的に接続され、ソースとドレインのうち他方、及びゲートが前記第２の配線、及び前記第１の発光素子の一方の電極に電気的に接続された第１のトランジスタと、
ソースとドレインのうち一方が前記第３の配線に電気的に接続され、ソースとドレインのうち他方が前記第２の発光素子の一方の電極に電気的に接続された第２のトランジスタと、
ソースとドレインのうち一方が前記第４の配線に電気的に接続され、ソースとドレインのうち他方が前記第２のトランジスタのゲートに電気的に接続され、ゲートが前記第５の配線に電気的に接続された第３のトランジスタと、
前記第１の配線の電位を一定期間保持し、前記第３の配線に供給する第１のサンプリング回路と、
前記第２の配線の電位を一定期間保持する第２のサンプリング回路と、
前記第１のサンプリング回路に保持された電位と、前記第２のサンプリング回路に保持された電位とによって最小出力となる電位、及び最大出力となる電位が決定されるデジタルアナログ変換回路と、
前記デジタルアナログ変換回路の出力に応じた信号を前記第４の配線に供給するソースドライバと、
選択信号を前記第５の配線に供給するゲートドライバと、
前記第１のサンプリング回路の出力に応じた電位を前記第３の配線に供給する回路と、
を有することを特徴とする表示装置。
【請求項８】
請求項６または請求項７において、
前記デジタルアナログ変換回路の出力に応じた信号の電位は、前記第１の配線の電位よりも小さいことを特徴とする表示装置。
【請求項９】
請求項５乃至請求項８のいずれか一項において、
前記第１のトランジスタと、前記第２のトランジスタはＰチャネル型であることを特徴とする表示装置。
【請求項１０】
請求項５乃至請求項９のいずれか一項において、
前記第１のトランジスタのチャネル幅、及びチャネル長は、前記第２のトランジスタのチャネル幅、及びチャネル長と同一であることを特徴とする表示装置。
【請求項１１】
請求項５乃至請求項１０のいずれか一項において、
前記第１のトランジスタと、前記第２のトランジスタは、前記第２のトランジスタと、前記第２の発光素子と同一基板上に形成されていることを特徴とする表示装置。
【請求項１２】
請求項５乃至請求項１１のいずれか一項において、
前記第１のトランジスタと、前記第１の発光素子の動作点、及び前記第２のトランジスタと、前記第２の発光素子の動作点は、それぞれ、前記第１のトランジスタの飽和領域及び前記第２のトランジスタの飽和領域であることを特徴とする表示装置。
【請求項１３】
請求項５乃至請求項１２のいずれか一項において、
前記第１の発光素子の構造は、前記第２の発光素子の構造と同一であることを特徴とする表示装置。
【請求項１４】
請求項１乃至請求項１３のいずれか一項において、
前記第１のトランジスタはノーマリーオフ型であることを特徴とする表示装置。
【請求項１５】
請求項１乃至請求項１４のいずれか一項に記載の表示装置を用いた表示モジュール。
【請求項１６】
請求項１５に記載の表示モジュールを用いた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアクティブマトリクス型の表示装置及びその駆動方法に関する。本発明は特に、薄膜トランジスタ（以下、ＴＦＴと表記する）等のスイッチング素子と発光素子とを画素毎に有する表示装置及びその駆動方法に関する。また、表示装置及びその駆動方法を用いた電子機器に関する。
【背景技術】
【０００２】
近年、ＴＦＴを形成する技術が大幅に進歩し、アクティブマトリクス型の表示装置への応用開発が進められている。特に、活性層としてポリシリコン膜を用いたＴＦＴは、従来のアモルファスシリコン膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう）が高いので、高速動作が可能である。そのため、画素が形成された基板と同一の基板上にＴＦＴを用いて形成した駆動回路によって、画素の制御を行うことが可能となっている。画素が形成された基板と同一基板上にＴＦＴによって様々な回路を作りこんだ表示装置では、製造のコストの低減、小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られる。
【０００３】
表示装置の各画素が有する表示素子として、発光素子であるエレクトロルミネッセンス素子（以下、ＥＬ素子と表記する）を有したアクティブマトリクス型のＥＬ表示装置の研究が活発化している。ＥＬ表示装置は有機ＥＬディスプレイ（ＯＥＬＤ：Ｏｒｇａｎｉｃ  ＥＬ  Ｄｉｓｐｌａｙ）又は有機ライトエミッティングダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）とも呼ばれている。
【０００４】
一般に、ＥＬ素子の発光輝度はＥＬ素子に流れる電流値と比例関係にあるため、ＥＬ素子を表示素子として用いたＥＬ表示装置では、電流値で発光輝度を制御する。階調表現の方法として、２本の電源線の間にＥＬ素子とＴＦＴ（以下、駆動ＴＦＴという）とを直列に接続した構成において、駆動ＴＦＴを飽和領域で動作させ、駆動ＴＦＴのゲートとソースの間の電圧を変化させ、ＥＬ素子に流れる電流値を制御する方法がある。また、ＥＬ素子に流れる電流値は一定で、所定の時間あたりにＥＬ素子に電流が流れる時間で発光輝度を制御し階調を表現する駆動方法もある（以下の特許文献１参照）。
【０００５】
【特許文献１】特開２００１−５４２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
所定の電位差に保たれた２本の電源線の間に、ＥＬ素子（発光素子）と駆動ＴＦＴ（駆動トランジスタ）とを直列に接続した構成において、発光素子が劣化すると、駆動トランジスタと発光素子との動作点が駆動トランジスタの線形領域となる可能性があった。このため、駆動トランジスタが線形領域で動作しないように、発光素子の２つの電極のうち駆動トランジスタと接続されていない側の電極（以下、対向電極ともいう）の電位を下げる必要があった。こうして、駆動トランジスタのソースと対向電極との電位差を大きくしなければならなかった。
【０００７】
上記で、駆動トランジスタのソースと対向電極との電位差を大きくしなければならない理由を図１、図２を用いて説明する。
【０００８】
図１は、基本的な有機ＥＬディスプレイの画素構成である。図１において、１０１及び１０２はＴＦＴ、１０３は容量素子、１０４は発光素子、１０５は発光素子１０４の対向電極、１０６は電源線、１０７はソース信号線、１０８はゲート信号線、１０９はノードＶｍである。ＴＦＴ１０１が上記駆動トランジスタに相当し、ＴＦＴ１０１と発光素子１０４とは、電源線１０６と対向電極１０５に所定の電位を与える電源線との間に直列に接続されている。
【０００９】
図２は、図１の画素構成のＴＦＴ１０１と発光素子１０４との動作点の関係を示した図である。図２において、２０１はＴＦＴ１０１の特性を示し、２０２は発光素子１０４の特性を示し、２０３及び２０４は発光素子１０４が劣化したときの特性を示し、２０５は２０１と２０２との動作点を示し、２０６は２０１と２０３との動作点を示し、２０７は２０１と２０４との動作点を示し、２０８はピンチオフ点を示し、２０９はピンチオフ曲線を示し、２１０は対向電極１０５の電位を示し、２１１は電源線１０６の電位を示し、２１２はＴＦＴ１０１のソースとドレインの間を流れる電流を示し、２１３は発光素子１０４を流れる電流を示し、２１４はＴＦＴ１０１のソースとドレインの間の電圧を示し、２１５は発光素子１０４の一対の電極の間の電圧を示す。
【００１０】
図２では、ＴＦＴ１０１のゲートとソースの間の電圧を任意の一定の電圧とし、発光素子１０４が劣化したときのＴＦＴ１０１と発光素子１０４との動作点の変化を示した。発光素子１０４が劣化すると、発光素子１０４の特性は、特性２０２から特性２０３、特性２０４へと変化する。また、動作点も動作点２０５から動作点２０６、動作点２０７へと変化する。発光素子１０４の劣化により動作点が飽和領域から線形領域になると発光素子１０４に流れる電流値が急に小さくなるため、発光素子１０４の輝度が急に小さくなることになる。そのため、発光素子１０４の劣化によって動作点が線形領域とならないようにするために、対向電極１０５と電源線１０６との電位差をあらかじめ大きくしておく必要があった。
【００１１】
対向電極１０５と電源線１０６との電位差を大きくする方法として、図１のように駆動ＴＦＴ（ＴＦＴ１０１）としてＰチャネル型ＴＦＴを使用している場合は、対向電極１０５の電位を下げる方法がある。これは、電源線１０６の電位を大きくすると駆動ＴＦＴのゲートとソースの間の電位差も変わってしまい、輝度調整が難しくなるからである。
【００１２】
このように、対向電極１０５と電源線１０６との電位差を大きくすると、発光素子に流れる電流値および輝度は、ほとんど変わらないにもかかわらず、印加される電圧のみが大きくなるため、消費電力が大きくなるという問題があった。
【００１３】
本発明では、上記欠点を解決し、発光素子の劣化に合わせて発光素子と駆動トランジスタとの動作点をピンチオフ点付近とすることで、対向電極１０５の電位を必要以上に変化させず、表示装置の低消費電力化を実現することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の表示装置は、電流源と、第１の配線と、第２の配線と、第１の発光素子と、第１のトランジスタを有し、第１のトランジスタのソースとドレインのうち一方が第１の配線を介して電流源と電気的に接続され、第１のトランジスタのソースとドレインのうち他方、及びゲートが第２の配線、及び第１の発光素子の一方の電極に電気的に接続されることを特徴とする。
本発明の表示装置の他の構成は、電流源と、第１の配線と、第２の配線と、第１の発光素子と、第１のトランジスタを有し、第１のトランジスタのソースとドレインのうち一方、及びゲートが第１の配線を介して電流源と電気的に接続され、第１のトランジスタのソースとドレインのうち他方が、第２の配線、及び第１の発光素子の一方の電極に電気的に接続されることを特徴とする。
【００１５】
また、本発明の表示装置の他の構成は、電流源と、第１の配線と、第２の配線と、第１のサンプリング回路と、第２のサンプリング回路と、第１の発光素子と、第１のトランジスタを有し、第１のサンプリング回路は第１の配線と電気的に接続され、第２のサンプリング回路は第２の配線と電気的に接続され、第１のトランジスタのソースとドレインのうち一方が第１の配線を介して電流源と電気的に接続され、第１のトランジスタのソースとドレインのうち他方、及びゲートが第２の配線、及び第１の発光素子の一方の電極に電気的に接続されることを特徴とする。
また、本発明の表示装置の他の構成は、電流源と、第１の配線と、第２の配線と、デジタルアナログ変換回路と、第１の発光素子と、第１のトランジスタを有し、デジタルアナログ変換回路は第１の配線と電気的に接続され、また、第２の配線と電気的に接続され、第１のトランジスタのソースとドレインのうち一方が第１の配線を介して前記電流源と電気的に接続され、第１のトランジスタのソースとドレインのうち他方、及びゲートが第２の配線、及び第１の発光素子の一方の電極に電気的に接続されることを特徴とする。
また、本発明の表示装置の他の構成は、電流源と、第１の配線と、第２の配線と、第３の配線と、第１のサンプリング回路と、第２のサンプリング回路と、デジタルアナログ変換回路と、第１の発光素子と、第２の発光素子と、第１のトランジスタと、第２のトランジスタを有し、第１のサンプリング回路は第１の配線、および第３の配線と電気的に接続され、第２のサンプリング回路は第２の配線と電気的に接続され、デジタルアナログ変換回路は第１のサンプリング回路、および第２のサンプリング回路と電気的に接続され、第１のトランジスタのソースとドレインのうち一方が第１の配線を介して電流源と電気的に接続され、第１のトランジスタのソースとドレインのうち他方、及びゲートが第２の配線、及び第１の発光素子の一方の電極に電気的に接続され、第２のトランジスタのソースとドレインのうち一方が第３の配線に電気的に接続され、第２のトランジスタのソースとドレインのうち他方が第２の発光素子の一方の電極に電気的に接続されることを特徴とする。
また、本発明の表示装置の他の構成は、電流源と、第１の配線と、第２の配線と、第３の配線と、第１の発光素子と、第２の発光素子と、ソースとドレインのうち一方が第１の配線を介して電流源と電気的に接続され、ソースとドレインのうち他方、及びゲートが第２の配線、及び第１の発光素子の一方の電極に電気的に接続された第１のトランジスタと、ソースとドレインのうち一方が第３の配線に電気的に接続され、ソースとドレインのうち他方が第２の発光素子の一方の電極に電気的に接続された第２のトランジスタと、第１の配線の電位を一定期間保持し、第３の配線に供給する第１のサンプリング回路と、第２の配線の電位を一定期間保持する第２のサンプリング回路と、第１のサンプリング回路に保持された電位と、第２のサンプリング回路に保持された電位とによって最小出力となる電位、及び最大出力となる電位が決定されるデジタルアナログ変換回路と、デジタルアナログ変換回路の出力に応じた信号を第２のトランジスタのゲートに供給する回路と、第１のサンプリング回路の出力に応じた電位を第３の配線に供給する回路と、を有することを特徴とする。
また、本発明の表示装置の他の構成は、電流源と、第１の配線と、第２の配線と、第３の配線と、第４の配線と、第５の配線と、第１の発光素子と、第２の発光素子と、ソースとドレインのうち一方が第１の配線を介して電流源と電気的に接続され、ソースとドレインのうち他方、及びゲートが第２の配線、及び第１の発光素子の一方の電極に電気的に接続された第１のトランジスタと、ソースとドレインのうち一方が第３の配線に電気的に接続され、ソースとドレインのうち他方が第２の発光素子の一方の電極に電気的に接続された第２のトランジスタと、ソースとドレインのうち一方が第４の配線に電気的に接続され、ソースとドレインのうち他方が第２のトランジスタのゲートに電気的に接続され、ゲートが第５の配線に電気的に接続された第３のトランジスタと、第１の配線の電位を一定期間保持し、第３の配線に供給する第１のサンプリング回路と、第２の配線の電位を一定期間保持する第２のサンプリング回路と、第１のサンプリング回路に保持された電位と、第２のサンプリング回路に保持された電位とによって最小出力となる電位、及び最大出力となる電位が決定されるデジタルアナログ変換回路と、デジタルアナログ変換回路の出力に応じた信号を第４の配線に供給するソースドライバと、選択信号を第５の配線に供給するゲートドライバと、第１のサンプリング回路の出力に応じた電位を第３の配線に供給する回路と、を有することを特徴とする。
【００１６】
なお、上記構成においてデジタルアナログ変換回路の出力に応じた信号の電位は、第１の配線の電位よりも小さい構成であってもよい。また、第１のトランジスタと、第２のトランジスタはＰチャネル型であっても良い。また、第１のトランジスタのチャネル幅、及びチャネル長は、第２のトランジスタのチャネル幅、及びチャネル長と同一の構成としても良い。また、第１のトランジスタと、第２のトランジスタは、第２のトランジスタと、第２の発光素子と同一基板上に形成されていてもよい。
また、上記構成において、第１のトランジスタと、第１の発光素子の動作点、及び第２のトランジスタと、第２の発光素子の動作点は、それぞれ、第１のトランジスタの飽和領域及び第２のトランジスタの飽和領域であっても良い。また、第１の発光素子の構造は、第２の発光素子の構造と同一であっても良い。また、第１のトランジスタはノーマリーオフ型であっても良い。
【００１７】
より詳細には、複数のモニタ画素と、モニタ画素電源線と、複数の画素と、電源線と、第２のトランジスタのゲートの電位を決定する信号線とを有する。複数のモニタ画素それぞれは、第１のトランジスタと、一対の電極を有する第１の発光素子とを有する。複数の画素それぞれは、第２のトランジスタと、一対の電極を持つ第２の発光素子とを有する。モニタ画素電源線は第１のトランジスタのソースとドレインのうち一方に接続され、第１のトランジスタのソースとドレインのうち他方は第１の発光素子の一方の電極、及び第１のトランジスタのゲートに接続されている。また、電源線は第２のトランジスタのソースとドレインのうち一方と接続され、第２のトランジスタのソースとドレインのうち他方は第２の発光素子の一方の電極と接続され、第２のトランジスタのゲートには信号線から電位が与えられる。ここで、第１のトランジスタと第１の発光素子とに一定の電流を流すときのモニタ画素のモニタ画素電源線の電位と第１のトランジスタのゲートの電位とをそれぞれサンプリングする。サンプリングした第１のトランジスタのゲートの電位を画素の信号線の電位とし、サンプリングしたモニタ画素電源線の電位を画素の電源線の電位とすることで、発光素子の劣化に合わせて、常に第２のトランジスタと第２の発光素子との動作点を第２のトランジスタのピンチオフ点近くの飽和領域にするこができ、電源線と対向電極との電位差を必要以上に大きくしないようにできる。
【００１８】
モニタ画素において、サンプリングした電位について説明する。モニタ画素の第１のトランジスタのソースとドレインのうち他方と第１の発光素子の一方の電極との接続点は第１のトランジスタのゲート電極に接続されている。そのため、第１のトランジスタの動作点がピンチオフ点（Ｖｄｓ＝Ｖｇｓ−Ｖｔｈ）に近い点となるときの、モニタ画素電源線の電位と第１のトランジスタのゲートの電位をサンプリングすることができる。Ｖｄｓはモニタ画素電源線と第１の発光素子の一方の電極との間の電位差、Ｖｇｓはモニタ画素電源線と第１のトランジスタのゲートとの電位差、Ｖｔｈは第１のトランジスタのしきい値電圧を示している。ここで、第１の発光素子の一方の電極と第１のトランジスタのゲート電極とは接続されているため、同電位である。すなわち、ＶｄｓとＶｇｓとは、同電位ということになる。よって、モニタ画素電源線の電位と第１のトランジスタのゲートの電位とをサンプリングし、表示画素領域の複数の画素にフィードバックすることで、常に最大輝度時に、第２のトランジスタをピンチオフ点付近で動作させるこができる。
即ち、第１のトランジスタのゲートの電位は、表示画素領域の複数の画素の最大輝度時の電位として信号線へフィードバックする。モニタ画素電源線の電位は、表示画素領域の複数の画素の非発光時の電位として画素の信号線と画素の電源線とへフィードバックする。こうして、常に最大輝度時に、第２のトランジスタをピンチオフ点付近で動作させるこができる。
【００１９】
第１のトランジスタのゲート電極の電位を表示画素領域の複数の画素の最大輝度時の電位として信号線へフィードバックするときは、第１のトランジスタ、第２のトランジスタのばらつきを考慮して、第２のトランジスタの動作点が飽和領域側になるように、サンプリングされた電位に対して信号線や電源線に与える電位を変化させてもよい。
【００２０】
上記駆動方法で表示を行う表示装置の構成について、以下に説明する。
【００２１】
（第１の構成）
本発明は、複数のモニタ画素と、複数の画素と、第１の配線と、第２の配線と、第３の配線と、第４の配線と、第５の配線と、第６の配線と、定電流源と、第１のサンプリング回路と、第２のサンプリング回路と、デジタルアナログ変換回路と、ソースドライバと、ゲートドライバとを有する表示装置である。複数のモニタ画素それぞれは、Ｐチャネル型の第１のトランジスタと、一対の電極を有する第１の発光素子とを有し、複数の画素それぞれは、Ｐチャネル型の第２のトランジスタと、第３のトランジスタと、一対の電極を持つ容量素子と、一対の電極を持つ第２の発光素子とを有する。定電流源は第１の配線と接続される。第１の配線は第１のトランジスタのソースとドレインのうち一方と接続される。第１のトランジスタのソースとドレインのうち他方は第１の発光素子の一方の電極、及び第２の配線、及び第１のトランジスタのゲートと接続される。第１の配線は第１のサンプリング回路の入力と接続される。第２の配線は第２のサンプリング回路の入力と接続される。第１のサンプリング回路の出力はデジタルアナログ変換回路の電源、及び第４の配線と接続される。第２のサンプリング回路の出力はデジタルアナログ変換回路の電源と接続される。第３の配線はデジタルアナログ変換回路の入力と接続され、デジタルのビデオ信号が入力される。デジタルアナログ変換回路の出力はソースドライバにビデオ信号として入力される。第４の配線は第２のトランジスタのソースとドレインのうち一方と接続される。第２のトランジスタのソースとドレインのうち他方は第２の発光素子の一方の電極と接続される。第２のトランジスタのゲートは容量素子の一方の電極、及び第３のトランジスタのソースとドレインのうち一方と接続される。第３のトランジスタの他方は第５の配線と接続される。容量素子の他方の電極は第４の配線と接続される。第３のトランジスタのゲートは第６の配線と接続される。第５の配線はソースドライバの出力、第６の配線はゲートドライバの出力に接続されている。第１の配線、及び第２の配線により得られる電位を第１のサンプリング回路、及び第２のサンプリング回路によりサンプリングする。第１のサンプリング回路及び第２のサンプリング回路それぞれの出力をデジタルアナログ変換回路の電源として用い、それにより得られる電位をビデオ信号としてソースドライバを介して第５の配線から出力することを特徴とする。
【００２２】
また、１つの画素中に２つのトランジスタと１つの容量素子とを有する画素構成を示したがこれに限定されない。ソースドライバから電圧を出力し、第２のトランジスタ（駆動トランジスタ）のソースに電源線の電位を与える駆動法であれば、画素構成は何でもよい。例えば、駆動トランジスタのしきい値電圧を補正する構成を有していても良い。
【００２３】
また、第１トランジスタ、及び第２のトランジスタとしては、Ｐチャネル型のトランジスタを用いたが、Ｎチャネル型のトランジスタを用いてもよい。第１のトランジスタにＮチャネル型のトランジスタを用いる場合は、第１のトランジスタのゲートを第１の発光素子の一方の電極に接続するのではなく、第１の配線と接続すればよい。
【００２４】
また、容量素子の第４の配線に接続された端子は、第２のトランジスタの動作時に一定の電位に保たれていれば、何処に接続されていてもよい。例えば、第２の発光素子の他方の電極に接続されていてもよいし、その他の配線に接続されていてもよい。
【００２５】
（第２の構成）
本発明は、複数のモニタ画素と、複数の画素と、第１の配線と、第２の配線と、第３の配線と、第４の配線と、第５の配線と、第６の配線と、定電流源と、第１のサンプリング回路と、第２のサンプリングス回路と、ソースドライバと、ゲートドライバとを有する表示装置である。複数のモニタ画素それぞれは、Ｐチャネル型の第１のトランジスタと、一対の電極を有する第１の発光素子とを有する。複数画素それぞれは、Ｐチャネル型の第２のトランジスタと、第３のトランジスタと、一対の電極を持つ容量素子と、一対の電極を持つ第２の発光素子とを有する。定電流源は第１の配線と接続される。第１の配線は第１のトランジスタのソースとドレインのうち一方と接続される。第１のトランジスタのソースとドレインのうち他方は第１の発光素子の一方の電極、及び第２の配線、及び第１のトランジスタのゲートと接続される。第１の配線は第１のサンプリング回路の入力と接続される。第２の配線は第２のサンプリング回路の入力と接続される。第１のサンプリング回路の出力はソースドライバのバッファ部の電源、及びソースドライバのレベルシフタ部の電源、及び第４の配線と接続される。第２のサンプリング回路の出力はソースドライバのバッファ部の電源、及びソースドライバのレベルシフタ部の電源と接続される。当該バッファ部と当該レベルシフタ部は、ソースドライバにおける各信号線への出力直前のバッファ部とレベルシフタ部である。第３の配線はソースドライバにビデオ信号を入力する。第４の配線は第２のトランジスタのソースとドレインのうち一方と接続される。第２のトランジスタのソースとドレインのうち他方は第２の発光素子の一方の電極と接続される。第２のトランジスタのゲートは容量素子の一方の電極、及び第３のトランジスタのソースとドレインのうち一方と接続される。第３のトランジスタの他方は第５の配線と接続される。容量素子の他方の電極は第４の配線と接続される。第３のトランジスタのゲートは第６の配線と接続される。第５の配線はソースドライバの出力、第６の配線はゲートドライバの出力に接続されている。第１の配線、及び第２の配線により得られる電位を第１のサンプリング回路、及び第２のサンプリング回路によりサンプリングする。第１のサンプリング回路及び第２のサンプリング回路それぞれの出力をソースドライバのバッファ部、及びソースドライバのレベルシフタ部の電源として用い、それにより得られる電位をビデオ信号として、第５の配線から出力することを特徴とする。
【００２６】
また、１つの画素中に２つのトランジスタと１つの容量素子とを有する画素構成を示したがこれに限定されない。ソースドライバから電圧を出力し、第２のトランジスタ（駆動トランジスタ）のソースに電源線の電位を与える駆動法であれば、画素構成は何でもよい。例えば、駆動トランジスタのしきい値電圧を補正する構成を有していても良い。ビデオ信号とは別の信号によって、発光素子を非発光とする手段を設けてもよい。例えば、容量素子と並列にトランジスタを設け、当該トランジスタをＯＮすることによって容量素子に保持された電荷を放電し、駆動トランジスタをＯＦＦして発光素子を非発光とする構成としても良い。
【００２７】
また、第１のトランジスタ、及び第２のトランジスタは、Ｐチャネル型のトランジスタを用いたが、Ｎチャネル型のトランジスタを用いてもよい。第１のトランジスタにＮチャネル型のトランジスタを用いる場合は、トランジスタのゲートを第１の発光素子の一方の電極に接続するのではなく、第１の配線と接続すればよい。
【００２８】
また、容量素子の第４の配線に接続された電極は、第２のトランジスタの動作時に一定の電位に保たれていれば、何処に接続されていてもよい。例えば、第２の発光素子の他方の電極に接続されていてもよいし、その他の配線に接続されていてもよい。
【００２９】
なお、トランジスタのゲートとソースの間にしきい値電圧を超える電圧が印加され、ソースとドレイン間に電流が流れる状態になることをトランジスタがＯＮすると呼ぶ。また、トランジスタのゲートとソースの間にしきい値電圧以下の電圧が印加され、ソースとドレイン間に電流が流れない状態になることをトランジスタがＯＦＦすると呼ぶ。
【００３０】
本発明において、接続されているとは、電気的に接続されていることと同義である。したがって、本発明の構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子（例えば、スイッチや、トランジスタ、ダイオード、容量素子等の素子）が配置されていてもよい。
【００３１】
第１の構成、第２の構成では、スイッチング素子の一例としてトランジスタを用いた例を示したが、本発明はこれに限定されるものではない。スイッチング素子としては、電流を制御できる素子であれば、電気的スイッチでも機械的スイッチでも良い。スイッチング素子として、ダイオードを用いても良いし、ダイオードとトランジスタを組み合わせた論理回路を用いてもよい。
【００３２】
また、本発明において、スイッチング素子として適用可能なトランジスタの種類に限定はなく、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いたＴＦＴ、半導体基板やＳＯＩ基板を用いて形成されるＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが形成される基板の種類に限定はなく、単結晶基板、ＳＯＩ基板、石英基板、ガラス基板、樹脂基板などを自由に用いることができる。
【００３３】
また、トランジスタのソースの電位が低電位側電源に近い場合には、当該トランジスタはＮチャネル型とするのが望ましい。一方、トランジスタのソースの電位が高電位側電源に近い場合には、当該トランジスタはＰチャネル型とするのが望ましい。このような構成とすることによって、トランジスタのゲートとソースの間の、電圧の絶対値を大きくできるため、当該トランジスタをスイッチとして動作させやすい。なお、Ｎチャネル型トランジスタとＰチャネル型トランジスタとの両方を用いて、ＣＭＯＳ型のスイッチング素子としてもよい。
【００３４】
本発明は、発光素子として、一対の電極間に流れる電流と輝度が比例関係にある素子を用いた表示装置に適用することができる。例えば、発光素子としてＥＬ素子や発光ダイオードを用いた表示装置に適用することができる。
【発明の効果】
【００３５】
モニタ画素電源線の電位と第１のトランジスタのゲート電位とをそれぞれサンプリングすることにより、画素の電源線の電位、及び画素の信号線の電位として最適な値を出力することができる。また、モニタ画素のモニタ画素電源線の電位と第１のトランジスタのゲート電位とをそれぞれサンプリングし、画素の電源線の電位、及び画素の信号線の電位とすることで、発光素子の劣化に合わせて、常に第２のトランジスタと第２の発光素子との動作点を第２のトランジスタのピンチオフ点近くの飽和領域にすることができる。そのため、電源線と対向電極との電位差が必要以上に大きくならずにすむ。こうして、消費電力が小さく、且つ長寿命な表示装置を提供することができる。
【００３６】
また、本発明は、電圧のビデオ信号を用いるため、画素に映像信号を入力する駆動回路の構成を簡単にすることができる。
【００３７】
また、本発明は、発光素子が劣化した場合だけでなく、発光素子の電圧−電流特性が変化した場合すべてにおいて有効となる。
【発明を実施するための最良の形態】
【００３８】
本発明の実施形態について説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の主旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本実施形態の記載内容に限定して解釈されるものではない。
【００３９】
（第１の実施形態）
第１の構成の表示装置について、図４を用いて説明する。
【００４０】
図４において、４０１、４０２、及び４１１はＴＦＴ、４０３は容量素子、４０４、及び４１２は発光素子、４０５、及び４１３は対向電極、４０６はソース信号線、４０７はゲート信号線、４０９はソースドライバ、４１０はゲートドライバ、４１４、及び４２０は電源線、４１５はサンプリング線、４１６は定電流源、４１７、及び４１８はサンプリング回路、４１９はデジタルアナログ変換回路、４２１はモニタ画素領域、４２２は表示画素領域、４２３はビデオ信号線である。
【００４１】
画素はそれぞれ、容量素子４０３と、発光素子４０４と、ＴＦＴ４０１とＴＦＴ４０２を有する。また、モニタ画素はそれぞれ、発光素子４１２と、ＴＦＴ４１１を有する。
【００４２】
定電流源４１６は電源線４１４、及びサンプリング回路４１７の入力と接続され、電源線４１４はＴＦＴ４１１のソースとドレインのうち一方と接続される。ＴＦＴ４１１のソースとドレインのうち他方はＴＦＴ４１１のゲート、サンプリング線４１５、及び発光素子４１２の一方の電極と接続される。サンプリング線４１５はサンプリング回路４１８の入力と接続される。サンプリング回路４１７の出力はデジタルアナログ変換回路４１９の電源、及び電源線４２０と接続される。サンプリング回路４１８の出力はデジタルアナログ変換回路４１９の電源と接続される。ビデオ信号４２３はデジタルのビデオ信号であり、デジタルアナログ変換回路４１９に入力される。デジタルアナログ変換回路４１９の出力はソースドライバ４０９にビデオ信号として入力される。ソースドライバ４０９の出力はソース信号線４０６と接続される。ゲートドライバ４１０の出力はゲート信号線４０７と接続される。電源線４２０はＴＦＴ４０１のソースとドレインのうち一方と接続される。ＴＦＴ４０１のソースとドレインのうち他方は発光素子４０４の一方の電極と接続される。ＴＦＴ４０１のゲートは容量素子４０３の一方の電極、及びＴＦＴ４０２のソースとドレインのうち一方と接続される。ＴＦＴ４０２のソースとドレインのうち他方はソース信号線４０６と接続される。ＴＦＴ４０２のゲートはゲート信号線４０７と接続されている。
【００４３】
ＴＦＴ４０１と発光素子４０４の一方の電極との接続点をノードＶｍ４０８とする。
【００４４】
図４の駆動方法について、説明する。
【００４５】
本発明では、表示する際に使用する表示画素領域４２２と電位をサンプリングするためのモニタ画素領域４２１とを分けた構成としているがこれに限られない。
【００４６】
まず、モニタ画素領域４２１の動作について説明する。
【００４７】
モニタ画素領域４２１では、ＴＦＴ４１１と発光素子４１２との動作点がＴＦＴ４１１の飽和領域と線形領域との境界で動作するような関係となる電位をサンプリングする。
【００４８】
また、飽和領域と線形領域との境界はピンチオフ点と呼ばれる。Ｐチャネル型ＴＦＴの場合、ピンチオフ点では以下の式が満たされる。
Ｖｄｓ＝Ｖｇｓ−Ｖｔｈ
（Ｖｄｓ：ソースとドレインの間の電圧、Ｖｇｓ：ソースとゲートの間の電圧、Ｖｔｈ：しきい値電圧）
また、飽和領域では以下の式を満たす。
Ｖｄｓ＜Ｖｇｓ−Ｖｔｈ
また、線形領域では以下の式を満たす。
Ｖｄｓ＞Ｖｇｓ−Ｖｔｈ
【００４９】
モニタ画素領域４２１では、ＴＦＴ４１１のソースとドレインのうち他方とＴＦＴ４１１のゲートと発光素子４１２の一方の電極が接続され、ＴＦＴ４１１のソースとドレインの間と発光素子４１２に定電流を流すことで、ＴＦＴ４１１と発光素子４１２との動作点をＴＦＴ４１１のピンチオフ点近くとなる電圧としている。定電流源４１６は、電源線４１４から対向電極４１３へ電流を流す方向とし、ＴＦＴ４１１はＰチャネル型ＴＦＴであることから、ＴＦＴ４１１の電源線４１４に接続された側がソース、ＴＦＴ４１１の発光素子４１２に接続された側がドレインとなる。上記のモニタ画素領域４２１の接続関係より、ＴＦＴ４１１のソースとドレインの間の電圧（ドレイン電圧）とソースとゲートの間の電圧（ゲート電圧）が等しくなるため、ＴＦＴ４１１がノーマリーオンの場合（しきい値電圧が正の場合）に線形領域で動作し、ＴＦＴ４１１がノーマリーオフの場合（しきい値電圧が負の場合）に飽和領域で動作する。すなわち、ＴＦＴ４１１と発光素子４１２の動作点はピンチオフ点に極めて近い、又はピンチオフ点となる。
【００５０】
定電流源４１６の電流値は、表示画素領域４２２の発光素子４０４において発光させたい最大輝度時の電流値を、モニタ画素領域４２１の発光素子４１２の数だけ足し合わせた値である。例えば、表示画素領域４２２の発光素子４０４において、発光させたい最大輝度時の電流値をＩｐｉｘとすると、モニタ画素領域４２１の発光素子４１２がｎ個ある場合に、定電流源４１６から流す電流値は、ｎ×Ｉｐｉｘである。
【００５１】
次に、モニタ画素領域４２１の電位のサンプリング方法について説明する。
【００５２】
電源線４１４の電位、及びサンプリング線４１５の電位をサンプリングする。電源線４１４はＴＦＴ４１１のソースの電位、サンプリング線４１５の電位はＴＦＴ４１１のゲートとドレインの電位となる。また、上記のように、ＴＦＴ４１１と発光素子４１２の動作点はＴＦＴ４１１のピンチオフ点に極めて近い、又はピンチオフ点である。
【００５３】
電源線４１４はサンプリング回路４１７の入力に接続されている。サンプリング回路４１７において電源線４１４の電位のサンプリングを行い、サンプリング回路４１７はサンプリングされた電位に対応した電位を出力する。また、このサンプリング回路４１７の構成は、どのような構成でもよく、特に限定しない。また、サンプリング回路４１７は必ずしも必要ではなく、サンプリング回路４１７を有さない構成としても良い。
【００５４】
サンプリング線４１５はサンプリング回路４１８の入力に接続されている。サンプリング回路４１８においてサンプリング線４１５の電位のサンプリングを行い、サンプリング回路４１８はサンプリングされた電位に対応した電位を出力する。また、このサンプリング回路の構成は、どのような構成でもよく、特に限定しない。また、サンプリング回路４１８は必ずしも必要ではなく、サンプリング回路４１８を有さない構成としても良い。
【００５５】
サンプリング回路４１７、及びサンプリング回路４１８の出力は、デジタルアナログ変換回路４１９の電源に接続されている。サンプリング回路４１７、及びサンプリング回路４１８の出力をデジタルアナログ変換回路４１９の電源として用いることで、サンプリング回路４１７の出力の電位とサンプリング回路４１８の出力の電位との間の値の電位をデジタルアナログ変換回路４１９により出力することができる。また、デジタルアナログ変換回路４１９により出力する電位は、デジタルアナログ変換回路４１９の入力へ接続されているビデオ信号４２３により制御される。デジタルアナログ変換回路４１９は、一般的な回路構成を用いればよい。また、本実施形態に示すデジタルアナログ変換回路に限らず、サンプリング回路４１７、及びサンプリング回路４１８の出力に応じて出力電位が決定する回路であれば、どのような構成でもよい。
【００５６】
次に、表示画素領域４２２、ソースドライバ４０９、ゲートドライバ４１０の動作について説明する。
【００５７】
サンプリング回路４１７の出力は電源線４２０と接続され、モニタ画素領域４２１の電源線４１４の電位が出力されている。ここで、ソースドライバ４０９の構成は限定せず、デジタルアナログ変換回路４１９の出力電位をソース信号線４０６へ出力する回路構成であれば良い。また、ゲートドライバ４１０の回路構成は限定せず、ゲート信号線４０７を走査する構成であればよい。
【００５８】
表示画素領域４２２において、電源線４２０からＴＦＴ４０１を介して発光素子４０４に電流を供給している。この電流は、ＴＦＴ４０１のゲートとソースの間の電圧（ゲート電圧）により制御され、ＴＦＴ４０１のゲートの電位はゲート信号線４０７により選択されＯＮとなったＴＦＴ４０２を介してソース信号線４０６から供給されている。また、このソース信号線により供給された電位は容量素子４０３に保持されるため、ゲート信号線４０７により選択されＯＮとなったＴＦＴ４０２がＯＦＦとなってもしばらくの間ＴＦＴ４０１のゲートの電位は保持される。
【００５９】
ここで、ソース信号線４０６より供給される電位はモニタ画素領域４２１の電源線４１４の電位とサンプリング線４１５の電位の間の値をもつ電位である。電源線４２０より供給される電位はモニタ画素領域４２１の電源線４１４の電位である。また、モニタ画素領域４２１の電源線４１４の電位とサンプリング線４１５の電位とは発光素子４１２が最大輝度時となる際の電位の関係を有しており、最大輝度時における動作点は、ＴＦＴ４１１のピンチオフ点近傍となる。
【００６０】
ソース信号線４０６の電位がサンプリング線４１５の電位のときにＴＦＴ４０１と発光素子４０４との動作点はピンチオフ点近くとなり、ソース信号線４０６の電位が電源線４１４の電位に近づいたとしても、ピンチオフ点からより飽和領域へ動作点が移動する。これについて図３を用いて説明する。
【００６１】
３０１はＴＦＴ４０１の特性、３０２はＴＦＴ４０１のＶｇｓを大きくしたときの特性、３０３はＴＦＴ４０１のＶｇｓをさらに大きくしたときの特性、３０４は発光素子４０４の特性、３０５は、ＴＦＴ４０１の特性３０１と発光素子４０４の特性３０４との動作点、３０６は、ＴＦＴ４０１のＶｇｓを大きくしたときの特性３０２と発光素子４０４の特性３０４との動作点、３０７はＴＦＴ４０１のＶｇｓをさらに大きくしたときの特性３０３と発光素子４０４の特性３０４との動作点、３０８はピンチオフ曲線、３０９は対向電極４０５の電位、３１０は電源線４２０の電位、３１１はＴＦＴ４０１のソースとドレインの間を流れる電流、３１２は発光素子４０４を流れる電流である。
【００６２】
３０５、３０６、及び３０７の動作点での電位が図４に示すノードＶｍ４０８の電位となる。
【００６３】
ピンチオフ曲線３０８と、ＴＦＴ４０１の特性３０１、ＴＦＴ４０１のＶｇｓを大きくしたときの特性３０２、または、ＴＦＴ４０１のＶｇｓをさらに大きくしたときの特性３０３との交差点がピンチオフ点となる。ＴＦＴ４０１のＶｇｓを大きくしていくと動作点がより飽和領域の側に移動している。本実施形態では、Ｖｇｓが最小となる電位の関係をモニタ画素領域４２１で決定しているため、ＴＦＴ４０１と発光素子４０４との動作点が線形領域となることはない。
【００６４】
また、モニタ画素領域４２１が有するＴＦＴ４１１のサイズ（チャネル幅、チャネル長など）、及び特性（移動度、しきい値電圧など）は、表示画素領域４２２が有するＴＦＴ４０１のサイズ、及び特性と同一、又はその近傍にすることが望ましい。また、モニタ画素領域４２１が有する発光素子４１２の開口率、及び形状などは、表示画素領域４２２が有する発光素子４０４の開口率、形状と同一、又はその近傍にすることが望ましい。
【００６５】
本実施形態において、輝度階調を表現する方法として、デジタルアナログ変換回路４１９に入力するビデオ信号４２３により、デジタルアナログ変換回路４１９の出力を制御する。こうして、ソース信号線４０６の電位を変えることにより、ＴＦＴ４０１のゲート電圧を調整する。その結果、発光素子４０４に流れる電流値を変化させることで、輝度階調を表現する。
【００６６】
また、本実施形態において、ＴＦＴ４１１、及びＴＦＴ４０１はＰチャネル型ＴＦＴを用いたが、Ｎチャネル型ＴＦＴを用いてもよい。ＴＦＴ４１１にＮチャネル型ＴＦＴを用いる場合、ＴＦＴ４１１のゲートとＴＦＴ４１１のソースとドレインのうち一方とを接続する（つまり、電源線４１４と接続する）。
【００６７】
（第２の実施形態）
第２の構成の表示装置について、図５を用いて説明する。
【００６８】
図５において、５０１、５０２、及び５１１はＴＦＴ、５０３は容量素子、５０４、及び５１２は発光素子、５０５、及び５１３は対向電極、５０６はソース信号線、５０７はゲート信号線、５０９はソースドライバ、５１０はゲートドライバ、５１４、及び５２０は電源線、５１５はサンプリング線、５１６は定電流源、５１７、及び５１８はサンプリング回路、５１９はモニタ画素領域、５２１は表示画素領域である。
【００６９】
画素はそれぞれ、容量素子５０３と、発光素子５０４と、ＴＦＴ５０１とＴＦＴ５０２を有する。また、モニタ画素はそれぞれ、発光素子５１２と、ＴＦＴ５１１を有する。
【００７０】
定電流源５１６は電源線５１４、及びサンプリング回路５１７の入力と接続される。電源線５１４はＴＦＴ５１１のソースとドレインのうち一方と接続される。ＴＦＴ５１１のソースとドレインのうち他方はＴＦＴ５１１のゲート、サンプリング線５１５、及び発光素子５１２の一方の電極と接続される。サンプリング線５１５はサンプリング回路５１８の入力と接続される。サンプリング回路５１７の出力はソースドライバ５０９のレベルシフタ、バッファの電源と接続される。サンプリング回路５１８の出力はソースドライバ５０９のレベルシフタ、バッファの電源と接続される。ソースドライバ５０９の出力はソース信号線５０６と接続され、ゲートドライバ５１０の出力はゲート信号線５０７と接続される。電源線５２０はＴＦＴ５０１のソースとドレインのうち一方と接続される。ＴＦＴ５０１のソースとドレインのうち他方は発光素子５０４の一方の電極と接続される。ＴＦＴ５０１のゲートは容量素子５０３の一方の電極、及びＴＦＴ５０２のソースとドレインのうち一方と接続される。ＴＦＴ５０２のソースとドレインのうち他方はソース信号線５０６と接続される。ＴＦＴ５０２のゲートはゲート信号線５０７と接続されている。
【００７１】
ＴＦＴ５０１と発光素子５０４の一方の電極との接続点をノードＶｍ５０８とする。
【００７２】
図５の駆動方法について、説明する。
【００７３】
本発明では、表示する際に使用する表示画素領域５２１と、電位をサンプリングするためのモニタ画素領域５１９とを分けた構成としているがこれに限られない。
【００７４】
まず、モニタ画素領域５１９の動作について説明する。
【００７５】
モニタ画素領域５１９では、ＴＦＴ５１１と発光素子５１２との動作点がＴＦＴ５１１の飽和領域と線形領域との境界で動作するような関係となる電圧を調べる。
【００７６】
また、飽和領域と線形領域との境界はピンチオフ点と呼ばれる。Ｐチャネル型ＴＦＴの場合、ピンチオフ点では以下の式が満たされる。
Ｖｄｓ＝Ｖｇｓ−Ｖｔｈ
（Ｖｄｓ：ソースとドレインの間の電圧、Ｖｇｓ：ソースとゲートの間の電圧、Ｖｔｈ：しきい値電圧）
また、飽和領域では以下の式を満たす。
Ｖｄｓ＜Ｖｇｓ−Ｖｔｈ
また、線形領域では以下の式を満たす。
Ｖｄｓ＞Ｖｇｓ−Ｖｔｈ
【００７７】
モニタ画素領域５１９では、ＴＦＴ５１１のソースとドレインのうち他方とＴＦＴ５１１のゲートと発光素子５１２の一方の電極が接続され、ＴＦＴ５１１のソースとドレインの間と発光素子５１２に定電流を流すことで、ＴＦＴ５１１と発光素子５１２との動作点をピンチオフ点近くとなる電圧としている。定電流源は、電源線５１４から対向電極５１３へ電流を流す方向とし、ＴＦＴ５１１はＰチャネル型ＴＦＴであることから、ＴＦＴ５１１の電源線５１４に接続された側がソース、ＴＦＴ５１１の発光素子５１２に接続された側がドレインとなる。上記のモニタ画素領域５１９の接続関係より、ＴＦＴ５１１のドレイン電圧とゲート電圧が等しくなるため、ＴＦＴ５１１がノーマリーオンの場合（しきい値電圧が正の場合）に線形領域で動作し、ＴＦＴ５１１がノーマリーオフの場合（しきい値電圧が負の場合）に飽和領域で動作する。すなわち、ＴＦＴ５１１と発光素子５１２の動作点はピンチオフ点に極めて近い、又はピンチオフ点となる。
【００７８】
定電流源５１６の電流値は、表示画素領域５２１の発光素子５０４において発光させたい最大輝度時の電流値を、モニタ画素領域５１９の発光素子５１２の数だけ足し合わせた値である。例えば、表示画素領域５２１の発光素子５０４において、発光させたい最大輝度時の電流値をＩｐｉｘとすると、モニタ画素領域５１９の発光素子５１２がｎ個ある場合に、定電流源５１６から流す電流値は、ｎ×Ｉｐｉｘである。
【００７９】
次に、モニタ画素領域５１９の電位のサンプリング方法について説明する。
【００８０】
電源線５１４の電位、及びサンプリング線５１５の電位をサンプリングする。電源線５１４はＴＦＴ５１１のソース側の電位、サンプリング線５１５の電位はＴＦＴ５１１のゲートとドレインの電位となる。また、上記のように、ＴＦＴ５１１と発光素子５１２の動作点はＴＦＴ５１１のピンチオフ点に極めて近い、又はピンチオフ点である。
【００８１】
電源線５１４はサンプリング回路５１７の入力に接続されている。サンプリング回路５１７において電源線５１４の電位のサンプリングを行い、サンプリング回路５１７はサンプリングされた電位に対応した電位を出力する。また、このサンプリング回路５１７の構成は、どのような構成でもよく、特に限定しない。また、サンプリング回路５１７は必ずしも必要ではなく、サンプリング回路５１７を有さない構成としても良い。
【００８２】
サンプリング線５１５はサンプリング回路５１８の入力に接続されている。サンプリング回路５１８においてサンプリング線５１５の電位のサンプリングを行い、サンプリング回路５１８はサンプリングされた電位に対応した電位を出力する。また、このサンプリング回路の構成は、どのような構成でもよく、特に限定しない。また、サンプリング回路５１８は必ずしも必要ではなく、サンプリング回路５１８を有さない構成としても良い。
【００８３】
サンプリング回路５１７、及びサンプリング回路５１８の出力は、ソースドライバ５０９のレベルシフタ、及びバッファの電源と接続されている。
【００８４】
次に、表示画素領域５２１、ソースドライバ５０９、ゲートドライバ５１０の動作について説明する。
【００８５】
サンプリング回路５１７の出力は電源線５２０と接続され、モニタ画素領域５１９の電源線５１４の電位が出力されている。ここで、ソースドライバ５０９の構成は限定せず、サンプリング回路５１７、及びサンプリング回路５１８の出力電位をソース信号線５０６へ出力する構成であればよい。また、ゲートドライバ５１０の構成は限定せず、ゲート信号線５０７を走査する構成であればよい。
【００８６】
表示画素領域５２１において、電源線５２０からＴＦＴ５０１を介して発光素子５０４に電流を供給している。この電流は、ＴＦＴ５０１のゲートとソースの間の電圧（ゲート電圧）により制御され、ＴＦＴ５０１のゲートの電位はゲート信号線５０７により選択されＯＮとなったＴＦＴ５０２を介してソース信号線５０６から供給されている。また、このソース信号線により供給された電位は容量素子５０３に保持されるため、ゲート信号線５０７により選択されＯＮとなったＴＦＴ５０２がＯＦＦとなってもしばらくの間ＴＦＴ５０１のゲートの電位は保持される。
【００８７】
ここで、ソース信号線５０６より供給される電位はモニタ画素領域５１９の電源線５１４の電位とサンプリング線５１５の電位の間の値をもつ電位である。電源線５２０より供給される電位はモニタ画素領域５１９の電源線５１４の電位である。また、モニタ画素領域５１９の電源線５１４の電位とサンプリング線５１５の電位とは発光素子５１２が最大輝度時となる際の電位の関係を有しており、最大輝度時における動作点は、ＴＦＴ５１１のピンチオフ点近傍となる。
【００８８】
ソース信号線５０６の電位がサンプリング線５１５の電位のときにＴＦＴ５０１と発光素子５０４との動作点はピンチオフ点近くとなり、ソース信号線５０６の電位が電源線５１４の電位に近づいたとしても、上記の式（Ｖｄｓ＜Ｖｇｓ−Ｖｔｈの関係のとき飽和領域）より、ピンチオフ点からより飽和領域へ動作点が移動する。
【００８９】
また、モニタ画素領域５１９が有するＴＦＴ５１１のサイズ（チャネル幅、チャネル長など）、及び特性（移動度、しきい値電圧など）は、表示画素領域５２１が有するＴＦＴ５０１のサイズ、及び特性と同一、又はその近傍にすることが望ましい。また、モニタ画素領域５１９が有する発光素子５１２の開口率、及び形状などは、表示画素領域５２１が有する発光素子５０４の開口率、形状と同一、又はその近傍にすることが望ましい。
【００９０】
本実施形態において、輝度階調を表現する方法として、発光素子が発光している時間を制御する方法（時分割階調）がある。その場合、ソースドライバ５０９からはＴＦＴ５０１をＯＮする場合の信号電圧と、ＴＦＴ５０１をＯＦＦする場合の信号電圧との２値のみが、ソース信号線５０６へ出力される。
【００９１】
また、本実施形態において、ＴＦＴ５１１、及びＴＦＴ５０１はＰチャネル型ＴＦＴを用いたが、Ｎチャネル型ＴＦＴを用いてもよい。ＴＦＴ５１１にＮチャネル型ＴＦＴを用いる場合、ＴＦＴ５１１のゲートとＴＦＴ５１１のソースとドレインのうち一方とを接続する（つまり、電源線５１４と接続する）。
【００９２】
第１の実施形態、及び第２の実施形態において、図４、及び図５を用いてＴＦＴの配置を説明した。しかし、本発明において、ＴＦＴの配置は、図４、及び図５の配置に限定されない。第１の実施形態、及び第２の実施形態において説明した駆動ができさえすれば、任意の場所にＴＦＴを配置することが可能である。例えば、ビデオ信号とは異なる信号によって発光素子を非発光とするためにＴＦＴを追加してもよいし、駆動ＴＦＴのしきい値電圧を補正するためにＴＦＴを追加してもよい。
【００９３】
また、本発明において、ブロック図で示すソースドライバ、ゲートドライバ、サンプリング回路、及びデジタルアナログ変換回路等の回路構成は、第１の実施形態、及び第２の実施形態において説明した駆動ができさえすれば、どのようなものであってもよい。
【００９４】
本発明では、画素に信号を入力する駆動回路として公知なものを用いることができる。
【実施例１】
【００９５】
本発明の表示装置を実際に作製した例について説明する。
【００９６】
図６（Ａ）及び図６（Ｂ）は、発明を実施するための最良の形態で説明した第１の実施形態、及び第２の実施形態の表示装置の画素の断面図である。第１の実施形態、及び第２の実施形態の画素に配置されるトランジスタとして、ＴＦＴを用いた例を示す。
【００９７】
図６（Ａ）及び図６（Ｂ）において、１０００は基板、１００１は下地膜、１００２は半導体層、１１０２は半導体層、１００３は第１の絶縁膜、１００４はゲート電極、１１０４は容量素子の電極、１００５は第２の絶縁膜、１００６はソース電極又はドレイン電極、１００７は第１の電極、１００８は第３の絶縁膜、１００９は発光層、１０１０は第２の電極である。また、１１００はＴＦＴ、１０１１は発光素子、１１０１は容量素子である。
【００９８】
図６では、画素を構成する素子として、ＴＦＴ１１００と、容量素子１１０１と発光素子１０１１を代表で示した。なお、モニタ画素も同様の構成とすることができる。
【００９９】
図６（Ａ）の構成について説明する。
【０１００】
基板１０００としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板や半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板を用いても良い。基板１０００の表面を、ＣＭＰ法などの方法により平坦化しておいても良い。
【０１０１】
下地膜１００１としては、酸化珪素や、窒化珪素または窒化酸化珪素などの絶縁膜を用いることができる。下地膜１００１を設けることによって、基板１０００に含まれるナトリウム（Ｎａ）などのアルカリ金属やアルカリ土類金属が半導体層１００２に拡散しＴＦＴ１１００の特性に悪影響を与えるのを防ぐことができる。図６（Ａ）では、下地膜１００１を単層の構造としているが、２層以上の積層構造としてもよい。なお、石英基板など不純物の拡散がさして問題とならない場合には、下地膜１００１を必ずしも設ける必要はない。
【０１０２】
半導体層１００２及び半導体層１１０２としては、結晶性半導体膜や非晶質半導体膜を用いることができる。結晶性半導体膜は非晶質半導体膜を結晶化して得ることができる。結晶化方法としては、レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法等を用いることができる。半導体層１００２は、チャネル形成領域と、導電型を付与する不純物元素が添加された一対の不純物領域とを有する。なお、チャネル形成領域と一対の不純物領域との間に、不純物元素が低濃度で添加された不純物領域を有していてもよい。半導体層１１０２は、全体に導電型を付与する不純物元素が添加された構成とすることができる。
【０１０３】
第１の絶縁膜１００３は、酸化珪素、窒化珪素または窒化酸化珪素等を用い、単層または複数の膜の積層とすることができる。
【０１０４】
ゲート電極１００４及び容量素子の電極１１０４としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた一種の元素、またはこれらの元素を複数含む合金若しくは化合物からなる単層または積層構造を用いることができる。
【０１０５】
ＴＦＴ１１００は、半導体層１００２と、ゲート電極１００４と、半導体層１００２とゲート電極１００４との間の第１の絶縁膜１００３と、によって構成される。図６（Ａ）では、画素を構成するＴＦＴとして、発光素子１０１１の第１の電極１００７に接続されたＴＦＴ１１００のみを示したが、複数のＴＦＴを有する構成としてもよい。また、本実施例では、ＴＦＴ１１００をトップゲート型のトランジスタとして示したが、半導体層の下方にゲート電極を有するボトムゲート型のトランジスタであっても良いし、半導体層の上下にゲート電極を有するデュアルゲート型のトランジスタであっても良い。
【０１０６】
容量素子１１０１は、第１の絶縁膜１００３を誘電体とし、第１の絶縁膜１００３を挟んで対向する半導体層１１０２と容量素子の電極１１０４とを一対の電極として構成される。なお、図６（Ａ）では、画素が有する容量素子として、一対の電極の一方をＴＦＴ１１００の半導体層１００２と同時に形成される半導体層１１０２とし、他方の電極をＴＦＴ１１００のゲート電極１００４と同時に形成される容量素子の電極１１０４とした例を示したが、この構成に限定されない。
【０１０７】
第２の絶縁膜１００５としては、無機絶縁膜や有機絶縁膜の単層または積層を用いることができる。無機絶縁膜としては、ＣＶＤ法により形成された酸化シリコン膜や、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）法により形成された酸化シリコン膜などを用いることができ、有機絶縁膜としてはポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）、アクリルまたはポジ型感光性有機樹脂、ネガ型感光性有機樹脂等の膜を用いることができる。
【０１０８】
また、第２の絶縁膜１００５として、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料を用いることができる。この材料の置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０１０９】
ソース電極又はドレイン電極１００６としては、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、炭素（Ｃ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、白金（Ｐｔ）、銅（Ｃｕ）、タンタル（Ｔａ）、金（Ａｕ）、マンガン（Ｍｎ）から選ばれた一種の元素、またはこれらの元素を複数含む合金からなる単層または積層構造を用いることができる。
【０１１０】
第１の電極１００７及び第２の電極１０１０の一方もしくは両方を透明電極とすることができる。透明電極としては、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）その他の透光性酸化物導電材料を用いることができる。ＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯと記す）や、ＩＴＯ及び酸化チタンを含む酸化インジウムスズ（以下、ＩＴＴＯと記す）や、ＩＴＯ及び酸化モリブデンを含む酸化インジウムスズ（以下、ＩＴＭＯと記す）や、ＩＴＯにチタン、モリブデン又はガリウムを添加したものや、酸化珪素を含んだ酸化インジウムにさらに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したターゲットを用いて形成されたものを用いても良い。
【０１１１】
第１の電極１００７及び第２の電極１０１０の他方は、透光性を有さない材料で形成されていてもよい。例えば、リチウム（Ｌｉ）やセシウム（Ｃｓ）等のアルカリ金属、およびマグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（フッ化カルシウム、窒化カルシウム）の他、イッテルビウム（Ｙｂ）やエルビウム（Ｅｒ）等の希土類金属を用いることができる。
【０１１２】
第３の絶縁膜１００８としては、第２の絶縁膜１００５と同様の材料を用いて形成することができる。第３の絶縁膜１００８は、第１の電極１００７の端部を覆うように第１の電極１００７の周辺に形成され、隣り合う画素において発光層１００９を分離する機能を有する。
【０１１３】
発光層１００９は、単層または複数の層で構成されている。複数の層で構成されている場合、これらの層は、キャリア輸送特性の観点から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などに分類することができる。なお各層の境界は必ずしも明確である必要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場合もある。各層には、有機系の材料、無機系の材料を用いることが可能である。有機系の材料として、高分子系、中分子系、低分子系のいずれの材料も用いることが可能である。
【０１１４】
発光素子１０１１は、発光層１００９と、発光層１００９を介して重なる第１の電極１００７及び第２の電極１０１０とによって構成される。第１の電極１００７及び第２の電極１０１０の一方が陽極に相当し、他方が陰極に相当する。発光素子１０１１は、陽極と陰極の間にしきい値電圧より大きい電圧が順バイアスで印加されると、陽極から陰極に電流が生じて発光する。
【０１１５】
図６（Ｂ）の構成について説明する。なお、図６（Ａ）と同様の部分には同じ符号を用いて示し、説明は省略する。
【０１１６】
図６（Ｂ）は、図６（Ａ）において、第２の絶縁膜１００５と第３の絶縁膜１００８の間に第４の絶縁膜１１０８を有する構成である。
【０１１７】
ソース電極又はドレイン電極１００６と第１の電極１００７とは、第４の絶縁膜１１０８に設けられたコンタクトホールにおいて、接続用電極１１０６によって接続されている。
【０１１８】
第４の絶縁膜１１０８は、第２の絶縁膜１００５と同様の構成とすることができる。接続用電極１１０６は、ソース電極又はドレイン電極１００６と同様の構成とすることができる。
【０１１９】
本実施例は、発明を実施する最良の形態と自由に組み合わせて実施することができる。
【実施例２】
【０１２０】
本実施例では、表示装置の封止を行った構成について、図７を用いて説明する。図７（Ａ）は、表示装置を封止することによって形成された表示パネルの上面図であり、図７（Ｂ）、図７（Ｃ）はそれぞれ図７（Ａ）のＡ−Ａ’における断面図である。図７（Ｂ）と図７（Ｃ）とは、異なる方法で封止を行った例である。
【０１２１】
図７（Ａ）乃至図７（Ｃ）において、基板１３０１上には、複数の画素を有する表示部１３０２が配置され、これらを囲むようにしてシール材１３０６が設けられ封止用の材料１３０７が貼り付けられている。画素の構造については、上述の発明を実施するための最良の形態や、実施例１で示した構成を用いることができる。
【０１２２】
図７（Ｂ）の表示パネルでは、図７（Ａ）の封止用の材料１３０７は、対向基板１３２１に相当する。シール材１３０６を接着層として用いて透明な対向基板１３２１が貼り付けられ、基板１３０１、対向基板１３２１及びシール材１３０６によって密閉空間１３２２が形成される。対向基板１３２１には、カラーフィルタ１３２０と該カラーフィルタを保護する保護膜１３２３が設けられる。表示部１３０２に配置された発光素子から発せられる光は、該カラーフィルタ１３２０を介して外部に放出される。密閉空間１３２２は、不活性な樹脂もしくは液体などで充填される。なお、密閉空間１３２２に充填する樹脂として、吸湿材を分散させた透光性を有する樹脂を用いても良い。また、シール材１３０６と密閉空間１３２２に充填される材料とを同一の材料として、対向基板１３２１の接着と表示部１３０２の封止とを同時に行っても良い。
【０１２３】
図７（Ｃ）に示した表示パネルでは、図７（Ａ）の封止用の材料１３０７は、封止用の材料１３２４に相当する。シール材１３０６を接着層として用いて封止用の材料１３２４が貼り付けられ、基板１３０１、シール材１３０６及び封止用の材料１３２４によって密閉空間１３０８が形成される。封止用の材料１３２４には予め凹部の中に吸湿剤１３０９が設けられ、上記密閉空間１３０８の内部において、水分や酸素等を吸着して清浄な雰囲気に保ち、発光素子の劣化を抑制する役割を果たす。この凹部は目の細かいメッシュ状のカバー材１３１０で覆われている。カバー材１３１０は空気や水分は通すが、吸湿剤１３０９は通さない。なお、密閉空間１３０８は、窒素もしくはアルゴン等の希ガスで充填しておけばよく、不活性であれば樹脂もしくは液体で充填することも可能である。
【０１２４】
基板１３０１上には、表示部１３０２等に信号を伝達するための入力端子部１３１１が設けられ、該入力端子部１３１１へはＦＰＣ（フレキシブルプリントサーキット）１３１２を介して映像信号等の信号が伝達される。入力端子部１３１１では、基板１３０１上に形成された配線とＦＰＣ１３１２に設けられた配線とを、導電体を分散させた樹脂（異方性導電樹脂：ＡＣＦ）を用いて電気的に接続してある。
【０１２５】
表示部１３０２が形成された基板１３０１上に、表示部１３０２に信号を入力する駆動回路が一体形成されていても良い。表示部１３０２に信号を入力する駆動回路をＩＣチップで形成し、基板１３０１上にＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）で接続しても良いし、ＩＣチップをＴＡＢ（Ｔａｐｅ  Ａｕｔｏ  Ｂｏｎｄｉｎｇ）やプリント基板を用いて基板１３０１上に配置しても良い。
【０１２６】
本実施例は、発明を実施するための最良の形態、実施例１と自由に組み合わせて実施することができる。
【実施例３】
【０１２７】
本発明は、表示パネルに信号を入力する回路を実装した表示モジュールに適用することができる。
【０１２８】
図８は表示パネル１２００と回路基板１２０４を組み合わせた表示モジュールを示している。
【０１２９】
図８では、回路基板１２０４上にコントロール回路１２０５や信号分割回路１２０６などが形成されている例を示した。回路基板１２０４上に形成される回路はこれに限定されない。表示パネルを制御する信号を生成する回路であればどのような回路が形成されていてもよい。
【０１３０】
回路基板１２０４上に形成されたこれらの回路から出力された信号は、接続配線１２０７によって表示パネル１２００に入力される。
【０１３１】
表示パネル１２００は、表示部１２０１と、ソースドライバ１２０２と、ゲートドライバ１２０３とを有する。表示パネル１２００の構成は、実施例２等で示した構成と同様とすることができる。図８では、表示部１２０１が形成された基板と同一基板上に、ソースドライバ１２０２及びゲートドライバ１２０３が形成されている例を示した。しかし、本発明の表示モジュールはこれに限定されない。表示部１２０１が形成された基板と同一基板上にゲートドライバ１２０３のみが形成され、ソースドライバは回路基板上に形成されていても良い。ソースドライバ及びゲートドライバの両方が回路基板上に形成されていても良い。
【０１３２】
このような表示モジュールを組み込んで、様々な電子機器の表示部を形成することができる。
【０１３３】
本実施例は、発明を実施するための最良の形態、及び実施例１、実施例２と自由に組み合わせて実施することができる。
【実施例４】
【０１３４】
本発明の表示モジュールを用いた電子機器として、ビデオカメラやデジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体読み込み部を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、自発光型の表示装置を用いることが望ましい。本発明は、消費電力の低減が重要な課題となる携帯情報機器に特に有効である。
【０１３５】
電子機器の具体例を図９に示す。なお、ここで示す電子機器はごく一例であり、これらの用途に限定するものではない。
【０１３６】
図９（Ａ）はディスプレイであり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の表示モジュールは表示部２００３に用いることが出来る。なお、ディスプレイには、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０１３７】
図９（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明の表示モジュールは表示部２１０２に用いることが出来る。
【０１３８】
図９（Ｃ）はパーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングパッド２２０６等を含む。本発明の表示モジュールは表示部２２０３に用いることが出来る。
【０１３９】
図９（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の表示モジュールは表示部２３０２に用いることが出来る。
【０１４０】
図９（Ｅ）は記録媒体読み込み部を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明の表示モジュールはこれら表示部Ａ２４０３、表示部Ｂ２４０４に用いることが出来る。なお、記録媒体を備えた画像再生装置にはゲーム機器なども含まれる。
【０１４１】
図９（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明の表示モジュールは表示部２５０２に用いることが出来る。
【０１４２】
図９（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明の表示モジュールは表示部２６０２に用いることが出来る。
【０１４３】
ここで図９（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明の表示モジュールは表示部２７０３に用いることが出来る。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電力を更に抑えることが出来る。
【０１４４】
なお、将来的に発光素子の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０１４５】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、本発明の表示モジュールは動画表示に好ましい。
【０１４６】
また、本発明の表示装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に表示モジュールを用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０１４７】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
【０１４８】
本実施例は、発明を実施するための最良の形態、及び実施例１乃至実施例３と自由に組み合わせて実施することができる。
【図面の簡単な説明】
【０１４９】
【図１】従来の画素の構成を示す回路図。
【図２】図１の画素の特性を示す図。
【図３】本発明の画素の特性を示す回路図。
【図４】本発明の画素の構成を示す回路図。
【図５】本発明の画素の構成を示す回路図。
【図６】本発明の実施例１を示す図。
【図７】本発明の実施例２を示す図。
【図８】本発明の実施例３を示す図。
【図９】本発明の電子機器の例を示す図。
【符号の説明】
【０１５０】
４０１  ＴＦＴ
４０２  ＴＦＴ
４０３  容量素子
４０４  発光素子
４０５  対向電極
４０６  ソース信号線
４０７  ゲート信号線
４０８  ノードＶｍ
４０９  ソースドライバ
４１０  ゲートドライバ
４１１  ＴＦＴ
４１２  発光素子
４１３  対向電極
４１４  電源線
４１５  サンプリング線
４１６  定電流源
４１７  サンプリング回路
４１８  サンプリング回路
４１９  デジタルアナログ変換回路
４２０  電源線
４２１  モニタ画素領域
４２２  表示画素領域
４２３  ビデオ信号
【図１】
2006309172.tif 000003
【図２】
2006309172.tif 000004
【図３】
2006309172.tif 000005
【図４】
2006309172.tif 000006
【図５】
2006309172.tif 000007
【図６】
2006309172.tif 000008
【図７】
2006309172.tif 000009
【図８】
2006309172.tif 000010
【図９】
2006309172.tif 000011