(57)【要約】【課題】制御信号入力に対して利得がデシベル表示で線形に変化する可変利得特性が得られ、アナログ信号処理に適した可変利得回路を搭載した半導体集積回路を提供する。【解決手段】利得制御信号Ｖｃに対して所定の利得特性を有する第１の可変利得回路１１と、制御信号入力Control によりインピーダンスが制御される可変抵抗もしくはトランスコンダクタンス素子１０１が用いられたアクティブインピーダンスブリッジ回路１０を有し、制御信号入力Control に対して第１の可変利得回路の利得特性とは逆関数に相当する利得特性を有する利得制御回路１とを具備する。【選択図】    図１
2006325005.tif 000002
【特許請求の範囲】
【請求項１】
利得制御信号に対して所定の利得特性を有する第１の可変利得回路と、
制御信号入力によりインピーダンスが制御される可変抵抗もしくはトランスコンダクタンス素子が用いられたアクティブインピーダンスブリッジ回路を有し、制御信号入力に対して前記第１の可変利得回路の利得特性とは逆関数に相当する利得特性を有する利得制御回路とを具備し、
前記第１の可変利得回路は前記制御信号入力に対して利得がデシベル表示で線形に変化する出力信号を生成することを特徴とする半導体集積回路。
【請求項２】
前記第１の可変利得回路は、
差動入力を受ける一対の入力トランジスタと、前記一対の入力トランジスタの負荷として接続された負荷抵抗と、前記一対の入力トランジスタの一端電極相互間に接続され、前記利得制御回路から供給される利得制御信号によって制御される抵抗素子あるいは抵抗性素子とを有し、
前記利得制御回路は、
二対のインピーダンス素子がブリッジ接続されており、少なくとも一対をなす二辺のインピーダンス素子として可変抵抗もしくはトランスコンダクタンス素子が用いられ、前記二辺のインピーダンス素子のうちの第１のインピーダンス素子は前記制御信号入力によりインピーダンスが制御されるアクティブインピーダンスブリッジ回路と、
前記アクティブインピーダンスブリッジ回路を動作状態にするバイアス電流を与える電流源と、
前記アクティブインピーダンスブリッジ回路の一対の中点に一対の入力端子が接続されて演算増幅し、前記利得制御信号を出力する演算増幅器と、
前記演算増幅器から出力する信号に基づいて前記アクティブインピーダンスブリッジ回路の二辺のインピーダンス素子のうちの第２のインピーダンス素子のインピーダンスを前記第１のインピーダンス素子のインピーダンスの変化方向とは逆方向に制御する第２の可変利得回路とを有することを特徴とする請求項１記載の半導体集積回路。
【請求項３】
前記第１の可変利得回路および前記第２の可変利得回路は、それぞれ指数関数特性を有する素子を用いて実現されたことを特徴とする請求項２記載の半導体集積回路。
【請求項４】
前記アクティブインピーダンスブリッジ回路の第１のインピーダンス素子は、制御信号入力に応じてインピーダンスが変化する回路が用いられていることを特徴とする請求項３記載の半導体集積回路。
【請求項５】
記録信号再生装置の再生ヘッドアンプから入力するアナログ信号を増幅処理する可変利得増幅器を含むアナログ信号プロセッサと、
前記アナログ信号プロセッサから入力するアナログ信号を受けてデジタル信号に変換処理するアナログデジタルコンバータを含むデジタル信号プロセッサと、
前記デジタル信号プロセッサから前記アナログ信号プロセッサに利得制御信号を帰還させる自動利得制御回路とを有し、
前記可変利得増幅器として請求項１乃至４のいずれか１つに記載の前記第１の可変利得回路および利得制御回路が用いられていることを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路(LSI) に係り、特にLSI に搭載される可変利得回路に関するもので、例えば電子機器において増幅器の利得制御やアナログ信号の演算処理に使用されるものである。
【背景技術】
【０００２】
近年、電子機器の小型化に伴い、従来は個別部品で構成されていた回路ブロックの多くが集積化されている。特に、従来は別々のLSI として実現されていたアナログ機能ブロックとデジタル機能ブロックを融合し、システムLSI として様々の機能を集積化する方向が顕著となっている。このような背景から、従来は個別素子やアナログ機能単体のLSI によって構成されていた回路要素も、集積化に適した回路構成として実現する必要が強くなってきた。特に、データコンバータは、アナログ回路とデジタル回路を混載させる橋渡しの機能として極めて重要な回路ブロックである。
【０００３】
しかし、データコンバータへ入力する実際の信号量の多くは、アナログ量であり、かつ、微量であり、それらの信号を直接にデータコンバータへ入力することは困難なことが多く、適宜に信号レベルを調整しなければならない。そこで、制御信号に対して利得が線形に変化するような可変利得増幅器の実現が必要になる。
【０００４】
可変利得増幅器には様々な形態があるが、バイポーラトランジスタやMOS トランジスタで構成される増幅器のトランスコンダクタンスをバイアス電流などで可変させることによって利得を可変する方法が挙げられる。この時、利得はトランスコンダクタンスに比例し、トランスコンダクタンスはバイアス電流に比例するので、制御電圧に対してバイアス電流がデシベル表示で線形に変化する指数変換回路を実現することが重要な課題となる。
【０００５】
利得可変の機能は、アナログ信号処理では乗算動作を行うことに等しい。乗除算機能をアナログ回路で実現するには、加算、減算に比べて工夫が必要となり、使用可能な基本回路の一つとして、バイポーラトランジスタを用いたギルバート型掛算回路（非特許文献１参照）が挙げられる。このギルバートセルは、基本的には、バイポーラ素子の指数関数をベースとした伝達特性を利用することが前提となっている。
【０００６】
一方、近年のLSI システムは、CMOS素子の使用が主流になっており、バイポーラCMOSなどのプロセスが用いられることもあるが、CMOS素子のみによる実現の要求は高い。
【０００７】
図２は、MOS トランジスタを用いた可変利得回路の一例を示す。この可変利得回路において、信号入力用の一対のNMOSトランジスタＴ１，Ｔ２は、各ゲートが対応して信号入力端子IN,INXに接続され、各ソース端子間に可変線形抵抗Rgm 用のNMOSトランジスタＴ３が接続され、各ドレインと電源ノード間に負荷抵抗ＲＬが接続され、各ソースと接地ノードとの間にバイアス電流源ＩＢが接続されている。上記Rgm 用のNMOSトランジスタＴ３のゲートには制御電圧Ｖｃが入力され、このＶｃによりNMOSトランジスタＴ３によるRgm が可変される。
【０００８】
図２に示した可変利得回路の利得は、負荷抵抗ＲＬと可変線形抵抗Rgm との比（RL/Rgm）となり、Ｖｃ入力によってRgm を可変することにより利得を可変することが可能となる。この場合、MOS トランジスタＴ３は、入力信号に対して伝達特性が二乗特性により変化するので、図２の可変利得回路の利得RL/Rgmは、図３（ａ）に示すように制御電圧Ｖｃに対して二乗特性を示すように変化する。
【０００９】
しかし、一般的に、可変利得を必要とするアナログ信号処理では、制御信号に対して利得が線形に変化することが要求される場合が多い。
【００１０】
また、図２の可変利得回路では、信号入力用の一対のNMOSトランジスタＴ１，Ｔ２のゲート・ソース間電圧、および、Rgm 用のNMOSトランジスタＴ３のドレイン・ソース端電圧の関係において、NMOSトランジスタＴ３が線形領域にバイアスされるようにＶｃを決定する必要がある。このＶｃが適切に決定されないと、Rgm 用のNMOSトランジスタＴ３がスイッチ素子として動作し、Ｖｃに対して利得を可変する機能が働かなくなる。
【００１１】
なお、特許文献１には、可変利得回路の一例が開示されている。
【特許文献１】特開２００４−１２８７３９号公報
【非特許文献１】B. Gilbert. "A precise Four-quadrant multiplier with subnanosecond response," IEEE Journal of solid-state circuits, vol. SC-3, pp. 365-373, December 1968.
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は前記した従来の問題点を改善すべくなされたもので、制御信号入力に対して利得がデシベル表示で線形に変化する可変利得特性が得られ、アナログ信号処理に適した可変利得回路を搭載した半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の第１の態様の半導体集積回路は、利得制御信号に対して所定の利得特性を有する第１の可変利得回路と、制御信号入力によりインピーダンスが制御される可変抵抗もしくはトランスコンダクタンス素子が用いられたアクティブインピーダンスブリッジ回路を有し、制御信号入力に対して前記第１の可変利得回路の利得特性とは逆関数に相当する利得特性を有する利得制御回路とを具備し、前記第１の可変利得回路は前記制御信号入力に対して利得がデシベル表示で線形に変化する出力信号を生成することを特徴とする。
【００１４】
本発明の第２の態様の半導体集積回路は、記録信号再生装置の再生ヘッドアンプから入力するアナログ信号を増幅処理する可変利得増幅器を含むアナログ信号プロセッサと、前記アナログ信号プロセッサから入力するアナログ信号を受けてデジタル信号に変換処理するアナログデジタルコンバータを含むデジタル信号プロセッサと、前記デジタル信号プロセッサから前記アナログ信号プロセッサに利得制御信号を帰還させる自動利得制御回路とを有し、前記可変利得増幅器として本発明の第１の態様の半導体集積回路における前記第１の可変利得回路および利得制御回路が用いられていることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、制御信号入力に対して利得がデシベル表示で線形に変化する可変利得特性が得られ、アナログ信号処理に適した可変利得回路を搭載した半導体集積回路を提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して本発明の実施形態を説明する。この説明に際して、全図にわたり共通する部分には共通する参照符号を付す。
【００１７】
＜第１の実施形態＞
図１は、本発明の半導体集積回路に搭載された可変利得増幅器の第１の実施形態を示す回路図である。
【００１８】
図１に示す可変利得増幅器は、制御信号入力Control により利得制御され、利得制御信号Ｖｃを生成する利得制御回路１と、この利得制御回路１から供給される利得制御信号Ｖｃに対して所定の利得特性を有する第１の可変利得回路１１とからなる。ここで、利得制御回路１は、制御信号入力Control に対して第１の可変利得回路１１の利得特性とは逆関数に相当する利得特性を有する利得制御信号Ｖｃを生成する。これにより、第１の可変利得回路１１は、制御信号入力Control に対してデシベル（ｄＢ）表示の利得が線形に変化する出力信号OUT を生成する。
【００１９】
図２は、図１中の第１の可変利得回路１１の構成の一例を示す。また、図３（ａ）は図２に示した第１の可変利得回路１１の利得可変特性を、図３（ｂ）は図１に示した利得制御回路１の利得可変特性を、図３（ｃ）は図１に示した可変利得増幅器の全体の利得可変特性をそれぞれ示す。
【００２０】
図２に示す第１の可変利得回路１１は、差動入力端子から入力する差動入力を受ける一対の入力トランジスタ（例えばMOS トランジスタ）Ｔ１，Ｔ２と、この各トランジスタＴ１，Ｔ２の負荷として接続された負荷抵抗ＲＬと、一対の入力トランジスタＴ１，Ｔ２の一端側電極（本例ではソース）相互間に接続され、利得制御信号Ｖｃによって制御される抵抗素子（あるいは抵抗性素子）Ｔ３とを有する。
【００２１】
これに対して、図１中の利得制御回路１の構成の一例は、制御信号入力Control によりインピーダンスが制御される可変抵抗もしくはトランスコンダクタンス素子が用いられたアクティブインピーダンスブリッジ回路１０と、このアクティブインピーダンスブリッジ回路１０を動作状態にするためのバイアス電流を与える電流源１３と、演算増幅器１４と、図２に示した第１の可変利得回路１１と同様の構成を有する第２の可変利得回路１２とを有する。
【００２２】
ここで、上記アクティブインピーダンスブリッジ回路１０は、二対のインピーダンス素子がブリッジ接続されてなり、少なくとも第１の対をなす二辺のインピーダンス素子である第１のインピーダンス素子１０１および第２のインピーダンス素子１０２として、可変抵抗もしくはトランスコンダクタンス素子が用いられる。そして、第１のインピーダンス素子１０１は、制御信号入力Control によりインピーダンス（可変抵抗）が制御され、第２のインピーダンス素子１０２は、第１のインピーダンス素子１０１のインピーダンスの変化方向とは逆方向にインピーダンスが変化するように第２の可変利得回路１２により制御される。
【００２３】
演算増幅器１４は、アクティブインピーダンスブリッジ回路１０の一対の中点Ｎ１，Ｎ２に一対の入力端子が接続されて演算増幅し、利得制御信号Ｖｃを出力する。この演算増幅器１４から出力する利得制御信号Ｖｃは、第２の可変利得回路１２の利得制御端子に入力される。これにより、第２の可変利得回路１２は、一対の中点Ｎ１，Ｎ２が同電位になるように第２のインピーダンス素子１０２のインピーダンスをフィードバック制御する。
【００２４】
なお、アクティブインピーダンスブリッジ回路１０の第２の対をなす二辺のインピーダンス素子として、それぞれ固定抵抗を用いてもよいが、本例では、第２のインピーダンス素子１０２に対向する一辺には可変抵抗もしくはトランスコンダクタンス素子からなる第３のインピーダンス素子１０３が用いられ、残りの辺には固定抵抗１０４が用いられている。
【００２５】
そして、上記第３のインピーダンス素子１０３のインピーダンスは、例えば第２の可変利得回路１０２と同様の構成を有し、利得が固定された固定利得回路１５により制御される。このように第３のインピーダンス素子１０３および固定利得回路１５を用いる理由は、第２のインピーダンス素子１０２および第２の可変利得回路１２とのペア性を持たせることにより、アクティブインピーダンスブリッジ回路１０に対する制御性を高めることが望ましいからである。
【００２６】
なお、第１のインピーダンス素子１０１は、例えば図４（ａ）〜（ｄ）に示すような回路で実現することができる。
【００２７】
すなわち、図４（ａ）に示す回路は、電圧入力Ｖinに応じて電流入力Ｉinを可変利得増幅器５１に入力し、利得制御入力gm controlにより可変利得増幅器５１を制御することによってインピーダンスあるいは抵抗値を変化させることができる。
【００２８】
図４（ｂ）に示す回路は、MOSトランジスタ５２のゲートに制御電圧Ｖｃを入力し、制御電圧Ｖｃに応じてMOSトランジスタ５２のドレイン・ソース間の抵抗値を変化させることができる。
【００２９】
図４（ｃ）に示す回路は、複数の抵抗素子５３１〜５３ｎを直列接続するとともに、各抵抗素子５３１〜５３ｎの一端にそれぞれ対応して複数のスイッチ素子５４０〜５４ｎの一端を接続し、この複数のスイッチ素子５４０〜５４ｎの各他端を一括接続している。そして、複数のスイッチ素子５４０〜５４ｎをそれぞれ対応して複数のスイッチ選択信号D0〜DNにより択一的にオンさせることにより、複数の抵抗素子５３１〜５３ｎの一端ノードＡと複数のスイッチ素子５４０〜５４ｎの一括接続されたノードＢとの間の抵抗値を変化させることができる。
【００３０】
図４（ｄ）に示す回路は、抵抗分割を利用したデジタルアナログコンバータ（DAC）５５の出力電圧ＶｃをMOSトランジスタ５６のゲートに入力し、DAC５５のデジタル信号入力D0〜DNを制御することによって、MOSトランジスタ５６のドレイン・ソース間の抵抗値を変化させることができる。
【００３１】
また、第２のインピーダンス素子１０２、第２のインピーダンス素子１０３、固定抵抗１０４は、図４（ａ）、（ｂ）に示した回路を使用し易いので、それらを使用することが望ましい。
【００３２】
第２の可変利得回路１２、固定利得回路１５のバイアス入力として、それぞれの信号増幅動作を可能にするとともに、アクティブインピーダンスブリッジ回路１０を動作状態にするバイアス電流を決定する基準電圧Ｖref が必要とされる。
【００３３】
上記構成において、第１の可変利得回路１１は、利得制御信号Ｖｃにより制御される。第１の可変利得回路１１の利得は、本来、図３（ａ）に示したように変化する。この場合、利得制御信号Ｖｃを生成する図１中の利得制御回路１が、第１の可変利得回路１１の伝達特性に対して逆関数の伝達特性を有する。通常、逆関数の伝達特性を有する回路を実現するためには割り算回路等が使用されるが、ここではアクティブインピーダンスプリッジ回路１０の平衡条件を利用して逆関数特性を実現している。アクティブインピーダンスプリッジ回路１０は、インピーダンス素子１０１〜１０４の相対精度を利用して逆関数特性を実現できるので、抵抗等の素子の絶対精度が高くない集積回路上における実装に適している。
【００３４】
図１に示したような構成によれば、利得制御回路１は、制御信号入力Control によりインピーダンスが制御される可変抵抗もしくはトランスコンダクタンス素子が用いられたアクティブインピーダンスブリッジ回路１０を有し、図３（ｂ）に示したように、制御信号入力Control に対して第１の可変利得回路１１の利得特性とは逆関数に相当する利得特性を有する第２の可変利得回路１２とを具備する。上記アクティブインピーダンスブリッジ回路１０を構成するインピーダンス素子の相対比は、製造プロセスのばらつきがあったとしても一定であるので、利得制御回路１の伝達特性は製造プロセスのばらつきに依存しないで安定に制御される。
【００３５】
上記実施形態の可変利得増幅器によれば、図３（ｃ）に示したように、第１の可変利得回路１１は制御信号入力Control に対してデシベル表示の利得が線形に変化する出力信号を生成する。
【００３６】
次に、図１中の第２の可変利得回路１２の動作（作用、機能）を詳細に説明する。
【００３７】
第２の可変利得回路１２は、信号増幅を可能にするバイアス電圧が入力端子に与えられ、その出力電圧はアクティブインピーダンスブリッジ回路１０の一辺のインピーダンスに入力され、インピーダンスが制御される。そして、このアクティブインピーダンスブリッジ回路１０の中点Ｎ１，Ｎ２が一定になるように、演算増幅器１４の出力Ｖｃにより第２の可変利得回路１２がフィードバック制御され、アクティブインピーダンスブリッジ回路１０が平衡関係を保つように動作する。
【００３８】
また、アクティブインピーダンスブリッジ回路１０の各辺のうちで、第１のインピーダンス素子１０１のインピーダンス（可変抵抗）を制御信号入力Control により制御する。
【００３９】
ここで、第２の可変利得回路１２の出力電圧の変化は、本来、図３（ａ）に示すように制御信号入力Control に対して二乗特性を示し、この第２の可変利得回路１２の出力電圧により制御されるアクティブインピーダンスブリッジ回路１０の第２のインピーダンス素子１０２の変化も二乗特性を示す。この時、アクティブインピーダンスブリッジ回路１０は平衡条件を保とうとするために、演算増幅器１４の出力電圧Ｖｃが変化し、第２の可変利得回路１２の利得を変化させる。この際、アクティブインピーダンスブリッジ回路１０の各辺のうちで、第２の可変利得回路１２の出力により制御される第２のインピーダンス素子１０１と制御信号入力Control により制御される第１のインピーダンス素子１０１のインピーダンスは、互いに逆数の関係になるように変化する。また、この条件を保つように第２の可変利得回路１２にフィードバック制御がかかる時に、第２の可変利得回路１２のバイアスは、MOS 抵抗が線形に動作する範囲を保つことにもなる。
【００４０】
このようなアクティブインピーダンスブリッジ回路１０の動作を通して、第２の可変利得回路１２の特性が二乗特性であっても、図３（ｂ）に示すように、利得制御信号Ｖｃは二乗特性の逆関数を通したような特性を示す。つまり、二乗特性を相殺するように第２の可変利得回路１２を制御する。
【００４１】
このような逆関数特性を保持する利得制御信号Ｖｃにより第１の可変利得回路１１の利得制御に利用することにより、結果的に、アクティブインピーダンスブリッジ回路１０のインピーダンス（可変抵抗）を制御信号入力Control により変化させることにより、第１の可変利得回路１１は、制御信号入力Control に対して利得が線形に変化することが可能となる。
【００４２】
図５は、図１に示した可変利得増幅器を信号再生装置の再生ヘッドアンプから入力するアナログ信号を増幅処理する可変利得増幅器に適用した場合の一例を示している。
【００４３】
図５において、ハードディスク４０の記録信号をピックアップするヘッドアンプ(Head amp.)４１からフロントエンド部であるアナログ信号プロセッサ(Analog signal processing)４２を経て得られる信号は、その動作状態によって振幅レベルが変動されることが予想される。信号振幅が大きすぎると、後段に配置されているデジタル信号を処理するためのバックエンド部であるデジタル信号プロセッサ(Digital signal processing）４３のアナログデジタルコンバータ(ADC)４４の許容入力範囲を超えてしまい、本来の信号値がデジタルデータに正しく変換されないことが生じる。
【００４４】
そこで、アナログ信号プロセッサ４２は、デジタル信号プロセッサから４３から自動利得制御回路（AGC）４７を介して帰還された利得制御信号を受けてアナログ信号を適宜に適当な大きさに制御することが必要となる。このアナログ信号プロセッサ４２でアナログ信号を処理するための主要な構成要素の一つが可変利得増幅器(VGA)４５である。この可変利得増幅器４５は、制御信号を受けて利得を可変することにより、入力信号の大小変化するレベルをある一定のレベルに調整し、ロウパスフィルタ（LPF ）４６を介してADC４４へ最適な信号を伝達する役目を担う。
【００４５】
ここで、この可変利得増幅器４５は、数十ｍＶの電圧から数Ｖ程度の範囲の信号が入力されることが予想され、この入力信号のダイナミックレンジは利得が固定の通常の増幅器の入力信号のダイナミックレンジに比べて大きくなる。この時、デジタル信号プロセッサ４３側からの信号制御を考えた場合、制御信号に対して利得を線形に制御する方が、制御が容易になる場合が多いので、制御信号に対して利得が線形に変化するような可変利得の実現が必要になる。したがって、上記した半導体集積回路において、可変利得増幅器４５として図１に示した可変利得増幅器を適用すると、利得制御が容易になる。
【図面の簡単な説明】
【００４６】
【図１】本発明の半導体集積回路に搭載された可変利得増幅器の第１の実施形態を示す回路図。
【図２】図１中の第１の可変利得回路の構成の一例を示す回路図。
【図３】図１中の第１の可変利得回路の利得可変特性、利得制御回路の利得可変特性および可変利得増幅器の全体の利得可変特性を示す特性図。
【図４】図１中のインピーダンス素子の具体的な複数の回路例を示す回路図。
【図５】図１に示した可変利得増幅器をハードディスク装置のヘッドアンプ出力側に適用した場合の一例を示すブロック図。
【符号の説明】
【００４７】
１…利得制御回路、１０…アクティブインピーダンスブリッジ回路、１１…第１の可変利得回路、１２…第２の可変利得回路、１３…電流源、１４…演算増幅器。
【図１】
2006325005.tif 000003
【図２】
2006325005.tif 000004
【図３】
2006325005.tif 000005
【図４】
2006325005.tif 000006
【図５】
2006325005.tif 000007