(57)【要約】【課題】ウェハバーンインシステムにおけるＤＣパラメータの測定を行うＤＣブロックの接続状態をより簡素化し、ＤＣブロックのハードウェア的な構成を簡素化すると共に、より多くのＤＵＴを受容できるようにすることにより、ＤＣパラメータの測定による工程時間を短縮できるようにするＤＣパラメータ測定装置を提供すること。【解決手段】本発明によるウェハバーンインシステムにおけるＤＣパラメータ測定装置は、ＤＣパラメータを測定するためのｎ個の同じ回路からなり、それらのｎ個の回路は、１：１に対応して接続されたｎ個のスイッチング手段（ＤＲｙ）を介してそれぞれ１８個のＤＵＴと接続されることを特徴とする。【選択図】図４
2006013009.tif 000002
【特許請求の範囲】
【請求項１】
ウェハバーンインシステムで半導体素子に対するＤＣパラメータを測定するための装置であって、
前記ＤＣパラメータを測定するためのｎ個の同じ回路を備え、前記ｎ個の回路は、１：１に対応して接続されたｎ個のスイッチング手段（ＤＲｙ）を介してそれぞれ１８個のＤＵＴ（Ｄｅｖｉｃｅ  Ｕｎｄｅｒ  Ｔｅｓｔ）と接続される、ウェハバーンインシステムのＤＣパラメータ測定装置。
【請求項２】
前記各ＤＵＴは、ｍ個のＰＤ（Ｐｕｌｓｅ  Ｄｒｉｖｅｒ）ブロックと、前記各ＰＤブロックと１：１に対応して接続され、前記ＤＣパラメータを測定する過程でターンオフ制御されるｍ個の第２のスイッチング手段（ＰＲｙ）と、前記スイッチング手段（ＤＲｙ）と接続され、前記ＤＣパラメータを測定する過程でターンオン制御されるｍ個の第３のスイッチング手段（ＰＲｙ′）を備える回路を介して接続される、請求項１に記載のウェハバーンインシステムのＤＣパラメータ測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウェハバーンイン（Ｂｕｒｎ−Ｉｎ）システムに関し、より詳しくは、ウェハバーンインシステムにおけるウェハ上の各半導体素子に対するＤＣパラメータを測定する事が出来る装置に関する。
【背景技術】
【０００２】
一般に、ウェハバーンイン工程は、半導体素子をウェハ状態で最終ユーザに提供する前に製品が使用される条件よりもさらに厳しい高温（約１２５℃）の環境で通常の使用電圧（５．０Ｖ）よりも高い電圧を印加し、半導体素子の異常の有無を判断する一種のテスト工程であり、主に半導体製造の後工程で行われている。また、このウェハバーンイン工程を行うことにより、半導体素子に対する信頼性や生産性を早期に確保する事が出来る。
【０００３】
これに関わり、図１は、従来の一般的なウェハバーンインシステムに対する全体の構成を示す図であり、コンピュータ１００と、ウェハローディング装置２００と、性能測定ボード２５０と、メインテスト装置３００とを備えており、これらの各装置は、通常、独立した個別の装置から構成される。即ち、図１に示したウェハローディング装置２００と、性能測定ボード２５０と、メインテスト装置３００とは、それぞれ独立した個別の装置から構成され、所定の接続方式により相互に接続され、ウェハバーンイン工程を行っている。
【０００４】
図１を参照し各構成手段の機能について説明すると、先ず、コンピュータ１００は、通常のパーソナルコンピュータやワークステーションから構成され、ユーザの操作によってウェハバーンイン工程における実行条件及び命令を入力し、後述するメインテスト装置３００に供給することにより、ウェハバーンイン工程の実行を制御し、それによる工程の進行状態を監視するための手段である。
【０００５】
ウェハローディング装置２００は、テストを行うウェハを後述する性能測定ボード２５０に移送し、ローディング及びアラインメントする機能やテストの終了したウェハをアンローディングする機能を有する。
【０００６】
性能測定ボード２５０は、ウェハローディング装置２００によってローディングされたウェハをテストする手段であり、バーンインテストを行うために必要な複数の測定デバイスとウェハとを接続させるための複数のピン、かつ、テストの進行状態を表示するための表示手段（例えば、ＬＥＤ）などを備えており、後述するメインテスト装置３００から供給される制御信号に基づき、バーンイン工程による所定の電圧や各種のテスト信号などを複数のピンを介してウェハに供給する。さらに、これに対応してウェハから出力される信号をメインテスト装置３００に伝送する。
【０００７】
メインテスト装置３００は、上述のコンピュータ１００を介して入力される実行命令に基づいて、ウェハバーンイン工程による全体のテスト過程を実行及び制御する構成手段であり、上述の性能測定ボード２５０と接続され、テストを行うための所定の電圧及び各種のテスト信号を発生し、性能測定ボード２５０に供給する。
【０００８】
また、さらに性能測定ボード２５０から供給される出力信号を組み合わせ、それに対応するテスト結果信号を後述する警報発生装置（図示せず）に供給したり、自体のモニタ（図示せず）またはコンピュータ１００に伝送したりする。従って、このメインテスト装置３００は、ウェハバーンインテストを実行するための各種の構成手段を備えており、例えば、複数のタイミングクロック発生手段と、テスト波形発生手段と、実行のための制御命令を格納するメモリ手段と、波形モニタリング手段と、駆動ドライバと、ＤＣパラメータの測定手段と、かつ、これらのそれぞれの構成手段の動作及び検出信号の分析のためのＣＰＵや全体の工程の状態をディスプレイするためのディスプレイ手段（モニタ）とを備えている。
【０００９】
さらに、このようにウェハバーンインシステムのメインテスト装置３００内に組み込まれる各種の構成手段は、通常、それぞれの機能に対応する複数のボード（Ｂｏａｒｄ）型に組み込まれ、各ボード間の相互の有機的な接続によって各種のテスト信号を生成することになる。
【００１０】
本発明において、上述のような従来の一般的なウェハバーンインシステムのメインテスト装置に組み込まれるそれぞれのボードの中にはウェハ上の各半導体素子に対するＤＣパラメータを測定するためのＤＣボードが含まれている。
【００１１】
このＤＣボードは、テストモードによってウェハ上の各半導体素子に対するＤＣパラメータを測定しているが、このＤＣボードのテストモードとしては、各半導体素子に所定の電圧を印加し、これに対応して各半導体素子に流れる電流を測定するＶＳＩＭモードと、各半導体素子に所定の電流を印加し、これに対応して各半導体素子にかかる電圧を測定するＩＳＶＭモードと、実際に各半導体素子に印加される電圧を測定するＶＭモードとがある。また、通常、ＤＣボードは、メインテスト装置３００内のＰＤ（Ｐｕｌｓｅ  Ｄｒｉｖｅｒ）ボードと連動してウェハ上の各半導体素子に対するＤＣパラメータを測定している。
【００１２】
このような従来の一般的なウェハバーンインシステムにおいて使用されるＤＣボードは、同じ回路が８個ずつ構成され、１個のＤＣ回路では８個のパラメータを測定する事が出来る。即ち、ＤＣボードは、同じ回路から構成された８個の同じブロックからなっており、それぞれのブロックは、８個のＤＵＴ（Ｄｅｖｉｃｅ  Ｕｎｄｅｒ  Ｔｅｓｔ）に対するＤＣパラメータを測定する事が出来る。従って、１個のＤＣボードは、ウェハ上に形成された６４個の半導体素子に対するＤＣパラメータを測定する事が出来る。
【００１３】
図２は、従来の一般的なウェハバーンインシステムにおけるＤＣボード内に含まれた１個のＤＣブロックに対する接続関係を一例として示す図である。
【００１４】
図２に示すように、１個のＤＣブロック３１０は、８個のＤＵＴを測定することが可能となっているが、このとき、ＤＣブロック３１０と各ＤＵＴとは、それぞれリレースイッチ（ＤＲｙ１〜ＤＲｙ８）を介して接続されている。即ち、ＤＣブロック３１０は、それぞれのリレースイッチ（ＤＲｙ１〜ＤＲｙ８）をターンオンし、それぞれのＤＵＴに対するＤＣパラメータを測定している。このとき、ＤＣブロックから発生した信号は、メインテスト装置３００内のＰＤボードに形成された各ＰＤブロックを介してウェハ上の各半導体素子に伝達される。
【００１５】
図３は、図２に示した各ＤＵＴ内におけるＰＤブロックの接続関係を示す図である。同図を参照して説明すると、１個のＤＵＴ内には、同図に示した１２つのＰＤブロック（３２１〜３３２）が存在し、かつ、各ＰＤブロック（３２１〜３３２）は、それぞれのリレースイッチ（ＰＲｙ１とＰＲｙ１′、ＰＲｙ２とＰＲｙ２′、ＰＲｙ３とＰＲｙ３′、…、ＰＲｙ１２とＰＲｙ１２′）をオン／オフ制御することにより、ＤＣブロック３１０によるＤＣパラメータの測定、あるいはＰＤブロックによるＰＤパラメータの測定を行っている。
【００１６】
即ち、それぞれのＰＤブロック（３２１〜３３２）においてＰＤパラメータを測定する場合には、ＰＤブロックと接続されたそれぞれのリレースイッチ（ＰＲｙ１、ＰＲｙ２、ＰＲｙ３、…、ＰＲｙ１２）をターンオンした状態でＤＣブロック３１０と接続されたリレースイッチ（ＰＲｙ１′、ＰＲｙ２′、ＰＲｙ３′、…、ＰＲｙ１２′）をターンオフすることにより、それぞれのＰＤパラメータを測定している。
【００１７】
これとは異なり、ＤＣブロック３１０によってウェハ上の各半導体素子に対するＤＣパラメータを測定する過程において、それぞれのＰＤブロック（３２１〜３３２）は、それぞれのリレースイッチ（ＰＲｙ１、ＰＲｙ２、ＰＲｙ３、…、ＰＲｙ１２）をターンオフした状態でＤＣブロック３１０と接続されたリレースイッチ（ＰＲｙ１′、ＰＲｙ２′、ＰＲｙ３′、…、ＰＲｙ１２′）をターンオンすることにより、ＤＣパラメータを測定している。
【００１８】
結果的に、従来の一般的なＤＣボードには、図２に示すような接続関係を有するＤＣブロックが８個存在し、１個のＤＣブロックでは８個のＤＵＴに対するＤＣパラメータを測定できるため、従来の一般的なウェハバーンインシステムにおいては、全て６４個のＤＵＴに対するＤＣパラメータを同時に測定する事が出来る。
【００１９】
ところで、最近は、１個のメインテスト装置３００に２つの性能測定ボード２５０が受容できるようにするために、それぞれの装置内部に組み込まれるそれぞれのＤＣボードを、通常、２つずつ組み込まれおり、これを考慮すれば、通常のウェハバーンインシステムにおいては、一度の測定過程により１２８個（ＤＣボード２枚×各ＤＣボード当たり８ブロック×各ブロック当たり８個の素子）の半導体素子に対するＤＣパラメータを測定することが可能となる。
【００２０】
つまり、従来の一般的なウェハバーンインシステムを利用してＤＣパラメータを測定する場合には、一度の測定過程により最大１２８個の半導体素子に対するＤＣパラメータを測定することが可能となる。
【００２１】
しかし、実際のウェハ上には、１２８個よりもはるかに多くの半導体素子が形成されるため、ウェハ上に形成されている全ての半導体素子に対するＤＣパラメータを測定するには、かなりの時間がかかる。特に、最近はウェハの直径が益々増加しつつあり、ウェハ上に形成される半導体素子の数も益々増加しており、それにより、１個のウェハに対するＤＣパラメータの測定時間も増加することになり、よって、ウェハバーンイン工程における全体の所要時間が増加してしまうという問題があった。
【発明の開示】
【発明が解決しようとする課題】
【００２２】
本発明は、上記問題点に鑑みなされたものであり、ウェハバーンインシステムにおいてＤＣパラメータ測定を行うＤＣブロックの接続状態をより一層簡素化し、ＤＣブロックのハードウェア的な構成を簡素化すると共に、より多くのＤＵＴ（Ｄｅｖｉｃｅ  Ｕｎｄｅｒ  Ｔｅｓｔ）が受容できるようにすることにより、ＤＣパラメータ測定による工程時間を短縮できるようにするＤＣパラメータ測定装置を提供することを目的とする。
【課題を解決するための手段】
【００２３】
上記の目的を達成するため、本発明によるウェハバーンインシステムにおいて半導体素子に対するＤＣパラメータを測定するための装置は、前記ＤＣパラメータを測定するためのｎ個の同じ回路からなり、前記ｎ個の回路は、１：１に対応して接続されたｎ個のスイッチング手段（ＤＲｙ）を介してそれぞれ１８個のＤＵＴ（Ｄｅｖｉｃｅ  Ｕｎｄｅｒ  Ｔｅｓｔ）と接続されることを特徴とする。
【発明の効果】
【００２４】
本発明によると、従来のウェハバーンインシステムに備えられたＤＣパラメータ測定装置に比べ相対的にハードウェアの構成を最小化できる効果がある。また、単一の工程により処理可能なＤＵＴ数を２倍以上増加することにより、ウェハバーンイン工程におけるＤＣパラメータ測定時間を短縮できる効果がある。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の好ましい実施の形態を、添付図面に基づいて詳しく説明する。
【００２６】
図４は、本発明のＤＣパラメータ測定装置によるＤＣブロックの接続状態を示す図である。本発明によると、ＤＣボードに形成されたそれぞれのＤＣブロックは、１個のリレースイッチ（ＤＲｙ）のみを用いて１８個のＤＵＴ（ＤＵＴ１〜ＤＵＴ１８）と接続されるように構成されている。即ち、図２に示す従来のＤＣブロックと比較してそれぞれのＤＵＴと接続されるリレースイッチの数を８個から１個に減少し、ＤＣブロック３１０に受容できるＤＵＴの数を８個から１８個に増大した。
【００２７】
従って、図４に示すように、ＤＣボード内の各ＤＣブロックを構成する場合には、１個のＤＣブロックにおいて１８個のＤＵＴに対するＤＣパラメータを測定することが可能となり、それにより、８個のＤＣブロックを含む１個のＤＣボードでは全て１４４個のＤＵＴに対するＤＣパラメータを測定することが可能となる。
【００２８】
図４に示す各ＤＵＴ（ＤＵＴ１〜ＤＵＴ１８）内における各ＰＤブロックとの接続関係は、前述の図３と同様である。図３及び図４を参照して本発明によるＤＣパラメータ測定装置の動作を説明すると、以下の通りになる。
【００２９】
先ず、ＤＣブロック３１０によりＤＣパラメータを測定する過程において、図４に示すＤＣブロック３１０のリレースイッチ（ＤＲｙ）は、ＤＣブロック３１０の制御によりターンオン状態に切り替えられる。
【００３０】
また、図３に示すそれぞれのＰＤブロック（３２１〜３３２）は、従来と同様にそれぞれのリレースイッチ（ＰＲｙ１とＰＲｙ１′、ＰＲｙ２とＰＲｙ２′、ＰＲｙ３とＰＲｙ３′、…、ＰＲｙ１２とＰＲｙ１２′）のオン／オフ動作を制御している。即ち、それぞれのＰＤブロック（３２１〜３３２）は、ＰＤブロックと接続されたそれぞれのリレースイッチ（ＰＲｙ１、ＰＲｙ２、ＰＲｙ３、…、ＰＲｙ１２）をターンオフすると共に、ＤＣブロック３１０と接続されたリレースイッチ（ＰＲｙ１′、ＰＲｙ２′、ＰＲｙ３′、…、ＰＲｙ１２′）をターンオンすることにより、ＤＣブロック３１０から供給された信号が性能測定ボード２５０を介してウェハ上の各半導体素子に供給されるようにすることにより、ＤＣブロック３１０によるＤＣパラメータの測定を可能とする。
【００３１】
つまり、本発明においては、ＤＣブロック３１０と各ＤＵＴとの接続をスイッチングするリレースイッチを１個に構成することにより、８個のＤＣブロックからなるＤＣボード１個当たり８個のリレースイッチのみを必要とすることになる。従って、１個のＤＣブロックに８個のリレースイッチが備えられ、ＤＣボード１個当たり最小６４個のリレースイッチを必要とする従来のＤＣボードに比べ相対的にハードウェアの構成を簡素化することが可能となる。
【００３２】
また、本発明においては、１個のＤＣブロック３１０に１８個のＤＵＴを受容できるように構成することにより、１個のＤＣボードにおいて１４４個のＤＵＴに対するＤＣパラメータの測定を同時に処理することが可能となり、従来のＤＣボード（６４個のＤＵＴ）に比べＤＣパラメータの測定時間を短縮することができ、これにより、最近のウェハ直径の増加傾向に、より効率的に対応することが可能となる。
【００３３】
以上において説明した本発明は、本発明が属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形及び変更が可能であるので、上述した実施例及び添付された図面に限定されるものではない。
【図面の簡単な説明】
【００３４】
【図１】従来の一般的なウェハバーンインシステムに対する全体の構成を示す図である。
【図２】従来の一般的なウェハバーンインシステムにおけるＤＣボード内のＤＣブロックに対する接続関係を示す図である。
【図３】図２に示した各ＤＵＴ内におけるＰＤブロックの接続関係を示す図である。
【図４】本発明のＤＣパラメータ測定装置によるＤＣブロックの接続状態を示す図である。
【符号の説明】
【００３５】
１００  コンピュータ
２００  ウェハローディング装置
２５０  性能測定ボード
３００  メインテスト装置
３１０  ＤＣブロック
３２１〜３３２  ＰＤブロック
【図１】
2006013009.tif 000003
【図２】
2006013009.tif 000004
【図３】
2006013009.tif 000005
【図４】
2006013009.tif 000006