(57)【要約】 【課題】  歩留まりがよい半導体レーザ素子の製造方法を提供することである。【解決手段】  積層工程で複数の積層体を積層方向に積層し、その後張り出し工程で、クラッド層およびキャップ層を積層方向に向かうに従ってその幅方向長さが狭くなるように形成し、かつ中間層の前駆体の幅方向長さをクラッド層およびキャップ層の幅方向長さに対して相対的に張り出すように形成し、除去工程で前記中間層の前駆体の張り出し部を除去して、クラッド層、中間層およびキャップ層を含むリッジ部を備える半導体レーザ素子を製造する。【選択図】      図１
2006032623.tif 000002
【特許請求の範囲】
【請求項１】
クラッド層、中間層およびキャップ層を含むリッジ部を備える半導体レーザ素子の製造方法であって、
半導体基板に、複数の積層体を積層方向に積層して形成する積層工程と、
積層工程の後、前記クラッド層およびキャップ層を、積層方向に向かうに従ってその幅方向長さが狭くなるように、またはクラッド層およびキャップ層の幅方向長さが一定になるように形成し、かつ前記中間層の前駆体の幅方向長さを、クラッド層およびキャップ層の幅方向長さに対して相対的に張り出すように形成する張り出し工程と、
前記中間層の前駆体の張り出し部を除去して化合物半導体多層構造を形成する除去工程とを有することを特徴とする半導体レーザ素子の製造方法。
【請求項２】
除去工程の後、化合物半導体多層構造を絶縁層で被覆する被覆工程をさらに含むことを特徴とする請求項１に記載の半導体レーザ素子の製造方法。
【請求項３】
張り出し部は、除去すべき第１除去領域と、第１除去領域と協働して除去される第２除去領域とから成ることを特徴とする請求項１または２に記載の半導体レーザ素子の製造方法。
【請求項４】
張り出し工程において、
エッチングして、キャップ層、中間層およびクラッド層の各前駆体を形成する前駆体形成工程と、
クラッド層およびキャップ層の各前駆体をサイドエッチングして、中間層の前駆体の幅方向の長さを、クラッド層およびキャップ層の幅方向長さに対して相対的に張り出すように形成するサイドエッチング工程とが含まれることを特徴とする請求項１または２に記載の半導体レーザ素子の製造方法。
【請求項５】
中間層は、キャップ層からクラッド層へ正孔が注入可能な層厚に形成されることを特徴とする請求項１〜４のいずれか１つに記載の半導体レーザ素子の製造方法。
【請求項６】
除去工程において、化合物半導体構造の前駆体に超音波振動を付与することによって、張り出し部を除去することを特徴とする請求項１〜５のいずれか１つに記載の半導体レーザ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リッジ部を備える半導体レーザ素子の製造方法に関する。
本発明において、「幅方向」とは、積層体が積層されるべき積層方向およびリッジ部の伸び方向に垂直な方向と同義であり、「幅方向長さ」とは、幅方向の長さと同義である。
【背景技術】
【０００２】
半導体レーザ素子は、光記録媒体の情報を読書きするための光源として用いられている。たとえば赤色半導体レーザ素子は、デジタル多機能ディスク（Digital Versatile
Disc;略称:ＤＶＤ）の情報を読書きするために光ピックアップに用いられている。このように光源として用いられる半導体レーザ素子は、光記録媒体への書き込み速度の高速化を実現するために、レーザ光の高出力化が求められ、レーザ光の高出力化に伴う高温環境下においても動作可能な高温動作性能が求められる。
【０００３】
図９は、第１の従来の技術の半導体レーザ素子１を示す正面図である。半導体レーザ素子１は、レーザ光の高出力化および高温動作性能を実現する半導体レーザ素子１であり、以下にその製造方法について説明する。ｎ型基板２、ｎ型クラッド層３、活性層４、ｐ型クラッド層５、中間層６およびｐ型キャップ層７を積層方向一方に順次積層し、ウェットエッチングによって積層方向一方からｐ型キャップ層７と中間層６とｐ型クラッド層５の一部をエッチングしてストライプ状のリッジ部８を形成する。このようにしてリッジ部８を有する化合物半導体構造９を形成し、この化合物半導体構造のうちリッジ部８の積層方向に臨む表面部を除く残余部を覆うように誘電体膜１０を積層し、ｐ型電極１１を積層する。さらに化合物半導体構造を覆うようにｎ型電極１２を積層する。このようにしてレーザ光の高出力化および高温動作性能を実現する半導体レーザ素子１を製造する（たとえば特許文献１参照）。
【０００４】
図１０は、第２の従来の技術の半導体レーザ素子１３を示す正面図である。半導体レーザ素子１３は、第１の従来の技術の半導体レーザ素子１と同様に、リッジ部１４を有する化合物半導体構造１５を備え、リッジ部１４の積層方向に臨む表面部を除く残余部を覆うようにｐ型クラッド層１６にｎ型電流阻止層１７が積層され、積層方向一方側にｐ型電極１８を形成され、積層方向他方側にｎ型電極１９が形成される。半導体レーザ素子１３のリッジ部１４は、中間層２０およびｐ型キャップ層２１が幅方向にひさし状に張り出すように形成される。このようにリッジ部１４は、幅方向に突出するひさし部２２を備える（たとえば特許文献２参照）。
【０００５】
【特許文献１】特開２００３−３４７６７４号公報（第３−５頁、第２図）
【特許文献２】特開平１０−１９０１４４号公報（第３−５頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図１１は、第１の従来の技術の半導体レーザ素子１に空洞が介在する状態を示す正面図である。第１の従来の技術の半導体レーザ素子１は、ウェットエッチングによってリッジ部８が形成される。これによってリッジ部は、図９に示すように幅が一定に形成されず、実際には、図１１に示すように中間層６およびｐ型キャップ層７が幅方向に張り出して、幅方向に突出するひさし部２３が形成される。このようにひさし部２３が形成される状態で誘電体層１０および電極が積層すると、ひさし部２３より積層方向他方の領域では、このひさし部２３によって誘電体層１０およびｐ型電極１１の積層が抑制され、誘電体層１０およびｐ型１１電極を所望の層厚に積層できない。また層厚のばらつきによって、誘電体層１０とｐ型電極１１との間に空隙２４が生じる。このような層厚ばらつきおよび空隙の介在による層の不連続性は、半導体レーザ素子１の素子特性のばらつきを招く。また半導体レーザ素子１内部に空隙２４が介在することによって、放熱特性が著しく低下する。これによって半導体レーザ素子１は、高温での動作を余儀なくされる。それ故、半導体レーザ素子１には、大きな熱応力が作用して結晶欠陥が生じ、動作電流の増大およびキンクの発生などの不具合が生じる。
【０００７】
第２の従来の技術の半導体レーザ１３においては、リッジ部１４にひさし部２２が形成されているので、第１の従来の技術の半導体レーザ素子と同様の動作電流の増大およびキンクの発生などの不具合が生じる。本件出願人は、半導体レーザ素子１３において、ひさし部の幅を調整することによって、素子特性の悪化を抑制を試みているけれども、空隙の発生防止には至っていない。したがって半導体レーザ素子１３のひさし部２２の幅を単に調整するだけでは、放熱特性の低下を抑制することができず、高温時での動作性能の向上を図ることが困難である。
本発明の目的は、歩留まりがよい半導体レーザ素子の製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明は、クラッド層、中間層およびキャップ層を含むリッジ部を備える半導体レーザ素子の製造方法であって、
半導体基板に、複数の積層体を積層方向に積層して形成する積層工程と、
積層工程の後、前記クラッド層およびキャップ層を、積層方向に向かうに従ってその幅方向長さが狭くなるように、またはクラッド層およびキャップ層の幅方向長さが一定になるように形成し、かつ前記中間層の前駆体の幅方向長さを、クラッド層およびキャップ層の幅方向長さに対して相対的に張り出すように形成する張り出し工程と、
前記中間層の前駆体の張り出し部を除去して化合物半導体多層構造を形成する除去工程とを有することを特徴とする半導体レーザ素子の製造方法である。
【０００９】
本発明に従えば、積層工程では、複数の積層体を積層方向に積層する。その後張り出し工程では、クラッド層およびキャップ層を、積層方向に向かうに従ってその幅方向長さが狭くなるように形成し、かつ中間層の前駆体の幅方向長さを、クラッド層およびキャップ層の幅方向長さに対して相対的に張り出すように形成する。さらに除去工程では、前記中間層の前駆体の張り出し部を除去して、化合物半導体多層構造を形成する。これによってクラッド層、中間層およびキャップ層を含むリッジ部を備える半導体レーザ素子を製造することができる。
【００１０】
また本発明は、除去工程の後、化合物半導体多層構造を絶縁層で被覆する被覆工程をさらに含むことを特徴とする。
【００１１】
本発明に従えば、除去工程の後、被覆工程で化合物半導体多層構造は、絶縁層によって被覆される。これによって化合物半導体多層構造に絶縁層を被覆することができる。
【００１２】
また本発明は、張り出し部は、除去すべき第１除去領域と、第１除去領域と協働して除去される第２除去領域とから成ることを特徴とする。
【００１３】
本発明に従えば、張り出し工程では、除去すべき第１除去領域と、第１除去領域と協働して除去される第２除去領域とから成る張り出し部が形成される。これによって第１除去領域を除去することによって、第２除去領域を確実に除去することができる。
【００１４】
また本発明は、張り出し工程において、
エッチングして、キャップ層、中間層およびクラッド層の各前駆体を形成する前駆体形成工程と、
クラッド層およびキャップ層の各前駆体をサイドエッチングして、中間層の前駆体の幅方向の長さを、クラッド層およびキャップ層の幅方向長さに対して相対的に張り出すように形成するサイドエッチング工程とが含まれることを特徴とする。
【００１５】
本発明に従えば、張り出し工程では、前駆体形成工程およびサイドエッチング工程が含まれる。前駆体形成工程では、エッチングしてキャップ層、中間層およびクラッド層の各前駆体を形成することができる。サイドエッチング工程では、前駆体形成工程で形成されるクラッド層およびキャップ層の各前駆体をサイドエッチングして、中間層の前駆体を、その幅方向長さがクラッド層およびキャップ層の幅方向長さに対して相対的に張り出すように形成することができる。このようにして張り出し工程では、張り出し部が幅方向に張り出すリッジ部を形成することができる。
【００１６】
また本発明は、中間層は、キャップ層からクラッド層へ正孔が注入可能な層厚に形成されることを特徴とする。
【００１７】
本発明に従えば、中間層は、キャップ層からクラッド層へ正孔が注入可能な層厚に形成される。
【００１８】
また本発明は、除去工程において、化合物半導体構造の前駆体に超音波振動を付与することによって、張り出し部を除去することを特徴とする。
【００１９】
本発明に従えば、除去工程では、化合物半導体多層構造に超音波振動を付与することによって張り出し部を除去する。
【発明の効果】
【００２０】
本発明によれば、張り出し工程において中間層の前駆体に張り出し部を積極的に形成した後、除去工程で前記張り出し部を除去して中間層を形成する。つまり張り出し部の幅方向長さがクラッド層およびキャップ層の幅方向長さに対して相対的に張り出すように形成されているので、除去工程で前記張り出し部の除去を容易にする。しかもクラッド層およびキャップ層の幅方向長さが積層方向に向かうにつれて狭まる、または一定になるように形成されるので、除去工程後の工程において以下の効果を奏する。
【００２１】
少なくともリッジ部を含む露出部分（リッジ部等と称す）に対し、積層されるべき積層物が密接に設けられる。換言すれば、リッジ部等と積層物との間には、空隙を介在させることなく半導体レーザ素子を製造することが可能となる。また中間層の前駆体の張り出し部を除去することで、張り出し部に起因する層厚のばらつきを未然に解消することが可能となる。したがって化合物半導体多層構造にさらに積層方向に積層物を積層する場合、積層物を略均一に積層することができる。
【００２２】
したがって、本発明の製造方法によれば、リッジ部等と積層物との間に空隙を介在させることなく半導体レーザ素子を製造することが可能となるうえ、前述の層厚のばらつきを未然に解消することが可能となる。それ故、半導体レーザ素子の放熱性を高めることができ、結晶欠陥の発生を抑制することができる。これによって歩留まりのよい半導体レーザ素子を実現し得る。
【００２３】
本発明によれば、張り出し部を除去する除去工程の後、化合物半導体多層構造に絶縁層が被覆される。このとき前記リッジ部に対し、前記絶縁層が密接に設けられる。これによって本発明の製造方法によって製造される半導体レーザ素子は、内部に空隙が介在しないので、放熱性を高めることができ、結晶欠陥の発生を抑制することができる。
【００２４】
本発明によれば、除去すべき第１除去領域と、第１除去領域と協働して除去される第２除去領域とから成る張り出し部を形成することによって、除去工程で張り出し部を除去する際、除去不可能な張り出し部の残余部が形成されることを防止できる。すなわち、第１および第２除去領域から成る張り出し部を形成することによって、中間層の前駆体から張り出し部を確実に除去し、中間層を形成することができる。これによって、積層方向に向かうにつれて幅方向長さが連続的または段階的に狭まる、または幅方向長さが一定であるリッジ部を備える半導体レーザ素子の製造を実現することができる。
【００２５】
本発明によれば、前駆体形成工程とサイドエッチング工程とによって、中間層の前駆体が、クラッド層およびキャップ層に対して相対的に幅方向に張り出すリッジ部を形成することができる。これによって張り出し工程において、中間層の前駆体が、クラッド層およびキャップ層に対して相対的に幅方向に張り出すリッジ部を形成することを実現することができる。
【００２６】
本発明によれば、中間層は、キャップ層からクラッド層へ正孔が注入可能な層厚に形成されるので、異なる禁制帯を有するキャップ層とクラッド層とを接合することによって生じる障壁を緩衝して半導体レーザ素子の素子抵抗を低減し、キャップ層から中間層を介してクラッド層に確実に動作電流を流すことができる半導体レーザ素子を製造することができ、歩留まりを向上させることができる。
【００２７】
本発明によれば、化合物半導体多層構造の前駆体に超音波振動を付与するだけで、張り出し部を除去することができるので、張り出し部を除去が容易である。
【発明を実施するための最良の形態】
【００２８】
図１は、本発明の第１の実施の形態である半導体レーザ素子の製造方法によって製造される半導体レーザ素子３０を示す正面図である。半導体レーザ素子３０は、順方向に電流が流れると、レーザ光を発光可能に構成され、たとえば光ピックアップに用いられる。半導体レーザ素子３０は、化合物半導体多層構造３１、電流ブロック層３２、ｎ型電極３３、ｐ型電極３４および金メッキ層３５を含んで構成される。
【００２９】
化合物半導体多層構造３１は、基板３６上に、第１バッファ層３７、第２バッファ層３８、第１クラッド層３９、活性層４０、第２クラッド層４１およびエッチングストップ層４２が積層方向Ｘ１に順次積層され、エッチングストップ層４２にリッジ部４３が設けられて構成される。半導体基板である基板３６は、複数の積層体を積層可能であって、ｎ型電極３３とオーミック接触を取ることができるように構成される。基板３６は、たとえばｎ型のガリウム砒素（ＧａＡｓ）によって構成され、層厚が１００μｍに形成される。積層体である第１バッファ層３７は、第２バッファ層３８と協働して、格子間隔が異なる基板３６と第１クラッド層３９とを格子整合するために設けられる。第１バッファ層３７は、たとえばｎ型のＧａＡｓによって構成され、層厚が０．２５μｍに形成される。積層体である第２バッファ層３８は、第１バッファ層３７と協働して、格子間隔が異なる基板３６と第１クラッド層３７とを格子整合するために設けられる。第２バッファ層３８は、たとえばｎ型のガリウムインジウムリン（ＧａＩｎＰ）によって構成され、層厚が０．２５μｍに形成される。
【００３０】
積層体である第１クラッド層３９および第２クラッド層４１は、活性層４０より大きい禁制帯の半導体で構成され、活性層４０にキャリアを閉じ込めるために設けられる。第１クラッド層３９は、ｎ型のクラッド層であり、たとえばｎ型のアルミニウムガリウムインジウムリン（ＡｌＧａＩｎＰ）によって構成され、層厚が２．４μｍに形成され、第２クラッド層４１は、ｐ型のクラッド層であり、たとえばｐ型のＡｌＧａＩｎＰによって構成され、層厚が０．５μｍに形成される。積層体である活性層４０は、閉じ込められるキャリアである電子および正孔を発光再結合し、前記発光再結合によって発生するレーザ光を増幅して外方へ出力可能に構成される。活性層４０は、たとえば多重量子井戸構造
（Multi Quantum Well：略称ＭＱＷ）によって構成され、その層厚が０．１μｍに形成される。積層体であるエッチングストップ層４２は、エッチングする際、第２クラッド層４１がエッチングされることを防止するために設けられる。エッチングストップ層４２は、たとえばｐ型のＧａＩｎＰによって構成され、層厚が０．０１μｍに形成される。
【００３１】
リッジ部４３は、エッチングストップ層４２の積層方向Ｘ１に臨む表面部４７の幅方向中間部に設けられ、長手方向に伸びるストライプ状に形成される。リッジ部４３は、幅方向長さがエッチングストップ層４２の幅方向長さより短尺に形成され、積層方向Ｘ１に向かうにつれて段階的に狭まるように形成される。リッジ部４３は、長手方向に垂直な仮想平面で切断して見た断面が、略台形状に形成される。リッジ部４３は、キャリアを幅方向一部分に集中させて活性層４０に注入するために設けられる。リッジ部４３は、第３クラッド層４４、中間層４５およびキャップ層４６を順次積層することによって形成される。
【００３２】
クラッド層である第３クラッド層４４は、積層方向Ｘ１に向かうに従って連続的に狭まるように形成される。具体的には、第３クラッド層４４は、その幅方向両側面部を積層方向Ｘ１に対して斜行させて、前記両側面部が積層方向Ｘ１に臨むように形成される。第３クラッド層は、第２クラッド層と同様に、活性層４０に光を閉じ込めるために禁制帯が活性層４０より大きい半導体で構成される。このようにして形成される第３クラッド層４４は、たとえばｐ型のＡｌＧａＩｎＰによって構成され、層厚が１．２μｍに形成される。中間層４５は、幅方向長さが一定になるように形成され、幅方向両側面部が積層方向Ｘ１に略平行に形成される。「略平行」には、平行を含む。中間層４５は、禁制帯が異なる第３クラッド層４４とキャップ層４６との間に生じる障壁を緩和する、すなわち禁制帯の不連続性を緩衝するために設けられる。中間層４５は、たとえばｐ型のＧａＩｎＰによって構成され、層厚が０．０３μｍに形成される。キャップ層４６は、積層方向Ｘ１に向かうに従って連続的に狭まるように形成される。具体的には、キャップ層４６は、その幅方向両側面部を積層方向Ｘ１に対して斜行させて、前記両表面部が積層方向Ｘ１に臨むように形成される。キャップ層４６は、ｐ型電極３４とオーミック接触するために設けられる。このようにして形成されるキャップ層４６は、たとえばｐ型のＧａＡｓによって構成され、層厚が１．２μｍに形成される。
【００３３】
第３クラッド層４４、キャップ層４６は、中間層４５に臨む表面部が、中間層４５の積層方向Ｘ１に垂直な表面部とほぼ同一の形状に形成される。これによってリッジ部４３は、第３クラッド層４４、中間層４５およびキャップ層４６によって、幅方向両表面部４８が連続的に形成され、幅方向両表面部４８が積層方向Ｘ１に臨む、または積層方向Ｘ１に略平行となるように形成される、つまり段階的に狭まるように形成される。
【００３４】
化合物半導体多層構造の積層方向Ｘ１に臨む表面部には、リッジ部の積層方向Ｘ１に臨む表面部４９（以下「リッジ露出面部」と称する場合がある）を除く残余部５０（以下「電流ブロック層被覆部」と称する場合がある）を覆うように、化合物半導体多層構造３１が対向する位置から離隔する方向に薄膜の電流ブロック層３２が積層される。絶縁層である電流ブロック層３２は、リッジ部４３の幅方向両表面部との間に空隙が介在することなく、前記幅方向両表面部４８に密接させて積層される。電流ブロック層３２は、絶縁材料によって構成され、不所望な位置からリッジ部４３およびエッチングストップ層４２に電流が流れることを防止し、リッジ部４３にキャリアを集中させるために設けられる。電流ブロック層３２は、たとえば酸化珪素（ＳｉＯ２）によって形成され、層厚が０．２μｍに形成される。
【００３５】
基板３６には、基板３６を覆うように、基板３６に対向する位置から離隔する方向に薄膜のｎ型電極３３が積層される。ｎ型電極３３は、基板３６とオーミック接触が取れるように構成され、ｐ型電極３４と協働して化合物半導体多層構造３１に電流を流すために設けられる。リッジ露出面部４９および電流ブロック層３２には、リッジ露出面部４９および電流ブロック層３２を覆うように、電流ブロック層３２およびリッジ露出面部４９に対向する位置から離間する方向に薄膜のｐ型電極３４が積層される。ｐ型電極３４は、キャップ層４６とオーミック接触が取れるように構成され、ｎ型電極３３と協働して化合物半導体多層構造３１に電流を流すために設けられる。ｐ型電極３４には、ｐ型電極３４を覆うようにｐ型電極３４から対向する位置から離間する方向に金メッキ層３５が積層される。金メッキ層３５は、たとえば金によって構成され、ｐ型電極３４の酸化を防止し、半導体レーザ素子３０内部、特に活性層４０で発生する熱の放熱をするために設けられる。このため金メッキ層３５は、他の積層体より層厚が厚く形成され、放熱性を高めている。金メッキ層３５は、外部から作用する機械的および熱的な衝撃からリッジ部４３を保護し、半導体レーザ素子３０を基板に実装する際の取り扱いを容易にする。このように形成される電流ブロック層３２、ｐ型電極３４および金メッキ層３５は、空隙が介在することなく相互に密接して設けられている。
【００３６】
このように構成される半導体レーザ素子３０は、順方向にバイアスが印加されると、キャリアが活性層４０に導かれ、活性層４０で発光再結合が行われてレーザ光を発生する。レーザ光は、活性層４０内で増幅され活性層４０の長手方向である共振方向一方から出力される、すなわちレーザ光が発せられる。半導体レーザ素子３０は、電流ブロック層３２およびリッジ部４３を備えるいわゆる実屈折率導波型の半導体レーザ素子であるので、注入されるキャリアを活性層の局所に集中させることができる。これによって半導体レーザ素子３０は、高出力のレーザ光を発光することができる。このように高出力のレーザ光を発光すると、発光部である活性層４０では、発光再結合および非発光再結合に伴って発熱する。半導体レーザ素子３０は、このようにして発生する熱を熱伝導性がよい各積層体を介して金メッキ層３５に伝達させて放熱する。これによって発光部である活性層４０に熱が滞留することを抑制し、熱が滞留することによって生じる不具合、たとえば結晶欠陥を抑制することができる。それ故、動作電流の増加などを抑制することができ、半導体レーザ素子３０の所期機能を発揮させることができる。さらに半導体レーザ素子３０は、電流ブロック層３２とリッジ部４３との間に空隙を介在させることなく電流ブロック層３２とリッジ部４３とを密接させて積層しているので、熱伝導性が各積層体に対して劣る空気によって各積層体への熱伝導を妨げられることを防止している。これによってより半導体レーザ素子３０の放熱性を高めている。また中間層４５によって禁制帯が異なる第３クラッド層４４とキャップ層４６との間に生じる障壁が緩衝されるので、リッジ部４３では、積層方向Ｘ１の一端および他端の間を電流が流れない、または半導体レーザ素子３０の素子抵抗が増大するなどの不具合を防止することができる。このような半導体レーザ素子３０の製造方法について以下で説明する。
【００３７】
図２は、半導体レーザ素子３０の製造方法の手順について示すフローチャートである。図３Ａ、ＢおよびＣは、半導体レーザ素子３０の製造方法の手順を段階的に示す正面図である。図３Ａ（ａ）は、エッチングマスク５１が形成される多層積層体構造５２が形成された状態を示す正面図であり、図３Ａ（ｂ）は、リッジ部の前駆体５３が形成された状態示す正面図であり、図３Ａ（ｃ）は、キャップ層の前駆体５４がサイドエッチングされた状態を示す正面図であり、図３Ｂ（ｄ）は、化合物半導体多層構造の前駆体５５が形成された状態を示す正面図であり、図３Ｂ（ｅ）は、化合物半導体多層構造３１が形成された状態を示す正面図であり、図３Ｃ（ｆ）は、電流ブロック層３２が化合物半導体多層構造３１に積層された状態を示す正面図であり、図３Ｃ（ｇ）は、半導体レーザ素子３０が形成された状態を示す正面図である。図４は、硫酸加水系のエッチング速度を示すグラフである。半導体レーザ素子の製造方法の製造工程には、積層工程と、前駆体形成工程と、サイドエッチング工程と、超音波振動除去工程と、電流ブロック層形成工程と、電極形成工程とが含まれる。半導体レーザ素子の製造工程は、図示しない有機金属気相成長（Metal Organic Vapor Phase Epitaxy；略称ＭＯＶＰＥ）装置に基板３６を装着すると開始され、ステップａ０からステップａ１へ移行する。
【００３８】
積層工程であるステップａ１では、ＭＯＶＰＥ装置に装着される基板３６に、第１バッファ層３７、第２バッファ層３８、第１クラッド層３９、活性層４０、第２クラッド層４１、エッチングストップ層４２、第３クラッド層積層体５６、中間層積層体５７およびキャップ層積層体５８を、順次積層方向Ｘ１にＭＯＶＰＥ法で結晶成長させることによって積層する。第３クラッド層積層体５６は、エッチング処理することによって第３クラッド層の前駆体５９および第３クラッド層４４が形成される積層体である。中間層積層体５７は、エッチング処理することによって中間層の前駆体６０および中間層４５が形成される積層体である。キャップ層積層体５４は、エッチング処理することによってキャップ層の前駆体５４およびキャップ層４６が形成される積層体である。中間層積層体５７は、第３クラッド層積層体５６とキャップ層積層体５８との間における禁制帯の不連続性を緩和するため設けられている。ここで中間層積層体５７の層厚が小さ過ぎると、中間層は、第３クラッド層積層体５６とキャップ層積層体５８との間におけるバンドギャップの不連続性の緩和効果を発揮することができない。それ故、第３クラッド層積層体５６とキャップ層積層体５８と間に生じる障壁が高くなり、第３クラッド層積層体５６からキャップ層積層体５８へ正孔の注入が困難となる。このような剥離を防止するために中間層積層体５７は、その層厚が０．０２μｍ以上であることが望ましい。また後述するように、中間層積層体５７は、その層厚が０．０５μｍ以下であることが望ましい。このようにして、複数の積層体が積層して、多層積層体構造５２が形成される。多層積層体構造５２が形成されると、ステップａ１からステップａ２ヘ移行する。
【００３９】
前駆体形成工程であるステップａ２では、多層積層体構造５２に図３Ａ（ａ）に示すように、積層方向Ｘ１に臨む表面部６１（以下「エッチング表面部６１」と称する場合がある）にリソグラフィーを用いてエッチングマスク５１を形成する。エッチングマスク５１は、前記エッチング表面部６１の幅方向中間部に長手方向に伸びるように形成され、ドライエッチングによってリッジ部の前駆体５３を形成するために設けられる。エッチングマスク５１の具体的な形成方法は、プラズマ化学的気相成長（Plasma Chmical Vopour
Depsition：略称ＰＣＶＤ）法によって、図示しないエッチングマスク５１の前駆体をエッチング表面部６１に形成し、前記エッチングマスク５１の前駆体をリソグラフィーによってパターン加工して、エッチングマスク５１を形成する。エッチングマスク５１は、たとえば幅方向長さが２．３μｍに形成される。
【００４０】
エッチングマスクを５１形成した後、誘電結合型プラズマ（Inductively Coupled
Plasma：略称ＩＣＰ）ドライエッチング法によって、エッチング表面部６１に対向する位置からエッチング表面部６１に近接する方向に多層積層体構造５２をドライエッチングして、リッジ部の前駆体５３を形成する。ただしＩＣＰエッチング法に限定されるものではなく、ドライエッチングであればいずれの方法であってもよい。リッジ部の前駆体５３は、大略的には、長手方向に伸びる略直方体形状に形成される。リッジ部の前駆体５３のエッチングストップ層４２に対向する端部６２には、末広がりになり、すなわち幅方向両端部からリッジ部の前駆体５３の中間部に向かって厚みが増加し、エッチングストップ層４２のリッジ部に対向する表面部６３（以下では「リッジ部形成表面部６３」と称する場合がある）を覆う被覆部６４が形成される。リッジ部の前駆体５３は、第３クラッド層、中間層およびキャップ層の各前駆体５９，６０，５４を含んで構成され、リッジ部形成表面部６３の幅方向中間部に長手方向に伸びるように形成される。第３クラッド層、中間層およびキャップ層の各前駆体５９，６０，５４は、第３クラッド層積層体５６、中間層積層体５７およびキャップ層積層体５８をそれぞれドライエッチングすることによって形成される。第３クラッド層、中間層およびキャップ層の各前駆体５９，６０，５４は、大略的には、略直方体形状に形成され、第３クラッド層の各前駆体５９のエッチングストップ層４２に対向する端部６２に被覆部６４が形成される。このように図３Ａ（ｂ）に示すようなリッジ部の前駆体５３を形成すると、ステップａ２からステップａ３ヘ移行する。
【００４１】
サイドエッチング工程であるステップａ３では、まず硫酸過酸化水素水系のエッチャントの浴にリッジ部の前駆体５３を浸して、キャップ層の前駆体５４を幅方向各両端から中央に向かってサイドエッチングを行う。硫酸過酸化水素水系のエッチャントは、たとえば硫酸と過酸化水素水と水の混合溶液であり、キャップ層の前駆体５４をウェットエッチング可能であるけれども、中間層の前駆体６０、第３クラッド層の前駆体５９およびエッチングストップ層４２をウェットエッチングすることは困難である。硫酸過酸化水素水系のエッチャントは、図４に示すようにエッチング速度が略一定であり、たとえば１２℃でのＧａＡｓのエッチング速度は約０．１８μｍ／ｍｉｎである。図４において、縦軸は、エッチング量（μｍ）であり、横軸は、エッチングを行う時間（ｓｅｃ）を示すものである。このようにキャップ層の前駆体５４をサイドエッチングすることによって、図３Ａ（ｃ）に示すようにキャップ層４６が形成される。
【００４２】
次にリン酸系のエッチャントの浴に浸して、第３クラッド層の前駆体５９を幅方向各両端から中央に向かってサイドエッチングを行う。第３クラッド層の前駆体５９がリッジ部形成表面部６３に形成されているので、第３クラッド層の前駆体５９をサイドエッチングする際、リン酸系のエッチャントがエッチングストップ層をウェットエッチングすることを防止するために被覆部６４が形成されている。この被覆部６４を設けることによって、サイドエッチングする際、被覆部６４をエッチングして、エッチングストップ層４２が侵蝕される前にサイドエッチングを終了させることができる。これによってエッチングストップ層４２の侵蝕を防止することできる。リン酸系のエッチャントは、たとえばリン酸であり、第３クラッド層の前駆体５９をウェットエッチング可能であるけれども、中間層の前駆体６０、キャップ層４６およびエッチングストップ層４２のウェットエッチングは困難である。リン酸系のエッチャントは、エッチング速度が略一定であり、たとえば７０℃でのＡｌＧａＩｎＰのエッチング速度は０．３μｍ／ｍｉｎ以上０．５μｍ／ｍｉｎ以下である。このように第３クラッド層の前駆体５９をサイドエッチングことによって、第３クラッド層４４が形成される。このようにして第３クラッド層４４およびキャップ層４６をサイドエッチングすることによって、エッチングがされていない中間層の前駆体６０には、図３Ｂ（ｄ）に示すように、幅方向両端部が第３クラッド層およびキャップ層に対して相対的に張り出し量α（本実施の形態ではα＝０．１５μｍ）張り出す張り出し部６５が形成される。このようにして中間層の前駆体６０が張り出すことによって形成される張り出し部６５が設けられる化合物半導体多層構造の前駆体５５を形成することができる。張り出し部６５を形成した後、エッチングマスク５１を除去する。エッチングマスク５１が除去されると、ステップａ３からステップａ４へ移行する。本実施の形態では、前駆体形成工程であるステップａ２とサイドエッチング工程であるステップａ３を含んで張り出し部６５を形成する張り出し工程を構成する。
【００４３】
除去工程であり、超音波振動除去工程であるステップａ４では、化合物半導体多層構造の前駆体５５に超音波振動を付与して、張り出し部６５を除去する。超音波振動は、具体的には、図示しない浴槽内の浴に化合物半導体多層構造の前駆体５５を浸し浴槽に超音波振動を付与することによって、浴を介して化合物半導体多層構造の前駆体５５に付与される。中間層の前駆体６０とキャップ層４６および第３クラッド層４４の幅方向両側面部とが当接する近傍の角部、すなわち張り出し部６５の付け根部６６は、応力集中が生じる中間層の前駆体６０の弱部となる。したがって超音波振動を化合物半導体多層構造の前駆体５５に付与すると、中間層の前駆体６０の弱部である張り出し部６５の付け根部６６には、亀裂が生じる。亀裂は、前記付け根部６６の第３クラッド層４４側からおよびキャップ層４６側から生じ、これらの亀裂を結ぶように張り出し部６５が破断する。このようにして破断させると、張り出し部６５を残すことなく中間層４５を形成することができる、すなわち図３Ｂ（ｅ）に示すような化合物半導体多層構造３１を形成することができる。このように張り出し部の付け根部６６を破断させることによって張り出し部６５を除去することができるけれども、張り出し部６５は、その幅方向長さが短いと、張り出し部６５の付け根部６６に生じる応力集中が小さく破断しない。したがって張り出し部６５は、所定の幅方向長さ以上に形成される必要がある。すなわち張り出し部６５は、除去可能な第１領域と、それだけでは除去不可能であって、第１除去領域６７を協働して除去される第２除去領域６８と、を備える必要がある。このように第１および第２除去領域６７，６８を備えることによって、張り出し部６５は、第１および第２除去領域６７，６８とが協働することによってキャップ層４６および第３クラッド層４４に対して相対的に張り出す状態となることを防止できる、すなわち除去できる。具体的には、張り出し部６５の張り出し量αは、１．０μｍ以上であれば、第１および第２除去領域６７，６８を備え除去することができる。このように張り出し部６５を残すことなく中間層４５を形成するには、張り出し量αが１．０μｍ以上であればよい。また中間層積層体５７が積層工程で、０．０２μｍ以上０．０５μｍ以下の層厚で積層されているので、中間層４５の層厚は、０．０２μｍ以上０．０５μｍ以下の層厚でに形成されている。このようにして張り出し部６５を除去し中間層４５が形成される、すなわち化合物半導体多層構造３１が形成されると、ステップａ４からステップａ５へ移行する。
【００４４】
被覆工程であり、電流ブロック層形成工程であるステップａ５では、電流ブロック層被覆部５０およびリッジ露出面部４９を覆うように、化合物半導体多層構造３１が対向する位置から離隔する方向に図示しない電流ブロック層３２の前駆体を積層する。電流ブロック層３２の前駆体は、たとえばＰＣＶＤ法によって形成される。電流ブロック層３２の前駆体は、リッジ部４３の幅方向両側面部４８が積層方向Ｘ１に臨むようにまたは積層方向Ｘ１に略平行に形成されるので、リッジ部４３に層厚がばらつくことなく略均一に形成され、リッジ部４３に密接に形成することができる。換言すると、リッジ部４３の幅方向両側面部４８が積層方向Ｘ１に対して逆テーパ状に形成されていないので、リッジ部４３に層厚がばらつくことなく略均一に形成され、リッジ部４３に密接に形成することができる。これによってリッジ部４３と電流ブロック層３２の前駆体との間に空隙を介在させることなく、化合物半導体多層構造３１上に電流ブロック層３２の前駆体を形成することができる。
【００４５】
このように形成される電流ブロック層３２の前駆体は、リッジ露出面部４９の積層方向Ｘ１に形成される部分がリソグラフィーおよびバッファードフッ酸を用いて除去され、電流ブロック層３２が形成される。このようにして化合物半導体多層構造３１に、電流ブロック層被覆部５０を覆うように、化合物半導体多層構造３１に対向する位置から離隔する方向に積層する電流ブロック層３２を形成し、図３Ｃ（ｆ）に示すような半導体レーザ素子の前駆体６９を形成する。このようにして形成される電流ブロック層３２は、空隙を介在させることなくリッジ部４３に密接して積層される。このようにして半導体レーザ素子の前駆体６９が形成されると、ステップａ５からステップａ６へ移行する。
【００４６】
電極形成工程であるステップａ６では、半導体レーザ素子の前駆体６９の電流ブロック層３２およびリッジ露出面部４９に、電流ブロック層３２およびリッジ露出面部４９に対向する位置から離隔する方向にｐ型電極３４を設ける。また半導体レーザ素子の前駆体６９の基板３６には、基板３６に対向する位置から離隔する方向にｎ型電極３３が設けられる。さらにｐ型電極３４には、ｐ型電極３４を覆うようにｐ型電極３４に対向する位置から離隔する方向に金メッキ層３５が設けられる。ｐ型電極３４、ｎ型電極３３は、金を蒸着させることによって形成され、金メッキ層３５は、たとえば各層を構成する結晶をめっき法によってめっきすることによって形成される。ここでｐ型電極３４および金メッキ層３５では、幅方向両側面部４８が積層方向Ｘ１に臨むようにまたは積層方向Ｘ１に略平行に形成されるリッジ部４３に電流ブロック層３２が形成されるので、電流ブロック層３２、ｐ型電極３４および金メッキ層３５を相互に密接させて形成することができる。換言すると、リッジ部４３の幅方向両側面部４８が積層方向Ｘ１に対して逆テーパ状に形成されていないので、電流ブロック層３２、ｐ型電極３４および金メッキ層３５は、相互に密接して形成することができる。このようにしてｐ型電極３４、ｎ型電極３３および金メッキ層３５を半導体レーザ素子の前駆体６９に設けることによって、図３Ｃ（ｇ）に示すような半導体レーザ素子３０を形成することができる。このようにして半導体レーザ素子３０が形成されると、ステップａ６からステップａ７へ移行し、半導体レーザ素子３０の製造が終了する。
【００４７】
このようにして半導体レーザ素子３０を製造することによって以下のような効果を奏する。図５は、本実施の形態での製造方法を用いて製造される半導体レーザ素子３０の良品率を示すグラフである。ここで良品率とは、製造される半導体レーザ素子３０全品に対する、高温特性、高出力性、放射角の安定性が所定値以上である半導体レーザ素子３０の良品の数量の百分率である。図５のグラフの縦軸は、良品率を示し、横軸は、中間層の層厚を示す。
【００４８】
本実施の形態の半導体レーザ素子３０の製造方法によれば、張り出し工程において中間層の前駆体６０に張り出し部６５を積極的に形成した後、超音波振動除去工程で前記張り出し部６５を除去して中間層６０を形成する。つまり張り出し部６５の幅方向長さが第３クラッド層４４およびキャップ層４６の幅方向長さに対して相対的に張り出すように形成されているので、超音波振動除去工程で前記張り出し部６５の除去を容易にする。しかも第３クラッド層４４およびキャップ層４６の幅方向長さが積層方向Ｘ１に向かうにつれて狭まる、または一定になるように形成されるので、超音波振動除去工程後の工程において以下の効果を奏する。
【００４９】
少なくともリッジ部４３およびエッチングストップ層４２に対し、電流ブロック層３２が密接に設けられる。換言すれば、リッジ部４３およびエッチングストップ層４２と電流ブロック層３２との間には、空隙を介在させることなく半導体レーザ素子３０を製造することが可能となる。また中間層の前駆体６０の張り出し部６５を除去することで、張り出し部６５に起因する層厚のばらつきを未然に解消することが可能となる。したがって化合物半導体多層構造３１にさらに積層方向Ｘ１に電流ブロック層３２を積層する場合、電流ブロック層３２を略均一に積層することができる。
【００５０】
したがって、本実施の形態の製造方法によれば、リッジ部４３およびエッチングストップ層４２と電流ブロック層３２との間に空隙を介在させることなく半導体レーザ素子３０を製造することが可能となるうえ、前述の層厚のばらつきを未然に解消することが可能となる。それ故、半導体レーザ素子３０の放熱性を高めることができ、結晶欠陥の発生を抑制することができる。
【００５１】
また層厚のばらつき、不連続性および結晶欠陥の発生を抑制することによって、半導体レーザ素子３０の発光特性、発光出力、光放射角度のばらつきを抑制することができる。このように半導体レーザ素子３０の特性のばらつきを抑制することができる。これによって歩留まりのよい半導体レーザ素子３０を実現し得る。
【００５２】
また本実施の形態の半導体レーザ素子３０の製造方法よれば、張り出し部６５を除去する除去工程の後、化合物半導体多層構造３１に電流ブロック層３２が被覆される。このとき前記リッジ部４３に対し、前記電流ブロック層３２が密接に設けられる。これによって本発明の製造方法によって製造される半導体レーザ素子３０は、内部に空隙が介在しないので、放熱性を高めることができ、結晶欠陥の発生を抑制することができる。結晶欠陥を抑制することができると、結晶劣化を抑制し、この結晶劣化によって生じる動作電流の増加、キンクの発生、ダークリージョン（Dark Region：略称ＤＲ）の発生およびダークライン（Dark Line Defect）の発生を抑制することができる。このように結晶欠陥の発生を抑制できるので、レーザ光の高出力化が可能となる。また半導体レーザ素子は、放熱性が高いので、高温環境下においても動作可能な高温動作性能がよくすることができる。
【００５３】
さらに本実施の形態の半導体レーザ素子３０の製造方法によれば、除去すべき第１除去領域６７と、第１除去領域６７と協働して除去される第２除去領域６８とから成る張り出し部６５を形成することによって、超音波振動除去工程で張り出し部６５を除去する際、超音波振動除去工程で除去できない残余部が形成されることを防止できる。すなわち、第１および第２除去領域６７，６８からなる張り出し部６５を形成することによって、確実に中間層の前駆体６０から張り出し部６５を除去し、中間層４５を形成することができる。具体的には、張り出し部６５を０．１μｍ以上に形成することによって、第１および第２除去領域６７，６８を形成することができる。このように第１および第２除去領域６７，６８を形成することのによって、張り出し部６５を中間層４５の前駆体から除去し、中間層４５の形成を実現することができる。ここで第２除去領域６８は、張り出し部６５の付け根部６６から幅方向長さが０．０１μｍまでに含まれる領域と同義であり、第１除去領域６７は、張り出し部６５の幅方向長さが０．０１μｍより幅方向外方の領域と同義である。これによって、積層方向Ｘ１に向かうにつれて幅方向長さが連続的または段階的に狭まる、または幅方向長さが一定であるリッジ部４３を備える半導体レーザ素子３０の製造を実現することができる。換言すると、リッジ部４３の幅方向側面部４８が積層方向Ｘ１に臨むようにまたは積層方向Ｘ１に略平行に形成されている、すなわち逆テーパ状に形成されていないリッジ部４３を備える半導体レーザ素子３０の製造を実現することができる。
【００５４】
さらに本実施の形態の半導体レーザ素子３０の製造方法によれば、前駆体形成工程とサイドエッチング工程とによって、中間層の前駆体６０が、第３クラッド層４４およびキャップ層４６に対して相対的に幅方向に張り出すリッジ部４３を形成することができる。これによって張り出し工程において、中間層の前駆体６０が、第３クラッド層４４およびキャップ層４６に対して相対的に幅方向に張り出すリッジ部４３を積極的に形成することを実現することができる。
【００５５】
さらに本実施の形態の半導体レーザ素子３０の製造方法によれば、中間層４５は、キャップ層４６から第３クラッド層４４へ正孔が注入可能な層厚に形成されるので、異なる禁制帯を有するキャップ層４６と第３クラッド層４４とを接合することによって生じる障壁を緩衝し、キャップ層４６から中間層４５を介して第３クラッド層４４に確実に電流を流すことができる半導体レーザ素子３０を製造することができ、歩留まりを向上させることができる。
【００５６】
【表１】
2006032623.tif 000003
【００５７】
具体的には、表１に示すように、中間層４５の層厚が０．０１μｍの場合、張り出し部除去率が１００％にもかかわらず、表１および図５に示すように、良品率が０％となる。張り出し部除去率は、製造される全半導体レーザ素子３０の数量に対する、張り出し部３０が除去される半導体レーザ素子３０の数量の百分率である。この場合、中間層が第３クラッド層４４とキャップ層４６との禁制体の不連続性を緩衝できず、半導体レーザ素子３０の素子抵抗が増加し、動作電流以上の電流を流すことができない半導体レーザ素子３０が製造される。これによって半導体レーザ素子３０の良品率が０％となる。表１に示すように、中間層４５の層厚が０．０６μｍの場合、張り出し部除去率が１０％となり、中間層と電流ブロック層との間に空隙が介在する半導体レーザ素子が多数製造されるので、表１および図５に示すように、半導体レーザ素子３０の良品率が２０％になる。また表１に示すように、中間層４５の層厚が０．０２μｍ以上０．０５μｍ以下の場合、除去率が７０%以上となり、半導体レーザ素子３０の良品率も６０%以上と高い。このように中間層４５の層厚が０．０２μｍ以上０．０５μｍ以下である場合、良品率が６０％以上であり歩留まりがよいけれども、０．０１μｍ以下および０．０６μｍ以下では、良品率が２０％以下となり歩留まりが悪い。また層厚が０．０１μｍ以下に形成されると、張り出し部６５を除去する際、超音波振動を付与すると、リッジ部４３がその出力に耐えきれず破損する場合がある。したがって中間層４５の層厚は、０．０２μｍ以上０．０５μｍ以下であることが好ましく、このような範囲で形成されると、第３クラッド層４４から中間層４５を介してキャップ層４６に確実に電流を流すことができる半導体レーザ素子３０を製造することができ、歩留まりを向上させることができる。
【００５８】
さらに本実施の形態の半導体レーザ素子３０の製造方法によれば、化合物半導体多層構造の前駆体５５に超音波振動を付与するだけで、中間層の前駆体６０から張り出し部６５を除去することができるので、張り出し部６５の除去が容易に実現することができる。
【００５９】
さらに本実施の形態の半導体レーザ素子３０の製造方法によれば、前駆体形成工程で、被覆部６４を形成しているので、サイドエッチ工程で、エッチングストップ層４２がリン酸系のエッチャントで侵蝕されることを抑制できる。これによって第２クラッド層４１がリン酸系のエッチャントによって侵蝕されることを確実に防止することができる。これによって所期機能を発揮可能な半導体レーザ素子３０を製造することができる。またこのように被覆部６４を形成することによって、ドライエッチングのようなエッチング量を制御することが困難なエッチングによってリッジ部の前駆体６０を形成し、エッチング量の制御が容易なウェットエッチングによってリッジ部４３を形成することができる。これによってリッジ部４３の形状および寸法を精度よく形成することができる。このようにドライエッチングによって、被覆部６４を形成する、すなわち被覆部６４を残すことによって第２クラッド層４１の侵蝕を防止するとともに、制御性の良好なウェットエッチングによってリッジ部４３を精度よく形成することができる。
【００６０】
第１の実施の形態の半導体レーザ素子３０の各構成は、前記形状および材料に限定されない。リッジ部４３が形成される半導体レーザ素子３０、いわゆる実屈折率導波型半導体レーザ素子であって、所期機能を達成するものであればよく、本実施の第１の実施の形態の半導体レーザ素子３０のようにＡｌＧａＩｎＰ系の半導体レーザ素子でなく、ＧａＡｓ系の半導体レーザ素子であってもよく、窒化ガリウム（ＧａＮ）系の半導体レーザ素子であってもよい。
【００６１】
図６は、第２の実施の形態の半導体レーザ素子３０Ａを示す平面図である。半導体レーザ素子３０Ａは、構成が第１の半導体レーザ素子３０の形態と類似しており、異なる点を説明し、同様の構成は同一の符号を付して説明を省略する。半導体レーザ素子３０Ａは、リッジ部４３の幅方向両側面部４８が積層方向Ｘ１に対して傾斜して形成され、積層方向Ｘ１に向かうにつれて幅方向長さが連続的に狭まるように形成される。積層方向Ｘ１つまり第３クラッド層４４、中間層４５およびキャップ層４６は、その幅方向両側面部が積層方向Ｘ１に対して傾斜して形成され、積層方向Ｘ１に向かうにつれて幅方向長さが連続的に狭まるように形成される。電流ブロック層被覆部５０には、リッジ部４３の幅方向側面部４８に対向する位置から離隔する方向に、リッジ部４３の積層方向長さ、すなわちリッジ部４３の高さとほぼ同一の層厚に形成される電流ブロック層３２Ａが積層される。電流ブロック層３２Ａは、リッジ部４３に空隙が介在することなく密接させて積層され、積層方向Ｘ１に臨む表面部７０（以下「電流ブロック層表面部７０」と称する場合がある）がリッジ露出面部４９と略面一状に形成される。「略面一状」には、面一が含まれる。電流ブロック層表面部７０には、ｐ型電極３４とオーミック接触を取るために設けられるコンタクト層７１が形成される。コンタクト層７１は、たとえばｐ型のＧａＡｓによって構成され、電流ブロック層表面部７０およびリッジ露出面部４９を覆うように、電流ブロック層表面部７０およびリッジ露出面部４９に対向する位置から離隔する方向に積層される。このようにして積層すると、第１の実施の形態の電流ブロック層３２と同様、電流ブロック層３２Ａとリッジ部４３との間に空隙を介在させることなく密接させて積層することができる。このように形成されるコンタクト層７１には、積層方向に臨む表面部にｐ型電極３４が積層方向に積層される。このようにして半導体レーザ素子３０Ａが形成される。このような構成を有する半導体レーザ素子３０Ａの製造方法について説明する。
【００６２】
図７は、半導体レーザ素子３０Ａの製造方法の手順について示すフローチャートである。図８Ａ、ＢおよびＣは、半導体レーザ素子３０Ａの製造方法の手順を段階的に示す正面図である。図８Ａ（ａ）は、エッチングマスク５１が形成される多層積層体構造５２が形成された状態を示す正面図であり、図８Ａ（ｂ）は、リッジ部の前駆体５３が形成された状態示す正面図であり、図８Ａ（ｃ）は、第３クラッド層の前駆体５９がサイドエッチングされた状態を示す正面図であり、図８Ｂ（ｄ）は、化合物半導体多層構造の前駆体５５が形成された状態を示す正面図であり、図８Ｂ（ｅ）は、化合物半導体多層構造の前駆体５５にレジスト７２を積層した状態を示す正面図であり、図８Ｂ（ｆ）化合物半導体多層構造の前駆体５５が形成された状態を示す正面図であり、図８Ｃ（ｇ）は、電流ブロック層３２Ａが化合物半導体多層構造３１に積層された状態を示す正面図であり、図８Ｃ（ｈ）は、半導体レーザ素子３０Ａが形成された状態を示す正面図である。半導体レーザ素子３０Ａの製造方法についても、第１の実施の形態の半導体レーザ素子３０の製造方法と類似しており、異なる点を説明し、同一の構成および工程については同一の符号を付して説明を省略する。半導体レーザ素子の製造工程は、図示しないＭＯＶＰＥ装置に基板３６を装着すると開始され、ステップａ０からステップａ１へ移行する。ステップａ１では、複数の積層体が積層されると、ステップａ１からステップｂ２へ移行する。
【００６３】
前駆体形成工程であるステップｂ２では、ステップａ２と類似しており、エッチングマスク５１を形成した後、硫酸過酸化水素水系のエッチャントと臭素水系のエンチャントとによって第３クラッド層積層体５６、中間層積層体５７およびキャップ層積層体５８をウェットエッチングする。臭素水系のエッチャントは、たとえば飽和臭素水とリン酸と水との混合溶液であり、キャップ層の前駆体５４、中間層の前駆体６０、第３クラッド層の前駆体５９およびエッチングストップ層４２をウェットエッチング可能なエッチャントである。臭素水系のエッチャントは、たとえば２０℃でのＧａＡｓのエッチング速度は約０．１μｍ／ｍｉｎである。このようなエッチャントを用いて多層積層体構造５２をウェットエッチングすることによって、図８Ａ（ｂ）に示すように、リッジ部の前駆体５３を形成する。リッジ部の前駆体５３が形成されると、ステップｂ２からステップｂ３ヘ移行する。
【００６４】
サイドエッチング工程であるステップｂ３では、ステップｂ３と類似しており、まず第３クラッド層の前駆体５９を、リン酸系のエッチャントによって、エッチングしてエッチングストップ層４２が露出するように被覆部６４を除去し、さらにサイドエッチングによって、図８Ａ（ｃ）に示すように、第３クラッド層４４を形成する。つぎに硫酸過酸化水素水系のエッチャントを用いてキャップ層の前駆体５４をサイドエッチングしてキャップ層４６を形成する。このようにして第３クラッド層およびキャップ層の前駆体５９，５４をサイドエッチングすることによって、第３クラッド層４４およびキャップ層４６を形成する。つまり、図８Ｂ（ｄ）に示すように、中間層の前駆体６０を第３クラッド層４４およびキャップ層４６に対して相対的に張り出すように形成することができる。このとき第３クラッド層４４およびキャップ層４６の面方位により、紙面に向かって左方向に張り出す張り出し部６５ａ（以下「左側方張り出し部」と称する場合がある）の張り出し量β１（本実施の形態では、β１＝０．４μｍ）と、紙面に向かって右方向に張り出す張り出し部６５ｂ（以下「右側方張り出し部」と称する場合がある）の張り出し量β２（本実施の形態では、β２＝０．６μｍ）とが異なる。ただし張り出し量は、このような値に限定されず、張り出し部が除去可能であればよく、張り出し部６５は、第１および第２除去領域が含まれるように形成されればよい。さらに張り出し部６５を形成した後、キャップ層４６に設けられるエッチングマスク５１を除去する。エッチングマスク５１が除去されると、化合物半導体多層構造の前駆体５５が形成され、ステップｂ３からステップｂ４へ移行する。
【００６５】
除去工程であり、エッチング除去工程であるステップｂ４では、エッチングストップ層４２に、エッチングストップ層４２およびリッジ部４３に対向する位置から離隔する方向にレジスト７２をリソグラフィーを用いて形成する。レジスト７２は、具体的には、第３クラッド層４４および左および右側方張り出し部６５ａ、６５ｂ（以下、これらを両方を指して「張り出し部６５」と呼ぶ場合がある）を埋め込んだ状態で、張り出し部６５の積層方向に臨む表面部だけが露出するようにエッチングストップ層上に形成される。このようにレジスト７２を形成した後、塩酸過酸化水素水系のエッチャントによって張り出し部６５を除去する。塩酸過酸化水素水系のエッチャントは、たとえば塩酸と過酸化水素水と水との混合溶液であり、中間層の前駆体６０をウェットエッチング可能なエッチャントである。このとき左側方および右側方張り出し部６５ａ，６５ｂの張り出し量がそれぞれ０．４μｍおよび０．６μｍに形成されている。したがってリソグラフィーする際の要求精度を低減することができ、現像などの工程が安定して可能である、すなわちプロセスマージンを大きく取ることができる。このようにして張り出し部６５を除去する際、レジスト７２から露出するキャップ層４６は、塩酸過酸化水素水系のエッチャントによってウェットエッチングされるけれども、中間層の前駆体６０の層厚が０．０５μｍに形成されているので、エッチングされる量が層厚に対して略０に等しい。このようにしてキャップ層４６が塩酸過酸化水素水系のエッチャントによってほとんど侵蝕されないようにするために、張り出し部６５の層厚、すなわち中間層積層体５７の層厚を０．０５μｍ以下にすることが好ましい。このように張り出し部６５をエッチングによって除去した後、レジスト７２をリソグラフィーによって除去することによって、図８Ｂ（ｅ）に示すように、化合物半導体多層構造３１が形成される。化合物半導体多層構造３１が得られると、ステップｂ４からステップｂ５ヘ移行する。
【００６６】
電流ブロック層形成工程であるステップｂ５では、ステップａ４と類似しており、化合物半導体多層構造３１に、ＭＯＶＰＥ法に結晶成長させてよって、リッジ露出面部４９と略面一状になるように電流ブロック層被覆部５０に対向する位置から離隔する方向に電流ブロック層３２Ａを積層する。リッジ部４３の幅方向両側面部４８が積層方向に臨むように形成されるので、電流ブロック層３２Ａは、リッジ部４３上に略均一に形成され、リッジ部４３に密接させて形成することができる。換言すると、リッジ部４３の幅方向両側面部４８が積層方向に対して逆テーパ状に形成されていないので、電流ブロック層３２Ａは、リッジ部４３に略均一に形成され、リッジ部４３に密接させて形成することができる。これによってリッジ部４３と電流ブロック層３２Ａとの間に空隙を介在させることなく、化合物半導体多層構造３１上に電流ブロック層３２Ａを形成することができる。このようにして電流ブロック層３２Ａが形成されると、ステップｂ５からステップ６ヘ移行する。
【００６７】
電極形成工程であるステップｂ６では、電流ブロック層３２Ａおよびリッジ露出面部４９を覆うようにコンタクト層７１を積層する。コンタクト層７１は、電流ブロック層３２Ａおよびリッジ露出面部４９に対向する位置から離隔する方向に積層される。コンタクト層７１には、さらにコンタクト層７１に対向する位置から離隔する方向にｐ型電極３４が形成される。さらに基板３６には、基板３６が対向する位置から離隔する方向にｎ型電極３３が形成される。このようにしてコンタクト層７１、ｐ型電極３４およびｎ型電極３３を形成することによって半導体レーザ素子３０が製造される。半導体レーザ素子３０が製造されると、ステップｂ６からステップａ７ヘ移行し製造方法の手順が終了する。
【００６８】
このようにして製造される半導体レーザ素子３０は、超音波振動を付与することなく張り出し部６５が除去されるリッジ部４３を形成することができる。このようにして形成されるリッジ部４３を備える半導体レーザ素子３０は、第１の実施の形態の半導体レーザ素子３０と同様の効果を奏する。また半導体レーザ素子３０Ａの材料および寸法は、第１の実施の形態の半導体レーザ素子３０と同様に、本実施の形態のものに限定されない。
【００６９】
第１および第２の実施の形態の半導体レーザ素子３０，３０Ａは、リッジ部４３が積層方向に向かうにつれて幅方向長さが連続的また段階的に狭まるように形成されているけれども、リッジ部４３の幅方向長さを一定に形成することによっても、リッジ部４３、電流ブロック層３２，３２Ａ、ｐ型電極３４および金メッキ３５またはコンタクト層７１の相互の間に空隙が生じることを防止することができ、この場合も第１および第２の実施の形態の半導体レーザ素子３０，３０Ａと同様の効果を得ることができる。
【００７０】
本実施の形態では、中間層４５と第３クラッド層４４およびキャップ層４６とが互いに臨む表面部の幅方向長さが略同一に形成されているけれども、必ずしもこのように形成されることに限定されない。たとえば第３クラッド層４４、中間層４５およびキャップ層４６は、互いに臨む表面部の幅方向長さが異なり、かつリッジ部４３の幅方向長さが積層方向Ｘ１に向かうにつれて狭まるように形成してもよい。これによってリッジ部４３が階段状になるように段差を設けて形成してもよい。
【図面の簡単な説明】
【００７１】
【図１】本発明の第１の実施の形態である半導体レーザ素子の製造方法によって製造される半導体レーザ素子３０を示す正面図である。
【図２】半導体レーザ素子３０の製造方法の手順について示すフローチャートである。
【図３Ａ】半導体レーザ素子３０の製造方法の手順を段階的に示す正面図である。
【図３Ｂ】半導体レーザ素子３０の製造方法の手順を段階的に示す正面図である。
【図３Ｃ】半導体レーザ素子３０の製造方法の手順を段階的に示す正面図である。
【図４】硫酸加水系のエッチャントのエッチング速度を示すグラフである。
【図５】本実施の形態での製造方法を用いて製造される半導体レーザ素子３０の良品率を示すグラフである。
【図６】第２の実施の形態の半導体レーザ素子３０Ａを示す平面図である。
【図７】半導体レーザ素子３０Ａの製造方法の手順について示すフローチャートである。
【図８Ａ】半導体レーザ素子３０Ａの製造方法の手順を段階的に示す正面図である。
【図８Ｂ】半導体レーザ素子３０Ａの製造方法の手順を段階的に示す正面図である。
【図８Ｃ】半導体レーザ素子３０Ａの製造方法の手順を段階的に示す正面図である。
【図９】第１の従来の技術の半導体レーザ素子１を示す正面図である。
【図１０】第２の従来の技術の半導体レーザ素子１３を示す正面図である。
【図１１】第１の従来の技術の半導体レーザ素子１に空洞が介在する状態を示す正面図である。
【符号の説明】
【００７２】
３０，３０Ａ  半導体レーザ素子
３１  化合物半導体多層構造
３２  電流ブロック層
３６  基板
３７  第１バッファ層
３８  第２バッファ層
３９  第１クラッド層
４０  活性層
４１  第２クラッド層
４２  エッチングストップ層
４３  リッジ部
４４  第３クラッド層
４５  中間層
４６  キャップ層
５４  キャップ層の前駆体
５５  化合物半導体多層構造の前駆体
５６  第３クラッド層積層体
５７  キャップ層積層体
５８  中間層積層体
５９  第３クラッド層の前駆体
６０  中間層の前駆体
６５  張り出し部
６７  第１除去領域
６８  第２除去領域
【図１】
2006032623.tif 000004
【図２】
2006032623.tif 000005
【図３Ａ】
2006032623.tif 000006
【図３Ｂ】
2006032623.tif 000007
【図３Ｃ】
2006032623.tif 000008
【図４】
2006032623.tif 000009
【図５】
2006032623.tif 000010
【図６】
2006032623.tif 000011
【図７】
2006032623.tif 000012
【図８Ａ】
2006032623.tif 000013
【図８Ｂ】
2006032623.tif 000014
【図８Ｃ】
2006032623.tif 000015
【図９】
2006032623.tif 000016
【図１０】
2006032623.tif 000017
【図１１】
2006032623.tif 000018
【手続補正書】
【提出日】平成17年6月13日(2005.6.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
【特許文献１】特開２００３−３４７６７４号公報（第３−５頁、第２図）
【特許文献２】特開２００３−６９１５４号公報（第９図）