(57)【要約】【課題】良好な製造歩留まりで、放熱効率の向上によって高出力化が図られる半導体レーザアレイ装置を提供する。【解決手段】  半導体レーザアレイ装置は、所定ピッチで配列した複数の半導体レーザチップ１と、各半導体レーザチップ１を搭載するためのサブマウント３と、各半導体レーザチップ１の発熱をサブマウント３を経由して放熱するためのヒートシンク４などで構成され、チップ中心間の距離Ｓ、サブマウントの厚さＴを用いて、２×Ｔ≦Ｓ≦１０×Ｔを満たす。【選択図】        図１
2006013038.tif 000002
【特許請求の範囲】
【請求項１】
所定ピッチで配列した複数の半導体レーザチップと、
各半導体レーザチップを搭載するためのサブマウントと、
各半導体レーザチップの発熱をサブマウントを経由して放熱するためのヒートシンクとを備え、
チップ中心間の距離Ｓ、サブマウントの厚さＴを用いて、２×Ｔ≦Ｓ≦１０×Ｔを満たすことを特徴とする半導体レーザアレイ装置。
【請求項２】
各半導体レーザチップの発振波長は、中心波長±４ｎｍの範囲内であることを特徴とする請求項１記載の半導体レーザアレイ装置。
【請求項３】
各半導体レーザチップの発振閾値は、基準発振閾値±５％の範囲内であることを特徴とする請求項１記載の半導体レーザアレイ装置。
【請求項４】
各半導体レーザチップの外部微分量子効率は、基準外部微分量子効率±５％の範囲内であることを特徴とする請求項１記載の半導体レーザアレイ装置。
【請求項５】
各半導体レーザチップの動作電流は、基準動作電流±５％の範囲内であることを特徴とする請求項１記載の半導体レーザアレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高出力化が図られる半導体レーザアレイ装置に関する。
【背景技術】
【０００２】
複数の半導体レーザ素子を用いて高出力化を図るための従来の手法として、単一の半導体バーに複数の発光領域を設けたレーザダイオードバー（ＬＤバー）を作成し、このＬＤバーをサブマウントまたはヒートシンクにダイボンドする手法がある。
【０００３】
【特許文献１】特開２００３−２０９３１３号公報（図２、図４）
【特許文献２】特開２００３−１５８３３２号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＬＤバーでの発光領域の間隔は狭いため、各発光領域で発生した熱がサブマウントまたはヒートシンクに伝達される際の熱抵抗が比較的高くなり、効率的な放熱が困難である。そのため、発光領域での温度上昇によって耐久性や特性の劣化が生じ、高出力化には一定の限界がある。
【０００５】
本発明の目的は、良好な製造歩留まりで、放熱効率の向上によって高出力化が図られる半導体レーザアレイ装置を提供することである。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明に係る半導体レーザアレイ装置は、所定ピッチで配列した複数の半導体レーザチップと、
各半導体レーザチップを搭載するためのサブマウントと、
各半導体レーザチップの発熱をサブマウントを経由して放熱するためのヒートシンクとを備え、
チップ中心間の距離Ｓ、サブマウントの厚さＴを用いて、２×Ｔ≦Ｓ≦１０×Ｔを満たすことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、複数の半導体レーザチップをサブマウント上に配列した状態で、チップ中心間の距離Ｓ、サブマウントの厚さＴを用いて、２×Ｔ≦Ｓ≦１０×Ｔを満たすことことによって、アレイ全体の小型化を維持しながら、高い放熱効率を達成することができる。その結果、寿命や特性の劣化を抑制できるため、良好な製造歩留まりで、高出力化を図ることができる。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
図１は、本発明の第１実施形態を示す部分斜視図である。半導体レーザアレイ装置は、複数の半導体レーザチップ１と、サブマウント３と、ヒートシンク４などで構成される。
【０００９】
半導体レーザチップ１は、活性層、該活性層の上下に配置された一対のクラッド層などを有し、キャリア注入によって活性層から発生した光は端面の発光領域２を通過して外部に放射される。半導体レーザチップ１の上面には第１の電極が形成され、リード線（不図示）が接続される。半導体レーザチップ１の裏面には第２の電極が形成され、ダイボンディングなどによってサブマウント３に対して電気的および機械的に接続される。
【００１０】
サブマウント３は、導電性で良好な熱伝導性を有する金属、例えばＣｕＷ（銅−タングステン）、ＡｌＮ（窒化アルミニウム）、ＳｉＣ（炭化ケイ素）、Ｓｉ（シリコン）などで形成され、一般的には板状の形状を有する。
【００１１】
ヒートシンク４は、大きな熱容量を有する部材であり、良好な熱伝導性を有する金属、例えばＣｕ（銅）、Ａｇ（銀）などで形成される。ヒートシンク４が受けた熱は、さらに大気や外部シャーシに放熱される。サブマウント３とヒートシンク４との間は、良好な熱伝導性を確保できるように、ハンダやその他の導電性接着剤を用いて電気的および機械的に接続される。
【００１２】
半導体レーザチップ１の通電に伴って発生した熱の一部は、周囲の大気にも放熱されるが、大部分の熱はサブマウント３を経由してヒートシンク４に伝達される。このとき、図１の点線で示したように、半導体レーザチップ１の裏面からヒートシンク４の厚さ方向に関して拡がり角θの範囲で熱伝導領域が形成される。この熱伝導領域の拡がり角θは、一般には半角で４５°程度になる。
【００１３】
半導体レーザチップ１の中心間の距離をＳとし、サブマウント３の厚さをＴとした場合、厚さＴが小さくなるほど、サブマウント３の熱抵抗は小さくなる。また、チップ中心間距離Ｓを小さく設定するほど、隣同士のチップの熱伝導領域が重なるようなり、放熱効率が低下してしまう。
【００１４】
そこで、本実施形態では、チップ中心間距離Ｓとサブマウント３の厚さＴとの関係について最適となる条件、２×Ｔ≦Ｓ≦１０×Ｔを満足するようにチップ配置を設定している。チップ中心間距離Ｓを２Ｔより小さく設定すると、サブマウント３の裏面付近において隣同士の熱伝導領域が重なってしまうため、あまり好ましくない。また、チップ中心間距離Ｓを１０Ｔより大きく設定すると、チップ間のピッチが大きくなって、アレイ全体の長さが必要以上に大きくなってしまう。従って、２×Ｔ≦Ｓ≦１０×Ｔを満たすことによって、アレイ全体の小型化を維持しながら、高い放熱効率を達成することができる。
【００１５】
実施の形態２．
本実施形態では、図１に示した構成において、発振波長のばらつきが小さい半導体レーザチップ１を実装している。
【００１６】
半導体レーザアレイ装置の製品仕様として、一般に、発光スペクトルの中心波長λｃと半値全幅（ＦＷＨＭ）が設定されている。従って、複数の半導体レーザチップ１を実装する場合、各チップ１の発振波長を選別する必要がある。
【００１７】
そこで、発振波長が中心波長λｃ±４ｎｍの範囲内となる半導体レーザチップ１を選別してサブマウント３に実装することが好ましく、これによりアレイ全体の発光スペクトル幅を狭くすることができ、より単色な半導体レーザアレイ装置を実現している。
【００１８】
実施の形態３．
本実施形態では、図１に示した構成において、発振閾値、外部微分量子効率、動作電流のばらつきが小さい半導体レーザチップ１を実装している。
【００１９】
半導体レーザアレイ装置の製品仕様として、一般に、基準発振閾値Ｉｔｈおよびその許容範囲、基準外部微分量子効率ηｅｘおよびその許容範囲、基準動作電流Ｉｏｐおよびその許容範囲などが設定されている。
【００２０】
発振閾値は、半導体レーザの電流−光出力特性（Ｉ−Ｐ特性）において、レーザ発振時の直線ラインが横軸（電流）と交差した点での電流値で定義される。外部微分量子効率は、電流−光出力特性において、レーザ発振時の直線ラインの傾きΔＰ／ΔＩで定義される。動作電流は、所定の光出力が得られるときの電流値で定義される。
【００２１】
従って、複数の半導体レーザチップ１を実装する場合、各チップ１の発振閾値、外部微分量子効率、動作電流を選別する必要がある。
【００２２】
そこで、発振閾値が基準発振閾値Ｉｔｈ±５％の範囲内である半導体レーザチップ１を選別してサブマウント３に実装することが好ましく、これによりアレイ全体の発振閾値のばらつきを抑制できる。
【００２３】
また、外部微分量子効率が基準外部微分量子効率ηｅｘ±５％の範囲内である半導体レーザチップ１を選別してサブマウント３に実装することが好ましく、これによりアレイ全体の微分量子効率のばらつきを抑制できる。
【００２４】
また、動作電流が基準動作電流Ｉｏｐ±５％の範囲内でる半導体レーザチップ１を選別してサブマウント３に実装することが好ましく、これによりアレイ全体の動作電流のばらつきを抑制できる。
【００２５】
実施の形態４．
本実施形態では、図１に示した構成において、半導体レーザチップ１をディスクリートで実装していることから、発振波長、発振閾値、外部微分量子効率、動作電流などの仕様に関して、各チップ実装の前に事前検査により良品と認められたチップを選別することができる。
【００２６】
例えば、不良素子が５０個に１個の割合で発生、つまり２％の不良率であると仮定して、１０個の半導体レーザからなるレーザアレイを製造する場合を検討する。従来のように１０個の発光領域をＬＤバーに形成した場合、１０００個のレーザ素子から採れるアレイの数の期待値は、０．９８１０×１０００／１０＝８２個となる。即ち、１００個のレーザアレイを製造したとき、そのうち１８個が不良品となる。
【００２７】
一方、本発明のようにチップ単体をディスクリートで実装した場合、０．９８×１０００／１０＝９８個となる。即ち、１００個のレーザアレイを製造したとき、そのうち２個の不良品に留まる。従って、製造歩留まりの点で、従来のＬＤバーよりも本発明の方が格段に優れていることが判る。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１実施形態を示す部分斜視図である。
【符号の説明】
【００２９】
１  半導体レーザチップ、  ２  発光領域、  ３  サブマウント、  ４  ヒートシンク。
【図１】
2006013038.tif 000003