(57)【要約】【課題】配線基板の外部接続端子自体の強度や接続信頼性等を高めると共に、ノイズ耐性の向上に有効な配線距離の短縮を図ることを可能にする。【解決手段】配線基板１は、絶縁層６とその内部に形成されたビア９を含む配線層７とを有するビルドアップ層２を複数積層してなる多層配線構造部３を具備する。多層配線構造部３は金属板１０上にビルドアップ層２を順に積層形成することにより作製される。外部接続端子４は金属板１０を選択的にエッチング除去することにより形成される。従って、外部接続端子４は多層配線構造部３の配線層７に対して一体的に密着形成される。【選択図】図２
2006222257.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層と、前記絶縁層内に形成されたビアを含む配線層とを有する複数のビルドアップ層を備える多層配線構造部と、
前記多層配線構造部の一方の主面側に配置され、かつ前記配線層と一体的に密着形成された金属柱状体からなる外部接続端子と
を具備することを特徴とする配線基板。
【請求項２】
請求項１記載の配線基板において、
前記配線層および前記外部接続端子はＣｕまたはＣｕ合金からなり、かつ前記外部接続端子の表面にはＳｂ−Ｐｂ合金、Ｓｎ−Ａｇ−Ｃｕ合金、Ｓｎ−Ｓｂ合金、Ｓｎ−Ａｇ合金、およびＮｉ／Ａｕ積層膜から選ばれる少なくとも1種の金属被膜が形成されていることを特徴とする配線基板。
【請求項３】
金属板の表面に、絶縁層と前記絶縁層内に形成されたビアを含む配線層とを有する複数のビルドアップ層を順に形成して多層配線構造部を作製する工程と、
前記金属板の一部が複数の柱状の外部接続端子となるように、前記外部接続端子となる部分を除く前記金属板の少なくとも一部を、前記複数の外部接続端子がそれぞれ電気的に独立するように除去して、前記複数の外部接続端子を形成する工程と
を具備することを特徴とする配線基板の製造方法。
【請求項４】
請求項３記載の配線基板の製造方法において、
前記外部接続端子の形成工程は、前記複数の外部接続端子がそれぞれ電気的に独立した状態で突出すると共に、前記外部接続端子の周囲に前記金属板の一部が残存するように、前記金属板を部分的に除去することを特徴とする配線基板の製造方法。
【請求項５】
請求項１または請求項２記載の配線基板と、
前記配線基板の前記多層配線構造部上に搭載され、かつ前記配線層と電気的に接続された半導体素子と
を具備することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子のパッケージ基板等に適用される配線基板とその製造方法、およびそれを用いた半導体装置に関する。
【背景技術】
【０００２】
近年、高速・多ピンの半導体パッケージとして、配線基板の一方の主面上に半導体素子をフリップチップ実装すると共に、配線基板の他方の主面に外部接続端子として半田バンプ等を形成したＢＧＡパッケージが普及している。また、このようなＢＧＡパッケージに適用される配線基板には、高密度配線を備えることが求められることから、コア基板の両面もしくは片面に絶縁層と配線層とを交合に積層したビルドアップ構造を有する多層配線基板（ビルドアップ基板）が使用されるようになってきている。
【０００３】
ところで、半導体素子の高速動作化のために動作周波数が1GHzを超え、かつ消費電力の低減のために動作電圧を低下させる代償として、半導体パッケージの対ノイズ性が低下する傾向にある。ノイズ耐性を高めるためにはループインダクタンスを極力小さくすることが肝要である。そのためには半導体素子から電源用の外部接続端子までの距離を短くすることが有効であるが、従来のビルドアップ基板はコア基板が不可欠であるため、基板全体の厚さを薄くして配線距離を短くすることが難しいという問題を有している。
【０００４】
また、外部接続端子として半田ボールを適用したパッケージは、半田ボールに起因して以下に示すような問題を有している。すなわち、半田ボールは一般に多層配線基板の電極パッド上に酸化防止のためにＮｉ／Ａｕメッキを施した後、その上に半田ボールを載せてリフローすることにより形成される。このような半田ボールは、Ｎｉメッキ中に微量混在する燐成分がＡｕメッキ表面に析出する結果として半田との接合が脆弱になり、場合によっては使用過程で接合界面から破断してしまうという問題がある。
【０００５】
さらに、高速・大消費電力のＬＳＩでは、そのバーンイン・テストの際にデバイス自体の発熱やバーンインの過熱にパッケージが耐える必要がある。その温度はバーンイン条件やデバイスの性能、品質保証条件によりまちまちではあるが、概ね100〜150℃前後である。Ｓｎ−Ｐｂ共晶半田の融点は183℃であるが、長時間の荷重条件下では150℃近傍でクリープ変形が始まる。このため、長期耐熱試験の際には半田バンプが変形する危険性がある。加えて、高温下のテストではテストプローブが繰返し半田バンプと接触する結果、半田かすが堆積して煩雑なクリーニング必要になるというような問題がある。
【０００６】
このような外部接続端子として半田ボールを適用したパッケージ基板に対して、多層印刷回路基板に金属板を取付け、この金属板をエッチングして金属端子（バンプ）を形成したＢＧＡパッケージ用回路基板が提案されている（例えば特許文献１参照）。ここでは、銅パターン層とプリプレグ層とを交互に積層して圧着した多層印刷回路基板を用いている。また、このような多層印刷回路基板に金属板を熱圧着して取付けており、このような金属板をエッチングすることにより金属端子を形成している。
【特許文献１】特開平11-16933号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したように、従来のビルドアップ基板に外部接続端子として半田バンプを形成したパッケージ基板は、コア基板が必要不可欠なビルドアップ基板の厚さに起因して、ノイズ耐性の向上に有効な配線距離の短縮が難しいという問題を有している。さらに、外部接続端子としての半田バンプに起因して、電極パッドと半田バンプとの接合界面から破断が生じやすいという問題や、バーンイン・テストの際に半田バンプが変形する危険性があるというような問題を有している。
【０００８】
一方、従来の金属板をエッチングして金属バンプを形成したパッケージ基板は、金属板を取付ける回路基板に銅パターン層とプリプレグ層とを交互に積層して圧着した多層印刷回路基板、いわゆる多層銅張積層板を用いているため、上述したビルドアップ基板以上に厚さを削減することが難しく、ノイズ耐性を向上させるために配線距離の短縮を図ることは技術的に困難な構造である。さらに、多層印刷回路基板に金属板を熱圧着して取付けているため、これらの接合部の信頼性が低く、実用時に加わる熱応力等で金属パンプに剥がれ等が生じやすいという問題を有している。
【０００９】
本発明はこのような課題に対処するためになされたもので、外部接続端子自体の強度や接続信頼性等を高めると共に、ノイズ耐性の向上に有効な配線距離の短縮を図ることを可能にした配線基板とその製造方法、およびそのような配線基板を用いた半導体装置を提供することを目的としている。
【課題を解決するための手段】
【００１０】
本発明の一態様に係る配線基板は、絶縁層と、前記絶縁層内に形成されたビアを含む配線層とを有する複数のビルドアップ層を備える多層配線構造部と、前記多層配線構造部の一方の主面側に配置され、かつ前記配線層と一体的に密着形成された金属柱状体からなる外部接続端子とを具備することを特徴としている。
【００１１】
本発明の一態様に係る配線基板の製造方法は、金属板の表面に、絶縁層と前記絶縁層内に形成されたビアを含む配線層とを有する複数のビルドアップ層を順に形成して多層配線構造部を作製する工程と、前記金属板の一部が複数の柱状の外部接続端子となるように、前記外部接続端子となる部分を除く前記金属板の少なくとも一部を、前記複数の外部接続端子がそれぞれ電気的に独立するように除去して、前記複数の外部接続端子を形成する工程とを具備することを特徴としている。
【００１２】
また、本発明の一態様に係る半導体装置は、上記した本発明の態様に係る配線基板と、前記配線基板の前記多層配線構造部上に搭載され、かつ前記配線層と電気的に接続された半導体素子とを具備することを特徴としている。
【発明の効果】
【００１３】
本発明の一態様によれば、外部接続端子に金属柱状体を適用しているため、外部接続端子の強度や接続信頼性等を高めることができる。さらに、多層配線構造部はビルドアップ層のみで構成しているため、ノイズ耐性の向上に有効な配線距離の短縮を図ることが可能となる。このような配線基板を適用することによって、その上に半導体素子を搭載して構成した半導体装置の信頼性や特性等を高めることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を実施するための形態について、図面を参照して説明する。なお、以下では本発明の実施形態を図面に基づいて説明するが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に限定されるものではない。
【００１５】
図１は本発明の一実施形態による配線基板の構成を示す断面図である。図１に示す配線基板１は、複数のビルドアップ層２を積層して構成した多層配線構造部３と、この多層配線構造部３の一方の主面（下面）３ａ側に配置された金属柱状体からなる複数の外部接続端子４を有する外部接続端子郡５とを具備している。ビルドアップ層２はそれぞれ絶縁層６と配線層７とを有している。配線層７は絶縁層６上に形成された金属メッキ層等の導体層８と各層８間を接続するように絶縁層６内に形成されたビア９とを有しており、これらにより所望の配線パターンが形成されている。
【００１６】
ビルドアップ層２は信号配線数や配線パターン等に応じて積層数が設定されており、そのような層数のビルドアップ層２を順に積層することによって、多層配線構造部３が構成されている。多層配線構造部３の下面３ａ側には、配線層７に接続された金属柱状体からなる外部接続端子４が配置されている。なお、図１はビルドアップ層２を3層積層した構造を示しているが、ビルドアップ層２の積層数はこれに限られるものではなく、上記したように信号配線数や配線パターン等に応じて適宜に設定可能である。
【００１７】
上述した配線基板１の具体的な構造について、その製造方法を含めて図２を参照して説明する。まず、図２（ａ）に示すように、柱状の外部接続端子４の形成材料となる金属板１０を用意する。金属板１０は導電性金属であれば特に限定されるものではないが、導電性等を考慮して銅板を使用することが好ましい。金属板１０の外形は配線基板１の全体形状に対応させる。また、金属板１０の厚さは外部接続端子４の高さに応じて選択する。外部接続端子４の高さはその形成ピッチの50％が目安となる。外部接続端子４の形成ピッチは実装技術の進展にもよるが、現状は0.8〜1.0mmが主流である。従って、金属板１０の厚さは0.4〜0.5mmとすることが妥当である。
【００１８】
このような金属板１０上に第1層目のビルドアップ層２Ａを形成する。ここで、ビルドアップ層２の形成工程には、例えばセミアディティブ法やフルアディティブ法等を適用することができる。まず、金属板１０上に絶縁樹脂を用いて絶縁層６を形成した後、例えばレーザ加工で絶縁層６にビアホール１１を形成する。次に、ビアホール１１内を含む絶縁層６の表面に、無電解メッキや電解メッキを適用して配線層７を形成する。配線層７には各種の金属メッキを適用することが可能であるが、金属板１０と同一の金属材料を適用することが好ましい。例えば、外部接続端子４となる金属板１０に銅板を使用した場合、配線層７は銅メッキで形成することが好ましい。
【００１９】
セミアディティブ法を適用した配線層７の形成工程は、まずビアホール１１内の銅板１０上を含む絶縁層６上に、例えば無電解銅メッキを施した後、その上に配線パターンに応じた形状（配線パターン部を除く部分を覆う形状）を有するレジストを形成する。次いで、無電解銅メッキ層をシード層として電解銅メッキを施す。レジストを除去した後、配線パターン部以外の部分に付着した無電解銅メッキ層をエッチング処理により除去することによって、所望のパターンを有する配線層７が得られる。この際、絶縁層６上には無電解銅メッキ層／電解銅メッキ層による導体層８が形成され、それと同時にビアホール１１内には同様な銅メッキ層によるビア９が形成される。
【００２０】
銅メッキ層によるビア９は、外部接続端子４となる銅板（金属板）１０上に銅が直接析出して形成されるため、ビア９と銅板１０とは金属組織的に一体化した状態となる。これによって、後述する工程で銅板１０をエッチングして形成する外部接続端子４を、ビア９に対して一体的に密着させた状態を得ることができる。すなわち、外部接続端子４とビア９との密着強度を従来の熱圧着等に比べて大幅に高めることが可能となる。このように、外部接続端子４とビア９との密着強度を高める上で、配線層７を形成する金属メッキには外部接続端子４となる金属板１０と同一の金属材料を適用することが好ましい。
【００２１】
次に、図２（ｂ）に示すように、上述した第1層目のビルドアップ層２Ａ上に、第2層目および第3層目のビルドアップ層２Ｂ、２Ｃを順に積層形成する。これらビルドアップ層２Ｂ、２Ｃの形成工程は第1層目と同様であり、絶縁層の形成、ビアホールの形成、無電解メッキ処理、レジストの形成、電解メッキ処理、レジストの除去、無電解メッキ層の除去等の各工程を層数に応じて繰り返すことにより実施される。第3層目のビルドアップ層２Ｃは電極パッド１２を有し、かつその表面は絶縁層１３で保護されている。このようにして多層配線構造部３を形成した後、金属板１０の下面側に外部接続端子４の形成パターンに応じてレジスト１４を形成する。
【００２２】
上記したレジスト１４は、配線層７中のビア９と一体的に密着形成された部分が柱状の外部接続端子４となるように、金属板１０のその部分を覆うように形成される。この後、図２（ｃ）に示すように、レジスト１４を用いて金属板１０を選択的にエッチング除去することによって、ビア９と一体的に密着された外部接続端子４をそれぞれ形成する。金属板１０のエッチング処理は、複数の外部接続端子４がそれぞれ電気的に独立するように実施される。このようにして、金属柱状体からなる複数の外部接続端子４を有する外部接続端子郡５を作製することによって、目的とする配線基板１が得られる。
【００２３】
金属板１０を選択的にエッチングして形成した金属柱状体は、そのままの状態で外部接続端子４として使用してもよい。ただし、配線基板１上に半導体素子等を搭載して作製した半導体パッケージをマザーボード等に実装する際に、マザーボード側の電極との接続状態等を向上させる上で、金属柱状体からなる外部接続端子４の表面は、Ｓｂ−Ｐｂ合金、Ｓｎ−Ａｇ−Ｃｕ合金、Ｓｎ−Ｓｂ合金、Ｓｎ−Ａｇ合金、およびＮｉ／Ａｕ積層膜から選ばれる少なくとも1種の金属被膜で覆われていることが好ましい。図１は金属柱状体からなる外部接続端子４の表面に金属被膜１５を形成した状態を示している。
【００２４】
ここで、図１および図２は金属板１０の外部接続端子４を除く部分を全てエッチング除去した状態を示しているが、外部接続端子４がそれぞれ電気的に独立した状態となれば外部接続端子４の周囲に金属板１０の一部を残存させることも可能である。すなわち、図３および図４に示す配線基板１６は外部接続端子４の他に、金属板１０の平面全体を外部接続端子４とは電気的に分離した状態で、かつ外部接続端子４より高さが低くなるように残している。すなわち、外部接続端子４はそれぞれ電気的に独立した状態で突出しており、その上で外部接続端子４の周囲には金属板１０の一部が残存している。
【００２５】
このように、外部接続端子４の分離状態並びに端子としての突出状態を損なわない範囲で、金属板１０の一部を残存させることによって、配線基板１の剛性を高めることが可能となる。すなわち、図１や図２に示したように、金属板１０の外部接続端子４を除く部分を全てエッチング除去すると、配線基板１の剛性は多層配線構造部３のみで維持することになるため、基板サイズを大型化した場合に剛性不足が懸念される。これに対して、図３や図４に示したように金属板１０の平面形状を残すことで、配線基板１６の剛性を維持することが可能となる。このような金属板１０の平面形状を残した状態は、金属板１０に対して2段階エッチングを施すことで得ることができる。
【００２６】
上述した配線基板１、１６の製造工程によれば、まず外部接続端子４となる金属板１０上に複数のビルドアップ層２を有する多層配線構造部３を作製しているため、従来のビルドアップ基板のようにコア基板を用いることなく、複数のビルドアップ層２を良好に積層形成することができる。このような多層配線構造部３の厚さはビルドアップ層２の積層数のみに依存するため、従来のコア基板を有するビルドアップ基板に比べて薄型化することが可能となる。このことは多層配線構造部３による配線距離の短縮に直結するため、例えば電源用配線のループインダクタンスを低減してノイズ耐性を高めることが可能となる。
【００２７】
さらに、金属板１０を選択的にエッチングして外部接続端子４を形成しているため、従来の半田パンプに比べて耐荷重特性に優れる金属柱状体で外部接続端子４を構成することができる。これによって、配線基板１、１６上を用いた半導体パッケージをマザーボード等に実装する際やバーンイン・テストにおける外部接続端子４の変形や破断等による接続不良や信頼性の低下等を抑制することが可能となる。加えて、金属柱状体からなる外部接続端子４と配線層７とは金属板１０に直接メッキ処理を施して一体化しているため、従来の熱圧着等に比べて密着強度を大幅に高めることができる。これによって、外部接続端子４自体の接合部および外部接続端子４を用いた接続部の信頼性を向上させることが可能となる。このような配線基板１、１６は半導体素子のパッケージ基板に好適である。
【００２８】
次に、本発明の実施形態による半導体装置について、図５および図６を参照して説明する。図５はパッケージ基板として図１に示した配線基板１を具備する半導体装置２０を示している。また、図６はパッケージ基板として図３に示した配線基板１６を具備する半導体装置２０を示している。上述したパッケージ基板１、１６の素子搭載面（多層配線構造部３の上面３ａ）上には、半導体素子２１がフリップチップ接続されており、これらによって半導体装置（半導体パッケージ）２０が構成されている。半導体素子２１の接続はフリップチップ接続に限られるものではないが、特に半導体素子２１をフリップチップ接続した半導体装置２０が好適である。
【００２９】
パッケージ基板１、１６と半導体素子２１とは、パッケージ基板１、１６の電極パッド１２と半導体素子２１の図示を省略した電極端子との間に配置された金属バンプ２２で電気的および機械的に接続されている。半導体素子２１の電源端子は、例えばパッケージ基板１、１６内のスタックドビア構造の配線層を介して外部接続端子４に接続されている。パッケージ基板１、１６と半導体素子２１との間のギャップ部分には、アンダフィル剤として樹脂２３が注入、固化されている。このような半導体装置２０によれば、電源用配線の距離が多層配線構造部３の厚さのみに依存するため、配線距離の短縮ひいてはインダクタンスの低減を図ることが可能となる。
【００３０】
なお、本発明は上記した実施形態に限定されるものではなく、金属柱状体からなる外部接続端子およびビルドアップ層を適用した多層配線構造部を有する各種の配線基板、およびそれに半導体素子を搭載した各種の半導体装置に適用することができる。そのような配線基板および半導体装置についても、本発明に含まれるものである。また、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００３１】
【図１】本発明の一実施形態による配線基板の概略構造を示す断面図である。
【図２】図１に示す配線基板の要部製造工程を示す断面図である。
【図３】図１に示す配線基板の一変形例の概略構造を示す断面図である。
【図４】図３に示す配線基板の要部を拡大して示す斜視図である。
【図５】本発明の一実施形態による半導体装置の構成を示す断面図である。
【図６】本発明の他の実施形態による半導体装置の構成を示す断面図である。
【符号の説明】
【００３２】
１，１６…配線基板、２…ビルドアップ層、３…多層配線構造部、４…金属柱状体からなる外部接続端子、６…絶縁層、７…配線層、９…ビア、１０…金属板、１５…金属被膜、２０…半導体装置、２１…半導体素子。
【図１】
2006222257.tif 000003
【図２】
2006222257.tif 000004
【図３】
2006222257.tif 000005
【図４】
2006222257.tif 000006
【図５】
2006222257.tif 000007
【図６】
2006222257.tif 000008