(57)【要約】【課題】  素子間分離に優れたヘテロ接合バイポーラトランジスタ用エピタキシャルウエハ及びヘテロ接合バイポーラトランジスタを提供する。【解決手段】  化合物半導体基板１上にヘテロ接合を含む複数の層２〜８からなるエピタキシャル層９がエピタキシャル成長法により形成されたヘテロ接合バイポーラトランジスタ用エピタキシャルウエハにおいて、前記基板１とエピタキシャル層９との界面の前記基板１側に不純物によるｎ型導電性を補償するべくｐ型層１０を設けた。【選択図】  図１
2006222135.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体基板上にヘテロ接合を含む複数の層からなるエピタキシャル層がエピタキシャル成長法により形成されたヘテロ接合バイポーラトランジスタ用エピタキシャルウエハにおいて、前記基板とエピタキシャル層との界面の前記基板側にｐ型層を設けたことを特徴とするヘテロ接合バイポーラトランジスタ用エピタキシャルウエハ。
【請求項２】
前記基板をＧａＡｓで構成し、前記ｐ型層として、該ＧａＡｓ基板の表面にＢｅ、Ｚｎ、Ｍｇ、Ｃｄのいずれかひとつ以上を注入してｐ型化したｐ型イオン注入層を形成したことを特徴とする請求項１記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウエハ。
【請求項３】
化合物半導体基板上にヘテロ接合を含む複数の層からなるエピタキシャル層がエピタキシャル成長法により形成されたヘテロ接合バイポーラトランジスタにおいて、前記基板とサブコレクタ層との界面の前記基板側にｐ型層を設けたことを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項４】
前記基板をＧａＡｓで構成し、前記ｐ型層として、該ＧａＡｓ基板の表面にＢｅ、Ｚｎ、Ｍｇ、Ｃｄのいずれかひとつ以上を注入してｐ型化したｐ型イオン注入層を形成したことを特徴とする請求項３記載のヘテロ接合バイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素子間分離に優れたヘテロ接合バイポーラトランジスタ用エピタキシャルウエハ及びヘテロ接合バイポーラトランジスタに関する。
【背景技術】
【０００２】
ヘテロ接合バイポーラトランジスタ（Ｈｅｔｅｒｏ−ｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ；以下、ＨＢＴという）ＩＩＩ−Ｖ族化合物半導体基板上にコレクタ層、ベース層、エミッタ層がヘテロ接合したトランジスタである。ＨＢＴの代表的な材料として、コレクタ層、ベース層にＧａＡｓを有し、エミッタ層にＡｌＧａＡｓあるいはＩｎＧａＰを有するエピタキシャルウエハがある。そのエピタキシャルウエハの一般的な構造は、半絶縁性基板（例えばＧａＡｓ基板）上に、ｎ型コレクタ層、ｐ型ベース層、ｎ型エミッタ層の順にエピタキシャル成長させたものである。コレクタ層とエミッタ層には、デバイス電極作製時の接触抵抗を低減するためにコンタクト層が付加され、それぞれのコンタクト層はサブコレクタ層、エミッタコンタクト層−オーミックコンタクト層と呼ばれる。サブコレクタ層は、コレクタ層の下のＧａＡｓ基板に近い側に形成される。このエピタキシャルウエハをエッチングおよび電極形成プロセスしてこのエピタキシャルウエハに複数のＨＢＴ素子を作製し、それぞれのＨＢＴ素子間はサブコレクタ層をエッチングあるいはイオン注入することによって分離する。
【０００３】
なお、素子間の分離とは、隣接する素子同士が互いに電気的な影響を及ぼさないようにすることである。
【０００４】
【特許文献１】特開２００３−２７３１１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
複数のＨＢＴ素子が共通の基板上にある場合に、各ＨＢＴ素子が正常動作するためには、各々のＨＢＴ素子間が電気的に分離されていなければならない。しかしながら、サブコレクタ層をエッチングあるいはイオン注入しても、素子間分離ができず複数のＨＢＴ素子間が導通してしまう問題があった。
【０００６】
この問題を調査した結果、サブコレクタ層とＧａＡｓ基板の界面に多くの不純物が存在し、さらにその不純物がＧａＡｓ基板側に拡散していることが明らかになり、これら不純物による導電性のために、素子間分離が困難であるとの結論に達した。さらに調査を進めた結果、導電性不純物としては、Ｓｉ、Ｓｅ、Ｔｅが大きく寄与していることがわかった。これらの不純物はＧａＡｓ中でドナーとして働き、これらの不純物を含んだ層はｎ型導電性を示す。エピタキシャル層（サブコレクタ層）とＧａＡｓ基板との界面に不純物が蓄積しやすいことは以前からも知られており、本出願人もこの問題を回避するために、ＦＥＴ（電界効果トランジスタ）で一般的に採用されているのと同様に、エピタキシャル層とＧａＡｓ基板の間にバッファ層を介する方法を試みた。しかし、エピタキシャル成長により形成したバッファ層では、素子間分離に必要な高い抵抗を実現することが難しかった。
【０００７】
また、エピタキシャルウエハを工業的に生産するにあたって、エピタキシャル成長は１つ（または１バッチ）のウエハに対して行われた後、次の１つ（または１バッチ）のウエハに対して行われるというように、時間的に連続して行われる。その場合、エピタキシャル層とＧａＡｓ基板との界面には、直前まで行われていた他のウエハに対する成長で装置内に残留した不純物が蓄積することが避けられない。このような不純物が蓄積するのをなくするためには、エピタキシャル成長毎に装置内をクリーニングしなければならないが、クリーニングによる時間消費のため、スループットが著しく低下してしまう。
【０００８】
そこで、本発明の目的は、上記課題を解決し、素子間分離に優れたヘテロ接合バイポーラトランジスタ用エピタキシャルウエハ及びヘテロ接合バイポーラトランジスタを提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するために本発明のウエハは、化合物半導体基板上にヘテロ接合を含む複数の層からなるエピタキシャル層がエピタキシャル成長法により形成されたヘテロ接合バイポーラトランジスタ用エピタキシャルウエハにおいて、前記基板とエピタキシャル層との界面の前記基板側にｐ型層を設けたものである。
【００１０】
前記基板をＧａＡｓで構成し、前記ｐ型層として、該ＧａＡｓ基板の表面にＢｅ、Ｚｎ、Ｍｇ、Ｃｄのいずれかひとつ以上を注入してｐ型化したｐ型イオン注入層を形成してもよい。
【００１１】
また、本発明のトランジスタは、化合物半導体基板上にヘテロ接合を含む複数の層からなるエピタキシャル層がエピタキシャル成長法により形成されたヘテロ接合バイポーラトランジスタにおいて、前記基板とサブコレクタ層との界面の前記基板側にｐ型層を設けたものである。
【００１２】
前記基板をＧａＡｓで構成し、前記ｐ型層として、該ＧａＡｓ基板の表面にＢｅ、Ｚｎ、Ｍｇ、Ｃｄのいずれかひとつ以上を注入してｐ型化したｐ型イオン注入層を形成してもよい。
【発明の効果】
【００１３】
本発明は次の如き優れた効果を発揮する。
【００１４】
（１）ｐ型層が不純物によるｎ型導電性を補償するので、素子間が分離される。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の一実施形態を添付図面に基づいて詳述する。
【００１６】
図１に示されるように、本発明に係るエピタキシャルウエハは、化合物半導体からなる半絶縁性の基板１上にサブコレクタ層２、コレクタ層３、ベース層４、エミッタ層５、エミッタコンタクト層６、下部オーミックコンタクト層７、上部オーミックコンタクト層８からなるエピタキシャル層９がエピタキシャル成長法により形成された従来のヘテロ接合バイポーラトランジスタ用エピタキシャルウエハに対して、基板１とエピタキシャル層９の最下層であるサブコレクタ層２との界面の基板１側に間にｐ型層（ｐ型イオン注入層）１０を設けたものである。
【００１７】
具体的な実施例として、ＧａＡｓ基板１を用いた場合の構造名で表した各層１〜８，１０について、組成による層名、ドーパント、層厚、キャリア濃度を表１に示す。
【００１８】
【表１】
2006222135.tif 000003
【００１９】
なお、表外にも示したが、オーミックコンタクト層７，８のドーパントはＴｅ、Ｓｉでもよい。また、ｐ型層１０のドーパントはＢｅ、Ｍｇ、Ｃｄでもよい。
本出願人は、発明が解決しようとする課題の欄で述べた問題を解決するために鋭意工夫を重ねた結果、エピタキシャル層９とＧａＡｓ基板１との界面に、ｎ型不純物を補償するためのｐ型層１０を存在させることで、素子間を分離するに十分な高い抵抗を示すことがわかり、本発明にいたった。
【００２０】
詳しく述べると、ｐ型層１０を設ける以前のエピタキシャルウエハにおけるｎ型の不純物について、エピタキシャル層９とＧａＡｓ基板１との界面付近の濃度分布をＳＩＭＳ分析した結果、界面にピークを持ち、エピタキシャル層９とＧａＡｓ基板１に対して拡散していることがわかった。このうちエピタキシャル層９への拡散については、そのエピタキシャル層９がＳｉをドーピングしたｎ型ＧａＡｓ層であるために問題にはならない。しかしながら、素子間分離するためにエピタキシャル層９の上面から行うエッチングの深さをＧａＡｓ基板１の表面（エピタキシャル層９とＧａＡｓ基板１との界面）を基準に定義する都合上、界面からＧａＡｓ基板１側での拡散層の存在は好ましくない。
【００２１】
本発明は、エピタキシャル成長させるＧａＡｓ基板１に予めイオン注入により表面にｐ型層１０を形成しておき、そのｐ型層１０の上にエピタキシャル成長によってサブコレクタ層２〜上部オーミックコンタクト層８を形成することにより実現される。最表面にｐ型層１０がある基板１をエピタキシャル成長に用いることで、エピタキシャル成長直後に蓄積されるｎ型不純物を補償することができるので、素子間を電気的に分離することが容易となる。
【実施例】
【００２２】
図１の構造で表１の組成を持つエピタキシャルウエハの製造方法を説明する。
【００２３】
半絶縁性基板としてのＧａＡｓ基板１の表面にＺｎをイオン注入することにより、このＧａＡｓ基板１の表面部分を活性化してｐ型層１０を形成する。ドープ量は活性化処理後のキャリア濃度プロファイルのピーク濃度が３×１０17／ｃｍ3となるように調整するとよい。このイオン注入したＧａＡｓ基板１上（つまりｐ型層１０上）にＭＯＶＰＥ法によって、ｎ型ＧａＡｓコレクタ層３、ｐ型ＧａＡｓベース層４、ｎ型ＩｎＧａＰエミッタ層５を成長し、ヘテロ結合エピタキシャルウエハを得る。このときコレクタ層３の下にはコレクタ電極を形成するためのサブコレクタ層２を形成し、エミッタ層５の上にはエミッタ電極を形成するためのエミッタコンタクト層６、下部オーミックコンタクト層７、上部オーミックコンタクト層８を形成する。いずれの層２，６，７，８も、金属電極との接触抵抗を下げるために、キャリア濃度はできるだけ高いことが望ましく、ドーパント流量は通常の１×１０17／ｃｍ3台のｎ型層に比べて、１０〜１００倍大きい。しかし、そのために、エピタキシャル成長後にはＭＯＶＰＥ装置内に残留する不純物が多くなり、続いて行う次のウエハのエピタキシャル成長開始時に、その残留不純物が遊離、ＧａＡｓ基板１上に吸着するために、従来のエピタキシャルウエハではＧａＡｓ基板１上に蓄積する不純物が多かった。前述したイオン注入により最表面（ｐ型層１０）がｐ型であるＧａＡｓ基板１は、これら蓄積した不純物を補償することを目的としたものである。
【００２４】
次に、図１に示す構造のエピタキシャルウエハを用いて、ＨＢＴ素子を作製した結果について述べる。エミッタ、ベース、コレクタ電極は、マスクによるパターン形成とエッチングにより、それぞれ上部オーミックコンタクト層８、ベース層４、サブコレクタ層２上に形成した。
【００２５】
各ＨＢＴ素子間は、サブコレクタ層２の下面（ＧａＡｓ基板１の表面＝ｐ型層１０の上面）から１００ｎｍまでを残して、上部オーミックコンタクト層８から前記１００ｎｍの位置までをエッチング除去することで分離した。
【００２６】
コレクタ電極間のリーク電流は、ｐ型イオン注入層１０が無い場合に１×１０-6Ａ程度であったものが、ｐ型イオン注入層１０を入れることで１×１０-9Ａにまで低減され、問題がないレベルにすることができた。
【００２７】
本実施例では、ＧａＡｓ基板１に注入するイオンとして、Ｚｎ（亜鉛）を例として説明したが、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃｄ（カドミウム）を用いることでも同様の効果を得ることができる。素子間分離方法については、エッチングによる方法を例として説明したが、Ｂ（ボロン）のイオン注入による素子間分離方法でも同様の効果を得ることができる。また、ＩｎＧａＰエミッタ層５を例に記したが、ＡｌＧａＡｓエミッタ層を有するＨＢＴにおいても同様の効果を得ることができる。
【００２８】
本発明によれば、エピタキシャル成長層と基板の間に蓄積する不純物を、予めＧａＡｓ基板に注入した導電型が異なる不純物によって補償することができるので、素子間分離問題を回避することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の一実施形態を示すヘテロ接合バイポーラトランジスタ用エピタキシャルウエハの断面構造図である。
【符号の説明】
【００３０】
１  化合物半導体基板（ＧａＡｓ基板）
９  エピタキシャル層
１０  ｐ型層（ｐ型イオン注入層）
【図１】
2006222135.tif 000004