(57)【要約】【課題】システムに実装された状態の従来のマイクロコントローラでは、内蔵されているシリアル通信回路の受信機能及びエラー検出機能の動作診断をマイクロコントローラ単体で行うことが出来なかった。また、動作診断を行うためには、マイクロコントローラ外部に動作診断用回路をマイクロコントローラ外部に用意する必要があった。【解決手段】 マイクロコントローラへ、シリアル受信データの任意ビット位置へ擬似信号を付加できるに回路を内蔵する。その回路の作用によって、マイクロコントローラ外部に動作診断用回路を用意することなく、シリアル通信の受信機能及びエラー検出機能が正しく動作しているかを診断する。【選択図】        図１
2006221580.tif 000002
【特許請求の範囲】
【請求項１】
受信データを保持する受信バッファを有するシリアル通信回路と、
受信するシリアルデータに擬似エラー信号を付加して擬似エラーデータを生成する擬似エラーデータ生成回路と
を備え、
前記擬似エラーデータ生成回路は、前記擬似エラー信号を付加するシリアルデータを特定するための特定値を保持し、基準クロックに同期して前記シリアルデータのビット数をカウントして得られたカウント値と前記特定値との比較に基づいて、前記擬似エラーデータを生成して前記シリアル通信回路に供給し、
前記シリアル通信回路は、前記擬似エラーデータを前記受信バッファに保持する
マイクロコントローラ。
【請求項２】
請求項１に記載のマイクロコントローラにおいて、
前記擬似エラーデータ生成回路は、
前記擬似エラー信号を生成する擬似エラー信号生成部と、
前記擬似エラー信号を前記シリアルデータに付加する擬似エラー信号付加部と
を含み、
前記擬似エラー信号生成部は、前記特定値と前記カウント値とが一致したときに前記擬似エラー信号を生成して前記擬似エラー信号付加部に供給し、
前記擬似エラー信号付加部は、前記擬似エラー信号生成部から出力される前記疑似エラー信号に応答して、対応する前記シリアルデータに前記擬似エラー信号を付加して前記擬似エラーデータを生成する
マイクロコントローラ。
【請求項３】
請求項２に記載のマイクロコントローラにおいて、
前記擬似エラー信号生成部は、
前記擬似エラー信号を生成する１ショット信号生成回路と、
前記ビット数をカウントする受信ビットカウンタと、
前記特定値を保持する受信ビット数コンペアレジスタと
を含み、
前記受信ビット数カウンタは、カウントする前記シリアルデータのビット数を前記受信ビット数コンペアレジスタに通知し、
前記受信ビット数コンペアレジスタは、前記受信ビット数カウンタから通知されるカウント値と、前記特定値とを比較し、前記カウント値と前記特定値とが一致するときに、擬似エラー信号生成命令を前記１ショット信号生成回路に出力し、
前記１ショット信号生成回路は、前記エラー信号生成命令に応答して前記擬似エラー信号を生成する
マイクロコントローラ。
【請求項４】
請求項３に記載のマイクロコントローラにおいて、
前記擬似エラー信号生成部は、さらに、
動作許可レジスタ
を含み、
前記動作許可レジスタは、前記受信ビットカウンタと前記受信ビット数コンペアレジスタと前記１ショット信号生成回路の動作を許可するためのレジスタ値を格納し、
前記受信ビットカウンタと前記受信ビット数コンペアレジスタと前記１ショット信号生成回路の少なくとも一は、前記レジスタ値に基づいて駆動される
マイクロコントローラ。
【請求項５】
請求項４に記載のマイクロコントローラにおいて、
前記擬似エラー信号生成部は、さらに、
信号比較フラグ保持部
を含み、
前記信号比較フラグ保持部は、
前記１ショット信号生成部から出力される前記擬似エラー信号と、前記シリアルデータとの対応関係に基づいて、前記擬似エラー信号付加部から出力される擬似エラーデータを特定するためのフラグを保持する
マイクロコントローラ。
【請求項６】
請求項４または５に記載のマイクロコントローラにおいて、さらに、
動作診断用プログラムを保持するメモリと、
前記動作診断用プログラムを実行するＣＰＵと
を含み、
前記ＣＰＵは、外部から入力される診断開始命令に応答して、前記メモリに保持された前記動作診断用プログラムを読出し、
前記動作診断用プログラムに基づいて、前記動作許可レジスタのレジスタ値を更新する
マイクロコントローラ。
【請求項７】
請求項５または６に記載のマイクロコントローラにおいて、
前記信号比較フラグ保持部は、
前記１ショット信号生成回路から出力される前記擬似エラー信号の信号レベルと、前記擬似エラー信号に対応するシリアルデータのレベルとを比較し、
各々のレベルが一致するときに、前記擬似エラーデータを特定させるためのフラグを立てる
マイクロコントローラ。
【請求項８】
請求項３から７の何れか1項に記載のマイクロコントローラにおいて、
前記受信ビット数コンペアレジスタは、
前記ＣＰＵから供給される特定値更新命令に応答して、格納する特定値を更新する
マイクロコントローラ。
【請求項９】
請求項３から８の何れか1項に記載のマイクロコントローラにおいて、
前記１ショット信号生成回路は、
前記動作許可レジスタと、
前記受信ビット御コンペアレジスタとの各々に接続され、
前記動作許可レジスタに保持されるレジスタ値に基づいて、前記受信ビットスコンペアレジスタから出力される擬似エラー信号生成命令に応答して、前記擬似エラー信号を生成する
マイクロコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロコントローラに関し、特にシリアル通信回路を内蔵するマイクロコントローラに関する。
【背景技術】
【０００２】
半導体技術の進歩に伴って、小型で高性能な制御装置（コンピュータ）が普及してきている。小型で高性能な制御装置（以下、マイクロコントローラと呼ぶ。）が普及することによって、市場に流通する様々な製品に対して、コンピュータ制御を適用させることが可能になってきている。そのマイクロコントローラを搭載する製品によっては、高い信頼性を有する制御が求められる場合がある。例えば、自動車に搭載される電装品などは、その動作不良が人命に関わる場合があるため、非常に高い信頼性が要求されている。
【０００３】
従って、製品の信頼性を確保するためには、搭載しているマイクロコントローラが適切に動作しているかどうかの確認が必要不可欠である。マイクロコントローラの動作を診断する技術が知られている（例えば、特許文献１参照）。
【０００４】
特許文献１に記載の技術は、被診断通信装置の入力端を通信回線から試験装置側へ切替えて故障診断のための擬似信号を被診断通信装置に供給し、その入力／出力信号伝送経路に沿って擬似信号を伝播させながら、例えば装置を構成する単位機能回路部分の入／出力端の少なくとも一方に予め設定された複数の故障診断定点からゲ−トを介して前記擬似信号を取出し、回路動作の正常時に期待される当該箇所での信号と対比することにより、隣接する故障診断定点間の回路部分の正常、異常を判定している。
【０００５】
【特許文献１】特開平０６−２７６５９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
近年、市場に流通している製品に搭載されるマイクロコントローラは、多くの場合、シリアル通信回路を備えている。上述の特許文献１に記載の技術を、シリアル通信回路を備えたマイクロコントローラに適用した場合を考える。そのマイクロコントローラ（たとえば、自動車電装システムに搭載されたマイクロコントローラ）のシリアル通信回路の動作診断する際、シリアル通信回路が受信可能な全ての組み合わせのデータを用いて動作診断をすることが望ましい。しかしながら、システムの制限など影響により、そのようなデータを外部から供給することが困難な場合が多い。そのため、複数の異なるデータが送信されてきたときに、結果的に全てのデータを正しく保持できるかの診断を予め行うことができないことがあった。
【０００７】
つまり、動作診断用のデータ通信を行うためには、診断用データがシステム本来の動作に影響を与えない様にシステムを構築することが必要となる。しかしながら、システムを構築する部品点数や実装スペースの問題から、システム本来の動作に関係しない動作診断用回路をマイクロコントローラ外部に用意することは困難である。そのため、診断用データ（例えば、意図的にエラーを包含させたデータ）をマイクロコントローラに供給することによって、マイクロコントローラに対して意図されていないデータが送信された時の動作診断を行うという動作確認方法を採用することが困難であった。
【０００８】
本発明が解決しようとする課題は、動作診断用回路をマイクロコントローラ外部に用意することが困難な場合であっても、マイクロコントローラの動作診断を適切に行うことが可能な技術を提供することにある。
【課題を解決するための手段】
【０００９】
以下に、［発明を実施するための最良の形態］で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１０】
上述の課題を解決するために、受信データを保持する受信バッファ（７−１）を有するシリアル通信回路（７）と、受信するシリアルデータ（Ｓ１）に擬似エラー信号（Ｓ５）を付加して擬似エラーデータ（Ｓ２）を生成する擬似エラーデータ生成回路（６）とを備えるマイクロコントローラ（１）を構成する。その擬似エラーデータ生成回路（６）は、その擬似エラー信号（Ｓ５）を付加するシリアルデータを特定するための特定値（２２−１）を保持し、基準クロック（Ｓ３）に同期してそのシリアルデータのビット数をカウントして得られたカウント値とその特定値（２２−１）との比較に基づいて、その擬似エラーデータ（Ｓ２）を生成してそのシリアル通信回路（７）に供給する。そのシリアル通信回路（７）は、その擬似エラーデータ（Ｓ２）をその受信バッファ（７−１）に保持する。
【００１１】
また、受信したデータのレベルと付加した擬似信号のレベルとが一致していたか、不一致であったかを比較する手段（２５）も設けることで、ＣＰＵがシリアル通信回路（７）の受信バッファ（７−１）をリードした際、そのリード値が擬似信号（Ｓ５）を付加した結果値（Ｓ２）であるのか否かを認識できる構成を取っている。
【発明の効果】
【００１２】
本発明によると、マイクロコントローラを備えるシステム全体の動作に影響を与えることなく、マイクロコントローラ内のシリアル通信回路の受信バッファを、高い検証率且つ、マイクロコントローラにおいて最適なタイミングで診断することが可能となる。
【００１３】
つまり、本発明のマイクロコントローラは、擬似信号生成回路によって、システムに実装されたマイクロコントローラが通常では受信できないデータを受信した状態を擬似的に作り出すことができる。その結果、マイクロコントローラのシリアル通信回路の中の受信バッファの動作状態を、複数のデータで診断することが可能となるためである。更にマイクロコントローラ内部のみで動作診断を行うことが可能となり、システムの動作状態に関係せず、適時、診断できるためである。
【００１４】
また、本発明によると、システム上のシリアル通信に通信プロトコルが存在し且つ、マイクロコントローラのシリアル通信回路にプロトコルエラーを検出する機能が存在した場合、システム上の通信に影響を与えることなく、マイクロコントローラ内でプロトコルエラーを擬似発生させることが可能となる。
【００１５】
つまり、本発明のマイクロコントローラは、擬似信号生成回路によってシリアル受信データ中の特定箇所に任意レベルのデータを付加することで、マイクロコントローラ内部のみでプロトコルエラーを発生させることが可能となる。その結果、正常なシステムでは発生させることの出来ない通信プロトコルのエラー状態へ、マイクロコントローラを遷移させることが可能となるためである。
【発明を実施するための最良の形態】
【００１６】
［実施の形態の構成］
以下に図面を参照して、本発明を実施するための形態について説明を行う。図１は、本字しいの形態におけるマイクロコントローラ１の構成を例示するブロック図である。図１を参照すると、本発明の実施の形態のマイクロコントローラ１は、コントローラ全体の制御を行うＣＰＵ２と、ＣＰＵの動作プログラムを記憶するメモリ３と、シリアル通信を実現するシリアル通信回路７と、外部端子からの信号入力を制御するＰＯＲＴ回路５と、シリアル擬似信号を生成する擬似信号生成回路６と、割り込みコントローラ４を含んで構成されている。図１に示されているように、それらは内部バス８を介して互いに接続され、相互に通信可能である。
【００１７】
ＣＰＵ２から各回路へ動作の設定（ライト）や状態確認（リード）は、内部バスを介して行える構成となっている。このためＣＰＵ２は、シリアル通信回路７が受信した受信データをリードできる構成となっている。
【００１８】
シリアル通信回路７においては、その通信にプロトコルが存在し且つ、そのプロトコルエラーを自動検出できる可能な場合、エラー検出割り込みをマイクロコントローラ内の割り込みコントローラ４に通知できる構成となっている。
【００１９】
図１を参照すると、擬似信号生成回路６は、擬似信号生成部１０と、擬似信号付加部１１とを含んで構成されている。ここで、擬似信号生成回路６の構成に関する説明は後述するものとする。マイクロコントローラ１は外部端子１２を備えている。図１に示されているように、外部端子１２は、入出力バッファ９に接続されている。その入出力バッファ９は、第１バッファ９−１と第２バッファ９−２とを含んで構成されている。外部端子１２から入力されるシリアル受信データＳ１は、第１バッファ９−１を介して擬似信号付加部１１に供給される。また、図１に示されているように、第１バッファ９−１の出力端はノードＮ１を介して擬似信号生成部１０に接続されている。外部端子１２から入力されるシリアル受信データＳ１は、ノードＮ１を介して、擬似信号生成部１０にも供給されている。また、擬似信号付加部１１の出力端は、ノードＮ２を介してシリアル通信回路７に接続されている。擬似信号付加部１１から出力される擬似信号付加シリアルデータＳ２は、ノードＮ２を介してシリアル通信回路７に供給される。
【００２０】
図２は、擬似信号生成回路６の詳細な構成を例示するブロック図である。前述したように、擬似信号生成回路６は、擬似信号生成部１０と擬似信号付加部１１とで構成されている。擬似信号生成部１０は、さらに、擬似信号生成回路６の動作許可禁止設定を行う動作許可レジスタ２４と、シリアル受信データの受信ビット数をカウントする受信ビットカウンタ２１と、受信ビットカウンタ２１がカウントしたカウント値と、擬似信号を付加したいシリアル受信データのビット番号との一致を検出するための受信ビット数コンペアレジスタと２２、一致した場合に１ショット信号を生成する１ショット信号生成回路２３と、シリアル受信データレベルと１ショット信号生成回路２３の出力信号レベルとを比較する信号比較フラグ２５で構成する。
【００２１】
ＣＰＵ２は内部バスを介して、動作許可レジスタ２４と受信ビット数コンペアレジスタ２２への値ライト及び値リードが出来る構成となっていることが好ましい。またＣＰＵ２は内部バスを介して、信号比較フラグ２５と受信ビットカウンタ２１の値をリード出来る構成となっていることが好ましい。さらに、擬似信号付加部１１は、外部端子１２付近から擬似信号を付加できる様に、外部インターフェース用の入出力バッファ９付近に配置されていることが好ましい。
【００２２】
［実施の形態の動作］
以下に、本実施の形態の動作について説明を行う。本実施の形態の動作は、ＣＰＵ２がメモリ３に格納されている動作確認用プログラムを実行すると開始する。マイクロコントローラ内部のＣＰＵ２は、メモリ３に確保されているプログラムに従い、擬似信号生成回路６の動作許可レジスタ２４に、所定のレジスタ値を保持させ、擬似信号生成回路６の動作許可を設定する（ステップＳ１０１）。また、擬似信号を付加したいシリアル受信データのビット番号２２−１を受信ビット数コンペアレジスタ２２に設定する（ステップＳ１０２）。
【００２３】
受信ビットカウンタ２１は、シリアル通信回路７からのシリアル通信基準クロックＳ３に従いカウント動作を行い、そのカウントによって得られたカウント値を現在の受信ビット数を保持する（ステップＳ１０３）。その後、受信ビットカウンタ２１のカウント値と受信ビット数コンペアレジスタ２２の設定値２２−１とが一致するかどうかの判断が実行され（ステップＳ１０４）、カウント値と受信ビット数コンペアレジスタ２２の設定値２２−１とが一致した場合、１ショット信号生成回路部２３に擬似信号の生成を指示する（ステップＳ１０５）。
【００２４】
このとき、外部からのシリアル受信データＳ１は、外部端子１２からバッファ９を介して、擬似信号付加部１１に入力されている。擬似信号付加部１１では、シリアル受信データＳ１と１ショット信号生成回路２３からの擬似信号Ｓ５とを結合させる（ステップＳ１０６）。結合された信号はシリアル通信の受信データＳ２としてシリアル通信回路の受信バッファへ格納される（ステップＳ１０７）。
【００２５】
擬似信号生成部１０の信号比較フラグ保持回路２５は、外部端子１２を介して供給されるシリアル受信データのデータレベルと擬似信号レベルとを比較する機能を備えており、一致の場合は“１”、不一致の場合は“０”に対応する値を信号比較フラグとして保持する。ＣＰＵ２は内部バス８を介して信号比較フラグ保持回路２５に保持されている値をリードする。ＣＰＵ２は、読み出したフラグの値に基づいて、シリアル通信回路７の受信バッファ７−１へ格納された値が、擬似信号生成回路６により生成されたレベルであるのか否かを判定することが出来る。
【００２６】
上述の動作をタイミングを使用して説明する。図３の（ａ）は、通常動作時の受信バッファ７−１のデータ格納動作を例示するタイミング図である。また、図３の（ｂ）は、擬似信号付加シリアルデータＳ２が出力されたときの受信バッファ７−１のデータ格納動作を例示するタイミング図である。
【００２７】
図３の（ａ）に示されているタイミング図を参照すると、期間Ｔ１１（時刻ｔ１１と時刻ｔ１２との間）において、シリアル受信データが”０”であることが示されている。以降、時間の経過に対応して、期間Ｔ１２のシリアル受信データが”１”、期間Ｔ１３のシリアル受信データが”０”、期間Ｔ１４のシリアル受信データが”１”、期間Ｔ１５のシリアル受信データが”０”、期間Ｔ１６のシリアル受信データが”１”であるようなデータが送信されてきているものとする。このとき、図３の（ａ）を参照すると、受信バッファ７−１に保持されるデータは、期間Ｔ１１において、”０００００”が保持されていることが示されている。受信バッファ７−１に保持されるデータは、以降、時間の経過に対応して、
→”００００１”→ ”０００１０” → ”００１０１” → ”０１０１０” 
→”１０１０１” →  …
と変化する。図３の（ａ）タイミング図に示されているように、通常時においては、システムに実装されたマイクロコントローラは、時刻ｔ１１から時刻ｔ１７において、そのシステムの仕様上、”１０１０１”のみの受信しか行えない環境である。
【００２８】
ここで、ＣＰＵ２が動作確認用プログラムを実行する場合を説明する。動作確認用プログラムが実行されると、擬似信号生成回路６が動作を開始する。図３の（ｂ）を参照すると、時刻ｔ０３において、１ショット信号生成回路２３が起動した時の、受信バッファ７−１の動作が例示されている。図３の（ｂ）に示されているように、期間Ｔ０１（時刻ｔ０１と時刻ｔ０２との間）において、シリアル受信データは”０”である。同様に、期間Ｔ０２のシリアル受信データは”１”である。期間Ｔ０３において、１ショット信号生成回路２３に起動に応答して、擬似信号付加部１１は擬似信号が付加されたシリアル受信データＳ２を生成する。
【００２９】
そのため、期間Ｔ０３における受信バッファ７−１には、データ”０００１１”が保持される。以降、時間の経過に対応して、
→”０００１１”→ ”００１１１” → ”０１１１０” → ”１１１０１”→  …
と変化する。図３の（ｂ）タイミング図に示されているように、時刻ｔ０６から時刻ｔ０７において、“１１１０１”のデータを受信バッファに格納させることが可能となり、結果として受信バッファの４ビット目が、正しく“１”を保持できるかの診断が可能となる。
【００３０】
更に擬似信号付加部１１を外部インターフェース用のバッファ９付近に配置することで、バッファ９から擬似信号生成回路６を通してシリアル通信回路７に受信データが伝達されるまでの回路経路に異常がないかの診断も行えたこととなる。
【００３１】
同様に、シリアル通信回路７において通信プロトコルが存在し且つ、そのプロトコルのエラーを自動検出できる可能な場合、プロトコルエラーに該当するビットに擬似信号を付加することで、シリアル通信回路７が正しくエラー検出できること、マイクロコントローラ内の割り込みコントローラがそのエラー割り込みを正しく認識できること、の診断も可能である。
【００３２】
また、本発明は、シリアル通信回路の受信動作診断のみでなく、マイクロコントローラの内蔵機能として、外部からの入力信号によって動作が変わる回路の診断へも応用が可能である。例えば、タイマ回路への擬似キャプチャ信号の発生、ＰＯＲＴ回路への“０もしくは１”信号の擬似入力、割り込みコントローラへの擬似外部割り込み入力へも適用が可能である。
【００３３】
［他の実施の形態］
以下に、図面を参照して、本発明の他の実施の形態について説明を行う。図４は、本発明のマイクロコントローラを適用したシステムの構成を例示するブロック図である。図４に示されているブロック図は、本発明のマイクロコントローラ１を自動車電装品に適用した場合の構成を例示している。図４に示されているように、本発明を自動車電装品に適用した場合、そのシステムは、第１電装制御システム３１と第２電装制御システム４１とを含んで構成される。図４に示されているように、第１電装制御システム３１は、第１電装制御システム側外部端子１２ａを介してシリアル通信バス51に接続されている。同様に、第２電装制御システム４１は第２電装制御システム側外部端子１２ｂを介してシリアル通信バス51に接続されている。従って、第１電装制御システム３１と第２電装制御システム４１とは、シリアル通信バス51を介して互いに情報通信を行うことが可能である。
【００３４】
図４に示されているように、第１電装制御システム側マイクロコントローラ１ａおよび第２電装制御システム側マイクロコントローラ１ｂは、前述のマイクロコントローラ１と同様の構成である。さらに、第１電装制御システム側マイクロコントローラ１ａを構成する各回路ブロック（２ａ〜９ａ）および第２電装制御システム側マイクロコントローラ１ｂを構成する各回路ブロック（２ｂ〜９ｂ）も、マイクロコントローラ１を構成する回路ブロックと同様の構成である。従って、以下の説明においては、重複する部分に関しては、その詳細な説明を省略する。図４に示されているブレーキ制御信号３３および車速パルス３４は、タイヤの制御に用いられる信号である。それらの信号は、第１入出力回路３２を介して第１電装制御システム側マイクロコントローラ１ａに送受信されている。また、エンジン制御信号４３、クランク信号４４およびエンジン回転数４５は、エンジンの制御に用いられる信号である。それらの信号は、第２入出力回路４２を介して第２電装制御システム側マイクロコントローラ１ｂに送受信されている。
【００３５】
図４に示されているように、本発明を自動車電装品に活用することで、高信頼性を求められる自動車電装システム（アンチロックブレーキシステム、エンジン制御システム、電動パワーステアリングシステム）等において、シリアル通信の異常動作がシステム全体の動作に影響してしまう場合でも第１電装制御システム３１や第２電装制御システム４１の通常動作を妨げることなく、適切にマイクロコントローラ内部の動作診断を実行することが可能になる。
【図面の簡単な説明】
【００３６】
【図１】図１は、本発明の実施の形態におけるマイクロコントローラの構成を例示するブロック図である
【図２】図２は、マイクロコントローラに備えられた擬似信号生成回路の構成を例示する構成図である。
【図３】図３は、本実施の形態の動作を例示するフローチャートである。
【図４】図４は、擬似信号を付加したシリアル受信バッファの動作を例示するタイミング図である。
【図５】図５は、本発明の他の実施の形態におけるマイクロコントローラを適用したシステムの構成を例示するブロック図である。
【符号の説明】
【００３７】
１、１ａ、１ｂ…マイクロコントローラ
２、２ａ、２ｂ…ＣＰＵ
３、３ａ、３ｂ…メモリ
４、４ａ、４ｂ…割り込みコントローラ
５、５ａ、５ｂ…ポート回路
６、６ａ、６ｂ…擬似信号生成回路
７、７ａ、７ｂ…シリアル通信回路
７−１…受信バッファ
８、８ａ、８ｂ…内部バス
９、９ａ、９ｂ…入出力バッファ
１０、１０ａ、１０ｂ…擬似信号生成部
１１、１１ａ、１１ｂ…擬似信号付加部
１２、１２ａ、１２ｂ…外部端子
Ｓ１…シリアル受信データ
Ｓ２…擬似信号付加シリアルデータ
Ｓ３…シリアル通信基準クロック
Ｓ４…エラー検出割り込み
Ｓ５…擬似エラー信号
２１…受信ビットカウンタ
２２…受信ビット数コンペアレジスタ
２２−１…設定値
２３…１ショット信号生成回路
２４…動作許可レジスタ
２５…信号付加フラグ保持回路
３１、４１…電装制御システム
３２、４２…入出力回路
３３…ブレーキ制御信号
３４…車速パルス
４３…エンジン制御信号
４４…クランク信号
４５…エンジン回転数
５１…シリアル通信バス
【図１】
2006221580.tif 000003
【図２】
2006221580.tif 000004
【図３】
2006221580.tif 000005
【図４】
2006221580.tif 000006
【図５】
2006221580.tif 000007