(57)【要約】【課題】  本発明は貫通電極に空洞が発生しないように形成することを課題とする。【解決手段】  貫通電極２４は、蓋体１４の基板１４ａを貫通する貫通孔２８に充填された柱状電極３０と、柱状電極３０の下端側に形成され貫通孔２８の内部寸法より幅広な下側電極パッド３２と、柱状電極３０の上端側に形成され貫通孔２８の内部寸法より幅広な上側電極パッド３４とを一体的に結合させたものである。貫通電極２４は、下端電極パッド３２が基板１４ａの貫通孔２８の下端開口を閉塞するように設けられ、さらに、下端電極パッド３２に積層されて貫通孔２８の内部に充填された柱状電極３０を有するため、柱状電極３０の中心部分に空洞（ボイド）が発生せず、貫通孔２８が高アスペクト比（厚さ／孔径）でも貫通孔２８の内部に柱状電極３０を安定的に形成することが可能になる。【選択図】  図２
2006013330.tif 000002
【特許請求の範囲】
【請求項１】
支持体の表面にシード層を形成する第１工程と、
前記シード層の表面に接着層を形成する第２工程と、
貫通孔が形成された基板を前記接着層に押圧して貼り付ける第３工程と、
前記基板の貫通孔に連通された領域の前記接着層を除去し、前記貫通孔の下端に前記貫通孔の内部寸法より幅広形状となる空間を形成する第４工程と、
前記空間内及び前記貫通孔内に導体を積層し、前記貫通孔の下端を覆う下端電極パッド及び前記貫通孔に充填された柱状電極を形成する第５工程と、
前記支持体及び前記シード層及び前記接着層を前記基板から除去する第６工程と、
を有することを特徴とする貫通電極の製造方法。
【請求項２】
前記第５工程は、
前記シード層の表面に前記下端電極パッドを構成するAu層を形成する工程と、
前記Au層の表面にNi層を形成する工程と、
前記Ni層表面にCu層を積層して前記柱状電極を形成する工程と、
を有することを特徴とする請求項１に記載の貫通電極の製造方法。
【請求項３】
前記第１工程で前記支持体の表面に粘着テープを接着し、次いで前記粘着テープの粘着面に前記シード層を形成し、
前記第５工程で前記柱状電極を形成した後、
前記第６工程で前記粘着テープを加熱して前記支持体を前記シード層から分離することを特徴とする請求項１または２の何れかに記載の貫通電極の製造方法。
【請求項４】
前記第１工程で前記支持体の表面に前記シード層を形成し、次いで前記シード層に前記接着層を形成し、
前記第５工程で前記貫通孔の内部に前記柱状電極を形成した後、
前記第６工程で前記接着層を加熱して前記支持体を前記基板から分離することを特徴とする請求項１または２の何れかに記載の貫通電極の製造方法。
【請求項５】
前記第４工程は、前記接着層をフォトレジスト層により形成する工程と、
前記基板の貫通孔に連通された領域の前記フォトレジスト層を現像処理により除去する工程と、
前記貫通孔の下端に前記貫通孔の内部寸法より幅広形状となる空間を形成する工程と、
を有することを特徴とする請求項１乃至４の何れかに記載の貫通電極の製造方法。
【請求項６】
前記基板の上面にレジスト層を積層し、前記レジスト層に前記貫通孔の内部寸法より幅広な開口部を前記貫通孔の上端に形成する工程と、
前記レジスト層の開口部に導体を積層し、前記柱状電極の上端に連続する上端電極パッドを形成する工程と、
前記上端電極パッドを囲む前記レジスト層を除去する工程と、
を有することを特徴とする請求項１乃至５の何れかに記載の貫通電極の製造方法。
【請求項７】
基板を貫通する貫通孔に挿通され、前記基板の上面側導体パターンと下面側導体パターンと電気的に接続する貫通電極において、
前記貫通孔の下端開口を閉塞するように前記貫通孔の内部寸法より幅広形状に形成された下端電極パッドと、
前記下端電極パッドに導電材が積層されて前記貫通孔の底部から充填された柱状電極と、
を有することを特徴とする貫通電極。
【請求項８】
前記柱状電極の上端に前記貫通孔の上端開口を閉塞するように前記貫通孔の内部寸法より幅広形状に形成された上端電極パッドを積層したことを特徴とする請求項７に記載の貫通電極。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は貫通電極及びその製造方法に係り、特に微細な貫通孔に導電材を充填するのに好適な貫通電極及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体微細加工技術を用いたＭＥＭＳ（Micro Electro Mechanical Systems）と呼ばれるマイクロマシン用パッケージやインターポーザ等のように３次元的な構造とされる電子装置では、上側と下側の配線パターン間を電気的に接続する貫通電極を形成する技術の開発が進められている。例えば、インターポーザにおいては、基板の上面と下面との間を貫通する貫通孔に貫通電極を形成して配線パターン間を電気的に接続する構成が採られている（例えば、特許文献１参照）。
【０００３】
この特許文献１では、絶縁膜に覆われた基板の貫通孔に埋込メタルをめっきにより形成する場合、基板の上面にスパッタ法などによりシード層を形成し、さらにシード層の上面にめっき用電極を当接させて電解めっき法などによりシード層の表面にCu等の導電金属を析出させ、さらに導電金属からなる導体層を成長させて貫通孔に埋込メタルを充填する。
【特許文献１】特開平１−２５８４５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記の方法では、シード層の表面に析出した導体層が貫通孔の内周面に形成され、貫通孔の内周面に沿って導体層が成長するため、導体層の成長と共に、貫通孔の中心付近に空洞（ボイド）が発生することがあるという問題があった。
【０００５】
特にマイクロマシンパッケージなどでは、基板の厚さに対して貫通孔の孔径が微小になると、アスペクト比（厚さ／孔径）が大きくなるため、微小な貫通孔に貫通電極を形成することが難しかった。
【０００６】
そこで、本発明は上記課題を解決した貫通電極及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
請求項１記載の発明は、支持体の表面にシード層を形成する第１工程と、前記シード層の表面に接着層を形成する第２工程と、貫通孔が形成された基板を前記接着層に押圧して貼り付ける第３工程と、前記基板の貫通孔に連通された領域の前記接着層を現像処理により除去し、前記貫通孔の下端に前記貫通孔の内部寸法より幅広形状となる空間を形成する第４工程と、前記空間内及び前記貫通孔内に導体を積層し、前記貫通孔の下端を覆う下端電極パッド及び前記貫通孔に充填された柱状電極を形成する第５工程と、前記支持体及び前記シード層及び前記接着層を前記基板から除去する第６工程とを有することを特徴とする。
【０００８】
請求項２記載の発明は、前記第５工程が、前記シード層の表面に前記下端電極パッドを構成するAu層を形成する工程と、前記Au層の表面にNi層を形成する工程と、前記Ni層表面にCu層を積層して前記柱状電極を形成する工程とを有することを特徴とする。
【０００９】
請求項３記載の発明は、前記第１工程で前記支持体の表面に粘着テープを接着し、次いで前記粘着テープの粘着面に前記シード層を形成し、前記第５工程で前記柱状電極を形成した後、前記第６工程で前記粘着テープを加熱して前記支持体を前記シード層から分離することを特徴とする。
【００１０】
請求項４記載の発明は、前記第１工程で前記支持体の表面に前記シード層を形成し、次いで前記シード層に前記接着層を形成し、前記第５工程で前記貫通孔の内部に前記柱状電極を形成した後、前記第６工程で前記接着層を加熱して前記支持体を前記基板から分離することを特徴とする。
【００１１】
請求項５記載の発明は、前記第４工程が、前記接着層をフォトレジスト層により形成する工程と、前記基板の貫通孔に連通された領域の前記フォトレジスト層を現像処理により除去する工程と、前記貫通孔の下端に前記貫通孔の内部寸法より幅広形状となる空間を形成する工程と、を有することを特徴とする。
【００１２】
請求項６記載の発明は、前記基板の上面にレジスト層を積層し、前記レジスト層に前記貫通孔の内部寸法より幅広な開口部を前記貫通孔の上端に形成する工程と、前記レジスト層の開口部に導体を積層し、前記柱状電極の上端に連続する上端電極パッドを形成する工程と、前記上端電極パッドを囲む前記レジスト層を除去する工程と、を有することを特徴とする。
【００１３】
請求項７記載の発明は、基板を貫通する貫通孔に挿通され、前記基板の上面側導体パターンと下面側導体パターンと電気的に接続する貫通電極において、前記貫通孔の下端開口を閉塞するように前記貫通孔の内部寸法より幅広形状に形成された下端電極パッドと、前記下端電極パッドに導電材が積層されて前記貫通孔の底部から充填された柱状電極と、を有することを特徴とする。
【００１４】
請求項８記載の発明は、前記柱状電極の上端に前記貫通孔の上端開口を閉塞するように前記貫通孔の内部寸法より幅広形状に形成された上端電極パッドを積層したことを特徴とする。
【発明の効果】
【００１５】
本発明によれば、支持体の表面にシード層を形成し、シード層の表面に形成された接着層に基板をマウントすることが可能になり、基板を固定するための接着層を別個に設ける必要がなく、その分工程数を削減して製造コストを安価に抑えることが可能になる。また、基板の貫通孔に連通された領域の接着層を現像処理により除去し、貫通孔の下端に貫通孔の内部寸法より幅広となる空間を形成することにより、シード層に対向する空間内に貫通孔の下端を覆う下端電極パッドを形成することができると共に、下端電極パッド上に柱状電極を下方から積層しながら形成することができるので、貫通孔の中心付近に空洞（ボイド）が発生せず、高アスペクト比（厚さ／孔径）でも柱状電極を安定的に形成することが可能になる。
【００１６】
また、支持体の表面に粘着テープを介してシード層を形成することにより、貫通電極が形成された後に粘着テープを加熱して支持体をシード層から容易に分離することが可能になる。
【００１７】
また、支持体の表面にシード層を介して接着層を形成し、接着層を加熱することにより支持体を基板から容易に分離することが可能になる。
【発明を実施するための最良の形態】
【００１８】
以下、図面と共に本発明の一実施例について説明する。
【実施例１】
【００１９】
図１は本発明になる貫通電極及びその製造方法の一実施例が適用された電子装置を示す縦断面図である。図２は貫通電極を拡大して示す縦断面図である。
【００２０】
図１に示されるように、電子装置１０は、基板１２と蓋体（基板）１４とによって規定された素子搭載空間１６に機能素子１８が微小機械部品として作り込まれている。尚、基板１２、蓋体１４、素子搭載空間１６は、上方からみると四角形に形成されている。本実施例では、基板１２として、例えばシリコンウエハ（シリコン基板）または、ガラス基板が用いられる。基板１２にシリコンを用いる場合、後述する支持体としては、シリコンウエハ、ガラスが好適である。また、単なる基板ではなく集積回路を形成した半導体ウエハに貫通電極を形成する場合にも適用することができる。
【００２１】
また、図１には図示していないが、基板１２の表面には例えば、カンチレバーなどからなる機能素子１８と共に、機能素子１８を動作させるための電子回路も作り込まれている。この電子回路は、アルミニウム（Al）または銅(Cu)からなる電極２０を有する。また、機能素子１８は、基板１２の表面にマイクロマーシニング法により作り込まれている。
【００２２】
尚、本実施例の電子装置１０は、例えば、基板１２上に搭載された機能素子１８の構成によって加速度計やマイクロジャイロなどのセンサとして使用される。
【００２３】
電子装置１０は、基板１２と蓋体１４との間を電気的に接合する超音波接合部２２を有する。また、蓋体１４は、Siウエハからなる基板１４ａの表面に絶縁層１５を被覆したものであり、素子搭載空間１６を形成する凹部１４ｂと凹部１４ｂを囲む枠部１４ｃとを有する。超音波接合部２２は、基板１２の電極２０と、蓋体１４に形成された貫通電極２４と、貫通電極２４の下端と電極２０との間を接続する金などのバンプ２６とによって構成されている。また、貫通電極２４の上端には、はんだバンプ２７が接合されている。
【００２４】
蓋体１４の枠部１４ｃには、貫通電極２４が形成される貫通孔２８が設けられている。この貫通孔２８は、例えば、孔径が３０μｍ〜１００μｍ、高さ（基板１４ａの厚さ）が１５０μｍ〜５００μｍに設定されており、本実施例のアスペクト比（厚さ／孔径）は１．５〜１６．６７である。
【００２５】
図２に示されるように、貫通電極２４は、蓋体１４の基板１４ａを貫通する貫通孔２８に充填された柱状電極３０と、柱状電極３０の下端側に形成され貫通孔２８の内部寸法より幅広な下側電極パッド３２と、柱状電極３０の上端側に形成され貫通孔２８の内部寸法より幅広な上側電極パッド３４とを一体的に結合させたものである。
【００２６】
また、電子装置１０には、蓋体１４の４辺の周縁部と基板１２の４辺の周縁部とを密閉するための超音波接合部３６が設けられている。この超音波接合部３６は、蓋体１４の下面周縁部に四角形状に形成されたシールリングパターン３８と、基板１２の上面周縁部に四角形状に形成されたシールリングパターン４０とを金バンプ４２を介して接合して素子搭載空間１６を封止している。尚、一方のシールリングパターン３８は、銅により形成されており、他方のシールリングパターン４０は、銅またはアルミニウム(Al)により形成されており、両パターン間は金バンプ４２あるいは金めっきを介在させて銅とのＡｕ−Ｃｕ接合により一体的に結合される。
【００２７】
貫通電極２４は、下端電極パッド３２が基板１４ａの貫通孔２８の下端開口を閉塞するように設けられ、さらに、下端電極パッド３２に銅（導電材）が積層されて貫通孔２８の内部に充填された柱状電極３０を有するため、柱状電極３０の中心部分に空洞（ボイド）が発生せず、高アスペクト比（厚さ／孔径）でも柱状電極を安定的に形成することが可能になる。
【００２８】
また、下端電極パッド３２及び上側電極パッド３４は、貫通孔２８の内部寸法より幅広形状に形成されているので、貫通孔２８の密閉性がより高められおり、素子搭載空間１６の気密性の確保に寄与している。また、下端電極パッド３２及び上側電極パッド３４の表面積が貫通孔２８の孔径に対して大きく設定されるため、はんだなどにより接続する際にはんだ接合面積が広くなって有利である。
【００２９】
ここで、上記貫通電極２４の製造方法の工程について図３乃至図１４を併せ参照して説明する。
【００３０】
図３に示す工程１Ａでは、支持体として機能するSiウエハ４４の表面にラミネート法によりフィルム状の粘着テープ４６を貼り付ける。この粘着テープ４６は、上面及び下面に粘着層を有する両面粘着テープであり、Siウエハ４４の表面に対して隙間が生じないように密着される。尚、粘着テープ４６は、Siウエハ４４と後述するフォトレジスト層（接着層）５２とを張り合わせるための接着手段として機能するが、貫通電極２４が完成した後の加熱処理により内蔵カプセルの発泡し、これに伴う接触面積の減少により剥離可能となる。
【００３１】
図４に示す工程２Ａでは、Siウエハ４４の表面に貼着された粘着テープ４６の上面にシード層４８を形成する。このシード層４８の形成方法としては、例えば、真空蒸着法あるいはスパッタ法により銅（Cu）を被覆する方法、あるいはＣｕ箔等の金属箔をラミネート形成する方法等が用いられる。
【００３２】
図５に示す工程３Ａでは、ラミネート法、またはローラ圧着法によりドライフィルム５０をシード層４８の表面に貼り付ける。このドライフィルム５０は、接着層として用いられるフォトレジスト層５２の上面に保護フィルム（PET：ポリエチレンテレフタレート）５４を張り合わせた２層構造になっており、フォトレジスト層５２がシード層４８の表面に密着された状態に貼着される。フォトレジスト層５２は、露光されるまでは粘着性を有し、且つ露光されない部分が現像液により溶解除去可能な感光性有機材からなるネガ型レジスト層である。尚、本実施例では、シード層４８の表面にドライフィルム５０を貼着する構成例を一例として示したが、ドライフィルム５０以外の方法（例えば、印刷等）でフォトレジスト層５２を形成しても良い。また、フォトレジスト層５２の代わりに用いられる接着層としては、例えばエポキシ樹脂やポリイミド樹脂からなる接着剤を使用することも可能である。
【００３３】
図６に示す工程４Ａでは、ドライフィルム５０の保護フィルム５４をフォトレジスト層５２から分離させるように剥がす。このとき、フォトレジスト層５２は、上面及び下面が粘着性を有しており、下面側とシード層４８との粘着力が上面側と保護フィルム５４との粘着力よりも強いので、保護フィルム５４を剥がす際にフォトレジスト層５２がシード層４８から分離しないように保持されている。尚、フォトレジスト層５２の厚さは、およそ１０μｍ〜１５μｍ程度である。後述するように、このフォトレジスト層５２の厚さが下端電極パッド３２の厚さに相当する。
【００３４】
図７に示す工程５Ａでは、粘性を有するフォトレジスト層５２の表面にSiウエハからなる蓋体１４をマウントする。蓋体１４は、前述したように下面中央に素子搭載空間１６を形成するための凹部１４ｂが形成され、且つ凹部１４ｂを囲むように下方に突出する枠部１４ｃには複数の貫通孔２８が上下方向に貫通している。そして、蓋体１４は、フォトレジスト層５２に押圧されて枠部１４ｃの下面が粘性を有するフォトレジスト層５２の表面に圧着される。このように、工程５Ａにおいては、粘着テープ等を用いずに、蓋体１４を直接的にフォトレジスト層５２の表面に圧着させるため、その分貼り付け作業工程の工数が少なくて済む。
【００３５】
尚、本実施例では、フォトレジスト層５２に対して露光を行わないため、フォトレジスト層５２は粘着性を失わず、この後も蓋体１４に対する固定状態を維持している。また、本実施例では、貫通孔２８の内径がおよそＤ＝３０μｍ〜６０μｍ程度、貫通孔２８の高さ（枠部１４ｃの厚さ）がＨ＝１００μｍ〜２００μｍ程度に設定されている。
【００３６】
図８に示す工程６Ａでは、現像液を貫通孔２８の内部に供給して貫通孔２８の下部開口に対向するフォトレジスト層５２の領域Ａを部分的に溶解する。この現像液を貫通孔２８の内部に供給する方法としては、Siウエハ４４上に蓋体１４が搭載された状態のものを現像液中に浸潤させるディップ現像、あるいは蓋体１４の上方から現像液をシャワー状に吹き付けるスプレー現像がある。どちらの現像方式でも貫通孔２８の下部開口に対向するフォトレジスト層５２の領域Ａを溶解することが可能であり、現像液の浸潤時間を管理することにより、貫通孔２８の内部寸法Ｄよりも幅広な寸法Ｄａ（＞Ｄ）を有する鍔状空間５４を作り込むことが可能になる。
【００３７】
すなわち、現像液は、貫通孔２８の下部開口に対向するフォトレジスト層５２の領域Ａの表面から厚さ方向に浸潤してフォトレジスト層５２を溶解し、さらに浸潤時間を延長することにより上記領域Ａの半径方向にも浸潤して貫通孔２８の下部開口よりも広い面積のフォトレジスト層５２を溶解することになる。尚、浸潤時間は、フォトレジスト層５２の材質と現像液の種別との組み合わせに応じて決まる浸潤速度に応じて選択的に設定される。
【００３８】
さらに、プラズマアッシングを行って溶解された領域Ａのフォトレジスト層５２をプラズマを用いた電子衝突解離により活性な酸素原子を生成する灰化処理を施して鍔状空間５４からフォトレジスト層５２を除去する。尚、上記プラズマアッシングは、次工程で行うめっき処理におけるめっき液濡れ性の向上を図ることができる。
【００３９】
図９に示す工程７Ａでは、貫通孔２８の底部に露出するシード層４８の表面に金めっきを施し、貫通電極２４の拡散を防止するバリアメタルとしてのAuめっき層５６を形成する。続いて、Auめっき層５６の上面にニッケルめっきを施し、Niめっき層５８を形成する。さらに、Niめっき層５８の上に銅を電解めっき法により積層して貫通孔２８の内部にスタッドビア６０のCu柱状部６０ｂを形成する。尚、スタッドビア６０は、下地となるNiめっき層５８の表面に銅を析出させて成長させることで貫通孔２８の底部から上方に積層させるため、スタッドビア６０の中心付近に空洞（ボイド）が発生せず、貫通孔２８の内部に銅を積層しながら貫通孔２８の上部開口まで充填することが可能になる。
【００４０】
また、Auめっき層５６及びNiめっき層５８は、上記鍔状空間５４に形成されるため、貫通孔２８の内部寸法より幅広形状である。そして、Niめっき層５８上に積層されたスタッドビア６０のCu鍔部６０ａも貫通孔２８の内部寸法より幅広な寸法で積層される。これらAuめっき層５６及びNiめっき層５８及びCu鍔部６０ａにより下側電極パッド３２が構成される。そして、Cu鍔部６０ａの上方に積層されたCu柱状部６０ｂが柱状電極３０となる。尚、電極パッド３２に施すめっきとしては、ニッケルとパラジウムの２層構造（この場合、パラジウム側が表面になる）や、ニッケル、パラジウム、金の３層構造（この場合、金側が表面になる）としても良い。
【００４１】
図１０に示す工程８Ａでは、蓋体１４の上面にラミネート法によりドライフィルムを貼り付けてネガ型レジスト層６２を形成する。そして、スタッドビア６０の上端に対向する領域Ｂのネガ型レジスト層６２に対して露光して硬化させ、現像液により未露光部分を除去する。このようなパターニング処理により、貫通孔２８の上部開口よりも幅広形状のネガ型レジスト層６２を溶解する。これにより、スタッドビア６０の上端（貫通孔２８の上部）に連続する鍔状空間６２ａが開口する。フォトレジスト層６２に設けられた鍔状空間６２ａは、貫通孔２８の内部寸法Ｄより幅広な寸法Ｄｂ（＞Ｄ）を有する。
【００４２】
図１１に示す工程９Ａでは、Cu柱状部６０ｂの上端に電解めっきによりCu鍔部６０ｃを形成する。このCu鍔部６０ｃは、貫通孔２８の内部寸法より幅広な鍔状空間６２ａに形成されるため、貫通孔２８の内部寸法より幅広となる。さらに、Cu鍔部６０ｃの上面に電解めっきによりNiめっき層６４を形成する。続いて、Niめっき層６４の上面に電解金めっきを施し、バリアメタルとしての電解Auめっき層（またはＳｎめっき層）６６を電解めっきにより積層する。これらAuめっき層（またはＳｎめっき層）６６及びNiめっき層６４及びCu鍔部６０ｃにより上側電極パッド３４が構成される。
【００４３】
尚、電極パッド３４に施すめっきとしては、ニッケルとパラジウムの２層構造（この場合、パラジウム側が表面になる）や、ニッケル、パラジウム、金の３層構造（この場合、金側が表面になる）としても良い。
【００４４】
図１２に示す工程１０Ａでは、露光された蓋体１４のネガ型レジスト層６２を剥離液（例えば、アルカリ系水溶液、苛性ソーダなど）を用いて膨潤剥離して除去する。
【００４５】
図１３に示す工程１１Ａでは、Siウエハ４４をベーキング処理して高温に加熱することで粘着テープ４６に含まれるマイクロカプセルを破裂させる。これにより、粘着テープ４６に含まれる内蔵カプセルが発泡して粘着テープ４６の接触面積が減少するため、粘着テープ４６を介してシード層４８に接着されていたSiウエハ４４をシード層４８から容易に分離することができる。
【００４６】
尚、Siウエハ４４を除去する方法としては、これに限らず、例えば、バフ等を用いて削除することも可能である。
【００４７】
図１４に示す工程１２Ａでは、シード層４８をエッチングにより除去し、続いて、蓋体１４の下面に接着されたフォトレジスト層５２を剥離液（例えば、アルカリ系水溶液、苛性ソーダなど）を用いて剥離する。これにより、貫通電極２４を有する蓋体１４が得られる。
【００４８】
このように上記製造方法により貫通電極２４は、蓋体１４の基板１４ａを貫通する貫通孔２８に充填された柱状電極３０と、柱状電極３０の下端側に形成され貫通孔２８の内部寸法より幅広な下側電極パッド３２と、柱状電極３０の上端側に形成され貫通孔２８の内部寸法より幅広な上側電極パッド３４とを一体的に結合させた構成であるので、貫通孔２８の上下両端を密閉することが可能になり、且つ下端電極パッド３２上に柱状電極３０を下方から積層しながら形成することができるので、貫通孔２８の中心付近に空洞（ボイド）が発生せず、貫通孔２８が高アスペクト比（厚さ／孔径）でも貫通孔２８の内部に柱状電極３０を安定的に形成することが可能になる。
【００４９】
また、本実施例では、Siウエハ４４の表面に粘着テープ４６を介してシード層４８を形成することにより、貫通電極２４が形成された後に粘着テープ４６を加熱してSiウエハ４４をシード層４８から容易に分離することが可能になり、製造工程での手間がかからず、その分製造コストを安価に抑えることが可能になる。
【実施例２】
【００５０】
次に、上記貫通電極２４の製造方法の実施例２について図１５乃至図２６を参照して説明する。尚、実施例２において、上記実施例１と同一部分には同一符合を付す。
【００５１】
図１５に示す工程１Ｂでは、支持体として機能するガラスウエハ７０を用意する。
【００５２】
図１６に示す工程２Ｂでは、ガラスウエハ７０の上面にシード層４８を形成する。このシード層４８の形成方法としては、例えば、銅またはニッケルの真空蒸着法あるいはスパッタ法等が用いられる。
【００５３】
図１７に示す工程３Ｂでは、ラミネート法によりドライフィルム５０をシード層４８の表面に貼り付ける。
【００５４】
図１８に示す工程４Ｂでは、ドライフィルム５０の保護フィルム５４をフォトレジスト層５２から分離させるように剥がす。
【００５５】
図１９に示す工程５Ｂでは、粘性を有するフォトレジスト層５２の表面にSiウエハからなる蓋体１４を貼り付ける。蓋体１４は、前述したように下面中央に素子搭載空間１６を形成するための凹部１４ｂが形成され、且つ凹部１４ｂを囲むように下方に突出する枠部１４ｃには貫通孔２８が上下方向に貫通している。そして、蓋体１４は、フォトレジスト層５２に押圧されて枠部１４ｃの下面が粘性を有するフォトレジスト層５２の表面に圧着される。
【００５６】
図２０に示す工程６Ｂでは、現像液を貫通孔２８の内部に供給して貫通孔２８の下部開口に対向するフォトレジスト層５２の領域Ａを部分的に溶解する。この現像液を貫通孔２８の内部に供給することにより、貫通孔２８の下部開口に対向するフォトレジスト層５２の領域Ａを溶解することが可能であり、現像液の浸潤時間を管理することにより、貫通孔２８の内部寸法Ｄよりも幅広な寸法Ｄａ（＞Ｄ）を有する鍔状空間５４を作り込むことが可能になる。
【００５７】
さらに、プラズマアッシングを行って溶解された領域Ａのフォトレジスト層５２をプラズマを用いた電子衝突解離により活性な酸素原子を生成する灰化処理を施して鍔状空間５４からフォトレジスト層５２を除去する。尚、上記プラズマアッシングは、次工程で行うめっき処理におけるめっき液濡れ性の向上を図ることができる。
【００５８】
図２１に示す工程７Ｂでは、貫通孔２８の底部に露出するシード層４８の表面に金めっきを施し、貫通電極２４の拡散を防止するバリアメタルとしてのAuめっき層５６を形成する。続いて、Auめっき層５６の上面にニッケルめっきを施し、Niめっき層５８を形成する。さらに、Niめっき層５８の上に銅を電解めっき法により積層して貫通孔２８の内部にスタッドビア６０のCu柱状部６０ｂを形成する。尚、スタッドビア６０は、下地となるNiめっき層５８の表面に銅を析出させて成長させることで貫通孔２８の底部から上方に積層させるため、スタッドビア６０の中心付近に空洞（ボイド）が発生せず、貫通孔２８の内部に銅を積層しながら貫通孔２８の上部開口まで充填することが可能になる。
【００５９】
また、Auめっき層５６及びNiめっき層５８は、上記鍔状空間５４に形成されるため、貫通孔２８の内部寸法より幅広形状である。そして、Niめっき層５８上に積層されたスタッドビア６０のCu鍔部６０ａも貫通孔２８の内部寸法より幅広形状に積層される。
【００６０】
図２２に示す工程８Ｂでは、蓋体１４の上面にラミネート法によりドライフィルムを貼り付けてネガ型レジスト層６２を形成する。そして、スタッドビア６０の上端に対向する領域Ｂのネガ型レジスト層６２に対して露光して硬化させ、現像液により未露光部分を除去する。このようなパターニング処理により、貫通孔２８の上部開口よりも広い面積のネガ型レジスト層６２を溶解する。これにより、スタッドビア６０の上端（貫通孔２８の上部）に連続する鍔状空間６２ａが開口する。ネガ型レジスト層６２に設けられた鍔状空間６２ａは、貫通孔２８の内部寸法Ｄより幅広な寸法Ｄｂ（＞Ｄ）を有する。
【００６１】
図２３に示す工程９Ｂでは、Cu柱状部６０ｂの上端にCu鍔部６０ｃをめっきする。このCu鍔部６０ｃは、貫通孔２８の内部寸法より幅広な鍔状空間６２ａに形成されるため、貫通孔２８の内部寸法より幅広形状となる。さらに、Cu鍔部６０ｃの上面に無電解めっきにより電解Niめっき層６４を形成する。続いて、Niめっき層６４の上面に無電解めっきによりバリアメタルとしての電解Auめっき層（またはＳｎめっき層）６６を積層する。
【００６２】
図２４に示す工程１０Ｂでは、露光された蓋体１４のネガ型レジスト層６２を剥離液（例えば、アルカリ系水溶液または苛性ソーダなど）を用いて膨潤剥離して除去する。
【００６３】
図２５に示す工程１１Ｂでは、ガラスウエハ７０を下方からベーキング処理して高温に加熱することでフォトレジスト層５２を硬化させる。これにより、フォトレジスト層５２の粘着性が無くなり、蓋体１４からフォトレジスト層５２を容易に分離することが可能になる。
【００６４】
図２６に示す工程１２Ｂでは、ガラスウエハ７０を下方に剥がして蓋体１４の下面からフォトレジスト層５２を離間させる。これにより、貫通電極２４を有する蓋体１４が得られる。
【００６５】
また、上記工程１０Ｂでガラスウエハ７０を加熱する方法以外にも、例えば、ガラスウエハ７０をバックグラインドにより切削し、続いて、シード層４８をエッチングにより除去し、さらにフォトレジスト層５２を蓋体１４の下面から剥離させて除去する方法を用いることも可能である。
【００６６】
上記製造方法により貫通電極２４は、蓋体１４の基板１４ａを貫通する貫通孔２８に充填された柱状電極３０と、柱状電極３０の下端側に形成され貫通孔２８の内部寸法より幅広形状な下側電極パッド３２と、柱状電極３０の上端側に形成され貫通孔２８の内部寸法より幅広な上側電極パッド３４とを一体的に結合させた構成であるので、貫通孔２８の上下両端を密閉することが可能になり、且つ下端電極パッド３２上に柱状電極３０を下方から積層しながら形成することができるので、貫通孔２８の中心付近に空洞（ボイド）が発生せず、貫通孔２８が高アスペクト比（厚さ／孔径）でも貫通孔２８の内部に柱状電極３０を安定的に形成することが可能になる。
【００６７】
また、本実施例では、ガラスウエハ７０の表面にシード層４８を介して形成されたフォトレジスト層５２を加熱することにより、ガラスウエハ７０を蓋体１４から容易に分離することが可能になり、製造工程での手間がかからず、その分製造コストを安価に抑えることが可能になる。
【産業上の利用可能性】
【００６８】
上記実施例では、電子装置などのマイクロマシンパッケージを一例として説明したが、これに限らず、本発明を他の製品（例えば、インターポーザあるいは上面側配線パターンと下面側配線パターンとを接続するスルーホールを有する構成のもの等）に用いられる貫通電極にも適用できるのは勿論である。
【図面の簡単な説明】
【００６９】
【図１】本発明になる貫通電極及びその製造方法の一実施例が適用された電子装置を示す縦断面図である。
【図２】貫通電極を拡大して示す縦断面図である。
【図３】実施例１の工程１Ａを示す縦断面図である。
【図４】実施例１の工程２Ａを示す縦断面図である。
【図５】実施例１の工程３Ａを示す縦断面図である。
【図６】実施例１の工程４Ａを示す縦断面図である。
【図７】実施例１の工程５Ａを示す縦断面図である。
【図８】実施例１の工程６Ａを示す縦断面図である。
【図９】実施例１の工程７Ａを示す縦断面図である。
【図１０】実施例１の工程８Ａを示す縦断面図である。
【図１１】実施例１の工程９Ａを示す縦断面図である。
【図１２】実施例１の工程１０Ａを示す縦断面図である。
【図１３】実施例１の工程１１Ａを示す縦断面図である。
【図１４】実施例１の工程１２Ａを示す縦断面図である。
【図１５】実施例２の工程１Ｂを示す縦断面図である。
【図１６】実施例２の工程２Ｂを示す縦断面図である。
【図１７】実施例２の工程３Ｂを示す縦断面図である。
【図１８】実施例２の工程４Ｂを示す縦断面図である。
【図１９】実施例２の工程５Ｂを示す縦断面図である。
【図２０】実施例２の工程６Ｂを示す縦断面図である。
【図２１】実施例２の工程７Ｂを示す縦断面図である。
【図２２】実施例２の工程８Ｂを示す縦断面図である。
【図２３】実施例２の工程９Ｂを示す縦断面図である。
【図２４】実施例２の工程１０Ｂを示す縦断面図である。
【図２５】実施例２の工程１１Ｂを示す縦断面図である。
【図２６】実施例２の工程１２Ｂを示す縦断面図である。
【符号の説明】
【００７０】
１０  電子装置
１２  基板
１４  蓋体
１６  素子搭載空間
１８  機能素子
２４  貫通電極
２８  貫通孔
３０  柱状電極
３２  下側電極パッド
３４  上側電極パッド
４４  Siウエハ
４６  粘着テープ
４８  シード層
５０  ドライフィルム
５２  フォトレジスト層
５４  保護フィルム
５６，６６  電解Auめっき層
５５２４  電解Niめっき層
６０  スタッドビア
６２  ネガ型レジスト層
７０  ガラスウエハ
【図１】
2006013330.tif 000003
【図２】
2006013330.tif 000004
【図３】
2006013330.tif 000005
【図４】
2006013330.tif 000006
【図５】
2006013330.tif 000007
【図６】
2006013330.tif 000008
【図７】
2006013330.tif 000009
【図８】
2006013330.tif 000010
【図９】
2006013330.tif 000011
【図１０】
2006013330.tif 000012
【図１１】
2006013330.tif 000013
【図１２】
2006013330.tif 000014
【図１３】
2006013330.tif 000015
【図１４】
2006013330.tif 000016
【図１５】
2006013330.tif 000017
【図１６】
2006013330.tif 000018
【図１７】
2006013330.tif 000019
【図１８】
2006013330.tif 000020
【図１９】
2006013330.tif 000021
【図２０】
2006013330.tif 000022
【図２１】
2006013330.tif 000023
【図２２】
2006013330.tif 000024
【図２３】
2006013330.tif 000025
【図２４】
2006013330.tif 000026
【図２５】
2006013330.tif 000027
【図２６】
2006013330.tif 000028