(57)【要約】【課題】電気抵抗を低減でき、かつ、レーザ素子特性の悪化を防止できる半導体レーザ素子及びその製造方法を提供する。【解決手段】基板１上には、第１クラッド層２、量子井戸活性層３、第２クラッド層４及びエッチング停止層５が順次積層されている。エッチング停止層５上には、第３クラッド層１４とコンタクト層６とから成るストライプ状のリッジ部１１が形成されている。リッジ部１１上にはｐ側電極３１が形成されている。ｐ−ＧａＡｓコンタクト層６を除いたリッジ部１１の側面は誘電体膜２１で覆われている。コンタクト層６の層厚は、誘電体膜２１の基板１と略平行な部分の膜厚よりも厚くなっている。【選択図】図１
2006059881.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された化合物半導体層と、
上記化合物半導体層上に形成され、複数の層から成って最上層がコンタクト層であるストライプ状のリッジ部と、
上記リッジ部の両側に形成された誘電体膜と、
上記コンタクト層の上面及び側面に接触するリッジ上電極と
を備え、
上記リッジ上電極に接触するコンタクト層を除いた上記リッジ部の側面は上記誘電体膜で覆われ、
上記コンタクト層の層厚は、上記誘電体膜の上記半導体基板と略平行な部分の膜厚よりも厚いことを特徴とする半導体レーザ素子。
【請求項２】
請求項１に記載の半導体レーザ素子において、
上記リッジ部の両側に、溝部を挟んで形成されたテラス部を備え、
上記溝部及びテラス部は上記誘電体膜によって埋め込まれていることを特徴とする半導体レーザ素子。
【請求項３】
請求項１に記載の半導体レーザ素子において、
上記リッジ部上に形成され、Ａｕを含むＡｕメッキ膜を備えたことを特徴とする半導体レーザ素子。
【請求項４】
請求項３に記載の半導体レーザ素子において、
上記Ａｕメッキ膜と上記リッジ部との間に形成され、Ａｕの拡散を防ぐバリアメタルを含む金属膜を備えたこと特徴とする半導体レーザ素子。
【請求項５】
半導体基板上に化合物半導体層を形成する第１の工程と、
上記化合物半導体層上に、複数の層から成って最上層がコンタクト層であるストライプ状のリッジ部を形成する第２の工程と、
上記化合物半導体層及び上記リッジ部上に誘電体膜を形成する第３の工程と、
上記誘電体膜上に、上記コンタクト層の上面及び側面上にある上記誘電体膜が露出するようにレジストパターンを形成する第４の工程と、
上記レジストパターンから露出した上記誘電体膜をエッチングで除去することにより、上記コンタクト層の上面及び側面を露出させる第５の工程と、
上記コンタクト層の上面及び側面に接触するリッジ上電極を形成する第６の工程と
を備え、
上記第３の工程では、上記コンタクト層上にある上記誘電体膜の膜厚よりも上記コンタクト層の層厚を厚くすることを特徴とする半導体レーザ素子の製造方法。
【請求項６】
請求項５に記載の半導体レーザ素子の製造方法において、
上記エッチングはウエットエッチングであることを特徴とする半導体レーザ素子の製造方法。
【請求項７】
請求項５に記載の半導体レーザ素子の製造方法において、
上記レジストパターンを用いたリフトオフで上記リッジ上電極を形成することを特徴とする半導体レーザ素子の製造方法。
【請求項８】
請求項５に記載の半導体レーザ素子の製造方法において、
上記第３の工程では、上記コンタクト層上に位置する上記誘電体膜の膜厚に０．２μｍを加えた厚さよりも、上記コンタクト層の層厚を厚くすることを特徴とする半導体レーザ素子の製造方法。
【請求項９】
請求項５に記載の半導体レーザ素子の製造方法において、
上記リッジ部上に、Ａｕの拡散を防ぐバリアメタルを含む金属膜を形成する第７の工程と、
上記金属膜上に、Ａｕを含むＡｕメッキ膜を形成する第８の工程と
を備えたことを特徴とする半導体レーザ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体レーザ素子及びその製造方法に関する。
【背景技術】
【０００２】
従来、電流狭窄及び光閉じ込めを効果的に実現できる半導体レーザ素子の構造としてはリッジ導波路型構造が知られている。このリッジ導波路型構造では、半導体基板上の化合物半導体層上にストライプ状のリッジ部が形成され、リッジ部の両側方に誘電体膜（埋め込み層）が形成されている。上記リッジ部の上部はコンタクト層で構成されている。上記コンタクト層の平坦な上面には、リッジ部に電流注入を行うためのオーミック電極等の通電用電極が接続される。
【０００３】
このようなリッジ導波路型構造を備えた半導体レーザ素子では、レーザ発振の横モード制御のためには、リッジ部の側面を所定の膜厚の誘電体膜で確実に覆うことが必要である一方、低電流駆動のためには、コンタクト層と通電用電極との接触面積を大きくし、コンタクト層と通電用電極との間の電気抵抗を低く抑えることが必要である。
【０００４】
従来、リッジ導波路型の半導体レーザ素子としては、特許文献１（特開平６−７７５８７号公報）に記載されたものがある。
【０００５】
図８に、上記リッジ導波路型の半導体レーザ素子の概略断面図を示す。
【０００６】
上記半導体レーザ素子は、ｎ−ＧａＡｓ基板１１１上に順次積層されたｎ−ＡｌＧａＡｓグレイデッドクラッド層１１２、ｎ−ＡｌＧａＡｓ第１クラッド層１１３、ｎ−ＡｌＧａＡｓグレイデッドクラッド層１１４、ｎ−ＡｌＧａＡｓ第２クラッド層１１５、ｎ−ＡｌＧａＡｓグレイデッドクラッド層１１６、ＧａＡｓ／ＩｎＧａＡｓ歪み量子井戸活性層１１７、ｎ−ＡｌＧａＡｓグレイデッドクラッド層１１８及びｐ−ＩｎＧａＰ第３クラッド層１１９を備えている。
【０００７】
上記ｐ−ＩｎＧａＰ第３クラッド層１１９上には、ｐ−ＡｌＧａＡｓグレイデッドクラッド層１２０、ｐ−ＡｌＧａＡｓ第４クラッド層１２１、ｐ−ＡｌＧａＡｓグレイデッドクラッド層１２２及びｐ−ＧａＡｓコンタクト層１２３から成るストライプ状のリッジ部が形成されている。
【０００８】
また、上記ｐ−ＩｎＧａＰ第３クラッド層１１９の上面とリッジ部の側面とはＳｉＯ2絶縁膜１２４で覆われている。そして、上記ｐ−ＧａＡｓコンタクト層１２３及びＳｉＯ2絶縁膜１２４上にはｐ側電極１２５が形成されている。一方、上記ｎ−ＧａＡｓ基板１１１下にはｎ側電極１２６が形成されている。
【０００９】
上記ＳｉＯ2絶縁膜１２４は、ｐ−ＩｎＧａＰ第３クラッド層１１９及びリッジ部の全てをＳｉＯ2で覆った後、露光工程及びエッチング工程によって、リッジの上部であるｐ−ＧａＡｓコンタクト層１２３上のＳｉＯ2のみを除去して得られる。
【００１０】
上記露光工程及びエッチング工程は、確実にｐ−ＧａＡｓコンタクト層１２３上のＳｉＯ2のみを除去するために、プロセスマージンを考慮して行われている。このため、半導体層よりも熱伝導率の悪いＳｉＯ2絶縁膜１２４がｐ−ＧａＡｓコンタクト層１２３の両側部を覆ってしまう。その結果、高温動作不良や信頼性劣化を引き起こす可能性がある。
【００１１】
また、上記ＳｉＯ2絶縁膜１２４がｐ−ＧａＡｓコンタクト層１２３の両側部を覆うため、ｐ−ＧａＡｓコンタクト層１２３とｐ側電極１２５との接触面積がｐ−ＧａＡｓコンタクト層１２３の上平坦面の面積よりも小さくなってしまう。その結果、上記半導体レーザ素子の電気抵抗が高くなっている。
【００１２】
ところで、近年、半導体レーザ素子に求められる特性として、高次モードが発生しない基本横モード発振がある。この基本横モード発振を図８の半導体レーザ素子で得ようとすると、リッジ幅を２〜３μｍ以下に制限する必要があり、ｐ−ＧａＡｓコンタクト層１２３の上面の幅も２〜３μｍ以下に制限する必要がある。そうすると、上記ｐ−ＧａＡｓコンタクト層１２３とｐ側電極１２５との接触面積がさらに小さくなって、半導体レーザ素子の電気抵抗がさらに高くなるという問題が発生してしまう。
【００１３】
上記問題を解決できるリッジ導波路型の半導体レーザ素子としては、特許文献２（特開２００３−１１５６３２号公報）に記載されたものがある。この半導体レーザ素子は次のように製造される。
【００１４】
まず、図９Ａに示すように、ｎ−ＩｎＰ基板２０１上に、ｎ−ＩｎＰクラッド層２０２、ＩｎＧａＡｓＰ活性層２０３、ｐ−ＩｎＰクラッド層２０４及びｐ−ＩｎＧａＡｓコンタクト層２０５を順次積層した後、ｐ−ＩｎＰクラッド層２０４の一部が残るまでエッチングすることで、リッジ部２１７、溝部２１８Ａ，２１８Ｂ及びテラス部２１９Ａ，２１９Ｂを形成する。なお、上記リッジ部２１７を形成するためのエッチングマスクとしてはＳｉＯ2マスク層２０７が使用されている。
【００１５】
次に、図９Ｂに示すように、ＳｉＯ2マスク層２０７を除去した後、ＳｉＯ2膜よりなる絶縁体層２０８をｐ−ＩｎＰクラッド層２０４及びｐ−ＩｎＧａＡｓコンタクト層２０５上に形成して、さらに、その絶縁体層２０８の上面にポジ型のレジスト層２０９を塗布する。この時、上記溝部２１８Ａ，２１８Ｂ上のレジスト層２０９で最も薄いレジスト層厚ｄ３よりも、リッジ部２１７上のレジスト層２０９の層厚ｄ１の方が薄くなるように、レジストの粘性、スピンコート条件を調整している。
【００１６】
次に、図９Ｃに示すように、露光用マスク２１０をフォトマスクとして用いて露光工程を行った後、レジスト層２０９を厚さｄ１だけエッチング除去して、ｐ−ＩｎＧａＡｓコンタクト層２０５上の絶縁体層２０８を露出させる。
【００１７】
次に、図９Ｄに示すように、リッジ部２１７上の絶縁体層２０８をエッチングにより除去して、ｐ−ＩｎＧａＡｓコンタクト層２０５の上面の全部を露出させる。
【００１８】
次に、図９Ｅに示すように、レジスト層２０９を全て除去して、ｐ−ＩｎＧａＡｓコンタクト層２０５の上面にｐ側電極２１２を形成した後、このｐ側電極２１２に接続するパッド電極２１３形成する。
【００１９】
最後に、ｎ−ＩｎＰ基板２０１の裏面研磨を行った後、ｎ−ＩｎＰ基板２０１下にｎ側電極２１４を形成すると、リッジ導波路型の半導体レーザウエハの積層構造が完成する。
【００２０】
このような製造方法では、絶縁体層２０８の一部を除去することにより、ｐ−ＩｎＧａＡｓコンタクト層２０５の上面の全部を露出させた後、ｐ側電極２１２を形成しているので、ｐ−ＩｎＧａＡｓコンタクト層２０５の上面の全部をｐ側電極２１２に接触させることができる。つまり、ｐ−ＩｎＧａＡｓコンタクト層２０５とｐ側電極２１２との接触面積を大きくできる。したがって、上記特許文献２の半導体レーザ素子は、特許文献１の半導体レーザ素子よりも電気抵抗を下げることができる。
【００２１】
ところで、図９Ｂの概略拡大図である図１０Ａに示すように、実際には、ｐ−ＩｎＧａＡｓコンタクト層２０５上におけるレジスト層２０９のレジスト層厚ｄ１はウエハ内でばらつきがある。このため、上記ウエハ全体において、ｐ−ＩｎＧａＡｓコンタクト層２０５上のレジスト層２０９を全て除去するには、ｐ−ＩｎＧａＡｓコンタクト層２０５上の最も厚いレジスト層２０９を除去できるように、露光工程及びエッチング工程を行う必要がある。つまり、上記ｐ−ＩｎＧａＡｓコンタクト層２０５上において最も厚いレジスト層厚ｄ１maxのレジスト層２０９を完全に除去できるように、露光工程及びエッチング工程を行う必要がある。
【００２２】
しかしながら、そのような露光工程及びエッチング工程を行うと、ｐ−ＩｎＧａＡｓコンタクト層２０５上において最も薄いレジスト層厚ｄ１minのレジスト層２０９がある領域では、図１０Ｂに示すように、エッチングが過度に進んだ結果、絶縁体層２０８の上面だけでなく、絶縁体層２０８の側面までもが露出してしまう。
【００２３】
引き続いて、図１０Ｃに示すように、ｐ−ＩｎＧａＡｓコンタクト層２０５の上面上の絶縁体層２０８をエッチングすると、エッチングは絶縁体層２０８に対して上方からだけでなく側方からも進行する。
【００２４】
この場合、上記絶縁体層２０８の角部のエッチング速度が速くなるため、エッチングの時間制御が難しくなる。このため、図１０Ｄに示すように、ｐ−ＩｎＰクラッド層２０４の一部が露出してしまうことがある。このような状態で、ｐ−ＩｎＧａＡｓコンタクト層２０５上にｐ側電極２１２を形成すると、ｐ側電極２１２がｐ−ＩｎＰクラッド層２０４の一部に付着して、ｐ側電極２１２を構成するＡｕ（金）がｐ−ＩｎＰクラッド層２０４内に拡散してまって、レーザ素子特性の悪化が発生するという問題が生じてしまう。
【００２５】
特に、構成元素にＰ（リン）を含むｐ−ＩｎＰクラッド層２０４では、Ａｕが拡散しやすいため、時間の経過とともに発光領域までＡｕが拡散し、Ａｕ拡散領域では光吸収が増大するため発振効率の低下を引き起こし、レーザ素子の信頼性が悪化が生じやすい。
【特許文献１】特開平６−７７５８７号公報
【特許文献２】特開２００３−１１５６３２号公報
【発明の開示】
【発明が解決しようとする課題】
【００２６】
そこで、本発明の課題は、電気抵抗を低減でき、かつ、レーザ素子特性の悪化を防止できる半導体レーザ素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【００２７】
上記課題を解決するため、本発明の半導体レーザ素子は、
半導体基板上に形成された化合物半導体層と、
上記化合物半導体層上に形成され、複数の層から成って最上層がコンタクト層であるストライプ状のリッジ部と、
上記リッジ部の両側に形成された誘電体膜と、
上記コンタクト層の上面及び側面に接触するリッジ上電極と
を備え、
上記リッジ上電極に接触するコンタクト層を除いた上記リッジ部の側面は上記誘電体膜で覆われ、
上記コンタクト層の層厚は、上記誘電体膜の上記半導体基板と略平行な部分の膜厚よりも厚いことを特徴としている。
【００２８】
上記構成の半導体レーザ素子によれば、上記リッジ上電極がコンタクト層の上面及び側面に接触することによって、リッジ上電極とコンタクト層との接触面積を大きくなるので、電気抵抗を低減できる。
【００２９】
また、上記コンタクト層を除いたリッジ部の側面（コンタクト層以外のリッジ部の側面）を誘電体膜で覆うことによって、コンタクト層の上面及び側面上にリッジ上電極を形成しても、リッジ上電極の構成元素がコンタクト層以外のリッジ部に拡散するのを阻止できる。したがって、上記半導体レーザ素子のレーザ素子特性の悪化を防止できる。例えば、上記半導体レーザ素子の寿命特性の劣化を防止できる。
【００３０】
上記誘電体膜の半導体基板と略平行な部分の膜厚よりもコンタクト層の層厚を厚くするので、コンタクト層を除いたリッジ部の側面を誘電体膜で確実に覆うことができる。
【００３１】
一実施形態の半導体レーザ素子では、上記リッジ部の両側に、溝部を挟んで形成されたテラス部を備え、上記溝部及びテラス部は上記誘電体膜によって埋め込まれている。
【００３２】
上記実施形態の半導体レーザ素子によれば、上記リッジ部の両側に、溝部を挟んでテラス部を形成することにより、製造中にリッジ部が破損するのを防止できる。
【００３３】
また、上記半導体レーザ素子の放熱性を向上させるためにジャンクションダウン実装実施した場合においても、リッジ部の両側に、溝部を挟んでテラス部を形成することにより、実装時の加重がリッジ部に集中することを防止できると共に、実装時のチップの傾きを防止できる。
【００３４】
一実施形態の半導体レーザ素子では、上記リッジ部上に形成され、Ａｕを含むＡｕメッキ膜を備えている。
【００３５】
上記実施形態の半導体レーザ素子によれば、上記Ａｕメッキ膜をリッジ部上に形成することにより、リッジ部の熱を効率良く放出することができ、放熱性を向上させることができる。
【００３６】
また、上記メッキ膜をコンタクト層の側面の一部に接触させることにより、放熱性をより向上させることができる。
【００３７】
一実施形態の半導体レーザ素子では、上記Ａｕメッキ膜と上記リッジ部との間に形成され、Ａｕの拡散を防ぐバリアメタルを含む金属膜を備えている。
【００３８】
上記実施形態の半導体レーザ素子によれば、上記金属膜をＡｕメッキ膜とリッジ部との間に形成することにより、Ａｕメッキ膜のＡｕがコンタクト層以外のリッジ部に拡散するのを確実に防止することができる。
【００３９】
本発明の半導体レーザ素子の製造方法は、
半導体基板上に化合物半導体層を形成する第１の工程と、
上記化合物半導体層上に、複数の層から成って最上層がコンタクト層であるストライプ状のリッジ部を形成する第２の工程と、
上記化合物半導体層及び上記リッジ部上に誘電体膜を形成する第３の工程と、
上記誘電体膜上に、上記コンタクト層の上面及び側面上にある上記誘電体膜が露出するようにレジストパターンを形成する第４の工程と、
上記レジストパターンから露出した上記誘電体膜をエッチングで除去することにより、上記コンタクト層の上面及び側面を露出させる第５の工程と、
上記コンタクト層の上面及び側面に接触するリッジ上電極を形成する第６の工程と
を備え、
上記第３の工程では、上記コンタクト層上にある上記誘電体膜の膜厚よりも上記コンタクト層の層厚を厚くすることを特徴としている。
【００４０】
上記構成の半導体レーザ素子の製造方法によれば、まず、上記半導体基板上に化合物半導体層を形成した後、化合物半導体層上に、複数の層から成って最上層がコンタクト層であるストライプ状のリッジ部を形成する。そして、上記化合物半導体層及びリッジ部上に誘電体膜を形成する。この時、上記コンタクト層上にある誘電体膜の膜厚よりも上記コンタクト層の層厚が厚くする。引き続いて、上記誘電体膜上にレジストパターンを形成することにより、コンタクト層の上面及び側面上にある誘電体膜をレジストパターンから露出させる。そして、上記レジストパターンを用いて誘電体膜の一部をエッチングで除去することにより、コンタクト層の上面及び側面を露出させる。その後、上記コンタクト層の上面及び側面に接触するリッジ上電極を形成する。
【００４１】
このように、上記コンタクト層の上面及び側面に接触するリッジ上電極を形成することによって、リッジ上電極とコンタクト層との接触面積を大きくなるので、電気抵抗を低減できる。
【００４２】
また、上記コンタクト層上にある誘電体膜の膜厚よりもコンタクト層の層厚を厚くすることによって、レジストパターンを用いて誘電体膜の一部をエッチングしても、コンタクト層を除いたリッジ部の側面が露出するのを防止できる。つまり、上記コンタクト層以外のリッジ部の側面を誘電体膜で覆ったままにすることができる。したがって、上記コンタクト層の上面及び側面上にリッジ上電極を形成しても、リッジ上電極の構成元素がコンタクト層以外のリッジ部に拡散するのを阻止できる。その結果、上記半導体レーザ素子のレーザ素子特性の悪化を防止できる。例えば、上記半導体レーザ素子の寿命特性の劣化を防止できる。
【００４３】
また、上記レジストパターンにすべきレジスト層の層厚のばらつきや、レジストパターンを形成するための露光条件のばらつき等があっても、コンタクト層上にある誘電体膜の膜厚よりもコンタクト層の層厚を厚くすることによって、コンタクト層を除いたリッジ部の側面が露出するのを防止できる。
【００４４】
一実施形態の半導体レーザ素子の製造方法では、上記エッチングはウエットエッチングである。
【００４５】
上記実施形態の半導体レーザ素子の製造方法によれば、上記誘電体膜のエッチングをドライエッチングで行った場合、誘電体膜のエッチングによってレジストパターンが変質してしまう。このため、上記誘電体膜のエッチングを行った後、レジストパターンの除去が困難になる。
【００４６】
これに対して、上記誘電体膜のエッチングをウエットエッチングで行った場合、誘電体膜のエッチングによってレジストパターンが変質するのを防げるから、誘電体膜のエッチング後に、レジストパターンを容易に除去できる。したがって、上記レジストパターンを用いてリフトオフでリッジ上電極を容易に形成することができる。
【００４７】
一実施形態の半導体レーザ素子の製造方法では、上記レジストパターンを用いたリフトオフによって上記リッジ上電極を形成する。
【００４８】
上記実施形態の半導体レーザ素子の製造方法によれば、上記レジストパターンを用いたリフトオフで上記リッジ上電極を形成することにより、製造工程を減らして簡単にすることができる。
【００４９】
一実施形態の半導体レーザ素子の製造方法では、上記第３の工程では、上記コンタクト層上に位置する上記誘電体膜の膜厚に０．２μｍを加えた厚さよりも、上記コンタクト層の層厚を厚くする。
【００５０】
上記実施形態の半導体レーザ素子の製造方法によれば、上記リッジ部の両側に、溝部を挟んでテラス部を形成した場合、レジストパターンにすべきレジスト層の層厚のバラツキが大きくなるが、コンタクト層上に位置する誘電体膜の膜厚に０．２μｍを加えた厚さよりも、コンタクト層の層厚を厚くすることにより、コンタクト層を除いたリッジ部の側面が露出するのを防止できる。
【００５１】
一実施形態の半導体レーザ素子の製造方法では、上記リッジ部上に、Ａｕの拡散を防ぐバリアメタルを含む金属膜を形成する第７の工程と、上記金属膜上に、Ａｕを含むＡｕメッキ膜を形成する第８の工程とを備えている。
【００５２】
上記実施形態の半導体レーザ素子の製造方法によれば、上記リッジ部上に、Ａｕの拡散を防ぐバリアメタルを含む金属膜を形成した後、その金属膜上に、Ａｕを含むＡｕメッキ膜を形成することにより、Ａｕメッキ膜のＡｕがコンタクト層以外のリッジ部に拡散するのを確実に防止することができる。
【発明の効果】
【００５３】
本発明の半導体レーザ素子は、リッジ上電極がコンタクト層の上面及び側面に接触することによって、リッジ上電極とコンタクト層との接触面積を大きくなるから、電気抵抗を低減できる。
【００５４】
また、上記コンタクト層を除いたリッジ部の側面を誘電体膜で覆うことによって、コンタクト層の上面及び側面上にリッジ上電極を形成しても、コンタクト層を除いたリッジ部の側面にリッジ上電極の構成元素が拡散するのを阻止できるので、半導体レーザ素子のレーザ素子特性の悪化を防止できる。
【００５５】
また、上記誘電体膜の半導体基板と略平行な部分の膜厚よりもコンタクト層の層厚を厚くするので、コンタクト層を除いたリッジ部の側面を誘電体膜で確実に覆うことができる。
【００５６】
本発明の半導体レーザ素子の製造方法は、コンタクト層の上面及び側面に接触するリッジ上電極を形成することによって、リッジ上電極とコンタクト層との接触面積を大きくなるので、電気抵抗を低減できる。
【００５７】
また、上記コンタクト層上にある誘電体膜の膜厚よりもコンタクト層の層厚が厚くすることによって、レジストパターンを用いて誘電体膜の一部をエッチングしても、コンタクト層を除いたリッジ部の側面が露出するのを防止できる。したがって、上記コンタクト層の上面及び側面上にリッジ上電極を形成しても、リッジ上電極の構成元素がコンタクト層以外のリッジ部に拡散するのを阻止できるから、半導体レーザ素子のレーザ素子特性の悪化を防止できる。
【発明を実施するための最良の形態】
【００５８】
後述する実施形態においてはＡｌＧａＩｎＰ系の赤色半導体レーザ素子について説明するが、本発明が赤色半導体レーザ素子及びその製造方法に特に限定されるものではない。
【００５９】
また、後述する実施形態においては誘電体膜でリッジ部を埋め込み、リッジ部での電流狭窄、光閉じ込めを行っているが、誘電体膜と同機能を有する膜があれば、その膜で埋め込んでもよい。例えば、誘電体膜の代わりに絶縁膜を用いてもよい。
【００６０】
以下、実施形態により本発明を具体的に説明するが、本発明は以下の実施形態に限定されるものではない。
【第１実施形態】
【００６１】
図１に、本発明の第１実施形態による半導体レーザ素子の概略断面図を示す。
【００６２】
上記半導体レーザ素子は、半導体基板の一例としてのｎ−ＧａＡｓ基板１上に順次積層されたｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第１クラッド層２、量子井戸活性層３、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２クラッド層４及びｐ−Ｉｎ0.5Ｇａ0.5Ｐエッチング停止層５を備えている。このｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第１クラッド層２、量子井戸活性層３、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２クラッド層４及びｐ−Ｉｎ0.5Ｇａ0.5Ｐエッチング停止層５が化合物半導体層の一例を形成している。
【００６３】
上記量子井戸活性層３は、２層のＩｎ0.5Ｇａ0.5Ｐウエル層と、その２層の間に配置された１層の（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐバリア層と、これらのウェル層及びバリア層を挟む２層の（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐガイド層とで構成される。
【００６４】
また、上記エッチング停止層５上には、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４とｐ−ＧａＡｓコンタクト層６とから成るストライプ状のリッジ部１１を形成している。このようなリッジ部１１は図１の紙面に対して垂直方向に延びている。
【００６５】
また、上記リッジ部１１の両側面、及び、ｐ−Ｉｎ0.5Ｇａ0.5Ｐエッチング停止層５の上面は誘電体膜２１で覆われていて、この誘電体膜２１及びリッジ部１１上にリッジ上電極の一例としてのｐ側電極３１が形成されている。このｐ側電極３１は、誘電体膜２１に対して密着性が高いＴｉ（チタン）膜と、Ｔｉ膜上に形成されたＰｔ（白金）膜と、このＰｔ膜上に形成されたＡｕ膜とから成っている。
【００６６】
上記リッジ部１１のｐ−ＧａＡｓコンタクト層６の側面の途中には、誘電体膜２１の縁部２２とｐ側電極３１との境界が形成されている。つまり、上記誘電体膜２１は、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４の側面の全部と、ｐ−ＧａＡｓコンタクト層６の側面の下部（ｎ−ＧａＡｓ基板１側の部分）とを覆っている。上記ｐ−ＧａＡｓコンタクト層６の側面の上部（ｎ−ＧａＡｓ基板１とは反対側の部分）は誘電体膜２１で覆われていない。また、上記ｐ側電極３１は、ｐ−ＧａＡｓコンタクト層６の略平坦な上面の全部に接触していると共に、ｐ−ＧａＡｓコンタクト層６の各側面の一部に接触している。すなわち、上記ｐ側電極３１による電流が、ｐ−ＧａＡｓコンタクト層６の上面の全部と、ｐ−ＧａＡｓコンタクト層６の側面の一部とを通ってリッジ部１１に注入されるようになっている。
【００６７】
上記ｐ−ＧａＡｓコンタクト層６の層厚は、誘電体膜２１のｎ−ＧａＡｓ基板１と略平行な部分の膜厚よりも厚くなっている。つまり、上記誘電体膜２１においてｐ−Ｉｎ0.5Ｇａ0.5Ｐエッチング停止層５に接触する部分の膜厚は、ｐ−ＧａＡｓコンタクト層６の層厚より薄くなっている。
【００６８】
なお、図１の３４はｎ側電極である。
【００６９】
上記構成の半導体レーザ素子によれば、ｐ側電極３１が、ｐ−ＧａＡｓコンタクト層６の上面の全部と、ｐ−ＧａＡｓコンタクト層６の各側面の一部とに接触していることによって、図８や図９の従来の半導体レーザ素子よりも、ｐ側電極３１とリッジ部１１との接触面積が広くなっている。したがって、本実施形態の半導体レーザ素子は、図８や図９の従来の半導体レーザ素子よりも、電気抵抗を下げることができている。
【００７０】
特に、上記ｐ−Ｉｎ0.5Ｇａ0.5Ｐエッチング停止層５に対するｐ−ＧａＡｓコンタクト層６の側面の傾斜角度が９０度未満の場合、つまり、ｐ−ＧａＡｓコンタクト層６の幅Ｗ３が縁部２２の内縁の幅Ｗ４よりも小さい場合、ｐ−ＧａＡｓコンタクト層６の上面及び側面にｐ側電極３１を接触させることは電気抵抗の低減に有効である。
【００７１】
図２Ａ〜図２Ｈに、上記半導体レーザ素子の製造工程図を示す。
【００７２】
上記半導体レーザ素子の製造方法では、まず、図２Ａに示すように、厚さ３００〜３５０μｍのｎ−ＧａＡｓ基板１Ａ上に、厚さ２．０μｍのｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第１クラッド層２、量子井戸活性層３、厚さ０．２〜０．３μｍのｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２クラッド層４、厚さ５０Åのｐ−Ｉｎ0.5Ｇａ0.5Ｐエッチング停止層５、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４Ａ及び厚さ０．３μｍのｐ−ＧａＡｓコンタクト層６Ａを順次積層する。
【００７３】
上記量子井戸活性層３においては、Ｉｎ0.5Ｇａ0.5Ｐウエル層の各厚みを８０Åに設定し、（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐバリア層を厚さ５０Åを設定し、（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐガイド層の各厚みを厚さ３００Åに設定する。
【００７４】
次に、上記ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４Ａ及びｐ−ＧａＡｓコンタクト層６Ａの一部を除去して、図２Ｂに示すように、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４とｐ−ＧａＡｓコンタクト層６とから成る幅１．５〜３μｍのストライプ状のリッジ部１１を形成する。
【００７５】
次に、図２Ｃに示すように、ｎ−ＧａＡｓ基板１Ａ、ｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第１クラッド層２、量子井戸活性層３、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２クラッド層４、ｐ−Ｉｎ0.5Ｇａ0.5Ｐエッチング停止層５及びリッジ部１１を含むウエハの全面上に、誘電体膜２１Ａを成膜する。この誘電体膜２１Ａは、ｐ−ＧａＡｓコンタクト層６上での膜厚が０．２μｍとなるように成膜されている。
【００７６】
次に、上記誘電体膜２１Ａ上にポジ型のレジスト層２３Ａを形成する。この時、上記リッジ部１１の側方のレジスト層厚Ｄ５よりも、リッジ部１１上のレジスト層２３Ａのレジスト層厚Ｄ１が薄くなるように、レジスト材料の粘性等のスピンコート条件が調整されている。
【００７７】
次に、上記ウエハ全面に対してアッシングを施すことにより、ｐ−ＧａＡｓコンタクト層６上にあるレジスト層２３Ａを除去する。これにより、上記誘電体膜２３Ａ上に、図２Ｄに示すように、レジストパターンの一例としてのレジスト層２３が形成される。
【００７８】
上記アッシングのアッシング量は、アッシングパワー，時間を制御することにより、ｐ−ＧａＡｓコンタクト層６上にある全てのレジスト層２３Ａをちょうど完全に除去できるように調節する。より詳しくは、上記ｐ−ＧａＡｓコンタクト層６の上面上のレジスト層厚Ｄ１はウエハ内でばらつきがあるので、ウエハ内分布でのレジスト層厚Ｄ１の最大値に対応するアッシング量でアッシングが行われている。
【００７９】
このようなアッシングを行った場合、リッジ部１１の側方のレジスト層厚Ｄ５がリッジ部１１上のレジスト層厚Ｄ１よりも厚いので、リッジ部１１の側方にはレジスト層２３が残る。
【００８０】
また、上記アッシングは、ｐ−ＧａＡｓコンタクト層６の上面上のレジスト層厚Ｄ１が最大である領域に合わせて設定されている。このため、上記アッシングを行うと、ｐ−ＧａＡｓコンタクト層６上でのレジスト層厚が最大である領域では、図２Ｅの左側に示すように、誘電体膜２１の上面のみが露出する。しかしながら、上記ウエハ全体的に見ると、ｐ−ＧａＡｓコンタクト層６の上面上にあるレジスト層２３Ａのみをちょうど除去するアッシング量よりも多いアッシング量でアッシングが行われている。その結果、例えば、上記ｐ−ＧａＡｓコンタクト層６上でのレジスト層厚が最小となっている領域では、図２Ｅの右側に示すように、誘電体膜２１の上面だけでなく、誘電体膜２１Ａの側面の上部も露出する。
【００８１】
次に、図２Ｆに示すように、上記レジスト層２３をエッチングマスクとして用いて、レジスト層２３から露出している誘電体膜２１Ａをバッファードフッ酸でエッチング除去する。この時、上記ｐ−ＧａＡｓコンタクト層６上でのレジスト層厚が最小であった領域では、上記誘電体膜２１Ａのエッチングが、上方からだけではなく、側方からも進行する。より詳しくは、ｐ−ＧａＡｓコンタクト層６上の厚さ０．２μｍの誘電体膜２１Ａをエッチング除去する際に、ｐ−ＧａＡｓコンタクト層６の側方の誘電体膜２１Ａも０．２μｍエッチングが進行する。この時、上記ｐ−ＧａＡｓコンタクト層６の層厚が０．３μｍと厚くなっているため、図２Ｇに示すように、ｐ−ＧａＡｓコンタクト層６の側方の誘電体膜エッチングはｐ−ＧａＡｓコンタクト層６の側面内で止まる。つまり、上記ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４の側面が露出するのを容易に防ぐことができる。したがって、上記誘電体膜２１の縁部２２の上側（ｎ−ＧａＡｓ基板１Ａとは反対側）の内縁がｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４上に位置することは無い。その結果、上記レジスト層２３からは、ｐ−ＧａＡｓコンタクト層６の上面と、ｐ−ＧａＡｓコンタクト層６の側面の上部だけが露出する。
【００８２】
次に、上記レジスト層２３を除去した後、図２Ｈに示すように、ｐ−ＧａＡｓコンタクト層６及び誘電体膜２１上に、Ｔｉ膜、Ｐｔ膜及びＡｕ膜から成るｐ側電極３１を形成する。そうすると、上記ｐ側電極３１は、リッジ部１１に対してはｐ−ＧａＡｓコンタクト層６の上面の全部とｐ−ＧａＡｓコンタクト層６の側面の上部とのみに接触する。したがって、上記ｐ側電極３１による電流は、ｐ−ＧａＡｓコンタクト層６の上面および側面を通してリッジ部１１に注入することができる。
【００８３】
次に、上記ｎ−ＧａＡｓ基板１Ａの下面を研磨することによって、半導体レーザ素子分割に適したウエハ厚（５０〜１３０μｍ厚）のｎ−ＧａＡｓ基板１を得る。
【００８４】
最後に、上記ｎ−ＧａＡｓ基板１の下面にｎ側電極３４を形成して、ｐ側電極３１及びｎ側電極３４のアロイを行うと、リッジ導波路型の半導体レーザウエハの積層構造が完成する。
【００８５】
上記半導体レーザ素子を製造する場合、誘電体膜除去のためのフォトリソ工程でのレジスト層厚ばらつきやアッシング量ばらつきにより、誘電体膜２１Ａの側面が露出する領域が生じてしまうが、ｐ−ＧａＡｓコンタクト層６上の誘電体膜２１Ａがｐ−ＧａＡｓコンタクト層６よりも厚くするので、上記領域で誘電体膜２１Ａにエッチングを行っても、ｐ−ＧａＡｓコンタクト層６上の誘電体膜２１Ａを完全に除去でき、かつ、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４の側面が露出するのを確実に防止できる。その結果、上記誘電体膜２１の縁部２２とｐ側電極３１との境界をｐ−ＧａＡｓコンタクト層６の側面上に制御性良く形成できる。
【００８６】
また、上記ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４の側面が誘電体膜２１で確実に覆われるので、横モード制御を向上させることができ、かつ、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４内へのＡｕ拡散を誘電体膜２１で防止して信頼性を向上させることができる。
【００８７】
図１の構造では、誘電体膜２１の縁部２２とｐ側電極３１との境界は、ｐ−ＧａＡｓコンタクト層６の側面の中央部に接触するように形成していたが、例えば、ｐ−ＧａＡｓコンタクト層６の側面の上端に接触するように形成してもよいし、ｐ−ＧａＡｓコンタクト層６の側面の下端に接触するように形成してもよい。つまり、上記境界のｐ−ＧａＡｓコンタクト層６側の縁は、ｐ−ＧａＡｓコンタクト層６の上面を含む面から、ｐ−ＧａＡｓコンタクト層６の下面を含む面までの間にあればよい。
【第２実施形態】
【００８８】
図３に、本発明の第２実施形態による半導体レーザ素子の概略断面図を示す。
【００８９】
上記半導体レーザ素子は、半導体基板の一例としてのｎ−ＧａＡｓ基板１上に順次積層されたｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第１クラッド層２、量子井戸活性層３、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２クラッド層４及びｐ−Ｉｎ0.5Ｇａ0.5Ｐエッチング停止層５を備えている。このｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第１クラッド層２、量子井戸活性層３、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２クラッド層４及びｐ−Ｉｎ0.5Ｇａ0.5Ｐエッチング停止層５が化合物半導体層の一例を形成している。
【００９０】
上記量子井戸活性層３は、２層のＩｎ0.5Ｇａ0.5Ｐウエル層と、その２層の間に配置された１層の（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐバリア層と、これらのウェル層及びバリア層を挟む２層の（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐガイド層とで構成される。
【００９１】
また、上記エッチング停止層５上には、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４とｐ−ＧａＡｓコンタクト層６とから成るストライプ状のリッジ部１１を形成している。そして、上記リッジ部１１の両側には、半導体レーザウエハの取り扱い時やレーザチップ実装時にリッジ部１１が受ける機械的ダメージを軽減するためのストライプ状のテラス部１２を形成している。このテラス部１２は、リッジ部１１と同様に、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ層及びｐ−ＧａＡｓ層から成っている。また、上記リッジ部１１とテラス部１２との間には、それぞれ、ストライプ状の溝部１３が形成されている。このようなリッジ部１１、テラス部１２及び溝部１３は図３の紙面に対して垂直方向に延びている。
【００９２】
また、上記リッジ部１１の側面と、ｐ−Ｉｎ0.5Ｇａ0.5Ｐエッチング停止層５の上面と、テラス部１の上面及び側部とは誘電体膜２１で覆われていて、この誘電体膜２１及びリッジ部１１上にリッジ上電極の一例としてのｐ側電極３１が形成されている。このｐ側電極３１は、誘電体膜２１に対して密着性が高いＴｉ膜と、Ｔｉ膜上に形成されたＰｔ膜と、このＰｔ膜上に形成されたＡｕ膜とから成っている。また、上記ｐ側電極３１はテラス部１２の上面及び側面も覆っている。
【００９３】
上記ｐ−ＧａＡｓコンタクト層６の側面の途中には、誘電体膜２１の縁部２２とｐ側電極３１との境界が形成されている。つまり、上記誘電体膜２１は、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４の側面の全部と、ｐ−ＧａＡｓコンタクト層６の側面の下部（ｎ−ＧａＡｓ基板１側の部分）とを覆っている。上記ｐ−ＧａＡｓコンタクト層６の側面の上部（ｎ−ＧａＡｓ基板１とは反対側の部分）は誘電体膜２１で覆われていない。また、上記ｐ側電極３１は、ｐ−ＧａＡｓコンタクト層６の略平坦な上面の全部に接触していると共に、ｐ−ＧａＡｓコンタクト層６の各側面の一部に接触している。すなわち、上記ｐ側電極３１による電流が、ｐ−ＧａＡｓコンタクト層６の上面の全部と、ｐ−ＧａＡｓコンタクト層６の側面の一部とを通ってリッジ部１１に注入されるようになっている。
【００９４】
上記ｐ−ＧａＡｓコンタクト層６の層厚は、誘電体膜２１のｎ−ＧａＡｓ基板１と略平行な部分の膜厚よりも厚くなっている。つまり、上記誘電体膜２１においてｐ−Ｉｎ0.5Ｇａ0.5Ｐエッチング停止層５に接触する部分の膜厚は、ｐ−ＧａＡｓコンタクト層６の層厚より薄くなっている。
【００９５】
なお、図３の３４はｎ側電極である。
【００９６】
上記構成の半導体レーザ素子によれば、ｐ側電極３１が、ｐ−ＧａＡｓコンタクト層６の上面の全部と、ｐ−ＧａＡｓコンタクト層６の各側面の一部とに接触していることによって、図８や図９の従来の半導体レーザ素子よりも、ｐ側電極３１とリッジ部１１との接触面積が広くなっている。したがって、本実施形態の半導体レーザ素子は、図８や図９の従来の半導体レーザ素子よりも、電気抵抗を下げることができている。
【００９７】
特に、上記ｐ−Ｉｎ0.5Ｇａ0.5Ｐエッチング停止層５に対するｐ−ＧａＡｓコンタクト層６の側面の傾斜角度が９０度未満の場合、つまり、ｐ−ＧａＡｓコンタクト層６の幅Ｗ３が縁部２２の内縁の幅Ｗ４よりも小さい場合、ｐ−ＧａＡｓコンタクト層６の上面及び側面にｐ側電極３１を接触させることは電気抵抗の低減に有効である。
【００９８】
図４Ａ〜図４Ｈに、上記半導体レーザ素子の製造工程図を示す。
【００９９】
上記半導体レーザ素子の製造方法では、まず、図４Ａに示すように、厚さ３００〜３５０μｍのｎ−ＧａＡｓ基板１Ａ上に、厚さ２．０μｍのｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第１クラッド層２、量子井戸活性層３、厚さ０．２〜０．３μｍのｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２クラッド層４、厚さ５０Åのｐ−Ｉｎ0.5Ｇａ0.5Ｐエッチング停止層５、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４Ａ及び厚さ０．４μｍのｐ−ＧａＡｓコンタクト層６Ａを順次積層する。
【０１００】
上記量子井戸活性層３においては、Ｉｎ0.5Ｇａ0.5Ｐウエル層の各厚みを８０Åに設定し、（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐバリア層を厚さ５０Åを設定し、（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐガイド層の各厚みを厚さ３００Åに設定する。
【０１０１】
次に、上記ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４Ａ及びｐ−ＧａＡｓコンタクト層６Ａの一部を除去して、図４Ｂに示すように、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４とｐ−ＧａＡｓコンタクト層６とから成る幅１．５〜３μｍのストライプ状のリッジ部１１を形成する。また、上記リッジ部１１が形成される同時に、リッジ部１１の両側にストライプ状のテラス部１２が形成され、リッジ部１１とテラス部１２間に溝部１２が形成される。上記テラス部１２間距離Ｗｔは４０μｍに設定する。
【０１０２】
次に、図４Ｃに示すように、ｎ−ＧａＡｓ基板１Ａ、ｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第１クラッド層２、量子井戸活性層３、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２クラッド層４、ｐ−Ｉｎ0.5Ｇａ0.5Ｐエッチング停止層５、リッジ部１１及びテラス部１２を含むウエハの全面上に、誘電体膜２１Ａを成膜する。この誘電体膜２１Ａは、ｐ−ＧａＡｓコンタクト層６上での膜厚が０．２μｍとなるように成膜されている。
【０１０３】
次に、上記誘電体膜２１Ａ上にポジ型のレジスト層２３Ａを形成する。このレジスト層２３Ａの形成は、溝部１３がレジスト層２３Ａで埋まって、レジスト層２３Ａの上面がなだらかになるように行う。また、上記レジスト層２３Ａの形成では、リッジ部１１の両側のレジスト層厚Ｄ３よりも、リッジ部１１の上面（ｐ−ＧａＡｓコンタクト層６の上面）上のレジスト層厚Ｄ１の方が薄くなるように、レジスト材料の粘性等のスピンコート条件が調整されている。例えば、上記レジスト層厚Ｄ３を約２．０μｍと設定し、かつ、レジスト層厚Ｄ１を約約０．７μｍに設定する。
【０１０４】
また、上記レジスト層２３Ａを形成する場合、リッジ部１１の両側には溝部１３を挟んでテラス部１２があるので、凹部となっている溝部１３をレジスト層２３Ａで容易に埋めることができる。
【０１０５】
次に、図４Ｄに示すように、露光用マスク２７の透過領域がリッジ部１１全体と溝部１３の一部とに重なるように露光用マスク２７の位置を調整した後、露光を行う。この時、上記露光マスク２７の透過領域の幅はテラス部１２間距離Ｗｔの２分の１となっている。つまり、上記露光マスク２７の透過領域の幅は２０μｍとなっている。
【０１０６】
上記露光のアライメントは、露光マスク２７の透過領域とリッジ部１１の上面及び各側面とを重ね、かつ、露光マスク２７の透過領域とテラス部１２とを重ねないように行えばよいので容易である。
【０１０７】
上記露光は、露光時間制御によるレジスト層２３Ａへの露光量調整により、ｐ−ＧａＡｓコンタクト層６の上面上のレジスト層２３Ａが現像でちょうど完全に除去できるように行う。つまり、上記露光はいわゆるジャスト露光にする。より詳しくは、上記ｐ−ＧａＡｓコンタクト層６の上面上のレジスト層厚Ｄ１はウエハ内でばらつきがあるので、ウエハ内分布でのレジスト層厚Ｄ１の最大値に対応する露光量で露光を行う。
【０１０８】
このような露光を行った場合、リッジ部１１上に位置してなくて露光マスク２７の透過領域に重なるレジスト層２３Ａはハーフ露光状態となるので、現像によってｐ−ＧａＡｓコンタクト層６の上面上のレジスト層２３Ａを完全に除去しても、リッジ部１１上に位置してなくて露光マスク２７の透過領域に重なるレジスト層２３Ａの一部は残る。
【０１０９】
また、上記露光は、ｐ−ＧａＡｓコンタクト層６の上面上のレジスト層厚Ｄ１が最大である領域に合わせて設定されている。このため、上記露光後に現像を行うと、ｐ−ＧａＡｓコンタクト層６の上面上のレジスト層厚Ｄ１が最大である領域では、図４Ｅの左側に示すように、誘電体膜２１Ａの上面のみ露出する。しかしながら、上記ウエハ全体的に見ると、ｐ−ＧａＡｓコンタクト層６の上面上にあるレジスト層２３Ａのみをちょうど除去するための露光量よりも多い露光量で露光が行われている。その結果、例えば、上記ｐ−ＧａＡｓコンタクト層６の上面上のレジスト層厚Ｄ１が最小である領域では、図４Ｅの右側に示すように、誘電体膜２１の上面だけでなく、誘電体膜２１Ａの側面の上部も露出する。
【０１１０】
上記露光マスク２７の透過領域をテラス部１２に重ねなかったのは、テラス部１２上のレジスト層２３Ａが露光後の現像で除去されるのを防ぐためである。
【０１１１】
テラス部付きリッジ部の場合、リッジ上の誘電体膜を除去するためのレジストの塗布厚は約２．０μｍである。通常のスピンコートでレジスト塗布を行うとウエハ面内のレジスト層厚ばらつきは１０％以内である。以上のことから、上記露光後の現像によって露出する誘電体膜２１Ａの側面の長さは０．２μｍ以内だと推測される。
【０１１２】
次に、図４Ｆに示すように、レジストパターンの一例としてのレジスト層２３をエッチングマスクとして用いて、レジスト層２３から露出している誘電体膜２１Ａをバッファードフッ酸でエッチング除去する。この時、上記ｐ−ＧａＡｓコンタクト層６上でのレジスト層厚が最小であった領域では、上記誘電体膜２１Ａのエッチングが、上方からだけではなく、側方からも進行する。より詳しくは、ｐ−ＧａＡｓコンタクト層６上の厚さ０．２μｍの誘電体膜２１Ａをエッチング除去する際に、ｐ−ＧａＡｓコンタクト層６の側方の誘電体膜２１Ａも０．２μｍエッチングが進行する。この時、上記ｐ−ＧａＡｓコンタクト層６の層厚が０．４μｍと厚くなっているため、図４Ｇに示すように、ｐ−ＧａＡｓコンタクト層６の側方の誘電体膜エッチングはｐ−ＧａＡｓコンタクト層６の側面内で止まる。つまり、上記ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４の側面が露出しない。その結果、上記誘電体膜２１の縁部２２の上側（ｎ−ＧａＡｓ基板１Ａとは反対側）の内縁がｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４上に位置することは無い。したがって、上記レジスト層２３からは、ｐ−ＧａＡｓコンタクト層６の上面と、ｐ−ＧａＡｓコンタクト層６の側面の上部とだけが露出する。
【０１１３】
次に、上記レジスト層２３を除去した後、図４Ｈに示すように、ｐ−ＧａＡｓコンタクト層６及び誘電体膜２１上に、Ｔｉ膜、Ｐｔ膜及びＡｕ膜から成るｐ側電極３１を形成する。そうすると、上記ｐ側電極３１は、リッジ部１１に対してはｐ−ＧａＡｓコンタクト層６の上面の全部とｐ−ＧａＡｓコンタクト層６の側面の上部とのみに接触する。したがって、上記ｐ側電極３１による電流は、ｐ−ＧａＡｓコンタクト層６の上面および側面を通してリッジ部１１に注入することができる。
【０１１４】
次に、上記ｎ−ＧａＡｓ基板１Ａの下面を研磨することによって、半導体レーザ素子分割に適したウエハ厚（５０〜１３０μｍ厚）のｎ−ＧａＡｓ基板１を得る。
【０１１５】
最後に、上記ｎ−ＧａＡｓ基板１の下面にｎ側電極３４を形成して、ｐ側電極３１及びｎ側電極３４のアロイを行うと、リッジ導波路型の半導体レーザウエハの積層構造が完成する。
【０１１６】
上記リッジ部１１、テラス部１２及び溝部１３を含む半導体レーザ素子を製造する場合、上記誘電体膜除去のためのフォトリソ工程でのレジスト層厚ばらつき（０μｍ〜約０．２μｍの範囲以内のばらつき）により、誘電体膜２１Ａの側面が露出する領域が生じてしまうが、ｐ−ＧａＡｓコンタクト層６上に成膜された誘電体膜２１Ａの厚さよりも、ｐ−ＧａＡｓコンタクト層６の層厚を０．２μｍ以上厚くするので、上記領域で誘電体膜２１Ａにエッチングを行っても、ｐ−ＧａＡｓコンタクト層６上の誘電体膜２１Ａを完全に除去でき、かつ、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４の側面が露出するのを確実に防止できる。その結果、上記誘電体膜２１の縁部２２とｐ側電極３１との境界をｐ−ＧａＡｓコンタクト層６の側面上に制御性良く形成できる。
【０１１７】
また、上記ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４の側面が誘電体膜２１で確実に覆われるので、横モード制御を向上させることができ、かつ、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４内へのＡｕ拡散を誘電体膜２１で防止して信頼性を向上させることができる。
【０１１８】
また、上記リッジ部１１の両側に、溝部１３を挟んでテラス部１２を形成することにより、製造工程中のリッジ部１１の破損を防止することができる。
【０１１９】
また、上記リッジ部１１の両側に、溝部１３を挟んでテラス部１２を形成することにより、半導体レーザ素子の放熱性向上のためにジャンクションダウン実装を実施した場合においても、実装時の加重がリッジ部に集中することによる劣化を防止する効果がある。
【０１２０】
図４Ｉ〜図４Ｋに、コンタクト層上誘電体膜の除去のためのフォトリソ工程、エッチング工程の製造工程拡大図を示す。
【０１２１】
図４Ｉでは、ｐ−ＧａＡｓコンタクト層６上の誘電体膜２１Ａの膜厚を０．０５μｍ、ｐ−ＧａＡｓコンタクト層６Ａをその膜厚よりも０．２μｍ以上厚くしている。具体的には、上記ｐ−ＧａＡｓコンタクト層６Ａの層厚を０．３μｍとしている。
【０１２２】
このように、ｐ−ＧａＡｓコンタクト層６上の誘電体膜２１Ａの膜厚が０．２μｍ以下の場合は、図４（Ｉ）で示すように、レジスト層厚ばらつきが０．２μｍとすると、図４Ｊに示すように、レジスト層厚最小領域でエッチングを行っても、図４Ｈに示すように、ｐ−ＧａＡｓコンタクト層６上の誘電体膜２１Ａを完全に除去でき、かつ、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４の側面が露出するのを確実に防止できる効果が顕著である。
【０１２３】
図３の構造では、誘電体膜２１の縁部２２とｐ側電極３１との境界は、ｐ−ＧａＡｓコンタクト層６の側面の中央部に接触するように形成していたが、例えば、ｐ−ＧａＡｓコンタクト層６の側面の上端に接触するように形成してもよいし、ｐ−ＧａＡｓコンタクト層６の側面の下端に接触するように形成してもよい。つまり、上記境界のｐ−ＧａＡｓコンタクト層６側の縁は、ｐ−ＧａＡｓコンタクト層６の上面を含む面から、ｐ−ＧａＡｓコンタクト層６の下面を含む面までの間にあればよい。
【第３実施形態】
【０１２４】
図５に、本発明の第３実施形態による半導体レーザ素子の概略断面図を示す。また、図５において、図３に示した第２実施形態の構成部と同一構成部は、図３における構成部と同一参照番号を付して説明を省略する。
【０１２５】
上記半導体レーザ素子が、上記第２実施形態の半導体レーザ素子と異なる点は、ｐ側電極３１上にＡｕメッキ膜の一例としてのメッキ電極３５を形成している点である。
【０１２６】
本実施形態の半導体レーザ素子の製造は、上記第２実施形態の半導体レーザ素子と同様の効果を奏すると共に、ｐ側電極３１上にメッキ電極３５を形成しているので、放熱性が良好であり、高温高出力動作の信頼性が向上している。
【０１２７】
また、特に、上記ｐ−ＧａＡｓコンタクト層６の側面の上部には、熱伝導の悪い誘電体膜２１が接触していなで、メッキ電極３５が接触しているので、レーザ素子の放熱性がさらに向上している。
【０１２８】
本実施形態の半導体レーザ素子の製造方法では、上記第２実施形態と同様の工程を行うことにより、ｎ−ＧａＡｓ基板１Ａ上にｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第１クラッド層２からｐ側電極３１までを形成する（図４Ａ〜図４Ｈ参照）。
【０１２９】
次に、上記ｐ側電極３１上に、フォトリソグラフィ技術によってレジストパターン（図示せず）を形成した後、ウエハ端で露出するｐ側電極３１に給電することによって、電解Ａｕメッキを行う。これにより、上記Ｐ側電極３１上に、Ａｕから成る膜厚１．５〜５．０μｍのメッキ電極３５が形成される。
【０１３０】
上記レジストパターンは、半導体レーザウエハにおける半導体レーザ素子に分割するための分割部分を覆っている。これにより、上記分割部分上にはメッキ電極３５が形成されないから、レジストパターンを除去することにより、半導体レーザウエハを半導体レーザ素子に容易に分割することができる。
【０１３１】
次に、上記ｎ−ＧａＡｓ基板１Ａの下面を研磨することによって、半導体レーザ素子分割に適したウエハ厚（５０〜１３０μｍ厚）のｎ−ＧａＡｓ基板１を得る。
【０１３２】
最後に、上記ｎ−ＧａＡｓ基板１の下面にｎ側電極３４を形成して、ｐ側電極３１及びｎ側電極３４のアロイを行うと、リッジ導波路型の半導体レーザウエハの積層構造が完成する。
【０１３３】
上記第３実施形態では、ｐ側電極が誘電体膜上も含む全面電極の場合を示したが、ｐ側電極がリッジ上部のコンタクト層上に限定されるストライプ状電極の場合は、ストライプ状ｐ側電極形成後、ウエハ全面にメッキ下地用電極を成膜した後、Ａｕメッキ形成を行ってもよい。
【０１３４】
図５の構造では、誘電体膜２１の縁部２２とｐ側電極３１との境界は、ｐ−ＧａＡｓコンタクト層６の側面の中央部に接触するように形成していたが、例えば、ｐ−ＧａＡｓコンタクト層６の側面の上端に接触するように形成してもよいし、ｐ−ＧａＡｓコンタクト層６の側面の下端に接触するように形成してもよい。つまり、上記境界のｐ−ＧａＡｓコンタクト層６側の縁は、ｐ−ＧａＡｓコンタクト層６の上面を含む面から、ｐ−ＧａＡｓコンタクト層６の下面を含む面までの間にあればよい。
【第４実施形態】
【０１３５】
図６に、本発明の第４実施形態による半導体レーザ素子の概略断面図を示す。また、図６において、図５に示した第３実施形態の構成部と同一構成部は、図５における構成部と同一参照番号を付して説明を省略する。
【０１３６】
上記半導体レーザ素子が、上記第３実施形態の半導体レーザ素子と異なる点は、ｐ側電極３１の代わりにリッジ上電極の一例としてのストライプ形状のｐ側電極３２を形成した点と、メッキ電極３５下にメッキ用下地電極３３を形成している点とである。上記ｐ側電極３２とメッキ用下地電極３３とがリッジ上電極の一例を形成している。
【０１３７】
本実施形態の半導体レーザ素子は、上記第３実施形態の半導体レーザ素子と同様の効果を奏すると共に、メッキ電極３５下にメッキ用下地電極３３を形成するから、Ａｕから成るメッキ電極３５を形成しても、ｐ−ＧａＡｓコンタクト層６の側面にメッキ電極３５のＡｕが拡散するのを防ぐことができる。
【０１３８】
本実施形態の半導体レーザ素子の製造工程では、リッジ部の上部と成るコンタクト層の上面と、そのコンタクト層の側面の上部に接触する誘電体膜を除去するためのフォトリソ工程でのレジストパターンによるｐ側電極材リフトオフでコンタクト層上のストライプ状ｐ側電極を形成した後、Ａｕ拡散を防ぐバリアメタルを含むメッキ用下地電極を形成して、メッキ用下地電極上にメッキ電極を形成している。
【０１３９】
以下、上記半導体レーザ素子の製造方法についてより詳しく説明する。
【０１４０】
図７Ａ〜図７Ｆに、本実施形態の半導体レーザ素子の製造工程図を示す。
【０１４１】
本実施形態の半導体レーザ素子の製造方法では、上記第２実施形態と同様の工程を行うことにより、図７Ａに示すように、ｎ−ＧａＡｓ基板１Ａ上にｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第１クラッド層２から誘電体膜２１Ａを形成した後、露光工程および現像工程を行ってレジスト層２３を形成する。このレジスト層２３からは、誘電体膜２１Ａの上面と、誘電体膜２１Ａの側面の上部とが露出する。なお、図示しないが、ｎ−ＧａＡｓ基板１Ａ等をウエハ内では誘電体膜２１Ａの上面のみが露出する領域もある。
【０１４２】
次に、上記レジスト層２３をエッチングマスクとして用いて、レジスト層２３から露出している誘電体膜２１Ａがバッファードフッ酸でエッチング除去されて、縁部２２を有する誘電体膜２１が形成される。この時、上記誘電体膜２１Ａのエッチングが、上方からだけではなく、側方からも進行する。より詳しくは、ｐ−ＧａＡｓコンタクト層６上の厚さ０．２μｍの誘電体膜２１Ａをエッチング除去する際に、ｐ−ＧａＡｓコンタクト層６の側方の誘電体膜２１Ａも０．２μｍエッチングが進行する。この時、上記ｐ−ＧａＡｓコンタクト層６の層厚が０．４μｍと厚くなっているため、図７Ｂに示すように、ｐ−ＧａＡｓコンタクト層６の側方の誘電体膜エッチングはｐ−ＧａＡｓコンタクト層６の側面内で止まる。つまり、上記ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４の側面が露出しない。その結果、上記誘電体膜２１の縁部２２の上側（ｎ−ＧａＡｓ基板１Ａとは反対側）の内縁がｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４上に位置することは無い。したがって、上記レジスト層２３からは、ｐ−ＧａＡｓコンタクト層６の上面と、ｐ−ＧａＡｓコンタクト層６の側面の上部とだけが露出する。
【０１４３】
上記ｐ−ＧａＡｓコンタクト層６上の誘電体膜２１Ａの除去を、ドライエッチングではなく、ウエットエッチングで行うのは、ＲＩＥ（リアクティブイオンエッチング）等のドライエッチングは誘電体膜２１Ａを覆っているレジスト層を変質させるため、ｐ−ＧａＡｓコンタクト層６上の誘電体膜２１Ａの除去後に、レジスト層２３の除去が困難になり、レジスト層２３を除去しても、レジスト残渣が生じやすいからである。特に、有機溶剤，レジスト剥離液ではレジスト除去が難しくなることから、レジスト層２３を使用して、電極リフトオフを行うことが困難となるためである。
【０１４４】
次に、図７Ｃに示すように、上記レジスト層２３を残した状態のウエハ全面に膜厚４００〜３０００ÅのＡｕＺｎ膜３２Ａを蒸着する。
【０１４５】
次に、リフトオフ法によりレジスト層２３上のＡｕＺｎ膜３２Ａを除去して、図７Ｆに示すように、ＡｕＺｎから成るストライプ状のｐ側電極３２をｐ−ＧａＡｓコンタクト層６上に形成する。
【０１４６】
上記ＡｕＺｎ膜３２Ａの蒸着時、ＡｕＺｎ膜３２Ａがレジスト層２３の遮蔽によってｐ−ＧａＡｓコンタクト層６の側面の上部に蒸着されていない場合がある。この場合、上記レジスト層２３上のＡｕＺｎ膜３２Ａをリフトオフで除去すると、ｐ−ＧａＡｓコンタクト層６の側面の上部が露出してしまう。このため、上記ｐ−ＧａＡｓコンタクト層６の側面の上部が露出しても、ｐ−ＧａＡｓコンタクト層６の側面の上部に、Ａｕめっき液が侵食したり、Ａｕが拡散したりするのを防ぐために、次の工程で、Ａｕめっき液浸食及びＡｕ拡散を防ぐバリアメタルを含む電極を形成する。
【０１４７】
次に、上記ウエハの全表面に、図７Ｇに示すように、Ｍｏ（モリブデン）を膜厚３００〜２０００Åで蒸着した後、さらに、Ａｕを膜厚５００〜３０００Åで蒸着する。これにより、Ｍｏ膜とＡｕ膜とから成るメッキ用下地電極３３が形成される。このメッキ用下地電極３３が金属膜の一例である。
【０１４８】
上記メッキ用下地電極３３は、メッキの下地としての役割だけでは無く、Ｍｏをバリアメタルとして、Ｇａの外拡散やＡｕが量子井戸活性層３に拡散するのを防止する役割もある。
【０１４９】
次に、上記ｐ側電極３１上に、フォトリソグラフィ技術によってレジストパターン（図示せず）を形成した後、ウエハ端で露出するｐ側電極３１に給電することによって、電解Ａｕメッキを行う。これにより、図７Ｆに示すように、上記Ｐ側電極３１上に、Ａｕから成る膜厚１．５〜５．０μｍのメッキ電極３５が容易に形成することができる。
【０１５０】
上記レジストパターンは、半導体レーザウエハにおける半導体レーザ素子に分割するための分割部分を覆っている。これにより、上記分割部分上にはメッキ電極３５が形成されないから、レジストパターンを除去することにより、半導体レーザウエハを半導体レーザ素子に容易に分割することができる。
【０１５１】
次に、上記ｎ−ＧａＡｓ基板１Ａの下面を研磨することによって、半導体レーザ素子分割に適したウエハ厚（５０〜１３０μｍ厚）のｎ−ＧａＡｓ基板１を得る。
【０１５２】
最後に、上記ｎ−ＧａＡｓ基板１の下面にｎ側電極３４を形成して、ｐ側電極３１及びｎ側電極３４のアロイを行うと、リッジ導波路型の半導体レーザウエハの積層構造が完成する。
【０１５３】
このように、上記ｐ−ＧａＡｓコンタクト層６上の誘電体膜２１Ａの除去に用いたレジスト層２３を使用して、レジスト層２３上のＡｕＺｎ膜３２Ａのリフトオフを行うから、ストライプ状のｐ側電極３２を形成するためのレジストパターンをレジスト層２３とは別に形成しなくてもよい。つまり、上記ｐ−ＧａＡｓコンタクト層６上の誘電体膜２１Ａの除去とストライプ状のｐ側電極３２の形成とで用いるレジストパターンは１つでよい。したがって、上記ｐ−ＧａＡｓコンタクト層６上の誘電体膜２１Ａを除去する工程と、ストライプ状のｐ側電極３２を形成する工程との間でアライメントずれが生じるのを防ぐことできる。
【０１５４】
また、上記ｐ−ＧａＡｓコンタクト層６上の誘電体膜２１Ａの除去とストライプ状のｐ側電極３２の形成とで用いるレジストパターンは１つでよいから、製造工程数を減らして、半導体レーザ素子の製造を簡単にすることができる。
【０１５５】
また、上記ｐ側電極３２を形成した後、Ｍｏ膜及びＡｕ膜から成るメッキ用下地電極３３を形成するから、Ａｕから成るメッキ電極３５を形成しても、ｐ−ＧａＡｓコンタクト層６の側面にＡｕめっき液が侵食したり、ｐ−ＧａＡｓコンタクト層６の側面にＡｕが拡散したりするのを確実に防ぐことができる。
【０１５６】
上記第４実施形態では、Ｍｏ膜とＡｕ膜とから成るメッキ用下地電極３３を形成していたが、このメッキ用下地電極３３の代わりに、誘電体膜と密着性の強い電極材（Ｔｉ等）と、Ａｕの拡散を防ぐバリアメタル（Ｔｉ，Ｐｔ等）とから成るメッキ用下地電極を形成してもよい。ただし、上記メッキ用下地電極の最表面（メッキ側の表面）はＡｕで構成する。
【０１５７】
図６の構造では、誘電体膜２１の縁部２２とメッキ用下地電極３３との境界は、ｐ−ＧａＡｓコンタクト層６の側面の中央部に接触するように形成していたが、例えば、ｐ−ＧａＡｓコンタクト層６の側面の上端に接触するように形成してもよいし、ｐ−ＧａＡｓコンタクト層６の側面の下端に接触するように形成してもよい。つまり、上記境界のｐ−ＧａＡｓコンタクト層６側の縁は、ｐ−ＧａＡｓコンタクト層６の上面を含む面から、ｐ−ＧａＡｓコンタクト層６の下面を含む面までの間にあればよい。
【０１５８】
図６の構造では、ｐ側電極３２は、誘電体膜２１Ａの上面に接触し、誘電体膜２１Ａの側面に接触していないが、誘電体膜２１Ａの上面と誘電体膜２１Ａの側面との両方に接触してもよい。
【図面の簡単な説明】
【０１５９】
【図１】図１は本発明の第１実施形態の半導体レーザ素子の概略断面図である。
【図２Ａ】図２Ａは上記第１実施形態の半導体レーザ素子の製造工程図である。
【図２Ｂ】図２Ｂは上記第１実施形態の半導体レーザ素子の製造工程図である。
【図２Ｃ】図２Ｃは上記第１実施形態の半導体レーザ素子の製造工程図である。
【図２Ｄ】図２Ｄは上記第１実施形態の半導体レーザ素子の製造工程図である。
【図２Ｅ】図２Ｅは上記第１実施形態の半導体レーザ素子の製造工程図である。
【図２Ｆ】図２Ｆは上記第１実施形態の半導体レーザ素子の製造工程図である。
【図２Ｇ】図２Ｇは上記第１実施形態の半導体レーザ素子の製造工程図である。
【図２Ｈ】図２Ｈは上記第１実施形態の半導体レーザ素子の製造工程図である。
【図３】図３は本発明の第２実施形態の半導体レーザ素子の製造工程図である。
【図４Ａ】図４Ａは上記第２実施形態の半導体レーザ素子の製造工程図である。
【図４Ｂ】図４Ｂは上記第２実施形態の半導体レーザ素子の製造工程図である。
【図４Ｃ】図４Ｃは上記第２実施形態の半導体レーザ素子の製造工程図である。
【図４Ｄ】図４Ｄは上記第２実施形態の半導体レーザ素子の製造工程図である。
【図４Ｅ】図４Ｅは上記第２実施形態の半導体レーザ素子の製造工程図である。
【図４Ｆ】図４Ｆは上記第２実施形態の半導体レーザ素子の製造工程図である。
【図４Ｇ】図４Ｇは上記第２実施形態の半導体レーザ素子の製造工程図である。
【図４Ｈ】図４Ｈは上記第２実施形態の半導体レーザ素子の製造工程図である。
【図４Ｉ】図４Ｉは上記第２実施形態の半導体レーザ素子の製造工程図である。
【図４Ｊ】図４Ｊは上記第２実施形態の半導体レーザ素子の製造工程図である。
【図４Ｋ】図４Ｋは上記第２実施形態の半導体レーザ素子の製造工程図である。
【図５】図５は本発明の第３実施形態の半導体レーザ素子の製造工程図である。
【図６】図６は本発明の第４実施形態の半導体レーザ素子の製造工程図である。
【図７Ａ】図７Ａは上記第４実施形態の半導体レーザ素子の製造工程図である。
【図７Ｂ】図７Ｂは上記第４実施形態の半導体レーザ素子の製造工程図である。
【図７Ｃ】図７Ｃは上記第４実施形態の半導体レーザ素子の製造工程図である。
【図７Ｄ】図７Ｄは上記第４実施形態の半導体レーザ素子の製造工程図である。
【図７Ｅ】図７Ｅは上記第４実施形態の半導体レーザ素子の製造工程図である。
【図７Ｆ】図７Ｆは上記第４実施形態の半導体レーザ素子の製造工程図である。
【図８】図８は従来の半導体レーザ素子の概略断面図である。
【図９Ａ】図９Ａは他の従来の半導体レーザ素子の製造工程図である。
【図９Ｂ】図９Ｂは他の従来の半導体レーザ素子の製造工程図である。
【図９Ｃ】図９Ｃは他の従来の半導体レーザ素子の製造工程図である。
【図９Ｄ】図９Ｄは他の従来の半導体レーザ素子の製造工程図である。
【図９Ｅ】図９Ｅは他の従来の半導体レーザ素子の製造工程図である。
【図１０Ａ】図１０Ａは他の従来の半導体レーザ素子の製造工程図の拡大図である。
【図１０Ｂ】図１０Ｂは他の従来の半導体レーザ素子の製造工程図の拡大図である。
【図１０Ｃ】図１０Ｃは他の従来の半導体レーザ素子の製造工程図の拡大図である。
【図１０Ｄ】図１０Ｄは他の従来の半導体レーザ素子の製造工程図の拡大図である。
【符号の説明】
【０１６０】
１  ｎ‐ＧａＡｓ基板
２  ｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第１クラッド層
３  量子井戸活性層
４  ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２クラッド層
５  ｐ−Ｉｎ0.5Ｇａ0.5Ｐエッチング停止層
６  ｐ‐ＧａＡｓコンタクト層
１１  リッジ部
１２  テラス部
１３  溝部
１４  ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層
２１  誘電体膜
２２  誘電体膜の縁部
２３  レジストパターン
２４  レジスト誘電体膜
３１，３２  ｐ側電極
３３  メッキ用下地電極
３４  ｎ側電極
３５  メッキ電極
【図１】
2006059881.tif 000003
【図２Ａ】
2006059881.tif 000004
【図２Ｂ】
2006059881.tif 000005
【図２Ｃ】
2006059881.tif 000006
【図２Ｄ】
2006059881.tif 000007
【図２Ｅ】
2006059881.tif 000008
【図２Ｆ】
2006059881.tif 000009
【図２Ｇ】
2006059881.tif 000010
【図２Ｈ】
2006059881.tif 000011
【図３】
2006059881.tif 000012
【図４Ａ】
2006059881.tif 000013
【図４Ｂ】
2006059881.tif 000014
【図４Ｃ】
2006059881.tif 000015
【図４Ｄ】
2006059881.tif 000016
【図４Ｅ】
2006059881.tif 000017
【図４Ｆ】
2006059881.tif 000018
【図４Ｇ】
2006059881.tif 000019
【図４Ｈ】
2006059881.tif 000020
【図４Ｉ】
2006059881.tif 000021
【図４Ｊ】
2006059881.tif 000022
【図４Ｋ】
2006059881.tif 000023
【図５】
2006059881.tif 000024
【図６】
2006059881.tif 000025
【図７Ａ】
2006059881.tif 000026
【図７Ｂ】
2006059881.tif 000027
【図７Ｃ】
2006059881.tif 000028
【図７Ｄ】
2006059881.tif 000029
【図７Ｅ】
2006059881.tif 000030
【図７Ｆ】
2006059881.tif 000031
【図８】
2006059881.tif 000032
【図９Ａ】
2006059881.tif 000033
【図９Ｂ】
2006059881.tif 000034
【図９Ｃ】
2006059881.tif 000035
【図９Ｄ】
2006059881.tif 000036
【図９Ｅ】
2006059881.tif 000037
【図１０Ａ】
2006059881.tif 000038
【図１０Ｂ】
2006059881.tif 000039
【図１０Ｃ】
2006059881.tif 000040
【図１０Ｄ】
2006059881.tif 000041