(57)【要約】【課題】安価かつ高効率にブリンキング点灯を実現する放電灯点灯装置を提供する。【解決手段】本発明に係る放電灯点灯装置１０は、制御回路１１と、ブリッジ回路ＢＲ１〜ＢＲｎと、昇圧トランスＴ１〜Ｔｎとを備え、直流電源Ｖｉに接続されたブリッジ回路ＢＲ１〜ＢＲｎを制御回路１１からの駆動信号ｄ１〜ｄ４に応じて駆動し、放電灯Ｌａ１〜Ｌａｎを点灯させる放電灯点灯装置であって、ブリッジ回路ＢＲ１〜ＢＲｎは、同期用スイッチイング素子Ｑ５、Ｑ６を介して制御回路１１に接続され、同期用スイッチング素子Ｑ５、Ｑ６は、同期信号Ｐ１〜Ｐｎに応じて制御回路１１からの駆動信号ｄ３、ｄ４をオン・オフし、それによってブリッジ回路ＢＲ１〜ＢＲｎの始動および停止を制御する。【選択図】図１
2006032158.tif 000002
【特許請求の範囲】
【請求項１】
制御回路と、ブリッジ回路と、昇圧トランスとを備え、直流電源に接続された前記ブリッジ回路は、前記制御回路からの駆動信号に応じて前記昇圧トランスの一次側を駆動して、該昇圧トランスの二次側に接続された放電灯を点灯させる放電灯点灯装置であって、
前記ブリッジ回路は、同期用スイッチイング素子を介して前記制御回路に接続され、
前記同期用スイッチング素子は、該同期用スイッチング素子に印加される同期信号に応じて前記制御回路からの駆動信号をオン・オフし、それによって前記ブリッジ回路の始動および停止が制御されることを特徴とする放電灯点灯装置。
【請求項２】
複数の前記ブリッジ回路と、該複数のブリッジ回路のそれぞれに対応する複数の前記昇圧トランスとを備え、
前記制御回路からの駆動信号は、前記複数のブリッジ回路にそれぞれ対応する前記同期用スイッチイング素子を介して前記ブリッジ回路に出力され、
複数の前記同期用スイッチイング素子のオン・オフ動作によって、対応する前記複数のブリッジ回路の始動および停止が制御されることを特徴とする請求項１に記載の放電灯点灯装置。
【請求項３】
前記ブリッジ回路は、直列接続された一対のスイッチング素子同士を並列に接続してなるフルブリッジ回路であり、該フルブリッジ回路のローサイドスイッチである２つのスイッチング素子は、前記同期用スイッチング素子を介して前記制御回路に接続されていることを特徴とする請求項１または２に記載の放電灯点灯装置。
【請求項４】
前記昇圧トランスの二次側に管電流検出部を備え、その出力信号は、ダイオードからなるＯＲ回路を介して前記制御回路に出力されることを特徴とする請求項１から３のいずれか１つに記載の放電灯点灯装置。
【請求項５】
前記放電灯点灯装置が液晶表示装置用のバックライト装置に組み込まれてなることを特徴とする請求項１から４のいずれか１つに記載の放電灯点灯装置。
【請求項６】
前記複数のブリッジ回路は、前記液晶表示装置の垂直走査に同期して順次的に始動および停止するように制御されることを特徴とする請求項５に記載の放電灯点灯装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放電灯点灯装置に係り、詳しくは、液晶表示装置のバックライトとして使用される複数の放電灯を点灯させる放電灯点灯装置に関する。
【背景技術】
【０００２】
液晶表示装置は電子機器等の表示装置として広範に使用されており、近年、パーソナルコンピュータやテレビ受像機の表示デバイスに代表されるような比較的大型の表示装置においても、ＣＲＴ（Cathode Ray Tube）から液晶表示装置への代替が進んでいる。一般に、このような大型の液晶表示装置には、画面の輝度およびその均一性を確保するために、照明手段として複数の放電灯を備えたバックライトが使用されており、それらの放電灯は、通常、インバータ回路を有する放電灯点灯装置によって駆動される。
【０００３】
このような液晶表示装置は、従来のＣＲＴに比べて、薄型・低消費電力であるという利点を有するが、動画表示の際に輪郭ぼけによる画質の劣化が生じることが知られている。すなわち、ホールド型の表示装置である液晶表示装置では、現在のフレーム期間における各画素の輝度が次のフレーム期間における画像データが表示されるまでほぼ一定に保たれている。その結果、動く物体の輪郭を追尾すると、観察者の目には、数フレーム期間に渡るその輪郭の周囲の階調値が合成された画像が認識されてしまい、輪郭ぼけが生じているように見える。一方、インパルス型の表示装置であるＣＲＴでは、各画素の輝度は発光後１フレーム期間内に減衰するため、フレーム期間の遷移時に輪郭の周囲の階調値が合成されて認識されることはなく、上述したような輪郭ぼけは生じない。
【０００４】
この問題に対する一つの解決手段として、１フレーム期間内にバックライトを点滅動作させることによって、液晶表示装置でインパルス型に近い発光状態を実現することが提案されている（例えば、特許文献１参照）。具体的には、バックライトを構成する複数の放電灯を画面の走査線に平行に配列し、画面の部分領域に対応する放電灯を点灯させて１フレーム期間内の一定時間の経過後に消灯するという点滅動作を、画面の垂直走査に同期させて複数の部分領域に渡って順次繰返すことによって（以下、このような動作方式をブリンキング点灯方式という）、輪郭ぼけを低減または解消するものである。このようなブリンキング点灯を実施するには、放電灯点灯装置は、複数の放電灯の点灯／消灯を個別に制御可能でなければならない。
【０００５】
図３は、ブリンキング点灯方式を実現する従来のインバータ回路を示す回路構成図である。図３に示すように、この放電灯点灯装置１００は、昇圧トランスＴ１〜Ｔｎと、昇圧トランスＴ１〜Ｔｎの二次側に接続されたｎ本の放電灯Ｌａ１〜Ｌａｎと、昇圧トランスＴ１〜Ｔｎの一次側に接続されて各放電灯Ｌａ１〜Ｌａｎをそれぞれ点灯するｎ個のインバータ回路ＩＮＶ１〜ＩＮＶｎとを備えている。各インバータ回路ＩＮＶ１〜ＩＮＶｎは、他励発振型のインバータであり、それぞれ制御回路１０１とブリッジ回路１０２を備え、制御回路１０１によりブリッジ回路１０２を駆動して昇圧トランスＴ１〜Ｔｎの一次側に交流電圧を発生させ、昇圧トランスＴ１〜Ｔｎの二次側に誘導される高電圧によって、放電灯Ｌａ１〜Ｌａ２を点灯させている。また、昇圧トランスＴ１〜Ｔｎの二次側には、管電流検出抵抗Ｒ１〜Ｒｎが設けられ、各ダイオードＤ１〜Ｄｎを介して制御回路１０１にその電圧値をフィードバックすることによって、各放電灯Ｌａ１〜Ｌａｎの管電流が所定の値に維持されている。ここで、各インバータ回路ＩＮＶ１〜ＩＮＶｎに含まれる制御ＩＣ１０１は、それぞれ同期信号Ｐ１〜Ｐｎの入力端子を有し、各制御ＩＣ１０１は各同期信号Ｐ１〜Ｐｎに応じてブリッジ回路１０２の動作を始動および停止させることによって、各放電灯Ｌａ１〜Ｌａｎの個別の点灯および消灯を制御するものである。
【０００６】
また、ブリンキング点灯方式は、図４に示すような自励型インバータで実現することもできる。図４に示す放電灯点灯装置２００は、ＤＣ／ＤＣコンバータ２０１と、ｎ本の放電灯Ｌａ１〜Ｌａｎと、ｎ個のインバータ回路ＩＮＶ１〜ＩＮＶｎとを備えている。放電灯点灯装置２００において、各インバータ回路ＩＮＶ１〜ＩＮＶｎは、昇圧トランスＴ１〜Ｔｎを含んで構成されるコレクタ共振型ロイヤー回路２０２からなる自励発振型のインバータであり、その動作電圧はＤＣ／ＤＣコンバータ２０１によって維持及び制御されている。ここで、各ロイヤー回路２０２は、そのスイッチング素子Ｑ７、Ｑ８へのバイアス電圧がスイッチング素子Ｑ９を介して供給されるように構成され、同期信号Ｐ１〜Ｐｎに応じて各スイッチング素子Ｑ３をオン／オフすることによって、各ロイヤー回路２０２の動作の始動および停止、したがって各放電灯Ｌａ１〜Ｌａｎの点灯および消灯を制御するものである。
【特許文献１】特開２００２−１１０３９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、図３に示したような放電灯点灯装置は、複数の放電灯の点灯／消灯動作のために、それぞれの放電灯に対応する複数の制御ＩＣが必要になるため、装置のコストが増大する。これに対して、図４に示したような放電灯点灯装置は、制御ＩＣを要さないためコスト的には有利であるが、発熱等による損失が大きく、効率の点で問題がある。
【０００８】
本発明は、上記課題に鑑みて、安価かつ高効率にブリンキング点灯を実現する放電灯点灯装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明は、制御回路と、ブリッジ回路と、昇圧トランスとを備え、直流電源に接続された前記ブリッジ回路は、前記制御回路からの駆動信号に応じて前記昇圧トランスの一次側を駆動して、該昇圧トランスの二次側に接続された放電灯を点灯させる放電灯点灯装置であって、前記ブリッジ回路は、同期用スイッチイング素子を介して前記制御回路に接続され、前記同期用スイッチング素子は、該同期用スイッチング素子に印加される同期信号に応じて前記制御回路からの駆動信号をオン・オフし、それによって前記ブリッジ回路の始動および停止が制御されることを特徴とする。
【００１０】
また、本発明に係る放電灯点灯装置は、複数の前記ブリッジ回路と、該複数のブリッジ回路のそれぞれに対応する複数の前記昇圧トランスとを備え、前記制御回路からの駆動信号は、前記複数のブリッジ回路にそれぞれ対応する前記同期用スイッチイング素子を介して前記ブリッジ回路に出力され、複数の前記同期用スイッチイング素子のオン・オフ動作によって、対応する前記複数のブリッジ回路の始動および停止が個別に制御されることを特徴とする。
【００１１】
ここで、前記ブリッジ回路は、直列接続された一対のスイッチング素子同士を並列に接続してなるフルブリッジ回路であり、該フルブリッジ回路のローサイドスイッチである２つのスイッチング素子は、前記同期用スイッチング素子を介して前記制御回路に接続されていることを特徴とする。
【００１２】
また、本発明に係る放電灯点灯装置は、前記昇圧トランスの二次側に管電流検出部を備え、その出力信号は、ダイオードからなるＯＲ回路を介して前記制御回路に出力されることを特徴とする。
【００１３】
さらに、前記放電灯点灯装置は、液晶表示装置用のバックライト装置に組み込まれてなることを特徴とする。
【００１４】
前記複数のブリッジ回路は、前記液晶表示装置の垂直走査に同期して順次的に始動および停止するように制御されることを特徴とする。
【発明の効果】
【００１５】
本発明に係る放電灯点灯装置によれば、１つの制御回路で複数の放電灯の点灯／消灯を制御できるため、高効率の他励型インバータによるブリンキング点灯方式を安価に提供することが可能となると共に、回路構成が単純化されるため、放電灯点灯装置を容易に小型化することができる。
【００１６】
また、本発明に係る放電灯点灯装置では、複数の放電灯の管電流は１つの制御回路によって制御されるため、制御回路内部の基準電圧等のばらつきによらず、複数の放電灯に渡って一定の輝度を維持することができる。また、１つの制御回路によって制御されているため、複数の放電灯を同一の周波数で点灯することになり、放電灯間の干渉を起こすことが無い。
【発明を実施するための最良の形態】
【００１７】
以下、本発明に係る放電灯点灯装置の一実施形態を、図面を参照して詳述する。図１は、本発明に係る放電灯点灯装置の一実施形態を示す回路構成図である。図１において、放電灯点灯装置１０は、例えば冷陰極管である複数（ｎ本）の放電灯Ｌａ１〜Ｌａｎを点灯制御するための放電灯点灯装置であり、制御回路１１と、各放電灯Ｌａ１〜Ｌａｎにそれぞれ対応するブリッジ回路ＢＲ１〜ＢＲｎおよび昇圧トランスＴ１〜Ｔｎとを備えている。
【００１８】
各ブリッジ回路ＢＲ１〜ＢＲｎは、直流電源Ｖｉｎの両端に接続されたスイッチング素子Ｑ１、Ｑ３の直列回路とスイッチング素子Ｑ２、Ｑ４の直列回路とが並列に接続されてなり、スイッチング素子Ｑ１とスイッチング素子Ｑ３の接続点と、スイッチング素子Ｑ２とスイッチング素子Ｑ４との接続点は、それぞれ昇圧トランスＴ１〜Ｔｎの一次側に接続されて、フルブリッジ回路を構成している。本実施形態では、電源側に接続されたハイサイドのスイッチング素子Ｑ１およびＱ２はｐチャネルＭＯＳＦＥＴ、接地側に接続されたローサイドのスイッチング素子はｎチャンネルＭＯＳＦＥＴとし、制御回路１１と各ブリッジ回路ＢＲ１〜ＢＲｎは、各スイッチング素子Ｑ１〜Ｑ４のゲート電圧を駆動する駆動信号線ｄ１〜ｄ４を介して制御回路１１に接続されている。ここで、ローサイドのスイッチング素子Ｑ３およびＱ４は、それぞれ同期用スイッチング素子Ｑ５、Ｑ６を介して制御回路１１に接続されている。本実施形態では、同期用スイッチング素子Ｑ５、Ｑ６はｐチャネルＭＯＳＦＥＴであり、そのゲート端子は、図示しない同期信号生成器の出力端子に接続され、各同期信号Ｐ１〜Ｐｎによって駆動される。なお、駆動信号線ｄ１、ｄ２に接続されたツェナーダイオード３１、３２、抵抗３３、３４、コンデンサ３５、３６は、後述する制御回路１１の論理回路２４の出力に応じて、ｐチャネルＭＯＳＦＥＴであるスイッチング素子Ｑ１、Ｑ２に適切なバイアス電圧を供給するバイアス回路を構成するものである。
【００１９】
昇圧トランスＴ１〜Ｔｎの二次側には、それぞれ放電灯Ｌａ１〜Ｌａｎが接続されている。また、昇圧トランスＴ１〜Ｔｎの一端側は接地され、管電流検出部Ｓ１〜Ｓｎが設けられている。管電流検出部Ｓ１〜Ｓｎは、それぞれ抵抗Ｒ１〜ＲｎとダイオードＤ１〜Ｄｎからなり、放電灯Ｌａ１〜Ｌａｎを流れる管電流を抵抗Ｒ１〜Ｒｎによって電圧に変換し、その電圧をダイオードＤ１〜Ｄｎを介して後述する制御回路１１のエラーアンプ２２に出力するものである。ここで、本実施形態では、各ダイオードＤ１〜Ｄｎは、そのアノードが抵抗Ｒ１〜Ｒｎと放電灯Ｌａ１〜Ｌａｎの接続中点に接続され、そのカソードが一端が接地された抵抗３７の他端に共通化されて接続された、いわゆるＯＲ回路として構成されているため、エラーアンプ２２の入力端子には、常に、放電灯Ｌａ１〜Ｌａｎに流れる電流のうち最大電流に該当する電圧２２ｂが出力されている。これによって、複数の放電灯の管電流の制御が可能となる。
【００２０】
制御回路１１は、発振回路２１、エラーアンプ２２、ＰＷＭ回路２３、論理回路２４を含んで構成されている。この制御回路１１の動作を簡単に説明すると、発振回路２１は、例えばＣＲ発振回路であり、外付けの抵抗２５およびコンデンサ２６の値に応じた所定の周波数で三角波２１ａを生成し、ＰＷＭ回路２３に出力する。エラーアンプ１１は、上述した最大電圧２２ｂと所定の基準電圧Ｖrefとを比較して、その誤差に応じた出力電圧２２ａをＰＷＭ回路２３に出力する。ＰＷＭ回路２３は、入力された三角波２１ａとエラーアンプ１１からの出力電圧２２ａとを比較して所定のＰＷＭパルス２３ａを生成し、論理回路２４に出力する。論理回路２４は、ＰＷＭパルス２３ａと発振回路２１から入力される三角波２１ｂに基づいて、適切なゲート駆動信号ｄ１〜ｄ４を生成し、ブリッジ回路ＢＲ１〜ＢＲｎを駆動する。このようにして、放電灯点灯装置１０は、昇圧トランスＴ１〜Ｔｎの一次側に所定の周波数における交流電圧を発生させ、高効率で昇圧トランスＴ１〜Ｔｎの二次側に接続された放電灯Ｌａ１〜Ｌａｎを点灯制御するものである。
【００２１】
ここで、本実施形態における放電点灯装置１０では、ブリッジ回路を構成するローサイドのスイッチング素子Ｑ３、Ｑ４は、同期用スイッチング素子Ｑ５、Ｑ６を介して制御回路１１に接続されており、上述したようにｐチャンネルＭＯＳＦＥＴである同期用スイッチング素子Ｑ５、Ｑ６のゲートは、図示しない同期信号生成器の出力端子に接続されて各同期信号Ｐ１〜Ｐｎによって駆動され、スイッチング素子Ｑ５、Ｑ６のオン／オフ動作は、同期信号Ｐ１〜Ｐｎによって制御される。具体的には、同期信号Ｐ１の出力がＬｏｗレベルである場合には、スイッチング素子Ｑ５、Ｑ６はオンとなり、ブリッジ回路ＢＲ１のスイッチング素子Ｑ３、Ｑ４は駆動信号ｄ３、ｄ４に基づいて正常に動作し、したがってブリッジ回路ＢＲ１は動作状態になる。しかし、同期信号Ｐ１がＨｉｇｈレベルである場合には、スイッチグ素子Ｑ５、Ｑ６はオフになるため、ブリッジ回路ＢＲ１のスイッチング素子Ｑ３、Ｑ４のゲートには駆動信号ｄ３、ｄ４のバイアス電圧が供給されず、ブリッジ回路ＢＲ１は停止状態になる。このようにして、本実施形態における放電灯点灯装置１０は、複数のブリッジ回路ＢＲ１〜ＢＲｎの始動および停止を同期信号Ｐ１〜Ｐｎに基づいて個別に制御することによって、複数の放電灯Ｌａ１〜Ｌａｎの点灯および消灯を制御する。
【００２２】
ここで、放電灯点灯装置１０は、例えば消費電力の低減等のために放電灯Ｌａ１〜Ｌａｎの点消灯を個別に制御するものであってもよいが、好ましくは、本実施形態における放電等点灯装置１０は、液晶表示装置のバックライト装置に組み込まれてなり、その表示画面の垂直走査に同期させてブリンキング点灯を実施するものである。その際、上述した同期信号生成器は、放電灯点灯装置１０にその構成要素として含まれ、液晶表示装置の駆動回路からの垂直同期信号を受けて同期信号を生成するものであってもよく、または、同期信号生成器は液晶表示装置の駆動回路に含まれており、放電灯点灯装置１０には外部入力として同期信号が供給されるものであってもよい。
【００２３】
図２は、ブリンキング点灯方式を実施する際の同期信号Ｐ１〜Ｐｎの例を示すタイミングチャートである。ここで、画面表示のリフレッシュレートは６０Ｈｚとし、図２に示す１６．７ｍｓｅｃが１フレーム期間に相当する。また、同期信号Ｐ１〜Ｐｎは、それぞれ放電灯Ｌａ１〜Ｌａｎに対応しており、各放電灯Ｌａ１〜Ｌａｎは、液晶表示画面の走査線に平行に配列され、それぞれｎ分割された画面の各部分領域に対応している。図２に示すように、Ｔ１期間には、同期信号Ｐ１のみがＨｉｇｈレベル、他の同期信号Ｐ２〜ＰｎはＬｏｗレベルになっており、対応する放電灯Ｌａ１は消灯状態、放電灯Ｌａ２〜Ｌａｎは点灯状態である。同様に、Ｔ２期間には、同期信号Ｐ２のみがＨｉｇｈレベル、他の同期信号Ｐ２〜ＰｎはＬｏｗレベルになっており、対応する放電灯Ｌａ２は消灯状態、放電灯Ｌａ１、Ｌａ３〜Ｌａｎは点灯状態である。以下、このようにして、１フレーム期間内における各放電灯の点消灯がＬａｎまで順次実行され、その後は、この動作を繰り替えすことになる。これによって、各画面の部分領域は、必ず一定の消灯期間を経た後に次のフレームの表示が行われることになり、輪郭ぼけによる画質の劣化が防止される。なお、図２に示すタイミングチャートでは、一度に消灯状態にある放電灯は１つのみとしたが、各同期信号Ｐ１〜ＰｎのＨｉｇｈレベルの期間（すなわち、各放電灯の消灯期間）は、画面表示の品質や消費電力等を勘案の上調整することができ、例えば、同時に複数の放電灯が消灯されるものであってもよい。
【００２４】
以上の説明を通じて、ブリッジ回路ＢＲ１〜ＢＲｎはフルブリッジ回路としたが、本発明におけるブリッジ回路は、直列接続された２つのスイッチング素子からなるハーフブリッジ回路でもよい。また、ブリッジ回路ＢＲ１〜ＢＲｎにおいて、ハイサイドのスイッチング素子Ｑ１、Ｑ３をｐチャンネルＭＯＳＦＥＴとしたが、本発明に係るブリッジ回路はこのような構成に限定されるものではなく、例えば、適切なハイサイドドライバを使用する限り、すべてｎチャンネルＭＯＳＦＥＴによって構成されるブリッジ回路とすることもできる。また、すべてのスイッチング素子について、バイポーラトランジスタ、ＩＧＢＴ等の電力用として使用可能な任意のスイッチング素子を使用することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明に係る放電灯点灯装置の一実施形態を示す回路構成図である。
【図２】本発明における同期信号の一例を示すタイミングチャートである。
【図３】他励型インバータを用いて、複数の放電灯を個別に点消灯させる従来の放電灯点灯装置を示す回路構成図である。
【図４】自励型インバータを用いて、複数の放電灯を個別に点消灯させる従来の放電灯点灯装置の例を示す回路構成図である。
【符号の説明】
【００２６】
１０  放電灯点灯装置  １１  制御回路  ＢＲ１〜ＢＲｎ  ブリッジ回路  Ｑ１、Ｑ２、Ｑ３、Ｑ４  スイッチング素子  ｄ１〜ｄ４  駆動信号  Ｑ５、Ｑ６  同期用スイッチング素子  Ｔ１〜Ｔｎ  昇圧トランス  Ｓ１〜Ｓｎ  管電流検出部  Ｐ１〜Ｐｎ  同期信号
【図１】
2006032158.tif 000003
【図２】
2006032158.tif 000004
【図３】
2006032158.tif 000005
【図４】
2006032158.tif 000006