(57)【要約】      （修正有）【課題】工程数を少なくして半導体装置の生産性を向上させる。【解決手段】半導体基板１上に位置する複数のパッド２１を形成する工程と、複数のパッド２１それぞれの上に位置する開口部を有するパッシベーション膜２２を形成する工程と、パッシベーション膜２２上に、パッド２１上に接続孔２３ａを有する樹脂層２３を形成する工程と、接続孔２３ａそれぞれの上に、該接続孔２３ａに一部が埋め込まれた接続端子２４を、金属粒子を含有する金属インクを用いて形成する工程と、半導体基板１を複数の個片に分割する工程と、を具備する。【選択図】図３
2006128158.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上方に形成された絶縁膜と、
前記絶縁膜上に形成されたパッドと、
前記絶縁膜上及び前記パッド上に形成されたパッシベーション膜と、
前記パッシベーション膜に形成され、前記パッド上に位置する開口部と、
前記パッシベーション膜上に形成された樹脂層と、
前記樹脂層に形成され、前記パッド上に位置する接続孔と、
前記樹脂層上に形成され、前記接続孔に一部が埋め込まれることにより前記パッドに接続する接続端子と、
を具備する半導体装置。
【請求項２】
前記接続端子は、金属粒子を溶媒に分散させた金属インクを用いて形成されている請求項１に記載の半導体装置。
【請求項３】
前記金属粒子の直径は２０ｎｍ以下である請求項２に記載の半導体装置。
【請求項４】
前記樹脂層はポリイミド層である請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
前記接続端子は、前記パッドを実装基板に接続する端子である請求項１〜４のいずれか一項に記載の半導体装置。
【請求項６】
前記接続端子は、平面形状が略楕円形状又は略長方形である請求項１〜５のいずれか一項に記載の半導体装置。
【請求項７】
前記樹脂層上に形成され、前記接続端子の周囲、又は複数の前記接続端子の間に位置する絶縁性の凸部材を更に具備する請求項１〜５のいずれか一項に記載の半導体装置。
【請求項８】
前記凸部材の厚さは、前記接続端子より薄い請求項７に記載の半導体装置。
【請求項９】
前記接続端子の周囲に位置する前記樹脂層に、表面処理が行われている請求項１〜８のいずれか一項に記載の半導体装置。
【請求項１０】
半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜上にパッドを形成する工程と、
前記絶縁膜上及び前記パッド上にパッシベーション膜を形成する工程と、
前記パッシベーション膜に、前記パッド上に位置する開口部を形成する工程と、
前記パッシベーション膜上に、前記パッド上に位置する接続孔を有する樹脂層を形成する工程と、
前記接続孔上に、該接続孔に一部が埋め込まれることにより前記パッドに接続する接続端子を形成する工程と、
前記半導体基板を複数の個片に分割する工程と、
を具備する半導体装置の製造方法。
【請求項１１】
前記接続端子を形成する工程は、
前記樹脂層上に、前記接続孔上に開口部を有するマスクを形成する工程と、
前記接続孔内及び前記マスクの開口部内に、金属粒子を溶媒に分散させた金属インクを入れる工程と、
前記マスクを除去する工程と、
を具備する請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記樹脂層を形成する工程と、前記接続端子を形成する工程の間に、
前記樹脂層上に、前記接続孔の周囲、又は複数の前記接続孔の間に位置する凸部を形成する工程を具備する請求項９〜１１のいずれか一項に記載の半導体装置の製造方法。
【請求項１３】
前記樹脂層を形成する工程と、前記接続端子を形成する工程の間に、
前記接続孔と前記凸部の間に位置する前記樹脂層に、表面処理を行う工程を更に具備する請求項１２に記載の半導体装置の製造方法。
【請求項１４】
半導体基板の上方に形成された絶縁膜と、
前記絶縁膜上に形成されたパッドと、
前記絶縁膜及び前記パッド上に形成されたパッシベーション膜と、
前記パッシベーション膜に形成され、前記パッド上に位置する開口部と、
前記パッシベーション膜上に形成された樹脂層と、
前記樹脂層に形成され、前記パッド上に位置する接続孔と、
前記樹脂層上に形成され、前記接続孔に一部が埋め込まれることにより前記パッドと接続する接続端子と、
前記樹脂層上に形成され、前記接続端子の周囲又は複数の前記接続端子の間に位置する絶縁性の凸部と、
を具備する半導体装置。
【請求項１５】
基板上に形成された配線と、
前記配線の一部上に形成された接続端子と、
前記基板上に形成され、前記接続端子の周囲又は複数の前記接続端子の間に位置する絶縁性の凸部と、
を具備する配線基板。
【請求項１６】
基板上に配線を形成する工程と、
前記基板上に、前記配線の一部の近傍に絶縁性の凸部を形成する工程と、
前記配線の一部上に接続端子を形成する工程と、
を具備する配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法、ならびに配線基板及びその製造方法に関する。特に本発明は、生産性が向上した半導体装置及びその製造方法に関する。また、本発明の他の目的は、他の部品と接続するときに、隣接する端子同士が短絡しにくい半導体装置及びその製造方法、ならびに配線基板及びその製造方法に関する。
【背景技術】
【０００２】
図１０（Ａ）は、従来の半導体装置の第１の例を示す断面図である。シリコン基板１０２には、トランジスタ等の半導体素子（図示せず）が複数形成されており、これら半導体素子上には、配線層（図示せず）及び層間絶縁膜（図示せず）が複数積層されている。シリコン基板１０２の最上層には、パッド（図示せず）及びパッシベーション膜（図示せず）が形成されている。
【０００３】
シリコン基板１０２は、配線基板１００の表面に固定されている。シリコン基板１０２のパッドは、ワイヤー１０４を介して、配線基板１００の表面に形成された配線（図示せず）に接続している。なお、配線基板１００の裏面には、配線基板１００を実装基板に接続するために、ハンダボール１００ａが設けられている。
【０００４】
図１０（Ｂ）は、従来の半導体装置の第２の例を示す断面図である。シリコン基板１０２のパッド上には、バンプ１０２ａが設けられている。シリコン基板１０２は、バンプ１０２ａが設けられた面を下にして、シート状の異方性導電樹脂１０６によって配線基板１００上に固定されているシリコン基板１０２のバンプ１０２ａは、異方性導電樹脂１０６に含まれている金属粒子を介して、配線基板１００上の配線（図示せず）に接続している。
図１０（Ａ）及び（Ｂ）に示した構造は、例えば特許文献１に記載されている。
【０００５】
また、近年は、シリコン基板にハンダボールを直接搭載する構造（例えばWafer LevelChip Size Package）がある。この構造において、シリコン基板上のパッシベーション膜上には、ポリイミド層及び再配線層が形成されている。再配線層上には、開口部を有する樹脂層が形成されており、この開口部にハンダボールが搭載されている（特許文献２参照）。
【０００６】
【特許文献１】特開平１１−６７９９８号公報（図１及び図５）
【特許文献２】特開２００１−１４４２１７号公報（図７）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記したいずれの技術においても、実装基板とシリコン基板とを接続するためには、ハンダボールを用いている。この場合、複数のハンダボールそれぞれを個別に基板上に搭載する必要があるため、工程数が多くなっていた。
【０００８】
また、ワイヤーを用いてシリコン基板と配線基板を接続する場合は、複数のワイヤーそれぞれを個別にパッド及び配線基板に接続する必要があった。
また、バンプ及び導電性樹脂を用いてシリコン基板と配線基板を接続する場合も、多数のシリコン基板を同時に配線基板に接続すると、接続の均一性に問題が生じる可能性があった。このため、シリコン基板を一つずつ配線基板に接続する必要があった。
【０００９】
更に、シリコン基板上に直接ハンダボールを搭載する場合、再配線層を形成する必要があるため、工程数が増えていた。また、ハンダボールの搭載間隔を狭くすると短絡しやすくなるため、集積率を上げることが困難であった。
【００１０】
また、ハンダボール等の接続端子の間隔を膜して集積率を上げると、半導体装置や基板を他の部品と接続するときに、隣接する接続端子同士が短絡しやすくなる。このため、集積率を上げるためには、端子同士の短絡を防ぐ技術が必要になってくる。
【００１１】
本発明は上記のような事情を考慮してなされたものであり、その目的は、製造時の工程数を少なくして生産性を向上させた半導体装置及びその製造方法を提供することにある。また、本発明の他の目的は、他の部品と接続するときに、隣接する端子同士が短絡しにくい半導体装置及びその製造方法、ならびに配線基板及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、本発明に係る半導体装置は、半導体基板の上方に形成された絶縁膜と、
前記絶縁膜上に形成されたパッドと、
前記絶縁膜上及び前記パッド上に形成されたパッシベーション膜と、
前記パッシベーション膜に形成され、前記パッド上に位置する開口部と、
前記パッシベーション膜上に形成された樹脂層と、
前記樹脂層に形成され、前記パッド上に位置する接続孔と、
前記樹脂層上に形成され、前記接続孔に一部が埋め込まれることにより前記パッドに接続する接続端子と、
を具備する。
【００１３】
この半導体装置によれば、接続端子を、金属粒子を溶媒に分散させた金属インクを用いて形成することができる。このため、例えばレジストパターンの開口部に金属インクを入れることにより、複数の接続端子を同時に形成することができる。従って、ハンダボールやワイヤーを用いる場合と比べて、接続端子を形成するための工程数が少なくなる。
【００１４】
金属インク中に含まれる金属粒子の直径は２０ｎｍ以下であるのが好ましい。樹脂層はポリイミド層であるのが好ましい。接続端子は、例えばパッドを実装基板に接続する端子である。
【００１５】
接続端子は、平面形状が略楕円形状又は略長方形であってもよい。このようにすると、実装基板のパッドが楕円形状又は長方形である場合、パッドと接続端子の接触面積を広くすることができる。
【００１６】
樹脂層上に形成され、接続端子の周囲、又は複数の接続端子の間に位置する絶縁性の凸部材を更に具備してもよい。この場合、接続端子は、押しつぶされて広がっても、他の配線や端子と短絡しにくい。なお、凸部材の厚さは、接続端子より薄いのが好ましい。また、接続端子の周囲に位置する樹脂層に、表面処理（例えば撥水処理や凹凸を形成する処理）が行われていてもよい。この場合、接続端子が押しつぶされて広がる方向を制御することができる。
【００１７】
本発明に係る半導体装置の製造方法は、半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜上にパッドを形成する工程と、
前記絶縁膜上及び前記パッド上にパッシベーション膜を形成する工程と、
前記パッシベーション膜に、前記パッド上に位置する開口部を形成する工程と、
前記パッシベーション膜上に、前記パッド上に位置する接続孔を有する樹脂層を形成する工程と、
前記接続孔上に、該接続孔に一部が埋め込まれることにより前記パッドに接続する接続端子を形成する工程と、
前記半導体基板を複数の個片に分割する工程と、
を具備する。
【００１８】
接続端子を形成する工程は、樹脂層上に、接続孔上に開口部を有するマスクを形成する工程と、接続孔内及びマスクの開口部内に、金属粒子を溶媒に分散させた金属インクを入れる工程と、マスクを除去する工程とを具備してもよい。
【００１９】
樹脂層を形成する工程と、接続端子を形成する工程の間に、樹脂層上に、接続孔の周囲、又は複数の前記接続孔の間に位置する凸部を形成する工程を具備してもよい。この場合、樹脂層を形成する工程と、接続端子を形成する工程の間に、接続孔と凸部の間に位置する樹脂層に、表面処理を行う工程を更に具備してもよい。なお、表面処理は、凸部を形成する前に行ってもよいし、凸部を形成した後に行ってもよい。
【００２０】
本発明に係る半導体装置は、半導体基板の上方に形成された絶縁膜と、
前記絶縁膜上に形成されたパッドと、
前記絶縁膜及び前記パッド上に形成されたパッシベーション膜と、
前記パッシベーション膜に形成され、前記パッド上に位置する開口部と、
前記パッシベーション膜上に形成された樹脂層と、
前記樹脂層に形成され、前記パッド上に位置する接続孔と、
前記樹脂層上に形成され、前記接続孔に一部が埋め込まれることにより前記パッドと接続する接続端子と、
前記樹脂層上に形成され、前記接続端子の周囲又は複数の前記接続端子の間に位置する絶縁性の凸部とを具備する。
【００２１】
本発明に係る配線基板は、基板上に形成された配線と、
前記配線の一部上に形成された接続端子と、
前記基板上に形成され、前記接続端子の周囲又は複数の前記接続端子の間に位置する絶縁性の凸部とを具備する。
【００２２】
この半導体装置または配線基板において、接続端子は、押しつぶされて広がっても、凸部の外に出にくいため、他の配線や端子と短絡しにくい。
【００２３】
本発明に係る配線基板の製造方法は、基板上に配線を形成する工程と、
前記基板上に、前記配線の一部の近傍に絶縁性の凸部を形成する工程と、
前記配線の一部上に接続端子を形成する工程とを具備する。
【発明を実施するための形態】
【００２４】
以下、図面を参照して本発明の実施形態について説明する。図１（Ａ）、図２の各図及び図３の各図は、第１の実施形態に係る半導体装置の製造方法を説明する為の断面図である。図１（Ｂ）は、図１（Ａ）の点線Ａで囲われた領域を拡大した図である。本実施形態では、ウェハの状態のシリコン基板１に複数の半導体装置が形成され、その後、シリコン基板１が複数のチップに分割される。
【００２５】
まず、図１（Ｂ）の要部拡大図に示すように、ウェハの状態のシリコン基板１に素子分離膜２を形成し、複数の素子領域を相互に分離する。次いで、シリコン基板１を熱酸化することにより、素子領域にゲート酸化膜３を形成する。次いで、ゲート酸化膜３上を含む全面上にポリシリコン膜を形成し、このポリシリコン膜をパターニングする。これにより、ゲート酸化膜３上にはゲート電極４が形成される。
【００２６】
次いで、ゲート電極４及び素子分離膜２をマスクとして、シリコン基板１に不純物を導入する。これにより、素子領域には低濃度不純物領域６ａ，６ｂが形成される。次いで、ゲート電極４上を含む全面上に酸化シリコン膜を堆積し、この酸化シリコン膜をエッチバックする。これにより、ゲート電極４の側壁にはサイドウォール５が形成される。次いで、ゲート電極４、素子分離膜２及びサイドウォール５をマスクとして、シリコン基板１に不純物を導入する。これにより、素子領域には、ソース及びドレインとなる不純物領域７ａ，７ｂが形成される。このようにして、シリコン基板１には、半導体素子の一例であるトランジスタが複数形成される。
【００２７】
次いで、トランジスタ上を含む全面上に、酸化シリコンからなる層間絶縁膜１１を形成する。次いで、層間絶縁膜１１に、ゲート電極４上に位置する接続孔、及び不純物領域７ａ，７ｂそれぞれ上に位置する接続孔（図示せず）を形成する。次いで、接続孔それぞれの中及び層間絶縁膜１１上に、Ａｌ合金層を形成し、このＡｌ合金層をパターニングする。これにより、層間絶縁膜１１には、ゲート電極４に接続するＡｌ合金配線１３ａ、及び、不純物領域７ａ，７ｂそれぞれに接続するＡｌ合金配線１３ｂ，１３ｃが形成される。次いで、Ａｌ合金配線１３ａ，１３ｂ，１３ｃ上に、層間絶縁膜及びＡｌ合金配線層を繰り返し積層する。次いで、最上層の層間絶縁膜２０を形成する。このようにして、多層配線層１０が形成される。
【００２８】
次いで、図１（Ａ）及び図１（Ｂ）に示すように、多層配線層１０上にＡｌ合金膜を形成し、このＡｌ合金膜をパターニングする。これにより、多層配線層１０上には、複数のＡｌ合金配線（図示せず）及び複数のＡｌ合金パッド２１が形成される。Ａｌ合金パッド２１は、層間絶縁膜２０に形成された接続孔を介して下層のＡｌ合金配線層（図示せず）に接続している。
【００２９】
次いで、多層配線層１０上及びＡｌ合金パッド２１上を含む全面上に、窒化シリコンからなるパッシベーション膜２２を形成する。次いで、パッシベーション膜２２上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてパッシベーション膜２２をエッチングする。これにより、パッシベーション膜２２には、Ａｌ合金パッド２１上に位置する開口部が形成される。その後、レジストパターンを除去する。
【００３０】
次いで、スピンコート法を用いて、パッシベーション膜２２上を含む全面上に、ポリイミド樹脂層２３を形成する。
【００３１】
次いで、図２（Ａ）に示すように、ポリイミド樹脂層２３上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光および現像する。これにより、パッシベーション膜２２上にはレジストパターン３０が形成される。レジストパターン３０は、パッシベーション膜２２の開口部上に、開口部を有している。次いで、レジストパターン３０をマスクとしてポリイミド樹脂層２３をエッチングする。これにより、ポリイミド樹脂層２３には、Ａｌ合金パッド２１上に位置する接続孔２３ａが形成される。なお、ポリイミド樹脂層２３に感光性のポリイミド樹脂を用いる場合、レジストパターン３０を形成せずに、ポリイミド樹脂層２３を直接露光及び現像することにより、接続孔２３ａを形成することができる。
【００３２】
その後、図２（Ｂ）に示すように、レジストパターン３０を除去する。次いで、接続孔２３ａ中及びポリイミド樹脂層２３上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、ポリイミド樹脂層２３上にはレジストパターン３２が形成される。レジストパターン３２は、接続孔２３ａを囲むリング状の開口部を有している。
【００３３】
次いで、レジストパターン３２上及び開口部内に、ポリイミド樹脂をスピンコート法により塗布する。次いで、レジストパターン３２上に位置するポリイミド樹脂を、スキージを用いて除去する。これにより、ポリイミド樹脂層２３上には、接続孔２３ａを囲むリング状の凸部材２３ｂが形成される。
その後、図２（Ｃ）に示すように、レジストパターン３２を除去する。
【００３４】
次いで、図３（Ａ）に示すように、ポリイミド樹脂層２３上及び凸部材２３ｂ上を含む全面上に、フォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、ポリイミド樹脂層２３上及び凸部材２３ｂ上にはレジストパターン３４が形成される。レジストパターン３４は、凸部材２３ｂに囲まれた領域のうち、所定部分上に開口部を有している。なお、開口部の内側のうち、接続孔２３ａはレジストパターン３４で覆われている。
【００３５】
次いで、レジストパターン３４をマスクとして、ポリイミド樹脂層２３のうち凸部材２３ｂに囲まれた領域の全体又は一部に、表面処理を行う。表面処理は、例えばイオンを照射することにより微細な凹凸を形成する処理であってもよいし、テフロン（登録商標）層等の撥水層を表面に形成する処理であってもよい。
【００３６】
その後、図３（Ｂ）に示すように、レジストパターン３４を除去する。次いで、ポリイミド樹脂層２３上及び凸部材２３ｂ上を含む全面上に、フォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、ポリイミド樹脂層２３上にはレジストパターン３６が形成される。レジストパターン３６は、接続孔２３ａ上に、接続孔２３ａより径が大きい開口部３６ａを有している。
【００３７】
次いで、スキージを用いて、開口部３６ａ及び接続孔２３ａの中に金属インクを流し込みつつ、レジストパターン３６上から金属インクを除去する。ここで用いられる金属インクは、例えば粒径が１００ｎｍ以下（好ましくは２０ｎｍ以下）の金属粒子を溶媒に分散させたものであり、流動性がよい。なお、金属粒子は、銀、金、銅等、低抵抗の金属からなるのが好ましい。
【００３８】
その後、金属インクを例えば２３０℃で一時間ほど焼成する。これにより、接続孔２３ａ及び開口部３６ａの中には、接続端子２４が形成される。接続端子２４は、実装基板と半導体装置を接続するための端子である。このように、本実施形態では、スキージを用いて、開口部３６ａ及び接続孔２３ａの中に金属インクを流し込み、この金属インクを焼成することにより接続端子２４を形成している。このため、同一のウェハ上に複数の接続端子２４を一括して形成することができる。なお、接続端子２４の厚さは、凸部材２３ｂより厚い。
【００３９】
次いで、図３（Ｃ）に示すように、レジストパターン３６を除去する。そして、ウェハの状態のシリコン基板１をダイシングし、複数のチップに分割する。
【００４０】
このようにして形成される半導体装置は、以下の断面構造を有する。シリコン基板１には、トランジスタが形成されている。トランジスタ上には、多層配線層１０が形成されており、この多層配線層１０上には、Ａｌ合金パッド２１及びパッシベーション膜２２が形成されている。パッシベーション膜２２上にはポリイミド樹脂層２３が形成されている。パッシベーション膜２２には、Ａｌ合金パッド２１上に位置する開口部が形成されており、ポリイミド樹脂層２３には、Ａｌ合金パッド２１上に位置する接続孔２３ａが形成されている。ポリイミド樹脂層２３上には、接続孔２３ａ上に位置する接続端子２４が形成されている。接続端子２４は金属インクにより形成されており、下部が接続孔２３ａ内に埋め込まれることにより、Ａｌ合金パッド２１に接続している。この接続は、異方性導電樹脂を用いてＡｌ合金パッドと配線基板を接続する従来技術と比べて確実である。なお、接続端子２４の頭部は、接続孔２３ａより径が大きい。また、接続端子２４は、ポリイミド樹脂層２３上に形成された凸部材２３ｂによって囲われている。凸部材２３ｂは、接続端子２４より低い。
【００４１】
図４は、図３（Ｃ）に示した半導体装置の平面図である。接続端子２４の平面形状は円形であり、凸部材２３ｂの平面形状は、接続端子２４と同心のリング形状である。なお、本図では、隣接する凸部材２３ｂが一部で繋がっているが、隣接する凸部材２３ｂを互いに離してもよい。
【００４２】
図５（Ａ）は、図３（Ｃ）及び図４に示した半導体装置を、実装基板４０に接続する方法を説明するための断面図である。実装基板４０の表面には、予め銅配線及びパッドが形成されている。半導体装置は、接続端子２４が形成された面を、実装基板４０に熱圧着することにより、接続端子２４を実装基板４０のパッドに接続する。
【００４３】
図５（Ｂ）は、図５（Ａ）の点線Ｂで囲まれた領域を拡大した図である。半導体装置が実装基板４０に押し付けられると、接続端子２４は、実装基板４０のパッド４０ａに押しつぶされて変形し、広がっていく。このため、接続端子２４とパッド４０ａの接触面積は広くなる。
【００４４】
その後、ポリイミド樹脂からなる凸部材２３ｂが実装基板４０に当接するため、半導体装置を実装基板４０に押し付ける力は、凸部材２３ｂを介してポリイミド樹脂層２３に伝達し、ポリイミド樹脂層２３内で分散する。従って、ポリイミド樹脂層２３の下に位置する半導体装置には、局所的に大きな力が加わらない。
【００４５】
また、凸部材２３ｂは絶縁性であり、隣接する接続端子２４及びパッド４０ａとの間に位置している。従って、接続端子２４が押しつぶされて広がっても、隣接する接続端子２４同士は短絡しにくい。
【００４６】
また、凸部材２３ｂの内側に位置する領域では、ポリイミド樹脂層２３に表面処理（例えば撥水処理）が行われているため、接続端子２４は、押しつぶされる際に、ポリイミド樹脂層２３の表面に沿って広がりにくい。従って、隣接する接続端子２４同士は短絡しにくい。
【００４７】
また、表面処理を行われている領域を、凸部材２３ｂの内側の一部に限定することにより、接続端子２４がポリイミド樹脂層２３の表面に沿って押し広がる方向を制御することができる。
【００４８】
以上、第１の実施形態によれば、半導体装置は、実装基板４０と接続するための接続端子２４は、レジストパターン３６及びポリイミド樹脂層２３の接続孔２３ａに、金属インクを埋め込むことにより形成されている。従って、シリコン基板１がウェハの段階において、複数の接続端子２４を一括して形成することができる。
従って、従来と比べて半導体装置の製造工程数が大幅に少なくなり、半導体装置の生産性が飛躍的に向上する。
【００４９】
また、接続端子２４の周囲は、絶縁性の凸部材２３ｂで囲まれている。従って、接続端子２４が実装基板４０のパッド４０ａに押しつぶされて広がっても、隣接する接続端子２４同士は短絡しにくい。
【００５０】
また、接続端子２４を実装基板４０に圧着する力は、凸部材２３ｂで受け止められるが、凸部材２３ｂは、ポリイミド樹脂層２３の上に形成されている。このため、圧着時の力は、凸部材２３ｂを介してポリイミド樹脂層２３に伝達され、ポリイミド樹脂層２３で分散する。従って、ポリイミド樹脂層２３の下に位置する半導体装置には、局所的に大きな力が加わらない。
【００５１】
図６は、第２の実施形態に係る半導体装置の平面図である。この半導体装置は、接続端子２４及び凸部材２３ｂの平面形状を除いて、第１の実施形態に係る半導体装置と同一の構成である。以下、第１の実施形態と同一の構成については説明を省略する。
【００５２】
本実施形態において、接続端子２４の平面形状は楕円形である。凸部材２３ｂも、接続端子２４の形状に合わせて、楕円に沿った形状である。
【００５３】
この半導体装置の製造方法は、レジストパターン３２，３４，３６の形状を除いて、第１の実施形態と同一である。また、この半導体装置を実装基板に実装する方法は、第１の実施形態と同一である。
【００５４】
この第２の実施形態においても、第１の実施形態と同一の効果を得ることができる。また、接続端子２４が楕円形であるため、実装基板のパッドが楕円形や長方形である場合、接続端子２４と実装基板のパッドの接触面積を広くすることができる。なお、本実施形態において接続端子２４を長方形にしても、同様の効果を得ることができる。
【００５５】
図７は、第３の実施形態に係る半導体装置の平面図である。この半導体装置において、凸部材２３ｂは、正方形の４辺それぞれに沿うように形成されている。ただし、正方形の角部に該当する部分には、凸部材２３ｂは形成されていない。
【００５６】
また、ポリイミド樹脂層２３のうち凸部材２３ｂに囲まれた領域は、部分的に表面処理が行われている。具体的には、凸部材２３ｂが形成されていない部分と接続端子２４の間の表面処理領域２３ｃに、表面処理が行われている。この表面処理により、接続端子２４は、押しつぶされる際に、凸部材２３ｂがない部分すなわち正方形の角部に相当する部分には、広がりにくくなっている。このため、隣接する接続端子２４は互いに短絡しにくい。
【００５７】
本半導体装置は、上記以外の構成は、第１の実施形態に係る半導体装置と同一の構成である。このため、第１の実施形態と同一の構成については説明を省略する。
【００５８】
この半導体装置の製造方法は、レジストパターン３２，３４の形状を除いて、第１の実施形態と同一である。また、この半導体装置を実装基板に実装する方法は、第１の実施形態と同一である。
この第３の実施形態においても、第１の実施形態と同一の効果を得ることができる。
【００５９】
図８（Ａ）は、第４の実施形態に係る配線基板の平面図であり、図８（Ｂ）は、図８（Ａ）のＡ−Ａ断面図である。この配線基板は、ポリイミドテープ５０上に複数の銅配線５２を有しており、半導体チップや実装基板等と熱圧着により接続するものである。銅配線５２それぞれの端部には、銅配線５２の本体より幅広かつ厚みがあるパッド５４が形成されている。複数のパッド５４は互いに並んで配置されているが、パッド５４相互間には凸部５６が形成されている。凸部５６はポリイミド樹脂製であり、パッド５４より厚さが薄い。
【００６０】
図９の各図は、本実施形態に係る配線基板の製造方法を説明する為の断面図である。これらの断面図は、図８（Ａ）のＡ−Ａ断面図に相当する。
まず、図９（Ａ）に示すように、ポリイミドテープ５０上に銅層を、例えばスパッタリング法により形成する。次いで、銅層上にフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜を露光及び現像する。これにより、銅層上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして銅層をエッチングする。これにより、ポリイミドテープ５０上には銅配線５２が形成される。その後、レジストパターンを除去する。
【００６１】
次いで、ポリイミドテープ５０上及び銅配線５２上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、ポリイミドテープ５０及び銅配線５２上にはレジストパターン６０が形成される。レジストパターン６０は、複数の銅配線５２の端部の相互間に、開口部６０ａを有する。
【００６２】
次いで、レジストパターン６０の開口部６０ａ内に、スキージを用いてポリイミド樹脂を埋め込む。これにより、ポリイミドテープ５０上には凸部５６が形成される。
【００６３】
その後、図９（Ｂ）に示すように、レジストパターン６０を除去する。次いで、ポリイミドテープ５０上、銅配線５２上及び凸部５６上に、フォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、ポリイミドテープ５０、銅配線５２、及び凸部５６それぞれ上にはレジストパターン６２が形成される。レジストパターン６２は、複数の銅配線５２それぞれの端部上に開口部６２ａを有する。
【００６４】
次いで、レジストパターン６２の開口部６２ａ内に、スキージを用いて金属インクを入れ込む。ここで用いる金属インクは、第１の実施形態に係る金属インクと同一であってもよいが、これよりも粒径が大きい（例えば数μｍ）金属粒子を含む金属インクであってもよい。その後、金属インクを例えば２３０℃で一時間ほど焼成する。これにより、開口部６２ａの中にはパッド５４が形成される。その後、レジストパターン６２を除去し、必要に応じて、パッド５４を除く銅配線５２を保護膜で被覆する。
【００６５】
この配線基板が他の部材に押し付けられると、パッド５４は押しつぶされて変形し、広がっていく。このため、パッド５４と他の部材の接触面積は広くなる。その後、凸部５６が他の部材に当接する。従って、パッド５４は必要以上に押しつぶされない。
また、凸部５６は、隣接するパッド５４相後間に位置している。従って、パッド５４が押しつぶされて広がっても、隣接するパッド５４同士は短絡しにくい。
【００６６】
以上、第４の実施形態に係る配線基板によれば、隣接するパッド５４相後間に凸部５６を形成したため、配線基板を他の部材に圧着する際に、隣接するパッド５４同士は短絡しにくい。
【００６７】
なお、凸部５６に近接するポリイミドテープ５０に、第１の実施形態と同様の表面処理を行ってもよい。この場合、第１の実施形態と同様に、隣接するパッド５４同士を更に短絡しにくくすることができる。また、表面処理を行う領域を変えることにより、パッド５４が押し広がる方向を制御することができる。また、凸部５６の平面配置は、上記した例に限定されない。
【００６８】
また、パッド５４を形成する際にレジストパターン６２を用いたが、レジストパターン６２の代わりに、ステンレス板等で形成されたマスクを用いてもよい。この場合、マスクをポリイミドテープ５０上に載置して、その後スキージでマスクの開口部に金属インクを流し込むことにより、パッド５４が形成される。
【００６９】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【００７０】
【図１】（Ａ）は第１の実施形態に係る半導体装置の製造方法を説明する為の断面図、（Ｂ）は（Ａ）の要部拡大図。
【図２】（Ａ）は図１（Ａ）の次の工程を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図、（Ｃ）は（Ｂ）の次の工程を説明する為の断面図。
【図３】（Ａ）は図２（Ｃ）の次の工程を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図、（Ｃ）は（Ｂ）の次の工程を説明する為の断面図。
【図４】図３（Ｃ）の状態における半導体装置の平面図。
【図５】（Ａ）は半導体装置を実装基板４０に接続する方法を説明するための断面図、（Ｂ）は（Ａ）の要部拡大図。
【図６】第２の実施形態に係る半導体装置の平面図。
【図７】第３の実施形態に係る半導体装置の平面図。
【図８】（Ａ）は第４の実施形態に係る配線基板の平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図。
【図９】（Ａ）は第４の実施形態に係る配線基板の製造方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図、（Ｃ）は（Ｂ）の次の工程を説明する為の断面図。
【図１０】（Ａ）は従来の半導体装置の第１の例の側面図、（Ｂ）は第２の例の側面図。
【符号の説明】
【００７１】
１…シリコン基板、２…素子分離膜、３…ゲート酸化膜、４…ゲート電極、５…サイドウォール、６ａ，６ｂ…低濃度不純物領域、７ａ，７ｂ…不純物領域、１０…多層配線層、１１，２０…層間絶縁膜、１３ａ，１３ｂ，１３ｃ…Ａｌ合金配線、２１…Ａｌ合金パッド、２２…パッシベーション膜、２３…ポリイミド樹脂層、２３ａ…接続孔、２３ｂ…凸部材、２３ｃ…表面処理領域、２４…接続端子、３０，３２，３４，３６，６０，６２…レジストパターン、３６ａ，６０ａ，６２ａ…開口部、４０…実装基板、４０ａ…パッド、５０…ポリイミドテープ、５２…銅配線、５４…パッド、５６…凸部、１００…配線基板、１００ａ…ハンダボール、１００…シリコン基板、１０２ａ…バンプ、１０４…ワイヤー、１０６…異方性導電樹脂
【図１】
2006128158.tif 000003
【図２】
2006128158.tif 000004
【図３】
2006128158.tif 000005
【図４】
2006128158.tif 000006
【図５】
2006128158.tif 000007
【図６】
2006128158.tif 000008
【図７】
2006128158.tif 000009
【図８】
2006128158.tif 000010
【図９】
2006128158.tif 000011
【図１０】
2006128158.tif 000012