(57)【要約】【課題】  【解決手段】  キャパシタＣｘに蓄積される電荷量が大きい場合においても、キャパシタ容量を大きくすることで比較器１０ｃへの入力を小さくすることができ、低感度化を実現できる。また、キャパシタＣｘに蓄積される電荷量が小さい場合においても、キャパシタ容量を小さくすることで比較器１０ｃへの入力を大きくすることができ、高感度化を実現できる。本装置では、これら感度の外部からの変更と、光量計測の出力の取出を入出力兼用端子４から行うことができるため、簡易な構成で感度を変化することができることとなり、それによってダイナミックレンジを広げることができる。【選択図】  図２
2006032438.tif 000002
【特許請求の範囲】
【請求項１】
光半導体集積回路装置において、
光検出素子と、
前記光検出素子から出力される電荷量に応じた電圧を発生する電荷電圧変換手段と、
この電圧が入力される比較器と、
基準時刻から前記比較器の出力が切り替わるまでの時間を計測する時間計測手段と、
前記電荷電圧変換手段の変換係数を制御する変換係数制御手段と、
前記変換係数制御手段への入力信号を外部から入力し、且つ、前記時間計測手段からの出力信号を外部に取り出すための入出力兼用端子と、
を備えることを特徴とする光半導体集積回路装置。
【請求項２】
前記光検出素子、前記電荷電圧変換手段、前記比較器、前記時間計測手段、及び前記変換係数制御手段をモールドする樹脂パッケージを更に備え、
前記入出力兼用端子は、前記樹脂パッケージ内から外部に延びている、
ことを特徴とする請求項１に記載の光半導体集積回路装置。
【請求項３】
前記時間計測手段と前記入出力兼用端子とを接続するトライステートバッファを更に備え、
前記トライステートバッファへのイネーブル信号の入力に応じて、前記時間計測手段と前記入出力兼用端子とが実質的に接続／切断される、
ことを特徴とする請求項１に記載の光半導体集積回路装置。
【請求項４】
前記時間計測手段と前記入出力兼用端子とを接続する接続スイッチを更に備え、
前記接続スイッチへのイネーブル信号の入力に応じて、前記時間計測手段と前記入出力兼用端子とが実質的に接続／切断される、
ことを特徴とする請求項１に記載の光半導体集積回路装置。
【請求項５】
前記イネーブル信号を入力するリセット端子を更に備える、
ことを特徴とする請求項３に記載の光半導体集積回路装置。
【請求項６】
前記時間計測手段と前記入出力兼用端子との切断期間内において、
前記入出力兼用端子を介して前記変換係数制御手段へ入力信号が入力され、
前記時間計測手段と前記入出力兼用端子との接続期間内において、
前記時間計測手段が前記時間を計測する、
ことを特徴とする請求項３に記載の光半導体集積回路装置。
【請求項７】
前記リセット端子に入力されたイネーブル信号を、前記時間計測手段の前記基準時刻を与えるリセット信号として兼用するように、前記リセット端子と前記時間計測手段とは接続されている、
ことを特徴とする請求項５に記載の光半導体集積回路装置。
【請求項８】
前記電荷電圧変換手段は、
前記光検出素子に一方のラインが接続されたカレントミラー回路と、
前記カレントミラー回路の他方のラインに接続された可変容量のキャパシタと、
を備えることを特徴とする請求項５に記載の光半導体集積回路装置。
【請求項９】
前記変換係数制御手段は、その入力信号に応じて前記キャパシタの容量を制御し、
前記変換係数はこの容量に依存する、
ことを特徴とする請求項８に記載の光半導体集積回路装置。
【請求項１０】
前記カレントミラー回路の入力側ラインと出力側ラインを流れる電流比は可変であって、
前記一方のラインを前記入力側ラインとし、
前記他方のラインを前記出力側ラインとし、
前記変換係数制御手段は、その入力信号に応じて前記電流比を制御し、
前記変換係数はこの電流比に依存する、
ことを特徴とする請求項８又は９に記載の光半導体集積回路装置。
【請求項１１】
前記変換係数制御手段は、
前記入出力兼用端子からの入力パルス数をカウントするカウンタと、
前記カウンタの出力に応じて前記変換係数を決定するデコーダと、
を備えることを特徴とする請求項１に記載の光半導体集積回路装置。
【請求項１２】
前記時間計測手段は、
前記リセット信号の入力に応じてワンショットパルスを発生する第1ワンショット回路と、
前記比較器の出力の切り替わりに応じてワンショットパルスを発生する第2ワンショット回路と、
前記第1及び第2のワンショット回路の出力に応じて出力が切り替わるフリップフロップと、
を備えることを特徴とする請求項７に記載の光半導体集積回路装置。
【請求項１３】
前記電荷電圧変換手段は、
前記光検出素子に一方のラインが接続されたカレントミラー回路と、
前記カレントミラー回路の他方のラインに接続された可変容量のキャパシタと、
前記他方のラインと前記キャパシタとを接続する接続スイッチと、
を備え、
前記リセット信号の入力に同期して発生した前記フリップフロップの出力によって、前記キャパシタへの電荷が蓄積されるように前記接続スイッチが接続されることを特徴とする請求項１２に記載の光半導体集積回路装置。
【請求項１４】
前記電荷電圧変換手段は、
前記キャパシタと固定電位とを接続する放電スイッチを更に備え、
前記第2ワンショット回路の出力に同期して発生した前記フリップフロップの出力によって、前記キャパシタに蓄積された電荷が放電されるように前記放電スイッチが接続されることを特徴とする請求項１３に記載の光半導体集積回路装置。
【請求項１５】
前記光検出素子に対してカレントミラー回路を介して並列に接続されたダミー光検出素子と、
前記ダミー光検出素子上に設けられた遮光体と、
を備えることを特徴とする請求項８に記載の光半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体集積回路装置に関する。
【背景技術】
【０００２】
従来、ＣｄＳ等を用いた光検出素子が知られている。また、シリコンフォトダイオードを光検出素子として用いた光集積回路も知られている（例えば、下記特許文献１）。
【特許文献１】特開平６−１８９２０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、広いダイナミックレンジを実現するために単純な構成で感度を変化することができるものが望まれており、特に、ＣｄＳに代わって車載用光半導体に用いることができる小型の光半導体集積回路装置が望まれていた。
【０００４】
本発明は、このような課題に鑑みてなされたものであり、簡易な構成で感度を変化することができ、それによってダイナミックレンジを広げることが容易にできる光半導体集積回路装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上述の課題を解決するため、第1の光半導体集積回路装置は、光検出素子と、光検出素子から出力される電荷量に応じた電圧を発生する電荷電圧変換手段と、この電圧が入力される比較器と、基準時刻から比較器の出力が切り替わるまでの時間を計測する時間計測手段と、電荷電圧変換手段の変換係数を制御する変換係数制御手段と、変換係数制御手段への入力信号を外部から入力し、且つ、時間計測手段からの出力信号を外部に取り出すための入出力兼用端子とを備えることを特徴とする。
【０００６】
光検出素子に入射した光の光量に応じて光検出素子から電流が出力される。この光検出素子から出力される電荷量を電圧に変換し、この電圧が比較器の基準電圧を超えた場合には比較器の出力が切り替わる。時間計測手段は、基準時刻から切り替わり時刻までの時間を計測しており、したがって、時間計測手段の出力パルス幅は、光検出素子に入射した光の光量、すなわち光検出素子から出力される電荷量に反比例することとなる。
【０００７】
この時間計測手段の出力を入出力兼用端子から外部に取り出すことで、光検出素子に入射した光量を検出することができるが、この入出力兼用端子には外部からの入力信号が入力される。この入力信号は、変換係数制御手段に入力され、電荷電圧変換手段の変換係数を変化させる。すなわち、電荷量の電圧への変換係数が変化する。比較器への入力信号の大きさは、変換係数を調整することで制御することができる。
【０００８】
換言すれば、電荷量が大きい場合においても変換係数を小さくすることで比較器への入力を小さくすることができ（但し、電荷量の変化量に対しては電圧変化量も小さくなる：低精度：低感度：高光量領域に対応）、電荷量が小さい場合においても変換係数を大きくすることで比較器への入力を大きくすることができ（但し、電荷量の変化量に対しては電圧変化量は大きくなる：高精度・高感度：低光量領域に対応）。
【０００９】
特に、本装置では、これら感度の外部からの変更と、光量計測の出力の取出を入出力兼用端子から行うことができるため、簡易な構成で感度を変化することができることとなり、それによりダイナミックレンジを容易に広げることができる。
【００１０】
第2の光半導体集積回路装置は、第1の光半導体集積回路装置において、光検出素子、電荷電圧変換手段、比較器、時間計測手段、及び変換係数制御手段をモールドする樹脂パッケージを更に備え、入出力兼用端子は、樹脂パッケージ内から外部に延びていることを特徴とする。
【００１１】
この場合、樹脂パッケージ内から外部に延びた入出力兼用端子を制御用のコンピュータに電気的に接続することで、コンピュータからの入力信号を入出力兼用端子を介して受信することができると共に、その出力信号をコンピュータに入力することができる。また、樹脂パッケージは、モールドされた各素子を保護すると共に、紫外線〜赤外線に至る波長帯域において透明であるため、光検出素子に樹脂パッケージを介して光を入射させることができる。また、樹脂パッケージは軽量であるという利点を有する。
【００１２】
第３の光半導体集積回路装置は、第1の光半導体集積回路装置において、時間計測手段と入出力兼用端子とを接続するトライステートバッファを更に備え、トライステートバッファへのイネーブル信号の入力に応じて、時間計測手段と入出力兼用端子とが実質的に接続／切断されることを特徴とする。
【００１３】
すなわち、トライステートバッファを用いて、時間計測手段と入出力兼用端子とを分離することができ、入出力兼用端子から入力された入力信号は、分離時には変換係数制御回路に入力することができる。
【００１４】
第３の変形の光半導体集積回路装置は、第1の光半導体集積回路装置において、時間計測手段と入出力兼用端子とを接続する接続スイッチを更に備え、接続スイッチへのイネーブル信号の入力に応じて、時間計測手段と入出力兼用端子とが実質的に接続／切断されることを特徴とする。
【００１５】
すなわち、接続スイッチを用いて、時間計測手段と入出力兼用端子とを分離することができ、入出力兼用端子から入力された入力信号は、分離時には変換係数制御回路に入力することができる。
【００１６】
第４の光半導体集積回路装置は、第３の光半導体集積回路装置において、イネーブル信号を入力するリセット端子を更に備えることを特徴とする。すなわち、リセット端子を介してイネーブル信号を入力することができる。
【００１７】
第５の光半導体集積回路装置は、第３の光半導体集積回路装置において、（Ａ）時間計測手段と前記入出力兼用端子との切断期間内において、入出力兼用端子を介して変換係数制御手段へ入力信号が入力され、（Ｂ）時間計測手段と入出力兼用端子との接続期間内において、時間計測手段が前記時間を計測することを特徴とする。
【００１８】
すなわち、イネーブル信号の入力によって、時間計測手段と入出力兼用端子とは接続・切断されるが、切断期間においては、入出力兼用端子を介して変換係数制御手段へ入力信号を入力しても時間計測手段には影響を与えず、また、接続期間内においては、時間計測手段が時間を計測した信号を入出力兼用端子から外部に取り出すことができる。
【００１９】
第６の光半導体集積回路装置は、第４の光半導体集積回路装置において、リセット端子に入力されたイネーブル信号を、時間計測手段の基準時刻を与えるリセット信号として兼用するように、リセット端子と時間計測手段とは接続されていることを特徴とする。
【００２０】
すなわち、リセット端子はイネーブル信号としても機能するリセット信号の兼用入力端子であり、リセット信号の入力によって、時間計測手段による時間計測の基準時刻を与えることができると共に、時間計測手段と入出力兼用端子の接続を切断して入出力兼用端子への外部からの入力信号の時間計測手段への影響を除去することができる。
【００２１】
第７の光半導体集積回路装置は、第４の光半導体集積回路装置において、電荷電圧変換手段は、光検出素子に一方のラインが接続されたカレントミラー回路と、カレントミラー回路の他方のラインに接続された可変容量のキャパシタとを備えることを特徴とする。
【００２２】
光検出素子から出力される電流に比例した電流が、カレントミラー回路の他方のラインに流れ、この電流の時間積分値に比例した電荷がキャパシタ内に蓄積され、キャパシタの両端間には、光検出素子から出力される電流の時間積分値、すなわち、電荷に比例した電圧が発生する。この電圧は、比較器に入力されるため、電荷量に対応する電圧が基準電圧を超えると、比較器の出力が切り替わる。基準時刻から比較器の切り替わり時刻までの時間は、光検出素子から出力される電荷量に逆比例する。
【００２３】
第８の光半導体集積回路装置は、第７の光半導体集積回路装置において、変換係数制御手段は、その入力信号に応じてキャパシタの容量を制御し、変換係数はこの容量に依存することを特徴とする。
【００２４】
すなわち、キャパシタの容量が大きい場合には、比較器への入力電圧は小さくなるため（電圧＝電荷／容量）、比較器の出力切り替わり時刻は遅くなり、この装置の感度が低くなり、高い光量に対応できる。キャパシタの容量が小さい場合には、比較器への入力電圧は大きくなるため（電圧＝電荷／容量）、比較器の出力切り替わり時刻は早くなり、この装置の対応できる光量は低くなるが、電荷量変化に対する比較器への入力電圧変動は大きくなるため、検出感度は増加する。変換係数は、電圧に対する電荷の変換係数を規定するが、キャパシタの容量を制御することによっても、この変換係数を制御することができる。
【００２５】
第９の光半導体集積回路装置は、第７又は第8の光半導体集積回路装置において、カレントミラー回路の入力側ラインと出力側ラインを流れる電流比は可変であって、一方のラインを前記入力側ラインとし、他方のラインを出力側ラインとし、変換係数制御手段は、その入力信号に応じてこの電流比を制御し、変換係数はこの電流比に依存することを特徴とする。
【００２６】
すなわち、変換係数を決定するのは、キャパシタに単位時間当たりに流れ込む電荷量であってもよい。キャパシタに流れ込む電流は、カレントミラーの入力側ラインと出力側ラインを流れる電流比によって制御することができる。この装置では、電流比が可変であるので、変換係数を制御し、検出感度を制御することができる。なお、電圧＝電荷／容量の関係から、キャパシタへ流れ込む電荷量の増減は、容量の増減とは逆の効果を奏する。
【００２７】
第１０の光半導体集積回路装置は、第１の光半導体集積回路装置において、変換係数制御手段は、入出力兼用端子からの入力パルス数をカウントするカウンタと、カウンタの出力に応じて前記変換係数を決定するデコーダとを備えることを特徴とする。
【００２８】
カウンタの出力に対応づけて変換係数を決定すると、例えば、キャパシタの合成容量が当該変換係数になるように制御できるので、外部からの入力信号に応じて検出感度を調整することができる。
【００２９】
第１１の光半導体集積回路装置は、第６の光半導体集積回路装置において、時間計測手段は、リセット信号の入力に応じてワンショットパルスを発生する第1ワンショット回路と、比較器の出力の切り替わりに応じてワンショットパルスを発生する第2ワンショット回路と、第1及び第2のワンショット回路の出力に応じて出力が切り替わるフリップフロップとを備えることを特徴とする。
【００３０】
フリップフロップの出力は、時間計測の基準時刻を与えるリセット信号（第1ワンショット回路のパルス）と、時間計測の終了時刻を与える比較器の出力（第2ワンショット回路のパルス）に応じて切り替わるので、時間計測信号、すなわち、光検出素子に入射した光量に比例したパルス幅の方形波を出力することができる。
【００３１】
第１２の光半導体集積回路装置は、第１１の光半導体集積回路装置において、電荷電圧変換手段は、光検出素子に一方のラインが接続されたカレントミラー回路と、カレントミラー回路の他方のラインに接続された可変容量のキャパシタと、他方のラインとキャパシタとを接続する接続スイッチとを備え、リセット信号の入力に同期して発生したフリップフロップの出力によって、キャパシタへの電荷が蓄積されるように接続スイッチが接続されることを特徴とする。
【００３２】
この場合、リセット信号の入力に同期して、時間計測の基準時刻が与えられ、接続スイッチは接続され、キャパシタへの電荷の蓄積が開始する。
【００３３】
第１３の光半導体集積回路装置は、第１２の光半導体集積回路装置において、電荷電圧変換手段は、キャパシタと固定電位とを接続する放電スイッチを更に備え、第2ワンショット回路の出力に同期して発生したフリップフロップの出力によって、キャパシタに蓄積された電荷が放電されるように放電スイッチが接続されることを特徴とする。
【００３４】
この場合、第2ワンショット回路の出力によって、時間計測の終了時刻が与えられるので、この場合には、放電スイッチを接続してキャパシタ内に蓄積された電荷を固定電位に放電する。なお、電荷の蓄積と放電は電荷の極性によるため、固定電位が正の電源などに接続されている場合には放電スイッチの接続時には正の電荷が流入することとなるが、この場合には、蓄積時にはキャパシタに負の電荷を蓄積するものとし、放電時には負の電荷が放電されたことと解すればよい。また、蓄積時と放電時の電荷量の差分をキャパシタの出力電圧とする構成も考えられる。
【００３５】
第１４の光半導体集積回路装置は、第７の光半導体集積回路装置において、光検出素子に対してカレントミラー回路を介して並列に接続されたダミー光検出素子と、ダミー光検出素子上に設けられた遮光体とを備えることを特徴とする。ダミー光検出素子への光の入射は遮光体によって遮られているので、このカレントミラー回路のダミー光検出素子側のラインには暗電流が流れる。この暗電流は、光検出用の光検出素子に流れる暗電流と等しいものと推定できるので、キャパシタ側に接続されるカレントミラー回路の他方のラインには、暗電流が除去された電流が流れることとなる。
【発明の効果】
【００３６】
本発明の光半導体集積回路装置によれば、簡易な構成で感度を変化することができ、それによりダイナミックレンジを広げることができる。
【発明を実施するための最良の形態】
【００３７】
以下、実施の形態に係る光半導体集積回路装置について説明する。なお、同一要素には同一符号を用い、重複する説明は省略する。
【００３８】
図１は光半導体集積回路装置（光ＩＣ）１００の平面図である。
【００３９】
光ＩＣ１００は、樹脂パッケージ１１内にモールドされたモノシリック半導体チップ１０を備えており、この半導体チップ１０には、４本のリードピン１，２，３，４が電気的に接続されており、それぞれ樹脂パッケージ１１内から外部に延びている。リードピン１は、リセット端子、リードピン２はＧＮＤ（グランド）端子、リードピン３は電源端子、リードピン４は入出力兼用端子である。
【００４０】
図２は光ＩＣのモノシリック半導体チップ１０上に形成された回路を説明するための回路図である。
【００４１】
光ＩＣ１００は、各リードピン１〜４を介してコンピュータＣＰに接続される。リセット端子１からは、コンピュータＣＰからリセット信号ＲＥＳＥＴが入力され、入出力兼用端子４にはコンピュータＣＰから入力信号ＩＮＰＵＴが入力され、内部から出力信号ＯＵＴＰＵＴが出力される。グランド端子２は接地されており、電源端子３は電源３１を介して接地され、電源３１に並列にキャパシタ３２が挿入してある。
【００４２】
光ＩＣ１００の半導体チップ１０は、光検出素子（本例ではフォトダイオード）１０ａと、光検出素子１０ａから出力される電荷量に応じた電圧Ｖを発生する電荷電圧変換回路（手段）１０ｂと、この電圧Ｖが入力される比較器１０ｃと、基準時刻ｔＲＥＳＥＴから比較器１０ｃの出力が切り替わるまでの時間T0を計測する時間計測回路（手段）１０ｄと、電荷電圧変換回路１０ｂの変換係数αを制御する変換係数制御回路（手段）１０ｆと、時間計測回路からの出力が変換係数制御回路に入らないようにするANDゲート１０ｇを備えている。
【００４３】
また、光ＩＣ１００は、上述のように、変換係数制御回路１０ｆへの入力信号ＩＮＰＵＴを外部から入力し、且つ、時間計測回路１０ｄからの出力信号ＯＵＴＰＵＴを外部に取り出すための入出力兼用端子４とを備えている。
【００４４】
さらに、光ＩＣ１００の半導体チップ１０は、時間計測回路１０ｄと入出力兼用端子４とを接続するトライステートバッファ１０ｅを更に備えており、トライステートバッファへ１０ｄのイネーブル信号（制御信号：リセット信号ＲＥＳＥＴ）の入力に応じて、時間計測回路１０ｄと入出力兼用端子４とが実質的に接続／切断される。トライステートバッファ（インバータ）１０ｅは、通常のバッファやインバータの出力をイネーブル信号のレベルにより、ハイインピーダンスにする事ができるタイプのバッファである。なお、ハイインピーダンスとは、出力端子が内部回路から切り離されたのと同じ状態である。
【００４５】
トライステートバッファ１０ｅによって、時間計測回路１０ｄと入出力兼用端子４とは必要に応じて分離され、入出力兼用端子４から入力された入力信号ＩＮＰＵＴは、分離時には変換係数制御回路１０ｆに入力される。なお、イネーブル信号はリセット端子１から入力される。トライステートバッファ１０ｅは、接続スイッチで置き換えることも可能であるし、接続スイッチの前または後ろにバッファをおいて信号を増幅しても良い。
【００４６】
なお、上述の光検出素子１０a、電荷電圧変換回路１０ｂ、比較器１０ｃ、時間計測回路１０ｄ、及び変換係数制御回路１０ｆ、トライステートバッファ１０ｅ、ANDゲート１０ｇは、樹脂パッケージ１１（図１参照）内にモールドされている。樹脂パッケージ１１内から外部に延びた入出力兼用端子４を制御用のコンピュータＣＰに電気的に接続すると、コンピュータＣＰからの入力信号ＩＮＰＵＴを入出力兼用端子４を介して受信することができる。出力信号ＯＵＴＰＵＴはコンピュータＣＰに入力することができる。樹脂パッケージ１１は、モールドされた各素子を保護すると共に、紫外線〜赤外線に至る波長帯域において透明であるため、光検出素子１０ａに樹脂パッケージ１１を介して光を入射させることができる（図１参照）。また、樹脂パッケージ１１は軽量であるという利点を有する。
【００４７】
光が樹脂パッケージ１１を透過して、光検出素子１０ａに入射すると、光検出素子１０ａに入射した光の光量に応じて光検出素子１０ａから電流が出力される。この光検出素子１０ａから出力された電荷量（ｑ）は、電荷電圧変換回路１０ｂによって電圧Ｖに変換され、この電圧Ｖが比較器１０ｃへ入力される基準電圧Ｖｒｅｆを超えた場合には、比較器１０ｃの出力が切り替わる。時間計測回路１０ｄは、基準時刻ｔＲＥＳＥＴから切り替わる時刻ｔＣＯＭまでの時間Ｔ０を計測しており、したがって、時間計測回路１０ｄの出力のパルス幅は、光検出素子１０ａに入射した光の光量、すなわち光検出素子１０ａから出力された電荷量ｑに反比例することとなる。
【００４８】
時間計測回路１０ｄの出力を入出力兼用端子４から外部に取り出すことで、光検出素子１０ａに入射した光量を検出することができる。
【００４９】
入出力兼用端子４からの入力信号は、変換係数制御回路１０ｆに入力され、電荷電圧変換回路１０ｂの変換係数αを変化させる。
【００５０】
変換係数αは、Ｖ＝α×ｑ＝（Ｋ／Ｃｘ）×ｑで与えられる。後述するが、Kはカレントミラー回路の増倍係数、Cxは合成容量であり、それぞれ変化可能な物理量である。
【００５１】
電荷量ｑの電圧Ｖへの変換係数αは可変であるが、比較器１０ｃへの入力信号Ｖの大きさは、変換係数αを調整することで制御することができる。すなわち、電荷量ｑが大きい場合においても、変換係数αを小さくすることで比較器１０ｃへの入力を小さくすることができ、この場合、電荷量の変化量に対しては電圧変化量も小さくなり、低精度であるが、低感度とすることができ、高い光量まで対応できる。
【００５２】
また、電荷量ｑが小さい場合においても、変換係数αを大きくすることで比較器１０ｃへの入力を大きくすることができ、電荷量の変化量に対しては電圧変化量は大きくなり、高精度、高感度であるが、対応できる光量は低くなる。
【００５３】
本装置では、これら感度の外部からの変更と、光量計測の出力の取出を入出力兼用端子４から行うことができるため、簡易な構成で感度を変化することができることとなり、それによりダイナミックレンジを容易に広げることができる。
【００５４】
この変換係数αは、トライステートバッファ１０ｅを切断したリセット信号ＲＥＳＥＴの入力時に切り替えられる。トライステートバッファ１０ｅの切断時の期間を（Ａ）、接続時の期間を（Ｂ）とすると、以下のように入力信号ＩＮＰＵＴは入力される。
【００５５】
（Ａ）時間計測回路１０ｄと入出力兼用端子４との切断期間内において、入出力兼用端子４を介して変換係数制御回路１０ｆへ入力信号が入力される。すなわち、イネーブル信号（ＲＥＳＥＴ）の入力によって、時間計測回路１０ｄと入出力兼用端子４とは接続・切断されるが、切断期間においては、入出力兼用端子４を介して変換係数制御回路１０ｆへ入力信号ＩＮＰＵＴを入力しても、時間計測回路１０ｄには影響を与えない。この際、イネーブル信号（RESET）がHレベルなので、ANDゲート１０ｇにより、入出力兼用端子４に入力された信号は変換係数制御回路へ入力される。
【００５６】
（Ｂ）時間計測回路１０ｄと入出力兼用端子４との接続期間内において、時間計測回路１０ｄが時間Ｔ０を計測する。接続期間内においては、時間計測回路１０ｄが時間Ｔ０を計測した信号を入出力兼用端子４から外部に取り出すことができる。この際、イネーブル信号（RESET）がLレベルなのでANDゲートにより時間計測回路の出力は変換係数制御回路に入力されることがない。
【００５７】
なお、リセット端子１に入力されたイネーブル信号（ＲＥＳＥＴ）は、時間計測回路１０ｄの基準時刻ｔＲＥＳＥＴを与えるリセット信号RESETとして兼用されており、リセット端子１と時間計測回路１０ｄとは、このように接続されている。リセット端子１はイネーブル信号（ＲＥＳＥＴ）としても機能するリセット信号ＲＥＳＥＴの兼用入力端子であり、リセット信号ＲＥＳＥＴの入力によって、時間計測回路１０ｄによる時間計測の基準時刻ｔＲＥＳＥＴを与えることができると共に、時間計測回路１０ｄと入出力兼用端子４の接続を切断して入出力兼用端子４への外部からの入力信号ＩＮＰＵＴの時間計測回路１０ｄへの影響を除去することができる。
【００５８】
図３は電荷電圧変換回路の回路図である。
【００５９】
電荷電圧変換回路１０ｂは、光検出素子１０ａに一方のラインが接続されたカレントミラー回路ＣＭと、カレントミラー回路ＣＭの他方のラインに接続された可変容量のキャパシタとを備えている。
【００６０】
光検出素子１０ａを流れる電流ＩＰＤに比例した電流Ｋ・ＩＰＤが、カレントミラー回路ＣＭの他方のラインに流れ、この電流の時間積分値に比例した電荷がキャパシタＣｘ（便宜上、合成容量をＣｘで示す）内に蓄積され、キャパシタＣｘの両端間には、光検出素子１０ａに流れた電流の時間積分値、すなわち、電荷ｑに比例した電圧Ｖ＝α×ｑ＝（Ｋ／Ｃｘ）×ｑが発生する。
【００６１】
この電圧Ｖは、基準電圧Ｖｒｅｆと共に比較器１０ｃに入力されるため、電荷量に対応する電圧Ｖが基準電圧Ｖｒｅｆを超えると、比較器１０ｃの出力ＶＣＯＭが切り替わる。基準時刻ｔＲＥＳＥＴから比較器１０ｃの切り替わり時刻ｔＣＯＭまでの時間Ｔ０は、光検出素子１０ａに流れた電荷量ｑに逆比例する。
【００６２】
カレントミラー回路ＣＭの入力側ラインと出力側ラインを流れる電流比は可変であって、光検出素子１０ａが接続された一方のラインを入力側ラインとし、他方のラインを出力側ラインとする。入力側ラインにはトランジスタＴ０が直列に介在し、出力側ライン上にはゲートを共通としてトランジスタＴ１、Ｔ２、Ｔ３が並列に介在している。各トランジスタＴ１，Ｔ２，Ｔ３を流れる電流のＯＮ／ＯＦＦは、それぞれスイッチＳＷＴ１、ＳＷＴ２、ＳＷＴ３の開閉によって制御される。
【００６３】
スイッチＳＷＴ１、ＳＷＴ２、ＳＷＴ３の内、接続状態のスイッチの数が多い場合には電流比の比例定数Ｋは大きくなる。変換係数制御回路１０ｆは、その入力信号ＩＮＰＵＴに応じて、この電流比を制御する。なお、変換係数αはこの電流比に依存する（α＝Ｋ／Ｃｘ）。この場合、変換係数αを決定するのは、キャパシタＣｘに単位時間当たりに流れ込む電荷量である。キャパシタＣｘに流れ込む電流は、カレントミラーＣＭの入力側ラインと出力側ラインを流れる電流比によって制御される。本例では、電流比が可変であるので、変換係数αを制御し、検出感度を制御することができる。なお、電圧＝電荷／容量の関係から、キャパシタＣｘへ流れ込む電荷量の増減は、容量の増減とは逆の効果を奏する。
【００６４】
容量Ｃｘの増減の効果について説明する。
【００６５】
変換係数制御回路１０ｆは、その入力信号ＩＮＰＵＴに応じてキャパシタＣｘの容量（Ｃｘ）を制御する。上述のように、変換係数αはこの容量に依存する（α＝Ｋ／Ｃｘ）。キャパシタの容量Ｃｘが大きい場合には、比較器１０ｃへの入力電圧Ｖは小さくなるため（電圧＝電荷／容量）、比較器１０ｃの出力切り替わり時刻ｔＣＯＭは遅くなり、この装置の感度が低くなり高い光量に対応できる。キャパシタＣｘの容量（Ｃｘ）が小さい場合には、比較器１０ｃへの入力電圧Ｖは大きくなるため（電圧＝電荷／容量）、比較器１０ｃの出力切り替わり時刻ｔＣＯＭは早くなり、この装置の対応できる光量は低くなるが、電荷量変化に対する比較器１０ｃへの入力電圧変動は大きくなるため、検出感度は増加する。このように、キャパシタＣｘの容量（Ｃｘ）を制御すると、この変換係数αを制御することができる。
【００６６】
カレントミラー回路ＣＭの出力側ラインと可変容量のキャパシタＣｘとの間には、これらを接続する接続スイッチＳＷＢが介在している。リセット信号ＲＥＳＥＴの入力に同期して発生した第１特定出力（Ｑ＝Ｈレベル：スイッチ接続）によって、キャパシタＣｘへの電荷が蓄積されるように接続スイッチＳＷＢが接続される。この場合、リセット信号の入力に同期して、時間計測の基準時刻ｔＲＥＳＥＴが与えられ、接続スイッチＳＷＢは接続され、キャパシタＣｘへの電荷の蓄積が開始する。
【００６７】
電荷電圧変換回路１０ｂは、キャパシタＣｘと固定電位（本例ではグランド電位）とを接続する放電スイッチＳＷＲ２を更に備え、比較器１０ｃの切り替わり時の第２特定出力（Ｑ＝Ｌレベル：スイッチ切断）によって、キャパシタＣｘに蓄積された電荷が放電されるように放電スイッチＳＷＲ２が接続される（Ｑバー：スイッチ接続）。
【００６８】
なお、第１特定出力Ｑ＝Ｈレベルは、後述のフリップフロップＦＦの出力であり、第２特定出力Ｑ＝Ｌレベルは、後述の第2ワンショット回路ＯＳ２の出力に同期して発生したフリップフロップＦＦの出力である。なお、Ｑ＝Ｌレベルの場合には、出力側ラインを固定電位（グランド電位）に接続するリセットスイッチＳＷＲ１も接続される。
【００６９】
すなわち、リセット信号の立下り時刻（基準時刻ｔＲＥＳＥＴ）に同期して、接続スイッチＳＷＢが接続されて電荷蓄積がなされ、リセットスイッチＳＷＲ１及び放電スイッチＳＷＲ２は切断され、比較器１０ｃの出力の切り替わり時刻ｔＣＯＭに同期して、リセットスイッチＳＷＲ１及び放電スイッチＳＷＲ２は接続され、接続スイッチＳＷＢは切断される。
【００７０】
図４はキャパシタの両端電圧Ｖの時間的変化を示すグラフである。
【００７１】
基準時刻ｔＲＥＳＥＴから電圧Ｖは上昇し、電圧がＶｒｅｆに到達したとき、すなわち、時刻ｔＣＯＭになったときに電圧Ｖは０となる。これらの基準時刻ｔＲＥＳＥＴと時刻ｔＣＯＭの間の時刻が計測時間Ｔ０となる。
【００７２】
図５は時間計測回路１０ｄの回路図である。
【００７３】
時間計測回路１０ｄは、リセット信号ＲＥＳＥＴ（電圧をＶＲＥＳＥＴとする）の入力に応じてワンショットパルスを発生する第1ワンショット回路ＯＳ１と、比較器１０ｃの出力の切り替わり（本例では立下り時刻）に応じて（比較器出力電圧をＶＣＯＭとする）ワンショットパルスを発生する第2ワンショット回路ＯＳ２と、第1及び第2のワンショット回路ＯＳ１，ＯＳ２の出力に応じて出力が切り替わるフリップフロップＦＦとを備えている。
【００７４】
図６はＳＲフリップフロップの入出力対応表である。
【００７５】
ＳＲ（セットリセット）フリップフロップＦＦは、もっとも基本的なフリップフロップＦＦであり、セット入力端子Ｓと、リセット入力端子Ｒ、出力端子Ｑ，Ｑバー（ＱのＮＯＴ）を有している。ＳＲフリップフロップＦＦは、端子Ｓ，Ｒをともに０とすると、出力端子Ｑは以前の状態を保持する。端子Ｓを０、端子Ｒを１とすると、端子Ｑは０となる。端子Ｓを１、端子Ｒを０とすると、端子Ｑは１となる。端子Ｓ，Ｒがともに１となるのは禁止されている。なお、ここでは、Ｈレベルを「０」（スイッチ接続）、Ｌレベルを「１」（スイッチ切断）とする。
【００７６】
フリップフロップＦＦの出力は、時間計測の基準時刻ｔＲＥＳＥＴを与えるリセット信号（第1ワンショット回路ＯＳ１のパルス：ＬレベルでＳ端子に入力）と、時間計測の終了時刻ｔＣＯＭを与える比較器１０ｃの出力（第2ワンショット回路ＯＳ２のパルス：ＬレベルでＲ端子に入力）に応じて切り替わる。したがって、フリップフロップＦＦは、時間計測信号、すなわち、光検出素子１０ａに入射した光量に比例したパルス幅の方形波を出力することができる。
【００７７】
図３においては、第2ワンショット回路ＯＳ２の出力（Ｒ端子にＬレベル）によって、時間計測の終了時刻ｔＣＯＭが与えられるので、ＱはＬレベル（スイッチ切断）となり、ＱバーはＨレベル（スイッチ接続）となり、この場合には、放電スイッチＳＷＲ２を接続してキャパシタＣｘ内に蓄積された電荷を固定電位に放電する。
【００７８】
なお、電荷の蓄積と放電は電荷の極性によるため、固定電位が正の電源などに接続されている場合には放電スイッチＳＷＲ２の接続時には正の電荷が流入することとなるが、この場合には、蓄積時にはキャパシタに負の電荷を蓄積するものとし、放電時には負の電荷が放電されたことと解すればよい。また、蓄積時と放電時の電荷量の差分をキャパシタの出力電圧とする構成も考えられる。
【００７９】
図７は変換係数制御回路の回路図である。
【００８０】
変換係数制御回路１０ｆは、入出力兼用端子４からの入力パルス数をカウントするカウンタ１０ｆ１と、カウンタ１０ｆ１の出力に応じて変換係数αを決定するデコーダ１０ｆ２とを備えている。カウンタ１０ｆ１の出力に対応づけて変換係数αを決定すると、例えば、キャパシタの合成容量Ｃｘが変換係数αになるように制御できるので、外部からの入力信号ＩＮＰＵＴに応じてダイナミックレンジ及び検出感度を調整することができる。
【００８１】
また、変換係数αは、電流比Ｋにも比例するため、カウンタ１０ｆ１の出力に対応づけて、電流比Ｋを変えることもできる。
【００８２】
キャパシタＣｘは、比較器１０ｃの入力端子とグランド電位との間に並列に接続された複数のキャパシタＣ１、Ｃ２，Ｃ３を有しており、各キャパシタＣ１、Ｃ２，Ｃ３を有効に機能させるためには、比較器１０ｃの入力端子（反転入力端子）と各キャパシタＣ１、Ｃ２，Ｃ３間をそれぞれ接続する複数のスイッチＳＷＣ１、ＳＷＣ２、ＳＷＣ３を接続する。この接続数が多いほど、合成容量Ｃｘは大きくなり、感度は低くなり、高い光量まで対応できる。
【００８３】
また、カレントミラー側のスイッチＳＷＴ１、ＳＷＴ２，ＳＷＴ３の接続数が大きいほど、電流比Ｋは大きくなり、感度は高くなり、対応できる光量は低くなる。なお、変換係数α＝Ｋ／Ｃｘである。また、トランジスタの数は入力側及び出力側とも調整することができる。
【００８４】
図８はデコーダの出力の一例を示す入出力対応表である。
【００８５】
各スイッチの接続を示すビットを「０」、切断を示すビットを「１」とする。入力されたパルス数が０〜８の場合、カウンタ出力、デコーダ出力が示される。入力信号ＩＮＰＵＴのパルス数が０〜２である場合、電流比Ｋが大の場合において、感度レンジがそれぞれ、低（Ｌ）、中（Ｍ）、高（Ｈ）を示す。入力パルス数が多いほど、感度は低くなる。
【００８６】
図９は各種信号のタイミングチャートである。
【００８７】
リセット信号ＲＥＳＥＴがＨレベルの期間ｔｒにおいては、トライステートバッファ１０ｅは切断されており、入出力兼用端子４は入力ピンとして機能し、変換係数αの調整が行われる。例えば、感度レンジがＨのときには、２つのパルスが入力され、キャパシタＣ１〜Ｃ３が全て接続され、感度が低くなる。
【００８８】
リセット信号の立下り時において、フリップフロップＦＦのＳ端子にＬレベルが入力されることで、時間計測回路１０ｄ（フリップフロップＦＦ）の出力ＱはＨレベルとなり、電荷蓄積が開始される。トライステートバッファ１０ｅは接続される。電荷に比例した電圧Ｖが、比較器１０ｃの基準電圧Ｖｒｅｆを超えた場合には、フリップフロップＦＦのＲ端子にＬレベルが入力され、時間計測回路１０ｄ（フリップフロップＦＦ）の出力ＱはＬレベルとなり、電荷放電が行われる。次のリセット信号が入力されるまでは、トライステートバッファ１０ｅは接続されており、入出力兼用端子４は出力ピンとして機能する。時間計測回路１０ｄからは、光量に比例したパルス幅Ｔ０を有する方形波が出力されることとなる。
【００８９】
図１０は入射光量（ａ．ｕ．）に対するパルス幅（ｓ）の関係を示すグラフである。感度レンジＬ，Ｍ，Ｈに応じて、パルス幅を変えることができる。なお、同図は、電源電位を３Ｖとし、入射光の波長は６５０ｎｍ、温度は２５℃のときのグラフである。
【００９０】
図１１は波長（ｎｍ）に対する相対感度（ａ．ｕ．）の関係を示すグラフである。
【００９１】
この例の光検出素子１０ａは、シリコンフォトダイオードであり、紫外線〜赤外線までの光に対して感度を有する。なお、上述の樹脂パッケージ１１は、透明であるため、これらの光を透過する。
【００９２】
図１２はダミー光検出素子と遮光体を備えた光ＩＣの部分回路図である。
【００９３】
本例では、光検出素子１０ａに対してカレントミラー回路ＣＭ’を介して並列に接続されたダミー光検出素子１０ａ’と、ダミー光検出素子１０ａ’上に設けられた遮光体ＳＬＤとを更に備えたものが開示されている。ダミー光検出素子１０ａ’への光の入射は遮光体ＳＬＤによって遮られているので、このカレントミラー回路ＣＭ’のダミー光検出素子１０ａ’側のラインには暗電流が流れる。
【００９４】
この暗電流は、光検出用の光検出素子１０ａに流れる暗電流と等しいものと推定できるので、キャパシタＣｘ側に接続されるカレントミラー回路ＣＭの他方のラインには、暗電流が除去された電流が流れることとなる。
【産業上の利用可能性】
【００９５】
本発明は、光半導体集積回路装置に利用できる。
【図面の簡単な説明】
【００９６】
【図１】光半導体集積回路装置（光ＩＣ）の平面図である。
【図２】光ＩＣのモノシリック半導体チップ上に形成された回路を説明するための回路図である。
【図３】電荷電圧変換回路の回路図である。
【図４】キャパシタの両端電圧Ｖの時間的変化を示すグラフである。
【図５】時間計測回路の回路図である。
【図６】ＳＲフリップフロップの入出力対応表である。
【図７】変換係数制御回路の回路図である。
【図８】デコーダの出力の一例を示す入出力対応表である。
【図９】各種信号のタイミングチャートである。
【図１０】入射光量（ａ．ｕ．）に対するパルス幅（ｓ）の関係を示すグラフである。
【図１１】波長（ｎｍ）に対する相対感度（ａ．ｕ．）の関係を示すグラフである。
【図１２】ダミー光検出素子と遮光体を備えた光ＩＣの部分回路図である。
【符号の説明】
【００９７】
１０ａ・・・光検出素子、１０ｂ・・・電荷電圧変換回路、１０ｃ・・・比較器、１０ｄ・・・時間計測回路、１０ｆ・・・変換係数制御回路、１０ｇ・・・ANDゲート、４・・・入出力兼用端子。
【図１】
2006032438.tif 000003
【図２】
2006032438.tif 000004
【図３】
2006032438.tif 000005
【図４】
2006032438.tif 000006
【図５】
2006032438.tif 000007
【図６】
2006032438.tif 000008
【図７】
2006032438.tif 000009
【図８】
2006032438.tif 000010
【図９】
2006032438.tif 000011
【図１０】
2006032438.tif 000012
【図１１】
2006032438.tif 000013
【図１２】
2006032438.tif 000014