(57)【要約】【課題】  配線に対する膜剥がれや腐食等の不具合が発生せず、高密度で高速動作が可能な半導体装置とその製造方法を提供する。【解決手段】  第１の配線パターン３の表面にＳＲＯ膜９Ａを形成し、この配線パターン３を埋めるようにＳＲＯ膜９Ａの表面全体に比誘電率が低いＦＳＧ膜５Ａを形成する。ＦＳＧ膜５Ａの表面全体にＳＲＯ膜９Ｂを形成し、更にこのＳＲＯ膜９Ｂの表面全体にＦＳＧ膜５Ｂを形成し、このＦＳＧ膜５Ｂの表面を平坦化する。ＦＳＧ膜５Ｂの表面にほぼ一定の膜厚でＳＲＯ膜９Ｃを形成し、このＳＲＯ膜９Ｃ上に配線パターン７を形成する。配線パターン３，７間は、必要に応じて金属製のヴィアプラグ８で接続される。ＳＲＯ膜は弗化水素を捕獲する性質があるので、ヴィアプラグ等の形成時の熱処理でＦＳＧ膜から発生する弗化水素をトラップし、配線パターンへの影響を無くすことができる。【選択図】      図１
2006278493.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に絶縁膜を介して形成された第１の配線パターンと、
前記絶縁膜及び前記第１の配線パターンの表面に形成されたシリコンの含有量が二酸化シリコンの化学量論理組成よりも大きい第１のシリコンリッチ酸化膜と、
前記第１の配線パターンを埋めるように前記第１のシリコンリッチ酸化膜の表面全体に形成された第１の弗素ドープシリコン酸化膜と、
前記第１の弗素ドープシリコン酸化膜の表面全体に形成された第２のシリコンリッチ酸化膜と、
前記第２のシリコンリッチ酸化膜の表面全体に形成され、表面が平坦化された第２の弗素ドープシリコン酸化膜と、
前記第２の弗素ドープシリコン酸化膜の表面にほぼ一定の膜厚で形成された第３のシリコンリッチ酸化膜と、
前記第３のシリコンリッチ酸化膜上に形成され、必要に応じて前記第１の配線パターンとの間が金属製のヴィアプラグで接続された第２の配線パターンとを、
備えたことを特徴とする半導体装置。
【請求項２】
前記第１のシリコンリッチ酸化膜は、膜厚が２０〜７０ｎｍで光の屈折率が１．５以上となるシリコン含有率を有し、前記第１の弗素ドープシリコン酸化膜は、弗素の含有量が７％程度であることを特徴とする請求項１記載の半導体装置。
【請求項３】
半導体基板上に絶縁膜を介して第１の配線パターンを形成する工程と、
前記絶縁膜及び前記第１の配線パターンの表面に、シリコンの含有量が二酸化シリコンの化学量論理組成よりも大きい第１のシリコンリッチ酸化膜を形成する工程と、
前記第１の配線パターンを埋めるように前記第１のシリコンリッチ酸化膜の表面全体に第１の弗素ドープシリコン酸化膜を形成する工程と、
前記第１の弗素ドープシリコン酸化膜の表面全体に第２のシリコンリッチ酸化膜を形成する工程と、
前記第２のシリコンリッチ酸化膜の表面全体に、表面が平坦化された第２の弗素ドープシリコン酸化膜を形成する工程と、
前記第２の弗素ドープシリコン酸化膜の表面にほぼ一定の膜厚で第３のシリコンリッチ酸化膜を形成する工程と、
前記第３のシリコンリッチ酸化膜上に、必要に応じて前記第１の配線パターンとの間を金属製のヴィアプラグで接続した第２の配線パターンを形成する工程とを、
順次行うことを特徴とする半導体装置の製造方法。
【請求項４】
前記第１のシリコンリッチ酸化膜は、高密度プラズマ気相成長法を用いて成膜圧力５ｍＴｏｒｒ程度に保って２０〜７０ｎｍの膜厚に形成することを特徴とする請求項３記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、特に弗素がドープされた絶縁膜で仕切られた多層配線を有する半導体装置の構造とその製造方法に関するものである。
【背景技術】
【０００２】
図２は、従来の多層配線構造の半導体装置を示す断面図である。
この半導体装置は、微細化されて配線ピッチが縮小された集積回路において、配線ピッチの縮小による配線容量の増加を抑えることによって高速動作を可能にすることを目的としたものである。
【０００３】
この半導体装置は、集積回路が形成されたシリコン基板１の表面に絶縁膜であるシリコン酸化膜２が形成され、このシリコン酸化膜２上に第１層目の配線パターン３が形成されている。配線パターン３は、アルミ系合金膜３ａを、チタンや窒化チタン等の高融点金属膜３ｂ，３ｃで挟んだ多層金属膜構造となっている。配線パターン３が形成されたシリコン酸化膜２の表面には、この配線パターン３を保護するための薄いシリコン酸化膜４が形成されている。
【０００４】
配線パターン３とシリコン酸化膜４の表面には、層間絶縁膜として弗素が４〜５％ドープされたシリコン酸化膜（以下、「ＦＳＧ膜」という）５が形成されている。ＦＳＧ膜５の表面は平坦化され、このＦＳＧ膜５の上に剥がれ防止用のシリコン酸化膜６が形成され、このシリコン酸化膜６の上に第２層目の配線パターン７が設けられている。配線パターン７は、配線パターン３と同様に、アルミ系合金膜７ａを、チタンや窒化チタン等の高融点金属膜７ｂ，７ｃで挟んだ構造となっている。配線パターン３，７間は、必要に応じてシリコン酸化膜４、ＦＳＧ膜５及びシリコン酸化膜６を貫通して設けられたタングステン等のヴィアプラグ８で電気的に接続されている。
【０００５】
ここで、層間絶縁膜として使用されたＦＳＧ膜５は、従来から絶縁膜として使用されている通常のシリコン酸化膜に比べて比誘電率を小さくすることができる（通常のシリコン酸化膜の比誘電率４．０程度に対して、４〜５％のＦＳＧ膜５の比誘電率は３．５〜３．７程度）。これにより、同一層における配線パターン３，７の相互間、及び第１層と第２層の配線パターン３，７間の静電容量が低減され、高密度で高速動作が可能な半導体装置を得ることができる。
【０００６】
【特許文献１】特開平１１−３１７４５４号公報
【特許文献２】特開２００２−２５２２８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、前記半導体装置には、次のような課題があった。
ＦＳＧ膜５の成膜後の熱処理工程（例えば、タングステン等のヴィアプラグ８の形成工程）において、このＦＳＧ膜５から弗化水素が発生する。発生した弗化水素は、シリコン酸化膜４を通して配線パターン３との界面まで拡散し、この配線パターン３の表面を腐食させて配線との間に膜剥がれの不具合が発生する。
【０００８】
弗化水素の拡散を抑えるには、通常の二酸化シリコンによるシリコン酸化膜４に代えて、シリコンの含有量が通常の二酸化シリコンの化学量論理組成よりも大きいシリコンリッチ酸化膜（以下、「ＳＲＯ膜」という）を用いることが有効である。ＳＲＯ膜は、シリコンの含有量が酸素よりも多いので、結合手の余ったシリコン原子が存在し、拡散しようとする弗素原子がこのシリコン原子にトラップされてしまうからである。
【０００９】
前記特許文献１，２には、半導体装置製造時の熱処理工程でＦＳＧ膜から発生する弗化水素をトラップするために、ＳＲＯ膜を用いた半導体装置が記載されている。
【００１０】
これらの特許文献１，２に記載されたように、ＦＳＧ膜５の弗素濃度が低い場合は、ＳＲＯ膜の膜厚は薄くてもある程度弗化水素の拡散を抑えることができるが、ＦＳＧ膜５の比誘電率を小さくするために弗素濃度を上げると、これに応じて熱処理工程で発生する弗化水素も増加する。従って、ＦＳＧ膜５の弗素濃度に応じてＳＲＯ膜の膜厚を厚くする必要がある。このため、配線パターン３が、同一層内で接近して設けられている箇所では、配線パターン３の間がＳＲＯ膜で埋められてしまう。ＳＲＯ膜は、通常の二酸化シリコンと同様の比誘電率を有しているので、配線間の静電容量を低減させるという目的を達成することができない。
【００１１】
本発明は、配線に対する膜剥がれや腐食等の不具合が発生せず、高密度で高速動作が可能な半導体装置とその製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１２】
本発明の半導体装置は、半導体基板上に絶縁膜を介して形成された第１の配線パターンと、前記絶縁膜及び前記第１の配線パターンの表面に形成された第１のＳＲＯ膜と、前記第１の配線パターンを埋めるように前記第１のＳＲＯ膜の表面全体に形成された第１のＦＳＧ膜と、前記第１のＦＳＧ膜の表面全体に形成された第２のＳＲＯ膜と、前記第２のＳＲＯ膜の表面全体に形成され、表面が平坦化された第２のＦＳＧ膜と、前記第２のＦＳＧ膜の表面にほぼ一定の膜厚で形成された第３のＳＲＯ膜と、前記第３のＳＲＯ膜上に形成され、必要に応じて前記第１の配線パターンとの間が金属製のヴィアプラグで接続された第２の配線パターンを備えたことを特徴としている。
【００１３】
また、本発明の半導体装置の製造方法は、半導体基板上に絶縁膜を介して第１の配線パターンを形成する工程と、前記絶縁膜及び前記第１の配線パターンの表面に、第１のＳＲＯ膜を形成する工程と、前記第１の配線パターンを埋めるように前記第１のＳＲＯ膜の表面全体に第１のＦＳＧ膜を形成する工程と、前記第１のＦＳＧ膜の表面全体に第２のＳＲＯ膜を形成する工程と、前記第２のＳＲＯ膜の表面全体に、表面が平坦化された第２のＦＳＧ膜を形成する工程と、前記第２のＦＳＧ膜の表面にほぼ一定の膜厚で第３のＳＲＯ膜を形成する工程と、前記第３のＳＲＯ膜上に、必要に応じて前記第１の配線パターンとの間を金属製のヴィアプラグで接続した第２の配線パターンを形成する工程を順次行うことを特徴としている。
【発明の効果】
【００１４】
本発明では、配線パターンの表面を薄いＳＲＯ膜で覆っているので、ヴィアプラグ等の形成時における熱処理によってＦＳＧ膜から弗化水素が発生しても、このＳＲＯ膜によってトラップされて拡散が抑制される。これにより、同一配線層における配線間の狭い領域の絶縁膜、及び層間絶縁膜として比誘電率の小さなＦＳＧ膜を使用しても、弗化水素が配線パターンとの界面まで拡散せず、配線に対する膜剥がれや腐食等の不具合は発生しない。従って、同一配線層の配線間及び配線層間の配線容量を低減することができ、高密度で高速動作が可能な半導体装置が得られるという効果がある。
【発明を実施するための最良の形態】
【００１５】
第１のＳＲＯ膜は、高密度プラズマ気相成長法を用いて成膜圧力５ｍＴｏｒｒ程度に保ち、膜厚が２０〜７０ｎｍで光の屈折率が１．５以上となるシリコン含有率を有するように形成する。また、第１のＦＳＧ膜は、弗素の含有量を７％程度として比誘電率が３．１〜３．３程度の低誘電率となるように形成する。
【００１６】
この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。
【実施例１】
【００１７】
図１は、本発明の実施例を示す多層配線構造の半導体装置の断面図であり、図２中の要素と共通の要素には共通の符号が付されている。
【００１８】
この半導体装置は、集積回路が形成されたシリコン基板１の表面に絶縁膜であるシリコン酸化膜２が形成され、このシリコン酸化膜２上に第１層目の配線パターン３が設けられている。配線パターン３は、アルミ系合金膜３ａを、チタンや窒化チタン等の高融点金属膜３ｂ，３ｃで挟んだ多層金属膜構造となっている。配線パターン３が設けられたシリコン酸化膜２の表面には、この配線パターン３を保護するための薄いＳＲＯ膜９Ａが形成されている。
【００１９】
配線パターン３とＳＲＯ膜９Ａの上部及びこの配線パターン３の配線同士の間には、表面がほぼ平坦となるように、層間絶縁膜としてＦＳＧ膜５Ａが形成されている。ＦＳＧ膜５Ａの表面には、更にＳＲＯ膜９Ｂが形成され、このＳＲＯ膜９Ｂの表面にＦＳＧ膜５Ｂが形成されている。ＦＳＧ膜５Ｂの表面は平坦化され、このＦＳＧ膜５Ｂの上に剥がれ防止用のＳＲＯ膜９Ｃが形成され、このＳＲＯ膜９Ｃの上に第２層目の配線パターン７が設けられている。配線パターン７は、配線パターン３と同様に、アルミ系合金膜７ａを、チタンや窒化チタン等の高融点金属膜７ｂ，７ｃで挟んだ構造となっている。配線パターン３，７間は、必要に応じて層間絶縁膜を貫通して設けられたタングステン等の融点の高い金属製のヴィアプラグ８で電気的に接続されている。
【００２０】
図３は、図１の半導体装置の製造方法を示す工程図である。以下、この図３を参照しつつ、図１の製造方法を説明する。
【００２１】
（１）  工程１
シリコン基板１上に従来技術を用いて集積回路を形成し、この集積回路が形成されたシリコン基板１の表面全体に、絶縁用のシリコン酸化膜２を形成する。シリコン酸化膜２の表面に、従来技術を用いてチタンや窒化チタン等の高融点金属膜３ｂ、アルミ系合金膜３ａ、及び高融点金属膜３ｃを順次積層し、第１層のアルミ系配線積層膜を成膜する。なお、アルミ系合金膜３ａと高融点金属膜３ｂ，３ｃの各膜厚は、例えば３００，５０，７０ｎｍ程度である。
【００２２】
更に、従来通りのホトリソグラフィ技術を用いてアルミ系配線積層膜をエッチングし、配線パターン３を形成する。配線パターン３における配線幅と配線の間隔は、一番密集した箇所で、例えば２４０ｎｍ程度である。これにより、図３（ａ）に示すような断面構造が得られる。
【００２３】
（２）  工程２
次に、シリコン酸化膜２と配線パターン３の表面に、高密度プラズマ気相成長法を用いて膜厚２０〜７０ｎｍ程度のＳＲＯ膜９Ａを成膜する。これにより、図３（ｂ）に示すような断面構造が得られる。なお、ＳＲＯ膜の成膜には、ＳｉＨ４，Ｏ２，Ａｒガスを用い、３０００〜５０００Ｗ程度の高パワープラズマ源を用いる。このとき、例えば、ＳｉＨ４，Ｏ２，Ａｒガスの各流量を４０，３８，４５ｓｃｃｍ（ｓｃｃｍは、常温常圧に換算した１分当たりの流量ｃｍ３）とし、成膜圧力を５ｍＴｏｒｒに保つ。これにより、シリコンの含有量が通常の二酸化シリコンの化学量論理組成よりも大きくなって、光の屈折率が１．５以上のＳＲＯ膜が形成される。なお、光の屈折率は、ＳＲＯ膜中に含まれるシリコンの含有率を示すバロメータとして使用される。この屈折率が１．５という値は、ＳＲＯ膜中のシリコンのａｔ％が３６．２％の時の値に相当し、シリコン濃度が高いほど屈折率は大きくなる。
【００２４】
（３）  工程３
ＳＲＯ膜９Ａの上に、低誘電率膜であるＦＳＧ膜５Ａを、配線パターン３が埋まる程度の厚さに形成する。なお、ＦＳＧ膜の成膜は、ＳｉＨ４，ＳｉＦ４，Ｏ２，Ａｒガスを、例えば２０，６５，１１０，６５ｓｃｃｍで混合し、成膜圧力を５ｍＴｏｒｒに保ち、２０００〜５０００Ｗ程度の高パワープラズマ源を用いた高密度プラズマ気相成長法で行う。これにより、弗素の含有量が７％で比誘電率が３．１〜３．３程度のＦＳＧ膜が得られる。
【００２５】
ＦＳＧ膜５Ａの表面に、光の屈折率が１．５以上で膜厚７０ｎｍ程度のＳＲＯ膜９Ｂを形成し、更に、このＳＲＯ膜９Ｂの表面に、弗素の含有量が７％程度で膜厚が６００ｎｍ程度のＦＳＧ膜５Ｂを形成する。なお、これらのＳＲＯ膜９Ｂ及びＦＳＧ膜５Ｂの形成方法は、前述の通りである。
【００２６】
その後、ＦＳＧ膜５Ｂの表面を研磨して平坦化し、このＦＳＧ膜５Ｂの表面に平行平板気相成長法を用いて、光の屈折率が１．５以上で膜厚２００ｎｍ程度のＳＲＯ膜９Ｃを形成する。これにより、図３（ｃ）に示すような断面構造が得られる。
【００２７】
（４）  工程４
従来通りの技術を用いて、ＳＲＯ膜９Ｃの表面から第１層の配線パターン３に電気的に接続するためのコンタクトホールを形成し、このコンタクトホール中に熱処理によってタングステン等を充填してヴィアプラグ８を形成する。ヴィアプラグ８が埋め込まれたＳＲＯ膜９Ｃの表面に、従来技術を用いてチタンや窒化チタン等の高融点金属膜７ｂ、アルミ系合金膜７ａ、及び高融点金属膜７ｃを順次積層し、第２層のアルミ系配線積層膜を成膜する。更に、従来通りのホトリソグラフィ技術を用いてアルミ系配線積層膜をエッチングし、配線パターン７を形成する。これにより、図１の半導体装置が形成される。
【００２８】
このように、本実施例の半導体装置は、配線パターン３，７の表面をＳＲＯ膜９Ａ，９Ｃで覆うと共に、これらのＳＲＯ膜９Ａ，９Ｃによって層間絶縁膜であるＦＳＧ膜５Ａ，５Ｂを挟み、更にＦＳＧ膜５Ａ，５Ｂの中間にＳＲＯ膜９Ｂを設けて積層絶縁膜を形成している。このため、例えばヴィアプラグ８を形成する時の熱処理等によってＦＳＧ膜５Ａ，５Ｂから弗化水素が発生しても、ＳＲＯ膜９Ａ，９Ｂ，９Ｃによってトラップされて拡散が抑制される。これにより、同一配線層における配線間の狭い領域の絶縁膜、及び層間絶縁膜として比誘電率の小さなＦＳＧ膜を使用しても、このＦＳＧ膜から発生する弗化水素が配線パターン３等との界面まで拡散せず、配線に対する膜剥がれや腐食等の不具合は発生しない。従って、同一配線層の配線間、及び配線層間の配線容量を低減することができ、高密度で高速動作が可能な半導体装置が得られるという利点がある。
【００２９】
なお、本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（ａ）  各部の膜厚や寸法は一例であり、これらの値に限定されるものではない。
（ｂ）  絶縁膜、配線パターン及びヴィアプラグ等の材料やその濃度等は一例であり、これらの材質に限定されるものではない。
（ｃ）  層間絶縁膜として、ＦＳＧ膜５Ａ，５Ｂの中間に１層のＳＲＯ膜９Ｂを設けているが、複数のＳＲＯ膜を使用した積層絶縁膜を使用しても良い。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施例を示す多層配線構造の半導体装置の断面図である。
【図２】従来の多層配線構造の半導体装置を示す断面図である。
【図３】図１の半導体装置の製造方法を示す工程図である。
【符号の説明】
【００３１】
１    シリコン基板
２    シリコン酸化膜
３，７    配線パターン
５Ａ，５Ｂ    ＦＳＧ膜（弗素がドープされたシリコン酸化膜）
８    ヴィアプラグ
９Ａ，９Ｂ，９Ｃ    ＳＲＯ膜（シリコンリッチ酸化膜）
【図１】
2006278493.tif 000003
【図２】
2006278493.tif 000004
【図３】
2006278493.tif 000005