(57)【要約】【課題】  シリコン基板に直接半田バンプを形成し回路基板上に実装するフリップチップ実装の半導体チップの回路基板への実装不具合を低減することのできる半導体チップを提供する。【解決手段】  半導体チップは、複数の半導体素子を形成したシリコン基板と、前記シリコン基板上方に形成され、前記半導体素子と電気的に接続された複数のパッド部と、前記パッド部上に開口を有する第１の絶縁膜と、前記パッド部と電気的に接続して前記第１の絶縁膜上に形成される第１の配線層と、前記第１の配線層の接続部上に開口を有し、前記第１の絶縁層上に形成された第２の絶縁層と、前記第１の配線層を介して前記パッド部と電気的に接続して、前記第２の絶縁層の開口上に形成される電気特性用半田バンプと、前記パッド部と電気的に接続せずに前記第２の絶縁層の開口上に形成される自己補正用ダミー半田バンプとを有する。【選択図】  図１
2006222374.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体素子を形成したシリコン基板と、
前記シリコン基板上方に形成され、前記半導体素子と電気的に接続された複数のパッド部と、
前記パッド部上に開口を有する第１の絶縁膜と、
前記パッド部と電気的に接続して前記第１の絶縁膜上に形成される第１の配線層と、
前記第１の配線層の接続部上に開口を有し、前記第１の絶縁層上に形成された第２の絶縁層と、
前記第１の配線層を介して前記パッド部と電気的に接続して、前記第２の絶縁層の開口上に形成される電気特性用半田バンプと、
前記パッド部と電気的に接続せずに前記第２の絶縁層の開口上に形成される自己補正用ダミー半田バンプと
を有する半導体チップ。
【請求項２】
前記自己補正用ダミー半田バンプは、前記シリコン基板の４隅のうち少なくとも２隅に配置される請求項１記載の半導体チップ。
【請求項３】
前記自己補正用ダミー半田バンプは、さらに前記シリコン基板の中心部に配置される請求項２記載の半導体チップ。
【請求項４】
さらに、前記第１の配線層と同一平面の前記自己補正用ダミー半田バンプ下方に形成され、前記パッド部と電気的に接続されない第２の配線層を有する請求項１〜３のいずれか１項に記載の半導体チップ。
【請求項５】
複数の半導体素子を形成したシリコン基板と、前記シリコン基板上方に形成され、前記半導体素子と電気的に接続された複数のパッド部と、前記パッド部上に開口を有する第１の絶縁膜と、前記パッド部と電気的に接続して前記第１の絶縁膜上に形成される第１の配線層と、前記第１の配線層の接続部上に開口を有し、前記第１の絶縁層上に形成された第２の絶縁層と、前記第１の配線層を介して前記パッド部と電気的に接続して、前記第２の絶縁層の開口上に形成される電気特性用半田バンプと、前記パッド部と電気的に接続せずに前記第２の絶縁層の開口上に形成される自己補正用ダミー半田バンプとを有する半導体チップを回路基板にフリップチップ実装する方法であって、
（ａ）前記半導体チップを前記回路基板に搭載する工程と、
（ｂ）前記回路基板に搭載された半導体チップを熱リフローにより実装する工程であって、自己補正用ダミー半田バンプの表面張力により、前記工程（ａ）における前記半導体チップと前記回路基板との合わせずれを補正する工程と
を有するフリップチップ実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップに関し、特にシリコン基板に直接半田バンプを形成し基板上に実装するフリップチップ実装チップに関する。
【背景技術】
【０００２】
近年、半導体チップを用いた電子装置の小型化により、基板への半導体チップの高密度実装が必要となっている。そのために、図６（Ａ）及び（Ｂ）に示すように、接続電極（半田バンプ）６０を半導体チップ５１上に形成し、該半田バンプ６０を介して回路基板７０に形成される基板ランド７１に直接接続するフリップチップ実装が一般的になっている。
【０００３】
上記のような半導体チップ５１を回路基板７０に実装する際は、一般的に自動搭載機（オートマウンタ）により位置合わせを行い半導体チップ５１を回路基板７０に搭載し、その後、例えば、２２０℃〜２６０℃の半田リフロー処理を行うことにより実装する。
【０００４】
部品側電極である半田バンプ６０と基板側電極である基板ランド７１との間の実装サイズ（接触サイズ）は、数１０〜数１００μｍと非常に小さいものであり、搭載時に位置ずれが生じる恐れがある。
【０００５】
基板側半田バンプの中心とチップ側半田バンプの中心とをずらして形成することにより、このような位置ずれを自己整合的に修正できるようにしたものが提案されている（例えば、特許文献１参照）。また、リフローによるチップの傾きを防止するものが提案されている（例えば、特許文献２参照）。
【０００６】
また、上述したように、実装サイズが非常に小さいものであることから、実装の次工程への輸送時に加えられる振動やハンドリング時のストレスにより破断する場合がある。また、実装時の熱ストレスに起因する部品及び基板の反りにより実装不具合が生じる場合がある。
【０００７】
【特許文献１】特開平６−１３２３５３号公報
【特許文献２】特開平９−２６０４２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、シリコン基板に直接半田バンプを形成し回路基板上に実装するフリップチップ実装の半導体チップの回路基板への実装不具合を低減することのできる半導体チップを提供することである。
【課題を解決するための手段】
【０００９】
本発明の一観点によれば、半導体チップは、複数の半導体素子を形成したシリコン基板と、前記シリコン基板上方に形成され、前記半導体素子と電気的に接続された複数のパッド部と、前記パッド部上に開口を有する第１の絶縁膜と、前記パッド部と電気的に接続して前記第１の絶縁膜上に形成される第１の配線層と、前記第１の配線層の接続部上に開口を有し、前記第１の絶縁層上に形成された第２の絶縁層と、前記第１の配線層を介して前記パッド部と電気的に接続して、前記第２の絶縁層の開口上に形成される電気特性用半田バンプと、前記パッド部と電気的に接続せずに前記第２の絶縁層の開口上に形成される自己補正用ダミー半田バンプとを有する。
【発明の効果】
【００１０】
本発明によれば、シリコン基板に直接半田バンプを形成し回路基板上に実装するフリップチップ実装の半導体チップの回路基板への実装不具合を低減することのできる半導体チップを提供することができる。
【発明を実施するための最良の形態】
【００１１】
【実施例】
【００１２】
図１は、本発明の実施例による半導体チップ１の一表面に形成された半田バンプ１０（半田バンプ１０ａ〜１０ｃ）を表す概略平面図である。
【００１３】
半田バンプ（電気特性用電極）１０ａは、電気接続に必要な端子であり、実質的に電気的機能を有する。すなわち、後述するように半導体チップ１のシリコン基板１１上に形成されるパッド部１２と電気的に接続されている端子である。一般的に電気特性用電極１０ａは、半導体チップ１の一表面の外周部付近に多数設置される。
【００１４】
半田バンプ（自己補正用ダミー半田バンプ）１０ｂは、半導体チップ１の一表面の４隅の無実装スペースに形成される。自己補正用ダミー半田バンプ１０ｂは、後述するように半導体チップ１のシリコン基板１１上に形成されるパッド部１２と電機的に接続されていない端子であり、熱風やＩＲ（赤外線）を用いて温度を加えることにより行うリフロー実装（図３参照）において、回路基板２０に形成される基板ランド２１との実装精度を表面張力によって自己補正する。
【００１５】
半田バンプ（強度改善用ダミー半田バンプ）１０ｃは、半導体チップ１の一表面の中心部の無実装スペースに形成される。強度改善用ダミー半田バンプ１０ｃは、後述するように半導体チップ１のシリコン基板１１上方に形成されるパッド部１２と電気的に接続されていない端子であり、回路基板２０の熱ストレスによる反りを防止する。
【００１６】
なお、自己補正用ダミー半田バンプ１０ｂ及び強度改善用ダミー半田バンプ１０ｃは、いずれも後述するように、実装不具合発生時の外観検査に用いることができる。
【００１７】
図２は、本発明の実施例による半田バンプ１０ａ〜１０ｃの構造を表す半導体チップ１の概略断面図である。
【００１８】
半導体チップ１は、シリコン基板に複数の半導体素子が形成された、例えば、ＤＳＰ、半導体メモリ、イメージセンサ等のシリコン半導体集積回路である。本実施例の半導体チップの一表面には、半田バンプ１０ａ〜１０ｃが配置される。
【００１９】
半田バンプ１０ａは、電気接続に必要な端子であり、実質的に電気的機能を有し、半導体基板１１上に形成されるアルミニウム（Ａｌ）等のパッド部１２とチタン（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）等からなる電極１３及び配線層１４を介して接続されている。
【００２０】
半導体基板１１上には、開口を有する窒化シリコン（ＳｉＮ）等からなる絶縁層１５及び開口を有するポリイミド等からなる第１の保護／絶縁膜１６が形成され、該開口部においてパッド部１２の少なくとも一部が露出し、配線層１４が該開口部を介して接続される。第１の保護／絶縁膜１６上には、配線層１４を覆うようにして開口を有する第２の保護／絶縁膜１７が形成され、該開口部において配線層１４の一部が露出し、該露出部に電極１３が形成される。電極１３上には、半田バンプ１０ａが配置される。
【００２１】
半田バンプ１０ｂ及び１０ｃ（自己補正用ダミー半田バンプ１０ｂ及び強度改善用ダミー半田バンプ１０ｃ）は、電気特性上必要の無い端子であり、半導体基板１１上に形成されるパッド部１２とは接続されていない。半田バンプ１０ｂ及び１０ｃは、電極１３を第２の保護／絶縁膜１７上に形成すれば配置が可能であるが、配線層１４は数１０００Åの厚さがあり、これを省略すると平坦性を保つことが出来なくなる。
【００２２】
よって、本実施例では、半田バンプ１０ａと同様の実装性（コプラナリティー）を維持するために、半田バンプ１０ｂ及び１０ｃを配置する電極１３の下にも半田バンプ１０ａと同様に配線層１４を形成する。このようにすることで、半導体チップ１の一表面の平坦性を改善することができ、半田バンプ１０ａ〜１０ｃの高さをそろえることができる。なお、半田バンプ１０ａ〜１０ｃは直径約１００μｍ程度の大きさである。
【００２３】
図３は、本発明の実施例による位置ずれの自己補正を説明するための図である。
【００２４】
まず、図３（Ａ）に示すように、半導体チップ１は、自動搭載機（マウンター）３０により裏面を吸着され、図３（Ｂ）に示すように、回路基板２０上に搭載される。この搭載時に、図３（Ｃ）に示すように、θ方向に位置ずれが生じる場合がある。なお、θ方向の位置ずれは、半導体チップ外周部程大きくなり、中心では位置ずれが生じない。なお、回路基板２０上には、半導体チップ１に形成される半田バンプ１０ａ〜１０ｃに対応する位置に基板ランド２１がプリント配線等によって形成されている。
【００２５】
次に、図３（Ｄ）に示すように、この回路基板２０上に搭載されθ方向に位置ずれが生じた半導体チップ１に対して半田リフロー処理を施す。リフローは、熱風やＩＲ（赤外線）を用いて２２０℃〜２６０℃の温度を加えることにより行われる。これにより、半導体チップ１と回路基板２０が半田バンプ１０等を介して接合される。
【００２６】
本実施例では、半導体チップ１の外周部（４隅）にダミー半田バンプである半田バンプ１０ｂを設置しているため、半田バンプ１０ｂの直径以下のθ方向のずれである場合は、半田バンプ１０ｂが基板ランド２１と接合しようとする表面張力が働き、図３（Ｅ）に示すようにθ方向のずれを自己補正することができる。なお、半田バンプ１０ｂは、半導体チップ１の４隅に限らず、外周部に設置することができるが、上述したように、θ方向の位置ずれは、半導体チップ外周部程大きくなるので、半導体チップ１の４隅に半田バンプ１０ｂを設置することにより実装精度（位置ずれ）の自己補正効果を最大限得ることができる。
【００２７】
なお、半田バンプ１０ｂは、θ方向以外の位置ずれに対しても表面張力を利用した自己補正効果を発揮する。また、中心部に設置される半田バンプ１０ｃは、θ方向の位置ずれには効果があまり無いが、縦横方向の位置ずれに対しては表面張力により自己補正効果を発揮する。この場合、半田バンプ１０ｃは自己補正用ダミー半田バンプとして機能する。
【００２８】
図４（Ａ）は、従来の半導体チップ５１を回路基板７０に実装する際に起こりうる実装不具合を表す図である。図４（Ａ）は、部品側電極（半田バンプ）６０と基板側電極（基板ランド）７１間の実装サイズは、数１０〜数１００μｍと非常に小さいものであり、様々な要因により実装不具合を起こすことがある。例えば、薄型化された半導体チップ５１では、図４（Ａ）に示すように、実装時のリフローによる熱ストレスが原因で反りが生じ、該発生した反りが半田バンプ６０に影響して、半田バンプ６０による半導体チップ５１と回路基板７０との電気的接触が破断することがある。また、大きいサイズの半導体チップと回路基板との実装不具合（破断）は、実装後の振動又は次工程への輸送時ストレス等により起こることも考えられる。
【００２９】
図４（Ｂ）は、本発明の実施例による半導体チップ１の回路基板２０への実装強度改善を説明するための図である。本実施例では、実装強度改善用の半田バンプ１０ｃを半導体チップ１の中心部に配置し、該半田バンプ１０ｃを回路基板２０側に形成した電気的機能を持たない基板ランド２１ｂと接合させることにより、半導体チップ１と回路基板２０との実装強度を改善している。よって、実装時のリフローによる半導体チップ１の反りを防止し、半導体チップ１と回路基板２０との電気的接触の破断を防止又は低減することができる。
【００３０】
なお、本実施例の半導体チップ１は、実装強度改善用の半田バンプ１０ｃにより実装強度を改善しているので、実装後の振動又は次工程への輸送時ストレス等に起因する実装不具合も防止または低減することができる。
【００３１】
また、本実施例の実装強度改善用の半田バンプ１０ｃは、上述したように電極１３の下に電気的機能を有する半田バンプ１０ａと同様の配線層１４が形成されているので、平坦性が確保され、電気的機能を有する半田バンプ１０ａと同等の実装性を有する。
【００３２】
なお、図４（Ａ）では半導体チップの反りを表したが、回路基板が反ることもある。本実施例では、中心部で半導体チップ１と回路基板２０とを接合することにより、この場合にも効果的である。また、実装強度改善に目的を限定するならば、半導体チップ１の周辺部に配置される半田バンプ１０ｂは省略可能である。
【００３３】
図５は、本発明の実施例による半導体チップ１の実装不具合の検査方法を説明するための図である。
【００３４】
図５（Ａ）は、マイクロスコープを用いた外観検査を表す。半導体チップ１の位置ずれに起因する実装不具合のうち、半導体チップ１と回路基板２０の合わせ角度ずれ（θ方向のずれ）の場合は、マイクロスコープ４０を用いて半導体チップ１の４隅（又は周辺部）に設置された半導体バンプ１０ｂと基板ランド２１とのずれを外観検査して、不具合の原因を特定する。なお、外周部の外観検査を行うのは、上述したように、θ方向のずれの影響は外周部に行くほど大きくなるためである
図５（Ｂ）は、Ｘ線を用いた外観検査を表す。縦横方向の半導体チップ１と回路基板２０の合わせずれの場合は、上述の半導体バンプ１０ｂの外観検査に加えて、半導体チップ１の中心部の無実装スペースに配置された半田バンプ１０ｃのＸ線観察を行い、半導体バンプ１０ｂと基板ランド２１とのずれを検査する。半田バンプ１０ｃは、中心部の無実装スペースに配置されているので、Ｘ線観察を行う際に半導体チップ１の半田バンプ１０が形成された面の反対側の面をバックグラインドすることにより、正確なＸ線解析を行うことができる。
【００３５】
以上、本発明の実施例によれば、半導体チップ１の４隅（又は周辺部）に配置された半田バンプ（自己補正用ダミー半田バンプ）１０ｂにより、半導体チップ１と回路基板２０の合わせ角度ずれ（θ方向のずれ）及び縦横方向のずれを自己補正することができる。
【００３６】
また、本発明の実施例によれば、半導体チップ１の中央部に配置された半田バンプ（強度改善用ダミー半田バンプ）１０ｃにより、半導体チップ１と回路基板２０の縦横方向のずれを自己補正することができる。
【００３７】
さらに、本発明の実施例によれば、半導体チップ１の４隅（又は周辺部）に配置された半田バンプ（自己補正用ダミー半田バンプ）１０ｂにより、実装不具合発生時の検査解像度が改善し、非破壊による実装不具合解析が可能となる。
【００３８】
また、本発明の実施例によれば、半導体チップ１の中央部の無実装スペースに配置された半田バンプ（強度改善用ダミー半田バンプ）１０ｃにより、実装不具合発生時の検査解像度が改善し、非破壊による実装不具合解析が可能となる。
【００３９】
さらに、本発明の実施例によれば、半導体チップ１の中央部の無実装スペースに配置された半田バンプ（強度改善用ダミー半田バンプ）１０ｃにより、半導体チップ１の回路基板２０への実装強度を改善することができる。
【００４０】
また、本発明の実施例によれば、半田バンプ（自己補正用ダミー半田バンプ）１０ｂ及び半田バンプ（強度改善用ダミー半田バンプ）１０ｃの下方に、半田バンプ（電気特性用電極）１０ａと同様の配線層１４を形成することで、平坦性を改善することができる。よって、半田バンプ（自己補正用ダミー半田バンプ）１０ｂ及び半田バンプ（強度改善用ダミー半田バンプ）１０ｃも半田バンプ（電気特性用電極）１０ａと同様の回路基板２０に対する実装性を得ることができる。
【００４１】
なお、本発明の実施例では、半田バンプ（自己補正用ダミー半田バンプ）１０ｂが半導体チップ１の４隅すべてに配置された場合について説明したが、４隅のうちの２隅又は３隅に配置するようにしても良い。
【００４２】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施例による半導体チップ１の一表面に形成された半田バンプ１０（半田バンプ１０ａ〜１０ｃ）を表す概略平面図である。
【図２】本発明の実施例による半田バンプ１０ａ〜１０ｃの構造を表す半導体チップ１の概略断面図である。
【図３】本発明の実施例による位置ずれの自己補正を説明するための図である。
【図４】本発明の実施例による半導体チップ１の回路基板２０への実装強度改善を説明するための図である。
【図５】本発明の実施例による半導体チップ１の実装不具合の検査方法を説明するための図である。
【図６】従来の半導体チップ５１の一表面に形成された半田バンプ６０を表す概略平面図及び回路基板７０への実装状態を表す図である。
【符号の説明】
【００４４】
１、５１…半導体チップ、１０ａ、６０…半田バンプ（電気特性用電極）、１０ｂ…半田バンプ（自己補正用ダミー半田バンプ）、１０ｃ…半田バンプ（強度改善用ダミー半田バンプ）、１１…シリコン基板、１２…パッド部、１３…電極、１４…配線層、１５…絶縁膜、１６…第１の保護／絶縁膜、１７…第２の保護／絶縁膜、２０、７０…回路基板、２１、７１…基板ランド、４０…マイクロスコープ
【図１】
2006222374.tif 000003
【図２】
2006222374.tif 000004
【図３】
2006222374.tif 000005
【図４】
2006222374.tif 000006
【図５】
2006222374.tif 000007
【図６】
2006222374.tif 000008