(57)【要約】  【課題】  半導体装置が小型化・高密度化された場合であっても、ボンディング時の不良発生を抑制した高信頼性の半導体装置及びその製造方法を提供する。  【解決手段】  本発明の半導体装置１は、シリコン基板２上に酸化シリコンからなる下地絶縁膜３と複数のＬＯＣＯＳ酸化膜６が形成されている。さらに、その上にはポリシリコンからなる応力緩和部材７が選択的に形成されている。この応力緩和部材７は、ＬＯＣＯＳ酸化膜７とシリコン基板２の段差を利用して凹凸状に形成されている。さらに、応力緩和部材７と下地絶縁膜３の上には、ＢＰＳＧからなる層間絶縁膜８とアルミニウムからなる電極パッド９が形成され、その上にはＰＳＧ膜１０及びポリイミド膜１１からなる保護膜１２が積層形成されている。【選択図】  図１
2006013276.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に絶縁膜が形成され、前記絶縁膜上に電極パッドが形成されてなる半導体装置において、前記半導体基板と前記電極パッドとの間に応力緩和部材が凹凸状に形成されていることを特徴とする半導体装置。
【請求項２】
前記半導体基板の一部にＬＯＣＯＳ酸化膜が形成され、さらに前記半導体基板及び前記ＬＯＣＯＳ酸化膜の上に前記応力緩和部材が凹凸状に形成されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記半導体基板の一部にＬＯＣＯＳ酸化膜が形成され、前記半導体基板及び前記ＬＯＣＯＳ酸化膜の上に前記絶縁膜が形成され、さらに前記絶縁膜の上に前記応力緩和部材が凹凸状に形成されていることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記応力緩和部材が、前記電極パッドよりも大きく形成されていることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
前記応力緩和部材が、少なくとも２つ以上の層からなることを特徴とする請求項１〜４のいずれかに記載の半導体装置。
【請求項６】
前記ＬＯＣＯＳ酸化膜の幅をＷ１としたときに、Ｗ１が０．５μｍ以上１０μｍ以下であることを特徴とする請求項１〜５のいずれかに記載の半導体装置。
【請求項７】
前記ＬＯＣＯＳ酸化膜の平面形状が、点状、長円状、十字状、線状、メッシュ状のいずれかに形成されていることを特徴とする請求項１〜６のいずれかに記載の半導体装置。
【請求項８】
前記応力緩和部材が、ポリシリコン、アルミニウム、ポリイミド、窒化シリコンの少なくとも一種類以上を含む材料からなることを特徴とする請求項１〜７のいずれかに記載の半導体装置。
【請求項９】
半導体基板の一部にＬＯＣＯＳ酸化膜を形成する工程と、前記半導体基板及び前記ＬＯＣＯＳ酸化膜の上に凹凸状の応力緩和部材を形成する工程と、前記応力緩和部材の上に絶縁膜を形成する工程と、前記絶縁膜の上に電極パッドを形成する工程とを少なくとも有することを特徴とする半導体装置の製造方法。
【請求項１０】
半導体基板の一部にＬＯＣＯＳ酸化膜を形成する工程と、前記半導体基板及び前記ＬＯＣＯＳ酸化膜の上に第１絶縁膜を形成する工程と、前記第１絶縁膜の上に凹凸状の応力緩和部材を形成する工程と、前記応力緩和部材の上に第２絶縁膜を形成する工程と、前記第２絶縁膜の上に電極パッドを形成する工程とを少なくとも有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、ボンディング時における電極パッド下部の絶縁膜や半導体基板のクラック発生を防止し、信頼性を高めた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
内部に集積回路の形成された半導体基板は、個々の半導体装置にダイシングされた後、内部配線により集積回路と接続された電極パッドを介し、プリント基板等の外部端子と電気的に接続される。この接続方法には、金やアルミニウム等の細線を用いて１本ずつ接続するワイヤボンディング法と、半田や金等のバンプを用い一括して接続するワイヤレスボンディング法がある。
【０００３】
図６は、従来の半導体装置５１の構成を示す断面図である。図６に示すように、従来の半導体装置５１は、シリコン基板５２上に酸化シリコンからなる下地絶縁膜５３が形成され、その上にＢＰＳＧ（Boron Phospho Silicate Glass）からなる層間絶縁膜５４とアルミニウムからなる電極パッド５５が形成されている。さらに、電極パッド５５の上には、ＰＳＧ（Phospho Silicate Glass）膜５６及びポリイミド膜５７からなる保護膜５８が積層形成されている。保護膜５８は、電極パッド５５の上部が開口され、開口部５９が形成されている。
【０００４】
次に、従来の半導体装置５１のボンディング方法を説明する。先ず、ボンディングツール（図示せず）に挿入装着された金線６０の先端に、放電等の熱を利用して金ボール６１を形成し、この金ボール６１を電極パッド５５の上方に位置させる。次に、この金ボール６１を電極パッド５５上に下降させ、金ボール６１をボンディングツールで抑えながら電極パッド５５に熱圧着する。これにより、金ボール６１と電極パッド５５との接合部にＡｕ−Ａｌ合金が形成され、金線６０と電極パッド５５が合金接続される。この後、ボンディングツールを上昇させ、ボンディングされた金線６０が半導体装置５１の周辺部に触れないように、半導体装置５１側で盛り上がったループ形状に金線６０を引き回す。そして、この金線６０の他端をプリント基板等の外部端子に接続させることにより、電極パッド５５と外部端子が電気的に接続される。
【０００５】
しかしながら、従来の半導体装置５１には、以下のような問題があった。金ボール６１をボンディングツールで抑えながら電極パッド５５に熱圧着する際、電極パッド５５に衝撃が加わり、電極パッド５５下部の層間絶縁膜５４にクラック６２が発生することがあった。また、場合によっては、そのクラック６２がシリコン基板５２にまで及ぶこともあった。このように層間絶縁膜５４やシリコン基板５２にクラックが発生すると、シリコン基板５２と電極パッド５５間にリーク電流が流れて耐圧が劣化し、半導体装置５１の信頼性を損なわせたり、製品の歩留りを大きく低下させていた。
【０００６】
これを防止するために、図７に示すような半導体装置７１では、層間絶縁膜５４の下部に応力緩和部材７２を設け、ボンディング時の衝撃を緩和することにより、層間絶縁膜５４やシリコン基板５２のクラック発生を防止する対策が施されている。このような技術は、例えば特開平１−２２０３９号公報に記載されている。
【特許文献１】特開平１−２２０３９号公報（第２，３頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、近年の携帯機器やコンピュータ等の半導体製品の小型化に伴い、半導体装置７１の小型化・高密度化が益々強く要求されている。例えば、1つのパッケージに複数の半導体装置７１を実装したＭＣＰ（multi chip package）等があり、半導体装置７１を構成する各層も薄膜化・小面積化されている。半導体装置７１において電極パッド５５の面積が小さくなれば、それとともに金線６０も細線化され、電極パッド５５と金線６０との接合面積が小さくなり、両者の接合強度を十分に確保することが困難になる。したがって、十分な接合強度を得るためには、ボンディング時により大きな圧力を加える必要があり、下地の層間絶縁膜５４に益々応力が集中し、その結果、層間絶縁膜５４やシリコン基板５２にクラックが発生し易くなる。従来の半導体装置７１は、層間絶縁膜５４の下部に応力緩和部材７２が設けられているが、平坦状に形成されているために弾性変形量が小さく、小面積化された電極パッド５５に集中して衝撃が加わった場合、応力緩和効果が不十分であった。
【０００８】
なお、電極パッド５５を構成するアルミニウム配線を厚膜化することにより、ボンディング時の衝撃を弱め、層間絶縁膜５４やシリコン基板５２への応力集中を多少緩和することも可能である。しかし、今度は半導体装置７１を樹脂で封止する際、封止樹脂とシリコン基板５２の熱膨張率の違いによる応力で、アルミニウム配線がスライドし易くなるという新たな問題が発生し、断線不良の原因になる。また、電極パッド５５を厚く形成することは、半導体装置７１の小型化・高密度化への妨げにもなる。
【０００９】
本発明は、上記問題点を解決するために考えられたもので、半導体装置が小型化・高密度化された場合であっても、ボンディング時の不良発生を抑制した高信頼性の半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の請求項１記載の半導体装置は、半導体基板上に絶縁層が形成され、前記絶縁膜上に電極パッドが形成されてなる半導体装置であって、前記半導体基板と前記電極パッドとの間に応力緩和部材が凹凸状に形成されていることを特徴とする。
【００１１】
また、請求項２記載の半導体装置は、請求項１記載の半導体装置であって、前記半導体基板の一部にＬＯＣＯＳ酸化膜が形成され、さらに前記半導体基板及び前記ＬＯＣＯＳ酸化膜の上に前記応力緩和部材が凹凸状に形成されていることを特徴とする。
【００１２】
また、請求項３記載の半導体装置は、請求項１記載の半導体装置であって、前記半導体基板の一部にＬＯＣＯＳ酸化膜が形成され、前記半導体基板及び前記ＬＯＣＯＳ酸化膜の上に前記絶縁膜が形成され、さらに前記絶縁膜の上に前記応力緩和部材が凹凸状に形成されていることを特徴とする。
【００１３】
また、請求項４記載の半導体装置は、請求項１〜３のいずれかに記載の半導体装置であって、前記応力緩和部材が、前記電極パッドよりも大きく形成されていることを特徴とする。
【００１４】
また、請求項５記載の半導体装置は、請求項１〜４のいずれかに記載の半導体装置であって、前記応力緩和部材が、少なくとも２つ以上の層からなることを特徴とする。
【００１５】
また、請求項６記載の半導体装置は、請求項１〜５のいずれかに記載の半導体装置であって、前記ＬＯＣＯＳ酸化膜の幅をＷ１としたときに、Ｗ１が０．５μｍ以上１０μｍ以下であることを特徴とする。
【００１６】
また、請求項７記載の半導体装置は、請求項１〜６のいずれかに記載の半導体装置であって、前記ＬＯＣＯＳ酸化膜の平面形状が、点状、長円状、十字状、線状、メッシュ状のいずれかに形成されていることを特徴とする。
【００１７】
また、請求項８記載の半導体装置は、請求項１〜７のいずれかに記載の半導体装置であって、前記応力緩和部材が、ポリシリコン、アルミニウム、ポリイミド、窒化シリコンの少なくとも一種類以上を含む材料からなることを特徴とする。
【００１８】
また、請求項９記載の半導体装置の製造方法は、半導体基板の一部にＬＯＣＯＳ酸化膜を形成する工程と、前記半導体基板及び前記ＬＯＣＯＳ酸化膜の上に凹凸状の応力緩和部材を形成する工程と、前記応力緩和部材の上に絶縁膜を形成する工程と、前記絶縁膜の上に電極パッドを形成する工程とを少なくとも有することを特徴とする。
【００１９】
また、請求項１０記載の半導体装置の製造方法は、半導体基板の一部にＬＯＣＯＳ酸化膜を形成する工程と、前記半導体基板及び前記ＬＯＣＯＳ酸化膜の上に第１絶縁膜を形成する工程と、前記第１絶縁膜の上に凹凸状の応力緩和部材を形成する工程と、前記応力緩和部材の上に第２絶縁膜を形成する工程と、前記第２絶縁膜の上に電極パッドを形成する工程とを少なくとも有することを特徴とする。
【発明の効果】
【００２０】
以上説明したように、本発明の半導体装置によれば、半導体基板上に複数のＬＯＣＯＳ酸化膜を形成し、さらにその上に応力緩和部材を形成するようにしたので、ＬＯＣＯＳ酸化膜と半導体基板の段差を利用して、容易に凹凸状の応力緩和部材を形成することができる。これにより、ボンディング工程において電極パッドに大きな衝撃が加わっても、応力緩和部材が容易に弾性変形して応力を効果的に吸収・緩和することができ、電極パッド下部の絶縁膜や半導体基板におけるクラック発生を確実に防止することができる。したがって、小型化・高密度化された高信頼性の半導体装置を得ることができ、ＭＣＰ等の高密度実装品にも適用することができる。
【００２１】
また、本発明の半導体装置の製造方法によれば、凹凸状の応力緩和部材を形成するために利用するＬＯＣＯＳ酸化膜を、従来の素子分離用のＬＯＣＯＳ酸化膜と同時に形成するようにしたので、新たに製造工程を増やす必要がない。これにより、製造コストを増加させることがなく、容易に凹凸状の応力緩和部材を形成することができ、小型化・高密度化された高信頼性の半導体装置を製造することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の好ましい実施の形態を、図面を参照して説明する。図１（ａ）、（ｂ）は、本発明の第１実施例の半導体装置１の構成を示す平面図及びＸ―Ｘ断面図である。
【００２３】
図１（ａ）、（ｂ）に示すように、本実施例の半導体装置１は、シリコン基板２上に酸化シリコンからなる下地絶縁膜３と複数のＬＯＣＯＳ酸化膜６が形成されている。さらに、その上にはポリシリコンからなる応力緩和部材７が選択的に形成されている。この応力緩和部材７は、ＬＯＣＯＳ酸化膜７とシリコン基板２の段差を利用して凹凸状に形成されている。さらに、応力緩和部材７と下地絶縁膜３の上には、ＢＰＳＧからなる層間絶縁膜８とアルミニウムからなる電極パッド９が形成され、その上にはＰＳＧ膜１０及びポリイミド膜１１からなる保護膜１２が積層形成されている。保護膜１２は、電極パッド９の上部が開口され、開口部１３が形成されている。
【００２４】
次に、本実施例の半導体装置１の製造方法を図面を参照して説明する。図２（ａ）〜図３（ｈ）は、図１（ａ）におけるＸ−Ｘ断面図を示している。
【００２５】
先ず、図２（ａ）に示すように、シリコン基板２上に熱酸化法により約３０ｎｍの膜厚の酸化シリコンからなる下地絶縁膜３と、ＣＶＤ法により約１００ｎｍの膜厚の窒化シリコン膜４を形成する。続いて、フォトレジスト５を全面に塗布した後、パターニングする。次に、図２（ｂ）に示すように、このフォトレジスト５をマスクとして、窒化シリコン膜４をエッチングする。次に、図２（ｃ）に示すように、フォトレジスト５を除去した後、残存する窒化シリコン膜４を耐酸化膜としてシリコン基板２を約１０００℃の温度で選択的に熱酸化し、厚いＬＯＣＯＳ酸化膜６を形成する。なお、このＬＯＣＯＳ酸化膜６は、従来工程における素子分離のためのＬＯＣＯＳ酸化膜と同時に形成する。次に、図２（ｄ）に示すように、窒化シリコン膜４をリン酸によりエッチング除去して、シリコン基板２表面からの高さが約３００ｎｍとなるＬＯＣＯＳ酸化膜６を得る。
【００２６】
次に、図３（ｅ）に示すように、ＣＶＤ法により約６００ｎｍの膜厚のポリシリコンを全面形成した後、周知のホトリソグラフィ及びドライエッチングによりパターニングして応力緩和部材７を形成する。このとき、応力緩和部材７の大きさは、後に形成する電極パッドよりも大きくなるように設計する。次に、図３（ｆ）に示すように、ＣＶＤ法により約８００ｎｍの膜厚のＢＰＳＧからなる層間絶縁膜８を形成し、ＣＭＰ法により表面を平坦化する。次に、図３（ｇ）に示すように、スパッタ法により約２μｍの膜厚のアルミニウムを全面に形成し、パターニングして電極パッド９を形成する。この電極パッド９の幅Ｗ２は１００μｍ〜２００μｍである。次に、図３（ｈ）に示すように、電極パッド９上にＣＶＤ法によりＰＳＧ膜１０を形成し、その上に封止樹脂の応力緩和のためにスピン塗布法によりポリイミド膜１１を形成し、保護膜１２とする。最後に、周知のホトリソグラフィ及びドライエッチングにより保護膜１２を選択的にエッチングして、電極パッド９の上部に開口部１３を形成する。
【００２７】
本実施例の半導体素装置１によれば、シリコン基板２上に複数のＬＯＣＯＳ酸化膜６を点状に形成し、さらにその上にポリシリコンからなる応力緩和部材７を形成しているので、ＬＯＣＯＳ酸化膜６とシリコン基板２による段差を利用して、容易に凹凸状の応力緩和部材７を形成することができる。すなわち、ＬＯＣＯＳ酸化膜６のある部分が凸状、ＬＯＣＯＳ酸化膜６のない部分が凹状の連続した応力緩和部材７が形成される。これにより、ボンディング工程において、金ボール１５を介して金線１４を電極パッド９に熱圧着する際に、電極パッド９に衝撃が加わっても、応力緩和部材７が大きく弾性変形して応力を効果的に吸収・緩和することができる。
【００２８】
従来の応力緩和部材は平坦状に形成されていたため、その弾性変形量が小さく、応力緩和効果が不十分であった。これに対し、本実施例の応力緩和部材７は凹凸状に、そして電極パッド９よりも大きく形成されているため、その弾性変形量が大きく、容易に変形して応力を吸収することができる。そのため、電極パッド９に大きな衝撃が加わっても十分な応力緩和効果が得られる。その結果、電極パッド９下部の層間絶縁膜８やシリコン基板２におけるクラック発生を従来よりも確実に防止することができる。
【００２９】
さらに、このＬＯＣＯＳ酸化膜６は、従来の素子分離用のＬＯＣＯＳ酸化膜と同時に形成することができるので、新たに製造工程を増やす必要がない。これにより、製造コストを増加させることなく、容易に凹凸状の応力緩和部材７を形成することができる。
【００３０】
次に、本発明の他の好ましい実施の形態を、図面を参照して説明する。図４（ａ）、（ｂ）は、本発明の第２実施例の半導体装置２１及び第３実施例の半導体装置３１の構成を示す断面図である。なお、図４（ａ）、（ｂ）において第１実施例と同一の構成には同一の符号を付して説明を省略する。第２、第３実施例において、前述した第１実施例と相違するところは、応力緩和部材の形成位置を変更するようにしたこと、応力緩和部材を少なくとも２層以上形成するようにしたことである。
【００３１】
図４（ａ）に示す第２実施例の半導体装置２１は、シリコン基板２の一部に複数のＬＯＣＯＳ酸化膜７を点状に形成した後、その上にＢＰＳＧからなる第１層間絶縁膜８ａを形成する。さらに、その上にポリシリコンからなる応力緩和部材２２を形成した後、再びＢＰＳＧからなる第２層間絶縁膜８ｂを形成する。この半導体装置２１によれば、ＬＯＣＯＳ酸化膜６とシリコン基板２による段差を利用し、第１層間絶縁膜８ａを介して容易に凹凸状の応力緩和部材２２を形成することができる。第１実施例の場合よりも、応力緩和部材２２を電極パッド９に近い位置に形成しているので、電極パッド９に衝撃が加わっても、より素早く効果的に応力を吸収・緩和することができる。
【００３２】
また、図４（ｂ）に示す第３実施例の他の半導体装置３１は、シリコン基板２の一部に複数のＬＯＣＯＳ酸化膜７を点状に形成した後、その上にポリシリコンからなる第１応力緩和部材３２ａを形成する。さらに、その上にＢＰＳＧからなる第１層間絶縁膜８ａを形成した後、再びポリシリコンからなる第２応力緩和部材３２ｂと、ＢＰＳＧからなる第２層間絶縁膜８ｂを形成する。この半導体装置３１によれば、ＬＯＣＯＳ酸化膜６とシリコン基板２による段差を利用し、容易に凹凸状の応力緩和部材３２ａ、３２ｂを形成することができる。第１実施例の場合よりも、応力緩和部材３２ｂを電極パッド９に近い位置に形成することに加え、応力緩和部材３２ａ、３２ｂを分散形成しているので、電極パッド９に衝撃が加わっても、より素早く効果的に応力を吸収・緩和することができる。なお、本実施例における第１及び第２層間絶縁膜８ａ、８ｂの膜厚の総和は、第１実施例の層間絶縁膜８と略同一になるように設計している。また、第１及び第２応力緩和部材３２ａ、３２ｂの膜厚の総和は、第１実施例の応力緩和部材７と略同一になるように設計しているので、半導体装置２１、３１の小型化・高密度化を損なうことはない。
【００３３】
また、本発明に利用するＬＯＣＯＳ酸化膜６の形状は、図１（ａ）に示した点状に限るものではなく、任意に変更可能である。例えば、図５（ａ）〜（ｄ）に示すように、長円状４１、十字状４２、直線状４３、メッシュ状４４でもよい。いずれの形状においても、上部の応力緩和部材７を凹凸状に形成することができるので、ボンディング時に電極パッド９に加わる衝撃を効果的に吸収・緩和することができる。
【００３４】
また、図１〜図５に示した各実施例におけるＬＯＣＯＳ酸化膜６、４１〜４４の幅Ｗ１は、０．５μｍ以上１０μｍ以下の範囲が好適する。０．５μｍより小さくなると、熱酸化時におけるＬＯＣＯＳ酸化膜６、４１〜４４の形成量が減少し、その高さが低くなる。その結果、応力緩和部材７、２２、３２ａ、３２ｂの凹凸差も小さくなり、弾性変形量が小さくなって応力緩和効果が低下する。また、１０μｍより大きくなると、ＬＯＣＯＳ酸化膜の形成数が減少する。その結果、応力緩和部材７、２２、３２ａ、３２ｂの凹凸数も減少し、弾性変形量が小さくなって、同様に応力緩和効果が低下する。
【００３５】
また、応力緩和部材７、２２、３２ａ、３２ｂの材料としてポリシリコンを使用したが、弾性係数が小さい材料であればよく、例えばアルミニウム、ポリイミド、窒化シリコンでもよい。
【００３６】
また、金線１４を用いて電極パッド９と外部端子を熱圧着により接続する場合への適用について説明したが、アルミニウム線を用いて電極パッド９と外部端子を超音波により接続する場合や、また電極パッド９上に半田や金等のバンプ電極を設け、外部端子と熱圧着するワイヤレスボンディング法の場合にも適用することができる
【産業上の利用可能性】
【００３７】
半導体基板上に複数のＬＯＣＯＳ酸化膜を形成し、さらにその上に応力緩和部材を形成することによって、ＬＯＣＯＳ酸化膜と半導体基板の段差を利用して、容易に凹凸状の応力緩和部材を形成することができる。これにより、ボンディング工程において電極パッドに大きな衝撃が加わっても、応力緩和部材が容易に弾性変形して応力を効果的に吸収・緩和することができ、電極パッド下部の絶縁膜や半導体基板におけるクラック発生を確実に防止することができる。したがって、小型化・高密度化された高信頼性の半導体装置を得ることができ、ＭＣＰ等の高密度実装品にも適用することができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の第１実施例の半導体装置の平面図及びＸ−Ｘ断面図
【図２】本発明の第１実施例の半導体装置の製造方法を説明する断面図
【図３】本発明の第１実施例の半導体装置の製造方法を説明する断面図
【図４】本発明の第２及び第３実施例の半導体装置の断面図
【図５】本発明の他の実施例の半導体装置の平面図
【図６】従来の半導体装置の断面図
【図７】従来の他の半導体装置の断面図
【符号の説明】
【００３９】
１  本発明の第１実施例の半導体装置
２  シリコン基板
３  下地絶縁膜
４  窒化シリコン膜
５  フォトレジスト
６  ＬＯＣＯＳ酸化膜
７  応力緩和部材
８  層間絶縁膜
８ａ  第１層間絶縁膜
８ｂ  第２層間絶縁膜
９  電極パッド
１０  ＰＳＧ膜
１１  ポリイミド膜
１２  保護膜
１３  開口部
１４  金線
１５  金ボール
２１  本発明の第２実施例の半導体装置
２２  応力緩和部材
３１  本発明の第３実施例の半導体装置
３２ａ  第１応力緩和部材
３２ｂ  第２応力緩和部材
４１  長円状のＬＯＣＯＳ酸化膜
４２  十字状のＬＯＣＯＳ酸化膜
４３  線状のＬＯＣＯＳ酸化膜
４４  メッシュ状のＬＯＣＯＳ酸化膜
５１  従来の半導体装置
５２  シリコン基板
５３  下地絶縁膜
５４  層間絶縁膜
５５  電極パッド
５６  ＰＳＧ膜
５７  ポリイミド膜
５８  保護膜
５９  開口部
６０  金線
６１  金ボール
６２  クラック
７１  従来の他の半導体装置
７２  応力緩和部材
【図１】
2006013276.tif 000003
【図２】
2006013276.tif 000004
【図３】
2006013276.tif 000005
【図４】
2006013276.tif 000006
【図５】
2006013276.tif 000007
【図６】
2006013276.tif 000008
【図７】
2006013276.tif 000009