(57)【要約】【課題】リーク電流の少ない画素薄膜トランジスタを有する液晶表示装置を提供する。【解決手段】画素薄膜トランジスタと、前記画素薄膜トランジスタ上に形成された保護膜と、前記保護膜上に形成され、前記画素薄膜トランジスタに電気的に接続された画素電極と、を有し、前記画素薄膜トランジスタは、半導体膜、ゲイト電極、ソース電極、及びドレイン電極を有し、前記半導体膜はエッジを有し、前記ソース電極または前記ドレイン電極の一方と前記ソース電極または前記ドレイン電極の他方との間に、前記半導体膜のエッジが存在せず、前記ソース電極またはドレイン電極の一方は、分岐し弧状に延長する部分を有し、前記ソース電極またはドレイン電極の他方の一部は、前記ソース電極または前記ドレイン電極の一方の、分岐し弧状に延長する部分に囲まれていることを特徴とする。【選択図】図５
2006222462.tif 000002
【特許請求の範囲】
【請求項１】
画素薄膜トランジスタと、
前記画素薄膜トランジスタ上に形成された保護膜と、
前記保護膜上に形成され、前記画素薄膜トランジスタに電気的に接続された画素電極と、を有し、
前記画素薄膜トランジスタは、半導体膜、ゲイト電極、ソース電極、及びドレイン電極を有し、
前記半導体膜はエッジを有し、
前記ソース電極または前記ドレイン電極の一方と前記ソース電極または前記ドレイン電極の他方との間に、前記半導体膜のエッジが存在せず、
前記ソース電極またはドレイン電極の一方は、分岐し弧状に延長する部分を有し、
前記ソース電極またはドレイン電極の他方の一部は、前記ソース電極または前記ドレイン電極の一方の、分岐し弧状に延長する部分に囲まれていることを特徴とする液晶表示装置。
【請求項２】
請求項１において、
前記半導体膜のエッジは、前記弧状に延長する部分よりも外側に設けられていることを特徴とする液晶表示装置。
【請求項３】
画素薄膜トランジスタと、
前記画素薄膜トランジスタ上に形成された保護膜と、
前記保護膜上に形成され、前記画素薄膜トランジスタに電気的に接続された画素電極と、を有し、
前記画素薄膜トランジスタは、半導体膜、ゲイト電極、ソース電極、及びドレイン電極を有し、
前記半導体膜はエッジを有し、
前記ソース電極または前記ドレイン電極の一方と前記ソース電極または前記ドレイン電極の他方との間に、前記半導体膜のエッジが存在せず、
前記ソース電極またはドレイン電極の一方は、円環の一部が欠けた形状に形成された部分を有し、
前記ソース電極またはドレイン電極の他方の一部は、前記ソース電極または前記ドレイン電極の一方に囲まれていることを特徴とする液晶表示装置。
【請求項４】
請求項３において、
前記半導体膜のエッジは、前記円環の一部が欠けた形状に形成された部分よりも外側に設けられていることを特徴とする液晶表示装置。
【請求項５】
画素薄膜トランジスタと、
前記画素薄膜トランジスタ上に形成された保護膜と、
前記保護膜上に形成され、前記画素薄膜トランジスタに電気的に接続された画素電極と、を有し、
前記画素薄膜トランジスタは、半導体膜、ゲイト電極、ソース電極、及びドレイン電極を有し、
前記半導体膜はエッジを有し、
前記ソース電極または前記ドレイン電極の一方と前記ソース電極または前記ドレイン電極の他方との間に、前記半導体膜のエッジが存在せず、
前記ソース電極またはドレイン電極の一方は、矩形環の一部が欠けた形状に形成された部分を有し、
前記ソース電極またはドレイン電極の他方の一部は、前記ソース電極または前記ドレイン電極の一方に囲まれていることを特徴とする液晶表示装置。
【請求項６】
請求項５において、
前記半導体膜のエッジは、前記矩形環の一部が欠けた形状に形成された部分よりも外側に設けられていることを特徴とする液晶表示装置。
【請求項７】
画素薄膜トランジスタと、
前記画素薄膜トランジスタ上に形成された保護膜と、
前記保護膜上に形成され、前記画素薄膜トランジスタに電気的に接続された画素電極と、を有し、
前記画素薄膜トランジスタは、半導体膜、ゲイト電極、ソース電極、及びドレイン電極を有し、
前記半導体膜はエッジを有し、
前記ソース電極または前記ドレイン電極の一方と前記ソース電極または前記ドレイン電極の他方との間に、前記半導体膜のエッジが存在せず、
前記ソース電極またはドレイン電極の一方は、多角形環の一部が欠けた形状に形成された部分を有し、
前記ソース電極またはドレイン電極の他方の一部は、前記ソース電極または前記ドレイン電極の一方に囲まれていることを特徴とする液晶表示装置。
【請求項８】
請求項７において、
前記半導体膜のエッジは、前記多角形環の一部が欠けた形状に形成された部分よりも外側に設けられていることを特徴とする液晶表示装置。
【請求項９】
請求項１乃至８のいずれか一項において、
前記画素電極は透明導電体でなることを特徴とする液晶表示装置。
【請求項１０】
請求項１乃至９のいずれか一項において、
前記ソース電極または前記ドレイン電極の一方と前記ソース電極または前記ドレイン電極の他方は同じ層に形成されていることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示する発明は、液晶表示装置に関するものである。特に、アクティブマト
リクス回路を薄膜トランジスタで構成する液晶表示装置に関するものである。
【背景技術】
【０００２】
現在、表示装置としてブラウン管が主流となっている。ブラウン管の長所として、コン
トラストが高い、解像度が高い等が挙げられる。反面、真空を保持するための容器が重く
なる、一つの光源を用いているため奥行きを占める等の欠点がある。これらの問題を解決
する新しい表示装置の一つとして、液晶ディスプレイが開発された。
【０００３】
液晶ディスプレイは、ブラウン管と比較して軽量・薄型という特徴がある。しかし、開
発初期に用いられた単純マトリクス駆動方式では、高いコントラストが得られなかった。
そこで、液晶ディスプレイを駆動するのために、アクティブマトリクス回路を用いる方式
が注目されている。
【０００４】
アクティブマトリックス回路は、画素電極と対向電極の間に液晶を挟みこんでコンデン
サを形成して、薄膜トランジスタ（以下、ＴＦＴと略す）によって、このコンデンサに出
入りする電荷を制御するものである。画像を安定に表示するためには、このコンデンサの
両電極間の電圧が一定に保たれることが要求されている。
【０００５】
しかしながら、いくつかの理由によって、画像を安定に表示することに困難があった。
最大の問題は、ＴＦＴがオフ状態でも電荷がリークすることである。その他にも、コン
デンサ内部で電荷がリークすることもあるが、一般には前者のＴＦＴからのリークの方が
１桁程度大きい。このリークがはなはだしい場合には、フレーム周波数と同じ周期で画像
の明暗が変化するフリッカーと呼ばれる現象が生じてしまう。
【０００６】
リークしてしまう電荷が無視できる量となるように、液晶をはさみこむコンデンサと並
列に、配線金属でコンデンサを形成する方法が考えられている。この方法では、画素の開
口率が低下する、コンデンサを充電する時間が増加する、動作速度が遅くなる等の欠点が
生ずる。
【０００７】
また、アクティブマトリックス回路に用いられるＴＦＴの特性を向上するために、半導
体膜の活性層を結晶化させる技術が採用されている。主な方法に、加熱による固相成長法
や、何らかの触媒作用によって結晶化の障壁エネルギーを低下させる方法がある。後者の
方法は、触媒作用によって、半導体膜の活性層は結晶成長が連続的に進行するので、略単
結晶と見なせうる構造となるので、ＴＦＴ、ダイオード、抵抗に利用するのに好適である
。
【０００８】
この結晶化方法において、触媒元素は結晶成長の進行方向に移動するため、触媒元素は
最初に添加された領域と、結晶成長の終点に高濃度に存在することになる。結晶化に要す
る時間を考えると、チャネル領域の近辺に触媒元素が存在することになる。しかしながら
、触媒元素が真性半導体とすべきチャネル部分に存在するとＴＦＴの特性を劣化させる。
従って、選択的に触媒を添加することにより、結晶成長の進行方向を制御する必要がある
。
【０００９】
上記のアクティブマトリクス回路製造技術をもちいて、液晶駆動回路を、画素を構成す
るＴＦＴと同一の基板上に製造する流れにある。この場合、画素マトリクスのほかに、信
号線駆動回路、走査線駆動回路が、ＴＦＴで構成される。図１に示す線順次走査型信号線
駆動回路は、シフトレジスタ回路、サンプリング回路、トランスファ回路、アナログバッ
ファ回路で構成される。シフトレジスタには、ビデオ信号（１０１）に同期したスタート
パルスが入力端子（１０２）に入力され、クロックパルス（１０３）によって、順次にシ
フトされる。シフトレジスタの出力は、インバータ形式のバッファ回路（１０４）を介し
てサンプリング回路に入力される。
【００１０】
サンプリング回路は、トランスミッションゲイトと呼ばれるスイッチ（１０５）と保持
容量（１０６）で構成される。トランスミッションゲイトは、前記のバッファ回路（１０
４）によってオン、オフが制御され、オン状態では、ビデオ信号線（１０１）と保持容量
（１０６）がショートされ、保持容量（１０６）に電荷が蓄電される。スタートパルスが
シフトレジスタを通過すると、バッファ回路（１０４）の出力は反転し、スイッチ（１０
５）はオフとなる。保持容量（１０６）の電荷はそのまま保持され、次にスイッチ（１０
５）がオンになるまで、電位は保たれる。
【００１１】
１ライン分のサンプリングが終了し、次のサンプリングが開始されるまでの間に、トラ
ンスファ信号入力端子（１０７）からトランスファ信号が入力される。これによって、ス
イッチ（１０８）がオンになり、保持容量（１０６）とアナログバッファの入力電位を保
持する保持容量（１０９）がショートされ、電位が伝達される。このとき保持容量（１０
６）の値が保持容量（１０９）より十分大きければ、ショートしたことによる電位の変化
は小さい。保持容量（１０９）には、アナログバッファが接続され、アナログバッファを
介して、信号線（１１０）〜（１１２）は駆動される。アナログバッファは、入力側の電
位に影響を与えずに信号線（１１０）〜（１１２）を駆動するために必要である。
【００１２】
ここで、ＴＦＴのリーク電流が大きいということは、保持容量（１０９）の電位を保て
ないことになり、画質の低下につながる。更に、ＴＦＴのリーク電流はアナログバッファ
におけるノイズ発生源となる。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上述したようにＴＦＴのリーク電流を低減すれば、画像を安定に表示することが、液晶
にコンデンサを並列に接続しないで可能になる。さらに、ＴＦＴのリーク電流を低減する
ことにより、液晶の駆動回路を、画素を構成するＴＦＴと同一の基板上に製造する場合に
も、画質の向上という点で有効となる。
【００１４】
以下に、リーク電流の発生源について述べる。例えば、アクティブマトリクス回路にお
ける画素は図２の構造となる。（２０１）はゲイト電極と配線を構成する金属配線であり
、（２０２）はソース電極に接続される金属配線である。（２０３）は半導体膜の活性層
であり、（２０４）は液晶を挟みこむコンデンサの電極の片側をなす透明電極である。ま
た、（２０５）はコンタクトホールである。
【００１５】
ＴＦＴ部分を拡大すると、図３のようになる。（３０１）はゲイト電極、（３０２）は
半導体膜の活性層である。ここで、リーク電流はエッジ部（３０３）で発生するとされて
いる。この原因として、このエッジ部（３０３）において、ゲイト電極（３０１）の絶縁
不良のために、ゲイト電極（３０１）によりソース電極とドレイン電極とが短絡されてし
まう。或いは、エッチングやイオンドーピングによるダメージで半導体膜の活性層（３０
２）の周囲が結晶構造になっていないことがあげられる。以下に、ゲイト電極による短絡
について説明する。
【００１６】
図４（ａ）に示すように、ゲイト絶縁膜（４０２）が半導体膜の活性層（４０１）を完
全に覆っている場合を考える。チャネルが形成されていない状態で、ゲイト電極（４０３
）にしきい値以下の電圧を印加した場合には、半導体膜の活性層（４０１）は高抵抗なた
め、電流はほとんど流れない。従って、ドレイン電極（例えば手前の領域）とソース電極
（例えば奥の領域）間に電流は流れない。
【００１７】
他方、図４（ｂ）のようにゲイト絶縁膜（４０５）が半導体膜の活性層（４０４）を完
全に覆っていない場合を考える。ゲイト電極（４０６）と半導体膜の活性層（４０４）を
絶縁するために、活性層（４０４）の表面に絶縁膜（４０５）を形成する際に、段差のた
めに、側面（４０７）には絶縁膜（４０５）が形成されにくく、側面（４０７）が露出し
てしまうことがある。この状態では、側面（４０７）において、ゲイト電極（４０６）と
半導体膜の活性層（４０４）とが短絡してしまう。このため、ゲイト電極（４０６）にし
きい値以下の電圧を印加した場合には、チャネルが形成されていない状態でも、ドレイン
電極とソース電極はゲイト電極によって常に短絡されて、リーク電流が発生してしまう。
【００１８】
一般的に、製造プロセス上、活性層の段差部の側面には、薄膜が形成されにくいため、
図４（ｂ）のように活性層（４０４）の側面が絶縁膜（４０５）で完全に覆われないこと
が発生しやすい。このため、図３におけるエッジ部（３０３）を通してリーク電流は流れ
てしまう。逆にいえば、図３のエッジ部（３０３）のような部分を構造的に持たなければ
リーク電流は削減できる。
【００１９】
本発明の目的は、上述の問題点を解決して、ＴＦＴにおいて、リーク電流を削減して、
コントラスト良く、安定に表示することが可能な液晶表示装置を提供することにある。特
に、ＴＦＴの電極構造を工夫することにより、リーク電流の発生源を抑える方法を提案す
る。
【００２０】
また、本発明の他の目的は、ＴＦＴの電極構造を工夫することにより、リーク電流の発
生源を抑えると共に、触媒を選択的に添加して、ＴＦＴの活性層を結晶化させることによ
り、ＴＦＴの特性を向上させて、液晶表示装置の性能を向上させることにある。
【課題を解決するための手段】
【００２１】
上記課題を解決するために、本発明は、半導体膜の活性層のエッジがソース電極とドレ
イン電極とを結ぶ線と合致しない構造とすることで、リーク電流を低減する。具体的には
、図５（ａ）に示すようなＴＦＴの電極構造とする。
【００２２】
図５（ａ）において、結晶性を有する珪素薄膜等で構成される活性層（５０４）の中心
を対称中心とするように、ゲイト電極（５０２）、電極（５０１）、（５０３）が配置さ
れている。また、これらの電極（５０１）〜（５０３）の外形を互いに略相似形となるよ
うにし、電極（５０１）、（５０３）のいずれか一方をソース電極とし、他方をドレイン
電極とすることにより、活性層（５０４）のエッジがソース電極とドレイン電極とを結ぶ
線上に存在しない構成とする。それにより、ドレイン電極とソース電極とがゲイト電極に
よって短絡されない構成とされ、リーク電流を減少させることができる。
【００２３】
本発明は、ゲイト電極がドレイン電極を囲むように配置され、前記ゲイト電極の外側に
、前記ゲイト電極をほぼ囲むようにソース電極が配置された構造の薄膜トランジスタを画
素薄膜トランジスタとして有することを特徴とする。
【００２４】
本発明は、ゲイト電極がドレイン電極をほぼ囲むように配置され、前記ゲイト電極の外
側に、前記ゲイト電極をほぼ囲むようにソース電極が配置された構造の薄膜トランジスタ
を画素薄膜トランジスタとして有することを特徴とする。
【００２５】
本発明は、ゲイト電極がドレイン電極を囲むように配置され、前記ゲイト電極の外側に
、前記ゲイト電極を囲むようにソース電極が配置された構造の薄膜トランジスタを画素薄
膜トランジスタとして有することを特徴とする。
【００２６】
本発明は、ゲイト電極がドレイン電極をほぼ囲むように配置され、前記ゲイト電極の外
側に、前記ゲイト電極を囲むようにソース電極が配置された電極構造の薄膜トランジスタ
を画素薄膜トランジスタとして有することを特徴とする。
【００２７】
本発明は、ゲイト電極がドレイン電極を囲むように配置され、前記ゲイト電極の外側に
、前記ゲイト電極をほぼ囲むようにソース電極が配置された電極構造であり、前記ドレイ
ン電極が透明導電体で構成された薄膜トランジスタを画素薄膜トランジスタとして有する
ことを特徴とする。
【００２８】
本発明は、ゲイト電極がドレイン電極をほぼ囲むように配置され、前記ゲイト電極の外
側に、前記ゲイト電極をほぼ囲むようにソース電極が配置された電極構造であり、前記ド
レイン電極が透明導電体で構成された薄膜トランジスタを画素薄膜トランジスタとして有
することを特徴とする。
【００２９】
本発明は、ゲイト電極がドレイン電極を囲むように配置され、前記ゲイト電極の外側に
、前記ゲイト電極を囲むようにソース電極が配置された電極構造であり、前記ドレイン電
極が透明導電体で構成された薄膜トランジスタを画素薄膜トランジスタとして有すること
を特徴とする。
【００３０】
本発明は、ゲイト電極がドレイン電極をほぼ囲むように配置され、前記ゲイト電極の外
側に、前記ゲイト電極を囲むようにソース電極が配置された電極構造であり、前記ドレイ
ン電極が透明導電体で構成された薄膜トランジスタを画素薄膜トランジスタとして有する
ことを特徴とする。
【００３１】
本発明は、ゲイト電極がドレイン電極を囲むように配置され、前記ゲイト電極の外側に
、前記ゲイト電極をほぼ囲むようにソース電極が配置された電極構造を有する薄膜トラン
ジスタにより、周辺駆動回路を構成することを特徴とする。
【００３２】
本発明は、ゲイト電極がドレイン電極をほぼ囲むように配置され、前記ゲイト電極の外
側に、前記ゲイト電極をほぼ囲むように、ソース電極が配置された電極構造の薄膜トラン
ジスタにより、周辺駆動回路を構成することを特徴とする。
【００３３】
本発明は、ゲイト電極がドレイン電極を囲むように配置され、前記ゲイト電極の外側に
、前記ゲイト電極を囲むようにソース電極が配置された電極構造を有する薄膜トランジス
タにより、周辺駆動回路を構成することを特徴とする。
【００３４】
本発明は、ゲイト電極がドレイン電極をほぼ囲むように配置され、前記ゲイト電極の外
側に、前記ゲイト電極を囲むようにソース電極が配置された電極構造を有する薄膜トラン
ジスタにより、周辺駆動回路を構成することを特徴とする。
【００３５】
本発明は、ゲイト電極がソース電極を囲むように配置され、前記ゲイト電極の外側に、
前記ゲイト電極をほぼ囲むようにドレイン電極が配置された電極構造を有する薄膜トラン
ジスタを画素薄膜トランジスタとして有することを特徴とする。
【００３６】
本発明は、ゲイト電極がソース電極をほぼ囲むように配置され、前記ゲイト電極の外側
に、前記ゲイト電極をほぼ囲むようにドレイン電極が配置された電極構造を有する薄膜ト
ランジスタを画素薄膜トランジスタとして有することを特徴とする。
【００３７】
本発明は、ゲイト電極がソース電極を囲むように配置され、前記ゲイト電極の外側に、
前記ゲイト電極を囲むように、ドレイン電極が配置された電極構造を有する薄膜トランジ
スタを画素薄膜トランジスタとして有することを特徴とする。
【００３８】
本発明は、ゲイト電極がソース電極をほぼ囲むように配置され、前記ゲイト電極の外側
に、前記ゲイト電極を囲むようにドレイン電極が配置された電極構造を有する薄膜トラン
ジスタを画素薄膜トランジスタとして有することを特徴とする。
【００３９】
本発明は、ゲイト電極がソース電極を囲むように配置され、前記ゲイト電極の外側に、
前記ゲイト電極をほぼ囲むように、ドレイン電極が配置された構造の薄膜トランジスタに
より周辺駆動回路を構成することを特徴とする。
【００４０】
本発明は、ゲイト電極がソース電極をほぼ囲むように配置され、前記ゲイト電極の外側
に、前記ゲイト電極をほぼ囲むようにドレイン電極が配置された電極構造を有する薄膜ト
ランジスタにより、周辺駆動回路を構成することを特徴とする。
【００４１】
本発明は、ゲイト電極がソース電極を囲むように配置され、前記ゲイト電極の外側に、
前記ゲイト電極を囲むようにドレイン電極が配置された電極構造を有する薄膜トランジス
タにより、周辺駆動回路を構成することを特徴とする。
【００４２】
本発明は、ゲイト電極がソース電極をほぼ囲むように配置され、前記ゲイト電極の外側
に、前記ゲイト電極を囲むようにドレイン電極が配置された電極構造を有する薄膜トラン
ジスタにより、周辺駆動回路を構成することを特徴とする。
【００４３】
また、本発明は、前記画素薄膜トランジスタとして有する薄膜トランジスタまたは前記
周辺駆動回路を構成する薄膜トランジスタにおいて、前記ゲイト電極と、前記ドレイン電
極と、前記ソース電極とがほぼ同心円状に配置された電極構造を有することを特徴とする
。
【００４４】
また、本発明は、前記画素薄膜トランジスタとして有する薄膜トランジスタまたは前記
周辺駆動回路を構成する薄膜トランジスタにおいて、前記ゲイト電極と、前記ドレイン電
極と、前記ソース電極とがほぼ同一の点を対称中心とする矩形、あるいは多角形の電極構
造を有することを特徴とする。
【００４５】
また、本発明は、前記画素薄膜トランジスタとして有する薄膜トランジスタまたは前記
周辺駆動回路を構成する薄膜トランジスタにおいて、前記ドレイン電極又は前記ソース電
極と相似形又はそれに近い形状の触媒添加領域によって、結晶化されていることを特徴と
する。
【発明の効果】
【００４６】
本発明に係る液晶表示装置において、ＴＦＴの電極構造を半導体膜の活性層のエッジ部
分をゲイト電極が横切るようにしても、ゲイト電極が横切る半導体膜のエッジ部分の電位
を等しくし、かつ、このエッジ部分がソース電極とドレイン電極を結ぶ線上にないように
して、ゲイト電極により、ソース電極とドレイン電極が短絡されないようにしたため、半
導体膜のエッジ部分で生ずるリーク電流を低減することができる。ＴＦＴにおいて、リー
ク電流を低減することによって、画素部のコンデンサが電位を確実に保持することができ
る。電位が保持できれば、次の電位更新まで映像信号の入力状態を恒常的に維持すること
ができる。従って、液晶表示装置において、コントラストの低下やフリッカーの発生を回
避することができる。
【実施例１】
【００４７】
図５（ａ）、図５（ｂ）は実施例１のＴＦＴの平面構成図である。
図５（ａ）において、ＴＦＴの電極が同心円状に配置され、ドレイン電極又はソース電
極とすべき電極をゲイト電極で周囲をすべて囲むことを特徴とする。矩形状の半導体膜の
活性層（５０４）には、円形の電極（５０１）の外側を囲むように、ゲイト電極（５０２
）、円環状の電極（５０３）が配置されている。なお、電極（５０１）と電極（５０３）
は、いずれか一方をソース電極とし、他方をドレイン電極とすればよい。これらの電極（
５０１）〜（５０３）は活性層（５０４）の中心に中心を有する同心円状に配置されてい
る。
【００４８】
電極（５０１）はゲイト電極を構成する配線金属とは異なる層に配置されている。この
ため、電極（５０１）とゲイト電極（５０２）とが重なってもよい。他方、電極（５０１
）と電極（５０３）は同一層の配線金属で構成される。従って、短絡を避けるために、電
極（５０３）は円環の一部が欠けた形状とされている。
【００４９】
上記の電極構造において、ゲイト電極（５０２）を構成する配線金属が半導体膜の活性
層（５０４）のエッジを横切る部分がある。しかしながら、短絡する半導体膜の活性層（
５０４）のエッジの両側は電気的に同電位であるので、問題はない。
【００５０】
例えば、本実施例の電極構造を有するＴＦＴを画素ＴＦＴとして用いる場合には、ＴＦ
Ｔと配線とを形成した後に、保護膜を形成し、さらに画素電極を透明導電体で形成すれば
よい。図５（ａ）において、電極（５０１）、ゲイト電極（５０２）、電極（５０３）を
それぞれ異なる層に配線し、かつ電極（５０１）をドレイン電極として透明導電体で電極
（５０１）を作成し、電極（５０３）をソース電極として配線金属を形成することにより
、画素ＴＦＴを作成することができる。このような構造を採用することにより、リーク電
流を減少できると共に、ドレイン電極として用いられる電極（５０１）とゲイト電極（５
０２）との配線容量を減少することができる。
【００５１】
リーク電流の低減は、ＴＦＴを電荷制御スイッチとし、コンデンサに電荷を蓄積する構
造において、電荷を確実に保持することに効果がある。電荷の損失が少なくなれば、許容
電位変位まで、容量を減らすことが可能であり、面積縮小や微細加工につながる。また、
電極（５０１）をソース電極とし、電極（５０３）をドレイン電極とした場合には、ソー
ス領域とチャネル形成領域との間における接触面積（ソース領域とチャネル形成領域との
接触面積）と比較して、ドレイン領域とチャネル形成領域との接触面積を大きくすること
ができるので、実質的にドレイン−チャネル間における電界強度を小さくすることができ
る。従って、ＬＤＤ構造を採用した場合と同様に、リーク電流を減少させるという効果を
得ることができる。
【００５２】
上記のようにゲイト電極、配線金属及び透明導電体とが相異なる層に形成されるような
３層金属配線ができ、かつ配線容量を無視することができる場合には、ソース電極とドレ
イン電極とが短絡することがないので、電極（５０３）に切り欠きを形成しないで、図５
（ｂ）に示すようなＴＦＴを構成することもできる。
【００５３】
円形の電極（５０５）の外側を囲むように、略同心円状に円環状のゲイト電極（５０６
）、円環状の電極（５０７）が配置される。電極（５０５）と（５０７）は相異なる層に
形成されるため、電極（５０７）には切り欠きが形成されていない。なお、電極（５０５
）又は（５０７）のいずれか一方をソース電極として用いて、他方をゲイト電極として用
いればよい。特に、電極（５０７）をソース電極として金属配線で形成して、電極（５０
５）をドレイン電極として透明導電体で形成した構造のＴＦＴを画素ＴＦＴとして用いる
とリーク電流に対して有効となる。
【実施例２】
【００５４】
図６（ａ）、図６（ｂ）は、実施例２のＴＦＴの平面構造図である。本実施例は電極を
同心円状に配置したことを特徴とする。
【００５５】
図６（ａ）において、半導体膜の活性層（６０４）上には、円形の電極（６０１）の外
側を囲むように、略同心円状に、円環状のゲイト電極（６０２）、円環状の電極（６０３
）が配置されている。電極（６０１）は、ゲイト電極（６０２）を構成する配線金属とは
異なる金属配線層で構成され、電極（６０１）と電極（６０３）は同一層の配線金属で構
成される。
【００５６】
ここで、電極（６０１）とゲイト電極（６０２）とが重なることで、コンデンサが形成
されてしまうため、このコンデンサの形成を回避するために、ゲイト電極（６０２）の形
状を円環の一部が欠けた形状としている。従って、［実施例１］はこのコンデンサを無視
できる場合に利用すればよく、本実施例は、コンデンサを無視できない場合に利用すれば
よい。
【００５７】
また、電極（６０１）と電極（６０３）とが短絡することを回避するために、電極（６
０３）も円環の一部が欠けた形状とされる。なお、電極（６０１）と電極（６０３）はい
ずれか一方をソース電極とし、他方をドレイン電極とすればよい。
【００５８】
図６（ａ）に示すように、ゲイト電極（６０２）を構成する配線金属が、半導体膜の活
性層（６０４）のエッジを横切る部分がある。しかしながら、短絡する半導体膜の活性層
（６０４）のエッジの両側は、電気的に同電位であるので問題はない。
【００５９】
例えば、本実施例のＴＦＴを画素ＴＦＴとして用いる場合には、ＴＦＴと配線とを形成
した後に、保護膜を形成し、さらに電極を透明導電体で形成すればよい。図６（ａ）にお
いて、ドレイン電極として透明導電体で電極（６０１）を作成し、ソース電極として配線
金属で電極（６０３）を形成して、かつ電極（６０１）、ゲイト電極（６０２）、電極（
６０３）をそれぞれ異なる層に配線することにより、画素ＴＦＴを作成することができる
。このような電極構造を採用することにより、リーク電流を減少できると共に、ドレイン
電極として用いられる電極（６０１）とゲイト電極（６０２）との配線容量も減少できる
。
【００６０】
上記のように３層金属配線ができ、配線容量を無視することができる場合には、図６（
ｂ）に示すような電極構造を有するＴＦＴを構成することもできる。円形の電極（６０５
）の外側を囲むように、略同心円状にゲイト電極（６０６）、円環状の電極（６０７）が
配置される。電極（６０５）と（６０７）は相異なる層に形成されるため、電極（６０７
）には切り欠きが形成されていない。なお、電極（６０５）、（６０７）のいずれか一方
をソース電極として用いて、他方をゲイト電極として用いればよい。特に、電極（６０７
）をソース電極として金属配線で形成して、電極（６０５）をドレイン電極として透明導
電体で形成することにより、画素ＴＦＴとして使用することができ、このような電極構造
を有する画素ＴＦＴはリーク電流に対して有効である。
【００６１】
なお、ＴＦＴの活性層に不純物をドーピングする場合に、ゲイト電極（６０２）をマス
クに用いて、不純物をドーピングすると、不純物がドーピングされた半導体膜の活性層（
６０４）を介して、ドレイン電極とソース電極が短絡してしまう。このため、半導体膜の
活性層（６０４）をドレイン領域とソース領域に分離するパターンをマスクに加える等の
工夫が必要になる。
【００６２】
図５、図６に示すように［実施例１］、［実施例２］の電極は外形が略相似形とされて
、略同心円状に配置されているため、半導体の活性層に円環状のチャネル領域を電極と同
心円状に形成することが要求される。更に、ＴＦＴの特性を向上するために、半導体材料
の結晶性を高めることも要求されている。ここでは、結晶性の良好な半導体材料を形成す
る方法として、結晶化を助長する触媒元素を選択的に活性層に添加する方法を採用する。
図７（ａ）、図７（ｂ）に基づいて、結晶化を助長する触媒元素を選択的に活性層に添加
して、結晶成長させ、かつ電極と同心円状のチャネル領域を形成する方法について説明す
る。
【００６３】
図７（ａ）は半導体の活性層の結晶化を説明する模式図であり、半導体膜をエッチング
して島状の活性層（７０４）を形成する。活性層（７０４）の中心部の円状の領域（７０
１）内に結晶化を助長する触媒元素を添加する。加熱処理等により、矢印（７０２）で示
すように同心円の半径が拡大する方向に活性層（７０２）の結晶成長が進行するようにす
る。
【００６４】
他方、図７（ｂ）は半導体の活性層の結晶化を説明する他の模式図であり、半導体膜を
エッチングして島状の活性層（７０８）を形成する。活性層（７０８）の外縁の島状の活
性層（７０８）の中心に中心を有する円環状の領域（７０５）に、結晶化を助長する触媒
元素を添加する。加熱処理等により、矢印（７０６）で示すように領域（７０５）の半径
が縮小する方向に結晶成長が進行するようにする。
【００６５】
これら矢印（７０２）、（７０６）で示す結晶成長により、触媒元素は結晶成長の起点
と終点とに高濃度に存在していることが明らかになっている。チャネル領域は触媒元素が
高濃度に存在する領域を避けて形成する必要があるため、チャネルとなる領域（７０３）
、（７０７）は結晶成長の起点と終点の略中間に形成して、その形状を活性層（７０４）
、（７０８）の中心に対称中心を有し、図５、図６に示す電極と略相似形になるように、
円環状に形成する。
【００６６】
図７（ａ）、図７（ｂ）に示すように触媒元素を用いて半導体材料を結晶化をした場合
でも、触媒元素が高濃度に存在する領域を避けて円環状のチャネル領域（７０３）、（７
０７）を形成できる。従って、［実施例１］、［実施例２］の電極構造を有するＴＦＴの
製造工程に、結晶化を助長する触媒元素を用いて、半導体材料を選択的に結晶化する工程
を採用することが可能である。
【００６７】
また、［実施例１］あるいは［実施例２］の電極構造を有するＴＦＴを、画素ＴＦＴの
みでなく、周辺駆動回路を構成するＴＦＴとして使用することができる。例えば、図８に
示すように、信号線駆動回路に使用されるアナログバッファ回路図において、作動増幅回
路入力段のＴＦＴ（８０１）、（８０２）に用いることができる。作動増幅回路入力段の
ＴＦＴ（８０１）、（８０２）がリーク電流が大きいと、ノイズの発生源となる。従って
、ＴＦＴ（８０１）、（８０２）を［実施例１］或るいは［実施例２］の電極構造を有す
るＴＦＴを用いることにより、アナログバッファの性能を向上することができる。
【００６８】
図９は作動増幅回路入力段の配線を示す平面図であり、ＴＦＴ（８０１）、（８０２）
を図５（ａ）に示す電極構造を有するＴＦＴ（９０１）、（９０２）で構成して、ノイズ
対策を図るようにしている。
【００６９】
また、画素部のように、ＴＦＴを電荷制御スイッチとし、コンデンサに電荷を蓄積させ
る構造において、リーク電流を低減することにより、コンデンサに電荷を確実に保持させ
ることが可能になる。電荷の損失が減少すれば、許容電位変位まで、容量を削減すること
が可能になり、面積縮小や微細加工につながる。
【実施例３】
【００７０】
図１０（ａ）、図１０（ｂ）は実施例３のＴＦＴの平面構成図である。
【００７１】
図１０（ａ）はソース電極またはドレイン電極の周囲を全て取り囲むように、ゲイト電
極が配置されることを特徴とする。半導体膜の活性層（１００４）において、矩形の電極
（１００１）の外側を囲むように、電極（１００１）の中心を対称中心となるように、ゲ
イト電極（１００２）、電極（１００３）が配置され、且つ、電極（１００１）、ゲイト
電極（１００２）、電極（１００３）はそれぞれ外形を略相似な矩形とされて、活性層（
１００４）の中心に対称中心を有するように形成されている。本実施例では、電極の外形
を矩形とした例を示したが、電極の外形は多角形でもよい。
【００７２】
電極（１００１）はゲイト電極（１００２）を構成する配線金属とは異なる層に形成さ
れているため、ゲイト電極（１００２）と重なってもよい。電極（１００１）と電極（１
００３）は、同一層の配線金属で構成されているので、短絡をさけるために、電極（１０
０３）を矩形の一部が欠けた形状にする。なお、電極（１００１）、（１００３）はいず
れか一方をソース電極とし、他方をドレイン電極として使用すればよい。
【００７３】
上記の構成において、ゲイト電極（１００２）を構成する配線金属が、半導体膜の活性
層（１００４）のエッジを横切る部分がある。しかしながら、短絡する半導体膜の活性層
のエッジの両側は、電気的に同電位であるので問題はない。
【００７４】
例えば、本実施例のＴＦＴを画素ＴＦＴとして用いる場合には、ＴＦＴと配線とを形成
した後に、保護膜を形成し、さらに電極を透明導電体で形成すればよい。図１０（ａ）に
おいて、電極（１００１）、ゲイト電極（１００２）、電極（１００３）をそれぞれ異な
る層に配線し、かつ電極（１００１）をドレイン電極として透明導電体で形成し、電極（
１００３）をソース電極として配線金属で形成することにより、画素ＴＦＴを作成するこ
とができる。このような電極構造を採用することにより、リーク電流を減少できると共に
、ドレイン電極として用いられる電極（１００１）とゲイト電極（１００２）との配線容
量を減少することができる。
【００７５】
上記のように３層金属配線ができ、配線容量を無視することができる場合には、ソース
電極とドレイン電極とが短絡することがないので、電極（１００３）に切り欠きを形成し
ないで、図１０（ｂ）に示すような電極構造を有するＴＦＴを構成することもできる。半
導体の活性層（１００８）において、矩形の電極（１００５）の外側を囲むように、ゲイ
ト電極（１００６）、矩形環状の電極（１００７）が配置され、かつ電極（１００５）、
ゲイト電極（１００６）、電極（１００７）はそれぞれ外形を略相似な矩形とされ、活性
層（１００８）の中心に対称中心を有するように形成されている。
【００７６】
また、電極（１００５）と（１００７）は相異なる層に形成されるため、電極（１００
７）には切り欠きが形成されていない。なお、電極（１００５）、（１００７）のいずれ
か一方をソース電極として用いて、他方をゲイト電極として用いればよい。特に、（１０
０７）をソース電極として金属配線で形成して、（１００５）をドレイン電極として透明
導電体で形成した構造のＴＦＴを画素ＴＦＴとして使用すれば、リーク電流に対して有効
である。
【００７７】
ＴＦＴを電荷制御スイッチとして、コンデンサに電荷を蓄積させる場合に、リーク電流
を低減することは、コンデンサに電荷を確実に保持させることに効果がある。電荷の損失
が減少すれば、許容電位変位まで容量を減らすことが可能になり、面積縮小や微細加工に
つながる。
【実施例４】
【００７８】
図１１（ａ）、図１１（ｂ）に本実施例のＴＦＴの平面構成図であり、半導体の活性層
（１１０４）において、電極（１１０１）の周囲には、ゲイト電極（１１０２）、電極（
１１０３）が配置されている。電極（１１０１）、ゲイト電極（１１０２）、電極（１１
０３）はそれぞれ外形を略相似な矩形とされ、活性層（１１０４）の中心に対称中心を有
するように形成されている。本実施例では、電極の外形を矩形とした例を示したが、電極
の外形は多角形でもよい。
【００７９】
電極（１１０１）は、ゲイト電極（１１０２）を構成する配線金属とは異なる層に配置
されているので、ゲイト電極（１１０２）と重なることで、コンデンサが形成される。こ
のコンデンサの形成を回避するために、電極（１１０２）を矩形環の一部が欠けた形状と
し、電極（１１０１）との重なりを回避するようにしている。［実施例３］のＴＦＴはこ
のコンデンサを無視できる場合に使用して、［実施例４］のＴＦＴはコンデンサを無視で
きない場合に使用すればよい。
【００８０】
電極（１１０１）と電極（１１０３）とは同一層の配線金属で構成される。従って、短
絡をさけるために、電極（１１０３）は、矩形の一部が欠けた形状となる。また、電極（
１１０１）、（１１０３）のいずれか一方をソース電極として用いて、他方をドレイン電
極として用いればよい。
【００８１】
上記の電極構造において、ゲイト電極（１１０２）を構成する配線金属が、半導体膜の
活性層（１１０４）のエッジを横切る部分がある。しかし短絡する半導体膜の活性層（１
１０４）のエッジの両側は電気的に同電位であるので、問題はない。
【００８２】
なお、活性層（１００４）に不純物をドーピングする場合には、ゲイト電極（１１０２
）をマスクに用いて、不純物をドーピングすると、不純物がドーピングされた半導体膜の
活性層（１１０４）を介して、ドレイン電極とソース電極が短絡してしまう。このため、
半導体膜の活性層（１１０４）をドレイン領域とソース領域に分離するパターンをマスク
に加える等の工夫が必要になる。
【００８３】
本実施例のＴＦＴを画素ＴＦＴとして用いる場合には、ＴＦＴと配線とを形成した後に
、保護膜を形成し、さらに電極を透明導電体で形成すればよい。図１１（ａ）において、
電極（１１０１）、ゲイト電極（１１０２）、電極（１１０３）をそれぞれ異なる層に配
線し、かつ電極（１１０１）をドレイン電極として透明導電体で作成して、電極（１１０
３）をソース電極として配線金属で形成することにより、画素ＴＦＴを作成することがで
きる。このような電極構造を採用することにより、リーク電流を減少できると共に、ドレ
イン電極として用いられる電極（１１０１）とゲイト電極（１１０２）との配線容量を減
少することができる。
【００８４】
上記のように３層金属配線ができ、配線容量を無視することができる場合には、ソース
電極とドレイン電極とが短絡することがないので、電極に切り欠きを形成しないで、図１
１（ｂ）に示すような電極構造を有するＴＦＴを構成することもできる。半導体の活性層
（１１０８）において、矩形の電極（１１０５）の外側を囲むように、ゲイト電極（１０
０６）が配置され、矩形環状の電極（１１０７）が配置されている。電極（１１０５）と
（１１０７）は相異なる層に形成されるため、電極（１１０７）には切り欠きが形成され
ていない。
【００８５】
なお、電極（１１０５）、（１１０７）のいずれか一方をソース電極として用いて、他
方をドレイン電極として用いればよい。特に、（１１０７）をソース電極として金属配線
で形成して、（１１０５）をドレイン電極として透明導電体で形成した構造のＴＦＴを画
素ＴＦＴとして用いると、リーク電流に対して有効となる。
【００８６】
図１０、図１１に示すように［実施例３］、［実施例４］の電極構造は、矩形環状の電
極が同一点を対称中心とするように配置されているため、半導体の活性層に、チャネル領
域を電極と略相似形に形成する必要がある。更に、ＴＦＴの特性を向上するために、半導
体材料の結晶性を高めることも要求されている。ここでは、結晶性の良好な半導体材料を
形成する方法として、結晶化を助長する触媒元素を選択的に活性層に添加する方法を採用
する。図１２（ａ）、図１２（ｂ）に基づいて、結晶化を助長する触媒元素を選択的に活
性層に添加して、結晶成長させ、かつ電極と相似形のチャネル領域を形成する方法ついて
説明する。
【００８７】
図１２（ａ）は半導体の活性層の結晶化を説明する模式図であり、半導体膜をエッチン
グして島状の活性層（１２０４）を形成する。活性層（１２０４）の中心部の矩形状の領
域（１２０１）内に結晶化を助長する触媒元素を添加する。加熱処理等により、矢印（１
２０２）で示すように、矩形状の領域（１２０１）が拡大する方向に活性層（１２０４）
の結晶成長が進行するようにする。
【００８８】
他方、図１２（ｂ）は半導体の活性層の結晶化を説明する他の模式図であり、半導体膜
をエッチングして島状の活性層（１２０８）を形成する。活性層（１２０８）の外縁付近
の、活性層（１２０８）の中心に中心を有する矩形環状の領域（１２０５）に、結晶化を
助長する触媒元素を添加する。加熱処理等により、矢印（１２０６）で示すように、矩形
環状の領域（１２０５）が縮小する方向に結晶成長が進行するようにする。
【００８９】
この矢印（１２０２）、（１２０６）で示す結晶成長により、触媒元素は結晶成長の起
点と終点とに高濃度に存在することが明らかになっている。従って、この領域を避けてチ
ャネル領域を形成する必要があるため、チャネルとなる領域（１２０３）、（１２０７）
を結晶成長の起点と終点の略中間に形成して、その形状が島状の活性層（１２０４）、（
１２０８）の中心に対称中心を有し、図１０、図１０、図１１に示す電極と略相似形にな
るように矩形環状に形成する。
【００９０】
図１２（ａ）、図１２（ｂ）に示すように触媒元素を用いて、半導体材料を結晶化をし
た場合でも、触媒元素が高濃度に存在する領域を避けて、電極と相似な矩形環状のチャネ
ル領域（１２０３）、（１２０７）を形成できる。従って、［実施例３］、［実施例４］
の電極配置を有するＴＦＴの製造工程に、結晶化を助長する触媒元素を用いて、活性層を
選択的に結晶化する工程を採用することが可能になる。
【図面の簡単な説明】
【００９１】
【図１】従来例の信号線走査回路のブロック回路図である。
【図２】従来のＴＦＴの平面構成図である。
【図３】従来のＴＦＴの平面構成図であり、リーク電流の発生場所を示す説明図である。
【図４】従来のリーク電流の発生機構の説明図である。
【図５】実施例１のＴＦＴの構成図である。
【図６】実施例２のＴＦＴの構成図である。
【図７】実施例１、実施例２において、半導体の活性層の結晶化を説明する模式図である。
【図８】アナログバッファ回路の構成図である。
【図９】アナログバッファ回路の素子配置図である。
【図１０】実施例３のＴＦＴの構成図である。
【図１１】実施例４のＴＦＴの構成図である。
【図１２】実施例３、実施例４において、半導体の活性層の結晶化を説明する模式図である。
【符号の説明】
【００９２】
（５０１）、（５０３）、（５０５）、（５０７）・・・電極
（５０２）、（５０６）・・・ゲイト電極
（５０４）、（５０８）・・・半導体膜の活性層
（６０１）、（６０３）、（６０５）、（６０７）・・・電極
（６０２）、（６０６）・・・ゲイト電極
（６０４）、（６０８）・・・半導体膜の活性層
（７０１）、（７０５）・・・触媒添加領域
（７０２）、（７０６）・・・成長方向
（７０３）、（７０７）・・・ゲイト電極
（７０４）、（７０８）・・・半導体膜の活性層
【図１】
2006222462.tif 000003
【図２】
2006222462.tif 000004
【図３】
2006222462.tif 000005
【図４】
2006222462.tif 000006
【図５】
2006222462.tif 000007
【図６】
2006222462.tif 000008
【図７】
2006222462.tif 000009
【図８】
2006222462.tif 000010
【図９】
2006222462.tif 000011
【図１０】
2006222462.tif 000012
【図１１】
2006222462.tif 000013
【図１２】
2006222462.tif 000014