(57)【要約】【課題】ＪＰＥＧ方式の画像圧縮におけるハフマン符号化では１セットのデータの符号化に２クロックを要しているが、１クロックの高速処理を実現する。【解決手段】ＤＣＴ係数の符号化に際しては、ＤＣＴ係数をグループ分けして割り当てたハフマン符号と、係数値の２進数をグループ番号SSSS桁表記した付加ビットとを連続させるが、入力信号線２３,２４を通じてバレルシフタ２１のビット列にハフマン符号のＬＳＢと付加ビットのＭＳＢが隣り合うように入力して合成する。制御部２２は予め得られているハフマン符号の符号長とグループ番号SSSSとを用いてバレルシフタ２１を制御し、合成符号をシフトさせて、出力信号線２５に対してシフト後の合成符号部分のみを右詰め状態で出力させる。ハフマン符号と付加ビットを入力段階で合成し、一括でシフトして出力させるために１クロックでの処理が可能になる。【選択図】図２
2006013867.tif 000002
【特許請求の範囲】
【請求項１】
最大符号長がｍビットである第１の可変長符号と最大符号長がｎビットである第２の可変長符号とを合成して出力させる可変長符号の合成・出力装置において、
入力符号を任意桁分シフトすることが可能なシフト回路と、
前記シフト回路のビット列における所定位置より一方側のｍビットと他方側のｎビットに対する入力信号線を有し、前記所定位置で前記第１の可変長符号のＬＳＢと前記第２の可変長符号のＭＳＢとが隣り合うように、前記各可変長符号を入力させる入力回路と、
前記シフト回路のビット列における前記所定位置より一方側の（ｍ＋ｎ）ビットに対する出力信号線を有した出力回路と、
入力された前記各可変長符号の符号長情報を前段の可変長符号生成回路から取得し、その情報が前記第１の可変長符号についてｘビット、前記第２の可変長符号についてｙビットであった場合に、前記シフト回路に入力されている符号を左側へｙビット分だけシフトさせ、前記所定位置より一方側の（ｘ＋ｙ）ビット分の前記出力信号線にシフト後の符号を出力させる制御部と
を具備したことを特徴とする可変長符号の合成・出力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は可変長符号の合成・出力装置に係り、特にＪＰＥＧ方式の画像圧縮装置における可変長符号化部で実行されるハフマン符号と付加ビットの合成・出力処理に適用され、符号化速度の高速化を可能にする技術に関する。
【背景技術】
【０００２】
デジタル静止画像の標準的な圧縮方式としてＪＰＥＧ（joint photographic expert group ）方式があり、低解像度の表示系から高解像度の印刷系に至る種々の解像度に対応できることから、ディジタルカメラ等の撮像画像の再生や伝送等に多用されている。
【０００３】
図９はＪＰＥＧ方式による画像圧縮装置の概略的ブロック図である。
入力される画像データは８×８画素からなるブロック単位に分割されており、ＤＣＴ（Discrete Cosine Transform:離散コサイン変換）部５１は前記ブロック毎にＤＣＴ処理を行って、画像データの空間周波数成分に相当するＤＣＴ係数を求める。
量子化部５２では、前記処理で求められたＤＣＴ係数をＤＣ成分とＡＣ成分とで独立して量子化する。この場合の量子化テーブルには規定値（デフォルト）は存在せず、個別に設定されることになるが、高周波成分の情報量を減らすように設定された構成のテーブルが用いられる。
【０００４】
量子化されたＤＣＴ係数はハフマン符号化部５３で可変長符号化される。
ＤＣＴ係数の内、ＤＣ成分に係るＤＣ係数は直前のブロックのＤＣ係数との差分値を符号化し、ＡＣ成分に係るＡＣ係数は、図１０に示すようにブロック内でジグザグ・スキャンによる並び替えを行った後に符号化する。
ＤＣ係数の符号化については、ＤＣ係数の差分値がグループ分けされ、各差分値にグループ番号SSSSが割り当てられると共に、各グループ番号SSSSに対してハフマン符号が対応付けられる。但し、各グループ番号SSSSは単なるグループ分けのための番号としての意味だけではなく、ＤＣ係数の差分値の大きさを２進数で表記した際の桁数に相当するものでもある。
一方、グループ番号SSSSだけでは差分値自体の大きさは表せないため、差分値を２進数で表した付加ビット（SSSS桁）が求められ、前記ハフマン符号と付加ビットでＤＣ係数の差分値が可変長符号化されることになる。
具体的には、図１２はＤＣ係数の差分値の符号化に用いられるテーブルの一例であり、差分値が５（00000101）の場合には、グループ番号：３に対応付けたハフマン符号“100”と、５を２進数で表記した付加ビット“101”とで構成した６ビットコード“100101”で差分値５を表す。
【０００５】
一方、ＡＣ係数の符号化については、ジグザグ・スキャンによって一次元に配列された状態における“0”の係数（無効係数）の長さを示すゼロラン数NNNNと、“0”以外の係数（有効係数）の値とを用いて符号化される。
先ず、各ＡＣ係数は、図１３に示すように、グループ分けされてグループ番号SSSSが割り当てられる。但し、このグループ番号SSSSについても、前記ＤＣ係数の差分値の場合と同様に、ＡＣ係数の大きさを２進数で表記した際の桁数に相当するものでもある。
そして、図１４に示すように、ゼロラン数NNNNとグループ番号SSSSとの組合せに対してハフマン符号が対応付けられる。
また、ＡＣ係数の大きさを示すために、ＡＣ係数を２進数で表した付加ビット（SSSS桁）が求められ、前記ハフマン符号と付加ビットでＡＣ係数が可変長符号化されることになる。
符号化処理に際しては、一次元に配列されたＡＣ係数について“0”が連続している場合にはそのゼロラン数をカウントし、“0”以外の係数に出会った際にそのビット数を求めてグループ番号SSSSを求め、その時点でのゼロラン数NNNNとグループ番号SSSSとから得られるハフマン符号に対してＡＣ係数の値である付加ビットを連続させることになる。
尚、図１４において、0／0のEOBはブロックが６４番目の画素まで全て“0”の場合、F／0のZRLはゼロランが１６個連続した場合であり、それぞれ付加ビットは存在しない。
【０００６】
図１１は従来から用いられているハフマン符号化部のブロック回路図である。但し、量子化後の画像データは前記のように量子化されたＤＣ係数とＡＣ係数とからなるが、ＤＣ係数の差分値については予め求められているものとする。
このハフマン符号化部では、ＤＣ係数の差分値が入力されると、SSSS演算部６１においてその差分値に対応するグループ番号SSSSが求められ、そのグループ番号SSSSはハフマン符号ＲＯＭ６２へ入力されて対応したハフマン符号が読み出される。
その場合、ハフマン符号ＲＯＭ６２ではハフマン符号が予め左詰めで格納されているため、読み出されたハフマン符号はセレクタ６３を通じてそのままシフトレジスタ６４へパラレル転送される。
また、付加ビット演算部６５では、ＤＣ係数の差分値の２進数である付加ビット（SSSS桁）を求めて左シフト回路６６へ出力する。
前記付加ビットは可変長符号であるため、左シフト回路６６では、SSSS演算部６１から得られるグループ番号SSSSに基づいて、入力された付加ビットを（１１−SSSS）桁分だけ左側へシフトさせて左詰めとし、そのシフト後の符号を前記ハフマン符号と同様にセレクタ６３を通じてシフトレジスタ６４へパラレル転送する。
【０００７】
一方、ＡＣ係数が入力されると、“0”が連続している状態ではゼロランカウンタ６７がゼロラン数NNNNをカウントし、“0”以外のＡＣ係数が検出されるとSSSS演算部６１がグループ番号SSSSを求める。
そして、ゼロラン数NNNNとグループ番号SSSSがハフマン符号ＲＯＭ６２へ入力されて、その組合せに対応したハフマン符号がセレクタ６３を通じてシフトレジスタ６４へ出力される。但し、ハフマン符号ＲＯＭ６２にはハフマン符号が予め左詰めで格納してある。
また、付加ビット演算部６５では、ＡＣ係数の２進数である付加ビット（SSSS桁）を求めて左シフト回路６６へ出力し、左詰めになるように（１１−SSSS）桁分だけ左側へシフトさせた後、セレクタ６３を通じてシフトレジスタ６４へパラレル転送する。
尚、シフトレジスタ６４に転送された各符号はシフトレジスタ６８へシリアル転送され、シフトレジスタ６８から８ビット単位でＪＰＥＧ符号として出力される。
【０００８】
以上のように、ＪＰＥＧ方式の画像圧縮装置におけるハフマン符号化部は２つの可変長符号（ハフマン符号と付加ビット）を合成させて出力する機能を備えたものであるが、画像データを高速で圧縮処理することを目的として、従来から各種の提案がなされている。
例えば、下記特許文献１の符号化装置においては、ハフマン符号と付加ビットをセレクタによってシフト回路に順次入力し、シフトさせて左詰めにした後、フリップフロップ回路に一次的に記憶させ、その左詰め符号が所定桁になるとそれを出力させると共に、フリップフロップ回路に残った符号を再びシフト回路へ戻して前記処理を繰り返すようにしており、パラレルデータのままで合成処理を高速に行うことを可能にしている。
また、下記特許文献２の画像圧縮装置においては、ゼロラン数を予めカウントしておくことで処理時間の短縮化を図っている。
【０００９】
【特許文献１】特開平６−２０５３９０号公報
【特許文献２】特開２０００−５０２７１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、ＪＰＥＧ方式の画像圧縮装置における従来のハフマン符号化部では、１セットのデータを処理するために少なくとも２クロックの時間を要している。
これは、可変長符号であるハフマン符号と付加ビットとを合成する際に、上記のようにそれら符号を個別にシフトさせて処理する必要があるからである。
前記特許文献１の符号化装置では、シフト回路に符号の任意桁シフトが可能なバレルシフタを用いているが、セレクタを通じてハフマン符号と付加ビットを個別に入力させて処理しているために、結果的に２クロックを要している（特許文献１の図８参照）。
一方、前記特許文献２の画像圧縮装置によれば、１セットのデータを１クロックで処理できることが示唆されているが（特許文献２の第５頁，図３）、一定のゼロランが存在するという条件が前提であり、ゼロランが無い場合には２クロックを要することになる。
【００１１】
そこで、本発明は、ＪＰＥＧ方式の画像圧縮装置のハフマン符号化部のように２つの可変長符号を合成する場合において、入力符号のビット列の状態によらず、常に各可変長符号を１クロックで合成・出力できる処理装置を提供することを目的として創作された。
【課題を解決するための手段】
【００１２】
本発明は、最大符号長がｍビットである第１の可変長符号と最大符号長がｎビットである第２の可変長符号とを合成して出力させる可変長符号の合成・出力装置において、入力符号を任意桁分シフトすることが可能なシフト回路と、前記シフト回路のビット列における所定位置より一方側のｍビットと他方側のｎビットに対する入力信号線を有し、前記所定位置で前記第１の可変長符号のＬＳＢと前記第２の可変長符号のＭＳＢとが隣り合うように、前記各可変長符号を入力させる入力回路と、前記シフト回路のビット列における前記所定位置より一方側の（ｍ＋ｎ）ビットに対する出力信号線を有した出力回路と、入力された前記各可変長符号の符号長情報を前段の可変長符号生成回路から取得し、その情報が前記第１の可変長符号についてｘビット、前記第２の可変長符号についてｙビットであった場合に、前記シフト回路に入力されている符号を左側へｙビット分だけシフトさせ、前記所定位置より一方側の（ｘ＋ｙ）ビット分の前記出力信号線にシフト後の符号を出力させる制御部とを具備したことを特徴とする可変長符号の合成・出力装置に係る。
【００１３】
本発明では、入力回路の構成により、シフト回路のビット列における所定位置を境界として第１の可変長符号のＬＳＢと前記第２の可変長符号のＭＳＢとが隣り合う態様で、各可変長符号を合成してシフト回路へ同時に入力できる。
合成後の符号の出力に際しては、第２の可変長符号側のＬＳＢを基準位置とした出力方式（出力回路に対して左詰め）と、第１の可変長符号のＭＳＢを基準にした出力方式（出力回路に対して右詰め）があるが、出力回路はそれらの方式に応じて出力信号線をシフト回路のビット列に接続するように構成しておけばよく、制御部は、前段の可変長符号生成回路から得られる各可変長符号の符号長情報に基づいて、シフト回路に入力されている合成後の符号を前記各出力方式に応じてシフトさせ、合成後の符号だけを出力回路から出力させる。
本発明によれば、シフト回路は入力符号を任意桁分シフトすることが可能なものであり、入力信号線から各可変長符号を同時にシフト回路へ合成入力でき、出力信号線からシフト後の符号がそのまま出力させることができるため、１クロックの処理で各可変長符号を合成・出力させることができる。
【発明の効果】
【００１４】
ＪＰＥＧ方式の画像圧縮装置のハフマン符号化部のように２つの可変長符号を合成する場合に、従来では１セットのデータを処理するのに２クロックを要していたが、本発明の可変長符号の合成・出力装置によれば、入力符号のビット列の状態に拘わらず、常に１クロックで合成・出力させることが可能になる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の可変長符号の合成・出力装置の実施例を図面に基づいて詳細に説明する。
以下の各実施例の内の実施例１〜３は、ＪＰＥＧ方式の画像圧縮装置におけるハフマン符号化部の最終段に適用される合成・出力部に係るものであり、ハフマン符号化部において量子化後の１セット分のデータ（ＤＣ係数の差分値又は有効係数であるＡＣ係数とその前のゼロラン）を１クロックで符号化することを可能にする。
図１は実施例１〜３に係る合成・出力部が適用されたハフマン符号化部のブロック回路図である。
同図に示されるように、従来技術のハフマン符号化部（図１１）の場合と同様に、SSSS演算部６１、付加ビット演算部６５、ゼロランカウンタ６７、及びハフマン符号ＲＯＭ６２を備えているが、それら各部の機能は従来技術の欄で説明したとおりであり、ここではその説明を省略する。
実施例１〜３のハフマン符号化部１では、付加ビット演算部６５で求められたＤＣ係数の差分値又はＡＣ係数の大きさを示す付加ビットはFIFO Queue（先入れ先出し待ち行列）１１に入力され、FIFO Queue１１がハフマン符号ＲＯＭ６２の処理時間だけ遅延させて付加ビットを合成・出力部１２へ出力させる。
ここに、ハフマン符号ＲＯＭ６２の処理時間とは、ＤＣ係数の差分値の場合には、SSSS演算部６１からグループ番号SSSSを得た後に図１２のテーブルに基づいてハフマン符号を出力するまでの時間を、また、ＡＣ係数の場合には、SSSS演算部６１からのグループ番号SSSSとゼロランカウンタ６７からのゼロラン数NNNNとを得た後に図１４のテーブルに基づいてハフマン符号を出力するまでの時間であり、合成・出力部１２へはハフマン符号と付加ビットが同時に入力されるようになっている。
また、図１では、合成・出力部１２に対してハフマン符号ＲＯＭ６２からハフマン符号の符号長とグループ番号SSSSとが入力されているが、グループ番号SSSSについてはSSSS演算部６１から合成・出力部１２へ直接入力させるようにしてもよい。
【実施例１】
【００１６】
前記のように合成・出力部１２には可変長符号であるハフマン符号と付加ビットが入力されていると共に、ハフマン符号の符号長とグループ番号SSSSが入力されている。
そして、この実施例の合成・出力部１２は、図２に示すように、３８ビットのバレルシフタ２１と制御部２２を備えており、制御部２２にはハフマン符号ＲＯＭ６２からのハフマン符号の符号長とグループ番号SSSSが入力されている。
バレルシフタ２１に対する入力回路は、ハフマン符号ＲＯＭ６２からのハフマン符号（最大符号長１６ビット）の入力信号線（１６本）２３と、FIFO Queue１１からの付加ビット（最大符号長１１ビット）の入力信号線（１１本）２４とで構成されている。また、それらの入力信号線２３，２４はハフマン符号側のＬＳＢが付加ビット側のＭＳＢと隣り合う並びになっており、バレルシフタ２１の左側から第１２ビット目から右端の第３８ビット目までに接続されている。
一方、バレルシフタ２１からの出力回路は、右端の第１ビット目から第２７ビット目までに出力信号線２５が接続された構成になっている。
【００１７】
この実施例に係る合成・出力部１２では、入力信号線２３，２４を通じて可変長符号であるハフマン符号と付加ビットがバレルシフタ２１に入力されるが、ハフマン符号の入力符号長がｘビット（２≦ｘ≦１６）、付加ビットの入力符号長がｙビット（０≦ｙ≦１１）であった場合、制御部２２に入力されるグループ番号SSSSは付加ビットの符号長に相当する「ｙ」である。
図３は入力されるハフマン符号と付加ビット及びバレルシフタ２１の制御方式を模式的に示した図であり、ハフマン符号はバレルシフタ２１の左側から第２７ビット目がＬＳＢとなるように第（２８−ｘ）ビット目〜第２７ビット目に入力され、付加ビットは第２８ビット目がＭＳＢとなるように第２８ビット目〜第（２７＋ｙ）ビット目に入力される。
従って、入力信号線２３，２４を通じてバレルシフタ２１へハフマン符号と付加ビットを入力させるだけで、それら可変長符号が合成された状態になる。
【００１８】
そして、制御部１２は、グループ番号SSSSに基づいてバレルシフタ２１上のハフマン符号と付加ビットをｙビット分だけ左側へシフトさせる。
その結果、合成後における（ｘ＋ｙ）ビット分の符号は、付加ビット側のＬＳＢが常にバレルシフタ２１の左側から第２７ビット目に位置する状態となる。
更に、制御部１２は、グループ番号SSSSから得られている付加ビットのビット数：ｙとハフマン符号の符号長：ｘとから合成後の符号長（ｘ＋ｙ）ビットを確認し、出力信号線２５におけるバレルシフタ２１の第[２８−（ｘ＋ｙ）]ビット目から第２７ビット目に対応した信号線からシフトされた合成後の符号を出力させる。
【００１９】
この実施例の合成・出力部１２によれば、入力信号線２３，２４からハフマン符号と付加ビットをバレルシフタ２１に入力させた段階で既に合成されており、その合成後の符号をシフトさせることで出力信号線２５から右詰めした状態で出力させることができる。
従って、ハフマン符号と付加ビットを個別にシフトさせる必要がなく、1クロックでの処理が可能になる。
図４はハフマン符号化部１（図１）の動作を信号タイミングチャートで示したものであり、量子化後の１セット分のデータが１クロックで入力され、合成・出力部１２での符号出力も１クロックになっている。
尚、図１に示すように、合成・出力部１２からパラレル出力された符号はＪＰＥＧストリーム生成部２に入力されてＪＰＥＧデータ列に構成される。
【実施例２】
【００２０】
この実施例は、前記実施例１が合成後の符号を出力信号線２５に対して右詰め状態で出力させているのに対して、左詰め状態で出力させる場合に係る。
この実施例の合成・出力部１２の構成は図５に示される。
バレルシフタ３１は４３ビットからなり、入力回路がハフマン符号ＲＯＭ６２からのハフマン符号の入力信号線（１６本）２３'とFIFO Queue１１からの付加ビットの入力信号線（１１本）２４'とからなることは実施例１の場合と同様であるが、バレルシフタ３１の左側の第１ビット目から第２７ビット目に接続されており、ハフマン符号のＬＳＢが第１６ビット目に、付加ビットのＭＳＢが第１７ビット目になるように接続されている。
また、出力回路は第１７ビット目から右端の第４３ビット目までに出力信号線２５'が接続された構成になっている。
【００２１】
図６は、実施例１における図３と同様に、入力されるハフマン符号と付加ビット及び制御部２２'によるバレルシフタ２１'の制御方式を模式的に示した図である。
ハフマン符号の入力符号長がｘビット（２≦ｘ≦１６）、付加ビットの入力符号長がｙビット（０≦ｙ≦１１）であった場合、ハフマン符号は第１６ビット目がＬＳＢとなるようにバレルシフタ２１'の左側から第（１７−ｘ）ビット目から第１６ビット目に入力され、付加ビットは第１７ビット目がＭＳＢとなるように第１７ビット目からから第（１６＋ｙ）ビット目に入力される。
従って、ハフマン符号と付加ビットが合成された符号が第（１７−ｘ）ビット目から第（１６＋ｙ）ビット目に入力された状態になるが、制御部２２'は、ハフマン符号ＲＯＭ６２から得られているハフマン符号の符号長ｘに基づいて合成後の符号を右側へｘビット分シフトさせる。
【００２２】
また、制御部１２'は、グループ番号SSSSから得られている付加ビットのビット数：ｙと前記ｘとから合成後の符号長（ｘ＋ｙ）ビットを確認し、シフトされた合成後の符号をバレルシフタ２１から出力させる。
即ち、シフト後の符号はバレルシフタ３１'の第１７ビット目から右側に位置するため、その第１７ビット目から（ｘ＋ｙ）ビット分の出力信号線２５'に合成された信号を出力させると、合成後の符号が左詰め状態で出力されることになる。
【実施例３】
【００２３】
前記の実施例１及び２では、ハフマン符号のＬＳＢと付加ビットのＭＳＢが隣り合う態様で合成させて、出力信号線２５，２５'から左詰め又は右詰めで出力させる場合について説明したが、この実施例は付加ビットのＬＳＢとハフマン符号のＭＳＢとが隣り合う態様で合成させる場合に関する。
図７は、実施例１及び２の図３や図６と同様に、入力されるハフマン符号と付加ビット及び制御部によるバレルシフタの制御方式を模式的に示した図である。
この実施例においても、実施例２の場合と同様に４３ビットのバレルシフタ３１'を用いるが、FIFO Queue１１とハフマン符号ＲＯＭ６２からの各入力信号線（図示せず）を通じて、付加ビットをそのＬＳＢが左側から第２７ビット目になるようにバレルシフタ３１'に入力すると共に、ハフマン符号をそのＭＳＢが第２８ビット目になるようにバレルシフタ３１'に入力する。
【００２４】
そして、制御部（図示せず）が、ハフマン符号ＲＯＭ６２から得られているハフマン符号の符号長ｘとグループ番号SSSS（＝付加ビットの符号長：ｙ）に基づいて、バレルシフタ３１'の合成後の符号をｘビットだけ左側へシフトさせ、第１ビット目から第２７ビット目までに接続されている出力信号線（図示せず）を通じて第２７ビット目より左側の（ｘ＋ｙ）ビット分を出力させる。
その場合の（ｘ＋ｙ）ビット分は合成後の符号の位置になっているため、出力信号線から付加ビットのＬＳＢとハフマン符号のＭＳＢとが隣り合った合成後の符号を右詰めで出力させることができる。
【実施例４】
【００２５】
以上の実施例１〜３では、ＪＰＥＧ方式の画像圧縮装置におけるハフマン符号化部に適用される合成・出力部について説明したが、本発明の合成・出力部は、２つの可変長符号を生成させる際にその符号長情報が得られていれば、バレルシフタと制御部により各可変長符号を合成して左詰め又は右詰めして出力させることができる。
【００２６】
例えば、図８に示すように、２つの入力データ(1),(2)をそれぞれ可変長符号ＲＯＭ４１,４２で可変長符号(1),(2)に符号化し、入力信号線を通じて各可変長符号(1),(2)をＬＳＢとＭＳＢとが隣り合う条件で合成・出力部４３のバレルシフタに直接入力させて合成し、制御部が各可変長符号ＲＯＭ４１,４２から各可変長符号(1),(2)の符号長情報を得てバレルシフタを制御することにより、合成後の符号をシフトさせた後、出力信号線に対して常に左詰め又は右詰めの合成符号として出力させることができる。
従って、本発明の合成・出力部の基本的構成は、前記ハフマン符号化部だけでなく、一般的に２種の可変長符号を得て合成する場合に適用できる。
【産業上の利用可能性】
【００２７】
本発明は、ＪＰＥＧ方式の画像圧縮装置のハフマン符号化部のように２つの可変長符号を合成して出力させるシステムに適用できる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施例１〜３に係る合成・出力部が適用されたハフマン符号化部のブロック回路図である。
【図２】実施例１の合成・出力部の概略構成図である。
【図３】入力されるハフマン符号と付加ビット及びバレルシフタの制御方式を模式的に示した図である。
【図４】ハフマン符号化部の動作を示す信号タイミングチャートである。
【図５】実施例２の合成・出力部の概略構成図である。
【図６】入力されるハフマン符号と付加ビット及びバレルシフタの制御方式を模式的に示した図である。
【図７】実施例３について、入力されるハフマン符号と付加ビット及びバレルシフタの制御方式を模式的に示した図である。
【図８】実施例４として合成・出力部の一般化した適用例を示すブロック回路図である。
【図９】ＪＰＥＧ方式による画像圧縮装置の概略的ブロック図である。
【図１０】ＪＰＥＧ方式による画像圧縮において、量子化後のＤＣＴ係数を符号化する際のジグザグ・スキャン方式を示す図である。
【図１１】従来のハフマン符号化部のブロック回路図である。
【図１２】ＤＣ係数の差分値をグループ分けしてハフマン符号を対応付ける際に用いられるテーブルの一例である。
【図１３】ＡＣ係数のグループを示す図である。
【図１４】ＡＣ係数についてゼロラン数とグループ番号の組み合わせに基づいてハフマン符号を対応付ける際に用いられるテーブルの一例である。
【符号の説明】
【００２９】
１，５３…ハフマン符号化部、２…ＪＰＥＧストリーム生成部、１１…FIFO Queue、１２，４３…合成・出力部、２１，３１，３１'…バレルシフタ、２２，２２'…制御部、２３，２３'，２４，２４'…入力信号線、２５，２５'…出力信号線、４１，４２…可変長符号ＲＯＭ、５１…ＤＣＴ部、５２…量子化部、６１…SSSS演算部、６２…ハフマン符号ＲＯＭ、６３…セレクタ、６４，６８…シフトレジスタ、６５…付加ビット演算部、６６…左シフト回路、６７…ゼロランカウンタ。
【図１】
2006013867.tif 000003
【図２】
2006013867.tif 000004
【図３】
2006013867.tif 000005
【図４】
2006013867.tif 000006
【図５】
2006013867.tif 000007
【図６】
2006013867.tif 000008
【図７】
2006013867.tif 000009
【図８】
2006013867.tif 000010
【図９】
2006013867.tif 000011
【図１０】
2006013867.tif 000012
【図１１】
2006013867.tif 000013
【図１２】
2006013867.tif 000014
【図１３】
2006013867.tif 000015
【図１４】
2006013867.tif 000016