(57)【要約】【課題】ホストシステムのバスに接続され、その時の動作状態に応じた柔軟なクロック制御を自主的に実行可能な無線通信用の周辺装置を提供する。【解決手段】ＰＣＩデバイス１は、電子機器１００の通信装置として機能し、ホストシステム２の送信データをアクセスポイントに送信すると共に、ホストシステム２の受信データをアクセスポイントから受信する。このＰＣＩデバイス１内でＰＣＩバスを介したデータ入出力を実行するＰＣＩコントローラ１１は、動作用のクロックが複数系統に分割されており、クロック制御回路１２は、ＰＣＩコントローラ１１内の送信データ処理に係わる部分へのクロック供給を常時維持しながら、通信コントローラ１７による受信動作時以外でのＰＣＩコントローラ１１内の受信データ処理に係わる部分へのクロック供給を停止するように、このＰＣＩコントローラ１１に対するクロック供給を制御する。【選択図】      図１
2006236241.tif 000002
【特許請求の範囲】
【請求項１】
ホストシステムのバスに接続され、当該ホストシステムが他のシステムとの間でデータを送受信するための無線通信を実行する周辺装置であって、
ＣＰＵと、
前記ＣＰＵに対する割り込みを所定の間隔毎に発生させるためのタイマと、
前記バスを介した前記ホストシステムからの送信データの入力および前記バスを介した前記ホストシステムへの受信データの出力を制御する、前記ＣＰＵに対する割り込みを発生させる機能を備えたバスコントローラと、
前記ＣＰＵの制御下で、前記ホストシステムの送信データを前記バスコントローラから受け取って前記他のシステムに送信すると共に、前記ホストシステムの受信データを前記他のシステムから受信して前記バスコントローラに引き渡す通信コントローラと、
前記バスコントローラが送信データを入力した場合に、前記バスコントローラの割り込み機能により前記ＣＰＵを起動して当該送信データの前記他のシステムへの送信を前記通信コントローラに実行させる送信制御手段と、
前記タイマが発生させる割り込みにより前記ＣＰＵを起動して、前記ホストシステムの受信データの前記他のシステムからの受信をその有無チェックを含めて前記通信コントローラに周期的に実行させる受信制御手段と、
前記バスコントローラ内の送信データ処理に係わる部分へのクロック供給を常時維持しながら、前記通信コントローラによる受信動作時以外での前記バスコントローラ内の受信データ処理に係わる部分へのクロック供給を停止するように、前記バスコントローラに対するクロック供給を複数系統に分割して制御するクロック制御回路と
を具備することを特徴とする周辺装置。
【請求項２】
前記ＣＰＵは、前記タイマからの割り込みを受けて前記通信コントローラに受信動作を行わせた際、前記ホストシステムの受信データが存在した場合に、前記バスコントローラ内の受信データ処理に係わる部分へのクロック供給を開始させるように前記クロック制御回路に指示することを特徴とする請求項１記載の周辺装置。
【請求項３】
前記ＣＰＵは、前記バスコントローラによる前記ホストシステムへの受信データの出力がすべて完了した場合に、前記バスコントローラ内の受信データ処理に係わる部分へのクロック供給を再停止させるように前記クロック制御回路に指示することを特徴とする請求項２記載の周辺装置。
【請求項４】
前記ＣＰＵは、前記他のシステムに対するデータ送信を行わない旨の通知が前記ホストコントローラから前記バスを介して前記バスコントローラになされた場合、前記バスコントローラ内の送信データ処理に係わる部分へのクロック供給も停止するように前記クロック制御回路に指示することを特徴とする請求項１記載の周辺装置。
【請求項５】
前記ＣＰＵは、当該周辺装置の起動時、前記バスコントローラ内のすべての部分にクロックを供給するように前記クロック制御回路に指示すると共に、初期設定完了後、前記バスコントローラ内の設定処理に係わる部分へのクロック供給を停止するように前記クロック制御回路に指示することを特徴とする請求項１記載の周辺装置。
【請求項６】
前記ＣＰＵは、前記送信データの送信処理および前記受信データの受信処理が完了した場合に、前記通信コントローラおよび自身を停止させることを特徴とする請求項１記載の周辺機器。
【請求項７】
前記クロック制御回路は、前記バスコントローラに対して供給するクロックの周波数を変更する手段を備え、前記ＣＰＵからその供給停止を指示されたクロックの周波数を低下させることを特徴とする請求項１記載の周辺装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えばアクセスポイントを介してケーブルレスでネットワーク接続可能なパーソナルコンピュータに搭載される無線通信用のＰＣＩデバイス等に適用して好適な省電力制御技術に関する。
【背景技術】
【０００２】
近年、ノートブックタイプなどのバッテリ駆動可能で携行容易なパーソナルコンピュータが広く普及している。また、この種のパーソナルコンピュータの中には、アクセスポイントを介してケーブルレスでネットワークに接続することのできる無線通信機能を備えたものも多い。この無線通信機能を備えたパーソナルコンピュータを携行すれば、アクセスポイントの存在する場所であればデータ送受信が行えるので、外出先でも種々の作業を行うことができ、非常に便利である。
【０００３】
この無線通信機能は、パーソナルコンピュータに周辺装置として搭載されるＰＣＩデバイスなどで実行されるのが一般的である。また、外出先でのパーソナルコンピュータの動作用電力は、そのすべてをバッテリからの電力に頼ることになる。従って、この無線通信用のＰＣＩデバイスを含めて、周辺機器についても種々の省電力化が要求される。
【０００４】
このようなことから、例えばＰＣＩバスと周辺装置との相互接続の管理を行うインタフェースを複数のブロックに分割し、使用していないブロックへの動作クロックの供給を制限することにより、消費電力を低減させようといった提案もなされている（例えば特許文献１等参照）。
【特許文献１】特開２００４−２３４２６９公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、この特許文献１の手法は、ＰＣＩバスと周辺装置との間に介在するインタフェースの内部回路を分割し、この分割後の内部回路それぞれに対するクロック供給を個別に制御するといった、その効果がインタフェース内に限定されたものである。従って、ホストシステムからのアクセスを常時受け付けられる体制を維持しておく必要のある無線通信用のＰＣＩデバイスにおいては、当該デバイス自身が、その時の動作状況に応じてきめ細かいクロック制御をデバイス全体としてさらに行うことが望まれる。
【０００６】
この発明は、このような事情を考慮してなされたものであり、ホストシステムのバスに接続され、その時の動作状態に応じた柔軟なクロック制御を自主的に実行可能な無線通信用の周辺装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前述した目的を達成するために、この発明の周辺装置は、ホストシステムのバスに接続され、当該ホストシステムが他のシステムとの間でデータを送受信するための無線通信を実行する周辺装置であって、ＣＰＵと、前記ＣＰＵに対する割り込みを所定の間隔毎に発生させるためのタイマと、前記バスを介した前記ホストシステムからの送信データの入力および前記バスを介した前記ホストシステムへの受信データの出力を制御する、前記ＣＰＵに対する割り込みを発生させる機能を備えたバスコントローラと、前記ＣＰＵの制御下で、前記ホストシステムの送信データを前記バスコントローラから受け取って前記他のシステムに送信すると共に、前記ホストシステムの受信データを前記他のシステムから受信して前記バスコントローラに引き渡す通信コントローラと、前記バスコントローラが送信データを入力した場合に、前記バスコントローラの割り込み機能により前記ＣＰＵを起動して当該送信データの前記他のシステムへの送信を前記通信コントローラに実行させる送信制御手段と、前記タイマが発生させる割り込みにより前記ＣＰＵを起動して、前記ホストシステムの受信データの前記他のシステムからの受信をその有無チェックを含めて前記通信コントローラに周期的に実行させる受信制御手段と、前記バスコントローラ内の送信データ処理に係わる部分へのクロック供給を常時維持しながら、前記通信コントローラによる受信動作時以外での前記バスコントローラ内の受信データ処理に係わる部分へのクロック供給を停止するように、前記バスコントローラに対するクロック供給を複数系統に分割して制御するクロック制御回路とを具備することを特徴とする。
【発明の効果】
【０００８】
本発明は、ホストシステムのバスに接続され、その時の動作状態に応じた柔軟なクロック制御を自主的に実行可能な無線通信用の周辺装置を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照してこの発明の実施形態について説明する。図１は、本発明の一実施形態に係る電子機器の構成を示す図である。この電子機器１００は、システムバスとしてＰＣＩバスが敷設されたパーソナルコンピュータであり、本実施形態では、本発明の周辺装置がＰＣＩデバイス１として実現されている。
【００１０】
電子機器１００は、IEEE802.11規格の無線ＬＡＮ経由で他の電子機器とデータを送受信するために、そのネットワークを管理するアクセスポイントにアクセスする機能を有しており、ＰＣＩデバイス１は、ホストシステム２の制御下で、このアクセスポイントへのアクセスを実行する。ホストシステム２には、電子機器１００内における全体的な動作制御を司るＣＰＵ２１が設けられている。
【００１１】
つまり、このＰＣＩデバイス１は、ＰＣＩバスを介してホストシステム２から送信データが入力されると、この送信データをアクセスポイントに送信すると共に、所定の間隔毎にアクセスポイントにアクセスして受信データの有無を確認し、存在すればその受信データを受信して、ホストシステム２に向けてＰＣＩバスに出力するといった、ＰＣＩインターフェースを持った通信装置として機能する。
【００１２】
なお、ここでは、電子機器１００のデータをアクセスポイントへ送信するための動作を送信動作と称し、また、アクセスポイントからのデータを電子機器１００に受信させるための動作を受信動作と称することとする。つまり、ＰＣＩデバイス１から見て、ホストシステム２よりデータを受信する動作は送信動作と称され、ホストシステム２へデータを送信する動作は受信動作と称されることとなる。
【００１３】
図１に示すように、ＰＣＩデバイス１は、ＰＣＩコントローラ１１、クロック制御回路１２、タイマ１３、ＣＰＵ１４、メモリコントローラ１５、メモリ１６および通信コントローラ１７を有している。
【００１４】
ＰＣＩコントローラ１１は、ホストシステム２との間でのデータ授受のために、ＰＣＩバスからのデータの入力およびＰＣＩバスへのデータの出力を制御するものであり、図示のように、設定用レジスタ１１１、ステータスレジスタ１１２、ターゲットアクセス制御回路１１３、イニシエータアクセス制御回路１１４および割り込み生成回路１１５を有している。
【００１５】
設定用レジスタ１１１は、ＰＣＩデバイス１がどう動作すべきかを示す設定情報を格納するためのレジスタであり、一方、ステータスレジスタ１１２は、ＰＣＩデバイス１がどういう状態にあるのかを示すステータス情報を格納するためのレジスタである。また、ターゲットアクセス制御回路１１３は、ホストシステム２の送信データをＰＣＩバスから入力するための回路であり、一方、イニシエータアクセス制御回路１１４は、ホストシステム２の受信データをＰＣＩバスに出力するための回路である。そして、割り込み生成回路１１５は、ターゲットアクセス制御回路１１３がホストシステム２の送信データを入力した時に、クロック制御回路１２およびＣＰＵ１４にその旨を通知するための割り込み信号を供給するための回路である。
【００１６】
このＰＣＩコントローラ１１を含むＰＣＩデバイス１内の各部の動作用クロックは、クロック制御回路１２によって供給される。また、このクロック制御回路１２からＰＣＩコントローラ１１へのクロックは、設定処理に係わる部分へのクロックＡ、受信処理に係わる部分へのクロックＢおよび送信処理に係わる部分へのクロックＣの３系統に分割されており、これらを個別に制御するために、クロック制御回路１２は、動作・停止制御部１２１を有している。つまり、本実施形態のＰＣＩデバイス１は、第１に、ＰＣＩコントローラ１１内のクロックを複数系統に分割し、クロックを必要とする部分以外のクロックを、動作・停止制御部１２１によって部分的に停止させることにより、消費電力の低減を図っている。
【００１７】
より具体的に説明すると、クロックＡは設定用レジスタ１１１、クロックＢはステータスレジスタ１１２およびイニシエータアクセス制御回路１１４、クロックＣはステータスレジスタ１１２およびターゲットアクセス制御回路１１３に供給されるものであり、動作・停止制御部１２１は、ＰＣＩデバイス１が起動すると、まずは、これらクロックＡ〜Ｃのすべての供給を開始する。そして、初期設定が完了すると、ホストシステム２の送信データを常時受け付け可能な状態にあるべきターゲットアクセス制御回路１１３およびこのターゲットアクセス制御回路１１３が動作状態を保持可能な状態にあるべきステータスレジスタ１１２へのクロックＣを除き、クロックＡ，Ｂを停止させる。イニシエータアクセス制御回路１１４へのクロックＢの供給再開タイミングについては後述する。
【００１８】
また、ターゲットアクセス制御回路１１３がホストシステム２の送信データを受け付けた旨を通知するための割り込み生成回路１１５をＰＣＩコントローラ１１が備えることによって、本実施形態のＰＣＩデバイス１は、第２に、送信データの受け付けがなされていない場合、ＰＣＩコントローラ１１以外の主要部を停止させることにより、消費電力の低減を図っている。ここで、このＰＣＩデバイス１のデータ送信処理の手順を説明する。
【００１９】
いま、クロック制御回路１２によるＣＰＵ１４、メモリコントローラ１５、通信コントローラ１７へのクロックの供給は停止しており、ＰＣＩコントローラ１１へはクロックＣのみが供給されているものとする。そして、このクロックＣにより動作するターゲットアクセス制御回路１１３が送信データを入力すると、割り込み生成回路１１５が割り込み信号を生成し、この割り込み信号を受けたクロック制御回路１２は、ＣＰＵ１４等の各部へのクロック供給を開始する。一方、ＣＰＵ１４は、このクロック供給を受けて割り込み生成回路１１５からの割り込み信号を取り込み、送信データの入力を検知すると、この送信データをアクセスポイントに送信すべく、メモリコントローラ１５および通信コントローラ１７を駆動制御する。より具体的には、ターゲットアクセス制御回路１１３が入力した送信データを内部バス経由で取り込んでメモリ１６にバッファリングし、このバッファリングしたメモリ１６上の送信データをアクセスポイントに送信するようにメモリコントローラ１５および通信コントローラ１７を駆動制御する。この送信データに関する一連の送信動作が完了し、かつ、割り込み生成回路１１５からの割り込み信号の供給が一定時間を越えて途絶えると、ＣＰＵ１４は、自身を停止可能な状態として、その旨をクロック制御回路１２に通知する。そして、この通知を受けたクロック制御回路１２は、ＣＰＵ１４等の各部へのクロック供給を停止する。
【００２０】
また、タイマ１３は、所定の間隔毎に割り込み信号を生成してクロック制御回路１２およびＣＰＵ１４に供給する回路である。この所定の間隔は、自装置宛ての受信データがアクセスポイントに保持されているかどうかをチェックする間隔である。このタイマ１３を備えることによって、本実施形態のＰＣＩデバイス１は、第３に、受信データのチェック時を除いてはＰＣＩコントローラ１１以外の主要部を停止させること、および、このチェックの結果、受信データが存在しなかった場合には、ＰＣＩコントローラ１１のクロックＢの停止状態を維持することにより、消費電力の低減を図っている。次に、このＰＣＩデバイス１のデータ受信処理の手順を説明する。
【００２１】
いま、クロック制御回路１２によるＣＰＵ１４、メモリコントローラ１５、通信コントローラ１７へのクロックの供給は停止しており、タイマ１３へのクロックおよびＰＣＩコントローラ１１へのクロックＣのみが供給されているものとする。そして、タイマ１３が割り込みを発生させると、このタイマ１３からの割り込み信号を受けたクロック制御回路１２が、ＣＰＵ１４等の各部へのクロック供給を開始する。一方、ＣＰＵ１４は、このクロック供給を受けてタイマ１３からの割り込み信号を取り込み、受信データ有無チェックのタイミング到来を検知する。すると、ＣＰＵ１４は、その有無チェックを含む受信データのアクセスポイントからの受信を行うべく、メモリコントローラ１５および通信コントローラ１７を駆動制御する。より具体的には、自装置宛ての受信データをアクセスポイントが保持していないかをチェックし、保持していれば、それをアクセスポイントから受信してメモリ１６にバッファリングするようにメモリコントローラ１５および通信コントローラ１７を駆動制御する。
【００２２】
また、アクセスポイントが受信データを保有しており、この受信データの取り込みを行うと、通信コントローラ１７は、その旨をクロック制御回路１２に通知する。一方、この通知を受けたクロック制御回路１２は、ＰＣＩコントローラ１１のクロックＢの供給を開始する。これにより、イニシエータアクセス制御回路１１４が受信データを授受可能な状態になるので、メモリコントローラ１５は、メモリ１６にバッファリングされた受信データを内部バス経由でイニシエータアクセス制御回路１１４に転送し、イニシエータアクセス制御回路１１４は、この受信データをホストシステム２のＰＣＩバスに出力する。
【００２３】
この受信データに関する一連の受信動作が完了すると、ＣＰＵ１４は、自身を停止可能な状態として、その旨をクロック制御回路１２に通知する。そして、この通知を受けたクロック制御回路１２は、ＣＰＵ１４等の各部へのクロック供給を停止する。また、この場合は、ＰＣＩコントローラ１１のクロックＢの供給停止も行われる。
【００２４】
以上のように、本実施形態のＰＣＩデバイス１は、（１）ＰＣＩコントローラ１１内のクロックを複数系統に分割し、クロックを必要とする部分以外のクロックを、動作・停止制御部１２１によって部分的に停止させる、（２）送信データの受け付けがなされていない場合、ＰＣＩコントローラ１１以外の主要部を停止させる、（３）受信データのチェック時を除いてはＰＣＩコントローラ１１以外の主要部を停止させ、および、このチェックの結果、受信データが存在しなかった場合には、ＰＣＩコントローラ１１のクロックＢの停止状態を維持する、といった、その時の動作状態に応じた柔軟なクロック制御を自主的に実行することが可能である。
【００２５】
なお、ホストシステム２からアクセスポイントとの間のデータ授受を行わない旨の指示を受けた場合には、送信処理に係わる部分へのクロックＣ、つまりホストシステム２の送信データを常時受け付け可能な状態にあるべきターゲットアクセス制御回路１１３へのクロックもさらに停止させる。
【００２６】
図２は、このＰＣＩデバイス１の送信手順を示すフローチャートである。
【００２７】
データ送信動作に関して、ＰＣＩデバイス１は、通信コントローラ１７およびＣＰＵ１４が停止している状態を初期状態とするので、送信手順では、まず、この通信コントローラ１７およびＣＰＵ１４を停止させる（ステップＡ１〜Ａ２）。
【００２８】
その後、ターゲットアクセス制御回路１１３が送信データを入力すると（ステップＡ３のＹＥＳ）、割り込み生成回路１１５が発生させる割り込みにより、まず、ＣＰＵ１４が起動し（ステップＡ４）、続いて、このＣＰＵ１４により通信コントローラ１７が起動する（ステップＡ５）。そして、起動した通信コントローラ１７は、ターゲットアクセス制御回路１１３が入力した送信データをアクセスポイントに送信する（ステップＡ６）。
【００２９】
そして、このアクセスポイントへの送信処理が完了すると、ステップＡ１〜Ａ２の通信コントローラ１７およびＣＰＵ１４の停止を再実行して初期状態に復帰し、ステップＡ３にて、次のターゲットアクセス制御回路１１３による送信データの入力を待機する。
【００３０】
また、図３は、このＰＣＩデバイス１の受信手順を示すフローチャートである。
【００３１】
データ受信動作に関して、ＰＣＩデバイス１は、ＰＣＩコントローラ１１のイニシエータアクセス制御回路１１４と、通信コントローラ１７およびＣＰＵ１４とが停止している状態を初期状態とするので、まず、ＣＰＵを定期的に起動するためのタイマ１３の設定を行うと共に（ステップＢ１）、ＰＣＩコントローラ１１のイニシエータアクセス制御回路１１４の停止と（ステップＢ２）、通信コントローラ１７およびＣＰＵ１４の停止とを行う（ステップＢ３〜Ｂ４）。
【００３２】
その後、タイムアップが起きると（ステップＢ５のＹＥＳ）、このタイマ１３が発生させる割り込みにより、まず、ＣＰＵ１４が起動し（ステップＢ６）、続いて、このＣＰＵ１４により通信コントローラ１７が起動する（ステップＢ７）。そして、起動した通信コントローラ１７は、その有無チェックを含むアクセスポイントからの受信データの受信を行い（ステップＢ８）、受信データが存在すれば（ステップＢ９のＹＥＳ）、ＰＣＩコントローラ１１のイニシエータアクセス制御回路１１４を起動し（ステップＢ１０）、当該受信データをホストシステム２のＰＣＩバスに出力する（ステップＢ１１）。
【００３３】
そして、このアクセスポイントからの受信処理が完了すると、受信データが存在した場合には、ステップＢ２のＰＣＩコントローラ１１のイニシエータアクセス制御回路１１４の停止と、ステップＢ３〜Ｂ４の通信コントローラ１７およびＣＰＵ１４の停止とを再実行し、また、受信データが存在しなかった、つまりステップＢ１０のＰＣＩコントローラ１１のイニシエータアクセス制御回路１１４の起動を行わなかった場合には、ステップＢ３〜Ｂ４の通信コントローラ１７およびＣＰＵ１４の停止のみを再実行して初期状態に復帰し、ステップＢ５にて、次のタイムアップを待機する。
【００３４】
このように、本実施形態のＰＣＩデバイス１は、その時の動作状態に応じた柔軟なクロック制御を自主的に実行する。
【００３５】
ところで、以上では、クロック制御回路１２の動作・停止制御部１２１により、クロックを必要とする部分以外のクロックを部分的に停止させる例を説明したが、システムの構成によっては、停止を行えない場合もある。そこで、このような場合のために、図４に示すように、周波数変更制御部１２２をクロック制御回路１２に併設しても良い。周波数変更制御部１２２を備えることにより、停止させることのできないクロックについては、動作・停止制御部１２１による停止を行うのではなく、この周波数変更制御部１２２によってクロック周波数を低下することで消費電力を低減させる。例えば周波数を１／１０にすることで、消費電力も1／１０に低減できる。
【００３６】
つまり、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施形態に係る電子機器の構成を示す図
【図２】同実施形態の電子機器に搭載されるＰＣＩデバイスの送信手順を示すフローチャート
【図３】同実施形態の電子機器に搭載されるＰＣＩデバイスの受信手順を示すフローチャート
【図４】同実施形態の電子機器に搭載されるＰＣＩデバイスの一変形例を示す図
【符号の説明】
【００３８】
１…ＰＣＩデバイス、２…ホストシステム、１１…ＰＣＩコントローラ、１２…クロック制御回路、１３…タイマ、１４…ＣＰＵ、１５…メモリコントローラ、１６…メモリ、１７…通信コントローラ、２１…ＣＰＵ、１００…電子機器、１１１…設定用レジスタ、１１２…ステータスレジスタ、１１３…ターゲットアクセス制御回路、１１４…イニシエータアクセス制御回路、１１５…割り込み生成回路、１２１…動作・停止制御部、１２２…周波数変更制御部。
【図１】
2006236241.tif 000003
【図２】
2006236241.tif 000004
【図３】
2006236241.tif 000005
【図４】
2006236241.tif 000006