(57)【要約】      （修正有）【課題】半導体素子が搭載されるパッケージであって、その蓋が電気信号を授受することにより光学的特性を制御できる機能を有したものである、信頼性の高い小型の半導体素子用パッケージを提供する。【解決手段】半導体素子４が搭載される底板３と半導体素子を囲むように設けられた側壁２と上面を覆う蓋１からなるパッケージにおいて、側壁の内部あるいは表面に底板から蓋にかけて導電配線が形成されており、蓋が電気信号を授受することにより光学的特性を制御できる機能を有したものであることを特徴とするパッケージおよびパッケージに半導体素子を装着してなる光素子。【選択図】図１
2006128324.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が搭載される底板と半導体素子を囲むように設けられた側壁と上面を覆う蓋からなるパッケージにおいて、側壁の内部あるいは表面に底板から蓋にかけて導電配線が形成されており、蓋が電気信号を授受することにより光学的特性を制御できる機能を有したものであることを特徴とするパッケージ。
【請求項２】
導電配線が側壁の内部に設けた孔、側壁表面にレジストインキで描いたパターン、あるいは側壁表面に設けた溝にメッキを施したものである請求項１に記載のパッケージ。
【請求項３】
請求項１または２に記載のパッケージに半導体素子を搭載してなる光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光学的な信号を授受する半導体素子を形成するに好適なパッケージに関する。詳しくはパッケージの蓋および側壁に特別の工夫をしたパッケージに関する。
【背景技術】
【０００２】
通常、半導体素子は外部からの衝撃、外部環境からの保護を目的とし、周囲を覆ってパッケージの形で供給される。ここでパッケージとは半導体素子を保護する容器またはその容器に半導体素子が装着されたものの両方を意味する。
外部と光の授受を行う半導体、外部との温度差・圧力差などにより駆動する半導体、内部で物理的に稼動する部位が必要な半導体などについては、その特性上、上部が開放系である中空型パッケージに搭載し、後に開放部をガラス、金属、セラミックス等の蓋で封止する、中空パッケージが用いられる。これらの例として、CCD、CMOSなどの撮像用半導体、LD、PD、LEDなどの光通信用や照明用の光授受半導体、プロジェクター、ディスプレイ等の投影に用いる発光用半導体、圧力センサ、ジャイロセンサ、加速度センサなどのセンサ用半導体などが挙げられる。
これらのパッケージにおいては、基板の側壁にスルーホール等の導通部を設けることにより配線構造を単純化し、発光効率を改善することや、発光素子と受光素子とを対向配置し、パッケージの一面にのみ実装用電極を配設することで小型化を図ることが知られており、キャップの上面の有効利用を図るためキャップの上面に電子部品を搭載することも開示されている（特許文献１参照）。
【０００３】
一方、近年では電子機器の更なる小型薄型化、軽量化等が要求されており、内臓される半導体パッケージの小型化の要求も強くなっている。しかし、上記の中空型パッケージに搭載される半導体素子は、その性質上、それ単体だけではなく、外部装置と組み合わせて使用されることが多い。例えば、CCD等の撮像素子の場合、不要な光を遮断するローパスフィルター、液晶素子を用いて光通過のオン・オフを制御する電子式シャッター、電気的に光波長を識別するためのカラーフィルター（コレステリック液晶素子を用いたカラーフィルターなど）、光通過のオン・オフを制御するメカニカルシャッターなどがある。また、ディスプレイやプロジェクターなどの投影用途に対して、偏光のP波、S波を分別して照射することにより、立体映像を実現する等の用途もあり、このような機能を組み合わせる場合、小型化には限界があった。
【特許文献１】特開２００１−５３３３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
これに対して、パッケージの蓋そのものに上述のような機能を設け有効に制御できるようなパッケージが提供できれば、半導体素子を搭載することで信頼性の高い小型の光学素子を作ることが可能になり、極めて有用である。
本発明は、蓋が上述のような電気信号を授受することにより光学的特性を制御できる機能を有するパッケージおよび該パッケージに半導体素子を搭載してなる光素子を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、半導体素子が搭載される底板と半導体素子を囲むように設けられた側壁と上面を覆う蓋からなるパッケージにおいて、側壁の内部あるいは表面に底板から蓋にかけて導電配線が形成されており、蓋が電気信号を授受することにより光学的特性を制御できる機能を有したものであることを特徴とするパッケージである。
本発明はまた、上記パッケージに半導体素子を搭載してなる光素子に関する。
【発明の効果】
【０００６】
本発明のパッケージを用いることにより、従来は外部部品として別に組み合わせた光機能性機器を、パッケージ上部に一体化することが可能となり、さらに、搭載する半導体素子の働きに応じて、蓋部の光学特性を制御可能であり、多目的に使用することが可能となる。
【発明を実施するための最良の形態】
【０００７】
以下に、図面に基づいて本発明の実施形態を説明する。
本発明のパッケージは、図１に例示される様に半導体素子４を囲むように設けられた側壁２を備えるものである。この側壁２には、その内部あるいは表面に導電配線が形成されていることが必要である。
【０００８】
前記側壁２に導電配線を形成する方法としては、例えば図１または図３に示す様に、前記側壁２の内部に縦方向の孔５を設けておき、孔５内部にめっきを施す工程を有する、スルーホールめっき工程による方法を挙げることができる。
前記の孔５を設ける方法に制限はなく、例えば、レーザーを用いてスルーホールを設ける方法、前記側壁２を成形材料により成形する際に孔５も併せて成形する方法等が挙げられる。このスルーホールめっき工程によれば、前記スルーホール５内部のめっきにより前記側壁２に導電配線を形成することができる。
【０００９】
また別の方法としては、例えば図４または図５に示す様に、側壁２のパッケージ内側、パッケージ外側のいずれか、または双方に、回路部に相当する凹形状７を設ける工程、凹形状７内部にめっきを施す工程を有する、めっき立体配線工程による方法を挙げることができる。このめっき立体配線工程によれば、前記凹形状７内部のめっきにより前記側壁２に導電配線を形成することができる。
【００１０】
さらに別の方法としては、例えば図６または図７に示す様に、側壁２のパッケージ内側、パッケージ外側のいずれか、または双方に、マスクパターンによりレジスト膜を形成させるレジスト工程、めっきを施すめっき工程、レジスト剥離工程を有する、露光法めっき工程による方法を挙げることができる。この露光法めっき工程によれば、めっきで形成された配線８により前記側壁２に導電配線を形成することができる。
【００１１】
上記のめっきを施す工程に制限はなく、例えば、金、銀、銅、ニッケル、半田等を用いてこの工程を施すことができる。
前記側壁２に導電配線を形成する際にはこれらの方法の一種もしくは二種以上を組み合わせて実施することができる。
【００１２】
次に本発明のパッケージは、図１に例示される様に半導体素子４が搭載される底板３と、前記側壁２の上面を覆う蓋１とを備えるものである。
本発明においては、前記側壁２の内部あるいは表面に形成された導電配線は、底板３から蓋１にかけて形成されていることが必要である。なお、側壁２の内部あるいは表面に形成された一連の導電配線は、パッケージ上部の蓋とパッケージ下面との導通を取るものであり、その配線位置、配線本数（ピン数）、接続するパッドの位置、数などは、蓋の種類、機能、またパッケージを実装する基板の種類、機能などによるため、本発明の範囲を逸脱しない限り自由に設定することができる。また、この時、導電配線は底板３の底面部まで貫通させてプリント基板、フレキシブル配線基板等、パッケージを実装する基板と導通されるが、底面部まで貫通させず、半導体素子４と接続されていないリード６に接続して導通することもできる。
【００１３】
本発明に使用する前記底板３は、図１に例示される様に半導体素子４を搭載するものである。なお本発明のパッケージは、例えば図２に示す底板４の様に、半導体素子４自体が底板を兼ねるものであってもよい。
本発明に使用する半導体素子４としては、例えば、CCD、CMOSなどの撮像用半導体、LD、PD、LEDなどの光通信用や照明用の光授受半導体、プロジェクター、ディスプレイ等の投影に用いる発光用半導体、圧力センサ、ジャイロセンサ、加速度センサ等のセンサ用半導体等を挙げることができる。
【００１４】
前記半導体素子４から電気信号等を取り出す方法は特に制限はなく、従来公知の方法が適宜採用されるが、通常、パッケージに固定したリードにボンディングワイヤ等で導通を取ることで行われる。リードの設け方にも特に制限はなく、前記半導体素子４の用途に応じ適宜決定される（図示せず）。
例えば、図１に示す様にリードフレームを用いてリード６を設ける場合には、このリードフレームは銅、鉄、アルミニウム及びこれらの合金からなる群から選ばれたもの、特に４２アロイ、又は銅合金により形成されることが望ましい。
【００１５】
また、本発明に使用する前記側壁２の上面を覆う蓋１は、例えば、電気信号を授受することにより光学的特性を制御できる機能を有するものであるが、この様な機能を有する蓋１の具体例としては、不要な光を遮断するローパスフィルター、液晶素子を用いて光通過のオン・オフを制御する電子式シャッター、コレステリック液晶素子を用いたカラーフィルター等の電気的に光波長を識別するためのカラーフィルター、光通過のオン・オフを制御するメカニカルシャッター、ディスプレイやプロジェクター等の投影用のための、偏光のP波、S波分別照射窓等を備えるもの等を挙げることができる。
【００１６】
前記蓋１と前記側壁２に設けられた導電配線を接続する方法に特に制限はなく、通常の方法により実施することができる。
【００１７】
本発明に使用する前記側壁１および底板３の構成材料については特に制限はないが、例えば、セラミック、樹脂等を挙げることができる。前記構成材料は樹脂であれば好ましい。
本発明のパッケージの成形に使用される樹脂としては、例えばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、不飽和ポリエステル樹脂、シリコーン樹脂等の熱硬化性樹脂、又は液晶ポリマー、ポリフェニレンオキシド、ポリフェニレンスルフィド（ＰＰＳ）樹脂、ポリスルホン、ポリアミド・イミド・ポリアリルスルフォン樹脂等の耐熱熱可塑性樹脂等を挙げることができる。これらの内エポキシ樹脂、ポリイミド樹脂、ＰＰＳ等が特に好ましい。ポリイミド樹脂としてはビスマレイミド、ポリエーテルイミドを用いることができる。
【００１８】
これらの樹脂には無機充填剤を添加したものが好ましい。無機充填剤としてはシリカ粉末、アルミナ粉末、窒化珪素粉末、ボロンナイトライド粉末、酸化チタン粉末、炭化珪素粉末、ガラス繊維、アルミナ繊維等の耐熱無機充填剤が挙げられる。これらの内、シリカ粉末、アルミナ粉末、窒化珪素粉末、ボロンナイトライド粉末が、成形後の収縮が等方性収縮となることからより好ましい。無機充填剤の粒径は、０．１〜１２０μｍが好ましく、成形時の流動性の点から０．５〜６０μｍがより好ましい。無機充填剤は耐熱樹脂１００重量部に対して好ましくは４０〜３２００重量部、より好ましくは１００〜２０００重量部、さらに好ましくは２００〜１５００重量部配合される。又、無機充填剤のほかに、硬化剤、硬化促進剤、及びカップリング剤が含まれていても良い。
【００１９】
本発明に使用される前記側壁２および前記底板３の成形は、例えば、樹脂およびリードフレームを用いる場合には、このリードフレームを成形金型に装着し当該金型のキャビティーにエポキシ樹脂等をトランスファー成形或いは射出成形にてインサート成形することにより実施することができる。
【００２０】
トランスファー成形の条件は使用する樹脂によっても異なるが、エポキシ樹脂の場合を例にとると通常、成形圧力は５〜３０ＭＰａ、好ましくは１０〜１７ＭＰａ、温度は１３０〜２００℃、好ましくは１５０〜１８０℃、時間は１０〜１２０秒、好ましくは１５〜６０秒の条件で加圧加熱が行われる。又、射出成形の場合は通常、射出圧力は５〜１００ＭＰａ、好ましくは８〜６０ＭＰａ、成形温度は１３０〜２００℃、好ましくは１５０〜１８０℃、時間は１０〜１２０秒、好ましくは１５〜６０秒の条件で成形される。その後、それぞれの成形手法において必要に応じて、後硬化を加えることができる。
【００２１】
前記成形後、本発明のパッケージを製造する方法としては、具体的には次の方法を挙げることができる。
例えば、半導体素子４を前記底部３に接着剤等を用いて実装した後、半導体素子４から電気信号等を取り出すための導通処理を行う。先に説明した方法により前記側壁２に設けられた導電配線や前記リードフレーム等との間の導通処理を施し、前記蓋１を前記側壁２に接着剤等により貼着する。なおこの際、必要に応じて本発明のパッケージ内部には窒素等の不活性ガスを封入することができる。前記貼着後、前記蓋１および前記側壁２に設けられた導電配線との間の導通処理を施す等の方法により、本発明のパッケージを得ることができる。
【００２２】
この様にして得られた本発明のパッケージは半導体素子を搭載する光素子として好適に使用することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明のパッケージの模式断面図である。
【図２】半導体素子を底板とした本発明のパッケージの模式断面図である。
【図３】側壁内部にスルーホールめっき工程を施した本発明のパッケージの部分模式斜視図である。
【図４】パッケージ外部の側壁表面にめっき立体配線工程を施した本発明のパッケージの部分模式斜視図である。
【図５】パッケージ内部の側壁表面にめっき立体配線工程を施した側壁部分の模式斜視図である。
【図６】パッケージ外部の側壁表面に露光法めっき工程を施した本発明のパッケージの部分模式斜視図である。
【図７】パッケージ内部の側壁表面に露光法めっき工程を施した側壁部分の模式斜視図である。
【符号の説明】
【００２４】
１    蓋
２    側壁
３    底板
４    半導体素子
５    孔
６    リード
７    回路部に相当する凹形状
８    めっき配線
【図１】
2006128324.tif 000003
【図２】
2006128324.tif 000004
【図３】
2006128324.tif 000005
【図４】
2006128324.tif 000006
【図５】
2006128324.tif 000007
【図６】
2006128324.tif 000008
【図７】
2006128324.tif 000009