(57)【要約】【課題】  基準電流発生回路において、外付け抵抗を用いずに精度のよい基準電流を発生することを可能とする。【解決手段】  カレントミラー回路を多段に接続して電流比を増幅する。トランジスタＱ1は、第１段のカレントミラー回路の入力側トランジスタＱ2にコレクタ電流ＩＣＱ１を供給する。Ｑ1のエミッタに入力される電流は、Ｑ1のベース電流ＩＢＱ１分、損失を受け、残りがＩＣＱ１となる。ＩＣＱ１に応じた電流を流されるトランジスタＱ12のベースをＱ2のコレクタに接続し、そのベース電流ＩＢＱ１２によってＱ2のコレクタ電流ＩＣＱ２を補償し、変動を抑制する。ここでＱ12のｈＦＥはＱ1と同じに構成する。これにより、ＩＢＱ１２は、ｈＦＥのばらつきに対応したＩＣＱ１の変動を好適に補償し得る。Ｑ11はカレントミラー回路構成により、ＩＣＱ１に適当な倍率を乗じた電流を流すよう設定され、その電流をＱ12へ供給する。【選択図】        図２
2006221579.tif 000002
【特許請求の範囲】
【請求項１】
ベースに印加される制御電圧に応じた電流Ｉを流すトランジスタＱＳと、
ｎ段（ｎ≧１）のカレントミラー回路からなり、第１段の前記カレントミラー回路のトランジスタとして前記トランジスタＱＳに接続され前記電流Ｉに応じた入力電流が流れるトランジスタＱＭを含み、前記電流Ｉに応じた基準電流を出力するカレントミラー部と、
前記カレントミラー部の第ｋ段（１≦ｋ≦ｎ）の前記カレントミラー回路と一方のトランジスタを共用する補償用カレントミラー回路と、
前記補償用カレントミラー回路の他方のトランジスタＱＣ１に互いにエミッタ−コレクタ間を直列にして接続されるトランジスタＱＣ２と、
を有し、
前記トランジスタＱＣ２は、前記トランジスタＱＳのベース電流に応じたベース電流であって前記入力電流に合成されて前記トランジスタＱＭに供給される補償用ベース電流を生じること、
を特徴とする基準電流発生回路。
【請求項２】
請求項１に記載の基準電流発生回路において、
前記トランジスタＱＣ２は、前記トランジスタＱＳと共通の電流増幅率ｈＦＥを設定されること、を特徴とする基準電流発生回路。
【請求項３】
請求項２に記載の基準電流発生回路において、
前記トランジスタＱＣ２のチャネル電流は、所定の変動域での前記電流増幅率ｈＦＥ及び温度の変動に対応した前記補償用ベース電流及び前記電流Ｉそれぞれの変動に関して、当該補償用ベース電流が前記電流Ｉの変動範囲に応じた範囲で変化するように設定されること、
を特徴とする基準電流発生回路。
【請求項４】
請求項３に記載の基準電流発生回路において、
前記トランジスタＱＣ２のエミッタ−コレクタ間電流は、前記カレントミラー部の第１段から第（ｋ−１）段までのカレントミラー回路の電流比及び前記補償用カレントミラー回路の電流比により調整されること、を特徴とする基準電流発生回路。
【請求項５】
請求項１から請求項３のいずれか１つに記載の基準電流発生回路において、
前記トランジスタＱＳ、偶数段の前記カレントミラー回路を構成するトランジスタ及び前記トランジスタＱＣ１それぞれのエミッタ及びコレクタのうちの一方端子は第１の電源に接続され、
奇数段の前記カレントミラー回路を構成するトランジスタ及び前記トランジスタＱＣ２それぞれのエミッタ及びコレクタのうちの一方端子は第２の電源に接続され、
前記トランジスタＱＣ１のベースは、いずれかの前記偶数段のカレントミラー回路を構成するトランジスタのベースに接続され、
前記トランジスタＱＣ２のベースは、前記トランジスタＱＳのエミッタ及びコレクタのうちの他方端子と共に、前記第１段の前記カレントミラー回路の入力側経路のトランジスタＱＭのエミッタ及びコレクタのうちの他方端子に接続されること、
を特徴とする基準電流発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準となる所定電流を発生する基準電流発生回路に関し、特にその精度の向上に関する。
【背景技術】
【０００２】
図３は、電子回路の動作において基準とされる所定の電流（基準電流）を発生する従来の回路の構成を示す回路図である。この回路の主要部は半導体基板上に集積形成された半導体素子を構成する。当該回路は、接地電位を供給するアースＧＮＤとこれに対して正電圧を供給するＶccとを電源として備える。ＶccとＧＮＤとの間に直列接続された抵抗Ｒ1，Ｒ2により電圧を分割し、それら抵抗の接続点の電圧が入力電圧Ｖinとされる。入力電圧ＶinはオペアンプＡを介してトランジスタＱ1のベースに印加される。なお、オペアンプＡはインピーダンス変換のために設けられている。トランジスタＱ1のエミッタは半導体素子の端子（ピン）Ｎに接続される。この端子ＮとＧＮＤとの間には、抵抗Ｒrが接続される。トランジスタＱ1には、Ｖinと外付け抵抗Ｒrとによって定まるコレクタ電流Ｉが流れる。
【０００３】
Ｑ１のコレクタとＶccとの間にチャネルを接続されるトランジスタＱ2は、トランジスタＱ3と共にカレントミラー回路を構成する。Ｑ3はエミッタをＶccに接続される。Ｑ3のコレクタとＧＮＤとの間にチャネルを接続されるトランジスタＱ4は、トランジスタＱ5と共にカレントミラー回路を構成する。Ｑ5はエミッタをＧＮＤに接続され、またコレクタは出力端子ＯＵＴとされ、ここから出力電流が取り出される。これらカレントミラー回路は例えば、所定の電流比でＱ1のコレクタ電流Ｉを増幅することができる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述の従来回路は、端子Ｎに外付けされる抵抗Ｒrに応じて電流Ｉが定まる。そのため抵抗Ｒrの精度に応じて基準電流の精度が影響を受ける。外付け抵抗Ｒrはばらつきが比較的大きく、その抵抗値を高精度に設定することが難しく、よって、精度良い基準電流を発生することが難しいという問題があった。
【０００５】
また、半導体素子の端子数が、外付け抵抗の端子分、増加して当該半導体素子のサイズ縮小が制限されるという問題があった。
【０００６】
本発明は、上述の問題点を解決するためになされたものであり、外付け抵抗を用いずに精度のよい基準電流を発生することができ、かつ素子サイズの縮小が可能な基準電流発生回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る基準電流発生回路は、ベースに印加される制御電圧に応じた電流Ｉを流すトランジスタＱＳと、ｎ段（ｎ≧１）のカレントミラー回路からなり、第１段の前記カレントミラー回路のトランジスタとして前記トランジスタＱＳに接続され前記電流Ｉに応じた入力電流が流れるトランジスタＱＭを含み、前記電流Ｉに応じた基準電流を出力するカレントミラー部と、前記カレントミラー部の第ｋ段（１≦ｋ≦ｎ）の前記カレントミラー回路と一方のトランジスタを共用する補償用カレントミラー回路と、前記補償用カレントミラー回路の他方のトランジスタＱＣ１に互いにエミッタ−コレクタ間を直列にして接続されるトランジスタＱＣ２と、を有し、前記トランジスタＱＣ２は、前記トランジスタＱＳのベース電流に応じたベース電流であって前記入力電流に合成されて前記トランジスタＱＭに供給される補償用ベース電流を生じるものである。
【０００８】
他の本発明に係る基準電流発生回路においては、前記トランジスタＱＣ２が、前記トランジスタＱＳと共通の電流増幅率ｈＦＥを設定される。
【０００９】
また他の本発明に係る基準電流発生回路においては、前記トランジスタＱＣ２のチャネル電流が、所定の変動域での前記電流増幅率ｈＦＥ及び温度の変動に対応した前記補償用ベース電流及び前記電流Ｉそれぞれの変動に関して、当該補償用ベース電流が前記電流Ｉの変動範囲に応じた範囲で変化するように設定される。
【００１０】
さらに他の本発明に係る基準電流発生回路は、前記トランジスタＱＣ２のエミッタ−コレクタ間電流が、前記カレントミラー部の第１段から第（ｋ−１）段までのカレントミラー回路の電流比及び前記補償用カレントミラー回路の電流比により調整されるものである。
【００１１】
本発明の好適な態様は、前記トランジスタＱＳ、偶数段の前記カレントミラー回路を構成するトランジスタ及び前記トランジスタＱＣ１それぞれのエミッタ及びコレクタのうちの一方端子が第１の電源に接続され、奇数段の前記カレントミラー回路を構成するトランジスタ及び前記トランジスタＱＣ２それぞれのエミッタ及びコレクタのうちの一方端子が第２の電源に接続され、前記トランジスタＱＣ１のベースは、いずれかの前記偶数段のカレントミラー回路を構成するトランジスタのベースに接続され、前記トランジスタＱＣ２のベースが、前記トランジスタＱＳのエミッタ及びコレクタのうちの他方端子と共に、前記第１段の前記カレントミラー回路の入力側経路のトランジスタＱＭのエミッタ及びコレクタのうちの他方端子に接続される基準電流発生回路である。
【発明の効果】
【００１２】
本発明によれば、外付け抵抗を用いない構成としたことにより、外付け抵抗の抵抗値のばらつきに起因する精度低下が回避され、また半導体素子として構成した場合の端子数が抑制され、素子サイズの縮小が可能となる。さらに、基準電流の元となる電流Ｉを発生するトランジスタＱＳにおけるベース電流に起因する変動を補償することで、精度が向上した基準電流が発生される。
【発明を実施するための最良の形態】
【００１３】
［基本的構成］
以下、本発明の実施の形態（以下実施形態という）の説明に先立って、その基礎となる基本的構成について、図面に基づいて説明する。
【００１４】
図１は、当該基本的構成の一例を示す概略の回路図である。本回路は半導体基板上に集積回路として形成される。当該回路は、接地電位を供給するアースＧＮＤとこれに対して正電圧を供給するＶccとを電源として備える。ＶccとＧＮＤとの間に直列接続された抵抗Ｒ1，Ｒ2により電圧を分割し、それら抵抗の接続点の電圧Ｖ1が基準電流を決める制御電圧となる。電圧Ｖ1はＮＰＮ型トランジスタＱ1のベースに印加される。トランジスタＱ1のエミッタは抵抗Ｒ3を介してＶccに接続される。一方、Ｑ1のコレクタはトランジスタＱ2のコレクタに接続される。
【００１５】
ＰＮＰ型トランジスタＱ2，Ｑ3，Ｑ4は第１段のカレントミラー回路を構成し、Ｑ2が入力側経路、Ｑ4が出力側経路を構成する。Ｑ2，Ｑ4それぞれのエミッタはＧＮＤに接続され、互いにベースを接続される。このベースはＱ3のエミッタに接続され、Ｑ3のベースはＱ1のコレクタに、またＱ3のコレクタはＶccに接続される。Ｑ3はオン状態とされ、これによりＱ2，Ｑ4もオンする。例えば、ここでは、Ｑ2とＱ4との電流比は１：１に設定され、Ｑ4のコレクタにはＱ2のコレクタ電流ＩＣＱ２と同等の電流が流れる。このＱ4のコレクタはトランジスタＱ5のコレクタに接続される。
【００１６】
ＮＰＮ型トランジスタＱ5，Ｑ6，Ｑ7は第２段のカレントミラー回路を構成し、Ｑ5が入力側経路、Ｑ7が出力側経路を構成する。Ｑ5，Ｑ7それぞれのエミッタはＶccに接続され、互いにベースを接続される。このベースはＱ6のエミッタに接続され、Ｑ6のベースはＱ4のコレクタに、またＱ6のコレクタはＧＮＤに接続される。Ｑ6はオン状態とされ、これによりＱ5，Ｑ7もオンする。例えば、ここでは、Ｑ5とＱ7との電流比は１：８に設定され、Ｑ7のコレクタにはＱ5のコレクタ電流ＩＣＱ５を８倍した電流が流れる。このＱ7のコレクタ電流は電流可変回路に入力される。
【００１７】
電流可変回路は、入力された電流をａ倍した電流Ｉ2を出力する。電流可変回路の出力はトランジスタＱ8のコレクタに接続される。
【００１８】
ＰＮＰ型トランジスタＱ8，Ｑ9，Ｑ10は第３段のカレントミラー回路を構成し、Ｑ8が入力側経路、Ｑ10が出力側経路を構成する。Ｑ8，Ｑ10それぞれのエミッタはＧＮＤに接続され、互いにベースを接続される。このベースはＱ9のエミッタに接続され、Ｑ9のベースはＱ8のコレクタに、またＱ9のコレクタはＶccに接続される。Ｑ9はオン状態とされ、これによりＱ8，Ｑ10もオンする。例えば、ここでは、Ｑ8とＱ10との電流比は１：５０に設定され、Ｑ10のコレクタにはＱ8のコレクタ電流ＩＣＱ8を５０倍した電流Ｉ3が流れる。このＱ10のコレクタはこの基準電流発生回路の出力端子ＯＵＴとされ、電流Ｉ3が出力電流として他の回路に提供され利用される。
【００１９】
この回路は、第１〜３段のカレントミラー回路及び電流可変回路によって、第１段のカレントミラー回路の入力側トランジスタＱ2に流れるコレクタ電流ＩＣＱ２を増幅する電流増幅回路を構成し、増幅により得られた電流Ｉ3が基準電流として出力される。例えば、上述の構成では、Ｉ3＝５０・Ｉ2＝４００・ａ・ＩＣＱ２である。
【００２０】
ＩＣＱ２はＱ1のコレクタ電流ＩＣＱ１に等しいものとして扱うことができ、電源Ｖccから抵抗Ｒ3を介して供給される電流Ｉに応じた値となる。電流Ｉは、抵抗Ｒ3の両端の電圧ＶccとＶ2との差電圧によって定まり、次式で与えられる。
Ｉ＝（Ｖcc−Ｖ2）／Ｒ3    ・・・（１）
Ｖ2は、Ｑ1のエミッタの電位であり、Ｒ1，Ｒ2で決定される電圧Ｖ1からＱ1のベース-エミッタ間電圧ＶＢＥ分だけ上昇した電位となる。すなわち、
Ｖ2＝Ｖ1＋ＶＢＥ            ・・・（２）
である。ちなみに、
Ｖ1＝Ｖcc・Ｒ2／（Ｒ1＋Ｒ2）  ・・・（３）
である。
【００２１】
ここで、ＩＣＱ１は、Ｑ1のベース電流ＩＢＱ１分、Ｉと相違する。このベース電流は基本的には小さいが、基準電流の要求精度が高い場合にはそれを無視することはできず、特に上述の回路のように、電流増幅率が大きい場合にはその影響は顕著となる。Ｑ1の電流増幅率ｈＦＥとすると、
ＩＣＱ１＝Ｉ−ＩＢＱ１＝ｈＦＥ・ＩＢＱ１   ・・・（４）
と表される。また、これを変形してＩは、
Ｉ＝（ｈＦＥ＋１）ＩＢＱ１   ・・・（５）
と表される。（５）式から、Ｉが一定の場合、ｈＦＥが高いとベース電流ＩＢＱ１ は減り、逆にｈＦＥが低いとベース電流ＩＢＱ１ は増えることが理解できる。
【００２２】
例えば、標準状態にてｈＦＥ＝５０，ＩＣＱ１＝１００μＡである場合、ベース電流ＩＢＱ１は（４）式より、
ＩＢＱ１＝２μＡ
となる。また、電流Ｉは（４）式又は（５）式より、Ｉ＝１０２μＡとなる。さらに、電流可変回路において倍率ａ＝０．５とすると、出力電流Ｉ3は、
Ｉ3＝２０ｍＡ
となる。
【００２３】
ここで、ｈＦＥは必ずしも一定ではなく、時間的に変動したり、製造プロセスに応じてばらつき、標準値からずれることがある。例えば、ｈＦＥが標準値の１／２、つまりｈＦＥ＝２５となった場合を想定する。このときＩはばらつきに関係なく標準状態と同じ値、すなわちＩ＝１０２μＡであるので、（５）式から、
ＩＢＱ１＝１０２／（２５＋１）＝３．９２μＡ
となる。つまり、ｈＦＥが半分になると、ベース電流ＩＢＱ１は約半分になり、その結果、ＩＣＱ１は（４）式より、
ＩＣＱ１＝１００−３．９２＝９６．０８μＡ
となる。よって、Ｉ3は、
Ｉ3＝１９．２２ｍＡ
となり、この値は、上記のｈＦＥ＝５０の場合と比較して、約−４％の変動を生じている。
【００２４】
［実施形態］
以上の基本的構成を踏まえて、本発明の実施形態について以下説明する。図２は、本実施形態に係る基準電流発生回路の概略の回路図である。本回路は、図１に示した基本的構成の回路と共通する構成を有し、その部分に関しては同一の符号を用いて説明を省略する。
【００２５】
本回路は上述の基本的構成の回路に、ＮＰＮ型トランジスタＱ11及びＱ12が付加されている。トランジスタＱ11とＱ12とは、チャネルを直列にしてＶccとＧＮＤとの間に接続される。すなわち、Ｑ11のエミッタはＶccに接続され、Ｑ12のコレクタはＧＮＤに接続され、Ｑ11のコレクタとＱ12のエミッタとが互いに接続される。
【００２６】
また、Ｑ11のベースは第２段のカレントミラー回路を構成するＱ5のベースに接続され、Ｑ５とＱ11とはカレントミラー回路を構成する。つまり、このカレントミラー回路（補償用カレントミラー回路）は、第２段のカレントミラー回路の入力側トランジスタＱ5を共用し、一方、Ｑ11を出力側経路トランジスタとして構成される。
【００２７】
Ｑ１２のベースはＱ2のコレクタに接続され、Ｑ12のベース電流ＩＢＱ１２がＱ1からのＩＣＱ１に合成される。すなわち、Ｑ2のコレクタ電流ＩＣＱ２はＩＣＱ２＝ＩＣＱ１＋ＩＢＱ１２となる。ここで、Ｑ12はＱ1と電流増幅率ｈＦＥを共通に構成される。例えば、半導体基板上に、Ｑ12とＱ1とは、同じ形状で同じプロセスにて形成される。
【００２８】
本回路は、従来技術の回路と相違し、外付け抵抗を要せずに基準電流を発生すると共に、上記基本的構成で生じた電流増幅率ｈＦＥの相違に起因するＩＣＱ２の変動を抑制して、良好な精度の基準電流を供給することを可能とする。このＩＣＱ２の変動抑制は、Ｑ12のベース電流ＩＢＱ１２を補償電流（補償用ベース電流）としてＩＣＱ１に合成することによって実現される。以下、本回路の動作を説明する。
【００２９】
例えば、Ｑ12をＱ1と同じサイズのトランジスタに構成する。またＱ11とＱ5とを同じサイズとして、補償用カレントミラー回路の電流比を１：１に構成する。
【００３０】
この構成では、Ｑ2及びＱ4からなる第１段カレントミラー回路の電流比も１：１であるので、カレントミラー回路が理想的なものであると仮定すると、Ｑ11のコレクタ電流ＩＣＱ１１は、Ｑ2のコレクタ電流ＩＣＱ２と同じとなる。ここで、コレクタ電流ＩＣＱ２は近似的にＩと見なすことができ、従って、コレクタ電流ＩＣＱ１１もＩと見なせる。その場合のＱ12のベース電流ＩＢＱ１２は、Ｑ1のベース電流ＩＢＱ１と実質的に同等となる。このＩＢＱ１２をＩＣＱ１に合成することで、Ｑ1でのベース電流ＩＢＱ１による損失分が補償され、ＩＣＱ２のＩに対する差を縮小することができる。これにより、ｈＦＥの相違に起因するＩＣＱ２の変動が抑制され、ひいては基準電流の変動が抑制される。
【００３１】
この構成について、ｈＦＥが標準状態に対して例えば、２倍と１／２倍とに変動した場合についての測定値の例を示す。
（ｉ）ｈＦＥが標準値の１／２倍の場合：
ＩＢＱ１＝３．６７μＡ，ＩＣＱ１＝１１６．０μＡ，ＩＣＱ２＝１１９．７μＡ
（ii）ｈＦＥが標準値である場合：
ＩＢＱ１＝１．９０μＡ，ＩＣＱ１＝１２０．０μＡ，ＩＣＱ２＝１２１．９μＡ
（iii）ｈＦＥが標準値の２倍の場合：
ＩＢＱ１＝０．９８μＡ，ＩＣＱ１＝１２２．０μＡ，ＩＣＱ２＝１２３．０μＡ
【００３２】
この結果から、Ｑ12による補償電流により、ＩＣＱ２の変動幅がＩＣＱ１の変動幅より抑制されていることがわかる。
【００３３】
さて、ここまでは電流Ｉが一定であることを前提にしてきた。しかし、実際にはｈＦＥに応じてＶＢＥも変動し、Ｖ2が変化する。その結果、電流Ｉは変動し得る。このＩの変動を考慮して、基準電流の一層の精度向上が図られた実施形態について以下に述べる。
【００３４】
一般に、ＶＢＥはｈＦＥが高い場合には小さくなり、ｈＦＥが低い場合には大きくなる。よって、ｈＦＥが低い場合には、Ｖ2が高くなって電流Ｉが減り、ＩＣＱ１も減る。一方、ｈＦＥが高い場合には、Ｖ2が低くなって電流Ｉが増え、ＩＣＱ１も増える。すなわち、このｈＦＥに応じてＶＢＥが変化することに起因したＩＣＱ１の変化と、上述のｈＦＥに応じてＱ1のベース電流が変化することに起因したＩＣＱ１の変化とは、増減方向が同じとなる。この関係を踏まえて、Ｑ12による補償電流がｈＦＥに応じたＩＣＱ１の変動を好適に抑制するように、本実施形態ではＱ11のコレクタ電流ＩＣＱ１１のＩＣＱ２に対する倍率を調整する。このような調整は、ｈＦＥの変動範囲を想定して、少なくともその範囲にてＩＣＱ１の変動が好適に抑制されるように行うことが可能である。Ｑ11のコレクタ電流の調整はそのサイズを調整して補償用カレントミラー回路の電流比を変えることにより可能である。このＱ11のコレクタ電流ＩＣＱ１１を調整することによって、補償電流ＩＢＱ１２も連動させて変化させることができる。このとき、Ｑ11のサイズに合わせてＱ12のサイズも調整してもよい。
【００３５】
例えばｈＦＥが標準値の１／２倍から２倍の範囲で変動し得る上述の場合には、Ｑ11のサイズをＱ5の２倍として補償用カレントミラー回路の電流比を１：２に設定する。これにより、Ｑ11のコレクタ電流ＩＣＱ１１が２倍となり、補償電流ＩＢＱ１２も２倍となる。このとき、Ｑ11のサイズに合わせてＱ12のサイズも２倍とする。
【００３６】
この構成についての測定値の例を以下に示す。
（ｉ）ｈＦＥが標準値の１／２倍の場合：
ＩＢＱ１＝３．６７μＡ，ＩＣＱ１＝１１６．０μＡ，ＩＢＱ１２＝７．２４μＡ，ＩＣＱ２＝１２３．２μＡ
（ii）ｈＦＥが標準値である場合：
ＩＢＱ１＝１．９０μＡ，ＩＣＱ１＝１２０．０μＡ，ＩＢＱ１２＝３．６７μＡ，ＩＣＱ２＝１２３．７μＡ
（iii）ｈＦＥが標準値の２倍の場合：
ＩＢＱ１＝０．９８μＡ，ＩＣＱ１＝１２２．０μＡ，ＩＢＱ１２＝１．８８μＡ，ＩＣＱ２＝１２３．９μＡ
【００３７】
これを上述の補償用カレントミラー回路の電流比１：１の場合の結果と比較すると、ＩＣＱ２の変動幅が一層抑制されていることがわかる。
【００３８】
Ｑ１１のコレクタ電流ＩＣＱ１１の調整倍率は、例えば、シミュレーションや試作素子の測定結果に基づいて設定することができる。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施形態に関係する基本的構成の一例を示す概略の回路図である。
【図２】本発明の実施形態に係る基準電流発生回路の概略の回路図である。
【図３】従来の基準電流発生回路の構成を示す回路図である。
【符号の説明】
【００４０】
Ｑ１〜Ｑ12  トランジスタ、Ｒ1〜Ｒ3  抵抗。
【図１】
2006221579.tif 000003
【図２】
2006221579.tif 000004
【図３】
2006221579.tif 000005