(57)【要約】【課題】バイポーラトランジスタにおいてベース抵抗の増大を伴うことなく寄生容量を低減し、もって高周波特性を改善する。【解決手段】n型GaN層２上にSiO2マスク３がストライプ状に開口部を有する形で形成され、前記n型GaN層２上に選択的にn型AlGaNエミッタ層４が形成され、前記n型AlGaNエミッタ層４上にp型GaNベース層５が形成され、同時に横方向成長により前記SiO2マスク３上にもp型GaNベース層５が形成されている。このような構成とすることにより、ベース・コレクタ接合容量CBCおよびベース・エミッタ接合容量CBEが大幅に低減され、バイポーラトランジスタの高周波特性を向上させることが可能となる。【選択図】図１
2006128554.tif 000002
【特許請求の範囲】
【請求項１】
第１半導体層、第２半導体層、第３半導体層を有するバイポーラトランジスタであって、前記第２半導体層下部に開口部を有する絶縁膜が形成されており、前記絶縁膜の下方に接する形で前記第１半導体層の一部が形成されていることを特徴とするバイポーラトランジスタ。
【請求項２】
第１半導体層、第２半導体層、第３半導体層を有するバイポーラトランジスタであって、前記第２半導体層下部に選択的に空隙が形成されており、前記空隙の下方に前記第１半導体層の一部が形成されていることを特徴とする、バイポーラトランジスタ。
【請求項３】
前記空隙の下方に接する形で絶縁膜が形成されており、前記絶縁膜の下方に前記第３半導体層の一部あるいは前記第１半導体層の一部が形成されていることを特徴とする、請求項２記載のバイポーラトランジスタ。
【請求項４】
前記第２半導体層上部に第１半導体層が形成されていることを特徴とする、請求項１または２記載のバイポーラトランジスタ。
【請求項５】
前記第２半導体層と前記絶縁膜との間に第３半導体層の一部が形成されていることを特徴とする請求項４記載のバイポーラトランジスタ。
【請求項６】
前記第２半導体層上部に第３半導体層が形成されていることを特徴とする、請求項１または２記載のバイポーラトランジスタ。
【請求項７】
前記第２半導体層と前記絶縁膜との間に第１半導体層の一部が形成されていることを特徴とする請求項６記載のバイポーラトランジスタ。
【請求項８】
前記第２半導体層上部に形成された前記第１半導体層あるいは前記第３半導体層が、前記第２半導体層と接する部分において、その転位密度が１×１０７cm−２以下であることを特徴とする請求項４または６記載のバイポーラトランジスタ。
【請求項９】
前記第２半導体層下部に存在する前記開口部を有する絶縁膜あるいは前記空隙のさらに下部に開口部を有する第２の絶縁膜あるいは選択的に形成された第２の空隙が形成されており、前記第２半導体層上部に形成された前記第１半導体層あるいは前記第３半導体層と前記第２半導体層とが接する部分が、前記第２の絶縁膜あるいは前記第２の空隙の上部に位置するように配置されていることを特徴とする請求項８記載のバイポーラトランジスタ。
【請求項１０】
前記第２半導体層上部に形成された前記第１半導体層あるいは前記第３半導体層が、前記第２半導体層と接する面積よりも電極と接する面積が大きい形で形成されていることを特徴とする請求項４または６記載のバイポーラトランジスタ。
【請求項１１】
前記第２半導体層及び第３半導体層及び第１半導体層が、バンドギャップの異なる少なくとも２種類以上の材料より構成されることを特徴とする請求項１または２記載のバイポーラトランジスタ。
【請求項１２】
前記バイポーラトランジスタが窒素を含む化合物半導体により構成されていることを特徴とする１または２記載のバイポーラトランジスタ。
【請求項１３】
前記バイポーラトランジスタが基板上に形成されており、前記基板がサファイア、SiC、GaN、AlN、Si、GaAs、ZnO、MgO、ZrB２、LiGaO２、LiAlO２、またはLiGaO２とLiAlO２の混晶のうちいずれかにより構成されていることを特徴とする請求項１２記載のバイポーラトランジスタ。
【請求項１４】
前記基板がGaNあるいはAlNであり、これらの窒素極性面上に形成されていることを特徴とする請求項１３記載のバイポーラトランジスタ。
【請求項１５】
前記窒素極性面上に前記第３半導体層、前記第２半導体層、前記第１半導体層の順で形成されていることを特徴とする請求項１４記載のバイポーラトランジスタ。
【請求項１６】
前記絶縁膜がSiO２あるいはSiNのいずれかにより構成されることを特徴とする請求項１記載のバイポーラトランジスタ。
【請求項１７】
前記空隙下方に形成される絶縁膜がSiO２あるいはSiNのいずれかにより構成されることを特徴とする、請求項３記載のバイポーラトランジスタ。
【請求項１８】
前記第２の絶縁膜がSiO２あるいはSiNのいずれかにより構成されることを特徴とする請求項９記載のバイポーラトランジスタ。
【請求項１９】
第１半導体層、第２半導体層、第３半導体層を有するバイポーラトランジスタの製造方法であって、開口部を有する絶縁膜を形成する工程と、前記絶縁膜上方に単結晶から構成される前記第２半導体層をエピタキシャル成長により形成する工程とを含むことを特徴とするバイポーラトランジスタの製造方法。
【請求項２０】
第１半導体層、第２半導体層、第３半導体層を有するバイポーラトランジスタの製造方法であって、前記第１半導体層あるいは前記第３半導体層の一部に凸部を形成する工程と、前記第２半導体層をその下部に空隙を有する形でエピタキシャル成長により形成する工程とを含むことを特徴とするバイポーラトランジスタの製造方法。
【請求項２１】
前記第２半導体層を形成後、前記第２半導体層を薄層化する工程を含むことを特徴とする請求項１９または２０記載のバイポーラトランジスタの製造方法。
【請求項２２】
前記第２半導体層を薄層化する工程を、ドライエッチングあるいは研磨により行うことを特徴とする請求項２１記載のバイポーラトランジスタの製造方法。
【請求項２３】
前記凸部の上部以外を絶縁膜で覆う工程を含み、前記第２半導体層を前記凸部の上部よりエピタキシャル成長を開始する形で形成することを特徴とする請求項２０記載のバイポーラトランジスタの製造方法。
【請求項２４】
第１半導体層、第２半導体層、第３半導体層を有するバイポーラトランジスタの製造方法であって、開口部を有する絶縁膜を形成する工程と、前記絶縁膜上に単結晶から構成される前記第１半導体層の一部あるいは前記第３半導体層の一部と前記第２半導体層とをエピタキシャル成長により形成する工程とを含むことを特徴とするバイポーラトランジスタの製造方法。
【請求項２５】
第１半導体層、第２半導体層、第３半導体層を有するバイポーラトランジスタの製造方法であって、前記第１半導体層あるいは前記第３半導体層の一部に凸部を形成する工程と、前記第１半導体層の一部あるいは前記第３半導体層の一部と前記第２半導体層をその下部に空隙を有する形で形成する工程とを含むことを特徴とするバイポーラトランジスタの製造方法。
【請求項２６】
前記凸部の上部以外を絶縁膜で覆う工程を含み、前記第１半導体層の一部あるいは前記第３半導体層の一部を前記凸部の上部よりエピタキシャル成長を開始する形で形成することを特徴とする請求項２５記載のバイポーラトランジスタの製造方法。
【請求項２７】
下地層上に絶縁膜を形成する工程と、前記絶縁膜に開口部を形成する工程と、前記下地層上に前記第３半導体層あるいは前記第１半導体層の一部をエピタキシャル成長により形成する工程とを含み、前記第２半導体層と前記第２半導体層上に形成された前記第１半導体層あるいは前記第３半導体層との接合部が前記絶縁膜の上部に位置する形で形成されていることを特徴とする請求項１９、２０、２４または２５記載のバイポーラトランジスタの製造方法。
【請求項２８】
下地層に凸部を形成する工程と、前記凸部の上部よりエピタキシャル成長を開始する形で、前記第３半導体層の一部あるいは前記第１半導体層の一部を前記下地層との間に空隙を有する形で形成する工程とを含み、前記第２半導体層と前記第２半導体層上に形成された前記第１半導体層あるいは前記第３半導体層との接合部が前記空隙の上部に位置する形で形成されていることを特徴とする請求項１９、２０、２４または２５記載のバイポーラトランジスタの製造方法。
【請求項２９】
前記凸部の上部以外を絶縁膜で覆う工程を含むことを特徴とする請求項２８記載のバイポーラトランジスタの製造方法。
【請求項３０】
前記第２半導体層上に開口部を有する絶縁膜を形成する工程と、前記開口部より成長を開始する形で、前記第１半導体層あるいは前記第３半導体層をエピタキシャル成長により形成する工程とを含むことを特徴とする請求項１９、２０、２４または２５記載のバイポーラトランジスタの製造方法。
【請求項３１】
前記バイポーラトランジスタがバンドギャップの異なる少なくとも２種類以上の材料より構成されることを特徴とする請求項１９、２０、２４または２５記載のバイポーラトランジスタの製造方法。
【請求項３２】
前記バイポーラトランジスタを構成する積層構造をMOCVDあるいはMBEあるいはHVPEのいずれか、あるいはその複数を含む形で形成することを特徴とする請求項１９、２０、２４または２５記載のバイポーラトランジスタの製造方法。
【請求項３３】
前記バイポーラトランジスタが窒素を含む化合物半導体により構成されることを特徴とする請求項１９、２０、２４または２５記載のバイポーラトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高周波用高出力トランジスタとして利用可能なバイポーラトランジスタおよびその製造方法に関するものである。
【背景技術】
【０００２】
GaNに代表されるIII-V族窒化物化合物半導体（InxAlyGa１-x-yN(０≦ｘ≦１、０≦ｙ≦１、以下InAlGaNと表記）は広いバンドギャップ（例えばGaNは室温で３.４eV）を有し、絶縁破壊電界、飽和電子速度も非常に大きいため、高出力・高速電子デバイス用材料として注目されている。一方、電子デバイスの一種であるヘテロ接合バイポーラトランジスタ（Heterojunction Bipolar Transistor:HBT）は、耐圧が高い、電力密度が大きい、閾値電圧が均一であるといった高出力電子デバイスに適した特徴を有する。この特徴を活かし、これまでに携帯電話等の高出力トランジスタとして広く用いられている。以上の特徴を考慮すると、材料およびデバイスの両面からInAlGaNを用いたHBTは高出力電子デバイスとして非常に有望である。
【０００３】
HBTはエミッタが半導体表面側に設けられたエミッタアップ構造と、コレクタが半導体表面側に設けられたコレクタアップ構造とに大別される。
【０００４】
HBTの高周波特性の指標として、一般に電流遮断周波数fTと最大発振周波数fMAXが用いられる。この内fTは（数１）で表される。
【０００５】
【数１】
2006128554.tif 000003
【０００６】
ここでkはボルツマン定数、Tは絶対温度、qは素電荷、ICはコレクタ電流、CBEおよびCBCはそれぞれベース・エミッタ間およびベース・コレクタ間の接合容量、REおよびRCはそれぞれエミッタ抵抗およびコレクタ抵抗、τBおよびτCはそれぞれ少数キャリアのベースおよびコレクタ走行時間である。これらのパラメータの内、ベース走行時間τB、コレクタ走行時間τC、エミッタ抵抗REおよびコレクタ抵抗RCは主にエミッタ、ベース、コレクタ各層の不純物濃度、層構造等で決定される。そのため電流遮断周波数fTの向上のためには、ベース・エミッタ間接合容量CBEおよびベース・コレクタ間接合容量CBCの低減が重要となる。
【０００７】
一方最大発振周波数fMAXは（数２）で表される。
【０００８】
【数２】
2006128554.tif 000004
【０００９】
ここでRBはベース抵抗である。（数２）からわかるように最大発振周波数fMAXを向上させるためにはベース抵抗RBおよびベース・コレクタ間接合容量CBCを低減する必要がある。RBは真性ベースのシート抵抗、外部ベースのシート抵抗およびコンタクト抵抗で決まり、エミッタアップ構造でもコレクタアップ構造でも基本的には変わらない。一方、HBTはメサ型構造であるためコレクタ面積の小さいコレクタアップ構造の方がエミッタアップ構造よりもベース・コレクタ間接合容量CBCが小さい。特にエミッタアップ構造では素子寸法が微細になるほどベース・エミッタ接合面積に占める外部ベースの面積の割合が急激に増加するため、ベース・コレクタ接合容量CBCを低下させ、特性を向上するためにはコレクタアップ構造が有利である。
【００１０】
このように、コレクタアップ構造は高速化(高fT)に優れており、fMAXも高いことからパワー用トランジスタとして期待できる。しかし、エミッタ面積がコレクタ面積よりも大きくなってしまうため、エミッタアップ構造と比較して電流増幅率が低くなってしまう。また、外部ベース下部に蓄積するキャリアによりベース・エミッタ接合容量CBEが増大し、fTが低くなる問題も生じる。以上のことからエミッタアップ構造、コレクタアップ構造いずれの構造についても、外部ベース下の外部コレクタ領域あるいは外部エミッタ領域を高抵抗化し、寄生容量を低減する必要がある。
【００１１】
これまでHBTの寄生容量を低減し特性を向上させるために、外部ベース下の領域を絶縁化する種々の方法が行われてきた。例えば特許文献１では、エミッタ層を高抵抗化した後に、外部ベース層を高抵抗エミッタ層上に再成長した構造が提案されている。
【特許文献１】特開平５−２９１２８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら上記特許文献１の方法では以下に述べるような問題がある。従来例においては高抵抗化したエミッタ層上に外部ベース層を再成長することでベース抵抗の低減を図っている。しかし、エミッタ層の高抵抗化には高ドーズ量の酸素イオン注入が用いられており、放射損傷により高抵抗化したエミッタ層内には欠陥が発生し、結晶性が著しく劣化している。そのようなエミッタ層上において再成長を行った場合、ベース抵抗を十分に低減できる高品質な外部ベース層を形成することは困難である。また、イオン注入を行われたエミッタ層が、ベース再成長中に高温に曝されることで結晶性が回復し、高抵抗を維持できない問題が生じる。
【００１３】
本発明は上記課題を解決するもので、化合物半導体の横方向成長を有効に利用し外部ベース下の領域を高抵抗化・絶縁化することで、ベース抵抗を増大させることなく寄生容量を大幅に低減し、素子の特性を向上させることを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するために本発明のバイポーラトランジスタでは、エミッタ層、ベース層、コレクタ層を有するバイポーラトランジスタであって、前記ベース層下部に開口部を有する絶縁膜が形成されており、前記絶縁膜の下方に接する形でエミッタ層あるいはコレクタ層の一部が形成されている構成となっている。このような構造とすることにより、バイポーラトランジスタにおいて外部ベース層下部で生じる寄生容量を大幅に低減することができるので、素子の特性を向上させることが可能となる。
【００１５】
本発明のバイポーラトランジスタは、さらにエミッタ層、ベース層、コレクタ層を有するバイポーラトランジスタであって、前記ベース層下部に選択的に空隙が形成されており、前記空隙の下方にエミッタ層あるいはコレクタ層の一部が形成されている構成となっている。このような構造とすることにより、バイポーラトランジスタにおいて外部ベース層下部で生じる寄生容量を大幅に低減することができるので、素子の特性を向上させることが可能となる。
【００１６】
本発明のバイポーラトランジスタは、さらに前記空隙の下方に接する形で絶縁膜が形成されており、前記絶縁膜の下方に前記コレクタ層の一部あるいは前記エミッタ層の一部が形成されている構成となっている。このような構造とすることにより、ベース層を形成する際、前記絶縁膜の無い部分からのみ結晶を成長させることが可能となり、結晶性の高いベース層を形成することが可能となり、ベース抵抗を増大させることなく外部ベース層下部で生じる寄生容量を大幅に低減することができるので、素子の特性を向上させることが可能となる。
【００１７】
本発明のバイポーラトランジスタは、さらに前記ベース層上部にエミッタ層が形成されている構成となっている。このような構造とすることにより、容易に十分大きな電流増幅率を有するバイポーラトランジスタを実現することが可能となる。
【００１８】
本発明のバイポーラトランジスタは、さらに前記ベース層と前記絶縁膜との間にコレクタ層の一部が形成されている構造となっている。このような構造とすることで、横方向成長を利用して前記ベース層を形成する際、容易に電極を形成するのに十分な広さを有する前記ベース層を形成することが可能となる。
【００１９】
本発明のバイポーラトランジスタは、さらに前記ベース層上部にコレクタ層が形成されている構成となっている。このような構造にすることにより、前記ベース層と前記コレクタ層との接合部の面積を小さくすることが可能となり、寄生容量を大幅に低減することができるので、素子の特性を向上させることが可能となる。
【００２０】
本発明のバイポーラトランジスタは、さらに前記ベース層と前記絶縁膜との間にエミッタ層の一部が形成されている構造となっている。このような構造とすることにより、横方向成長を利用して前記ベース層を形成する際、容易に電極を形成するのに十分な広さを有する前記ベース層を形成することが可能となる。
【００２１】
本発明のバイポーラトランジスタは、さらに前記ベース層上部に形成された前記エミッタ層あるいは前記コレクタ層が、前記ベース層と接する部分において、その転位密度が１×１０７cm-２以下である構造となっている。このような構造とすることにより、バイポーラトランジスタの真性トランジスタ領域が、転位密度が１×１０７cm-２以下である部分に形成されるので、電流増幅率が大きくかつリーク電流の小さなバイポーラトランジスタを実現することが可能となる。
【００２２】
本発明のバイポーラトランジスタは、さらに前記ベース層下部に存在する前記開口部を有する絶縁膜あるいは前記空隙のさらに下部に開口部を有する第２の絶縁膜あるいは選択的に形成された第２の空隙が形成されており、前記ベース層上部に形成された前記エミッタ層あるいは前記コレクタ層と前記ベース層とが接する部分が、前記第２の絶縁膜あるいは前記第２の空隙の上部に位置するように配置されている構造となっている。このような構造とすることにより、前記第２の絶縁膜あるいは前記第２の空隙の上部における転位密度が１×１０７cm-２以下となり、バイポーラトランジスタの真性トランジスタ領域が、転位密度が１×１０７cm-２以下である部分に形成されるので、電流増幅率が大きくかつリーク電流の小さなバイポーラトランジスタを実現することが可能となる。
【００２３】
本発明のバイポーラトランジスタは、さらに前記ベース層上部に形成された前記エミッタ層あるいは前記コレクタ層が、前記ベース層と接する面積よりも電極と接する面積が大きい形で形成されている構造となっている。このような構造とすることにより、電極との接触抵抗を増大させることなく寄生容量を低減することが可能となり、素子の特性を向上させることが可能となる。
【００２４】
本発明のバイポーラトランジスタは、さらに前記ベース層及びコレクタ層及びエミッタ層が、バンドギャップの異なる少なくとも２種類上の材料より構成される構造となっている。このような構造とすることにより、ベース抵抗を低減しつつ高い電流増幅率を維持することが可能となる。
【００２５】
本発明のバイポーラトランジスタは、さらに前記バイポーラトランジスタが窒素を含む化合物半導体により構成されている構造となっている。このような構造とすることにより、各層内におけるキャリアの移動時間を短縮することが可能となり、素子の特性を向上させることが可能となる。
【００２６】
本発明のバイポーラトランジスタは、さらに前記バイポーラトランジスタが基板上に形成されており、前記基板がサファイアあるいはSiCあるいはGaNあるいはAlNあるいはSiあるいはGaAsあるいはZnOあるいはMgOあるいはZrB２あるいはLiGaO２あるいはLiAlO２あるいはLiGaO２とLiAlO２の混晶のうちいずれかにより構成されている構造となっている。このような構造とすることにより、前記基板上には結晶性の優れたGaN系半導体エピタキシャル成長層が形成できるので、素子の特性を向上させることが可能となる。
【００２７】
本発明のバイポーラトランジスタは、さらに前記基板がGaNあるいはAlNであり、これらの窒素極性面上に形成されている構造となっている。このような構造とすることで、前記ベース層内における分極を有効に利用することが可能となり、素子の特性を向上させることが可能となる。
【００２８】
本発明のバイポーラトランジスタは、さらに前記窒素極性面上に前記コレクタ層、前記ベース層、前記エミッタ層の順で形成されている構造となっている。このような構造とすることにより、前記ベース層内においてキャリアを加速する方向に内部電界が発生し、キャリアの移動時間を短縮することが可能となるため、素子の特性を向上させることが可能となる。
【００２９】
本発明のバイポーラトランジスタは、さらに前記絶縁膜がSiO２あるいはSiNのいずれかにより構成される構造となっている。このような構造とすることにより、これらの絶縁膜は気相堆積法等により容易に形成でき、また湿式エッチング等で容易に加工することができるので、これらの層に開口部を形成し、絶縁膜の下方に接する形でエミッタ層あるいはコレクタ層の一部を形成することにより、寄生容量を大幅に低減し、素子の特性を向上させることが可能である。
【００３０】
本発明のバイポーラトランジスタは、さらに前記空隙下方に形成される絶縁膜がSiO２あるいはSiNのいずれかにより構成される構造となっている。このような構造とすることにより、これらの絶縁膜は気相堆積法等により容易に形成でき、また湿式エッチング等で容易に加工することができるので、これらの層を用いて前記エミッタ層あるいは前記コレクタ層の一部を除いて選択的に覆い、ベース層を形成する際、前記絶縁膜の無い部分からのみ結晶を成長させることが可能となり、結晶性の高いベース層を形成することが可能となり、ベース抵抗を増大させることなく外部ベース層下部で生じる寄生容量を大幅に低減することができるので、素子の特性を向上させることが可能となる。
【００３１】
本発明のバイポーラトランジスタは、さらに前記第２の絶縁膜がSiO２あるいはSiNのいずれかにより構成される構造となっている。このような構造とすることにより、これらの絶縁膜は気相堆積法等により容易に形成でき、また湿式エッチング等で容易に加工することができるので、これらの絶縁膜に開口部を形成し、あるいはこれらの絶縁膜を用いてパターニングを行った後再成長を行い空隙を形成することで、転位密度を低減し、バイポーラトランジスタの真性トランジスタ領域が、転位密度の小さい部分に形成されるので、電流増幅率が大きくかつリーク電流の小さなバイポーラトランジスタを実現することが可能となる。
【００３２】
本発明のバイポーラトランジスタの製造方法は、エミッタ層、ベース層、コレクタ層を有するバイポーラトランジスタの製造方法であって、開口部を有する絶縁膜を形成する工程と、前記絶縁膜上方に単結晶から構成される前記ベース層をエピタキシャル成長により形成する工程とを含む構成となっている。このような構成とすることにより、バイポーラトランジスタにおいて優れた結晶性を有するベース層を形成し、かつ外部ベース層下部で生じる寄生容量を大幅に低減することができるので、素子の特性を向上させることが可能となる。
【００３３】
本発明のバイポーラトランジスタの製造方法は、エミッタ層、ベース層、コレクタ層を有するバイポーラトランジスタの製造方法であって、前記エミッタ層あるいは前記コレクタ層の一部に凸部を形成する工程と、前記ベース層をその下部に空隙を有する形でエピタキシャル成長により形成する工程とを含む構成となっている。このような構成とすることにより、バイポーラトランジスタにおいて優れた結晶性を有するベース層を形成し、かつ外部ベース層下部で生じる寄生容量を大幅に低減することができるので、素子の特性を向上させることが可能となる。
【００３４】
本発明のバイポーラトランジスタの製造方法は、さらに前記ベース層を形成後、前記ベース層を薄層化する工程を含む構成となっている。このような構成とすることにより、電極形成が可能な面積を有する前記ベース層を形成することが可能となる。
【００３５】
本発明のバイポーラトランジスタの製造方法は、さらに前記ベース層を薄層化する工程を、ドライエッチングあるいは研磨により行う構成となっている。このような構成とすることにより、均一性良く前記ベース層の薄層化を行うことが可能となり、キャリアの前記ベース層内の走行時間を短縮することが可能となるので、素子の特性を向上することが可能となる。
【００３６】
本発明のバイポーラトランジスタの製造方法は、さらに前記凸部の上部以外を絶縁膜で覆う工程を含み、前記ベース層を前記凸部の上部よりエピタキシャル成長を開始する形で形成する構成となっている。このような構成とすることにより、バイポーラトランジスタにおいて優れた結晶性を有するベース層を形成し、かつ外部ベース層下部で生じる寄生容量を大幅に低減することができるので、素子の特性を向上させることが可能となる。
【００３７】
本発明のバイポーラトランジスタの製造方法は、さらにエミッタ層、ベース層、コレクタ層を有するバイポーラトランジスタの製造方法であって、開口部を有する絶縁膜を形成する工程と、前記絶縁膜上に単結晶から構成される前記エミッタ層の一部あるいは前記コレクタ層の一部と前記ベース層とをエピタキシャル成長により形成する工程とを含む構成となっている。このような構成とすることにより、横方向成長を利用して前記ベース層を形成する際、容易に電極を形成するのに十分な広さを有する前記ベース層を形成することが可能となる。
【００３８】
本発明のバイポーラトランジスタの製造方法は、さらにエミッタ層、ベース層、コレクタ層を有するバイポーラトランジスタの製造方法であって、前記エミッタ層あるいは前記コレクタ層の一部に凸部を形成する工程と、前記エミッタ層の一部あるいは前記コレクタ層の一部と前記ベース層をその下部に空隙を有する形で形成する工程とを含む構成となっている。このような構成とすることにより、横方向成長を利用して前記ベース層を形成する際、容易に電極を形成するのに十分な広さを有する前記ベース層を形成することが可能となる。
【００３９】
本発明のバイポーラトランジスタの製造方法は、さらに前記凸部の上部以外を絶縁膜で覆う工程を含み、前記エミッタ層の一部あるいは前記コレクタ層の一部を前記凸部の上部よりエピタキシャル成長を開始する形で形成する構成となっている。このような構成とすることにより、前記ベース層をその下部に空隙を有する形でエピタキシャル成長により形成することが可能となり、バイポーラトランジスタにおいて優れた結晶性を有するベース層を形成し、かつ外部ベース層下部で生じる寄生容量を大幅に低減することができるので、素子の特性を向上させることが可能となる。
【００４０】
本発明のバイポーラトランジスタの製造方法は、さらに下地層上に絶縁膜を形成する工程と、前記絶縁膜に開口部を形成する工程と、前記下地層上に前記コレクタ層あるいは前記エミッタ層の一部をエピタキシャル成長により形成する工程とを含み、前記ベース層と前記ベース層上に形成された前記エミッタ層あるいは前記コレクタ層との接合部が前記絶縁膜の上部に位置する形で形成されている構成となっている。このような構成とすることにより、バイポーラトランジスタの真性トランジスタ領域を、転位密度が低減された部分に形成するので、電流増幅率が大きくかつリーク電流の小さなバイポーラトランジスタを実現することが可能となる。
【００４１】
本発明のバイポーラトランジスタの製造方法は、さらに下地層に凸部を形成する工程と、前記凸部の上部よりエピタキシャル成長を開始する形で、前記コレクタ層の一部あるいは前記エミッタ層の一部を前記下地層との間に空隙を有する形で形成する工程とを含み、前記ベース層と前記ベース層上に形成された前記エミッタ層あるいは前記コレクタ層との接合部が前記空隙の上部に位置する形で形成されている構成となっている。このような構成とすることにより、バイポーラトランジスタの真性トランジスタ領域を、転位密度が低減された部分に形成するので、電流増幅率が大きくかつリーク電流の小さなバイポーラトランジスタを実現することが可能となる。
【００４２】
本発明のバイポーラトランジスタの製造方法は、さらに前記凸部の上部以外を絶縁膜で覆う工程を含む構成となっている。このような構成とすることにより、前記凸部の上部からのみエピタキシャル成長が開始される形となり、バイポーラトランジスタにおいて優れた結晶性を有するベース層を形成し、かつ外部ベース層下部で生じる寄生容量を大幅に低減することができるので、素子の特性を向上させることが可能となる。
【００４３】
本発明のバイポーラトランジスタの製造方法は、さらに前記ベース層上に開口部を有する絶縁膜を形成する工程と、前記開口部より成長を開始する形で、前記エミッタ層あるいは前記コレクタ層をエピタキシャル成長により形成する工程とを含む構成となっている。このような構成とすることにより、十分大きな電極面積を確保しつつ前記エミッタ層あるいは前記コレクタ層と前記ベース層との接合面積を小さくすることが可能となり寄生容量を低減することが可能となるので、素子の特性を向上させることが可能である。
【００４４】
請求項３１記載のバイポーラトランジスタの製造方法では、請求項１９、２０、２４、２５記載のバイポーラトランジスタの製造方法において、前記バイポーラトランジスタがバンドギャップの異なる少なくとも２種類以上の材料より構成される。このような構成とすることにより、ベース抵抗を低減しつつ高い電流増幅率を維持することが可能となる。
【００４５】
本発明のバイポーラトランジスタの製造方法は、さらに前記バイポーラトランジスタを構成する積層構造をMOCVDあるいはMBEあるいはHVPEのいずれか、あるいはその複数を含む形で形成する構成となっている。このような構成にすることにより、優れた結晶性を有する半導体層を形成することが可能となり、素子の特性を向上することが可能となる。
【００４６】
本発明のバイポーラトランジスタの製造方法は、さらに前記バイポーラトランジスタが窒素を含む化合物半導体により構成される。このような構成とすることにより、各層内におけるキャリアの移動時間を短縮することが可能となり、素子の特性を向上させることが可能となる。
【発明の効果】
【００４７】
本発明により、ベース抵抗を増大させることなく寄生容量が大幅に低減される。これにより、素子の特性を大幅に向上させることが可能である。
【発明を実施するための最良の形態】
【００４８】
以下、本発明の実施形態を図面に基づきながら説明する。
【００４９】
（第１の実施形態）
図１は本発明の第１の実施形態におけるバイポーラトランジスタの断面を示す構成図である。同図において、１はサファイア基板、２はn型GaN層、３はSiO２マスク、４はn型AlGaNエミッタ層、５はp型GaNベース層、６はn型GaNコレクタ層、７はTi/Al電極、８はNi/Au電極である。
【００５０】
この図１に示すバイポーラトランジスタを構成する各層の組成、膜厚、キャリア密度等は、以下の表１に示す通りである。
【００５１】
【表１】
2006128554.tif 000005
【００５２】
また、ＳｉＯ２マスク３の層厚は５０ｎｍ、マスク開口幅は１μｍである。Ti/Al電極７は、ｎ型GaN層２またはｎ型GaNコレクタ層６より厚さ５ｎｍのＴｉ、厚さ２００ｎｍのＡｌより構成される。Ni/Au電極８は、ｐ型ＧａＮベース層７より厚さ５ｎｍのＮｉ、厚さ３００ｎｍのＡｕより構成される。また、ｐ型のドーパントとしてＭｇを用い、ｎ型のドーパントとしてＳｉを用いる。なお、表１中のキャリア密度のところで例えば１．０Ｅ＋１９とあるのは、１．０×１０１９であることを表す。すなわち、Ｅ＋ｎ（ｎは整数）は、１０のｎ乗を表す。このことは、以下に述べる表２、表３についても同様である。
【００５３】
図１に示すバイポーラトランジスタは、以下の特徴を有する。すなわち、n型GaN層上にSiO２マスクがストライプ状に開口部を有する形で形成され、前記n型GaN層上に選択的にn型AlGaNエミッタ層が形成され、前記n型AlGaNエミッタ層上にp型GaNベース層が形成され、同時に横方向成長により前記SiO２マスク上にもp型GaNベース層が形成されている。ここではサファイア基板上にn型GaN層がエピタキシャル成長により形成されている。n型GaN層上にはSiO２マスクが幅１μｍの開口部を有する形で形成され、前記開口部内にはエピタキシャル成長によりn型AlGaNエミッタ層が形成されている。さらに前記SiO２マスク上および前記n型AlGaNエミッタ層上にエピタキシャル成長によりp型GaNベース層、n型GaNコレクタ層が形成されている。n型GaN層およびn型GaNコレクタ層上にはTi/Alオーミック電極が形成されており、p型GaNベース層にはNi/Auオーミック電極が形成されている。外部ベース層下は絶縁物であるSiO２から成っており寄生容量が大幅に低減される。また外部ベース領域は、横方向成長により形成されており非常に結晶性が高い。
【００５４】
ここではエミッタ層を形成する際のマスクとしてSiO２を用いているが、絶縁物であれば良くSiN、BCN、BCBなどの材料でも良い。ここではコレクタアップ構造を説明したが、エミッタアップ構造でも実現が可能である。
【００５５】
したがって、本実施形態ではn型GaN層上にSiO２マスクがストライプ状に開口部を有する形で形成され、前記n型GaN層上に選択的にn型AlGaNエミッタ層が形成され、前記n型AlGaNエミッタ層上にp型GaNベース層が形成され、同時に横方向成長により前記SiO２マスク上にもp型GaNベース層が形成される構造とすることにより、ベース抵抗を増大させることなく寄生容量を大幅に低減し、素子の特性を大幅に向上させることが可能となる。
【００５６】
図１に示すバイポーラトランジスタを作製するためには、例えば図２に示す製造方法が考えられる。図２は本発明の第１の実施形態におけるバイポーラトランジスタの製造方法を示す構成図である。同図において、１はサファイア基板、２はn型GaN層、３はSiO２マスク、４はn型AlGaNエミッタ層、５はp型GaNベース層、６はn型GaNコレクタ層、７はTi/Al電極、８はNi/Au電極である。
【００５７】
まず、例えばサファイア基板(０００１)面上に有機金属化学的気相堆積法(Metal Organic Chemical Vapor Deposition：MOCVD)により、n型GaNバッファ層（図示せず）を形成した後、n型GaN層を形成する。n型層はSiH４ガスを用いてSiドープされている。続いて例えばSiH４ガスとO２ガスを用いた気相堆積法(Chemical Vapor Depositon：CVD)によりSiO２膜を約５０nm形成する。続いて前記SiO２膜上にストライプ状の開口部を有する形でフォトレジストを形成する。ストライプの幅は約１μmである。前記フォトレジストをマスクとして例えばCF４ガスおよびO２ガスを用いた反応性イオンエッチング(Reactive Ion Etching：RIE)により前記SiO２膜を選択的に除去してSiO２マスクを形成する(図２(a))。
【００５８】
次に前記開口部にn型AlGaNエミッタ層を前記SiO２マスクと同程度の高さになるように形成し、続いて前記n型AlGaNエミッタ層上にp型GaNベース層を約５００nm形成する。p型層はCP２Mgを用いてMgドープされている。この時、積層方向への成長と同時に横方向への成長が行われるため前記SiO２マスク上にもp型GaNベース層が形成される(図２(b))。
【００５９】
次に前記p型GaNベース層を例えば化学的機械研磨(Chemical Mechanical Polishing：CMP)を用いて膜厚が約１００nmになるまで薄層化した後に例えばMOCVDによりn型GaNコレクタ層を約５００nm形成する(図２(c))。
【００６０】
次に図２(d)に示すように、例えばCl２ガスを用いた誘導結合プラズマ (Induced Coupled Plasma：ICP)エッチングにより前記ベース層の一部、前記n型GaN層の一部の順に露出させる。
【００６１】
次に前記n型GaN層上および前記n型GaNコレクタ層上にオーミック電極としてTi/Al電極を、例えば電子ビーム蒸着とリフトオフにより形成する(図２(e))。
【００６２】
さらに前記p型GaNベース層上にオーミック電極としてNi/Au電極を、例えば電子ビーム蒸着とリフトオフにより形成する(図２(f))。
【００６３】
さらに各電極のコンタクト抵抗低減のため、例えば６００℃、N２雰囲気中で熱処理を行う。これにより図１に示すバイポーラトランジスタを作製することができる。
【００６４】
本実施形態におけるバイポーラトランジスタの製造方法により、ベース抵抗を劣化させることなく寄生容量が大幅に低減し、素子の特性を大幅に向上させることが可能となる。
【００６５】
（第２の実施形態）
図３は本発明の第２の実施形態におけるバイポーラトランジスタの断面を示す構成図である。同図において、１はサファイア基板、２はn型GaN層、３はSiO２マスク、４はn型AlGaNエミッタ層、５はp型GaNベース層、６はn型GaNコレクタ層、７はTi/Al電極、８はNi/Au電極、９はSiNマスク、１０はn型GaNエミッタコンタクト層である。
【００６６】
この図３に示すバイポーラトランジスタを構成する各層の組成、膜厚、キャリア密度等は、以下の表２に示す通りである。
【００６７】
【表２】
2006128554.tif 000006
【００６８】
また、ＳｉＯ２マスク３の層厚は１００ｎｍ、マスク幅は１０μｍ、マスク開口幅は５μｍである。ＳｉＮマスク９の層厚は５００ｎｍ、マスク開口幅は１μｍである。Ti/Al電極７は、ｎ型GaN層２またはｎ型GaNコレクタ層６より厚さ５ｎｍのＴｉ、厚さ２００ｎｍのＡｌより構成される。Ni/Au電極８は、ｐ型ＧａＮベース層５より厚さ５ｎｍのＮｉ、厚さ３００ｎｍのＡｕより構成される。また、ｐ型のドーパントとしてＭｇを用い、ｎ型のドーパントとしてＳｉを用いる。
【００６９】
図３は第２の実施形態における、ストライプ状に形成されたn型GaN層上から横方向成長を用いてn型GaNコレクタ層、p型GaNベース層の順に形成され、外部ベース下の領域に空隙が形成されていることを特徴とするバイポーラトランジスタの構造を示している。
【００７０】
外部ベース層下に空隙が形成されており寄生容量が大幅に低減される。また外部ベース領域は、横方向成長により形成されており非常に結晶性が高い。
【００７１】
ここではコレクタ層を形成する際のマスクとしてSiNを用いているが、絶縁物であれば良く、かつ誘電率が低ければなお良い。したがって、SiO２、BCN、BCBなどの材料でも良い。ここではエミッタアップ構造を説明したが、コレクタアップ構造でも実現が可能である。
【００７２】
したがって、本実施形態ではストライプ状に形成されたn型GaN層上から横方向成長を用いてn型GaNコレクタ層、p型GaNベース層の順に形成され、外部ベース下の領域に空隙が形成されている構造とすることにより、ベース抵抗を増大させることなく寄生容量を大幅に低減し、素子の特性を大幅に向上させることが可能となる。
【００７３】
図３に示すバイポーラトランジスタを作製するためには、例えば図４に示す製造方法が考えられる。図４は本発明の第２の実施形態におけるバイポーラトランジスタの製造方法を示す構成図である。同図において、１はサファイア基板、２はn型GaN層、３はSiO２マスク、４はn型AlGaNエミッタ層、５はp型GaNベース層、６はn型GaNコレクタ層、７はTi/Al電極、８はNi/Au電極、９はSiNマスク、１０はn型GaNエミッタコンタクト層である。
【００７４】
まず、例えばサファイア基板(０００１)面上に例えばMOCVDにより、n型GaNバッファ層（図示せず）を形成した後、n型GaN層を形成する。n型層はSiH４ガスを用いてSiドープされている。続いて例えばSiH４ガスとO２ガスを用いた気相堆積法(Chemical Vapor Depositon：CVD)によりSiO２膜を約１００nm形成する。続いて前記SiO２膜をストライプ状に５μmの開口部を有し、１０μm幅のSiO２ストライプが形成されるよう、例えばフォトレジストをマスクとしフッ化水素酸(HF)水溶液を用いてSiO２を選択的にエッチングする（図４（ａ））。
【００７５】
次に、前記開口部のn型GaN層より成長が生じる形で、例えばMOCVDにより、n型GaN層を形成する。このMOCVD成長工程ではSiO２マスク上に横方向成長する形で結晶成長するので、SiO２マスク上では貫通転位密度が大幅に減少し、結果として転位密度１０６cm-２台が得られる。続いて例えばフォトレジストをマスクとしCl２ガスを用いたICPエッチングにより、前記n型GaN層上に幅約１μmのストライプを形成する。さらに例えばSiH４ガスとNH３ガスを用いたCVDによりSiN膜を約５００nm形成する。続いてフォトレジストをマスクとして例えばCF４ガスおよびO２ガスを用いたRIEにより前記ストライプ上のSiN膜のみを選択的に除去してSiNマスクを形成する(図４(b))。
【００７６】
さらに前記ストライプ上面のn型GaN層より成長が生じる形で、例えばMOCVDによりn型GaNコレクタ層、p型GaNベース層を形成する。p型層はCp２Mgを用いてMgドープされている。このMOCVD成長工程では積層方向への堆積と同時に横方向への成長が行われるため前記SiN膜上方にも前記ベース層および前記コレクタ層からなる積層構造が形成される(図４(c))。
【００７７】
続いて例えばSiH４ガスとO２ガスを用いた気相堆積法(Chemical Vapor Depositon：CVD)によりSiO２膜を約３００nm形成する。さらに前記ベース層上の一部に開口部が形成されるよう、例えばフォトレジストをマスクとしフッ化水素酸(HF)水溶液を用いてSiO２を選択的にエッチングする。続いて前記開口部から成長が生じる形で、例えばMOCVDによりn型AlGaNエミッタ層、n型GaNエミッタコンタクト層を形成する(図４(d))。
【００７８】
さらに図４(e)に示すように、例えばフッ化水素酸(HF)水溶液を用いて前記SiO２マスクを除去する。さらに、フォトレジストをマスクとして例えばCF４ガスおよびO２ガスを用いたRIEにより前記n型GaN層上の前記SiNマスクの一部を選択的にエッチングする。
【００７９】
次に前記n型GaN層上および前記n型GaNエミッタコンタクト層上にオーミック電極としてTi/Al電極を、例えば電子ビーム蒸着とリフトオフにより形成する(図４(f))。
【００８０】
さらに前記p型GaNベース層上にオーミック電極としてNi/Au電極を、例えば電子ビーム蒸着とリフトオフにより形成する(図４(g))。さらに各電極のコンタクト抵抗低減のため、例えば６００℃、N２雰囲気中で熱処理を行う。これにより図３に示すバイポーラトランジスタを作製することができる。
【００８１】
本実施形態におけるバイポーラトランジスタの製造方法により、ベース抵抗を増大させることなく寄生容量を大幅に低減し、素子の特性を大幅に向上させることが可能となる。
【００８２】
（第３の実施形態）
図５は本発明の第３の実施形態におけるバイポーラトランジスタの断面を示す構成図である。同図において、２はn型GaN層、４はn型AlGaNエミッタ層、５はp型GaNベース層、６はn型GaNコレクタ層、７はTi/Al電極、８はNi/Au電極、９はSiNマスク、１０はn型GaNエミッタコンタクト層、１１はGaN基板である。
【００８３】
この図５に示すバイポーラトランジスタを構成する各層の組成、膜厚、キャリア密度等は、以下の表３に示す通りである。
【００８４】
【表３】
2006128554.tif 000007
【００８５】
また、ＳｉＯ２マスク３の層厚は１００ｎｍ、マスク開口幅は０.２μｍである。ＳｉＮマスク９の層厚は５００ｎｍ、マスク開口幅は０.５μｍである。Ti/Al電極７は、ｎ型GaN層２またはｎ型GaNコレクタ層６より厚さ５ｎｍのＴｉ、厚さ２００ｎｍのＡｌより構成される。Ni/Au電極８は、ｐ型ＧａＮベース層７より厚さ５ｎｍのＮｉ、厚さ３００ｎｍのＡｕより構成される。また、ｐ型のドーパントとしてＭｇを用い、ｎ型のドーパントとしてＳｉを用いる。
【００８６】
図５は第３の実施形態における、ストライプ状に形成されたn型GaN層上から横方向成長を用いてn型GaNコレクタ層、p型GaNベース層の順に形成され、さらに横方向成長を用いてn型AlGaNエミッタ層上部がエミッタ層下部よりも大きいことを特徴とするバイポーラトランジスタの構造を示している。
【００８７】
外部ベース層下に空隙が形成されており寄生容量が大幅に低減される。また外部ベース領域は、横方向成長により形成されており非常に結晶性が高い。さらにエミッタ・ベース接合面積を小さくしても十分大きなエミッタ電極面積を確保できるため、寄生抵抗を増大させることなく寄生容量をさらに低減することが可能となる。
【００８８】
したがって、本実施形態ではストライプ状に形成されたn型GaN層上から横方向成長を用いてn型GaNコレクタ層、p型GaNベース層の順に形成され、さらに横方向成長を用いてn型AlGaNエミッタ層上部がエミッタ層下部よりも大きい構造とすることにより、ベース抵抗を増大させることなく寄生容量を大幅に低減し、素子の特性を大幅に向上させることが可能となる。
【００８９】
図５に示すバイポーラトランジスタを作製するためには、例えば図６に示す製造方法が考えられる。図６は本発明の第３の実施形態におけるバイポーラトランジスタの製造方法を示す構成図である。同図において、２はn型GaN層、３はSiO２マスク、４はn型AlGaNエミッタ層、５はp型GaNベース層、６はn型GaNコレクタ層、７はTi/Al電極、８はNi/Au電極、９はSiNマスク、１０はn型GaNエミッタコンタクト層、１１はGaN基板である。
【００９０】
まず、例えばGaN基板(０００１)面上に例えばMOCVDにより、n型GaN層を形成する。n型層はSiH４ガスを用いてSiドープされている。続いて例えばフォトレジストをマスクとしCl２ガスを用いたICPエッチングにより、前記n型GaN層上に幅約１μmのストライプを形成する。さらに例えばSiH４ガスとNH３ガスを用いたCVDによりSiN膜を約５００nm形成する。続いてフォトレジストをマスクとして例えばCF４ガスおよびO２ガスを用いたRIEにより前記ストライプ上のSiN膜のみを選択的に除去してSiNマスクを形成する(図６(a))。
【００９１】
さらに前記ストライプ上面のn型GaN層より成長が生じる形で、例えばMOCVDによりn型GaNコレクタ層、p型ベース層を形成する。このMOCVD成長工程では積層方向への堆積と同時に横方向への成長が行われるため前記SiN膜上方にも前記ベース層および前記コレクタ層からなる積層構造が形成される(図６(b))。
【００９２】
続いて例えばSiH４ガスとO２ガスを用いた気相堆積法(Chemical Vapor Depositon：CVD)によりSiO２膜を約１００nm形成する。さらに前記ベース層上の一部に開口部が形成されるよう、例えばフォトレジストをマスクとしフッ化水素酸(HF)水溶液を用いてSiO２を選択的にエッチングする。続いて前記開口部から成長が生じる形で、例えばMOCVDによりn型AlGaNエミッタ層、n型GaNエミッタコンタクト層を形成する。このMOCVD成長工程では積層方向への堆積と同時に横方向への成長が行われるため前記SiO２膜上にも前記エミッタ層および前記エミッタコンタクト層からなる積層構造が形成される(図６(c))。
【００９３】
さらに図６(d)に示すように、例えばフッ化水素酸(HF)水溶液を用いて前記SiO２マスクを除去する。
【００９４】
次に前記n型GaNエミッタコンタクト層上にオーミック電極としてTi/Al/Ti電極を、例えば電子ビーム蒸着とリフトオフにより形成し、さらに裏面よりGaN基板下面にオーミック電極としてTi/Al電極を、例えば電子ビーム蒸着により形成する(図６(e))。
【００９５】
さらに前記p型GaNベース層上にオーミック電極としてNi/Au電極を、例えば電子ビーム蒸着とリフトオフにより形成する(図６(f))。
【００９６】
さらに各電極のコンタクト抵抗低減のため、例えば６００℃、N２雰囲気中で熱処理を行う。これにより図５に示すバイポーラトランジスタを作製することができる。
【００９７】
本実施形態におけるバイポーラトランジスタの製造方法により、ベース抵抗を増大させることなく寄生容量を大幅に低減し、素子の特性を大幅に向上させることが可能となる。
【００９８】
前記の第１〜第３の実施形態で用いたサファイア基板はいかなる面方位でも良く、また例えば(０００１)面等の代表面からオフアングルのついた面方位であっても良い。基板はSiCあるいはZnOあるいはZrB２あるいはSiあるいはGaAsあるいはGaPあるいはInPあるいはLiGaO２あるいはLiAlO２あるいはこれらの混晶などであっても良い。前記の図３〜図６に示す実施形態で用いたエミッタコンタクト層はZnOなどであっても良い。ここで示したバイポーラトランジスタ構造エピタキシャル成長層は所望のデバイス特性が実現できる限りはいかなる組成比、あるいはいかなる多層構造を含んでも良く、その結晶成長方法はMOCVDでなく、例えば分子線エピタキシー(Molecular Beam Epitaxy：MBE)あるいはハイドライド気相成長法(Hydride Vapor Phase Epitaxy：HVPE)による層を含む形でも良い。前記バイポーラトランジスタ構造のエピタキシャル成長層はAs、PなどのV族元素あるいはBなどのIII族元素を構成元素として含んでいても良い。またGaN系半導体に関わらず、GaAs系、InP系半導体を用いても良い。
【産業上の利用可能性】
【００９９】
本発明にかかるバイポーラトランジスタは、高周波用高出力トランジスタとして有用である。
【図面の簡単な説明】
【０１００】
【図１】本発明の第１の実施形態におけるバイポーラトランジスタを示す断面図
【図２】本発明の第１の実施形態におけるバイポーラトランジスタの製造工程を示す断面図
【図３】本発明の第２の実施形態におけるバイポーラトランジスタを示す断面図
【図４】本発明の第２の実施形態におけるバイポーラトランジスタの製造工程を示す断面図
【図５】本発明の第３の実施形態におけるバイポーラトランジスタを示す断面図
【図６】本発明の第３の実施形態におけるバイポーラトランジスタの製造工程を示す断面図
【符号の説明】
【０１０１】
１  サファイア基板
２  n型GaN層
３  SiO２マスク
４  n型AlGaNエミッタ層
５  p型GaNベース層
６  n型GaNコレクタ層
７  Ti/Al電極
８  Ni/Au電極
９  SiNマスク
１０  n型GaNエミッタコンタクト層
１１  GaN基板
【図１】
2006128554.tif 000008
【図２】
2006128554.tif 000009
【図３】
2006128554.tif 000010
【図４】
2006128554.tif 000011
【図５】
2006128554.tif 000012
【図６】
2006128554.tif 000013