(57)【要約】【課題】  配線の短絡不良位置を短時間で特定することができる電気光学装置、電気光学装置の検査方法及び電子機器を提供する。【解決手段】  各駆動用信号線Ｌに、相異なる第１及び第２短絡制御線Ｌ1，Ｌ2を接続した。そして、第１短絡制御線Ｌ1と各奇数番目の駆動用信号線Ｌoとの間に、第１スイッチ素子Ｓ1を設け、第２短絡制御線Ｌ2と各偶数番目の駆動用信号線Ｌeとの間に、第２スイッチ素子Ｓ2を設けた。また、有機ＥＬパネル上にアナログスイッチを備えた。そして、各ＦＰＣ基板上にデータ線駆動回路用ＩＣ１２を実装した時点、有機ＥＬパネルのアナログスイッチをオフにして接続部にＦＰＣ基板を接続した時点、アナログスイッチをオンにして有機ＥＬパネルの接続部に各ＦＰＣ基板を接続した時点、でそれぞれ第１短絡制御線Ｌ1と第２短絡制御線Ｌ2との間に電流Ｉｋが流れるか否かを確認する。【選択図】  図５
2006139167.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータ線、複数の走査線、及び、前記各データ線と前記各走査線との交差に対応して各々電気光学素子を備えた複数の画素を有する電気光学パネルと、
前記データ線にデータ信号を供給するデータ線駆動回路または前記走査線に走査信号を供給する走査線駆動回路の少なくともいずれか一方を内蔵したＩＣと
を備えた電気光学装置であって、
前記ＩＣは、
前記データ線または前記走査線に接続される複数の駆動用信号線と、
前記複数の駆動用信号線が、電気的に接続される複数の検査用配線を有する検査用回路と、
前記検査用回路の動作を制御する制御信号を供給する制御端子と、
前記検査用配線上に形成される検査用端子と、
を備えたことを特徴とする電気光学装置。
【請求項２】
複数のデータ線、複数の走査線、及び、前記各データ線と前記各走査線との交差に対応して各々電気光学素子を備えた複数の画素を有する電気光学パネルと、
前記データ線にデータ信号を供給するデータ線駆動回路または前記走査線に走査信号を供給する走査線駆動回路の少なくともいすれか一方を内蔵したＩＣと
を備えた電気光学装置であって、
前記ＩＣは、
前記データ線または前記走査線に接続される複数の駆動用信号線と、
前記複数の駆動用信号線が、電気的に接続される複数の検査用配線を有する検査用回路と、
前記検査用配線の電気的特性を測定する測定回路と、
前記検査用回路の動作を制御する信号を供給する制御端子と、
前記測定回路のモニタ出力端子と
を備えたことを特徴とする電気光学装置。
【請求項３】
請求項１または２に記載の電気光学装置において、
前記検査用配線は、奇数番目の前記駆動用信号線同士、偶数番目の前記駆動用信号線同士を接続することを特徴とする電気光学装置。
【請求項４】
請求項１乃至３のいずれか一つに記載の電気光学装置において、
前記検査用回路は、前記駆動用信号線同士の電気的な接続及び切断の切り替えを行う複数のスイッチを含むことを特徴とする電気光学装置。
【請求項５】
請求項１乃至４のいずれか一つに記載の電気光学装置において、
前記データ線または前記走査線を所定の位置で電気的に切断するスイッチング手段を具備することを特徴とする電気光学装置。
【請求項６】
請求項１乃至５のいずれか一つに記載の電気光学装置において、
前記電気光学パネルは、前記駆動用信号線に接続する複数の信号配線を備えた回路基板に接続され、
前記ＩＣは、前記回路基板上に実装されていることを特徴とする電気光学装置。
【請求項７】
請求項１乃至６のいずれか一つに記載の電気光学装置において、
前記ＩＣは、前記電気光学パネル上に実装されていることを特徴とする電気光学装置。
【請求項８】
請求項１乃至７のいずれか一つに記載の電気光学装置において、
前記回路基板は、ＴＣＰやＣＯＦのパッケージ形体であることを特徴とする電気光学装置。
【請求項９】
請求項１乃至８のいずれか一つに記載の電気光学装置において、
前記電気光学素子は、エレクトロルミネッセンス素子または電流駆動型素子であることを特徴とする電気光学装置。
【請求項１０】
複数のデータ線、複数の走査線、及び、前記各データ線と前記各走査線との交差に対応して各々電気光学素子を備えた複数の画素を有する電気光学パネルと、
前記データ線にデータ信号を供給するデータ線駆動回路または前記走査線に走査信号を供給する走査線駆動回路の少なくともいすれか一方を内蔵したＩＣと
を備えた電気光学装置の検査方法であって、
前記ＩＣ内の前記データ線または前記走査線に接続される複数の駆動用信号線のうち、奇数番目の駆動用信号線同士を第１検査用配線を介して電気的に接続し、及び偶数番目の駆動用信号線同士を第２検査用配線を介して電気的に接続する第１ステップと、
前記第１検査用に第１電圧を供給し、前記第２検査用配線に前記第１電圧と異なる値を有した第２電圧を供給する第２ステップと、
前記第１検査用配線と前記第２検査用配線との電位差を検出する第３ステップと
を備えていることを特徴とする電気光学装置の検査方法。
【請求項１１】
複数のデータ線、複数の走査線、及び、前記各データ線と前記各走査線との交差に対応して各々電気光学素子を備えた複数の画素を有する電気光学パネルと、
前記データ線にデータ信号を供給するデータ線駆動回路または前記走査線に走査信号を供給する走査線駆動回路の少なくともいすれか一方を内蔵したＩＣと
を備えた電気光学装置の検査方法であって、
前記データ線または前記走査線に接続される複数の駆動用信号線が、相異なる複数の検査用配線に電気的に接続され、
前記電気光学パネルと前記ＩＣとを接続する前に、
前記検査用配線のうち、所定の検査用配線に前記ＩＣから所定の信号を出力し、他の検査用配線の電気的特性を測定することで、前記ＩＣの前記駆動用信号線間の短絡、及び前記ＩＣの実装部の短絡を検出するようにしたことを特徴とする電気光学装置の検査方法。
【請求項１２】
複数のデータ線、複数の走査線、及び、前記各データ線と前記各走査線との交差に対応して各々電気光学素子を備えた複数の画素を有する電気光学パネルと、
前記データ線にデータ信号を供給するデータ線駆動回路または前記走査線に走査信号を供給する走査線駆動回路の少なくともいすれか一方を内蔵したＩＣと
を備えた電気光学装置の検査方法であって、
前記データ線または前記走査線に接続される複数の駆動用信号線が、相異なる複数の検査用配線に電気的に接続され、
前記電気光学パネルと前記ＩＣとを接続する前に、
前記検査用配線のうち、所定の検査用配線に前記ＩＣから所定の信号を出力し、他の検査用配線の電気的特性を測定することで、前記ＩＣの前記駆動用信号線間の短絡、及び前記ＩＣの実装部の短絡を検出し、
前記電気光学パネルと前記ＩＣとを接続した後に、
前記駆動用信号線と前記データ線または前記走査線との接続部の短絡、或いは、前記データ線間または前記走査線間の接続部の短絡を検出するようにしたことを特徴とする電気光学装置の検査方法。
【請求項１３】
請求項１乃至９のいずれか１つに記載の電気光学装置を備えてなることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、電気光学装置の検査方法及び電子機器に関するものである。
【背景技術】
【０００２】
一般に、有機エレクトロルミネッセンスディスプレイや液晶ディスプレイ等といったフラットパネルディスプレイ（ＦＰＤ）は、高精細化する傾向にあり、そのためには画素ピッチを縮小する必要がある。このため、画素電極と各種駆動回路用ＩＣとの間で、電気的な接続不良が生じやすくなってしまう。この原因としては、たとえば、データ線駆動回路用ＩＣや走査線駆動回路用ＩＣを実装したＣＯＦ（Chip On Flexible Board）形体のフレキシブルプリント回路基板上の配線パターンの短絡や、各駆動回路用ＩＣとフレキシブルプリント回路基板との実装部分の短絡が挙げられる。また、画素電極が形成された電気光学パネルとフレキシブルプリント回路基板上の出力端子部のとの接続部の短絡や、同電気光学パネル上の配線パターンの短絡が考えられる。
【０００３】
上記のような短絡がある位置に対応した画素は、短絡した信号線と干渉して、輝線や暗線となり、表示品質が劣化してしまう。
従って、電気的接続不良が発生した場合は、各種基板上の配線パターン及びＣＯＦ等の接続部の顕微鏡観察による検査を行い、また、場合によっては、一旦、実装した各種駆動回路を取り外して検査解析を行う等をすることで不良箇所を特定するようにしている。そして、不良箇所を修繕するようにしていた。このため、多大な労力と相当の時間を要していた。また、高精細なディスプレイや大型パネルを搭載したディスプレイでは、複数のデータ線駆動回路用ＩＣが必要となるため、ＣＯＦが複数になり、さらに多大な労力と相当の時間が費やされることとなる。
【０００４】
そこで、短絡位置を特定する方法として、フレキシブルプリント回路基板上の出力端子部を全て短絡させて、短絡した出力端子の電気的特性から不良箇所を特定するものが提案されている（例えば、特許文献１）。
【０００５】
また、短絡位置を特定する他の方法としては、マトリクス基板上の奇数番目の信号線と偶数番目の信号線にそれぞれ接続された２本の検査用配線を設け、その間の抵抗値を測定することで信号線の短絡箇所を特定するものが提案されている（例えば、特許文献２）。
【特許文献１】特開平１１−６５４７６号公報
【特許文献２】特開２００２−９０４２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１に記載の方法では、フレキシブルプリント回路基板上に短絡が有るか否かは特定されるが、その短絡位置がフレキシブルプリント回路基板上の出力端子部にあるのか、または駆動回路用ＩＣとフレキシブルプリント回路基板との実装部分にあるのか特定されない。さらに、検査時において、ショートバーをフレキシブルプリント回路基板上の出力端子部に当てるなどの作業が必要となり煩わしくなる。
また、上記特許文献２に記載の方法では、マトリクス基板上の上の配線パターンに短絡があるか否かは特定されるが、その他の位置に短絡があった場合は、その位置を特定することができない。
【０００７】
本発明の目的は、短絡位置を短時間で特定することができる電気光学装置、電気光学装置の検査方法及び電子機器を提供することである。
【課題を解決するための手段】
【０００８】
本発明の電気光学装置は、複数のデータ線、複数の走査線、及び、前記各データ線と前記各走査線との交差に対応して電気光学素子を備えた画素を有する電気光学パネルと、前記データ線にデータ信号を供給するデータ線駆動回路及び前記走査線に走査信号を供給する走査線駆動回路のいずれかを内蔵したＩＣとを備えた電気光学装置であって、前記ＩＣは、前記データ信号または前記走査信号を供給する複数の隣接した駆動用信号線が、相異なる２つの検査用配線に電気的に接続される検査用回路と、前記検査用回路の動作を制御する制御信号を供給する制御端子と、前記検査用配線上に形成される検査用端子と、を備えている。
【０００９】
これによれば、たとえば、電気光学パネルとは別体である回路基板上にＩＣを実装してなる電気光学装置においては、ＩＣを回路基板上に実装した状態で検査用回路を駆動させ、複数の隣接した駆動用信号線を相異なる２つの検査用配線に電気的に接続させる。そして、検査用端子に所定の電圧を供給する。この状態で、検査用端子に例えば検流計をさらに接続し、その出力を観測する。この結果、例えば、検流計により検査用端子から電流が出力された場合は、回路基板とＩＣとの実装部分、または、回路基板上に形成された配線パターン上に短絡があることが分かる。
その後、電気光学パネル上の前記データ線または前記走査線を所定の位置で電気的に切断した状態で、前記回路基板を電気光学パネルと接続する。そして、前記と同様にして、検査用端子に所定の電圧を供給しその出力を観測する。この結果、例えば、検流計により検査用端子から電流が出力された場合は、回路基板と電気光学パネルとの接続部に短絡があることが分かる。
【００１０】
また、その後、電気光学パネル上の前記データ線または前記走査線を所定の位置で電気的に接続した状態で、前記と同様にして、検査用端子に所定の電圧を供給しその出力を観測する。この結果、例えば、検流計により検査用端子から電流が出力された場合は、電気光学パネル上の前記データ線または前記走査線に短絡があることが分かる。
このようにすることで、短時間で、短絡位置を特定することができる。
【００１１】
本発明の電気光学装置は、複数のデータ線、複数の走査線、及び、前記各データ線と前記各走査線との交差に対応して電気光学素子を備えた画素を有する電気光学パネルと、前記データ線にデータ信号を供給するデータ線駆動回路または前記走査線に走査信号を供給する走査線駆動回路の少なくともいすれか一方を内蔵したＩＣとを備えた電気光学装置であって、前記ＩＣは、前記データ信号または前記走査信号を供給する複数の隣接した駆動用信号線が、相異なる２つの検査用配線に電気的に接続される検査用回路と、前記検査用配線の電気的特性を測定する測定回路と、前記検査用回路の動作を制御する信号を供給する制御端子と、前記測定回路のモニタ出力端子とを備えている。
【００１２】
これによれば、たとえば、電気光学パネルとは別体である回路基板上にＩＣを実装してなる電気光学装置においては、ＩＣを回路基板上に実装した状態で検査用回路を駆動させ、複数の隣接した駆動用信号線を相異なる２つの検査用配線に電気的に接続させる。また、測定回路のモニタ出力端子にモニタを接続する。そして、検査用配線の電気的特性を測定し、その結果をモニタに表示させる。そして、モニタに表示された表示結果から、検査用配線に電流が出力されたことが示された場合は、回路基板とＩＣとの実装部分、または、回路基板上に形成された配線パターン上に短絡があることが分かる。
その後、電気光学パネル上の前記データ線または前記走査線を所定の位置で電気的に切断した状態で、前記回路基板を電気光学パネルと接続する。そして、前記と同様にして、検査用配線の電気的特性を測定しその表示結果から、検査用端子から電流が出力されたことが示された場合は、回路基板と電気光学パネルとの接続部に短絡があることが分かる。
【００１３】
また、その後、電気光学パネル上の前記データ線または前記走査線を所定の位置で電気的に接続した状態で、前記と同様にして、検査用配線の電気的特性を測定しその表示結果から、検査用端子から電流が出力されたことが示された場合は、電気光学パネル上の前記データ線または前記走査線に短絡があることが分かる。
このようにすることで、短時間で、短絡位置を特定することができる。また、検査時において、モニタに表示される検査結果を見るだけでよいので、短絡検査に掛かる負担を低減させることができる。
【００１４】
この電気光学装置において、前記検査用配線は、奇数番目の前記駆動用信号線同士、偶数番目の前記駆動用信号線同士を接続するようにしてもよい。
これによれば、たとえば、電気光学パネルとは別体である回路基板上にＩＣを実装してなる電気光学装置においては、電気光学パネル上及び回路基板上に形成された配線パターンのうち、互いに隣接する配線間で短絡が生じているか否かを特定することができる。また、ＩＣと回路基板との接続部において、そのＩＣの隣接した入出力端子間で短絡が生じているか否かを特定することができる。
【００１５】
この電気光学装置において、前記検査用回路は、前記駆動用信号線同士の電気的な接続及び切断の切り替えを行う複数のスイッチを含んでいてもよい。
これによれば、スイッチをオン・オフ制御することで、駆動用信号線同士の電気的な接続及び切断の切り替えが制御される。そして、スイッチを各奇数番目の駆動用信号線の間、及び偶数番目の駆動用信号線の間に設け、それぞれオンに切り替えることで、各奇数番目の駆動用信号線同士、及び各偶数番目の駆動用信号線同士が電気的に接続される。その状態で、奇数番目の駆動用信号線と偶数番目の駆動用信号線との間の電気的特性を測定することで、隣接した駆動用信号線間の短絡を検出することができる。
【００１６】
この電気光学装置において、前記データ線または前記走査線を所定の位置で電気的に切断するスイッチング手段を具備していてもよい。
これによれば、たとえば、電気光学パネルとは別体である回路基板上にＩＣを実装してなる電気光学装置において、短絡位置が、電気光学パネルの配線パターン上にあるのか、または、回路基板の配線パターン上にあるのかを特定することができる。
【００１７】
この電気光学装置において、前記電気光学パネルは、前記駆動用信号線に接続する複数の信号配線を備えた回路基板に接続され、前記ＩＣは、前記回路基板上に実装されていてもよい。
これによれば、電気光学パネルとは別体である回路基板上にＩＣを実装してなる電気光学装置において、回路基板の配線パターン上にあるのかを特定することができる。
【００１８】
この電気光学装置において、前記ＩＣは、前記電気光学パネル上に実装されていてもよい。
これによれば、電気光学パネル上にＩＣを実装してなる電気光学装置において、短絡位置が、ＩＣと電気光学パネルとの実装部分であるか、電気光学パネルの配線パターン上にあるかを特定することができる。
【００１９】
この電気光学装置において、前記回路基板は、ＴＣＰやＣＯＦのパッケージ形体であってもよい。
これによれば、ＴＣＰ（Tape Carrier Package）やＣＯＦ（Chip On Flexible Board）のパッケージ形体の回路基板を使用した電気光学装置において、その短絡位置を短時間で特定することができる。
【００２０】
この電気光学装置において、前記電気光学素子は、エレクトロルミネッセンス素子または電流駆動型素子であってもよい。
これによれば、エレクトロルミネッセンス素子を備えたエレクトロルミネッセンスディスプレイや他の電流駆動型素子を備えた電気光学装置において、その短絡位置を短時間で特定することができる。
【００２１】
本発明の電気光学装置の検査方法は、複数のデータ線、複数の走査線、及び、前記各データ線と前記各走査線との交差に対応して電気光学素子を備えた画素を有する電気光学パネルと、前記データ線にデータ信号を供給するデータ線駆動回路及び前記走査線に走査信号を供給する走査線駆動回路のいずれかを内蔵したＩＣとを備えた電気光学装置の検査方法であって、前記ＩＣ内の前記データ信号または前記走査信号を供給する複数の隣接した駆動用信号線のうち、奇数番目の駆動用信号線同士を第１検査用配線を介して電気的に接続し、及び偶数番目の駆動用信号線同士を第２検査用配線を介して電気的に接続する第１ステップと、前記第１検査用に第１電圧を供給し、前記第２検査用配線に前記第１電圧と異なる値を有した第２電圧を供給する第２ステップと、前記第１検査用配線と前記第２検査用配線との電位差を検出する第３ステップとを備えている。
【００２２】
これによれば、たとえば、電気光学パネルとは別体である回路基板上にＩＣを実装してなる電気光学装置においては、ＩＣを回路基板上に実装した状態で検査用回路を駆動させ、複数の隣接した駆動用信号線を相異なる２つの検査用配線に電気的に接続させる。そして、検査用端子に所定の電圧を供給する。この状態で、検査用端子に例えば検流計をさらに接続し、その出力を観測する。この結果、例えば、検流計により検査用端子から電流が出力された場合は、回路基板とＩＣとの実装部分、または、回路基板上に形成された配線パターン上に短絡があることが分かる。
その後、電気光学パネル上の前記データ線または前記走査線を所定の位置で電気的に切断した状態で、前記回路基板を電気光学パネルと接続する。そして、前記と同様にして、検査用端子に所定の電圧を供給しその出力を観測する。この結果、例えば、検流計により検査用端子から電流が出力された場合は、回路基板と電気光学パネルとの接続部に短絡があることが分かる。
【００２３】
また、その後、電気光学パネル上の前記データ線または前記走査線を所定の位置で電気的に接続した状態で、前記と同様にして、検査用端子に所定の電圧を供給しその出力を観測する。この結果、例えば、検流計により検査用端子から電流が出力された場合は、電気光学パネル上の前記データ線または前記走査線に短絡があることが分かる。
【００２４】
本発明の電気光学装置の検査方法は、複数のデータ線、複数の走査線、及び、前記各データ線と前記各走査線との交差に対応して各々電気光学素子を備えた複数の画素を有する電気光学パネルと、前記データ線にデータ信号を供給するデータ線駆動回路または前記走査線に走査信号を供給する走査線駆動回路の少なくともいずれか一方を内蔵したＩＣとを備えた電気光学装置の検査方法であって、前記データ線または前記走査線に接続される複数の駆動用信号線が、相異なる複数の検査用配線に電気的に接続され、前記電気光学パネルと前記ＩＣとを接続する前に、前記検査用配線のうち、所定の検査用配線に前記ＩＣから所定の信号を出力し、他の検査用配線の電気的特性を測定することで、前記ＩＣの前記駆動用信号線間の短絡、及び前記ＩＣの実装部の短絡を検出するようにした。
【００２５】
これによれば、電気光学パネルにＩＣを接続する前に、検査用配線のうち、所定の検査用配線にＩＣから所定の信号を出力し、他の検査用配線の電気的特性を測定することで、ＩＣの駆動用信号線間の短絡、及びＩＣの実装部の短絡が検出される。従って、電気光学パネルとＩＣとを接続する前に、短絡の有無を判断するので、電気光学パネルとＩＣとを接続した後にその短絡を検出する場合に比べて、短時間で、短絡位置を特定することがで
きる。
【００２６】
本発明の電気光学装置の検査方法は、複数のデータ線、複数の走査線、及び、前記各データ線と前記各走査線との交差に対応して各々電気光学素子を備えた複数の画素を有する電気光学パネルと、前記データ線にデータ信号を供給するデータ線駆動回路または前記走査線に走査信号を供給する走査線駆動回路の少なくともいすれか一方を内蔵したＩＣとを備えた電気光学装置の検査方法であって、前記データ線または前記走査線に接続される複数の駆動用信号線が、相異なる複数の検査用配線に電気的に接続され、前記電気光学パネルと前記ＩＣとを接続する前に、前記検査用配線のうち、所定の検査用配線に前記ＩＣから所定の信号を出力し、他の検査用配線の電気的特性を測定することで、前記ＩＣの前記駆動用信号線間の短絡、及び前記ＩＣの実装部の短絡を検出し、前記電気光学パネルと前記ＩＣとを接続した後に、前記駆動用信号線と前記データ線または前記走査線との接続部の短絡、或いは、前記データ線間または前記走査線間の接続部の短絡を検出するようにした。
【００２７】
これによれば、電気光学パネルに前記ＩＣを接続する前に、検査用配線のうち、所定の検査用配線にＩＣから所定の信号を出力し、他の検査用配線の電気的特性を測定することで、ＩＣの駆動用信号線間の短絡、及びＩＣの実装部の短絡が検出される。その後、電気光学パネルにＩＣを接続した後に、駆動用信号線とデータ線または走査線との接続部の短絡、或いは、データ線間または走査線間の接続部の短絡が検出される。従って、電気光学パネルとＩＣとを接続する前に、ＩＣの駆動用信号線間の短絡、及びＩＣの実装部の短絡の有無を判断するので、電気光学パネルとＩＣとを接続した後は、ＩＣの駆動用信号線間の短絡、及びＩＣの実装部の短絡を検査する必要はない。従って、電気光学パネルとＩＣとを接続した後に各位置の短絡を検出する場合に比べて、短時間で、短絡位置を特定することができる。
【００２８】
本発明の電子機器は、上記記載の電気光学装置を備えてなる。
これによれば、実装される電気光学装置は、その短絡位置が短時間で特定されるので、電子機器を効率良く製造することができる。
【発明を実施するための最良の形態】
【００２９】
（第１実施形態）
以下、本発明の電気光学装置を有機エレクトロルミネッセンスディスプレイ（以下、「有機ＥＬディスプレイ」という）に具体化した第１実施形態について説明する。
【００３０】
図１は、本発明の有機ＥＬディスプレイの上面図であり、図２は有機ＥＬパネルの電気的構成図である。
図１に示すように、有機ＥＬディスプレイ１は、ガラス基板ＧＳを用いて構成された有機ＥＬパネル２と、該有機ＥＬパネル２の一側に接続された４個のフレキシブルプリント回路基板（以下、「ＦＰＣ基板という」）３a〜３dと、各ＦＰＣ基板３a〜３dに接続された制御基板４と、を備えている。
【００３１】
有機ＥＬパネル２は、その略中央部に画像を表示する表示領域６と、表示領域６を囲む外周部に非表示領域７とを備えている。図２に示すように、表示領域６上には、各種配線パターンが形成されている。詳しくは、表示領域６上には、ｎ本の走査線ＬＹ1〜ＬＹn及び各走査線ＬＹ1〜ＬＹnに対して交差するように配置されたｍ本のデータ線ＬＸが形成されている。そして、各走査線ＬＹ1〜ＬＹnと各データ線ＬＸとの交差に対応して有機ＥＬ素子８を備えたｎ×ｍ個の画素９が配置されている。
【００３２】
各走査線ＬＹ1〜ＬＹnには、２値（Ｈレベル、Ｌレベル）の電圧信号である走査信号Ｓ
Ｃ1〜ＳＣnが供給されるようになっている。例えば、本実施形態では、図２中最上側に位置する第１走査線ＬＹ1から最下側に位置する第ｎ走査線ＬＹnに向かって、第１走査線ＬＹ1→第２走査線ＬＹ2→…→第ｎ走査線ＬＹnの順にＨレベルの走査信号が供給されるよ
うになっている。一方、各データ線ＬＸには、アナログ信号であるデータ信号ＳＤが供給されるようになっている。
【００３３】
本実施形態の画素９には、有機ＥＬ素子８に供給される駆動電流Ｉｄを制御するスイッチング素子や駆動トランジスタ等といった各種電子回路素子で構成された公知の画素回路を含んでいる。そして、画素９は、対応する走査線ＬＹ1〜ＬＹnを介して２値（ＬレベルまたはＨレベル）の走査信号ＳＣ1〜ＳＣnを入力する。画素９は、Ｈレベルである走査信号ＳＣ1〜ＳＣnを入力したタイミングでデータ信号ＳＤを入力し、その入力されたデータ信号ＳＤを保持する。そして、画素９は、データ信号ＳＤが大きな値を有した信号である場合には、その値に相当した大きな電流値を有した駆動電流Ｉdを出力し、データ信号Ｓ
Ｄが小さな値を有した信号である場合にはその値に相当した小さな電流値を有した駆動電流Ｉdを出力するようになっている。
【００３４】
また、有機ＥＬ素子８は、発光層が有機材料で構成されたエレクトロルミネッセンス素子であって、赤色の光を出射する赤用有機ＥＬ素子、緑色の光を出射する緑用有機ＥＬ素子、青色の光を出射する青用有機ＥＬ素子である。そして、各色用有機ＥＬ素子は、たとえば行方向に沿って赤用有機ＥＬ素子→緑用有機ＥＬ素子→青用有機ＥＬ素子→赤用有機ＥＬ素子→…の順に繰り返して配置されている。有機ＥＬ素子８は電流駆動型素子であって、その陽極／陰極間に流れる駆動電流Ｉdの電流値に応じた輝度で発光する。
【００３５】
一方、図１に示すように、非表示領域７の一側には、走査線駆動回路１０が形成されている。走査線駆動回路１０は、図示しないシフトレジスタ、出力回路等を内蔵している。本実施形態では、シフトレジスタ、出力回路等といった走査線駆動回路１０を構成する電子回路素子は、ガラス基板ＧＳ上に直接形成されている。また、走査線駆動回路１０は、前記外部回路から水平同期信号HSYNC及び垂直同期信号VSYNCを入力する。そして、走査線駆動回路１０は、水平同期信号HSYNCに基づいて、Ｈレベルの走査信号ＳＣ1〜ＳＣnを第
１走査線ＬＹ1から第１走査線ＬＹ1→第２走査線ＬＹ2→…→第ｎ走査線ＬＹn→第１走査線ＬＹ1→…の順に出力するようになっている。
【００３６】
また、図２に示すように、非表示領域７には、各データ線ＬＸに対応したｍ個のアナログスイッチ１１が形成されている。各アナログスイッチ１１は、例えば、ＭＯＳ型トランジスタで構成されており、図示しない外部回路から供給される制御信号ＳＰoによって一
斉に各データ線ＬＸと電気的に切断または接続されるようになっている。
さらに、各アナログスイッチ１１の下方側には、接続部７ａが形成され、該接続部７ａにはｍ個の入力端子Ｐiが形成されている。各入力端子Ｐiは、対応するアナログスイッチ１１に接続されている。また、各入力端子Ｐiは、第１〜第４ＦＰＣ３ａ〜３ｄ（図１参
照）上に形成された出力端子Ｐo（図３参照）と異方導電性膜（ACF）によって接続（ACF
接続）されるようになっている。
【００３７】
制御基板４上には、制御用ＩＣ４ａが実装されている。この制御用ＩＣ４ａは、データ信号ＳＤを決定するための画像データＤを対応する各第１〜第４ＦＰＣ基板３a〜３dに供給するためのＩＣである。
【００３８】
図１に示すように、第１〜第４ＦＰＣ基板３a〜３d上には、それぞれ、データ信号ＳＤを生成するデータ線駆動回路用ＩＣ１２が実装されている。
図３及び図４は、それぞれＦＰＣ基板３a〜３dの構成を説明するための図であり、図３は第１ＦＰＣ基板３aの上面図であり、図４は第１ＦＰＣ基板３aの一部断面図である。尚
、第１〜第４ＦＰＣ基板３a〜３dは基本的に全て同じ構成であるので、第１ＦＰＣ基板３aについてのみ説明し、他の第２〜第４ＦＰＣ基板３b〜３dの説明は省略する。
【００３９】
図３に示すように、ＦＰＣ基板３a上には、データ線駆動回路用ＩＣ１２の他に各種配
線パターンが形成されている。詳しくは、データ信号ＳＤを供給するｍ本の信号出力配線１３及び画像データＤを供給する信号入力配線１４が形成されている。また、ＦＰＣ基板３a上の上側端部には、各信号出力配線１３に接続されたｍ個の出力端子Ｐoが形成されている。本実施形態においては、図４に示すように、ＦＰＣ基板３aは、ＣＯＦ（Chip On Flexible Board）のパッケージ形体である。つまり、データ線駆動回路用ＩＣ１２が実装
される実装部分に対向した各信号出力配線１３及び信号入力配線１４上には、例えば、金（Ａｕ）で構成されたバンプＢＰが配置され、同バンプＢＰを介してデータ線駆動回路用ＩＣ１２の入出力端子（図示略）が各信号出力配線１３及び信号入力配線１４に接続されるようになっている。
【００４０】
そして、信号入力配線１４に供給された画像データＤは、各バンプＢＰを介してデータ線駆動回路用ＩＣ１２に入力され、また、同データ線駆動回路用ＩＣ１２から出力されたデータ信号ＳＤは、各バンプＢＰを介して信号出力配線１３に出力される。尚、データ線駆動回路用ＩＣ１２近傍の各信号出力配線１３及び信号入力配線１４上にはソルダーレジスト１５が設けられている。そして、該ソルダーレジスト１５とデータ線駆動回路用ＩＣ１２との間には、例えばアンダーフィル材Ａoでコーテイングされることでデータ線駆動
回路用ＩＣ１２がＦＰＣ基板３a上に強固に固定されている。
【００４１】
図５は、データ線駆動回路用ＩＣ１２内部の電気的構成を説明するための図である。図５に示すように、データ線駆動回路用ＩＣ１２は、画像データＤに基づいてデータ線ＬＸ毎に対応したデータ信号ＳＤを生成して出力するｍ個の単一ラインドライバ１６を備えたデータ線駆動回路を内蔵したＩＣである。詳しくは、データ線駆動回路用ＩＣ１２は、ｍ個の単一ラインドライバ１６と、各単一ラインドライバ１６間を横切るようにして配置された第１及び第２短絡制御線Ｌ1，Ｌ2とを備えている。
【００４２】
各単一ラインドライバ１６は、デジタル・アナログ変換回路２０と、同デジタル・アナログ変換回路２０に接続してなる駆動用信号線Ｌと、同駆動用信号線Ｌ上に形成されたスイッチ素子２１と、同駆動用信号線Ｌに接続してなる出力端子２２とを備えている。
デジタル・アナログ変換回路２０は、信号入力配線１４に接続され同信号入力配線１４を介して入力された画像データＤをそのデータ値に応じた大きさのデータ信号ＳＤに変換する公知のデジタル・アナログ変換回路である。スイッチ素子２１は、通常はオフ状態になるように制御されており、デジタル・アナログ変換回路２０にて生成されたデータ信号ＳＤを駆動用信号線Ｌoを介して対応する出力端子２２に供給する。
【００４３】
そして、前記のように構成されたデータ線駆動回路用ＩＣ１２は、ｍ本の駆動用信号線Ｌのうち互いに隣接した駆動用信号線が、相異なる第１及び第２短絡制御線Ｌ1，Ｌ2に接続されている。本実施形態では、ｍ本の駆動用信号線Ｌのうち図５中左端側から右側に向かって奇数番目の駆動用信号線Ｌ（Ｌo）同士が第１短絡制御線Ｌ1に接続され、偶数番目の駆動用信号線Ｌ（Ｌe）同士が第２短絡制御線Ｌ2に接続されている。
【００４４】
第１短絡制御線Ｌ1上の各奇数番目の駆動用信号線Ｌ（Ｌo）間には、第１スイッチ素子Ｓ1が設けられている。また、第２短絡制御線Ｌ2上の各偶数番目の駆動用信号線Ｌ（Ｌe
）間には、第２スイッチ素子Ｓ2が設けられている。各第１及び第２スイッチ素子Ｓ1，Ｓ2は、例えばＭＯＳ型トランジスタで構成されている。
【００４５】
また、データ線駆動回路用ＩＣ１２は、第１〜第４ポートＧ1，Ｇ2，Ｇ3，Ｇ4、及び、
第１及び第２検査回路制御部１７Ａ，１７Ｂを備えている。
第１ポートＧ1は、前記した外部回路（図示略）から出力された第１検査信号Ｃ1を入力する。第１検査回路制御部１７Ａは、第１ポートＧ1を介して入力された第１検査信号Ｃ1に応じて第１スイッチ素子Ｓ1のオン・オフ状態を制御するための第１駆動制御信号ＳＰ
を生成して各第１スイッチ素子Ｓ1に出力する。例えば、各第１スイッチ素子Ｓ1がＭＯＳ型トランジスタで構成されている場合では、第１検査回路制御部１７Ａは、第１駆動制御信号ＳＰとしてＨレベルまたはＬレベルの電圧信号を生成して各第１スイッチ素子Ｓ1に
一斉に出力する。
【００４６】
従って、各第１スイッチ素子Ｓ1は、第１駆動制御信号ＳＰにより一斉にオンまたはオ
フ状態になる。そして、各第１スイッチ素子Ｓ1が一斉にオン状態になることで、奇数番
目の駆動用信号線Ｌ（Ｌo）の全てが電気的に接続され、各奇数番目の駆動用信号線Ｌ（
Ｌo）が同一電位に設定される。
【００４７】
第２ポートＧ2は、前記した外部回路（図示略）から出力された第２検査信号Ｃ2を入力する。第２検査回路制御部１７Ｂは、第２ポートＧ2を介して入力された第２検査信号Ｃ2に応じて第２スイッチ素子Ｓ2のオン・オフ状態を制御するための第２駆動制御信号ＳＱ
を生成して各第２スイッチ素子Ｓ2に出力する。例えば、各第２スイッチ素子Ｓ2がＭＯＳ型トランジスタで構成されている場合では、第２検査回路制御部１７Ｂは、第２駆動制御信号ＳＱとしてＨレベルまたはＬレベルの電圧信号を生成して各第２スイッチ素子Ｓ2に
一斉に出力する。
【００４８】
従って、各第２スイッチ素子Ｓ2は、第２駆動制御信号ＳＱにより一斉にオンまたはオ
フ状態になる。そして、各第２スイッチ素子Ｓ2が一斉にオン状態になることで、偶数番
目の駆動用信号線Ｌ（Ｌe）の全てが電気的に接続され、各偶数番目の駆動用信号線Ｌ（
Ｌe）が同一電位に設定される。
【００４９】
第３ポートＧ3には、第１短絡制御線Ｌ1が引き回されて接続されている一方、第４ポートＧ4には、第２短絡制御線Ｌ2が引き回されて接続されている。第３ポートＧ3は接地電
位GNDに接続され、第４ポートＧ4には検査用電源Ｖddが供給されるようになっている。この結果、第１短絡制御線Ｌ1を介して各奇数番目の駆動用信号線Ｌ（Ｌo）は接地電位GND
となり、第２短絡制御線Ｌ2を介して偶数番目の駆動用信号線Ｌ（Ｌe）に検査用電源Ｖddが供給される。つまり、隣接する駆動用信号線Ｌ間で検査用電源Ｖddに応じた電位差が生じるようになる。
【００５０】
次に、上記のように構成された有機ＥＬディスプレイ１の検査方法について説明する。尚、有機ＥＬディスプレイ１の製造工程において、予め、有機ＥＬパネル２、第１〜第４ＦＰＣ基板３a〜３d、データ線駆動回路用ＩＣ１２がそれぞれ別々に製造された状態である。
【００５１】
先ず、図５に示したように、信号出力配線１３及び信号入力配線１４といった各種配線パターンが形成された第１〜第４ＦＰＣ基板３ａ〜３ｄ上のそれぞれにバンプＢＰを介してデータ線駆動回路用ＩＣ１２を実装する。このとき、初期条件として各データ線駆動回路用ＩＣ１２の第１及び第２スイッチ素子Ｓ1，Ｓ2はオフ状態が保持されるように設定されている。尚、各データ線駆動回路用ＩＣ１２は、公知の検査方法によって各単一ラインドライバ１６同士が短絡していなく、正常動作することが確認されたものである。
【００５２】
次に、各ＦＰＣ基板３ａ〜３ｄ上にデータ線駆動回路用ＩＣ１２が実装された状態で、前記外部回路から各データ線駆動回路用ＩＣ１２に第１及び第２検査信号Ｃ1，Ｃ2を出力し、各データ線駆動回路用ＩＣ１２内の第１及び第２検査回路制御部１７Ａ，１７Ｂを駆
動させる。そして、各第１検査回路制御部１７Ａから第１スイッチ素子Ｓ1をオン状態に
する旨の第１駆動制御信号ＳＰを、また各第２検査回路制御部１７Ｂから第２スイッチ素子Ｓ2をオン状態にする旨の第２駆動制御信号ＳＱを出力させる（第１ステップ）。
【００５３】
すると、第１スイッチ素子Ｓ1及び第２スイッチ素子Ｓ2が共にオン状態になる。そして、各データ線駆動回路用ＩＣ１２の第３ポートＧ3を接地電位GNDに接続し、一方、各データ線駆動回路用ＩＣ１２の第４ポートＧ4に検査用電源Ｖddを供給する（第２ステップ）
。そして、第３ポートＧ3と第４ポートＧ4との間に電流が流れたか否かを検流計Ｋによって確認する（第３ステップ）。
【００５４】
この結果、検流計Ｋにより第３ポートＧ3と第４ポートＧ4との間に電流Ｉkが流れたこ
とが確認された場合、各奇数番目の駆動用信号線Ｌ（Ｌo）と偶数番目の駆動用信号線Ｌ
（Ｌe）とが電気的に接続されていることが分かる。そして、前記したように、各データ
線駆動回路用ＩＣ１２は、その各単一ラインドライバ１６同士が短絡していないことが確認されたものである。このため、短絡位置は対応するＦＰＣ基板３a〜３ｄとの実装部分
、即ち、データ線駆動回路用ＩＣ１２の出力端子と各信号出力配線１３とが接続した部分であるか、または、ＦＰＣ基板３a上の信号出力配線１３同士であることが特定される。
【００５５】
一方、検流計Ｋにより第３ポートＧ3と第４ポートＧ4との間に電流Ｉkが流れていない
ことが確認された場合は、各奇数番目の駆動用信号線Ｌ（Ｌo）と偶数番目の駆動用信号
線Ｌ（Ｌe）とが電気的に接続されていないことが分かる。この場合、前記したように、
データ線駆動回路用ＩＣ１２は、その各単一ラインドライバ１６同士が短絡していないことが確認されている。従って、データ線駆動回路用ＩＣ１２と対応するＦＰＣ基板３a〜
３ｄとの実装部分、即ち、データ線駆動回路用ＩＣ１２の出力端子と各信号出力配線１３とが接続した部分であるか、または、ＦＰＣ基板３a上の信号出力配線１３同士は短絡し
ていないことが分かる。
【００５６】
そして、短絡していると判断された場合は、従来のように、その短絡している部分を例えば顕微鏡観察したり、データ線駆動回路用ＩＣ１２を一旦ＦＰＣ基板から取り外して検査解析を行ったりする。そして、その短絡部分を修繕する。このように、工程内において、早期に不良原因が突き止められることから、不良率を抑えられ、不良部分の修理、交換も効率的に行うことができる。
【００５７】
そして、前記外部回路から各データ線駆動回路用ＩＣ１２に第１及び第２検査信号Ｃ1
，Ｃ2を出力して、第１検査回路制御部１７Ａから第１スイッチ素子Ｓ1をオフ状態にする旨の第１駆動制御信号ＳＰを、また第２検査回路制御部１７Ｂから第２スイッチ素子Ｓ2
をオフ状態にする旨の第２駆動制御信号ＳＱを出力させる。すると、第１スイッチ素子Ｓ1及び第２スイッチ素子Ｓ2が共にオフ状態になる。また、このとき、第４ポートＧ4への
検査用電源Ｖddの供給を停止する。
【００５８】
なお、以上の短絡検出においては、第１スイッチ素子Ｓ1及び第２スイッチ素子Ｓ2の全てをオン状態にして、全ラインの短絡検出を行っているが、図５に示される第１スイッチ素子Ｓ1及び第２スイッチ素子Ｓ2を右側から順番にオンし、その都度前述と同様な検流計による検査を順番に行っていくことで、短絡位置の特定も可能である。これにより、短絡位置を早く特定でき、修繕を効率的に行うことができる。
【００５９】
そして、各データ線駆動回路用ＩＣ１２と対応するＦＰＣ基板３a〜３ｄとの実装部分
及びＦＰＣ基板３a〜３ｄ上の信号出力配線１３同士が短絡していないことが確認された
場合、前記外部回路からアナログスイッチ１１の各々をオフ状態にする制御信号ＳＰoを
出力し、全てのアナログスイッチ１１をオフ状態にする。そして、ＦＰＣ基板３ａ〜３ｄ
上の出力端子Ｐoを有機ＥＬパネル２の入力端子ＰｉにＡＣＦ接続する。
【００６０】
続いて、ＡＣＦ接続した状態で、再度、前記外部回路から各データ線駆動回路用ＩＣ１２に第１及び第２検査信号Ｃ1，Ｃ2を出力して第１及び第２検査回路制御部１７Ａ，１７Ｂを駆動させる。そして、各第１検査回路制御部１７Ａから第１スイッチ素子Ｓ1をオン
状態にする旨の第１駆動制御信号ＳＰを、また各第２検査回路制御部１７Ｂから第２スイッチ素子Ｓ2をオン状態にする旨の第２駆動制御信号ＳＱを出力させる。
【００６１】
すると、第１スイッチ素子Ｓ1及び第２スイッチ素子Ｓ2が共にオン状態になる。また、第４ポートＧ4に検査用電源Ｖddを供給する。そして、第３ポートＧ3と第４ポートＧ4と
の間に電流が流れたか否かを検流計Ｋによって確認する。
【００６２】
この結果、検流計Ｋにより第３ポートＧ3と第４ポートＧ4との間に電流Ｉkが流れたこ
とが確認された場合、各奇数番目の駆動用信号線Ｌ（Ｌo）と偶数番目の駆動用信号線Ｌ
（Ｌe）とが電気的に接続されていることが分かる。このとき、前記したように、既に各
データ線駆動回路用ＩＣ１２と対応する各ＦＰＣ基板３a〜３ｄとの実装部分、及び、Ｆ
ＰＣ基板３a〜３ｄ上の信号出力配線１３同士が短絡していないことが確認されている。
また、全てのアナログスイッチ１１はオフ状態である。従って、短絡位置は、有機ＥＬパネル２の入力端子Ｐｉと各ＦＰＣ基板３ａ〜３ｄの出力端子Ｐoとの接続部４ａであると
特定される。
【００６３】
一方、検流計Ｋにより第３ポートＧ3と第４ポートＧ4との間に電流Ｉkが流れていない
ことが確認された場合は、各奇数番目の駆動用信号線Ｌ（Ｌo）と偶数番目の駆動用信号
線Ｌ（Ｌe）とが電気的に接続されていないことが分かる。この場合、前記と同様に、デ
ータ線駆動回路用ＩＣ１２とＦＰＣ基板３aとの実装部分、及び、ＦＰＣ基板３a上の信号出力配線１３同士が短絡していないことが確認されている。また、全てのアナログスイッチ１１はオフ状態である。従って、有機ＥＬパネル２の入力端子Ｐｉと各ＦＰＣ基板３ａ〜３ｄの出力端子Ｐoとの接続部４ａは、短絡していないことが分かる。
【００６４】
そして、接続部４ａが短絡していると判断された場合は、従来のように、その接続部４ａを、例えば顕微鏡観察することで短絡位置を特定し、その短絡部分を修繕する。この場合も、工程内において、早期に不良原因が突き止められることから、不良率を抑えられ、不良部分の修理、交換も効率的に行うことができる。
【００６５】
続いて、前記外部回路から各データ線駆動回路用ＩＣ１２に第１及び第２検査信号Ｃ1
，Ｃ2を出力して、第１検査回路制御部１７Ａから第１スイッチ素子Ｓ1をオフ状態にする旨の第１駆動制御信号ＳＰを、また第２検査回路制御部１７Ｂから第２スイッチ素子Ｓ2
をオフ状態にする旨の第２駆動制御信号ＳＱを出力させる。すると、第１スイッチ素子Ｓ1及び第２スイッチ素子Ｓ2が共にオフ状態になる。また、このとき、第４ポートＧ4への
検査用電源Ｖddの供給を停止する。
【００６６】
そして、接続部４ａにて短絡していないことが確認された場合、前記外部回路からｍ個のアナログスイッチ１１の各々に、同アナログスイッチ１１をオン状態にする制御信号ＳＰoを出力し、全てのアナログスイッチ１１をオン状態にする。
【００６７】
続いて、上記の状態で、再度、前記外部回路から各データ線駆動回路用ＩＣ１２に第１及び第２検査信号Ｃ1，Ｃ2を出力して第１及び第２検査回路制御部１７Ａ，１７Ｂを駆動させる。そして、第１検査回路制御部１７Ａから第１スイッチ素子Ｓ1をオン状態にする
旨の第１駆動制御信号ＳＰを、また第２検査回路制御部１７Ｂから第２スイッチ素子Ｓ2
をオン状態にする旨の第２駆動制御信号ＳＱを出力させる。
【００６８】
すると、第１スイッチ素子Ｓ1及び第２スイッチ素子Ｓ2が共にオン状態になる。また、このとき、第４ポートＧ4に検査用電源Ｖddを供給する。そして、第３ポートＧ3と第４ポートＧ4との間に電流Ｉｋが流れたか否かを検流計Ｋによって確認する。
【００６９】
この結果、検流計Ｋにより第３ポートＧ3と第４ポートＧ4との間に電流Ｉkが流れたこ
とが確認された場合、各奇数番目の駆動用信号線Ｌ（Ｌo）と偶数番目の駆動用信号線Ｌ
（Ｌe）とが電気的に接続されていることが分かる。このとき、前記したように、既にデ
ータ線駆動回路用ＩＣ１２と対応する各ＦＰＣ基板３a〜３dとの実装部分、及び、各ＦＰＣ基板３a〜３d上の信号出力配線１３同士が短絡していないことが確認されている。また、有機ＥＬパネル２の入力端子Ｐｉと各ＦＰＣ基板３a〜３d上の出力端子ＰoとのＡＦＣ
接続した接続部４ａが短絡していないことが確認されている。従って、短絡位置は、有機ＥＬパネル２上のデータ線ＬＸであると特定される。
【００７０】
一方、検流計Ｋにより第３ポートＧ3と第４ポートＧ4との間に電流Ｉkが流れていない
ことが確認された場合は、各奇数番目の駆動用信号線Ｌ（Ｌo）と偶数番目の駆動用信号
線Ｌ（Ｌe）とが電気的に接続されていないことが分かる。この場合は、有機ＥＬパネル
２上のデータ線ＬＸは、短絡していないことが分かる。
【００７１】
そして、短絡していると判断された場合は、従来のように、有機ＥＬパネル２上のデータ線ＬＸを、例えば顕微鏡観察することで短絡位置を特定し、その短絡部分を修繕する。この場合も、工程内において、早期に不良原因が突き止められることから、不良率を抑えられ、不良部分の修理、交換も効率的に行うことができる。
【００７２】
尚、特許請求の範囲に記載の制御信号は、例えば、本実施形態においては第１検査信号Ｃ1に対応している。特許請求の範囲に記載の制御信号は、例えば、本実施形態において
は第２検査信号Ｃ2に対応している。特許請求の範囲に記載の制御端子は、例えば、本実
施形態においては第１ポートＧ1に対応している。特許請求の範囲に記載の制御端子は、
例えば、本実施形態においては第２ポートＧ2に対応している。特許請求の範囲に記載の
検査用端子は、例えば、本実施形態においては第３ポートＧ3に対応している。特許請求
の範囲に記載の検査用端子は、例えば、本実施形態においては第４ポートＧ4に対応して
いる。特許請求の範囲に記載の検査用配線は、例えば、本実施形態においては第１短絡制御線Ｌ1に対応している。特許請求の範囲に記載の検査用配線は、例えば、本実施形態に
おいては第２短絡制御線Ｌ2に対応している。
【００７３】
また、特許請求の範囲に記載の電気光学装置は、例えば、本実施形態においては有機ＥＬディスプレイ１に対応している。特許請求の範囲に記載の電気光学パネルは、例えば、本実施形態においては有機ＥＬパネル２に対応している。特許請求の範囲に記載の回路基板は、例えば、本実施形態においては第１〜第４フレキシブルプリント回路基板３a，３b，３c，３dに対応している。特許請求の範囲に記載の電気光学素子またはエレクトロルミネッセンス素子は、例えば、本実施形態においては有機ＥＬ素子８に対応している。特許請求の範囲に記載のスイッチング手段は、例えば、本実施形態においてはアナログスイッチ１１に対応している。特許請求の範囲に記載のスイッチは、例えば、本実施形態においては第１スイッチ素子Ｓ1及び第２スイッチ素子Ｓ2に対応している。
【００７４】
さらに、特許請求の範囲に記載のＩＣは、例えば、本実施形態においてはデータ線駆動回路用ＩＣ１２に対応している。特許請求の範囲に記載の信号配線は、例えば、本実施形態においては信号出力配線１３に対応している。特許請求の範囲に記載の信号配線は、例えば、本実施形態においては信号入力配線１４に対応している。特許請求の範囲に記載の検査用回路は、例えば、本実施形態においては第１検査回路制御部１７Ａに対応している
。特許請求の範囲に記載の検査用回路は、例えば、本実施形態においては第２検査回路制御部１７Ｂに対応している。特許請求の範囲に記載の第１電圧は、例えば、本実施形態においては検査用電源Ｖddに対応している。特許請求の範囲に記載の第２電圧は、例えば、本実施形態においては接地電位ＧＮＤに対応している。
【００７５】
前記実施形態によれば、以下のような特徴を得ることができる。
（１）  本実施形態では、各データ線駆動回路用ＩＣ１２内に、各デジタル・アナログ変換回路２０にて生成されたデータ信号ＳＤを供給するｍ本の駆動用信号線Ｌのうち互いに隣接した駆動用信号線Ｌを、相異なる第１及び第２短絡制御線Ｌ1，Ｌ2に接続した。そして、第１短絡制御線Ｌ1の各奇数番目の駆動用信号線Ｌ（Ｌo）間に、第１スイッチ素子Ｓ1を設け、また、第２短絡制御線Ｌ2の各偶数番目の駆動用信号線Ｌ（Ｌe）間に、第２ス
イッチ素子Ｓ2を設けた。また、有機ＥＬパネル２上の各データ線ＬＸ上にアナログスイ
ッチ１１を備えた。
【００７６】
そして、各ＦＰＣ基板３ａ〜３ｄ上にデータ線駆動回路用ＩＣ１２を実装した状態の時点、各アナログスイッチ１１をオフにし且つ有機ＥＬパネル２の接続部４ａに各ＦＰＣ基板３ａ〜３ｄを接続した状態の時点、各アナログスイッチ１１をオンにして有機ＥＬパネル２の接続部４ａに各ＦＰＣ基板３ａ〜３ｄを接続した状態の時点、でそれぞれ第１及び第２スイッチ素子Ｓ1，Ｓ2をオン状態にし第１短絡制御線Ｌ1と第２短絡制御線Ｌ2との間に電流Ｉｋが流れるか否かを確認するようにした。
【００７７】
このようにすることで、短絡位置が、各ＦＰＣ基板３ａ〜３ｄ上のデータ線駆動回路用ＩＣ１２の実装部分かまたは信号出力配線１３及び信号入力配線１４上にあるのか、接続部４ａにあるのか、データ線ＬＸ上にあるのか、が短時間で特定される。
（２）  本実施形態では、データ線駆動回路用ＩＣ１２が実装される各第１〜第４ＦＰＣ基板３ａ〜３ｄは、ＣＯＦ（Chip On Flexible Board）のパッケージ形体である。従って、ＣＯＦのパッケージ形体を備えた有機ＥＬディスプレイ１であっても、その短絡位置が、各ＦＰＣ基板３ａ〜３ｄ上のデータ線駆動回路用ＩＣ１２の実装部分かまたは信号出力配線１３及び信号入力配線１４上にあるのか、接続部４ａにあるのか、データ線ＬＸ上にあるのか、が短時間で特定される。
（第２実施形態）
次に、本発明を具体化した第２実施形態を図６に従って説明する。この第２実施形態において、前記第１実施形態と同じ構成部材については符号を等しくし、その詳細な説明を省略する。
【００７８】
図６は、第２実施形態に係るデータ線駆動回路用ＩＣ１２ａ内部の電気的構成を説明するための図である。
図６に示すように、データ線駆動回路用ＩＣ１２ａは、その内部に単一ラインドライバ１６、第１及び第２短絡制御線Ｌ1，Ｌ2、第１及び第２検査回路制御部１７Ａ，１７Ｂの他に電源供給回路部３０、電流検出部３１及びモニタ出力端子３２を備えている。また、本実施形態のデータ線駆動回路用ＩＣ１２ａには、上記第1実施形態の第３及び第４ポー
トＧ３，Ｇ４は備えていない。
【００７９】
電源供給回路部３０は、第２短絡制御線Ｌ2に接続され、同第２短絡制御線Ｌ2に検査用電源Ｖddを供給する。電流検出部３１には、第１及び第２短絡制御線Ｌ1，Ｌ2が引き回されて接続されている。電流検出部３１は、内部に電流／電圧変換回路を備えている。そして、電流検出部３１は、第１及び第２短絡制御線Ｌ1，Ｌ2に流れる電流Ｉｋを検知し、その電流Ｉｋに応じた出力電圧Ｖｋを出力する。
【００８０】
モニタ出力端子３２は、電流検出部３１に接続され出力電圧Ｖｋを外部に出力するため
の端子であって、例えば図示しないモニタが接続される。そして、モニタに表示された表示結果から、短絡があるか否かを判断することが可能となる。
【００８１】
このように構成されたデータ線駆動回路用ＩＣ１２ａは、電源供給回路部３０により、常時第２短絡制御線Ｌ2上に検査用電源Ｖddが供給されているので、第１及び第２スイッ
チ素子Ｓ1，Ｓ2をオン状態にさせるだけで、各奇数番目の駆動用信号線Ｌ（Ｌo）と偶数
番目の駆動用信号線Ｌ（Ｌe）との間の電位差が検査用電源Ｖddに設定される。そして、
上記第１実施形態と同様に、各ＦＰＣ基板３ａ〜３ｄ上にデータ線駆動回路用ＩＣ１２ａを実装した状態の時点、各アナログスイッチ１１をオフにし接続部４ａに各ＦＰＣ基板３ａ〜３ｄを接続した状態の時点、各アナログスイッチ１１をオンにし接続部４ａに各ＦＰＣ基板３ａ〜３ｄを接続した状態の時点、でそれぞれ第１及び第２スイッチ素子Ｓ1，Ｓ2をオン状態にする。そして、モニタに表示される表示結果を観測して第１短絡制御線Ｌ1
と第２短絡制御線Ｌ2との間に電流Ｉｋが流れるか否かを確認する。
【００８２】
尚、以上の短絡検出においては、第１スイッチ素子Ｓ1及び第２スイッチ素子Ｓ2の全てをオン状態にして、全ラインの短絡検出を行っているが、図６に示される第１スイッチ素子Ｓ1及び第２スイッチ素子Ｓ2を右側あるいは左側から順番にオンし、その都度前述と同様な検流計による検査を順番に行っていくことで、短絡位置の特定も可能である。図６の場合は、単独で第１スイッチ素子Ｓ1及び第２スイッチ素子Ｓ2をオンして検査が可能であり、特定のライン間の短絡検出も行うことができる。これらにより、短絡位置を早く特定でき、修繕を効率的に行うことができる。
【００８３】
また、特許請求の範囲に記載の測定回路は、例えば、本実施形態においては電流検出部３１に対応している。
前記実施形態によれば、以下のような特徴を得ることができる。
【００８４】
（１）  本実施形態によれば、データ線駆動回路用ＩＣ１２ａは、その内部に単一ラインドライバ１６、第１及び第２短絡制御線Ｌ1，Ｌ2、第１及び第２検査回路制御部１７Ａ，１７Ｂの他に電源供給回路部３０、電流検出部３１及びモニタ出力端子３２を備えた。そして、モニタ出力端子３２にモニタを接続し、短絡があった場合に流れる検査電流Ｉｋを電流検出部３１にて電圧信号に変換し、モニタ出力端子３２を介してモニタに検査結果を表示させるようにした。従って、上記第１実施形態の効果に加えて、検査時毎に、データ線駆動回路用ＩＣに検査用電源Ｖddを供給する必要が無く、モニタに表示される検査結果を見るだけでよいので、短絡検査に掛かる負担を低減させることができる。
（第３実施形態）
次に、第１及び第２実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１の電子機器の適用について図７に従って説明する。有機ＥＬディスプレイ１は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【００８５】
図７は、大型テレビ４０の斜視図である。この大型テレビ４０は、有機ＥＬディスプレイ１を搭載した大型テレビ用の表示ユニット４１と、スピーカー４２と、複数の操作ボタン４３とを備えている。この場合、表示ユニット４１は、その短絡位置が短時間で特定されるので、大型テレビ４０を効率良く製造することができる。
【００８６】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
○上記第１及び第２実施形態では、走査線駆動回路１０は、ガラス基板ＧＳ上に直接、同走査線駆動回路１０を構成する各種電子回路を形成するようにした。また、データ線駆動回路をガラス基板ＧＳ上に直接形成するのではなく、データ線駆動回路を内蔵したデー
タ線駆動回路用ＩＣ１２，１２ａとした。そして、各データ線駆動回路用ＩＣ１２，１２ａの内部に第１及び第２短絡制御線Ｌ1，Ｌ2を設けた。各ＦＰＣ基板上にデータ線駆動回路用ＩＣ１２を実装した状態の時点、各アナログスイッチをオフにし有機ＥＬパネル２の接続部に各ＦＰＣ基板を接続した状態の時点、各アナログスイッチ１１をオンにし有機ＥＬパネル２の接続部に各ＦＰＣ基板を接続した状態の時点、でそれぞれ第１及び第２スイッチ素子Ｓ1，Ｓ2をオン状態にする。そして、モニタに表示される表示結果を観測して第１短絡制御線Ｌ1と第２短絡制御線Ｌ2との間に電流Ｉｋが流れるか否かを確認するようにした。これに限定されるものではなく、例えば、走査線駆動回路１０をガラス基板ＧＳ上に直接形成するのではなく、走査線駆動回路１０を内蔵した走査線駆動用ＩＣとする。また、走査線駆動用ＩＣの内部に第１及び第２短絡制御線Ｌ1，Ｌ2を設けるようにする。さらに、各走査線ＬＹ1〜ＬＹn上にアナログスイッチを備えるようにしてもよい。
【００８７】
このような構成において、先ず、各アナログスイッチをオフにした状態で走査線駆動用ＩＣをガラス基板ＧＳ上に実装する。そして、走査線駆動用ＩＣの第１及び第２短絡制御線Ｌ1，Ｌ2に検査用電源Ｖddを供給する。このとき、第１及び第２短絡制御線Ｌ1，Ｌ2間に電流が流れた場合、走査線駆動用ＩＣとガラス基板ＧＳとの実装部分に短絡があると分かる。また、その後、各アナログスイッチをオンにした状態で走査線駆動用ＩＣの第１及び第２短絡制御線Ｌ1，Ｌ2に検査用電源Ｖddを供給する。このとき、第１及び第２短絡制御線Ｌ1，Ｌ2間に電流が流れた場合、走査線ＬＹ1〜ＬＹn上に短絡があると分かる。
【００８８】
○上記第１及び第２実施形態では、有機ＥＬパネル２とは別体にデータ線駆動回路を内蔵したデータ線駆動回路用ＩＣ１２，１２ａを用いて有機ＥＬディスプレイ１を構成したが、そうではなく、ガラス基板ＧＳ上に、直接、データ線駆動回路を形成したものであってもよい。このとき、ガラス基板ＧＳ上に直接形成されたデータ線駆動回路は、上記第１及び第２実施形態と同様に、その内部に第１及び第２短絡制御線Ｌ1，Ｌ2が設けられ、アナログスイッチをオンにした状態で第１及び第２短絡制御線Ｌ1，Ｌ2に検査用電源Ｖddを供給する。このとき、第１及び第２短絡制御線Ｌ1，Ｌ2間に電流が流れた場合、データ線ＬＸ1〜ＬＸm上に短絡があるか否かが分かる。
【００８９】
○上記第１実施形態では、電気光学素子として有機ＥＬ素子８を用いたが、そうではなく、例えば発光ダイオードといった電流駆動素子であってもよく、上記各実施形態と同様な効果を得ることができる。
【００９０】
○上記第１及び第２実施形態では、ＦＰＣ基板３ａ〜３ｄのパッケージ形体は、ＣＯＦ（Chip On Flexible Board）であったが、ＴＣＰ（Tape Carrier Package）であってもよく、上記各実施形態と同様な効果を得ることができる。
【００９１】
○上記実施形態では、有機ＥＬ素子８を備えた有機ＥＬディスプレイ１に具体化して好適な効果を得たが、有機ＥＬディスプレイ以外の例えばデジタルマイクロミラーデバイス（ＤＭＤ）を用いたディスプレイ、電子放出素子を用いたディスプレイ（ＦＥＤ）やＳＥＤ（Ｓｕｒｆａｃｅ−Ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−Ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）に具体化してもよい。また。電子写真装置の光ヘッド（光プリンタのヘッドやデジタルラボのヘッド）に使用してもよい。
【図面の簡単な説明】
【００９２】
【図１】本実施形態の有機ＥＬディスプレイの電気的構成を説明するための図である。
【図２】有機ＥＬパネルの電気的構成図である。
【図３】第１ＦＰＣ基板の上面図である。
【図４】第１ＦＰＣ基板の一部断面図である。
【図５】データ線駆動回路用ＩＣ内部の電気的構成を説明するための図である。
【図６】第２実施形態に係るデータ線駆動回路用ＩＣ内部の電気的構成を説明するための図である。
【図７】第３実施形態に係る電子機器としての大型テレビの斜視図である。
【符号の説明】
【００９３】
Ｃ1…制御信号としての第１検査信号、Ｃ2…制御信号としての第２検査信号、Ｇ1…制
御端子としての第１ポート、Ｇ2…制御端子としての第２ポート、Ｇ3…検査用端子としての第３ポート、Ｇ4…検査用端子としての第４ポート、Ｌ…駆動用信号線、Ｌe…偶数番目の駆動用信号線、Ｌo…奇数番目の駆動用信号線、ＬＸ…データ線、ＬＹ1〜ＬＹn…走査
線、Ｌ1…検査用配線としての第１短絡制御線、Ｌ2…検査用配線としての第２短絡制御線、Ｓ1…スイッチとしての第１スイッチ素子Ｓ1、Ｓ2…スイッチとしての第２スイッチ素
子、１…電気光学装置としての有機ＥＬディスプレイ、２…電気光学パネルとしての有機ＥＬパネル、３a，３b，３c，３d…回路基板としての第１〜第４フレキシブルプリント回路基板、８…電気光学素子及びエレクトロルミネッセンス素子としての有機ＥＬ素子、９…画素、１１…スイッチング手段としてのアナログスイッチ、１２…ＩＣとしてのデータ線駆動回路用ＩＣ、１３…信号配線としての信号出力配線、１４…信号配線としての信号入力配線、１７Ａ…検査用回路としての第１検査回路制御部、１７Ｂ…検査用回路としての第２検査回路制御部、３１…測定回路としての電流検出部、３２…モニタ出力端子、４０…電子機器としての大型テレビ。
【図１】
2006139167.tif 000003
【図２】
2006139167.tif 000004
【図３】
2006139167.tif 000005
【図４】
2006139167.tif 000006
【図５】
2006139167.tif 000007
【図６】
2006139167.tif 000008
【図７】
2006139167.tif 000009