(57)【要約】【課題】半導体基板上にインダクタを形成した半導体装置の基板面積縮小とその半導体装置をフリップチップ実装した時の特性変動を低減することを目的とする。【解決手段】半導体基板上のインダクタと半導体基板間に金属層を複数の個片にして形成し、その複数の金属層個片とＧＮＤの間にそれぞれに金属層個片と半導体ＧＮＤを接続と切断の選択が可能なスイッチを挿入する、またはその複数の金属層個片とインダクタの間に金属層個片とインダクタの接続と切断の選択がそれぞれの金属個片において可能なスイッチを挿入し、さらにそのインダクタと金属層個片の間に異なる金属層で複数の金属層個片を２つの層の金属層個片が対向する形で形成しその金属層個片をＧＮＤへ接続し、更にインダクタと半導体基板間に異なる２つの金属層に対向する形で形成した金属層個片の間に誘電体層を形成する。 【選択図】図２
2006059955.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に導体の線路を馬蹄形形状にしたインダクタを形成し、そのインダクタと半導体基板間の絶縁層に金属層を複数の個片にして形成し、その複数の金属層個片と半導体ＧＮＤ間それぞれに金属層個片と半導体ＧＮＤを接続と切断の選択が可能なスイッチを挿入したことを特徴とした半導体装置。
【請求項２】
請求項１の半導体装置で導体の線路をスパイラル状またはくし型形状にしたインダクタを形成したことを特徴とした半導体装置。
【請求項３】
請求項１の半導体装置でインダクタと半導体基板間の絶縁層に形成した複数の金属層個片と半導体ＧＮＤ間に挿入されたスイッチは金属層個片それぞれ独立に接続と切断の選択が可能なことを特徴とする半導体装置。
【請求項４】
半導体基板上に導体の線路を馬蹄形形状にしたインダクタを形成し、そのインダクタと半導体基板間の絶縁層に金属層を複数の個片にして形成し、その複数の金属層個片とインダクタの間に金属層個片とインダクタの接続と切断の選択が可能なスイッチを挿入し、さらにそのインダクタと金属層個片の間の絶縁層に異なる金属層で複数の金属層個片を２つの層の金属層個片が対向する形で形成しその金属層個片をＧＮＤへ接続したことを特徴とする半導体装置。
【請求項５】
請求項４の半導体装置で導体の線路をスパイラル状またはくし型形状にしたインダクタを形成したことを特徴とした半導体装置。
【請求項６】
請求項４の半導体装置でインダクタと半導体基板間の絶縁層に形成した複数の金属層個片とインダクタの導体線路間に挿入されたスイッチは金属層個片それぞれ独立に接続と切断の選択が可能なことを特徴とする半導体装置。
【請求項７】
請求項６の半導体装置でインダクタと半導体基板間の絶縁層に異なる層に形成した対向する２つの金属層個片の間に誘電体を形成したことを特徴とする半導体装置。
【請求項８】
半導体基板上に導体の線路を馬蹄形形状にしたインダクタを形成し且つ半導体基板表面に金属バンプを形成しフリップチップ実装するパッケージ形態を有する半導体装置において、そのインダクタと半導体表面保護膜との間の絶縁層に金属層を形成しその金属層を半導体ＧＮＤに接続したことを特徴とする半導体装置。
【請求項９】
請求項８の半導体装置で導体の線路をスパイラル状またはくし型形状にしたインダクタを形成したことを特徴とした半導体装置。
【請求項１０】
請求項８の半導体装置でインダクタと半導体表面保護膜との間の金属層を複数の個片にして形成し、その複数の金属層個片とインダクタの導体線路間それぞれに金属層個片とインダクタの接続と切断の選択が可能なスイッチを挿入し、さらにそのインダクタと金属層個片の間の絶縁層に異なる金属層で複数の金属層個片を２つの層の金属層個片が対向する形状で形成しその金属層個片を半導体ＧＮＤへ接続したことを特徴とする半導体装置。
【請求項１１】
請求項１０の半導体装置でインダクタと半導体表面保護膜との間の絶縁層に形成した対向する２つの金属層個片の間に誘電体を形成したことを特徴とした半導体装置。
【請求項１２】
請求項１１の半導体装置でインダクタと半導体表面保護膜との間の絶縁層に形成した金属層個片とインダクタの導体線路間に挿入されたスイッチは金属層個片それぞれ独立に接続と切断の選択が可能なことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に集積化するインダクタのシールド構造およびそのシールドを使った容量の構造に関する。
【背景技術】
【０００２】
近年、半導体集積回路装置の高集積化、微細化、高機能化及び高速化や製品の低価格化によるローコスト化を実現する為アナログ回路デジタル回路の１チップ化およびインダクタ、容量などの受動素子の集積化が求められている。
【０００３】
過去においては無線通信機器用途の高周波回路で発振器、高周波増幅器の負荷として半導体外部にインダクタ、容量部品を配置していたが半導体の高集積化、ローコスト化のため現在ではインダクタ素子を半導体基板上に導体で形成することが主流となっている。高周波半導体装置において数百ＭＨｚ以上の周波数で動作する回路信号の負荷として数ｎＨのインダクタを半導体の配線層導体でスパイラル形状にして形成した場合直径約３００マイクロメートル前後の円形の面積を必要とする。またそのインダクタと半導体基板との間隔は使用する半導体プロセスで決まるものであるが一般には数マイクロから数十マイクロメートルと非常に短くなることからインダクタの導体部と半導体基板間には抵抗素子を負荷とした場合に比べて大きな寄生容量が付くことになる。一般に負荷としてインダクタを使用する目的としては抵抗負荷よりもノイズが少ない、バイアス電流による電圧降下が少ない、電源電圧を中心に電圧振幅を発生でき比較的大きな出力ダイナミックレンジが取れるなどの利点があるが、前出のインダクタの導体部と半導体基板間の寄生容量によってインダクタの信号が半導体基板に伝達されそれらが半導体基板に集積された他の回路素子へ伝わることによってスプリアス、ノイズなどを発生させるという問題がある。
【０００４】
このインダクタと半導体基板間の信号干渉問題に対してはインダクタの直下やその周辺の半導体基板上に他の回路素子を配置しないことや、多層配線プロセスを用いて半導体基板から最も離れた金属層にインダクタを形成し対基板容量を低減することや、インダクタと半導体基板の間に金属層を配置しその金属層を回路GNDに接続することで対基板容量を低減するなどの対策が考えられている。
【０００５】
特にインダクタと半導体基板間に金属層を配置しインダクタをシールドする方法については様々な提案がなされており、特許文献１では半導体基板上に形成されたインダクタのシールド方法を提案している。図１３（ａ）、（ｂ）を参照しながら特許文献１に示されているインダクタのシールド方法について説明をする。図１３（ａ）は半導体基板上にインダクタおよびシールドを形成した平面図、図１３（ｂ）は（ａ）のＢ−Ｂ'断面図である。図１３（ａ）に示すように半導体基板上に金属層３（２ｃ）をスパイラル形状で形成しコンタクト２（４１ｂ）で金属層２（２ｂ）に接続してインダクタを形成している。そして図１３（ｂ）に示すようにインダクタの周辺に金属層３（２ｃ）を配置しそこにコンタクト２（４１ｂ）とコンタクト１（４１ａ）を形成し金属層２（２ｂ）、および金属層１（２ａ）に接続する。さらに金属層１（２ａ）をインダクタ下部全面に形成することでインダクタと半導体基板間を金属層で下方向、下側面方向を囲む構造としている。
【特許文献１】特開２００３−６８８６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら半導体集積回路装置の高集積化、微細化がますます進む状況において半導体基板サイズの縮小も実装面積、コストの観点から要望が強くなってきている。図５は半導体基板上にインダクタを形成した例である。半導体基板（４）上に導体でインダクタ（１）を形成し半導体基板（４）とインダクタ（１）の間に金属層１（２ａ）を形成し半導体基板（４）と金属層１（２ａ）間に絶縁層１（３ａ）を、金属層１（２ａ）とインダクタ（１）間に絶縁層２（３ｂ）を、インダクタ（１）と保護膜（５）間に絶縁層３（３ｃ）を形成したものでインダクタ（１）と半導体基板（４）間の寄生容量を低減する為金属層１（２ａ）をＧＮＤ（２２）に接続している。たとえば半導体基板上に図５のような形状で数ｎＨのインダクタを形成する場合は前出のように３００マイクロメートル前後の円形の面積が必要となる。またインダクタのＬ値は形状で決まるため半導体素子の高集積化、微細化が進んでもインダクタの面積を小さくすることは困難である。またインダクタ形成領域付近には半導体基板、他の素子との干渉を低減する目的でシールドするための金属層以外は配置されてなかった。このため素子の集積度を上げて半導体基板サイズを縮小しようとした場合にインダクタは一定の面積を占有しそれを小さくできない。そして一般にインダクタは容量素子と接続して電子回路の負荷として使われるがこの容量も他のトランジスタ、抵抗素子に比較して大きな基板上面積を占有するため結果として半導体基板サイズ縮小を妨げることが課題となっている。また近年半導体パッケージの小型化と実装面積の縮小を目的として半導体基板に金属バンプを形成し実装基板にフリップチップ実装するＣＳＰなどのパッケージ形態を有する半導体装置が増えてきておりこのようなパッケージ形態の半導体装置の半導体基板上にインダクタを形成することも行われている。図１１は半導体チップ（９）の基板表面に金属バンプ（１０）を形成し実装基板（７）にフリップチップ実装した例を示している。このように半導体基板を実装基板にフリップチップ実装する半導体装置においては別の課題がある。図１２は半導体基板上のインダクタを形成した半導体装置を実装基板にフリップチップ実装した物の断面を示している。図１２に示すように半導体基板上のインダクタと実装基板と実装基板パターンが対向し従来の実装形態の場合と比べインダクタと実装基板、実装基板パターンの距離が短くなる。このときインダクタに流れる信号により発生する磁束が実装基板パターンを貫くことによってインダクタのＱ値が低下する。これはインダクタの等価並列抵抗値が減少することに相当する。また実装基板とインダクタ間の寄生容量が付くことによってインダクタの共振周波数特性が変化し半導体装置の特性が変化する。さらにこれらは実装基板パターンの形状によって変化するため実装基板パターンの形状に制約が生じることや半導体基板と実装基板の実装後の距離にばらつきによって変化の度合いが変わるため半導体装置の特性変化もばらつきを生じるという問題がある。
【０００７】
前記に鑑み、本発明は半導体基板上のインダクタをシールドしかつ半導体基板サイズを縮小する構造の半導体装置とフリップチップ実装する半導体装置にインダクタを形成する場合の実装基板パターンの設計自由度を制約することなく実装ばらつきによる半導体装置の特性変動を低減する構造の半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記の目的を達成する為、本発明に係る半導体装置は半導体基板上に導体の線路を馬蹄形形状にしたインダクタを形成し、そのインダクタと半導体基板間に金属層を複数の個片にして形成したもので、その複数の金属層個片とＧＮＤの間にそれぞれの金属層個片と半導体ＧＮＤを接続と切断の選択が可能なスイッチを挿入する、またはその複数の金属層個片とインダクタの間に金属層個片とインダクタの接続と切断の選択がそれぞれの金属層個片において可能なスイッチを挿入し、さらにそのインダクタと金属層個片の間に異なる金属層で複数の金属層個片を２つの層の金属層個片が対向する形で形成しその金属層個片をＧＮＤへ接続し、さらに対向する２つの金属層個片の間に誘電体層を形成する。
【０００９】
また半導体基板上に導体の線路を馬蹄形形状にしたインダクタを形成し且つ半導体基板表面に金属バンプを形成しフリップチップ実装するパッケージ形態を有する半導体装置において、インダクタと半導体表面保護膜との間の金属層を複数の個片にして形成し、その複数の金属層個片とインダクタの間それぞれに金属層個片とインダクタの接続と切断の選択が可能なスイッチを挿入し、さらにそのインダクタと金属層個片の間に異なる金属層で複数の金属層個片を２つの層の金属層個片が対向する形状で形成しその金属層個片を半導体ＧＮＤへ接続し、さらに対向する２つの金属層個片の間に誘電体層を形成する。
【発明の効果】
【００１０】
本発明に係る半導体装置においては半導体基板上に導体で形成したインダクタと半導体基板間に金属個片を形成しそれらをＧＮＤに接続することでインダクタに信号が流れたときに発生する磁束が金属個片によりシールドされ半導体基板に到達することを防ぐことができる。またインダクタと半導体基板間の寄生容量が低減されるためインダクタの信号が基板を経由して他の回路素子へ干渉することを防ぐことができる。そして金属個片とＧＮＤ間に配線間容量が形成されそれをインダクタとの共振素子として使用する事で半導体基板上に別の容量素子を設ける必要が無く基板面積を増大させる事が無い。そして金属個片とＧＮＤ間に金属層個片とＧＮＤそれぞれを独立に接続と切断の選択が可能なスイッチを挿入する事で配線間容量が変化するためインダクタに接続される容量値が変化し共振周波数を変化させることができる。またインダクタと半導体基板間の絶縁層に金属層を複数の個片にして形成し、その複数の金属層個片とインダクタの間に金属層個片とインダクタのそれぞれの接続と切断の選択が可能なスイッチを挿入し、さらにそのインダクタと金属層個片の間の絶縁層に異なる金属層で複数の金属層個片を２つの層の金属層個片が対向する形で形成しその金属層個片をＧＮＤへ接続しさらに対向する２つの金属層個片間に誘電体層を形成する事でインダクタとＧＮＤ間にＭＩＭ容量を形成する事ができる。ＭＩＭ容量は配線間容量よりも大きな容量を作れるためインダクタの共振容量を大きくする必要がある場合においても半導体基板上に別の容量素子を設ける必要が無く基板面積を増大させる事が無い。そして金属層とインダクタの間に挿入したスイッチで金属層とインダクタを接続、切断することでインダクタに接続される容量を変化させインダクタの共振周波数を変化させる事ができる。また半導体基板上に導体でインダクタを形成し且つ半導体基板表面に金属バンプを形成しフリップチップ実装するパッケージ形態を有する半導体装置においてはインダクタと保護膜の間に金属個片を配置しそれらをＧＮＤに接続することでインダクタに信号が流れたときに発生する磁束が金属個片によりシールドされ実装基板金属パターンに到達することを防ぐためインダクタのＱ値の低下を防ぎインダクタの等価並列抵抗値の減少を防ぐ事が出来る。そしてインダクタと基板金属パターン、実装基板との間の寄生容量が低減されるため、インダクタと対向する実装基板上の金属パターンレイアウトや実装基板と半導体基板の実装後の距離ばらつきによって発生するインダクタの特性変動や寄生容量の変動を低減する効果があり実使用における半導体装置の特性変動を抑えることが可能となる。そして前出の金属個片と保護膜の間に別の金属層で金属個片を形成しその２つの金属層の間に誘電体層を形成しＭＩＭ容量としてインダクタに接続することで半導体基板の基板面積を増大させる事が無く大きな容量を形成する事ができる。そしてＭＩＭ容量とインダクタの間にＭＩＭ容量とインダクタを個別に接続、切断するスイッチを挿入する事でインダクタに接続される容量を変化させインダクタの共振周波数を変化させる事ができる。またこれらの半導体装置は通常の多層配線プロセスを用いて容易に実現することが可能である。
【発明を実施するための最良の形態】
【００１１】
以下本発明の第一の実施形態に係る半導体装置の構成について図面を参照しながら説明する。図１は多層配線プロセスの半導体基板上に導体の線路を馬蹄形形状にしたインダクタ（１）を形成し、そのインダクタ（１）と半導体基板（４）の間に金属層１（２ａ）を複数の個片にして形成し半導体基板（４）、金属層１（２ａ）、インダクタ（１）、保護膜（５）の間にはそれぞれ絶縁層１（３ａ）、絶縁層２（３ｂ）、絶縁層３（３ｃ）が形成されている。ここで金属層１（２ａ）はインダクタ（１）と半導体基板（４）の間に形成されているためインダクタ（１）と半導体基板（４）間の寄生容量を低減するシールドの役割を果たす。そして同時に金属層１（２ａ）とインダクタ（１）の間には配線間容量が形成されている。また金属層１（２ａ）はインダクタ（１）の形成領域にあるため基板面積を増加すること無く容量を形成することができる。図１の半導体装置を電子回路の負荷として使用する際に複数の金属層１（２ａ）と半導体のＧＮＤ（２２）間それぞれに金属層１（２ａ）と半導体ＧＮＤ（２２）を接続と切断の選択が可能なスイッチを挿入した場合の等価回路を図７に示す。図７の金属層間容量（３１）は金属層１（２ａ）とインダクタ（１）間の寄生容量である。インダクタ（１）には電源（２１）と電子回路（２０）が接続されている。スイッチ（２３）が接続状態のときこれら金属層間容量（３１）の容量値がＸＦ、インダクタ（１）のＬ値がＹＨとすると共振周波数が１／（２πｘ√（ＸＹ））Ｈｚの負荷となる。またスイッチ（２３）で金属層間容量（３１）を個別に接続、切断すると金属層間容量（３１）全体の容量値が変化するため負荷の共振周波数を変化させることができる。図６は図１の半導体装置のインダクタ（１）、金属層（２）、スイッチ（２３）、金属配線（２４）とＧＮＤ（２２）の接続状態を示したものである。図７の金属層間容量（３１）はインダクタ（１）と金属層（２）の対向する面積に比例した容量値を持つため金属層（２）をさらに小さく分割して配置するとスイッチ（２３）で接続、切断したときの容量値を細かく変化させることができ負荷の共振周波数を細かく変化させることができる。
【００１２】
さらに図２は第２の実施形態に係る半導体装置の構成で、金属層１（２ａ）とインダクタ（１）の間に別の金属層で金属層２（２ｂ）を金属層１（２ａ）と同等の形状で個々の金属層が対向するように形成し、さらに対向する金属層２（２ｂ）と金属層１（２ａ）の間に誘電体層（６）を形成し半導体基板（４）、金属層１（２ａ）、金属層２（２ｂ）、インダクタ（１）、保護膜（５）の間にはそれぞれ絶縁層１（３ａ）、絶縁層２（３ｂ）、絶縁層３（３ｃ）、絶縁層４（３ｄ）が形成されている。インダクタ負荷の共振周波数は前出のように１／（２πｘ√（ＸＹ））Ｈｚであるため共振周波数を下げる為には容量値、Ｌ値を大きくする必要があるが半導体基板上のインダクタのＬ値を大きくする為にはインダクタ形成領域を大きくする必要があり半導体基板面積を増大させる要因となる。そこで一般には容量値を大きくすることが行われるが本発明の構成においては図２の金属層２（２ｂ）と金属層１（２ａ）および誘電体層（６）がＭＩＭ容量素子となることから前出の図７で示した金属層間容量（３１）よりも大きな容量を必要とする場合においても半導体基板面積を増大させること無く容量を形成することが可能である。図２の半導体装置を電子回路の負荷として使用する際に複数の金属層１（２ａ）とインダクタ（１）の間にそれぞれの金属層１（２ａ）とインダクタ（１）の接続と切断の選択が可能なスイッチ（２３）を挿入し、金属層２（２ｂ）を半導体ＧＮＤ（２２）に接続した場合の等価回路を図３に示す。図３のＭＩＭ容量（３２）は図２の金属層２（２ｂ）と金属層１（２ａ）および誘電体層（６）で構成されるもので金属層２（２ｂ）と半導体ＧＮＤ（２２）間に形成される寄生容量と並列にインダクタ（１）接続され、インダクタ（１）には電源（２１）と電子回路（２０）が接続されている。この場合においてもスイッチ（２３）を個別に接続、切断させることにより負荷の共振周波数を変化させることが可能である。なお図４は図２の半導体装置のインダクタ（１）、金属層１（２ａ）、金属層２（２ｂ）、スイッチ（２３）、金属配線（２４）とＧＮＤ（２２）の接続状態を示したものである。この場合においてもＭＩＭ容量（３２）を形成する金属層１（２ａ）、金属層２（２ｂ）の大きさを小さくし、一つあたりのＭＩＭ容量値を小さくすることで負荷の共振周波数をスイッチ（２３）で細かく変化させることができる。さらに図８は本発明の第３の実施形態に係る半導体装置の構成で、半導体基板上に導体の線路を馬蹄形形状にしたインダクタを形成し且つ半導体基板表面に金属バンプを形成しフリップチップ実装するパッケージ形態を有する半導体装置での実施例である。図８は多層配線プロセスの半導体基板上に導体の線路を馬蹄形形状にしたインダクタ（１）を形成し、そのインダクタ（１）と半導体表面保護膜（５）との間に金属層２（２ｂ）、金属層３（２ｃ）を複数の金属個片にして同一の形状で対向するように形成し、その金属層の間に誘電体層（６）を形成し半導体基板（４）、金属層３（２ｃ）、金属層２（２ｂ）、インダクタ（１）、保護膜（５）の間にはそれぞれ絶縁層１（３ａ）、絶縁層２（３ｂ）、絶縁層３（３ｃ）、絶縁層４（３ｄ）が形成され実装基板���７）には基板金属パターン（８）が形成され半導体基板（４）がフリップチップ実装された状態を示している。図９は図８の断面図である。インダクタ（１）に信号が流れた場合に磁束（４０）が発生するがその磁束（４０）は金属層２（２ｂ）でシールドされる為基板金属パターン（８）へ到達するのを妨げる効果がある。インダクタ（１）が発生する磁束（４０）が基板金属パターン（８）へ到達するとインダクタ（１）のＱ値が低下する。これはインダクタ（１）の等価並列抵抗値の減少にあたり共振振幅の低下などの特性を変化するものである。また金属層２（２ｂ）をＧＮＤに接続することでインダクタ（１）と実装基板（７）、基板金属パターン（８）間の寄生容量を低減する効果がある。図８の半導体装置を電子回路の負荷として使用する際に複数の金属層３（２ｃ）とインダクタ（１）の間にそれぞれの金属層３（２ｃ）とインダクタ（１）の接続と切断の選択が可能なスイッチ（２３）を挿入し、金属層２（２ｂ）を半導体ＧＮＤ（２２）に接続した場合の等価回路を図１０に示す。インダクタ（１）は電源（２１）と電子回路（２０）の負荷として接続されインダクタ（１）のＱ値を表す実装基板間等価並列抵抗（３４）と実装基板間寄生容量（３３）が接続され金属層２（２ｂ）とインダクタ（１）間の寄生容量である金属層間容量（３１）と図８の金属層２（２ｂ）と金属層３（２ｃ）および誘電体層（６）で構成されるＭＩＭ容量（３２）が接続されている。金属層２（２ｂ）がインダクタ（１）と実装基板（７）をシールドする効果があるため基板金属パターン（８）がどのような形状であっても実装基板間等価並列抵抗（３４）は変化しない。さらに実装基板に半導体基板をフリップチップ実装した時の実装基板と半導体基板の距離がばらついても実装基板間寄生容量（３３）は変動しないため特性変動の無い半導体装置を実現する事が可能となる。そしてインダクタの共振容量として大きな容量素子が必要な場合にはＭＩＭ容量（３２）を使用することができ半導体基板面積を増大させること無く容量を形成することが可能である。そしてスイッチ（２３）を個別に切り替えることでインダクタの共振周波数を変化させる事が可能である。
【産業上の利用可能性】
【００１３】
以上説明したように本発明は半導体基板上にインダクタを形成した半導体装置の基板面積縮小とその半導体装置をフリップチップ実装した時の特性変動を低減するのに有用である。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施形態に係る半導体装置の構成図（１）
【図２】本発明の第２の実施形態に係る半導体装置の構成図（１）
【図３】本発明の第２の実施形態に係る半導体装置の構成図（２）
【図４】本発明の第２の実施形態に係る半導体装置の構成図（３）
【図５】従来の半導体装置の実施形態の構成図（１）
【図６】本発明の第１の実施形態に係る半導体装置の構成図（２）
【図７】本発明の第１の実施形態に係る半導体装置の構成図（３）
【図８】本発明の第３の実施形態に係る半導体装置の構成図（１）
【図９】本発明の第３の実施形態に係る半導体装置の構成図（２）
【図１０】本発明の第３の実施形態に係る半導体装置の構成図（３）
【図１１】従来の半導体装置の実施形態の構成図（２）
【図１２】従来の半導体装置の実施形態の構成図（３）
【図１３】（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ'断面図
【符号の説明】
【００１５】
１  インダクタ
２  金属層
２ａ  金属層１
２ｂ  金属層２
２ｃ  金属層３
３ａ  絶縁層１
３ｂ  絶縁層２
３ｃ  絶縁層３
３ｄ  絶縁層４
４  半導体基板
５  保護膜
６  誘電体層
７  実装基板
８  基板金属パターン
９  半導体チップ
１０  金属バンプ
２０  電子回路
２１  電源
２２  ＧＮＤ
２３  スイッチ
２４  金属配線
３１  金属層間容量
３２  MIM容量
３３  実装基板間寄生容量
３４  実装基板間等価並列抵抗
４０  磁束
４１ａ  コンタクト１
４１ｂ  コンタクト２
【図１】
2006059955.tif 000003
【図２】
2006059955.tif 000004
【図３】
2006059955.tif 000005
【図４】
2006059955.tif 000006
【図５】
2006059955.tif 000007
【図６】
2006059955.tif 000008
【図７】
2006059955.tif 000009
【図８】
2006059955.tif 000010
【図９】
2006059955.tif 000011
【図１０】
2006059955.tif 000012
【図１１】
2006059955.tif 000013
【図１２】
2006059955.tif 000014
【図１３】
2006059955.tif 000015