(57)【要約】【課題】  生産性に優れる半導体装置を提供することを目的とする。【解決手段】  複数の配線パターンが形成されている基板１と、基板１の片面に搭載されている第１半導体チップ３と、基板１に搭載され、第１半導体チップ３に隣接して配置されるスペーサ４と、第１半導体チップ３およびスペーサ４の片面に搭載されている第２半導体チップ６を備える半導体装置であって、スペーサ４は、第１半導体チップ３と半導体ウエハの拡散工程において同時に形成されていることを特徴とする。この構成によれば、スペーサ４と第１半導体チップ３が同時に一体として形成されていることにより、組立時の生産性を高めることができる。【選択図】          図１
2006013268.tif 000002
【特許請求の範囲】
【請求項１】
複数の配線パターンが形成されている基板と、
前記基板の片面に搭載されている第１半導体チップと、
前記基板に搭載され、前記第１半導体チップに隣接して配置されるスペーサと、
前記第１半導体チップおよび前記スペーサの片面に搭載されている第２半導体チップ
を備える半導体装置であって、
前記スペーサは、前記第１半導体チップと半導体ウエハの拡散工程において同時に形成されていること
を特徴とする半導体装置。
【請求項２】
前記第１半導体チップと前記スペーサが敷設される方向である水平方向における前記スペーサの幅が、積層する前記第２半導体チップの大きさに合わせて調整されていること
を特徴とする請求項１記載の半導体装置。
【請求項３】
前記スペーサに、放熱に使用される複数のパッドが設けられていること
を特徴とする請求項１または請求項２記載の半導体装置。
【請求項４】
前記スペーサに、前記パッドと接続される複数の半導体素子が設けられていること
を特徴とする請求項３記載の半導体装置。
【請求項５】
前記スペーサの厚みが、前記第１半導体チップの厚みと同一であること
を特徴とする請求項１〜請求項４のいずれか１項に記載の半導体装置。
【請求項６】
前記スペーサは、前記第１半導体チップと物理的に分離可能に形成されていること
を特徴とする請求項１〜請求項５のいずれか１項に記載の半導体装置。
【請求項７】
前記スペーサが、前記第１半導体チップの両側に形成されていること
を特徴とする請求項１〜請求項６のいずれか１項に記載の半導体装置。
【請求項８】
前記第１半導体チップの両側に形成されている前記スペーサの少なくとも一方を、前記第１半導体チップから物理的に分離し、１８０度回転させて前記基板に設けることを可能とすること
を特徴とする請求項７記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型の半導体装置に関するものである。
【背景技術】
【０００２】
近年、デジタルカメラシステム，デジタルビデオカメラ，カメラ付携帯電話などのモバイルツールの小型化・軽量化・高画質化が進んでいる。このため、半導体チップを含め、これらのシステムを構成するための部品を実装する面積が小なくなり、従来の平置きや両面実装ではチップの実装が出来ないという問題や、システム動作の高速化や高機能化が進む一方、商品サイクルがますます短くなり、短期間でシステムを作り上げなければならないという問題があった。
【０００３】
また、システムのブラックボックス化を図り、１チップでシステムを構成して他の製品との差別化をはかりたいという理由より、２つ以上のチップを１つのパッケージに搭載することが必要となってきている。また、商品の開発にかかる総開発費の圧縮や、システムオンチップなどでは実現が困難なチップを作成する上での異種プロセス品の搭載が必要とされていた。
【０００４】
これらの問題を解決する半導体装置の形態として、半導体チップを積層させる形態がある。このように半導体チップを積層する形態が、例えば特開２００２−３７３９６８号公報（特許文献１）に開示されている。この公報の半導体装置では、実質的に半導体チップと同等の厚みを有するスペーサを搭載して、半導体チップの積層を行っている。
【特許文献１】特開２００２−３７３９６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、上記従来の構成によると、半導体チップの積層の方法として、実装済みの半導体チップの上に半導体チップを積層させる為には、その積層するチップサイズによって半導体チップの積層方法が大きく左右されるという問題がある。
【０００６】
例えば、半導体チップを積層するには、搭載する半導体チップおよびスペーサを独自に位置合わせしなければならないため、平面面及び立体面での調整が必要であり、生産性に劣っていた。
【０００７】
そこで本発明は、生産性に優れる半導体装置を提供することを目的としたものである。
【課題を解決するための手段】
【０００８】
前記した目的を達成するために、本発明の請求項１記載の半導体装置は、複数の配線パターンが形成されている基板と、前記基板の片面に搭載されている第１半導体チップと、前記基板に搭載され、前記第１半導体チップに隣接して配置されるスペーサと、前記第１半導体チップおよび前記スペーサの片面に搭載されている第２半導体チップを備える半導体装置であって、前記スペーサは、前記第１半導体チップと半導体ウエハの拡散工程において同時に形成されていることを特徴としたものである。
【０００９】
また、請求項２に記載の発明は、請求項１に記載の発明であって、前記第１半導体チップと前記スペーサが敷設される方向である水平方向における前記スペーサの幅が、積層する前記第２半導体チップの大きさに合わせて調整されていることを特徴としたものである。
【００１０】
そして、請求項３に記載の発明は、請求項１または請求項２に記載の発明であって、前記スペーサに、放熱に使用される複数のパッドが設けられていることを特徴としたものである。
【００１１】
さらに、請求項４に記載の発明は、請求項３に記載の発明であって、前記スペーサに、前記パッドと接続される複数の半導体素子が設けられていることを特徴としたものである。
【００１２】
しかも、請求項５に記載の発明は、請求項１〜請求項４のいずれか１項に記載の発明であって、前記スペーサの厚みが、前記第１半導体チップの厚みと同一であることを特徴としたものである。
【００１３】
また、請求項６に記載の発明は、請求項１〜請求項５のいずれか１項に記載の発明であって、前記スペーサは、前記第１半導体チップと物理的に分離可能に形成されていること
を特徴としたものである。
【００１４】
そして、請求項７に記載の発明は、請求項１〜請求項６のいずれか１項に記載の発明であって、前記スペーサが、前記第１半導体チップの両側に形成されていることを特徴としたものである。
【００１５】
さらに、請求項８に記載の発明は、請求項７に記載の発明であって、前記第１半導体チップの両側に形成されている前記スペーサの少なくとも一方を、前記第１半導体チップから物理的に分離し、１８０度回転させて前記基板に設けることを可能とすることを特徴としたものである。
【発明の効果】
【００１６】
本発明の半導体装置は、複数の素子からなる第１半導体チップと、放熱に使用されるパッドやコンデンサー，抵抗などの半導体素子を搭載したスペーサが、第１半導体チップと半導体ウエハの拡散工程において同時に形成されていることにより、第２半導体チップを積層する際、平面的かつ立体的な個々の第１半導体チップおよびスペーサの位置合わせや、各々の部品の高さおよび幅などの寸法精度を精密に加工する手間を省略することが可能となり、迅速かつ簡単に第２半導体チップを積層させることが可能となるため、組立時の半導体装置の生産性を高めることができる。
【００１７】
また、水平方向における第１半導体チップとスペーサの幅を、予め拡散時に決定しておくことで、半導体チップの積層時の面積を小さくすることや、組立が容易になる。
【発明を実施するための最良の形態】
【００１８】
以下に、本発明の実施の形態における半導体装置について、図面を参照しながら説明する。
［実施の形態１］
本発明の実施の形態１における半導体装置は、図１，図２に示すように、無機系（例えば、セラミック基板、ガラス基板）の組成物から形成され、片面（上下方向における上面）に複数の配線パターンが形成され、単層に形成されている基板１と、基板１の他面（上下方向における下面）に設けられ、他の部品と接続される外部電極２と、基板１の片面（上面）に搭載されている第１半導体チップ３と、基板１に搭載され、第１半導体チップ３に隣接して配置されるスペーサ４と、第１半導体チップ３およびスペーサ４の片面に第２半導体チップ６（後述する）を積層する際、第１半導体チップ３と第２半導体チップ６の間を絶縁する絶縁膜５と、絶縁膜５を介して第１半導体チップ３およびスペーサ４の片面に搭載される第２半導体チップ６と、第１半導体チップ３の一側（スペーサ４と反対側）に設けられている第１パッド７Ａ，第２パッド７Ｂと、第２半導体チップ６の一側に設けられている第３パッド７Ｃ，第４パッド７Ｄと、基板１の一側に設けられている第１電極８Ａ，第２電極８Ｂ，第３電極８Ｃ，第４電極８Ｄと、第１パッド７Ａと第１電極８Ａを接続する第１ワイヤー９Ａと、第２パッド７Ｂと第２電極８Ｂを接続する第２ワイヤー９Ｂと、第３パッド７Ｃと第３電極８Ｃを接続する第３ワイヤー９Ｃと、第４パッド７Ｄと第４電極８Ｄを接続する第４ワイヤー９Ｄから構成されている。
【００１９】
以下に、上述した半導体装置における第１半導体チップ３とスペーサ４は、半導体装置の組立前に、予め一体で形成されている。この形成方法について、図面を参照しながら説明する。
【００２０】
まず、上記半導体装置を構成する際、第１半導体チップ３、スペーサ４、第２半導体チップ６には、以下の式（１）から式（５）が適用される。
第１半導体チップ３の高さ＝スペーサ４の高さ                    ・・・（１）
｛第１半導体チップ３とスペーサ４が敷設される方向Ｘ（以下、水平方向Ｘという）
における第１半導体チップ３の長さ＋水平方向Ｘにおけるスペーサ４の長さ｝
＞水平方向Ｘにおける第２半導体チップ６の長さ      ・・・（２）
｛水平成分において水平方向Ｘと垂直な方向Ｙ（以下、奥行き方向Ｙという）におけ
る第１半導体チップ３の長さ＋奥行き方向Ｙにおけるスペーサ４の長さ｝
＞奥行き方向Ｙにおける第２半導体チップ６の長さ    ・・・（３）
水平方向Ｘにおける第１半導体チップ３の長さ
＝水平方向Ｘにおけるスペーサ４の最大の長さ        ・・・（４）
奥行き方向Ｙにおける第１半導体チップ３の長さ
＝奥行き方向Ｙにおけるスペーサ４の最大の長さ      ・・・（５）
上記式（１）から式（５）が適用されて第１半導体チップ３およびスペーサ４の寸法が決定され、図３に示すように、複数の素子からなる第１半導体チップ３とこの第１半導体チップ３と隣接して設けられているスペーサ４は、第１半導体チップ３と半導体ウエハの拡散工程において同時に形成される。また、第１半導体チップ３とスペーサ４は、状況に応じて物理的に第１半導体チップ３とスペーサ４とを分離するためのスクライブレーン１１を介して隣接して配置されており、電気的にはそれぞれ接続されていない。なお、第１半導体チップ３とスペーサ４は、拡散工程のフォトマスクにより、同時にその配線パターンなどが形成される。
【００２１】
また、図２に示すように、水平方向Ｘにおけるスペーサ４の幅が、積層する第２半導体チップ６の大きさに合わせて調整され、すなわち水平方向Ｘにおけるスペーサ４の幅Ｍが予め、第１半導体チップ３の上面に積層する第２半導体チップ６のワイヤーボンディング部分の幅Ｎと同一となるよう調整されることにより、水平方向Ｘにおける第１半導体チップ３，スペーサ４，第２半導体チップ６の幅（長さ）が決定され、これら決定された幅（長さ）に基づいて、拡散工程において第１半導体チップ３とスペーサ４は製造される。
【００２２】
ここで、上記スペーサ４の構成について、図４を参照しながら説明する。
図４に示すように、スペーサ４には、放熱に使用されるパッド２１Ａ，２１Ｂ，２１Ｃ，２１Ｄ，２１Ｅ，２１Ｆが６つ（複数）形成されているとともに、コンデンサーや抵抗などの半導体素子２２Ａ，２２Ｂ，２２Ｃが３つ（複数）形成されており、各パッド２１，各半導体素子２２は、拡散工程において第１半導体チップ３と同時に拡散され形成される。なお、半導体素子２２である抵抗の抵抗値やコンデンサーの静電容量に関しては、必要とする値になるように拡散工程上でコントロールが可能であり、また必要に応じてコンデンサーまたは抵抗である半導体素子２２の数量を任意に増減することが可能である。また、コンデンサーや抵抗などの半導体素子２２は、必要に応じてスペーサ４のパッド２１と接続して使用することも可能である。
【００２３】
続いて、スペーサ４内部のコンデンサーまたは抵抗である半導体素子２２とパッド２１との接続例を、図５を参照しながら説明する。
パッド２１Ａとコンデンサーまたは抵抗である半導体素子２２Ａは、配線２３Ａにより接続されており、パッド２１Ｄとコンデンサーまたは抵抗である半導体素子２２Ｂは、配線２３Ｂにより接続されており、パッド２１Ｆとコンデンサーまたは抵抗である半導体素子２２Ｃは、配線２３Ｃにより接続されている。
【００２４】
これにより、パッド２１Ａ，２１Ｄ，２１Ｆに接続されたコンデンサーまたは抵抗である半導体素子２２Ａ，２２Ｂ，２２Ｃは、その特性が各パッド２１を経由して有効になる。なお、上記各配線２３も拡散工程上で任意に形成される。また、スペーサ３に複数のパッド２１を設けることにより、放熱が可能となる。
【００２５】
次に、第１半導体チップ３およびスペーサ４を拡散工程にて製造した後のバッググラインド工程を、図６を参照しながら説明する。
（ステップ１）
図６（ａ）は、第１半導体チップ３とスペーサ４の拡散工程完了時を示しており、第１半導体チップ３とスペーサ４の厚みをそれぞれ、ｈ１とする。なお、第１半導体チップ３とスペーサ４は、電気的に接続されていない。
（ステップ２）
第２半導体チップ６を積層するために、ステップ１の状態から、バックグラインダー（図示せず）によって厚さｈ１の第１半導体チップ３およびスペーサ４を所望の厚さへと削り、図６（ｂ）に示すように、第１半導体チップ３とスペーサ４の厚みをそれぞれ、ｈ２とする。ここで、上記厚さｈ１とｈ２には、ｈ１＞ｈ２という関係が成立している。
【００２６】
なお、上記厚さが、ｈ１＞ｈ２の状態になった後、図３に示すスクライブレーン１１により、スペーサ４は第１半導体チップ３と物理的に分離可能に形成されているため、第１半導体チップ３とスペーサ４を分離しても構わない。また、分離されたスペーサ３は、必要に応じて第１半導体チップ３と１８０度回転させて（フリップしてともいう）使用しても構わない。この時、第１半導体チップ３とスペーサ４の厚みの関係は、以下の式のようになる。
第１半導体チップ３の厚み＝スペーサ４の厚み＝ｈ２      ・・・（６）
なお、第１半導体チップ３とスペーサ４はそれぞれ、厚さの加工が同時に施されて同一の厚さにされているため、スクライブレーン１１を用いて第１半導体チップ３とスペーサ４を切断した後、第１半導体チップ３とスペーサ４を１８０度回転させて使用しても高さはまったく同じである。
【００２７】
これにより、拡散工程後のバッググラインド工程において、スペーサ４の厚みが、第１半導体チップ３の厚みと同一とされる。
上述したように、複数の素子からなる第１半導体チップ３と、放熱に使用されるパッド２１やコンデンサー，抵抗などの半導体素子２２を搭載したスペーサ３は、第１半導体チップと半導体ウエハの拡散工程において同時に一体に形成され、拡散工程後のバッググラインド工程において、スペーサ４の厚みが、第１半導体チップ３の厚みと同一とされる。
【００２８】
また、第１半導体チップ３とスペーサ４の寸法を予め決定することにより、第１半導体チップ３とスペーサ４を最適なチップサイズにすることが可能となり、半導体ウエハの拡散工程において第１半導体チップ３とスペーサ４の採れ数が最大になるように、大きさを決定することが可能となるため、２段積層型の半導体装置に非常に有効となる。また、この半導体装置は第１半導体チップ３の一側のみにワイヤー接続するパッド７Ａ，７Ｂが存在する場合に有効である。
【００２９】
なお、この２段積層型の半導体装置の制約事項として、第１半導体チップ３と第２半導体チップ６の関係が次の時に有効となる。
第１半導体チップ３の大きさ≦第２半導体チップ６の大きさ      ・・・（７）
［実施の形態２］
本発明の実施の形態２における、第１半導体チップとスペーサを使用した半導体装置を、図７を参照しながら説明する。
【００３０】
図７に示すように、実施の形態２の半導体装置は、無機系（例えば、セラミック基板、ガラス基板）の組成物から形成され、片面（上下方向における上面）に複数の配線パターンが形成され、単層に形成されている基板３１と、基板３１の他面（上下方向における下面）に設けられ、他の部品と接続される外部電極３２と、基板３１の片面（上面）に搭載されている第１半導体チップ３３と、基板３１に搭載され、第１半導体チップ３３の両側に隣接して配置される第１スペーサ３４Ａ，第２スペーサ３４Ｂと、第１半導体チップ３３および各スペーサ３４Ａ，３４Ｂの片面に第２半導体チップ３６を積層する際、第１半導体チップ３３と第２半導体チップ３６の間を絶縁する絶縁膜３５と、絶縁膜３５を介して第１半導体チップ３３および各スペーサ３４Ａ，３４Ｂの片面に搭載される第２半導体チップ３６と、第１スペーサ３４Ａに設けられ、放熱に使用される第１パッド３７Ａ，第２パッド３７Ｂと、第２スペーサ３４Ｂに設けられ、放熱に使用される第３パッド３７Ｃ，第４パッド３７Ｄと、第２半導体チップ３６の一側（第１スペーサ側）に設けられている第５パッド３７Ｅ，第６パッド３７Ｆと、第２半導体チップ３６の他側（第２スペーサ側）に設けられている第７パッド３７Ｇ，第８パッド３７Ｈと、基板３１の一側に設けられている第１電極３８Ａ，第２電極３８Ｂと、基板３１の他側に設けられている第３電極３８Ｃ，第４電極３８Ｄと、第５パッド３７Ｅと第１電極３８Ａを接続する第１ワイヤー３９Ａと、第６パッド３７Ｆと第２電極３８Ｂを接続する第２ワイヤー３９Ｂと、第７パッド３７Ｇと第３電極３８Ｃを接続する第３ワイヤー３９Ｃと、第８パッド３７Ｈと第４電極３８Ｄを接続する第４ワイヤー３９Ｄから構成されている。
【００３１】
以下に、実施の形態２における半導体装置における第１半導体チップ３３と各スペーサ３４Ａ，３４Ｂを一体で同時に形成する方法について説明する。
上述した実施の形態１の半導体装置と同様に、複数の素子からなる第１半導体チップ３３と第１半導体チップ３３の両側に隣接して設けられている第１スペーサ３４Ａ，第２スペーサ３４Ｂは、第１半導体チップ３３，第１スペーサ３４Ａ，第２スペーサ３４Ｂの寸法（特に、水平方向における幅）を予め決定して、拡散工程において同時に製造され、拡散工程後のバックグラインド工程で、第１半導体チップ３３，第１スペーサ３４Ａ，第２スペーサ３４Ｂの厚さが同一の厚さ（例えばｈ２）となるよう形成される。なお、第１半導体チップ３３と第１スペーサ３４Ａおよび第２スペーサ３４Ｂは、物理的には直接接続されているが、電気的には直接接続されていない。
【００３２】
また、第１スペーサ３４Ａおよび第２スペーサ３４Ｂの第１パッド３７Ａ，第２パッド３７Ｂ，第３パッド３７Ｃ，第４パッド３７Ｄは、１８０度回転されて基板３１と電気的に接続されている。これにより、第１半導体チップ３３の熱は、第１スペーサ３４Ａおよび第２スペーサ３４Ｂを介して放熱される。
【００３３】
なお、第１半導体チップ３３の両側に形成されている第１スペーサ３４Ａ，第２スペーサ３４Ｂの少なくとも一方を、第１半導体チップ３３と分離し、１８０度回転させて基板３１に設けることも可能とされている。
【００３４】
このように、第１半導体チップ３３，第１スペーサ３４Ａ，第２スペーサ３４Ｂの一体した寸法を予め決定することにより、第１半導体チップ３３と各スペーサ３４Ａ，３４Ｂを最適なチップサイズにすることが可能となり、半導体ウエハの拡散工程において第１半導体チップ３３と各スペーサ３４Ａ，３４Ｂの採れ数が最大になるように、大きさを決定することが可能となるため、２段積層型の半導体装置に非常に有効となる。また、この工法は積層する第２半導体チップ３６を１８０度回転させて放熱を基板３１へ伝えるのに有効である。
【００３５】
また、この各スペーサ３４Ａ，３４Ｂに予め必要となる抵抗やコンデンサー等の半導体素子を、拡散時に所望する値にセットして拡散することにより、スペーサ兼外付け部品としても使用が可能である。なお、第１半導体チップ３３とは基板３１上で接続を実施する。
【００３６】
以上のように本実施の形態１および２によれば、複数の素子からなる第１半導体チップ３（３３）と、放熱に使用されるパッド２１やコンデンサー，抵抗などの半導体素子２２を搭載したスペーサ３（第１スペーサ３４Ａおよび第２スペーサ３４Ｂ）が、第１半導体チップ３（３３）と半導体ウエハの拡散工程において同時に形成されていることにより、第２半導体チップ６（３６）を積層する際、平面的かつ立体的な個々の第１半導体チップ３（３３）およびスペーサ４（第１スペーサ３４Ａおよび第２スペーサ３４Ｂ）の位置合わせや、各々の部品の高さおよび幅などの寸法精度を精密に加工する手間を省略することが可能となり、迅速かつ簡単に第２半導体チップ６（３６）を積層させることが可能となるため、組立時の半導体装置の生産性を高めることができる。
【００３７】
また、実施の形態１および２によれば、第１半導体チップ３（３３）とスペーサ４（第１スペーサ３４Ａおよび第２スペーサ３４Ｂ）を最適なチップサイズにすることが可能となり、半導体ウエハの拡散工程において第１半導体チップ３（３３）とスペーサ４（第１スペーサ３４Ａおよび第２スペーサ３４Ｂ）の採れ数が最大になるように、大きさを決定することが可能となるため、２段積層型の半導体装置に非常に有効となる。
【００３８】
なお、実施の形態１および２では、基板１（３１）は、無機系（例えば、セラミック基板、ガラス基板）の組成物から形成されていたが、有機系（例えば、ポリイミド基板）の組成物や、無機系と有機系との複合により形成されてもよい。
【００３９】
また、実施の形態１および２では、基板１（３１）は単層基板に形成されていたが、複数層からなる基板でもよい。
また、実施の形態１および２では、片面に複数の配線パターンが形成された基板１（３１）が使用されていたが、両面に複数の配線パターンが形成された基板を使用してもよい。
【００４０】
また、実施の形態１および２では、半導体チップ３（３３）の電極部は基板１（３１）に対して上面に向いて設けられていたが、基板１（３１）の下面に向いて設けられてもよい。
【産業上の利用可能性】
【００４１】
本発明の半導体装置は、複数の素子からなる第１半導体チップと、放熱に使用されるパッドやコンデンサー，抵抗などの半導体素子を搭載したスペーサが、第１半導体チップと半導体ウエハの拡散工程において同時に形成されることにより、半導体装置の生産性を高めることができるという効果を有し、携帯電話，デジタルカメラ，ビデオカメラに代表されるモバイル機器、コンピュータ機器、デジタルＴＶ，ＰＤＰ，液晶ＴＶ等の映像機器、ビデオ，ＤＶＤ等の録音機器、または車載搭載用機器等に使用される半導体装置として有用である。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施の形態１における半導体装置の側面図である。
【図２】同半導体装置の斜視図である。
【図３】同半導体装置の第１半導体チップとスペーサの図である。
【図４】同半導体装置のスペーサの内部構成図である。
【図５】同半導体装置のスペーサの接続関係が示された内部構成図である。
【図６】同半導体装置のスペーサと第１半導体チップおよびスペーサの厚さ加工の工程図である。
【図７】本発明の実施の形態２における半導体装置の斜視図である。
【符号の説明】
【００４３】
１、３１          基板
３、３３          第１半導体チップ
４                スペーサ
６、３６          第２半導体チップ
２１              パッド
２２              半導体素子
３４Ａ            第１スペーサ
３４Ｂ            第２スペーサ
Ｘ                第１半導体チップ３とスペーサ４が敷設される方向（水平方向）
Ｙ                水平方向と垂直な方向（奥行き方向）
Ｍ                水平方向におけるスペーサの幅
Ｎ                第２半導体チップのワイヤーボンディング部分の幅
【図１】
2006013268.tif 000003
【図２】
2006013268.tif 000004
【図３】
2006013268.tif 000005
【図４】
2006013268.tif 000006
【図５】
2006013268.tif 000007
【図６】
2006013268.tif 000008
【図７】
2006013268.tif 000009