(57)【要約】【課題】システム運用中の主記憶装置に固定故障検出データを書き込まずに、かつ効率的にアドレス線の固定故障を特定することができること。【解決手段】任意のデータは、アドレスの誤り訂正符号を有し、データ読出部１０１は、複数のアドレス線の０固定故障を検出するアドレスである０固定故障検出アドレスおよび／または複数のアドレス線の１固定故障を検出するアドレスである１固定故障検出アドレスに基づいて主記憶装置３０から任意のデータを読み出し、誤り検出／訂正部１０２は、読み出された任意のデータが有する誤り訂正符号に基づいて０固定故障検出アドレスおよび／または１固定故障検出アドレスのビット誤りをそれぞれ検出／訂正し、固定故障判定部１０３は、誤り検出／訂正部１０２による誤り検出／訂正結果に基づいてアドレス線の０固定故障または１固定故障を判定する。【選択図】        図１
2006139498.tif 000002
【特許請求の範囲】
【請求項１】
複数のアドレス線からなるアドレスバスを介して指定されたアドレスに基づいてメモリに任意のデータを書き込み、または前記メモリから前記任意のデータを読み出す制御装置であって、
前記任意のデータは、前記アドレスの誤り訂正符号を有し、
前記アドレス線の固定故障を検出するアドレスである固定故障検出アドレスに基づいて前記メモリから前記任意のデータを読み出すデータ読出手段と、
前記読み出された任意のデータが有する前記誤り訂正符号に基づいて前記固定故障検出アドレスのビット誤りを検出／訂正する誤り検出／訂正手段と、
前記誤り検出／訂正手段による誤り検出／訂正結果に基づいて前記アドレス線の０固定故障または１固定故障を判定する固定故障判定手段と、
を備えたことを特徴とする制御装置。
【請求項２】
前記アドレスバスは、同一の前記アドレス線を介して行アドレスと列アドレスにより前記アドレスを時分割で指定し、
前記固定故障検出アドレスは、前記アドレス線に対応する前記行アドレスおよび／または前記列アドレスの任意の１ビットを“１”とし、その他の全ビットを“０”としたアドレスである第１の０固定故障検出アドレスと、全てのビットを“０”とした第２の０固定故障検出アドレスと、前記アドレス線に対応する前記行アドレスおよび／または前記列アドレスの任意の１ビットを“０”とし、その他の全ビットを“１”としたアドレスである第１の１固定故障検出アドレスと、全てのビットを“１”とした第２の１固定故障検出アドレスと、を有することを特徴とする請求項１に記載の制御装置。
【請求項３】
前記誤り訂正符号は、１ビットの誤り訂正が可能で、２ビットの誤り検出が可能であることを特徴とする請求項１に記載の制御装置。
【請求項４】
前記データ読出手段は、前記第１の０固定故障検出アドレスおよび前記第２の０固定故障検出アドレスから前記任意のデータを読み出し、
前記誤り検出／訂正手段は、前記読み出された任意のデータが有する前記誤り訂正符号に基づいて前記第１の０固定故障検出アドレスおよび前記第２の０固定故障検出アドレスのビット誤りをそれぞれ検出／訂正し、
前記固定故障判定手段は、前記第１の０固定故障検出アドレスおよび前記第２の０固定故障検出アドレスのいずれか一方が前記アドレス線に対応するビットにおいて１ビット誤りを有し、他方がビット誤りを有していない場合で、該１ビット誤りの訂正が０から１であるときに前記アドレス線は１固定故障であり、該１ビット誤りの訂正が１から０であるときに前記アドレス線は０固定故障であると判定することを特徴とする請求項１、２または３に記載の制御装置。
【請求項５】
前記データ読出手段は、前記第１の１固定故障検出アドレスおよび前記第２の１固定故障検出アドレスから前記任意のデータを読み出し、
前記誤り検出／訂正手段は、前記読み出された任意のデータが有する前記誤り訂正符号に基づいて前記第１の１固定故障検出アドレスおよび前記第２の１固定故障検出アドレスのビット誤りをそれぞれ検出／訂正し、
前記固定故障判定手段は、前記第１の１固定故障検出アドレスおよび前記第２の１固定故障検出アドレスのいずれか一方が前記アドレス線に対応するビットにおいて１ビット誤りを有し、他方がビット誤りを有していない場合で、該１ビット誤りの訂正が０から１であるときに前記アドレス線は１固定故障であり、該１ビット誤りの訂正が１から０であるときに前記アドレス線は０固定故障であると判定することを特徴とする請求項１、２または３に記載の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、制御装置に関し、特にシステム運用中の主記憶装置に固定故障検出データを書き込まずに、かつ効率的にアドレス線の固定故障を特定することができる制御装置に関するものである。
【背景技術】
【０００２】
従来、複数のアドレス線からなるアドレスバスを介して指定されたアドレスに基づいてメモリに任意のデータを書き込み、またはメモリから任意のデータを読み出す制御装置が知られている。かかる制御装置において、アドレス線の固定故障を検出する場合にはアドレスバスを介してメモリに固定故障検出データを少なくとも一度書き込んだ後にメモリから固定故障検出データを読み出して、読出したデータからアドレス線に短絡、断線などの異常が生じたことを検出する。例えば、特許文献１では、メモリの複数のアドレス線のうち少なくとも１本に２進化符号の“１”を印加してアドレスに固定故障検出データを書き込んだ後に複数のアドレスからデータを読み出して短絡、断線などによるアドレス線の固定故障を短時間で検出できる従来技術が開示されている。
【０００３】
【特許文献１】特開昭６３−２３９５４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１の従来技術では、メモリの複数のアドレス線のうち少なくとも１本に２進化符号の“１”を印加してアドレスに固定故障検出データを書き込んだ後に複数のアドレスのデータを読み出して、読み出したデータからアドレス線に短絡、断線などによるアドレス線の固定故障を短時間で検出できる。しかし、特許文献１の従来技術では、アドレス線の固定故障を検出するためには、アドレス線の固定故障の有無に係らずシステム運用中の主記憶装置に固定故障検出データを書き込まなければならないという課題があった。これを避けるためには、アドレス線の固定故障を検出する間は、主記憶装置のデータを他の記憶装置に退避させるなどの作業が発生し、効率的でないという課題があった。
【０００５】
この発明は、上述した従来技術による問題点を解消するためになされたものであり、システム運用中の主記憶装置に固定故障検出データを書き込まずに、かつ効率的にアドレス線の固定故障を特定することができる制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するため、請求項１の発明に係る制御装置は、複数のアドレス線からなるアドレスバスを介して指定されたアドレスに基づいてメモリに任意のデータを書き込み、または前記メモリから前記任意のデータを読み出す制御装置であって、前記任意のデータは、前記アドレスの誤り訂正符号を有し、前記アドレス線の固定故障を検出するアドレスである固定故障検出アドレスに基づいて前記メモリから前記任意のデータを読み出すデータ読出手段と、前記読み出された任意のデータが有する前記誤り訂正符号に基づいて前記固定故障検出アドレスのビット誤りを検出／訂正する誤り検出／訂正手段と、前記誤り検出／訂正手段による誤り検出／訂正結果に基づいて前記アドレス線の０固定故障または１固定故障を判定する固定故障判定手段と、を備えたことを特徴とする。
【０００７】
この請求項１の発明によれば、任意のデータは、アドレスの誤り訂正符号を有し、アドレス線の固定故障を検出するアドレスである固定故障検出アドレスに基づいてメモリから任意のデータを読み出し、読み出された任意のデータが有する誤り訂正符号に基づいて固定故障検出アドレスのビット誤りを検出／訂正し、誤り検出／訂正結果に基づいてアドレス線の０固定故障または１固定故障を判定することとしたので、制御装置は、システム運用中の主記憶装置に固定故障検出データを書き込まずに、かつ効率的にアドレス線の固定故障を特定することができる。
【０００８】
また、請求項２の発明に係る制御装置は、請求項１の発明において、前記アドレスバスは、同一の前記アドレス線を介して行アドレスと列アドレスにより前記アドレスを時分割で指定し、前記固定故障検出アドレスは、前記アドレス線に対応する前記行アドレスおよび／または前記列アドレスの任意の１ビットを“１”とし、その他の全ビットを“０”としたアドレスである第１の０固定故障検出アドレスと、全てのビットを“０”とした第２の０固定故障検出アドレスと、前記アドレス線に対応する前記行アドレスおよび／または前記列アドレスの任意の１ビットを“０”とし、その他の全ビットを“１”としたアドレスである第１の１固定故障検出アドレスと、全てのビットを“１”とした第２の１固定故障検出アドレスと、を有することを特徴とする。
【０００９】
この請求項２の発明によれば、アドレスバスは、同一のアドレス線を介して行アドレスと列アドレスによりアドレスを時分割で指定し、固定故障検出アドレスは、アドレス線に対応する行アドレスおよび／または列アドレスの任意の１ビットを“１”とし、その他の全ビットを“０”としたアドレスである第１の０固定故障検出アドレスと、全てのビットを“０”とした第２の０固定故障検出アドレスと、アドレス線に対応する行アドレスおよび／または列アドレスの任意の１ビットを“０”とし、その他の全ビットを“１”としたアドレスである第１の１固定故障検出アドレスと、全てのビットを“１”とした第２の１固定故障検出アドレスと、を有することとしたので、制御装置は、０固定故障または１固定故障を検出する固定故障検出アドレスを容易に生成することができる。
【００１０】
また、請求項３の発明に係る制御装置は、請求項１の発明において、前記誤り訂正符号は、１ビットの誤り訂正が可能で、２ビットの誤り検出が可能であることを特徴とする。
【００１１】
この請求項３の発明によれば、誤り訂正符号は、１ビットの誤り訂正が可能で、２ビットの誤り検出が可能であることとしたので、制御装置は、０固定故障検出アドレスまたは１固定故障検出アドレスから任意のデータを読み出すだけでアドレス線の０固定故障または１固定故障を検出することができる。
【００１２】
また、請求項４の発明に係る制御装置は、請求項１、２または３の発明において、前記データ読出手段は、前記第１の０固定故障検出アドレスおよび前記第２の０固定故障検出アドレスから前記任意のデータを読み出し、前記誤り検出／訂正手段は、前記読み出された任意のデータが有する前記誤り訂正符号に基づいて前記第１の０固定故障検出アドレスおよび前記第２の０固定故障検出アドレスのビット誤りをそれぞれ検出／訂正し、前記固定故障判定手段は、前記第１の０固定故障検出アドレスおよび前記第２の０固定故障検出アドレスのいずれか一方が前記アドレス線に対応するビットにおいて１ビット誤りを有し、他方がビット誤りを有していない場合で、該１ビット誤りの訂正が０から１であるときに前記アドレス線は１固定故障であり、該１ビット誤りの訂正が１から０であるときに前記アドレス線は０固定故障であると判定することを特徴とする。
【００１３】
この請求項４の発明によれば、第１の０固定故障検出アドレスおよび第２の０固定故障検出アドレスから任意のデータを読み出し、読み出された任意のデータが有する誤り訂正符号に基づいて第１の０固定故障検出アドレスおよび第２の０固定故障検出アドレスのビット誤りをそれぞれ検出／訂正し、第１の０固定故障検出アドレスおよび第２の０固定故障検出アドレスのいずれか一方がアドレス線に対応するビットにおいて１ビット誤りを有し、他方がビット誤りを有していない場合で、１ビット誤りの訂正が０から１であるときにアドレス線は１固定故障であり、１ビット誤りの訂正が１から０であるときにアドレス線は０固定故障であると判定することとしたので、制御装置は、誤り検出／訂正結果から容易に、かつ効率よくアドレス線の固定故障を特定することができる。
【００１４】
また、請求項５の発明に係る制御装置は、請求項１、２または３の発明において、前記データ読出手段は、前記第１の１固定故障検出アドレスおよび前記第２の１固定故障検出アドレスから前記任意のデータを読み出し、前記誤り検出／訂正手段は、前記読み出された任意のデータが有する前記誤り訂正符号に基づいて前記第１の１固定故障検出アドレスおよび前記第２の１固定故障検出アドレスのビット誤りをそれぞれ検出／訂正し、前記固定故障判定手段は、前記第１の１固定故障検出アドレスおよび前記第２の１固定故障検出アドレスのいずれか一方が前記アドレス線に対応するビットにおいて１ビット誤りを有し、他方がビット誤りを有していない場合で、該１ビット誤りの訂正が０から１であるときに前記アドレス線は１固定故障であり、該１ビット誤りの訂正が１から０であるときに前記アドレス線は０固定故障であると判定することを特徴とする。
【００１５】
この請求項５の発明によれば、第１の１固定故障検出アドレスおよび第２の１固定故障検出アドレスから任意のデータを読み出し、読み出された任意のデータが有する誤り訂正符号に基づいて第１の１固定故障検出アドレスおよび第２の１固定故障検出アドレスのビット誤りをそれぞれ検出／訂正し、第１の１固定故障検出アドレスおよび第２の１固定故障検出アドレスのいずれか一方がアドレス線に対応するビットにおいて１ビット誤りを有し、他方がビット誤りを有していない場合で、１ビット誤りの訂正が０から１であるときにアドレス線は１固定故障であり、１ビット誤りの訂正が１から０であるときにアドレス線は０固定故障であると判定することとしたので、制御装置は、誤り検出／訂正結果から容易に、かつ効率よくアドレス線の固定故障を特定することができる。
【発明の効果】
【００１６】
請求項１の発明によれば、任意のデータは、アドレスの誤り訂正符号を有し、アドレス線の固定故障を検出するアドレスである固定故障検出アドレスに基づいてメモリから任意のデータを読み出し、読み出された任意のデータが有する誤り訂正符号に基づいて固定故障検出アドレスのビット誤りを検出／訂正し、誤り検出／訂正結果に基づいてアドレス線の０固定故障または１固定故障を判定するよう構成したので、制御装置は、システム運用中の主記憶装置に固定故障検出データを書き込まずに、かつ効率的にアドレス線の固定故障を特定することができるという効果を奏する。
【００１７】
また、請求項２の発明によれば、アドレスバスは、同一のアドレス線を介して行アドレスと列アドレスによりアドレスを時分割で指定し、固定故障検出アドレスは、アドレス線に対応する行アドレスおよび／または列アドレスの任意の１ビットを“１”とし、その他の全ビットを“０”としたアドレスである第１の０固定故障検出アドレスと、全てのビットを“０”とした第２の０固定故障検出アドレスと、アドレス線に対応する行アドレスおよび／または列アドレスの任意の１ビットを“０”とし、その他の全ビットを“１”としたアドレスである第１の１固定故障検出アドレスと、全てのビットを“１”とした第２の１固定故障検出アドレスと、を有するよう構成したので、制御装置は、０固定故障検出アドレスまたは１固定故障検出アドレスを容易に生成することができるという効果を奏する。
【００１８】
また、請求項３の発明によれば、誤り訂正符号は、１ビットの誤り訂正が可能で、２ビットの誤り検出が可能であるよう構成したので、制御装置は、０固定故障検出アドレスまたは１固定故障検出アドレスから任意のデータを読み出すだけでアドレス線の０固定故障または１固定故障を検出することができるという効果を奏する。
【００１９】
また、請求項４の発明によれば、第１の０固定故障検出アドレスおよび第２の０固定故障検出アドレスから任意のデータを読み出し、読み出された任意のデータが有する誤り訂正符号に基づいて第１の０固定故障検出アドレスおよび第２の０固定故障検出アドレスのビット誤りをそれぞれ検出／訂正し、第１の０固定故障検出アドレスおよび第２の０固定故障検出アドレスのいずれか一方がアドレス線に対応するビットにおいて１ビット誤りを有し、他方がビット誤りを有していない場合で、１ビット誤りの訂正が０から１であるときにアドレス線は１固定故障であり、１ビット誤りの訂正が１から０であるときにアドレス線は０固定故障であると判定するよう構成したので、制御装置は、誤り検出／訂正結果から容易に、かつ効率よくアドレス線の固定故障を特定することができるという効果を奏する。
【００２０】
また、請求項５の発明によれば、第１の１固定故障検出アドレスおよび第２の１固定故障検出アドレスから任意のデータを読み出し、読み出された任意のデータが有する誤り訂正符号に基づいて第１の１固定故障検出アドレスおよび第２の１固定故障検出アドレスのビット誤りをそれぞれ検出／訂正し、第１の１固定故障検出アドレスおよび第２の１固定故障検出アドレスのいずれか一方がアドレス線に対応するビットにおいて１ビット誤りを有し、他方がビット誤りを有していない場合で、１ビット誤りの訂正が０から１であるときにアドレス線は１固定故障であり、１ビット誤りの訂正が１から０であるときにアドレス線は０固定故障であると判定するよう構成したので、制御装置は、誤り検出／訂正結果から容易に、かつ効率よくアドレス線の固定故障を特定することができるという効果を奏する。
【発明を実施するための最良の形態】
【００２１】
以下に添付図面を参照して、この発明に係る制御装置の好適な２つの実施例を詳細に説明する。実施例１は、本発明に係る制御装置をコンピュータに適用した場合について説明し、実施例２は、本発明に係る制御装置と同じ機能を有するアドレス線固定故障検出プログラムを実行する場合について説明する。
【実施例１】
【００２２】
本実施例１では、本発明に係る制御装置をコンピュータに適用した場合について説明する。ここでは、（１）コンピュータの制御装置、バス、主記憶装置の概要と特徴、（２）コンピュータの制御装置、バス、主記憶装置の構成、（３）固定故障検出アドレスによるパトロールチェックと固定故障の判定、（４）パトロールチェックの具体例、（５）アドレス線の固定故障検出手順の順番で説明する。
【００２３】
（１）コンピュータの制御装置、バス、主記憶装置の概要と特徴
まず、図１を参照して、本実施例１に係るコンピュータの制御装置、バス、主記憶装置の概要と特徴について説明する。図１は、本実施例１に係るコンピュータの制御装置、バス、主記憶装置の構成を示す機能ブロック図である。同図に示すように、本発明に直接係るコンピュータの制御装置１０、バス２０、主記憶装置３０の構成のみを示し、その他の構成については省いている。
【００２４】
本実施例１に係る制御装置１０は、複数のアドレス線からなるアドレスバスを介して指定されたアドレスに基づいて主記憶装置３０に任意のデータを書き込み、または主記憶装置３０から任意のデータを読み出すＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）であり、システム運用中の主記憶装置に固定故障検出データを書き込まずに、かつ効率的にアドレス線の固定故障を特定することができることを特徴とする。
【００２５】
また、任意のデータは、アドレスの誤り訂正符号を有し、データ読出部１０１は、複数のアドレス線の０固定故障を検出するアドレスである０固定故障検出アドレスおよび／または複数のアドレス線の１固定故障を検出するアドレスである１固定故障検出アドレスに基づいて主記憶装置３０から任意のデータを読み出し、誤り検出／訂正部１０２は、読み出された任意のデータが有する誤り訂正符号に基づいて０固定故障検出アドレスおよび／または１固定故障検出アドレスのビット誤りを検出／訂正し、固定故障判定部１０３は、誤り検出／訂正結果に基づいてアドレス線の０固定故障または１固定故障を判定することとしたので、システム運用中の主記憶装置に固定故障検出データを書き込まずに、かつ効率的にアドレス線の固定故障を特定することができる。
【００２６】
なお、アドレスバス２０２は、図１に示すように同一のアドレス線を介して行アドレスと列アドレスによりアドレスを時分割で指定する。また、誤り訂正符号は、１ビットの誤り訂正が可能で、２ビットの誤り検出が可能であり、例えばハミング符号である。
【００２７】
（２）コンピュータの制御装置、バス、主記憶装置の構成
図１を参照して、本実施例１に係るコンピュータの制御装置１０、バス２０、主記憶装置３０の構成について説明する。制御装置１０は、コンピュータ１の全体を制御するＣＰＵであり、データ読出部１０１、誤り検出／訂正部１０２、固定故障判定部１０３、固定故障検出アドレス生成部１０４を有する。
【００２８】
データ読出部１０１は、アドレス線の０固定故障を検出するアドレスである０固定故障検出アドレスおよび／またはアドレス線の１固定故障を検出するアドレスである１固定故障検出アドレスに基づいて主記憶装置３０から任意のデータを読み出す読出部である。また、誤り検出／訂正部１０２は、データ読出部１０１によって読み出された任意のデータが有する誤り訂正符号に基づいて０固定故障検出アドレスおよび／または１固定故障検出アドレスのビット誤りを検出／訂正する検出／訂正部である。
【００２９】
固定故障判定部１０３は、誤り検出／訂正部１０２による誤り検出／訂正結果に基づいてアドレス線の０固定故障または１固定故障を判定する判定部である。また、固定故障検出アドレス生成部１０４は、アドレスバス２０２を介して主記憶装置３０から０固定故障検出アドレスおよび１固定故障検出アドレスを含む固定故障検出アドレスを生成する生成部である。なお、固定故障検出アドレスについては別途詳細に説明する。
【００３０】
バス２０は、制御装置１０と主記憶装置３０との間のデータの伝送を行う伝送部であり、コントロールバス２０１、アドレスバス２０２、データバス２０３を有する。コントロールバス２０１は、主記憶装置３０にデータの読出し、書込みなどの制御データを伝送するバスであり、例えば、コントロールバスは、４ビットであれば、４本のコントロール線を有する。
【００３１】
アドレスバス２０２は、主記憶装置３０に読出し、書込みを行うデータのアドレスを指定するバスであり、例えば、アドレスバスは、３２ビットであれば、３２本のアドレス線を有する。ただし、本実施例１では、アドレスバスは、同一のアドレス線を介して行アドレスと列アドレスによりアドレスを時分割で指定し、１５ビットである。また、データバス２０３は、制御装置１０から主記憶装置３０に書込むデータを伝送し、主記憶装置３０から制御装置１０へ読出すデータを伝送するバスである。ここで、図２を参照して、図１に示すアドレスバス２０２およびデータバス２０３が伝送するアドレスおよびデータの構造について説明する。図２は、図１に示すアドレスバス２０２およびデータバス２０３が伝送するアドレスおよびデータの構造を示す図である。
【００３２】
同図に示すように、アドレスは１５ビット、データは３２ビットである。データには、データの誤り訂正符号６ビットとアドレスの誤り訂正符号５ビットが付加されている。データの誤り訂正符号６ビットとアドレスの誤り訂正符号５ビットは、例えば、１ビット誤り訂正可能であり、２ビット誤り検出可能なハミング符号である。なお、本実施例１では、データの誤り訂正符号については、直接本発明に係わりがないので、これ以降、誤り訂正符号といった場合は、アドレスの誤り訂正符号のことである。
【００３３】
図１の説明に戻ると、主記憶装置３０は、制御装置１０の要求に基づいてプログラムやデータなどを記憶する記憶装置であり、制御回路３０１、デコーダ３０２、Ｉ／Ｏ回路３０３、記憶部３０４を有する。制御回路３０１は、コントロールバス２０１を介して制御装置１０から書込み、読出しなどの制御要求を受けて、デコーダ３０２、Ｉ／Ｏ回路３０３を制御する。
【００３４】
デコーダ３０２は、アドレスバス２０２を介して制御装置１０から伝送されたアドレスに基づいて記憶部３０４の物理的な行、列を特定し、記憶部３０４の該当する記憶素子の位置を割り出す。また、Ｉ／Ｏ回路３０３は、データバス２０３を介して伝送されるデータを記憶部３０４に書き込む、または記憶部３０４から読み出す入出力回路である。また、記憶部３０４は、データを電気信号として記憶する記憶素子を二次元配列に配列した記憶部であり、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などの記憶素子から構成される。
【００３５】
（３）固定故障検出アドレスによるパトロールチェックと固定故障の判定
次に、図３、図４を参照して、図１に示す固定故障検出アドレス生成部１０４が生成する固定故障検出アドレスによるパトロールチェックの一例について説明する。図３は、図１に示す固定故障検出アドレス生成部１０４が生成する０固定故障検出アドレスによるパトロールチェックの一例を示す図である。また、図４は、図１に示す固定故障検出アドレス生成部１０４が生成する１固定故障検出アドレスによるパトロールチェックの一例を示す図である。
【００３６】
図３と図４に基づくパトロールチェックの手順は同じである。ここでは、まず、図３に基づくパトロールチェックについて詳細に説明する。図３の横軸は、行アドレスと列アドレスからなる。行アドレスは、Ａ０〜Ａ８の９ビットのアドレスである。また、列アドレスは、Ａ０〜Ａ１４の１５ビットのアドレスである。なお、１５ビットの列アドレスのうちＡ１３およびＡ１４の２ビットは、バンク指定ビットである。また、列アドレスと行アドレスは、ビットＡ０〜Ａ８が重なっている。前述したように、本実施例１のアドレスバス２０２は、同一のアドレス線を介して行アドレスと列アドレスによりアドレスを時分割で指定する。
【００３７】
図３の縦軸は、１７の０固定故障検出アドレスである。０固定故障検出アドレスは、０固定故障を検出するアドレス線に対応する行アドレスまたは列アドレスの任意の１ビットを“１”とし、その他の全ビットを“０”としたアドレスである第１の０固定故障検出アドレスＡＤｉ（ｉ＝０〜１４）と、全てのビットを“０”とした第２の０固定故障検出アドレスＡＤＺと、０固定故障を検出するアドレス線に対応する行アドレスおよび／または列アドレスの任意の１ビットを“１”とし、その他の全ビットを“０”としたアドレスである第３の０固定故障検出アドレスＡＤＺｉ（ｉ＝０〜１４）を有する。
【００３８】
図３の縦軸の第３の０固定故障検出アドレスＡＤＺ０は、ビットＡ０に対応するアドレス線の固定故障検出アドレスＡＤＺｉ（ｉ＝０）であり、行アドレスのビットＡ０と列アドレスのビットＡ０をそれぞれ“１”として、その他の全ビットを“０”とする。図３には、第３の０固定検出アドレスは、ＡＤＺ０だけが記載されているが、ビットＡ１〜Ａ１４に対応するアドレス線の固定故障検出アドレスＡＤＺｉ（ｉ＝１〜１４）が存在する。
【００３９】
具体的には、ビットＡ１に対応するアドレス線の第３の０固定検出アドレスＡＤＺｉ（ｉ＝１）は、ＡＤＺ１と表記し、行アドレスのビットＡ１と列アドレスのビットＡ１をそれぞれ“１”とし、その他の全ビットを“０”とする。このように、ビットＡ８に対応するアドレス線の第３の０固定検出アドレスＡＤＺ８までは、行アドレスと列アドレスが重なっているので、重なっている行アドレスと列アドレスの対応ビットを“１”とし、その他の全ビットを“０”として、第３の０固定故障検出アドレスＡＤＺｉ（ｉ＝０〜８）を指定する。
【００４０】
一方、ビットＡ９に対応するアドレス線の第３の０固定故障検出アドレスＡＤＺ９は、行アドレスと列アドレスが重なっていないので、列アドレスの１ビットＡ９だけを“１”として、その他の全ビットを“０”とする。このように、ビットＡ１４に対応するアドレス線の第３の０固定検出アドレスＡＤＺ１４までは、ビットＡ９に対応するアドレス線の第３の０固定検出アドレスＡＤＺ９と同じように第３の０固定故障検出アドレスＡＤＺｉ（ｉ＝９〜１４）を指定する。
【００４１】
図３を用いて、アドレス線の０固定検出を行うためには、次のように実施する。
（ａ）データ読出部１０１は、第１の０固定故障検出アドレスＡＤｉのデータを読み出す。
（ｂ）データ読出部１０１は、第１の０固定故障検出アドレスＡＤｉのデータの読み出しに連続して、第２の０固定故障検出アドレスＡＤＺのデータを読み出す。なお、第１の０固定故障検出アドレスＡＤｉのデータの読出しと第２の０固定故障検出アドレスＡＤＺのデータの読み出しを連続して行うのは、第１の０固定故障検出アドレスＡＤｉのデータの読出しと第２の０固定故障検出アドレスＡＤＺのデータの読み出しの間にデータの書き込みが行われると、メモリの状態が変わって正確な固定故障の判定ができないからである。
（ｃ）誤り検出／訂正部１０２は、（ａ）、（ｂ）で読み出されたデータの誤り訂正符号に基づいて第１の０固定故障検出アドレスＡＤｉおよび第２の０固定故障検出アドレスＡＤＺの誤りを検出／訂正する。
（ｄ）固定故障判定部１０３は、（ｃ）の誤り訂正符号の誤り検出／訂正結果に基づいてｉ本目のアドレス線の０固定故障または１固定故障を判定する。
（ｅ）制御部１０は、第１の０固定故障検出アドレスＡＤｉと第２の０固定アドレスＡＤＺを対にしてｉ＝０〜１４まで繰り返しデータを読み出して、１５本の全てのアドレス線の０固定故障または１固定故障を判定する。
【００４２】
図４の横軸は、図３の場合同様に、行アドレスと列アドレスからなる。行アドレスは、Ａ０〜Ａ８の９ビットのアドレスである。また、列アドレスは、Ａ０〜Ａ１４の１５ビットのアドレスである。なお、１５ビットの列アドレスのうちＡ１３およびＡ１４の２ビットは、バンク指定ビットである。また、列アドレスと行アドレスは、ビットＡ０〜Ａ８が重なっている。前述したように、本実施例１のアドレスバス２０２は、同一のアドレス線を介して行アドレスと列アドレスによりアドレスを時分割で指定する。
【００４３】
図４の縦軸は、１７の１固定故障検出アドレスである。１固定故障検出アドレスは、１固定故障を検出するアドレス線に対応する行アドレスまたは列アドレスの任意の１ビットを“０”とし、その他の全ビットを“１”としたアドレスである第１の１固定故障検出アドレスａｄｉ（ｉ＝０〜１４）と、全てのビットを“１”とした第２の１固定故障検出アドレスａｄｃと、１固定故障を検出するアドレス線に対応する行アドレスおよび／または列アドレスの任意の１ビットを“０”とし、その他の全ビットを“１”としたアドレスである第３の１固定故障検出アドレスａｄｃｉ（ｉ＝０〜１４）を有する。
【００４４】
図４の縦軸の第３の１固定故障検出アドレスａｄｃ０は、ビットＡ０に対応するアドレス線の固定故障検出アドレスａｄｃｉ（ｉ＝０）であり、行アドレスのビットＡ０と列アドレスのビットＡ０をそれぞれ“０”として、その他の全ビットを“１”とする。図４には、第３の１固定検出アドレスは、ａｄｃ０だけが記載されているが、ビットＡ１〜Ａ１４に対応するアドレス線の固定故障検出アドレスａｄｃｉ（ｉ＝１〜１４）が存在する。
【００４５】
具体的には、ビットＡ１に対応するアドレス線の第３の１固定検出アドレスａｄｃｉ（ｉ＝１）は、ａｄｃ１と表記し、行アドレスのビットＡ１と列アドレスのビットＡ１をそれぞれ“０”とし、その他の全ビットを“１”とする。このように、ビットＡ８に対応するアドレス線の第３の１固定検出アドレスａｄｃ８までは、行アドレスと列アドレスが重なっているので、重なっている行アドレスと列アドレスの対応ビットを“１”とし、その他の全ビットを“０”として、第３の１固定故障検出アドレスａｄｃｉ（ｉ＝０〜８）を指定する。
【００４６】
一方、ビットＡ９に対応するアドレス線の第３の１固定故障検出アドレスａｄｃ９は、行アドレスと列アドレスが重なっていないので、列アドレスの１ビットＡ９だけを“１”として、その他の全ビットを“０”とする。このように、ビットＡ１４に対応するアドレス線の第３の１固定検出アドレスａｄｃ１４までは、ビットＡ９に対応するアドレス線の第３の１固定検出アドレスａｄｃ９と同じように第３の１固定故障検出アドレスａｄｃｉ（ｉ＝９〜１４）を指定する。
【００４７】
図４を用いて、アドレス線の１固定検出を行うためには、次のように実施する。
（ａ）データ読出部１０１は、第１の１固定故障検出アドレスａｄｉのデータを読み出す。
（ｂ）データ読出部１０１は、第１の１固定故障検出アドレスａｄｉのデータの読み出しに連続して、第２の１固定故障検出アドレスａｄｃのデータを読み出す。なお、第１の１固定故障検出アドレスａｄｉのデータの読出しと第２の１固定故障検出アドレスａｄｃのデータの読み出しを連続して行うのは、第１の１固定故障検出アドレスａｄｉのデータの読出しと第２の１固定故障検出アドレスａｄｃのデータの読み出しの間にデータの書き込みが行われると、メモリの状態が変わって正確な固定故障の判定ができないからである。
（ｃ）誤り検出／訂正部１０２は、（ａ）、（ｂ）で読み出されたデータの誤り訂正符号に基づいて第１の１固定故障検出アドレスａｄｉおよび第２の１固定故障検出アドレスａｄｃを検出／訂正する。
（ｄ）固定故障判定部１０３は、（ｃ）の誤り訂正符号の誤り検出／訂正結果に基づいてｉ本目のアドレス線の０固定故障または１固定故障を判定する。
（ｅ）制御部１０は、第１の１固定故障検出アドレスａｄｉと第２の１固定アドレスａｄｃを対にしてｉ＝０〜１４まで繰り返しデータを読み出して、１５本の全てのアドレス線の０固定故障または１固定故障を判定する。
【００４８】
このように、固定故障判定部１０３は、主記憶装置３０から（アドレス線の本数×固定故障検出アドレスの数）の任意のデータ、例えば、アドレス線が１５本であれば、１５×４＝６０の任意のデータを読み出すことによりアドレス線の０固定故障または１固定故障を判定することができるので、制御部１０は、容易に、かつ効率よくアドレス線の固定故障を特定することができる。
【００４９】
次に、図５を参照して、図３または図４に示す固定故障検出アドレスによるパトロールチェックによる固定故障の判定基準について説明する。図５は、図３または図４に示す固定故障検出アドレスによるパトロールチェックによる固定故障の判定基準を示す図である。同図に示すように、固定故障判定部１０３は、Ｃ１〜Ｃ８の８つのケースについて固定故障として判定する。
【００５０】
誤り検出／訂正部１０２は、１ビットの誤り訂正が可能で、２ビットの誤り検出が可能な誤り訂正符号、例えばハミング符号を用いて、シンドロームから１ビット誤りを検出し、シンドロームに対応する誤りパターンから検出したビット誤りを訂正する。すなわち、１ビット誤りのあったビットを特定し、特定したビットの１ビット誤りを訂正する。一方、２ビット誤りについては、２ビット誤りを検出することはできるが、ビットの特定はできない。
【００５１】
固定故障判定部１０３は、第１の０固定故障検出アドレスおよび第２の０固定故障検出アドレスのいずれか一方がアドレス線に対応するビットにおいて１ビット誤りを有し、他方がビット誤りを有していない場合で、１ビット誤りの訂正が０から１であるときにアドレス線は１固定故障であり、１ビット誤りの訂正が１から０であるときにアドレス線は０固定故障であると判定する。また、第１の１固定故障検出アドレスおよび第２の１固定故障検出アドレスのいずれか一方がアドレス線に対応するビットにおいて１ビット誤りを有し、他方がビット誤りを有していない場合で、１ビット誤りの訂正が０から１であるときにアドレス線は１固定故障であり、１ビット誤りの訂正が１から０であるときに前記アドレス線は０固定故障であると判定する。また、固定故障判定部１０３は、誤り検出／訂正部１０２によって２ビット誤りが検出された場合は、誤り訂正符号にビット誤りがある可能性があるので、固定故障を判定しない。
【００５２】
（４）パトロールチェックの具体例
ここで、図６および図７を参照して、図３および図４に示す固定故障検出アドレスによるパトロールチェックの具体例について詳細に説明する。図６は、図３および図４に示す固定故障検出アドレスによるパトロールチェックについてアドレス線の固定故障後にメモリへの書込みがない場合の具体例を示す図である。また、図７は、図３および図４に示す固定故障検出アドレスによるパトロールチェックについてアドレス線の固定故障後にメモリへの書込みがあった場合の具体例を示す図である。図６および図７の項番は、以下に示す項番に対応している。
【００５３】
（４−１）行アドレスと列アドレスが重なり（ｉ＝０〜８）、０固定故障後に書き込みを行わず、図３によってパトロールチェックした場合
（ａ）データ読出部１０１は、アドレスＡＤｉ（ｉ＝０〜８）に対応するアドレス線が０固定故障した場合、アドレスＡＤｉを読むと、アドレスＡＤＺのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスＡＤｉとアドレスＡＤＺの誤り訂正符号からアドレス線に対応するビットが１ビット誤りであることを検出し、検出したビット誤りを１から０へ訂正する。
（ｂ）データ読出部１０１は、アドレスＡＤｉに対応するアドレス線が０固定故障した場合、アドレスＡＤＺを読むと、アドレスＡＤＺのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスＡＤＺとアドレスＡＤＺの誤り訂正符号からビット誤りなしを検出する。
（ｃ）したがって、固定故障判定部１０３は、図５のＣ３に示すように、（ａ）、（ｂ）の誤り検出／訂正結果から該当するアドレス線が０固定故障であると判定する。
【００５４】
（４−２）行アドレスと列アドレスが重なり（ｉ＝０〜８）、１固定故障後に書き込みを行わず、図３によってパトロールチェックした場合
（ａ）データ読出部１０１は、アドレスＡＤｉ（ｉ＝０〜８）に対応するアドレス線が１固定故障した場合、アドレスＡＤｉを読むと、アドレスＡＤＺｉ（ｉ＝０〜８）のデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスＡＤｉとアドレスＡＤＺｉの誤り訂正符号からアドレス線に対応するビットが１ビット誤りであることを検出し、検出したビット誤りを０から１へ訂正する。
（ｂ）データ読出部１０１は、アドレスＡＤｉに対応するアドレス線が１固定故障した場合、アドレスＡＤＺを読むと、アドレスＡＤＺｉのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスＡＤＺとアドレスＡＤＺｉの誤り訂正符号から２ビット誤りを検出する。
（ｃ）したがって、固定故障判定部１０３は、（ａ）、（ｂ）の誤り検出／訂正結果から、該当するアドレス線が１固定故障であるか否かを判定できない。
【００５５】
（４−３）行アドレスと列アドレスが重なり（ｉ＝０〜８）、０固定故障後に書き込みを行わず、図４によってパトロールチェックした場合
（ａ）データ読出部１０１は、アドレスａｄｉ（ｉ＝０〜８）に対応するアドレス線が０固定故障した場合、アドレスａｄｉを読むと、アドレスａｄｃｉ（ｉ＝０〜８）のデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスａｄｉとアドレスａｄｃｉの誤り訂正符号からアドレス線に対応するビットが１ビット誤りであることを検出し、検出したビット誤りを１から０へ訂正する。
（ｂ）データ読出部１０１は、アドレスａｄｉに対応するアドレス線が０固定故障した場合、アドレスａｄｃを読むと、アドレスａｄｃｉのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスａｄｃとアドレスａｄｃｉの誤り訂正符号から２ビット誤りを検出する。
（ｃ）したがって、固定故障判定部１０３は、（ａ）、（ｂ）の誤り検出／訂正結果から、該当するアドレス線が０固定故障であるか否かを判定できない。
【００５６】
（４−４）行アドレスと列アドレスが重なり（ｉ＝０〜８）、１固定故障後に書き込みを行わず、図４によってパトロールチェックした場合
（ａ）データ読出部１０１は、アドレスａｄｉ（ｉ＝０〜８）に対応するアドレス線が１固定故障した場合、アドレスａｄｉを読むと、アドレスａｄｃのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスａｄｉとアドレスａｄｃの誤り訂正符号からアドレス線に対応するビットが１ビット誤りであることを検出し、検出したビット誤りを０から１へ訂正する。
（ｂ）データ読出部１０１は、アドレスａｄｉに対応するアドレス線が１固定故障した場合、アドレスａｄｃを読むと、アドレスａｄｃのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスａｄｃとアドレスａｄｃの誤り訂正符号からビット誤りなしを検出する。
（ｃ）したがって、固定故障判定部１０３は、図５のＣ８に示すように、（ａ）、（ｂ）の誤り検出／訂正結果から該当するアドレス線が１固定故障であると判定する。
【００５７】
（４−５）行アドレスと列アドレスが重ならず（ｉ＝９〜１４）、０固定故障後に書き込みを行わず、図３によってパトロールチェックした場合
（ａ）データ読出部１０１は、アドレスＡＤｉ（ｉ＝９〜１４）に対応するアドレス線が０固定故障した場合、アドレスＡＤｉを読むと、アドレスＡＤＺのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスＡＤｉとアドレスＡＤＺの誤り訂正符号からアドレス線に対応するビットが１ビット誤りであることを検出し、検出したビット誤りを１から０へ訂正する。
（ｂ）データ読出部１０１は、アドレスＡＤｉに対応するアドレス線が０固定故障した場合、アドレスＡＤＺを読むと、アドレスＡＤＺのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスＡＤＺとアドレスＡＤＺの誤り訂正符号からビット誤りなしを検出する。
（ｃ）したがって、固定故障判定部１０３は、図５のＣ３に示すように、（ａ）、（ｂ）の誤り検出／訂正結果から該当するアドレス線が０固定故障であると判定する。
【００５８】
（４−６）行アドレスと列アドレスが重ならず（ｉ＝９〜１４）、１固定故障後に書き込みを行わず、図３によってパトロールチェックした場合
（ａ）データ読出部１０１は、アドレスＡＤｉ（ｉ＝９〜１４）に対応するアドレス線が１固定故障した場合、アドレスＡＤｉを読むと、アドレスＡＤｉのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスＡＤｉとアドレスＡＤｉの誤り訂正符号からビット誤りなしを検出する。
（ｂ）データ読出部１０１は、アドレスＡＤｉに対応するアドレス線が１固定故障した場合、アドレスＡＤＺを読むと、アドレスＡＤｉのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスＡＤＺとアドレスＡＤｉの誤り訂正符号からアドレス線に対応するビットが１ビット誤りであることを検出し、検出したビット誤りを０から１へ訂正する。
（ｃ）したがって、固定故障判定部１０３は、図５のＣ２に示すように、（ａ）、（ｂ）の誤り検出／訂正結果から該当するアドレス線が１固定故障であると判定する。
【００５９】
（４−７）行アドレスと列アドレスが重ならず（ｉ＝９〜１４）、０固定故障後に書き込みを行わず、図４によってパトロールチェックした場合
（ａ）データ読出部１０１は、アドレスａｄｉ（ｉ＝９〜１４）に対応するアドレス線が０固定故障した場合、アドレスａｄｉを読むと、アドレスａｄｉのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスａｄｉとアドレスａｄｉの誤り訂正符号からビット誤りなしを検出する。
（ｂ）データ読出部１０１は、アドレスａｄｉに対応するアドレス線が０固定故障した場合、アドレスａｄｃを読むと、アドレスａｄｉのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスａｄｃとアドレスａｄｉの誤り訂正符号からアドレス線に対応するビットが１ビット誤りであることを検出し、検出したビット誤りを１から０へ訂正する。
（ｃ）したがって、固定故障判定部１０３は、図５のＣ５に示すように、（ａ）、（ｂ）の誤り検出／訂正結果から、該当するアドレス線が０固定故障であると判定する。
【００６０】
（４−８）行アドレスと列アドレスが重ならず（ｉ＝９〜１４）、１固定故障後に書き込みを行わず、図４によってパトロールチェックした場合
（ａ）データ読出部１０１は、アドレスａｄｉ（ｉ＝９〜１４）に対応するアドレス線が１固定故障した場合、アドレスａｄｉを読むと、アドレスａｄｃのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスａｄｉとアドレスａｄｃの誤り訂正符号からアドレス線に対応するビットが１ビット誤りであることを検出し、検出したビット誤りを０から１へ訂正する。
（ｂ）データ読出部１０１は、アドレスａｄｉに対応するアドレス線が１固定故障した場合、アドレスａｄｃを読むと、アドレスａｄｃのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスａｄｃとアドレスａｄｃの誤り訂正符号からビット誤りなしを検出する。
（ｃ）したがって、固定故障判定部１０３は、図５のＣ８に示すように、（ａ）、（ｂ）の誤り検出／訂正結果から該当するアドレス線が１固定故障であると判定する。
【００６１】
（４−９）行アドレスと列アドレスが重なり（ｉ＝０〜８）、０固定故障後にアドレスＡＤｉに書き込みを行い、図３によってパトロールチェックした場合
（ａ）０固定故障後にアドレスＡＤｉ（ｉ＝０〜８）に書き込みを行ったので、アドレスＡＤＺにアドレスＡＤｉのデータとアドレスＡＤｉの誤り訂正符号が格納されている。
（ｂ）データ読出部１０１は、アドレスＡＤｉに対応するアドレス線が０固定故障した場合、アドレスＡＤｉを読むと、アドレスＡＤＺのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスＡＤｉとアドレスＡＤＺに格納されたアドレスＡＤｉの誤り訂正符号からビット誤りなしを検出する。
（ｃ）データ読出部１０１は、アドレスＡＤｉに対応するアドレス線が０固定故障した場合、アドレスＡＤＺを読むと、アドレスＡＤＺのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスＡＤＺとアドレスＡＤＺに格納されたＡＤｉの誤り訂正符号からアドレス線に対応するビットが１ビット誤りであることを検出し、検出したビット誤りを１から０へ訂正する。
（ｄ）したがって、固定故障判定部１０３は、図５のＣ１に示すように、（ｂ）、（ｃ）の誤り検出／訂正結果から該当するアドレス線が０固定故障であると判定する。
【００６２】
（４−１０）行アドレスと列アドレスが重なり（ｉ＝０〜８）、０固定故障後にアドレスＡＤＺに書き込みを行い、図３によってパトロールチェックした場合
（ａ）０固定故障後にアドレスＡＤＺに書き込みを行ったので、アドレスＡＤＺにアドレスＡＤＺのデータとアドレスＡＤＺの誤り訂正符号が格納されている。
（ｂ）データ読出部１０１は、アドレスＡＤｉ（ｉ＝０〜８）に対応するアドレス線が０固定故障した場合、アドレスＡＤｉを読むと、アドレスＡＤＺを読むので、誤り検出／訂正部１０２は、アドレスＡＤｉとアドレスＡＤＺに格納されたアドレスＡＤＺの誤り訂正符号からアドレス線に対応するビットが１ビット誤りであることを検出し、検出したビット誤りを１から０へ訂正する。
（ｃ）データ読出部１０１は、アドレスＡＤｉに対応するアドレス線が０固定故障した場合、アドレスＡＤＺを読むと、アドレスＡＤＺのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスＡＤＺとアドレスＡＤＺに格納されたＡＤＺの誤り訂正符号からビット誤りなしを検出する。
（ｄ）したがって、固定故障判定部１０３は、図５のＣ３に示すように、（ｂ）、（ｃ）の誤り検出／訂正結果から該当するアドレス線が０固定故障であると判定する。
【００６３】
（４−１１）行アドレスと列アドレスが重なり（ｉ＝０〜８）、０固定故障後にアドレスＡＤＺｉ（ｉ＝０〜８）に書き込みを行い、図３によってパトロールチェックした場合
（ａ）０固定故障後にアドレスＡＤＺｉに書き込みを行ったので、アドレスＡＤＺにアドレスＡＤＺｉのデータとアドレスＡＤＺｉの誤り訂正符号が格納されている。
（ｂ）データ読出部１０１は、アドレスＡＤｉ（ｉ＝０〜８）に対応するアドレス線が０固定故障した場合、アドレスＡＤｉを読むと、アドレスＡＤＺを読むので、誤り検出／訂正部１０２は、アドレスＡＤｉとアドレスＡＤＺに格納されたアドレスＡＤＺｉの誤り訂正符号からアドレス線に対応するビットが１ビット誤りであることを検出し、検出したビット誤りを１から０へ訂正する。
（ｃ）データ読出部１０１は、アドレスＡＤｉに対応するアドレス線が０固定故障した場合、アドレスＡＤＺを読むと、アドレスＡＤＺのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスＡＤＺとアドレスＡＤＺに格納されたＡＤＺｉの誤り訂正符号から２ビット誤りを検出する。
（ｄ）したがって、固定故障判定部１０３は、（ｂ）、（ｃ）の誤り検出／訂正結果から、該当するアドレス線が０固定故障であるか否かを判定できない。
【００６４】
（４−１２）行アドレスと列アドレスが重なり（ｉ＝０〜８）、１固定故障後にアドレスＡＤｉに書き込みを行い、図３によってパトロールチェックした場合
（ａ）１固定故障後にアドレスＡＤｉ（ｉ＝０〜８）に書き込みを行ったので、アドレスＡＤＺｉ（ｉ＝０〜８）にアドレスＡＤｉのデータとアドレスＡＤｉの誤り訂正符号が格納されている。
（ｂ）データ読出部１０１は、アドレスＡＤｉに対応するアドレス線が１固定故障した場合、アドレスＡＤｉを読むと、アドレスＡＤＺｉのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスＡＤｉとアドレスＡＤＺｉに格納されたアドレスＡＤｉの誤り訂正符号からビット誤りなしを検出する。
（ｃ）データ読出部１０１は、アドレスＡＤｉに対応するアドレス線が１固定故障した場合、アドレスＡＤＺを読むと、アドレスＡＤＺｉのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスＡＤＺとアドレスＡＤＺｉに格納されたＡＤｉの誤り訂正符号からアドレス線に対応するビットが１ビット誤りであることを検出し、検出したビット誤りを０から１へ訂正する。
（ｄ）したがって、固定故障判定部１０３は、図５のＣ２に示すように、（ｂ）、（ｃ）の誤り検出／訂正結果から該当するアドレス線が１固定故障であると判定する。
【００６５】
（４−１３）行アドレスと列アドレスが重なり（ｉ＝０〜８）、１固定故障後にアドレスＡＤＺに書き込みを行い、図３によってパトロールチェックした場合
（ａ）１固定故障後にアドレスＡＤＺに書き込みを行ったので、アドレスＡＤＺｉ（ｉ＝０〜８）にアドレスＡＤＺのデータとアドレスＡＤＺの誤り訂正符号が格納されている。
（ｂ）データ読出部１０１は、アドレスＡＤｉ（ｉ＝０〜８）に対応するアドレス線が１固定故障した場合、アドレスＡＤｉを読むと、アドレスＡＤＺｉを読むので、誤り検出／訂正部１０２は、アドレスＡＤｉとアドレスＡＤＺｉに格納されたアドレスＡＤＺの誤り訂正符号からアドレス線に対応するビットが１ビット誤りであることを検出し、検出したビット誤りを０から１へ訂正する。
（ｃ）データ読出部１０１は、アドレスＡＤｉに対応するアドレス線が１固定故障した場合、アドレスＡＤＺを読むと、アドレスＡＤＺｉのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスＡＤＺとアドレスＡＤＺｉに格納されたＡＤＺの誤り訂正符号からビット誤りなしを検出する。
（ｄ）したがって、固定故障判定部１０３は、図５のＣ４に示すように、（ｂ）、（ｃ）の誤り検出／訂正結果から該当するアドレス線が１固定故障であると判定する。
【００６６】
（４−１４）行アドレスと列アドレスが重なり（ｉ＝０〜８）、１固定故障後にアドレスＡＤＺｉに書き込みを行い、図３によってパトロールチェックした場合
（ａ）１固定故障後にアドレスＡＤＺｉ（ｉ＝０〜８）に書き込みを行ったので、アドレスＡＤＺｉにアドレスＡＤＺｉのデータとアドレスＡＤＺｉの誤り訂正符号が格納されている。
（ｂ）データ読出部１０１は、アドレスＡＤｉ（ｉ＝０〜８）に対応するアドレス線が１固定故障した場合、アドレスＡＤｉを読むと、アドレスＡＤＺｉを読むので、誤り検出／訂正部１０２は、アドレスＡＤｉとアドレスＡＤＺｉに格納されたアドレスＡＤＺｉの誤り訂正符号からアドレス線に対応するビットが１ビット誤りであることを検出し、検出したビット誤りを０から１へ訂正する。
（ｃ）データ読出部１０１は、アドレスＡＤｉに対応するアドレス線が１固定故障した場合、アドレスＡＤＺを読むと、アドレスＡＤＺｉのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスＡＤＺとアドレスＡＤＺｉに格納されたＡＤＺｉの誤り訂正符号から２ビット誤りを検出する。
（ｄ）したがって、固定故障判定部１０３は、（ｂ）、（ｃ）の誤り検出／訂正結果から、該当するアドレス線が１固定故障であるか否かを判定できない。
【００６７】
（４−１５）行アドレスと列アドレスが重なり（ｉ＝０〜８）、０固定故障後にアドレスａｄｉ（ｉ＝０〜８）に書き込みを行い、図４によってパトロールチェックした場合
（ａ）０固定故障後にアドレスａｄｉに書き込みを行ったので、アドレスａｄｃｉ（ｉ＝０〜８）にアドレスａｄｉのデータとアドレスａｄｉの誤り訂正符号が格納されている。
（ｂ）データ読出部１０１は、アドレスａｄｉに対応するアドレス線が０固定故障した場合、アドレスａｄｉを読むと、アドレスａｄｃｉのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスａｄｉとアドレスａｄｃｉに格納されたアドレスａｄｉの誤り訂正符号からビット誤りなしを検出する。
（ｃ）データ読出部１０１は、アドレスａｄｉに対応するアドレス線が０固定故障した場合、アドレスａｄｃを読むと、アドレスａｄｃｉのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスａｄｃとアドレスａｄｃｉに格納されたａｄｉの誤り訂正符号からアドレス線に対応するビットが１ビット誤りであることを検出し、検出したビット誤りを１から０へ訂正する。
（ｄ）したがって、固定故障判定部１０３は、図５のＣ５に示すように、（ｂ）、（ｃ）の誤り検出／訂正結果から該当するアドレス線が０固定故障であると判定する。
【００６８】
（４−１６）行アドレスと列アドレスが重なり（ｉ＝０〜８）、０固定故障後にアドレスａｄｃに書き込みを行い、図４によってパトロールチェックした場合
（ａ）０固定故障後にアドレスａｄｃに書き込みを行ったので、アドレスａｄｃｉ（ｉ＝０〜８）にアドレスａｄｃのデータとアドレスａｄｃの誤り訂正符号が格納されている。
（ｂ）データ読出部１０１は、アドレスａｄｉ（ｉ＝０〜８）に対応するアドレス線が０固定故障した場合、アドレスａｄｉを読むと、アドレスａｄｃｉを読むので、誤り検出／訂正部１０２は、アドレスａｄｉとアドレスａｄｃｉに格納されたアドレスａｄｃの誤り訂正符号からアドレス線に対応するビットが１ビット誤りであることを検出し、検出したビット誤りを１から０へ訂正する。
（ｃ）データ読出部１０１は、アドレスａｄｉに対応するアドレス線が０固定故障した場合、アドレスａｄｃを読むと、アドレスａｄｃｉのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスａｄｃとアドレスａｄｃｉに格納されたａｄｃの誤り訂正符号からビット誤りなしを検出する。
（ｄ）したがって、固定故障判定部１０３は、図５のＣ７に示すように、（ｂ）、（ｃ）の誤り検出／訂正結果から該当するアドレス線が０固定故障であると判定する。
【００６９】
（４−１７）行アドレスと列アドレスが重なり（ｉ＝０〜８）、０固定故障後にアドレスａｄｃｉ（ｉ＝０〜８）に書き込みを行い、図４によってパトロールチェックした場合
（ａ）０固定故障後にアドレスａｄｃｉに書き込みを行ったので、アドレスａｄｃｉにアドレスａｄｃｉのデータとアドレスａｄｃｉの誤り訂正符号が格納されている。
（ｂ）データ読出部１０１は、アドレスａｄｉ（ｉ＝０〜８）に対応するアドレス線が０固定故障した場合、アドレスａｄｉを読むと、アドレスａｄｃｉを読むので、誤り検出／訂正部１０２は、アドレスａｄｉとアドレスａｄｃｉに格納されたアドレスａｄｃｉの誤り訂正符号からアドレス線に対応するビットが１ビット誤りであることを検出し、検出したビット誤りを１から０へ訂正する。
（ｃ）データ読出部１０１は、アドレスａｄｉに対応するアドレス線が０固定故障した場合、アドレスａｄｃを読むと、アドレスａｄｃｉのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスａｄｃとアドレスａｄｃｉに格納されたａｄｃｉの誤り訂正符号から２ビット誤りを検出する。
（ｄ）したがって、固定故障判定部１０３は、（ｂ）、（ｃ）の誤り検出／訂正結果から、該当するアドレス線が０固定故障であるか否かを判定できない。
【００７０】
（４−１８）行アドレスと列アドレスが重なり（ｉ＝０〜８）、１固定故障後にアドレスａｄｉ（ｉ＝０〜８）に書き込みを行い、図４によってパトロールチェックした場合
（ａ）１固定故障後にアドレスａｄｉに書き込みを行ったので、アドレスａｄｃにアドレスａｄｉのデータとアドレスａｄｉの誤り訂正符号が格納されている。
（ｂ）データ読出部１０１は、アドレスａｄｉに対応するアドレス線が１固定故障した場合、アドレスａｄｉを読むと、アドレスａｄｃのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスａｄｉとアドレスａｄｃに格納されたアドレスａｄｉの誤り訂正符号からビット誤りなしを検出する。
（ｃ）データ読出部１０１は、アドレスａｄｉに対応するアドレス線が１固定故障した場合、アドレスａｄｃを読むと、アドレスａｄｃのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスａｄｃとアドレスａｄｃに格納されたａｄｉの誤り訂正符号からアドレス線に対応するビットが１ビット誤りであることを検出し、検出したビット誤りを０から１へ訂正する。
（ｄ）したがって、固定故障判定部１０３は、図５のＣ６に示すように、（ｂ）、（ｃ）の誤り検出／訂正結果から該当するアドレス線が１固定故障であると判定する。
【００７１】
（４−１９）行アドレスと列アドレスが重なり（ｉ＝０〜８）、１固定故障後にアドレスａｄｃに書き込みを行い、図４によってパトロールチェックした場合
（ａ）１固定故障後にアドレスａｄｃに書き込みを行ったので、アドレスａｄｃにアドレスａｄｃのデータとアドレスａｄｃの誤り訂正符号が格納されている。
（ｂ）データ読出部１０１は、アドレスａｄｉ（ｉ＝０〜８）に対応するアドレス線が１固定故障した場合、アドレスａｄｉを読むと、アドレスａｄｃを読むので、誤り検出／訂正部１０２は、アドレスａｄｉとアドレスａｄｃに格納されたアドレスａｄｃの誤り訂正符号からアドレス線に対応するビットが１ビット誤りであることを検出し、検出したビット誤りを０から１へ訂正する。
（ｃ）データ読出部１０１は、アドレスａｄｉに対応するアドレス線が１固定故障した場合、アドレスａｄｃを読むと、アドレスａｄｃのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスａｄｃとアドレスａｄｃに格納されたａｄｃの誤り訂正符号からビット誤りなしを検出する。
（ｄ）したがって、固定故障判定部１０３は、図５のＣ８に示すように、（ｂ）、（ｃ）の誤り検出／訂正結果から該当するアドレス線が１固定故障であると判定する。
【００７２】
（４−２０）行アドレスと列アドレスが重なり（ｉ＝０〜８）、１固定故障後にアドレスａｄｃｉ（ｉ＝０〜８）に書き込みを行い、図４によってパトロールチェックした場合
（ａ）１固定故障後にアドレスａｄｃｉに書き込みを行ったので、アドレスａｄｃにアドレスａｄｃｉのデータとアドレスａｄｃｉの誤り訂正符号が格納されている。
（ｂ）データ読出部１０１は、アドレスａｄｉ（ｉ＝０〜８）に対応するアドレス線が１固定故障した場合、アドレスａｄｉを読むと、アドレスａｄｃを読むので、誤り検出／訂正部１０２は、アドレスａｄｉとアドレスａｄｃに格納されたアドレスａｄｃｉの誤り訂正符号からアドレス線に対応するビットが１ビット誤りであることを検出し、検出したビット誤りを０から１へ訂正する。
（ｃ）データ読出部１０１は、アドレスａｄｉに対応するアドレス線が１固定故障した場合、アドレスａｄｃを読むと、アドレスａｄｃのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスａｄｃとアドレスａｄｃに格納されたａｄｃｉの誤り訂正符号から２ビット誤りを検出する。
（ｄ）したがって、固定故障判定部１０３は、（ｂ）、（ｃ）の誤り検出／訂正結果から、該当するアドレス線が１固定故障であるか否かを判定できない。
【００７３】
（４−２１）行アドレスと列アドレスが重ならず（ｉ＝９〜１４）、０固定故障後にアドレスＡＤｉ（ｉ＝９〜１４）に書き込みを行い、図３によってパトロールチェックした場合
（ａ）０固定故障後にアドレスＡＤｉに書き込みを行ったので、アドレスＡＤＺにアドレスＡＤｉのデータとアドレスＡＤｉの誤り訂正符号が格納されている。
（ｂ）データ読出部１０１は、アドレスＡＤｉに対応するアドレス線が０固定故障した場合、アドレスＡＤｉを読むと、アドレスＡＤＺのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスＡＤｉとアドレスＡＤＺに格納されたアドレスＡＤｉの誤り訂正符号からビット誤りなしを検出する。
（ｃ）データ読出部１０１は、アドレスＡＤｉに対応するアドレス線が０固定故障した場合、アドレスＡＤＺを読むと、アドレスＡＤＺのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスＡＤＺとアドレスＡＤＺに格納されたＡＤｉの誤り訂正符号からアドレス線に対応するビットが１ビット誤りであることを検出し、検出したビット誤りを０から１へ訂正する。
（ｄ）したがって、固定故障判定部１０３は、図５のＣ１に示すように、（ｂ）、（ｃ）の誤り検出／訂正結果から該当するアドレス線が０固定故障であると判定する。
【００７４】
（４−２２）行アドレスと列アドレスが重ならず（ｉ＝９〜１４）、０固定故障後にアドレスＡＤＺに書き込みを行い、図３によってパトロールチェックした場合
（ａ）０固定故障後にアドレスＡＤＺに書き込みを行ったので、アドレスＡＤＺにアドレスＡＤＺのデータとアドレスＡＤＺの誤り訂正符号が格納されている。
（ｂ）データ読出部１０１は、アドレスＡＤｉ（ｉ＝９〜１４）に対応するアドレス線が０固定故障した場合、アドレスＡＤｉを読むと、アドレスＡＤＺを読むので、誤り検出／訂正部１０２は、アドレスＡＤｉとアドレスＡＤＺに格納されたアドレスＡＤＺの誤り訂正符号からアドレス線に対応するビットが１ビット誤りであることを検出し、検出したビット誤りを１から０へ訂正する。
（ｃ）データ読出部１０１は、アドレスＡＤｉに対応するアドレス線が０固定故障した場合、アドレスＡＤＺを読むと、アドレスＡＤＺのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスＡＤＺとアドレスＡＤＺに格納されたＡＤＺの誤り訂正符号からビット誤りなしを検出する。
（ｄ）したがって、固定故障判定部１０３は、図５のＣ３に示すように、（ｂ）、（ｃ）の誤り検出／訂正結果から該当するアドレス線が０固定故障であると判定する。
【００７５】
（４−２３）行アドレスと列アドレスが重ならず（ｉ＝９〜１４）、１固定故障後にアドレスＡＤｉ（ｉ＝９〜１４）に書き込みを行い、図３によってパトロールチェックした場合
（ａ）１固定故障後にアドレスＡＤｉに書き込みを行ったので、アドレスＡＤＺｉ（ｉ＝９〜１４）にアドレスＡＤｉのデータとアドレスＡＤｉの誤り訂正符号が格納されている。
（ｂ）データ読出部１０１は、アドレスＡＤｉに対応するアドレス線が１固定故障した場合、アドレスＡＤｉを読むと、アドレスＡＤＺｉのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスＡＤｉとアドレスＡＤＺｉに格納されたアドレスＡＤｉの誤り訂正符号からビット誤りなしを検出する。
（ｃ）データ読出部１０１は、アドレスＡＤｉに対応するアドレス線が１固定故障した場合、アドレスＡＤＺを読むと、アドレスＡＤＺｉのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスＡＤＺとアドレスＡＤＺｉに格納されたＡＤｉの誤り訂正符号からアドレス線に対応するビットが１ビット誤りであることを検出し、検出したビット誤りを０から１へ訂正する。
（ｄ）したがって、固定故障判定部１０３は、図５のＣ２に示すように、（ｂ）、（ｃ）の誤り検出／訂正結果から該当するアドレス線が１固定故障であると判定する。
【００７６】
（４−２４）行アドレスと列アドレスが重ならず（ｉ＝９〜１４）、１固定故障後にアドレスＡＤＺに書き込みを行い、図４によってパトロールチェックした場合
（ａ）１固定故障後にアドレスＡＤＺに書き込みを行ったので、アドレスＡＤＺｉ（ｉ＝９〜１４）にアドレスＡＤＺのデータとアドレスＡＤＺの誤り訂正符号が格納されている。
（ｂ）データ読出部１０１は、アドレスＡＤｉ（ｉ＝９〜１４）に対応するアドレス線が１固定故障した場合、アドレスＡＤｉを読むと、アドレスＡＤＺｉを読むので、誤り検出／訂正部１０２は、アドレスＡＤｉとアドレスＡＤＺｉに格納されたアドレスＡＤＺの誤り訂正符号からアドレス線に対応するビットが１ビット誤りであることを検出し、検出したビット誤りを０から１へ訂正する。
（ｃ）データ読出部１０１は、アドレスＡＤｉに対応するアドレス線が１固定故障した場合、アドレスＡＤＺを読むと、アドレスＡＤＺｉのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスＡＤＺとアドレスＡＤＺｉに格納されたＡＤＺの誤り訂正符号からビット誤りなしを検出する。
（ｄ）したがって、固定故障判定部１０３は、図５のＣ４に示すように、（ｂ）、（ｃ）の誤り検出／訂正結果から該当するアドレス線が１固定故障であると判定する。
【００７７】
（４−２５）行アドレスと列アドレスが重ならず（ｉ＝９〜１４）、０固定故障後にアドレスａｄｉ（ｉ＝９〜１４）に書き込みを行い、図４によってパトロールチェックした場合
（ａ）０固定故障後にアドレスａｄｉに書き込みを行ったので、アドレスａｄｉにアドレスａｄｉのデータとアドレスａｄｉの誤り訂正符号が格納されている。
（ｂ）データ読出部１０１は、アドレスａｄｉに対応するアドレス線が０固定故障した場合、アドレスａｄｉを読むと、アドレスａｄｉのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスａｄｉとアドレスａｄｉに格納されたアドレスａｄｉの誤り訂正符号からビット誤りなしを検出する。
（ｃ）データ読出部１０１は、アドレスａｄｉに対応するアドレス線が０固定故障した場合、アドレスａｄｃを読むと、アドレスａｄｉのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスａｄｃとアドレスａｄｉに格納されたａｄｉの誤り訂正符号からアドレス線に対応するビットが１ビット誤りであることを検出し、検出したビット誤りを１から０へ訂正する。
（ｄ）したがって、固定故障判定部１０３は、図５のＣ５に示すように、（ｂ）、（ｃ）の誤り検出／訂正結果から該当するアドレス線が０固定故障であると判定する。
【００７８】
（４−２６）行アドレスと列アドレスが重ならず（ｉ＝９〜１４）、０固定故障後にアドレスａｄｃに書き込みを行い、図４によってパトロールチェックした場合
（ａ）０固定故障後にアドレスａｄｃに書き込みを行ったので、アドレスａｄｉ（ｉ＝９〜１４）にアドレスａｄｃのデータとアドレスａｄｃの誤り訂正符号が格納されている。
（ｂ）データ読出部１０１は、アドレスａｄｉに対応するアドレス線が０固定故障した場合、アドレスａｄｉを読むと、アドレスａｄｉを読むので、誤り検出／訂正部１０２は、アドレスａｄｉとアドレスａｄｉに格納されたアドレスａｄｃの誤り訂正符号からアドレス線に対応するビットが１ビット誤りであることを検出し、検出したビット誤りを１から０へ訂正する。
（ｃ）データ読出部１０１は、アドレスａｄｉに対応するアドレス線が０固定故障した場合、アドレスａｄｃを読むと、アドレスａｄｉのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスａｄｃとアドレスａｄｉに格納されたａｄｃの誤り訂正符号からビット誤りなしを検出する。
（ｄ）したがって、固定故障判定部１０３は、図５のＣ７に示すように、（ｂ）、（ｃ）の誤り検出／訂正結果から該当するアドレス線が０固定故障であると判定する。
【００７９】
（４−２７）行アドレスと列アドレスが重ならず（ｉ＝９〜１４）、１固定故障後にアドレスａｄｉ（ｉ＝９〜１４）に書き込みを行い、図４によってパトロールチェックした場合
（ａ）１固定故障後にアドレスａｄｉに書き込みを行ったので、アドレスａｄｃにアドレスａｄｉのデータとアドレスａｄｉの誤り訂正符号が格納されている。
（ｂ）データ読出部１０１は、アドレスａｄｉに対応するアドレス線が１固定故障した場合、アドレスａｄｉを読むと、アドレスａｄｃのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスａｄｉとアドレスａｄｃに格納されたアドレスａｄｉの誤り訂正符号からビット誤りなしを検出する。
（ｃ）データ読出部１０１は、アドレスａｄｉに対応するアドレス線が１固定故障した場合、アドレスａｄｃを読むと、アドレスａｄｃのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスａｄｃとアドレスａｄｃに格納されたａｄｉの誤り訂正符号からアドレス線に対応するビットが１ビット誤りであることを検出し、検出したビット誤りを０から１へ訂正する。
（ｄ）したがって、固定故障判定部１０３は、図５のＣ６に示すように、（ｂ）、（ｃ）の誤り検出／訂正結果から該当するアドレス線が１固定故障であると判定する。
【００８０】
（４−２８）行アドレスと列アドレスが重ならず（ｉ＝９〜１４）、１固定故障後にアドレスａｄｃに書き込みを行い、図４によってパトロールチェックした場合
（ａ）１固定故障後にアドレスａｄｃに書き込みを行ったので、アドレスａｄｃにアドレスａｄｃのデータとアドレスａｄｃの誤り訂正符号が格納されている。
（ｂ）データ読出部１０１は、アドレスａｄｉ（ｉ＝９〜１４）に対応するアドレス線が１固定故障した場合、アドレスａｄｉを読むと、アドレスａｄｃを読むので、誤り検出／訂正部１０２は、アドレスａｄｉとアドレスａｄｃに格納されたアドレスａｄｃの誤り訂正符号からアドレス線に対応するビットが１ビット誤りであることを検出し、検出したビット誤りを０から１へ訂正する。
（ｃ）データ読出部１０１は、アドレスａｄｉに対応するアドレス線が１固定故障した場合、アドレスａｄｃを読むと、アドレスａｄｃのデータと誤り訂正符号を読むので、誤り検出／訂正部１０２は、アドレスａｄｃとアドレスａｄｃに格納されたａｄｃの誤り訂正符号からビット誤りなしを検出する。
（ｄ）したがって、固定故障判定部１０３は、図５のＣ８に示すように、（ｂ）、（ｃ）の誤り検出／訂正結果から該当するアドレス線が１固定故障であると判定する。
【００８１】
（５）アドレス線の固定故障検出手順
次に、図８を参照して、図１に示す制御装置１０によるアドレス線の固定故障検出手順について説明する。図８は、図１に示す制御装置１０によるアドレス線の固定故障検出手順を示すフローチャートである。同図に示すように、制御装置１０は、アドレス線の固定故障検出を行うか否かを確認する（ステップＳ８０１）。例えば、制御装置１０は、ユーザによってアドレス線の固定故障検出が要求された場合、または、タイマなどにより所定の時間がきた場合に定期的にアドレス線の固定故障の検出を行う。
【００８２】
まず、データ読出部１０１は、第１の０固定故障検出アドレスＡＤｉのデータを読み（ステップＳ８０２）、連続して第２の０固定故障検出アドレスＡＤＺのデータを読む（ステップＳ８０３）。そして、誤り検出／訂正部１０２は、第１の０固定検出アドレスＡＤｉの誤り訂正符号に基づいて第１の０固定故障検出アドレスＡＤｉの誤り検出／訂正を行う（ステップＳ８０４）。さらに、誤り検出／訂正部１０２は、第２の０固定検出アドレスＡＤＺの誤り訂正符号に基づいて第２の０固定故障検出アドレスＡＤＺの誤り検出／訂正を行う（ステップＳ８０５）。そして、固定故障判定部１０３は、誤り検出／訂正部１０２による誤り検出／訂正結果から図５に示すようにアドレス線の０固定故障または１固定故障を判定する（ステップＳ８０６）。
【００８３】
そして、制御装置１０は、アドレス線の固定故障を検出したか否かを確認する（ステップＳ８０７）。その結果、アドレス線の固定故障を検出した場合は（ステップＳ８０７肯定）、制御装置１０は、ステップＳ８１３に進み、次のアドレス線の固定故障検出手順を実施する。
【００８４】
一方、アドレス線の固定故障を検出できなかった場合は（ステップＳ８０７否定）、データ読出部１０１は、第１の１固定故障検出アドレスａｄｉのデータを読み（ステップＳ８０８）、連続して第２の１固定故障検出アドレスａｄｃのデータを読む（ステップＳ８０９）。そして、誤り検出／訂正部１０２は、第１の１固定検出アドレスａｄｉの誤り訂正符号に基づいて第１の１固定故障検出アドレスａｄｉの誤り検出／訂正を行う（ステップＳ８１０）。さらに、誤り検出／訂正部１０２は、第２の１固定検出アドレスａｄｃの誤り訂正符号に基づいて第２の１固定故障検出アドレスａｄｃの誤り訂正符号の誤り検出／訂正を行う（ステップＳ８１１）。そして、固定故障判定部１０３は、誤り検出／訂正部１０２による誤り検出／訂正結果から図５に示すようにアドレス線の０固定故障または１固定故障を判定する（ステップＳ８１２）。
【００８５】
そして、制御装置１０は、全てのアドレス線について固定故障検出を行ったか否かを確認する（ステップＳ８１３）。その結果、全てのアドレス線について固定故障検出を行っていない場合は（ステップＳ８１３否定）、制御装置１０は、ステップＳ８０２に戻って、ステップＳ８０２〜ステップＳ８１２の手順を繰り返す。一方、全てのアドレス線について固定故障検出を行った場合は（ステップＳ８１３肯定）、制御装置１０は、本手順を終了する。
【００８６】
このように、データ読出部１０１は、図３に示す０固定故障検出アドレスおよび図４に示す１固定故障検出アドレスからデータを読出し、誤り訂正符号検出部１０２は、読み出されたデータが有する誤り訂正符号に基づいて０固定故障検出アドレスおよび１固定故障検出アドレスのビット誤りを検出／訂正して、固定故障判定部１０３は、誤り検出／訂正結果に基づいてアドレス線の０固定故障または１固定故障を判定することとしたので、制御装置１０は、システム運用中の主記憶装置に固定故障検出データを書き込まずに、かつ効率的にアドレス線の固定故障を特定することができる。
【００８７】
上述してきたように、本実施例１では、任意のデータは、アドレスの誤り訂正符号を有し、データ読出部１０１は、アドレス線の０固定故障を検出するアドレスである０固定故障検出アドレスおよび／または複数のアドレス線の１固定故障を検出するアドレスである１固定故障検出アドレスに基づいてメモリから任意のデータを読み出し、誤り検出／訂正部１０２は、読み出された任意のデータが有する誤り訂正符号に基づいて０固定故障検出アドレスおよび／または１固定故障検出アドレスのビット誤りを検出／訂正し、固定故障判定部１０３は、誤り検出／訂正部１０２による誤り検出／訂正結果に基づいてアドレス線の０固定故障または１固定故障を判定することとしたので、制御装置１０は、システム運用中の主記憶装置に固定故障検出データを書き込まずに、かつ効率的にアドレス線の０固定故障または１固定故障を特定することができる。
【００８８】
また、アドレスバスは、同一のアドレス線を介して行アドレスと列アドレスによりアドレスを時分割で指定し、０固定故障検出アドレスは、アドレス線に対応する行アドレスおよび／または列アドレスの任意の１ビットを“１”とし、その他の全ビットを“０”としたアドレスである第１の０固定故障検出アドレスと、全てのビットを“０”とした第２の０固定故障検出アドレスとを有し、１固定検出アドレスは、アドレス線に対応する行アドレスおよび／または列アドレスの任意の１ビットを“０”とし、その他の全ビットを“１”としたアドレスである第１の１固定故障検出アドレスと、全てのビットを“１”とした第２の１固定故障検出アドレスとを有することとしたので、制御装置１０は、０固定故障検出アドレスまたは１固定故障検出アドレスを容易に生成することができる。
【００８９】
また、誤り訂正符号は、１ビットの誤り訂正が可能で、２ビットの誤り検出が可能であることとしたので、制御装置１０は、０固定故障検出アドレスまたは１固定故障検出アドレスから任意のデータを読み出すだけでアドレス線の０固定故障または１固定故障を検出することができる。
【００９０】
また、データ読出部１０１は、第１の０固定故障検出アドレスおよび第２の０固定故障検出アドレスから任意のデータを読み出し、誤り検出／訂正部１０２は、読み出された任意のデータが有する誤り訂正符号に基づいて第１の０固定故障検出アドレスおよび第２の０固定故障検出アドレスのビット誤りをそれぞれ検出／訂正し、固定故障判定部１０３は、第１の０固定故障検出アドレスおよび第２の０固定故障検出アドレスのいずれか一方がアドレス線に対応するビットにおいて１ビット誤りを有し、他方がビット誤りを有していない場合で、１ビット誤りの訂正が０から１であるときにアドレス線は１固定故障であり、１ビット誤りの訂正が１から０であるときにアドレス線は０固定故障であると判定することとしたので、制御装置１０は、誤り検出／訂正結果から容易に、かつ効率よくアドレス線の０固定故障または１固定故障を特定することができる。
【００９１】
また、データ読出部１０１は、第１の１固定故障検出アドレスおよび第２の１固定故障検出アドレスから任意のデータを読み出し、誤り検出／訂正部１０２は、読み出された任意のデータが有する誤り訂正符号に基づいて第１の１固定故障検出アドレスおよび第２の１固定故障検出アドレスのビット誤りをそれぞれ検出／訂正し、固定故障判定部１０３は、第１の１固定故障検出アドレスおよび第２の１固定故障検出アドレスのいずれか一方がアドレス線に対応するビットにおいて１ビット誤りを有し、他方がビット誤りを有していない場合で、１ビット誤りの訂正が０から１であるときにアドレス線は１固定故障であり、１ビット誤りの訂正が１から０であるときにアドレス線は０固定故障であると判定することとしたので、制御装置１０は、誤り検出／訂正結果から容易に、かつ効率よくアドレス線の０固定故障または１固定故障を特定することができる。
【実施例２】
【００９２】
ところで、上記実施例１で説明した制御装置およびアドレス線固定故障検出方法は、あらかじめ用意されたプログラムをパーソナル・コンピュータやワークステーションなどのコンピュータシステムで実行することによって実現することができる。そこで、本実施例２では、上記実施例１で説明した制御装置と同様の機能を有するアドレス線固定故障検出プログラムを実行するコンピュータシステムについて説明する。
【００９３】
図９は、実施例２に係るコンピュータシステムの構成を示すシステム構成図であり、図１０は、図９に示すコンピュータシステムにおける本体部の構成を示すブロック図である。図９に示すように、本実施例に係るコンピュータシステム５００は、本体部５０１と、本体部５０１からの指示によって表示画面５０２ａに画像などの情報を表示するためのディスプレイ５０２と、このコンピュータシステム５００に種々の情報を入力するためのキーボード５０３と、ディスプレイ５０２の表示画面５０２ａ上の任意の位置を指定するためのマウス５０４とを備える。
【００９４】
また、このコンピュータシステム５００における本体部５０１は、図１０に示すように、ＣＰＵ５２１と、ＲＡＭ５２２と、ＲＯＭ５２３と、ハードディスクドライブ（ＨＤＤ）５２４と、ＣＤ−ＲＯＭ５０９を受け入れるＣＤ−ＲＯＭドライブ５２５と、フレキシブルディスク（ＦＤ）５０８を受け入れるＦＤドライブ５２６と、ディスプレイ５０２、キーボード５０３並びにマウス５０４を接続するＩ／Ｏインターフェース５２７と、ローカルエリアネットワークまたは広域エリアネットワーク（ＬＡＮ／ＷＡＮ）５０６に接続するＬＡＮインターフェース５２８と、を備える。
【００９５】
さらに、このコンピュータシステム５００には、インターネットなどの公衆回線５０７に接続するためのモデム５０５が接続されるとともに、ＬＡＮインターフェース５２８およびＬＡＮ／ＷＡＮ５０６を介して、他のコンピュータシステム（ＰＣ）５１１、サーバ５１２並びにプリンタ５１３などが接続される。
【００９６】
そして、このコンピュータシステム５００は、所定の記録媒体に記録されたアドレス線固定故障検出プログラムを読み出して実行することで制御装置を実現する。ここで、所定の記録媒体とは、フレキシブルディスク（ＦＤ）５０８、ＣＤ−ＲＯＭ５０９、ＭＯディスク、ＤＶＤディスク、光磁気ディスク、ＩＣカードなどの「可搬用の物理媒体」の他に、コンピュータシステム５００の内外に備えられるハードディスクドライブ（ＨＤＤ）５２４や、ＲＡＭ５２２、ＲＯＭ５２３などの「固定用の物理媒体」、さらに、モデム５０５を介して接続される公衆回線５０７や、他のコンピュータシステム５１１並びにサーバ５１２が接続されるＬＡＮ／ＷＡＮ５０６などのように、プログラムの送信に際して短期にプログラムを保持する「通信媒体」など、コンピュータシステム５００によって読み取り可能なアドレス線固定故障検出プログラムを記録する、あらゆる記録媒体を含むものである。
【００９７】
すなわち、アドレス線固定故障検出プログラムは、上記した「可搬用の物理媒体」、「固定用の物理媒体」、「通信媒体」などの記録媒体に、コンピュータ読み取り可能に記録されるものであり、コンピュータシステム５００は、このような記録媒体からアドレス線固定故障検出プログラムを読み出して実行することで制御装置およびアドレス線固定故障検出方法を実現する。なお、アドレス線固定故障検出プログラムは、コンピュータシステム５００によって実行されることに限定されるものではなく、他のコンピュータシステム５１１またはサーバ５１２がアドレス線固定故障検出プログラムを実行する場合や、これらが協働してアドレス線固定故障検出プログラムを実行するような場合にも、本発明を同様に適用することができる。
【００９８】
さて、これまで本発明の実施例について説明したが、本発明は上述した実施例以外にも、上記特許請求の範囲に記載した技術的思想の範囲内において種々の異なる実施例にて実施されてもよいものである。
【００９９】
例えば、本実施例１では、１５本のアドレス線のそれぞれについて行われたアドレス線に対応するビットの誤りの検出／訂正結果からアドレス線の固定故障を順番に判定したが、本発明はこれだけに限定されるものではなく、アドレス線に対応するビットの誤りの検出／訂正結果から１ビット誤りを有するビットを特定し、特定したビットについてアドレス線の固定故障を判定する場合に適用することができる。このようにすることによって、１５本のすべてのアドレス線の固定故障を順番に判定するよりさらに効率的に判定することができる。
【０１００】
（付記１）複数のアドレス線からなるアドレスバスを介して指定されたアドレスに基づいてメモリに任意のデータを書き込み、または前記メモリから前記任意のデータを読み出す制御装置であって、
前記任意のデータは、前記アドレスの誤り訂正符号を有し、
前記アドレス線の固定故障を検出するアドレスである固定故障検出アドレスに基づいて前記メモリから前記任意のデータを読み出すデータ読出手段と、
前記読み出された任意のデータが有する前記誤り訂正符号に基づいて前記固定故障検出アドレスのビット誤りを検出／訂正する誤り検出／訂正手段と、
前記誤り検出／訂正手段による誤り検出／訂正結果に基づいて前記アドレス線の０固定故障または１固定故障を判定する固定故障判定手段と、
を備えたことを特徴とする制御装置。
【０１０１】
（付記２）前記アドレスバスは、同一の前記アドレス線を介して行アドレスと列アドレスにより前記アドレスを時分割で指定し、
前記固定故障検出アドレスは、前記アドレス線に対応する前記行アドレスおよび／または前記列アドレスの任意の１ビットを“１”とし、その他の全ビットを“０”としたアドレスである第１の０固定故障検出アドレスと、全てのビットを“０”とした第２の０固定故障検出アドレスと、前記アドレス線に対応する前記行アドレスおよび／または前記列アドレスの任意の１ビットを“０”とし、その他の全ビットを“１”としたアドレスである第１の１固定故障検出アドレスと、全てのビットを“１”とした第２の１固定故障検出アドレスと、を有することを特徴とする付記１に記載の制御装置。
【０１０２】
（付記３）前記誤り訂正符号は、１ビットの誤り訂正が可能で、２ビットの誤り検出が可能であることを特徴とする付記１に記載の制御装置。
【０１０３】
（付記４）前記データ読出手段は、前記第１の０固定故障検出アドレスおよび前記第２の０固定故障検出アドレスから前記任意のデータを読み出し、
前記誤り検出／訂正手段は、前記読み出された任意のデータが有する前記誤り訂正符号に基づいて前記第１の０固定故障検出アドレスおよび前記第２の０固定故障検出アドレスのビット誤りをそれぞれ検出／訂正し、
前記固定故障判定手段は、前記第１の０固定故障検出アドレスおよび前記第２の０固定故障検出アドレスのいずれか一方が前記アドレス線に対応するビットにおいて１ビット誤りを有し、他方がビット誤りを有していない場合で、該１ビット誤りの訂正が０から１であるときに前記アドレス線は１固定故障であり、該１ビット誤りの訂正が１から０であるときに前記アドレス線は０固定故障であると判定することを特徴とする付記１、２または３に記載の制御装置。
【０１０４】
（付記５）前記データ読出手段は、前記第１の１固定故障検出アドレスおよび前記第２の１固定故障検出アドレスから前記任意のデータを読み出し、
前記誤り検出／訂正手段は、前記読み出された任意のデータが有する前記誤り訂正符号に基づいて前記第１の１固定故障検出アドレスおよび前記第２の１固定故障検出アドレスのビット誤りをそれぞれ検出／訂正し、
前記固定故障判定手段は、前記第１の１固定故障検出アドレスおよび前記第２の１固定故障検出アドレスのいずれか一方が前記アドレス線に対応するビットにおいて１ビット誤りを有し、他方がビット誤りを有していない場合で、該１ビット誤りの訂正が０から１であるときに前記アドレス線は１固定故障であり、該１ビット誤りの訂正が１から０であるときに前記アドレス線は０固定故障であると判定することを特徴とする付記１、２または３に記載の制御装置。
【０１０５】
（付記６）メモリに書き込む任意のデータ、またはメモリから読み出す前記任意のデータのアドレスを指定するアドレス線の固定故障を検出するアドレス線固定故障検出方法であって、
前記任意のデータは、前記アドレスの誤り訂正符号を有し、
前記アドレス線の固定故障を検出するアドレスである固定故障検出アドレスに基づいて前記メモリから前記任意のデータを読み出すデータ読出工程と、
前記読み出された任意のデータが有する前記誤り訂正符号に基づいて前記固定故障検出アドレスのビット誤りを検出／訂正する誤り検出／訂正工程と、
前記誤り検出／訂正工程による誤り検出／訂正結果に基づいて前記アドレス線の０固定故障または１固定故障を判定する固定故障判定工程と、
を含んだことを特徴とするアドレス線固定故障検出方法。
【０１０６】
（付記７）メモリに書き込む任意のデータ、またはメモリから読み出す前記任意のデータのアドレスを指定するアドレス線の固定故障を検出するアドレス線固定故障検出プログラムであって、
前記任意のデータは、前記アドレスの誤り訂正符号を有し、
前記アドレス線の固定故障を検出するアドレスである固定故障検出アドレスに基づいて前記メモリから前記任意のデータを読み出すデータ読出手順と、
前記読み出された任意のデータが有する前記誤り訂正符号に基づいて前記固定故障検出アドレスのビット誤りを検出／訂正する誤り検出／訂正手順と、
前記誤り検出／訂正手順による誤り検出／訂正結果に基づいて前記アドレス線の０固定故障または１固定故障を判定する固定故障判定手順と、
をコンピュータに実行させることを特徴とするアドレス線固定故障検出プログラム。
【産業上の利用可能性】
【０１０７】
以上のように、本発明にかかる制御装置は、特に、コンピュータに適している。
【図面の簡単な説明】
【０１０８】
【図１】実施例１に係るコンピュータの制御装置、バス、主記憶装置の構成を示す機能ブロック図である。
【図２】図１に示すアドレスバスおよびデータバスが転送するアドレスおよびデータの構造を示す図である。
【図３】図１に示す固定故障検出アドレス生成部が生成する０固定故障検出アドレスによるパトロールチェックの一例を示す図である。
【図４】図１に示す固定故障検出アドレス生成部が生成する１固定故障検出アドレスによるパトロールチェックの一例を示す図である。
【図５】図３または図４に示す固定故障検出アドレスによるパトロールチェックによる固定故障の判定基準を示す図である。
【図６】図３および図４に示す固定故障検出アドレスによるパトロールチェックについてアドレス線の固定故障後にメモリへの書込みがない場合の具体例を示す図である。
【図７】図３および図４に示す固定故障検出アドレスによるパトロールチェックについてアドレス線の固定故障後にメモリへの書込みがあった場合の具体例を示す図である。
【図８】図１に示す制御装置によるアドレス線の固定故障検出手順を示すフローチャートである。
【図９】実施例２に係るコンピュータシステムの構成を示すシステム構成図である。
【図１０】図９に示すコンピュータシステムにおける本体部の構成を示すブロック図である。
【符号の説明】
【０１０９】
１    コンピュータ
１０    制御装置
２０    バス
３０    主記憶装置
１０１    データ読出部
１０２    誤り検出／訂正部
１０３    固定故障判定部
１０４    固定故障検出アドレス生成部
２０１    コントロールバス
２０２    アドレスバス
２０３    データバス
３０１    制御回路
３０２    デコーダ
３０３    Ｉ／Ｏ回路
３０４    記憶部
５００    コンピュータシステム
５０１    本体部
５０２    ディスプレイ
５０２ａ  表示画面
５０３    キーボード
５０４    マウス
５０５    モデム
５０６    ローカルエリアネットワークまたは広域エリアネットワーク（ＬＡＮ／ＷＡＮ）
５０７    公衆回線
５０８    フレキシブルディスク（ＦＤ）
５０９    ＣＤ−ＲＯＭ
５１１    他のコンピュータシステム（ＰＣ）
５１２    サーバ
５１３    プリンタ
５２１    ＣＰＵ
５２２    ＲＡＭ
５２３    ＲＯＭ
５２４    ハードディスクドライブ（ＨＤＤ）
５２５    ＣＤ−ＲＯＭドライブ
５２６    ＦＤドライブ
５２７    Ｉ／Ｏインターフェース
５２８    ＬＡＮインターフェース
【図１】
2006139498.tif 000003
【図２】
2006139498.tif 000004
【図３】
2006139498.tif 000005
【図４】
2006139498.tif 000006
【図５】
2006139498.tif 000007
【図６】
2006139498.tif 000008
【図７】
2006139498.tif 000009
【図８】
2006139498.tif 000010
【図９】
2006139498.tif 000011
【図１０】
2006139498.tif 000012