(57)【要約】【課題】  接合基板上に例えば非単結晶シリコン半導体と単結晶シリコン半導体とを混在させると共に、ＣＯＧ技術によるディスプレイパネル製造よりも高い生産性を有し、接合工程を±１μｍ以内の高精度で行い、接合した単結晶シリコン基板から細い多数の配線に接続でき、高精度で高機能のディスプレイ半導体を効率的にかつ省スペースで製造し得る半導体装置の製造方法及び製造装置を提供する。【解決手段】  半導体構造の少なくとも一部が形成された１個以上の単結晶Ｓｉ基板１０を、表面にエッジ３２ａを有する位置決め用基板３０上に載置し、１個以上同時に位置決め用基板３０の表面に平行にエッジ３２ａまで移動させて位置決めした後、一時固定する。単結晶Ｓｉ基板１０を、多結晶Ｓｉガラス基板４０における、位置決め用基板３０のエッジ３２ａに対応させた設定位置に一括で接合する。【選択図】  図１
2006032435.tif 000002
【特許請求の範囲】
【請求項１】
半導体回路部材を位置決め部を有する位置決め用基板に載せ、上記半導体回路部材を上記位置決め用基板の表面を移動させて上記位置決め部に位置決めし、１以上の上記半導体回路部材を上記位置決め用基板に一時固定する工程と、
一時固定した上記半導体回路部材を一括して接合基板に接合する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記１以上の半導体回路部材を同時に上記位置決め用基板の表面を移動させて位置決めすることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記半導体回路部材を上記位置決め用基板の表面を移動させるときには、上記位置決め用基板を傾斜して重力により移動させることを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記半導体回路部材は、前記位置決め用基板の位置決め部に対する当接部材を形成してなることを特徴とする請求項１、２又は３記載の半導体装置の製造方法。
【請求項５】
前記半導体回路部材は、単結晶シリコン基板を基材とすることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記半導体回路部材は、単結晶シリコン基板からなり、かつ上記単結晶シリコン基板に少なくとも半導体構造の一部が予め造り込まれていることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項７】
前記接合基板は、前記半導体回路部材の接合前又は接合後において少なくとも一部を含む半導体構造が一体に形成される基板であることを特徴とする請求項１、５又は６記載の半導体装置の製造方法。
【請求項８】
前記半導体回路部材を前記接合基板に接合する前に、予め、上記接合基板に半導体構造の少なくとも一部が形成されていることを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
前記半導体回路部材及び接合基板の両接合面は、いずれも接合活性化されていることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１０】
前記半導体回路部材を前記接合基板に接合した後、
上記半導体回路部材における半導体デバイス構造及び上記接合基板に形成される半導体デバイス構造の配線パターンを共通工程で形成する工程を含むことを特徴とする請求項７記載の半導体装置の製造方法。
【請求項１１】
前記位置決め用基板の位置決め部を、前記半導体回路部材の前記接合基板への設定位置に対応した位置決めパターンとして形成する工程を含むことを特徴とする請求項１載の半導体装置の製造方法。
【請求項１２】
前記位置決め用基板の各位置決め部の位置決めパターンは、平面形状が前記半導体回路部材の２辺を規制する形状に形成されており、かつ２辺の交差する隅角には隙間が設けられていることを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１３】
前記単結晶シリコン基板の一時固定面側に前記位置決め基板の位置決め部に対する当接部材を、耐アルカリ性を有する樹脂にて形成する工程を含むことを特徴とする請求項５又は６記載の半導体装置の製造方法。
【請求項１４】
前記単結晶シリコン基板の一時固定面側に樹脂からなる当接部材を形成する工程においては、
上記単結晶シリコン基板の一時固定面側全面に樹脂を塗布し、上記単結晶シリコン基板の他面に形成されたマーカーを基準として位置合わせをして、前記当接部材を凹凸加工することを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１５】
前記単結晶シリコン基板の一時固定面側の一部を所定の深さまでエッチングすることにより、前記位置決め用基板の表面に形成された前記位置決め部に当接する当接部を形成する工程を含むことを特徴とする請求項５又は６記載の半導体装置の製造方法。
【請求項１６】
前記位置決め用基板の表面に形成された上記位置決め部を、平板からなる上記位置決め用基板の表面の一部をエッチングして凹状又は凸状に形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１７】
前記位置決め用基板の表面に形成された前記位置決め部を、平板からなる上記位置決め用基板の表面に耐アルカリ性を有する樹脂にてパターニングすることにより凸状に形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１８】
前記単結晶シリコン基板における所定の深さに水素イオン又は希ガスを注入して水素イオン注入層又は希ガスイオン注入層を形成する工程と、
上記単結晶シリコン基板を上記接合基板に接合した後に、熱処理により上記水素イオン注入層又は希ガスイオン注入層にて上記単結晶シリコン基板の一部を剥離させる工程とを含むことを特徴とする請求項５又は６記載の半導体装置の製造方法。
【請求項１９】
前記半導体回路部材と前記接合基板との両接合面の接合活性化を、アンモニア水及び過酸化水素水を含む液体若しくは過酸化水素水を含む液体により洗浄するか、又は酸素プラズマ内に曝して行うことを特徴とする請求項９記載の半導体装置の製造方法。
【請求項２０】
前記位置決め用基板上に載置した前記半導体回路部材を、上記位置決め用基板の前記位置決め部まで移動させるときには、上記位置決め用基板を微小振動させて上記半導体回路部材を浮動させることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項２１】
前記位置決め用基板を微小振動させるときには、
上記位置決め用基板の上に載置された前記半導体回路部材の浮動高さが、上記位置決め用基板の前記位置決め部の高さを越えない周波数範囲及び振幅範囲とすることを特徴とする請求項２０記載の半導体装置の製造方法。
【請求項２２】
前記位置決め用基板上に位置決めされた前記半導体回路部材は、上記位置決め用基板に形成された真空吸着用孔を通した吸引により、該位置決め用基板上に一時固定されることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項２３】
前記位置決め用基板の平面形状は、前記接合基板をパターニングするときに用いる露光投影機のショット領域に合致するようにすることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項２４】
前記位置決め用基板の平面形状は、前記接合基板の平面形状と同じであることを特徴とする請求項２３記載の半導体装置の製造方法。
【請求項２５】
前記位置決め用基板の材質は、シリコン（Ｓｉ）であることを特徴とする請求項１６又は１７記載の半導体装置の製造方法。
【請求項２６】
前記位置決め用基板の表面には、１００ｎｍ以上の凹凸が形成されていることを特徴とする請求項２５記載の半導体装置の製造方法。
【請求項２７】
半導体デバイス構造の一部として少なくともゲート電極及び所定の深さに水素イオン又は希ガスの注入層を形成した単結晶シリコン基板を、表面に位置決め部を有する平板からなる位置決め用基板上に載置し、上記位置決め用基板を傾斜させながら微振動を与えて、上記位置決め用基板の表面を、上記位置決め部まで移動させて１以上の上記単結晶シリコン基板をそれぞれ上記位置決め部に対応して位置決めし、真空吸着により一時固定する工程と、
上記単結晶シリコン基板を、非単結晶シリコンにてなる半導体デバイス構造の一部が予め形成された接合基板における、上記位置決め用基板の位置決め部に対応させた設定位置に一括で接合する工程と、
接合後、熱処理により上記水素イオン注入層又は希ガス注入層にて上記単結晶シリコン基板の一部を剥離させる工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２８】
半導体デバイス構造の一部として少なくともゲート電極及び所定の深さに水素イオン又は希ガスの注入層を形成した単結晶シリコン基板を、表面に位置決め部を有する平板からなる位置決め用基板上に載置し、上記位置決め用基板を傾斜させながら微振動を与えて、上記位置決め用基板の表面を、上記位置決め部まで移動させて１以上の単結晶シリコン基板をそれぞれ上記位置決め部に対応して位置決めし、真空吸着により一時固定する手段と、
上記単結晶シリコン基板を、非単結晶シリコンにてなる半導体デバイス構造の一部が予め形成された接合基板における、上記位置決め用基板の位置決め部に対応させた設定位置に一括で接合する手段と、
接合後、熱処理により上記水素イオン注入層又は希ガス注入層にて上記単結晶シリコン基板の一部を剥離させる手段とを含むことを特徴とする半導体装置の製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型表示装置等の表示装置に用いて有用な半導体装置及びその製造方法及び製造装置に関するものである。
【背景技術】
【０００２】
従来、ガラス基板等の光透過性非晶質材料の上にシリコン膜等の非単結晶半導体膜を形成した後、トランジスタに加工して、液晶ディスプレイの画素やドライバを製造する薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）−液晶ディスプレイ技術、或いは、ＴＦＴ−有機ＥＬ(Electro Luminescence)ディスプレイ技術は、コンピュータやフラットパネルディスプレイを用いたパーソナル情報端末の普及と共に、大いなる発展を続けている。
【０００３】
これらのうち、アモルファスシリコンＴＦＴ−液晶ディスプレイでは、画素の部分をアモルファスシリコン膜により形成する。アモルファスシリコンＴＦＴの移動度は、０．５ｃｍ2／Ｖ・ｓｅｃ程度であり、ＯＦＦ電流が低いという特徴があり、画素のスイッチングに利用される。
【０００４】
そして、ドライバを単結晶シリコンにより作製し、チップオンガラス（ＣＯＧ：Chip on Glass）技術又はチップオンフィルム（ＣＯＦ：Chip on Film）技術により液晶の画素と接続し、画素のＴＦＴをＯＮ／ＯＦＦ制御している。
【０００５】
上記ＣＯＧは、パネルの端部付近にドライバチップを接合するスペースを設け、そこにドライバチップを異方性導電膜（ＡＣＦ：Anisotropic Conducting Film）を介して貼り合せる。また、ＣＯＦは、フレキシブルプリント回路（ＦＰＣ：Flexible Printed Circuit）をパネルの端部の端子に圧着する。そのＦＰＣの中には、ドライバ等の回路が組み込まれている。
【０００６】
これに対して、多結晶シリコンＴＦＴ−液晶ディスプレイは、非晶質シリコン膜をレーザ等の熱で溶融・多結晶化して、高移動度化し、トランジスタの移動度を１００〜３００ｃｍ2／Ｖ・ｓｅｃ程度にすることができることから、ドライバをガラス基板上に作製することができる。
【０００７】
しかし、多結晶シリコンＴＦＴのような非単結晶シリコン半導体をガラス基板等の大面積の光透過性非晶質材料基板上に作って、多結晶シリコン半導体単独で、単結晶シリコン半導体と同等な性能の機能半導体とするのは、極めて困難である。作ることができるのは、アナログドライバや低ビット・デジタル・ドライバ等である。つまり、通常の非晶質シリコン膜成膜−エネルギービームによる多結晶化という手法では、シリコン膜を単結晶シリコンの性能に近付けることはできても、完全に同一にするのは、未だ多段階の開発ステップを踏まなければならない。一例として、８ビットデジタルドライバを作ることは、容易ではない。また、線順次駆動のドライバも多結晶シリコン半導体単独では、現状では作ることができない。
【０００８】
そこで、単結晶シリコン膜でディスプレイ半導体を形成すれば、これらのドライバやＤＡコンバータ等の機能回路を限られたスペースに十分コンパクトに作ることができる。
【０００９】
非晶質ガラス基板上に単結晶シリコン膜を作るのは、ＳＯＩ（Silicon on Insulator）技術を応用することにより可能である。ＳＯＩ技術とは、単結晶シリコン膜と接している箇所が非晶質絶縁膜である基板の上に単結晶半導体薄膜を形成する技術のことである。
【００１０】
しかし、これらのＳＯＩ技術を応用して、基板全面に単結晶シリコン半導体を形成した場合、単結晶シリコンの面積が膨大になるために、単結晶シリコンウエハをガラス全面に敷き詰めると割高になる。その上、画素部分のトランジスタは、単結晶シリコン膜トランジスタほど高性能（高移動度）にする必要はないため、オーバースペックのものになる。また、単結晶シリコントランジスタをガラス上の単結晶シリコン膜から作製すると、薄膜トランジスタの工程は、加工線幅が集積回路のものよりも広いため、十分に集積度が高いものをつくることができない。
【００１１】
一方、非晶質ガラス基板上に単結晶シリコン膜を作る前記のＣＯＧ技術は、ドライバの形成において、アモルファスシリコンＴＦＴ及びポリシリコンＴＦＴ液晶ディスプレイのいずれにおいても、シリコンウエハからチップ状に切り出したドライバチップをそのままガラス基板に異方性導電膜（ＡＣＦ）を介して所定の箇所に圧着形成することにより、液晶パネルとすることが可能である。
【００１２】
これらのＣＯＧ技術を用いて液晶ディスプレイを製造しようとすると、複数個の液晶パネルに対して、所定のサイズに分断した後に液晶材料を母体ガラス−対向ガラスの間に注入して注入口を封止した後、ドライバを貼り合せる。このため、その液晶ディスプレイの個数分の回数、例えば１枚のマザーガラスから取れる１００個の各分断液晶パネルに１００回の回数、時系列に貼り合せ処理を行うことになる。これでは、対角１インチ台の画面サイズである携帯電話用ディスプレイ等の中小型の液晶ディスプレイ等には、貼り合せるだけでも相当のタクトタイムを要することになり、生産の効率性が必ずしも良いとは言えなかった。
【００１３】
また、チップと液晶パネルとの貼り合せ精度が１０μｍ程度あることから、多数の配線を限られた貼り合せスペースに配置することができず、液晶パネルの解像度に制約を与えたり、その少数の配線をさらに母材ガラス上で組み直したり母材ガラス上に別の回路を形成したりして、母材基板上で配線の面積を大きくせざるを得ないことにより、非表示部分の額縁の面積を大きくしてしまうものであった。
【００１４】
これらの事実は、例えば、特許文献１及び特許文献２等の先行技術との比較からも、理解することができる。
【特許文献１】特開２００１−３１３３１０号公報（平成１３年１１月９日公開）
【特許文献２】特開２００１−２１７４１１号公報（平成１３年８月１０日公開）
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、上記従来の半導体装置の製造方法及び半導体装置の製造装置では、以下の問題点を有している。
【００１６】
すなわち、特許文献１は、半導体チップの底面を錐形状にして、移載治具上に位置決めするものである。この方法では、半導体チップの底面形状が錐形状になっているものに限られると共に、移載治具の凹部の位置を高精度でつくることはできない。また、貼り合せ（実装）した後に、接続部にて光硬化性樹脂を用いて硬化させることから、４００〜５００℃以上の温度を経る工程を有する薄膜トランジスタ工程を流すことができないばかりではなく、これらの硬化剤からしみ出てくる不純物の影響があることからも、薄膜トランジスタ工程に代表されるクリーンルーム内での工程を流すことができない。また、導電性樹脂等も使用していると考えられる。
【００１７】
また、特許文献１では、半導体チップには、薄膜トランジスタが形成されていることから、単結晶シリコン程の高機能化は望めないものである。
【００１８】
次に、特許文献２は、シリコンをチップ状に切り出す際に、通常のダイシングソーを使っており、この切ったサイズの一辺又は複数辺を用いて、位置決めしようとしているため、ダイシングソーのサイズの誤差がそのまま位置決め精度に反映し、高精度を出すことはできない。さらに、この特許文献２も、接着剤やはんだを用いて貼り合せ（実装）ている。加えて、光硬化性樹脂や導電性樹脂を用いている。このような、樹脂を用いた後では、この基板をクリーンルーム内で処理する薄膜トランジスタ工程を流すことはできない。
【００１９】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、ＣＯＧ技術によるディスプレイパネル製造よりも高い生産性を有し、さらに、接合工程を±１μｍ以内の高精度で行うことができる半導体装置の製造方法及び半導体装置の製造装置を提供することにある。
【課題を解決するための手段】
【００２０】
本発明の半導体装置の製造方法は、上記課題を解決するために、半導体回路部材を位置決め部を有する位置決め用基板に載せ、上記半導体回路部材を上記位置決め用基板の表面を移動させて上記位置決め部に位置決めし、１以上の上記半導体回路部材を上記位置決め用基板に一時固定する工程と、一時固定した上記半導体回路部材を一括して接合基板に接合する工程とを含むことを特徴としている。
【００２１】
上記の発明によれば、半導体回路部材を一括して接合基板に接合する場合には、接合基板には、まず、半導体回路部材を位置決め部を有する位置決め用基板に載せる。次いで、これら半導体回路部材を上記位置決め用基板の表面を移動させる。これにより、全ての半導体回路部材は、位置決め部に当接することによって、接合基板の設定位置となるように対応付けられた位置に自動的に位置決めされ、その位置で一時固定される。したがって、この位置決め用基板上で位置決めされた１以上の半導体回路部材を、接合基板の設定位置に接合することにより、一括で半導体回路部材を接合することができる。
【００２２】
この結果、半導体回路部材を位置決め用基板上に載置する段階においては、半導体回路部材は、その後移動されるので、載置位置の精度は要求されない。一方、半導体回路部材を平行移動して位置決め部に当接した後は、該位置決め部への当接位置が正確な接合基板の設定位置に対応しているので、精度よく、半導体回路部材を接合基板に一括で接合できる。
【００２３】
したがって、接合基板上に半導体回路部材を接合できると共に、ＣＯＧ技術によるディスプレイパネル製造よりも高い生産性を有し、さらに、接合工程を所定範囲内の高精度で行うことができる半導体装置の製造方法を提供することができる。
【００２４】
また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記１以上の半導体回路部材を同時に上記位置決め用基板の表面を移動させて位置決めすることを特徴としている。
【００２５】
上記の発明によれば、前記１以上の半導体回路部材を同時に上記位置決め用基板の表面を移動させて位置決めするので、全ての半導体回路部材は、位置決め部に当接することによって、接合基板の設定位置となるように対応付けられた位置に自動的に同時に位置決めされ、その位置で一時固定される。したがって、効率よく、全ての半導体回路部材を位置決めすることができる。
【００２６】
また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記半導体回路部材を上記位置決め用基板の表面を移動させるときには、上記位置決め用基板を傾斜して重力により移動させることを特徴としている。
【００２７】
上記の発明によれば、半導体回路部材が載置された位置決め用基板を傾斜させるだけで、全ての半導体回路部材を、位置決め用基板上で、自動的に一括して、かつ重力により移動するので簡易に、位置決め部へ移動させることができる。
【００２８】
また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記半導体回路部材は、前記位置決め用基板の位置決め部に対する当接部材を形成してなることを特徴としている。
【００２９】
上記の発明によれば、位置決め用基板の位置決め部に対する当接部材を形成してなるので、この当接部材が位置決め用基板及びその位置決め部に当接する。したがって、半導体回路部材に位置精度の高い当接部材を容易に形成できるとともに、半導体回路部材自体は位置決め用基板及びその位置決め部に当接しないので、半導体回路部材が位置決め用基板及びその位置決め部に接触して損傷するのを防止することができる。
【００３０】
また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記半導体回路部材は、単結晶シリコン基板を基材とすることを特徴としている。
【００３１】
上記の発明によれば、半導体回路部材は、単結晶シリコン基板を基材とするので、単結晶シリコン基板を容易に接合基板に接合することができる。
【００３２】
また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記半導体回路部材は、単結晶シリコン基板からなり、かつ上記単結晶シリコン基板に少なくとも半導体構造の一部が予め造り込まれていることを特徴としている。
【００３３】
上記の発明によれば、単結晶シリコン基板からなり、かつ上記単結晶シリコン基板に少なくとも半導体構造の一部が予め造り込まれているので、半導体構造の一部が予め造り込まれている単結晶シリコン基板を容易に接合基板に接合することができる。
【００３４】
また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記接合基板は、前記半導体回路部材の接合前又は接合後において少なくとも一部を含む半導体構造が一体に形成される基板であることを特徴としている。
【００３５】
上記の発明によれば、接合基板は、前記半導体回路部材の接合前又は接合後において少なくとも一部を含む半導体構造が一体に形成される基板であるので、半導体構造の一部が一体に形成された又は形成される接合基板に、半導体回路部材を精度良く接合することができる。
【００３６】
また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記半導体回路部材を前記接合基板に接合する前に、予め、上記接合基板に半導体デバイス構造の少なくとも一部が形成されていることを特徴としている。
【００３７】
上記の発明によれば、半導体回路部材を前記接合基板に接合する前に、予め、上記接合基板に半導体構造の少なくとも一部が形成されている。したがって、半導体回路部材を接合基板に接合したときには、接合基板上に例えば非単結晶シリコン半導体と単結晶シリコン半導体とを混在させた半導体装置を提供することができる。
【００３８】
また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記半導体回路部材及び接合基板の両接合面は、いずれも接合活性化されていることを特徴としている。なお、接合活性化とは、例えば、各接合面にＯＨ基が存在した状態等をいう。
【００３９】
上記の発明によれば、半導体回路部材と接合基板との両接合面はいずれも接合活性化されているので、接合面のうち、１点だけを少し押圧するだけで接着が進行し、接着剤なしで容易に両者を接合することができる。
【００４０】
また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記半導体回路部材を前記接合基板に接合した後、上記半導体回路部材における半導体デバイス構造及び上記接合基板に形成される半導体デバイス構造の配線パターンを共通工程で形成する工程を含むことを特徴としている。
【００４１】
上記の発明によれば、従来のＣＯＧのように完成された例えば単結晶シリコン半導体を接合基板に実装するのではなく、単結晶シリコン半導体における半導体構造の一部が接合基板に接合された後、接合基板に予め形成された例えば非単結晶シリコンにてなる半導体構造の一部と一体的に両方の配線パターンが形成される。
【００４２】
これにより、接合基板上に例えば非単結晶シリコン半導体と単結晶シリコン半導体とを混在させると共に、ＣＯＧ技術によるディスプレイパネル製造よりも高い生産性を有し、さらに、接合した単結晶シリコン基板から細い多数の配線に接続することができ、高精度で高機能のディスプレイ半導体を効率的にかつ省スペースで製造し得る半導体装置の製造方法を提供することができる。
【００４３】
また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記位置決め用基板の位置決め部を、前記半導体回路部材の前記接合基板への設定位置に対応した位置決めパターンとして形成する工程を含むことを特徴としている。
【００４４】
上記の発明によれば、位置決め用基板の位置決め部を、半導体回路部材の接合基板への設定位置に対応した位置決めパターンとして形成することによって、複数の位置決め部を精度よく位置決め用基板に形成することができる。
【００４５】
また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記位置決め用基板の各位置決め部の位置決めパターンは、平面形状が前記半導体回路部材の２辺を規制する形状に形成されており、かつ２辺の交差する隅角には隙間が設けられていることを特徴としている。なお、平面形状が単結晶シリコン基板の２辺を規制する形状とは、例えば、Ｌ字型、Ｖ字型、Ｘ字型、Ｔ字型等の形状をいう。
【００４６】
上記の発明によれば、位置決め用基板の各位置決め部の位置決めパターンは、平面形状が半導体回路部材の２辺を規制する形状に形成されているので、半導体回路部材の２辺を規制でき、平面における位置を規定することができる。また、２辺の交差する隅角には隙間が設けられているので、半導体回路部材の、構造的に弱い角部が位置決め部に接触して損傷するのを防止することができる。
【００４７】
また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記単結晶シリコン基板の一時固定面側に前記位置決め基板の位置決め部に対する当接部材を、耐アルカリ性を有する樹脂にて形成する工程を含むことを特徴としている。なお、前記当接部材の仕様において、耐アルカリ性が必要であるのは、位置決め用基板の表面に平行に位置決め部まで移動させて位置決めした後、接合する前に活性化のための洗浄を行う際、当接部材が剥がれないようにするためである。
【００４８】
上記の発明によれば、単結晶シリコン基板の一時固定面側に前記位置決め基板の位置決め部に対する当接部材を、耐アルカリ性を有する樹脂にて形成する。
【００４９】
したがって、当接部材を樹脂にて容易に形成することができる。また、樹脂であるので、容易にエッチングにより除去することが可能である。さらに、この樹脂は耐アルカリ性を有しているので、単結晶シリコン基板と接合基板との接合時に、両接合面を接合活性化するためにアルカリ処理しても当接部材は劣化を受けないようにすることができる。
【００５０】
また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、  前記単結晶シリコン基板の一時固定面側に樹脂からなる当接部材を形成する工程においては、上記単結晶シリコン基板の一時固定面側全面に樹脂を塗布し、上記単結晶シリコン基板の他面に形成されたマーカーを基準として位置合わせをして、前記当接部材を凹凸加工することを特徴としている。
【００５１】
上記の発明によれば、単結晶シリコン基板の裏面全面に樹脂を塗布し、単結晶シリコン基板の一時固定面側に形成されたマーカーを基準として位置合わせをして、当接部材を凹凸加工することにより、単結晶シリコン基板の一時固定面側に樹脂からなる当接部材を形成することができる。
【００５２】
また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記単結晶シリコン基板の一時固定面側の一部を所定の深さまでエッチングすることにより、前記位置決め用基板の表面に形成された前記位置決め部に当接する当接部を形成する工程を含むことを特徴としている。
【００５３】
上記の発明によれば、単結晶シリコン基板の一時固定面側の一部を所定の深さまでエッチングすることにより、前記位置決め用基板の表面に形成された前記位置決め部に当接する当接部を形成する。
【００５４】
したがって、単結晶シリコン基板に別途当接部材を用いなくても、単結晶シリコン基板のみでも位置決め部に当接する当接部を形成することができる。
【００５５】
また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記位置決め用基板の表面に形成された上記位置決め部を、平板からなる上記位置決め用基板の表面の一部をエッチングして凹状又は凸状に形成することを特徴としている。
【００５６】
上記の発明によれば、平板からなる位置決め用基板の表面の一部をエッチングして凹状又は凸状に形成することによって、位置決め用基板の表面に位置決め部を形成することができる。
【００５７】
また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記位置決め用基板の表面に形成された前記位置決め部を、平板からなる上記位置決め用基板の表面に耐アルカリ性を有する樹脂にてパターニングすることにより凸状に形成することを特徴としている。
【００５８】
上記の発明によれば、平板からなる位置決め用基板の表面に樹脂にてパターニングすることにより凸状に形成することによっても、位置決め用基板の表面に位置決め部を形成することができる。また、この樹脂は耐アルカリ性を有するで、単結晶シリコン基板と接合基板との接合前に、両接合面を接合活性化するためにアルカリ処理しても位置決め部は劣化を受けないようにすることができる。
【００５９】
また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記単結晶シリコン基板における所定の深さに水素イオン又は希ガスを注入して水素イオン注入層又は希ガスイオン注入層を形成する工程と、上記単結晶シリコン基板を上記接合基板に接合した後に、熱処理により上記水素イオン注入層又は希ガスイオン注入層にて上記単結晶シリコン基板の一部を剥離させる工程とを含むことを特徴としている。
【００６０】
上記の発明によれば、単結晶シリコン基板における所定の深さに水素イオン又は希ガスイオンを注入する。そして、単結晶シリコン基板を接合基板に接合した後に、熱処理すれば、水素イオン注入層又は希ガスイオン注入層にて単結晶シリコン基板の一部を剥離させることができる。また、これにより、単結晶シリコン基板の薄膜化を図ることができる。
【００６１】
また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記半導体回路部材と前記接合基板との両接合面の接合活性化を、アンモニア水及び過酸化水素水を含む液体若しくは過酸化水素水を含む液体により洗浄するか、又は酸素プラズマ内に曝して行うことを特徴としている。
【００６２】
上記の発明によれば、単結晶シリコン基板と接合基板との両接合面の接合活性化を、アンモニア水及び過酸化水素水を含む液体若しくは過酸化水素水を含む液体により洗浄するか、又は酸素プラズマ内に曝して行う。これにより、例えば、各接合面にＯＨ基が存在した状態にした接合活性化を得ることができる。
【００６３】
また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記位置決め用基板上に載置した前記半導体回路部材を、上記位置決め用基板の前記位置決め部まで移動させるときには、上記位置決め用基板を微小振動させて上記半導体回路部材を浮動させることを特徴としている。
【００６４】
上記の発明によれば、半導体回路部材を載置した位置決め用基板を微小振動させる。これにより、半導体回路部材が浮動するので、載置した半導体回路部材を位置決め用基板の表面に平行に位置決め部まで移動させることができる。
【００６５】
また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記位置決め用基板を微小振動させるときには、上記位置決め用基板の上に載置された前記半導体回路部材の浮動高さが、上記位置決め用基板の前記位置決め部の高さを越えない周波数範囲及び振幅範囲とすることを特徴としている。
【００６６】
すなわち、半導体回路部材が載置された位置決め用基板を微小振動させるときに、その微小振動が大きすぎると、半導体回路部材が位置決め用基板の位置決め部の高さを越えてしまい、半導体回路部材を位置決め部に定めることができない。そこで、本発明では、位置決め用基板の上に載置された半導体回路部材の浮動高さが、位置決め用基板の位置決め部の高さを越えない周波数範囲及び振幅範囲で位置決め用基板を微小振動させることにより、この問題を防止することができるようになっている。
【００６７】
また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記位置決め用基板上に位置決めされた前記半導体回路部材は、上記位置決め用基板に形成された真空吸着用孔を通した吸引により、該位置決め用基板上に一時固定されることを特徴としている。
【００６８】
上記の発明によれば、位置決め用基板上に位置決めされた半導体回路部材を、位置決め用基板に形成された真空吸着用孔を通した吸引により、位置決め用基板上に一時固定するので、容易に、半導体回路部材を一時固定することができる。
【００６９】
また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記位置決め用基板の平面形状は、前記接合基板をパターニングするときに用いる露光投影機のショット領域に合致するようにすることを特徴としている。
【００７０】
上記の発明によれば、位置決め用基板の平面形状は、接合基板をパターニングするときに用いる露光投影機のショット領域に合致するので、接合基板と同じ広さの位置決め用基板に位置決め部をパターニングすることができる。
【００７１】
また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記位置決め用基板の平面形状は、前記接合基板の平面形状と同じであることを特徴としている。
【００７２】
上記の発明によれば、位置決め用基板の平面形状は接合基板の平面形状と同じであるので、位置決め用基板に載置した半導体回路部材を１：１の関係で絶縁基板に接合することができる。
【００７３】
また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記位置決め用基板の材質は、シリコン（Ｓｉ）であることを特徴としている。
【００７４】
上記の発明によれば、位置決め用基板の材質はシリコン（Ｓｉ）であるので、一般的に使用される平坦基板であるシリコンウエハを用いて、フォトリソグラフィ技術により容易に精度の高い位置決め部を形成することができる。
【００７５】
また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記位置決め用基板の表面には、１００ｎｍ以上の凹凸が形成されていることを特徴としている。
【００７６】
上記の発明によれば、位置決め用基板の表面には、１００ｎｍ以上の凹凸が形成されているので、載置された半導体回路部材が滑り易くなる。
【００７７】
また、本発明の半導体装置の製造方法は、上記課題を解決するために、半導体デバイス構造の一部として少なくともゲート電極及び所定の深さに水素イオン又は希ガスの注入層を形成した単結晶シリコン基板を、表面に位置決め部を有する平板からなる位置決め用基板上に載置し、上記位置決め用基板を傾斜させながら微振動を与えて、上記位置決め用基板の表面を、上記位置決め部まで移動させて１以上の上記単結晶シリコン基板をそれぞれ上記位置決め部に対応して位置決めし、真空吸着により一時固定する工程と、上記単結晶シリコン基板を、非単結晶シリコンにてなる半導体デバイス構造の一部が予め形成された接合基板における、上記位置決め用基板の位置決め部に対応させた設定位置に一括で接合する工程と、接合後、熱処理により上記水素イオン注入層又は希ガス注入層にて上記単結晶シリコン基板の一部を剥離させる工程とを含むことを特徴としている。
【００７８】
上記の発明により、接合基板上に例えば非単結晶シリコン半導体と単結晶シリコン半導体とを混在させると共に、ＣＯＧ技術によるディスプレイパネル製造よりも高い生産性を有し、さらに、接合工程を±１μｍ以内の高精度で行って、接合した単結晶シリコン基板から細い多数の配線に接続することができ、高精度で高機能のディスプレイ半導体を効率的にかつ省スペースで製造し得る半導体装置の製造方法を提供することができる。
【００７９】
また、本発明の半導体装置の製造装置は、上記課題を解決するために、半導体デバイス構造の一部として少なくともゲート電極及び所定の深さに水素イオン又は希ガスの注入層を形成した単結晶シリコン基板を、表面に位置決め部を有する平板からなる位置決め用基板上に載置し、上記位置決め用基板を傾斜させながら微振動を与えて、上記位置決め用基板の表面を、上記位置決め部まで移動させて１以上の単結晶シリコン基板をそれぞれ上記位置決め部に対応して位置決めし、真空吸着により一時固定する手段と、
上記単結晶シリコン基板を、非単結晶シリコンにてなる半導体デバイス構造の一部が予め形成された接合基板における、上記位置決め用基板の位置決め部に対応させた設定位置に一括で接合する手段と、
接合後、熱処理により上記水素イオン注入層又は希ガス注入層にて上記単結晶シリコン基板の一部を剥離させる手段とを含むことを特徴としている。
【００８０】
上記の発明により、接合基板上に例えば非単結晶シリコン半導体と単結晶シリコン半導体とを混在させると共に、ＣＯＧ技術によるディスプレイパネル製造よりも高い生産性を有し、さらに、接合工程を±１μｍ以内の高精度で行って、接合した単結晶シリコン基板から細い多数の配線に接続することができ、高精度で高機能のディスプレイ半導体を効率的にかつ省スペースで製造し得る半導体装置の製造装置を提供することができる。
【発明の効果】
【００８１】
本発明の半導体装置の製造方法は、以上のように、半導体回路部材を位置決め部を有する位置決め用基板に載せ、上記半導体回路部材を上記位置決め用基板の表面を移動させて上記位置決め部に位置決めし、１以上の上記半導体回路部材を上記位置決め用基板に一時固定する工程と、一時固定した上記半導体回路部材を一括して接合基板に接合する工程とを含む製造方法である。
【００８２】
また、本発明の半導体装置の製造装置は、以上のように、半導体デバイス構造の一部として少なくともゲート電極及び所定の深さに水素イオン又は希ガスの注入層を形成した単結晶シリコン基板を、表面に位置決め部を有する平板からなる位置決め用基板上に載置し、上記位置決め用基板を傾斜させながら微振動を与えて、上記位置決め用基板の表面を、上記位置決め部まで移動させて１以上の単結晶シリコン基板をそれぞれ上記位置決め部に対応して位置決めし、真空吸着により一時固定する手段と、上記単結晶シリコン基板を、非単結晶シリコンにてなる半導体デバイス構造の一部が予め形成された接合基板における、上記位置決め用基板の位置決め部に対応させた設定位置に一括で接合する手段と、接合後、熱処理により上記水素イオン注入層又は希ガス注入層にて上記単結晶シリコン基板の一部を剥離させる手段とを含むものである。
【００８３】
それゆえ、接合基板上に例えば非単結晶シリコン半導体と単結晶シリコン半導体とを混在させると共に、ＣＯＧ技術によるディスプレイパネル製造よりも高い生産性を有し、さらに、接合工程を±１μｍ以内の高精度で行って、接合した単結晶シリコン基板から細い多数の配線に接続することができ、高精度で高機能のディスプレイ半導体を効率的にかつ省スペースで製造し得る半導体装置の製造方法及び半導体装置の製造装置を提供することができるという効果を奏する。
【発明を実施するための最良の形態】
【００８４】
本発明の一実施形態について図１ないし図１８に基づいて説明すれば、以下の通りである。
【００８５】
本実施の形態の半導体装置の製造方法は、図１（ａ）（ｂ）に示すように、少なくとも半導体構造の一部が形成された１個以上の単結晶シリコン基板（以下、「単結晶Ｓｉ基板」という）１０を、表面に位置決め部を有する位置決め用基板３０上に、１個以上同時に位置決めして載置・固定する工程と、上記単結晶Ｓｉ基板１０を活性化した後、一括で個々の単結晶Ｓｉ基板１０の表面を活性化した光透過性非晶質の絶縁基板としての多結晶Ｓｉガラス基板４０上のパターンに位置合せを行い、接合することにより半導体形成する工程とを含んでいる。なお、この多結晶Ｓｉガラス基板４０には、後述するように、各画素をオンオフするスイッチングである多結晶シリコンＴＦＴ（Thin Film Transistor：薄膜トランジスタ）５０が形成されている。
【００８６】
以下、各工程について、説明する。なお、本実施の形態では、最初に、位置決め用基板３０及び単結晶Ｓｉ基板１０を説明し、その後、多結晶Ｓｉガラス基板４０について説明する。
【００８７】
〔位置決め用基板の作製〕
位置決め用基板３０は、図２に示すように、その表面にストッパとしての機能を有する凹部３２がエッチングにより形成されており、シリコンウエハ等の平坦な基板３１の表面にフォトリソグラフィ技術により製造される。
【００８８】
同図に示すように、基板３１のどの位置に単結晶Ｓｉ基板１０を載せるかを設計した上で、基板３１の表面にフォトリソグラフィ技術等により、フォトレジストを塗布して露光・現像してパターニングする。
【００８９】
レジストが塗布されている状態で、１％水酸化カリウム溶液を１００℃に熱し、基板３１を浸す。例えば６０分浸すことにより、２０μｍ程度の段差３３が形成される。凹部３２の一方の位置決め部としてのエッジ３２ａが、後述する単結晶Ｓｉ１のチップの下部にある当接部材１９が止まる箇所である。エッチングが終了した後、フォトレジストをウェット剥離処理等により除去する。
【００９０】
なお、図２に示す位置決め用基板３０は、ストッパとしての機能を有する凹部３２を形成していたが、必ずしもこれに限らず、例えば、図３に示すように、ストッパとしての機能を有する凸部３４を樹脂により形成することが可能である。
【００９１】
その場合には、同図に示すように、シリコンウエハ等の平坦な基板３１の表面に感光性樹脂をスピンコーティング法により塗布する。その樹脂がポジ型の感光性を持つ場合には、凸部３４となる所に光が当たらないようなマスクを介して露光する。その後、現像処理をすることによって、光が照射された箇所の樹脂が除去され、凸部３４が形成される。ここにおいても、凸部３４の一方のエッジ３４ａが後述する単結晶Ｓｉ１のチップの下部にある当接部材１９が止まる箇所になるように、基板３１上の半導体設計をしておく。
【００９２】
上記の凸部３４を樹脂により形成する場合、例えば、図４（ａ）（ｂ）に示すように、例えば平面形状Ｌ字型にするのが好ましい。これにより、後述するように、単結晶Ｓｉ基板１０を載置した位置決め用基板３０を傾斜させることにより単結晶Ｓｉ基板１０を一方向に移動させる場合に、縦方向の位置と横方向の位置とを同時に一意的に定めることができる。
【００９３】
また、凸部３４の形状を平面形状Ｌ字型にした場合、角隅部は隙間があるのが好ましい。これにより、単結晶Ｓｉ基板１０の角部の損傷するのを防止することができる。
【００９４】
次いで、上記位置決め用基板３０には、単結晶Ｓｉ基板１０を吸着するための真空吸着用孔３５が形成されている。この真空吸着用孔３５は、先に述べた段差３３を形成する前に、レーザ加工等で開けておく。
【００９５】
一方、位置決め用基板３０は、そのサイズを後の〔絶縁基板の作製〕、〔絶縁基板での半導体デバイス作製〕にて記載する絶縁基板としての多結晶Ｓｉガラス基板４０を加工する際の逐次縮小露光投影機(ステッパ)の１ショットの露光サイズと同一にしておけば、後の工程と整合性良く製造することができる。
【００９６】
また、位置決め用基板３０は、単結晶Ｓｉ基板１０の形状が、図５（ａ）に示すように、凹部からなる当接部１９ａを有する場合には、図５（ｂ）に示すように、その単結晶Ｓｉ基板１０の凹部からなる当接部１９ａに沿う凸部３６を形成することも可能である。この場合、必ずしも凸部３６は、単結晶Ｓｉ基板１０の凹部に嵌合させる必要はない。これは、嵌合するように形成すれば、単結晶Ｓｉ基板１０の凹部を凸部３６に嵌めるために精度が要求されるが、本実施の形態では、後述するように、位置決め用基板３０に載置した単結晶Ｓｉ基板１０を移動させて、凸部３６のエッジに当接させて位置決めするので、必ずしも嵌合させる必要はないためである。また、このタイプの単結晶Ｓｉ基板１０は、当接部材１９を省略できるので、工程が簡略化できる。
【００９７】
〔単結晶シリコン基板の作製〕
次に、トランスファデバイス用の単結晶Ｓｉ基板１０について、図６〜図１０に基づいて説明する。
【００９８】
まず、チップ状に切り出されて位置決め用基板３０に載せる直前の単結晶Ｓｉ基板１０は、図６に示すように、単結晶Ｓｉ１に当接部材１９が形成されたものからなっている。
【００９９】
上記単結晶Ｓｉ１には、表面にソース・ドレイン部不純物注入部３が形成された単結晶シリコン（Ｓｉ）基板（以下、「単結晶Ｓｉ基板」という）２の上にゲート酸化膜４が形成され、その上に、ゲート電極５が形成され、さらにその上に、このゲート電極５等を覆うために層間絶縁膜６が形成されている。また、単結晶Ｓｉ基板２におけるソース・ドレイン部不純物注入部３の所定の深さには、水素イオン注入層７が形成されている。上記工程は、例えば０．５μｍ程度の微細加工プロセスにより行われている。この単結晶Ｓｉ基板１０は、例えば、１０ｍｍ程度×１０ｍｍ程度の大きさである。
【０１００】
上記構成の単結晶Ｓｉ基板１０の作製方法について、説明する。
【０１０１】
まず、図７に示すように、直径６インチ（約１５ｃｍ）又は８インチ（約２０ｃｍ）程度の単結晶シリコンウエハ２ａの状態から、必要があればロコス（ＬＯＣＯＳ（Local Oxidation of Silicon：選択酸化法)）酸化素子分離（Isolation)処理や場合によってはシャロー・トレンチ・アイソレーション処理をして素子分離を行い、図６に示すように、ゲート酸化膜４の熱酸化、ゲート電極５の形成及びパターニング、ソース・ドレイン部不純物注入部３への不純物の注入、不純物活性化、層間絶縁膜６の形成、ＣＭＰ（Chemical Mechanical Polishing:化学的機械研磨）による層間絶縁膜６の平坦化、水素イオン注入層７への水素イオン注入のプロセスを経る。
【０１０２】
なお、上記のプロセスにおいて、層間絶縁膜６を成膜後、図示しないコンタクトホール開口、ソース・ドレインメタル成膜、そのパターニング、パッシベーション膜成膜、そのＣＭＰによる平坦化した後、前記水素イオン注入層７への水素イオン注入というように、工程を進めておいても良い。
【０１０３】
上記の工程を進めることにより、図８に示すように、区切られたそれぞれの領域に単結晶Ｓｉ１がそれぞれ形成された単結晶シリコンウエハ１０ａが完成する。この単結晶シリコンウエハ１０ａは、当接部材１９を取り付ける前の単結晶Ｓｉ基板１０が複数形成されたものである。
【０１０４】
次に、この単結晶シリコンウエハ１０ａの裏側に所定のパターニングを施し、前記図２に示す位置決め用基板３０及びその凹部３２のエッジ３２ａ（図３では、位置決め用基板３０、凸部エッジ３４a）に当接する当接部材１９を位置決めパターンとして一括して形成する。
【０１０５】
上記当接部材１９の形成方法として、図９に示すように、例えばフォトリソグラフィ法を用いた形成方法を説明する。
【０１０６】
同図に示すように、まず、単結晶シリコンウエハ１０ａの表面（同図において紙面下側）における例えば両端に、赤外線にて認識できるマーカーとしての位置決めパターン位置合わせ用マーク（AlignmentMark)８・８を形成し、次いで、この単結晶シリコンウエハ１０ａの表面に、フォトレジスト等のポジ型感光性樹脂からな保護膜１１を２μｍ程度塗布する。この保護膜１１は、単結晶シリコンウエハ１０ａを裏返してパターニングする際に、単結晶シリコンウエハ１０ａの表面に傷がつかないようにするためのものである。
【０１０７】
次に、同図に示すように、単結晶シリコンウエハ１０ａを裏返して、この単結晶シリコンウエハ１０ａの裏面（同図において紙面上側）に、スピンコート塗布により、例えばポジ型感光性樹脂膜１２を厚さ１〜１０μｍ塗布する。続いて、単結晶シリコンウエハ１０ａの裏側を上にした状態を保って、この単結晶シリコンウエハ１０ａを図示しない露光投影機の付いた試料台に載置する。
【０１０８】
次いで、この試料台の上方から、例えば波長１３００ｎｍの赤外光による赤外顕微鏡９・９にて、単結晶シリコンウエハ１０ａの下面になっている表面側の上記位置決めパターン位置合わせ用マーク８・８を読み取る。ここで、単結晶シリコンウエハ１０ａの裏面から赤外光により表面側を観察する際は、単結晶シリコンウエハ１０ａの裏面のざらつきが画像観察を阻害するものであるため、観察箇所１３を鏡面状態にまで研磨しておくのが好ましい。なお、このように、赤外顕微鏡９・９にて、位置決めパターン位置合わせ用マーク８・８を読み取るのは、単結晶シリコンウエハ１０ａは不透明であるため、裏面側からは可視光顕微鏡では各単結晶Ｓｉ１の表面側のパターン境界を認識できないためである。
【０１０９】
次いで、位置決めパターン位置合わせ用マーク８・８を読み取った後、その位置を記憶しておき、同じ赤外顕微鏡９・９にて可視光により上側を観察し、単結晶シリコンウエハ１０ａの上方に設けた光学マスク１４の位置決めを、光学マスク１４に形成した光学マスク位置合わせマーク１４ａ・１４ａにより行う。すなわち、両端の光学マスク位置合わせマーク１４ａ・１４ａを読み取り、その光学マスク位置合わせマーク１４ａ・１４ａと上記位置決めパターン位置合わせ用マーク８・８とを一致させることにより、光学マスク１４が一意的に位置決めされる。
【０１１０】
次いで、光学マスク１４を位置決めした後、赤外顕微鏡９・９を側方へ退去させ、所定のパターンが形成された光学マスク１４を通してポジ型感光性樹脂膜１２への露光を行う。露光後、単結晶シリコンウエハ上のポジ型感光性樹樹脂１２を現像することによって、図１０に示すように、ポジ型感光性樹脂膜１２において光が照射された箇所が除去される。現像後は、ベーキングすることにより、樹脂を固めておく。その際、パターンエッジのテーパー形状が急峻になるように、ベーク温度を上げ過ぎないようにするのが重要である。これにより、単結晶シリコンウエハ１０ａ上に、単結晶Ｓｉ１毎に位置合わせされた当接部材１９が形成される。
【０１１１】
なお、上記の当接部材１９の形成方法は、赤外光を用いて行う方法しかないのではなく、単結晶シリコンウエハ１０ａの上方と下方とにマーカー読み取り機構を設け、図示しないステージ(座標を記憶させることができるステージ)に単結晶シリコンウエハ１０ａの位置を記憶させて、上下の基板を別々に位置合わせしても良い。つまり、まず、絶縁基板を位置合わせする時は、上方のシリコン基板を側方に退去させて、下の絶縁基板のマーカー位置をステージ上方に下向きに配置されているカメラで読み取って座標を記憶させる。次に上のシリコン基板を位置合わせする時は、下の絶縁基板を側方に退去させてシリコン基板のマーカー位置の座標をステージ下方に上向きに配置されているカメラで読み取って記憶させる。そして、それぞれ上下の基板をステージに記憶させている座標によって所定の位置に移動させて位置合わせを行うものである。
【０１１２】
このように上記の当接部材１９は半導体製造分野でよく知られたフォトリソグラフィ法などにより±1μm以内の位置精度の高い当節部材が容易に形成できる利点がある。特に、上記のように単結晶Ｓｉ基板１０に半導体構造の一部を予め作りこむ場合は、この半導体構造とのマッチングを充分に取れるので非常に有用である。
【０１１３】
一方、位置精度が高い点及び形成が容易な点で上記のような単結晶Ｓｉ基板１０の裏面において当接部材１９の形成は好ましいが、このような当接部材の代わりに、高精度レーザーダイシング装置等により、単結晶Ｓｉ基板１０を位置決めマークを基準にある程度の精度でカットすることが可能ならば、カットされた外形そのものを当接部として使用してもよい。例えば、単結晶Ｓｉ基板１０に半導体構造の一部を予め作りも込ない場合は±1μm以上であってもよい場合があり使用可能である。また最近では±1μm前後の精度の高い高精度レーザーダイシング装置も実用化されている。なおこの高精度ダイシング装置による位置合せは、上に記した方法と同等な方法で行うことができる。
【０１１４】
次いで、同図に示すように、上記当接部材１９が形成された単結晶シリコンウエハ１０ａを、通常のダイシング装置又はレーザーダイシング法等の切断手段１５により切断する。切断作業においては、切断する位置を、予め、例えばダイシングソーにより、単結晶シリコンウエハ１０ａ上に切り目を入れておくのが好ましい。この切り目の寸法は、例えば、数ミリ角程度である。
【０１１５】
切断後は、単結晶シリコンウエハ１０ａの表面の保護膜１１は、不要となるため、薬液で除去する。ここで、保護膜１１をフォトレジスト等のポジ型感光性樹脂等にて形成した場合には、アセトンに引き続いてイソプロピルアルコール等で除去する。すなわち、フォトレジスト等のポジ型感光性樹脂除去は、完璧に行わなければならないため、アセトンに引き続いてイソプロピルアルコールをシャワーにしてかけてやることにより、除去する。その後の純水洗浄についても、シャワーをかけてやることにより、完全にフォトレジスト等のポジ型感光性樹脂を除去する。
【０１１６】
このようにして切り出されることにより、図６に示すように、裏面に当接部材１９が形成された単結晶Ｓｉ基板１０が完成する。
【０１１７】
〔単結晶シリコン基板の絶縁基板上への載置〕
次いで、上述のように形成された単結晶Ｓｉ基板１０を、図１１に示すように、位置決め用基板３０の凹部３２の位置に載置する。すなわち、本実施の形態では、この凹部３２のエッジ３２ａに当接部材１９を当接させた位置が、位置決め用基板３０上での単結晶Ｓｉ基板１０の正確な配設位置となる。そして、本実施の形態では、同図に示すように、位置決め用基板３０を傾けることにより、単結晶Ｓｉ基板１０を滑らせて当接部材１９を凹部３２のエッジ３２ａに当接させる。したがって、本実施の形態では、位置決め用基板３０の凹部３２に単結晶Ｓｉ基板１０に載置するときには、その凹部３２に単結晶Ｓｉ基板１０を載置すればよいので、精度２〜３００μｍ程度の粗い精度で載置することができる。
【０１１８】
上述のように、単結晶Ｓｉ基板１０を、位置決め用基板３０の凹部３２に載置した後、本実施の形態では、同図に示すように、位置決め用基板３０を少し傾斜させる。このときの傾斜角度は、例えば、１０度〜２０度が好ましい。また、本実施の形態では、さらに、位置決め用基板３０を傾斜させた状態で、矢印Ａ方向の可聴領域に近い周波数の振動を与える。なお、位置決め用基板３０が水平に保たれている場合には、矢印Ａ方向は鉛直方向となる。
【０１１９】
この振動を付与することにより、単結晶Ｓｉ基板１０は矢印Ａ方向に浮動する。そして、位置決め用基板３０が傾斜していることにより、単結晶Ｓｉ基板１０は、重力によって、矢印Ｂ方向に滑り、やがて、当接部材１９が凹部３２のエッジ３２ａに当接する。このように、本実施の形態では、位置決め用基板３０に振動を与えることにより、所定の位置に自動的に移動させて位置決めすることができる。
【０１２０】
また、上記の振動の振幅について検討した結果、図１２に示すように、「チップが止まる領域」と記載されている部分の周波数範囲の振幅を付与すればよいことがわかった。具体的には、例えば、段差３３が２０μｍの場合は、片側振幅１０μｍ以内となる周波数２００Ｈｚ以上の振動を与えればよい。
【０１２１】
すなわち、単結晶Ｓｉ基板１０が、位置決め用基板３０から段差３３の高さよりも大きく離れすぎた場合には、単結晶Ｓｉ基板１０がエッジ３２ａを超えてしまうために、望んでいる位置決めができなくなる。したがって、位置決め用基板３０に付与する振動の周波数、及び振幅は、適切に定めなければならない。
【０１２２】
次いで、上述した±１μｍの高精度で位置決めされた位置決め用基板３０上の単結晶Ｓｉ基板１０は、図１３に示すように、予め、位置決め用基板３０の下側に当接されている真空チャック３７にて吸引により固定される。その際、位置決め用基板３０が反らないように、同図に示すように、定盤状の真空チャック３７に載置されているのが肝要である。
【０１２３】
〔絶縁基板の作製〕
次に、絶縁基板としての多結晶Ｓｉガラス基板４０について説明する。
【０１２４】
上記多結晶Ｓｉガラス基板４０は、図１４に示すように、光透過性非晶質ガラス板４１と、この光透過性非晶質ガラス板４１上に形成された二酸化ケイ素系絶縁膜４２と、さらにその上に形成された、液晶ディスプレイの各画素部分に形成された多結晶シリコンＴＦＴ５０とからなっている。
【０１２５】
上記多結晶Ｓｉガラス基板４０を作製するときには、同図に示すように、まず、光透過性非晶質ガラス板４１上に、ベースコート膜となる二酸化ケイ素系絶縁膜４２を膜厚２００ｎｍ程度形成する。次に、非晶質シリコン膜を３０〜２００ｎｍ程度形成する。これら二酸化ケイ素系絶縁膜４２及び非晶質シリコン膜は、プラズマ化学気相成長法により形成する。なお、上記２層の成膜は、例えば、クラスタ型マルチチャンバー方式プラズマＣＶＤ装置を使えば、２層の各成膜形成工程中、真空を維持して成膜することができる。
【０１２６】
引き続いて、非晶質シリコン膜中の水素を離脱させるため、例えば４５０〜６００℃程度の熱で３０〜６０分、熱処理（Annealing)する。この熱処理により、非晶質シリコン膜中の水素含有量を、１×１０19ｃｍ-3以下にすることができる。なお、この熱処理では、固相結晶成長も兼ねても良い。
【０１２７】
本実施の形態では、例えば、前記単結晶Ｓｉ基板１０を接合する箇所のみ、非晶質シリコン膜をパターニング・エッチングして除去しておく（図１４又は図１（ｂ）参照）。
このパターニング除去を行うことにより、光透過性非晶質ガラス板４１に、逐次、レーザ照射しても、接合を行う箇所はレーザ光が透過するので、瞬時たりとも、光透過性非晶質ガラス板４１の表面が非晶質シリコンの融点付近にまで温度上昇することはない。
【０１２８】
上記の非晶質シリコン膜は、矩形波等にビーム強度分布を整形した近紫外域の波長を持つエキシマレーザ等により、多結晶化される。例えば、ＸｅＣｌエキシマレーザを用いる場合は、波長λ＝３０８ｎｍの近紫外域の波長となる。
【０１２９】
また、上記のパターニング除去処理により、単結晶Ｓｉ基板１０を接合する箇所は、光透過性非晶質ガラス板４１の温度がシリコンの融点付近まで上昇することなく、光透過性非晶質ガラス板４１に熱的なダメージもなく、レーザ結晶化処理をすることができる。なお、必ずしもこれに限らず、例えば、非晶質シリコン膜のパターニングを行わず、逐次、横成長法（ＳＬＳ法：Sequential Lateral Solidification法）によるレーザ結晶化法にて、単結晶Ｓｉ基板１０を載せる箇所を避けて結晶化を行っても良い。
【０１３０】
また、貼り合せの際の接合工程をスムーズに処理できるように、非単結晶シリコン膜５０をパターニング除去した後に、ゲート絶縁膜を兼ねる二酸化ケイ素系絶縁膜４２を１００ｎｍ程度成膜しておいても良い。
【０１３１】
〔絶縁基板の活性化・接合・剥離〕
図１５に示すように、上述のようにして作製した多結晶Ｓｉガラス基板４０に、先に記述した位置決め用基板３０に位置決めして載置された複数の単結晶Ｓｉ基板１０が貼り合せられる。
【０１３２】
この貼り合わせに際しては、多結晶Ｓｉガラス基板４０及び単結晶Ｓｉ基板１０の各接合面は、アンモニア水と過酸化水素水と純水との混合液（ＳＣ１液）にて洗浄され、表面にＯＨ基が存在するようにし、接合するのに活性な状態にしておく。なお、必ずしもこれに限らず、例えば、上記ＳＣ１洗浄による表面活性化の代わりに、酸素プラズマ中に曝して、表面を活性化しても良い。
【０１３３】
洗浄が終わって両者を接合する工程は、同図に示すように、単結晶Ｓｉ基板１０及び多結晶Ｓｉガラス基板４０の表面同士を接触させ、僅かな力で押してやることにより、自発的に接着が進行して行くものである。その際、いくら僅かな力で接着するとはいえ、位置決め用基板３０は、重力や荷重によって容易に撓みが生じることがないように、前述したように、定盤上に載置されているのが肝要である。
【０１３４】
貼り合せが終了したときには、図１６に示すように、前記単結晶Ｓｉ基板１０における単結晶Ｓｉ１の裏面に設けられていた当接部材１９は、例えば、真空中で酸素プラズマ処理をすることにより除去しておくのが望ましい。
【０１３５】
このように、複数個の単結晶Ｓｉ基板１０を位置決め用基板３０上に載置し、高精度で位置合せした後、一括して多結晶Ｓｉガラス基板４０の所定の位置に接合する。この際、一方が、光透光性を有する多結晶Ｓｉガラス基板４０であるために、可視光によって位置合せできる。
【０１３６】
貼り合せ後は、図１７に示すように、６００℃程度の剥離工程の熱処理により、多結晶Ｓｉガラス基板４０上に搭載された単結晶Ｓｉ１は、不要部として単結晶シリコン膜１ａが水素イオン注入層７から剥離される。
【０１３７】
〔多結晶Ｓｉガラス基板での半導体作製〕
次いで、多結晶Ｓｉガラス基板４０は、図１８に示すように、単結晶Ｓｉ１の薄膜トランジスタと多結晶シリコンＴＦＴ７０とが形成され、該多結晶シリコンＴＦＴ７０と単結晶Ｓｉ１の薄膜トランジスタ１とが配線接続されることにより、単結晶Ｓｉ１と多結晶シリコンＴＦＴ７０とが混在する半導体として形成される。
【０１３８】
その詳細は、次のとおりである。
【０１３９】
まず、多結晶シリコンＴＦＴ７０のゲート絶縁膜５１の成膜を行う。なお、このゲート絶縁膜５１は、単結晶Ｓｉ１側にも成膜される。続いて、多結晶シリコンＴＦＴ５０のゲート電極５２の成膜・パターニング、ソース・ドレイン部へ不純物ドーピング５３・５３、及び、不純物活性化を行う。この不純物ドーピングの際には、例えばイオンドーピング法により行うと共に、単結晶Ｓｉ１側に不純物が入らないように、例えば、フォトレジストで覆う等の処理をしておくのが好ましい。
【０１４０】
この際の、ゲート電極５２の成膜・パターニング時の逐次縮小露光投影機(ステッパ)による光学マスクの位置合わせ時において、１ショットの露光領域と、先の絶縁基板の活性化・接合・剥離工程で用いた位置決め用基板のサイズが等しくしておくと、マーカー読み取り誤差により、位置ずれが生じた場合でも、それは、１ショットの露光領域内だけに影響する。このため、単結晶Ｓｉ薄膜トランジスタの部分との位置ずれを最小限に抑えることができる。このことは、これ以降のフォトリソグラフィ技術によるパターニング工程全てに言えることである。
【０１４１】
次に、多結晶シリコンＴＦＴ７０及び単結晶Ｓｉ１の薄膜トランジスタの両方に、二酸化ケイ素系絶縁膜にてなる層間絶縁膜５４を２００〜３００ｎｍ成膜し、コンタクトホール５５を開口する。このコンタクトホール５５を開口するためのエッチングはフォトリソグラフィにて行う。また、コンタクトホール５５の開口エッチングは、同図に示すように、単結晶Ｓｉ１の薄膜トランジスタの配線コンタクト５６・５６、ゲートコンタクト５７、多結晶シリコンＴＦＴ７０の配線コンタクト５８・５８の箇所を開口する。次に、配線コンタクト５６・５６、ゲートコンタクト５７及び配線コンタクト５８・５８に接続される配線パターンとしてのソース・ドレイン・ゲートメタル膜５９の成膜・パターニングを行う。
【０１４２】
なお、上記の工程において、単結晶Ｓｉ１と多結晶シリコンＴＦＴ７０との配線接続がスムーズに行われるように、以下の過程を踏んでも良い。
【０１４３】
すなわち、配線となるソース・ドレイン・ゲートメタル膜５９のパターニング時の露光は、２度に分けて行っても良い。すなわち、１度目の露光は、単結晶Ｓｉ１の周囲を光遮蔽し、多結晶Ｓｉガラス基板４０に形成された図示しないマーカーを基準にアラインメントし、２度目の露光は、単結晶Ｓｉ１の周囲のみに光照射し、単結晶Ｓｉ１上に形成された図示しないマーカーを基準としてアラインメントする。
【０１４４】
これにより、配線ルールが単結晶Ｓｉ１の製造プロセスよりも緩やかな多結晶Ｓｉガラス基板４０を加工して行う薄膜トランジスタプロセスにおいて、単結晶Ｓｉ１の配線コンタクト５６・５６及びゲートコンタクト５７とソース・ドレイン・ゲートメタル膜の配線パターンとのコンタクトを精度よくとることができる。
【０１４５】
一方、配線となるソース・ドレイン・ゲートメタル膜５９を成膜する前に、単結晶Ｓｉ１側と多結晶シリコンＴＦＴ５０側との境界部分６０を、ＧＣＩＢ（Gas Cluster Ion Beam）法（２００２ＩＥＥＥ：International SOI Conference Proceedings ,p.192）等で平坦化し、配線となるソース・ドレイン・ゲートメタル膜５９を成膜しても、その境界部分６０において断線が起こらないようにしておいても良い。
【０１４６】
以上により、図１（ａ）に示すように、単結晶Ｓｉ１と多結晶シリコンＴＦＴ７０とが混在した多結晶Ｓｉガラス基板４０が形成される。その後、液晶材料を対向ガラス基板との間に封入する工程を経た後、この多結晶Ｓｉガラス基板４０を分断することにより、例えば、液晶ディスプレイにおける画素のスイッチングのための多結晶シリコンＴＦＴ７０と、走査信号線駆動回路及びデータ信号線駆動回路のドライバＩＣとなる単結晶Ｓｉ１とを備えた半導体装置が完成する。
【０１４７】
これにより、マザーガラスサイズ（一例としては、１５００ｍｍ×１８００ｍｍ）上に、複数個のドライバチップやその他の機能回路チップを所定の部分のみに接合させて、非単結晶シリコン半導体、単結晶シリコン半導体それぞれの材料のトランジスタを適材適所に配置することができる。このことにより、基板上に非単結晶シリコンＴＦＴと、単結晶シリコンＴＦＴとを混在させることができる。
【０１４８】
また、図１（ｂ）に示すように、複数個のドライバチップをマザーガラス上に一括して接合することにより、従来のＣＯＧ技術によるディスプレイパネル製造よりも高い生産性をもって製造することができる。これは、接合を接着剤なしで行い、大型のマザーガラスを処理することができる薄膜トランジスタ工程内で効率的に処理することができる。
【０１４９】
また、接合工程を±１μｍ以内の高精度で位置合せを行って、接合した単結晶シリコンチップから細い多数の配線に接続することができ、高精度で高機能のディスプレイ半導体を効率的にかつ省スペースで製造することができる。
【０１５０】
この結果、それぞれの長所を生かした半導体を同一ガラス基板に形成することができ、ディスプレイ基板上に高機能の半導体を搭載でき、製造経費を大きくかけることなく、無駄なく高付加価値を有するディスプレイ半導体を製造することができる。
【０１５１】
換言すれば、本実施の形態では、成膜・多結晶化により作製した非単結晶シリコン膜からなる薄膜トランジスタと、トランスファ技術により作製した単結晶シリコン薄膜半導体が混在する非晶質基板を作製する上で、単結晶シリコンチップ又は半完成単結晶シリコンチップを基板の一部分の所定の箇所に一括して高精度で接合するために、シリコンチップに位置決めパターンを赤外光による裏面アラインメント法等で形成した上、まず、位置決め用基板３０と呼んでいる基板上の所定のおおまかな位置に載置する。次に、位置決め用基板３０を所定の周波数、僅かな振幅で振動させ、位置決め用基板３０上のストッパが形成してある所定の接合位置に±１μｍの精度で導いてやるものである。このことにより、高精細な配線を高精度に位置合わせして接合することができるばかりではなく、複数個のチップを基板上に一括して接合することができ、高生産性をもって液晶パネルを製造することができる。なお、本実施の形態の接合は、接着剤なしで接合するため、その後のプロセスにおいても、不純物がしみ出す恐れがないため、トランジスタ製造工程を進めていくことができるものである。
【０１５２】
したがって、単結晶シリコンからなるトランスファデバイスと、非単結晶シリコン膜からなる薄膜トランジスタとを、双方の長所を尊重しながら、光透過性を有する非晶質高歪点ガラス基板等の１枚の基板上に生産性よく製造できるばかりではなく、額縁領域が狭い高精細で高機能のディスプレイパネルを、製造経費を安価に抑えつつ製造することができる。なお、歪点というのは、ガラス等の固体の物性値であり、「歪みを起こしはじめる温度」をいう。一般の液晶ディスプレイ用ガラスでは、６５０℃程度である。また、「高」というのは、歪点が普通の(液晶ディスプレイ用以外の)ガラスよりも高いという意味である。
【０１５３】
このように、本実施の形態の半導体装置の製造方法では、単結晶Ｓｉ基板１０には、半導体構造の少なくとも一部が形成されている。この単結晶Ｓｉ基板１０を、１個以上、多結晶Ｓｉガラス基板４０の設定位置に一括で接合する場合には、まず、図１１に示すように、単結晶Ｓｉ基板１０を、表面にエッジ３２ａを有する位置決め用基板３０上に載置する。次いで、この単結晶Ｓｉ基板１０を、１個以上同時に位置決め用基板３０の表面に平行にエッジ３２ａまで移動させる。これにより、図１（ｂ）に示すように、全ての単結晶Ｓｉ基板１０はエッジ３２ａに当接することによって、多結晶Ｓｉガラス基板４０の設定位置となるように対応付けられた位置に自動的に位置決めされ、その位置で一時固定される。したがって、この位置決め用基板３０上で位置決めされた１個以上の単結晶Ｓｉ基板１０を、多結晶Ｓｉガラス基板４０の設定位置に接合することにより、一括で単結晶Ｓｉ基板１０を接合することができる。
【０１５４】
この結果、図１１に示すように、単結晶Ｓｉ基板１０を位置決め用基板３０上に載置する段階においては、単結晶Ｓｉ基板１０は、その後移動されるので、載置位置の精度は要求されない。一方、単結晶Ｓｉ基板１０を平行移動してエッジ３２ａに当接した後は、エッジ３２ａへの当接位置が正確な多結晶Ｓｉガラス基板４０の設定位置に対応しているので、精度よく、単結晶Ｓｉ基板１０を多結晶Ｓｉガラス基板４０に一括で接合できる。
【０１５５】
したがって、多結晶Ｓｉガラス基板４０上に単結晶Ｓｉ１を接合できると共に、ＣＯＧ技術によるディスプレイパネル製造よりも高い生産性を有し、さらに、接合工程を±１μｍ以内の高精度で行って、高精度で高機能のディスプレイ半導体を効率的にかつ省スペースで製造し得る半導体装置の製造方法を提供することができる。
【０１５６】
また、本実施の形態の半導体装置の製造方法では、図１１に示すように、単結晶Ｓｉ基板１０が載置された位置決め用基板３０を傾斜させるだけで、全ての単結晶Ｓｉ基板１０を、位置決め用基板３０上で、自動的に一括して、かつ重力により移動するので簡易に、エッジ３２ａへ移動させることができる。
【０１５７】
また、本実施の形態の半導体装置の製造方法では、図６に示すように、単結晶Ｓｉ基板１０に当接部材１９を形成するので、この当接部材１９が位置決め用基板３０及びそのエッジ３２ａに当接する。したがって、単結晶Ｓｉ基板１０に位置精度の高い当接部材を容易に形成できるとともに、単結晶Ｓｉ基板１０自体は位置決め用基板３０及びエッジ３２ａに当接しないので、単結晶Ｓｉ基板１０が位置決め用基板３０及びそのエッジ３２ａに接触して損傷するのを防止することができる。
【０１５８】
また、本実施の形態の半導体装置の製造方法では、図１５に示すように、単結晶Ｓｉ基板１０と多結晶Ｓｉガラス基板４０との両接合面はいずれも接合活性化されているので、少し押圧するだけで接着が進行し、接着剤なしで容易に両者を接合することができる。なお、接合活性化とは、例えば、各接合面にＯＨ基が存在した状態等をいう。
【０１５９】
また、本実施の形態の半導体装置の製造方法では、図１（ａ）に示すように、多結晶Ｓｉガラス基板４０には、予め、非単結晶シリコンにてなる半導体構造の一部である多結晶シリコンＴＦＴ５０が形成されている。したがって、単結晶Ｓｉ基板１０を多結晶Ｓｉガラス基板４０に接合したときには、多結晶Ｓｉガラス基板４０上に多結晶シリコンＴＦＴ５０と単結晶Ｓｉ１とを混在させた半導体装置を提供することができる。
【０１６０】
また、本実施の形態の半導体装置の製造方法では、従来のＣＯＧのように完成された単結晶シリコン半導体を多結晶Ｓｉガラス基板４０に実装するのではなく、図６に示すように、単結晶Ｓｉ半導体における半導体構造の一部が多結晶Ｓｉガラス基板４０に接合された後、多結晶Ｓｉガラス基板４０に予め形成された非単結晶シリコンにてなる半導体構造の一部と一体的に両方の配線パターンが形成される。
【０１６１】
これにより、図１（ａ）に示すように、多結晶Ｓｉガラス基板４０上に多結晶シリコンＴＦＴ５０と単結晶Ｓｉ１とを混在させると共に、ＣＯＧ技術によるディスプレイパネル製造よりも高い生産性を有し、さらに、接合した単結晶Ｓｉ基板１０から細い多数の配線に接続することができ、高精度で高機能のディスプレイ半導体を効率的にかつ省スペースで製造し得る半導体装置の製造方法を提供することができる。
【０１６２】
また、本実施の形態の半導体装置の製造方法では、位置決め用基板３０のエッジ３２ａを、単結晶Ｓｉ基板１０の多結晶Ｓｉガラス基板４０への設定位置に対応した位置決めパターンとして形成することによって、複数のエッジ３２ａを精度よく位置決め用基板３０に形成することができる。
【０１６３】
また、本実施の形態の半導体装置の製造方法では、図４に示すように、位置決め用基板３０の各エッジ３２ａの位置決めパターンは、平面形状が単結晶Ｓｉ基板１０の２辺を規制する形状に形成されているので、単結晶Ｓｉ基板１０の２辺を規制でき、平面における位置を規定することができる。また、２辺の交差する隅角には隙間が設けられているので、単結晶Ｓｉ基板１０の、構造的に弱い角部がエッジ３２ａに接触して損傷するのを防止することができる。なお、平面形状が単結晶Ｓｉ基板１０の２辺を規制する形状とは、例えば、Ｌ字型、Ｖ字型、Ｘ字型、Ｔ字型等の形状をいう。
【０１６４】
また、本実施の形態の半導体装置の製造方法では、図１（ｂ）に示すように、単結晶Ｓｉ基板１０に少なくともゲート電極５まで形成した後、位置決め用基板３０及びその各エッジ３２ａに当接する、単結晶Ｓｉ基板１０の裏面に形成される当接部材１９は、耐アルカリ性を有する樹脂にて形成されている。
【０１６５】
したがって、当接部材１９を樹脂にて容易に形成することができる。また、樹脂であるので、容易にエッチングにより除去することが可能である。さらに、この樹脂は耐アルカリ性を有しているので、単結晶Ｓｉ基板１０と多結晶Ｓｉガラス基板４０との接合時に、両接合面を接合活性化するためにアルカリ処理しても当接部材１９は劣化を受けないようにすることができる。
【０１６６】
また、本実施の形態の半導体装置の製造方法では、単結晶Ｓｉ基板１０の裏面全面に樹脂を塗布し、単結晶Ｓｉ基板１０の表面側に形成された位置決めパターン位置合わせ用マーク８・８を基準として位置合わせをして、当接部材１９を凹凸加工することにより、単結晶Ｓｉ基板１０の裏面側に樹脂からなる当接部材１９を形成することができる。
【０１６７】
また、本実施の形態の半導体装置の製造方法では、図５に示すように、単結晶Ｓｉ基板１０に少なくともゲート電極５まで形成する。その後、単結晶Ｓｉ基板１０の裏面の一部を所定の深さまでエッチングすることにより、位置決め用基板３０の表面に形成されたエッジ３６ａに当接する当接部１９ａを形成する。
【０１６８】
したがって、位置決め用基板に別途当接部材を形成しなくても、単結晶シリコン基板のみでも位置決め部に当接する当接部を形成することができる。
【０１６９】
また、本実施の形態の半導体装置の製造方法では、図２に示すように、平板からなる位置決め用基板３０の表面の一部をエッチングして凹状又は凸状に形成することによって、位置決め用基板３０の表面にエッジ３２ａ・３６ａを形成することができる。
【０１７０】
また、本実施の形態の半導体装置の製造方法では、図３に示すように、平板からなる位置決め用基板３０の表面に樹脂にてパターニングすることにより凸状に形成することによっても、位置決め用基板３０の表面にエッジ３４ａを形成することができる。また、この樹脂は耐アルカリ性を有するので、単結晶Ｓｉ基板１０と多結晶Ｓｉガラス基板４０との接合時に、両接合面を接合活性化するためにアルカリ処理してもエッジ３４ａは劣化を受けないようにすることができる。
【０１７１】
また、本実施の形態の半導体装置の製造方法では、図８に示す外観を有する単結晶Ｓｉ基板１０に少なくともゲート電極５まで形成した後、図１０に示すように、矢印のところでカットし、単結晶Ｓｉ基板１０における所定の深さに水素イオン又は希ガスイオンを注入する。そして、単結晶Ｓｉ基板１０を多結晶Ｓｉガラス基板４０に接合した後に、熱処理すれば、水素イオン注入層７又は希ガスイオン注入層にて単結晶Ｓｉ１の単結晶シリコン膜１ａを剥離させることができる。また、これにより、単結晶Ｓｉ基板１０の薄膜化を図ることができる。
【０１７２】
また、本実施の形態の半導体装置の製造方法では、単結晶Ｓｉ基板１０と多結晶Ｓｉガラス基板４０との両接合面の接合活性化を、アンモニア水及び過酸化水素水を含む液体若しくは過酸化水素水を含む液体により洗浄するか、又は酸素プラズマ内に曝して行う。これにより、例えば、各接合面にＯＨ基が存在した状態にした接合活性化を得ることができる。
【０１７３】
また、本実施の形態の半導体装置の製造方法では、単結晶Ｓｉ基板１０に少なくともゲート電極５まで形成する。その後、図１０に示すように、矢印の箇所で単結晶Ｓｉ基板１０ａをカットして単結晶Ｓｉ基板１０を載置した位置決め用基板３０を微小振動させる。これにより、単結晶Ｓｉ基板１０が浮動するので、載置した単結晶Ｓｉ基板１０を位置決め用基板３０の表面に平行にエッジ３２ａまで移動させることができる。
【０１７４】
ところで、単結晶Ｓｉ基板１０が載置された位置決め用基板３０を微小振動させるときに、その微小振動が大きすぎると、単結晶Ｓｉ基板１０が位置決め用基板３０のエッジ３２ａの高さを越えてしまい、単結晶Ｓｉ基板１０をエッジ３２ａに定めることができない（図１２に示すグラフのはずれる領域参照)。そこで、本実施の形態では、位置決め用基板３０の上に載置された単結晶Ｓｉ基板１０の浮動高さが、位置決め用基板３０のエッジ３２ａの高さを越えない周波数範囲及び振幅範囲で位置決め用基板３０を微小振動させることにより、この問題を防止することができるようになっている。
【０１７５】
また、本実施の形態の半導体装置の製造方法では、単結晶Ｓｉ基板１０ａに少なくともゲート電極５まで形成する。その後、図１０に示すように、矢印のところでカットして、位置決め用基板３０上に位置決めされた単結晶Ｓｉ基板１０を、位置決め用基板３０に形成された真空吸着用孔３５を通した吸引により、位置決め用基板３０上に一時固定するので、容易に、単結晶Ｓｉ基板１０を一時固定することができる。
【０１７６】
また、本実施の形態の半導体装置の製造方法では、位置決め用基板３０の平面形状は、多結晶Ｓｉガラス基板４０をパターニングするときに用いる露光投影機のショット領域と同じ大きさであるので、多結晶Ｓｉガラス基板４０の１ショット露光領域と同じ広さの位置決め用基板３０にエッジ３２ａをパターニングすることができる。
【０１７７】
また、本実施の形態の半導体装置の製造方法では、位置決め用基板３０の平面形状は多結晶Ｓｉガラス基板４０の平面形状と同じであるので、位置決め用基板３０に載置した単結晶Ｓｉ基板１０を１：１の関係で多結晶Ｓｉガラス基板４０に接合することができる。
【０１７８】
また、本実施の形態の半導体装置の製造方法では、図２及び図３に示すように、位置決め用基板３０の材質はシリコン（Ｓｉ）であるので、一般的に使用される平坦基板であるシリコンウエハを用いて、フォトリソ技術により容易に精度の高いエッジ３２ａを形成することができる。
【０１７９】
また、本実施の形態の半導体装置の製造方法では、位置決め用基板３０の表面には、１００ｎｍ以上の凹凸が形成されているので、載置された単結晶Ｓｉ基板１０が滑り易くなる。
【０１８０】
また、本実施の形態の半導体装置の製造方法では、図１１、図１３及び図１５に示すように、半導体構造の一部として少なくともゲート電極５まで形成した後、所定の深さに水素イオン又は希ガスイオンを注入した単結晶Ｓｉ基板１０を、表面にエッジ３２ａを有する平板からなる位置決め用基板３０上に載置し、位置決め用基板３０を傾斜させながら微振動を与えて、１個以上同時に位置決め用基板３０の表面に平行にエッジ３２ａまで移動させて位置決めした後、真空吸着により一時固定する工程と、単結晶Ｓｉ基板１０を、非単結晶シリコンにてなる半導体構造の一部が予め形成された多結晶Ｓｉガラス基板４０における、位置決め用基板３０のエッジ３２ａに対応させた設定位置に一括で接合する工程と、接合後、熱処理により水素イオン注入層７又は希ガスイオン注入層にて単結晶Ｓｉ基板１０の単結晶シリコン膜１ａを剥離させる工程とを含む。
【０１８１】
したがって、多結晶Ｓｉガラス基板４０上に非単結晶シリコン半導体と単結晶シリコン半導体とを混在させると共に、ＣＯＧ技術によるディスプレイパネル製造よりも高い生産性を有し、さらに、接合工程を±１μｍ以内の高精度で行って、接合した単結晶Ｓｉ基板１０から細い多数の配線に接続することができ、高精度で高機能のディスプレイ半導体を効率的にかつ省スペースで製造し得る半導体装置の製造方法を提供することができる。
【０１８２】
また、本実施の形態の半導体装置の製造方法では、ソース・ドレイン・ゲートメタル膜５９を形成する工程においては２度の露光を行い、１度目は多結晶Ｓｉガラス基板４０上全体に位置合せしたショットで露光する一方、２度目は単結晶Ｓｉ基板１０に位置合せしたショットで露光する。
【０１８３】
したがって、配線ルールが単結晶Ｓｉ１の製造プロセスよりも緩やかな非単結晶シリコン半導体に比べて、単結晶Ｓｉ１の製造プロセスにおいて、精度の高い配線ルールの下に、ソース・ドレイン・ゲートメタル膜５９のコンタクトを精度よくとることができる。
【０１８４】
また、本実施の形態の半導体装置の製造装置は、図１、図６、図１１及び図１７に示すように、半導体構造の一部として少なくともゲート電極５まで形成した後、所定の深さに水素イオン又は希ガスイオンを注入した単結晶Ｓｉ基板１０を、表面にエッジ３２ａを有する平板からなる位置決め用基板３０上に載置し、位置決め用基板３０を傾斜させながら微振動を与えて、１個以上同時に位置決め用基板３０の表面に平行にエッジ３２ａまで移動させて位置決めした後、真空吸着により一時固定する手段と、単結晶Ｓｉ基板１０を、非単結晶シリコンにてなる半導体構造の一部が予め形成された多結晶Ｓｉガラス基板４０における、位置決め用基板３０のエッジ３２ａに対応させた設定位置に一括で接合する手段と、接合後、熱処理により水素イオン注入層７又は希ガスイオン注入層にて単結晶Ｓｉ基板１０の単結晶シリコン膜１ａを剥離させる手段とを備えている。
【０１８５】
したがって、多結晶Ｓｉガラス基板４０上に非単結晶シリコン半導体と単結晶シリコン半導体とを混在させると共に、ＣＯＧ技術によるディスプレイパネル製造よりも高い生産性を有し、さらに、接合工程を±１μｍ以内の高精度で行って、接合した単結晶Ｓｉ基板１０から細い多数の配線に接続することができ、高精度で高機能のディスプレイ半導体を効率的にかつ省スペースで製造し得る半導体装置の製造装置を提供することができる。
【産業上の利用可能性】
【０１８６】
本発明の半導体装置の製造方法及び半導体装置の製造装置は、集積回路や薄膜トランジスタを製造する際に用いられるシリコン半導体、及びシリコン半導体から製造されるトランジスタのうち、基板としてガラス等の非晶質基板を用い、そのトランジスタを形成する半導体材料に単結晶シリコン膜と非単結晶シリコン膜とを用いて製造するトランジスタの材料を用いた、アクティブマトリクス型表示装置等の表示装置に適用できる。
【図面の簡単な説明】
【０１８７】
【図１】（ａ）は本発明における実施の一形態を示すものであり、多結晶シリコンＴＦＴを搭載した多結晶Ｓｉガラス基板に単結晶Ｓｉが接合された直後の複数の半導体を示す斜視図であり、（ｂ）は多結晶シリコンＴＦＴを搭載した多結晶Ｓｉガラス基板に単結晶Ｓｉを貼着する工程を示す断面図である。
【図２】上記多結晶Ｓｉガラス基板に単結晶Ｓｉを貼着する場合に使用され、ストッパガイドとなるエッジを凹部によりフォトリソグラフィ及びエッチングで作製した位置決め用基板の構成を示す断面図である。
【図３】上記多結晶Ｓｉガラス基板に単結晶Ｓｉを貼着する場合に使用され、ストッパガイドとなるエッジを凸部を樹脂によりフォトリソグラフィ及びエッチングで作製した位置決め用基板の構成を示す断面図である。
【図４】（ａ）は樹脂により形成した平面形状Ｌ字型の凸部を有する位置決め用基板の平面図であり、（ｂ）は上記位置決め用基板上で移動して平面形状Ｌ字型の凸部に当接した単結晶シリコン基板を示す平面図である。
【図５】（ａ）は他の形状を有する単結晶Ｓｉの構成を示す断面図であり、（ｂ）は上記単結晶Ｓｉの裏面形状に合わせて、ストッパガイドとなるエッジ形成した位置決め用基板の構成を示す断面図である。
【図６】上記単結晶シリコン基板の構成を示す断面図である。
【図７】上記単結晶シリコン基板を作製するための単結晶シリコンウエハの構成を示す斜視図である。
【図８】位置決めパターンを取り付ける前の単結晶シリコンウエハの構成を示す斜視図である。
【図９】上記単結晶シリコンウエハに位置決めパターンを形成する工程を示す断面図である。
【図１０】上記位置決めパターンを形成した単結晶シリコンウエハの構成を示す断面図である。
【図１１】上記位置決め用基板に載置された単結晶シリコン基板を、所定の配設位置である位置決め用基板の凹部におけるエッジまで、微小振動によって移動させて当接させる工程を示す断面図である。
【図１２】上記位置決め用基板を振動させる場合に、単結晶シリコン基板がエッジで止まるときの、周波数と振幅領域との関係を示すグラフである。
【図１３】上記位置決め用基板上の単結晶シリコン基板を真空吸引により一時的に固定させる工程を示す断面図である。
【図１４】上記多結晶シリコンＴＦＴを搭載した多結晶Ｓｉガラス基板の構成を示す断面図である。
【図１５】上記単結晶シリコン基板を多結晶Ｓｉガラス基板に貼着させる工程を示す断面図である。
【図１６】上記単結晶シリコン基板を貼着した後の、多結晶シリコンＴＦＴを搭載した多結晶Ｓｉガラス基板の構成を示す断面図である。
【図１７】上記単結晶シリコン基板を多結晶シリコンＴＦＴを搭載した多結晶Ｓｉガラス基板に貼着した後、熱処理により単結晶シリコン膜を剥離させる工程を示す断面図である。
【図１８】上記多結晶シリコンＴＦＴと単結晶Ｓｉとの間の配線を形成する工程を示す断面図である。
【符号の説明】
【０１８８】
１      単結晶Ｓｉ（単結晶シリコン）
１ａ    単結晶シリコン膜（一部）
２ａ    単結晶シリコンウエハ
５      ゲート電極
７      水素イオン注入層
８      位置決めパターン位置合わせ用マーク（マーカー）
９      赤外顕微鏡
１０      単結晶シリコン基板（半導体回路部材）
１０ａ    単結晶シリコンウエハ
１９      当接部材
１９ａ    当接部
３０      位置決め用基板
３２      凹部
３２ａ    エッジ（位置決め部）
３４      凸部
３４ａ    エッジ（位置決め部）
３６ａ    エッジ（位置決め部）
３５      真空吸着用孔
３７      真空チャック
４０      多結晶ＳｉＴＦＴガラス基板（接合基板）
４１      光透過性非晶質ガラス板
５０      多結晶シリコン膜
５９      ソース・ドレイン・ゲートメタル膜（配線パターン）
７０      多結晶シリコンＴＦＴ
【図１】
2006032435.tif 000003
【図２】
2006032435.tif 000004
【図３】
2006032435.tif 000005
【図４】
2006032435.tif 000006
【図５】
2006032435.tif 000007
【図６】
2006032435.tif 000008
【図７】
2006032435.tif 000009
【図８】
2006032435.tif 000010
【図９】
2006032435.tif 000011
【図１０】
2006032435.tif 000012
【図１１】
2006032435.tif 000013
【図１２】
2006032435.tif 000014
【図１３】
2006032435.tif 000015
【図１４】
2006032435.tif 000016
【図１５】
2006032435.tif 000017
【図１６】
2006032435.tif 000018
【図１７】
2006032435.tif 000019
【図１８】
2006032435.tif 000020