(57)【要約】【課題】デジタル信号処理を実行する２つの部位の間でアナログ信号形式で信号の入出力を行うような場合において、内部のＤ／Ａ変換器、Ａ／Ｄ変換器における信号レベルの誤差ばらつきによりダイナミックレンジが不適切な状態となることの問題を解消する。【解決手段】ゲイン設定にあたり、前段のＤＳＰ１のＤ／Ａコンバータ１２の信号レベルの誤差ばらつき範囲の最小値が、後段の信号処理ブロックのＡ／Ｄコンバータ２１の信号レベルの誤差ばらつき範囲の最大値よりも大きくなるように、その大小関係を設定する。次いで、ＤＳＰ１において所定の最大値として扱われるレベルの信号を第１ＧＣＡ１３に入力させた状態のもとで、信号S5のレベルが規定値Vdr未満の範囲で最大値となるようにして、第２ＧＣＡ１３のゲイン値を設定する。次いで、信号S5のレベルが規定値以下の範囲で最大値となるようにして、第２ＧＣＡ２４のに対してゲイン値を設定する。【選択図】図２
2006013763.tif 000002
【特許請求の範囲】
【請求項１】
第１のデジタル信号処理部と、第２のデジタル信号処理部を有して、
上記第１のデジタル信号処理部は、
所定のデジタル信号処理が施されたデジタル信号が入力され、設定されたゲイン値に応じたゲインを与えて出力する第１のゲイン調整手段と、
上記第１ゲイン調整手段から出力されるデジタル信号をアナログ信号に変換して、上記第１のデジタル信号処理部から出力する第１のデジタル−アナログ変換手段と、を備え、
上記第２のデジタル信号処理部は、
上記第１のデジタル信号処理部の上記デジタル−アナログ変換手段から出力されるアナログ信号をデジタル信号に変換するアナログ−デジタル変換手段と、
上記アナログ−デジタル変換手段から出力されるデジタル信号について所定のデジタル信号処理を施すデジタル信号処理手段と、
上記デジタル信号処理手段から出力されるデジタル信号が入力され、設定されたゲイン値に応じたゲインを与えて出力するもので、上記第１のゲイン調整手段よりも低いゲイン感度が設定される第２のゲイン調整手段と、
上記第２のゲイン調整手段から出力されるデジタル信号をアナログ信号に変換して、上記第２のデジタル信号処理部から出力する第２のデジタル−アナログ変換手段と、を備えるとともに、
上記第１のデジタル−アナログ変換手段と、上記アナログ−デジタル変換手段は、上記第１のデジタル−アナログ変換手段における信号レベルの誤差ばらつき範囲の最小値が、上記アナログ−デジタル変換手段における信号レベルの誤差ばらつき範囲の最大値以上となる関係が得られるようにして設定されており、
さらに、上記第２のゲイン調整手段から出力されるデジタル信号のレベル値を検出する検出手段と、
上記第１のデジタル信号処理部において最大値として扱われるレベルの信号を上記第１のゲイン調整手段に対して入力させた状態のもとで、上記検出手段により検出されるレベル値が規定値未満の範囲で最大値となるようにして、上記第１のゲイン調整手段に対してゲイン値を設定する第１のゲイン設定手段と、
上記第１のゲイン設定手段によるゲイン値の設定が完了した後において、上記第１のデジタル信号処理部に対して所定の最大値として扱われるレベルの信号を入力させた状態のもとで、上記検出手段により検出されるレベル値が規定値以下の範囲で最大値となるようにして、上記第２のゲイン調整手段に対してゲイン値を設定する第２のゲイン設定手段とを備える、
ことを特徴とする信号処理装置。
【請求項２】
上記デジタル信号処理手段においてデジタル信号のゲインが可変される場合において、
上記第１のゲイン設定手段は、上記第１のデジタル信号処理部に対して所定の最大値として扱われるレベルの信号を入力させるとともに、上記デジタル信号処理手段において最大のゲイン値となるようにした状態のもとで、上記検出手段により検出されるレベル値が規定値未満の範囲で最大値となるようにして、上記第１ゲイン調整手段に対してゲイン値を設定するようにされ、
上記第２のゲイン設定手段は、上記第１のゲイン設定手段によるゲイン値の設定が完了した後において、上記第１のデジタル信号処理部に対して所定の最大値として扱われるレベルの信号を入力させるとともに、上記デジタル信号処理手段において１倍のゲイン値となるようにした状態のもとで、上記検出手段により検出されるレベル値が規定値以下の範囲で最大値となるようにして、上記第２ゲイン調整手段に対してゲイン値を設定するようにされている、
ことを特徴とする請求項１に記載の信号処理装置。
【請求項３】
第１のデジタル信号処理と、第２のデジタル信号処理を実行するものとされ、
上記第１のデジタル信号処理は、
所定のデジタル信号処理が施されたデジタル信号が入力され、設定されたゲイン値に応じたゲインを与える第１のゲイン調整手順と、
上記第１ゲイン調整手順により得られるデジタル信号をアナログ信号に変換して、上記第１のデジタル信号処理の出力とする第１のデジタル−アナログ変換手順とを含み、
上記第２のデジタル信号処理は、
上記第１のデジタル信号処理に含まれる上記デジタル−アナログ変換手順により得られるアナログ信号をデジタル信号に変換するアナログ−デジタル変換手順と、
上記アナログ−デジタル変換手順により得られるデジタル信号について所定のデジタル信号処理を施すデジタル信号処理手順と、
上記デジタル信号処理手順により得られるデジタル信号が入力され、設定されたゲイン値に応じて、上記第１のゲイン調整手段より低いゲイン感度によりゲインを与える第２のゲイン調整手順と、
上記第２のゲイン調整手順により得られるデジタル信号をアナログ信号に変換して、上記第２のデジタル信号処理部から出力する第２のデジタル−アナログ変換手順と、を含むとともに、
さらに、上記第１のデジタル−アナログ変換手順に対応するデバイスにおける信号レベルの誤差ばらつき範囲の最小値が、上記アナログ−デジタル変換手順に対応するデバイスのける信号レベルの誤差ばらつき範囲の最大値以上となる関係が得られるように設定する設定手順と、
上記第２のゲイン調整手順により得られるデジタル信号のレベル値を検出する検出手順と、
上記第１のデジタル信号処理において最大値として扱われるレベルの信号を上記第１のゲイン調整手順に対して入力させた状態のもとで、上記検出手順により検出されるレベル値が規定値未満の範囲で最大値となるようにして、上記第１のゲイン調整手順に対してゲイン値を設定する第１のゲイン設定手順と、
上記第１のゲイン設定手順によるゲイン値の設定が完了した後において、上記第１のデジタル信号処理部に対して所定の最大値として扱われるレベルの信号を入力させた状態のもとで、上記検出手順により検出されるレベル値が規定値以下の範囲で最大値となるようにして、上記第２のゲイン調整手順に対してゲイン値を設定する第２のゲイン設定手順と、
を実行するようにされていることを特徴とする信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばビデオ信号等についてのゲイン設定を主体とした信号処理装置及び信号処理方法に関する。
【背景技術】
【０００２】
画像表示装置をはじめとして、ビデオ信号処理を伴う機器の分野では、ＤＳＰ(Digital Signal Processor)といわれるチップ、デバイスの普及などを背景として、デジタル信号処理によってビデオ信号処理を行うことが一般的になってきている。
【０００３】
図６は、上記したＤＳＰを備えてビデオ信号処理を行う機器の例として、ＬＣＤ(Liquid Crystal Display)を表示デバイスとして備える画像表示装置の構成を示している。
この図に示すＤＳＰ１は、例えば１つのチップ、デバイスとされて、内部に形成される信号処理部１１によって、入力されたデジタルビデオ信号について所要の信号処理を実行する。ここでの信号処理は、デジタル信号処理となる。そして、このＤＳＰ１は、信号処理部１１により信号処理を施したデジタルビデオ信号について、Ｄ／Ａコンバータ１２によりアナログビデオ信号に変換したうえで、端子Ｔ１から外部に出力するようにされている。
【０００４】
この場合、ＤＳＰ１の端子Ｔ１は、ここでは例えばＤＳＰ１と同様に１つのデバイスとされるＬＣＤ駆動回路２の端子Ｔ４と接続されており、これにより、ＤＳＰ１の端子Ｔ１から出力されたアナログビデオ信号は、端子Ｔ４を介してＬＣＤ駆動回路２に対して入力される。
ＬＣＤ駆動回路２では、入力されたアナログビデオ信号を基として、ＬＣＤ３を表示駆動するための駆動信号を生成し、端子Ｔ５から出力する。この場合、端子Ｔ５は、表示デバイスであるＬＣＤ３の端子Ｔ６と接続されており、ＬＣＤ３に対しては、この端子Ｔ６から駆動信号を入力するようにされる。
ＬＣＤ３では、入力された駆動信号により画素セルを駆動する。これにより、ＬＣＤ３において、ビデオ信号に応じた画像が表示されることになる。
【０００５】
ところで、例えば図６に示す構成の画像表示装置に対して、新規なビデオ信号処理機能を付加する方向での変更が必要になったとする。このような変更に対応するためには、先ず、ＤＳＰ１を作り直すことが考えられる。しかしながら、ＤＳＰ１の作り直しには、化初日、製造費などのコストがかかる。このために、上記した変更がさほど大規模なものではないような場合には、例えばその変更によるユーザなどへの訴求力などの効果に対して、ＤＳＰ１を作り直すことによるコストアップが見合わなくなるなどのデメリットがでてくる。
そこで、このような場合には、新規なビデオ信号処理機能に対応する外付けの回路（チップ、デバイス）を実装するという手法を採るようにされる。また、このような外付けの回路について、アナログによるビデオ信号処理を実行するアナログ回路の構成とすると、回路規模が大きくなり、また、信号レベルのばらつきなども拡大してしまうなどのデメリットがでてくるので、デジタル信号処理の構成とすることが好ましくなってくる。
【０００６】
後者の手法のようにして、デジタル信号処理の構成を採る外付けの回路（チップ、デバイス）を実装した画像表示装置を図７に示す。なお、図６と同一部分には同一符号を付して説明を省略する。
この図に示す画像表示装置では、ＤＳＰ１とＬＣＤ駆動回路３との間に、外付けのデジタル信号処理回路（チップ、デバイス）である、信号処理ブロック４を設けることとしている。
この信号処理ブロック４の端子Ｔ２は、ＤＳＰ１の端子Ｔ１と接続されていることで、ＤＳＰ１により信号処理が施された後のアナログビデオ信号が入力される。
信号処理ブロック４の内部構成としては、先ず、上記のようにして端子Ｔ２を介して入力されるアナログビデオ信号についてＡ／Ｄコンバータ２１によりデジタルビデオ信号に変換して、内部でのデジタル信号処理に対応させる。そして、信号処理部２２により、デジタル信号処理によって、特定機能に対応するビデオ信号処理を実行する。そして、このようにして信号処理が施されたデジタルビデオ信号について、ＬＣＤ駆動回路２への入力に対応させるためにＤ／Ａコンバータ２３によりアナログビデオ信号に変換したうえで、端子Ｔ３から出力する。端子Ｔ３は、ＬＣＤ駆動回路２の端子Ｔ４と接続されており、これにより、ＬＣＤ駆動回路２には、アナログビデオ信号が入力される。
【０００７】
【特許文献１】特開平１０−３３６５４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、上記図７に示した画像表示装置における信号処理ブロック４は、デジタル信号処理により内部でビデオ信号処理を実行しながらも、アナログビデオ信号の入出力に対応するために、Ａ／Ｄコンバータ２１とＤ／Ａコンバータ２３のセルを備えることになる。また、図７に示す画像表示装置においては、ＤＳＰ１内にもＤ／Ａコンバータ１２のセルが備えられる。従って、図７に示す画像表示装置のシステム全体としては、３つのＡ／Ｄコンバータ或いはＤ／Ａコンバータのセルを備えていることになる。
【０００９】
現実的なこととして、このようなデバイスにおけるＡ／Ｄコンバータ或いはＤ／Ａコンバータのセルには、入出力の信号レベル（デジタル信号の場合にはデータ値）にばらつき（誤差）のあることが分かっている。
このようなＡ／Ｄコンバータ或いはＤ／Ａコンバータのセルのばらつきは、個々は一定範囲内にあるように保証されている。しかしながら、図７に示すようにして、Ａ／Ｄコンバータ或いはＤ／Ａコンバータのセルが直列的に接続される数が増加してくれば、総合的なデータ値（信号レベル）の誤差は拡大していくことになる。このようにして誤差がおおきくなっていくと、例えばデータ値（レベル）がオーバーフロー（過大入力）の傾向になったり、あるいは信号レベルが過小となって、本来のダイナミックレンジを有効に利用できなくなってくる。
【００１０】
上記したことについて、図８を参照して説明する。
先ず、図８（ａ）には、ＤＳＰ１内のＤ／Ａコンバータ１２のダイナミックレンジ（最大出力レベル）と、信号処理ブロック４のＡ／Ｄコンバータ２１とのダイナミックレンジ（最大入力レベル）について同等である場合を示している。
Ｄ／Ａコンバータ１２の入力信号Ｓ１（図７では信号処理部１１の出力となる）のデータ値としては、Ａ／Ｄコンバータ２１のダイナミックレンジＤＲに対応するレベルＬdrを設定している。そして、Ｄ／Ａコンバータ１２により入力信号Ｓ１をアナログ信号に変換して得られる信号Ｓ２としては、この場合、Ｄ／Ａコンバータ１２とＡ／Ｄコンバータ２１のダイナミックレンジが同じであることで、レベルＬdrが得られている。
つまり、この場合には、最大値の入力信号がオーバーフローもせず、かつ、そのまま最大値として維持されているという、理想的にダイナミックレンジが確保されている状態にある。
【００１１】
これに対して、図８（ｂ）には、誤差のばらつきの関係として、ＤＳＰ１内のＤ／Ａコンバータ１２のダイナミックレンジ（最大出力レベル）のほうが、信号処理ブロック４のＡ／Ｄコンバータ２１のダイナミックレンジ（最大入力レベル）よりも大きい場合を示している。
この場合、Ｄ／Ａコンバータ１２のダイナミックレンジのほうが大きいことに対応して、レベルＬdrの入力信号Ｓ１をアナログ信号に変換した信号Ｓ２としては、図示するようにして、レベルＬdrよりも高いレベルＬａにより出力される。
この場合、信号Ｓ２がＡ／Ｄコンバータ２１に入力されたとしても、信号Ｓ２のレベルは、Ａ／Ｄコンバータ２１のダイナミックレンジを越えていることから、Ａ／Ｄコンバータ２１から出力される信号としては、データ値がオーバーフローしてしまうことになる。
【００１２】
また、図８（ｃ）に、誤差のばらつきの関係として、ＤＳＰ１内のＤ／Ａコンバータ１２のダイナミックレンジ（最大出力レベル）のほうが、信号処理ブロック４のＡ／Ｄコンバータ２１のダイナミックレンジ（最大入力レベル）よりも小さい場合を示す。
この場合、Ｄ／Ａコンバータ１２のダイナミックレンジのほうが小さいことに対応して、レベルＬdrの入力信号Ｓ１をアナログ信号に変換した信号Ｓ２は、図示するようにして、レベルＬdrよりも低いレベルＬｂにより出力される。
この信号Ｓ２のレベルは、本来はレベルＬdrであるべきなのにかかわらず、Ｄ／Ａコンバータ１２のダイナミックレンジＤＲに対して、レベルＬdr−Ｌｂのレベル差分に応じて小さなものとなっている。つまり、ダイナミックレンジを充分に確保できていない状態となっている。
このようにして、Ｄ／Ａコンバータ、Ａ／Ｄコンバータセルの誤差のばらつきは、ダイナミックレンジが適切でなくなるという状態として現れるが、これは例えばソラリゼーションの劣化などの現象として現れ、画質を損なう要因となる。
【課題を解決するための手段】
【００１３】
そこで本発明は上記した課題を考慮して、信号処理装置として次のように構成する。
本発明による信号処理装置は、第１のデジタル信号処理部と、第２のデジタル信号処理部を有する。
そして、第１のデジタル信号処理部は、所定のデジタル信号処理が施されたデジタル信号を入力して、設定されたゲイン値に応じたゲインを与えて出力する第１のゲイン調整手段と、この第１ゲイン調整手段から出力されるデジタル信号をアナログ信号に変換して、第１のデジタル信号処理部から出力する第１のデジタル−アナログ変換手段とを備える。
また、第２のデジタル信号処理部は、第１のデジタル信号処理部のデジタル−アナログ変換手段から出力されるアナログ信号をデジタル信号に変換するアナログ−デジタル変換手段と、アナログ−デジタル変換手段から出力されるデジタル信号について所定のデジタル信号処理を施すデジタル信号処理手段と、このデジタル信号処理手段から出力されるデジタル信号を入力して、設定されたゲイン値に応じたゲインを与えて出力するもので、第１のゲイン調整手段よりも低いゲイン感度が設定される第２のゲイン調整手段と、この第２のゲイン調整手段から出力されるデジタル信号をアナログ信号に変換して、第２のデジタル信号処理部から出力する第２のデジタル−アナログ変換手段とを備える。
そのうえで、第１のデジタル−アナログ変換手段と、アナログ−デジタル変換手段は、第１のデジタル−アナログ変換手段における信号レベルの誤差ばらつき範囲の最小値が、アナログ−デジタル変換手段における信号レベルの誤差ばらつき範囲の最大値以上となる関係が得られるようにして設定される。
そしてさらに、第２のゲイン調整手段から出力されるデジタル信号のレベル値を検出する検出手段と、第１のデジタル信号処理部において最大値として扱われるレベルの信号を第１のゲイン調整手段に対して入力させた状態のもとで、検出手段により検出されるレベル値が規定値未満の範囲で最大値となるようにして、第１のゲイン調整手段に対してゲイン値を設定する第１のゲイン設定手段と、第１のゲイン設定手段によるゲイン値の設定が完了した後において、第１のデジタル信号処理部に対して所定の最大値として扱われるレベルの信号を入力させた状態のもとで、検出手段により検出されるレベル値が規定値以下の範囲で最大値となるようにして、第２のゲイン調整手段に対してゲイン値を設定する第２のゲイン設定手段とを備えることとした。
【００１４】
また、信号処理方法としては次のように構成することとした。
先ず、本発明の信号処理方法としては、第１のデジタル信号処理と、第２のデジタル信号処理を実行するものとされる。
そして、第１のデジタル信号処理は、所定のデジタル信号処理が施されたデジタル信号を入力して、設定されたゲイン値に応じたゲインを与える第１のゲイン調整手順と、この第１ゲイン調整手順により得られるデジタル信号をアナログ信号に変換して、第１のデジタル信号処理の出力とする第１のデジタル−アナログ変換手順とを含むようにされる。
また、第２のデジタル信号処理は、第１のデジタル信号処理に含まれるデジタル−アナログ変換手順により得られるアナログ信号をデジタル信号に変換するアナログ−デジタル変換手順と、アナログ−デジタル変換手順により得られるデジタル信号について所定のデジタル信号処理を施すデジタル信号処理手順と、このデジタル信号処理手順により得られるデジタル信号を入力して、設定されたゲイン値に応じて、第１のゲイン調整手段より低いゲイン感度によりゲインを与える第２のゲイン調整手順と、第２のゲイン調整手順により得られるデジタル信号をアナログ信号に変換して、第２のデジタル信号処理部から出力する第２のデジタル−アナログ変換手順とを含むようにされる。
そしてさらに、第１のデジタル−アナログ変換手順に対応するデバイスにおける信号レベルの誤差ばらつき範囲の最小値が、アナログ−デジタル変換手順に対応するデバイスのける信号レベルの誤差ばらつき範囲の最大値以上となる関係が得られるように設定する設定手順と、第２のゲイン調整手順により得られるデジタル信号のレベル値を検出する検出手順と、第１のデジタル信号処理において最大値として扱われるレベルの信号を第１のゲイン調整手順に対して入力させた状態のもとで、検出手順により検出されるレベル値が規定値未満の範囲で最大値となるようにして、第１のゲイン調整手順に対してゲイン値を設定する第１のゲイン設定手順と、第１のゲイン設定手順によるゲイン値の設定が完了した後において、第１のデジタル信号処理部に対して所定の最大値として扱われるレベルの信号を入力させた状態のもとで、検出手順により検出されるレベル値が規定値以下の範囲で最大値となるようにして、第２のゲイン調整手順に対してゲイン値を設定する第２のゲイン設定手順とを実行するように構成することとした。
【００１５】
上記各構成では、第１のデジタル信号処理部（第１のデジタル信号処理）と第２のデジタル信号処理部（第２のデジタル信号処理）とによるデジタル信号処理の系が直列的に行われ、かつ、第１のデジタル信号処理部（第１のデジタル信号処理）と第２のデジタル信号処理部（第２のデジタル信号処理）との間は、Ｄ／Ａ変換機能、Ａ／Ｄ変換機能が介在することから分かるようにアナログ信号の伝送となっている。
そして、このような構成におけるゲイン設定を行うのにあたり、先ず、第１のデジタル信号処理部側のＤ／Ａ変換機能（第１のデジタル−アナログ変換手段／手順）の信号レベルの誤差ばらつき範囲の最小値が、第２のデジタル信号処理部側のＡ／Ｄ変換機能の信号レベルの誤差ばらつき範囲の最大値よりも大きくなるように、その大小関係を設定するようにされる。これにより、第１のデジタル信号処理部側のＤ／Ａ変換機能側から、第２のデジタル信号処理部側のＡ／Ｄ変換機能側の入力がレンジ不足の状態となることが確実にないようにされる。
そのうえで、先ず、第１のゲイン調整手段／手順に対し、所定の最大値として扱われるレベルの信号を入力させた状態のもとで、検出手段／手順により検出されるレベル値が規定値未満の範囲で最大値となるようにして、第１のゲイン調整手段／手順に対するゲイン値を設定することとしている。そして、このようにして第１のゲイン調整手段／手順に対するゲイン値設定が完了した後において、同じく第１のデジタル信号処理部に対して所定の最大値として扱われるレベルの信号を入力させた状態のもとで、検出手段／手順により検出されるレベル値が規定値以下の範囲で最大値となるようにして、第２のゲイン調整手段／手順に対してゲイン値を設定するようにされる。
ここで、第１、第２のゲイン調整手段／手順に対するゲイン設定にあたっては、これら第１、第２のゲイン調整手段／手順によるゲイン設定を経たデジタル信号のレベル値に基づいている。これにより、上記のようにしてゲイン設定された状態では、第１のデジタル信号処理部側のＤ／Ａ変換機能と、第２のデジタル信号処理部側のＡ／Ｄ変換機能とについての信号レベルの誤差ばらつきにかかわらず、最大限のダイナミックレンジが得られる状態が得られているものとなる。
【発明の効果】
【００１６】
このようにして本発明は、デジタル信号処理を実行する２つの部位の間でアナログ信号形式で信号の入出力を行うような場合において、内部のＤ／Ａ変換機能、Ａ／Ｄ変換機能における信号レベルの誤差ばらつきによりダイナミックレンジが不適切な状態となることの問題を解消しているものであり、これにより、例えば信号の再生出力結果について、これまでよりも良好で高品質なものとすることが可能となるものである。
【発明を実施するための最良の形態】
【００１７】
図１は、本発明の実施の形態としての画像表示装置を示している。この画像表示装置において、本発明に基づいた信号処理装置としての構成が備えられる。本実施の形態としては、ゲイン設定のための処理手順の相違により第１の実施の形態と第２の実施の形態とを挙げて説明するが、この図１に示す構成は、第１の実施の形態と第２の実施の形態とで共通となる。
この図に示す画像表示装置の信号処理系は、大別して、ＤＳＰ１、信号処理ブロック４、ＬＣＤ駆動回路２、ＬＣＤ３を備える。
これらＤＳＰ１、信号処理ブロック４、ＬＣＤ駆動回路２、ＬＣＤ３は、それぞれが、独立したチップ、デバイスとして実装される。そのうえで、ＤＳＰ１と信号処理ブロック４とについては端子Ｔ１−Ｔ２により接続し、信号処理ブロック４とＬＣＤ駆動回路２については端子Ｔ３−Ｔ４により接続し、ＬＣＤ駆動回路２とＬＣＤ３とについては端子Ｔ５−Ｔ６と接続するようにしている。
【００１８】
この場合のＤＳＰ１の内部としては、信号処理部１１、第１ＧＣＡ１３、Ｄ／Ａコンバータ１２を形成しているものとされる。信号処理部１１では、画像表示のためのデジタルビデオ信号を入力して所要の各種のデジタル信号処理を施して得られた信号Ｓ０（デジタルビデオ信号の形式である）を、第１ＧＣＡ（Gain Control Amplifier)１３に対して出力する。第１ＧＣＡ１３では、マイクロコンピュータ５が出力する制御信号により指示されたゲイン値Ｇ１を設定し、入力されたデジタルビデオ信号（Ｓ０）のゲインを可変して、信号Ｓ１として出力するようにされる。なお、この第１ＧＣＡ１３としては、デジタル信号についてのゲインを調整するものとされるので、例えばデジタル値を対象とする乗算器などにより構成することができる。
【００１９】
第１ＧＣＡ１３から出力された信号Ｓ１は、Ｄ／Ａコンバータ１２に対して入力され、アナログビデオ信号である信号Ｓ２に変換され、端子Ｔ１に出力される。この端子Ｔ１に出力された信号２は、信号処理ブロック４の端子Ｔ２に入力される。
【００２０】
この図１に示す画像表示装置は、現行以前においては、例えばＤＳＰ１、ＬＣＤ２、及びＬＣＤ３とにより構成されていた。つまり、信号処理ブロック４を省略した構成とされている。この構成においては、ＤＳＰ１の端子Ｔ１とＬＣＤ駆動回路２の端子Ｔ４とを接続しており、ＤＳＰ１から出力されたアナログビデオ信号である信号Ｓ２を、そのままＬＣＤ駆動回路２に対して入力させることとしていた。ＤＳＰ１がアナログのビデオ信号を出力する仕様とされているのは、上記のように、本来は、その出力をＬＣＤ駆動回路２に対して入力させることを前提としていたからである。
【００２１】
本実施の形態の信号処理ブロック４は、この現行以前の画像表示装置に対して新規な所定の信号処理機能を与えるために追加的に実装された、外付け回路としてのチップ、デバイスである。つまり、信号処理ブロック４は、上記した新規な所定の信号処理機能を実現するための信号処理を実行可能に構成されている。
上記現行以前の画像表示装置に対し、新規な所定の信号処理機能を与えようとした場合、１つには、ＤＳＰ１そのものを設計し直して製造し、これを実装するということが考えられるが、これは、例えば開発費用であるとか、再製造のための費用などが必要となる。例えば、この新規な信号処理機能の付加が、画像表示装置のシステム全体としては小規模な変更であるようなケースでは、ＤＳＰ１の再製造、再実装のコストに対して、信号処理機能の付加による効果が見合わずに、コスト的に不利となる状況となることがある。このような場合には、新規な信号処理機能を有する外付けの回路を、現行以前の構成に対して追加的に付加するようにして構成することのほうが有利となる。本実施の形態は、このようなケースにあてはまるもので、信号処理ブロック４は、現行以前の画像表示装置の構成に対して追加的に実装されたものである。
また、このような外付けの回路として、アナログ回路によるビデオ信号処理の構成とすると、回路規模が大きくなり、また、信号レベルのばらつきなども拡大してしまうなどの不都合が生じる。従って、このような外付けの回路としても、デジタル信号処理の構成とすることが好ましいということになる。このような観点から、信号処理ブロック４としても、デジタル信号処理とする構成が採られている。つまり、信号処理ブロック４も、単体のＤＳＰのチップ、デバイスとして構成される。
【００２２】
信号処理ブロック４では、上記のようにしてデジタル信号処理を実行するが、ＤＳＰ１の端子Ｔ１から入力されるビデオ信号（Ｓ２）はアナログの形式となっている。そこで、信号処理ブロック４においては、端子Ｔ２から入力されてきたアナログのビデオ信号（Ｓ２）を、Ａ／Ｄコンバータ２１によりデジタルのビデオ信号（Ｓ３）に再変換して、信号処理部２２に入力させる。
【００２３】
信号処理部２２においては、入力されたデジタルビデオ信号（Ｓ３）について、少なくとも、先に述べた新規な信号処理機能に対応するデジタル信号処理を施して、信号Ｓ４として出力する。この信号Ｓ４は、第２ＧＣＡ２４に入力される。
【００２４】
第２ＧＣＡ２４は、先に説明した第１ＧＣＡ１３と同様に、入力されたデジタルビデオ信号（Ｓ４）について、マイクロコンピュータ５が指示するゲイン値Ｇ２に応じて設定したゲインを与えて、信号Ｓ５として出力する。なお、この第２ＧＣＡ２４についても、乗算器などにより構成することができる。ただし、後述するようにして第１ＧＣＡ１３と第２ＧＣＡ２４のゲイン設定を行う都合上、第１ＧＣＡ１３は、第２ＧＣＡ２４よりも大きなゲイン感度が設定される。
第２ＧＣＡ２４の出力であるデジタルビデオ信号（Ｓ５）は、Ｄ／Ａコンバータ２３に対して入力される。また、分岐するようにして、マイクロコンピュータ５にも入力されるようになっている。
【００２５】
信号処理ブロック４のビデオ信号出力を受けるＬＣＤ駆動回路２は、アナログ信号を入力する仕様となっている。そこで信号処理ブロック４では、Ｄ／Ａコンバータ２３により、入力されたデジタルビデオ信号（Ｓ５）をアナログのビデオ信号に変換して、端子Ｔ３を介して、ＬＣＤ駆動回路２の端子Ｔ４に対して入力させる。
【００２６】
ＬＣＤ駆動回路２では、入力されたアナログのビデオ信号を基として、ＬＣＤ３を表示駆動するための駆動信号を生成し、端子Ｔ５を介してＬＣＤ３の端子Ｔ６に入力する。
ＬＣＤ３では、入力された駆動信号により画素セルを駆動する。これにより、ＬＣＤ３において、ビデオ信号に応じた画像が表示される。
【００２７】
マイクロコンピュータ５は、ＣＰＵ(Central Processing Unit)、ＲＯＭ、ＲＡＭなどを備えて構成されるもので、例えばＲＯＭにインストールされるようにして記憶されたプログラムをＣＰＵが実行することで、画像表示装置についての制御処理を実行する。本実施の形態においては、このマイクロコンピュータ５は、以降説明するようにして、第１ＧＣＡ１３及び第２ＧＣＡについてのゲイン調整を行うようにされる。
【００２８】
図１に示す構成の画像表示装置においては、信号処理系において、３つのＤ／Ａコンバータ或いはＡ／Ｄコンバータのセルが直列的に備えられている。Ｄ／Ａコンバータ或いはＡ／Ｄコンバータのセルについては、信号入出力レベルについて、定格レベルに対する誤差のばらつきがある。
つまり、入力に関すれば、仕様で決められている最大許容入力レベル（データ値）がＡであるとしても、実際には、Ａより大きなレベル（データ値）が入力可能であったり、また、Ａよりも小さいレベル（データ値）が実際の最大許容入力レベルであり、実際にＡを入力すればレベルオーバー（オーバーフロー）となるようにして誤差が生じる。また、出力についても、最大レベルの入力信号に応答する仕様上の最大出力レベル（データ値）がＢであるとしても、実際には、Ｂより大きなレベルにより出力されたり、また、Ｂよりも小さいレベルで出力されてしまったりするような誤差が生じる。さらに、このような入出力レベルの誤差量が、セルごとにばらついているものである。
そして、このような誤差、及びそのばらつきがビデオ信号のダイナミックレンジが不適正となる要因であることは、先に述べたとおりである。
本実施の形態においては、Ｄ／Ａコンバータ或いはＡ／Ｄコンバータのセルのばらつきの存在にかかわらずビデオ信号のダイナミックレンジが適正なものとなるように、第１ＧＣＡ１３及び第２ＧＣＡ２４を設けたうえで、これらの第１ＧＣＡ１３及び第２ＧＣＡ２４についてのゲイン設定を行うようにされる。
なお、このゲイン設定は、例えば製造工程における調整段階において行われるもので、基本的には、一度設定が完了すれば、以降は、そのときのゲイン値が固定設定される。ただし、本実施の形態としてのゲイン設定をマイクロコンピュータ５が実行するタイミングとしては、特に限定されるものではなく、例えば電源起動時に対応するタイミングで毎回、或いは所定回数ごと、あるいは一定時間間隔ごとに行われるようにしてもよいものである。このようにして工場出荷時以降の機会で或る一定頻度でゲイン設定が行われるようにすれば、例えば経時変化や、何らかの要因による信号レベルのばらつきの変化に適応できる。
【００２９】
図２は、本実施の形態において行われる、第１の実施の形態としての第１ＧＣＡ１３及び第２ＧＣＡ２４についてのゲイン設定の手順を模式的に示している。
ここで、上記もしているように、ＤＳＰ１内のＤ／Ａコンバータ１２、及び信号処理ブロック４内のＡ／Ｄコンバータ２１は、信号レベルの誤差ばらつきが存在する。また、このような誤差ばらつきの範囲、つまり誤差の最大値／最小値とについては、デバイスごとのスペックとしてあらかじめ把握されている。さらには、この誤差ばらつきの範囲（最大値／最小値）は、外付けの抵抗などの素子の定数に応じて可変設定することができる。
【００３０】
そこで、本実施の形態においては、実際にゲイン調整を行うのに先立って、その準備段階として、Ｄ／Ａコンバータ１２の誤差ばらつきの範囲と、Ａ／Ｄコンバータ２１の誤差ばらつきの範囲の関係について、次のように設定する。
つまり、先ず、図２（ａ）に示すように、Ｄ／Ａコンバータ１２の誤差ばらつきの範囲について最大値L1max、最小値L1minにより表すこととする。また、Ａ／Ｄコンバータ２１の誤差ばらつきの範囲についても、最大値L2max、最小値L2minにより表すこととする。そして、同じ図２（ａ）に示すように、Ｄ／Ａコンバータ１２の最小値L1minについて、Ａ／Ｄコンバータ２１の最大値L2max以上（若しくは最大値L2maxよりも高い値）となるように設定する。
【００３１】
このようにして設定を行ったうえで、本実施の形態においては、以降の調整のための信号源として、ＤＳＰ１の信号処理部１１から出力される信号、つまり、第１ＧＣＡ１３に対する入力信号Ｓ０について、ＤＳＰ１が扱う信号レベルとして最大であると規定されるレベルＬs1に対応するデータ値を設定する。例えば本実施の形態では、このレベルＬs1の信号として、いわゆる白レベルに対応する１００ＩＲＥの信号を用いるようにされる。
【００３２】
また、以降のゲイン調整を行うのにあたって、第１ＧＣＡ１３，及び第２ＧＣＡについては、ともに初期値として１倍のゲインを設定する。
この第１ＧＣＡ１３，及び第２ＧＣＡの各ゲイン値Ｇ１，Ｇ２が初期値を取っている状態では、先ず、ＤＳＰ１の信号処理部１１から出力される信号Ｓ０と、第１ＧＣＡ１３からＡ／Ｄコンバータ２１に入力される信号Ｓ１とは同じ信号とみなしてよいことになるので、図２（ａ）に示すようにして、信号Ｓ１もレベルLs1であることになる。そして、この信号Ｓ１をＤ／Ａコンバータ１２によりアナログ信号に変換して得られる信号Ｓ２のレベルとしては、Ｄ／Ａコンバータ１２の入出力の誤差ばらつきの量が最小であるとしても、Ａ／Ｄコンバータ２１の最大値L2max以下となることはない。この場合に信号Ｓ２が採り得る最小値は、Ｄ／Ａコンバータ１２の誤差ばらつき範囲の最小値Ｌ1minだからである。
【００３３】
つまり、図２（ａ）に示したＤ／Ａコンバータ１２とＡ／Ｄコンバータ２１との誤差ばらつきの範囲の設定によっては、Ｄ／Ａコンバータ１２の入力信号Ｓ１をＤＳＰ１にて許容される最大レベルとしたときに、Ａ／Ｄコンバータ２１の入力信号Ｓ２は、確実にオーバーフローが生じるようにされていることになる（但し、第１ＧＣＡ１３のゲイン値は１倍であることを前提とする）。逆の見方をすれば、入力信号Ｓ１を許容される最大レベルとしたときに、信号Ｓ２が、Ａ／Ｄコンバータ２１の実際の最大許容入力レベル以下となることは、確実に無いように設定されているものである。つまり、Ｄ／Ａコンバータ１２の出力が、レンジ不足でＡ／Ｄコンバータ２１に入力されることが無いようにしている。Ａ／Ｄコンバータ２１の入力段階でレンジ不足が生じると、後段の第２ＧＣＡ２４によりゲインを上げても、このレンジ不足をキャンセルすることはできない。
【００３４】
上記信号Ｓ２は、Ａ／Ｄコンバータ２１によりデジタルのビデオ信号Ｓ３に変換されるが、この信号Ｓ３は、Ａ／Ｄコンバータ２１の誤差ばらつきによる信号レベルの誤差を含んでいることになる。この信号Ｓ３は、信号処理部２２を介して信号Ｓ４として第２ＧＣＡ２４に入力される。ここでは、信号処理部２２のデジタル信号処理結果による信号レベルの変化は無いものとして考える。つまり、信号処理部２２におけるゲイン値は１倍であるとみなされる。さらに、第２ＧＣＡ２４のゲイン値が１倍であることで、上記信号Ｓ４と信号Ｓ５は、同じ信号であるとみてよい。従って、信号Ｓ５は、この場合には信号Ｓ３と同じ信号であると見て良いことになる。
信号Ｓ３は、Ａ／Ｄコンバータ２１によりデジタル化された信号であり、かつ、オーバーフローしている信号である。従って、信号Ｓ３としては、Ａ／Ｄコンバータ２１の誤差ばらつきの範囲（最大値L2max−最大値L2min）の間において、実際のＡ／Ｄコンバータ２１の誤差ばらつきに応じて決まるダイナミックレンジＤＲの最大レベル(Ｌdr)で張り付いた状態が得られることになる。
そして、このときには、信号Ｓ５も、この信号Ｓ３と同じレベルであることになる。信号Ｓ５は、図１に示したように、マイクロコンピュータ５にも入力されている。マイクロコンピュータ５は、この信号Ｓ５のレベル（データ値）に基づいて、以降のゲイン調整のための制御処理を実行する。
【００３５】
この初期状態においては、上記もしているように、信号Ｓ５はレベルＬdrで張り付いた状態となっているのであるが、これは、信号がオーバーフローしている状態を作り出していることを意味している。
そこで、マイクロコンピュータ５によるゲイン調整としては、先ず、入力される信号Ｓ５を監視しながら、この信号Ｓ５がレベルＬdrより小さくなるまで、第１ＧＣＡ１３に対して設定するべきゲイン値Ｇ１を小さくしていく。なお、このゲイン値Ｇ１の制御は、マイクロコンピュータ５がゲイン値Ｇ１を指示する制御信号を出力することによって行う。また、確認のために述べておくと、以降においても、第１ＧＣＡ１３に対する入力信号Ｓ０については、最大であるとして規定されるレベルＬs1が維持される。
【００３６】
上記した第１ＧＣＡ１３に対するゲイン値の設定を、図２（ｂ）に示している。
つまり、第１ＧＣＡ１３のゲイン値を初期値から小さくしていくことによっては、第１ＧＣＡ１３から出力される、Ｄ／Ａコンバータ１２への入力信号Ｓ１のレベルも低減していくことになる。これに応じて、Ｄ／Ａコンバータ１２の出力であり、Ａ／Ｄコンバータ２１への入力信号である信号Ｓ２のレベルも低下していく。しかしながら、信号Ｓ２のレベルが、Ａ／Ｄコンバータ２１のダイナミックレンジＤＲの最大値であるレベルＬdrより大きいとされる状態では、Ａ／Ｄコンバータ２１においては過大入力となってオーバーフローが生じる。このとき、信号Ｓ５は、レベルＬdrで張り付いた状態であることが検出される。
このように、信号Ｓ５は、レベルＬdrである限りは、オーバーフローが生じていることになるので、マイクロコンピュータ５は、第１ＧＣＡ１３に設定するゲイン値を小さくしていくように制御を実行する。
そして、このようにしてゲイン値を小さくしていくことにより、或る段階で、図２（ｂ）に示されるようにして、信号Ｓ５（Ａ／Ｄコンバータ２１の出力である信号Ｓ３）は、はじめてレベルＬdrよりも小さい値を取る状態が得られることになる。このときに第１ＧＣＡ１３に設定されているゲイン値が、第１ＧＣＡ１３にとっての最適ゲイン値となる。つまり、第１ＧＣＡ１３の後段においてオーバーフロー（レベル飽和）が発生しない範囲内において、ダイナミックレンジＤＲに対して最大レベルが入力される状態が得られているものである。以降、このときに第１ＧＣＡ１３に設定されたゲイン値が、第１ＧＣＡ１３に対して固定設定されることになる。
【００３７】
上記のようにして第１ＧＣＡ１３のゲイン値の設定が完了した後は、第２ＧＣＡ２４に対するゲイン設定を行うことになる。第２ＧＣＡ２４に対するゲイン設定は、第１ＧＣＡ１３のゲイン値の設定を完了させた状態から開始するようにされる。
【００３８】
ここで、前述もしたように、第１ＧＣＡ１３の感度は、第２ＧＣＡ２４よりも高く設定されているが、これは、同じ設定ゲイン値の変化量に応答する信号の出力レベルの変化量としてみれば、第１ＧＣＡ１３のほうが第２ＧＣＡ２４よりも大きいことであり、また、換言すればゲイン値可変に応答した出力レベル変化の分解能としては、第２ＧＣＡ２４のほうが高い、ということを意味する。つまり、図１に示すビデオ信号処理系において、第１ＧＣＡ１３は粗調整的なゲイン設定を行い、第２ＧＣＡ２４が微調整的なゲイン設定を行うという役割分担になっている。
このことからすると、第１ＧＣＡ１３のゲイン値の設定が完了した状態では、図２（ｂ）に示すようにして、信号Ｓ５は、ダイナミックレンジＤＲの最大レベルＬdrよりも小さいレベルとなっている。しかしながら、第１ＧＣＡ１３のゲイン設定の分解能が低いことから、信号Ｓ５のレベルとレベルＬdrとの差は、比較的大きいものとなり得る。
ただし、第２ＧＣＡ２４のゲイン設定の分解能は、第１ＧＣＡ１３と比較して高い。従って、第２ＧＣＡ２４のゲイン設定により、信号Ｓ５のレベルについて、レベルＬdrに近づけていくようにして、信号Ｓ５のレベルとレベルＬdrとの差をできるだけ少なくするように調整していくことが可能であるということになる。このようにすれば、オーバーフロー（レベル飽和）が発生しない範囲内において、入力最大レベルは、ダイナミックレンジＤＲに対してより近づくこととなる。つまり、信号そのものとしてのダイナミックレンジがより良好になる。第２ＧＣＡ２４のゲイン設定は、このために行われる。
【００３９】
そして、実際の第２ＧＣＡ２４に対するゲイン設定としては、マイクロコンピュータ５は、信号Ｓ５のレベルを監視しながら、第２ＧＣＡ２４に対して設定すべきゲイン値Ｇ２を高くしていくようにして制御する。この第２ＧＣＡ２４に対するゲイン値Ｇ２の設定も、マイクロコンピュータ５がゲイン値Ｇ２を指示する制御信号を出力することで行われる。
【００４０】
この第２ＧＣＡ２４に対するゲイン設定は、図２（ｃ）に示される。
上記のようにして第２ＧＣＡ２４のゲイン値を高く設定していくのに応じては、この第２ＧＣＡ２４の出力である信号Ｓ５のレベルが高くなっていくことになる。確認のために述べておくと、第２ＧＣＡ２４の出力レベル変化の分解能は、第１ＧＣＡ１３よりも高いことで、例えば１ステップごとの信号Ｓ５のレベル変化量は、第１ＧＣＡ１３と比較して小さい。
そして、或る段階にて、信号Ｓ５は、図２（ｃ）に示すようにして、ダイナミックレンジＤＲの最大レベルＬdrと同一とされるレベルに到達することになる。この状態が、先のゲイン設定についての微調整が完了したことに相当するものであり、概念としては、オーバーフローが発生しないレベル範囲において、最大限のダイナミックレンジを確保できた状態であることになる。ただし、実際においては、信号Ｓ５がレベルＬdrと完全に同一レベルとなった状態は、ほぼオーバーフローしている状態であることになり現実的には好ましくない。そこで、実際においては、信号Ｓ５のレベルとレベルＬdrとが同一となった状態から、１ステップだけ第２ＧＣＡ２４のゲイン値を小さく設定して、この１ステップのゲイン値分だけ信号Ｓ５のレベルがレベルＬdrよりも低くなるようにしている。そして、以降においては、このようにして第２ＧＣＡ２４に設定されたゲイン値が、第２ＧＣＡ２４に対して固定設定される。
【００４１】
上記図２により説明したゲイン設定手順に応じた、マイクロコンピュータ５（ＣＰＵ）が実行するとされる処理動作を、図３のフローチャートに示す。なお、この図に示す処理が実行される段階においては、図２（ａ）により説明した、Ｄ／Ａコンバータ１２の誤差ばらつき範囲の最小値L1minと、Ａ／Ｄコンバータ２１の誤差ばらつき範囲の最大値L2maxとの関係設定は既に行われているものである。また、第１ＧＣＡ１３及び第２ＧＣＡ２４のゲイン値Ｇ１，Ｇ２は、それぞれ初期値（例えば１倍に対応するゲイン値）がセットされている。
【００４２】
この図に示す処理においては、先ず、ステップＳ１０１によりＤＳＰ側の信号レベルが最大となるデータを入力信号として生成する。つまり、例としては先に述べたようにして、ＤＳＰ１の信号処理部１１から出力され、以降の信号処理系への入力信号となる信号Ｓ０について、１００ＩＲＥのレベルのデジタルビデオ信号となるように、信号処理部１１に対する制御を実行する。これにより、図２（ａ）より説明した初期状態が得られる。つまり、信号Ｓ０が処理を経て信号Ｓ５となる系においては、信号がオーバーフロー（過大レベル）となっている状態が確実に得られているものである。
【００４３】
そして、マイクロコンピュータ５は、次のステップＳ１０２において、信号Ｓ５のデータ値（レベル）ＶS5を取り込むようにされる。この処理によって、信号Ｓ５のレベル監視が行われることになる。
次のステップＳ１０３においては、上記ステップＳ１０２により取り込んだ信号Ｓ５のデータ値ＶS5と、予め設定された規定値Ｖｄｒとについて、ＶS5＜Ｖｄｒが成立したか否かについての判別を行う。
図２により説明したように、初期状態においては、信号Ｓ５のレベルは、ダイナミックレンジＤＲの最大レベルＬdrに張り付いており、レベルＬdrに等しい。上記規定値Ｖdrとしては、基本的には、このレベルＬdrに対応するデータ値となる。ただし、実際においては、ＤＳＰ１などのチップ、デバイスの仕様などに応じて、最良のダイナミックレンジが確保できることを考慮して、レベルＬdr以下に対応する任意の所定値が設定されてよい。
【００４４】
このステップＳ１０３において、ＶS5＜Ｖｄｒの関係が成立していない、つまり、ＶS5≧Ｖｄｒの関係が成立しているとして否定の判別結果が得られた場合であるが、このときには、未だオーバーフローが生じている状態であるということになる。
そこで、この場合にはステップＳ１０４に進んで、第１ＧＣＡに設定すべきゲイン値Ｇ１について１ステップ分デクリメントする。この処理が行われる結果、第１ＧＣＡ１３から出力される信号Ｓ１は、１ステップのゲイン値のデクリメントに応じた分、レベルが低減されることになる。ステップＳ１０４の処理が完了したら、ステップＳ１０２に戻るようにされる。このステップＳ１０２→Ｓ１０３→Ｓ１０４の処理の流れにより、図２（ｂ）にて説明したように、信号のオーバーフローがなくなるまで、第１ＧＣＡ１３に設定するゲイン値を小さくしていくという動作が得られる。
【００４５】
そして、ステップ１０３において、ＶS5＜Ｖｄｒの関係が成立したとして肯定の判別結果が得られたとすると、このときにはじめて、図２（ｂ）にて説明したようにして、信号Ｓ１が入力されるＤ／Ａコンバータ１２から、信号Ｓ５が出力される第２ＧＣＡ２４までの信号処理系において、オーバーフローが発生していない状態が得られたこととなる。つまり、第１ＧＣＡ１３におけるゲイン値Ｇ１が適正に設定されたことになる。そこで、この場合には、ステップＳ１０５以降における第２ＧＣＡ２４のゲイン設定のための処理に移行するようにされる。以降、第１ＧＣＡ１３に対するゲイン値Ｇ１の可変設定は行われないものであり、これにより、第１ＧＣＡ１３のゲイン値Ｇ１は固定設定されたことになる。
【００４６】
第２ＧＣＡ２４に対するゲイン設定処理としては、先ず、ステップＳ１０５によりゲイン値Ｇ２を１ステップ分インクリメントする。これにより、第２ＧＣＡ２４から出力される信号Ｓ５は、１ステップ分のゲイン値Ｇ２の増加に応じて、そのレベルも高くなる。
【００４７】
次のステップＳ１０６においては、先のステップＳ１０２と同様にして、信号Ｓ５のデータ値ＶS5を取り込むようにされる。そして、続くステップＳ１０７において、このデータ値ＶS5と、規定値Ｖdrとについて、ＶS5≧Vdrの関係が成立したか否かについて判別する。ここで、ＶS5≧Vdrの関係が成立しておらず、データ値ＶS5が規定値Ｖdr未満であるとして否定の判別結果が得られた場合には、第２ＧＣＡ２４のゲインについて高く設定する余地があるということになる。そこで、この場合にはステップＳ１０８に進んで、ゲイン値Ｇ２を１ステップ分インクリメントして、ステップＳ１０６の処理に戻るようにされる。このステップＳ１０６→Ｓ１０７→Ｓ１０８の処理の流れにより、最大限のダイナミックレンジが得られるように追い込んでいくためのゲインの微調整が行われることとなる。
【００４８】
そして、ステップＳ１０７において肯定結果が得られたとされると、ここではじめて、例えば図２（ｃ）にて説明したように、信号Ｓ５としては、ダイナミックレンジＤＲの最大レベルＬdrと同一とされるレベルに到達したこととみなされることになる。そこで、この場合にはステップＳ１０９の処理に進むようにされる。
ステップＳ１０９においては、ゲイン値Ｇ２について１ステップ分デクリメントする。。この処理は、前述もしたように、１ステップのゲイン値分だけ、信号Ｓ５のレベルが小さくなるようにして、確実にオーバーフローしないとされる状態を得るために行われる。ステップＳ１０９の処理が終了したら、この図に示すゲイン設定の処理が終了されることになる。これにより、以降においては、第２ＧＣＡ２４のゲイン値も、最後の値により固定設定されることになる。
【００４９】
ところで、上記図２及び図３による説明は、信号処理ブロック４内の信号処理部２２における信号処理によって信号に与えられるゲイン（信号処理ゲイン）は１倍であり、従って、信号処理系におけるゲインコントロールに関しては、信号処理部２２はパスされたものと等価であることを前提としている。
しかしながら、実際のこととして、信号処理の種類などによっては、処理後の信号にゲインが与えられて信号そのもののレベルが変化していることも当然あり得るもので、従って、信号処理部２２としても、信号にゲインを与えることとなる信号処理を実行する構成を採る場合もあり得る、ということになる。
そこで、続いては、第２の実施の形態として、信号処理部２２が１倍以外の信号処理ゲインを処理対象の信号に与える構成とされている場合に対応した、本実施の形態のゲイン設定について説明する。
【００５０】
この第２の実施の形態としてのゲイン設定の手順例を図４に示す。
この場合にも、準備段階として、図４（ａ）に示すようにして、Ｄ／Ａコンバータ１２の誤差ばらつきの範囲と、Ａ／Ｄコンバータ２１の誤差ばらつきの範囲の関係として、Ｄ／Ａコンバータ１２の最小値L1minについて、Ａ／Ｄコンバータ２１の最大値L2max以上、若しくは最大値L2maxよりも高い値となるように設定する。
また、第１ＧＣＡ１３に対する入力信号Ｓ０について、ＤＳＰ１が扱う信号レベルとして最大であると規定されるレベルＬs1（例えば１００ＩＲＥ）に対応するデータ値を設定する点も同様である。さらに、第１ＧＣＡ１３，及び第２ＧＣＡについても、ともに初期値として１倍のゲインを設定しておくようにされる。これにより、初期的には、第１ＧＣＡ１３，及び第２ＧＣＡがそれぞれ１倍のゲインとなっている（スルーしているのと等価の）状態下で、信号が確実にオーバーフローする状態を得る。
また、ここでは信号処理部２２における信号処理ゲインのゲイン値（×ｎ）としてはｎ＝０〜２であることとする。この場合、最大のゲイン値としては２倍となるが、図４（ａ）においては、信号処理部２２の入力信号Ｓ３と、その出力である信号Ｓ４とのレベル関係として、信号処理部２２における信号処理ゲインのゲイン値が、最大の２倍である場合を示している。この場合において、信号Ｓ３が、ダイナミックレンジＤＲの最大レベルＬdrであったとすると、信号Ｓ４は、その２倍のレベルＬspとなることが示されている。また、この場合には、第２ＧＣＡ２４のゲイン値Ｇ２は初期値の１倍に対応する値が設定されているので、第２ＧＣＡ２４の出力である信号５も、信号Ｓ４と同レベルとなる。
【００５１】
さらに、この場合においては、初期状態として、図４（ｂ）に示すようにして、信号処理部２２における信号処理ゲインのゲイン値について、１倍（ｎ＝１）となるように制御する。第１ＧＣＡ１３のゲイン設定を行うのにあたっては、先の実施の形態と同様にして、第２ＧＣＡ２４に入力される信号Ｓ４としては、Ａ／Ｄコンバータ２１の出力である信号Ｓ３と同じレベル応答であることが必要となる。このときに、信号処理部２２における信号処理ゲインのゲイン値が１倍以外の値であると、信号Ｓ４のレベル応答は、信号３とは異なるものとなる。
そこで、信号処理部２２における信号処理ゲインのゲイン値を１倍に設定することで、同じ図４（ｂ）に示すようにして、信号処理部２２の出力である信号Ｓ４（Ｓ５）は、信号処理部２２の入力である信号Ｓ３と同レベルとすることになる。なお、このときには、先の第１の実施の形態と同様にして、オーバーフロー（過大入力）の状態が発生しているので、信号Ｓ３、Ｓ４、Ｓ５は、レベルＬdrで張り付いた状態になっている。
【００５２】
上記のようにして、信号処理部２２の信号処理ゲインのゲイン値について１倍を設定したことで、図１に示す信号処理系全体としてみた場合のゲイン設定状態としては、先の図２及び図３の説明の場合と等価であることになる。
そして、この状態の下、マイクロコンピュータ５により信号Ｓ５のレベル（データ値）を監視して、図４（ｃ）に示すようにして、信号Ｓ５がレベルＬdrより小さくなるまで、第１ＧＣＡ１３のゲイン値Ｇ１を初期値から小さくしていく。つまり、先の第１の実施の形態において図２（ｂ）により説明したのと同様の、第１ＧＣＡ１３に対するゲイン設定を完了させる。
【００５３】
続いては、第２ＧＣＡ２４のゲイン設定となるのであるが、この第２ＧＣＡ２４のゲイン設定に関しては、直ぐ前段の信号処理部２２における信号処理ゲインを考慮すべき必要があることになる。つまり、この場合には、信号処理部２２の信号処理ゲインが最大値となるときの最大信号レベルに基づいて、同じ信号処理ブロック４内のＤ／Ａコンバータ２３のダイナミックレンジが設定されているからであり、第２ＧＣＡ２４としては、このＤ／Ａコンバータ２３のダイナミックレンジが最大限に利用できるようにして、第２ＧＣＡ２４のゲイン値を設定する必要があるからである。
【００５４】
このために、第２ＧＣＡ２４のゲイン設定を行うのにあたっては、図４（ｄ）に示すようにして、信号処理部２２の信号処理ゲインについて２倍を設定する。つまり、最大値を設定する。
これにより、信号処理部２２の入力信号である信号Ｓ３に対して、その出力信号である信号Ｓ４は、２倍に対応するレベルを有することになる。この場合、信号３は、第１ＧＣＡ１３のゲイン設定が完了したことで、例えばダイナミックレンジＤＲの最大レベル（規定値）Ｌdrよりも小さい値となっている。これに応じて、信号Ｓ４のレベルは、ダイナミックレンジＤＲの最大レベルＬdrのちょうど２倍に対応するレベルＬspに近いものの、より小さい値として得られる。
【００５５】
このような状態とした後、マイクロコンピュータ５は、信号Ｓ５のレベルが、上記レベルLspと同じとなるまで、第２ＧＣＡ２４に設定するゲイン値Ｇ２を高くしていくようにされる。
そして、信号Ｓ５のレベルがレベルLspと同じレベルになったとされると、概念的にはオーバーフローが発生しないレベル範囲において、最大限のダイナミックレンジを確保できた状態ということになる。ただし、この場合においても、実際としては、信号Ｓ５のレベルとレベルＬspとが同一となった状態から、１ステップだけ第２ＧＣＡ２４のゲイン値を小さく設定して、この１ステップのゲイン値分だけ信号Ｓ５のレベルをレベルＬspよりも小さくしており、現実にオーバーフローが発生するのを回避している。
【００５６】
図５のフローチャートは、上記図４により説明したゲイン設定手順に応じた、マイクロコンピュータ５（ＣＰＵ）が実行するとされる処理動作を示している。
この図に示される処理として、ステップＳ２０１〜Ｓ２０５において、ステップＳ２０２以外の処理は、それぞれ、先の第１の実施の形態における処理動作である、図３のステップＳ１０１〜Ｓ１０４と同様の処理となる。ステップＳ２０２の処理は、図４（ｂ）により説明したように、第１ＧＣＡ１３のゲイン設定を行うのにあたり、信号Ｓ４（Ｓ５）のレベルを、信号Ｓ３と同じとするために実行される。
【００５７】
そして、ステップＳ２０４において肯定の判別結果が得られたとされると、ステップＳ２０６以降の第２ＧＣＡ２４のゲイン設定のための処理シーケンスに移行することとなり、この段階で、第１ＧＣＡ１３のゲイン設定が完了したこととなる。
【００５８】
ステップＳ２０６では、信号処理部２２の信号処理ゲインのゲイン値を最大値Ｇspmaxに設定する。ここでゲイン値を、そのままゲインとしての倍数（ｎ）としてあつかうこととすれば、図４の例では、Ｇspmax＝２であることになる。
【００５９】
上記ステップＳ２０６に続く、ステップＳ２０７〜ステップＳ２１１の処理としては、それぞれ、先の実施の形態に対応する図３のステップＳ１０６〜ステップＳ１０９の処理と同様となる。
ただし、ステップＳ２０９における、信号Ｓ５のデータ値ＶS5と規定値Vdrとの関係の判別としては、信号処理部２２のゲイン値について最大値Ｇspmaxが設定されていることから、
ＶS5≧Vdr×Gspmax
が成立するか否かについての判別を行うこととしている。これにより、図４（ｄ）により説明したようにして、信号Ｓ５が、レベルLspと同じ（実際にはステップＳ２１０の処理により１ステップのゲイン値分だけレベルLspより小さいレベルとなる）とされることになる。なお、図４（ｄ）は、レベルＬdrに対応するデータ値を規定値Vdrとしている場合の例となる。このようにして、ステップＳ２１１までの処理が実行されることで、先の第１ＧＣＡ１３、及び第２ＧＣＡ２４のゲイン設定が完了したことになる。
【００６０】
なお、本発明としては、これまでに説明した実施の形態としての構成のみに限定されるものではない。
また、例えばＤＳＰ１の後段に対して、複数の信号処理ブロックが並列的に接続されたような場合にも適用できる。つまり、実施の形態として説明した第１ＧＣＡ１３のゲイン設定を一度行った後に、順次、後段において並列接続された信号処理ブロックごとに第２ＧＣＡのゲイン設定を行うようにすればよい。
また、例えば、これまで説明した実施の形態においては、図１に示したようにしてＤＳＰ１対して１つの信号処理ブロック４を追加した例を示しているが、本発明としては、例えばＤＳＰ１−信号処理ブロック４の後段に対して、さらに直列的に信号処理ブロックが接続されたような構成についても適用することが考えられる。
また、上記実施の形態では、本発明に基づく信号処理装置を備える機器として画像表示装置を例に挙げているが、画像表示装置としては、ＬＣＤの他にも、プラズマディスプレイや陰極線表示管などの表示デバイスを採用する構成とされて構わない。また、デジタルビデオ信号処理を実行する機器としては、例えば録画機器やＤＶＤ(Digital Versatile Disc)プレーヤなどをはじめとして各種知られており、これらの機器に本発明は適用可能である。
さらに、上記実施の形態では、ビデオ信号を対象とするゲイン設定を例に挙げているが、例えばオーディオ信号をはじめとした、他の形式の信号についてデジタル信号処理を実行する構成に適用することも可能である。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施の形態としての画像表示装置の構成例を示すブロック図である。
【図２】第１の実施の形態としてのゲイン設定の手順例を模式的に示す図である。
【図３】第１の実施の形態としてのゲイン設定のための処理動作を示すフローチャートである。
【図４】第１の実施の形態としてのゲイン設定の手順例を模式的に示す図である。
【図５】第１の実施の形態としてのゲイン設定のための処理動作を示すフローチャートである。
【図６】ＤＳＰを備えてビデオ信号処理を実行する従来機器とされる、画像表示装置の構成例を示すブロック図である。
【図７】図６に示す画像表示装置に対して、新規に信号処理ブロックを追加した構成を示すブロック図である。
【図８】図７に示す画像表示装置における、Ｄ／Ａコンバータ、Ａ／Ｄコンバータセルの信号の誤差ばらつきに起因してダイナミックレンジが劣化する事象を説明するための図である。
【符号の説明】
【００６２】
１  ＤＳＰ、２  ＬＣＤ駆動回路、３  ＬＣＤ、４  信号処理ブロック、５  マイクロコンピュータ、１１  信号処理部、１２  Ｄ／Ａコンバータ、１３  第１ＧＣＡ、２１  Ａ／Ｄコンバータ、２２  信号処理部、２３  Ｄ／Ａコンバータ、２４  第２ＧＣＡ
【図１】
2006013763.tif 000003
【図２】
2006013763.tif 000004
【図３】
2006013763.tif 000005
【図４】
2006013763.tif 000006
【図５】
2006013763.tif 000007
【図６】
2006013763.tif 000008
【図７】
2006013763.tif 000009
【図８】
2006013763.tif 000010