(57)【要約】【課題】  本発明の課題は、発光層部を含む半導体積層構造そのものの構造を変更することなく、光取り出し効率を改善できる発光素子とその製造方法とを提供することにある。【解決手段】  発光素子１００は素子本体部６０を有する。この素子本体部６０は、成長用基板としてのｎ型ＧａＡｓ単結晶基板（以下、単に基板という）１と、その第一主表面上に形成されるｎ型ＧａＡｓバッファ層２と、このバッファ層２上に形成される発光層部２４と、この発光層部上に形成される電流拡散層２０とを含む。素子本体部６０には、光取り出し面ＬＥＡと平行な平面への投影を考えたとき、光取り出し側電極９と重なる領域に、当該素子本体部６０を厚さ方向の全部又は一部区間にて切欠いた形態の空隙が形成されている。【選択図】図１
2006128425.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体層からなる発光層部を有した素子本体部と、前記素子本体部の光取り出し面となる主表面を第一主表面として、該第一主表面の一部を覆うように形成された光取り出し側電極とを有する発光素子であって、
前記素子本体部には、前記光取り出し面と平行な平面への投影において前記電極と重なる領域に、当該素子本体部を厚さ方向の全部又は一部区間にて切欠いた形態の空隙が形成されていることを特徴とする発光素子。
【請求項２】
前記空隙は、前記光取り出し側電極下に形成された電流拡散層を貫く形態で形成されている請求項１に記載の発光素子。
【請求項３】
前記空隙は、前記素子本体部の前記第一主表面に設けられた前記光取り出し側電極を貫く形態で形成されている請求項２に記載の発光素子。
【請求項４】
前記素子本体部において、前記発光層部の第二主表面に基板が配置され、前記空隙は前記基板を貫く形態で形成されている請求項１に記載の発光素子。
【請求項５】
前記基板の第二主表面が裏面電極にて覆われるとともに、前記空隙は前記裏面電極を貫く形態で形成されている請求項４に記載の発光素子。
【請求項６】
前記素子本体部は、成長用基板の第一主表面にバッファ層を介して前記発光層部をエピタキシャル成長したものであり、該成長用基板の第二主表面が前記裏面電極で覆われてなり、前記空隙は、前記素子本体部の前記裏面電極と前記成長用基板と前記バッファ層とを貫く形態で形成されている請求項１に記載の発光素子。
【請求項７】
前記空隙は、内径が３０μｍ以上３００μｍ以下の円状断面形態に形成されている請求項１ないし請求項６のいずれか１項に記載の発光素子。
【請求項８】
前記空隙の断面積が、前記光取り出し側電極の面積に対し、１０％以上である請求項１ないし請求項７のいずれか１項に記載の発光素子。
【請求項９】
請求項１ないし請求項８のいずれか１項に記載の発光素子の製造方法であって、
前記空隙を、機械加工、超音波加工またはレーザー加工のいずれかにて形成することを特徴とする発光素子の製造方法。
【請求項１０】
発光層部からの発光光束に対して透光性を有し、かつ、発光層部よりも導電率の高い化合物半導体からなる電流拡散用透光性導電基板の第一主表面に前記光取り出し面側電極を形成し、その光取り出し面側電極と前記電流拡散用透光性導電基板とに機械加工、超音波加工またはレーザー加工で前記空隙を形成する工程と、
前記空隙を形成した前記電流拡散用透光性導電基板の第二主表面を、前記発光層部を含む化合物半導体層の第一主表面に貼り合わせる工程とを含む請求項９に記載の発光素子の製造方法。
【請求項１１】
前記機械加工は、ドリル加工によって行われる請求項９または請求項１０に記載の発光素子の製造方法。
【請求項１２】
前記レーザー加工はレーザーマーカーによって行われる請求項９または請求項１０に記載の発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は発光素子およびその製造方法に関する。
【背景技術】
【０００２】
【特許文献１】特開平６−３０２８５７号公報
【特許文献２】特開２００２−３５９４０１号公報
【０００３】
発光素子は、化合物半導体層を積層することにより、ｐ−ｎ接合部を含む発光層部を形成したものである。素子アセンブリとしては、発光層部を有する素子チップのｐ層側もしくはｎ層側のいずれかの主表面をステージ上に銀ペースト等を用いて固定する一方、他方の主表面側にＡｕ等で構成されたボンディングパッドを配置し、これに通電用のＡｕワイヤをボンディングし、全体を樹脂モールドした構造が一般的である。このボンディングパッドは、素子チップの主表面に形成された金属電極上に配置される。
【０００４】
この金属電極は遮光体として作用するため、例えば発光層部主表面の中央部のみを覆う形で形成され、その周囲の電極非形成領域から光を取り出すようにする。しかしながら、この電極に素子駆動のための電圧を印加した場合、素子内の電流密度は電極直下付近で高く、光取リ出し領域となる電極の周囲領域では低くなることより光取リ出し効率が低下しやすくなる。この問題は、従来、主に発光層部を含んだ半導体積層構造そのものを改良する観点から解決が試みられてきた。その代表的なものに、電極と接する化合物半導体層の内部において電極直下位置に、該半導体層と導電型が逆となる反転層を埋め込み形成する方法がある。また、これとは別に、ドーパント濃度を高めて抵抗率を下げた電流拡散層を、発光層部と電極との間に挿入する方法も広く採用されている。
【０００５】
また発光駆動電圧印加用の電極自体に、化合物半導体からなる素子本体部側へ通電電流が優先的に流れることを許容する電流許容層部と、同じく通電電流密度が電流許容層部よりも小さくなる電流抑制層部とが形成された発光素子が提案されている（特許文献２）。この方法によれば、ボンディングパッドの取付部直下など、光取リ出しの期待できない領域に電流抑制層部を形成することにより、その領域に余分な電流が流れることを阻止できる。他方、ボンディングパッドの周囲部分など、光取リ出しに有効寄与する領域に電流許容層部を形成することにより、その領域には電流を優先的に流すことができるので、結果として光取り出しに好都合な領域に電流を効率よく配分することができ、ひいては素子全体としての光取リ出し効率を高めることができる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら反転層を埋め込みする方法では、電極領域に対応する反転層形成のためのフォトリソグラフィー工程を、化合物半導体層のエピタキシャル成長工程の途中に挿入する必要があり、工程の増加ひいては製造効率の低下につながりやすい。また発光駆動電圧印加用電極自体に、電流許容部と電流抑制部とを形成する方法では、これらを形成する余分な工程が必要である。
【０００７】
本発明の課題は、発光層部を含む半導体積層構造そのものの構造を変更することなく、光取り出し効率を改善できる発光素子とその製造方法とを提供することにある。
【課題を解決するための手段および発明の効果】
【０００８】
上記課題を解決するために、本発明の発光素子は、
化合物半導体層からなる発光層部を有した素子本体部と、素子本体部の光取り出し面となる主表面を第一主表面として、該第一主表面の一部を覆うように形成された光取り出し側電極とを有する発光素子であって、
素子本体部には、光取り出し面と平行な平面への投影において電極と重なる領域に、当該素子本体部を厚さ方向の全部又は一部区間にて切欠いた形態の空隙が形成されていることを特徴とする。
【０００９】
素子本体部において、光取り出し面と平行な平面への投影において電極と重なる領域に上記のような空隙を形成すると、その空隙の部分には、電流が流れなくなる。従来、光取り出し側電極直下に流れた電流により発光した光は、光取り出し側電極に遮光され、光として取り出されにくかったが、これにより周辺部へ電流が流れやすくなり、光取り出し効率を上げることができる。なお空隙の断面形状は、円状や多角形状（例えば、四角形状）などを採用することができるが、光取り出し側電極および該光取り出し側電極下の中央領域に電流が流れないようにできればよいため、どのような形状であってもよく、特には限定されない。
【００１０】
空隙は、光取り出し側電極下に形成された電流拡散層を貫く形態で形成することができる。これにより電流は、空隙の形成された電極中央領域や電極中央領域下に流れることなく、電極周辺部下へと流れる。このため電極によって遮光される電極下の発光層における発光を抑え、周辺部における発光を増やすことができるため、光取り出し効率を上げることができる。この場合、空隙は、素子本体部の第一主表面に設けられた光取り出し側電極を貫く形態で形成することができる。これによると、電極形成後に電流拡散層とともに一括して空隙を形成すればよいので製造も容易である。
【００１１】
一方、素子本体部において、発光層部の第二主表面に基板が配置される場合は、空隙は、裏面電極と基板とを貫く形態で形成することができる。基板に形成された空隙が、その直上に位置する、光取り出し面側電極で遮られた発光層部領域への通電を抑制し、周辺部における発光を増やすことができるため、光取り出し効率を上げることができる。また、該基板の第二主表面を裏面電極にて覆う場合は、上記空隙を、裏面電極を貫く形態で形成すると、電極形成後に基板とともに一括して空隙を形成すればよいので製造も容易である。
【００１２】
具体的には、素子本体部は、成長用基板の第一主表面にバッファ層を介して発光層部をエピタキシャル成長したものとすることができ、該成長用基板の第二主表面を裏面電極で覆うとともに、上記の空隙は、素子本体部の裏面電極と成長用基板とバッファ層とを貫く形態で形成することができる。電極形成後に電流拡散層とともに一括して空隙を形成すればよいので製造も容易である。なお、上記の基板は、発光層部から成長用基板を除去した後、後付けで貼り合わされた透明導電性基板（例えばＧａＰ基板）としてもよい。
【００１３】
空隙は、内径が３０μｍ以上３００μｍ以下の円状断面形態に形成することが望ましい。内径が３０μｍ未満では、加工による空隙形成が困難となり、３００μｍを超えると電流抑制効果が過剰となり、発光強度の低下につながる。円状断面形態の空隙は、例えばドリル等を用いて容易に形成できる利点がある。
【００１４】
空隙の断面積が、光取り出し側電極の面積に対し、１０％以上とすることが望ましい。電流を効果的に素子周辺部へ流すために上記記載の程度、空隙を形成する。これにより、電極直下に電流が流れなくなり、光取り出し効率を上げることができる。ただし、空隙の断面積が、光取り出し側電極の面積の９０％を超えると、発光駆動電流を十分に確保することが困難となり、発光強度の低下につながる場合がある。
【００１５】
さらに上記課題を解決するために、本発明の発光素子の製造方法は、上記本発明の発光素子を製造するために、前記の空隙を、機械加工、超音波加工またはレーザー加工のいずれかにて形成することを特徴とする。
【００１６】
本発明においては、機械加工により発光素子内に空隙を形成することができる。また超音波を使用して空隙を形成することもできる。この方法で形成された空隙は、電流阻止層またはブロック層としての働きをする。従来、電流阻止層またはブロック層を形成するためには特別の工程が必要であり、コスト高につながりやすかったが、本発明の電流阻止層の形成方法は、機械加工または超音波加工またはレーザー加工で、空隙を形成するのみであり、容易に行うことができる。
【００１７】
上記本発明の製造方法は、発光層部からの発光光束に対して透光性を有し、かつ、発光層部よりも導電率の高い化合物半導体からなる電流拡散用透光性導電基板の第一主表面に光取り出し面側電極を形成し、その光取り出し面側電極と電流拡散用透光性導電基板とに機械加工、超音波加工またはレーザー加工で空隙を形成する工程と、空隙を形成した電流拡散用透光性導電基板の第二主表面を、発光層部を含む化合物半導体層の第一主表面に貼り合わせる工程とを含むものとして実施できる。この方法によると、電流拡散用透光性導電基板上に光取り出し側電極を形成し、これらに空隙を形成したのち、主化合物半導体層へ貼り合わせるため、空隙の形成が容易にできる。この方法によると、空隙を確実に所望の位置にのみ形成することができる。
【００１８】
前述の機械加工の例としては、ドリル加工を例示できる。また、レーザー加工の例としては、レーザーマーカーを利用して行うことができる。これらの方法によれば、容易に空隙を形成することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態について図面を参照しながら説明する。図１は、本発明の一実施形態である発光素子１００を示す概念図である。発光素子１００は素子本体部６０を有する。この素子本体部６０は、成長用基板としてのｎ型ＧａＡｓ単結晶基板（以下、単に基板という）１と、その第一主表面上に形成されるｎ型ＧａＡｓバッファ層２と、このバッファ層２上に形成される発光層部２４と、この発光層部上に形成される電流拡散層２０とを含む。そして、その素子本体部６０の第一主表面側に、発光層部２４に発光駆動電圧を印加するための光取り出し側電極９が形成されている。
【００２０】
素子本体部６０には、光取り出し面ＬＥＡと平行な平面への投影を考えたとき、光取り出し側電極９と重なる領域に、当該素子本体部６０を厚さ方向の全部又は一部区間にて切欠いた形態の空隙が形成されている。光取り出し側電極９は第一主表面のほぼ中央に形成され、この第一主表面の周囲の領域が素子本体部２４からの光取り出し領域ＬＥＡとされている。他方、基板１の第二主表面側には裏面電極１５が全面に形成されている。また光取り出し側電極のほぼ中央と電流拡散層２０には、電流阻止層（ブロック層）としての働きをする空隙ＣＡＶが形成されている。
【００２１】
発光層部２４は、各々（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ混晶（ＩＩＩ−Ｖ族化合物半導体である）で構成されるとともに、ｐ型クラッド層６、ｎ型クラッド層４、及び両クラッド層６，４の間に位置する活性層５からなるダブルへテロ構造とされている。具体的には、ノンドープ（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦０．５５，０．４５≦ｙ≦０．５５）混晶からなる活性層５を、ｐ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰクラッド層６とｎ型（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰクラッド層４とにより挟んだ構造となっている。図１の発光素子１００では、光取り出し側電極９側にｐ型ＡｌＧａＩｎＰクラッド層６が配置されており、裏面電極１５側にｎ型ＡｌＧａＩｎＰクラッド層４が配置されている。従って、通電極性は光取り出し側電極９側が正である。なお、ここでいう「ノンドープ」とは、「ドーパントの積極添加を行わない」との意味であり、通常の製造工程上、不可避的に混入するドーパント成分の含有（例えば１０１３〜１０１６／ｃｍ３程度を上限とする）をも排除するものではない。
【００２２】
図１に示すように光取り出し側電極９は、素子本体部６０の第一主表面のほぼ中央領域に形成され、この光取り出し側電極９と、光取り出し側電極９下の電流拡散層２０の中央領域を貫く形状で、空隙ＣＡＶが形成されている。この空隙ＣＡＶにより、光取り出し側電極直下に電流が流れなくなり、周囲の光取り出し領域に電流を集中させる効果が高められる。つまりこの空隙ＣＡＶは、電流阻止層としての働きをする。これにより光取り出し効率が一層向上する。
【００２３】
空隙ＣＡＶの形成は、例えば、ドリル（ユニオンツール社製：ＰＣＢドリル  ５０μｍ〜３００μｍ）または超音波（ピアノ線を使用）またはレーザーマーカーによって行うことができる。電極中央領域下の発光層部２４へ、電流が流れるのを防ぐため、電流拡散層２０を貫く深さまで空隙ＣＡＶを形成する。
【００２４】
以下、図１の発光素子１００の製造方法について説明する。まず、ＡｌＧａＩｎＰ混晶と格子整合する化合物半導体単結晶基板であるＧａＡｓ単結晶基板１の第一主表面１ａに、ｎ型ＧａＡｓバッファ層２を例えば０．５μｍ、次いで、発光層部２４として、１μｍのｎ型ＡｌＧａＩｎＰクラッド層４、０．６μｍのＡｌＧａＩｎＰ活性層（ノンドープ）５、及び１μｍのｐ型ＡｌＧａＩｎＰクラッド層６を、この順序にてエピタキシャル成長させる。これら各層のエピタキシャル成長は、公知の有機金属気相エピタキシャル成長（Metal organic Vapor Phase Epitaxy:ＭＯＶＰＥ）法により行うことができる。Ａｌ、Ｇａ、Ｉｎ、Ｐ及びＡｓの各成分源となる原料ガスとしては以下のようなものを使用できる；
・Ａｌ源ガス；トリメチルアルミニウム（ＴＭＡｌ）、トリエチルアルミニウム（ＴＥＡｌ）など；
・Ｇａ源ガス；トリメチルガリウム（ＴＭＧａ）、トリエチルガリウム（ＴＥＧａ）など；
・Ｉｎ源ガス；トリメチルインジウム（ＴＭＩｎ）、トリエチルインジウム（ＴＥＩｎ）など。
・Ｐ源ガス；ターシャルブチルホスフィン（ＴＢＰ）、ホスフィン（ＰＨ３）など。
・Ａｓ源ガス；ターシャルブチルアルシン（ＴＢＡ）、アルシン（ＡｓＨ３）など。
【００２５】
また、ドーパントガスとしては、以下のようなものを使用できる；
（ｐ型ドーパント）
・Ｍｇ源：ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）など。
・Ｚｎ源：ジメチル亜鉛（ＤＭＺｎ）、ジエチル亜鉛（ＤＥＺｎ）など。
（ｎ型ドーパント）
・Ｓｉ源：モノシランなどのシリコン水素化物など。
・Ｔｅ源ガス；ジメチルテルル（ＤＭＴｅ）、ジエチルテルル（ＤＥＴｅ）など；など。
【００２６】
次いで、発光層部の基板に面しているのと反対側の主表面上に、ＡｌＧａＡｓまたはＧａＰよりなる電流拡散層を形成し、その主表面のほぼ中央に、発光層部に発光駆動電圧を印加するための光取り出し側電極（例えばＡｕ電極）を形成する。続いて、電極上から素子のほぼ中央領域を貫くようにドリルまたは超音波またはレーザーマーカーにより空隙ＣＡＶを形成する。
【００２７】
図２に、光取り出し側電極９の第一主表面側から見た図を示す。（ａ）は、光取り出し側電極９の中央領域に円形の空隙を形成した例を示す。また（ｂ）は、光取り出し側電極９の中央領域に四角形の空隙を形成した例を示す。この他にも、光取り出し側電極９の中央領域直下に電流が流れることを防ぐために、円形、四角形以外の形状の空隙を形成してもよい。
【００２８】
図３に示す発光素子１１０において、空隙を形成する位置について説明する。光取り出し側電極９の発光素子内に投影した部分内に空隙を形成すると、その領域には、電流が流れなくなる。従って、空隙の場所、形状は、いろいろ考えられる。光取り出し側電極９側から空隙を形成したり、裏面電極１５側からドリル加工やレーザー加工により空隙を形成したりすることができる。
【００２９】
なお、発光層部２４は、図４に示す発光素子１２０のように、光取り出し側電極９側にｎ型ＡｌＧａＩｎＰクラッド層４が配置され、裏面電極１５側にｐ型ＡｌＧａＩｎＰクラッド層６が配置された、図１とは逆積層構造をもった形で形成することも可能である。この場合、基板１とバッファ層２はｐ型としておく必要がある。また通電極性は光取り出し側電極９側が負となる。図４のタイプの発光素子１２０は、素子全体としての機能は図１の発光素子１００と全く同様である。空隙ＣＡＶの形成により、電流を電極周辺部へ流すことができ、光取り出し効率を上げることができる。
【００３０】
図５の発光素子１３０は、素子本体部６０の積層形態は図１に示した発光素子１００と同様であるが、光取り出し面と反対側の裏面電極１５側から基板１を貫くように空隙ＣＡＶを形成している。このような形状でも電流が光取り出し側電極９下に流れることが抑制され、発光層の光取り出し側電極９下の領域からの発光を抑えることができるため、光取り出し効率を上げることができる。空隙ＣＡＶは、基板１とともにバッファ層２も貫通して形成されている。
【００３１】
続いて他の実施形態を説明する。図６の発光素子２００は、導電性基板であるｎ型Ｓｉ（シリコン）単結晶よりなるＳｉ基板７の一方の主表面上に主金属層１０を介して、発光層部２４を含む化合物半導体層が貼り合わされ、素子本体部６０が形成されている。主金属層１０は反射面１０Ｒ全体がＡｕを主成分（最も質量含有率の高い成分）とするＡｕ系層として構成され、発光層部２４（化合物半導体層）上に形成された第一Ａｕ系層１０ａと、Ｓｉ基板７上に形成された第二Ａｕ系層１０ｂとが貼り合せ熱処理により貼り合わされたものである。本実施形態において第一Ａｕ系層１０ａ及び第二Ａｕ系層１０ｂは、純ＡｕもしくはＡｕ含有率が９５質量％以上のＡｕ合金よりなる。
【００３２】
発光層部２４は、前実施例と同様である。発光素子２００においては、光取り出し側電極９側にｐ型ＡｌＧａＩｎＰクラッド層６が配置されており、金属層１０側にｎ型ＡｌＧａＩｎＰクラッド層４が配置されている。従って、通電極性は光取り出し側電極９側が正である。
【００３３】
また、発光層部２４の基板７に面しているのと反対側の主表面上には、ＡｌＧａＡｓよりなる電流拡散層２０が形成され、その主表面の略中央に、発光層部２４に発光駆動電圧を印加するための光取り出し側電極（例えばＡｕ電極）９が、この主表面の一部を覆うように形成されている。電流拡散層２０の主表面における、光取り出し側電極９の周囲の領域は、発光層部２４からの光取り出し領域をなす。また、Ｓｉ単結晶基板７の裏面にはその全体を覆うように裏面電極（例えばＡｕ電極である）１５が形成されている。裏面電極１５がＡｕ電極である場合、裏面電極１５とＳｉ単結晶基板７との間には基板側接合層として、ＡｕＳｂ接合層１６が介挿される。なお、ＡｕＳｂ接合層１６に代えてＡｕＳｎ接合層を基板側接合層として用いてもよい。
【００３４】
他方、発光層部２４と主金属層１０との間には、この主金属層１０と発光層部２４との接触抵抗を減ずるためにコンタクト金属層３２が配置されている。そして、素子本体部６０の、コンタクト金属層３２と発光層部２４との間に位置する部分が、発光層部２４からの発光光束に対して透光性を有し、かつ、コンタクト金属層３２から発光層部２４への成分拡散を抑制する拡散防止層２５とされている。本実施形態において、コンタクト金属層３２はＡｕＧｅＮｉ層３２（例えばＧｅ：１５質量％、Ｎｉ：１０質量％）であり、主金属層１０（第一Ａｕ系層１０ａ）の主表面上に分散形成され、その形成面積率は１％以上２５％以下である。また、拡散防止層２５は、ＡｌＧａＡｓ、具体的にはｎ型クラッド層４に格子整合し（格子定数差にて１％以内）、かつ、活性層５よりもバンドギャップが広くなるように、ＡｌａＧａ１−ａＡｓのＡｌＡｓ混晶比ａが０．４以上１以下に調整されたＡｌＧａＡｓよりなる。なお、拡散防止層２５の厚さｔは１μｍ以上５μｍ以下である。
【００３５】
発光層部２４からの光は、光取り出し面側に直接放射される光に、主金属層１０による反射光が重畳される形で取り出される。主金属層１０の厚さは、反射効果を十分に確保するため、８０ｎｍ以上とすることが望ましい。また、厚さの上限に制限は特にないが、反射効果が飽和するため、コストとの兼ね合いにより適当に定める（例えば１μｍ以下）
【００３６】
図６に示すように、光取り出し側電極９と電流拡散層２０とに空隙ＣＡＶを形成し、電流阻止部とする。これによって光取り出し側電極９下の領域に電流が流れにくくなり、電流は周辺部へと流れ、光取り出し効率を上げることができる。
【００３７】
まず、図７の工程１に示すように、発光層成長用基板をなす半導体単結晶基板であるＧａＡｓ単結晶基板１の主表面に、ｐ型ＧａＡｓバッファ層２を例えば０．５μｍ、ＡｌＡｓからなる剥離層３を例えば０．５μｍ、さらにｐ型ＡｌＧａＡｓよりなる電流拡散層２０を例えば５μｍ、この順序にてエピタキシャル成長させる。また、その後、発光層部２４として、１μｍのｐ型ＡｌＧａＩｎＰクラッド層６、０．６μｍのＡｌＧａＩｎＰ活性層（ノンドープ）５、及び１μｍのｎ型ＡｌＧａＩｎＰクラッド層４を、さらに、５μｍのＡｌＧａＡｓよりなる拡散防止層２５を、この順序にエピタキシャル成長させる。これら各層のエピタキシャル成長は、公知のＭＯＶＰＥ法により行うことができる。
【００３８】
次に、工程２に示すように、拡散防止層２５の主表面に、ＡｕＧｅＮｉ層３２を分散形成する。ＡｕＧｅＮｉ層３２を形成後、３５０℃以上５００℃以下の温度域で合金化熱処理を行い、その後、ＡｕＧｅＮｉ層３２を覆うように第一Ａｕ系層１０ａを形成する。拡散防止層２５とＡｕＧｅＮｉ層３２との間には、上記合金化熱処理により合金化層が形成され、直列抵抗が大幅に低減される。また、この合金化熱処理時において、ＡｕＧｅＮｉ層３２から発光層部２４のｎ型クラッド層４を経て活性層５に向かう成分の拡散、特にＧｅ成分の拡散が、拡散防止層２５により妨げられ、活性層５がＧｅ成分によって汚染される不具合が効果的に抑制される。また、拡散防止層２５は活性層５からの発光光束に対して透光性を有するので、反射に関与する光束がこの拡散防止層２５での吸収により減衰する心配もない。従って、発光層部２４の発光能力を十分に引き出すことができ、主金属層１０の反射効果による光取り出し効率も良好となる。
【００３９】
次に、工程３に示すように、別途用意したＳｉ単結晶基板７（ｎ型）の両方の主表面に基板側接合層となるＡｕＳｂ接合層３１，１６（前述の通りＡｕＳｎ接合層でもよい）を形成し、２５０℃以上３５９℃以下の温度域で合金化熱処理を行う。そして、ＡｕＳｂ接合層３１上には第二Ａｕ系層１０ｂを、ＡｕＳｂ接合層１６上には裏面電極１５（例えばＡｕ系金属よりなるもの）をそれぞれ形成する。以上の工程で各金属層は、スパッタリングあるいは真空蒸着等を用いて行うことができる。
【００４０】
そして、工程４に示すように、Ｓｉ単結晶基板７側の第二Ａｕ系層１０ｂを、発光層部２４上に形成された第一Ａｕ系層１０ａに重ね合わせて圧迫して、１８０℃よりも高温かつ３６０℃以下、例えば２５０℃にて貼り合せ熱処理することにより、基板貼り合わせ体５０を作る。Ｓｉ単結晶基板７は、第一Ａｕ系層１０ａ及び第二Ａｕ系層１０ｂを介して発光層部２４に貼り合わせられる。また、第一Ａｕ系層１０ａと第二Ａｕ系層１０ｂとは、上記貼り合せ熱処理を採用することにより十分な強度にて結合され、ＡｕＳｂ接合層３１及びＡｕＧｅＮｉ層３２とともに金属層１０となる。第一Ａｕ系層１０ａ及び第二Ａｕ系層１０ｂが、いずれも酸化しにくいＡｕを主体に構成されているため、上記貼り合せ熱処理は、例えば大気中でも問題なく行うことができる。当然、この貼り合わせ熱処理時にもコンタクト金属層３２からＧｅが発光層部２４に向けて拡散する可能性があるが、拡散防止層２５を設けてあるので、この拡散の影響が発光層部２４に及ぶ不具合が生じにくい。
【００４１】
次に、図８の工程５に進み、上記基板貼り合わせ体５０を、例えば１０％フッ酸水溶液からなるエッチング液に浸漬し、バッファ層２と発光層部２４との間に形成したＡｌＡｓ剥離層３を選択エッチングすることにより、ＧａＡｓ単結晶基板１（発光層部２４からの光に対して不透明である）を、発光層部２４とこれに接合されたＳｉ単結晶基板７との積層体５０ａから除去する。なお、ＡｌＡｓ剥離層３に代えてＡｌＩｎＰよりなるエッチストップ層を形成しておき、ＧａＡｓに対して選択エッチング性を有する第一エッチング液（例えばアンモニア／過酸化水素混合液）を用いてＧａＡｓ単結晶基板１をＧａＡｓバッファ層２とともにエッチング除去し、次いでＡｌＩｎＰに対して選択エッチング性を有する第二エッチング液（例えば塩酸：Ａｌ酸化層除去用にフッ酸を添加してもよい）を用いてエッチストップ層をエッチング除去する工程を採用することもできる。
【００４２】
そして、工程６に示すように、ＧａＡｓ単結晶基板１の除去により露出した電流拡散層２０の主表面の一部を覆うように、ワイヤボンディング用の光取り出し側電極９（ボンディングパッド：図１）を形成する。
【００４３】
続いて工程７に示すように、ドリルを用いた機械加工または、超音波、レーザーマーカーなどによる加工を用いて光取り出し側電極９と電流拡散層２０に空隙ＣＡＶを形成する。以下、通常の方法によりダイシングして半導体チップとし、これを支持体に固着してリード線のワイヤボンディング等を行った後、樹脂封止をすることにより最終的な発光素子が得られる。
【００４４】
次に、図９の発光素子３００は、発光層部２４の構造は図６の発光素子２００と同様であり、該発光層部２４の第一主表面側に電流拡散層として機能するＧａＰ基板７０が貼り合わされ、第二主表面には導電性基板であるＳｉ基板７が貼り合せ金属層１０を介して貼り合わされている。ＧａＰ基板７０は、発光層部２４からの発光光束に対して透光性を有し、かつ、発光層部よりも導電率の高い化合物半導体からなる電流拡散用透光性導電基板をなす。本実施形態の発光素子３００においては、ＧａＰ基板７０はｐ型ＧａＰからなり、例えば、液体封止型チョクラルスキー法にて引き上げ成長した単結晶インゴットをスライスして製造されたものであり、電流拡散層として機能させるため、ｐ型クラッド層６よりも高濃度にｐ型ドーパント（例えばＺｎ）がドーピングされている。ＧａＰ基板７０の厚さは例えば５０μｍであり、ｐ型クラッド層６側に、結合層であるＧａＩｎＰ層８を介して貼り合わされている。
【００４５】
Ｓｉ基板７は、ｎ型Ｓｉ単結晶インゴットをスライス・研磨して製造されたものであり、その厚みは例えば１００μｍ以上５００μｍ以下である。また、貼り合わせ金属層１０は全体がＡｕ系層として構成され、発光層部２４（化合物半導体層）と接する第一Ａｕ系層１０ａと、Ｓｉ基板７と接する第二Ａｕ系層１０ｂとが貼り合せ熱処理により貼り合わされたものである。なお、貼り合せ金属層はＡｕ系金属の代わりにＡｇ系金属にて構成してもよく、さらに、反射面ＲＰの形成部分と残余部分とで金属の材質を異ならせてもよい。具体的には、反射面ＲＰの形成部分を、反射率が良好な（あるいは波長依存性の小さい）ＡｇあるいはＡｌで構成し、残余部分を貼り合わせの容易なＡｕ系金属で構成することができる。また、本実施形態においては、発光層部２４は主化合物半導体層と同一実態であるが、主化合物半導体層には、貼り合わせ金属層１０側のＧａＡｓバッファ層など、発光層部２４に属さない別の化合物半導体層が含まれていてもよい。
【００４６】
発光層部２４と、反射面ＲＰをなす第一Ａｕ系層１０ａとの間には、ＡｕＧｅＮｉ合金（例えばＧｅ：１５質量％、Ｎｉ：１０質量％）からなる接合合金化層３２が形成されており、素子の直列抵抗低減に貢献している。接合合金化層３２は、第一Ａｕ系層１０ａの主表面上に分散形成されている。また、ＧａＰ基板７０の主表面の略中央には、発光層部２４に発光駆動電圧を印加するための光取り出し側電極（例えばＡｕ電極）９が、ＡｕＧｅＮｉ合金からなる接合合金化層３３を介して、該主表面の一部を覆うように形成されている。そして、ＧａＰ基板７０の主表面における、光取り出し側電極９の周囲の領域は、発光層部２４からの光取り出し領域をなす。また、Ｓｉ基板７の裏面にはその全体を覆うように裏面電極（例えばＡｕ電極である）１５が形成されている。裏面電極１５はＡｕ電極であり、Ｓｉ基板７との間にはＡｕＳｂ合金からなる接合合金化層１６が介挿されている。なお、接合合金化層１６は、ＡｕＳｂ合金に代えてＡｕＳｎ合金を用いてもよい。なお、発光素子１００の通電極性は光取り出し側電極９側が正である。
【００４７】
以下、図９の発光素子３００の製造方法について説明する。まず、図１０の工程１に示すように、成長用基板をなすｎ型ＧａＡｓ単結晶基板１の主表面に、ＧａＡｓバッファ層２を例えば０．５μｍ、ＡｌＡｓからなる剥離層３を例えば０．５μｍ、さらに、発光層部２４として、ｎ型クラッド層４、活性層（ノンドープ）５、及びｐ型クラッド層６を、この順序にてエピタキシャル成長させる。これら各層のエピタキシャル成長は、公知のＭＯＶＰＥ法により行なわれる。
【００４８】
具体的には、基板の配置された成長炉内を第一温度である６００℃以上８００℃以下（例えば７００℃）に昇温し、ここに上記の原料ガス及びドーパントガスをキャリアガスとともに送り込むことにより層成長を実施できる。キャリアガスとしては水素ガスを使用することができる。発光層部２４の層成長が終了すれば、ｐ型クラッド層６の主表面をなす第一主表面上に、接合層をなすＧａＩｎＰ層８を形成する。
【００４９】
次に工程２に示すように、別途用意したｐ型ＧａＰ基板７０の主表面中央にＡｕＺｎまたはＡｕＢｅ層を形成する。この状態で、第二温度である２５０℃以上５００℃以下、本実施形態では４５０℃（熱処理時間：１８０秒）にてシンター処理を行う。これにより、ＡｕＺｎまたはＡｕＢｅ層はＧａＰ基板と合金化し、接合合金化層３３となる。さらに、接合合金化層３３を覆うようにＡｕ蒸着し、光取り出し側電極９を形成する。
【００５０】
続いて工程３に示すように、工程２で接合合金層３３と光取り出し側電極９とを形成したｐ型ＧａＰ基板７０に光取り出し側電極９と接合金属層３３とも貫通するように空隙を形成する。これは、ドリルまたは、超音波、レーザーマーカーなどを用いて行うことができる。なお、ｐ型ＧａＰ基板７０には、貼り合せ面（第二主表面）側から空隙を形成することもでき、この場合は、ｐ型ＧａＰ基板７０の一部を残す形で、光取り出し側電極９と接合金属層３３を貫通しなくても同様な働きをする空隙を形成することができる。
【００５１】
次に工程４に示すようにＧａＩｎＰ層８上に、先の工程で接合金属層３３と光取り出し側電極９、そして穴を形成したｐ型ＧａＰ単結晶基板７０を重ね合わせ、例えば加圧しながら第三温度である３５０℃以上７５０℃以下、本実施形態では６００℃にて熱処理することにより貼り合せる（第一の貼り合せ工程）。
【００５２】
次に、工程５に進み、上記の貼り合せ体を、例えば１０％フッ酸水溶液からなるエッチング液に浸漬し、バッファ層２と発光層部２４との間に形成したＡｌＡｓ剥離層３を選択エッチングすることにより、ＧａＡｓ単結晶基板１（発光層部２４からの光に対して不透明である）を、発光層部２４から剥離する。なお、ＡｌＡｓ剥離層３に代えてＡｌＩｎＰよりなるエッチストップ層を形成しておき、ＧａＡｓに対して選択エッチング性を有する第一エッチング液（例えばアンモニア／過酸化水素混合液）を用いてＧａＡｓ単結晶基板１をＧａＡｓバッファ層２とともにエッチング除去し、次いでＡｌＩｎＰに対して選択エッチング性を有する第二エッチング液（例えば塩酸：Ａｌ酸化層除去用にフッ酸を添加してもよい）を用いてエッチストップ層をエッチング除去する工程を採用することもできる。
【００５３】
次に、図１１の工程６に示すように、発光層部２４の主表面に、金属層としてＡｕＧｅＮｉ層を分散形成する。この状態で、第四温度である２５０℃以上５００℃以下、本実施形態では４５０℃（熱処理時間：１８０秒）にてシンター処理を行う。これにより、ＡｕＧｅＮｉ層は発光層部２４をなすＡｌＧａＩｎＰと合金化し、接合合金化層３２となる。続いて、工程７に示すように、接合合金化層３２を覆うようにＡｕ蒸着し、第一Ａｕ系層１０ａを形成する。さらに、別途用意したＳｉ基板７（ｎ型）の両方の主表面に基板側接合層となるＡｕＳｂ接合層３１，１６（前述の通りＡｕＳｎ接合層でもよい）を形成し、２５０℃以上３５９℃以下の温度域でシンター処理を行う。そして、ＡｕＳｂ接合層３１上には第二Ａｕ系層１０ｂを、ＡｕＳｂ接合層１６上には裏面電極１５（例えばＡｕ系金属よりなるもの）をそれぞれ形成する。
【００５４】
そして、工程８に示すように、Ｓｉ基板７側の第二Ａｕ系層１０ｂを、発光層部２４上に形成された第一Ａｕ系層１０ａに重ね合わせて圧迫して、第五温度である８０℃以上３６０℃以下、本実施形態では２００℃にて熱処理することにより、第一Ａｕ系層１０ａと第二Ａｕ系層１０ｂとを貼り合せて一体化して貼り合せ金属層１０とする（第二貼り合せ工程）。以下、通常の方法によりダイシングして半導体チップとし、これを支持体に固着してリード線のワイヤボンディング等を行った後、樹脂封止をすることにより最終的な発光素子が得られる。
【００５５】
図１２にエッチストップ層を含む発光素子４００を示す。前述と同様にｎ型ＧａＡｓ単結晶基板１上に素子本体部６０が形成されている。素子本体部６０には、発光層部２４とその上にエッチストップ層２９、電流拡散層２０とを含む。
エッチストップ層２９として、ＡｌＧａＰを、電流拡散層としてＧａＡｓＰを採用することができる。または、エッチストップ層２９として、ＧａＡｓＰを、電流拡散層としてＡｌＧａＰを採用することができる。電流拡散層２０のほぼ中央には、光取り出し側電極９が形成されている。さらに光取り出し側電極９と電流拡散層２０には、空隙が形成され、これが電流阻止層の働きをする。
【００５６】
本実施例において、基板１上にバッファ層２、発光層部２４、エッチストップ層２９、電流拡散層２０をこの順で形成した後、フォトレジスト層（図示せず）を形成したのち公知のフォトリソグラフィー処理を行い、穴の形成された光取り出し側電極９を設ける。そして電流拡散層２０としてＡｌＧａＰを採用した場合は、塩酸にて、またＧａＡｓＰを採用した場合には、硫酸あるいは硫酸と過酸化水素水との混合液を使用することにより、これらをエッチング処理し、空隙を形成することができる。このようにして電流阻止層となる空隙を形成することができる。
【００５７】
この素子に穴を形成し、電流阻止層（ブロック層）とする方法は、上記実施例に限られない。様々なタイプの発光素子に応用することができる。前述の方法にて、発光素子の空隙を形成することによって、電流を光取り出し側電極下に流れないようにし、光取り出し効率を上げることができる。
【図面の簡単な説明】
【００５８】
【図１】本発明の発光素子の第一実施形態を積層構造にて示す図。
【図２】本発明の発光素子の平面模式図。
【図３】本発明の発光素子の第二実施形態を積層構造にて示す図。
【図４】本発明の発光素子の第三実施形態を積層構造にて示す図。
【図５】本発明の発光素子の第四実施形態を積層構造にて示す図。
【図６】本発明の発光素子の第五実施形態を積層構造にて示す図。
【図７】第五の実施形態の発光素子の製造工程を示す図。
【図８】図７に続く製造工程を示す図。
【図９】本発明の発光素子の第六実施形態を積層構造にて示す図。
【図１０】第六の実施形態の発光素子の製造工程を示す図。
【図１１】図１０に続く製造工程を示す図。
【図１２】第七の実施形態の発光素子の製造工程を示す図。
【符号の説明】
【００５９】
１    基板
２    バッファ層
４    クラッド層
５    活性層
６    クラッド層
９    光取り出し側電極
１５    裏面電極
２０    電流拡散層
２４    発光層部（化合物半導体層）
２５    拡散防止層
３２    接合合金層（コンタクト金属層）
６０    素子本体部
７０    ｐ型ＧａＰ単結晶基板
ＣＡＶ  空隙
【図１】
2006128425.tif 000003
【図２】
2006128425.tif 000004
【図３】
2006128425.tif 000005
【図４】
2006128425.tif 000006
【図５】
2006128425.tif 000007
【図６】
2006128425.tif 000008
【図７】
2006128425.tif 000009
【図８】
2006128425.tif 000010
【図９】
2006128425.tif 000011
【図１０】
2006128425.tif 000012
【図１１】
2006128425.tif 000013
【図１２】
2006128425.tif 000014