(57)【要約】【課題】  増幅率が高く、信頼性の高い半導体装置及びその製造方法を提供すること【解決手段】  多結晶シリコンエミッタ構造のバイポーラトランジスタであって、不純物をドープされた多結晶シリコン領域８と、多結晶シリコン領域８との界面に炭素含有薄膜層３０を有するエミッタ領域３０を具備する。【選択図】      図１
2006222102.tif 000002
【特許請求の範囲】
【請求項１】
コレクタ領域上に形成されたベース領域と、
前記ベース領域上に形成されたエミッタ領域と、
前記エミッタ領域上に形成され、不純物がドープされた多結晶シリコン領域とを具備し、
前記多結晶シリコン領域と前記エミッタ領域との界面に炭素含有薄膜層を有する
半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
半導体基板上に、
第１伝導型の埋め込み層と、
第１伝導型のエピキシャルコレクタ領域と、
第２伝導型の真性ベース領域と、
前記エミッタ領域と、
前記多結晶シリコン領域とが順に配置され、
前記真性ベース領域に隣接する外部ベース領域と、前記エピキシャルコレクタ領域に隣接するサブコレクタ領域を有し、
前記真性ベース領域は、前記外部ベース領域を介して、ベース電極に接続され、
前記エピキシャルコレクタ領域は、前記サブコレクタ領域を介してコレクタ電極に接続される
半導体装置。
【請求項３】
基板上に、埋め込み層を形成するステップと、
前記埋め込み層上にエピタキシャル成長により、コレクタ領域を形成するステップと、
イオン注入により、前記コレクタ領域中にサブコレクタ領域を形成するステップと、
前記コレクタ領域上に素子分離用の絶縁膜を、形成するステップと、
前記コレクタ領域の活性領域中に外部ベース領域及び真性ベース領域を形成するステップと、
前記真性ベース領域、前記外部ベース領域及び前記サブコレクタ領域の上層に絶縁膜を形成するステップと、
前記絶縁膜にエミッタコンタクトを開口し、前記エミッタコンタクトの開口面に炭素含有薄膜層を形成するステップと、
前記エミッタコンタクト及び前記絶縁膜の一部を覆うように多結晶シリコン領域を堆積するステップと、
前記エミッタコンタクト上の多結晶シリコン領域に不純物をイオン注入し、熱処理により前記不純物を拡散して、前記エミッタコンタクトの開口面周辺の真性ベース内にエミッタ領域を形成するステップと、
電極分離用の絶縁膜を堆積し、前記絶縁膜をアニールした後、ベースコンタクト、エミッタコンタクト及びコレクタコンタクトを開口し、電極を形成するステップとを具備する
半導体製造方法。
【請求項４】
請求項３に記載の半導体製造方法であって、
前記炭素含有薄膜層を形成するステップは、
前記エミッタコンタクトの開口面を、希釈した炭素化合物を含む溶媒に浸漬させるステップを備える
半導体製造方法。
【請求項５】
請求項４に記載の半導体製造方法において、
前記溶媒は、純水、エタノール、エーテルのいずれか１つ又はその組み合わせであり、炭素化合物が可溶な溶媒である
半導体製造方法。
【請求項６】
請求項３に記載の半導体製造方法であって、
前記炭素含有薄膜層を形成するステップは、
炭素化合物を含む雰囲気中に前記エミッタコンタクトの開口面を暴露させるステップを備える
半導体製造方法。
【請求項７】
請求項６に記載の半導体製造方法において、
前記開口面を暴露するステップは、炭素化合物を含む清浄空気、窒素ガス、炭酸ガスのうち、いずれか１つの雰囲気中で行なわれる
半導体製造方法。
【請求項８】
請求項３から７に記載の半導体製造方法において、
前記炭素化合物は、
ジエチルフタレート（Ｄｉｅｔｈｙｌ  ｐｈｔｈａｌａｔｅ）、ジブチルフタレート（Ｄｉｂｕｔｙｌ  ｐｈｔｈａｌａｔｅ）、ジオクチルフタレート（Ｄｉｏｃｔｙｌ  ｐｈｔａｌａｔｅ）、２、６−ジ−ｔｅｒｔ−ブチル−４−メチルフェノール、メントール（ｍｅｎｔｈｏｌ）、ビフェニル（Ｂｉｐｈｅｎｙｌ）、酪酸のうち、いずれか１つである
半導体製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体の製造方法に関し、特に、多結晶シリコンエミッタ構造を有する半導体装置、及びその半導体装置を製造する方法に関する。
【背景技術】
【０００２】
半導体装置の構成要素の１つであるバイポーラトランジスタは、抵抗、コンデンサ等と容易に共存し、半導体基板に多数の回路素子を形成して、要求される回路動作や機能を果たすことができるという有利性を備えていること等から幅広く用いられている。
【０００３】
バイポーラトランジスタには種々の要求される電気的特性があり、その中でも重要な特性の１つに電流増幅率がある。エミッタ注入効率を向上させると、電流増幅率の特性を改善することができるため、エミッタ注入効率の大きい半導体装置を得るための技術として種々の手法が提案されている。
【０００４】
従来より、バイポーラトランジスタの電流増幅率を向上する原理として、エミッタとベースとの接合部にエネルギーギャップを設け、ベースからエミッタに注入される少数キャリアの流れを阻止する方法が広く用いられている。
【０００５】
具体的な手法として、トンネル電流が流れる薄膜をエミッタに有するもの、例えばトンネル電流を流し得る薄膜としての絶縁膜が形成されたＭＩＳ（メタル／絶縁膜／半導体）構造のバイポーラトランジスタや水素化非晶質ヘテロエミッタ材料であるマイクロクリスタル（μＣ）をエミッタに用いたヘテロバイポーラトランジスタ等が知られている。
【０００６】
トンネル電流が流れる薄膜をエミッタに有するバイポーラトランジスタの場合、この薄膜における電子と正孔のトンネル確率の差によって、ベースからの正孔が薄膜で阻止され、ベース電流が低減される。又、マイクロクリスタルを用いたヘテロバイポーラトランジスタの場合、エミッタとベースとの間のバンドギャップ差によって、ベースからエミッタへの少数キャリアの逆注入が抑制されつつ、ベース層中へ多数キャリアが注入されることにより、ベース電流が低減される。
【０００７】
又、一般的に半導体装置の信頼性を向上させることを目的とした技術として、例えば、以下のものが知られている。
【０００８】
特開２００２−２７０８１９に、エミッタと外部ベースの高濃度領域を最短距離で分離し、エミッタ、ベース間のリーク電流を増加させずに高周波性能の向上したヘテロ接合バイポーラトランジスタを備える半導体装置が開示されている（特許文献１）。
【０００９】
特開２００３−０８６５９８に、ベース電極部とエミッタ電極部との離間距離が拡大され、ベース電極部とエミッタ電極部とが面で対抗する領域が僅少となり、ベース−エミッタ間の既成容量が低減されるバイポーラトランジスタが開示されている（特許文献２）。
【００１０】
特開２００３−２４３４０７に、ベース層のベース引き出し層を厚く積層し、ベース引き出し部の抵抗が低減され、ベース全体のベース抵抗を低減するバイポーラトランジスタが開示されている（特許文献３）。
【００１１】
特開２００４−２２１１９５に、エミッタ層にドーパントの拡散を防止する炭素と、炭素ドープによる格子定数の変かを補償し、エミッタ層を半導体基板材料に格子整合させるゲルマニウムを含有するバイポーラトランジスタが開示されている（特許文献４）。
【特許文献１】特開２００２−２７０８１９号公報
【特許文献２】特開２００３−０８６５９８号公報
【特許文献３】特開２００３−２４３４０７号公報
【特許文献４】特開２００４−２２１１９５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
従来構造のＭＩＳ構造のバイポーラトランジスタは、特に微小電流領域において酸化膜中における再結合電流が支配的となり、ベース電流が増大するため、低電流側での電流増幅率が低下し、極端な場合、１以下の大きさになる。又、このような構造の場合、メタルと絶縁膜とが反応し易く信頼性に欠ける。更に、絶縁膜が相当の厚みを有しているので、直列抵抗（エミッタ抵抗）が大きくなる。又、酸化膜の厚さによって正孔と電子のトンネル確率が決定されるため、酸化膜の厚さが敏感に電流増幅率に反映されてしまい、個々のバイポーラトランジスタの特性にばらつきが生じる。尚、直列抵抗も同様に変化する。すべての酸化膜を安定してÅの誤差範囲で作成することは困難である。従がって、低電流下でも電流増幅率が低下せず、作成が容易な信頼性のあるバイポーラトランジスタが望まれている。
【００１３】
他方、従来のマイクロクリスタルを用いたヘテロバイポーラトランジスタでは、エミッタ・ベース接合、すなわちマイクロクリスタル・シリコンを用いたエミッタとベースとの界面は、熱処理に対し不安定で変動し易く、安定した製造を行い難い。これは、マイクロクリスタル自体の不安定性や単結晶シリコンとの界面における不安定性に基づく。又、通常のマイクロクリスタルでは多量の水素を含んでいるので、結晶の不安定性を助長していることなどに起因する。更に、マイクロクリスタルを用いたものは、製造工程のみならず動作中に特性劣化が生じ易い。このため、特性劣化の生じない信頼性の高いバイポーラトランジスタが望まれている。
【課題を解決するための手段】
【００１４】
以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、［課題を解決するための手段］を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１５】
本発明に係る半導体装置（１０）は、コレクタ領域（３）上に形成されたベース領域（４、５）と、ベース領域（４、５）上に形成されたエミッタ領域（６）と、エミッタ領域（６）上に形成され、不純物がドープされた多結晶シリコン領域（８）とを具備し、多結晶シリコン領域（８）とエミッタ領域（６）との界面に炭素含有薄膜層（３０）を有する。
【００１６】
半導体基板（１）上に、第１伝導型の埋め込み層（２）と、第１伝導型のエピキシャルコレクタ領域（３）と、第２伝導型の真性ベース領域（４）と、エミッタ領域（６）と、多結晶シリコン領域（８）とが順に配置される。又、真性ベース領域（４）に隣接する外部ベース領域（５）と、エピキシャルコレクタ領域（３）に隣接するサブコレクタ領域（７）を有し、真性ベース領域（４）は、外部ベース領域（５）を介して、ベース電極（２０１）に接続され、エピキシャルコレクタ領域（３）は、サブコレクタ領域（７）を介してコレクタ電極（２０２）に接続される。炭素含有薄膜層（３）は、バルクとしての特性がでない程度に薄く、多結晶シリコン領域（８）に導入した不純物と炭素含有薄膜層（３）に含まれる炭素化合物の相乗作用により界面準位を低減し、偏析した不純物をイオン化することで発生する、ポテンシャルバリアを利用してベース電流を抑制し、電流増幅率を高める。
【００１７】
その製造方法は、基板（１）上に、埋め込み層（２）を形成するステップと、埋め込み層（２）上にエピタキシャル成長により、コレクタ領域（３）を形成するステップと、イオン注入により、コレクタ領域（３）中にサブコレクタ領域（７）を形成するステップと、コレクタ領域（３）上に素子分離用の絶縁膜（１０２）を、形成するステップと、コレクタ領域（３）の活性領域中に外部ベース領域（５）及び真性ベース領域（４）を形成するステップと、真性ベース領域（４）、外部ベース領域（５）及びサブコレクタ領域（７）の上層に絶縁膜（１０１）を形成するステップと、絶縁膜（１０１）にエミッタコンタクトを開口し、エミッタコンタクトの開口面に炭素含有薄膜層（３０）を形成するステップと、エミッタコンタクト及び絶縁膜（１０１）の一部を覆うように多結晶シリコン領域（８）を堆積するステップと、エミッタコンタクト上の多結晶シリコン領域（８）に不純物をイオン注入し、熱処理により不純物を拡散して、エミッタコンタクトの開口面周辺の真性ベース（４）内にエミッタ領域（６）を形成するステップと、電極分離用の絶縁膜（１０３）を堆積し、絶縁膜をアニールした後、ベースコンタクト、エミッタコンタクト及びコレクタコンタクトを開口し、電極を形成するステップとを備える。
【発明の効果】
【００１８】
本発明による半導体装置及びその製造方法によれば、バイポーラトランジスタの電流増幅率を容易に増大させることができる。
【００１９】
又、バイポーラトランジスタの信頼性が向上する。
【００２０】
更に、バイポーラトランジスタの製造の容易性及び安定性が向上する。
【発明を実施するための最良の形態】
【００２１】
添付図面を参照して、本発明による半導体装置及びその製造方法を説明する。
【００２２】
（構成）
図１は、本発明の第１の実施の形態に係るバイポーラトランジスタ１０の構造を示す模式断面図である。
【００２３】
図１を参照して、シリコン基板１上に埋め込み層２と、その上層にコレクタ層３とが設けられる。コレクタ層３は、コレクタ電極２０２と埋め込み層２とを接続するサブコレクタ領域７を備える。コレクタ層３の上部には真性ベース領域４と、外部ベース領域５が設けられる。真性ベース領域４は、外部ベース領域５を介してベース電極２０１に接続される。真性ベース層４の上部にエミッタ領域６が設けられる。エミッタ領域６は、上部の多結晶シリコン領域８を介してエミッタ電極２００に接続される。又、エミッタ領域６は、多結晶シリコン領域８との界面に炭素含有薄膜層３０を備える。絶縁膜１０１は、真性ベース領域４、外部ベース領域５、エミッタ領域６の上部に設けられ、各電極間及び各素子間を分離する。絶縁膜１０２は、コレクタ層３、真性ベース層４及び外部ベース層５の上部に設けられ、各電極間及び各素子間を分離する。又、絶縁膜１０３は、絶縁膜１０１及び１０２の上部に設けられ、各電極間を分離する。
【００２４】
シリコン基板１はリン、砒素、アンチモンなどの不純物をドープしてｎ型としたもの、あるいはボロン、アルミニウム、ガリウム等の不純物をドープしてｐ型にしたものを用いる。本実施の形態においては一例としてｐ型のシリコン基板を用いる。埋め込み層２は、例えば不純物濃度１０１６〜１０２０［ｃｍ−３］のｎ＋領域である。コレクタ層３はコレクタ領域の一部としての機能を持ち、エピタキシャル技術などで形成された不純物濃度の低い、例えば１０１３〜１０１７［ｃｍ−３］程度のｎ型領域である。真性ベース領域４はベース領域としての機能を持ち、ｐ型領域であり、例えば不純物濃度１０１５〜１０２０［ｃｍ−３］のｐ型領域である。外部ベース領域５はベース抵抗を下げるために、例えば不純物濃度１０１７〜１０２０［ｃｍ−３］のｐ＋領域である。エミッタ領域６は、エミッタとしての機能を持ち、例えば不純物濃度１０１９〜１０２１［ｃｍ−３］のｎ＋型領域である。サブコレクタ領域７はｎ＋領域であり、コレクタ電極２０２と埋め込み層２とを接続してコレクタ抵抗を低下させる。多結晶シリコン領域８は半導体材料層である高濃度の不純物を添加した多結晶層であり、ベースから注入された少数キャリアを阻止する。炭素含有薄膜層３０は、炭素化合物のバルクの性質が現れることがないよう極めて薄い吸着層である。炭素化合物として、例えばＤＥＰ（ジエチルフタレート）、ＤＢＰ（ジブチルフタレート）、ＤＯＰ（ジオクチルフタレート）、ＢＨＴ（２、６−ジ−ｔｅｒｔ−ブチル−４−メチルフェノール）、メントール、ジフェニール、酪酸などシリコンへの吸着性が比較的良好で、しかも熱的に頑強な炭素化合物が用いられる。これらの炭素化合物は単独で使用されることはもとより、幾つかを混合したり組合わせたりして使用され得る。エミッタ電極２００、ベース電極２０１及びコレクタ電極２０２は各々金属、あるいはシリサイド等により形成される。
【００２５】
（製造方法）
図２を参照して、本発明によるバイポーラトランジスタの製造方法が説明される。
【００２６】
（１）  所定の伝導型（ｐ型又はｎ型）の基板に、Ａｓ、Ｓｂ、Ｐ等をイオン注入又は不純物拡散により、不純物濃度が１０１７〜１０１９［ｃｍ−３］の埋め込み層２が形成される（図２Ａ参照）。
（２）  次に、エピタキシャル成長などにより、不純物濃度が、好適には１０１４〜１０１７［ｃｍ−３］のコレクタ層３が形成される。その後、イオン注入等により、不純物濃度が好適には１０１７〜１０２０［ｃｍ−３］のサブコレクタ領域７が形成される（図２Ｂ参照）。
（３）  素子分離用の絶縁膜１０２が、選択酸化法、あるいはＣＶＤ法等により形成される（図２Ｃ参照）。
（４）  コレクタ層３の活性領域中にイオン注入又は不純物拡散等により外部ベース領域５及び真性ベース領域４が形成される（図２Ｄ参照）。
（５）  真性ベース領域４、外部ベース領域及びサブコレクタ領域７の上層に絶縁膜１０１が形成され、フォトエッチングによりエミッタコンタクトが開口される。次に、エミッタコンタクトの開口面を、希釈した炭素化合物を含む溶媒に浸漬させ、開口面に炭素含有薄膜層３０が吸着、形成される。この際、溶媒として、例えば純水、エタノール、エーテルなど炭素化合物が可溶な材料を使用する。尚、炭素化合物を含む雰囲気中に開口面を暴露させて炭素含有薄膜層３０を形成しても構わない。雰囲気としては、例えば清浄空気、窒素ガス、炭酸ガスなどを使用する。炭素含有薄膜層３０として形成する炭素化合物としては、例えばＤＥＰ（ジエチルフタレート）、ＤＢＰ（ジブチルフタレート）、ＤＯＰ（ジオクチルフタレート）、ＢＨＴ（２、６−ジ−ｔｅｒｔ−ブチル−４−メチルフェノール）、メントール、ジフェニール、酪酸などシリコンへの吸着性が比較的良好で、しかも熱的に頑強な炭素化合物を用いる。これらの炭素化合物は単独で使用することはもとより、幾つかを混合したり組合わせたりして使用することができる（図２Ｅ参照）。
（６）  ＬＰＣＶＤ法により、多結晶シリコン領域８が堆積される。次にエミッタコンタクト上の多結晶シリコン領域８にＡｓ、Ｓｂ、Ｐ等のｎ型不純物が高濃度（５×１０１９［ｃｍ−３］以上）でイオン注入される。更に、９００〜９５０℃で熱処理されて、活性化するとともに不純物が拡散され、エミッタ領域６が形成される。この際、エミッタ領域６の不純物濃度は、好適には１０２０〜１０２１［ｃｍ−３］のｎ＋拡散層が形成される。その後、多結晶シリコン８はフォトエッチングされ、エミッタ電極部分が残る（図２Ｆ参照）。
（７）  絶縁膜１０３を堆積し、これをアニールした後、ベースコンタクト、エミッタコンタクト及びコレクタコンタクトがフォトエッチングによって開口される（図２Ｇ参照）。
（８）  表面に、電極となるＡｌ−Ｓｉがスパッタリングされ、メタルエッチングによりエミッタ電極２００、ベース電極２０１、コンタクト電極２０２が形成される（図２Ｈ参照）。次に各電極をアロイし、パッシベーション膜が形成される（図示なし）。
以上のように、本発明によるバイポーラトランジスタが作成される。
【００２７】
（動作及び動作原理）
図１及び図３から図６を参照して、本発明によるバイポーラトランジスタの動作及び動作原理が説明される。
【００２８】
図３を参照して、多結晶シリコン領域８と炭素含有薄膜層３０とエミッタ領域６について説明される。
一般に、多結晶シリコン／シリコン界面近傍にはダングリングボンドなど高密度の格子欠陥が存在している。この界面に存在する格子欠陥は、深いアクセプター又はドナー準位として自由キャリアの捕獲中心となる。図３を参照して、多結晶シリコン／シリコン界面近傍近傍の近似的なバンド図が示される。この界面では多数キャリアにより界面準位が終端され、高密度の捕獲負電荷を有している。このため、図２（ａ）を参照して、多結晶シリコン／シリコン界面近傍に空乏層領域が生じ、ポテンシャルが変化して、キャリアに対する障壁となるポテンシャルバリアΦＳを生じる。
【００２９】
多結晶シリコン／シリコン界面にはダングリングボンド以外にも不純物の偏析サイトが界面に多数存在している。図３（ｂ）を参照して、多結晶シリコン領域に低濃度のｎ型不純物（例えば砒素）をドープすると、ダングリングボンドの捕獲サイトは不純物の偏析により界面のポテンシャルバリアの高さΦｓが低下する。図３（ｃ）を参照して、本発明に係る多結晶シリコン領域８には、更に不純物がドープされる。このため、多結晶シリコン領域８中の砒素の多くが界面の炭素含有薄膜層３０の影響を受けて、多結晶シリコン／シリコン界面のダングリングボンドや他の偏析サイトに偏析し、偏析した砒素が多結晶シリコン／シリコン界面に存在する準位が終端されるとともに、砒素の一部が偏析サイトで容易にイオン化されてポテンシャルバリア高さΦｓ’を生成する。従がって、不純物が界面に存在する他の偏析サイトにも偏析し始め、界面に正電荷を生成するようになる。
【００３０】
図３（ｃ）のバンド図で表されるポテンシャル状態になると、ポテンシャルバリアの高さΦｓ’はベース領域からエミッタ領域に注入された少数キャリア（正孔）の障壁として作用し、ベース電流を低減させる。その結果、電流増幅率が改善される。
【００３１】
ベース電流の低下によってｈＦＥが増加する現象を説明するモデルには、大別すると（１）酸化膜トンネリングモデル、（２）低移動度モデル、（３）偏析ポテンシャルバリアからの熱電子放出モデルがある。Ｐｉｎｇｘｉ  Ｍａらはｎ型多結晶シリコンエミッタ構造を有するトランジスタのキャリア輸送現象に関し、これらの３つのキャリア輸送メカニズムを考慮した解析モデルを提案している。
【００３２】
この解析モデルによると、ｎ型多結晶シリコン／シリコン界面に形成される自然酸化膜が極めて薄い状態（５Å以下）場合、電流増幅率ｈＦＥは砒素などの偏析に伴なうポテンシャルバリアの高さΦｓと界面準位密度Ｎｔによって大きく変化することが知られており、本発明によるバイポーラトランジスタにおいてもポテンシャルバリアの高さΦｓと界面準位密度Ｎｔに影響されて変化していることが判明した。
【００３３】
図４を参照して、図１に示される本発明によるバイポーラトランジスタのＡ−Ａ’線におけるバンド構造が示される。Ａ−Ｂ間は、多結晶シリコン領域８、Ｂはｎ型多結晶シリコン／シリコン界面（炭素含有薄膜層３０近傍）、Ｃは、エミッタ／ベース界面である。Ｎ型多結晶シリコン／シリコン界面におけるポテンシャルバリアの高さΦｓ’は０．１８Ｖであり、バンドギャップ縮小効果による障壁Φｓの０．１５Ｖに比較しても、かなり大きな値を示している。従がって、本発明によるバイポーラトランジスタの電流増幅率ｈＦＥは、このポテンシャルバリアの高さΦｓによる影響により大きく変動する。
【００３４】
次に、ｎ型多結晶シリコン／シリコン界面の炭素含有薄膜層３０の有無に関する水準間の比較では、本発明による炭素含有薄膜層３０を形成したバイポーラトランジスタのポテンシャルバリアの高さΦｓは、同一製造工程（炭素含有薄膜層３０の作成工程を除く）で作成された炭素含有薄膜層３０を形成してないバイポーラトランジスタよりも１０ｍＶ高く、又、同モデルによる解析結果によると、界面準位密度Ｎｔが１／５００まで少なくなっている。図５を参照して、電流−電圧特性を示すガンメルプロットが示される。本発明に係る炭素含有薄膜層への炭素化合物添加濃度は、２５０ｐｐｂである。尚、この炭素化合物濃度は、純水中の濃度を示し、便宜的にＴＯＣ（Ｔｏｔａｌ  ｏｒｇａｎｉｃ  ｃａｒｂｏｎ：全有機炭素）の値である。本発明に係るベース電流ＩＢ及びコレクタ電流ＩＣを実線で、炭素含有薄膜層３０のないバイポーラトランジスタのベース電流ＩＢ及びコレクタ電流ＩＣをそれぞれ破線で示す。又、本発明に係る電流電流増幅率ｈＦＥを一点鎖線で示し、炭素含有薄膜層３０のないバイポーラトランジスタの電流増幅率ｈＦＥを実線で示す。図５を参照して、１×１０−１３〜１×１０−１（Ａ）の範囲でコレクタ電流ＩＣは両者で全く同じ特性を示すが、ベース電流にのみ差異が観察される又、本発明に係る電流増幅率ｈＦＥは、炭素含有薄膜層３０のないものに比べ約１．４倍に増加している。従がって、ｎ型多結晶シリコン／シリコン界面に形成された炭素含有薄膜層３０がコレクタ電流に影響を与えてないことは、その界面が多数キャリアである電子の輸送に関し、何ら障壁作用をもたらさないこと、つまり伝導帯にポテンシャルバリアがないことを示している。そして、ベース領域からエミッタ領域への少数キャリアである正孔の輸送に関しては障壁作用をもたらしていること、つまり価電子帯にポテンシャルバリアが形成されていることを示している。
【００３５】
以上のように、本発明による炭素含有薄膜層３０を有するバイポーラトランジスタは、ｎ型多結晶シリコン／シリコン界面に偏析した砒素や炭素含有薄膜層３０を構成する炭素化合物が、シリコンのダングリングボンドと結合して禁制帯中の界面準位を著しく低下させると同時に、不純物のイオン化により界面の価電子帯のエネルギーバンドに曲がりを形成し、ポテンシャルバリアを生成したために発生したものと考えられる。
【００３６】
図６を参照して、ｎ型多結晶シリコン／シリコン界面に炭素含有薄膜層３０を形成する際の炭素化合物の濃度とバイポーラトランジスタの電流増幅率ｈＦＥとの関係が示される。図６に示される炭素化合物濃度は、純水中の濃度を示し、便宜的にＴＯＣの値である。ここではＴＯＣの濃度幅は３０〜２８０ｐｐｂである。炭素化合物含有の純水への浸漬時間は常温で１０分である。図６に示されるように電流増幅率ｈＦＥはＴＯＣ濃度に正の相関を持ち、ばらつきも少なく直線的な変化を示している。これは電流増幅率ｈＦＥの制御性に優れ、炭素含有薄膜層３０の形成も何ら特別な設備を使用することなく容易にできることから、量産性も非常に高いことを表している。
【００３７】
トンネル電流を流し得る薄膜としての絶縁膜が形成されたＭＩＳ（メタル／絶縁膜／半導体）構造のバイポーラトランジスタは、酸化膜上に多結晶層８を堆積して熱処理すると、その酸化膜が部分的に破れて、局所的にエピタキシャル成長する。これは多結晶層と絶縁膜の結晶性の違いにより、界面には熱歪みが発生し、これを緩和するように不純物である酸素が準安定状態となって存在するため、高温の熱処理によって多結晶層の結晶粒が成長するようになり、酸素の状態変化が起き、Ｓｉ−Ｏ結合の組換えが起きるためである。著しい場合には、酸化膜はボール状になり、その結果、多結晶層と基板の単結晶の接触面では多結晶層が固相エピタキシャル成長するようになる。このような構造の場合には単結晶と多結晶の界面が平坦でなくなり、バイポーラトランジスタの特性に関係するベース電流値が一定でなくなり、製品特性のばらつきの原因となる。本発明は単結晶のエミッタ領域６上に炭素化合物の吸着層からなる炭素含有薄膜層３０を作成し、その薄膜上に多結晶シリコン領域８を形成しているため、このような界面が平坦でなくなりベース電流値が不安定になるという問題が発生しない。
【００３８】
又、電子に対する障壁を形成することがないため、絶縁膜を起因とした直列抵抗（エミッタ抵抗）の発生も阻止できる。更に、本発明は炭素化合物の濃度を変化させることにより、電流増幅率ｈＦＥを制御性よく任意に変えることができるため、Å単位の精密さでを要求する高度な絶縁膜形成技術を必要とせず、一般的によく使用されている減圧ＣＶＤ装置で多結晶シリコン領域８を堆積することができるため、極めて高い量産性が得られる。
【００３９】
一方、多結晶シリコン領域８は５５０〜６５０℃程度で堆積され、水素をほとんど含有していないため、１００〜３００℃程度で堆積されるマイクロクリスタル（μＣ）をエミッタに用いたヘテロバイポーラトランジスタのように、４００〜６００℃の熱処理でその特性が容易に変化するようなこともない。本発明で使用する多結晶シリコンの場合は９５０℃程度までは、十分に耐えられるものとなり、極めて安定なバイポーラトランジスタが得られる。
【００４０】
以上のように、本発明によるバイポーラトランジスタは、エミッタ領域６と多結晶シリコン領域８との間に炭素含有薄膜層３０を形成し、その界面における価電子帯のポテンシャルバリアを曲げることで、ベース領域から注入される正孔に対して障壁として作用し、ベース電流を低減し、電流増幅率を容易に増大させることができる。又、本発明に係る電流増幅率は、炭素含有薄膜層３０の炭素化合物濃度に正比例し、量産性にきわめて優れている。
【００４１】
以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。
【図面の簡単な説明】
【００４２】
【図１】図１は、本発明の実施の形態に係る半導体装置の構造を示す断面図である。
【図２Ａ】図２Ａは、本発明の実施の形態における半導体装置の製造方法に係る構造を示す断面図である。
【図２Ｂ】図２Ｂは、本発明の実施の形態における半導体装置の製造方法に係る構造を示す断面図である。
【図２Ｃ】図２Ｃは、本発明の実施の形態における半導体装置の製造方法に係る構造を示す断面図である。
【図２Ｄ】図２Ｄは、本発明の実施の形態における半導体装置の製造方法に係る構造を示す断面図である。
【図２Ｅ】図２Ｅは、本発明の実施の形態における半導体装置の製造方法に係る構造を示す断面図である。
【図２Ｆ】図２Ｆは、本発明の実施の形態における半導体装置の製造方法に係る構造を示す断面図である。
【図２Ｇ】図２Ｇは、本発明の実施の形態における半導体装置の製造方法に係る構造を示す断面図である。
【図２Ｈ】図２Ｈは、本発明の実施の形態における半導体装置の製造方法に係る構造を示す断面図である。
【図３】図３は、本発明の実施の形態に係る半導体装置のエネルギー準位の概念図である。
【図４】図４は、本発明の実施の形態に係る半導体装置のエネルギー準位の概念図である。
【図５】図５は、本発明の実施の形態及び従来例に係る電流―電圧特性の比較図である。
【図６】図６は、本発明の実施の形態に係る半導体装置の電流増幅率の炭素化合物濃度特性である。
【符号の説明】
【００４３】
１０    半導体装置
１      基板
２      埋め込み層
３      コレクタ層
４      真性べース領域
５      外部ベース領域
６      エミッタ領域
７      サブコレクタ領域
８      多結晶シリコン領域
３０    炭素含有薄膜層
１０１、１０２、１０３    絶縁膜
２００  エミッタ電極
２０１  ベース電極
２０２  コレクタ電極
Ｂ      多結晶シリコン／シリコン界面
Ｃ      エミッタ／ベース境界
【図１】
2006222102.tif 000003
【図２Ａ】
2006222102.tif 000004
【図２Ｂ】
2006222102.tif 000005
【図２Ｃ】
2006222102.tif 000006
【図２Ｄ】
2006222102.tif 000007
【図２Ｅ】
2006222102.tif 000008
【図２Ｆ】
2006222102.tif 000009
【図２Ｇ】
2006222102.tif 000010
【図２Ｈ】
2006222102.tif 000011
【図３】
2006222102.tif 000012
【図４】
2006222102.tif 000013
【図５】
2006222102.tif 000014
【図６】
2006222102.tif 000015