(57)【要約】【課題】  従来よりも送信回路の回路規模を縮小化した超音波診断装置を提供する。【解決手段】  超音波診断装置の送信回路は、送波処理回路から入力される前記送波信号を増幅する第１段増幅回路１１と、第１段増幅回路１１から出力される前記送波信号を増幅して振動子に供給する第２段増幅回路１２Ａと、を備えて構成され、第２段増幅回路１２Ａは、Ｐ型ＦＥＴ１５およびＮ型ＦＥＴ１６と、これらＰ型ＦＥＴ１５およびＮ型ＦＥＴ１６のゲート・ソース間にバイアス電圧を印加するためのバイアス回路と、を備え、該バイアス回路は、バイアス電圧印加状態をオンオフするスイッチング回路２５，２７を有する。【選択図】  図３
2006122449.tif 000002
【特許請求の範囲】
【請求項１】
複数の振動子を備える探触子と、前記振動子に送信するための送波信号を生成する送波処理回路と、該送波処理回路からの前記送波信号を増幅して前記振動子に供給する送信回路と、を備える超音波診断装置であって、
前記送信回路は、前記送波処理回路から入力される前記送波信号を増幅する第１段増幅回路と、該第１段増幅回路から出力される前記送波信号を増幅して前記振動子に供給する第２段増幅回路と、を備えて構成され、
該第２段増幅回路は、増幅機能をオンオフする切替回路を有する
ことを特徴とする超音波診断装置。
【請求項２】
前記第２段増幅回路は、一方の主電極が高電圧電源に接続され、他方の主電極が出力に接続され、制御電極に前記第１段増幅回路から出力される前記送波信号が入力される半導体素子と、該半導体素子の前記制御電極と前記一方の主電極との間にバイアス電圧を印加するためのバイアス回路と、を備え、該バイアス回路は、バイアス電圧印加状態をオンオフするスイッチング回路よりなる前記切替回路を有する
ことを特徴とする請求項１に記載の超音波診断装置。
【請求項３】
複数の振動子を備える探触子と、前記振動子に送信するための送波信号を生成する送波処理回路と、該送波処理回路からの前記送波信号を増幅して前記振動子に供給する送信回路と、を備える超音波診断装置であって、
前記送信回路は、前記送波処理回路から入力される前記送波信号を増幅する第１段増幅回路と、該第１段増幅回路から出力される前記送波信号を増幅して前記振動子に供給する第２段増幅回路と、を備えて構成され、
前記第２段増幅回路は、一方の主電極が高電圧電源に接続され、他方の主電極が出力に接続され、制御電極に前記第１段増幅回路から出力される前記送波信号が入力される半導体素子と、該半導体素子の前記制御電極と前記一方の主電極との間にバイアス電圧を印加するためのバイアス回路と、を備え、該バイアス回路は、前記バイアス電圧を変化させるバイアス可変回路を有する
ことを特徴とする超音波診断装置。
【請求項４】
複数の振動子を備える探触子と、前記振動子に送信するための送波信号を生成する送波処理回路と、該送波処理回路からの前記送波信号を増幅して前記振動子に供給する送信回路と、を備える超音波診断装置であって、
前記送信回路は、前記送波処理回路から入力される前記送波信号を増幅する第１段増幅回路と、該第１段増幅回路から出力される前記送波信号を増幅して前記振動子に供給する第２段増幅回路と、を備えて構成され、
該第２段増幅回路は、一方の主電極が高電圧電源に接続され、他方の主電極が出力に接続され、制御電極に前記第１段増幅回路から出力される前記送波信号が入力される半導体素子と、該半導体素子の前記制御電極と前記一方の主電極との間にバイアス電圧を印加するためのバイアス回路と、を備え、該バイアス回路は、バイアス電圧印加状態をオンオフするスイッチング回路よりなる前記切替回路を有するとともに、前記バイアス電圧を変化させるバイアス可変回路を有する
ことを特徴とする超音波診断装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被検体に直接接触させて超音波の送受を行う探触子と、探触子に備えられた振動子に送信するための送波信号を生成する送波処理回路と、該送波処理回路からの前記送波信号を増幅して前記振動子に供給する送信回路とを備えた超音波診断装置に関し、特に、送信回路の回路規模の縮小化を図った超音波診断装置に関する。
【背景技術】
【０００２】
超音波診断装置は、基本的に、圧電材料で形成された振動子に電圧を印加し、これにより発生する超音波を被検体に送信し、被検体から発する反射波から様々な情報を取り出すことによって、被検体内の状態を知ることができる装置である。
【０００３】
このような超音波診断装置において、被検体に直接接触させて超音波の送受を行う探触子は、一般に多数の振動子を直線状または曲線状に配列して形成されている。そして、任意の送受波口径に対応した振動子（エレメント）を選択し、順次それらの振動子を駆動しながら所望の超音波ビームを形成する。したがって、多数の振動子に対して、それぞれ独立して超音波の送受を行うようになっている。
【０００４】
しかしながら、全ての振動子に対して超音波の送受波回路を一対一で設けるとなると、電気回路部品や信号ケーブル等が膨大な数になる。そこで、一般に、送受波回路は送受口径に対応した振動子の数だけ設け、駆動する振動子をスイッチにより切り替えて送受波回路に接続するようにして、回路規模の縮小を図っている。
【０００５】
一方で、近年、Ｓ／Ｎ改善や深部の感度向上などの画質向上の要請があり、これに対応するために大口径化のシステムが開発され、送受波回路の回路規模が大きくなる傾向がある。
【０００６】
ところで、振動子に印加する電圧波形としては、一般に、診断目的に応じてパルス波（ＰＷ）方式と連続波（ＣＷ）方式の２つがある。パルス波方式は、診断に必要な距離分解能を得るために用いられるもので、１回の送信において比較的大振幅のパルスを数波送信する方式である。他方、連続波方式は、ドプラ画像等の生成においてドプラ情報を確保して感度向上を図るため、多くのパルスを含んだバースト波もしくは小振幅の連続波を送信する方式である。
【０００７】
これらパルス波方式と連続波方式の双方の機能を備えるためには、それらの送受信波の電気的特性が異なるため、アナログアンプを用いてゲインを固定して使用する送信回路の場合は、パルス用と連続波用の２種類の送信回路を独立に設けなければならない。したがって、駆動する振動子数の２倍の送信回路が必要となり、前記のような大口径化によりますます回路規模が大きくなるとともに、設置スペースの増大を招くことから、回路規模の縮小化が要請されている。
【０００８】
また、診断モードに合わせてパルス用と連続波用の送信回路を切り替えて使うことになるが、その切り替えを行うためのアナログスイッチのオン抵抗の影響によってアンプ出力特性が劣化したり、スイッチングノイズの混入により送波波形が歪み、これにより画質劣化が生ずるおそれがある。これを回避しようとすると、専用回路の構築が必要になり、回路規模の増大につながる。
【０００９】
このようなことから、従来、特許文献１において、パルス波用と連続波用の２種類の送信回路の回路規模を縮小化するため、送信回路を２段増幅として、前段の増幅回路をパルス波用と連続波用とで共用化した超音波診断装置が提案されている。
【特許文献１】特開２００２−６５６７２
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記特許文献１に記載の超音波診断装置では、後段の増幅回路は、依然としてパルス波用と連続波用の２種類の回路を有して構成されている。これは次のような理由によるものである。すなわち、パルス波用と連続波用の送信回路では、それぞれ要求される出力波形の振幅、波長が異なることから増幅率の異なる回路設計が必要となり、パルス波用および連続波用のそれぞれに特化して回路が個別に必要となる。しかしながら、送信回路としてリニア増幅方式を採用した場合、一般にバイアス電流が必要な回路構成をとるため、パルス波用と連続波用の２種類の回路を用意すると、消費電流の大幅な増加を招く。かかる消費電力の増大は、送信回路を電源スイッチング方式とすることで、バイアス電流をなくし、防ぐことができるが、サイドローブ、グレーティングローブの増大など、ビーム形成時に好ましくない現象を起こす。
【００１１】
本発明の目的は、以上のような事情を踏まえ、従来よりも送信回路の回路規模を縮小化した超音波診断装置を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、請求項１に記載の発明は、複数の振動子を備える探触子と、前記振動子に送信するための送波信号を生成する送波処理回路と、該送波処理回路からの前記送波信号を増幅して前記振動子に供給する送信回路と、を備える超音波診断装置であって、前記送信回路は、前記送波処理回路から入力される前記送波信号を増幅する第１段増幅回路と、該第１段増幅回路から出力される前記送波信号を増幅して前記振動子に供給する第２段増幅回路と、を備えて構成され、該第２段増幅回路は、増幅機能をオンオフする切替回路を有することを特徴とする。
【００１３】
かかる構成から、前記切替回路により、前記第２段増幅回路の増幅機能をオンにすることで、前記送信回路がリニア増幅方式になる。一方、前記切替回路により、前記第２段増幅回路の増幅機能をオフにすることで、前記送信回路がスイッチング回路になる。
【００１４】
請求項２に記載の発明は、請求項１に記載の前記第２段増幅回路は、一方の主電極が高電圧電源に接続され、他方の主電極が出力に接続され、制御電極に前記第１段増幅回路から出力される前記送波信号が入力される半導体素子と、該半導体素子の前記制御電極と前記一方の主電極との間にバイアス電圧を印加するためのバイアス回路と、を備え、該バイアス回路は、バイアス電圧印加状態をオンオフするスイッチング回路よりなる前記切替回路を有することを特徴とする。
【００１５】
かかる構成から、前記スイッチング回路によりバイアス電圧印加状態をオンにすることで、前記送信回路がリニア増幅方式になる。一方、前記スイッチング回路によりバイアス電圧印加状態をオフにすることで、前記送信回路がスイッチング回路になる。
【００１６】
請求項３に記載の発明は、複数の振動子を備える探触子と、前記振動子に送信するための送波信号を生成する送波処理回路と、該送波処理回路からの前記送波信号を増幅して前記振動子に供給する送信回路と、を備える超音波診断装置であって、前記送信回路は、前記送波処理回路から入力される前記送波信号を増幅する第１段増幅回路と、該第１段増幅回路から出力される前記送波信号を増幅して前記振動子に供給する第２段増幅回路と、を備えて構成され、前記第２段増幅回路は、一方の主電極が高電圧電源に接続され、他方の主電極が出力に接続され、制御電極に前記第１段増幅回路から出力される前記送波信号が入力される半導体素子と、該半導体素子の前記制御電極と前記一方の主電極との間にバイアス電圧を印加するためのバイアス回路と、を備え、該バイアス回路は、前記バイアス電圧を変化させるバイアス可変回路を有することを特徴とする。
【００１７】
かかる構成から、前記半導体素子の制御電極と一方の制御電極との間に印加されているバイアス電圧を、前記バイアス可変回路により変化させることで、第２段増幅回路の増幅率を変化させる。
【００１８】
請求項４に記載の発明は、複数の振動子を備える探触子と、前記振動子に送信するための送波信号を生成する送波処理回路と、該送波処理回路からの前記送波信号を増幅して前記振動子に供給する送信回路と、を備える超音波診断装置であって、前記送信回路は、前記送波処理回路から入力される前記送波信号を増幅する第１段増幅回路と、該第１段増幅回路から出力される前記送波信号を増幅して前記振動子に供給する第２段増幅回路と、を備えて構成され、該第２段増幅回路は、一方の主電極が高電圧電源に接続され、他方の主電極が出力に接続され、制御電極に前記第１段増幅回路から出力される前記送波信号が入力される半導体素子と、該半導体素子の前記制御電極と前記一方の主電極との間にバイアス電圧を印加するためのバイアス回路と、を備え、該バイアス回路は、バイアス電圧印加状態をオンオフするスイッチング回路よりなる前記切替回路を有するとともに、前記バイアス電圧を変化させるバイアス可変回路を有することを特徴とする。
【００１９】
かかる構成から、前記切替回路により、前記第２段増幅回路の増幅機能をオンにすることで、前記送信回路がリニア増幅方式になる。一方、前記切替回路により、前記第２段増幅回路の増幅機能をオフにすることで、前記送信回路がスイッチング回路になる。また、前記半導体素子の制御電極と一方の制御電極との間に印加されているバイアス電圧を、前記バイアス可変回路により変化させることで、第２段増幅回路の増幅率を変化させる。
【発明の効果】
【００２０】
請求項１，２に記載の発明によれば、１つの回路でリニア増幅方式とスイッチング回路方式の２通りの回路を実現することができるので、それぞれに対応した別々の回路が不要となり、送信回路の回路規模を縮小化することができる。
【００２１】
請求項３に記載の発明によれば、１つの回路で増幅率の異なる送信回路を実現することができるので、パルス波用と連続波用の送信回路を実現することができ、それぞれに対応した別々の回路が不要になるので、送信回路の回路規模の縮小を図ることができる。
【００２２】
請求項４に記載の発明によれば、１つの回路でリニア増幅方式とスイッチング回路方式の２通りの回路を実現することができるとともに、増幅率の異なる送信回路を実現することができるので、それぞれに対応した別々の回路が不要となり、送信回路の回路規模を縮小化することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明に係る超音波診断装置の実施の形態を図面に基づいて説明する。  
図１は本発明に係る超音波診断装置の実施の形態の一例を示すブロック図である。  
図に示す本例の超音波診断装置１では、送波処理回路２で送波信号が生成され、この送波信号が送信回路３によって増幅されて探触子４の振動子（図示省略）に供給されるようになっている。振動子は複数設けられており、各振動子に対して送信回路３から送波信号が入力されると、各振動子から被検体に対して超音波が発射され、被検体の内部から反射する超音波が振動子で受信される。そして、受信された超音波は振動子によって受信信号に変換され、その受信信号は受波アンプ回路５で増幅され、整相処理回路６、信号処理回路７、画像処理回路８の順に導かれて超音波画像が構成される。構成された超音波画像は、表示モニタ９に表示される。また、符号１０は、コントロール回路であり、このコントロール回路１０は、送波処理回路２、送信回路３、受波アンプ回路５、整相処理回路６、信号処理回路７、画像処理回路８、表示モニタ９を制御するようになっている。
【００２４】
前記探触子４についてもう少し詳しく説明すると、探触子４は、多数の振動子を直線状、曲線状、平面状または曲面状等に配列して形成されている。各振動子は、一般に、入力される超音波のパルス波または連続波の駆動信号を超音波に変換して被検体に発射する機能と、被検体の内部から反射等により発生する超音波を受波して電気信号の受信信号に変換して出力するようになっている。
【００２５】
次に、本発明の特徴に係る前記送信回路３について詳しく説明する。この送信回路３は、図２に示すように、オペアンプで構成される第１段増幅回路１１と、この第１段増幅回路１１の後段に接続された第２段増幅回路１２とを備えて構成されている。第１段増幅回路１１には、送波処理回路２から入力端子１３を介して送波信号が入力され、この送波信号が増幅されるようになっている。そして、第２段増幅回路１２の出力信号は、出力端子１４から対応する振動子に供給されるようになっている。  
以下、第２段増幅回路１２について詳しく説明する。先ず、図３に基づき、第２段増幅回路１２の第一例（第２段増幅回路１２Ａ）について説明する。第２段増幅回路１２Ａは、リニア増幅方式とスイッチング回路方式の２通りの回路を構成することができるようになっている。以下詳しく説明する。
【００２６】
この第２段増幅回路１２Ａは、導電型の異なるＰ型ＦＥＴ１５とＮ型ＦＥＴ１６をプッシュプル接続して形成されている。すなわち、Ｐ型ＦＥＴ１５とＮ型ＦＥＴ１６のドレン電極が共通に出力端子１４に接続され、それらのソース電極がそれぞれ抵抗１７，１８を介して電源＋ＨＶと−ＨＶに接続されている。また、Ｐ型ＦＥＴ１５とＮ型ＦＥＴ１６のゲート電極は、それぞれコンデンサ１９，２０を介して共通接続され、さらに抵抗２１を介して第１段増幅回路１１に接続されている。
【００２７】
また、Ｐ型ＦＥＴ１５とＮ型ＦＥＴ１６のゲート・ソース間には、それぞれ抵抗２２，２３が接続されている。さらに、Ｐ型ＦＥＴ１５のゲート・ソース間には、Ｖ１の電圧を作成する電源２４とスイッチング回路２５の直列回路が、抵抗２２と並列に接続されている。また、Ｎ型ＦＥＴ１６のゲート・ソース間には、Ｖ１の電圧を作成する電源２６とスイッチング回路２７の直列回路が、抵抗２３と並列に接続されている。ここで、Ｖ１はＰ型ＦＥＴ１５およびＮ型ＦＥＴ１６のバイアス電圧を示す。
【００２８】
さらに、本例の第２段増幅回路１２Ａにおいては、Ｐ型ＦＥＴ１５のソース電極に接続された抵抗１７と並列にスイッチング回路２８が接続されており、また、Ｎ型ＦＥＴ１６のソース電極に接続された抵抗１８と並列にスイッチング回路２９が接続されている。
【００２９】
このように構成される第２段増幅回路１２Ａの動作について説明する。
【００３０】
ここで、パルス波用の送信回路には、任意波形をそのまま増幅可能な機能が要求される（リニア増幅方式）。送波口径方向、送波波形の時間軸方向に任意の重み付けを施すことで、送波ビームのサイドローブやグレーティングローブ低減が実現されるからである。そのために、第２段増幅回路１２Ａに、図４に示すようなＩｄ−Ｖｇｓ特性から求められる任意の増幅率を有する増幅回路を構成する。図中、破線Ｘで示す範囲において、ＦＥＴの入力電圧に相当するＶｇｓと、ＦＥＴ出力電流であるＩｄが、ほぼ線形の関係にある範囲を使用する。図中、Ｖ１の値は、プッシュプル回路にて構成するＦＥＴ増幅回路において、ＦＥＴの無応答部分をなくし、Ｐ型ＦＥＴ、Ｎ型ＦＥＴの双方の増幅率を揃えるように決定される。その結果、ＦＥＴには選定されたバイアスを常時かける必要がある。そのため、図５に示すバイアス回路を実現する必要がある。そこで、第２段増幅回路１２Ａのスイッチング回路２５，２７をオンとし、スイッチング回路２８，２９をオフにすることにより、図５に示すバイアス回路が構成され、Ｐ型ＦＥＴ１５およびＮ型ＦＥＴ１６のゲート電位は、それぞれ＋ＨＶ−Ｖ１、−ＨＶ＋Ｖ１になる。これにより、Ｐ型ＦＥＴ１５およびＮ型ＦＥＴ１６のゲート・ソース間にバイアス電圧が印加され、リニア増幅器が実現される。ただし、この場合は、抵抗２２，２３に影響を受けないようにゲート電位を固定する必要がある。
【００３１】
一方、連続波用送波アンプの形態としてリニア増幅方式と、スイッチング回路方式の２通りが考えられる。後者のスイッチング回路方式を実現するためには、Ｐ型ＦＥＴ１５とＮ型ＦＥＴ１６のゲート・ソース間を無バイアス状態とする。そのためには、第２段増幅回路１２Ａのスイッチング回路２５，２７をオフとし、スイッチング回路２８，２９をオンにする。このときの等価回路を図６に示す。これにより、Ｐ型ＦＥＴ１５とＮ型ＦＥＴ１６のゲート・ソース間にはバイアス電圧は印加されない。この場合、入力信号をＰ型ＦＥＴ１５とＮ型ＦＥＴ１６のゲートに忠実に伝えるため、Ｐ型ＦＥＴ１５とＮ型ＦＥＴ１６のゲート・ソース間に抵抗２２，２３が挿入された状態とする。
【００３２】
このように、スイッチング回路２５，２７のオンオフにより、バイアス印加状態と無バイアス状態とが切り替えられ第２段増幅回路１２Ａの増幅機能がオンオフされる。
【００３３】
次に、以上のような第２段増幅回路１２Ａについて図７に基づいてさらに詳しく説明する。図７は、図３に示す第２段増幅回路１２Ａをさらに具体化した回路を示す図である。図において、図３と同じ構成については、同一の符号を付して示してあり、その説明を省略する。
【００３４】
図に示す第２段増幅回路１２Ａにおいて、電源２４，２６は、ツェナーダイオードにより構成されており、また、スイッチング回路２５，２７，２８，２９は、トランジスタで構成されている。スイッチング回路２５，２８を構成するトランジスタは、ｐｎｐ型トランジスタであり、スイッチング回路２７，２９を構成するトランジスタは、ｎｐｎ型トランジスタである。ただし、これらは一例にすぎず、本発明においてはこれに限定されるものではない。
【００３５】
スイッチング回路２５，２９には、コントロール回路１０からコントロール信号３０が入力されるようになっている。また、スイッチング回路２７，２８には、インバータ回路３１，３２を介してコントロール回路１０からのコントロール信号３０が入力されるようになっている。
【００３６】
また、Ｐ型ＦＥＴ１５のソース電極には、抵抗１７と並列にコンデンサ３３が接続されている。また、Ｎ型ＦＥＴ１６のソース電極には、抵抗１８と並列にコンデンサ３４が接続されている。
【００３７】
このような第２段増幅回路１２Ａの動作について説明する。スイッチング回路２５，２７，２８，２９は、コントロール回路１０からのコントロール信号３０によりオンオフ制御される。コントロール信号は、Ｌ（Ｌｏｗ）とＨ（Ｈｉｇｈ）の２値信号であり、例えば、コントロール信号がＬのとき、スイッチング回路２５がオンになるものとする。一方、スイッチング回路２７には、インバータ回路３１によりスイッチング回路２５と逆論理の信号が印加され、スイッチング回路２７はオンになる。このとき、電源２４，２６を構成するツェナーダイオードには所望のツェナー電流を流すことで定電圧Ｖｚが作成される。このとき、Ｐ型ＦＥＴ１５とＮ型ＦＥＴ１６のゲート電位は、それぞれ、＋ＨＶ−Ｖｚ、−ＨＶ＋Ｖｚとなる。
【００３８】
ここで、コントロール信号は、スイッチング回路２５，２７，２８，２９を構成するトランジスタのベースに直接印加されているが、スイッチング回路２５，２８に示す＋ＨＶに接続されている回路にとって、Ｈは＋ＨＶを示し、Ｌは＋ＨＶ−αの電位を示す。一方、スイッチング回路２７，２９に示す−ＨＶに接続されている回路にとって、Ｌは−ＨＶを示し、Ｈは−ＨＶ＋αを示す。
【００３９】
コントロール信号がＬの時、スイッチング回路２８には、インバータ回路３２によりスイッチング回路２５と逆論理のコントロール信号３０が印加され、スイッチング回路２８はオフとなり、Ｐ型ＦＥＴ１５から見た＋ＨＶへのソース抵抗は抵抗１７そのものが現れる。
【００４０】
一方、スイッチング回路２９には、スイッチング回路２７の入力にインバータ回路３１が挿入されていることから、スイッチング回路２７と逆論理のコントロール信号３０が入力されて、スイッチング回路２９はオフとなりＮ型ＦＥＴ１６から見た−ＨＶへのソース抵抗は抵抗１８そのものが現れる。
【００４１】
以上のように、コントロール信号３０がＬの場合、上述のような回路動作によって図７に示す第２段増幅回路１２Ａは、図５に示す回路と等価になる（但し、コンデンサ３３，３４、抵抗２２，２３は省略してある）。これにより、Ｐ型ＦＥＴ１５およびＮ型ＦＥＴ１６に所望のバイアスをかけられるリニア増幅器を実現することができる。ここで、抵抗２２，２３は、Ｐ型ＦＥＴ１５およびＮ型ＦＥＴ１６のゲート電位を作成する電源２４，２６を構成するツェナーダイオードが正常に動作する範囲の抵抗を選定する必要がある。
【００４２】
次に、コントロール信号３０がＨの場合を考える。このときの各スイッチング回路２５，２７，２８，２９の動作は、上述のコントロール信号がＬの場合と逆になる。すなわち、スイッチング回路２５，２７はオフになって電源２４，２６を構成するツェナーダイオードは動作せず、Ｐ型ＦＥＴ１５およびＮ型ＦＥＴ１６のゲートにはバイアス印加されない。ここで、Ｐ型ＦＥＴ１５およびＮ型ＦＥＴ１６のゲートと、＋ＨＶおよび−ＨＶとをそれぞれ結ぶ抵抗２２，２３は、Ｐ型ＦＥＴ１５およびＮ型ＦＥＴ１６への電源変動などによる信号入力以外での誤動作を防ぐためのものであり、また、Ｐ型ＦＥＴ１５およびＮ型ＦＥＴ１６への入力信号がゲート以外へ印加されないためのものである。
【００４３】
また、スイッチング回路２８，２９は、コントロール信号がＨの場合は、オンとなり、Ｐ型ＦＥＴ１５およびＮ型ＦＥＴ１６のソース抵抗１７，１８をショートさせる。
【００４４】
以上のように、コントロール信号３０がＨの場合、このような回路動作によって図７に示す第２段増幅回路１２Ａは、図６に示す回路と等価になり、Ｐ型ＦＥＴ１５およびＮ型ＦＥＴ１６は、バイアス電流のないスイッチング回路の動作が行われる。
【００４５】
以上説明したように、第２段増幅回路１２Ａは、リニア増幅方式とスイッチング回路方式の２種類の回路を実現することができ、パルス波用の送信回路と、スイッチング回路方式の連続波用の送信回路の２種類の回路を実現できるので、送信回路３の回路規模の縮小を図ることができる。
【００４６】
次に、第２段増幅回路１２の第二例（第２段増幅回路１２Ｂ）について、図８に基づいて説明する。第２段増幅回路１２Ｂは、パルス波用と連続波用のリニア増幅器を構成することができるようになっている。ここで、振動子へ供給する電流量は、振動子に印加する波形がパルス波か連続波かで大きく異なるため、パルス波用のリニア増幅器と連続波用のリニア増幅器とでは、増幅率が異なる。具体的には、連続波用のリニア増幅器の方がパルス波用のリニア増幅器よりも、より多くの電流供給能力が要求される。したがって、第２段増幅回路１２Ｂは、これら２種類のリニア増幅器を実現すべく、増幅率を変化させることができるようになっている。以下、具体的に説明する。
【００４７】
第２段増幅回路１２Ｂは、前記第２段増幅回路１２Ａと同様、導電型の異なるＰ型ＦＥＴ４０とＮ型ＦＥＴ４１をプッシュプル接続して形成されている。すなわち、Ｐ型ＦＥＴ４０とＮ型ＦＥＴ４１のドレイン電極が共通に出力端子１４に接続され、Ｐ型ＦＥＴ４０のソース電極が、抵抗４２，４３を介して電源＋ＨＶに接続されるとともに、Ｎ型ＦＥＴ４１のソース電極が、抵抗４４，４５を介して電源−ＨＶに接続されている。また、Ｐ型ＦＥＴ４０とＮ型ＦＥＴ４１のゲート電極は、それぞれコンデンサ４６，４７を介して共通接続され、さらに抵抗４８を介して第１段増幅回路１１に接続されている。
【００４８】
また、Ｐ型ＦＥＴ４０のゲート・ソース間には、図示のように電源４９および抵抗５０の直列回路と、スイッチング回路５１および抵抗５２の直列回路とが、並列に接続されており、Ｎ型ＦＥＴ４１のゲート・ソース間には、電源５３および抵抗５４の直列回路と、スイッチング回路５５および抵抗５６の直列回路とが、並列に接続されている。
【００４９】
さらに、本例の第２段増幅回路１２Ｂにおいては、前記抵抗４２と並列にスイッチング回路５７が接続され、また、前記抵抗４４と並列にスイッチング回路５８が接続されている。
【００５０】
このように構成される第２段増幅回路１２Ｂの動作について説明する。  
先ず、パルス波用のリニア増幅器を構成する場合について説明する。この場合は、スイッチング回路５１，５５をともにオフにする。このとき、Ｐ型ＦＥＴ４０およびＮ型ＦＥＴ４１のゲート電位は、電源４９，５３の電圧をＶ１とすると、それぞれ、＋ＨＶ−Ｖ１および−ＨＶ＋Ｖ１となる（抵抗５０，５４での電圧降下は大変小さく考慮しない）。このとき、スイッチング回路５７，５８はオフにする。Ｐ型ＦＥＴ４０およびＮ型ＦＥＴ４１のドレイン電流は、抵抗４２，４３および抵抗４４，４５で決定される。以上のようにパルス波用のリニア増幅器を構成する場合の等価回路を図９に示す。
【００５１】
一方、連続波用のリニア増幅器を構成する場合は、スイッチング回路５１，５５をともにオンにする。これにより、Ｐ型ＦＥＴ４０のゲートには、Ｖ１を抵抗５０と抵抗５２とで分圧して得られた値を＋ＨＶから減じた値の電圧が印加され、また、Ｎ型ＦＥＴ４１のゲートには、Ｖ１を抵抗５４と抵抗５６で分圧して得られた値を−ＨＶから引いた値の電圧が印加される。このとき、スイッチング回路５７，５８はオンにする。これにより、Ｐ型ＦＥＴ４０およびＮ型ＦＥＴ４１のドレイン電流は、抵抗４３および抵抗４５で決定される。以上のような連続波用のリニア増幅器を構成する場合の等価回路を図１０に示す。
【００５２】
以上のように、第２段増幅回路１２Ｂには、スイッチング回路５１，５５の動作によってＰ型ＦＥＴ４０およびＮ型ＦＥＴ４１のバイアス電圧を変化させることができ、これにより、増幅率の異なるパルス波用と連続波用のリニア増幅器を構成することができる。
【００５３】
次に、以上のような第２段増幅回路１２Ｂについて図１１に基づいてさらに詳しく説明する。図１１は、図８に示す第２段増幅回路１２Ｂをさらに具体化した回路を示す図である。図において、図８と同じ構成については同一の符号を付してその説明を省略する。
【００５４】
図に示す第２段増幅回路１２Ｂにおいて、電源４９，５３は、ツェナーダイオードにより構成されており、また、スイッチング回路５１，５５，５７，５８は、トランジスタで構成されている。スイッチング回路５１，５７を構成するトランジスタは、ｐｎｐ型トランジスタであり、スイッチング回路５５，５８を構成するトランジスタは、ｎｐｎ型トランジスタである。ただし、これらは一例にすぎず、本発明においてはこれに限定されるものではない。
【００５５】
スイッチング回路５１，５７には、コントロール回路１０からコントロール信号３０が入力されるようになっている。また、スイッチング回路５５，５８には、インバータ回路５９，６０を介してコントロール回路１０からのコントロール信号３０が入力されるようになっている。
【００５６】
また、図１１に示す第２段増幅回路１２Ｂにおいては、安定化のため、ツェナーダイオードで構成される電源４９と抵抗５０との間が抵抗６１を介して接地されており、また、ツェナーダイオードで構成される電源５３と抵抗５４の間が抵抗６２を介して接地されている。
【００５７】
このような第２段増幅回路１２Ｂの動作について説明する。スイッチング回路５１，５５，５７，５８は、コントロール回路１０からのコントロール信号３０によりオンオフ制御される。
【００５８】
先ず、コントロール信号３０がＬの時を考える。このとき、スイッチング回路５１はオンになるものとする。一方、スイッチング回路５５には、インバータ回路５９によりスイッチング回路５１に印加されたものとは逆論理の信号が印加され、スイッチング回路５５はオンになる。このとき、電源４９，５３を構成するツェナーダイオードは所望のツェナー電位Ｖｚを作成し、Ｐ型ＦＥＴ４０のゲートには、Ｖｚを抵抗５０と抵抗５２で分圧して得られた値を＋ＨＶから減じた値の電圧が印加され、また、Ｎ型ＦＥＴ４１のゲートには、Ｖｚを抵抗５４と抵抗５６で分圧して得られた値を−ＨＶから減じた値の電圧が印加される。すなわち、前記分圧された値をＶｚ’とすると、Ｐ型ＦＥＴ４０とＮ型ＦＥＴ４１のゲート電位は、それぞれ、＋ＨＶ−Ｖｚ’と−ＨＶ＋Ｖｚ’となる。
【００５９】
また、スイッチング回路５７は、コントロール信号３０がＬの時、オンになる。一方、スイッチング回路５８には、インバータ回路６０によってスイッチング回路５７に印加されたものとは逆論理の信号が印加され、スイッチング回路５８はオンになる。これにより、抵抗４２，４４はショートされＰ型ＦＥＴ４０とＮ型ＦＥＴ４１のソース抵抗は、それぞれ抵抗４３、抵抗４５が現れる。
【００６０】
以上のように、コントロール信号３０がＬの場合、このような回路動作によって図１１に示す第２段増幅回路１２Ｂは、図１０に示す回路と等価になる。これにより、連続波用のリニア増幅器を実現することができる。
【００６１】
次に、コントロール信号３０がＨの場合を考える。このときの各スイッチング回路５１，５５，５７，５８の動作は、上述のコントロール信号がＬの場合と逆になる。すなわち、スイッチング回路５１，５５はオフになる。これにより、Ｐ型ＦＥＴ４０およびＮ型ＦＥＴ４１のゲート電位は、電源４９，５３を構成するツェナーダイオードにて固定され、それぞれ、＋ＨＶ−Ｖｚと−ＨＶ＋Ｖｚになる。さらにスイッチング回路５７，５８もオフになり、Ｐ型ＦＥＴ４０およびＮ型ＦＥＴ４１のソース抵抗は、それぞれ抵抗４２，４３の合成抵抗および抵抗４４，４５の合成抵抗となる。
【００６２】
以上のように、コントロール信号３０がＨの場合、このような回路動作によって図１１に示す第２段増幅回路１２Ｂは、図９に示す回路と等価になる。これによりパルス波用のリニア増幅器を実現することができる。
【００６３】
以上説明したように、第２段増幅回路１２Ｂは、増幅率の異なるリニア増幅方式の増幅回路を実現することができ、パルス波用の送信回路と、連続波用の送信回路の２種類のリニア増幅回路を一回路にて実現できるので、送信回路３の回路規模の縮小を図ることができる。
【００６４】
ただし、上記説明では、スイッチング回路５１，５５とスイッチング回路５７，５８とが同時にオンオフする場合について説明したが、必ずしもこれに限られるものではなく、例えば、スイッチング回路５１，５５がオンのとき、スイッチング回路５７，５８がオフになってもよい。
【００６５】
また、上記説明では、第２段増幅回路１２Ｂは、パルス波用のリニア増幅器と連続波用のリニア増幅器とを切り替えることができるものとして説明したが、第２段増幅回路１２Ｂの用途としては、これに限られるものではなく、送信回路３の増幅率を変化させることが必要な場合に適用することができる。例えば、Ｂモード用とカラードップラー用とで送信回路の増幅率を変化させる場合や、コンベックス探触子用とセクタ探触子用とで送信回路の増幅率を変化させる場合などに適用することができる。この場合、例えば、コントロール信号３０のＨはＢモード用、Ｌはカラードップラー用とし、スイッチング回路５１，５５，５７，５８をオンオフさせる。また、コントロール信号３０のＨはコンベックス探触子用、Ｌはセクタ探触子用とし、スイッチング回路５１，５５，５７，５８をオンオフさせる。
【００６６】
次に、第２段増幅回路１２の第三例（第２段増幅回路１２Ｃ）について、図１２に基づいて説明する。ただし、図１１に示す第２段増幅回路１２Ｂと同一の構成については、同一の符号を付してその説明を省略する。
【００６７】
第２段増幅回路１２Ｃは、二種類のリニア増幅器とスイッチング回路を実現することができるものである（すなわち、３種類の回路を実現できる）。これにより、パルス波用の送信回路とリニア増幅方式の連続波用の送信回路を実現することができるとともに、スイッチング回路方式の連続波用の送信回路を実現することができる。以下、具体的に説明する。
【００６８】
本例では、電源４９および抵抗５０の直列回路とスイッチング回路５１および抵抗５２の直列回路との並列接続部と直列に、トランジスタで構成されるスイッチング回路７０が接続されている。また、電源５３および抵抗５４の直列回路と、スイッチング回路５５および抵抗５６の直列回路との並列接続部と直列に、トランジスタで構成されるスイッチング回路７１が接続されている。
【００６９】
さらに、直列接続された抵抗４２，４３および抵抗４５，４６と並列に、それぞれ、トランジスタで構成されるスイッチング回路７２，７３が接続されている。スイッチング回路７０，７２を構成するトランジスタは、ｐｎｐ型トランジスタであり、スイッチング回路７１，７３を構成するトランジスタは、ｎｐｎ型トランジスタである。
【００７０】
スイッチング回路７０には、コントロール回路１０からコントロール信号７４が入力されるようになっている。また、スイッチング回路７１には、インバータ回路７５を介してコントロール回路１０からのコントロール信号７４が入力されるようになっている。さらに、スイッチング回路７２には、コントロール回路１０からコントロール信号７６が入力されるようになっており、スイッチング回路７３には、インバータ回路７７を介してコントロール回路１０からのコントロール信号７６が入力されるようになっている。
【００７１】
ここで、スイッチング回路５１，５５，５７，５８と、スイッチング回路７０，７１と、スイッチング回路７２，７３には、それぞれ別々のコントロール信号が入力されることから、図１２において、コントロール回路１０は、各コントロール信号毎に分けて図示してある。
【００７２】
また、本例の第２段増幅回路１２Ｃにおいて、Ｐ型ＦＥＴ４０のゲートと＋ＨＶ間には、抵抗７８が接続され、また、Ｎ型ＦＥＴ４１のゲートと−ＨＶ間には、抵抗７９が接続されている。
【００７３】
このような第２段増幅回路１２Ｃの動作について説明する。ここで説明している図１２に示す第２段増幅回路１２Ｃは、以下で説明する動作により、図６、図９、図１０に示す回路と等価な回路を構成する。
【００７４】
先ず、図１０に示す回路を構成する場合の動作について説明する。コントロール信号３０がＬの場合は、前記第２段増幅回路１２Ｂと同様、スイッチング回路５１，５５，５７，５８はオンになる。そして、コントロール信号７４がＬの場合、スイッチング回路７０，７１はオンになるものとする。これにより、電源４９，５３を構成するツェナーダイオードは所望のツェナー電位Ｖｚを作成し、Ｐ型ＦＥＴ４０のゲートには、前記Ｖｚを抵抗５０と抵抗５２で分圧して得られた値を＋ＨＶから減じた値の電圧が印加され、また、Ｎ型ＦＥＴ４１のゲートには、前記Ｖｚを抵抗５４と抵抗５６で分圧して得られた値を−ＨＶから減じた値の電圧が印加される。すなわち、前記分圧された値をＶｚ’とすると、Ｐ型ＦＥＴ４０とＮ型ＦＥＴ４１のゲート電位は、それぞれ、＋ＨＶ−Ｖｚ’と−ＨＶ＋Ｖｚ’となる。
【００７５】
また、スイッチング回路５７、５８は、コントロール信号３０がＬの時、オンになる。このとき、スイッチング回路７２，７３には、Ｈのコントロール信号７６を入力し、スイッチング回路７２，７３を、オフにする。これにより、抵抗４２，４４はショートされ、Ｐ型ＦＥＴ４０とＮ型ＦＥＴ４１のソース抵抗は、それぞれ抵抗４３、抵抗４５が現れる。
【００７６】
以上のような動作により、図１２に示す第２段増幅回路１２Ｃは、図１０に示す回路と等価になる。これにより、連続波用のリニア増幅器を実現することができる。
【００７７】
次に、図９に示す回路を構成する場合の第２段増幅回路１２Ｃの動作について説明する。コントロール信号３０がＨの場合、スイッチング回路５１，５５，５７，５８の動作は、上述のコントロール信号がＬの場合と逆になる。すなわち、スイッチング回路５１，５５はオフになる。このとき、コントロール回路１０からのコントロール信号７４をＬとし、スイッチング回路７０，７１をオンにする。これにより、Ｐ型ＦＥＴ４０およびＮ型ＦＥＴ４１のゲート電位は、電源４９，５３を構成するツェナーダイオードにて固定され、それぞれ、＋ＨＶ−Ｖｚと−ＨＶ＋Ｖｚになる。
【００７８】
さらに、コントロール信号３０がＨの場合、スイッチング回路５７，５８もオフになる。このとき、スイッチング回路７２，７３にはＨのコントロール信号７６を入力して、スイッチング回路７２，７３をオフにする。これにより、Ｐ型ＦＥＴ４０およびＮ型ＦＥＴ４１のソース抵抗は、それぞれ、抵抗４２，４３の合成抵抗および抵抗４４，４５の合成抵抗となる。
【００７９】
以上のような動作により、図１２に示す第２段増幅回路１２Ｃは、図９に示す回路と等価になる。これにより、パルス波用のリニア増幅器を実現することができる。
【００８０】
次に、図６に示す回路を構成する場合の第２段増幅回路１２Ｃの動作について説明する。この場合、コントロール信号３０をＨとし、スイッチング回路５１，５５をオフにする。そして、コントロール信号７４をＨとし、スイッチング回路７０，７１をオフにする。これにより、電源４９，５３を構成するツェナーダイオードは動作せず、Ｐ型ＦＥＴ４０およびＮ型ＦＥＴ４１のゲートにはバイアス印加されない。ここで、Ｐ型ＦＥＴ４０のゲートと＋ＨＶとを結ぶ抵抗７６、およびＮ型ＦＥＴ４１のゲートと−ＨＶとを結ぶ抵抗７７は、Ｐ型ＦＥＴ４０およびＮ型ＦＥＴ４１への電源変動などによる信号入力以外での誤動作を防ぐためのものであり、また、Ｐ型ＦＥＴ４０およびＮ型ＦＥＴ４１への入力信号がゲート以外へ印加されないためのものである。
【００８１】
また、スイッチング回路７２，７３にはＬのコントロール信号７６を入力して、スイッチング回路７２，７３をオンにする。
【００８２】
以上のような回路動作により、図１２に示す第２段増幅回路１２Ｃは、図６に示す回路と等価になり、Ｐ型ＦＥＴ４０およびＮ型ＦＥＴ４１は、バイアス電流のないスイッチング回路の動作が行われる。
【００８３】
以上説明したように、第２段増幅回路１２Ｃは、増幅率の異なるリニア増幅方式の増幅回路を実現することができるとともに、スイッチング回路も実現することができ、これにより、パルス波用の送信回路と、スイッチング回路方式およびリニア増幅方式の連続波用の送信回路の３種類の回路を実現できるので、送信回路３の回路規模の縮小を図ることができる。
【００８４】
以上の説明では、スイッチング回路は連続波用の送信回路に特化して説明したが、パルス波用の送信回路としても用いることは可能である。
【図面の簡単な説明】
【００８５】
【図１】本発明に関る超音波診断装置の実施の形態の一例を示すブロック図である。
【図２】図１に示す超音波診断装置の送信回路のブロック図である。
【図３】図２に示す送信回路の第２段増幅回路の第一例を示す回路図である。
【図４】Ｉｄ−Ｖｇｓ特性を示す図である。
【図５】図３に示す第２段増幅回路が、リニア増幅器となった場合の等価回路を示す図である。
【図６】図３に示す第２段増幅回路が、スイッチング回路となった場合の等価回路を示す図である。
【図７】図３に示す第２段増幅回路をさらに具体化した回路を示す図である。
【図８】図２に示す送信回路の第２段増幅回路の第二例を示す回路図である。
【図９】図８に示す第２段増幅回路が、パルス波用のリニア増幅器となった場合の等価回路を示す図である。
【図１０】図８に示す第２段増幅回路が、連続波用のリニア増幅器となった場合の等価回路を示す図である。
【図１１】図８に示す第２段増幅回路をさらに具体化した回路を示す図である。
【図１２】図２に示す送信回路の第２段増幅回路の第三例を示す回路図である。
【符号の説明】
【００８６】
１    超音波診断装置
２    送波処理回路
３    送信回路
４    探触子
１１    第１段増幅回路
１２    第２段増幅回路
１５，４０    Ｐ型ＦＥＴ
１６，４１    Ｎ型ＦＥＴ
２４，２６    電源
２５，２７，５１，５５    スイッチング回路
５０，５２，５４，５６    抵抗
【図１】
2006122449.tif 000003
【図２】
2006122449.tif 000004
【図３】
2006122449.tif 000005
【図４】
2006122449.tif 000006
【図５】
2006122449.tif 000007
【図６】
2006122449.tif 000008
【図７】
2006122449.tif 000009
【図８】
2006122449.tif 000010
【図９】
2006122449.tif 000011
【図１０】
2006122449.tif 000012
【図１１】
2006122449.tif 000013
【図１２】
2006122449.tif 000014