(57)【要約】【課題】  本発明は、ポリシリコン膜の界面特性を改善させることが可能な半導体素子のポリシリコン膜形成方法を提供することを目的としている。【解決手段】  半導体基板を蒸着チャンバーの内部にロードさせた後、前記蒸着チャンバーの内部にＳｉＨ４またはＳｉ２Ｈ６ガスを１５０ｓｃｃｍ以上、且つ２５０ｓｃｃｍ以下程度の流量でフローさせ、前記半導体基板上にアンドープトポリシリコン膜を蒸着する段階を含む構成としたことを特徴とする。【選択図】      図１
2006013423.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板を蒸着チャンバーの内部にロードさせた後、前記蒸着チャンバーの内部にＳｉＨ４ガスまたはＳｉ２Ｈ６ガスを１５０ｓｃｃｍ以上、且つ２５０ｓｃｃｍ以下程度の流量でフローさせ、前記半導体基板上にアンドープトポリシリコン膜を蒸着する段階を含むことを特徴とする半導体素子のポリシリコン膜形成方法。
【請求項２】
前記蒸着チャンバーの内部が５００℃以上、且つ５５０℃以下程度に維持されることを特徴とする請求項１記載の半導体素子のポリシリコン膜形成方法。
【請求項３】
前記蒸着チャンバーがＬＰＣＶＤチャンバーであることを特徴とする請求項１記載の半導体素子のポリシリコン膜形成方法。
【請求項４】
（ａ）半導体基板を蒸着チャンバーの内部にロードさせた後、前記蒸着チャンバーの内部にＳｉＨ４ガスまたはＳｉ２Ｈ６ガスを少なくとも１０００ｓｃｃｍ程度の流量でフローさせ、前記蒸着チャンバーの内部にＰＨ３ガスをフローさせて前記半導体基板上にドープトポリシリコン膜を蒸着する段階と、
（ｂ）前記ＰＨ３ガスの流入を遮断し、前記ＳｉＨ４ガスまたはＳｉ２Ｈ６ガスの流入量を１５０ｓｃｃｍ以上、且つ２５０ｓｃｃｍ以下程度に減少させて前記ドープトポリシリコン膜上にアンドープトポリシリコン膜を蒸着する段階と、
を含むことを特徴とする半導体素子のポリシリコン膜形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子のポリシリコン膜形成方法に係り、特に、ポリシリコン膜の界面特性を改善させることが可能な半導体素子のポリシリコン膜形成方法に関する。
【背景技術】
【０００２】
半導体素子で電極（フローティングゲート）として用いられるポリシリコン膜の場合、フラッシュメモリ素子において柔らかい界面(surface)特性を有することが非常に重要である。もし、ポリシリコン膜の界面特性が悪い場合、高電圧バイアスによる電界集中を引き起こし、不均一な誘電膜(dielectric)を形成するので、後続の工程としてＣＭＰ(Chemical Mechanical Polishing)工程のような平坦化工程が付加的に実施されるべきである。
【０００３】
ところが、ＣＭＰ工程を適用する場合、コスト上昇及び工程安定性の確保に多くの難しさが伴う。したがって、ポリシリコン膜の蒸着工程時から、柔らかい界面特性を有するように形成することが何よりも重要である。また、従来では、ポリシリコン膜を形成する際に、実際チューブボリューム(tube volume)に比べて相当多い量のガスを流しながら蒸着工程を行っている。これは蒸着安定性と均一性(uniformity)を高めるためである。普通、ポリシリコン膜の蒸着時、ＳｉＨ４はチャンバーの内部に１０００ｓｃｃｍ〜１５００ｓｃｃｍ程度流入する。このような流入量は蒸着安定性と均一性を考慮して設定された条件であって、これより少ない場合には蒸着安定性と均一性が低下し、非常に多い場合にはパーティクル(particle)が発生する。ところが、このような流量量では粗い界面特性を有するポリシリコン膜が形成される。
【０００４】
図４は従来の技術に係る方法でポリシリコン膜を形成する場合のポリシリコン膜のプロファイルを示すＴＥＭ(Transmission Electron Microscope)写真であり、図５はフラッシュメモリ素子における誘電膜の下端部のポリシリコン膜の粗さを示すＴＥＭ写真である。図５に示すように、ポリシリコン膜の界面特性が悪い場合、その上部に形成される誘電膜が不均一に形成されてメモリセルの動作特性が低下する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって、本発明は、かかる問題点を解決するためのもので、その目的は、ポリシリコン膜の界面特性を改善させることが可能な半導体素子のポリシリコン膜形成方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するための本発明の一側面によれば、半導体基板を蒸着チャンバーの内部にロードさせた後、前記蒸着チャンバーの内部にＳｉＨ４ガスまたはＳｉ２Ｈ６ガスを１５０ｓｃｃｍ以上、且つ２５０ｓｃｃｍ以下程度の流量でフローさせ、前記半導体基板上にアンドープトポリシリコン膜を蒸着する段階を含む、半導体素子のポリシリコン膜形成方法を提供する。
【０００７】
また、前記上記目的を達成するための本発明の他の側面によれば、半導体基板を蒸着チャンバーの内部にロードさせた後、前記蒸着チャンバーの内部にＳｉＨ４またはＳｉ２Ｈ６ガスを少なくとも１０００ｓｃｃｍ程度の流量でフローさせ、前記蒸着チャンバーの内部にＰＨ３ガスをフローさせて前記半導体基板上にドープトポリシリコン膜を蒸着する段階と、前記ＰＨ３ガスの流入を遮断し、前記ＳｉＨ４またはＳｉ２Ｈ６ガスの流入量を１５０ｓｃｃｍ以上、且つ２５０ｓｃｃｍ以下程度に減少させて前記ドープトポリシリコン膜上にアンドープトポリシリコン膜を蒸着する段階とを含む、半導体素子のポリシリコン膜形成方法を提供する。
【発明の効果】
【０００８】
本発明によれば、ポリシリコン膜の蒸着工程の際にガス流入量を１５０ｓｃｃｍ以上、且つ２５０ｓｃｃｍ以下に減少させて過度ガスの流入による非正常的な蒸着を制御することにより、ポリシリコン膜の界面特性を向上させることができ、これによりこの部位における電界集中を抑制してフラッシュメモリセルの動作を改善させることができる。
【０００９】
また、本発明によれば、ガス流量を少量に制御することにより、ガスの浪費を防いでコストの節減に寄与することができるうえ、複雑な工程／装備の追加所要なく既存の装備と工程を用いて応用／適用可能であって低いコストと高い信頼性を有する素子形成が可能である。
【発明を実施するための最良の形態】
【００１０】
以下、添付図面を参照して本発明の好適な実施例を詳細に説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は本発明の開示を完全にし、当該技術分野で通常の知識を有する者に本発明の範疇を完全に知らせるために提供されるものである。
【００１１】
図１（ａ）は、本発明の第１実施例に係る半導体素子のポリシリコン膜形成方法を説明するために示す断面図である。
【００１２】
図１（ａ）を参照すると、所定の半導体構造物層の形成された半導体基板１０をＬＰＣＶＤ(Low Pressure（Plasma） Chemical Vapor Deposition；低圧化学的気相成長法）チャンバー内にロード(loading)させた後、ＳｉＨ４ガスまたはＳｉ２Ｈ６ガスを１５０ｓｃｃｍ以上、且つ２５０ｓｃｃｍ以下程度の流量で前記蒸着チャンバー内にフローさせて５００℃以上、且つ５５０℃以下の温度範囲内で維持してアンドープトポリシリコン膜１１を半導体基板１０上に蒸着して形成する。ここで、半導体構造物層はゲート誘電膜（または、トンネル酸化膜）であってもよい。その他に、フラッシュメモリ素子のような半導体素子で一般に適用される要素を含むことができる。
【００１３】
図１（ｂ），（ｃ）は本発明の第２実施例に係る半導体素子のポリシリコン膜形成方法を説明するために示す断面図である。
【００１４】
図１（ｂ）を参照すると、所定の半導体構造物層の形成された半導体基板２０をＬＰＣＶＤチャンバー内にロードさせた後、ＳｉＨ４ガスまたはＳｉ２Ｈ６ガスを少なくとも１０００ｓｃｃｍの流量で前記チャンバー内にフローさせ、ドーピング濃度を考慮してＰＨ３ガスを前記チャンバー内にフローさせ、半導体基板２０上にドープト(doped)ポリシリコン膜２１ａを蒸着する。ここで、半導体構造物層はゲート誘電膜（またはトンネル酸化膜）であってもよい。その他に、半導体構造物層はフラッシュメモリ素子のような半導体素子で一般に適用される要素を含むことができる。
【００１５】
ここで、前記チャンバーに流入するＰＨ３ガスを遮断させた後、ＳｉＨ４ガスまたはＳｉ２Ｈ６ガスの流量を１５０ｓｃｃｍ以上、且つ２５０ｓｃｃｍ以下に減少させて蒸着工程を完了する。これにより、ドープトポリシリコン膜２１ａ上にアンドープトポリシリコン膜２１ｂが蒸着され、最終ポリシリコン膜２１が形成される。
【００１６】
本発明の第１及び第２実施例に係る半導体素子のポリシリコン膜形成方法によって形成されたフラッシュメモリセルのＴＥＭ（Transmission Electron Microscope；透過電子顕微鏡）写真が図２に示されている。図２に示されているように、ポリシリコン膜の界面特性が改善されたことが分かる。
【００１７】
図３（ａ）はＳｉＨ４ガスの流入量を１０００ｓｃｃｍとしてポリシリコン膜を蒸着する場合の界面特性を説明するためのＡＦＭ(原子間力顕微鏡)結果図であり、図３（ｂ）はＳｉＨ４ガスフローを１８５ｓｃｃｍとしてポリシリコン膜を蒸着する場合の界面特性を説明するためのＡＦＭ結果図である。図３（ａ）に比べて図３（ｂ）に示したポリシリコン膜の界面特性が改善されたことが分かる。
【００１８】
前述したように本発明の技術的思想は好適な実施例で具体的に述べられたが、これらの実施例は、本発明を説明するためのもので、制限するためのものではないことに注意すべきである。また、当該技術分野で通常の知識を有する者であれば、本発明の技術的思想の範囲から逸脱することなく様々な実施が可能であることを理解できるであろう。
【産業上の利用可能性】
【００１９】
本発明の活用例として、半導体素子のポリシリコン膜形成方法に適用可能であり、特に、ポリシリコン膜の界面特性を改善させることが可能な半導体素子のポリシリコン膜形成方法に適用可能である。
【図面の簡単な説明】
【００２０】
【図１】（ａ）は本発明の第１実施例に係る半導体素子のポリシリコン膜形成方法を説明するために示す断面図、（ｂ），（ｃ）は本発明の第２実施例に係る半導体素子のポリシリコン膜形成方法を説明するために示す断面図である。
【図２】本発明の第１及び第２実施例に係る半導体素子のポリシリコン膜形成方法で形成されたポリシリコン膜のＴＥＭ写真である。
【図３】（ａ）はＳｉＨ４ガスの流入量を１０００ｓｃｃｍとしてポリシリコン膜を蒸着する場合の界面特性を説明するためのＡＦＭ結果図、（ｂ）はＳｉＨ４ガスフローを１８５ｓｃｃｍとしてポリシリコン膜を蒸着する場合の界面特性を説明するためのＡＦＭ結果図である。
【図４】従来の技術に係る半導体素子のポリシリコン膜形成方法で形成されたポリシリコン膜のＴＥＭ写真である。
【図５】従来の技術に係る半導体素子のポリシリコン膜形成方法で形成されたフラッシュメモリ素子における誘電膜の下端部のポリシリコン膜の粗さを示すＴＥＭ写真である。
【符号の説明】
【００２１】
１０、２０…半導体基板
１１、２１…ポリシリコン膜
２１ａ…ドープトポリシリコン膜
２１ｂ…アンドープトポリシリコン膜
【図１】
2006013423.tif 000003
【図２】
2006013423.tif 000004
【図３】
2006013423.tif 000005
【図４】
2006013423.tif 000006
【図５】
2006013423.tif 000007