(57)【要約】      （修正有）【課題】ＷＢ法、ＦＣ法またはＴＡＢ法を採用した半導体装置が抱えていた不都合が軽減された半導体装置を提供する。【解決手段】第１の素子本体部１０と、第１の素子本体部の第１面１０ａに設けられた第１の素子電極１２ａとを含む第１の半導体素子１０１Ａと、絶縁性基板３０と絶縁性基板の一方の主面に形成された第１の配線層３２とを含み、その一方の主面が第１の素子本体部の第２面と向かい合うように配置された配線基板３０１と、第１の半導体素子の第１の素子電極の表面を含む面の少なくとも一部と、配線基板の第１の半導体素子側の面の少なくとも一部とを覆う第１のフィルム２０と、第１のフィルムの配線基板側の面に形成され、第１端と第２端とを有する第１の配線２２を含む第２の配線層２５と、を備えている。第１の配線の第１端と第１の素子電極とが接合され、第１の配線の第２端と第１の配線層の一部とが接合されている。【選択図】図１Ａ
2006013465.tif 000002
【特許請求の範囲】
【請求項１】
第１面と前記第１面に対向する第２面とを有する第１の素子本体部と、前記第１面に設けられた第１の素子電極とを含む第１の半導体素子と、
絶縁性基板と前記絶縁性基板の一方の主面に形成された第１の配線層とを含み、前記一方の主面が前記第１の素子本体部の前記第２面と向かい合うように配置された配線基板と、
前記第１の半導体素子の前記第１の素子電極の表面を含む面の少なくとも一部と、前記配線基板の前記第１の半導体素子側の面の少なくとも一部とを覆う第１のフィルムと、
前記第１のフィルムの前記配線基板側の面に形成され、第１端と第２端とを有する第１の配線を含む第２の配線層と、を備え、
前記第１の配線の前記第１端と前記第１の素子電極とが接合され、前記第１の配線の前記第２端と前記第１の配線層の一部とが接合された半導体装置。
【請求項２】
前記第１のフィルムは、実質的に透明である請求項１に記載の半導体装置。
【請求項３】
前記第１の半導体素子と前記絶縁性基板とが、接合材を介して接合された請求項１に記載の半導体装置。
【請求項４】
前記第１のフィルムの前記配線基板側の面の反対面に形成された電磁波遮蔽層をさらに含む請求項１に記載の半導体装置。
【請求項５】
前記第１のフィルムと前記第２の配線層とからなる積層体の前記第２の配線層側の面の一部が、前記第１の半導体素子の前記第１の素子電極の表面を含む面に、直接または間接的に密着した請求項１に記載の半導体装置。
【請求項６】
前記積層体の前記第２の配線層側の面の前記一部とは異なる他の一部と、第１の素子本体部の側面とが、直接または間接的に密着した請求項５に記載の半導体装置。
【請求項７】
前記第１のフィルムと前記第２の配線層とからなる積層体の前記配線基板側の面が、前記第１の半導体素子および前記配線基板に直接または間接的に接合されて、前記第１の半導体素子が、前記積層体と前記配線基板によって囲われる密閉空間内に配置された請求項１に記載の半導体装置。
【請求項８】
前記第１の配線の前記第１端と前記第１の素子電極とが接し、前記第１の配線の前記第２端と前記第１の配線層の前記一部とが接している請求項１に記載の半導体装置。
【請求項９】
前記第１のフィルムの前記配線基板側の面の反対面に形成された第３の配線層をさらに含む請求項１に記載の半導体装置。
【請求項１０】
第２の素子電極を有する第２の半導体素子をさらに含み、
前記第２の素子電極と前記第３の配線層とが接合された請求項９に記載の半導体装置。
【請求項１１】
前記第１のフィルムの前記配線基板側の面の反対面は、前記第１の素子本体部の前記第１面と同面積以上の平面を含む請求項１に記載の半導体装置。
【請求項１２】
第２の素子本体部と前記第２の素子本体部に設けられた第２の素子電極とを有する第２の半導体素子をさらに含み、
前記第２の素子本体部の前記第２の素子電極の表面を含む面の反対面と、前記第１のフィルムの前記平面とが向かい合うように、前記第１のフィルム上に前記第２の半導体素子が配置された請求項１１に記載の半導体装置。
【請求項１３】
前記第２の半導体素子の前記第２の素子電極の表面を含む面の少なくとも一部と、前記配線基板の前記第２の半導体素子側の面の少なくとも一部とを覆う第２のフィルムと、
前記第２フィルムの前記配線基板側の面に形成され、第１端と第２端とを有する第２の配線を含む第４の配線層とをさらに備え、
前記第２の配線の前記第１端と前記第２の素子電極とが接合され、
前記第１の配線の前記第２端が接合された前記第１の配線層の前記一部とは異なる前記第１の配線層の他の一部と、前記第２の配線の前記第２端とが接合された請求項１２に記載の半導体装置。
【請求項１４】
前記絶縁性基板の前記第１の配線層が形成された面側に凹部が形成されており、
前記凹部内に、前記第１の半導体素子が配置された請求項１に記載の半導体装置。
【請求項１５】
前記絶縁性基板の前記第１の配線層が形成された面と、前記第１の素子本体部の前記第１面とが、実質的に同一面内にある請求項１４に記載の半導体装置。
【請求項１６】
前記第１のフィルムの前記配線基板側の面の反対面は、実質的に平面である請求項１４に記載の半導体装置。
【請求項１７】
第２の素子本体部と前記第２の素子本体部に設けられた第２の素子電極とを有する第２の半導体素子をさらに含み、
前記第２の半導体素子の前記第２の素子電極の表面を含む面の反対面と、前記第１のフィルムの前記平面とが向かい合うように、前記第２の半導体素子が前記第１のフィルム上に配置された請求項１６に記載の半導体装置。
【請求項１８】
前記第２の半導体素子の前記第２の素子電極の表面を含む面の少なくとも一部と、前記配線基板の前記第２の半導体素子側の面の少なくとも一部とを覆う第２のフィルムと、
前記第２フィルムの前記配線基板側の面に形成され、第１端と第２端とを有する第２の配線を含む第４の配線層と、をさらに備え、
前記第２の配線の前記第１端と前記第２の素子電極とが接合され、
前記第１の配線の前記第２端が接合された前記第１の配線層の前記一部とは異なる前記第１の配線層の他の一部と、前記第２の配線の前記第２端とが接合された請求項１７に記載の半導体装置。
【請求項１９】
前記配線基板は、プリント基板またはガラス基板である請求項１〜１８のいずれかの項に記載の半導体装置。
【請求項２０】
第１の素子本体部と前記第１の素子本体部に設けられた第１の素子電極とを有する第１の半導体素子と、絶縁性基板と前記絶縁性基板の一方の主面に形成された第１の配線層とを含む配線基板とを、前記第１の素子本体部の前記第１の素子電極が設けられた面の反対面と、前記絶縁性基板の前記一方の主面とが向かい合うように重ね、フィルムと前記フィルムの一方の主面に形成され、第１端と第２端とを有する第１の配線を含む第２の配線層とを含むシート状物の、前記第１の配線の前記第１端と前記第１の素子電極とを接合し、前記第１の配線の前記第２端と前記第１の配線層の一部とを接合して、前記フィルムで、前記第１の半導体素子の前記第１の素子電極の表面を含む面の少なくとも一部と、前記配線基板の前記第１の半導体素子側の面の少なくとも一部とを覆う実装工程を含む半導体装置の製造方法。
【請求項２１】
前記実装工程において、前記第１の半導体素子と前記配線基板とを接合する請求項２０に記載の半導体装置の製造方法。
【請求項２２】
前記実装工程において、前記第１の半導体素子と前記配線基板とを接合した後、前記第１の配線の前記第１端と前記第１の素子電極とを接合し、前記第１の配線の前記第２端と前記第１の配線層の一部とを接合する請求項２１に記載の半導体装置の製造方法。
【請求項２３】
前記実装工程において、前記第１の配線の前記第１端と前記第１の素子電極とを接合した後、前記第１の半導体素子と前記配線基板とを接合する請求項２１に記載の半導体装置の製造方法。
【請求項２４】
前記実装工程において、超音波振動を用いて、前記第１の配線の前記第１端と前記第１の素子電極とを接合し、前記第１の配線の前記第２端と前記第１の配線層の一部とを接合する請求項２０に記載の半導体装置の製造方法。
【請求項２５】
前記実装工程において、前記シート状物の前記第２の配線層側の面の一部を、前記第１の半導体素子の前記第１の素子電極の表面を含む面に、直接または間接的に密着させる請求項２０に記載の半導体装置の製造方法。
【請求項２６】
前記フィルムは樹脂を含み、
前記実装工程において、前記フィルムを加熱して熱収縮させることにより、前記シート状物を、前記第１の半導体素子の前記第１の素子電極の表面を含む面に密着させる請求項２５に記載の半導体装置の製造方法。
【請求項２７】
前記実装工程において、前記フィルムを加熱し、加圧して、前記フィルムの前記第２の配線層側の面の反対面を平面とする請求項２０に記載の半導体装置の製造方法。
【請求項２８】
前記フィルムは未硬化状態の熱硬化性樹脂を含み、
前記実装工程において、前記シート状物を所定の形状に加工した後、加熱により前記熱硬化性樹脂を硬化して、前記シート状物を前記第１の半導体素子の前記第１の素子電極の表面を含む面の少なくとも一部と、前記配線基板の前記第１の半導体素子側の面の少なくとも一部とを覆うことができる形状に加工した後、前記第１の配線の前記第１端と前記第１の素子電極とを接合し、前記第１の配線の前記第２端と前記第１の配線層の一部とを接合する請求項２０に記載の半導体装置の製造方法。
【請求項２９】
前記絶縁性基板の前記第１の配線層が形成された面側に凹部が形成されており、
前記実装工程において、前記第１の半導体素子を、前記凹部内に配置する請求項２０に記載の半導体装置の製造方法。
【請求項３０】
前記実装工程の後に、前記フィルムの前記第２の配線層が形成された面の反対面上に、第２の素子電極を有する第２の半導体素子を配置する工程をさらに含み、
前記工程において、前記第２の半導体素子の前記第２の素子電極の表面を含む面の反対面と前記フィルムの前記平面とが向かい合うように、第２の半導体素子を前記フィルム上に配置する請求項２７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。特に、配線基板と配線基板に実装された半導体素子とを含む半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体素子と配線基板の配線とを接続する技術には、大別すると（１）ワイヤーボンディング（ＷＢ）法（例えば、特許文献１参照）、（２）フィリップチップボンディング（ＦＣ）法（例えば、特許文献２参照）、（３）ＴＡＢ（tape  automated bonding）法（例えば、特許文献３参照）等がある。以下、これらの方法を簡単に説明する。
【０００３】
まず、ＷＢ法を、図１７Ａ、図１７Ｂ、および図１８を参照しながら説明する。図１７Ａは、半導体チップとリードフレームとがボンディングワイヤにより接続された状態を説明する平面図であり、図１７Ｂは図１７ＡのＡ−Ａ断面図である。図１８はＷＢ法を採用した半導体装置の断面図である。
【０００４】
図１７Ａおよび図１７Ｂに示すように、ＷＢ法では、まず、半導体チップ５０１をリードフレームのダイパッド５０４にダイボンディングする。その後、半導体チップ５０１のワイヤーボンディングパッド５０２と、リードフレームの外部端子５０５のインナーリード部とをボンディングワイヤ５０３を介して接続する。次いで、図１８に示すように、半導体チップ５０１および外部端子５０５のインナーリード部を含む領域を封止樹脂５０６によって樹脂封止し、樹脂封止体（半導体装置）５００を得る。
【０００５】
次に、ＦＣ法について、図１９を参照しながら説明する。図１９は、ＦＣ法を採用した半導体装置６００の断面構成を示している。ＦＣ法では、基板６０１（配線基板）の配線層６０２と半導体チップ６０５の電極６０４とが、パンプ６０３を介して接続されている。基板６０１と半導体チップ６０５との隙間は封止樹脂６０７により封止されており、封止樹脂６０７内に、配線層６０２、バンプ６０３および電極６０４が埋め込まれている。尚、図１９において、６０６は、トランジスタ等が形成されたセンシティブエリアである。
【０００６】
次に、ＴＡＢ法を採用した半導体装置について、図２０〜図２３を参照しながら説明する。図２０および図２２は、ＴＡＢ法を採用した半導体装置７００の断面構成を示しており、図２１および図２３は、その半導体装置７００を実装基板７０９に実装した状態を示している。
【０００７】
図２０および図２２に示した半導体装置７００は、ベースフィルム７０２と、半導体ＩＣチップ７０１とを含んでいる。半導体ＩＣチップ７０１は、ベースフィルム７０２に形成されたデバイスホール内に配置されている。ベースフィルム７０２の一方の面上には銅箔配線７０３が形成されている。半導体ＩＣチップ７０１の電極７０１ａは、銅箔配線７０３の内側先端部（インナーリード７０３ａ）に接続されている。銅箔配線７０３のうちインナーリード７０３ａよりも外側の部分には、外部接続用のランド７０３ｂが設けられている。ランド７０３ｂには半田バンプ７０６が接続されている。ベースフィルム７０２にはスルーホール７０２ａが形成されており、ランド７０３ｂの中央部には孔７０３ｃが形成されている。ベースフィルム７０２上にはカバーレジスト７０４が形成されている。デバイスホール内には、半導体ＩＣチップ７０１を保護する封止樹脂７０５が充填されている。
【０００８】
この半導体装置７００では、半田バンプ７０６がアウターリードの役割を果たしている。図２１および図２３に示すように、実装基板７０９上のパッド７０９ａ上に半田バンプ７０６が配置され、一括リフロー方式によって、半導体装置７００が実装基板７０９に実装されている。
【特許文献１】特開平４−２８６１３４号公報
【特許文献２】特開２０００−３６５０４号公報
【特許文献３】特開平８−８８２４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、ＷＢ法を採用した半導体装置５００では、ワイヤーボンディングパッド５０２と、外部端子５０５とを一つずつボンディングワイヤ５０３で接続する。そのため、ワイヤーボンディングパッド５０２や外部端子５０５の数が多くなればなるほど作業の手間がかかり生産性が悪くなるという問題がある（図１７Ａおよび図１７Ｂ参照）。図１８に示すように、ＷＢ法を採用した半導体装置５００は、この図においてボンディングワイヤ５０３の一部が半導体チップ５０１の下面よりも下方に配置され、半導体チップ５０１とボンディングワイヤ５０３とが封止樹脂５０６によって封止された構造をしている。そのため、半導体装置５００の薄型化について制約が大きい。また、隣り合う外部端子５０５間のピッチによって、隣り合うワイヤーボンディングパッド５０２間のピッチが規定されてしまう。外部端子５０５は基板へ半田付けされる。そのため、外部端子間のショート等の問題が生じないように、外部端子間のピッチは、現状では、０．４ｍｍ程度である。半導体チップのワイヤーボンディングパッド５０２間のピッチを狭くすることができても、外部端子５０５間のピッチは、０．４ｍｍより小さくすることは困難である。このことが、半導体装置の小型化の妨げとなっていた。
【００１０】
ＦＣ法を採用した半導体装置６００（図１９参照）には、次のような問題がある。ＦＣ法を採用する半導体装置では、隣り合う電極６０４間のピッチが、外部端子５０５間（図１７参照）のピッチよりも狭い。それゆえ、半導体チップ６０５と基板６０１との位置合わせについて、非常に高い精度が要求される。
【００１１】
また、基板６０１が高価になる傾向があるという問題もある。なぜなら、ＦＣ法を採用した半導体装置では、半導体チップ６０５の電極６０４に対応した、微細な配線を含む配線層６０２を有する基板６０１が必要となるからである。また、電極６０４の数が多い場合には、多層構造の基板６０１（配線基板）が必要となりコスト高となるからである。
【００１２】
また、ＦＣ法を採用した半導体装置６００では、半導体チップ６０５と配線基板６０１とがバンプ６０３を介して接続された構造となっているので、半導体チップ６０５の線膨張係数と基板６０１の線膨張係数とをできるだけ一致させる必要がある。半導体チップ６０５の線膨張係数と基板６０１の線膨張係数とが大きく異なると、バンプ６０３等に応力が加わり、半導体チップ６０５と配線基板６０１との電気接続が損なわれる場合があるからである。したがって、両者の線膨張係数のマッチングは厳密に行われる必要があり、材料選択の制限が大きい。
【００１３】
さらに、ＦＣ法を採用した半導体装置６００では、半導体チップ６０５と基板６０１とをバンプ６０３を介して接続した後、両者の隙間に樹脂（アンダーフィル剤）６０７を充填するため、その分コストがかかり、工程数も多く、生産性が良くない。また、ＦＣ法を採用した半導体装置６００は、ＷＢ法を採用した半導体装置よりも、半導体チップの放熱性が悪いという問題もある。ＷＢ法を採用した半導体装置では、半導体チップの本体部の一方の面が樹脂や半田等からなる薄い接合材層を介して熱伝導性の高いダイパットに固定されているので、半導体チップの放熱性は比較的良い。一方、ＦＣ法を採用した半導体装置では、半導体チップ６０５がバンプ６０３を介して基板６０１に接続されているので、半導体チップ６０５の本体部の基板６０１に対向する面と、基板６０１の半導体素子６０５側の面とが、ＷＢ法を採用した半導体装置よりも離れており、半導体チップの放熱性が悪い。また、ＦＣ法を採用した半導体装置６００では、その製造過程において、バンプ６０３を形成しなければならず、手間がかかる。
【００１４】
ＴＡＢ法を採用した半導体装置７００には次のような問題がある。ＴＡＢ法を採用した半導体装置７００では、製造過程において、半導体ＩＣチップ７０１の電極７０１ａとインナーリード７０３ａとを接続するインナーリードボンディング（ＩＬＢ）工程と、ランド７０３ｂに半田バンプ７０６を形成するアウターリードボンディング（ＯＬＢ）工程とが、全く異なる手法により行われるので手間がかかる。また、デバイスホールに配置された半導体ＩＣチップ７０１を封止樹脂７０５で封止する必要がある。この工程も手間がかり、ＴＡＢ法を採用した半導体装置７００は、生産性が良くない。
【００１５】
本発明は、ＷＢ法、ＦＣ法またはＴＡＢ法を採用した半導体装置が抱えていた不都合が軽減された半導体装置を提供する。本発明は、例えば、生産性が良い半導体装置を提供する。
【課題を解決するための手段】
【００１６】
本発明の半導体装置は、第１面と前記第１面に対向する第２面とを有する第１の素子本体部と、前記第１面に設けられた第１の素子電極とを含む第１の半導体素子と、絶縁性基板と前記絶縁性基板の一方の主面に形成された第１の配線層とを含み、前記一方の主面が前記第１の素子本体部の前記第２面と向かい合うように配置された配線基板と、前記第１の半導体素子の前記第１の素子電極の表面を含む面の少なくとも一部と、前記配線基板の第１の半導体素子側の面の少なくとも一部とを覆う第１のフィルムと、前記第１のフィルムの前記配線基板側の面に形成され、第１端と第２端とを有する第１の配線を含む第２の配線層と、を備え、前記第１の配線の前記第１端と前記第１の素子電極とが接合され、前記第１の配線の前記第２端と前記第１の配線層の一部とが接合されていることを特徴とする。
【００１７】
本発明の半導体装置の製造方法は、第１の素子本体部と前記第１の素子本体部に設けられた第１の素子電極とを有する第１の半導体素子と、絶縁性基板と前記絶縁性基板の一方の主面に形成された第１の配線層とを含む配線基板とを、前記第１の素子本体部の前記第１の素子電極が設けられた面の反対面と、前記絶縁性基板の前記一方の主面とが向かい合うように重ね、フィルムと前記フィルムの一方の主面に形成され、第１端と第２端とを有する第１の配線を含む第２の配線層とを含むシート状物の、前記第１の配線の前記第１端と前記第１の素子電極とを接合し、前記第１の配線の前記第２端と前記第１の配線層の一部とを接合して、前記フィルムで、前記第１の半導体素子の前記第１の素子電極の表面を含む面の少なくとも一部と、前記配線基板の前記第１の半導体素子側の面の少なくとも一部とを覆う実装工程を含む。
【発明の効果】
【００１８】
本発明によれば、ＷＢ法、ＦＣ法またはＴＡＢ法を採用した半導体装置が抱えていた不都合が軽減された半導体装置を提供できる。例えば、生産性が良い半導体装置を提供できる。
【発明を実施するための最良の形態】
【００１９】
本発明の半導体装置の一例において、好ましくは、第１のフィルムが実質的に透明である。ここで、「実質的に透明」であるとは、第１のフィルムの一方の主面側から、第１のフィルムのもう一方の主面側にある第１の半導体素子の第１の素子電極、および／または絶縁性基板に形成された第１の配線層を可視できる程度に透明であることを意味する。
【００２０】
本発明の半導体装置の一例において、好ましくは、第１の半導体素子と絶縁性基板とが、接合材を介して接合されている。
【００２１】
本発明の半導体装置の一例において、好ましくは、第１のフィルムの配線基板側の面の反対面に形成された電磁波遮蔽層をさらに含んでいる。
【００２２】
本発明の半導体装置の一例において、好ましくは、第１のフィルムと第２の配線層とからなる積層体の第２の配線層側の面の一部が、第１の半導体素子の第１の素子電極の表面を含む面に、直接または間接的に密着している。また、本発明の半導体装置の一例において、さらに好ましくは、上記積層体の第２の配線層側の面の上記一部とは異なる他の一部と、第１の素子本体部の側面も、直接または間接的に密着している。
【００２３】
本発明の半導体装置の一例において、好ましくは、第１のフィルムと第２の配線層とからなる積層体の配線基板側の面が、第１の半導体素子および配線基板に直接または間接的に接合されて、第１の半導体素子が、積層体と配線基板によって囲われる密閉空間内に配置されている。
【００２４】
本発明の半導体装置の一例において、好ましくは、第１の配線の第１端と第１の素子電極とが接し、第１の配線の第２端と第１の配線層の一部とが接している。
【００２５】
本発明の半導体装置の一例において、好ましくは、第１のフィルムの配線基板側の面の反対面に形成された第３の配線層をさらに含んでいる。
【００２６】
本発明の半導体装置の一例において、好ましくは、第２の素子電極を有する第２の半導体素子をさらに含み、第２の素子電極と第３の配線層とが接合されている。
【００２７】
本発明の半導体装置の一例において、好ましくは、第１のフィルムの配線基板側の面の反対面は、第１の素子本体部の第１面と同面積の平面を含んでいる。また、本発明の半導体装置の一例は、第２の素子本体部と第２の素子本体部に設けられた第２の素子電極とを有する第２の半導体素子をさらに含み、第２の素子本体部の第２の素子電極の表面を含む面の反対面と、第１のフィルムの上記平面とが向かい合うように、第１のフィルム上に第２の半導体素子が配置されている。
【００２８】
本発明の半導体装置の一例において、好ましくは、第２の半導体素子の第２の素子電極の表面を含む面の少なくとも一部と、配線基板の第２の半導体素子側の面の少なくとも一部とを覆う第２のフィルムと、第２フィルムの配線基板側の面に形成され、第１端と第２端とを有する第２の配線を含む第４の配線層とをさらに備え、第２の配線の第１端と第２の素子電極とが接合され、第１の配線の第２端が接合された第１の配線層の上記一部とは異なる第１の配線層の他の一部と、第２の配線の第２端とが接合されている。
【００２９】
本発明の半導体装置の一例において、好ましくは、絶縁性基板の第１の配線層が形成された面側に凹部が形成されており、凹部内に、第１の半導体素子が配置されている。
【００３０】
本発明の半導体装置の一例において、好ましくは、絶縁性基板の第１の配線層が形成された面と、第１の素子本体部の第１面とが、実質的に同一面内にある。
【００３１】
本発明の半導体装置の一例において、好ましくは、第１のフィルムの配線基板側の面の反対面は、実質的に平面である。
【００３２】
本発明の半導体装置の一例において、好ましくは、第２の素子本体部と第２の素子本体部に設けられた第２の素子電極とを有する第２の半導体素子をさらに含み、第２の半導体素子の第２の素子電極の表面を含む面の反対面と、第１のフィルムの上記平面とが向かい合うように、第２の半導体素子が第１のフィルム上に配置されている。
【００３３】
本発明の半導体装置の一例において、好ましくは、第２の半導体素子の第２の素子電極の表面を含む面の少なくとも一部と、配線基板の第２の半導体素子側の面の少なくとも一部とを覆う第２のフィルムと、第２フィルムの前記配線基板側の面に形成され、第１端と第２端とを有する第２の配線を含む第４の配線層と、をさらに備え、第２の配線の第１端と第２の素子電極とが接合され、第１の配線の第２端が接合された第１の配線層の一部とは異なる第１の配線層の他の一部と、第２の配線の第２端とが接合されている。
【００３４】
本発明の半導体装置の一例において、好ましくは、配線基板は、プリント基板またはガラス基板である。
【００３５】
本発明の半導体装置の製造方法の一例において、好ましくは、実装工程において、第１の半導体素子と配線基板とを接合する。
【００３６】
本発明の半導体装置の製造方法の一例において、好ましくは、実装工程において、第１の半導体素子と配線基板とを接合した後、第１の配線の第１端と第１の素子電極とを接合し、第１の配線の第２端と第１の配線層の一部とを接合する。
【００３７】
本発明の半導体装置の製造方法の一例において、好ましくは、実装工程において、第１の配線の第１端と第１の素子電極とを接合した後、第１の半導体素子と配線基板とを接合する。
【００３８】
本発明の半導体装置の製造方法の一例において、好ましくは、実装工程において、超音波振動を用いて、第１の配線の第１端と第１の素子電極とを接合し、第１の配線の第２端と第１の配線層の一部とを接合する。
【００３９】
本発明の半導体装置の製造方法の一例において、好ましくは、実装工程において、シート状物の第２の配線層側の面の一部を、第１の半導体素子の第１の素子電極の表面を含む面に、直接または間接的に密着させる。例えば、フィルムは樹脂を含み、実装工程において、フィルムを加熱して熱収縮させることにより、シート状物を、第１の半導体素子の第１の素子電極の表面を含む面に密着させる。
【００４０】
本発明の半導体装置の製造方法の一例において、好ましくは、実装工程において、フィルムを加熱し、加圧して、フィルムの第２の配線層側の面の反対面を平面とする。
【００４１】
本発明の半導体装置の製造方法の一例において、好ましくは、フィルムは未硬化状態の熱硬化性樹脂を含み、実装工程において、シート状物を所定の形状に加工した後、加熱により上記熱硬化性樹脂を硬化して、シート状物を第１の半導体素子の第１の素子電極の表面を含む面の少なくとも一部と、配線基板の第１の半導体素子側の面の少なくとも一部とを覆うことができる形状に加工した後、第１の配線の第１端と第１の素子電極とを接合し、第１の配線の第２端と第１の配線層の一部とを接合する。
【００４２】
本発明の半導体装置の製造方法の一例において、好ましくは、絶縁性基板の第１の配線層が形成された面側に凹部が形成されており、実装工程において、第１の半導体素子を、凹部内に配置する。
【００４３】
本発明の半導体装置の製造方法の一例において、好ましくは、実装工程の後に、フィルムの第２の配線層が形成された面の反対面上に、第２の素子電極を有する第２の半導体素子を配置する工程をさらに含み、この工程において、第２の半導体素子の第２の素子電極の表面を含む面の反対面とフィルムの平面とが向かい合うように、第２の半導体素子をフィルム上に配置する。
【００４４】
以下、図面を参照しながら、本発明の半導体装置およびその製造方法の一例を説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素には同一の参照符号を付す。尚、本発明は下記の実施形態に限定されない。
【００４５】
（実施形態１）
図１〜図３を参照しながら、本実施形態の半導体装置について説明する。図１Ａは、本実施形態の半導体装置を模式的に示す断面図であり、図１Ｂは、図１Ａの半導体装置を模式的に示す上面図である。図２は、図１Ａの半導体装置を模式的に示す斜視図であり、図３は、他の半導体装置を模式的に示す断面図である。
【００４６】
図１Ａ、図１Ｂおよび図２に示した半導体装置１００は、第１の半導体素子１０１Ａと、配線基板（インターポーザー基板）３０１と、第１のフィルム２０と、第２の配線層２５とから構成されている。第１の半導体素子１０１Ａは、第１の素子本体部１０と、第１の素子本体部１０の第１面１０ａに設けられた第１の素子電極１２ａとを有しており、例えばベアチップである。配線基板３０１は、絶縁性基板３０と、絶縁性基板３０の一方の主面に形成された第１の配線層３２とを含んでいる。配線基板３０１は、例えば、リジッド基板（一例を挙げると、典型的なプリント基板）である。
【００４７】
図１Ａに示すように、第１の半導体素子１０１Ａは、第１の素子本体部１０の第１面１０ａに対向する第２面１０ｂが、絶縁性基板３０の第１の配線層３２が形成された面と向かい合うように、配線基板３０１上に配置されている。
【００４８】
図１Ａ、図１Ｂおよび図２に示すように、第１のフィルム２０は、第１の半導体素子１０１Ａの第１の素子電極１２ａの表面を含む面（第２面１０ｂに対向する面、または第１面１０ａと第１の素子電極１２ａの表面とを含む面）の少なくとも一部と、配線基板３０１の第１の半導体素子１０１Ａ側の面の少なくとも一部とを覆っている。
【００４９】
第１のフィルム２０の配線基板３０１側の面には、第２の配線層２５が形成されている。第２の配線層は２５は、第１端と第２端とを有する第１の配線２２を複数含んでいる。各第１の配線２２の第１端は、第１の半導体素子１０１Ａの第１の素子電極１２ａに接しており、第２端は、第１の配線層３２の一部に接している。したがって、第２の配線層２５によって、第１の半導体素子１０１Ａと、配線基板３０１とが電気接続されている。
【００５０】
第１の配線２２の第１端と第１の素子電極１２ａとの接合、および、第１の配線２２の第２端と第１の配線層３２の一部との接合は、例えば、超音波振動を利用してなされている。超音波振動を用いた接合では、例えば、半田を用いて接合する場合よりも、短時間および低温で接合できる点で好ましい。
【００５１】
上記のような構造をした本実施形態の半導体装置１００では、ＷＢ法、ＦＣ法、ＴＡＢ法を採用した半導体装置と比較して、後述する種々の特徴および利点を有している。
【００５２】
本実施形態の半導体装置１００では、電気絶縁性基板３０の第１の配線層３２が形成された面と、第１の素子本体部１０の第２面１０ｂとが向かい合うように、第１の半導体素子１０１Ａと配線基板３０１とが配置されているので、第１の半導体素子１０１Ａはダイボンディングにより電気絶縁性基板３０に接合できる。そのため、半導体装置１００は、ＦＣ法を採用した半導体装置よりも放熱性が優れている。
【００５３】
ダイボンディングに用いられる接合材１３（図１Ａ参照）について特に制限はなく、従来からダイボンディングに用いられている接合材を用いればよい。例えば、接合材には、ダイボンディングフィルム、ポリマー型導電性ペースト、はんだ等を用いればよい。
【００５４】
また、本実施形態の半導体装置１００では、第２の配線層２５の第１の配線２２によって、第１の半導体素子１０１Ａと配線基板３０１とが電気的に接続されている。そのため、製造過程において、ワイヤーボンディングパット５０２と外部端子５０５とをボンディングワイヤによって接続する作業を、何度も繰り返す必要はない（図１７参照）。半導体装置１００では、第２の配線層２５によって、複数の第１の素子電極１２ａと第１の配線層３２とを電気接続しており、ＷＢ法を採用した半導体装置よりも、製造過程における作業の手間が軽減されており生産性もよい。
【００５５】
また、本実施形態の半導体装置１００では、ＷＢ法を採用した半導体装置よりも、隣り合う配線間の間隔を狭くすることが可能である。ボンディングワイヤは、その両端部のみが固定され、それ以外の部分は固定されていない。それゆえ、封止樹脂により封止される際の封止樹脂の流れにより、隣り合うボンディングワイヤが接しない程度に、隣り合うボンディングワイヤ間の間隔を設定しておくことが必要とされる。一方、半導体装置１００では、第１のフィルム２０に形成された第２の配線層２５によって、第１の半導体素子１０１Ａと配線基板３０１とが電気接続されているので、ボンディングワイヤを用いた場合のように、隣り合う配線（ボンディングワイヤ）間隔を広めに設定する必要はない。したがって、ＷＢ法を採用した半導体装置よりも、配線間の間隔を狭くすることができる。
【００５６】
また、本実施形態の半導体装置１００では、第１のフィルム２０に形成された第１の配線２２によって第１の半導体素子１０１Ａと配線基板３０１とが電気接続されているので、ＷＢ法を採用した半導体装置よりも、半導体装置を薄型化できる。
【００５７】
また、本実施形態の半導体装置１００では、ＦＣ法を採用した半導体装置よりも、隣り合う配線間の狭ピッチ化に伴うコストアップを抑制できる。ＦＣ法を採用する半導体装置では、配線基板の所定の領域、すなわち、半導体素子と面する領域に、数多くの端子（配線層のうちのバンプとの接続部）が集中的に配置される。それに伴って、配線基板の多層化が必要となる場合が多い。しかし、多層構造の配線基板を用いるとコストアップしてしまう。本実施形態の半導体装置１０１では、第１のフィルム２０に形成された、所望のパターンの第２の配線層２５を構成する第１の配線２２によって第１の半導体素子１０１Ａと配線基板３０１とが電気接続されているので、ＦＣ法を採用した半導体装置と比較して、配線基板３０１の多層化を抑制でき、コストアップを抑制できる。
【００５８】
また、本実施形態の半導体装置１００では、第１の半導体素子１０１Ａの線熱膨張係数と第１のフィルム２０の線熱膨張係数とのマッチングは、ＦＣ法を採用した半導体装置の場合よりも、厳格でなくてもよい。その理由は、第１のフィルム２０は配線基板よりも薄いからである。また、第１のフィルム２０は、その可撓性によって、第１のフィルム２０の線熱膨張係数と第１の半導体素子１０１Ａの線熱膨張係数との差異に起因して生じる応力を吸収することができるからである。
【００５９】
また、本実施形態の半導体装置１００では、ＦＣ法を採用した半導体装置に使用されるアンダーフィル剤（封止樹脂）が不要である。したがって、封止樹脂を注入する工程が不要であり、生産性もよい。また、第１の素子電極１２ａと第１の配線２２との接続部、および第１の配線層３２と第１の配線２２との接続部が、第１のフィルム２０によって保護されているので、電気接続の信頼性も優れている。
【００６０】
また、本実施形態の半導体装置１００では、第１の配線２２によって第１の半導体素子１０１Ａと配線基板３０１とが電気接続されているので、インナーリードボンディング（ＩＬＢ）工程と、アウターリードボンディング（ＯＬＢ）工程とを別々に行う必要がある、ＴＡＢ法を採用した半導体装置よりも簡単に製造できる。また、本実施形態の半導体装置１００では、ＴＡＢ法を採用した半導体装置のように封止樹脂で半導体素子を封止する工程が不要であり、生産性がよい。
【００６１】
本実施形態の半導体装置１００において、第１のフィルム２０は、実質的に透明であると好ましい。第１のフィルム２０が実質的に透明であると、第２の配線層２５を第１のフィルム２０越しに見ることができる。また、第１のフィルム２０越しに第１の素子電極１２ａの位置を確認することもできる。そのため、ＦＣ法を採用した半導体装置におけるバンプと配線基板の配線との位置合わせよりも、第１の配線２２の第１端と第１の素子電極１２ａとの位置合わせ、および、第１の配線２２の第２端と第１の配線層３２との位置合わせの方が容易である。また、ＦＣ法を採用した半導体装置の場合、接続状況の目視による確認は困難である。一方、本実施形態の半導体装置１００では、第１のフィルム２０が実質的に透明である場合は、接続確認が目視により容易に行える。
【００６２】
第１のフィルム２０は、例えば、透光性を有する絶縁性の樹脂にて形成されている。上記樹脂には、例えば、熱可塑性樹脂（ポリイミド、ＰＰＳ（ポリフェニレンサルファイド）、ポリプロピレン、ポリメタクリル酸メチル等が挙げられる。第１のフィルム２０の厚さは、例えば、１０μｍ〜１００μｍであり、特には、５０μｍ以下であると好ましい。第１のフィルム２０上に形成された第１の配線２２（第２の配線層２５）は、例えば、銅にて形成されている。第１の配線２２の厚さは、例えば、５μｍ〜３５μｍであると好ましい。尚、第１の半導体素子（ベアチップ）１０１Ａの厚さは、例えば、５０μｍ〜４００μｍであると好ましい。
【００６３】
図１Ａ、図１Ｂおよび図２に示すように、第１のフィルム２０は、第１の半導体素子１０１Ａと、配線基板３０１の第１の配線層３２の一部（第１の配線２２が接触している部位）とを覆っている。また、図１Ａに示すように、第１のフィルム２０と第２の配線層２５とからなる積層体５０の第２の配線層２５側の面の一部は、第１の半導体素子１０１Ａの第１の素子電極１２ａの表面を含む面に、直接または間接的に密着している。これにより、第１の配線２２の第１端と第１の素子電極１２ａの接合部が第１のフィルム２０によって保護され、接続安定性が向上するので好ましい。積層体５０の第２の配線層側の面の上記一部とは異なる他の一部と、第１の素子本体部１０の４つの側面のうちの少なくとも１つの側面とが、直接または間接的に密着していると、さらに接続安定性が向上するので好ましい。
【００６４】
尚、図１Ａに示した例では、第１のフィルム２０と第２の配線層２５とからなる積層体５０の第２の配線層２５側の面の一部が、配線基板３０１にも密着している。すなわち、積層体５０の配線基板側の面が、第１の半導体素子１０１Ａおよび配線基板３０１に直接または間接的に接合されて、積層体５０と配線基板３０１によって囲われる密閉空間内に第１の半導体素子１０１Ａが配置されている。したがって、図１Ａに示した半導体装置１００は、第１の配線２２の第２端と第１の配線層３２の接合部の接続安定性もよい。また、第１のフィルム２０の材料に水蒸気透過性の低い材料を用いた場合には、第１の半導体素子１０１Ａを湿気から保護でき、半導体装置の耐湿性が向上する。水蒸気透過性の低い材料としては、例えば、ポリ塩化ビニリデン、ポリエチレンービニルアルコール等が挙げられるが、特に、高い透明性も兼備えたセラミック蒸着フィルムが好ましい。
【００６５】
上記積層体５０を第１の素子電極１２ａおよび第１の素子本体部１０の第１面１０ａ等に密着させる方法としては、例えば、第１の半導体素子１０１Ａの第１の素子電極１２ａの表面を含む面に第１のフィルム２０を貼り付けた後、第１のフィルム２０を熱収縮させる方法等が挙げられる。
【００６６】
図１Ａに示した半導体装置１００では、第１の素子電極１２ａと第１の配線２２とが直接接合されているが、バンプ（例えば、半田バンプ、金バンプ）を介して接合されていてもよい。
【００６７】
尚、図１Ｂおよび図２に示した例では、１６個の第１の素子電極１２ａを有した第１の半導体素子１０１Ａが用いられているが、第１の素子電極１２ａの数はこれに限定されず、例えば、１６個よりも多くてもよいし、少なくてもよい。また、図１Ｂおよび図２に示した例では、第１の素子電極１２ａが第１の素子本体部１０の周縁部に配列された第１の半導体素子１０１Ａが用いられているが、第１の半導体素子１０１Ａはこれに限定されず、第１の素子電極１２ａがアレイ状（格子状）に配列された第１の半導体素子１０１Ａを用いてもよい。
【００６８】
また、図１および図２に示した例では、第１の半導体素子１０１Ａ（第１の素子本体部１０）の側面に第１の配線２２が接しているが、本実施形態の半導体装置はこのような形態に制限されず、図３に示す半導体装置１００のように、第１の配線２２と第１の半導体素子１０１Ａの側面とが接していなくてもよい。また、図１Ａおよび図１Ｂに示すように、第１の配線２２の第１端によって第１の素子電極１２ａの全体が覆われていてもよいし、図３に示すように、第１の配線２２の第１端と第１の素子電極１２ａの上面のみとが接していてもよい。
【００６９】
次に、図４Ａ〜図６Ｂを参照しながら、本実施形態の半導体装置１００の製造方法の一例について説明する。
【００７０】
まず、図４Ａに示すように、第１の配線層３２が絶縁性基板３０の一方の主面に形成された配線基板３０１を用意する。配線基板３０１は、リジット基板であり、例えば、ガラス−エポキシ（エポキシ樹脂がガラス織布に含浸された）基板である。配線基板３０１は、ＢＴ（ビスマレイミド・トリアジン）基板、紙フェノール樹脂基板、アラミド−エポキシ（エポキシ樹脂がアラミド基板に含浸された）基板のような樹脂系基板であってもよいし、アルミナ基板、ガラス−アルミナ基板等のようなセラミック系基板であってもよい。
【００７１】
図４Ａに示した配線基板３０１は、配線層が絶縁性基板３０の一方の主面にのみ形成された片面基板であるが、これに制限されない。配線基板３０１は、配線層が絶縁性基板３０の両主面に形成された両面基板、または、配線層が絶縁性基板の内部にも設けられた多層基板であってもよい。第１の配線層３２は、例えば、銅箔にて形成されている。
【００７２】
次に、図４Ｂに示すように、第１の素子本体部１０の第１面１０ａに第１の素子電極１２ａが設けられた第１の半導体素子１０１Ａを用意する。次いで、第１の素子本体部１０の第２面１０ｂが配線基板の絶縁性基板３０に向くように、第１の半導体素子１０１Ａを接合材１３を用いて配線基板（絶縁性基板３０）にダイボンディングする。第１の半導体素子１０１Ａは、例えば、いわゆるベアチップである。第１の素子電極１２ａは、例えば、アルミニウムまたはアルミニウムを主成分とする合金（Ａｌ−Ｃｕ、Ａｌ−Ｃｕ−Ｓｉ等）にて形成されている。
【００７３】
一方で、図５Ａおよび図５Ｂに示すように、フィルムの一方の主面に第２の配線層が形成されたシート状物を形成する。まず、図５Ａに示すように、フィルム２０'上に金属層２１を形成する。フィルム２０'の材料は、例えば、ポリイミド、ＰＰＳ（ポリフェニレンサルファイド）、ポリプロピレン、ポリメタクリル酸メチル等である。図５Ａに示したフィルム２０'は、透明な材料、例えば、ポリメタクリル酸メチルから形成されている。金属層２１は、例えば、銅箔である。フィルム２０'上への金属層２１の形成は、例えば、金属箔の貼り合わせや、金属メッキによって行うことができる。フィルム２０'の厚みは、例えば、約１０μｍ〜１００μｍであり、金属層２１の厚さは、例えば、約５μｍ〜３５μｍである。
【００７４】
次に、所定のパターンが得られるように金属層２１をエッチングして、図５Ｂに示すように、フィルム２０'の一方の主面に第１の配線２２を含む第２の配線層２５を形成する。エッチングは、例えば、フォトレジストを用いて所定の個所にマスクをした後、塩化鉄や塩化銅を用いて金属層２１のうちの不要な部分を化学的に除去することにより行えばよい。
【００７５】
次に、図６Ａに示すように、第１の半導体素子１０１Ａの第１の素子電極１２ａの表面を含む面、および配線基板３０１の第１の半導体素子１０１Ａ側の面の一部を、第２の配線層２５とフィルム２０'とからなるシート状物５０'で覆う。この時、第２の配線層２５を構成する第１の配線２２の第１端が第１の素子電極１２ａに接し、かつ、第１の配線２２の第２端が配線基板３０１の第１の配線層３２の一部に接するように位置合わせを行う。この位置合わせは、フィルム２０'が実質的に透明であれば容易に行える。尚、第１の素子電極１２ａ上に、バンプが形成されていてもよく、バンプを介して第１の素子電極１２ａと第１の配線２２の第１端とを接合してもよい。
【００７６】
次に、図６Ｂに示すように、第１の半導体素子１０１Ａの配線基板３０１と接した面を除く全て表面および配線基板３０１の第１の半導体素子１０１Ａ側の面の一部に、フィルム２０'と第２の配線層２５とからなるシート状物５０'を密着させる。密着方法としては、フィルム２０'の熱収縮等が挙げられる。フィルム２０'を熱収縮させる際に、雰囲気を減圧してもよい。
【００７７】
また、フィルム２０'の熱収縮によりシート状物５０'を第１の半導体素子１０１Ａ等に密着させる場合、フィルム２０'の熱収縮の程度を考慮し、熱収縮後において、第１の配線２２の第１端と第１の素子電極１２ａ、および第１の配線２２の第２端と第１の配線層３２とを電気接続することができるように、第２の配線層２５をフィルム２０'に形成しておく必要がある。例えば、フィルム２０'の熱収縮の程度を考慮して、第２の配線層２５に含まれる複数の第１の配線２２間の間隔を広めにしておけばよい。
【００７８】
尚、シート状物５０'の第１の半導体素子１０１Ａ等への密着が容易に行えるように、フィルム２０'の第１の半導体素子１０１Ａ等に対向する面に、例えば、部分的に接着剤を塗布等しておいてもよい。図６Ａおよび図６Ｂにおいて、３０は、絶縁性基板である。
【００７９】
次に、第１の配線２２の第１端と第１の素子電極１２ａ、および、第１の配線２２の第２端と第１の配線層３２の一部とを、例えば、超音波振動により一括して接合する。第１の配線２２の第１端と第１の素子電極１２ａ、および、第１の配線２２の第２端と第１の配線層３２の一部は、ともに、半田等を用いて接合してもよい。
【００８０】
本実施形態の半導体装置の製造方法では、未硬化状態の熱硬化性樹脂を含むフィルム２０'を用い、シート状物５０'を所定の形状に加工した後、加熱により熱硬化性樹脂を硬化して、シート状物５０'を、第１の半導体素子１０１Ａの第１の素子電極１２ａの表面を含む面と配線基板３０１の第１の半導体素子側の面の少なくとも一部とを覆うことができる形状に加工してから、第１の配線２２の第１端と第１の素子電極１２ａとを接合し、第１の配線２２の第２端と第１の配線層３２の一部とを接合してもよい。
【００８１】
尚、図４Ａ〜図６Ｂを用いて説明した本実施形態の半導体装置の製造方法では、第１の半導体素子１０１Ａと配線基板３０１とを接合した後、第１の配線２２の第１端と第１の素子電極１２ａとを接合し、第１の配線２２の第２端と第１の配線層３２の一部とを接合しているが、本実施形態の半導体装置の製造方法はこれに制限されない。例えば、第１の配線２２の第１端と第１の素子電極１２ａとを接合した後に、第１の半導体素子１０１Ａと配線基板３０１とを接合してもよい。第１の半導体素子１０１Ａと配線基板３０１とを接合する前に、第１の配線２２の第２端と第１の素子電極１２ａとを接合する場合は、第１の配線２２の第１端と第１の素子電極１２ａとの位置合わせが容易となり、好ましい。
【００８２】
次に、図７〜図１１を参照しながら、本実施形態の半導体装置１００の他の例について説明する。
【００８３】
図７に示す半導体装置１００には、第１のフィルム２０の第２の配線層２５が形成された面の反対面に電磁波遮蔽層２４が形成されているので、第１の半導体素子から放射される電磁ノイズが外部に放射されるのを抑制できる。電磁波遮蔽層２４は、上記反対面のほぼ全面に形成されている。電磁波遮蔽層２４の材料としては、例えば、銅、ニッケル、金、鉄、銀およびフェライトからなる群から選ばれる少なくとも１種が挙げられる。
【００８４】
図８に示す半導体装置１００では、第１のフィルム２０の配線基板３０１側の面の反対面が、第１の素子本体部の第１面１０ａと同面積以上の平面２０ａを含んでいる。このように第１のフィルム２０が上記平面２０ａを含んでいると、図９に示すように、この平面２０ａ上に電子部品（この例では、第２の半導体素子１０１Ｂ）を容易に配置できる。尚、上記平面２０ａの平担度は、第２の半導体素子１０１Ｂの配置が容易となる程度であれば十分である。
【００８５】
第１のフィルム２０の配線基板３０１側の面の反対面を平面とするためには、例えば、第１のフィルム２０となるフィルム２０'（図６Ａ参照）が加熱されて柔らかくなっている状態の時に、フィルム２０'をプレスすればよい。
【００８６】
図９に示した半導体装置１００では、２つの半導体素子を含んでおり、第１の半導体素子１０１Ａの上方に第２の半導体素子１０１Ｂが配置されている。第１の半導体素子１０１Ａは、第２の配線層２５の第１の配線２２によって第１の配線層の一部３２Ａに接続されている。第２の半導体素子１０１Ｂは、ボンディングワイヤ４０によって、第１の配線２２が接した第１の配線層３２の一部３２Ａとは異なる第１の配線層３２の他の一部３２Ｂに接続されている。
【００８７】
図９に示した半導体装置１００は、第１の半導体素子１０１Ａ、および第２の半導体装置１０１ＢがともにＷＢ法にて配線基板３０１に電気接続された半導体装置よりも、下記のような利点を有する。第１の半導体素子１０１Ａ、および第２の半導体素子１０１ＢがともにＷＢ法にて配線基板３０１に電気接続された半導体装置では、図９に示した半導体装置１００のように、ほぼ同じ寸法の複数の半導体素子を上下に配置したスタック構造を採用することは困難である。その理由は、ほぼ同じ寸法の複数の半導体素子を上下に配置する場合、下に配置される半導体素子について、ボンディングワイヤで第１の素子電極と第１の配線層とを接続することが困難だからである。これに対して、本実施形態の半導体装置１００では、図９に示すように、第１の半導体素子１０１Ａについては、第１の配線２２を介して配線基板３０１に電気接続されているので、実質的に同じ寸法の第１の半導体素子１０１Ａ、および第２の半導体素子１０１Ｂを上下に配置したスタック構造の採用が容易である。
【００８８】
また、第１の半導体素子１０１Ａ、および第２の半導体素子１０１ＢをともにＷＢ法で配線基板３０１に電気接続する場合、第２の半導体素子１０１Ｂの下に配置された第１の半導体素子１０１Ａに接続されたボンディングワイヤのループの高さについては、できるだけ低くする必要がある。しかし、本実施形態の半導体装置１００では、第１の半導体素子１０１Ａと配線基板３０１との接続にボンディングワイヤを用いておらず、第１の配線２２を介して第１の半導体素子１０１Ａと配線基板３０１とを電気接続しているので、ループの高さについて考慮する必要がない。
【００８９】
第１のフィルム２０の上に第２の半導体素子１０１Ｂを配置する場合、半導体装置１００は、図１０に示すような形態をしていてもよい。図１０に示した半導体装置１００では、第２の半導体素子１０１Ｂの第２の素子電極１２ｂの表面を含む面の反対面と第１のフィルム２０の平面２０ａとが向かい合うように、第２の半導体素子１０１Ｂが第１のフィルム２０上に配置されている。
【００９０】
図１０に示した半導体装置１００は、第２のフィルム４１と、第２フィルム４１の配線基板３０１側の面に形成され、第２の配線４２を含む第４の配線層４５とを備えている。第２の配線４２は、第１端と第２端とを有している。第２フィルム４１は、第２の半導体素子１０１Ｂの第２の素子電極１２ｂの表面を含む面（第２の素子電極１２ｂの表面と第２の素子本体部１１の第１のフィルム２０側の面の反対面とを含む面）と、配線基板３０１の第２の半導体素子１０１Ｂ側の面の一部とを、第２の素子電極１２ｂ側から覆っている。
【００９１】
第２の配線４２の第１端は、第２の素子電極１２ｂに接しており、第２の配線４２の第２端は、第１の配線２２の第２端が接した第１の配線層の一部３２Ａとは異なる第１の配線層３２の他の一部３２Ｂに接している。尚、図１０に示した半導体装置１００では、２個の半導体素子１０１Ａ，１０１Ｂを積層したスタック構造をしているが、半導体素子の数について特に制限はなく、３個またはそれ以上の半導体素子が積層されていてもよい。
【００９２】
図１１に示すように、第１のフィルム２０の第２の配線層２５が形成された面の反対面に第３の配線層３６を形成し、第１のフィルムの平面２０ａに、第３の配線層３６を構成する配線の一端が配置されるようにすれば、この配線の一端上に第２の半導体素子１０１Ｂをフィリップチップ実装することもできる。上記配線の他端は、例えば、第１のフィルム２０内に設けられたビア２６を介して第１の配線層の一部３２Ｂに電気接続することができる。
【００９３】
尚、第１のフィルム２０内にビア２６設けずに、図１１Ｂに示すように、第１のフィルム２０と第３の配線層３６とからなる積層体の端部を折り曲げて、第３の配線層３６を構成する配線と第１の配線層の一部３２Ｂとを電気接続してもよい。
【００９４】
図１〜図１１Ｂを用いて説明した本実施形態の半導体装置は、いずれも、第１の半導体素子が、接合材を介して配線基板に接合されているが、例えば、第１のフィルムによって第１の半導体素子が所定の位置に固定されれば、第１の半導体素子が配線基板に接合されていなくてもよい。
【００９５】
（実施形態２）
次に、図１２〜図１６を参照しながら、本実施形態２の半導体装置２００の一例について説明する。
【００９６】
図１２に示すように、本実施形態の半導体装置２００では、絶縁性基板３０の第１面側に凹部３５が形成されており、その凹部３５内に第１の半導体素子１０１Ａが配置されている。この点が、実施形態１の半導体装置と異なる。他の点は、実施形態１の半導体装置と同様であるので説明を省略する。
【００９７】
本実施形態の半導体装置２００では、第１の半導体素子１０１Ａが凹部３５内に配置されているので、半導体装置２００の外形について凹凸を減らすことがでる。また、半導体装置２００の薄型化も可能となる。
【００９８】
図１２に示すように、第１の半導体素子１０１Ａの第１の素子本体部１０の第１面１０ａと絶縁性基板３０の第１の配線層３２が形成された面３０ａとが、実質的に同一面内にあると好ましい。半導体装置２００の外形について凹凸をさらに減らすことができるからである。図１２に示した半導体装置２００を用いれば、例えば、薄型化が求められるモバイル機器等の設計におけるレイアウトの複雑化を低減できる。
【００９９】
また、図１２に示した半導体装置２００では、第１のフィルム２０の第２の配線層２５が形成された面の反対面のほぼ全面が平面２０ａとなっている。そのため、第１のフィルム２０の上記平面２０ａ上に電子部品を配置し易い。
【０１００】
図１３に示すように、第１の素子本体部の第１面１０ａのうちの、第１の素子電極１２ａ間に、第１のフィルム２０を密着させると、第１の素子電極１２ａ間の絶縁耐圧を高めることができる。
【０１０１】
図１３に示した半導体装置２００では、凹部３５と第１の半導体素子１０１Ａとの間に隙間が存在するが、図１４に示すように、凹部３５の形状と第１の半導体素子の第１の素子本体部１０の形状とをほぼ等しくして、凹部３５と第１の半導体素子との間に隙間を無くしてもよい。凹部３５の形状と第１の素子本体部１０の形状とがほぼ等しいと、第１の素子電極１２ａと第２の配線層２５とを位置合わせがし易い。また、絶縁性基板３０と第１の素子本体部１０の側面とが接していると、第１の半導体素子の放熱性が高まる。
【０１０２】
また、図１５に示すように、第１のフィルム２０の第２の配線層２５が形成された面の反対面のほぼ全面が平面２０ａであり、平面２０ａの面積は、第１の半導体素子１０１Ａの第１の素子本体部１０の第１面１０ａの面積よりも大きくてもよい。この場合、第１のフィルム２０の上記平面２０ａ上に、例えば、第１の半導体素子１０１Ａよりも平面視したときの面積が大きい他の半導体素子を配置すること、または、複数の半導体素子を配置することが可能となる。
【０１０３】
図１６に示すように、第２の配線層２５が絶縁性基板３０の第１の配線層３２が形成された面３０ａと略平行となるように配置されていると、配線長を短くすることができるので、高速応答に有利となる。
【０１０４】
本実施形態の半導体装置２００においても、実施形態１の半導体装置と同様に、２つ以上の半導体素子を含むスタック構造をしていてもよい。本実施形態の半導体装置では、第１の半導体素子１０１Ａが凹部３５内に配置されているので、スタック構造としても、実施形態１の半導体装置よりも、半導体装置の高さをより低くすることができ薄型化できる。
【０１０５】
図１６に示すように、本実施形態の半導体装置２００では、凹部３５の底面上に金属層３７を配置し、金属層３７の上に第１の半導体素子１０１Ａを配置してもよい。第１の半導体素子１０１Ａを金属層３７の上に配置すると、金属層３７は放熱板として機能するので、第１の半導体素子１０１Ａの放熱性が高まる。
【０１０６】
実施形態１および実施形態２では、第１の半導体素子１０１Ａの第１の素子電極１２ａの表面を含む面の全面が第１のフィルム２０によって覆われているが、第１の半導体素子１０１Ａの第１の素子電極１２ａの表面を含む面の一部が、第１のフィルム２０によって覆われていてもよい。また、図１０に示した例では、第２の半導体素子１０１Ｂの第２の素子電極１２ｂの表面を含む面の全面が第２のフィルム４１によって覆われているが、第２の半導体素子１０１Ｂの第２の素子電極１２ｂの表面を含む面の一部が、第２のフィルム４１によって覆われていてもよい。
【０１０７】
実施形態１および実施形態２では、第１の半導体素子１０１Ａがベアチップである場合について説明したが、半導体素子はベアチップに限定されない。第1の半導体素子１０１Ａは、例えば、チップ・サイズ・パッケージ（ＣＳＰ）構造をしていてもよい。
【０１０８】
また、第１の半導体素子１０１Ａは、典型的には、メモリＩＣチップや、ロジックＩＣチップ、またはシステムＬＳＩチップであるが、発光ダイオード（ＬＥＤ）チップであってもよい。第１の半導体素子１０１ＡとしてＬＥＤチップを用い、第１のフィルム２０が、ＬＥＤが発光する光に対して実質的に透明であると、発光デバイス（半導体装置）を実現できる。
【０１０９】
第１の半導体素子１０１ＡとしてＬＥＤチップを用いる場合に、第１のフィルム２０内に蛍光体が分散されていると、ＬＥＤチップからの出射光と蛍光体から発する光との両方の光を利用した発光デバイスを実現できる。
【０１１０】
実施形態１〜２の半導体装置が白色発光デバイスである場合、第１の半導体素子１０１Ａとして、青色光を出射する青色ＬＥＤチップを用い、第１のフィルム２０に蛍光体を分散させればよい。蛍光体としては、青色光を黄色光に変換する蛍光体を用いればよい。このようにすれば、青色光および黄色光によって白色の光が得られる。この場合、ＬＥＤチップとしては、例えば、窒化ガリウム（ＧａＮ）系材料からなるＬＥＤチップを、蛍光体としては、（Ｙ・Ｓｍ）3（Ａｌ・Ｇａ）5Ｏ12：Ｃｅ、（Ｙ0.39Ｇｄ0.57Ｃｅ0.03Ｓｍ0.01）3Ａｌ5Ｏ12等が好適に用いられる。
【０１１１】
第１の半導体素子１０１Ａとしては、青色ＬＥＤチップの他に、紫外光を発する紫外ＬＥＤチップも用いることができる。この場合、紫外ＬＥＤチップから発生した光により励起して、赤（Ｒ）、緑（Ｇ）および青（Ｂ）の光を発する蛍光体を第１のフィルム２０に分散させれば、白色発光デバイスを実現できる。このように、ＬＥＤチップの種類と蛍光体の種類とを適宜選択することによって、所望の色を発する発光デバイスを実現できる。
【０１１２】
また、配線基板は、ガラス板と透明性の高い導電性材料（例えば、インジウム−スズ系酸化物）を含む配線層とを備えたガラス基板であってもよい。配線基板として、透光性を有するガラス板を用い、第１のフィルムとして、入射光に対して実質的に透明なフィルムを用いれば、第１の半導体素子１０１Ａ側から入射する光を配線基板側に透過させることが可能な、透光性を有する半導体装置を提供できる。また、この場合に、第１の半導体素子１０１ＡとしてＬＥＤチップ等を用いれば、ＬＥＤチップから生じる光を配線基板側に透過させることができる。透光性を有する半導体装置は、例えば、液晶ディスプレイ等の部品として有用であり、バックライトから生じる光を透過させることができる。
【０１１３】
以下、本発明の半導体装置の一例についてさらに具体的に説明するが、本発明の半導体装置は、下記の実施例に限定されない。
【実施例１】
【０１１４】
まず、厚さ０．４ｍｍのガラス−アルミナセラミックからなる配線基板（京セラ株式会社製）を用意した。この配線基板の配線層は、銅層と銅層の上に施された無電解ニッケルめっき層および無電解金めっき層からなる。
【０１１５】
次に、外形４ｍｍ角、厚さ０．１５ｍｍの半導体素子を用意した。この半導体素子を配線基板にダイボンドフィルム（新日鐵化学株式会社製、ＮＥＸ−１３０）を介して接合した。次に、太さ３０μｍの金ワイヤを用いて、半導体素子の素子電極上にバンプを形成した。
【０１１６】
一方、厚さ２５μｍのポリイミドフィルムと、ポリイミドフィルムに接合された厚さ９μｍの銅箔とからなる積層フィルム（新日鐵化学株式会社製）を用意し、上記銅箔を所定の形状にパターニングした。次いで、パターニングされた銅箔に、ニッケルめっきおよび金めっきを施して、ポリイミドフィルムの一方の主面に配線層が形成されたシート状物を形成した。
【０１１７】
次に、半導体素子の素子電極と、配線層を構成する複数の配線のうちの所定の配線の第１端とが重なるように、シート状物を半導体素子上に配置した。次いで、超音波を印加しながら平板ツールでシート状物を加熱および加圧して、半導体素子の素子電極と配線とを電気接続した。
【０１１８】
次に、上記所定の配線の第２端を、配線基板の配線層の所定の位置に重ね合わせた後、配線の第２端と配線層とが接した部分に、超音波ツールを押し当てて、加圧しながら超音波を印加し、上記所定の配線の第２端と、配線基板の配線層とを電気接続した。以上のようにして、半導体装置を得た。
【０１１９】
次に、半導体装置を、温度３０℃、湿度６０％の恒温恒湿槽内に１９２時間放置し、その後、ピーク温度を２６０℃とするリフロー試験を行った。リフロー試験後、素子電極とシート状物の配線との接続部分、配線基板の配線層とシート状物の配線との接続部分に、異常は認められなかった。また、リフロー試験後に、半導体装置を、−６５℃の雰囲気中に３０分間放置し、続いて１５０℃の雰囲気中に３０分間放置するという１サイクルの操作を、１０００回行った後、接続抵抗を測定した。接続抵抗の変動は、１０％以内であり、良好な電気接続が保たれていることが確認できた。
【実施例２】
【０１２０】
配線基板として、深さ約０．１３ｍｍの凹部を有する厚さ０．４ｍｍの４層ガラスエポキシ基板（日立化成工業株式会社製、Ｅ−６７９Ｆ）を用意した。この配線基板の配線層は、厚さ１８μｍの銅層と銅層の上に施された無電解ニッケルめっき層および無電解金めっき層からなる。
【０１２１】
次に、外形４ｍｍ角、厚さ０．１ｍｍの半導体素子を用意した。この半導体素子の素子電極上に、太さ２５μｍの金ワイヤを用いてバンプを形成した。
【０１２２】
一方、厚さ５０μｍの液晶ポリマーフィルムと、液晶ポリマーフィルムに接合された厚さ１２μｍの銅箔とからなる積層フィルム（新日鐵化学株式会社製）を用意し、上記銅箔を所定の形状にパターニングした。次いで、パターニングされた銅箔に、ニッケルめっきおよび金めっきを施して、液晶ポリマーフィルムの一方の主面に配線層が形成されたシート状物を形成した。
【０１２３】
次に、半導体素子の素子電極と、配線層を構成する複数の配線のうちの所定の配線の第１端とが重なるように、シート状物を半導体素子上に配置した。次いで、超音波を印加しながら平板ツールでシート状物を加熱および加圧して、半導体素子の素子電極と配線とを電気的に接続した。
【０１２４】
次に、配線基板の配線層上の所定の位置に、導電性接着剤（ナミックス株式会社製）を印刷した。その後、配線基板の凹部内に半導体素子を収容し、シート状物の所定の配線の第２端を、配線基板の配線層の所定の位置に重ね合わせた。次いで、上記所定の配線の第２端と配線層とが接した部分を、加圧しながら加熱して導電性接着剤を硬化させ、上記所定の配線の第２端と、配線基板の配線層とを電気接続した。以上のようにして、半導体装置を得た。
【０１２５】
次に、半導体装置を、温度３０℃、湿度６０％の恒温恒湿槽内に１９２時間放置し、その後、ピーク温度を２６０℃とするリフロー試験を行った。リフロー試験後、素子電極とシート状物の配線との接続部分、配線基板の配線層とシート状物の配線との接続部分に、異常は認められなかった。また、リフロー試験後に、半導体装置を、−６５℃の雰囲気中に３０分間放置し、続いて１５０℃の雰囲気中に３０分間放置するという１サイクルの操作を、１０００回行った後、接続抵抗を測定した。接続抵抗の変動は、１０％以内であり、良好な電気接続が保たれていることが確認できた。
【産業上の利用可能性】
【０１２６】
本発明によれば、ＷＢ法、ＦＣ法またはＴＡＢ法を採用した半導体装置が抱えていた不都合が軽減された半導体装置を提供できる。例えば、生産性が良い半導体装置を提供できるので、本発明の半導体装置およびその製造方法は有用である。
【図面の簡単な説明】
【０１２７】
【図１Ａ】本発明の実施形態１の半導体装置の一例を模式的に示す断面図
【図１Ｂ】図１Ａの半導体装置を模式的に示す上面図
【図２】図１Ａの半導体装置を模式的に示す斜視図
【図３】本発明の実施形態１の半導体装置の他の例を模式的に示す断面図
【図４Ａ】実施形態１の半導体装置の製造方法の一例を説明する工程断面図
【図４Ｂ】実施形態１の半導体装置の製造方法の一例を説明する工程断面図
【図５Ａ】実施形態１の半導体装置の製造方法の一例を説明する工程断面図
【図５Ｂ】実施形態１の半導体装置の製造方法の一例を説明する工程断面図
【図６Ａ】実施形態１の半導体装置の製造方法の一例を説明する工程断面図
【図６Ｂ】実施形態１の半導体装置の製造方法の一例を説明する工程断面図
【図７】本発明の実施形態１の半導体装置の他の例を模式的に示す断面図
【図８】本発明の実施形態１の半導体装置の他の例を模式的に示す断面図
【図９】本発明の実施形態１の半導体装置の他の例を模式的に示す断面図
【図１０】本発明の実施形態１の半導体装置の他の例を模式的に示す断面図
【図１１Ａ】本発明の実施形態１の半導体装置の他の例を模式的に示す断面図
【図１１Ｂ】本発明の実施形態１の半導体装置の他の例の一部の拡大図
【図１２】本発明の実施形態２の半導体装置の一例を模式的に示す断面図
【図１３】本発明の実施形態２の半導体装置の他の例を模式的に示す断面図
【図１４】本発明の実施形態２の半導体装置の他の例を模式的に示す断面図
【図１５】本発明の実施形態２の半導体装置の他の例を模式的に示す断面図
【図１６】本発明の実施形態２の半導体装置の他の例を模式的に示す断面図
【図１７Ａ】半導体チップとリードフレームとがボンディングワイヤにより接続された状態を説明する上面図
【図１７Ｂ】図１７ＡのＡ−Ａ断面図
【図１８】ＷＢ法を採用した従来の半導体装置の一例を示す断面図
【図１９】ＦＣ法を採用した従来の半導体装置の一例を示す断面図
【図２０】ＴＡＢ法を採用した従来の半導体装置の一例を示した断面図
【図２１】図２０に示した半導体装置を実装基板に実装した状態を説明する断面図
【図２２】ＴＡＢ法を用いた従来の半導体装置の他の例を示す断面図
【図２３】図２２に示した従来の半導体装置を実装基板に実装した状態を説明する断面図
【符号の説明】
【０１２８】
１０１Ａ          第１の半導体素子
１０１Ｂ          第２の半導体素子
１０              第１の素子本体部
１１              第２の素子本体部
１０ａ            第１面
１０ｂ            第２面
１２ａ            第１の素子電極
１２ｂ            第２の素子電極
２０              第１のフィルム
２１              金属層
２２              第１の配線
２４              電磁波遮蔽層
３０１            配線基板
３０              絶縁性基板
３２              第１の配線層
２５              第２の配線層
３６              第３の配線層
３５              凹部
３７              金属層
１００、２００    半導体装置
５０'              シート状物
【図１Ａ】
2006013465.tif 000003
【図１Ｂ】
2006013465.tif 000004
【図２】
2006013465.tif 000005
【図３】
2006013465.tif 000006
【図４Ａ】
2006013465.tif 000007
【図４Ｂ】
2006013465.tif 000008
【図５Ａ】
2006013465.tif 000009
【図５Ｂ】
2006013465.tif 000010
【図６Ａ】
2006013465.tif 000011
【図６Ｂ】
2006013465.tif 000012
【図７】
2006013465.tif 000013
【図８】
2006013465.tif 000014
【図９】
2006013465.tif 000015
【図１０】
2006013465.tif 000016
【図１１Ａ】
2006013465.tif 000017
【図１１Ｂ】
2006013465.tif 000018
【図１２】
2006013465.tif 000019
【図１３】
2006013465.tif 000020
【図１４】
2006013465.tif 000021
【図１５】
2006013465.tif 000022
【図１６】
2006013465.tif 000023
【図１７Ａ】
2006013465.tif 000024
【図１７Ｂ】
2006013465.tif 000025
【図１８】
2006013465.tif 000026
【図１９】
2006013465.tif 000027
【図２０】
2006013465.tif 000028
【図２１】
2006013465.tif 000029
【図２２】
2006013465.tif 000030
【図２３】
2006013465.tif 000031