(57)【要約】  【課題】  印加電圧制御方法が容易で、高耐電力，低歪み等の特性に優れた可変容量コンデンサを提供する。  【解決手段】  一対の容量電極に直流バイアス電圧により誘電率が変化する薄膜誘電体層が挟持された可変容量素子を具備しており、容量−電圧曲線が、容量値が最大となる電圧値における容量軸と平行な直線に対して、非対称である可変容量コンデンサである。印加電圧の制御が容易な可変容量コンデンサすることができる。また、この可変容量素子が複数個直列に接続されているとともに、これら可変容量素子に直流バイアス電圧を印加するバイアスラインが接続されているときには、直流バイアス電圧による容量変化率を最大限に利用して可変することができ、かつ波形歪みや相互変調歪みが小さく、耐電力に優れた可変容量コンデンサとすることができる。【選択図】  図１
2006128302.tif 000002
【特許請求の範囲】
【請求項１】
一対の容量電極に直流バイアス電圧により誘電率が変化する薄膜誘電体層が挟持された可変容量素子を具備しており、容量−電圧曲線が、容量値が最大となる電圧値における容量軸と重なるかまたは平行な直線に対して、非対称であることを特徴とする可変容量コンデンサ。
【請求項２】
前記可変容量素子が複数個直列に接続されているとともに、これら可変容量素子に前記直流バイアス電圧を印加するバイアスラインが接続されていることを特徴とする請求項１記載の可変容量コンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘電損失が小さく高周波動作することができ、直流バイアス電圧の印加により誘電率が変化する薄膜誘電体層を有する可変容量素子を具備した可変容量コンデンサに関するものであり、特に、印加電圧の制御が容易で、高耐電力，低歪み等の特性に優れた可変容量コンデンサに関するものである。
【背景技術】
【０００２】
常誘電体であるチタン酸ストロンチウム（ＳｒＴｉＯ３）薄膜や、強誘電体であるチタン酸ストロンチウムバリウム（（Ｂａ，Ｓｒ）ＴｉＯ３）薄膜は、ＩＣ用誘電体薄膜キャパシタとして従来より使用されているＳｉＯ２薄膜，Ｓｉ３Ｎ４薄膜，Ｔａ２Ｏ５薄膜に比べて誘電率が高く、ＩＣ用誘電体薄膜キャパシタの小面積化に好適な誘電体材料として期待されている。
【０００３】
そして、これらチタン酸ストロンチウムやチタン酸ストロンチウムバリウム等のペロブスカイト構造を有する強誘電体酸化物薄膜を誘電体層として用いて、一対の容量電極である下部電極層と上部電極層との間に所定の電位（制御電圧）を与えて、薄膜誘電体層の誘電率を変化させる可変容量コンデンサが提案されている（例えば、特許文献１を参照。）。
【０００４】
一般にこのような可変容量コンデンサの容量の電圧依存特性は、図11に線図で示すように、容量−電圧曲線が、容量値が最大値となる電圧は通常０Ｖであり、この電圧値における容量軸と重なるかまたは平行な直線（この場合は容量軸と重なる直線）に対して、対称な曲線となることが知られている（例えば、特許文献２を参照。）。なお、図11に示すような容量−電圧曲線を示す線図においては、横軸（電圧軸）は薄膜誘電体層に印加する電圧を、縦軸（容量軸）は容量を表している。
【特許文献１】特開平11−260667号公報
【特許文献２】特開2004−31408号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述のような可変容量コンデンサを、例えば図11に線図で示すように、印加電圧Ｖ１で所望の容量値ＣＶ１とし、印加電圧Ｖ２で所望の容量値ＣＶ２として使用する場合には、印加電圧値を変化させて制御することが必要であった。このため、印加電圧値を変化させるために積分回路等の電圧可変回路が必要になるという問題点があった。しかも、印加電圧値の制御が不十分であれば、所望の容量値を得ることができないため、設計・調整等にも手間が必要で制御も複雑になるという問題点があった。
【０００６】
なお、図11は従来の可変容量コンデンサの容量−電圧曲線（Ｃ−Ｖ曲線）の例を示す線図であり、横軸は印加電圧Ｖを、縦軸は容量Ｃを表わし、特性曲線は容量−電圧特性（Ｃ−Ｖ特性）を示している。
【０００７】
また、上述のような可変容量コンデンサでは、例えば図11に線図で示すように、所望の容量値ＣＶ１〜ＣＶ２を得るためには印加電圧Ｖ１〜Ｖ２が必要であり、印加電圧の電源として電池を用いた場合に電池の電圧が印加電圧Ｖ１より小さいときには、その印加電圧を増加させる昇圧回路が必要であった。その場合は、昇圧回路が印加電圧を制御する回路上にあるため、設計や部品の配置等に調整が必要で制御も複雑になるという問題点があり、近年のこの種の電子部品で要求される小型化に対応できなくなるという問題点があった。
【０００８】
また、上述のような可変容量コンデンサを高周波回路で用いる場合は、可変容量コンデンサには容量可変用の直流バイアス電圧と高周波信号の電圧（高周波電圧）とが同時に印加されることになる。このとき、高周波電圧が高い場合は、高周波電圧によっても可変容量コンデンサの容量が変化するようになる。従って、このような可変容量コンデンサを高周波回路に用いると、高周波電圧による容量変化のため、波形歪みや相互変調歪み等が生じるようになる。この波形歪みや相互変調歪み等を小さくするには、高周波信号による電界強度を下げ、高周波電圧による容量変化を小さくする必要があり、そのためには、薄膜誘電体層の厚みを厚くすることが有効であるが、薄膜誘電体層の厚みを厚くすると直流バイアス電圧による電界強度も小さくなるので、容量変化率も下がってしまうという問題点がある。
【０００９】
またさらに、高周波ではコンデンサには電流が流れやすくなるため、コンデンサを高周波で使用中にはコンデンサの損失抵抗によりコンデンサが発熱し破壊されてしまうことがある。このような耐電力の問題に対しても、薄膜誘電体層の厚みを厚くし、単位体積当たりの発熱量を小さくすることが有効であるが、前述のように単純に薄膜誘電体層の厚みを厚くすると、直流バイアス電圧による電界強度も小さくなるため、直流バイアス電圧による容量変化率も下がってしまうという問題点がある。
【００１０】
本発明は以上のような従来の技術における問題点に鑑みて案出されたものであり、その目的は、印加電圧の制御が容易で、高耐電力，低歪み等の特性に優れた可変容量コンデンサを提供することにある。
【課題を解決するための手段】
【００１１】
本発明の可変容量コンデンサは、一対の容量電極に直流バイアス電圧により誘電率が変化する薄膜誘電体層が挟持された可変容量素子を具備しており、容量−電圧曲線が、容量値が最大となる電圧値における容量軸と重なるかまたは平行な直線に対して、非対称であることを特徴とするものである。
【００１２】
また、本発明の可変容量コンデンサは、上記構成において、前記可変容量素子が複数個直列に接続されているとともに、これら可変容量素子に前記直流バイアス電圧を印加するバイアスラインが接続されていることを特徴とするものである。
【発明の効果】
【００１３】
本発明の可変容量コンデンサによれば、一対の容量電極に直流バイアス電圧により誘電率が変化する薄膜誘電体層が挟持された可変容量素子を具備しており、容量−電圧曲線が、容量値が最大となる電圧値における容量軸と重なるかまたは平行な直線に対して、非対称であることから、直流バイアス電圧の大きさは同じで極性を変えることによっても異なる値の所望の容量値を得ることができる。このため、印加電圧値を変化させるための積分回路等の電圧可変回路や、印加電圧値の制御等を簡略化できるため、設計・調整等の手間も簡略化できて制御も簡単になり、印加電圧の制御が容易となる。
【００１４】
また、本発明の可変容量コンデンサによれば、容量値が最大となる電圧値における容量軸と重ならない平行な直線に対して非対称であるときには、容量値が最大となる電圧値が容量軸より−側にある場合には、より低い電圧値の印加電圧で所望の容量値の変化を得ることができる。したがって、印加電圧の電源として電池を用いた場合に電池の電圧が低くても印加電圧値を増加する昇圧回路が不要となり、このため、印加電圧を変化させるための積分回路等の電圧可変回路や、印加電圧値の制御等を簡略化できるため、設計・調整等の手間も簡略化でき制御も簡単になり、印加電圧の制御が容易となる。
【００１５】
また、後述するように、容量−電圧曲線において容量値が最大となる電圧値が容量軸の−側にある場合にその直流バイアス電圧値を−Ｖｘ／２とし、その電圧値で最大となる容量値をＣ−Ｖｘ／２とすると、その直流バイアス電圧値−Ｖｘ／２で容量軸と平行な直線に対して電圧−容量曲線が非対称であることから、電圧値が０Ｖのときの容量値をＣ０とし、電圧値がＶｘのときの容量値をＣＶｘとし、電圧値Ｖｘの電圧極性を変えたときの電圧値−Ｖｘのときの容量値をＣ−Ｖｘとすることにより、それら４つの電圧値に切り替えることによって得られる容量値はＣ−Ｖｘ／２を最大値としＣＶｘを最小値として、Ｃ−Ｖｘ，Ｃ−Ｖｘ／２，Ｃ０，ＣＶｘとなり、これら４点の容量値はそれぞれ異なる容量値に設定することができるため、印加電圧の簡便な切り替え回路によって異なる所望の容量値に変化させて使うことができる。このため、印加電圧値を変化させるための積分回路等の電圧可変回路や、印加電圧値の制御等を簡略化できるため、印加電圧の制御が容易となる。
【００１６】
また、本発明の可変容量コンデンサによれば、前記可変容量素子が複数個直列に接続されているとともに、これら可変容量素子に前記直流バイアス電圧を印加するバイアスラインが接続されているときには、直流バイアス電圧は可変容量素子にそれぞれ単独に印加されることになるため、直流的には複数の可変容量素子が並列に接続された可変容量コンデンサとなり、各々の可変容量素子に所定の直流バイアス電圧を印加することができるので、これにより、直流バイアス電圧による各々の可変容量素子の容量変化率を最大限に利用することができる。
【００１７】
また、本発明の可変容量コンデンサによれば、前記可変容量素子が複数個直列に接続されているため、可変容量素子に印加される高周波電圧が各々の可変容量素子に分圧されるので、個々の可変容量素子に印加される高周波電圧は分圧されて減少することとなり、これによって、可変容量コンデンサの高周波信号に対する容量変動を小さく抑えることができる。このため、可変容量コンデンサの波形歪みや相互変調歪み等を大幅に抑制することができる。しかも、複数の可変容量素子が高周波的に直列接続されているため、可変容量素子の薄膜誘電体層の膜厚を厚くしたのと同じ効果が得られ、可変容量コンデンサの損失抵抗による単位体積当たりの発熱量を小さくすることができる。この結果、可変容量コンデンサの耐電力を向上させることができる。
【００１８】
また、本発明の可変容量コンデンサによれば、可変容量素子に印加電圧により誘電率が変化する薄膜誘電体層を用いていることによって、可変容量素子として障壁容量を用いた可変容量ダイオードを用いた場合に比べ、高周波でも可変容量コンデンサにおける損失を少なくすることができる。
【００１９】
以上により、本発明によれば、印加電圧の制御が容易な可変容量コンデンサを提供することができる。また、波形歪みや相互変調歪みが小さく、耐電力に優れ安定した可変容量コンデンサを提供することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の可変容量コンデンサについて図面を参照しつつ詳細に説明する。
【００２１】
図１〜図７は、それぞれ本発明の可変容量コンデンサの実施の形態の例を示すものであり、図１は、本発明の可変容量コンデンサの実施の形態の一例における、電圧値が０Ｖで容量値が最大である非対称な容量−電圧曲線（Ｃ−Ｖ曲線）を有する場合の例を示す線図である。また、図２は、本発明の可変容量コンデンサの実施の形態の他の例における、容量値が−側の直流バイアス電圧値で最大となり、かつその直流バイアス電圧値における容量軸と平行な直線に対して非対称な容量−電圧曲線（Ｃ−Ｖ曲線）を有する場合の例を説明する線図である。また、図３は、本発明の可変容量コンデンサの実施の形態のさらに他の例における、容量値が直流バイアス電圧値−Ｖｘ／２で最大となり、かつその直流バイアス電圧値−Ｖｘ／２における容量軸と平行な直線に対して非対称な容量−電圧曲線（Ｃ−Ｖ曲線）を有する場合の例を説明する線図である。これら図１〜図３において、横軸は直流バイアス電圧の電圧値Ｖを、縦軸は容量値Ｃを表わし、特性曲線はＣ−Ｖ曲線を示している。
【００２２】
そして、図４は、５個の可変容量素子が直列に接続されている可変容量コンデンサの等価回路図である。また、図５〜図７は、５つの可変容量素子を有する可変容量コンデンサの例を示すものであり、図５は透視状態の平面図、図６は作製途中の状態を示す平面図、図７は図５のＡ−Ａ’線断面図である。
【００２３】
図１に示す例の容量−電圧曲線において、Ｃ０Ｖは直流バイアス電圧が０Ｖのときの容量値であり、Ｃ＋Ｖ１は直流バイアス電圧が＋Ｖ１のときの容量値であり、Ｃ−Ｖ１は直流バイアス電圧が−Ｖ１のときの容量値である。ここで、＋Ｖ１と−Ｖ１とは、大きさが等しく極性が逆である。この例の本発明の可変容量コンデンサによれば、Ｃ−Ｖ曲線が容量軸と重なる直線に対して非対称であることから、直流バイアス電圧をＯＦＦ（０Ｖ）とするのと、同じ大きさの電圧値で極性を例えばスイッチ等で切り替えて＋Ｖまたは−Ｖとするのとだけで、Ｃ０ＶとＣ＋Ｖ１とＣ−Ｖ１との３つの容量値を得ることができる。すなわち、本発明の可変容量コンデンサによれば、容量を可変とするために印加電圧を変化させるための積分回路等の電圧可変回路や、印加電圧の制御等を簡略化できるため、設計・調整等の手間も簡略化でき制御も簡単になり、印加電圧の制御が容易となる。
【００２４】
次に、図２に示す例の容量−電圧曲線において、Ｃ０Ｖは直流バイアス電圧が０Ｖの場合の容量値であり、ＣＶ１は直流バイアス電圧がＶ１の場合の容量値であり、ＣＶ２は直流バイアス電圧がＶ２の場合の容量値である。また、破線の特性曲線は図１に示す例と同じくＣ−Ｖ曲線が容量軸と重なる直線に対して非対称である場合を示しており、実線の特性曲線はＣ−Ｖ曲線が電圧値の−側で容量軸と平行な直線に対して非対称であるこの例のものを示している。図２に示すように、容量値が０Ｖで最大となるものに比べて容量値が−側の電圧値で最大となる場合には、直流バイアス電圧がＶ１のときの容量値ＣＶ１をより低い電圧値のＶ１’において得ることができ、直流バイアス電圧がＶ２のときの容量値ＣＶ２もより低い電圧値のＶ２’において得ることができる。すなわち、この例によれば、図１に示す例と同様に直流バイアス電圧の電圧値をスイッチ等で切り替えるだけでそれに応じた異なる容量値を得ることができるものであるとともに、同じ容量値の変化をより低い直流バイアス電圧で得ることができるものとなる。すなわち、印加電圧のための電源の電圧が低い場合に印加電圧を増加するための昇圧回路および変化させるための積分回路等の電圧可変回路が不要となり、印加電圧の制御等を簡略化できるため、設計・調整等の手間も簡略化でき制御も簡単になり、印加電圧の制御が容易となる。
【００２５】
また、逆に容量値が＋側の電圧値で最大となる場合には、印加電圧のための電源の電圧が高い場合に印加電圧を減少させるための降圧回路や制御回路等を不要とし、あるいは簡略化することもできる。
【００２６】
次に、図３に示す例においては、図２に示した例と同様の容量−電圧曲線において、所定の直流バイアス電圧値、例えば−側の−Ｖｘ／２で容量値が最大となる場合にその容量値をＣ−Ｖｘ／２としており、容量−電圧曲線がこの直流バイアス電圧値−Ｖｘ／２で容量軸と平行な直線に対して非対称であるので、電圧値が０Ｖのときの容量値をＣ０とし、電圧値がＶｘのときの容量値をＣＶｘとし、それに対して電圧極性を変えた電圧値−Ｖｘのときの容量値をＣ−Ｖｘとすると、それら４点の電圧値に切り替えて得られる容量値は電圧値が０Ｖのときも可変容量の容量値として利用してＣ−Ｖｘ，Ｃ−Ｖｘ／２，Ｃ０およびＣＶｘとなり、４点でそれぞれ異なる容量値を得ることができるため、図１に示す例と同様にスイッチ等により電圧値を切り替えることによって、異なる所望の容量値を得ることができる。したがって、この例の本発明の可変容量コンデンサによっても、印加電圧を変化させるための積分回路等の電圧可変回路や、印加電圧の制御等を簡略化できるため、設計・調整等の手間も簡略化でき制御も簡単になり、印加電圧の制御が容易となる。
【００２７】
なお、この例において電圧値として、容量値が最大となる直流バイアス電圧値を−Ｖｘ／２として、この値およびＶｘ，０および−Ｖｘを選んだのは、容量値が最大となる直流バイアス電圧値を−Ｖｘ／２とおくことにより、容量−電圧曲線がその電圧値における容量軸と平行な直線に対して非対称であることから、以上の４点の電圧値における容量値として異なる容量値を確実かつ容易に得ることができるためであり、このように設定することで、設定のための制御が容易な４点の直流バイアス電圧値に切り替えることによって異なる４値の容量値が確実かつ容易に得ることができるものとなる。
【００２８】
図４に示す等価回路図において、Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５は可変容量素子（第１の可変容量素子Ｃ１，第２の可変容量素子Ｃ２，第３の可変容量素子Ｃ３，第４の可変容量素子Ｃ４，第５の可変容量素子Ｃ５）であり、各々の絶縁抵抗はＲｃ１，Ｒｃ２，Ｒｃ３，Ｒｃ４，Ｒｃ５となっている。また、Ｂ11，Ｂ12は少なくとも抵抗成分を含む第１バイアスライン（図では、抵抗成分Ｒ11，Ｒ12を含むものを示す。）であり、Ｂ21，Ｂ22は少なくとも抵抗成分を含む第２バイアスライン（図では、抵抗成分Ｒ21，Ｒ22を含むものを示す。）である。また、図４では、高周波信号および直流バイアスは共通端子となっており、符号Ｉは入力端子、符号Ｏは出力端子を表わす。
【００２９】
そして、第１の可変容量素子Ｃ１の入力側端子部と、第２の可変容量素子Ｃ２−第３の可変容量素子Ｃ３の直列接続点、第４の可変容量素子Ｃ４−第５の可変容量素子Ｃ５の直列接続点との間に、抵抗成分Ｒ11，Ｒ12を有する第１バイアスラインＢ11，Ｂ12をそれぞれ設けている。
【００３０】
また、第５の可変容量素子Ｃ５の出力側端子部と、第３の可変容量素子Ｃ３−第４の可変容量素子Ｃ４の直列接続点、第１の可変容量素子Ｃ１−第２の可変容量素子Ｃ２の直列接続点との間に、抵抗成分Ｒ21，Ｒ22を有する第２バイアスラインＢ21，Ｂ22をそれぞれ設けている。
【００３１】
このような構成の可変容量コンデンサＣｔにおいては、可変容量コンデンサＣｔの入力端子Ｉと出力端子Ｏとの間には、高周波信号が、直列接続された可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５を介して流れることになる。このとき、第１バイアスラインＢ11，Ｂ12および第２バイアスラインＢ21，Ｂ22の抵抗成分Ｒ11，Ｒ12およびＲ21，Ｒ22は、可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５の高周波信号の周波数領域でのインピーダンスに対して大きなインピーダンス成分となっており、高周波帯のインピーダンスに悪影響を与えない。
【００３２】
また、第１の可変容量素子Ｃ１の容量成分を制御するバイアス電圧は、バイアス端子Ｖ１からインダクタンスＬを介して供給され、第１の可変容量素子Ｃ１を介してバイアス端子Ｖ２（図ではグランド）に流れる。この第１の可変容量素子Ｃ１に印加される直流バイアス電圧に応じて、第１の可変容量素子Ｃ１は所定の誘電率となり、その結果、所望の容量成分が得られることになる。第２〜第５の可変容量素子Ｃ２，Ｃ３，Ｃ４，Ｃ５についても、これらは第１バイアスラインＢ11，Ｂ12および第２バイアスラインＢ21，Ｂ22を介して直流的に並列接続されているので、同様に直流的に同じ大きさのバイアス電圧が印加され、所定の容量成分を得ることができる。
【００３３】
その結果、第１〜第５の可変容量素子Ｃ１〜Ｃ５の容量を所望の値に制御するための直流バイアス信号を、安定してそれぞれ別々に第１〜第５の可変容量素子Ｃ１〜Ｃ５に供給することができ、バイアス信号の印加による第１〜第５の可変容量素子Ｃ１〜Ｃ５の薄膜誘電体層における誘電率を所望通りに変化させることができ、よって容量成分の制御が容易な可変容量コンデンサＣｔとなっている。
【００３４】
また、第１〜第５の可変容量素子Ｃ１〜Ｃ５に入力される高周波信号は、抵抗成分Ｒ11，Ｒ12，Ｒ21，Ｒ22が第１〜第５の可変容量素子Ｃ１〜Ｃ５の高周波信号の周波数領域でのインピーダンスに対して大きなインピーダンス成分となっていることから、第１バイアスラインＢ11，Ｂ12および第２バイアスラインＢ21，Ｂ22を介して漏れることがない。これによっても、バイアス電圧が安定して第１〜第５の可変容量素子Ｃ１〜Ｃ５に独立に印加されるようになっており、その結果、直流バイアス電圧による各々の可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５の容量変化率を最大限に利用することができるものとなっている。
【００３５】
つまり、可変容量コンデンサＣｔにおいては、Ｎ個（Ｎは２以上の整数）、ここでは５個の可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５は、高周波的には直列接続された可変容量素子と見ることができる。
【００３６】
従って、これら直列接続された第１〜第５の可変容量素子Ｃ１〜Ｃ５に印加される高周波電圧は各々の可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５に分圧されるので、個々の可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５に印加される高周波電圧は減少することとなる。このことから、高周波信号に対する容量変動は小さく抑えることができ、波形歪みや相互変調歪み等を抑制することができる。
【００３７】
また、第１〜第５の可変容量素子Ｃ１〜Ｃ５を直列接続したことにより、高周波的には可変容量素子の薄膜誘電体層の層厚を厚くしたのと同じ効果があり、可変容量コンデンサＣｔの損失抵抗による単位体積当りの発熱量を小さくすることができ、耐電力を向上することができる。
【００３８】
なお、図４に示す可変容量コンデンサＣｔのように奇数個の可変容量素子を用いるときには、可変容量コンデンサＣｔの信号端子とバイアス端子とを共通にすることができ、一般のコンデンサと同等に扱うことができるものとなる。
【００３９】
次に、本発明の可変容量コンデンサＣｔの作製方法の例について説明する。
【００４０】
図５は本発明の可変容量コンデンサＣｔについて、５つの可変容量素子Ｃ１〜Ｃ５を有する可変容量コンデンサＣｔの例を示す透視状態の平面図であり、図６は図５に示す可変容量コンデンサＣｔの作製途中の状態を示す平面図であり、図７は図５に示す可変容量コンデンサＣｔのＡ−Ａ’線断面図である。
【００４１】
図５〜図７において、１は支持基板、２は下部電極層、31，32，33，34は導体ライン、４は薄膜誘電体層、５は上部電極層、61，62，63，64は薄膜抵抗、７は絶縁層、８は引き出し電極層、９は保護層、10は半田拡散防止層である。なお、この半田拡散防止層10と半田端子部111および112とで、それぞれ第１信号端子（入力端子）および第２信号端子（出力端子）を構成している。
【００４２】
支持基板１は、アルミナセラミックス等のセラミック基板や、サファイア等の単結晶基板等である。この支持基板１の上に下部電極層２，薄膜誘電体層４および上部電極層５を順次、支持基板１のほぼ全面に成膜する。これら各層の成膜終了後、上部電極層５，薄膜誘電体層４および下部電極層２を順次、所定の形状にエッチングする。
【００４３】
下部電極層２は、薄膜誘電体層４の形成に高温スパッタリングが必要となるため、その高温に耐えられるように高融点であることが必要である。具体的には、Ｐｔ，Ｐｄ等の金属材料から成るものである。この下部電極層２も、高温スパッタリングで形成される。さらに、下部電極層２は、高温スパッタリングによる形成後に、薄膜誘電体層４のスパッタリング温度である600〜900℃へ加熱され、薄膜誘電体層４のスパッタリング開始まで一定時間保持することにより、平坦な層となる。
【００４４】
下部電極層２の厚みは、第２信号端子から第５の可変容量素子Ｃ５までの抵抗成分や、第１の可変容量素子Ｃ１から第２の可変容量素子Ｃ２、第３の可変容量素子Ｃ３から第４の可変容量素子Ｃ４までの抵抗成分および下部電極層２との連続性を考慮した場合には厚い方が望ましいが、支持基板１との密着性を考慮した場合には相対的に薄い方が望ましく、両方を考慮して決定される。具体的には、0.1μｍ〜10μｍである。下部電極層２の厚みが0.1μｍよりも薄くなると、下部電極層２自身の抵抗が大きくなるほか、下部電極層２の連続性が確保できなくなる可能性がある。一方、10μｍより厚くすると、内部応力が大きくなって、支持基板１との密着性が低下したり、支持基板１の反りを生じたりするおそれがある。
【００４５】
薄膜誘電体層４は、少なくともＢａ，Ｓｒ，Ｔｉを含有するペロブスカイト型酸化物結晶から成る高誘電率の誘電体層であることが好ましい。この薄膜誘電体層４は、下部電極層２の表面（上面）に形成されている。例えば、ペロブスカイト型酸化物結晶が得られる誘電体材料をターゲットとして、スパッタリング法による成膜を所望の厚みになるまで行なう。このとき、基板温度を高く、例えば600℃以上の高温スパッタリングを行なうことにより、スパッタリング後の熱処理を行なうことなく、高誘電率で容量変化率の大きい、低損失の薄膜誘電体層４を得ることができる。
【００４６】
上部電極層５の材料としては、この層の抵抗を下げるため、抵抗率の小さなＡｕが望ましい。薄膜誘電体層４との密着性向上のためには、Ｐｔ等を密着層として用いてもよい。この上部電極層５の厚みは0.1μｍ〜10μｍとなっている。この厚みの下限については、下部電極層２と同様に、上部電極層５自身の抵抗を考慮して設定される。また、厚みの上限については、薄膜誘電体層４との密着性を考慮して設定される。
【００４７】
バイアスラインＢ11は、導体ライン32，33および薄膜抵抗61から構成されており、第１の可変容量素子Ｃ１の入力端部である第１バイアス端子（第１信号端子と共用）から第２の可変容量素子Ｃ２と第３の可変容量素子Ｃ３との接続点、すなわち、第２の可変容量素子Ｃ２の上部電極層５と第３の可変容量素子Ｃ３の上部電極層５とを接続する引き出し電極層８との間に設けられている。同様に、バイアスラインＢ12は、導体ライン32，34および薄膜抵抗62から構成され、第１バイアス端子から第４の可変容量素子Ｃ４と第５の可変容量素子Ｃ５との接続点との間に設けられている。
【００４８】
バイアスラインＢ21は、導体ライン31と薄膜抵抗63とから構成されており、第３の可変容量素子Ｃ３と第４の可変容量素子Ｃ４との接続点、すなわち、第３の可変容量素子Ｃ３および第４の可変容量素子Ｃ４の共通的な下部電極層２と、第５の可変容量素子Ｃ５の出力端部である第２バイアス端子（第２信号端子と共用）との間に設けられている。同様に、バイアスラインＢ22は、導体ライン31と薄膜抵抗64とから構成され、第１の可変容量素子Ｃ１と第２の可変容量素子Ｃ２との接続点と、第２バイアス端子との間に設けられている。
【００４９】
この導体ライン31，32，33，34は、上述の下部電極層２，薄膜誘電体層４および上部電極層５を形成した後、新たに成膜することによって形成することができる。その際には、既に形成した下部電極層２，薄膜誘電体層４および上部電極層５を保護するために、リフトオフ法を用いることが望ましい。また、これら導体ライン31〜34は、下部電極層２のパターニングの際に、同時にこれら導体ライン31〜34も形成するようにパターニングを行なうことによっても形成することができる。
【００５０】
この導体ライン31〜34の材料としては、バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗値のばらつきを抑制するために、低抵抗であるＡｕが望ましいが、薄膜抵抗61，62，63，64，65，66の抵抗が十分に高いので、Ｐｔ等を用いて、下部電極層２と同じ材料および同じ工程で形成してもよい。
【００５１】
次に、第１および第２バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22を構成する薄膜抵抗61〜66の材料としては、タンタル（Ｔａ）を含有し、かつその比抵抗が１ｍΩ・ｃｍ以上であるものが望ましい。具体的な材料としては、窒化タンタル（ＴａＮ）やＴａＳｉＮ，Ｔａ−Ｓｉ−Ｏを例示することができる。例えば、窒化タンタルの場合であれば、Ｔａをターゲットとして、窒素を加えてスパッタリングを行なうリアクティブスパッタリング法により、所望の組成比および抵抗率の薄膜抵抗61〜64を成膜することができる。
【００５２】
このスパッタリングの条件を適宜選択することにより、膜厚が40ｎｍ以上で、比抵抗が１ｍΩ・ｃｍ以上の薄膜抵抗61〜64を形成することができる。さらに、スパッタリングの終了後、レジストを塗布して所定の形状に加工した後、反応性イオンエッチング（ＲＩＥ）等のエッチングプロセスを行なうことにより、簡便にパターニングすることができる。
【００５３】
可変容量コンデンサＣｔを周波数１ＧＨｚで使用し、第１〜第５の可変容量素子Ｃ１〜Ｃ５の容量を５ｐＦとした場合には、この周波数の１／10（100ＭＨｚ）からインピーダンスに悪影響を与えないように薄膜抵抗61〜64を第１〜第５の可変容量素子Ｃ１〜Ｃ５の100ＭＨｚでのインピーダンスの10倍以上の抵抗値に設定するものとすると、必要な第１および第２バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗値は、約3.2ｋΩ以上であればよい。可変容量コンデンサＣｔにおける薄膜抵抗61〜66の比抵抗率は１ｍΩ・ｃｍ以上として、第１および第２バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗値として10ｋΩを得る場合であれば、薄膜抵抗61〜64のアスペクト比（長さ／幅）は、膜厚を50ｎｍとしたとき、50以下とできるため、素子形状を大きくすることなく実現可能なアスペクト比を有する薄膜抵抗61〜64となる。
【００５４】
これら薄膜抵抗61〜64を含む第１および第２バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22は、支持基板１上に直接形成されている。これにより、第１〜第５の可変容量素子Ｃ１〜Ｃ５上に形成する際に必要となる、下部電極層２，上部電極層４および引き出し電極層８との絶縁を確保するための絶縁層が不要となり、第１〜第５の可変容量素子Ｃ１〜Ｃ５を構成する層の数を低減することが可能となる。さらに、高抵抗の薄膜抵抗61〜64を用いることにより、形状を大きくすることなく、可変容量コンデンサＣｔを作製することができる。
【００５５】
次に、絶縁層７は、この上に形成する引き出し電極層８と下部電極層２との絶縁を確保するために必要である。さらに、この絶縁層７は、第１および第２バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22を被覆しており、薄膜抵抗61〜64が酸化されるのを防止できるため、第１および第２バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗値を経時的に一定とすることができ、これにより信頼性を向上させることができる。絶縁層７の材料は、耐湿性を向上させるために、窒化ケイ素および酸化ケイ素の少なくとも１種類より成るものとするとよい。これらは、被覆性を考慮して、化学気相堆積（ＣＶＤ）法等により成膜することが望ましい。
【００５６】
また、絶縁層７は、通常のレジストを用いるドライエッチング法等により、所望の形状に加工することができる。そして、絶縁層７には、薄膜抵抗61，62と引き出し電極層８との接続を確保するために導体ライン33，34に到達する貫通孔を設けている。その他でこの絶縁層７から露出させる部位としては、上部電極層４および半田端子部111，112のみとしておくことが、耐湿性向上の観点から好ましい。
【００５７】
次に、引き出し電極層８は、第１の可変容量素子Ｃ１の上部電極層５と一方の端子形成部111とを接続するとともに、または上部電極層５同士を連結させて、第２の可変容量素子Ｃ２と第３の可変容量素子Ｃ３と、第４の可変容量素子Ｃ４と第５の可変容量素子Ｃ５との各々を直列接続するものである。さらに、可変容量素子Ｃ２とＣ３と、Ｃ４とＣ５との各々にまたがる引き出し電極層８は、絶縁層７の貫通孔を通ってそれぞれ導体ライン33，34と接続している。この引き出し電極層８の材料としては、Ａｕ，Ｃｕ等の低抵抗な金属を用いることが望ましい。また、引き出し電極層８に対する絶縁層７との密着性を考慮して、Ｔｉ，Ｎｉ等の密着層を使用してもよい。
【００５８】
次に、半田端子部111，112を露出させて全体を被覆するように、保護層９を形成する。保護層９は、第１の可変容量素子Ｃ１を始めとする可変容量コンデンサＣｔの構成部材を機械的に保護するほか、薬品等による汚染から保護するためのものである。ただし、この保護層９の形成時には、半田端子部111，112を露出するようにする。保護層９の材料としては、耐熱性が高く、段差に対する被覆性が優れたものが良く、具体的には、ポリイミド樹脂やＢＣＢ（ベンゾシクロブテン）樹脂等を用いる。これらは、樹脂原料を塗布した後、所定の温度で硬化させることにより形成される。
【００５９】
半田拡散防止層10は、半田端子部111，112形成の際のリフローや実装の際に、半田端子部111，112の半田の下部電極層２への拡散を防止するために形成する。この半田拡散防止層10の材料としては、Ｎｉが好適である。また、半田拡散防止層10の表面には、半田濡れ性を向上させるために、半田濡れ性の高いＡｕ，Ｃｕ等を0.1μｍ程度形成する場合もある。
【００６０】
最後に、半田端子部111，112を形成する。これは、可変容量コンデンサＣｔの外部の配線基板への実装を容易にするために形成する。これら半田端子部111，112は、半田端子部111，112に所定のマスクを用いて半田ペーストを印刷後、リフローを行なうことにより形成するのが一般的である。
【００６１】
以上述べた可変容量コンデンサＣｔによれば、下部電極層２とその上に形成された薄膜誘電体層４との界面の状態および薄膜誘電体層４の上に形成された上部電極層５との間の界面の状態は微視的には異なるため仕事関数が異なり、直流バイアス電圧を印加した場合には、その極性に依存してリーク電流特性が異なる。さらに、下部電極層２と上部電極層５とが異なる材料により形成した場合には、下部電極層２の薄膜誘電体層４に対する仕事関数と、上部電極層５の薄膜誘電体層４に対する仕事関数とが異なるため、下部電極層２または上部電極層５のどちらから電子を放出してリーク電流が発生しているかによってリーク電流の大きさが異なる。すなわち、直流バイアス電圧の極性によりリーク電流が異なることとなる。
【００６２】
また、以上述べた可変容量コンデンサＣｔにおいては、下部電極層２と上部電極層５には、常に逆極性の直流バイアス電圧が印加される。つまり、下部電極層２には常に正（負）の直流バイアス電圧が、上部電極層５には常に負（正）の直流バイアス電圧が印加されるため、直流バイアス電圧の極性によりリーク電流特性が異なる。また、各可変容量素子Ｃ１〜Ｃ５の直流バイアス電圧の極性によるリーク電流特性も異なる。
【００６３】
さらに、可変容量素子のリーク電流特性に対してバイアスラインに流れる電流を小さくすることで、可変容量コンデンサＣｔに印加された直流バイアス電圧は、バイアスラインと可変容量素子とに分圧される。すなわち、各可変容量素子に印加される電圧は、バイアスラインの抵抗が一定の場合には、可変容量素子のリーク電流特性に依存する。本発明の可変容量コンデンサＣｔでは、可変容量素子のリーク電流特性は、直流バイアス電圧の極性より異なることから、可変容量コンデンサＣｔに印加された直流バイアス電圧のうち、可変容量素子に印加される電圧の割合が極性により異なるため、可変容量コンデンサＣｔの容量−電圧曲線が、容量値が最大となる電圧値における容量軸と平行な直線に対して、非対称となる。
【００６４】
以上述べた可変容量コンデンサＣｔによれば、第１および第２バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22もしくはその一部に、窒化タンタルを含有し、かつ比抵抗が１ｍΩ・ｃｍ以上の薄膜抵抗61〜64を用いることにより、薄膜抵抗61〜64のアスペクト比を低減して可変容量コンデンサＣｔの小型化を実現している。さらには、第１および第２バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22を支持基板１上に直接形成することにより、第１の可変容量素子Ｃ１等の各素子を構成する層の数が低減されている。また、各素子を構成する各導体層や誘電体層等の形成工程を共通化できるため、構造が比較的複雑であるにもかかわらず、非常に簡単に形成することができる。
【００６５】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を加えることは何ら差し支えない。例えば、可変容量コンデンサＣｔを可変容量素子１個とバイアスラインとで構成したり、インダクタンスＬを抵抗に置換えバイアスラインと同機能とした構成にしたりしても構わない。
【実施例】
【００６６】
次に、本発明の可変コンデンサをより具体化した実施例について説明する。実施例として、図５〜図７に示す可変容量コンデンサを例にとり説明する。
【００６７】
第１〜第５の可変容量素子Ｃ１〜Ｃ５のそれぞれの容量値を５ｐＦとし、可変容量コンデンサＣｔの容量値としては１ｐＦとなるようにした。
【００６８】
支持基板１としてサファイアのＲ基板上に、下部電極層２としてＰｔを基板温度700℃でスパッタリング法にて成膜した。薄膜誘電体層４としては、（ＢａｘＳｒ１−ｘ）ＴｉｙＯ３（０≦ｘ≦１，０≦ｙ≦１）からなるターゲットを用い、基板温度は600℃で、同一バッチでスパッタリング法にて成膜した。
【００６９】
次に、その上に上部電極層５としてＰｔを同一バッチでスパッタリング法にて成膜した。次に、フォトレジストを塗布し、フォトリソグラフィの手法によりこのフォトレジストを所定の形状に加工した後、ＥＣＲ装置により上部電極層５を所定の形状にエッチングした。その後、同様に薄膜誘電体層４および下部電極層２を所定の形状にエッチングした。下部電極層２の形状は、導体ライン31〜34を含むものとした。
【００７０】
次に、薄膜抵抗61〜64として、窒化タンタルをスパッタリング法にて100℃で成膜した。スパッタリング後、フォトレジストをフォトリソグラフィにより所定の形状に加工した後、ＲＩＥ装置を用いてエッチングを行ない薄膜抵抗61〜64を所定の形状に加工して、フォトレジストの層を除去した。
【００７１】
また、窒化タンタルよりなる薄膜抵抗61〜64の抵抗値については、同条件で別途作製して測定した可変容量素子のリーク電流特性（絶縁抵抗値）を考慮して、2.5ＭΩになるようにシート抵抗値170ｋΩ／ｓｑ，アスペクト比15で設計した。
【００７２】
次に、絶縁層７として、ＳｉＯ２膜をＴＥＯＳガスを原料とするＣＶＤ法により成膜した。次に、フォトレジストを塗布し、フォトリソグラフィの手法によりこのフォトレジストを所定の形状に加工した後、絶縁層７に対してＲＩＥ装置により所定の形状にエッチングを行なった。
【００７３】
次に、引き出し電極層８として、ＰｔおよびＡｕをスパッタリング法にて成膜し、同様にして所定の形状に加工した。
【００７４】
最後に、保護層９，半田拡散防止層10，半田端子部111，112を順次形成した。保護層９にはポリイミド樹脂を、半田拡散防止層10にはＮｉをそれぞれ用いた。
【００７５】
上記のようにして得られた本発明の可変容量コンデンサＣｔのリーク電流特性を図８に線図で示す。図８において、横軸は可変容量コンデンサＣｔへの印加電圧（単位：Ｖ）を、横軸はリーク電流の対数値（単位：Ａ）を表している。なお、図中の1.0E-12とは、10−１２すなわち１ｐ（ピコ）を表す。
【００７６】
図８に示す結果より、この本発明の可変容量コンデンサＣｔのリーク電流特性は、印加電圧の極性に依存し、リーク電流軸に対し非対称となっていることが確認された。このことから、可変容量コンデンサＣｔに印加された電圧のうち、第１〜第５の可変容量素子Ｃ１〜Ｃ５に印加される電圧の割合が極性により異なっていると予想された。
【００７７】
次に、本発明の可変容量コンデンサＣｔをインピーダンスアナライザ（アジレント社製、型番Ｅ4991Ａ）により測定した結果を図９に線図で示す。図９はこの本発明の可変容量コンデンサＣｔの実施例におけるＣ−Ｖ特性を示す線図であり、横軸は可変容量コンデンサＣｔへの印加電圧（単位：Ｖ）を、縦軸は容量値（単位：ｐＦ）を表し、特性曲線は容量値の電圧依存特性を示している。
【００７８】
図９に示す結果においては、本発明の可変容量コンデンサＣｔのＣ−Ｖ特性は、容量値が最大となる電圧値が０Ｖであり、その電圧値における容量軸と重なる直線に対して非対称となっており、図８の結果より予想したように、第１〜第５の可変容量素子Ｃ１〜Ｃ５に印加される電圧の割合が極性により異なっていることを反映している。
【００７９】
そして、図９に示す結果より、電圧値が０Ｖの場合に容量値が最大値1.0ｐＦとなり、容量軸に重なる直線（すなわち容量軸）に対して非対称な特性となっており、電圧値（＋Ｖ１）が＋３Ｖの場合に容量値が0.6ｐＦとなり、電圧値（−Ｖ１）が−３Ｖの場合に容量値が0.7ｐＦとなっており、直流バイアス電圧をＯＦＦ（０Ｖ）および±３Ｖの極性を切り替えるだけの３点にすることで、Ｃ０Ｖ＝1.0ｐＦ，Ｃ−Ｖ１＝0.7ｐＦ，Ｃ＋Ｖ１＝0.6ｐＦの３つの容量値を容易に得ることができることを確認した。
【００８０】
次に、上記と同様にして作製した本発明の可変容量コンデンサＣｔにおいて、窒化タンタルよりなる薄膜抵抗61〜66の膜厚を約0.05μｍとし、シート抵抗値を別途測定した結果が約45ｋΩ／ｓｑであるものとした。これにより、薄膜抵抗61〜66の比抵抗は約0.2Ω・ｃｍとなった。さらに、アスペクト比は15としたので、薄膜抵抗61〜66の抵抗値は約620ｋΩであると予測された。
【００８１】
この本発明の可変容量コンデンサＣｔをインピーダンスアナライザ（アジレント社製、型番Ｅ4991Ａ）により測定した結果を、図10に線図で示す。図10はこの本発明の可変容量コンデンサＣｔの実施例におけるＣ−Ｖ特性を示す線図であり、横軸は可変容量コンデンサＣｔへの印加電圧（applied voltage）（単位：Ｖ）を、縦軸は容量値（capacitance）（単位：ｐＦ）を表し、特性曲線は容量値の電圧依存特性を示している。
【００８２】
そして、図10に示す結果より、直流バイアス電圧が−0.4Ｖのときに容量値の最大値2.05ｐＦが得られ、＋２Ｖの場合に1.31ｐＦとなり、−２Ｖの場合に1.40ｐＦとなっており、０Ｖの場合は2.03ｐFが得られた。これより、これら４点の直流バイアス電圧に切り替えることによってＣ-0.4Ｖ＝2.05ｐＦ，Ｃ−Ｖ１＝1.40ｐＦ，Ｃ＋Ｖ１＝1.31ｐＦ，Ｃ０Ｖ＝2.03ｐＦの４点の容量値を得ることができ、容量値が所定の直流バイアス電圧値で最大となり、かつその直流バイアス電圧値で容量軸と平行な直線に対して、容量−電圧曲線が非対称な特性となっていることを確認した。
【００８３】
以上のような本発明の実施例により、本発明の可変容量コンデンサが、印加電圧の制御が容易で、かつ高周波信号による容量変化率は小さく、相互変調歪みが小さく、耐電力等に優れた可変容量コンデンサであることを確認できた。
【図面の簡単な説明】
【００８４】
【図１】本発明の可変容量コンデンサの実施の形態の一例における、０Ｖで容量値が最大である非対称な容量−電圧曲線（Ｃ−Ｖ曲線）を示す図である。
【図２】本発明の可変容量コンデンサの実施の形態の他の例における、容量値が−側の直流バイアス電圧値で最大となり、かつその直流バイアス電圧値における容量軸と平行な直線に対して非対称な容量−電圧曲線（Ｃ−Ｖ曲線）を有する場合の例を説明する線図である。
【図３】本発明の可変容量コンデンサの実施の形態のさらに他の例における、容量値が直流バイアス電圧値−Ｖｘ／２で最大となり、かつその直流バイアス電圧値−Ｖｘ／２における容量軸と平行な直線に対して非対称な容量−電圧曲線（Ｃ−Ｖ曲線）を有する場合の例を説明する線図である。
【図４】５個の可変容量素子が直列に接続されている可変容量コンデンサの実施の形態の一例の等価回路図である。
【図５】５つの可変容量素子が直列に接続されている可変容量コンデンサの実施の形態の一例を示す透視状態の平面図である。
【図６】図５に示す可変容量コンデンサの作製途中の状態を示す平面図である。
【図７】図５のＡ−Ａ’線断面図である。
【図８】本発明の可変容量コンデンサのリーク電流の印加電圧特性の例を示す線図である。
【図９】本発明の可変容量コンデンサの容量−電圧曲線（Ｃ−Ｖ曲線）の例を示す線図である。
【図１０】本発明の可変容量コンデンサの容量−電圧曲線（Ｃ−Ｖ曲線）の例を示す線図である。
【図１１】従来の可変容量コンデンサの容量−電圧曲線（Ｃ−Ｖ曲線）の例を示す図である。
【符号の説明】
【００８５】
１・・・支持基板
２・・・下部電極層
31、32、33、34・・・導体ライン
４・・・薄膜誘電体層
５・・・上部電極層
61、62、63、64・・・薄膜抵抗
７・・・絶縁層
８・・・引き出し電極層
９・・・保護層
10・・・半田拡散防止層
111、112、113、114・・・半田端子部
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５・・・可変容量素子
Ｃｔ・・・可変容量コンデンサ
Ｂ11、Ｂ12・・・第１バイアスライン
Ｂ21、Ｂ22・・・第２バイアスライン
Ｒ11、Ｒ12、Ｒ21、Ｒ22・・・抵抗成分
Ｖ１・・・第１バイアス端子
Ｖ２・・・第２バイアス端子
【図１】
2006128302.tif 000003
【図２】
2006128302.tif 000004
【図３】
2006128302.tif 000005
【図４】
2006128302.tif 000006
【図５】
2006128302.tif 000007
【図６】
2006128302.tif 000008
【図７】
2006128302.tif 000009
【図８】
2006128302.tif 000010
【図９】
2006128302.tif 000011
【図１０】
2006128302.tif 000012
【図１１】
2006128302.tif 000013