(57)【要約】【課題】  何ら不具合が発生することなく、機械研磨を用いたダマシン法により樹脂層の溝に導電層を埋め込んで配線層を形成する方法を提供する。【解決手段】  基板１０上に樹脂層１８を形成した後に、樹脂層１８に溝１８ｘが形成され、かつ樹脂層１８の上に保護金属層２０（Ｎｉ又はＴｉＷ）が形成された構造を形成する。続いて、溝１８ｘを埋め込む導電層２２（Ｃｕ）を溝１８ｘ内及び保護金属層２０上に形成した後に、保護金属層２０を研磨防御層として利用して、導電層２２を機械研磨することにより、導電層２２を溝１８ｘ内に埋め込んで配線層２４を得る。その後に、保護金属層２０を除去する。【選択図】  図４
2006032462.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に樹脂層を形成する工程と、
前記樹脂層に溝が形成され、かつ前記樹脂層の上に保護金属層が形成された構造を形成する工程と、
前記溝を埋め込む導電層を前記溝内及び前記保護金属層上に形成する工程と、
前記保護金属層を研磨防御層として利用して、前記導電層を機械研磨することにより、前記導電層を前記溝内に埋め込んで配線層を得る工程と、
前記樹脂層上の前記保護金属層を除去する工程とを有することを特徴とする配線形成方法。
【請求項２】
前記樹脂層に溝が形成され、かつ前記樹脂層の上に前記保護金属層が形成された構造を形成する工程は、
前記樹脂層上に前記保護金属層を形成する工程と、
前記保護金属層及び前記樹脂層の所要部に前記溝を形成する工程とを含むことを特徴とする請求項１に記載の配線形成方法。
【請求項３】
前記樹脂層に溝が形成され、かつ前記樹脂層の上に前記保護金属層が形成された構造を形成する工程は、
前記樹脂層に前記溝を形成する工程と、
前記溝の内面及び前記樹脂層の上に前記保護金属層を形成する工程とを含むことを特徴とする請求項１に記載の配線形成方法。
【請求項４】
基板の上に配線層を形成する工程と、
前記配線層の上に立設し、かつ上面側に保護金属層が設けられたビアポストを形成する工程と、
前記ビアポストの段差を埋め込むと共に、前記ビアポストを被覆する樹脂層を形成する工程と、
前記保護金属層を研磨防御層として利用して、前記樹脂層を機械研磨することにより、前記ビアポスト上の前記保護金属層を露出させる工程とを有することを特徴とする配線形成方法。
【請求項５】
前記ビアポストを形成する工程は、
前記配線層を被覆するシード層を形成する工程と、
前記配線層の所要部上に開口部が設けられたレジスト膜を前記シード層上に形成する工程と、
前記シード層をめっき給電層に利用する電解めっきにより、前記レジスト膜の開口部に導電体を形成する工程と、
前記導電体上に前記保護金属層を選択的に形成する工程と、
前記レジスト膜を除去する工程と、
前記導電体及び前記保護金属層をマスクにして、前記シード層をエッチングする工程とを含むことを特徴とする請求項４に記載の配線形成方法。
【請求項６】
前記ビアポスト上の前記保護金属層を露出させる工程の後に、前記保護金属層を除去する工程をさらに有することを特徴とする請求項４又は５に記載の配線形成方法。
【請求項７】
前記保護金属層として、前記導電層より高い硬度の金属が使用されることを特徴とする請求項１乃至３のいずれか一項に記載の配線形成方法。
【請求項８】
前記保護金属層は、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタンタングステン（ＴｉＷ）、チタン（Ｔｉ）及びタングステン（Ｗ）のいずれかよりなることを特徴とする請求項７に記載の配線形成方法。
【請求項９】
前記機械研磨は、バフ研磨、テープ研磨及びグラインダーによる研磨のいずれかであることを特徴とする請求項１乃至５のいずれか一項に記載の配線形成方法。
【請求項１０】
前記導電層は銅層であって、前記樹脂層はエポキシ樹脂又はポリイミド樹脂であることを特徴とする請求項１乃至３のいずれか一項に記載の配線形成方法。
【請求項１１】
前記ビアポストは銅よりなり、前記樹脂層はエポキシ樹脂又はポリイミド樹脂であることを特徴とする請求項４乃至６のいずれか一項に記載の配線形成方法。
【請求項１２】
前記樹脂層はソルダレジスト膜であり、前記ビアポストの上面に電子部品が電気的に接続されることを特徴とする請求項４乃至６のいずれか一項に記載の配線形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は配線形成方法に関し、さらに詳しくは、回路基板などの製造におけるダマシン方式による配線形成、又はビアポストの形成に適用できる配線形成方法に関する。
【背景技術】
【０００２】
従来、回路基板などに使用される配線層をダマシン方式に似たプロセスによって形成する方法がある。そのような従来のプロセスによる配線形成方法は、まず、基板上の層間樹脂層に溝が形成された後に、この溝を埋め込む導電層（Ｃｕ層）が層間樹脂層上に形成される。その後に、バフ研磨などの機械研磨により層間樹脂層が露出するまで導電層が研磨されて、溝内に導電層が埋め込まれて配線層が形成される。
【０００３】
また、従来の回路基板などでは、多層配線を相互接続したり、外部接続端子を接続したりするために、層間樹脂層内に立設するビアポストが設けられる。そのようなビアポストの形成方法の一例としては、まず、基板上に形成された配線層の接続部上にビアポスト（Ｃｕ）が立設して形成された後に、ビアポストの段差を埋め込んでビアポストを被覆する層間樹脂層が形成される。その後に、バフ研磨などの機械研磨で層間樹脂層を研磨することにより、ビアポストの横方向に層間樹脂層を残すと共に、ビアポストの上面を露出させる。
【特許文献１】特開２０００−２１６１１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述したように導電層（Ｃｕ層）を研磨する工程で使用されるバフ研磨などの機械研磨では、その研磨レートが研磨する材料の硬度に依存し、硬度の低い（柔らかい）材料の方が研磨されやすい傾向がある。このため、図１（ａ）に示すように、Ｃｕ層１００よりも硬度の低い層間樹脂層１０２は、Ｃｕ層１００よりも多く研磨され、層間樹脂層１０２がＣｕ層１００の上面から沈み込んで形成されることが多い。
【０００５】
さらには、バフ研磨などの機械研磨では、基板内で研磨レートのばらつきなどによって、基板の場所によってはオーバー研磨になってしまい、層間樹脂層１０２ばかりではなく、Ｃｕ層１００も沈み込み、所要膜厚の配線層が得られない場合がある。
【０００６】
また、図２に示すように、ビアポスト２００を形成する際のビアポスト２００上の層間樹脂層２０２を研磨する工程においても、機械研磨の基板内での研磨レートのばらつきなどによって、基板内で過剰研磨される部分が発生し、基板内でビアポスト２００の高さがばらつくいという問題がある。
【０００７】
本発明は以上の課題を鑑みて創作されたものであり、何ら不具合が発生することなく、機械研磨を用いたダマシン法により樹脂層の溝に導電層を埋め込んで配線層を形成できる配線形成方法を提供することを目的とする。また、ビアポストを被覆する樹脂層を機械研磨することにより樹脂層に埋設されて上面が露出するビアポストを形成する配線形成方法において、基板内におけるビアポストの高さのばらつきを抑制できる配線形成方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明は、配線形成方法に係り、基板の上に樹脂層を形成する工程と、前記樹脂層に溝が形成され、かつ前記樹脂層の上に保護金属層が形成された構造を形成する工程と、前記溝を埋め込む金属層を前記溝内及び前記保護金属層上に形成する工程と、前記保護金属層を研磨防御層として利用して、前記金属層を機械研磨で研磨することにより、前記金属層を前記溝内に埋め込んで配線層を得る工程と、前記樹脂層上の前記保護金属層を除去する工程とを有することを特徴とする。
【０００９】
本発明では、まず、基板上に樹脂層を形成し、その樹脂層に配線層を形成するための溝が形成され、かつ樹脂層上に研磨防御層となる保護金属層が形成された構造を形成する。この工程の好適な態様では、樹脂層上に保護金属層を形成した後に、保護金属層と樹脂層を加工して溝を形成してもよいし、あるいは、樹脂層に溝を形成した後に溝内及び樹脂層上に保護金属層を形成してもよい。
【００１０】
次いで、樹脂層の溝を埋め込む膜厚の導電層（Ｃｕ層など）が、溝内及び保護金属層上に形成される。その後に、バフ研磨などの機械研磨により、保護金属層の上面が露出するまで導電層が研磨されて、溝内に導電層が埋め込まれて配線層が得られる。
【００１１】
このとき、研磨レートが比較的高い樹脂層の上には研磨防御層として機能する保護金属層が形成されていることから、保護金属層によって樹脂層が研磨から防御されるので、オーバー研磨を行っても樹脂層が研磨されるおそれがない。
【００１２】
従って、樹脂層の沈み込みに伴う配線層のパターン損失が防止され、所要膜厚の配線層を形成することができる。さらに、基板上全体にわたって配線層や樹脂層の膜厚のばらつきが抑えられるので、信頼性の高い回路基板などを製造することができるようになる。
【００１３】
また、上記課題を解決するため、本発明は配線形成方法に係り、基板の上に配線層を形成する工程と、前記配線層の所要部上に立設し、かつ上面側に保護金属層が設けられたビアポストを形成する工程と、前記ビアポストの段差を埋め込むと共に、前記ビアポストを被覆する樹脂層を形成する工程と、前記保護金属層を研磨防御層として利用して、前記樹脂層を機械研磨で研磨することにより、前記ビアポスト上の前記保護金属層を露出させる工程とを有することを特徴とする。
【００１４】
本発明では、まず、基板上の配線層上に、上面側に保護金属層が設けられたビアポストが立設して形成された後に、ビアポストの段差を埋め込んでビアポストを被覆する樹脂層が形成される。その後に、保護金属層を研磨防御層として利用して、ビアポスト上の保護金属層が露出するまで樹脂層が機械研磨により研磨されて、上面が露出した状態で樹脂層に埋設されたビアポストが形成される。
【００１５】
このようにすることにより、樹脂層を研磨する際にオーバー研磨が行われるとしてもビアポストが不必要に削られるおそれがなくなり、ビアポストの高さが基板内でばらつくといった不具合が解消される。
【００１６】
上記した発明において、保護金属層は、研磨される導電層（Ｃｕ層）、及び樹脂層の硬度よりも高い硬度の金属が用いられ、そのような金属としては、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタンタングステン（ＴｉＷ）、チタン（Ｔｉ）又はタングステン（Ｗ）が好適に使用される。
【００１７】
なお、特許文献１には、配線パターン上に立設する銅めっき部上にニッケル、パラジウム及び金を順にめっきすることにより、ビアポストとはんだボールとの濡れ性を良好にすることが記載されている。しかしながら、ビアポストを被覆する樹脂層を形成し、ビアポストのめっき層を樹脂層を研磨する際の保護金属層として使用することは何ら記載されておらず、本発明の構成を示唆するものではない。
【発明の効果】
【００１８】
以上説明したように、本発明では、機械研磨を使用するダマシン方式に似たプロセスによる配線形成方法において、配線層を精度よく安定して形成することができるようになる。また、ビアポストを被覆する樹脂層を機械研磨で削ってビアポストを形成する配線形成方法において、基板内でのビアポストの高さのばらつきを防止することができる。このように、配線層やビアポストを備える各種基板を高歩留りで信頼性よく製造することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
【００２０】
（第１の実施の形態）
図３〜図６は本発明の第１実施形態の配線形成方法を示す断面図である。
【００２１】
本実施形態では、コア基板上にビルドアップ配線を形成する形態を例に挙げて説明する。まず、図３（ａ）に示すような構造を有するコア基板１０を用意する。コア基板１０にはそれを貫通するスルーホール１０ｘが設けられており、スルーホール１０ｘには導電体１１が充填されている。コア基板１０の上面には第１配線層１２が形成されており、第１配線層１２はスルーホール１０ｘ内の導電体１１を介してコア基板１０の裏面側の配線層（不図示）に接続されている。
【００２２】
さらに、第１配線層１２上にはそれに接続される導電性のビアポスト１６が立設されている。ビアポスト１６の横方向にはその段差を埋め込む第１層間樹脂層１４が形成されており、ビアポスト１６の上面が露出した状態となっている。
【００２３】
次に、このような第１配線層１２及びビアポスト１６に電気的に接続される第２配線層を形成する方法について説明する。
【００２４】
図３（ｂ）に示すように、第１層間樹脂層１４及びビアポスト１６上に第２層間樹脂層１８を形成する。第２層間樹脂層１８は、エポキシ樹脂、ポリイミド樹脂又はポリフェニレンエーテル樹脂などの樹脂フィルムが貼着されて形成される。あるいは、樹脂層をスピンコート法又は印刷により形成してもよい。
【００２５】
続いて、同じく図３（ｂ）に示すように、第２層間樹脂層１８上に保護金属層２０を形成する。保護金属層２０としては、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタンタングステン（ＴｉＷ）、チタン（Ｔｉ）、タングステン（Ｗ）などからなる金属層が使用される。そのような金属から形成される保護金属層２０は、第２層間樹脂層１８や配線層となるＣｕ層の硬度よりも高い硬度を有し、後にＣｕ層を研磨して配線層を形成する際に、第２層間絶縁層１８を研磨から防御する研磨防御層として機能する。
【００２６】
保護金属層２０の形成方法としては、スパッタ法やめっき法が採用される。また、保護金属層２０の膜厚は、その金属材料や研磨条件に応じて適宜調整されるが、例えばＮｉを使用する場合は膜厚が２μｍ程度に設定される。
【００２７】
次いで、図３（ｃ）の上図に示すように、フォトリソグラフィにより、次に形成される第２配線層に対応する部分に開口部が設けられたレジスト膜（不図示）を保護金属層２０上にパターニングした後に、このレジスト膜をマスクにして保護金属層２０及び第２層間樹脂層１８をエッチングする。これにより、ビアポスト１６の上面に到達する深さで、かつ第２配線層に対応する形状の溝１８ｘが形成される。
【００２８】
このようにして、第２配線層が形成されない領域（溝１８ｘを除く部分）の第２層間樹脂層１８上に保護金属層２０が選択的に残される。
【００２９】
あるいは、図３（ｃ）の下図のように、第２層間樹脂層１８上だけでなく、溝１８ｘの内面にも保護金属層２０が形成された構造にしてもよい。この場合は、図３（ｂ）の工程で保護金属層２０を形成せずに、第２層間樹脂層１８のみを加工して溝１８ｘを形成し、その後に、溝１８ｘの内面及び第２層間絶縁層１８上に保護金属層２０をスパッタ法や無電解めっきによって形成すればよい。
【００３０】
次いで。図４（ａ）に示すように、図３（ｃ）の上図の溝１８ｘの内面及び保護金属層２０の上にシード層（不図示）をスパッタ法や無電解めっきにより形成し、そのシード層をめっき給電層に利用する電解めっきにより、溝１８ｘを埋め込む膜厚の導電層２２をシード層上に形成する。シード層（不図示）や導電層２２としては、好適に銅（Ｃｕ）層が使用される。これにより、第２層間絶縁層１８上においては、保護金属層２０を介して導電層（Ｃｕ層）２２が形成されたことになる。
【００３１】
次いで、同じく図４（ａ）及び（ｂ）に示すように、バフ研磨、テープ研磨又はグラインダーなどの機械研磨で、保護金属層２０の上面が露出するまで導電層２２を研磨することにより、溝１８ｘ内に導電層２２を埋め込んで第２配線層２４を得る。図４（ａ）には、外周面に砥粒が固定されたバフ１９を高速回転させてワークを研磨するバフ研磨で導電層２２を研磨する例が示されている。このとき、図４（ｂ）に示すように、第２層間樹脂層１８上には研磨される導電層（Ｃｕ層）２２よりも硬度が高い保護金属層２０が形成されているので、オーバー研磨を行っても保護金属層２０ａで研磨が概ね止まる。このように、研磨レートの比較的高い第２層間樹脂層１８は保護金属層２０ａによって研磨から防御されるので、第２層間樹脂層１８が第２配線層２４の上面から沈み込んで形成されるおそれがなくなる。
【００３２】
これに伴って、導電層２２の沈み込みも抑えられるようになるので、所要膜厚の導電層２２を溝１８ｘ内に残すことができるようになり、第２配線層２４のパターン損失が防止される。しかも、コア基板１０内での第２配線層の２４の膜厚のばらつきも抑制されるようになる。
【００３３】
その後に、図５に示すように、保護金属層２０を第２配線層２４及び第２層間樹脂層１８に対して選択的に除去する。
【００３４】
なお、図６に示すように、前述した図３（ｃ）の下図のように第２層間樹脂層１８の溝１８ｘ内にも保護金属層２０を形成する構造を採用する場合は、第２層間樹脂層１８の溝１８ｘの内面にも最終的に保護金属層２０が残されて第２配線層２４の一部となる。
【００３５】
本願発明者は、研磨されて配線層となるＣｕ層と保護金属層としてのＮｉ層とを同じバフ研磨条件下で研磨し、Ｃｕ層とＮｉ層の研磨量を比較した。その結果を表１に示す。Ｃｕ層及びＮｉ層がそれぞれめっきされた基板の研磨前後の重量差によってそれぞれの研磨量を求め、Ｃｕ層の研磨量を１００％と規定し、Ｎｉ層の研磨量をＣｕ層の研磨量に対する比率で表した。また、バフ研磨装置のバフ（外周面に砥粒を固定した回転可能な研磨部品）の砥粒番手が＃６００の場合と＃１２００の場合で比較した。なお、研磨電流（Ａ）はバフをワークに押し付ける強度に対応するものである。
【００３６】
表１に示すように、砥粒番手が＃６００で研磨電流が１Ａの場合は、Ｎｉ層の研磨量はＣｕ層の研磨量の６４％であった。また、砥粒番手が＃６００で研磨電流が２Ａの場合は、Ｎｉ層の研磨量はＣｕの研磨量の３０％であった。さらに、砥粒番手が＃１２００の場合は、研磨電流の依存性が低くなり、Ｎｉ層の研磨量はＣｕの研磨量の２５％前後であった。バフの砥粒番手が大きくなると（砥粒がきめ細かくなると）、Ｎｉ層の研磨量はＣｕ層の研磨量に比べて顕著に減少する傾向があり、研磨防御層として有効であることが確認された。
【００３７】
なお、保護金属層としてＮｉ層以外の前述した金属（Ｃｏ，ＴｉＷ，Ｔｉ，Ｗ）を使用する場合であっても、Ｃｕ層よりも研磨量が少なく、同様な研磨防御層として機能する。
【００３８】
【表１】
2006032462.tif 000003
以上のように、本実施形態の配線形成方法では、まず、第２層間樹脂層１８に第２配線層２４を形成するための溝１８ｘが形成され、かつ第２層間樹脂層１８上に保護金属層２０が形成された構造体を形成する。このとき、溝１８ｘの内面にも保護金属層２０が形成されていてもよい。
【００３９】
次いで、第２層間樹脂層１８の溝１８ｘを埋め込む膜厚の導電層（Ｃｕ層）２２が、溝１８ｘ及び保護金属層２０上に形成される。その後に、バフ研磨などの機械研磨により、保護金属層２０が露出するまで導電層２２が研磨されて、溝１８ｘ内に導電層２２が埋め込まれて第２配線層２４が得られる。
【００４０】
このとき、第２層間樹脂層１８の上に保護金属層２０が形成されているので、保護金属層２０が第２層間絶縁層１８の研磨防御層として機能し、オーバー研磨を行っても、第２層間樹脂層１８が研磨されるおそれがなくなる。
【００４１】
従って、第２層間樹脂層１８の沈み込みやそれに伴う第２配線層２４のパターン損失が防止され、所要の膜厚の配線層を形成することができる。このように、コア基板上全体にわたって配線層や層間樹脂層の膜厚のばらつきが抑えられるので信頼性の高い回路基板を製造することができるようになる。
【００４２】
（第２の実施の形態）
図７〜図９は本発明の第２実施形態の配線形成方法を示す断面図である。第２実施形態は、配線層の一部であるビアポストの形成方法に関し、ＣＳＰ（チップサイズパッケージ）の製造プロセスをウェハ上で行うようにしたウェハレベルパッケージのビアポストを形成する形態を例に挙げて説明する。
【００４３】
本発明の第２実施形態の配線形成方法は、まず、図７（ａ）に示すような構造を有する半導体ウェハ３０を用意する。図７（ａ）では、半導体ウェハ３０にトランジスタなどの所定素子及び多層配線（不図示）が形成されており、多層配線に係る絶縁層３２と、その上に設けられた電極パッド３４と、電極パッド３４上に開口部３６ｘが設けられたパシベーション膜３６と、電極パッド３４に接続され、パシベーション膜３６上に延在して形成された配線層３８とが示されている。
【００４４】
電極パッド３４は、半導体ウェハ３０の各チップ領域の周辺部にペリフェラル型で複数配置されており、それらの電極パッド３４が配線層３８によって再配線され、配線層３８上に立設する後述するビアポストが各チップ領域にエリアアレイ型で配置される。
【００４５】
続いて、図７（ｂ）に示すように、配線層３８及びパシベージョン膜３６上に、スパッタ法又は無電解めっきによりＣｕなどよりなるシード層４０を形成する。次いで、図７（ｃ）に示すように、配線層３８上のビアポストが配置される接続部上に開口部４４ｘが設けられたレジスト膜４４をシード層４０上にパターニングする。
【００４６】
次いで、図７（ｄ）に示すように、シード層４０をめっき給電層に利用する電解めっきにより、レジスト膜４４の開口部４４ｘにＣｕなどよりなる導電体４６を充填する。さらに、図８（ａ）に示すように、電解めっきや無電解めっきにより導電体４６上に保護金属層５０を選択的に形成する。保護金属層５０は、後にビアポスト５２を被覆する層間樹脂層を機械研磨する際に、ビアポスト５２の導電体（Ｃｕ）４６の研磨を防御する研磨防御層として機能する。保護金属層５０としては、第１実施形態と同様に、ニッケル（Ｎｉ）、チタンタングステン（ＴｉＷ）、チタン（Ｔｉ）、タングステン（Ｗ）などの金属が使用される。
【００４７】
次いで、図８（ｂ）に示すように、レジスト膜４４を除去した後に、導電体４６及び保護金属層５０をマスクにしてシード層４０をエッチングすることにより、シード層４０、導電体４６及び保護金属層５０から構成されるビアポスト５２を得る。このようにして、配線層３８上に立設してそれに接続されるビアポスト５２が形成される。なお、前述したように、ビアポスト５２は各チップ領域にエリアアレイ型で配置される。
【００４８】
その後に、図８（ｃ）に示すように、コア基板１０の上面側に、ビアポスト５２の段差を埋め込むと共に、ビアポスト５２を被覆する樹脂層５４を形成する。樹脂層５４は、エポキシ樹脂、ポリイミド樹脂又はポリフェニレンエーテル樹脂などの樹脂フィルムが貼着されて形成される。あるいは、樹脂層をスピンコート法又は印刷により形成してもよい。
【００４９】
次いで、図９（ａ）に示すように、バフ研磨、テープ研磨又はグラインダーなどの機械研磨で樹脂層５４を研磨することにより、樹脂層５４を平坦化すると同時に、保護金属層５０の上面を露出させる。このとき、ビアポスト５２の上部には研磨防御層として機能する保護金属層５０が設けられているので、オーバー研磨されるとしてもビアポスト５２の導電体（Ｃｕ）４６が不必要に研磨されることはない。
【００５０】
従って、半導体ウェハ３０上の全体にわたってビアポスト５２が過剰研磨される部分はなくなり、半導体ウェハ３０内でビアポスト５２の高さがばらつく問題が解決される。このとき、樹脂層５４は保護金属層５０で保護されないので、バフ研磨を行う際に回転するバフの水平方向の移動スピードを速めに設定することが肝要である。これによって、樹脂層５４が不必要に沈み込むといった不具合も解消される。
【００５１】
続いて、図９（ｂ）に示すように、ビアポスト５２の上部の保護金属層５０を導電体４６及び樹脂層５４に対して選択的に除去する。以上により、配線層３８上に立設するビアポスト５２が、その上面が露出した状態で樹脂層５４内に埋設されて形成される。その後に、図９（ｃ）に示すように、ビアポスト５２上にはんだボールなどが搭載されて外部接続端子５６が形成される。この工程が終了した時点で、ウェハ状態でＣＳＰ構造に係る成膜や加工などが行われたＣＳＰ構造を有する半導体ウェハ３０が得られる。その後に、半導体ウェハ３０がダイシングされて、ウェハレベルＣＳＰ構造を有する個片化された半導体チップとなる。
【００５２】
なお、外部接続端子５６との電気接続に不具合が発生するおそれのある場合は、保護金属層５０を除去することが好ましいが、必ずしも保護金属層５０を除去する必要はない。
【００５３】
以上のように、ビアポスト５２上に形成された樹脂層５４を機械研磨することより上面が露出した状態で樹脂層５４に埋設されたビアポスト５２を形成する際に、ビアポスト５２の最上部に保護金属層５０を設けておくことにより、オーバー研磨が行われるとしてもビアポスト５２が不必要に研磨されるおそれがなくなり、ビアポスト５２の高さが半導体ウェハ３０内でばらつくといった不具合が解消される。
【００５４】
なお、前述した第１実施形態において、図３のビアポスト１６を上述した第２実施形態のビアポスト５２の形成方法と同様な方法で形成してもよい。このようにして、第１実施形態と第２実施形態の配線形成方法を組み合わせることにより、第１実施形態のコア基板１０の片面側又は両面側に上にｎ層（ｎは１以上の整数）のビルドアップ配線を形成してもよい。
【００５５】
（第３の実施の形態）
図１０は関連技術に係る回路基板の接続部の様子を示す断面図、図１１及び図１２は本発明の第３実施形態の配線形成方法を示す断面図である。
【００５６】
図１０に示すように、関連技術の回路基板では、コア基板（不図示）の最上の樹脂層３００上に、接続部３０２ａを備えた配線層３０２が形成されており、その接続部３０２ａ上に開口部３０４ｘが設けられたソルダレジスト膜３０４が形成されている。そして、配線層３０２の接続部３０２ａに半導体チップ（不図示）のバンプが印刷法、めっき法又はボール搭載法などで形成される。
【００５７】
ＣＰＵなどの半導体チップではＩ／Ｏ数の増大に伴ってバンプの狭ピッチ化が進められており、狭ピッチ（２００μｍ以下）になるにつれて複数のバンプ同士の電気ショートを回避するためにバンプの高さを低くする必要がある。半導体チップのバンプ高さが低くなると、上記したような配線層３０２の接続部３０２ａから上方に突出するソルダレジスト膜３０４を設ける方法では、ソルダレジスト膜３０４の段差の影響によって半導体チップのバンプが回路基板の接続部３０２ａに信頼性よく接続できなくなるおそれがある。
【００５８】
本発明の第３実施形態の配線形成方法を用いることにより、そのような不具合が解消される。
【００５９】
本発明の第３実施形態の配線形成方法は、まず、図１１（ａ）に示すように、コア基板（不図示）上に所要のビルドアップ配線（不図示）が形成され、最上の絶縁層６０上に配線層６２が形成された構造のものを用意する。
【００６０】
その後に、図１１（ｂ）に示すように、第２実施形態と同様な方法により、配線層６２及び絶縁層６０上にシード層６４を形成した後に、配線層６２の接続部上に開口部６６ｘが設けられたレジスト膜６６をシード層６４上に形成する。続いて、レジスト膜６６の開口部６６ｘに電解めっきによりＣｕなどからなる導電体６８を形成する。さらに、第２実施形態と同様な方法で導電体６８上に保護金属層７０を選択的に形成する。
【００６１】
次いで、図１１（ｃ）に示すように、第２実施形態と同様な方法により、レジスト膜６６を除去した後に、導電体６８及び保護金属層７０をマスクにしてシード層６４をエッチングする。これにより、シード層６４、導電体６８及び保護金属層７０より構成されるビアポスト７２を得る。
【００６２】
続いて、図１１（ｄ）に示すように、ビアポスト７２の段差を埋め込んでビアポスト７２を被覆するソルダレジスト膜７４（樹脂層）を形成する。ソルダレジスト膜７４の形成方法は、樹脂フィルムを貼着してもよいし、あるいは、樹脂層をスピンコート法や印刷などにより形成してもよい。
【００６３】
次いで、図１２（ａ）に示すように、バフ研磨などの機械研磨でソルダレジスト膜７４を研磨することにより、ソルダレジスト膜７４を平坦化すると同時に、保護金属層７０の上面を露出させる。このとき、第２実施形態と同様に、ビアポスト７２の最上部には研磨防御層として機能する保護金属層７０が形成されているので、ビアポスト７２の導電体６８が不必要に研磨されることはなく、回路基板の全体にわたってビアポスト７２の高さのばらつくことが防止される。
【００６４】
その後に、図１２（ｂ）に示すように、露出する保護金属層７０をソルダレジスト膜７４及び導電体６８に対して選択的に除去する。なお、保護金属層７０は、必ずしも除去する必要はない。
【００６５】
以上により、配線層６２上に立設してそれに電気的に接続されたビアポスト７２が、その上面が露出した状態でソルダレジスト膜７４に埋設されて形成される。そして、ビアポスト７２の上面が半導体チップなどの電子部品のバンプが接続される接続部７２ａとなる。
【００６６】
本実施形態の配線形成方法で形成された回路基板では、ソルダレジスト膜７４がビアポスト７２の接続部７２ａから上方に突出しているのではなく、ソルダレジスト膜７４の上面がビアポスト７２の接続部７２ａと略同一面となって平坦化されている。このため、半導体チップのバンプの狭ピッチ化によってバンプの高さが低くなるとしても、上述した関連技術と違ってソルダレジスト膜の段差に影響されることなく、電子部品のバンプを回路基板の接続部７２ａに信頼性よく接続することができるようになる、これによって、電子部品が実装される回路基板の信頼性を向上させることができる。
【図面の簡単な説明】
【００６７】
【図１】図１（ａ）及び（ｂ）は従来技術に係る配線形成方法の問題点を示す断面図（その１）である。
【図２】図２は従来技術に係る配線形成方法の問題点を示す断面図（その２）である。
【図３】図３（ａ）〜（ｃ）は本発明の第１実施形態の配線形成方法示す断面図（その１）である。
【図４】図４（ａ）及び（ｂ）は本発明の第１実施形態の配線形成方法示す断面図（その２）である。
【図５】図５は本発明の第１実施形態の配線形成方法を示す断面図（その３）である。
【図６】図６は本発明の第１実施形態の配線形成方法を示す断面図（その４）である。
【図７】図７（ａ）〜（ｄ）は本発明の第２実施形態の配線形成方法を示す断面図（その１）である。
【図８】図８（ａ）〜（ｃ）は本発明の第２実施形態の配線形成方法を示す断面図（その２）である。
【図９】図９（ａ）〜（ｃ）は本発明の第２実施形態の配線形成方法を示す断面図（その３）である。
【図１０】図１０は関連技術に係る回路基板の接続部の様子を示す断面図である。
【図１１】図１１（ａ）〜（ｄ）は本発明の第３実施形態の配線形成方法を示す断面図（その１）である。
【図１２】図１２（ａ）及び（ｂ）は本発明の第３実施形態の配線形成方法を示す断面図（その２）である。
【符号の説明】
【００６８】
１０…コア基板、１０ｘ…スルーホール、１１，４６，６８…導電体、１２…第１配線層、１４…第１層間樹脂層、１６，５２，７２…ビアポスト、１８…第２層間樹脂層、１９…バフ、１８ｘ，３６ｘ，４４ｘ…開口部、２０，５０，７０…保護金属層、２４…第２配線層、３０…半導体ウェハ、３２，６０…絶縁層、３４…接続パッド、３６…パシベージョン膜、３８，６２…配線層、４０，６４…シード層、４４…レジスト膜、５６…外部接続端子、７２ａ…接続部、７４…ソルダレジスト膜。
【図１】
2006032462.tif 000004
【図２】
2006032462.tif 000005
【図３】
2006032462.tif 000006
【図４】
2006032462.tif 000007
【図５】
2006032462.tif 000008
【図６】
2006032462.tif 000009
【図７】
2006032462.tif 000010
【図８】
2006032462.tif 000011
【図９】
2006032462.tif 000012
【図１０】
2006032462.tif 000013
【図１１】
2006032462.tif 000014
【図１２】
2006032462.tif 000015