(57)【要約】【課題】  電源電圧波形における不要な帯域の成分が利得一定化制御に用いられることがなく、適切な音響再生を行うことが可能なデジタルアンプを提供する。【解決手段】  ＦＥＴ４ａ，４ｂからなるスイッチング回路は、電源＋ＶＢおよび−ＶＢと負荷たるスピーカ７との間に介挿され、パルス列によりスイッチングされてスピーカ７を駆動する。パルス発生回路１０は、入力信号に応じてパルス幅変調されたパルス列をスイッチング回路に供給する手段であり、該パルス列の振幅を制御信号に応じて制御可能な構成となっている。フィルタ９ａおよび９ｂは、電源の電源電圧波形における特定周波数帯域の成分を制限し、制御信号としてパルス発生回路１０内の利得制御回路３に供給する。【選択図】      図１
2006222852.tif 000002
【特許請求の範囲】
【請求項１】
電源と負荷との間に介挿され、パルス列によりスイッチングされて前記負荷を駆動するスイッチング素子を有するスイッチング回路と、
入力信号に応じてパルス幅変調されたパルス列を前記スイッチング回路に供給する手段であり、パルス幅変調における変調度を制御信号に応じて制御可能なパルス発生手段と、
前記電源の電源電圧波形における特定周波数帯域の成分を制限し、前記制御信号を生成するフィルタ手段と
を具備することを特徴とするデジタルアンプ。
【請求項２】
前記フィルタ手段は、周波数伝達特性が可変であることを特徴とする請求項１に記載のデジタルアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オーディオアンプなどに好適なデジタルアンプに関する。
【背景技術】
【０００２】
入力信号に応じてパルス幅変調されたパルス列を生成し、このパルス列により、電源とスピーカとの間に介挿されたスイッチング増幅段のスイッチングを行い、スピーカの駆動を行うデジタルアンプがある。この種のデジタルアンプでは、スイッチング増幅段のスイッチング動作により電源電圧が変動し、これにより利得が変動するため、何等策を講じないと、スピーカの駆動波形に電源電圧変動に起因した波形歪が生じる。このような波形歪の発生を防止するため、従来のデジタルアンプでは、スイッチング増幅段に与えられる電源電圧波形を検出し、これに基づき利得を一定化するための制御を行っていた。なお、この種のデジタルアンプは、例えば特許文献１に開示されている。
【特許文献１】特開２００４−７３２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、上述した従来のデジタルアンプは、電源電圧波形がそのまま利得一定化の制御を行う回路に帰還されるため、電源電圧波形に含まれるスイッチングノイズなど、利得一定化の制御にとって不要な信号まで利得制御に用いられ、却って音響再生に悪影響が生じるおそれがあるという問題があった。
【０００４】
この発明は、以上説明した事情に鑑みてなされたものであり、電源電圧波形における不要な帯域の成分が利得一定化制御に用いられることがなく、適切な音響再生を行うことが可能なデジタルアンプを提供することを目的とする。
【課題を解決するための手段】
【０００５】
この発明は、電源と負荷との間に介挿され、パルス列によりスイッチングされて前記負荷を駆動するスイッチング素子を有するスイッチング回路と、入力信号に応じてパルス幅変調されたパルス列を前記スイッチング回路に供給する手段であり、パルス幅変調における変調度を制御信号に応じて制御可能なパルス発生手段と、前記電源の電源電圧波形における特定周波数帯域の成分を制限し、前記制御信号を生成するフィルタ手段とを具備することを特徴とするデジタルアンプを提供する。
【発明を実施するための最良の形態】
【０００６】
以下、図面を参照し、この発明の実施の形態を説明する。
＜第１実施形態＞
図１は、この発明の第１実施形態であるデジタルアンプの構成を示す回路図である。図１において、三角波生成回路１とパルス幅変調回路２と利得制御回路３は、入力アナログ信号に応じてパルス幅変調されたパルス列を出力するパルス発生回路１０を構成している。さらに詳述すると、三角波生成回路１は、一定周期の三角波を生成する回路であり、生成する三角波の振幅を制御することが可能な構成となっている。パルス幅変調回路２は、例えば比較器であり、三角波生成回路１から与えられる三角波と入力アナログ信号とを比較し、例えば入力アナログ信号の瞬時値よりも三角波の瞬時値が低い期間だけＨレベルとなるパルス列を出力する。利得制御回路３は、与えられる制御信号に従い、三角波発生回路１が生成する三角波の振幅を制御し、これによりデジタルアンプ全体としての利得を一定に制御する回路である。
【０００７】
スイッチング増幅段は、スイッチング素子である２個のＦＥＴ（電界効果トランジスタ）４ａおよび４ｂを有している。これらのＦＥＴ４ａおよび４ｂは、各々のソースが電源＋ＶＢおよび−ＶＢに各々接続され、各々のドレイン同士が接続されてスイッチング増幅段の出力端子４ｃをなしている。ＦＥＴ４ａおよび４ｂのゲートには、パルス幅変調回路２からパルス列が与えられる。ＦＥＴ４ａおよび４ｂは、このパルス列により交互にＯＮ／ＯＦＦされる。これによりスイッチング増幅段の出力端子４ｃからパルス列が出力される。電源＋ＶＢおよび−ＶＢ間には、ＦＥＴ４ａおよび４ｂのスイッチング動作に伴う電源電圧変動を吸収するための２個のキャパシタ８ａおよび８ｂが直列に介挿されており、これらのキャパシタの共通接続点は接地されている。スイッチング増幅段の出力端子４ｃは、インダクタンス５およびキャパシタ６を介して接地されており、インダクタンス５およびキャパシタ６の接続点は、負荷であるスピーカ７に接続されている。ここで、インダクタンス５およびキャパシタ６は、スイッチング増幅段の出力端子４ｃに出力されるパルス列をアナログ信号に変換してスピーカ７に供給するローパスフィルタとして働く。
【０００８】
本実施形態では、電源＋ＶＢと利得制御回路３との間にフィルタ９ａが、電源−ＶＢと利得制御回路３との間にフィルタ９ｂが各々介挿されている。これらのフィルタは、スイッチング増幅段に与えられる電源電圧波形の高域成分を制限し、制御信号として利得制御回路３に供給する。利得制御回路３は、この制御信号として、電源電圧の低下を示す制御信号が与えられた場合には、三角波の振幅を小さくしてパルス幅変調回路２の変調度を高め、電源電圧の上昇を示す制御信号が与えられた場合には、三角波の振幅を大きくしてパルス幅変調回路２の変調度を下げ、これによりデジタルアンプ全体としての利得を一定に保つ。本実施形態の特徴は、この利得一定化のための制御が、フィルタ９ａおよび９ｂを通過する特定の周波数帯域の成分に限定して行われる点にある。
【０００９】
図２は、前掲特許文献１の図４に示された三角波生成回路に本実施形態を適用した具体的例を示す回路図である。図２には、図１における三角波生成回路２、利得制御回路３、フィルタ９ａおよび９ｂに相当する回路が図示されている。特許文献１における三角波生成回路は、本実施形態と同様なデジタルアンプに用いられるものであり、制御信号に応じて三角波の振幅の調整が可能な構成となっている。図２に示す回路は、この特許文献１における三角波生成回路に対し、フィルタ９ａおよび９ｂが追加された構成となっている。抵抗８１および８２からなる分圧回路は、図１における電源＋ＶＢの電源電圧ＶＰＸを分圧して電圧Ｖ１を出力し、抵抗８３および８４からなる分圧回路は、図１における電源＋ＶＢの電源電圧ＶＭＸを分圧して電圧Ｖ２を出力する。特許文献１における三角波生成回路では、これらの分圧回路から得られる電圧Ｖ１およびＶ２が比較器４１および４２に直接供給される。これに対し、本実施形態において２つの分圧回路から得られる電圧Ｖ１およびＶ２は、フィルタ９ａおよび９ｂを通過することにより、高域成分が制限され、高域成分の少ない電圧Ｖ１’およびＶ２’となって比較器４１および４２に供給される。そして、図２に示す回路では、クロックＣＫと同期し、かつ、電圧Ｖ１’およびＶ２’間を直線上のスロープを描いて周期的に変化する三角波Ｖｏｕｔが生成され、出力端子４６から出力される。この三角波Ｖｏｕｔは、図１におけるパルス幅変調回路２に供給される。なお、このように三角波が生成される動作については特許文献１に詳細に説明されているので、ここでの重複した説明は行わない。
【００１０】
以下、従来技術と対比しつつ、本実施形態の効果を説明する。図１に示すデジタルアンプにおいて、パルス発生回路１０からのパルス列によりＦＥＴ４ａおよび４ｂのスイッチングが行われると、このスイッチングの影響により、デジタルアンプの電源電圧波形は、図３（ａ）に例示するものとなる。この電源電圧波形は、電源から与えられる本来の電源電圧であるＤＣ電圧に対して、ＦＥＴ４ａおよび４ｂのスイッチングの度に発生するスイッチングノイズと、パルス幅変調回路２に対する入力信号波形に対応した信号性リップル、ＦＥＴ４ａおよび４ｂを介してキャパシタ８ａおよび８ｂの充放電が行われることに生じる電源性リップルとが重畳した波形となっている。
【００１１】
従来のデジタルアンプでは、これらの全成分を持った電源電圧波形が制御信号として利得制御回路３に供給されていた。しかし、利得制御回路３からパルス幅変調回路２に至るまでのパスには、絶対時間遅延τが存在しているため、スイッチングノイズのような高速のノイズに関しては、ノイズに合わせて利得を制御すべきタイミングからずれた不適切なタイミングで利得制御が行われる。また、スイッチングノイズは、デジタルアンプの出力信号レベルや負荷であるスピーカに依存するが、このスイッチングノイズによるデジタルアンプの利得への影響は少ない。それにも拘わらず、スイッチングノイズによる利得制御を行うと、却って音響再生に悪影響を及ぼしてしまう。
【００１２】
これに対し、本実施形態では、例えば図３（ｂ）に例示するようなフィルタ９ａ(９ｂ)により電源電圧波形から高域成分が除去される。図３（ｄ）は、このフィルタ９ａ（９ｂ）の周波数伝達特性を例示したものである。この例では、フィルタ９ａ（９ｂ）の周波数伝達特性は、電源電圧波形のスペクトルのうちＤＣ電圧領域、電源リップル領域、音声信号領域の信号は十分に大きな帰還量で利得制御回路３に帰還させるが、スイッチング領域の信号はレベルを小さく制限して利得制御回路３に帰還させる特性となっている。このため、図３（ｃ）に例示するように、ＤＣ電圧成分と、電源リップルと、信号性リップルが主たる成分であり、かつ、スイッチングノイズが十分に制限された制御信号が利得制御回路３に供給される。利得制御回路３からパルス幅変調回路２に至るまでのパスは、この制御信号に適切に応答することができる。従って、本実施形態によれば、電源リップル、信号性リップルといった利得に重要な影響を及ぼす成分のみに限定して正確な利得一定化制御を行うことができる。
【００１３】
＜第２実施形態＞
上記第１実施形態では、動作の不安定を招くような不適切な態様で利得一定化制御が行われるのを防ぐために、利得一定化制御の適用範囲を必要な帯域のみに限定するフィルタを用いた。これに対し、本実施形態では、負荷として接続されるスピーカなどに合わせて音響再生の音質を調整するために、利得一定化制御の適用範囲を必要な帯域のみに限定するフィルタを用いる。
【００１４】
スピーカの再生音の音質は、デジタルアンプとスピーカとを含む音響再生系全体としての利得の周波数特性に依存する。そして、音響再生系全体としての利得の周波数特性は、デジタルアンプに負荷として接続されるスピーカやこのスピーカにより再生される音に依存する。従って、再生音の音質を所望のものにするためには、デジタルアンプにスピーカが接続された状態において、再生音に合わせて、音響再生系全体の利得の周波数特性を適切に調整することが望ましい。図１に示す構成では、利得制御のための帰還経路にフィルタが介挿されており、このフィルタの周波数伝達特性は、音響再生系全体の利得の周波数特性を大きく左右する。本実施形態では、この点に着目し、図１におけるフィルタ９ａおよび９ｂとして、周波数伝達特性が可変のフィルタ手段を用いる。周波数伝達特性が可変のフィルタとしては様々な構成のものが考えられるが、図４はその一例を示すものである。この例では、複数種類のフィルタ９−ｋ（ｋ＝１〜ｎ）と、これらの中から１個のフィルタを選択するスイッチＳＷ１およびＳＷ２とにより周波数伝達特性が可変のフィルタ手段が構成されている。複数種類のフィルタ９−ｋ（ｋ＝１〜ｎ）には、ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタなど周波数伝達特性の異なった各種のフィルタが含まれている。これらのフィルタは、アクティブフィルタでもよく、パッシブフィルタでもよい。ユーザは、図示しない操作部の操作により、スイッチＳＷ１およびＳＷ２を切り換え、所望の音質が得られるフィルタを選択することができる。例えば所望の音質を得るために、ある周波数帯域の利得を高くした方が良い場合には、その帯域において利得一定化制御が働くように、その周波数帯域の利得の高いフィルタをフィルタ９−ｋ（ｋ＝１〜ｎ）の中から選択する、という具合である。
【００１５】
本実施形態には、次のような変形例が考えられる。
（１）必要なフィルタ９ａおよび９ｂとして、カットオフ特性の急峻なものが必要になることもあり得る。このような場合に対処するため、フィルタ９ａおよび９ｂとして、複数段のフィルタを用いることができ、かつ、フィルタの段数を操作部の操作により切り換えることができるように構成してもよい。
（２）フィルタ９ａおよび９ｂとして、次数の切り換えが可能なものを用いて、この次数を操作部の操作により切り換えるようにしてもよい。あるいはフィルタ９ａおよび９ｂとして、図４に示す回路を用い、かつ、個々のフィルタの次数を操作部の操作により切り換えるようにしてもよい。
（３）フィルタ９ａおよび９ｂとして、カットオフ周波数（あるいはエリミネート周波数）の切り換えが可能なものを用いて、このカットオフ周波数を操作部の操作により切り換えるようにしてもよい。あるいはフィルタ９ａおよび９ｂとして、図４に示す回路を用い、かつ、個々のフィルタのカットオフ周波数を操作部の操作により切り換えるようにしてもよい。
【図面の簡単な説明】
【００１６】
【図１】この発明の第１実施形態であるデジタルアンプの構成を示す回路図である。
【図２】同実施形態の具体的回路例を示す回路図である。
【図３】同実施形態の効果を説明する図である。
【図４】この発明の第２実施形態において用いられるフィルタの構成を示すブロック図である。
【符号の説明】
【００１７】
１０……パルス発生回路、１……パルス幅変調回路、２……三角波生成回路、３……利得制御回路、４ａ，４ｂ……ＦＥＴ、９ａ，９ｂ……フィルタ。
【図１】
2006222852.tif 000003
【図２】
2006222852.tif 000004
【図３】
2006222852.tif 000005
【図４】
2006222852.tif 000006