(57)【要約】【課題】  消費電力を抑制しつつ、高い受信品質を確保することができる受信用ＬＳＩを実現する。【解決手段】  本発明の受信用ＬＳＩは、独立した２つのアンテナ１１および１２からの受信信号をビット列からなる入力信号１３に変換する復調部１４と、入力信号１３を畳込み符号に基づいてビタビ復号した出力信号１６を生成するビタビ復号部１７と、出力信号１６を再符号化した基準信号と入力信号１３を比較して、入力信号１３の誤り率を求め、当該誤り率に基づいて入力信号１３の品質を示す判定信号１８を出力する受信品質判定部１９と、判定信号１８に基づいて、復調部１４の一部の回路への電源供給またはクロック供給を停止する制御手段とを有することを特徴とする。【選択図】  図１
2006013748.tif 000002
【特許請求の範囲】
【請求項１】
独立した２つのアンテナからの受信信号を該２つの受信信号系の回路を介してビット列からなる入力信号に変換する復調手段と、
前記入力信号を誤り訂正符号に基づいて復号した出力信号を生成する復号手段と、
前記出力信号を再符号化した基準信号と前記入力信号を比較して、前記入力信号の誤り率を求め、当該誤り率に基づいて前記入力信号の品質を示す判定信号を出力する判定手段と、
前記判定信号に基づいて、前記２つの受信信号のうちいずれかまたは双方を選択し、前記復調手段における選択されなかった受信信号系の回路への電源供給またはクロック供給を停止する制御手段とを有することを特徴とする受信用ＬＳＩ。
【請求項２】
前記復調手段は、前記２つの受信信号系の回路として前記２つのアンテナからの受信信号それぞれのサンプリングおよび量子化を行いデジタル信号を出力する第１および第２のアナログ−デジタル変換手段を有し、
前記第１または前記第２のアナログ−デジタル変換手段は、前記判定手段からの前記判定信号に対応して前記制御手段により非動作状態に設定されることを特徴とする請求項１に記載の受信用ＬＳＩ。
【請求項３】
前記復調手段は、前記２つの受信信号系の回路として前記第１のアナログ−デジタル変換手段からの前記デジタル信号または前記第２のアナログ−デジタル変換手段からの前記デジタル信号または双方からの前記デジタル信号を選択し、その選択されたデジタル信号に基づいて前記入力信号を生成する選択変換手段をさらに有し、
前記選択変換手段は、前記判定手段からの前記判定信号に基づいて、前記制御手段によりその一部が非動作状態に設定されることを特徴とする請求項２に記載の受信用ＬＳＩ。
【請求項４】
前記判定手段が出力する前記判定信号は、前記誤り率が０％である場合と０％でない場合に応じた前記入力信号の品質を示す信号であることを特徴とする請求項１乃至請求項３いずれか１項に記載の受信用ＬＳＩ。
【請求項５】
前記制御手段は、前記誤り率が０％の時の前記判定信号に基づいて、前記復調手段における前記２つの受信信号系のうちの一方への電源供給またはクロック供給を停止させ、前記誤り率が０％でない時の前記判定信号に基づいて、前記復調回路における前記２つの受信信号系の回路の双方に対して電源供給またはクロック供給を行うよう制御することを特徴とする請求項４に記載の受信用ＬＳＩ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイバーシティに対応した受信用ＬＳＩに関する。
【背景技術】
【０００２】
従来、一般の衛星放送受信用ＬＳＩでは、ビタビ復号法（例えば、特許文献１を参照。）やリードソロモン符号を使用した誤り訂正が行われている。また、受信品質向上のため、独立した２本のアンテナを使用し、２本のアンテナからの受信信号に基づいて信号を復調するダイバーシティも採用されている。
【０００３】
一方、近年、携帯電話などの携帯機器での受信用ＬＳＩで、受信品質を向上させるためにダイバーシティの適用が検討されている。
【０００４】
しかしながら、従来の受信用ＬＳＩでは、上述したダイバーシティを採用するためには、受信信号のサンプリングや量子化を行うＡＤＣ（Analog-Digital Converter）を２組動作させなければならず、さらに、ＣＤＭ（Coded Division Multiplexer）も２組動作させる必要があった。特に、受信状態が良好で、シングルアンテナでの受信でも受信品質を確保できる場合にも、これらの回路を動作させるため、電力消費が大きく携帯電話などに搭載することができないという問題があった。
【特許文献１】特開平２−２３０８２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、消費電力を抑制しつつ、高い受信品質を確保することができる受信用ＬＳＩを提供する。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、独立した２つのアンテナからの受信信号を該２つの受信信号系の回路を介してビット列からなる入力信号に変換する復調手段と、前記入力信号を誤り訂正符号に基づいて復号した出力信号を生成する復号手段と、前記出力信号を再符号化した基準信号と前記入力信号を比較して、前記入力信号の誤り率を求め、当該誤り率に基づいて前記入力信号の品質を示す判定信号を出力する判定手段と、前記判定信号に基づいて、前記２つの受信信号のうちいずれかまたは双方を選択し、前記復調手段における選択されなかった受信信号系の回路への電源供給またはクロック供給を停止する制御手段とを有することを特徴とする受信用ＬＳＩが提供される。
【発明の効果】
【０００７】
本発明によれば、消費電力を抑制しつつ、高い受信品質を確保する受信用ＬＳＩを実現することができる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照しながら、本発明の実施例を説明する。
【実施例】
【０００９】
図１は、本発明の実施例に係わる受信用ＬＳＩを示す回路ブロック図である。
【００１０】
本発明の実施例に係わる受信用ＬＳＩは、独立した２本のアンテナ１１および１２からの受信信号をビット列からなる入力信号１３に復調する復調部１４、入力信号１３のビット順を入れ替えるビットインターリーブ部１５、ビタビ復号法に基づいてビットインターリーブ部１５からの出力信号を復号しビタビ復号信号１６を出力するビタビ復号部１７、ビタビ復号前後の信号を比較して入力信号１３の品質を判定し判定信号１８を出力する受信品質判定部１９、ビタビ復号信号１６のバイト順を入れ替えるバイトインターリーブ部２０、リードソロモン符号に基づいてバイトインターリーブ部２０からの出力信号をさらに復号し出力信号２１として出力するリードソロモン復号部２２、およびリードソロモン復号前後の信号を比較してビタビ復号信号１６の品質を判定し判定信号２３を出力する受信品質判定部２４を備えている。
【００１１】
アンテナ１１からの受信信号は、ＲＦ２５で増幅および検波され復調部１４に入力され、アンテナ１２からの受信信号は、ＲＦ２６で増幅および検波され復調部１４に入力される。
【００１２】
復調部１４では、入力された２つのアンテナからの受信信号に基づき復調をする。
【００１３】
復調部１４で復調された入力信号１３は、ビットインターリーブ部１５へ入力され、ビットインターリーブ部１５の出力はビタビ復号部１７の入力および受信品質判定部１９の第１の入力へ供給される。
【００１４】
ビタビ復号部１７で復号されたビタビ復号信号１６は、受信品質判定部１９の第２の入力およびバイトインターリーブ部２０の入力へ供給される。
【００１５】
受信品質判定部１９の出力である判定信号１８は、メインＣＰＵ２７のデータバス２８へ出力される。
【００１６】
バイトインターリーブ部２０の出力は、リードソロモン復号部２２の入力および受信品質判定部２４の第１の入力に供給される。
【００１７】
リードソロモン復号部２２で復号された出力信号２１は、受信品質判定部２４の第２の入力へ供給されるとともに、メインＣＰＵ２７のデータバス２８へ出力される。
【００１８】
また、受信品質判定部２４の出力である判定信号２３は、メインＣＰＵ２７のデータバス２８へ出力される。
【００１９】
さらに、復調部１４には、メインＣＰＵ２７からの制御信号２９が供給される。
【００２０】
復調部１４は、受信信号をサンプリングおよび量子化してデジタル信号に変換する２つのアナログ−デジタル変換手段（Analog-Digital Converter、以下、「ＡＤＣ３０およびＡＤＣ３１」という。）、およびＡＤＣ３０またはＡＤＣ３１からのデジタル信号または双方からのデジタル信号を選択してビット列からなる入力信号１３を生成する選択変換手段であるＣＤＭ３２（Coded Division Multiplexer）を有している。
【００２１】
ＡＤＣ３０の入力には、ＲＦ２５で増幅および検波された受信信号が入力され、ＡＤＣ３１の入力には、ＲＦ２６で増幅および検波された受信信号が入力される。
【００２２】
ＡＤＣ３０およびＡＤＣ３１の出力であるデジタル信号はＣＤＭ３２へ供給され、ＣＤＭ３２の出力は、入力信号１３として、ビットインターリーブ部１５へ供給される。
【００２３】
また、メインＣＰＵ２７からの制御信号２９が、ＡＤＣ３０、３１、およびＣＤＭ３２へ供給される。
【００２４】
ビットインターリーブ部１５は、バーストエラーおよび瞬断等の対策のために送信時に行われたデータのビット入れ替えを元に戻し、入力信号１３を本来のビット順に復元する。
【００２５】
ビタビ復号部１７は、畳込み符号を用いて送信時に行われた符号化をビタビ復号法を用いて復号し、入力信号１３に対して誤り訂正を行う。
【００２６】
受信品質判定部１９は、ビタビ復号部１７の出力であるビタビ復号信号１６を畳込み符号を用いて再度符号化し、判定の基準となる基準信号を生成する。
【００２７】
そして、ビタビ復号部１７で復号する前の信号をこの基準信号と比較して入力信号１３の誤り率を算出する。
【００２８】
ここで、ダイバーシティの受信状態は比較的良好であり、入力信号１３の誤り率は、ビタビ復号法で誤り訂正が完全に行える程度であるとする。つまり、ビタビ復号信号１６は、送信時の元データ（畳込み符号化前のデータ）に正しく訂正されているとする。
【００２９】
受信品質判定部１９は、この誤り率が“０％”であれば、判定信号１８として“ＯＫ”を出力し、誤り率が“０％”でなければ、判定信号１８として“ＮＧ”を出力する。
【００３０】
バイトインターリーブ部２０は、バーストエラー対策のために送信時に行われたデータのバイト入れ替えを元に戻し、ビタビ復号信号１６を本来のバイト順に復元する。
【００３１】
リードソロモン復号部２２は、リードソロモン符号を用いて送信時に行われた符号化を復号し、ビタビ復号信号１６に対してさらに誤り訂正を行う。
【００３２】
受信品質判定部２４は、リードソロモン復号部２２の出力信号２１をリードソロモン符号を用いて再度符号化し、判定の基準となる基準信号を生成する。
【００３３】
そして、リードソロモン復号部２２で復号する前の信号をこの基準信号と比較してビタビ復号信号１６の誤り率を算出する。
【００３４】
ここで、上述した受信品質判定部１９と同様に、ビタビ復号信号１６の誤り率は、リードソロモン復号部２２で誤り訂正が完全に行える程度であるとする。
【００３５】
受信品質判定部２４は、この誤り率が“０％”であれば、判定信号２３として“ＯＫ”を出力し、誤り率が“０％”でなければ、判定信号２３として“ＮＧ”を出力する。
【００３６】
メインＣＰＵ２７は、データバス２８から判定信号１８および判定信号２３を受信し、これらに基づいて、制御信号２９を復調部１４のＡＤＣ３０、ＡＤＣ３１、およびＣＤＭ３２へ出力する。
【００３７】
例えば、ＣＤＭ３２がアンテナ１１からの受信信号、つまり、ＡＤＣ３０の出力およびアンテナ１１２からの受信信号、つまり、ＡＤＣ３１の出力の双方のデジタル信号を受信して受信信号の復号化を行っている時に、判定信号１８および判定信号２３の“ＯＫ”を受信すると、メインＣＰＵ２７は、ＣＤＭ３２にＡＤＣ３０またはＡＤＣ３１のいずれか一方を選択するよう制御信号２９を出力する。
【００３８】
そして、非選択になったＡＤＣとＣＤＭ３２の一部の回路を非動作状態にするよう制御信号２９を出力する。
【００３９】
また、同時に、メインＣＰＵ２７は、非選択になったＡＤＣとそれに関連するＣＤＭ３２の入力回路への電源供給を停止するよう制御信号２９を出力する。
【００４０】
その後、受信状態が悪くなり、判定信号１８または判定信号２３が“ＮＧ”になった場合には、メインＣＰＵ２７の制御のもと、再びアンテナ１１およびアンテナ１２の双方からの受信信号を選択して復調部１４で信号復調を行う。
【００４１】
そして、制御信号２９により電源供給を停止していた回路への電源供給を復帰させる。
【００４２】
受信状態が極端に悪く、アンテナ１１およびアンテナ１２の双方を選択しても判定信号１８または判定信号２３が“ＮＧ”になる時は、メインＣＰＵ２７は、受信不可としてエラー処理を行う。
【００４３】
上記実施例によれば、判定信号１８および判定信号２３に基づいて受信信号を選択することができるので、高い受信品質を確保することができる。
【００４４】
また、上記実施例によれば、復調部１４の使用していない回路部分への電源供給を停止するので、受信状態での消費電力を大幅に削減することができる。
【００４５】
上述の実施例では、受信状態が比較的良好であることを前提として、誤り率“０％”で判定信号１８および２３を“ＯＫ”にするとしたが、本発明はこれに限られるものではなく、例えば、誤り率がある値以下であれば、判定信号１８および２３として“ＯＫ”を出力するようにしても良い。
【００４６】
また、判定信号１８および２３に誤り率を直接出力するようにし、誤り率がある値以下であれば、ＣＤＭ３２がいずれか一方の受信信号を選択するようにしても良い。
【００４７】
さらに、上述の実施例では、消費電力を削減するために復調部１４の一部の回路への電源供給を停止するとしたが、本発明はこれに限られるものではなく、例えば、その部分へのクロック供給を停止することで非動作状態にして消費電力の削減を図っても良い。
【００４８】
さらに、上述の実施例では、誤り訂正方法として、ビタビ復号法およびリードソロモン符号に基づく２重の誤り訂正を行っているが、本発明はこれに限られるものではなく、原理的には、どのような誤り訂正方法に対しても適用することができる。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施例に係わる受信用ＬＳＩを示す回路ブロック図。
【符号の説明】
【００５０】
１３  入力信号
１４  復調部
１７  ビタビ復号部
１８、２３  判定信号
１９、２４  受信品質判定部
２１  出力信号
２２  リードソロモン復号部
２７  メインＣＰＵ
２９  制御信号
３０、３１  ＡＤＣ
３２  ＣＤＭ
【図１】
2006013748.tif 000003