(57)【要約】【課題】  Ｉ／Ｏセルユーザ側でのタイミング調整を必要としない差動信号を出力するＩ／Ｏセルを提供する。【解決手段】  ＦＦ回路２で受け取ったデータのタイミングの同期をとり、セレクタ回路３で位相を調整し、インバータ回路４で受け取ったデータを２つの信号に分割する時に信号を反転させ、出力バッファ５で調整および分割された２つのデータを差動信号として出力する。【選択図】  図１
2006128771.tif 000002
【特許請求の範囲】
【請求項１】
データ信号入力部から入力された信号を出力バッファを介して外部へ差動信号を出力するＩ／Ｏセルであって、
データを受け取る受取手段と、
受け取ったデータのタイミングの同期をとる同期手段と、
位相を調整する調整手段と、
受け取ったデータを２つの信号に分割する時に信号を反転させる反転手段と、
調整および分割された２つのデータを差動信号として出力する出力手段と、
を備えることを特徴とするＩ／Ｏセル。
【請求項２】
前記受取手段は、各データ受け取り口にバッファ有し、
前記出力手段は、内部で出力タイミングを調整して分割された２つのデータを出力することを特徴とする請求項１記載のＩ／Ｏセル。
【請求項３】
前記反転手段は、外部からの入力により操作できる回路を有し、
前記出力手段は、内部で出力タイミングを調整し分割された２つのデータを出力することを特徴とする請求項１記載のＩ／Ｏセル。
【請求項４】
ストローブ信号を出力する請求項１から３のいずれか１項に記載の複数のＩ／Ｏセルであって、
前記複数のＩ／Ｏセルが出力するストローブ信号と出力されたデータ信号の位相が調整されることを特徴とする請求項１から３のいずれか１項に記載のＩ／Ｏセル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動信号を出力するＩ／Ｏセルに関する。
【背景技術】
【０００２】
従来、差動信号出力Ｉ／Ｏセルへの入力信号において、ＡＣタイミングの調整は個別の設計で対応しており、Ｉ／Ｏセルのユーザにとって多くの作業量が必要であった。
【０００３】
ここで、出力回路のトランジスタの特性や電源ノイズによってクロスポイントがずれて回路の誤動作を引き起こすことを回避することができる作動出力バッファを、差動出力バッファと差動入力バッファ、位相比較器の出力信号を入力とし差動出力バッファのスルーレートを制御するスルーレート制御回路を設けることにより実現する技術が提案されている（例えば、特許文献１参照）。
【０００４】
また、出力回路のトランジスタの特性や電源ノイズによってクロスポイントがずれて回路の誤動作を引き起こすことを回避することができる作動出力バッファを、位相比較器の比較結果を制御クロック、データとして可変ディレイゲートの遅延を増加させ、クロスポイント電位を基準電圧に合わせることにより実現する技術が提案されている（例えば、特許文献２参照）。
【特許文献１】特開２００１−１７７３９１号公報
【特許文献２】特開２００３−３４７８６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した従来例においては次のような問題点があった。
【０００６】
ＡＣタイミングの調整は個別の設計で対応しなければならなく、Ｉ／Ｏセルのユーザ側における設計作業のコスト負担が増大するという問題点があった。
【０００７】
そこで、本発明は、Ｉ／Ｏセルユーザ側でのタイミング調整を必要としない差動信号を出力するＩ／Ｏセルを提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１記載の発明は、データ信号入力部から入力された信号を出力バッファを介して外部へ差動信号を出力するＩ／Ｏセルであって、データを受け取る受取手段と、受け取ったデータのタイミングの同期をとる同期手段と、位相を調整する調整手段と、受け取ったデータを２つの信号に分割する時に信号を反転させる反転手段と、調整および分割された２つのデータを差動信号として出力する出力手段と、を備えることを特徴とするＩ／Ｏセルである。
【０００９】
請求項２記載の発明は、請求項１記載のＩ／Ｏセルにおいて、前記受取手段は、各データ受け取り口にバッファ有し、前記出力手段は、内部で出力タイミングを調整して分割された２つのデータを出力することを特徴とする。
【００１０】
請求項３記載の発明は、請求項１記載のＩ／Ｏセルにおいて、前記反転手段は、外部からの入力により操作できる回路を有し、前記出力手段は、内部で出力タイミングを調整し分割された２つのデータを出力する。
【００１１】
請求項４記載の発明は、請求項１から３のいずれか１項に記載のＩ／Ｏセルにおいて、ストローブ信号を出力する請求項１から３のいずれか１項に記載の複数のＩ／Ｏセルであって、前記複数のＩ／Ｏセルが出力するストローブ信号と出力されたデータ信号の位相が調整される。
【発明の効果】
【００１２】
本発明の差動信号を出力するＩ／Ｏセルによれば、Ｉ／Ｏセルユーザ側でのタイミング調整が不要となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の一実施の形態について図面を参照して説明する。
【００１４】
まず、公知の差動信号を出力する機構について以下に概説する。差動出力バッファは、同一の構成である２つの出力バッファＰ、Ｎを持っており、それぞれストローブ（Ｐ）、ストローブ（Ｎ）の２つの信号を出力する。ここでＰ、ＮはそれぞれＰｏｓｉｔｉｖｅ、Ｎｅｇａｔｉｖｅを意味する。出力バッファＮの入力端子には、出力バッファＰへの入力信号ストローブをインバータで反転したものが入力され、二つのバッファは相補的に動作する。
【００１５】
差動入力バッファブロックは、ストローブ（Ｐ）、（Ｎ）を入力とした差動入力バッファと、ストローブ（Ｐ）と外部基準電圧（Ｖｒｅｆ）を入力とした差動入力バッファ２２と、ストローブ（Ｎ）と外部基準電圧（Ｖｒｅｆ）を入力とした差動入力バッファと、位相比較器を含む。
【００１６】
位相比較器は、差動入力バッファの出力（Ｐ−Ｎ信号）と差動入力バッファの出力（Ｐ−Ｖｒｅｆ信号）および差動入力バッファの出力（Ｎ−Ｖｒｅｆ信号）の位相を比較し、比較結果信号で出力バッファＰ、Ｎの可変ディレイゲートのディレイ値が自動調整される。
【００１７】
差動入力バッファは、ストローブ（Ｐ）、ストローブ（Ｎ）を受けてクロスポイントでスイッチング動作し、信号Ｐ−Ｎを出力する。一方、差動入力バッファ２２は、ストローブ（Ｐ）とＶｒｅｆとのクロスポイント電位によって動作し、Ｐ−Ｖｒｅｆ信号を出力する。同様に差動入力バッファは、ストローブ（Ｎ）とＶｒｅｆとからＮ−Ｖｒｅｆ信号を出力する。
【００１８】
位相比較器２８は、Ｐ−Ｎ信号の立ち上がり時のＰ−Ｖｒｅｆ信号値をフリップフロップで捕らえることで、結果として２つの信号間の位相を比較する。即ち、ストローブ（Ｐ）の立ち上がり時に、ストローブ（Ｐ）とストローブ（Ｎ）のクロスポイント（以下単に、ストローブのクロスポイント）がＶｒｅｆよりも高い場合は、Ｐ−Ｎ信号立ち上がりよりもＰ−Ｖｒｅｆ信号立ち上がりのタイミングが早くなりフリップフロップがＨになることで検出する。
【００１９】
同様にＰ−Ｎ信号の立ち下がり時（ストローブ（Ｎ）の立ち上がり時）にＮ−Ｖｒｅｆ信号値をフリップフロップで捕らえることで、結果として２つの信号間の位相を比較する。即ち、Ｐ−Ｎ信号の立ち下がり時に、ストローブのクロスポイントがＶｒｅｆよりも高い場合は、Ｐ−Ｎ信号立ち下がりよりもＮ−Ｖｒｅｆ信号立ち上がりのタイミングが早くなりフリップフロップがＨになることで検出する。
【００２０】
次に、本発明の一実施の形態について具体的に、図１を参照して説明する。1つのフリップフロップ回路（以下、「FF回路」という。）と、セレクタ回路、インバータ回路をＩ／Ｏセルに内蔵させる。
【００２１】
ここで、データ信号入力部から入力されたデータはFF回路でクロックとの同期をとり、セレクタ回路に出力される。
【００２２】
セレクタ信号にはFF回路を通った信号と通っていない信号の２信号を選択することができる。
【００２３】
セレクタ信号より出力される信号は２本の信号に分割され、一方がインバータ回路を通ることで入力信号に対し、反転信号となる。また、インバータがない方の信号線では、バッファを挿入し、インバータを通る分の遅延差を調整している。
【００２４】
それぞれでタイミングされたデータは出力バッファを通し、外部へと出力される。
【００２５】
図１に示すＩ／Ｏセルにおける、タイミングチャートを図６に示す。本実施の形態では、Ｉ／Ｏセルを使用することによって外部からＩ／Ｏセルへ入力するデータのタイミングが不要になり、コストの削減および納期の短縮化の面でも大きな効果が得られる。
【００２６】
次に、本発明の他の実施の形態について、図２を参照して説明する。上記の実施の形態とは、データ信号入力部それぞれにバッファ６が挿入されている点が異なる。
【００２７】
このようにデータの受け取り口にバッファを挿入することで、信号の訛りを抑えることができ、信号の立ち上がりや立ち下がりのタイミングの正確なデータを出力することができる。
【００２８】
次に、本発明の他の実施の形態について、図３を参照して説明する。上記の他の実施の形態とは、インバータをEXOR回路に変更し、また、EXORへの外部からの入力部７が追加されている点が異なる。このように構成することで、出力データ制御信号を変えるだけで正転・反転信号だけでなく正転・正転や反転・反転等の出力データのパターンを操作できる。
【００２９】
したがって、１本の制御信号で差動出力の正転・反転を制御することができるため、容易に外部出力データの操作を実行することができ、さらに、差動信号のテスト等に応用することでテストの容易化を図ることもできる。
【００３０】
次に、本発明の他の実施の形態について、図４を参照して説明する。図２を参照して説明した、上記の他の実施の形態とは、２本に分割せずに１出力のみにした回路である点が異なる。
【００３１】
次に、本発明の他の実施の形態であるデータ・ストローブ複合回路について、図５を参照して説明する。図５に示すように、図４における回路を１つまたは複数個と、図２における回路を１つまたは複数個用いて１つのハードマクロとしてもよい。
【００３２】
これにより、Ｉ／Ｏセル内でデータ・ストローブ・コントロールを固定化できるので、入力データとストローブのタイミング調整が不要になり、このセルを使いまわすことで、Ｉ／Ｏセルのユーザにとって作業量の軽減というメリットが生ずる。
【００３３】
なお、上述する実施の形態は、本発明の好適な実施の形態であり、本発明の要旨を逸脱しない範囲内において種々変更実施が可能である。例えば、上記のＩ／Ｏセルにおける処理動作の全部または一部を実行するためのプログラムも本発明に含まれる。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施の形態におけるＩ／Ｏセルの構成図である。
【図２】本発明の第１の他の実施の形態におけるＩ／Ｏセルの構成図である。
【図３】本発明の第２の他の実施の形態におけるＩ／Ｏセルの構成図である。
【図４】本発明の第３の他の実施の形態におけるＩ／Ｏセルの構成図である。
【図５】本発明の他の実施の形態におけるデータ・ストローブ複合回路の構成図である。
【図６】本発明の実施の形態におけるＩ／Ｏセルのタイミングチャートである。
【符号の説明】
【００３５】
１    Ｉ／Ｏセル
２    ＦＦ回路
３    セレクタ回路
４    インバータ回路
５    出力バッファ
【図１】
2006128771.tif 000003
【図２】
2006128771.tif 000004
【図３】
2006128771.tif 000005
【図４】
2006128771.tif 000006
【図５】
2006128771.tif 000007
【図６】
2006128771.tif 000008