(57)【要約】【課題】  製造が容易で信頼性が高く、かつ、トンネル絶縁膜を必要としない記憶素子、記憶装置、および、発光素子を提供すること。【解決手段】  この記憶素子は、導電性を有するリング１３と、磁性体１０と、第１の配線１４と、第２の配線１５とを備える。上記磁性体１０は、リング１３の貫通穴に挿通されている。第１の配線１４は、リング１３の外周面の第１部分から延び、第２の配線１５は、上記外周面上における第２部分から延びている。この記憶素子は、第２の配線１５から第１の配線１４に電子を移動させた場合において、第１の配線１４に流れる電流の電流値を検出することによって、磁性体１０に書き込まれた記憶情報を読み取るようになっている。【選択図】  図１
2006221688.tif 000002
【特許請求の範囲】
【請求項１】
導電性を有するリングと、
上記リングに囲まれた空間を貫くと共に、向きと大きさの内の少なくとも一方が変化する磁場を生成する磁性体と、
上記リングの表面の第１部分から延びる第１の配線と、
上記リングの表面の第２部分から延びる第２の配線と
を備えることを特徴とする記憶素子。
【請求項２】
請求項１に記載の記憶素子において、
上記リングは、一重の電流経路から構成されていることを特徴とする記憶素子。
【請求項３】
請求項１に記載の記憶素子において、
上記リングの少なくとも一部は、二重の電流経路から構成されていることを特徴とする記憶素子。
【請求項４】
請求項１に記載の記憶素子において、
上記磁性体は、磁化の向きおよび大きさが変化しない第１の磁性体と、磁化の向きおよび大きさのうちの少なくとも一方が変化する第２の磁性体とを接合してなることを特徴とする記憶素子。
【請求項５】
請求項１に記載の記憶素子において、
上記磁性体の磁化の向きおよび大きさのうちの少なくとも一方を変えるための磁場を生成する導電線を備えること特徴とする記憶素子。
【請求項６】
請求項１に記載の記憶素子と、
上記記憶素子の上記磁性体が生成する磁場の方向と略直交する第１の方向に延在する第１の導電線と、
上記磁性体が生成する磁場の方向に略直交すると共に、上記第１の方向に略直交する第２の方向に延在する第２の導電線と
を備え、
上記第１の導電線が生成する磁場と上記第２の導電線が生成する磁場の合成磁場によって、上記記憶素子の記憶状態を変化させることを特徴とする記憶装置。
【請求項７】
導電性を有するリングと、上記リングの表面の第１部分から延びる第１の配線と、上記リングの表面の第２部分から延びる第２の配線とを有する電流干渉部材と、
上記電流干渉部材を、磁化の向きおよび大きさのうちの少なくとも一方が記憶情報として記憶されている記憶媒体に対して、記憶情報が記憶されている方向に相対移動させる駆動部と、
上記第１の配線または上記第２の配線に流れる電流を検出する電流検出部と
を備え、
上記電流干渉部材と上記記憶媒体とが記憶情報が記憶されている方向に相対移動しているときに、上記電流検出部が検出する電流に基づいて上記記憶媒体に記憶されている情報を読み出すことを特徴とする記憶装置。
【請求項８】
導電性を有するリングと、
上記リングに囲まれた空間を貫くと共に、向きと大きさの内の少なくとも一方が変化する磁場を形成する磁性体と、
上記リングの表面の第１部分から延びる配線と、
上記リングの表面の第２部分から延びるｎ型領域およびｐ型領域の内の一方の第１導電型領域と、
上記第１導電型領域における上記リング側と反対側の端部に接合されているｎ型領域およびｐ型領域の内の他方の第２導電型領域と
を備え、
上記磁性体によって、上記リングに囲まれた空間を貫く磁場の向きおよび大きさのうちの少なくとも一方を変えることによって、上記第１導電型領域と上記第２導電型領域によって構成されるｐｎ接合部に流れる電流を調整して、上記ｐｎ接合部から所定の量の光子を放出させることを特徴とする発光素子。
【請求項９】
請求項１に記載の記憶素子において、
上記リングにおける上記第１部分と上記第２部分を結ぶ経路の長さは、全て０.３μｍ以上１.５μｍ以下であることを特徴とする記憶素子。
【請求項１０】
請求項７に記載の記憶装置において、
上記リングにおける上記第１部分と上記第２部分を結ぶ経路の長さは、全て０.３μｍ以上１.５μｍ以下であることを特徴とする記憶装置。
【請求項１１】
請求項８に記載の発光素子において、
上記リングにおける上記第１部分と上記第２部分を結ぶ経路の長さは、全て０.３μｍ以上１.５μｍ以下であることを特徴とする発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁性体を用いた記憶素子、磁性体を用いた記憶装置、および、磁性体を用いた発光素子に関する
【背景技術】
【０００２】
近年、磁性体を用いた不揮発性メモリの研究が盛んに行われている。例えば、磁性体層、トンネル絶縁膜、磁性体層という層構成の積層膜を有し、上記二つの磁性体層のうちの一方の磁性体層の磁化方向を変化させて、この磁化方向を記憶情報とし、積層膜を流れる電流値の変化を検知することによって、上記記憶情報を読み出すＭＲＡＭ（Magnetoresistive random access memory)の研究が盛んに行われている。
【０００３】
しかしながら、従来のＭＲＡＭは、ＴＭＲ（Tunnel Magneto Resistive）素子部における磁性体、トンネル絶縁膜、磁性体という積層構造を作製することが難しく、この積層膜の形成に高度な技術が必要となって、製造工程が複雑であるという問題がある。
【０００４】
また、記憶情報を書き込む磁性体層に直接電流を流す機構であるため、トンネル絶縁膜及び磁性体層が劣化し易く、信頼性が低いという問題がある。
【特許文献１】特開２０００−９１６６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、本発明の課題は、製造が容易で信頼性が高く、かつ、トンネル絶縁膜を必要としない記憶素子、記憶装置、および、発光素子を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明の記憶素子は、
導電性を有するリングと
上記リングに囲まれた空間を貫くと共に、向きと大きさの内の少なくとも一方が変化する磁場を生成する磁性体と、
上記リングの表面の第１部分から延びる第１の配線と、
上記リングの表面の第２部分から延びる第２の配線と
を備えることを特徴としている。
【０００７】
尚、この明細書で、第１部分、第２部分といった場合、この第１部分と第２部分は、異なる部分であるものとする。
【０００８】
本発明によれば、上記リングにおける上記第１部分と上記第２部分とを接続している経路（少なくとも２つの異なる経路が存在する）に電流を流したとき、上記リングに囲まれた空間を貫く上記変動する磁場を生成するベクトルポテンシャルの影響を受けて、アハラノフ・ボーム効果（以下、ＡＢ効果という）によって、異なる上記経路を通過した後に合流した電流の合流地点（第１部分または第２部分）における電子波の位相にずれが生じる。したがって、電流が流出する方の配線（第１の配線または第２の配線）を流れる電流値は、この位相差に依存して変化することになる。したがって、上記電流が流出する方の配線を流れる電流値を検出することによって、上記リングを貫く磁束を測定することができて、磁性体の発する磁束量を記憶情報として使用することができる。
【０００９】
また、本発明によれば、電流が流される部分は上記リングであり、記憶情報を有する磁性体ではないので、記憶情報を受け持つ磁性体自身が、その情報を検出される際に、電気的破壊もしくは損傷を受ける確率を格段に低下させることができる。また、従来の記憶素子のように、信頼性が低い極薄トンネル絶縁膜を製作する必要がないので、記憶素子の信頼性を格段に向上させることができる。
【００１０】
また、一実施形態の記憶素子は、上記リングが、一重の電流経路から構成されている。
【００１１】
上記実施形態によれば、上記第１部分と上記第２部分とを接続する経路が二つしか存在しないので、二つの経路の夫々を通過してきた電流の重ね合わせだけを考慮にいれればよくて、電流の重ね合わせの計算を容易に行うことができる。したがって、記憶情報を容易かつ正確に読み取ることができる。
【００１２】
また、一実施形態の記憶素子は、上記リングの少なくとも一部が、二重の電流経路から構成されている。
【００１３】
上記リングの少なくとも一部が、二重の電流経路から構成されている記憶素子においても、ＡＢ効果によって、記憶情報を読み取ることができる。
【００１４】
また、一実施形態の記憶素子は、上記磁性体が、磁化の向きおよび大きさが変化しない第１の磁性体と、磁化の向きおよび大きさのうちの少なくとも一方が変化する第２の磁性体とを接合してなる。
【００１５】
１つの磁性体の磁化方向のみの磁化方向を用いる場合、磁化の向きが逆向きで、かつ、大きさが同じである二つの磁化状態が発生するが、ＡＢ効果に基づいて導電性を有するリングを流れる電流を検出して記憶情報を読み取る場合、これら二つの記憶情報を区別できないという問題がある。詳細には、リングを貫通する磁束と電流Ｉとの理論曲線をプロットすると、原点に対し偶関数になっており（図４参照）、符合が逆で同じ絶対値を持つ磁束に対しては、電流値のみで該記憶部の記憶状態を読み取ることができないという問題がある。
【００１６】
上記実施形態によれば、磁性体が磁化の向き及び大きさが変化しない第１の磁性体を備えているので、常にその磁性体の放出する一定の磁束が加算されることになり、例えば、この磁化の向き及び大きさの変わらない磁性体の放出する磁束を＋χ、磁化の向き及び大きさを変えるための磁性体の放出する飽和磁束を＋χと−χとすると、上記リングを囲む部分を通過する磁束を、大きさを明確に区別できる＋２χおよび０にすることができる。したがって、上記記憶情報を区別できない場合を回避できるだけでなく、磁場による電流の変調を大きくできて、記憶情報を確実かつ容易に読み出すことができる。
【００１７】
また、一実施形態の記憶素子は、上記磁性体の磁化の向きおよび大きさのうちの少なくとも一方を変えるための磁場を生成する導電線を備えている。
【００１８】
上記実施形態によれば、上記導電線を備えるので、この導電線によって、上記磁性体の磁化の向きおよび大きさのうちの少なくとも一方を容易に変動させることができる。また、磁性体の向きおよび大きさの少なくとも一方を変えるための外部磁場源を設ける必要がないので、記憶素子の製造工数を大幅に削減できる。
【００１９】
また、この発明の記憶装置は、
上記発明の記憶素子と、
上記記憶素子の上記磁性体が生成する磁場の方向と略直交する第１の方向に延在する第１の導電線と、
上記磁性体が生成する磁場の方向に略直交すると共に、上記第１の方向に略直交する第２の方向に延在する第２の導電線と
を備え、
上記第１の導電線が生成する磁場と上記第２の導電線が生成する磁場の合成磁場によって、上記記憶素子の記憶状態を変化させることを特徴としている。
【００２０】
本発明によれば、上記第１の導電線および上記第２の導電線に適切な電流を流すことにより、上記記憶素子に正確かつ厳密に情報を書き込むことができる。
【００２１】
また、本発明の記憶装置は、
導電性を有するリングと、上記リングの表面の第１部分から延びる第１の配線と、上記リングの表面の第２部分から延びる第２の配線とを有する電流干渉部材と、
上記電流干渉部材を、磁化の向きおよび大きさのうちの少なくとも一方が記憶情報として記憶されている記憶媒体に対して、記憶情報が記憶されている方向に相対移動させる駆動部と、
上記第１の配線または上記第２の配線に流れる電流を検出する電流検出部と
を備え、
上記電流干渉部材と上記記憶媒体とが記憶情報が記憶されている方向に相対移動しているときに、上記電流検出部が検出する電流に基づいて上記記憶媒体に記憶されている情報を読み出すことを特徴としている。
【００２２】
本発明によれば、上記電流干渉部材を、磁化の向きおよび大きさのうちの少なくとも一方が記憶情報として記憶されている記憶媒体に対して、記憶情報が記憶されている方向に相対移動させる駆動部を有するので、上記記憶媒体上の任意の部分の記憶状態を読み出すことができる。
【００２３】
また、この発明の発光素子は、
導電性を有するリングと、
上記リングに囲まれた空間を貫くと共に、向きと大きさの内の少なくとも一方が変化する磁場を形成する磁性体と、
上記リングの表面の第１部分から延びる配線と、
上記リングの表面の第２部分から延びるｎ型領域およびｐ型領域の内の一方の第１導電型領域と、
上記第１導電型領域における上記リング側と反対側の端部に接合されているｎ型領域およびｐ型領域の内の他方の第２導電型領域と
を備え、
上記磁性体によって、上記リングに囲まれた空間を貫く磁場の向きおよび大きさのうちの少なくとも一方を変えることによって、上記第１導電型領域と上記第２導電型領域によって構成されるｐｎ接合部に流れる電流を調整して、上記ｐｎ接合部から所定の量の光子を放出させることを特徴としている。
【００２４】
本発明によれば、上記リングに囲まれた空間を貫く磁束を変調させて上記ｐｎ接合部を流れる電流を調整することによって、上記ｐｎ接合部から放出させる光子の量を調整するようにしているので、上記ｐｎ接合部から放出させる光子の量を厳密に調整できる。したがって、低電圧デバイスであっても発光強度を所定の強度に精密に調整することができる。
【００２５】
また、一実施形態の記憶素子は、上記リングにおける上記第１部分と上記第２部分を結ぶ経路の長さが、全て０.３μｍ以上１.５μｍ以下である。
【００２６】
上記実施形態によれば、上記リングにおける上記第１部分と上記第２部分を結ぶ経路の長さが、全て０.３μｍ以上１.５μｍ以下で、全ての上記経路の長さが、位相干渉長程度であるので、上記リングを貫通している磁束を変動させたときに流出側の上記配線を流れる電流の変動を大きくできて、情報の読み取りを容易にできる。
【００２７】
また、一実施形態の記憶装置は、上記リングにおける上記第１部分と上記第２部分を結ぶ経路の長さが、全て０.３μｍ以上１.５μｍ以下である。
【００２８】
上記実施形態によれば、上記リングにおける上記第１部分と上記第２部分を結ぶ経路の長さが、全て０.３μｍ以上１.５μｍ以下で、全ての上記経路の長さが、位相干渉長程度であるので、上記リングを貫通している磁束を変動させたときに流出側の配線を流れる電流の変動を大きくできて、情報の読み取りを容易にできる。
【００２９】
また、一実施形態の発光素子は、上記リングにおける上記第１部分と上記第２部分を結ぶ経路の長さが、全て０.３μｍ以上１.５μｍ以下である。
【００３０】
上記実施形態によれば、上記リングにおける上記第１部分と上記第２部分を結ぶ経路の長さが、全て０.３μｍ以上１.５μｍ以下で、全ての上記経路の長さが、位相干渉長程度であるので、上記リングを貫通している磁束を変動させたときに上記ｐｎ接合部分を流れる電流の変動を大きくできて、ｐｎ接合部分から放出させる光子の量を精密に調整できる。
【発明の効果】
【００３１】
本発明の記憶素子によれば、導電性を有するリングにおける第１部分と第２部分との間に電流を流したとき、リングに囲まれた空間を貫く磁場を生成するベクトルポテンシャルの影響を受けて、異なる上記経路を通過した後に合流した電流の合流地点（第１部分または第２部分）における電子波の位相にずれが生じる。したがって、電流が流出する方の配線（第１の配線または第２の配線）を流れる電流値が、この位相差に依存して変化することになる。したがって、上記電流が流出する方の配線を流れる電流値を検出することによって、上記リングを貫く磁束を測定することができて、磁性体の発する磁束量を記憶情報として使用することができる。
【００３２】
また、本発明によれば、電流が流される部分は上記リングであり、記憶情報を有する磁性体ではないので、記憶情報を受け持つ磁性体自身が、その情報を検出される際に、電気的破壊もしくは損傷を受ける確率を格段に減少させることができる。また、従来の記憶素子のように、信頼性が低い極薄トンネル絶縁膜を製作する必要がないので、記憶素子の信頼性を格段に向上させることができる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明を図示の形態により詳細に説明する。
【００３４】
本発明は、外部電流によって変化させられた磁性体の磁化方向を情報と見なす記憶素子を構成する。本発明の記憶素子は、情報の書き換えは上記外部電流によって行うが、情報の読み取りは磁性体の周りに巻きつけたリング状の導電体を流れる電子の干渉を用いるようになっている。
【００３５】
電子の干渉性は、電子の波動としての性質が、強く現れるときに顕著になる。この電子の干渉は、ＡＢ効果に基づくものであり、磁束を連続的に変化させたときの電子の存在確率の周期は、磁束量子Φ０＝ｈ／ｅ（＝４.１４×１０−１５［Ｗｂ］）である（ここで、ｈはプランク定数、ｅは素電荷。）。
【００３６】
本発明の記憶素子の記憶部は、２種類の磁性体を接合して形成すると好ましい。このとき、一方の磁性体の磁化方向をメモリアレイ上に張り巡らせたワード線およびビット線を用いて変える一方、他方の磁性体については磁化方向を変化させないようにする。
【００３７】
リング状の導電体の中を通過する磁束の量は、２種類の磁性体が発生する磁場の合成により決まり、リングを流れる電流量は、リングの中を通過する磁束の量に依存して変化するので、その電流量を検知することにより記憶情報を読み取ることができる。
【００３８】
電子波の干渉を顕著な形で見るために、リングは、同じ形状、同じ組成にした方が望ましい。また、不純物の位置などを全く対称な位置に設定することは、極めて困難であるので、リングは、なるべく純度の高い物質で構成することが好ましい。
【００３９】
以下に、この発明の具体的な構造について記す。
【００４０】
図１は、本発明の一実施形態の記憶素子を示す図であり、図２は、図１に示す記憶素子を有する本発明の一実施形態の記憶装置を示す図である。
【００４１】
この実施形態の記憶素子および記憶装置は、外部電流が生成する磁場によって磁性体の磁化方向を変化させて、記憶状態を変化させるようにしている。
【００４２】
以下に、図１および図２を用いてこの実施形態の記憶素子および記憶装置の具体的な構造について説明することにする。
【００４３】
図１（Ａ）に示すように、この記憶素子は、導電性を有するリング１３と、磁性体１０と、第１の配線１４と、第２の配線１５とを備える。
【００４４】
上記リング１３は、一重の電流経路から構成されている。詳細には、上記リング１３は、内周円筒面と、この内周円筒面の中心軸と略同じ中心軸を有する外周円筒面とを有する筒部材である。上記リング１３は、例えば、金属や、不純物をドープしたＳｉやＧａＡｓ等の半導体で構成されている。
【００４５】
上記第１の配線１４は、上記外周円筒面の第１部分から径方向の外方に延在しており、第２の配線１５は、上記外周円筒面の上記中心軸に関する第１部分の反対側の第２部分から径方向の外方に延在している。
【００４６】
上記磁性体１０は、リング１３に挿通されている。上記磁性体１０は、磁化の向きおよび大きさが変化する第１の磁性体１１と、磁化の向きおよび大きさが変化しない第２の磁性体１２とを接合して形成されている。詳細には、上記磁性体１０は、所定の外部磁場により磁化の向きを変えることができる略直方体形状の第１の磁性体１１の長方形状の端面と、所定の外部磁場では、磁化の向きが変わらない保持力の強い略直方体形状の第２の磁性体１２の長方形状の端面とを接合して形成されている。
【００４７】
尚、上記第１の配線１４および第２の配線１５は、リング１３と同じ材質から形成されていても良く、リング１３と異なる金属や半導体から形成されていても良い。また、上記リング１３の半径方向、および、それに直交する方向（厚さ方向）の厚さを、薄く設定すると、リングを貫く磁束の変動による電流の変動を大きくすることができて、情報を確実かつ正確に読み取りできる。
【００４８】
図１（Ｂ）は、図１（Ａ）に示す記憶素子の磁性体１１、磁性体１２および配線１４を通過する断面図である。
【００４９】
図１（Ｂ）について、１６は、磁性体１１と磁性体１２の接合部を示している。図１（Ｂ）に示すように、磁性体１１と磁性体１２の接合部１６は、リング１３によって覆われている。
【００５０】
図２（Ａ）は、この発明の一実施形態の記憶装置の正面図であり、図２（Ｂ）は、この発明の一実施形態の記憶装置の斜視図である。
【００５１】
この記憶装置は、上記実施形態の記憶素子１と、第１の導電線としてのワード線２１と、第２の導電線としてのビット線２２とを備える。
【００５２】
図２（Ａ）,（Ｂ）に示すように、上記ワード線２１は、磁性体１０が延在している方向、および、第１の配線１４（第２の配線１５）が延在している方向の両方に略垂直な方向に延在している。また、上記ワード線２１は、外場によって磁化が変動する第１の磁性体１１と、紙面における左方に配置されている第２の配線１５で囲まれている空間を通過している。上記ワード線２１には、図２（Ａ）において、紙面の上方から下方に電流Ｉ１が流れるようになっている。
【００５３】
一方、上記ビット線２２は、図２（Ｂ）に示すように、第１の磁性体１１の一方の端面に対向する位置を通過するように配置されている。上記ビット線２２は、磁性体１０が延在している方向およびワード線２１が延在している方向に略垂直で、かつ、第１の配線１４（第２の配線１５）が延在している方向と平行な方向に延在している。また、上記ビット線２２には、図２（Ａ）において、紙面の左方から右方に電流Ｉ２が流れるようになっている。
【００５４】
上記ワード線２１は、右ネジの法則により、図２（Ａ）に矢印Ａで示す方向、すなわち、同心円状に磁束密度ベクトルＢを生成するようになっており、第１の磁性体１１の磁化を変動させる役割を演じている。また、ビット線２２が、右ネジの法則により生成する磁場は、第１の磁性体１１が磁化反転を起こすのを助ける役割を果たしている。上記のように、ワード線２１およびビット線２２を用いて、十字型に電流を流すようにすると、ワード線２１およびビット線２２の交点において合成磁場を最も強くすることができて、第１の磁性体１１の磁化を容易に変動させることができる。
【００５５】
尚、複数の記憶素子、ワード線およびビット線を、規則正しく配列している場合には、情報を書き込みたい記憶素子（メモリセル）に最近接のワード線およびビット線に電流を流すことによって、その記憶素子に情報を書き込むことができることは、勿論である。
【００５６】
以下に、図２（Ｂ）を用いて記憶素子（メモリ）の記憶状態の変化のさせ方と、その読み取り方法についての詳細な説明を行うことにする。
【００５７】
記憶状態を変化させたい場合、ワード線２１およびビット線２２に所定の電流Ｉ１,Ｉ２を流して、第１の磁性体１１の磁化方向を変動させて、リング１３を貫通する、磁性体１１と磁性体１２の発する全磁束Φ（Φは、磁束密度Ｂとその貫通する面積Ｓの積である。）を変化させる。
【００５８】
例えば、磁性体１２の固定した磁束密度が、＋χ（＋は、磁束密度の向きを表し、図２（Ｂ）におけるｚ軸方向）であるとき、第１の磁性体１１の放出する磁束密度を、外部電流によって−χから＋χに変化させることによって、リングを貫通する全磁束密度を、０から＋２χまで変動させる。そして、０および＋２χの２つの状態を、記憶素子の記憶状態と見なす。
【００５９】
次に、記憶情報を読み取りたい場合には、第２の配線１５から、リング１３を介して第１の配線１４に電流を流すようにする。すなわち、図２（Ｂ）において、リングのＡ点からＢ点まで電子を流すようにする。このようにして、Ａ点を通過して、リング１３のどちらか一方の経路を通過した後、Ｂ点に到達した電子の電子波と、Ａ点を通過して、リング１３のどちらか他方の経路を通過した後、Ｂ点に到達した電子の電子波とを干渉させるようにする。そして、この干渉によって変動する第１の配線１４に流れる電流を検出することによって、記憶情報を読み取るようにする。
【００６０】
以下に数式を用いて、このことの厳密な説明を行う。
【００６１】
ＡＢ効果によれば、上記二つの電子波の干渉強度は、第１の磁性体１１および第２の磁性体１２が生成している磁束密度ベクトルＢのベクトルホテンシャルベクトルＡに依存する。干渉密度は、磁束量子Φ０＝ｈ／ｅ（＝４.１４×１０−１５［Ｗｂ］）、リングを貫通する全磁束Φを用いて、ｃｏｓ２［π×（Φ／Φ０）］になる。
【００６２】
ここで、リングを貫通する全磁束とは、図２（Ｂ）に示すように、リングの半径方向と直交する方向をｚ軸（リングの厚さをｗとする）、リングの半径方向の内の互いに直交する２つの軸をｘ軸、および、ｙ軸とするとき、
2006221688.tif 000003
となる。
ここで、
ｒはｒ＝（ｘ２＋ｙ２）１／２であり、
2006221688.tif 000004
重積分は、x‐y平面内で行うものとする。
【００６３】
次に、電子波の干渉強度に係るリングの厚み方向（ｚ方向）について説明する。ここで、リングの厚み方向の長さをｗとする。電子波の再会する点においては、リング中の全てのｚ平面上からくる干渉の効果が寄与するので、実際に観測する干渉強度は、ｚ＝ｗ／２を中心にした場合、
2006221688.tif 000005
となる。したがって、第１の磁性体１１と第２の磁性体１２の磁化方向が逆向きである場合、Φ（ｚ）が、略０になり、被積分関数が、略１の値を取ることから、干渉強度は、wとなる。
【００６４】
これに対し、第１の磁性体１１と第２の磁性体１２の磁化方向を同方向に揃え、かつ、Φ（ｚ）＝（ｎ＋１／２）Φ０（ｎは整数）に設定した場合には、被積分関数が、略０になることから、干渉強度が、略０になる。このことから、記憶状態のオン−オフ比を、非常に大きく取ることができる。
【００６５】
図３は、記憶状態のオン−オフ比を、依然として大きく取ることができることを示す概念図である。
【００６６】
図３（Ａ）にＣ、ＤおよびＥで示す３つのグラフの夫々は、図３（Ｂ）にＣ、ＤおよびＥで示すz軸上の異なる点における、干渉の確率振幅を表しており、その相対位相角が、磁束密度の違いにより少しずつ異なることを示している。
【００６７】
尚、図３（Ａ）のグラフの横軸は、ｚ＝ｗ／２平面上でのリングを貫通する磁束Φを磁束量子Φ０で割った値を表している。図３（Ａ）において、Φ／Φ０＝０付近が、上で述べた２つの磁性体の磁化方向が逆向きの場合を表し、Φ／Φ０＝１／２（０.５）付近が、２つの磁性体の磁化方向が同方向を向いている場合を表している。
【００６８】
図３（Ｃ）は、図３（Ａ）のＣ、ＤおよびＥを足し合わせたものを示すグラフである。尚、図３（Ｃ）においては、確率振幅は、１に規格化してある。図３（Ｃ）に示すように、例えば、Φ／Φ０＝１／２における点と、Φ／Φ０＝０における点では、その比が非常に大きくなっている。
【００６９】
ここで、図３（Ｂ）に示すリング状の導電体の厚さwを大きくすると、π／２以上、相対位相角の異なるモードが混在して、それら多数のモードの重ね合わせが起こって、顕著なピークを見ることができなくなる。このことから、wは、なるべく小さく取ることが望ましい。具体的には、リング状領域を貫通する磁束の大きさにも依存するが、目安として、例えば、１μｍ以下に設定すると有効に作用することになる。
【００７０】
リング状の導電体１３が、半径方向及びそれに直交する方向に、厚みのない円（理想的な円）で構成されているとすると、流れる電流Iと磁束Φの間には、量子力学的な確率の
流れ（カレント）が、電子の波動関数をΨ（その複素共役をΨ＊）、ベクトルポテンシャルをベクトルＡ、リング１３中での電子の有効質量をｍ＊とした時、電磁場が存在する場合のシュレディンガーの波動方程式から
2006221688.tif 000006
と導出されることができ、次の関係が成立することになる。
2006221688.tif 000007
【００７１】
この式は、リング１３を貫く磁束が、流出側の配線を流れる電流に大きい影響を及ぼすことを意味している。この発明は、この性質を利用して記憶情報を読み出すものである。
【００７２】
図４は、上記電流が余弦関数の２条に比例している関係をグラフにしたものである。図４において、横軸は、Φ／Φ０を示し、縦軸は、電流Ｉを示している。
この式より、干渉が強め合う条件は、Φ＝ｎΦ０（nは整数)、弱め合う条件は、Φ＝（ｎ＋１／２）Φ０（ｎは整数）となる。
【００７３】
定磁場がリング１３を貫通しているとき、リング１３の半径を連続的に変化させることにより、図１（Ａ）のＢ点における電子の干渉の強さを変化させることができる。
【００７４】
尚、上記二つの別の経路を経由してきた電子の電子波の干渉を顕著に検出するには、リング１３の長さが位相干渉長程度であることが必要になる。具体的には、位相干渉長は、不純物をドープされたＳｉで約５０ｎｍ、ＧａＡｓ系ＨＥＭＴ構造で数μｍである。実際には、位相干渉長の数倍程度の長さまでなら、その干渉の効果を検出でき、リング１３における上記第１部分と上記第２部分を結ぶ経路の長さが、全て０.３μｍ以上１.５μｍ以下であれば、干渉を顕著に観測できる。
【００７５】
また、位相の干渉を利用するのであるから、その干渉長がなるべく長い物質を使用することが望ましいことは勿論であり、例えば、Ｓｉでは、３０〜１４０ｎｍ、ＧａＡｓでは、０.５μｍ〜３μｍ、金属では、０.５μｍ〜１μｍの電子波干渉領域を設けると、更に干渉を顕著に観測することができる。
【００７６】
以下では、位相干渉強度が強め合う条件は、磁性体１１と磁性体１２の磁化方向が、互いに反対方向を向き、磁場を打ち消しあっているときに実現しているとし、ここでは、弱めあう条件について考える。
【００７７】
例として、リング１３の半径ｒを見積もってみると、
Ｂ＝０.５[Ｔ]のとき、
ｎ＝１のときｒ＝６３[ｎｍ]であり、ｎ＝１０のときｒ＝１６６[ｎｍ]である。
【００７８】
また、Ｂ＝０.０５[Ｔ]のとき、
ｎ＝１のときｒ＝１９９[ｎｍ]であり、ｎ＝１０のときｒ＝５２５[ｎｍ]である。
【００７９】
位相干渉長は、上にも書いたように数百[ｎｍ]以下であるので、磁性体の飽和磁化に応じて必要な半径を作製することが肝要である。
【００８０】
また、この実施形態の記憶素子では、図１に示すように、リング１３の形状が対称であったが、この発明の記憶素子では、導電体のリングの形状は、対称でなくても良い。この記憶情報の読み取りは、ＡＢ効果に基づくものであるので、リング中を走る電子が、リングに挿通されている磁性体が生成する磁場に基づくベクトルポテンシャルの影響を受けることが肝要である。
【００８１】
図５は、この発明に用いることができる記憶素子の幾つかを示す上面図である。
【００８２】
図５において、１１は、第１の磁性体を示し、１２は、第２の磁性体を示している。また、２４、３４、４４、５４は、第１の配線を示し、２５、３５、４５、５５は、第２の配線を示し、２３、３３、４３、５３は、導電性を有するリングを示している。
【００８３】
図５（Ａ）は、リング２３の腕（第１部分と第２部分とを結ぶ部分）の長さが同じである場合の例である。
【００８４】
また、図５（Ｂ）および（Ｃ）は、どちらか一方の腕が他方よりも長くなっているものであり、配線を結ぶ２つの経路が非対称である場合の例である。尚、図５（Ｃ）に示すリングは、図５（Ｂ）に示すリングと比較して非対称度が大きくなっている。また、図５（Ｄ）は、リングの形状を円形でなくて長方形である場合の例である。
【００８５】
本発明によれば、情報を記憶する磁性体及びトンネル絶縁膜に、直接、電流を流さないので、従来のＭＲＡＭと比較して、記憶素子としての寿命を大きく向上させることができる。また、製作工程において極薄絶縁膜を制作する必要がないので、工数を格段に低減できる。また、記憶素子の信頼が、絶縁膜の信頼性に左右されることがないので、記憶素子全体の信頼性を、格段に向上させることができる。
【００８６】
図６は、本発明の記憶装置の一実施形態である磁気ディスク記憶装置を示す図である。尚、この磁気ディスク記憶装置の基本的な動作原理は、上記記憶素子で説明した動作原理と同一である。
【００８７】
図６において、６１は、磁気ディスクの一部を表している。この磁気ディスクの形状は、円板状でなくても良く、如何なる形状であっても良く、６１は、任意の形の磁気記憶板の一部を示しているものとする。
【００８８】
また、図６において、６２は、磁気ディスクの磁区の磁場の向きを示している。図６に示すように、この磁気ディスク記憶装置では、磁場の向きは、ディスクの面に垂直に上向きまたは下向きの状態を取るようになっている。
【００８９】
この記憶装置は、電流干渉部材６０と、駆動部（図示せず）と、電流検出部（図示せず）とを有する。
【００９０】
上記電流干渉部材６０は、金属又は半導体よりなる導電性のリング６３と、リングの外周面の第１部分から延びる第１の配線６４と、リングの外周面の第１部分と異なる第２部分から延びる第２の配線６５とを有している。
【００９１】
また、上記駆動部は、電流干渉部材６０を、ディスクにおける記憶情報が記憶されている図６にαで示す方向に、ディスクに対して移動させるようになっている。
【００９２】
また、上記電流検出部は、第２の配線６５から第１の配線６４に電子を流すようになっていると共に、第１の配線６４に流れる電流を検出するようになっている。
【００９３】
この記憶装置は、電流干渉部材６０と記憶媒体とが記憶情報が記憶されているα方向に相対移動しているときに、電流検出部が検出する電流に基づいて記憶媒体に記憶されている情報を読み出すようになっている。
【００９４】
具体的には、この記憶装置は、磁気ディスク面内の磁場の向きを読み出す際に、リング６３を貫通する磁束の量によって、第１の配線６４を流れる電流値が変化する現象を利用する。そして、この変化を検出することによって、記憶素子に記憶されている情報を読み出すようになっている。
【００９５】
この記憶装置によれば、電流干渉部材６０は、駆動部によってディスク６１の面上を記憶情報が記憶されているα方向に動くことができるので、ディスク面内に記憶された情報を全て読み取ることができる。
【００９６】
尚、上記実施形態では、ディスク６１を静止させると共に、電流干渉部材６０を移動させるようにしたが、この発明では、電流干渉部材を静止させると共に、ディスクを移動させるようにしても良いことは勿論である。
【００９７】
また、上記実施形態では、駆動部は、電流干渉部材６０を、直線方向に移動させるようになっていたが、この発明では、駆動部は、電流干渉部材を、例えば、円周上等、直線以外の経路を移動させても良いことは勿論である。
【００９８】
図７は、この発明の一実施形態の発光素子を示す図である。
【００９９】
リング中を貫通する磁束Φの量によって、図１のＢ点における電子の存在確率が変化する。これにより、電子の位相が強め合っている条件では、リングの両腕を通過する電子の位相は、２πの整数倍だけ異なっており、その存在確率は高いのに対し、弱めあっている条件では、B点における電子の存在確率は、ほとんど０に近くなる。
【０１００】
この発光素子は、磁性体７０と、導電性を有するリング７３と、第１導電型領域としてのｐ型領域７４と、第２導電型領域としてのｎ型領域７５と、配線７７とを備える（７４が、ｎ型領域で、７５が、ｐ型領域であっても良い）。上記リング７３は、ＡＢ効果に起因する干渉を生じさせるための部材である。
【０１０１】
上記磁性体７０は、リング７３の貫通穴に挿通されている。上記磁性体７０は、第１の磁性体７１と、第２の磁性体７２とを接合して形成されている。上記第１の磁性体７１は、外部電流の作る磁場により、磁化方向が変化する磁性体であり、第２の磁性体７２は、外部電流によって磁化方向が変化しない磁性体である。
【０１０２】
上記配線７７は、リング７３の外周面の第１部分から延びており、ｐ型領域７４は、リング７３の外周面の第１部分以外の第２部分から延びている。また、ｎ型領域７５は、ｐ型領域７４におけるリング７３と反対側の端部に接合されている。
【０１０３】
この発光素子は、リング７３のＦ点からＧ点に電流を流しながら、磁性体７０によって、リング７３に囲まれた空間を貫く磁場の向きおよび大きさのうちの少なくとも一方を変える。そして、ｐ型領域７４とｎ型領域７５によって構成されるｐｎ接合部に流れる電流を調整して、このｐｎ接合部から所定の量の光子を放出させるようになっている。
【０１０４】
図８は、図７に示すｐ型領域７４およびｎ型領域７５のエネルギーバンドを示す図である。
【０１０５】
図８において、８４は、ｎ領域の伝導帯における電子を示し、８５は、ｐ領域の価電子帯における正孔（ホール）を示している。また、８７は、ｎ領域におけるフェルミ・エネルギーを表し、８８は、ｐ領域におけるフェルミ・エネルギーを表している。また、このｐｎ接合には、順方向電圧がかかっているものとし、８６は、そのｐｎ接合のバンドギャップ間で電子と正孔とが再結合して発生したフォトン（光子）を表している。また、８９は、位相干渉によって強めあった電子波を表している。
【０１０６】
フォトンの強度は、ｎ領域の伝導帯からｐ領域の価電子帯に落ち込む電子の数に比例し、また、その数（存在確率）は、ｃｏｓ２（πΦ／Φ０）に依存するので、リングを貫通する磁性体の磁化方向を変えること、もしくは、磁性体がない中空のリングでは、外部磁場の方向や大きさを変えることにより、フォトンの強度を変えることができる。すなわち、フォトンの強度をＩとしたとき、
2006221688.tif 000008
となる。
【０１０７】
本発明の発光素子は、外部磁場を任意に変化させるだけで、発光強度を適宜調整することができる。したがって、発光素子の強度を精密に調整することができる。
【０１０８】
図９は、物質中の不純物及び非弾性散乱の頻度を検出する検出装置を示す図である。
【０１０９】
この検出装置は、導電体を有するリング９３と、リング９３の外周面の第１部分から径方向の外方に延在する第１の配線９４と、リング９３の外周面の第２部分から径方向の外方に延在する第２の配線９５と、リング９３の両端面に対向配置されて、リング９３の貫通穴を貫く磁場を連続的に変化させる磁場変動装置９７とを備える。上記磁場変動装置９７は、リング９３の一端面に対向配置されているＮ極９１と、リング９３の他端面に対向配置されているＳ極９２とを有する。また、被測定試料はリング９３である。
【０１１０】
磁場を連続的に変化したとき、非弾性散乱のない理想的な導体の場合には、リング９３を流れる電流は、図４に示した三角関数を描く。
【０１１１】
しかしながら、通常、金属細線中や二次元電子ガス系において、電子‐フォノン散乱や電子‐電子散乱等の非弾性散乱を完全に取り除くことは困難である。また、ＡＢ効果は、本質的に波動関数の位相を観測するものであり、その位相状態は非弾性散乱の影響を強く受ける。
【０１１２】
この検出装置は、実際に作製した試料のＡＢ振動と理想的なグラフとを比較することにより、どのくらい非弾性散乱が起こっているのかを解析するものである。また、この検出装置は、特に、その温度依存性を見ることで、位相干渉長や電子間の相互作用について解析することを目的とするものである。
【０１１３】
尚、ＡＢ効果を用いると素電荷ｅの精密な測定をすることもできる。
【０１１４】
素電荷eの精確な値は、単一電子トランジスタにおいて、一つずつ電子を通過させる際の電流値の精密な測定において極めて重要である。しかしながら、整数量子ホール効果の実験から求めたe（素電荷）の値と、他の実験（電子などの素粒子の磁気モーメント測定等）から求めた値とは、誤差以上の違いが生じ、素電荷ｅの精密な測定が不可能であるという問題がある。
【０１１５】
しかしながら、図２に示した記憶素子、ワード線およびビット線からなる装置において、Φ（磁束）−I（電流）グラフは、図４に示したように、ＡＢ効果によって、周期Φ0の周期関数となる。このことから、この周期を精密に測定することによって、素電荷ｅの精密な値を測定することができる。
【０１１６】
尚、上記全ての実施形態では、導電性を有するリングは、一重の電流経路から構成されていた。しかしながら、この発明では、導電性を有するリングは、リングの少なくとも一部が、二重の電流経路から構成されていても良く、この場合においても、ＡＢ効果によって、記憶情報を読み取ることができる。
【図面の簡単な説明】
【０１１７】
【図１】本発明の一実施形態の記憶素子を示す図である。
【図２】本発明の一実施形態の記憶装置を示す図である。
【図３】記憶状態のオン−オフ比を、大きく取ることができることを説明するために作製された概念図である。
【図４】リング材を流れる電流が余弦関数の２条に比例している関係を示す図である。
【図５】この発明に用いることができる記憶素子の幾つかを示す図である。
【図６】本発明の記憶装置の一実施形態である磁気ディスク記憶装置を示す図である。
【図７】この発明の一実施形態の発光素子を示す図である。
【図８】上記発光素子のｐｎ接合部分のエネルギーバンドを示す図である。
【図９】物質中の不純物及び非弾性散乱の頻度を検出する検出装置を示す図である。
【符号の説明】
【０１１８】
１  記憶素子
１０  磁性体
１１  第１の磁性体
１２  第２の磁性体
１３,２３,３３,４３,５３,６３,７３,９３  リング
１４,２４,３４,４４,５４,６４,７１,９４  第１の配線
１５,２５,３５,４５,５５,６５,７２,７７,９５  第２の配線
１６  接合部
２１  ワード線
２２  ビット線
６０  電流干渉部材
６１  磁気ディスク
６２  磁場の向き
７０  磁性体
７４  第１の導電性領域
７５  第２の導電性領域
８４  電子
８５  ホール
８６  フォトン
８７  n 型導電体のフェルミエネルギー
８８  p 型導電体のフェルミエネルギー
８９  電子波
９１  N極
９２  S極
９７  磁場変動装置
【図１】
2006221688.tif 000009
【図２】
2006221688.tif 000010
【図３】
2006221688.tif 000011
【図４】
2006221688.tif 000012
【図５】
2006221688.tif 000013
【図６】
2006221688.tif 000014
【図７】
2006221688.tif 000015
【図８】
2006221688.tif 000016
【図９】
2006221688.tif 000017