(57)【要約】【課題】  電子機器の電源入力部に設けられているエネルギー蓄積用のコンデンサの放電防止回路を小形化する。【解決手段】コンデンサ２１の放電電流Ｉｃがカレントトランス２３で検出されたとき、ＭＯＳＦＥＴ２５がオフ状態となるので、同コンデンサ２１と給電ライン２との接続状態がオフ状態となる。このため、カレントトランス２３は、瞬時電流のみ流れ、定常的に流れる直流重畳分を考慮する必要がなく、小型のもので良い。また、メインの電流ラインに挿入される部品がないので、全体の損失が少ない。【選択図】図１
2006325302.tif 000002
【特許請求の範囲】
【請求項１】
給電ラインから与えられる所定の直流電源電圧が印加されて充電されると共に負荷に電源を供給するコンデンサを有する電子機器に設けられ、前記直流電源電圧が低下したとき、充電されている前記コンデンサの放電を防止する放電防止回路であって、
前記コンデンサの放電の開始を検出したとき、該コンデンサと前記給電ラインとの接続状態をオフ状態とする構成とされていることを特徴とする放電防止回路。
【請求項２】
前記コンデンサの放電電流を検出して放電電流検出信号を生成する電流検出手段と、
前記放電電流検出信号に対応した制御信号を生成する制御回路と、
前記制御信号に基づいて前記コンデンサと前記給電ラインとの接続状態をオフ状態とするスイッチ手段とを備えてなることを特徴とする請求項１記載の放電防止回路。
【請求項３】
前記給電ラインから前記コンデンサに対して充電電流を流す充電電流通過手段と、
前記コンデンサの前記放電電流を検出して放電電流検出信号を生成し、かつ該コンデンサに対する前記充電電流を検出して充電電流検出信号を生成する電流検出手段と、
前記放電電流検出信号に対応した第１の制御信号を生成し、かつ前記充電電流検出信号に対応した第２の制御信号を生成する制御回路と、
前記第１の制御信号に基づいて前記コンデンサと前記給電ラインとの接続状態をオフ状態とする一方、前記第２の制御信号に基づいて前記コンデンサと前記給電ラインとの接続状態をオン状態とすると共に前記充電電流通過手段を短絡するスイッチ手段とを備えてなることを特徴とする請求項１記載の放電防止回路。
【請求項４】
前記コンデンサに対する充電電流を制限することにより、該コンデンサに突入電流が流れることを防止する突入電流防止回路が設けられていることを特徴とする請求項１、２又は３記載の放電防止回路。
【請求項５】
前記突入電流防止回路は、
前記コンデンサからの放電電流を通過させる放電電流通過手段と、
前記コンデンサに対する前記充電電流を制限する電流制限素子とから構成されていることを特徴とする請求項４記載の放電防止回路。
【請求項６】
前記突入電流防止回路は、
前記コンデンサからの放電電流を通過させる放電電流通過手段と、
前記コンデンサに対する前記充電電流を制限する電流制限素子と、
前記コンデンサに対する前記充電電流を検出して充電電流検出信号を生成し、かつ前記コンデンサの放電電流を検出して放電電流検出信号を生成する電流検出手段と、
前記充電電流検出信号に対応した第３の制御信号を生成し、かつ前記放電電流検出信号に対応した第４の制御信号を生成する制御回路と、
前記第３の制御信号に基づいてオフ状態となる一方、前記第４の制御信号に基づいてオン状態となって前記電流制限素子及び放電電流通過手段を短絡する補助スイッチ手段とから構成されていることを特徴とする請求項４記載の放電防止回路。
【請求項７】
請求項１乃至６のいずれか一に記載の放電防止回路が設けられていることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、放電防止回路及び該放電防止回路が設けられている電子機器に係り、特に、電源入力部にエネルギー蓄積用のコンデンサが設けられている電子機器に対して給電ラインから直流電源電圧が供給されている状態で、同様の電子機器が同給電ラインに逐次追加接続されるときに、同コンデンサの放電を防止する放電防止回路及び該放電防止回路が設けられている電子機器に関する。
【背景技術】
【０００２】
近年、携帯電話機やインターネット接続の需要の増大に伴い、通信事業者側で通信機器の増設が増加している。各通信機器には、電源装置から給電ラインを介して直流電源が供給されている。この場合、電源装置の電源容量及び各通信機器の消費電力に基づいて、１つの電源装置に接続が可能な通信機器の数が決まる。各通信機器の電源入力部には、一般に、エネルギー蓄積用の大容量コンデンサが内蔵されていることが多いが、既設の通信機器に対して給電ラインから直流電源電圧が供給されている状態で、増設用の通信機器が同給電ラインに逐次追加接続されたとき、この増設用の通信機器の電源入力部のコンデンサが充電されるため、同給電ラインの直流電源電圧が瞬間的に低下し、既設の通信機器の動作が停止して通信サービスが停止するという問題が発生することがある。この問題に対する対策として、特許文献１に記載された放電防止回路がある。
【０００３】
図９は、特許文献１に記載された放電防止回路が設けられている電子機器の要部の電気的構成を示す回路図である。
この電子機器は、直流電源装置１に給電ライン２を介して接続されている通信機器１０であり、コンデンサ１１を電源入力部に有している。コンデンサ１１は、直流電源装置１の直流電源電圧Ｖinが印加されて充電されると共に、通信機器１０の内部回路などで構成される負荷１２に電源を供給する。また、通信機器１０には、放電防止回路としてダイオード１３が設けられている。ダイオード１３は、たとえば、給電ライン２に通信機器１０と同様の機器が接続されて直流電源電圧Ｖinが瞬間的に低下したとき、充電されているコンデンサ１１から給電ライン２への電流の逆流を防止し、同コンデンサ１１の放電を防止する。
【０００４】
この通信機器１０では、放電防止回路は、受動素子であるダイオード１３のみで構成されているため、特別な制御を必要とせず、簡単な構成となっている。しかしながら、この放電防止回路では、負荷電流をＩｏ、ダイオード１３の順電圧をＶｆとすると、常にＩｏ×Ｖｆの電力が消費される。このため、ダイオード１３は、複数のダイオードを並列接続して構成し、かつ大型放熱器で放熱する必要があり、実装規模が大きい。従って、この放電防止回路は、消費電流の大きい機器に設けることは困難である。
【０００５】
図１０は、特許文献１に記載された他の放電防止回路が設けられている電子機器の要部の電気的構成を示す回路図であり、図９中の要素と共通の要素には共通の符号が付されている。
この電子機器は、直流電源装置１に給電ライン２を介して接続されている通信機器１０Ａである。この通信機器１０Ａでは、放電防止回路として、図９中のダイオード１３に代えて、カレントトランス１４と、制御回路１５と、ｎチャネル型のＭＯＳＦＥＴ１６とが設けられている。
【０００６】
この通信機器１０Ａでは、定常時では、ＭＯＳＦＥＴ１６がオン状態となり、直流電源装置１の直流電源電圧Ｖinがカレントトランス１４を経てコンデンサ１１に印加されて充電されると共に、負荷１２に電源が供給されている。そして、給電ライン２に通信機器１０と同様の機器が接続されて直流電源電圧Ｖinが瞬間的に低下したとき、充電されているコンデンサ１１から給電ライン２へ電流が逆流しようとするが、これがカレントトランス１４で検出されて逆流検出信号ａが出力される。逆流検出信号ａは制御回路１５に入力され、同制御回路１５から制御信号ｂが出力される。制御信号ｂにより、ＭＯＳＦＥＴ１６がオフ状態となり、充電されているコンデンサ１１から給電ライン２への電流の逆流が防止され、同コンデンサ１１の放電が防止される。また、定常時では、ＭＯＳＦＥＴ１６のオン抵抗による損失があるが、上記図９のダイオードを使用した放電防止回路に比較して大幅に発熱が少ない。
【特許文献１】特開２００２−３１５２０１号公報（第１−２頁、図１、図４）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来の放電防止回路では、次のような問題点があった。
すなわち、図１０の放電防止回路では、電流検出用のカレントトランス１４がメインの電流ラインに挿入されているため、定常時の大電流と瞬時変動電流を考慮して設計する必要があり、同カレントトランス１４が大型のものになるという問題点がある。また、カレントトランス１４に定常的に直流が重畳された大電流が流れるため、同カレントトランス１４で損失が発生するという問題点もある。
【０００８】
この発明は、上述の事情に鑑みてなされたもので、電流検出用のカレントトランスを小型化し、回路全体の小型化を実現すると共に損失の少ない放電防止回路を提供することを目的としている。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、請求項１記載の発明は、給電ラインから与えられる所定の直流電源電圧が印加されて充電されると共に負荷に電源を供給するコンデンサを有する電子機器に設けられ、前記直流電源電圧が低下したとき、充電されている前記コンデンサの放電を防止する放電防止回路に係り、前記コンデンサの放電の開始を検出したとき、該コンデンサと前記給電ラインとの接続状態をオフ状態とする構成とされていることを特徴としている。
【００１０】
請求項２記載の発明は、請求項１記載の放電防止回路に係り、前記コンデンサの放電電流を検出して放電電流検出信号を生成する電流検出手段と、前記放電電流検出信号に対応した制御信号を生成する制御回路と、前記制御信号に基づいて前記コンデンサと前記給電ラインとの接続状態をオフ状態とするスイッチ手段とを備えてなることを特徴としている。
【００１１】
請求項３記載の発明は、請求項１記載の放電防止回路に係り、前記給電ラインから前記コンデンサに対して充電電流を流す充電電流通過手段と、前記コンデンサの前記放電電流を検出して放電電流検出信号を生成し、かつ該コンデンサに対する前記充電電流を検出して充電電流検出信号を生成する電流検出手段と、前記放電電流検出信号に対応した第１の制御信号を生成し、かつ前記充電電流検出信号に対応した第２の制御信号を生成する制御回路と、前記第１の制御信号に基づいて前記コンデンサと前記給電ラインとの接続状態をオフ状態とする一方、前記第２の制御信号に基づいて前記コンデンサと前記給電ラインとの接続状態をオン状態とすると共に前記充電電流通過手段を短絡するスイッチ手段とを備えてなることを特徴としている。
【００１２】
請求項４記載の発明は、請求項１、２又は３記載の放電防止回路に係り、前記コンデンサに対する充電電流を制限することにより、該コンデンサに突入電流が流れることを防止する突入電流防止回路が設けられていることを特徴としている。
【００１３】
請求項５記載の発明は、請求項４記載の放電防止回路に係り、前記突入電流防止回路は、前記コンデンサからの放電電流を通過させる放電電流通過手段と、前記コンデンサに対する前記充電電流を制限する電流制限素子とから構成されていることを特徴としている。
【００１４】
請求項６記載の発明は、請求項４記載の放電防止回路に係り、前記突入電流防止回路は、前記コンデンサからの放電電流を通過させる放電電流通過手段と、前記コンデンサに対する前記充電電流を制限する電流制限素子と、前記コンデンサに対する前記充電電流を検出して充電電流検出信号を生成し、かつ前記コンデンサの放電電流を検出して放電電流検出信号を生成する電流検出手段と、前記充電電流検出信号に対応した第３の制御信号を生成し、かつ前記放電電流検出信号に対応した第４の制御信号を生成する制御回路と、前記第３の制御信号に基づいてオフ状態となる一方、前記第４の制御信号に基づいてオン状態となって前記電流制限素子及び放電電流通過手段を短絡する補助スイッチ手段とから構成されていることを特徴としている。
【００１５】
請求項７記載の発明は、電子機器に係り、請求項１乃至６のいずれか一に記載の放電防止回路が設けられていることを特徴としている。
【発明の効果】
【００１６】
この発明の構成によれば、放電防止回路は、コンデンサの放電の開始を検出したとき、同コンデンサと給電ラインとの接続状態をオフ状態とする構成とされているので、定常時の大電流が流れることを想定する必要がなく、回路規模を小型化できる。また、制御回路により、放電電流検出信号に対応した第１の制御信号が生成され、かつ充電電流検出信号に対応した第２の制御信号が生成され、スイッチ手段により、同第１の制御信号に基づいてコンデンサと給電ラインとの接続状態がオフ状態となり、また、第２の制御信号に基づいて同コンデンサと同給電ラインとの接続状態がオン状態となると共に充電電流通過手段が短絡されるので、同スイッチ手段がオフ状態のときの損失を低減できる。
【００１７】
また、突入電流防止回路が設けられているので、スイッチ手段がオフ状態のときの損失を更に低減できる。また、制御回路により、充電電流検出信号に対応した第３の制御信号が生成され、かつ放電電流検出信号に対応した第４の制御信号が生成され、補助スイッチ手段が、同第３の制御信号に基づいてオフ状態となる一方、同第４の制御信号に基づいてオン状態となって電流制限素子及び放電電流通過手段が短絡されるので、スイッチ手段がオフ状態のときでも、負荷に印加される電圧がコンデンサの電圧と同一となり、同コンデンサによるバックアップ時間が短くなることがない。このため、負荷は、低電圧仕様のものでも、正常に動作することができる。
【発明を実施するための最良の形態】
【００１８】
コンデンサの放電電流がカレントトランスで検出されたとき、ＭＯＳＦＥＴ（スイッチ手段）がオフ状態となり、同コンデンサと給電ラインとの接続状態をオフ状態とする放電防止回路を提供する。
【実施例１】
【００１９】
図１は、この発明の第１の実施例である放電防止回路が設けられている電子機器の要部の電気的構成を示す回路図である。
この例の電子機器は、同図に示すように、直流電源装置１に給電ライン２を介して接続されている通信機器２０であり、コンデンサ２１を有している。コンデンサ２１は、直流電源装置１の直流電源電圧Ｖinが印加されて充電されると共に、通信機器２０の内部回路などで構成される負荷２２に電源を供給する。また、通信機器２０には、放電防止回路として、カレントトランス２３と、制御回路２４と、ｎチャネル型のＭＯＳＦＥＴ２５とが設けられている。
【００２０】
カレントトランス２３は、一次側にコンデンサ２１の充放電電流のみが流れるように同コンデンサ２１と直列接続され、同コンデンサ２１の放電電流を検出して、二次側で放電電流検出信号ｃを生成して出力する。制御回路２４は、放電電流検出信号ｃに基づいてＭＯＳＦＥＴ２５をオフ状態とするための制御信号ｄを生成する。ＭＯＳＦＥＴ２５は、定常時では、ドレーン・ソース間がオン状態となっているが、制御信号ｄに基づいてコンデンサ２１と給電ライン２との接続状態をオフ状態とする。また、ＭＯＳＦＥＴ２５は、寄生ダイオード２５ａを有している。
【００２１】
図２は、図１の放電防止回路の動作を説明するタイムチャートである。
この図を参照して、この例の放電防止回路の動作について説明する。
通信機器２０に対して給電ライン２から直流電源電圧Ｖinが供給されている状態で、図示しない増設用の通信機器が同給電ライン２に逐次追加接続されたとき、この増設用の通信機器の電源入力部のコンデンサが充電されるため、直流電源電圧Ｖinが瞬間的に低下する。このとき、この放電防止回路では、コンデンサ２１の放電電流Ｉｃにより放電の開始が検出され、同コンデンサ２１と給電ライン２との接続状態がオフ状態となる。
【００２２】
すなわち、図２に示すように、定常期間（時刻ｔ０〜ｔ１）では、コンデンサ２１は充電されている状態であるため、充放電電流（すなわち、カレントトランス２３の一次側電流）は流れない。このため、入力電流Ｉｉｎ＝負荷電流Ｉｏとなっている。また、ＭＯＳＦＥＴ２５は、制御回路２４の制御により、オン（ＯＮ）状態を維持している。瞬断（瞬低）期間（時刻ｔ１〜ｔ２）では、直流電源電圧Ｖinが瞬時低下すると、コンデンサ２１から負荷２２に電力供給が行われる。このときの放電電流Ｉｃがカレントトランス２３で検出され、同カレントトランス２３の二次側に発生した放電電流検出信号ｃが制御回路２４に伝達される。制御回路２４から制御信号ｄが出力され、ＭＯＳＦＥＴ２５がオフ（ＯＦＦ）状態となる。これにより、コンデンサ２１に蓄えられた電力は、給電ライン２側に引き抜かれるルートがなくなるため、全て負荷２２へ供給され、同コンデンサ２１の電圧Ｖｃが漸次低下する。
【００２３】
充電期間（時刻ｔ２〜ｔ３）では、直流電源電圧Ｖinの復旧により、再び給電ライン２から負荷２２へ電力供給が行われると共に、放電して電圧Ｖｃが低下しているコンデンサ２１へ充電電流が流れる。このとき、ＭＯＳＦＥＴ２５は、制御信号ｄによりオフ状態を維持したままであるが、充電電流は同ＭＯＳＦＥＴ２５の寄生ダイオード２５ａを通して流れる。放電防止回路回復期間（時刻ｔ３〜ｔ４）では、制御信号ｄによりオフ状態に維持されていたＭＯＳＦＥＴ２５が時刻ｔ４でオン状態に戻る。定常期間（時刻ｔ４〜）では、定常期間（時刻ｔ０〜ｔ１）と同様の状態に戻る。
【００２４】
以上のように、この第１の実施例では、コンデンサ２１の放電電流Ｉｃがカレントトランス２３で検出されたとき、ＭＯＳＦＥＴ２５がオフ状態となるので、同コンデンサ２１と給電ライン２との接続状態がオフ状態となる。このため、カレントトランス２３は、瞬時電流のみ流れ、定常的に流れる直流重畳分を考慮する必要がなく、小型のもので良い。また、メインの電流ラインに挿入される部品がないので、全体の損失が少なくなる。
【実施例２】
【００２５】
図３は、この発明の第２の実施例である放電防止回路が設けられている電子機器の要部の電気的構成を示す回路図であり、第１の実施例を示す図１中の要素と共通の要素には共通の符号が付されている。
この例の電子機器は、同図３に示すように、直流電源装置１に給電ライン２を介して接続されている通信機器２０Ａであり、図１中の制御回路２４に代えて、新たな機能が付加された制御回路２４Ａが設けられている。また、カレントトランス２３は、二次側で放電電流検出信号ｃを生成すると共に、コンデンサ２１に対する充電電流を検出して、二次側で充電電流検出信号ｅを生成して出力する。制御回路２４Ａは、放電電流検出信号ｃに基づいてＭＯＳＦＥＴ２５をオフ状態とするための制御信号ｄを生成する他、充電電流検出信号ｅに基づいてＭＯＳＦＥＴ２５をオン状態とするための制御信号ｆを生成する。ＭＯＳＦＥＴ２５は、制御信号ｄに基づいてコンデンサ２１と給電ライン２との接続状態をオフ状態とする他、制御信号ｆに基づいてコンデンサ２１と給電ライン２との接続状態をオン状態とすると共に寄生ダイオード２５ａを短絡する。
【００２６】
図４は、図３の放電防止回路の動作を説明するタイムチャートである。
この図を参照して、この例の放電防止回路の動作について説明する。
この放電防止回路では、図４に示すように、充電期間（時刻ｔ２〜ｔ３）で、カレントトランス２３の二次側で充電電流検出信号ｅが生成され、制御回路２４Ａで同充電電流検出信号ｅに基づいてＭＯＳＦＥＴ２５をオン状態とするための制御信号ｆが生成される。このため、制御信号ｄによりオフ状態になっていたＭＯＳＦＥＴ２５が、図２中の時刻ｔ４よりも早い時刻ｔ２でオン状態に戻る。これにより、ＭＯＳＦＥＴ２５がオフ状態のときの損失（Ｉｏ×Ｖｆ、Ｖｆ；寄生ダイオード２５ａの順電圧）が低減される。
【実施例３】
【００２７】
図５は、この発明の第３の実施例である放電防止回路が設けられている電子機器の要部の電気的構成を示す回路図であり、第２の実施例を示す図３中の要素と共通の要素には共通の符号が付されている。
この例の電子機器は、同図５に示すように、直流電源装置１に給電ライン２を介して接続されている通信機器２０Ｂである。通信機器２０Ｂでは、コンデンサ２１にダイオード２６が直列接続され、同ダイオード２６に抵抗２７が並列接続されている。抵抗２７は、コンデンサ２１に対する充電電流を制限する。ダイオード２６は、コンデンサ２１の放電電流に対して抵抗２７をバイパスする。これらのダイオード２６及び抵抗２７で、突入電流防止回路が構成されている。
【００２８】
図６は、図５の放電防止回路の動作を説明するタイムチャートである。
この図を参照して、この例の放電防止回路の動作について説明する。
この放電防止回路では、図６に示すように、充電期間（時刻ｔ２〜ｔ３）で、コンデンサ２１の過大な充電電流が抑制される。これにより、ＭＯＳＦＥＴ２５がオフ状態のときの損失が、より低減される。但し、この実施例では、瞬断期間（時刻ｔ１〜ｔ２）において負荷２２に印加される電圧Ｖｏは、コンデンサ２１の電圧Ｖｃに対して、ダイオード２６の順電圧（約０．６Ｖ）だけ低い値となる。
【実施例４】
【００２９】
図７は、この発明の第４の実施例である放電防止回路が設けられている電子機器の要部の電気的構成を示す回路図である。
この例の電子機器は、同図７に示すように、直流電源装置１に給電ライン２を介して接続されている通信機器２０Ｃである。通信機器２０Ｃでは、図５中のカレントトランス２３、制御回路２４Ａ及びダイオード２６に代えて、カレントトランス２３Ａ、制御回路２４Ｂ及びＭＯＳＦＥＴ２８が設けられている。カレントトランス２３Ａは、カレントトランス２３の機能に加え、コンデンサ２１に対する充電電流を検出して充電電流検出信号ｇを生成し、かつ同コンデンサ２１の放電電流を検出して放電電流検出信号ｈを生成する。制御回路２４Ｂは、制御回路２４Ａの機能に加え、充電電流検出信号ｇに対応した制御信号ｊを生成し、かつ放電電流検出信号ｈに対応した制御信号ｋを生成する。ＭＯＳＦＥＴ２８は、寄生ダイオード２８ａを有している。寄生ダイオード２８ａは、コンデンサ２１からの放電電流を通過させる放電電流通過手段としての働きをする。また、ＭＯＳＦＥＴ２８は、制御信号ｊに基づいてオフ状態となり、また、制御信号ｋに基づいてオン状態となって抵抗２７及び寄生ダイオード２８ａを短絡する。
【００３０】
図８は、図７の放電防止回路の動作を説明するタイムチャートである。
この図を参照して、この例の放電防止回路の動作について説明する。
この放電防止回路では、図８に示すように、瞬断期間（時刻ｔ１〜ｔ２）においてＭＯＳＦＥＴ２８がオン状態となっているので、負荷２２に印加される電圧Ｖｏがコンデンサ２１の電圧Ｖｃと同一となる。このため、コンデンサ２１によるバックアップ時間が短くなることがない。また、時刻ｔ２において、カレントトランス２３Ａにより、コンデンサ２１に対する充電電流が検出されて充電電流検出信号ｇが生成され、制御回路２４Ｂにより、同充電電流検出信号ｇに対応した制御信号ｊが生成されてＭＯＳＦＥＴ２８がオフ状態となる。この後、時刻ｔ４ａにおいて、コンデンサ２１の充電完了が検出されてＭＯＳＦＥＴ２８がオン状態となる。また、時刻ｔ４ｂ〜ｔ４ｃにおいて、直流電源電圧Ｖinが瞬時低下すると、ＭＯＳＦＥＴ２８がオン状態となる。このとき、ＭＯＳＦＥＴ２５がオフ状態となる。
【００３１】
以上のように、この第４の実施例では、瞬断期間（時刻ｔ１〜ｔ２）において負荷２２に印加される電圧Ｖｏがコンデンサ２１の電圧Ｖｃと同一となり、同コンデンサ２１によるバックアップ時間が短くなることがない。このため、負荷２２が低電圧仕様（電源電圧が、たとえば３．３Ｖ±１０％、すなわち、許容範囲２．９７Ｖ〜３．６３Ｖ）のものであっても、電圧Ｖｏが許容範囲の下限値よりも低下することがなく、正常に動作する。
【００３２】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成は同実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更などがあっても、この発明に含まれる。
たとえば、ＭＯＳＦＥＴ２５，２８は、バイポーラトランジスタ及びダイオードを組み合わせたものでも、上記実施例とほぼ同様の作用、効果が得られる。また、図７中のカレントトランス２３Ａは、２つのカレントトランスで構成しても良い。また、上記各実施例では、直流電源装置１のマイナス側にＭＯＳＦＥＴ２５が接続されているが、同直流電源装置１のプラス側にｐチャネル型のＭＯＳＦＥＴを接続した構成にしても、上記実施例とほぼ同様の作用、効果が得られる。また、寄生ダイオード２５ａ，２８ａに対して、より順電圧の小さいショットキ・バリア・ダイオードを並列接続しても良い。これにより、ＭＯＳＦＥＴ２５，２８のオフ状態からオン状態に遷移する時間遅れが改善される。
【産業上の利用可能性】
【００３３】
この発明は、電源入力部にエネルギー蓄積用のコンデンサが設けられている電子機器に対して給電ラインから直流電源電圧が供給されている状態で、同様の電子機器が同給電ラインに逐次追加接続される場合全般に適用でき、特に、同コンデンサの放電防止回路を小形化する場合に有効である。
【図面の簡単な説明】
【００３４】
【図１】この発明の第１の実施例である放電防止回路が設けられている電子機器の要部の電気的構成を示す回路図である。
【図２】図１の放電防止回路の動作を説明するタイムチャートである。
【図３】この発明の第２の実施例である放電防止回路が設けられている電子機器の要部の電気的構成を示す回路図である。
【図４】図３の放電防止回路の動作を説明するタイムチャートである。
【図５】この発明の第３の実施例である放電防止回路が設けられている電子機器の要部の電気的構成を示す回路図である。
【図６】図５の放電防止回路の動作を説明するタイムチャートである。
【図７】この発明の第４の実施例である放電防止回路が設けられている電子機器の要部の電気的構成を示す回路図である。
【図８】図７の放電防止回路の動作を説明するタイムチャートである。
【図９】従来の放電防止回路が設けられている電子機器の要部の電気的構成を示す回路図である。
【図１０】従来の他の放電防止回路が設けられている電子機器の要部の電気的構成を示す回路図である。
【符号の説明】
【００３５】
１      直流電源装置
２      給電ライン
２０，２０Ａ，２０Ｂ      通信機器（電子機器）
２１      コンデンサ
２２      負荷
２３，２３Ａ      カレントトランス（電流検出手段）
２４，２４Ａ，２４Ｂ      制御回路
２５      ＭＯＳＦＥＴ（スイッチ手段）
２５ａ      寄生ダイオード（充電電流通過手段）
２６      ダイオード（突入電流防止回路の一部、放電電流通過手段）
２７      抵抗（突入電流防止回路の一部、電流制限素子）
２８      ＭＯＳＦＥＴ（突入電流防止回路の一部、補助スイッチ手段）
２８ａ      ダイオード（突入電流防止回路の一部、放電電流通過手段）
【図１】
2006325302.tif 000003
【図２】
2006325302.tif 000004
【図３】
2006325302.tif 000005
【図４】
2006325302.tif 000006
【図５】
2006325302.tif 000007
【図６】
2006325302.tif 000008
【図７】
2006325302.tif 000009
【図８】
2006325302.tif 000010
【図９】
2006325302.tif 000011
【図１０】
2006325302.tif 000012