(57)【要約】【課題】低い製造コストで、耐圧変動の防止を図ることができる半導体装置を提供すること。【解決手段】パッシベーション膜である層間絶縁膜１４とモールド樹脂である封止用樹脂層１６の間にカーボン不連続薄膜１５を挿入することで、封止用樹脂層１６と層間絶縁膜１４の界面に蓄積する可動イオンをカーボン不連続薄膜１５を介して中性化し、この可動イオンによる耐圧変動を防止する。【選択図】        図１
2006222210.tif 000002
【特許請求の範囲】
【請求項１】
保護膜を備えた半導体装置において、前記保護膜上に、不連続薄膜を形成することを特徴とする半導体装置。
【請求項２】
保護膜と、該保護膜上に形成された樹脂被覆層とを備えた半導体装置において、前記保護膜と前記樹脂被覆層との間に、不連続薄膜を形成することを特徴とする半導体装置。
【請求項３】
半導体基板の一方の表面層に離れて形成され、その間で主電流を流す第１、第２の半導体領域と、前記第１、第２の半導体領域の間の前記半導体基板表面上に形成された絶縁膜と、前記第１、第２の半導体領域および前記絶縁膜の上に形成された保護膜と、該保護膜上に形成された不連続薄膜を被覆した樹脂被覆層とを備えたことを特徴とする半導体装置。
【請求項４】
前記不連続薄膜が、金属もしくは半導体であることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
前記金属が、カーボン、タングステンおよび白金のいずれかであることを特徴とする請求項４に記載の半導体装置。
【請求項６】
第１導電型の半導体層の表面から内部に形成されたトレンチと、該トレンチに沿って形成される第２導電型の第１領域と、該第１領域と接し、該トレンチを挟んで対向して形成される第１導電型の第２領域および第２導電型の第３領域と、前記第２領域の表面層に前記第１領域と接する第１導電型の第４領域と、該第４領域の表面層に第２導電型の第５領域と、前記第３領域の表面層に形成する第２導電型の第６領域と、前記トレンチ内を充填する第１絶縁膜と、前記第５領域と前記第２領域に挟まれた前記第４領域上と前記第２領域上に渡って形成されるゲート絶縁膜と、該ゲート絶縁膜上と前記第１絶縁膜上の一部に渡って形成されるゲート電極と、該ゲート電極上と前記第１絶縁膜上に形成される第２絶縁膜と、前記第４領域と前記第５領域に接し、前記第２絶縁膜上に延在する第１主電極と、前記第６領域に接し、前記第２絶縁膜上に延在する第２主電極と、前記第１主電極上と前記第２絶縁膜上と前記第２主電極上に渡って形成される第３絶縁膜と、該第３絶縁膜上に形成される樹脂被覆層と、を備える半導体装置において、
前記第３絶縁膜と前記樹脂被覆層の間に不連続薄膜を形成することを特徴とする半導体装置。
【請求項７】
第１導電型の半導体層の表面層に形成され、互いに対向して形成される第１導電型の第２領域および第２導電型の第３領域と、前記第２領域の表面層に形成される第１導電型の第４領域と、該第４領域の表面層に第２導電型の第５領域と、前記第３領域の表面層に形成する第２導電型の第６領域と、前記第５領域と前記第２領域に挟まれた前記第４領域上に形成されるゲート絶縁膜と、該ゲート絶縁膜上に形成されるゲート電極と、該ゲート電極上と前記半導体層上に形成される第２絶縁膜と、前記第４領域と前記第５領域に接し、前記第２絶縁膜上に延在する第１主電極と、前記第６領域に接し、前記第２絶縁膜上に延在する第２主電極と、前記第１主電極上と前記第２絶縁膜上と前記第２主電極上に渡って形成される第３絶縁膜と、該第３絶縁膜上に形成される樹脂被覆層と、を備える半導体装置において、
前記第３絶縁膜と前記樹脂被覆層の間に不連続薄膜を形成することを特徴とする半導体装置。
【請求項８】
前記不連続薄膜が、前記第１主電極および前記第２主電極のいずれとも接続していないことを特徴とする請求項６または７に記載の半導体装置。
【請求項９】
前記不連続薄膜が、少なくとも前記第１主電極および前記第２主電極の一方と接続することを特徴とする請求項６または７に記載の半導体装置。
【請求項１０】
前記不連続薄膜の等価的なシート抵抗値が、１×１０9 Ω／□〜１×１０10Ω／□であることを特徴とする請求項１〜９のいずれか一項に記載の半導体装置。    
【請求項１１】
前記不連続薄膜の膜厚が、０．１ｎｍ〜２ｎｍであることを特徴とする請求項１〜１０のいずれか一項に記載の半導体装置。                                  
【請求項１２】
前記不連続薄膜の膜厚が、０．１ｎｍ〜０．５ｎｍであることを特徴とする請求項１１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高耐圧の半導体装置に関する。
【背景技術】
【０００２】
ワンチップパワーＩＣは、シリコン基板に制御用ＬＳＩと電力用パワー素子を作り込むことにより、チップサイズの縮小や高機能化を図るものである。
商用電源電圧は、一般に１００〜２４０Ｖであるため、目的とする機器に合わせて電圧変換を行なう必要がある。たとえば、コンピュータやエレクトロニクス機器では半導体素子の動作電圧である数Ｖ程度までトランスを用いて降圧してきた。
近年、携帯機器の発展によりトランスについての小型・軽量化が行なわれるようになった。高周波化によりインダクタンスの低減を図るものであり、数百キロヘルツから数メガヘルツで高速スイッチングを行なう。スイッチング素子には、電源電圧の最大波高値が印加されるため、例えば、２４０Ｖ電源用素子耐圧は約７００Ｖ必要である。シリコン半導体では、高耐圧化は必然的に素子長さの増加を伴い、コスト増の要因となっていた。
【０００３】
これを解決するための手段が、特許文献１の「横型高耐圧トレンチＭＯＳＦＥＴおよびその製造方法」に開示されている。半導体基板上にトレンチを形成し、トレンチ周囲にオフセットドレイン領域を設け、高耐圧化を実現しようとするものである。例えば、耐圧７００Ｖの素子におけるオフセットドレイン長は６０μｍ必要だが、これを深さ２０μｍ、幅２０μｍ位のトレンチにより代替するものである。
図９は、従来のトレンチ横型パワーＭＯＳＦＥＴの要部断面図である。図中の符号で、１はｐ型半導体基板、２はトレンチ、２ａはトレンチを充填する絶縁物、３はトレンチ周囲に均一な厚みを有するｎ- オフセットドレイン領域、４はｐウェル領域、５はｐベース領域、６はｎウェル領域、７はｎ+ ソース領域、８はｎ+ ドレイン領域、９はゲート絶縁膜、１０はゲート電極、１１は層間絶縁膜、１２はソース電極、１３はドレイン電極、１４は層間絶縁膜および１６は封止用樹脂層（樹脂被覆層）である。
【０００４】
層間絶縁膜１４は、ソース電極１２、ドレイン電極１３の保護膜として水分が透過し難い窒化膜を堆積する。また、封止用樹脂層１６は、信頼性の観点から、可動イオンの少ない材料を採用する必要がある。
トレンチ横型素子では、ソース電極１２とドレイン電極１３の間の間隔を１０μｍ程度に設定するため、層間絶縁膜１１および１４、封止用樹脂層１６に印加される電界強度はより高くなり、これらの膜１１、１４内部および界面２１に分極電荷や可動イオンを誘導し蓄積する。その結果として、電位分布が変化し、例えば、ソース電極１２端部近傍に樹脂の正イオン２２が蓄積されたり、ドレイン電極１３端部に負イオン２３が蓄積されることで耐圧が低下する。また、ソース電極１２端部またはドレイン電極１３端部に誘導された正イオン２２または負イオン２３によりオン状態でのｎ- オフセットドレイン領域での電位分布が影響を受けて、オン電流が流れ難くなり、オン抵抗が増大する。
【０００５】
特許文献２では、モールド樹脂中の可動イオンが電極近傍へ誘起され、より下層部に配置されたプラズマ酸化膜に分極を生じさせて、デバイスの電位分布が変動し、耐圧変動を起こす。これを防止するために、窒素添加したＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）膜を形成して、電気電導度を酸化膜と窒化膜の中間値とし、ＴＥＯＳ膜内に生じた分極電荷をリーク電流として除去することで耐圧変動を抑制できることが開示されている。
また、特許文献３の図１１、図１２では、モールド樹脂中の可動イオンの影響を防止するため、ソース電極上、ドレイン電極上および層間絶縁膜上にシリコンの組成を高めに設定したＳｉ+ 窒化膜を形成し、さらに通常の窒化膜（絶縁窒化膜）であるパッシベーション膜などを形成し、さらにその上にソース電極またはドレイン電極と接続する導電膜を形成することで、Ｓｉ+ 窒化膜を空乏化してリーク電流を低く抑えて高温でのパワーＭＯＳＦＥＴの熱暴走（耐圧低下）を防ぐことができる。また、モールド樹脂の可動イオンの影響を遮蔽でき、パワーＭＯＳＦＥＴの耐圧変動を無くすことが開示されている。
【０００６】
また、特許文献４には、実使用時における高電圧・高湿下での経時的な耐圧低下をフィールドプレートの張り出しと層間絶縁膜の膜厚を所定の値とすることで防止できることが開示されている。
【特許文献１】特開平８−９７４１１号公報
【特許文献２】特開２００３−１２４４５９号公報
【特許文献３】特開２００１−７３２７号公報  図１１、図１２
【特許文献４】特開２００２−２７０８３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、実素子では、特許文献２で説明した分極電荷の影響の他に、モールド樹脂中の電荷を蓄積することで起こる影響もある。特に、４００℃程度以下で成膜されたプラズマ酸化膜は、Ｓｉ−Ｈ結合、Ｎ−Ｈ結合、大量の水素を含有しており、高温、高電界の印加により、結合手が切断され、空孔を生じ易いため、この空孔の再配置の状態により、正または負の荷電状態を取り得る。そのため、このような結合を多く含む薄膜は耐圧変動が生じ易くなる。したがって、モールド樹脂に生じた可動イオン自体を除去する必要があり、そのために、ＴＥＯＳ膜では、通常、１０００℃程度で熱処理を行ない膜を高純度化している。
しかし、アルミニウムなどの低融点材料で形成されるソース電極およびドレイン電極の保護膜としてＴＥＯＳ膜を用いる場合には、１０００℃程度の高温処理では電極を変質させるため行うことができず、４００℃程度以下の低温処理となる。その結果、前記のような結合を多数含む薄膜となり耐圧変動が生じ易くなる。
【０００８】
また、特許文献３に示すように、耐圧変動を防止するために、Ｓｉ+ 窒化膜と導電膜を積層した構造の場合には、膜形成の製造コストが高くなる。
この発明の目的は、前記の課題を解決して、低い製造コストで、耐圧変動を防止できる半導体装置を提供することにある。
【課題を解決するための手段】
【０００９】
前記の目的を達成するために、パッシベーション膜などの保護膜（層間絶縁膜）を備えた半導体装置において、前記保護膜上に形成された不連続薄膜を備えた構成とする。
また保護膜と、該保護膜を介して形成した樹脂被覆層（モールド樹脂などの封止用樹脂層）とを備えた半導体装置において、前記保護膜と前記樹脂被覆層との間に形成された不連続薄膜を備えた構成とする。
また、半導体基板の一方の表面層に離れて形成され、その間で主電流を流す第１、第２の半導体領域と、前記第１、第２の半導体領域の間の前記半導体基板表面上に形成された絶縁膜と、前記第１、第２の半導体領域および前記絶縁膜の上に形成された保護膜と、該保護膜上に形成された不連続薄膜を被覆した樹脂被覆層とを備えた構成とする。
また、前記不連続薄膜が、金属もしくは半導体（例えば、ＳｉＣ）であるとよい。
【００１０】
また、前記金属が、カーボン、タングステンおよび白金のいずれかであるとよい。
また、第１導電型の半導体層（例えば、ｐ型半導体層）の表面から内部に形成されたトレンチと、該トレンチに沿って形成される第２導電型の第１領域（例えばｎ型オフセットドレイン領域）と、該第１領域と接し、該トレンチを挟んで対向して形成される第１導電型の第２領域（例えば、ｐ型ウェル領域）および第２導電型の第３領域（例えば、ｎ型ウェル領域）と、前記第２領域の表面層に前記第１領域と接する第１導電型の第４領域（例えば、ｐ型ベース領域）と、該第４領域の表面層に第２導電型の第５領域（例えば、ｎ型ソース領域）と、前記第３領域の表面層に形成する第１導電型の第６領域（例えば、ｎ型ドレイン領域）と、前記トレンチ内を充填する第１絶縁膜と、前記第５領域と前記第２領域に挟まれた前記第４領域上と前記第２領域上に渡って形成されるゲート絶縁膜と、該ゲート絶縁膜上と前記第１絶縁膜上の一部に渡って形成されるゲート電極と、該ゲート電極上と前記第１絶縁膜上に形成される第２絶縁膜（例えば、層間絶縁膜）と、前記第４領域と前記第５領域に接し、前記第２絶縁膜上に延在する第１主電極（例えば、ソース電極）と、前記第６領域に接し、前記第２絶縁膜上に延在する第２主電極（例えば、ドレイン電極）と、前記第１主電極上と前記第２絶縁膜上と前記第２主電極上に渡って形成される第３絶縁膜（例えば、パッシベーション膜）と、該第３絶縁膜上に形成される樹脂被覆層と、を備える半導体装置において、前記第３絶縁膜と前記樹脂被覆層の間に不連続薄膜が形成されるとするよい。
【００１１】
また、第１導電型の半導体層の表面層に形成され、互いに対向して形成される第１導電型の第２領域および第２導電型の第３領域と、前記第２領域の表面層に形成される第１導電型の第４領域と、該第４領域の表面層に第２導電型の第５領域と、前記第３領域の表面層に形成する第２導電型の第６領域と、前記第５領域と前記第２領域に挟まれた前記第４領域上に形成されるゲート絶縁膜と、該ゲート絶縁膜上に形成されるゲート電極と、該ゲート電極上と前記半導体層上に形成される第２絶縁膜と、前記第４領域と前記第５領域に接し、前記第２絶縁膜上に延在する第１主電極と、前記第６領域に接し、前記第２絶縁膜上に延在する第２主電極と、前記第１主電極上と前記第２絶縁膜上と前記第２主電極上に渡って形成される第３絶縁膜と、該第３絶縁膜上に形成される樹脂被覆層と、を備える半導体装置において、前記第３絶縁膜と前記樹脂被覆層の間に不連続薄膜が形成されるとよい。
【００１２】
また、前記不連続薄膜が、前記第１主電極および前記第２主電極のいずれとも接続せずに浮遊電位状態にあってもよい。
また、前記不連続薄膜が、少なくとも前記第１主電極および前記第２主電極の一方と電気的に接続するとよい。
また、前記不連続薄膜の等価的なシート抵抗値が、１×１０9 Ω／□〜１×１０10Ω／□であるとよい。ここで等価的なシート抵抗値とは、第１主電極と第２主電極の間に印加する印加電圧を図２で示すリーク電流のピーク値で割った抵抗値をシート抵抗値に換算したものをいう。
また、前記不連続薄膜の膜厚が、０．１ｎｍ〜２ｎｍであるとよい。
また、前記不連続薄膜の膜厚が、０．１ｎｍ〜０．５ｎｍであるとさらに好ましい。
〔作用〕
層間絶縁膜と樹脂の間に不連続薄膜を挿入すると、電極近傍の樹脂被覆層や層間絶縁膜内に存在する可動イオンや分極電荷が不連続薄膜を介して電子のやり取りをして中和化することが考えられる。この不連続薄膜内を電子が移動することでリーク電流が流れると推定される。
【００１３】
薄膜ハンドブック  オーム社  ｐｐ４６３〜ｐｐ４７２（１９８２）に記載されている不連続膜（不連続薄膜）の説明によると、不連続膜とは、絶縁膜上に金属膜を形成した時に、核形成、島の成長、凝集を経て網目構造を経て連続膜となる。電極間が金属で導通していないことを意味する。連続膜から不連続膜への境界膜厚は、Ａｌで約１７ｎｍ、Ａｕで約４０ｎｍであり、これ以下の膜厚では、厚さと抵抗率が比例しない、いわゆるサイズ効果が現れ、さらに、電子のド・ブロイ波長である数オングストローム以下になると、量子力学的効果が現れる。つまり、不連続薄膜を流れるリーク電流は量子力学的挙動を伴って引き起こされる。
一般的な不連続膜の電気伝導の特徴は、例えばシート抵抗が〜１０ｋΩ／□以上と高抵抗を示し、温度係数が負であり、活性化エネルギーが、０．００１〜０．８ｅＶと広範囲に渡るのが特徴である。
【００１４】
ただし、不連続膜の電気伝導のメカニズムについては、熱電子放出モデル、活性化トンネリングモデル、基板の不純物、表面準位を介したトンネリングモデル等があり確定はされてはおらない。
不連続膜は、金属もしくは半導体で下地の絶縁膜に対して化合物を作り難く、濡れ性が悪く粒子形態を取りやすいものが良い。たとえば、酸化膜や窒化膜上に設ける材料としては、白金、炭素、タングステン等が良い。導電層の形成方法は、たとえば、スパッタ法を用いる事により、層間絶縁膜の内部に粒子を浸透できるため、よりプロセスマージンは大きくなり望ましい。
湿式メッキにおける核形成方法のように導電性材料を分散させた溶液に浸積処理し試料表面に極微量、付着させる方法でも良い。さらには、イオン注入法により、膜質を変化させ等価的に膜表面を導電化する方法でも良い。不連続薄膜は、シート抵抗値として数Ｇ（ギガ）Ω／□あれば、電荷蓄積の影響を軽減できる。電位分布への影響も小さく、耐圧やオン抵抗などのデバイス特性の劣化をもたらさない。
【００１５】
不連続薄膜は、層間絶縁膜と樹脂被覆層の間に挿入する。フローティング状態（浮遊電位状態）でも効果はあるが、電極と接しているとさらに大きな効果が得られる。
【発明の効果】
【００１６】
この発明によれば、高電界が印加される電極上とパッシべーション膜上に不連続薄膜を形成することで、電極近傍のパッシベーション膜などの層間絶縁膜やモールド樹脂などの封止用樹脂層あるいはこれらの界面に電荷が蓄積することを防止することができる。
その結果、低い製造コストで、素子の電位分布の変動が防止され、耐圧変動を防止することができる。また、オン電流の低下（オン抵抗の増大）を防止することもできる。
【発明を実施するための最良の形態】
【００１７】
実施の最良の形態については、横型素子を例に挙げて以下の実施例で説明するが、本発明は縦型素子にも適用できる。
【実施例１】
【００１８】
図１は、この発明の第１実施例の半導体装置の要部断面図である。この図は、トレンチ横型ＭＯＳＦＥＴの断面構造を示し、図９と同一部位には同一の符号を付した。図中の符号の１はｐ型半導体基板、２はトレンチ、２ａはトレンチを充填する絶縁物、３はトレンチ周囲に均一な厚みを有するｎ- オフセットドレイン領域、４はｐウェル領域、５はｐベース領域、６はｎウェル領域、７はｎ+ ソース領域、８はｎ+ ドレイン領域、９はゲート絶縁膜、１０はゲート電極、１１は層間絶縁膜、１２はソース電極、１３はドレイン電極、１４は層間絶縁膜、１５はカーボン不連続薄膜、１６はモールド樹脂などの封止用樹脂層（樹脂被覆層）である。
図１に示す構成の半導体装置の製造方法について説明する。比抵抗が１００Ωｃｍのｐ型半導体基板１の表面部分に、通常の半導体プロセスを用いて、ｐウェル領域４、ｎウェル領域６を形成した。このｐウェル領域４の表面部分にフォトエッチング技術により、幅２０μｍで深さ２０μｍのトレンチ２を形成した。
【００１９】
続けて、バッファ酸化膜を形成し、リンを両側側壁および底部に注入し、窒素雰囲気中で熱処理して、表面濃度が５×１０15ｃｍ-3で、拡散深さ（ｘｊ）が４μｍ程度のｎ- オフセットドレイン領域３を形成した。複数回のＳＯＧ塗布、キュア工程を経た後、表面をＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）により平坦化してトレンチ２内部を酸化膜などの絶縁物２ａで充填した。
ゲート絶縁膜９を形成し、その上にポリシリコンを堆積しフォトエッチング技術によりゲート電極１０を形成した。ゲート電極１０のソース側の端部によるセルフアラインで、ｐウェル領域４の表面部分にｐベース領域５を形成した。ｎ+ ソース領域７と同時にトレンチ２の反対側のｎ- オフセットドレイン領域３の表面部分にｎ+ ドレイン領域８を形成した。層間絶縁膜１１を堆積し、その層間絶縁膜１１にコンタクトホールを開口し、ソース電極１２およびドレイン電極１３をトレンチ２上に各５μｍ張り出して形成した。ドレイン電極１３とソース電極１２の間隔は１０μｍとした。続けて、プラズマ窒化膜よりなる層間絶縁膜１４を形成した。高融点材料でプラズマ窒化膜との濡れ性が悪いカーボンを厚さ０．１ｎｍ，０．５ｎｍの２種類形成しカーボン不連続薄膜１５とした。
【００２０】
カーボン不連続膜１５は原料ガスとしてメタンガスを約２０００℃に加熱したフィラメントで熱分解する熱フィラメント化学的気相成長法を用いて形成した。始めに、原料ガス濃度およびガス供給流量を１２０分間の形成時間で５０ｎｍ連続薄膜となるように調整し、その後、時間制御で膜厚の制御を行った。成膜時間１４秒間を０．１ｎｍ膜厚相当値とし、成膜時間７２秒間を０．５ｎｍ膜厚相当値とした。
カーボンなどの濡れ性の悪い材料を用いるのは、プラズマ窒化膜上でのカーボン粒子が表面張力の関係で丸まり、原子レベルで離散したカーボン粒子層が形成されて不連続薄膜にすることができるためである。最後に、モールド樹脂などの封止用樹脂層１６で封入した。カーボンの膜厚は気相成長させる時間で制御し、その成長時間は分のオーダである。  従来の横型ＭＯＳＦＥＴの製造工程に、カーボン不連続薄膜１５を形成する工程を追加しただけで他の工程は、従来工程と同一である。
【００２１】
温度１２５℃、電圧７００Ｖの条件でのＢＴ（Ｂｉａｓ  Ｔｅｍｐｅｒａｔｕｒｅ）試験結果を表１に示す。
【００２２】
【表１】
2006222210.tif 000003
従来構造での耐圧は、初期値７４０Ｖが、１６５時間後に７００Ｖに低下し、耐圧低下率は、５．４％であった。
本発明を適用することで、１０００時間経過後においても７００Ｖ以上の耐圧が得られた。耐圧低下率は、膜厚０．１ｎｍで２．７％，膜厚０．５ｎｍで１．４％であった。いずれも、耐圧低下率が改善された。
図２は、リーク電流の時間変化を示す模式図である。短時間にリーク電流のピークが現れ、つぎにそのリーク電流は減少し、極小値を経て再び増加に転じる。これは、リーク電流が、不連続薄膜近傍の位置にある可動イオンが不連続薄膜を介して電子のやり取りをすることで生じる早い時期に流れる第１電流成分と、不連続薄膜から離れた位置にある可動イオンが徐々に不連続薄膜を介して電子のやり取りすることで生じる遅い時期に流れる第２電流成分で構成されるためである。不連続薄膜がない場合には第２電流成分のみとなる。
【００２３】
第１電流成分のピークが早い時期に現れ、そのピーク値が大きい方が、可動イオンと電子とのやり取りが速やか行われ、中性化し、耐圧変動が起こり難くくなる。
７４０Ｖの耐圧のカーボン不連続薄膜１５を適用した素子に７００Ｖの印加電圧を印加した場合について説明する。第１電流成分のピークは、膜厚０．１ｎｍの時は２０分後に現われリーク電流のピーク値は３２ｎＡであった。膜厚０．５ｎｍも同様に２０分後に現れ、３０ｎＡで０．１ｎｍとほぼ同じであった。また、リーク電流の極小値は、膜厚０．１ｎｍの時には６０時間後に現れ、５ｎＡであり、膜厚０．５ｎｍの時には、６時間後に現れ７ｎＡで、電流値はほぼ同じである、極小値になる時間が０．５ｎｍの方が１／１０と大幅に短く、短時間で可動イオンが中和されて、耐圧変動が小さくなる。
しかし、膜厚が２ｎｍを超えるとカーボン不連続薄膜がカーボン連続膜に変わるので、リーク電流が急増して素子が熱暴走を起こす可能性が出てくる。従って、カーボン不連続薄膜１５の膜厚としては０．１ｎｍから２ｎｍがよく、好ましくは０．１ｎｍから０．５ｎｍがよい。
【００２４】
本実験における、ソース・ドレイン間の電界強度は印加電圧が７００Ｖでソース電極・ドレイン電極間距離が１０μｍであるので、７００Ｖ／１０μｍ＝７×１０5 Ｖ／ｃｍであり、また、そのときのリーク電流のピーク値から極小値を引いた値（増加分）は、０．１μｍ，０．５μｍでそれぞれ２７ｎＡ，２３ｎＡとほぼ同じであり、２５ｎＡ程度である。
また、印加電圧をピーク電流で割った抵抗値をシート抵抗に換算したカーボン不連続薄膜の等価的なシート抵抗値は約１０ＧΩ／□である。この等価的なシート抵抗値は１ＧΩ／□（１×１０9 Ω／□）未満では、リーク電流が増大し素子の発生損失が大きくなり熱暴走を起こす可能性がある。また、１０ＧΩ／□を超えると可動イオンの中和に時間が掛かり耐圧低下を起こす。そのため、カーボン不連続薄膜の等価的なシート抵抗値は１ＧΩ（１×１０9 Ω）／□から１０ＧΩ（１×１０10Ω）／□の範囲がよい。
【００２５】
また、第１実施例ではカーボン不連続薄膜１５はソース電極１２およびドレイン電極１３と接続しない場合であるが、図示しないが一方の電極に接続すると、リーク電流の極小値が現れる時間は短くなり、蓄積した可動イオンが中和する時間が第１実施例より早くなり、電圧変動は一層起こり難くくなる。
【実施例２】
【００２６】
図３は、この発明の第２実施例の半導体装置の要部断面図である。図１との違いは、カーボン不連続薄膜１５がソース電極１２およびドレイン電極１３の双方に接続している点である。蓄積した可動イオンは、双方の電極にカーボン不連続薄膜１５を接続することで第１実施例および図示しない一方の電極のみに接続した場合より早く減少する。耐圧変動が一層少なくなる効果がある。
【実施例３】
【００２７】
図４は、この発明の第３実施例の半導体装置の要部断面図である。図１との違いは、不連続薄膜にスパッタ法を用いたタングステン不連続薄膜１７としている点である。
本発明のプロセスは、プラズマ窒化膜よりなるパッシベーション膜である層間絶縁膜１４の形成までは、実施例１と同一である。その後、層間絶縁膜１４上に、スパッタ法用いて高融点材料でプラズマ窒化膜との濡れ性が悪いタングステン不連続薄膜１７を膜厚０．１ｎｍ，０．５ｎｍで２種類形成した。
タングステン不連続膜１７は、原料ガスとして六フッ化タングステンを約２０００℃に加熱したフィラメントで熱分解する熱フィラメント化学的気相成長法を用いて形成した。始めに、原料ガス濃度およびガス供給流量を、１００分間の形成時間で約５０ｎｍの連続薄膜となるように調整し、その後、時間制御で膜厚の制御を行った。成膜時間１２秒間を０．１ｎｍ膜厚相当値とし、成膜時間６０秒間を０．５ｎｍ膜厚相当値とした。
【００２８】
タングステン不連続薄膜形成後、モールド樹脂などの封止用樹脂層１６で封入して、トレンチ横型ＭＯＳＦＥＴを作製した。第１実施例と同じ条件でのＢＴ試結果を表２に示す。
【００２９】
【表２】
2006222210.tif 000004
１０００時間経過後の耐圧低下率は、膜厚０．１ｍ相当で２．５％，膜厚０．５ｎｍ相当で１．０％であり、従来の５．４％より改善された。また、表１に比べると耐圧低下率が多少小さい。これは材質の違いによるものと推定される。また、図３のようにソース電極１２およびドレイン電極１３にタングステン不連続薄膜１７を接続することで、耐圧低下率をさらに減少させることができる。この場合も、カーボン不連続薄膜１５の場合と同様に、タングステン不連続薄膜の等価的なシート抵抗値は１ＧΩ／□から１０ＧΩ／□の範囲がよく、タングステン不連続薄膜１７の膜厚としては０．１ｎｍから２ｎｍがよく、好ましくは０．１ｎｍから０．５ｎｍがよい。
図１、図３および図４では、気相成長法によりカーボンとタングステンの不連続薄膜による効果について紹介したが、材料および形状の組み合わせは、界面電荷を蓄積しない経路を形成するという発明の趣旨にそって組み合わせが可能である。  また、不連続薄膜の材質としては、前記の他に白金や例えばＳｉＣなどの半導体であってもよい。この場合も不連続薄膜の等価的なシート抵抗値は１ＧΩ／□から１０ＧΩ／□の範囲がよく、膜厚としては０．１ｎｍから２ｎｍがよく、好ましくは０．１ｎｍから０．５ｎｍがよい。
【実施例４】
【００３０】
図５は、この発明の第４実施例の半導体装置の要部断面図である。これは、特許文献３の図１１の第３導電膜４２１の代わりに不連続薄膜１８を形成したものである。
以下に膜構造について説明する。第１メタルである第１導電膜４１７を形成した後に、シリコンの組成比を高めに設定した窒化膜４２０（ｎ型の導電性をもつｎ型のＳｉ+ 窒化膜）を形成し、さらに通常の窒化膜（絶縁窒化膜）であるパッシベーション膜４１９などを形成し、さらにコンタクトホールを、ソース電極６１２上に形成した第１導電膜４１７に形成し、パッシベーション膜４１９上に不連続薄膜１８を形成し、その上にモールド樹脂などで封止用樹脂層６２０を形成する。この場合は、前記の実施例のうち、一方の電極のみに不連続薄膜を接続した場合と同様の効果がある。不連続薄膜１８の材質としてはカーボン、タングステン、白金、ＳｉＣなどである。
【００３１】
尚、図中の４１６は層間絶縁膜、４１８は第２導電膜、６０１はｐ基板、６０２はｎ+ ソース領域、６０３はｐ+ 基板コンタクト領域、６０４はｎウェル領域、６０５はｎ+ ドレイン領域、６０６はゲート酸化膜、６０７はゲート電極、６１２はソース電極、６１３はドレイン電極である。
また、図６のように、特許文献３の図１２の第４導電膜５２１の代わりに不連続薄膜１８を形成しても同様の効果が得られる。図５との違いは、ｎ型のＳｉ+ 窒化膜４２０をｐ型の導電性を持つｐ型のＳｉ+ 窒化膜５２０とし、ドレイン電極６１３上に形成した第２導電膜４１８に接続して、張り出した不連続薄膜１８が形成されている点である。
【実施例５】
【００３２】
図７は、この発明の第５実施例の半導体装置の要部断面図である。これは、特許文献４の図１９の保護膜１４（図７では７１４）と樹脂被覆層１５（図７では７１５）との間に不連続薄膜１８を形成したものである。また、図１９の層間絶縁膜２５（図７では７２５）は酸化膜であり、図１９のＦＰ１（フィールドプレート）がないものである。この場合も前記と同様の効果が得られる。
尚、図中の７０１は高抵抗ｐ型半導体基板、７０２はｐ型チャネル領域（ｐウェル）、７０３はｎ+ のソース領域、７０４はｐ+ の基板コンタクト、７０５はｎ型ドレイン・ドリフト領域、７０６はｎ+ のドレイン領域、７０７はゲート絶縁膜、７０８は熱酸化膜（フィールド酸化膜）、７０９はゲート電極層、７１０は層間絶縁膜（第１の層間絶縁膜）、７１１はソース電極層、７１２はドレイン電極層、７１５は外囲器のモールド樹脂、ＦＰ２はフィールドプレート、ＦＰ３はフィールドプレートである。
【実施例６】
【００３３】
図８は、この発明の第６実施例の半導体装置の要部断面図である。これは、特許文献４の図１９のＦＰ２（図８のＦＰ２）、ＦＰ３（図８のＦＰ３）が不連続薄膜１８で形成され、さらに、図１９の保護膜１４（図８では７１４）と樹脂被覆層１５（図８では７１５）の間に不連続薄膜１８を形成したものである。不連続薄膜１８が２箇所に形成されているので、第５実施例より効果は大きい。
尚、前記の第１実施例から第６実施例では横型素子の場合を例に挙げて説明したが、図示しないが縦型素子の耐圧構造部（ガードリング上やフィールドプレート上のパッシベーション膜上）に不連続薄膜１８を適用した場合も、横型素子の場合と同様の効果が得られる。
【図面の簡単な説明】
【００３４】
【図１】この発明の第１実施例の半導体装置の要部断面図
【図２】リーク電流の時間変化を示す模式図
【図３】この発明の第２実施例の半導体装置の要部断面図
【図４】この発明の第３実施例の半導体装置の要部断面図
【図５】この発明の第４実施例の半導体装置の要部断面図
【図６】この発明の第４実施例の別の半導体装置の要部断面図
【図７】この発明の第５実施例の半導体装置の要部断面図
【図８】この発明の第６実施例の半導体装置の要部断面図
【図９】従来のトレンチ横型パワーＭＯＳＦＥＴの要部断面図
【符号の説明】
【００３５】
１    ｐ型半導体基板
２    トレンチ
２ａ  絶縁物
３    ｎオフセットドレイン領域
４    ｐウェル領域
５    ｐベース領域
６    ｎウェル領域
７    ｎ+ ソース領域
８    ｎ+ ドレイン領域
９    ｎオフセットドレイン領域
１０    ゲート電極
１１、１４  層間絶縁膜
１２    ソース電極
１３    ドレイン電極
１５    カーボン不連続薄膜
１６    封止用樹脂層
１７    タングステン不連続薄膜
１８    不連続薄膜
４１６    層間絶縁膜
４１８    第２導電膜
４１９    パッシベーション膜
４２０    窒化膜
６０１    ｐ基板
６０２    ｎ+ ソース領域
６０３    ｐ+ 基板コンタクト領域
６０４    ｎウェル領域
６０５    ｎ+ ドレイン領域
６０６    ゲート酸化膜
６０７    ゲート電極
６１２    ソース電極
６１３    ドレイン電極
７０１    高抵抗ｐ型半導体基板
７０２    ｐ型チャネル領域（ｐウェル）
７０３    ｎ+ のソース領域
７０４    ｐ+ の基板コンタクト
７０５    ｎ型ドレイン・ドリフト領域
７０６    ｎ+ のドレイン領域
７０７    ゲート絶縁膜
７０８    熱酸化膜（フィールド酸化膜）
７０９    ゲート電極層
７１０    層間絶縁膜（第１の層間絶縁膜）
７１１    ソース電極層
７１２    ドレイン電極層
７１５    外囲器のモールド樹脂
７１４    保護膜
７１５    樹脂被覆層
７２５    層間絶縁膜（第２の層間絶縁膜）
ＦＰ２  ＦＰ３  フィールドプレート
【図１】
2006222210.tif 000005
【図２】
2006222210.tif 000006
【図３】
2006222210.tif 000007
【図４】
2006222210.tif 000008
【図５】
2006222210.tif 000009
【図６】
2006222210.tif 000010
【図７】
2006222210.tif 000011
【図８】
2006222210.tif 000012
【図９】
2006222210.tif 000013