(57)【要約】【課題】  本発明は、薄膜トランジスタの電気的な特性を検査するためのテスト用パッドを有する薄膜トランジスタアレイ基板とこれを用いた表示装置を提供する。【解決手段】  本発明による表示装置は、基板と、前記基板上に形成されて複数のデータ線と複数の走査線によって定義される複数の画素を含む画像表示部と、前記画像表示部のテストを行うためのダミーパッド部と、前記ダミーパッド部を覆う第１絶縁膜と、を備える。【選択図】  図４
2006013444.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成され、複数のデータ線と複数の走査線によって定義される複数の画素を含む画像表示部と、
前記画像表示部のテストを行うためのダミーパッド部と、
前記ダミーパッド部を覆う第１絶縁膜と、を備えることを特徴とする、表示装置。
【請求項２】
前記各画素は、発光素子と、
少なくとも一つの薄膜トランジスタを含み、前記データ線と前記走査線及び前記発光素子に電気的に接続される画素回路と、
前記発光素子の間に形成される第２絶縁膜と、を含むことを特徴とする、請求項１記載の表示装置。
【請求項３】
前記第１絶縁膜は、前記第２絶縁膜と同じ物質であることを特徴とする、請求項２記載の表示装置。
【請求項４】
前記基板上に形成され、複数の信号線を介して前記複数のデータ線に電気的に接続される複数の第１パッドをさらに備えることを特徴とする、請求項１記載の表示装置。
【請求項５】
前記ダミーパッド部は、前記各信号線に形成されるテスト用パッドを備えることを特徴とする、請求項４記載の表示装置。
【請求項６】
前記基板上に位置して前記複数のデータ線にデータ信号を供給するデータ駆動部と、
前記基板上に形成されて前記データ駆動部に電気的に接続される第２パッドと、をさらに備えることを特徴とする、請求項１記載の表示装置。
【請求項７】
前記ダミーパッド部は、
前記複数のデータ線と前記データ駆動部の間に電気的に接続される複数の信号線と、
前記各信号線に形成されるテスト用パッドと、を備えることを特徴とする、請求項６記載の表示装置。
【請求項８】
前記複数の走査線に走査信号を供給する走査駆動部と、
前記走査駆動部に電気的に接続された第３パッドと、をさらに備えることを特徴とする、請求項１記載の表示装置。
【請求項９】
前記画像表示部に電圧を供給する電源線と、
前記電源線に電気的に接続された第４パッドと、をさらに備えることを特徴とする、請求項１記載の表示装置。
【請求項１０】
基板と、
前記基板上に形成されて複数のデータ線及び複数の走査線と前記データ線と前記走査線に電気的に接続される少なくとも一つのトランジスタを含む薄膜トランジスタアレイと、
前記基板上に形成されて前記薄膜トランジスタアレイのテストを行うためのダミーパッド部と、
前記ダミーパッド部を覆う第１絶縁膜と、を備えることを特徴とする、薄膜トランジスタアレイ基板。
【請求項１１】
前記複数のデータ線及び複数の走査線により定義される複数の画素の間に位置する第２絶縁膜をさらに備えることを特徴とする、請求項１０記載の薄膜トランジスタアレイ基板。
【請求項１２】
前記第１絶縁膜は、前記第２絶縁膜と同じ物質であることを特徴とする、請求項１１記載の薄膜トランジスタアレイ基板。
【請求項１３】
前記基板上に形成され、複数の信号線を介して前記複数のデータ線に電気的に接続される複数の第１パッドをさらに備えることを特徴とする、請求項１０記載の薄膜トランジスタアレイ基板。
【請求項１４】
前記ダミーパッド部は、前記各信号線に形成されるテスト用パッドを備えることを特徴とする、請求項１３記載の薄膜トランジスタアレイ基板。
【請求項１５】
基板上に複数の走査線、複数のデータ線、複数の画素回路、及び前記複数のデータ線と前記複数の走査線のうち、少なくともいずれか一つに電気的に接続されるダミーパッド部を形成する第１ステップと、
前記ダミーパッド部を用いてテストを行う第２ステップと、
前記ダミーパッド部を覆う第１絶縁膜を形成する第３ステップと、
前記画素回路に電気的に接続されるように発光素子を形成する第４ステップと、を含むことを特徴とする、表示装置の製造方法。
【請求項１６】
前記第３ステップは、前記複数のデータ線及び複数の走査線により定義され、前記画素回路を有した複数の画素間に位置する第２絶縁膜を形成するステップを含むことを特徴とする、請求項１５記載の表示装置の製造方法。
【請求項１７】
前記第１絶縁膜は、前記第２絶縁膜と同じ物質であることを特徴とする、請求項１６記載の表示装置の製造方法。
【請求項１８】
前記ダミーパッド部を形成するステップは、
前記各データ線に電気的に接続される複数の信号線を形成するステップと、
前記各信号線にテスト用パッドを形成するステップと、を含むことを特徴とする、請求項１５記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタアレイ基板と表示装置に関し、特に、薄膜トランジスタの電気的な特性を検査するためのテスト用パッドを有する薄膜トランジスタアレイ基板とこれを用いた表示装置およびその製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴという）駆動型の発光表示装置（Light Emitting Display）などの表示装置では、ガラス基板、石英基板などの絶縁基板上に高温または低温ポリシリコン（Poly Silicon）、非晶質シリコン（Amorphous Silicon）などを半導体層として用いたＴＦＴが画素電極のスイッチング制御用に各画素に設けられる。
【０００３】
一方、画像表示領域及び／またはその周辺領域にＴＦＴからなる回路が設けられた基板をＴＦＴ基板という。
【０００４】
このようなＴＦＴ基板上の各画素電極に画素を形成して表示装置を製作する前にＴＦＴの電気的な特性を検出する検査工程が行われる。この際、ＴＦＴ基板の検査工程は、周辺回路の動作状態を判別するアレイテスター（Array Tester）という装備を使用する。このアレイテスターは、ｅ−Ｂｅａｍを用いる方式であるが、キャパシティカップリング方式または直接コンタクト方式等に分かれる。
【０００５】
アレイテスター方式のうち、直接コンタクト方式は、図１に示すようにＴＦＴ基板１０の一側に形成されて信号線４を介してＴＦＴ（図示せず）に接続されたパッド６に検査用プローブを直接接触させて電気的な信号を印加した後に、該当検査用プローブを介して電気的な信号を読み出す方式で該当ＴＦＴについての電気的な検査を行う。
【０００６】
このような直接コンタクト方式は、他の方式等に比べて画素の大きさが小さくなる高解像度でも適用されうる方式である。
【０００７】
しかしながら、直接コンタクト方式は、ＴＦＴ基板のパッド６に検査用プローブを直接接触させるために、検査用プローブの接触の際、パッド６にスクラッチ（Scratch）が発生し得る。このようなパッド６のスクラッチは、電気的な信号が各画素内に侵入する電池効果によりＴＦＴ基板１０上に各画素を形成して表示装置を製造する工程において不良を起こす原因となる。このため、直接コンタクト方式により発生されるパッド６のスクラッチは、パッド６の腐食及び回路の損傷などの不良を起こすことになる。
【０００８】
特許文献１には、ＬＣＤパネルのグロステスト装置が開示されている。特許文献２には、液晶表示パネルの検査装備が開示されている。特許文献３には、基板装置、その検査方法、電気光学装置およびその製造方法、並びに電子機器が開示されている。
【０００９】
【特許文献１】韓国特許出願公開第２００４−００２６００７号明細書
【特許文献２】韓国特許出願公開第２００３−００５８７６１号明細書
【特許文献３】韓国特許出願公開第２００２−００９４９０５号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１０】
したがって、本発明の目的は、薄膜トランジスタの電気的な特性を検査するためのテスト用パッドを有する薄膜トランジスタアレイ基板と、これを用いた電界発光表示装置を提供することにある。
【課題を解決するための手段】
【００１１】
前記目的を達成するための技術的手段として本発明の第１側面は、基板と、前記基板上に形成されて複数のデータ線と複数の走査線によって定義される複数の画素を含む画像表示部と、前記画像表示部のテストを行うためのダミーパッド部と、前記ダミーパッド部を覆う第１絶縁膜と、を備える表示装置を提供する。
【００１２】
好ましくは、前記各画素は、発光素子と、少なくとも一つの薄膜トランジスタを含み、前記データ線と前記走査線及び前記発光素子に電気的に接続される画素回路と、前記発光素子間に形成される第２絶縁膜と、を含む。または、前記第１絶縁膜は、前記第２絶縁膜と同じ物質である。
【００１３】
本発明の第２側面は基板と、前記基板上に形成されて複数のデータ線及び複数の走査線と前記データ線と前記走査線に電気的に接続される少なくとも一つのトランジスタを含む薄膜トランジスタアレイと、前記基板上に形成されて前記薄膜トランジスタアレイのテストを行うためのダミーパッド部と、前記ダミーパッド部を覆う第１絶縁膜と、を備える薄膜トランジスタアレイ基板を提供する。
【００１４】
好ましくは、前記薄膜トランジスタアレイ基板は、前記複数のデータ線及び複数の走査線により定義される複数の画素間に位置する第２絶縁膜をさらに備える。そして、前記第１絶縁膜は、前記第２絶縁膜と同じ物質である。
【００１５】
本発明の第３側面は、基板上に複数の走査線、複数のデータ線、複数の画素回路、及び前記複数のデータ線と前記複数の走査線のうち、少なくとも一つに電気的に接続されるダミーパッド部を形成する第１ステップと、前記ダミーパッド部を用いてテストを行う第２ステップと、前記ダミーパッド部を覆う第１絶縁膜を形成する第３ステップと、前記画素回路に電気的に接続されるように発光素子を形成する第４ステップと、を含む表示装置の製造方法を提供する。
【００１６】
好ましくは、前記第３ステップは、前記複数のデータ線及び複数の走査線により定義されて前記画素回路を有する複数の画素間に位置する第２絶縁膜を形成するステップを含む。また、前記第１絶縁膜は、前記第２絶縁膜と同じ物質であることを特徴とする。
【発明の効果】
【００１７】
本発明による薄膜トランジスタアレイ基板とこれを用いた表示装置およびその製造方法は、アレイテスト工程の際、プローブの接触により発生されるテスト用パッド等のスクラッチを絶縁膜で覆うことによって、以後の工程で発生し得るテスト用パッド等の腐食及び画素回路の損傷などの不良を防止することができるという長所がある。
【００１８】
また、本発明は、テスト用パッドを覆う絶縁膜を画素間に位置した絶縁膜と同じ物質を使用することによって、構造及び製造工程を単純化して費用を低減することができるという長所がある。
【発明を実施するための最良の形態】
【００１９】
以下、本発明が属する技術分野で通常の知識を持つ者が本発明を容易に実施できる最も好適な実施形態を添付の図２ないし図９ｄを参照して詳細に説明すれば、次の通りである。
【００２０】
図２は、本発明の第１実施形態による薄膜トランジスタアレイ基板とこれを用いた表示装置を示す図面である。図３は、図２の画像表示部１１２の各画素１２１を示す図面である。
【００２１】
図２及び図３を参照すれば、本発明の第１実施形態による薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴとする）アレイ基板とこれを用いた表示装置は、基板１１０上に形成される画像表示部１１２とダミーパッド部１７８及び絶縁膜（図示せず）を備える。そして、本発明の第１実施形態によるＴＦＴアレイ基板とこれを用いた表示装置は、走査駆動部１２０、データ駆動部１３０、第１及び第２電源線１４０、１４２及びパッド部１５０をさらに備える。
【００２２】
画像表示部１５０は、少なくとも一つのＴＦＴを含み、複数のデータ線Ｄと複数の走査線Ｓ及び複数の画素電源線ＶＤＤによって定義される複数の画素１２１を含む。
【００２３】
各画素１２１は、発光素子ＬＥＤ及び画素回路１２５を備える。このような各画素１２１は、走査線Ｓに印加される走査信号により選択され、データ線Ｄに供給されるデータ信号に相応する光を発生する。
【００２４】
発光素子ＬＥＤのアノード電極は画素回路１２５に接続され、カソード電極は、第２電源線１４２に電気的に接続される。ここで、発光素子ＬＥＤは、有機発光素子とすることができる。有機発光素子は、アノード電極とカソード電極との間に形成された有機物の発光層（Emitting Layer：ＥＭＬ）、電子輸送層（Electron Transport Layer：ＥＴＬ）及び正孔輸送層（Hole Transport Layer：ＨＴＬ）を含む。また、有機発光素子は、電子注入層（Electron Injection Layer：ＥＩＬ）と正孔注入層（Hole Injection Layer：ＨＩＬ）をさらに含むことができる。このような有機発光素子においてアノード電極とカソード電極との間に電圧を印加すれば、カソード電極から発生された電子は、電子注入層及び電子輸送層を介して発光層側に移動し、アノード電極から発生された正孔は、正孔注入層及び正孔輸送層を介して発光層側に移動する。これによって、発光層では電子輸送層と正孔輸送層から供給された電子と正孔が衝突して再結合することによって光が発生することになる。
【００２５】
画素回路１２５は、第１及び第２ＴＦＴ Ｍ１、Ｍ２と、キャパシティＣと、を備える。
【００２６】
第１ＴＦＴ Ｍ１のゲート電極は走査線Ｓに接続され、ソース電極は、データ線Ｄに接続されるとともにドレイン電極は第１ノードＮ１に接続される。このような、第１ＴＦＴ Ｍ１は、走査線Ｓに供給される走査信号に応答してデータ線Ｄからのデータ信号を第１ノードＮ１に供給する。
【００２７】
第２ＴＦＴ Ｍ２のゲート電極は、第１ＴＦＴ Ｍ１のドレイン電極とキャパシティＣが共通に接続された第１ノードＮ１に接続され、ソース電極は、画素電源線ＶＤＤに接続されるとともにドレイン電極は、発光素子ＬＥＤのアノード電極に接続される。このような第２ＴＦＴ Ｍ２は、自身のゲート電極に供給される電圧によって画素電源線ＶＤＤから発光素子ＬＥＤに供給される電流を調節して発光素子ＬＥＤを発光させることになる。
【００２８】
キャパシティＣは、走査線Ｓに走査信号が供給される区間に第１ＴＦＴ Ｍ１を経由して第１ノードＮ１上に供給されるデータ信号に対応する電圧を保存した後に、第１ＴＦＴ Ｍ１がオフされると、第２ＴＦＴ Ｍ２のオン状態を１フレーム期間の間維持させることになる。
【００２９】
一方、本発明の第１実施形態によるＴＦＴアレイ基板とこれを用いた表示装置において、各画素１２１の画素回路１２５は、上述のような二つのＴＦＴ Ｍ１、Ｍ２及び一つのキャパシティＣに限定されず、少なくとも二つのＴＦＴと少なくとも一つのキャパシティで構成されうる。
【００３０】
ダミーパッド部１７８は、複数のデータ線Ｄに電気的に接続され、画像表示部１１２のＴＦＴの電気的な特性を検査するＴＦＴアレイテスト工程時にのみ用いられるテスト用パッド１７６を備える。
【００３１】
パッド部１５０には、一定の間隔で形成された複数のパッド１５２が形成される。このようなパッド部１５０は、図示しなかつた可撓性印刷回路（Flexible Printed Circuit）のパッドと電気的に接続される。この際、パッド部１５０のパッド１５２には外部から可撓性印刷回路を経由して走査駆動部１２０を制御するための走査制御信号と、データ駆動部１３０を制御するためのデータ制御信号及びデータ駆動部１３０に供給されるデータ信号が供給される。また、パッド部１５０のパッド１５２には、外部から可撓性印刷回路を経由して第１及び第２電源が供給される。
【００３２】
第１電源線１４０の両端は、第１電源連結線１４４ａ、１４４ｂを介してパッド部１５０のパッド１５２のうち、少なくとも一つの第１電源パッドに接続される。このような第１電源線１４０は、パッド部１５０を介して入力される第１電源を画像表示部１１２の各画素１２１の画素電源線ＶＤＤに供給する。
【００３３】
第２電源線１４２の一方の側の終端は、第２電源連結線１４６を介してパッド部１５０のパッド１５２のうち、少なくとも一つの第２電源パッドに接続される。そして、第２電源供給線１４２は、基板１１０の全面に形成された各画素１２１に電気的に接続される。このような第２電源線１４２は、パッド部１５０を介して入力される第２電源を画像表示部１１２の各画素１２１に供給する。
【００３４】
走査駆動部１２０は、複数のパッド１５２のうち、少なくとも一つの信号線１３５を介して入力される走査制御信号に応答して複数の走査線Ｓを順次駆動させるための走査信号を発生することになる。このような、走査駆動部１２０は、走査制御信号に応答して順次走査信号を発生する複数のシフトレジスターからなる。
【００３５】
データ駆動部１３０は、基板１１０の画像表示部１１２とパッド部１５０との間に設けられたチップ配置部に配置される。このようなデータ駆動部１３０は、パッド部１５０の複数のパッドから供給されるデータ制御信号によってパッド部１５０から供給されるデータ信号を複数のデータ線Ｄに供給する。一方、データ駆動部１３０は、チップオンガラス（Chip On Glass）法、ワイヤーボンディング法、フリップチップ法及びビームリ―ド法等によってチップ配置部に実装される。
【００３６】
チップ配置部１８０は、複数の第１信号線１３４を介してデータ線Ｄに接続され、複数の第２信号線１３２を介して複数のパッド１５２のうち、データ信号及びデータ制御信号が供給される複数のパッドに接続される。
【００３７】
図４は、図２に示されたＡ部分のチップ配置部を示す斜視図である。
【００３８】
図２を参照して図４を説明すれば、チップ配置部１８０は、データ駆動部１３０の第１出力ピン（図示せず）に電気的に接続される第１端子１３６が形成された第１チップ端子部１３８と、データ駆動部１３０の第２入力ピンに接続される第２端子１８６が形成された第２チップ端子部１８８と、を含む。そして、チップ配置部１８０には、上述のようなダミーパッド部１７８が形成される。
【００３９】
第１チップ端子部１３８は、データ線Ｄ各々に接続される第１信号線１３４と、第１信号線１３４の終端にジグザグ状で形成される第１端子１３６を備える。このような、第１チップ端子部１３８は、データ駆動部１３０の出力信号、すなわちデータ信号をデータ線Ｄに供給する。
【００４０】
第２チップ端子部１８８は、パッド部１５０のパッド１５２各々に接続される第２信号線１３２と、第２信号線１３２の終端にジグザグ状で形成される第２端子１８６を備える。このような第２チップ端子部１８８は、パッド部１５０を経由して可撓性印刷回路から供給されるデータ制御信号及びデータ信号をデータ駆動部１３０の第１入力ピンに伝達する。
【００４１】
このようなチップ配置部１３０の第１端子１３６と第２端子１８６には、基板１１０のＴＦＴアレイテスト検査工程以後にデータ駆動部１３０が実装される。
【００４２】
ダミーパッド部１７８は、第１チップ端子部１３８の第１端子１３６各々から延びるダミー信号線１７４と、ダミー信号線１７４の終端にジグザグ状で形成される複数のテスト用パッド１７６と、を備える。複数のテスト用パッド１７６には、基板１１０のＴＦＴアレイテスト検査工程の際、検査用プローブが直接接触される。このようなダミーパッド部１７８は、基板１１０のＴＦＴアレイテスト検査工程時にのみ用いられ、検査工程の際、検査用プローブからのテスト信号が供給される。
【００４３】
具体的に基板１１０のＴＦＴアレイテスト検査工程は、図示しなかつたＴＦＴアレイテスターを基板１１０のパッド部１５０に接続させて走査駆動部１２０に走査制御信号を供給する。次に、検査用プローブをダミーパッド部１７８のテスト用パッド１７６に接触させてテスト信号を印加することによって、テスト信号によって画像表示部１１２の各画素１２１に形成された各ＴＦＴが正確に動作するか否かを検査するようになる。
【００４４】
このようにアレイテスト検査工程が完了すれば、基板１１０のダミーパッド部１７８上には絶縁膜が形成される。
【００４５】
図５は、図４のＩ−Ｉ′線に沿って切断した断面を示す断面図である。
【００４６】
図４を参照して図５を説明すれば、アレイテスト検査工程が完了すれば、基板１１０のダミーパッド部１７８を覆うように第１絶縁膜１８５が形成される。このような第１絶縁膜１８５は、検査用プローブの接触により発生されるテスト用パッド１７６のスクラッチが外部に露出しないように覆うことによって、検査工程以後の工程において発生されうる電池効果による不良を防止することになる。ここで、基板１１０とテスト用パッド１７６との間には少なくとも一つの絶縁層が形成されうる。すなわち、基板１１０上には、画像表示部１１２上にＴＦＴに形成される絶縁層、保護膜等が同時に形成され、その上にＴＦＴのソース／ドレイン金属層の形成と同時にテスト用パッド１７６が形成されうる。
【００４７】
一方、本発明の第１実施形態によるＴＦＴアレイ基板は、基板１１０上に複数の走査線Ｓと複数のデータ線Ｄ及び複数の画素電源線ＶＤＤに電気的に接続される画素回路１２５と、走査駆動部１２０のＴＦＴ及び電源線１４０、１４２のみ形成された状態を言う。
【００４８】
このような本発明の第１実施形態によるＴＦＴアレイ基板の検査工程は、図示しなかったアレイテスターを基板１１０のパッド部１５０に接続させて走査駆動回路１２０に走査制御信号を供給する。次に、検査用プローブをダミーパッド部１７８のテスト用パッド１７６に接触させてテスト信号を印加することによってテスト信号により基板１１０に形成された各ＴＦＴが正確に動作するか否かを検査するようになる。
【００４９】
このように基板１１０上に形成された各画素のＴＦＴ、及び走査駆動回路１２０のＴＦＴの電気的な特性を検査するための検査工程が完了すれば、基板１１０のダミーパッド部１７８を覆うように第１絶縁膜１８５が形成される。
【００５０】
このような本発明の第１実施形態によるＴＦＴアレイ基板は、液晶表示装置（Liquid Crystal Display）、電界放出表示装置（Field Emission Display）、プラズマ表示パネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）及び発光表示装置（Light Emitting Display）などを含むＴＦＴを有する平板表示装置に適用することができる。
【００５１】
図６は、本発明の第２実施形態によるＴＦＴアレイ基板とこれを用いた表示装置を示す図面である。図７は図６のＩＩ−ＩＩ′線に沿って切断した断面を示す断面図である。
【００５２】
図６及び図７を参照すれば、本発明の第２実施形態によるＴＦＴアレイ基板とこれを用いた表示装置は基板１１０上に形成される画像表示部１１２とダミーパッド部１７８及び絶縁膜１８５を備える。そして、本発明の第２実施形態によるＴＦＴアレイ基板とこれを用いた表示装置は、走査駆動部１２０、第１及び第２電源線１４０、１４２及びパッド部１５０をさらに備える。
【００５３】
このような本発明の第２実施形態によるＴＦＴアレイ基板とこれを用いた表示装置は、ダミーパッド部１７８及び図示しなかったデータ駆動部を除いては本発明の第１実施形態によるＴＦＴアレイ基板とこれを用いた表示装置と同様であるからその説明は省略する。
【００５４】
本発明の第２実施形態によるＴＦＴアレイ基板とこれを用いた表示装置においてデータ駆動部は、基板１１０の外部に配置されて図示しなかった可撓性印刷回路を介してパッド部１５０にデータ信号を供給する。
【００５５】
画像表示部１１２の複数のデータ線Ｄの各々は、複数の信号線１３４の各々を介してパッド部１５０の複数のパッド１５２のうち、外部のデータ駆動部からデータ信号が供給されるパッド１５２と電気的に接続される。
【００５６】
ダミーパッド部１７８は、各信号線１３４上に形成されたテスト用パッド１７６を含む。
【００５７】
テスト用パッド１７６には、ＴＦＴ基板のアレイテスト検査工程の際、検査用プローブが直接接触される。このようなテスト用端子１７６は、基板１１０のアレイテスト検査工程時にのみ用いられ、検査工程の際、検査用プローブからのテスト信号が供給される。
【００５８】
具体的に、本発明の第２実施形態によるＴＦＴアレイ基板とこれを用いた表示装置のアレイテスト工程は、図示しなかったアレイテスターを基板１１０のパッド部１５０に接続させて走査駆動部１２０に走査制御信号を供給する。次に、検査用プローブをテスト用パッド１７６に接触させてテスト信号を印加することによって、テスト信号により画像表示部１１２の各画素１２１に形成された各ＴＦＴが正確に動作するか否かを検査するようになる。
【００５９】
このようにアレイテスト検査工程が完了すれば、図７に示すように基板１１０のダミーパッド部１７８上には第１絶縁膜１８５が形成される。このような第１絶縁膜１８５は、アレイテスト検査工程の際、検査用プローブの接触により発生されるテスト用パッド１７６のスクラッチが外部に露出されないように覆うことによって検査工程以後の工程において発生する電池効果による不良を防止することができる。
【００６０】
図８は、本発明の第３実施形態によるＴＦＴアレイ基板とこれを用いた表示装置を示す図面である。
【００６１】
図８を参照すれば、本発明の第３実施形態によるＴＦＴアレイ基板とこれを用いた表示装置は、データ駆動部１３０を除いては上述の本発明の第２実施形態と同じ構成を持つことになる。従って、本発明の第３実施形態によるＴＦＴアレイ基板とこれを用いた表示装置でデータ駆動部１３０を除外した他の構成要素等についての説明は、上述のような本発明の第２実施形態についての説明と同様であるからその説明は省略する。
【００６２】
本発明の第３実施形態によるＴＦＴアレイ基板とこれを用いた表示装置のデータ駆動部１３０は、ダミーパッド部１７８とパッド部１５０の間に電気的に接続されるように基板１１０上に直接形成される。これによって、データ駆動部１３０は、基板１１０上に直接形成されることによってパッド部１５０を介して外部から供給されるデータ信号を画像表示部１１２のデータ線Ｄに供給することになる。
【００６３】
図９ａ乃至図９ｄは、本発明の第１乃至第３実施形態によるＴＦＴアレイ基板とこれを用いた表示装置の製造方法を段階的に示す断面図である。但し、図９ａ乃至図９ｄは、図３の画素回路１２５に含まれる一つのＴＦＴとダミーパッド部のテスト用パッド１７６の製造方法を示す。
【００６４】
図９ａを参照すれば、まず、基板１１０上に第１絶縁層であるバッファー層２１０が形成される。この際、バッファー層２１０は、酸化シリコン（ＳｉＯ２）または窒化シリコン（ＳｉＮｘ）など単層で形成することができ、酸化シリコン（ＳｉＯ２）／窒化シリコン（ＳｉＮｘ）が二重層でも形成されうる。
【００６５】
次に、バッファー層２１０上に非晶質シリコンを蒸着して結晶化過程を経てアクティブ層２２１が形成された後に、アクティブ層２２１上に第２絶縁層であるゲート絶縁膜２３０が形成される。この際、ゲート絶縁膜２３０は、シリコン窒化物またはシリコン酸化物などの材質を単層で形成することができ、酸化シリコン（ＳｉＯ２）／窒化シリコン（ＳｉＮｘ）が二重層でも形成されうる。
【００６６】
次に、アクティブ層２２１上にゲート電極２４１が形成される。このゲート電極２４１は、アクティブ層２２１と所定領域に重畳されるように形成され、ゲート電極２４１は、基板１１０上の図示しなかった走査線Ｓと同時に形成される。
【００６７】
次に、基板１１０上にイオンをドーピングしてアクティブ層２２１のソース領域２２１ｓとドレイン領域２２１ｄにイオンがドーピングされる。これによって、アクティブ層２２１には、ソース領域２２１ｓとドレイン領域２２１ｄとの間にチャンネル２２１ｃが形成される。
【００６８】
次に、前記ゲート電極２４１の上部に第３絶縁層である層間絶縁膜２５０が形成される。この際、層間絶縁膜２５０は、単層及び二重層で形成されうる。
【００６９】
そして、層間絶縁膜２５０にコンタクトホールが形成された後に、コンタクトホールを介してアクティブ層２２１のソース領域２２１ｓ及びドレイン領域２２１ｄ各々に電気的に接続されるソース／ドレイン電極２６１が形成される。これと同時に画素電源線ＶＤＤが形成され、上述のような本発明の第１ないし第３実施形態のパッド部１５０及びダミーパッド部１７８のテスト用パッド１７６が形成される。ここで、基板１１０とテスト用パッド１７６との間には、少なくとも一つの絶縁層が形成されることもある。すなわち、基板１１０上には、画像表示部１１２上にＴＦＴに形成されるバッファー層２１０、ゲート絶縁膜２３０及び層間絶縁膜２５０が同時に形成され、その上にＴＦＴのソース／ドレイン金属層の形成と同時にテスト用パッド１７６が形成されうる。
【００７０】
図９ｂを参照すれば、ソース／ドレイン電極２６１の上部に第４絶縁層であるパッシベーション膜２７０が形成された後に、パッシベーション膜２７０の上部に平坦化膜２７５が形成される。ここで、パッシベーション膜２７０は、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮｘ）などの材質で形成される。また、平坦化膜２７５は、アクリル、ポリイミド、ＢＣＢ等の有機物質で形成される。この際、パッシベーション膜２７０と平坦化膜２７５のうち、いずれか一つのみが形成されることもある。
【００７１】
次に、パッシベーション膜２７０及び平坦化膜２７５にフォトリソグラフィーまたは穿孔によりソース／ドレイン電極２６１につながるコンタクトホール２７２、２７６が形成される。そして、この平坦化膜２７５の上部にソース／ドレイン電極２６１に電気的に接続される第１電極２８０が形成される。
【００７２】
このように図９ａ及び図９ｂに示したような製造工程により各画素の画素回路が形成されるとともに信号線等（走査線、データ線、画素電源線）が形成される。
【００７３】
このように図９ａ及び図９ｂに示したような製造工程により形成されたテスト用パッド１７６を用いて上述のようなＴＦＴの電気的な特性を検査するための検査工程が実施される。
【００７４】
ＴＦＴの電気的な特性検査工程が完了すれば、図９ｃに示すように第１電極２８０を含む画素領域２９０を除外した平坦化膜２７５上に第２絶縁膜である画素定義膜（Pixel Definition Layer：２８５）が形成される。これに伴い、画素定義膜２８５により露出された第１電極２８０は、画素領域２９０で定義される。また、画素定義膜２８５は、ダミーパッド部１７８のテスト用パッド１７６を覆うようになる。この際、ダミーパッド部１７８は、画素定義膜２８５と同じ製造工程または別途の工程により電気的信号が伝達されない程度の厚さと誘電率を持つ非伝導性物質により包まれる。ここで、画素定義膜２８５は、有機物、保護膜及び絶縁層で用いられる非伝導性物質とすることができる。
【００７５】
次に、画素定義膜２８５により定義された画素領域２９０上には、各画素１２１のＴＦＴのスイッチングによって画像を表示する表示素子が形成される。すなわち、画素定義膜２８５により定義された画素領域２９０上には、ＴＦＴの製造工程以後の製造工程により図示しなかった液晶表示装置の液晶層、発光表示装置の発光素子等が形成される。
【００７６】
一例として画素定義膜２８５により定義された画素領域２９０上に発光表示装置の発光素子が形成される場合を説明すれば、次の通りである。
【００７７】
画素定義膜２８５により定義された画素領域２９０上には、図９ｄに示すように画素定義膜２８５により露出された第１電極２８０及び画素定義膜２８５の側面を含む開口部に発光素子２９２が形成された後に、発光素子２９２を覆うように第２電極２９５が形成される。
【００７８】
発光素子２９２のアノード電極は、第１電極２８０に電気的に接続され、カソード電極は、第２電極２９５に電気的に接続される。ここで、発光素子２９２は、有機発光素子になることができる。有機発光素子は、アノード電極とカソード電極との間に形成された有機物の発光層（Emitting Layer：ＥＭＬ）、電子輸送層（Electron Transport Layer：ＥＴＬ）及び正孔輸送層（Hole Transport Layer：ＨＴＬ）を含む。また、有機発光素子は、電子注入層（Electron Injection Layer：ＥＩＬ）と正孔注入層（Hole Injection Layer：ＨＩＬ）と、をさらに含むことができる。このような有機発光素子においてアノード電極とカソード電極との間に電圧を印加すれば、カソード電極から発生された電子は、電子注入層及び電子輸送層を介して発光層側に移動し、アノード電極から発生された正孔は、正孔注入層及び正孔輸送層を介して発光層側に移動する。これに伴い、発光層では電子輸送層と正孔輸送層から供給された電子と正孔が衝突して再結合することによって光が発生するようになる。
【００７９】
このような本発明の実施形態によるＴＦＴアレイ基板とこれを用いた表示装置の製造方法は、基板１１０にＴＦＴ等及び信号線を形成した後に、形成されたＴＦＴ等が正確に動作するか否かを検査するようになる。そして、ＴＦＴの電気的な特性検査工程が完了した後に、第２絶縁膜２８５でダミーパッド部１７８を覆うことによって検査工程で発生されるスクラッチによる不良を防止することができる。
【００８０】
以上、添付の図面を参照しながら本発明の好適な実施形態について説明したが、前記説明は単に本発明を説明するための目的であり、意味限定や請求の範囲に記載された本発明の範囲を制限するためのものではない。したがって、前記説明によって当業者であれば、本発明の技術思想を逸脱しない範囲で各種の変更および修正が可能であることはいうまでもない。したがって、本発明の技術的保護範囲は明細書の詳細な説明に記載の内容に限定されず、特許請求の範囲によって決められるべきである。
【図面の簡単な説明】
【００８１】
【図１】従来の薄膜トランジスタアレイ基板に形成されたパッド部を示す図面である。
【図２】本発明の第１実施形態による薄膜トランジスタアレイ基板を有する発光表示装置を示す図面である。
【図３】図２の画素を示す回路図である。
【図４】図２のＡ部分のチップ配置部を示す図面である。
【図５】図４のＩ−Ｉ′線に沿って切断した断面を示す断面図である。
【図６】本発明の第２実施形態による薄膜トランジスタアレイ基板とこれを有する表示装置を示す図面である。
【図７】図６のＩＩ−ＩＩ′線に沿って切断した断面を示す断面図である。
【図８】本発明の第３実施形態による薄膜トランジスタアレイ基板とこれを有する表示装置を示す図面である。
【図９ａ】図２、図５及び図８の各画素の薄膜トランジスタ及びテスト用パッドの製造方法を段階的に示す断面図である。
【図９ｂ】図２、図５及び図８の各画素の薄膜トランジスタ及びテスト用パッドの製造方法を段階的に示す断面図である。
【図９ｃ】図２、図５及び図８の各画素の薄膜トランジスタ及びテスト用パッドの製造方法を段階的に示す断面図である。
【図９ｄ】図２、図５及び図８の各画素の薄膜トランジスタ及びテスト用パッドの製造方法を段階的に示す断面図である。
【符号の説明】
【００８２】
１１０  基板
１１２  画像表示部
１２０  走査駆動部
１３０  データ駆動部
１４０  第１電源供給線
１４２  第２電源供給線
１７４  ダミー信号線
１７６  テスト用パッド
１７８  ダミーパッド部
１８５  絶縁膜
【図１】
2006013444.tif 000003
【図２】
2006013444.tif 000004
【図３】
2006013444.tif 000005
【図４】
2006013444.tif 000006
【図５】
2006013444.tif 000007
【図６】
2006013444.tif 000008
【図７】
2006013444.tif 000009
【図８】
2006013444.tif 000010
【図９ａ】
2006013444.tif 000011
【図９ｂ】
2006013444.tif 000012
【図９ｃ】
2006013444.tif 000013
【図９ｄ】
2006013444.tif 000014