(57)【要約】【課題】ＭＴＣＭＯＳシステム及び各ブロックの制御方法を提供する。【解決手段】ＭＴＣＭＯＳとその方法は各ブロックの状態を個別的に制御する。各ブロックはロジックトランジスタを有するロジック回路、及びアース電圧と供給電圧のうち一つに連結されたパワーラインと前記ロジック回路との間に連結されたコントロールトランジスタを含む。コントロールトランジスタはロジックトランジスタより高いしきい値電圧を有する。ブロックは各ブロックに対する個別的ブロックオン/オフ（ＢＬＯＣＫ＿ＯＮ/ＯＦＦ）信号を生成する段階、個別的ブロックオン/オフ（ＢＬＯＣＫ＿ＯＮ/ＯＦＦ）信号に応答して個別的制御信号を生成する段階、コントロールトランジスタに個別的制御信号を供給する段階、及び個別的制御信号に基づいて各ブロック内にあるロジック回路に対する電圧供給を制御する段階によって制御される。【選択図】    図２
2006222952.tif 000002
【特許請求の範囲】
【請求項１】
複数個のブロックを制御する方法において、
各ブロックはロジックトランジスタを有するロジック回路、及びアース電圧と供給電圧のうちのいずれかに連結されたパワーラインと前記ロジック回路との間に連結されたコントロールトランジスタを含み、前記コントロールトランジスタは前記ロジックトランジスタよりさらに高いしきい値電圧を有し、
各ブロックに対する個別的ブロックオン/オフ信号を生成する段階と、
前記個別的ブロックオン/オフ信号に応答して個別的コントロール信号を生成する段階と、
前記個別的コントロール信号を各ブロック内にある前記コントロールトランジスタに供給する段階と、
前記個別的コントロール信号に応じて各ブロック内にある前記ロジック回路に供給された電圧を調節する段階と、
を含むことを特徴とする複数個のブロックを制御する方法。
【請求項２】
各ブロックに対して、前記ブロックがオン状態にあるとき前記ロジック回路の出力をバッファリングする段階と、
反転された個別的制御信号によってバッファリングを制御する段階とをさらに含むことを特徴とする請求項１記載の複数個のブロックを制御する方法。
【請求項３】
前記ブロックがターンオンされようとするとき、前記個別的制御信号に比べて反転された個別的制御信号を遅延させる段階と、
前記ブロックがターンオフされようとするとき、前記反転された個別的制御信号に比べて前記個別的制御信号を遅延させる段階と、
をさらに含むことを特徴とする請求項１記載の複数個のブロックを制御する方法。
【請求項４】
前記個別的ブロックオン/オフ信号に応じて対応する所定のブロックに要請信号を送る段階と、
前記個別的コントロール信号を受信する準備ができたとき、前記対応するブロックから応答信号を送る段階と、を前記個別的制御信号を出力する前にさらに含むことを特徴とする請求項１記載の複数個のブロックを制御する方法。
【請求項５】
前記応答信号によってブロック選択信号を生成する段階と、
前記ブロック選択信号に基づいて前記個別的制御信号の生成を制御する段階と、をさらに含むことを特徴とする請求項４記載の複数個のブロックを制御する方法。
【請求項６】
前記個別的制御信号を提供する段階は、ウェークアップイベント（ｗａｋｅ  ｕｐ  ｅｖｅｎｔ）に応答することを特徴とする請求項１記載の複数個のブロックを制御する方法。
【請求項７】
前記ブロックがオフ状態にあるとき、前記ブロックが他のブロックに影響を及ばすことを防止する段階をさらに含むことを特徴とする請求項１記載の複数個のブロックを制御する方法。
【請求項８】
前記ブロックがオフ状態にあるとき、前記ロジック回路の出力をバスホルダに提供する段階をさらに含むことを特徴とする請求項１記載の複数個のブロックを制御する方法。
【請求項９】
反転された個別的制御信号によって、前記ロジック回路の出力の提供を制御する段階をさらに含むことを特徴とする請求項８記載の複数個のブロックを制御する方法。
【請求項１０】
各ブロックはロジックトランジスタを有するロジック回路、及びアース電圧と供給電圧のうちのいずれかに連結されたパワーラインと前記ロジック回路との間に連結されたコントロールトランジスタを含み、前記コントロールトランジスタは前記ロジックトランジスタよりさらに高いしきい値電圧を有する複数個のブロックと、
各ブロックに対する個別的ブロックオン/オフ信号を出力するためのパワーマネージャと、
各ブロックに対する個別的ブロックオン/オフ信号を受信し前記ロジック回路に対する電圧供給を制御するためにそのブロックにある前記コントロールトランジスタに個別的に制御信号を出力するコントロール回路と、
を含むことを特徴とするシステム。
【請求項１１】
各ブロックは、前記ロジック回路と並列であるバッファをさらに含み、前記コントロール回路は前記バッファに反転された個別的制御信号をさらに出力することを特徴とする請求項１０記載のシステム。
【請求項１２】
前記ブロックがターンオンされようとするとき、前記個別的制御信号に比べて前記反転された個別的制御信号を遅延させるための第１遅延部と、
前記ブロックがターンオフされようとするとき、前記反転された個別的制御信号に比べて個別的制御信号を遅延させるための第２遅延部と、をさらに含むことを特徴とする請求項１１記載のシステム。
【請求項１３】
前記コントロール回路は、前記個別的制御信号を出力する前に、前記個別的ブロックオン/オフ信号に応じて対応するブロックに要請信号をさらに出力し、各ブロックは前記個別的制御信号を受信する準備ができているとき応答信号を送ることを特徴とする請求項１０記載のシステム。
【請求項１４】
前記コントロール回路は、
前記パワーマネージャから前記個別的ブロックオン/オフ信号を受信して前記対応するブロックに前記要請信号を送り、前記対応するブロックから応答信号を受信してブロック選択信号を出力するためのブロックコントローラと、
前記ブロック選択信号を受信して前記ブロック選択信号に基づいて前記個別的コントロール信号を出力するステイトコントローラと、を含むことを特徴とする請求項１３記載のシステム。
【請求項１５】
前記コントロール回路は、ウェークアップイベントに応答して前記個別的制御信号を出力し、前記個別的制御信号の出力の後前記ウェークアップイベントに応答して前記パワーマネージャにウェークアップ信号をさらに出力することを特徴とする請求項１０記載のシステム。
【請求項１６】
前記ブロックと関連されたフローティング防止回路をさらに含むことを特徴とする請求項１０記載のシステム。
【請求項１７】
前記フローティング防止回路は、
前記コントロール回路から反転された個別的制御信号及び対応するブロックの前記ロジック回路の出力を受信し、前記反転された個別的制御信号に応じて前記ロジック回路の出力を出力するトリ-ステイトバッファと、
前記トリ-ステイトバッファの前記出力を受信するバスホルダと、を含むことを特徴とする請求項１６記載のシステム。
【請求項１８】
隣接したブロックの間にある一対のフローティング防止回路をさらに含むことを特徴とする請求項１０記載のシステム。
【請求項１９】
それぞれのフローティング防止回路は、
前記コントロール回路から反転された個別的制御信号及び対応するブロックの前記ロジック回路の出力を受信し、前記反転された個別的制御信号に応じて前記ロジック回路の出力を出力するトリ-ステイトバッファと、
前記トリ-ステイトバッファの前記出力を受信するバスホルダと、を含むことを特徴とする請求項１８記載のシステム。
【請求項２０】
第１ブロックと第２ブロックとを保護するシステムであって、各ブロックはロジック回路を含み個別的に制御されるオン/オフ状態を有し、前記システムは前記第１ブロックと第２ブロックとの間に位置することを特徴とするシステムにおいて、前記システムは、
前記第１ブロックのロジック回路の第１出力及び前記第１ブロックに対する第１反転制御信号を受信し、前記第１反転制御信号に応じて前記第１出力を出力するための第１トリ-ステイトバッファと、
前記第１トリ-ステイトバッファの前記出力を受信するための第１バスホルダと、
前記第２ブロックのロジック回路の第２出力及び前記第２ブロックに対する第２反転制御信号を受信し、前記第２反転制御信号に応じて前記第２出力を出力するための第２トリ-ステイトバッファと、
前記第２トリ-ステイトバッファの前記出力を受信するための第２バスホルダと、
を含むことを特徴とするシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＭＴＣＭＯＳ（Ｍｕｌｔｉ−Ｔｈｒｅｓｈｏｌｄ    Ｃｏｍｐｌｅｍｅｎｔｒａｙ  Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）に係り、具体的には、ＭＴＣＭＯＳシステム及び各ブロックの制御方法に関する。
【背景技術】
【０００２】
半導体装置が高集積化されることにより、低電力消費に対する要求が増加されてきた。集積回路で電力消費を減少させる方法の一つとしては、供給電圧を減少させることである。しかし、供給電圧を減少させることは集積回路内のトランジスタの速度を低下させる。それにより、トランジスタのしきい値電圧（Ｖｔｈ）が減少する。しかし、しきい値電圧が減少すると、トランジスタの漏洩電流が増加し、半導体装置が待機モード（ｓｔａｎｄｂｙ  ｍｏｄｅ）にあるとき、電力消費が増加する。これは待機モードと活性モードとの比（待機活性比）が高い装置、即ち、漏洩電流が全体的なバッテリ寿命の支配要因となるモバイルやポータブル装置で特に重要である。
【０００３】
この問題を解決するための一つの方法は、高いしきい値電圧と低いしきい値電圧のトランジスタを全部使用するＭＴＣＭＯＳを使用することである。具体的に、ＭＴＣＭＯＳシステムは高い動作速度ではゲートを設置するために低いしきい値電圧を使用し、低い動作速度では仮想ゲートを形成するために高いしきい値電圧を使用して待機モードで漏洩電流を抑制する。即ち、低いしきい値電圧トランジスタが論理演算に使用され、高いしきい値電圧トランジスタは電源電圧及び/またはアース電圧を提供するために使用される。
【０００４】
活性モードでは高いしきい値電圧トランジスタが電源電圧を論理ゲートに提供するためにターンオンされ、低いしきい値電圧トランジスタが高速で動作する。待機モードでは高いしきい値電圧トランジスタが低いしきい値電圧トランジスタをオフするためにターンオフされ、低いしきい値電圧トランジスタを通じて漏洩電流を減少させるか、なくすことになる。
【０００５】
図１は従来のＭＴＣＭＯＳシステム１００を示すブロック図である。ＭＴＣＭＯＳシステム１００はパワーマネージャ１０、ＭＴＣＭＯＳコントローラ２０及びＭＴＣＭＯＳ設計領域３０を含む。ＭＴＣＭＯＳ設計領域３０は複数のブロックからなる。各ブロックはフリップフロップ（Ｆ/Ｆ、３２）、ロジックブロック３４、ＭＯＳスイッチ３６及び機能ブロック３８を含む。ＭＯＳスイッチ３６はロジックブロック３４より高いしきい値電圧を有する。フリップフロップ３２とロジックブロック３４とは電源電圧（ＶＤＤ）と仮想アース（ＶＧＮＤ）との間に連結される。ＭＯＳスイッチ３６はアース電圧（ＧＮＤ）と仮想アース（ＶＧＮＤ）との間に連結される。
【０００６】
活性モードで、ＭＯＳスイッチ３６はターンオンされ電源電圧やアース電圧をロジックブロック３４に提供する。待機モード状態でＭＯＳスイッチ３６はターンオフされロジックブロック３４に電源電圧（ＶＤＤ）及び/アース電圧（ＧＮＤ）が供給されることを遮断し、ロジックブロック３４の漏洩電流を減少しシステムの電力消費を減少させる。
【０００７】
システムが待機モードに進入すると、パワーマネージャ１０は停止信号（ＳＴＯＰ）をＭＴＣＭＯＳコントローラ２０とＭＴＣＭＯＳ設計領域３０とにそれぞれ伝送し、クロック信号は伝送しない。停止信号（ＳＴＯＰ）に応答して、ＭＴＣＭＯＳコントローラ２０はＭＯＳスイッチ３６を制御する信号（ＳＣ）とフリップフロップ３２を制御する反転制御信号（ＳＣＢ）とを出力する。電源電圧（ＶＤＤ）が遮断されると仮想アース電圧（ＶＧＮＤ）レベルがフローティング状態になる。ロジックブロック３４に貯蔵されたデータの損失を防止するために、制御信号（ＳＣ）に応答してＭＯＳスイッチ３６をオフする前に反転制御信号（ＳＣＢ）に応答してデータをフリップフロップ３２に貯蔵する。多くのシステムで、例えば、モバイルシステムでは典型的に一部機能のみが活性化され、残りの機能は非活性化状態に留まるようになる。しかし、従来のＭＴＣＭＯＳシステムは全体システムが作動しないときのみ待機モードに入る。従って、従来のＭＴＣＭＯＳシステムは一定のブロックのみが活性化される必要があるときに個別的なブロックを制御することができず、電力消費を減少させることができない。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従って、本発明の一目的は、複数の機能ブロックをそれぞれ制御することができるＭＴＣＭＯＳシステムとその方法とを提供することにある。
【０００９】
本発明の他の目的は特定の機能のみが実施されるとき電力消費を減少させることができるＭＴＣＭＯＳシステムとその方法とを提供することにある。
【００１０】
本発明のさらにまた他の目的は各ブロック間で発生するフローティング状態を防止する回路を提供することにある。
【課題を解決するための手段】
【００１１】
本発明による少なくとも一つ以上の特徴と長所は複数のブロックを制御する方法を提供することにある。各ブロックはロジックトランジスタを具備したロジック回路、及び電源に連結された電力線とロジック回路との間に連結されたコントロールトランジスタからなるが、コントロールトランジスタはロジックトランジスタより高いしきい値電圧を有している。ブロックを制御する方法は各ブロックに対する個別的なブロックオン/オフ信号を生成する段階、個別的ブロックオン/オフ信号に応答して個別的に制御信号を生成する段階、コントロールトランジスタに個別的制御信号を提供する段階、及び個別的制御信号に対応する各ブロック内のロジック回路に提供される電圧を制御する段階を含む。
【００１２】
前記制御方法は、各ブロック別にブロックがオン状態のときロジック回路の出力をバッファリングする段階及び反転された個別的制御信号に対応するバッファリングを制御する段階をさらに含む。前記制御方法はブロックがターンオンされようとするとき、個別的制御信号に比べて反転された個別的制御信号を遅延させる段階とブロックがターンオフされようとするとき、個別的制御信号に比べて反転された個別的制御信号を遅延させる段階をさらに含むことができる。
個別的制御信号を出力する前に、制御方法は個別的ブロックオン/オフ信号に応答して対応する所定のブロックに要請信号を送る段階と対応するブロックが個別的制御信号を受ける準備ができているとき対応するブロックからの応答信号を送る段階を含む。制御方法は応答信号に応じてブロック選択信号を生成する段階とブロック選択信号に応じて前記個別的制御信号生成を制御する段階とをさらに含むことができる。
【００１３】
個別的制御信号を供給する段階はウェークアップイベントに該当する。
【００１４】
前記制御方法は、所定のブロックがオフ状態にあるとき、ブロックからの漏洩電流が他のブロックに影響を及ばすことを防ぐ段階をさらに含むことができる。前記制御方法はブロックがオフ状態にあるときブロックのロジック回路の出力をバスホルダに提供する段階をさらに含むことができる。ロジックブロックの出力を提供する段階は反転された個別的制御信号によって制御される。
【００１５】
本発明の少なくとも一つ以上の特徴と長所は複数個のブロックからなるシステムを提供することにあるが、各ブロックはロジックトランジスタ、及びアースと電源のうち一箇所に連結されたパワーラインとロジック回路との間に連結されたコントロールトランジスタを具備するロジック回路を含む。前記システムは各ブロックに対する個別的ブロックオン/オフ信号（ＢＬＯＣＫ＿ＯＮ/ＯＦＦ）を出力するパワーマネージャ及び各ブロックに対する個別的ブロックオン/オフ信号を受信してロジック回路に供給される電圧を調節するためにそのブロックにあるコントロールトランジスタに個別的制御信号を出力するコントロール回路を含む。
【００１６】
各ブロックはロジック回路と並行に設置されたバッファを具備することができ、コントロール回路はバッファに反転された個別的制御信号をさらに出力する。前記システムはブロックがターンオンされようとするとき個別的制御信号に比べて反転された個別的制御信号を遅延させるための第１遅延部と、ブロックがターンオフされようとするとき反転された個別的制御信号に比べて個別的制御信号を遅延させる第２遅延部をさらに含むことができる。
【００１７】
前記制御回路は、個別的制御信号を出力する前に、個別的ブロックオン/オフ信号に応答して対応する所定のブロックに要請信号をさらに出力することができ、各ブロックは個別的制御信号を受ける準備ができているときには応答信号を送る。前記制御回路は前記パワーマネージャからの個別的ブロックオン/オフ信号を受信するとそれに対応するブロックに要請信号を送り、対応するブロックからの応答信号を受信するとブロック選択信号を出力するブロックコントローラとブロック選択信号を受信するとそれによる前記個別的制御信号を出力する状態（ステイツ）コントローラとを含むことができる。
【００１８】
コントロール回路は、個別的制御信号の出力の後、ウェークアップイベントとウェークアップ信号とに応答して個別的制御信号をパワーマネージャに出力する。
【００１９】
前記システムは、所定のブロックと関連されたフローティング防止回路を含むことができる。フローティング防止回路はコントロール回路から反転された個別的制御信号とそれに対応する所定のブロックのロジック回路の出力を受信して反転された個別的制御信号によってロジック回路の出力を出力するトリ−ステイトバッファ（ｔｒｉ-ｓｔａｔｅ  ｂｕｆｆｅｒ）と、トリ−ステイトバッファの出力を受信するバスホルダとを含むことができる。前記システムは隣接したブロックの間に一対のフローティング防止回路を含むことができる。
【００２０】
本発明による少なくとも一つの以上の特徴と長所は、第１ブロックと第２ブロックを保護するシステムを提供することにある。このとき、各ブロックは個別的に制御されるオン/オフ状態を具備するロジック回路を含み、前記システムは第１ブロックと第２ブロックとの間に位置し、前記システムは第１ブロックのロジック回路の第１出力と第１ブロックに該当する第１反転された制御信号を受信し、前記第１反転された制御信号に応じて第１出力を出力する第１トリ−ステイトバッファ、第２ブロックのロジック回路の第２出力と第２ブロックに該当する第２反転された制御信号とを受信し、第２反転された制御信号に応じて第２出力を出力する第２トリ−ステイトバッファ、及び第２トリ−ステイトバッファの出力を受信する第２バスホルダを含むことができる。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照して本発明の望ましい一実施例をより詳細に説明する。
【００２２】
図２は本発明の一実施例によるＭＴＣＭＯＳシステム２００を示すブロック図である。ＭＴＣＭＯＳシステム２００はパワーマネージャ２２０、ブロックコントローラ２４０とステイトコントローラ２６０とを具備したＭＴＣＭＯＳコントローラブロック２５０、及び複数個のブロック２１０−ｉを具備するＭＴＣＭＯＳ設計領域２１０を含む。
【００２３】
図３に示すように、各ブロック２１０−ｉはフリップフロップ２１１、ロジック回路２１５、ＭＯＳスイッチ２１７及び機能ブロック２１９を含む。ＭＯＳスイッチ２１７はロジック回路２１５より高いしきい値電圧を有する。フリップフロップ２１１とロジック回路２１５とは電源電圧（ＶＤＤ）と仮想アース電圧（ＶＧＮＤ）との間に連結される。ＭＯＳスイッチ２１７はアース電圧（ＧＮＤ）と仮想アース電圧（ＶＧＮＤ）との間に連結される。
【００２４】
ウェークアップイベント（ＷＡＫＥ＿ＵＰ＿ＥＶＥＮＴ）に応答して、ステイトコントローラ２６０は制御されるべきそれぞれのブロックの数と、ウェークアップ信号（ＷＡＫＥ＿ＵＰ）とによって制御信号（ＳＣ）と反転された制御信号（ＳＣＢ）とを生成する。図２に示された具体的な例で、各ブロック（２１０−ｉ）は個別的に制御される。従って、制御信号（ＳＣ）と反転された制御信号（ＳＣＢ）の数はそれぞれブロックの数ｎと同一である。
【００２５】
パワーマネージャ２２０は停止信号（ＳＴＯＰ）、ステイトコントローラ２６０に出力される複数個のクロック信号（ＣＬＫ１−ｎ）及びブロックコントローラ２４０に出力される個別的ブロックオン/オフ信号（ＢＬＯＣＫｉ＿ＯＮ/ＯＦＦ）を生成し、ステイトコントローラ２６０からウェークアップ信号（ＷＡＫＥ＿ＵＰ）を受信する。ブロックコントローラ２４０はブロックオン/オフ信号に応答して対応するブロックに要請信号（Ｘ＿ｒｅｑｉ）を送る。対応する所定のブロック２１０−ｉは一旦所定のブロック２１０−ｉが電流動作を終えると、ブロックコントローラに応答信号（Ｘ−ａｃｋｉ）を送る。ブロックコントローラ２４０はブロックから受信された応答信号（Ｘ＿ａｃｋ）に応答してブロック選択信号（ＭＴ＿ＳＥＬｉ）をステイトコントローラ２６０に送る。ステイトコントローラ２６０はブロック選択信号（ＭＴ＿ＳＥＬｉ）に対応する制御信号に基づいて特定のブロック２１０−ｉに電源電圧を供給するか遮断する。
【００２６】
所定の特定ブロック２１０−ｉを非活性化するために、パワーマネージャ２２０はステイトコントローラ２６０に停止信号（ＳＴＯＰ）を出力し、ステイトコントローラ２６０はブロックコントローラ２４０からのブロック選択信号（ＭＴ＿ＳＥＬｉ）に応答して対応する所定のブロック２１０−ｉに制御信号（ＳＣｉ）及び反転された制御信号（ＳＣＢｉ）を送る。ＭＯＳスイッチ２１７が制御信号（ＳＣｉ）に応答してターンオフされ、仮想アース電圧（ＶＧＮＤ）はフローティング状態になり、ロジック回路２１５に貯蔵されたデータは失なわれる。従って、データはＭＯＳスイッチ２１７をターンオフする前に反転制御信号（ＳＣＢｉ）に応答してフリップフロップ２１１に貯蔵される。即ち、反転制御信号（ＳＣＢｉ）は制御信号ＳＣｉがロジックハイに変わる前にロジックローに変わる。
【００２７】
特定ブロック２１０−ｉを活性化させるために、ステイトコントローラ２６０はパワーマネージャ２２０にウェークアップ信号を出力し、制御信号（ＳＣｉ）と反転制御信号（ＳＣＢｉ）とをブロック選択信号（ＭＴ＿ＳＥＬｉ）に応答するブロックに送る。従って、ＭＴＣＭＯＳシステム２００は幾つかの機能のみが利用されているときも電力消費を減少させることができる。
【００２８】
図４にはブロックコントローラ２４０の具体的な実施例が示されている。図４に示すように、ブロックコントローラ２４０は複数個のブロック選択信号生成部２４１を含む。各ブロック選択信号生成部２４１は第１ＡＮＤゲート２４２と第２ＡＮＤゲート２４４とを含む。第１ＡＮＤゲート２４２はイネイブル信号（ＥＮ）とブロックオン/オフ信号（ＢＬＯＣＫ＿ＯＮ/ＯＦＦ）とのＡＮＤ演算を実施する。第２ＡＮＤゲート２４４は応答信号（Ｘ＿ａｃｋｉ）とブロックオン/オフ信号（ＢＬＯＣＫｉ＿ＯＮ/ＯＦＦ）とのＡＮＤ演算を実施する。ＡＮＤゲート２４２は対応するブロックが活性化されようとするとき要請信号（Ｘ＿ｒｅｑｉ）を対応するブロックに出力する。
【００２９】
図５に示すように、所定のブロックが非活性化になるためには、ブロックオン/オフ信号（ＢＬＯＣｉ＿ＯＮ/ＯＦＦ）がロジックハイになり、要請信号（Ｘ＿ｒｅｑｉ）がロジックハイになり、所定ブロックが現在実施中の動作を完了する時間（ＴＤ１）が過ぎた後、応答信号（Ｘ＿ａｃｋｉ）がロジックハイになり、応答信号（Ｘ−ａｃｋｉ）に応答してブロック選択信号（ＭＴ＿ＳＥＬｉ）がロジックハイになり、ＭＯＳスイッチ２１７をターンオフするために制御信号（ＳＣｉ）がロジックハイとなる。所定のブロックが活性化されるためには、まず、ブロックオン/オフ信号（ＢＬＯＣＫｉ＿ＯＮ/ＯＦＦ）がロジックローになり、特定のブロックに対する要請信号（Ｘ＿ｒｅｑｉ）、応答信号（Ｘ＿ａｃｋｉ）及びブロック選択信号（ＭＴ＿ＳＥＬｉ）が順次にロジックローになり、ブロックオン/オフ信号（ＢＬＯＣＫｉ＿ＯＮ/ＯＦＦ）がロジックローになった後所定の時間（ＴＤ２）が経過した後、制御信号（ＳＣｉ）がロジックローになる。
【００３０】
ステイトコントローラ２６０の具体的な実施例が図６に示されている。ステイトコントローラ２６０は複数個のＡＮＤゲート２６１、２６３、２６５、２６７、２８１−１、．．．、２８１−ｎ、２８５−１、．．．、２８５−ｎ、ＮＡＮＤゲート２６９、複数個の遅延回路２７１〜２７４及びインバータ２７６を含む。
【００３１】
停止信号（ＳＴＯＰ）はパワーマネージャ２２０からステイトコントローラ２６０に入力される。第１ＡＮＤゲート２６１は停止信号と第１遅延出力を有する停止信号とを受信する。第１遅延出力を有する停止信号はまた、第２遅延回路２７２に出力される。第２ＡＮＤゲート２６３は第１遅延出力を有する停止信号と第２遅延出力を有する停止信号とを受信する。
【００３２】
ウェークアップイベント（ＷＥ）を指示する信号が外部からステイトコントローラ２６０に入力される。インバータ２７６はウェークアップイベント信号（ＷＥ）を受信してその反転された信号（ＩＷＥ）を第３遅延回路２７３に出力する。第３遅延出力を有する反転ウェークアップイベント信号（ＩＷＥ）が第４遅延回路２７４に出力される。第３ＡＮＤゲート２６５は、第３遅延を有する反転ウェークアップイベント信号（ＩＷＥ）と第４遅延出力を有する反転目覚めイベント信号（ＩＷＥ）とを受信する。
【００３３】
第４ＡＮＤゲート２６７は第３遅延を有する反転ウェークアップ信号（ＩＷＥ）と第１ＡＮＤゲート２６１の出力とを受信する。第４ＡＮＤゲート２６７の出力は反転制御信号（ＳＣＢ）である。ＮＡＮＤゲート２６９はウェークアップイベント信号（ＷＥ）とＡＮＤゲート２６３の出力とを受信する。ＮＡＮＤゲート２６９の出力は制御信号（ＳＣ）である。
【００３４】
２８１−１から２８１−ｎまでのＡＮＤゲートはそれぞれブロックコントローラ２５０の出力である各ブロックに対するブロック選択信号（ＭＴ＿ＳＥＬｉ）と各ブロックに対する反転制御信号（ＳＣｉ）を決定する制御信号（ＳＣ）とを受信する。
【００３５】
図７に示すように、例えば、第１ブロック２１０−１が待機モードに入ろうとすると、Ｔ１時間にウェークアップイベント信号（ＷＥ）はローであり、停止信号（ＳＴＯＰ）はハイである。反転制御信号（ＳＣＢ１）はＴ２にハイになり制御信号（ＳＣ１）はＴ３にローになる。例えば、第１ブロック２１０−１が活性化されようとすると、Ｔ５でウェークアップイベント信号（ＷＥ）がハイになり、制御信号（ＳＣ１）がＴ６にハイになり反転制御信号（ＳＣＢ１）はＴ７にローになる。ウェークアップイベント信号（ＷＥ）と停止信号（ＳＴＯＰ）とはすべてＴ８でローになる。
【００３６】
従って、例えば、第１ブロック２１０−１が非活性化されようとすると、反転制御信号（ＳＣＢ１）と制御信号（ＳＣ１）に対する状態変化の間に第１遅延回路２７１と第２遅延回路２７２とを使用した所定の時間遅延（ＴＤ３）が存在し、ＭＯＳスイッチ２１７がターンオフされる前にロジック回路２１５−１のデータがフリップフロップ２１１−１に貯蔵される。例えば、第１ブロック２１０−１が活性化されようとすると、制御信号（ＳＣ１）と反転制御信号（ＳＣＢ１）に対する状態変換の間に所定の時間遅延（ＴＤ４）が存在し、ＭＯＳスイッチ２１７がターンオンされ、フリップフロップ２１１−１に貯蔵されたデータがロジック回路２１５−１に再貯蔵される。
【００３７】
一対のフローティング防止回路がブロックの間に提供される。図８に示すように、第１フローティング防止回路８３０はトリ−ステイトバッファ８１０とバスホルダ８２０とを含む。第２フローティング防止回路８４０はトリ−ステイトバッファ８２２とバスホルダ８１２とを含むことができる。第１フローティング防止回路８３０で、バスホルダ８２０は第１ブロック２１０−１から以前データを貯蔵し、トリ−ステイトバッファ８１０は反転制御信号（ＳＣＢ１）によって第１ブロック２１０−１と第２ブロック２１０−２との間の電流の流れを調節する。第２フローティング防止回路８４０で、バスホルダ８２２は第２ブロック２１０−２からの以前データを貯蔵し、トリ−ステイトバッファ８２２は反転制御信号（ＳＣＢ２）によって第１ブロック２１０−１と第２ブロック２１０−２との間の電流の流れを調節する。
【００３８】
従って、各トリ−ステイトバッファはコントローラ回路から反転された個別的制御信号と対応する所定のブロックのロジック回路の出力を受信して反転された個別的制御信号によって相応するバスホルダにロジック回路の出力を出力する。第１ブロック２１０−１が待機モードで、第２ブロック２１０−２が活性モードにあるときトリ−ステイトバッファ８１０は高インピーダンス状態となり第１ブロック２１０−１から第２ブロック２１０−２への電流経路が切れてしまい、データはバスホルダ８２０に貯蔵され、第１ブロック２１０−１のフロートされた仮想アース電圧（ＶＧＮＤ）に起因した漏洩電流は防止される。
【００３９】
本発明の他の実施例によるＭＴＣＭＯＳシステム９００が図９に示されている。ＭＴＣＯＭＳシステム９００はブロックコントローラ２４０とステイトコントローラ２５０をブロック選択信号（ＭＴ＿ＳＥＬ）を使用せず、それぞれの該当ブロックから受信された応答信号（Ｘ＿ａｃｋ）に応答して制御信号（ＳＣ、ＳＣＢ）を生成するＭＴＣＭＯＳコントローラ回路９５０に代替する。特に、ＭＴＣＭＯＳコントローラ９５０は特定ブロックに対してパワーマネージャ２２０からのブロックオン/オフ信号（ＢＬＯＣＫ＿ＯＮ/ＯＦＦ）に応答して対応する所定のブロックに要請信号（Ｘ＿ｒｅｑ）を送る。対応するブロックは電流動作を終えるとＭＴＣＭＯＳコントローラ回路に応答信号（Ｘ＿ａｃｋ）を送る。ＭＴＣＭＯＳコントローラ回路は前述した実施例でブロック選択信号（ＭＴ＿ＳＥＬ）に応答したのとは異なり、応答信号（Ｘ＿ａｃｋ）に応答してそれぞれのブロックに制御信号（ＳＣ）と反転制御信号（ＳＣＢ）とを送る。それ以外は、ＭＴＣＭＯＳコントローラ回路の動作は前述した実施例と同一である。
【産業上の利用可能性】
【００４０】
本発明によるＭＴＣＭＯＳコシステムは、それぞれのブロックを分離してコントロールすることで電力消費を減少させることができる。今まで使用してきたように、ブロックという単語は一つの機能ブロック以上を含むことができる。本発明の実施例がハードウェアの実現と関連されて記述されているが、本発明の工程はソフトウェア的に実現でき、即ち、機械に接近可能な媒体を有する構造物によって実現することができる。
【００４１】
以上、本発明を実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有する者であれば、本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００４２】
【図１】従来のＭＴＣＭＯＳシステムを示すブロック図である。
【図２】本発明の一実施例によるＭＴＣＭＯＳシステムを示すブロック図である。
【図３】本発明の一実施例による図２のＭＴＣＭＯＳ設計領域に含まれた一つのブロックの具体的なブロック図である。
【図４】本発明の一実施例による図２のブロックコントローラの概念図である。
【図５】本発明の一実施例による図４のブロックコントローラのタイミング図である。
【図６】本発明の一実施例による図２のＭＴＣＭＯＳコントローラの概念図である。
【図７】本発明の一実施例による図６のＭＴＣＭＯＳコントローラのタイミング図である。
【図８】本発明の一実施例によるブロック間のフローティング防止機能を示すためのブロック図である。
【図９】本発明の他の実施例によるＭＴＣＭＯＳシステムのブロック図である。
【符号の説明】
【００４３】
２００      ＭＴＣＭＯＳシステム
２１０−ｉ      ブロック
２１１      フリップフロップ
２１５      ロジック回路
２１７      ＭＯＳスイッチ２１７
２１９      機能ブロック
２２０      パワーマネージャ
２４０      ブロックコントローラ
２４１      ブロック選択信号生成部
２４２      第１ＡＮＤゲート
２４４      第２ＡＮＤゲート
２５０      ＭＴＣＭＯＳコントローラブロック
２６０      ステイトコントローラ
２７６      インバータ
ＶＤＤ      電源電圧
ＶＧＮＤ    仮想アース電圧
【図１】
2006222952.tif 000003
【図２】
2006222952.tif 000004
【図３】
2006222952.tif 000005
【図４】
2006222952.tif 000006
【図５】
2006222952.tif 000007
【図６】
2006222952.tif 000008
【図７】
2006222952.tif 000009
【図８】
2006222952.tif 000010
【図９】
2006222952.tif 000011