(57)【要約】【課題】フューズの切断時における熱によって、半導体素子が破損または劣化することを防止し、信頼性と製造歩留まりとを向上する。【解決手段】半導体素子１１とフューズ２１との間に放熱素子３１ａを介在するように形成して、フューズ２１から半導体素子１１へ伝達するフューズ２１の熱を、放熱素子３１ａが基板１へ放熱する。【選択図】図２
2006059969.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板に形成された半導体素子と、
前記半導体素子に接続するように前記基板に形成され、発熱によって溶融し切断されるフューズと、
前記半導体素子と前記フューズとの間に介在するように前記基板に形成され、前記フューズから前記半導体素子へ伝達する前記フューズの熱を放熱する放熱素子と
を有する
半導体装置。
【請求項２】
前記放熱素子は、前記発熱したフューズの熱を前記基板へ放熱するように形成されている
請求項１に記載の半導体装置。
【請求項３】
前記基板は、半導体により形成されている半導体基板であり、
前記放熱素子は、前記半導体基板を用いて形成されている
請求項１に記載の半導体装置。
【請求項４】
前記放熱素子は、前記フューズの切断後における前記半導体素子の動作時にて、前記半導体素子へ流れる電流の経路と異なる経路に介在するように形成されている
請求項１に記載の半導体装置。
【請求項５】
前記放熱素子は、前記フューズが切断される前において、前記フューズを介して前記半導体素子へ供給する電気信号をスイッチングするスイッチング素子を含む
請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、フューズを有する半導体装置に関する。
【背景技術】
【０００２】
半導体装置は、製造歩留まりを向上させる目的で、不良セルを置換するための冗長セルを備えた冗長回路や、半導体集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）の特性を調整する調整回路などが組み込まれている。
【０００３】
このような冗長回路や調整回路などにおいては、フューズが設けられている。そして、たとえば、レーザをフューズに照射して切断することによって、フューズに接続している半導体素子の特性を切り替えて、不良セルの置換や、ＩＣの特性の調整が実行される（たとえば、特許文献１参照）。
【特許文献１】特開２００３−５１５４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、フューズにレーザを照射して切断する際においては、溶融温度以上の高温にフューズが発熱する。このため、レーザの照射によって発生するフューズの熱が、フューズに接続している半導体素子に伝達して、その半導体素子の特性を劣化させる場合があった。よって、従来においては、半導体装置の信頼性が低下して、製造歩留まりを向上することが困難な場合があった。
【０００５】
したがって、本発明の目的は、半導体装置の信頼性と製造歩留まりとを向上することが可能な半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の半導体装置は、基板と、前記基板に形成された半導体素子と、前記半導体素子に接続するように前記基板に形成され、発熱によって溶融し切断されるフューズと、前記半導体素子と前記フューズとの間に介在するように前記基板に形成され、前記フューズから前記半導体素子へ伝達する前記フューズの熱を放熱する放熱素子とを有する。
【０００７】
本発明の半導体装置においては、半導体素子とフューズとの間に介在するように形成された放熱素子が、フューズが切断される際にフューズから半導体素子へ伝達する熱を放熱する。
【発明の効果】
【０００８】
本発明によれば、半導体装置の信頼性と製造歩留まりとを向上することが可能な半導体装置を提供することができる。
【発明を実施するための最良の形態】
【０００９】
本発明にかかる実施形態の一例について説明する。
【００１０】
＜実施形態１＞
以下より、本発明にかかる実施形態１について、図面を参照して説明する。
【００１１】
図１および図２は、本発明にかかる実施形態１の半導体装置を示す図である。図１は、本実施形態の半導体装置を示す回路図であり、図２は、本実施形態の半導体装置を示す断面図である。
【００１２】
図２に示すように、本実施形態の半導体装置は、基板１と、半導体素子１１と、フューズ２１と、放熱素子３１ａとを有し、半導体素子１１とフューズ２１と放熱素子３１ａとが、層間絶縁膜５１中に形成されている配線４１によって接続されている。
【００１３】
基板１は、半導体基板であり、たとえば、シリコンにより形成されている。基板１の表面には、半導体素子１１と放熱素子３１ａとが形成されている。そして、半導体素子１１と放熱素子３１ａとが、基板１を用いて形成されている。
【００１４】
半導体素子１１は、図１および図２に示すように、第１トランジスタＱ１とラッチ回路Ｑ２とを有する。また、半導体素子１１は、基板１に形成されており、フューズ２１の切断有無に応じて、動作が切り換わる。
【００１５】
第１トランジスタＱ１は、図２に示すように、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタであり、たとえば、チャネル領域がｎ型になるように基板１を用いて形成されている。また、図１に示すように、第１トランジスタＱ１は、ラッチ回路Ｑ２をリセットするためのリセット信号ＲＳＴを供給するリセット信号供給回路（図示なし）がゲート電極に接続している。そして、第１トランジスタＱ１は、一対のソース領域とドレイン領域がチャネル領域を挟むように形成されている。このうち、ソース領域側がグランドに配線４１を用いて接続されており、ドレイン領域側が、第１ノードＮ１において放熱素子３１ａを介してフューズ２１に配線４１を用いて接続されている。フューズ２１が切断された後においては、ラッチ回路Ｑ２へ入力する電位が不定になるが、第１トランジスタＱ１がリセット信号ＲＳＴによってオン状態になった際に、第１トランジスタＱ１は、ラッチ回路Ｑ２にグランドレベルで入力を実施して、ラッチ路Ｑ２の出力を電源レベルにさせ、その電源レベルの状態をラッチ回路Ｑ２にラッチさせる。
【００１６】
ラッチ回路Ｑ２は、図１に示すように、第２トランジスタＱ２１とインバータＱ２２とを有する。
【００１７】
第２トランジスタＱ２１は、図２に示すように、ＭＯＳ型トランジスタであり、たとえば、チャネル領域がｎ型になるように基板１を用いて形成されている。第２トランジスタＱ２１は、一対のソース領域およびドレイン領域が、チャネル領域を挟むように形成されている。このうち、ソース領域側がグランドに配線４１を用いて接続されており、ドレイン領域側が、放熱素子３１ａを介してフューズ２１に第１ノードＮ１で配線４１を用いて接続されている。また、第２トランジスタＱ２１は、第１ノードＮ１にて入力側が接続されているインバータＱ３の出力側に、ゲート電極が第２ノードＮ２にて接続されている。
【００１８】
インバータＱ２２は、第１ノードＮ１において、入力側が放熱素子３１ａを介してフューズ２１に接続されている。また、第２ノードＮ２において、出力側が第２トランジスタＱ２１のゲート電極に配線４１を用いて接続されている。
【００１９】
インバータＱ２２は、図２に示すように、第３トランジスタＱ３１と第４トランジスタＱ４１とを有し、それぞれが基板１を用いて形成されている。そして、第３トランジスタＱ３１および第４トランジスタＱ４１は、ＭＯＳ型トランジスタとして形成されている。ここで、第３トランジスタＱ３１は、チャネル領域がｎ型で形成されており、第４トランジスタＱ４１は、チャネル領域がｐ型で形成されている。第３トランジスタＱ３１と第４トランジスタＱ４１とにおいては、それぞれのゲート電極が放熱素子３１ａを介してフューズ２１に配線４１を用いて第１ノードＮ１で接続されている。また、図示を省略しているが、第３トランジスタＱ３１のソース領域がグランドに配線４１を用いて接続されており、第４トランジスタＱ４１のソース領域が電源１０１に接続されている。そして、第３トランジスタＱ３１と第４トランジスタＱ４１とのそれぞれのドレイン領域が、配線４１で接続されている。
【００２０】
上記のように、第２トランジスタＱ２１とインバータＱ２２とを有するラッチ回路Ｑ２は、フューズ２１の切断有無に応じて、異なる出力レベルの状態をラッチする。たとえば、フューズ２１が切断される前においては、ラッチ回路Ｑ２は、グランドレベルでの出力を維持するようにラッチする。一方、フューズ２１が切断された場合においては、ラッチ回路Ｑ２は、入力される電位が不定になるが、第１トランジスタＱ１がリセット信号ＲＳＴによってオン状態になった場合、グランドレベルの電位が入力され、出力が電源レベルになり、その電源レベルの状態をラッチする。
【００２１】
フューズ２１は、半導体素子１１に接続するように基板１に形成され、発熱することよって溶融し切断される。フューズ２１は、一端部が電源１０１に配線４１を用いて接続され、反対側の他端部が、放熱素子３１ａを介して半導体素子１１に配線４１を用いて接続している。本実施形態においては、フューズ２１は、たとえば、アルミニウムなどの導電材料により形成されており、レーザが照射されることによって発熱して溶融状態になり、切断される。フューズ２１は、切断されることにより、半導体素子１１の動作を切り替える。
【００２２】
放熱素子３１ａは、図１に示すように、半導体素子１１とフューズ２１との間に介在するように基板１に形成されている。そして、放熱素子３１ａは、フューズ２１の切断前における半導体素子１１の動作時にて、その半導体素子１１に流れる電流の経路に介在するように形成されており、フューズ２１の切断後における半導体素子１１の動作時にて、その半導体素子１１に流れる電流の経路と異なる経路に介在するように形成されている。図２に示すように、放熱素子３１ａは、ＭＯＳ型トランジスタであり、たとえば、チャネル領域がｐ型になるように形成されている。本実施形態においては、放熱素子３１ａは、シリコンの半導体基板からなる基板１を用いて形成されている。放熱素子３１ａは、一対のソース領域およびドレイン領域が、チャネル領域を挟むように形成されている。このうち、ソース領域側がフューズ２１を介して電源１０１に配線４１を用いて接続されており、第１ノードＮ１にてドレイン領域側が半導体素子１１に配線４１を用いて接続されている。そして、放熱素子３１ａは、ゲート電極がグランドに接続されており、導通状態になっている。放熱素子３１ａは、フューズ２１が切断される前においては、半導体素子１１のラッチ回路Ｑ２に電源レベルの電位を与える。そして、フューズ２１が溶融して切断される際には、放熱素子３１ａは、フューズ２１から半導体素子１１へ伝達するフューズの熱を基板１に放熱する。
【００２３】
なお、上記の本実施形態において基板１は、本発明の基板に相当する。また、本実施形態の半導体素子１１は、本発明の半導体素子に相当する。また、本実施形態のフューズ２１は、本発明のフューズに相当する。また、本実施形態の放熱素子３１ａは、本発明の放熱素子に相当する。
【００２４】
以下より、上記の本実施形態の半導体装置における動作について説明する。
【００２５】
本実施形態の半導体装置にて、フューズ２１が切断される前においては、フューズ２１および放熱素子３１ａを介して、電源１０１が電源レベルの電位を半導体素子１１のラッチ回路Ｑ２に印加する。そして、これにより、ラッチ回路Ｑ２は、グランドレベルの電位で出力を行う。
【００２６】
フューズ２１を切断する際においては、レーザをフューズ２１に照射する。これにより、フューズ２１が発熱して溶融状態になり切断される。そして、この時、その発熱したフューズ２１から半導体素子１１へ配線４１を介して伝達する熱を、放熱素子３１ａが基板１に放熱する。
【００２７】
そして、フューズ２１が切断された後においては、半導体素子１１のラッチ回路Ｑ２への入力が不定な電位になる。その後、第１トランジスタＱ１は、ゲート電極にリセット信号ＲＳＴが印加されてオン状態になり、ラッチ回路Ｑ２にグランドレベルの電位を印加する。このように、グランドレベルの電位が入力されることにより、ラッチ回路Ｑ２は、出力が電源レベルになって、その電源レベルの状態をラッチする。
【００２８】
以上のように、本実施形態によれば、放熱素子３１ａが半導体素子１１とフューズ２１との間に介在するように基板１に形成されている。そして、放熱素子３１ａは、半導体からなる基板１を用いて形成されており、フューズ２１から半導体素子１１へ伝達するフューズ２１の熱を、その基板１へ放熱する。このため、本実施形態は、フューズ２１から半導体素子１１への伝熱を減少して、熱によって半導体素子１１が破壊または劣化することを防止し、半導体装置の信頼性と製造歩留まりとを向上することができる。
【００２９】
また、本実施形態は、フューズ２１の切断後における半導体素子１１の動作時にて、半導体素子１１へ流れる電流の経路と異なる経路に介在するように放熱素子３１ａが形成されている。このため、フューズ２１の切断時の発熱によって、放熱素子３１ａが破壊または劣化した場合であっても、放熱素子３１ａは、電気的にフローティングになるため、半導体素子１１の動作に影響を与えない。よって、本実施形態は、半導体装置の信頼性と製造歩留まりとを向上することができる。
【００３０】
＜実施形態２＞
以下より、本発明にかかる実施形態２について、図面を参照して説明する。
【００３１】
図３および図４は、本発明にかかる実施形態２の半導体装置を示す図である。図３は、本実施形態の半導体装置を示す回路図であり、図４は、本実施形態の半導体装置を示す断面図である。
【００３２】
図３および図４に示すように、本実施形態の放熱素子３１ｂは、実施形態１の放熱素子３１ａと異なっている。本実施形態は、放熱素子３１ｂが異なることを除き、実施形態１と同様である。よって、重複する個所については、同一符号を付し、説明を省略する。
【００３３】
本実施形態における放熱素子３１ｂは、図３に示すように、抵抗素子である。放熱素子３１ｂは、図４に示すように、シリコンの半導体基板からなる基板１を用いて、たとえば、ｐ−ウェル抵抗として形成されている。放熱素子３１ｂは、一端部が、フューズ２１を介して電源１０１に配線４１で接続され、他端部が、半導体素子１１に第１ノードＮ１にて配線４１を用いて接続されており、導通状態になっている。放熱素子３１ｂは、フューズ２１が切断される前においては、半導体素子１１のラッチ回路Ｑ２に電源レベルの電位を与える。そして、フューズ２１が溶融して切断される際には、放熱素子３１ｂは、フューズ２１から半導体素子１１へ伝達するフューズの熱を基板１に放熱する。
【００３４】
なお、上記の本実施形態における放熱素子３１ｂは、本発明の放熱素子に相当する。
【００３５】
以上のように、本実施形態によれば、実施形態１と同様に、放熱素子３１ｂは、フューズ２１から半導体素子１１へ伝達するフューズ２１の熱を基板１へ放熱する。このため、本実施形態は、フューズ２１から半導体素子１１への伝熱を減少して、熱によって半導体素子１１が破壊または劣化することを防止し、半導体装置の信頼性と製造歩留まりとを向上することができる。
【００３６】
＜実施形態３＞
以下より、本発明にかかる実施形態３について、図面を参照して説明する。
【００３７】
図５は、本実施形態の半導体装置を示す回路図である。
【００３８】
図５に示すように、本実施形態の放熱素子３１ｃは、実施形態１の放熱素子３１ａと異なっている。本実施形態は、放熱素子３１ｃが異なることを除き、実施形態１と同様である。よって、重複する個所については、同一符号を付し、説明を省略する。
【００３９】
本実施形態における放熱素子３１ｃは、実施形態１と同様なＭＯＳ型トランジスタであり、フューズ２１が溶融して切断される際には、フューズ２１から半導体素子１１へ伝達するフューズの熱を基板１に放熱する。
【００４０】
しかし、本実施形態においては、放熱素子３１ｃは、フューズ２１が切断される前において、フューズ２１を介して半導体素子１１へ供給する電気信号をスイッチングするスイッチング素子として機能する。
【００４１】
たとえば、放熱素子３１ｃは、フューズ２１が切断された際の状態を確認するための確認信号Ｓを供給する確認信号供給回路（図示なし）に、ゲート電極が接続されており、確認信号Ｓに基づいて、導通状態をスイッチングする。そして、放熱素子３１ｃのスイッチング動作に対応する半導体素子１１のラッチ回路Ｑ３の出力状態を確認し、フューズ２１の切断状態を確認する。
【００４２】
ここでは、放熱素子３１ｃは、フューズ２１が切断される前であってゲートがオン状態の時には、フューズ２１の切断前と同様に、半導体素子１１のラッチ回路Ｑ２に電源レベルの電位を与えて、ラッチ回路Ｑ２にグランドレベルでの出力を維持するようにラッチさせる。また、フューズ２１が切断される前であってゲートがオフ状態の時には、放熱素子３１ｃは、フューズ２１の切断後と同様に、ラッチ回路Ｑ２に入力される電位を不定する。そして、第１トランジスタＱ１がリセット信号ＲＳＴによってオン状態になった場合には、ラッチ回路Ｑ２は、グランドレベルの電位が入力され、出力が電源レベルになり、その電源レベルの状態をラッチさせる。このようにして、確認信号Ｓに基づいて放熱素子３１ｃにスイッチング動作させて、それに対応する半導体素子１１のラッチ回路Ｑ３の出力状態を確認し、フューズ２１の切断状態を確認する。
【００４３】
なお、上記の本実施形態における放熱素子３１ｃは、本発明の放熱素子に相当する。
【００４４】
以上の本実施形態によれば、放熱素子３１ｃは、実施形態１と同様に、フューズ２１から半導体素子１１へ伝達するフューズ２１の熱を基板１へ放熱する。そして、放熱素子３１ｃは、フューズ２１が切断される前においては、フューズ２１を介して半導体素子１１へ供給する電気信号をスイッチングするスイッチング素子として機能する。このため、放熱素子３１ｃのスイッチング動作に対応する半導体素子１１のラッチ回路Ｑ３の出力状態を確認することにより、フューズ２１の切断状態を確認することができる。よって、本実施形態は、半導体装置の信頼性と製造歩留まりとを向上することができる。
【図面の簡単な説明】
【００４５】
【図１】図１は、本発明にかかる実施形態１の半導体装置を示す回路図である。
【図２】図２は、本発明にかかる実施形態１の半導体装置を示す断面図である。
【図３】図３は、本発明にかかる実施形態２の半導体装置を示す回路図である。
【図４】図４は、本発明にかかる実施形態２の半導体装置を示す断面図である。
【図５】図５は、本発明にかかる実施形態３の半導体装置を示す回路図である。
【符号の説明】
【００４６】
１…基板、
１１…半導体素子、
２１…フューズ、
３１ａ，３１ｂ，３１ｃ…放熱素子
【図１】
2006059969.tif 000003
【図２】
2006059969.tif 000004
【図３】
2006059969.tif 000005
【図４】
2006059969.tif 000006
【図５】
2006059969.tif 000007