(57)【要約】【課題】各画素に映像信号として電流信号を供給する表示装置の検査において、検査装置の検査信号出力端子としてハードコンタクトピンを使用可能とする。【解決手段】本発明の表示装置は、絶縁基板ＳＵＢと、その一主面上に配置された映像信号線ＤＬと、前記主面上で前記映像信号線ＤＬに沿って配列すると共に前記映像信号線ＤＬに接続された複数の画素ＰＸと、前記映像信号線ＤＬの一端が接続された映像信号線ドライバＸＤＲと、前記主面上であって前記映像信号線ＤＬの他端近傍に配置されると共に一端が前記主面の縁に位置した検査信号線ＩＬと、前記映像信号線ＤＬの前記他端と前記検査信号線ＩＬの他端との間に接続されたアナログスイッチＳＷｄとを具備したことを特徴とする。【選択図】      図１
2006309110.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、
その一主面上に配置された映像信号線と、
前記主面上で前記映像信号線に沿って配列すると共に前記映像信号線に接続された複数の画素と、
前記映像信号線の一端が接続された映像信号線ドライバと、
前記主面上であって前記映像信号線の他端近傍に配置されると共に一端が前記主面の縁に位置した検査信号線と、
前記映像信号線の前記他端と前記検査信号線の他端との間に接続されたアナログスイッチとを具備したことを特徴とする表示装置。
【請求項２】
前記主面上に配置されると共に一端が前記主面の前記縁に位置した制御線をさらに具備し、前記アナログスイッチは電界効果トランジスタであり、そのゲートは前記制御線の他端に接続されていることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記主面上に配置された保護回路と、前記主面上に配置された低電位制御線と、前記主面上に配置されると共に前記低電位制御線よりも高電位に設定される高電位制御線とをさらに具備し、
前記保護回路は、前記低電位制御線と前記検査信号線との間に接続されると共に前記低電位制御線から前記検査信号線へと順方向電流を流す第１ダイオードと、前記高電位制御線と前記検査信号線との間に接続されると共に前記検査信号線から前記高電位制御線へと順方向電流を流す第２ダイオードとを含んだことを特徴とする請求項１に記載の表示装置。
【請求項４】
前記第１及び第２ダイオードは前記アナログスイッチと前記主面の前記縁との間に位置したことを特徴とする請求項３に記載の表示装置。
【請求項５】
絶縁基板と、
その一主面上に配置された映像信号線と、
前記主面上で前記映像信号線に沿って配列すると共に前記映像信号線に接続された複数の画素と、
前記映像信号線の一端が接続された映像信号線ドライバと、
前記主面上であって前記映像信号線の他端近傍に配置されると共に一端が前記主面の縁に位置し且つ他端が前記映像信号線の前記他端に接続された抵抗素子とを具備したことを特徴とする表示装置。
【請求項６】
前記抵抗素子は、不純物を含有したポリシリコン層であることを特徴とする請求項２に記載の表示装置。
【請求項７】
前記複数の画素のそれぞれは、
第１電源端子と前記映像信号線とに接続され、前記映像信号線ドライバから前記映像信号線を介して電流信号として供給される映像信号を保持し、これに対応した大きさの駆動電流を出力する駆動回路と、
画素電極と、第２電源端子に接続された対向電極と、それらの間に介在した活性層とを含んだ表示素子と、
前記駆動素子の出力端子と前記画素電極との間に接続された出力制御スイッチとを具備したことを特徴とする請求項１又は５に記載の表示装置。
【請求項８】
前記複数の画素のそれぞれは、表示素子として有機ＥＬ素子を含んだことを特徴とする請求項１又は５に記載の表示装置。
【請求項９】
絶縁基板と、
その一主面上に配置された映像信号線と、
前記主面上で前記映像信号線に沿って配列すると共に前記映像信号線に接続された複数の画素回路と、
前記主面上に配置されると共に前記映像信号線の一端に接続されたＯＬＢパッドと、
前記主面上に配置された検査信号線と、
前記主面上に配置されると共に前記検査信号線の一端に接続された第１検査用パッドと、
前記映像信号線の前記他端と前記検査信号線の他端との間に接続されたアナログスイッチとを具備したことを特徴とするアレイ基板。
【請求項１０】
前記主面上に配置されたゲート線と、前記主面上に配置されると共に前記ゲート線の一端が接続された第２検査用パッドとをさらに具備し、
前記アナログスイッチは電界効果トランジスタであり、そのゲートは前記ゲート線の他端に接続されていることを特徴とする請求項９に記載のアレイ基板。
【請求項１１】
前記主面上に配置された保護回路と、前記主面上に配置された低電位制御線と、前記主面上に配置されると共に前記低電位制御線よりも高電位に設定される高電位制御線とをさらに具備し、
前記保護回路は、前記低電位制御線と前記検査信号線との間に接続されると共に前記低電位制御線から前記検査信号線へと順方向電流を流す第１ダイオードと、前記高電位制御線と前記検査信号線との間に接続されると共に前記検査信号線から前記高電位制御線へと順方向電流を流す第２ダイオードとを含んだことを特徴とする請求項９に記載のアレイ基板。
【請求項１２】
絶縁基板と、
その一主面上に配置された映像信号線と、
前記主面上で前記映像信号線に沿って配列すると共に前記映像信号線に接続された複数の画素回路と、
前記主面上に配置されると共に前記映像信号線の一端に接続されたＯＬＢパッドと、
前記主面上に配置された検査用パッドと、
前記映像信号線の前記他端と前記検査用パッドとの間に接続された抵抗素子とを具備したことを特徴とするアレイ基板。
【請求項１３】
前記抵抗素子は、不純物を含有したポリシリコン層であることを特徴とする請求項１２に記載のアレイ基板。
【請求項１４】
前記複数の画素回路のそれぞれは、
電源端子と前記映像信号線とに接続され、前記映像信号線ドライバから前記映像信号線を介して電流信号として供給される映像信号を保持し、これに対応した大きさの駆動電流を出力する駆動回路と、
画素電極と、
前記駆動素子の出力端子と前記画素電極との間に接続された出力制御スイッチとを具備したことを特徴とする請求項９又は１２に記載のアレイ基板。
【請求項１５】
絶縁基板と、その一主面上に配置された映像信号線と、前記主面上で前記映像信号線に沿って配列すると共に前記映像信号線に接続された複数の画素回路と、前記主面上に配置されると共に前記映像信号線の一端に接続されたＯＬＢパッドと、前記主面上に配置された検査信号線と、前記主面上に配置されると共に前記検査信号線の一端に接続された第１検査用パッドと、前記映像信号線の前記他端と前記検査信号線の他端との間に接続されたアナログスイッチとを具備したアレイ基板を準備し、前記複数の画素回路の各々に複数の表示素子を形成して複数の画素を得る工程と、
前記アナログスイッチを閉じると共に前記第１検査用パッドに検査信号を供給して、前記複数の画素の動作を確認する工程と、
割断ラインが前記検査信号線を横切るように前記アナログスイッチ及び前記映像信号線から離れた位置で前記アレイ基板を割断する工程とを含んだことを特徴とする表示装置の製造方法。
【請求項１６】
前記アレイ基板は、前記主面上に配置されたゲート線と、前記主面上に配置されると共に前記ゲート線の一端が接続された第２検査用パッドとをさらに具備し、
前記アナログスイッチは電界効果トランジスタであり、そのゲートは前記ゲート線の他端に接続されており、
前記アレイ基板を割断する工程は、前記割断ラインが前記ゲート線を横切るように行うことを特徴とする請求項１５に記載の製造方法。
【請求項１７】
前記アレイ基板は、前記主面上に配置された保護回路と、前記主面上に配置された低電位制御線と、前記主面上に配置されると共に前記低電位制御線よりも高電位に設定される高電位制御線とをさらに具備し、
前記保護回路は、前記低電位制御線と前記検査信号線との間に接続されると共に前記低電位制御線から前記検査信号線へと順方向電流を流す第１ダイオードと、前記高電位制御線と前記検査信号線との間に接続されると共に前記検査信号線から前記高電位制御線へと順方向電流を流す第２ダイオードとを含み、
前記アレイ基板を割断する工程は、前記保護回路が前記映像信号線との接続並びに前記低電位及び高電位制御線との接続を維持するように行うことを特徴とする請求項１５に記載の製造方法。
【請求項１８】
絶縁基板と、その一主面上に配置された映像信号線と、前記主面上で前記映像信号線に沿って配列すると共に前記映像信号線に接続された複数の画素回路と、前記主面上に配置されると共に前記映像信号線の一端に接続されたＯＬＢパッドと、前記主面上に配置された検査用パッドと、前記映像信号線の前記他端と前記検査用パッドとの間に接続された抵抗素子とを具備したアレイ基板を準備し、前記複数の画素回路の各々に複数の表示素子を形成して複数の画素を得る工程と、
前記検査用パッドに検査信号を供給して、前記複数の画素の動作を確認する工程と、
割断ラインが前記抵抗素子を横切るように前記アレイ基板を割断する工程とを含んだことを特徴とする表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、アレイ基板、及び表示装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、カレントコピー型の回路を画素回路に採用したアクティブマトリクス型有機ＥＬ表示装置が記載されている。この表示装置では、各画素に映像信号として電流信号を供給し、有機ＥＬ素子を映像信号の大きさに対応した輝度で発光させる。
【０００３】
ところで、アクティブマトリクス型有機ＥＬ表示装置の製造では、通常、表示パネルに映像信号線ドライバや走査信号線ドライバを接続するのに先立って点灯試験を行う。具体的には、各画素に大きさが等しい検査信号を供給し、表示画像に点状又は線状の輝度ムラが生じるか調べる。そして、必要であれば、輝度ムラを生じた画素への修復処理を行う。
【０００４】
各画素に映像信号として電流信号を供給する有機ＥＬ表示装置に対して上記の点灯試験を行う場合、各画素には検査信号として電流信号を供給する。そのため、この点灯試験では、映像信号線は互いから絶縁されている必要がある。
【０００５】
しかしながら、通常、映像信号線ドライバを映像信号線に接続するためのＯＬＢ（outer lead bonding）パッド間の距離は、数１０μｍ程度と非常に短い。そのため、これらＯＬＢパッドを検査信号入力端子として利用する場合、検査装置の検査信号出力端子としてハードコンタクトピンを使用することができず、高価であり且つ低耐久性のフィルムプローブを使用しなければならない。
【特許文献１】米国特許第６３７３４５４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、各画素に映像信号として電流信号を供給する表示装置の検査において、検査装置の検査信号出力端子にかかるコストおよび耐久性を改善することにある。
【０００７】
また、本発明の別の目的は、静電気耐性の良好な表示装置およびアレイ基板を実現することにある。
【課題を解決するための手段】
【０００８】
本発明の第１側面によると、絶縁基板と、その一主面上に配置された映像信号線と、前記主面上で前記映像信号線に沿って配列すると共に前記映像信号線に接続された複数の画素と、前記映像信号線の一端が接続された映像信号線ドライバと、前記主面上であって前記映像信号線の他端近傍に配置されると共に一端が前記主面の縁に位置した検査信号線と、前記映像信号線の前記他端と前記検査信号線の他端との間に接続されたアナログスイッチとを具備したことを特徴とする表示装置が提供される。
【０００９】
本発明の第２側面によると、絶縁基板と、その一主面上に配置された映像信号線と、前記主面上で前記映像信号線に沿って配列すると共に前記映像信号線に接続された複数の画素回路と、前記主面上に配置されると共に前記映像信号線の一端に接続されたＯＬＢパッドと、前記主面上に配置された検査信号線と、前記主面上に配置されると共に前記検査信号線の一端に接続された第１検査用パッドと、前記映像信号線の前記他端と前記検査信号線の他端との間に接続されたアナログスイッチとを具備したことを特徴とするアレイ基板が提供される。
【００１０】
本発明の第３側面によると、絶縁基板と、その一主面上に配置された映像信号線と、前記主面上で前記映像信号線に沿って配列すると共に前記映像信号線に接続された複数の画素回路と、前記主面上に配置されると共に前記映像信号線の一端に接続されたＯＬＢパッドと、前記主面上に配置された検査信号線と、前記主面上に配置されると共に前記検査信号線の一端に接続された第１検査用パッドと、前記映像信号線の前記他端と前記検査信号線の他端との間に接続されたアナログスイッチとを具備したアレイ基板を準備し、前記複数の画素回路の各々に複数の表示素子を形成して複数の画素を得る工程と、前記アナログスイッチを閉じると共に前記第１検査用パッドに検査信号を供給して、前記複数の画素の動作を確認する工程と、割断ラインが前記検査信号線を横切るように前記アナログスイッチ及び前記映像信号線から離れた位置で前記アレイ基板を割断する工程とを含んだことを特徴とする表示装置の製造方法が提供される。
【００１１】
本発明の第４側面によると、絶縁基板と、その一主面上に配置された映像信号線と、前記主面上で前記映像信号線に沿って配列すると共に前記映像信号線に接続された複数の画素と、前記映像信号線の一端が接続された映像信号線ドライバと、前記主面上であって前記映像信号線の他端近傍に配置されると共に一端が前記主面の縁に位置し且つ他端が前記映像信号線の前記他端に接続された抵抗素子とを具備したことを特徴とする表示装置が提供される。
【００１２】
本発明の第５側面によると、絶縁基板と、その一主面上に配置された映像信号線と、前記主面上で前記映像信号線に沿って配列すると共に前記映像信号線に接続された複数の画素回路と、前記主面上に配置されると共に前記映像信号線の一端に接続されたＯＬＢパッドと、前記主面上に配置された検査用パッドと、前記映像信号線の前記他端と前記検査用パッドとの間に接続された抵抗素子とを具備したことを特徴とするアレイ基板が提供される。
【００１３】
本発明の第６側面によると、絶縁基板と、その一主面上に配置された映像信号線と、前記主面上で前記映像信号線に沿って配列すると共に前記映像信号線に接続された複数の画素回路と、前記主面上に配置されると共に前記映像信号線の一端に接続されたＯＬＢパッドと、前記主面上に配置された検査用パッドと、前記映像信号線の前記他端と前記検査用パッドとの間に接続された抵抗素子とを具備したアレイ基板を準備し、前記複数の画素回路の各々に複数の表示素子を形成して複数の画素を得る工程と、前記検査用パッドに検査信号を供給して、前記複数の画素の動作を確認する工程と、割断ラインが前記抵抗素子を横切るように前記アレイ基板を割断する工程とを含んだことを特徴とする表示装置の製造方法が提供される。
【発明の効果】
【００１４】
本発明によると、各画素に映像信号として電流信号を供給する表示装置の検査において、検査装置の検査信号出力端子としてハードコンタクトピンを使用可能となり、コスト面での改善、耐久性面での改善ができる。また、静電気耐性の良好な表示装置およびアレイ基板を実現することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１６】
図１は、本発明の第１態様に係る表示装置を概略的に示す平面図である。図２は、図１の表示装置に採用可能な構造の一例を概略的に示す断面図である。なお、図１では、図２のシール層ＡＤを省略している。また、図２では、表示装置を、その表示面，すなわち前面又は光出射面，が下方を向き、背面が上方を向くように描いている。
【００１７】
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この有機ＥＬ表示装置は、アレイ基板ＡＳと、封止基板ＣＳと、シール層ＡＤと、映像信号線ドライバＸＤＲと、走査信号線ドライバＹＤＲとを含んでいる。
【００１８】
アレイ基板ＡＳは、例えば、ガラス基板などの絶縁基板ＳＵＢを含んでいる。  
基板ＳＵＢ上には、図２に示すように、アンダーコート層ＵＣとして、例えば、ＳｉＮx層とＳｉＯx層とが順次積層されている。
【００１９】
アンダーコート層ＵＣ上には、例えばチャネル及びソース・ドレインが形成されたポリシリコン層である半導体層ＳＣ、例えばＴＥＯＳ（TetraEthyl OrthoSilicate）などを用いて形成され得るゲート絶縁膜ＧＩ、及び例えばＭｏＷなどからなるゲートＧが順次積層されており、それらは電界効果トランジスタであるトップゲート型の薄膜トランジスタを構成している。この例では、これら薄膜トランジスタは、ｐチャネル薄膜トランジスタであり、図１の駆動制御素子ＤＲ及びスイッチＳＷａ乃至ＳＷｄとして利用している。
【００２０】
ゲート絶縁膜ＧＩ上には、図１に示す走査信号線ＳＬ１及びＳＬ２並びにゲート線ＧＬと、図示しない下部電極とがさらに配置されている。走査信号線ＳＬ１及びＳＬ２、ゲート線ＧＬ並びに下部電極は、ゲートＧと同一の工程で形成可能である。
【００２１】
走査信号線ＳＬ１及びＳＬ２は、図１に示すように、各々が画素ＰＸの行方向（Ｘ方向）に延びており、画素ＰＸの列方向（Ｙ方向）に交互に配列している。これら走査信号線ＳＬ１及びＳＬ２は、走査信号線ドライバＹＤＲに接続されている。
【００２２】
ゲート線ＧＬは、この例では、各々がＹ方向に延びており、後述する映像信号線ＤＬに対応してＸ方向に配列している。ゲート線ＧＬの各々の一端は、絶縁基板ＳＵＢの縁に位置している。
【００２３】
下部電極は、駆動制御素子ＤＲのゲートに接続されている。下部電極は、後述するキャパシタＣの一方の電極として利用する。
【００２４】
ゲート絶縁膜ＧＩ、ゲートＧ、走査信号線ＳＬ１及びＳＬ２、ゲート線ＧＬ、並びに下部電極は、図２に示す層間絶縁膜ＩＩで被覆されている。層間絶縁膜ＩＩは、例えばプラズマＣＶＤ法などにより成膜されたＳｉＯxなどからなる。この層間絶縁膜ＩＩのうち下部電極上の部分は、キャパシタＣの誘電体層として利用する。
【００２５】
層間絶縁膜ＩＩ上には、図２に示すソース電極ＳＥ及びドレイン電極ＤＥ、図１に示す映像信号線ＤＬ、検査信号線ＩＬ及び電源線ＰＳＬ、並びに図示しない上部電極が配置されている。これらは、同一工程で形成可能であり、例えば、Ｍｏ／Ａｌ／Ｍｏの三層構造を有している。
【００２６】
ソース電極ＳＥ及びドレイン電極ＤＥは、層間絶縁膜ＩＩに設けられたコンタクトホールを介して薄膜トランジスタのソース及びドレインに電気的に接続されている。
【００２７】
映像信号線ＤＬは、図１に示すように、各々がＹ方向に延びており、Ｘ方向に配列している。これら映像信号線ＤＬの各々の一端は、映像信号線ドライバＸＤＲに接続されている。
【００２８】
検査信号線ＩＬは、映像信号線ＤＬに対応して映像信号線ＤＬの他端近傍に配置されている。検査信号線ＩＬの各々の一端は、絶縁基板ＳＵＢの縁に位置している。
【００２９】
電源線ＰＳＬは、この例では、各々がＹ方向に延びており、Ｘ方向に配列している。また、この例では、電源線ＰＳＬは、映像信号線ドライバＸＤＲに接続されている。
【００３０】
上部電極は、電源線ＰＳＬに接続されている。上部電極は、キャパシタＣの他方の電極として利用する。
【００３１】
ソース電極ＳＥ、ドレイン電極ＤＥ、映像信号線ＤＬ、検査信号線ＩＬ、電源線ＰＳＬ、及び上部電極は、図２に示すパッシベーション膜ＰＳで被覆されている。パッシベーション膜ＰＳは、例えばＳｉＮxなどからなる。
【００３２】
パッシベーション膜ＰＳ上には、前面電極として、光透過性の第１電極ＰＥが互いから離間して並置されている。各第１電極ＰＥは、画素電極であり、パッシベーション膜ＰＳに設けた貫通孔を介して、スイッチＳＷａのドレイン電極ＤＥに接続されている。
【００３３】
第１電極ＰＥは、この例では陽極である。第１電極ＰＥの材料としては、例えば、ＩＴＯ（Indium Tin Oxide）のような透明導電性酸化物を使用することができる。
【００３４】
パッシベーション膜ＰＳ上には、さらに、図２に示す隔壁絶縁層ＰＩが配置されている。隔壁絶縁層ＰＩには、第１電極ＰＥに対応した位置に貫通孔が設けられているか、或いは、第１電極ＰＥが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層ＰＩには、第１電極ＰＥに対応した位置に貫通孔が設けられていることとする。
【００３５】
隔壁絶縁層ＰＩは、例えば、有機絶縁層である。隔壁絶縁層ＰＩは、例えば、フォトリソグラフィ技術を用いて形成することができる。
【００３６】
第１電極ＰＥ上には、活性層として、発光層を含んだ有機物層ＯＲＧが配置されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ＯＲＧは、発光層に加え、正孔注入層、正孔輸送層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
【００３７】
隔壁絶縁層ＰＩ及び有機物層ＯＲＧは、背面電極である第２電極ＣＥで被覆されている。第２電極ＣＥは、画素ＰＸ間で互いに接続された対向電極，すなわち共通電極，であり、この例では光反射性の陰極である。第２電極ＣＥは、例えば、パッシベーション膜ＰＳと隔壁絶縁層ＰＩとに設けられたコンタクトホールを介して、映像信号線ＤＬと同一の層上に形成された電極配線（図示せず）に電気的に接続されている。各々の有機ＥＬ素子ＯＬＥＤは、第１電極ＰＥ、有機物層ＯＲＧ及び第２電極ＣＥで構成されている。
【００３８】
各画素ＰＸを構成している画素回路は、この例では、図１に示すように、有機ＥＬ素子ＯＬＥＤと、駆動制御素子（駆動トランジスタ）ＤＲと、出力制御スイッチＳＷａと、映像信号供給制御スイッチＳＷｂと、ダイオード接続スイッチＳＷｃと、キャパシタＣとを含んでいる。上記の通り、この例では、駆動制御素子ＤＲ及びスイッチＳＷａ乃至ＳＷｃはｐチャネル薄膜トランジスタである。また、この例では、映像信号供給制御スイッチＳＷｂとダイオード接続スイッチＳＷｃとは、駆動制御素子ＤＲのドレインと映像信号線ＤＬと駆動制御素子ＤＲのゲートとの接続状態を、それらが互いに接続された第１状態と、それらが互いから遮断された第２状態との間で切り替えるスイッチ群を構成している。
【００３９】
駆動制御素子ＤＲと出力制御スイッチＳＷａと有機ＥＬ素子ＯＬＥＤとは、第１電源端子ＮＤ１と第２電源端子ＮＤ２との間で、この順に直列に接続されている。この例では、第１電源端子ＮＤ１は高電位電源端子であり、第２電源端子ＮＤ２は低電位電源端子である。
【００４０】
出力制御スイッチＳＷａのゲートは、走査信号線ＳＬ１に接続されている。映像信号供給制御スイッチＳＷｂは映像信号線ＤＬと駆動制御素子ＤＲのドレインとの間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。ダイオード接続スイッチＳＷｃは駆動制御素子ＤＲのゲートとドレインとの間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。
【００４１】
キャパシタＣは、駆動制御素子ＤＲのゲートと定電位端子ＮＤ１’との間に接続されている。定電位端子ＮＤ１’は、例えば第１電源端子ＮＤ１に接続する。
【００４２】
映像信号線ＤＬと基板ＳＵＢ端部に達する配線、ここでは検査信号線ＩＬ、との間には、アナログスイッチＳＷｄが接続されている。スイッチＳＷｄのゲートは、ゲート線ＧＬに接続されている。上記の通り、この例では、スイッチＳＷｄはｐチャネル薄膜トランジスタである。
【００４３】
なお、この有機ＥＬ表示装置のうち絶縁基板ＳＵＢから隔壁絶縁層ＰＩまでの構造がアレイ基板ＡＳに相当している。
【００４４】
封止基板ＣＳは、第２電極ＣＥと向き合っている。封止基板ＣＳは、通常、アレイ基板ＡＳと比較して寸法がより小さい。封止基板ＣＳとしては、例えばガラス基板を使用することができる。
【００４５】
アレイ基板ＡＳと封止基板ＣＳとの対向面周縁部間には、枠形状を有するシール層ＡＤが介在している。シール層ＡＤの材料としては、例えば接着剤を使用することができる。シール層ＡＤは、アレイ基板ＡＳと封止基板ＣＳとの間に気密な空間を形成している。この空間には、例えば不活性ガス又は樹脂を充填する。
【００４６】
映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲは、この例では、アレイ基板ＡＳの封止基板ＣＳ側の主面であって封止基板ＣＳから露出した部分に配置されている。すなわち、この例では、映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲをＣＯＧ（chip on glass）実装している。映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲは、ＣＯＧ実装する代わりに、ＴＣＰ（tape carrier package）実装してもよい。
【００４７】
この有機ＥＬ表示装置で画像を表示する場合、例えば、走査信号線ＳＬ１及びＳＬ２の各々を線順次駆動する。そして、或る画素ＰＸに映像信号を書き込む書込期間では、まず、走査信号線ドライバＹＤＲから、先の画素ＰＸが接続された走査信号線ＳＬ１にスイッチＳＷａを開く（ＯＦＦ）走査信号を電圧信号として出力し、続いて、先の画素ＰＸが接続された走査信号線ＳＬ２にスイッチＳＷｂ及びＳＷｃを閉じる（ＯＮ）走査信号を電圧信号として出力する。この状態で、映像信号線ドライバＸＤＲから、先の画素ＰＸが接続された映像信号線ＤＬに映像信号を電流信号として出力し、駆動制御素子ＤＲのゲート−ソース間電圧を、先の映像信号に対応した大きさに設定する。その後、走査信号線ドライバＹＤＲから、先の画素ＰＸが接続された走査信号線ＳＬ２にスイッチＳＷｂ及びＳＷｃを開く（ＯＦＦ）走査信号を電圧信号として出力し、続いて、先の画素ＰＸが接続された走査信号線ＳＬ１にスイッチＳＷａを閉じる（ＯＮ）走査信号を電圧信号として出力する。
【００４８】
スイッチＳＷａを閉じ（ＯＮ）ている有効表示期間では、有機ＥＬ素子ＯＬＥＤには、駆動制御素子ＤＲのゲート−ソース間電圧に対応した大きさの駆動電流が流れる。有機ＥＬ素子ＯＬＥＤは、駆動電流の大きさに対応した輝度で発光する。
【００４９】
図３は、図１の表示装置の製造に使用可能なアレイ基板の一例を概略的に示す平面図である。アレイ基板は、大判基板に複数の表示装置に相当するアレイ基板を同時に形成し、個々に割断することにより得られるが、図３には、割断前のアレイ基板を描いている。また、図３において、参照符号ＰＸＣは画素回路を示し、参照符号ＣＬは制御線を示しており、参照符号ＰＤc及びＰＤiは検査用パッドを示し、参照符号ＰＤx、ＰＤy１及びＰＤy２はＯＬＢパッドを示し、参照符号ＳＣＢは割断ラインを示している。図１に示すアレイ基板ＡＳは、図３のアレイ基板を割断ラインＳＣＢに沿って割断したものに相当している。
【００５０】
ＯＬＢパッドＰＤx、ＰＤy１及びＰＤy２は、図３のアレイ基板のうち、割断ラインＳＣＢによって囲まれており且つ画素回路ＰＸＣと走査信号線ＳＬ１及びＳＬ２と映像信号線ＤＬと電源線ＰＳＬとスイッチＳＷｄとが配置されている部分（以下、「割断ラインＳＣＢの内側」という）に配置されている。ＯＬＢパッドＰＤxは映像信号線ＤＬに接続されており、ＯＬＢパッドＰＤy１及びＰＤy２は走査信号線ＳＬ１及びＳＬ２にそれぞれ接続されている。また、割断ラインＳＣＢの内側であってＯＬＢパッドＰＤxの近傍には、電源線ＰＳＬと接続されたＯＬＢパッド（図示せず）がさらに配置されている。
【００５１】
検査用パッドＰＤc及びＰＤi並びに制御線ＣＬは、図３のアレイ基板のうち、割断ラインＳＣＢの内側以外の部分（以下、「割断ラインＳＣＢの外側」という）に配置されている。検査用パッドＰＤcは、制御線ＣＬに接続されている。検査信号線ＩＬ及びゲート線ＧＬは割断ラインＳＣＢを横切っており、検査用パッドＰＤi及び制御線ＣＬは、割断ラインＳＣＢの外側で、検査信号線ＩＬ及びゲート線ＧＬにそれぞれ接続されている。制御線ＣＬは、走査信号線ＳＬ１及びＳＬ２と同一の工程で形成することができる。
【００５２】
図３のアレイ基板を用いた場合、例えば、以下の方法により図１及び図２の有機ＥＬ表示装置を製造することができる。
【００５３】
まず、図３のアレイ基板を準備し、第１電極ＰＥ上に有機物層ＯＲＧ及び第２電極ＣＥを順次形成する。次に、例えば、不活性雰囲気中で、図３のアレイ基板と図１及び図２の封止基板ＣＳとを、シール層ＡＤを介して貼り合わせる。その後、得られた構造物に対して、以下の点灯試験を実施する。
【００５４】
すなわち、検査装置の走査信号出力端子をＯＬＢパッドＰＤy１及びＰＤy２に接触させると共に、検査装置の制御信号出力端子を検査用パッドＰＤcに接触させる。さらに、検査装置の検査信号出力端子を検査用パッドＰＤiに接触させる。なお、検査装置の各出力端子には、ハードコンタクトピンを使用することができる。
【００５５】
次に、検査装置から検査用パッドＰＤcにスイッチＳＷｄを閉じる制御信号を供給する。そして、スイッチＳＷｄを閉じたまま、全ての画素ＰＸに、大きさが互いに等しい検査信号を供給する。
【００５６】
具体的には、走査信号線ＳＬ１及びＳＬ２の各々を線順次駆動する。そして、或る画素ＰＸに検査信号を書き込む書込期間では、まず、検査装置から、先の画素ＰＸが接続されたＯＬＢパッドＰＤy１にスイッチＳＷａを開く走査信号を電圧信号として出力し、続いて、先の画素ＰＸが接続されたＯＬＢパッドＰＤy２にスイッチＳＷｂ及びＳＷｃを閉じる走査信号を電圧信号として出力する。この状態で、検査装置から、先の画素ＰＸが接続された検査用パッドＰＤiに検査信号を電流信号として出力し、駆動制御素子ＤＲのゲート−ソース間電圧を、先の検査信号に対応した大きさに設定する。その後、検査装置から、先の画素ＰＸが接続されたＯＬＢパッドＰＤy２にスイッチＳＷｂ及びＳＷｃを開く走査信号を電圧信号として出力し、続いて、先の画素ＰＸが接続されたＯＬＢパッドＰＤy１にスイッチＳＷａを閉じる走査信号を電圧信号として出力する。
【００５７】
スイッチＳＷａを閉じている有効表示期間では、有機ＥＬ素子ＯＬＥＤには、駆動制御素子ＤＲのゲート−ソース間電圧に対応した大きさの駆動電流が流れる。有機ＥＬ素子ＯＬＥＤは、駆動電流の大きさに対応した輝度で発光する。  
以上の方法で画像表示を行い、表示画像に点状又は線状の輝度ムラを生じるか調べる。
【００５８】
上記の通り、検査信号の大きさは画素ＰＸ間で互いに等しい。それゆえ、全ての画素ＰＸで断線や短絡を生じていなければ、有機ＥＬ素子ＯＬＥＤの輝度は画素ＰＸ間で互いに等しくなる筈である。したがって、表示画像に点状又は線状の輝度ムラを生じなかった場合には、断線や短絡を生じている画素ＰＸはないと判断し、アレイ基板ＡＳを割断ラインＳＣＢに沿って割断する。
【００５９】
また、表示画像に点状又は線状の輝度ムラを生じた場合には、必要であれば、輝度ムラを生じた画素への修復処理を行う。例えば、或る画素ＰＸが輝点として視認された場合には、その画素ＰＸ内で、第１電源端子ＮＤ１と第２電源端子ＮＤ２とを結ぶ導電路をレーザビーム照射によって切断する。このような修復処理を終了した後、アレイ基板ＡＳを割断ラインＳＣＢに沿って割断する。
【００６０】
その後、割断したアレイ基板ＡＳに映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲを実装する。すなわち、映像信号線ドライバＸＤＲの出力端子を、ＯＬＢパッドＰＤxと電源線ＰＳＬに接続されたＯＬＢパッド（図示せず）とに接続し、走査信号線ドライバＹＤＲの出力端子をＯＬＢパッドＰＤy１及びＰＤy２に接続する。以上のようにして、図１及び図２の表示装置を得る。
【００６１】
この製造方法では、割断ラインＳＣＢの外側に検査用パッドＰＤiを配置する。そして、この検査用パッドＰＤiに検査信号を供給する。
【００６２】
先に説明した通り、ＯＬＢパッドＰＤx間の距離は、数１０μｍ程度と非常に短い。そのため、これらＯＬＢパッドＰＤxを検査信号入力端子として利用する場合、検査装置の検査信号出力端子としてハードコンタクトピンを使用することができない。
【００６３】
検査用パッドＰＤiは割断ラインＳＣＢの外側に配置しているので、ＯＬＢパッドＰＤxと比較して、レイアウトの自由度が遥かに高い。そのため、検査用パッドＰＤi間の距離は、数１００μｍ程度とすることができる。したがって、検査装置の検査信号出力端子としてハードコンタクトピンを使用することができる。
【００６４】
ところで、検査用パッドＰＤiを割断ラインＳＣＢの外側に配置すると、割断後のアレイ基板ＡＳでは、検査用パッドＰＤiと接続していた検査信号線ＩＬがアレイ基板ＡＳの端面近傍に位置することとなる。この検査信号線ＩＬと映像信号線ＤＬとが直接に接続されている場合、画素ＰＸの静電破壊（electrostatic damage）を生じ易い。
【００６５】
これに対し、本態様では、検査信号線ＩＬと映像信号線ＤＬとをアナログスイッチＳＷｄを介して接続すると共に、アナログスイッチＳＷｄを割断後のアレイ基板上に配置する。割断後のアレイ基板ＡＳにおいて、アナログスイッチＳＷｄは抵抗素子としての役割を果たすので、本態様では、画素ＰＸの静電破壊が生じ難い構造とすることができる。
【００６６】
次に、本発明の第２態様について説明する。  
図４は、本発明の第２態様に係る表示装置の一部を概略的に示す平面図である。
【００６７】
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この有機ＥＬ表示装置は、アレイ基板ＡＳが低電位制御線ＣＬＬと高電位制御線ＣＬＨと保護回路ＰＣとをさらに含んでいること以外は、図１及び図２に示した有機ＥＬ表示装置と同様の構造を有している。
【００６８】
低電位制御線ＣＬＬ及び高電位制御線ＣＬＨは、各々がＸ方向に延びており、Ｙ方向に配列している。これら制御線ＣＬＬ及びＣＬＨは、走査信号線ドライバＹＤＲに接続されている。制御線ＣＬＬ及びＣＬＨは、走査信号線ＳＬ１及びＳＬ２と同一の工程で形成することができる。
【００６９】
保護回路ＰＣは、検査信号線ＩＬに対応して配列され、アナログスイッチＳＷｄに対して基板ＳＵＢ端部側に配置している。つまり、保護回路ＰＣは、アナログスイッチＳＷｄと検査用パッドＰＤiとの間に配置される。各保護回路ＰＣは、電界効果トランジスタであるｐチャネル薄膜トランジスタＴＲＰとｎチャネル薄膜トランジスタＴＲＮとを含んでいる。この例では、各保護回路ＰＣは、２つのｐチャネル薄膜トランジスタＴＲＰと２つのｎチャネル薄膜トランジスタＴＲＮとを含んでいる。
【００７０】
ｐチャネル薄膜トランジスタＴＲＰは、検査信号線ＩＬと高電位制御線ＣＬＨとの間で直列に接続されている。これらｐチャネル薄膜トランジスタＴＲＰのゲートは、高電位制御線ＣＬＨに接続されている。これらｐチャネル薄膜トランジスタＴＲＰは、検査信号線ＩＬから高電位制御線ＣＬＨへと順方向電流を流すダイオードを構成している。
【００７１】
ｎチャネル薄膜トランジスタＴＲＮは、検査信号線ＩＬと低電位制御線ＣＬＬとの間で直列に接続されている。これらｎチャネル薄膜トランジスタＴＲＮのゲートは、低電位制御線ＣＬＬに接続されている。これらｎチャネル薄膜トランジスタＴＲＮは、低電位制御線ＣＬＬから検査信号線ＩＬへと順方向電流を流すダイオードを構成している。
【００７２】
図５は、図４の表示装置の製造に使用可能なアレイ基板の一例を概略的に示す平面図である。図５には、割断前のアレイ基板を描いている。また、図５において、参照符号ＰＤcＬ及びＰＤcＨはＯＬＢパッドを示している。図４に示すアレイ基板ＡＳは、図５のアレイ基板を割断ラインＳＣＢに沿って割断したものに相当している。
【００７３】
ＯＬＢパッドＰＤcＬ及びＰＤcＨは、割断ラインＳＣＢの内側に配置されている。ＯＬＢパッドＰＤcＬは低電位制御線ＣＬＬに接続されており、ＯＬＢパッドＰＤcＨは高電位制御線ＣＬＨに接続されている。
【００７４】
図４の表示装置は、図５のアレイ基板を用いること以外は図１乃至図３を参照しながら説明したのと同様の方法により製造することができる。したがって、本態様でも、第１態様で説明したのと同様の効果を得ることができる。
【００７５】
また、本態様では、検査信号線ＩＬに保護回路ＰＣを接続している。したがって、本態様では、第１態様と比較して、画素ＰＸの静電破壊がより生じ難い。特に、電流駆動方式の場合、アナログスイッチＳＷｄの外側に保護回路ＰＣを配置することにより、よりサイズの大きな保護回路を形成することができる。
【００７６】
第１及び第２態様では、アナログスイッチＳＷｄとしてｐチャネル電界効果トランジスタを使用したが、アナログスイッチＳＷｄとしてｎチャネル電界効果トランジスタを使用してもよい。
【００７７】
次に、本発明の第３態様について説明する。  
図６は、本発明の第３態様に係る表示装置の一部を概略的に示す平面図である。
【００７８】
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この有機ＥＬ表示装置は、アナログスイッチＳＷｄと検査信号線ＩＬとゲート線ＧＬとを省略すると共にアレイ基板ＡＳが抵抗素子Ｒをさらに含んでいること以外は、図１及び図２に示した有機ＥＬ表示装置と同様の構造を有している。
【００７９】
抵抗素子Ｒは、絶縁基板ＳＵＢの封止基板ＣＳとの対向面上で、その縁に沿って映像信号線ＤＬに対応して配列している。各抵抗素子Ｒの一端は、絶縁基板ＳＵＢの封止基板ＣＳとの対向面の縁に位置している。各抵抗素子Ｒの他端は、映像信号線ＤＬに接続されている。
【００８０】
図７は、図６の表示装置の製造に使用可能なアレイ基板の一例を概略的に示す平面図である。図７には、割断前のアレイ基板を描いている。図６に示すアレイ基板ＡＳは、図７のアレイ基板を割断ラインＳＣＢに沿って割断したものに相当している。
【００８１】
図７のアレイ基板を用いた場合、例えば、以下の方法により図６の有機ＥＬ表示装置を製造することができる。
【００８２】
まず、図７のアレイ基板を準備し、第１電極ＰＥ上に有機物層ＯＲＧ及び第２電極ＣＥを順次形成する。次に、例えば、不活性雰囲気中で、図７のアレイ基板と図６の封止基板ＣＳとを、シール層ＡＤを介して貼り合わせる。その後、得られた構造物に対して、以下の点灯試験を実施する。
【００８３】
すなわち、検査装置の走査信号出力端子をＯＬＢパッドＰＤy１及びＰＤy２に接触させると共に、検査装置の検査信号出力端子を検査用パッドＰＤiに接触させる。そして、第１態様で説明したのと同様の方法で画像表示を行い、表示画像に点状又は線状の輝度ムラを生じるか調べる。なお、検査装置の各出力端子には、ハードコンタクトピンを使用することができる。
【００８４】
次いで、必要に応じて、第１態様で説明した修復処理を行う。その後、アレイ基板ＡＳを割断ラインＳＣＢに沿って割断し、割断したアレイ基板ＡＳへの映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲの実装を行う。以上のようにして、図６の表示装置を得る。
【００８５】
この製造方法では、割断ラインＳＣＢの外側に検査用パッドＰＤiを配置する。そして、この検査用パッドＰＤiに検査信号を供給する。したがって、検査装置の検査信号出力端子としてハードコンタクトピンを使用することができる。
【００８６】
また、この製造方法では、割断ラインＳＣＢの一部が抵抗素子Ｒを横切るようにアレイ基板を割断する。そのため、割断後のアレイ基板ＡＳも抵抗素子Ｒ（抵抗値は当初の値よりも小さくなっている）を含むこととなる。したがって、本態様でも、第１態様と同様、画素ＰＸの静電破壊が生じ難い。
【００８７】
さらに、抵抗素子Ｒは、点灯試験の際に、検査装置から表示領域内の回路へと過電流が流れ込むのを抑制する役割を果たす。したがって、本態様では、点灯試験の際に表示領域内の回路が破壊されるのをより確実に防止することができる。
【００８８】
抵抗素子Ｒとしては、例えば、ｎ型又はｐ型不純物を含有したポリシリコン層などの不純物半導体層を使用することができる。例えば、或る寸法の導電路の材料としてＭｏＷを使用した場合にその導体路の抵抗値が５０Ωであるとすると、ｎ+型ポリシリコンからなる同じ寸法の導体路の抵抗値は約０．２ＭΩとなる。
【００８９】
第１乃至第３態様では、有機ＥＬ表示装置を下面発光型としたが、上面発光型としてもよい。さらに、第１乃至第３態様では、画素ＰＸに図１、図４及び図６の回路を採用したが、画素ＰＸには他の回路を採用してもよい。
【図面の簡単な説明】
【００９０】
【図１】本発明の第１態様に係る表示装置を概略的に示す平面図。
【図２】図１の表示装置に採用可能な構造の一例を概略的に示す断面図。
【図３】図１の表示装置の製造に使用可能なアレイ基板の一例を概略的に示す平面図。
【図４】本発明の第２態様に係る表示装置の一部を概略的に示す平面図。
【図５】図４の表示装置の製造に使用可能なアレイ基板の一例を概略的に示す平面図。
【図６】本発明の第３態様に係る表示装置の一部を概略的に示す平面図。
【図７】図６の表示装置の製造に使用可能なアレイ基板の一例を概略的に示す平面図。
【符号の説明】
【００９１】
ＡＤ…シール層、ＡＳ…アレイ基板、Ｃ…キャパシタ、ＣＥ…第２電極、ＣＬ…制御線、ＣＬＬ…低電位制御線、ＣＬＨ…高電位制御線、ＣＳ…封止基板、ＤＥ…ドレイン電極、ＤＬ…映像信号線、ＤＲ…駆動制御素子、Ｇ…ゲート、ＧＩ…ゲート絶縁膜、ＧＬ…ゲート線、ＩＩ…層間絶縁膜、ＩＬ…検査信号線、ＮＤ１…第１電源端子、ＮＤ１’…定電位端子、ＮＤ２…第２電源端子、ＯＬＥＤ…有機ＥＬ素子、ＯＲＧ…有機物層、ＰＣ…保護回路、ＰＤc…検査用パッド、ＰＤcＨ…ＯＬＢパッド、ＰＤcＬ…ＯＬＢパッド、ＰＤi…検査用パッド、ＰＤx…ＯＬＢパッド、ＰＤy１…ＯＬＢパッド、ＰＤy２…ＯＬＢパッド、ＰＥ…第１電極、ＰＩ…隔壁絶縁層、ＰＳ…パッシベーション膜、ＰＳＬ…電源線、ＰＸ…画素、ＰＸＣ…画素回路、Ｒ…抵抗素子、ＳＣ…半導体層、ＳＣＢ…割断ライン、ＳＥ…ソース電極、ＳＬ１…走査信号線、ＳＬ２…走査信号線、ＳＵＢ…絶縁基板、ＳＷａ…出力制御スイッチ、ＳＷｂ…映像信号供給制御スイッチ、ＳＷｃ…ダイオード接続スイッチ、ＳＷｄ…アナログスイッチ、ＴＲＮ…ｎチャネル電界効果トランジスタ、ＴＲＰ…ｐチャネル電界効果トランジスタ、ＵＣ…アンダーコート層、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ。
【図１】
2006309110.tif 000003
【図２】
2006309110.tif 000004
【図３】
2006309110.tif 000005
【図４】
2006309110.tif 000006
【図５】
2006309110.tif 000007
【図６】
2006309110.tif 000008
【図７】
2006309110.tif 000009