(57)【要約】【課題】  電極とチャネル層間のオーミック抵抗の少ない良好な高周波特性を有する半導体装置を得る。【解決手段】  キャップ層としてのアンドープガリウム砒素（ＧａＡｓ）層１５ａ上のドレイン電極１６及びソース電極１７の形成位置に凹状の溝１６ａ及び１７ａを設け、これらの溝１６ａ及び１７ａにそれぞれドレイン電極１６及びソース電極を１７を形成し、それぞれの電極とチャネル層としてのｎ型ガリウム砒素（ＧａＡｓ）層１３との距離を短くする。また、ドレイン電極１６及びソース電極１７を、キャップ層としてのアンドープガリウム砒素（ＧａＡｓ）層１５ａの表面に張り出すような形状に形成して、溝１６ａ及び１７ａの周縁部の露出を防ぎ、この部位における表面準位の変動がチャネル層としてのｎ型ガリウム砒素（ＧａＡｓ）層１３に及ぼす影響を減らす。【選択図】  図１
2006278953.tif 000002
【特許請求の範囲】
【請求項１】
半絶縁性半導体基板上にバッファ層、活性層、及びキャップ層が順次積層された半導体層基板にドレイン電極、ソース電極、及びゲート電極が形成された半導体装置において、
前記キャップ層内の所定の位置にこのキャップ層と組成の異なるエッチングストッパー層が挿入され、
前記ドレイン電極及びソース電極は、前記キャップ層内の前記エッチングストッパー層あるいは前記エッチングストッパー層よりも深くエッチング除去された凹状の溝の底面、側面、及びこの溝の周縁の前記キャップ層の表面に張り出してオーム性接触により形成し、
前記ゲート電極は、前記キャップ層を貫通して前記活性層にショットキ接合により形成したことを特徴とする半導体装置。
【請求項２】
前記キャップ層上にさらに絶縁膜を積層し、前記ドレイン電極、ソース電極、及びゲート電極をこの絶縁膜上に延在させたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体層基板は、ガリウム砒素（ＧａＡｓ）、及びアルミニウムガリウム砒素（ＡｌＧａＡｓ）を含むことを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記半導体層基板は、インジウムガリウム砒素（ＩｎＧａＡｓ）、及びインジウムアルミニウムガリウム砒素（ＩｎＡｌＧａＡｓ）を含むことを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項５】
前記半導体層基板は、窒化ガリウム（ＧａＮ）、及び窒化アルミニウムガリウム（ＡｌＧａＮ）を含むことを特徴とする請求項１または請求項２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特に、電極とチャネル層間のオーミック抵抗を低減したヘテロ接合電界効果型トランジスタ等の半導体装置に関する。
【背景技術】
【０００２】
化合物半導体を用いた高電子移動度トランジスタ（ＨＥＭＴ）等を含むヘテロ接合電界効果型トランジスタ（ＨＦＥＴ）は、良好な高周波特性を有し、特にマイクロ波帯の半導体装置として広く用いられている。
【０００３】
化合物半導体としてガリウム砒素（ＧａＡｓ）を用いた、従来のヘテロ接合電界効果型トランジスタの断面の一例を図３に示す。このヘテロ接合電界効果型トランジスタ３０は、半絶縁性半導体基板３１上にバッファ層としてのアルミニウムガリウム砒素（ＡｌＧａＡｓ）層３２、活性層としてのｎ型ガリウム砒素（ＧａＡｓ）層３３及びアンドープアルミニウムガリウム砒素（ＡｌＧａＡｓ）層３４、ならびにキャップ層としてのアンドープガリウム砒素（ＧａＡｓ）層３５が順次積層された半導体層基板上に、このアンドープガリウム砒素（ＧａＡｓ）層３５とオーム性接触させたドレイン電極３６及びソース電極３７、ならびにアンドープガリウム砒素（ＧａＡｓ）層３５に埋め込まれ、アンドープアルミニウムガリウム砒素（ＡｌＧａＡｓ）層３４とショットキ接合させたゲート電極３８を有している。
【０００４】
このヘテロ接合電界効果型トランジスタ３０では、ゲート電極３８をアンドープガリウム砒素（ＧａＡｓ）層３５に埋め込むようにアンドープアルミニウムガリウム砒素（ＡｌＧａＡｓ）層３４まで貫通させることによって、アンドープガリウム砒素（ＧａＡｓ）層３５の表面に形成される表面準位の変動がチャネル層としてのｎ型ガリウム砒素（ＧａＡｓ）層３３に及ぼす影響を軽減している。
【０００５】
このような従来の半導体装置は、特許文献１などに開示されている。
【特許文献１】特開平６−１２４９６５号公報（第４ページ、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述のように、アンドープガリウム砒素（ＧａＡｓ）層３５により、表面準位の変動によるヘテロ接合電界効果型トランジスタ３０の諸特性の変動を抑えることができるが、この層の厚さを増すにつれてゲート電極３８との間に生じる寄生容量が増大し、このヘテロ接合電界効果型トランジスタ３０の高周波特性を損ねてしまう。このため、アンドープガリウム砒素（ＧａＡｓ）層３５の厚さは、対象とする周波数帯に適応させて、１００ｎｍ乃至５００ｎｍ程度としている。
【０００７】
しかしながら、キャップ層としてのアンドープガリウム砒素（ＧａＡｓ）層３５を上記の範囲のような厚さにした場合、図３に例示した従来のヘテロ接合電界効果型トランジスタ３０では、ドレイン電極３６及びソース電極３７の各電極と、チャネル層としてのｎ型ガリウム砒素（ＧａＡｓ）層３３との距離が長くなる。また、そのあいだに存在する２つの層、すなわち、アンドープアルミニウムガリウム砒素（ＡｌＧａＡｓ）層３４、及びアンドープガリウム砒素（ＧａＡｓ）層３５が、いずれもアンドープ層となっている。このため、ドレイン電極３６及びソース電極３７の各電極とｎ型ガリウム砒素（ＧａＡｓ）層３３とのあいだのオーミック抵抗が増大して、このヘテロ接合電界効果型トランジスタ３０の高周波特性を悪化させるという問題があった。
【０００８】
本発明は、上述の事情を考慮してなされたものであり、電極とチャネル層間のオーミック抵抗の少ない良好な高周波特性を有する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の半導体装置は、半絶縁性半導体基板上にバッファ層、活性層、及びキャップ層が順次積層された半導体層基板にドレイン電極、ソース電極、及びゲート電極が形成された半導体装置において、前記キャップ層内の所定の位置にこのキャップ層と組成の異なるエッチングストッパー層が挿入され、前記ドレイン電極及びソース電極は、前記キャップ層内の前記エッチングストッパー層あるいは前記エッチングストッパー層よりも深くエッチング除去された凹状の溝の底面、側面、及びこの溝の周縁の前記キャップ層の表面に張り出してオーム性接触により形成し、前記ゲート電極は、前記キャップ層を貫通して前記活性層にショットキ接合により形成したことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、電極とチャネル層間のオーミック抵抗の少ない良好な高周波特性を有する半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００１１】
以下に、本発明に係る半導体装置を実施するための最良の形態について、図１及び図２を参照して説明する。
【実施例１】
【００１２】
図１は、本発明に係る半導体装置の第１の実施例をモデル化して示す断面図である。この図１の半導体装置１は、半導体層基板に、ガリウム砒素（ＧａＡｓ）、及びアルミニウムガリウム砒素（ＡｌＧａＡｓ）を含む場合を例示している。
【００１３】
図1に示すように、この半導体装置１は、例えばガリウム砒素（ＧａＡｓ）の半絶縁性半導体基板１１上に、バッファ層としてのアルミニウムガリウム砒素（ＡｌＧａＡｓ）層１２、活性層としてのｎ型ガリウム砒素（ＧａＡｓ）層１３及びアンドープアルミニウムガリウム砒素（ＡｌＧａＡｓ）層１４、ならびにキャップ層として、アンドープアルミニウムガリウム砒素（ＡｌＧａＡｓ）層１５ｂをエッチングストッパー層として層内に挿入されたアンドープガリウム砒素（ＧａＡｓ）層１５ａが順次積層された、半導体層基板をなしている。これら半絶縁性半導体基板１１上に積層された各層は、一層ごとに例えばＭＯＣＶＤ法等を用いてエピタキシャル成長させ、順次堆積することによって形成される。
【００１４】
また、本実施例では、アンドープアルミニウムガリウム砒素（ＡｌＧａＡｓ）層１５ｂが層内に挿入されたアンドープガリウム砒素（ＧａＡｓ）層１５ａを、１００ｎｍ程度以上の厚さに堆積するものとしている。エッチングストッパー層としてのアンドープアルミニウムガリウム砒素（ＡｌＧａＡｓ）層１５ｂは、アンドープガリウム砒素（ＧａＡｓ）層１５ａとのエッチングレートの差を利用し、所定の深さでエッチングを止める目的で設けている。一般に、アンドープアルミニウムガリウム砒素（ＡｌＧａＡｓ）上へのオーム性接触の抵抗は高いため、ドレイン電極１６、及びソース電極１７を形成する際には、アンドープアルミニウムガリウム砒素を除去するのが望ましい。
【００１５】
アンドープガリウム砒素（ＧａＡｓ）層１５の表面には、ドレイン電極１６、ソース電極１７、及びゲート電極１８が形成されている。ドレイン電極１６及びソース電極１７は、いずれも、アンドープガリウム砒素（ＧａＡｓ）層１５ａをエッチングストッパー層１５ｂまで掘り下げるように形成された凹状の溝１６ａ及び１７ａの底面、及び側面を覆ってこれらの溝１６ａ及び１７ａの周縁の層表面に張り出した形状をなしており、アンドープガリウム砒素（ＧａＡｓ）層１５ａとオーム性接触により形成されている。本実施例では、溝１６ａ及び１７ａの深さは、チャネル層としてのｎ型ガリウム砒素（ＧａＡｓ）層１３までの残し厚が５０〜８０ｎｍ程度となる深さとしている。
【００１６】
また、ゲート電極１８は、ドレイン電極１６とソース電極１７とのあいだに配置され、アンドープガリウム砒素（ＧａＡｓ）層１５ａに埋め込まれるように、この層を貫通してアンドープアルミニウムガリウム砒素（ＡｌＧａＡｓ）層１４にショットキ接合されて形成されている。
【００１７】
上記した構成の半導体装置１においては、キャップ層としてのアンドープガリウム砒素（ＧａＡｓ）層１５ａ上のドレイン電極１６及びソース電極１７の形成位置に、凹状の溝１６ａ及び１７ａを設けている。そして、これらの溝１６ａ及び１７ａにそれぞれドレイン電極１６及びソース電極を１７を形成している。従って、それぞれの電極とチャネル層としてのｎ型ガリウム砒素（ＧａＡｓ）層１３との距離を短くして、その間のオーミック抵抗を低減することができるので、良好な高周波特性を得ることができる。
【００１８】
また、ドレイン電極１６及びソース電極１７は、キャップ層としてのアンドープガリウム砒素（ＧａＡｓ）層１５ａの表面に張り出すような形状に形成されている。これによって、溝１６ａ及び１７ａの周縁部が露出されなくなり、この部位における表面準位の変動がチャネル層としてのｎ型ガリウム砒素（ＧａＡｓ）層１３に及ぼす影響を減らすことができるので、良好な高周波特性を得ることができる。
【実施例２】
【００１９】
図２は、本発明に係る半導体装置の第２の実施例をモデル化して示す断面図である。この第２の実施例の各部について、図１に示す第１の実施例の各部と同一の部分は同一の符号で示し、その説明は省略する。第２の実施例が第１の実施例と異なる点は、キャップ層の上に、さらに絶縁膜を積層し、各電極をこの絶縁膜上まで延在させた点である。以下、図２を参照してその相違点のみを説明する。
【００２０】
図２に示すように、この半導体装置２には、半絶縁性半導体基板１１上に、アルミニウムガリウム砒素（ＡｌＧａＡｓ）層１２、ｎ型ガリウム砒素（ＧａＡｓ）層１３、アンドープアルミニウムガリウム砒素（ＡｌＧａＡｓ）層１４、及びアンドープアルミニウムガリウム砒素（ＡｌＧａＡｓ）層１５ｂをエッチングストッパー層として層内に挿入されたアンドープガリウム砒素（ＧａＡｓ）層１５ａを順次積層した半導体層基板上に、さらに絶縁膜１９が積層されている。この絶縁膜１９は、例えば、プラズマＣＶＤ法等によって堆積された窒化シリコン（ＳｉＮ）膜としている。
【００２１】
ドレイン電極１６、ソース電極１７、及びゲート電極１８は、これら電極の形成部位にあたる絶縁膜１９を、例えばＲＩＥ等により除去して形成される。このときに、ドレイン電極１６及びソース電極１７は、それぞれキャップ層としてのアンドープガリウム砒素（ＧａＡｓ）層１５ａの溝１６ａ及び１７ａの全面を覆い、絶縁膜１９の表面まで延在させた形状をなしており、アンドープガリウム砒素（ＧａＡｓ）層１５ａとオーム性接触により形成されている。また、アンドープアルミニウムガリウム砒素（ＡｌＧａＡｓ）層１４にショットキ接合されたゲート電極１８も、絶縁膜１９の表面まで延在させた形状としている。
【００２２】
上記のように構成した半導体装置２においては、キャップ層としてのアンドープガリウム砒素（ＧａＡｓ）層１５ａの上に、さらに絶縁膜１９を積層している。この絶縁膜１９は、半導体装置２の表面準位の変動を減らすとともに、その密着性を高め、界面を安定なものにしている。従って、前述の実施例１の効果に加え、界面からチャネル層への影響をさらに低減でき、より安定した高周波特性を得ることができる。
【００２３】
なお、以上説明した実施例１及び実施例２においては、半導体層基板としてガリウム砒素（ＧａＡｓ）及びアルミニウムガリウム砒素（ＡｌＧａＡｓ）を含む構成を例示したが、これを、インジウムガリウム砒素（ＩｎＧａＡｓ）、及びインジウムアルミニウムガリウム砒素（ＩｎＡｌＧａＡｓ）を含む構成とすることもできる。また、窒化ガリウム（ＧａＮ）、及び窒化アルミニウムガリウム（ＡｌＧａＮ）を含む構成とすることもできる。そして、いずれの構成においても、ガリウム砒素（ＧａＡｓ）及びアルミニウムガリウム砒素（ＡｌＧａＡｓ）を含む構成の場合と同様の効果を得ることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明に係る半導体装置の第１の実施例をモデル化して示す断面図。
【図２】本発明に係る半導体装置の第２の実施例をモデル化して示す断面図。
【図３】従来のヘテロ接合電界効果型トランジスタの一例を示す断面図。
【符号の説明】
【００２５】
１、２  半導体装置
１１  半絶縁性半導体基板
１２  アルミニウムガリウム砒素（ＡｌＧａＡｓ）層
１３  ｎ型ガリウム砒素（ＧａＡｓ）層
１４  アンドープアルミニウムガリウム砒素（ＡｌＧａＡｓ）層
１５ａ  アンドープガリウム砒素（ＧａＡｓ）層
１５ｂ  アンドープアルミニウムガリウム砒素（ＡｌＧａＡｓ）層
１６  ドレイン電極
１６ａ、１７ａ  溝
１７  ソース電極
１８  ゲート電極
１９  絶縁膜
【図１】
2006278953.tif 000003
【図２】
2006278953.tif 000004
【図３】
2006278953.tif 000005