(57)【要約】【課題】  遊技機に設けられた乱数発生部の異常動作を検出して、乱数発生部における異常動作箇所を判別する。【解決手段】  パチンコ機ＰＭが、乱数クロック発生回路Ｂ５１と、クロックカウント回路Ｂ８１〜Ｂ８４と、当たり判定手段Ｂ３７等とから構成され、第１の異常信号を出力する入力回路部Ｂ４０と、第２の異常信号を出力するオーバーフロー信号出力回路Ｂ９７と、乱数クロック発生回路Ｂ５１の異常動作と第１〜第４クロックカウント回路Ｂ８１〜Ｂ８４の異常動作とを判断する制御部７４０と、異常動作を示す所定の報知を行うエラー表示装置６１等を有し、第１の異常信号もしくは第２の異常信号が検出されたときに、カウント値が当たり乱数であることが判定された場合には、エラー表示装置６１等による所定の報知のみを行い、カウント値が当たり乱数でないことが判定された場合には、エラー表示装置６１等による所定の報知と遊技動作の停止を行う。【選択図】  図４
2006043279.tif 000002
【特許請求の範囲】
【請求項１】
所定の周波数でクロックを発生させる乱数クロック発生手段と、前記乱数クロック発生手段により発生したクロックに基いて乱数値をカウントする乱数カウント手段と、前記乱数カウント手段によりカウントされた前記乱数値の中から１つのカウント値を抽出する乱数抽出手段と、前記乱数抽出手段が抽出したカウント値が当たり乱数か否かを判定する乱数判定手段と、前記乱数判定手段による判定結果に基いて遊技盤上に所定の図柄を表示させる図柄表示装置とから構成される遊技機において、
前記乱数クロック発生手段からの入力信号が前記乱数クロック発生手段の正常な動作により所定の周期で出力されるパルス信号であるか否かを検出するパルス発振検出手段と、
前記乱数クロック発生手段からの入力信号が前記乱数クロック発生手段の正常な動作によるパルス信号でないことが検出されたときに、前記乱数クロック発生手段の異常動作の発生を示す第１の異常信号を出力する第１の異常信号出力手段と、
前記乱数カウント手段からの入力信号が前記乱数カウント手段の正常な動作により所定のカウント周期毎に出力される所定のカウント信号でないことが検出されたときに、前記乱数カウント手段の異常動作の発生を示す第２の異常信号を出力する第２の異常信号出力手段と、
前記第１の異常信号に基いて前記乱数クロック発生手段の異常動作を判断し、前記第２の異常信号に基いて前記乱数カウント手段の異常動作を判断する異常信号監視手段と、
前記異常信号監視手段により前記第１の異常信号が検出されたときに前記乱数クロック発生手段の異常動作を示す所定の報知を行い、前記異常信号監視手段により前記第２の異常信号が検出されたときに前記乱数カウント手段の異常動作を示す所定の報知を行う報知手段とを有し、
前記異常信号監視手段により前記第１の異常信号もしくは前記第２の異常信号が検出されたときに、
前記乱数判定手段によりカウント値が当たり乱数であることが判定された場合には、前記報知手段による所定の報知のみを行い、
前記乱数判定手段によりカウント値が当たり乱数でないことが判定された場合には、前記報知手段による所定の報知と遊技動作の停止を行うことを特徴とする遊技機。
【請求項２】
前記パルス発振検出手段は、前記乱数クロック発生手段の正常な動作によるパルス信号を平滑化して常に所定以上の電圧を出力する平滑回路部と、前記平滑回路部からの電圧の負荷に応じたオンオフ動作により前記パルス発振検出手段および前記第１の異常信号出力手段に接続された電源とパルス発振検出手段とを遮断もしくは導通させるトランジスタとから構成されることを特徴とする請求項１に記載の遊技機。
【請求項３】
前記乱数クロック発生手段からの入力信号が前記乱数クロック発生手段の正常な動作によるパルス信号であるときは、前記平滑回路部からの電圧の負荷により前記トランジスタがオン動作して前記電源からの電流が前記パルス発振検出手段の側に流れ、
前記乱数クロック発生手段からの入力信号が前記乱数クロック発生手段の正常な動作によるパルス信号でないときは、前記トランジスタのオフ動作により前記電源と前記パルス発振検出手段とが遮断されることにより前記電源からの電流が前記第１の異常信号出力手段の側に流れて前記第１の異常信号出力手段から前記第１の異常信号が出力されることを特徴とする請求項２に記載の遊技機。
【請求項４】
前記乱数カウント手段の正常な動作による前記所定のカウント信号の出力に基いて前記第２の異常信号がロー信号からハイ信号に切り換わるように構成され、
前記異常信号監視手段により前記所定周期毎にハイ信号が検出されたときは、前記異常信号監視手段が前記第２の異常信号をロー信号にリセットし、
前記異常信号監視手段により前記第２の異常信号がロー信号のままであることが検出されたときは、前記乱数カウント手段の異常動作を判断することを特徴とする請求項３に記載の遊技機。
【請求項５】
前記乱数カウント手段の正常な動作による前記所定のカウント信号の出力に基いて前記第２の異常信号がハイ信号からロー信号に切り換わるように構成され、
前記異常信号監視手段により前記所定周期毎にロー信号が検出されたときは、前記異常信号監視手段が前記第２の異常信号をハイ信号にリセットし、
前記異常信号監視手段により前記第２の異常信号がハイ信号のままであることが検出されたときは、前記乱数カウント手段の異常動作を判断することを特徴とする請求項３に記載の遊技機。
【請求項６】
前記異常信号監視手段により前記第２の異常信号がロー信号のままであることが検出されたときは、前記報知手段が所定の報知を行うことを特徴とする請求項４に記載の遊技機。
【請求項７】
前記異常信号監視手段により前記第２の異常信号がハイ信号のままであることが検出されたときは、前記報知手段が所定の報知を行うことを特徴とする請求項５に記載の遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は乱数発生部を備えた遊技機に関し、より詳細には、遊技に際し図柄抽選用等の乱数を乱数クロック発生回路等から構成されるハードウェアにより生成する乱数発生部を備えた遊技機に関する。
【背景技術】
【０００２】
このような乱数発生部を備えた遊技機では、水晶振動子や発振器などの発振子で構成される乱数クロック発生回路により所定の周期で発生したクロックに基いて、クロックカウント回路により所定の桁数の乱数値を周期的にカウントさせ、遊技の制御を行うＣＰＵがカウント値記憶回路に記憶されたカウント値を抽出してこれを読み込み、読み込まれたカウント値を遊技盤上の図柄表示装置における停止図柄を決定するための図柄抽選用等の乱数として使用している。このようにハードウェアにより乱数値をカウントする乱数発生部を用いることで、ＣＰＵにより制御されるソフトウェアがプログラムを実行させて乱数値をカウントする場合に比べてソフトウェアの負担が軽減され、また、乱数クロック発生回路によるクロックの発生周期に応じて高速に乱数を発生・更新させることができる。以上のようなことは、例えば特許文献１や特許文献２にも記載されている。
【特許文献１】特開２００３−１９０４８３号公報
【特許文献２】特開平７−１２４２９６
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記のようなハードウェアにより乱数値をカウントする乱数発生部を用いた遊技機においては、乱数発生部を構成する乱数クロック発生回路（発振子）や、同じく乱数発生部を構成するクロックカウント回路において、何らかの異常動作が発生した場合には、乱数値が周期的にカウントされずにカウント停止の状態になることがあった。このような状態になると、ＣＰＵがカウント値記憶回路に記憶された同一のカウント値を繰り返して読み込む事態が生じていた。そして、このような状態に陥っても遊技機は異常動作を報知せずに稼動を続行するため、なかなか乱数発生部の異常動作に気付きにくかった。このとき、遊技者がそのまま遊技を続けることにより遊技者にとって不利な抽選用乱数が繰り返し読み込まれた場合には、遊技者側に損害が生じていた。また、乱数発生部において何らかの故障が生じた場合に、これが乱数クロック発生回路（発振子）における異常動作によるものが、あるいは、クロックカウント回路における異常動作によるものかが判別しにくい、という問題があった。
【０００４】
以上のような課題に鑑みて、本発明では、乱数発生部を構成する乱数クロック発生回路およびクロックカウント回路における異常動作を検出して異常箇所を判別し、早期にこれを報知することが可能な遊技機を提供することを目的とする。
【課題を解決するための手段】
【０００５】
前記課題を解決するために本発明に係る遊技機は、所定の周波数でクロックを発生させる乱数クロック発生手段（例えば、実施形態における乱数クロック発生回路Ｂ５１）と、乱数クロック発生手段により発生したクロックに基いて乱数値をカウントする乱数カウント手段（例えば、実施形態における第１クロックカウント回路Ｂ８１、第２クロックカウント回路Ｂ８２、第３クロックカウント回路Ｂ８３および第４クロックカウント回路Ｂ８４）と、乱数カウント手段によりカウントされた乱数値の中から１つのカウント値を抽出する乱数抽出手段（例えば、実施形態におけるＣＰＵ７３２、図柄抽選手段Ｂ３５）と、乱数抽出手段が抽出したカウント値が当たり乱数か否かを判定する乱数判定手段（例えば、実施形態における当たり判定手段Ｂ３７）と、乱数判定手段による判定結果に基いて遊技盤上に所定の図柄を表示させる図柄表示装置とから構成され、乱数クロック発生手段からの入力信号が乱数クロック発生手段の正常な動作により所定の周期で出力されるパルス信号であるか否かを検出するパルス発振検出手段（例えば、実施形態におけるクロック監視回路Ｂ９５）と、乱数クロック発生手段からの入力信号が乱数クロック発生手段の正常な動作によるパルス信号でないことが検出されたときに、乱数クロック発生手段の異常動作の発生を示す第１の異常信号を出力する第１の異常信号出力手段（例えば、実施形態における入力回路部Ｂ４０）と、乱数カウント手段からの入力信号が乱数カウント手段の正常な動作により乱数カウント手段から所定のカウント周期毎に出力される所定のカウント信号でないことが検出されたときに、乱数カウント手段の異常動作の発生を示す第２の異常信号を出力する第２の異常信号出力手段（例えば、実施形態におけるオーバーフロー信号出力回路Ｂ９７）と、第１の異常信号に基いて乱数クロック発生手段の異常動作を判断し、第２の異常信号に基いて乱数カウント手段の異常動作を判断する異常信号監視手段（例えば、実施形態における制御部７４０）と、異常信号監視手段により第１の異常信号が検出されたときに乱数クロック発生手段の異常動作を示す所定の報知を行い、異常信号監視手段により第２の異常信号が検出されたときに乱数カウント手段の異常動作を示す所定の報知を行う報知手段（例えば、実施形態におけるエラー表示装置６１およびスピーカ４５）とを有し、その上で、異常信号監視手段により第１の異常信号もしくは第２の異常信号が検出されたときに、乱数判定手段によりカウント値が当たり乱数であることが判定された場合には、報知手段による所定の報知のみを行い、一方、乱数判定手段によりカウント値が当たり乱数でないことが判定された場合には、報知手段による所定の報知と遊技動作の停止を行う。
【０００６】
また、上記構成の遊技機において、パルス発振検出手段は、乱数クロック発生手段の正常な動作によるパルス信号を平滑化して常に所定以上の電圧を出力する平滑回路部と、平滑回路部からの電圧の負荷に応じたオンオフ動作によりパルス発振検出手段および第１の異常信号出力手段に接続された電源とパルス発振検出手段とを遮断もしくは導通させるトランジスタとから構成される。
【０００７】
さらに、上記構成の遊技機において、乱数クロック発生手段からの入力信号が乱数クロック発生手段の正常な動作によるパルス信号であるときは、平滑回路部からの電圧の負荷によりトランジスタがオン動作して電源からの電流がパルス発振検出手段の側に流れ、乱数クロック発生手段からの入力信号が乱数クロック発生手段の正常な動作によるパルス信号でないときは、トランジスタのオフ動作により電源とパルス発振検出手段とが遮断されることにより電源からの電流が第１の異常信号出力手段の側に流れて第１の異常信号出力手段から第１の異常信号が出力される。
【０００８】
また、上記構成の遊技機において、乱数カウント手段の正常な動作によるカウント信号の出力に基いて第２の異常信号がロー信号からハイ信号に切り換わるように構成され、異常信号監視手段により所定周期毎にハイ信号が検出されたときは、異常信号監視手段が第２の異常信号をロー信号にリセットし、一方、異常信号監視手段により第２の異常信号がロー信号のままであることが検出されたときは、乱数カウント手段の異常動作を判断するするのが好ましい。
【０００９】
一方、上記構成の遊技機において、乱数カウント手段の正常な動作によるカウント信号の出力に基いて第２の異常信号がハイ信号からロー信号に切り換わるように構成され、異常信号監視手段により所定周期毎にロー信号が検出されたときは、異常信号監視手段が第２の異常信号をハイ信号にリセットし、一方、異常信号監視手段により第２の異常信号がハイ信号のままであることが検出されたときは、乱数カウント手段の異常動作を判断するように構成してもよい。
【００１０】
また、上記構成の請求項４に係る遊技機において、異常信号監視手段により第２の異常信号がロー信号のままであることが検出されたときは、報知手段が所定の報知を行うのが好ましい。
【００１１】
一方、上記構成の請求項５に係る遊技機において、異常信号監視手段により第２の異常信号がハイ信号のままであることが検出されたときは、報知手段が所定の報知を行うのが好ましい。
【発明の効果】
【００１２】
本発明に関する遊技機によれば、当該遊技機に搭載された乱数発生部の動作中に、異常信号監視手段が、乱数クロック発生手段の異常動作の発生を示す異常信号および乱数カウント手段の異常動作の発生を示す異常信号が出力されているか否かを監視している。そして、各々の異常信号を検出し、その旨を報知することにより、乱数クロック発生手段における異常動作の発生と、乱数カウント手段における異常動作の発生とを判別することができる。このように異常動作の発生箇所の特定が可能であることから、異常発生箇所の部品交換作業や異常発生箇所の点検作業（解析作業）を迅速に行うことができる。
【００１３】
また、乱数クロック発生手段もしくは乱数カウント手段における異常動作が検出された場合に、遊技者にとって不利な抽選用乱数（ハズレ乱数）が乱数抽出手段により繰り返し読み込まれているときには、即座に遊技機の動作を停止させるよう構成されている。このため、乱数クロック発生手段もしくは乱数カウント手段において異常動作が発生した場合に、これに気付かないまま遊技者に不利になるような遊技が続行されることはなく、遊技者側に損害が生じてしまうのを防止することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明に係る遊技機の好ましい実施形態について、添付図面を参照しながら詳細に説明する。なお、図１は上記弾球遊技機の一例として説明するパチンコ機の外観正面図で、図２はパチンコ機の裏側から視た背面図で、図３はパチンコ機に設けられている制御システムの概略を表したブロック図で、図４はパチンコ機に設けられているパチンコ機の制御に係る部分および乱数の発生に係る部分を表したブロック図で、図５はパチンコ機における乱数発生部とその周辺を表した回路図で、図６は乱数発生部におけるクロック監視回路の拡大図で、図７および図８は乱数発生部において生成する信号をタイミングチャートで示した図である。また、図９はパチンコ機における図柄抽選用乱数の取得および利用の手順におけるメインルーチンを示した図で、図１０および図１１はパチンコ機における図柄抽選用乱数の取得および利用の手順における通常遊技処理サブルーチンの一部を各々示した図で、図１２および図１３はパチンコ機ＰＭにおける図柄抽選用乱数の取得及び利用の手順における乱数監視処理サブルーチンの一部を示した図で、図１４は乱数監視処理サブルーチンにおける報知判定処理を示した図で、図１５はパチンコ機における図柄抽選用乱数の取得及び利用の手順における図柄変動処理サブルーチンを示した図である。
【００１５】
ここではまず、上記弾球遊技機の一例として説明するパチンコ機ＰＭの概要構成を図１および図２を参照して説明する。このパチンコ機ＰＭは、外郭方形枠サイズに構成されて縦向きの固定保持枠をなす外枠１の開口前面に、これに合わせた方形枠サイズに構成されて開閉搭載用の前枠２が正面左側上下に配設されたヒンジ部材３ａ，３ｂにより横開き開閉および着脱が可能に取り付けられ、正面右側に設けられた施錠装置４を利用して通常は外枠１と係合された閉鎖状態に保持される。
【００１６】
前枠２の正面側には、前枠２の前面域に合わせた方形状をなし中央部に取り付けられたポリカーボネート板やガラス板等の透明板材を通して遊技盤２０を透視可能なガラス扉５が、さらにガラス扉５の下部には遊技球を整列させて１個ずつ前枠２の裏面に設けられた打球発射装置９に導く上球皿６が、ともに左側縁に内蔵されたヒンジ機構により前枠２に対して横開き開閉および着脱が可能に組み付けられる。ガラス扉５および上球皿６は、通常は施錠装置４および図示しないロック機構を利用して前枠２の前面を覆う閉止状態で保持される。また、前枠２の下部には下球皿７が設けられ、この下球皿７と並んで遊技球の発射操作を行う操作ハンドル８が取り付けられている。
【００１７】
遊技盤２０は、板厚１９ｍｍ程度の積層合板を図示する所定形状に切断等して、その表面に所定意匠のセルを貼り付けた化粧板（ベニヤとも称される）２１を基板として構成される。化粧板２１の前面側には、帯状の外レール２３ａおよび内レール２３ｂが円弧状に固設され、これらの案内レール２３ａ，２３ｂで囲まれた内側に遊技領域ＰＡが区画される。遊技領域ＰＡには、第１始動入賞具２４ａ、第２始動入賞具２４ｂ、一般入賞具２５並びに大入賞口を備えたアタッカー２６等の入賞具、および遊技の進行状況に応じて所定の図柄を表示させる図柄表示装置２８などが取り付けられ、遊技領域ＰＡの下端には入賞具２４ａ，２４ｂ，２５，２６に入賞せずに落下した遊技球を遊技盤２０の裏面側に排出させるアウト口２７が設けられている。また、図柄表示装置２８の上方には４個の特別図柄保留ランプ９０，９０，９０，９０が設けられている。
【００１８】
図柄表示装置２８は、遊技盤２０のほぼ中央に位置しており、３桁の絵柄の組合せから成る「特別図柄」を液晶画面にて変動表示させるもので、この特別図柄のうち、３桁がいずれも同一種類の絵柄の組合せから成るものを「大当たり図柄」と称する。
【００１９】
第１始動入賞具２４ａ又は第２始動入賞具２４ｂへの入賞があると、上球皿６のうち横型長方形をなし前枠２に対して開閉可能な当て板６ａの左側上部に設けられた賞球払出口４４から５球の賞球が遊技者に払い出されるのに加え、図柄表示装置２８が作動し、図柄の変動が開始される。この変動の結果、停止表示される特別図柄が大当たり図柄の場合には、遊技者にとって有利な「大当たり遊技」が発生する。なお、図柄表示装置２８における変動表示の最中などに打球が第１始動入賞具２４ａもしくは第２始動入賞具２４ｂに入賞した場合には、特別図柄保留ランプ９０，９０，９０，９０が最大４個まで点灯することとなっている。すなわち、この特別図柄保留ランプ９０，９０，９０，９０が点灯している個数分に相当する回数だけ、以後の図柄表示装置２８の作動が保証されることとなっている。
【００２０】
第１始動入賞具２４ａ内における打球の流路には、第１始動入賞具２４ａへの打球の入賞を検出して検出信号を出力し、図柄表示装置２８における図柄の変動表示を開始させるための第１始動入賞センサ５１が設けられている。この第１始動入賞センサ５１は磁気センサを用いており、検出信号としてハイ信号およびロー信号の２通りの状態をとる第１始動信号を出力する。この第１始動信号は、打球を検出していないときにはハイ信号として出力され、打球を検出している間のみロー信号として出力される。なお、光学的又は機械的センサがこの第１始動入賞センサ５１として使用されることもある。
【００２１】
第２始動入賞具２４ｂ内における打球の流路には、第１始動入賞センサ５１と同じ磁気センサにより第２始動入賞具２４ｂへの打球の入賞を検出して検出信号を出力し、図柄表示装置２８における図柄の変動表示を開始させるための第２始動入賞センサ５２が設けられている。この第２始動入賞センサ５２は、検出信号としてハイ信号及びロー信号の２通りの状態をとる第２始動信号を出力する。そして、この第２始動信号は、打球を検出していないときにはハイ信号を出力しているが、打球が通過している間のみロー信号を出力する。なお、光学的又は機械的センサがこの第２始動入賞センサ５２として使用されることもある。
【００２２】
図２に示すように、前枠２の裏面下部には、遊技球を外レール２３ａに向けて発射する打球発射装置９、および操作ハンドル８の回動操作を受けて打球発射装置９の作動を制御する発射装置制御基板２００が取り付けられている。また、上球皿６の背後には、通常は閉鎖保持される上球皿６によりその前面側が覆われている遊技補助盤と称される補助機構部が形成され、その前面側に打球発射装置９によって打ち出された遊技球を外レール２３ａに向けて案内する発射レールや、遊技領域ＰＡに到達できずに打球発射装置９側に戻ってきたファール球を下球皿７に排出させるファール球回収経路部材、遊技の展開状況に応
じた効果音を発生させるスピーカなどが取り付けられている。
【００２３】
また、前枠２の背後には、裏セット盤３０が取り付けられている。この裏セット盤３０は、外枠１の内寸サイズよりも幾分小さめの方形状をなし、中央に表裏貫通する窓口３１ｗを有して一体成形された基枠体３１をベースとして構成される。基枠体３１の側縁部には上下に所定間隔をおいて裏セット盤揺動ヒンジ部材３２，３３が固定されており、この上下の裏セット盤揺動ヒンジ部材３２，３３を前枠２側の上下の固定ヒンジ部材１２，１３に係合させて揺動させあるいは係脱させることで、裏セット盤３０が前枠２の背後に横開き開閉および着脱可能に装備され、通常は３箇所の閉鎖レバー３４を利用して前枠２の背面を覆うように閉鎖保持される。
【００２４】
裏セット盤３０には、窓口３１ｗを取り囲むようにして賞球を払い出すための賞球経路が設けられる。すなわち、基枠体３１の裏面側には、遊技球の貯留・供給を行うタンク部材３５、タンク部材３５から供給される遊技球を整列させて流下させる整列樋部材３６、整列樋部材３６から供給される遊技球を受けて所定数量の遊技球を待機保持させる賞球待機通路３７、賞球待機通路３７に待機された遊技球を所定の入賞条件等に基いて払い出す球払出装置３８、球払出装置３８から払い出された遊技球を上下の球皿６，７に導く賞球払出経路３９などの賞球経路が設けられている。また、基枠体３１の前面側には、窓口３１ｗの下方に位置して遊技盤２０の裏面側に排出されたアウト球およびセーフ球、球抜き機構によって賞球経路の途上から排出された抜き球等を集合させる図示しない集合経路が形成され、基枠体３１の裏面側には集合経路と繋がって集合された遊技球を遊技施設側の回収バケットに排出させる図示しない球排出経路が形成されている。
【００２５】
裏セット盤３０の裏面各部には、パチンコ機ＰＭの作動を統括的に制御する主基板７００や、主基板７００からの指令信号に基いて球払出装置３８の作動制御を行う球払出基板３００、効果照明や効果音の作動制御を行うランプ・音声制御基板４００、これらの制御基板や各種電子機器等に電力を供給する電源基板５００などの回路基板が着脱交換可能に取り付けられ、各回路基板や電子機器が図示しないワイヤーハーネスで接続されてパチンコ機ＰＭが構成される。また、球払出基板３００の下方には、主基板７００を含むこれら回路基板に何らかの異常動作等が生じたときにこれを報知するためのエラー表示装置６１（エラーＬＥＤ）が設けられている。このエラー表示装置６１は、第１のエラー表示部６１ａと第２のエラー表示部６１ｂとを有して構成され、いずれも発光ダイオードによる画面にてエラー表示される。
【００２６】
パチンコ機ＰＭは、ガラス扉５、上球皿６、裏セット盤３０等がそれぞれ閉鎖され、前枠２が外枠１に閉鎖施錠された状態で遊技に供される。遊技は上球皿６に遊技球を貯留させて操作ハンドル８を回動操作することにより開始され、上球皿６に貯留された遊技球が１球ずつ打球発射装置９に送られ操作ハンドル８の回動操作角度に応じた強度で遊技領域ＰＡに打ち出されてパチンコゲームが展開される。
【００２７】
次に、パチンコ機ＰＭを制御する制御システムの概略を説明する。図３に示すように、本制御システムは、主基板７００、第１始動入賞センサ５１、第２始動入賞センサ５２、図柄表示装置２８、第１のエラー表示部６１ａと第２のエラー表示部６２ｂとを有するエラー表示装置６１及びスピーカ４５等とを有し、これらがケーブル等により電気的に接続されている。
【００２８】
主基板７００は、パチンコ機ＰＭの動作全体を管理するシステムプログラム及び遊技用の実行プログラムが予め記憶されている半導体メモリ等で形成された記憶部およびこれらのプログラムを実行するマイクロプロセッサ（以下、「ＣＰＵ」という。）を有するメインコントロール部７３０と、主基板７００の制御とは無関係に図柄抽選用の乱数（０〜６５５３５の６５５３６個の乱数値）を発生させる乱数発生部７５０とから構成されている。なお、本発明において、乱数とは、数学的な意味においてランダムに生成される値のみだけではなく、生成は規則的であっても、その取得のタイミングがランダムであるために実質的に乱数として機能しうる値をも意味する。そして、本発明においては、後述するクロックカウント回路Ｂ８１〜Ｂ８４によりカウントされ第１および第２カウント値記憶回路Ｂ９１，Ｂ９２に記憶される乱数値を、特に「カウント値」と称して説明する。
【００２９】
メインコントロール部７３０内の制御部７４０には上記のＣＰＵ７３２のほか、ＲＯＭ７３３、ＲＡＭ７３４が設けられており、ＣＰＵ７３２が実行すべき制御プログラム及び制御の過程で必要なデータはＲＯＭ７３３に記載されている。また、メインコントロール部７３０には、基準クロック発生回路７３１が設けられている。この基準クロック発生回路７３１は、パチンコ機ＰＭの制御の中枢を担うＣＰＵ７３２の動作基準をなす基準クロックを発生する回路であって、水晶発振器や水晶振動子等を用いて所定間隔のパルス（クロック信号）を発生するものである。また、このパルスを分周部７３５において適宜分周したものを基準クロックとすることもある。
【００３０】
ＣＰＵ７３２は、図柄抽選手段Ｂ３５および当たり判定手段Ｂ３７を有している。主基板７００は、第１始動入賞センサ５１もしくは第２始動入賞センサ５２からのロー信号を検出すると、この図柄抽選手段Ｂ３５により、乱数発生部７５０から順次発生する６５５３６個の乱数のうちの１つのカウント値を取得することで、図柄表示装置２８における停止図柄の決定が行われる。
【００３１】
ＲＯＭ７３３上の図柄データテーブルＢ３６には、図柄表示装置２８における停止図柄を決定するための図柄データが記録されている。個々の図柄データにはアドレス番号が付与されており、１つのアドレス番号から１つの図柄データが特定されることとなっている。上述のように、第１始動入賞センサ５１もしくは第２始動入賞センサ５２からのロー信号を検出すると、乱数発生部７５０により発生した乱数の中から抽選した図柄抽選用のカウント値と、図柄データテーブルＢ３６内の図柄データとの照合により停止図柄が選択される。そして、主基板７００からの制御信号に基いて選択された所定の図柄が図柄表示装置２８上に表示される。
【００３２】
ＲＯＭ７３３上の当たり判定テーブルＢ３８には、乱数値の全範囲について、一の乱数値に対して「当たり乱数」か、それとも「ハズレ乱数」かの一意的な判定結果が定まるようなデータが記録されている。すなわち、６５５３６個の乱数値は、当たり乱数およびハズレ乱数のうちのどちらかに必ず属し、双方に属したり、いずれにも属さなかったりすることはない。ここで、当たり乱数とは、大当たり遊技を発生させるような所定の図柄の組合せを図柄表示装置２８に停止表示されるような乱数値をいう。ＣＰＵ７３２における当たり判定手段Ｂ３７は、上記図柄抽選手段Ｂ３５により抽出されたカウント値を上記判定テーブルＢ３８と比較参照して、当該カウント値に対応する判定結果、すなわち、当該カウント値が当たり乱数であるか、それともハズレ乱数であるかがを取得する。
【００３３】
また、エラー表示装置６１およびスピーカ４５がそれぞれ配線ケーブルを介して主基板７００に配線接続されており、主基板７００等の各回路基板における異常を検出した制御部７４０から供給される制御信号により、エラー表示装置６１における第１エラー表示部６１ａもしくは第２エラー表示部６１ｂの点灯と、スピーカ４５の放音とを行わせることができる。
【００３４】
ここで、図４および図５を参照して、パチンコ機ＰＭにおける乱数の発生およびこれの抽出に係る部分の構成を説明する。入力回路部Ｂ４０は、主基板７００外からの入力情報及び主基板７００内に設けられた乱数発生部７５０により発生した乱数および後述するクロック監視回路Ｂ９５からの異常信号が入力される部分で、バッファ用のＩＣ等により構成される。具体的には、入力回路部Ｂ４０には、第１始動入賞具２４ａもしくは第２始動入賞具２４ｂへの打球の入賞に応じて出力される第１始動入賞センサ５１もしくは第２始動入賞センサ５２からの入力信号や、乱数発生部７５０により発生された乱数の上位および下位８ビット分が入力される。さらに、後述する乱数クロック発生手段Ｂ５１からの出力信号がこの入力回路部Ｂ４０に入力され、この出力信号が乱数クロック発生手段Ｂ５１
の正常な動作によるパルス信号であるか否かが、入力回路部Ｂ４０を介して制御部７４０により監視される。
【００３５】
出力回路部Ｂ４５は、主基板７００外の電気部品（ランプ、スピーカ類）への制御信号等の信号及び主基板７００内に設けられた乱数発生部７５０により発生した乱数を読み込むための読込信号を出力する部分で、バッファ等のＩＣ等により構成される。具体的には、出力回路部Ｂ４５からは、主基板７００が第１始動入賞具２４ａに入賞があったと判定した場合に、この入賞に対応するカウント値の読込の契機となる第１読込信号や、主基板７００が第２始動入賞具２４ｂに入賞があったと判定した場合に、この入賞に対応するカウント値の読込の契機となる第２読込信号が出力される。さらに、乱数クロック発生手段Ｂ５１もしくはクロックカウント回路Ｂ８１〜Ｂ８４における異常動作が検出されたときに、エラー表示装置６１に向けて制御信号が出力されて所定のエラー表示を行わせる。
【００３６】
第１始動入賞センサ５１からの第１始動信号は、入力回路部Ｂ４０のＩＣ１４の１Ａ端子に入力される。一方、第２始動入賞センサ５２からの第２始動信号は、入力回路部Ｂ４０のＩＣ１４の２Ａ端子に入力される。また、ＩＣ１４の３Ａ端子と、クロック監視回路Ｂ９５を構成するトランジスタＴＲ１のコレクタが接続されており、トランジスタＴＲ１のベースに電圧が印加されると入力回路部Ｂ４０側からコレクタ電流が流れるようになっている。
【００３７】
乱数発生部７５０は、乱数として供されるカウント値を生成するものであり、具体的には、乱数クロック発生回路Ｂ５１、乱数クロック反転回路Ｂ６１、第１及び第２ラッチ信号出力回路Ｂ７１，Ｂ７２、第１〜第４クロックカウント回路Ｂ８１，Ｂ８２，Ｂ８３，Ｂ８４、第１および第２カウント値記憶回路Ｂ９１，Ｂ９２、クロック監視回路Ｂ９５、およびオーバーフロー信号出力回路Ｂ９７により構成される。
【００３８】
乱数クロック発生回路Ｂ５１（ＯＳＣ１）は、乱数カウント用のクロックを発生させるためのもので、発生したクロックを出力するクロック出力部（ＯＵＴ）を備えている。この乱数クロック発生回路Ｂ５１は、例えば、７．１５９０９ＭＨｚのクロックを発生する水晶発振器により構成される。
【００３９】
乱数クロック反転回路Ｂ６１（ＩＣ１８）は、上記乱数クロック発生回路Ｂ５１から出力されるクロックを反転させ、これを反転クロックとして、後述する第１ラッチ信号出力回路Ｂ７１（ＩＣ１６）および第２ラッチ信号出力回路Ｂ７２（ＩＣ１７）へ出力するものである。具体的には、ＩＣ１８のうち、１Ｑ端子から出力される信号を反転した信号を反転信号として、反転クロック出力部である１Ｑ反転端子から出力するもので、クロックの立ち上がりエッジは反転クロックの立ち下がりエッジに、クロックの立ち下がりエッジは反転クロックの立ち上がりエッジにそれぞれ相当する。なお、この乱数クロック反転回路Ｂ６１は、ＮＯＴゲートなどのＩＣを用いて構成してもよい。
【００４０】
第１〜第４クロックカウント回路Ｂ８１，Ｂ８２，Ｂ８３，Ｂ８４は、クロックを入力する乱数クロック入力部（ＣＫ）と、計数したカウント値が出力されるカウント出力部（ＱＡ〜ＱＤ）をそれぞれ有している。この第１〜第４クロックカウント回路Ｂ８１，Ｂ８２，Ｂ８３，Ｂ８４は、図５に示すように、４ビットのインクリメントカウンタを４個（ＩＣ１からＩＣ４まで）カスケード接続した回路で構成され、乱数クロック発生回路Ｂ５１により発生したクロックの立ち上がりエッジで加算し、その加算結果を出力するための回路である。
【００４１】
乱数クロック発生回路Ｂ５１からのクロックの入力により、まず、第１クロックカウント回路Ｂ８１（ＩＣ１）において、４桁分の値（例えば、「０００１」や「００１１」）がカウントされる。「１１１１」までカウントされて、４桁分の値のカウントが終了すると、その都度、桁上がり信号がＩＣ１のＣＯ端子から第２クロックカウント回路Ｂ８２（ＩＣ２）のＥＮＴ端子へ出力される。第２クロックカウント回路Ｂ８２がカウントを開始するには、第１クロックカウント回路Ｂ８１からの当該桁上がり信号の入力が必要である。すなわち、ＩＣ２においては、この桁上がり信号と乱数クロック発生回路Ｂ５１からのクロック（ＣＫ端子に入力される）とが同時に入力されて始めて次の４桁分のカウントが開始される。
【００４２】
同様に、ＩＣ２において、４桁分の値（例えば、「０００１」や「００１１」）が「１１１１」までカウントされると、その都度、桁上がり信号がＩＣ２のＣＯ端子から第３クロックカウント回路Ｂ８３（ＩＣ３）のＥＮＴ端子へ出力される。第３クロックカウント回路Ｂ８３がカウントを開始するには、第２クロックカウント回路Ｂ８２からの当該桁上がり信号の入力が必要である。すなわち、ＩＣ３においては、この桁上がり信号と乱数クロック発生回路Ｂ５１からのクロック（ＣＫ端子に入力される）とが同時に入力されて始めて次の４桁分の値のカウントが開始される。
【００４３】
また、同様に、ＩＣ３において、４桁分の値（例えば、「０００１」や「００１１」）が「１１１１」までカウントされると、その都度、桁上がり信号がＩＣ３のＣＯ端子から第４クロックカウント回路Ｂ８４（ＩＣ４）のＥＮＴ端子へ出力される。第４クロックカウント回路Ｂ８４がカウントを開始するには、第３クロックカウント回路Ｂ８３からの当該桁上がり信号の入力が必要である。すなわち、ＩＣ４においては、この桁上がり信号と乱数クロック発生回路Ｂ５１からのクロック（ＣＫ端子に入力される）とが同時に入力されて始めて次の４桁分の値のカウントが開始される。
【００４４】
以上のようにして、クロックカウント回路Ｂ８１〜Ｂ８４により、１６ビットの２進数が生成されることとなっている。すなわち、１６桁の２進数のうち、第１クロックカウント回路Ｂ８１（ＩＣ１）が最下位の４桁、第２クロックカウント回路Ｂ８２（ＩＣ２）がその上の４桁、第３クロックカウント回路Ｂ８３（ＩＣ３）がさらにその上の４桁及び第４クロックカウント回路Ｂ８４（ＩＣ４）が最上位の４桁をそれぞれ担当している。
【００４５】
上記４つのクロックカウント回路Ｂ８１〜Ｂ８４により加算されているカウントは、各々のカウント出力部（ＱＡ、ＱＢ、ＱＣ及びＱＤ端子）を経て第１カウント値記憶回路Ｂ９１および第２カウント値記憶回路Ｂ９２へそれぞれ出力されて記憶される。なお、本実施の形態では、クロックカウント回路として加算式のインクリメントカウンタを使用しているが、他の実施の形態では、減算式のデクリメントカウンタを使用することとしてもよい。また、本実施の形態においては１６ビットの乱数（４ビット×４）を生成することとしているが、他の実施の形態においては、このビット数は１６ビットに限らず適宜変更することとしてもよい。
【００４６】
ラッチ信号出力回路Ｂ７１，Ｂ７２は、第１始動入賞具２４ａへの入賞に伴う乱数の取得に係る第１ラッチ信号出力回路Ｂ７１（ＩＣ１６）と、第２始動入賞具２４ｂへの入賞に伴う乱数の取得に係る第２ラッチ信号出力回路Ｂ７２（ＩＣ１７）とに分けられている。
【００４７】
第１ラッチ信号出力回路Ｂ７１（ＩＣ１６）には、上記乱数クロック反転回路Ｂ６１（ＩＣ１８）からの反転クロックが第１反転クロック入力部（１ＣＫ）を経て入力される。これとともに、第１始動入賞センサ５１からの第１始動信号が、バッファ（ＩＣ１３）を介して第１始動信号入力部（１Ｄ）に入力される。そして、第１ラッチ信号出力回路Ｂ７１は、この第１始動信号入力部（１Ｄ）を経て第１始動信号（ロー信号）が入力されたときは、この信号の立ち上がりエッジを、第１反転クロック入力部（１ＣＫ）から入力される反転クロックの立ち上がりエッジと同期するように遅延させて、第１ラッチ信号として第１ラッチ信号出力部（１Ｑ）を経て第１カウント値記憶回路Ｂ９１（ＩＣ５およびＩＣ６）へ出力する。
【００４８】
一方、第２ラッチ信号出力回路Ｂ７２（ＩＣ１７）には、前記乱数クロック反転回路Ｂ６１からの反転クロックが第２反転クロック入力部（２ＣＫ）に入力される。これとともに、前記第２始動入賞センサ５２からの第２始動入賞信号が第２始動信号入力部（２Ｄ）に入力される。そして、第２ラッチ信号出力回路Ｂ７２は、この第２始動信号入力部（２Ｄ）を経て第２始動信号（ロー信号）が入力されたときは、この信号の立ち上がりエッジを、反転クロック入力部から入力される反転クロックの立ち上がりエッジと同期するように遅延させて、第２ラッチ信号として第２ラッチ信号出力部（２Ｑ）を経て第２カウント値記憶回路Ｂ９２（ＩＣ７およびＩＣ８）へ出力する。
【００４９】
なお、上記第１及び第２始動信号は、いずれも後述するように入力回路部Ｂ４０等を介してメインコントロール部７３０にも入力され、乱数取得のために実行されるプログラムを開始させるタイミングとしても用いられることとなっている。
【００５０】
カウント値記憶回路Ｂ９１，Ｂ９２は、第１始動入賞具２４ａへの入賞に由来する乱数を一時的に記憶する第１カウント値記憶回路Ｂ９１と、第２始動入賞具２４ｂへの入賞に由来する乱数を一時的に記憶する第２カウント値記憶回路Ｂ９２とに分けられている。
【００５１】
第１カウント値記憶回路Ｂ９１は、クロックカウント回路Ｂ８１〜Ｂ８４によりカウントされたカウント値を、第１ラッチ信号出力回路Ｂ７１からの第１ラッチ信号に基いて（第１始動入賞センサ５１からの第１始動信号を受けて、第１ラッチ信号出力回路Ｂ７１からラッチ信号が出力されたときに）記憶するものである。一方、第２カウント値記憶回路Ｂ９２は、クロックカウント回路Ｂ８１〜Ｂ８４によりカウントされたカウント値を、第２ラッチ信号出力回路Ｂ７２からの第２ラッチ信号に基いて（第２始動入賞センサ５２からの第２始動信号を受けて、第２ラッチ信号出力回路Ｂ７２からラッチ信号が出力されたときに）記憶するものである。
【００５２】
第１カウント値記憶回路Ｂ９１は、図５に示すように、８ビットのＩＣ２個からなるレジスタ部（ＩＣ５及びＩＣ６）と、８ビットのＩＣ２個からなるバッファ部（ＩＣ９及びＩＣ１０）とから構成される。同様に、第２カウント値記憶回路Ｂ９２も、８ビットのＩＣ２個からなるレジスタ部（ＩＣ７及びＩＣ８）と、８ビットのＩＣ２個からなるバッファ部（ＩＣ１１及びＩＣ１２）とから構成される。
【００５３】
第１カウント値記憶回路Ｂ９１のレジスタ部のうち、ＩＣ５には、第１クロックカウント回路Ｂ８１（ＩＣ１）からの４桁のカウント値がＤ１端子からＤ４端子までを介して入力され、また、第２クロックカウント回路Ｂ８２（ＩＣ２）からの４桁のカウント値がＤ５端子からＤ８端子までを介して入力される。すなわち、ＩＣ５のＤ１端子〜Ｄ８端子まではカウント入力部として機能し、ＩＣ５には、これらを通じて第１始動入賞具２４ａに由来する１６ビットの２進数のカウント値のうち下８桁が入力される。
【００５４】
第１カウント値記憶回路Ｂ９１のレジスタ部のうち、ＩＣ６には、第３クロックカウント回路Ｂ８３（ＩＣ３）からの４桁のカウント値がＤ１端子からＤ４端子までを介して入力され、また、第４クロックカウント回路Ｂ８４（ＩＣ４）からの４桁のカウント値がＤ５端子からＤ８端子までを介して入力される。すなわち、ＩＣ６のＤ１端子〜Ｄ８端子まではカウント入力部として機能し、ＩＣ６には、これらを通じて第１始動入賞具２４ａに由来する１６ビットの２進数のカウント値のうち上８桁が入力される。
【００５５】
第２カウント値記憶回路Ｂ９２のレジスタ部のうち、ＩＣ７には、第１クロックカウント回路Ｂ８１（ＩＣ１）からの４桁のカウント値がＤ１端子からＤ４端子までを介して入力され、また、第２クロックカウント回路Ｂ８２（ＩＣ２）からの４桁のカウント値がＤ５端子からＤ８端子までを介して入力される。すなわち、ＩＣ７のＤ１端子〜Ｄ８端子まではカウント入力部として機能し、ＩＣ７には、これらを通じて第２始動入賞具２４ｂに由来する１６ビットの２進数のカウント値のうち下８桁が入力される。
【００５６】
第２カウント値記憶回路Ｂ９２のレジスタ部のうち、ＩＣ８には、第３クロックカウント回路Ｂ８３（ＩＣ３）からの４桁のカウント値がＤ１端子からＤ４端子までを介して入力され、また、第４クロックカウント回路Ｂ８４（ＩＣ４）からの４桁のカウント値がＤ５端子からＤ８端子までを介して入力される。すなわち、ＩＣ８のＤ１端子〜Ｄ８端子まではカウント入力部として機能し、ＩＣ８には、これらを通じて第２始動入賞具２４ｂに由来する１６ビットの２進数のカウント値のうちの上８桁が入力される。
【００５７】
第１カウント値記憶回路Ｂ９１のレジスタ部（ＩＣ５及びＩＣ６）におけるＣＬＯＣＫ端子には、第１ラッチ信号出力回路Ｂ７１からの第１ラッチ信号が入力される。すなわち、これらのＣＬＯＣＫ端子は、第１ラッチ信号入力部として機能している。この第１ラッチ信号入力部から入力される第１ラッチ信号がハイ信号となった立ち上がりエッジの時点でクロックカウント回路Ｂ８１〜Ｂ８４から入力されているカウント値が、レジスタ部に記憶されることとなる。
【００５８】
第２カウント値記憶回路Ｂ９２のレジスタ部（ＩＣ７及びＩＣ８）におけるＣＬＯＣＫ端子には、第２ラッチ信号出力回路Ｂ７２からの第２ラッチ信号が入力される。すなわち、これらのＣＬＯＣＫ端子は、第２ラッチ信号入力部として機能している。この第２ラッチ信号入力部から入力される第２ラッチ信号がハイ信号となった立ち上がりエッジの時点でクロックカウント回路Ｂ８１〜Ｂ８４から入力されているカウント値が、レジスタ部に記憶されることとなる。
【００５９】
第１カウント値記憶回路Ｂ９１のバッファ部（ＩＣ９及びＩＣ１０）におけるＧ１端子には、乱数取得のために実行されるプログラムに基いてメインコントロール部７３０の出力回路部Ｂ４５から出力される読込信号に応じて、第１カウント値記憶回路Ｂ９１に記憶された１６桁からなる１つのカウント値がＣＰＵ７３２へ出力される。すなわち、この読込信号入力部から入力される読込信号がロー信号となる立ち下がりエッジの時点で、レジスタ部（ＩＣ５およびＩＣ６）に記憶されている乱数が、Ｙ１端子〜Ｙ８端子をそれぞれ介してＣＰＵデータバスへ出力されるようになっている。
【００６０】
なお、第１カウント値記憶回路Ｂ９１から出力される乱数のうち、ＩＣ９を経由するものは、ＣＰＵ７３２に入力されて、１６桁の乱数のうちの下位８桁分として取り扱われることとなる。一方、第１カウント値記憶回路Ｂ９１から出力される乱数のうち、ＩＣ１０を経由するものは、ＣＰＵ７３２に入力されて、１６桁の乱数のうちの上位８桁分として取り扱われることとなる。
【００６１】
第２カウント値記憶回路Ｂ９２のバッファ部（ＩＣ１１及びＩＣ１２）における端子Ｇ１には、上記プログラムに基いてメインコントロール部７３０の出力回路部Ｂ４５から出力される読込信号に応じて、第２カウント値記憶回路Ｂ９２に記憶された１６桁からなる１つのカウント値がＣＰＵ７３２へ出力される。すなわち、読込信号入力部から入力される読込信号がロー信号となる立ち下がりエッジの時点で、レジスタ部（ＩＣ７およびＩＣ８）に記憶されている乱数が、Ｙ１端子〜Ｙ８端子をそれぞれ介してＣＰＵデータバスへ出力されるようになっている。
【００６２】
第２カウント値記憶回路Ｂ９２から出力される乱数のうち、ＩＣ１１を経由するものは、ＣＰＵ７３２に入力されて、１６桁の乱数のうちの下位８桁分として取り扱われることとなる。一方、第２カウント値記憶回路Ｂ９２から出力される乱数のうち、ＩＣ１２を経由するものは、ＣＰＵ７３２に入力されて、１６桁の乱数のうちの上位８桁分として取り扱われることとなる。
【００６３】
また、第４クロックカウント回路Ｂ８４（ＩＣ４）において、１６ビット分の乱数値のカウントが終了する毎に（全ビットの値が「１」になる毎に）、第４クロックカウント回路Ｂ８４からのカウント信号（例えばハイ信号）がＩＣ４のＣＯ端子からオーバーフロー信号出力回路Ｂ９７の１ＣＫ端子へ向けて出力される。このカウント信号は、再び第１クロックカウント回路Ｂ８１が乱数値のカウントを開始すると、出力が停止される（すなわち、ロー信号に切り換わる）。
【００６４】
一方、第１〜第４クロックカウント回路Ｂ８１〜Ｂ８４に何らかの不具合が発生した場合には、第１〜第４クロックカウント回路Ｂ８１〜Ｂ８４のうちの何れかにおいて正常に乱数値のカウントアップがなされず、ＩＣ４のＣＯ端子からオーバーフロー信号出力回路Ｂ９７の１ＣＫ端子へ向けて出力されるカウント信号は、ロー信号のままである。
【００６５】
オーバーフロー信号出力回路Ｂ９７は、第１〜第４クロックカウント回路Ｂ８１〜Ｂ８４がいずれも正常に動作して、１６ビット分の乱数値のカウントが終了する所定周期毎に第４クロックカウント回路Ｂ８４のＣＯ端子から出力されるハイ信号としてのカウント信号が入力されると、ＣＰＵ７３２に向けて１Ｑ端子からハイ信号としてのオーバーフロー信号（第２の異常信号）を出力する。これに対し、第１〜第４クロックカウント回路Ｂ８１〜Ｂ８４のうちいずれかに異常動作が生じたことで第４クロックカウント回路Ｂ８４のＣＯ端子から出力されるカウント信号がロー信号のままである場合には、オーバーフロー信号出力回路Ｂ９７は、ＣＰＵ７３２に向けて１Ｑ端子からロー信号としてのオーバーフロー信号を出力する。
【００６６】
そして、ＣＰＵ７３２は、後述する乱数監視処理において、当該オーバーフロー信号がハイ信号であることを検出すると、第１〜第４クロックカウント回路Ｂ８１〜Ｂ８４はいずれも正常に動作を行っているものと判断し、オーバーフロー信号出力回路Ｂ９７に向けて制御信号を出力して、オーバーフロー信号出力回路Ｂ９７から出力されるオーバーフロー信号をロー信号にリセットする。
【００６７】
一方、ＣＰＵ７３２は、後述する乱数監視処理において、オーバーフロー信号出力回路Ｂ９７から出力されるオーバーフロー信号がロー信号のままであることを検出した場合には、第１〜第４クロックカウント回路Ｂ８１〜Ｂ８４のうちのいずれかが異常動作を起こしているものと判断する。
【００６８】
上述したように、乱数クロック発生回路Ｂ５１により、約７ＭＨｚの乱数クロックが発生する。そして、クロックカウント回路Ｂ８１〜Ｂ８４が１６ビットの乱数を６５５３６個カウントしてカウント信号をオーバーフロー信号出力回路Ｂ９７に出力し、当該オーバーフロー信号出力回路Ｂ９７からオーバーフロー信号がＣＰＵ７３２に出力される周期は１０ｍｓ以下のオーダー（これは以下のように、概算される。すなわち、乱数クロック発生回路Ｂ５１による乱数クロック発生周期、約０．１４μｓに、正常に動作するクロックカウント回路Ｂ８１〜Ｂ８４がカウントアップする１６ビットのカウント値の個数（６５５３６個）を乗じれば、カウント信号の発生周期（ハイ信号としてのオーバーフロー信号の発生周期でもある）を算出することができる。）であるから、乱数クロック発生回路Ｂ５１が正常に動作していれば、この１０ｍｓ以下のオーダーの周期でハイ信号としてのオーバーフロー信号が必ず出力される。このため、１０ｍｓよりも大きい周期で、オーバーフロー信号出力回路Ｂ９７から出力されるオーバーフロー信号を監視すれば、乱数クロック発生回路Ｂ５１が正常に動作しているか否かを確実に検出することができる。
【００６９】
次に、乱数発生部７５０内のクロック監視回路Ｂ９５の拡大図である図６とともに、クロック監視回路Ｂ９５について説明する。クロック発生回路Ｂ５１の異常動作を監視するためのクロック監視回路Ｂ９５は、コンデンサＣ３およびＣ４と、ダイオードＤ１およびＤ２と、トランジスタＴＲ１等とから構成される。そして、コンデンサＣ３は、カップリングコンデンサとして乱数クロック反転回路Ｂ６１の１Ｑ端子に接続され、トランジスタＴＲ１のコレクタ側は、入力回路部Ｂ４０の３Ａ端子に接続されている。また、トランジスタＴＲ１のコレクタ側は、抵抗Ｒ６を介して電源Ｅの正極側にも接続されている。なお、ダイオードＤ１および抵抗Ｒ５はいずれも、ダイオードＤ１のカソード側を常に正電位に保持するためのものである。
【００７０】
コンデンサＣ３は、直流成分がカットされたクロック発生回路Ｂ５１からの周期的なパルス信号（クロック信号）だけをクロック監視回路Ｂ９５側に通過させる役割を有している。このため、クロック発生回路Ｂ５１に生じた何らかの不具合によりクロック発生回路Ｂ５１が動作停止（パルス発振停止）すると、クロック発生回路Ｂ５１からは時間変化のない一定のハイ信号もしくはロー信号が出力されることになり、クロック監視回路Ｂ９５の側にはクロック発生回路Ｂ５１からの出力信号が伝送されなくなる。すなわち、クロック発生回路Ｂ５１の動作状況に応じて、クロック監視回路Ｂ９５の側に入力される入力信号が変化する。
【００７１】
クロック監視回路Ｂ９５内に構成されている平滑回路部Ｂ９６は、クロック発生回路Ｂ５１から入力されるパルス信号を平滑化して常に所定以上の電圧（例えば５Ｖ以上）を出力するもので、コンデンサＣ３側をアノードにして接続されたダイオードＤ２と、当該ダイオードＤ２のカソードとアース間に接続された平滑コンデンサＣ４等とから構成される。このダイオードＤ２は、そのカソード側を常に正電位に保持するためのものである。また、平滑コンデンサＣ４は、ダイオードＤ２を通過したパルス信号を平滑化して常に所定以上の電圧を出力し、この出力電圧がベース電圧としてトランジスタＴＲ１に印加される。
【００７２】
トランジスタＴＲ１のコレクタ側は、入力回路部Ｂ４０の（ＩＣ１４）の３Ａ端子に接続され、また上述したように、この入力回路部Ｂ４０への回路から分岐する分岐線が抵抗Ｒ６を介して電源Ｅの正極側に接続されている。クロック発生回路Ｂ５１が正常にパルス信号を発振している状態では、平滑回路部Ｂ９６により平滑化された所定以上の出力電圧がトランジスタＴＲ１にベース電圧として印加される。トランジスタＴＲ１に所定のベース電圧（例えば５Ｖ）が印加されると、トランジスタＴＲ１のコレクタ側からエミッタ側（アース側）に向かってコレクタ電流Ｉｃが流れる。
【００７３】
このコレクタ電流Ｉｃは、電源Ｅから供給されるものであり、電源ＥからトランジスタＴＲ１のコレクタ側に電流が流れるときは、入力回路部Ｂ４０（ＩＣ１４）の側に向けて電流Ｉａは流れない。このとき、ＩＣ１４からＣＰＵ７３２に向けてクロック発生回路Ｂ５１の異常動作を示す異常信号（第１の異常信号）は出力されずに、クロック発生回路Ｂ５１の正常な動作を示すロー信号が出力される。制御部７４０はこのＩＣ１４からのロー信号を検出することでクロック発生回路Ｂ５１が正常に動作しているものと判断する。
【００７４】
一方、クロック発生回路Ｂ５１に異常動作が生じてパルス信号の発振停止の状態では、平滑回路部Ｂ９６からトランジスタＴＲ１に電圧が印加されず、ベース電圧はゼロであるので（所定値以下であるので）コレクタ電流Ｉｃは流れない。このため、電源Ｅからは入力回路部Ｂ４０（ＩＣ１４）の側に向けて電流Ｉａが流れる。そして、ＩＣ１４に電流Ｉａが流れると、ＩＣ１４からは異常信号としてのハイ信号が出力される。制御部７４０はこのＩＣ１４からのハイ信号を検出すると、クロック発生回路Ｂ５１に異常動作が発生したものと判断する。
【００７５】
このようにトランジスタＴＲ１は、電源Ｅから供給される電流をクロック監視回路Ｂ９５の側へ流すか、あるいはこの電流を遮断する、スイッチとしての役割を有し、パルス信号の発振停止によりＩＣ１４の側に電流Ｉａが流れたときには、ＩＣ１４からＣＰＵデータバスを介した異常信号をＣＰＵ７３２に出力することで、制御部７４０がクロック発生回路Ｂ５１の異常動作を判断することができる。
【００７６】
図７および図８はいずれもクロック発生回路Ｂ５１、クロック監視回路Ｂ９５および入力回路部Ｂ４０におけるそれぞれの信号波形の時間変化を示す波形図である。図７および図８で、Ｖａはクロック発生回路Ｂ５１から出力されクロック監視回路Ｂ９５に入力されるクロック信号（パルス信号）を示す。また、ＶｂはカップリングコンデンサＣ３を通過した入力信号のダイオードＤ１のカソード側出力を示す。
【００７７】
図７に示すように、クロック発生回路Ｂ５１はａの時点までは正常に動作してパルス信号がクロック監視回路Ｂ９５に向けて発振されるため、Ｖｂはクロック監視回路Ｂ９５への入力波形と同じパルス信号となる。
【００７８】
一方、クロック発生回路Ｂ５１からロー信号が出力されているａの時点でパルス信号の発振停止が起きて、これ以降クロック発生回路Ｂ５１から時間変化のない一定のロー信号が出力される状態では、パルス信号がコンデンサＣ３を通過せず、ダイオードＤ１のカソード側出力Ｖｂはゼロとなる。
【００７９】
Ｖｃは平滑回路部Ｂ９６により平滑化されたトランジスタＴＲ１のベース電圧を示しており、トランジスタＴＲ１はベース電圧ＶｃがＶ０以上（例えば５Ｖ以上）のときにコレクタ電流Ｉｃが流れるようになっている。図７に示すように、ａの時点まではクロック監視回路Ｂ９５へのパルス信号の入力により常にＶ０以上のベース電圧がトランジスタＴＲ１に印加されているため、電源ＥからトランジスタＴＲ１に向けてコレクタ電流Ｉｃが流れる。これに対しａの時点以降では、パルス信号がコンデンサＣ３を通過せず、ダイオードＤ１のカソード側にパルス信号が出力されないため、トランジスタＴＲ１のベース電圧ＶｃはＶ０以下となってコレクタ電流Ｉｃは流れない。
【００８０】
上述したように、電源ＥからトランジスタＴＲ１に向けてコレクタ電流Ｉｃが流れないときは、電源ＥからＩＣ１４の側に向けて電流が流れ、ＩＣ１４からＣＰＵ７３２に向けて異常信号を出力するようになっている。図７に示すように、この異常信号Ｖｄは、トランジスタＴＲ１にＶ０以上のベース電圧が生じるａの時点までは出力されない（ロー信号が出力される）。一方、トランジスタＴＲ１のベース電圧がＶ０以下となるａの時点以降において、異常信号Ｖｄが出力される（ハイ信号が出力される）。
【００８１】
そして、制御部７４０がこの異常信号Ｖｄの出力を検出すると、制御部７４０はクロック発生回路Ｂ５１に異常動作が発生したものと判断して制御信号を出力することにより、エラー表示装置６１の第１エラー表示部６１ａの点灯と、スピーカ４５による放音とを行わせてクロック発生回路Ｂ５１の異常動作を報知させることができる。
【００８２】
一方、図８に示すように、クロック発生回路Ｂ５１からハイ信号が出力されているｂの時点でパルス信号の発振停止が起きて、これ以降クロック発生回路Ｂ５１から時間変化が無い一定のハイ信号が出力されるような場合も同様であり、異常信号Ｖｄは、トランジスタＴＲ１にＶ０以上のベース電圧が生じるｂの時点までは出力されない（ロー信号が出力される）。一方、トランジスタＴＲ１のベース電圧がＶ０以下となるｂの時点以降において、異常信号Ｖｄは出力される（ハイ信号が出力される）。
【００８３】
以上のように、クロック発生回路Ｂ５１の動作状態に応じて入力回路部Ｂ４０から出力される異常信号Ｖｄを制御部７４０が検出することで、クロック発生回路Ｂ５１が正常に動作しているか否かを制御部７４０が判断することが可能となる。
【実施例１】
【００８４】
次に、実際の遊技における乱数の取得、利用およびその監視の手順についての第１の実施の形態を、図９から図１５までのフローチャートを参照しつつ説明する。なお、図１０および図１１に示すフローチャートは、丸囲みＡの部分同士が繋がって１つのフローチャートを構成し、図１２および図１３に示すフローチャートは、丸囲みＢの部分同士が繋がって１つのフローチャートを構成している。
【００８５】
パチンコ機ＰＭの電源が投入されると、必要なパラメータの初期化等が行われた後、図９に示すメインルーチンに従って遊技の処理が実行される。このメインルーチンにおいて、まず通常遊技処理サブルーチンＲ１が図１０及び図１１に示すフローチャートに従って実行される。通常遊技処理サブルーチンＲ１においては、ステップＳ１００において、各入賞具２４ａ，２４ｂ，２５，２６への打球の入賞がチェックされる。
【００８６】
ここで、ＣＰＵ７３２による始動入賞センサ５１，５２からの始動信号の検出周期は、所定の周期に設定されている。そして、ある検出周期において始動信号がロー信号であることが検出され、且つ、その次の検出周期及びさらにその次の検出周期と２回連続でハイ信号が検出された場合にのみ有効な入賞と判定される。
【００８７】
ステップＳ１１０においては、第１始動入賞具２４ａへの入賞があったか否かが判断される。ここで、入賞がなかったと判断された場合、もしくは入賞はあったものの既に保留球数が４個に達している場合には、図１１のステップＳ１８０に進む。一方、保留球数が４個未満で、且つ、入賞があったと判断された場合には、保留球数を１加算した上で、ステップＳ１２０に進む。
【００８８】
ステップＳ１２０においては、出力回路部Ｂ４５から、１６ビットの乱数のうち上位８ビット分に対する第１読込信号が出力される。そして、その上位８ビット分の第１読込信号が、第１カウント値記憶回路Ｂ９１の第１読込信号入力部（ＩＣ１０のＧ１端子）に入力される。そして、当該入賞に基く第１ラッチ信号の入力により、第１カウント値記憶回路Ｂ９１のレジスタ部（ＩＣ６）に記憶されたカウント値が、バッファ部（ＩＣ１０）の第１乱数出力部（Ｙ１端子〜Ｙ８端子）から出力される。そして、ステップＳ１３０に進む。
【００８９】
ステップＳ１３０においては、上記の段階で出力されたカウント値は、ＣＰＵデータバスを経由して、入力回路部Ｂ４０の上位乱数読込部からメインコントロール部７３０へ入力される。そして、ステップＳ１４０に進む。ステップＳ１４０においては、上記の段階で入力されたカウント値は、１６ビットの乱数のうちの上位８ビット分として、ＲＡＭ７３４に格納される。そして、ステップＳ１５０に進む。
【００９０】
ステップＳ１５０においては、出力回路部Ｂ４５の第１読込信号出力部から、１６ビットの乱数のうち下位８ビット分に対する第１読込信号が出力される。そして、その下位８ビット分の第１読込信号が、第１カウント値記憶回路Ｂ９１の第１読込信号入力部（ＩＣ９のＧ１端子）に入力される。そして、当該入賞に基く第１ラッチ信号の入力により第１カウント値記憶回路Ｂ９１のレジスタ部（ＩＣ５）に記憶されたカウント値が、バッファ部（ＩＣ９）の第１乱数出力部（Ｙ１端子〜Ｙ８端子）から出力される。そして、ステップＳ１６０に進む。
【００９１】
ステップＳ１６０においては、上記の段階で出力されたカウント値は、ＣＰＵデータバスを経由して、入力回路部Ｂ４０の下位乱数読込部からメインコントロール部７３０へ入力される。そして、ステップＳ１７０に進む。ステップＳ１７０においては、上記の段階で入力されたカウント値は、１６ビットの乱数のうちの下位８ビット分として、ＲＡＭ７３４に格納される。そして、先のステップＳ１４０で格納された上位８ビット分と合わせて、１６ビットの乱数として取り扱われることとなる。そして、図１１のステップＳ１８０に進む。
【００９２】
図１１のステップＳ１８０においては、第２始動入賞具２４ｂへの入賞があったか否かが判断される。ここで、入賞がなかったと判断された場合、もしくは入賞はあったものの既に保留球数が４個に達している場合には、ステップＳ２５０に進む。一方、保留球数が４個未満で、且つ、入賞があったと判断された場合には、保留球数を１加算した上で、ステップＳ１９０に進む。
【００９３】
ステップＳ１９０においては、出力回路部Ｂ４５の第２読込信号出力部より、１６ビットの乱数のうち上位８ビット分に対する第２読込信号が出力される。そして、その上位８ビット分の第２読込信号が、第２カウント値記憶回路Ｂ９２の第２読込信号入力部（ＩＣ１２のＧ１端子）に入力される。そして、当該入賞に基く第２ラッチ信号の入力により第２カウント値記憶回路Ｂ９２のレジスタ部（ＩＣ８）に記憶されたカウント値が、バッファ部（ＩＣ１２）の第２乱数出力部（Ｙ１端子〜Ｙ８端子）から出力される。そして、ステップＳ２００に進む。
【００９４】
ステップＳ２００においては、上記の段階で出力されたカウント値は、ＣＰＵデータバスを経由して、入力回路部Ｂ４０の上位乱数読込部からメインコントロール部７３０へ入力される。そして、ステップＳ２１０に進む。ステップＳ２１０においては、上記の段階で入力されたカウント値は、１６ビットの乱数のうちの上位８ビット分として、ＲＡＭ７３４に格納される。そして、ステップＳ２２０に進む。
【００９５】
ステップＳ２２０においては、出力回路部Ｂ４５の第２読込信号出力部から、１６ビットの乱数のうち下位８ビット分に対する第２読込信号が出力される。そして、その下位８ビット分の第２読込信号が、第２カウント値記憶回路Ｂ９２の第２読込信号入力部（ＩＣ１１のＧ１端子）に入力される。そして、当該入賞に基く第２ラッチ信号の入力により第２カウント値記憶回路Ｂ９２のレジスタ部（ＩＣ７）に記憶されたカウント値が、バッファ部（ＩＣ１１）の第２乱数出力部（Ｙ１端子〜Ｙ８端子）から出力される。そして、ステップＳ２３０に進む。
【００９６】
ステップＳ２３０においては、上記の段階で出力されたカウント値は、ＣＰＵデータバスを経由して、入力回路部Ｂ４０の下位乱数読込部からメインコントロール部７３０へ入力される。そして、ステップＳ２４０に進む。ステップＳ２４０においては、上記の段階で入力されたカウント値は、１６ビットの乱数のうちの下位８ビット分として、ＲＡＭ７３４に格納される。そして、先のステップＳ２１０で格納された上位８ビット分と合わせて、１６ビットの乱数として取り扱われることとなる。そして、ステップＳ２５０に進む。
【００９７】
ステップＳ２５０においては、特別図柄の決定に用いるための各種のソフトウェア乱数が取得され、これらもＲＡＭ７３４に保存される。そして、図９に示すメインルーチンへ戻る。図９に示すメインルーチンにおいては、乱数監視処理サブルーチンＲ２が、図１２に示すフローチャートに従って実行される。
【００９８】
乱数監視処理サブルーチンＲ２においては、まず、図１２のステップＳ３００において、第１始動入賞具２４ａへの入賞があったか否かが判断される。このとき、第１始動入賞具２４ａへの入賞があったと判断された場合には、続くステップＳ３１０において、制御部７４０により入力回路部Ｂ４０から異常信号が出力されているか否かを判断する。
【００９９】
ここで、異常信号が出力されていないものと判断された場合には、ステップＳ３３０において第２始動入賞具２４ｂへの入賞があったか否かが判断される。一方、ステップＳ３１０において異常信号が出力されているものと判断された場合には、ステップＳ３２０において第１報知判定フラグがセットされた後、ステップＳ３３０において第２始動入賞具２４ｂへの入賞があったか否かが判断される。また、ステップＳ３００において、第１始動入賞具２４ａへの入賞がなかったものと判断された場合には、直ちにステップＳ３３０における第２始動入賞具２４ｂへの入賞の判定がなされる。
【０１００】
ステップＳ３３０における第２始動入賞具２４ｂへの入賞の判定の結果、第２始動入賞具２４ｂへの入賞があったと判断された場合には、続くステップＳ３４０において、制御部７４０により入力回路部Ｂ４０から異常信号が出力されているか否かを判断する。
【０１０１】
このとき、異常信号が出力されていないものと判断された場合には、続くステップＳ３６０において、オーバーフロー信号が、ハイ信号であるか、あるいはロー信号であるかが検出される。一方、ステップＳ３４０において異常信号が出力されているものと判断された場合には、ステップＳ３５０において第１報知判定フラグがセットされた後、ステップＳ３６０においてオーバーフロー信号が、ハイ信号であるか、あるいはロー信号であるかが検出される。また、ステップＳ３３０において、第２始動入賞具２４ｂへの入賞がなかったものと判断された場合には、直ちにステップＳ３６０におけるオーバーフロー信号の検出がなされる。
【０１０２】
ステップＳ３６０において、ＣＰＵ７３２が、オーバーフロー信号がハイ信号であることを検出したときは、第１〜第４クロックカウント回路Ｂ８１〜Ｂ８４はいずれも正常な動作を行っているものと判断され、続くステップＳ３７０にて、ＣＰＵ７３２からオーバーフロー信号出力回路Ｂ９７に向けて出力される制御信号により、オーバーフロー信号出力回路Ｂ９７から出力されていたハイ信号がロー信号にリセットされる。その後、図１４に示す報知判定処理に移行する。
【０１０３】
このように、ＣＰＵ７３２からの制御により、オーバーフロー信号出力回路Ｂ９７からのハイ信号としてのオーバーフロー信号をロー信号に変更することで、ＣＰＵ７３２による次の監視に対する準備となる。すなわち、次の監視において、第１〜第４クロックカウント回路Ｂ８１〜Ｂ８４がいずれも正常な動作を行っているならば、オーバーフロー信号出力回路Ｂ９７から再びハイ信号が出力され、第１〜第４クロックカウント回路Ｂ８１〜Ｂ８４のうちのいずれかに不具合が生じているならば、ロー信号としてのオーバーフロー信号が出力されたままであるので、監視毎に第１〜第４クロックカウント回路Ｂ８１〜Ｂ８４の動作チェックが可能となる。
【０１０４】
一方、ステップＳ３６０において、ＣＰＵ７３２が、オーバーフロー信号がロー信号のままであることを検出したときは、第１〜第４クロックカウント回路Ｂ８１〜Ｂ８４のうちのいずれかにおいて故障が生じているものと判断され、ステップＳ３８０において第２報知判定フラグがセットされた後、図１４に示す報知判定処理に移行する。
【０１０５】
報知判定処理においては、まず、ステップＳ４００において、第１報知判定フラグまたは第２報知判定フラグがセットされているかが判断される。このとき、第１報知判定フラグまたは第２報知判定フラグがいずれもセットされていないものと判定された場合には、メインルーチンへ戻る。一方、第１報知判定フラグまたは第２報知判定フラグがセットされているものと判断された場合には、先のステップＳ１７０においてＲＡＭ７３４に格納されたカウント値がＣＰＵ７３２に読み込まれる（ステップＳ４１０）。そして、続くステップＳ４２０において、当たり判定手段Ｂ３７により、ＣＰＵ７３２に読み込まれたカウント値が当たり乱数であるか、それともハズレ乱数であるかが判定される。具体的には、当該カウント値とＲＯＭ７３３内の当たり判定テーブルＢ３８におけるデータとを参照して、対応する判定結果を取得する。
【０１０６】
このとき、当たり判定手段Ｂ３７により、当該カウント値がハズレ乱数であることが判定された場合には、ステップＳ４３０において制御部７４０がエラー表示装置６１に制御信号を出力してエラー表示を行わせ、また、スピーカ４５に制御信号を出力して警告音を発生させる。ここで、第１報知判定フラグがセットされている場合には、第１エラー表示部６１ａが点灯して乱数クロック発生回路Ｂ５１の異常動作が示され、第２報知判定フラグがセットされている場合には、第２エラー表示部６１ｂが点灯して第１〜第４クロックカウント回路Ｂ８１〜Ｂ８４の異常動作が示される。
【０１０７】
そして、続くステップＳ４４０において、制御部７４０から出力される制御信号に基いてパチンコ機ＰＭの動作が停止し、遊技不可の状態となる。そして、パチンコ機ＰＭの動作停止を解除するための図示しないリセットボタンの操作等を解除条件として（ステップＳ４５０）、第１報知判定フラグおよび第２報知判定フラグのリセットがなされ（ステップＳ４６０）、メインルーチンへ戻る。
【０１０８】
一方、ステップＳ４２０において、当たり判定手段Ｂ３７により、カウント値が当たり乱数であることが判定された場合には、ステップＳ４７０において制御部７４０がエラー表示装置６１に制御信号を出力してエラー表示を行わせ、また、スピーカ４５に制御信号を出力して警告音を発生させる。ここで、第１報知判定フラグがセットされている場合には、第１エラー表示部６１ａが点灯して乱数クロック発生回路Ｂ５１の異常動作が示され、第２報知判定フラグがセットされている場合には、第２エラー表示部６１ｂが点灯して第１〜第４クロックカウント回路Ｂ８１〜Ｂ８４の異常動作が示される。しかしながら、この場合には、上記のようにエラー表示や警告音を発生だけを行い、パチンコ機ＰＭの動作を停止させずに、メインルーチンへ戻る。
【０１０９】
図９に示すメインルーチンにおいては、乱数監視処理に引き続き図柄変動処理サブルーチンＲ３が、図１５に示すフローチャートに従って実行される。
【０１１０】
図柄変動処理サブルーチンＲ３においては、まず、図１５のステップＳ５００において、保留球数が１以上あるか否かが判断される。保留球数が０の場合には、図柄の変動処理は実行されず、図９に示すメインルーチンへ戻る。一方、保留球数が１以上の場合には、ステップＳ５１０に進む。ステップＳ５１０においては、保留球数から１が減算される。そして、ステップＳ５２０に進む。
【０１１１】
ステップＳ５２０においては、先の通常遊技処理サブルーチンＲ１においてＲＡＭ７３４に記憶された１６ビットの乱数（最大４個）のうち、最先に記憶されたものがＲＡＭ７３４上の当該記憶領域から作業用の記憶領域へ読み込まれる。そして、当該記憶領域からは、この乱数は削除される。そして、ステップＳ５３０に進む。ステップＳ５３０においては、上記段階で作業用の記憶領域へ読み込まれた乱数が、図柄データテーブルＢ３６における図柄データと比較されることで、当選か否かが判定される。当選でない場合には、ステップＳ５５０に進む。一方、当選の場合には、ステップＳ５４０に進む。
【０１１２】
ステップＳ５４０においては、特別遊技フラグがセットされる。そして、ステップＳ５５０に進む。ステップＳ５５０においては、先の通常遊技処理サブルーチンＲ１のステップＳ２５０において取得されたソフトウェア乱数を用いて当選の有無に応じた特別図柄の種類が決定された上で、当該特別図柄を最終的に表示するような変動表示が遊技盤２０上の図柄表示装置２８にて実行される。そして、図９に示すメインルーチンへ戻る。
【０１１３】
図９に示すメインルーチンにおいては、次に、特別遊技処理サブルーチンＲ４が実行される。特別遊技処理サブルーチンＲ４においては、先の図柄変動処理サブルーチンＲ３のステップＳ５４０において特別遊技フラグがセットされている場合には、特別遊技、すなわち大当たり遊技が実行される。そして、大当たり遊技の終了後、特別遊技フラグをクリアしてから、メインルーチンへ戻ることとなっている。一方、特別遊技フラグがセットされていない場合には、直ちにメインルーチンへ戻ることとなっている。
【０１１４】
そして、メインルーチンにおいては、上述のＲ１〜Ｒ４のサブルーチンが繰り返されることで、遊技が継続されることとなっている。
【０１１５】
以上のように、第１の実施の形態においては、乱数クロック発生手段もしくは乱数カウント手段における異常動作の発生を判別することができる。そして、これらに異常動作が発生した場合に、これに気付かないまま遊技が続行されることはなく、遊技ホール側もしくは遊技者側に損害が生じてしまうのを防止することができる。
【実施例２】
【０１１６】
ここで、本発明に係る遊技機の第２の実施の形態について図９乃至図１３および図１６乃至図１７を参照して説明する。本実施例においては、第１の実施の形態と相違する部分を中心に簡潔に説明する。なお、図１６は乱数監視処理サブルーチンにおける報知判定処理を示した図で、図１７は通常遊技処理サブルーチンにおけるエラー用処理を示した図である。
【０１１７】
本実施の形態においては、報知判定処理が図１６に示すような流れに従って実行され、ステップＳ９００において、直前の乱数監視処理で第１報知判定フラグまたは第２報知判定フラグがセットされているかが判断される。このとき、第１報知判定フラグまたは第２報知判定フラグがいずれもセットされていないものと判定された場合には、直ちにメインルーチンへ戻る。一方、第１報知判定フラグまたは第２報知判定フラグがセットされているものと判断された場合には、続くステップＳ９１０において予備フラグがセットされた後、メインルーチンへ戻る。
【０１１８】
メインルーチンにおいては、図柄変動処理サブルーチンＲ３、特別遊技処理サブルーチンＲ４が続けて実行された後、再び通常遊技処理サブルーチンＲ１が実行される。
【０１１９】
本実施の形態では、図１０に示す通常遊技処理サブルーチンＲ１のステップＳ１１０において、第１始動入賞具２４ａへの入賞があったと判断された場合には、ステップＳ１７０で１６ビットの乱数のうちの下位８ビット分がＲＡＭ７３４に格納された後、鎖線で示すようにエラー用処理サブルーチンに移行する。図１６に示すように、エラー用処理サブルーチンにおいては、ステップＳ８００において、報知判定処理で予備フラグがセットされているか否かが判断される。ここで、予備フラグがセットされていないものと判断された場合には、図１１のステップＳ１８０に進み、以降において通常遊技処理が続行される。
【０１２０】
一方、ステップＳ１１０において、第１始動入賞具２４ａへの入賞がなかったと判断された場合には、図１１のステップＳ１８０に進み、以降において通常遊技処理が続行される。
【０１２１】
ステップＳ１８０においては、第２始動入賞具２４ｂへの入賞があったと判断された場合には、ステップＳ２４０で１６ビットの乱数のうちの下位８ビット分がＲＡＭ７３４に格納された後、鎖線で示すように再びエラー用処理サブルーチンに移行する。図１６に示すように、エラー用処理サブルーチンにおいては、ステップＳ８００において、報知判定処理で予備フラグがセットされているか否かが判断される。ここで、予備フラグがセットされていないものと判断された場合には、ステップＳ２５０において、特別図柄の決定に用いるための各種のソフトウェア乱数が取得され、これらがＲＡＭ７３４に保存される。そして、図９に示すメインルーチンへ戻る。図９に示すメインルーチンにおいては、乱数監視処理サブルーチンＲ２が、図１２に示すフローチャートに従って実行される。
【０１２２】
一方、ステップＳ１８０において、第２始動入賞具２４ｂへの入賞がなかったと判断された場合には、ステップＳ２５０に進む。ステップＳ２５０においては、特別図柄の決定に用いるための各種のソフトウェア乱数が取得され、これらがＲＡＭ７３４に保存された後、図９に示すメインルーチンへ戻り、乱数監視処理サブルーチンＲ２が図１２に示すフローチャートに従って実行される。
【０１２３】
図１７におけるステップＳ１２００において、先の報知判定処理において予備フラグがセットされているものと判断された場合には、ステップＳ１２１０において、当たり判定手段Ｂ３７により、ＣＰＵ７３２に読み込まれたカウント値が当たり乱数であるか、それともハズレ乱数であるかが判定される。具体的には、当該カウント値とＲＯＭ７３３内の当たり判定テーブルＢ３８におけるデータとを参照して、対応する判定結果を取得する。
【０１２４】
このとき、当たり判定手段Ｂ３７により、当該カウント値がハズレ乱数であることが判定された場合には、ステップＳ１２２０において制御部７４０がエラー表示装置６１に制御信号を出力してエラー表示を行わせ、また、スピーカ４５に制御信号を出力して警告音を発生させる。ここで、第１報知判定フラグがセットされている場合には、第１エラー表示部６１ａが点灯して乱数クロック発生回路Ｂ５１の異常動作が示され、第２報知判定フラグがセットされている場合には、第２エラー表示部６１ｂが点灯して第１〜第４クロックカウント回路Ｂ８１〜Ｂ８４の異常動作が示される。
【０１２５】
そして、続くステップＳ１２３０において、制御部７４０から出力される制御信号に基いてパチンコ機ＰＭの動作が停止し、遊技不可の状態となる。そして、パチンコ機ＰＭの動作停止を解除するための図示しないリセットボタンの操作等を解除条件として（ステップＳ１２４０）、予備フラグのリセット（ステップＳ１２５０）と、第１報知判定フラグおよび第２報知判定フラグのリセットがなされ（ステップＳ１２６０）、メインルーチンへ戻る。
【０１２６】
一方、ステップＳ１２１０において、当たり判定手段Ｂ３７により、カウント値が当たり乱数であることが判定された場合には、ステップＳ１２７０において制御部７４０がエラー表示装置６１に制御信号を出力してエラー表示を行わせ、また、スピーカ４５に制御信号を出力して警告音を発生させる。ここで、第１報知判定フラグがセットされている場合には、第１エラー表示部６１ａが点灯して乱数クロック発生回路Ｂ５１の異常動作が示され、第２報知判定フラグがセットされている場合には、第２エラー表示部６１ｂが点灯して第１〜第４クロックカウント回路Ｂ８１〜Ｂ８４の異常動作が示される。しかしながら、この場合には、上記のようにエラー表示や警告音を発生だけを行い、パチンコ機ＰＭの動作を停止させずに、メインルーチンへ戻る。
【０１２７】
以上のように、第２の実施の形態においては、乱数クロック発生手段もしくは乱数カウント手段における異常動作の発生を判別することができる上、明らかに乱数クロック発生手段もしくは乱数カウント手段において異常動作が発生したと認められた後において乱数が取得されるため、この取得された乱数が、乱数クロック発生手段もしくは乱数カウント手段の異常動作によって生成されたものであることを判断することができる。
【０１２８】
なお、これまで本発明の好ましい実施形態について説明してきたが、本発明の範囲は上述した実施形態に必ずしも限定されるものではない。例えば、上記の実施例では、クロック発生回路Ｂ５１の発振停止に基いて異常信号Ｖｄがロー信号からハイ信号に切り換わるように構成され、ハイ信号が検出されたときに、乱数クロック発生回路Ｂ５１の正常な異常動作を判断したが、これとは逆に、クロック発生回路Ｂ５１の発振停止に基いて異常信号Ｖｄがハイ信号からロー信号に切り換わるように構成して、ロー信号が検出されたときに乱数クロック発生回路Ｂ５１の異常動作を判断し、クロック発生回路Ｂ５１の異常動作を示す所定の報知と遊技の停止を行うようにしてもよい。
【０１２９】
また、入力回路部Ｂ４０から出力される異常信号を、乱数クロック発生回路Ｂ５１の動作情報として例えばＲＡＭ７３４に入力して記憶させ、制御部７４０がＲＡＭ７３４に記憶された当該動作情報を監視することで、乱数クロック発生回路Ｂ５１が正常に動作しているか否かを検出できるように構成してもよい。
【０１３０】
このような構成によれば、入力回路部Ｂ４０から出力される異常信号がロー信号（逆にハイ信号としてもよい）としてＲＡＭ７３４に入力されたときには、ＲＡＭ７３４に例えばオフ情報としての動作情報が記憶されるようになっており、制御部７４０による監視によりＲＡＭ７３４内のオフ情報が読み込まれた場合（ＲＡＭ７３４にオン情報としての動作情報が記憶されるようにして、このオン情報を読み込むようにしてもよい。）、乱数クロック発生回路Ｂ５１は正常に動作しているものと判断する。
【０１３１】
一方、乱数クロック発生回路Ｂ５１において異常動作が生じると、ハイ信号としての異常が出力され、ＲＡＭ７３４にはオン情報としての動作情報が記憶される。このとき、制御部７４０がＲＡＭ７３４内のオン情報を読み込むことで、乱数クロック発生回路Ｂ５１の異常動作を判断することができる（ロー信号が出力されたときにオン情報としてＲＡＭ７３４に記憶して、このオン情報を制御部７４０が読み込んで異常動作を判断するようにしてもよい）。
【０１３２】
また、上記の実施例では、第４クロックカウント回路Ｂ８４からのカウント信号の出力に基いてオーバーフロー信号がロー信号からハイ信号に切り換わるように構成され、ハイ信号が検出されたときに、第１〜第４クロックカウント回路Ｂ８１〜Ｂ８４の正常な動作を判断し、ロー信号が検出されたときは、第１〜第４クロックカウント回路Ｂ８１〜Ｂ８４のうちのいずれかにおける異常動作を判断したが、これとは逆に、カウント信号の出力に基いてハイ信号からロー信号に切り換わるように構成して、ロー信号が検出されたときに、第１〜第４クロックカウント回路Ｂ８１〜Ｂ８４の正常な動作を判断し、ハイ信号が検出されたときは、第１〜第４クロックカウント回路Ｂ８１〜Ｂ８４のうちのいずれがにおける異常動作を判断するようにしてもよい。
【０１３３】
さらに、第４クロックカウント回路Ｂ８４の桁上がり信号出力部（ＣＯ端子）から出力されるカウント信号は、１６ビットのカウントが終了する毎に、オーバーフロー信号出力回路Ｂ９７へ出力されるように構成されていたが、例えば、第１クロックカウント回路Ｂ８１のカウント出力部ＱＣとＱＤとの間にカウント信号出力端子を設け、当該カウント信号出力端子からカウント信号が出力するように構成してもよい。このような構成によれば、第１クロックカウント回路Ｂ８１のカウント出力部ＱＣからカウントが出力される毎に、カウント信号が異常信号出力手段に出力される。そして、異常信号監視手段が異常信号出力手段からハイ信号（もしくはロー信号）としての異常信号が出力されているか否かを監視することで、第１〜第４クロックカウント回路Ｂ８１〜Ｂ８４のうちのいずれかの異常動作を検出することができる。
【０１３４】
また、オーバーフロー信号出力回路Ｂ９７から出力されるオーバーフロー信号を、第１〜第４クロックカウント回路Ｂ８１〜Ｂ８４の動作情報として例えばＲＡＭ７３４に入力して記憶させ、ＣＰＵ７３２がＲＡＭ７３４に記憶された当該動作情報を監視することで第１〜第４クロックカウント回路Ｂ８１〜Ｂ８４がいずれも正常に動作しているか否かを検出できるように構成してもよい。
【０１３５】
このような構成によれば、オーバーフロー信号出力回路Ｂ９７から出力されるオーバーフロー信号がハイ信号としてＲＡＭ７３４に入力されたときには(カウント回路からのカウント信号を直接ＲＡＭ７３４に入力して動作情報を記憶するようにしてもよい。)、ＲＡＭ７３４に例えばオン情報としての動作情報が記憶され、ＣＰＵ７３２がＲＡＭ７３４内のオン情報を読み込むと（ＲＡＭ７３４にオフ情報としての動作情報が記憶されるようにして、このオフ情報を読み込むようにしてもよい。）、第１〜第４クロックカウント回路Ｂ８１〜Ｂ８４がいずれも正常に動作しているものと判断する。そして、ＣＰＵ７３２はＲＡＭ７３４内のオン情報をオフ情報に書き換えるようになっている（オフ情報として記憶された場合はオン情報に書き換えられる）。
【０１３６】
一方、第１〜第４クロックカウント回路Ｂ８１〜Ｂ８４のうちいずれかにおいて異常動作が生じると、オーバーフロー信号はロー信号として出力され、ＲＡＭ７３４にはオフ情報としての動作情報が記憶される。このとき、ＣＰＵ７３２がＲＡＭ７３４内のオフ情報を読み込むことで、第１〜第４クロックカウント回路Ｂ８１〜Ｂ８４のうちのいずれかにおける異常動作を判断することができる（ロー信号が出力されたときにオン情報としてＲＡＭ７３４に記憶して、このオン情報をＣＰＵ７３２が読み込んで異常動作を判断するようにしてもよい）。
【０１３７】
また、上記の実施例においては、パチンコ機ＰＭを例に乱数発生部を有する遊技機の説明を行ったが、パチンコ機ＰＭは遊技機の一例であって、当該遊技機はパチンコ機に限られずスロットマシンであってもよい。この場合、乱数抽出手段による抽出結果に基いて複数種類の図柄を表示させる図柄表示装置は、例えば、モータ駆動により回転可能な複数個の回胴リールを有した回胴リール装置等で構成される。
【図面の簡単な説明】
【０１３８】
【図１】本発明に係る遊技機の遊技盤の正面図である。
【図２】本発明に係る遊技機の内部構造を表した図である。
【図３】上記遊技機に設けられている制御システムの概略を表したブロック図である。
【図４】上記遊技機に設けられている遊技機の制御に係る部分と乱数の発生に係る部分を表したブロック図である。
【図５】上記遊技機における乱数発生部を表す回路図である。
【図６】上記乱数発生部におけるクロック監視回路の拡大図である。
【図７】上記乱数発生部において生成する信号をタイミングチャートで示した図である。
【図８】上記乱数発生部において生成する信号をタイミングチャートで示した図である。
【図９】上記遊技機における図柄抽選用乱数の取得及び利用の手順におけるメインルーチンを示した図である。
【図１０】上記遊技機における図柄抽選用乱数の取得及び利用の手順における通常遊技処理サブルーチンの一部を示した図である。
【図１１】上記遊技機における図柄抽選用乱数の取得及び利用の手順における通常遊技処理サブルーチンの一部を示した図である。
【図１２】上記遊技機における図柄抽選用乱数の取得及び利用の手順における乱数監視処理サブルーチンの一部を示した図である。
【図１３】上記遊技機における図柄抽選用乱数の取得及び利用の手順における乱数監視処理サブルーチンの一部を示した図である。
【図１４】上記乱数監視処理サブルーチンにおける報知判定処理を示した図である。
【図１５】上記遊技機における図柄抽選用乱数の取得及び利用の手順における図柄変動処理サブルーチンを示した図である。
【図１６】第２の実施の形態における乱数監視処理サブルーチン内の報知判定処理を示した図である。
【図１７】第２の実施の形態における通常遊技処理サブルーチン内のエラー用処理を示した図である。
【符号の説明】
【０１３９】
２８      図柄表示装置
４５      スピーカ（報知手段）
６１      エラー表示装置（報知手段）
６１ａ    第１エラー表示部（報知手段）
６１ｂ    第２エラー表示部（報知手段）
７３２    ＣＰＵ（乱数抽出手段）
７４０    制御部（異常信号監視手段）
７５０    乱数発生部
Ｂ３５    図柄抽選手段（乱数抽出手段）
Ｂ３７    当たり判定手段（乱数判定手段）
Ｂ４０    入力回路部（異常信号出力手段）
Ｂ５１    乱数クロック発生回路（乱数クロック発生手段）
Ｂ８１    第１クロックカウント回路（乱数カウント手段）
Ｂ８２    第２クロックカウント回路（乱数カウント手段）
Ｂ８３    第３クロックカウント回路（乱数カウント手段）
Ｂ８４    第４クロックカウント回路（乱数カウント手段）
Ｂ９５    クロック監視回路（パルス発振検出手段）
Ｂ９６    平滑回路部
Ｅ        電源
ＴＲ１    トランジスタ
ＰＭ      パチンコ機（遊技機）
【図１】
2006043279.tif 000003
【図２】
2006043279.tif 000004
【図３】
2006043279.tif 000005
【図４】
2006043279.tif 000006
【図５】
2006043279.tif 000007
【図６】
2006043279.tif 000008
【図７】
2006043279.tif 000009
【図８】
2006043279.tif 000010
【図９】
2006043279.tif 000011
【図１０】
2006043279.tif 000012
【図１１】
2006043279.tif 000013
【図１２】
2006043279.tif 000014
【図１３】
2006043279.tif 000015
【図１４】
2006043279.tif 000016
【図１５】
2006043279.tif 000017
【図１６】
2006043279.tif 000018
【図１７】
2006043279.tif 000019