(57)【要約】【課題】  充分なゲッタリングの効果が得られ、金属不純物の再拡散を抑制できる半導体装置の製造方法、及び電気光学装置の製造方法を提供する。【解決手段】  半導体装置の製造方法において、基板１０Ａ上の非晶質半導体層を結晶化させる多結晶半導体層形成工程と、多結晶半導体層１０２のチャネル領域１ａを除いて不純物を注入する不純物注入工程と、多結晶半導体層１０２に熱処理を施して、チャネル領域１ａにおける金属不純物をゲッタリングするゲッタリング工程と、多結晶半導体層１０２におけるチャネル領域１ａとソース／ドレイン領域１ｘ、１ｙとをパターニングするパターニング工程と、を順に施すことを特徴とする。【選択図】  図４
2006128240.tif 000002
【特許請求の範囲】
【請求項１】
基板上の非晶質半導体層を結晶化させる多結晶半導体層形成工程と、
前記多結晶半導体層のチャネル領域を除いて不純物を注入する不純物注入工程と、
前記多結晶半導体層に熱処理を施して、前記チャネル領域における金属不純物をゲッタリングするゲッタリング工程と、
前記多結晶半導体層における前記チャネル領域とソース／ドレイン領域とをパターニングするパターニング工程と、
を順に施すことを特徴とする半導体装置の製造方法。
【請求項２】
前記ゲッタリング工程は、前記多結晶半導体層に線状ビームを照射するレーザアニール法を利用し、前記線状ビームの延在方向と、前記チャネル領域における前記ソース領域から前記ドレイン領域に向けた方向と、を直交させながら、前記ソース領域から前記ドレイン領域に向けた方向に向けて、前記多結晶半導体層と前記線状ビームとを相対移動させて前記金属不純物のゲッタリングを行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記不純物注入工程の前に、前記基板上にアライメントマークを形成する工程を行い、
前記不純物注入工程及び前記パターニング工程の各々は、前記アライメントマークに基づき前記基板の位置を決定した後に行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記多結晶半導体層形成工程の後に、前記多結晶半導体層の表面に保護膜を形成する保護膜形成工程を含むことを特徴とする請求項１から請求項３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記保護膜を除去する除去工程を含むことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記除去工程の後に前記多結晶半導体層の全面にゲート絶縁膜を形成するゲート絶縁膜形成工程を有し、
前記ゲート絶縁膜は、前記パターニング工程と同時にパターニングして形成されることを特徴とする請求項１から請求項５のいずれか一項に記載の半導体装置の製造方法。
【請求項７】
基板上に半導体装置を備えた電気光学装置の製造方法であって、
前記基板上の非晶質半導体層を結晶化させる多結晶半導体層形成工程と、
前記多結晶半導体層のチャネル領域を除いて不純物を注入する不純物注入工程と、
前記多結晶半導体層に熱処理を施して、前記チャネル領域における金属不純物をゲッタリングするゲッタリング工程と、
前記多結晶半導体層における前記チャネル領域とソース／ドレイン領域とをパターニングするパターニング工程と、
を順に施して前記半導体装置を形成することを特徴とする電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、及び電気光学装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置の製造方法においては、非晶質シリコンにアニール処理を施して多結晶シリコンを形成する方法が知られている。また、具体的な半導体装置の製造方法としては、非晶質シリコンを成膜した後に、当該非晶質シリコンをフォトリソグラフィ技術によってパターニングし、更にレーザーアニールによって結晶化を施している。その後は、ゲート絶縁膜及びゲート電極を形成し、多結晶シリコンにドーパントを注入している。このような方法においては、結晶化を施す前にシリコンのパターニングを行っているので、結晶の成長が面内横方向へ進み、結晶同士のぶつかり合いが少なくなるため、多結晶化したときに膜の凹凸が減少する。また、凹凸が減少することから、保護膜の形成が容易になる（例えば、特許文献１参照。）。
【０００３】
一方、半導体装置の製造方法においては、半導体装置の特性を向上させるための方法としてゲッタリング技術が知られている。当該ゲッタリング技術は、半導体製造工程中において、或いは出発材料の状態で、シリコンウエハにある種の処理を行い、欠陥或いは有害な不純物を不活性化させる能力を持たせる技術である。このようなゲッタリング技術は、シリコン内の一種の清浄化技術であると言える。また、ゲッタリングの対象となるのは、半導体層内に存在する積層欠陥、転移、重金属原子等である。
【特許文献１】特開２００１−５３００３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上記の特許文献においては、ゲッタリング工程が含まれていないが、当該特許文献中において、チャネル領域の金属不純物を除去するゲッタリング工程を行う場合には、パターニングした非晶質シリコンの結晶化を施した後に行われる。
しかしながら、本願発明者は、パターニングした非晶質シリコンの結晶化を施した後にゲッタリング工程を施す場合では、ゲッタリングした化合物が多結晶シリコン内に残留してしまい、ゲッタリングの効果が充分に得られないことを見出した。更に、多結晶シリコン内において金属不純物が化合物でなくなったときに、当該金属不純物が再拡散してしまうことを見出した。
本発明は、上述した事情に鑑みてなされたもので、充分なゲッタリングの効果が得られ、金属不純物の再拡散を抑制できる半導体装置の製造方法、及び電気光学装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明者は、ドーパントが注入されている多結晶シリコンにゲッタリングを施す場合では、ドーパントと金属不純物との結合の化学エネルギが低くなり、容易にゲッタリングが可能となることに着目した。更に、本発明者は、上記の特許文献においてドーパントを注入する際には既に多結晶シリコンにパターニングが施されているので、ドーパントと結合した金属不純物は移動することができずにソース／ドレイン領域に残留することを見出した。また、逆に多結晶シリコンをパターニングする前にゲッタリングをする場合には、多結晶シリコン内にドーパントが注入されておらず、金属不純物との結合対象がないために、充分なゲッタリングの効果が得られないことを見出した。また、多結晶化の前にゲッタリングを行う場合では、アモルファスシリコンはダングリングボンドが多く、不純物金属が動きにくいという特性を有していることから、ゲッタリングを行っても不純物金属が移動し難く、後の工程でパターニングを施しても膜中に不純物が残留してしまうことを見出した。
【０００６】
また、近年では、ニッケル（Ｎｉ）等の金属を多結晶半導体層に添加し、当該ニッケル金属を触媒としてシリコンの結晶化を行う方法が提案されている。この場合では、膜中に残留しているニッケル金属を除去するためにゲッタリングを行う必要がある。このようなゲッタリングにおいては、シリコンのパターングをした後に熱処理を行うのが一般的である。しかしながら、本発明者は、このようにパターニングの後に熱処理を行うと、再拡散が起こってしまうという問題を見出した。
そこで、本発明者は、上記に基づいて以下の手段を有する本発明を想到した。
【０００７】
即ち、本発明の半導体装置の製造方法は、基板上の非晶質半導体層を結晶化させる多結晶半導体層形成工程と、前記多結晶半導体層のチャネル領域を除いて不純物を注入する不純物注入工程と、前記多結晶半導体層に熱処理を施して、前記チャネル領域における金属不純物をゲッタリングするゲッタリング工程と、前記多結晶半導体層における前記チャネル領域とソース／ドレイン領域とをパターニングするパターニング工程と、を順に施すことを特徴としている。
【０００８】
ここで、多結晶半導体層形成工程及び不純物注入工程を順次に施すことにより、多結晶半導体層内に不純物（以下、ドーパントと称する。）が注入された状態となる。また、このようにドーパントが注入されることにより、後のゲッタリング工程によって、多結晶半導体層内に含まれている金属不純物とドーパントとを低い化学エネルギで結合させることができる。
次に、ゲッタリング工程を施すことにより、多結晶半導体層内におけるドーパントと金属不純物との化合物が活性化し、当該化合物は後にパターニング工程によって除去される領域に移動する。このような化合物の移動は、多結晶半導体層内において行われるので、非晶質半導体層の場合と比較して化合物を容易に移動させることができる。
次に、パターニング工程によって、多結晶半導体層のうち、チャネル領域及びソース／ドレイン領域のみが基板上に残留し、他の部分の多結晶半導体層は除去される。これにより、金属不純物とドーパントからなる化合物をチャネル領域及びソース／ドレイン領域から除去することができる。また、チャネル領域及びソース／ドレイン領域にゲッタリングした化合物が残留することがないので、再拡散するのを防止することができる。
【０００９】
このように、本発明においては、ゲッタリング工程を行う前に、不純物注入工程を施すことによってドーパントを注入しているので、ドーパントと不純物金属との化合物を低い化学エネルギで結合形成することができる。更に、このような化合物は、多結晶半導体層内に形成されているので、容易に移動しやすいことから、ゲッタリング能力を向上させることができる。そして、ゲッタリング工程の後に、多結晶半導体層をパターニングし、金属不純物が多く含まれる個所を除去するので、後の熱工程での不純物の再拡散を防止することができる。
【００１０】
また、本発明の半導体装置の製造方法においては、前記ゲッタリング工程は、前記多結晶半導体層に線状ビームを照射するレーザアニール法を利用し、前記線状ビームの延在方向と、前記チャネル領域における前記ソース領域から前記ドレイン領域に向けた方向と、を直交させながら、前記ソース領域から前記ドレイン領域に向けた方向に向けて、前記多結晶半導体層と前記線状ビームとを相対移動させて前記金属不純物のゲッタリングを行うことを特徴としている。
【００１１】
このように、レーザアニール法を利用することにより、線状ビームが照射されている部分を溶融させながら、多結晶半導体層と線状ビームとを相対移動させるので、多結晶半導体層の全面にゲッタリングを行うことができる。そして、線状ビームの延在方向が、ソース領域からドレイン領域に向けた方向と直交しているので、ソース領域及びドレイン領域と隣接していないチャネル領域の側部を主として多結晶半導体層の活性化が進み、ゲッタリングを行うことができる。また、ソース領域からドレイン領域に向けた方向に向けて多結晶半導体層と線状ビームとを相対移動させているので、ソース領域及びドレイン領域と隣接していないチャネル領域の両側部に向けて相対移動させる場合と比較して、より多くのチャネル領域の多結晶半導体層を活性化させることができる。これにより、チャネル領域のソース領域及びドレイン領域と隣接していない側部に、ドーパントと金属不純物との化合物を移動させることができ、チャネル領域の外部に多くの化合物を移動させることができる。これにより、除去される不純物を多くすることができ、ゲッタリングをより効率的に行うことができる。
【００１２】
また、本発明の半導体装置の製造方法においては、前記不純物注入工程の前に、前記基板上にアライメントマークを形成する工程を行い、前記不純物注入工程及び前記パターニング工程の各々は、前記アライメントマークに基づき前記基板の位置を決定した後に行うことを特徴としている。
このようにアライメントマークに基づいて基板の位置を決定し、不純物注入工程及びパターニング工程が行われるので、位置ずれが生じることなく、ドーパントの注入とパターニングとを行うことができる。
具体的には、アライメントマークに基づく基板の位置において、チャネル領域を除く部分にドーパントを注入することができる。また、同一のアライメントマークに基づく基板の位置において、チャネル領域及びソース／ドレイン領域をパターニングすることができる。従って、位置ずれが生じることなく、チャネル領域及びソース／ドレイン領域を形成することができる。
【００１３】
また、本発明の半導体装置の製造方法においては、前記多結晶半導体層形成工程の後に、前記多結晶半導体層の表面に保護膜を形成する保護膜形成工程を含むことを特徴としている。
このようにすれば、多結晶半導体層の表面に保護膜が形成された状態で、不純物注入工程が行われる。不純物注入工程においては、チャネル領域を除く部分にのみドーパントを注入するために、レジストを全面塗布し、露光処理によってチャネル領域に対応したレジストパターンを形成している。本発明においては、保護膜を形成することにより、レジストが多結晶半導体層と直接的に接触することがない。これにより、レジスト材料に含まれる有機物等の種々のチャネル領域に悪影響を与える物質が、当該チャネル領域内に侵入するのを防止することができる。従って、チャネル領域の特性を良好にすることができる。
また、保護膜は、多結晶半導体層の全面に形成されるので、ドーパント注入に起因する多結晶半導体層へのダメージを軽減することができる。
また、保護膜が多結晶半導体層の全面に形成された状態で、ゲッタリング工程の熱処理を施すことにより、保護膜が多結晶半導体層の内部熱が放出するのを抑制することができる。即ち、保護膜の形成によって、蓄熱効果が得られる。このような蓄熱効果は、レーザアニール法による熱処理を行う場合において特に有効である。
【００１４】
また、本発明の半導体装置の製造方法においては、前記保護膜を除去する除去工程を含むことを特徴としている。
このようにすれば、保護膜を除去することができる。一方、保護膜を除去しない場合では、レジスト材料に含まれる有機物等の種々の、多結晶半導体層に悪影響を与える物質が、保護膜上に残留したままとなり、半導体装置の特性低下を招く虞がある。従って、保護膜を除去することにより、上記のような悪影響を与える物質を半導体装置内から除去することができる。
また、保護膜が形成された状態で、チャネル領域上にゲート絶縁膜やゲート電極等を積層させていくと、保護膜とゲート絶縁膜との間において界面が形成された状態となる。ゲート電極とチャネル領域との間にこのような界面が介在していると、スイッチング特性に影響を与える虞がある。従って、保護膜を除去することにより、チャネル領域とゲート電極との間には、ゲート絶縁膜のみを形成することができ、所望のスイッチング特性を得ることができる。
【００１５】
また、本発明の半導体装置の製造方法においては、前記除去工程の後に前記多結晶半導体層の全面にゲート絶縁膜を形成するゲート絶縁膜形成工程を有し、前記ゲート絶縁膜は前記パターニング工程と同時にパターニングして形成されることを特徴としている。
このように、多結晶半導体層とゲート絶縁膜とが一括して同時にパターニングされるので、ゲート絶縁膜のみをパターニングする工程が不要になり、工程の簡素化を実現できる。
【００１６】
また、本発明の電気光学装置の製造方法は、基板上に半導体装置を備えた電気光学装置の製造方法であって、前記基板上の非晶質半導体層を結晶化させる多結晶半導体層形成工程と、前記多結晶半導体層のチャネル領域を除いて不純物を注入する不純物注入工程と、前記多結晶半導体層に熱処理を施して、前記チャネル領域における金属不純物をゲッタリングするゲッタリング工程と、前記多結晶半導体層における前記チャネル領域とソース／ドレイン領域とをパターニングするパターニング工程と、を順に施して前記半導体装置を形成することを特徴としている。
【００１７】
本発明において、電気光学素子、電気光学層もしくは電気光学装置とは、電界により物質の屈折率が変化して光の透過率を変化させる電気光学効果を有するものの他、電気エネルギを光学エネルギに変換するもの等も含んで総称している。例えば、このような電気光学装置としては、液晶表示装置、エレクトロルミネッセンス装置、プラズマ表示装置、電子放出ディスプレイ等が挙げられる。
【００１８】
本発明においては、多結晶半導体層形成工程及び不純物注入工程を順次に施すことにより、多結晶半導体層内にドーパントが注入された状態となる。また、このようにドーパントが注入されることにより、後のゲッタリング工程によって、多結晶半導体層内に含まれている金属不純物とドーパントとを低い化学エネルギで結合させることができる。
次に、ゲッタリング工程を施すことにより、多結晶半導体層内におけるドーパントと金属不純物との化合物が活性化し、当該化合物は後にパターニング工程によって除去される領域に移動する。このような化合物の移動は、多結晶半導体層内において行われるので、非晶質半導体層の場合と比較して化合物を容易に移動させることができる。
次に、パターニング工程によって、多結晶半導体層のうち、チャネル領域及びソース／ドレイン領域のみが基板上に残留し、他の部分の多結晶半導体層は除去される。これにより、金属不純物とドーパントからなる化合物をチャネル領域及びソース／ドレイン領域から除去することができる。また、チャネル領域及びソース／ドレイン領域にゲッタリングした化合物が残留することがないので、再拡散するのを防止することができる。
【００１９】
このように、本発明においては、ゲッタリング工程を行う前に、不純物注入工程を施すことによってドーパントを注入しているので、ドーパントと不純物金属との化合物を低い化学エネルギで結合形成することができる。更に、このような化合物は、多結晶半導体層内に形成されているので、容易に移動しやすいことから、ゲッタリング能力を向上させることができる。そして、ゲッタリング工程の後に、多結晶半導体層をパターニングし、金属不純物が多く含まれる個所を除去するので、後の熱工程での不純物の再拡散を防止することができる。
これにより、ゲッタリングによって金属不純物が除去された半導体装置を備える電気光学装置を実現できる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照して、本発明の半導体装置の製造方法、及び電気光学装置の製造方法について説明する。
まず、本発明の半導体装置の製造方法及び電気光学装置の製造方法によって得られる電気光学装置の実施形態について詳細に説明する。
なお、本実施形態における各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【００２１】
（電気光学装置の構造）
図１〜図３に基づいて、本発明に係る実施形態の電気光学装置の構造について説明する。本実施形態では、スイッチング素子として薄膜半導体装置（半導体装置、以下、ＴＦＴと称する。）を用いたアクティブマトリクス型の透過型液晶装置を例として説明する。
図１は本実施形態の液晶装置の画像表示領域を構成するマトリクス状に配置された複数のドットにおけるスイッチング素子、信号線等の等価回路図、図２はデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の１ドットを拡大して示す平面図、図３は本実施形態の液晶装置の構造を示す断面図であって、図２のＡ−Ａ’線断面図である。
なお、図３においては、図示上側が光入射側、図示下側が視認側（観察者側）である場合について図示している。
【００２２】
本実施形態の液晶装置において、図１に示すように、画像表示領域を構成するマトリクス状に配置された複数のドットには、画素電極９と当該画素電極９を制御するためのスイッチング素子であるＴＦＴ３０がそれぞれ形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給されるか、あるいは相隣接する複数のデータ線６ａに対してグループ毎に供給される。
【００２３】
また、走査線３ａがＴＦＴ３０のゲートに電気的に接続されており、複数の走査線３ａに対して走査信号Ｇ１、Ｇ２、…、Ｇｍが所定のタイミングでパルス的に線順次で印加される。また、画素電極９はＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけオンすることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。
【００２４】
画素電極９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、後述する共通電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ここで、保持された画像信号がリークすることを防止するために、画素電極９と共通電極との間に形成される液晶容量と並列に蓄積容量６０が付加されている。
【００２５】
図３に示すように、本実施形態の液晶装置は、液晶層５０を挟持して対向配置され、ＴＦＴ３０や画素電極９が形成されたＴＦＴアレイ基板１０と、共通電極２１が形成された対向基板２０とを具備して概略構成されている。
【００２６】
以下、図２に基づいて、ＴＦＴアレイ基板１０の平面構造について説明する。
ＴＦＴアレイ基板１０には、矩形状の画素電極９が複数、マトリクス状に設けられており、図２に示すように、各画素電極９の縦横の境界に沿って、データ線６ａ、走査線３ａ及び容量線３ｂが設けられている。本実施形態において、各画素電極９及び各画素電極９を囲むように配設されたデータ線６ａ、走査線３ａ等が形成された領域が１ドットとなっている。
【００２７】
データ線６ａは、ＴＦＴ３０を構成する多結晶半導体層１のうちソース領域１ｘに、コンタクトホール１３を介して電気的に接続されており、画素電極９は、多結晶半導体層１のうちドレイン領域１ｙに、コンタクトホール１５、ソース線６ｂ、コンタクトホール１４を介して電気的に接続されている。また、走査線３ａの一部が、多結晶半導体層１のうちチャネル領域１ａに対向するように拡幅されており、走査線３ａの拡幅された部分が、ゲート電極として機能する。以下、走査線３ａにおいて、ゲート電極として機能する部分を単に「ゲート電極」と称し、符号３ｃで示す。また、ＴＦＴ３０を構成する多結晶半導体層１は、容量線３ｂと対向する部分にまで延設されており、この延設部分１ｆを下電極、容量線３ｂを上電極とする蓄積容量６０が形成されている。
【００２８】
次に、図３に基づいて、本実施形態の液晶装置の断面構造について説明する。
ＴＦＴアレイ基板１０は、ガラス等の透光性材料からなる基板本体（基板）１０Ａとその液晶層５０側表面に形成された画素電極９、ＴＦＴ３０、配向膜１２を主体として構成されており、対向基板２０はガラス等の透光性材料からなる基板本体２０Ａとその液晶層５０側表面に形成された共通電極２１と配向膜２２とを主体として構成されている。
【００２９】
詳細には、ＴＦＴアレイ基板１０において、基板本体１０Ａの直上に、シリコン酸化膜等からなる下地保護膜１１が形成されている。また、基板本体１０Ａの液晶層５０側表面にはインジウム錫酸化物（ＩＴＯ）等の透明導電性材料からなる画素電極９が設けられ、各画素電極９に隣接する位置に、各画素電極９をスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００３０】
下地保護膜１１上には、多結晶シリコンからなる多結晶半導体層１が所定のパターンで形成されており、この多結晶半導体層１上に、シリコン酸化膜等からなるゲート絶縁膜２が形成され、このゲート絶縁膜２上に、走査線３ａ（ゲート電極３ｃ）が形成されている。本実施形態では、ゲート電極３ｃの側面はゲート絶縁膜２の表面に対してテーパ状となっている。また、多結晶半導体層１のうち、ゲート絶縁膜２を介してゲート電極３ｃと対向する領域が、ゲート電極３ｃからの電界によりチャネルが形成されるチャネル領域１ａとなっている。また、多結晶半導体層１において、チャネル領域１ａの一方側（図示左側）には、ソース領域１ｘが形成され、他方側（図示右側）にはドレイン領域１ｙが形成されている。そして、ゲート電極３ｃ、ゲート絶縁膜２、後述するデータ線６ａ、ソース線６ｂ、多結晶半導体層１のソース領域１ｘ、チャネル領域１ａ、ドレイン領域１ｙ等により、画素スイッチング用ＴＦＴ３０が構成されている。
【００３１】
また、走査線３ａ（ゲート電極３ｃ）が形成された基板本体１０Ａ上には、シリコン酸化膜等からなる第１層間絶縁膜４が形成されており、この第１層間絶縁膜４上に、データ線６ａ及びソース線６ｂが形成されている。データ線６ａは、第１層間絶縁膜４に形成されたコンタクトホール１３を介して、多結晶半導体層１のソース領域１ｘに電気的に接続されており、ソース線６ｂは、第１層間絶縁膜４に形成されたコンタクトホール１４を介して、多結晶半導体層１のドレイン領域１ｙに電気的に接続されている。
【００３２】
また、データ線６ａ、ソース線６ｂが形成された第１層間絶縁膜４上には、シリコン窒化膜等からなる第２層間絶縁膜５が形成されており、第２層間絶縁膜５上に、画素電極９が形成されている。画素電極９は、第２層間絶縁膜５に形成されたコンタクトホール１５を介して、ソース線６ｂに電気的に接続されている。
また、多結晶半導体層１のドレイン領域１ｙからの延設部分１ｆ（下電極）に対して、ゲート絶縁膜２と一体形成された絶縁膜（誘電体膜）を介して、走査線３ａと同層に形成された容量線３ｂが上電極として対向配置されており、これら延設部分１ｆと容量線３ｂにより蓄積容量６０が形成されている。
また、ＴＦＴアレイ基板１０の液晶層５０側最表面には、液晶層５０内の液晶分子の配列を制御するための配向膜１２が形成されている。
【００３３】
他方、対向基板２０においては、基板本体２０Ａの液晶層５０側表面に、液晶装置に入射した光が、少なくとも、多結晶半導体層１のチャネル領域１ａ及びソース領域１ｘ、ドレイン領域１ｙに入射することを防止するための遮光膜２３が形成されている。また、遮光膜２３が形成された基板本体２０Ａ上には、そのほぼ全面に渡って、ＩＴＯ等からなる共通電極２１が形成され、その液晶層５０側には、液晶層５０内の液晶分子の配列を制御するための配向膜２２が形成されている。
【００３４】
本実施形態の液晶装置は、以上のように構成されており、また、後述するように多結晶半導体層１にはゲッタリングが施されている点が特徴的なものとなっている。
【００３５】
（ＴＦＴの製造方法の第１実施形態）
次に、図４〜図６に基づいて、本実施形態の液晶装置に備えられたＴＦＴ（半導体装置）３０の製造方法の第１実施形態について説明する。
図４〜図５は、本実施形態のＴＦＴの製造方法を工程順に示す図であり、ＴＦＴを拡大視した図である。ここで、図４（ａ）〜（ｄ）においては、紙面左側にＴＦＴの平面図を示し、紙面右側にＴＦＴの断面図を示している。また、図５（ａ）〜（ｅ）は、ＴＦＴの断面図を示している。また、図６は、図４（ｂ）に示すゲッタリング工程を説明するための図である。
なお、本実施形態においては、ｎチャネル型のＴＦＴを製造する場合を例として説明する。
【００３６】
まず、図４（ａ）に示すように、洗浄工程と、下地保護層形成工程と、非晶質半導体層形成工程と、多結晶半導体層形成工程とを行うことにより、基板本体１０Ａ上に下地保護層１１と多結晶半導体層１０２を形成する。
具体的に説明すると、洗浄工程においては、基板本体１０ＡにＴＦＴ３０が形成される側の表面に超音波洗浄等を施して清浄化する。なお、基板本体１０Ａとしては、ガラス基板等の透光性基板が採用される。
次に、下地保護層形成工程においては、基板温度が１５０〜４５０℃となる条件下で、基板本体１０Ａの全面に、シリコン酸化膜等からなる下地保護膜１１をプラズマＣＶＤ法等により１００〜５００ｎｍの厚さに成膜する。この工程において使用する原料ガスとしては、モノシランと一酸化二窒素との混合ガスや、ＴＥＯＳ（テトラエトキシシラン、Ｓｉ（ＯＣ２Ｈ５）４）と酸素、ジシランとアンモニア等が好適である。
次に、非晶質半導体層形成工程においては、基板温度が１５０〜４５０℃となる条件下で、下地保護膜１１を形成した基板本体１０Ａの全面に、非晶質シリコンからなる非晶質半導体層をプラズマＣＶＤ法等により３０〜１００ｎｍの厚さに成膜する。この工程において使用する原料ガスとしては、ジシランやモノシランが好適である。
次に、多結晶半導体層形成工程においては、非晶質半導体層に対して、レーザアニール法等の熱処理を施して、非晶質半導体層を多結晶化し、多結晶シリコンからなる多結晶半導体層１０２を形成する。
【００３７】
次に、図４（ｂ）に示すように、レジストマスク形成工程と、不純物注入工程を行うことにより、多結晶半導体層１０２のチャネル領域を除いて、多結晶半導体層１０２にドーパントを注入する。
具体的に説明すると、レジストマスク形成工程においては、多結晶半導体層１０２の表面上にスピンコート法等の塗布法によってレジストを塗布形成し、熱処理によってレジストを硬化させた後にマスクパターンを介した露光処理と、現像処理によってレジストマスクを多結晶半導体層１０２の表面に形成する。当該レジストマスクは、後にＴＦＴ３０のチャネル領域となる部分のみを被覆する。これにより、ＴＦＴ３０のソース／ドレイン領域となる部分と、後に除去される部分とが露出状態となる。
次に、不純物注入工程においては、上記のレジストマスクを介して、多結晶半導体層１にドーパントを注入する。具体的には、高濃度の不純物イオン（リンイオン）を約０．１×１０１５〜約１０×１０１５／ｃｍ２のドーズ量で注入する。これによって、高濃度不純物領域を備えるソース領域１ｘとドレイン領域１ｙが形成される。ここで、ソース領域１ｘとドレイン領域１ｙとの間には、レジストマスクが被覆されているので、ドーパントが注入されることがなく、チャネル領域１ａが形成される。
このような不純物注入工程を施すことにより、ドーパントであるリンイオンと、多結晶半導体層１に含まれる金属不純物とが互いに結合して化合物を形成し易い状態となる。
【００３８】
なお、本実施形態の不純物注入工程においては、高濃度不純物領域を備えるソース領域１ｘとドレイン領域１ｙとを形成しているが、当該ソース領域１ｘとドレイン領域１ｙの各々が低濃度不純物領域と高濃度不純物領域との両者を有していてもよい。
この場合、上記の高濃度不純物領域を形成する前に、低濃度不純物領域が形成される。また、当該低濃度不純物領域の形成方法としては、チャネル領域１ａと、ソース領域１ｘ及びドレイン領域１ｙとの間に低濃度不純物領域を形成するために、レジストマスクを形成した後に、約０．１×１０１３〜約１０×１０１３／ｃｍ２のドーズ量で不純物イオン（リンイオン）を注入する。これにより、チャネル領域１ａの両側に低濃度不純物領域が形成される。更に、レジストマスクによって低濃度不純物領域とチャネル領域１ａとを被覆した状態で、上記の高濃度不純物領域を形成する。
このようにすれば、ソース領域１ｘとドレイン領域１ｙの各々が、低濃度不純物領域と高濃度不純物領域とを備えることとなり、所謂ＬＤＤ（Lightly Doped Drain）構造を実現可能となる。これにより、チャネル領域１ａと、ソース領域１ｘ及びドレイン領域１ｙとの間において、結晶粒と結晶粒との境界領域に欠陥準位が高密度で分布する結晶粒界が存在することがなく、当該欠陥準位の存在とドレイン端に印加される電界との相乗効果によるオフリーク電流の発生を抑制することが可能となる。
【００３９】
次に、図４（ｃ）に示すように、多結晶半導体層１０２に熱処理を施すゲッタリング工程を行うことにより、チャネル領域１ａに含有されている金属不純物をチャネル領域１ａから他の部分に移動させる。
ここで、ゲッタリング工程における熱処理としては、減圧化された炉内での窒素雰囲気アニールや、レーザやランプ等による紫外波長光の照射によるアニール等が挙げられる。特に、ガラス基板を使用した場合には、ガラスの融点以下で抑える必要があるため、光を用いたアニールが主に使用される。特に、エキシマレーザを用いたアニール等の、ライン形状のビーム等を用いるアニール方法では、より効率的にゲッタリングを行うことが可能となる。本実施形態のゲッタリング工程においては、図６に示すレーザアニール法を用いている。
【００４０】
図６に示すように、ゲッタリング工程においては、基板本体１０Ａ上の多結晶半導体層１０２と、レーザアニール装置の線状ビーム２００と、を走査方向Ｂに向けて相対移動させながら、基板本体１０Ａの全面に線状ビーム２００を照射することにより行われる。
更に、このようなゲッタリング工程においては、線状ビーム２００の長軸（延在方向）２００Ｌとチャネル領域１ａの長辺方向（ソース領域からドレイン領域に向けた方向）Ｄ、と直交させながら、多結晶半導体層１０２に線状ビーム２００を照射させている。
【００４１】
このようにレーザアニール法を施すことにより、多結晶半導体層１０２内の原子や分子が活性化し、当該多結晶半導体層１０２内の金属不純物とドーパントとが結合する。そして、特に、ドーパントが注入されていないチャネル領域１ａに含まれる金属不純物は、ソース領域１ｘ及びドレイン領域１ｙと隣接していないチャネル領域１ａの側部Ｃに注入されているドーパントと結合しようとするため、移動方向（チャネル領域１ａの側部方向）Ｅに向けて移動する。このように、ゲッタリング工程においては、チャネル領域１ａと側部Ｃとにおけるドーパント濃度量の違いから、金属不純物とドーパントとが結合する化学エネルギの差が生じ、当該エネルギの差を利用して、チャネル領域１ａの金属不純物を移動方向Ｅに向けて移動させている。
【００４２】
次に、図４（ｄ）に示すように、パターニング工程を施すことにより、多結晶半導体層１０２からチャネル領域１ａ、ソース領域１ｘ、及びドレイン領域１ｙをパターニングする。
具体的に説明すると、パターニング工程においては、多結晶半導体層１０２の表面上にスピンコート法等の塗布法によってレジストを塗布形成し、熱処理によってレジストを硬化させた後にマスクパターンを介した露光処理と、現像処理によってレジストマスクを多結晶半導体層１０２の表面に形成する。当該レジストマスクは、チャネル領域１ａ、ソース領域１ｘ、及びドレイン領域１ｙのみを被覆し、他の多結晶半導体層１０２の表面を露出状態にする。この状態で、ドライエッチング法を用いることにより、チャネル領域１ａ、ソース領域１ｘ、及びドレイン領域１ｙのみを基板本体１０Ａ上に残留させる。これにより島状の多結晶半導体層１が形成される。
【００４３】
このようにパターニング工程を施すことによって、チャネル領域１ａから側部Ｃに向けて移動した金属不純物を含む多結晶半導体層１０２や、不要な多結晶半導体層１０２が全て基板本体１０Ａから除去されることとなり、上記においてゲッタリングを行った不純物の化合物がその後の熱処理（活性化等）によって再拡散するのが防止される。
【００４４】
次に、図５（ａ）に示すように、３５０℃以下の温度条件下で、多結晶半導体層１を形成した基板本体１０Ａ上に、シリコン酸化膜、シリコン窒化膜等からなるゲート絶縁膜２を３０〜１５０ｎｍの厚さに成膜する（ゲート絶縁膜形成工程）。この工程において使用する原料ガスとしては、ＴＥＯＳと酸素ガスとの混合ガス等が好適である。
【００４５】
次に、図５（ｂ）に示すように、ゲート絶縁膜２を形成した基板本体１０Ａの全面に、スパッタリング法等により、アルミニウム、タンタル、モリブデン等、又はこれらのいずれかを主成分とする合金等からなる導電膜を成膜した後、フォトリソグラフィ法によりパターニングし、１００〜８００ｎｍの厚さの走査線３ａ（ゲート電極３ｃ）を形成する。
【００４６】
次に、図５（ｃ）に示すように、走査線３ａ（ゲート電極３ｃ）を形成した基板本体１０Ａ上の全面に、ＣＶＤ法等により、シリコン酸化膜等からなる第１層間絶縁膜４を３００〜８００ｎｍの厚さに成膜する。この工程において使用する原料ガスとしては、ＴＥＯＳと酸素ガスとの混合ガス等が好適である。
【００４７】
次に、図５（ｄ）に示すように、所定のパターンのフォトレジスト（図示略）を形成した後、該レジストをマスクとして第１層間絶縁膜４のドライエッチングを行い、第１層間絶縁膜４においてソース領域１ｘ及びドレイン領域１ｙに対応する部分にコンタクトホール１３、１４をそれぞれ形成する。
【００４８】
最後に、図５（ｅ）に示すように、第１層間絶縁膜４の全面に、アルミニウム、チタン、窒化チタン、タンタル、モリブデン等、又はこれらのいずれかを主成分とする合金等からなる金属膜を、スパッタリング法等により成膜した後、フォトリソグラフィ法によりパターニングし、４００〜８００ｎｍの厚さのデータ線６ａ及びソース線６ｂを形成し、ｎチャネル型のＴＦＴ３０が製造される。
【００４９】
上述したように、本実施形態のＴＦＴの製造方法では、多結晶半導体層形成工程、不純物注入工程、ゲッタリング工程、及びパターニング工程を順に施しているので、多結晶半導体層１０２内にドーパントが注入され、低い化学エネルギで金属不純物とドーパントとを結合させることが可能となり、ゲッタリング工程によって側部Ｃに金属不純物を移動させることができる。従って、非晶質半導体層の場合と比較して化合物を容易に移動させることができる。
また、パターニング工程によって、多結晶半導体層１０２のうち、チャネル領域１ａ、ソース領域１ｘ、及びドレイン領域１ｙのみが基板本体１０Ａ上に残留させて、他の部分の多結晶半導体層を除去することができる。これにより、金属不純物とドーパントからなる化合物を除去することができる。また、チャネル領域１ａ、ソース領域１ｘ、及びドレイン領域１ｙにゲッタリングした化合物が残留することがないので、再拡散するのを防止することができる。
【００５０】
このように、本実施形態においては、ゲッタリング工程を行う前に、不純物注入工程を施すことによってドーパントを注入しているので、ドーパントと不純物金属との化合物を低い化学エネルギで結合形成することができる。更に、このような化合物は、多結晶半導体層１０２内に形成されているので、容易に移動しやすいことから、ゲッタリング能力を向上させることができる。そして、ゲッタリング工程の後に、多結晶半導体層１０２をパターニングし、金属不純物が多く含まれる個所を除去するので、後の熱工程での不純物の再拡散を防止することができる。
【００５１】
また、ゲッタリング工程においては、レーザアニール法を利用し、線状ビーム２００の延在方向と、ソース領域１ｘからドレイン領域１ｙに向けた方向と、を直交させながら、行うので、多結晶半導体層１０２の全面にゲッタリングを行うことができる。そして、線状ビーム２００の延在方向が、ソース領域からドレイン領域に向けた方向と直交しているので、ソース領域１ｘ及びドレイン領域１ｙと隣接していないチャネル領域１ａの側部Ｃを主として多結晶半導体層１０２の活性化が進み、ゲッタリングを行うことができる。
また、ソース領域１ｘからドレイン領域１ｙに向けた方向に向けて多結晶半導体層１０２と線状ビーム２００とを相対移動させているので、ソース領域１ｘ及びドレイン領域１ｙと隣接していないチャネル領域１ａの両側部Ｃに向けて（図６中、長辺方向Ｄに直交する方向に向けて）、相対移動させる場合と比較して、より多くのチャネル領域１ａにおける多結晶半導体層１０２を活性化させることができる。これにより、チャネル領域１ａのソース領域１ｘ及びドレイン領域１ｙと隣接していない側部Ｃに、ドーパントと金属不純物との化合物を移動させることができ、チャネル領域１ａの外部に多くの化合物を移動させることができる。これにより、除去される不純物を多くすることができ、ゲッタリングをより効率的に行うことができる。
【００５２】
（ＴＦＴの製造方法の第２実施形態）
次に、図７に基づいて、上記の液晶装置に備えられたＴＦＴ３０の製造方法の第２実施形態について説明する。
図７は、基板本体１０Ａ上に形成されたアライメントマークを示す平面図である。
本実施形態においては、先に記載した実施形態と同一構成には同一符号を付して説明を簡略化し、異なる構成について説明する。また、先に記載した実施形態と同一工程についても説明を簡略化し、異なる工程について説明する。
【００５３】
本実施形態においては、先の第１実施形態における不純物注入工程の前工程、若しくは、同実施形態における多結晶半導体層形成工程の前工程に、アライメントマークを形成する工程を有したものとなっている。
そして、図７に示すように、当該工程によって形成されたアライメントマーク３００は、基板本体１０Ａの表面に形成されている。また、当該アライメントマーク３００の材料としては多結晶半導体層の一部や、多結晶半導体層の直下に形成された金属層や絶縁層、金属配線として使用する金属層、遮光層を構成する層等、アライメントマーク３００が形成されていない部分との識別が容易な材料が採用される。
そして、不純物注入工程及びパターニング工程においては、このように形成されたアライメントマークに基づいて基板の位置を決定し、基板本体１０Ａ上に塗布形成されたレジストに対して露光処理が行われる。これにより、不純物注入工程においてドーパントが注入される部分（チャネル領域１ａを除く部分）と、パターニング工程において残留する部分（チャネル領域１ａ）とが合致することなり、マスクの位置合わせ精度の高精度化を実現できる。
また、同一の基板本体１０Ａにアライメントマーク３００が形成されるので、熱処理による基板の収縮があっても、露光時の補正機能などを効果的に使用できるため位置ずれが生じることなく不純物注入工程及びパターニング工程を行うことができる。
【００５４】
上述したように、本実施形態においては、アライメントマーク３００に基づいて基板本体１０Ａの位置を決定し、不純物注入工程及びパターニング工程が行われるので、位置ずれが生じることなく、ドーパントの注入とパターニングとを行うことができる。
また、アライメントマーク３００に基づく基板本体１０Ａの位置において、チャネル領域を除く部分にドーパントを注入することができる。また、同一のアライメントマーク３００に基づく基板本体１０Ａの位置において、チャネル領域１ａ、ソース領域１ｘ、及びドレイン領域１ｙをパターニングすることができる。従って、位置ずれが生じることなく、チャネル領域１ａ、ソース領域１ｘ、及びドレイン領域１ｙを形成することができる。
【００５５】
（ＴＦＴの製造方法の第３実施形態）
次に、図８に基づいて、本実施形態の液晶装置に備えられたＴＦＴ（半導体装置）３０の製造方法の第３実施形態について説明する。
図８は、本実施形態のＴＦＴの製造方法における保護膜形成工程を説明するための断面図である。
本実施形態においては、先に記載した実施形態と同一構成には同一符号を付して説明を簡略化し、異なる構成について説明する。また、先に記載した実施形態と同一工程についても説明を簡略化し、異なる工程について説明する。
【００５６】
本実施形態においては、先の第１実施形態における多結晶半導体層形成工程と不純物注入工程との間に、チャネル領域１ａに対応する多結晶半導体層１０２上に保護膜４００を形成する保護膜形成工程を有したものとなっている。更に、本実施形態においては、当該保護膜４００を除去する除去工程を有したものとなっている。
【００５７】
具体的に説明すると、まず、図４（ａ）に示すように洗浄工程、下地保護層形成工程、非晶質半導体層形成工程、及び多結晶半導体層形成工程を施す。
その後に、図８に示すようにＳｉＯ２膜を多結晶半導体層１０２上の全面を覆うように形成する。当該工程においては、ＣＶＤ法等を利用することにより、３０〜１５０ｎｍの厚さとなるように成膜する。この工程において使用する原料ガスとしては、ＴＥＯＳと酸素ガスとの混合ガス等が好適である。
その後に、図４（ｂ）に示すように、レジストマスク形成工程及び不純物注入工程を施すことにより、多結晶半導体層１０２のチャネル領域１ａを除いて、多結晶半導体層１０２にドーパントを注入する。
更に、ドーパントを注入した後には、保護膜４００を除去する。当該除去方法としては、エッチング法が好適に採用される。
その後は、図４（ｃ）、図４（ｄ）、図５（ａ）〜（ｅ）に示す工程を経て、ＴＦＴ３０が形成される。
【００５８】
上述したように、本実施形態においては、保護膜４００を形成することにより、多結晶半導体層１０２の表面に保護膜４００が形成された状態で、不純物注入工程が行われる。不純物注入工程においては、チャネル領域１ａを除く部分にのみドーパントを注入するために、レジストを全面塗布し、露光処理によってチャネル領域に対応したレジストパターンを形成している。本実施形態においては、保護膜４００を形成することにより、レジストが多結晶半導体層１０２と直接的に接触することがない。これにより、レジスト材料に含まれる有機物等の種々のチャネル領域１ａに悪影響を与える物質が、当該チャネル領域１ａ内に侵入するのを防止することができる。従って、チャネル領域１ａの特性を良好にすることができる。
また、保護膜４００は、多結晶半導体層１０２の全面に形成されるので、ドーパント注入に起因する多結晶半導体層１０２へのダメージを軽減することができる。
また、保護膜４００が多結晶半導体層１０２の全面に形成された状態で、ゲッタリング工程の熱処理を施すことにより、保護膜４００が多結晶半導体層１０２の内部熱が放出するのを抑制することができる。即ち、保護膜４００の形成によって、蓄熱効果が得られる。このような蓄熱効果は、レーザアニール法による熱処理を行う場合において特に有効である。
【００５９】
また、保護膜４００を除去する除去工程を有することにより、保護膜４００を除去することができる。一方、保護膜４００を除去しない場合では、レジスト材料に含まれる有機物等の種々の、多結晶半導体層１０２に悪影響を与える物質が、保護膜４００上に残留したままとなり、半導体装置の特性低下を招く虞がある。従って、保護膜４００を除去することにより、上記のような悪影響を与える物質を半導体装置内から除去することができる。
また、保護膜４００が形成された状態で、チャネル領域１ａ上にゲート絶縁膜２やゲート電極３ｃ等を積層させていくと、保護膜４００とゲート絶縁膜２との間において界面が形成された状態となる。ゲート電極３ｃとチャネル領域１ａとの間にこのような界面が介在していると、スイッチング特性に影響を与える虞がある。従って、保護膜４００を除去することにより、チャネル領域１ａとゲート電極３ｃとの間には、ゲート絶縁膜２のみを形成することができ、所望のスイッチング特性を得ることができる。
【００６０】
なお、上述した第１〜第３実施形態においては、図４（ｄ）に示したパターニング工程を施した後に、図５（ａ）に示したゲート絶縁膜形成工程を行っている。本発明は、これに限定することなく、パターニング工程とゲート絶縁膜形成工程とを同時に行ってもよい。換言すれば、ゲッタリングが施された多結晶半導体層１０２上にゲート絶縁膜を積層形成し、その後にパターニング工程を施して多結晶半導体層１０２とゲート絶縁膜２とを同一パターンで一括形成してもよい。このように、多結晶半導体層１０２とゲート絶縁膜２とが同時にパターニングされるので、ゲート絶縁膜２のみをパターニングする工程が不要になり、工程の簡素化を実現できる。
【００６１】
なお、上記の第１〜第３の実施形態においては、多結晶シリコンからなる多結晶半導体層１（１０２）を備えたＴＦＴ３０についてのみ説明したが、本発明はシリコン以外の多結晶半導体層を備えたＴＦＴにも適用可能である。また、ｎチャネル型のＴＦＴについてのみ説明したが、本発明はｐチャネル型のＴＦＴにも適用可能である。また、本実施形態では、電気光学装置として液晶装置を取り上げて説明したが、本発明は、エレクトロルミネッセンス装置、プラズマ表示装置、電子放出ディスプレイ等、ＴＦＴを備えたものであれば、いかなる電気光学装置にも適用可能である。
【００６２】
（電子機器）
次に、本発明の上記実施形態の液晶装置（電気光学装置）を備えた電子機器の具体例について説明する。
図９（ａ）は、携帯電話の一例を示した斜視図である。図９（ａ）において、符号５００は携帯電話本体を示し、符号５０１は前記の液晶装置を備えた液晶表示部を示している。
図９（ｂ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図９（ｂ）において、符号６００は情報処理装置、符号６０１はキーボードなどの入力部、符号６０３は情報処理本体、符号６０２は前記の液晶装置を備えた液晶表示部を示している。
図９（ｃ）は、腕時計型電子機器の一例を示した斜視図である。図９（ｃ）において、符号７００は時計本体を示し、符号７０１は前記の液晶装置を備えた液晶表示部を示している。
図９（ａ）〜（ｃ）に示す電子機器は、上記実施形態の液晶装置を備えたものであるので、性能に優れたものとなる。
【図面の簡単な説明】
【００６３】
【図１】本発明の第１実施形態の液晶装置における等価回路図である。
【図２】本発明の第１実施形態におけるＴＦＴアレイ基板を拡大して示す平面図。
【図３】本発明の第１実施形態における液晶装置の構造を示す断面図である。
【図４】本発明の第１実施形態におけるＴＦＴの製造方法を示す工程図。
【図５】本発明の第１実施形態におけるＴＦＴの製造方法を示す工程図。
【図６】本発明の第１実施形態におけるゲッタリング工程を説明するための図。
【図７】本発明の第２実施形態におけるアライメントマークを示す平面図。
【図８】本発明の第３実施形態におけるＴＦＴの製造方法を示す工程図。
【図９】本発明の液晶装置を備えた電子機器の一例を示す図。
【符号の説明】
【００６４】
１、１０２  多結晶半導体層、  １ａ  チャネル領域、  １ｘ  ソース領域、  １ｙ  ドレイン領域、  １０Ａ  基板本体（基板）、  ３０  ＴＦＴ（半導体装置）、  ２００  線状ビーム、  ２００Ｌ  長軸（延在方向）、  ３００  アライメントマーク、  ４００  保護膜、  Ｄ  長辺方向（ソース領域からドレイン領域に向けた方向）
【図１】
2006128240.tif 000003
【図２】
2006128240.tif 000004
【図３】
2006128240.tif 000005
【図４】
2006128240.tif 000006
【図５】
2006128240.tif 000007
【図６】
2006128240.tif 000008
【図７】
2006128240.tif 000009
【図８】
2006128240.tif 000010
【図９】
2006128240.tif 000011