(57)【要約】【課題】  利得を可変にしつつ、信号源とのインピーダンスマッチングを実現する。【解決手段】  可変利得増幅回路１は、所定の利得を有し、一端が回路出力部に接続される増幅器Ａ１と、上記増幅器Ａ１とは異なる利得を有し、一端が上記回路出力部に接続される増幅器Ａ２と、一端が回路入力部に接続され、他端が上記増幅器Ａ１の他端に接続されるインダクタＬ１と、上記インダクタＬ１と共に変圧器Ｔを構成し、一端が接地され、他端が上記増幅器Ａ２の他端に接続されるインダクタＬ２と、を備えた構成である。これにより、入力信号Ｖｉｎが入力される信号経路に応じた入力インピーダンスの変動を抑えることができ、信号源とのインピーダンスマッチングを担保できる。【選択図】  図１
2006013810.tif 000002
【特許請求の範囲】
【請求項１】
所定の利得を有し、一端が回路出力部に接続される第１の増幅器と、
上記第１の増幅器とは異なる利得を有し、一端が上記回路出力部に接続される第２の増幅器と、
一端が回路入力部に接続され、他端が上記第１の増幅器の他端に接続される第１のインダクタと、
上記第１のインダクタと共に変圧器を構成し、一端が接地され、他端が上記第２の増幅器の他端に接続される第２のインダクタと、を備えたことを特徴とする可変利得増幅回路。
【請求項２】
上記第２の増幅器は、上記第２の増幅器の利得を規定する第１のトランジスタ、およびこのトランジスタと特性が同一であるが、上記第２の増幅器の利得には寄与しない第２のトランジスタとを含んでおり、
入力信号が上記第１の増幅器によって増幅される場合、上記第２のトランジスタがオンになる一方で、上記第１のトランジスタがオフになり、
入力信号が上記第２の増幅器によって増幅される場合、上記第１のトランジスタがオンになる一方で、上記第２のトランジスタがオフになることを特徴とする請求項１に記載の可変利得増幅回路。
【請求項３】
上記第１および第２のインダクタからなる上記変圧器は、信号源とのインピーダンスマッチングに使用されることを特徴とする請求項１に記載の可変利得増幅回路。
【請求項４】
上記第１および第２のインダクタ間の磁気結合係数を変更することによって、回路全体の利得を調整することを特徴とする請求項１に記載の可変利得増幅回路。
【請求項５】
上記第１および第２のインダクタの相対的な巻方向を変更することによって、出力信号の信号極性を変化させることを特徴とする請求項１に記載の可変利得増幅回路。
【請求項６】
上記第１および第２の増幅器の一方が動作中に、もう一方の動作を停止させることを特徴とする請求項１に記載の可変利得増幅回路。
【請求項７】
上記第１のインダクタの一端と上記回路入力部との間には、インピーダンスマッチングを実現する前段回路が挿入されていることを特徴とする請求項１に記載の可変利得増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、利得を様々な値に設定可能な可変利得増幅回路に関する。
【背景技術】
【０００２】
無線受信機は、携帯電話などのように、ＩＥＥＥ８０２．１１ａ、ＩＥＥＥ８０２．１１ｂ、あるいはＩＥＥＥ８０２．１１ｇ規格などの２．４ＧＨｚ帯域や５ＧＨｚ帯域におけるデータ送受信の用途に、幅広く使用されている。このような無線受信機は、受信した無線信号を、所定の無線周波数に同調された増幅回路によって増幅する。一般に、無線受信機に備えられる増幅回路は、−９０ｄＢｍ程度の弱い信号を受信できる。
【０００３】
増幅回路では、無線信号を送信する送信機との距離に応じて、入力信号の強度が変化する。例えば、送信機が受信機に近接する場合、アンテナにおける信号は、約−５ｄＢｍの強度になる。さらに、近接チャネル上での望ましくない信号が、必要とする入力信号に比べて大きくなる。
【０００４】
このような増幅回路は、広範囲の周波数の受信信号に対して、信号特性を忠実に保ちつつ、高い線形性を有して増幅可能であることが求められる。すなわち、増幅回路は、低レベルの受信信号（−９０ｄＢｍ〜−６０ｄＢｍ）に対しては、高利得かつ低雑音の信号増幅処理を行う一方で、高レベルの受信信号（−６０ｄＢｍ以上）に対しては、高利得かつ高線形性の信号増幅処理を行うものであることが望まれる。
【０００５】
ここで、一般に、このような要求は、利得を様々な値に変更可能な、可変利得増幅回路によって実現できる。可変利得増幅回路を使用する受信機は、受信信号の強度を検知し、自動的に可変利得増幅回路の利得を切り換える。
【０００６】
このような可変利得増幅回路は、従来、様々な形態のものが提案されている。そこで、従来の可変利得増幅回路につき、図１１〜図１７を参照して、以下に説明する。
【０００７】
特許文献１には、図１１に示す従来回路が開示されている。この図に示す回路は、クワッド型トランジスタであるトランジスタＱ１１２、Ｑ１１３、Ｑ１１２’、およびＱ１１３’を含んでいる。そして、このクワッド型トランジスタによって、利得を制御しつつ、主要な信号経路からの信号を増幅する。利得の設定は、制御電圧によって実現される。
【０００８】
図１２に、従来回路の典型例の１つを示す。この図に示す従来回路は、無線信号を送受信する回路であり、エミッタ帰還型の入力トランジスタＱ１２１、および、トランジスタＱ１２２およびＱ１２３からなるギルバート型カスコード段階によって構成される。そして、このギルバート型カスコード段階によって、出力部Ｖｏｕｔに向かう信号またはＶｏｕｔからの信号を処理する、
特許文献２には、図１３に示す回路が開示されている。この従来回路は、二段の増幅段階を有する。すなわち、この従来回路では、トランジスタＱ１３１によって形成される第１の増幅段階は、変圧器１３１を介して、第２の増幅段階（トランジスタＱ１３２、Ｑ１３３、およびＱ１３４）へと接続される。
【０００９】
図１４には、従来回路の他の例が示されている。この図に示す従来回路は、２つの信号経路を有する。第１の信号経路は、トランジスタＱ１４１、Ｑ１４２、およびＱ１４３からなり、利得が高い。第２の信号経路は、Ｑ１４４からなり、利得が低く、信号変換時の線形性が高い。第１の信号経路では、さらに、トランジスタＱ１４２およびＱ１４３によって利得を可変にできる。第２の信号経路では、トランジスタＱ１４４がベース接地型であり、トランジスタＱ１４４が抵抗Ｒ１４１に接続されていることによって、線形性が高くなる。
【００１０】
非特許文献１には、図１５に示す従来回路が開示されている。この従来回路は、図１４に示す回路と同様に、２つの信号経路を有する。第１の信号経路は、トランジスタＱ１５４からなり、利得が高い。第２の信号経路は、エミッタフォロアとして機能するトランジスタＱ１５１、およびエミッタフォロアとして機能するＭ１５２からなり、利得が低い。また、この従来回路では、第１の信号経路によって入力信号を増幅する際、トランジスタＱ１５４が動作する一方、第２の信号経路によって入力信号を増幅する際は、トランジスタＱ１５４が停止し、トランジスタＱ１５１およびＭ１５２が動作する。
【００１１】
非特許文献２には、図１６に示す従来回路が開示されている。この図に示す従来回路は、図１２に示す回路に類似し、トランジスタ１６４およびＱ１６７が追加されることによって、利得を可変とする。また、回路の線形性の高低を、トランジスタＱ１６４の特性によって決定できる。
【００１２】
非特許文献３には、図１７に示す従来回路が開示されている。この図に示す回路では、バイアス電流Ｉｂｉａｓをデジタルに変更することによって、利得を変更できる。
【特許文献１】米国特許出願６６００３７１Ｂ２（公開日：平成１５年（２００３年）７月２９日）
【特許文献２】米国特許出願６５６６９６３Ｂ１（公開日：平成１５年（２００３年）５月２０日）
【特許文献３】特表２００２−５０６３０４（公開日：平成１４年（２００２年）２月２６日）
【非特許文献１】A 2.5-GHz BiCMOS transceiver for wireless LAN's, R.G. Meyer et al., IEEE Journal of Solid-State Circuits, Vol.32, No.12, pp.2097-2104, Dec. 1997
【非特許文献２】A direct-conversion receiver for 900 MHz (ISM Band) spread-spectrum digital cordless telephone, C.D. Hull et al., IEEE Journal of Solid-State Circuits, Vol.31, No.1a2, pp.1955-1963, Dec. 1996
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかし、上述した従来回路には、ダイナミックレンジが狭かったり、利得の設定に応じて入力インピーダンスが変化したりする、という問題がある。
【００１４】
図１１に示す従来回路では、入力信号をアンテナから増幅段階へと導くための、入力用平衡不平衡変成器（バラン）を必要とする問題がある。さらに、動作する無線周波数に応じて、適宜、抵抗やトランジスタ等のパラメータを変更しなければならない問題もある。
【００１５】
図１２、図１３、および図１６に示す従来回路では、振幅の大きな入力信号に対するダイナミックレンジが狭くなる問題がある。
【００１６】
図１４の従来回路では、信号経路を切り換えたときの入力インピーダンスが一定ではなく、抵抗Ｒ１４１によって雑音指数が増加し、かつ、信号処理を行う信号経路に応じて、入力信号の極性が変化する問題がある。すなわち、図１４に示す回路では、トランジスタＱ１４１が反転増幅器であるため、入力信号の極性は、トランジスタＱ１４１およびＱ１４２を経由する際、反転する。一方、トランジスタＱ１４４はベース接地型のトランジスタであるため、この経路を経由する入力信号の極性は反転しない。
【００１７】
図１５に示す従来回路では、入力インピーダンスが、信号源のインピーダンスと一致しない。したがって、インピーダンスマッチングを実現するための、外部のマッチングネットワークを必要とし、これにより、余分な部品が必要となる問題がある。また、２つの信号経路の間において、入力信号の極性が異なってしまう。これは、トランジスタＱ１５４が反転増幅器である一方、トランジスタＭ１５２が非反転増幅器であることが原因である。また、この回路では、さらに、トランジスタＭ１５１およびＭ１５２に由来する寄生容量によって、雑音指数が悪化する問題もある。
【００１８】
図１７に示す従来回路では、バイアス電流Ｉｂｉａｓの値の関数である入力インピーダンスが、利得の設定に応じて一定にならず、様々な値に変化する問題が生ずる。したがって、信号源とのインピーダンスマッチングが成立しない。
【００１９】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、利得を可変にしつつ、インピーダンスの変動を最小限に抑えることができる可変利得増幅回路を提供することにある。
【課題を解決するための手段】
【００２０】
上記の課題を解決するために、本発明に係る可変利得増幅回路は、所定の利得を有し、一端が回路出力部に接続される第１の増幅器と、上記第１の増幅器とは異なる利得を有し、一端が上記回路出力部に接続される第２の増幅器と、一端が回路入力部に接続され、他端が上記第１の増幅器の他端に接続される第１のインダクタと、上記第１のインダクタと共に変圧器を構成し、一端が接地され、他端が上記第２の増幅器の他端に接続される第２のインダクタと、を備えたことを特徴としている。
【００２１】
上記の構成によれば、本回路に入力される入力信号は、第１の増幅器や第２の増幅器に入力される前に、いったん、変圧器に入力される。すなわち、入力電圧は、第１の増幅器に入力される前には第１のインダクタを経由し、第２の増幅器に入力される前には、第１のインダクタ、およびこの第１のインダクタと磁気的に接続されている第２のインダクタを経由する。したがって、変圧器の有する、電流安定化作用により、第１のインダクタおよび第２のインダクタを流れる電流の比率の変動が抑えられる。これにより、本回路では、入力電圧が入力される信号経路に応じた入力インピーダンスの変動を抑えることができ、信号源とのインピーダンスマッチングを担保できる効果を奏する。
【００２２】
また、本発明に係る可変利得増幅回路では、さらに、上記第２の増幅器は、上記第２の増幅器の利得を規定する第１のトランジスタ、およびこのトランジスタと特性が同一であるが、上記第２の増幅器の利得には寄与しない第２のトランジスタとを含んでおり、入力信号が上記第１の増幅器によって増幅される場合、上記第２のトランジスタがオンになる一方で、上記第１のトランジスタがオフになり、入力信号が上記第２の増幅器によって増幅される場合、上記第１のトランジスタがオンになる一方で、上記第２のトランジスタがオフになることが好ましい。
【００２３】
上記の構成によれば、本回路では、入力信号が、第１の増幅器によって増幅される場合も、第２の増幅器によって増幅される場合も、変圧器の第２のインダクタに、同一特性のトランジスタが常にオンの状態のまま接続される。これにより、変圧器の第１および第２のインダクタを流れる電流の比率が常に一定になるため、入力電圧が入力される信号経路に関わらず、回路の入力インピーダンスを常に一定にできる効果を奏する。
【００２４】
また、本発明に係る可変利得増幅回路では、さらに、上記第１および第２のインダクタからなる上記変圧器は、信号源とのインピーダンスマッチングに使用されることが好ましい。
【００２５】
上記の構成によれば、本回路では、変圧器を、信号源とのインピーダンスマッチングに使用する。例えば、変圧器の特性を信号源の特性に合わせて設定し、本回路の入力インピーダンスと信号源のインピーダンスとを合致させる。これにより、本回路に伝達される信号の電力を最大にできる効果を奏する。
【００２６】
また、本発明に係る可変利得増幅回路では、さらに、上記第１および第２のインダクタ間の磁気結合係数を変更することによって、回路全体の利得を調整することが好ましい。
【００２７】
上記の構成によれば、本回路では、例えば第１および第２のインダクタの材料を変更するなどして、その磁気結合係数を変化させることにより、回路全体の利得を調整するため、利得を簡便に調整できる効果を奏する。
【００２８】
また、本発明に係る可変利得増幅回路では、さらに、上記第１および第２のインダクタの相対的な巻方向を変更することによって、出力信号の信号極性を変化させることが好ましい。
【００２９】
上記の構成によれば、本回路では、第１および第２のインダクタの相対的な巻方向を変化させて出力信号の信号極性を変化させるため、入力信号を増幅する増幅器の電気的特性に関わらず、その極性を一定に保ったまま出力できる効果を奏する。
【００３０】
また、本発明に係る可変利得増幅回路では、さらに、上記第１および第２の増幅器の一方が動作中に、もう一方の動作を停止させることが好ましい。
【００３１】
上記の構成によれば、本回路において入力電圧を増幅する際、いずれか一方の増幅器が動作し、もう一方の増幅器は動作しないため、本回路を、より少ない消費電力にて動作させることができる効果を奏する。
【００３２】
また、本発明に係る可変利得増幅回路では、さらに、上記第１のインダクタの一端と上記回路入力部との間には、インピーダンスマッチングを実現する前段回路が挿入されていることが好ましい。
【００３３】
上記の構成によれば、本回路では、入力電圧が第１の増幅器や第２の増幅器に入力される前に、必ず前段回路を経由する。したがって、本回路全体の入力インピーダンスが、この前段回路によって規定されるため、信号源とのインピーダンスマッチングを簡便に実現できる効果を奏する。
【発明の効果】
【００３４】
以上のように、本発明の可変利得増幅回路は、所定の利得を有し、一端が回路出力部に接続される第１の増幅器と、上記第１の増幅器とは異なる利得を有し、一端が上記回路出力部に接続される第２の増幅器と、一端が回路入力部に接続され、他端が上記第１の増幅器の他端に接続される第１のインダクタと、上記第１のインダクタと共に変圧器を構成し、一端が接地され、他端が上記第２の増幅器の他端に接続される第２のインダクタと、を備えているため、入力電圧が入力される信号経路に応じた入力インピーダンスの変動を抑えることができ、信号源とのインピーダンスマッチングを容易に実現できる効果を奏する。
【発明を実施するための最良の形態】
【００３５】
本発明の一実施形態について、図１ないし図１０に基づき説明する。
【００３６】
まず、本発明に係る可変利得増幅回路１の基本原理について、図２を参照して説明する。図２は、本発明の実施形態に係る可変利得増幅回路１の基本原理となる構成を示す回路図である。この図によると、本発明の可変利得増幅回路１は、概略的に、増幅器Ａ１（第１の増幅器）、増幅器Ａ２（第２の増幅器）、および変圧器Ｔからなる。変圧器Ｔは、インダクタＬ１（第１のインダクタ）およびインダクタＬ２（第２のインダクタ）からなる。インダクタＬ１の一端は可変利得増幅回路１の回路入力部に接続され、他端は増幅器Ａ１の一端に接続される。インダクタＬ２の一端は接地され、他端は増幅器Ａ２の一端に接続される。増幅器Ａ１およびＡ２のいずれも、その他端が、可変利得増幅回路１の回路出力部に接続される。
【００３７】
増幅器Ａ１は所定の利得を有し、一方、増幅器Ａ２は、増幅器Ａ１の利得とは異なる値の利得を有する。可変利得増幅回路１では、増幅器Ａ１の利得は増幅器Ａ２の利得より大きい。また、図２において、インダクタＬ１およびＬ２に示す点（ドット）は、それぞれ極性を表す。
【００３８】
上記の構成により、可変利得増幅回路１は、２つの信号経路を有する。第１の信号経路は、インダクタＬ１および増幅器Ａ１からなり、第２の経路は、変圧器Ｔ（すなわちインダクタＬ１およびＬ２）および増幅器Ａ２からなる。第１の信号経路は、第２の信号経路に比べて利得が高く、雑音が低い、高利得経路であることを特徴とする。第２の信号経路は、第１の高利得経路に比べて利得が低く、信号増幅時の線形性が高い、低利得経路であることを特徴とする。
【００３９】
可変利得増幅回路１には、信号源から入力信号Ｖｉｎが入力される。そして、入力信号Ｖｉｎは、信号の振幅に応じて、自動的に高利得経路または低利得経路のいずれかに入力され、増幅されて、最終的に出力信号Ｖｏｕｔとして出力される。入力信号Ｖｉｎは、高利得経路に入力される場合、増幅器Ａ１によって増幅され、低利得経路に入力される場合、増幅器Ａ２によって増幅される。
【００４０】
可変利得増幅回路１の具体的な実装を、図３を参照して説明する。図３は、本発明の実施形態に係る可変利得増幅回路１をさらに詳しく説明する回路図である。この図によると、高利得経路（第１の信号経路）は、トランジスタＱ１、Ｑ２、およびＱ３からなり、低利得経路（第の信号経路）は、トランジスタＱ４およびＱ５からなる。高利得経路におけるトランジスタＱ２，Ｑ３は、カスコード接続されている。このカスコード接続により、出力側からベース／コレクタ間の浮遊容量を通じて信号が洩れることを防止する。低利得経路におけるトランジスタＱ４およびＱ５は、増幅率が同一となるなど、互いに同一の電気的特性を有する。
【００４１】
可変利得増幅回路１では、入力信号Ｖｉｎが入力される信号経路の種類に応じて、低利得経路に含まれる、同一特性のトランジスタであるトランジスタＱ４およびＱ５の動作が切り替わる。具体的に説明すると、入力信号Ｖｉｎが高利得経路に入力される際、トランジスタＱ４は非動作になり、トランジスタＱ５が動作する。一方、入力信号Ｖｉｎが低利得経路に入力される際、トランジスタＱ５は非動作になり、トランジスタＱ４が動作する。
【００４２】
これにより、可変利得増幅回路１では、信号が経由する信号経路の種類にかかわらず、インダクタＬ２には常に同一特性のトランジスタ（トランジスタＱ４またはＱ５）が接続されることになる。
【００４３】
可変利得増幅回路１の具体的な実装を、図１を参照して、さらに詳細に説明する。図１は、本発明の一実施形態を示すものであり、可変利得増幅回路１の詳細な構成を示す回路図である。この図によると、可変利得増幅回路１は、トランジスタＱ１〜Ｑ５、インダクタＬ１（第１のインダクタ）およびＬ２（第２のインダクタ）からなる変圧器Ｔ、コンデンサＣｓ、コンデンサＣｃ、インダクタＬｃ、インダクタＬｅ、バイアス回路Ｂｉａｓ１、並びにバイアス回路Ｂｉａｓ２からなる。
【００４４】
可変利得増幅回路１では、変圧器Ｔを構成するインダクタＬ１の一端（信号入力側）が、コンデンサＣｓを介して、信号源に接続されている。インダクタＬ１の他端は、トランジスタＱ１のベースに接続される。トランジスタＱ１のベースには、バイアス回路Ｂｉａｓ１の出力部も接続される。トランジスタＱ１のエミッタはインダクタＬｅを介して接地され、コレクタはトランジスタＱ２，Ｑ３のエミッタに接続される。
【００４５】
トランジスタＱ３のベースは電圧源Ｖｃ１に接続され、コレクタは電圧源Ｖｃｃに接続される。トランジスタＱ２のベースは電圧源Ｖｃ２に接続され、コレクタはインダクタＬｃを介して電圧源Ｖｃｃに接続され、かつ、コンデンサＣｃを介して出力部に接続される。
【００４６】
また、変圧器ＴにおけるインダクタＬ２の一端は接地され、他端はトランジスタＱ４およびＱ５のエミッタに接続される。トランジスタＱ４のベースはスイッチＳ１に接続され、コレクタはコンデンサＣｃを介して出力部に接続される。トランジスタＱ５のベースはスイッチＳ２に接続され、コレクタは電圧源Ｖｃｃに接続される。
【００４７】
バイアス回路Ｂｉａｓ１は、抵抗Ｒ１〜Ｒ３、トランジスタＱ１０、およびトランジスタＱ１１からなる、カレントミラー回路である。この回路は、バイアス電流Ｉ１を、トランジスタＱ１のベースに出力する。
【００４８】
バイアス回路Ｂｉａｓ２は、抵抗Ｒ４、トランジスタＱ１２、およびトランジスタＱ１３からなる、カレントミラー回路である。この回路は、電流Ｉ４を、トランジスタＱ４またはＱ５に選択的に出力する。この選択的切り替えは、スイッチＳ１およびＳ２によって行われる。すなわち、可変利得増幅回路１において、入力信号Ｖｉｎが高利得経路に入力されるとき、バイアス回路Ｂｉａｓ２において、スイッチＳ２がオンになり、スイッチＳ１がオフになる。これにより、電流Ｉ４はトランジスタＱ５に出力され、その結果トランジスタＱ５がオンになり、トランジスタＱ４がオフになる。一方、入力信号Ｖｉｎが低利得経路に入力されるとき、バイアス回路ではスイッチＳ１がオンになり、スイッチがオフになる。これにより、電流Ｉ４はトランジスタＱ４に出力され、その結果トランジスタＱ４がオンになり、トランジスタＱ５がオフになる。
【００４９】
このような構成によって、可変利得増幅回路１では、入力信号Ｖｉｎが入力される信号経路に関わらず、インダクタＬ２には、同一特性のトランジスタ（トランジスタＱ４またはＱ５）が、オンの状態となったまま常に接続される。この結果、インダクタＬ１に流れる電流と、インダクタＬ２を流れる電流との比率が常に一定に保たれるため、入力インピーダンスが一定に保たれる。また、このとき、入力信号Ｖｉｎの極性も、信号経路に関わらず一定に保たれる。
【００５０】
可変利得増幅回路１の高利得経路における利得について、以下に説明する。
【００５１】
回路入力部からトランジスタＱ１のベースへの利得は、次式（１）によって表される。
【００５２】
【数１】
2006013810.tif 000003
【００５３】
式（１）において、ｖｉｎは可変利得増幅回路１の回路入力部における入力電圧を意味し、ｖｂ１はトランジスタＱ１のベースにおける電圧を意味し、ＺｉｎはトランジスタＱ１のベースにおけるインピーダンスを意味し、Ｚｉは回路入力部における入力インピーダンスを意味し、Ｒｓは信号源に直列に接続された抵抗のインピーダンスを意味する。式（１）では、ＺｉとＲｓとが整合すると仮定している。
【００５４】
トランジスタＱ１は、エミッタ接地型のトランジスタである。また、トランジスタＱ１のコレクタに対して、カスコード接続されたトランジスタＱ２，Ｑ３が負荷となる。これらのことから、トランジスタＱ１の利得は、次式（２）によって表される。
【００５５】
【数２】
2006013810.tif 000004
【００５６】
式（２）において、ｖｅ２はトランジスタＱ１のエミッタにおける電圧を意味し、ｇｍ１はトランジスタＱ１の相互コンダクタンスを意味し、ｇｍ２はトランジスタＱ２の相互コンダクタンスを意味し、ｇｍ３はトランジスタＱ３の相互コンダクタンスを意味する。
【００５７】
トランジスタＱ２は、ベース接地型のトランジスタである。このことから、トランジスタＱ２の利得は、次式（３）によって表される。
【００５８】
【数３】
2006013810.tif 000005
【００５９】
式（３）において、ｖｏは可変利得増幅回路１の出力電圧を意味し、ｇｍ２は上述したようにトランジスタＱ２の相互コンダクタンスを意味し、ＺｃはトランジスタＱ２のコレクタにおけるインピーダンスを意味する。すなわち、Ｚｃは、インダクタＬｃのインダクタンス、コンデンサＣｃのキャパシタンス、および次段階の負荷インピーダンスであるＲＬを加算した値に相当する。
【００６０】
トランジスタＱ１を流れる電流を電流ＩＣ１、トランジスタＱ２を流れる電流を電流ＩＣ２、そしてトランジスタＱ３を流れる電流を電流ＩＣ３とすると、ＩＣ１＝ＩＣ２＋ＩＣ３が成立する。このことから、以上の式（１）〜（３）に基づくと、高利得経路における利得ＡＨＧは、次式（４）によって表される。
【００６１】
【数４】
2006013810.tif 000006
【００６２】
式（４）は、入力インピーダンスがＲｓに合致した場合の利得を表す。可変利得増幅回路１では、トランジスタＱ２を流れる電流を制御することによって、ｇｍ２を変更できる。これにより、高利得経路の利得を変更できる。
【００６３】
インピーダンスＺｉｎは次式（５）を満たす。
【００６４】
【数５】
2006013810.tif 000007
【００６５】
式（５）において、ｒｂはトランジスタＱ１のベースの抵抗を意味し、ｇｍ１は上述したようにトランジスタＱ１の相互コンダクタンスを意味し、Ｃπ１はトランジスタＱ１のベースの入力コンダクタンスを意味し、ＬｅはトランジスタＱ１のエミッタに接続されたインダクタＬｅのインダクタンスを意味する。
【００６６】
信号源に対する回路全体の入力インピーダンスＺｉは、次式（６）を満たす。
【００６７】
【数６】
2006013810.tif 000008
【００６８】
式（６）において、ＺｉｎはトランジスタＱ１のベースにおける入力インピーダンスを意味し、Ｚ１は変圧器Ｔに含まれるインダクタＬ１の直列インピーダンスを意味する。Ｚ１はインダクタＬ１およびＬ２のインダクタンスの関数となる。インダクタＬ２におけるインピーダンスは、インダクタＬ１に反映される。トランジスタＱ５のエミッタのインピーダンスは、変圧器ＴのインダクタＬ２の負荷となる。これは、入力信号が高利得経路に入力されるとき、トランジスタＱ５がオンになる一方で、トランジスタＱ４がオフになるからである。
【００６９】
次式（７）が成立すると、可変利得増幅回路１の入力インピーダンスと信号源のインピーダンスとが合致する。すなわち、可変利得増幅回路１と信号源との間における、インピーダンスマッチングが成立する。
【００７０】
【数７】
2006013810.tif 000009
【００７１】
式（７）において、Ｒｅ（Ｚｉ）は入力インピーダンスＺｉの実数成分を意味し、Ｉｍ（Ｚｉ）は虚数成分を意味する。式（７）が成立するとき、信号源から可変利得増幅回路１への信号の伝達が、最も効率的に行われる。すなわち、伝達される信号の電力が最も大きくなる。
【００７２】
可変利得増幅回路１において、入力信号Ｖｉｎが低利得経路を通じて増幅される場合の動作を、以下に説明する。
【００７３】
可変利得増幅回路１では、入力信号Ｖｉｎの振幅が所定の値以上である場合、電圧源Ｖｃ１および電圧源Ｖｃ２からの信号供給が停止する。これにより、トランジスタＱ３およびＱ４の動作が停止し、その結果高利得経路の動作が停止する。なお、この供給停止は、可変利得増幅回路１の外部に付加された制御手段によって、自動的に行われる。
【００７４】
さらに、バイアス回路Ｂｉａｓ２におけるスイッチＳ１がオンになり、スイッチＳ２がオフになる。したがって、トランジスタＱ１を介した電流は、回路出力部に到達しない。一方、トランジスタＱ４を介した電流は、回路出力部に到達する。こうして、入力信号Ｖｉｎは、低利得経路を経由して、出力信号Ｖｏｕｔとして出力される。
【００７５】
このように、可変利得増幅回路１では、入力信号Ｖｉｎのレベル（振幅）に応じて、高利得および低利得経路の切り替えが、自動的に行われる。
【００７６】
低利得経路における利得について、以下に説明する。まず、インダクタＬ１における電圧Ｅ１、およびインダクタＬ２における電圧Ｅ２は、次式（８）を満たす。
【００７７】
【数８】
2006013810.tif 000010
【００７８】
式（８）において、Ｍは変圧器ＴにおけるインダクタＬ１とインダクタＬ２との相互インダクタを意味し、ｋは変圧器Ｔにおける磁気結合係数を意味し、ｇｍ４はトランジスタＱ４の相互コンダクタンスを意味する。Ｍとｋとには、次式（９）が成立する。
【００７９】
【数９】
2006013810.tif 000011
【００８０】
電圧Ｅ１は、次式（１０）を満たす。
【００８１】
【数１０】
2006013810.tif 000012
【００８２】
可変利得増幅回路１では、インピーダンスマッチングが成立するとき、次式（１１）が成立する。
【００８３】
【数１１】
2006013810.tif 000013
【００８４】
また、ベース接地型トランジスタであるトランジスタＱ４において、エミッタからコレクタへの利得は、次式（１２）を満たす。
【００８５】
【数１２】
2006013810.tif 000014
【００８６】
したがって、上記式（８）、（１１）、および（１２）に基づくと、低利得経路における利得ＡＬＧは、次式（１３）を満たす。
【００８７】
【数１３】
2006013810.tif 000015
【００８８】
低利得経路においても、上記式（６）（７）が成立する場合、インピーダンスマッチングが成立する。
【００８９】
可変利得増幅回路１に含まれる変圧器Ｔについて以下に説明する。銅線を同心円状に交互に巻き付けてインダクタＬ１およびＬ２を形成した変圧器Ｔの例を図４に、この変圧器Ｔを集積回路によって実装した等価回路を図５に、それぞれ示す。図４に示す変圧器Ｔでは、インダクタＬ１およびＬ２を、５対２の割合で巻いている。図５に示す等価回路では、変圧器Ｔをプレーナ構造によって実装している。なお、ここに示した変圧器Ｔは一例であって、可変利得増幅回路１では、任意の変圧器Ｔを用いることができる。
【００９０】
可変利得増幅回路１では、変圧器Ｔによって、入力信号Ｖｉｎが出力信号Ｖｏｕｔとして出力される際、その極性が反転してしまうことを防止できる。このことは、インダクタＬ１およびＬ２の巻き方を変更、具体的にはインダクタＬ１およびＬ２の極性を相対的に変更して、信号の極性を調整することによって、達成できる。したがって、可変利得増幅回路１では、信号経路に関わらず、信号の極性は反転することなく一定に保たれる。
【００９１】
図６は、バイアス電流Ｉ４を様々な値に変化させたときの、周波数と入力インピーダンスとの関係を示すグラフであり、（ａ）は入力インピーダンスの虚数成分と周波数との関係を示すグラフであり、（ｂ）は入力インピーダンスの実数成分と周波数との関係を示すグラフである。なお、図６には、インダクタＬ１のインダクタンスが５ｎＨであり、インダクタＬ２のインダクタンスが１ｎＨである例を示す。
【００９２】
この図から、可変利得増幅回路１においてインピーダンスマッチングを成立させるための条件を読み取れる。例えば、信号源のインピーダンスであるＲｓを５０Ωとし、可変利得増幅回路１が動作する周波数を２．５ＧＨｚに設定すると、電流Ｉ４が１ｍＡである場合、インピーダンスＺｉの虚数成分Ｉｍ（Ｚｉ）は約ゼロとなり、実数成分Ｒｅ（Ｚｉ）は６０Ωとなる。このとき、可変利得増幅回路１の入力インピーダンスは約６０Ωとなり、この値は、信号源のインピーダンス（５０Ω）に近い。すなわち、この条件は、可変利得増幅回路１と信号源との間におけるインピーダンスマッチングが成立する条件に近いといえる。
【００９３】
可変利得増幅回路１では、低利得経路において、同一特性のトランジスタＱ４およびＱ５の動作が切り替わる。これにより、変圧器Ｔを構成するインダクタＬ１およびＬ２を流れる電流の比率が、常に一定となる。この結果、信号経路に関わらず入力インピーダンスが一定になる。すなわち、可変利得増幅回路１の高利得経路では、入力信号Ｖｉｎは、変圧器ＴのインダクタＬ１、トランジスタＱ１、そしてトランジスタＱ２と、三段階の増幅過程を経て、最終的に出力信号Ｖｏｕｔとして出力される。一方、低利得経路では、入力信号Ｖｉｎは、変圧器ＴのインダクタＬ１およびインダクタＬ２と、トランジスタＱ４との二段階の増幅過程を経て、同じく最終的に出力信号Ｖｏｕｔとして出力される。
【００９４】
このように、可変利得増幅回路１では、信号入力部に変圧器Ｔが接続され、さらに、変圧器ＴのインダクタＬ１およびＬ２に対して、電気的特性が同一であり、かつ切り換え可能な複数のトランジスタ（トランジスタＱ４およびＱ５）が接続されることによって、入力インピーダンスを一定に保つことを実現する。これにより、可変利得増幅回路１では、高利得経路における入力インピーダンスと、低利得経路における入力インピーダンスとが等しくなり、さらに、これらの入力インピーダンスがいずれも、信号源のインピーダンスと等しくなる。
【００９５】
このことから、可変利得増幅回路１では、信号経路に関わらず、インピーダンスマッチングが実現される。これに伴い、入力インピーダンスに依存する雑音指数も、信号経路に関わらず一定となる。ここで、雑音指数とは、入力信号のＳＮ比（信号−雑音比）を、出力信号のＳＮ比によって除算した値を意味する。この定義から、雑音指数が低いことは、出力信号のＳＮ比がより高くなることを意味する。すなわち、可変利得増幅回路１では、利得を可変にしつつ、広範囲の周波数成分を含む入力信号に対して、雑音を最小限に抑えた信号増幅を実現できる。
【００９６】
高利得および低利得経路における、動作周波数と利得との関係を、図７に示す。図７は、可変利得増幅回路１における利得と周波数との関係を示すグラフである。この図に示す例では、可変利得増幅回路１は、２．４ＧＨｚにおいて動作可能に設計されている。具体的に説明すると、高利得経路は、電流Ｉ１＝４ｍＡの条件においてバイアスされ、低利得経路は、電流Ｉ１＝１ｍＡの条件においてバイアスされる。また、インダクタＬｃのインダクタンスは６ｎＨ、コンデンサＣｃのコンダクタンスは０．４ｐＦ、そして電圧源Ｖｃｃの電圧は３Ｖに設定されている。コレクタインピーダンス（インダクタＬｃのインダクタンスおよびコンデンサＣｃのコンダクタンス）は、２．４ＧＨｚで同調する。
【００９７】
この条件において、可変利得増幅回路１では、高利得経路の利得は２５ｄＢであり、低利得経路の利得は５ｄＢである。すなわち、利得の変化は２０ｄＢである。
【００９８】
以上のように、可変利得増幅回路１は、無線周波数帯域において動作する回路として、信号源とのインピーダンスマッチングを単純に実現でき、利得の設定に関わらず入力インピーダンスを一定に設定でき、増幅する信号の雑音をより低くでき、信号の極性を制御でき、かつ、回路構成を単純化できるなど、従来の回路にはない、様々な効果を奏する。
【００９９】
なお、本発明は、変圧器Ｔの前段に、インピーダンスマッチングを実現するためのマッチングネットワークＭＮを付加した構成としても構わない。この例について、図８および図９を参照して説明する。
【０１００】
図８は、本発明の他の実施形態に係る可変利得増幅回路１ａの基本原理を示す回路図である。図９は、本発明の他の実施形態に係る可変利得増幅回路１ａの詳細な構成を示す回路図である。図８に示すように、可変利得増幅回路１ａでは、変圧器Ｔの前段に、前段回路である増幅器Ａ３およびマッチングネットワークＭＮが設けられている。また、図９に示すように、増幅器Ａ３はトランジスタＱ１によって形成され、マッチングネットワークＭＮは、信号源に直列に接続されたコンデンサＣｓ、このコンデンサＣｓに直列に接続されたインダクタＬｂ、およびインダクタＬｅによって形成されている。
【０１０１】
図９に示すように、トランジスタＱ１のエミッタは、インダクタＬｅを介して接地される。また、トランジスタＱ１のコレクタは、インダクタＬｂの一端に接続される。さらに、トランジスタＱ１のコレクタは、変圧器ＴにおけるインダクタＬ１の一端（信号入力部）に接続される。
【０１０２】
バイアス回路Ｂｉａｓ２ａは、トランジスタＱ４に電流Ｉ４を供給する、カレントミラー回路である。この回路の出力は、スイッチＳ１によって切り換えられ、トランジスタＱ４のベース、またはグラウンドに接続される。
【０１０３】
可変利得増幅回路１ａにおける信号経路について以下に説明する。可変利得増幅回路１ａも、可変利得増幅回路１と同様に、２つの信号経路を有する。高利得経路（図８における増幅器Ａ１）は、トランジスタＱ２，Ｑ３によって構成され、利得が高い。この信号経路では、電圧源Ｖｃ１によってトランジスタＱ３の動作が制御され、電圧源Ｖｃ２によってトランジスタＱ２の動作が制御される。すなわち、電圧源Ｖｃ１およびＶｃ２は、増幅器Ａ１の利得を制御するためのものである。また、この信号経路では、入力信号Ｖｉｎは、トランジスタＱ２を通じて、負荷インピーダンス（インダクタＬｃおよびコンデンサＣｃ）を経由し、出力部に出力信号Ｖｏｕｔとして出力される。
【０１０４】
低利得経路（図８における増幅器Ａ２）は、トランジスタＱ４によって構成され、利得が低い。トランジスタＱ４のエミッタは、インダクタＬ２の一端に接続される。インダクタＬ１およびＬ２の間における磁気的結合によって、増幅器Ａ１の出力（トランジスタＱ１のコレクタ）に接続される。
【０１０５】
可変利得増幅回路１ａでは、スイッチＳ１のオン／オフによって、信号経路が切り替わる。スイッチＳ１がオンになるとき、低利得経路によって信号が増幅される。逆に、スイッチＳ１がオフであるとき、高利得経路によって信号が増幅される。
【０１０６】
また、可変利得増幅回路１ａでは、スイッチＳ１のオン／オフに関わらず、トランジスタＱ１は常に導通している。これにより、回路全体の入力インピーダンスは、信号経路に関わらず、トランジスタＱ１の特性によって規定され、常に一定となる。これに伴い、入力インピーダンスに依存する雑音指数も、信号経路に関わらず一定となる。すなわち、可変利得増幅回路１ａでは、利得を可変にしつつ、広範囲の周波数成分を含む入力信号に対して、雑音を最小限に抑えた信号増幅を実現できる。
【０１０７】
本発明は、上述したような、２つの増幅器を有する回路に限定されず、３つ以上の増幅器を有する構成としてもよい。そこで、以下に、増幅器を３つ有する可変利得増幅回路１ｂについて説明する。
【０１０８】
図１０に示す可変利得増幅回路１ｂは、Ｖｇａｉｎによって制御される、３つの、互いに利得が異なる増幅器Ａ１、Ａ２、およびＡ３を有する。各増幅器の利得は、それぞれ互いに異なる。また、各増幅器の入力部は、それぞれ、インダクタＬ１、Ｌ２、およびＬ３の信号出力側の一端に接続される。このとき、変圧器Ｔでは、インダクタＬ１およびＬ２は相互インダクタンスＭ１２によって互いに磁気的に接続され、インダクタＬ２およびＬ３は相互インダクタンス２３によって互いに磁気的に接続され、インダクタＬ１およびＬ３は相互インダクタンスＭ１３によって互いに磁気的に接続される。
【０１０９】
この構成により、可変利得増幅回路１ｂでは、増幅器Ａ１、増幅器Ａ２、および増幅器Ａ３という、互いに利得が異なる３つの増幅器を備えるため、選択可能な利得の範囲をさらに細かく、かつ幅広く設定できる。
【０１１０】
なお、可変利得増幅回路１では、増幅器Ａ１または増幅器Ａ２、あるいはその両者が、それぞれ個別に利得を可変とする増幅器であってもよい。このように構成することによって、可変利得増幅回路１において選択可能な利得の幅がさらに広がる効果を得られる。さらに、増幅器Ａ２は、その利得が１より小さい増幅器であってもよい。
【０１１１】
また、可変利得増幅回路１では、増幅器Ａ１およびＡ２の一方が動作中に、もう一方の動作を停止させてもよい。これにより、可変利得増幅回路１において入力信号Ｖｉｎを増幅する際、いずれか一方の増幅器が動作し、もう一方の増幅器は動作しないため、可変利得増幅回路１を、より少ない消費電力量にて動作させることができる。
【０１１２】
可変利得増幅回路１は、バイポーラ型トランジスタを用いた実装に限定されることなく、例えばガリウム・ヒ素ベースのＨＢＴ（Heterojunction Bipolar Transistor）、ＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）、あるいはシリコンベースのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）など、各種のトランジスタを用いても実装可能である。
【０１１３】
可変利得増幅回路１では、回路が動作する所望の周波数において動作する変圧器Ｔであれば、どのような構成の変圧器Ｔも使用可能である。例えば、数ｋＨｚ程度の低周波数で動作するように設計する場合、鉄心を有する変圧器Ｔを用いた可変利得増幅回路１を設計することが好適である。一方、ギガヘルツを超える高周波数帯域（例えば、１〜３０ＧＨｚ）において動作させる場合、鉄心を有さず、電流によって実装される変圧器Ｔを用いた可変利得増幅回路１を設計することが好適である。
【０１１４】
なお、本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態について、も本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１１５】
本発明は、無線通信装置など、低雑音で信号を増幅させるあらゆる信号処理装置に好適に適用可能である。
【図面の簡単な説明】
【０１１６】
【図１】本発明の一実施形態を示すものであり、可変利得増幅回路の詳細な構成を示す回路図である。
【図２】本発明の実施形態に係る可変利得増幅回路の基本原理となる構成を示す回路図である。
【図３】本発明の実施形態に係る可変利得増幅回路をさらに詳しく説明する回路図である。
【図４】変圧器の構成を示す説明図である。
【図５】集積回路によって実装した変圧器の詳細を示す回路図である。
【図６】バイアス電流を様々な値に変化させたときの、周波数と入力インピーダンスとの関係を示すグラフであり、（ａ）は入力インピーダンスの虚数成分と周波数との関係を示すグラフであり、（ｂ）は入力インピーダンスの実数成分と周波数との関係を示すグラフである。
【図７】可変利得増幅回路における利得と周波数との関係を示すグラフである。
【図８】本発明の他の実施形態に係る可変利得増幅回路の基本原理を示す回路図である。
【図９】本発明の他の実施形態に係る可変利得増幅回路の詳細な構成を示す回路図である。
【図１０】本発明の他の実施形態に係る可変利得増幅回路の基本原理を示す回路図である。
【図１１】第１の従来回路の構成を示す回路図である。
【図１２】第２の従来回路の構成を示す回路図である。
【図１３】第３の従来回路の構成を示す回路図である。
【図１４】第４の従来回路の構成を示す回路図である。
【図１５】第５の従来回路の構成を示す回路図である。
【図１６】第６の従来回路の構成を示す回路図である。
【図１７】第７の従来回路の構成を示す回路図である。
【符号の説明】
【０１１７】
Ａ１〜Ａ３  増幅器
Ｃｃ，Ｃｓ  コンデンサ
Ｌ１，Ｌ２，Ｌｂ，Ｌｃ  インダクタ
Ｒ１〜Ｒ４，Ｒｓ     抵抗
Ｔ     変圧器
Ｑ１〜Ｑ１３  トランジスタ
Ｖｉｎ 信号源電圧
Ｖｃｃ，Ｖｃ１，Ｖｃ２  電圧源
【図１】
2006013810.tif 000016
【図２】
2006013810.tif 000017
【図３】
2006013810.tif 000018
【図４】
2006013810.tif 000019
【図５】
2006013810.tif 000020
【図６】
2006013810.tif 000021
【図７】
2006013810.tif 000022
【図８】
2006013810.tif 000023
【図９】
2006013810.tif 000024
【図１０】
2006013810.tif 000025
【図１１】
2006013810.tif 000026
【図１２】
2006013810.tif 000027
【図１３】
2006013810.tif 000028
【図１４】
2006013810.tif 000029
【図１５】
2006013810.tif 000030
【図１６】
2006013810.tif 000031
【図１７】
2006013810.tif 000032