(57)【要約】【課題】  高精度なレーザ補正処理が可能な光ディスク制御装置及び光ディスク制御方式を提供する。【解決手段】  テストパルスのタイミングを調整するパルスエッジ調整ブロック１１１からのパルスエッジの中から指定された第１，第２のタイミングのパルスを選択し出力する第１，第２のパルス選択ブロック１０９，１１０と、前記第１のパルス選択ブロック１０９で選択された信号を元にしたレーザ出力信号を取得するレーザ出力信号取得ブロック１１３と、前記レーザ出力信号取得ブロック１１３で取得した信号と前記第２のパルス選択ブロックで選択された信号とのパルスエッジ位置の比較を行うパルスエッジ比較ブロック２００とを備え、レーザ入力前の信号を目標値とし、レーザ照射後のパルスとの上りエッジと下りエッジとの位置を一致するような補正を、パルスエッジ位置比較ハードウェア及びＣＰＵとプログラムの組み合わせにより自動的に実行することを可能とした。【選択図】  図１
2006059476.tif 000002
【特許請求の範囲】
【請求項１】
記録可能な光ディスクに対し記録処理を行う光ディスク制御方式において、
レーザ制御補正用のテストパルスを生成するテスト波形生成ブロックと、
前記テスト波形生成ブロックで生成されたテストパルスのタイミングを調整するパルスエッジ調整ブロックと、
前記パルスエッジ調整ブロックから出力されたパルスエッジの中から指定された第１のタイミングのパルスを選択し出力する第１のパルス選択ブロックと、
前記パルスエッジ調整ブロックから出力されたパルスエッジの中から指定された第２のタイミングのパルスを選択し出力する第２のパルス選択ブロックと、
前記第１のパルス選択ブロックで選択された信号を元にしたレーザ出力信号を取得するレーザ出力信号取得ブロックと、
前記レーザ出力信号取得ブロックで取得した信号と前記第２のパルス選択ブロックで選択された信号とのパルスエッジ位置の比較を行うパルスエッジ比較ブロックとを備え、
前記第１のパルス選択ブロックの設定と前記第２のパルス選択ブロックの設定の変更と、前記パルスエッジ比較ブロックの比較結果の参照の繰り返しによりレーザ駆動の時間遅れを求めその時間遅れの補正を行う、
ことを特徴とする光ディスク制御方式。
【請求項２】
請求項１記載の光ディスク制御方式において、
前記パルスエッジ調整ブロックは、
インバータ回路の連続によるディレイバッファと該ディレイバッファの一定区間ごとに取り出した複数の信号から指定タイミングの信号をセレクタで選択する構成である、
ことを特徴とする光ディスク制御方式。
【請求項３】
記録可能な光ディスクに対し記録処理を行う光ディスク制御方式において、
レーザ制御補正用のテストパルスを生成するテスト波形生成ブロックと、
前記テスト波形生成ブロックで生成する波形パターンを選択するテスト波形選択ブロックと、
前記テスト波形生成ブロックで生成されたテストパルスのタイミングを調整するパルスエッジ調整ブロックと、
前記パルスエッジ調整ブロックから出力されたパルスエッジの中から指定された第１のタイミングのパルスを選択し出力する第１のパルス選択ブロックと、
前記パルスエッジ調整ブロックから出力されたパルスエッジの中から指定された第２のタイミングのパルスを選択し出力する第２のパルス選択ブロックと、
前記第１のパルス選択ブロックで選択された信号を元にしたレーザ出力信号を取得するレーザ出力信号取得ブロックと、
前記レーザ出力信号取得ブロックで取得した信号と前記第２のパルス選択ブロックで選択された信号とのパルスエッジ位置の比較を行うパルスエッジ比較ブロックとを備え、
前記第１のパルス選択ブロックの設定と前記第２のパルス選択ブロックの設定と前記テスト波形選択ブロックの設定の変更と、前記パルスエッジ比較ブロックの比較結果の参照の繰り返しによりパルス幅ごとのレーザ駆動の時間遅れを求めその時間遅れの補正を行う、
ことを特徴とする光ディスク制御方式。
【請求項４】
記録可能な光ディスクに対し記録処理を行う光ディスク制御方式において、
レーザ制御補正用のテストパルスを生成するテスト波形生成ブロックと、
前記テスト波形生成ブロックで生成する波形パターンを選択するテスト波形選択ブロックと、
前記テスト波形生成ブロックで生成されたテストパルスのタイミングを調整するパルスエッジ調整ブロックと、
前記パルスエッジ調整ブロックから出力されたパルスエッジの中から指定された第１のタイミングのパルスを選択し出力する第１のパルス選択ブロックと、
前記パルスエッジ調整ブロックから出力されたパルスエッジの中から指定された第２のタイミングのパルスを選択し出力する第２のパルス選択ブロックと、
前記第１のパルス選択ブロックで選択された信号を元にしたレーザ出力信号を取得するレーザ出力信号取得ブロックと、
前記レーザ出力信号取得ブロックで取得した信号と前記第２のパルス選択ブロックで選択された信号とのパルスエッジ位置の比較を行うパルスエッジ比較ブロックとを備え、
記録時に使用するレーザパルスの幅が、レーザがＯＮ状態とＯＦＦ状態の間を遷移する時間のある幅であるときは、前記第１のパルス選択ブロックの設定と前記第２のパルス選択ブロックの設定の変更と、前記パルスエッジ比較ブロックの比較結果の参照の繰り返しによりレーザ駆動の時間遅れを求めその時間遅れの補正を行い、
記録時に使用するレーザパルスの幅が、レーザがＯＮ状態とＯＦＦ状態の間を遷移する時間のない幅であるときは、前記第１のパルス選択ブロックの設定と前記第２のパルス選択ブロックの設定と前記テスト波形選択ブロックの設定の変更と、前記パルスエッジ比較ブロックの比較結果の参照の繰り返しによりパルス幅ごとのレーザ駆動の時間遅れを求めその時間遅れの補正を行う、
ことを特徴とする光ディスク制御方式。
【請求項５】
記録可能な光ディスクに対し記録処理を行う光ディスク制御方式において、
レーザ制御補正用のテストパルスを生成するテスト波形生成ブロックと、
前記テスト波形生成ブロックで生成する波形パターンを選択するテスト波形選択ブロックと、
前記テスト波形生成ブロックで生成されたテストパルスのタイミングを調整するパルスエッジ調整ブロックと、
前記パルスエッジ調整ブロックから出力されたパルスエッジの中から指定された第１のタイミングのパルスを選択し出力する第１のパルス選択ブロックと、
前記パルスエッジ調整ブロックから出力されたパルスエッジの中から指定された第２のタイミングのパルスを選択し出力する第２のパルス選択ブロックと、
前記第１のパルス選択ブロックで選択された信号を元にしたレーザ出力信号を取得するレーザ出力信号取得ブロックと、
前記レーザ出力信号取得ブロックで取得した信号と前記第２のパルス選択ブロックで選択された信号とのパルスエッジ位置の比較を行うパルスエッジ比較ブロックとを備え、
低倍速記録時は、前記第１のパルス選択ブロックの設定と前記第２のパルス選択ブロックの設定の変更と、前記パルスエッジ比較ブロックの比較結果の参照の繰り返しによりレーザ駆動の時間遅れを求めその時間遅れの補正を行い、
高倍速記録時は、前記第１のパルス選択ブロックの設定と前記第２のパルス選択ブロックの設定と前記テスト波形選択ブロックの設定の変更と、前記パルスエッジ比較ブロックの比較結果の参照の繰り返しによりパルス幅ごとのレーザ駆動の時間遅れを求めその時間遅れの補正を行う、
ことを特徴とする光ディスク制御方式。
【請求項６】
請求項３記載の光ディスク制御方式において、
記録時に使用するパルス幅に対するレーザ駆動遅れ量を探索していない場合、最も近いパルス幅のレーザ駆動遅れ量から補完することでレーザ補正量を求める、
ことを特徴とする光ディスク制御方式。
【請求項７】
請求項１または３記載の光ディスク制御方式において、
補正処理毎のレーザ駆動時間遅れ量を保存しておき、次回の補正処理時に前回の処理結果のレーザ駆動時間遅れ量から探索を開始する、
ことを特徴とする光ディスク制御方式。
【請求項８】
記録可能な光ディスクに対し記録処理を行う光ディスク制御方式において、
レーザ制御補正用のテストパルスを生成するテスト波形生成ブロックと、
光ディスクへの記録信号を生成する記録信号生成ブロックと、
前記テスト波形生成ブロックで生成されたテストパルスのタイミングを調整するパルスエッジ調整ブロックと、
前記パルスエッジ調整ブロックから出力されたパルスエッジの中から指定された第１のタイミングのパルスを選択し出力する第１のパルス選択ブロックと、
前記パルスエッジ調整ブロックから出力されたパルスエッジの中から指定された第２のタイミングのパルスを選択し出力する第２のパルス選択ブロックと、
前記第１のパルス選択ブロックで選択された信号を元にしたレーザ出力信号を取得するレーザ出力信号取得ブロックと、
前記レーザ出力信号取得ブロックで取得した信号と前記第２のパルス選択ブロックで選択された信号とのパルスエッジ位置の比較を行うパルスエッジ比較ブロックとを備え、
記録中に前記パルスエッジ比較ブロックの比較結果に応じてレーザ駆動時間の時間遅れの補正を行う、
ことを特徴とする光ディスク制御方式。
【請求項９】
請求項８記載の光ディスク制御方式において、
記録パターンに現れる単一パルス出力時の前記パルスエッジ比較ブロックの比較結果に応じてレーザ駆動時間の時間遅れの補正を行う、
ことを特徴とする光ディスク制御方式。
【請求項１０】
請求項１〜９記載の光ディスク制御方式のいずれかを用いてレーザ駆動時間の補正処理を行う、
ことを特徴とする光ディスク制御装置。
【請求項１１】
記録可能な光ディスクに対し記録処理を行う光ディスク制御方式において、
レーザ制御補正用のテストパルスを生成するテスト波形生成ブロックと、
前記テスト波形生成ブロックで生成されたテストパルスとｎ本のＬＶＤＳを出力選択するテスト波形出力ブロックと、
ｎ本のＬＶＤＳのそれぞれでパルスエッジのタイミングを調節する第１〜第ｎのパルスエッジ調整ブロックと、
ｎ本のＬＶＤＳのそれぞれのパルスエッジのタイミングを選択し出力する第１〜第ｎのパルスエッジ選択ブロックと、
前記第１〜第ｎのパルスエッジ調整ブロック通過後のｎ本のＬＶＤＳ信号から２本の信号を選択するＬＶＤＳ信号選択ブロックと、
前記ＬＶＤＳ信号選択ブロックによって選択された２本のＬＶＤＳの信号のパルスエッジ位置の比較を行うパルスエッジ比較ブロックとを備え、
前記ＬＶＤＳ信号選択ブロックで選択された２本のＬＶＤＳについて前記第１〜第ｎのパルスエッジ選択ブロックの設定の変更と前記ＬＶＤＳ信号選択ブロックとの比較結果に応じて２本のＬＶＤＳの信号出力タイミングを調整し、ＬＶＤＳ信号選択の組み合わせを変えて調整を繰り返すことでｎ本のＬＶＤＳ信号の出力タイミングを調整する、
ことを特徴とする光ディスク制御方式。
【請求項１２】
請求項１１記載の光ディスク制御方式において、
前記第１〜第ｎのパルスエッジ調整ブロックは、
インバータ回路の連続によるディレイバッファと該ディレイバッファの一定区間ごとに取り出した複数の信号から指定タイミングの信号をセレクタで選択する構成である、
ことを特徴とする光ディスク制御方式。
【請求項１３】
請求項１１、１２記載の光ディスク制御方式のいずれかを用いてＬＶＤＳ信号の出力タイミングを同期させる補正処理を行う、
ことを特徴とする光ディスク制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記録可能な光ディスクに対してデータの記録／再生を行う光ディスク制御装置及び光ディスク制御方式に関する技術に属する。
【背景技術】
【０００２】
近年、ＤＶＤ−ＲＡＭ、ＤＶＤ−Ｒ／ＲＷ、ＤＶＤ＋Ｒ／ＲＷ等といった記録可能な光ディスクが次々と市販されており、様々な用途に使用されている。そして光ディスクへの記録を行う光ディスクドライブ市場は年々増大し、各ドライブメーカー間の開発競争は激しさを増す一方である。このような状況で、光ディスクドライブ開発競争のトレンドとして、記録速度の高倍速化、記録品質の向上が挙がっている。したがって、上記の両テーマをクリアすること、即ち高倍速下における高品質な記録処理が可能な光ディスクドライブを開発することが、開発の最重要テーマの１つとなっている。
【０００３】
高倍速下における高品質な記録処理を実現する上で、キーとなる技術の１つが、レーザ制御である。現在、ＤＶＤ−ＲＡＭを筆頭とする全ての記録可能なＤＶＤ規格の中で、記録処理におけるレーザ制御方式として採用されているのが、Ｗｒｉｔｅ  Ｓｔｒａｔｅｇｙである。Ｗｒｉｔｅ  Ｓｔｒａｔｅｇｙとは、記録処理のマーク部分のレーザ波形を複数のパルスに分割して行い、レーザ照射による熱干渉を防ぐ制御方式である。このＷｒｉｔｅ  Ｓｔｒａｔｅｇｙによるレーザ制御は、短い間隔のレーザ照射を繰り返すため、高精度な制御が要求される。さらに高倍速記録下となるとレーザ照射間隔が狭くなるため、極めて高精度な制御が必要となる。
【０００４】
高精度なレーザ制御とは、即ち入力通りのレーザ出力を行う制御であるが、このような制御を行うには、レーザ照射の駆動時間を考慮しなければならない。ここで、レーザの駆動時間とは、レーザ照射のＯＮ／ＯＦＦ制御において、ＯＦＦ状態からＯＮ状態、もしくはＯＮ状態からＯＦＦ状態への遷移に必要な時間のことである。レーザ駆動時間は記録倍速に依存せず一定の制御誤差を生じるため、高倍速での記録になるほどレーザ駆動時間による制御誤差が大きくなる。また、レーザ駆動時間はドライブの電圧、レーザ素子の温度などの条件で変化する。したがって、高精度なレーザ制御のためには、電圧、温度などを考慮に入れたレーザ駆動時間に対する補正が必要である。
【０００５】
以上のような背景に対し、レーザ駆動時間の補正処理を実現するための従来技術として、特許文献１がある。特許文献１では次のような処理でレーザ駆動時間に対する補正処理を実現している。
【０００６】
まず、ディスクの回転速度と記録位置からレーザ照射光量の目標値を求める。次にレーザ照射の電流値を設定し、レーザを発光させ、検出器を用いて照射光量を測定する。そしてレーザ照射光量の目標値とレーザ照射光量の測定値とを比較し、目標値に近づくまでレーザ照射の電流値を変更させてレーザ照射光量の測定を繰り返し実行する。このように、特許文献１では、レーザ駆動時間による制御誤差をレーザに入力する電流値、つまりレーザパワーを変動させることで自動的に補正処理を行い、レーザ制御の精度を向上させている。
【特許文献１】特開平２−２６５０３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１によるレーザ補正処理技術では、以下に示すような問題がある。
【０００８】
まず、特許文献１によるレーザ補正処理は、レーザ駆動時間の変動による影響に対し、レーザの照射光量の過不足を調整している。したがって、記録処理におけるマーク部分のレーザエネルギー量の調整を実現しているが、レーザ照射のタイミング、つまりレーザ駆動時間による時間方向への影響が考慮されていない。そのため、マーク部分の記録位置がずれてしまい、記録品質が悪化するという問題があった。
【０００９】
また、記録処理におけるマーク部分に対し照射するレーザパワーは、高倍速になるほど高出力なレーザパワーが必要となる。特に光ディスクドライブのスペックにおける最高倍速の記録処理となると、使用しているレーザ素子の限界に近い設定のレーザパワーを照射していることもある。このような状況で、特許文献１のようなレーザパワーの補正処理を、レーザパワーを足す方向に行うと、レーザ素子の寿命を縮め、またレーザ素子を破壊してしまう可能性が考えられる。したがって、高倍速記録時に特許文献１のようなレーザ補正処理を導入することは難しいと考えられる。
【００１０】
本発明は、上記のような従来の問題点を解決するためになされたもので、高倍速における高品質な記録処理を実現するレーザ補正処理が可能な光ディスク制御装置及び光ディスク制御方式を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の請求項１による光ディスク制御方式は、記録可能な光ディスクに対し記録処理を行う光ディスク制御方式において、レーザ制御補正用のテストパルスを生成するテスト波形生成ブロックと、前記テスト波形生成ブロックで生成されたテストパルスのタイミングを調整するパルスエッジ調整ブロックと、前記パルスエッジ調整ブロックから出力されたパルスエッジの中から指定された第１のタイミングのパルスを選択し出力する第１のパルス選択ブロックと、前記パルスエッジ調整ブロックから出力されたパルスエッジの中から指定された第２のタイミングのパルスを選択し出力する第２のパルス選択ブロックと、前記第１のパルス選択ブロックで選択された信号を元にしたレーザ出力信号を取得するレーザ出力信号取得ブロックと、前記レーザ出力信号取得ブロックで取得した信号と前記第２のパルス選択ブロックで選択された信号とのパルスエッジ位置の比較を行うパルスエッジ比較ブロックとを備え、前記第１のパルス選択ブロックの設定と前記第２のパルス選択ブロックの設定の変更と、前記パルスエッジ比較ブロックの比較結果の参照の繰り返しによりレーザ駆動の時間遅れを求めその時間遅れの補正を行うことを特徴とするものである。
【００１２】
本発明の請求項２による光ディスク制御方式は、請求項１記載の光ディスク制御方式において、前記パルスエッジ調整ブロックは、インバータ回路の連続によるディレイバッファと該ディレイバッファの一定区間ごとに取り出した複数の信号から指定タイミングの信号をセレクタで選択する構成であることを特徴とするものである。
【００１３】
本発明の請求項３による光ディスク制御方式は、記録可能な光ディスクに対し記録処理を行う光ディスク制御方式において、レーザ制御補正用のテストパルスを生成するテスト波形生成ブロックと、前記テスト波形生成ブロックで生成する波形パターンを選択するテスト波形選択ブロックと、前記テスト波形生成ブロックで生成されたテストパルスのタイミングを調整するパルスエッジ調整ブロックと、前記パルスエッジ調整ブロックから出力されたパルスエッジの中から指定された第１のタイミングのパルスを選択し出力する第１のパルス選択ブロックと、前記パルスエッジ調整ブロックから出力されたパルスエッジの中から指定された第２のタイミングのパルスを選択し出力する第２のパルス選択ブロックと、前記第１のパルス選択ブロックで選択された信号を元にしたレーザ出力信号を取得するレーザ出力信号取得ブロックと、前記レーザ出力信号取得ブロックで取得した信号と前記第２のパルス選択ブロックで選択された信号とのパルスエッジ位置の比較を行うパルスエッジ比較ブロックとを備え、前記第１のパルス選択ブロックの設定と前記第２のパルス選択ブロックの設定と前記テスト波形選択ブロックの設定の変更と、前記パルスエッジ比較ブロックの比較結果の参照の繰り返しによりパルス幅ごとのレーザ駆動の時間遅れを求めその時間遅れの補正を行うことを特徴とするものである。
【００１４】
本発明の請求項４による光ディスク制御方式は、記録可能な光ディスクに対し記録処理を行う光ディスク制御方式において、レーザ制御補正用のテストパルスを生成するテスト波形生成ブロックと、前記テスト波形生成ブロックで生成する波形パターンを選択するテスト波形選択ブロックと、前記テスト波形生成ブロックで生成されたテストパルスのタイミングを調整するパルスエッジ調整ブロックと、前記パルスエッジ調整ブロックから出力されたパルスエッジの中から指定された第１のタイミングのパルスを選択し出力する第１のパルス選択ブロックと、前記パルスエッジ調整ブロックから出力されたパルスエッジの中から指定された第２のタイミングのパルスを選択し出力する第２のパルス選択ブロックと、前記第１のパルス選択ブロックで選択された信号を元にしたレーザ出力信号を取得するレーザ出力信号取得ブロックと、前記レーザ出力信号取得ブロックで取得した信号と前記第２のパルス選択ブロックで選択された信号とのパルスエッジ位置の比較を行うパルスエッジ比較ブロックとを備え、記録時に使用するレーザパルスの幅が、レーザがＯＮ状態とＯＦＦ状態の間を遷移する時間のある幅であるときは、前記第１のパルス選択ブロックの設定と前記第２のパルス選択ブロックの設定の変更と、前記パルスエッジ比較ブロックの比較結果の参照の繰り返しによりレーザ駆動の時間遅れを求めその時間遅れの補正を行い、記録時に使用するレーザパルスの幅が、レーザがＯＮ状態とＯＦＦ状態の間を遷移する時間のない幅であるときは、前記第１のパルス選択ブロックの設定と前記第２のパルス選択ブロックの設定と前記テスト波形選択ブロックの設定の変更と、前記パルスエッジ比較ブロックの比較結果の参照の繰り返しによりパルス幅ごとのレーザ駆動の時間遅れを求めその時間遅れの補正を行うことを特徴とするものである。
【００１５】
本発明の請求項５による光ディスク制御方式は、記録可能な光ディスクに対し記録処理を行う光ディスク制御方式において、レーザ制御補正用のテストパルスを生成するテスト波形生成ブロックと、前記テスト波形生成ブロックで生成する波形パターンを選択するテスト波形選択ブロックと、前記テスト波形生成ブロックで生成されたテストパルスのタイミングを調整するパルスエッジ調整ブロックと、前記パルスエッジ調整ブロックから出力されたパルスエッジの中から指定された第１のタイミングのパルスを選択し出力する第１のパルス選択ブロックと、前記パルスエッジ調整ブロックから出力されたパルスエッジの中から指定された第２のタイミングのパルスを選択し出力する第２のパルス選択ブロックと、前記第１のパルス選択ブロックで選択された信号を元にしたレーザ出力信号を取得するレーザ出力信号取得ブロックと、前記レーザ出力信号取得ブロックで取得した信号と前記第２のパルス選択ブロックで選択された信号とのパルスエッジ位置の比較を行うパルスエッジ比較ブロックとを備え、低倍速記録時は、前記第１のパルス選択ブロックの設定と前記第２のパルス選択ブロックの設定の変更と、前記パルスエッジ比較ブロックの比較結果の参照の繰り返しによりレーザ駆動の時間遅れを求めその時間遅れの補正を行い、高倍速記録時は、前記第１のパルス選択ブロックの設定と前記第２のパルス選択ブロックの設定と前記テスト波形選択ブロックの設定の変更と、前記パルスエッジ比較ブロックの比較結果の参照の繰り返しによりパルス幅ごとのレーザ駆動の時間遅れを求めその時間遅れの補正を行うことを特徴とするものである。
【００１６】
本発明の請求項６による光ディスク制御方式は、請求項３記載の光ディスク制御方式において、記録時に使用するパルス幅に対するレーザ駆動遅れ量を探索していない場合、最も近いパルス幅のレーザ駆動遅れ量から補完することでレーザ補正量を求めることを特徴とするものである。
【００１７】
本発明の請求項７による光ディスク制御方式は、請求項１または３記載の光ディスク制御方式において、補正処理毎のレーザ駆動時間遅れ量を保存しておき、次回の補正処理時に前回の処理結果のレーザ駆動時間遅れ量から探索を開始することを特徴とするものである。
【００１８】
本発明の請求項８による光ディスク制御方式は、記録可能な光ディスクに対し記録処理を行う光ディスク制御方式において、レーザ制御補正用のテストパルスを生成するテスト波形生成ブロックと、光ディスクへの記録信号を生成する記録信号生成ブロックと、前記テスト波形生成ブロックで生成されたテストパルスのタイミングを調整するパルスエッジ調整ブロックと、前記パルスエッジ調整ブロックから出力されたパルスエッジの中から指定された第１のタイミングのパルスを選択し出力する第１のパルス選択ブロックと、前記パルスエッジ調整ブロックから出力されたパルスエッジの中から指定された第２のタイミングのパルスを選択し出力する第２のパルス選択ブロックと、前記第１のパルス選択ブロックで選択された信号を元にしたレーザ出力信号を取得するレーザ出力信号取得ブロックと、前記レーザ出力信号取得ブロックで取得した信号と前記第２のパルス選択ブロックで選択された信号とのパルスエッジ位置の比較を行うパルスエッジ比較ブロックとを備え、記録中に前記パルスエッジ比較ブロックの比較結果に応じてレーザ駆動時間の時間遅れの補正を行うことを特徴とするものである。
【００１９】
本発明の請求項９による光ディスク制御方式は、請求項８記載の光ディスク制御方式において、記録パターンに現れる単一パルス出力時の前記パルスエッジ比較ブロックの比較結果に応じてレーザ駆動時間の時間遅れの補正を行うことを特徴とするものである。
【００２０】
本発明の請求項１０による光ディスク制御装置は、請求項１〜９記載の光ディスク制御方式のいずれかを用いてレーザ駆動時間の補正処理を行うことを特徴とするものである。
【００２１】
本発明の請求項１１による光ディスク制御方式は、記録可能な光ディスクに対し記録処理を行う光ディスク制御方式において、レーザ制御補正用のテストパルスを生成するテスト波形生成ブロックと、前記テスト波形生成ブロックで生成されたテストパルスとｎ本のＬＶＤＳを出力選択するテスト波形出力ブロックと、ｎ本のＬＶＤＳのそれぞれでパルスエッジのタイミングを調節する第１〜第ｎのパルスエッジ調整ブロックと、ｎ本のＬＶＤＳのそれぞれのパルスエッジのタイミングを選択し出力する第１〜第ｎのパルスエッジ選択ブロックと、前記第１〜第ｎのパルスエッジ調整ブロック通過後のｎ本のＬＶＤＳ信号から２本の信号を選択するＬＶＤＳ信号選択ブロックと、前記ＬＶＤＳ信号選択ブロックによって選択された２本のＬＶＤＳの信号のパルスエッジ位置の比較を行うパルスエッジ比較ブロックとを備え、前記ＬＶＤＳ信号選択ブロックで選択された２本のＬＶＤＳについて前記第１〜第ｎのパルスエッジ選択ブロックの設定の変更と前記ＬＶＤＳ信号選択ブロックとの比較結果に応じて２本のＬＶＤＳの信号出力タイミングを調整し、ＬＶＤＳ信号選択の組み合わせを変えて調整を繰り返すことでｎ本のＬＶＤＳ信号の出力タイミングを調整することを特徴とするものである。
【００２２】
本発明の請求項１２による光ディスク制御方式は、請求項１１記載の光ディスク制御方式において、前記第１〜第ｎのパルスエッジ調整ブロックは、インバータ回路の連続によるディレイバッファと該ディレイバッファの一定区間ごとに取り出した複数の信号から指定タイミングの信号をセレクタで選択する構成であることを特徴とするものである。
【００２３】
本発明の請求項１３による光ディスク制御装置は、請求項１１、１２記載の光ディスク制御方式のいずれかを用いてＬＶＤＳ信号の出力タイミングを同期させる補正処理を行うことを特徴とするものである。
【発明の効果】
【００２４】
本発明では、レーザ駆動時間に対する補正処理を実現することで、内部パルスと一致したレーザ波形を出力可能にしている。また、パルス幅に応じた補正処理によって、高倍速下でのレーザ制御補正処理を可能にしている。本発明の導入により、記録倍速に適したレーザ制御補正処理が可能になり、高品質な記録処理を行なうことができる光ディスク制御装置及び光ディスク制御方式を提供することができる。
【００２５】
本発明の請求項１による光ディスク制御方式は、レーザ補正処理を行う上で、レーザ駆動時間によるレーザ波形のずれ検出に使用するテスト発光パターンを生成するテスト波形生成ブロック、レーザ波形のずれを補正するために、パルスエッジ位置を時間的に前後に調整した２本の信号を出力する機能をもつパルスエッジ調整ブロック、２本の信号のパルスエッジ位置を比較し、そのずれを検出するパルスエッジ比較ブロックを備え、テスト生成ブロックで生成される信号を利用して、パルスエッジ比較ブロックがずれを検出しなくなるよう、一方の信号のパルスエッジ位置を固定しながら他方の信号のパルスエッジの出力タイミングを調整するようにしたので、目標値である内部信号とレーザ波形が一致するパルスエッジ調整ブロックの設定を探索することができ、実記録時にこの設定を使用することで内部の記録信号と一致したレーザ波形出力が可能となり、記録速度の高倍速化を図り、レーザ駆動時間に対する補正処理を実現することができるという効果がある。
【００２６】
本発明の請求項２による光ディスク制御方式は、請求項１記載の光ディスク制御方式において、前記パルスエッジ調整ブロックは、インバータ回路の連続によるディレイバッファとディレイバッファの一定区間ごとに取り出した複数の信号から指定タイミングの信号をセレクタで選択する構成にし、前記ディレイバッファはその中央が基準となるように、例えばライトクロックのような同期信号と同期するよう設計し、パルスエッジの出力タイミングを変更するときは、セレクタの設定を変更するようにしたので、パルスエッジのタイミングを時間的に前後移動可能なパルスエッジ調整ブロックを実現することができるという効果がある。
【００２７】
本発明の請求項３による光ディスク制御方式は、請求項１記載の発明に加え、テスト用波形のパターンを設定するテスト波形選択ブロックを追加した構成で、テスト波形選択ブロックによってテスト波形のパルス幅を変更し、各パルス幅ごとに対し請求項１のレーザ補正処理を行うアルゴリズムであり、特に高倍速におけるレーザ補償処理に対し有効な発明であり、例えば高倍速化での記録処理におけるレーザ制御は、微小なパルス幅による制御になるため、レーザＯＦＦ状態からＯＮ状態への遷移中にＯＮ状態からＯＦＦ状態への遷移に移ってしまう状態になる場合、パルス幅によってレーザ照射幅が異なるため、パルス幅に応じたレーザ補正処理が必要になってくるところ、本発明の適用によりパルス幅に応じた補正処理を行うことで、高倍速における適切なレーザ制御が可能となり、記録品質の向上を図ることができるという効果がある。
【００２８】
本発明の請求項４による光ディスク制御方式は、記録時に使用するレーザパルスの幅に応じて、請求項１記載の発明と請求項３記載の発明を使い分けるようにしたものであり、請求項３に記載の通り、レーザ制御に用いるパルス幅が細い場合においては、パルス幅に応じた補正処理が必要であるが、例えば低倍速時のようにレーザＯＦＦ状態からＯＮ状態、レーザＯＮ状態からＯＦＦ状態に遷移するだけの時間がある太いパルス幅を用いた記録処理を使用する場合、レーザ制御の補正量は一定になり、太いパルス幅を用いた記録処理を行なう場合は、固定のテスト波形を用い、補正処理時間が短い請求項１記載のレーザ補正処理で十分となるため、記録時に使用するパルス幅に応じて、レーザ補正処理を使い分けることによって、補正処理にかかる時間の短縮を実現することができるという効果がある。
【００２９】
本発明の請求項５による光ディスク制御方式は、記録時の記録倍速に応じて、請求項１記載の発明と請求項３記載の発明とを使い分けるようにしたので、例えば低倍速時には補正処理時間が短い請求項１記載のレーザ補正処理で十分となるため、記録時の記録倍速に応じて、適切なレーザ補正処理を選択し、効率のよいレーザ補正処理を実現することができるという効果がある。
【００３０】
本発明の請求項６による光ディスク制御方式は、請求項３記載の発明で求めた各パルス幅ごとのレーザ補正量を元に、補完によって記録時に使用する任意のパルス幅のレーザ補正処理を行うようにしたので、請求項３記載の発明において、テスト波形に用いるパルス幅のパターンを増やし、それぞれに対するレーザ補正処理を実行すれば記録時に使用する任意のパルス幅のレーザ補正処理には莫大な時間がかかり現実的ではないところ、本発明のような補完処理を導入することにより、典型的なパルス幅のみのレーザ補正処理で、記録時に使用するパルスに対する高品質な補正処理が可能になり、請求項３記載の補正処理において、処理時間を短縮しつつ、かつその品質を保つ効果がある。
【００３１】
本発明の請求項７による光ディスク制御方式は、請求項１、３記載の発明におけるレーザ制御補正量を求める探索開始点に、前回の補正処理で求まったレーザ制御補正量を用いるようにしたので、レーザ補正処理毎においては、電圧、温度等といったレーザ駆動時間変動となる要因は大幅に変化する可能性は低いところ、求めるべきレーザ補正量の探索点は前回レーザ補正処理時に求めたレーザ制御補正量に対し、変動は少ないため、探索開始点近傍の探索のみでレーザ制御補正量を求めることが可能になり、補正処理時間の短縮を実現できるという効果がある。
【００３２】
本発明の請求項８による光ディスク制御方式は、記録処理中に請求項１記載のようなエッジ位置を合わせこむレーザ補正処理を適用するようにしたので、記録処理中に補正処理を行うことで、記録処理中のレーザ素子に対する温度、電圧変化によるレーザ特性の変化を検出することが可能になり、その変化に対する補正を行うことで高品質な記録処理を実現することができるという効果がある。
【００３３】
本発明の請求項９による光ディスク制御方式は、請求項８記載のレーザ補正処理を、記録波形中に単一パルスが現れる時に行うようにしたので、請求項８記載のレーザ補正処理を導入すると非常に複雑かつ巨大な回路になるところ、記録波形に現れる単一パルスのみを対象とすることで、請求項１，３記載の発明と同様のシステムで補正処理を行うことができるという効果がある。
【００３４】
本発明の請求項１０による光ディスク制御装置は、請求項１〜９記載の光ディスク制御方式のいずれかを用いてレーザ補正処理を実現するようにしたので、記録処理の倍速に依存しない高品質な記録処理を実現することができるという効果がある。
【００３５】
本発明の請求項１１による光ディスク制御方式は、請求項１記載のパルスエッジ調整ブロック、パルスエッジ比較ブロックとを応用して、任意の本数のＬＶＤＳ信号のスキューを補正するようにしたので、本発明は、任意の本数のＬＶＤＳ信号で１つの意味を持つ信号を伝達するシステムであり、ＬＶＤＳ信号全てのタイミングを同期させる必要があるところ、ＬＶＤＳ信号２本ごとのタイミング差をパルスエッジ調整ブロック、パルスエッジ比較ブロックを用いた補正を行い、この一連の操作を繰り返し行うことで、ＬＶＤＳ信号のタイミングを同期させる補正処理を実現することができるという効果がある。
【００３６】
本発明の請求項１２による光ディスク制御方式は、請求項１１記載の光ディスク制御方式において、前記パルスエッジ調整ブロックは、インバータ回路を連続によるディレイバッファとディレイバッファの一定区間ごとに取り出した複数の信号から指定タイミングの信号をセレクタで選択する構成にし、前記ディレイバッファはその中央が基準となるように、例えばライトクロックのような同期信号と同期するよう設計し、パルスエッジの出力タイミングを変更するときは、セレクタの設定を変更するようにしたので、パルスエッジのタイミングを時間的に前後移動可能なパルスエッジ調整ブロックを実現することができるという効果がある。
【００３７】
本発明の請求項１３による光ディスク制御装置は、請求項１１、１２記載の光ディスク制御方式のいずれかを用いてＬＶＤＳ信号のタイミングを同期させる補正処理を行うようにしたので、パルスエッジ調整ブロック、パルスエッジ比較ブロックを用いて、任意の本数のＬＶＤＳ信号のスキューを補正するようにしたので、ＬＶＤＳ信号２本ごとのタイミング差をパルスエッジ調整ブロック、パルスエッジ比較ブロックを駆使した補正を行い、この一連の操作を繰り返し行うことで、ＬＶＤＳ信号のタイミングを同期させる補正処理を実現することができるという効果がある。
【発明を実施するための最良の形態】
【００３８】
以下、本発明の実施の形態について、図面を参照して説明する。
【００３９】
（実施の形態１）
図１は、本発明の実施の形態１に係る光ディスク制御装置の全体構成を示すブロック図である。
図１において、スピンドルモータ１０１は、光ディスク１００を回転駆動するものである。
【００４０】
マーク／スペース検出ブロック１０２は、記録データ（ＮＲＺＩデータ）におけるマーク／スペース長を検出し、パルスエッジ調整設定ブロック１０４に伝えるものである。
【００４１】
パルスエッジ設定保存ブロック１０３は、記録データにおけるマーク／スペース長ごとのパルスエッジ調整設定を保存するものである。
【００４２】
パルスエッジ調整設定ブロック１０４は、マーク／スペース長検出ブロック１０２で検出したマーク／スペース長パターンに対応するパルスエッジ調整設定を、パルスエッジ設定保存ブロック１０３から読み出して第２、第３のセレクタ１０９、１１０に設定するものである。
【００４３】
記録波形エッジ生成ブロック１０５は、記録データに対応するＷｒｉｔｅ  Ｓｔｒａｔｅｇｙ波形生成に用いるパルスエッジを生成するものである。
【００４４】
テスト波形生成ブロック１０６は、レーザ補正処理を行うのに適したパルスパターンを生成するものである。
【００４５】
テストパターン設定ブロック１０７は、テスト波形生成ブロック１０６で生成するパルスパターンを設定するものである。
【００４６】
第１のセレクタ（テスト波形選択ブロック）１０８は、記録波形エッジ生成ブロック１０５で生成されたパルスとテスト波形生成ブロック１０６で生成されたテストパルスの出力選択を行うものである。
【００４７】
第２、第３のセレクタ（第１、第２のパルス選択ブロック）１０９、１１０は、パルスエッジ調整設定ブロック１０４による設定を用いて、パルスエッジ調整ブロック１１１からのパルスを出力選択するものである。
【００４８】
パルスエッジ調整ブロック１１１は、ディレイバッファを用いて第１のセレクタ１０８から出力されるパルスのエッジ位置を調整するものである。ここで、パルスエッジ調整ブロック１１１は、インバータ回路の連続によるディレイバッファと該ディレイバッファの一定区間ごとに取り出した複数の信号から指定タイミングの信号をセレクタで選択する構成であり、前記ディレイバッファはその中央が基準となるように、例えばライトクロックのような同期信号と同期するよう設計する。
【００４９】
記録波形生成ブロック（記録信号生成ブロック）１１２は、第２のセレクタ１０９から出力されたパルスを用いて、Ｗｒｉｔｅ  Ｓｔｒａｔｅｇｙ波形を生成するものである。
【００５０】
第４のセレクタ（レーザ出力信号取得ブロック）１１３は、記録波形生成ブロック１１２で生成されたＷｒｉｔｅ  Ｓｔｒａｔｅｇｙと、第２のセレクタ１０９から出力されたパルスから出力選択を行うものである。
【００５１】
レーザー１１４は、第４のセレクタ１１３から受け取ったパルスを用いて、光ディスク１００に対しレーザーを照射するものである。
【００５２】
パルスエッジ比較ブロック２００は、第３のセレクタ１１０から出力されるパルスと、レーザー１１４の照射時に取得できるパルスとのエッジ位置を比較するものである。
【００５３】
図２は、本実施の形態１に係る光ディスク制御装置におけるパルスエッジ比較ブロック２００の詳細ブロック図である。
図２において、第１の調整パルス供給ブロック２０１は、第４のフリップフロップ２０７でパルスを整形するためのクロックを供給するブロックである。
【００５４】
第２の調整パルス供給ブロック２０２は、第３のフリップフロップ２０６でパルスを整形するためのクロックを供給するブロックである。
第３の調整パルス供給ブロック２１２は、第１のフリップフロップ２０４でパルスを整形するためのクロックを供給するブロックである。
【００５５】
ディレイブロック２０３は、入力信号であるレーザ波形のパルスを遅延させるものである。
【００５６】
第１〜第４のフリップフロップ２０４〜２０７は、入力信号をラッチし、整形するものである。
第１、第２のウインドカウント回路２０８、２０９は、入力信号のパルス数をカウントするものである。
【００５７】
第１、第２の同期クロック供給ブロック２１０、２１１は、第１、第２のウインドカウント回路２０８、２０９の動作に必要なクロックを供給するものである。
【００５８】
ここで、パルスエッジ比較ブロック２００の動作例を図３、４を用いて説明する。
図３は、本発明の実施の形態１における光ディスク制御装置のパルスエッジ比較ブロック２００における上りエッジ比較動作を説明するタイミング図である。
図３において、信号（ａ）は、第１の調整パルス供給ブロック２０１から供給される信号である。
【００５９】
信号（ｂ）は、第２の調整パルス供給ブロック２０２から供給される信号である。
信号（ｃ）は、第１、第２の同期クロック供給ブロック２１０、２１１から供給される信号である。
【００６０】
信号（ｄ）〜（ｆ）はパルスエッジ比較ブロック２００に入力されるレーザ波形の例である。信号（ｇ）は、内部信号波形（目標パルス）である。
【００６１】
信号（ｈ）〜（ｊ）は、第４のフリップフロップ２０７通過後の波形であり、信号（ｄ）〜（ｆ）の上りエッジでラッチし、信号（ａ）の下りエッジでリセットした信号である。
【００６２】
信号（ｋ）は、第３のフリップフロップ２０６通過後の波形であり、信号（ｇ）の上りエッジでラッチし、信号（ｂ）の下りエッジでリセットした信号を反転したものである。
【００６３】
信号（ｌ）〜（ｎ）は、第１のウインドカウント回路２０８に入力される前の信号であり、信号（ｈ）〜（ｊ）と、信号（ｋ）とのＡＮＤ結果である。
【００６４】
このように、信号（ｄ）、（ｅ）のようにレーザ波形の上りエッジのタイミングが信号（ｇ）の目標に対し遅れていると、第１のウインドカウント回路２０８へ入力される信号は信号（ｌ）、（ｍ）で示されるようにＬ固定信号になるため、カウント結果も「０」になる。逆に、信号（ｆ）のようにレーザ波形上りエッジのタイミングが信号（ｇ）の目標に対し早いと、第１のウインドカウント回路２０８へは信号（ｎ）で示されるようにパルスが入力されるため、テストパルス数に応じたカウント結果が出力される。従って、レーザ波形の上りエッジタイミングと目標パルスの上りエッジタイミングが一致する設定は、第１のウインドカウント回路２０８の出力が「０」から「０」以外の数になる境界である。以上により、レーザ補正量を求めるにはその境界点を探索すればよい。レーザ補正量を探索するアルゴリズムは、例えばＣＰＵとプログラムの組み合わせで実行される。
【００６５】
図４は、本発明の実施の形態１における光ディスク制御装置のパルスエッジ比較ブロック２００における下りエッジ比較動作を説明するタイミング図である。
図４において、信号（ａ）は、第２の調整パルス供給ブロック２０２から供給される信号である。
【００６６】
信号（ｂ）は、第２の同期クロック供給ブロック２１１から供給される信号である。
信号（ｃ）〜（ｅ）はパルスエッジ比較ブロック２００に入力されるレーザ波形の例を反転したものである。
信号（ｆ）は、内部信号波形（目標パルス）である。
【００６７】
信号（ｇ）〜（ｉ）は、第１のフリップフロップ２０４通過後の波形であり、ディレイブロック２０３通過後の信号（ｃ）〜（ｅ）の上りエッジでラッチし、信号（ａ）の下りエッジでリセットした信号である。
【００６８】
信号（ｊ）〜（ｌ）は、第２のフリップフロップ２０５通過後の波形であり、信号（ｃ）〜（ｅ）の上りエッジでラッチし、信号（ｇ）〜（ｉ）の下りエッジでリセットした信号である。
【００６９】
信号（ｍ）〜（ｏ）は、第２のウインドカウント回路２０９に入力される前の信号であり、信号（ｊ）〜（ｌ）と、信号（ｆ）とのＡＮＤ結果である。
【００７０】
このように、信号（ｃ）、（ｄ）のようにレーザ波形の下りエッジのタイミングが信号（ｆ）の目標に対し遅れていると、第２のウインドカウント回路２０９へ入力される信号は信号（ｍ）、（ｎ）で示されるようにＬ固定信号になるため、カウント結果も「０」になる。逆に、信号（ｅ）のようにレーザ波形下りエッジのタイミングが信号（ｆ）の目標に対し早いと、第２のウインドカウント回路２０９へは信号（ｏ）で示されるようにパルスが入力されるため、テストパルス数に応じたカウント結果が出力される。従って、レーザ波形の下りエッジタイミングと目標パルスの下りエッジタイミングが一致する設定は、第２のウインドカウント回路２０９の出力が「０」から「０」以外の数になる境界である。以上により、レーザ補正量を求めるにはその境界点を探索すればよい。レーザ補正量を探索するアルゴリズムは、例えばＣＰＵとプログラムの組み合わせで実行される。
【００７１】
ここで、パルスエッジ比較ブロック２００を利用したレーザ補正量の探索アルゴリズムの一例を以下に示す。
（１）まず、初期化処理を行う。具体的には、第１、第４のセレクタ１０８、１１３をテスト波形が通過するよう設定し、レーザ波形用と目標パルス用のパルスエッジ調整設定ブロック１０４に上りエッジと下りエッジの初期値を代入する。この初期値には、前回補正量探索時に求めた結果を設定する。なお、１回目の探索時のみレーザ波形用の値と目標パルス用の値は同じ値を設定して初期化する。また、テストパターン設定ブロック１０７のテスト波形パルス幅設定を選択する。
【００７２】
（２）パルスエッジの比較処理を行う。具体的には、テスト波形を複数回出力し、第１、第２のウインドカウント回路２０８、２０９の出力結果を取り出す。
【００７３】
（３）（２）の結果により、探索の終了判定を行う。第１のウインドカウント回路２０８の出力結果において、「０」と「０」以外の境界点を発見した場合、その時のレーザ波形上りエッジ用パルス調整設定を保存する。第２のウインドカウント回路２０９の出力結果において、「０」と「０」以外の境界点を発見した場合、その時のレーザ波形下りエッジ用パルス調整設定を保存する。そして、上りエッジと下りエッジ両方の境界点を発見した場合、探索を終了し、ステップ（５）に進む。
【００７４】
（４）（２）の結果に応じ、パルスエッジ調整設定ブロック１０４の設定を変更する。第１のウインドカウント回路２０８の結果が「０」だった場合、レーザ波形の上りエッジが早まるよう、逆に「０」以外の設定だった場合はレーザ波形の上りエッジが遅れるよう設定を変更する。第２のウインドカウント回路２０９の結果が「０」だった場合、レーザ波形の下りエッジが早まるよう、逆に「０」以外の設定だった場合はレーザ波形の下りエッジが遅れるよう設定を変更する。
【００７５】
（５）高倍速時、例えば８倍速以上の記録処理に対する補正処理時は、テストパターン設定ブロック１０７のパルス幅設定を変更し、ステップ（２）からの一連の探索を繰り返すことでパルス幅ごとのレーザ補正量を求める。この条件に当てはまらない場合、探索を終了する。
【００７６】
このような方法で求めたレーザ補正量を、記録時に使用するパルスエッジ設定保存ブロック１０３の設定に足しこむことで、レーザ補正処理を実現することができる。また、パルスエッジ幅ごとの補正処理を行う場合、パルスエッジ設定保存ブロック１０３の設定のパルス幅に対応するレーザ補正量を足しこめばよい。ここで、使用するパルス幅に対応するレーザ補正量を求めていない場合、レーザ補正量を探索したパルス幅設定の中で最も近いパルス幅からの線形補完によってレーザ補正量を求めることにより、補正処理時間を短縮しつつ、高品質な補正処理を行うことができる。
【００７７】
上述のように、本実施の形態１による光ディスク制御装置は、レーザ駆動時間によるレーザ波形のずれ検出に使用するテスト発光パターンを生成するテスト波形生成ブロック１０６、パルスエッジ位置を時間的に前後に調整した２本の信号１１５、１１６を出力する機能をもつパルスエッジ調整ブロック１１１、２本の信号のパルスエッジ位置を比較し、そのずれを検出するパルスエッジ比較ブロック２００、を備え、パルスエッジ比較ブロック２００に入力する信号として、パルスエッジ調整ブロック１１１から出力された信号１１６と、パルスエッジ調整ブロック１１１から出力された１１５がレーザ素子１１４を通過後モニタされた信号１１７を用いる。そして、テスト波形生成ブロック１０６で生成される信号を利用して、パルスエッジ比較ブロック２００がずれを検出しなくなるよう、信号１１６のパルスエッジ位置を固定しながら信号１１５のパルスエッジの出力タイミングを調整する。この一連の処理によって、目標値である内部信号１１６とレーザ波形が一致するパルスエッジ調整ブロック２００の設定を探索することができ、実記録時にこの設定を使用することで内部の記録信号と一致したレーザ波形出力が可能となる。このようにして、記録速度の高倍速化を図り、レーザ駆動時間に対する補正処理を実現している。
【００７８】
さらに、本実施の形態１では、テスト用波形のパターンを設定するテスト波形生成ブロック１０６によってテスト波形のパルス幅を変更し、各パルス幅ごとに対しレーザ補正処理を行うことができる。高倍速下での記録処理におけるレーザ制御は、微小なパルス幅による制御になるため、レーザ照射のＯＦＦ状態からＯＮ状態への遷移中にＯＮ状態からＯＦＦ状態への遷移に移ってしまう状態になることがある。このような制御となる場合、パルス幅によってレーザ照射幅が異なるため、パルス幅に応じたレーザ補正処理が必要になってくる。これに対し、パルス幅に応じた補正処理を行うことで、高倍速における適切なレーザ制御が可能となり、記録品質を向上させることができる。
【００７９】
このように本実施の形態１によれば、レーザ制御補正用のテストパルスを生成するテスト波形生成ブロック１０６と、前記テスト波形生成ブロック１０６で生成する波形パターンを選択するテスト波形選択ブロック１０８と、前記テスト波形生成ブロック１０６で生成されたテストパルスのタイミングを調整するパルスエッジ調整ブロック１１１と、前記パルスエッジ調整ブロック１１１から出力されたパルスエッジの中から指定された第１のタイミングのパルスを選択し出力する第１のパルス選択ブロック１０９と、前記パルスエッジ調整ブロック１１１から出力されたパルスエッジの中から指定された第２のタイミングのパルスを選択し出力する第２のパルス選択ブロック１１０と、前記第１のパルス選択ブロック１０９で選択された信号を元にしたレーザ出力信号を取得するレーザ出力信号取得ブロック１１３と、前記レーザ出力信号取得ブロックで取得した信号と前記第２のパルス選択ブロックで選択された信号とのパルスエッジ位置の比較を行うパルスエッジ比較ブロック２００とを備え、前記第１のパルス選択ブロック１０９の設定と前記第２のパルス選択ブロック１１０の設定と前記テスト波形選択ブロック１０８の設定の変更と、前記パルスエッジ比較ブロック２００の比較結果の参照の繰り返しによりパルス幅ごとのレーザ駆動の時間遅れを求めその時間遅れの補正を行うようにしたので、テスト波形選択ブロック１０８により、テストパターン設定ブロック１０７で設定しテスト波形生成ブロック１０６で生成する波形パターンを選択し、パルス幅に応じた補正処理を行うことで、高倍速における適切なレーザ制御が可能となり、記録品質を向上させることができるという効果がある。
【００８０】
なお、本実施の形態１では、テストパターン設定ブロック１０７によりテスト波形生成ブロック１０６で生成するパルスパターンを設定し、テスト波形選択ブロック１０８によりテスト波形パターンを選択して補正処理を行う場合について説明したが、太いパルス幅を用いた記録処理を行うときは、固定のテスト波形を用いるようにして、テストパターン設定ブロック１０７を有しない構成にしてもよい。このとき、第１のパルス選択ブロック１０９の設定と第２のパルス選択ブロック１１０の設定の変更と、パルスエッジ比較ブロック２００の比較結果の参照の繰り返しによりレーザ駆動の時間遅れを求めその時間遅れの補正を行うようにしたので、目標値である内部信号とレーザ波形が一致するパルスエッジ調整ブロック１１１の設定を探索することができ、実記録時にこの設定を使用することで内部の記録信号と一致したレーザ波形出力が可能となるという効果がある。
【００８１】
また、記録時に使用するレーザパルスの幅に応じて、固定のテスト波形を用いるレーザ補正処理と、テスト波形のパルス幅を変更して行なうレーザ補正処理を使い分けるようにしてもよい。ここで、レーザ制御に用いるパルス幅が細い場合においては、本実施の形態１で説明したようにパルス幅に応じた補正処理が必要であるが、例えば低倍速時のようにレーザＯＦＦからＯＮ状態、レーザＯＮ状態からＯＦＦ状態に遷移するだけの時間がある太いパルス幅を用いた記録処理を行う場合、レーザ制御の補正量は一定となり、固定のテスト波形を用いて補正処理時間が短いレーザ補正処理で十分となるので、記録時に使用するパルス幅に応じて、レーザ補正処理を使い分けることによって、補正処理にかかる時間の短縮を実現することができるという効果がある。
【００８２】
また、記録時の記録倍速に応じて、固定のテスト波形を用いるレーザ補正処理と、テスト波形のパルス幅を変更して行なうレーザ補正処理を使い分けるようにすることができ、これにより、レーザ補正処理の時間効率を上げることができるという効果がある。
【００８３】
また、記録処理中にレーザ補正処理を行うようにしてもよい。これにより、記録処理中のレーザ素子に対する温度、電圧変化によるレーザ特性の変化を検出することが可能になる。
【００８４】
また、レーザ補正処理を、記録波形中に単一パルスが現れる時に行うようにしてもよい。長いマーク長に対するＷｒｉｔｅ  Ｓｔｒａｔｅｇｙ波形は、複数のパルスが連続して出現し、このようなパルスに対し記録処理中にレーザ補正処理を導入すると非常に複雑かつ巨大な回路が必要になるが、記録波形に現れる単一パルスのみを対象とすることで、回路規模を増大させないで記録処理中にレーザ補正処理を行うことが可能になる。
【００８５】
また、本実施の形態１では、パルスエッジ比較ブロック２００を利用した補正処理での１回目の探索において、パルスエッジ調整設定ブロック１０４に、レーザ波形用の値と目標パルス用の値を同じ値に設定して初期化処理を行う場合について説明したが、上記補正処理を複数回行う場合、補正処理毎のレーザ駆動時間遅れ量を、例えばパルスエッジ設定保存ブロック１０３に保存しておき、次回の補正処理時に前回の処理結果のレーザ駆動時間遅れ量から探索を開始するようにしてもよく、このような構成により、補正処理時間を短縮することができるという効果がある。
【００８６】
（実施の形態２）
図５は、本発明の実施の形態２に係る光ディスク制御装置の全体構成を示すブロック図である。
【００８７】
図５において、第１、第２、第ｎのセレクタ５０１、５０２、５０３は、ＬＶＤＳ信号と、テスト波形生成ブロック１０６で生成されたテストパルスの出力選択を行なうものである。
【００８８】
第１、第２、第ｎのパルスエッジ調整ブロック５０４、５０５、５０６は、第１、第２、第ｎのセレクタ５０１、５０２、５０３から出力されるパルスエッジのタイミングを調整するものである。ここで、第１、第２、第ｎのパルスエッジ調整ブロック５０４、５０５、５０６は、インバータ回路の連続によるディレイバッファと該ディレイバッファの一定区間ごとに取り出した複数の信号から指定タイミングの信号をセレクタで選択する構成であり、ディレイバッファはその中央が基準となるように、例えばライトクロックのような同期信号と同期するよう設計する。
【００８９】
第１、第２、第ｎのパルスエッジ選択ブロック５１０、５１１、５１２は、第１、第２、第ｎのＬＶＤＳのそれぞれについて、パルスエッジのタイミングを選択し出力する。
【００９０】
第１、第２、第ｎのセレクタ５０７、５０８、５０９は、第１、第２、第ｎのパルスエッジ選択ブロック５１０、５１１、５１２による設定を用いて、第１、第２、第ｎのパルスエッジ調整ブロック５０４、５０５、５０６のパルスを出力選択するものである。
【００９１】
第１、第２、第ｎのセレクタ５０７、５０８、５０９からの出力がそれぞれセレクタ５１３、５１４に入力され、パルスエッジ比較ブロック２００に出力される。
【００９２】
ＬＶＤＳ信号選択ブロック３００は、パルスエッジ比較ブロック２００に入力する２本の信号を、ｎ本のＬＶＤＳ信号から選択するものである。
【００９３】
ここで、本発明の実施の形態２における光ディスク制御装置は、実施の形態１に記載の光ディスク制御装置のパルスエッジ調整ブロック、パルスエッジ比較ブロックとを応用して、任意の本数のＬＶＤＳ信号のスキューを補正するものである。本発明が想定するシステムは、任意の本数のＬＶＤＳ信号で１つの意味を持つ信号を伝達するシステムであり、このようなシステムでは、ＬＶＤＳ信号全てのタイミングを同期させる必要がある。しかし、各ＬＶＤＳ信号の配線長が異なったりすると、ＬＶＤＳ信号間の同期がくずれる場合がある。このような場合に対し、本発明ではＬＶＤＳ信号２本ごとのタイミング差をパルスエッジ調整ブロック、パルスエッジ比較ブロックを用いた補正を行い、この一連の操作を繰り返し行うことで、ＬＶＤＳ信号のタイミングを同期させる補正処理を実現している。
【００９４】
このように、レーザ補正処理に用いるパルスエッジ比較ブロック２００を利用して、ｎ本のＬＶＤＳ信号のパルスエッジ調整を、ＬＶＤＳ信号選択ブロック３００の設定を変更しながら行うことで、ＬＶＤＳ間のスキュー調整を実現できる。このとき、パルスエッジ比較ブロック２００での補正量探索は、ＬＶＤＳ間のスキュー調整なのでパルスの上りエッジのみの調整を行えば十分である。
【００９５】
このように本実施の形態２によれば、レーザ制御補正用のテストパルスを生成するテスト波形生成ブロック１０６と、前記テスト波形生成ブロック１０６で生成されたテストパルスと複数のＬＶＤＳを出力選択するテスト波形出力ブロックと、複数のＬＶＤＳのそれぞれでパルスエッジのタイミングを調節する第１、第２、第ｎのパルスエッジ調整ブロック５０４〜５０６と、複数のＬＶＤＳのそれぞれのパルスエッジのタイミングを選択し出力する第１、第２、第ｎのパルスエッジ選択ブロック５１０〜５１２と、前記第１、第２、第ｎのパルスエッジ調整ブロック５０４、５０５、５０６通過後の複数のＬＶＤＳ信号から２本の信号を選択するＬＶＤＳ信号選択ブロック３００と、前記ＬＶＤＳ信号選択ブロック３００によって選択された２本のＬＶＤＳの信号のパルスエッジ位置の比較を行うパルスエッジ比較ブロック２００とを備え、前記ＬＶＤＳ信号選択ブロック３００で選択された２本のＬＶＤＳについて前記第１、第２、第ｎのパルスエッジ選択ブロック５１０〜５１２の設定の変更と前記ＬＶＤＳ信号選択ブロック３００との比較結果に応じて２本のＬＶＤＳの信号出力タイミングを調整し、ＬＶＤＳ信号選択の組み合わせを変えて調整を繰り返すことでｎ本のＬＶＤＳ信号出力タイミングを調整するようにしたので、ＬＶＤＳ信号のタイミングを同期させる補正処理を行なうことができるという効果がある。
【図面の簡単な説明】
【００９６】
【図１】本発明の実施の形態１における光ディスク制御装置の全体構成を示すブロック図である。
【図２】本発明の実施の形態１における光ディスク制御装置のパルスエッジ比較ブロック２００の詳細図である。
【図３】本発明の実施の形態１における光ディスク制御装置のパルスエッジ比較ブロック２００における上りエッジ比較動作を説明するタイミング図である。
【図４】本発明の実施の形態１における光ディスク制御装置のパルスエッジ比較ブロック２００における下りエッジ比較動作を説明するタイミング図である。
【図５】本発明の実施の形態２における光ディスク制御装置全体の構成を示すブロック図である。
【符号の説明】
【００９７】
１００  光ディスク
１０１  スピンドルモータ
１０２  マーク／スペース検出ブロック
１０３  パルスエッジ設定保存ブロック
１０４  パルスエッジ調整設定ブロック
１０５  記録波形エッジ生成ブロック
１０６  テスト波形生成ブロック
１０７  テストパターン生成ブロック
１０８、１０９、１１０  第１〜第３のセレクタ
１１１  パルスエッジ調整ブロック
１１２  記録波形生成ブロック
１１３  第４のセレクタ
１１４  レーザー
２００  パルスエッジ比較ブロック
２０１  第１の調整パルス供給ブロック
２０２  第２の調整パルス供給ブロック
２０３  ディレイブロック
２０４、２０５、２０６、２０７  第１〜第４のフリップフロップ
２０８、２０９  第１、第２のウインドカウント回路
２１０、２１１  同期クロック供給ブロック
２１２  第３の調整パルス供給ブロック
３００  ＬＶＤＳ信号選択ブロック
５０１、５０７  第１のセレクタ
５０２、５０８  第２のセレクタ
５０３、５０９  第ｎのセレクタ
５０４、５０５、５０６  第１、第２、第ｎのパルスエッジ調整ブロック
５１０、５１１、５１２  第１、第２、第ｎのパルスエッジ選択ブロック
５１３、５１４  セレクタ
【図１】
2006059476.tif 000003
【図２】
2006059476.tif 000004
【図３】
2006059476.tif 000005
【図４】
2006059476.tif 000006
【図５】
2006059476.tif 000007