(57)【要約】【課題】  積分期間の中心とウォブル信号の１／２周期の中心とのズレを検出し、ずれていたらズレを修正できる位相復調技術を提供する。【解決手段】  蛇行トラックを持つディスクから取得した、所定周期の搬送波を持つ搬送波部とその搬送波に情報が付加された位相変調波部とを含むウォブル信号を復調する復調回路であり、前記搬送波から生成されたクロックに同期してウォブル信号を前記周期の前半部分と後半部分とに分けて積分する積分器７１、７２、前記前半部分の積分結果に対応する１つのデジタル値と前記後半部分の積分結果に対応する１つのデジタル値からデジタル信号を生成するＡ／Ｄ変換器５２、そのデジタル信号と前記クロックから前記位相変調波部の位相復調を行う乗算器５３を含むウォブル信号復調装置において、前記クロックに同期して前記周期の中心を積分期間の中心としてウォブル信号を積分する積分器７６、その積分結果に応じて積分器７１、７２の積分タイミングを調整する遅延回路７８を備えた。【選択図】  図１０
2006309862.tif 000002
【特許請求の範囲】
【請求項１】
蛇行したトラックが形成された円盤状記録メディアの記録面から取得された、所定の基本周期の搬送波を有する搬送波部とその搬送波に所定の情報が付加された位相変調波部とを含むウォブル信号を復調するウォブル信号復調装置であって、前記搬送波から生成されたクロック信号に同期して前記ウォブル信号を前記基本周期の前半部分と後半部分とに分けてそれぞれ積分する第１の積分手段と、前記前半部分の積分結果に対応する少なくとも１つのデジタル値と前記後半部分の積分結果に対応する少なくとも１つのデジタル値とに基づいてデジタル信号を生成するデジタル化手段と、前記デジタル信号と前記クロック信号とに基づいて前記位相変調波部の位相復調を行う復調手段と、前記搬送波部から生成されたクロック信号に同期して前記ウォブル信号を、前記基本周期の中心を積分期間の中心として積分する第２の積分手段と、前記第２の積分手段による積分結果に対応して前記第１の積分手段の積分タイミングを調整するための遅延量を生成する遅延量生成手段と、を備えたことを特徴とするウォブル信号復調装置。
【請求項２】
請求項１記載のウォブル信号復調装置において、前記第１の積分手段のそれぞれの積分結果をサンプルホールドするサンプルホールド手段を備え、前記デジタル化手段は、前半部分の積分結果に対応する少なくとも１つのデジタル値と前記後半部分の積分結果に対応する少なくとも１つのデジタル値のそれぞれを前記サンプルホールド手段によりサンプルホールドされたそれぞれの結果から得る構成にしたことを特徴とするウォブル信号復調装置。
【請求項３】
請求項１または請求項２記載のウォブル信号復調装置において、前記遅延量生成手段により生成された遅延量に応じて積分タイミング信号のタイミングを調整し、前記第１の積分手段はタイミングを調整された積分タイミング信号を用いて積分を行う構成にしたことを特徴とするウォブル信号復調装置。
【請求項４】
蛇行したトラックが形成された円盤状記録メディアの記録面から取得されたウォブル信号を復調するウォブル信号復調装置を備えた記録再生装置であって、請求項１乃至請求項３の何れか１項に記載のウォブル信号復調装置を備えたことを特徴とする記録再生装置。
【請求項５】
蛇行したトラックが形成された記録メディアの記録面から取得された、所定の基本周期の搬送波を有する搬送波部とその搬送波に所定の情報が付加された位相変調波部とを含むウォブル信号を復調するウォブル信号復調方法であって、前記搬送波部から生成されたクロック信号に同期して、前記ウォブル信号を前記基本周期の前半部分と後半部分とに分けてそれぞれ積分する第１の積分工程と、前記前半部分の積分結果に対応する少なくとも１つの第１のデジタル値と前記後半部分の積分結果に対応する少なくとも１つの第２のデジタル値とに基づいてデジタル信号を生成するデジタル化工程と、前記デジタル信号と前記クロック信号とに基づいて前記位相変調波部の位相復調を行う復調工程と、前記搬送波部から生成されたクロック信号に同期して前記ウォブル信号を前記基本周期の中心部分を積分期間の中心として積分する第２の積分工程と、その積分結果を用いて前記第１の積分工程の積分タイミングを調整するための遅延量を生成する遅延量生成工程と、を備えることを特徴とするウォブル信号復調方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、蛇行したトラックが形成された光ディスクなど記録媒体から読み出した位相変調されたウォブル信号を復調する位相復調技術に関する。
【背景技術】
【０００２】
光ディスクなど円盤状の記録メディアでは一般的に、ＣＬＶ（線速度一定）回転制御を行ったときに記録再生される搬送波信号の周波数が一定になるようにトラックを蛇行（ウォブリング）させるフォーマットを採用している。そのため、その記録再生装置では一種の搬送波信号であるウォブル信号を検出して記録メディアの回転を制御したり、記録用クロックを生成したりしている。また、未記録領域で記録位置の特定ができるようにアドレス情報も必要であるが、例えばＣＤ−Ｒ（Compact Disk-Recordable)では前記したウォブル信号に周波数変調や位相変調を施してアドレスデータを重畳している。また、復調については、例えば位相変調信号から搬送波信号を抽出し、位相変調信号と搬送波信号との位相を比較することにより復調する。
具体的には、蛇行したトラックを用いた代表的な従来の位相復調技術では、記録メディアより得られたウォブル信号から搬送波を抽出（生成）し、その搬送波とウォブル信号を乗算し、乗算結果を積分し、その積分結果に基づいて位相復調信号を得る。しかし、この従来技術の場合、ウォブル信号にノイズが重畳されると位相復調の性能が落ち、誤検出を頻繁に発生するようになる。
そのような背景から、ウォブル信号にノイズが重畳された場合でも誤検出を少なくできる、特許文献１に示された位相復調技術が提供されている。以下、特許文献１に示された位相復調技術について説明する。
【０００３】
図１８は特許文献１に示されているウォブル信号復調装置の構成ブロック図である。ノイズの影響を除去するために積分器などを備えたことが特徴である。なお、このウォブル信号復調装置は搬送波が分離された後の回路を示している。また、図１９には、このウォブル信号復調装置の各部の信号を示す。
図１８に示したように、このウォブル信号復調装置は入力されたアナログウォブル信号（搬送波が除かれた信号）Ｓ２とデジタルウォブル信号（搬送波信号）Ｓ４からＡＤＩＰ（ADdress In Pre-groove）情報Ｓ１０を生成する。アナログウォブル信号Ｓ２はＡ／Ｄ変換器５２でＡ／Ｄ変換される。このＡ／Ｄ変換は、ウォブル信号の１周期につきｎ回サンプリングされる（ｎは、アナログウォブル信号の状態にもよるが、８サンプル〜１６サンプル程度。図１９では１６サンプル）。ここで、サンプリングのためのタイミングパルスはデジタルウォブル信号Ｓ４から生成される。つまり、デジタルウォブル信号Ｓ４はＰＬＬ４９とタイミング回路５５を経由し、タイミングパルスとしてＡ／Ｄ変換器５２に与えられるのである。
こうして、Ａ／Ｄ変換器５２からは図１９に示すような波形の出力信号Ｓ１６が出力される。この出力信号Ｓ１６は正弦波発生器５１で生成された正弦波信号Ｓ６と乗算される。なお、正弦波の分解能はウォブル１周期につきｎ回である。乗算結果である乗算結果信号Ｓ７は図１９のような波形になる。乗算結果信号Ｓ７は積分器５４によりウォブル信号１周期ごとに積分される。積分器５４から出力される積分結果信号Ｓ８はＳ／Ｈ回路５６によりサンプルホールドされ、図１９に示すようなサンプルホールド出力信号Ｓ９がＡＤＩＰ情報検出器５７に入力される。ＡＤＩＰ情報検出器５７では、サンプルホールド出力Ｓ９に基づいてＡＤＩＰ情報Ｓ１０を検出する。このＡＤＩＰ情報Ｓ１０には、アドレス情報や同期信号が含まれており、例えば光ディスク装置のリード・ライトなどに用いられる。
【特許文献１】特開２００２−７４６６０公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、前記した特許文献１に示された従来技術では、Ａ／Ｄ変換器５２のサンプリングレートが問題になってくる。光ディスク装置などが高速リード／ライトを行っているときに低速時と同等のサンプリングレートを実現するのはかなり厳しいのである。例えば、光ディスク装置が１倍速動作時においてはウォブル信号１周期の時間は１．２２ｕｓで、このとき、ウォブル信号１周期につき１６回サンプリングした場合、７５ｎｓに１回サンプリングすることになる。それに対して、１６倍速動作時においてはウォブル信号１周期の時間は７６．５ｎｓであるので、このとき、ウォブル信号１周期につき１６回サンプリングした場合、４．７８ｎｓに１回サンプリングしなければいけない。仮に８回サンプリングする場合でも、９．５６ｎｓに１回サンプリングしなければいけない。
このサンプリング周期の厳しさは具体的にはアナログウォブル信号の積分タイミングの厳しさである。積分タイミングパルスの中心が、アナログウォブル（ＷＢＬ）信号の１／２周期の中心（つまり１／４周期の位置）になるように設定されてなければならないからである（図９参照）。駆動機構や光ディスク１のバラツキにより、ある光ディスク装置では、積分タイミングパルスの中心がアナログウォブル信号の１／２周期の中心にきていても、違う光ディスク装置では、そうならないこともある。この位置がずれてしまうと、積分器出力の振幅も小さくなってしまい、その結果、ＡＤＩＰ情報（Ｓ１０）の信頼性を低下させるのである。
本発明の目的は、このような従来技術の問題を解決しようとするものであり、具体的には、積分タイミングパルスの中心がアナログウォブル信号の１／２周期の中心からずれているかどうかを判断できるようにして、ずれていたならば、積分タイミングパルスの中心がアナログウォブル信号の１／２周期の中心にくるようにできる位相復調技術を提供することにある。
【課題を解決するための手段】
【０００５】
前記した課題を解決するために、請求項１記載の発明は、蛇行したトラックが形成された円盤状記録メディアの記録面から取得された、所定の基本周期の搬送波を有する搬送波部とその搬送波に所定の情報が付加された位相変調波部とを含むウォブル信号を復調するウォブル信号復調装置であって、前記搬送波から生成されたクロック信号に同期して前記ウォブル信号を前記基本周期の前半部分と後半部分とに分けてそれぞれ積分する第１の積分手段と、前記前半部分の積分結果に対応する少なくとも１つのデジタル値と前記後半部分の積分結果に対応する少なくとも１つのデジタル値とに基づいてデジタル信号を生成するデジタル化手段と、前記デジタル信号と前記クロック信号とに基づいて前記位相変調波部の位相復調を行う復調手段と、前記搬送波部から生成されたクロック信号に同期して前記ウォブル信号を、前記基本周期の中心を積分期間の中心として積分する第２の積分手段と、前記第２の積分手段による積分結果に対応して前記第１の積分手段の積分タイミングを調整するための遅延量を生成する遅延量生成手段とを備えたことを特徴とする。
また請求項２記載の発明は、請求項１記載のウォブル信号復調装置において、前記第１の積分手段のそれぞれの積分結果をサンプルホールドするサンプルホールド手段を備え、前記デジタル化手段は、前半部分の積分結果に対応する少なくとも１つのデジタル値と前記後半部分の積分結果に対応する少なくとも１つのデジタル値のそれぞれを前記サンプルホールド手段によりサンプルホールドされたそれぞれの結果から得る構成にしたことを特徴とする。
また請求項３記載の発明は、請求項１または請求項２記載のウォブル信号復調装置において、前記遅延量生成手段により生成された遅延量に応じて積分タイミング信号のタイミングを調整し、前記第１の積分手段はタイミングを調整された積分タイミング信号を用いて積分を行う構成にしたことを特徴とする。
また請求項４記載の発明は、蛇行したトラックが形成された円盤状記録メディアの記録面から取得されたウォブル信号を復調するウォブル信号復調装置を備えた記録再生装置において、請求項１乃至請求項３の何れか１項に記載のウォブル信号復調装置を備えたことを特徴とする。
また請求項５記載の発明は、蛇行したトラックが形成された記録メディアの記録面から取得された、所定の基本周期の搬送波を有する搬送波部とその搬送波に所定の情報が付加された位相変調波部とを含むウォブル信号を復調するウォブル信号復調方法であって、前記搬送波部から生成されたクロック信号に同期して、前記ウォブル信号を前記基本周期の前半部分と後半部分とに分けてそれぞれ積分する第１の積分工程と、前記前半部分の積分結果に対応する少なくとも１つの第１のデジタル値と前記後半部分の積分結果に対応する少なくとも１つの第２のデジタル値とに基づいてデジタル信号を生成するデジタル化工程と、前記デジタル信号と前記クロック信号とに基づいて前記位相変調波部の位相復調を行う復調工程と、前記搬送波部から生成されたクロック信号に同期して前記ウォブル信号を前記基本周期の中心部分を積分期間の中心として積分する第２の積分工程と、その積分結果を用いて前記第１の積分工程の積分タイミングを調整するための遅延量を生成する遅延量生成工程と、を備えることを特徴とする。
【発明の効果】
【０００６】
本発明によれば、所定の基本周期の搬送波を有する搬送波部とその搬送波に所定の情報が付加された位相変調波部とを含むウォブル信号を復調する際には、搬送波部から生成されたクロック信号に同期してウォブル信号を基本周期の前半部分と後半部分とに分けてそれぞれ積分する第１の積分を行い、前半部分の積分結果に対応する少なくとも１つの第１のデジタル値と後半部分の積分結果に対応する少なくとも１つの第２のデジタル値とに基づいてデジタル信号を生成し、そのデジタル信号とクロック信号とに基づいて位相変調波部の位相復調を行うと共に、搬送波部から生成されたクロック信号に同期してウォブル信号を基本周期の中心部分を積分期間の中心として積分する第２の積分を行うようにする。このようにすれば、第２の積分結果を用いて第１の積分の積分タイミングを調整するための遅延量を生成することができるので、積分タイミングパルスの中心がアナログウォブル信号の１／２周期の中心からずれていた場合、積分タイミングパルスの中心がアナログウォブル信号の１／２周期の中心となるようにすることができるので、積分器出力の振幅が小さくなるのを防止でき、その結果、ＡＤＩＰ情報の信頼性低下を防止できる。
【発明を実施するための最良の形態】
【０００７】
以下、図面により本発明の実施形態を詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対位置などは特定的な記載がない限りこの説明の範囲をそれのみに限定する主旨ではなく、単なる説明例に過ぎない。
図１は、本発明の一実施形態を示す光ディスク装置において用いられるＤＶＤやＣＤ−ＲＷなど光ディスク１の要部である。
この光ディスク１は、図１（ａ）に示したように、周期的に蛇行（ウォブリング）させた情報トラック２を備え、そのトラック２は図１（ｂ）に示したように光ディスク１の基板上に螺旋状に形成され、位相変調方式（ＰＳＫ方式＝Phase Shift Keying）で変調されたマークがトラック２に予め記録されている。図１（ａ）において、黒色で示す部分が記録マーク３の例である。
図２は、本発明の一実施形態を示す、光ディスク装置要部の構成ブロック図である。図示したように、この光ディスク装置１０は、光ディスク１を回転駆動するスピンドルモータ１１、光ピックアップ装置１２、レーザコントロール回路１３、エンコーダ１４、モータドライバ（モータ駆動回路）１５、アナログ信号処理回路１６、デコーダ１７、サーボコントローラ１８、バッファＲＡＭ１９、Ｄ／Ａコンバータ２０、バッファマネージャ２１、インターフェース２２、ＲＯＭ２３、ＣＰＵ２４、及びＲＡＭ２５などを備えている。なお、図２に示した矢印は各ブロックの接続関係として代表的な信号や情報の流れを示すものであるが、各ブロックの接続関係の全てを表すものではない。
光ピックアップ装置１２は、光源としての半導体レーザ、レーザコントロール回路１３の制御に従ってこの半導体レーザから出射される光束を光ディスク１の記録面に導くとともに、その記録面で反射された戻り光束を所定の受光位置まで導く光学系、受光位置に配置されて戻り光束を受光する受光器、及び駆動系（フォーカシングアクチュエータ、トラッキングアクチュエータ、シークモータなど）（いずれも図示せず）などを内蔵している。
【０００８】
光ピックアップ装置１２内の受光器は、例えば図３（ａ）に示したように、４分割受光素子３０（第１〜第４の受光素子３０ａ〜３０ｄ）を含んで構成されている。なお、図３（ａ）では、便宜上、紙面上下方向をＸ軸方向、紙面左右方向をＹ軸方向、紙面垂直方向をＺ軸方向とする。第１、第２の受光素子３０ａ、３０ｂは、それぞれ図３（ａ）における紙面左右方向（Ｙ軸方向）を長辺とする同一の長方形形状を有し、且つ、紙面上下方向（Ｘ軸方向）に隣接させて配置されている。また、第３、第４の受光素子３０ｃ、３０ｄは、それぞれ図３（ａ）における紙面上下方向（Ｘ軸方向）を長辺とする同一の長方形形状を有し、且つ、紙面左右方向（Ｙ軸方向）に隣接させて配置されている。
そして、図３（ｂ）に示したように、光ディスク１の記録面からの反射光ＲＢ（図示の例では光軸がＺ方向）は、光ピックアップ装置１２の光学系を構成するプリズム３１により２方向に分岐され、プリズム３１を透過した一方の反射光ＲＢ１は第１、第２の受光素子３０ａ、３０ｂに照射される。また、プリズム３１によりＸ軸の負方向に分岐された他方の反射光ＲＢ２は反射鏡３２により＋Ｚ方向にその進行方向が曲げられ、第３、第４の受光素子３０ｃ、３０ｄに照射される。
図４（ａ）に示したように、前記において反射光ＲＢのうち、図４（ａ）における紙面上側半分の反射光ＲＢａが第１の受光素子３０ａに照射され、紙面下側半分の反射光ＲＢｂが第２の受光素子３０ｂに照射される。また、図４（ｂ）に示したように、反射光ＲＢのうち、図４（ｂ）における紙面右側半分の反射光ＲＢｃが第３の受光素子３０ｃに照射され、紙面左側半分の反射光ＲＢｄが第４の受光素子３０ｄに照射される。これらの第１〜第４の受光素子３０ａ〜３０ｄのそれぞれは、光電変換を行い、光電変換信号として、受光量に応じた電流（電流信号）をアナログ信号処理回路１６へ出力する。
なお、受光器は、４分割受光素子３０に限定されるものではなく、例えば、第１、第２の受光素子３０ａ、３０ｂを含む２分割受光素子構成、第３、第４の受光素子３０ｃ、３０ｄを含む２分割受光素子構成などでもよいし、第１〜第４の受光素子３０ａ〜３０ｄを１列に並設させた構成などでもよく、形状や配置などを含めて任意である。
【０００９】
図２に示したように、アナログ信号処理回路１６は、光ピックアップ装置１２内の受光素子３０ａ〜３０ｄの出力信号である電流信号を電圧信号に変換するＩ／Ｖアンプ（電流−電圧変換アンプ）２６、ウォブル信号を検出するウォブル信号検出回路２７、再生情報を含むＲＦ信号（位相変調により搬送波に再生情報が付加されている）を検出するＲＦ信号検出回路２８、及びフォーカスエラー信号やトラックエラー信号を検出するエラー信号検出回路２９などを備えている。なお、ウォブル信号は所定の基本周期の搬送波だけを有する搬送波部とその搬送波にアドレス情報などが付加された位相変調波部とから成る。
Ｉ／Ｖアンプ２６は、図５に示したように、第１〜第４の受光素子３０ａ〜３０ｄからの電流信号を電圧信号（信号Ｓａ〜Ｓｄ）に変換するＩ／Ｖアンプ２６ａ〜２６ｄを備えている。また、ＲＦ信号検出回路２８では、これらの電圧信号Ｓａ〜Ｓｄを全て加算し、その加算結果をさらに２値化し、ＲＦ信号として検出する。
エラー信号検出回路２９では、電圧信号Ｒａと電圧信号Ｒｂとの差分を求め、その結果を２値化し、フォーカスエラー信号として検出するとともに、電圧信号Ｒｃと電圧信号Ｒｄとの差分を求め、その結果を２値化し、トラックエラー信号として検出する。なお、検出されたこれらのフォーカスエラー信号及びトラックエラー信号は、それぞれエラー信号検出回路２９からサーボコントローラ１８に出力される。
ウォブル信号検出回路２７では、電圧信号Ｓｃ、Ｓｄに基づきウォブル信号を検出し、デコーダ１７へ出力する。なお、このウォブル信号検出回路２７の構成については後述する。
デコーダ１７では、ウォブル信号検出回路２７により検出されたウォブル信号に含まれるＡＤＩＰ情報からアドレス情報、同期信号などを抽出する。そして、抽出したアドレス情報をＣＰＵ２４へ出力し、同期信号をエンコーダ１４へ出力する。また、デコーダ１７はＲＦ信号検出回路２８により検出されたＲＦ信号に対して復調及び誤り訂正処理など再生処理を行う。さらに、デコーダ１７は、再生データが音楽データ以外（例えば、画像データや文書データなど）の場合、データに付加されたチェックコードに基づいてエラーチェック及びエラー訂正処理を行い、バッファマネージャ２１を介して再生データをバッファＲＡＭ１９に格納する。
【００１０】
サーボコントローラ１８は、エラー信号検出回路２９により検出されたフォーカスエラー信号に基づいて光ピックアップ装置１２のフォーカシングアクチュエータを制御する制御信号を作成し、モータドライバ１５へ出力する。また、サーボコントローラ１８は、エラー信号検出回路２９により検出されたトラックエラー信号に基づいて光ピックアップ装置１２のトラッキングアクチュエータを制御する制御信号を作成し、モータドライバ１５へ出力する。
Ｄ／Ａコンバータ２０は、光ディスク１に記録されているデータが音楽データの場合に、デコーダ１７の出力信号をアナログデータに変換し、オーディオ信号とてオーディオ機器などへ出力する。
バッファマネージャ２１は、バッファＲＡＭ１９へのデータ蓄積を管理し、蓄積されたデータ量が所定値になると、ＣＰＵ２４に通知する。
モータドライバ１５は、サーボコントローラ１８からの制御信号に基づいて、光ピックアップ装置１２のフォーカシングアクチュエータ及びトラッキングアクチュエータを駆動する。また、モータドライバ１５は、ＣＰＵ２４の指示に基づいて光ディスク１が線速度一定（ＣＬＶ方式）または回転数一定（ＣＡＶ方式）となるようにスピンドルモータ１１を制御する。さらに、モータドライバ１５は、ＣＰＵ２４の指示に基づいてシークモータを駆動し、光ピックアップ装置１２のスレッジ方向（光ディスク１の半径方向）の位置を制御する。
エンコーダ１４は、バッファＲＡＭ１９に蓄積されているデータに対して、エラー訂正コードの付加などを行い、光ディスク１への書込みデータを作成する。そして、ＣＰＵ２４からの指示に基づいて、デコーダ１７からの同期信号に同期させて、書込みデータをレーザコントロール回路１３へ出力する。
レーザコントロール回路１３は、エンコーダ１４からの書込みデータに基づいて光ピックアップ装置１２内の半導体レーザの出力を制御する。そして、レーザコントロール回路１３は、記録中に、マーク記録期間とスペース記録期間とに同期したタイミング信号をウォブル信号検出回路２７へ出力する。
インターフェース２２は、ホスト装置（例えばパーソナルコンピュータ）との双方向の通信インターフェースであり、ＡＴＡＰＩ（AT Attachment Packet Interface）、ＳＣＳＩ（Small Computer System Interface）など、標準インターフェースに準拠している。
ＣＰＵ２４は、ＲＯＭ２３に格納されているプログラムに従って前記したような各部の動作を制御するとともに、制御に必要なデータなどを一時的にＲＡＭ２５に保存する。
【００１１】
図６は、従来のウォブル信号検出回路及びその出力側の構成を示したブロック図である。以下、図６に示したウォブル信号検出回路を説明する。
図示したように、Ｉ／Ｖアンプ２６ｃ、２６ｄからの電圧信号Ｓｃ、Ｓｄが入力されるサンプルホールド回路（Ｓ／Ｈ）４１ａ、４１ｂを備え、そのＳ／Ｈ４１ａ、４１ｂの出力側にはサンプルホールド後の電圧信号Ｓｃ、Ｓｄの振幅のバランスをとるバランスＡＧＣ４２を備えている。バランスＡＧＣ４２の出力側にはサンプルホールド後の電圧信号Ｓｃと電圧信号Ｓｄとの差“Ｓｃ−Ｓｄ”を演算する減算器４３を設けている。この減算器４３の出力側にはフィルタ回路４４を備え、このフィルタ回路４４は、ＢＰＦ（帯域通過フィルタ）４５により搬送周波数成分を通過させるデジタルウォブル信号用のＢＰＦ経路と、ＨＰＦ（高域通過フィルタ）４６とＬＰＦ（低域通過フィルタ）４７とにより搬送周波数成分以外の情報成分（変調成分）を通過させるアナログウォブル信号用の“ＨＰＦ＋ＬＰＦ”経路とからなる。ＢＰＦ４５の出力側には例えばコンパレータを用いた２値化器４８を設けている。
２値化器４８から得られるデジタルウォブル信号Ｓ４に対してはその安定化のためのＰＬＬ回路４９とタイミング調整用の遅延（ｄｅｌａｙ）回路５０とを順に備え、さらに、デジタルウォブル信号と同位相の正弦波（ｓｉｎ波）を生成する正弦波発生回路５１を備えている。ＰＬＬ回路４９に入力されるデジタルウォブル信号Ｓ４はＢＰＦ４５により所定周波数の搬送周波数成分を持つ搬送波部の信号であるので位相変調波部についてはＰＬＬ回路４９で補うのである。
【００１２】
一方、ＬＰＦ４７の次段にはそのＬＰＦ４７から得られるアナログウォブル信号Ｓ２をデジタルデータに変換するＡ／Ｄ変換器（デジタル化手段）５２を設けている。乗算器（復調手段）５３はこのＡ／Ｄ変換器５２によりデジタル値に変換されたウォブル信号（デジタル信号）と正弦波に変換されたデジタルウォブル信号（クロック信号）とを乗算する。この乗算器５３の出力側には乗算結果を積分する積分器５４を備える。なお、この積分器５４は遅延回路５０の出力に同期したタイミング信号を生成・出力するタイミング回路５５からのリセット信号によりウォブルの１周期単位でリセットされる。
積分器５４の出力側にはサンプルホールド回路（Ｓ／Ｈ）５６を介してＡＤＩＰ情報検出器５７が設けられ、ＡＤＩＰ情報Ｓ１０を出力する。ＡＤＩＰ情報検出器５７にはデコーダ１７が接続されている。このデコーダ１７は、ＡＤＩＰ情報に基づき同期信号ＡＤＩＰｓｙｎｃを検出する同期検出器６１、エラー訂正処理を行うエラー訂正部６２、エラー訂正後のＡＤＩＰ情報に基づきアドレス情報を抽出するアドレス情報抽出部６３、遅延回路６４などを備えている。
同期検出器６１により検出された同期信号ＡＤＩＰｓｙｎｃは遅延回路６４を介してエンコーダ１４に入力され、ライトタイミング信号（記録開始タイミング信号）の生成に供される。このエンコーダ１４にはＣＰＵ２４から所定タイミングでライト命令（またはリード命令）も入力され、レーザコントロール回路１３はこのライト命令がある状態でライトタイミング信号が生成されると記録動作を開始する。
【００１３】
図７は図６に示した構成に、アナログ積分処理部５８を追加し、デジタル信号処理部５９（図６ではＰＬＬ回路４９〜正弦波発生回路５１、乗算器５３〜ＡＤＩＰ情報検出器５７）から積分器５４とＳ／Ｈ回路５６を削除したものである。
図７に示したように、アナログウォブル信号Ｓ２はアナログ積分部５８に入り、第１の積分器（Ｉｎｔｅｇ１）７１ではウォブル信号の最初の１／２周期の期間だけそのウォブル信号を積分し、残りの１／２周期の間にリセットされる。図８に示したＩＮＴ１、ＩＮＴ２は積分タイミングを示す波形であり、ＣＬＲ１、ＣＬＲ２は積分出力リセットを示す波形である（信号がＨｉｇｈレベルのときに積分／リセット）。但し、図９に示したように、積分タイミングパルス（図９ではＩＮＴ１）の中心はアナログウォブル（ＷＢＬ）信号の１／２周期の中心（つまり１／４周期の位置）に設定するのが良い。また積分タイミングとリセットの間隔は可能な限り開ける方が良い。
また、第２の積分器（ＩＮＴＥＧ２）７２では、第１の積分器（ＩＮＴＥＧ１）７１と同じ動作を１／２周期ずらして行う。積分器７１、７２の出力波形は図８に示したＩＮＴＥＧ１出力Ｓ１７とＩＮＴＥＧ２出力Ｓ１８である。なお、前記積分器７１、７２は第１の積分手段を実現している。
この後、出力Ｓ１７とＳ１８はマルチプレクサ（ＭＵＸ）７３に入力され、図８に示したＳＥＬ１のタイミングで、ＩＮＴＥＧ１出力Ｓ１７とＩＮＴＥＧ２出力Ｓ１８が交互に選択される（ＳＥＬ１波形がＨｉｇｈのときにＩＮＴＥＧ１出力を選択し、ＳＥＬ１波形がＬｏｗのときにＩＮＴＥＧ２出力を選択）。その結果が、ＷＢＬＯ波形Ｓ１９となり、デジタル信号処理部５９に入力され、Ａ／Ｄ変換器５２によりＡ／Ｄ変換される。なお、第２のタイミング回路７４は第１の積分器７１、第２の積分器７２、及びマルチプレクサ７３へ出力するタイミングパルスを生成する。
【００１４】
Ａ／Ｄ変換は、図９に示したように、積分タイミングパルス（ＩＮＴ１／２）とリセットタイミングパルス（ＣＬＲ１／２）の間に行う。Ａ／Ｄ変換のサンプリングはウォブル１周期に２回行えばよい（ＩＮＴＥＧ１積分結果に対して１回、ＩＮＴＥＧ２積分結果に対して１回サンプリングする）。その後、Ａ／Ｄ変換器出力Ｓ２０（デジタル信号）は、図８に示したような信号波形になり、正弦波Ｓ２３（クロック信号に相当し分解能はウォブル１周期に２回でよいので正弦波というより矩形波）が乗算器５３により乗算される。この乗算の結果、Ｓ２１は図８に示したようになり、そこから、ＡＤＩＰ情報Ｓ２２が得られる。
Ａ／Ｄ変換器５２の負荷を１６サンプルと２サンプルで比較すると以下のようになる。光ディスク装置１０が１６倍速で動作する場合、ウォブル１周期の時間は７６．５ｎｓである。したがって、このとき、ウォブル１周期につき１６回サンプリングした場合、４．７８ｎｓに１回サンプリングしなければならない。しかし、ウォブル１周期につき２回サンプリングした場合は、３８．２５ｎｓに１回サンプリングすればよいので、Ａ／Ｄ変換器５２の負荷を低減でききる。
しかし、アナログ積分部５８における積分タイミングパルスの中心がアナログウォブル信号の１／２周期の中心からずれてしまうと、積分器出力の振幅も小さくなってしまい、その結果、ＡＤＩＰ情報（Ｓ１０）の信頼性を低下させるという問題が残っている。
以下に示す本発明の実施形態では、そのような問題を解決して、積分タイミングパルスの中心が常にアナログＷＢＬ信号の１／２周期の中心にくるようにしている。
【００１５】
［第１の実施形態］
図１０は、第１の実施形態のウォブル信号復調装置を示す構成ブロック図である。図示したように、このウォブル信号復調装置は、図７に示した回路構成に加えて第３の積分器（ＩＮＴＥＧ３、請求項１記載の第２の積分手段に相当する）７６、第２のＡ／Ｄ変換器（ＡＤＣ２）７７、遅延回路７８を備え、さらに、第２のタイミング回路７４ａが、図７に示した第２のタイミング回路７４の生成するタイミングパルスのほかにタイミングパルスＣＬＲ３、ＩＮＴ３を生成するように構成されている。なお、第２のＡ／Ｄ変換器７７及び遅延回路７８は請求項１記載の遅延量生成手段を実現している。
アナログウォブル信号Ｓ２は第１、第２の積分器７１、７２だけではなく第３の積分器７６にも入力される。また、第３の積分器７６には、積分タイミングパルスＩＮＴ３と、積分出力をリセットするリセットタイミングパルスＣＬＲ３も入力される。図１１に示したように、ＩＮＴ３は、ＩＮＴ１に対して位相が９０°遅れた信号である。ＣＬＲ３もＣＬＲ１から位相が９０°遅れた信号である。
図１１に示したように、積分タイミングパルスＩＮＴ１／２の中心はアナログＷＢＬ信号の１／２周期の中心、つまり１／４周期の位置に設定されている一方、ＩＮＴ３のタイミングを前記した位置に設定して第３の積分器（ＩＮＴＥＧ３）７６ではそのような位置関係にあるウォブル信号を図１２に示した（２）から（４）までの期間について積分する。そして、（５）から（６）の間に積分出力をリセットする。第３の積分器７６はこの動作を繰り返すのであるが、ここでＩＮＴ３のＨｉｇｈ期間がちょうど（２）から（４）までの間にあれば、ＩＮＴ３の１パルスによる積分結果は基準レベル（図１２に示した横線）になるはずである。なお、ＩＮＴ３はＩＮＴ１に対して位相が９０°遅れた信号であるので、ＩＮＴ３のＨｉｇｈ期間が（２）から（４）の位置にあるということはＩＮＴ１のＨｉｇｈ期間が（１）から（３）の間にあるということ、つまり、ＩＮＴ１の中心がアナログＷＢＬ信号の１／２周期の中心である１／４周期の位置にあるということである。
【００１６】
図１３は積分タイミングパルスＩＮＴ１／２の中心をアナログＷＢＬ信号の１／２周期の中心（つまり１／４周期の位置）からずらした場合を示している。ＩＮＴ１／２の中心がアナログＷＢＬ信号の１／２周期の中心からずれているので、第１、第２の積分器７１、７２の出力の積分振幅ａ（図１３参照）が小さくなっている。その結果、ＷＢＬＯ振幅も小さくなってしまっており、期間ｂ（図１３参照）のズレのあるＩＮＴ１／２においてアナログＷＢＬ信号を積分した情報はＡＤＩＰ情報Ｓ１０の信頼性を低下させる。
前記したように、積分タイミングパルスＩＮＴ１／２の中心がアナログＷＢＬ信号の１／２周期の中心にある場合、ＩＮＴ３の１パルスによる第３の積分器７６の積分結果は基準レベルになる。それに対して、前記したようなズレがあった場合、ＩＮＴ３の１パルスによる第３の積分器（ＩＮＴＥＧ３）７６の積分結果も図１１に示したように基準レベルにはならない。
したがって、ＩＮＴ３のパルスによる第３の積分器７６の積分結果を用いれば、積分タイミングパルスＩＮＴ１／２の中心がアナログＷＢＬ信号の１／２周期の中心（つまり１／４周期の位置）からずれているかどうかを判断できる。但し、ずれているかどうかの判断に用いる第３の積分器７６の出力はウォブル信号中の位相変調されていない部分の情報を用いる必要がある。
ＩＮＴ１を図１２に示した（１）〜（３）に合わせるには、まず、ＣＰＵ２４が、第３の積分器７６の積分出力を第２のＡ／Ｄ変換器７７から積分タイミング情報として得て、基準レベルか否かを判定する。そして、基準レベルより下であれば、ＣＰＵ２４はＩＮＴ１／２の位相が遅れていると判断し、図１０に示した遅延回路７８の遅延量α（ｄｅｌａｙα）を減らす。また、第３の積分器７６の積分出力が基準レベルより上であれば、ＩＮＴ１／２の位相が進んでいると判断し、遅延量αを増やす。
この実施形態では、このような処理を例えば変速ごととか個々の製品ごとに行うことにより常に積分タイミングパルスの中心がアナログＷＢＬ信号の１／２周期の中心にくるように調整でき、したがって、ＡＤＩＰ情報Ｓ１０の信頼性を向上させることができる。
【００１７】
［第２の実施形態］
この実施形態では、第１の実施形態に示した第１、第２の積分器７１、７２のそれぞれの積分結果をサンプルホールドするサンプルホールド回路（Ｓ／Ｈ、請求項１記載のサンプルホールド手段に相当する）を備え、前記したＡ／Ｄ変換器５２は前半部分のサンプルホールド結果に対応する１つのデジタル値と後半部分のサンプルホールド結果に対応する１つのデジタル値を出力する。以下、第２の実施形態について詳細に説明する。
図１４は第２の実施形態のウォブル信号復調装置である。図示したように、図１０に示した回路構成にＳ／Ｈ７９、８０を追加したものである。
図１５にこの実施形態のウォブル信号復調装置要部の波形・タイミングチャートを示す。図示したように、積分タイミングパルスＩＮＴ１、２の中心はアナログＷＢＬ信号の１／２周期の中心（つまり１／４周期の位置）に設定している。そして、それぞれの積分タイミングとリセットタイミングの間にＳ／Ｈ１、Ｓ／Ｈ２パルスを入れる。図１７に、積分器７１、７２の出力波形をＩＮＴＥＧ１出力Ｓ１７、ＩＮＴＥＧ２出力波形Ｓ１８として示す。
この後、ＩＮＴＥＧ１／２出力Ｓ１７、Ｓ１８はＳ／Ｈ７９、８０に入力される。図１７に、Ｓ／Ｈ７９、８０の出力波形をＳＨ１／２出力として示す。そのＳＨ１／２出力はＭＵＸ７３に入力され、図１５、図１７に示したＳＥＬ１のタイミングでＳＨ１出力とＳＨ２出力が交互に選択される（ＳＥＬ１波形がＨｉｇｈのときはＳＨ１出力を選択し、ＳＥＬ１波形がＬｏｗのときはＳＨ２出力を選択）。その結果がＷＢＬＯ波形Ｓ２５となり、デジタル信号処理部５９ａに入力され、Ａ／Ｄ変換器５２によりＡ／Ｄ変換される。Ａ／Ｄ変換のサンプリングは、図１５に示したように、ＳＥＬ１がＨｉｇｈのときに１回、ＳＥＬ１がＬｏｗのときに１回行う（ＩＮＴＥＧ１積分結果に対して１回サンプリングし、ＩＮＴＥＧ２積分結果に対して１回サンプリングする）。つまり、Ａ／Ｄ変換のサンプリングはウォブル１周期に２回行えばよい。
その後、Ａ／Ｄ変換器５２の出力Ｓ２０は図８に示したような信号波形になり、正弦波Ｓ２３（分解能はウォブル１周期に２回でよいので正弦波というより矩形波）が乗算される。乗算結果の波形Ｓ２１は図８に示したようになり、そこから、ＡＤＩＰ情報Ｓ２２が得られる。
なお、図１４に示したように、第２の実施形態においても第３の積分器７６などを備え、その積分結果から遅延量を求めてタイミングパルスのタイミング調整を行っている。
【００１８】
前記したようにＳ／Ｈ回路７９、８０を追加する効果はＡ／Ｄ変換のサンプリングタイミングのマージンが増やせるところにある。図１６はサンプルホールドしない場合の積分結果である。サンプルホールドしない場合は積分が終わってからリセットするまでの間にＡ／Ｄ変換のサンプリングを行わなければいけないので、積分パルスがＷＢＬ１／２周期の時間で、リセットパルスがＷＢＬ１／４周期の時間とすると、Ａ／Ｄ変換のタイミングマージンはＷＢＬ１／４周期の時間となる。しかし、Ｓ／Ｈ回路７９、８０を挿入すれば、ＳＥＬ１の１／２周期の時間がＡ／Ｄ変換のタイミングマージンとなる。つまり、ＷＢＬ１／２周期の時間をＡ／Ｄ変換のタイミングマージンとすることができる。なお、Ａ／Ｄ変換ではアナログ信号の１点をサンプリングしてデジタル信号にするのに対して、Ｓ／Ｈ回路では、積分結果でアナログ的に充電してその充電した信号をホールドするので、Ｓ／Ｈ１、Ｓ／Ｈ２パルスはいずれも積分タイミングとリセットタイミングの間（ＷＢＬ１／４周期）に入れる必要はあっても、タイミングのズレがＡ／Ｄ変換の場合のように問題になることはない。
以上、請求項記載の円盤状記録メディアが光ディスクであり、記録再生装置が光ディスク装置の場合で説明したが、本発明が実施可能な円盤状記録メディアは光ディスクに制限されず、例えば磁気ディスクであってもよいし、記録再生装置は例えば磁気ディスク装置であってもよい。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施形態を示す光ディスク要部の説明図。
【図２】本発明の一実施形態を示す光ディスク装置要部の構成ブロック図。
【図３】本発明の一実施形態を示す光ディスク装置要部の説明図。
【図４】本発明の一実施形態を示す光ディスク装置要部の他の説明図。
【図５】本発明の一実施形態を示す光ディスク装置要部の他の説明図。
【図６】本発明の一実施形態を示すウォブル信号復調装置の構成ブロック図。
【図７】本発明の一実施形態を示すウォブル信号復調装置要部の構成ブロック図。
【図８】本発明の一実施形態を示すウォブル信号復調装置要部のタイミング波形図。
【図９】本発明の一実施形態を示すウォブル信号復調装置要部の他のタイミング波形図。
【図１０】本発明の第１の実施形態を示すウォブル信号復調装置要部の構成ブロック図。
【図１１】本発明の第１の実施形態を示すウォブル信号復調装置要部のタイミング波形図。
【図１２】本発明の第１の実施形態を示すウォブル信号復調装置要部の他のタイミング波形図。
【図１３】本発明の第１の実施形態を示すウォブル信号復調装置要部の他のタイミング波形図。
【図１４】本発明の第２の実施形態を示すウォブル信号復調装置要部の構成ブロック図。
【図１５】本発明の第２の実施形態を示すウォブル信号復調装置要部のタイミング波形図。
【図１６】本発明の第２の実施形態に係るウォブル信号復調装置要部のタイミング波形図。
【図１７】本発明の第２の実施形態を示すウォブル信号復調装置要部の他のタイミング波形図。
【図１８】従来技術の一例を示すウォブル信号復調装置要部の構成ブロック図。
【図１９】従来技術の一例を示すウォブル信号復調装置要部のタイミング波形図。
【符号の説明】
【００２０】
１…光ディスク、１０…光ディスク装置、１６…アナログ信号処理回路、２４…ＣＰＵ、２７…ウォブル信号復調装置、５１…正弦波発生回路、５２…Ａ／Ｄ変換器、５３…乗算器、５４…積分器、５５…タイミング回路、５７…ＡＤＩＰ情報検出器、５８…アナログ積分部、５９…デジタル信号処理部、７１…第１の積分器、７２…第２の積分器、７４…第２のタイミング回路、７６…第３の積分器、７７…第２のＡ／Ｄ変換器、７８…遅延回路、７９  ８０…サンプルホールド回路
【図１】
2006309862.tif 000003
【図２】
2006309862.tif 000004
【図３】
2006309862.tif 000005
【図４】
2006309862.tif 000006
【図５】
2006309862.tif 000007
【図６】
2006309862.tif 000008
【図７】
2006309862.tif 000009
【図８】
2006309862.tif 000010
【図９】
2006309862.tif 000011
【図１０】
2006309862.tif 000012
【図１１】
2006309862.tif 000013
【図１２】
2006309862.tif 000014
【図１３】
2006309862.tif 000015
【図１４】
2006309862.tif 000016
【図１５】
2006309862.tif 000017
【図１６】
2006309862.tif 000018
【図１７】
2006309862.tif 000019
【図１８】
2006309862.tif 000020
【図１９】
2006309862.tif 000021