(57)【要約】      （修正有）【課題】半導体装置の製造方法において、ネガレジスト層及び配線層のパターニング工程における信頼性の向上を図る。【解決手段】  半導体基板１０の裏面に開口部１０ｗを形成した後、それらの上に配線層１８及び第３のレジスト層１９を形成する。次に、開口部１０ｗの底部のダイシングラインＤＬの上方にマスク２０を配置する。次に、開口部１０ｗの側壁から当該底部に反射する光がマスク２０に対応する第３のレジスト層１９を固着させない光エネルギーを以って、第３のレジスト層１９を露光する。次に、現像によりマスク２０に対応する第３のレジスト層１９を除去する。次に、第３のレジスト層１９の全面を再び露光する。この第３のレジスト層１９をマスクとして配線層１８のエッチングを行う。最後に、ダイシングラインＤＬに沿って、半導体基板１０を複数の半導体チップにダイシングする。【選択図】図８
2006013283.tif 000002
【特許請求の範囲】
【請求項１】
ダイシングラインによって区分された半導体基板の一部を当該裏面から選択的にエッチングして開口部を形成する工程と、
前記開口部内から前記半導体基板の裏面上に延びる金属層を形成する工程と、
前記金属層上にネガレジスト層を形成する工程と、
前記開口部の底部に形成された前記ネガレジスト層の所定の領域の上方にマスクを配置する工程と、
第１の大きさの光エネルギーを以って、前記マスクを用いて前記ネガレジスト層を露光する工程と、
前記ネガレジスト層を現像して、前記マスクの下方に位置する前記開口部の底部の前記ネガレジスト層を除去する工程と、
第２の大きさの光エネルギーを以って、前記ネガレジスト層の全面を再び露光する工程と、
前記ネガレジスト層をマスクとして、前記金属層を選択的にエッチングして除去する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２】
ダイシングラインによって区分された半導体基板の表面に、第１の絶縁膜を介して、当該ダイシングラインに沿ってパッド電極を形成する工程と、
前記半導体基板の表面に、樹脂層を介して支持体を形成する工程と、
前記半導体基板の一部を当該裏面から選択的にエッチングして、前記ダイシングラインの一部もしくは全体に沿って開口する開口部を形成する工程と、
前記開口部内を含む半導体基板の裏面上に第２の絶縁膜を形成する工程と、
前記開口部の底部の前記第１及び第２の絶縁膜の一部を、前記パッド電極の一部上から前記ダイシングラインに至る領域にかけて選択的にエッチングして除去し、前記パッド電極の一部を露出する工程と、
前記パッド電極と電気的に接続されて前記開口部内から前記半導体基板の裏面上に延びる配線層を形成する工程と、
前記配線層上にネガレジスト層を形成する工程と、
前記開口部の底部の前記パッド電極が形成されていない領域の上方にマスクを配置する工程と、
第１の大きさの光エネルギーを以って、前記マスクを用いて前記ネガレジスト層を露光する工程と、
前記ネガレジスト層を現像して、前記マスクの下方に位置する前記開口部の底部の前記ネガレジスト層を除去する工程と、
第２の大きさの光エネルギーを以って、前記ネガレジスト層の全面を再び露光する工程と、
前記ネガレジスト層をマスクとして、前記配線層の一部を選択的にエッチングして除去する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項３】
前記配線層上を含む半導体基板の裏面上に、保護層を形成する工程と、
前記配線層の一部を露出して、当該配線層の一部上に導電端子を形成する工程と、を有することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記ダイシングラインに沿ったダイシングにより、前記半導体基板を複数の半導体チップに分離する工程を有することを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置の製造方法に関し、特に、チップサイズパッケージ型の半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、パッケージ技術として、チップサイズパッケージ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）が注目されている。チップサイズパッケージとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージを意味する。従来より、チップサイズパッケージ型の半導体装置の一種として、ＢＧＡ型の半導体装置が知られている。このＢＧＡ型の半導体装置は、ハンダ等の金属部材からなるボール状の導電端子をパッケージの一主面上に格子状に複数配列し、パッケージの他方の主面上に形成される半導体チップと電気的に接続したものである。
【０００３】
そして、このＢＧＡ型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。
【０００４】
上述した従来例に係るＢＧＡ型の半導体装置は、例えば次に示すような工程を経た製造方法により製造される。
【０００５】
最初に、ダイシングラインによって区分された半導体基板を準備する。ここで、半導体基板の表面には、電子デバイスが形成されている。次に、半導体基板の表面に、電子デバイスと接続されたパッド電極を形成する。さらに半導体基板の表面に支持体を形成する。次に、ダイシングラインに沿って、半導体基板の一部を当該裏面から選択的にエッチングして、パッド電極を露出する開口部を形成する。次に、開口部内で露出するパッド電極と電気的に接続されて当該開口部内から半導体基板の裏面上に延びる配線層を形成する。さらに、配線層が所定の配線パターンとなるように、当該配線層を選択的にエッチングしてパターニングする。次に、配線層上を含む半導体基板の裏面上に、配線層の一部を露出する保護層を形成し、当該配線層の一部上に導電端子を形成する。最後に、ダイシングラインに沿ったダイシングにより、前記半導体基板を複数の半導体チップに分離する。
【０００６】
なお、上述した技術に関連する技術文献としては、例えば以下の特許文献が挙げられる。
【特許文献１】特許公表２００２−５１２４３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したような従来例に係るＢＧＡ型の半導体装置の製造方法のうち、配線層を選択的にエッチングしてパターニングする工程は、配線層上にエッチングマスクとしてのレジスト層を選択的に形成して行われる。次に、半導体基板の開口部の底部に形成された配線層を選択的にエッチングする場合の上記パターニング工程について、図面を参照して説明する。図１４及び図１５は、従来例に係る半導体装置の製造方法を示す断面図である。なお、図１４及び図１５では、上記レジスト層は、露光されない箇所が現像により除去されるネガレジスト層であるものとする。
【０００８】
図１４に示すように、配線層５８上にレジスト層５９を形成した後、ダイシングラインＤＬに沿った開口部５０ｗの底部の所定の領域の上方に、当該レジスト層５９の露光に用いるマスク６０を配置する。次に、マスク６０を用いてレジスト層５９に対する露光を行う。この露光は、例えば７５０ｍＪ（ミリジュール）程度の光エネルギーを有して行われる。
【０００９】
しかしながら、上記露光の際の光が、開口部５０ｗの側壁で反射されてしまうため、レジスト層５９のうち開口部５０ｗの底部には、当該側壁によって反射された光が到達していた。即ち、本来ならば露光されてはならないレジスト層５９の領域に対しても露光が及んでいた。
【００１０】
そのため、露光終了後のレジスト層５９を現像すると、図１５に示すように、開口部５０ｗの底部のうち、本来ならば除去されるべき所定の領域のレジスト層５９ａが、現像により除去されずに残存していた。即ち、開口部５０ｗのような立体的な構造を有する半導体基板に形成されたネガレジスト層の形成工程において、そのパターニングの精度や信頼性が低下していた。
【００１１】
また、図示しないが、上記レジスト層５９をマスクとして配線層５８を選択的にエッチングしてパターニングする際、レジスト層５９ａがエッチングのマスクとなることにより、本来ならば除去されるべき開口部５０ｗの底部の所定の領域の配線層５８が除去されずに残存していた。即ち、開口部５０ｗのような立体的な構造を有する半導体基板に形成された配線層のパターニング工程において、その精度や信頼性が低下していた。
【００１２】
また、上記残存した配線層５８が開口部５０ｗの底部のダイシングラインＤＬ上に存在する場合、ダイシングの際に不図示のダイシングブレードが当該配線層５８に接触していた。結果として、ダイシングが正常に行われなくなり、当該ダイシングによって分離された半導体チップの信頼性が低下していた。
【００１３】
そこで本発明は、チップサイズパッケージ型の半導体装置の製造方法において、ネガレジスト層及び配線層のパターニング工程における信頼性の向上を図る。
【課題を解決するための手段】
【００１４】
本発明の半導体装置は、上記課題に鑑みて為されたものであり、以下の特徴を有する。即ち、最初に、ダイシングラインによって区分された半導体基板の一部を当該裏面から選択的にエッチングして開口部を形成する。次に、開口部内から半導体基板の裏面上に延びる金属層を形成し、その金属層上にネガレジスト層を形成する。次に、開口部の底部に形成されたネガレジスト層の所定の領域の上方にマスクを配置する。そして、第１の大きさの光エネルギーを以って、上記マスクを用いてネガレジスト層を露光する。その後、ネガレジスト層を現像して、マスクの下方に位置する開口部の底部のネガレジスト層を除去する。さらに、第２の大きさの光エネルギーを以って、ネガレジスト層の全面を再び露光する。このネガレジスト層をマスクとして、金属層を選択的にエッチングして除去する。最後に、ダイシングラインに沿ったダイシングにより、前記半導体基板を複数の半導体チップに分離する。
【００１５】
また、本発明の半導体装置の製造方法は、上記工程において、上記開口部がダイシングラインの一部もしくは全部に沿って形成されることを特徴とする。また、本発明の半導体装置の製造方法は、上記工程に加えて、半導体基板の表面にパッド電極及び支持体を形成するものである。この場合、開口部の底部でパッド電極の一部が露出された後、上記金属層は配線層としてパッド電極と接続される。
【発明の効果】
【００１６】
本発明によれば、半導体基板に形成された開口部の底部において所定の領域のネガレジスト層を除去するため、マスクを用いた最初の露光を行う。この最初の露光では、開口部の側壁から当該底部に向かって反射する光がマスクの下方に位置する当該底部の前記ネガレジスト層を固着させないような第１の大きさの光エネルギーを以って露光を行う。そのため、それに続く現像によって上記所定の領域のネガレジスト層が除去される。また、その後に続く露光では、第２の大きさの光エネルギーを以って、ネガレジスト層がその下層の配線層に対して充分な密着性を有して固着される。
【００１７】
従って、開口部のような立体的な構造を有する半導体基板に形成されたネガレジスト層の形成工程において、そのパターニングの精度や信頼性を従来例に比して向上することができる。
【００１８】
また、開口部のような立体的な構造を有する半導体基板に形成された配線層を、上記ネガレジスト層をマスクとしてパターニングする工程において、その精度や信頼性を従来例に比して向上することができる。
【００１９】
また、開口部の底部の上記所定の領域がダイシングラインを含む場合、当該所定の領域に配線層が残存しないため、ダイシングの不良を極力回避することができる。また、当該ダイシングの不良による半導体チップの信頼性の低下を極力回避することができる。
【発明を実施するための最良の形態】
【００２０】
次に、本発明の実施形態に係る半導体装置の製造方法について図面を参照して説明する。図１、図２、及び図５乃至図１３は、本実施形態に係る半導体装置の製造方法を示す断面図である。また、図３及び図４は、本実施形態に係る半導体装置の製造方法を示す上面図である。なお、図１乃至図１３では、半導体基板のうち、ダイシングラインＤＬの近傍を示している。
【００２１】
最初に、図１に示すように、ダイシングラインによって区分された不図示の電子デバイスが形成された半導体基板１０を準備する。ここで、不図示の電子デバイスは、例えば、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）や赤外線センサ等の受光素子、もしくは発光素子であるものとする。もしくは、不図示の電子デバイスは、上記受光素子や発光素子以外の電子デバイスであってもよい。また、半導体基板１０は、例えばシリコン基板から成るものとするが、その他の材質の基板であってもよい。
【００２２】
次に、不図示の電子デバイスを含む半導体基板１０の表面上に、層間絶縁膜として第１の絶縁膜１１を形成する。第１の絶縁膜１１は、例えばＰ−ＴＥＯＳ膜やＢＰＳＧ膜等から成る。
【００２３】
次に、半導体基板１０の表面上に、第１の絶縁膜１１を介して、不図示の電子デバイスと接続された外部接続用電極であるパッド電極１２を形成する。パッド電極１２は、スパッタ法により形成されたアルミニウム（Ａｌ）から成る電極であることが好ましいが、その他の金属から成る電極であってもよい。
【００２４】
次に、パッド電極１２上を含む半導体基板１０の表面上に、樹脂層１３を介して基板状もしくはテープ状の支持体１４を形成する。ここで、不図示の電子デバイスが受光素子や発光素子である場合、支持体１４は、例えばガラスのような透明もしくは半透明の性状を有した材料により形成される。不図示の電子デバイスが受光素子や発光素子ではない場合、支持体１４は、透明もしくは半透明の性状を有さない材料により形成されるものであってもよい。
【００２５】
次に、図２に示すように、ダイシングラインの一部もしくは全体に沿って開口する第１のレジスト層１５を、半導体基板１０の裏面上に形成する。そして、第１のレジスト層１５をマスクとして、好ましくは等方性エッチングにより、半導体基板１０の一部を当該裏面から選択的にエッチングする。このエッチングにより、ダイシングラインＤＬの一部もしくは全体に沿って半導体基板を開口する開口部１０ｗが形成される。開口部１０ｗは、半導体基板１０を貫通するようにして形成される。ここで、開口部１０ｗの底部では第１の絶縁膜１１が露出される。なお、このエッチングは、異方性エッチングにより行われてもよい。
【００２６】
開口部１０ｗを半導体基板１０の裏面からみた場合、その上面図は、図３もしくは図４の様になる。即ち、図３に示すように、開口部１０ｗは、半導体基板の主面のうちパッド電極１２が存在する領域を、ダイシングラインＤＬの一部に沿って局所的に開口する。もしくは、図４に示すように、開口部１０ｗは、半導体基板の主面のうちパッド電極１２が存在する領域を、ダイシングラインＤＬの全体に沿って、溝状に開口する。
【００２７】
次に、図５に示すように、開口部１０ｗ内を含む半導体基板１０の裏面上に、裏面絶縁膜として第２の絶縁膜１６を形成する。第２の絶縁膜１６は、例えばシリコン酸化膜（ＳｉＯ２膜）もしくはシリコン窒化膜（ＳｉＮ膜）から成り、例えばプラズマＣＶＤ法によって形成される。
【００２８】
次に、図６に示すように、開口部１０ｗの底部において、パッド電極１２の一部上からダイシングラインＤＬに至る領域にかけて開口する第２のレジスト層１７を、第２の絶縁膜１６上に形成する。そして、第２のレジスト層１７をマスクとして、半導体基板１０の裏面側から、好ましくは異方性のドライエッチングにより、第２の絶縁膜１６のエッチングを行う。このエッチングにより、パッド電極１２の一部上からダイシングラインＤＬに至る領域にかけて形成された第１の絶縁膜１５及び第２の絶縁膜１６が除去される。即ち、開口部１０ｗの底部においてパッド電極１２の一部及び半導体基板１０の裏面の一部が露出される。
【００２９】
次に、図７に示すように、開口部１０ｗ内で露出されたパッド電極１２の一部上及び半導体基板１０の裏面の一部上、及び開口部１０ｗ内を含む半導体基板１０の裏面の第２の絶縁膜１６上に、スパッタ法もしくはその他の成膜方法により、例えばアルミニウム（Ａｌ）から成る配線層１８を形成する。その厚さは、３μｍ程度であることが好ましい。ここで、配線層１８は、開口部１０ｗの底部で露出するパッド電極１２と電気的に接続される。
【００３０】
もしくは、配線層１８は、アルミニウム（Ａｌ）以外の金属から成るものであってもよい。例えば、図示しないが、配線層１８は、バリアメタル層とシード層とから成るバリアシード層上にメッキ形成された銅（Ｃｕ）等の金属から成るものであってもよい。
【００３１】
次に、図８に示すように、開口部１０ｗ内を含む半導体基板１０の裏面の配線層１８上に、当該配線層１８を所定のパターンにパターニングするための第３のレジスト層１９を形成する。ここで、第３のレジスト層１９は、露光されない箇所が現像により除去されるネガレジスト層であるものとする。その厚さは、１５μｍ程度であることが好ましい。
【００３２】
次に、上記所定のパターンに対応して第３のレジスト層１９を選択的に除去するため、当該第３のレジスト層１９に対して、第１回目の露光を行う。第１回目の露光は、次のように行う。最初に、開口部１０ｗの底部のパッド電極１２が形成されていない領域の上方に、第３のレジスト層１９の露光に用いるマスク２０を配置する。また、必要に応じて、所定の配線パターンを形成するために不要となる不図示の領域の上方にも、不図示のマスクを設置してもよい。
【００３３】
次に、マスク２０を用いて、所定の光エネルギーを以って第３のレジスト層１９を露光する。ここで、上記所定の光エネルギーとは、開口部１０ｗの側壁から当該底部に向かって反射する光がマスク２０の下方に位置する当該底部の第３のレジスト層１９を固着させないような大きさの光エネルギーである。
【００３４】
本発明の発明者が行った実験によれば、４００〜５００ｍＪ（ミリジュール）程度の光エネルギーを以って上記露光を行った場合、開口部１０ｗの側壁から当該底部に向かって反射する光がマスク２０の下方に位置する当該底部の第３のレジスト層１９は固着する傾向にあった。
【００３５】
そこで、本実施形態では、この光エネルギーは、開口部１０ｗの側壁から当該底部に向かって反射する光がマスク２０の下方に位置する当該底部の第３のレジスト層１９を固着させないような大きさであれば、特に限定されないが、上記４００〜５００ｍＪ程度を下回る値として、例えば２５０ｍＪ程度であるものとする。この光エネルギーは、従来例によるレジスト層５９の露光に必要であった７５０ｍＪ程度の光エネルギーの３分の１程度であるため、当該露光に必要な光エネルギーを従来例に比して低減することが可能となる。
【００３６】
一方、マスク２０（不図示のマスクが設置されている場合これも含む）が設置されていない領域の第３のレジスト層１９に対しては、マスク２０を介さずに露光が為される。即ち、当該領域の第３のレジスト層１９は固着する。ただし、その固着の度合いは、第３のレジスト層１９の下層の配線層１８に対して充分な密着性を有するような固着の度合いには至らない。
【００３７】
次に、図９に示すように、第１回目の露光を経た第３のレジスト層１９に対して、所定の現像液を用いた現像を行う。ここで、上述した第１回目の露光によってマスク２０の下方に位置する開口部１０ｗの底部の所定の領域に当該側壁からの反射光が到達しても、その光エネルギーは、当該所定の領域の第３のレジスト層１９を固着させないものである。従って、この現像により、開口部１０ｗの底部のパッド電極１２が形成されていない領域上の第３のレジスト層１９が除去されて、当該領域の配線層１８が露出される。また、図示しないが、第１回目の露光の際、所定の配線パターンを形成するために不要となる不図示の第３のレジスト層１９の上方に不図示のマスクが設置されていた場合、この現像により当該不要な第３のレジスト層１９も除去される。
【００３８】
次に、図１０に示すように、上記第１の露光及びそれに続く現像を経た第３のレジスト層１９に対して、第２回目の露光を行う。第２回目の露光は、上記第１の露光及びそれに続く現像により残存させた第３のレジスト層１９の固着の度合いを強めるためのものである。
【００３９】
第２回目の露光は、所定の光エネルギーを以って、マスクを用いずに第３のレジスト層１９の全面に対して行う。ここで、上記所定の光エネルギーとは、第３のレジスト層１９が配線層１８に対して充分な密着性を有して固着するような大きさの光エネルギーである。この光エネルギーは、第１回目の露光において第３のレジスト層１９が既に所定の光エネルギーを吸収しているため、従来例によるレジスト層５９の露光に必要であった７５０ｍＪ程度の光エネルギーである必要はない。
【００４０】
従って、この光エネルギーは、第３のレジスト層１９が配線層１８に対して充分な密着性を有して固着するような大きさであれば、特に限定されないが、本実施形態では、例えば上記第１回目の露光時と同じ光エネルギーである２５０ｍＪ程度であるものとする。なお、この第２回目の露光の光エネルギーは、上記２５０ｍＪより大きい値であっても構わない。
【００４１】
上述した第１回目の露光、現像、及び第２回目の露光により、従来例にみられたような開口部５０ｗの底部のパッド電極５２が形成されていない領域におけるネガレジスト層５９の残存を回避することができる。即ち、残存させるべき第３のレジスト層１９を、下層の配線層１８に対して充分な密着性を有しながら固着させると共に、開口部１０ｗの底部において除去するべき第３のレジスト層１９を確実に除去することが可能となる。こうして、開口部１０ｗのような立体的な構造を有する半導体基板１０に形成されたネガレジスト層の形成工程において、そのパターニングの精度や信頼性を従来例に比して向上することが可能となる。
【００４２】
次に、図１１に示すように、配線層１８を所定のパターンにパターニングするため、第３のレジスト層１９をマスクとして、配線層１８の一部を選択的にエッチングして除去する。この配線層１８の選択的な除去は、水酸化ナトリウム（ＮａＯＨ）を用いたウェットエッチングにより行われることが好ましい。もしくは、当該配線層１８の選択的な除去は、上記ウェットエッチング以外のエッチングにより行われてもよい。
【００４３】
この配線層１８の選択的な除去により、従来例にみられたような開口部５０ｗの底部のダイシングラインＤＬ上における配線層５８ａの残存を回避することができる。こうして、開口部１０ｗのような立体的な構造を有する半導体基板１０に形成された配線層１８のパターニング工程において、その精度や信頼性を従来例に比して向上することが可能となる。
【００４４】
さらに、図１２に示すように、第３のレジスト層１９を除去した後、配線層１８上を含む半導体基板１０の裏面上に保護層２１を形成する。この保護層２１は、レジスト材料もしくはその他の材料から成る。また、配線層１８の一部を露出するように保護層２１を開口して、当該配線層１８の一部上に導電端子２２を形成する。この導電端子２２は、例えばハンダから成り、ボール状に形成される。
【００４５】
最後に、図１３に示すように、ダイシングラインＤＬに沿ったダイシングにより、半導体基板１０及びそれに積層される各層を、複数の半導体チップ１０Ａ及びそれに積層される各層から成る半導体装置に分離する。
【００４６】
ここで、ダイシングの際、開口部１０ｗの底部のダイシングラインＤＬ上には、従来例のように開口部５０ｗの底部のダイシングラインＤＬ上に配線層５８ａが残存していない。従って、従来例にみられたような、不図示のダイシングブレードがダイシングラインＤＬ上に残存する配線層５８ａに接触して起こるダイシングの不良を極力回避することができる。また、当該ダイシングの不良による半導体チップ１０Ａの信頼性の低下を極力回避することができる。
【００４７】
なお、本実施形態では、配線層１８上に導電端子２２を形成したが、本発明はこれに限定されない。即ち、本発明は、導電端子が形成されない半導体装置、例えばＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体装置に適用されるものであってもよい。
【００４８】
また、本実施形態では、第３のレジスト層１９の下層には、パッド電極１２と接続された配線層１８が形成されるものとしたが、本発明はこれに限定されない。即ち、
少なくとも開口部１０ｗ内に形成される金属層であれば、パッド電極１２と接続されない金属層であってもよい。
【００４９】
また、本発明は、開口部１０ｗ内に形成される絶縁膜上にネガレジスト層を形成して、当該ネガレジスト層に対して上記実施形態の第１回目の露光、現像、第２回目の露光の一連の工程を適用するものであってもよい。
【００５０】
また、本実施形態では、開口部１０ｗは半導体基板１０を貫通するようにして形成されたが、本発明はこれに限定されない。即ち、開口部１０ｗは、半導体基板１０の裏面から当該半導体基板１０を貫通せずに形成された凹部であってもよい。この場合、半導体基板１０の表面に形成された支持体１４は、上記いずれかの工程において除去されてもよい。もしくは、支持体１４は、除去されずに残されてもよい。もしくは、支持体１４の形成は省略されても構わない。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３】本発明の実施形態に係る半導体装置の製造方法を示す上面図である。
【図４】本発明の実施形態に係る半導体装置の製造方法を示す上面図である。
【図５】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図６】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図７】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図８】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図９】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１０】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１１】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１２】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１３】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１４】従来に係る半導体装置の製造方法を示す断面図である。
【図１５】従来に係る半導体装置の製造方法を示す断面図である。
【図１】
2006013283.tif 000003
【図２】
2006013283.tif 000004
【図３】
2006013283.tif 000005
【図４】
2006013283.tif 000006
【図５】
2006013283.tif 000007
【図６】
2006013283.tif 000008
【図７】
2006013283.tif 000009
【図８】
2006013283.tif 000010
【図９】
2006013283.tif 000011
【図１０】
2006013283.tif 000012
【図１１】
2006013283.tif 000013
【図１２】
2006013283.tif 000014
【図１３】
2006013283.tif 000015
【図１４】
2006013283.tif 000016
【図１５】
2006013283.tif 000017