(57)【要約】【課題】電流ブロック層にボイドが発生することを防止して、良好なレーザ特性を有する半導体レーザ素子及びその製造方法を提供する。【解決手段】  半導体基板２上にクラッド層３と、活性層４と、第１のクラッド層５と、第２のクラッド層７からなるリッジ部８と、キャップ層９とが順次積層され、更に、第１のクラッド層５上にあって、リッジ部８及びキャップ層９を挟持する電流ブロック層１０と、キャップ層９及び電流ブロック層１０上に形成されたコンタクト層１２を有し、キャップ層９の上部の幅をＷ1、キャップ層９の下部の幅をＷ2、リッジ部８の上部の幅をＷ3とするとき、Ｗ1＞Ｗ2＝Ｗ3の関係を満たす構成とする。【選択図】      図１
2006128449.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板上に第１導電型クラッド層と、活性層と、第１の第２導電型クラッド層と、第２の第２導電型クラッド層からなるリッジ部と、第２導電型キャップ層とが順次積層され、更に、前記第１の第２導電型のクラッド層上にあって、前記リッジ部及び前記第２導電型キャップ層を挟持する第１導電型電流ブロック層と、前記第２導電型キャップ層及び前記第１導電型電流ブロック層上に形成された第２導電型コンタクト層とを少なくとも有する半導体レーザ素子において、
前記第２導電型キャップ層の上部の幅をＷ1、前記第２導電型キャップ層の下部の幅をＷ2、前記リッジ部の上部の幅をＷ3とするとき、Ｗ1＞Ｗ2＝Ｗ3の関係を満たすことを特徴とする半導体レーザ素子。
【請求項２】
第１導電型の半導体基板上に第１導電型の下部クラッド層、活性層、第１の第２導電型クラッド層、第２導電型エッチングストップ層、第２の第２導電型クラッド層、第２導電型キャップ層を順次積層し、前記第２導電型キャップ層の中央部に[０１１]方向にストライプ状のフォトレジストパターンを形成した後、前記フォトレジストパターンで覆われた以外の前記第２導電型キャップ層から前記第２の第２導電型クラッド層を前記第２導電型エッチングストップ層に達するまでエッチングを行なってリッジ部を形成し、次に、前記フォトレジストパターンを除去後、前記第２導電型エッチングストップ層上に前記リッジ部及び前記第２導電型キャップ層を挟持する第１導電型電流ブロック層を形成し、更に、前記第２導電型キャップ層及び前記第１導電型電流ブロック層上に第２導電型コンタクト層を形成して作製する半導体レーザ素子の製造方法において、
前記エッチングは、ドライエッチング法により、前記第２の第２導電型キャップ層から前記第２の第２導電型クラッド層の途中まで行う第１段階と、前記第２導電型エッチングストップ層よりも前記第２の第２導電型クラッド層の方がエッチングレートが速いエッチング液を用いて、前記第２の第２導電型クラッド層を前記第２導電型エッチングストップ層に達するまで行い、かつ前記第２導電型キャップ層を逆メサ形状にする第２段階とからなることを特徴とする半導体レーザ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低消費電力で高い信頼性を有する半導体レーザ素子及びその製造方法に関する。
【背景技術】
【０００２】
低消費電力で高い信頼性を有する半導体レーザ素子としては、特許文献１に記載されているものがある。
この特許文献１に記載されている半導体レーザ素子について図１０を用いて以下に説明する。
図１０に示すように、従来の半導体レーザ素子１７は、ｎ型ＧａＡｓ基板２上にｎ型ＧａＡｓバッファ層１８、ｎ型ＡｌtＧａ1-tＡｓ（０．４５≦ｔ≦０．６５）下部クラッド層３、ＡｌuＧａ1-uＡｓ（０．０７≦ｕ≦０．６５）活性層４、ｐ型ＡｌvＧａ1-vＡｓ（０．４５≦ｖ≦０．６５）上部第１クラッド層５、ｐ型ＧａＡｓエッチングストップ層１９が順次積層されている。
【０００３】
ｐ型ＧａＡｓエッチングストップ層１９上には、ｐ型ＡｌxＧａ1-xＡｓ上部第２クラッド層７からなる台形状のリッジ部８が形成されている。リッジ部８上には、リッジ部８の上部よりも幅が広い逆メサ形状のｐ型ＧａＡｓキャップ層９が形成されている。更に、ｐ型ＧａＡｓエッチングストップ層１９上には、リッジ部８及びｐ型ＧａＡｓキャップ層９の側面を挟持するようにして、ｎ型ＡｌyＧａ1-yＡｓ電流ブロック層１０、ｎ型ＧａＡｓ保護層１１、ｐ型ＧａＡｓ保護層２０が順次形成され、ｐ型ＧａＡｓキャップ層９の表面と同一平面を形成している。
【０００４】
更にまた、ｎ型ＡｌyＧａ1-yＡｓ電流ブロック層１０、ｎ型ＧａＡｓ保護層１１、ｐ型ＧａＡｓ保護層２０及びｐ型ＧａＡｓキャップ層９上には、ｐ型ＧａＡｓコンタクト層１２が形成されている。
ｐ型ＧａＡｓコンタクト層１２上には、ｐ型オーミック電極１３が形成され、積層方向と反対側のｎ型ＧａＡｓ基板２には、ｎ型オーミック電極１４が形成されている。なお、ｔ、ｕ、ｖ、ｘ、ｙの範囲は、０．４５≦ｔ≦０．６５、０．０７≦ｕ≦０．６５、０．４５≦ｖ≦０．６５、０．４５≦ｘ≦０．６５、０．５≦ｙ≦０．８５である。
【０００５】
そして、ｐ型ＧａＡｓキャップ層９の上部の幅をＷ1、その下部の幅をＷ2、その厚さをｄ1、リッジ部８の上部の幅をＷ3とするとき、（Ｗ1−Ｗ3）／２ｄ1＜３及び、０．３μｍ＜Ｗ2−Ｗ3＜３μｍの関係を有している。ｐ型ＧａＡｓキャップ層９は、その側面と底面のなす角が９０°以上になっている。このようして、ｐ型ＧａＡｓコンタクト層１２の結晶性を向上させた低抵抗な半導体レーザ素子１７が得られることが記載されている。
【０００６】
次に、従来の半導体レーザ素子の製造方法について図１１乃至図１８を用いて説明する。
図１１に示すように、第１回目の結晶成長を行なって、ｎ型ＧａＡｓ基板２上にｎ型ＧａＡｓバッファ層１８、ｎ型ＡｌtＧａ1-tＡｓ下部クラッド層３、ＡｌuＧａ1-uＡｓ活性層４、ｐ型ＡｌvＧａ1-vＡｓ上部第１クラッド層５、ｐ型ＧａＡｓエッチングストップ層１９、ｐ型ＡｌxＧａ1-xＡｓ上部第２クラッド層７、ｐ型ＧａＡｓキャップ層９を順次積層する。
次に、図１２に示すように、フォトリソグラフィ法を用いて、ｐ型ＧａＡｓキャップ層９の中央部にストライプ状のフォトレジストパターン１５を形成する。
【０００７】
次に、図１３に示すように、フォトレジストパターン１５で覆われていない領域のｐ型ＧａＡｓキャップ層９乃至ｐ型ＡｌxＧａ1-xＡｓ上部第２クラッド層７の途中までエッチンする。このとき用いられるエッチング液は、ＧａＡｓよりもＡｌＧａＡｓに対してエッチングレートが速いエッチャント（硫酸：過酸化水素水：水＝１：８：５０）を用いるので、ｐ型ＧａＡｓキャップ層９の幅は、ｐ型ＡｌxＧａ1-xＡｓ上部第２クラッド層７の幅よりも広くすることができる。また、このエッチントは、ＧａＡｓに対するエッチング速度に異方性を持っているので、ｐ型ＧａＡｓキャップ層９は、側面と底面のなす角が９０°以上となる逆メサ形状となる。
【０００８】
次に、図１４に示すように、ＡｌＧａＡｓに比べＧａＡｓに対してエッチングレートの遅いエッチントを用いて、ｐ型ＡｌxＧａ1-xＡｓ上部第２クラッド層７のみをＨＦエッチング液を用いて、ｐ型ＧａＡｓエッチングストップ層１９に達するまでエッチングを行なって、台形状のリッジ部８を形成する。
【０００９】
次に、図１５に示すように、フォトレジストパターン１５を除去した後、第２回目の結晶成長を行なって、ｎ型ＡｌyＧａ1-yＡｓ電流ブロック層１０、ｎ型ＧａＡｓ保護層１１、ｐ型ＧａＡｓ保護層２０を順次積層する。
【００１０】
次に、図１６に示すように、ｐ型ＧａＡｓ保護層２０上に中央部が開口したフォトレジストパターン１６を形成する。
【００１１】
次に、図１７に示すように、フォトレジストパターン１６に覆われた以外のｎ型ＡｌyＧａ1-yＡｓ電流ブロック層１０、ｎ型ＧａＡｓ保護層１１、ｐ型ＧａＡｓ保護層２０をｐ型ＧａＡｓキャップ層９が露出するまでエッチングする。
【００１２】
次に、図１８に示すように、フォトレジストパターン１６を除去した後、第３回目の結晶成長を行って、全面に亘ってｐ型ＧａＡｓコンタクト層１２を形成する。
この後、ｐ型ＧａＡｓコンタクト層１２上にｐ型オーミック電極１３、積層方向と反対側のｎ型ＧａＡｓ基板２にｎ型オーミック電極１４を形成して図１０に示す半導体レーザ素子１７を得る。
【特許文献１】特開平９−１９９７９０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、ｐ型ＧａＡｓキャップ層９の下部幅は、ｐ型ＡｌxＧａ1-xＡｓ上部第２クラッド層７の幅よりも広いので、リッジ部８の側面は、ｐ型ＧａＡｓキャップ層９の影となるため、斜影効果などにより、結晶成長レートが低下して、図１９に示すように、リッジ部８の近傍のｎ型ＡｌyＧａ1-yＡｓ電流ブロック層１０、ｎ型ＧａＡｓ保護層１１、ｐ型ＧａＡｓ保護層２０中に空洞（ボイド）２１が発生することがあった。
この空洞２１が発生すると、ｎ型ＡｌyＧａ1-yＡｓ電流ブロック層１０の屈折率分布が設計値からずれるため、導波特性が変動したり、素子特性ばらつきが生じていた。この結果、良好なレーザ特性が得られず、信頼性の低下を生じる原因となっていた。また、空洞部においては熱伝導特性が低下するため、発光部での発熱が良好に放散せず、温度特性が低下するという問題も生じていた。
【００１４】
そこで、本発明は、前述の課題に鑑みて提案されるものであって、電流ブロック層にボイドが発生することを防止して、良好なレーザ特性を有し、信頼性の高い半導体レーザ素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本願発明の第１の発明は、第１導電型の半導体基板上に第１導電型クラッド層と、活性層と、第１の第２導電型クラッド層と、第２の第２導電型クラッド層からなるリッジ部と、第２導電型キャップ層とが順次積層され、更に、前記第１の第２導電型のクラッド層上にあって、前記リッジ部及び前記第２導電型キャップ層を挟持する第１導電型電流ブロック層と、前記第２導電型キャップ層及び前記第１導電型電流ブロック層上に形成された第２導電型コンタクト層とを少なくとも有する半導体レーザ素子において、前記第２導電型キャップ層の上部の幅をＷ1、前記第２導電型キャップ層の下部の幅をＷ2、前記リッジ部の上部の幅をＷ3とするとき、Ｗ1＞Ｗ2＝Ｗ3の関係を満たすことを特徴とする半導体レーザ素子を提供する。
第２の発明は、第１導電型の半導体基板上に第１導電型の下部クラッド層、活性層、第１の第２導電型クラッド層、第２導電型エッチングストップ層、第２の第２導電型クラッド層、第２導電型キャップ層を順次積層し、前記第２導電型キャップ層の中央部に[０１１]方向にストライプ状のフォトレジストパターンを形成した後、前記フォトレジストパターンで覆われた以外の前記第２導電型キャップ層から前記第２の第２導電型クラッド層を前記第２導電型エッチングストップ層に達するまでエッチングを行なってリッジ部を形成し、次に、前記フォトレジストパターンを除去後、前記第２導電型エッチングストップ層上に前記リッジ部及び前記第２導電型キャップ層を挟持する第１導電型電流ブロック層を形成し、更に、前記第２導電型キャップ層及び前記第１導電型電流ブロック層上に第２導電型コンタクト層を形成して作製する半導体レーザ素子の製造方法において、前記エッチングは、ドライエッチング法により、前記第２の第２導電型キャップ層から前記第２の第２導電型クラッド層の途中まで行う第１段階と、前記第２導電型エッチングストップ層よりも前記第２の第２導電型クラッド層の方がエッチングレートが速いエッチング液を用いて、前記第２の第２導電型クラッド層を前記第２導電型エッチングストップ層に達するまで行い、かつ前記第２導電型キャップ層を逆メサ形状にする第２段階とからなることを特徴とする半導体レーザ素子の製造方法を提供する。
【発明の効果】
【００１６】
本発明は、前記第２導電型コンタクト層の上部の幅をＷ1、前記第２導電型コンタクト層の下部の幅をＷ2、前記リッジ部の上部の幅をＷ3とするとき、Ｗ1＞Ｗ2＝Ｗ3の関係を満たす構成であるので、リッジ部にボイドが発生することを防止して、信頼性の高い半導体レーザ素子が得られる。
また、前記エッチングは、ドライエッチング法により、前記第２の第２導電型キャップ層から前記第２の第２導電型クラッド層の途中まで行う第１段階と、前記第２導電型エッチングストップ層よりも前記第２の第２導電型クラッド層の方がエッチングレートが速いエッチング液を用いて、前記第２の第２導電型クラッド層を前記第２導電型エッチングストップ層に達するまで行なって、前記第２導電型キャップ層を逆メサ形状にする第２段階とからなるので、従来例のように第２導電型キャップ層による斜影効果などを生じないため、ボイドの発生のない第１導電型電流ブロック層を得ることができる。この結果、良好なレーザ特性を有し、信頼性および温度特性の高い半導体レーザ素子を得ることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明に係る半導体レーザ素子及びその製造方法の実施の形態について、図１乃至図９を用いて詳細に説明する。
従来と同一構成には同一符号を付し、その説明を省略する。
【００１８】
図１は、本発明に係る半導体レーザ素子の構成を示す断面図である。
図２は、半導体レーザ素子の（１回目積層工程）を示す断面図である。図３は、半導体レーザ素子の（１回目フォトレジストパターン形成工程）を示す断面図である。図４は、半導体レーザ素子の（上部第２クラッド層形成工程）を示す断面図である。図５は、半導体レーザ素子の（リッジ部形成工程）を示す断面図である。図６は、半導体レーザ素子の（２回積層工程）を示す断面図である。図７は、半導体レーザ素子の（２回目フォトレジストパターン形成工程）を示す断面図である。図８は、半導体レーザ素子の（エッチング工程）を示す断面図である。図９は、半導体レーザ素子の（コンタクト層形成工程）を示す断面図である。
【００１９】
図１に示すように、本発明に係る半導体レーザ素子１は、従来の半導体レーザ素子１７におけるｐ型ＧａＡｓキャップ層９の上部の幅をＷ1、ｐ型ＧａＡｓキャップ層９の下部の幅をＷ2、リッジ部８の上部の幅をＷ3とするとき、Ｗ1＞Ｗ2＝Ｗ3の関係を満たす構成としたものであり、それ以外は同様である。
【００２０】
以下に具体的に説明する。
本発明の実施形態に係る半導体レーザ素子１は、厚さ５０μｍ〜１３０μｍのｎ型ＧａＡｓ基板２上に厚さ０．５μｍ〜２μｍのｎ型ＡｌtＧａ1-tＡｓ（０．４５≦ｔ≦０．６５）下部クラッド層３、０．０１μｍ〜０．１μｍのＡｌuＧａ1-uＡｓ（０．０７≦ｕ≦０．６５）活性層４、厚さ０．１μｍ〜０．４μｍのｐ型ＡｌvＧａ1-vＡｓ（０．４５≦ｖ≦０．６５）上部第１クラッド層５、厚さ０．００２μｍ〜０．０２μｍのｐ型ＡｌwＧａ1-wＡｓ（０．５≦ｗ≦０．８）エッチングストップ層６が順次積層されている。
【００２１】
更に、ｐ型ＡｌwＧａ1-wＡｓエッチングストップ層６上には、厚さ０．３μｍ〜２．５μｍのｐ型ＡｌxＧａ1-xＡｓ（０．４５≦ｘ≦０．６５）上部第２クラッド層７からなる矩形状のリッジ部８が形成されている。リッジ部８上には、下部の幅がリッジ部８の上部と同じである逆メサ形状の厚さ０．２μｍ〜１．０μｍのｐ型ＧａＡｓキャップ層９が形成されている。
【００２２】
ｐ型ＧａＡｓキャップ層９の上部の幅をＷ1、ｐ型ＧａＡｓキャップ層９の下部の幅をＷ2、リッジ部８の上部の幅をＷ3とするとき、Ｗ1＞Ｗ2＝Ｗ3の関係を有している。
【００２３】
更に、ｐ型ＡｌwＧａ1-wＡｓエッチングストップ層６上には、リッジ部８及びｐ型ＧａＡｓキャップ層９の側面を挟持するようにして、厚さ０．２μｍ〜１．０μｍのｎ型ＡｌyＧａ1-yＡｓ（０．５≦ｙ≦０．８５）電流ブロック層１０、厚さ０．２μｍ〜１．０μｍのｎ型ＧａＡｓ保護層１１が順次形成されている。
【００２４】
更にまた、ｎ型ＧａＡｓ保護層１１及びｐ型ＧａＡｓキャップ層９上に厚さ1〜１０μｍのｐ型ＧａＡｓコンタクト層１２が形成されている。
ｐ型ＧａＡｓコンタクト層１２上には、ｐ型オーミック電極１３が形成され、積層方向と反対側のｎ型ＧａＡｓ基板２には、ｎ型オーミック電極１４が形成されている。
この半導体レーザ素子１は、ｐ型オーミック電極１３側からｎ型オーミック電極側に向かって、電流を注入することによって、ＡｌuＧａ1-uＡｓ活性層４からレーザ光を出射させるものである。
【００２５】
このように、ｐ型ＧａＡｓコンタクト層１２の上部の幅をＷ1、ｐ型ＧａＡｓコンタクト層１２の下部の幅をＷ2、リッジ部８の上部の幅をＷ3とするとき、Ｗ1＞Ｗ2＝Ｗ3の関係を満たす構成としているので、無効電流を生じることなく、ｎ型ＡｌyＧａ1-yＡｓ電流ブロック層１０で電流が狭窄されて、リッジ部８に有効に電流を流すことができるため、良好なレーザ特性を有する半導体レーザ素子を得ることができる。
【００２６】
次に、本発明に係る半導体レーザ素子の製造方法について図２乃至図９を用いて説明する。以下では、結晶成長は、ＭＯＣＶＤ法（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｏｎ法）によって行なうことにする。
（１回目積層工程）
図２に示すように、第１回目の結晶成長を行なって、ｎ型ＧａＡｓ基板２上にｎ型ＡｌtＧａ1-tＡｓ下部クラッド層３、ＡｌuＧａ1-uＡｓ活性層４、ｐ型ＡｌvＧａ1-vＡｓ上部クラッド層５、ｐ型ＡｌwＧａ1-wＡｓエッチングストップ層６、ｐ型ＡｌxＧａ1-xＡｓ上部第２クラッド層７、ｐ型ＧａＡｓキャップ層９を順次積層する。
【００２７】
（１回目フォトレジストパターン形成工程）
次に、図３に示すように、フォトリソグラフィ法を用いて、ｐ型ＧａＡｓキャップ層９上に[０１１]方向にストライプ状のフォトレジストパターン１５を形成する。
【００２８】
（上部第２クラッド層形成工程）
次に、図４に示すように、フォトレジストパターン１５で覆われていない領域のｐ型ＧａＡｓキャップ層９乃至ｐ型ＡｌxＧａ1-xＡｓ上部第２クラッド層７の途中までエッチングする。ここでは、このエッチング方法として、ＡｌＧａＡｓ、ＧａＡｓに対して異方性エッチングが可能でそれらの各層の側面がｎ型ＧａＡｓ基板２面に対して垂直なエッチングを行なうことができるＩＣＰ−ＲＩＥ（誘導結合プラズマ反応性イオンエッチング）を用いた。エッチング量の制御は、エッチングモニタを使用するか時間制御によって行うことができる。
【００２９】
（リッジ部形成工程）
次に、図５に示すように、更に、ｐ型ＡｌxＧａ1-xＡｓ上部第２クラッド層７をｐ型ＡｌwＧａ1-wＡｓエッチングストップ層６に達するまでエッチングを行なって、矩形状のリッジ部８を形成する。このとき用いるエッチング液は、ｐ型ＡｌwＧａ1-wＡｓエッチングストップ層６よりもｐ型ＡｌxＧａ1-xＡｓ上部第２クラッド層７に対してエッチングレートが速い酒石酸系エッチャントを用いる。また、エッチング時間を制御することで、ｐ型ＧａＡｓキャップ層９の上部の幅を下部の幅よりも広くすることができる。そして、ｐ型ＧａＡｓキャップ層９の側面の結晶方位は、（１１１）面である。
【００３０】
即ち、このエッチントは、ＧａＡｓ結晶方位に対するエッチング速度に異方性を持っているので、ｐ型ＧａＡｓキャップ層９の側面と底面とのなす角が９０°以上となる、いわゆる逆メサ形状となり、ｐ型ＧａＡｓキャップ層９の上部の幅をＷ1、ｐ型ＧａＡｓキャップ層９の下部の幅をＷ2、リッジ部８の上部の幅をＷ3とするとき、前記したＷ1＞Ｗ2＝Ｗ3の関係となる。
【００３１】
また、ｐ型ＡｌwＧａ1-wＡｓエッチングストップ層６は、ｐ型ＡｌxＧａ1-xＡｓ上部第２クラッド層７とのエッチング選択比を十分とることができ、かつＡｌuＧａ1-uＡｓ活性層４から出射されるレーザ光を透過することができるように組成が選択されている。
【００３２】
（２回積層工程）
次に、図６に示すように、フォトレジストパターン１５を除去した後、第２回目の結晶成長を行なって、ｎ型ＡｌyＧａ1-yＡｓ電流ブロック層１０、ｎ型ＧａＡｓ保護層１１を順次積層する。
【００３３】
（２回目フォトレジストパターン形成工程）
次に、図７に示すように、リッジ部８上に積層されたｎ型ＡｌyＧａ1-yＡｓ電流ブロック層１０及びｎ型ＧａＡｓ保護層１１上に中央部が開口したフォトレジストパターン１６を形成する。
【００３４】
（エッチング工程）
次に、図８に示すように、フォトレジストパターン１６に覆われた以外のｎ型ＡｌyＧａ1-yＡｓ電流ブロック層１０、ｎ型ＧａＡｓ保護層１１をｐ型ＧａＡｓキャップ層９が露出するまでエッチングする。
【００３５】
（コンタクト層形成工程）
次に、図９に示すように、フォトレジストパターン１６を除去した後、第３回目の結晶成長を行って、全面に亘ってｐ型ＧａＡｓコンタクト層１２を形成する。
この後、ｐ型ＧａＡｓコンタクト層１２上にｐ型オーミック電極１３、積層方向と反対側のｎ型ＧａＡｓ基板１４にｎ型オーミック電極を形成して図１に示す半導体レーザ素子１を得る。
【００３６】
以上にように、ｐ型ＧａＡｓキャップ層９の中央部に[０１１]方向にストライプ状のフォトレジストパターン１５を形成し、このフォトレジストパターン１５で覆われた以外のｐ型ＧａＡｓキャップ層９乃至ｐ型ＡｌxＧａ1-xＡｓ上部第２クラッド層７の途中まで誘導結合プラズマ反応性イオンエッチングを行なって、それらの側面をｎ型ＧａＡｓ基板２面に対して垂直にし、更に酒石酸系エッチャントを用いて、ｐ型ＡｌxＧａ1-xＡｓ上部第２クラッド層７をｐ型ＡｌwＧａ1-wＡｓエッチングストップ層６に達するまでエッチングを行なって、リッジ部８及び逆メサ形状のｐ型ＧａＡｓキャップ層９を形成した後、ｐ型ＡｌwＧａ1-wＡｓエッチングストップ層６上にリッジ部８及び逆メサ形状のｐ型ＧａＡｓキャップ層９を挟持するｎ型ＡｌyＧａ1-yＡｓ電流ブロック層１０、ｎ型ＧａＡｓ保護層１１を順次積層するので、従来例のようにｐ型ＧａＡｓキャップ層９による斜影効果などを生じないため、ボイドの発生のないｎ型ＡｌyＧａ1-yＡｓ電流ブロック層１０、ｎ型ＧａＡｓ保護層１１を得ることができる。この結果、良好なレーザ特性を有し、信頼性および温度特性の高い半導体レーザ素子１を得ることができる。
【００３７】
なお、ｎ型ＧａＡｓ基板２とｎ型ＡｌtＧａ1-tＡｓ下部クラッド層３との間にｎ型ＧａＡｓバッファ層やｎ型ＧａＡｓ保護層１１とｐ型ＧａＡｓコンタクト層１２との間に第２の保護層としてｐ型ＧａＡｓ層を設けても良い。誘導結合プラズマ反応性イオンエッチングの代わりにその他のドライエッチング法を用いて良い。
また、実施の形態では、ＡｌＧａＡｓ系半導体レーザ素子について説明したが、ＩｎＧａＡｌＰ系半導体レーザやこれと同様なリッジ部の形成を伴う半導体レーザ素子に適用できることは言うまでもない。
【図面の簡単な説明】
【００３８】
【図１】本発明に係る半導体レーザ素子の構成を示す断面図である。
【図２】半導体レーザ素子の（１回目積層工程）を示す断面図である。
【図３】半導体レーザ素子の（１回目フォトレジストパターン形成工程）を示す断面図である。
【図４】半導体レーザ素子の（上部第２クラッド層形成工程）を示す断面図である。
【図５】半導体レーザ素子の（リッジ部形成工程）を示す断面図である。
【図６】半導体レーザ素子の（２回積層工程）を示す断面図である。
【図７】半導体レーザ素子の（２回目フォトレジストパターン形成工程）を示す断面図である。
【図８】半導体レーザ素子の（エッチング工程）を示す断面図である。
【図９】半導体レーザ素子の（コンタクト層形成工程）を示す断面図である。
【図１０】従来の半導体レーザ素子の構成を示す断面図である。
【図１１】従来の半導体レーザ素子の１回目積層工程を示す断面図である。
【図１２】従来の半導体レーザ素子の１回目フォトレジストパターン形成工程を示す断面図である。
【図１３】従来の半導体レーザ素子の上部第２クラッド層形成工程を示す断面図である。
【図１４】従来の半導体レーザ素子のリッジ部形成工程を示す断面図である。
【図１５】従来の半導体レーザ素子の２回目積層工程を示す断面図である。
【図１６】従来の半導体レーザ素子の２回目フォトレジストパターン形成工程を示す断面図である。
【図１７】従来の半導体レーザ素子のエッチング工程を示す断面図である。
【図１８】従来の半導体レーザ素子のコンタクト層工程を示す断面図である。
【図１９】従来の半導体レーザ素子の問題点を説明する図である。
【符号の説明】
【００３９】
１…半導体レーザ、２…ｎ型ＧａＡｓ基板（第１導電型の半導体基板）、３…ｎ型ＡｌtＧａ1-tＡｓ下部クラッド層（第１導電型クラッド層）、４…ＡｌuＧａ1-uＡｓ活性層（活性層）、５…ｐ型ＡｌvＧａ1-vＡｓ上部第１クラッド層（第１の第２導電型クラッド層）、６…ｐ型ＡｌwＧａ1-wＡｓエッチングストップ層（第２導電型エッチングストップ層）、７…ｐ型ＡｌxＧａ1-xＡｓ上部第２クラッド層（第２の第２導電型クラッド層）、８…リッジ部、９…ｐ型ＧａＡｓキャップ層（第２導電型キャップ層）、１０…ｎ型ＡｌyＧａ1-yＡｓ電流ブロック層（第１導電型電流ブロック層）、１１…ｎ型ＧａＡｓ保護層、１２…ｐ型ＧａＡｓコンタクト層（第２導電型コンタクト層）、１３…ｐ型オーミック電極、１４…ｎ型オーミック電極、１５、１６…フォトレジストパターン
【図１】
2006128449.tif 000003
【図２】
2006128449.tif 000004
【図３】
2006128449.tif 000005
【図４】
2006128449.tif 000006
【図５】
2006128449.tif 000007
【図６】
2006128449.tif 000008
【図７】
2006128449.tif 000009
【図８】
2006128449.tif 000010
【図９】
2006128449.tif 000011
【図１０】
2006128449.tif 000012
【図１１】
2006128449.tif 000013
【図１２】
2006128449.tif 000014
【図１３】
2006128449.tif 000015
【図１４】
2006128449.tif 000016
【図１５】
2006128449.tif 000017
【図１６】
2006128449.tif 000018
【図１７】
2006128449.tif 000019
【図１８】
2006128449.tif 000020
【図１９】
2006128449.tif 000021