(57)【要約】【課題】  アクティブゲート駆動技術によるサージ電圧抑制を行ないながら、スイッチング素子損失の増大を抑制する電力変換器を提供する。【解決手段】  スナバ回路は、スイッチング素子９又はフライホイール１０がオンしている間にスナバ抵抗１４を経由して放電しスナバコンデンサ１３の電荷が０になる。この状態でスイッチング素子９がオフ動作を開始し、そのコレクタ電流が急速に減少すると、それまでスイッチング素子９に流れていた主電流がスナバダイオード１２及びスナバコンデンサ１３に転流する。そこでゲート抵抗３を十分小さくしておけば、スイッチング素子９のコレクタ電流は非常に急速に減少するので、スイッチング素子９のターンオフ損失は非常に小さくすることが可能になり、スナバ回路の作用によって電圧上昇率はある一定の値に抑えることができる。【選択図】      図１
2006230168.tif 000002
【特許請求の範囲】
【請求項１】
２つの主電極と、１つの制御電極を有するノンラッチング型スイッチング素子と、
前記スイッチング素子の電圧上昇率を抑えるためのスナバ回路と、
前記スイッチング素子の主電極間に印加される電圧を検出する電圧検出手段と、
前記電圧検出手段によって検出される電圧に応じて前記制御電極に印加される電圧あるいは前記制御電極に流れる電流を制御する制御手段とを備えた電力変換器。
【請求項２】
２つの主電極と、１つの制御電極を有するノンラッチング型スイッチング素子と、
前記スイッチング素子の電流上昇率を抑えるためのスナバ回路と、
前記スイッチング素子の主電極間に印加される電圧を検出する電圧検出手段と、
前記電圧検出手段によって検出される電圧に応じて前記制御電極に印加される電圧あるいは前記制御電極に流れる電流を制御する制御手段とを備えた電力変換器。
【請求項３】
２つの主電極と、１つの制御電極を有するノンラッチング型スイッチング素子と、
前記スイッチング素子の電圧上昇率を抑えるための第１のスナバ回路と、
前記スイッチング素子の電流上昇率を抑えるための第２のスナバ回路と、
前記スイッチング素子の主電極間に印加される電圧を検出する電圧検出手段と、
前記電圧検出手段によって検出される電圧に応じて前記制御電極に印加される電圧あるいは前記制御電極に流れる電流を制御する制御手段とを備えた電力変換器。
【請求項４】
前記スナバ回路に蓄積されたエネルギーをスナバ抵抗で消費することを特徴とする請求項１〜請求項３のいずれかに記載の電力変換器。
【請求項５】
前記スナバ回路に蓄積されたエネルギーを当該電力変換器の直流主回路に回生する回生手段を備えたことを特徴とする請求項１〜請求項３のいずれかに記載の電力変換器。
【請求項６】
前記スナバ回路に蓄積されたエネルギーを前記スイッチング素子に対するゲート駆動の電源として利用することを特徴とする請求項１〜請求項３のいずれかに記載の電力変換器。
【請求項７】
前記スイッチング素子の電圧上昇率を抑えるためのスナバ回路として、ダイオード及びコンデンサを直列接続した回路をスイッチング素子に並列に接続したことを特徴とする請求項１又は請求項３に記載の電力変換器。
【請求項８】
前記スイッチング素子の電流上昇率を抑えるためのスナバ回路として、インダクタンスを当該スイッチング素子に直列に接続したことを特徴とする請求項２又は請求項３に記載の電力変換器。
【請求項９】
前記スイッチング素子を２つ以上直列に接続して、１つのアームを構成したことを特徴とする請求項１〜請求項８のいずれかに記載の電力変換器。
【請求項１０】
前記直列に接続された２つ以上のスイッチング素子に接続されたスナバ回路に蓄積されたエネルギーを、当該スイッチング素子のスイッチングのたびに１つのコンデンサに集めたのちに、当該電力変換器の直流主回路に回生する回生手段を備えたことを特徴とする請求項９に記載の電力変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換器に関する。
【背景技術】
【０００２】
電力用スイッチング素子を応用した電力変換器は、スイッチング素子の大容量化・高速化に伴い、その応用範囲を着実に広げている。このような電力用スイッチング素子として、特に最近応用分野を伸ばしてきたのがＭＯＳゲート型のスイッチング素子であるＩＧＢＴやＭＯＳＦＥＴである。
【０００３】
ＩＧＢＴやＭＯＳＦＥＴは、オン・オフ状態を自己継続しないノンラッチング型のスイッチング素子であり、サイリスタ等のラッチング型のスイッチング素子に比べて、ゲート駆動による高い制御性が可能な点が大きな利点である。このノンラッチング型のスイッチング素子は、ターンオン・ターンオフのスイッチング過渡期においても、ゲート制御によってサージ電圧やサージ電流を抑制したり、スイッチング過渡期の電流や電圧の傾きを自在に制御したりすることが可能である。
【０００４】
こうしたノンラッチング型スイッチング素子の特徴を生かした応用例として、アクティブゲート駆動技術による多直列高圧変換器がある。多直列高圧変換器は、限られた耐圧の素子を多数個直列に接続することで、電力系統などの高電圧用途に用いることを可能にした高圧変換器である。しかし、多直列高圧変換器では直列に接続された多数個の素子間におけるわずかなスイッチングタイミングのずれによって大きな電圧分担のばらつきが生じるという問題点があった。これに対する対応策としてアクティブゲート駆動技術が提案されている。
【０００５】
このアクティブゲート駆動技術によるゲート駆動回路を図８に示す。図８において、１ａ、１ｂはゲート電源、２、５は電圧増幅器、３はゲート抵抗、４ａ、４ｂは分圧用の抵抗、６は制御電流源、７はコンデンサ、８はダイオード、９は電力用スイッチング素子、１０はフライホイールダイオードを表している。スイッチング素子９の制御入力端子であるゲート電極は、ゲート抵抗３を介して電圧増幅器２に接続されているとともに、制御電流源６の出力にも接続されている。制御電流源６の入力は電圧増幅器５の出力に接続されている。この電圧増幅器５の入力には、分圧用の抵抗４ａ及び４ｂによって分圧されたスイッチング素子９のコレクタ・エミッタ間電圧が印加されている。この回路では、通常動作の状態では、電圧増幅器２を介して印加されるゲート信号に従ってスイッチング素子９がオンオフ動作を行なうが、スイッチング素子９のターンオフ時にサージ電圧が発生した場合には、制御電流源６よりの出力電流が増大する。制御電流源６よりスイッチング素子９のゲート端子に流入する電流によってスイッチング素子９のゲート電圧が上昇し、これによってスイッチング素子９のコレクタ電流は増大し、結果として、スイッチング素子９のコレクタ電圧が下降する。この回路では、このような動作によってスイッチング素子９のサージ電圧を抑制する。
【０００６】
しかし、提案の技術は、スイッチング素子の主電圧Ｖｃｅをゲート駆動回路においてフィードバック制御することで、サージ電圧の発生を抑制する方式である。こうした方式の場合、スイッチング素子以外にはなんらの主回路素子も要しないという点では回路構成が簡素となる利点があるが、他方、スイッチング素子が損失のすべてを分担しなければならないために素子損失が増大するという別の課題が残されている。この課題を説明する。
【０００７】
スイッチング素子がスイッチングする際には、スイッチング損失が発生する。ターンオンの際にはターンオン損失が、ターンオフの際にはターンオフ損失がそれぞれ発生するが、この損失の値は、ターンオフの際には電圧上昇率に、ターンオンの際には電流上昇率にそれぞれ強く依存することが知られている。簡単には、スイッチング損失はそれぞれの上昇率と反比例する関係にある。
【０００８】
一方、スイッチング時の電圧上昇率・電流上昇率は、電力変換器が発生する電磁障害と密接に関係があり、それぞれの上昇率が大きくなるほど周辺の電気機器に障害を与えやすくなることが知られている。たとえば、電力変換器が電動機を駆動する電圧型インバータである場合、そのインバータの出力端におけるパルス電圧の電圧上昇率が大きくなるほど電動機端子電圧に印加されるサージ電圧が高くなり、電動機の絶縁劣化を早めることになることがよく知られている。
【０００９】
したがって、提案されているアクティブゲート駆動技術によるゲート駆動回路では、スイッチング素子以外になんらの主回路素子もない場合には、電磁障害を抑えるためにスイッチング時の電圧上昇率・電流上昇率を抑えようとすれば必然的にスイッチング素子の損失が増大せざるを得ず、この素子損失の増大が、電力変換器の出力容量の減少や変換器のコスト増大につながる課題があった。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、上述のような提案されているアクティブゲート駆動技術の課題に鑑みてなされたものであり、アクティブゲート駆動技術によるサージ電圧抑制を行ないながらも素子損失の増大を抑制することができる電力変換器を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、２つの主電極と、１つの制御電極を有するノンラッチング型スイッチング素子と、前記スイッチング素子の電圧上昇率を抑えるためのスナバ回路と、前記スイッチング素子の主電極間に印加される電圧を検出する電圧検出手段と、前記電圧検出手段によって検出される電圧に応じて前記制御電極に印加される電圧あるいは前記制御電極に流れる電流を制御する制御手段とを備えた電力変換器を要旨とする。
【００１２】
本発明はまた、２つの主電極と、１つの制御電極を有するノンラッチング型スイッチング素子と、前記スイッチング素子の電流上昇率を抑えるためのスナバ回路と、前記スイッチング素子の主電極間に印加される電圧を検出する電圧検出手段と、前記電圧検出手段によって検出される電圧に応じて前記制御電極に印加される電圧あるいは前記制御電極に流れる電流を制御する制御手段とを備えた電力変換器を要旨とする。
【００１３】
本発明はまた、２つの主電極と、１つの制御電極を有するノンラッチング型スイッチング素子と、前記スイッチング素子の電圧上昇率を抑えるための第１のスナバ回路と、前記スイッチング素子の電流上昇率を抑えるための第２のスナバ回路と、前記スイッチング素子の主電極間に印加される電圧を検出する電圧検出手段と、前記電圧検出手段によって検出される電圧に応じて前記制御電極に印加される電圧あるいは前記制御電極に流れる電流を制御する制御手段とを備えた電力変換器を要旨とする。
【発明の効果】
【００１４】
本発明によれば、アクティブゲート駆動技術を適用することでスイッチング素子に印加されるサージ電圧を抑制することができるとともに、スイッチング時の電圧上昇率・電流上昇率をスナバ回路によって抑制することで、アクティブゲート駆動技術の適用にもかかわらずスイッチング素子の損失増大を抑制することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図に基づいて詳説する。
【００１６】
（第１の実施の形態）図１は本発明の第１の実施の形態の電力変換器の回路図である。尚、図１において図８における構成要素と同一ないし均等のものは同一の符号を用いて示してある。本実施の形態では、スイッチング素子９はアクティブゲート回路１１によって駆動される。アクティブゲート回路１１の内部構成は図８と同様である。図１ではこれに加えて、スナバダイオード１２とスナバコンデンサ１３よりなるスナバ回路をスイッチング素子９に並列に接続するとともに、スナバ抵抗１４をスナバダイオード１２に並列に接続している。
【００１７】
上記構成の第１の実施の形態の電力変換器の動作を説明する。スナバダイオード１２及びスナバコンデンサ１３によって構成されるスナバ回路は、スイッチング素子９又はフライホイールダイオード１０がオンしている間にスナバ抵抗１４を経由して放電し、スナバコンデンサ１３の電荷が０になる。この状態で、スイッチング素子９がオフ動作を開始し、スイッチング素子９のコレクタ電流が急速に減少すると、それまでスイッチング素子９に流れていた主電流がスナバダイオード１２及びスナバコンデンサ１３に転流する。スナバ回路のインダクタンス成分が十分小さければ、主電流のスナバ回路への転流は速やかに行なわれ、スイッチング素子９のコレクタ・エミッタ間電圧はスナバコンデンサ１３の容量と主電流の値とによって決まる一定の電圧上昇率を持ってゆるやかに上昇を始める。スイッチング素子９のコレクタ電流の減少率は、アクティブゲート回路１１の内部のゲート抵抗３によって決まる。そこで、ゲート抵抗３を十分小さくしておけば、スイッチング素子９のコレクタ電流は非常に急速に減少するので、スイッチング素子９のターンオフ損失を非常に小さくすることが可能になる。しかもその場合でも、スナバ回路の作用によって電圧上昇率はある一定の値に抑えることができる。
【００１８】
本実施の形態によれば、アクティブゲート回路１１によるサージ電圧抑制機能を持たせながら、同時にスナバ回路によって電圧上昇率を抑え、これによってスイッチング素子９の損失の増大をも抑制させることができる。
【００１９】
（第２の実施の形態）図２は本発明の第２の実施の形態の電力変換器の回路図である。尚、図２において図１、図８における構成要素と同一ないし均等のものは同一の符号を用いて示している。第１の実施の形態では、スイッチング素子がターンオフする際の電圧上昇率をスナバ回路によって抑えることでターンオフ損失を減少させているが、本実施の形態ではターンオン時の電流上昇率をスナバ回路で抑えることを特徴とし、アノードリアクトル１５をスナバ回路素子としてスイッチング素子９に対して直列に接続している。
【００２０】
上記構成の第２の実施の形態の電力変換器の動作を説明する。ゲート抵抗３を十分小さい値に設定すれば、スイッチング素子９のコレクタ・エミッタ間電圧はターンオン時に急速に減少する。このとき、それまでスイッチング素子９に印加されていた電圧は、当該素子に直列に接続されているアノードリアクトル１５に印加される。この結果、主回路電流はアノードリアクトル１５のインダクタンス値と主回路電圧とによって決まる一定の値でゆっくりと上昇する。主回路電流が上昇する時にはすでにスイッチング素子９の電圧は十分低い電圧になっているので、ターンオン損失は非常に小さくできる。
【００２１】
本実施の形態によれば、アクティブゲート回路１１によるサージ電圧抑制機能を持たせながら、同時に、スナバ回路によって電流上昇率を抑え、これによってスイッチング素子９の損失の増大をも抑制させることができる。
【００２２】
（第３の実施の形態）第２の実施の形態では、アノードリアクトル１５に蓄積されるエネルギーは特に考慮していなかったが、電流上昇率を低い値に抑えるために、大きなインダクタンス値のアノードリアクトル１５を用いる場合には当該エネルギーはスイッチング素子９のターンオフ損失となる。本発明の第３の実施の形態では、大きなインダクタンス値のアノードリアクトル１５を用いる場合に、上記ターンオフ損失の対策を施したことを特徴とする。
【００２３】
図３は本発明の第３の実施の形態の電力変換器の回路図である。尚、図３において図１、図２、図８における構成要素と同一ないし均等のものは同一の符号を用いて示している。図３では、アノードリアクトル１５に対して、並列にスナバダイオード１２とスナバ抵抗１４を直列に接続したスナバ回路を接続するとともに、スナバコンデンサ１３をスナバ抵抗１４に並列に接続している。
【００２４】
上記構成の第３の実施の形態の電力変換器の動作を説明する。アノードリアクトル１５によってスイッチング素子９のターンオン損失が抑えられる作用は、第２の実施の形態と同様であるが、スイッチング素子９がターンオフする際の作用が第２の実施の形態と異なっている。スイッチング素子９がターンオフすると、それまでアノードリアクトル１５に流れていた電流は、スナバダイオード１２を通ってスナバ抵抗１４及びスナバコンデンサ１３に流入する。スナバダイオード１２が導通している間は、スナバコンデンサ１３の両端の電圧がアノードリアクトル１５に逆向きに印加されるためにアノードリアクトル１５の電流は減少し、やがてアノードリアクトル１５の電流が０になると、スナバダイオード１２がターンオフし、スナバコンデンサ１３に移し変えられたエネルギーはスナバ抵抗１４によって消費される。尚、本実施の形態ではスナバコンデンサ１３を用いているがこれは必ずしも必須ではなく、スナバ抵抗１４のみを用いても目的を達せられる場合も多い。
【００２５】
本実施の形態によれば、アクティブゲート回路１１によるサージ電圧抑制機能を持たせながら、同時に、スナバ回路によって電流上昇率を抑えることでスイッチング素子９のターンオン損失の増大をも抑制させることができ、なおかつスナバ回路に蓄積されるエネルギーによってスイッチング素子９のターンオフ損失が増大することもない。
【００２６】
（第４の実施の形態）第１の実施の形態〜第３の実施の形態では、ターンオン側又はターンオフ側の一方のみの損失を低減しているが、この両方を同時に行なうことも可能である。本発明の第４の実施の形態の電力変換器は、スイッチング素子のターンオン側、ターンオフ側の両方の損失を低減することを特徴とする。図４は本発明の第４の実施の形態の電力変換器の回路図である。尚、図４において図１〜図３、図８における構成要素と同一ないし均等のものは同一の符号を用いて示している。図４では、スイッチング素子９に対して並列にスナバダイオード１２、スナバコンデンサ１３、スナバ抵抗１４よりなるスナバ回路を接続するとともに、スイッチング素子９に対して直列にアノードリアクトル１５を接続している。
【００２７】
上記構成の第４の実施の形態の電力変換器の動作を説明する。アノードリアクトル１５によってスイッチング素子９のターンオン損失が抑えられる作用、及びスナバダイオード１２とスナバコンデンサ１３とによってスイッチング素子９のターンオフ時の損失が抑えられる作用は、これまでの実施の形態とほぼ同様である。ただし、アノードリアクトル１５に蓄積されたエネルギーの処理は異なっており、本実施の形態の場合、スイッチング素子９がターンオフした際に、スナバコンデンサ１３が転流した主電流によって充電され、過充電状態となってアノードリアクトル１５に対して下がプラスで上がマイナスの電圧が印加されるときにアノードリアクトル１５のエネルギーがスナバコンデンサ１３に移し変えられることによって行なわれる。
【００２８】
本実施の形態によれば、アクティブゲート回路１１によるサージ電圧抑制機能を持たせながら、同時に、スナバ回路によって電圧上昇率と電流上昇率を同時に抑えることでスイッチング素子９のターンオン損失及びターンオフ損失の増大をも抑制させることができる。
【００２９】
（第５の実施の形態）第１の実施の形態〜第４の実施の形態では、スナバ回路に蓄積されるエネルギーはスイッチング素子９のスイッチングと同期してスナバ抵抗１４で消費させている。ほとんどの場合はこれで十分だが、電力変換器の効率向上と冷却の簡素化のためにはスナバエネルギーをスナバ抵抗１４で消費させずに、電力変換器の電源に回生することが望ましい。本発明の第５の実施の形態の電力変換器は、スナバエネルギーを抵抗で消費させずに、電力変換器の電源に回生することを特徴とする。
【００３０】
図５は本発明の第５の実施の形態の電力変換器の回路図である。尚、図５において図１〜図４、図８における構成要素と同一ないし均等のものは同一の符号を用いて示している。図５において、スナバコンデンサ１３とスナバダイオード１２との接続点に回生ダイオード１６を接続し、回生ダイオード１６の他端と電力変換器の直流主電源１９の一方の端子との間に回生コンデンサ１７を接続し、回生コンデンサ１７と並列に回生コンバータ１８の入力端子を接続し、回生コンバータ１８の出力端子を電力変換器の直流主電源１９の両端に接続している。
【００３１】
上記構成の第５の実施の形態の電力変換器の動作を説明する。スイッチング素子９がターンオンしたタイミングでスナバコンデンサ１３に蓄えられていた電荷は、回生ダイオード１６を経由して回生コンデンサ１７を充電する向きに流出する。これによって、スナバコンデンサ１３に蓄えられていたエネルギーは回生コンデンサ１７に移しかえられる。回生コンデンサ１７の両端に接続されている回生コンバータ１８は、回生コンデンサ１７の電圧がほぼ０になるまでエネルギーを直流主電源１９に回生する。なお、回生コンデンサ１７の静電容量をスナバコンデンサ１３に比して十分大きくしておけば、回生コンデンサ１７の電圧はスイッチング素子９に印加される主電圧に比べて常に十分小さい電圧に維持される。そのため、スイッチング素子９がターンオンした際には、スナバコンデンサ１３の電圧は回生コンデンサ１７の電圧とほぼ同じ、十分小さい電圧まで放電することになる。
【００３２】
本実施の形態によれば、アクティブゲート回路１１によるサージ電圧抑制機能を持たせながら、同時にスナバ回路によって電圧上昇率を抑えることでスイッチング素子９のターンオフ損失の増大をも抑制させるとともに、スナバエネルギーを直流主電源１９に回生して装置効率の向上を図ることができる。
【００３３】
（第６の実施の形態）第５の実施の形態では、スナバエネルギーを回生コンバータ１８によって直流主電源１９に回生しているが、スナバエネルギーをゲート回路１１の電源として利用することも可能である。本発明の第６の実施の形態は、スナバエネルギーをアクティブゲート回路の電源として利用することを特徴とする。
【００３４】
図６は本発明の第６の実施の形態の電力変換器の回路図である。尚、図６において図１〜図５、図８における構成要素と同一ないし均等のものは同一の符号を用いて示している。図６では回生コンバータ１８の出力をアクティブゲート回路１１の電源端子に接続し、回生コンバータ１８よりアクティブゲート回路１１の消費する電力を供給するようにしている。
【００３５】
本実施の形態は、特に多数個のスイッチング素子９を直列接続する応用に適している。その理由は次の通りである。アクティブゲート回路１１は各々の駆動対象であるスイッチング素子９と同電位におかれるが、多数個のスイッチング素子９を直列接続する場合には、各々のスイッチング素子９の電位はそれぞれ異なっているために、各アクティブゲート回路１１の電源は各々絶縁された形で供給されなければならず、そのために従来から多数個の絶縁変圧器を経由してアクティブゲート回路１１に電源を供給することが行なわれている。これに対して本実施の形態では、各々のアクティブゲート回路１１にスナバエネルギーより電源を供給する回生コンバータ１８を設けているので、低電位部より大きな絶縁耐圧を有する大型の絶縁変圧器を用いず、スイッチング素子１個分の耐圧を持つ小さな回生コンバータ１８のみでアクティブゲート回路１１に電源を供給することが可能であり、回路構成の簡素化、小型化が図れる。
【００３６】
本実施の形態によれば、アクティブゲート回路１１によるサージ電圧抑制機能を持たせながら、同時にスナバ回路によってスイッチング素子９のスイッチング損失の増大をも抑制させるとともに、スナバエネルギーをアクティブゲート回路１１の電源として利用することで、従来必要だった絶縁変圧器を省略することが可能になる。
【００３７】
（第７の実施の形態）第１の実施の形態〜第６の実施の形態では、スイッチング素子９が１つのアームを構成する形態としていたが、アクティブゲート駆動によってスイッチング素子９のコレクタ・エミッタ間電圧を抑制できるため、スイッチング素子９を複数個直列に接続して、１つのアームを構成することも容易に行なえる。本発明の第７の実施の形態は、スイッチング素子９を複数個直列に接続して、１つのアームを構成したことを特徴とする。
【００３８】
図７は本発明の第７の実施の形態の電力変換器の回路図である。尚、図７において図１〜図６、図８における構成要素と同一ないし均等のものは同一の符号を用いて示している。図７において、直列に接続されたスイッチング素子９にはそれぞれスナバダイオード１２及びスナバコンデンサ１３を接続している。回生ダイオード１６もまた直列に接続し、最上段の回生ダイオード１６のカソード端子に回生コンデンサ１７を接続している。
【００３９】
上記構成の第７の実施の形態の電力変換器の動作を説明する。直列に接続されたスイッチング素子９の各々がすべてターンオンすると、各々の素子のコレクタ・エミッタ間電圧はほぼ０となるので、このとき各スナバコンデンサ１３の正側電極の電位はすべてほぼ等しく、最上段のスイッチング素子９のコレクタ電位に対して、各スイッチング素子１素子分の電圧だけ高い電位となる。そのため、直列に接続された回生ダイオード１６はすべて導通し、アノードリアクトル１５及び回生コンデンサ１７に、すべてのスナバコンデンサ１３の電圧が印加されることになる。これにより、各スナバコンデンサ１３の電荷はアノードリアクトル１５と各スイッチング素子９を経由して回生コンデンサ１７に流れ込み、最終的にはすべてが回生コンデンサ１７に移しかえられる。回生コンデンサ１７の両端には回生コンバータ１８の入力端子が接続してあって、回生コンデンサ１７に蓄えられたエネルギーをこの回生コンバータ１８によって直流主電源１９に回生する。こうした構成を取ることにより、各スイッチング素子９ごとに回生コンバータ１８をおく必要がなく、回生回路を簡素に構成することができる。
【００４０】
本実施の形態によれば、アクティブゲート回路１１によるサージ電圧抑制機能を持たせながら、スナバ回路によってスイッチング素子９のスイッチング損失の増大をも抑制させるとともに、直列接続された各スイッチング素子９のスナバ回路のエネルギーを簡素な回生回路によって直流主電源１９に回生することが可能になる。
【図面の簡単な説明】
【００４１】
【図１】本発明の第１の実施の形態の電力変換器の回路図。
【図２】本発明の第２の実施の形態の電力変換器の回路図。
【図３】本発明の第３の実施の形態の電力変換器の回路図。
【図４】本発明の第４の実施の形態の電力変換器の回路図。
【図５】本発明の第５の実施の形態の電力変換器の回路図。
【図６】本発明の第６の実施の形態の電力変換器の回路図。
【図７】本発明の第７の実施の形態の電力変換器の回路図。
【図８】提案されている電力変換器の回路図。
【符号の説明】
【００４２】
１ａ、１ｂ  ゲート電源
２、５  電圧増幅器
３  ゲート抵抗
４ａ、４ｂ  分圧用の抵抗
６  制御電流源
７  コンデンサ
８  ダイオード
９  電力用スイッチング素子
１０  フライホイールダイオード
１１  アクティブゲート回路
１２  スナバダイオード
１３  スナバコンデンサ
１４  スナバ抵抗
１５  アノードリアクトル
１６  回生ダイオード
１７  回生コンデンサ
１８  回生コンバータ
１９  直流主電源
【図１】
2006230168.tif 000003
【図２】
2006230168.tif 000004
【図３】
2006230168.tif 000005
【図４】
2006230168.tif 000006
【図５】
2006230168.tif 000007
【図６】
2006230168.tif 000008
【図７】
2006230168.tif 000009
【図８】
2006230168.tif 000010