(57)【要約】【課題】  半導体素子上に、金属酸化物を含む薄膜が形成されてなる半導体デバイスを形成する際に、半導体素子に熱損傷を与えない程度の低温にて形成可能な半導体デバイスを提供する。【解決手段】  半導体デバイスは、半導体素子上に、金属酸化物を含む薄膜(106)が形成されてなる半導体デバイスであって、薄膜(106)は、金属酸化物よりなる複数の結晶粒子(106a)の集合体であり、複数の結晶粒子(106a)の各々は、表面の一部において、隣接する結晶粒子と結合している。【選択図】  図１
2006128596.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子上に、金属酸化物を含む薄膜が形成されてなる半導体デバイスであって、
前記薄膜は、金属酸化物よりなる複数の結晶粒子の集合体であり、
前記複数の結晶粒子の各々は、表面の一部において、隣接する結晶粒子と結合していることを特徴とする半導体デバイス。
【請求項２】
半導体素子上に、金属酸化物を含む薄膜が形成されてなる半導体デバイスであって、
前記薄膜は、金属酸化物よりなる複数の結晶粒子が媒質材料中に分散されてなることを特徴とする半導体デバイス。
【請求項３】
半導体素子上に、金属酸化物を含む薄膜が形成されてなる半導体デバイスであって、
前記薄膜は、金属酸化物よりなる複数の結晶粒子が接着材料によって接着されてなることを特徴とする半導体デバイス。
【請求項４】
前記媒質材料又は前記接着材料は、非晶質材料であることを特徴とする請求項２又は３に記載の半導体デバイス。
【請求項５】
前記媒質材料又は前記接着材料は、有機物よりなることを特徴とする請求項２又は３に記載の半導体デバイス。
【請求項６】
前記媒質材料又は前記接着材料は、酸化シリコンの比誘電率よりも大きい比誘電率を有していることを特徴とする請求項２又は３に記載の半導体デバイス。
【請求項７】
前記結晶粒子の平均粒径は、前記半導体素子の最小線幅よりも小さいことを特徴とする請求項１〜３のうちのいずれか１項に記載の半導体デバイス。
【請求項８】
前記薄膜は、強誘電体薄膜又は高誘電体薄膜よりなることを特徴とする請求項１〜３のうちのいずれか１項に記載の半導体デバイス。
【請求項９】
基板上に、金属酸化物よりなる複数の結晶粒子を堆積する工程と、
前記基板に対して加熱処理を行なって、前記複数の結晶粒子同士が結合されてなる薄膜を前記基板上に形成する工程とを備えることを特徴とする半導体デバイスの製造方法。
【請求項１０】
媒質材料を含む原料溶液中に、金属酸化物よりなる複数の結晶粒子を分散させる工程と、
基板上に、前記複数の結晶粒子が分散された前記原料溶液を塗布する工程と、
前記基板に対して加熱処理を行なって、前記媒質材料中に前記複数の結晶粒子が分散されてなる薄膜を前記基板上に形成する工程とを備えることを特徴とする半導体デバイスの製造方法。
【請求項１１】
気相蒸着法に用いる原料ガス又は原料ガス搬送用ガス中に、金属酸化物よりなる結晶粒子を分散させる工程と、
前記複数の結晶粒子が分散された前記原料ガス又は前記原料ガス搬送用ガスを用いて、前記気相蒸着法により、前記複数の結晶粒子が媒質材料中に分散されてなる薄膜を前記基板上に形成する工程を備えることを特徴とする半導体デバイスの製造方法。
【請求項１２】
接着材料を含む原料溶液中に、金属酸化物よりなる複数の結晶粒子を分散させる工程と、
基板上に、前記複数の結晶粒子が分散された前記原料溶液を塗布する工程と、
前記基板に対して熱処理を行なって、前記複数の結晶粒子同士が前記接着材料によって接着されてなる薄膜を前記基板上に形成する工程とを備えることを特徴とする半導体デバイスの製造方法。
【請求項１３】
金属酸化物よりなる複数の結晶粒子と媒質材料よりなる粒子とが溶媒中に混合されてなる混合溶液を作製する工程と、
基板上に、前記混合溶液を塗布する工程と、
前記基板に対して熱処理を行なって、前記媒質材料よりなる粒子を軟化させることにより、前記媒質材料中に前記複数の結晶粒子が分散されてなる薄膜を前記基板上に形成する工程とを備えることを特徴とする半導体デバイスの製造方法。
【請求項１４】
金属酸化物よりなる複数の結晶粒子と接着材料よりなる粒子とが溶媒中に混合されてなる混合溶液を作製する工程と、
基板上に、前記混合溶液を塗布する工程と、
前記基板に対して熱処理を行なって、前記接着材料よりなる粒子を軟化させることにより、前記複数の結晶粒子同士が前記接着材料によって接着されてなる薄膜を前記基板上に形成する工程とを備えることを特徴とする半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に、金属酸化物を含む薄膜が形成されてなる半導体デバイス及びその製造方法に関するものである。
【背景技術】
【０００２】
従来、半導体基板上に、高誘電体又は強誘電体である金属酸化物よりなる容量絶縁膜を備えた容量素子を他の回路素子と集積した半導体デバイスを形成する場合、容量絶縁膜は、一定の組成を有する金属酸化物薄膜として形成されることが一般的であった。
【０００３】
図１１は、高誘電体又は強誘電体である金属酸化物よりなる容量絶縁膜を備えた容量素子をメモリセルトランジスタと集積した半導体デバイスの要部断面図を示している。なお、図示していないが、半導体基板５０１上には、他の回路素子なども形成されている。
【０００４】
図１１に示すように、半導体基板５０１の表層部には、不純物拡散領域５０２ａが形成されている。また、半導体基板５０１の上には、ゲート絶縁膜５０２ｂ及びゲート電極５０２ｃが順に形成されており、ゲート絶縁膜５０２ｂ及びゲート電極５０２ｃの側面にはサイドウォール５０２ｄが形成されている。このように、不純物拡散領域５０２ａ、ゲート絶縁膜５０２ｂ、ゲート電極５０２ｃ及びサイドウォール５０２ｄよりなるメモリセルトランジスタ５０２が形成されている。また、半導体基板５０１の上には、メモリセルトランジスタ５０２を覆うように絶縁膜５０３が形成されており、該絶縁膜５０３中には、下端が不純物拡散領域５０２ａと接続するコンタクトプラグ５０４が形成されている。また、絶縁膜５０３の上には、コンタクトプラグ５０４と電気的に接続する下部電極５０５が形成されており、該下部電極５０５の上には、高誘電体又は強誘電体である金属酸化物よりなる容量絶縁膜５０６及び上部電極５０７が順に形成されている。このように、下部電極５０５、容量絶縁膜５０６及び上部電極５０７から構成される容量素子５０８が形成されている。
【０００５】
ここで、図１１に示した容量絶縁膜５０６である金属酸化物薄膜を形成する方法としては、容量素子５０８を構成する下部電極５０５上に、金属有機物を塗布するスピンオン法、気相蒸着法（以下、ＣＶＤ法と記す）、又はスパッタ法などが用いられてきた。
【０００６】
これらの方法のうち、スピンオン法によると、塗布された金属有機物を酸化物化するために、高温にて酸素雰囲気中での熱処理（以下、結晶化アニールと記す）を行なう必要がある。また、ＣＶＤ法又はスパッタ法においても、成膜された薄膜は、多くの場合、アモルファス状態の金属酸化物薄膜であるので、高い誘電率又は強誘電性を実現するためには、スピンオン法と同様に、高温にて酸素雰囲気中での熱処理を行なうことが一般的に必要である。例えば、特許文献１では、従来の方式によるスピンオン法が提案されており、特許文献２では、従来の方式によるＣＶＤ法が提案されている。
【０００７】
図１２は、下部電極上に、スピンオン法によって形成される金属酸化物薄膜よりなる容量絶縁膜５０６を有する容量素子５０８の一般的な製造方法を説明するためのフローチャート図を示している。
【０００８】
まず、図１２に示す工程Ｓ６０１において、半導体基板５０１上に、下部電極５０５を形成する（下部電極形成工程）。
【０００９】
次に、図１２に示す工程Ｓ６０２において、下部電極５０５上に、金属酸化物薄膜を形成するための原料溶液を塗布する（スピンオン工程）。
【００１０】
次に、図１２に示す工程Ｓ６０３において、下部電極５０５上に塗布された原料溶液中の溶媒をベーク温度２００〜３００℃で蒸発させる（ソフトベーク工程）。これにより、金属酸化物薄膜となる前駆体薄膜が形成される。
【００１１】
次に、図１２に示す工程Ｓ６０４において、前駆体薄膜を結晶化することにより、金属酸化物薄膜よりなる容量絶縁膜５０６を形成する（結晶化アニール工程）。この際のアニール温度は７００〜８００℃であって、半導体の集積プロセスとしては比較的高い温度である。
【００１２】
次に、図１２に示す工程Ｓ６０５において、金属酸化物薄膜よりなる容量絶縁膜５０６の上に、上部電極５０７を形成する（上部電極形成工程）。
【００１３】
次に、図１２に示す工程Ｓ６０６において、パターニング及びエッチングなどを行なうことによって、金属酸化物薄膜よりなる容量絶縁膜５０６を有する容量素子５０８の形状を加工する（容量素子加工工程）。
【００１４】
次に、図１２に示す工程Ｓ６０７において、工程Ｓ６０６によってダメージを受けた金属酸化物薄膜の結晶性を回復させる。
【００１５】
以上のようにして、スピンオン法を用いることにより、半導体基板５０１上に容量素子５０８が形成される。
【００１６】
また、図１３は、下部電極上に、ＣＶＤ法によって形成される金属酸化物薄膜よりなる容量絶縁膜５０６を有する容量素子５０８の一般的な製造方法を説明するためのフローチャート図を示している。
【００１７】
まず、図１３に示す工程Ｓ７０１において、半導体基板５０１上に、下部電極５０５を形成する（下部電極形成工程）。
【００１８】
次に、図１３に示す工程Ｓ７０２において、ＣＶＤ法により、下部電極５０５上に、金属酸化物薄膜を形成する（ＣＶＤ工程）。
【００１９】
次に、形成された金属酸化物薄膜は、通常、アモルファス状態であるので、図１３に示す工程Ｓ７０３において、該金属酸化物薄膜を結晶化して、金属酸化物薄膜よりなる容量絶縁膜５０６を形成する（結晶化アニール工程）。この際のアニール温度は６００〜８００℃であって、半導体の集積プロセスとしては比較的高い温度である。
【００２０】
次に、図１３に示す工程Ｓ７０４において、金属酸化物薄膜よりなる容量絶縁膜５０６の上に、上部電極５０７を形成する（上部電極形成工程）。
【００２１】
次に、図１３に示す工程Ｓ７０５において、パターニング及びエッチングなどを行なうことによって、金属酸化物薄膜よりなる容量絶縁膜５０６を有する容量素子５０８の形状を加工する（容量素子加工工程）。
【００２２】
次に、図１３に示す工程Ｓ７０６において、工程Ｓ７０５によってダメージを受けた金属酸化物薄膜の結晶性を回復させる。
【００２３】
以上のようにして、ＣＶＤ法を用いることにより、半導体基板５０１上に容量素子５０８が形成される。
【００２４】
一方、特許文献３では、金属酸化物の微粒子が他の金属酸化物中に分散されてなる前駆体を熱処理することにより、前駆体全体を結晶化させて金属酸化物薄膜を形成する方法が提案されている。
【００２５】
なお、前述した金属酸化物の作製方法は薄膜を製造するものであるが、この他の酸化物の製造方法としては、特許文献４のように、レーザーアブレーション法を用いて酸化物微粒子を製造する方法も提案されている。
【特許文献１】特開平９−６９６１４号公報
【特許文献２】特開２００３−１７４０２８号公報
【特許文献３】特開２００１−５３０７１号公報
【特許文献４】特開２００３−１３７５５３号公報
【発明の開示】
【発明が解決しようとする課題】
【００２６】
しかしながら、特許文献１又は特許文献２に記載された従来の金属酸化物薄膜の形成方法では、電気的特性に優れると共に結晶性の良い高誘電体又は強誘電体である金属酸化物薄膜を得るために、前述した結晶化アニール工程（工程Ｓ６０４又は工程Ｓ７０３）において、通常は６００℃以上でのアニールを行なう必要がある。このため、結晶化アニール工程（工程Ｓ６０４又は工程Ｓ７０３）において、半導体基板５０１上に形成されたメモリセルトランジスタ５０３又は他の回路素子などに対して熱損傷を与える恐れがある。
【００２７】
なかでも、強誘電体メモリ（以下、ＦｅＲＡＭ（Ferroelectric random access memory）と記す）に使用される代表的な強誘電体材料であるＳｒＢｉ2Ｔａ2Ｏ3 （以下、ＳＢＴと記す）よりなる金属酸化物薄膜を得る場合には、結晶化アニール工程（工程Ｓ６０４又は工程Ｓ７０３）において、通常は６５０℃以上のアニールを行なう必要がある。このように、高温度のアニールが要求される点が、ＦｅＲＡＭを作製する上で、プロセス上の制約となっている。
【００２８】
また、特許文献３に記載された従来の金属酸化物薄膜の形成方法では、金属酸化物の微粒子を他の金属酸化物中へ分散させた前駆体全体を加熱処理によって結晶化するので、特許文献１又は特許文献２に記載された製造方法と同様に、熱処理温度が高いという問題がある。
【００２９】
以上のように、結晶化アニールにおける熱処理温度に基づく熱損傷は、高誘電体又は強誘電体である金属酸化物よりなる容量絶縁膜を備えた容量素子と他の回路素子とを集積化する上において、大きな問題である。とりわけ、０．１３μｍルール以下の超高集積化プロセスにおいては、特に大きな問題である。
【００３０】
前記に鑑み、本発明の目的は、半導体素子上に、金属酸化物を含む薄膜が形成されてなる半導体デバイスを形成する際に、半導体素子に熱損傷を与えない程度の低温にて形成可能な半導体デバイス及びその製造方法を提供することである。
【課題を解決するための手段】
【００３１】
前記の目的を達成するために、本発明に係る第１の半導体デバイスは、半導体素子上に、金属酸化物を含む薄膜が形成されてなる半導体デバイスであって、薄膜は、金属酸化物よりなる複数の結晶粒子の集合体であり、複数の結晶粒子の各々は、表面の一部において、隣接する結晶粒子と結合していることを特徴とする。
【００３２】
本発明に係る第１の半導体デバイスによると、薄膜が、金属酸化物よりなる複数の結晶粒子の集合体よりなるので、該薄膜に対して結晶化アニールを行なう必要性は必ずしもなく、結晶化アニールを行なう場合であっても、低温での結晶化アニールで十分となる。したがって、例えばメモリセルトランジスタなどの他の回路素子に熱損傷を与えない程度の低温にて、該回路素子上に、金属酸化物を含む薄膜が形成されてなる半導体デバイスを形成することが可能となる。これにより、従来に比べて、半導体素子に対して与えられる熱損傷を大幅に低減することができる。
【００３３】
本発明に係る第２の半導体デバイスは、半導体素子上に、金属酸化物を含む薄膜が形成されてなる半導体デバイスであって、薄膜は、金属酸化物よりなる複数の結晶粒子が媒質材料中に分散されてなることを特徴とする。
【００３４】
本発明に係る第２の半導体デバイスによると、薄膜が、金属酸化物よりなる複数の結晶粒子が媒質材料中に分散されてなる、結晶粒子と媒質材料との複合体よりなるので、媒質材料が結晶化されている必要性は必ずしもない。このため、金属酸化物よりなる複数の結晶粒子が媒質材料中に分散されてなる薄膜に対して、結晶化アニールを行なう必要性は必ずしもなく、結晶化アニールを行なう場合であっても、低温での結晶化アニールで十分となる。したがって、金属酸化物よりなる複数の結晶粒子を予め用意することにより、例えばメモリセルトランジスタなどの他の回路素子に熱損傷を与えない程度の低温にて、該回路素子上に、金属酸化物を含む薄膜が形成されてなる半導体デバイスを形成することが可能となる。これにより、従来に比べて、半導体素子に対して与えられる熱損傷を大幅に低減することができる。
【００３５】
本発明に係る第３の半導体デバイスは、半導体素子上に、金属酸化物を含む薄膜が形成されてなる半導体デバイスであって、薄膜は、金属酸化物よりなる複数の結晶粒子が接着材料によって接着されてなることを特徴とする。
【００３６】
本発明に係る第３の半導体デバイスによると、薄膜が、金属酸化物よりなる複数の結晶粒子同士が接着材料によって接着されてなるので、接着材料が結晶化されている必要性は必ずしもない。このため、金属酸化物よりなる複数の結晶粒子が接着材料によって接着されてなる薄膜に対して、結晶化アニールを行なう必要性は必ずしもなく、結晶化アニールを行なう場合であっても、低温での結晶化アニールで十分となる。したがって、金属酸化物よりなる複数の結晶粒子を予め用意することにより、例えばメモリセルトランジスタなどの他の回路素子に熱損傷を与えない程度の低温にて、該回路素子上に、金属酸化物を含む薄膜が形成されてなる半導体デバイスを形成することが可能となる。これにより、従来に比べて、半導体素子に対して与えられる熱損傷を大幅に低減することができる。また、接着材料の量は、金属酸化物よりなる複数の結晶粒子同士を接着させる程度の量で十分であるため、金属酸化物を含む薄膜中に含まれる接着材料の占める割合を極めて小さくすることができる。このため、金属酸化物を含む薄膜は、例えば結晶粒子を構成する金属酸化物の単体からなる高誘電体薄膜又は強誘電体薄膜の高誘電性又は強誘電性等の物性に極めて近い物性を実現することができる。
【００３７】
本発明に係る第２又は第３の半導体デバイスにおいて、媒質材料又は接着材料は、非晶質材料であることが好ましい。
【００３８】
このようにすると、非晶質材料は比較的低い温度にて形成できるので、比較的低い温度にて形成可能な、金属酸化物を含む薄膜を実現することができる。
【００３９】
本発明に係る第２又は第３の半導体デバイスにおいて、媒質材料又は接着材料は、有機物よりなることが好ましい。
【００４０】
このようにすると、有機物よりなる媒質材料に対して酸化物化のための加熱処理を行なう必要がないので、より低い温度にて形成可能な、金属酸化物を含む薄膜を実現することができる。
【００４１】
本発明に係る第２又は第３の半導体デバイスにおいて、媒質材料又は接着材料は、酸化シリコンの比誘電率よりも大きい比誘電率を有していることが好ましい。
【００４２】
このようにすると、高い比誘電率を有する金属酸化物を含む薄膜を実現することができる。
【００４３】
本発明に係る第１〜第３の半導体デバイスにおいて、結晶粒子の平均粒径は、半導体素子の最小線幅よりも小さいことが好ましい。
【００４４】
このようにすると、金属酸化物よりなる結晶粒子が飛散して集積回路素子上に付着する場合であっても、回路ショートを起こす可能性を大幅に低減することができる。
【００４５】
本発明に係る第１〜第３の半導体デバイスにおいて、薄膜は、強誘電体薄膜又は高誘電体薄膜よりなることが好ましい。
【００４６】
この場合、金属酸化物を含む薄膜は、複数の結晶粒子を有しているので、高温の結晶化アニールを行なうことなく、必要な高誘電性又は強誘電性を発現する。
【００４７】
本発明に係る第１の半導体デバイスの製造方法は、基板上に、金属酸化物よりなる複数の結晶粒子を堆積する工程と、基板に対して加熱処理を行なって、複数の結晶粒子同士が結合されてなる薄膜を基板上に形成する工程とを備えることを特徴とする。
【００４８】
本発明に係る第１の半導体デバイスの製造方法によると、複数の結晶粒子同士が結合されてなる薄膜を基板上に形成することにより、熱処理温度の低減が可能になる。したがって、例えばメモリセルトランジスタなどの他の回路素子に熱損傷を与えない程度の低温にて、該回路素子上に、金属酸化物を含む薄膜が形成されてなる半導体デバイスを形成することが可能となる。これにより、従来に比べて、半導体素子に対して与えられる熱損傷を大幅に低減することができる。
【００４９】
本発明に係る第２の半導体デバイスの製造方法は、媒質材料を含む原料溶液中に、金属酸化物よりなる複数の結晶粒子を分散させる工程と、基板上に、複数の結晶粒子が分散された原料溶液を塗布する工程と、基板に対して加熱処理を行なって、媒質材料中に複数の結晶粒子が分散されてなる薄膜を基板上に形成する工程とを備えることを特徴とする。
【００５０】
本発明に係る第２の半導体デバイスの製造方法によると、媒質材料中に複数の結晶粒子が分散されてなる薄膜を基板上に形成することにより、熱処理温度の低減が可能になる。したがって、例えばメモリセルトランジスタなどの他の回路素子に熱損傷を与えない程度の低温にて、該回路素子上に、金属酸化物を含む薄膜が形成されてなる半導体デバイスを形成することが可能となる。これにより、従来に比べて、半導体素子に対して与えられる熱損傷を大幅に低減することができる。また、この場合、通常のスピンオン法を用いれば、媒質材料中に結晶粒子が分散されてなる薄膜を容易に形成することが可能となる。
【００５１】
本発明に係る第３の半導体デバイスの製造方法は、気相蒸着法に用いる原料ガス又は原料ガス搬送用ガス中に、金属酸化物よりなる結晶粒子を分散させる工程と、複数の結晶粒子が分散された原料ガス又は原料ガス搬送用ガスを用いて、気相蒸着法により、複数の結晶粒子が媒質材料中に分散されてなる薄膜を前記基板上に形成する工程を備えることを特徴とする。
【００５２】
本発明に係る第３の半導体デバイスの製造方法によると、複数の結晶粒子が媒質材料中に分散されてなる薄膜を基板上に形成することにより、熱処理温度の低減が可能になる。したがって、例えばメモリセルトランジスタなどの他の回路素子に熱損傷を与えない程度の低温にて、該回路素子上に、金属酸化物を含む薄膜がＣＶＤ法によって形成されてなる半導体デバイスを形成することが可能となる。これにより、従来に比べて、半導体素子に対して与えられる熱損傷を大幅に低減することができる。
【００５３】
本発明に係る第４の半導体デバイスの製造方法は、接着材料を含む原料溶液中に、金属酸化物よりなる複数の結晶粒子を分散させる工程と、基板上に、複数の結晶粒子が分散された原料溶液を塗布する工程と、基板に対して熱処理を行なって、複数の結晶粒子同士が接着材料によって接着されてなる薄膜を基板上に形成する工程とを備えることを特徴とする。
【００５４】
本発明に係る第４の半導体デバイスの製造方法によると、複数の結晶粒子同士が接着材料によって接着されてなる薄膜を基板上に形成することにより、熱処理温度の低減が可能になる。したがって、例えばメモリセルトランジスタなどの他の回路素子に熱損傷を与えない程度の低温にて、該回路素子上に、金属酸化物を含む薄膜が形成されてなる半導体デバイスを形成することが可能となる。これにより、従来に比べて、半導体素子に対して与えられる熱損傷を大幅に低減することができる。
【００５５】
本発明に係る第５の半導体デバイスの製造方法は、金属酸化物よりなる複数の結晶粒子と媒質材料よりなる粒子とが溶媒中に混合されてなる混合溶液を作製する工程と、基板上に、混合溶液を塗布する工程と、基板に対して熱処理を行なって、媒質材料よりなる粒子を軟化させることにより、媒質材料中に複数の結晶粒子が分散されてなる薄膜を基板上に形成する工程とを備えることを特徴とする。
【００５６】
本発明に係る第５の半導体デバイスの製造方法によると、媒質材料中に複数の結晶粒子が分散されてなる薄膜を基板上に形成することにより、熱処理温度の低減が可能になる。したがって、例えばメモリセルトランジスタなどの他の回路素子に熱損傷を与えない程度の低温にて、該回路素子上に、金属酸化物を含む薄膜が形成されてなる半導体デバイスを形成することが可能となる。これにより、従来に比べて、半導体素子に対して与えられる熱損傷を大幅に低減することができる。
【００５７】
本発明に係る第６の半導体デバイスの製造方法は、金属酸化物よりなる複数の結晶粒子と接着材料よりなる粒子とが溶媒中に混合されてなる混合溶液を作製する工程と、基板上に、混合溶液を塗布する工程と、基板に対して熱処理を行なって、接着材料よりなる粒子を軟化させることにより、複数の結晶粒子同士が接着材料によって接着されてなる薄膜を基板上に形成する工程とを備えることを特徴とする。
【００５８】
本発明に係る第６の半導体デバイスの製造方法によると、複数の結晶粒子同士が接着材料によって接着されてなる薄膜を形成することにより、熱処理温度の低減が可能になる。したがって、例えばメモリセルトランジスタなどの他の回路素子に熱損傷を与えない程度の低温にて、該回路素子上に、金属酸化物を含む薄膜が形成されてなる半導体デバイスを形成することが可能となる。これにより、従来に比べて、半導体素子に対して与えられる熱損傷を大幅に低減することができる。
【発明の効果】
【００５９】
以上のように本発明によると、例えばメモリセルトランジスタなどの他の回路素子上に、他の回路素子に熱損傷を与えない程度の低温にて、金属酸化物を含む薄膜が形成されてなる半導体デバイスを形成することができる。
【発明を実施するための最良の形態】
【００６０】
以下、本発明の各実施形態について図面を参照しながら説明する。
【００６１】
なお、本発明の各実施形態では、本発明に係る金属酸化物よりなる薄膜（以下、金属酸化物薄膜）を強誘電体キャパシタ（容量素子）の容量絶縁膜に適用した場合について説明しているが、本発明に係る金属酸化物薄膜は、強誘電体キャパシタ以外にも、ＭＦＳ（Metal-Ferroelectric-Semiconductor）型トランジスタ、ＭＦＩＳ（Metal-Ferroelectric-Insulator-Semiconductor）型トランジスタ又はＭＦＭＩＳ（Metal-Ferroelectric-Metal-Insulator-Semiconductor）型トランジスタなどの半導体記憶装置の容量絶縁膜として用いることもできる。
【００６２】
また、本発明の各実施形態では、金属酸化物薄膜が、ＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9）よりなる場合を例に説明しているが、例えばＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 ）又はＢＬＴ（（Ｂｉ，Ｌａ）4Ｔｉ3Ｏ12）などの他の金属酸化物薄膜である場合であっても、同様に実施することができる。さらに、ＳＢＴ又はＰＺＴのような強誘電体よりなる金属酸化物薄膜の他にも、ＢＳＴ（Ｓｒ，Ｂｉ）ＴｉＯ3 又はＴａ2Ｏ5 などの高誘電体よりなる金属酸化物薄膜であっても同様に適用可能である。
【００６３】
（第１の実施形態）
まず、本発明の第１の実施形態に係る半導体デバイスについて、図１を参照しながら説明する。
【００６４】
図１は、本発明の第１の実施形態に係る半導体デバイスの要部模式図を示しており、具体的には、金属酸化物薄膜よりなる容量絶縁膜を備えた容量素子とメモリセルトランジスタとが集積された半導体デバイスの要部模式図を示している。
【００６５】
図１に示すように、半導体基板１０１の表層部には、不純物拡散領域１０２ａが形成されている。また、半導体基板１０１の上には、ゲート絶縁膜１０２ｂ及びゲート電極１０２ｃが順に形成されており、ゲート絶縁膜１０２ｂ及びゲート電極１０２ｃの側面にはサイドウォール１０２ｄが形成されている。このように、不純物拡散領域１０２ａ、ゲート絶縁膜１０２ｂ、ゲート電極１０２ｃ及びサイドウォール１０２ｄよりなるメモリセルトランジスタ１０２が形成されている。また、半導体基板１０１の上には、メモリセルトランジスタ１０２を覆うように絶縁膜１０３が形成されており、該絶縁膜１０３中には、下端が不純物拡散領域１０２ａと接続するコンタクトプラグ１０４が形成されている。また、絶縁膜１０３の上には、コンタクトプラグ１０４と電気的に接続する白金よりなる下部電極１０５（膜厚約２００ｎｍ）が形成されている。下部電極１０５の上には、溶媒１０６ｂ中にて酸化物微粒子（結晶粒子）１０６ａが集積されてなる金属酸化物薄膜１０６が形成されている。ここで、酸化物微粒子１０６ａは、その表面の一部において隣接する酸化物微粒子１０６ａと結合している。金属酸化物薄膜１０６の上には、白金よりなる上部電極１０７（膜厚約２００ｎｍ）が形成されている。このように、下部電極１０５、金属酸化物薄膜（容量絶縁膜）１０６及び上部電極１０７から構成される容量素子１０８が形成されている。なお、図示していないが、半導体基板１０１上には、メモリセルトランジスタ１０２以外の集積回路素子がさらに形成されていてもよい。
【００６６】
以下では、本発明の第１の実施形態に係る半導体デバイスの製造方法について、図２を参照しながら説明する。具体的には、本発明の特徴部分である図１に示した金属酸化物薄膜１０６の形成方法を含む容量素子１０８の製造方法について説明し、以下で説明する工程よりも前のその他の工程は通常の方法で行なわれるものである。
【００６７】
まず、図２に示す工程Ｓ１０１において、図１に示した金属酸化物薄膜１０６を構成するＳＢＴよりなる酸化物微粒子１０６ａを作製する（酸化物微粒子作製工程）。
【００６８】
ここで、酸化物微粒子１０６ａの作製方法は、任意であり、例えばレーザーアブレーション法を用いることができる。具体的には、ＳＢＴよりなる酸化物のターゲットに対してレーザー照射を行なって、その際に発生した微粒子を炉で加熱する。その後、加熱された微粒子を捕集することによって酸化物微粒子１０６ａを作製することができる。また、他の作製方法としては、Ｓｒ―Ｔａのダブル金属アルコキシドとＢｉのアルコキシドとをエタノール中に溶解させた後に、当該溶液を撹拌しながら当該溶液に水を含むアルコールを加えることにより、酸化物微粒子１０６ａを作製することができる。
【００６９】
一方、図２に示す工程Ｓ１０２において、図１に示した下部電極１０５を形成する（下部電極形成工程）。具体的には、スパッタ法により、絶縁膜１０３の上に、下面がコンタクトプラグ１０４の上端と電気的に接続する下部電極１０５を形成する。なお、コンタクトプラグ１０４の下端は、不純物拡散層１０２ａと接続しているので、トランジスタ１０２と下部電極１０５とは電気的に接続している。
【００７０】
ここで、酸化物微粒子１０６ａは、その粒径が半導体基板１０１上に形成されたトランジスタ２０３又はコンタクトプラグ２０４を含む集積回路素子の最小線幅よりも小さくなるように形成されることが望ましい。このようにすることにより、金属酸化物よりなる酸化物微粒子１０６ａが集積回路素子上に付着する場合であっても、回路ショートを起こす可能性を大幅に低減することができる。したがって、ここでは、酸化物微粒子１０６ａは、ＳＢＴよりなる場合であって、その粒径が集積回路素子の最小線幅１３０ｎｍに比べて大幅に小さい約１０ｎｍ以下となるように形成されている（なお、微細な粒径を有する酸化物微粒子の作製方法については、第３の実施形態において詳述している）。
【００７１】
また、酸化物微粒子１０６ａとして、ＳＢＴよりなる微粒子に対して酸化ホウ素及び酸化シリコンなどを主成分とするガラス微粒子が混入されてなる微粒子を用いることにより、後述する工程Ｓ１０３（酸化物微粒子１０６ａを集積する工程）の後プロセスにおいて熱が加えられると、集積された酸化物微粒子１０６ａ同士の結合が強化される。
【００７２】
次に、図２に示す工程Ｓ１０３において、半導体基板１０１上に形成された下部電極１０５の上に、前述の工程Ｓ１０１にて得られた結晶化された酸化物微粒子１０６ａを集積する（酸化物微粒子集積工程）。これにより、溶媒１０６ｂ中に酸化物微粒子１０６ａが集積されてなる金属酸化物薄膜１０６が形成される。
【００７３】
ここで、酸化物微粒子１０６ａを下部電極１０５上に集積する方法としては、酸化物微粒子１０６ａの粒径又は表面状態などによって、いくつかの方法を使用することが可能である。本実施形態では、溶媒１０６ｂ中に酸化物微粒子１０６ａを分散させて、酸化物微粒子１０６ａをゾル状態にした後に、スピンオン法と同様の手法を用いて、半導体基板１０１上にゾル状態の酸化物微粒子１０６ａを塗布し乾燥させることにより、金属酸化物薄膜１０６を形成する。この場合、溶媒として水を採用し、その水のｐＨ値を酸又は塩基などによって調整することにより、酸化物微粒子１０６ａが互いに凝集していない酸化物微粒子１０６ａよりなる金属酸化物薄膜１０６が形成される。
【００７４】
なお、ここでは、酸化物微粒子１０６ａを形成するために水を用いたが、アルコールを用いても、前述と同様の効果を得ることができる。また、溶媒として液体を用いる代わりに、気体を用いることもできる。この場合は、酸化物微粒子１０６ａをエアロゾル状態にした後に、半導体基板１０１上にエアロゾル状態の酸化物微粒子１０６ａを噴射することによっても、酸化物微粒子１０６ａが互いに凝集していない酸化物微粒子１０６ａよりなる金属酸化物薄膜１０６を形成することができる。
【００７５】
また、酸化物微粒子１０６ａを集積する工程Ｓ１０３の後に、図２に示す工程Ｓ１０４（低温アニール工程）を任意に行なうこともできる。すなわち、工程Ｓ１０４において、低温アニールを実施することにより、酸化物微粒子１０６ａ同士を固着させて、強固な金属酸化物薄膜１０６を形成することもできる。このとき、下部電極１０５又は上部電極１０７として、低温アニール時の温度（多くの場合は、アルミニウムの融点より低い温度）によって溶融又は十分柔らかくなるような低融点金属を用いることにより、酸化物微粒子１０６ａを下部電極１０５又は上部電極１０７に融着させることができる。例えば、酸化物微粒子１０６ａが、ＳＢＴ又はＢＬＴのようなビスマス層状化合物よりなる場合には、下部電極１０５又は上部電極１０７として、ビスマスを含む低融点金属（例えば、スズ−銀−インジューム−ビスマス合金）を用いることが望ましい。
【００７６】
次に、図２に示す工程Ｓ１０５において、スパッタ法により、金属酸化物薄膜１０６の上に上部電極１０７を形成する（上部電極形成工程）。
【００７７】
次に、図２に示す工程Ｓ１０６において、パターニング及びドライエッチングなどを行なうことによって、金属酸化物薄膜１０６又は上部電極１０７における容量素子１０８形成領域以外に存在している部分を除去して容量素子１０８を形成する（容量素子加工工程）。
【００７８】
なお、前述した工程Ｓ１０６の後に、図２に示す工程Ｓ１０７を任意に行なうこともできる（回復熱処理工程）。すなわち、金属酸化物薄膜１０６中の酸化物微粒子１０６ａが十分に結晶化しているため、工程Ｓ１０６における加工によってダメージを受けることは少ない。このため、工程Ｓ１０７の回復熱処理工程を行なわない場合であっても、十分な特性を有する容量素子１０８を実現することができる。したがって、工程Ｓ１０７の回復熱処理工程は必要に応じて行なえばよいが、本工程を行なう場合には、半導体基板１０１を６００℃以下で加熱することにより、工程Ｓ１０６において金属酸化物薄膜１０６に発生した加工ダメージを除去することが可能になる。この工程Ｓ１０７における熱処理温度は、工程Ｓ１０４における熱処理温度と同様に、低温で実現できる。
【００７９】
このようにして、半導体基板１０１上に、金属酸化物薄膜１０６を有する容量素子１０８を備えた半導体デバイスが形成される。
【００８０】
以上のように、本発明の第１の実施形態に係る半導体デバイス及びその製造方法によると、酸化物微粒子１０６ａは、半導体基板１０１上に集積される前に、十分高い温度で結晶化しているので、半導体基板１０１又はその上に形成されたトランジスタ１０２等の集積回路素子に対して熱損傷を与えることなく、高誘電性又は強誘電性に優れた容量素子１０８を容易に実現することができる。また、本発明の第１の実施形態では、酸化物微粒子１０６ａを集積する際に、ゾル状態の酸化物微粒子１０６ａのｐＨ値を制御することにより、下部電極１０５上に酸化物微粒子１０６ａを配向性良く集積させることができる。その結果、残留分極電荷（２Ｐｒ）として２３μＣ／ｃｍ2 以上の値が得られるＳＢＴよりなる強誘電体容量素子を実現することができる。
【００８１】
なお、本発明の第１の実施形態では、図１に示したように、平面型の容量素子が形成された半導体デバイスの製造方法について説明したが、例えば図３に示すように、凸型の下部電極１０５を形成した後、該下部電極１０５の上部及び側面を覆うように金属酸化物薄膜１０６及び上部電極１０７を順に形成することにより、立体構造を有する容量素子１０８を形成する場合であっても、本発明は同様に実現可能である。この場合は、容量素子の投影面積を小さく維持しながら、動作に必要な読み出し電荷を確保できるＦｅＲＡＭを実現することができる。
【００８２】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体デバイスについて、図４を参照しながら説明する。
【００８３】
図４は、本発明の第２の実施形態に係る半導体デバイスの構造を示す要部断面図であり、具体的には、強誘電体薄膜よりなる容量絶縁膜を備えた容量素子とメモリセルトランジスタとが集積された半導体デバイスの要部断面図である。図４に示すように、本発明の第２の実施形態に係る半導体デバイスは、容量絶縁膜としての金属酸化物薄膜１０６の構成に特徴があり、それ以外の部分は前述した第１の実施形態に係る半導体デバイスと同様であるので、以下では、金属酸化物薄膜１０６の構成について具体的に説明する。なお、図４では、図１における共通部分を同一の符号を付している。
【００８４】
本発明の第２の実施形態における容量絶縁膜としての金属酸化物薄膜１０６は、媒質２０６ｂ中に金属酸化物よりなる複数の酸化物微粒子（結晶粒子）２０６ａが分散されてなる強誘電体薄膜よりなる。また、酸化物微粒子２０６ａを構成する金属酸化物は、金属酸化物薄膜１０６と同じくＳＢＴよりなる。なお、酸化物微粒子２０６ａの粒径は、前述の第１の実施形態でも述べたように、半導体基板１０１上に形成されたメモリトランジスタ１０２を含む集積回路素子の最小線幅よりも小さくなるように形成されることが望ましい。このようにすることにより、金属酸化物よりなる酸化物微粒子２０６ａが集積回路素子上に付着する場合であっても、回路ショートを起こす可能性を大幅に低減することができる。
【００８５】
以下、本発明の第２の実施形態に係る半導体デバイスの製造方法について、図５を参照しながら説明する。
【００８６】
図５は、本発明の第２の実施形態に係る半導体デバイスの製造方法を示すフローチャート図である。図５に示すように、本発明の第２の実施形態に係る半導体デバイスの製造方法は、容量絶縁膜としての金属酸化物薄膜１０６の形成方法に特徴があるので、以下では、金属酸化物薄膜１０６の形成方法を含む容量素子１０８の製造方法について、具体的に説明する。また、ここでは、金属酸化物薄膜１０６の形成方法として、ＣＶＤ法を用いた場合を例に説明するが、後述の第３の実施形態で用いるスピンオン法、又はスパッタ法を用いることもできる。
【００８７】
本実施形態においては、ＣＶＤ法を用いて金属酸化物薄膜１０６（又はその前駆体、以下単に金属酸化物薄膜１０６と記す）を形成する際に、媒質１０６ｂ中に、該金属酸化物薄膜１０６と同じ組成を有する酸化物微粒子１０６ａを分散させることを特徴とするものであるが、図５に沿って具体的に以下に説明する。
【００８８】
まず、図５に示す工程Ｓ２０１において、図４に示した金属酸化物薄膜１０６を構成する予め結晶化されたＳＢＴよりなる酸化物微粒子２０６ａを作製する（酸化物微粒子作製工程）。なお、酸化物微粒子２０６ａを作製する方法として、前述した第１の実施形態と同様の方法を用いることにより、予め結晶化された酸化物微粒子２０６ａを形成することができる。
【００８９】
一方、図５に示す工程Ｓ２０２において、図４に示した下部電極１０５を形成する（下部電極形成工程）。具体的には、スパッタ法により、絶縁膜１０３の上に、下面がコンタクトプラグ１０４の上端と電気的に接続する下部電極１０５を形成する。なお、コンタクトプラグ１０４の下端は、不純物拡散層１０２ａと接続しているので、トランジスタ１０２と下部電極１０５とは電気的に接続している。
【００９０】
次に、図５に示す工程Ｓ２０３において、下部電極１０５上に、媒質２０６ｂ中に酸化物微粒子２０６ａが分散されてなる金属酸化物薄膜１０６を作製するために、キャリアガス中に酸化物微粒子２０６ａを分散させる。具体的には、ＣＶＤ法で用いる有機原料の搬送に使用するキャリアガス中に酸化物微粒子２０６ａをエアロゾル状に分散させる。
【００９１】
次に、図５に示す工程Ｓ２０４において、酸化物微粒子２０６ａがエアゾル状に分散されてなるキャリアガスを用いて、ＣＶＤ法により、媒質中２０６ｂ中に酸化物微粒子２０６ａが分散されてなる金属酸化物薄膜１０６を下部電極１０５上に形成する。
【００９２】
なお、ここでは、キャリアガス中に酸化物微粒子２０６ａを分散させる方法を用いた場合について説明したが、その他酸化ガス中に酸化微粒子２０６ａを分散させることにより、媒質２０６ｂ中に酸化物微粒子２０６ａが分散されてなる金属酸化物薄膜１０６を形成することもできるし、ＣＶＤ法に必要なガスとは別個に酸化物微粒子２０６ａ用の搬送ガスを用いることにより、媒質２０６ｂ中に酸化物微粒子２０６ａが分散されてなる金属酸化物薄膜１０６を形成することもできる。
【００９３】
ここで、前述した工程Ｓ２０４によって形成された媒質２０６ｂ中に酸化物微粒子２０６ａが分散されてなる金属酸化物薄膜１０６は、通常、非晶質状態であるので、図５に示す工程Ｓ２０５において、結晶化アニールを行なって、金属酸化物薄膜１０６の全体を結晶化させる（結晶化アニール工程）。このとき、酸化物微粒子２０６ａは予め結晶化されているので、酸化物微粒子２０６ａが種結晶となって金属酸化物薄膜１０６の結晶化を促進させる。したがって、工程Ｓ２０５における結晶化アニールでは、通常のＣＶＤ法を用いて形成された酸化物微粒子２０６ａが分散されていない金属酸化物薄膜１０６の結晶化アニール温度よりも低い温度にて結晶化を実現することができる。なお、本実施形態では結晶化アニール工程Ｓ２０５を後述する上部電極形成工程Ｓ２０６の前に実施しているが、上部電極形成工程Ｓ２０６の後に結晶化アニール工程Ｓ２０５を実施することもできる。
【００９４】
次に、図５に示す工程Ｓ２０６において、スパッタ法により、金属酸化物薄膜１０６の上に上部電極１０７を形成する（上部電極形成工程）。
【００９５】
次に、図５に示す工程Ｓ２０７において、パターニング及びドライエッチングなどを行なうことによって、金属酸化物薄膜１０６又は上部電極１０７における容量素子１０８形成領域以外に存在している部分を除去して容量素子１０８を形成する（容量素子加工工程）。
【００９６】
なお、前述した工程Ｓ２０７の後に、図５に示す工程Ｓ２０８を任意に行なうこともできる（回復熱処理工程）。すなわち、金属酸化物薄膜１０６中の酸化物微粒子２０６ａが十分に結晶化しているため、工程Ｓ２０７における加工によってダメージ受けることは少ない。このため、工程Ｓ２０８の回復熱処理工程を行なわない場合であっても、十分な特性を有する容量素子１０８を実現することができる。したがって、工程Ｓ２０８の回復熱処理工程は必要に応じて行なえばよいが、本工程を実施する場合においては、前述した第１の実施形態と同様に低温で実現することができる。
【００９７】
このようにして、半導体基板１０１上に、金属酸化物薄膜１０６を有する容量素子１０８を備えた半導体デバイスが形成される。
【００９８】
以上のように、本発明の第２の実施形態に係る半導体デバイス及びその製造方法によると、媒質２０６ｂ中に結晶化された酸化物微粒子２０６ａが分散されてなる金属酸化物薄膜１０６に対する結晶化アニールを低温で行なうことができるので、半導体基板１０１又はその上に形成されたトランジスタ１０２等の集積回路素子に対して熱損傷を与えることなく、高誘電性又は強誘電性に優れた容量素子１０８を容易に実現することができる。
【００９９】
なお、本実施形態では、ＣＶＤ法を用いて金属酸化物薄膜１０６を形成する場合について説明したが、スピンオン法又はスパッタ法を用いる場合であっても、同様に、結晶化アニール温度を低減することができる。この場合、例えば、スピンオン法を用いる場合には、スピンオン原料に酸化物微粒子２０６ａを事前に分散させた後に、スピンオン法によってその原料溶液の塗布を行なうことにより、同様に、結晶化アニール温度を低減することができる。また、スパッタ法を用いる場合には、酸化物微粒子２０６ａが分散されてエアロゾル状態となった気体を供給しながらスパッタリングを行なうことにより、図４に示したように、媒質２０６ｂ中に酸化物微粒子２０６ａが分散された構造を有する金属酸化物薄膜１０６を容易に形成することができ、この場合も同様に、結晶化アニール温度を低減することができる。
【０１００】
また、本実施形態では、酸化物微粒子２０６ａの組成と金属酸化物薄膜１０６の組成とが同一である場合について説明したが、酸化物微粒子２０６ａの構成金属元素の一部と金属酸化物薄膜１０６の構成金属元素の一部とが互いに共通する構成であってもよいし、酸化物微粒子２０６ａの組成と金属酸化物薄膜１０６の組成とが全く異なっていてもよい。例えば、金属酸化物薄膜１０６がＰＺＴよりなると共に、酸化物微粒子２０６ａがＰＺＴの構成金属元素の酸化物であるＰｂＴｉＯ3 を用いることにより、結晶化アニール温度を大幅に低減することもできる。
【０１０１】
さらに、図４に示したように、酸化物微粒子２０６ａを金属酸化物薄膜１０６中に分散させる構造の代わりに、図６に示すように、予め下部電極１０５上に酸化物微粒子２０６ａを集積させることにより、媒質２０６ｂ中の下部に酸化物微粒子２０６ａが配置された構造を有する金属酸化物薄膜１０６を形成することもできる。
【０１０２】
なお、第１の実施形態と同様に、本発明の第２の実施形態において、平面構造を有する容量素子を形成する代わりに、凹型又は凸型などの立体構造を有する容量素子１０８を形成する場合であっても、本発明は同様に実現可能である。この場合は、容量素子の投影面積を小さく維持しながら、動作に必要な読み出し電荷を確保できるＦｅＲＡＭを実現することができる。
【０１０３】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体デバイスについて、図７を参照しながら説明する。
【０１０４】
図７は、本発明の第３の実施形態に係る半導体デバイスの構造を示す要部断面図であり、具体的には、強誘電体薄膜よりなる容量絶縁膜を備えた容量素子とメモリセルトランジスタとが集積された半導体デバイスの要部断面図である。図７に示すように、本発明の第３の実施形態に係る半導体デバイスは、容量絶縁膜としての金属酸化物薄膜１０６の構成に特徴があり、それ以外の部分は前述した第１の実施形態に係る半導体デバイスと同様であるので、以下では、金属酸化物薄膜１０６の構成について具体的に説明する。なお、図７では、図１における共通部分とは同一の符号を付している。
【０１０５】
本発明の第３の実施形態における容量絶縁膜としての金属酸化物薄膜１０６は、複数の金属酸化物よりなる酸化物微粒子（結晶粒子）３０６ａが媒質材料３０６ｂ中に分散されてなる強誘電体薄膜よりなる。また、酸化物微粒子３０６ａを構成する金属酸化物はＳＢＴであり、媒質材料３０６ｂはＳｒＴａ2Ｏ6（以下、ＳＴと記す）である。金属酸化物薄膜１０６がこのような構成を有することにより、酸化物微粒子１０６ａと媒質材料１０６ｂとは、それぞれ２種類の共通する金属元素を含むため、酸化物微粒子３０６ａと媒質材料３０６ｂとの間において金属元素の拡散を防止することができる。このため、酸化物微粒子３０６ａ及び媒質材料３０６ｂのそれぞれにおいて、組成が変動することを防止することができる。したがって、酸化物微粒子３０６ａの強誘電性が劣化することを防止することができる。また、本実施形態では、酸化物微粒子３０６ａと媒質材料３０６ｂとにおいて共通する金属元素が２種類存在する場合について説明したが、それぞれを構成する金属元素の種類によっては、共通する金属元素が３種類以上の場合は言うまでもなく１種類である場合であっても効果が得られる。
【０１０６】
また、酸化物微粒子３０６ａの粒径は、前述の実施形態と同様に、半導体基板１０１上に形成されたメモリトランジスタ１０２を含む集積回路素子の最小線幅よりも小さくなるように形成されることが望ましい。このようにすることにより、金属酸化物よりなる酸化物微粒子３０６ａが集積回路素子上に付着した場合であっても、回路ショートを起こす可能性を大幅に低減することができる。なお、本実施形態において、酸化物微粒子３０６ａは、その粒径が集積回路素子の最小線幅１３０ｎｍに比べて大幅に小さい約３０ｎｍ以下となるように形成されている（形成方法の詳細は後述する）。
【０１０７】
以上のように、本発明の第３の実施形態に係る半導体デバイスによると、金属酸化物薄膜１０６としての強誘電体薄膜は、複数の金属酸化物よりなる酸化物微粒子３０６ａが媒質材料３０６ｂ中に分散されてなる、酸化物微粒子３０６ａと媒質材料３０６ｂとの複合体から構成されている。このような構成において、酸化物微粒子３０６ａは強誘電性を発現するので、媒質材料３０６ｂが結晶化されている必要性は必ずしもない。本実施形態に係る金属酸化物薄膜１０６は、容量素子１０８を構成する容量絶縁膜として必要な強誘電性を発現することができる。また、容量絶縁膜としての金属酸化物薄膜１０６に対して、さらに高温アニールを行なう必要がないため、金属酸化物よりなる酸化物微粒子３０６ａを予め用意することにより、メモリセルトランジスタ１０２などの集積回路素子が形成された半導体基板１０１上に、メモリセルトランジスタ１０２などの集積回路素子に熱損傷を与えない程度の低温にて金属酸化物薄膜１０６を形成することが可能となる。
【０１０８】
また、媒質材料３０６ｂは、酸化シリコンの比誘電率よりも大きな比誘電率を有するので、高い比誘電率を有する強誘電体薄膜としての金属酸化物薄膜１０６を実現することが可能となる。
【０１０９】
以下、本発明の第３の実施形態に係る半導体デバイスの製造方法について、図８を参照しながら説明する。
【０１１０】
図８は、本発明の第３の実施形態に係る半導体デバイスの製造方法を示すフローチャート図である。図８に示すように、本発明の第３の実施形態に係る半導体デバイスの製造方法は、容量絶縁膜としての金属酸化物薄膜１０６の形成方法に特徴があるので、以下では、金属酸化物薄膜１０６の形成方法を含む容量素子１０８の製造方法について、具体的に説明する。
【０１１１】
まず、図８に示す工程Ｓ３０１において、媒質材料用の原料溶液を形成する。すなわち、媒質材料３０６ｂであるＳＴを含むスピンオン原料溶液を用意する（媒質材料用原料溶液形成工程）。また、図８に示す工程Ｓ３０２において、金属酸化物よりなる酸化物微粒子３０６ａであるＳＢＴよりなる結晶粒子（以下、ＳＢＴ結晶粒子と記す）を形成する（金属酸化物結晶粒子形成工程）。
【０１１２】
ここで、直径が３０ｎｍ以下の球状のＳＢＴ結晶粒子の作製方法について説明する。
【０１１３】
直径が３０ｎｍ以下の球状のＳＢＴ結晶粒子のようなナノサイズの粒子を作製する方法としては、粉砕法、電気炉・化学炎・プラズマ・レーザーなどの手法による気相法、共沈・化合物沈殿・アルコキシド・水熱合成などの化学的手法による液相法、又は凍結乾燥・噴霧乾燥・噴霧熱分解などの物理的手法による液相法がある（例えば、シーエムシー出版  小泉・奥山・目編集  2002年10月発行「ナノ粒子の製造・評価・応用・機器の最新情報」を参照）。後の工程において、このようなナノサイズの粒子を結晶成長の核とするためには、良好な結晶性を有する粒子を作製できる方法が好ましいので、本実施形態ではプラズマ法を用いる。本手法を用いる場合には、酸素プラズマ中にＳＢＴの有機原料液を噴霧し、１２００℃以上の高温にて瞬時に焼結させる。このように、高温にて粒子の作製が可能であるので、強誘電性を有する層状ペロブスカイト結晶構造を有する粒子を得ることに適していると共に、大量処理が可能である。Ｘ線回折法により、プラズマ法を用いて作製されたＳＢＴ結晶粒子の結晶性を調べたところ、層状ペロブスカイト結晶構造に特有の指数に関連したピークのみが検出された。さらに、透過型電子顕微鏡（ＴＥＭ）により、ＳＢＴ結晶粒子を観察したところ、ＳＢＴ結晶粒子内は単一の結晶であることが確認された。したがって、プラズマ法を用いて作製したＳＢＴ結晶粒子は層状ペロブスカイト結晶構造を有する単結晶である。なお、プラズマ法を用いて作製したＳＢＴ結晶粒子は、プラズマ中において、粒子同士が衝突することによって融合し、一つの大きな粒子となるので、ＳＢＴ結晶粒子群には、目標とする直径３０ｎｍ以下のＳＢＴ結晶粒子の他に、直径３０ｎｍよりも大きな直径を有するＳＢＴ結晶粒子が混在している。走査型電子顕微鏡（ＳＥＭ）により、この粒子群における各粒子の粒径を調べると、粒径は２５ｎｍ〜３００ｎｍの範囲に分布していた。
【０１１４】
そこで、ＳＢＴ結晶粒子群を純水中に懸濁し、沈降による分級を行なう。
【０１１５】
一般に、重力による粒子の沈降速度ｕは、下記式（１）で表される。
【０１１６】
ｕ＝Ｄ2(ρ-ρ0)ｇ／１８η ・・・（１）
（但し、Ｄは粒径、ρは粒子の密度、ρ0は溶媒の密度、ηは溶媒の粘度、ｇは重力加
速度である。）
式（１）を用いて粒子の沈降速度ｕを計算すると、直径１００ｎｍ及び３０ｎｍの粒子が液体中を沈降する速度は、およそ０．０４ｍｍ／ｈ及び０．００３６ｍｍ／ｈであるので、例えば高さ５０ｍｍの容器に懸濁液を入れて３ヶ月間放置すると、直径１００ｎｍの粒子は沈降する一方、直径３０ｎｍの粒子は懸濁液中を浮遊している。このため、容器中の上澄み液から直径３０ｎｍ以下のＳＢＴ結晶粒子のみを回収することができる。このようにして、結晶粒子３０６ａである直径３０ｎｍ以下のＳＢＴ結晶粒子を作成することができる。なお、ここでは、沈降法を用いて説明したが、遠心分離器又は微分型静電分級器などを使うことにより、短時間に分級することもできる。
【０１１７】
なお、ＳＢＴ結晶粒子を形成する方法としては、前述の方法に限定されず、例えば、レーザーアブレーション法により、ＳＢＴよりなるターゲットをレーザー照射し、その際に発生した微粒子を炉で加熱した後に、捕集することによってＳＢＴ結晶粒子を作製することもできる。
【０１１８】
次に、図８に示す工程Ｓ３０３において、ＳＴを含むスピンオン原料溶液中にＳＢＴ結晶粒子を分散させる（原料混合工程）。
【０１１９】
次に、図８に示す工程Ｓ３０４において、通常のスピンオン法により、半導体基板１０１上に、ＳＢＴ結晶粒子が分散されたスピンオン原料溶液を塗布する（原料溶液塗布（スピンオン）工程）。なお、半導体基板１０１上には、前述の図７に示したように、予め、メモリセルトランジスタ１０２、コンタクトプラグ１０４及びパターニングされた下部電極１０５などが形成されている。
【０１２０】
次に、図８に示す工程Ｓ３０５において、半導体基板１０１を２００〜３００℃で加熱することにより、強誘電体薄膜である容量絶縁膜としての金属酸化物薄膜１０６の前駆体薄膜を形成する（ソフトベーク工程）。このとき、前駆体薄膜における酸化物微粒子３０６ａ（ＳＢＴ結晶粒子）の占める割合を、前駆体薄膜における媒質材料３０６ｂ（ＳＴ）の占める割合に対して小さくすることが望ましい。なお、前駆体薄膜における酸化物微粒子３０６ａ（ＳＢＴ結晶粒子）の占める割合を大きくすることにより、後述する第４の実施形態のような、酸化物微粒子３０６ａのそれぞれが融着材料によって融着されてなる金属酸化物薄膜を形成することもできる。
【０１２１】
次に、図８に示す工程Ｓ３０６において、工程Ｓ３０４において形成された前駆体薄膜を５００℃以下にて加熱することにより、当該前駆体薄膜に含まれている有機物を分解して酸化物化する（熱処理工程）。これにより、複数の金属酸化物よりなる酸化物微粒子３０６ａ（ＳＢＴ結晶粒子）が媒質材料３０６ｂ（ＳＴ）中に分散されてなる強誘電体薄膜よりなる金属酸化物薄膜１０６が形成される。この際、酸化物微粒子３０６ａはすでに結晶化しているので、媒質材料３０６ｂは必ずしも結晶化させる必要はない。したがって、工程Ｓ３０６における熱処理温度は、例えば従来例のように通常のスピンオン法を用いて強誘電体薄膜を形成する場合に行なう熱処理温度に比べて低減させることができる。例えば熱処理温度として３００℃〜５００℃という従来に比べて低い熱処理温度にて、十分な強誘電性を発現する強誘電体薄膜よりなる金属酸化物薄膜１０６を形成することができる。
【０１２２】
次に、図８に示す工程Ｓ３０７において、金属酸化物薄膜１０６の上に上部電極１０７を形成する（上部電極形成工程）。
【０１２３】
次に、図８に示す工程Ｓ３０８において、パターニング及びドライエッチングなどを行なうことによって、金属酸化物薄膜１０６又は上部電極１０９における容量素子１０８形成領域以外に存在している部分を除去する（容量素子加工工程）。
【０１２４】
次に、図８に示す工程Ｓ３０９において、半導体基板を５００℃以下で加熱することにより、工程Ｓ３０８において金属酸化物薄膜１０６に発生した加工ダメージを除去する（回復熱処理工程）。この工程Ｓ３０９における熱処理温度は工程Ｓ３０６における熱処理温度と同様に低温化が可能である。
【０１２５】
このようにして、半導体基板１０１上に容量素子１０８を有する半導体デバイスが形成される。
【０１２６】
以上のように、本発明の第３の実施形態に係る半導体デバイスの製造方法によると、工程Ｓ３０６（熱処理工程）及び工程Ｓ３０９（回復熱処理工程）における熱処理温度の低減が可能であるので、半導体基板１０１又はその上に形成されたメモリセルトランジスタ１０２などの集積回路素子に対して熱損傷を与えることなく、強誘電性などの特性に優れた強誘電体薄膜よりなる金属酸化物薄膜１０６を備えた容量素子１０５を容易に製造することができる。さらに、通常のスピンオン法を用いることができるので、強誘電体薄膜よりなる金属酸化物薄膜１０６を容易に形成することができる。
【０１２７】
なお、本実施形態では、酸化物微粒子３０６ａとしてＳＢＴよりなる結晶粒子を用いると共に媒質材料３０６ｂとしてＳＴを用いる場合について説明したが、酸化物微粒子３０６ａとして、ＰＺＴ（Ｐｂ(Ｚｒ,Ｔｉ)０3 ））又はＢＬＴ（（Ｂｉ,Ｌａ）4Ｔｉ3Ｏ12 ）などの他の強誘電体よりなる結晶粒子を用いてもよいし、媒質材料３０６ｂとして、酸化鉛などの他の酸化物を用いてもよい。また、酸化物微粒子３０６ａとしてＰＺＴよりなる結晶粒子を用いると共に媒質材料３０６ｂとして酸化鉛を用いる場合には、Ｐｂがそれぞれに共通する金属元素であるため、ＰＺＴよりなる酸化物微粒子３０６ａと酸化鉛よりなる媒質材料３０７ｂとの間における金属元素の拡散が防止できるので、それぞれにおける組成変動が生じることを防止することができる。このため、酸化物微粒子３０６ａの強誘電性が劣化することを防止することができる。
【０１２８】
また、本実施形態では、酸化物微粒子３０６ａ（ＳＢＴ結晶粒子）と媒質材料３０６ｂ（ＳＴ）とが２種類の共通の金属元素（Ｓｒ、Ｔａ）を有する場合について説明したが、酸化物微粒子３０６ａ及び媒質材料３０６ｂを構成する材料によっては、共通の金属元素を有していなくともかまわない。例えば、媒質材料３０６ｂとして、酸化物ガラスなどの非晶質材料を用いる場合が挙げられる。この場合には、工程Ｓ３０６（熱処理工程）における熱処理温度の大幅な低減が可能となる。特に、ガラス転移点温度が低い低融点ガラスであるホウ酸塩ガラスなどを用いるとよい。
【０１２９】
また、媒質材料３０６ｂは酸化物よりなる場合に限定されるわけではなく、例えばポリプロピレンなどの高誘電率を有する有機物を使用してもよい。この場合、工程Ｓ３０６（熱処理工程）は省略してもよく、このため、強誘電体薄膜よりなる金属酸化物薄膜１０６を形成するために必要な熱バジェットを大幅に低減させることができる。
【０１３０】
また、本実施形態では、強誘電体薄膜よりなる金属酸化物薄膜１０６の形成方法として、スピンオン法を用いる場合を例にして説明したが、気相蒸着法又はスパッタ法などを用いることも可能である。
【０１３１】
また、本実施形態では、強誘電体薄膜及びその形成方法について説明したが、高誘電体薄膜及びその形成方法にも適用できるものである。その場合は、酸化物微粒子３０６ａとして、高誘電体よりなる結晶粒子を用いればよい。例えば、ＢＳＴ(Ｓｒ,Ｂｉ)ＴｉＯ3 )又はＴａ2Ｏ5 などを用いればよい。
【０１３２】
なお、第１の実施形態と同様に、本発明の第３の実施形態において、平面構造を有する容量素子を形成する代わりに、凹型又は凸型などの立体構造を有する容量素子１０８を形成する場合であっても、本発明は同様に実現可能である。この場合は、容量素子の投影面積を小さく維持しながら、動作に必要な読み出し電荷を確保できるＦｅＲＡＭを実現することができる。
【０１３３】
（第４の実施形態）
以下、本発明の第４の実施形態に係る半導体デバイスについて、図９を参照しながら説明する。
【０１３４】
図９は、本発明の第４の実施形態に係る半導体デバイスの構造を示す要部断面図であり、具体的には、強誘電体薄膜よりなる容量絶縁膜を備えた容量素子とメモリセルトランジスタとが集積された半導体デバイスの要部断面図である。図９に示すように、本発明の第４の実施形態に係る半導体デバイスは、容量絶縁膜としての金属酸化物薄膜１０６の構成に特徴があり、それ以外の部分は前述した第１の実施形態に係る半導体デバイスと同様であるので、以下では、金属酸化物薄膜１０６の構成について、具体的に説明する。なお、図９では、図１における共通する部分とは同一の符号を付している。
【０１３５】
本発明の第４の実施形態に係る容量絶縁膜としての金属酸化物薄膜１０６は、複数の金属酸化物よりなる酸化物微粒子４０６ａのそれぞれが融着用材料（接着材料）４０６ｂによって融着（接着）されてなる強誘電体薄膜である。また、酸化物微粒子４０６ａを構成する金属酸化物はＰＺＴであり、融着用材料４０６ｂは非晶質の酸化物ガラス（以下、単にガラスと記す）であり、特に、本実施形態では、鉛を４０重量％程度含んだ鉛ガラスを用いている。このようにすることで、酸化物微粒子４０６ａと媒質材料４０６ｂとは、それぞれ共通する金属元素であるＰｂを含むので、酸化物微粒子４０６ａと媒質材料４０６ｂとの間における金属元素の拡散を防止することができる。このため、酸化物微粒子４０６ａ及び媒質材料４０６ｂのそれぞれにおいて、組成が変動することを防止することができる。したがって、酸化物微粒子４０６ａの強誘電性が劣化することを防止することができる。
【０１３６】
なお、酸化物微粒子４０６ａは、前述の実施形態と同様に、その粒径が半導体基板１０１上に形成されたメモリトランジスタ１０２を含む集積回路素子の最小線幅よりも小さくなるように形成されることが望ましい。本実施形態では、酸化物微粒子４０６ａは、第３の実施形態で説明したような方法により、その粒径が集積回路素子の最小線幅１３０ｎｍに比べて大幅に小さい約３０ｎｍ以下となるように形成されている。
【０１３７】
以上のように、本発明の第４の実施形態に係る半導体デバイスは、複数の金属酸化物よりなる酸化物微粒子４０６ａのそれぞれが融着用材料４０６ｂによって融着されることによって構成されている。このような構成において、酸化物微粒子４０６ａは、強誘電性を発現するので、融着用材料４０６ｂは結晶化されている必要性は必ずしもない。本実施形態に係る強誘電体薄膜は、容量素子１０８を構成する金属酸化物薄膜１０６として必要な強誘電性を発現することができる。また、融着用材料４０６ｂの量は、複数の金属酸化物よりなる結晶粒子４０６ａのそれぞれを融着させる程度の量で十分であるので、強誘電体薄膜の中に含まれる融着用材料４０６ｂの占める割合を極めて小さくすることができる。このため、酸化物微粒子４０６ａを構成する金属酸化物の単体からなる強誘電体薄膜の強誘電性などの物性に極めて近い物性を実現することができる。また、強誘電体薄膜よりなる金属酸化物薄膜１０６に対して、さらに高温アニールを行なう必要がないため、金属酸化物よりなる酸化物微粒子４０６ａを予め用意することにより、メモリセルトランジスタ１０２などの集積回路素子が形成された半導体基板１０１上に、メモリセルトランジスタ１０２などの集積回路素子に熱損傷を与えない程度の低温にて強誘電体薄膜を形成することが可能となる。
【０１３８】
以下、本発明の第４の実施形態に係る半導体デバイスの製造方法について、図１０を参照しながら説明する。
【０１３９】
図１０は、本発明の第４の実施形態に係る半導体デバイスの製造方法を示すフローチャート図である。図１０に示すように、本発明の第４の実施形態に係る半導体デバイスの製造方法は、容量絶縁膜としての金属酸化物薄膜１０６の形成方法に特徴があるので、以下では、金属酸化物薄膜１０６の形成方法を含む容量素子１０８の製造方法について、具体的に説明する。
【０１４０】
まず、工程Ｓ４０１において、鉛を４０重量％程度含んだ鉛ガラスのバルク状ガラスを粉砕して、融着用材料４０６ｂとなるガラス粉末を形成する（ガラス粉末形成工程）。また、工程Ｓ４０２において、第１の実施形態において説明した方法と同様の方法により、金属酸化物よりなる酸化物微粒子４０６ａであるＰＺＴよりなる結晶粒子（以下、ＰＺＴ結晶粒子と記す）を形成する（金属酸化物結晶粒子形成工程）。
【０１４１】
次に、工程Ｓ４０３において、水にポリビニルアルコールを溶解した溶液に、ＰＺＴ結晶粒子とガラス粉末とを混合して、金属酸化物の混合スラリー（以下、単にスラリーと記す）を形成する（スラリー形成工程）。この際、スラリーにおけるＰＺＴ結晶粒子の占める割合を、スラリーにおけるガラス粉末の占める割合よりも大きくすることが望ましい。本実施形態では、ガラス粉末とＰＺＴ結晶粒子との混合比率を、体積比で１：９としている。
【０１４２】
なお、ガラス粉末とＰＺＴ結晶粒子との混合比率を調整することにより、第３の実施形態のように、酸化物微粒子４０６ａが鉛ガラス（媒質材料）中に分散されてなる強誘電体薄膜を形成することもできる。
【０１４３】
次に、工程Ｓ４０４において、通常のスピンオン法により、半導体基板１０１上に当該スラリーを塗布する（スラリー塗布（スピンオン）工程）。なお、半導体基板１０１上には、前述の図９に示したように、予め、メモリセルトランジスタ１０２、コンタクトプラグ１０４及びパターニングされた下部電極１０５などが形成されている。
【０１４４】
次に、工程Ｓ４０５において、鉛ガラスのガラス軟化点である６００℃まで過熱することにより、ガラス粉末を軟化させて、ＰＺＴ結晶粒子同士を融着させる（熱処理工程）。これにより、複数の金属酸化物よりなる酸化物微粒子４０６ａ（ＰＺＴ結晶粒子）のそれぞれが融着用材料４０６ｂ（鉛ガラス）によって融着されてなる強誘電体薄膜よりなる金属酸化物薄膜１０６が形成される。この際、酸化物微粒子４０６ａはすでに結晶化しているため、融着用材料４０６ｂを結晶化させる必要は必ずしもない。したがって、工程Ｓ４０５（熱処理工程）における熱処理温度は、例えば従来例のように通常のスピンオン法を用いて強誘電体薄膜を形成する場合に行なう熱処理の温度に比べて低減させることができる。例えば熱処理温度として６００℃程度という比較的低い熱処理温度にて、十分な強誘電性を発現する強誘電体薄膜よりなる金属酸化物薄膜１０６を形成することができる。
【０１４５】
なお、スラリーの形成に用いたバインダーであるポリビニルアルコールは、工程Ｓ４０５（熱処理工程）を酸素雰囲気下で実施することにより、熱分解によって除去することができる。
【０１４６】
次に、第１の実施形態と同様に、工程Ｓ４０６（上部電極形成工程）、工程Ｓ４０７（容量素子加工工程）及び工程Ｓ４０８（回復熱処理工程）を経て、半導体基板１０１上に容量素子１０８を有する半導体デバイスが形成される。なお、工程Ｓ４０８（回復熱処理工程）では、半導体基板１０１を約６００℃で加熱することにより、工程Ｓ４０７（容量素子加工工程）で金属酸化物薄膜１０６に発生した加工ダメージを除去することができる。
【０１４７】
以上のように、本発明の第４の実施形態に係る半導体デバイスの製造方法によると、工程Ｓ４０５（熱処理工程）において、熱処理温度を６００℃以下にして、強誘電体薄膜よりなる金属酸化物薄膜１０６を形成することが可能であり、半導体基板１０１又はその上に形成されたメモリセルトランジスタ１０２などの集積回路素子に対して熱損傷を与えることなく、強誘電性などの特性に優れた強誘電体薄膜よりなる金属酸化物薄膜１０６を備えた容量素子１０８を容易に製造することができる。さらに、通常のスピンオン法を用いることができるので、強誘電体薄膜を容易に形成することができる。
【０１４８】
なお、本実施形態では、金属酸化物よりなる酸化物微粒子４０６ａとしてＰＺＴよりなる結晶粒子を用いる場合について説明したが、酸化物微粒子４０６ａとしてＳＢＴ又はＢＬＴなどの他の強誘電体よりなる結晶粒子を用いてもよい。
【０１４９】
また、本実施形態では、融着用材料４０６ｂとして鉛ガラスを用いる場合について説明したが、融着用材料４０６ｂとしてホウ酸塩ガラス又はゲルマニウムを含むガラスなどを用いてもよい。さらに、融着用材料４０６ｂとして、例えばエポキシ樹脂又はポリプロピレンなどの高誘電率を有する有機物を使用してもよい。この場合、工程Ｓ４０５（熱処理工程）は省略してもよく、このため、強誘電体薄膜よりなる金属酸化物薄膜１０６を形成するために必要な熱バジェットを大幅に低減させることができる。
【０１５０】
また、本実施形態では、強誘電体薄膜及びその形成方法について説明したが、高誘電体薄膜及びその形成方法にも適用できるものである。その場合は、金属酸化物よりなる酸化物微粒子４０６ａとして、高誘電体よりなる結晶粒子を用いればよい。例えば、ＢＳＴ(Ｓｒ,Ｂｉ)ＴｉＯ3 )又はＴａ2Ｏ5 などを用いればよい。
【０１５１】
なお、第１の実施形態と同様に、本実施形態において、平面構造を有する容量素子を製造する代わりに、凹型又は凸型等の立体構造を有する容量素子１０８を形成する場合であっても、本発明は同様に実現可能である。この場合は、容量素子の投影面積を小さく維持しながら、動作に必要な読み出し電荷を確保できるＦｅＲＡＭを実現することができる。
【産業上の利用可能性】
【０１５２】
本発明は、トランジスタ等の半導体素子が形成された半導体基板上に、金属酸化物薄膜を有する容量素子が形成された半導体デバイス及びその製造方法に有用である。
【図面の簡単な説明】
【０１５３】
【図１】本発明の第１の実施形態に係る半導体デバイスの構造を示す要部断面図である。
【図２】本発明の第１の実施形態に係る半導体デバイスの製造方法を示すフローチャート図である。
【図３】本発明の第１の実施形態に係る半導体デバイスの構造の変形例を示す要部断面図である。
【図４】本発明の第２の実施形態に係る半導体デバイスの構造を示す要部断面図である。
【図５】本発明の第２の実施形態に係る半導体デバイスの製造方法を示すフローチャート図である。
【図６】本発明の第２の実施形態に係る半導体デバイスの構造の変形例を示す要部断面図である。
【図７】本発明の第３の実施形態に係る半導体デバイスの構造を示す要部断面図である。
【図８】本発明の第３の実施形態に係る半導体デバイスの製造方法を示すフローチャート図である。
【図９】本発明の第４の実施形態に係る半導体デバイスの構造を示す要部断面図である。
【図１０】本発明の第４の実施形態に係る半導体デバイスの製造方法を示すフローチャート図である。
【図１１】従来に係る半導体デバイスの構造を示す要部断面図である。
【図１２】スピンオン法を用いた従来に係る半導体デバイスの製造方法を示すフローチャート図である。
【図１３】ＣＶＤ法を用いた従来に係る半導体デバイスの製造方法を示すフローチャート図である。
【符号の説明】
【０１５４】
１０１  半導体基板
１０２  メモリセルトランジスタ
１０２ａ、５０２ａ  高濃度不純物領域
１０２ｂ、５０２ｂ  ゲート絶縁膜
１０２ｃ、５０２ｃ  ゲート電極
１０２ｄ、５０２ｄ  サイドウォール
１０３、５０３  絶縁膜
１０４、５０４  コンタクトプラグ
１０５、５０５  下部電極
１０６  金属酸化物薄膜（容量絶縁膜）
１０６ａ、２０６ａ、３０６ａ  酸化物微粒子（結晶粒子）
１０６ｂ、２０６ｂ、３０６ｂ  媒質材料
４０６ｂ  融着用材料（接着材料）
１０６、５０６  容量絶縁膜
１０７、５０７  上部電極
１０８、２０８、５０８  容量素子
【図１】
2006128596.tif 000003
【図２】
2006128596.tif 000004
【図３】
2006128596.tif 000005
【図４】
2006128596.tif 000006
【図５】
2006128596.tif 000007
【図６】
2006128596.tif 000008
【図７】
2006128596.tif 000009
【図８】
2006128596.tif 000010
【図９】
2006128596.tif 000011
【図１０】
2006128596.tif 000012
【図１１】
2006128596.tif 000013
【図１２】
2006128596.tif 000014
【図１３】
2006128596.tif 000015