(57)【要約】【課題】HFETのノーマリオフモード化およびImax向上を同時に達成し、さらにgmの向上およびゲートリーク電流の低減を行う。【解決手段】基板11の動作層12上にノーマリオフモード化に最も寄与するゲート電極直下で薄い障壁層13を保ち、同時に、高いImaxを実現するためにゲート−ソース間、ゲート−ドレイン間で半導体層17により障壁層13を厚くすることを可能とする構成とする。障壁層の厚さが一様に設計されたFETと比較して、ノーマリオフモード化とImax向上を達成できる。さらにゲート電極16と障壁層13との間に、障壁層よりも高い誘電率を持つ絶縁膜18を挿入してgmの向上とゲートリーク電流の低減が実現される。【選択図】図１
2006222414.tif 000002
【特許請求の範囲】
【請求項１】
動作層となる第1のIII族窒化物半導体層を形成した基板と、前記第1のIII族窒化物半導体層の上に形成されて障壁層として作用する1層もしくは多層からなる第2のIII族窒化物半導体層と、前記第2のIII族窒化物半導体層上のゲート形成領域のみ形成されない第3のIII族窒化物半導体層と、前記第3のIII族窒化物半導体層上に形成されソースとして作用する第1の電極と、前記第3のIII族窒化物半導体層上に形成されドレインとして作用する第2の電極と、前記第1の電極と前記第2の電極間の前記第2および第3のIII族窒化物半導体層上に形成された絶縁膜層と、前記絶縁膜層上に形成され前記第1の電極と前記第2の電極間を流れる電流を制御する第3の電極(ゲート)とを備え、
前記第2のIII族窒化物半導体層はAlを有するものであり、前記第1の電極に対して前記第3の電極に電圧を加えない状態で前記第3の電極直下における前記第1のIII族窒化物半導体層表面の伝導帯下端のエネルギーがその場所のフェルミエネルギーよりも高くなるよう制御された、厚さおよびAl組成比を有することを特徴とする半導体装置。
【請求項２】
第3のIII族窒化物半導体層に不純物がドープされている請求項1記載の半導体装置。
【請求項３】
第3のIII族窒化物半導体層にAlを含み、そのAl組成比が、第2のIII族窒化物半導体層のAl組成比と等しいか、もしくはよりも大きい請求項1記載の半導体装置。
【請求項４】
絶縁膜層の誘電率が第2のIII族窒化物半導体層の誘電率よりも大きい請求項1記載の半導体装置。
【請求項５】
絶縁膜層がチタン酸ストロンチウム(STO)、チタン酸バリウムストロンチウム(BST)、酸化ハフニウム(HfO2)、酸化アルミニウム(Al2O3)、酸化マグネシウム(MgO)、窒化アルミニウム(AlN)、酸化ジリコニウム(ZrO2)薄膜、または酸化窒化ガリウム(GaNxOy)である請求項１記載の半導体装置。
【請求項６】
絶縁膜層の厚さが5nm以上30nm以下である請求項1記載の半導体装置。
【請求項７】
動作層となる第1のIII族窒化物半導体層を形成した基板と、前記第1のIII族窒化物半導体層の上に形成されて障壁層として作用する1層もしくは多層からなる第2のIII族窒化物半導体層と、前記第2のIII族窒化物半導体層の上のゲート形成領域のみ形成されない第3のIII族窒化物半導体層と、前記第3のIII族窒化物半導体層上に形成されソースとして作用する第1の電極と、前記第3のIII族窒化物半導体層上に形成されドレインとして作用する第2の電極と、前記第1の電極と前記第2の電極間の前記第2および第3のIII族窒化物半導体層上に形成され絶縁破壊耐圧の高い第１の絶縁膜層と、前記第１の絶縁膜層上に形成され前記第2のIII族窒化物半導体層よりも高い誘電率を有する第2の絶縁膜層と、前記第2の絶縁膜層上に形成されて前記第1の電極と前記第2の電極間を流れる電流を制御する第3の電極(ゲート)とを備え、
前記第2のIII族窒化物半導体層はAlを有するものであり、前記第1の電極に対して前記第3の電極に電圧を加えない状態で前記第3の電極直下における前記第1のIII族窒化物半導体層表面の伝導帯下端のエネルギーがその場所のフェルミエネルギーよりも高くなるよう制御された、厚さおよびAl組成比を有することを特徴とする半導体装置。
【請求項８】
第1の絶縁膜層が酸化シリコン(SiO2)、窒化シリコン(Si3N4)、または有機高分子(BCB, BCN)薄膜である請求項7記載の半導体装置。
【請求項９】
動作層となる第1のIII族窒化物半導体層を形成した基板と、前記第1のIII族窒化物半導体層の上に形成されて障壁層として作用する1層もしくは多層からなる、Alを含有する第2のIII族窒化物半導体層と、前記第2のIII族窒化物半導体層上に形成されてソースとして作用する第1の電極と、前記第2のIII族窒化物半導体層上に形成されてドレインとして作用する第2の電極、前記第2のIII族窒化物半導体層上の前記第1の電極と前記第2の電極間に形成されてAl組成比が前記第2のIII族窒化物半導体層のAl組成比よりも小さいAlを有する第3のIII族窒化物半導体層と、前記第3のIII族窒化物半導体層の上に形成されて前記第1の電極と前記第2の電極間を流れる電流を制御する第3の電極とを備え、
前記第2のIII族窒化物半導体層は、前記第1の電極に対して前記第3の電極に電圧を加えない状態で前記第3の電極直下における前記第1のIII族窒化物半導体層表面の伝導帯下端のエネルギーがその場所のフェルミエネルギーよりも高くなるよう制御された、厚さおよびAl組成比を有することを特徴とする半導体装置。
【請求項１０】
第3の電極としてニッケル(Ni)、パラジウム(Pd)、パラジウムシリコン(PdSi)、白金(Pt)、金(Au)、またはそれらの合金もしくは多層膜を用いる請求項1、請求項7または請求項9記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、III族窒化物半導体を用いた半導体装置に関する。
【背景技術】
【０００２】
III族窒化物半導体とは、 一般式がBWAlxGayInzN(w+x+y+z=1；0<=w, x, y, z<=1)によって表される、アルミニウム(Al)、ホウ素(B)、ガリウム(Ga)またはインジウム(In)と窒素(N)との化合物からなる化合物半導体をいう。
【０００３】
III族窒化物半導体はその大きいバンドギャップとそれに伴う高い破壊電圧、高い電子飽和速度および高い電子移動度、並びにヘテロ接合における高い電子濃度等の利点を有することから、短波長発光素子、高出力高周波素子、高周波低雑音増幅素子および電源系のパワースイッチ等への応用を目的として、研究開発が進んでいる。とりわけ、III族元素の組成比を変化させた互いのバンドギャップが異なるIII族窒化物半導体層を積層したヘテロ接合構造またはこれらを複数積層した量子井戸構造若しくは超格子構造は、素子内の電子濃度の変調度を制御することができるため、上記素子の基本構造として利用されている。
【０００４】
図６は従来の窒化物半導体装置におけるヘテロ接合を利用する最も一般的な形態を示している。図６において、基板11の上に窒化ガリウム(GaN)からなる動作層12および窒化アルミニウムガリウム(AlGaN)からなる障壁層13が順次積層されており、互いに異なるバンドギャップを有する動作層12と障壁層13とが積層された界面には、ヘテロ接合が形成されている。
【０００５】
障壁層13の上には、ソース電極14、ドレイン電極15およびゲート電極16が形成され、ヘテロ接合電界効果トランジスタ(Heterojunction Field Effect Transistor、以下HFETと略称する。)として動作する。ゲート電極16と障壁層13とはショットキー障壁を形成し、障壁層13と動作層12とのヘテロ接合界面には、障壁層13と動作層12との自発分極量差およびピエゾ分極量差、ならびに障壁層13内に必要に応じてドープされたn型不純物、並びに半導体層内の他の制御不能な欠陥に由来する電子が高濃度に蓄積し、二次元電子ガス(2DEG)を形成し、電界効果トランジスタのチャネルキャリアとして動作する。
【０００６】
このような、HFETの一つの性能指標として、閾値電圧(以下Vpと称する)がある。Vpが正の値であるか負の値であるかで、HFETの動作モードがノーマリオフ(エンハンスメント)モードあるいはノーマリオン(ディプリッション)モードと区別される。ノーマリオンモードではゲート電極にかかる電圧が0でもソースおよびドレイン電極に電流が流れるため、停電時においてもソースおよびドレイン電極が短絡し、電源系のスイッチとしては不向きである。従来通常のHFETはノーマリオンモードであり、そのためこれをノーマリオフモードに改良することが好ましい。III族窒化物半導体を用いたHFETをノーマリオフモードにする方法としては、障壁層13を薄層化することが公知の事実として知られている(例えば特許文献1を参照)。
【０００７】
さらに、HFETの性能指標として最大電流値(以下Imaxと称する)があり、できるだけ大きいことが好ましい。なぜならば、Imaxが大きければ狭いゲート幅でも大きな電流を確保することができるからである。
【０００８】
さらに、HFETの性能指標として、ゲート-ドレイン間のトランスコンダクタンス(以下gmと称する)があり、これができるだけ高いことが好ましい。なぜなら、gmが高いほど、ゲートへの信号入力の変化に対してドレインの信号出力の変化が大きく、信号の増幅度が向上するからである。
【０００９】
さらに、HFETの性能指標として、ゲート電極における漏れ(リーク)電流があり、できるだけ小さいことが好ましい。なぜならば、ゲート電極においてリーク電流が流れると、ドレイン電極への電流の出力が減少するからであり、また、本来電流が流れてはいけない部分に電流が流れてしまい、回路等の動作に支障を来たすためである。
【特許文献１】特開2000-277724号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、上記のHFETの4つの性能指標を同時に達成することは従来のIII族窒化物半導体を用いたHFETの構成では不可能である。その理由を以下に述べる。ノーマリオフモード化はゲート電極直下の障壁層13の厚さを薄くする、障壁層13の不純物濃度を薄くする、あるいは障壁層13のAlの組成比を減らすことが必要である。また、Imaxの増加は障壁層13の厚さを厚くする、障壁層13の不純物濃度を濃くする、あるいは障壁層13のAlの組成比を増加させることが必要である。また、gmの増加はゲート電極直下の単位面積あたりの静電容量(キャパシタンス)を高めることで達成される。そのためにはゲート電極直下の障壁層13の厚さを薄くすることが必要である。一方、ゲートリーク電流はゲート電極直下の障壁層13の厚さが厚いほど、また同じく障壁層13の伝導帯底の高さが高いほど低減できる。なぜならゲートリーク電流はトンネル現象に起因し、障壁層の厚さおよび障壁高さが小さいほどトンネル現象は起こりやすいためである。
【００１１】
したがって、本発明は、以上述べた従来のIII族窒化物半導体を用いたHFETで、上記4つの性能指標を同時に満たすことが不可能であるという課題を解決することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の半導体装置は、動作層となる第1のIII族窒化物半導体層を形成した基板と、第1のIII族窒化物半導体層の上に形成されて障壁層として作用する1層もしくは多層からなる第2のIII族窒化物半導体層と、第2のIII族窒化物半導体層上のゲート形成領域のみ形成されない第3のIII族窒化物半導体層と、第3のIII族窒化物半導体層上に形成されソースとして作用する第1の電極と、第3のIII族窒化物半導体層上に形成されドレインとして作用する第2の電極と、第1の電極と第2の電極間の第2および第3のIII族窒化物半導体層上に形成された絶縁膜層と、絶縁膜層上に形成され第1の電極と第2の電極間を流れる電流を制御する第3の電極(ゲート)とを備え、
第2のIII族窒化物半導体層はAlを有するものであり、第1の電極に対して第3の電極に電圧を加えない状態で第3の電極直下における第1のIII族窒化物半導体層表面の伝導帯下端のエネルギーがその場所のフェルミエネルギーよりも高くなるよう制御された、厚さおよびAl組成比を有することを特徴とするものである。
【００１３】
上記構成において、第3のIII族窒化物半導体層は不純物がドープされている。
【００１４】
上記構成において、第3のIII族窒化物半導体層はAlを含み、そのAl組成比が、第2のIII族窒化物半導体層のAl組成比と等しいか、もしくはよりも大きい。
【００１５】
上記構成において、絶縁膜層の誘電率が第2のIII族窒化物半導体層の誘電率よりも大きい。
【００１６】
上記構成において、絶縁膜層がチタン酸ストロンチウム(STO)、チタン酸バリウムストロンチウム(BST)、酸化ハフニウム(HfO2)、酸化アルミニウム(Al2O3)、酸化マグネシウム(MgO)、窒化アルミニウム(AlN)、酸化ジリコニウム(ZrO2)薄膜、または酸化窒化ガリウム(GaNxOy)である。
【００１７】
上記構成において、絶縁膜層の厚さが5nm以上30nm以下である。
【００１８】
本発明の別の半導体装置は、動作層となる第1のIII族窒化物半導体層を形成した基板と、第1のIII族窒化物半導体層の上に形成されて障壁層として作用する1層もしくは多層からなる第2のIII族窒化物半導体層と、第2のIII族窒化物半導体層の上のゲート形成領域のみ形成されない第3のIII族窒化物半導体層と、第3のIII族窒化物半導体層上に形成されソースとして作用する第1の電極と、第3のIII族窒化物半導体層上に形成されドレインとして作用する第2の電極と、第１の電極と第2の電極間の第2および第3のIII族窒化物半導体層上に形成され絶縁破壊耐圧の高い第1の絶縁膜層と、第1の絶縁膜層上に形成され第2のIII族窒化物半導体層よりも高い誘電率を有する第2の絶縁膜層と、第2の絶縁膜層上に形成されて第1の電極と第2の電極間を流れる電流を制御する第3の電極(ゲート)とを備え、
第2のIII族窒化物半導体層はAlを有するものであり、第1の電極に対して第3の電極に電圧を加えない状態で第3の電極直下における第1のIII族窒化物半導体層表面の伝導帯下端のエネルギーがその場所のフェルミエネルギーよりも高くなるよう制御された、厚さおよびAl組成比を有することを特徴とするものである。
【００１９】
上記構成において、第1の絶縁膜層が酸化シリコン(SiO2)、窒化シリコン(Si3N4)、または有機高分子(BCB, BCN)薄膜である。
【００２０】
本発明の別の半導体装置は、動作層となる第1のIII族窒化物半導体層を形成した基板と、第1のIII族窒化物半導体層の上に形成されて障壁層として作用する1層もしくは多層からなる、Alを含有する第2のIII族窒化物半導体層と、第2のIII族窒化物半導体層上に形成されてソースとして作用する第1の電極と、第2のIII族窒化物半導体層上に形成されてドレインとして作用する第2の電極、第2のIII族窒化物半導体層上の第1の電極と第2の電極間に形成されてAl組成比が第2のIII族窒化物半導体層のAl組成比よりも小さいAlを有する第3のIII族窒化物半導体層と、第3のIII族窒化物半導体層の上に形成されて第1の電極と第2の電極間を流れる電流を制御する第3の電極とを備え、
第2のIII族窒化物半導体層は、第1の電極に対して第3の電極に電圧を加えない状態で第3の電極直下における第1のIII族窒化物半導体層表面の伝導帯下端のエネルギーがその場所のフェルミエネルギーよりも高くなるよう制御された、厚さおよびAl組成比を有することを特徴とするものである。
【００２１】
上記構成において、第3の電極としてニッケル(Ni)、パラジウム(Pd)、パラジウムシリコン(PdSi)、白金(Pt)、金(Au)、またはそれらの合金もしくは多層膜を用いる。
【発明の効果】
【００２２】
本発明の半導体装置によれば、第3の電極直下のみ障壁層を薄くする構成にすることによってVpを正の値にすることができ、第1の電極に対して第3の電極に電圧を加えない状態で第1および第2の電極間が短絡されないと同時に、第3の電極直下以外の場所では従来のHFETと同じ厚さの障壁層が存在しているため、最大電流値Imaxは従来と変らず、また同時に従来の通常のHFETと比較して高いトランスコンダクタンスgmを達成し、さらに前記第3の電極へのリーク電流を減少させることが可能である。すなわち、第1の電極（ソース電極）に対して第3の電極（ゲート電極）に電圧を印加せずにチャネルが完全に空乏化し、ゲート-ソース間およびゲート-ドレイン間はチャネルが空乏化せず、かつ、ゲート電極下に絶縁膜層を有することが可能となる。これにより、従来のIII族窒化物半導体を用いたHFETと比較して、Vpが正の値をとり、高いImaxおよびgmを実現し、かつ、ゲートリーク電流を低減することが可能となる。
【００２３】
第3のIII族窒化物半導体層に不純物がドープされている場合、チャネル部分の二次元電子ガス(2DEG)の濃度が上がり、最大電流値Imaxを増大させることが可能となる。
【００２４】
第2のIII族窒化物半導体層のAl組成比よりも第3のIII族窒化物半導体層のAl組成比の方が大きい場合、チャネル部分の二次元電子ガス(2DEG)の濃度が上がり、最大電流値Imaxを増大させることが可能となる。
【００２５】
絶縁膜層の厚さが5nm以上30nm以下である場合、従来の通常のHFETと比較して高いトランスコンダクタンスgmを達成し、さらに前記第3の電極へのリーク電流を減少させることが可能である。
【００２６】
本発明の別の半導体装置によれば、第1の電極と第2の電極間に絶縁破壊耐圧の高い第1の絶縁膜層およびその上に第2のIII族窒化物よりも高い誘電率を有する第2の絶縁膜層を有するため、閾値電圧Vpを正の値にすることができ、前記第1の電極に対して前記第3の電極に電圧を加えない状態で前記第1および第2の電極間が短絡されないと同時に、従来の通常のHFETと比較して高いトランスコンダクタンスgmを達成し、さらに第3の電極へのリーク電流を減少させ、加えて第2の電極と第3の電極との間の耐圧を向上させることが可能である。
【００２７】
本発明の別の半導体装置によれば、第1の電極と第2の電極間にAl組成比が第2のIII族窒化物半導体層のAl組成比よりも小さい第3のIII族窒化物半導体層、その上に前記両電極間を流れる電流を制御する第3の電極(ゲート)を有するため、閾値電圧Vpを正の値にすることができ、第1の電極に対して前記第3の電極に電圧を加えない状態で第1および第2の電極間が短絡されないと同時に、第3の電極へのリーク電流を減少させることが可能である。
【００２８】
第3の電極の材料としてニッケル(Ni)、パラジウム(Pd)、パラジウムシリコン(PdSi)、白金(Pt)、金(Au)の金属を用いた場合、第3の電極のショットキー障壁を従来よりも高くでき、前記第3の電極へのリーク電流を減少させることが可能である。
【発明を実施するための最良の形態】
【００２９】
(第1の実施形態)
本発明の第1の実施形態に係る半導体装置について図1および図２を参照しながら説明する。
【００３０】
図1(a)は、本実施形態に係る半導体装置の断面を模式的に示している。
【００３１】
図1(a)に示すように、基板11の上に形成されたGaNからなる動作層12の上に、ゲート電極直下における動作層12表面の伝導帯下端のエネルギーがその場所のフェルミエネルギーよりも高くなる厚さおよびAl組成比を有するAlxGa(1-x)N(0<x<1)からなる障壁層13が積層されており、動作層12と障壁層13とからヘテロ接合界面が形成されている。障壁層13の上には、さらにAlyGa(1-y)N(0<y<1)からなる半導体層17が積層されており、その上にソースオーミック電極14およびドレインオーミック電極15が互いに間隔をおいて形成され、ソースオーミック電極14およびドレインオーミック電極15の間には絶縁膜18が形成され、その上にゲート電極16が形成されている。なお、本実施形態において半導体層17はゲート電極16が形成される部分では積層されていない。
【００３２】
図1(b)は本実施形態に係る半導体装置において障壁層13の不純物濃度を0としたときの障壁層13の厚さおよびAl組成比xと閾値電圧Vpとの関係を示す。本図から明らかなように、障壁層13の厚さとAl組成比xの組み合わせによって、Vpが正の値をとることが確認された。
【００３３】
図1(c)は本実施形態に係る半導体装置において障壁層13の厚さを5nm、Al組成比xを0.25としたときのドレイン電圧(Vds)が10Vにおけるドレイン電流-ゲート電圧(Ids-Vgs)曲線を示す。
【００３４】
図２（ａ）には上記条件でゲート電圧が0Vのときのゲート電極直下の動作層12と障壁層13とからなるヘテロ接合付近のエネルギーバンド図を示す。以上説明したように、本実施形態の半導体装置においては、障壁層13の厚さ、不純物濃度およびAl組成比が一定の条件を満たせば、ゲート電極直下における動作層12表面の伝導帯下端のエネルギーがその場所のフェルミエネルギーよりも高くなる。図1(c)より、図２（ａ）を達成する条件でノーマリオフモードにすることが可能である。
【００３５】
また半導体層17に不純物をドープした構造をとると、不純物の存在によりチャネルの二次元電子ガス(2DEG)の濃度を増加させることができる。これにより前記の不純物のない構造の場合よりもさらに高いImaxを実現することが可能である。
【００３６】
図２（ｂ）は本実施形態に係る半導体装置と従来の半導体装置をともに同じドレイン電圧(Vds=10V)で動作させた場合のドレイン電流-ゲート電圧(Ids-Vgs)曲線を示す。本図から明らかなように、実線で示した本実施形態に関わる半導体装置の方は点線で示した従来の半導体装置と異なりVpが正の値をとることが確認された。また、曲線aはAl組成比x=yでドープなしの場合、曲線bはAl組成比x<yでドープなしの場合、曲線cはAl組成比x=yでドープありの場合である。また、従来例は図６の構造の場合の曲線である。
【００３７】
xは障壁層13のAl組成比、yは半導体層17のAl組成比である。曲線aおよびcから、半導体層17にドープを施していない半導体装置よりも、半導体層17にドープを施した半導体装置の方が、高いImaxをとることが確認された。
【００３８】
また、曲線aおよびbから半導体層17のAl組成比yは障壁層13のAl組成比xよりも大きくする。このようにすることで、ノーマリオフモードのままチャネル部分における分極による二次元電子ガス(2DEG)の濃度を増加し、Imaxを増加させることができる。
【００３９】
図２（ｃ）は、絶縁膜18の厚さが0から50nmまでの場合のゲートリーク電流とgmを表にして示す。このことから絶縁膜18が5nmよりも薄いとゲートリーク電流が必要以上に増加し、30nmよりも厚いとgmが必要以上に低下することが確認できる。したがって絶縁膜18の厚さは5nm以上30nm以下であることが好ましいことがわかる。ここで、リーク電流例えば2.00E−04は、2.00E−04=2×10-4を表す。
【００４０】
また、絶縁膜18は障壁層よりも高い誘電率を持つこととする。さらに、絶縁膜18の誘電率は絶縁性を損なわない限り上限を設けない。このような構造とすることで、従来のノーマリオンモードのHFET(図６)よりも高いImax、gm、低いゲートリーク電流を実現できる。
【００４１】
絶縁膜18の材料として、チタン酸ストロンチウム(STO)、チタン酸バリウムストロンチウム(BST)、酸化ハフニウム(HfO2)、酸化アルミニウム(Al2O3)、酸化マグネシウム(MgO)、窒化アルミニウム(AlN)、酸化ジリコニウム(ZrO2)、または酸化窒化ガリウム(GaNxOy)の薄膜を選定する。このような構造にすることで、高いImax、gm、低いゲートリーク電流を実現できる。
【００４２】
(第2の実施形態)
本発明の第2の実施の形態を図３により説明する。これは、第1の実施形態をさらに改良して、ノーマリオフモードを実現し、かつ高い耐圧を得ることも可能である。
【００４３】
図３(a)は、第2の実施形態に係る半導体装置の断面を模式的に示している。
【００４４】
図３(a)に示すように、基板11の上に形成されたGaNからなる動作層12の上に、ゲート電極直下における動作層12表面の伝導帯下端のエネルギーがその場所のフェルミエネルギーよりも高くなる厚さおよびAl組成比を有するAlxGa(1-x)N(0<x<1)からなる障壁層13が積層されており、動作層12と障壁層13とからヘテロ接合界面が形成されている。障壁層13の上には、さらにAlyGa(1-y)N(0<y<1)からなる半導体層17が積層されており、その上にソースオーミック電極14およびドレインオーミック電極15が互いに間隔をおいて形成され、ソースオーミック電極14およびドレインオーミック電極15の間には絶縁破壊耐圧の高い絶縁膜19が形成され、その上に障壁層13よりも高い誘電率を持つ絶縁膜18が形成され、その上にゲート電極16が形成されている。なお、第2の実施形態において半導体層17はゲート電極16が形成される部分では積層されていない。
【００４５】
図３(b)は本実施形態に係る半導体装置と従来の半導体装置のドレイン電流-ドレイン電圧(Ids-Vds)曲線を示す。本図から明らかなように、実線で示した本実施形態に関わる半導体装置の方が点線で示した従来の半導体装置と比較して高い耐圧を実現できることが確認された。
【００４６】
また絶縁膜19の材料として酸化シリコン(SiO2)、窒化シリコン(Si3N4)、または有機高分子(BCB, BCN)薄膜を選定する。このような構造にすることで、第１の実施の形態と同様な効果が得られるほか、高い耐圧を実現できる。
(第3の実施形態)
本発明の第3の実施形態に係る半導体装置について図４を参照しながら説明する。
【００４７】
図４(a)は、本実施形態に係る半導体装置の断面を模式的に示している。
【００４８】
図４(a)に示すように、基板11の上に形成されたGaNからなる動作層12の上に、AlxGa(1-x)N(0<x<1)からなる障壁層13が積層されており、動作層12と障壁層13とからヘテロ接合界面が形成されている。障壁層13の上には、ソースオーミック電極14およびドレインオーミック電極15が互いに間隔をおいて形成され、ソースオーミック電極14およびドレインオーミック電極15の間にはゲート電極直下における動作層12表面の伝導帯下端のエネルギーがその場所のフェルミエネルギーよりも高くなる厚さおよび障壁層13のAl組成比よりも小さいAl組成比を有するAlyGa(1-y)N(0<=y<1)からなる半導体層20(x>y)が形成され、その上にゲート電極16が形成されている。
【００４９】
第3の実施形態の半導体装置の構成によれば、閾値電圧Vpを正の値にすることが可能となる。なぜならば、図４(b)にあるように障壁層13と半導体層20とのヘテロ界面に生じる分極電荷が原因で、半導体層20の厚さを厚くしていくことでゲート電極16直下における動作層12表面の伝導帯下端のエネルギーが高くなるからである。
【００５０】
図４(c)は本実施形態に係る半導体装置と従来の半導体装置をともに同じドレイン電圧(Vds=10V)で動作させた場合のドレイン電流-ゲート電圧(Ids-Vgs)曲線を示す。本図から明らかなように、実線で示した第3の実施形態に関わる半導体装置は点線で示した従来の半導体装置と比較してVpが正の値をとることが確認された。
【００５１】
以上説明したように、第3の実施形態の半導体装置においては、半導体層20を積層することでノーマリオフモードにすることができる。
【００５２】
(第4の実施形態)
本発明の第4の実施の形態を図1（ａ）および図５を参照しながら説明する。すなわち、第1の実施形態を改良して、ノーマリオフモードを実現しながらゲートリーク電流を低減することも可能である。
【００５３】
図1(a)は、第4の実施形態に係る半導体装置の断面をも模式的に示している。
【００５４】
図1(a)に示すように、基板11の上に形成されたGaNからなる動作層12の上に、ゲート電極直下における動作層12表面の伝導帯下端のエネルギーがその場所のフェルミエネルギーよりも高くなる厚さおよびAl組成比を有するAlxGa(1-x)N(0<x<1)からなる障壁層13が積層されており、動作層12と障壁層13とからヘテロ接合界面が形成されている。障壁層13の上には、さらにAlyGa(1-y)N(0<y<1)からなる半導体層17が積層されており、その上にソースオーミック電極14およびドレインオーミック電極15が互いに間隔をおいて形成され、ソースオーミック電極14およびドレインオーミック電極15の間にはゲート電極16が形成されている。なお、第4の実施形態において半導体層17はゲート電極16が形成される部分では積層されていない。
【００５５】
そして、第4の実施形態においてゲート電極16の材料としてニッケル(Ni)、パラジウム(Pd)、パラジウムシリコン（PdSi）、白金(Pt)、金(Au)、またはそれらの合金もしくは多層膜を選定する。
【００５６】
図５は第4の実施形態に係る半導体装置と従来の半導体装置をともに同じドレイン電圧(Vds=10V)で動作させた場合のゲート電流-ゲート電圧(Ig-Vgs)曲線を示す。本図から明らかなように、実線で示した第4の実施形態に関わる半導体装置の方が点線で示した従来の半導体装置と比較してより低いゲート電流を実現できることが確認された。
【００５７】
なお、第4の実施の形態のゲート電極の選定は第1から第3の実施の形態にも適用することができる。
【産業上の利用可能性】
【００５８】
本発明の半導体装置は、ソース、ドレイン、ゲート電極を有するIII族窒化物半導体装置において、ゲート電極直下の障壁層が薄く、障壁層の上に高誘電率を有する膜が存在し、ソース-ゲート電極間かつゲート-ドレイン電極間は障壁層の再成長により従来と同様の厚さの障壁層を持つ。その結果、従来の半導体装置に比べて、高誘電率膜および従来より薄い障壁層により、高いgmを実現し、かつ、ノーマリオフモードで高いImaxを実現している。そのため本発明はIII族窒化物半導体を用いた半導体装置、特に電源系で高耐圧が要求されるパワートランジスタ等に有用であり、その工業的価値は極めて高いものである。
【図面の簡単な説明】
【００５９】
【図１】本発明の第1の実施形態に係る半導体装置を示し、(a)は断面図、(b)は本発明における障壁層の厚さおよびAl組成比と閾値電圧Vpの関係、(c)は本発明の半導体装置のドレイン電流-ゲート電圧特性図である。
【図２】（ａ）は第１の実施の形態のゲート電圧が0Vのときのゲート電極直下のエネルギーバンド図、（ｂ）は本発明と従来の半導体装置のドレイン電流-ゲート電圧特性図、（ｃ）は絶縁膜の厚さに対するゲートリーク電流とgmを表す図である。
【図３】本発明の第2の実施形態に係る半導体装置を示し、(a)は断面図、(b)は本発明と従来の半導体装置のドレイン電流-ドレイン電圧特性図である。
【図４】本発明の第3の実施形態に係る半導体装置を示し、(a)は断面図、(b)は本発明の半導体装置のゲート電圧が0Vのときのゲート電極直下のエネルギーバンド図、(c)は本発明と従来の半導体装置のドレイン電流-ゲート電圧特性図である。
【図５】本発明の第4の実施形態に係る半導体装置を示し、本発明と従来の半導体装置のゲート電流-ゲート電圧特性図である。
【図６】は従来のIII族窒化物系半導体装置を示す断面図である。
【符号の説明】
【００６０】
11    基板
12    動作層
13    障壁層
14    ソースオーミック電極
15    ドレインオーミック電極
16    ゲート電極
17    半導体層
18    絶縁膜
19    絶縁膜
20    半導体層
【図１】
2006222414.tif 000003
【図２】
2006222414.tif 000004
【図３】
2006222414.tif 000005
【図４】
2006222414.tif 000006
【図５】
2006222414.tif 000007
【図６】
2006222414.tif 000008