(57)【要約】【課題】情報処理機器から供給される電源電圧がメモリ集積回路の動作電圧と異なる場合でも使用できる低消費電力のメモリカード、ＩＣカード等の情報記録媒体を提供する。【解決手段】所定の動作電圧で動作するメモリ集積回路（１４）を備え、情報処理機器から電源電圧が供給されるメモリカードは、情報処理機器から供給される電源電圧が、第１の所定電圧範囲内のときに電源電圧を所定の動作電圧に変換し出力する一方、電源電圧が、第２の所定電圧範囲外の時は電源電圧を出力する電源電圧制御回路（１２）と、情報処理機器とメモリ集積回路との間に配置され、情報処理機器とメモリ集積回路との間で入出力される信号の信号電圧を変換する入出力バッファ（１３）とを備える。メモリ集積回路には電源電圧制御回路から動作電圧が供給される。第１及び第２の所定電圧範囲は上限値および下限値を有する。【選択図】図１
2006309795.tif 000002
【特許請求の範囲】
【請求項１】
所定の動作電圧で動作するメモリ集積回路を備え、情報処理機器に装着状態で、該情報処理機器から電源電圧が供給されるメモリカードにおいて、
ａ）前記情報処理機器から供給される電源電圧が第１の所定電圧範囲内のときに、前記電源電圧を前記所定の動作電圧に変換し出力する一方、前記電源電圧が前記メモリ集積回路の動作電圧を含む第２の所定電圧範囲内の時は、前記電源電圧を出力する電源電圧制御回路と、
前記情報処理機器と前記メモリ集積回路との間に配置され、前記情報処理機器と前記メモリ集積回路との間で入出力される信号の信号電圧を変換する入出力バッファとを備え、
ｂ）前記メモリ集積回路は前記電源電圧制御回路から動作電圧を供給され、
ｃ）前記第１の所定電圧範囲は上限値および下限値を有し、かつ前記第２の所定電圧範囲が上限値および下限値を有し、
ｄ）前記電源電圧制御回路は、
前記情報機器から供給される電源電圧を入力する入力端子と、前記メモリ集積回路の動作電圧を出力する出力端子と、入力を前記入力端子に接続し、入力された前記電源電圧が前記第１の所定電圧範囲内かどうかを検出し第１の制御信号を出力する第１電圧検出回路と、
前記第１の制御信号を受け前記電源電圧が前記第１の所定電圧範囲内のとき入力された前記電源電圧を前記所定の動作電圧に変換し出力する電圧変換回路と、
入力を前記入力端子に接続し、入力された前記電源電圧が前記第２の所定電圧範囲内かどうかを検出し第２の制御信号を出力する第２電圧検出回路と、
前記第２の制御信号を受け前記電源電圧が前記第２の所定電圧範囲内のとき前記電源電圧を出力端子に出力する電圧出力回路とを含む
ことを特徴とするメモリカード。
【請求項２】
請求１記載のメモリカードにおいて、
前記電圧変換回路は、
一端を前記入力端子に接続し、制御端子を前記第１電圧検出回路の出力に接続し、前記第１の制御信号に基づきオン／オフ動作し、前記電源電圧が前記第１の所定電圧範囲内のときオンし導通する第１のスイッチと、
入力を前記第１スイッチの他端に接続し、出力を前記出力端子に接続し、前記第１のスイッチを介して入力される前記電源電圧を前記所定の動作電圧に変換し出力するＤＣ−ＤＣコンバータを含む
ことを特徴とするメモリカード。
【請求項３】
請求項１記載のメモリカードにおいて、
前記電圧出力回路は、
一端を前記入力端子に接続し、制御端子を前記第２電圧検出回路の出力に接続し、前記第２の制御信号に基づきオン／オフ動作し、前記電源電圧が前記第２の所定電圧範囲内のときオンし導通する第２のスイッチを含む
ことを特徴とするメモリカード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＣＭＣＩＡ仕様に基づくＤＲＡＭメモリを使用したＰＣカード、特に低消費電力であり、また電源電圧に依存せず使用できるメモリカード等の情報記録媒体に関する。
【背景技術】
【０００２】
図４は、従来のＤＲＡＭメモリカードを示す。図において、従来のＤＲＡＭメモリカード（以下、メモリカードと称す。）５１では、ＤＲＡＭ集積回路５２に対し、接続される情報処理機器（以下、ＰＣと称す。）との間で、電源電圧が供給される電源線Ｖccと、信号のやりとりを行うためのデータアクセス制御線５３と、基準電位が与えられるグランド線ＧＮＤとが接続されている。通常、メモリカードは複数のＤＲＡＭ集積回路５２から構成されるが、ここでは、説明の簡単化のために、１個のＤＲＡＭ集積回路５２のみの構成としている。また、データアクセス制御線５３は、ＰＣとの間で、アドレス、データおよび読み書きするための制御信号線の集まりであり、その中をＰＣＭＣＩＡ仕様に準拠した制御信号がやりとりされる。
【０００３】
従来、ＤＲＡＭ集積回路５２において、電源電圧および信号電圧が５Ｖで動作するものが主流であったが、近年ＬＳＩの高集積化による微細パターン化に伴う絶縁破壊の問題から３．３Ｖで動作するＤＲＡＭ集積回路５２も使用されており、現状では、動作電圧が５ＶのＤＲＡＭ集積回路（以下、５Ｖ系ＤＲＡＭと称す。）および動作電圧が３．３ＶのＤＲＡＭ集積回路（以下、３．３Ｖ系ＤＲＡＭと称す。）が共存した状況にある。ＰＣは、接続するメモリカードの動作電圧を判断し、メモリカードに対し、適切な電圧を供給する。すなわち、５Ｖで動作するメモリカードには、５Ｖの電圧を、３．３Ｖで動作するメモリカードには、３．３Ｖの電圧を供給する。しかし、ＰＣによっては、５Ｖで動作するメモリカードに対してのみ対応しているものもあり、このようなＰＣにおいては、３．３Ｖで動作するメモリカードは使用できない。なお、２種類の電源電圧で動作可能なＩＣカードに関する技術として特許文献１に開示のものがある。
【特許文献１】特開平０６−３３３１０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図５は、従来のメモリカード内の５Ｖ系および３．３Ｖ系のＤＲＡＭ集積回路の消費電流を示したものであり、図５より、動作時において、３．３Ｖ系ＤＲＡＭは、５Ｖ系ＤＲＡＭの約半分の消費電流であることがわかる。
【０００５】
すなわち、メモリカードにおいて、５Ｖ系ＤＲＡＭの代わりに３．３Ｖ系ＤＲＡＭを使用すれば、消費電流を大幅に低減することができ、またＰＣ内蔵のバッテリ電池の寿命を延長させることができる。しかし、従来の３．３Ｖ系ＤＲＡＭを備えたメモリカードでは、５Ｖ系ＤＲＡＭにのみ対応したＰＣに対しては、使用することができず、３．３Ｖ系ＤＲＡＭを使用することによる消費電流の低減は不可能であった。
【０００６】
そこで本発明の目的は、情報処理機器からの供給電源電圧に依存しない低消費電力のＤＲＡＭメモリカードを提供することである。
【課題を解決するための手段】
【０００７】
本発明に係るメモリカードは、所定の動作電圧で動作するメモリ集積回路を備え、情報処理機器に装着状態で、該情報処理機器から電源電圧が供給されるメモリカードである。電源電圧制御回路は、情報処理機器から供給される電源電圧が第１の所定電圧範囲内のときに、電源電圧を所定の動作電圧に変換し出力する一方、電源電圧がメモリ集積回路の動作電圧を含む第２の所定電圧範囲内の時は、電源電圧を出力する。入出力バッファは、情報処理機器とメモリ集積回路との間に配置され、情報処理機器とメモリ集積回路との間で入出力される信号の信号電圧を変換する。メモリ集積回路は電源電圧制御回路から動作電圧を供給される。第１の所定電圧範囲は上限値および下限値を有し、かつ第２の所定電圧範囲が上限値および下限値を有する。電源電圧制御回路は、情報機器から供給される電源電圧を入力する入力端子と、メモリ集積回路の動作電圧を出力する出力端子と、入力を入力端子に接続し、入力された電源電圧が第１の所定電圧範囲内かどうかを検出し第１の制御信号を出力する第１電圧検出回路と、第１の制御信号を受け電源電圧が第１の所定電圧範囲内のとき入力された電源電圧を所定の動作電圧に変換し出力する電圧変換回路と、入力を前記入力端子に接続し、入力された前記電源電圧が第２の所定電圧範囲内かどうかを検出し第２の制御信号を出力する第２電圧検出回路と、第２の制御信号を受け電源電圧が第２の所定電圧範囲内のとき電源電圧を出力端子に出力する電圧出力回路とを含む。
【発明の効果】
【０００８】
本発明によれば、情報処理機器からの供給電圧が、メモリ集積回路の動作電圧より高い電圧であっても、電源電圧制御回路により、適切な電圧に変換される。これにより、メモリカードまたはＩＣカードにおいて、情報処理機器の供給電圧にかかわらず、低電圧で動作するメモリ集積回路が使用できるため、低消費電流のメモリカードまたはＩＣカードが実現できる。また、情報処理機器からの供給電圧に依存せずに使用可能なメモリカードが実現できる。
【発明を実施するための最良の形態】
【０００９】
以下に添付の図面を用いて、本発明の実施の形態について詳細な説明を行う。
【００１０】
図１は、本発明の実施の形態のメモリカードを示す。本実施形態のメモリカード１１は、入力を電源線Ｖccに接続した電源電圧制御回路１２と、電源電圧制御回路１２の出力に接続し、ＰＣとの間のデータおよび各種制御信号の電圧を変換するため、データアクセス制御線１５に接続した入出力バッファ１３と、入出力バッファ１３を介して、ＰＣからのデータおよび各種制御信号のやりとりを行うために入出力バッファ１３に接続し、電源電圧制御回路１２の出力に接続し、３．３Ｖで動作するＤＲＡＭ集積回路１４とからなる。また、電源電圧制御回路１２、入出力バッファ１３、ＤＲＡＭ集積回路１４は、基準電位を与えるグランド線ＧＮＤに接続されている。
【００１１】
電源線Ｖccには、ＰＣからの電源電圧３．３Ｖまたは５Ｖの直流電圧が供給される。電源電圧制御回路１２（詳細な説明については後述する。）は、電源線Ｖccを介して供給された電圧を所定の電圧（３．３Ｖ）に変換して、入出力バッファ１３とＤＲＡＭ集積回路１４に供給する。入出力バッファ１３は、ＰＣとＤＲＡＭ集積回路１４との間に介在し、ＰＣとＤＲＡＭ集積回路１４との間でやりとりされる信号の電圧を相互に変換する。すなわち、ＰＣ側からの信号の電圧は、３．３Ｖまたは５Ｖであり、ＤＲＡＭ集積回路１４で処理できる信号の電圧は、３．３Ｖである。このため、入出力バッファ１３により、ＰＣとＤＲＡＭ集積回路１４との間で信号のやりとりを行う時に、信号電圧をそれぞれにおいて処理できる電圧に変換している。またこの入出力バッファ１３は、入出力電圧が所定範囲内で制限されない「トレランスフリー」性能を有しており、ＰＣに対して入出力される信号電圧が、３Ｖから５．５Ｖまでの所定範囲内の電圧であれば変換可能である。従って入出力バッファ１３は、ＰＣからＤＲＡＭ集積回路１４へ信号が流れる場合は、この信号電圧（３．３Ｖまたは５Ｖ）をＤＲＡＭ集積回路１４で処理できる電圧（３．３Ｖ）に変換し、またＤＲＡＭ集積回路１４からＰＣへ信号が流れる場合は、信号電圧（３．３Ｖ）をＰＣで処理できる電圧（３．３Ｖまたは５Ｖ）に変換する。このような機能を有する入出力バッファ１３は、ＩＣとして市販されており、例えば、ナショナルセミコンダクタ社、テキサス・インスツルメント社の７４ＬＶＣ２４５等がある。
【００１２】
以下に図２を用いて電源電圧制御回路１２の詳細な説明を行う。電源電圧制御回路１２は、入力を入力端子２８に接続した第１ウインドコンパレータ２１と、一端を入力端子２８に接続し、第１ウインドコンパレータ２１からの制御信号により開閉を行う第１スイッチ２２と、入力を該第１スイッチ２２の他端に接続し、出力を出力端子２９に接続したＤＣ−ＤＣコンバータ２３と、入力を入力端子２８に接続した第２ウインドコンパレータ２４と、一端を入力端子２８に接続し、他端を出力端子２９に接続し、第２ウインドコンパレータ２４からの制御信号により開閉を行う第２スイッチ２５とからなる。第１および第２ウインドコンパレータ２１、２４は所定範囲内の電圧が入力された時にのみ「Ｈｉｇｈ」レベルの信号（以下、「Ｈ」と称す。）を制御信号として出力するものである。本実施形態では、第１ウインドコンパレータ２１は、５Ｖ±１０％（４．５〜５．５Ｖ）の入力電圧に対して「Ｈ」を出力し、第２ウインドコンパレータ２４は、３．３Ｖ±１０％（３．０〜３．６Ｖ）の入力電圧に対して「Ｈ」を出力する。図３（ａ）に第１ウインドコンパレータ２１の回路図を示す。図３（ａ）において、第１ウインドコンパレータ２１は、正端子に５．５Ｖの基準電圧を印加し、負端子を入力３３に接続した第１コンパレータ３１と、負端子に４．５Ｖの基準電圧を印加し、正端子を第１コンパレータ３１の負端子と結合し、出力を第１コンパレータ３１の出力３４と結合した第２コンパレータ３２とからなる。このように構成された第１ウインドコンパレータ２１の出力Ｖoutは、図３（ｂ）に示すように、入力Ｖinが５Ｖ±１０％（４．５〜５．５Ｖ）の時のみ「Ｈ」となる。同様にして、第１コンパレータ３１の正端子に３．６Ｖを第２コンパレータ３２の負端子に３．０Ｖの基準電圧を印加することにより、３．３Ｖ±１０％（３．０〜３．６Ｖ）の入力電圧対し、「Ｈ］を出力する第２ウインドコンパレータ２４も構成できる。ここで上記ウインドコンパレータ２１、２４は、ＰＣからの電圧の変動を考慮して、１０％のマージンを持たせてある。また、第１および第２スイッチ２２、２５は、例えば、損失の少ない電界効果トランジスタスイッチ等により構成され、制御信号が「Ｈ］の時にオンし、「Ｌ」の時にオフする。ＤＣ−ＤＣコンバータ２３は、４．５〜５．５Ｖの入力電圧に対し、３．３Ｖの電圧を出力する。
【００１３】
次に電源電圧制御回路１２の動作について説明する。図２において、入力端子２８には、ＰＣからの３．３Ｖまたは５Ｖの電圧（１０％以内の変動を有する）が供給される。今、入力端子２８に５Ｖの電圧が供給された時、第２ウインドコンパレータ２４の出力は「Ｌ」になり、第２スイッチ２５は「オフ」になるため、経路２７は確立されない。またこの時、第１ウインドコンパレータ２１の出力は「Ｈ」になり、第１スイッチ２２が「オン」し、経路２６によりＤＣ−ＤＣコンバータ２３に入力電圧が供給される。これにより、ＤＣ−ＤＣコンバータ２３は、ＰＣからの供給電圧を３．３Ｖに変換し出力する。この時のＤＣ−ＤＣコンバータ２３は、その変換損失が５Ｖ系ＤＲＡＭ集積回路の消費電力よりも小さくなるような高効率のものを使用する。次に、入力端子２８に３．３Ｖの電圧が供給された場合を考える。３．３Ｖの電圧が入力されると、第１ウインドコンパレータ２１の出力は「Ｌ」になり、第１スイッチ２２は「オフ」になるため、経路２６は確立されない。またこの時、第２ウインドコンパレータ２４の出力は「Ｈ」になり、第２スイッチ２５が「オン」し、経路２７を介して入力電圧がそのまま出力される。すなわち、本実施形態の電源電圧制御回路１２は、入力電圧が５Ｖの時は、高効率のＤＣ−ＤＣコンバータ２３を介して電圧を３．３Ｖの電圧に変換し、また、入力電圧が３．３Ｖの時は、そのまま出力するため、入力電圧によらず効率よく所定の電圧を供給する。
【００１４】
本実施形態のメモリカード１１において、ＰＣからの供給電源電圧が５Ｖの時は、電源電圧制御回路１２により３．３Ｖに電圧変換され、入出力バッファ１３および３．３Ｖ系ＤＲＡＭ集積回路１４に駆動電圧が供給される。またＰＣからの供給電圧が３．３Ｖの時は、電源電圧制御回路１２においては、電圧変換されず、そのまま入出力バッファ１３および３．３Ｖ系ＤＲＡＭ集積回路１４に駆動電圧として供給される。また、入出力バッファ１３により、ＰＣまたはＤＲＡＭ集積回路１４からの信号の信号電圧を相互に変換し、ＤＲＡＭ集積回路１４またはＰＣに出力することにより、信号電圧が異なる場合においても、ＤＲＡＭ集積回路１４とＰＣ間で信号のやりとりを可能とする。このようにして、本実施形態のメモリカードにおいては、メモリカード内部で電源電圧および信号電圧を必要に応じて変換するため、供給される電源電圧、信号電圧にかかわらず動作する。
【００１５】
すなわち、本実施形態のメモリカードは、ＰＣからの供給電源電圧が、５Ｖでも３．３Ｖでも、動作可能であり、またＤＲＡＭ集積回路に低電圧で動作するＤＲＡＭ集積回路１４を使用しているため、消費電力を低減でき、ＰＣ内のバッテリの寿命を延長させることができる。
【００１６】
尚、本実施形態の電源制御回路において、第１および第２ウインドコンパレータに印加する基準電圧およびＤＣ−ＤＣコンバータの変換電圧の設定を変更することにより、または、追加のＤＣ−ＤＣコンバータを適宜設けることにより、情報処理機器からの電源電圧とメモリカードの動作電圧が、前述した電圧以外の所定の電圧の場合においても動作するメモリカードが構成できることは明らかである。
【００１７】
また、本実施形態のメモリカードにおいては、メモリとして、ＤＲＡＭを用いて説明したが、ＤＲＡＭの代わりにフラッシュメモリ等を用いたメモリカードでも同様の効果が期待できる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施の形態のメモリカードの構成図。
【図２】電源制御回路のブロック構成図。
【図３】（ａ）第１ウインドコンパレータの回路図、および（ｂ）第１ウインドコンパレータの入出力の関係を表す図。
【図４】従来のメモリカードの構成図。
【図５】ＤＲＡＭメモリ集積回路の消費電流を表す図。
【符号の説明】
【００１９】
１１…本発明の実施形態のメモリカード、１２…電源電圧制御回路、１３…入出力バッファ、１４，５２…ＤＲＡＭ集積回路、１５，５３…データアクセス制御線、２１…第１ウインドコンパレータ、２２…第１スイッチ、２３…ＤＣ−ＤＣコンバータ、２４…第２ウインドコンパレータ、２５…第２スイッチ、２６，２７…経路、２８…電源電圧制御回路の入力端子、２９…電源電圧制御回路の出力端子、３１…第１コンパレータ、３２…第２コンパレータ、３３…第１ウインドコンパレータの入力端子、３４…第１ウインドコンパレータの出力端子、５１…従来のメモリカード、Ｖcc…電源線、Ｖin…第１ウインドコンパレータの入力、Ｖout…第１ウインドコンパレータの出力、ＧＮＤ…グランド線。
【図１】
2006309795.tif 000003
【図２】
2006309795.tif 000004
【図３】
2006309795.tif 000005
【図４】
2006309795.tif 000006
【図５】
2006309795.tif 000007