(57)【要約】【課題】  ＦＳＧ膜で覆われた配線層のフッ素ダメージを抑制する。【解決手段】  ＴｉＮ２ａ／Ａｌ−Ｃｕ２ｂ／Ｔｉ２ｃ／ＴｉＮ２ｄからなる下層配線層２を絶縁膜１上に形成し、ＦＳＧ膜３の表面がＴｉ層２ｃよりも低い位置に配置されるようにＦＳＧ膜３の膜厚を設定した上で、下層配線層２が埋め込まれるようにＦＳＧ膜３を絶縁膜１上に形成する。【選択図】      図１
2006222348.tif 000002
【特許請求の範囲】
【請求項１】
キャップ層にＴｉ層を含む配線層と、
前記Ｔｉ層と離間するように膜厚が設定され、前記配線層を埋め込むフッ化珪酸ガラス膜とを備えることを特徴とする半導体装置。
【請求項２】
キャップ層にＴｉ層を含む配線層と、
前記Ｔｉ層よりも低い位置に配置されるように膜厚が設定され、前記配線層を埋め込むフッ化珪酸ガラス膜とを備えることを特徴とする半導体装置。
【請求項３】
前記フッ化珪酸ガラス膜と前記Ｔｉ層との距離が６００〜１０００Åの範囲になるように前記フッ化珪酸ガラス膜の膜厚が設定されていることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記配線層は、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造またはＴｉ／ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造であることを特徴とする請求項１〜３のいずれか１項記載の半導体装置。
【請求項５】
前記フッ化珪酸ガラス膜は、ノンドープシリコン酸化膜からなるキャップ膜およびライナ膜にて上下が挟み込まれていることを特徴とする請求項１〜４のいずれか１項記載の半導体装置。
【請求項６】
キャップ層にＴｉ層を含む配線層を絶縁層上に形成する工程と、
前記Ｔｉ層と離間するように膜厚が設定されたフッ化珪酸ガラス膜にて前記配線層を埋め込む工程とを備えることを特徴とする半導体装置の製造方法。
【請求項７】
キャップ層にＴｉ層を含む配線層を絶縁層上に形成する工程と、
前記Ｔｉ層よりも低い位置に配置されるように膜厚が設定されたフッ化珪酸ガラス膜にて前記配線層を埋め込む工程とを備えることを特徴とする半導体装置の製造方法。
【請求項８】
前記フッ化珪酸ガラス膜にて前記配線層を埋め込む工程は、
高密度プラズマＣＶＤにてノンドープシリコン酸化膜からなるライナ膜を形成する工程と、
高密度プラズマＣＶＤにて前記ライナ膜上にフッ化珪酸ガラス膜を形成する工程と、
高密度プラズマＣＶＤにてノンドープシリコン酸化膜からなるキャップ膜を前記フッ化珪酸ガラス膜上に形成する工程とを備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置および半導体装置の製造方法に関し、特に、配線層間の絶縁膜としてフッ化珪酸ガラスを用いる場合に適用して好適なものである。
【背景技術】
【０００２】
従来の半導体装置では、配線層間に用いられる層間絶縁膜の低誘電率化を図るため、フッ化珪酸ガラス（ＦＳＧ膜）を用いたものがある。ここで、ＦＳＧ膜に含まれるフッ素が脱ガスすると、このフッ素が配線層に作用して、配線層を腐食させることがある。
このため、例えば、特許文献１には、２層のＦＳＧ膜を成膜し、下層のＦＳＧ膜の成膜温度よりも上層のＦＳＧ膜の成膜温度を低くすることにより、ＦＳＧ膜からのフッ素の離脱を抑制する方法が開示されている。
【０００３】
また、近年の半導体装置では、反射防止機能やバリア性を配線層に持たせるために、配線層として、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造を用いることが行われている。
【特許文献１】特開２００３−３３２３３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の半導体装置では、配線層間にＦＳＧ膜を埋め込む場合、ＦＳＧ膜の高さが配線層の高さと同じ程度になるようにＦＳＧ膜の膜厚が設定されていた。また、ＦＳＧ膜が大気中に晒されると、ＦＳＧ膜の吸湿により、ＦＳＧ膜内にフッ化水素が生成される。
このため、ＦＳＧ膜内にフッ化水素が生成された状態で、ＦＳＧ膜に熱処理が行われると、脱ガスにより、フッ素が配線層のＴｉと反応し、配線層にＴｉＦなどのフッ化物が生成される。そして、配線層にＴｉＦなどのフッ化物が生成されると、配線層の抵抗が上昇し、半導体装置の信頼性を損なうという問題があった。
【０００５】
そこで、本発明の目的は、ＦＳＧ膜で覆われた配線層のフッ素ダメージを抑制することが可能な半導体装置および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００６】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、キャップ層にＴｉ層を含む配線層と、前記Ｔｉ層と離間するように膜厚が設定され、前記配線層を埋め込むフッ化珪酸ガラス膜とを備えることを特徴とする。
これにより、フッ化珪酸ガラス膜がＴｉ層と接触することを防止しつつ、フッ化珪酸ガラス膜にて配線層を埋め込むことができる。このため、ＴｉＦなどのフッ化物が配線層に生成されことを防止しつつ、層間絶縁膜の低誘電率化を実現することが可能となるとともに、配線間の間隔が狭い場合においても、層間絶縁膜のギャップフィル特性を満足させることができる。この結果、配線層の伝播遅延を抑制することが可能となるとともに、配線層の抵抗異常を防止することを可能として、半導体装置の信頼性を向上させることが可能となる。
【０００７】
また、本発明の一態様に係る半導体装置によれば、キャップ層にＴｉ層を含む配線層と、前記Ｔｉ層よりも低い位置に配置されるように膜厚が設定され、前記配線層を埋め込むフッ化珪酸ガラス膜とを備えることを特徴とする。
これにより、フッ化珪酸ガラス膜の表面よりＴｉ層を高い位置に配置することが可能となり、Ｔｉ層がフッ素と反応し難くすることができる。このため、ＴｉＦなどのフッ化物が配線層に生成されことを抑制しつつ、層間絶縁膜の低誘電率化を実現することが可能となるとともに、配線間の間隔が狭い場合においても、層間絶縁膜のギャップフィル特性を満足させることができる。この結果、配線層の伝播遅延を抑制することが可能となるとともに、配線層の抵抗異常を低減することを可能として、半導体装置の信頼性を向上させることが可能となる。
【０００８】
また、本発明の一態様に係る半導体装置によれば、前記フッ化珪酸ガラス膜と前記Ｔｉ層との距離が６００〜１０００Åの範囲になるように前記フッ化珪酸ガラス膜の膜厚が設定されていることを特徴とする。
これにより、フッ化珪酸ガラス膜による配線層の埋め込み不足を抑制しつつ、Ｔｉ層がフッ素と反応しないような距離を確保することができる。このため、層間絶縁膜のギャップフィル特性を満足させつつ、配線層の抵抗異常を低減することが可能となる。
【０００９】
また、本発明の一態様に係る半導体装置によれば、前記配線層は、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造またはＴｉ／ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造であることを特徴とする。
【００１０】
これにより、キャップ層にＴｉ層を含ませることが可能となり、反射防止機能を配線層に持たせることが可能となるとともに、フッ化珪酸ガラス膜にて配線層を埋め込んだ場合においても、ＴｉＦなどのフッ化物が配線層に生成されことを防止することができる。
また、本発明の一態様に係る半導体装置によれば、前記フッ化珪酸ガラス膜は、ノンドープシリコン酸化膜からなるキャップ膜およびライナ膜にて上下が挟み込まれていることを特徴とする。
【００１１】
これにより、フッ化珪酸ガラス膜に含まれるフッ素を閉じ込めることができ、フッ素の脱ガスによる密着性の劣化を抑制することができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、キャップ層にＴｉ層を含む配線層を絶縁層上に形成する工程と、前記Ｔｉ層と離間するように膜厚が設定されたフッ化珪酸ガラス膜にて前記配線層を埋め込む工程とを備えることを特徴とする。
【００１２】
これにより、フッ化珪酸ガラス膜がＴｉ層と接触することを防止しつつ、フッ化珪酸ガラス膜にて配線層を埋め込むことができ、層間絶縁膜のギャップフィル特性を満足させつつ、配線層の抵抗異常を低減することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、キャップ層にＴｉ層を含む配線層を絶縁層上に形成する工程と、前記Ｔｉ層よりも低い位置に配置されるように膜厚が設定されたフッ化珪酸ガラス膜にて前記配線層を埋め込む工程とを備えることを特徴とする。
【００１３】
これにより、フッ化珪酸ガラス膜にて配線層を埋め込んだ場合においても、Ｔｉ層がフッ素と反応し難くすることができ、層間絶縁膜のギャップフィル特性を満足させつつ、配線層の抵抗異常を低減することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記フッ化珪酸ガラス膜にて前記配線層を埋め込む工程は、高密度プラズマＣＶＤにてノンドープシリコン酸化膜からなるライナ膜を形成する工程と、高密度プラズマＣＶＤにて前記ライナ膜上にフッ化珪酸ガラス膜を形成する工程と、高密度プラズマＣＶＤにてノンドープシリコン酸化膜からなるキャップ膜を前記フッ化珪酸ガラス膜上に形成する工程とを備えることを特徴とする。
【００１４】
これにより、層間絶縁膜のギャップフィル特性を満足させつつ、フッ化珪酸ガラス膜に含まれるフッ素を閉じ込めることができ、フッ素の脱ガスによる密着性の劣化を抑制することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１および図２は、本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
図１（ａ）において、例えば、ＴｉＮ２ａ／Ａｌ−Ｃｕ２ｂ／Ｔｉ２ｃ／ＴｉＮ２ｄを絶縁膜１上に順次スパッタし、フォトリソグラフィー技術およびエッチング技術を用いて、ＴｉＮ２ａ／Ａｌ−Ｃｕ２ｂ／Ｔｉ２ｃ／ＴｉＮ２ｄからなる積層膜をパターニングすることにより、絶縁膜１上に下層配線層２を形成する。なお、ＴｉＮ２ａ／Ａｌ−Ｃｕ２ｂ／Ｔｉ２ｃ／ＴｉＮ２ｄの膜厚は、例えば、３００／３５００／２００／６００Åにそれぞれ設定することができ、絶縁膜１のオーバーエッチング量は８００Åに設定することができる。
【００１６】
次に、図１（ｂ）に示すように、高密度プラズマＣＶＤにより、下層配線層２が埋め込まれるようにＦＳＧ膜３を絶縁膜１上に形成する。なお、ＦＳＧ膜３は、例えば、ノンドープシリコン酸化膜からなるライナ膜３ａ、シリコン酸化膜にフッ素が含まれるメイン膜３ｂおよびノンドープシリコン酸化膜からなるキャップ膜３ｃの３層構造とすることができる。そして、フッ素が含まれるメイン膜３ｂの上下をフッ素が含まれないライナ膜３ａおよびキャップ膜３ｃで挟み込むことにより、メイン膜３ｂに含まれるフッ素をライナ膜３ａとキャップ膜３ｃとの間に閉じ込めることができ、フッ素の脱ガスによる密着性の劣化を抑制することが可能となる。
【００１７】
また、高密度プラズマＣＶＤでは、ＡｒガスでＦＳＧ膜３をスパッタしながらＦＳＧ膜３を成膜することができるので、下層配線層２間に２ＦＳＧ膜３を効率よく埋め込むことができ、下層配線層２間の間隔が狭い場合においても、ギャップフィル特性を満足させることができる。ただし、ライナ膜３ａを成膜する場合、下層配線層２を保護するため、Ａｒガスによるスパッタのパワーを弱くすることができる。
【００１８】
ここで、ＦＳＧ膜３にて下層配線層２を埋め込む場合、ＦＳＧ膜３の表面がＴｉ層２ｃよりも低い位置に配置されるようにＦＳＧ膜３の膜厚を設定することができ、ＦＳＧ膜３の表面とＴｉ層２ｃとの距離が６００〜１０００Åの範囲になるようにＦＳＧ膜３の膜厚を設定することが好ましい。例えば、ＴｉＮ２ａ／Ａｌ−Ｃｕ２ｂ／Ｔｉ２ｃ／ＴｉＮ２ｄの各膜厚が３００／３５００／２００／６００Å、絶縁膜１のオーバーエッチング量が８００Åに設定されている場合、ライナ膜３ａ／メイン膜３ｂ／キャップ膜３ｃの膜厚は、例えば、６００／２５００／１０００Åに設定することができる。
【００１９】
これにより、ＦＳＧ膜３の表面とＴｉ層２ｃとの距離を６００Åだけ確保することができ、ＦＳＧ膜３による配線層２の埋め込み不足を抑制しつつ、Ｔｉ層２ｃがフッ素と反応することを抑制することができる。このため、ＴｉＦなどのフッ化物が下層配線層２に生成されことを抑制しつつ、層間絶縁膜の低誘電率化を実現することが可能となるとともに、下層配線層２間の間隔が狭い場合においても、層間絶縁膜のギャップフィル特性を満足させることができる。この結果、下層配線層２の伝播遅延を抑制することが可能となるとともに、下層配線層２の抵抗異常を低減することを可能として、半導体装置の信頼性を向上させることが可能となる。
【００２０】
次に、図１（ｃ）に示すように、例えば、ＴＥＯＳ（テトラエトキシシラン）ガスを用いたプラズマＣＶＤを行うことにより、ＦＳＧ膜３上にシリコン酸化膜４を形成する。
次に、図２（ａ）に示すように、例えば、ＣＭＰ（化学的機械的研磨）を用いて、シリコン酸化膜４の表面を研磨することにより、シリコン酸化膜４の表面を平坦化する。
次に、図２（ｂ）に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、下層配線層２上のＦＳＧ膜３およびシリコン酸化膜４に開口部５を形成する。そして、スパッタリングなどの方法を用いてＴｉ／ＴｉＮを順次成膜することにより、開口部５が設けられたシリコン酸化膜４上にバリアメタル膜５を形成する。そして、例えば、ＷＦ6／ＳｉＨ4／Ｈ2／Ａｒ系ガスを用いたＣＶＤを行うことにより、バリアメタル膜５上にタングステン膜を形成する。そして、ＣＭＰを用いてバリアメタル膜５およびタングステン膜の研磨を行うことにより、シリコン酸化膜４の表面を露出させ、開口部５内に埋め込まれたタングステンプラグ７を形成する。
【００２１】
次に、図２（ｃ）に示すように、例えば、ＴｉＮ８ａ／Ａｌ−Ｃｕ８ｂ／Ｔｉ８ｃ／ＴｉＮ８ｄをシリコン酸化膜４上に順次スパッタし、フォトリソグラフィー技術およびエッチング技術を用いて、ＴｉＮ８ａ／Ａｌ−Ｃｕ８ｂ／Ｔｉ８ｃ／ＴｉＮ８ｄからなる積層膜をパターニングすることにより、上層配線層８をシリコン酸化膜４上に形成する。
なお、上述した実施形態では、下層配線層２および上層配線層８として、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造をそれぞれ用いる方法について説明したが、下層配線層２２および上層配線層８として、ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造またはＴｉ／ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造などをそれぞれ用いるようにしてもよい。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態に係る半導体装置の製造方法を示す断面図。
【図２】本発明の一実施形態に係る半導体装置の製造方法を示す断面図。
【符号の説明】
【００２３】
１  絶縁層、２  下層配線層、２ａ、２ｄ、８ａ、８ｄ  ＴｉＮ膜、２ｂ、８ｄ  Ａｌ膜、２ｃ、８ｃ  Ｔｉ膜、３  ＦＳＧ膜、３ａ  ライナ膜、３ｂ  メイン膜、３ｃ  キャップ膜、４  シリコン酸化膜、５  開口部、６  バリアメタル膜、７  タングステンプラグ、８  上層配線層
【図１】
2006222348.tif 000003
【図２】
2006222348.tif 000004