(57)【要約】【課題】  半導体装置の製造に際し、より効率的な清浄化処理を行う方法を提供することである。【解決手段】  絶縁性表面の一部に、金属からなる導電領域が露出した基板を、処理チャンバ内に搬入する。処理チャンバ内に、有機酸を、蒸気またはミストの状態で導入し、基板を清浄化する。有機酸の蒸気またはミストの導入を停止し、続いて成膜用の原料ガスを、処理チャンバ内に導入して、基板上に薄膜を形成する。【選択図】  図１
2006278635.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）絶縁性表面の一部に、金属からなる導電領域が露出した基板を、処理チャンバ内に搬入する工程と、
（ｂ）前記処理チャンバ内に、有機酸を、蒸気またはミストの状態で導入し、前記基板を清浄化する工程と、
（ｃ）前記有機酸の蒸気またはミストの導入を停止し、続いて成膜用の原料ガスを、前記処理チャンバ内に導入して、前記基板上に薄膜を形成する工程と
を有する半導体装置の製造方法。
【請求項２】
前記工程ａが、表面に絶縁膜が形成された基板の該絶縁膜に凹部を形成する工程と、
前記凹部内に銅を主成分とする金属が充填されるように、前記絶縁膜上に金属膜を形成する工程と、
前記絶縁膜が露出するまで前記金属膜を研磨するとともに、前記凹部内に金属膜の一部を残す工程と
を含む請求項１に記載の半導体装置の製造方法。
【請求項３】
前記工程ｃで形成される薄膜が、少なくとも構成元素としてＳｉとＯとを含み、酸化シリコンよりも誘電率の低い低誘電率絶縁材料で形成される請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記工程ｃで形成される薄膜が、Ｔｉ、Ｖ、Ｔａ、Ｚｒ、Ｈｆ、及びＷからなる群より選択された少なくとも１つの遷移金属の窒化物で形成される請求項１または２に記載の半導体装置の製造方法。
【請求項５】
真空排気可能な処理チャンバと、
前記処理チャンバ内に、有機酸を、蒸気またはミストの状態で導入する第１のガス導入系と、
前記処理チャンバ内に、成膜用の原料ガスを導入する第２のガス導入系と
を有する成膜装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及びその製造に用いられる成膜装置に関し、特にダマシン法を用いて配線を形成する工程を含む製造方法に適用可能な製造方法及び成膜装置に関する。
【背景技術】
【０００２】
半導体デバイスの高密度化、高速化に伴い、配線材料がアルミニウム（Ａｌ）から銅（Ｃｕ）に取って代わり、層間絶縁膜にも、従来の酸化シリコン等に比べて低誘電率の絶縁材料が用いられるようになった。銅配線と低誘電率層間絶縁膜とを用いた半導体デバイスにおいては、ストレスインデュースドボイド（ＳＩＶ）やエレクトロマイグレーション（ＥＭ）に起因する断線、経時変化による絶縁破壊（ＴＤＤＢ）等の発生を防止し、信頼性を確保することが大きな課題になっている。この課題を解決するために、金属と絶縁物との界面、絶縁物同士の界面を清浄に保つことが必要である。
【０００３】
特に、４５ｎｍノード世代以降の微細なパターンを有する半導体デバイスでは、これらの界面の接触面積が小さくなるため、より効率的な界面の清浄化が望まれる。６５ｎｍノード世代以前の技術においては、金属表面上に絶縁膜を堆積させる際に、金属表面を、ＮＨ３やＨ２のプラズマを用いて還元処理していた。金属表面上に金属膜を堆積させる際には、金属表面をリスパッタリングしたり、高温Ｈ２雰囲気中で熱処理を行ったりしていた。
【０００４】
４５ｎｍノード世代の半導体デバイスにおいては、ＮＨ３やＨ２のプラズマ処理等によって低誘電率絶縁膜が受けるダメージが無視できなくなる。また、高温Ｈ２雰囲気での熱処理は、サーマルバジェットやスループットの点で好ましくない。
【０００５】
下記の特許文献１に、カルボン酸を用いて半導体基板を清浄化する技術が開示されている。
【０００６】
図１５に、特許文献１に開示された清浄化装置の概略平面図を示す。搬送チャンバ１００に、ロードロックチャンバ１０１、予熱チャンバ１０２、処理チャンバ１０３、及び保熱チャンバ１０４が、ゲートバルブＧＶを介して接続されている。搬送チャンバ１００、ロードロックチャンバ１０１、予熱チャンバ１０２、処理チャンバ１０３、及び保熱チャンバ１０４内が、真空ポンプで排気される。搬送チャンバ１００内に搬送アーム１１０が配置されている。搬送アーム１１０は、処理対象基板を、搬送チャンバ１００に接続された１つのチャンバから他のチャンバに移送する。
【０００７】
ダマシン法により配線を形成した半導体基板の清浄化手順について説明する。ダマシン法の最終工程である化学機械研磨（ＣＭＰ）が終了し、表面の一部に銅配線が露出した基板をロードロックチャンバ１０１内に搬入する。この半導体基板を予熱チャンバ１０２内に移送し、予備加熱する。
【０００８】
予備加熱された半導体基板を処理チャンバ１０３内に移送する。処理チャンバ１０３内で、半導体基板を所定の温度まで昇温させ、カルボン酸、例えばギ酸を、ミストの状態で処理チャンバ１０３内に導入する。カルボン酸により、銅配線の表面に形成されている酸化銅が還元され、清浄化される。
【０００９】
清浄化された半導体基板を、処理チャンバ１０３から保温チャンバ１０４に移送する。保温チャンバ１０４内では、半導体基板が温度２５０℃に維持される。このとき、半導体基板の表面に残留しているカルボン酸が気化し、半導体基板上から除去される。その後、半導体基板をロードロックチャンバ１０１に戻す。
【００１０】
上記方法によると、プラズマを用いることなく、比較的低温で清浄化を行うことができる。
【００１１】
【特許文献１】特開２００２−２７０６０９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明の目的は、半導体装置の製造に際し、より効率的な清浄化処理を行う方法を提供することである。本発明の他の目的は、この清浄化処理を行うことができる成膜装置を提供することである。
【課題を解決するための手段】
【００１３】
本発明の一観点によると、（ａ）絶縁性表面の一部に、金属からなる導電領域が露出した基板を、処理チャンバ内に搬入する工程と、（ｂ）前記処理チャンバ内に、有機酸を、蒸気またはミストの状態で導入し、前記基板を清浄化する工程と、（ｃ）前記有機酸の蒸気またはミストの導入を停止し、続いて成膜用の原料ガスを、前記処理チャンバ内に導入して、前記基板上に薄膜を形成する工程とを有する半導体装置の製造方法が提供される。
【００１４】
本発明のさらに他の観点によると真空排気可能な処理チャンバと、前記処理チャンバ内に、有機酸を、蒸気またはミストの状態で導入する第１のガス導入系と、前記処理チャンバ内に、成膜用の原料ガスを導入する第２のガス導入系とを有する成膜装置が提供される。
【発明の効果】
【００１５】
有機酸の蒸気またはミストを用いることにより、水素を用いる場合に比べて効率的な清浄化を行うことができる。清浄化後、同一の処理チャンバ内に成膜用のガスを導入することにより、清浄化された表面の再汚染を防止し、清浄な界面を維持することができる。
【発明を実施するための最良の形態】
【００１６】
図１に、第１の実施例による半導体装置の製造方法のフローチャートを示し、図２（Ａ）〜図２（Ｆ）に、製造途中における装置の断面図を示し、図３に、成膜装置の概略図を示す。第１の実施例による半導体装置の製造方法を説明する前に、図３を参照して、成膜装置の構成を説明する。
【００１７】
プラズマＣＶＤ用の処理チャンバ５０内に、基板保持台５１が装填されている。基板保持台５１は、その上面に半導体基板１を保持し、所望の温度まで加熱することができる。また、処理チャンバ５０と基板保持台５１とに、高周波電源５２から、プラズマ発生用の高周波電力が供給される。処理チャンバ５０内が、ターボ分子ポンプ５３及びドライポンプ５４からなる排気系により、真空排気される。
【００１８】
ギ酸供給源５５が、バルブＶ１及びマスフローコントローラＭＦＣ１、配管Ｐ１、及びもう１つのバルブＶ６を介して、処理チャンバ５０に接続されている。ギ酸供給源５５、バルブＶ１、及びマスフローコントローラＭＦＣ１は、加熱装置５９内に配置され、所定温度まで加熱されている。テトラメチルシラン供給源５６が、バルブＶ２、マスフローコントローラＭＦＣ２、気化器ＶＰＲを介して、配管Ｐ１に接続されている。テトラメチルシラン供給源５６、バルブＶ２、及びマスフローコントローラＭＦＣ２は、加熱装置６０内に配置され、所定温度まで加熱されている。
【００１９】
ヘリウム供給源５７が、バルブＶ３及びマスフローコントローラＭＦＣ３を介して、配管Ｐ１に接続されている。二酸化炭素供給源５８が、バルブＶ４、マスフローコントローラＭＦＣ４、及びもう１つのバルブＶ５を介して、処理チャンバ５０に接続されている。
【００２０】
図１の前工程について説明する。図２（Ａ）に示すように、シリコンからなる半導体基板１の表面に、例えばシャロートレンチアイソレーション（ＳＴＩ）による素子分離絶縁膜２を形成し、活性領域を画定する。この活性領域内に、ＭＯＳＦＥＴ３を形成する。ＭＯＳＦＥＴ３は、ソース領域３Ｓ、ドレイン領域３Ｄ、及びゲート電極３Ｇを含んで構成される。ＭＯＳＦＥＴ３を覆うように、半導体基板１の上に、酸化シリコンからなる層間絶縁膜５を形成する。層間絶縁膜５は、例えば、化学気相成長（ＣＶＤ）により形成することができる。
【００２１】
層間絶縁膜５に、ソース領域３Ｓ及びドレイン領域３Ｄの表面の一部を露出させるビアホール６を形成する。ビアホール６の内面を、窒化チタン（ＴｉＮ）等のバリアメタル層７で被覆し、ビアホール６内に、タングステン（Ｗ）からなる導電プラグ８を充填する。
【００２２】
図１のステップＳＡ１について説明する。層間絶縁膜５の上に、ＳｉＯＣＮ等からなるエッチング停止膜１０ａ、ポーラスシリカ、ＳｉＬＫ（ダウケミカル社の登録商標）等の低誘電率材料からなる低誘電率膜１０ｂ、及びＳｉＯＣ、ＳｉＯＮ、ＳｉＯＣＮ、ＳｉＯＦ等からなるキャップ膜１０ｃをこの順番に形成する。この３層が、層間絶縁膜１０を構成する。
【００２３】
エッチング停止膜１０ａ及びキャップ膜１０ｃは、プラズマＣＶＤにより形成される。低誘電率膜１０ｂは、塗布法により形成される。
【００２４】
図２（Ｂ）に示すように、層間絶縁膜１０に配線溝１１を形成する。配線溝１１は、導電プラグ８の上を通過し、その底面に導電プラグ８の上面が露出する。
【００２５】
図２（Ｃ）の状態に至るまでの工程を説明する。配線溝１１の内面及び層間絶縁膜１０の上面を被覆するように、タンタル（Ｔａ）等からなる厚さ約１０ｎｍのバリアメタル層１３を形成し、その上に、銅（Ｃｕ）からなる厚さ約６０ｎｍのシード層を形成する。電解めっきにより、厚さ約１μｍの銅膜を堆積させる。これにより、配線溝１１内に銅が充填されると共に、層間絶縁膜１０の上にも銅膜が堆積する。温度１５０℃〜３５０℃の熱処理を行う。その後、層間絶縁膜１０の上面が露出するまでＣＭＰを行う。配線溝１１内に、銅からなる配線１４が残る。
【００２６】
ＣＭＰ後の半導体基板１を、図３に示す成膜装置の処理チャンバ５０内に搬入し、基板保持台５１の上に載置する（ステップＳＡ２）。バルブＶ１及びＶ６を開放し、ギ酸の蒸気を処理チャンバ５０内に導入する（ステップＳＡ３）。このとき、ギ酸の流量は２００ｓｃｃｍ、基板温度は２００℃、処理チャンバ５０内の圧力は１３３Ｐａとする。なお、基板温度を１５０℃〜３００℃としてもよい。ギ酸を５分間導入した後、バルブＶ１を閉じてギ酸蒸気の導入を停止させる（ステップＳＡ４）。
【００２７】
ＣＭＰ後の表面をギ酸蒸気に晒すことにより、銅配線１４の表面に形成されている酸化銅が還元され、除去される。さらに、キャップ膜１０ｃの表面に付着している汚染物質が除去される。これにより、配線１４及びキャップ膜１０ｃの表面が清浄化される。
【００２８】
図２（Ｄ）に示すように、層間絶縁膜１０の上に、ＳｉＣからなるエッチング停止膜１８ａを形成する。以下、エッチング停止膜１８ａの形成手順について説明する。
【００２９】
処理チャンバ５０内へのギ酸蒸気の導入を停止させた後、バルブＶ２を開き、成膜用の原料ガス、本実施例においては、テトラメチルシランを処理チャンバ５０内に導入し（ステップＳＡ５）、処理チャンバ５０内でプラズマを発生させる。これにより、基板上にＳｉＣからなるエッチング停止膜１８ａが堆積する。
【００３０】
所望の厚さのエッチング停止膜１８ａを堆積させた後、成膜用の原料ガスの導入を停止させる（ステップＳＡ６）。なお、図３に示したバルブＶ４及びＶ５を開いて、テトラメチルシランと二酸化炭素との混合ガスを、原料ガスとして用いてもよい。また、バルブＶ３を開いて、原料ガスをヘリウムガスで希釈してもよい。
【００３１】
配線１４及びキャップ膜１０ｃの表面の清浄化に用いられた処理チャンバ５０と同一の処理チャンバ５０内で、連続的にエッチング停止膜１８ａの堆積を行うため、エッチング停止膜１８ａと配線１４との界面、及びエッチング停止膜１８ａとキャップ膜１０ｃとの界面が清浄に保たれる。このため、エッチング停止膜１８ａの密着性が向上し、信頼性を高めることができる。
【００３２】
エッチング停止膜１８ａを形成した後、基板１を処理チャンバ５０から搬出する（ステップＳＡ７）。
【００３３】
図２（Ｄ）に戻って説明を続ける。エッチング停止膜１８ａの上に、低誘電率膜１８ｂ及びキャップ膜１８ｃをこの順番に形成する。低誘電率膜１８ｂ及びキャップ膜１８ｃは、それぞれ層間絶縁膜１０を構成する低誘電率膜１０ｂ及びキャップ膜１０ｃと同一の材料及び方法で形成される。エッチング停止膜１８ａ、低誘電率膜１８ｂ、及びキャップ膜１８ｃが、層間絶縁膜１８を構成する。
【００３４】
図２（Ｅ）に示すように、デュアルダマシン法により、層間絶縁膜１８に配線溝及びビアホール１９を形成する。ビアホール１９の底面に、下層のひとつの配線１４の表面が露出する。
【００３５】
図２（Ｆ）に示すように、配線溝及びビアホール１９の内面を、Ｔａ等からなるバリアメタル層２０で覆う。シード層の形成、電解めっきによる銅膜の充填、及びＣＭＰを行うことにより、配線溝及びビアホール１９内に充填された配線２１を形成する。
【００３６】
配線２１を形成した後、図１に示したステップＳＡ２からステップＳＡ７と同様の手順を実施することにより、さらに上層の配線を形成する。
【００３７】
図４を参照して、銅配線の清浄化の効果について説明する。図４の横軸は、清浄化時の基板温度を単位「℃」で表し、縦軸は、酸化銅（ＣｕＯ）の還元速度を任意単位で表す。参考のために、上側の横軸に、基板の絶対温度をＴとしたときの１０００／Ｔの値を示す。フーリエ変換赤外分光法（ＦＴ−ＩＲ）により得られたＣｕＯに対応するピークの面積を測定し、この面積の減少の度合いから、酸化銅の還元速度を求めた。
【００３８】
図４の実線ａ１、ａ２、及びａ３は、それぞれギ酸（ＨＣＯＯＨ）の蒸気、酢酸（ＣＨ３ＣＯＯＨ）の蒸気、及び水素ガスを用いて清浄化を行ったときの還元速度を示す。なお、いずれの場合も、処理チャンバ内の圧力を２０〜２５Ｐａとした。
【００３９】
水素を用いる場合よりも、ギ酸や酢酸を用いたほうが、還元速度が速くなることがわかる。また、還元速度が同一であるという前提の下では、ギ酸や酢酸を用いたほうが、より低い温度で清浄化処理を行うことが可能になる。また、ギ酸や酢酸以外のカルボン酸、例えばプロピオン酸（Ｃ２Ｈ５ＣＯＯＨ）等を用いても、水素を用いる場合に比べて、より低温で速い還元速度を得ることができるであろう。さらに、カルボン酸以外の有機酸を用いても、同様の効果が期待できる。
【００４０】
ギ酸、酢酸、及び水素を用いた還元反応の活性化エネルギは、それぞれ約０．６７ｅＶ、１．１ｅＶ、及び１．１ｅＶである。このように、カルボン酸のなかでも、ギ酸を用いると、還元反応の温度依存性が小さくなる。従って、より低温で清浄化処理を行うことが可能になる。
【００４１】
次に、図５及び図６を参照して、ギ酸がＳｉＯＣやＳｉＯＣＮからなる層間絶縁膜に与える影響について説明する。
【００４２】
半導体基板上に、ＳｉＯＣ膜またはＳｉＯＣＮ膜を形成し、その表面をギ酸蒸気で清浄化した。この清浄化は、基板温度３００℃、ギ酸流量２００ｓｃｃｍ、圧力６５Ｐａ、処理時間１０分の条件で行った。
【００４３】
図５（Ａ）は、ギ酸を用いた清浄化処理を行う前と後との、ＳｉＯＣ膜のＦＴ−ＩＲ分析結果を示す。曲線ｂ０が処理前、曲線ｂ１が処理後の分析結果を示す。図６（Ａ）は、ギ酸を用いた清浄化処理を行う前と後との、ＳｉＯＣＮ膜のＦＴ−ＩＲ分析結果を示す。曲線ｃ０が処理前、曲線ｃ１が処理後の分析結果を示す。波数８００ｃｍ−１及び１３００ｃｍ−１近傍にＳｉ−ＣＨ３結合に対応するピークが観察され、波数１１００ｃｍ−１近傍にＳｉ−Ｏ結合に対応するピークが観察され、波数２２００ｃｍ−１近傍にＳｉ−Ｈ結合に対応するピークが観察され、波数３０００ｃｍ−１近傍にＣＨｘ結合に対応するピークが観察される。いずれの場合も、ギ酸により清浄化処理の前後で、膜質に変化が無いことがわかる。
【００４４】
図５（Ｂ）及び図５（Ｃ）は、それぞれギ酸を用いた清浄化処理を行う前と後との、ＳｉＯＣ膜の昇温脱離質量分析（ＴＤＳ）結果を示す。図６（Ｂ）及び図６（Ｃ）は、それぞれギ酸を用いた清浄化処理を行う前と後との、ＳｉＯＣＮ膜の昇温脱離質量分析（ＴＤＳ）結果を示す。横軸が質量数を表し、奥行きが温度を表し、高さが検出強度を表す。質量数２のＨ２、質量数１６のＣＨ４、質量数１８のＨ２Ｏ、質量数２８のＮ２及びＣＯ、質量数４４のＣＯ２が検出されている。ギ酸を用いた処理を行った後も、質量数４６のギ酸が検出されていないことがわかる。すなわち、ギ酸を用いた処理を行っても、膜表面及び膜内にギ酸が残留することはない。
【００４５】
次に、図７及び図８を参照して、ギ酸を用いた処理の前後の低誘電率膜の電気的特性について説明する。
【００４６】
図７に、ＣＶＤで形成したＳｉＯＣ膜、塗布法により形成したポーラスシリカ膜、ＣＶＤで形成した他のＳｉＯＣ膜、ＣＶＤで形成したＳｉＣ膜の、ギ酸を用いた処理前後の比誘電率を示す。清浄化処理前後で、比誘電率がほとんど変化していないことがわかる。
【００４７】
図８（Ａ）に、ギ酸を用いた清浄化処理前後のＳｉＯＣ膜のリーク電流特性を示し、図８（Ｂ）に、ギ酸を用いた清浄化処理前後のＳｉＯＣＮ膜のリーク電流特性を示す。横軸は電界を単位「ＭＶ／ｃｍ」で表し、縦軸はリーク電流を単位「Ａ／ｃｍ２」で表す。図８（Ａ）及び図８（Ｂ）の三角記号が処理前の特性を示し、四角記号が処理後の特性を示す。ギ酸を用いた清浄化処理を行うことによるリーク電流特性の劣化は認められない。
【００４８】
上記第１の実施例では、ギ酸を蒸気の状態で処理チャンバ５０内に導入したが、キャリアガスを用いて、ギ酸、その他の有機酸をミストの状態で処理チャンバ５０内に導入してもよい。また、上記第１の実施例では、ギ酸を用いて清浄化した基板の表面上に形成するエッチング停止膜１８ａをＳｉＯＣＮで形成したが、その他の絶縁材料で形成してもよい。例えば、ＳｉとＯとを含み、酸化シリコンよりも誘電率の低い低誘電率絶縁材料で形成してもよい。使用できる材料として、ＳｉＯＣ、ＳｉＣ、ＳｉＯＦ等が挙げられる。
【００４９】
次に、図９〜図１１を参照して、第２の実施例による半導体装置の製造方法について説明する。
【００５０】
図９に、第２の実施例による半導体装置の製造方法のフローチャートを示し、図１０に、製造途中における装置の断面図を示す。図１１に、第２の実施例で用いられる成膜装置の概略図を示す。
【００５１】
図１１に示すように、選択成長用の処理チャンバ５０Ａ内に、基板保持台５１Ａが装填されている。選択成長用の処理チャンバ５０Ａには、タングステンの成膜用ガスとして、シラン供給源６１、水素供給源６２、及び六フッ化タングステン供給源６３が準備されている。シラン供給源６１は、バルブＶ７及びマスフローコントローラＭＦＣ７を介して配管Ｐ１に接続され、水素供給源６２は、バルブＶ８及びマスフローコントローラＭＦＣ８を介して配管Ｐ１に接続されている。六フッ化タングステン供給源６３は、バルブＶ９、マスフローコントローラＭＦＣ９、もう１つのバルブＶ１０を介して選択成長用の処理チャンバ５０Ａに接続されている。
【００５２】
図１０（Ａ）に示すように、下地基板７０の上に、デュアルダマシン法を用いて層間絶縁膜７１及び銅配線７２を形成する（ステップＳＢ１）。下地基板７０は、例えば図２（Ａ）に示した半導体基板１から第１層目の層間絶縁膜５までの構造と同様のものである。配線７２は、例えば図２（Ｆ）の配線２１と同様の方法で形成される。層間絶縁膜７１は、図２（Ｆ）に示した層間絶縁膜１８と同様に、エッチング停止膜、低誘電率膜、及びキャップ膜の３層構造にしてもよい。
【００５３】
配線７２を形成するためのＣＭＰを行った後、基板を処理チャンバ５０Ａ内の基板保持台５１Ａ上に載置する（ステップＳＢ２）。処理チャンバ５０Ａ内にギ酸蒸気を導入し、基板表面の清浄化を行う（ステップＳＢ３）。清浄化が終わると、ギ酸蒸気の導入を停止させる（ステップＳＢ４）。
【００５４】
処理チャンバ５０Ａ内に、タングステンの選択成長用の原料ガスを導入する（ステップＳＢ５）。原料ガスとして、六フッ化タングステンのみを用いてもよいし、六フッ化タングステンに水素を混合させてもよいし、さらにシランを混合させてもよい。
【００５５】
図１０（Ｂ）に示すように、配線７２の露出した表面上にのみ、タングステンからなるメタルキャップ膜７３が選択的に形成される（一部の領域上にのみ選択的に成長する化学気相成長を「選択ＣＶＤ」と呼ぶ。）。層間絶縁膜７１が露出した表面上には、タングステンが成長しない。所望の厚さのメタルキャップ膜７３を形成した後、原料ガスの導入を停止させる（ステップＳＢ６）。
【００５６】
選択成長用チャンバ５０Ａから基板を搬出し（ステップＳＢ７）、図３に示したプラズマＣＶＤ用の処理チャンバ５０内の基板保持台５１上に基板を載置する（ステップＳＢ８）。プラズマＣＶＤ用チャンバ５０内へのギ酸蒸気の導入（ステップＳＢ９）、導入停止（ステップＳＢ１０）、成膜用ガスの導入（ステップＳＢ１１）、成膜用ガスの導入停止（ステップＳＢ１２）、及びプラズマＣＶＤ用の処理チャンバ５０からの搬出（ステップＳＢ１３）の各工程を順番に実行する。これらの工程は、図１に示したギ酸蒸気の導入（ステップＳＡ１）から、基板の搬出（ステップＳＡ７）までの各工程と同一である。
【００５７】
図１０（Ｃ）に示すように、ＳｉＯＣＮ等からなるエッチング停止膜７５ａが形成される。その後、図２（Ａ）に示した低誘電率膜１０ｂ及びキャップ膜１０ｃの形成と同様の方法で、低誘電率膜７５ｂ及びキャップ膜７５ｃを形成する。これにより、３層構造の層間絶縁膜７５が得られる。この層間絶縁膜７５内に、デュアルダマシン法を用いて配線を形成する。
【００５８】
第２の実施例においては、メタルキャップ膜７３を形成する前に、銅配線７２の表面が清浄化される。このため、両者の密着性を高め、接触抵抗を低減させることができる。
【００５９】
第２の実施例では、選択成長させるメタルキャップ膜をタングステンで形成したが、その他の選択成長可能な導電材料で形成してもよい。
【００６０】
図１２に、第３の実施例による半導体装置の製造方法のフローチャートを示す。第３の実施例では、第２の実施例における選択成長工程（ステップＳＢ５、ＳＢ６）の代わりに、チャンバから搬出する工程（ステップＳＢ７）の後に、無電解めっきを行う（ステップＳＣ１）ことにより、メタルキャップ膜を形成する。無電解めっきを行う導電材料として、例えばＣｏＷＰ、ＣｏＷＢ等が挙げられる。無電解めっき後の工程は、第２の実施例におけるプラズマＣＶＤ用の処理チャンバへの搬入（ステップＳＢ８）から搬出（ステップＳＢ１３）までの工程と同一である。
【００６１】
第３の実施例においては、無電解めっき前の銅配線の表面を清浄化し、かつ無電解めっきされたメタルキャップ膜の表面を、エッチング停止膜の成膜前に清浄化することができる。
【００６２】
次に、図１３（Ａ）、図１３（Ｂ）、及び図１４を参照して、第４の実施例による半導体装置の製造方法について説明する。
【００６３】
図１３（Ａ）は、製造途中の半導体装置の断面図を示す。第１の実施例では、図２（Ｄ）に示したエッチング停止膜１８ａがＳｉＯＣＮで形成されていた。第４の実施例では、図１３（Ａ）に示すように、エッチング停止膜１８ｄが窒化ジルコニウム（ＺｒＮ）で形成されている。その他の構造は、図２（Ｄ）に示した構造と同一である。
【００６４】
図１４に、ＺｒＮ膜の成膜装置の概略図を示す。処理チャンバ５０Ｂ内に、基板保持台５１Ｂが装填されている。窒化ジルコニウム膜形成用のガスの供給源として、テトラジエチルアミノジルコニウム（ＴＤＥＡＺ）供給源６４、窒素供給源６５、及びアンモニア供給源６６が準備されている。ＴＤＥＡＺ供給源６４は、バルブＶ１１、マスフローコントローラＭＦＣ１１、及び気化器ＶＰＲを介して配管Ｐ１に接続され、窒素供給源６５は、バルブＶ１２及びマスフローコントローラＭＦＣ１２を介して配管Ｐ１に接続されている。ＴＤＥＡＺ供給源６４、バルブＶ１１、及びマスフローコントローラＭＦＣ１１は、加熱装置６７内に配置されている。アンモニア供給源６６は、バルブＶ１３、マスフローコントローラＭＦＣ１３、及びもう１つのバルブＶ１４を介して処理チャンバ５０Ｂに接続されている。
【００６５】
ＺｒＮ膜の成膜時には、ＴＤＥＡＺのみを処理チャンバ５０Ｂに導入してもよいし、ＴＤＥＡＺとアンモニアとの混合ガスを導入してもよい。また、これらのガスを窒素で希釈してもよい。ＺｒＮからなるエッチング停止膜１８ｄは、銅配線１４上の領域が導電性を示し、層間絶縁膜１０上の領域が絶縁性を示すという性質を有する。
【００６６】
図１３（Ｂ）に示すように、配線２１を充填するためのビアホール１９は、エッチング停止膜１８ｄを貫通しない。ビアホール１９内に充填された配線２１は、エッチング停止膜１８ｄの導電性領域を介して、その下の配線１４に電気的に接続される。
【００６７】
第４の実施例においても、ＺｒＮからなるエッチング停止膜１８ｄを形成する前に、基板の表面を、ギ酸を用いて清浄化する。このため、ＺｒＮからなるエッチング停止膜１８ｄの密着性を高め、その導電性の領域と配線１４との接触抵抗を低減させることができる。
【００６８】
エッチング停止膜１８ｄの材料として、ＺｒＮの他に、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、窒化バナジウム（ＶＮ）、窒化ハフニウム（ＨｆＮ）、窒化タングステン（ＷＮ）等の遷移金属の窒化物を用いてもよい。これらの遷移金属の窒化物は、例えば原子層蒸着（ＡＬＤ）により形成することができる。
【００６９】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００７０】
上記実施例から、以下の付記に示す発明が導出される。
【００７１】
（付記１）
（ａ）絶縁性表面の一部に、金属からなる導電領域が露出した基板を、処理チャンバ内に搬入する工程と、
（ｂ）前記処理チャンバ内に、有機酸を、蒸気またはミストの状態で導入し、前記基板を清浄化する工程と、
（ｃ）前記有機酸の蒸気またはミストの導入を停止し、続いて成膜用の原料ガスを、前記処理チャンバ内に導入して、前記基板上に薄膜を形成する工程と
を有する半導体装置の製造方法。
【００７２】
（付記２）
前記工程ａが、表面に絶縁膜が形成された基板の該絶縁膜に凹部を形成する工程と、
前記凹部内に銅を主成分とする金属が充填されるように、前記絶縁膜上に金属膜を形成する工程と、
前記絶縁膜が露出するまで前記金属膜を研磨するとともに、前記凹部内に金属膜の一部を残す工程と
を含む付記１に記載の半導体装置の製造方法。
【００７３】
（付記３）
前記工程ｃで形成される薄膜が、少なくとも構成元素としてＳｉとＯとを含み、酸化シリコンよりも誘電率の低い低誘電率絶縁材料で形成される付記１または２に記載の半導体装置の製造方法。
【００７４】
（付記４）
前記工程ｃで形成される薄膜が、Ｔｉ、Ｖ、Ｔａ、Ｚｒ、Ｈｆ、及びＷからなる群より選択された少なくとも１つの遷移金属の窒化物で形成される付記１または２に記載の半導体装置の製造方法。
【００７５】
（付記５）
前記工程ｃにおいて、前記絶縁性表面の上には堆積せず、前記導電領域の上には堆積する条件で、メタルキャップ膜を形成する付記１または２に記載の半導体装置の製造方法。
【００７６】
（付記６）
前記工程ｃの後、さらに、
（ｄ）前記基板を、第２の処理チャンバ内に搬入し、該第２の処理チャンバ内に、有機酸を、蒸気またはミストの状態で導入し、前記基板を清浄化する工程と、
（ｅ）前記有機酸の蒸気またはミストの導入を停止し、続いて成膜用の原料ガスを、前記処理チャンバ内に導入して、前記絶縁性表面及び前記メタルキャップ膜の上に、絶縁性の薄膜を形成する工程と
を有する付記５に記載の半導体装置の製造方法。
【００７７】
（付記７）
（ｐ）絶縁性表面の一部に、金属からなる導電領域が露出した基板の、該導電領域の上に、無電解めっきまたは選択ＣＶＤによりメタルキャップ膜を形成する工程と、
（ｑ）前記メタルキャップ膜が形成された前記基板を、処理チャンバ内に搬入する工程と、
（ｒ）前記処理チャンバ内に、有機酸を、蒸気またはミストの状態で導入し、前記基板を清浄化する工程と、
（ｓ）前記有機酸の蒸気またはミストの導入を停止し、続いて成膜用の原料ガスを、前記処理チャンバ内に導入して、前記基板上に絶縁性の薄膜を形成する工程と
を有する半導体装置の製造方法。
【００７８】
（付記８）
前記有機酸が、蟻酸、酢酸、及びプロピオン酸からなる群より選択された酸である付記１〜７のいずれかに記載の半導体装置の製造方法。
【００７９】
（付記９）
真空排気可能な処理チャンバと、
前記処理チャンバ内に、有機酸を、蒸気またはミストの状態で導入する第１のガス導入系と、
前記処理チャンバ内に、成膜用の原料ガスを導入する第２のガス導入系と
を有する成膜装置。
【００８０】
（付記１０）
さらに、前記処理チャンバ内に導入されたガスのプラズマを発生させるためのプラズマ発生手段を有する付記９に記載の成膜装置。
【図面の簡単な説明】
【００８１】
【図１】第１の実施例による半導体装置の製造方法を示すフローチャートである。
【図２（Ａ）】第１の実施例による半導体装置の製造方法を説明するための、製造途中における装置断面図（その１）である。
【図２（Ｂ）】第１の実施例による半導体装置の製造方法を説明するための、製造途中における装置断面図（その２）である。
【図２（Ｃ）】第１の実施例による半導体装置の製造方法を説明するための、製造途中における装置断面図（その３）である。
【図２（Ｄ）】第１の実施例による半導体装置の製造方法を説明するための、製造途中における装置断面図（その４）である。
【図２（Ｅ）】第１の実施例による半導体装置の製造方法を説明するための、製造途中における装置断面図（その５）である。
【図２（Ｆ）】第１の実施例による半導体装置の製造方法を説明するための、製造途中における装置断面図（その６）である。
【図３】第１の実施例による半導体装置の製造方法で用いられる成膜装置の概略図である。
【図４】酸化銅の還元速度の温度依存性を、ギ酸、酢酸、及び水素を使用した場合について示すグラフである。
【図５】（Ａ）は、ＳｉＯＣ膜の清浄化処理前後におけるＦＴ−ＩＲ評価結果を示すグラフであり、（Ｂ）及び（Ｃ）は、それぞれＳｉＯＣ膜の清浄化処理前及び清浄化処理後におけるＴＤＳ評価結果を示す３次元グラフである。
【図６】（Ａ）は、ＳｉＯＣＮ膜の清浄化処理前後におけるＦＴ−ＩＲ評価結果を示すグラフであり、（Ｂ）及び（Ｃ）は、それぞれＳｉＯＣＮ膜の清浄化処理前及び清浄化処理後におけるＴＤＳ評価結果を示す３次元グラフである。
【図７】清浄化処理前後における比誘電率を比較するグラフである。
【図８】（Ａ）及び（Ｂ）は、それぞれＳｉＯＣ及びＳｉＣの、清浄化処理前後におけるリーク電流特性を比較するグラフである。
【図９】第２の実施例による半導体装置の製造方法を示すフローチャートである。
【図１０】第２の実施例による半導体装置の製造方法を説明するための製造途中における装置断面図である。
【図１１】第２の実施例による半導体装置の製造方法で用いられる成膜装置の概略図である。
【図１２】第３の実施例による半導体装置の製造方法を示すフローチャートである。
【図１３（Ａ）】第４の実施例による半導体装置の製造方法を説明するための、製造途中における装置断面図（その１）である。
【図１３（Ｂ）】第４の実施例による半導体装置の製造方法を説明するための、製造途中における装置断面図（その２）である。
【図１４】第４の実施例による半導体装置の製造方法で用いられる成膜装置の概略図である。
【図１５】従来の清浄化処理を行う装置の概略平面図である。
【符号の説明】
【００８２】
１  半導体基板
２  素子分離絶縁膜
３  ＭＯＳＦＥＴ
５、１０、１８、７１、７５  層間絶縁膜
６  ビアホール
７、１３、２０  バリアメタル層
８  導電プラグ
１０ａ、１８ａ、１８ｄ、７５ａ  エッチング停止膜
１０ｂ、１８ｂ、７５ｂ  低誘電率膜
１０ｃ、１８ｃ、７５ｃ  キャップ膜
１１  配線溝
１４、２１、７２  配線
１９  配線溝及びビアホール
５０、５０Ａ  処理チャンバ
５１、５１Ａ  基板保持台
５２  高周波電源
５３  ターボ分子ポンプ
５４  ドライポンプ
５５  ギ酸供給源
５６  テトラメチルシラン供給源
５７  ヘリウム供給源
５８  二酸化炭素供給源
５９、６７  加熱装置
６１  シラン供給源
６２  水素供給源
６４  ＴＤＥＡＺ供給源
６５  窒素供給源
６６  アンモニア供給源
７０  下地基板
７３  メタルキャップ膜
【図１】
2006278635.tif 000003
【図２（Ａ）】
2006278635.tif 000004
【図２（Ｂ）】
2006278635.tif 000005
【図２（Ｃ）】
2006278635.tif 000006
【図２（Ｄ）】
2006278635.tif 000007
【図２（Ｅ）】
2006278635.tif 000008
【図２（Ｆ）】
2006278635.tif 000009
【図３】
2006278635.tif 000010
【図４】
2006278635.tif 000011
【図７】
2006278635.tif 000012
【図８】
2006278635.tif 000013
【図９】
2006278635.tif 000014
【図１０】
2006278635.tif 000015
【図１１】
2006278635.tif 000016
【図１２】
2006278635.tif 000017
【図１３（Ａ）】
2006278635.tif 000018
【図１３（Ｂ）】
2006278635.tif 000019
【図１４】
2006278635.tif 000020
【図１５】
2006278635.tif 000021
【図５】
2006278635.tif 000022
【図６】
2006278635.tif 000023