(57)【要約】【課題】  書き込み電流を小さくでき、且つ製造工程が簡易な磁気メモリを提供する。【解決手段】  磁気メモリ１が備える複数の記憶領域３のそれぞれは、外部磁界によって磁化方向が変化する第１磁性層４１を含むＴＭＲ素子４ａ及び４ｂと、書き込み電流によって第１磁性層４１に外部磁界を提供する書き込み配線３１とを有する。そして、書き込み配線３１は、ＴＭＲ素子４ａの一方の面４１ａに沿った複数の配線部分３１ｃ及び３１ｄと、ＴＭＲ素子４ｂの一方の面４１ａに沿った複数の配線部分３１ｅ及び３１ｆとを有する。そして、配線部分３１ｃ及び３１ｄは、ＴＭＲ素子４ａの一方の面４１ａ上において互いに書き込み電流が同じ向きになるように配設されている。同様に、配線部分３１ｅ及び３１ｆは、ＴＭＲ素子４ｂの一方の面４１ａ上において互いに書き込み電流が同じ向きになるように配設されている。【選択図】  図４
2006128220.tif 000002
【特許請求の範囲】
【請求項１】
複数の記憶領域を備え、前記複数の記憶領域のそれぞれは、
外部磁界によって磁化方向が変化する感磁層を含む一または複数の磁気抵抗効果素子と、
書き込み電流によって前記感磁層に前記外部磁界を提供する書き込み配線と
を有し、
前記書き込み配線が前記感磁層の一方の面上を複数回通過するように、前記書き込み配線の複数の配線部分が各磁気抵抗効果素子毎に配設されており、前記複数の配線部分は、前記感磁層の前記一方の面上において互いに前記書き込み電流が同じ向きになるように配設されていることを特徴とする、磁気メモリ。
【請求項２】
前記複数の記憶領域のそれぞれは、所定の長さの空隙を介して対向する少なくとも一対の開放端部を含み前記書き込み配線の前記複数の配線部分を囲むように設けられた磁気ヨークを更に有し、
前記磁気抵抗効果素子は、該磁気抵抗効果素子の一対の側面が前記磁気ヨークの前記一対の開放端部とそれぞれ対向または接するように配置されていることを特徴とする、請求項１に記載の磁気メモリ。
【請求項３】
前記複数の記憶領域のそれぞれは、前記書き込み配線の前記複数の配線部分を連続して囲むように設けられた磁気ヨークを更に有し、
前記磁気抵抗効果素子の前記感磁層は、前記磁気ヨークの一部によって構成されていることを特徴とする、請求項１に記載の磁気メモリ。
【請求項４】
前記複数の記憶領域のそれぞれは、前記感磁層の厚さ方向と交差する方向に並設された複数の前記磁気抵抗効果素子を有し、
前記書き込み配線は、前記複数の磁気抵抗効果素子の前記感磁層の前記一方の面側に螺旋状に配設されていることを特徴とする、請求項１〜３のいずれか一項に記載の磁気メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗効果素子にデータを記憶する磁気メモリに関するものである。
【背景技術】
【０００２】
近年、コンピュータや通信機器等の情報処理装置に用いられる記憶デバイスとして、ＭＲＡＭ（Magnetic Random Access Memory）が注目されている。ＭＲＡＭは、磁気によってデータを記憶するので、揮発性メモリであるＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static ＲＡＭ）のように電源断によって情報が失われるといった不都合がない。また、従来のフラッシュＥＥＰＲＯＭやハードディスク装置のような不揮発性記憶手段と比較して、アクセス速度、信頼性、消費電力等において非常に優れている。従って、ＭＲＡＭは、ＤＲＡＭやＳＲＡＭなどの揮発性メモリの機能、及びフラッシュＥＥＰＲＯＭやハードディスク装置などの不揮発性記憶手段の機能をすべて代替できる可能性を有している。現在、いつ、どこにいても情報処理を行うことができる、いわゆるユビキタスコンピューティングを目指した情報機器の開発が急速に進められているが、ＭＲＡＭは、このような情報機器におけるキーデバイスとしての役割が期待されている。
【０００３】
このようなＭＲＡＭの一例として、例えば特許文献１に記載された磁気メモリがある。この磁気メモリは、各記憶領域（メモリセル）毎に、トンネル磁気抵抗効果（ＴＭＲ：Tunneling Magneto-Resistive）素子と、ＴＭＲ素子に書き込み電流を流す配線（セルビット線）と、セルビット線に接続されたトランジスタとを備える。ここで、ＴＭＲ素子とは、外部磁界によって磁化方向が変化する第１磁性層（感磁層）と、磁化方向が固定された第２磁性層と、第１磁性層と第２磁性層との間に挟まれた非磁性絶縁層とを備え、第１磁性層の磁化方向が第２磁性層の磁化方向に対して平行または反平行に制御されることにより二値データを記憶する素子である。特許文献１に記載された磁気メモリでは、セルビット線をＴＭＲ素子の例えば上面、側面、及び下面に沿って配設することにより、小さな書き込み電流で大きな外部磁界を第１磁性層に与えようとしている。
【０００４】
【特許文献１】特開２００４−１５３１８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示された構成には、次の課題がある。すなわち、特許文献１のようにＴＭＲ素子の両面及び側面に配線を形成すると、製造工程が複雑になってしまう。従って、製造コストの上昇や歩留まりの悪化を招くおそれがある。
【０００６】
本発明は、上記した問題点を鑑みてなされたものであり、書き込み電流を小さくでき、且つ製造工程が簡易な磁気メモリを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記した課題を解決するために、本発明による磁気メモリは、複数の記憶領域を備え、複数の記憶領域のそれぞれは、外部磁界によって磁化方向が変化する感磁層を含む一または複数の磁気抵抗効果素子と、書き込み電流によって感磁層に外部磁界を提供する書き込み配線とを有し、書き込み配線が感磁層の一方の面上を複数回通過するように、書き込み配線の複数の配線部分が各磁気抵抗効果素子毎に配設されており、複数の配線部分は、感磁層の一方の面上において互いに書き込み電流が同じ向きになるように配設されていることを特徴とする。
【０００８】
上記した磁気メモリでは、互いに書き込み電流が同じ向きになるように感磁層の一方の面上に配設された複数の配線部分を書き込み配線が有することによって、書き込み配線を流れる書き込み電流が感磁層上を同じ向きに複数回通過するので、感磁層に複数倍の外部磁界を提供できる。従って、所定の外部磁界を感磁層に提供する必要がある場合、より小さな書き込み電流で必要な外部磁界を発生させることができる。また、この磁気メモリでは、書き込み配線の複数の配線部分が感磁層の両面ではなく一方の面に沿って配設されているので、製造工程をより簡易にできる。
【０００９】
また、磁気メモリは、複数の記憶領域のそれぞれが、所定の長さの空隙を介して対向する少なくとも一対の開放端部を含み書き込み配線の複数の配線部分を囲むように設けられた磁気ヨークを更に有し、磁気抵抗効果素子は、該磁気抵抗効果素子の一対の側面が磁気ヨークの一対の開放端部とそれぞれ対向または接するように配置されていることを特徴としてもよい。或いは、磁気メモリは、複数の記憶領域のそれぞれは、書き込み配線の複数の配線部分を連続して囲むように設けられた磁気ヨークを更に有し、磁気抵抗効果素子の感磁層は、磁気ヨークの一部によって構成されていることを特徴としてもよい。これらにより、書き込み配線の複数の配線部分からの外部磁界を感磁層に効率よく与えることができるので、書き込み電流を更に小さくできる。また、書き込み配線の複数の配線部分のうち一配線部分が磁気抵抗効果素子から比較的離れてしまう場合でも、該一配線部分からの外部磁界を他の配線部分からの外部磁界と同じように感磁層へ効率よく与えることができる。
【００１０】
また、磁気メモリは、複数の記憶領域のそれぞれが、感磁層の厚さ方向と交差する方向に並設された複数の磁気抵抗効果素子を有し、書き込み配線は、複数の磁気抵抗効果素子の感磁層の一方の面側に螺旋状に配設されていることを特徴としてもよい。これにより、書き込み配線を各磁気抵抗効果素子に沿って効率的に配設することができる。
【発明の効果】
【００１１】
本発明による磁気メモリによれば、書き込み電流を小さくでき、且つ製造工程を簡易にできる。
【発明を実施するための最良の形態】
【００１２】
以下、添付図面を参照しながら本発明による磁気メモリの実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１３】
まず、本発明による磁気メモリの一実施形態の構成について説明する。図１は、本実施形態による磁気メモリ１の全体構成を示す概念図である。磁気メモリ１は、記憶部２、ビット選択回路１１、ワード選択回路１２、ビット配線１３ａ〜１３ｃ、ワード配線１４、並びに接地配線１５を備える。記憶部２は、複数の記憶領域３からなる。複数の記憶領域３は、ｍ行ｎ列（ｍ、ｎは２以上の整数）からなる二次元状に配列されている。複数の記憶領域３のそれぞれは、２つのＴＭＲ素子４ａ及び４ｂ、１本の書き込み配線３１、書き込みトランジスタ３２、読み出し配線３３ａ及び３３ｂ、及び読み出しトランジスタ３４を有する。
【００１４】
ＴＭＲ素子４ａ及び４ｂは、外部磁界によって磁化方向が変化する感磁層を含む磁気抵抗効果素子である。具体的には、ＴＭＲ素子４ａ及び４ｂは、感磁層である第１磁性層と、磁化方向が固定された第２磁性層と、第１磁性層及び第２磁性層に挟まれた非磁性絶縁層とを含んで構成される。ＴＭＲ素子４ａ及び４ｂは、書き込み配線３１を流れる書き込み電流により発生する外部磁界を受けて第１磁性層の磁化方向が変化するように、書き込み配線３１に沿って配置される。そして、書き込み電流によって第１磁性層の磁化方向が変化すると、第１磁性層の磁化方向と第２磁性層の磁化方向との関係に応じて第１磁性層と第２磁性層との間の抵抗値が変化する。
【００１５】
書き込み配線３１は、書き込み電流によってＴＭＲ素子４ａ及び４ｂそれぞれの第１磁性層に外部磁界を提供するための配線である。書き込み配線３１は、ＴＭＲ素子４ａの一方の面に沿った配線部分３１ｃ及び３１ｄ、並びにＴＭＲ素子４ｂの一方の面に沿った配線部分３１ｅ及び３１ｆを有する。書き込み配線３１はＴＭＲ素子４ａ及び４ｂ上において螺旋状（コイル状）に配設されており、各配線部分３１ｃ〜３１ｆは、書き込み配線３１の延在方向において配線部分３１ｃ、３１ｅ、３１ｄ、及び３１ｆの順に並んでいる。書き込み配線３１の一端は、ビット配線１３ａに電気的に接続されている。書き込み配線３１の他端は、書き込みトランジスタ３２のソースまたはドレインに電気的に接続されている。
【００１６】
書き込みトランジスタ３２は、書き込み配線３１における書き込み電流の導通を制御するための書き込みスイッチ手段である。書き込みトランジスタ３２は、ドレイン及びソースの一方が書き込み配線３１に電気的に接続されており、他方がビット配線１３ｂに電気的に接続されている。書き込みトランジスタ３２のゲートは、ワード配線１４に電気的に接続されている。
【００１７】
読み出し配線３３ａ及び３３ｂは、それぞれＴＭＲ素子４ａ及び４ｂに読み出し電流を流すための配線である。具体的には、読み出し配線３３ａの一端はビット配線１３ｃに電気的に接続されており、読み出し配線３３ａの他端はＴＭＲ素子４ａの第１磁性層側に電気的に接続されている。また、読み出し配線３３ｂの一端はビット配線１３ａに電気的に接続されており、読み出し配線３３ｂの他端はＴＭＲ素子４ｂの第１磁性層側に電気的に接続されている。
【００１８】
読み出しトランジスタ３４は、読み出し配線３３ａ及び３３ｂにおける読み出し電流の導通を制御するための読み出しスイッチ手段である。読み出しトランジスタ３４のソース及びドレインの一方はＴＭＲ素子４ａ及び４ｂの第２磁性層側に電気的に接続されており、ソース及びドレインの他方は接地配線１５に電気的に接続されている。また、読み出しトランジスタ３４のゲートは、ワード配線１４に電気的に接続されている。なお、ＴＭＲ素子４ａ及び４ｂの第１磁性層側（第２磁性層側）とは、非磁性絶縁層に対して第１磁性層の側か或いは第２磁性層の側かを意味し、第１磁性層（第２磁性層）上に別の層が介在する場合を含むものとする。
【００１９】
ビット配線１３ａ〜１３ｃは、記憶領域３の各列に対応して配設されている。ビット配線１３ａは、対応する列の記憶領域３それぞれが有する書き込み配線３１の一端に電気的に接続されている。さらに、本実施形態のビット配線１３ａは、対応する列の記憶領域３それぞれが有する読み出し配線３３ｂの一端にも電気的に接続されている。ビット配線１３ｂは、対応する列の記憶領域３それぞれが有する書き込みトランジスタ３２のドレインまたはソースに電気的に接続されている。ビット配線１３ｃは、対応する列の記憶領域３それぞれが有する読み出し配線３３ａの一端に電気的に接続されている。ワード配線１４は、記憶領域３の各行に対応して配設されており、対応する行の記憶領域３それぞれが有する書き込みトランジスタ３２及び読み出しトランジスタ３４の制御端子であるゲートに電気的に接続されている。
【００２０】
ビット選択回路１１は、各記憶領域３の書き込み配線３１に正または負の書き込み電流を提供する機能と、各記憶領域３の読み出し配線３３ａ及び３３ｂに読み出し電流を提供する機能とを備える。具体的には、ビット選択回路１１は、磁気メモリ１の内部または外部からデータ書込時またはデータ読出時に指示されたアドレスに応じて、該アドレスに該当する列を選択するアドレスデコーダ回路と、データ書込時において、選択した列に対応するビット配線１３ａとビット配線１３ｂとの間に正または負の書き込み電流を供給するとともに、データ読出時において、選択した列に対応するビット配線１３ａまたは１３ｃに読み出し電流を供給するカレントドライブ回路とを含んで構成されている。また、ワード選択回路１２は、磁気メモリ１の内部または外部からデータ書込時またはデータ読出時に指示されたアドレスに応じて、該アドレスに該当する行を選択し、選択した行に対応するワード配線１４に制御電圧を提供する機能を備える。
【００２１】
以上の構成を備える磁気メモリ１は、次のように動作する。すなわち、磁気メモリ１の内部または外部からデータ書込みを行うアドレス（ｉ行ｊ列／１≦ｉ≦ｍ、１≦ｊ≦ｎ）が指定されると、ビット選択回路１１及びワード選択回路１２がそれぞれ該当するｊ列及びｉ行を選択する。ワード選択回路１２に選択されたｉ行に含まれる記憶領域３の書き込みトランジスタ３２においては、制御電圧がゲートに印加され、書き込み電流が導通可能な状態となる。また、ビット選択回路１１に選択されたｊ列に含まれる記憶領域３においては、ビット配線１３ａとビット配線１３ｂとの間に、データに応じた正または負の電圧が印加される。そして、ビット選択回路１１に選択されたｊ列及びワード選択回路１２に選択されたｉ行の双方に含まれる記憶領域３においては、書き込みトランジスタ３２を介して書き込み配線３１に書き込み電流が生じ、この書き込み電流による磁界によってＴＭＲ素子４ａ及び４ｂそれぞれの第１磁性層の磁化方向が反転する。こうして、指示されたアドレス（ｉ行ｊ列）の記憶領域３に二値データが書き込まれる。
【００２２】
また、磁気メモリ１の内部または外部からデータ読み出しを行うアドレス（ｋ行ｌ列／１≦ｋ≦ｍ、１≦ｌ≦ｎ）が指定されると、ビット選択回路１１及びワード選択回路１２がそれぞれ該当するｌ列及びｋ行を選択する。ワード選択回路１２に選択されたｋ行に含まれる記憶領域３の読み出しトランジスタ３４においては、制御電圧がゲートに印加され、読み出し電流が導通可能な状態となる。また、ビット選択回路１１に選択されたｌ列に対応するビット配線１３ａ及び１３ｃには、ビット選択回路１１から読み出し電流が順次供給される。そして、ビット選択回路１１に選択されたｌ列及びワード選択回路１２に選択されたｋ行の双方に含まれる記憶領域３においては、読み出し配線３３ａ（３３ｂ）からの読み出し電流が、ＴＭＲ素子４ａ（４ｂ）及び読み出しトランジスタ３４を介して接地配線１５へ流れる。そして、例えばＴＭＲ素子４ａ及び４ｂのそれぞれにおける電圧降下量が判別されることにより、指示されたアドレス（ｋ行ｌ列）の記憶領域３に記憶された二値データが読み出される。
【００２３】
ここで、本実施形態における記憶部２の具体的な構成について詳細に説明する。図２は、各記憶領域３が有するＴＭＲ素子４ａ及び４ｂ付近の構成を示す平面図である。また、図３は、図２に示すＩ−Ｉ線に沿った側面断面図である。図２及び図３を参照すると、各記憶領域３は、ＴＭＲ素子４ａ及び４ｂ、磁気ヨーク５、書き込み配線３１、読み出し配線３３ａ及び３３ｂを有する。なお、これらの構成及び付随する配線の周囲は、全て絶縁性材料からなる絶縁領域２４（図３参照）によって占められている。図２においては、絶縁領域２４の図示を省略している。
【００２４】
図２を参照すると、書き込み配線３１は、該書き込み配線３１がＴＭＲ素子４ａ及び４ｂそれぞれの一方の面上を複数回（本実施形態では２回）通過するように、ＴＭＲ素子４ａ及び４ｂの一方の面側において２重に巻かれた螺旋状（コイル状）を呈している。具体的には、書き込み配線３１は、導電性の金属からなり、上層配線３１ａ及び下層配線３１ｂを含んで構成されている。上層配線３１ａ及び下層配線３１ｂは、記憶領域３の厚さ方向から見てその一部が開いた略環状に形成されており、厚さ方向から見て互いに重なるように配設されている。そして、上層配線３１ａ及び下層配線３１ｂそれぞれの一部はＴＭＲ素子４ａの上面に沿って配設されており、上層配線３１ａ及び下層配線３１ｂそれぞれの他の一部はＴＭＲ素子４ｂの上面に沿って配設されている。また、図３に示すように、上層配線３１ａの一端は垂直配線１６ｆを介して電極１７ｄと電気的に接続されており、上層配線３１ａの他端は垂直配線３１ｇを介して下層配線３１ｂの一端と電気的に接続されている。下層配線３１ｂの他端は、垂直配線１６ｊを介して電極１７ｃに電気的に接続されている。
【００２５】
ここで、図４は、図２に示すII−II線に沿った側面断面図である。図４を参照すると、ＴＭＲ素子４ａ及び４ｂのそれぞれは、第１磁性層４１、非磁性絶縁層４２、第２磁性層４３、及び反強磁性層４４が順に積層されてなる。そして、ＴＭＲ素子４ａ及び４ｂは、第１磁性層４１の厚さ方向と交差する方向に並んで配設されている。第１磁性層４１は本実施形態における感磁層であり、書き込み配線３１からの外部磁界によって磁化方向が変化し、二値データを記録することができる。第１磁性層４１の材料としては、例えばＣｏ、ＣｏＦｅ、ＮｉＦｅ、ＮｉＦｅＣｏ、ＣｏＰｔなどの強磁性材料を用いることができる。
【００２６】
また、第２磁性層４３では、反強磁性層４４によって磁化方向が固定されている。すなわち、反強磁性層４４と第２磁性層４３との接合面における交換結合によって、第２磁性層４３の磁化方向が安定化されている。第２磁性層４３の磁化容易軸方向は、第１磁性層４１の磁化容易軸方向に沿うように設定される。第２磁性層４３の材料としては、例えばＣｏ、ＣｏＦｅ、ＮｉＦｅ、ＮｉＦｅＣｏ、ＣｏＰｔなどの強磁性材料を用いることができる。また、反強磁性層４４の材料としては、ＩｒＭｎ、ＰｔＭｎ、ＦｅＭｎ、ＰｔＰｄＭｎ、ＮｉＯ、またはこれらのうち任意の組み合わせの材料を用いることができる。
【００２７】
非磁性絶縁層４２は、非磁性且つ絶縁性の材料からなる層である。第１磁性層４１と第２磁性層４３との間に非磁性絶縁層４２が介在することにより、第１磁性層４１と第２磁性層４３との間には、トンネル磁気抵抗効果（ＴＭＲ）が生じる。すなわち、第１磁性層４１と第２磁性層４３との間には、第１磁性層４１の磁化方向と第２磁性層４３の磁化方向との相対関係（平行または反平行）に応じた電気抵抗が生じる。非磁性絶縁層４２の材料としては、例えばＡｌ、Ｚｎ、Ｍｇといった金属の酸化物または窒化物が好適である。
【００２８】
なお、第２磁性層４３の磁化方向を安定化させる層として、反強磁性層４４に代えて、非磁性金属層またはシンセティックＡＦ（反強磁性）層を介して第３磁性層を設けても良い。この第３磁性層が第２磁性層４３と反強磁性結合を形成することにより、第２磁性層４３の磁化方向をさらに安定化させることができる。また、第２磁性層４３から第１磁性層４１への静磁界の影響を防止できるので、第１磁性層４１の磁化反転を容易にすることができる。このような第３磁性層の材料としては特に制限はないが、例えばＣｏ、ＣｏＦｅ、ＮｉＦｅ、ＮｉＦｅＣｏ、ＣｏＰｔなどの強磁性材料を単独で、或いは複合させて用いることが好ましい。また、第２磁性層４３と第３磁性層との間に設けられる非磁性金属層の材料としては、Ｒｕ、Ｒｈ、Ｉｒ、Ｃｕ、Ａｇなどが好適である。なお、非磁性金属層の厚さは、第２磁性層４３と第３磁性層との間に強い反強磁性結合を得るために２ｎｍ以下であることが好ましい。
【００２９】
ＴＭＲ素子４ａ及び４ｂの第１磁性層４１上には、読み出し配線３３ａ及び３３ｂがそれぞれ設けられている。読み出し配線３３ａ及び３３ｂは導電性の金属からなり、ＴＭＲ素子４ａ及び４ｂの第１磁性層４１にそれぞれ電気的に接続されている。ＴＭＲ素子４ａの反強磁性層４４は、電極３５ａ上に設けられており電極３５ａと電気的に接続されている。ＴＭＲ素子４ｂの反強磁性層４４は、電極３５ｂ上に設けられており電極３５ｂと電気的に接続されている。この構成により、読み出し配線３３ａ（３３ｂ）と電極３５ａ（３５ｂ）との間に読み出し電流が供給されると、この読み出し電流はＴＭＲ素子４ａ（４ｂ）を厚さ方向に流れることとなる。
【００３０】
読み出し配線３３ａ上には下層配線３１ｂの配線部分３１ｄが配設されており、その上にはさらに上層配線３１ａの配線部分３１ｃが配設されている。これらの配線部分３１ｃ及び３１ｄは、ＴＭＲ素子４ａの第１磁性層４１の一方の面４１ａに沿っている。これらの配線部分３１ｃ及び３１ｄにおいては、書き込み配線３１が螺旋状に配設されることによって、ＴＭＲ素子４ａの第１磁性層４１の一方の面４１ａ上において書き込み電流が互いに同じ向きとなる。また、読み出し配線３３ｂ上には下層配線３１ｂの配線部分３１ｆが配設されており、その上にはさらに上層配線３１ａの配線部分３１ｅが配設されている。これらの配線部分３１ｅ及び３１ｆは、ＴＭＲ素子４ｂの第１磁性層４１の一方の面４１ａに沿っている。これらの配線部分３１ｅ及び３１ｆにおいても、書き込み配線３１が螺旋状に配設されることによって、ＴＭＲ素子４ｂの第１磁性層４１の一方の面４１ａ上において書き込み電流が互いに同じ向きとなる。なお、配線部分３１ｃ及び３１ｄにおける書き込み電流の向きと、配線部分３１ｅ及び３１ｆにおける書き込み電流の向きとは、互いに逆となる。
【００３１】
読み出し配線３３ａ、配線部分３１ｃ、及び配線部分３１ｄの間には間隙があいており、絶縁領域２４により満たされることによって互いに絶縁されている。同様に、読み出し配線３３ｂ、配線部分３１ｅ、及び配線部分３１ｆの間には間隙があいており、絶縁領域２４により満たされることによって互いに絶縁されている。なお、ＴＭＲ素子４ａの第１磁性層４１の磁化容易軸方向は、配線部分３１ｃ及び３１ｄの長手方向と交差する方向（すなわち、書き込み電流の方向と交差する方向に沿うように設定される。同様に、ＴＭＲ素子４ｂの第１磁性層４１の磁化容易軸方向は、配線部分３１ｅ及び３１ｆの長手方向と交差する方向に沿うように設定される。
【００３２】
磁気ヨーク５は、各配線部分３１ｃ〜３１ｆの周囲を覆い、書き込み電流によって発生する磁界を効率よくＴＭＲ素子４ａ及び４ｂへ提供するための強磁性部材である。磁気ヨーク５は、所定の長さの空隙を介して対向する二対の開放端部を含み、配線部分３１ｃ及び３１ｄを一括して囲み、配線部分３１ｅ及び３１ｆを一括して囲むように配設されている。具体的には、本実施形態の磁気ヨーク５は、二対の対向ヨーク５ｂと、３つのピラーヨーク５ｃと、ビームヨーク５ｄとによって構成されている。このうち、二対の対向ヨーク５ｂは、開放端部としてそれぞれ端面５ａを有する。このうち一方の対の端面５ａは、ＴＭＲ素子４ａの第１磁性層４１の磁化容易軸方向に沿って、所定の長さの空隙を介して互いに対向している。そして、ＴＭＲ素子４ａは、その一対の側面４ｃがそれぞれ一方の対の端面５ａに対向するように、且つ第１磁性層４１の磁化容易軸方向が一方の対の端面５ａの並ぶ方向に沿うように配置される。また、他方の対の端面５ａは、ＴＭＲ素子４ｂの第１磁性層４１の磁化容易軸方向に沿って、所定の長さの空隙を介して互いに対向している。そして、ＴＭＲ素子４ｂは、その一対の側面４ｄがそれぞれ他方の対の端面５ａに対向するように、且つ第１磁性層４１の磁化容易軸方向が他方の対の端面５ａの並ぶ方向に沿うように配置される。
【００３３】
ビームヨーク５ｄは、上層配線３１ａにおけるＴＭＲ素子４ａ及び４ｂに対向する面とは反対側の面に沿って、配線部分３１ｃ上から配線部分３１ｅ上にわたって設けられている。また、３つのピラーヨーク５ｃのうち一つは、配線部分３１ｃ及び３１ｄと配線部分３１ｅ及び３１ｆとの間に設けられている。このピラーヨーク５ｃの一端はビームヨーク５ｄに繋がっており、他端は二対の対向ヨーク５ｂそれぞれにおける片方の対向ヨーク５ｂに繋がっている。３つのピラーヨーク５ｃのうち他の一つは、配線部分３１ｃ及び３１ｄの一対の側面のうち配線部分３１ｅ及び３１ｆと対向する面とは反対側の側面に沿って設けられている。このピラーヨーク５ｃの一端はビームヨーク５ｄに繋がっており、他端は二対の対向ヨーク５ｂのうち一方の対における片方の対向ヨーク５ｂに繋がっている。３つのピラーヨーク５ｃのうち残りの一つは、配線部分３１ｅ及び３１ｆの一対の側面のうち配線部分３１ｃ及び３１ｄと対向する面とは反対側の側面に沿って設けられている。このピラーヨーク５ｃの一端はビームヨーク５ｄに繋がっており、他端は二対の対向ヨーク５ｂのうち他方の対における片方の対向ヨーク５ｂに繋がっている。３つのピラーヨーク５ｃは、以上の構成によって、ビームヨーク５ｄと二対の対向ヨーク５ｂとを繋いでいる。
【００３４】
磁気ヨーク５を構成する材料としては、例えばＮｉ、Ｆｅ、Ｃｏのうち少なくとも一つの元素を含む金属が好適である。また、磁気ヨーク５は、その磁化容易軸方向がＴＭＲ素子４ａ及び４ｂの第１磁性層４１の磁化容易軸方向に沿うように形成されている。また、書き込み配線３１の各配線部分３１ｃ〜３１ｆの周方向と直交する面における磁気ヨーク５の断面積は、二対の端面５ａにおいて最も小さくなっている。具体的には、磁気ヨーク５の対向ヨーク５ｂ、ピラーヨーク５ｃ、及びビームヨーク５ｄのうち対向ヨーク５ｂの断面積が最も小さくなっている。そして、さらに好適には、対向ヨーク５ｂが端面５ａに近づくほど細くなっていることが好ましい。
【００３５】
なお、絶縁領域２４の材料としては、例えばＳｉＯ２といった絶縁性材料を用いることができる。
【００３６】
続いて、前述したＴＭＲ素子４ａ及び４ｂを含む記憶領域３の全体構成について説明する。図５〜図７は、各記憶領域３の構成を示す側面断面図である。図５は、記憶領域３を行方向に沿って切断したときの断面構成を示している。図６は、記憶領域３を図５におけるIII−III線で切断したときの断面を示している。図７は、記憶領域３を図５におけるIV−IV線で切断したときの断面を示している。
【００３７】
図５〜図７を参照すると、記憶領域３（記憶部２）は、半導体層６、配線層７、及び磁性材料層８が順に積層されてなる。半導体層６は、半導体基板２１を含み記憶部２全体の機械的強度を維持するとともに、トランジスタ等の半導体デバイスが形成される層である。磁性材料層８は、前述したＴＭＲ素子４ａ及び４ｂや磁気ヨーク５といった磁性材料による構成物が形成される層である。なお、図２〜図４に示した書き込み配線３１、読み出し配線３３ａ及び３３ｂ、電極３５ａ及び３５ｂ、及び絶縁領域２４も、この磁性材料層８に含まれる。配線層７は、半導体層６と磁性材料層８との間に設けられる。配線層７には、ビット配線１３ａ〜１３ｃ及びワード配線１４といった各記憶領域３を貫く配線が形成される。また、配線層７には、磁性材料層８に形成されたＴＭＲ素子４ａ及び４ｂ、書き込み配線３１、並びに読み出し配線３３ａ及び３３ｂと、半導体層６に形成されたトランジスタなどの半導体デバイスと、ビット配線１３ａ〜１３ｃ及びワード配線１４とを、互いに電気的に接続するための配線が形成される。
【００３８】
まず、半導体層６について説明する。半導体層６は、半導体基板２１と、絶縁領域２２と、書き込みトランジスタ３２と、読み出しトランジスタ３４とを有する。半導体基板２１は、例えばＳｉ基板からなり、ｐ型またはｎ型の不純物がドープされている。絶縁領域２２は、半導体基板２１上において書き込みトランジスタ３２及び読み出しトランジスタ３４以外の領域に形成されており、書き込みトランジスタ３２と読み出しトランジスタ３４とを電気的に分離している。絶縁領域２２は、例えばＳｉＯ２といった絶縁性材料からなる。
【００３９】
図６を参照すると、書き込みトランジスタ３２は、半導体基板２１とは反対導電型のドレイン領域３２ａ及びソース領域３２ｃ、ゲート電極３２ｂ、並びに半導体基板２１の一部によって構成されている。ドレイン領域３２ａ及びソース領域３２ｃは、例えばＳｉ基板の表面近傍に、半導体基板２１とは反対導電型の不純物がドープされて形成されている。ドレイン領域３２ａとソース領域３２ｃとの間には半導体基板２１が介在しており、その半導体基板２１上にゲート電極３２ｂが配置されている。このような構成により、書き込みトランジスタ３２では、ゲート電極３２ｂに電圧が印加されると、ドレイン領域３２ａ及びソース領域３２ｃが互いに導通する。
【００４０】
図７を参照すると、読み出しトランジスタ３４は、半導体基板２１とは反対導電型のドレイン領域３４ａ及びソース領域３４ｃ、ゲート電極３４ｂ、並びに半導体基板２１の一部によって構成されている。ドレイン領域３４ａ及びソース領域３４ｃは、例えばＳｉ基板の表面近傍に、半導体基板２１とは反対導電型の不純物がドープされて形成されている。ドレイン領域３４ａとソース領域３４ｃとの間には半導体基板２１が介在しており、その半導体基板２１上にゲート電極３４ｂが配置されている。このような構成により、読み出しトランジスタ３４では、ゲート電極３４ｂに電圧が印加されると、ドレイン領域３４ａ及びソース領域３４ｃが互いに導通する。
【００４１】
次に、配線層７について説明する。配線層７は、絶縁領域２３と、ビット配線１３ａ〜１３ｃと、ワード配線１４と、接地配線１５と、複数の垂直配線及び水平配線とを有する。なお、配線層７においては、各配線以外の領域は、すべて絶縁領域２３によって占められている。絶縁領域２３の材料としては、半導体層６の絶縁領域２２と同様に、ＳｉＯ２といった絶縁性材料を用いることができる。また、垂直配線の材料としては例えばＷを、水平配線の材料としては例えばＡｌを、それぞれ用いることができる。
【００４２】
図６を参照すると、磁性材料層８の書き込み配線３１（下層配線３１ｂ）の一端が電気的に接続された電極１７ｃは、垂直配線１６ｇ〜１６ｉ及び水平配線１８ｃ、１８ｄに電気的に接続されており、垂直配線１６ｉは書き込みトランジスタ３２のドレイン領域３２ａとオーミック接合されている。また、書き込み配線３１（上層配線３１ａ）の他端が電気的に接続された電極１７ｄは、垂直配線１６ｋを介して水平配線１８ｅに電気的に接続されている。なお、水平配線１８ｅは、図示しない配線を介してビット配線１３ａ（図５参照）に電気的に接続されている。
【００４３】
また、水平配線１８ｆは垂直配線１６ｍに電気的に接続されており、垂直配線１６ｍは書き込みトランジスタ３２のソース領域３２ｃとオーミック接合されている。なお、水平配線１８ｆは、図示しない配線によってビット配線１３ｂ（図５参照）に電気的に接続されている。また、ワード配線１４の一部は、書き込みトランジスタ３２のゲート電極３２ｂとなっている。すなわち、図６に示すゲート電極３２ｂは、記憶領域３の行方向に延びるワード配線１４の一部によって構成されている。このような構成によって、ワード配線１４は、書き込みトランジスタ３２の制御端子（ゲート電極３２ｂ）に電気的に接続される。
【００４４】
また、図７を参照すると、ＴＭＲ素子４ａ及び４ｂの第２磁性層４３側にそれぞれ電気的に接続された電極３５ａ及び３５ｂは、それぞれ配線層７の垂直配線１６ｃ及び１６ｐを介して水平配線１８ａに電気的に接続されている。水平配線１８ａは、垂直配線１６ｄ、水平配線１８ｂを介して垂直配線１６ｅに電気的に接続されており、垂直配線１６ｅは読み出しトランジスタ３４のドレイン領域３４ａとオーミック接合されている。また、接地配線１５は垂直配線１６ｑに電気的に接続されており、垂直配線１６ｑは読み出しトランジスタ３４のソース領域３４ｃとオーミック接合されている。また、ワード配線１４の一部は、読み出しトランジスタ３４のゲート電極３４ｂとなっている。すなわち、図７に示すゲート電極３４ｂは、記憶領域３の行方向に延びるワード配線１４の一部によって構成されている。このような構成によって、ワード配線１４は、読み出しトランジスタ３４の制御端子（ゲート電極３４ｂ）に電気的に接続される。
【００４５】
また、図５を参照すると、磁性材料層８においてＴＭＲ素子４ａの第１磁性層４１側に電気的に接続された読み出し配線３３ａは、記憶領域３の行方向に延びており、磁性材料層８内部において垂直配線１６ａを介して電極１７ａに電気的に接続されている。そして、電極１７ａは、配線層７の垂直配線１６ｂを介してビット配線１３ｃに電気的に接続されている。また、磁性材料層８においてＴＭＲ素子４ｂの第１磁性層４１側に電気的に接続された読み出し配線３３ｂ（図７参照）は、読み出し配線３３ａと同様に記憶領域３の行方向に延びており、図示しない配線によって配線層７のビット配線１３ａに電気的に接続されている。
【００４６】
以上の構成を有する記憶領域３におけるＴＭＲ素子４ａ及び４ｂ並びにその周辺の動作について、図８及び図９を参照しながら説明する。まず、図８（ａ）に示すように、書き込み配線３１に負の書き込み電流Ｉｗ１が流れると、配線部分３１ｃ及び３１ｄの周方向に磁界Φ１１が発生するとともに、配線部分３１ｅ及び３１ｆの周方向に磁界Φ１１とは逆回りの磁界Φ１２が発生する。磁界Φ１１は、配線部分３１ｃ及び３１ｄの周囲に設けられた磁気ヨーク５の内部、及び一対の端面５ａ間の間隙を経由する閉じた経路を形成する。同様に、磁界Φ１２は、配線部分３１ｅ及び３１ｆの周囲に設けられた磁気ヨーク５の内部、及び一対の端面５ａ間の間隙を経由する閉じた経路を形成する。このとき、配線部分３１ｃ及び３１ｄと配線部分３１ｅ及び３１ｆとの間に設けられたピラーヨーク５ｃにおいては、磁界Φ１１の向きと磁界Φ１２の向きとが一致するので、磁界Φ１１及びΦ１２は互いに妨げない。なお、本実施形態では、磁気ヨーク５の対向ヨーク５ｂ、ピラーヨーク５ｃ、及びビームヨーク５ｄのうち対向ヨーク５ｂの断面積が最も小さくなっているので、磁気ヨーク５内部に形成される磁界Φ１１及び磁界Φ１２の磁束密度は、対向ヨーク５ｂにおいて最も大きくなる。
【００４７】
配線部分３１ｃ及び３１ｄの周囲に磁界Φ１１が生じると、磁気ヨーク５の磁界閉じ込め作用によってＴＭＲ素子４ａの第１磁性層４１に磁界Φ１１（外部磁界）が効率よく提供される。この磁界Φ１１によって、ＴＭＲ素子４ａの第１磁性層４１の磁化方向Ａａは磁界Φ１１と同じ方向を向く。ここで、ＴＭＲ素子４ａの第２磁性層４３の磁化方向Ｂａが、反強磁性層４４との交換結合によって予め磁界Φ１１と同じ方向を向いている場合には、第１磁性層４１の磁化方向Ａａと第２磁性層４３の磁化方向Ｂａとが互いに同じ向き、すなわち平行状態となる。また、配線部分３１ｅ及び３１ｆの周囲に磁界Φ１２が生じると、磁気ヨーク５の磁界閉じ込め作用によってＴＭＲ素子４ｂの第１磁性層４１に磁界Φ１２（外部磁界）が効率よく提供される。この磁界Φ１２によって、ＴＭＲ素子４ｂの第１磁性層４１の磁化方向Ａｂは磁界Φ１２と同じ方向、すなわちＴＭＲ素子４ａの第１磁性層４１の磁化方向Ａａとは逆の方向を向く。ここで、ＴＭＲ素子４ｂの第２磁性層４３の磁化方向Ｂｂが、ＴＭＲ素子４ａの第２磁性層４３と同じ方向を向いている場合には、第１磁性層４１の磁化方向Ａｂと第２磁性層４３の磁化方向Ｂｂとが互いに逆向き、すなわち反平行状態となる。こうして、一方のＴＭＲ素子４ａの磁化方向が平行状態、且つ他方のＴＭＲ素子４ｂの磁化方向が反平行状態となることによって、記憶領域３に二値データの一方（例えば０）が書き込まれる。
【００４８】
記憶領域３に書き込まれた二値データを読み出す際には、図８（ｂ）に示すように、読み出し配線３３ａと電極３５ａとの間、及び読み出し配線３３ｂと電極３５ｂとの間にそれぞれ読み出し電流Ｉｒａ及びＩｒｂを流し、その電流値の変化または読み出し配線３３ａ（３３ｂ）と電極３５ａ（３５ｂ）との間の電位差の変化を検出する。これにより、ＴＭＲ素子４ａ及び４ｂの磁化方向がそれぞれ平行か反平行かが判別できる。例えば、ＴＭＲ素子４ａの第１磁性層４１の磁化方向Ａａが第２磁性層４３の磁化方向Ｂａと平行である場合、非磁性絶縁層４２におけるトンネル磁気抵抗効果（ＴＭＲ）によって、第１磁性層４１と第２磁性層４３との間の抵抗値が比較的小さくなる。従って、例えば読み出し電流Ｉｒａを一定とした場合には読み出し配線３３ａと電極３５ａとの間の電位差が比較的小さくなることから、ＴＭＲ素子４ａの磁化方向が平行状態であることがわかる。また、ＴＭＲ素子４ｂの第１磁性層４１の磁化方向Ａｂが第２磁性層４３の磁化方向Ｂｂと反平行である場合、非磁性絶縁層４２におけるトンネル磁気抵抗効果（ＴＭＲ）によって、第１磁性層４１と第２磁性層４３との間の抵抗値が比較的大きくなる。従って、ＴＭＲ素子４ａと同様の方法によりＴＭＲ素子４ｂの磁化方向を検出し、ＴＭＲ素子４ｂの磁化方向が反平行状態であれば、該当する記憶領域３には二値データとして０が書き込まれていると判定できる。
【００４９】
また、図９（ａ）に示すように、書き込み配線３１に正の書き込み電流Ｉｗ２が流れると、配線部分３１ｃ及び３１ｄの周方向に磁界Φ１１とは逆回りの磁界Φ２１が発生するとともに、配線部分３１ｅ及び３１ｆの周方向に磁界Φ１２とは逆回り（すなわち、磁界Φ２１に対しても逆回り）の磁界Φ２２が発生する。磁界Φ２１は、配線部分３１ｃ及び３１ｄの周囲に設けられた磁気ヨーク５の内部、及び一対の端面５ａ間の間隙を経由する閉じた経路を形成する。同様に、磁界Φ２２は、配線部分３１ｅ及び３１ｆの周囲に設けられた磁気ヨーク５の内部、及び一対の端面５ａ間の間隙を経由する閉じた経路を形成する。なお、磁界Φ１１及び磁界Φ１２と同様に、磁界Φ２１及び磁界Φ２２の磁束密度は対向ヨーク５ｂにおいて最も大きくなる。
【００５０】
配線部分３１ｃ及び３１ｄの周囲に磁界Φ２１が生じると、磁気ヨーク５の磁界閉じ込め作用によってＴＭＲ素子４ａの第１磁性層４１に磁界Φ２１（外部磁界）が効率よく提供される。この磁界Φ２１によって、ＴＭＲ素子４ａの第１磁性層４１の磁化方向Ａａは磁界Φ２１と同じ方向を向く。ここで、ＴＭＲ素子４ａの第２磁性層４３の磁化方向Ｂａが磁界Φ２１と逆の方向を向いている場合には、第１磁性層４１の磁化方向Ａａと第２磁性層４３の磁化方向Ｂａとが互いに反平行状態となる。また、配線部分３１ｅ及び３１ｆの周囲に磁界Φ２２が生じると、磁気ヨーク５の磁界閉じ込め作用によってＴＭＲ素子４ｂの第１磁性層４１に磁界Φ２２（外部磁界）が効率よく提供される。この磁界Φ２２によって、ＴＭＲ素子４ｂの第１磁性層４１の磁化方向Ａｂは磁界Φ２２と同じ方向、すなわちＴＭＲ素子４ａの第１磁性層４１の磁化方向Ａａとは逆の方向を向く。ＴＭＲ素子４ｂの第２磁性層４３の磁化方向ＢｂはＴＭＲ素子４ａの第２磁性層４３の磁化方向Ｂａと同じ方向を向いているので、ＴＭＲ素子４ｂの第１磁性層４１の磁化方向Ａｂと第２磁性層４３の磁化方向Ｂｂとは互い平行状態となる。こうして、一方のＴＭＲ素子４ａの磁化方向が反平行状態、且つ他方のＴＭＲ素子４ｂの磁化方向が平行状態となることによって、記憶領域３に二値データの他方（例えば１）が書き込まれる。
【００５１】
ＴＭＲ素子４ａの第１磁性層４１の磁化方向Ａａが第２磁性層４３の磁化方向Ｂａと反平行である場合、第１磁性層４１と第２磁性層４３との間の抵抗値が比較的大きくなる。また、ＴＭＲ素子４ｂの第１磁性層４１の磁化方向Ａｂが第２磁性層４３の磁化方向Ｂｂと平行である場合、第１磁性層４１と第２磁性層４３との間の抵抗値が比較的小さくなる。従って、ＴＭＲ素子４ａ及び４ｂにそれぞれ読み出し電流Ｉｒａ及びＩｒｂを流してＴＭＲ素子４ａ及び４ｂの磁化方向を検出し、ＴＭＲ素子４ａの磁化方向が反平行状態で且つＴＭＲ素子４ｂの磁化方向が平行状態であれば、該当する記憶領域３には二値データとして１が書き込まれていると判定できる。
【００５２】
以上に説明した、本実施形態による磁気メモリ１が有する効果について説明する。本実施形態による磁気メモリ１では、書き込み配線３１が、互いに書き込み電流Ｉｗ１（Ｉｗ２）が同じ向きになるようにＴＭＲ素子４ａの第１磁性層４１の一方の面４１ａ上に配設された複数の配線部分３１ｃ及び３１ｄを有する。これにより、書き込み配線３１を流れる書き込み電流Ｉｗ１（Ｉｗ２）が第１磁性層４１上を同じ向きに複数回（本実施形態では２回）通過するので、ＴＭＲ素子４ａの第１磁性層４１に複数倍（本実施形態では２倍）の外部磁界を提供できる。従って、所定の外部磁界Φ１１（Φ２１）をＴＭＲ素子４ａの第１磁性層４１に提供する必要がある場合、より小さな書き込み電流Ｉｗ１（Ｉｗ２）でもって必要な外部磁界Φ１１（Φ２１）を発生させることができる。これと同様に、書き込み配線３１は、互いに書き込み電流Ｉｗ１（Ｉｗ２）が同じ向きになるようにＴＭＲ素子４ｂの第１磁性層４１の一方の面４１ａ上に配設された複数の配線部分３１ｅ及び３１ｆを有する。これにより、書き込み配線３１を流れる書き込み電流Ｉｗ１（Ｉｗ２）が第１磁性層４１上を同じ向きに複数回（本実施形態では２回）通過するので、ＴＭＲ素子４ｂの第１磁性層４１に複数倍（本実施形態では２倍）の外部磁界を提供できる。従って、所定の外部磁界Φ１２（Φ２２）をＴＭＲ素子４ｂの第１磁性層４１に提供する必要がある場合、より小さな書き込み電流Ｉｗ１（Ｉｗ２）でもって必要な外部磁界Φ１２（Φ２２）を発生させることができる。
【００５３】
なお、本実施形態では書き込み配線３１の２つの配線部分３１ｃ及び３１ｄ（または３１ｅ及び３１ｆ）をＴＭＲ素子４ａ（４ｂ）の第１磁性層４１の一方の面４１ａ上に配設しているが、本発明に係る磁気メモリにおいては、書き込み配線３１の３つ以上の配線部分を第１磁性層の一方の面上に配設してもよい。これにより、３倍以上の外部磁界を第１磁性層へ与えることができるので、所定の外部磁界をＴＭＲ素子の第１磁性層４１に提供する必要がある場合、書き込み電流を更に小さくすることができる。
【００５４】
また、本実施形態による磁気メモリ１では、書き込み配線３１の複数の配線部分３１ｃ〜３１ｆが、ＴＭＲ素子４ａ及び４ｂの第１磁性層４１の一方の面４１ａに沿って配設されている。これにより、例えば先に述べた特許文献１の磁気メモリと比較して、製造工程をより簡易にできる。なお、磁気メモリ１の磁性材料層８の製造方法について、後に説明する。
【００５５】
また、本実施形態の磁気メモリ１によれば、第１磁性層４１の磁化方向Ａａ、Ａｂを小さな書き込み電流Ｉｗ１（Ｉｗ２）でもって反転できるので、書き込み電流Ｉｗ１（Ｉｗ２）の導通を制御する書き込みトランジスタ３２を小型化でき、各記憶領域３毎に書き込みトランジスタ３２を配置することによる磁気メモリ１の大型化を抑えることができる。従って、本実施形態のように各記憶領域３に書き込み配線３１を一つのみ配設し、書き込みトランジスタ３２によって書き込み電流Ｉｗ１（Ｉｗ２）を制御する構成を小型の磁気メモリ１で実現できる。これにより、データを書き込もうとする記憶領域３のＴＭＲ素子４ａ、４ｂに対してのみ磁界Φ１１〜Φ２２を提供し、他の記憶領域３への誤書き込みを防止することができる。
【００５６】
また、本実施形態のように、複数の記憶領域３のそれぞれが磁気ヨーク５を有し、磁気ヨーク５は、少なくとも一対（本実施形態では二対）の端面５ａを含み、書き込み配線３１の複数の配線部分３１ｃ及び３１ｄを一括して囲み、複数の配線部分３１ｅ及び３１ｆを一括して囲むように設けられていることが好ましい。そして、ＴＭＲ素子４ａ及び４ｂは、それらの一対の側面４ｃがそれぞれ磁気ヨーク５の端面５ａと対向するように配置されていることが好ましい。これにより、複数の配線部分３１ｃ及び３１ｄからの外部磁界Φ１１（Φ２１）をＴＭＲ素子４ａの第１磁性層４１に効率よく与えるとともに、複数の配線部分３１ｅ及び３１ｆからの外部磁界Φ１２（Φ２２）をＴＭＲ素子４ｂの第１磁性層４１に効率よく与えることができるので、更に小さな書き込み電流Ｉｗ１（Ｉｗ２）でもってＴＭＲ素子４ａ及び４ｂの第１磁性層４１の磁化方向Ａａ及びＡｂを反転できる。
【００５７】
また、本実施形態のように、配線部分３１ｃ及び３１ｅを配線部分３１ｄ及び３１ｆよりも上層へ配設する場合、配線部分３１ｃ及び３１ｅがＴＭＲ素子４ａ及び４ｂの第１磁性層４１から比較的離れてしまう。しかし、本実施形態のように各配線部分３１ｃ〜３１ｆを囲む磁気ヨーク５を記憶領域３のそれぞれが有することによって、比較的離れた配線部分３１ｃ及び３１ｅからの磁界を、他の配線部分３１ｄ及び３１ｆからの磁界と同等の強度でＴＭＲ素子４ａ及び４ｂへ与えることができる。
【００５８】
また、本実施形態のように、複数の記憶領域３のそれぞれが複数のＴＭＲ素子４ａ及び４ｂを有する場合には、第１磁性層４１の厚さ方向と交差する方向にＴＭＲ素子４ａ及び４ｂが並設されるとともに、書き込み配線３１が、複数のＴＭＲ素子４ａ及び４ｂの第１磁性層４１の一方の面４１ａ側に螺旋状に配設されることが好ましい。これにより、書き込み配線３１を各ＴＭＲ素子４ａ、４ｂに沿って効率的に配設することができる。
【００５９】
また、本実施形態のように、磁気ヨーク５の磁化容易軸方向は、ＴＭＲ素子４ａ及び４ｂの第１磁性層４１の磁化容易軸方向に沿っていることが好ましい。また、書き込み配線３１の各配線部分３１ｃ〜３１ｆの周方向と直交する断面における磁気ヨーク５の断面積は、端面５ａにおいて最も小さいことが好ましい。これらにより、磁気ヨーク５内部の磁界Φ１１〜Φ２２を、ＴＭＲ素子４ａ、４ｂの第１磁性層４１へ更に効率よく与えることができる。
【００６０】
ここで、本実施形態による磁気メモリ１の製造方法のうち、磁性材料層８の製造方法について図１０〜図２０を参照しながら説明する。
【００６１】
図１０（ａ）は、本実施形態による磁気メモリ１の製造工程の一部を示す平面図であり、図１０（ｂ）は、図１０（ａ）に示すＶ−Ｖ線に沿った側面断面図である。まず、図１０（ａ）及び図１０（ｂ）に示すように、配線層７の垂直配線１６ｃ上に電極３５ａを形成し、垂直配線１６ｐ上に電極３５ｂを形成する。同様に、電極１７ａ〜１７ｄを、垂直配線１６ｂ、１６ｒ、１６ｇ、及び１６ｋの上にそれぞれ形成する。なお、前工程において配線層７を形成する際に、配線層７の垂直配線１６ｃ、１６ｂ、及び１６ｇの位置と、垂直配線１６ｐ、１６ｒ、及び１６ｋの位置とが互いに線対称となるように各垂直配線を配置しておく。
【００６２】
続いて、ＴＭＲ素子４ａ及び４ｂを形成するために、高真空（ＵＨＶ）ＤＣスパッタ装置により、例えば、Ｔａ層下地層、ＩｒＭｎ層、ＣｏＦｅ層及びＡｌ層を順次成膜する。その後、酸素プラズマによりＡｌ層の酸化を行い、トンネル絶縁層（すなわち、図４に示した非磁性絶縁層４２となる層）を形成した後、ＣｏＦｅ層及びＴａ保護層を形成する。そして、リソグラフィ装置により所定形状のレジストマスクを形成した後、図１１（ａ）及び図１１（ｂ）に示すようにイオンミリングにより電極３５ａ及び３５ｂそれぞれの上にＴＭＲ素子４ａ及び４ｂを形成する。図１１（ａ）は、形成されたＴＭＲ素子４ａ及び４ｂを示す平面図であり、図１１（ｂ）は、図１１（ａ）に示すVI−VI線に沿った側面断面図である。ＴＭＲ素子４ａ及び４ｂを形成した後、ＣＶＤ装置を用いて、例えばＳｉ（ＯＣ２Ｈ５）４によりＴＭＲ素子４ａ及び４ｂの側面上並びに各電極３５ａ、３５ｂ、及び１７ａ〜１７ｄの上にＳｉＯ２絶縁層２４ａを形成する。
【００６３】
続いて、対向ヨーク５ｂを形成するために、図１２に示すように所定形状のレジストマスク７１をリソグラフィ装置を用いて形成する。図１２は、形成されたレジストマスク７１を示す側面断面図である。このとき、レジストマスク７１を、対向ヨーク５ｂの平面形状に応じた開口を有するように形成する。そして、スパッタ装置により例えばＮｉＦｅ膜６８を成膜した後、レジストマスク７１を除去する。
【００６４】
続いて、対向ヨーク５ｂの形状に応じたレジストマスクを、ＮｉＦｅ膜６８上、絶縁層２４ａ上、及びＴＭＲ素子４ａ、４ｂ上に形成し、イオンミリングによりＮｉＦｅ膜６８を成形することにより、図１３（ａ）及び図１３（ｂ）に示すように二対の対向ヨーク５ｂを形成する。図１３（ａ）は、形成された対向ヨーク５ｂを示す平面図であり、図１３（ｂ）は、図１３（ａ）に示すVII−VII線に沿った側面断面図である。その後、レジストマスクを除去する。
【００６５】
続いて、図１４（ａ）及び図１４（ｂ）に示すように、読み出し配線３３ａ及び３３ｂを形成する。図１４（ａ）は、形成された読み出し配線３３ａ及び３３ｂを示す平面図であり、図１４（ｂ）は、図１４（ａ）に示すVIII−VIII線に沿った側面断面図である。このとき、読み出し配線３３ａを、その一端がＴＭＲ素子４ａの上面に接するように形成するとともに、その他端が垂直配線及び電極を介して垂直配線１６ｒに電気的に接続されるように形成する。同様に、読み出し配線３３ｂを、その一端がＴＭＲ素子４ｂの上面に接するように形成するとともに、その他端が垂直配線及び電極を介して垂直配線１６ｂに電気的に接続されるように形成する。
【００６６】
続いて、図１５（ａ）及び図１５（ｂ）に示すように、絶縁層２４ｂ及び下層配線３１ｂを形成する。図１５（ａ）は、形成された絶縁層２４ｂ及び下層配線３１ｂを示す平面図であり、図１５（ｂ）は、図１５（ａ）に示すIX−IX線に沿った側面断面図である。この工程では、まず、絶縁層２４ｂを、読み出し配線３３ａ及び３３ｂ上、絶縁層２４ａ上、並びに対向ヨーク５ｂ上に、絶縁層２４ａと同じ材料をＣＶＤ法により堆積することによって形成する。そして、例えばＣｕなどの導電性の良い材料からなるめっき下地膜（図示せず）をスパッタリングにより絶縁層２４ｂ上に形成した後、下層配線３１ｂの平面形状と同じ形状の開口を有するレジストマスクを絶縁層２４ｂ上に形成し、全体をめっき槽に浸し、めっき下地膜を電極として利用しためっき処理によって下層配線３１ｂを形成する。このとき、下層配線３１ｂの一端を垂直配線及び電極を介して垂直配線１６ｇに電気的に接続する。また、下層配線３１ｂを、ＴＭＲ素子４ａ及び４ｂの上を通過し且つ他端が開放されているような略環状に形成する。なお、めっき処理に用いたレジストマスク及びめっき下地膜を、下層配線３１ｂの形成後にイオンミリング等により除去する。
【００６７】
続いて、図１６（ａ）及び図１６（ｂ）に示すように、絶縁層２４ｃ及び上層配線３１ａを形成する。図１６（ａ）は、形成された絶縁層２４ｃ及び上層配線３１ａを示す平面図であり、図１６（ｂ）は、図１６（ａ）に示すＸ−Ｘ線に沿った側面断面図である。この工程では、まず、絶縁層２４ｃを、下層配線３１ｂ上及び絶縁層２４ｂ上に、絶縁層２４ａと同じ材料をＣＶＤ法により堆積することによって形成する。そして、下層配線３１ｂを形成した方法と同様の方法によって、上層配線３１ａを形成する。このとき、上層配線３１ａの一端を垂直配線及び電極を介して垂直配線１６ｋに電気的に接続する。また、上層配線３１ａを下層配線３１ｂ上に重ね、ＴＭＲ素子４ａ及び４ｂの上を通過し且つ他端が垂直配線３１ｇを介して下層配線３１ｂに接続されるような略環状に形成する。こうして、上層配線３１ａ及び下層配線３１ｂを含む螺旋状の書き込み配線３１が完成する。
【００６８】
続いて、図１７に示すように、絶縁層２４ｄ及びレジストマスク７２を形成する。図１７は、形成された絶縁層２４ｄ及びレジストマスク７２を示す側面断面図である。この工程では、絶縁層２４ａと同じ材料からなる絶縁層２４ｄを、ＣＶＤ法により上層配線３１ａ上及び絶縁層２４ｃ上に形成する。そして、絶縁層２４ｄ上に選択的にレジストマスク７２を形成する。ここでは、ＴＭＲ素子４ａ上、及びＴＭＲ素子４ｂ上の各領域において、上層配線３１ａ及び下層配線３１ｂの上面よりもやや広い領域にレジストマスク７２を形成する。そして、絶縁層２４ｂ〜２４ｄのうちレジストマスク７２に覆われていない部分をＲＩＥ等により除去し、対向ヨーク５ｂを露出させた後、レジストマスク７２を除去する（図１８参照）。
【００６９】
続いて、図１９（ａ）及び図１９（ｂ）に示すように、ピラーヨーク５ｃ及びビームヨーク５ｄを形成する。図１９（ａ）は、形成されたビームヨーク５ｄを示す平面図であり、図１９（ｂ）は、図１９（ａ）に示すXI−XI線に沿った側面断面図である。この工程では、まず、絶縁層２４ａ上にレジストマスク７３を選択的に形成する。このとき、対向ヨーク５ｂ及び上層配線３１ａを覆わないようにレジストマスク７３を形成する。そして、レジストマスク７３が設けられていない領域に、例えばスパッタリングによりピラーヨーク５ｃ及びビームヨーク５ｄを形成する。こうして、二対の対向ヨーク５ｂ、３つのピラーヨーク５ｃ、及びビームヨーク５ｄからなる磁気ヨーク５が形成される。最後に、図２０に示すように、レジストマスク７３を除去し、絶縁層２４ａと同じ材料からなる絶縁層２４ｅを、絶縁層２４ａ上及び磁気ヨーク５上にＣＶＤ法により形成する。こうして、絶縁領域２４が形成され、磁性材料層８が完成する。
【００７０】
以上に説明した製造方法から明らかなように、本実施形態による磁気メモリ１では、書き込み配線３１の各配線部分３１ｃ〜３１ｆをＴＭＲ素子４ａ及び４ｂの上面側のみに配設することにより、図１５及び図１６に示したような極めて簡易な工程によって書き込み配線３１を形成することができる。なお、書き込み配線のうちＴＭＲ素子４ａ及び４ｂに沿った配線部分をそれぞれ３つ以上設ける場合には、図１５及び図１６に示した工程を必要なだけ繰り返すとよい。
【００７１】
（第１の変形例）
ここで、本実施形態による磁気メモリ１の第１変形例について説明する。図２１は、本変形例におけるＴＭＲ素子４の周辺構成を示す平面図である。また、図２２は、図２１に示すXII−XII線に沿った側面断面図である。図２１及び図２２を参照すると、本変形例では、各記憶領域は一つのＴＭＲ素子４を有する。ＴＭＲ素子４は、上記実施形態のＴＭＲ素子４ａ及び４ｂと同様に、第１磁性層４１、非磁性絶縁層４２、第２磁性層４３、及び反強磁性層４４を有する。ＴＭＲ素子４の第１磁性層４１側の面は読み出し配線３３と電気的に接続されており、第２磁性層４３側の面は電極３５と電気的に接続されている。
【００７２】
また、本変形例の書き込み配線３６は、上層配線３６ａ及び下層配線３６ｂを含んで構成されている。上層配線３６ａは、図２１に示すように、記憶領域の厚さ方向から見てその一部が開いた略環状に形成されており、その一配線部分３６ｄがＴＭＲ素子４の一方の面４１ａに沿っている。また、下層配線３６ｂは、記憶領域の厚さ方向から見て上層配線３６ａの一部と重なるように形成されており、その一配線部分３６ｅがＴＭＲ素子４の一方の面４１ａに沿っている。そして、配線部分３６ｄ及び３６ｅにおける書き込み電流の向きが互いに同じになるように、上層配線３６ａの一端と下層配線３６ｂの一端とが、垂直配線３６ｃを介して互いに電気的に接続されている。
【００７３】
また、本変形例の磁気ヨーク５０は、所定の長さの空隙を介して対向する一対の開放端部を有する略環状体からなり、書き込み配線３６の配線部分３６ｄ及び３６ｅを囲むように配設されている。具体的には、磁気ヨーク５０は、一対の対向ヨーク５０ｂと、一対のピラーヨーク５０ｃと、ビームヨーク５０ｄとによって構成されている。このうち、一対の対向ヨーク５０ｂは、一対の開放端部として一対の端面５０ａを有する。この一対の端面５０ａは、ＴＭＲ素子４の第１磁性層４１の磁化容易軸方向に沿って、所定の長さの空隙を介して互いに対向している。そして、ＴＭＲ素子４は、その一対の側面がそれぞれ一対の端面５ａに対向するように配置される。また、ビームヨーク５０ｄは、配線部分３６ｄにおけるＴＭＲ素子４に対向する面とは反対側の面に沿って設けられている。一対のピラーヨーク５０ｃは、配線部分３６ｄ及び３６ｅの側面に沿って設けられており、一対の対向ヨーク５０ｂそれぞれにおける端面５０ａとは異なる側の一端と、ビームヨーク５０ｄの両端とを繋いでいる。以上の構成によって、対向ヨーク５０ｂ、ピラーヨーク５０ｃ、及びビームヨーク５０ｄは、配線部分３６ｄ及び３６ｅを囲んでいる。
【００７４】
本発明に係る磁気メモリにおいては、上記実施形態のように各記憶領域が複数のＴＭＲ素子を有する構成以外にも、本変形例のように各記憶領域が一つのＴＭＲ素子４を有する構成でもよい。この一つのＴＭＲ素子４の第１磁性層４１の一方の面４１ａに沿って複数の配線部分３６ｄ及び３６ｅを配設することにより、書き込み配線３６を流れる書き込み電流が第１磁性層４１上を同じ向きに複数回（本変形例では２回）通過するので、ＴＭＲ素子４の第１磁性層４１に複数倍（本変形例では２倍）の外部磁界を提供できる。従って、所定の外部磁界を第１磁性層４１に提供する必要がある場合、より小さな書き込み電流によって必要な外部磁界を発生させることができる。
【００７５】
（第２の変形例）
続いて、本実施形態による磁気メモリ１の第２変形例について説明する。図２３は、本変形例に係る磁気ヨーク５１の形状を示す断面図である。上記実施形態の磁気ヨーク５に代えて本変形例に係る磁気ヨーク５１を設けてもよく、上記実施形態の磁気メモリ１と同様或いはそれ以上の効果を得ることができる。
【００７６】
図２３を参照すると、本変形例の磁気ヨーク５１は、二対の対向ヨーク５１ｂ、３つのピラーヨーク５１ｃ、及びビームヨーク５１ｄを含んで構成されている。このうち、ピラーヨーク５１ｃ及びビームヨーク５１ｄの構成及び形状は、既述した磁気ヨーク５のピラーヨーク５ｃ及びビームヨーク５ｄの構成及び形状（図４参照）と同様である。二対の対向ヨーク５１ｂのうち一方の対の対向ヨーク５１ｂは、それらの端面５１ａがＴＭＲ素子４ａの側面４ｃのうち第１磁性層４１の側面と接している。また、二対の対向ヨーク５１ｂのうち他方の対の対向ヨーク５１ｂは、それらの端面５１ａがＴＭＲ素子４ｂの側面４ｄのうち第１磁性層４１の側面と接している。磁気ヨーク５１はこのような形状であってもよく、書き込み電流によって磁気ヨーク５１内部に生成される磁界をＴＭＲ素子４ａ及び４ｂそれぞれの第１磁性層４１へ更に効率よく提供することができる。なお、この変形例において、磁気ヨーク５１が導電性を有する場合には、第１磁性層４１と第２磁性層４３との間に流れる読み出し電流を非磁性絶縁層４２を介して好適に流すために、磁気ヨーク５１の端面５１ａは非磁性絶縁層４２には接していないことが好ましく、第２磁性層４３には接していてはならない。
【００７７】
（第３の変形例）
続いて、本実施形態による磁気メモリ１の第３変形例について説明する。図２４は、本変形例に係る磁気ヨーク５２の形状を示す断面図である。上記実施形態の磁気ヨーク５に代えて本変形例に係る磁気ヨーク５２を設けてもよく、上記実施形態の磁気メモリ１と同様或いはそれ以上の効果を得ることができる。
【００７８】
図２４を参照すると、磁気ヨーク５２は、略環状体からなり、第１のビームヨーク５２ｂ、３つのピラーヨーク５２ｃ、及び第２のビームヨーク５２ｄを含んで構成されている。このうち、第１のビームヨーク５２ｂは、ＴＭＲ素子４ｅ及び４ｆの第１磁性層を兼ねるように読み出し配線３３ａ及び３３ｂと２つの非磁性絶縁層４２との間に配置されている。そして、第１のビームヨーク５２ｂの一端は３つのピラーヨーク５２ｃのうち一つと繋がっており、第１のビームヨーク５２ｂの他端は３つのピラーヨーク５２ｃのうち他の一つと繋がっており、第１のビームヨーク５２ｂの中央部分（すなわち、ＴＭＲ素子４ｅ及び４ｆの間の部分）は３つのピラーヨーク５２ｃのうち残りの一つと繋がっている。また、ビームヨーク５２ｄは、上層配線３１ａにおけるＴＭＲ素子４ｅ、４ｆとは反対側の面上に設けられている。３つのピラーヨーク５２ｃのうち一つは、配線部分３１ｃ及び３１ｄと配線部分３１ｅ及び３１ｆとの間に設けられており、第１のビームヨーク５２ｂの中央部分と第２のビームヨーク５２ｄの中央部分とを繋いでいる。３つのピラーヨーク５２ｃのうち他の一つは、配線部分３１ｃ及び３１ｄの側面に沿って設けられており、第１のビームヨーク５２ｂの一端と第２のビームヨーク５２ｄの一端とを繋いでいる。３つのピラーヨーク５２ｃのうち残りの一つは、配線部分３１ｅ及び３１ｆの側面に沿って設けられており、第１のビームヨーク５２ｂの他端と第２のビームヨーク５２ｄの他端とを繋いでいる。以上の構成によって、第１のビームヨーク５２ｂ、３つのピラーヨーク５２ｃ、及び第２のビームヨーク５２ｄは、書き込み配線３１の配線部分３１ｃ〜３１ｆの外周を完全に（連続して）囲んでいる。また、ＴＭＲ素子４ｅ及び４ｆの第１磁性層は、それぞれ磁気ヨーク５２の一部（第１のビームヨーク５２ｂ）によって構成されることとなる。従って、書き込み電流によって磁気ヨーク５２内部に生成される磁界を、ＴＭＲ素子４ｅ及び４ｆの第１磁性層へ更に効率よく提供することができる。
【００７９】
本発明による磁気メモリは、上記した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態では磁気抵抗効果素子としてＴＭＲ素子を用いているが、巨大磁気抵抗（ＧＭＲ：Giant magneto-Resistive）効果を利用したＧＭＲ素子を用いてもよい。ＧＭＲ効果とは、非磁性層を挟んだ２つの強磁性層の磁化方向のなす角度により、積層方向と直交する方向における強磁性層の抵抗値が変化する現象である。すなわち、ＧＭＲ素子においては、２つの強磁性層の磁化方向が互いに平行である場合に強磁性層の抵抗値が最小となり、２つの強磁性層の磁化方向が互いに反平行である場合に強磁性層の抵抗値が最大となる。なお、ＴＭＲ素子やＧＭＲ素子には、２つの強磁性層の保磁力の差を利用して書き込み／読み出しを行う疑似スピンバルブ型と、一方の強磁性層の磁化方向を反強磁性層との交換結合により固定するスピンバルブ型とがある。また、ＧＭＲ素子におけるデータ読み出しは、積層方向と直交する方向における強磁性層の抵抗値の変化を検出することにより行われる。また、ＧＭＲ素子におけるデータ書き込みは、書き込み電流により生じる磁界によって一方の強磁性層の磁化方向を反転させることにより行われる。
【００８０】
また、上記実施形態の磁気ヨークは、一方の端面から他方の端面まで書き込み配線の周方向に一体に形成されている。磁気ヨークの形状としては、これ以外にも、例えば周方向に１つ以上のギャップ（間隙）を有し、複数の部分に分割されているような形状であってもよい。また、上記実施形態では、書き込みスイッチ手段及び読込スイッチ手段としてトランジスタを備えているが、これらのスイッチ手段は、必要に応じて電流を遮断／導通させる機能を有する様々な手段を適用することができる。
【００８１】
また、上記実施形態では、各記憶領域において一本の書き込み配線によって磁気抵抗効果素子に外部磁界を与えているが、複数の書き込み配線によって磁気抵抗効果素子に外部磁界を与えてもよい。例えば、記憶部の行方向に沿って延びる第１の書き込み配線と、列方向に沿って延びる第２の書き込み配線とが設けられ、第１及び第２の書き込み配線が交差する位置に磁気抵抗効果素子が配置された構成の磁気メモリであっても、本発明の構成を適用できる。この場合、第１及び第２の書き込み配線からの合成磁界を磁気抵抗効果素子に与えることにより書き込みを行う。そして、第１の書き込み配線を流れる書き込み電流が感磁層の一方の面上を複数回通過するように第１の書き込み配線を配設する。これにより、上記実施形態と同様の効果を得ることができる。さらに好ましくは、第２の書き込み配線についても同様に、第２の書き込み配線を流れる書き込み電流が感磁層の一方の面上を複数回通過するように第２の書き込み配線を配設するとよい。
【図面の簡単な説明】
【００８２】
【図１】磁気メモリの全体構成を示す概念図である。
【図２】各記憶領域が有するＴＭＲ素子付近の構成を示す平面図である。
【図３】図２に示すＩ−Ｉ線に沿った側面断面図である。
【図４】図２に示すII−II線に沿った側面断面図である
【図５】記憶領域を行方向に沿って切断したときの断面構成を示す図である。
【図６】記憶領域を図５におけるIII−III線で切断したときの断面を示す図である。
【図７】記憶領域を図５におけるIV−IV線で切断したときの断面を示す図である。
【図８】ＴＭＲ素子及びその周辺の動作について説明するための図である。
【図９】ＴＭＲ素子及びその周辺の動作について説明するための図である。
【図１０】磁性材料層の製造過程を示す図である。
【図１１】磁性材料層の製造過程を示す図である。
【図１２】磁性材料層の製造過程を示す図である。
【図１３】磁性材料層の製造過程を示す図である。
【図１４】磁性材料層の製造過程を示す図である。
【図１５】磁性材料層の製造過程を示す図である。
【図１６】磁性材料層の製造過程を示す図である。
【図１７】磁性材料層の製造過程を示す図である。
【図１８】磁性材料層の製造過程を示す図である。
【図１９】磁性材料層の製造過程を示す図である。
【図２０】磁性材料層の製造過程を示す図である。
【図２１】第１変形例におけるＴＭＲ素子の周辺構成を示す平面図である。
【図２２】図２１に示すXII−XII線に沿った側面断面図である。
【図２３】第２変形例に係る磁気ヨークの形状を示す図である。
【図２４】第３変形例に係る磁気ヨークの形状を示す図である。
【符号の説明】
【００８３】
１…磁気メモリ、２…記憶部、３…記憶領域、４ａ，４ｂ…ＴＭＲ素子、５…磁気ヨーク、５ａ…端面、５ｂ…対向ヨーク、５ｃ…ピラーヨーク、５ｄ…ビームヨーク、６…半導体層、７…配線層、８…磁性材料層、１１…ビット選択回路、１２…ワード選択回路、１３ａ〜１３ｃ…ビット配線、１４…ワード配線、１５…接地配線、２１…半導体基板、２２〜２４…絶縁領域、３１…書き込み配線、３１ａ…上層配線、３１ｂ…下層配線、３１ｃ〜３１ｆ…配線部分、３２…書き込みトランジスタ、３２ａ…ドレイン領域、３２ｂ…ゲート電極、３２ｃ…ソース領域、３３ａ，３３ｂ…読み出し配線、３４…読み出しトランジスタ、３４ａ…ドレイン領域、３４ｂ…ゲート電極、３４ｃ…ソース領域、３５ａ，３５ｂ…電極、４１…第１磁性層、４２…非磁性絶縁層、４３…第２磁性層、４４…反強磁性層。
【図１】
2006128220.tif 000003
【図２】
2006128220.tif 000004
【図３】
2006128220.tif 000005
【図４】
2006128220.tif 000006
【図５】
2006128220.tif 000007
【図６】
2006128220.tif 000008
【図７】
2006128220.tif 000009
【図８】
2006128220.tif 000010
【図９】
2006128220.tif 000011
【図１０】
2006128220.tif 000012
【図１１】
2006128220.tif 000013
【図１２】
2006128220.tif 000014
【図１３】
2006128220.tif 000015
【図１４】
2006128220.tif 000016
【図１５】
2006128220.tif 000017
【図１６】
2006128220.tif 000018
【図１７】
2006128220.tif 000019
【図１８】
2006128220.tif 000020
【図１９】
2006128220.tif 000021
【図２０】
2006128220.tif 000022
【図２１】
2006128220.tif 000023
【図２２】
2006128220.tif 000024
【図２３】
2006128220.tif 000025
【図２４】
2006128220.tif 000026