(57)【要約】【課題】検査工程において、チップサイズの異なる半導体デバイスでも、同一の構成の検査用コンタクト部分を使用することができるようにする。【解決手段】半導体テスト装置１０６のコンタクト固定基板１０３におけるコンタクトピン１０２を、ウエハレベルＣＳＰ本体１０１上の複数の半導体デバイス１０７における半田バンプ１０８の全電極に対応して配置することにより、一括して電気的試験を行うことにより、同じコンタクト固定基板１０３を他の半導体デバイスに対しても使用可能にする。【選択図】図１
2006278890.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウエハ上に複数の回路素子からなる複数の半導体デバイスを形成する工程と、前記回路素子と接続された電極を形成する工程と、前記電極とコンタクトピンを接続して電気的試験を行う検査工程を有する半導体装置の製造方法であって、
前記半導体ウエハ上に前記電極の配列を均一間隔に形成し、前記半導体ウエハ上に形成された前記電極の全てに対応させて前記コンタクトピンを配置することを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体ウエハ上の前記複数の半導体デバイスにおいて、前記コンタクトピンを用いて一括して電気的試験を行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記半導体ウエハ上に形成されるダイシング用のスペースにおいて、該ダイシング用のスペースと前記電極の間隔とを同一にすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記半導体ウエハ上に形成されるダイシング用のスペースにおいて、該ダイシング用のスペースを前記電極の間隔の整数倍にすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記電極の配列が均一間隔であれば前記半導体デバイスのチップサイズが異なる場合でも、同じ前記コンタクトピンを使用することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
前記電極の配列が均一間隔であれば前記半導体デバイスの電極数が異なる場合でも、同じ前記コンタクトピンを使用することを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に係り、特に半導体ウエハ上に形成された半導体素子あるいは半導体デバイスを検査する技術に関する。
【背景技術】
【０００２】
近年、半導体デバイスのサイズは縮小する傾向にあり、最近ではパッケージング技術の進歩によって、デバイス完成品のサイズがチップサイズに等しいウエハレベルＣＳＰ（chip size package）が開発され、浸透しつつある。
【０００３】
従来、前記ウエハレベルＣＳＰの半導体集積回路の検査方法としては、図５（ａ）に示すように、個々の半導体デバイスに対してウエハレベルＣＳＰ本体５０１の半田バンプ５０２に、直接接触するコンタクトピン５０３を有する専用のテスト治具５０４を用意し、半田バンプ５０２に直接コンタクトを行うことによりテストを実施し、ウエハ状態でテストを行っている。
【０００４】
また、図５（ｂ）に示すように、ウエハレベルＣＳＰ本体５０１から個々の半導体デバイスを個片状態５０５にてピックアップし、この個片状態５０５でテストを行っている。
【０００５】
テスト治具５０４のコンタクトピン５０３からなるコンタクト部分は、ウエハレベルＣＳＰ本体５０１の半導体デバイスの個片状態５０５のチップサイズが異なったり、半田バンプ５０２の配列あるいは電極間隔が異なると、新たにコンタクト部分を作製することによってテストを行っていた。
【０００６】
図６は図５におけるウエハレベルＣＳＰ本体を拡大したものを示しており、（ａ）は平面図、（ｂ）は個片状態を示す（ａ）のＡ部拡大図である。
【０００７】
図６（ｂ）に示すように、個片状態５０４には半田バンプ５０２が均一に配列されて電極が形成されており、電極幅Ｗ６０１，チップ端から電極までの幅Ｗ６０２，ダイシング用のスペースＷ６０３が確保されている。電極間それぞれの電極幅の関係には決まりがなく、以下の関係になっている。
Ｗ６０１≠Ｗ６０２≠Ｗ６０３，Ｗ６０３／Ｗ６０１≠整数
また、特許文献１には個片化前の複数が一体となった状態の半導体装置を一括して測定する方法が開示されている。
【特許文献１】特開２００４−１３８３９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の半導体デバイス個片でのテスト方法では、半導体デバイスの個片のチップサイズが異なったり、半田バンプの配列あるいは電極間隔が異なると、新たにコンタクト部分を作製する必要があり、作製にかかるコストが高くなったり、全半導体デバイスをテストする時間が長くなるという問題があった。
【０００９】
また、特許文献１に開示された方法では、個片化前の複数が一体となった状態の半導体装置を一括して測定することが可能であるが、半導体デバイスの個片のチップサイズが異なったり、半田バンプの配列あるいは電極間隔が異なると、同じコンタクト部分を使用することができないため、新たにコンタクト部分を作製する必要があった。
【００１０】
本発明は、前記従来の技術に鑑み、検査工程において、チップサイズなどが異なる半導体デバイスでも、同じ検査用コンタクト部分を用いることを可能にする半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記の目的を達成するため、本発明に係る半導体装置の製造方法は、半導体ウエハ上に複数の回路素子からなる複数の半導体デバイスを形成する工程と、前記回路素子と接続された電極を形成する工程と、前記電極とコンタクトピンを接続して電気的試験を行う検査工程を有する半導体装置の製造方法であって、前記半導体ウエハ上に前記電極の配列を均一間隔に形成し、前記半導体ウエハ上に形成された前記電極の全てに対応させて前記コンタクトピンを配置することを特徴とする。
【００１２】
前記方法によって、半導体ウエハ上の複数の半導体デバイスに対してコンタクトピンを用いて一括して電気的試験を行うことができ、その際、半導体ウエハ上に形成されるダイシング用のスペースにおいて、ダイシング用のスペースと電極の間隔を同一にするか、もしくは半導体ウエハ上に形成されるダイシング用のスペースにおいて前記ダイシング用のスペースを前記電極の間隔の整数倍にすることにより、半導体デバイスのチップサイズ、あるいは電極数が異なる場合でも、同じコンタクトピンを使用することが可能になる。
【発明の効果】
【００１３】
本発明に係る半導体装置の製造方法によれば、半導体ウエハ上の全電極に対応してコンタクトピンを設け、半田バンプの配列や電極間隔を均一化することにより、チップサイズの異なる半導体デバイスでも、電気的試験の検査時に同じコンタクト部分を共通に用いることが可能な検査方法を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態について図面を参照しながら説明する。
【００１５】
図１（ａ）は本発明の実施形態１に係る半導体装置の製造方法における検査工程を説明するための斜視図、図１（ｂ）は半導体テスト装置のコンタクト部分を示す平面図、図１（ｃ）は半導体テスト装置のコンタクトピンとウエハレベルＣＳＰ本体の電極部分を示す断面図である。
【００１６】
図１（ａ）において、１０１はウエハレベルＣＳＰ本体、１０６は半導体テスト装置であって、半導体テスト装置１０６のコンタクトピン１０２は、コンタクト固定基板１０３を介してコンタクト部固定プレート１０４にてテストヘッド１０５に固定され、半導体テスト装置１０６に電気的に接続されている。
【００１７】
ウエハレベルＣＳＰ本体１０１は、図１（ｃ）に示すように複数の半田バンプ１０８の電極を有する複数の半導体デバイス１０７が形成されており、半田バンプ１０８は配列が均一間隔に形成されている。
【００１８】
コンタクトピン１０２は、図１（ｂ）に示すように、ウエハレベルＣＳＰ本体１０１に形成される半田バンプ１０８の全電極に対応して配置されている。検査工程では、ウエハレベルＣＳＰ本体１０１、もしくは半導体テスト装置１０６のコンタクト部分を昇降させて、コンタクトピン１０２と半田バンプ１０８を接触させることにより電気的試験を行う。
【００１９】
このように、実施形態１では、半導体テスト装置１０６におけるコンタクトピン１０２が、ウエハレベルＣＳＰ本体１０１上の複数の半導体デバイス１０７における半田バンプ１０８の全電極に対応して配置されているため、一括して電気的試験を行うことが可能になる。
【００２０】
図２（ａ）〜（ｃ）は本実施形態を説明するための比較例におけるコンタクト部分（コンタクトと電極部分）を示す断面図、図３（ａ）〜（ｄ）は本発明の実施形態２に係る半導体装置の製造方法のコンタクト部分を示す断面図であって、それぞれ右の図が左の図の一部拡大図である。
【００２１】
図２（ａ）〜（ｃ）において、コンタクト固定基板２０２の各コンタクトピン２０１は、ウエハレベルＣＳＰ本体２０４において電極幅Ｗ２０２で均一間隔に配列された半田バンプ２０３に接続する。ダイシング用スペース幅Ｗ２０１，Ｗ２０３は、ウエハレベルＣＳＰ本体２０４に形成された複数の半導体デバイス２０５を個片に切断するための幅であり、電極幅Ｗ２０２とダイシング用スペース幅Ｗ２０１，Ｗ２０３は異なる幅である。
【００２２】
したがって、コンタクトピン２０１は、図２（ａ）に示すように、半田バンプ２０３の電極は均一間隔で配列されるが、電極幅Ｗ２０２とダイシング用スペース幅Ｗ２０１が異なった間隔になる。
【００２３】
よって、このようにコンタクトピン２０１が配置されたコンタクト固定基板２０２は、図２（ｂ）に示すように、ダイシング用スペース幅Ｗ２０１と異なるダイシング用スペース幅Ｗ２０３を有するウエハレベルＣＳＰ本体２０４には使用することができず、また、図２（ｃ）に示すように、ウエハレベルＣＳＰ本体２０４に形成される半導体デバイス２０５のチップサイズや半田バンプ２０３の電極数が異なるウエハレベルＣＳＰ本体２０４にも、同様に使用することができない。
【００２４】
一方、図３（ａ）〜（ｄ）に示す実施形態２において、半導体テスト装置におけるコンタクト固定基板３０２のコンタクトピン３０１は、ウエハレベルＣＳＰ本体３０３において電極幅Ｗ３０２で均一間隔に配列された半田バンプ３０４に接続する。コンタクトピン３０１は、ウエハレベルＣＳＰ本体３０３に電極幅Ｗ３０２で均一間隔に配列された半田バンプ３０４に接続する。ダイシング用スペース幅Ｗ３０１，Ｗ３０３は、ウエハレベルＣＳＰ本体３０３に形成された複数の半導体デバイス３０５を個片に切断するための幅であり、電極幅Ｗ３０２とダイシング用スペース幅Ｗ３０１は同一の幅であり、ダイシング用スペース幅Ｗ３０３はダイシング用スペース幅Ｗ３０１の整数倍である。
【００２５】
したがって、コンタクトピン３０１は、図３（ａ）に示すように、半田バンプ３０４の電極が均一間隔で配列され、電極幅Ｗ３０２とダイシング用スペース幅Ｗ３０１が同一の間隔になる。
【００２６】
よって、このようにコンタクトピン３０１が配置されたコンタクト固定基板３０２において、コンタクトピン３０１は、図３（ｂ）に示すように、ダイシング用スペース幅Ｗ３０３が電極幅Ｗ３０２の整数倍であるため、一部において不使用のコンタクトピンを有するが、使用することが可能となり、また、図３（ｃ）に示すように、ウエハレベルＣＳＰ本体３０３に形成される半導体デバイス３０５のチップサイズや半田バンプ３０４の電極数が異なるウエハレベルＣＳＰ本体３０３においても使用することが可能となり、さらに、図３（ｄ）に示すように、ダイシング用スペース幅と電極幅の関係が整数倍で、かつウエハレベルＣＳＰ本体３０４に形成される半導体デバイス３０５のチップサイズや半田バンプ３０４の電極数が異なるウエハレベルＣＳＰ本体３０３においても、不使用のコンタクトピンを有するが、使用することが可能になる。
【００２７】
図４（ａ）は本発明の実施形態２における半導体ウエハを示す平面図、図４（ｂ）〜（ｄ）は実施形態２における半導体デバイスを示す平面図であって、（ａ）のＡ部拡大図である。
【００２８】
図４（ｂ）においてウエハレベルＣＳＰ本体４０１は複数の半導体デバイス４０２を形成しており、個片状態４０３には半田バンプ４０４が均一に配列され、電極幅Ｗ４０１、個片状態４０３のチップ端から半田バンプ４０４の電極までの幅Ｗ４０２、ダイシング用のスペースＷ４０３が確保されており、これらの関係は、
Ｗ４０１＝Ｗ４０３＝２×Ｗ４０２‥‥（１）
となっている。この関係が満たされれば、同じコンタクトピン構成のコンタクト固定基板を使用することができる。
【００２９】
また、図４（ｃ）は、電極幅Ｗ４０４、チップ端から電極までの幅Ｗ４０５、ダイシング用のスペースＷ４０６が確保されており、これらの関係は、
Ｗ４０４＝Ｗ４０６／Ｋ＝（Ｋ／２）×Ｗ４０５‥‥（２）
となっている。ただし、Ｋは整数。
【００３０】
この関係が満たされれば、同じコンタクトピン構成のコンタクト固定基板を使用することができる。
【００３１】
また、図４（ｄ）に示すように、電極が欠けている部分４０５を有する場合でも、前記条件（１），（２）を満たす半導体デバイスであれば、同じコンタクトピン構成のコンタクト固定基板を使用することができる。
【産業上の利用可能性】
【００３２】
以上説明したように、本発明は、半導体装置の製造方法に関し、特にウエハ上に形成された半導体素子あるいは半導体デバイスの検査方法においてウエハレベルでの検査に適用して有用である。
【図面の簡単な説明】
【００３３】
【図１】（ａ）は本発明の実施形態１に係る半導体装置の製造方法における検査工程を説明するための斜視図、（ｂ）は半導体テスト装置のコンタクト部分を示す平面図、（ｃ）は半導体テスト装置のコンタクトピンとウエハレベルＣＳＰ本体の電極部分を示す断面図
【図２】（ａ）〜（ｃ）は本実施形態を説明するための比較例におけるコンタクト部分（コンタクトと電極部分）を示す断面図、それぞれ右の図が左の図の一部拡大図
【図３】（ａ）〜（ｄ）は本発明の実施形態２に係る半導体装置の製造方法のコンタクト部分を示す断面図、それぞれ右の図が左の図の一部拡大図
【図４】（ａ）は本発明の実施形態２における半導体ウエハを示す平面図、（ｂ）〜（ｄ）は実施形態２における半導体デバイスを示す平面図
【図５】（ａ），（ｂ）は従来の半導体装置の製造方法における検査工程を説明するための斜視図
【図６】図５におけるウエハレベルＣＳＰ本体を拡大したものを示し、（ａ）は平面図、（ｂ）は個片状態を示す（ａ）のＡ部拡大図
【符号の説明】
【００３４】
１０１，２０４，３０３，４０１  ウエハレベルＣＳＰ本体
１０２，２０１，３０１  コンタクトピン
１０３，２０２，３０２  コンタクト固定基板
１０４  コンタクト部固定プレート
１０５  テストヘッド
１０６  半導体テスト装置
１０７，２０５，３０５，４０２  半導体デバイス
１０８，２０３，３０４，４０４  半田バンプ
Ｗ２０１，Ｗ２０３，Ｗ３０１，Ｗ３０３，Ｗ４０３，Ｗ４０６  ダイシング用スペース幅
Ｗ２０２，Ｗ３０２，Ｗ４０１，Ｗ４０４  電極幅
４０３  個片状態
Ｗ４０２，Ｗ４０５  チップ端から電極までの幅
４０５  電極が欠けている部分
【図１】
2006278890.tif 000003
【図２】
2006278890.tif 000004
【図３】
2006278890.tif 000005
【図４】
2006278890.tif 000006
【図５】
2006278890.tif 000007
【図６】
2006278890.tif 000008