(57)【要約】  【課題】  抵抗及びトランジスタを有する半導体集積回路の製造において、トランジスタの特性に影響を与えることなく、特定の抵抗の特性のみを単独に制御する。  【解決手段】  この製造方法は、半導体基板内にウエルを形成するステップと、半導体基板に素子分離膜を形成するステップと、半導体基板上にゲート絶縁膜とポリシリコンとをパターン形成するステップと、第１及び第２のフォトマスクを用いて、半導体基板の所定の領域に不純物を注入することによりトランジスタのソース・ドレインとなる不純物拡散領域を形成するステップと、第３のフォトマスクを用いて、半導体基板上に形成された所定のポリシリコンパターン内に不純物を注入することにより、トランジスタの特性を変えることなく所望の特性を有する抵抗を形成するステップと、半導体基板上に層間絶縁膜を形成するステップと、層間絶縁膜上に配線をパターン形成するステップとを具備する。【選択図】  図２
2006032607.tif 000002
【特許請求の範囲】
【請求項１】
第１の型の半導体基板内に少なくとも第２の型のウエルを形成するステップ（ａ）と、
前記半導体基板に素子分離膜を形成するステップ（ｂ）と、
前記半導体基板上にゲート絶縁膜と、ゲート電極及び抵抗となるポリシリコンとをパターン形成するステップ（ｃ）と、
第１のフォトマスク及び第２のフォトマスクを用いて、前記半導体基板の所定の領域に第１の型の不純物及び第２の型の不純物をそれぞれ注入することにより、Ｐチャネルトランジスタ及びＮチャネルトランジスタのソース・ドレインとなる不純物拡散領域を形成するステップ（ｄ）と、
第３のフォトマスクを用いて、前記半導体基板上に形成された所定のポリシリコンパターン内に不純物を注入することにより、トランジスタの特性を変えることなく、所望の特性を有する少なくとも１つの抵抗を形成するステップ（ｅ）と、
前記半導体基板上に層間絶縁膜を形成し、前記層間絶縁膜を選択的にエッチングすることによりコンタクトホールを設けるステップ（ｆ）と、
前記層間絶縁膜上に配線をパターン形成するステップ（ｇ）と、
を具備する半導体集積回路の製造方法。
【請求項２】
ステップ（ｅ）が、前記半導体基板上に形成された所定のポリシリコンパターン内に、不純物として、ボロン、砒素、リンの内のいずれか１つをイオン化して注入することを含む、請求項１記載の製造方法。
【請求項３】
ステップ（ｄ）が、前記第１のフォトマスク及び／又は前記第２のフォトマスクを用いて、前記半導体基板上に形成された第１のポリシリコンパターン内に第１の型の不純物及び／又は第２の型の不純物を注入することにより、負の温度係数を有する第１の抵抗を形成することを含み、
ステップ（ｅ）が、前記第３のフォトマスクを用いて、前記半導体基板上に形成された第２のポリシリコンパターン内に第１の型の不純物及び／又は第２の型の不純物を注入することにより、前記第１の抵抗の温度係数よりも絶対値が小さい負の温度係数を有する第２の抵抗を形成することを含む、
請求項１又は２記載の製造方法。
【請求項４】
ステップ（ｄ）が、外部の発振素子を駆動して３次オーバートーン発振動作を行うインバータを構成するＰチャネルトランジスタ及びＮチャネルトランジスタの不純物拡散領域を形成することを含み、
ステップ（ｅ）が、前記インバータの入出力間に接続される帰還抵抗を形成することを含む、
請求項１〜３のいずれか１項記載の製造方法。
【請求項５】
ステップ（ｅ）が、前記発振素子の２つの端子間に接続される等価抵抗の値がゼロとなる周波数の温度特性をフラットにするために、前記インバータの伝達コンダクタンスの温度特性をキャンセルするような温度係数を有する帰還抵抗を形成することを含む、請求項４記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、抵抗及びトランジスタを有する半導体集積回路の製造方法に関し、特に、水晶振動子等の発振素子を用いた３次オーバートーン発振回路を実現するための半導体集積回路の製造方法に関する。
【背景技術】
【０００２】
従来より、水晶振動子を用いた３次オーバートーン発振回路として、図６に示す構成が知られている。図６に示すように、この発振回路においては、水晶振動子１が、直列抵抗２を介して、インバータ３の入出力間に接続されている。これと並列に、インバータ３の入出力間には、帰還抵抗４が接続されている。さらに、水晶振動子１の第１の端子と接地電位との間にコンデンサ５が接続され、水晶振動子１の第２の端子と接地電位との間にコンデンサ６が接続されている。インバータ３の出力信号は、水晶振動子１等により所定の位相回転を与えられてインバータ３の入力に帰還され、これにより発振動作が行われる。
【０００３】
ここで、水晶振動子１の第１の端子と第２の端子との間に接続されている回路を等価的に抵抗に置き換えて考えると、その等価抵抗は、図７に示すように周波数によって変化する。例えば、水晶振動子１の基本振動周波数を１５ＭＨｚ、３次オーバートーン発振周波数を４５ＭＨｚとすると、この発振回路が３次オーバートーン発振を行うためには、１５ＭＨｚにおいて等価抵抗の値が正であり、４５ＭＨｚにおいて等価抵抗の値が負であることが必要である。即ち、等価抵抗の値がゼロとなる周波数ｆＣが、１５ＭＨｚよりも大きく４５ＭＨｚよりも小さいという微妙な条件を満たさなければならない。この等価抵抗の値は、インバータ３のゲインや、帰還抵抗４、コンデンサ５及び６の値によって定まる。
【０００４】
この例においては、直列抵抗２とインバータ３と帰還抵抗４とが、半導体集積回路に内蔵されるものとする。図８に、この半導体集積回路の製造における前工程（プロセス工程）を示す。ここでは、半導体基板としてシリコン基板を使用する場合について説明する。
【０００５】
まず、ステップＳ１１において、Ｐ型のシリコン基板にＮウエルを形成する。ステップＳ１２において、素子分離のためにシリコン基板を選択的に酸化させてフィールド酸化膜を形成する。ステップＳ１３において、シリコン基板に、ゲート絶縁膜となるシリコン酸化膜等を形成すると共に、ゲート電極及び抵抗となるポリシリコンを形成する。ここで、フォトマスクを用いて半導体基板の所定の領域にレジスト膜を形成した後でエッチングを行うことにより、ゲート絶縁膜及びゲート電極を含むトランジスタのゲートと、抵抗とが、所望の形状にパターニングされる。
【０００６】
ステップＳ１４において、第１のフォトマスクを用いてシリコン基板にレジスト膜を形成してＮウエル内の所定の領域にＰ型の不純物を注入すると共に、第２のフォトマスクを用いてシリコン基板にレジスト膜を形成してＮウエル以外の所定の領域にＮ型の不純物を注入することにより、それぞれＰチャネルトランジスタ及びＮチャネルトランジスタのソース・ドレインとなるＰ型及びＮ型の不純物拡散領域を形成する。その際に、ゲート電極と抵抗にも不純物が注入されて、帰還抵抗４２の抵抗値及び温度特性が決定される。
【０００７】
ステップＳ１５において、シリコン基板上に層間絶縁膜を形成し、層間絶縁膜を選択的にエッチングすることによりコンタクトホールを設ける。ステップＳ１６において、層間絶縁膜上にアルミニウム等のメタル配線をパターン形成する。多層配線を行う場合には、さらに層間絶縁膜を形成し、層間絶縁膜を選択的にエッチングすることによりスルーホールを設けて、層間絶縁膜上にメタル配線をパターン形成する。
【０００８】
このような半導体集積回路の製造工程においては、抵抗とトランジスタの不純物注入条件が同一であるので、図６に示す帰還抵抗４の温度特性を制御するために不純物の注入量等を変化させてプロセスを変更すると、トランジスタの利得係数βやしきい電圧ＶＴも変化してしまう。一般的には、トランジスタの特性を優先的に制御するので、抵抗の温度特性を制御するには限度があり、所望の温度特性を得ることができない場合があった。
【０００９】
一方、レーザトリミングによって帰還抵抗４の抵抗値を合わせ込むことも行われている。しかしながら、レーザトリミングを行う場合には、トリミング用の回路を追加したりトリミング工程を追加しなければならず、コストが上昇してしまう。さらに、周囲の温度変化によって等価抵抗の値が変化してしまうので、３次オーバートーン発振回路の発振動作を安定化することは困難であった。
【００１０】
関連する技術として、下記の特許文献１には、抵抗値の温度依存性の少ない抵抗を容易且つ小型に形成できるようにした半導体装置が開示されている。この半導体装置においては、第１の不純物がイオン注入された第１の抵抗領域と、第１の不純物及び第２の不純物がイオン注入された第２の抵抗領域とが連続して形成された抵抗素子を有するようにして、第１及び第２の不純物の一方のみがイオン注入された抵抗素子に比べて、抵抗値の温度依存性を小さくしている。しかしながら、特許文献１によれば、抵抗の温度特性を変更するためには、第１の抵抗領域と第２の抵抗領域とを変更する必要があり、２種類のフォトマスクを変更しなければならない。
【特許文献１】特開平９−２６０５８８号公報（第１頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
そこで、上記の点に鑑み、本発明は、抵抗及びトランジスタを有する半導体集積回路の製造において、トランジスタの特性に影響を与えることなく、特定の抵抗の特性のみを単独に制御することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、本発明に係る半導体集積回路の製造方法は、第１の型の半導体基板内に少なくとも第２の型のウエルを形成するステップ（ａ）と、半導体基板に素子分離膜を形成するステップ（ｂ）と、半導体基板上にゲート絶縁膜と、ゲート電極及び抵抗となるポリシリコンとをパターン形成するステップ（ｃ）と、第１のフォトマスク及び第２のフォトマスクを用いて、半導体基板の所定の領域に第１の型の不純物及び第２の型の不純物をそれぞれ注入することにより、Ｐチャネルトランジスタ及びＮチャネルトランジスタのソース・ドレインとなる不純物拡散領域を形成するステップ（ｄ）と、第３のフォトマスクを用いて、半導体基板上に形成された所定のポリシリコンパターン内に不純物を注入することにより、トランジスタの特性を変えることなく所望の特性を有する少なくとも１つの抵抗を形成するステップ（ｅ）と、半導体基板上に層間絶縁膜を形成し、層間絶縁膜を選択的にエッチングすることによりコンタクトホールを設けるステップ（ｆ）と、層間絶縁膜上に配線をパターン形成するステップ（ｇ）とを具備する。
【００１３】
ここで、ステップ（ｅ）が、半導体基板上に形成された所定のポリシリコンパターン内に、不純物として、ボロン、砒素、リンの内のいずれか１つをイオン化して注入するようにしても良い。
【００１４】
さらに、ステップ（ｄ）が、第１のフォトマスク及び／又は第２のフォトマスクを用いて、半導体基板上に形成された第１のポリシリコンパターン内に第１の型の不純物及び／又は第２の型の不純物を注入することにより、負の温度係数を有する第１の抵抗を形成し、ステップ（ｅ）が、第３のフォトマスクを用いて、半導体基板上に形成された第２のポリシリコンパターン内に第１の型の不純物及び／又は第２の型の不純物を注入することにより、第１の抵抗の温度係数よりも絶対値が小さい負の温度係数を有する第２の抵抗を形成するようにしても良い。
【００１５】
以上において、ステップ（ｄ）が、外部の発振素子を駆動して３次オーバートーン発振動作を行うインバータを構成するＰチャネルトランジスタ及びＮチャネルトランジスタの不純物拡散領域を形成し、ステップ（ｅ）が、インバータの入出力間に接続される帰還抵抗を形成するようにしても良い。ここで、ステップ（ｅ）が、発振素子の２つの端子間に接続される等価抵抗の値がゼロとなる周波数の温度特性をフラットにするために、インバータの伝達コンダクタンスの温度特性をキャンセルするような温度係数を有する帰還抵抗を形成するようにしても良い。
【発明の効果】
【００１６】
本発明によれば、トランジスタの不純物拡散領域を形成するためのフォトマスクとは異なるフォトマスクを用いて少なくとも１つの抵抗を形成することにより、トランジスタの特性に影響を与えることなく、特定の抵抗の特性のみを単独に制御することが可能となる。また、特定の抵抗の特性を変更する場合でも、フォトマスクを変更する必要はない。
【００１７】
特に、水晶振動子等の発振素子を用いた３次オーバートーン発振回路を実現するための半導体集積回路を製造する際に、インバータの入出力間に接続される帰還抵抗の温度特性を所望の範囲に制御することができる。これにより、帰還抵抗４の抵抗値を合わせ込むためのレーザトリミングの必要が無くなるので、チップサイズの縮小やテストコストの軽減といった効果が得られる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の一実施形態に係る半導体集積回路の製造方法によって製造される半導体集積回路を用いた３次オーバートーン発振回路の構成を示す図である。この３次オーバートーン発振回路においては、水晶振動子１等の発振素子が用いられる。なお、発振素子としては、水晶振動子の他に、セラミック振動子やＳＡＷ（Surface Acoustic Wave：表面弾性波）振動子等を用いても良い。
【００１９】
図１に示すように、水晶振動子１は、直列抵抗２を介して、インバータ３の入出力間に接続される。これと並列に、インバータ３の入出力間には、帰還抵抗４２が接続される。さらに、水晶振動子１の第１の端子（インバータ３の入力に接続されている）と基準電位（本実施形態においては接地電位とする）との間にコンデンサ５が接続され、水晶振動子１の第２の端子（直列抵抗２に接続されている）と基準電位との間にコンデンサ６が接続される。
【００２０】
インバータ３は、ＰチャネルＭＯＳトランジスタＱＰ１と、ＮチャネルＭＯＳトランジスタＱＮ１とによって構成される。トランジスタＱＰ１のソースには電源電位ＶＤＤが接続され、トランジスタＱＮ１のソースには電源電位ＶＳＳ（本実施形態においては接地電位とする）が接続される。インバータ３の出力信号は、水晶振動子１等により所定の位相回転を与えられてインバータ３の入力に帰還され、これにより発振動作が行われる。例えば、水晶振動子１の基本振動周波数が１５ＭＨｚであるとすると、この発振回路は、発振周波数４５ＭＨｚにおいて３次オーバートーン発振を行う。
【００２１】
本実施形態においては、直列抵抗２とインバータ３と帰還抵抗４２とが、半導体集積回路に内蔵されるものとする。この半導体集積回路の製造における前工程（プロセス工程）について、図２及び図３を参照しながら説明する。図２は、本実施形態に係る半導体集積回路の製造方法を示すフローチャートであり、図３は、この半導体集積回路の断面図である。ここでは、半導体基板としてシリコン基板を使用する場合について説明する。
【００２２】
まず、図２のステップＳ１において、図３に示すＰ型のシリコン基板１０に少なくともＮウエル２１を形成する。さらに、シリコン基板１０にＰウエル２２を形成するようにしても良い。ステップＳ２において、素子分離のためにシリコン基板１０を選択的に酸化させて、フィールド酸化膜３０、３１を形成する。
【００２３】
ステップＳ３において、シリコン基板１０に、ゲート絶縁膜３２となるシリコン酸化膜等を形成すると共に、ゲート電極４０及び抵抗４１、４２となるポリシリコンを形成する。ここで、フォトマスクを用いて半導体基板の所定の領域にレジスト膜を形成した後でエッチングを行うことにより、ゲート絶縁膜３２及びゲート電極４０を含むトランジスタのゲートと、第１群の抵抗（図３においては抵抗４１のみを示す）及び第２群の抵抗（図３においては帰還抵抗４２のみを示す）とが、所望の形状にパターニングされる。なお、図３においては、帰還抵抗４２の短手方向の断面が示されている。
【００２４】
ステップＳ４において、第１のフォトマスクを用いてシリコン基板にレジスト膜を形成して、Ｎウエル２１内の所定の領域にＰ型の不純物をイオン化して注入すると共に、第２のフォトマスクを用いてシリコン基板にレジスト膜を形成して、Ｎウエル２１以外のシリコン基板１０の所定の領域にＮ型の不純物をイオン化して注入する。ここで、シリコン基板１０にＰウエル２２が形成されている場合には、Ｐウエル２２内の所定の領域にＮ型の不純物が注入される。これにより、それぞれＰチャネルトランジスタ及びＮチャネルトランジスタのソース・ドレインとなるＰ型及びＮ型の不純物拡散領域５１〜５４が形成される。その際に、ゲート電極４０と第１群の抵抗にも不純物が注入されて、第１群の抵抗の抵抗値及び温度特性が決定される。ステップＳ４においては、抵抗とトランジスタの不純物注入条件が同一であり、トランジスタの特性が優先的に制御される。
【００２５】
ステップＳ５において、第３のフォトマスクを用いてシリコン基板にレジスト膜を形成して、帰還抵抗４２を含む第２群の抵抗に、Ｐ型の不純物（ボロン等）又はＮ型の不純物（砒素、リン等）をイオン化して注入する。これにより、第２群の抵抗の抵抗値及び温度特性が決定される。ステップＳ５においては、トランジスタの不純物注入条件とは無関係に抵抗の不純物注入条件を設定することができるので、抵抗の温度特性を自由に制御することができる。その不純物注入条件において、所望の抵抗値が得られるように、抵抗のパターンのサイズ（長さ及び幅）を決定すれば良い。
【００２６】
図４に、第１群の抵抗及び第２群の抵抗の温度特性を示す。図４において、横軸には温度をとっており、縦軸には、温度２５℃を基準とした抵抗値変化率（ΔＲ／Ｒ）をとっている。本願においては、抵抗値変化率の温度による変化を表す直線の傾きを温度係数と呼ぶ。図４に示すように、少なくとも室温（２７℃）付近において、第１群の抵抗は負の温度係数αを有しており、第２群の抵抗は負の温度係数βを有している。ここで、温度係数αの絶対値はかなり大きいが、温度係数βの絶対値はかなり小さくすることができる。
【００２７】
このように、帰還抵抗４２が所望の範囲の温度係数βを有するように、ステップＳ５における不純物注入条件を設定する。実際には、インバータ３の伝達コンダクタンスｇｍも温度特性を有するので、インバータ３の伝達コンダクタンスｇｍの温度特性をキャンセルするように、温度係数βの値を設定することが望ましい。これにより、先に説明した等価抵抗の値がゼロとなる周波数ｆｃの温度特性をフラットにすることができる。例えば、特定の電源電圧の下で、インバータ３の伝達コンダクタンスｇｍが小さい正の温度係数を有する場合には、帰還抵抗４２の温度係数βを、絶対値の小さい負の値とすることが望ましい。その結果、３次オーバートーン発振回路の発振動作を安定化することが可能となる。
【００２８】
再び図２を参照すると、ステップＳ６において、シリコン基板１０上に層間絶縁膜６０を形成し、層間絶縁膜６０を選択的にエッチングすることによりコンタクトホールを設ける。ステップＳ７において、層間絶縁膜６０上にアルミニウム等のメタル配線７０をパターン形成する。多層配線を行う場合には、さらに層間絶縁膜を形成し、層間絶縁膜を選択的にエッチングすることによりスルーホールを設けて、層間絶縁膜上にメタル配線をパターン形成する。
【００２９】
図５は、本実施形態における帰還抵抗を示す図であり、図５の（ａ）は平面図である。図５の（ａ）においては、帰還抵抗４２と、帰還抵抗４２に不純物を注入する際にマスクとして用いられるレジスト膜に設けられる開口４２ａの相対的な位置及びサイズが示されている。このようなマスクを用いて、図２のステップＳ５において、温度特性を単独に制御したい特定の抵抗のみに不純物が注入される。
【００３０】
図５の（ｂ）は、帰還抵抗の長手方向に沿った断面図である。図５の（ｂ）に示すように、シリコン基板１０に設けられたフィールド酸化膜３０上に、帰還抵抗４２が形成されている。さらに、層間絶縁膜６０に設けられたスルーホールを介して、メタル配線７０ａ及び７０ｂが帰還抵抗４２に接続されている。メタル配線７０ａはインバータ３の入力に接続され、メタル配線７０ｂはインバータ３の出力に接続されて、図１に示すような半導体集積回路が構成される。
【図面の簡単な説明】
【００３１】
【図１】本発明の一実施形態によって製造される集積回路を用いた発振回路を示す図。
【図２】本発明の一実施形態に係る半導体集積回路の製造方法を示すフローチャート。
【図３】本発明の一実施形態によって製造される半導体集積回路の断面図。
【図４】第１群の抵抗及び第２群の抵抗の温度特性を示す図。
【図５】本発明の一実施形態における帰還抵抗を示す図。
【図６】従来の３次オーバートーン発振回路の構成を示す図。
【図７】水晶振動子の端子間に接続されている等価抵抗の周波数による変化を示す図。
【図８】従来の半導体集積回路の製造における前工程を示す図。
【符号の説明】
【００３２】
１  水晶振動子、  ２  直列抵抗、  ３  インバータ、５、６  コンデンサ、  １０  シリコン基板、  ２１  Ｎウエル、  ２２  Ｐウエル、  ３０、３１  フィールド酸化膜、  ４０  ゲート電極、  ４１  抵抗、  ４２  帰還抵抗、  ４２ａ  レジスト膜の開口、  ５１〜５４  不純物拡散領域、  ６０  層間絶縁膜、  ７０、７０ａ、７０ｂ  メタル配線、  ＱＰ１  ＰチャネルＭＯＳトランジスタ、  ＱＮ１  ＮチャネルＭＯＳトランジスタ
【図１】
2006032607.tif 000003
【図２】
2006032607.tif 000004
【図３】
2006032607.tif 000005
【図４】
2006032607.tif 000006
【図５】
2006032607.tif 000007
【図６】
2006032607.tif 000008
【図７】
2006032607.tif 000009
【図８】
2006032607.tif 000010