(57)【要約】【課題】  歩留まりをよくするとともに形成工程を簡略化した貫通電極の形成方法を提供する。【解決手段】  本発明に係る貫通電極の形成方法は、半導体基板の厚み方向に貫通する貫通電極の形成方法において、半導体基板１の表面に第１絶縁膜２ａを形成し、半導体基板１の裏面に第２絶縁膜２ｂを形成し、半導体基板１とはエッチングレートの異なる金属層等の導電性部材からなる第１エッチングストップ層３を第２絶縁膜２ｂに形成する第１工程と、貫通電極７の形成対象箇所に対して、第１エッチングストップ層３までエッチングして凹部４を形成する第２工程と、第１エッチングストップ層３をシード層として用い凹部４に対してボトムアップ成長を用いたメッキにより貫通電極７を形成する第３工程とを含んでいる。【選択図】図１
2006222138.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の厚み方向に貫通する貫通電極の形成方法において、
前記半導体基板の表面に第１絶縁膜を形成し、前記半導体基板の裏面に第２絶縁膜を形成し、前記半導体基板とはエッチングレートの異なる導電性部材からなる第１エッチングストップ層を前記第２絶縁膜に形成する第１工程と、
貫通電極の形成対象箇所に対して、前記第１エッチングストップ層までエッチングして凹部を形成する第２工程と、
前記第１エッチングストップ層をシード層として用い、前記凹部に対してボトムアップ成長を用いたメッキにより電極を形成する第３工程と、
を含むことを特徴とする貫通電極の形成方法。
【請求項２】
半導体基板の厚み方向に貫通する貫通電極の形成方法において、
前記半導体基板の表面に第１絶縁膜を形成し、前記半導体基板の裏面に第２絶縁膜を形成し、前記半導体基板とはエッチングレートの異なる導電性部材からなる第１エッチングストップ層を前記第２絶縁膜に形成した後、前記第１エッチングストップ層にレジスト膜からなる第２エッチングストップ層を形成する第１工程と、
貫通電極の形成対象箇所に対して、前記第２エッチングストップ層までエッチングして凹部を形成する第２工程と、
前記第１エッチングストップ層をシード層として用い、前記凹部に対してボトムアップ成長を用いたメッキにより電極を形成する第３工程と、
を含むことを特徴とする貫通電極の形成方法。
【請求項３】
前記第２工程は、ＲＩＥを用いてエッチングする請求項１又は請求項２に記載の貫通電極の形成方法。
【請求項４】
前記第１工程は、ＣＶＤを用いて前記第１絶縁膜及び前記第２絶縁膜を形成する請求項１乃至請求項３のいずれかに記載の貫通電極の形成方法。
【請求項５】
前記第１工程は、熱酸化を用いて前記第１絶縁膜及び前記第２絶縁膜を形成し、前記１エッチングストップ層を高融点金属にて形成する請求項１乃至請求項３のいずれかに記載の貫通電極の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、３次元実装等に用いる半導体基板の厚み方向に貫通する貫通電極の形成方法に関するものである。
【背景技術】
【０００２】
従来の貫通電極の形成方法としては、図４に示すような半導体基板１００の厚み方向に貫通する貫通電極の形成方法があり、図４（ａ）に示すように、半導体基板１００にエッチング加工等により凹部１０１を形成し、凹部１０１の内壁や半導体基板１００表裏面に絶縁層１０２を形成した後、図４（ｂ）、（ｃ）、（ｄ）に示すように、絶縁層１０２上に例えばＣＶＤ（Chemical Vapor Deposition）法やスパッタ法で金属薄膜１０３を堆積させ、金属薄膜１０３をシード層として一般的にコンフォーマル成長と呼ばれるメッキ方法で凹部１０１に配線材料１０４を充填し、図４（e）に示すように、最後に、不要箇所の配線材料１０４を除去し、ＣＭＰ（Chemical Mechanical Planarization）等によって半導体基板１００を研磨して貫通電極１０５を露出させる方法を挙げることができる。
【０００３】
このような貫通電極の形成方法においては、凹部１０１が高アスペクト比（深さが開口に対して大きい）であったり、凹部１０１の開口部側が底部側よりも狭まっているような場合、凹部１０１の開口部側が先に塞がってしまい、メッキが充填されない空隙が存在する可能性があった。
【０００４】
そこで、このような空隙の生成という問題点を解決した貫通電極の形成方法として、図５（ａ）に示すように、金属等の導電層２０２が表面に形成された基板２０３を、図５（ｂ）に示すように、エッチング加工等により貫通孔２０１を形成した半導体基板２００に接合や貼り合わせ等で一体化し（図５（ｃ））、貫通孔２０１の底部側から半導体基板２００の厚み方向へ、導電層２０２をシード層としてボトムアップ成長と呼ばれるメッキ方法で貫通孔２０１に配線材料２０４を充填し、図５（ｄ）に示すように、不要部分の配線材料２０４を除去し、図５（ｅ）に示すように、何らかの方法で半導体基板２００から導電層２０２、基板２０３剥離して貫通電極２０５を形成する方法を挙げることができる（例えば、非特許文献１参照。）。
【非特許文献１】N T Nguyen et al,「Through-wafer copper electroplating for three-dimensional interconnects」,Journal of Micromechanics and Microengineering, (UK) ,2002,12,p.395-399
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、上述のようなボトムアップ成長と呼ばれるメッキ方法を用いた貫通電極の形成方法では、メッキ後、何らかの方法で半導体基板２００から導電層２０２、基板２０３を剥離する必要があるため、結果的に工程が煩雑になるという問題点があった。
【０００６】
また、半導体基板２００は、導電層２０２が表面に形成された基板２０３と貼り合わせ等の処理で一体化されるため、半導体基板２００と導電層２０２との界面に空隙が発生してメッキが入り込む可能性があった。
【０００７】
本発明は上記問題点を改善するためになされたものであり、歩留まりをよくするとともに形成工程を簡略化した貫通電極の形成方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
上述の目的を達成するために、本発明の請求項１に係る貫通電極の形成方法は、半導体基板の厚み方向に貫通する貫通電極の形成方法において、前記半導体基板の表面に第１絶縁膜を形成し、前記半導体基板の裏面に第２絶縁膜を形成し、前記半導体基板とはエッチングレートの異なる導電性部材からなる第１エッチングストップ層を前記第２絶縁膜に形成する第１工程と、貫通電極の形成対象箇所に対して、前記第１エッチングストップ層までエッチングして凹部を形成する第２工程と、前記第１エッチングストップ層をシード層として用い、前記凹部に対してボトムアップ成長を用いたメッキにより電極を形成する第３工程と、を含んでいる。
【０００９】
また、本発明の請求項２に係る貫通電極の形成方法は、半導体基板の厚み方向に貫通する貫通電極の形成方法において、前記半導体基板の表面に第１絶縁膜を形成し、前記半導体基板の裏面に第２絶縁膜を形成し、前記半導体基板とはエッチングレートの異なる導電性部材からなる第１エッチングストップ層を前記第２絶縁膜に形成した後、前記第１エッチングストップ層にレジスト膜からなる第２エッチングストップ層を形成する第１工程と、貫通電極の形成対象箇所に対して、前記第２エッチングストップ層までエッチングして凹部を形成する第２工程と、前記第１エッチングストップ層をシード層として用い、前記凹部に対してボトムアップ成長を用いたメッキにより電極を形成する第３工程と、を含んでいる。
【００１０】
また、本発明の請求項３に係る貫通電極の形成方法は、請求項１又は請求項２に記載の貫通電極の形成方法において、前記第２工程は、ＲＩＥを用いてエッチングする。
【００１１】
また、本発明の請求項４に係る貫通電極の形成方法は、請求項１乃至請求項３のいずれかに記載の貫通電極の形成方法において、前記第１工程は、ＣＶＤを用いて前記第１絶縁膜及び前記第２絶縁膜を形成する。
【００１２】
また、本発明の請求項５に係る貫通電極の形成方法は、請求項１乃至請求項３のいずれかに記載の貫通電極の形成方法において、前記第１工程は、熱酸化を用いて前記第１絶縁膜及び前記第２絶縁膜を形成し、前記１エッチングストップ層を高融点金属にて形成する。
【発明の効果】
【００１３】
このような構成の貫通電極の形成方法は、導電性部材からなる第１エッチングストップ層をそのままメッキ用のシード層として利用することで、貫通電極の形成工程が簡略化できる。
【００１４】
また、このような構成の貫通電極の形成方法は、第１エッチングストップ層又は第２エッチングストップ層をシード層とすることで、不要な箇所にメッキされることがないため、歩留まりをよくすることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において、同一の符号を付した構成は、同一の構成であることを示し、その説明を省略する。
【００１６】
（第１実施形態）
本発明の第１実施形態を図１に基づいて説明する。図１は、本発明の第１実施形態に係る半導体基板に貫通する貫通電極の形成方法を示す概略断面図である。
【００１７】
例えば、シリコン基板を用いた半導体基板１の厚み方向に貫通する貫通電極の形成方法を図１に基づいて説明する。
【００１８】
まず、図１（ａ）に示すように、例えば熱酸化法やＣＶＤ法によって、半導体基板１の厚み方向に対する表面側に第１絶縁膜２ａを、裏面側に第２絶縁膜２ｂを形成する。次に、図１（ｂ）に示すように、第２絶縁膜２ｂの裏面側全面に、例えばスパッタ法や真空蒸着法によって、半導体基板１とはエッチングレートの異なる金属層を第１エッチングストップ層３として形成する。なお、第１エッチングストップ層３のエッチングレートは、半導体基板１のエッチングレートに比べ非常に遅いものであればよい。
【００１９】
そして、第１絶縁膜２ａ側から後述の貫通電極７を形成したい所定の領域をパターニング除去して開口させて後、図１（ｃ）に示すように、例えばＲＩＥ（反応性イオンエッチング、Reactive Ion Etching）によって半導体基板１の深さ方向に第１エッチングストップ層３までエッチングして凹部４を形成する。
【００２０】
前述のように、第１エッチングストップ層３である金属層は、半導体基板１とはエッチングレートが異なり、エッチングレートが非常に遅いため、エッチングのストップ層として利用する。
【００２１】
なお、貫通電極７は、電極配線として使用する場合、配線間の絶縁性を確保する必要があるため、図１（ｄ）に示すように、凹部４の内壁にも、例えば熱酸化法やＣＶＤ法を用いて第３絶縁膜５を形成する。
【００２２】
凹部４の内壁に熱酸化法を用いて第３絶縁膜５を形成する場合、第１エッチングストップ層３である金属層に、少なくとも熱酸化法を用いて第３絶縁膜５を形成して融解しないような高融点金属を使用すれば、第１エッチングストップ層３が例えば１０００℃を超える高温でも溶解することはない。但し、この高融点金属は、高温の雰囲気中で酸化皮膜を作りにくいものが好ましい。なお、この場合、第１エッチングストップ層３の表層にも酸化被膜等の絶縁層（不図示）が形成される可能性があるが、この場合は、エッチング等によりこの絶縁層を除去して第１エッチングストップ層３である金属層の表面が露出するようにする。
【００２３】
また、熱酸化法より低温で成膜可能なＣＶＤ法を用いて凹部４の内壁に第３絶縁膜５を形成する場合、第１エッチングストップ層３の表層へ酸化被膜等の形成を避けることができる。なお、熱酸化法を用いて形成した酸化膜は、ＣＶＤ法を用いて形成した酸化膜よりも緻密で絶縁性が優れている。
【００２４】
そして、次に、図１（ｅ）に示すように、第１エッチングストップ層３である金属層の表面をメッキ用のシード層としてボトムアップ成長と呼ばれるメッキ方法で銅等の配線材料６を凹部４に充填する。ここで、銅は、低抵抗でありメッキしやすい材料である。ここで、メッキのボトムアップ成長とは、半導体基板１の底部側から厚み方向にメッキを成長させていくことを意味する。
【００２５】
そして、最後に、表裏面の不要な部分（第１エッチングストップ層３や配線材料６の不要部分）を除去することで、貫通電極７が形成される。
【００２６】
なお、貫通電極７の表面７ａは、その平坦性が必要な場合、ＣＭＰ等の工程で研磨処理を施せばよい。
【００２７】
第１実施形態に係る貫通電極の形成方法は、第１エッチングストップ層３である金属層をそのままメッキ用のシード層として利用することで、貫通電極７の形成工程が簡略化できる。
【００２８】
また、第１実施形態に係る貫通電極の形成方法は、第１エッチングストップ層３である金属層を貫通電極７の裏面７ｂとしてそのまま利用することができる。なお、第１エッチングストップ層３である金属層を例えばスパッタ法や真空蒸着法にて形成すれば、貫通電極７の裏面７ｂの平坦性を良好に形成することができる。
【００２９】
また、第１エッチングストップ層３は、例えばスパッタ法や真空蒸着法にて第２絶縁膜２ｂに対して形成するため、お互いの界面で空隙が発生することはない。また、貫通電極７が形成される際に、第１エッチングストップ層３をシード層とすることで、背景技術に記載したような空隙が存在しないので、凹部４からはみ出し不要な箇所にメッキされることがなく、歩留まりをよくすることができる。
【００３０】
（第２実施形態）
次に、他の実施形態を、本発明の第２実施形態として図２及び図３に基づいて説明する。図２は、本発明の第２実施形態に係る半導体基板に貫通する貫通電極の形成方法を示す概略断面図である。また、図３は、本発明の第２実施形態の変形形態にて形成した半導体基板に貫通する貫通電極を示す概略断面図である。
【００３１】
ここで、第２実施形態においては、第１実施形態の図１（ａ）、（ｂ）の説明箇所と同様にして、半導体基板１の表裏面にそれぞれ第１絶縁膜２ａ、第２絶縁膜２ｂ及び第１エッチングストップ層３を形成し、その後、図２（ｂ）に示すように、第１エッチングストップ層３の裏面側全面にレジストを第２エッチングストップ層８として形成する。なお、第２エッチングストップ層８であるレジストのエッチングレートは、第１エッチングストップ層３である金属層のエッチングレートに比べ非常に遅いものであればよい。
【００３２】
次に、図２（ｃ）に示すように、例えばＲＩＥによって半導体基板１の深さ方向に第１エッチングストップ層３までエッチングして凹部４（４ａ）を形成する。
【００３３】
第１実施形態と同様に、貫通電極７は、電極配線として使用する場合では、配線間の絶縁を確保する必要があるため、図２（ｄ）に示すように、凹部４（４ａ）の内壁にも第３絶縁膜５を形成する。
【００３４】
そして、図２（ｅ）に示すように、例えばＲＩＥによって半導体基板１の深さ方向に第２エッチングストップ層８までエッチングして凹部４（４ｂ）を形成する。
【００３５】
そして、次に、図２（ｆ）、（ｇ）に示すように、第１エッチングストップ層３である金属層の内壁をメッキ用のシード層として配線材料６を凹部４に充填する。詳細には、図２（ｆ）に示すように配線材料６が形成されて後、図２（ｇ）に示すように配線材料６が途中からボトムアップ成長する。最後に、図２（ｈ）に示すように、最も裏面側に設けた第２エッチングストップ層８であるレジストを削除し、他の表裏面の不要な部分を除去することで、貫通電極７が形成される。なお、貫通電極７の表面７ａの平坦性が必要な場合、表面７ａは、ＣＭＰ等の工程で研磨処理を施せばよい。
【００３６】
第２実施形態に係る貫通電極の形成方法は、第１実施形態と同様に、第１エッチングストップ層３である金属層をそのままメッキ用のシード層として利用することで、貫通電極７の形成工程が簡略化できる。
【００３７】
また、第２実施形態に係る貫通電極の形成方法は、第１エッチングストップ層３である金属層を貫通電極７の裏面７ｂの一部としてそのまま利用することができるので、この金属層を例えばスパッタ法や真空蒸着法にて形成すれば、この裏面７ｂの一部の平坦性を良好に形成する。また、裏面７ｂの中央部７ｂ−１は、第２エッチングストップ層３であるレジストに対してメッキ充填で形成されるため、中央部７ｂ−１が良好な平坦性を備える。従って、第２実施形態に係る貫通電極の形成方法は、貫通電極７の裏面７ｂの平坦性を良好に形成することができる。
【００３８】
また、貫通電極７が形成される際に、第２エッチングストップ層８をシード層とすることで、背景技術に記載したような空隙が存在しないので、凹部４からはみ出し不要な箇所にメッキされることがなく、歩留まりをよくすることができる。
【００３９】
なお、第２実施形態においては、第１エッチングストップ層３である金属層を半導体基板１の表面側からエッチングしているが、凹部４が深い等の理由により半導体基板１の表面側からエッチングするのが困難である場合、第２実施形態の変形形態として、半導体基板１の裏面側から第２エッチングストップ層８であるレジストのパターニングを行い、半導体基板１の裏面側からエッチングを行ってもよい（図３参照）。この場合、メッキを行うと図３に示すように、レジスト開口部分にもメッキが成長する可能性があるため、裏面７ｂの平坦性が必要な際は、適宜研磨処理を施せばよい。
【００４０】
ここで、第１実施形態及び第２実施形態においては、導電性部材である第１エッチングストップ層３は、金属層を用いているが、例えば不純物を高濃度に含んだ状態にすることによって導電性を備えたドープドポリシリコンであってもよい。
【図面の簡単な説明】
【００４１】
【図１】本発明の第１実施形態に係る貫通電極の形成方法を示す概略断面図である。
【図２】本発明の第２実施形態に係る貫通電極の形成方法を示す概略断面図である。
【図３】本発明の第２実施形態の変形形態にて形成した貫通電極を示す概略断面図である。
【図４】従来例の貫通電極の形成方法を示す概略断面図である。
【図５】従来例の他の貫通電極の形成方法を示す概略断面図である。
【符号の説明】
【００４２】
１  半導体基板
２ａ  第１絶縁膜
２ｂ  第２絶縁膜
３  第１エッチングストップ層
４  凹部
５  第３絶縁膜
６  配線材料
７  貫通電極
８  第２エッチングストップ層
【図１】
2006222138.tif 000003
【図２】
2006222138.tif 000004
【図３】
2006222138.tif 000005
【図４】
2006222138.tif 000006
【図５】
2006222138.tif 000007