(57)【要約】【課題】  ベースコンタクトを安定して形成し、高周波特性等の特性の向上を図ることができる、ヘテロ接合型バイポーラ半導体装置及びその製造方法を提供すること。【解決手段】  コレクタ層３、ベース層４及びエミッタ層５をこの順に積層してなるヘテロ接合型バイポーラ半導体装置２０ａにおいて、ベース層４を外部と接続するためのベースオーミックコンタクト部１３が拡散係数の小さい炭素等のイオン注入によって形成され、このイオン注入領域がベース層４の設定された途中深さまで高濃度に形成され、ＲＴＡ処理で低抵抗化されている、ヘテロ接合型バイポーラ半導体装置（ＨＢＴ）２０ａ。【選択図】          図１
2006128528.tif 000002
【特許請求の範囲】
【請求項１】
コレクタ層、ベース層及びエミッタ層をこの順に積層してなるヘテロ接合型バイポーラ半導体装置において、前記ベース層を外部と接続するためのベースコンタクト領域がイオン注入によって形成されていることを特徴とする、ヘテロ接合型バイポーラ半導体装置。
【請求項２】
拡散係数の小さな炭素及び／又は亜鉛及び／又はマグネシウムのイオン注入によって前記ベースコンタクト領域が形成されている、請求項１に記載のヘテロ接合型バイポーラ半導体装置。
【請求項３】
少なくとも前記ベースコンタクト領域の表面が前記エミッタ層によって被覆され、このエミッタ層を通して前記イオン注入による前記ベースコンタクト領域が形成されており、前記ベースコンタクト領域における前記イオン注入のドープ量が前記エミッタ層の不純物濃度よりも多い、請求項１に記載のヘテロ接合型バイポーラ半導体装置。
【請求項４】
前記イオン注入による前記ベースコンタクト領域が、前記ベース層の途中深さまで形成されている、請求項１に記載のヘテロ接合型バイポーラ半導体装置。
【請求項５】
インジウムリンに格子整合した構成層を有する、請求項１に記載のヘテロ接合型バイポーラ半導体装置。
【請求項６】
前記コレクタ層及び前記エミッタ層、更には前記コレクタ層下の基体が、インジウムリン層からなり、前記コレクタ層と前記基体との間のサブコレクタ層、前記ベース層及び前記エミッタ層上のキャップ層がインジウムを主成分とする化合物半導体層からなる、請求項５に記載のヘテロ接合型バイポーラ半導体装置。
【請求項７】
コレクタ層、ベース層及びエミッタ層をこの順に積層してなるヘテロ接合型バイポーラ半導体装置の製造方法において、前記ベース層と同一導電型の物質を前記ベース層にイオン注入する工程と、このイオン注入領域をアニールすることによって、前記ベース層を外部と接続するためのベースコンタクト領域を形成する工程とを有する、ヘテロ接合型バイポーラ半導体装置の製造方法。
【請求項８】
拡散係数の小さな炭素及び／又は亜鉛及び／又はマグネシウムをイオン注入する、請求項７に記載のヘテロ接合型バイポーラ半導体装置の製造方法。
【請求項９】
前記イオン注入領域をＲＴＡ（Rapid Thermal Annealing）処理する、請求項７に記載のヘテロ接合型バイポーラ半導体装置の製造方法。
【請求項１０】
注入エネルギーを変えながら前記イオン注入を複数回行う、請求項７に記載のヘテロ接合型バイポーラ半導体装置の製造方法。
【請求項１１】
コレクタ構成材料層、ベース構成材料層及びエミッタ構成材料層を順次成膜した後、前記エミッタ構成材料層をハーフエッチングして前記ベース層を被覆した前記エミッタ層を形成し、このベース被覆層を通して前記イオン注入を行って前記ベースコンタクト領域を形成し、この際、前記ベースコンタクト領域における前記イオン注入のドープ量を前記エミッタ層の不純物濃度よりも多くする、請求項７に記載のヘテロ接合型バイポーラ半導体装置の製造方法。
【請求項１２】
前記イオン注入による前記ベースコンタクト領域を、前記ベース層の途中深さまで形成する、請求項７に記載のヘテロ接合型バイポーラ半導体装置の製造方法。
【請求項１３】
インジウムリンに格子整合した構成層を有するヘテロ接合型バイポーラ半導体装置を製造する、請求項７に記載のヘテロ接合型バイポーラ半導体装置の製造方法。
【請求項１４】
前記コレクタ層及び前記エミッタ層、更には前記コレクタ層下の基体を、インジウムリンによって形成し、前記コレクタ層と前記基体との間のサブコレクタ層、前記ベース層及び前記エミッタ層上のキャップ層をインジウムを主成分とする化合物半導体層によって形成する、請求項１３に記載のヘテロ接合型バイポーラ半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、超高速デジタル集積回路やマイクロ波アナログ集積回路、更に光信号増幅デバイス等に好適なヘテロ接合型バイポーラ半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
従来、エミッタ層にワイドギャップの半導体を用いるヘテロ接合型バイポーラトランジスタ（以下、ＨＢＴ（Hetero junction Bipolar Transistor）と称することがある。）は、エミッタ注入効率が高くて電流利得が高いこと、また、高い電流利得を維持しつつベース抵抗を小さくすることができることから、超高速デバイスとして有望なものである。
【０００３】
また、単一電源動作が可能で、低消費電力、高線形性及び高電力密度等の特徴を有するため、携帯電話の電力増幅器用の素子として広く用いられるようになっている。更に、ＨＢＴの高速動作が可能という特性により、高速光通信向けのデジタルＩＣ用の素子としても用いられている。これらの用途において素子には、高性能は勿論のことであるが、高い信頼性が要求される。
【０００４】
このような特性を有するＨＢＴにおいては、ベース層を薄膜化してベース走行時間を低減することが、高周波特性向上の手段として行われている。しかし、ベース層の薄膜化を図ると、ベース抵抗が増加するため、ベース層のキャリア濃度を高める必要が生じる。
【０００５】
ベース層のキャリア濃度を高めると、ベースシート抵抗が低下するのみならず、ベースコンタクト抵抗も下がるため、デバイス特性の向上に有効であるように考えられるが、一方で、ベース層からエミッタ層への正孔注入が抑制できなくなり、電流利得が低下してしまう。そのために、Ｂ．Ｊａｌａｌｉ等の文献（後述の非特許文献１を参照）にも示されるように、ＩｎＰ／ＩｎＧａＡｓ系では１×１０20ｃｍ-3程度がキャリア濃度の限界（固溶限）と考えられている。
【０００６】
さて、上記の手段とは別に、コレクタ電流を増やしてＨＢＴの高周波特性の向上を図ることも行われている。この場合、ひとつのＨＢＴが大電流を消費すると、発熱が多くなるため、集積化が難しくなることから、エミッタ層を微細化して消費電力を下げることが重要となる。
【０００７】
このようにエミッタ層を微細化すると、ベース抵抗のほとんどがコンタクト抵抗で決まるようになり、ここでもベース電極のコンタクト抵抗の低減が必要となってくる。
【０００８】
図９（Ａ）について、ＨＢＴの一例７４ａを説明する（後述の特許文献１を参照）。
【０００９】
このヘテロ接合型バイポーラ半導体装置７４ａにおいては、半絶縁性ＧａＡｓ基板（図示せず）上に、ｎ+型ＧａＡｓサブコレクタ層（図示せず）、ｎ型ＧａＡｓコレクタ層５３、ｐ型ＧａＡｓベース層５４、ｎ型ＡｌＧａＡｓエミッタ層５５、ｎ+型ＧａＡｓエミッタコンタクト層５５ｂ、ベース電極６５及びエミッタ電極６６を積層して形成し、エミッタ層５５、エミッタコンタクト層５５ｂ及びエミッタ電極６６の側面を絶縁膜７０で覆っている。
【００１０】
そして、コレクタ層５３上のベース層中央部に、濃度が１×１０20ｃｍ-3のカーボンが添加された真性ベース領域５４ｂが形成されているが、このカーボンは水素によりパッシベーションされるため、正孔濃度は５×１０19ｃｍ-3である。
【００１１】
更に、ベース層周辺の表面部には、同じく濃度が１×１０20ｃｍ-3のカーボンが添加された外部ベース領域（ベースコンタクト領域）５４ｃが形成されているが、このカーボンはほぼ１００％活性化しているため、正孔濃度は１×１０20ｃｍ-3になっている。なお、真性ベース領域５４ｂ上にエミッタ層５５がヘテロ結合して形成され、外部ベース領域５４ｃ上に、ベース電極６５がオーミック接触して形成されている。
【００１２】
図９（Ｂ）には、ヘテロ接合型バイポーラ半導体装置の別の例７４ｂが示されている（後述の特許文献２を参照）。
【００１３】
このヘテロ接合型バイポーラ半導体装置７４ｂは、半絶縁性ＧａＡｓ基板５１上に、積層されたｎ型ＧａＡｓコレクタバッファ層５３ｂ、ＧａＡｓコレクタ層５３、Ｃドープｐ型ＡｌＧａＡｓ内部ベース層５４ｄ、低抵抗外部Ｃドープｐ型ＡｌＧａＡｓベース層５４ｅ、ｎ型ＡｌＧａＡｓエミッタ層５５、ｎ型ＩｎＧａＡｓエミッタキャップ層５５ｃ、コレクタ電極６４、ベース電極６５及びエミッタ電極６６から構成されるものである。
【００１４】
そして、内部ベース層５４ｄ中に炭素濃度が１０％以上の炭素−水素濃度を含ませ、この炭素−水素により、内部ベース層５４ｄ中にトラップを形成させる。
【００１５】
他方、再結合電流を抑制する目的で、ベース層の表面を露出させないようなエミッタレッジ（emitter ledge）構造が採用されている（例えば、特開２００１−３２６２２９号公報参照）。これは、エミッタ層とベース層との接合部分が、ベース層にとっての少数キャリアである電子が多量にエミッタ層側から注入されて、電子と正孔との再結合が非常に生じやすい状態となるが、ベース層表面を露出させないことによって再結合電流の増大を防いでおり、この点でこのようなレッジ構造は非常に有効である。
【００１６】
図１０には、このような構造のヘテロ接合型バイポーラ半導体装置７４ｃを示す（後述の特許文献３を参照）。
【００１７】
このヘテロ接合型バイポーラ半導体装置７４ｃは、半絶縁性ＩｎＰ基板５１上に積層された、ｎ+型ＩｎＧａＡｓサブコレクタ層５２、ｎ型ＩｎＧａＡｓコレクタ層５３、ｐ+型ＩｎＧａＡｓベース層５４、Ｐｔ拡散領域（ベースコンタクト領域）７３、ベース層５４を被覆するｎ型ＩｎＰ単結晶部材７２、ｎ型ＩｎＡｌＡｓエミッタ層５５、ｎ+型ＩｎＧａＡｓエミッタコンタクト層７１、コレクタ電極６４、ベース電極６５及びエミッタ電極６６から構成されるものである。この場合、ＩｎＰ基板５１を用いるのは、インジウムの格子定数が大きいため、動作速度の大きいＩｎＧａＡｓ層５２等のエピタキシャル成長層を下層と良好に格子整合させ、欠陥少なく形成することができる（以下、同様）。
【００１８】
【非特許文献１】Ｂ．Ｊａｌａｌｉ，Appl.Phys.Lett.56, 1460, 1990
【特許文献１】特開平７−２１１７２９号公報（第５頁左欄１７行〜第５頁右欄６行、図１）
【特許文献２】特開２０００−１７４０３３号公報（第３頁左欄４３行〜第３頁右欄４０行、図１）
【特許文献３】特開２００２−３６８００３号公報（第２頁右欄２６行〜第３頁左欄１３行、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかし、図９（Ａ）及び図９（Ｂ）に示すヘテロ接合型バイポーラ半導体装置７４ａ及び７４ｂの場合には、何れの構造においても、水素雰囲気下での処理によりベースコンタクト領域を形成しているので、ベース層が薄膜化したときには、ベースコンタクト領域の深さを制御するのが困難であり、ベースコンタクト領域を再現性良く安定して形成することが容易ではない。
【００２０】
また、図１０に示すヘテロ接合型バイポーラ半導体装置７４ｃの場合には、例えば、Ｔｉ／Ｐｔ／Ａｕからなる３層構造のメタルベース電極６５の電極材料を、エミッタレッジ層（単結晶部材７２）上から熱処理により拡散させ、ベース層５４にオーミックコンタクト（Ｐｔ拡散領域７３）を形成するので、この場合も、ベース層が薄膜化したときに、拡散係数が大きい（４×１０-15ｃｍ2／ｓｅｃ）のメタルの拡散の制御性が低いことから、安定したベースコンタクトを得ることが難しい。
【００２１】
本発明はこのような状況に鑑みてなされたものであり、その目的は、ベースコンタクトを安定して形成し、高周波特性等の特性の向上を図ることができる、ヘテロ接合型バイポーラ半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００２２】
即ち、本発明は、コレクタ層、ベース層及びエミッタ層をこの順に積層してなるヘテロ接合型バイポーラ半導体装置において、前記ベース層を外部と接続するためのベースコンタクト領域がイオン注入によって形成されていることを特徴とする、ヘテロ接合型バイポーラ半導体装置に係わるものである。
【００２３】
本発明は又、コレクタ層、ベース層及びエミッタ層をこの順に積層してなるヘテロ接合型バイポーラ半導体装置の製造方法において、前記ベース層と同一導電型の物質を前記ベース層にイオン注入する工程と、このイオン注入領域をアニールすることによって、前記ベース層を外部と接続するためのベースコンタクト領域を形成する工程とを有する、ヘテロ接合型バイポーラ半導体装置の製造方法に係わるものである。
【発明の効果】
【００２４】
本発明のヘテロ接合型バイポーラ半導体装置によれば、前記ベース層を外部と接続するためのベースコンタクト領域がイオン注入によって形成されているために、ベース層を薄膜化したときでも、注入深さ及びドープ量の制御性に優れたイオン注入によって、前記ベースコンタクト領域を再現性よく安定して形成でき、安定したベースコンタクト抵抗を得ることができる。これによって、コレクタ電流を増やして高周波特性を向上させることのできるエミッタの微細化に十分に対応することができる。
【００２５】
また、本発明のヘテロ接合型バイポーラ半導体装置の製造方法によれば、前記ベース層と同一導電型の物質を前記ベース層にイオン注入する工程と、このイオン注入領域をアニールすることによって、前記ベース層を外部と接続するためのベースコンタクト領域を形成する工程とを有するために、イオン注入領域をアニールすることによって注入イオンを活性化し、ベースコンタクト領域の不純物濃度を高めてベースコンタクト抵抗を低減することができ、エミッタ微細化（ひいては高周波特性の向上）を図り易くなる。
【発明を実施するための最良の形態】
【００２６】
本発明においては、イオン注入後の熱処理によるアニール時の拡散を抑える上で、炭素及び／又は亜鉛及び／又はマグネシウム、特に拡散係数が４×１０-16ｃｍ2／ｓｅｃ以下と小さい炭素のイオン注入によって、前記ベースコンタクト領域を形成するのが望ましい。
【００２７】
また、少なくとも前記ベースコンタクト領域の表面を前記エミッタ層によって被覆し（即ち、エミッタレッジ構造において）、このエミッタ層を通して前記イオン注入による前記ベースコンタクト領域を形成し、前記ベースコンタクト領域における前記イオン注入のドープ量を前記エミッタ層の不純物濃度よりも多くするのが望ましい。これによって、前記エミッタ層の不純物濃度を相殺（compensate）してベースコンタクトに必要な逆導電型の不純物を高濃度にドープすることができる。
【００２８】
また、前記イオン注入による前記ベースコンタクト領域を、前記ベース層の途中深さまで形成するのが望ましい。この深さは、濃度と共に、イオン注入によって制御性良く実現でき、イオン注入条件（特に加速エネルギー）によって常に目的とする設定深さを実現することができる。
【００２９】
また、インジウムリンに格子整合した構成層を有するのが望ましく、この場合に、前記コレクタ層及び前記エミッタ層、更には前記コレクタ層下の基体が、インジウムリン（ＩｎＰ）層からなり、前記コレクタ層と前記基体との間のサブコレクタ層、前記ベース層及び前記エミッタ層上のキャップ層がインジウムを主成分とする化合物半導体層、例えばＩｎＧａＡｓ層からなるのが望ましい。これは、ＩｎＰ層を下層とすれば、インジウムの格子定数が大きいため、動作速度の大きいＩｎＧａＡｓ層等のエピタキシャル成長層を下層と良好に格子整合させ、欠陥少なく形成することができるからである。
【００３０】
また、前記イオン注入領域をＲＴＡ（Rapid Thermal Annealing）処理して、導入不純物を活性化し、イオン注入領域を低抵抗化するのが望ましい。このＲＴＡ処理は、高速、高温（例えば５ｓｅｃ、８００℃）処理によって導入不純物の拡散を十二分に抑えながら効果的に活性化することができるものである。
【００３１】
また、注入エネルギーを変えながら前記イオン注入を複数回行うのが望ましい。即ち、複数回のイオン注入によって各イオン飛程を変え、全体としてイオン注入領域の導入不純物濃度を平均化して、前記ベースコンタクト領域の全領域に渡って十分な不純物濃度が得られる。
【００３２】
また、コレクタ構成材料層、ベース構成材料層及びエミッタ構成材料層を順次成膜した後、前記エミッタ構成材料層をハーフエッチングして前記ベース層を被覆した前記エミッタ層（エミッタレッジ構造）を形成し、このベース被覆層を通して前記イオン注入を行って前記ベースコンタクト領域を形成し、この際、上記と同様の理由から、前記ベースコンタクト領域における前記イオン注入のドープ量を前記エミッタ層の不純物濃度よりも多くするのが望ましい。
【００３３】
次に、本発明の好ましい実施の形態を図面参照下に詳細に説明する。
【００３４】
第１の実施の形態
図１〜図５は、本発明の第１の実施の形態を示すものである。
【００３５】
まず、図１（Ａ）について、本実施の形態におけるヘテロ接合型バイポーラ半導体装置（ＨＢＴ）２０ａの構造を説明すると、半絶縁性のＩｎＰ基板（基体）１上に、膜厚３００ｎｍ、不純物濃度１×１０19ｃｍ-3のｎ+型ＩｎＧａＡｓサブコレクタ層２と、高耐電圧化のための十分な膜厚３００ｎｍ、不純物濃度１×１０16ｃｍ-3のｎ型ＩｎＰコレクタ層３と、膜厚５０ｎｍ、不純物濃度３×１０19ｃｍ-3のｐ+型ＩｎＧａＡｓベース層４と、エミッタレッジ構造（ベース層４の被覆構造）をなすｎ型ＩｎＰエミッタ薄層部５ｂと、膜厚１００ｎｍ、不純物濃度１×１０18ｃｍ-3のｎ型ＩｎＰエミッタ層５と、膜厚５０ｎｍ、不純物濃度１×１０19ｃｍ-3のｎ+型ＩｎＧａＡｓキャップ（コンタクト）層６とが順次積層され、それぞれの半導体層上に、コレクタ電極１４、エミッタ電極１６、ベース電極１５が設けられ、これらの電極は絶縁層１８のスルーホールに被着されたプラグ１７を介して絶縁層１８上の配線１９にそれぞれ取り出されている。これらの電極はＰｔ／Ｔｉ／Ｐｔ／Ａｕの積層構造などで形成してよい。
【００３６】
そして、注目すべきことは、ベース層４を外部と接続するために、ベース電極１５下には、例えば炭素が高濃度にイオン注入されたベースオーミックコンタクト部（ベースコンタクト領域）１３がエミッタ薄層部５ｂを通してベース層４の途中深さ、即ち設定された深さまで形成されていることである。
【００３７】
即ち、ベース層４の表面（又は少なくともベースオーミックコンタクト部１３の表面）がエミッタ薄層部５ｂによって被覆されたエミッタレッジ構造において、エミッタ薄層部５ｂを通してイオン注入によってベースオーミックコンタクト部１３がベース層４の途中深さまで形成されており、このベースオーミックコンタクト部１３におけるイオン注入のドープ量（導入不純物量）が、エミッタ薄層部５ｂの不純物濃度を相殺する以上の高濃度となっている。
【００３８】
ベースオーミックコンタクト部１３を形成するためには、イオン注入条件（特に加速エネルギー）を変えながら、エミッタ薄層部５ｂの上方からｐ型不純物、例えば炭素を複数回イオン注入するのが望ましい。これによって、エミッタ薄層部５ｂの上面からベース層４の途中深さにまで形成されたイオン注入領域の積算濃度を例えば１×１０20ｃｍ-3と高濃度化することができる。
【００３９】
これを図１（Ｂ）について説明すると、各半導体層の厚み方向において各回のイオン注入の飛程が例えばＲｐ１、Ｒｐ２及びＲｐ３となるように、互いに異なる加速エネルギーで複数回イオン注入すると、各イオン注入による導入不純物濃度分布がオーバーラップする。これによって、図中に破線で示すように、エミッタ薄層部５ｂの不純物濃度を相殺すると共にベース層４の途中深さまでコンタクトに必要な十分な不純物濃度を比較的均一に得ることができる。
【００４０】
なお、コレクタ層３及びエミッタ層５、更にはコレクタ層３下の基板１が、ＩｎＰ層からなり、コレクタ層３と基板１との間のサブコレクタ層２、ベース層４及びエミッタ層５上のキャップ層６がインジウムを主成分とするＩｎＧａＡｓ層からなっている。
【００４１】
このように、ＩｎＰ層上にＩｎＧａＡｓ層が交互に積層された構造としたのは、ＩｎＰ又はＩｎＧａＡｓの格子定数が大きいために、その上に積層されるＩｎＧａＡｓ又はＩｎＰがエピタキシャル成長し易くなり、各層を格子整合性良く（結晶欠陥なしに）エピタキシャル成長させることができるからである。
【００４２】
次に、図２〜図５について、ＨＢＴ２０ａの製造方法の一例を説明する。
【００４３】
まず、図２（ａ）及び図２（ｂ）に示すように、半絶縁性ＩｎＰ基板１上に不純物濃度１×１０19ｃｍ-3のｎ+型ＩｎＧａＡｓサブコレクタ層２を化学的気相成長法（ＣＶＤ）によって３００ｎｍの厚さに形成する。
【００４４】
次いで、図２（ｃ）に示すように、サブコレクタ層２上に不純物濃度１×１０16ｃｍ-3のｎ型ＩｎＰコレクタ材（コレクタ構成材料層）３ａをＣＶＤによって３００ｎｍの厚さにを形成する。
【００４５】
次いで、図２（ｄ）に示すように、コレクタ材３ａ上に不純物濃度３×１０19ｃｍ-3のｐ+型ＩｎＧａＡｓベース材（ベース構成材料層）４ａをＣＶＤによって５０ｎｍの厚さに形成する。
【００４６】
次いで、図２（ｅ）に示すように、ベース材４ａ上に不純物濃度１×１０18ｃｍ-3のｎ型ＩｎＰエミッタ材（エミッタ構成材料層）５ａをＣＶＤによって１００ｎｍの厚さに形成する。
【００４７】
次いで、図３（ｆ）に示すように、エミッタ材５ａ上に不純物濃度１×１０19ｃｍ-3のｎ+型ＩｎＧａＡｓキャップ材（エミッタキャップ構成材料層）６ａをＣＶＤによって５０ｎｍの厚さに形成する。
【００４８】
次いで、図３（ｇ）に示すように、キャップ材６ａ上に、所定のパターンのフォトレジスト７を形成する。
【００４９】
次いで、図３（ｈ）に示すように、このフォトレジスト７をマスクとしてキャップ材６ａをエッチングし、キャップ層６を所定位置に形成する。
【００５０】
次いで、図３（ｉ）に示すように、フォトレジスト７を除去し、キャップ層６をマスクとして用いて、キャップ層６の下部以外のエミッタ材５ａをその途中深さまでエッチングで除去（ハーフエッチング）し、ベース材４ａを露出させないで十分に被覆する膜厚のエミッタ薄層部５ｂ（ベース被覆層）を連設したエミッタ層５をメサ形状（エミッタレッジ構造）に形成する。
【００５１】
こうして形成されたエミッタメサ領域においては、表面の劣化が起こらぬようにベース材４ａの表面を露出させない厚さだけエミッタ材５ａを除去する。これは、エミッタ層５（エミッタ材５ａ）とベース層４（ベース材４ａ）との接合部分においては、ベース層４にとっての少数キャリアである電子が多量にエミッタ層５から注入され、電子と正孔との再結合が非常に生じやすい領域となっているため、この部分を表面に露出させないことが再結合電流の増大を防ぐ重要なポイントであり、このようなレッジ構造が非常に有効であることを示している。
【００５２】
次いで、図４（ｊ）に示すように、例えば、厚さが５０ｎｍのＳｉＮ膜８をＣＶＤにより堆積し、マスク形状にエッチングする。即ち、次工程において炭素イオンＣ+をイオン注入するための領域を形成するために、ＳｉＮ膜８の所定位置にエッチングにより開口部１０を形成し、エミッタ薄層部５ｂの一部を露出させる。
【００５３】
次いで、図４（ｋ）に示すように、ＳｉＮ膜８をマスクとして、開口部１０内のエミッタ薄層部５ｂの露出面を通してベース層４（ベース材４ａ）と同一導電型の物質である炭素イオン（Ｃ+）３０をイオン注入する。
【００５４】
このイオン注入時の加速エネルギー及びイオン注入量（ドーズ量）は、例えば、５０ｋｅＶ及び１×１０13ｃｍ-2（体積換算で１×１０20ｃｍ-3のドープ量）とし、注入イオンがコレクタ材３ａに達せず、しかもエミッタ層の不純物濃度を相殺する濃度でイオン注入を行う。ここで、炭素は拡散係数が亜鉛ＺｎやマグネシウムＭｇよりも１桁以上小さい（例えば、４×１０-16ｃｍ2／ｓｅｃ以下）ので、イオンが拡散し難く、制御性に優れたイオン注入が可能である。但し、ＺｎやＭｇも条件によってはイオン注入が可能である。
【００５５】
この場合、図１（Ｂ）で説明したように、加速エネルギーを変えてイオン注入を複数回行うことによって、注入不純物の積算濃度を高め、かつ濃度分布を平均化（平坦化）することができ、しかもイオン注入領域（ベースオーミックコンタクト部１３）の深さ位置も高精度に確保することができる。
【００５６】
次いで、例えば、８００℃で５秒のＲＴＡ(Rapid Thermal Annealing)（高速高温アニール）によって、注入したイオンを活性化させ、イオン注入領域の不純物濃度を高めて低抵抗化することによって、ベースオーミックコンタクト部１３を形成し、低抵抗のベースオーミックコンタクトを実現することができる。
【００５７】
このＲＴＡは高温短時間の熱処理であり、高い活性化率を実現し、結晶の劣化を抑制するといった特徴を持つため、ＨＢＴのようなエピタキシャル構造を有するデバイスに適した熱処理方法である。また、このＲＴＡによっては、注入されたイオンは殆ど拡散することはない。
【００５８】
次いで、図４（ｌ）に示すように、イオン注入マスクとしてのＳｉＮ膜８を除去した後に、ベースオーミックコンタクト部１３、エミッタ薄層部５ｂ及びキャップ層６上を覆う新たなＳｉＮ膜８’をエッチングにより所定形状に形成する。
【００５９】
続いて、ＳｉＮ膜８’をマスクとしてその開口部１２下のエミッタ材５ａ、ベース材４ａ及びコレクタ材３ａをエッチングで除去することにより、エミッタ薄層部５ｂを有するエミッタ層５、ベース層４及びコレクタ層３を形成し、サブコレクタ層２の表面の一部を露出させる。
【００６０】
次いで、図５（ｍ）に示すように、ＳｉＮ膜８’を除去した後に、リフトオフ法や蒸着法等によって、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ等の積層膜を所定パターンに形成して、ベース電極１５、エミッタ電極１６及びコレクタ電極１４をそれぞれ形成する。
【００６１】
そして、これらの各電極と半導体層との界面を合金化して接合強度を高めるために、例えば、３００℃でＲＴＡを行うか、或いは通常の加熱処理を行う。この場合、ベース電極１５下のオーミックコンタクト部１３中の不純物は拡散することはない。
【００６２】
次いで、図１（Ａ）に示したように、例えば寄生容量を少なくするｌｏｗ−ｋ材料であって塗布時に平坦性を出し易いポリイミド樹脂からなる絶縁層１８を全面に形成し、この絶縁層に設けたスルーホール（ヴィアホール）に導電性プラグ１７を形成し、更に絶縁層１８上に所定パターンに配線１９を形成して、ヘテロ接合型バイポーラトランジスタ（ＨＢＴ）２０ａの作製を終了する。
【００６３】
本実施の形態によれば、注入深さ及びドープ量の制御性に優れたイオン注入によって炭素イオンを注入してベースオーミックコンタクト部１３を形成するので、ベース層４を薄膜化したときでも、設定された深さ及び注入量でベースオーミックコンタクト部１３を再現性よく安定して形成でき、安定したベースコンタクト抵抗を得ることができる。これによって、ＨＢＴを集積化したときに、コレクタ電流を増やして高周波特性を向上させることのできるエミッタ微細化に十分に対応することができる。
【００６４】
また、イオン注入領域をＲＴＡ処理することによって、注入したイオンを活性化し、不純物濃度を高めて、ベース電極１５とベース層４との間のベースコンタクト抵抗の低減を実現することができ、エミッタの微細化（ひいては高周波特性を向上）を図り易くなる。その他、エミッタレッジ構造が有する利点等も、効果的に発揮することができる。
【００６５】
第２の実施の形態
図６〜図８は、本発明の第２の実施の形態を示すものである。
【００６６】
図６に示すように、本実施の形態におけるヘテロ接合型バイポーラ半導体装置（ＨＢＴ）２０ｂの構造によれば、ベースオーミックコンタクト部１３が、エミッタ層５上のキャップ層６と同一材料及び同一レベル位置のキャップ層６Ａを通してイオン注入を行うことにより形成されている以外は、上述の第１の実施の形態と同様である。
【００６７】
図７〜図８について、ＨＢＴ２０ｂの作製工程の一例を説明する。
【００６８】
まず、図７（ａ）に示すように、図２（ａ）〜図３（ｆ）に示した工程と同様の工程を経て、基板１上にサブコレクタ層２、コレクタ材３ａ、ベース材４ａ、エミッタ材５ａ及びキャップ材６ａを順次積層する。
【００６９】
次いで、図７（ｂ）に示すように、キャップ材６ａ上に所定のパターンのフォトレジスト７、７’を形成する。
【００７０】
次いで、図７（ｃ）に示すように、このフォトレジスト７、７’をマスクとしてキャップ材６ａをエッチングし、キャップ層６と共にキャップ層６Ａを所定位置に形成する。これらのキャップ層６及び６Ａは同じレベル位置に形成されることになる。
【００７１】
次いで、図７（ｄ）に示すように、キャップ層６及び６Ａをマスクとして、キャップ層６及び６Ａの下部以外のエミッタ材５ａをその途中深さまでハーフエッチングして除去し、エミッタ薄層部５ｂを有するエミッタメサ領域を形成する。
【００７２】
次いで、図８（ｅ）に示すように、例えば、厚さが５０ｎｍのＳｉＮ膜８をＣＶＤ法により堆積し、所定パターンにエッチングする。これによって、キャップ層６Ａを通してイオン注入するための開口部１１をＳｉＮ膜８の所定位置に形成し、キャップ層６Ａの一部を露出させる。
【００７３】
次いで、図８（ｆ）に示すように、開口部１１内のキャップ層６Ａの露出面を通して、キャップ層６Ａ及びエミッタ材５ａからベース材４ａの途中深さまで、拡散係数の小さい炭素Ｃ+等３０をイオン注入し、ベースオーミックコンタクト部１３を形成する。
【００７４】
このイオン注入時の加速エネルギー及び注入量は、例えば、１５０ｋｅＶ及び１×１０13ｃｍ-2であり、注入イオンがコレクタ材３ａに達しない加速エネルギーとする。このときも、上述したと同様に複数回イオン注入を行い、キャップ層６Ａからベース層４の途中深さまで、キャップ層６Ａ及びエミッタ材５ａの不純物濃度を相殺する高濃度のイオン注入領域を形成する。
【００７５】
次いで、例えば、８００℃で５秒のＲＴＡ（Rapid Thermal Annealing）で、注入したイオンを活性化させ、イオン注入領域の不純物濃度を高めて低抵抗化することによって、ベースオーミックコンタクト部１３を形成することができる。このＲＴＡによっては、注入されたイオンは殆ど拡散することはない。
【００７６】
次いで、図８（ｇ）に示すように、上述の図４（ｌ）〜図５（ｍ）に示した工程とほぼ同様の工程を経て、エミッタ材５ａ、ベース材４ａ及びコレクタ材３ａの一部を除去することにより、エミッタ薄層部５ｂを有するエミッタ層５、ベース層４及びコレクタ層３を形成し、サブコレクタ層２の表面の一部を露出させた後に、ベース電極１５、エミッタ電極１６及びコレクタ電極１４をそれぞれ形成する。
【００７７】
ここで、例えば、３００℃でＲＴＡを行うか或いは通常の加熱処理による合金化を行うことができる。このとき、各電極と半導体層との界面を合金化する際、ベースオーミックコンタクト部１３中の不純物は拡散することはない。
【００７８】
更に、図６に示したように、例えば、寄生容量を少なくするｌｏｗ−ｋ材料であるポリイミド樹脂からなる絶縁層１８、プラグ１７及び配線１９を形成して、ヘテロ接合型バイポーラトランジスタ（ＨＢＴ）２０ｂの作製を終了する。
【００７９】
本実施の形態においては、エミッタ層５上のキャップ層６と、ベースオーミックコンタクト部１３を形成したキャップ層６Ａとが同じレベル位置に配置されるために、キャップ層６及び６Ａ上の相互間の段差をなくして絶縁層１８をより平坦化し易くなるので、プラグ１７を形成するためのビアホール、更には絶縁層１８上の配線１９を形成し易くなる。
【００８０】
その他、本実施の形態においては、上述の第１の実施の形態で述べたのと同様の作用及び効果が得られる。
【００８１】
以上、本発明を実施の形態に基づいて説明したが、本発明はこれらの例に何ら限定されるものではなく、発明の主旨を逸脱しない範囲で適宜変更可能であることは言うまでもない。
【００８２】
例えば、イオン注入工程における注入物質、注入エネルギー強度及び注入時間、ＲＴＡにおける温度及び処理時間等は、イオン注入する層の特性及びベースオーミックコンタクト部１３の形成範囲等の条件に応じて変えてもよい。
【００８３】
また、上述のヘテロ接合型バイポーラ半導体装置の層構成や構成材料を変更してよく、また各層間にエネルギーレベル調整用の他の層を形成してもよい。また、この半導体装置は、トランジスタ以外にも、ダイオード、抵抗等として使用してもよい。
【００８４】
また、本発明は、上述のエミッタレッジ構造に適用するのが有利ではあるが、レッジ構造のない通常のヘテロ接合型バイポーラ半導体装置に適用してもよい。
【産業上の利用可能性】
【００８５】
本発明のヘテロ接合型バイポーラ半導体装置及びその製造方法は、超高速デジタル集積回路やマイクロ波アナログ集積回路、更に光信号増幅デバイス等に適用可能である。
【図面の簡単な説明】
【００８６】
【図１】本発明の第１の実施の形態によるヘテロ接合型バイポーラ半導体装置の断面図（Ａ）及びイオン注入濃度と注入領域の厚さ方向との関係を示すグラフ（Ｂ）である。
【図２】同、ヘテロ接合型バイポーラ半導体装置の作製工程を順次示す断面図である。
【図３】同、ヘテロ接合型バイポーラ半導体装置の作製工程を順次示す断面図である。
【図４】同、ヘテロ接合型バイポーラ半導体装置の作製工程を順次示す断面図である。
【図５】同、ヘテロ接合型バイポーラ半導体装置の作製工程を示す断面図である。
【図６】本発明の第２の実施の形態によるヘテロ接合型バイポーラ半導体装置の断面図である。
【図７】同、ヘテロ接合型バイポーラ半導体装置の作製工程を順次示す断面図である。
【図８】同、ヘテロ接合型バイポーラ半導体装置の作製工程を順次示す断面図である。
【図９】従来例によるヘテロ接合型バイポーラ半導体装置の一例を示す断面図（Ａ）及び別の例を示す断面図（Ｂ）である。
【図１０】同、ヘテロ接合型バイポーラ半導体装置の更に別の例を示す断面図である。
【符号の説明】
【００８７】
１…基板、２…サブコレクタ層、３…コレクタ層、３ａ…コレクタ材、４…ベース層、４ａ…ベース材、５…エミッタ層、５ａ…エミッタ材、５ｂ…エミッタ薄層部、
６、６Ａ…キャップ層、６ａ…キャップ材、７、７’…フォトレジスト、
８、８’…ＳｉＮ層、１３…ベースオーミックコンタクト部、１４…コレクタ電極、
１５…ベース電極、１６…エミッタ電極、１７…プラグ、１８…絶縁層、
２０ａ、２０ｂ…ヘテロ接合型バイポーラ半導体装置、３０…注入イオン
【図１】
2006128528.tif 000003
【図２】
2006128528.tif 000004
【図３】
2006128528.tif 000005
【図４】
2006128528.tif 000006
【図５】
2006128528.tif 000007
【図６】
2006128528.tif 000008
【図７】
2006128528.tif 000009
【図８】
2006128528.tif 000010
【図９】
2006128528.tif 000011
【図１０】
2006128528.tif 000012