(57)【要約】【課題】内部電極が積層セラミック素子の中央位置に配設された、信頼性が高く、形状精度に優れた積層セラミックコンデンサを容易かつ、確実に製造することを可能ならしめる。【解決手段】一方端面２４ａに引き出される内部電極となる内部電極パターン１２ａおよび他方端面２４ｂから引き出される内部電極となる内部電極パターン１２ｂ，１２ｂ’を含み、かつ、内部電極の引き出し方向Ｘとなる方向に略直交する方向Ｙに３段階以上に位置をずらして配設した内部電極パターン１２（１２ａ，１２ｂ，１２ｂ’）からなる内部電極パターン群２２が、行列状に複数配設された積層体を形成し、複数の内部電極パターン群のそれぞれを一つのブロックとしてみた場合に、隣り合う内部電極パターンブロック２２ａ，２２ｂどうしのギャップＧ１，Ｇ２の中間位置Ｐ１，Ｐ２で積層体２１を切断する工程を経て個々の積層セラミック素子１に分割する。【選択図】図１
2006013245.tif 000002
【特許請求の範囲】
【請求項１】
積層セラミック素子の内部に、セラミック層を介して複数の内部電極が互いに対向するように配設され、かつ、内部電極の端部が交互に積層セラミック素子の一方端面および他方端面に引き出されて、積層セラミック素子の一方端面および他方端面に配設された一対の外部電極に接続された構造を有する積層セラミックコンデンサの製造方法であって、
(ａ)表面に複数の内部電極パターンが行列状に形成されたセラミックグリーンシートを積層することにより、セラミックグリーンシートを介して対向する３層以上の内部電極パターンからなる内部電極パターン群であって、前記積層セラミック素子の状態において、一方端面に引き出される内部電極となる内部電極パターンおよび他方端面から引き出される内部電極となる内部電極パターンを含み、かつ、内部電極の引き出し方向となる方向に略直交する方向に３段階以上に位置をずらして配設された内部電極パターンからなる内部電極パターン群が、行列状に複数配設された積層体を形成する工程と、
(ｂ)複数の前記内部電極パターン群のそれぞれを一つのブロックとしてみた場合に、平面的に見て隣り合う内部電極パターンブロックどうしの、内部電極の引き出し方向となる方向に略平行な辺側のギャップの中間位置で前記積層体を切断する工程を経て個々の積層セラミック素子に分割する工程と
を具備することを特徴とする積層セラミックコンデンサの製造方法。
【請求項２】
前記(ａ)の積層体を形成する工程において、前記積層セラミック素子の状態で、積層セラミック素子の一方端面および他方端面に露出する内部電極の、積層セラミック素子の一方の側面に最も近い内部電極の一方の側面側の側部と、同じ端面に露出する、他方の側面に最も近い内部電極の他方の側面側の側部とにより規定される、内部電極の引き出し方向と直交する方向の領域についてみた場合に、一方端面または他方端面の、広い方の前記領域内に、狭い方の前記領域が含まれるように、前記内部電極パターンが配設された積層体を形成することを特徴とする請求項１記載の積層セラミックコンデンサの製造方法。
【請求項３】
前記内部電極パターン群が、セラミックグリーンシートを介して積層された、積層方向に連続する内部電極パターンから構成されていることを特徴とする請求項１または２記載の積層セラミックコンデンサの製造方法。
【請求項４】
積層セラミック素子の内部に、セラミック層を介して複数の内部電極が互いに対向するように配設され、かつ、内部電極の端部が交互に積層セラミック素子の一方端面および他方端面に引き出されて、積層セラミック素子の一方端面および他方端面に配設された一対の外部電極に接続された構造を有する積層セラミックコンデンサであって、
前記複数の内部電極が、内部電極の引き出し方向と略直交する方向に３段階以上に位置をずらして配設された３層以上の内部電極からなる内部電極群を含み、かつ、
前記内部電極群をブロックとしてみた場合に、前記内部電極ブロックが、前記積層セラミック素子の前記内部電極の引き出し方向に略直交する方向において、前記積層セラミック素子の略中央に位置していること
を特徴とする積層セラミックコンデンサ。
【請求項５】
前記積層セラミック素子の一方端面および他方端面に露出する内部電極の、積層セラミック素子の一方の側面に最も近い内部電極の一方の側面側の側部と、同じ端面に露出する、他方の側面に最も近い内部電極の他方の側面側の側部とにより規定される、内部電極の引き出し方向と直交する方向の領域についてみた場合に、一方端面または他方端面の、広い方の前記領域内に、狭い方の前記領域が含まれていることを特徴とする請求項４記載の積層セラミックコンデンサ。
【請求項６】
前記内部電極群が、セラミック層を介して積層された、積層方向に連続する内部電極から構成されていることを特徴とする請求項４または５記載の積層セラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、積層セラミックコンデンサおよびその製造方法に関し、詳しくは、内部電極パターンを配設したセラミックグリーンシートを積層することにより形成される積層体を切断して個々の積層セラミック素子に分割する工程を経て製造される積層セラミックコンデンサおよびその製造方法に関する。
【背景技術】
【０００２】
積層セラミックコンデンサは、例えば、図５に示すように、積層セラミック素子５１中に、複数の内部電極５２ａ，５２ｂがセラミック層５３を介して積層され、かつ、セラミック層５３を介して互いに対向する内部電極５２ａ，５２ｂが交互に積層セラミック素子５１の逆側の端面５４ａ，５４ｂに引き出されて、該端面に形成された外部電極５５ａ，５５ｂに接続された構造を有している。
【０００３】
そして、このような積層セラミックコンデンサは、導電ペーストを印刷、塗布して表面に内部電極パターンを形成したセラミックグリーンシートを積層するとともにその上下両面側に、内部電極が形成されていないセラミックグリーンシート（ダミーシート）を積層、圧着し、個々の素子への分割（カット）、焼成を行った後、焼成後の積層体（積層セラミック素子）の両端部に外部電極を形成する工程を経て製造されている。
【０００４】
しかし、積層セラミックコンデンサにおいては、積層セラミック素子の内部電極５２ａ，５２ｂと、セラミック層５３との間には焼成時に収縮差があるため、内部電極を構成する材料とセラミック層を構成する材料の組み合わせによっては、焼成中に発生した収縮歪みが残留応力として残り、焼成後の層間剥離（デラミネーション）やクラックの発生、外部電極にめっきを施す場合などにおける、積層セラミック素子の内部へのめっき液の浸入に起因する、経時的に増加する層間剥離などの構造欠陥を発生させ、絶縁抵抗劣化等の信頼性不良が発生する問題がある。
【０００５】
そして、近年、積層セラミックコンデンサの小型化、大容量化や、高性能化、低ＥＳＲ（等価直列抵抗）化などの要求に応えるため、セラミック層の薄層化、積層枚数の増加、（内部電極の厚み／内部電極間のセラミック層の厚み）の比率の増加が進み、残留応力は増大する傾向にあり、上述のような問題点がさらに生じやすくなっている。
【０００６】
そこで、上述の問題点を解消するために、第１の外部電極５５ａに接続された第１の内部電極５２ａの形成位置と、第２の外部電極５５ｂに接続された第２の内部電極５２ｂの形成位置を、図６(ａ)，(ｂ)に示すように、内部電極５２ａ，５２ｂの引き出し方向（図５，図６(ｂ)の矢印Ｘで示す方向）に略直交する方向（図６(ａ)，(ｂ)の矢印Ｙで示す方向）にずらした積層セラミックコンデンサが提案されている（特許文献１参照）。
【０００７】
しかしながら、特許文献１の積層セラミックコンデンサにおいては、第１の内部電極５２ａと、第２の内部電極５２ｂを、内部電極５２ａ，５２ｂの引き出し方向に略直交する方向にずらして配設しているため、例えば、図７に模式的に示すように、マザー積層体６０の一方および他方の一対の端面に露出した内部電極パターンを目視して、一方の互いに隣り合う内部電極パターン６２ａ，６２ａの隙間の中央部Ｃ１と、逆側の端面に露出した内部電極パターン６２ｂ，６２ｂの隙間の中央部Ｃ２を結ぶ線Ｌを切断線として、マザー積層体６０を切断するようにした場合、内部電極パターン６２ａ，６２ｂの側部から積層セラミック素子５１の側面までの距離Ｇ２およびＧ１が各積層セラミック素子５１において異なり、内部電極５２ａ，５２ｂの引き出し方向（図６(ｂ)の矢印Ｘで示す方向）への切断に関し、切断不良の発生率が高くなるという問題点がある。
【０００８】
また、図７に示すように、マザー積層体６０を切断した場合に、平面形状が方形ではない（例えば、平面形状が方形ではない平行四辺形）の積層セラミック素子５１しか得られなくなるというような形状不良が発生するという問題点がある。
【０００９】
上述のような問題点を解決しようとすると、内部電極パターン６２ａ，６２ｂの側部から積層セラミック素子５１の側面までの距離Ｇ２およびＧ１が均等になるように補正した切断線に沿って切断することが必要になるが、そのためには切断線（切断位置）を決定する際に位置補正を行うことが必要となる。
【００１０】
そして、適切な補正を行うためには、
(１)内部電極パターンのずらし量が分かっている場合に、それに応じて切断位置の補正を行う、
(２)マザー積層体をカットして、断面に露出した内部電極パターンの位置を目視確認して、適正な位置で切断する
などの対策をとることが必要となる。しかし、上記(１)の方法の場合には、ずらし量の目標値と実際のずらし量の値が一致しない場合があることから、信頼性が不十分になるという問題点があり、また、上記(２)の方法の場合、工程が複雑になるばかりでなく、マザー積層体からの製品の取り個数の減少を招くという問題点がある。
【特許文献１】特開平１０−３３５１６８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本願発明は、上記問題点を解決するものであり、マザー積層体の端面に露出した内部電極パターンを目視確認して、適切な切断位置を定めることが可能で、積層セラミック素子の内部に、セラミック層を介して複数の内部電極が互いに対向するように配設され、かつ、内部電極の端部が交互に積層セラミック素子の一方端面および他方端面に引き出された構造を有する積層セラミックコンデンサを効率よく製造することが可能な積層セラミックコンデンサおよびその製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本願発明（請求項１）の積層セラミックコンデンサの製造方法は、
積層セラミック素子の内部に、セラミック層を介して複数の内部電極が互いに対向するように配設され、かつ、内部電極の端部が交互に積層セラミック素子の一方端面および他方端面に引き出されて、積層セラミック素子の一方端面および他方端面に配設された一対の外部電極に接続された構造を有する積層セラミックコンデンサの製造方法であって、
(ａ)表面に複数の内部電極パターンが行列状に形成されたセラミックグリーンシートを積層することにより、セラミックグリーンシートを介して対向する３層以上の内部電極パターンからなる内部電極パターン群であって、前記積層セラミック素子の状態において、一方端面に引き出される内部電極となる内部電極パターンおよび他方端面から引き出される内部電極となる内部電極パターンを含み、内部電極の引き出し方向となる方向に略直交する方向に３段階以上に位置をずらして配設された内部電極パターンからなる内部電極パターン群が、行列状に複数配設された積層体を形成する工程と、
(ｂ)複数の前記内部電極パターン群のそれぞれを一つのブロックとしてみた場合に、平面的に見て隣り合う内部電極パターンブロックどうしの、内部電極の引き出し方向となる方向に略平行な辺側のギャップの中間位置で前記積層体を切断する工程を経て個々の積層セラミック素子に分割する工程と
を具備することを特徴としている。
【００１３】
また、請求項２の積層セラミックコンデンサの製造方法は、前記(ａ)の積層体を形成する工程において、前記積層セラミック素子の状態で、積層セラミック素子の一方端面および他方端面に露出する内部電極の、積層セラミック素子の一方の側面に最も近い内部電極の一方の側面側の側部と、同じ端面に露出する、他方の側面に最も近い内部電極の他方の側面側の側部とにより規定される、内部電極の引き出し方向と直交する方向の領域についてみた場合に、一方端面または他方端面の、広い方の前記領域内に、狭い方の前記領域が含まれるように、前記内部電極パターンが配設された積層体を形成することを特徴としている。
【００１４】
また、請求項３の積層セラミックコンデンサの製造方法は、前記内部電極パターン群が、セラミックグリーンシートを介して積層された、積層方向に連続する内部電極パターンから構成されていることを特徴としている。
【００１５】
また、本願発明（請求項４）の積層セラミックコンデンサは、
積層セラミック素子の内部に、セラミック層を介して複数の内部電極が互いに対向するように配設され、かつ、内部電極の端部が交互に積層セラミック素子の一方端面および他方端面に引き出されて、積層セラミック素子の一方端面および他方端面に配設された一対の外部電極に接続された構造を有する積層セラミックコンデンサであって、
前記複数の内部電極が、内部電極の引き出し方向と略直交する方向に３段階以上に位置をずらして配設された３層以上の内部電極からなる内部電極群を含み、かつ、
前記内部電極群をブロックとしてみた場合に、前記内部電極ブロックが、前記積層セラミック素子の前記内部電極の引き出し方向に略直交する方向において、前記積層セラミック素子の略中央に位置していること
を特徴としている。
【００１６】
また、請求項５の積層セラミックコンデンサは、前記積層セラミック素子の一方端面および他方端面に露出する内部電極の、積層セラミック素子の一方の側面に最も近い内部電極の一方の側面側の側部と、同じ端面に露出する、他方の側面に最も近い内部電極の他方の側面側の側部とにより規定される、内部電極の引き出し方向と直交する方向の領域についてみた場合に、一方端面または他方端面の、広い方の前記領域内に、狭い方の前記領域が含まれていることを特徴としている。
【００１７】
また、請求項６の積層セラミックコンデンサは、前記内部電極群が、セラミック層を介して積層された、積層方向に連続する内部電極から構成されていることを特徴としている。
【発明の効果】
【００１８】
本願発明（請求項１）の積層セラミックコンデンサの製造方法は、表面に複数の内部電極パターンが行列状に形成されたセラミックグリーンシートを積層することにより、セラミックグリーンシートを介して対向する３層以上の内部電極パターンからなる内部電極パターン群であって、個々の積層セラミック素子の状態において、一方端面に引き出される内部電極となる内部電極パターンおよび他方端面から引き出される内部電極となる内部電極パターンを含み、かつ、内部電極の引き出し方向となる方向に略直交する方向に３段階以上に位置をずらして配設された、３層以上の内部電極パターンからなる内部電極パターン群が、行列状に複数配設された積層体を形成し、この積層体を、複数の内部電極パターン群のそれぞれを一つのブロックとしてみた場合に、平面的に見て隣り合う内部電極パターンブロックどうしの、内部電極の引き出し方向となる方向に略平行な辺側のギャップの中間位置で切断するようにしているので、積層体（マザー積層体）の端面に露出した内部電極パターンを目視確認して、適切な切断位置を定めることが可能になり、積層セラミックコンデンサを効率よく製造することが可能になる。
【００１９】
すなわち、平面的に見て隣り合う内部電極パターンブロックどうしの、内部電極の引き出し方向となる方向に略平行な辺側のギャップの中間位置で積層体を切断することにより、内部電極パターンのずらし量が分からない場合にも、適切な位置で積層体を切断することが可能になり、切断不良の発生を抑制することができるようになるとともに、積層体（マザー積層体）を切断した場合に、平面形状が方形あるいはそれに近い、形状精度の高い積層セラミック素子を得ることが可能になり、信頼性の高い積層セラミックコンデンサを効率よく、しかも確実に製造することができるようになる。
【００２０】
なお、内部電極パターンを、位置をずらして積層することにより、焼成収縮差による内部欠陥や、内部電極パターンの周囲がいわゆるサドル状に盛り上がることに起因するデラミネーションの発生を抑えることが可能になり、この点においても、信頼性の高い積層セラミックコンデンサを得ることが可能になる。
【００２１】
また、請求項２の積層セラミックコンデンサの製造方法のように、積層体を形成する工程において、積層セラミック素子の状態で、積層セラミック素子の一方端面および他方端面に露出する内部電極の、積層セラミック素子の一方の側面に最も近い内部電極の一方の側面側の側部と、同じ端面に露出する、他方の側面に最も近い内部電極の他方の側面側の側部とにより規定される、内部電極の引き出し方向と直交する方向の領域についてみた場合に、一方端面または他方端面の、広い方の領域内に、狭い方の領域が含まれるように、内部電極パターンが配設された積層体を形成するようにした場合、積層体の互いに対応する端面の、内部電極パターンブロックどうしの、内部電極の引き出し方向となる方向に略平行な辺側のギャップの中間位置を結ぶ線を切断線として積層体を切断することにより、内部電極ブロックが積層セラミック素子の中央に位置する積層セラミックコンデンサをより確実に製造することが可能になる。
【００２２】
また、請求項３の積層セラミックコンデンサの製造方法のように、内部電極パターン群を、セラミックグリーンシートを介して積層された、積層方向に連続する内部電極パターンから構成するようにした場合、積層方向に連続する内部電極パターンのうちの所定の内部電極パターン（内部電極の引き出し方向となる方向に略直交する方向に３段階以上に位置をずらして配設した内部電極パターンからなる内部電極パターン群）にのみ着目して、積層体（マザー積層体）の切断位置を決定することが可能になるとともに、内部電極パターンの形成されたセラミックグリーンシートの積層工程を簡略化することが可能になり、信頼性の高い積層セラミックコンデンサを効率よく製造することが可能になる。
【００２３】
また、本願発明（請求項４）の積層セラミックコンデンサは、複数の内部電極が、内部電極の引き出し方向と略直交する方向に３段階以上に位置をずらして配設された３層以上の内部電極からなる内部電極群を含み、かつ、内部電極群をブロックとしてみた場合に、内部電極ブロックが、積層セラミック素子の内部電極の引き出し方向に略直交する方向において、積層セラミック素子の略中央に位置しているので、積層セラミック素子の側面から内部電極の側部までの距離が小さくなりすぎたりすることがなく、高い信頼性を実現することが可能になる。
なお、本願発明（請求項４）の積層セラミックコンデンサは、本願請求項１〜３のいずれかの方法により効率よく製造することが可能であり、経済性にも優れている。
【００２４】
また、請求項５の積層セラミックコンデンサは、積層セラミック素子の一方端面および他方端面に露出する内部電極の、積層セラミック素子の一方の側面に最も近い内部電極の一方の側面側の側部と、同じ端面に露出する、他方の側面に最も近い内部電極の他方の側面側の側部とにより規定される、内部電極の引き出し方向と直交する方向の領域についてみた場合に、一方端面または他方端面の、広い方の領域内に、狭い方の領域が含まれるように構成されおり、製品の大型化を招くことなく、内部電極ブロックを、積層セラミック素子の中央に位置させて、高い信頼性を実現することが可能になる。
なお、この請求項５の積層セラミックコンデンサは、本願請求項２または３の方法により効率よく製造することが可能である。
【００２５】
また、請求項６の積層セラミックコンデンサのように、内部電極群を、セラミック層を介して積層された、積層方向に連続する内部電極から構成するようにした場合も、内部電極ブロックを、積層セラミック素子の中央に位置させて、高い信頼性を実現することが可能になる。
なお、この請求項６の積層セラミックコンデンサは、本願請求項３の方法により効率よく製造することが可能である。
【発明を実施するための最良の形態】
【００２６】
以下に本願発明の実施例を示して、本願発明の特徴とするところをさらに詳しく説明する。
【実施例１】
【００２７】
この実施例１では、図２(ａ)，(ｂ)に示すように、積層セラミック素子１中に、複数の内部電極２（２ａ，２ｂ，２ｂ’）がセラミック層３を介して積層され、かつ、セラミック層３を介して互いに対向する内部電極２（２ａ，２ｂ，２ｂ’）が交互に積層セラミック素子１の逆側の端面４ａ，４ｂに引き出されて、該端面に形成された外部電極５ａ，５ｂに接続された構造を有する積層セラミックコンデンサを製造する方法について、図１を参照しつつ説明する。
【００２８】
図１は本願発明の一実施例（実施例１）にかかる積層セラミックコンデンサの製造方法を示す図であり、内部電極パターンが配設されたセラミックグリーンシートおよび内部電極パターンの形成されていない外層用セラミックグリーンシートを積層することにより形成されたマザー積層体の要部を示す図であって、(ａ)は一方側から見た端面図、(ｂ)は平面図、(ｃ)は他方側から見た端面図である。なお、図１はマザー積層体のうちの２個の積層セラミックコンデンサとなる一対の部分を示している。
【００２９】
この実施例では、表面に複数の内部電極パターンが行列状に形成されたセラミックグリーンシートを積層することにより、図１(ａ)〜(ｃ)に示すように、セラミックグリーンシート１３を介して対向する複数層の内部電極パターン１２からなる内部電極パターン群２２を備えた積層体（マザー積層体）２１を形成した。
【００３０】
なお、この積層体（マザー積層体）２１においては、積層セラミック素子１（図２）の状態において、一方端面２４ａ（図１(ａ)，図２）に引き出される内部電極２ａとなる内部電極パターン１２ａと、他方端面２４ｂ（図１(ｃ)，図２）から引き出される内部電極２ｂ，２ｂ’となる内部電極パターン１２ｂおよび１２ｂ’とを含み、かつ、セラミックグリーンシート１３を介して対向する内部電極パターン１２（１２ａ，１２ｂ，１２ｂ’）が、内部電極パターン１２（１２ａ，１２ｂ，１２ｂ’）の引き出し方向（矢印Ｘで示す方向）となる方向に略直交する方向（矢印Ｙで示す方向）にそれぞれ位置をずらして配設されている。すなわち、この実施例では、内部電極パターン１２（１２ａ，１２ｂ，１２ｂ’）が３段階に位置をずらして配設されており、内部電極パターン１２ａは、引き出し方向（矢印Ｘで示す方向）に略直交する方向（矢印Ｙで示す方向）において、内部電極パターン１２ｂ，１２ｂ’の中央に位置するように配設されている。
【００３１】
また、図２に示すように、セラミック層３を介して互いに対向する内部電極２（２ａ，２ｂ，２ｂ’）は交互に積層セラミック素子１の逆側の端面４ａ，４ｂに引き出され、かつ、積層セラミック素子１の上面側から下面側に向かって、２ａ，２ｂ，２ａ，２ｂ’，２ａ……の順に積層されており、内部電極２ｂと内部電極２ｂ’は、内部電極２ａを挟んで交互に積層されている。
【００３２】
さらに、図１に示すように、マザー積層体２１は、積層セラミック素子１（図２参照）の状態で、積層セラミック素子１の一方端面４ａ（２４ａ）に露出する内部電極２ａの、積層セラミック素子１の一方の側面３４ａ側の側部３２ａと、他方の側面３４ｂ側の側部３２ａとにより規定される、内部電極の引き出し方向（矢印Ｘで示される方向）と直交する方向（矢印Ｙで示される方向）の領域Ｒ１と、他方端面４ｂ（２４ｂ）に露出する内部電極２ｂ，２ｂ’の、積層セラミック素子１の一方の側面３４ａに最も近い内部電極２ｂ’の一方の側面３４ａ側の側部３２ｂ’と、同じ端面４ｂ（２４ｂ）に露出する、他方の側面３４ｂに最も近い内部電極２ｂの他方の側面３４ｂ側の側部３２ｂとにより規定される、内部電極の引き出し方向（矢印Ｘで示される方向）と直交する方向（矢印Ｙで示される方向）の領域Ｒ２についてみた場合に、広い方の領域Ｒ２（図１(ｂ)，図２(ｂ)）内に、狭い方の領域Ｒ１（図１(ｂ)，図２(ｂ)）が含まれるように構成されている。
【００３３】
そして、このマザー積層体２１を、複数の内部電極パターン群２２のそれぞれを一つのブロックとしてみた場合に、平面的に見て隣り合う内部電極パターンブロック（内部電極パターン群）２２どうしの、内部電極パターン１２の引き出し方向（矢印Ｘで示す方向）に略平行な辺側のギャップＧ１，Ｇ２（図１）の中間位置でマザー積層体２１を切断するとともに、内部電極パターン１２の引き出し方向（矢印Ｘで示す方向）に直交する方向（矢印Ｙで示す方向）の所定の位置でも切断することにより個々の積層セラミック素子（未焼成の積層セラミック素子）１（１ａ）に分割する。
【００３４】
具体的には、一方端面２４ａに露出する内部電極パターン１２ａからなる内部電極パターンブロック（内部電極パターン群）２２（２２ａ）どうしの、内部電極パターン１２ａの引き出し方向（矢印Ｘで示す方向）に略平行な辺側のギャップＧ１（図１）の中央位置Ｐ１と、他方端面２４ｂに露出する内部電極パターン１２ｂ，１２ｂ’からなる内部電極パターンブロック（内部電極パターン群）２２（２２ｂ）どうしの、内部電極パターン１２ｂ，１２ｂ’の引き出し方向（矢印Ｘで示す方向）に略平行な辺側のギャップＧ２（図１）の中央位置Ｐ２を結ぶ線を切断線として切断する。
【００３５】
それから、個々の積層セラミック素子を脱脂、焼成した後、個々の積層セラミック素子に外部電極を形成することにより、図２に示すような、内部電極群２３を備えた積層セラミックコンデンサが得られる。
【００３６】
上記実施例の方法によれば、マザー積層体の一方端面と他方端面に露出した内部電極パターンを目視して、上述のギャップＧ１とＧ２の中央位置Ｐ１とＰ２を確認し、Ｐ１とＰ２を結ぶ線を切断線として切断するだけで、図２(ｂ)に示すように、内部電極２ａ，２ｂ，２ｂ’がそれぞれ内部電極の引き出し方向（矢印Ｘで示す方向）に直交する方向（矢印Ｙで示す方向）に３段階に位置をずらして配設されており、内部電極群２３をブロックとしてみた場合に、内部電極群（内部電極ブロック）２３が、積層セラミック素子１の内部電極２の引き出し方向（矢印Ｘで示す方向）に略直交する方向（矢印Ｙで示す方向）において、積層セラミック素子１の略中央に位置する積層セラミックコンデンサを効率よく製造することが可能になる。
【００３７】
そして、上述の製造方法により製造される積層セラミックコンデンサは、図２(ｂ)に示すように、内部電極２ａ，２ｂ，２ｂ’がそれぞれ内部電極の引き出し方向（矢印Ｘで示す方向）に直交する方向（矢印Ｙで示す方向）に３段階に位置をずらして配設されており、内部電極群２３をブロックとしてみた場合に、内部電極群（内部電極ブロック）２３が、積層セラミック素子１の内部電極２の引き出し方向（矢印Ｘで示す方向）に略直交する方向（矢印Ｙで示す方向）において、積層セラミック素子１の略中央に位置しており、積層セラミック素子の側面から内部電極２（２ａ，２ｂ，２ｂ’）の側部のうち最も側面に近いものまでの距離（ギャップ）Ｇａが、積層セラミック素子１の両側面側で同じであることから、積層セラミック素子１の側面から内部電極２（２ａ，２ｂ，２ｂ’）の側部の最も近いものまでの距離（ギャップ）Ｇａが小さくなりすぎることを防止して、信頼性の高い積層セラミックコンデンサを提供することが可能になる。
【００３８】
また、積層セラミック素子の平面形状が方形で、形状精度に優れた積層セラミックコンデンサを得ることが可能になる。
さらに、マザー積層体１を切断して個々の積層セラミック素子に分割する際に、切断位置の補正が不要になるめ、内部電極パターンの形成されたセラミックグリーンシートを積み重ねる際に、内部電極パターンのずらし量をあらかじめ確認しておくことが不要になるため、製造工程を簡略化して、生産性を向上させることが可能になる。
【００３９】
なお、上記実施例１の内部電極の位置を３段階にずらせる方法により、例えば、
(１)長さ（Ｌ）＝３．２mm、幅（Ｗ）＝１．６mm  高さ（Ｔ）＝１．２５mm
(２)積層セラミック素子の側面から内部電極２（２ａ，２ｂ，２ｂ’）の側部の最も近いものまでの距離（ギャップ）Ｇａ＝２７０μm（未焼成時）、２１０μm（焼成後）
(３)内部電極のずらし量＝３０μm（未焼成時）、２４μm（焼成後）
（ただし、内部電極のずらし量に関しては、内部電極パターン１２ａに対して、内部電極パターン１２ｂのずらし量を、図１(ｂ)において、左に３０μm（未焼成時）、２４μm（焼成後）とし、内部電極パターン１２ｂ’のずらし量を、図１(ｂ)において、右に３０μm（未焼成時）、２４μm（焼成後）とした。）
(４)内部電極枚数＝３０枚
の条件で、積層セラミックコンデンサを製造した場合、マザー積層体を内部電極の引き出し方向に平行な方向に切断する際の切断不良率は０．４２％であった。
一方、図７に示すように、内部電極の位置を２段階にずらすようにした従来の方法の場合（ずらし量：内部電極の引き出し方向に直交する方向に交互に３０μm（未焼成時）、２４μm（焼成後））の切断不良率は０．９３％であった。
これより、上記実施例１の方法の場合には、内部電極の位置を２段階にずらすようにした従来の製造方法に比べて、切断不良率を１／２以下に低減できることが確認された。
【実施例２】
【００４０】
以下、本願発明の他の実施例（実施例２）にかかる積層セラミックコンデンサおよびその製造方法について、図３および図４を参照しつつ説明する。
なお、図３は実施例２にかかる積層セラミックコンデンサの製造方法を示す図であり、内部電極パターンが配設されたセラミックグリーンシートおよび内部電極パターンの形成されていない外層用セラミックグリーンシートを積層することにより形成されたマザー積層体の要部を示す図であって、(ａ)は一方側から見た端面図、(ｂ)は平面図、(ｃ)は他方側から見た端面図、図４は実施例２にかかる積層セラミックコンデンサの構成を示す図であり、(ａ)は断面図、(ｂ)は平面図である。
また、図３(ａ)，(ｂ)，(ｃ)はマザー積層体のうちの２個の積層セラミックコンデンサとなる一対の部分を示している。
なお、図３，４において、図１，２と同一符号を付した部分は同一または相当する部分を示している。
【００４１】
上記実施例１では、内部電極パターンの位置を３段階にずらした場合を例にとって説明したが、この実施例２では、図３(ａ)，(ｂ)，(ｃ)に示すような態様で、積層セラミック素子の一方端面に引き出されることになる方の内部電極パターンの位置を２段階にずらし、他方端面に引き出されることになる方の内部電極パターンの位置を３段階にずらして、内部電極パターンを合計で５段階にずらしている。
【００４２】
すなわち、上記実施例１では一方端面に引き出されることになる内部電極パターン１２ａの位置を固定し、他方端面に引き出されることになる内部電極パターン１２ｂ，１２ｂ’の位置を２段階にずらして、合計で内部電極パターンが３つの異なる位置に配設されるように構成したが、この実施例２では、図３に示すように、一方端面２４ａに引き出されることになる方の内部電極パターン１２ａ，１２ａ’をそれぞれ位置をずらして配設するとともに、他方端面２４ｂに引き出されることになる方の内部電極パターン１２ｂ，１２ｂ’１２ｂ’’をそれぞれ３段階に位置をずらして配設し、合計で内部電極パターンが５つの異なる位置に配設されるように構成した。
【００４３】
さらに、図４に示すように、セラミック層３を介して互いに対向する内部電極２（２ａ，２ａ’，２ｂ，２ｂ’，２ｂ’’）が交互に積層セラミック素子１の逆側の端面４ａ，４ｂに引き出され、かつ、積層セラミック素子１の上面側から下面側に向かって、２ｂ’，２ａ’，２ｂ，２ａ，２ｂ’’，２ａ’，２ｂ，２ａ，２ｂ’……の順に積層されている。
【００４４】
さらに、図３に示すように、マザー積層体２１は、積層セラミック素子１（図４参照）の状態で、積層セラミック素子１の一方端面４ａ（２４ａ）に露出する内部電極２ａ，２ａ’の、積層セラミック素子１の一方の側面３４ａに最も近い内部電極２ａ’の一方の側面３４ａ側の側部３２ａ’と、同じ端面４ａ（２４ａ）に露出する、他方の側面３４ｂに最も近い内部電極２ａの他方の側面３４ｂ側の側部３２ａとにより規定される、内部電極の引き出し方向（矢印Ｘで示される方向）と直交する方向（矢印Ｙで示される方向）の領域Ｒ１と、他方端面２４ｂに露出する内部電極２ｂ，２ｂ’，２ｂ’’の、積層セラミック素子１の一方の側面３４ａに最も近い内部電極２ｂ’’の一方の側面３４ａ側の側部３２ｂ’’と、同じ端面４ｂ（２４ｂ）に露出する、他方の側面３４ｂに最も近い内部電極２ｂ’の他方の側面３４ｂ側の側部３２ｂ’とにより規定される、内部電極の引き出し方向（矢印Ｘで示される方向）と直交する方向（矢印Ｙで示される方向）の領域Ｒ２についてみた場合に、広い方の領域Ｒ２（図３(ｂ)，図４(ｂ)）内に、狭い方の領域Ｒ１（図３(ｂ)，図４(ｂ)）が含まれるように構成されている。
【００４５】
実施例２は上記のように構成されていることから、上記実施例１の場合と同様に、一方端面２４ａに露出する内部電極パターン１２ａ，１２ａ’からなる内部電極パターンブロック（内部電極パターン群）２２（２２ａ）どうしの、内部電極パターン１２ａ，１２ａ’の引き出し方向（矢印Ｘで示す方向）に略平行な辺側のギャップＧ１（図３）の中央位置Ｐ１と、他方端面２４ｂに露出する内部電極パターン１２ｂ，１２ｂ’，１２ｂ’’からなる内部電極パターンブロック（内部電極パターン群）２２（２２ｂ）どうしの、内部電極パターン１２ｂ，１２ｂ’，１２ｂ’’の引き出し方向（矢印Ｘで示す方向）に略平行な辺側のギャップＧ２（図３）の中央位置Ｐ２を結ぶ線を切断線として切断することにより、切断不良を生じることなく、マザー積層体２１を所定の位置で切断して、個々の積層セラミック素子（未焼成の積層セラミック素子）１（１ａ）に分割することができる。
【００４６】
したがって、内部電極群をブロックとしてみた場合に、内部電極群（内部電極ブロック）２３が、積層セラミック素子１の内部電極２の引き出し方向（矢印Ｘで示す方向）に略直交する方向（矢印Ｙで示す方向）において、積層セラミック素子１の略中央に位置しており、積層セラミック素子の側面から内部電極（２ａ，２ａ’，２ｂ，２ｂ’，２ｂ’’）の側部のうち最も側面に近いものまでの距離（ギャップ）Ｇａが、積層セラミック素子１の両側面側で略同じである、信頼性の高い積層セラミックコンデンサを提供することが可能になる。
【００４７】
また、積層セラミック素子の平面形状が方形で、形状精度に優れた積層セラミックコンデンサを得ることが可能になる。
さらに、マザー積層体を切断して個々の積層セラミック素子に分割する際に、切断位置の補正が不要になり、内部電極パターンの形成されたセラミックグリーンシートを積み重ねる際に、内部電極パターンのずらし量をあらかじめ確認しておくことが不要になるため、製造工程を簡略化して、生産性を向上させることが可能になる。
【００４８】
なお、上記実施例１では内部電極の位置を３段階にずらしており、また、実施例２では内部電極の位置を合計で５段階にずらしているが、内部電極のずらし位置の段階は３段階以上であればよく、４段階、５段階，……７段階と多数の段階にずらすことも可能である。ただし、その段階数を多くしすぎると、
(ａ)積層セラミック素子の寸法が同じ場合には、積層セラミック素子の側面から内部電極の側部のうち最も側面に近いものまでの距離（ギャップ）が小さくなり、カット不良率の増加、製品の信頼性の低下を招く、
(ｂ)積層セラミック素子の側面から内部電極の側部のうち最も側面に近いものまでの距離（ギャップ）を確保しようとすると、ずらし量を小さくしなければならず、内部電極とセラミック層の焼成収縮差に起因する内部欠陥の発生防止や、内部電極パターンの周囲がいわゆるサドル状に盛り上がることに起因するデラミネーションの発生などを抑制する効果が損なわれる、
(ｃ)内部電極の積み重ね方によっては、有効面積（内部電極の重なり面積）の減少が大きい場合があるので、容量が大きく低下する場合がある
などの問題点があることから、位置をずらせる場合の段階数は５段階以下にすることが望ましく、特に３段階とすることで、より効果的に信頼性の高い製品を作製することができる。
【００４９】
なお、本願発明は、上記実施例１および２に限定されるものではなく、内部電極の具体的なずらし量、内部電極の積層数、内部電極の形状や構成材料、積層セラミックコンデンサの寸法などに関し、発明の要旨の範囲内において、種々の応用、変形を加えることが可能である。
【産業上の利用可能性】
【００５０】
上述のように、本願発明によれば、積層体（マザー積層体）の端面に露出した内部電極パターンを目視確認して、適切な切断位置を定めることが可能になり、内部電極が積層セラミック素子の中央位置に配設された、信頼性が高く、形状精度に優れた積層セラミックコンデンサを容易かつ、確実に製造することが可能になる。
したがって、本願発明は、マザー積層体を切断することにより個々の積層セラミック素子に分割する工程を経て製造される積層セラミックコンデンサの製造に広く適用することが可能である。
【図面の簡単な説明】
【００５１】
【図１】本願発明の一実施例（実施例１）にかかる積層セラミックコンデンサの製造方法を示す図であり、マザー積層体の要部を示す図であって、(ａ)は一方側から見た端面図、(ｂ)は平面図、(ｃ)は他方側から見た端面図である。
【図２】(ａ)は、本願発明（実施例１）にかかる積層セラミックコンデンサの正面断面図、(ｂ)は平面図である。
【図３】本願発明（実施例２）にかかる積層セラミックコンデンサの製造方法を示す図であり、マザー積層体の要部を示す図であって、(ａ)は一方側から見た端面図、(ｂ)は平面図、(ｃ)は他方側から見た端面図である。
【図４】(ａ)は、本願発明（実施例２）にかかる積層セラミックコンデンサの正面断面図、(ｂ)は平面図である。
【図５】従来の積層セラミックコンデンサの断面図である。
【図６】(ａ)は、第１の内部電極と第２の内部電極の形成位置をずらした従来の積層セラミックコンデンサの端面断面図、(ｂ)は平面図である。
【図７】従来の積層セラミックコンデンサを切断する方法を説明する図である。
【符号の説明】
【００５２】
１                積層セラミック素子
１ａ              未焼成の積層セラミック素子
２（２ａ，２ａ’，２ｂ，２ｂ’，２ｂ’’）      内部電極
３                セラミック層
４ａ，４ｂ        積層セラミック素子の端面
５ａ，５ｂ        外部電極
１２（１２ａ，１２ａ’，１２ｂ，１２ｂ’，１２ｂ’’）      内部電極パターン
１３              セラミックグリーンシート
２１              積層体（マザー積層体）
２２              内部電極パターン群
２２ａ，２２ｂ    内部電極パターンブロック
２３              内部電極群（内部電極ブロック）
２４ａ            一方端面
２４ｂ            他方端面
３２ａ，３２ａ’，３２ｂ，３２ｂ’，３２ｂ’’    内部電極の側部
３４ａ            積層セラミック素子の一方の側面
３４ｂ            積層セラミック素子の他方の側面
Ｇ１，Ｇ２        ギャップ
Ｇａ              積層セラミック素子の側面から内部電極の側部のうち最も側面に近いものまでの距離（ギャップ）
Ｐ１，Ｐ２        ギャップの中央位置
Ｒ１，Ｒ２        領域
Ｘ                内部電極パターンの引き出し方向
Ｙ                内部電極パターンの引き出し方向に略直交する方向
【図１】
2006013245.tif 000003
【図２】
2006013245.tif 000004
【図３】
2006013245.tif 000005
【図４】
2006013245.tif 000006
【図５】
2006013245.tif 000007
【図６】
2006013245.tif 000008
【図７】
2006013245.tif 000009