(57)【要約】【課題】銀や銅などの低融点金属と同時に焼結可能であって、ＧＨｚ帯などの高周波領域において優れた電気特性を有し、高い強度を有するセラミック原料組成物、セラミック基板、およびその製造方法を提供する。【解決手段】  フォルステライト８０〜９０重量％、チタン酸カルシウム１０〜２０重量％からなる主成分１００重量部に対して、酸化ランタン０．５〜３重量部、酸化マグネシウム０．５〜３重量部を含み、フォルステライト、前記チタン酸カルシウム、酸化マグネシウムおよび酸化ランタン１００重量部に対して、フッ化リチウムを０．５〜４重量部含むセラミック原料組成物を用いて、セラミック基板を作製する。【選択図】  図１
2006056762.tif 000002
【特許請求の範囲】
【請求項１】
フォルステライト８０〜９０重量％、チタン酸カルシウム１０〜２０重量％からなる主成分１００重量部に対して、酸化ランタン０．５〜３重量部、酸化マグネシウム０．５〜３重量部を含み、
前記フォルステライト、前記チタン酸カルシウム、前記酸化マグネシウムおよび前記酸化ランタン１００重量部に対して、フッ化リチウムを０．５〜４重量部含むセラミック原料組成物。
【請求項２】
請求項１に記載のセラミック原料組成物の焼結体からなるセラミック基板。
【請求項３】
前記焼結体が複数のセラミック層からなる多層構造を有する、請求項２に記載のセラミック基板。
【請求項４】
前記セラミック層に、ＡｇまたはＣｕを主成分とする導体パターンが形成されている、請求項３に記載のセラミック基板。
【請求項５】
請求項１に記載のセラミック原料組成物を所定形状に成形し、この成形物を焼成する、セラミック基板の製造方法。
【請求項６】
前記成形物は複数のセラミック層が積層されてなる多層構造を有する、請求項５に記載のセラミック基板の製造方法。
【請求項７】
前記セラミック層に、ＡｇまたはＣｕを主成分とする導体パターンを形成する、請求項６に記載のセラミック基板の製造方法。
【請求項８】
前記成形物を１０００℃以下で焼成する、請求項５ないし７のいずれかに記載のセラミック基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、銀や銅などの低融点金属と同時焼成可能なセラミック原料組成物、セラミック基板およびその製造方法に関するものである。
【背景技術】
【０００２】
近年、コンピュータ、移動体通信システムなどに代表される情報処理機器においては、情報処理速度の高速化、機器の小型化、多機能化が飛躍的に進んでいる。これら情報処理機器の性能向上は主として半導体デバイスの高集積化、高速化、高機能化によって実現されている。
従来、こうした半導体デバイスを搭載するセラミック基板としては、例えば、アルミナ基板が一般的に用いられている。
しかし、アルミナ基板は高周波におけるＱ値が低く、信号が高周波になるほど基板における損失が大きくなってしまう。
【０００３】
そこで、例えば、特許文献１には、フォルステライト、チタン酸カルシウム、チタン酸ストロンチウムを主成分とし、酸化マグネシウムおよび酸化ランタンを含むセラミック原料組成物を焼成してなるフォルステライト系セラミック基板が開示されている。このフォルステライト系セラミック基板は、Ｑ値が高く、高周波特性に優れた基板であるが、焼結温度が１３００〜１４００℃と高く、このセラミック基板を導体パターンと同時焼成するためには、導体パターン用の材料としてＭｏ、Ｍｏ−Ｎｉ、Ｗなどの高融点金属を用いなければならなかった。
【０００４】
ところが、これらの高融点金属は比抵抗が大きいため、半導体デバイスの性能を十分に引き出すことが難しく、回路基板として用いた場合に、処理信号の高周波化に限界があった。
そこで、導体パターン用の材料として比抵抗が小さい銀や銅などを用いることが考えられるが、銀や銅などの低融点金属とこのようなセラミック原料組成物とを同時焼成するためには、焼結助剤としてガラス成分を添加して焼結温度を下げる必要がある。
【特許文献１】特開昭４７−２１６９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、一般にガラスは多成分から構成され、その組成変動幅の管理は困難である。特に高いＱ値を得るための材料となると、その管理幅はより狭くなり、ガラスの製造自体が非常に困難になる場合がある。また、ガラス成分の選択の仕方によっては、セラミック基板の強度が著しく低下し、一方で、セラミック基板の強度を保持しようとすると、Ｑ値の低下や誘電率の変動などを引き起こし、その電気特性が低下するという問題もあった。さらに、焼結助剤として用いるガラスは高価格であるため、製造コストが高くなるという問題もあった。
【０００６】
本発明は、上記課題を解決するためになされたもので、銀や銅などの低融点金属と同時に焼成可能であって、ＧＨｚ帯などの高周波領域において優れた電気特性を有するセラミック原料組成物、セラミック基板、およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、フォルステライト８０〜９０重量％、チタン酸カルシウム１０〜２０重量％からなる主成分１００重量部に対して、酸化ランタン０．５〜３重量部、酸化マグネシウム０．５〜３重量部を含み、さらに、上述のフォルステライト、チタン酸カルシウム、酸化マグネシウムおよび酸化ランタン１００重量部に対して、フッ化リチウムを０．５〜４重量部含むセラミック原料組成物に関するものである。
【０００８】
また、本発明は、上述のセラミック原料組成物の焼結体からなるセラミック基板に関するものである。
本発明のセラミック基板は、上述の焼結体が複数のセラミック層からなる多層構造を有することが好ましい。
本発明のセラミック基板は、上述のセラミック層に、ＡｇまたはＣｕを主成分とする導体パターンが形成されていることが好ましい。
【０００９】
本発明は、上述のセラミック原料組成物を所定形状に成形し、この成形物を焼成する、セラミック基板の製造方法に関するものである。
本発明のセラミック基板の製造方法は、上述の成形物は複数のセラミック層が積層されてなる多層構造を有することが好ましい。
本発明のセラミック基板の製造方法は、上述のセラミック層に、ＡｇまたはＣｕを主成分とする導体パターンを形成することが好ましい。
本発明セラミック基板の製造方法は、上述の成形物を１０００℃以下で焼成することが好ましい。
【発明の効果】
【００１０】
本発明のセラミック原料組成物は、フォルステライト８０〜９０重量％、チタン酸カルシウム１０〜２０重量％からなる主成分１００重量部に対して、酸化ランタン０．５〜３重量部、酸化マグネシウム０．５〜３重量部を含み、上述のフォルステライト、チタン酸カルシウム、酸化マグネシウムおよび酸化ランタン１００重量部に対して、フッ化リチウムを０．５〜４重量部含むため、このセラミック原料組成物を、銀や銅などの低融点金属と同時焼成することができ、ＧＨｚ帯などの高周波領域において優れた電気特性を有するセラミック基板を得ることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態を説明する。
本発明のセラミック原料組成物は、フォルステライト（Ｍｇ2ＳｉＯ4）、チタン酸カルシウム（ＣａＴｉＯ3）を主成分とし、酸化ランタン（Ｌａ2Ｏ3）０．５〜３重量部、酸化マグネシウム（ＭｇＯ）０．５〜３重量部を含み、上述のフォルステライト、チタン酸カルシウム、酸化マグネシウムおよび酸化ランタン１００重量部に対して、フッ化リチウムを０．５〜４重量部を含んでなる。
【００１２】
フォルステライト（Ｍｇ2ＳｉＯ4）は、高周波帯域（８〜１５ＧＨｚ）でのＱ×ｆ（周波数）が２０００００ＧＨｚ以上である高Ｑ材料であり、主成分中に８０〜９０重量％含有することにより、誘電損失のきわめて小さいセラミック基板を得ることができる。フォルステライトの含有量が８０重量％未満であると、高周波帯域（８〜１５ＧＨｚ）でのＱ×ｆ（周波数）が２００００ＧＨｚ未満となる場合がある。一方、フォルステライトの含有量が９０重量％を超えると、フォルステライトの誘電率の温度係数（以下、Ｔｃという。）は＋１２０ｐｐｍ／℃であるため、負のＴｃを有する成分を含有しても、得られるセラミック基板のＴｃが＋１００ｐｐｍ／℃を超える場合がある。
【００１３】
チタン酸カルシウム（ＣａＴｉＯ3）を、主成分中に１０〜２０重量％含有することにより、Ｔｃの小さいセラミック基板を得ることができる。チタン酸カルシウムのＴｃは−１６００ｐｐｍ／℃であるため、これをフォルステライトとともに含有することにより、セラミック基板のＴｃを−１００〜＋１００ｐｐｍ／℃に調整することができる。チタン酸カルシウムの含有量が１０重量％未満であると、セラミック基板のＴｃが＋１００ｐｐｍ／℃を超える場合がある。一方、チタン酸カルシウムの含有量が２０重量％を超えると、セラミック基板のＴｃが−１００ｐｐｍ／℃未満となり、さらに、高周波帯域（８〜１５ＧＨｚ）でのＱ×ｆ（周波数）が２００００ＧＨｚを下回る場合がある。
【００１４】
酸化ランタン（Ｌａ2Ｏ3）を、フォルステライトとチタン酸カルシウムとからなる主成分１００重量部に対して０．５〜３重量部含有し、酸化マグネシウム（ＭｇＯ）と複合添加することにより、フォルステライトとチタン酸カルシウムとの反応を抑制し、セラミック基板のＱ×ｆ（周波数）の低下を抑制することができる。フォルステライトとチタン酸カルシウムとからなる主成分１００重量部に対して０．５重量部未満であると、フォルステライトとチタン酸カルシウムとの反応を抑制することができず、セラミック基板のＱ×ｆ（周波数）が２００００ＧＨｚ未満となる場合がある。酸化ランタンの含有量が３重量部を越えると、焼結不良となり、セラミック基板の焼結度が９５%未満となる。
【００１５】
酸化マグネシウム（ＭｇＯ）を、フォルステライトとチタン酸カルシウムとからなる主成分１００重量部に対して０．５〜３重量部含有し、酸化ランタン（Ｌａ2Ｏ3）と複合添加することにより、フォルステライトとチタン酸カルシウムとの反応を抑制し、セラミック基板のＱ×ｆ（周波数）の低下を抑制することができる。酸化マグネシウムの含有量が、フォルステライトとチタン酸カルシウムとからなる主成分１００重量部に対して０．５重量部未満であると、フォルステライトとチタン酸カルシウムとの反応を抑制することができず、セラミック基板のＱ×ｆ（周波数）が２００００ＧＨｚ未満となる場合がある。酸化マグネシウムの含有量が３重量部を越えると、焼結不良となり、セラミック基板の焼結度が９５%未満となる。
【００１６】
フッ化リチウム（ＬｉＦ）を、フォルステライト、チタン酸カルシウム、酸化マグネシウムおよび酸化ランタン１００重量部に対して、０．５〜４重量部含有することにより、セラミック基板を得るための焼成温度を低下させることができる。フッ化リチウムの含有量がフォルステライト、チタン酸カルシウム、酸化マグネシウムおよび酸化ランタン１００重量部に対し０．５重量部未満であると、セラミック基板を１０００℃以下で焼結させることができず、セラミック基板の焼結度（セラミック基板の断面を画像解析したときのポア率を１００％から引いた値）が９５％となる。一方、フッ化リチウムの含有量がフォルステライト、チタン酸カルシウム、酸化マグネシウムおよび酸化ランタン１００重量部に対し４重量部を超えると、セラミック基板の高周波帯域（８〜１５ＧＨｚ）でのＱ×ｆ（周波数）が２００００ＧＨｚ未満となる場合がある。
【００１７】
次に、このようなセラミック原料組成物を用いて多層基板のようなセラミック基板を製造する方法について説明する。
まず、所定量のフォルステライト、チタン酸カルシウム、酸化ランタン、酸化マグネシウム、フッ化リチウムからなるセラミック原料組成物と、バインダ、溶剤、可塑剤、分散剤などを、例えばボールミルなどにより混合することにより、セラミックスラリーを調製する。バインダとしては、例えば、アクリル系樹脂、ブチラール系樹脂、水系樹脂などを用いることができる。その含有量は、セラミック原料組成物１００重量部に対し８〜１６重量部であることが好ましい。また、溶剤としては、例えば、エタノール、ブタノール、トルエン、キシレンなどを用いることができる。可塑剤としては、例えば、ジオクチルフタレート（ＤＯＰ）、ジオクチルアジペート（ＤＯＡ）を用いることができる。
【００１８】
次に、このセラミックスラリーをドクターブレード法などによりシート状に成形して、セラミックグリーンシートを作製する。次に、得られたセラミックグリーンシートに、必要に応じてビアホール導体を形成するための貫通孔を設け、この貫通孔に銀または銅を主成分とする導電性ペーストまたは導体粉を充填することにより、ビアホール導体を形成する。また、セラミックグリーンシート上に、必要に応じて、銀または銅を主成分とする導電性ペーストをスクリーン印刷することによって、導体パターンを形成する。そして、それぞれ作製されたセラミックグリーンシートを所定の順序をもって積層、圧着して、外部電極および内部電極を備えるセラミック積層体を作製する。
【００１９】
次に、セラミック積層体を１０００℃以下、特に８００から１０００℃で焼成して焼結体からなるセラミック基板を作製する。焼成処理は、ビアホール導体および導体パターンを銅系の材料で形成するときは、Ｎ2などの還元雰囲気、ビアホール導体および導体パターンを銀系の材料で形成するときは、大気などの酸化雰囲気で実施する。ここで、銅系の材料とは、銅を主成分とする導電性粉末を含む材料のことをいい、銀系の材料とは、銀を主成分とする導電性粉末を含む材料のことをいう。なお、このときセラミック積層体に対し、上下方向から一定の圧力を加えながら焼成してもよいし、圧力を加えず、無加圧の状態で焼成してもよい。
【００２０】
なお、必要に応じて、チップ型積層セラミックコンデンサのような受動部品、半導体デバイスのような能動部品などの表面実装部品をセラミック基板の表面に搭載してもよい。
【００２１】
得られたセラミック基板の構造例を図１に示す。
図１に示すように、本発明のセラミック基板１は、本発明のセラミック原料組成物からなるセラミック層２ａ、２ｂ、２ｃ、２ｄおよび２ｅを積層してなるセラミック積層体２からなる。このセラミック積層体２には、内部導体パターンおよび外部導体パターンが形成されている。内部導体パターンとしては、セラミック層２ａ〜２ｅの間の界面に沿って形成されるいくつかの内部導体５、各セラミック層２ａ〜２ｅを貫通するように形成されるいくつかのビアホール導体６があり、外部導体パターンとしては、セラミック積層体２の一方主面３に形成される外部電極７および他方主面４に形成される外部電極８がある。外部電極７は、セラミック積層体２の外表面上に表面実装部品９ａや９ｂを搭載する際に、接続のために用いられるものである。外部電極７には、例えばチップ型積層セラミックコンデンサのようにその表面に端子電極を備える表面実装部品９ａ、例えば半導体デバイスようにバンプ電極を備える表面実装部品９ｂが搭載される。また、外部電極８は、セラミック基板１を図示しないマザーボードに接続する際に、ランド電極として用いられる。
これらの導体パターンは、例えば、銀または銅を主成分とする。銀や銅などのような低融点金属は、タングステンやモリブデンなどの高融点金属に比べて比抵抗が小さく、高周波領域においても優れた電気伝導性を示す。
【００２２】
以上、本発明のセラミック原料組成物、セラミック基板およびその製造方法を多層基板の実施形態にしたがって説明したが、本発明のセラミック基板は、上述した例に限定されるものではない。例えば、本発明で得られるセラミック基板は、その主面に各種の表面実装部品を搭載し、その内部にインダクタやコンデンサ、さらには抵抗を有するような機能基板であってもよいし、あるいは、表面実装部品が搭載されていない単機能部品用基板であってもよい。また、本発明で得られるセラミック基板は容量電極やコイル電極などが形成された、コンデンサやインダクタなどの電子部品であってもよい。
【００２３】
本発明のセラミック原料組成物は、ＧＨｚ帯などの高周波領域において優れた電気特性を有するので、例えば、自動車電話、業務用・家庭用無線機器、携帯電話機器などのように、各種マイクロ波・ミリ波対応の電子部品用として好適である。
【実施例】
【００２４】
＜実施例１＞
以下、本発明を具体的な実施例に基づいて説明する。
まず、フォルステライト粉末、チタン酸カルシウム粉末、酸化ランタン粉末、酸化マグネシウム粉末、フッ化リチウム粉末、を下記表１に示す重量比率となるように秤量し、各セラミック原料組成物を試料１〜１４とした。さらに、この各セラミック原料組成物１００重量部に対して、さらに、この各セラミック原料組成物１００重量部に対して、ブチラール系樹脂１２重量部、エタノールとトルエンの混合溶剤９０重量部、ジオクチルフタレート（ＤＯＰ）４重量部を加えた後、ボールミルにより８〜１２時間、湿式混合し、セラミックスラリーを調製した。なお、表１において、酸化ランタンと、酸化マグネシウムの含有量は、フォルステライトとチタン酸カルシウムとからなる主成分１００重量部に対する割合であり、フッ化リチウムの含有量は、フォルステライト、チタン酸カルシウム、酸化マグネシウムおよび酸化ランタン１００重量部に対する割合である。
【００２５】
次に、このセラミックスラリーを脱泡し、ドクターブレード法により、フィルム上に厚み７０μｍのセラミックグリーンシートを作製した。
次に、得られたセラミックグリーンシートに、ビアホール導体を形成するための貫通孔を所定位置に形成し導電性ペースト充填し、ビアホール導体を形成した。
次に、セラミックグリーンシート上の所定位置に、導電性ペーストをスクリーン印刷することによって、導体パターンを形成した。その後、フィルムを剥離して、このセラミックグリーンシートを所定の順序をもって１５枚積層して、１００℃、９．８ＭＰａ、３０秒間の条件で圧着し、外部電極および内部電極を備えるセラミック積層体を作製した。
【００２６】
導電性ペーストとしては、試料１〜１２のセラミック原料組成物からなるセラミック積層体には、銅系の材料からなる導電性ペーストを用い、試料１３、１４のセラミック原料組成物からなるセラミック積層体には、銀系の材料からなる導電性ペーストを用いた。
【００２７】
次に、セラミック積層体を脱脂後、焼成した。試料１〜１２のセラミック原料組成物からなるセラミック積層体はＮ2−Ｈ2Ｏ雰囲気において、５００℃で１８０分間脱脂を行い、Ｎ2−Ｈ2雰囲気において、下記表１に示す焼成温度で３０分間本焼成を行い、多層基板からなるセラミック基板を作製した。試料１３、１４のセラミック原料組成物からなるセラミック積層体については、大気雰囲気において、５００℃で１８０分間脱脂を行い、大気雰囲気において、下記表１に示す焼成温度で３０分間、本焼成を行い、多層基板からなるセラミック基板を作製した。
【００２８】
得られた試料１〜１４のセラミック原料組成物からなるセラミック基板を切断し、その断面を画像解析し、ポアの量を測定した。「１００％−ポア率」を焼結度として下記表１に示す。
＜実施例２＞
まず、試料１〜１４のセラミック原料組成物を造粒後、金型プレスにより直径９．５〜１２ｍｍ、高さ５〜７ｍｍの円柱状の成形体を作製した。次に、試料１〜１２のセラミック原料組成物からなるセラミック成形体はＮ2−Ｈ2Ｏ雰囲気において、５００℃で１８０分間脱脂を行い、Ｎ2−Ｈ2雰囲気において、下記表１に示す焼成温度で３０分間本焼成を行い、セラミック基板を作製した。試料１３、１４のセラミック原料組成物からなるセラミック成形体については、大気雰囲気において、５００℃で１８０分間脱脂を行い、大気雰囲気において、下記表１に示す焼成温度で３０分間、本焼成を行い、セラミック基板を作製した。
次に、得られたセラミック基板の表面が滑らかで上下面が平行になるように研磨し、超音波洗浄器で洗浄後、さらに乾燥させた。
【００２９】
得られた試料１〜１４のセラミック原料組成物からなるセラミック基板を、測定周波数ｆが８〜１５ＧＨｚにおけるεrとＱ値をＴＥ０１１モードによる両端短絡型誘電体共振器法にて測定し、Ｑ×ｆ（周波数）の値を、下記表１に示す。
＜実施例３＞
まず、試料１〜１４のセラミック原料組成物を造粒後、金型プレスにより１０ｍｍ□×０．３ｍｍに成形した。次に、試料１〜１２のセラミック原料組成物からなるセラミック成形体はＮ2−Ｈ2Ｏ雰囲気において、５００℃で１８０分間脱脂を行い、Ｎ2−Ｈ2雰囲気において、下記表１に示す焼成温度で３０分間本焼成を行い、セラミック基板を作製した。試料１３、１４のセラミック原料組成物からなるセラミック成形体については、大気雰囲気において、５００℃で１８０分間脱脂を行い、大気雰囲気において、下記表１に示す焼成温度で３０分間、本焼成を行い、セラミック基板を作製した。
【００３０】
次に、得られたセラミック基板の表面が滑らかで上下面が平行になるように研磨し、超音波洗浄器で洗浄後、さらに乾燥させた。得られたセラミック基板のＴｃを測定した。実際には、この場合、セラミック基板の両主面に測定電極を形成して測定した。測定電極は、セラミック基板の両主面に、Ａｇを主成分とする導体ペーストを塗布し、６００℃で焼き付けて形成されている。この電極が形成されたセラミック基板の−５５〜＋８５℃での容量変化を測定した結果を、表１に示す。
【００３１】
【表１】
2006056762.tif 000003
【００３２】
表１から分かるように、フォルステライトを８０〜９０重量％、チタン酸カルシウムを１０〜２０重量％からなる主成分１００重量部に対して、酸化ランタン０．５〜３重量部、酸化マグネシウム０．５〜３重量部を含み、フォルステライト、前記チタン酸カルシウム、前記酸化マグネシウムおよび前記酸化ランタン１００重量部に対してフッ化リチウムを０．５〜４重量部含む、試料２〜４、７、８、１１〜１３のセラミック原料組成物は、１０００℃以下で焼成することができ、銀や銅などの低融点金属と同時焼成することができた。Ｑ×ｆ（周波数）が２００００ＧＨｚ以上となり、高周波帯域における誘電損失が小さく、さらに、Ｔｃが±１００ｐｐｍ／℃以内の電気特性に優れたセラミック基板を得ることができた。また、焼結度が９５％以上となるセラミック基板を得ることができた。なお、＊印のついている試料１、５、６、９、１０、１４は、本発明の権利範囲から外れる比較例である。試料１は、フォルステライトの量が８０重量％未満であり、チタン酸カルシウムの量が２０重量％を超えるため、Ｑ×ｆ（周波数）が２００００ＧＨｚ未満となり、Ｔｃが−１００ｐｐｍ／℃未満となった。試料５は、フォルステライトの量が９０重量％を超え、チタン酸カルシウムの量が１０重量％未満であるため、Ｔｃが＋１００ｐｐｍ／℃を超えた。試料６は、酸化マグネシウムおよび酸化ランタンの量がそれぞれ０．５重量部未満であるため、Ｑ×ｆ（周波数）が２００００ＧＨｚ未満となった。試料９は、酸化マグネシウムおよび酸化ランタンの量がそれぞれ３．０重量部を越えるため、焼結度が９５％未満となり焼結体を得ることができなかった。試料１０は、フッ化リチウムが０．５重量部未満であるため、焼結度が９５％未満となり焼結体を得ることができなかった。また、試料１４は、フッ化リチウムが４重量部を超えるため、Ｑ×ｆ（周波数）が２００００ＧＨｚ未満となった。
【００３３】
また、フッ化リチウムの代わりに、酸化リチウム（Ｌｉ2Ｏ）を用いた以外には試料３と同様にして、セラミック基板を得ようとしたが、酸化リチウムは吸水性が高く、セラミックグリーンシートを作製することができなかった。
【図面の簡単な説明】
【００３４】
【図１】本発明のセラミック基板を示す断面図である。
【符号の説明】
【００３５】
１                            セラミック基板
２                            セラミック積層体
２ａ、２ｂ、２ｃ、２ｄ、２ｅ  セラミック層
５                            内部導体
６                            ビアホール導体
７、８                        外部電極
９ａ、９ｂ                    表面実装部品
【図１】
2006056762.tif 000004