(57)【要約】【課題】ＡｌＮ単層バッファーを介したＳｉ基板上のＧａＮ薄膜結晶が、１μｍ以下の膜厚において、表面平坦、高配向性、低転位密度を実現することのできるエピタキシャルウェハの構造を提供すること。【解決手段】気相成長法を用いて、Ｓｉ基板１上にバッファー層としてのＡｌＮ層２を形成した後、該バッファ層上に少なくとも１つの窒化物系化合物半導体層３を含んでいる半導体素子用半導体領域を形成するエピタキシャルウェハの製造方法において、上記Ｓｉ基板１上にバッファー層としてのＡｌＮ層２を形成する際の成長温度をほぼ１２００℃の温度とし、原料ガスのＶ族原料とIII族原料の供給量比であるＶ／III比を５００以下に設定する。【選択図】      図１
2006222362.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板上に、膜厚１μｍ以下の平坦な窒化アルミニウム層から成るバッファー層を有することを特徴とするエピタキシャルウェハ。
【請求項２】
シリコン基板上に、平坦な窒化アルミニウム層から成るバッファー層を有し、
該バッファー層上に、これに隣設して配置した膜厚１μｍ以下の平坦な窒化物系化合物半導体層を含んでいる半導体素子用半導体領域を備えることを特徴とするエピタキシャルウェハ。
【請求項３】
請求項２に記載のエピタキシャルウェハにおいて、
上記半導体素子用半導体領域が、少なくとも電界効果トランジスタ用のチャネル層、電子供給層を有することを特徴とするエピタキシャルウェハ。
【請求項４】
請求項３に記載のエピタキシャルウェハにおいて、
上記チャネル層がＧａＮ又はＩｎＧａＮからなり、上記電子供給層がＡｌＧａＮからなることを特徴とするエピタキシャルウェハ。
【請求項５】
請求項４に記載のエピタキシャルウェハにおいて、
上記チャネル層よりも上記電子供給層の方が電子親和力が小さいことを特徴とするエピタキシャルウェハ。
【請求項６】
気相成長法を用いて、シリコン基板上にバッファー層としての窒化アルミニウム層を形成した後、該バッファー層上に少なくとも１つの窒化物系化合物半導体層を含んでいる半導体素子用半導体領域を形成するエピタキシャルウェハの製造方法において、
上記気相成長法によりシリコン基板上にバッファー層としての窒化アルミニウム層を形成する際の成長温度を１１５０℃〜１２００℃の温度範囲とすることを特徴とするエピタキシャルウェハの製造方法。
【請求項７】
請求項６に記載のエピタキシャルウェハの製造方法において、
上記バッファー層としての窒化アルミニウム層を、膜厚１μｍ以下で平坦な膜として形成することを特徴とするエピタキシャルウェハの製造方法。
【請求項８】
請求項６又は７に記載のエピタキシャルウェハの製造方法において、
気相成長法により上記バッファー層としての窒化アルミニウム層を成長する際に用いる原料ガスのＶ族原料とIII族原料の供給量比であるＶ／III比を、５０以上５００以下の範囲に設定することを特徴とするエピタキシャルウェハの製造方法。
【請求項９】
請求項８に記載のエピタキシャルウェハの製造方法において、
上記Ｖ／III比を、上記バッファー層としての窒化アルミニウム層を成長する際の成膜速度が０．２nm／ｓｅｃ以下になるように設定することを特徴とするエピタキシャルウェハの製造方法。
【請求項１０】
請求項６〜９のいずれかに記載のエピタキシャルウェハの製造方法において、
気相成長法により上記バッファー層としての窒化アルミニウム層を形成する際の成長圧力を２６７ｈＰａ以下にすることを特徴とするエピタキシャルウェハの製造方法。
【請求項１１】
請求項６〜１０のいずれかに記載のエピタキシャルウェハの製造方法において、
気相成長法により上記バッファー層としての窒化アルミニウム層を成長した後に、炉内をその後に成長する窒化物系化合物半導体層の成長に適した温度条件に設定した後、その後に目的とする窒化物系化合物半導体層を成長することを特徴とするエピタキシャルウェハの製造方法。
【請求項１２】
請求項１１に記載のエピタキシャルウェハの製造方法において、
上記その後に成長する窒化物系化合物半導体層が電界効果トランジスタのチャネル層であることを特徴とするエピタキシャルウェハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エピタキシャルウェハ及びその製造方法に係り、特に、Ｓｉ基板上に良質なIII−Ｖ族窒化物半導体薄膜結晶を成長し、従来品よりも特性に優れた窒化物半導体デバイス用エピタキシャルウェハの供給を実現する技術に関するものである。
【背景技術】
【０００２】
ＧａＮ、ＡｌＮ、ＩｎＮ、及びこれらの混晶を最適な構造で積層成長させたIII−Ｖ族窒化物結晶エピタキシャルウェハは、すでに青色発光ダイオード（ＬＥＤ）用エピタキシャルウェハとして市場に出回っており、さらには青色レーザダイオード（ＬＤ）用エピタキシャルウェハや紫外ＬＥＤ用エピタキシャルウェハなども開発されつつある。しかし、高出力トランジスタの需要に伴い、光デバイスだけでなく電子デバイスとしても期待されるようになってきている。そのため近年、ＧａＮ−ＨＥＭＴの開発が各研究機関で盛んに行われている。
【０００３】
これら光・電子デバイス用エピタキシャルウェハの基板として、実用レベルにあり市場に流通している基板は、サファイア基板とＳｉＣ基板だけである。
【０００４】
しかし、最近はＳｉ基板上へのIII−Ｖ族窒化物半導体薄膜の結晶成長の研究が盛んになりつつある。それは、Ｓｉ基板が、サファイア基板やＳｉＣ基板と比べて低価格なため、エピタキシャルウェハのさらなる低コスト化が可能であるためである。さらには大口径化が容易、且つ既存のＳｉデバイス用プロセスラインの適用が可能なため、デバイスの低コスト化も望める。
【０００５】
しかし、Ｓｉ基板上に良質なIII−Ｖ族窒化物半導体薄膜を成長することは困難である。その主な原因として、
(i) 基板との格子定数差による薄膜結晶の表面状態の劣化、および転位の増大、
(ii)  熱膨張係数差によるウェハの反りおよびクラックの発生、
の２つが挙げられる。
【０００６】
成長条件を選び、数μｍ程度の厚さを成長することによって、上記(i) の問題の解決は可能である。しかし膜厚が厚くなることによって上記(ii) の問題が顕著になる。また上記(ii) の問題は基板が大口径化するほど深刻になる。
【０００７】
この問題を解決するために、以前より様々な歪み緩和バッファー層構造が提案されており、金属Ｔｉ、ＺｎＯ、表面炭化によるＳｉＣなどのヘテロバッファーの報告もなされている。
【０００８】
しかし、既に述べたように、基板としてＳｉ基板を用いるのは、既存製品よりもさらなる低コスト化を実現するためであり、バッファー層形成→窒化物薄膜成長と一つの装置内で一括して行いたい。そのため通常は、ＡｌＮもしくはＡｌを含んだ窒化物結晶を第一のバッファー層としてＳｉ基板上に成長した後、III−Ｖ族結晶にて必要とするバッファー層構造を成長する方法がとられている。
【０００９】
例えば、シリコンから成る基板の上にＡｌＮから成る第１の層とＧａＮから成る第２の層とを交互に複数積層した構造のバッファー層を設け、その上にＨＥＭＴ素子用の窒化ガリウム系半導体領域を形成する構造が知られている（特許文献１参照）。この特許文献１は、サファイア基板のときの低温バッファー層に比較して高温でバッファー層を結晶成長させることにより平坦性を良くする、という考えの下に、ＡｌＮから成る第１の層とＧａＮから成る第２の層をそれぞれ１１２０℃にて成長させる。
【特許文献１】特開２００３−５９９４８号公報（段落番号００１０、００２３）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、一般に提案されている歪み緩和バッファー層構造のほとんどは、ＬＥＤ用のエピタキシャル層を成長することを主な目的にしている。そのため２インチ基板の上に、III−Ｖ族結晶薄膜を数μｍオーダー成長して、歪み緩和を実現している。しかし、その歪み緩和も完全ではないため、基板が２インチ以上に大口径化していくにつれ、反りやクラックの問題は周辺部で顕著になっていく。
【００１１】
これに対し、ＨＥＭＴ用エピタキシャル層の成長の場合は、数μｍもの厚さは必要とせず、チャネル層となるＧａＮの上にキャリア供給層が数十nm存在するだけで十分である。バッファー層上に理想的なＧａＮ層が成長できるなら、チャネル層として数十nm程度成長するだけでよく、歪み緩和を考える必要がないレベルまでIII−Ｖ族結晶薄膜の膜厚を薄くすることができる。
【００１２】
しかしながら、前述したように、基板と薄膜の格子定数差および基板の無極性により、１μｍ以下の膜厚で理想なＧａＮ層を成長することは非常に困難である。それはＳｉ基板上のＡｌＮは粒状の塊が集まったように成長されるためである。ＡｌＮは粒塊の状態から成長が開始され、成長が進んでも平坦な膜とはならず、逆に粒の一つ一つが拡大するように表面ラフネスが拡大する。そのため、このバッファー層の上にＧａＮ層を成長しても、１μｍ以下の膜厚では、表面平坦性、配向性、転位密度の向上は望めない。
【００１３】
そこで、本発明の目的は、上記課題を解決し、ＡｌＮ単層バッファーを介したＳｉ基板上のＧａＮ薄膜結晶が、１μｍ以下の膜厚において、表面平坦、高配向性、低転位密度を実現することのできる構造のエピタキシャルウェハ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
上記目的を達成するため、本発明は、次のように構成したものである。
【００１５】
請求項１の発明に係るエピタキシャルウェハは、シリコン基板上に、膜厚１μｍ以下の平坦な窒化アルミニウム層から成るバッファー層を有することを特徴とする。
【００１６】
請求項２の発明に係るエピタキシャルウェハは、シリコン基板上に、平坦な窒化アルミニウム層から成るバッファー層を有し、該バッファー層上に、これに隣設して配置した膜厚１μｍ以下の平坦な窒化物系化合物半導体層を含んでいる半導体素子用半導体領域を備えることを特徴とする。
【００１７】
請求項３の発明は、請求項２に記載のエピタキシャルウェハにおいて、上記半導体素子用半導体領域が、少なくとも電界効果トランジスタ用のチャネル層、電子供給層を有することを特徴とする。
【００１８】
請求項４の発明は、請求項３に記載のエピタキシャルウェハにおいて、上記チャネル層がＧａＮ又はＩｎＧａＮからなり、上記電子供給層がＡｌＧａＮからなることを特徴とする。
【００１９】
請求項５の発明は、請求項４に記載のエピタキシャルウェハにおいて、上記チャネル層よりも上記電子供給層の方が電子親和力が小さいことを特徴とする。
【００２０】
請求項６の発明に係るエピタキシャルウェハの製造方法は、気相成長法を用いて、シリコン基板上にバッファー層としての窒化アルミニウム層を形成した後、該バッファー層上に少なくとも１つの窒化物系化合物半導体層を含んでいる半導体素子用半導体領域を形成するエピタキシャルウェハの製造方法において、上記気相成長法によりシリコン基板上にバッファー層としての窒化アルミニウム層を形成する際の成長温度を１１５０℃〜１２００℃の温度範囲、好ましくはほぼ１２００℃の温度とすることを特徴とする。
【００２１】
請求項７の発明は、請求項６に記載のエピタキシャルウェハの製造方法において、上記バッファー層としての窒化アルミニウム層を、膜厚１μｍ以下で平坦な膜として形成することを特徴とする。
【００２２】
請求項８の発明は、請求項６又は７に記載のエピタキシャルウェハの製造方法において、気相成長法により上記バッファー層としての窒化アルミニウム層を成長する際に用いる原料ガスのＶ族原料とIII族原料の供給量比であるＶ／III比を、５０以上５００以下の範囲、好ましくは２３０程度に設定することを特徴とする。
【００２３】
請求項９の発明は、請求項８に記載のエピタキシャルウェハの製造方法において、上記Ｖ／III比を、上記バッファー層としての窒化アルミニウム層を成長する際の成膜速度が０．２nm／ｓｅｃ以下になるように設定することを特徴とする。
【００２４】
請求項１０の発明は、請求項６〜９のいずれかに記載のエピタキシャルウェハの製造方法において、気相成長法により上記バッファー層としての窒化アルミニウム層を形成する際の成長圧力を２００Ｔｏｒｒ（約２６７ｈＰａ）以下にすることを特徴とする。
【００２５】
請求項１１の発明は、請求項６〜１０のいずれかに記載のエピタキシャルウェハの製造方法において、気相成長法により上記バッファー層としての窒化アルミニウム層を成長した後に、炉内をその後に成長する窒化物系化合物半導体層の成長に適した温度条件に設定した後（例えばチャネル層成長に最適な温度まで下げた後）、その後に目的とする窒化物系化合物半導体層を成長することを特徴とする。
【００２６】
請求項１２の発明は、請求項１１に記載のエピタキシャルウェハの製造方法において、上記その後に成長する窒化物系化合物半導体層が電界効果トランジスタのチャネル層であることを特徴とする。
【００２７】
＜発明の要点＞
本発明の要点は、Ｓｉ基板上に、バッファー層としてＡｌＮ層を、ＧａＮ成長で一般に用いられる条件よりも、より高温、且つ低Ｖ／III比で成長することである。
【００２８】
ＳｉＣ基板上（（０００１）面のＳｉ面上）のＡｌＮの成長においては、供給されたIII族原料は表面到達前に分解しきって、結晶表面上ではIII族原子単体（この場合はＡｌ原子）で拡散し、この原子が雰囲気中の窒素ラジカルと反応すると、任意の場所にＡｌＮ結晶核として定着する。このように基板面内にランダムにＡｌＮの核が形成された後、その核が横方向に成長して拡大し、隣り合った核同士が融合を繰り返していく。このような２次元状成長を行いながら、最終的には全ての島が融合仕切って、ＡｌＮ結晶は平坦な膜となる（図４を参照）。
【００２９】
しかし、Ｓｉ基板上の場合は、基板とＡｌＮの格子定数差が大き過ぎて島の横方向成長が促進されず、成長初期時には島が全体的に拡大する３次元状成長となる。
【００３０】
基板表面が平坦な膜状のＡｌＮで覆われているならば、ホモエピタキシーと同じ状況になり、その上に成長されるＡｌＮは平坦な膜となる。しかし、無数のＡｌＮ粒に覆われた基板上に成長すると、原子の表面拡散は粒同士をまたいで行われることは困難になり、結果的には一つの粒がどんどん拡大していくように成長が進むようになる。
【００３１】
しかしこの段階でも、原子の拡散が粒同士をまたいで行われるぐらい表面拡散長を伸ばせば、３次元状成長から２次元状成長に変えることができ、最終的にはＡｌＮ表面を平坦な膜状にすることが可能となる。この表面拡散長を伸ばすには、成長温度の高温化および低Ｖ族濃度化が有効である。
【００３２】
拡散とは表面上の原子のランダムウォークの結果として生まれる平均的な原子の流れのため、平均的な拡散長は温度に大きく依存する。またこの原子が分解した窒素ラジカルと反応すると、拡散の途中で任意の場所に定着してしまう。供給するＶ族濃度を減らすことによりIII族とＶ族の反応確率を減らし、III族原子の表面拡散を促進することが可能となる。
【００３３】
そこで、本発明においては、上記ＡｌＮ層（ＡｌＮバッファー層）の成長温度を、これに隣接するチャネル層などの成長温度よりも高くすると共に、上記ＡｌＮバッファー層の成長時のＶ族原料とIII族原料の供給量比であるＶ／III比を、ＡｌＮ反応種の吸着と離脱の速度が等しくなる程度に低くする。
【００３４】
この特徴によれば、ＡｌＮバッファー層の成長温度を上げて、隣接する上記チャネル層の成長温度（ほぼ１１００℃）よりも高くすることで、ＡｌＮ反応種の離脱が容易になる。またＡｌＮバッファー層の成長時のＶ／III比を下げて成膜速度を遅くし、Ｖ／III比をＡｌＮ反応種の吸着と離脱の速度が等しくなる低い値とすることで、ＡｌＮ反応種が表面を動きやすい平衡状態に近い状況が作り出される。このため、ＳｉＣ基板直上での横方向成長（二次元核成長）が促進されるだけでなく、ＡｌＮ結晶が膜化した後のピット埋め込みが促進される。よって、欠陥の少ないＡｌＮバッファー層の成長が実現される。
【００３５】
具体的には、気相成長法によりシリコン基板上にバッファー層としての窒化アルミニウム層を形成する際の成長温度を、ＧａＮ成長で一般に用いられる温度（１１００℃）よりも高温であるところの１１５０℃〜１２００℃の温度範囲、好ましくはほぼ１２００℃の温度とする。ＡｌＮバッファー層の成長温度を、一般的な成長温度である１１００℃よりも高い１１００℃超〜１２００℃の範囲に設定することで、ＡｌＮ反応種が活性化される。特に、ほぼ１２００℃に設定することで、ＡｌＮバッファー層の平坦性が最良となる。
【００３６】
また、気相成長法によりバッファー層としての窒化アルミニウム層を成長する際に用いる原料ガスのＶ／III比を、５０以上５００以下の範囲、好ましくは２３０程度に設定する。ＡｌＮバッファー層成長時のＶ／III比を５０以上５００以下の範囲にすることで、ＡｌＮバッファー層の成膜速度が一般的な成膜速度よりも低く抑えられて、ＡｌＮ反応種の二次元核成長が促進され、またＡｌＮ結晶が膜化した後のピットの埋め込み作用が促進される。これによりＡｌＮバッファー層の良好な平坦性が得られる。特に、Ｖ／III比を２３０程度に設定することで、ＡｌＮバッファー層の平坦性が最良となる。
【００３７】
成膜速度の制御は、例えば窒素原料としてアンモニア（Ｖ族原料）、アルミニウム原料としてＴＭＡ（III族原料）を用い、ＴＭＡ供給量で成膜速度を制御するか、又はＮＨ3流量を変えて、トリメチルアルミニウム（ＴＭＡ）とアンモニア（ＮＨ3）のアダクト反応を意図的に促進することにより、成膜速度を制御できる。そこで、本発明においては、上記Ｖ／III比を、上記ＡｌＮバッファー層成長時の成膜速度が０．２nm／ｓｅｃ以下になるように設定する。このＡｌＮバッファー層成長時の成膜速度が０．２nm／ｓｅｃ以下という値は、例えば上記ＡｌＮバッファー層成長時のＶ／III比を５０以上５００以下の範囲にすることで達成することができる。
【００３８】
なお、特許文献１では、低温バッファー層に比較して高温でＡｌＮバッファー層を結晶成長させることにより平坦性を良くするものであるのに対し、本発明では、ＡｌＮバッファー層の成長温度を、その隣の窒化物系化合物半導体層の成長温度より高くして平坦性を高めるものである点で大きく相違する。
【発明の効果】
【００３９】
本発明によれば、シリコン基板上に膜厚１μｍ以下の平坦な窒化アルミニウム層を有するエピタキシャルウェハを入手できる。従って、この膜厚１μｍ以下の平坦な窒化アルミニウム層をバッファー層とし、その上にＧａＮ層などの窒化物系化合物半導体層を１μｍ以下の膜厚の平坦な膜として配置することができ、特性の優れた窒化物系半導体素子用のエピタキシャルウェハを実現することができる。
【００４０】
すなわち、本発明によれば、大口径Ｓｉ基板上に、反りやクラックのないＧａＮ−ＨＥＭＴ用エピタキシャルウェハを比較的簡易に実現することができる。このエピタキシャルウェハを用いれば、プロセス技術を大きく変えることなく、従来よりも低コストなＧａＮ−ＨＥＭＴデバイスの実現が期待できる。
【発明を実施するための最良の形態】
【００４１】
以下、本発明を図示の実施の形態に基づいて説明する。
【００４２】
図２に示すように、単結晶Ｓｉ基板１上に、バッファー層として高純度のＡｌＮ層２を形成し、その上に、膜厚１μｍ以下のＧａＮ層（図示せず）を有機金属気相成長法（ＭＯＶＰＥ法）にて成長する。このＳｉ基板１上にＡｌＮ層２を形成するときのシーケンス を図１に示す。
【００４３】
図１に示すように、基板を加熱して室温からＡｌＮ層２の成長温度Ｔ１（図１のａ点）まで昇温させる。この昇温過程では、水素雰囲気のみとする。この成長温度Ｔ１の設定値は、このＡｌＮ層２をバッファー層としてその上に成長するＧａＮ層の成長温度（Ｔ２、図９参照）である１１００℃より高い１１５０℃〜１２００℃の温度範囲とする。
【００４４】
次に、成長温度Ｔ２の１１００℃に達し温度が安定化した適当な時点（例えば１０分間の空焼き後）（図１のｂ点）にて、水素雰囲気中にＡｌＮの原料としてトリメチルアルミニウム（ＴＭＡ）とアンモニア（ＮＨ3）を同時に流して、ＡｌＮ層２の成長を開始する。これら原料ガスのＶ／III比は、５０以上５００以下の範囲、好ましくは２３０程度に設定する。
【００４５】
その後、ＡｌＮ層２が所定の厚さ例えば２００nmまで成長した時点（図１のｃ点）で、ＴＭＡの供給を停止して、ＡｌＮ層２の成長を停止すると共に、炉の降温を開始する。そして、ＮＨ3の雰囲気下で降温し、所定の温度Ｔ３、例えば６００℃まで基板の温度が降温した時点（図１のｆ点）で、ＮＨ3の供給を停止する。
【００４６】
上記のように、ＡｌＮ層２の成長温度Ｔ１をＧａＮ層の成長温度Ｔ２（１１００℃）より高い１１５０℃〜１２００℃の温度範囲とすることで、ＡｌＮ層２の表面の平坦性が向上する。すなわち、Ｓｉ基板１上に、膜厚１μｍ以下の平坦なＡｌＮ層２から成るバッファー層が得られる。従って、このＡｌＮバッファー層上に膜厚１μｍ以下で形成されるＧａＮ等のIII−Ｖ族窒化物半導体薄膜も良質なものとなる。
【実施例１】
【００４７】
本発明の効果を確認するため、試作例（サンプル）として、図２に示すように、単結晶のＳｉ基板１上に、高純度のＡｌＮ層２を形成し、そのＡｌＮ層２の特性の変化、およびその上に成長したＧａＮ層の特性の比較を行った。
【００４８】
Ｓｉ基板は＜１１１＞方向にｏｎ−Ａｘｉｓの仕様を用いた。また薄膜成長前に表面のＲＣＡ洗浄を行い、有機、無機の不純物、および酸化膜の除去を行った。
【００４９】
本発明を適用して図２のサンプルを成長したときのシーケンス（実施例１）を図１に 、また従来法にて図２のサンプルを成長したときのシーケンス（比較例１）を図３に示す。前者は、ＡｌＮ層の成長を１２００℃で行ったエピタキシャルウェハ（本発明適用品）の成長シーケンスであり、後者はＡｌＮ層の成長を１１００℃で行ったエピタキシャルウェハ（従来成長品）の成長シーケンスである。
【００５０】
測定したサンプルは図２に示すように、Ｓｉ基板１上にＡｌＮ層２を２００nm成長した単純な構造である。従来成長品と本発明適用品共に、水素雰囲気中にトリメチルアルミニウム（ＴＭＡ）とアンモニア（ＮＨ3）同時に流してＡｌＮ層２を成長した。
【００５１】
このときの炉内圧力は１３５Ｔｏｒｒにて成長を行っている。このときの従来法と実施例（本発明法）の成長条件の違いを、表１に比較して示す。
【００５２】
本実施例の場合、ＴＭＡとＮＨ3の流量はそれぞれ２．００×１０-5ｍｏｌ／ｍｉｎ、４．５×１０-3ｍｏｌ／ｍｉｎとし、成長速度０．１２nm／ｓｅｃとした。これに対し、従来例の場合、ＴＭＡとＮＨ3の流量はそれぞれ１．００×１０-4ｍｏｌ／ｍｉｎ、４．５×１０-2ｍｏｌ／ｍｉｎとし、成長速度０．２７nm／ｓｅｃとした。
【００５３】
【表１】
2006222362.tif 000003
【００５４】
従来成長と本発明適用ＡｌＮのＡＦＭ表面観察の比較を図５に、またＸ線の（００２）面回折のロッキングカーブの比較を図６に示す。
【００５５】
ＡＦＭの結果より、従来成長品の表面は球状の粒子が寄り集まっている形状であるのに対し、本発明適用品はナノスケールの穴が開いているものの、一つの膜となっていることがわかる。また図６から分かるように、本発明適用品は回折ピークの半値幅も小さい。これより薄膜の配向性は、本発明を適用したことにより圧倒的に向上したことが確認された。
【実施例２】
【００５６】
上記の従来成長法と本発明適用法で得られたエピタキシャルウェハ、つまりＳｉ基板１上のＡｌＮ層２の上に、ＧａＮ層３を０．５μｍ成長してその特性を比較した。このときのサンプル構造を図７に示す。またそれぞれの成長シーケンスを図８と図９に示す。
【００５７】
ＡｌＮ層２の成長条件は、図１及び図３で説明したものと同じである（表１参照）。
【００５８】
次に、上記ＡｌＮ層２上へのＧａＮ層３の成長は、従来法と本発明法と共に、水素雰囲気中にトリメチルガリウム（ＴＭＧ）とＮＨ3を同時に流して行った。このときのＧａＮ層３の成長温度は１１００℃とした。また炉内圧力は１３５Ｔｏｒｒ、ＴＭＡとＮＨ3の流量はそれぞれ１．００×１０-4ｍｏｌ／ｍｉｎ、４．５×１０-1ｍｏｌ／ｍｉｎとした。
【００５９】
上記ＧａＮ層３を成長するに際し、本実施例２の場合は基板温度を１２００℃から降温させる（図８のｃ−ｄ区間）。そして、従来成長の場合も本発明適用の成長の場合も、いずれも成長温度Ｔ２である１１００℃に達した時点（図８、図９のｄ点）でＧａＮ層３の成長を開始し、所定の厚さにＧａＮ層３を成長させた時点（図８、図９のｅ点）で、ＴＭＧの供給を停止する。そして、ＮＨ3の雰囲気下で温度Ｔ３の６００℃（図８、図９のｆ点）まで降温した。
【００６０】
従来成長と本発明適用ＡｌＮ上のＧａＮ層のＡＦＭ表面観察の比較を図１０に、またＸ線の（００２）面回折のロッキングカーブの比較を図１１に示す。図１０のＡＦＭ観察の結果より、ＧａＮ層の表面欠陥は本発明適用品の方が格段に低減していることがわかる。また、図１１のＸ線の（００２）面回折のロッキングカーブの比較から分かるように、本発明適用品のＧａＮ層は回折ピークの半値幅も小さい。これよりＧａＮ層３の薄膜の配向性は、本発明を適用したことにより圧倒的に向上したことが確認された。
【００６１】
上記ＧａＮ層３は、これを半導体素子用半導体領域の一部として備えることにより、ＨＥＭＴ用エピタキシャルウェハを構成することができる。この構造のエピタキシャルウェハの製造に際してしては、例えば、上記ＧａＮ層３をチャネル層として１１００℃の成長温度の下で０．５μｍ成長させ、続いて、同じ１１００℃の成長温度の下で、電子供給層として、ｕｎ−ＡｌＧａＮ層を３nm、そしてｎ−ＡｌＧａＮ層を３０nm成長することで構築できる。
【００６２】
このエピタキシャルウェハ上に電極を形成し、切り分けることにより電界効果トランジスタ（ＨＥＭＴ）を作製する。
【００６３】
本発明において、ＡｌＮバッファー層を成長する時の温度、Ｖ／III比、成長速度、成長圧力は、使用する装置により異なるため、試行錯誤をしておさえなくてはならない。
【００６４】
上記実施例では、窒素原料としてアンモニア、アルミニウム原料としてＴＭＡを用いたが、これらより分解温度の低いヒドラジンやトリエチルアルミニウムを用いても同様な効果を得ることができる。また成膜速度はＴＭＡ供給量で制御していたが、ＮＨ3流量を変えて、ＴＭＡとＮＨ3のアダクト反応を意図的に促進することにより、成膜速度を制御することも可能である。
【図面の簡単な説明】
【００６５】
【図１】本発明を適用して図２の試作例（サンプル）を成長したときのシーケンスを示す図である。
【図２】本発明のＳｉ基板上のＡｌＮ層の変化を調べたときのサンプル構造を示す図である。
【図３】従来法にて図２の試作例（サンプル）を成長したときのシーケンスを示す図である。
【図４】Ｓｉ基板上のＡｌＮ層の表面状態を示した図面代用写真である。
【図５】試作例のＡｌＮ層表面のＡＦＭ観察結果を示したもので、（ａ）は従来成長品、（ｂ）は本発明適用品の図面代用写真である。
【図６】本発明適用品のＡｌＮ層（００２）面のＸ線回折ピークを、従来成長品と対比して示した図である。
【図７】本発明のＳｉ基板上のＧａＮ層の変化を調べたときのサンプル構造を示す図である。
【図８】従来法にて図７の試作例（サンプル）を成長したときのシーケンスを示す図である。
【図９】本発明を適用して図７の試作例（サンプル）を成長したときのシーケンスを示す図である。
【図１０】試作例のＧａＮ層表面のＡＦＭ観察結果を示したもので、（ａ）は従来成長品、（ｂ）は本発明適用品の図面代用写真である。
【図１１】ＧａＮ層（００２）面のＸ線回折ピークを、従来成長品と対比して示した図である。
【符号の説明】
【００６６】
１  Ｓｉ基板
２  ＡｌＮ層
３  ＧａＮ層
【図１】
2006222362.tif 000004
【図２】
2006222362.tif 000005
【図３】
2006222362.tif 000006
【図６】
2006222362.tif 000007
【図７】
2006222362.tif 000008
【図８】
2006222362.tif 000009
【図９】
2006222362.tif 000010
【図１１】
2006222362.tif 000011
【図４】
2006222362.tif 000012
【図５】
2006222362.tif 000013
【図１０】
2006222362.tif 000014