(57)【要約】【課題】  ＣＣＤイメージセンサの水平シフトレジスタの出力端のチャネル幅を狭める部分にて転送効率が低下し得る。【解決手段】  出力端部３４においてチャネル幅を絞り込む角度を後段ほど小さくなるように、各ストレージ部３０-k及び各バリア部３２-kの寸法、形状を定める。第（ｋ−１）段と第ｋ段との水平位置の差(Ｌsｋ＋Ｌbｋ)に対するチャネル幅の差(Ｗｋ−１−Ｗｋ)の比が後段に行くほど小さくなるように設定する。【選択図】        図２
2006222289.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成され、信号電荷を電荷検出領域へ向けて転送するシフトレジスタを備え、前記シフトレジスタは、前記電荷検出領域に向けて順次、チャネル幅が減少する複数の転送段からなる出力端部を有する電荷転送装置において、
前記出力端部の前記各転送段の前記チャネル幅は、前記出力端部の互いに隣接する２つの前記転送段が前記電荷検出領域に近いほど、当該２つの転送段同士における電荷転送方向位置の差に対する前記チャネル幅の差の比が小さくなるという関係に基づいて設定されること、
を特徴とする電荷転送装置。
【請求項２】
請求項１に記載の電荷転送装置において、
前記出力端部の前記各転送段は、それぞれ、チャネル領域の両側の境界線が電荷転送方向に向かってチャネル幅を狭める向きに斜行して伸びるバリア部と、前記バリア部の前記電荷検出領域側に隣接し、当該バリア部より深いチャネル電位を有するストレージ部とを有し、
前記各バリア部における前記境界線の前記電荷転送方向に対する斜行角は、当該バリア部が前記電荷検出領域に近いほど小さいこと、
を特徴とする電荷転送装置。
【請求項３】
請求項２に記載の電荷転送装置において、
前記各バリア部の斜行する前記境界線は、当該バリア部が前記電荷検出領域に近いほど短いこと、を特徴とする電荷転送装置。
【請求項４】
半導体基板上に形成され、信号電荷を電荷検出領域へ向けて転送するシフトレジスタを備え、前記シフトレジスタは、前記電荷検出領域に向けて順次、チャネル幅が減少する複数の転送段からなる出力端部を有する電荷転送装置において、
前記出力端部の前記各転送段は、それぞれ、チャネル領域の両側の境界線が電荷転送方向に向かってチャネル幅を狭める向きに斜行して伸びるバリア部と、前記バリア部の前記電荷検出領域側に隣接し、当該バリア部より深いチャネル電位を有するストレージ部とを有し、
前記各バリア部における前記境界線の前記電荷転送方向に対する斜行角は、当該バリア部が前記電荷検出領域に近いほど小さいこと、
を特徴とする電荷転送装置。
【請求項５】
請求項４に記載の電荷転送装置において、
前記各バリア部の斜行する前記境界線は、当該バリア部が前記電荷検出領域に近いほど短いこと、を特徴とする電荷転送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電荷転送装置に関し、特に電荷結合装置（Charge Coupled Device：ＣＣＤ）で構成されたシフトレジスタに関する。
【背景技術】
【０００２】
ＣＣＤイメージセンサは、撮像部に行列配列された受光素子にて生じた信号電荷を、ＣＣＤで構成された垂直シフトレジスタ群で垂直方向（列方向）に順次、転送する。信号電荷は１行ずつ、垂直シフトレジスタ群から、同じくＣＣＤで構成された水平シフトレジスタへ読み出される。さらに信号電荷は、水平シフトレジスタにより水平方向（行方向）に転送され、水平シフトレジスタの出力端に隣接して設けられる浮遊拡散層領域（Floating Diffusion：ＦＤ）へ１画素分ずつ転送される。ＦＤの電位は、信号電荷量に応じて変化し、この電位変化が電圧信号として取り出される。ＦＤは、これに付随する容量を小さくすることで、信号電荷に応じた電位変化を大きくすることができるため、一般にサイズを小さく構成される。
【０００３】
従来のＣＣＤの一例として、ＣＣＤイメージセンサの水平シフトレジスタを取り上げ、従来技術を説明する。図３は、従来のＣＣＤイメージセンサの水平シフトレジスタの出力端側の構成を示す模式的な平面図である。この水平シフトレジスタは２相の転送クロックφ1，φ2で駆動される。
【０００４】
転送電極として、第１層のポリシリコン（以下、１polyと記す）で形成された電極と第２層のポリシリコン（以下、２polyと記す）で形成された電極とがチャネル領域２に沿って交互に配列される。隣接する１poly電極と２poly電極とからなる一対の転送電極は、１つの転送クロックに対応付けられ、１つの転送段を構成する。各転送段にて出力端側に位置する１poly電極の下のチャネル領域は信号電荷を蓄積するストレージ部４であり、２poly電極下よりもチャネル電位が深くなるように形成される。一方、２poly電極の下のチャネル領域はバリア部６であり、同じ転送段のストレージ部から前の転送段への信号電荷の逆流を防止する。
【０００５】
水平シフトレジスタの転送段の水平方向の寸法は、水平シフトレジスタが垂直シフトレジスタの出力端に接続される部分においては、画素の水平ピッチに対応して微細となる。これに対応して、当該部分での水平シフトレジスタのチャネル幅は取り扱い電荷量を確保できるよう大きく定められる。一方、ＦＤは上述のように小さく形成される。そのため、チャネル幅方向の寸法に関して、水平シフトレジスタとＦＤとの間にギャップが生じる。
【０００６】
そこで、水平シフトレジスタの出力端において、チャネル幅を徐々に絞り込む構成として、水平シフトレジスタからＦＤへの信号電荷の転送特性の改善が図られている。図３に示す構成では、水平シフトレジスタは複数の転送段に亘って徐々にチャネル幅を狭くする出力端部８を有している。従来は、出力端部８において、特段の配慮がなされずにチャネル幅が減少されており、絞り込みの角度は単純に一定に設計されるか、結果的に不規則に増減するように形成されている。ちなみに、図３は絞り込みの角度が一定の場合を示しており、このことは、出力端部８の各転送段のストレージ部４-1〜４-4それぞれの対応する点、例えば、矩形に形成されたストレージ部４-1〜４-4の出力端側の頂点（点線１０で結ぶ頂点）が１つの直線上に並ぶことに現れている。
【特許文献１】特開平１０−２５６５３１号公報
【特許文献２】特開平１０−３３５６３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ＣＣＤイメージセンサの画素数のさらなる増大に伴い、水平シフトレジスタにおける転送周波数の一層の上昇が必要となる。その際に、転送効率の確保が課題となる。特に、チャネル幅が減少する水平シフトレジスタの出力端部での転送効率が低下しやすい。そのため、特段の配慮がなされていない従来の出力端部の構成では、転送周波数を上げたときに転送効率の低下が生じ得るという問題があった。
【０００８】
本発明は上述の問題点を解決して、ＣＣＤシフトレジスタから浮遊拡散層領域への信号電荷の転送効率の確保を図ることを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る電荷転送装置は、半導体基板上に形成され、信号電荷を電荷検出領域へ向けて転送するシフトレジスタを備え、前記シフトレジスタは、前記電荷検出領域に向けて順次、チャネル幅が減少する複数の転送段からなる出力端部を有するものであって、前記出力端部の前記各転送段の前記チャネル幅が、前記出力端部の互いに隣接する２つの前記転送段が前記電荷検出領域に近いほど、当該２つの転送段同士における電荷転送方向位置の差に対する前記チャネル幅の差の比が小さくなるという関係に基づいて設定されるものである。
【００１０】
他の本発明に係る電荷転送装置においては、前記出力端部の前記各転送段がそれぞれ、チャネル領域の両側の境界線が電荷転送方向に向かってチャネル幅を狭める向きに斜行して伸びるバリア部と、前記バリア部の前記電荷検出領域側に隣接し、当該バリア部より深いチャネル電位を有するストレージ部とを有し、前記各バリア部における前記境界線の前記電荷転送方向に対する斜行角が、当該バリア部が前記電荷検出領域に近いほど小さい。
【００１１】
別の本発明に係る電荷転送装置においては、前記各バリア部の斜行する前記境界線が、当該バリア部が前記電荷検出領域に近いほど短い。
【００１２】
さらに他の本発明に係る電荷転送装置は、半導体基板上に形成され、信号電荷を電荷検出領域へ向けて転送するシフトレジスタを備え、前記シフトレジスタは、前記電荷検出領域に向けて順次、チャネル幅が減少する複数の転送段からなる出力端部を有するものであって、前記出力端部の前記各転送段がそれぞれ、チャネル領域の両側の境界線が電荷転送方向に向かってチャネル幅を狭める向きに斜行して伸びるバリア部と、前記バリア部の前記電荷検出領域側に隣接し、当該バリア部より深いチャネル電位を有するストレージ部とを有し、前記各バリア部における前記境界線の前記電荷転送方向に対する斜行角が、当該バリア部が前記電荷検出領域に近いほど小さいものである。
【００１３】
別の本発明に係る電荷転送装置においては、前記各バリア部の斜行する前記境界線が、当該バリア部が前記電荷検出領域に近いほど短い。
【発明の効果】
【００１４】
本発明によれば、チャネル幅を漸次狭める出力端部において、チャネル幅の減少が転送効率に与える影響が比較的小さいチャネル幅が大きい段階にて、チャネル幅を比較的速やかに減少させ、一方、チャネル幅の減少が転送効率に与える影響が比較的大きいチャネル幅が小さくなった段階では、チャネル幅を比較的緩やかに減少させる。これにより、シフトレジスタの出力端部での転送効率の低下が抑制される。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００１６】
図１は、本実施形態に係るＣＣＤイメージセンサ２０の全体構成を示す模式的な平面図である。このＣＣＤイメージセンサはフレーム転送型のものであり、半導体基板上に形成される撮像部２０ｉ、蓄積部２０ｓ、水平シフトレジスタ２０ｈ、及び出力部２０ｄを含んで構成される。
【００１７】
撮像部２０ｉを構成する垂直シフトレジスタの各ビットは、それぞれ画素を構成する受光部として機能する。撮像部２０ｉの各受光部で発生した信号電荷は、蓄積部２０ｓ、水平シフトレジスタ２０ｈを介して出力部２０ｄへ転送される。出力部２０ｄは電荷検出領域としてＦＤを有し、水平シフトレジスタ２０ｈから出力される信号電荷を電圧信号に変換し、画像信号として出力する。
【００１８】
水平シフトレジスタ２０ｈはＣＣＤで構成され、２相の転送クロックφ1，φ2で駆動される。転送クロックφ1を印加される転送段及び転送クロックφ2を印加される転送段はそれぞれ１poly電極を配置されたストレージ部と２poly電極を配置されたバリア部との対で構成される。
【００１９】
φ１を印加される転送段及びφ2を印加される転送段は電荷転送方向に沿って交互に配置され、隣接する一対の転送段が水平シフトレジスタの１ビットを構成する。水平シフトレジスタ２０ｈは、蓄積部２０ｓを構成する複数の垂直シフトレジスタそれぞれの出力端に接続されたビットからなるメイン部分２２と、メイン部分２２の後に設けられた延長部分２４とを有する。メイン部分２２は、蓄積部２０ｓを構成する垂直シフトレジスタ群から並列に出力される信号電荷をビット毎に受け取って水平転送する。延長部分２４は、メイン部分２２からの信号電荷をさらに水平転送して出力部２０ｄへ導く。
【００２０】
延長部分２４は、水平シフトレジスタの出力端部を含んでいる。この出力端部は、出力部２０ｄに向かって転送段毎にチャネル幅を徐々に狭め、最終段が出力部２０ｄに接続される。この出力端部により、チャネル幅が大きいメイン部分２２からサイズの小さい出力部２０ｄのＦＤへの信号電荷の円滑な転送が図られる。
【００２１】
図２は、水平シフトレジスタの延長部分２４を拡大した模式的な平面図である。図に示す延長部分２４に対して左側に出力部２０ｄは位置し、信号電荷は右から左へ転送される。延長部分２４のチャネル領域は、メイン部分２２と同様、ストレージ部３０とバリア部３２とが交互に配置される。延長部分２４において、メイン部分２２と同じチャネル幅Ｗ０の転送段に続いて、出力端部３４が設けられる。出力端部３４は、図２に示す例では４段の転送段からなり、ストレージ部３０-k及びバリア部３２-kの対が出力端部３４の第ｋ段（ｋ＝１，２，３，４）に対応する。
【００２２】
第ｋ段のストレージ部３０-kは矩形に形成され、チャネル方向に寸法Ｌsｋを有し、またチャネル長方向に対して一定に保たれたチャネル幅Ｗｋを有する。また、第ｋ段のバリア部３２-kは等脚台形に形成される。当該台形の高さ方向がチャネル方向に対応する。バリア部３２-kはこのチャネル方向に寸法Ｌbｋを有する。バリア部３２を台形のチャネル領域とすることにより、その両側の互いにチャネル幅の異なるストレージ部の間を滑らかに接続することができる。なお、バリア部３２-kのチャネル幅はストレージ部３０-kに接する側にて、当該ストレージ部３０-kのチャネル幅Ｗｋであり、前段の転送段のストレージ部に接する側にてＷｋ−１である。
【００２３】
ここで、出力端部３４は絞り込み角度が後段ほど小さくなるように形成される。具体的には、各ストレージ部３０-k及び各バリア部３２-kの寸法が次の（１）式に示す条件を満たすように定められる。
(Ｗｋ−１−Ｗｋ)／(Ｌsｋ＋Ｌbｋ) ＞ (Ｗｋ−Ｗｋ＋１)／(Ｌsｋ＋１＋Ｌbｋ＋１)
（ｋ＝１，２，３）                                    ・・・（１）
【００２４】
この条件は、出力端部３４の互いに隣接する２つの転送段に関し、それら相互の水平位置の差(Ｌsｋ＋Ｌbｋ)に対するチャネル幅の差(Ｗｋ−１−Ｗｋ)の比が小さくなるという関係を表している。
【００２５】
さらに、バリア部３２-kにおけるチャネル領域の境界（上述の台形の側辺）と電荷転送方向とがなす角度（斜行角）θｋに関して次の（２）式に示す条件を満たすように定められる。
θｋ＞θｋ＋１        （ｋ＝１，２，３）    ・・・（２）
【００２６】
なお、（２）式の条件はストレージ部及びバリア部の寸法を用いた次式の条件と等価である。
(Ｗｋ−１−Ｗｋ)／Ｌbｋ  ＞ (Ｗｋ−Ｗｋ＋１)／Ｌbｋ＋１    ・・・（２’）
【００２７】
また、各ストレージ部３０-k及び各バリア部３２-kの寸法を定めるに際して、さらに、バリア部３２-kにおける信号電荷の最大の転送長Ｍｋに関して次の（３）式に示す条件を課す。
Ｍｋ＞Ｍｋ＋１        （ｋ＝１，２，３）    ・・・（３）
（３）式の条件は次式と等価である。
(Ｗｋ−１−Ｗｋ)２＋Ｌbｋ２＞ (Ｗｋ−Ｗｋ＋１)２＋Ｌbｋ＋１２    ・・・（３’）
【００２８】
一般に、同じ製造プロセスで形成されたチャネル領域であっても、チャネル幅が小さくなるにつれチャネル電位が浅くなることが知られている。その結果、出力端部の隣り合う転送段のストレージ部間にてチャネル幅の広い前段よりチャネル幅の狭い後段のチャネル電位が浅くなり、転送効率劣化の要因となり得ることが考えられる。上述の構成では、この傾向が顕著となり得る出力部２０ｄ寄りの転送段にてチャネル幅の減少を緩やかにすることにより、隣り合う転送段のストレージ部間のチャネル電位差を抑制して、駆動時のフリンジ電界の減少の防止を図るので、転送効率劣化が抑制され得る。
【００２９】
また、バリア部３２のチャネル幅方向の端部、すなわちチャネル境界に近い部分では、信号電荷はチャネル境界に規制され斜めに移動することになる。ここで、電荷転送方向（水平方向）に沿った所定強度の電界の中で、斜め方向に沿った電界の強度は斜め方向と水平方向とのなす角度が大きくなるにつれて小さくなる。また、斜め方向への移動距離が長くなるにつれ、同様に電界強度は小さくなる。バリア部３２のチャネル境界に近い部分では、このような電界強度の低下に伴う信号電荷の移動速度の低下が起こり、転送効率劣化の要因となり得ることが考えられる。特にこのようなバリア部３２のチャネル境界に近い部分での影響は、チャネル幅が小さい後段のバリア部ほど被りやすい。上述の（２）（３）式の条件を満たす構成では、このような影響を緩和して転送効率劣化の抑制が図られる。
【００３０】
なお、上述の構成では、（１）（２）（３）式の３つの条件を全て満たすように出力端部３４を構成したが、これらの一部の条件だけを満たす構成においても良好な転送効率を得ることができる。例えば、（１）式又は（２）式のみを満たす構成、（１）式又は（２）式と（３）式とを満たす構成が可能である。
【００３１】
また、上述の構成では、隣接する１poly電極及び２poly電極からなる一対の転送電極に共通の転送クロックを印加して１つの転送段を構成しているが、隣接する転送電極に異なる位相の転送クロックを印加することでストレージ部とバリア部とを構成し、それらにより各転送段を構成してもよい。
【図面の簡単な説明】
【００３２】
【図１】実施形態に係るＣＣＤイメージセンサの全体構成を示す模式的な平面図である。
【図２】水平シフトレジスタの延長部分を拡大した模式的な平面図である。
【図３】従来のＣＣＤイメージセンサの水平シフトレジスタの出力端側の構成を示す模式的な平面図である。
【符号の説明】
【００３３】
２０  ＣＣＤイメージセンサ、２０ｄ  出力部、２０ｈ  水平シフトレジスタ、２２  メイン部分、２４  延長部分、３０  ストレージ部、３２  バリア部、３４  出力端部。
【図１】
2006222289.tif 000003
【図２】
2006222289.tif 000004
【図３】
2006222289.tif 000005