(57)【要約】      （修正有）【課題】電子部品素子の実装不良の発生を有効に低減し、且つ電子部品素子の実装作業を効率よく行うことができる電子部品素子の実装方法及び電子装置の製造方法を提供する。【解決手段】Ｘ方向及びＹ方向にマトリクス状に配列された基板領域１４と、これら基板領域１４と一体的に形成される捨代領域１１とを有し、各基板領域内に電子部品素子実装用の電極パッド３を、捨代領域１１にＸ方向及びＹ方向にずらして配置される２個の認識パターン１２ａ，１２ｂを形成してなるマスター基板１０を用いて、２個の認識パターン１２ａ，１２ｂの基準位置と各認識パターン上に塗布された半田ペーストとのずれ量を測定し、２つの測定結果より得た補正値に基づいて電子部品素子を各基板領域に実装する。【選択図】図３
2006128253.tif 000002
【特許請求の範囲】
【請求項１】
Ｘ方向及びＹ方向にマトリクス状に配列された多数の基板領域と、これら基板領域と一体的に形成される捨代領域とを有し、各基板領域内に電子部品素子実装用の電極パッドを含む配線パターンを、前記捨代領域にＸ方向及びY方向にずらして配置される２個の認識パターンを形成してなるマスター基板を準備する工程Ａと、
前記電極パッド及び前記認識パターン上に、所定の開孔パターンを有した単一のスクリーン版を用いて半田ペーストを塗布する工程Ｂと、
前記２個の認識パターンの基準位置と該各認識パターン上に塗布された半田ペーストとのずれ量を測定する工程Ｃと、
前記工程Ｃによって得た２つの測定結果より得た補正値に基づいて電子部品素子を各基板領域に実装する工程Dと、を含む電子部品素子の実装方法。
【請求項２】
前記測定結果は、前記２つの認識パターンの各基準位置と該認識パターン上に塗布された半田ペーストの基準位置とを結ぶ直線と、Ｘ方向もしくはY方向に対して平行な直線とのなす角度θを含むことを特徴とする請求項２に記載の電子部品素子の実装方法。
【請求項３】
前記配線パターンと前記認識パターンとが同一材料により形成されていることを特徴とする請求項１に記載の電子部品素子の実装方法。
【請求項４】
前記捨代領域が前記多数の基板領域を囲繞するように配置されていることを特徴とする請求項１に記載の電子部品素子の実装方法。
【請求項５】
前記マスター基板が略矩形状であり、且つ、前記２個の認識パターンが前記マスター基板を平面視して略対角線上で前記多数の基板領域を挟むように配置されていることを特徴とする請求項５に記載の電子部品素子の製造方法。
【請求項６】
前記工程Ｄの補正値が、前記２つの認識パターン上における半田ペーストのずれ量の平均値に基づいて決定されることを特徴とする請求項１に記載の電子部品素子の実装方法。
【請求項７】
前記工程Ｄの補正値が、前記少なくとも２つの認識パターン上における半田ペーストのずれ量のうち、一方を最大値とし、他方を最小値とする範囲内においてＸ方向及びＹ方向に漸次変化するように設定されていることを特徴とする請求項１に記載の電子部品素子の実装方法。
【請求項８】
Ｘ方向及びＹ方向にマトリクス状に配列された多数の基板領域と、これら基板領域と一体的に形成される捨代領域とを有し、各基板領域内に電子部品素子実装用の電極パッドを含む配線パターンを、前記捨代領域にＸ方向及びY方向にずらして配置される２個の認識パターンを形成してなるマスター基板を準備する工程Ａと、
前記電極パッド及び前記認識パターン上に、所定の開孔パターンを有した単一のスクリーン版を用いて半田ペーストを塗布する工程Ｂと、
前記２個の認識パターンの基準位置と該各認識パターン上に塗布された半田ペーストとのずれ量をそれぞれ測定する工程Ｃと、
前記工程Ｃによって得た２つの測定結果に基づいて電子部品素子を各基板領域に実装する工程Ｄと、
前記半田ペーストを加熱・溶融させることにより、前記電子部品素子を各基板領域の前記電極パッドに半田接合する工程Eと、
前記マスター基板を各基板領域の外周に沿って切断することにより複数個の個片に分割する工程Fと、を含む電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品素子の実装方法及び電子装置の製造方法に関し、特に半田の塗布位置を認識することにより電子部品素子を実装するようにした電子部品素子の実装方法及び電子装置の製造方法に関するものである。
【背景技術】
【０００２】
従来の電子部品素子の実装方法としては、まず電子部品素子の端子と１対１に対応する電極パッドを基板上に形成し、該電極パッド上に半田ペーストを塗布する。しかる後、電極パッドの位置を基準として電子部品素子を載置させ、最後にリフロー処理により半田ペーストを加熱・溶融させることによって電子部品素子が基板上に実装されることとなる。
【０００３】
かかる従来の電子部品素子の実装方法のように電極パッドの位置を基準として電子部品素子を実装した場合に起こる不具合について図９を用いて説明する。図９は電子部品素子を電極パッド上に実装させた様子を示す平面図であり、５０は電子部品素子、５１は端子、５２は電極パッド、５３は半導体ペーストである。電極パッド５２の位置を基準として電子部品素子５０を実装する場合、半田ペースト５３の印刷位置が電極パッド５２からずれていると、図９（ａ）に示すように、電子部品素子５０の端子部分に接触する半田ペースト５３の量が不均一となってしまう。この状態で半田ペースト５３を加熱・溶融させると、電子部品素子５０の各端子５１が溶融した半田から受ける力が両端子間で大きく相違することとなり、図９（ｂ）に示す如く、一方の端子のみに大きな吸引力が働く等して電子部品素子５０の実装位置が電極パッド５２からずれ、電子部品素子５０の実装不良が起こるという問題があった。
【０００４】
そこでこのような実装不良の問題を解決するために、電子部品素子５０の実装を、電極パッド５２を基準にして行うのではなく、半田ペースト５３の印刷位置を基準として行うようにした方法が考えられている。具体的には、電極パッド５２及び該電極パッド上に印刷された半田ペースト５３の位置を認識するとともに電極パッド５２の形成位置と半田ペースト５３の印刷位置とのずれ量を測定し、得られた測定結果より電子部品素子５０の実装位置の補正を行い、半田印刷位置が基準となるように電子部品素子５０を載置させ、半田を加熱・溶融させることにより電子部品素子が回路基板上に実装されることとなる（例えば、特許文献１参照。）。
【特許文献１】特開２００２−８４０９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで電子部品素子が実装される電子装置の製造方法としては、通常、多数の基板領域を有するマスター基板を用いることにより多数個の個片を一括的に取得できる“多数個取り”の手法が採用されている。
【０００６】
このような“多数個取り”の手法に上述した従来の電子部品素子の実装方法を適用した場合、電極パッド５２の認識作業、半田ペースト５３の認識作業、電子部品素子５０の実装位置の演算作業といった電子部品素子の実装位置の補正作業を全基板領域に対して１つ１つ行わなければならず、マスター基板への電子部品素子５０の実装作業が煩雑化してしまうことから、電子部品素子５０を実装した電子装置の生産性が大幅に低下してしまうという欠点が誘発される。
【０００７】
また、各基板領域における電極パッド形成位置の設計値とのずれや、半田ペースト印刷用のスクリーン版の位置ずれ等により、各基板領域で半田ペーストの印刷位置のずれ量が異なってくる。それ故、一つの基板領域で測定した電子部品素子の実装位置補正データを全基板領域に対して適用すると、基板領域によっては、電子部品素子が半田印刷位置から大きくずれた位置に実装されてしまうことになり、そのような電子部品素子は、図９に示したように一方の端子のみに大きな吸引力が働く等して実装位置が電極パッドからずれ、電子部品素子の実装不良発生の原因となる。
【０００８】
本発明は上記欠点に鑑み案出されたもので、その目的は、電子部品素子の実装不良の発生を低減させ、且つ電子部品素子の実装作業を効率よく行うことができる電子部品素子の実装方法及び電子装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の電子部品素子の実装方法は、Ｘ方向及びＹ方向にマトリクス状に配列された多数の基板領域と、これら基板領域と一体的に形成される捨代領域とを有し、各基板領域内に電子部品素子実装用の電極パッドを含む配線パターンを、前記捨代領域にＸ方向及びY方向にずらして配置される２個の認識パターンを形成してなるマスター基板を準備する工程Ａと、前記電極パッド及び前記認識パターン上に、所定の開孔パターンを有した単一のスクリーン版を用いて半田ペーストを塗布する工程Ｂと、前記２個の認識パターンの基準位置と該各認識パターン上に塗布された半田ペーストとのずれ量を測定する工程Ｃと、
前記工程Ｃによって得た２つの測定結果より得た補正値に基づいて電子部品素子を各基板領域に実装する工程Dと、を含むことを特徴とするものである。
【００１０】
また本発明の電子部品素子の実装方法は、前記測定結果が、前記２つの認識パターンの各基準位置と該認識パターン上に塗布された半田ペーストの位置とを結ぶ直線と、Ｘ方向もしくはY方向に対して平行な直線とのなす角度θを含むことを特徴とするものである。
【００１１】
更に本発明の電子部品素子の実装方法は、前記配線パターンと前記認識パターンとが同一材料により形成されていることを特徴とするものである。
【００１２】
また更に本発明の電子部品素子の実装方法は、前記捨代領域が前記多数の基板領域を囲繞するように配置されていることを特徴とするものである。
【００１３】
更にまた本発明の電子部品素子の実装方法は、前記マスター基板が略矩形状であり、且つ、前記２個の認識パターンが前記マスター基板を平面視して略対角線上で前記多数の基板領域を挟むように配置されていることを特徴とするものである。
【００１４】
また更に本発明の電子部品素子の実装方法は、前記工程Ｄの補正値が、前記２つの認識パターン上における半田ペーストのずれ量の平均値に基づいて決定されることを特徴とするものである。
【００１５】
更にまた本発明の電子部品素子の実装方法は、前記工程Ｄの補正値が、前記２つの認識パターン上における半田ペーストのずれ量のうち、一方を最大値とし、他方を最小値とする範囲内においてＸ方向及びＹ方向に漸次変化するように設定されていることを特徴とするものである。
【００１６】
また本発明の電子部品素子の実装方法は、Ｘ方向及びＹ方向にマトリクス状に配列された多数の基板領域と、これら基板領域と一体的に形成される捨代領域とを有し、各基板領域内に電子部品素子実装用の電極パッドを含む配線パターンを、前記捨代領域にＸ方向及びY方向にずらして配置される２個の認識パターンを形成してなるマスター基板を準備する工程Ａと、前記電極パッド及び前記認識パターン上に、所定の開孔パターンを有した単一のスクリーン版を用いて半田ペーストを塗布する工程Ｂと、前記２個の認識パターンの基準位置と該各認識パターン上に塗布された半田ペーストとのずれ量をそれぞれ測定する工程Ｃと、
前記工程Ｃによって得た２つの測定結果に基づいて電子部品素子を各基板領域に実装する工程Ｄと、前記半田ペーストを加熱・溶融させることにより、前記電子部品素子を各基板領域の前記電極パッドに半田接合する工程Eと、前記マスター基板を各基板領域の外周に沿って切断することにより複数個の個片に分割する工程Fと、を含むことを特徴とするものである。
【発明の効果】
【００１７】
本発明の実装方法及び製造方法によれば、Ｘ方向及びＹ方向にマトリクス状に配列された多数の基板領域と、これら基板領域と一体的に形成される捨代領域とを有し、各基板領域内に電極パッドを、前記捨代領域にＸ方向及びY方向にずらして配置される２個の認識パターンを形成してなるマスター基板を準備し、前記電極パッド及び前記認識パターン上に、所定の開孔パターンを有した単一のスクリーン版を用いて半田ペーストを塗布した後、前記２個の認識パターンの基準位置と該各認識パターン上に塗布された半田ペーストとのずれ量を測定するとともに、２つの測定結果より得た補正値に基づいて電子部品素子を各基板領域に実装するようにしたことから、半田ペーストの印刷位置が電極パッドからずれている場合でも、電極パッドから半田ペーストが塗布塗布された側に所定量だけずらして電子部品素子を実装することとなる。これによって溶融した半田ペーストのセルフアライメント効果が有効に作用し、電子部品素子が電極パッド側に引き寄せられるため、電子部品素子が電極パッド上に的確に実装されるようになる。しかもこの場合、マスター基板の捨代領域に設けた２個の認識パターンの基準位置と該各認識パターン上に塗布された半田ペーストとのずれ量を測定するだけで実装位置の補正を全基板領域に対して一括的に行うことができるため、電子部品素子の実装作業効率を低下させることなく、電子部品素子を電極パッド上に的確に実装させることが可能となる。
【発明を実施するための最良の形態】
【００１８】
本発明の電子部品素子の実装方法及び電子装置の製造方法について図面を用いて詳細に説明する。
【００１９】
図１は本発明の実装方法により電子部品素子２が実装された電子装置の斜視図、図２は図１に示す電子装置の断面図である。同図に示す電子装置は、複数の絶縁体層を積層してなる積層体１の上面にチップコンデンサや半導体素子等の各種電子部品素子２を実装することにより形成されている。
【００２０】
積層体１の上面には、各電子部品素子２の接続用電極４と対応した電極パッド３が形成されており、該電極パッド３と電子部品素子２の接続用電極４とが半田５を介して電気的・機械的に接続されている。
【００２１】
尚、図面上は省略しているが、積層体内部には内部配線パターンが形成されており、電子部品素子２とビアホール導体等を介して接続することにより所定の電子回路を構成している。また、積層体上には電子部品素子２を被覆する樹脂材が設けられ、これによって電子部品素子２を保護している。
【００２２】
次に上述した電子部品素子２の実装方法及び電子装置の製造方法について図を用いて詳細に説明する。
【００２３】
（工程Ａ）
まず、図３に示す如く、Ｘ方向及びＹ方向にマトリクス状に配列された多数の基板領域１４と、これら基板領域１４と一体的に形成される捨代領域１１とを有するマスター基板１０を準備する。
【００２４】
前記マスター基板１０は電子装置を多数個取りするための大型基板であり、各基板領域１４内には電極パッド３を含む配線パターンが形成されている。各々の基板領域１４は上述した電子装置１個分に対応し、例えば、互いに直交するＸ方向及びＹ方向に、ｍ×ｎ（ｍ、ｎは２以上の自然数）のマトリクス状に配列されている。
【００２５】
また基板領域１４内に形成される配線パターンは、電子部品素子２を実装するための電極パッド３や引出し線等からなり、電極パッド３は、基板領域１４内に実装される電子部品素子２の接続用電極４と１対１に対応するように形成されている。
【００２６】
尚、前記マスター基板１０は、例えば、ガラス‐セラミック、アルミナセラミックス等のセラミック材料粉末に適当な有機バインダー、有機溶剤等を添加・混合して得たスラリーを従来周知のドクターブレード法等によって、所定厚みにテープ成型して半硬化状態のセラミックグリーンシートとなし、これらを所定の大きさに切出して得られる複数枚の絶縁シートを積層してプレス成形した後、高温で焼成することによって製作される。また、前記配線パターン及びは、例えば、Ａｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ等のＡｇ系粉末、ホウ珪酸系低融点ガラスフリット、エチルセルロース等の有機バインダー、有機溶剤を混合してなる導体ペーストを前記絶縁シートの上面に所定のパターンに印刷し、焼成することにより形成される。
【００２７】
また、マスター基板１０上面の外周縁部には、前記基板領域１４の集合体を囲繞するようにして捨代領域１１が設けられており、この捨代領域１１には２個の認識パターン１２ａ、１２ｂが、互いにＸ方向及びＹ方向にそれぞれずらして配置されている。これらの認識パターン１２ａ、１２ｂは、後述する工程Ｃにおいて、印刷された半田ペーストの位置ずれ量を測定する際に使用されるものである。またこの認識パターン１２ａ、１２ｂを、後述する工程Ｂにおいて、マスター基板１０と半田ペースト印刷用のスクリーン版との位置合わせ用マーカとして使用してもよい。
【００２８】
かかる認識パターン１２ａ、１２ｂは、基板認識用のカメラとして一般的に用いられているカメラで認識できるものならばどのような材料を用いてもよく、例えば、Ａｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ等のＡｇ系材料を含む導体ペーストをマスター基板１０の上面に印刷し焼成することにより形成してもよいし、Ａｕメッキ等で形成するようにしてもよい。特に、認識パターン１２ａ、１２ｂを上述した配線パターンと同一の材料を用いるようにすれば、配線パターンの印刷と同時に認識パターン１２ａ、１２ｂの印刷も行うことができるため、認識パターン１２ａ、１２ｂの製作工程を別途設ける必要がなくなり、工程Ａにおけるマスター基板１０の準備作業を簡略化することができる。しかもこの場合、認識パターンの形成領域と配線パターンの形成領域とでマスター基板１０の収縮挙動を略等しくなして、マスター基板１０の収縮ばらつきを抑えることができる。
【００２９】
尚、２個の認識パターン同士は、例えば同形状・同面積となるように矩形状をなして形成されている。
【００３０】
本実施形態においては、このような工程Ａに先立って電極パッド３の形成位置を基準とした電子部品素子２の実装位置座標Ｐ（Ｘ、Ｙ）を以下に述べるように予め演算している。まずマスター基板１０上の各基板領域１４に対する配線パターンの設計を行う。次にこの配線パターンの設計値を利用して、工程Ｂで使用されるスクリーン版の開孔パターンの設計を行う。しかる後、スクリーン版の開孔パターンの設計値に基づいて、電子部品素子２の実装位置座標Ｐ（Ｘ、Ｙ）を割り出す。スクリーン版の開孔パターンは配線パターンのうち電極パッド３の位置と対応しているので、結果として電極パッド３の形成位置を基準とした電子部品素子２の実装位置座標Ｐ（Ｘ、Ｙ）が検出され、かかる実装位置座標Ｐ（Ｘ、Ｙ）が後述する工程Ｄにおいて補正されることになる。前記実装位置座標Ｐ（Ｘ、Ｙ）は、図４（ａ）に示すように、一対の電極パッド３−３間の中央点が基準となるように設定してもよいし、図４（ｂ）に示すように、電極パッド３自身の中心が基準となるように設定してもよく、チップコンデンサのように一対の接続用電極４を有する電子部品素子２に対応して形成される一対の電極パッド３に対しては、電極パッド３−３間の中央を基準として設定することが好ましく、半導体素子のように接続用電極４の数が比較的多い電子部品素子２に対応する電極パッド３に対しては、個々の電極パッド３の中心を基準として設定することが好ましい。
【００３１】
（工程Ｂ）
次に、所定の開孔パターンを有した単一のスクリーン版を用いて前記電極パッド３及び認識パターン１２ａ、１２ｂ上に、半田ペースト１３を塗布する。
【００３２】
前記スクリーン版は、例えば、マスター基板１０と同程度の大きさを有する略矩形状のＳＵＳ板等から成り、電極パッド３と対応した開孔パターンを有している。そしてこのスクリーン版をマスター基板上の所定の位置に合わせて配置させるとともに、スクリーン版上に供給した半田ペーストをスキージ等を用いて開孔パターンから押し出すことにより電極パッド３及び認識パターン１２ａ、１２ｂ上に半田ペースト１３が印刷される。以下、認識パターン１２ａ、１２ｂ上に塗布された半田ペーストを電極パッド３上に塗布された半田ペーストと区別して認識用半田ペーストと称し、符号１３ａ、１３ｂを付す。また、電極パッド３上に塗布された半田ペーストに符号１３ｃを付す。
【００３３】
（工程Ｃ）
次に図５に示す如く認識パターン１２（１２ａ、１２ｂ）の基準位置Ｃと認識パターン１２上に塗布された認識用半田ペースト１３（１３ａ、１３ｂ）とのずれ量（ΔＸ、ΔＹ）を測定する。前記認識パターン１２の基準位置Ｃとは、例えば認識パターン１２の中心点を指し、前記ΔＸとは基準位置Ｃと認識用半田ペースト１３の塗布位置Ｃ’とのＸ方向の距離、前記ΔＹとは基準位置Ｃと認識用半田ペースト１３の塗布位置Ｃ’とのＹ方向の距離を指す。また半田ペーストの塗布位置Ｃ’とは、例えば、印刷された半田ペーストの中心を指す。
【００３４】
認識パターン１２の基準位置Ｃと認識用半田ペース１３とのずれ量ΔＸ、ΔＹを測定するには、まずマスター基板全体を白黒カメラ等により撮像し、認識パターン１２の基準位置Ｃ及び認識用半田ペースト１３の塗布位置Ｃ’を測定する。そして、認識パターン１２の基準位置Ｃと認識用半田ペースト１３の塗布位置Ｃ’とを比較することによって、認識パターン１２の基準位置Ｃと認識用半田ペースト１３とのずれ量ΔＸ、ΔＹが測定される。このとき同時に、角度θの測定も行う。この角度θは認識パターン１２の基準位置Ｃと認識用半田ペースト１３の塗布位置Ｃ’を結ぶ直線とＸ方向もしくはＹ方向に対して平行な直線とのなす角度を示し、本実施形態においては、認識パターン１２の基準位置Ｃと認識用半田ペースト１３との塗布位置Ｃ’を結ぶ直線とＸ方向に対して平行な直線とのなす角度をθとしている。このような認識パターン１２と認識用半田ペースト１３とのずれ量ΔＸ、ΔＹ及び角度θを２つの認識パターン１２ａ、１２ｂそれぞれにおいて測定する。
【００３５】
（工程Ｄ）
次に工程Ｃによって得た２つの測定結果より得られる補正値に基づいて電子部品素子２を各基板領域に実装する。
【００３６】
かかる工程Ｄにおいて電子部品素子２の実装位置を補正する方法を図６を用いて説明する。尚、一方の認識パターン１２ａの基準位置Ｃ１と認識用半田ペースト１３ａとのずれ量を（ΔＸ１、ΔＹ１）、前記基準位置Ｃ１と認識用半田ペースト１３ａとを結ぶ直線とＸ方向に対して平行な直線とのなす角度をθ１とし、他方の認識パターン１２ｂの基準位置Ｃ２と認識用半田ペースト１３ｂとのずれ量を（ΔＸ２、ΔＹ２）、前記基準位置Ｃ２と認識用半田ペースト１３ｂを結ぶ直線とＸ方向に対して平行な直線とのなす角度をθ２とする。これらのずれ量及び角度から電子部品素子の実装位置の補正値を以下のようにして求める。まず、Ｘ方向についてのずれ量ΔＸ１、ΔＸ２から平均値Ｍｘ＝（ΔＸ１＋ΔＸ２）／２を、Ｙ方向についてのずれ量ΔＹ１、ΔＹ２から平均値Ｍｙ＝（ΔＹ１＋ΔＹ２）／２を、角度θ１、θ２から両角度の差分の平均値Ｍθ＝（θ１−θ２）／２をそれぞれ演算する。このようにして得られた演算結果Ｍｘ、Ｍｙを、工程Ａに先立って測定しておいた電子部品素子２の実装位置座標Ｐ（Ｘ，Ｙ）に加算して補正を行う。その結果得られた新たな実装位置座標Ｐ’（Ｘ＋Ｍｘ，Ｙ＋Ｍｙ）に基づいて電子部品素子２が各基板領域内に実装されることとなる。また、スクリーン版の回転方向のずれを考慮して、電子部品素子２を実装する際Ｍθだけ回転方向の補正を行う。このように認識パターン１２ａ、１２ｂの基準位置Ｃと該認識パターン上に塗布された半田ペースト１３ａ、１３ｂの塗布位置Ｃ’とのずれ量から得られる補正値を電極パッド３を基準とした電子部品素子２の実装位置座標に加えることによって、半田ペースト１３ｃの印刷位置が電極パッド３からずれている場合でも、電子部品素子２が電極パッド３を基準とした実装位置Ｐ（Ｘ，Ｙ）から半田ペースト１３ｃの印刷位置側へ補正値分だけずれて実装されることになる。これによって、リフロー処理を行った際に溶融した半田ペーストのセルフアライメント効果が充分に作用し、図７に示す如く、電子部品素子２が電極パッド側に引き寄せられて電子部品素子２が確実に電極パッド上に実装されるようになる。しかもこの場合、マスター基板１０の捨代領域１１に設けた２個の認識パターン１２ａ、１２ｂの基準位置Ｃ１、Ｃ２と各認識パターン上に塗布された認識用半田ペースト１３ａ、１３ｂとのずれ量を測定するだけで全基板領域に対する電子部品素子２の実装位置の補正を一括的に行うことができるため、多数の基板領域１４を有するマスター基板１０への電子部品素子２の実装作業を非常に効率よく行うことができる。
【００３７】
また、マスター基板１０が略矩形状をなす場合、２個の認識パターン１２ａ、１２ｂを、マスター基板１０を平面視して略対角線上に配置されるように形成すれば半田ペースト１３ｃのずれを最も反映した補正値が得られるため、溶融した半田ペーストのセルフアライメント効果がより有効に作用する位置に電子部品素子２を実装することができ、電子部品素子２を確実に電極パッド上に実装することが可能となる。従って、マスター基板１０を矩形状になすとともに、２個の認識パターン１２ａ、１２ｂを、マスター基板１０を平面視して略対角線上に配置されるように形成することが好ましい。
【００３８】
以上の工程により電子部品素子２がマスター基板１０の各基板領域に実装されることとなる。
【００３９】
また上述した工程Ａ〜工程Ｄに続いて、半田ペースト１３を加熱・溶融させることにより、電子部品素子２を各基板領域１４の電極パッド３に半田接合させ（工程Ｅ）、しかる後、マスター基板１０を各基板領域１４の外周に沿って切断し複数個の個片に分割する（工程Ｆ）ことにより、図１に示すような電子装置が作製される。前記工程Ｆにおいて、マスター基板１０の切断は、例えば、認識パターン１２ａ、１２ｂを利用して切断線を割り出し、しかる後、ダイサー等により各基板領域の外周に沿ってマトリクス状に切断することにより行われる。
【００４０】
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
【００４１】
上述した実施形態においては、工程Ｄにおける補正値を、一方の認識パターン１２ａ上の認識用半田ペース１３ａのずれ量と他方の認識パターン１２ｂ上の認識用半田ペースト１３ｂのずれ量との平均値に基づいて決定したが、補正値の求め方はこれに限らず、例えば、２つの認識パターン上における半田ペーストのずれ量のうち、一方を最大値とし、他方を最小値とする範囲内においてＸ方向及びＹ方向に漸次変化するように設定してもよい。これについて図３に示したマスター基板１０を用いた場合を例に説明する。一方の認識パターン１２ａ上に塗布した認識用半田ペースト１３ａのＸ方向のずれ量ΔＸ１と他方の認識パターン１２ｂ上に塗布した認識用半田ペースト１３ｂのＸ方向のずれ量ΔＸ２とでΔＸ１の方が大きい場合、即ちＸ方向のずれ量のうちΔＸ１が最大値、ΔＸ２が最小値である場合、一方の認識パターン１２ａに最も近い列の基板領域１４から他方の認識パターン１２ｂに最も近い列（一方の認識パターン１２ａに最も遠い列）の基板領域１４にかけて、補正値をΔＸ１からΔＸ２の範囲において列ごとに一定の割合で漸次変化させて設定する。Ｙ方向についても同様にして補正値を設定する。このようにして補正値を決定すれば、基板領域１４ごとに半田ペースト１３ｃの位置ずれ量に応じた補正値が得られるため、溶融した半田ペーストのセルフアライメント効果がよりいっそう有効に作用する位置に電子部品素子２を実装させることが可能となる。
【００４２】
また上述した実施形態においては、マスター基板１０の外周縁部に設けた捨代領域１１に２個の認識パターン１２ａ、１２ｂを形成したが、これに代えて図８に示す如く、基板領域１４の集合体の一部基板領域を捨代領域１１として、該捨代領域１１に認識パターン１２ａ、１２ｂをＸ方向及びＹ方向にそれぞれずらして形成するようにしてもよい。
【００４３】
更に上述した実施形態においては、マスター基板上に認識パターンを２個設けた場合について説明したが、認識パターンはＸ方向及びＹ方向にずれている２個の認識パターンを少なくとも一組設ければよく、例えば、矩形状のマスター基板１０の四隅部に４個の認識パターンを形成し、４個の認識パターンのうち対角線上に配される認識パターンを一組として二組の認識パターンを設けるなど、３個以上の認識パターンを形成するようにしても構わない。
【図面の簡単な説明】
【００４４】
【図１】本発明の実装方法により電子部品素子が実装された電子装置の斜視図である。
【図２】図１に示す電子装置の断面図である。
【図３】本発明の実装方法及び製造方法に用いられるマスター基板の平面図である。
【図４】電極パッドと電子部品素子の実装位置座標の基準点との位置関係を示す説明図である。
【図５】認識パターンと半田ペーストの位置関係を示す説明図である。
【図６】本発明の実装方法により電子部品素子の実装位置を補正する方法を説明するための模式図である。
【図７】本発明の実装方法により電子部品素子を実装させた様子を示す平面図であり、（ａ）は半田ペーストを溶融する前の状態、（ｂ）は半田ペーストを溶融した後の状態である。
【図８】本発明の他の実施形態に係る実装方法及び製造方法に用いられるマスター基板の平面図である。
【図９】従来の実装方法により電子部品素子を実装させた様子を示す平面図であり、（ａ）は半田ペーストを溶融する前の状態、（ｂ）は半田ペーストを溶融した後の状態である。
【符号の説明】
【００４５】
１・・・積層体
２・・・電子部品素子
３・・・電極パッド
４・・・接続用電極
５・・・半田
１０・・・マスター基板
１１・・・捨代領域
１２・・・認識パターン
１３・・・半田ペースト
１４・・・基板領域
【図１】
2006128253.tif 000003
【図２】
2006128253.tif 000004
【図３】
2006128253.tif 000005
【図４】
2006128253.tif 000006
【図５】
2006128253.tif 000007
【図６】
2006128253.tif 000008
【図７】
2006128253.tif 000009
【図８】
2006128253.tif 000010
【図９】
2006128253.tif 000011