(57)【要約】【課題】冷却の制限を生じない半導体デバイスを製造するための処理法および半導体デバイスを提供すること。【解決手段】本発明は、集積回路内に組み込むことができる半導体デバイスを製造するための処理法を提供する。本方法は、基礎的基板の上に同位体的に濃縮したケイ素からなる第１のドープ済み層を形成する工程と、この第１のドープ済み層の上に同位体的に濃縮した半導体材料ケイ素からなる第２の層を形成する工程と、この第２の層上に能動デバイスを製作する工程と、を含む。この半導体デバイスは、同位体的に濃縮した半導体材料からなる第１のドープ済み層と、この第１のドープ済み層の上に配置させた同位体的に濃縮した半導体材料からなる第２の層と、この第２の層上に配置させた能動デバイスと、を含む。【選択図】図１
2006013510.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスを製造するための処理法であって、
基礎的基板の上に同位体的に濃縮した半導体材料からなる第１のドープ済み層を形成する工程と、
前記第１のドープ済み層の上に同位体的に濃縮した半導体材料からなる第２の層を形成する工程と、
前記第２の層上に能動デバイスを製作する工程と、
を含む処理法。
【請求項２】
前記基礎的基板を除去する工程をさらに含む請求項１に記載の処理法。
【請求項３】
前記第１のドープ済み層および前記第２の層はケイ素２８（２８Ｓｉ）を用いて同位体的に濃縮されている請求項１に記載の処理法。
【請求項４】
前記第１のドープ済み層および前記第２の層のそれぞれの内部に存在するケイ素のうち前記２８Ｓｉの占める割合が約９３％を超えている請求項３に記載の処理法。
【請求項５】
前記第１のドープ済み層および前記第２の層は前記基礎的基板の上にエピタキシャル型で被着されており、かつ前記第１のドープ済み層は前記エピタキシャル被着の間にドープを受けている請求項１に記載の処理法。
【請求項６】
前記第２の層もドープを受けている請求項５に記載の処理法。
【請求項７】
前記第１のドープ済み層を形成する工程は前記第１のドープ済み層を約１Ｅ１８から約１Ｅ２０原子／ｃｍ３までの範囲のドーパント濃度までドープすることを含み、かつ前記第２の層は約１Ｅ１３から約２Ｅ１５原子／ｃｍ３までの範囲の濃度までドープを受けている請求項６に記載の処理法。
【請求項８】
前記第１および第２のドープ済み層を形成する工程は前記第１のドープ済み層を約４０マイクロメートルの厚さまで形成すること、ならびに前記第２の層を約１０マイクロメートルの厚さまで形成すること、を含む請求項１に記載の処理法。
【請求項９】
同位体的に濃縮した半導体材料からなる第１のドープ済み層と、
前記第１のドープ済み層の上に配置させた同位体的に濃縮した半導体材料からなる第２の層と、
前記第２の層上に配置させた能動デバイスと、
を備える半導体デバイス。
【請求項１０】
前記第１のドープ済み層は前記半導体デバイスに対する背側電気接点の役割をする支持層である請求項９に記載の半導体デバイス。
【請求項１１】
前記第１のドープ済み層および前記第２の層はケイ素２８（２８Ｓｉ）を用いて同位体的に濃縮されている請求項１０に記載の半導体デバイス。
【請求項１２】
前記第１のドープ済み層および前記第２の層のそれぞれの内部に存在するケイ素のうち前記２８Ｓｉの占める割合が約９３％を超えている請求項１０に記載の半導体デバイス。
【請求項１３】
前記第１のドープ済み層は約１Ｅ１８から約１Ｅ２０原子／ｃｍ３までの範囲のドーパント濃度を有しており、かつ前記第２の層は約１Ｅ１３から約２Ｅ１５原子／ｃｍ３までの範囲のドーパント濃度を有するドープ済み層である請求項９に記載の半導体デバイス。
【請求項１４】
前記第１および第２のドープ済み層はｐ型ドーパントまたはｎ型ドーパントを用いてドープを受けている請求項１３に記載の半導体デバイス。
【請求項１５】
前記第１のドープ済み層の厚さは約４０マイクロメートルであり、かつ前記第２の層の厚さは約１０マイクロメートルである請求項９に記載の半導体デバイス。
【請求項１６】
同位体的に濃縮したケイ素からなる第１のドープ済み層と、
前記第１のドープ済み層の上に配置させた同位体的に濃縮したケイ素からなる第２のドープ済み層と、
前記第２のドープ済み層上または層内に配置させた能動デバイスと、
前記能動デバイスの上に配置させた誘電体層と、
動作可能な集積回路を形成するように誘電体層内に配置されると共に前記能動デバイスを相互接続している相互接続体と、
を備える集積回路。
【請求項１７】
前記第１のドープ済み層は基本層でありかつ前記集積回路に対する背側電気接点である請求項１６に記載の集積回路。
【請求項１８】
前記第１および第２のドープ済み層はケイ素２８（２８Ｓｉ）により同位体的に濃縮されたケイ素である請求項１６に記載の集積回路。
【請求項１９】
前記第１のドープ済み層は約１Ｅ１９原子／ｃｍ３のドーパント濃度までドープを受けている請求項１６に記載の集積回路。
【請求項２０】
前記第１のドープ済み層の厚さは約４０マイクロメートルであり、かつ前記第２のドープ済み層の厚さは約１０マイクロメートルである請求項１６に記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明、全般的には、半導体デバイスを目的としており、またより具体的には、ドープ済みの同位体的に濃縮した半導体材料を使用して熱排出（ｈｅａｔ  ｅｘｔｒａｃｔｉｏｎ）を強化するためのデバイスおよび方法を目的としている。
【背景技術】
【０００２】
よく知られているように、ケイ素は半導体ウェハの製作に通常使用される元素である。天然に存在する形態では、ケイ素は概ね９２．２％のケイ素２８（２８Ｓｉ）と、４．７％のケイ素２９（２９Ｓｉ）と、３．１％のケイ素３０（３０Ｓｉ）と、から構成されている。ケイ素やゲルマニウムなどの天然に存在する半導体では、その材料の熱伝導率は、同位体種（たとえば、Ｓｉ２９、Ｓｉ３０）の濃度によって制限される。半導体デバイスの熱の分散および排出はデバイスが製作されている材料の熱伝導率によって制限される。熱伝導率が低いと、半導体ウェハ上のトランジスタの実装密度が制限され、またデバイスに不具合を誘導することなくデバイス内に生成できる電力量が制限される。
【０００３】
このことは、特に高電力用途で使用される半導体デバイスの寿命に関する制限要因のうちの１つがトランジスタの劣化を起こさせる温度上昇を生じさせるデバイス内における電力損失に起因する短いデバイス寿命であることによっている。別の制限要因としては、移動度の低下や漏れの増大による性能の劣化、ならびにエレクトロ・マイグレーション、ゲート酸化物の破壊（ｂｒｅａｋｄｏｗｎ）、ラッチアップ（ｌａｔｃｈ−ｕｐ）および熱暴走による信頼度の低下が含まれる。
【０００４】
半導体デバイス（特に、ケイ素デバイス）については、プラスチック・パッケージの場合でケイ素の温度が２００℃または１５０℃を超えないことが望ましい。この温度（公称値１００℃）が７℃下がると寿命は２倍長くなる。したがって、多くの製造者はヒートシンクなどの外部冷却法を使用しデバイスの温度上昇を制限することを目指してきた。蓄積した熱を放散しようとする別の試みとしては、デバイスの有効面積を拡大すること、ゲート制御式クロックによる電力の管理、複数のしきい電圧セル、動的基板・バイアス、熱を排出させるパッケージによる解決法、ならびにウェハの薄層化が含まれる。しかし、これらのデバイスをマイクロプロセッサ、ディジタル信号プロセッサ、および集積回路などのさまざまな用途で利用可能とさせるような冷却技術に関する別の改良が必要である。
【非特許文献１】Ｃａｐｉｎｓｋｉら、「Ｔｈｅｒｍａｌ  Ｃｏｎｄｕｃｔｉｖｉｔｙ  ｏｆ  Ｉｓｏｔｏｐｉｃａｌｌｙ−ｅｎｒｉｃｈｅｄ  Ｓｉ」、Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ、ｖ７１、２１０９〜１１ページ（１９９７）
【非特許文献２】Ｒｕｆら、「Ｔｈｅｒｍａｌ  Ｃｏｎｄｕｃｔｉｖｉｔｙ  ｏｆ  Ｉｓｏｔｏｐｉｃａｌｌｙ−ｅｎｒｉｃｈｅｄ  Ｓｉｌｉｃｏｎ」、Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ、ｖ１１５、２４３〜４７ページ（２０００）
【非特許文献３】Ｏｚｈｏｇｉｎら、「Ｉｓｏｔｏｐｅ  Ｅｆｆｅｃｔｓ  ｉｎ  ｔｈｅ  Ｔｈｅｒｍａｌ  Ｃｏｎｄｕｃｔｉｖｉｔｙ  ｏｆ  Ｇｅｒｍａｎｉｕｍ  Ｓｉｎｇｌｅ  Ｃｒｙｓｔａｌｓ」、ＪＥＴＰ  Ｌｅｔｔｅｒｓ、Ｖｏｌ．６３、Ｎｏ．６、４９０〜４９４ページ（１９９６）
【非特許文献４】Ａｓｅｎ−Ｐａｌｍｅｒら、「Ｔｈｅｒｍａｌ  Ｃｏｎｄｕｃｔｉｖｉｔｙ  ｏｆ  Ｇｅｒｍａｎｉｕｍ  Ｃｒｙｓｔａｌｓ  ｗｉｔｈ  ｄｉｆｆｅｒｅｎｔ  Ｉｓｏｔｏｐｉｃ  Ｃｏｍｐｏｓｉｔｉｏｎｓ」、Ｐｈｙｓｉｃａｌ  Ｒｅｖｉｅｗ  Ｂ、Ｖｏｌ．５６、Ｎｏ．１５、９４３１〜９４４７ページ（１９９７）
【特許文献１】米国特許第６１０３９４２号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって、従来技術の制限を生じない半導体デバイスを製造するための処理法およびデバイスが本技術分野で必要である。
【課題を解決するための手段】
【０００６】
上で検討した従来技術の欠点に対処するために、本発明は、一実施形態では、半導体デバイスを製造するための処理法を提供する。この実施形態では、本方法は、基礎的基板の上に同位体的に濃縮したケイ素からなる第１のドープ済み層を形成する工程と、この第１のドープ済み層の上に同位体的に濃縮した半導体材料ケイ素からなる第２の層を形成する工程と、この第２の層上に能動デバイスを作成する工程と、を含む。
【０００７】
別の実施形態では、本発明は半導体デバイスを提供する。この実施形態の一態様では、その半導体デバイスは、同位体的に濃縮した半導体材料からなる第１のドープ済み層と、この第１のドープ済み層の上に配置させた同位体的に濃縮した半導体材料からなる第２の層と、この第２の層上に配置させた能動デバイスと、を含む。
【０００８】
さらに別の実施形態では、集積回路を提供する。この実施形態では、その集積回路は、同位体的に濃縮したケイ素からなる第１のドープ済み層と、同位体的に濃縮したケイ素からなる第２のドープ済み層と、この第２のドープ済み層上または該層の内部に配置させた能動デバイスと、を含む。この能動デバイスの上には誘電体層が配置されており、またこの誘電体層内には、動作可能な集積回路を形成するように能動デバイスを相互接続する相互接続体が配置されている。
【０００９】
本発明の好ましい特徴についての上述の概説は、本発明の以下の詳細な説明に対して当業者が理解を深められるようにしたものである。本発明の特許請求の範囲の主題を形成する本発明の追加的な特徴について以下に記載することにする。当業者であれば、開示した考え方および具体的な実施形態を、本発明の同じ目的を実施するための別の構造の設計または変更のための基本として容易に利用できることが理解されよう。当業者であればさらに、こうした等価的な構築が本発明の趣旨を逸脱しないことを理解されよう。
【発明を実施するための最良の形態】
【００１０】
本発明は、以下の詳細な説明を添付の図面と共に読むことによって最良に理解されよう。半導体業界に関する標準的な慣習に従って、さまざまなフィーチャはスケール通りに図示されないことがあるを強調しておく。実際に、検討を明瞭にするためにさまざまなフィーチャの寸法は随意に大きくしたり小さくしたりすることがある。ここで、添付の図面と関連して取り上げた以下の詳細な説明に進むことにする。
【００１１】
本発明は、ドープを受けた同位体的に濃縮した半導体材料からなる第１の層を使用し、この上に同位体的に濃縮した半導体材料からなる第２の層を形成することの利点を認識している。この第２の層は、能動デバイス層として使用され、この上に能動デバイスが製作される。この同位体的に濃縮した第１の層はドープを受けているため、この層は同位体的に濃縮した第２の層上に形成させた半導体デバイスに対する背側電気接続の役割をすることができ、またこのため、半導体デバイスに対する基礎層の役割をすることもできる。この両層内にある同位体的に濃縮した材料に関連する熱散失の恩恵によってさらに、デバイス寿命の延長、および漏れ、および信頼度の向上が可能となる。さらに、本発明は、半導体業界で目下のところ実現されている他の熱散失の試みに対する追加として容易に利用することが可能である。
【００１２】
同位体的に濃縮したケイ素２８（２８Ｓｉ）は、そのいずれについても参照によりその全体を本明細書に組み込むものとする、Ｃａｐｉｎｓｋｉらによる「Ｔｈｅｒｍａｌ  Ｃｏｎｄｕｃｔｉｖｉｔｙ  ｏｆ  Ｉｓｏｔｏｐｉｃａｌｌｙ−ｅｎｒｉｃｈｅｄ  Ｓｉ」（Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ，ｖ７１，２１０９〜１１ページ（１９９７））、およびＲｕｆらによる「Ｔｈｅｒｍａｌ  Ｃｏｎｄｕｃｔｉｖｉｔｙ  ｏｆ  Ｉｓｏｔｏｐｉｃａｌｌｙ−ｅｎｒｉｃｈｅｄ  Ｓｉｌｉｃｏｎ」（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ，ｖ１１５，２４３〜４７ページ（２０００））に記載されているように、天然に存在するケイ素と比べて６０％〜６００％より高い熱伝導率を有することが分かっている。同位体的に濃縮したとは、そのケイ素が、ケイ素の同位体のうちの１つを天然に存在するケイ素内に存在するものと比べてより高い比率で有していることを意味している。一例では、少なくとも９８％の２８Ｓｉから構成されている。
【００１３】
同位体的に純粋なゲルマニウムも、その全体を参照によって本明細書に組み込むものとする、Ｏｚｈｏｇｉｎらによる「Ｉｓｏｔｏｐｅ  Ｅｆｆｅｃｔｓ  ｉｎ  ｔｈｅ  Ｔｈｅｒｍａｌ  Ｃｏｎｄｕｃｔｉｖｉｔｙ  ｏｆ  Ｇｅｒｍａｎｉｕｍ  Ｓｉｎｇｌｅ  Ｃｒｙｓｔａｌｓ」（ＪＥＴＰ  Ｌｅｔｔｅｒｓ，Ｖｏｌ．６３，Ｎｏ．６，４９０〜４９４ページ（１９９６））、ならびにＡｓｅｎ−Ｐａｌｍｅｒらによる「Ｔｈｅｒｍａｌ  Ｃｏｎｄｕｃｔｉｖｉｔｙ  ｏｆ  Ｇｅｒｍａｎｉｕｍ  Ｃｒｙｓｔａｌｓ  ｗｉｔｈ  ｄｉｆｆｅｒｅｎｔ  Ｉｓｏｔｏｐｉｃ  Ｃｏｍｐｏｓｉｔｉｏｎｓ」（Ｐｈｙｓｉｃａｌ  Ｒｅｖｉｅｗ  Ｂ，Ｖｏｌ．５６，Ｎｏ．１５，９４３１〜９４４７ページ（１９９７））に記載されているように、天然に存在するゲルマニウム結晶と比べて改良された熱伝導率を示している。ゲルマニウムの場合では、同位体的に濃縮したとは、濃縮されたゲルマニウムが、Ｇｅの同位体のうちの１つを天然に存在するゲルマニウム内に存在するものと比べてより高い比率で有していること（たとえば、少なくとも８０％のゲルマニウム７４（７４Ｇｅ）から構成されること）を意味している。
【００１４】
先ず図１を見ると、本発明に従って製作された半導体デバイス１００の断面図を表している。この図示した実施形態では、半導体デバイス１００は、同位体的に濃縮した半導体基板１１０を含んでいる。基板１１０は１つまたは複数のドーパントによってドープを受けている。この基板１１０の上にはｅｐｉ層またはデバイス層１１５が配置されていると共に、この層はさらに、同位体的に濃縮した半導体材料から構成されており、また一実施形態では、基板１１０を成す同じ同位体的に濃縮した半導体材料から構成されている。デバイス層１１５はドーパントを含むことが好ましい。半導体デバイス１００はさらに、デバイス層１１５の内部に形成させたウェル１２０およびソース／ドレイン領域１２５を含んでいる。ウェル１２０は、従来式に形成させた隔絶構造１３０によって電気的に隔絶されている。ゲート１３５は、デバイス層１１５の上に配置されており、かつ誘電体層１４５によってウェル１２０およびソース／ドレイン１２５から隔絶されている。ゲート１３５はさらにスペーサ１５０を含んでいる。ウェル１２０、ソース／ドレイン領域１２５、ゲート１３５、および誘電体層１４５のすべては、能動デバイス１５５の少なくとも一部分を形成している。
【００１５】
半導体デバイス１００の設計は、その目的とする用途に応じてさまざまとなることがある。たとえば、半導体デバイス１００は、相補形金属酸化物半導体（ＣＭＯＳ）デバイスとして、無線周波数横方向ドープ済み金属酸化物半導体（ＲＦＬＤＭＯＳ）デバイスとして、バイポーラ・デバイスとして、あるいは集積回路を形成するために使用される別の能動デバイスとして構成されることがある。しかし、本発明が多くのさまざまなタイプのトランジスタやデバイス設計に適用され得ること、ならびに本発明は特定の設計の任意の１つに限定されないことを理解すべきである。現在一般に導入されている半導体デバイス１００について、集積回路とするためのその製作および組み込みに関してここで検討することにする。
【００１６】
ここで図２を見ると、上で簡単に検討したような半導体デバイスをその上に形成することができるウェハ２００の断面図を表している。その実施形態に応じて、ウェハ２００の基板２１０はケイ素かゲルマニウムのいずれか、あるいはこれらに関する組み合わせまたは合金から構成されることがある。しかし本明細書では、単に一例として、基板２１０の製作にケイ素が使用されている一実施形態について検討することにする。上で言及したように、天然のケイ素は幾つかのケイ素同位体、またより具体的には、概ね９２．２％のケイ素２８（２８Ｓｉ）と、４．７％のケイ素２９（２９Ｓｉ）と、３．１％のケイ素３０（３０Ｓｉ）と、から構成されている。基板２１０の厚さはある程度変動するが、典型的には、基板２１０は約６２５マイクロメートルの厚さを有している。従来の構造では、その基板２１０は、トランジスタなどの能動デバイスに関するウェルおよびソース／ドレインを形成するように天然ケイ素ｅｐｉ層がその上に形成されて適当にドープを受けている基礎の役割をする。しかし、本発明では、その基板２１０は半導体デバイスに対する最終的な基礎すなわち基本層の役割をすることや、幾つかの実施形態では除去を要するためこうした役割をしないことがある。
【００１７】
ここで図３を見ると、２８Ｓｉ、７４Ｇｅ、あるいはこれらの組み合わせまたは合金などの同位体的に濃縮した半導体材料を含む同位体的に濃縮した第１の層３１５を被着させた後のウェハ２００の断面図を表している。一実施形態では、その同位体的に濃縮した半導体材料は２８Ｓｉである。一態様では、同位体的に濃縮した第１の層３１５内に存在するケイ素のうちの少なくとも約９３％を２８Ｓｉが占めており、また別の実施形態では、同位体的に濃縮した第１の層３１５内に存在するケイ素のうちの少なくとも約９９．９％を２８Ｓｉが占めている。
【００１８】
同位体的に濃縮した第１の層３１５もまたドーパントによるドープを受けている。ドーパントの例としては、ｐ型ドーパントやｎ型ドーパントが含まれる。ドーパントの濃度はさまざまとすることができるが、２８Ｓｉが半導体材料でありかつホウ素がドーパントであるような一実施形態では、そのドーパント濃度は約１Ｅ１８から約１Ｅ２０原子／ｃｍ３の範囲にあり、またさらに好ましくは約１Ｅ１９原子／ｃｍ３である。しかし当業者であれば、別の実施形態において、与えられた任意の用途では、どのドーパントを同位体的に濃縮したどの半導体材料および対応するドーパント濃度と一緒に使用すべきかが理解されよう。一実施形態では、同位体的に濃縮した第１の層３１５は被着の間にドープを受ける。
【００１９】
同位体的に濃縮した第１の層３１５は化学蒸着法、分子ビーム・エピタキシー、気相エピタキシー、液相エピタキシー、原子層堆積法、または物理蒸着技法、あるいは半導体ウェハ製造の分野で知られている別の方法など当業者によく知られた技法によって製作されることがある。同位体的に濃縮した第１の層３１５の厚さはさまざまとすることができるが、一実施形態では約４０マイクロメートルの厚さが達成されるまでその被着が継続される。
【００２０】
同位体的に濃縮した第１の層３１５は、高速遠心分離機、ガス拡散、レーザー支援型磁気分離、およびさまざまな化学抽出技法を含む当技術分野で広く知られた一般に利用可能な多数のいずれの方法によって濃縮されることがある。具体的な技法の選択は、コスト、分離しようとする元素の質量、およびスループット要件などの要因に依存する。ケイ素（たとえば、２８Ｓｉ）やゲルマニウム（たとえば、７４Ｇｅ）の純化した同位体は天然に存在するソースから同位体を精製することによって得られる。ケイ素に関する受け入れ可能な出発原料は、シラン、モノクロロシラン、ジクロロシラン、トリクロロシラン、四塩化ケイ素、または四フッ化ケイ素を含む同位体的に濃縮した気体である。ゲルマニウムでは、受け入れ可能な出発原料には、四塩化ゲルマニウム、クロロゲルマニウム、または四フッ化ゲルマニウムが含まれる。これらの出発原料は、参照によってその全体を本明細書に組み込むことにする米国特許第６，１０３，９４２号に記載されている同位体分離方法を使用して調製されることがある。
【００２１】
ここで図４を見ると、図３のデバイス２００の同位体的に濃縮した第２の層４２０を被着した後の様子を表している。ここでも、同位体的に濃縮したケイ素を用いた実施形態について主に検討することにするが、上で検討したような別の半導体材料も同じく同様の方式で使用されることがある。この具体的な実施形態では、２８Ｓｉは、同位体的に濃縮した第１の層３１５層に関して上で検討したのと同じ方法を用いて被着されていると共に、一実施形態ではこれは同位体的に濃縮した第２の層４２０内に存在するケイ素のうちの少なくとも約９３％を占めている。しかし別の実施形態では、２８Ｓｉは同位体的に濃縮した第２の層４２０内に存在するケイ素のうちの少なくとも約９９．９％を占めている。実際に一実施形態では、同位体的に濃縮した第２の層４２０の形成は、同位体的に濃縮した第１の層３１５の形成に使用される被着処理法の単なる延長とすることがある。しかしこのケースでは、同位体的に濃縮した第２の層４２０は意図的にドープを受けていない。同位体的に濃縮した第２の層４２０は意図的にドープを受けていないが、層４２０に対しては同位体的に濃縮した第１の層３１５のドープで使用したのと同じ種類のドーパントによってドープさせることや、別法として意図的にドープさせることがある。ここでも、得られるドーパント濃度はさまざまとすることができるが、そのドーパントがホウ素であるような一実施形態では、ドーパント濃度は約１Ｅ１３から約２Ｅ１５原子／ｃｍ３以下までの範囲とすることがあり、またある種のケースではその濃度は約１Ｅ１５原子／ｃｍ３とすることになる。同位体的に濃縮した第１の層３１５の場合と同様に、同位体的に濃縮した第２の層４２０の厚さはさまざまとすることができるが、一態様では、得られる厚さは、±５マイクロメートル以内とした約１０マイクロメートルである。
【００２２】
同位体的に濃縮した第２の層４２０は、能動デバイス、あるいは上で図１に図示しかつ上で検討したようにしてその内部にまたはその上に能動デバイスを形成させることができるｅｐｉ層の役割をする。このｅｐｉ層は、従来の技法を用いてエピタキシャル成長させることがある。薄い隔絶層などの薄い材料層によって能動デバイスの一部分を同位体的に濃縮した第２の層４２０から分離させることがあったとしても、デバイスは依然として同位体的に濃縮した第２の層４２０上に形成されるものと考えられる。さらに、同位体的に濃縮した層３１５、４２０を２つだけしか図示していないが、別の実施形態は複数の同位体層の使用を企図している。
【００２３】
同位体的に濃縮した第２の層４２０の形成の後に続いて、上で検討すると共に図１に示した能動デバイスなどの能動デバイス４２５を図のように同位体的に濃縮した第２の層４２０の上または層４２０の内部に従来式に形成させている。能動デバイス４２５の従来式の形成に続いて、化学的または機械的研磨／エッチング処理法などの従来式の処理法を用いて基板層２１０が除去されることがある。しかしこの工程は任意選択であり、幾つかの実施形態では実施されないことがある。しかし、基板層２１０が除去される実施形態では、同位体的に濃縮した第１の層３１５がドープを受けているため、層３１５が能動デバイス４２５に対する背側電気接点として使用されることがある。基板層２１０を除去すると、図１に示した実施形態が得られる。
【００２４】
ここで図５を見ると、図４に示した能動デバイスをその内部に組み込むことができる集積回路５００を表している。集積回路５００はトランジスタなどの能動デバイス５０５を含む。ゲート５０８は、そのそれぞれの設計動作電圧で動作するように設計されている。ゲート５０８はそれぞれ、ゲート誘電体５１２によって電気的に隔絶されている。能動デバイス５０５のそれぞれも、所望によりドープを受けることが可能なウェル５２０内に形成させたソース／ドレイン５１５を含んでいる。従来の隔絶構造５２５によって能動デバイス５０５を互いから分離させかつ電気的に隔絶させている。能動デバイス５０５の上には層間誘電体層５３０が配置されており、またこの内部にはさまざまな能動デバイス５０５を相互接続して動作可能な集積回路を形成するための相互接続５３５を形成させている。能動デバイスは、上で検討したように、同位体的に濃縮した第２の層５４０上、および同位体的に濃縮した第１の層５４５の上に形成される。本出願の教示があれば、当業者は図５に示した動作可能な集積回路を形成する方法を知り得よう。
本発明について詳細に記載してきたが、当業者であれば、本発明の範囲を逸脱することなくこれに対してさまざまな変更、代替、および修正を実施できることを理解されよう。
【図面の簡単な説明】
【００２５】
【図１】一実施形態によって提供される半導体デバイスの断面図である。
【図２】同位体的に濃縮した半導体材料層をその上に被着することができる天然の半導体基板の断面図である。
【図３】図２の基板に関する、ドープ済みの同位体的に濃縮した材料層の被着層を被着させた後の断面図である。
【図４】図３の基板に関する、同位体的に濃縮した第２の材料層の被着層を被着させ、かつこの同位体的に濃縮した第２の材料層の上および内部に能動デバイスを形成した後の断面図である。
【図５】図４の基板および能動デバイスをその内部に組み込んだ集積回路の部分断面図である。
【図１】
2006013510.tif 000003
【図２】
2006013510.tif 000004
【図３】
2006013510.tif 000005
【図４】
2006013510.tif 000006
【図５】
2006013510.tif 000007