(57)【要約】【課題】駆動条件に応じて駆動領域を変更することができ、従来に比べて損失の低減を図ることのできる半導体装置を提供する。【解決手段】３つのゲート電極パッド３ａ，３ｂ，３ｃは、３つの駆動領域２ａ，２ｂ，２ｃに夫々対応して設けられ、３つの駆動領域２ａ，２ｂ，２ｃには、互いに電気的に分離されたゲート電極４ａ，４ｂ，４ｃが配置されている。そして、駆動条件に応じてゲート信号によって、駆動する駆動領域２ａ，２ｂ，２ｃの数を変更可能とされている。【選択図】図２
2006278772.tif 000002
【特許請求の範囲】
【請求項１】
ゲート信号に基づいて主電流のオン・オフを行う半導体装置であって、
複数に分割されて設けられた駆動領域と、
前記駆動領域毎に設けられ、夫々が対応する駆動領域を駆動する複数のゲート電極と、
前記複数のゲート電極に夫々対応して設けられた複数のゲート電極パッドとを具備し、
駆動条件に応じて、駆動する前記駆動領域の数を変更可能に構成されたことを特徴とする半導体装置。
【請求項２】
ゲート信号に基づいて主電流のオン・オフを行う半導体装置であって、
複数に分割されて設けられた駆動領域と、
前記駆動領域毎に設けられ、夫々が対応する駆動領域を駆動する複数のゲート電極と、
前記複数のゲート電極に対応して設けられた複数のゲート電極パッドと、
駆動条件に応じて、駆動する前記駆動領域の数を変更する制御手段と
を具備したことを特徴とする半導体装置。
【請求項３】
前記制御手段が、スイッチング周波数が高い時は、前記駆動領域の数を少なくし、スイッチング周波数が低い時は、前記駆動領域の数を多くすることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記制御手段が、前記主電流の電流値が大きい時は、前記駆動領域の数を多くし、前記主電流の電流値が小さい時は、前記駆動領域の数を少なくすることを特徴とする請求項２記載の半導体装置。
【請求項５】
ゲート信号に基づいて主電流のオン・オフを行う複数の並列接続された半導体素子を具備し、
駆動条件に応じて、駆動する前記半導体素子の数を変更可能に構成されたことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特に電力用半導体装置として好適な絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）あるいはＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）等の半導体装置に関する。
【背景技術】
【０００２】
従来から、電力用半導体装置として、例えば、ＩＧＢＴ、ＭＯＳＦＥＴ等の半導体装置が使用されている。
【０００３】
このような半導体装置では、ゲート電極に所定のゲート信号を印加することにより、ソース、ドレイン間に、ゲート信号に応じた主電流が流れるよう、オン・オフ制御が行われる。
【０００４】
図９は、従来の半導体装置の構成を示すものである。同図に示すように、半導体装置１１の内部には、駆動領域１２が設けられており、この駆動領域１２に対応して、図示しないゲート電極が設けられている。そして、このゲート電極を外部に引き出し、外部の配線と接続するためのゲート電極パッド３が、半導体装置１１の表面部分に設けられている。このゲート電極パッド３を介して、ゲート電極にゲート信号を印加することにより、このゲート電極に対応した駆動領域１２に主電流が流れ、主電流のオン・オフ制御が行われるよう構成されている。
【０００５】
このような半導体装置１１では、電流容量の増大等のために、駆動領域１２の面積を大きくすることが行われている。しかしながら、駆動領域１２の面積を大きくすると、例えば、主電流の電流値が小さく、かつ、スイッチング周波数が高いような場合、スイッチング損失が大きくなり、全体としての損失が大きくなる等、駆動条件、例えば、スイッチング周波数の高低や電流値の大小等によって、損失が大きくなる場合があるという課題があった。なお、複数の半導体素子が並列接続されたモジュール構造の半導体装置の場合では、これらの並列接続された複数個の半導体素子を全て同じゲート信号により駆動していた。
【０００６】
また、半導体装置の製造工程において、複数に分割されたゲート電極を形成しておき、耐圧値が規定値を満足しないゲート電極に接続されたゲートパッドを絶縁し、残りのゲート電極のみによって駆動するようにして、歩留まりの向上を図る技術が知られている（例えば、特許文献１参照）。
【０００７】
しかしながら、このような半導体装置においても、完成品の半導体装置が実際に駆動される際の駆動領域の面積は一定であり、駆動条件によって損失が大きくなる場合があるという課題については、上記した場合と同様である。
【特許文献１】特開平６−２９１３２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記の如く、従来の半導体装置においては、駆動条件、例えば、スイッチング周波数の高低や電流値の大小等によって、損失が大きくなる場合があるという課題があった。
本発明は、かかる従来の事情に対処してなされたもので、駆動条件に応じて駆動領域を変更することができ、従来に比べて損失の低減を図ることのできる半導体装置を提供しようとするものである。
【課題を解決するための手段】
【０００９】
本発明の一態様によれば、ゲート信号に基づいて主電流のオン・オフを行う半導体装置であって、複数に分割されて設けられた駆動領域と、前記駆動領域毎に設けられ、夫々が対応する駆動領域を駆動する複数のゲート電極と、前記複数のゲート電極に夫々対応して設けられた複数のゲート電極パッドとを具備し、駆動条件に応じて、駆動する前記駆動領域の数を変更可能に構成されたことを特徴とする半導体装置が提供される。
【００１０】
また、本発明の一態様によれば、ゲート信号に基づいて主電流のオン・オフを行う半導体装置であって、複数に分割されて設けられた駆動領域と、前記駆動領域毎に設けられ、夫々が対応する駆動領域を駆動する複数のゲート電極と、前記複数のゲート電極に対応して設けられた複数のゲート電極パッドと、駆動条件に応じて、駆動する前記駆動領域の数を変更する制御手段とを具備したことを特徴とする半導体装置が提供される。
【００１１】
また、本発明の一態様によれば、ゲート信号に基づいて主電流のオン・オフを行う複数の並列接続された半導体素子を具備し、駆動条件に応じて、駆動する前記半導体素子の数を変更可能に構成されたことを特徴とする半導体装置が提供される。
【発明の効果】
【００１２】
本発明によれば、駆動条件に応じて駆動領域を変更することができ、従来に比べて損失の低減を図ることのできる半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の詳細を、図面を参照して実施形態について説明する。
【００１４】
図１は、本発明の一実施形態に係る半導体装置１の構成を示すものである。この半導体装置１は、ＩＧＢＴ、ＭＯＳＦＥＴ等から構成され、ゲート信号によって、ソース、ドレイン間に流れる主電流のオン・オフ制御を行うものである。同図に示すように、この実施形態の半導体装置１には、３つのゲート電極パッド３ａ，３ｂ，３ｃが、夫々電気的に分離されて配置されている。なお、図１において２は、半導体装置１の駆動領域の全体部分を示している。
【００１５】
上記３つのゲート電極パッド３ａ，３ｂ，３ｃは、図２に点線示すように、３つの駆動領域２ａ，２ｂ，２ｃに夫々対応して設けられている。また、これらの３つの駆動領域２ａ，２ｂ，２ｃには、これらの駆動領域２ａ，２ｂ，２ｃに対応して、互いに電気的に分離されたゲート電極４ａ，４ｂ，４ｃが配置されている。
【００１６】
そして、ゲート電極パッド３ａ，３ｂ，３ｃに夫々外部から配線を接続し、これらのゲート電極パッド３ａ，３ｂ，３ｃを介してゲート電極４ａ，４ｂ，４ｃに個別にゲート信号を印加することにより、３つの駆動領域２ａ，２ｂ，２ｃを夫々個別に駆動することができるよう構成されている。すなわち、例えば、ゲート電極パッド３ａのみにゲート信号を供給することによって、１つの駆動領域２ａのみを駆動することができ、この駆動領域２ａによって、ソース、ドレイン間に主電流を流すことができるようになっている。この場合、駆動面積は、全体の駆動領域２（図１参照）の略１／３となる。
【００１７】
また、駆動面積を大きくする場合は、３つのゲート電極パッド３ａ，３ｂ，３ｃに夫々ゲート信号を供給することによって、３つの駆動領域２ａ，２ｂ，２ｃを全て同時に駆動することができる。
【００１８】
さらに、上記の中間の駆動面積によって駆動する場合は、２つのゲート電極パッド、例えばゲート電極パッド３ａ，３ｂ等にゲート信号を供給することによって、２つの駆動領域２ａ，２ｂを同時に駆動することができる。
【００１９】
そして、上記構成の半導体装置１では、駆動条件に応じてゲート信号によって駆動領域２ａ，２ｂ，２ｃの数を変更する。
【００２０】
例えば、スイッチング周波数が高い場合は、駆動領域の数を減少させて駆動面積を少なくし、スイッチング周波数が低い場合は、駆動領域の数を増やして駆動面積を多くする。また、例えば、主電流の電流値が少ない場合は、駆動領域の数を減少させて駆動面積を少なくし、主電流の電流値が多い場合は、駆動領域の数を増やして駆動面積を多くする。
【００２１】
また、上記のスイッチング周波数、電流の他、電圧値の相違によって駆動領域の数を変更しても良く、その他の要素によって駆動領域数を変更しても良い。また、これらの要素の幾つかによって、駆動領域数を変更しても良い。
【００２２】
これによって、スイッチング損失と導通損失とをバランスさせて、全体としての損失を減少させることができる。
【００２３】
図３は、本実施形態における半導体装置１における損失と、図９に示した構造の従来の半導体装置１１における損失を比較して示すものである。なお、同図において縦軸は損失、横軸はスイッチング周波数又は電流を示しており、実線Ｂが従来例の場合、点線Ａが本実施形態の場合を示している。
【００２４】
同図に示すように、本実施形態においては、スイッチング周波数、電流値等によって、駆動領域２ａ，２ｂ，２ｃの数を変更し、駆動面積を変化させることによって、従来に比べて損失を減少させることができる。
【００２５】
なお、ゲート電極パッド３ａ，３ｂ，３ｃの配置位置は、図１に示した位置に限られるものではなく、例えば、図４に示すように、ゲート電極パッド３ａ，３ｂ，３ｃを隣接するように配置しても良い。但し、基本的には、駆動領域２ａ，２ｂ，２ｃ上に、その領域を制御するゲート電極パッド３ａ，３ｂ，３ｃを設けた方が、寄生のインダクタンスを小さくすることができる。
【００２６】
上記した駆動領域２ａ，２ｂ，２ｃ毎の駆動制御は、例えば、図５に示すように、制御手段としての制御回路５から、ゲート電極パッド３ａ，３ｂ，３ｃに、個別にゲート信号を供給することにより行うことができる。
【００２７】
すなわちこの場合、制御回路５は、例えば、駆動面積を少なくする場合は、ゲート電極パッド３ａのみにゲート信号を供給して駆動領域２ａを駆動する。また、例えば、駆動面積を多くする場合は、全てのゲート電極パッド３ａ，３ｂ，３ｃにゲート信号を供給して、全ての駆動領域２ａ，２ｂ，２ｃを駆動する。これによって、スイッチング周波数や電流値に応じて駆動する駆動領域２ａ，２ｂ，２ｃの数を変更し、駆動面積を変化させて、駆動面積が一定の場合に比べて損失を小さくすることができる。
【００２８】
また、駆動領域２ａ，２ｂ，２ｃ毎の駆動制御は、例えば、図６に示すように、制御回路５からのゲート信号を、所定の電気回路、例えば、抵抗６ａ，６ｂ，６ｃを介してゲート電極パッド３ａ，３ｂ，３ｃに供給する構成としても、行うことができる。
【００２９】
すなわち、この場合、例えば、抵抗４ａの抵抗値を最も小さくし、抵抗４ｃの抵抗値を最も大きくし、抵抗４ｂの抵抗値をこれらの中間とする。このような外付けの電気回路を設けることにより、時定数の相違から、各ゲート電極パッド３ａ，３ｂ，３ｃには、図７に示すようなゲート電圧（ゲート信号）が印加される。この結果、スイッチング周波数が高い時は、駆動面積が小さくなり、スイッチング周波数が低い時は駆動面積が大きくなるので、駆動面積が一定の場合に比べて損失を小さくすることができる。
【００３０】
なお、上記のような電気回路としては、抵抗を用いたものに限られず、例えば、インダクタやキャパシタを用いても同様な効果を得ることができる。また、より複雑な回路を用いて、同様の電圧を印加することも可能である。
【００３１】
図８は、本発明の他の実施形態の構成を示すものである。同図に示す実施形態の半導体装置８０は、１つの基板上８１上に複数個（本実施形態では４つ）の並列接続された半導体素子８２ａ，８２ｂ，８２ｃ，８２ｄが搭載され、モジュール構造とされている。各半導体素子８２ａ，８２ｂ，８２ｃ，８２ｄは、ＩＧＢＴ、ＭＯＳＦＥＴ等から構成され、ゲート信号によって、ソース、ドレイン間に流れる主電流のオン・オフ制御を行う。夫々の半導体素子８２ａ，８２ｂ，８２ｃ，８２ｄには、ゲート電極パッド８３ａ，８３ｂ，８３ｃ，８３ｄが設けられており、これらのゲート電極パッド８３ａ，８３ｂ，８３ｃ，８３ｄには、制御回路８４から、個別にゲート信号が供給され、個別にオン・オフ制御されるように構成されている。
【００３２】
上記実施形態の半導体装置８０では、４つの並列接続された半導体素子８２ａ，８２ｂ，８２ｃ，８２ｄによって、主電流のオン・オフを制御するものであり、そのスイッチング周波数や電流値等の条件によって、使用する半導体素子８２ａ，８２ｂ，８２ｃ，８２ｄの数を変更可能となっている。
【００３３】
前述した実施形態と同様に、一般的には、スイッチング周波数が高いほど、また電流値が小さいほど、使用する半導体素子の数を少なくし、駆動面積を小さくする。これによって、駆動面積が一定の場合に比べて損失を小さくすることができる。
【００３４】
なお、本発明は、上述した実施形態に限定されるものではなく、各種の変形が可能であることは勿論である。例えば、上述した実施形態では、半導体装置１を３つの駆動領域２ａ，２ｂ，２ｃに分割した場合について説明したが、その分割数は３つに限られるものではなく、複数に分割したものであれば、何分割しても良い。また、上述した実施形態では、半導体装置８０を、４つの半導体素子８２ａ，８２ｂ，８２ｃ，８２ｄによって構成した場合について説明したが、半導体素子数は４つに限られるものではなく、複数であれば幾つでも良い。また、ＧＴＯ、トランジスタ、サイリスタにも適用することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の一実施形態に係る半導体装置の構成を示す図。
【図２】図１の実施形態の駆動領域を説明するための図。
【図３】図１の実施形態における損失を、従来の半導体装置の損失と比較して示したグラフ。
【図４】図１の実施形態の変形例の構成を示す図。
【図５】制御回路を具備した実施形態の構成を示す図。
【図６】制御回路を具備した実施形態の構成を示す図。
【図７】図６の実施形態におけるゲート電圧の相違を説明するためのグラフ。
【図８】本発明の他の実施形態の構成を示す図。
【図９】従来の半導体装置の構成を示す図。
【符号の説明】
【００３６】
１…半導体装置（ＭＯＳＦＥＴ，ＩＧＢＴなど）、２ａ，２ｂ，２ｃ…駆動領域、３ａ，３ｂ，３ｃ…ゲート電極パッド、４ａ，４ｂ，４ｃ…ゲート電極。
【図１】
2006278772.tif 000003
【図２】
2006278772.tif 000004
【図３】
2006278772.tif 000005
【図４】
2006278772.tif 000006
【図５】
2006278772.tif 000007
【図６】
2006278772.tif 000008
【図７】
2006278772.tif 000009
【図８】
2006278772.tif 000010
【図９】
2006278772.tif 000011