(57)【要約】  【課題】  パッド電極とこれに対向する電極との間の静電容量が小さく、高周波特性が良好であり、電流リークや静電破壊による不良を防止することができる半導体レーザおよびその実装方法を提供する。  【解決手段】  第２のクラッド層６の上部およびコンタクト層７に溝９、１０を形成してその間にリッジ８を形成する。リッジ８上に電極１２を形成する。リッジ８の側面、溝９、１０の内部および溝９、１０の外側の部分のコンタクト層７上に絶縁膜１１を形成する。この絶縁膜１１のうちの溝９、１０の外側の部分のコンタクト層７上の部分の厚さは少なくとも電極１２の厚さより大きくする。また、電極１２を覆い、かつ溝９、１２の外側の部分の上方の絶縁膜１１上に延在してパッド電極１３を形成する。このパッド電極１３のうちの溝９、１０の外側の部分の上方の部分の上面をリッジ８の上方の部分の上面より高い位置にする。【選択図】        図１
2006128558.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
上記基板上の第１導電型の第１のクラッド層と、
上記第１のクラッド層上の活性層と、
上記活性層上の第２導電型の第２のクラッド層と、
上記第２のクラッド層上の第２導電型のコンタクト層とを有する半導体レーザにおいて、
上記第２のクラッド層の上部および上記コンタクト層に互いに平行にかつ互いに所定間隔離れて一対の溝が形成されてその間にリッジが形成され、
上記リッジ上に第２導電型側の電極が形成され、
上記リッジの側面、上記溝の内部および上記溝の外側の部分の上記コンタクト層上に絶縁膜が形成され、この絶縁膜のうちの上記溝の外側の部分の上記コンタクト層上の部分の厚さは少なくとも上記第２導電型側の電極の厚さより大きく、
上記第２導電型側の電極を覆い、かつ上記溝の外側の部分の上方の上記絶縁膜上に延在してパッド電極が形成され、このパッド電極のうちの上記溝の外側の部分の上方の部分の上面はこのパッド電極のうちの上記リッジの上方の部分の上面より高い位置にある
ことを特徴とする半導体レーザ。
【請求項２】
上記第１のクラッド層、上記活性層、上記第２のクラッド層および上記コンタクト層は窒化物系ＩＩＩ−Ｖ族化合物半導体からなることを特徴とする請求項１記載の半導体レーザ。
【請求項３】
上記基板は導電性半導体基板であることを特徴とする請求項１記載の半導体レーザ。
【請求項４】
上記基板は窒化物系ＩＩＩ−Ｖ族化合物半導体からなることを特徴とする請求項１記載の半導体レーザ。
【請求項５】
上記基板はＧａＮ基板であることを特徴とする請求項１記載の半導体レーザ。
【請求項６】
上記基板の裏面に第１導電型側の電極が形成されていることを特徴とする請求項１記載の半導体レーザ。
【請求項７】
基板と、
上記基板上の第１導電型の第１のクラッド層と、
上記第１のクラッド層上の活性層と、
上記活性層上の第２導電型の第２のクラッド層と、
上記第２のクラッド層上の第２導電型のコンタクト層とを有し、
上記第２のクラッド層の上部および上記コンタクト層に互いに平行にかつ互いに所定間隔離れて一対の溝が形成されてその間にリッジが形成され、
上記リッジ上に第２導電型側の電極が形成され、
上記リッジの側面、上記溝の内部および上記溝の外側の部分の上記コンタクト層上に絶縁膜が形成され、この絶縁膜のうちの上記溝の外側の部分の上記コンタクト層上の部分の厚さは少なくとも上記第２導電型側の電極の厚さより大きく、
上記第２導電型側の電極を覆い、かつ上記溝の外側の部分の上方の上記絶縁膜上に延在してパッド電極が形成され、このパッド電極のうちの上記溝の外側の部分の上方の部分の上面はこのパッド電極のうちの上記リッジの上方の部分の上面より高い位置にある半導体レーザをサブマウント上に実装する半導体レーザの実装方法であって、
サブマウント上にはんだにより上記半導体レーザを実装し、この際、上記半導体レーザの上記リッジの延長線上にはんだが存在しないように上記はんだのパターンを定め、かつ上記半導体レーザのフロント側の端面が上記サブマウントの外に突き出るように位置決めするようにした
ことを特徴とする半導体レーザの実装方法。
【請求項８】
基板と、
上記基板上の第１導電型の第１のクラッド層と、
上記第１のクラッド層上の活性層と、
上記活性層上の第２導電型の第２のクラッド層と、
上記第２のクラッド層上の第２導電型のコンタクト層とを有し、
上記第２のクラッド層の上部および上記コンタクト層に互いに平行にかつ互いに所定間隔離れて一対の溝が形成されてその間にリッジが形成され、
上記リッジ上に第２導電型側の電極が形成され、
上記リッジの側面、上記溝の内部および上記溝の外側の部分の上記コンタクト層上に絶縁膜が形成され、この絶縁膜のうちの上記溝の外側の部分の上記コンタクト層上の部分の厚さは少なくとも上記第２導電型側の電極の厚さより大きく、
上記第２導電型側の電極を覆い、かつ上記溝の外側の部分の上方の上記絶縁膜上に延在してパッド電極が形成され、このパッド電極のうちの上記溝の外側の部分の上方の部分の上面はこのパッド電極のうちの上記リッジの上方の部分の上面より高い位置にある半導体レーザをサブマウント上に実装した半導体レーザ実装構造体であって、
サブマウント上にはんだにより上記半導体レーザを実装し、この際、上記半導体レーザの上記リッジの延長線上にはんだが存在しないように上記はんだのパターンを定め、かつ上記半導体レーザのフロント側の端面が上記サブマウントの外に突き出るように位置決めした
ことを特徴とする半導体レーザ実装構造体。
【請求項９】
光源に半導体レーザを用いた光ディスク装置において、
上記半導体レーザとして、
基板と、
上記基板上の第１導電型の第１のクラッド層と、
上記第１のクラッド層上の活性層と、
上記活性層上の第２導電型の第２のクラッド層と、
上記第２のクラッド層上の第２導電型のコンタクト層とを有し、
上記第２のクラッド層の上部および上記コンタクト層に互いに平行にかつ互いに所定間隔離れて一対の溝が形成されてその間にリッジが形成され、
上記リッジ上に第２導電型側の電極が形成され、
上記リッジの側面、上記溝の内部および上記溝の外側の部分の上記コンタクト層上に絶縁膜が形成され、この絶縁膜のうちの上記溝の外側の部分の上記コンタクト層上の部分の厚さは少なくとも上記第２導電型側の電極の厚さより大きく、
上記第２導電型側の電極を覆い、かつ上記溝の外側の部分の上方の上記絶縁膜上に延在してパッド電極が形成され、このパッド電極のうちの上記溝の外側の部分の上方の部分の上面はこのパッド電極のうちの上記リッジの上方の部分の上面より高い位置にある半導体レーザを用いた
ことを特徴とする光ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体レーザ、半導体レーザの実装方法、半導体レーザ実装構造体および光ディスク装置に関し、例えば、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザおよびこれを光源に用いる光ディスク装置に適用して好適なものである。
【背景技術】
【０００２】
図８に、ＧａＮ基板を用いた従来のＧａＮ系半導体レーザを示す。図８に示すように、このＧａＮ系半導体レーザにおいては、ｎ型ＧａＮ基板１０１上にｎ型ＡｌＧａＮクラッド層１０２、ｎ型ＧａＮ光導波層１０３、アンドープのＧａ1-x Ｉｎx Ｎ（井戸層）／Ｇａ1-y Ｉｎy Ｎ（障壁層、ｘ＞ｙ）多重量子井戸構造の活性層１０４、ｐ型ＧａＮ光導波層１０５、ｐ型ＧａＮ／ＡｌＧａＮ超格子クラッド層１０６およびｐ型ＧａＮコンタクト層１０７が順次積層されている。ｐ型ＧａＮ／ＡｌＧａＮ超格子クラッド層１０６の上部およびｐ型ＧａＮコンタクト層１０７には、一方向に直線状に延在してリッジ１０８が形成されている。このリッジ１０８の側面およびその外側の部分のｐ型ＧａＮ／ＡｌＧａＮ超格子クラッド層１０６上に延在して絶縁膜１０９が形成されている。このリッジ１０８の上にｐ側電極１１０がｐ型ＧａＮコンタクト層１０７に電気的にコンタクトして形成されている。また、ｐ側電極１１０および絶縁膜１０９を覆うようにパッド電極１１１がｐ側電極１１０と電気的にコンタクトして形成されている。一方、ｎ型ＧａＮ基板１０１の裏面にｎ側電極１１２が電気的にコンタクトして形成されている。
【０００３】
ＧａＮ基板を用いた半導体レーザについては例えば特許文献１に開示されている。
【特許文献１】特開２００３−１２４５７２号公報
【０００４】
上述のＧａＮ系半導体レーザの実装方法について説明する。図９Ａ（上面図）に示すように、長方形のサブマウント２０１の上面にＳｎまたはＡｇＳｎ、ＡｕＳｎなどのＳｎ混晶金属よりなるはんだ２０２をストライプ状に形成し、このストライプ状のはんだ２０２上にＧａＮ系半導体レーザチップ２０３のリッジ１０８が来るように位置決めし、このはんだ２０２を融かした状態でこのＧａＮ系半導体レーザチップ２０３に圧力をかけてマウントする。そして、図９Ｂ（リア側端面から見た側面図）に示すように、サブマウント２０１の周辺部に形成されたストライプ状のボンディングパッド２０４とこのＧａＮ系半導体レーザチップ２０３のｎ側電極１１２とをワイヤー２０５によりボンディングする。サブマウント２０１のボンディングパッド２０４が形成されている部分と反対側の部位の周辺部にはもう一つのストライプ状のボンディングパッド２０６が形成されている。サブマウント２０１の二つの角部には、ＧａＮ系半導体レーザチップ２０３とサブマウント２０１との位置決めに用いる画像認識用パターン２０７、２０８が形成されている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述の従来のＧａＮ系半導体レーザは、パッド電極１１１とこれと対向するｎ側電極１１２との間の静電容量が大きく、高周波特性が悪いという問題や、電流リークや静電破壊による不良が発生しやすく、特にいわゆるｐダウンでマウントするときに顕著であるという問題があった。
また、図９Ｃ（側面図）に示すように、ＧａＮ系半導体レーザチップ２０３をサブマウント２０１上にマウントする際に圧力をかけると、実際にははんだ２０２が横にはみ出して盛り上がってしまう。この盛り上がり部２０２ａの高さは一般に３０μｍ前後である。このときのリア側端面から見た側面図を図９Ｄに示す。図９Ｃおよび図９Ｄに示すように、この盛り上がり部２０２ａがリア側の端面に接触してしまい、これが原因でｐ側−ｎ側間の電流リークや静電破壊が起きやすいという問題があった。
そこで、この発明が解決しようとする課題は、パッド電極とこれに対向する電極との間の静電容量が小さく、高周波特性が良好であり、電流リークや静電破壊による不良を防止することができる半導体レーザならびにこの半導体レーザを電流リークや絶縁破壊などを生じることなく良好にマウントすることができる半導体レーザの実装方法および半導体レーザ実装構造体を提供することである。
この発明が解決しようとする他の課題は、この半導体レーザを光源に用いた光ディスク装置を提供することである。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、第１の発明は、
基板と、
基板上の第１導電型の第１のクラッド層と、
第１のクラッド層上の活性層と、
活性層上の第２導電型の第２のクラッド層と、
第２のクラッド層上の第２導電型のコンタクト層とを有する半導体レーザにおいて、
第２のクラッド層の上部およびコンタクト層に互いに平行にかつ互いに所定間隔離れて一対の溝が形成されてその間にリッジが形成され、
リッジ上に第２導電型側の電極が形成され、
リッジの側面、溝の内部および溝の外側の部分のコンタクト層上に絶縁膜が形成され、この絶縁膜のうちの溝の外側の部分のコンタクト層上の部分の厚さは少なくとも第２導電型側の電極の厚さより大きく、
第２導電型側の電極を覆い、かつ溝の外側の部分の上方の絶縁膜上に延在してパッド電極が形成され、このパッド電極のうちの溝の外側の部分の上方の部分の上面はこのパッド電極のうちのリッジの上方の部分の上面より高い位置にある
ことを特徴とするものである。
【０００７】
第２の発明は、
基板と、
基板上の第１導電型の第１のクラッド層と、
第１のクラッド層上の活性層と、
活性層上の第２導電型の第２のクラッド層と、
第２のクラッド層上の第２導電型のコンタクト層とを有し、
第２のクラッド層の上部およびコンタクト層に互いに平行にかつ互いに所定間隔離れて一対の溝が形成されてその間にリッジが形成され、
リッジ上に第２導電型側の電極が形成され、
リッジの側面、溝の内部および溝の外側の部分のコンタクト層上に絶縁膜が形成され、この絶縁膜のうちの溝の外側の部分のコンタクト層上の部分の厚さは少なくとも第２導電型側の電極の厚さより大きく、
第２導電型側の電極を覆い、かつ溝の外側の部分の上方の絶縁膜上に延在してパッド電極が形成され、このパッド電極のうちの溝の外側の部分の上方の部分の上面はこのパッド電極のうちのリッジの上方の部分の上面より高い位置にある半導体レーザをサブマウント上に実装する半導体レーザの実装方法であって、
サブマウント上にはんだにより半導体レーザを実装し、この際、半導体レーザのリッジの延長線上にはんだが存在しないようにはんだのパターンを定め、かつ半導体レーザのフロント側の端面がサブマウントの外に突き出るように位置決めするようにした
ことを特徴とするものである。
【０００８】
第３の発明は、
基板と、
基板上の第１導電型の第１のクラッド層と、
第１のクラッド層上の活性層と、
活性層上の第２導電型の第２のクラッド層と、
第２のクラッド層上の第２導電型のコンタクト層とを有し、
第２のクラッド層の上部およびコンタクト層に互いに平行にかつ互いに所定間隔離れて一対の溝が形成されてその間にリッジが形成され、
リッジ上に第２導電型側の電極が形成され、
リッジの側面、溝の内部および溝の外側の部分のコンタクト層上に絶縁膜が形成され、この絶縁膜のうちの溝の外側の部分のコンタクト層上の部分の厚さは少なくとも第２導電型側の電極の厚さより大きく、
第２導電型側の電極を覆い、かつ溝の外側の部分の上方の絶縁膜上に延在してパッド電極が形成され、このパッド電極のうちの溝の外側の部分の上方の部分の上面はこのパッド電極のうちのリッジの上方の部分の上面より高い位置にある半導体レーザをサブマウント上に実装した半導体レーザ実装構造体であって、
サブマウント上にはんだにより半導体レーザを実装し、この際、半導体レーザのリッジの延長線上にはんだが存在しないようにはんだのパターンを定め、かつ半導体レーザのフロント側の端面がサブマウントの外に突き出るように位置決めした
ことを特徴とするものである。
【０００９】
第４の発明は、
光源に半導体レーザを用いた光ディスク装置において、
半導体レーザとして、
基板と、
基板上の第１導電型の第１のクラッド層と、
第１のクラッド層上の活性層と、
活性層上の第２導電型の第２のクラッド層と、
第２のクラッド層上の第２導電型のコンタクト層とを有し、
第２のクラッド層の上部およびコンタクト層に互いに平行にかつ互いに所定間隔離れて一対の溝が形成されてその間にリッジが形成され、
リッジ上に第２導電型側の電極が形成され、
リッジの側面、溝の内部および溝の外側の部分のコンタクト層上に絶縁膜が形成され、この絶縁膜のうちの溝の外側の部分のコンタクト層上の部分の厚さは少なくとも第２導電型側の電極の厚さより大きく、
第２導電型側の電極を覆い、かつ溝の外側の部分の上方の絶縁膜上に延在してパッド電極が形成され、このパッド電極のうちの溝の外側の部分の上方の部分の上面はこのパッド電極のうちのリッジの上方の部分の上面より高い位置にある半導体レーザを用いた
ことを特徴とするものである。
【００１０】
第１〜第４の発明において、絶縁膜は、電気絶縁性を有しあるいは十分に高抵抗の物質からなるものであれば、基本的にはどのような物質からなるものであってもよいが、半導体レーザの静電容量低減の観点からは、誘電率が低いものが好ましい。また、この絶縁膜は、単層構造であっても二層以上の多層構造であってもよい。この絶縁膜を二層構造とする場合、上層が発振波長の光に対する吸収係数が高いもの、例えばレーザ光の波長が青紫色の波長帯のときにはアンドープのＳｉ膜が好ましい。また、絶縁膜のうちの溝の外側の部分のコンタクト層上の部分の厚さと第２導電型側の電極の厚さとの差は、典型的には、５０ｎｍ以上１μｍ以下に選ばれる。同様に、パッド電極のうちの溝の外側の部分の上方の部分の上面とこのパッド電極のうちのリッジの上方の部分の上面との間の高さの差は、典型的には、５０ｎｍ以上１μｍ以下に選ばれる。
【００１１】
基板は典型的には導電性基板である。また、第１のクラッド層、活性層、第２のクラッド層およびコンタクト層は典型的には窒化物系ＩＩＩ−Ｖ族化合物半導体からなる。この場合、基板は典型的には窒化物系ＩＩＩ−Ｖ族化合物半導体基板である。この窒化物系ＩＩＩ−Ｖ族化合物半導体は、最も一般的には、ＡｌX Ｂy Ｇａ1-x-y-z Ｉｎz Ａｓu Ｎ1-u-v Ｐv （ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｕ≦１、０≦ｖ≦１、０≦ｘ＋ｙ＋ｚ＜１、０≦ｕ＋ｖ＜１）からなり、より具体的には、ＡｌX Ｂy Ｇａ1-x-y-z Ｉｎz Ｎ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｘ＋ｙ＋ｚ＜１）からなり、典型的には、ＡｌX Ｇａ1-x-z Ｉｎz Ｎ（ただし、０≦ｘ≦１、０≦ｚ≦１）からなる。最も典型的には、基板はＧａＮ基板である。導電性の基板の裏面には、典型的には第１導電型側の電極が形成される。
光ディスク装置には、再生（読み出し）専用のもの、記録（書き込み）専用のもの、再生および記録が可能なもののいずれも含まれる。
【００１２】
上述のように構成された第１〜第４の発明においては、リッジの側面、溝の内部および溝の外側の部分のコンタクト層上に絶縁膜が形成され、この絶縁膜のうちの溝の外側の部分のコンタクト層上の部分の厚さが少なくとも第２導電型側の電極の厚さより大きいことにより、パッド電極と基板の裏面に形成される電極との間の距離を少なくとも部分的に従来に比べて長くすることができる。また、パッド電極のうちの溝の外側の部分の上方の部分の上面がこのパッド電極のうちのリッジの上方の部分の上面より高い位置にあるため、このパッド電極を下にして半導体レーザをサブマウント上に実装する場合、負荷は溝の外側の部分の上方の部分のパッド電極の上面に加わり、リッジの上方の部分のパッド電極の上面には負荷がほとんど加わらない。
【発明の効果】
【００１３】
この発明によれば、パッド電極と基板の裏面に形成される電極との間の距離を少なくとも部分的に従来に比べて長くすることができることにより、パッド電極と基板の裏面に形成される電極との間の静電容量の低減を図ることができ、これにより高周波特性の向上を図ることができ、また、電流リークや静電破壊を防止することができる。また、この半導体レーザをサブマウント上に実装する場合、リッジに負荷が加わらないようにすることができるため、半導体レーザの不良の発生を防止することができる。そして、この半導体レーザを光源に用いることにより、高性能の光ディスク装置を実現することができる。
【発明を実施するための最良の形態】
【００１４】
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
図１はこの発明の第１の実施形態によるＧａＮ系半導体レーザを示す。
図１に示すように、このＧａＮ系半導体レーザにおいては、ｎ型ＧａＮ基板１上にｎ型ＡｌＧａＮクラッド層２、ｎ型ＧａＮ光導波層３、アンドープのＧａ1-x Ｉｎx Ｎ（井戸層）／Ｇａ1-y Ｉｎy Ｎ（障壁層、ｘ＞ｙ）多重量子井戸構造の活性層４、ｐ型ＧａＮ光導波層５、ｐ型ＧａＮ／ＡｌＧａＮ超格子クラッド層６およびｐ型ＧａＮコンタクト層７が順次積層されている。ｐ型ＧａＮ／ＡｌＧａＮ超格子クラッド層６の上部およびｐ型ＧａＮコンタクト層７には、一方向に直線状に延在してリッジ８が形成されている。このリッジ８の両側には溝９、１０が形成されている。このリッジ１０８の側面、溝９、１０およびその外側の部分のｐ型ＧａＮコンタクト層７上に延在して例えばＳｉＯ2 膜およびその上のアンドープＳｉ膜からなる絶縁膜１１が形成されている。リッジ８の上にｐ側電極１２がｐ型ＧａＮコンタクト層７に電気的にコンタクトして形成されている。また、ｐ側電極１２および絶縁膜１１を覆うようにパッド電極１３がｐ側電極１２と電気的にコンタクトして形成されている。一方、ｎ型ＧａＮ基板１の裏面にｎ側電極１４が電気的にコンタクトして形成されている。
【００１５】
ここで、レーザ構造を形成するＧａＮ系半導体層の厚さの例を挙げると、ｎ型ＡｌＧａＮクラッド層５は１２００ｎｍ、ｎ型ＧａＮ光導波層６は１２ｎｍ、活性層４の井戸層は３．５ｎｍ（井戸数は３）、障壁層は７ｎｍ、ｐ型ＧａＮ光導波層５は１２．３ｎｍ、ｐ型ＧａＮ／ＡｌＧａＮ超格子クラッド層６は４００ｎｍである。また、ｎ型ＡｌＧａＮクラッド層２のＡｌ組成は例えば０．０５、ｐ型ＧａＮ／ＡｌＧａＮ超格子クラッド層６のＡｌＧａＮ層のＡｌ組成は例えば０．０８である。
【００１６】
また、絶縁膜１１のうちの溝９、１０の外側の平坦部上の部分の厚さをｈ1 、溝９、１０の底の部分の厚さをｈ2 とすると、例えば２００ｎｍ≦ｈ2 あるいは１５０ｎｍ≦ｈ2 あるいは５０ｎｍ≦ｈ2 かつｈ2 ≦ｈ1 である。また、ｐ側電極１２の厚さをｈ3 、パッド電極１３のうちの両側の平坦部の上面とｐ側電極１２上の平坦部の上面との高さの差をｈ4 とすると、ｈ4 ＞ｈ3 かつ５０ｎｍ≦ｈ4 ≦１μｍあるいは１００ｎｍ≦ｈ4 ≦０．５μｍである。さらに、パッド電極１３のうちの溝９、１０の上方の凹部の幅をそれぞれＷ1 、Ｗ2 、リッジ８の上方の平坦部の幅をＷ3 とすると、Ｗ1 、Ｗ2 ≦２５０μｍあるいはＷ1 、Ｗ2 ≦１００μｍあるいはＷ1 、Ｗ2 ≦２０μｍ、Ｗ3 ≦１００μｍあるいはＷ3 ≦３０μｍあるいはＷ3 ≦１０μｍである。
【００１７】
次に、このＧａＮ系半導体レーザの製造方法について説明する。
まず、ｎ型ＧａＮ基板１上に、例えば有機金属化学気相成長（ＭＯＣＶＤ）法などにより、ｎ型ＡｌＧａＮクラッド層２、ｎ型ＧａＮ光導波層３、活性層４、ｐ型ＧａＮ光導波層５、ｐ型ＧａＮ／ＡｌＧａＮ超格子クラッド層６およびｐ型ＧａＮコンタクト層７を順次エピタキシャル成長させる。次に、例えばＳｉＯ2 膜のような絶縁膜（図示せず）を全面に形成した後、この絶縁膜をエッチングにより所定形状にパターニングする。次に、この絶縁膜をエッチングマスクとして用いて例えば反応性イオンエッチング（ＲＩＥ）法などのドライエッチングによりｐ型ＧａＮ／ＡｌＧａＮ超格子クラッド層６の厚さ方向の途中の深さまでエッチングすることにより溝９、１０を形成し、これによってリッジ８を形成する。次に、このエッチングマスクとして用いた絶縁膜を残したまま全面に例えばＳｉＯ2 膜およびアンドープＳｉ膜を順次形成した後、リッジ８上の部分にあるこれらの膜を選択的にエッチング除去する。これによって、溝９、１０の部分では厚さｈ1 、溝９、１０の外側の部分では厚さｈ2 ≧ｈ1 の絶縁膜１１が形成される。次に、リッジ８上にｐ側電極１２を形成し、さらにその上にパッド電極１３を形成する。次に、ｎ型ＧａＮ基板１をその裏面から研磨することにより、所定の厚さに薄膜化する。次に、ｎ型ＧａＮ基板１の裏面にｎ側電極１４を形成する。以上により、図１に示すＧａＮ系半導体レーザが製造される。
【００１８】
図２は、この第１の実施形態によるＧａＮ系半導体レーザのパッド電極１３とｎ側電極１4 との間の静電容量Ｃの測定結果を示す。図２には、比較のために、図８に示す従来のＧａＮ系半導体レーザのパッド電極１１１とｎ側電極１１２との間の静電容量Ｃの測定結果も併せて示す。図２より、この第１の実施形態によるＧａＮ系半導体レーザでは、従来のＧａＮ系半導体レーザに比べて、キャパシタの静電容量Ｃが半減していることが分かる。
【００１９】
図３は、この第１の実施形態によるＧａＮ系半導体レーザのパッド電極１３とｎ側電極１４との間の抵抗Ｒの測定結果を示す。図３には、比較のために、図８に示す従来のＧａＮ系半導体レーザのパッド電極１１１とｎ側電極１１２との間の抵抗Ｒの測定結果も併せて示す。図３より、この第１の実施形態によるＧａＮ系半導体レーザの抵抗Ｒは、従来のＧａＮ系半導体レーザの抵抗Ｒとほとんど同じであることが分かる。
【００２０】
図４は、この第１の実施形態によるＧａＮ系半導体レーザのパッド電極１３とｎ側電極１４との間に順方向電圧を印加して静電破壊試験を行った結果を示す。ただし、絶縁膜１１はＳｉＯ2 膜とその上のアンドープＳｉ膜との二層からなり、ｈ1 ＝４００ｎｍ、ｈ2 ＝２００ｎｍである。図４には、比較のために、図８に示す従来のＧａＮ系半導体レーザのパッド電極１１１とｐ側電極１１２との間に順方向電圧を印加して静電破壊試験を行った結果も併せて示す。ただし、絶縁膜１０９はＳｉＯ2 膜とその上のアンドープＳｉ膜との二層からなり、その厚さは２００ｎｍである。図４より、この第１の実施形態によるＧａＮ系半導体レーザの静電耐圧は、従来のＧａＮ系半導体レーザに比べて、３０Ｖも増大していることが分かる。
【００２１】
図５は、この第１の実施形態によるＧａＮ系半導体レーザのパッド電極１３を下にして、すなわちいわゆるｐダウンでサブマウント上にマウントした場合の貼り付き強度を静電容量Ｃに対してプロットしたものである。図５には、比較のために、図８に示す従来のＧａＮ系半導体レーザのパッド電極１１１を下にしてサブマウント上にマウントした場合の貼り付き強度を静電容量Ｃに対してプロットしたものも併せて示す。図５より、この第１の実施形態によるＧａＮ系半導体レーザでは、パッド電極１３の面積が０．１４７ｍｍ2 であるとき、貼り付き強度は約８６０ｇと高く、静電容量Ｃも約２０ｐＦと小さい。これに対して、従来のＧａＮ系半導体レーザでは、パッド電極１１１の面積が０．０６６ｍｍ2 であるとき、静電容量Ｃは約２０ｐＦと低いものの、貼り付き強度は約３６０ｇと低く、また、パッド電極１１１の面積が０．１４７ｍｍ2 であるとき、貼り付き強度は約６００ｇと低く、静電容量Ｃは約４５ｐＦと大きい。
【００２２】
以上のように、この第１の実施形態によれば、次のような種々の利点を得ることができる。すなわち、ｐ型ＧａＮ／ＡｌＧａＮ超格子クラッド層６の上部およびｐ型ＧａＮコンタクト層７に溝９、１０を形成することでリッジ８を形成しているため、このリッジ８の両側の溝９、１０の外側にある平坦部はリッジ８と同じ高さであり、しかも絶縁膜１１の厚さｈ1 、ｈ2 を従来に比べて大きくすることができ、特にパッド電極１３の両端部が延在している部分の絶縁膜１１の厚さｈ1 を従来に比べて極めて大きくすることができることから、パッド電極１３とｎ側電極１４との間の距離を大きくすることができ、それによって図２に示すようにそれらの間の静電容量Ｃを低減することができる。また、この際、図３に示すようにパッド電極１３とｎ側電極１４との間の抵抗Ｒは変わらないので、このＧａＮ系半導体レーザとその駆動回路との調整が容易である。すなわち、駆動回路との調整のためにはＧａＮ系半導体レーザの静電容量Ｃおよび抵抗Ｒが重要であるが、抵抗Ｒを変えることなく静電容量Ｃの調整が可能であるため、駆動回路との調整が容易となる。また、パッド電極１３とｎ側電極１４との間の距離を大きくすることができるため、このＧａＮ系半導体レーザをｐダウンでサブマウント上にマウントする場合においても、図４に示すように、電流リークや静電破壊が起こりにくい。また、リッジ８の上方の部分のパッド電極１３の上面よりも、溝９、１０の外側の部分のパッド電極１３の上面の方が高いため、このＧａＮ系半導体レーザをｐダウンでサブマウント上にマウントする場合には、この高い方のパッド電極１３の上面に負荷が加わることになる。このため、リッジ８に加わる負荷を極めて小さくすることができる。また、静電容量Ｃを一定とした場合、従来に比べてパッド電極１３の面積を大きくすることができるため、図５に示すようにこのＧａＮ系半導体レーザをｐダウンでサブマウント上にマウントする場合の貼り付き強度の向上を図ることができる。さらに、リッジ８を形成するために行うドライエッチングの際には、エッチングされた表面が荒れることがあり、それにより表面に形成された凸部から絶縁破壊が起こるおそれがあるが、リッジ８を形成するためには溝９、１０を形成するだけでよいので、エッチング面積は従来に比べて極めて小さくなるため、絶縁破壊が起きにくく、その点で有利である。
以上により、高性能のＧａＮ系半導体レーザを実現することができ、このＧａＮ系半導体レーザをサブマウント上にマウントすることにより高信頼性のＧａＮ系半導体レーザ実装構造体を実現することができる。このＧａＮ系半導体レーザおよびＧａＮ系半導体レーザ実装構造体は、例えば光ディスク装置の光ピックアップの光源に用いて好適なものである。
【００２３】
次に、この発明の第２の実施形態について説明する。この第２の実施形態においては、第１の実施形態によるＧａＮ系半導体レーザの実装方法について説明する。
この第２の実施形態においては、図６Ａ（上面図）に示すように、例えばＡｌＮからなる長方形のサブマウント５１の上面に例えばＳｎからなるはんだ５２を幅が狭い部分と幅が広い部分とからなるＬ字状に形成し、このはんだ５２の幅が広い部分の上にＧａＮ系半導体レーザチップ５３のリッジ８が来るように位置決めし、このはんだ５２を融かした状態でこのＧａＮ系半導体レーザチップ５３に圧力をかけてマウントする。はんだ５２の全長は例えば８００〜９００μｍ、幅が狭い部分の長さは例えば２８０〜３２０μｍ、幅が広い部分の長さは例えば４８０〜６２０μｍ、幅が狭い部分の幅は例えば９０〜１００μｍ、幅が広い部分の幅は例えば１７０〜１８０μｍである。また、このとき、はんだ５２の幅が狭い部分の一側面とＧａＮ系半導体レーザチップ５３のリッジ８との間の距離をＬ1 とすると、０μｍ＜Ｌ1 ≦１００μｍあるいは０μｍ＜Ｌ1 ≦２００μｍあるいは０μｍ＜Ｌ1 ≦３００μｍ、具体的には例えば２５〜３５μｍとなるようにする。この場合、はんだ５２はリッジ８の延長線上には存在していない。また、サブマウント５１の一側面とＧａＮ系半導体レーザチップ５３のフロント側の端面との間の距離をＬf とすると、０μｍ＜Ｌf ≦５０μｍあるいは０μｍ＜Ｌf ≦１００μｍあるいは０μｍ＜Ｌf ≦２００μｍとなるようにする。また、はんだ５２の幅が広い部分の一端面とＧａＮ系半導体レーザチップ５３のリア側の端面との間の距離をＬr とすると、０μｍ＜Ｌr ≦５０μｍあるいは０μｍ＜Ｌr ≦１００μｍあるいは０μｍ＜Ｌr ≦２００μｍとなるようにする。そして、図６Ｂ（リア側端面から見た側面図）に示すように、サブマウント５１の周辺部に形成されたストライプ状のボンディングパッド５４とこのＧａＮ系半導体レーザチップ５３のｎ側電極１４とをワイヤー５５によりボンディングする。サブマウント５１のボンディングパッド５４が形成されている部分と反対側の部位の周辺部にはもう一つのストライプ状のボンディングパッド５６が形成されている。ボンディングパッド５４とこのＧａＮ系半導体レーザチップ５３のｎ側電極１４とをワイヤー５５によりボンディングする。ボンディングパッド５４、５６は例えばＡｕからなる。サブマウント５１の二つの角部には、ＧａＮ系半導体レーザチップ５３とサブマウント５１との位置決めに用いる画像認識用パターン５７、５８が形成されている。
図７に示すように、こうしてＧａＮ系半導体レーザチップ５３をマウントしたサブマウント５１をヒートシンク５９上にはんだ６０を用いて接合する。
【００２４】
この第２の実施形態によれば、第１の実施形態によるＧａＮ系半導体レーザを用いることによる利点に加え、次のような利点を得ることができる。すなわち、図６Ｃ（側面図）に示すように、ＧａＮ系半導体レーザチップ５３をサブマウント５１上にマウントする際に圧力をかけると、はんだ５２が横にはみ出して盛り上がるが、この場合、はんだ５２の幅が狭い部分の一側面とＧａＮ系半導体レーザチップ５３のリッジ８との間は距離Ｌ1 だけ離れていてリッジ８の延長線上にはんだ５２が存在せず、しかもはんだ５２の幅が広い部分の一端面とＧａＮ系半導体レーザチップ５３のリア側の端面との間も距離Ｌr だけ離れているため、図６Ｄに示すように、この盛り上がり部５２ａはリッジ８の近傍には形成されず、リッジ８から十分離れた位置に形成される。このため、この盛り上がり部５２ａに起因するｐ側−ｎ側間の電流リークや静電破壊が起きにくい。また、ＧａＮ系半導体レーザチップ５３のフロント側の端面はサブマウント５１の一側面から距離Ｌf だけ突き出ているため、フロント側の端面から出射されるレーザ光がサブマウント５１で反射されることによる光量の損失や迷光の発生の問題がない。また、ＧａＮ系半導体レーザチップ５３のリア側の端面の背後には、はんだ５２が形成されていないため、この部分のサブマウント５１上にリア側の端面から出射されるレーザ光のモニター用のフォトダイオードを設置することが可能になる。
【００２５】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の実施形態において挙げた数値、構造、基板、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造、基板、プロセスなどを用いてもよい。
【図面の簡単な説明】
【００２６】
【図１】この発明の第１の実施形態によるＧａＮ系半導体レーザを示す断面図である。
【図２】この発明の第１の実施形態によるＧａＮ系半導体レーザの静電容量の測定結果を示す略線図である。
【図３】この発明の第１の実施形態によるＧａＮ系半導体レーザの抵抗の測定結果を示す略線図である。
【図４】この発明の第１の実施形態によるＧａＮ系半導体レーザの順方向静電破壊試験の結果を示す略線図である。
【図５】この発明の第１の実施形態によるＧａＮ系半導体レーザのサブマウント上への貼り付き強度の測定結果を示す略線図である。
【図６】この発明の第２の実施形態によるＧａＮ系半導体レーザの実装方法を説明するための上面図、ＧａＮ系半導体レーザのリア側から見た側面図、ＧａＮ系半導体レーザの横側から見た側面図およびＧａＮ系半導体レーザのリア側から見た側面図である。
【図７】この発明の第２の実施形態によるＧａＮ系半導体レーザをマウントしたサブマウントをヒートシンク上に接合した状態を示す略線図である。
【図８】従来のＧａＮ系半導体レーザを示す断面図である。
【図９】従来のＧａＮ系半導体レーザの実装方法を説明するための上面図、ＧａＮ系半導体レーザのリア側から見た側面図、ＧａＮ系半導体レーザの横側から見た側面図およびＧａＮ系半導体レーザのリア側から見た側面図である。
【符号の説明】
【００２７】
１…ｎ型ＧａＮ基板、２…ｎ型ＡｌＧａＮクラッド層、３…ｎ型ＧａＮ光導波層、４…活性層、５…ｐ型ＧａＮ光導波層、６…ｐ型ＧａＮ／ＡｌＧａＮ超格子クラッド層、７…ｐ型ＧａＮコンタクト層、８…リッジ、９、１０…溝、１１…絶縁膜、１２…ｐ側電極、１３…パッド電極、１４…ｎ側電極、５１…サブマウント、５２…はんだ、５２ａ…盛り上がり部、５３…ＧａＮ系半導体レーザチップ、５４、５６…ボンディングパッド
【図１】
2006128558.tif 000003
【図２】
2006128558.tif 000004
【図３】
2006128558.tif 000005
【図４】
2006128558.tif 000006
【図５】
2006128558.tif 000007
【図６】
2006128558.tif 000008
【図７】
2006128558.tif 000009
【図８】
2006128558.tif 000010
【図９】
2006128558.tif 000011