(57)【要約】【課題】  半導体基体の表面側及び裏面側からも識別することができるアライメントマークを有する固体撮像素子の製造方法を提供する。【解決手段】半導体基体４上に、半導体基体４に対してエッチング選択性を有する材料膜７を形成する工程と、材料膜７及び半導体基体４を貫通する穴１２を形成する工程と、穴１２内を含んで、アモルファスシリコン層或いは多結晶シリコン層１４を形成する工程と、材料膜７上のアモルファスシリコン層或いは多結晶シリコン層１４を除去する工程と、材料膜７を除去する工程とを有して固体撮像素子を製造する。【選択図】      図４
2006059873.tif 000002
【特許請求の範囲】
【請求項１】
半導体基体内に光電変換素子が形成され、
前記半導体基体の表面側に設けられた絶縁層内に配線層が形成され、
前記光電変換素子に、前記配線層とは反対側より光が照射される構成の固体撮像素子であって、
前記半導体基体の所定の位置に、前記半導体基体の表面側から裏面側に貫通する穴が形成され、
前記穴内にアモルファスシリコン層或いは多結晶シリコン層が埋め込まれ、
前記アモルファスシリコン層或いは多結晶シリコン層が前記半導体基体よりも突出して形成されている
ことを特徴とする固体撮像素子。
【請求項２】
半導体基体内に光電変換素子が形成され、
前記半導体基体の表面側に設けられた絶縁層内に配線層が形成され、
前記光電変換素子に、前記配線層とは反対側より光が照射される構成の固体撮像素子であって、
前記半導体基体の所定の位置に、前記半導体基体の表面側から裏面側に貫通する穴が形成され、
前記穴内に酸化シリコン層が埋め込まれ、
前記酸化シリコン層が前記半導体基体よりも突出して形成されている
ことを特徴とする固体撮像素子。
【請求項３】
半導体基体内に光電変換素子が形成され、前記半導体基体の表面側に設けられた絶縁層内に配線層が形成され、前記光電変換素子に、前記配線層とは反対側より光が照射される構成の固体撮像素子を製造する方法であって、
前記半導体基体上に、前記半導体基体に対してエッチング選択性を有する材料膜を形成する工程と、
前記材料膜及び前記半導体基体を貫通する穴を形成する工程と、
前記穴内を含んで、アモルファスシリコン層或いは多結晶シリコン層を形成する工程と、
前記穴内以外の前記アモルファスシリコン層或いは多結晶シリコン層を除去する工程と、
前記材料膜を除去する工程とを有する
ことを特徴とする固体撮像素子の製造方法。
【請求項４】
半導体基体内に光電変換素子が形成され、前記半導体基体の表面側に設けられた絶縁層内に配線層が形成され、前記光電変換素子に、前記配線層とは反対側より光が照射される構成の固体撮像素子を製造する方法であって、
前記半導体基体上に、前記半導体基体に対してエッチング選択性を有する材料膜を形成する工程と、
前記材料膜及び前記半導体基体を貫通する穴を形成する工程と、
前記穴内を含んで、アモルファスシリコン層或いは多結晶シリコン層を形成する工程と、
前記穴内以外の前記アモルファスシリコン層或いは多結晶シリコン層を除去する工程と、
前記アモルファスシリコン層或いは多結晶シリコン層を酸化する工程と、
前記材料膜を除去する工程とを有する
ことを特徴とする固体撮像素子の製造方法。
【請求項５】
少なくとも、半導体基体の表面側にトランジスタが形成され、
前記半導体基体の表面側に設けられた絶縁層内に配線層が形成され、
前記半導体基体の裏面側に設けられた絶縁層内に配線層が形成された構成の半導体装置であって、
前記半導体基体の所定の位置に、前記半導体基体の表面側から裏面側に貫通する穴が形成され、
前記穴内にアモルファスシリコン層或いは多結晶シリコン層が埋め込まれ、
前記アモルファスシリコン層或いは多結晶シリコン層が前記半導体基体よりも突出して形成されている
ことを特徴とする半導体装置。
【請求項６】
少なくとも、半導体基体の表面側にトランジスタが形成され、
前記半導体基体の表面側に設けられた絶縁層内に配線層が形成され、
前記半導体基体の裏面側に設けられた絶縁層内に配線層が形成された構成の半導体装置であって、
前記半導体基体の所定の位置に、前記半導体基体の表面側から裏面側に貫通する穴が形成され、
前記穴内に酸化シリコン層が埋め込まれ、
前記酸化シリコン層が前記半導体基体よりも突出して形成されている
ことを特徴とする半導体装置。
【請求項７】
少なくとも、半導体基体の表面側にトランジスタが形成され、前記半導体基体の表面側に設けられた絶縁層内に配線層が形成され、前記半導体基体の裏面側に設けられた絶縁層内に配線層が形成された構成の半導体装置を製造する方法であって、
前記半導体基体上に、前記半導体基体に対してエッチング選択性を有する材料膜を形成する工程と、
前記材料膜及び前記半導体基体を貫通する穴を形成する工程と、
前記穴内を含んで、アモルファスシリコン層或いは多結晶シリコン層を形成する工程と、
前記穴内以外の前記アモルファスシリコン層或いは多結晶シリコン層を除去する工程と、
前記材料膜を除去する工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項８】
少なくとも、半導体基体の表面側にトランジスタが形成され、前記半導体基体の表面側に設けられた絶縁層内に配線層が形成され、前記半導体基体の裏面側に設けられた絶縁層内に配線層が形成された構成の半導体装置を製造する方法であって、
前記半導体基体上に、前記半導体基体に対してエッチング選択性を有する材料膜を形成する工程と、
前記材料膜及び前記半導体基体を貫通する穴を形成する工程と、
前記穴内を含んで、アモルファスシリコン層或いは多結晶シリコン層を形成する工程と、
前記穴内以外の前記アモルファスシリコン層或いは多結晶シリコン層を除去する工程と、
前記アモルファスシリコン層或いは多結晶シリコン層を酸化する工程と、
前記材料膜を除去する工程とを有する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子及びその製造方法、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、固体撮像素子では、半導体基体の表面側に、光電変換素子、読み出し電極等の電極層、さらにはカラーフィルタ又はオンチップレンズ等が形成され、この表面側より光を入射させて撮像を行う構成となっている。
【０００３】
このような構成の固体撮像素子を製造する際には、半導体基体等に予め形成されたアライメントマークを識別し、このアライメントマークを基準として用いて、半導体基体の表面側に光電変換素子や電極層、さらにはカラーフィルタ又はオンチップレンズ等を形成している。
【０００４】
ところで、このような構成（いわゆる表面照射型）の固体撮像素子の場合、表面側に形成された電極層等で入射光が吸収、あるいは反射されてしまい、入射光に対する光電変換効率が低く、感度の低下が問題となっている。
【０００５】
そこで、近年、このような問題を解決する構成として、半導体基体の表面側に光電変換素子や読み出し電極等の電極層を形成し、半導体基体の裏面側にカラーフィルタ又はオンチップレンズ等を形成し、半導体基体の裏面側より光を入射させて撮像できるようにすることで、受光のための開口率を高くし、また、入射光の吸収、あるいは反射を抑えるようにした、いわゆる裏面照射型の固体撮像素子が用いられてきている（例えば特許文献１参照）。
【０００６】
【特許文献１】特開２００３−２７３３４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、このような裏面照射型の固体撮像素子を製造する際に、上述した表面照射型の固体撮像素子を製造する場合と同様のアライメントマークを基準として用いた場合は、以下に示すような問題点が生じる。
【０００８】
すなわち、表面照射型の固体撮像素子の場合、半導体基体の表面側のみに、光電変換素子や電極層、さらにはカラーフィルタ又はオンチップレンズ等を形成するために、半導体基体の表面側からのみ識別が可能なアライメントマークを基準として用いている。
これにより、半導体基体の表面側の所定の位置に、位置ずれすることなく光電変換素子や電極層、さらにはカラーフィルタ又はオンチップレンズ等を形成することが可能である。
一方、裏面照射型の固体撮像素子の場合、半導体基体の表面側には光電変換素子や電極層を形成し、半導体基体の裏面側にはカラーフィルタ又はオンチップレンズ等を形成するために、表面側からのみ識別が可能なアライメントマークを基準として用いた場合、半導体基体の表面側からはアライメントマークを識別することができるが、半導体基体の裏面側からはアライメントマークを識別することができない。
このため、半導体基体の表面側の所定の位置には、位置ずれすることなく光電変換素子や電極層を形成することができるが、半導体基体の裏面側の所定の位置には、表面側に形成された光電変換素子に対して、位置ずれすることなくカラーフィルタ又はオンチップレンズ等を形成することが困難となる。
【０００９】
また、これ以外にも、例えば半導体装置を製造する場合においても同様の問題が生じることが考えられる。
すなわち、半導体装置においては、近年の素子の微細化に伴う高集積化により、トランジスタの使用ゲート数が大幅に増加し、論理回路のセル間、また、マイクロ機能のブロック間を結合する配線層のレイアウトが複雑化している。配線層は、上記セル間またはブロック間を最短距離や等距離で結ぶことが望ましいが、レイアウトの都合により、このように結ぶことが困難となってきている。そこで、このような問題を解決するために、基板の表面側のみならず、基板の裏面側にも配線層を形成する方法が行われている。
ところが、このような構成の半導体装置を製造する際に、上述したような、表面側からのみ識別が可能なアライメントマークを基準として用いた場合は、上述した裏面照射型の固体撮像素子を製造する場合と同様に、半導体基体の裏面側からはアライメントマークを識別することができない。このため、表面側に形成された各素子や配線層に対して、半導体基体の裏面側に、位置ずれすることなく配線層等を形成することが困難となる。
【００１０】
したがって、裏面照射型の固体撮像素子や半導体基体の表面側及び裏面側に各素子や配線層等を有する半導体装置を製造する際には、半導体基体の表面側及び裏面側から識別が可能なアライメントマークを基準として用いることが必要である。
【００１１】
上述した点に鑑み、本発明は、半導体基体の表面側及び裏面側からも識別することができるアライメントマークを有する固体撮像素子及びその製造方法、半導体装置及びその製造方法を提供するものである。
【課題を解決するための手段】
【００１２】
本発明に係る固体撮像素子は、半導体基体内に光電変換素子が形成され、半導体基体の表面側に設けられた絶縁層内に配線層が形成され、光電変換素子に、配線層とは反対側より光が照射される構成の固体撮像素子であって、半導体基体の所定の位置に、半導体基体の表面側から裏面側に貫通する穴が形成され、穴内にアモルファスシリコン層或いは多結晶シリコン層が埋め込まれ、アモルファスシリコン層或いは多結晶シリコン層が半導体基体よりも突出して形成されている構成とする。
【００１３】
上述した本発明に係る固体撮像素子によれば、半導体基体の所定の位置に、半導体基体の表面側から裏面側に貫通する穴が形成され、穴内にアモルファスシリコン層或いは多結晶シリコン層が埋め込まれ、アモルファスシリコン層或いは多結晶シリコン層が半導体基体よりも突出して形成されているので、アモルファスシリコン層或いは多結晶シリコン層の突出した部分により、製造時に、アモルファスシリコン層或いは多結晶シリコン層をアライメントマークとして識別することが可能になる。また、半導体基体を貫通して形成された穴内にアモルファスシリコン層或いは多結晶シリコン層が埋め込まれているので、半導体基体の表面側及び裏面側からも共通したアライメントマークを基準として用いることが可能になる。
【００１４】
本発明に係る固体撮像素子は、半導体基体内に光電変換素子が形成され、半導体基体の表面側に設けられた絶縁層内に配線層が形成され、光電変換素子に、配線層とは反対側より光が照射される構成の固体撮像素子であって、半導体基体の所定の位置に、半導体基体の表面側から裏面側に貫通する穴が形成され、穴内に酸化シリコン層が埋め込まれ、酸化シリコン層が半導体基体よりも突出して形成されている構成とする。
【００１５】
上述した本発明に係る固体撮像素子によれば、半導体基体の所定の位置に、半導体基体の表面側から裏面側に貫通する穴が形成され、穴内に酸化シリコン層が埋め込まれ、酸化シリコン層が半導体基体よりも突出して形成されているので、酸化シリコン層の突出した部分により、製造時に、酸化シリコン層をアライメントマークとして識別することが可能になる。また、半導体基体を貫通して形成された穴内に酸化シリコン層が埋め込まれているので、半導体基体の表面側及び裏面側からも共通したアライメントマークを基準として用いることが可能になる。
【００１６】
本発明に係る固体撮像素子の製造方法は、半導体基体内に光電変換素子が形成され、半導体基体の表面側に設けられた絶縁層内に配線層が形成され、光電変換素子に、配線層とは反対側より光が照射される構成の固体撮像素子を製造する方法であって、半導体基体上に、半導体基体に対してエッチング選択性を有する材料膜を形成する工程と、材料膜及び半導体基体を貫通する穴を形成する工程と、穴内を含んで、アモルファスシリコン層或いは多結晶シリコン層を形成する工程と、穴内以外のアモルファスシリコン層或いは多結晶シリコン層を除去する工程と、材料膜を除去する工程とを有するようにする。
【００１７】
上述した本発明に係る固体撮像素子の製造方法によれば、半導体基体上に、半導体基体に対してエッチング選択性を有する材料膜を形成する工程と、材料膜及び半導体基体を貫通する穴を形成する工程と、穴内を含んで、アモルファスシリコン層或いは多結晶シリコン層を形成する工程と、穴内以外のアモルファスシリコン層或いは多結晶シリコン層を除去する工程と、材料膜を除去する工程とを有するので、穴内を含んでアモルファスシリコン層或いは多結晶シリコン層を形成した後には、穴内に良好にアモルファスシリコン層或いは多結晶シリコン層を埋め込むことができる。また、材料膜を除去した後には、半導体基体の表面側から裏面側に貫通した穴内にアモルファスシリコン層或いは多結晶シリコン層が埋め込まれ、半導体基体よりもアモルファスシリコン層或いは多結晶シリコン層が突出した状態となる。
これにより、このアモルファスシリコン層或いは多結晶シリコン層の突出した部分をアライメントマークとして識別することができる。また、半導体基体を貫通して形成された穴内に埋め込まれたアモルファスシリコン層或いは多結晶シリコン層により、半導体基体の表面側及び裏面側から共通したアライメントマークを基準として用いることができる。
【００１８】
本発明に係る固体撮像素子の製造方法は、半導体基体内に光電変換素子が形成され、半導体基体の表面側に設けられた絶縁層内に配線層が形成され、光電変換素子に、配線層とは反対側より光が照射される構成の固体撮像素子を製造する方法であって、半導体基体上に、半導体基体に対してエッチング選択性を有する材料膜を形成する工程と、材料膜及び半導体基体を貫通する穴を形成する工程と、穴内を含んで、アモルファスシリコン層或いは多結晶シリコン層を形成する工程と、穴内以外のアモルファスシリコン層或いは多結晶シリコン層を除去する工程と、アモルファスシリコン層或いは多結晶シリコン層を酸化する工程と、材料膜を除去する工程とを有するようにする。
【００１９】
上述した本発明に係る固体撮像素子の製造方法によれば、半導体基体上に、半導体基体に対してエッチング選択性を有する材料膜を形成する工程と、材料膜及び半導体基体を貫通する穴を形成する工程と、穴内を含んで、アモルファスシリコン層或いは多結晶シリコン層を形成する工程と、穴内以外のアモルファスシリコン層或いは多結晶シリコン層を除去する工程と、アモルファスシリコン層或いは多結晶シリコン層を酸化する工程と、材料膜を除去する工程とを有するので、穴内を含んでアモルファスシリコン層或いは多結晶シリコン層を形成した後には、穴内に良好にアモルファスシリコン層或いは多結晶シリコン層を埋め込むことができる。また、アモルファスシリコン層或いは多結晶シリコン層を酸化させた後には、半導体基体の表面側から裏面側に貫通した穴内に酸化シリコン層が埋め込まれ、半導体基体よりも酸化シリコン層が突出した状態となる。
これにより、この酸化シリコン層の突出した部分をアライメントマークとして識別することができる。また、半導体基体を貫通して形成された穴内に埋め込まれた酸化シリコン層により、半導体基体の表面側及び裏面側から共通したアライメントマークを基準として用いることができる。
【００２０】
本発明に係る半導体装置は、少なくとも、半導体基体の表面側にトランジスタが形成され、半導体基体の表面側に設けられた絶縁層内に配線層が形成され、半導体基体の裏面側に設けられた絶縁層内に配線層が形成された構成の半導体装置であって、半導体基体の所定の位置に、半導体基体の表面側から裏面側に貫通する穴が形成され、穴内にアモルファスシリコン層或いは多結晶シリコン層が埋め込まれ、アモルファスシリコン層或いは多結晶シリコン層が半導体基体よりも突出して形成されている構成とする。
【００２１】
上述した本発明に係る半導体装置によれば、半導体基体の所定の位置に、半導体基体の表面側から裏面側に貫通する穴が形成され、穴内にアモルファスシリコン層或いは多結晶シリコン層が埋め込まれ、アモルファスシリコン層或いは多結晶シリコン層が半導体基体よりも突出して形成されているので、アモルファスシリコン層或いは多結晶シリコン層の突出した部分により、製造時に、アモルファスシリコン層或いは多結晶シリコン層をアライメントマークとして識別することが可能になる。また、半導体基体を貫通して形成された穴内にアモルファスシリコン層或いは多結晶シリコン層が埋め込まれているので、半導体基体の表面側及び裏面側からも共通したアライメントマークを基準として用いることが可能になる。
【００２２】
本発明に係る半導体装置は、少なくとも、半導体基体の表面側にトランジスタが形成され、半導体基体の表面側に設けられた絶縁層内に配線層が形成され、半導体基体の裏面側に設けられた絶縁層内に配線層が形成された構成の半導体装置であって、半導体基体の所定の位置に、半導体基体の表面側から裏面側に貫通する穴が形成され、穴内に酸化シリコン層が埋め込まれ、酸化シリコン層が半導体基体よりも突出して形成されている構成とする。
【００２３】
上述した本発明に係る半導体装置によれば、半導体基体の所定の位置に、半導体基体の表面側から裏面側に貫通する穴が形成され、穴内に酸化シリコン層が埋め込まれ、酸化シリコン層が半導体基体よりも突出して形成されているので、酸化シリコン層の突出した部分により、製造時に、酸化シリコン層をアライメントマークとして識別することが可能になる。また、半導体基体を貫通して形成された穴内に酸化シリコン層が埋め込まれているので、半導体基体の表面側及び裏面側からも共通したアライメントマークを基準として用いることが可能になる。
【００２４】
本発明に係る半導体装置の製造方法は、少なくとも、半導体基体の表面側にトランジスタが形成され、半導体基体の表面側に設けられた絶縁層内に配線層が形成され、半導体基体の裏面側に設けられた絶縁層内に配線層が形成された構成の半導体装置を製造する方法であって、半導体基体上に、半導体基体に対してエッチング選択性を有する材料膜を形成する工程と、材料膜及び半導体基体を貫通する穴を形成する工程と、穴内を含んで、アモルファスシリコン層或いは多結晶シリコン層を形成する工程と、穴内以外のアモルファスシリコン層或いは多結晶シリコン層を除去する工程と、材料膜を除去する工程とを有するようにする。
【００２５】
上述した本発明に係る半導体装置の製造方法によれば、半導体基体上に、半導体基体に対してエッチング選択性を有する材料膜を形成する工程と、材料膜及び半導体基体を貫通する穴を形成する工程と、穴内を含んで、アモルファスシリコン層或いは多結晶シリコン層を形成する工程と、穴内以外のアモルファスシリコン層或いは多結晶シリコン層を除去する工程と、材料膜を除去する工程とを有するので、穴内を含んでアモルファスシリコン層或いは多結晶シリコン層を形成した後には、穴内に良好にアモルファスシリコン層或いは多結晶シリコン層を埋め込むことができる。また、材料膜を除去した後には、半導体基体の表面側から裏面側に貫通した穴内にアモルファスシリコン層或いは多結晶シリコン層が埋め込まれ、半導体基体よりもアモルファスシリコン層或いは多結晶シリコン層が突出した状態となる。
これにより、このアモルファスシリコン層或いは多結晶シリコン層の突出した部分をアライメントマークとして識別することができる。また、半導体基体を貫通して形成された穴内に埋め込まれたアモルファスシリコン層或いは多結晶シリコン層により、半導体基体の表面側及び裏面側から共通したアライメントマークを基準として用いることができる。
【００２６】
本発明に係る半導体装置の製造方法は、少なくとも、半導体基体の表面側にトランジスタが形成され、半導体基体の表面側に設けられた絶縁層内に配線層が形成され、半導体基体の裏面側に設けられた絶縁層内に配線層が形成された構成の半導体装置を製造する方法であって、半導体基体上に、半導体基体に対してエッチング選択性を有する材料膜を形成する工程と、材料膜及び半導体基体を貫通する穴を形成する工程と、穴内を含んで、アモルファスシリコン層或いは多結晶シリコン層を形成する工程と、穴内以外のアモルファスシリコン層或いは多結晶シリコン層を除去する工程と、アモルファスシリコン層或いは多結晶シリコン層を酸化する工程と、材料膜を除去する工程とを有するようにする。
【００２７】
上述した本発明に係る半導体装置の製造方法によれば、半導体基体を貫通する穴を形成する工程と、穴内を含んで、アモルファスシリコン層或いは多結晶シリコン層を形成する工程と、穴内以外のアモルファスシリコン層或いは多結晶シリコン層を除去する工程と、アモルファスシリコン層或いは多結晶シリコン層を酸化する工程と、材料膜を除去する工程とを有するので、穴内を含んでアモルファスシリコン層或いは多結晶シリコン層を形成した後には、穴内に良好にアモルファスシリコン層或いは多結晶シリコン層を埋め込むことができる。また、アモルファスシリコン層或いは多結晶シリコン層を酸化させた後には、半導体基体の表面側から裏面側に貫通した穴内に酸化シリコン層が埋め込まれた状態となる。
これにより、酸化シリコン層の突出した部分をアライメントマークとして識別することができる。また、半導体基体を貫通して形成された穴内に埋め込まれた酸化シリコン層により、半導体基体の表面側及び裏面側から共通したアライメントマークを基準として用いることができる。
【発明の効果】
【００２８】
本発明に係る固体撮像素子及び半導体装置によれば、製造時に、アモルファスシリコン層或いは多結晶シリコン層、または酸化シリコン層をアライメントマークとして識別することが可能になる。また、半導体基体の表面側及び裏面側からも共通したアライメントマークを基準として用いて各工程を行うことが可能になる。
【００２９】
本発明に係る固体撮像素子及び半導体装置の製造方法によれば、半導体基体の表面側及び裏面側からも共通したアライメントマークを基準として用いて各製造工程を行うことができるため、半導体基体の表面側及び裏面側の所定の位置に、例えば、光電変換素子やトランジスタ、カラーフィルタ又はオンチップレンズ、さらには配線層等を位置精度よく形成することができる。
したがって、高精度で信頼性の高い固体撮像素子及び半導体装置を製造することができる。また、製造工程の歩留まりの低下を抑えることができる。
【発明を実施するための最良の形態】
【００３０】
以下、図面を参照して、本発明の実施の形態を説明する。
【００３１】
まず、本発明の固体撮像素子の一実施の形態として、裏面照射型の固体撮像素子、例えばＣＭＯＳ型の固体撮像素子の構成を、図１を参照して説明する。
図１Ａは、チップ状態に切断される前のＣＭＯＳ型の固体撮像素子の撮像領域の拡大断面図を示している。また、図１Ｂは、図１Ａのアライメントマークの拡大断面図を示している。
なお、図１では、反射防止膜、平坦化膜、カラーフィルタ及びオンチップマイクロレンズ等は省略している。
【００３２】
ＣＭＯＳ型の固体撮像素子３０は、図示しないが、光電変換素子等からなる撮像領域と、この撮像領域の周囲に形成された、複数のトランジスタ等からなる周辺回路領域と、この周辺回路領域の周囲に形成された、内部に形成された電極層に外部よりコンタクト配線が接続されるパッド領域等から構成されている。
【００３３】
撮像領域では、図１に示すように、半導体基体（例えば単結晶シリコン層）４内に形成された複数の光電変換素子（フォトダイオード）２０と、各光電変換素子２０に対応して形成された、例えば複数のＭＯＳ型のトランジスタＴｒ１等から構成されている。
なお、撮像領域では、図示しないが、光電変換素子で蓄積された信号電荷を電圧に変換する、フローティングディフュージョン部が形成されている。また、フローティングディフュージョン部で変換された電圧を出力する出力部（出力アンプ）や、フローティングディフュージョン部に蓄積された信号電荷を掃き捨てるリセットゲート部等が形成されている。これらフローティングディフュージョン部、出力部、リセットゲート部は、各光電変換素子に対してそれぞれ形成されている。
【００３４】
複数のＭＯＳ型のトランジスタＴｒ１は、単結晶シリコン層４中に形成された対のソース領域及びドレイン領域間の表面側（図中下側）上にゲート絶縁膜を介してゲート電極２１が形成された構成である。なお、トランジスタＴｒ１のソース領域及びドレイン領域、またチャネル領域は、図示しないが、単結晶シリコン層４中の所定の位置に形成されている。
【００３５】
単結晶シリコン層４の表面側には、絶縁層２３を介して多層の配線層２２（２２１，２２２，２２３）が形成されている。そして、最上層の配線２２３上には、固体撮像素子の機械的強度を保持するために、接着剤層２４を介して支持基板２５が貼り合わされている。
【００３６】
一方、単結晶シリコン層４の裏面側（図中上側）には、図示しないが、絶縁膜を介して、例えば反射防止膜や平坦化膜等が形成されている。そして、平坦化膜上の各光電変換素子に対応する位置に、カラーフィルタ又はオンチップレンズが形成されている。
【００３７】
単結晶シリコン層４内の所定の位置には、後述する製造時の各段階において、位置合わせをする際に基準として用いる識別マーク、すなわち、アライメントマーク１５が形成されている。
【００３８】
このような構成のＣＭＯＳ型の固体撮像素子３０では、単結晶シリコン層４の裏面側から、図示しないオンチップレンズを通じて光電変換素子２０に光が照射される。
【００３９】
そして、本実施の形態の固体撮像素子３０においては、特に、アライメントマーク１５が以下に示すように形成されている。
すなわち、アライメントマーク１５の拡大断面図を、図１Ｂに示すように、単結晶シリコン層４の表面側から裏面側に貫通して形成された穴１２内に、アモルファスシリコン層１４が埋め込まれ、アモルファスシリコン層１４が単結晶シリコン層４よりも突出して形成されている。
アモルファスシリコン層１４が単結晶シリコン層４よりも突出した部分、すなわち段差（凸部）１３は、製造時の各段階において、単結晶シリコン層４とアモルファスシリコン層１４との間で識別を可能にするために形成されている。すなわち、アモルファスシリコン層１４と単結晶シリコン層４とは、光の反射率や屈折率が類似するために識別をつけることが難しい。そこで、アモルファスシリコン層１４の表面側及び裏面側に単結晶シリコン層４より突出した段差１３を形成することで、アライメントマーク１５であると認識されるようにしている。
また、このアライメントマーク１５は、製造工程の各段階において、単結晶シリコン層４の表面側及び裏面側からも識別されるようにするために、単結晶シリコン層４の表面側から裏面側に貫通して形成されている。
【００４０】
このような構成の固体撮像素子３０によれば、単結晶シリコン層４の表面側から裏面側に貫通して形成された穴１２内にアモルファスシリコン層１４が埋め込まれ、アモルファスシリコン層１４が単結晶シリコン層４よりも突出して、アライメントマーク１５が形成されているので、突出した段差１３により、アモルファスシリコン層１４と単結晶シリコン層４とを識別することができる。これにより、アモルファスシリコン層１４をアライメントマーク１５として識別することができる。また、単結晶シリコン層４を貫通して形成された穴１２内にアモルファスシリコン層１４が埋め込まれてアライメントマーク１５が形成されているので、単結晶シリコン層４の表面側及び裏面側から共通したアライメントマーク１５を基準として用いることができる。
【００４１】
次に、このような構成の固体撮像素子３０を製造する方法を、図２〜図６を参照して説明する。
なお、図２〜図６は、図１Ａに示す撮像領域の一部分の拡大断面図を示している。
【００４２】
まず、図２Ａに示すように、例えばシリコンからなる支持基板（シリコン基板）２上に、埋め込み酸化膜（所謂ＢＯＸ層）３を介して、単結晶シリコン層（所謂ＳＯＩ層）４が形成されたＳＯＩ基板５を用意する。ここで、単結晶シリコン層４は、数μｍ（例えば１μｍ〜１０μｍ程度）の膜厚で形成されている。
【００４３】
次に、ＳＯＩ基板５の単結晶シリコン層４上に、ＬＰ（減圧）ＣＶＤ法を用いてシリコン酸化膜（例えばＬＰ−ＴＥＯＳ）６を形成し、ＣＶＤ法を用いてシリコン窒化膜（ＳｉＮ膜）７を形成し、ＬＰＣＶＤ法を用いてシリコン酸化膜（例えばＬＰ−ＴＥＯＳ）８を形成し、さらにその上にレジスト膜９を成膜する（以上、図２Ｂ参照）。
【００４４】
シリコン酸化膜６は、単結晶シリコン層４上に直接シリコン窒化膜７を形成することを避けるために形成したものである。また、シリコン窒化膜７は、裏面側に段差１３を形成するための膜である。このシリコン窒化膜７は、単結晶シリコン層４との間でエッチングに対する選択比が確保されている。また、シリコン酸化膜８は、後述するように、単結晶シリコン層４中に穴を形成する際に、レジストマスクのみでは、単結晶シリコン層４を貫通する穴を形成することが困難であるため、ハードマスクとして用いるために形成したものである。
【００４５】
シリコン酸化膜６は、例えば１０nm〜１５nm程度の薄い膜厚で形成する。また、シリコン窒化膜７は、１００nm以上（例えば１５０nm程度）の膜厚で形成する。また、ハードマスクとして用いるシリコン酸化膜８は、例えば１μｍ程度の膜厚で形成する。
【００４６】
次に、公知のリソグラフィ技術を用いて、レジスト膜９をパターニングすることにより、図２Ｃに示すように、レジストマスク１０を形成する。
ここで、レジストマスク１０に形成されたパターン（穴）は、例えば、単結晶シリコン層４において、素子形成領域となる領域以外の所定の位置に対応して形成される。
【００４７】
次に、このレジストマスク１０をマスクとして用いて、シリコン酸化膜８をエッチングした後に、レジストマスク１０を取り除くことにより、図３Ｄに示すように、穴形成用のマスク（ハードマスク）１１を形成する。
【００４８】
次に、この穴形成用のマスク１１を用いて、シリコン窒化膜７、シリコン酸化膜６、単結晶シリコン層４をエッチング（ドライエッチング）することにより、図３Ｅに示すように、シリコン窒化膜７、シリコン酸化膜６、単結晶シリコン層４を貫通する穴１２を形成する。
この際、エッチングをオーバーエッチングで行うことにより、ＳＯＩ基板５の埋め込み酸化膜３内にもわたって穴１２を形成する。このオーバーエッチングは、表面側に段差１３を形成するために行うものである。
なお、ドライエッチングを行う際にマスク１１が影響を受けるために、ドライエッチングを行う前のマスク１１の膜厚（１μｍ）に対して、ドライエッチングを行った後のマスク１１の膜厚は、例えば５００ｎｍ程度に薄くなる。
【００４９】
次に、図３Ｆに示すように、穴１２を含んで、アモルファスシリコン層１４をＳＯＩ基板５上に形成する。これにより、穴１２内にアモルファスシリコン層１４を埋め込むことができる。
【００５０】
ところで、例えば、ＳＯＩ基板上にＣＶＤ法を用いて酸化シリコン層を形成することにより穴内に酸化シリコン層を埋め込んだ場合は、酸化シリコン層の埋め込み性が悪くなる。そのため、図７Ａに示すように、酸化シリコン層６４中にスリット６６が形成されたり、図７Ｂに示すように酸化シリコン層６４中にボイド６７が形成されたりすることがある。
このようにスリット６６やボイド６７が形成された場合は、例えば、ウェットエッチング工程において、スリット６６を通じて薬液が単結晶シリコン層５４の表面側に形成された絶縁層７３中に廻り込み、例えば配線７２に影響を与えてしまう。
しかし、本実施の形態のように、穴１２内にアモルファスシリコン層１４を埋め込んだ場合、アモルファスシリコン層１４中に隙間等が形成されず、良好にアモルファスシリコン層１４を埋め込むことができる。このため、図７に示したような、スリット６６やボイド６７の問題は生じない。
【００５１】
次に、ＣＭＰ法を用いて、アモルファスシリコン層１４に対してエッチングを行う。この際、アモルファスシリコン層１４とシリコン窒化膜７との間でエッチングに対して選択比が変わるような条件でＣＭＰ法を行うことにより、図４Ｇに示すように、シリコン窒化膜７上のアモルファスシリコン層１４を除去することができる。なお、ＣＭＰ法を行った後は、シリコン窒化膜７、アモルファスシリコン層１４が多少削られてしまう場合もある。
【００５２】
次に、単結晶シリコン層４上に形成された、シリコン窒化膜７をエッチング（ウェットエッチング）する。この際、薬液としてフォト燐酸を用いることにより、単結晶シリコン層４上のシリコン窒化膜７を除去することができる。なお、このフォト燐酸によるウェットエッチングによって、シリコン酸化膜６も同様に除去される。
これにより、図４Ｈに示すように、アモルファスシリコン層１４の裏面側（図中上側）には、シリコン酸化膜６及びシリコン窒化膜７を合わせた膜厚にほぼ相当する段差１３が形成される。また、アモルファスシリコン層１４の表面側（図中下側）では、図３Ｅに示した工程において、埋め込み酸化膜３内にもわたって穴１２を形成した分だけ、段差１３が形成される。
【００５３】
このようにして、単結晶シリコン層４において、表面側から裏面側に貫通する穴１２内にアモルファスシリコン層１４が埋め込まれ、単結晶シリコン層４よりもアモルファスシリコン層１４が突出した構成のアライメントマーク１５を形成することができる。
【００５４】
次に、このアライメントマーク１５を基準として用いて、ＣＭＯＳ型の固体撮像素子３０を製造する。
【００５５】
まず、アライメントマーク１５を基準として用いて、単結晶シリコン層４内の所定の位置に素子形成領域（図示せず）を形成する。そして、図５Ａに示すように、この素子形成領域内の所定の位置に公知の方法により光電変換素子２０を形成する。
【００５６】
次に、図５Ｂに示すように、単結晶シリコン層４の表面側に絶縁膜を介して、それぞれゲート電極２１と対のソース領域及びドレイン領域からなるＭＯＳ型のトランジスタＴｒ１等を形成する。なお、トランジスタＴｒ１のソース領域及びドレイン領域、またチャネル領域は、図示しないが、単結晶シリコン層４中の所定の位置に形成される。
【００５７】
次に、図５Ｃに示すように、トランジスタＴｒ１が形成された領域上に多層の配線層２２を形成する。
具体的には、単結晶シリコン層４上に絶縁層２３を形成して平坦化処理を行った後、１層目の配線２２１を所定パターンに形成する。次に、１層目の配線２２１を含んで絶縁層２３を形成して平坦化処理を行った後、２層目の配線２２２を所定のパターンに形成する。次に、２層目の配線２２２を含んで絶縁層２３を形成して平坦化処理を行った後、３層目の配線２２３を所定のパターンに形成する。
なお、配線層２２が３層以上の場合は、目的とする層数となるまでこのような工程が繰り返される。
【００５８】
次に、図６Ｄに示すように、絶縁層２３上に平坦化膜（図示せず）を形成し、この平坦化膜上に接着材層２４を塗布して支持基板２５を貼り合わせる。
【００５９】
次に、上下を反転させることにより、ＳＯＩ基板５の裏面側、すなわちシリコン基板２が露出された状態にする。そして、露出されたシリコン基板２、埋め込み酸化膜３をエッチング（例えばウェットエッチング）することにより、図６Ｅに示すように、ＳＯＩ基板５の単結晶シリコン層４が露出された状態にする。この工程では、単結晶シリコン層４の裏面側に突出しているアライメントマーク１５の段差１３は除去されない。
【００６０】
この際、アライメントマーク１５内に、図７Ａ及び図７Ｂに示したような、スリット６６やボイド６７が形成されていないので、スリット等を通じて単結晶シリコン層４の表面側へと薬液が廻り込み、絶縁層２３中に浸透してしまう問題は生じない。これにより、絶縁層２３中に形成された配線層２２（２２１）に影響を与えることを防ぐことができる。
【００６１】
そして、これ以降は、図示しないが、単結晶シリコン層４の裏面側に反射防止膜や平坦化膜等を形成し、光電変換素子２０に対応する位置にカラーフィルタを介してオンチップマイクロレンズを形成する。
【００６２】
このようにして、裏面照射型のＣＭＯＳ型の固体撮像素子３０を製造することができる。
【００６３】
上述の製造方法によれば、シリコン窒化膜７及び単結晶シリコン層４を貫通して絶縁層２３に達する穴１２を形成し、穴１２内を含んで、アモルファスシリコン層１４を形成し、シリコン窒化膜７上のアモルファスシリコン層１４を除去した後、シリコン窒化膜７を除去するようにしたので、穴１２内を含んでアモルファスシリコン層１４を形成した際には、例えば、穴を含んでＣＶＤ法により酸化シリコン層を形成した場合に比較して、良好にアモルファスシリコン層１４を埋め込むことができる。また、シリコン窒化膜７を除去した後には、単結晶シリコン層４の表面側から裏面側に貫通した穴１２内にアモルファスシリコン層１４が埋め込まれ、単結晶シリコン層４よりもアモルファスシリコン層１４が突出したアライメントマーク１５を形成することができる。
【００６４】
これにより、製造工程の各段階において、アモルファスシリコン層１４が単結晶シリコン層４から突出した段差１３をアライメントマーク１５として識別することができると共に、単結晶シリコン層４の表面側及び裏面側からも共通したアライメントマーク１５を基準として用いることができる。
【００６５】
また、上述したように、例えばスリットやボイドの無いアライメントマーク１５を形成することができるため、スリットやボイドによってアライメントマーク１５が誤認識されないようにすることができる。
このため、アライメントマーク１５を基準として用いて、単結晶シリコン層４の表面側及び裏面側の所定の位置に、例えば、配線層、カラーフィルタ又はオンチップレンズ等を精度よく形成することができる。また、これ以外にも、パッド領域において、内部に形成された電極層に外部よりコンタクト配線を接続するための開口等も所定の位置に精度よく形成することができる。
また、スリットの無いアライメントマーク１５を形成することができることから、図６Ｄ〜図６Ｅに示したウェットエッチングによりシリコン基板２及び埋め込み酸化膜３を除去する工程では、スリットを通じて薬液が絶縁層２３に廻り込むことを防ぐことができる。これにより、絶縁層２３内に形成された配線層２２に影響を与えることを防ぐことができ、素子特性の劣化や、配線層２２の信頼性の低下を抑制することができる。
【００６６】
次に、本発明の固体撮像素子の他の実施の形態を説明する。
上述した実施の形態の固体撮像素子３０では、単結晶シリコン層４を貫通して形成された穴１２内にアモルファスシリコン層１４が埋め込まれたアライメントマーク１５を示したが、本実施の形態の固体撮像素子では、単結晶シリコン層４を貫通して形成された穴１２内に酸化シリコン層（ＳｉＯ2層）３４が埋め込まれたアライメントマーク１５が形成された構成である。
なお、それ以外の構成は、上述した実施の形態の固体撮像素子３０の場合と同様であるため、重複説明は省略する。
【００６７】
このような構成の場合、上述した実施の形態の固体撮像素子３０の場合と同様に、単結晶シリコン層４の表面側から裏面側に貫通する穴１２内に酸化シリコン層３４が埋め込まれ、酸化シリコン層３４が単結晶シリコン層４よりも突出して、アライメントマーク１５が形成されているので、突出した段差１３により、酸化シリコン層３４と単結晶シリコン層４とを識別することができるため、酸化シリコン層３４をアライメントマーク１５として識別することができる。また、単結晶シリコン層４を貫通して形成された穴１２内に酸化シリコン層３４が埋め込まれてアライメントマーク１５が形成されているので、製造時に、単結晶シリコン層４の表面側及び裏面側から共通したアライメントマーク１５を用いることができる。
【００６８】
このような構成の固体撮像素子を製造する場合は、上述した実施の形態の固体撮像素子を製造する場合（図２〜図６）において、図４Ｇに示した、シリコン窒化膜７の表面のアモルファスシリコン層１４を除去した後に、アモルファスシリコン層１４を酸化して酸化シリコン層３４を形成する酸化工程を行う。そして、窒化シリコン膜７を除去する。
これにより、図８に示したような構成のアライメントマーク１５を形成することができる。
【００６９】
酸化工程の際には、穴１２内に埋め込まれたアモルファスシリコン層１４の酸化が迅速に進み、アモルファスシリコン層１４から酸化シリコン層３４となる。なお、単結晶シリコン層４は、シリコン窒化膜７により覆われているため酸化されない。この際、アモルファスシリコン層１４は酸化されることにより体積が増大する。
【００７０】
なお、このように酸化工程を行った場合、図６Ｄ〜図６Ｅに示したシリコン基板２及び埋め込み酸化膜３をウェットエッチングにより除去する工程の際に、フッ酸系の薬液により酸化シリコン層３４がエッチングされてしまう場合がある。この場合、酸化シリコン層３４の裏面側が削られてしまい、アライメントマーク１５の裏面側が、単結晶シリコン層４の界面から凹んで形成されてしまう。
しかし、このように凹んだ場合でも、凹んだ段差を識別することができるため、これ以降の工程、例えば、カラーフィルタ又はオンチップレンズの形成工程やパッド領域において、内部に形成された電極層に外部よりコンタクト配線を接続するための開口を形成する工程等に影響はない。
【００７１】
上述の製造方法によれば、シリコン窒化膜７及び単結晶シリコン層４を貫通して絶縁層２３に達する穴１２を形成し、穴１２内を含んで、アモルファスシリコン層１４を形成し、シリコン窒化膜７上のアモルファスシリコン層１４を除去した後、アモルファスシリコン層１４を酸化させ、シリコン窒化膜７を除去するようにしたので、穴１２内を含んでアモルファスシリコン層１４を形成した際には、上述したように、例えば、穴を含んでＣＶＤ法により酸化シリコン層を形成した場合に比較して、良好にアモルファスシリコン層１４を埋め込むことができる。また、アモルファスシリコン層１４を酸化させた後には、単結晶シリコン層４の表面側から裏面側に貫通した穴１２内に酸化シリコン層３４が埋め込ま、単結晶シリコン層４よりも酸化シリコン層３４が突出したアライメントマーク１５を形成することができる。
【００７２】
これにより、製造工程の各段階において、酸化シリコン層３４が単結晶シリコン層４から突出した段差１３をアライメントマーク１５として識別することができると共に、単結晶シリコン層４の表面側及び裏面側からも共通したアライメントマーク１５を基準として用いることができる。
【００７３】
また、酸化されることによりアモルファスシリコン層１４の体積が増大するので、例えば、穴１２内にアモルファスシリコン層１４を埋め込んだ際に、アモルファスシリコン層１４中に隙間等が形成された場合でも、体積の増大により隙間等を消滅させることができる。
このように隙間を消滅させることができるため、スリットやボイドの無いアライメントマーク１５を形成することができる。これにより、スリットやボイドによってアライメントマーク１５が誤認識されないようにすることができる。
また、スリットの無いアライメントマーク１５を形成することができることから、上述したように、ウェットエッチングによりシリコン基板２及び埋め込み酸化膜３を除去する工程（図６Ｄ〜図６Ｅ）では、スリットを通じて薬液が絶縁層２３に廻り込むことを防ぐことができる。
【００７４】
次に、本発明の半導体装置の一実施の形態を、図９を参照して説明する。
図９は、本発明の半導体装置を、表面側及び裏面側のそれぞれにトランジスタや配線層が形成された半導体装置に適用した場合を示している。
なお、図９は、トランジスタ等の回路素子が形成された領域の拡大断面図を示している。また、図１と対応する部分には同一符号を付している。
【００７５】
この半導体装置４０は、単結晶シリコン層４上の所定の位置に複数のＭＯＳ型のトランジスタＴｒ１，Ｔｒ２が形成されて成る。なお、図示しないが、各トランジスタＴｒ１，Ｔｒ２が形成された領域の周囲には、内部に形成された電極層に外部よりコンタクト配線が接続されるパッド領域等が形成されている。
【００７６】
ＭＯＳ型のトランジスタＴｒ１，Ｔｒ２は、それぞれ単結晶シリコン層４中に形成された対のソース領域及びドレイン領域間上にゲート絶縁膜を介してゲート電極２１が形成された構成である。なお、各トランジスタＴｒ１，Ｔｒ２のソース領域及びドレイン領域、またチャネル領域は、図示しないが、単結晶シリコン層４中の所定の位置に形成されている。
【００７７】
単結晶シリコン層４の各トランジスタＴｒ１，Ｔｒ２が形成された領域の表面側（図中下側）には、絶縁層２３を介して多層（例えば３層）の配線層２２Ａ（２２１，２２２，２２３）が形成されている。そして、配線層２２上には、接着剤層２４を介して支持基板２５が貼り合わされている。
【００７８】
一方、単結晶シリコン層４の裏面側（図中上側）には、例えば単結晶シリコン層４のトランジスタＴｒ１，Ｔｒ２が形成された領域と対応する位置に、絶縁層２３を介して多層（例えば３層）の配線層２２Ｂ（２２１，２２２，２２３）が形成されている。
【００７９】
単結晶シリコン層４内の所定の位置には、上述した実施の形態の固体撮像素子３０の場合と同様に、アライメントマーク１５が形成されている。
【００８０】
そして、本実施の形態の半導体装置４０においては、特に、アライメントマーク１５が、図１Ｂに示したように、単結晶シリコン層４の表面側から裏面側に貫通して形成された穴１２内にアモルファスシリコン層１４が埋め込まれて形成され、アモルファスシリコン層１４が単結晶シリコン層４よりも突出して形成されている。
なお、これ以外のアライメントマーク１５の構成は、上述した実施の形態の固体撮像素子３０の場合と同様であるため、重複説明は省略する。
【００８１】
このような構成の半導体装置４０によれば、単結晶シリコン層４の表面側から裏面側に貫通して形成された穴１２内に、アモルファスシリコン層１４が埋め込まれ、アモルファスシリコン層１４が単結晶シリコン層４よりも突出して形成されているので、上述した実施の形態の固体撮像素子３０の場合と同様に、突出した段差１３により、製造時にアライメントマーク１５として識別することができる。また、アライメントマーク１５が、単結晶シリコン層４を貫通して形成されているので、単結晶シリコン層４の表面側及び裏面側から共通したアライメントマーク１５を基準として用いることができる。
【００８２】
次に、このような構成の半導体装置４０を製造する方法を、図１０〜図１１を参照して説明する。
なお、アライメントマーク１５の形成方法は、図２〜図４に示した場合と同様であるため、重複説明は省略している。また、図９と対応する部分には同一符号を付している。
【００８３】
まず、図１０Ａに示すように、図２〜図４に示した工程と同様にして、ＳＯＩ基板５の単結晶シリコン層４を貫通するアライメントマーク１５を形成する。
【００８４】
次に、図１０Ｂに示すように、アライメントマーク１５を基準として用いて、単結晶シリコン層４上の所定の位置に、絶縁層を介して、ゲート電極２１と対のソース領域及びドレイン領域からなるＭＯＳ型のトランジスタＴｒ１，Ｔｒ２をそれぞれ形成する。
【００８５】
次に、図１０Ｃに示すように、単結晶シリコン層４のトランジスタＴｒ１，Ｔｒ２が形成された領域上に、絶縁層２３を介して多層の配線層２２Ａ（２２１，２２１，２２３）を形成する。
なお、各トランジスタＴｒ１，Ｔｒ２や配線層２２Ａの具体的な形成方法は、前述した実施の形態の固体撮像素子３０を製造する場合と同様であるため、重複説明は省略する。
【００８６】
次に、図１１Ｄに示すように、絶縁層２３上に平坦化膜（図示せず）を形成し、この平坦化膜上に接着材層２４を塗布して支持基板２５を貼り合わせる。
【００８７】
次に、上下を反転させることにより、ＳＯＩ基板５の裏面側、すなわちシリコン基板２が露出された状態にする。そして、露出されたシリコン基板２と埋め込み酸化膜３とをエッチング（ウェットエッチング）することにより、図１１Ｅに示すように、ＳＯＩ基板５の単結晶シリコン層４が露出された状態にする。
【００８８】
この際、図７Ａ及び図７Ｂに示したような、スリット６６やボイド６７がアライメントマーク１５内に形成されていないので、スリット等を通じて単結晶シリコン層４の表面側へと薬液が廻り込み、絶縁層２３中に浸透してしまうことを防ぐことができる。これにより、絶縁層２３中に形成された配線層２２（２２１）に影響を与えることを防ぐことができる。
【００８９】
次に、図１１Ｆに示すように、単結晶シリコン層４のトランジスタＴｒ１，Ｔｒ２が形成された領域上に対応する位置に、絶縁層２３を介して多層の配線層２２Ｂ（２２１，２２２，２２３）を形成する。
なお、配線層２２Ｂの具体的な形成方法は、配線層２２Ａを形成する場合と同様であるため、重複説明は省略する。
【００９０】
この後は、配線層２２Ｂ上に絶縁膜（図示せず）等を形成することにより、図９に示した構成の半導体装置４０を製造することができる。
【００９１】
このような構成の半導体装置４０の製造方法によれば、シリコン窒化膜７及び単結晶シリコン層４を貫通して絶縁層２３に達する穴１２を形成し、穴１２内を含んで、アモルファスシリコン層１４を形成し、シリコン窒化膜７上のアモルファスシリコン層１４を除去した後、シリコン窒化膜７を除去するようにしたので、穴１２内を含んでアモルファスシリコン層１４を形成した際には、上述した実施の形態の固体撮像素子３０の場合と同様に、例えば、穴を含んでＣＶＤ法により酸化シリコン層を形成した場合に比較して、良好にアモルファスシリコン層１４を埋め込むことができる。また、シリコン窒化膜７を除去した後には、単結晶シリコン層４の表面側から裏面側に貫通した穴１２内にアモルファスシリコン層１４が埋め込まれ、単結晶シリコン層４よりもアモルファスシリコン層１４が突出したアライメントマーク１５を形成することができる。
【００９２】
これにより、製造工程の各段階において、アモルファスシリコン層１４が突出した段差１３をアライメントマーク１５として識別することができると共に、単結晶シリコン層４の表面側及び裏面側からも共通したアライメントマーク１５を基準として用いることができる。
【００９３】
また、上述した実施の形態の固体撮像素子３０の場合と同様に、スリットやボイドによってアライメントマーク１５が誤認識されないようにすることができるため、アライメントマーク１５を基準として用いて、単結晶シリコン層４の表面側及び裏面側の所定の位置に、例えば、トランジスタＴｒ１や配線層等を精度よく形成することができる。また、これ以外にも、パッド領域において、内部に形成された電極層に外部よりコンタクト配線を接続するための開口等も所定の位置に形成することができる。
また、スリットの無いアライメントマーク１５を形成することができることから、図６Ｄ〜図６Ｅに示したウェットエッチングによりシリコン基板２及び埋め込み酸化膜３を除去する工程では、スリットを通じて薬液が絶縁層２３に廻り込むことを防ぐことができる。
【００９４】
本実施の形態では、図９に示したように、単結晶シリコン層４の表面側（図中下側）のみに、各トランジスタＴｒ１，Ｔｒ２を形成したが、裏面側（図中上側）にも各トランジスタＴｒ１，Ｔｒ２を形成することもできる。
【００９５】
次に、本発明の半導体装置の他の実施の形態を説明する。
上述した実施の形態の半導体装置４０では、単結晶シリコン層４を貫通して形成された穴１２内にアモルファスシリコン層１４が埋め込まれたアライメントマーク１５を示したが、本実施の形態の半導体装置では、単結晶シリコン層４を貫通して形成された穴１２内に、アモルファスシリコン層１４の代わりに酸化シリコン層（ＳｉＯ2層）が埋め込まれたアライメントマークを構成する。
なお、これら以外の構成は、上述した実施の形態の半導体装置４０の場合と同様であるため、重複説明は省略する。
【００９６】
このような構成の場合、図８に示した固体撮像素子のアライメントマーク１５と同様に、酸化シリコン層から成り、段差を有するアライメントマークとすることができる。
また、上述したように、単結晶シリコン層４の表面側から裏面側に貫通する穴１２内に酸化シリコン層が埋め込まれてアライメントマークが形成されているので、製造時に、単結晶シリコン層４の表面側及び裏面側から共通したアライメントマークを用いることができる。
【００９７】
このような構成の半導体装置を製造する場合は、上述した実施の形態の固体撮像素子を製造する場合（図２〜図６）において、図４Ｇに示した、シリコン窒化膜７の表面のアモルファスシリコン層１４を除去した後に、酸化工程を行ってアモルファスシリコン層１４を酸化させて酸化シリコン層を形成し、シリコン窒化膜７を除去する。
これにより、図８に示したと同様の構成のアライメントマーク１５を形成することができる
【００９８】
酸化工程の際には、上述したように、穴１２内に埋め込まれたアモルファスシリコン層１４の酸化が迅速に進み、アモルファスシリコン層１４から酸化シリコン層となる。なお、単結晶シリコン層４は、シリコン窒化膜７により覆われているため酸化されない。この際、アモルファスシリコン層１４は酸化されることにより体積が増大する。
【００９９】
上述の製造方法によれば、単結晶シリコン層４を貫通して絶縁層２３に達する穴１２を形成し、穴１２内を含んで、アモルファスシリコン層１４を形成し、窒化シリコン膜７上のアモルファスシリコン層１４を除去した後、アモルファスシリコン層１４を酸化させて酸化シリコン層を形成するようにしたので、穴１２内を含んでアモルファスシリコン層１４を形成した際には、上述したように、例えば、穴を含んでＣＶＤ法により酸化シリコン層を形成した場合に比較して、良好にアモルファスシリコン層１４を埋め込むことができる。また、アモルファスシリコン層１４を酸化させた後には、上述したように、単結晶シリコン層４の表面側から裏面側に貫通した穴１２内に酸化シリコン層が埋め込まれ、酸化シリコン層が単結晶シリコン層４から突出したアライメントマーク１５を形成することができる。
【０１００】
これにより、上述したように、製造工程の各段階において、酸化シリコン層の単結晶シリコン層４から突出した部分をアライメントマーク１５として識別することができると共に、単結晶シリコン層４の表面側及び裏面側からも共通したアライメントマーク１５を基準として用いることができる。
【０１０１】
また、酸化されることによりアモルファスシリコン層１４の体積が増大するので、上述したように、例えば、穴１２内にアモルファスシリコン層１４を埋め込んだ際に、アモルファスシリコン層１４中に隙間等が形成された場合でも、体積の増大により隙間等を消滅させることができる。
このように隙間を消滅させることができるため、スリットやボイドの無いアライメントマーク１５を形成することができる。これにより、スリットやボイドによってアライメントマーク１５が誤認識されないようにすることができる。
また、スリットの無いアライメントマーク１５を形成することができることから、上述したように、ウェットエッチングによりシリコン基板２及び埋め込み酸化膜３を除去する工程（図６Ｄ〜図６Ｅ）では、スリットを通じて薬液が絶縁層２３に廻り込むことを防ぐことができる。
【０１０２】
上述した各実施の形態においては、穴１２内に埋め込まれる材料としてアモルファスシリコン層１４や酸化シリコン層３４を用いたが、これ以外にも、多結晶シリコン層（ｐｏｌｙ−Ｓｉ層）を用いることもできる。
多結晶シリコン層を用いた場合においても、アモルファスシリコン層１４を用いた場合と同様の作用を得ることができる。
また、穴内に埋め込まれた多結晶シリコン層を酸化させることによって、穴内に酸化シリコン層を形成することも可能である。
なお、この多結晶シリコンも、酸化させることにより体積が増大する特性を有している。
【０１０３】
また、上述した各実施の形態では、アライメントマーク１５は、素子形成領域となる領域以外に形成し、チップ状態に切断されたとしても最終的に残る場合を想定して説明した。しかし、素子形成領域となる領域以外でも、チップ状態に切断される領域（スクライブライン）に対応して形成した場合は、チップ状態に切断する際に、アライメントマーク１５も一緒に除去されてしまう。
【０１０４】
また、上述した各実施の形態においては、図６Ｄ〜図６Ｅに示した工程、図１０Ｄ〜図１０Ｅに示した工程において、シリコン基板２、埋め込み酸化膜３を除去して、ＳＯＩ基板５の単結晶シリコン層４を露出させる場合を示したが、シリコン基板２のみを除去して、埋め込み酸化膜３を残すことも可能である。
【０１０５】
また、上述した各実施の形態では、本発明を、シリコン基板２上に埋め込み酸化膜３を介して単結晶シリコン層４が積層された、複数の層からなるＳＯＩ基板５から固体撮像素子及び半導体装置を製造する場合に適用して説明した。しかし、例えば、層の厚さが厚い単層の半導体基体（単結晶シリコン層）から、上述したような構成の固体撮像素子や半導体装置を製造する場合にも、本発明を適用することが可能である。
【０１０６】
尚、本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【図面の簡単な説明】
【０１０７】
【図１】Ａ  本発明を適用する固体撮像素子の一実施の形態を示す概略断面図（拡大図）である。              Ｂ  図１Ａのアライメントマークの拡大断面図である。
【図２】Ａ〜Ｃ  本発明を適用する固体撮像素子の製造方法の一実施の形態を示す製造工程図（その１）である。
【図３】Ｄ〜Ｆ  本発明を適用する固体撮像素子の製造方法の一実施の形態を示す製造工程図（その２）である。
【図４】Ｇ〜Ｈ  本発明を適用する固体撮像素子の製造方法の一実施の形態を示す製造工程図（その３）である。
【図５】Ａ〜Ｃ  本発明を適用する固体撮像素子の製造方法の一実施の形態を示す製造工程図（その４）である。
【図６】Ｄ〜Ｅ  本発明を適用する固体撮像素子の製造方法の一実施の形態を示す製造工程図（その５）である。
【図７】Ａ、Ｂ  比較例の構成を示す概略断面図である。
【図８】本発明を適用する固体撮像素子の他の形態を示す拡大断面図である。
【図９】本発明を適用する半導体装置の一実施の形態を示す概略断面図である。
【図１０】Ａ〜Ｃ  本発明を適用する半導体装置の製造方法の一実施の形態を示す製造工程図（その１）である。
【図１１】Ｄ〜Ｆ  本発明を適用する半導体装置の製造方法の一実施の形態を示す製造工程図（その２）である。
【符号の説明】
【０１０８】
２・・・シリコン基板、３・・・埋め込み酸化膜、４・・・半導体基体（単結晶シリコン層）、５・・・ＳＯＩ基板、６，８・・・シリコン酸化膜（ＳｉＯ2膜）、７・・・シリコン窒化膜（ＳｉＮ膜）、９・・・レジスト膜、１０・・・レジストマスク、１１・・・マスク、１２・・・穴、１３・・・段差、１４・・・多結晶シリコン層、１５・・・アライメントマーク、２０・・・光電変換素子、Ｔｒ１，Ｔｒ２・・・ＭＯＳ型のトランジスタ、２１・・・ゲート電極、２２・・・配線層、２３・・・絶縁層、２４・・・接着材層、２５・・・支持基板、３０・・・固体撮像素子、３４・・・酸化シリコン層、４０・・・半導体装置
【図１】
2006059873.tif 000003
【図２】
2006059873.tif 000004
【図３】
2006059873.tif 000005
【図４】
2006059873.tif 000006
【図５】
2006059873.tif 000007
【図６】
2006059873.tif 000008
【図７】
2006059873.tif 000009
【図８】
2006059873.tif 000010
【図９】
2006059873.tif 000011
【図１０】
2006059873.tif 000012
【図１１】
2006059873.tif 000013