(57)【要約】  【課題】製造が容易で、極めて薄くかつ信頼性の高い半導体装置を提供する。  【解決手段】金属製の板状体からなるリードフレーム本体と、前記リードフレーム本体表面のリード形成領域に所望の深さで形成されたリード形成用の溝部と、前記溝部内から、前記リードフレーム本体表面上に突出するように形成され、前記リードフレーム本体と異なる材料で形成され表面が半導体チップのボンディングパッドとの共晶温度が２５０℃以下であるような材料で被覆されたリードとを具備したリードフレームを使用し、チップ搭載後、リードフレーム本体をエッチング除去し薄型の半導体装置を提供することを特徴とする。  【選択図】図１
2006032709.tif 000002
【特許請求の範囲】
【請求項１】
金属製の板状体からなるリードフレーム本体と、前記リードフレーム本体表面のリード形成領域に所望の深さで形成されたリード形成用の溝部と、前記溝部内から、前記リードフレーム本体表面上に突出するように形成され、前記リードフレーム本体と異なる材料で形成されたリードとを具備し、
前記リードの表面が、この上に実装される半導体チップのボンディングパッドとの共晶温度が、前記リード内部よりも低い金属層で構成されたことを特徴とするリードフレーム。
【請求項２】
前記リードは、前記溝部に形成された第１の導体層と、前記第１の導体層の上層に積層された第２の導体層と、前記第２の導体層の上層に形成された第３の導体層とを備え、
前記第１の導体層が、実装部材に実装され、
前記第３の導体層が、半導体チップのボンディングパッドに実装されるように構成されたことを特徴とする請求項１に記載のリードフレーム。
【請求項３】
前記第３の導体層は、Ａｇ層で構成されたことを特徴とする請求項２に記載のリードフレーム。
【請求項４】
前記第３の導体層は、Ａｕ−Ｓｎ層で構成されたことを特徴とする請求項２に記載のリードフレーム。
【請求項５】
前記リードフレーム本体は貫通孔を有することを特徴とする請求項１乃至４のいずれかに記載のリードフレーム。
【請求項６】
前記リードは、前記第１の導体層と、前記溝部との間に、前記リードフレーム本体と前記第１の導体層との反応を抑制するバリア層を具備してなることを特徴とする請求項１乃至５のいずれかに記載のリードフレーム。
【請求項７】
前記第１の導体層は、半田と共晶を形成し得る金属で構成されていることを特徴とする請求項１乃至６のいずれかに記載のリードフレーム。
【請求項８】
前記リードフレーム本体は銅製の板状体で構成されたことを特徴とする請求項１乃至７のいずれかに記載のリードフレーム。
【請求項９】
前記貫通孔は所定の間隔で形成された複数のスリットで構成されたことを特徴とする請求項５乃至８のいずれかに記載のリードフレーム。
【請求項１０】
前記貫通孔の裏面側は、シートで被覆されたことを特徴とする請求項５乃至９のいずれかに記載のリードフレーム。
【請求項１１】
前記第２の導体層は、ニッケルを主成分とする金属層であることを特徴とする請求項２乃至１１のいずれかに記載のリードフレーム。
【請求項１２】
金属製の板状体からなるリードフレーム本体と、前記リードフレーム本体表面のリード形成領域に所望の深さで形成されたリード形成用の溝部と、前記溝部内から、前記リードフレーム本体表面上に突出するように形成され、前記リードフレーム本体と異なる材料で形成され、表面が、この上に実装される半導体チップのボンディングパッドとの共晶温度が、前記リード内部よりも低い金属層で構成されたリードとを具備したリードフレームを用意し、前記リードフレームに、半導体チップを搭載し、加熱温度３００℃以下で共晶反応を生ぜしめ前記リードと半導体チップとの電気的接続を行う半導体チップ搭載工程と、
前記半導体チップを覆うように封止樹脂で被覆する樹脂封止工程と、
前記リードフレーム本体をエッチング除去する工程と、
個々の半導体装置にダイシングするダイシング工程とを具備したことを特徴とする半導体装置の製造方法。
【請求項１３】
前記リードは、前記溝部内に形成された第１の導体層と、前記第１の導体層の上層に積層された第２の導体層と、前記第２の導体層の上層に形成された第３の導体層とを備え、
前記第１の導体層が、実装部材に実装され、
前記第３の導体層が、半導体チップのボンディングパッドに実装されるように構成されたことを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１４】
前記第３の導体層は、Ａｇ層で構成されたことを特徴とする請求項１４に記載のリードフレーム。
【請求項１５】
前記第３の導体層は、Ａｕ−Ｓｎ層で構成されたことを特徴とする請求項１４に記載のリードフレーム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リードフレームおよびこれを用いた半導体装置の製造方法にかかり、特に樹脂封止型半導体装置の外部端子の形成に関する。
【背景技術】
【０００２】
近年、パーソナルコンピュータ、携帯電話に代表される電子機器の小型化に伴う電子部品の高密度実装化が進んでおり、それに伴いダイオード、トランジスタなどの半導体装置においては、実装面積を縮小するため、面実装タイプの半導体装置の使用が増加している。
【０００３】
このような面実装タイプの半導体装置においては、製造コスト低減のために、パッケージの形態としては、材料が安く、生産性の良好な樹脂封止型半導体装置が広く使用されている。
【０００４】
そして、半導体装置の小型化、薄型化への目的から、リードとなる領域に突起を形成したリードフレームを用いて半導体チップを搭載し、電気的接続を行い、樹脂封止を行った後、この突起を残して裏面から樹脂とともにリードフレームを研磨除去し、薄型化するとともに、ダイシングによって個々の半導体装置に分割する技術が提案されている。
【０００５】
その一例として、図１３に示す半導体装置が提案されている（特許文献１参照）。この半導体装置では、リードフレーム上に半導体チップを固着し、電気的接続を行った後、樹脂封止を行うことにより、リードフレームの裏面から封止をおこないリードフレーム上に半導体チップ７２を固着し外部接続用電極となるアイランド６１、６１Ａとそのアイランド６１、６１Ａから延在形成され隣接するアイランド上に固着した半導体チップ７２の他の外部接続用電極となる複数のリード端子６２、６３、６２Ａ、６３Ａとなるフレームが連結バーによって列方向に配置された複数のリードフレームの各アイランド上に導電ペーストを付着して半導体チップ７２を固着し、隣接するリード端子と電気的に接続して、半導体チップおよびリード端子を被覆し、アイランドおよびリード端子の裏面を露呈するように、リードフレーム上に樹脂層を形成し、半導体チップが固着されたアイランドと半導体チップとを電気的に接続されたリード端子とを囲む領域で個々に分割する。
【０００６】
この技術によれば、小型化をはかることは可能であるが、樹脂封止型半導体装置のプリント基板への当接面すなわち、半導体集積回路装置の裏面側は樹脂面と外部端子となるリード端子とが同一平面上にあるため、わずかな寸法ずれによってもプリント基板上の回路パターンとの接続を確実にすることができず、接触不良の原因となっていた。
【０００７】
また、リード端子を突出させようとすると、ダイシング後にバンプ（突出部）を形成するめっき工程が必要となり、工数が増大するという問題があった。
【０００８】
そこで本発明者らは、金属製の板状体からなるリードフレーム本体と、前記リードフレーム本体表面のリード形成領域に所望の深さで形成されたリード形成用の溝部と、前記溝部内から、前記リードフレーム本体表面上に突出するように形成され、前記リードフレーム本体と異なる材料で形成されたリードとを具備したリードフレームを提案し、溝部から突出するように形成されたリードに半導体チップを搭載し、電気的接続をした後、封止樹脂を用いて封止後、リードフレーム本体を除去することにより、樹脂封止後めっき工程などを経ることなく、外部端子構造を形成する方法を提案している（特許文献２）。
【０００９】
【特許文献１】特開平１０−３１３０８２号公報
【００１０】
【特許文献２】特願２００３−００８３４９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上記構成によれば、小型化・薄型化をはかることができ、工数が少なく信頼性の高い半導体装置を得ることができ、高精度で信頼性の高い半導体装置の製造が可能となる。
しかしながら、例えば銅板上に金めっきパターンを形成し、その金めっきパターンに半導体チップを搭載し、ワイヤボンディング工程および樹脂封止工程を経て、銅板をエッチング除去することによって半導体装置を形成する場合、金共晶によるダイスボンディングの際、４００℃から４５０℃程度に昇温しなければならないため、１枚のリードフレームをダイスボンドし終わる前に、先にダイスボンドした部分の共晶が進行してしまい、接合強度が低下することがある。この共晶反応により、リードの金めっきパターンの金が半導体チップ内に拡散するいわゆるキラー拡散が発生することがあった。
【００１２】
本発明は、前記実情に鑑みてなされたものであり、ダイスボンディングに際して、接合強度の低下を抑制することができ、製造が容易で、極めて薄くかつ信頼性の高い半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、金属製の板状体からなるリードフレーム本体と、前記リードフレーム本体表面のリード形成領域に所望の深さで形成されたリード形成用の溝部と、前記溝部内から、前記リードフレーム本体表面上に突出するように形成され、前記リードフレーム本体と異なる材料で形成されたリードとを具備し、前記リードの表面が、この上に実装される半導体チップのボンディングパッドとの共晶温度が、前記リード内部よりも低い金属層で構成されたことを特徴とする。
【００１４】
かかる構成によれば、リードの表面が、この上に実装される半導体チップのボンディングパッドとの共晶温度が、前記リード内部よりも低い金属層で構成されているため、ダイスボンディング温度を低くすることができ、ダイスボンディングに際し、既にボンディングのなされた部分が劣化するのを防止することができる。従って金の拡散により共晶部分で接合の劣化を招くのを防止することができる。例えば金の拡散を防止するためには、ダイボンディングの加熱温度を３００℃以下とするのが望ましい。従って半導体チップのボンディングパッド表面を覆う金などの材料との共晶温度が２８０℃以下とするのが望ましい。さらに望ましくは２５０℃以下であってもよい。また、溝部から突出するようにリードが形成されているため、封止樹脂からリードが突出するように実装することができ、プリント基板などへの実装に際し、接触不良のない半導体装置を提供することが可能となり、樹脂封止後めっき工程などを経ることなく、安定な外部端子構造を形成することが可能となる。
【００１５】
また、この外部端子は、リードフレーム本体を介して電気的に接続された状態で形成可能であるため、形成時には、リードフレーム本体を電極として電解めっきを用いて形成することができ、高精度に厚さを制御することができ、高効率で信頼性の高い外部端子を形成することができる。
【００１６】
また、前記リードに半導体チップを搭載し、ワイヤボンディングあるいはダイレクトボンディングなどによる電気的接続を行った後、樹脂封止を行い、裏面から前記リードフレーム本体をエッチング除去することにより、薄型で信頼性の高い半導体装置を提供することが可能となる。具体的には従来の半導体装置の４分の３程度の薄型化が可能となる。
【００１７】
また、半導体チップの搭載時には、リードフレーム本体にリードが固定されているため、位置ずれもなく、確実で信頼性の高いボンディングを可能にしつつも、樹脂封止によって確実に固定された後、裏面からリードフレーム本体を除去するため、半導体装置としての変形もない。
【００１８】
さらにまた、樹脂封止後、個々の半導体装置に分離するためのダイシングを行うことになるが、ダイシング領域にはリードが存在しないようにすることができる。従って、ダイシング時にブレードがリードを切断する必要がないため、ブレードの磨耗も少なく長寿命の処理が可能となる。
【００１９】
また、リードは封止樹脂の一主面からのみ導出されており、封止樹脂の側面から導出されることがないため、このリード導出部から空気中の水分が浸入したりすることもなく、信頼性の高いものとなる。
【００２０】
加えて、リードの断面形状も、溝部の断面形状によって自由に設計することができ、高密度でかつ高精度のリードパターンの形成が容易となる。
【００２１】
また、本発明のリードフレームでは、前記リードを、前記溝部内に形成された第１の導体層と、前記第１の導体層の上層に積層された第２の導体層と、前記第２の導体層の上層に形成された第３の導体層とを備え、前記第１の導体層が、実装部材に実装され、前記第３の導体層が、半導体チップのボンディングパッドに実装されるように構成されたことを特徴とする。
【００２２】
かかる構成によれば、リードを３層構造で構成し、接続すべき部材に対応した材料で構成するとともに、中心に位置する本体としては安価で導電性の高い材料で構成するのが望ましい。
【００２３】
また、本発明のリードフレームによれば、前記第３の導体層を、Ａｇを含むように構成するようにしたことを特徴とする。
【００２４】
かかる構成によれば、ダイレクトボンディングにより、半導体チップを搭載するような場合にも、半導体チップのボンディングパッド表面を構成する金とリードフレーム上の導体層によるキラー拡散を防止することができ、信頼性の高い実装が容易となる。
【００２５】
また、本発明のリードフレームによれば、前記第３の導体層を、Ａｕ‐Ｓｎ層を含むように構成するようにしたことを特徴とする。
【００２６】
かかる構成によれば、ダイレクトボンディングにより、半導体チップを搭載するような場合にも、半導体チップのボンディングパッド表面を構成する金との共晶温度が低いため、信頼性の高い実装が容易となる。なお、このＡｕ‐Ｓｎ層の組成としては、Ｓｎ含有率が１１％程度とするのが望ましい。
【００２７】
また、本発明のリードフレームでは、リードフレーム本体が貫通孔を有することを特徴とする。
【００２８】
かかる構成によれば、リードフレーム本体が貫通孔を具備しているため、ダイスボンディングに際し、熱の流通が良好となり、既にボンディングのなされた部分が高温になるのを防止することができる。
【００２９】
また、本発明のリードフレームでは、前記第１の導体層は、前記溝部の内壁全体を覆うように形成されたことを特徴とする。
【００３０】
かかる構成によれば、このリードフレームを用いて半導体装置を形成する際、封止樹脂から露呈するリードが、前記第１の導体層のみとなるようにすることができる。従って、第１の導体層を、金など、安定で半田と共晶を形成し易い金属で構成すれば、樹脂封止後めっき工程などを経ることなく、安定な外部端子構造を形成することが可能となる。
【００３１】
この場合第１の導体層のみを安定で酸化しにくい材料で形成し、第２の導体層は安価で低抵抗となるようにすればよい。又第１および第３の導体層は半田で接合し易い材料で形成すればよい。又第３の導体層は第２の導体層と同一材料で構成してもよい。
【００３２】
望ましくは、第１の導体層が溝部の内壁全体を覆いかつ前記溝部周囲の平坦面の一部を覆うようにすれば、実装後に、確実に第２の導体層が露呈しないようにすることができ、より信頼性の高い半導体装置を形成することが可能となる。
【００３３】
本発明のリードフレームでは、前記第１および第２の導体層の界面が、前記リードフレーム本体表面よりも上層に位置していることを特徴とする。
【００３４】
かかる構成によれば、実装後、第２の導体層は封止樹脂によって完全に封止され、表面に露呈することがないため、上記リードフレームと同様に、安定で長寿命のリードフレームを提供することができる。
【００３５】
また、本発明のリードフレームは、前記リードが、前記第１の導体層と、前記溝部との間に、前記リードフレーム本体と前記第１の導体層との反応を抑制するバリア層を具備してなることを特徴とする。
【００３６】
かかる構成によれば、ニッケル、チタンなどのバリア層の存在により、ボンディング工程における熱によって第１の導体層とリードフレーム本体との界面反応が生じ、第１の導体層が劣化するのを防止することができる。このバリア層は、薄く形成しておけばよく、また最後にエッチング除去するようにしてもよい。
【００３７】
また、本発明のリードフレームは、前記第１の導体層は、半田と共晶を形成し得る金属で構成されていることを特徴とする。
【００３８】
かかるリードフレームを用いて実装した半導体装置によれば、プリント基板などへの実装に際し、良好にボンディングを行うことが可能となる。
【００３９】
さらにまた、本発明のリードフレームによれば、前記第１および第３の導体層は、膜厚が０．５から２μｍであることを特徴とする。
【００４０】
かかる構成によれば、全体厚さを十分に小さくすることができ、かつ、第２の導体層の膜厚を十分にとるようにすることができ、全体厚が十分に小さく、かつ低抵抗の外部端子をもつ半導体装置を構成することができる。
【００４１】
また、本発明のリードフレームでは、前記リードフレーム本体は銅製の板状体で構成されたことを特徴とする。
この構成によれば、作業性よく所望の特性を得ることができる。
【００４２】
また、本発明のリードフレームでは、前記貫通孔が所定の間隔で形成された複数のスリットで構成されたものを含む。
この構成によれば、貫通孔が所定の間隔で形成された複数のスリットで構成されているため、効率よく熱風の流通がなされる。
【００４３】
また、本発明のリードフレームでは、前記貫通孔の裏面側はシートで被覆されたことをものを含む。
この構成によれば、貫通孔が形成されていても樹脂の漏れがなく、信頼性の高い半導体装置を提供可能である。
【００４４】
また、本発明のリードフレームでは、前記第１の導体層は、金層であることを特徴とする。
【００４５】
かかる構成によれば、半田と共晶を形成し易く、かつ安定で低抵抗の外部端子を構成することが出来る。
【００４６】
また本発明のリードフレームでは、前記第２の導体層は、ニッケルを主成分とする金属層であることを特徴とする。
【００４７】
かかる構成によれば、金との密着性が良好でかつ低抵抗のリードを形成することが可能となる。
【００４８】
ここでも、第１の導体層を、金など、安定で半田と共晶を形成し易い金属で構成すれば、樹脂封止後めっき工程などを経ることなく、安定な外部端子構造を形成することが可能となる。
【００４９】
またこの場合も第１の導体層のみを安定で酸化しにくい材料で形成し、第２の導体層は安価で低抵抗となるようにすればよい。又第１および第３の導体層は半田で接合し易い材料で形成すればよい。又第３の導体層は第２の導体層と同一材料で構成してもよい。
【００５０】
また本発明のリードフレームは、金属製の板状体からなるリードフレーム本体表面に、リード形成領域を開口するようにレジストパターンを形成する工程と、前記レジストパターンをマスクとしてエッチングを施し、リード形成領域に所望の深さのリード形成用の溝部を形成する工程と、前記溝部に、前記溝部内から、前記リードフレーム本体表面上に突出するように前記リードフレーム本体と異なる材料からなり、表面が共晶温度２５０℃以下の材料で構成されたリードを形成する工程とによって形成される。
【００５１】
かかる構成によれば、２５０℃以下でダイスボンディングを実行することができるため、接合部がダイスボンディング中に劣化することなく高精度で信頼性の高いリードフレームを容易に形成することが可能となる。またフォトリソグラフィ工程を用いて微細かつ高精度のリードを形成することができる。
【００５２】
望ましくは、前記リードを形成する工程は、前記レジストパターンをマスクとして前記溝部の内壁に金属膜を形成する電解めっき工程を含むことを特徴とする。
【００５３】
かかる構成によれば、リードフレーム本体を電極として用いて電解めっきをすることができ、容易に短時間で低抵抗のリードを形成することが可能となる。また、溝部の形成に用いたレジストパターンをマスクとして電解めっきを行うようにしているため、溝部の内壁に沿って金属膜を形成することができる。これにより、最外層の金属膜で全体を覆う層構造の外部端子を容易に形成することが可能となる。
【００５４】
また望ましくは、前記レジストパターンをマスクとして溝部を形成したのち、前記レジストパターンをシュリンクせしめ、前記溝部の周りの前記リードフレーム本体の表面をわずかに露呈せしめるシュリンク工程を含むことを特徴とする。
【００５５】
かかる構成によれば、溝部の周縁を露呈させることができるため、溝部の内壁から平坦部にのし上がるように、導電体層を形成することができる。
【００５６】
また望ましくは、前記リードを形成する工程は、前記シュリンク工程でシュリンクされたレジストパターンから露呈する前記溝部およびその周辺部に、第１の導体層を形成する工程と、前記第１の導体層の上層に、前記第１の導体層の端縁を残すように積層された第２の導体層を形成する工程と、前記第２の導体層の上層に第３の導体層を形成する工程とを含むことを特徴とする。
【００５７】
かかる構成によれば、溝部の内部から平坦部にのし上がるように第１の導体層を形成した後、第１の導体層の端縁を残すように第２および第３の導体層を積層するようにしているため、外部端子の表面全体が第１の導体層で被覆された外部端子構造を容易に形成することが出来る。
【００５８】
また望ましくは、前記第２の導体層を形成する工程が、前記第１の導体層の上層に導電性薄膜を形成する工程と、前記導電性薄膜を異方性エッチングによりエッチバックする工程とを含む。
かかる構成によれば、第１の導体層を溝部の内壁に形成した後、第２の導体層を形成し、エッチバックすれば、第２の導体層全体が第１の導体層で被覆された構造を形成することが可能となる。
【００５９】
また、望ましくは、前記リードを形成する工程が、前記溝部に、順次第１乃至第３の導体層を形成する工程を含み、前記第１および第２の導体層の界面が、前記リードフレーム本体表面よりも上層に位置するようにしている。
【００６０】
かかる構成によれば、外部端子として封止樹脂から露呈する半導体装置表面が第１の導体層で被覆された形状を得ることの出来るリードフレームを容易に形成することが出来る。
【００６１】
また、望ましくは、前記リードを形成する工程が、前記第１の導体層と、前記溝部との間に、前記リードフレーム本体と前記第１の導体層との反応を抑制するバリア層を形成する工程を含む。
【００６２】
かかる方法によれば、バリア層が一連のめっき工程などで容易に形成できるため、製造が極めて容易である。
【００６３】
また、望ましくは、前記溝部を形成する工程が、深さ０．５〜２．５μｍ程度の矩形溝を形成する異方性エッチング工程を含む。
【００６４】
かかる方法によれば、パターン精度の良好な微細リードの形成が可能となる。０．５μｍに満たないと、十分に低抵抗化をはかることができない。また、２．５μｍ程度を越えると、半導体装置としての薄型化をはばむことになる。
【００６５】
また、本発明の半導体装置の製造方法は、金属製の板状体からなるリードフレーム本体と、前記リードフレーム本体表面のリード形成領域に所望の深さで形成されたリード形成用の溝部と、前記溝部内から、前記リードフレーム本体表面上に突出するように形成され、前記リードフレーム本体と異なる材料で形成され、表面がこの上に実装される半導体チップのボンディングパッドとの共晶温度が、前記リード内部よりも低い金属層で構成されたリードとを具備したリードフレームを用意し、前記リードフレームに、半導体チップを搭載し、加熱温度３００℃以下で共晶反応を生ぜしめ前記リードに電気的接続を行う半導体チップ搭載工程と、前記半導体チップを覆うように封止樹脂で被覆する樹脂封止工程と、前記リードフレーム本体をエッチング除去する工程と、個々の半導体装置にダイシングするダイシング工程とを具備したことを特徴とする。
【００６６】
かかる構成によれば、半導体チップの搭載時には、キラー拡散を防止することができるため、ダイスボンディング工程における高温化に起因する共晶反応による金の拡散も防止することができる。従って、位置ずれもなく、確実で信頼性の高いボンディングを可能にしつつも、樹脂封止によって確実に固定された後、裏面からリードフレーム本体を除去するため、半導体装置としての変形もない。
【００６７】
また、溝部から突出するようにリードが形成されているため、封止樹脂からリードが突出した状態が、樹脂封止後めっき工程などを経ることなく、安定な外部端子構造を形成することができ、プリント基板などへの実装に際し、接触不良のない半導体装置を提供することが可能となる。
【００６８】
また、容易に薄型で信頼性の高い半導体装置を提供することが可能となる。
【００６９】
さらにまた、樹脂封止後、個々の半導体装置に分離するためのダイシングを行うことになるが、ダイシング領域にはリードが存在しないようにすることができ、ダイシング時にブレードがリードを切断する必要がないため、ブレードの磨耗も少なく長寿命の処理が可能となる。
【００７０】
加えて、リードの断面形状も、溝部の断面形状によって自由に設計することができ、高密度でかつ高精度の半導体装置の形成が容易となる。
【００７１】
また、本発明の半導体装置の製造方法は、前記リードが、前記溝部内に形成された第1の導体層と、前記第１の導体層の上層に積層された第２の導体層と、前記第２の導体層の上層に形成された第３の導体層とを備え、前記第１の導体層が、プリント基板などの実装部材に実装され、前記第３の導体層が、半導体チップのボンディングパッドに実装されるように構成されたことを特徴とする。
【００７２】
また、本発明の半導体装置の製造方法によれば、前記第３の導体層を、Ａｇを含むように構成するようにしたことを特徴とする。
【００７３】
かかる構成によれば、ダイレクトボンディングにより、半導体チップを搭載するような場合にも、半導体チップのボンディングパッド表面を構成する金との共晶温度が低いため、信頼性の高い実装が容易となる。
【００７４】
また、本発明の半導体装置の製造方法によれば、前記第３の導体層を、Ａｕ‐Ｓｎ層を含むように構成するようにしたことを特徴とする。
【００７５】
かかる構成によれば、ダイレクトボンディングにより、半導体チップを搭載するような場合にも、半導体チップのボンディングパッド表面を構成する金との共晶温度が低いため、信頼性の高い実装が容易となる。
【００７６】
また、本発明の半導体装置の製造方法は、前記リードが、前記溝部の内壁全体を覆うように形成されたことを特徴とする。
【００７７】
かかる構成によれば、より信頼性の高い薄型半導体装置を、工数を増大することなく形成することが可能となる。
【００７８】
また、本発明の半導体装置の製造方法は、前記第１および第２の導体層の界面が、前記リードフレーム本体表面よりも上層に位置していることを特徴とする。
【００７９】
かかる構成によっても、信頼性の高い薄型半導体装置を、工数を増大することなく形成することが可能となる。
【００８０】
また、本発明の半導体装置の製造方法は、前記リードは、前記第１の導体層と、前記溝部との間に、前記リードフレーム本体と前記第１の導体層との反応を抑制するバリア層を具備し、樹脂封止後、前記バリア層をエッチング除去する工程を含むことを特徴とする。
【００８１】
かかる構成によれば、ボンディング工程における熱による界面反応によって、第１の導体層が劣化するのを防止することができる。
【００８２】
また、望ましくは、前記リードフレーム本体を貫通孔を有する金属性の板状体で構成することにより、ダイスボンディング時に熱の流通がよく放熱性が向上するため、接合部の温度上昇を防ぐことが出来、より信頼性が向上する。
【００８３】
また、望ましくは樹脂封止に先立ち貫通孔をシートで塞ぐようにすれば、他部に影響を与えることなくシートの染み出し防ぐことができる。第１の導体層と、前記溝部との間に、前記リードフレーム本体と前記第１の導体層との反応を抑制するバリア層を具備し、樹脂封止後、前記バリア層をエッチング除去する工程を含むことを特徴とする。なおこのシートはポリエチレン樹脂、ポリイミド樹脂あるいはポリスチレン樹脂などで形成しても良い。
【００８４】
かかる構成によれば、ボンディング工程における熱による界面反応によって、第１の導体層が劣化するのを防止することができる。    
【発明の効果】
【００８５】
以上説明してきたように、本発明のリードフレームによれば、リード表面が、半導体チップのボンディングパッド表面とのキラ−拡散を防止するような材料で構成しているためダイスボンディング工程における共晶反応による接合部の劣化を防止し、極めて容易かつ高精度に薄型でかつ信頼性の高い半導体装置を形成することが可能となる。
さらに本発明の半導体装置によれば、リード表面を半導体チップのボンディングパッド表面との共晶温度が３００℃以下であるような材料で被覆したリードフレームを用いて形成されるため接合強度の劣化もなく形成して薄型で信頼性の高いものとなる。
また、本発明の半導体装置の製造方法によれば、接合強度の劣化や位置ずれもなく信頼性の高い薄型半導体装置を歩留まりよく実装することが可能となる。    
【発明を実施するための最良の形態】
【００８６】
次に本発明の実施の形態について図面を参照して詳細に説明する。
（実施の形態１）
図１は、本発明の実施の形態１のリードフレームを示す説明図であり、図２はこのリードフレームを９用いた半導体装置の製造工程の一部を示す斜視図であり、樹脂封止前の状態を特徴的に示す図である。図３（ａ）乃至（ｄ）は、本発明の実施の形態１の半導体装置を示す上面図、右側面図、下面図、下側面図である。樹脂は遮光性であるがここでは内部が見えているものとする。この半導体装置は、リード表面をＡｇ層４ｄで構成するとともに、このリードを担持する、銅製の板状体からなるリードフレーム本体１に貫通孔としてのスリットＳを有するリードフレームを用いたことを特徴とするものである。すなわち、バイポーラトランジスタを構成する半導体チップ１１をリードフレーム１０のダイパッド１０ａに載置するとともに、コレクタに接続されたパッド、エミッタに接続されたパッドを、リード端子１０ｂ、１０ｃとに夫々ボンディングワイヤ１２を介して電気的接続を行うとともに、封止樹脂１３で封止し、この封止樹脂の裏面からベース端子を構成するダイパッド１０ａ、エミッタ端子およびコレクタ端子を構成するリード端子１０ｂ、１０ｃをわずかに突出せしめ、面実装タイプの半導体装置を構成したことを特徴とするものである。ここでは４０ｍｍ×１１０ｍｍ×１．６ｍｍｔの銅板に幅３ｍｍ長さ３５ｍｍのスリットＳが８本形成されている。
【００８７】
このダイパッドおよび、リード端子は、３層構造をなすもので、図４に要部拡大説明図を示すように、膜厚０．０００５ｍｍのニッケル層からなるバリア層３ａと、このバリア層３ａの上層に形成された膜厚０．００１５ｍｍの金層からなる第１の導体層３ｂと、前記第1の導体層の上層に積層された膜厚０．０３０ｍｍのニッケル層からなる第２の導体層３ｃと、前記第２の導体層の上層に形成された膜厚０．０００７ｍｍの銀層からなる第３の導体層３ｄとを備えたことを特徴とする。
【００８８】
そしてこのリードフレームは、リードフレーム本体１としての銅板の表面に形成された深さ０．００８ｍｍの溝部２内に、バリア層３ａと、第１の導体層３ｂ、第２の導体層３ｃ、第３の導体層３ｄが順次積層されており、この第１の導体層が（バリア層３ａを介して）溝部２の内壁を覆うように形成されていることを特徴とする。
【００８９】
次に、この半導体装置の実装方法について説明する。
まず、このリードフレームの製造方法について説明する。
この方法では、金属製の板状体（銅板）からなるリードフレーム本体表面に、フォトリソグラフィにより、浅い溝部２を形成し、この溝部２内に、電解めっきにより４層構造の金属層からなるリードを、この溝部内から、前記リードフレーム本体表面上に突出するように形成する。
【００９０】
すなわち、図５（ａ）に示すように、スリットＳを形成した銅板からなるリードフレーム本体１を用意する。
【００９１】
そして図５（ｂ）に示すように、レジストＲを塗布する。
【００９２】
この後図５（ｃ）に示すように、フォトリソグラフィによりレジストＲをパターニングし、このレジストＲをマスクとして異方性エッチングにより断面矩形で深さ０．５〜２．５μｍ程度の浅い溝２を形成する。
【００９３】
この後図６（ｄ）に示すように、レジストＲを残したまま、めっき液としてスルホン酸ニッケル水溶液を用いためっき液に浸漬し、電解めっきによりバリア層３ａとしてのニッケル層３ａを形成する。
【００９４】
そして図６（ｅ）に示すように、順次第１の導体層３ｂとしての金層、第２の導体層３ｃとしてのニッケル層を電解めっきにより順次積層する。このとき溝部２の内壁全体にバリア層３ａとしてのニッケル層および第１の導体層３ｂとしての金層が形成される。
【００９５】
さらに、第３の導体層３ｄとしての銀層をめっき法により形成する。
【００９６】
そして最後に図６（ｇ）に示すようにレジストＲを除去し、本発明の第１の実施の形態のリードフレームが形成される。
【００９７】
次にこのリードフレームを用いたバイポーラトランジスタの製造方法について説明する。
【００９８】
まず図７（ｈ）に示すように、図５（ａ）乃至図６（ｇ）に示したリードフレームのダイパッド１０ａに半導体チップ１１の裏面が搭載されるように固着し、ボンディングワイヤ１２によって半導体チップとリード端子との電気的接続を行う。このとき図９に示すようにオーブン（図示せず）内に配置された加熱手段としてのＨ型ツール１００を用いて４００℃で４５分間の加熱を行なう。このＨ型ツールは溝部１０１にヒータ１０２を形成してなるものでヒータ１０２上で最高温度となるように構成されている。このＨ型ツール１００上を半導体チップの載置されたリードフレームを通過させダイスボンディングを行なう。本実施の形態ではこのＨ型ツール１００を用いて、２００℃で２秒経過後、２５０℃まで昇温し、２５０℃で１５秒間維持し金共晶反応によるダイスボンドを行なう。ここでリードフレーム本体を構成する銅板はＥＦＴＥＣ−６４と呼ばれる熱伝導率３０１℃  ／Ｗ、密度８９３３ｋｇ／ｍ３、比熱３７５Ｊ・ｋｇ・Ｋの材料を用い、３０ｍｍ×１１０ｍｍ×１．６ｍｍとした。このときＨ型ツール上をリードフレーム１が所定の速度で通過するようになっているが、２８０℃という低温である上、リードフレーム本体にスリットＳが形成されているため、熱拡散が良好に行なわれ、１枚のリードフレームをダイスボンドし終わる前に、先にダイスボンドした部分例えば第３の導体層３ｄとしての金層と半導体チップ１１のシリコンとの共晶反応が進行してしまい接合強度が低下するというような不都合はなくなった。
【００９９】
この後、図７（ｉ）に示すように、エポキシ樹脂を用いて樹脂封止を行い、封止樹脂１３で固定された半導体装置を形成する。
【０１００】
そして最後に図７（ｊ）に示すように、銅板からなるリードフレーム本体１をエッチング除去し、封止樹脂１３からバリア層３ａ、および第１の導体層３ｂが露呈した半導体装置を得ることが出来る。
【０１０１】
そして図８（ｋ）に示すように、リード端子３（３ａ、３ｂ、３ｃ）の露呈面側に粘着テープ１４を貼着し、固定する。
【０１０２】
この後図８（ｌ）に示すように、粘着テープ１４の貼着されていない側の面からダイシングブレード１６を用いて粘着テープ１４に到達するまでダイシング溝１５を形成し、分離する。
【０１０３】
そして、図８（ｍ）に示すように、プリント基板などへの装着時にはこの粘着テープ１４から半導体装置を剥離して実装する。
【０１０４】
なお、ボンディング後、封止工程後のリードフレーム本体とともに、バリア層はエッチング除去しておくようにしてもよい。
【０１０５】
かかる構成によれば、リード表面を銀で構成しているためダイスボンディングに際しキラー拡散を防止することができる。またリードフレーム本体を構成する銅板にスリットＳが形成されているため、ダイスボンディングに際し、リードの第３の導体層３ｄと半導体チップとの間で共晶反応を生じたりすることがなくなり、接合強度の低下を防ぐことができる。また、封止樹脂表面から、リードが突出して形成されているため、封止樹脂からリードが突出するように安定して実装することができる。従って、プリント基板などへの実装に際し、接触不良のない半導体装置を提供することが可能となる。このように本実施の形態によれば、樹脂封止後めっき工程などを経ることなく、安定な外部端子構造を形成することが可能となる。
【０１０６】
また、前記リードに半導体チップを搭載し、ワイヤボンディングあるいはダイレクトボンディングなどによる電気的接続を行った後、樹脂封止を行い、裏面から前記リードフレーム本体をエッチング除去することにより、薄型で信頼性の高い半導体装置を提供することが可能となるため最大限に薄型化を行うことが可能となる。従来の半導体装置の４分の３程度の薄型化が可能となる。
【０１０７】
また、半導体チップの搭載時には、リードフレーム本体にリードが固定されているため、位置ずれもなく、確実で信頼性の高いボンディングを可能にしつつも、樹脂封止によって確実に固定された後、裏面からリードフレーム本体を除去するため、半導体装置としての変形もない。また、バリア層が設けられているため、半導体素子の搭載時あるいはワイヤボンディング時に接続部が高温となった場合にも、リードの劣化を防止することができる。このバリア層はそのままにしておいてもよいし、最後にエッチング除去するようにしてもよい。エッチングに際しては、樹脂封止後エッチングするようにすれば、他の領域は封止樹脂で被覆されているため、そのままエッチング液に浸漬すればよく、極めて作業性が良好である。
【０１０８】
さらにまた、樹脂封止後、個々の半導体装置に分離するためのダイシングを行うことになるが、ダイシング領域にはリードが存在しないため、ダイシング時にブレードがリードを切断する必要がないため、ブレードの磨耗も少なく長寿命の処理が可能となる。
また、半導体装置の主面のみからリードが導出されているため、リードの導出部から空気が浸入したりすることもなく、信頼性の高い半導体装置を得ることが可能となる。
【０１０９】
加えて、リードの断面形状も、溝部の断面形状によって自由に設計することができ、高密度でかつ高精度のリードパターンの形成が容易となる。
【０１１０】
また、半導体装置の封止樹脂から露呈するリードが、銀層となっているため、樹脂封止後めっき工程などを経ることなく、安定な外部端子構造を形成することが可能となる。
なおこの第１の導体層としては、金、錫、パラジウム半田など、安定で半田と共晶を形成し易い金属で構成すればよい。
【０１１１】
また、バリア層の存在により、第１の導体層と、リードフレーム本体とがボンディング工程における熱による界面反応によって、第１の導体層が劣化するのを防止することができる。このバリア層は、ニッケルのほかチタン、タングステンなどでもよく、薄く形成しておけばよい。また最後にエッチング除去するようにしてもよい。Ｓｎ-Ａｇの共晶半田の場合、３００℃程度のボンディング工程でよい。一方、Ａｕ-Ｓｎ（金−錫、金−ゲルマニウム）などの２５０℃程度の比較的低温でボンディング可能なものについては、バリア層の形成は不要となる。
【０１１２】
また、本発明のリードフレームにおいては、前記第１の導体層は、半田と共晶を形成し易い金などの金属で構成すれば、プリント基板などへの実装に際し、良好にボンディングを行うことが可能となる。
【０１１３】
また、第３の導体層については、ワイヤボンディング性の高い銀を用いているため、半導体チップの実装が容易となる。
【０１１４】
このリードフレームは、ワイヤボンディングにもダイレクトボンディングにも適用可能であり、第３の導体層を、半導体チップのボンディングパッドとのボンディング性の高い金属で構成すればよい。
【０１１５】
さらにまた、第１および第3の導体層は、ボンディングおよび実装性を向上するためのものであり、十分に薄く形成するのが望ましい。
【０１１６】
これにより、全体厚さを十分に小さくすることができ、かつ、第２の導体層の膜厚を十分にとるようにすることができ、全体厚が十分に小さく、かつ低抵抗の外部端子をもつ半導体装置を構成することができる。
【０１１７】
なお、前記第１の実施の形態では、バリア層を設けたが、バリア層なしに３層構造のリードを構成するようにしてもよい。
さらに、本実施の形態のリードフレームの製造方法によれば、フォトリソグラフィ工程を経て、高精度で信頼性の高いリードフレームを容易に形成することが可能となる。
【０１１８】
また、第１の導体層が、（バリア層を介してはいるが、）リードフレーム本体の溝部の内壁全体に形成されているため、樹脂封止後は、第２の導体層は封止樹脂から露呈しないようにすることができる。また、第１および第２の導体層の界面は、溝部の上面よりも上層にくるようにするのが望ましいが、第１および第２の導体層の界面が溝部の上面よりも下層に位置していても、第２の導体層が酸化により劣化されにくいものであればよいことはいうまでもない。
【０１１９】
また、本発明のリードフレームの製造方法では、前記リードを形成する工程は、前記レジストパターンをマスクとして前記溝部の内壁に金属膜を形成するようにしているため、容易に短時間で低抵抗のリードを形成することが可能となる。
【０１２０】
また、溝部の形成に用いたレジストパターンをマスクとしてエッチングを行うようにしているため、溝部の内壁に沿って金属膜などの導電体膜を形成することができ、最外層の導電体膜で全体を覆うような層構造の外部端子を容易に形成することが可能となる。
【０１２１】
（実施の形態２）
次に本発明の実施の形態２について説明する。
本実施の形態の半導体装置では、図１０に示すように、溝部の内部から平坦部にのし上がるように第１の導体層３ｃ、３ｄを形成した後、第１の導体層３ｂの端縁を残すように第２および第３の導体層を積層するようにし、外部端子の表面全体が第１の導体層で被覆された外部端子構造を形成するものである。
なおここでは第３の導体層として共晶温度３００℃以下のＡｕ‐Ｓｎ層を用いたことを特徴とする。またダイスボンディング工程における加熱温度が低いため、第１の導体層３ｂの外層にバリア層３ａとしてのニッケル層を形成しているがバリア層３ａはなくてもよい。また本実施の形態ではリードフレーム本体１にはスリットは形成されていない。
【０１２２】
この構成により、ダイスボンディングに際し低温での形成が可能であるためなっても第３の導体層３ｄがＡｕ−Ｓｎ層で構成されているため、半導体チップ１１へのキラー拡散を回避することができ、リードと半導体チップとの確実な接合を維持することができる。
【０１２３】
また、溝部の周縁を露呈させ、溝部の内壁から平坦部にのし上がるように、導電体層を形成する。従ってこの構成では、リード端子の表面全体が第１の導体層で被覆されており、ニッケル層からなる第２の導体層３ｃは樹脂内に埋め込まれて外気に触れないように構成される。
【０１２４】
この半導体装置に用いられるリードフレームの製造方法では、リードの形成に際し、レジストパターンをマスクとして溝部の内壁に金属膜を形成する電解めっき工程を用いている。
【０１２５】
またこの方法では、溝部の形成に用いたレジストパターンをマスクとして電解めっきを行うようにしているため、溝部の内壁に沿って金属膜などの導電体膜を形成することができ、最外層の導電体膜で全体を覆うような層構造の外部端子を形成する。
【０１２６】
図１２乃至図１３は、本発明の実施の形態５のリードフレームの製造工程を示す図、図１１はこのリードフレームを用いて形成される半導体装置を示す図である。
【０１２７】
この方法では、特に、レジストパターンをマスクとして溝部を形成したのち、レジストパターンをシュリンクせしめ、この溝部の周りのリードフレーム本体の表面をわずかに露呈せしめるシュリンク工程を含むことを特徴とする。
【０１２８】
すなわち、溝部２を形成する工程までは、図１１（ａ）乃至（ｃ）に示すように前記第１の実施の形態において図５（ａ）乃至（ｃ）で説明したのと同様に形成される。そして、図１１（ｄ）に示すように、５００℃、３０分の加熱工程を経て、レジストパターンＲをシュリンクさせてレジストパターンＲｓとし、溝部２の周辺部を露呈させる。
【０１２９】
この後、図１２（ｅ）に示すように、レジストパターンＲｓを残したまま、スルホン酸ニッケル水溶液を用いためっき液に浸漬し、電解めっきによりバリア層３ａとしてのニッケル層３ａを形成する。このとき、溝部２の内壁に沿って溝部周辺の平坦部に到達するようにバリア層３ａが形成される。
【０１３０】
そして、図１２（ｆ）に示すように、順次第１の導体層３ｂとしての金層を形成し、異方性エッチングにより、平坦部の第１の導体層を除去する。
さらにこの上層に、図１２（ｇ）に示すように第２の導体層３ｃとしてのニッケル層を電解めっきにより順次積層する。
【０１３１】
さらに、第３の導体層３ｄとしての金層を形成する。
そして最後に図１２（ｈ）に示すようにレジストパターンＲｓを除去し、本発明の第２の実施の形態のリードフレームが形成される。
実装に際しては前記第１の実施の形態の半導体装置と同様に形成される。
【０１３２】
このようにして形成された半導体装置は、実施の形態１による効果に加え、図１０に示すように、リード端子は表面全体が金層からなる第１の導体層で被覆されているため、ニッケルからなる第２の導体層は表面に露呈していない。従って表面酸化もなく安定で極めて長寿命の半導体装置を形成することが可能となる。
【０１３３】
また、第３の導体層がＡｕ−Ｓｎで構成されているため２５０℃程度で第３の導体層へのワイヤボンディングがなされても、既に接合した部分が劣化することもなくまた、第１の導体層がリードフレーム本体と反応したりすることもない。
【０１３４】
なお、前記実施の形態では、バイポーラトランジスタの実装について説明したが、このようなディスクリート素子に限定されることなく、ＩＣやＬＳＩなどにも適用可能であることはいうまでもない。    
【産業上の利用可能性】
【０１３５】
以上説明してきたように、本発明のリードフレームによれば、リード表面を共晶温度２５０℃以下の材料で被覆しているためダイスボンディング工程における共晶反応による接合部の劣化を防止し、極めて容易かつ高精度に薄型でかつ信頼性の高い半導体装置を形成することが可能となるため、バイポーラトランジスタなどのディスクリート型半導体装置のみならず、集積回路装置など種々の分野に適用可能である。
【図面の簡単な説明】
【０１３６】
【図１】本発明の実施の形態１のリードフレームを示す図である。
【図２】本発明の実施の形態１のリードフレームを用いた実装工程の一部を示す斜視図である。
【図３】本発明の実施の形態１に係る半導体装置を示す図であり、（ａ）は上面図、（ｂ）は（ａ）の右側面図、（ｃ）は下面図、（ｄ）は（ａ）の下側面図である。
【図４】本発明の実施の形態１に係るリードの要部拡大断面図である。
【図５】本発明の実施の形態１に係る半導体装置の概念説明図である。
【図６】本発明の実施の形態１に係るリードフレームの製造工程図である。
【図７】本発明の実施の形態１に係るリードフレームの製造工程図である。
【図８】本発明の実施の形態１に係る半導体装置の製造工程図である。
【図９】本発明の実施の形態１で用いられるダイスボンド用のオーブンを示す図である。
【図１０】本発明の実施の形態２に係る半導体装置を示す図である。
【図１１】本発明の第２の実施の形態に係るリードフレームの製造工程図である。
【図１２】本発明の第２の実施の形態に係るリードフレームの製造工程図である。
【図１３】従来例の半導体装置を示す図である。
【符号の説明】
【０１３７】
１  リードフレーム本体
２  溝部
３ａ  バリア層
３ｂ  第１の導体層
３ｃ  第２の導体層
３ｄ  第３の導体層
１０  リードフレーム
１０ａ  ダイパッド
１０ｂ、１０ｃ  ボンディングパッド
１１  半導体チップ
１２  ボンディングワイヤ
１３  封止樹脂
Ｓ  スリット
【図１】
2006032709.tif 000003
【図２】
2006032709.tif 000004
【図３】
2006032709.tif 000005
【図４】
2006032709.tif 000006
【図５】
2006032709.tif 000007
【図６】
2006032709.tif 000008
【図７】
2006032709.tif 000009
【図８】
2006032709.tif 000010
【図９】
2006032709.tif 000011
【図１０】
2006032709.tif 000012
【図１１】
2006032709.tif 000013
【図１２】
2006032709.tif 000014
【図１３】
2006032709.tif 000015