(57)【要約】【課題】  電力消費が低減される半導体装置、それを使用する電子装置を提供することである。【解決手段】  半導体装置は、半導体チップ（１００）を含む。第１回路（１０１）は、前記半導体チップ（１００）の中央部に配置され、第１電圧で動作する。第２回路（１０２）は、前記半導体チップ（１００）内で前記第１回路（１０１）の周囲の入出力回路領域に設けられ、第２電圧を用いて動作し、前記半導体チップ（１００）の外部と前記第１回路（１０１）との間で信号を転送する。制御信号線（１３１）は、前記半導体チップ（１００）内の前記入出力回路領域に提供され、端子（１２２）は前記制御信号線（１３１）に接続され、前記制御信号が供給される。前記制御信号線（１３１）上を伝播する制御信号に応答して、前記第２回路（１０２）は、前記半導体チップ（１００）の外部から供給される入力信号の前記第１回路（１０１）への転送、あるいは、前記第１回路（１０１）からの出力信号の前記半導体チップ（１００）の外部への転送とを停止する。【選択図】  図２
2006059838.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップを含む半導体装置であって、
前記半導体チップの中央部に配置され、第１電圧で動作する第１回路と、
前記半導体チップ内で前記第１回路の周囲の入出力回路領域に設けられ、第２電圧を用いて動作し、前記半導体チップの外部と前記第１回路との間で信号を転送する第２回路と、
前記半導体チップ内の前記入出力回路領域に提供された制御信号線と、
前記制御信号線に接続され、前記制御信号が供給される端子とを具備し、
前記制御信号線上を伝播する制御信号に応答して、前記第２回路は、前記半導体チップの外部から供給される入力信号の前記第１回路への転送、あるいは、前記第１回路からの出力信号の前記半導体チップの外部への転送とを停止する
半導体装置。
【請求項２】
半導体チップを含む半導体装置であって、
前記半導体チップの中央部に配置され、第１電圧で動作する第１回路と、
前記半導体チップ内で前記第１回路の周囲の入出力回路領域に設けられ、第２電圧を用いて動作し、前記半導体チップの外部と前記第１回路との間で信号を転送する第２回路と、
前記半導体チップ内の前記入出力回路領域に提供された制御信号線と、
前記第１電圧の供給が停止されたか否かを検出し、前記第１電圧の供給が停止されたとき前記制御信号を前記制御信号線に供給する電圧検出回路とを具備し、
前記制御信号線上を伝播する制御信号に応答して、前記第２回路は、前記半導体チップの外部から供給される入力信号の前記第１回路への転送、あるいは、前記第１回路からの出力信号の前記半導体チップの外部への転送とを停止する
半導体装置。
【請求項３】
請求項１又は２において、
前記制御信号線の途中に設けられた少なくとも１つの中継バッファを更に具備する半導体装置。
【請求項４】
請求項２において、
前記中継バッファは、前記半導体チップのコーナー部に設けられている半導体装置。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記第２回路は、前記第１回路の部分的な周囲に設けられている複数の入力回路と複数の出力回路の少なくとも一方を有し、
前記第２回路内の前記複数の入力回路と複数の出力回路の少なくとも一方の回路は、前記制御信号に応答して一括して制御される
半導体装置。
【請求項６】
請求項１乃至４のいずれかにおいて、
前記第２回路は、前記第１回路の全周囲に設けられている複数の入力回路と複数の出力回路の少なくとも一方を有し、
前記第２回路内の前記複数の入力回路と複数の出力回路の少なくとも一方の回路は、前記制御信号に応答して一括して制御される
半導体装置。
【請求項７】
請求項５又は６において、
前記第２回路内の前記複数の入力回路と複数の出力回路の少なくとも一方の回路は、前記回路内のリーク電流を防止する
半導体装置。
【請求項８】
半導体チップを含む半導体装置と、
前記半導体装置に前記制御信号を供給した後、前記半導体装置への第１電圧の供給を停止する制御回路とを具備し、
前記半導体装置は、
前記半導体チップの中央部に配置され、前記第１電圧で動作する第１回路と、
前記半導体チップ内で前記第１回路の周囲の入出力回路領域に設けられ、第２電圧を用いて動作し、前記半導体チップの外部と前記第１回路との間で信号を転送する第２回路と、
前記半導体チップ内の前記入出力回路領域に提供された制御信号線とを具備し、
前記制御回路から供給され、前記前記制御信号線上を伝播する制御信号に応答して、前記第２回路は、前記半導体チップの外部から供給される入力信号の前記第１回路への転送、あるいは、前記第１回路からの出力信号の前記半導体チップの外部への転送とを停止する
電子装置。
【請求項９】
請求項８において、
前記制御回路は、前記半導体装置へ前記第１電圧を供給した後、前記制御信号の供給を停止する
電子装置。
【請求項１０】
請求項８又は９において、
前記半導体装置は、
前記制御信号線の途中に設けられた少なくとも１つの中継バッファを更に具備する
電子装置。
【請求項１１】
請求項１０において、
前記中継バッファは、前記半導体チップのコーナー部に設けられている電子装置。
【請求項１２】
請求項８乃至１１のいずれかにおいて、
前記第２回路は、前記第１回路の部分的な周囲に設けられている複数の入力回路と複数の出力回路の少なくとも一方を有し、
前記第２回路内の前記複数の入力回路と複数の出力回路の少なくとも一方の回路は、前記制御信号に応答して一括して制御される
電子装置。
【請求項１３】
請求項８乃至１１のいずれかにおいて、
前記第２回路は、前記第１回路の全周囲に設けられている複数の入力回路と複数の出力回路の少なくとも一方を有し、
前記第２回路内の前記複数の入力回路と複数の出力回路の少なくとも一方の回路は、前記制御信号に応答して一括して制御される
電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置とそれを使用する電子装置に関しる。
【背景技術】
【０００２】
電子装置、例えば携帯電話や携帯端末では、多機能化、小型化に伴い、複数の機能をコンパクトに実現することが必要である。このため、複数の電源電圧を使用する複数の回路を一つのチップに搭載するための技術が開発されている（例えば、特開２００２−８３８７２［特許文献１］および日本アイ・ビー・エム株式会社パンフレット［非特許文献１］参照）。
【０００３】
図１は、多電源電圧を使用する従来の半導体装置２００の概略平面図である。図１を参照して、従来の半導体装置２００は、内部ロジック回路２０１と入出力回路領域２０２を有している。ここで、入出力回路領域２０２において、破線で示された境界の外側は、外部電源領域であり、常時電源がオンである。また、破線で示された境界の内側は、内部電源領域であり、内部ロジック回路２０１が動作する場合には電源がオンであり、内部ロジック回路２０１が動作しない場合には電源がオフである。
【０００４】
入出力回路領域２０２には、内部ロジック回路２０１から端子２２３を介して外部へ、レベルを変換して信号を出力するレベルシフタ２１１、内部ロジック回路２０１から端子２２３を介して外部へレベル変換無しで信号を出力するバッファ２１２、外部から端子２２３を介して内部ロジック回路２０１へレベル変換して信号を伝達するバッファ２１３、外部から内部ロジック回路２０１へ端子２２３を介してレベル変換無しで信号を出力するバッファ２１４が配置されておいる。このように、内部ロジック回路２０１は、入出力回路領域２０２を介して外部回路との信号のやりとりを行っている。
【０００５】
このような半導体装置２００では、内部ロジック回路２０１を使用する必要のない場合には、内部ロジック回路２０１への電力供給を停止することにより、無駄な消費電力を低減することができる。ところが、このような半導体装置２００で、内部ロジック回路２０１への電力供給を停止した場合、内部ロジック回路２０１内の、信号電位が不定となり、次のような不具合が生じる。（１）内部ロジック回路２０１からレベルシフタ２１１へ不定信号が入り、リーク電流が流れる。（２）外部から信号を入力するバッファ２１４で、ゲートリークが生じる。これらのリーク電流が流れるため、内部ロジック回路２０１への電力供給を停止しても、消費電力が増大し、内部ロジック回路２０１への電力供給を停止した効果があまり得られない。
【０００６】
半導体論理回路と回路レイアウト構造が特開平１０−８４２７４号公報（図１１）に開示されている。この従来例では、全ての入力、出力セル及びその他の電源セル等に、予め電源変換器の制御配線（制御端子）及び低電圧電源配線を具備しておき、セルを配置するだけで配線が接続されている［０１０４］と記載されている。また、制御回路によって論理回路部のスリープ時には半導体装置外部からの内部電源の供給を切る制御信号を出力して消費電力の削減を行い、論理回路部のアクティブ時には、内部電源の供給を行う制御信号が出力されている［０１０２］と記載されている。従って、この従来例では、制御回路は、論理回路部がスリープ状態にあるのかアクティブ状態にあるのかを判断する手段を有して、その判断結果に従って、電源供給を制御している。
【０００７】
以上と関連して、半導体装置が特開平９−７４３４８号公報に開示されている。この従来例の半導体装置では、第１インバータが第１電位の第１電源端子と接地電位の第２電源端子の間に接続されている。昇圧回路は、第２電位の第２電源端子と第２電源端子の間に接続され、第１インバータの入力信号と出力信号とに基づいて動作する。第２インバータは、昇圧回路の出力信号を入力して第２電位で動作する。スイッチは、昇圧回路と第２あるいは第３の電源端子の間に接続され、昇圧回路の動作を制御する。こうして、第１電位が接地電位にされてもリーク電流を防止している。
【０００８】
また、レベルシフタ回路が特開２００４−１２８５９０号公報に開示されている。この従来例のレベルシフタ回路では、入力回路部は低電圧回路から信号を受信する。出力回路部は、ラッチ回路を含み、高電圧回路への出力信号を保持する。第１スイッチ回路は、制御信号に応答して、入力回路部から出力回路部への信号の出力を停止する。第２スイッチ回路は、制御信号に応答して、ラッチ回路を除く出力回路部への電源供給を停止する。こうしてリーク電流を防止している。
【０００９】
また、半導体集積回路が特許第３４９８０９０号公報に開示されている。この従来例では、電子回路は、第１電位点と第２電位点との間にソース・ドレイン経路を有し、ソースが第１電位点に接続された第１導電型の第１ＭＯＳトランジスタを含んでいる。第１導電型の第２ＭＯＳトランジスタは、第３電位点と第１電位点との間にソース・ドレイン経路を有し、ソースが第３電位点に接続されている。第２ＭＯＳトランジスタのゲートに制御信号が印加される。制御信号を第１状態にすることにより第２ＭＯＳトランジスタをオン状態とし、第１電位点と第２電位点との間にオン状態の第１ＭＯＳトランジスタのソース・ドレイン経路を介して電流が流れることを許容する。制御信号を第２状態にすることにより第２ＭＯＳトランジスタをオフ状態とし、第１電位点と第２電位点との間にオフ状態の第１ＭＯＳトランジスタのソース・ドレイン経路を介して流れるサブスレッショルド電流を第２ＭＯＳトランジスタのオフ状態の特性によって制限する。第３電位点と第２電位点とにより定められる動作電圧は、内部降圧回路から供給されている。
【特許文献１】特開２００２ー８３８７２
【特許文献２】特開平９−７４３４８
【特許文献３】特開２００４−１２８５９０
【特許文献４】特開平１０−８４２７４
【特許文献５】特許第３４９８０９０
【非特許文献１】日本アイ・ビー・エム株式会社パンフレット[online]、[平成１６年６月１１日検索]、インターネット＜URL : http://www-6.ibm.com/jp/chips/literature/pdf/Cu11ASIC.pdf＞
【発明の開示】
【発明が解決しようとする課題】
【００１０】
以上のように、内部ロジック回路への電力供給を停止しても、リーク電流が流れるため、半導体の消費電力が増大し、内部ロジック回路への電力供給を停止した効果があまり得られない。
【課題を解決するための手段】
【００１１】
本発明の課題では、半導体装置は、半導体チップ（１００）を含む。第１回路（１０１）は、前記半導体チップ（１００）の中央部に配置され、第１電圧で動作する。第２回路（１０２）は、前記半導体チップ（１００）内で前記第１回路（１０１）の周囲の入出力回路領域に設けられ、第２電圧を用いて動作し、前記半導体チップ（１００）の外部と前記第１回路（１０１）との間で信号を転送する。制御信号線（１３１）は、前記半導体チップ（１００）内の前記入出力回路領域に提供され、端子（１２２）は前記制御信号線（１３１）に接続され、前記制御信号が供給される。前記制御信号線（１３１）上を伝播する制御信号に応答して、前記第２回路（１０２）は、前記半導体チップ（１００）の外部から供給される入力信号の前記第１回路（１０１）への転送、あるいは、前記第１回路（１０１）からの出力信号の前記半導体チップ（１００）の外部への転送とを停止する。
また、本発明の他の観点では、半導体装置は、半導体チップ（１００）を含む。第１回路（１０１）は、前記半導体チップ（１００）の中央部に配置され、第１電圧で動作する。第２回路（１０２）は、前記半導体チップ（１００）内で前記第１回路（１０１）の周囲の入出力回路領域に設けられ、第２電圧を用いて動作し、前記半導体チップ（１００）の外部と前記第１回路（１０１）との間で信号を転送する。制御信号線（１３１）は、前記半導体チップ（１００）内の前記入出力回路領域に提供されている。電圧検出回路（１０３）は、前記第１電圧の供給が停止されたか否かを検出し、前記第１電圧の供給が停止されたとき前記制御信号を前記制御信号線（１３１）に供給する。前記制御信号線（１３１）上を伝播する制御信号に応答して、前記第２回路（１０２）は、前記半導体チップ（１００）の外部から供給される入力信号の前記第１回路（１０１）への転送、あるいは、前記第１回路（１０１）からの出力信号の前記半導体チップ（１００）の外部への転送とを停止する。
ここで、半導体装置は、前記制御信号線（１３１）の途中に設けられた少なくとも１つの中継バッファ（１３２）を更に具備してもよく、前記中継バッファ（１３２）は、前記半導体チップ（１００）のコーナー部に設けられている。
前記第２回路（１０２）は、前記第１回路（１０１）の部分的な周囲に設けられている複数の入力回路（１１１）と複数の出力回路（１１２）の少なくとも一方を有し、前記第２回路（１０２）内の前記複数の入力回路（１１１）と複数の出力回路（１１２）の少なくとも一方の回路は、前記制御信号に応答して一括して制御されてもよい。あるいは、前記第２回路（１０２）は、前記第１回路（１０１）の全周囲に設けられている複数の入力回路（１１１）と複数の出力回路（１１２）の少なくとも一方を有するとき、前記第２回路（１０２）内の前記複数の入力回路（１１１）と複数の出力回路（１１２）の少なくとも一方の回路は、前記制御信号に応答して一括して制御されてもよい。前記第２回路（１０２）内の前記複数の入力回路（１１１）と複数の出力回路（１１２）の少なくとも一方の回路は、前記回路内のリーク電流を防止する。
また、本発明の他の観点では、電子装置は、半導体チップ（１００）を含む半導体装置と、前記半導体装置に前記制御信号を供給した後、前記半導体装置への第１電圧の供給を停止する制御回路（１１）とを具備する。前記半導体装置は、前記半導体チップ（１００）の中央部に配置され、前記第１電圧で動作する第１回路（１０１）と、前記半導体チップ（１００）内で前記第１回路（１０１）の周囲の入出力回路領域に設けられ、第２電圧を用いて動作し、前記半導体チップ（１００）の外部と前記第１回路（１０１）との間で信号を転送する第２回路（１０２）と、前記半導体チップ（１００）内の前記入出力回路領域に提供された制御信号線（１３１）とを具備する。前記制御回路（１１）から供給され、前記前記制御信号線（１３１）上を伝播する制御信号に応答して、前記第２回路（１０２）は、前記半導体チップ（１００）の外部から供給される入力信号の前記第１回路（１０１）への転送、あるいは、前記第１回路（１０１）からの出力信号の前記半導体チップ（１００）の外部への転送とを停止する。
前記制御回路（１１）は、前記半導体装置（１０）へ前記第１電圧を供給した後、前記制御信号の供給を停止する。
【発明の効果】
【００１２】
このような構成をとることにより、内部ロジック回路への電力供給が停止されたとき、入出力回路領域に配置されているリーク防止機構を有する素子によって、リーク電流が抑えられ、より低消費電力の半導体装置を実現することができる。そのために、素子には制御信号が印加され、一括に制御される。
また、内部ロジック回路ではなく、入出力回路領域に制御信号を伝搬する制御信号線を有しているため、少ない装置面積で上記効果を実現することができる。
【発明を実施するための最良の形態】
【００１３】
以下に、添付図面を参照して、本発明による半導体装置とそれを使用する電子装置を詳細に説明する。尚、以下の実施形態は、いずれも例示のためのものであり、本発明を制限するものではない。
【００１４】
図２は、本発明の第１実施形態による半導体装置の構成を示す図である。図２を参照して、本発明の半導体装置１０は、半導体チップ１００を有しており、その周囲には端子１２０（１２２，１２３）が設けられている。半導体チップ１００には、中央部に内部ロジック回路１０１が形成され、内部ロジック回路１０１の周囲の全体には入出力回路領域１０２が形成されている。内部ロジック回路１０１は、第１電圧、例えば１．２Ｖの電源電圧で動作する。第１電圧は、外部から端子１２３を介して供給されている。入出力回路領域１０２の回路は、第１電圧と、第２電圧、例えば３．３Ｖの電源電圧を使用して動作する。図２で点線で示されている領域の内部は第１電圧で動作する。
【００１５】
入出力回路領域１０２には、端子１２３に供給された第１電圧を内部ロジック回路１０１の伝達するための配線が設けられている。また、入出力回路領域１０２には、レベルシフタ１１１，１１２と、ゲート回路１１３、１１４とが配置されている。単一の信号に対してレベルシフタ及びゲートは単独で使用される場合もあるが、ゲートとレベルシフタの直列接続が使用される場合もある。内部ロジック回路１０１用の第１電圧は端子１２３を介して供給されている。制御信号は、端子１２２を介して外部から供給されている。制御信号を伝播するための制御信号線１３１が入出力回路領域１０２には延びている。
【００１６】
出力レベルシフタ１１１は、内部ロジック回路１０１に第１電圧が供給されているときには、内部ロジック回路１０１からの第１電圧の信号を第２電圧の信号にレベル変換して端子１２１を介して外部に転送する。入力レベルシフタ１１２は、外部から端子１２１を介して供給される第２電圧の信号を第１電圧の信号にレベル変換して内部ロジック回路１０１に転送する。レベルシフタ１１１、１１２は、制御信号が供給されているときには、その動作を停止すると共に、レベルシフタ内でのリーク電流が防止されるように、構成されている。ゲート回路１１３は、内部ロジック回路１０１に第１電圧が供給されているときには、内部ロジック回路１０１からの信号を端子１２０を介して外部に転送する。ゲート回路１１４は、内部ロジック回路１０１に第１電圧が供給されているときには、外部から端子１２０を介して供給される信号を内部ロジック回路１０１に転送する。ゲート回路１１３は、制御信号が供給されているときには、その動作を停止すると共に、内部ロジック回路１０１内の不定信号によるゲート回路内でのリーク電流が防止されるように、構成されている。また、ゲート回路１１４は、制御信号が供給されているときには、その動作を停止すると共に、ゲート回路内のトランジスタのゲートを貫通する電流によるリーク電流が防止されるように、構成されている。
【００１７】
入出力回路領域１０２には、制御信号線１３１の途中で、半導体チップの４つのコーナーに設けられた中継バッファ１３２（１３２−１〜１３２−４）が設けられている。これらの中継バッファは、制御信号の波形を整形するために設けられている。従って、制御信号が動作上問題なく伝播される場合には、中継バッファ１３２は、必ずしも必要ではないが、チップサイズに依存して、一般的には必要である。また、中継バッファ１３２が半導体チップのコーナーに設けられているのは、チップ面積を有効に活用するためである。制御信号入力端子１２２から制御信号が入力され、制御信号は制御信号線１３１を伝播し、中継バッファを介してレベルシフタ１１１，１１２、ゲート回路１１３、１１４に供給される。
【００１８】
尚、第１実施形態では、制御信号線１３１は、入出力回路領域１０２をほぼ一周して、内部ロジック回路１０１を囲むように設けられている。しかしながら、制御信号線１３１が入出力回路領域１０２をほぼ一周するように設けられることは、必ずしも必要ではない。制御信号線１３１はレベルシフタ１１１、１１２、ゲート回路１１３、１１４が形成されている領域に配線されれば十分である。
【００１９】
次に、図３を参照して、本発明の第１実施形態による半導体装置を使用する電子装置を説明する。図３に示されるように、携帯電話や携帯端末のような電子装置は電源＆制御回路１１と半導体装置１０を備えている。電源＆制御回路１１は、半導体装置１０を動作させる必要があるとき、第１電圧を半導体装置１０に供給し、制御信号を出力しない。一方、半導体装置１０を動作させる必要がないときには、第１電圧の半導体装置１０への供給を停止する。このとき、制御信号が半導体装置１０に出力される。
【００２０】
次に、本発明の第１実施形態の半導体装置の動作について説明する。図４は、電子装置の動作を示すタイミングチャートである。初期状態では、半導体装置１０には第１電圧が供給されている。
ここで、半導体装置１０を動作させる必要がなくなったとする。このとき、電源＆制御回路１１は、まず制御信号を半導体装置１０に供給する。制御信号は、端子１２２を介して半導体チップ１００に供給され、制御信号線１３１を伝搬する。こうして、制御信号は、レベルシフタ１１１、１１２、ゲート回路１１３、１１４に供給される。この結果、レベルシフタ１１１、１１２、ゲート回路１１３、１１４の動作が停止され、リーク電流が防止される。制御信号の供給から所定時間後、電源＆制御回路１１は第１電圧の半導体装置１０への供給を停止する。こうして、内部ロジック回路の動作は停止する。
その後、半導体装置１０を動作させることが必要になったとする。このとき、電源＆制御回路１１は、第１電圧の半導体装置１０への供給を再開する。第１電圧の供給の再開から所定時間後、制御信号の供給は停止される。こうして、半導体装置１０は所望の動作を行うことになる。
図４に示される例では、制御信号のレベルは、半導体装置１０の動作時にはＬレベルであり、第１電圧の供給が停止されるときには、Ｈレベルとなっている。しかしながら、制御信号のレベルは、半導体装置１０の動作時にはＨレベルであり、第１電圧の供給が停止されるときには、Ｌレベルであってもよいことは、当業者には明らかであろう。
【００２１】
尚、上記説明では、半導体装置１０の動作が必要ではなくなったとき、最初に制御信号が出力され、その後第１電圧の供給が停止されている。これにより、リーク電流の防止が完全になるが、制御信号の供給と第１電圧の供給の停止が同時に行われても良い。この場合、多少のリーク電流は発生するが、制御は簡単である。また、半導体装置１０の動作が必要となったとき、最初に第１電圧の供給が再開され、その後制御信号の供給が停止されている。これにより、リーク電流の防止が完全になるが、制御信号の供給の停止と第１電圧の供給の再開が同時に行われても良い。この場合、多少のリーク電流は発生するが、制御は簡単である。
【００２２】
次に、本発明の第２実施形態による半導体装置とそれを使用する電子装置について説明する。
図５は、本発明の第２実施形態による半導体装置１０の回路構成を示す図である。図５を参照して、本発明の第２実施形態による半導体装置１０は、半導体チップ１００を有しており、その周囲には端子１２０（１２３）が設けられている。半導体チップ１００には、中央部に内部ロジック回路１０１が形成され、内部ロジック回路１０１の周囲の一部には入出力回路領域１０２が形成されている。内部ロジック回路１０１は、第１電圧の供給を検出する検出回路１０３と、第１電圧で動作する論理回路ブロック１０４と、供給される第１電圧以外の電圧を使用して動作する論理回路ブロック１０５とを備えている。検出回路１０３は、第１電圧の供給の停止を検出して制御信号を出力し、第１電圧の供給の再開を検出して制御信号の出力を停止する。図示されている入出力回路領域１０２の回路は、第１電圧と、第２電圧、例えば１２Ｖの電源電圧を使用して動作する。図２で点線で示されている領域の内部は第１電圧で動作する。上記のように、第２実施形態の半導体装置１０の内部ロジック回路１０１は、複数のブロックに分けられ、各ブロックにはそれぞれ独立に電源電圧が供給されている。図５には、ブロック１０４に関連する部分だけが示されているが、ブロック１０５に対しても検出回路１０３と同様の回路が設けられても良い。
【００２３】
入出力回路領域１０２には、端子１２３に供給された第１電圧を検出回路１０３を介して論理回路ブロック１０４に供給するように配線が設けられている。また、入出力回路領域１０２には、レベルシフタ１１１，１１２と、ゲート回路１１３、１１４とが配置されている。単一の信号に対してレベルシフタ及びゲートは単独で使用される場合もあるが、ゲートとレベルシフタの直列接続が使用される場合もある。内部ロジック回路１０１用の第１電圧は端子１２３を介して供給されている。検出回路１０３から出力される制御信号は、制御信号線１３１を介して入出力回路領域１０２に伝播される。また、入出力回路領域１０２には、レベルシフタ１１１、１１２、ゲート回路１１３、１１４とが配置されている。レベルシフタ１１１、１１２、ゲート回路１１３、１１４は、第１実施形態と同様である。従って、その説明は省略する。
【００２４】
入出力回路領域１０２には、制御信号線１３１と、制御信号線１３１の途中で、半導体チップのコーナーに設けられた中継バッファ１３２（１３２−１〜１３２−３）が設けられている。検出回路１０３から出力される制御信号は、制御信号線１３１を介してレベルシフタ１１１、バリアゲート回路１１２、１１３に供給される。中継バッファ１３２は、制御信号線１３１上の制御信号が減衰してその波形が鈍らないように信号を増幅する。従って、制御信号が動作上問題なく伝播される場合には、中継バッファ１３２は、必ずしも必要ではない。また、中継バッファ１３２が半導体チップのコーナーに設けられているのは、チップ面積を有効に活用するためである。
【００２５】
尚、第２実施形態では、制御信号線１３１は、入出力回路領域１０２の必要な部分に設けられている。制御信号線１３１はレベルシフタ１１１、バリアゲート回路１１２、１１３が形成されている領域に配線されれば十分である。
次に、図５を参照して、本発明の第２実施形態による半導体装置を使用する電子装置を説明する。図５に示されるように、携帯電話や携帯端末のような電子装置は電源＆制御回路１１と半導体装置１０を備えている。電源＆制御回路１１は、半導体装置１０を動作させる必要があるとき、第１電圧を半導体装置１０に供給し、半導体装置１０を動作させる必要がないときには、第１電圧の半導体装置１０への供給を停止する。
【００２６】
次に、本発明の第２実施形態の半導体装置の動作について説明する。図７は、電子装置の動作を示すタイミングチャートである。初期状態では、半導体装置１０には第１電圧が供給されている。
ここで、半導体装置１０を動作させる必要がなくなったとする。このとき、電源＆制御回路１１は、第１電圧の半導体装置１０への供給を停止する。検出回路１０３は、第１電圧の供給の停止を検出すると、制御信号を制御信号線１３１上に出力する。制御信号は制御信号線１３１を伝搬して、レベルシフタ１１１、１１２、ゲート回路１１３、１１４に供給される。この結果、レベルシフタ１１１、１１２、ゲート回路１１３、１１４の動作が停止され、リーク電流が防止される。その後、半導体装置１０を動作させることが必要になったとする。このとき、電源＆制御回路１１は、第１電圧の半導体装置１０への供給を再開する。検出回路１０３は、第１電圧の供給の再開を検出し、制御信号の出力は停止される。こうして、半導体装置１０は所望の動作を行うことになる。
【００２７】
上記の第１実施形態では、制御信号線は入出力回路領域１０２の全領域に配置されているが、第２実施形態のように、関連するブロックに対応する領域にだけ設けられてもよい。また、第１実施形態のように、制御信号は外部から供給されてもよいし、あるいは第２実施形態のように電源電圧の供給の有無に基づいて内部で生成されてもよい。
【図面の簡単な説明】
【００２８】
【図１】図１は、従来の半導体装置の回路配置を示す図である。
【図２】図２は、本発明の第１実施形態による半導体装置の回路配置を示す図である。
【図３】図３は、本発明の第１実施形態による半導体装置を使用する電子装置の回路構成を示す図である。
【図４】図４は、本発明の第１実施形態による半導体装置を使用する電子装置の動作を説明する図である。
【図５】図５は、本発明の第２実施形態による半導体装置の回路配置を示す図である。
【図６】図６は、本発明の第２実施形態による半導体装置を使用する電子装置の回路構成を示す図である。
【図７】図７は、本発明の第２実施形態による半導体装置を使用する電子装置の動作を説明する図である。
【符号の説明】
【００２９】
２１１  レベルシフタ＋バッファ
２０１  内部ロジック回路
２１２、２１３、２１４  レベルシフタ＋バッファ
２２３  端子
１０  半導体装置
１１  電源＆制御装置
１１１、１１２  レベルシフタ
１１３，１１４  ゲート回路
１２０、１２２，１２３  端子
１３１  制御信号線
１３２  中継バッファ
１０３  検出回路
１０４，１０５  論理回路ブロック
【図１】
2006059838.tif 000003
【図２】
2006059838.tif 000004
【図３】
2006059838.tif 000005
【図４】
2006059838.tif 000006
【図５】
2006059838.tif 000007
【図６】
2006059838.tif 000008
【図７】
2006059838.tif 000009