(57)【要約】【課題】  バーストノイズが同軸ケーブルに誘起され通信障害が発生した時、バーストノイズが印加されていない間を検出しその間で通信を行なうことが可能なプログラマブルコントローラを提供する。【解決手段】  ＣＰＵ回路部１と、ベースバンド回路部２と、同軸ケーブル４を介して送受信を行う通信回路部３と、連続した複数のパルスからなり、ほぼ周期的に発生するバーストノイズの検出を行うトリガ検出部８とを備え、同軸ケーブル４に誘起されるバーストノイズの発生無間隔時間を計測するとともに、バーストノイズの終了時から発生無間隔時間経過する前までに送信を開始し終了する。【選択図】        図１
2006236174.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵ回路部と、ベースバンド回路部と、同軸ケーブルを介して送受信を行う通信回路部と、連続した複数のパルスからなり、ほぼ周期的に発生するバーストノイズの検出を行うトリガ検出部とを備え、前記同軸ケーブルに誘起されるバーストノイズの発生無間隔時間を計測するとともに、バーストノイズの終了時から発生無間隔時間経過する前までに送信を開始し終了することを特徴とするプログラマブルコントローラ。
【請求項２】
請求項１記載のプログラマブルコントローラにおいて、
バーストノイズの発生有間隔時間を計測するとともに、バーストノイズの最初のパルスを検知し発生有時間経過後から送信を開始することを特徴とするプログラマブルコントローラ。
【請求項３】
請求項１記載のプログラマブルコントローラにおいて、
バーストノイズのパルスを検知してから所定時間経過しても次のパルスを検知しないとき、前記検知したパルス発生時がバーストノイズの終了時であったと判断することを特徴とするプログラマブルコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バーストノイズが同軸ケーブルに誘起され通信障害が発生した時、バーストノイズが印加されていない間を検出しその間で通信を行ない、特に周期性のあるバーストノイズに効果を発揮するプログラマブルコントローラに関する。
【背景技術】
【０００２】
産業機器等を制御する装置として、プログラマブルコントローラ（以下「ＰＬＣ」と略す）が知られている。ＰＬＣは、同軸ケーブルなどで接続した他のＰＬＣと通信を行うことができる。従来方式について、図５〜図７により説明する。図５に従来技術でのＣＰＵ通信回路を示す。ＣＰＵ回路部１は、データ通信を行なうための通信制御通信フローを制御する。ベースバンド回路部２は、その通信データを変調又は復調を行なう。通信回路部３は、ベースバンド回路部２で変調又は復調したデータを物理的に接続する為の回路である。
【０００３】
図６は従来技術でのＣＰＵリンク通信の概略を示す。ＣＰＵリンク５では、図５で示した通信回路同士で、同軸ケーブル４を介して送受信を行なう。その同軸ケーブル４にバーストノイズが重畳されたときのデータの流れを図７に示す。ＣＰＵリンク側ＡとＣＰＵリンク側Ｂの間では、データ通信６で相手側にデータを送信する。受信した側は、その応答として応答７を返す。これを必要回数分実行してデータ通信を行なっている。通信中にバーストノイズが重畳されると、応答７が帰ってこなかったり、また、データ通信６が破壊されて、その修復を行なうための通信時間が長くなる。
【０００４】
そのため、データ受信状態時に通信を行うことが提案されている（特許文献１、２参照）が、プログラマブルコントローラに接続する同軸ケーブルに発生するバーストノイズについては考慮されていなかった。
【特許文献１】特開２００１−１５６８７６号公報
【特許文献２】特開２００２−１３５１９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の問題点として、ＰＬＣの同軸ＣＰＵリンクで、バーストノイズが同軸ケーブルに誘起され通信障害が発生すると、通信リトライ処理が実行されて通信時間が長くなるなどの問題があった。
【０００６】
本発明の目的は、バーストノイズが同軸ケーブルに誘起され通信障害が発生した時、バーストノイズが印加されていない間を検出しその間で通信を行なうことが可能なプログラマブルコントローラを提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成する為に下記内容で実現する。
ＣＰＵリンクにトリガ検出回路を付加し、バーストノイズが重畳していない区間を検出しその間でＣＰＵリンク通信を行なう。
【０００８】
すなわち、本発明は、ＣＰＵ回路部と、ベースバンド回路部と、同軸ケーブルを介して送受信を行う通信回路部と、連続した複数のパルスからなり、ほぼ周期的に発生するバーストノイズの検出を行うトリガ検出部とを備え、前記同軸ケーブルに誘起されるバーストノイズの発生無間隔時間を計測するとともに、バーストノイズの終了時から発生無間隔時間経過する前までに送信を開始し終了するプログラマブルコントローラである。
【０００９】
また、本発明は、バーストノイズの発生有間隔時間を計測するとともに、バーストノイズの最初のパルスを検知し発生有時間経過後から送信を開始するプログラマブルコントローラである。
【００１０】
そして、本発明は、バーストノイズのパルスを検知してから所定時間経過しても次のパルスを検知しないとき、前記検知したパルス発生時がバーストノイズの終了時であったと判断するプログラマブルコントローラである。
【発明の効果】
【００１１】
本発明によれば、下記に示す効果がある。
バーストノイズの無い区間でＣＰＵ通信ができ、バーストノイズに通信データが重なることが無くなるので、バーストノイズによる通信障害が防止できることが可能である。
【発明を実施するための最良の形態】
【００１２】
本発明を実施するための最良の形態を説明する。
以下、本発明のプログラマブルコントローラの一実施例について、図１〜図４を用いて説明する。
【実施例１】
【００１３】
実施例を説明する。図１は、本実施例のプログラマブルコントローラのＣＰＵ通信回路の構成である。本実施例では、従来例（図５参照）と比較してトリガ検出回路部８を設けている。トリガ検出回路部８の具体的な構成を図２に示す。トリガ検出回路部８は、基準電圧回路９と比較器１０、１１、上限値検出端子１２と下限値検出端子１３で構成されている。まず、基準電圧回路９はバーストバーストノイズの電圧振幅幅を決定する為の基準電圧源である。基準電圧を比較器１０と１１にそれぞれ入力し、入力端子から来るバーストバーストノイズを検出する。そして、基準電圧より大きいプラス側のバーストノイズが印加されれば、上限値検出端子１２がＯＮする。同様に、基準電圧より小さいマイナス側のバーストノイズが印加されれば、下限値検出出力端子１３がＯＮする。上限値検出出力端子１２又は下限値検出出力端子１３がＯＮすると、図１のＣＰＵ回路部１に伝送してバーストノイズを検出する。
【００１４】
ＣＰＵ回路部１でバーストノイズを検出してから通信処理を行うまでの手順の一例について、図３のタイムチャートを用いて説明する。まず、バーストノイズの周期などを求める。最初のバーストノイズが印加されている（ノイズ有り）時間を求める。次に、バーストノイズが印加されてない（ノイズ無）時間を計測する。これを、５回分計測し、発生有間隔時間及び発生無間隔時間の平均を求める。そして、平均発生有間隔時間に誤差などの時間を加えて待ち時間とし、バーストノイズの最初のパルスを検出した時から待ち時間経過後に通信処理を開始する。通信処理は、バーストノイズの最後のパルスを検出した時から発生無間隔時間経過する前までに終了する。バーストノイズのパルスを検知してから所定時間経過しても次のパルスを検知しないとき、検知したパルス発生時がバーストノイズの終了時であったと判断する。なお、平均値の代わりに、ノイズ有り時間の最大値及びノイズ無時間の最小値を使用することも可能である。
【００１５】
実施例１におけるバーストノイズを検出してから通信処理を行うまでの手順の一例について、図４のフローチャートを用いて説明する。最初にトリガ検出回路部が起動される（Ｓ１０１）と、バーストノイズであるか判定する（Ｓ１０２）。バーストノイズは有る特定な周期で来る複数（例えば３回以上）のノイズからなる。したがって、ノイズが複数回発生するとバーストノイズと判断する。なお、５回カウントすると、以降のカウントは必要ない。５回カウント分の最大時間は１０ｍｓ程度である。最大カウント回数は他の回数に設定することができる。
【００１６】
次に、５回カウントしたらノイズ有り時間とノイズ無時間を計測する（Ｓ１０３）。５回分カウントし、ノイズ有り時間の平均値を算出して誤差時間などを加えて待ち時間とし、また、ノイズ無時間の平均値を算出する（Ｓ１０４、Ｓ１０５）。これにより、バーストノイズの計測処理が終了する。バーストノイズがなくなり、再度、トリガ検出回路が起動される（Ｓ１１１）と、待ち時間を取る（Ｓ１１２）。バーストノイズがなくなったら、送信を開始する（Ｓ１１３）。ただし、送信できる時間はバーストノイズの発生無間隔時間以内であり、平均ノイズ無時間経過する前の終了とする（Ｓ１１４）。これは、平均ノイズ無時間が経過すると、次のバーストノイズに重なる可能性が高く、通信が出来なくなるためである。なお、送信量が多く、ノイズ無し時間内に入らないときは、２回以上に分割して送信する。
【００１７】
以上実施例で説明したように、本発明は、バーストノイズの無い区間でＣＰＵ通信ができて、バーストノイズに通信データが重なることが無くなるのでバーストノイズによる通信障害が防止できることが可能である。
【図面の簡単な説明】
【００１８】
【図１】実施例のプログラマブルコントローラのＣＰＵ通信回路の説明図。
【図２】実施例のプログラマブルコントローラのトリガ検出回路の内部構成の説明図。
【図３】実施例のプログラマブルコントローラにおける通信方式（タイムチャート）の一例の説明図。
【図４】実施例のプログラマブルコントローラにおける通信方式（フローチャート）の一例の説明図。
【図５】従来技術でのＣＰＵ通信回路の説明図。
【図６】ＣＰＵ通信の概略の説明図。
【図７】データの流れの説明図。
【符号の説明】
【００１９】
１  ＣＰＵ回路
２  ベースバンド回路
３  通信回路
４  同軸ケーブル
５  ＣＰＵリンク
６  データ通信
７  応答
８  トリガ検出回路
９  基準電圧回路
１０、１１  比較器
１２  上限値検出出力端子
１３  下限値検出出力端子
【図１】
2006236174.tif 000003
【図２】
2006236174.tif 000004
【図３】
2006236174.tif 000005
【図４】
2006236174.tif 000006
【図５】
2006236174.tif 000007
【図６】
2006236174.tif 000008
【図７】
2006236174.tif 000009