(57)【要約】【課題】  発光効率が良好であり、また、動作電流の低電流化，動作温度範囲の拡大，及び高出力化等の高性能化が可能なＡｌＧａＩＰ系の半導体材料を用いた半導体レーザ素子を提供する。【解決手段】  活性層４と第１の第２導電型ＡｌＧａＩｎＰクラッド層５との間に、第２導電型（ＡｌxＧａ1-x）yＩｎ1-yＰ電子閉じ込め層１３を備え、活性層４と第２導電型ＡｌＧａＩｎＰクラッド層５との間に生じたヘテロ接合における伝導帯でのヘテロ障壁ΔＥｃが最大値となるときの電子閉じ込め層１３の組成比ｘをｘｃとしたとき、その組成比ｘが、厚さ方向に対してｘｃよりも小さい値ｘ１と大きい値ｘ２との間で連続的に変化する組成比変化部を有するように設計する。さらに、電子閉じ込め層１３の組成比ｙの値を０．５１６以上にする。【選択図】      図１
2006278640.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＡｓからなる第１導電型の基板の一面側に、少なくとも、ＡｌＧａＩｎＰからなる第１導電型のクラッド層と、活性層と、（ＡｌxaＧａ1-xa）yaＩｎ1-yaＰ（０≦ｘａ≦１，０≦ｙａ≦１）からなる第２導電型のクラッド層とをこの順序で積層してなるダブルヘテロ構造を有する半導体レーザ素子において、
前記活性層と前記第２導電型のクラッド層との間に、（ＡｌxＧａ1-x）yＩｎ1-yＰ（０≦ｘ≦１，０≦ｙ≦１）からなる第２導電型の電子閉じ込め層を備え、
この電子閉じ込め層と前記活性層との間に生じるヘテロ接合において、このヘテロ接合の伝導帯のヘテロ障壁ΔＥｃを最大値とする前記電子閉じ込め層の組成比ｘをｘｃとすると、前記電子閉じ込め層は、その厚さ方向において、前記組成比ｘが、前記組成比ｘｃよりも小さい値ｘ１と大きい値ｘ２との間で連続的に変化する組成比変化部を有することを特徴とする半導体レーザ素子。
【請求項２】
前記電子閉じ込め層の組成比ｙの値が、０．５１６以上であることを特徴とする請求項１記載の半導体レーザ素子。
【請求項３】
前記第２導電型のクラッド層と前記電子閉じ込め層との間に、（ＡｌxbＧａ1-xb）ybＩｎ1-ybＰ（０≦ｘｂ≦１，０≦ｙｂ≦１）からなる歪み緩和層を備え、
この歪み緩和層の組成比ｙｂが、ｙｂ≦ｙａ≦ｙとなることを特徴とする請求項２記載の半導体レーザ素子。
【請求項４】
前記第１導電型のクラッド層と前記活性層との間に、（ＡｌxcＧａ1-xc）ycＩｎ1-ycＰ（０≦ｘｃ≦１，０≦ｙｃ≦１）からなる歪み平均化層を備え、
この歪み平均化層の組成比ｙｃが、０．５１６以上であることを特徴とする請求項２記載の半導体レーザ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光情報処理や光計測等の光源用に用いられる半導体レーザ素子に係り、特にＡｌＧａＩｎＰ系の半導体材料を用いた半導体レーザ素子に関する。
【背景技術】
【０００２】
従来、ＡｌＧａＩｎＰ系の半導体材料を用いた半導体レーザ素子は、高密度ディスク装置、レーザプリンタ用光源、バーコードリーダ、及び光計測などの光源等に利用されている。
以下に、従来の半導体レーザ素子について図６を用いて説明する。図６は、従来の半導体レーザ素子の構造例を説明するための断面模式図である。
従来の半導体レーザ素子１００は、ｎ型ＧａＡｓ基板３１上に、１×１０18ｃｍ-3になるようにシリコン（Ｓｉ）をドーピングしたｎ型ＧａＡｓバッファ層３２と、１×１０18ｃｍ-3になるようにＳｉをドーピングしたｎ型（Ａｌ0.7Ｇａ0.3）yＩｎ1-yＰクラッド層（但し、ｙ≒０．５１６）３３と、ノンドープＭＱＷ活性層３４（以下、単に活性層３４と呼ぶ）と、５×１０17ｃｍ-3になるように亜鉛（Ｚｎ）をドーピングした第１のｐ型（Ａｌ0.7Ｇａ0.3）yＩｎ1-yＰクラッド層３５と、１×１０18ｃｍ-3になるようにＺｎをドーピングしたｐ型Ｉｎ0.5Ｇａ0.5Ｐエッチング停止層３６と、を順次積層している。
活性層３４は、例えば、ノンドープＩｎ0.55Ｇａ0.45Ｐ井戸層及びノンドープ（Ａｌ0.4Ｇａ0.6）yＩｎ1-yＰ障壁層により構成された二重量子井戸構造を有している。そして、ｎ型（Ａｌ0.7Ｇａ0.3）yＩｎ1-yＰクラッド層３３と、活性層３４と、第１のｐ型（Ａｌ0.7Ｇａ0.3）yＩｎ1-yＰクラッド層３５と、によりダブルヘテロ構造を形成している。
【０００３】
また、エッチング停止層３６上に、１×１０18ｃｍ-3になるようにＺｎをドーピングした第２のｐ型（Ａｌ0.7Ｇａ0.3）yＩｎ1-yＰクラッド層３７と、２×１０18ｃｍ-3になるようにＺｎをドーピングしたｐ型ＧａyＩｎ1-yＰ層３８と、２×１０18ｃｍ-3になるようにＺｎをドーピングしたｐ型ＧａＡｓ層３９とが順次積層されてなるリッジ部４１を形成している。このリッジ部４１は、例えば上辺の長さが下辺の長さよりも短い台形形状を有している。
【０００４】
さらに、リッジ部４１を挟持するように、エッチング停止層３６上に、１×１０18ｃｍ-3になるようにＳｉをドーピングした一対のｎ型ＡｌyＩｎ1-yＰ電流狭窄層４２，４２を形成し、この一対の電流狭窄層４２，４２及びリッジ部４１上に２×１０18ｃｍ-3になるようにＺｎをドーピングしたｐ型ＧａＡｓコンタクト層４３を形成している。
コンタクト層４３の表面にＡｕ系のｐ型オーミック電極４４を形成し、積層方向と反対方向のｎ型ＧａＡｓ基板３１面にＡｕ系のｎ型オーミック電極４５を形成している。
なお、エッチング停止層３６は、エッチングを停止してリッジ部４１を得るために設けられたものである。また、このエッチング停止層３６は、レーザ出射光に対する吸収損失を抑えるために層厚を薄くする必要があり、３ｎｍ程度にすることが一般的である。
【０００５】
上述により、従来の半導体レーザ素子１００を得る。この半導体レーザ素子１００は、ｐ型オーミック電極４４側からｎ型オーミック電極４５側に向かって順方向電流を流し、この電流が発振しきい値以上になったとき、活性層３４におけるリッジ部４１の下部に対応した部分からレーザ発振させて、レーザ光を出射するものである。
また、この半導体レーザ素子１００と同様のものが、非特許文献１に記載されている。
【非特許文献１】浅香浩、外６名，「実屈折率導波型ＡｌＧａＩｎＰ高出力赤色半導体レー      ザ」，第４７回応用物理学関連連合講演会，２０００年３月，講演予稿集      Ｎｏ．３，ｐ．１１４８
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、半導体レーザ素子において、動作電流の低電流化，動作温度範囲の拡大，及び高出力化等の高性能化を図るためには、活性層に注入した電子が効率よく発光再結合し、レーザ光に変換されることが必要である。
しかしながら、従来の半導体レーザ素子においては、活性層３４と第１のｐ型クラッド層３５との間に生じたヘテロ結合における伝導帯でのヘテロ障壁ΔＥｃが十分大きく取れないために、例えば、動作温度が高い場合や、動作出力レベルが大きく自己発熱により素子温度が高くなった場合に、ｎ型クラッド層３３側から活性層３４に注入された電子の一部が第１のｐ型クラッド層３５へ比較的容易に漏れ出してしまうことがある。この漏れ出した電子はレーザ光に変換されないため、発光効率を劣化させる原因となる。また、発光効率が悪いと、所定の発光強度を得るためには大きな動作電流が必要となるため素子の自己発熱が増加し、これによりさらに電子の漏れが増加するという悪循環に陥る。その結果、この半導体レーザ素子は温度特性の悪いものになる。
上述の問題は、ＡｌＧａＩｎＰ系の半導体材料を用いた半導体レーザ素子において、旧来から取り上げられており、その改善が望まれていた。
【０００７】
そこで、本発明が解決しようとする課題は、発光効率が良好であり、また、動作電流の低電流化，動作温度範囲の拡大，及び高出力化等の高性能化が可能なＡｌＧａＩＰ系の半導体材料を用いた半導体レーザ素子を提供することにある。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、本願各発明は手段として次の構成を有する。
１）ＧａＡｓからなる第１導電型の基板（１）の一面側に、少なくとも、ＡｌＧ    ａＩｎＰからなる第１導電型のクラッド層（３）と、活性層（４）と、（Ａ    ｌxaＧａ1-xa）yaＩｎ1-yaＰ（０≦ｘａ≦１，０≦ｙａ≦１）からなる第２    導電型のクラッド層（５）とをこの順序で積層してなるダブルヘテロ構造を    有する半導体レーザ素子（２０）において、前記活性層（４）と前記第２導    電型のクラッド層（５）との間に、（ＡｌxＧａ1-x）yＩｎ1-yＰ（０≦    ｘ≦１，０≦ｙ≦１）からなる第２導電型の電子閉じ込め層（１３）を備え    、この電子閉じ込め層（１３）と前記活性層（４）との間に生じるヘテロ接    合において、このヘテロ接合の伝導帯のヘテロ障壁ΔＥｃを最大値とする前    記電子閉じ込め層（１３）の組成比ｘをｘｃとすると、前記電子閉じ込め層    （１３）は、その厚さ方向において、前記組成比ｘが、前記組成比ｘｃより    も小さい値ｘ１と大きい値ｘ２との間で連続的に変化する組成比変化部を有    することを特徴とする半導体レーザ素子（２０）である。
２）前記電子閉じ込め層（１３）の組成比ｙの値が、０．５１６以上であることを特徴とする１）記載の半導体レーザ素子（３０）である。
３）前記第２導電型のクラッド層（５）と前記電子閉じ込め層（１３）との間に、（ＡｌxbＧａ1-xb）ybＩｎ1-ybＰ（０≦ｘｂ≦１，０≦ｙｂ≦１）からなる歪み緩和層（１６）を備え、この歪み緩和層（１６）の組成比ｙｂが、ｙｂ≦ｙａ≦ｙとなることを特徴とする２）記載の半導体レーザ素子（４０）である。
４）前記第１導電型のクラッド層（３）と前記活性層（４）との間に、（ＡｌxcＧａ1-xc）ycＩｎ1-ycＰ（０≦ｘｃ≦１，０≦ｙｃ≦１）からなる歪み平均化層（１７）を備え、この歪み平均化層（１７）の組成比ｙｃが、０．５１６以上であることを特徴とする２）記載の半導体レーザ素子（５０）である。
【発明の効果】
【０００９】
本発明によれば、ＡｌＧａＩＰ系の半導体材料を用いた半導体レーザ素子において、発光効率が良好であり、また、動作電流の低電流化，動作温度範囲の拡大，及び高出力化等の高性能化が可能になるという効果を奏する。
【発明を実施するための最良の形態】
【００１０】
本発明の実施の形態を、好ましい実施例及び変形例により、図１〜図５を用いて説明する。
【００１１】
まず、第１実施例について、図１を用いて説明する。図１は、本発明の半導体レーザ素子の第１実施例を説明するための断面構造図である。
＜第１実施例＞［図１参照］
本発明の第１実施例における半導体レーザ素子２０は、図６に示す従来の半導体レーザ素子１００の活性層３４と第１のｐ型クラッド層３５との間に、後述する電子閉じ込め層１３をさらに形成したことを特徴とする。
【００１２】
この半導体レーザ素子２０の製造工程について、以下に、詳細に説明する。
ｎ型ＧａＡｓ基板１上に、１×１０18ｃｍ-3になるようにシリコン（Ｓｉ）をドーピングしたｎ型ＧａＡｓバッファ層２と、１×１０18ｃｍ-3になるようにＳｉをドーピングしたｎ型（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｘ≒０．７，ｙ≒０．５１６）クラッド層３と、ノンドープＭＱＷ活性層４（以下、単に活性層４という）と、５×１０17ｃｍ-3になるように亜鉛（Ｚｎ）をドーピングしたｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｙ≒０．５１６）電子閉じ込め層１３と、５×１０17ｃｍ-3になるようにＺｎをドーピングした第１のｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｘ≒０．７，ｙ≒０．５１６）クラッド層５と、１×１０18ｃｍ-3になるようにＺｎをドーピングしたｐ型ＧａyＩｎ1-yＰ（ｙ≒０．５１６）エッチング停止層６と、を順次積層する。
次に、エッチング停止層６上に、１×１０18ｃｍ-3になるようにＺｎをドーピングした第２のｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｘ≒０．７）クラッド層７と、２×１０18ｃｍ-3になるようにＺｎをドーピングしたｐ型ＧａyＩｎ1-yＰ（ｙ≒０．５１６）層８と、２×１０18ｃｍ-3になるようにＺｎをドーピングしたｐ型ＧａＡｓ層９とを順次積層した後、フォトリソ法によるウェットエッチングを行って、台形状のリッジ部１０を形成する。
【００１３】
さらに、このリッジ部１０を挟持するように、エッチング停止層６上に、１×１０18ｃｍ-3になるようにＳｉをドーピングした一対のｎ型ＡｌyＩｎ1-yＰ電流狭窄層１１，１１を形成し、この一対の電流狭窄層１１，１１及びリッジ部１０上に２×１０19ｃｍ-3になるようにＺｎをドーピングしたｐ型ＧａＡｓコンタクト層１２を形成する。
続いて、コンタクト層１２表面にＡｕ系のｐ型オーミック電極１４を形成し、積層方向と反対方向のｎ型ＧａＡｓ基板１面にはＡｕ系のｎ型オーミック電極１５を形成する。
上述により、第１実施例における半導体レーザ素子２０を得る。
【００１４】
第１実施例では、第１のｐ型クラッド層５と活性層４との間に、５×１０17ｃｍ-3になるようにＺｎをドーピングしたｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｙ≒０．５１６）電子閉じ込め層１３を形成している。この電子閉じ込め層１３は、その厚さ方向に対し、活性層４側から第１のｐ型クラッド層５側に向かって組成比ｘが０．６７５から０．７２５に連続的に変化するように構成させており、その厚さは５０ｎｍである。
また、活性層４は、例えば、厚さ８ｎｍのノンドープＧａyＩｎ1-yＰ（ｙ≒０．４５）井戸層及び厚さ８ｎｍのノンドープ（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｘ≒０．４，ｙ≒０．４５）障壁層により構成された二重量子井戸構造を有している。
【００１５】
ところで、第１実施例では、ウエットエッチングによって、台形状のリッジ部１０を形成したが、リッジ部１０の断面形状はこれに限定されるものではない。例えば、ドライエッチングによりリッジ部１０の断面形状をほぼ長方形にすることも可能である。また、ウエットエッチングとドライエッチングとの組み合わせ条件により様々な断面形状のリッジ部１０を得ることが可能である。しかしながら、リッジ部１０の底部が広がっていると、しきい値電流が増加するため、リッジ部１０の断面形状は長方形が好ましい。
【００１６】
以上、詳述したように、第１実施例における半導体レーザ素子２０は、第１のｐ型クラッド層５と活性層４との間に、厚さ方向において、活性層４側から第１のｐ型クラッド層５側に向かって組成比ｘが０．６７５から０．７２５に連続的に変化するようにｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｙ≒０．５１６）電子閉じ込め層１３を形成している。
【００１７】
一般的に、（ＡｌxＧａ1-x）yＩｎ1-yＰ系の半導体材料を第１のｐ型クラッド層に用いる場合、組成比ｙ＝０．５１６のとき、第１のｐ型クラッド層はＧａＡｓ基板と格子整合するため、その界面における結晶歪みを生じにくい。また、組成比ｙ＞０．５１６のとき、第１のｐ型クラッド層はＧａＡｓ基板に対して格子不整合し、ＧａＡｓ基板から引っ張り応力を受けて結晶歪みを生じる。逆に、組成比ｙ＜０．５１６のとき、第１のｐ型クラッド層はＧａＡｓ基板に対して格子不整合し、ＧａＡｓ基板から圧縮応力を受けて結晶歪みを生じる。
従って、（ＡｌxＧａ1-x）yＩｎ1-yＰ系の半導体材料を第１のｐ型クラッド層に用いる場合、結晶歪みを生じさせないためには、組成比ｙ＝０．５１６に設計することが望ましい。
【００１８】
さらに、この組成比ｙ＝０．５１６のときには、組成比ｘ＝０．７０近傍において、第１のｐ型クラッド層と活性層との間の伝導帯におけるヘテロ障壁ΔＥｃが最大になることが一般的に知られている。
レーザ発振時において、ｎ型クラッド層側から活性層に注入された電子の一部が第１のｐ型クラッド層へ容易に漏れ出さないためには、このΔＥｃは大きい方がよい。そのため、活性層に隣接した第１のｐ型クラッド層部の組成比ｘを０．７０になるように設計することが望ましいとされている。
しかしながら、実際には、製造ばらつきにより、±２％程度の範囲で組成比ｘがばらつく場合がある。即ち、組成比ｘは、０．６８６〜０．７１４の範囲でばらつくことになる。
従って、製造した半導体レーザ素子のΔＥｃは、必ずしも最大値になっていないのが現状である。
【００１９】
これに対して、この第１実施例では、第１のｐ型クラッド層５と活性層４との間に、厚さ方向において、活性層４側から第１のｐ型クラッド層５側に向かって組成比ｘが０．６７５から０．７２５に連続的に変化するようにｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｙ≒０．５１６）電子閉じ込め層１３を形成している。
従って、組成比ｘが上述の０．６８６〜０．７１４の範囲でばらついても、電子閉じ込め層１３の中で必ず組成比ｘ＝０．７０となる部分が存在するようになっているため、必ず最大値のΔＥｃを得ることができる。
上述により、第１実施例で作成した半導体レーザ素子２０は、製造ばらつきの影響を受けることなく、必ず最大値のΔＥｃが得られ、発光効率が良好であり、動作電流や温度特性の大幅な改善を図ることが可能である。
【００２０】
ところで、第１実施例では、ｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｙ≒０．５１６）電子閉じ込め層１３の組成比ｘを、厚さ方向において、活性層４側から第１のｐ型クラッド層５側に向かって増加するように設計したが、活性層４側から第１のｐ型クラッド層５側に向かって減少していくように設計してもよい。
また、組成比ｘの変化の仕方についても、必ずしも単調な増加や減少ではなく、任意のプロファイルによって変化させてもよい。
即ち、上述したΔＥｃが最大値となるときの組成比ｘをｘｃとすると、組成比ｘが、電子閉じ込め層１３の厚さ方向において、ｘｃよりも小さい値ｘ１と大きい値ｘ２との間で連続的に変化する組成比変化部を有するように、電子閉じ込め層１３を設計すればよい。
なお、この第１実施例では、電子閉じ込め層１３の厚さを５０ｎｍとしたが、この厚さが薄すぎるとトンネル効果によりΔＥｃが実効的に低下するため、５０ｎｍ以上にすることが望ましい。
【００２１】
次に、第２実施例について、図２を用いて説明する。図２は、本発明の半導体レーザ素子の第２実施例を説明するための断面構造図である。
＜第２実施例＞［図２参照］
本発明の第２実施例における半導体レーザ素子３０は、第１実施例におけるｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ電子閉じ込め層１３の組成比ｙ（第１実施例では、ｙ≒０．５１６）を、格子不整合条件であるｙ＞０．５１６としたことを特徴とする。
【００２２】
この半導体レーザ素子３０の製造工程について、以下に、詳細に説明する。
ｎ型ＧａＡｓ基板１上に、１×１０18ｃｍ-3になるようにＳｉをドーピングしたｎ型ＧａＡｓバッファ層２と、１×１０18ｃｍ-3になるようにＳｉをドーピングしたｎ型（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｘ≒０．６，ｙ≒０．５１６）クラッド層３ａと、ノンドープＭＱＷ活性層４（以下、単に活性層４という）と、５×１０17ｃｍ-3になるようにＺｎをドーピングしたｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｙ≒０．５６）電子閉じ込め層１３ａと、５×１０17ｃｍ-3になるようにＺｎをドーピングした第１のｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｘ≒０．６，ｙ≒０．５１６）クラッド層５ａと、１×１０18ｃｍ-3になるようにＺｎをドーピングしたｐ型ＧａyＩｎ1-yＰ（ｙ≒０．５１６）エッチング停止層６とを順次積層する。
次に、エッチング停止層６上に、１×１０18ｃｍ-3になるようにＺｎをドーピングした第２のｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｘ≒０．６）クラッド層７ａと、２×１０18ｃｍ-3になるようにＺｎをドーピングしたｐ型ＧａyＩｎ1-yＰ（ｙ≒０．５１６）層８と、２×１０18ｃｍ-3になるようにＺｎをドーピングしたｐ型ＧａＡｓ層９と、を順次積層してなる台形状のリッジ部１０ａを形成する。
【００２３】
さらに、このリッジ部１０ａを挟持するように、エッチング停止層６上に、１×１０18ｃｍ-3になるようにＳｉをドーピングした一対のｎ型ＡｌyＩｎ1-yＰ電流狭窄層１１，１１を形成し、この一対の電流狭窄層１１，１１及びリッジ部１０ａ上に２×１０19ｃｍ-3になるようにＺｎをドーピングしたｐ型ＧａＡｓコンタクト層１２を形成する。
続いて、コンタクト層１２表面にＡｕ系のｐ型オーミック電極１４を形成し、積層方向と反対方向のｎ型ＧａＡｓ基板１面にはＡｕ系のｎ型オーミック電極１５を形成する。
上述により、第２実施例における半導体レーザ素子３０を得る。
【００２４】
第２実施例では、第１のｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｘ≒０．６，ｙ≒０．５１６）クラッド層５ａと活性層４との間に、５×１０17ｃｍ-3になるようにＺｎをドーピングしたｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｙ≒０．５６）電子閉じ込め層１３ａを形成している。この電子閉じ込め層１３ａは、活性層４側から第１のｐ型クラッド層５ａ側に向かって組成比ｘが０．６２５から０．６７５に連続的に変化するように構成させており、その厚さは５０ｎｍである。
また、活性層４は、例えば、厚さ８ｎｍのノンドープＧａyＩｎ1-yＰ（ｙ≒０．４５）井戸層及び厚さ８ｎｍのノンドープ（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｘ≒０．４，ｙ≒０．４５）障壁層により構成された二重量子井戸構造を有している。
【００２５】
以上、詳述したように、第２実施例における半導体レーザ素子３０は、第１のｐ型クラッド層５ａと活性層４との間に、厚さ方向において、活性層４側から第１のｐ型クラッド層５ａ側に向かって組成比ｘが０．６２５から０．６７５に連続的に変化するようにｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｙ≒０．５６）電子閉じ込め層１３ａを形成している。第１実施例との大きな違いは、組成比ｙを格子不整合条件（ｙ＞０．５１６）である０．５６に設定した点である。
【００２６】
一般に、ＧａＡｓ基板に格子整合する（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｙ≒０．５１６）を第１のｐ型クラッド層に用いる場合、組成比ｘ＝０．７０近傍のときに、この第１のｐ型クラッド層と活性層との間の伝導帯におけるヘテロ障壁ΔＥｃが最大になることは前述した。
従って、活性層４から第１のｐ型クラッド層５ａへの電子の漏れを防止するために、このΔＥｃをより大きくすることが望ましいが、ＧａＡｓ基板に格子整合する（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｙ≒０．５１６）半導体材料を用いる限り、組成比ｘ＝０．７０におけるΔＥｃの値以上のΔＥｃが得られる半導体レーザ素子を実現することは困難であった。
【００２７】
そこで、発明者らが鋭意検討を重ねた結果、（ＡｌxＧａ1-x）yＩｎ1-yＰ半導体材料を第１のｐ型クラッド層に用いる場合、その組成比ｙを、格子不整合条件であるｙ＞０．５１６とすることによって、ΔＥｃをさらに大きくできることを見出し、第２実施例を想起するに至った。例えば、組成比ｙ＝０．５６の場合、組成比ｘ＝０．６５近傍におけるΔＥｃは最大となり、このΔＥｃは、第１実施例におけるΔＥｃよりも約２０ｍｅＶ大きい。
【００２８】
上述により、第２実施例では、第１のｐ型クラッド層５ａと活性層４との間に、活性層４側から第１のｐ型クラッド層５ａ側に向かって組成比ｘが０．６２５から０．６７５に連続的に変化するようにｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｙ≒０．５６）電子閉じ込め層１３ａを形成している。よって、製造上のばらつきにより組成比ｘがばらついても、電子閉じ込め層１３ａの中で必ず組成比ｘ＝０．６５となる部分が存在するようになっているため、必ず最大値のΔＥｃを得ることができる。
従って、第２実施例で作製した半導体レーザ素子３０は、製造ばらつきの影響を受けることなく、必ず最大値のΔＥｃが得られ、発光効率が良好であり、動作電流や温度特性の大幅な改善を図ることが可能である。
【００２９】
ところで、第２実施例では、ｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ電子閉じ込め層１３ａの組成比ｙを０．５６としたが、これに限定されるものではなく、組成比ｙ＞０．５１６を満たしていればよい。但し、組成比ｙの値を大きくしていくと、格子整合条件から次第に外れていき、許容限界を超えると格子不整合による歪みに耐えられなくなり、格子緩和を引き起こしてしまう。この格子緩和したＡｌＧａＩｎＰ半導体材料は多くの転位を内在しているため、半導体レーザ素子の発振しきい値等が劣化する。この格子緩和の許容限界は、基本的に組成比ｙと層厚に依存する。許容限界の層厚を臨界膜厚と呼ぶ。一般的に、組成比ｙが大きくなるに従って、臨界膜厚は薄くなる。例えば、第２実施例において、組成比ｙ＝０．５６のときの臨界膜厚の理論値は２００ｎｍとなる。一方、電子閉じ込め層としての最小膜厚は電子がトンネル効果で容易に通過できるようになる１５ｎｍ程度が必要である。従って、第２実施例では、電子閉じ込め層１３ａの層厚を５０ｎｍとしたが、１５〜２００ｎｍの範囲であればよい。
【００３０】
第２実施例では、ｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ電子閉じ込め層１３ａの組成比ｘを、活性層４側から第１のｐ型クラッド層５ａ側に向かって増加するように設計したが、活性層４側から第１のｐ型クラッド層５ａ側に向かって減少していくように設計してもよい。組成比ｘの変化の仕方についても、必ずしも単調な増加や減少ではなく、任意のプロファイルによって変化させてもよい。
即ち、上述したΔＥｃが最大値となるときの組成比ｘをｘｃとすると、組成比ｘが、電子閉じ込め層１３ａの厚さ方向において、ｘｃよりも小さい値ｘ１と大きい値ｘ２との間で連続的に変化する組成比変化部を有するように、電子閉じ込め層１３ａを設計すればよい。
また、第２実施例では、電子閉じ込め層１３ａは単層としたが、必ずしもこれに限定されるものではない。例えばＧａＡｓ基板よりも格子定数が大きい層と小さい層とにより構成された多層構造であってもよく、また、連続的に格子定数が変化していく構造であってもよい。例えば、（ＡｌxＧａ1-x）yＩｎ1-yＰの組成比ｙを変化させることによって、格子定数を変化させることができる。
【００３１】
次に、第３実施例について、図３を用いて説明する。図３は、本発明の半導体レーザ素子の第３実施例を説明するための断面構造図である。
＜第３実施例＞［図３参照］
本発明の第３実施例における半導体レーザ素子４０は、第２実施例における第１のｐ型クラッド層５ａと電子閉じ込め層１３ａとの間に、後述する歪み緩和層１６を形成したことを特徴とする。
【００３２】
この半導体レーザ素子４０の製造工程について、以下に説明する。
まず、第２実施例と同様に、ｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｙ≒０．５６）電子閉じ込め層１３ａまで形成する。次に、第３実施例では、５×１０17ｃｍ-3となるようにＺｎをドーピングしたｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｘ≒０．６，ｙ≒０．４９）歪み緩和層１６を形成する。この歪み緩和層１６の厚さは、９０ｎｍである。その後の第１のｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｘ≒０．６，ｙ≒０．５１６）クラッド層５ａ形成以降は、第２実施例と同様である。
以上により、第３実施例における半導体レーザ素子４０を得る。
【００３３】
第２実施例では、第１のｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｘ≒０．６，ｙ≒０．５１６）クラッド層５ａと活性層４との間に、第１のｐ型クラッド層５ａよりも組成比ｙの値が大きいｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｙ≒０．５６）電子閉じ込め層１３ａを形成したため、上述した理由により、活性層４は、電子閉じ込め層１３ａから引っ張り応力を受けて結晶歪みを生じる。この結晶歪みを緩和するために、第１のｐ型クラッド層５ａよりも組成比ｙの値が小さい歪み緩和層１６を、第１のｐ型クラッド層５ａと電子閉じ込め層１３ａとの間に形成した。よって、活性層４は、電子閉じ込め層１３ａから受ける引っ張り応力と、歪み緩和層１６から受ける圧縮応力とが相殺し合うため、結晶歪みが緩和される。第３実施例では、歪み緩和層１６の組成比ｙ＝０．４９とした。
上述の構成にした結果、活性層４の結晶歪みが緩和されるため、電子閉じ込め層１３ａの形成に伴う半導体レーザ素子４０の発振しきい値等の劣化を低減することができる。
【００３４】
次に、第４実施例について、図４を用いて説明する。図４は、本発明の半導体レーザ素子の第４実施例を説明するための断面構造図である。
＜第４実施例＞［図４参照］
本発明の第４実施例における半導体レーザ素子５０は、第２実施例におけるｎ型（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｘ≒０．６，ｙ≒０．５１６）クラッド層３ａと活性層４との間に、後述する歪み平均化層１７を形成したことを特徴とする。
【００３５】
この半導体レーザ素子５０の製造工程について、以下に説明する。
第２実施例と同様に、ｎ型（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｘ≒０．６，ｙ≒０．５１６）クラッド層３ａまで形成する。次に、第４実施例では、１×１０17ｃｍ-3になるようにＳｉをドーピングしたｎ型（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｘ≒０．６，ｙ≒０．５５）歪み平均化層１７を形成する。この歪み平均化層１７の厚さは、７０ｎｍである。その後の活性層４形成以降は、第２実施例と同様である。
以上により、第３実施例における半導体レーザ素子５０を得る。
【００３６】
第２実施例では、第１のｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｘ≒０．６，ｙ≒０．５１６）クラッド層５ａと活性層４との間に、第１のｐ型クラッド層５ａよりも組成比ｙの値が大きいｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｙ≒０．５６）電子閉じ込め層１３ａを形成したため、上述した理由により、活性層４は、電子閉じ込め層１３ａから引っ張り応力を受けて結晶歪みを生じる。この結晶歪みを緩和するために、活性層４を介して、電子閉じ込め層１３ａの反対側に、電子閉じ込め層１３ａと同等の引っ張り応力を生じる歪み平均化層１７を形成した。活性層４は、隣接する電子閉じ込め層１３ａ及び歪み平均化層１７から受ける応力が等しいため、結晶歪みが緩和される。第４実施例では、歪み平均化層１７の組成比ｙ＝０．５５とした。
上述の構成にした結果、活性層４の結晶歪みが緩和されるため、電子閉じ込め層１３ａの形成に伴う半導体レーザ素子５０の発振しきい値等の劣化を低減することができる。
【００３７】
本発明の実施例は、上述した構成及び手順に限定されるものではなく、本発明の要旨を逸脱しない範囲において変形例としてもよいのは言うまでもない。
例えば、第２実施例の変形例について、図５を用いて説明する。図５は、本発明の半導体レーザ素子の変形例を説明するための断面構造図である。
＜変形例＞［図５参照］
変形例の半導体レーザ素子６０は、格子緩和しない範囲で、第２実施例におけるｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ電子閉じ込め層１３ａの組成比ｙをできるだけ大きくしたことを特徴とする。
【００３８】
この半導体レーザ素子６０の構成について、以下に説明する。
第２実施例と同様に、活性層４までを形成する。次に、本変形例では、第２実施例の電子閉じ込め層１３ａの代わりに、格子不整合条件である組成比ｙ＝０．７０となるｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ電子閉じ込め層１３ｂを形成する。
この電子閉じ込め層１３ｂは、活性層４側から第１のｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｘ≒０．６，ｙ≒０．５１６）クラッド層５ａ側に向かって組成比ｘが０から０．１０に連続的に変化するように設計させており、その厚さは１５ｎｍである。その後の第１のｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ（ｘ≒０．６，ｙ≒０．５１６）クラッド層５ａ形成以降は、第２実施例と同様である。
以上により、本変形例における半導体レーザ素子６０を得る。
【００３９】
上述したように、（ＡｌxＧａ1-x）yＩｎ1-yＰ半導体材料を用いた場合、組成比ｙを大きくすることにより、より大きなΔＥｃを得ることができる。一方、組成比ｙを大きくすると、臨界膜厚は薄くなる。また、電子閉じ込め層としての最小膜厚は電子がトンネル効果で容易に通過できるようになる１５ｎｍ程度が必要である。
【００４０】
そこで、本変形例では、ｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ電子閉じ込め層１３ｂの層厚を臨界膜厚となる１５ｎｍに設計し、このときの組成比ｙを格子緩和しない最大値となる０．７０に設計した。また、このときのΔＥｃが最大値となる組成比ｘは０．０５であるため、製造ばらつきを考慮して、組成比ｘを活性層４側から第１のｐ型クラッド層５ａ側に向かって、０から０．１０に連続的に変化するように設計した。
上述の構成にした結果、本変形例の半導体レーザ素子６０は、第１乃至第４実施例の半導体レーザ素子２０，３０，４０，５０よりも大きなヘテロ障壁ΔＥｃを得ることができた。
【図面の簡単な説明】
【００４１】
【図１】本発明の半導体レーザ素子の第１実施例を説明するための断面構造図である。
【図２】本発明の半導体レーザ素子の第２実施例を説明するための断面構造図である。
【図３】本発明の半導体レーザ素子の第３実施例を説明するための断面構造図である。
【図４】本発明の半導体レーザ素子の第４実施例を説明するための断面構造図である。
【図５】本発明の半導体レーザ素子の変形例を説明するための断面構造図である。
【図６】従来の半導体レーザ素子の構造例を説明するための断面模式図である。
【符号の説明】
【００４２】
１，３１  ｎ型ＧａＡｓ基板  、  ２，３２  ｎ型ＧａＡｓバッファ層  、  ３，３３  ｎ型ＡｌＧａＩｎＰクラッド層  、  ４，３４  ノンドープＭＱＷ活性層  、  ５，５ａ，３５  第１のｐ型ＡｌＧａＩｎＰクラッド層  、  ６，３６  ｐ型ＧａyＩｎ1-yＰエッチング停止層  、  ７，７ａ，３７  第２のｐ型ＡｌＧａＩｎＰクラッド層  、  ８，３８  ｐ型ＧａyＩｎ1-yＰ層  、  ９，３９  ｐ型ＧａＡｓ層  、  １０，１０ａ，４１  リッジ部  、  １１，４２  ｎ型ＡｌyＩｎ1-yＰ電流狭窄層  、  １２，４３  ｐ型ＧａＡｓコンタクト層  、  １３，１３ａ，１３ｂ  ｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ電子閉じ込め層  、  １４，４４  ｐ型オーミック電極  、  １５，４５  ｎ型オーミック電極  、  １６  ｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ歪み緩和層  、  １７  ｐ型（ＡｌxＧａ1-x）yＩｎ1-yＰ歪み平均化層  、  ２０，３０，４０，５０，６０，１００  半導体レーザ素子
【図１】
2006278640.tif 000003
【図２】
2006278640.tif 000004
【図３】
2006278640.tif 000005
【図４】
2006278640.tif 000006
【図５】
2006278640.tif 000007
【図６】
2006278640.tif 000008