(57)【要約】      （修正有）【課題】  濡れ拡がりのない均一な電極を狭ピッチで形成する。【解決手段】  所定の箇所に電極13を有する基板11上に、前記電極と対応する箇所に開口を有するマスク24Ｍを形成する。開口内に、下地金属に対する濡れ広がり性の低い第１の金属膜31を所定の高さまで形成する。開口内に、第１の金属膜に重ねて第２の金属膜を形成する。マスクを残したまま、第１および第２の金属を溶融させる。その後、マスクを除去する。【選択図】図５
2006128493.tif 000002
【特許請求の範囲】
【請求項１】
所定の箇所に電極を有する基板上に、前記電極と対応する箇所に開口を有するマスクを形成するステップと、
前記開口内に、下地金属に対する濡れ広がり性の低い第１の金属膜を所定の高さまで形成するステップと、
前記開口内に、前記第１の金属膜に重ねて第２の金属膜を形成するステップと、
前記マスクを残したまま、前記第１および第２の金属を所定の温度で加熱して、溶融させるステップと、
前記マスクを除去するステップと
を含むことを特徴とする接続バンプの形成方法。
【請求項２】
前記第１の金属膜は、ビスマス（Ｂｉ）含有量が５０〜８０ｗｔ％であるＳｎ−Ｂｉ合金で形成されることを特徴とする請求項１に記載の接続バンプの形成方法。
【請求項３】
前記第１の金属膜はＳｎ−Ｂｉ合金で形成され、前記第２の金属膜はＳｎ−Ａｇ合金で形成され、第１および第２の金属膜の組成は、前記溶融、凝固後の合金材料の融点が全体として最も低くなるように選択されることを特徴とする請求項１に記載の接続バンプの形成方法。
【請求項４】
所定の半導体回路を有する半導体素子基板と、
前記半導体素子基板の所定の箇所に位置して、前記半導体回路に対する入出力を行う電極と、
前記電極に接続される金属バンプと
を備え、前記金属バンプは、ビスマス（Ｂｉ）を含む合金で形成され、前記金属バンプ中のＢｉの組成は、電極近傍の基部から端部に向かって減少するように勾配を有することを特徴とする半導体素子。
【請求項５】
所定の箇所に電極を有する半導体素子基板上に、前記電極と対応する箇所に開口を有するマスクを形成するステップと、
前記開口内に、下地金属に対する濡れ広がり性の低い第１の金属膜を所定の高さまで形成するステップと、
前記開口内に、第１の金属膜に重ねて第２の金属膜を形成するステップと、
前記マスクを残したまま、前記第１および第２の金属を所定の温度に加熱して、溶融、凝固させるステップと、
マスクを除去して前記電極と接続する柱状バンプを有する半導体素子を完成するステップと、
前記半導体素子を回路配線基板と対向させ、前記柱状バンプを前記回路配線基板上に設けられた電極に接合するステップと
を含む半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、LＳＩなどの半導体素子を回路配線基板に実装する技術に関し、特に、フェイスダウンで実装されるフリップチップ型の半導体素子やこれを受ける回路配線基板に接続バンプを形成する方法と、このような接続バンプを有する半導体素子およびその製造方法に関する。
【背景技術】
【０００２】
近年、電子部品の高密度実装化への要求が高まっており、パッケージングされていないむき出しの半導体素子（チップ）を回路配線基板に実装するベアチップ実装方式が注目されている。そして、ベアチップ実装の接続方式に関して言えば、ワイヤボンディング法によるフェイスアップ実装から、はんだバンプを用いたフリップチップ接合等のフェイスダウン実装へと変化してきている。
【０００３】
半導体チップの表面の電極上にはんだバンプを形成する方法としては、電解めっき法や蒸着法、ペースト法等、種々の方法が知られている。
【０００４】
これまでのハンダバンプは、数１００μｍオーダー、たとえば２００μｍ程度のピッチサイズを予定しており、上述のような電解めっき、蒸着、ペースト充填などにより、チップ素子面の所定の箇所に半球形のハンダバンプが形成される。そのような従来のバンプ形成の一例として、ペースト法によるバンプ形成プロセスを図１に示す。
【０００５】
半導体ウエハ１０１上に絶縁膜（たとえばＳｉＯ2 膜）１０２を形成し、必要な箇所に電極１０３を形成する。全面にレジスト１０４を形成し、マスク１０５を介した露光、現像により、所定箇所に開口部を有するレジストマスク１０４Ｍを形成する。開口部にはんだペースト１０６をスキージ等で充填したあと、過熱溶融、凝固してバンプ１０７を形成し、レジストマスク１０４Ｍを除去する。
【０００６】
このようにしてバンプが形成された半導体チップは、バンプを下にして回路配線基板上のパッドに位置合わせされ、接着、搭載される。半導体チップと回路配線基板との間の空間は、アンダーフィル剤が充填される。
【０００７】
しかし、半導体素子に形成されるバンプのピッチ、バンプ径は、今後ますます微細化する傾向にあり、１００μｍ、ひいては５０μｍ以下のピッチサイズの接続形態が求められる。
【０００８】
通常のウエットバック後のバンプ形状は球体形状となるため、バンプ径がたとえば５０μｍ以下まで微細になると、球体認識度の測定誤差が大きくなり、高さばらつきの測定誤差や、ボンディング時の位置合わせ精度が低下する。その結果、位置ずれ等の不良が生じやすくなる。
【０００９】
そこで、柱状のバンプが採用されるようになってきた。図２は、一般的な柱状バンプの形成プロセスの一例を示す。半導体ウエハ１０１上に絶縁膜（たとえばＳｉＯ2 膜）１０２を形成し、必要な箇所を加工して、電極１０３を形成する。ドライフィルムレジストなどにより、全面にレジスト１０４を形成し、マスク１０５を介した露光、現像で、所定の箇所に開口を有するレジストマスク１０４Ｍを形成する。電解はんだめっきにより、開口部内にはんだめっき１０９を行い、レジストマスク１０４Ｍを除去することで、柱状のはんだバンプ１１０を形成することができる。
【００１０】
柱状のはんだバンプを使用する場合に、半導体チップをフェイスダウンで回路基板に搭載するときの電気接続を確保する必要がある。バンプ先端の電気接続と動作の信頼性を確保する方法として、たとえば、バンプの上面に金めっきのキャップ層を形成して接合の信頼性を高め、また、バンプ側面の根元付近（電極近傍）に濡れ防止膜を形成して、バンプ間の短絡を防止する技術が提案されている（たとえば、特許文献１参照：この文献はこちらで自発的に行った簡易サーチで出てきたＮＥＣの公開公報です）。この技術における円柱バンプの直径は、約１４０μｍ、高さは約９０μｍであり、バンプのピッチは２００μｍ程度になる。
【００１１】
一方、環境に対する意識が高まる中で、鉛を含有するはんだを電気製品に使用することを世界的に禁止する方向に向かいつつある。鉛フリーのはんだ材料として、３．５重量％の銀を含む錫合金（Ｓｎ−3.5wt%Ａｇ）や、３．０重量％の銀と０．５重量％の銅を含む錫合金（Ｓｎ−3.0%Ａｇ−0.5%Ｃｕ：ＳＡＣ）などが一般的に用いられている。これらの錫合金材料のＳｎの含有量は９０％以上である。
【００１２】
また、５〜２５重量％、好ましくは約２０重量％のビスマス（Ｂｉ）を含むＳｎ−Ｂｉ合金を用いたはんだボールを、電解めっきおよびリフローにより形成する方法が提案されている（たとえば、特許文献２参照）。この方法では、１００μｍ以下の狭ピッチ配列についての考慮はなされていない。
【特許文献１】特開２００３−２３４３６７号公報
【特許文献２】特開２００１−３０８１２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
高密度実装化への要請を考えると、高さの揃った狭ピッチの柱状バンプを形成する技術が望まれる。
【００１４】
また、半導体チップ実装後のアンダーフィル充填プロセスを考えると、柱状バンプは十分な高さを有することが望ましい。しかし、微細パターンでバンプの直径に対する高さのアスペクト比が高くなると、めっきによる開口の埋め込みが困難になるうえに、めっき後のレジストの除去が困難になる。さらに、バンプ頂上の形状が突起状になり、位置合わせ不良や、バンプの高さばらつきの原因となる。
【００１５】
さらに、環境への影響を勘案すると、鉛フリーのはんだ材料を用いることが望ましい。
【００１６】
本発明は、このような技術的課題に応じて、アスペクト比の高い柱状バンプを狭ピッチで形成する手法を提供しようとするものである。
【００１７】
これを実現するために、まず、はんだ材料として、たとえばＳｎ−Ａｇ（錫銀）合金を用い、低抵抗のＣｕシード層を用いてめっき成長する点を除いては、図２に示す従来の柱状バンプ形成プロセスを、そのまま適用してみる。バンプ直径に対する高さのアスペクト比は、たとえば１：１である。
【００１８】
この場合、アスペクト比が大きいため、めっき工程後のレジストの除去が十分にできず、バンプの側面やＣｕシード層上にドライフィルムレジストが残ってしまう。この結果、エッチング除去が容易なＣｕをシード層として採用したにもかかわらず、回路配線基板上にＣｕが残存し、半導体チップの動作の信頼性を確保することができない。
【００１９】
そこで、本発明では、ドライフィルムレジストの剥離を容易にし、柱状バンプの形状を良好に整えるために、めっき後に、レジストを残したまま、開口内のＳｎ−Ａｇめっきを加熱する。加熱温度は、Ｃｕシード層に対するレジストの密着性が破壊される温度以上、かつレジストの耐熱温度よりも低い温度である。感光性ドライフィルムレジストを用いた場合は、２７０〜３２０℃程度に加熱する。このプロセスを図３に示す。
【００２０】
図３において、半導体ウエハ１１上に絶縁膜（たとえばＳｉＯ2 膜）１２を形成し、必要な箇所を加工して、電極１３を形成する。全面にＣｕシード層１５をスパッタリングで形成し、その上にドライフィルムレジストなどにより、全面にレジスト２４を形成する。レジスト２４を所定のパターンに露光、現像して、レジストマスク２４Ｍを形成し、電解めっきにより開口部にＳｎ−Ａｇめっき１９を行う。この状態で、全体を２７０〜３２０℃に加熱して、開口部内部でＳｎ−Ａｇ合金を溶融させて、形状を均一に整えるとともに、Ｃｕシード層１５に対するドライフィルムレジスト２４の密着性を破壊する。
【００２１】
この手法では、レジストの剥離が容易になり、アスペクト比の高い均一な柱状バンプが形成されるとともに、チップ上へのレジストや銅膜の残存を防止することができる。
【００２２】
しかし、この方法では、別の問題点が生じる。
【００２３】
すなわち、図４（ａ）に示すように、たとえばＳｎ−3.5%Ａｇ合金を用いて、２７０〜３００℃で熱処理した場合、錫（Ｓｎ）のＣｕに対する濡れ広がり特性によって、ＳｎがＣｕシード層１５に染み出し、隣接バンプ間でのショートの原因となる。このときの顕微鏡写真を図４（ｂ）に示す。
【００２４】
このような濡れ広がりがある状態で、Ｃｕシード層１５をエッチング除去すると、Ｓｎの存在によりエッチング不良を生じる。
【００２５】
そこで、本発明は、狭ピッチのバンプ構造を前提として、レジスト除去の容易性を維持しつつ、バンプ材料の濡れ広がりを防止して動作の信頼性を確保することのできる接続バンプの形成方法を提供することを課題とする。
【００２６】
また、このような方法で形成された接続バンプを有する半導体素子と、半導体素子の製造方法の提供を課題とする。
【課題を解決するための手段】
【００２７】
上記課題を解決するために、本発明では、マスクパターンの所定の開口内に、まず、下地金属層に対する濡れ広がり性の低い第１の金属膜を所定の高さまで形成し、第１の金属膜に重ねて第２の金属材料を形成する。加熱により開口内で第１、第２の金属材料を溶融、凝固させてから、レジストを剥離する。
【００２８】
第１金属と第２金属の種類と組成は、金属バンプとして望まれる性質を満たすように、すなわち、電気抵抗が低く、柔軟性と機械的強度を兼ね備え、かつ、全体として融点がなるべく低くなるように選択する。
【００２９】
このような手法は、チップ側だけではなく、チップを実装する回路基板側にも適用できる。
【００３０】
レジストを剥離して得られる最終的な柱状バンプは、基部から端部に向かって、組成の濃度に勾配を有する。バンプの基部近傍では、それ以外の部分と比較して、電極やシード層などの下地金属に対する濡れ性が小さい金属組成の割合が高い。
【００３１】
より具体的には、本発明の第１の側面では、接続バンプの形成方法を提供する。接続バンプの形成方法は、
（ａ）所定の箇所に電極を有する基板上に、前記電極と対応する箇所に開口を有するマスクを形成するステップと、
（ｂ）開口内に、下地金属に対する濡れ広がり性の低い第１の金属膜を所定の高さまで形成するステップと、
（ｃ）開口内に、第１の金属膜に重ねて第２の金属膜を形成するステップと、
（ｄ）マスクを残したまま、第１および第２の金属を所定の温度で加熱して、溶融させるステップと、
（ｅ）マスクを除去するステップと
を含む。
【００３２】
第１の金属膜は、たとえば、所定の割合のビスマス（Ｂｉ）を含有するＳｎ−Ｂｉ合金で形成される。
【００３３】
第１金属膜のビスマスの含有量は、たとえば、５０〜８０ｗｔ％である。
【００３４】
第２の金属膜は、たとえば、所定の割合の銀（Ａｇ）を含有するＳｎ−Ａｇ合金で形成される。
【００３５】
本発明の第２の側面では、接続バンプを有する半導体素子を提供する。半導体素子は、
（ａ）所定の半導体回路を有する半導体素子基板と、
（ｂ）前記半導体素子基板の所定の箇所に位置して、前記半導体回路に対する入出力を行う電極と、
（ｃ）前記電極に接続される金属バンプと
を備え、前記金属バンプは、ビスマス（Ｂｉ）を含む合金で形成され、前記金属バンプ中のＢｉの組成は、電極近傍の基部から端部に向かって勾配を有する。
【００３６】
たとえば、電極近傍のバンプ基部では、Ｂｉ濃度は５０〜８０％であり、ここから共晶組成近傍まで徐々に変化する。
【発明の効果】
【００３７】
濡れ広がりのない均一なバンプを狭ピッチで形成することができる。
【発明を実施するための最良の形態】
【００３８】
以下、添付図面を参照して、本発明の良好な実施形態を説明する。
【００３９】
図５および６は、本発明の第１実施形態に係る接合バンプの形成工程を示す図である。第１実施形態では、レジストに形成した開口パターンの内部を２層のめっきにより充填する際に、第１の金属としてＳｎ−Ｂｉ（錫−ビスマス）合金を使用し、第２の金属としてＳｎ−Ａｇ（錫−銀）合金を使用する。第１および第２の金属膜形成後に、レジストマスクを残したままで、組成に応じて２７０〜３００℃で加熱し、溶融、凝固させる。
【００４０】
まず、図５（ａ）に示すように、半導体素子基板（あるいは回路配線基板）１１上に、絶縁膜１２を介して下層の半導体回路（不図示）と接続する電極１３を形成する。電極のピッチサイズは５０μｍ、電極パッド径は３０μｍである。
【００４１】
次に、図５（ｂ）に示すように、電解めっきシード層として、銅（Ｃｕ）シード層１５を２００ｎｍの膜厚でスパッタ法により形成する。
【００４２】
次に、図５（ｃ）に示すように、感光性のドライフィルムレジスト２４を１００℃で貼り付ける。ドライフィルムレジストとして、たとえばアクリレート系樹脂フィルムを用いる。ドライフィルムレジストを用いることによって、バンプの高さを確保する。
【００４３】
次に、図５（ｄ）に示すように、レジスト２４の露光、現像を行い、電極１３に対応する箇所に直径３０μｍの開口部を有するレジストマスク２４Ｍを形成する。現像は、たとえばｎメチル２−ピロリドンを使用して行う。
【００４４】
次に、図５（ｅ）に示すように、開口内に、第１の金属３１として、Ｂｉ含有量が５０〜８０ｗｔ％のＳｎ−Ｂｉを、電解めっきにより形成する。Ｓｎ−Ｂｉめっき３１の膜厚は、２０±１μｍである。
【００４５】
次に、図６（ｆ）に示すように、開口内に、第２の金属３２として、Ａｇ含有量が１〜４ｗｔ％のＳｎ−Ａｇを、電解めっきにより形成する。Ｓｎ−Ａｇめっき３２の膜厚は、１０±１μｍである。
【００４６】
次に、図６（ｇ）に示すように、必要に応じてフラックス（たとえばαメタルズ社製Ｒ５００３）を塗布し、レジストマスク２４Ｍを残したまま、２７０〜３００℃で基板を加熱する。このときの加熱温度は、レジストマスク２４Ｍの耐熱温度に至る直前の温度である。Ｓｎ−Ａｇの融点は２２１℃なので、本来ならば、２２０℃程度で開口内のはんだ３５の溶融、凝固は可能である。しかし、この温度では、下地層に対するレジストマスク２４Ｍの密着性が逆に強くなり、その後の除去が困難になる。これに対し、２７０〜３００℃で加熱することによって、レジストマスク２４Ｍと下地層との界面での密着性が薄くなり、レジストマスクの剥離が容易になる。同時に、開口内のはんだ材料が溶融して、密度が均一になる。
【００４７】
次に、図６（ｈ）に示すように、バイト加工による切削を行い、全体の高さが２５±１μｍとなるように平坦化する。
【００４８】
最後に、図６（ｉ）に示すように、モノエタノールアミン水溶液で、レジストマスク２４Ｍを除去し、Ｃｕシード層をエッチング除去して、はんだバンプ３５を形成する。
【００４９】
図７は、本実施形態のように、Ｃｕシード層１５を用いてＳｎ−Ａｇ／Ｓｎ−Ｂｉの２層メッキした場合のバンプの濡れ広がり抑制効果を示す図である。
【００５０】
図７（ａ）のように、狭ピッチのバンプ形成プロセスにおいて、Ｓｎを９０ｗｔ％以上含むＳｎ−Ａｇ単層めっきとした場合は、開口内のめっきの均一化とレジスト剥離の容易化の目的とする熱処理により、レジスト剥離後に、はんだ成分のＳｎがＣｕシート層１５上に濡れ広がり、隣接バンプ間でのショートの原因となる。さらに、レジストマスク２４Ｍ剥離後にＣｕシード層１５をエッチング除去する際に、濡れ拡がったＳｎが障害となって、エッチング不良を起こす。
【００５１】
これに対して、図７（ｂ）に示すように、Ｓｎ−Ａｇ／Ｓｎ−Ｂｉの２層めっきとすることによって、溶融、凝固後にレジストを除去した後でも、濡れ広がりを生じることがない。すなわち、第１金属を、Ｓｎ重量比が５０ｗｔ％以下となるように、Ｃｕに対する濡れ拡がり性の低いＢｉと組み合わせることによって、図７（ｂ）の顕微鏡写真に示すように、下地金属層へのはんだバンプの濡れ拡がりを効果的に抑制することができる。
【００５２】
なお、第１実施形態では、最終的なバンプ３５の組成Ｓｎ−Ｂｉ−Ａｇが、Ｓｎ−57wt%Ｂｉ−1wt%Ａｇとなるように、第１金属と第２金属の組成を決定する。この組成におけるＳｎ−Ｂｉ−Ａｇ合金の融点は１５０℃以下（１３８〜１３９℃）と低く、後述するように、低融点・低荷重での実装が可能となる。また、Ａｇがわずかに添加されることによって、はんだバンプの機械的強度と柔軟性を維持することができる。したがって、実装時に、はんだ接合部の信頼性が確保できる。
【００５３】
はんだバンプの頂上部を平坦化することによって、バンプの高さバラツキを低減し、回路配線基板上の電極パッドとのコンタクトを確保できる。
【００５４】
図８は、最終的なはんだバンプの組成の勾配を示すグラフである。電極からの位置（バンプ高さ）が一定の高さ（共晶組成付近）になるまで、Ｂｉ濃度が約８０ｗｔ％の高濃度から、勾配をもって変化するのがわかる。共晶組成付近（図８の例では電極から１２〜１３μｍの高さ）になると、Ｂｉ濃度はほぼ一定になる。
【００５５】
図９は、図５の工程で形成したはんだバンプを有する半導体チップを、回路配線基板に搭載する方法を示す図である。
【００５６】
図９（ａ−１）に示すように、上述した方法で形成された柱状バンプ３５を有するＬＳＩチップ１０を、素子面（バンプ）が下向きになるようにして、回路配線基板４０に対して位置合わせする。図９（ｂ−１）に示すように、柱状バンプ３５を回路配線基板４０の所定の箇所に、ＦＣボンダで接合する。このときの接合は、低加重で融点直下の熱圧着による接合である。圧着条件は、たとえば、１５０℃、１０秒の加熱、加重２Ｋｇ／chipである。このときの回路配線基板（たとえば樹脂製）の温度は９８℃である。
【００５７】
熱圧着に代えて、常温圧着としてもよい。たとえば、図９（ｂ−１）に示すように、ＬＳＩチップ１０の柱状バンプ３５を、回路配線基板４０上の電極パッド４１に位置合わせし、図９（ｂ−２）に示すように、圧着による室温での固相拡散を利用して接合する。
【００５８】
圧着後、図９（ｃ）に示すように、アンダーフィル４５を注入し、２００℃、２分の加熱で接合、硬化する。このときの回路配線基板温度は、９８℃である。
【００５９】
アンダーフィル剤は、たとえば、ビスフェノールＦ型エポキシ樹脂（添加量１００重量部）、ナフタレン型エポキシ樹脂（添加量１００重量部）を主剤とする樹脂剤である。この主剤に、硬化剤として、Ｍｅ−ＴＨＰＡ（ＫＲＭ−２９１−５：旭電化製）を１００重量部）、硬化促進剤としてイミダゾールを０．５重量部、有機酸として無水こはく酸を２０重量部、無機フィラーとしてシリカ粉末を３３４重量部、カップリング剤としてγ- グリシドキシプロピルトリメトキシシラン（添加量１重量部）とヘキサメチルジシラザン（添加量１重量部）を添加する。
【００６０】
無機フィラーと無機フィラー以外の接着剤組成物の混合比は、無機フィラー量が０．５〜７０ｗｔ％の範囲、それ以外の残部が接着剤組成物である
接着剤組成物に関しては、上記に限らず以下の材料から選択することが可能である。
【００６１】
主剤には、脂環式エポキシ樹脂，ビスフェノールＦ型エポキシ樹脂，ビスフェノールＡ型エポキシ樹脂，ビフェニル型エポキシ樹脂，ノボラック型エポキシ樹脂などを用いることができる。
【００６２】
活性剤として、無水こはく酸、こはく酸、セバシン酸、アジピン酸、ステアリン酸パルミチン酸、マレイン酸、無水酢酸、テトラエチレングチコール、ポリエチレングリコールなどを用いることができる。
【００６３】
カップリング剤として、β−（３，４エポキシシクロヘキシル）エチルトリメトキシシラン，γ−グリシドキシプロピルトリエトキシシラン，Ｎ−フェニル−γ−アミノプロピルトリメトキシシラン，γ−メルカプトプロピルトリメトキシシラン，ヘキサメチルジシラザンならびにシリコーン系カップリング剤などを用いることができる。
【００６４】
硬化促進剤として、イミダゾール（２ーエチル−４−メチルイミダゾール，２−フェニルイミダゾール，２−フェニル−４−メチルイミダゾール．１−ベンジル−２−フェニルイミダゾール，１−ベンジル−２−メチルイミダゾール，１−シアノエチル−２−メチルイミダゾール，１−シアノエチル−２−エチル−４−メチルイミダゾール，１−メチル−２−エチルイミダゾール），有機ホスフィン（トリフェニルホスフィン，トリメタトリルホスフィン，テトラフェニルホスホニウムテトラフェニルボレート，トリフェニルホスフィントリフェニルボラン），ジアザビシクロウンデセン，ジアザビシクロウンデセントルエンスルホン酸塩，ジアザビシクロウンデセンオクチル酸塩等があり、添加量は０．１〜４０重量部である。
【００６５】
硬化剤として、メチルテトラヒドロ無水フタル酸，メチルヘキサヒドロ無水フタル酸，無水メチルハイミック酸，ヘキサヒドロ無水フタル酸，トリアルキルテトラヒドロ無水フタル酸，テトラヒドロ無水フタル酸，メチルシクロヘキセンジカルボン酸無水物，無水ナジック酸等があり、添加量はエポキシ等量により算出される。
【００６６】
無機フィラーとして、シリカ、アルミナを用いることができる。
【００６７】
アンダーフィル剤として、上述した樹脂に代えて、エポキシ系フラックスフィル（千住金属製）にシリカ粉末（平均粒径４μｍ）を５０〜８０ｗｔ％の割合で混合したものを用いてもよい。
【００６８】
上記の方法でＬＳＩチップ１０を回路配線基板４０に実装した半導体装置を用いて、接続信頼性を確認するために、−５５〜１２５℃の温度サイクル試験を５００サイクル行った。この結果、抵抗上昇を１０％以下に抑制でき、良好な信頼性が達成できた。
【００６９】
このように、濡れ広がりのない狭ピッチバンプを有する半導体チップと、配線回路基板を、比較的低温で、確実に接合することができる。特に回路配線基板温度を１００℃以下とすることで、基板樹脂の熱膨張差に起因する変位量を減らすことができる。
【００７０】
以下、上述と条件を一部変更した実施例をいくつか説明する。
【実施例１】
【００７１】
図５および６に示す工程で、開口内に充填する第２金属を変えて、上述した柱状バンプを有するＬＳＩチップ１０を準備する。すなわち、ピッチサイズが５０μｍ、電極パッド径が３０μのＬＳＩ基板表面に電解めっきシード層１５としてＣｕを２００ｎｍの膜厚でスパッタリングし、Ｃｕシード膜１５上に、直径３０μｍの開口を有するレジストマスク２４Ｍを形成する。
【００７２】
開口内を、まず第１金属として、Ｂｉ濃度が５０〜８０ｗｔ％のＳｎ−Ｂｉを電解めっきで膜厚約２０±１μｍとなるように製膜し、次に第２金属として、Ｓｎ−Ａｇ−Ｃｕ合金を電解めっきにより、膜厚約１０±１μｍになるように成長する。第２金属のＡｇ濃度は１〜４ｗｔ％、Ｃｕ濃度は、０．５ｗｔ％である。
【００７３】
その後、図６と同様の工程で、レジストマスクを残したまま溶融、凝固した後、表面平坦化して、レジストマスク２４ＭおよびＣｕシード層１５を除去して柱状バンプを完成する。
【００７４】
このＬＳＩチップを、第１実施形態の説明で述べたのと同様の加熱条件で回路配線基板４０上に熱圧着し、同様のアンダーフィルを用いて接合、硬化する。熱圧着時の基板温度は９８℃である。
【００７５】
接続信頼性について、−５５〜１２５℃の温度サイクル試験を５００サイクル行った結果、抵抗上昇は１０%以下と良好であった。
【実施例２】
【００７６】
第１実施形態において図５および６を参照して述べたのと同様に、ＬＳＩチップの素子面に、第１金属としてＢｉ濃度が５０〜８０ｗｔ％のＳｎ−Ｂｉを膜厚約２０±１μｍ，第２金属としてＡｇ濃度が１〜４ｗｔ％のＳｎ−Ａｇを膜厚約１０±１μｍとなるように電解めっきで製膜し、レジストマスクを残したまま溶融、凝固する。第１実施形態と同様に平面研磨、レジスト剥離、Ｃｕシード層除去を行って、ＬＳＩチップを完成する。
【００７７】
次に、図９（ａ−２）に示すように、ピッチサイズが５０μｍ、電極パッド径が３０μｍの回路配線基板４０の表面に、ドライフィルムレジストを１００℃で貼り付け、露光、現像で電極上部に直径３０μｍの開口部を形成し、ｎメチル２−ピロリドンで現像する。形成した開口部に対して、インジウム（Ｉｎ）を電解めっきにより膜厚約５±１μｍとなるように製膜し、レジストマスクを剥離してバンプ４１を形成する。
【００７８】
そして、図９（ｂ−２）に示すように、柱状バンプ３５を形成したＬＳＩチップ１０と、回路配線基板４０の電極バンプ４１をＦＣボンダで位置合わせし、加熱温度１３５℃／１０秒、荷重０．５Ｋｇ／chipの極めて低加重の条件で熱圧着後、上述したアンダーフィル剤（またはエポキシ系フラックスフィル（千住金属製）にシリカ粉末（平均粒径４μｍ）を５０〜８０ｗｔ％の割合で混合したもの）を用いて、）を充填し、２００℃２分にて接合、硬化する。熱圧着時の基板温度は９８℃である。
【００７９】
この結果、良好な接合を有する半導体装置を作製することができる。接続信頼性については、−５５〜１２５℃の温度サイクル試験を５００サイクル行った結果、抵抗上昇は１０％以下と良好である。
【実施例３】
【００８０】
第１実施形態において図５および６を参照して述べたのと同様に、ＬＳＩチップの素子面に、第１金属としてＢｉ濃度が５０〜８０ｗｔ％のＳｎ−Ｂｉを膜厚約２０±１μｍ，第２金属としてＡｇ濃度が１〜４ｗｔ％のＳｎ−Ａｇを膜厚約１０±１μｍとなるように電解めっきで製膜し、レジストマスクを残したまま溶融、凝固する。第１実施形態と同様に平面研磨、レジスト剥離、Ｃｕシード層除去を行って、ＬＳＩチップを完成する。
【００８１】
次に、図９（ａ−２）に示すように、ピッチサイズが５０μｍ、電極パッド径が３０μｍの回路配線基板４０の表面に、ドライフィルムレジストを１００℃で貼り付け、露光、現像で電極上部に直径３０μｍの開口部を形成し、ｎメチル２−ピロリドンで現像する。形成した開口部に対して、Ｉｎ−48wt%Ｓｎを電解めっきにより膜厚約５±１μｍとなるように製膜し、レジストマスクを剥離してバンプ４１を形成する。
【００８２】
そして、図９（ｂ−２）に示すように、柱状バンプ３５を形成したＬＳＩチップ１０と、回路配線基板４０の電極バンプ４１をＦＣボンダで位置合わせし、加熱温度１１０℃／１０秒、荷重０．５Ｋｇ／chipの極めて低加重の条件で熱圧着後、上述したアンダーフィル剤（またはエポキシ系フラックスフィル（千住金属製）にシリカ粉末（平均粒径４μｍ）を５０〜８０ｗｔ％の割合で混合したもの）を用いて、）を充填し、２００℃２分にて接、硬化する。熱圧着時の基板温度は７８℃である。
【００８３】
この結果、良好な接合を有する半導体装置を作製することができる。接続信頼性については、−５５〜１２５℃の温度サイクル試験を５００サイクル行った結果、抵抗上昇は１０％以下と良好である。
【実施例４】
【００８４】
第１実施形態において図５および６を参照して述べたのと同様に、ＬＳＩチップの素子面に、第１金属としてＢｉ濃度が５０〜８０ｗｔ％のＳｎ−Ｂｉを膜厚約２０±１μｍ，第２金属としてＡｇ濃度が１〜４ｗｔ％のＳｎ−Ａｇを膜厚約１０±１μｍとなるように電解めっきで製膜し、レジストマスクを残したまま溶融、凝固する。第１実施形態と同様に平面研磨、レジスト剥離、Ｃｕシード層除去を行って、ＬＳＩチップを完成する。
【００８５】
次に、図９（ａ−２）に示すように、ピッチサイズが５０μｍ、電極パッド径が３０μｍの回路配線基板４０の表面に、ドライフィルムレジストを１００℃で貼り付け、露光、現像で電極上部に直径３０μｍの開口部を形成し、ｎメチル２−ピロリドンで現像する。形成した開口部に対して、Ｉｎ−2.8wt%Ｚｎを電解めっきにより膜厚約５±１μｍとなるように製膜し、レジストマスクを剥離してバンプ４１を形成する。
【００８６】
そして、図９（ｂ−２）に示すように、柱状バンプ３５を形成したＬＳＩチップ１０と、回路配線基板４０の電極バンプ４１をＦＣボンダで位置合わせし、加熱温度１３５℃／１０秒、荷重０．５Ｋｇ／chipの極めて低加重の条件で熱圧着後、上述したアンダーフィル剤（またはエポキシ系フラックスフィル（千住金属製）にシリカ粉末（平均粒径４μｍ）を５０〜８０ｗｔ％の割合で混合したもの）を用いて、）を充填し、２００℃２分にて接、硬化する。熱圧着時の基板温度は９８℃である。
【００８７】
この結果、良好な接合を有する半導体装置を作製することができる。接続信頼性については、−５５〜１２５℃の温度サイクル試験を５００サイクル行った結果、抵抗上昇は１０％以下と良好である。
【実施例５】
【００８８】
第１実施形態において図５および６を参照して述べたのと同様に、ＬＳＩチップの素子面に、第１金属としてＢｉ濃度が５０〜８０ｗｔ％のＳｎ−Ｂｉを膜厚約２０±１μｍ，第２金属としてＡｇ濃度が１〜４ｗｔ％のＳｎ−Ａｇを膜厚約１０±１μｍとなるように電解めっきで製膜し、レジストマスクを残したまま溶融、凝固する。第１実施形態と同様に平面研磨、レジスト剥離、Ｃｕシード層除去を行って、ＬＳＩチップを完成する。
【００８９】
次に、図９（ａ−２）に示すように、ピッチサイズが５０μｍ、電極パッド径が３０μｍの回路配線基板４０の表面に、ドライフィルムレジストを１００℃で貼り付け、露光、現像で電極上部に直径３０μｍの開口部を形成し、ｎメチル２−ピロリドンで現像する。形成した開口部に対して、Ｉｎ−1wt%Ｃｕを電解めっきにより膜厚約５±１μｍとなるように製膜し、レジストマスクを剥離してバンプ４１を形成する。
【００９０】
そして、図９（ｂ−２）に示すように、柱状バンプ３５を形成したＬＳＩチップ１０と、回路配線基板４０の電極バンプ４１をＦＣボンダで位置合わせし、加熱温度１１０℃／１０秒、荷重０．５Ｋｇ／chipの極めて低加重の条件で熱圧着後、上述したアンダーフィル剤（またはエポキシ系フラックスフィル（千住金属製）にシリカ粉末（平均粒径４μｍ）を５０〜８０ｗｔ％の割合で混合したもの）を用いて、）を充填し、２００℃２分にて接、硬化する。
【００９１】
この結果、良好な接合を有する半導体装置を作製することができる。接続信頼性については、−５５〜１２５℃の温度サイクル試験を５００サイクル行った結果、抵抗上昇は１０％以下と良好である。
【実施例６】
【００９２】
図５および６に示す工程で、開口内に充填する第２金属を変えて、上述した柱状バンプを有するＬＳＩチップ１０を準備する。すなわち、第１金属として、Ｂｉ濃度が５０〜８０ｗｔ％のＳｎ−Ｂｉを電解めっきで膜厚約２０±１μｍとなるように製膜し、次に第２金属として、Ｓｎ−Ａｇ−Ｃｕ合金を電解めっきにより、膜厚約１０±１μｍになるように成長する。第２金属のＡｇ濃度は１〜４ｗｔ％、Ｃｕ濃度は、０．５ｗｔ％である。レジストマスクを残したまま溶融、凝固し、平面研磨、レジスト剥離、Ｃｕシード層除去を行って、ＬＳＩチップを完成する。
【００９３】
次に、図９（ａ−２）に示すように、ピッチサイズが５０μｍ、電極パッド径が３０μｍの回路配線基板４０の表面に、ドライフィルムレジストを１００℃で貼り付け、露光、現像で電極上部に直径３０μｍの開口部を形成し、ｎメチル２−ピロリドンで現像する。形成した開口部に対して、Ｉｎ−1wt%Ｃｕを電解めっきにより膜厚約５±１μｍとなるように製膜し、レジストマスクを剥離してバンプ４１を形成する。
【００９４】
そして、図９（ｂ−２）に示すように、柱状バンプ３５を形成したＬＳＩチップ１０と、回路配線基板４０の電極バンプ４１をＦＣボンダで位置合わせし、加熱温度１３５℃／１０秒、荷重０．５Ｋｇ／chipの極めて低加重の条件で熱圧着後、上述したアンダーフィル剤（またはエポキシ系フラックスフィル（千住金属製）にシリカ粉末（平均粒径４μｍ）を５０〜８０ｗｔ％の割合で混合したもの）を用いて、）を充填し、２００℃２分にて接、硬化する。
【００９５】
この結果、良好な接合を有する半導体装置を作製することができる。接続信頼性については、−５５〜１２５℃の温度サイクル試験を５００サイクル行った結果、抵抗上昇は１０％以下と良好である。
【００９６】
いずれの実施例においても、１００μｍ以下の狭ピッチ電極を有する半導体素子（チップ）上に、良好なはんだバンプを形成できる。また、熱圧着時の回路配線基板を温度は１００℃以下に抑えることで、回路配線基板の樹脂の熱膨張差に起因する変位量を減らすことができ、半導体素子と回路配線基板の接合信頼性を確保できる。
【００９７】
なお、実施形態においては、２層めっきを構成する第２の金属として、Ｓｎ−Ａｇ，Ｓｎ−Ａｇ−Ｃｕなどを用いたが、これらの例に限定されず、Ｓｎのほかに、Ａｇ，Ｂｉ，Ｉｎ，Ｃｕ，Ｚｎのうち少なくとも１種類以上を含む合金を用いることができる。
【００９８】
最後に、以上の説明に関して、以下の付記を開示する。
（付記１）  所定の箇所に電極を有する基板上に、前記電極と対応する箇所に開口を有するマスクを形成するステップと、
開口内に、下地金属に対する濡れ広がり性の低い第１の金属膜を所定の高さまで形成するステップと、
開口内に、第１の金属膜に重ねて第２の金属膜を形成するステップと、
マスクを残したまま、第１および第２の金属を所定の温度で加熱して溶融、凝固させるステップと、
マスクを除去するステップと
を含むことを特徴とする接続バンプの形成方法。
（付記２）  前記第１の金属膜は、所定の割合のビスマス（Ｂｉ）を含有するＳｎ−Ｂｉ合金で形成されることを特徴とする付記１に記載の接続バンプの形成方法。
（付記３）  前記第１の金属膜は、ビスマス（Ｂｉ）含有量が５０〜８０ｗｔ％であるＳｎ−Ｂｉ合金で形成されることを特徴とする付記１に記載の接続バンプの形成方法。
（付記４）  前記第２の金属は、所定の割合の銀（Ａｇ）を含有するＳｎ−Ａｇ合金で形成されることを特徴とする付記１に記載の接続バンプの形成方法。
（付記５）  前記マスクの形成前に、前記基板上に金属下地層を形成するステップをさらに含み、前記第１の金属膜は、めっき形成されることを特徴とする付記１に記載の接続バンプの形成方法。
（付記６）  前記第１の金属膜はＳｎ−Ｂｉ合金で形成され、前記第２の金属膜はＳｎ−Ａｇ合金で形成され、第１および第２の金属膜の組成は、前記溶融、凝固後の合金材料の融点が全体として最も低くなるように選択されることを特徴とする付記１に記載の接続バンプの形成方法。
（付記７）  所定の半導体回路を有する半導体素子基板と、
前記半導体素子基板の所定の箇所に位置して、前記半導体回路に対する入出力を行う電極と、
前記電極に接続される金属バンプと
を備え、前記金属バンプは、ビスマス（Ｂｉ）を含む合金で形成され、前記金属バンプ中のＢｉの組成は、電極近傍の基部から端部に向かって減少するように勾配を有することを特徴とする半導体素子。
（付記８）  前記金属バンプにおいて、前記電極近傍のバンプ基部では、Ｂｉ濃度は５０〜８０％であり、ここから共晶組成近傍まで徐所に変化することを特徴とする付記７に記載の半導体素子。
（付記９）  前記金属バンプ全体の組成は、Ｓｎ−57wt%Ｂｉ−1wt%Ａｇであることを特徴とする付記７に記載の半導体素子。
（付記１０）  前記金属バンプは、１００μｍ以下のピッチで配置されることを特徴とする付記７に記載の半導体素子。
（付記１１）  所定の箇所に電極を有する半導体素子基板上に、前記電極と対応する箇所に開口を有するマスクを形成するステップと、
開口内に、下地金属に対する濡れ広がり性の低い第１の金属膜を所定の高さまで形成するステップと、
開口内に、第１の金属膜に重ねて第２の金属膜を形成するステップと、
マスクを残したまま、第１および第２の金属を所定の温度で加熱して溶融、凝固させるステップと、
マスクを除去して前記電極と接続する柱状バンプを有する半導体素子を完成するステップと、
前記半導体素子を回路配線基板と対向させ、前記柱状バンプを前記回路配線基板上に設けられた電極に接合するステップと
を含む半導体装置の製造方法。
（付記１２）
前記半導体素子を前記回路配線基板に接合する際の回路配線基板温度は１００℃以下であることを特徴とする付記１１に記載の半導体装置の製造方法。
【図面の簡単な説明】
【００９９】
【図１】従来の一般的なバンプ形成プロセスを示す図である。
【図２】従来の柱状バンプ形成プロセスを示す図である。
【図３】本発明に到る過程で提案される柱状バンプの形成プロセスを示す図である。
【図４】図３の方法で柱状バンプを作製した場合の問題点を示す図である。
【図５】本発明の第１実施形態に係るはんだバンプの形成プロセスを示す図（その１）である。
【図６】本発明の第１実施形態に係るはんだバンプの形成プロセスを示す図（その２）であり、図５（ｅ）に引き続く工程を示す図である。
【図７】第１実施形態のプロセスによる濡れ拡がり抑制効果を示す図である。
【図８】第１実施形態のプロセスで形成されたバンプのＢｉ濃度の勾配特性を示すグラフである。
【図９】第１実施形態のプロセスで形成されたバンプを有する半導体チップを回路配線基板上に接合するときの図である。
【符号の説明】
【０１００】
１０  半導体素子（ＬＳＩチップ）
１１  半導体素子基板
１２  絶縁膜
１３  電極（下地金属層）
２４  レジスト
２４Ｍ  レジストマスク
３１  第１金属
３２  第２金属
３５  バンプ
４０  回路配線基板
４１  回路基板電極
４５  アンダーフィル
【図１】
2006128493.tif 000003
【図２】
2006128493.tif 000004
【図３】
2006128493.tif 000005
【図５】
2006128493.tif 000006
【図６】
2006128493.tif 000007
【図８】
2006128493.tif 000008
【図９】
2006128493.tif 000009
【図４】
2006128493.tif 000010
【図７】
2006128493.tif 000011