(57)【要約】【課題】  誘電率が小さく、かつ、誘電率にバラツキが少ない絶縁膜を備えた高性能な半導体素子を提供することである。【解決手段】    半導体素子基板上に絶縁膜を形成する方法において、  前記絶縁膜の構成塗料を塗布して塗膜２を設ける塗布工程と、  前記塗布工程の後、前記塗膜２の表層側２ａを硬化させる表層硬化工程と、  前記表層硬化工程の後、前記塗膜２にポア４を形成するポア形成工程とを具備する。【選択図】    図１
2006278783.tif 000002
【特許請求の範囲】
【請求項１】
基板上に絶縁膜を形成する方法において、
前記絶縁膜の構成塗料を塗布して塗膜を設ける塗布工程と、
前記塗布工程の後、前記塗膜の表層側を硬化させる表層硬化工程と、
前記表層硬化工程の後、前記塗膜にポアを形成するポア形成工程
とを具備することを特徴とする絶縁膜形成方法。
【請求項２】
基板上に絶縁膜を形成する方法において、
ポロジェンを含む前記絶縁膜の構成塗料を塗布して塗膜を設ける塗布工程と、
前記塗布工程の後、前記塗膜の表層側を硬化させる表層硬化工程と、
前記表層硬化工程の後、前記塗膜中のポロジェンを発泡させてポアを形成するポア形成工程
とを具備することを特徴とする絶縁膜形成方法。
【請求項３】
基板上に絶縁膜を形成する方法において、
ポロジェンを含む前記絶縁膜の構成塗料を塗布して塗膜を設ける塗布工程と、
前記塗布工程の後、前記塗膜が設けられた基板の該塗膜側を下側に向け、下側に置かれたホットプレートの熱により該塗膜の表層側を硬化させる表層硬化工程と、
前記表層硬化工程の後、前記塗膜中のポロジェンを発泡させて内部にポアを形成するポア形成工程
とを具備することを特徴とする絶縁膜形成方法。
【請求項４】
基板上に絶縁膜を形成する方法において、
ポロジェンを含む前記絶縁膜の構成塗料を塗布して塗膜を設ける塗布工程と、
前記塗布工程の後、前記塗膜が設けられた基板の該塗膜側を上側に向け、上側に置かれたホットプレートの熱により該塗膜の表層側を硬化させる表層硬化工程と、
前記表層硬化工程の後、前記塗膜中のポロジェンを発泡させて内部にポアを形成するポア形成工程
とを具備することを特徴とする絶縁膜形成方法。
【請求項５】
表層硬化工程は、塗布工程の後、塗膜が設けられた基板の該塗膜側を上側に向けてステージ上に配置し、前記ステージを上昇させて上側に置かれたホットプレートに接近させ、該ホットプレートの熱により該塗膜の表層側を硬化させる表層硬化工程であることを特徴とする請求項４の絶縁膜形成方法。
【請求項６】
表層硬化工程は、塗布工程の後、塗膜が設けられた基板の該塗膜側を上側に向けて横からステージ上に移動させて上側に置かれたホットプレートに対向させ、該ホットプレートの熱により該塗膜の表層側を硬化させる表層硬化工程であることを特徴とする請求項４の絶縁膜形成方法。
【請求項７】
絶縁膜が半導体素子における絶縁膜であり、
請求項１〜請求項６いずれかの絶縁膜形成方法を用いた製造方法であることを特徴とする半導体素子の製造方法。
【請求項８】
基板と絶縁膜とを備えた半導体素子において、
前記絶縁膜は塗布型ポーラス状絶縁膜であり、
前記絶縁膜におけるポアは、吸着法による平均ポア径が３ｎｍ以下である
ことを特徴とする半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば半導体素子に関する。
【背景技術】
【０００２】
半導体素子は絶縁膜を必須の構成要素としている。この絶縁膜は、ＣＶＤ等の手法や、塗布の手法で成膜される。塗布の手法で成膜される絶縁膜は、先ず、ポロジェン（発泡剤）等を含む絶縁膜構成材料の溶液（塗料）を塗布し、そしてプリベークにて溶媒を気化させ、次いでポストベークにて架橋反応を行わしめることにより絶縁膜の基本骨格を形成し、この後でキュアして架橋構造を強固にすると共に、絶縁膜中に存在するポロジェンを気化（発泡）させることで得られている。尚、最後のポロジェンの気化によって、絶縁膜がポーラスなものとなっている。そして、ポーラス構造とすることにより、絶縁膜の誘電率を低くせしめている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記の如きの従来の手法で成膜されたポーラス状低誘電率絶縁膜を有する半導体素子には、各種の問題の有ることが判って来た。
例えば、絶縁膜をポーラス構造にせしめたことによって誘電率を小さくした筈なのに、誘電率が設計値ほど小さくなっていなかったりしていた。又、誘電率の値にバラツキが大きかったりしていた。
【０００４】
従って、本発明が解決しようとする課題は、誘電率が小さく、かつ、誘電率にバラツキが少ない絶縁膜を備えた高性能な半導体素子を提供することである。
【課題を解決するための手段】
【０００５】
前記の問題点についての検討が本発明者によって、鋭意、押し進められて行った。
その結果、上記誘電率が設計値ほど小さくなっていなかったり、又、バラツキが大きかったのは、ポロジェンの発泡によって形成されたポアは、クローズタイプ（密閉型）なポアが有るものの、オープンタイプ（開放型）のポアが数多く出来ており、この為、外部から内部に水などが侵入し、これによって誘電率が大きくなったり、又、電流のリークが起きたり、更には水の侵入量によって誘電率にバラツキが起きているのでは無いかとの啓示を得るに至った。
【０００６】
すなわち、半導体製造工程にあっては、絶縁膜形成後に、絶縁膜は各種の溶液（水溶液）やガスに曝される。この為、絶縁膜に形成されたポアにオープンポアが数多く出来ていると、表面の開口部から水分や溶液、その他にもガスが内部に侵入するようになる。例えば、絶縁膜を形成後に、これを放置していると、大気中の水分が表面の開口部から内部に侵入する。又、洗浄工程が有った場合には、洗浄に用いられた水分が表面の開口部から内部に侵入する。ＣＶＤによって膜を絶縁膜上に形成しようとした場合、ＣＶＤで用いられるプロセスガスが表面の開口部から内部に侵入する。塗布手段で絶縁膜上に塗膜を設けようとした場合にあっても、塗料が表面の開口部から内部に侵入する。このような結果、上記のような問題が起きたのであろうと推察するに至った。
【０００７】
因みに、従来の方法によって成膜されたポーラス状低誘電率絶縁膜について、キュア後の放置時間と屈折率の変化を調べた処、図６に示される通りであった。すなわち、放置時間が長くなればなる程、屈折率が上昇している。ところが、屈折率が上昇した膜に対し、再度、ベークを行うと、キュア直後と同等の屈折率に戻る。このことは、即ち、屈折率の上昇は、放置により、水分がポーラス状低誘電率絶縁膜表面のポアから膜中に浸透し、ベークにより屈折率が低下したのは、水分がポーラス状低誘電率絶縁膜表面のポアから膜外に放出されたものと考えられる。尚、屈折率と誘電率とは比例関係に有り、当然のことながら、屈折率の上昇は誘電率の上昇に対応している。
【０００８】
それ故に、上記知見を基にすると、オープンポアが出来ない、或いは出来難いようにすれば良いとの結論に到達した。
【０００９】
すなわち、前記の課題は、基板上に絶縁膜を形成する方法において、
前記絶縁膜の構成塗料を塗布して塗膜を設ける塗布工程と、
前記塗布工程の後、前記塗膜の表層側を硬化させる表層硬化工程と、
前記表層硬化工程の後、前記塗膜にポアを形成するポア形成工程
とを具備することを特徴とする絶縁膜形成方法によって解決される。
【００１０】
又、基板上に絶縁膜を形成する方法において、
ポロジェンを含む前記絶縁膜の構成塗料を塗布して塗膜を設ける塗布工程と、
前記塗布工程の後、前記塗膜の表層側を硬化させる表層硬化工程と、
前記表層硬化工程の後、前記塗膜中のポロジェンを発泡させてポアを形成するポア形成工程
とを具備することを特徴とする絶縁膜形成方法によって解決される。
【００１１】
又、基板上に絶縁膜を形成する方法において、
ポロジェンを含む前記絶縁膜の構成塗料を塗布して塗膜を設ける塗布工程と、
前記塗布工程の後、前記塗膜が設けられた基板の該塗膜側を下側に向け、下側に置かれたホットプレートの熱により該塗膜の表層側を硬化させる表層硬化工程と、
前記表層硬化工程の後、前記塗膜中のポロジェンを発泡させて内部にポアを形成するポア形成工程
とを具備することを特徴とする絶縁膜形成方法によって解決される。
【００１２】
又、基板上に絶縁膜を形成する方法において、
ポロジェンを含む前記絶縁膜の構成塗料を塗布して塗膜を設ける塗布工程と、
前記塗布工程の後、前記塗膜が設けられた基板の該塗膜側を上側に向け、上側に置かれたホットプレートの熱により該塗膜の表層側を硬化させる表層硬化工程と、
前記表層硬化工程の後、前記塗膜中のポロジェンを発泡させて内部にポアを形成するポア形成工程
とを具備することを特徴とする絶縁膜形成方法によって解決される。
【００１３】
又、基板上に絶縁膜を形成する方法において、
ポロジェンを含む前記絶縁膜の構成塗料を塗布して塗膜を設ける塗布工程と、
前記塗布工程の後、塗膜が設けられた基板の該塗膜側を上側に向けてステージ上に配置し、前記ステージを上昇させて上側に置かれたホットプレートに接近させ、該ホットプレートの熱により該塗膜の表層側を硬化させる表層硬化工程と、
前記表層硬化工程の後、前記塗膜中のポロジェンを発泡させて内部にポアを形成するポア形成工程
とを具備することを特徴とする絶縁膜形成方法によって解決される。
【００１４】
又、基板上に絶縁膜を形成する方法において、
ポロジェンを含む前記絶縁膜の構成塗料を塗布して塗膜を設ける塗布工程と、
前記塗布工程の後、塗膜が設けられた基板の該塗膜側を上側に向けて横からステージ上に移動させて上側に置かれたホットプレートに対向させ、該ホットプレートの熱により該塗膜の表層側を硬化させる表層硬化工程と、
前記表層硬化工程の後、前記塗膜中のポロジェンを発泡させて内部にポアを形成するポア形成工程
とを具備することを特徴とする絶縁膜形成方法によって解決される
【００１５】
又、上記の絶縁膜形成方法が半導体素子における絶縁膜の形成に用いられた半導体素子の製造方法によって解決される。
【００１６】
又、上記のようにして製造された半導体素子によって解決される。
又、基板と絶縁膜とを備えた半導体素子において、
前記絶縁膜は塗布型ポーラス状絶縁膜であり、
前記絶縁膜におけるポアは、吸着法による平均ポア径が３ｎｍ以下である
ことを特徴とする半導体素子によって解決される。
尚、上記ポアは吸着法による平均ポア径が２．５ｎｍ以下であるものが好ましい。更には２ｎｍ以下のものが好ましい。尚、吸着法による平均ポア径の下限値は小さなものであっても差し支え無い。すなわち、この値が小さく、限界が無いと言うことは、オープンポアがそれだけ少ないことを意味しているからである。
【発明の効果】
【００１７】
本発明の手法によれば、オープンポアが出来難い。
【００１８】
すなわち、従来の絶縁膜の形成方法を図７に示すが、この図によれば、オープンポアが出来易い、又、オープンポアが出来てしまうことを容易に理解できる。すなわち、基板側（絶縁膜の下層側）から熱を加えているので、上部よりポロジェンが気化する。そして、下部のポロジェンは、加熱が十分でない上部へと移動する。この結果、多数の抜け道(オープンポア)が出来るようになる。従って、従来の方法によって得られた絶縁膜には、水分などが侵入し易く、この結果、誘電率が設計値のものよりも大きくなってしまうことを容易に理解できる。
【００１９】
しかしながら、本発明にあっては、ポロジェンを発泡させる前に、絶縁膜の上層（表面）部を硬化させてしまうから、ポロジェンを発泡させても、オープンポアが出来ない、又は、出来難いものとなることを理解できる。
【００２０】
従って、高性能な絶縁膜、引いては高性能な半導体素子が得られる。
しかも、その為に要するコストアップの要因は少なく、低廉なコストで得られる。
【発明を実施するための最良の形態】
【００２１】
図１は、本発明になる半導体素子製造方法（絶縁膜形成方法）の第１実施例の工程図である。
【００２２】
同図中、１はＳｉ基板、２は絶縁膜を構成する塗膜、３は塗膜中のポロジェン、４はポロジェン３の発泡により形成されたポアである。
【００２３】
先ず、図１（ａ）に示される如く、基板１上に、例えばスピンコート法により、ポロジェン３を含有する絶縁膜塗料が厚さ２５０ｎｍ塗布され、塗膜２が設けられる。
【００２４】
この後、図１（ｂ）に示される如く、基板１がホットプレート５上に置かれ、プリベーク（８０℃で１分）、及びポストベーク（２００℃で１分）が行なわれる。これにより、塗膜２中の溶媒が揮発させられ、又、架橋反応が促進させられ、塗膜２の基本骨格が形作られる。
【００２５】
次いで、図１（ｃ）に示される如く、塗膜２の端縁部を支持する支持部６が設けられたホットプレート７に対して、塗膜２の上側をホットプレート７側に向けて（反転させて）配置し、３５０℃で３０分間掛けてベークを行い、図１（ｄ）に示される如く、塗膜２の上層部（図１（ｄ）では下側）２ａを硬化させた。
【００２６】
この後、図１（ｅ）に示される如く、基板１を、再度、反転させ、即ち、基板１側が下側となるように配置し、ファーネスにて４２０℃で６０分間掛けてキュアさせた。これにより、塗膜２中のポロジェン３は、発泡し、ポア４となる。但し、図１（ｅ）の工程においては、塗膜２の上側は、既に、強固に架橋した硬化層２ａとなっている。従って、ポロジェン３の発泡によって形成されるポア４が、硬化層２ａを突き抜け、オープンポアとなることは無い。ポア４は、基本的には、クローズドポアである。尚、仮に、オープンポアになるにしても、その割合は非常に少ない。そして、本実施例のものについて、Ｎ2ガスを用いたＢＥＴ吸着法により平均ポア径を調べた処、平均ポア径は２ｎｍであった。
【００２７】
そして、上記のようにして絶縁膜が設けられた基板１を大気中に放置し、屈折率の変化を調べた処、図２に示される通りであり、その変動は少ないものであった。すなわち、大気中の水分が侵入し難いものであって、誘電率が大きくなり難いものであることが判る。
【００２８】
又、上記絶縁膜に対して配線形成を行い、配線間容量を測定した。その結果が図３に示される。これによれば、本実施例になる場合には、配線間容量の増大が少なく、半導体素子製造工程におけるプロセスガス等の膜中への浸透が効果的に防止でき、誘電率の低減効果、ウェハ面内におけるバラツキが低減できていることが判る。
【００２９】
上記実施例にあっては、硬化層２ａの形成を、塗膜２が設けられた基板１を反転させ（塗膜２を下側向け）、そしてホットプレート７上に置くことにより実施した。
【００３０】
しかしながら、硬化層２ａの形成は、図４に示される如く、上下動するステージ８上に、塗膜２が上側となるよう基板１を置き、そしてステージ８を上昇させて塗膜２をホットプレート９に近付け、塗膜２の上側から加熱するようにしても良い。
【００３１】
又、図５に示される如く、下側にステージ１０が、かつ、上側にホットプレート１１が設けられた装置において、塗膜２が上側となるよう基板１を横からステージ１０上に挿入し、塗膜２の上側から加熱するようにしても良い。
【図面の簡単な説明】
【００３２】
【図１】本発明になる半導体素子製造（絶縁膜形成）方法の工程図
【図２】本発明になる絶縁膜の屈折率変化のグラフ
【図３】本発明になる半導体素子の配線間容量のグラフ
【図４】本発明になる半導体素子製造（絶縁膜形成）方法の工程図
【図５】本発明になる半導体素子製造（絶縁膜形成）方法の工程図
【図６】従来の絶縁膜の屈折率変化のグラフ
【図７】従来の半導体素子製造（絶縁膜形成）方法の工程図
【符号の説明】
【００３３】
１        Ｓｉ基板
２        塗膜
２ａ      塗膜上層部  
３        ポロジェン
４        ポア
代  理  人  宇  高  克  己
【図１】
2006278783.tif 000003
【図２】
2006278783.tif 000004
【図３】
2006278783.tif 000005
【図４】
2006278783.tif 000006
【図５】
2006278783.tif 000007
【図６】
2006278783.tif 000008
【図７】
2006278783.tif 000009