(57)【要約】【課題】  高移動度で、さらに閾値の変動が小さい電界効果型有機トランジスタの製造方法を提供する。【解決手段】  第一の基板１上にソース電極２、ドレイン電極３および有機半導体層４を形成する工程、前記有機半導体層４上に第二の基板５を形成した後、有機半導体層４から前記第一の基板１を剥離する工程、前記有機半導体層４の剥離面にゲート絶縁層６及びゲート電極７を形成する工程を有する電界効果型有機トランジスタの製造方法。【選択図】        図１
2006222306.tif 000002
【特許請求の範囲】
【請求項１】
第一の基板上にソース電極、ドレイン電極および有機半導体層を形成する工程、前記有機半導体層上に第二の基板を形成した後、有機半導体層から前記第一の基板を剥離する工程、前記有機半導体層の剥離面にゲート絶縁層及びゲート電極を形成する工程を有することを特徴とする電界効果型有機トランジスタの製造方法。
【請求項２】
前記第一の基板の表面エネルギー密度が前記有機半導体層の表面エネルギー密度より小さい請求項１記載の製造方法。
【請求項３】
前記第一の基板の表面粗さＲａが１０ｎｍ以下である請求項１または２記載の製造方法。
【請求項４】
前記有機半導体層が秩序構造を有している請求項１乃至３のいずれかの項に記載の製造方法。
【請求項５】
前記ゲート絶縁層の誘電率が４以上である請求項１乃至４のいずれかの項に記載の製造方法。
【請求項６】
前記有機半導体層が高分子化合物からなる請求項１乃至５のいずれかの項に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電界効果型有機トランジスタの製造方法に関し、特に表示デバイス、情報タグ、ＩＣ等のエレクトロ分野に有用な有機半導体層を有する電界効果型有機トランジスタの製造方法に関するものである。
【背景技術】
【０００２】
有機半導体を利用した電界効果型有機トランジスタは、シリコントランジスタでは困難とされるプラスチック基板上への製造や大画面化が可能であり、フレキシブルな電子ペーパー、情報タグ等の新しいデバイスへの適用の期待が高まっている。
【０００３】
フォトリソグラフィ技術が適用可能な固体基板上に作製した回路配線をプラスチック等の有機材料基板上へ配線構造を損なうことなく移すために、有機絶縁層を剥離する工程を利用した電界効果型有機トランジスタの製造方法は特許文献１に提案されている。
【特許文献１】特開２００３−２５８２６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
有機半導体層を形成する際、有機半導体を形成するゲート絶縁層の表面状態が異なると有機半導体の秩序性は異なり、電気特性も異なってくる。シリコントランジスタの知見から一般的にトランジスタ特性を向上させるためには、ゲート絶縁層の誘電率は高い方がよい。しかし、一般的に高誘電率のゲート絶縁層上に有機半導体層を成膜した場合、低誘電率のゲート絶縁層上に成膜した時に比べ有機半導体の秩序性は低下する。
【０００５】
そのために、高誘電率のゲート絶縁層上に有機半導体層を形成する電界効果型有機トランジスタの製造方法では、有機半導体が良好な秩序構造を有することは困難であり、また高移動度を得ることも困難である。
【０００６】
本発明は、前記従来の課題を解決し、高移動度で、閾値の変動が小さい電界効果型有機トランジスタの製造方法を提供するものである。
【課題を解決するための手段】
【０００７】
本発明は、第一の基板上にソース電極、ドレイン電極および有機半導体層を形成する工程、前記有機半導体層上に第二の基板を形成した後、有機半導体層から前記第一の基板を剥離する工程、前記有機半導体層の剥離面にゲート絶縁層及びゲート電極を形成する工程を有することを特徴とする電界効果型有機トランジスタの製造方法である。
【０００８】
本発明では、有機半導体層の剥離面にゲート絶縁層を形成することで、平坦性が高く、良好な秩序構造を持った有機半導体の剥離面を界面として利用することができる。
前記第一の基板の表面エネルギー密度が前記有機半導体層の表面エネルギー密度より小さいのが好ましい。形成された有機半導体膜が剥がれやすい事を利用することができ、第一の基板の相互作用の影響が少ないため有機半導体の分子同士の相互作用で、より秩序性が向上する。
【０００９】
前記第一の基板の表面粗さＲａが１０ｎｍ以下であるのが好ましい。第一の基板の平坦性は有機半導体層の剥離面の平坦性に影響し、その剥離面をトランジスタのチャネルとして利用するために好ましい。
【００１０】
前記有機半導体層が秩序構造を有しているのが好ましい。剥離する第一の基板上に形成された有機半導体層が良好な秩序構造を有することで、トランジスタ特性が向上する。
前記ゲート絶縁層の誘電率が４以上であるのが好ましい。一般的に誘電率の高いゲート絶縁層上に有機半導体薄膜を形成した場合には、良好な有機半導体薄膜が形成されないが、本発明のプロセスを用いる事によって、そういった高誘電率のゲート絶縁層を用いることが可能となる。
【００１１】
前記有機半導体層が高分子化合物からなるのが好ましい。トランジスタの有機半導体層として、高分子化合物を用いると、ウェットプロセスで成膜できる材料であるために好ましい。
【発明の効果】
【００１２】
本発明によれば、ゲート絶縁層の材料に依存せず、有機半導体は良好な秩序構造を有し、平坦性の高い有機半導体層とゲート絶縁層界面をチャネルとして利用する構成の電界効果型有機トランジスタの製造が可能となり、ゲート絶縁層上に有機半導体層を形成して製造した素子よりも、高移動度で、閾値の変動が小さい等のトランジスタ特性を得られる効果がある。
【発明を実施するための最良の形態】
【００１３】
以下に、本発明の最良の形態について図１を用いて説明する。
図１は、本発明の電界効果型有機トランジスタの製造方法の一実施態様を示す工程図である。
【００１４】
本発明の電界効果型有機トランジスタの製造方法は、まず第一の基板１上にソース電極２、ドレイン電極３を形成する（図１（ａ）参照）。
次に、第一の基板のソース電極２とドレイン電極３を形成した側に有機半導体層４を形成する（図１（ｂ）参照）。このとき、有機半導体層４が良好な秩序構造を有することで、良好な秩序構造を保持した電界効果型有機トランジスタが可能となる。
【００１５】
次に、有機半導体層４上に第二の基板５を貼り合わせ（図１（ｃ）参照）、ソース電極２、ドレイン電極３及び有機半導体層４より第一の基板１を剥離する（図１（ｄ），（ｅ）参照）。
【００１６】
その後、有機半導体層４の剥離面にゲート絶縁層６を形成し、ゲート絶縁層６上にゲート電極７を形成する。その後、ゲート絶縁層６及びゲート電極７を保護層８で覆う。または、保護層兼第三の基板８上にゲート電極７を形成し、ゲート電極７上にゲート絶縁層６を形成したものを用いて、前記ゲート絶縁層６と有機半導体層４の剥離面を貼りあわせてもよい（図１（ｆ）参照）。
【００１７】
以上の工程により、本発明の製造方法により製造された電界効果型有機トランジスタは、ゲート絶縁層の材料に依存せず有機半導体は良好な秩序構造を有し、平坦性の高い有機半導体層とゲート絶縁層界面を利用したチャネルを有することが出来る。
【００１８】
なお、有機半導体層の秩序構造とは、有機半導体の分子が一定間隔を有し、並んでいることを示す。
本発明で用いられる第一の基板及び第二の基板、保護層、保護層兼第三の基板としては特に限定はされないが、例えばシリコン、ガラス、石英等の無機材料のほかアクリル系、ビニル系、エステル系、イミド系、ウレタン系、ジアゾ系、シンナモイル系等の高分子化合物、ポリフッ化ビニリデン、ポリエチレンテレフタレート、ポリエチレン等の有機材料、有機無機ハイブリッド材料を用いることができる。また、これらの材料を２層以上積層させて用いることもでき、絶縁耐圧を上げる目的で効果がある。
【００１９】
第一の基板としては、第一の基板の平坦性は表面粗さＲａが１０ｎｍ以下、好ましくは０．１〜１ｎｍであることが望ましい。また、第一の基板上に形成する有機半導体層が良好な秩序構造を形成する材料が好ましい。
【００２０】
本発明で用いられる第一の基板の剥離方法は、第一の基板を剥離する方法、第一の基板を溶解させる方法等が挙げられるが、これらに限定されるものではない。第一の基板を剥離する方法において、第一の基板の表面エネルギー密度が有機半導体層の表面エネルギー密度より小さいことが好ましい。この場合、第一の基板の表面処理を行うことが表面エネルギー密度を小さくすることに有効である。
【００２１】
本発明で用いられる表面処理方法は、シランカップリング剤、チタネート系カップリング剤、プラズマ処理、コロナ放電等が挙げられるが、これらに限定されるものではない。好ましくは、剥離する第一の基板の平坦性を保つシランカップリング剤が好ましい。例えば、ＨＭＤＳ、アルキルトリクロロシラン、アルキルトリメトキシシラン、アルキルトリエトキシシラン、パーフルオロアルキルエチルトリクロロシラン、アミノアルキルトリクロロシラン、ヒドロキシアルキルトリクロロシラン、フェニルアルキルトリクロロシラン等が挙げられる。
【００２２】
また、場合により第一の基板と有機半導体層の間に剥離層を設ける、あるいは超音波を利用する方法等が挙げられるが、有機半導体層が損なわなければこれらに限定されるものではない。また第一の基板を溶解させる方法として、溶解液に浸食する方法、溶解液を塗布する方法、溶解性の気体等に浸食させる方法等が挙げられる。
【００２３】
本発明で用いられるソース電極、ドレイン電極、ゲート電極は導電性であれば特に限定はされないが、例えばＡｌ、Ｃｕ、Ｔｉ、Ａｕ、Ｐｔ、Ａｇ、Ｃｒ、Ｉｎ、Ｍｏ、Ｐｄ、Ｎｉ、Ｍｇ等の金属材料やこれらの合金、ポリシリコン、シリサイド、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、ＳｎＯ2 等の無機材料も好適であるが、ハイドープされたポリピリジン、ポリアセチレン、ポリアニリン、ポリピロール、ポリチオフェンに代表される導電性高分子および炭素粒子、銀粒子等を分散した導電性インク等を用いることができる。特にフレキシブル電子ペーパー等に用いる場合、各電極は導電性高分子および炭素粒子、銀粒子等を分散した導電性インク等であるものが基板との熱膨張をそろえ易く好ましい。
【００２４】
本発明で用いられる有機半導体層は、共役二重結合を有する共役化合物であれば特に限定されない。例えば以下に示す化合物が好適である。ポリアセチレン誘導体、チオフェン環を有するポリチオフェン誘導体、ポリ（３−アルキルチオフェン）誘導体、ポリ（３，４−エチレンジオキシチオフェン）誘導体、ポリチエニレンビニレン誘導体、ベンゼン環を有するポリフェニレン誘導体、ポリフェニレンビニレン誘導体、窒素原子を有するポリピリジン誘導体、ポリピロール誘導体、ポリアニリン誘導体、ポリキノリン誘導体等の共役高分子化合物；ジメチルセクシチオフェン、クオータチオフェンに代表されるオリゴマー；ペリレン、テトラセン、ペンタセンに代表されるアセン類、銅フタロシアニン誘導体に代表される堆積有機分子、トリフェニレン誘導体に代表されるディスコチック液晶、フェニルナフタレン誘導体、ベンゾチアゾール誘導体に代表されるスメクチック液晶、ポリ（９，９−ジアルキルフルオレン−ビチオフェン）共重合体に代表される液晶ポリマー等が挙げられるが、これらに限定されるものではない。
【００２５】
また、好ましくは液相プロセスを利用できるという観点から、上記の共役構造を有する高分子化合物が好適である。例えば以下に示す構造の化合物が挙げられる。
【００２６】
【化１】
2006222306.tif 000003
【００２７】
（式中、Ｒ1 、Ｒ2 、Ｒ3 、Ｒ4 はＨ、Ｆまたは炭素原子数が１から２０のアルキル基またはアルコキシ基を示す。ｎは正の整数を示す。）
これらの共役高分子化合物の重量平均分子量は特に限定はされないが、溶媒に対する可溶性、成膜性等を考慮すると５，０００から５００，０００が好ましい。
【００２８】
また、本発明で用いられる有機半導体層はその電気伝導度を調整する為に適当なドーパントを含有していても良い。ドーパントの種類としてアクセプター性のＩ2 、Ｂｒ2 、Ｃｌ2 、ＢＦ3 、ＰＦ5 、Ｈ2 ＳＯ4 、ＦｅＣｌ3 、ＴＣＮＱ（テトラシアノキノジメタン）、ドナー性のＬｉ、Ｋ、Ｎａ、Ｅｕ、界面活性剤であるアルキルスルホン酸塩、アルキルベンゼンスルホン酸塩等があげられる。
【００２９】
本発明で用いられるゲート絶縁層は特に限定はされないがＳｉＯ2 、ＳｉＮｘ、Ａｌ2 Ｏ3 、Ｔａ2 Ｏ5 等の無機材料、ポリイミド、ポリアクリロニトリル、ポリテトラフルオロエチレン、ポリビニルアルコール、ポリビニルフェノール、ポリエチレンテレフタレート、ポリフッ化ビニリデン等の有機材料および有機無機ハイブリッド材料を用いることができる。好ましくは、低コストにつながる液相プロセスを利用できるという観点から有機化合物が好ましい。また、トランジスタ特性向上のためゲート絶縁層の誘電率は４以上であることが望ましい。
【００３０】
これら各電極、ゲート絶縁層、有機半導体層の形成方法は特に限定はされないが有機材料の場合、電解重合法、キャスティング法、スピンコート法、浸漬コート法、スクリーン印刷法、マイクロモールド法、マイクロコンタクト法、ロール塗布法、インクジェット法、スプレーコート法、ＬＢ法等で形成することができる。また、用いる材料により真空蒸着法、ＣＶＤ法、電子ビーム蒸着法、抵抗加熱蒸着法、スパッタ法等も有効な形成方法である。また、これらはフォトリソグラフおよびエッチング処理により所望の形状にパターニングすることができる。その他、ソフトリソグラフ、インクジェット法も有効なパターニング方法である。また、必要に応じて各電極からの引出し電極や保護膜等を形成することができる。
【実施例】
【００３１】
以下、実施例により本発明について更に詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
実施例１
図１に本実施例の電界効果型有機トランジスタの製造工程を示す。
【００３２】
シリコン基板（平坦性は表面粗さＲａ＝０．１３ｎｍ）１上にリフトオフ法によりチャネル長５０μｍ、チャネル幅５０ｍｍの金（５０ｎｍ）のソース電極２とドレイン電極３を作製した。シリコン基板１をオクタデシトリクロロシランのクロロホルム溶液（０．０６ｍｏｌ／ｌ）に２時間浸し取り出した。表面処理を行ったシリコン基板１の表面エネルギー密度を測定した結果、２５（ｄｙｎｅ／ｃｍ）となり、ポリ−３−ヘキシルチオフェンの表面エネルギー密度３３（ｄｙｎｅ／ｃｍ）より小さい事を確認した。
【００３３】
ソース電極２、ドレイン電極３を形成した側のシリコン基板１上にポリ−３−ヘキシルチオフェンのクロロホルム溶液（０．０２３ｇ／ｍｌ）をスピンコート法により塗布し、有機半導体層４を形成した。その後、有機半導体層４上にガラス基板５を張り合わせ、２００℃で２時間乾燥した。乾燥後、シリコン基板１を剥離した。
【００３４】
その後、有機半導体層４の剥離面にポリビニルフェノールの２−プロパノール溶液（０．１ｇ／ｍｌ）をスピンコート法により塗布し、１５０℃で６時間乾燥しゲート絶縁層６を形成した。ゲート絶縁層６上にマスクを用いて金（５０ｎｍ）を蒸着しゲート電極７を形成した。ゲート電極、ドレイン電極、ソース電極の各電極に０．１ｍｍφの金線を銀ペーストで配線した後、配線、ゲート絶縁層６及びゲート電極７上に保護層８としてガラス基板を張り合わせ、電界効果型有機トランジスタ素子を作製した。
【００３５】
次に、ゲート電圧を０Ｖ〜−５０Ｖ、ソース−ドレイン電極間の電圧０Ｖ〜−５０Ｖでのドレイン電流を測定した。ドレイン電流の平方根とゲート電圧の関係からドレイン電流を０に外挿することにより閾値電圧Ｖｔｈを求め、１回目の測定の閾値電圧と測定を１００回繰り返した後の閾値電圧との差で閾値電圧の変動を算出した。移動度μは、μ＝２×Ｉｄ×Ｌ／｛ｗ×Ｃｉ×（Ｖｇ−Ｖｔｈ）2｝により測定した。このときＩｄはドレイン電流、Ｌはチャネル長、ｗはチャネル幅、Ｃｉはゲート容量、Ｖｇはゲート電圧、Ｖｔｈは閾値電圧を代入する。それぞれの結果を以下に示す。
【００３６】
移動度μ＝７．２×１０-2ｃｍ2 ／Ｖｓ
閾値の変動＝０．１Ｖ
【００３７】
実施例２
図２に本実施例の電界効果型有機トランジスタの製造工程を示す。
シリコン基板９上にインクジェット法によりチャネル長１００μｍ、チャネル幅１００ｍｍの金（５０ｎｍ）のソース電極１０、ドレイン電極１１を作製した。その後、シリコン基板９をオクタデシトリクロロシランのクロロホルム溶液（０．０６ｍｏｌ／ｌ）に２時間浸し取り出した。ソース電極１０、ドレイン電極１１を形成した側のシリコン基板９上に高分子半導体材料のポリ−３−ヘキシルチオフェンのクロロホルム溶液（０．０２３ｇ／ｍｌ）をインクジェット法により塗布し、有機半導体層１２を形成した。その後、有機半導体層１２上にガラス基板１３を張り合わせ、２００℃で２時間乾燥した。乾燥後、シリコン基板９を剥離した。
【００３８】
また基板兼ゲート電極として用いるためにｎ型に高ドープされたシリコン基板１５の表面に、ゲート絶縁層１４としてＡｌ2 Ｏ3 （１００ｎｍ）を形成した。その後、ゲート絶縁層１４を有機半導体層１２の剥離面に貼りあわせた。ゲート電極、ドレイン電極、ソース電極の各電極に０．１ｍｍφの金線を銀ペーストで配線し、電界効果型有機トランジスタ素子を作製した。
【００３９】
次に、実施例１と同様の方法で評価を行い、ドレイン電流を測定し、移動度と閾値電圧の変動を算出した。結果を以下に示す。
移動度μ＝８．５×１０-2ｃｍ2 ／Ｖｓ
閾値の変動＝０．３Ｖ
【００４０】
実施例３
図１に本実施例の電界効果型有機トランジスタの製造工程を示す。
シリコン基板１上にリフトオフ法によりチャネル長１００μｍ、チャネル幅１００ｍｍの金（５０ｎｍ）のソース電極２、ドレイン電極３を作製した。その後、シリコン基板１をオクタデシトリクロロシランのクロロホルム溶液（０．０６ｍｏｌ／ｌ）に２時間浸し取り出した。ソース電極２、ドレイン電極３を形成した側のシリコン基板１上にペンタセンを真空蒸着法により成膜し、有機半導体層４を形成した。その後、有機半導体層４上にポリイミド５を張り合わせ、シリコン基板１のみを剥離した。その有機半導体層４の剥離面をＡＦＭで観測した結果、表面粗さＲａ＝０．２３ｎｍであった。
【００４１】
またポリエチレンテレフタレート基板８上に、マスクを用いて金（５０ｎｍ）を蒸着しゲート電極７を形成した。ポリエチレンテレフタレート基板８上のゲート電極を形成した側にポリビニルフェノールの２−プロパノール溶液（０．１ｇ／ｍｌ）をスピンコート法により塗布し、１２０℃で４時間乾燥しゲート絶縁層６を形成した。その後、ゲート絶縁層６を有機半導体層４の剥離面と貼りあわせた。ゲート電極、ドレイン電極、ソース電極の各電極に０．１ｍｍφの金線を銀ペーストで配線し、保護層としてポリイミドを形成し、電界効果型有機トランジスタ素子を作製した。
【００４２】
次に、実施例１と同様の方法で評価を行い、ドレイン電流を測定し、移動度と閾値電圧の変動を算出した。結果を以下に示す。
移動度μ＝６．８×１０-1ｃｍ2 ／Ｖｓ
閾値の変動＝０．２Ｖ
【００４３】
実施例４
図１に本実施例の電界効果型有機トランジスタの製造工程を示す。
シリコン基板１上にリフトオフ法によりチャネル長５０μｍ、チャネル幅５０ｍｍの金（５０ｎｍ）のソース電極２とドレイン電極３を作製した。その後、ソース電極２、ドレイン電極３を形成した側のシリコン基板１上にヘキサメチルジシラザンをスピンコート法により塗布し、２００℃で１０分乾燥した。ソース電極２、ドレイン電極３を形成した側のシリコン基板１上にポリ−３−ブチルチオフェンのクロロホルム溶液（０．０２３ｇ／ｍｌ）をスピンコート法により塗布し、有機半導体層４を形成した。その後、有機半導体層４上にガラス基板５を張り合わせ、２００℃で２時間乾燥した。乾燥後、シリコン基板１を剥離した。このとき有機半導体層４についてＸ線回折評価を行った結果、２θ＝６．８５°、１３．７°、２３．３°付近に顕著なピークがあることを確認した。これは秩序構造を有することを示唆している。
【００４４】
その後、有機半導体層４の剥離面にポリビニルフェノールの２−プロパノール溶液（０．１ｇ／ｍｌ）をスピンコート法により塗布し、１５０℃で６時間乾燥しゲート絶縁層６を形成した。ゲート絶縁層６上にマスクを用いて金（５０ｎｍ）を蒸着しゲート電極７を形成した。ゲート電極、ドレイン電極、ソース電極の各電極に０．１ｍｍφの金線を銀ペーストで配線した後、配線、ゲート絶縁層６及びゲート電極７上に保護層８としてガラス基板を張り合わせ、電界効果型有機トランジスタ素子を作製した。
【００４５】
次に、実施例１と同様の方法で評価を行い、ドレイン電流を測定し、移動度と閾値電圧の変動を算出した。結果を以下に示す。
移動度μ＝１．１×１０-1ｃｍ2 ／Ｖｓ
閾値の変動＝０．２Ｖ
【００４６】
実施例５
図２に本実施例の電界効果型有機トランジスタの製造工程を示す。
シリコン基板９上にリフトオフ法によりチャネル長５０μｍ、チャネル幅５０ｍｍの金（５０ｎｍ）のソース電極１０とドレイン電極１１を作製した。シリコン基板９をオクタデシトリクロロシランのクロロホルム溶液（０．０６ｍｏｌ／ｌ）に２時間浸し取り出した。ソース電極１０、ドレイン電極１１を形成した側のシリコン基板９上にゼクシチオフェンを真空蒸着法により成膜し、有機半導体層１２を形成した。その後、有機半導体層１２上にガラス基板１３を張り合わせ、２００℃で２時間乾燥した。乾燥後、シリコン基板９を剥離した。
【００４７】
また基板兼ゲート電極として用いるためにｎ型に高ドープされたシリコン基板１５表面に、ゲート絶縁層１４としてポリフッ化ビニリデン（誘電率ε＝８．２）をスピンコート法により形成した。その後、ゲート絶縁層１４を有機半導体層１２の剥離面に貼りあわせた。ゲート電極、ドレイン電極、ソース電極の各電極に０．１ｍｍφの金線を銀ペーストで配線し、電界効果型有機トランジスタ素子を作製した。
【００４８】
次に、実施例１と同様の方法で評価を行い、ドレイン電流を測定し、移動度と閾値電圧の変動を算出した。結果を以下に示す。
移動度μ＝４．７×１０-1ｃｍ2 ／Ｖｓ
閾値の変動＝０．３Ｖ
【００４９】
比較例１
基板兼ゲート電極として用いるためにｎ型に高ドープされたシリコン基板表面に、ゲート絶縁層としてポリフッ化ビニリデン（誘電率ε＝８．２）をスピンコート法により形成した。その後ゲート絶縁層上にチャネル長５０μｍ、チャネル幅５０ｍｍの金（５０ｎｍ）ソース電極とドレイン電極をマスクを用いて真空蒸着法により作製した。その後ゼクシチオフェンを真空蒸着法により成膜し、有機半導体層を形成した。ゲート電極、ドレイン電極、ソース電極の各電極に０．１ｍｍφの金線を銀ペーストで配線し、電界効果型有機トランジスタ素子を作製した。
【００５０】
次に、実施例１と同様の方法で評価を行い、ドレイン電流を測定し、移動度と閾値電圧の変動を算出した。結果を以下に示す。
移動度μ＝５．８×１０-3ｃｍ2 ／Ｖｓ
閾値の変動＝３Ｖ
以上、実施例５と比較例１から明らかなように本発明の製造方法で得られる電界効果型有機トランジスタが高い移動度及び少ない閾値の変動を有していることが分かる。
【産業上の利用可能性】
【００５１】
本発明は、表示デバイス、情報タグ、ＩＣ等のエレクトロ分野に有用な、高移動度で、閾値の変動が小さい電界効果型有機トランジスタの製造方法に利用することができる。
【図面の簡単な説明】
【００５２】
【図１】本発明の電界効果型有機トランジスタの製造方法の一実施態様を示す工程図である。
【図２】本発明の電界効果型有機トランジスタの製造方法の他の実施態様を示す工程図である。
【符号の説明】
【００５３】
１，９  第一の基板
２，１０  ソース電極
３，１１  ドレイン電極
４，１２  有機半導体層
５，１３  第二の基板
６，１４  ゲート絶縁層
７  ゲート電極
８  保護層または保護層兼第三の基板
１５  ゲート電極兼第三の基板
【図１】
2006222306.tif 000004
【図２】
2006222306.tif 000005