(57)【要約】  【課題】半導体装置と回路基板との間の接続部位におけるショートの防止。【解決手段】端子電極２を有する半導体装置１００が、入出力端子電極８を有する回路基板９に実装され、端子電極２と入出力端子電極８とが対向配置されて電気接合層１３を介して電気接続されている。ＩＣ基板１の一面１ａに設けられた端子電極２と、一面１ａに設けられたパッシベーション４と、パッシベーション４を覆う保護膜５とを有する。端子電極２の上部はパッシベーション４と保護膜５とが除去されており、端子電極２上に凹部４５が形成されている。電気接合層１３は、その周囲が凹部４５によって囲まれることで周囲への流出が阻止される。  【選択図】図１
2006032632.tif 000002
【特許請求の範囲】
【請求項１】
ＩＣ基板と、前記ＩＣ基板の一面に設けられた端子電極と、前記一面に設けられたパッシベーションと、前記パッシベーションを覆う保護膜とを有し、
前記端子電極の上部は前記パッシベーションと前記保護膜とが除去されており、当該端子電極上に凹部が形成されている、
ことを特徴とする半導体装置。
【請求項２】
端子電極を有する半導体装置が、入出力端子電極を有する回路基板に実装されるとともに、前記端子電極と前記入出力端子電極とが対向配置されて電気接合層を介して電気接続されており、
前記半導体装置は、ＩＣ基板と、前記ＩＣ基板の一面に設けられた端子電極と、前記一面に設けられたパッシベーションと、前記パッシベーションを覆う保護膜とを有するとともに、前記端子電極の上部は前記パッシベーションと前記保護膜とが除去されて当該端子電極上に凹部が形成されており、
前記電気接合層は、その周囲が前記凹部によって囲まれることで周囲への流出が阻止されている、
ことを特徴とする半導体実装構造。
【請求項３】
前記回路基板上に樹脂シートが設けられるともに、当該樹脂シートに前記入出力端子電極に達する孔が形成されており、
前記電気接合層は前記孔に充填されているとともにその一部が前記孔から突出しており、前記孔から突出する前記電気接合層の部位が前記凹部に囲まれている、
ことを特徴とする請求項２に記載の半導体実装構造。
【請求項４】
前記凹部は、前記孔から突出する前記電気接合層の部位の突出容積と同等かそれ以上の容積を有する、
ことを特徴とする請求項３に記載の半導体実装構造。
【請求項５】
前記電気接合層は半田または導電性接着剤である、
ことを特徴とする請求項２ないし４のいずれかに記載の半導体実装構造。
【請求項６】
前記電気接合層は、Ａｇ、Ｐｄ、Ｎｉ、Ａｕ、Ｃｕ、Ｃ、Ｐｔ、Ｆｅ、Ｔｉの少なくとも１つを導電性フィラとして含有する導電性接着剤である、
ことを特徴とする請求項５記載の半導体実装構造。
【請求項７】
前記電気接合層はＡｇ、Ｐｂ、Ｓｎ、Ｚｎ、Ｐｄ、Ｂｉの少なくとも１つを含む半田である、
ことを特徴とする請求項５に記載の半導体実装構造。
【請求項８】
前記樹脂シートは、エポキシ系樹脂を主成分と、無機物粒子とを含む、
ことを特徴とする請求項２ないし７のいずれかに記載の半導体実装構造。
【請求項９】
前記入出力端子電極と前記端子電極とを、前記回路基板および前記ＩＣ基板に複数並列配置されており、前記孔を、その配列方向に沿って千鳥足状態に配置する、
ことを特徴とする請求項２ないし８のいずれかに記載の半導体実装構造。
【請求項１０】
前記樹脂シートは、Ａｇ、Ｐｄ、Ｎｉ、Ａｕ、Ｃｕ、Ｃ、Ｐｔ、Ｆｅの少なくとも１つを含む導電性フィラと、エポキシ系樹脂とを含む異方性導電樹脂である、
ことを特徴とする請求項２ないし９のいずれかに記載の半導体実装構造。
【請求項１１】
ＩＣ基板に、端子電極、バンプ、パッシペーション及び保護膜が設けられた半導体装置と、入出力端子電極を有する回路基板とを有し、前記半導体装置が電気接合層を介して回路基板に実装されてなる半導体実装構造の製造方法であって、
前記ＩＣ基板の端子電極形成面に、前記パッシベーションと、当該パッシベーションを覆う前記保護膜とを順次形成する工程と、
前記端子電極の上部の前記パッシベーションと前記保護膜とを除去することで、当該端子電極上に凹部を形成する工程と、
一面に剥離シートが設けられた樹脂シートを、前記剥離シートが露出する向きで前記回路基板に貼付する工程と、
前記入出力端子電極上の前記剥離シート部位及び前記樹脂シート部位に孔を形成する工程と、
前記電気接合層を、前記剥離シートと面一となる状態で前記孔に充填する工程と、
前記樹脂シートから前記剥離シートを剥離させるとともに、当該剥離シートを剥離させることで前記電気接合層を前記剥離シート面から突出させる工程と、
前記半導体装置を前記回路基板に実装したうえで、前記剥離シート面から突出する前記電気接合層の部位を前記孔に収納させた状態で前記端子電極と前記入出力端子電極とを前記電気接合層を介して電気接続する工程と、
を含む、
ことを特徴とする半導体実装構造の製造方法。
【請求項１２】
前記入出力端子電極と前記端子電極とを、前記回路基板および前記ＩＣ基板に複数並列配置しており、前記孔を、その配列方向に沿って千鳥足状態に配置する、
ことを特徴とする請求項１１記載の半導体実装構造の製造方法。
【請求項１３】
前記電気接合層は熱硬化性の導電性接着剤であり、前記剥離シートを前記樹脂シートから剥離させる前工程として、前記回路基板を加熱することで前記電気接合層を半硬化状態にする、
ことを特徴とする請求項１１または１２記載の半導体実装構造の製造方法。
【請求項１４】
前記電気接合層は、溶剤を含有する熱可塑性導電性接着剤であり、前記剥離シートを前記樹脂シートから剥離させる前工程として、前記回路基板を加熱することで前記溶剤を飛散させる、
ことを特徴とする請求項１１または１２記載の半導体実装構造の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその実装構造及び製造方法に関する。
【背景技術】
【０００２】
携帯用電子機器の小型化、高性能化に伴い半導体パッケージなどの小型化、高性能化がますます求められている。そのため端子ピン数が増加し、狭ピッチ化あるいはエリア配列にすることが重要となる。これに有効な半導体装置（半導体チップ）を実装する技術の１つにフリップチップ実装がある（特許文献１参照）。
【０００３】
特許文献１ではフリップチップ実装として突起電極が形成された半導体装置を、電気接合層を介して回路基板の入出力端子電極上に実装する。この構造は、ワイヤボンディング法を用いて形成された突起電極を有する半導体装置を導電性接着剤を介して回路基板の入出力端子電極上に実装し、封止樹脂により補強している。
【０００４】
この場合、導電性接着剤という電気接合層の存在により接続部の高信頼性が確保されている。しかし、バンプ形成工程、バンプレベリング工程、導電性接着剤供給工程、実装工程、封止樹脂封入工程、導電性接着剤及び封止樹脂の硬化工程など工程数が非常に多いことや、バッチ処理のため樹脂の硬化時間が長く生産タクト、高生産性が懸念される。また、導電性接着剤の供給工程では突起電極への転写によって導電性接着剤を供給するため、狭ピッチになると突起電極を小さくせざるを得ない。そのため、導電性接着剤の転写量（供給量）が減少し、接続信頼性を十分に確保するのが困難となる。
【０００５】
これ以外に、突起電極は電解めっき、あるいは無電解めっきで生成された例えばＡｕ、Ｎｉなどで構成されたものも用いることができる。
【０００６】
一方で、基板の嵌合部のめっき配線電極を利用して、さらに導電性接合材を充填し、そこに突起電極を有する半導体装置を搭載するものがある。この構造は、電気接合層を設けることで信頼性の向上を図っている（特許文献２参照）。
【０００７】
また、シートに設けた貫通孔に導電性ペーストを充填し、実装する方式が提案されている。この構成も、電気接合層を用いることで信頼性の向上を図っている（特許文献３参照）。
【特許文献１】特許第３０１２８０９号
【特許文献２】特許第３１６０１７５号
【特許文献３】特開２０００−５８５９２号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来の実装技術では、半導体装置（半導体チップ）の端子電極が狭ピッチになると電気接合層の安定した供給が難しくなると同時に、突起電極（バンプ電極）を充填された電気接合層中に挿入実装する際、中の導電性ペーストが外にあふれて隣接する接続部どうしがショ−トしてしまう。また、半導体装置（半導体チップ）を回路基板に実装する時は少なからず荷重が作用するため、電気接合層が押圧されることもショートの要因になる。そのため、本来高信頼性を確保するために用いた電気接合層であるのに、逆に接続品質を損なってしまう。
【課題を解決するための手段】
【０００９】
そこで、発明者らは、半導体装置において端子電極が、周囲のパッシベーション及び保護膜により凹状になっていることを特徴とする半導体装置及びその実装構造及び製造方法を発明した。
【００１０】
これにより、端子電極を有する半導体装置を、入出力端子電極を有する回路基板に電気接合層を介して実装する場合に、狭ピッチでも安定に接続できる。また、高信頼性も確保できる。
【発明の効果】
【００１１】
以上の説明から明らかなように、本発明により、端子電極を有する半導体装置を、入出力端子電極を有する回路基板に電気接合層を介して実装する場合に、入出力端子電極が狭ピッチで配置されていたとしても、安定した状態で電気接続させることができる。これにより、電気接合層を用いた半導体実装構造の信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１２】
実施の形態１
図１は本発明の実施の形態１にかかる半導体装置の概略図である。この半導体装置１００は、ＩＣ基板１と端子電極２とバンプ電極３とパッシペーション４と保護膜５とを有する。端子電極２は、ＩＣ基板１の一表面１ａに設けられる。端子電極２は、主としてＡｌかＣｕから構成されており、蒸着やスパッタ等の手法により、ＩＣ基板１に形成される。バンプ電極３は３〜５μｍ程度の厚みを有しており端子電極２上に形成される。パッシベーション４は、バンプ電極３の表面を除いてＩＣ基板１の表面を覆う。パッシベーション４は、ＳｉＯ2、ＳｉＮ等からなり、１μｍ程度の厚みを有する。パッシペーション４は、マスキング処理を経たのち、蒸着やスパッタ等の手法により、ＩＣ基板１に形成される。保護膜５はパッシベーション４を覆う。保護膜５は一般的にポリイミドから構成される。バンプ電極３はパッシベーション４の表面から露出する。パッシベーション４と保護膜５とは、端子電極２とバンプ電極３とを除いてその周囲に選択的に設けられる。これにより、バンプ電極３の形成部位には凹部４５が形成され、形成された凹部４５の底部に端子電極２とバンプ電極３とが配置される。凹部４５が設けられることで、端子電極２とバンプ電極３とは、凹状の形状を備える。
【００１３】
このような半導体装置１００が、入出力端子電極を有する回路基板に電気接合層（導電性接着剤等）を介して実装される。実装に際には、溶融した電気接合層が広がって隣接する端子電極２をショートさせる場合がある。しかしながら、本実施形態の半導体装置１００は、凹状となった端子電極２とバンプ電極３とによって溶融状態の電気接合層が囲まれて保持されることで、電気接合層が広がることを防ぐことができる。これにより、前述したショートを防ぐことができる。このような効果は、端子電極２を狭ピッチに形成したとしても、十分に発揮させることができる。
【００１４】
実施の形態２
図２は本発明の実施の形態２にかかる半導体実装構造の概略図である。この半導体実装構造は、入出力端子電極８を有する回路基板９に電気接合層６を介して半導体装置１００が実装された構造である。半導体装置１００は、実施の形態１で説明した構造を有する半導体装置であるため、図２において、図１と同一ないし同等の部位には同一の符号を付しておりそれらの説明は省略する。
【００１５】
本実施形態の構造では、電気接合層６が広がって隣接する入出力端子電極８どうしがショートするのを防ぐことができる。このようなショート防止効果は、半導体装置１００の小型化が促進されることに伴って入出力端子電極８の形成ピッチが狭ピッチになったとしても、維持される。
【００１６】
図３は、凹部４５を設けずに半導体装置１００を回路基板９に実装した場合の電気接合層６（導電性ペースト）のつぶれ具合を観察したものである。図３（ａ）は、電気接合層６の上端を示し、図３（ｂ）は、電気接合層６の下端を示す。図３（ｂ）に示す電気接合層６の下端はほとんど広がっていないのに対し、図３（ａ）に示す電気接合層６の上端は、電気接合層６が潰れて広がっている。このような電気接合層６の潰れと広がりは、本実施形態の構造では見られない。少なくとも電気接合層６の配置ピッチ（端子電極２やバンプ３の配置ピッチ）が５０μｍピッチ以上ではショートはほとんど発生していない。図４（ａ）は、電気接合層６の配置ピッチ（端子電極２やバンプ３の配置ピッチ）が５０μｍである場合の従来構造を示している。図４（ｂ）は、同様の構成での本実施形態の構造を示している。図４（ａ）では、ハッチング部分αにショートが生じているが、本実施形態の構造では、ショートは全く生じていない。
【００１７】
ここで、凹部４５の容積をＶ１とし、実装時に半導体装置側で広がる電気接合層６の容積をＶ２とすると、少なくともＶ１≧Ｖ２であることが望ましい。凹部４５の容積Ｖ１の制御方法としては、図５に示すように、凹部４５の深さを調整することで容積Ｖ１を制御していもよい。図５（ａ）では、凹部４５の深さを浅くしており、図５（ｂ）では、凹部４５の深さを深くしている。また、図６に示すように、凹部４５の底面積を調整することで容積Ｖ１を制御していもよい。図６（ａ）では、凹部４５の底面積を浅くしており、図６（ｂ）では、凹部４５の深さを深くしている。なお、電気接合層６は半田でも導電性接着剤のいずれでも可能である。
【００１８】
電気接合層６が導電性接着剤から構成される場合はエポキシ系樹脂を主成分として導電性フィラを添加した構成となる。導電性フィラには、例えばＡｇ、Ｐｄ、Ｎｉ、Ａｕ、Ｃｕ、Ｃ、Ｐｔ、Ｆｅ、Ｔｉの少なくとも１つを用いることができる。また、一般に、半導体装置を回路基板に実装する際には、半導体装置１００と回路基板９との間の隙間に封止樹脂が設けられる。このような封止樹脂は、エポキシ系樹脂を主成分として含むが、ＳｉＯ2やＡｌ2Ｏ3、ＴｉＯ2、ＳｉＮ、ＳｉＣ、ＡｌＮなどの無機物の粒子だけを含んだ絶縁樹脂を用いることもできるし、導電性粒子、例えばＡｇ、Ｐｄ、Ｎｉ、Ａｕ、Ｃｕ、Ｃ、Ｐｔ、Ｆｅ、Ｔｉなどの少なくとも１つを含んだ異方性導電樹脂を用いることもできる。
【００１９】
実施の形態３
図７は本発明の実施の形態３にかかる実装構造の製造方法の概略図である。本実施形態は、実施の形態２の実装構造を製造する方法である。
【００２０】
図７（ａ）に示すように、回路基板９の入出力端子電極形成面９ａ上に封止樹脂となる樹脂シート７を配置する。樹脂シート７としては、その露出面に剥離シート１０が一面に設けられたエポキシ系樹脂フィルム（例えばナガセケムテックス（株）製、品番Ｒ６０１１）を用いることができる。図７（ｂ）に示すように、樹脂シート７の入出力端子電極８の接続部位上に孔１１を形成する。孔１１は、樹脂シート７および剥離シート１０の厚みを貫通して形成する。図７（ｃ）に示すように、孔１１に電気接合層６を充填する。電気接合層６は、例えば、スキージ１２を用いて充填する。
【００２１】
次に、図７（ｄ）に示すように、ヒータ１５を有するステージ１４に回路基板９を配置し、ステージ１４のヒータ１５により回路基板９を加熱することで、電気接合層６を半硬化状態にし、この状態で剥離シート１０を除去する。
【００２２】
この時点で電気接合層６を半硬化させるのは次の理由による。剥離シート１０を除去すると、除去する剥離シート１０の厚み分、電気接合層６が回路基板９から突出するが、剥離シート１０の除去前に電気接合層６を半硬化状態にすることで、実装前の電気接合層６の広がりを抑制することができる。さらには、回路基板９には、この後、バンプ３を有する半導体装置１００を位置合わせして搭載するが、その際に、実装荷重が電気接合層６に作用するが、電気接合層６が既に半硬化状態となっているために流動（広がり）を抑制することができる。
【００２３】
電気接合層６は、溶剤を含有する熱可塑性導電性接着剤から構成することもできる。その場合、剥離シート１０を樹脂シート７から剥離させる前工程として、回路基板９を加熱することで溶剤を飛散させればよい。そうすれば、熱可塑性導電性接着剤からなる電気接合層６を、熱硬化性導電性接着剤からなる電気接合層６における半硬化状態と同様に少し硬くなった状態にすることがきる。
【００２４】
次に、図７（ｅ）〜図７（ｇ）に示すように、回路基板９の入出力端子電極形成面９ａに半導体装置１００を搭載する。半導体装置１００は、実施の形態１で説明したように、端子電極２とバンプ電極３上に凹部４５が設けられている。これにより、半導体装置１００を、入出力端子電極８を有する回路基板９に電気接合層６を介して実装する時に、入出力端子電極８や端子電極２が狭ピッチに形成されていても、電気接合層６の広がりに起因するショートを防ぐことができる。ここで、バンプ電極３が存在する凹部４５の容積をＶ１とし、実装時に半導体装置１００側で広がる電気接合層６の容積をＶ２とすると、少なくともＶ１≧Ｖ２であることが望ましい。そうすれば、電気接合層６を確実に凹部４５で保持することができる。
【００２５】
さらには、図８に示すように樹脂シート７に形成する孔１１を千鳥足状態に形成することで電気接合層６がショートすることをより確実に防ぐことができる。すなわち、図９に示すように、隣接する入出力端子電極８において、その電極対向方向に直交する方向（各入出力端子電極８の延出方向）に沿って、隣接する孔１１の位置を一致させるのではなく、互いにその直径長さ程度離間させる。このような隣接する孔１１の離間配置を、各隣接孔でそれぞれ互い違いに実施する。すなわち、図９中の右方向に離間させた次は左方向に離間させる。このような孔１１の配置を千鳥足状態という。
【００２６】
このような千鳥足状態に孔１１を配置することで、隣接する孔１１に充填される電気接合層６の距離が広がり、これらの電気接合層６の間でさらにショートが生じにくくなる。
【００２７】
なお、千鳥足状態に孔１１（電気接合層６）を配置することで、図９に示すように、各孔１１（電気接合層６）に対向する端子電極２の位置を、同様に千鳥足状態に配置してもよいし、図１０に示すように、位置ずれした孔１１にも対向できるように、端子電極２を長方形状に形成してもよい。
【００２８】
電気接合層６を孔１１に充填することによる効果としては次のものもある。すなわち、電気接合層６を設けることにより、回路基板９の反りうねりに対しても柔軟に対応して接続不良を未然に防止することができる。さらに、次のような効果もある。
【００２９】
半導体装置１００を回路基板９に実装する場合、回路基板９側における接続端部が若干変形する程度の実装荷重が必要となる。しかしながら、電気接合層６を設けることで、この電気接合層６が変形する程度の実装荷重でもって半導体装置１００を回路基板９に実装することができる。電気接合層６を設けない場合、入出力端子電極８が変形する程度の実装荷重を必要とする。電気接合層６を設ける場合の実装荷重は、設けない場合の実装荷重より格段に小さい。このような理由により、電気接合層６を設ける場合、実装荷重を低くすることが可能になる。実装荷重が大きくなるほど、回路基板９や半導体装置１００の破損が生じやすくなるため、実装荷重を低く抑えることは接続信頼性の向上に結びつく。なお、電気接合層６は半田でも導電性接着剤のいずれでも可能である。
【００３０】
孔１１はレ−ザ−により形成することが可能である。樹脂シート７を回路基板９に接着させるときは８０℃で１秒もあれば粘着性がでて半硬化状態で回路基板９に接着させることができる。樹脂シート７には通常の異方性導電膜（ＡＣＦ）に用いられているとの同じような樹脂を用いることができるが、ナガセケムテックス（株）製、品番Ｒ６０１１等の１週間程度は常温保存可能な樹脂膜（フィルム）を用いることもできる。また、穴をあける工程と樹脂膜（フィルム）を回路基板に接着させる工程は別々に行えるので生産タクトが向上でき生産性に優れる。紫外線を用いた露光や、機械的ドリルでも穴あけは可能である。
【００３１】
電気接合層６として導電性接着剤を用いる場合、導電性接着剤はエポキシ系樹脂を主成分とした構成となる。導電性接着剤に含まれる導電性フィラとしては、例えばＡｇ、Ｐｄ、Ｎｉ、Ａｕ、Ｃｕ、Ｃ、Ｐｔ、Ｆｅ、Ｔｉの少なくとも１つを用いることができる。また、封止樹脂は、本実施形態のように、樹脂シートを用い、一般のエポキシ系樹脂を主成分として含むが、そして、ＳｉＯ２やＡｌ２Ｏ３、ＴｉＯ２、ＳｉＮ、ＳｉＣ、ＡｌＮなどの無機物の粒子だけを含んだ絶縁樹脂として用いることもできるし、導電性粒子、例えばＡｇ、Ｐｄ、Ｎｉ、Ａｕ、Ｃｕ、Ｃ、Ｐｔ、Ｆｅ、Ｔｉなどの少なくとも１つを含んだ異方性導電樹脂として用いることもできる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施の形態１である半導体装置の概略図である。
【図２】本発明の実施の形態２である実装構造の概略図である。
【図３】従来の実装構造における電気接合層の潰れ具合を示す図である。
【図４】従来の実装構造と本実施形態の実装構造とにおけるショート発生状態を示す図である。
【図５】凹部の容積調整の第１の例を示す図である。
【図６】凹部の容積調整の第２の例を示す図である。
【図７】本発明の実施の形態３である実装構造の製造方法の各工程を示す概略断面図である。
【図８】実施の形態３である実装構造の製造方法の要部工程を示す概略斜視図である。
【図９】実施の形態３である実装構造の製造方法において、孔１１の配置調整の第１の例を示す断面図である。
【図１０】実施の形態３である実装構造の製造方法において、孔１１の配置調整の第２の例を示す断面図である。
【符号の説明】
【００３３】
１…ＩＣ基板（半導体チップ）
２…端子電極
３…バンプ電極
４…パッシベーション
５…保護膜
６…電気接合層
７…樹脂シート
８…入出力端子電極
９…回路基板
１０…剥離シート
１１…孔
１２…スキージ
１３…電気接合層
１４…加熱用ステージ
１５…ヒータ
４５…凹部
１００…半導体装置
【図１】
2006032632.tif 000003
【図２】
2006032632.tif 000004
【図５】
2006032632.tif 000005
【図６】
2006032632.tif 000006
【図７】
2006032632.tif 000007
【図８】
2006032632.tif 000008
【図９】
2006032632.tif 000009
【図１０】
2006032632.tif 000010
【図３】
2006032632.tif 000011
【図４】
2006032632.tif 000012