(57)【要約】【課題】  ＣＰＵ等に安定な電圧供給を図るため、等価直列インダクタンス（ＥＳＬ）を低減した積層コンデンサを提供する。【解決手段】  積層コンデンサ１は、誘電体素体２と、内部電極１０Ａ〜１７Ａと、引出し電極１０Ｂ〜１７Ｂとを備えている。誘電体素体２は、誘電体層２Ａ〜２Ｉの積層体であって少なくとも一側面２１を有している。内部電極１０Ａ〜１７Ａは、各誘電体層２Ａ〜２Ｉとそれぞれ交互に積層され、一側面２１近傍に位置する第１縁部１０Ｃ〜１７Ｃを有している。引出し電極１０Ｂ〜１７Ｂは、第１縁部１０Ｃ〜１７Ｃから一側面２１まで引出されており、一側面２１上であって積層方向と直交した方向において幅Ｗを有し、一側面２１上であって積層方向と直交した方向において互いに距離Ｇ離間している。該幅Ｗと該距離Ｇとは、１．２≦Ｗ／Ｇ≦４．０の関係を有している。【選択図】図１
2006013380.tif 000002
【特許請求の範囲】
【請求項１】
シート状の複数の誘電体層からなる積層体であって少なくとも一側面を有する誘電体素体と、
該誘電体層とそれぞれ交互に積層され、該誘電体層の面積内に収まる導体からなり、それぞれが該一側面近傍に位置する第１縁部を有する複数の内部電極と、
それぞれの該内部電極の該第１縁部から該誘電体素体の該一側面まで引出され、該一側面上であって該積層方向と直交した方向において幅Ｗを備える引出し電極とを有し、
それぞれの該引出し電極は、該一側面上であって該積層方向と直交した方向において互いに距離Ｇ離間する積層コンデンサであって、
該幅Ｗと該距離Ｇとは、１．２≦Ｗ／Ｇ≦４．０の関係を有することを特徴とする積層コンデンサ。
【請求項２】
略直方体形状を有し、該略直方体の長尺方向の長さ＝１．８〜２．５ｍｍ、該長尺方向及び該積層方向と直交する方向の長さ＝１．１〜１．３ｍｍ、該積層方向の長さ＝０．５〜１．３ｍｍであることを特徴とする請求項１に記載の積層コンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層コンデンサに関し、ＣＰＵ等に電圧の安定供給を図るため、特に等価直列インダクタンス（ＥＳＬ）を低減した積層コンデンサに関する。
【背景技術】
【０００２】
近年、デジタル電子機器に搭載される中央処理装置（ＣＰＵ）に電力を供給するための電源電圧が消費電力の低減のために低電圧化されている。ところが、供給される電圧が低電圧となると電源電圧のわずかな変動が回路の誤動作の原因となるため、電源電圧の安定度が重要となってくる。一方、ＣＰＵの動作周波数は高速化、高周波数化しているため、ＣＰＵへの負荷電流には大電流が必要とされている。
【０００３】
しかしながら、電源電圧が低電圧であるため、負荷電流が急激に変化した際に、配線の有するインダクタンスによる電圧ディップが無視できなくなり、回路に誤動作を与えることとなる。そのため、ＣＰＵの電源回路には、デカップリングコンデンサと呼ばれる積層コンデンサが電源に接続される形で電源の安定化対策に使用されるようになった。そして、電流の高速で過渡的な変動時に、この積層セラミックコンデンサの素早い充放電によって積層セラミックコンデンサからＣＰＵへ電流を供給し、電源の電圧変動を抑えるようにしている。
【０００４】
ところが、今日ではＣＰＵの動作周波数が一層高周波化しているため、電流変動ｄｉ／ｄｔは、より高速かつ大きなものとなっている。一方、電圧変動ΔＶは、ΔＶ＝ＥＳＬ×ｄｉ／ｄｔの式によって表せるため、電流変動ｄｉ／ｄｔと共にデカップリングコンデンサ自身の有する等価直列インダクタンス（ＥＳＬ）も電圧変動に大きく影響することとなる。このＥＳＬを低減させることにより、電源の電圧変動を抑えられることが知られており、ＥＳＬを低減させることが可能な積層コンデンサの様々な形状が提案されている。
【０００５】
積層コンデンサにＥＳＬが生じる原因としては、内部電極を流れる電流の影響が考えられる。積層コンデンサは、一般に、シート状の誘電体層と、誘電体層よりも面積の小さい内部電極とを交互に積層させて誘電体素体とした構造であり、内部電極から誘電体素体の外面に引出された引出し電極から電流の供給が行われ、内部電極内を電流が流れることによりインダクタンスが発生する。
【０００６】
従来の積層コンデンサでは、各引出し電極の幅を広くして隣り合う引出し電極間の距離を縮めることにより、電流の流れる経路を短くしている。電流の流れる経路が短くなることにより、電流により生じる磁束も減少し、ＥＳＬも低減される。（例えば、特許文献１参照）。
【０００７】
また、他の積層コンデンサでは、引出し電極の長さＬと幅Ｗとの比率を最適化することにより、ＥＳＬの低減を図っている（例えば、特許文献２参照）。さらに、他の従来の積層コンデンサでは、隣接する引出し電極同士の極性を異ならせることにより、電流によって各引出し電極生じる磁束を互いに打ち消し合わせ、ＥＳＬの低減を図っている（例えば、特許文献３参照）。
【特許文献１】特開２０００−２０８３６１号公報
【特許文献２】特開２００１−１８５４４１号公報
【特許文献３】特開２００１−２８４１７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、近年では、デジタル信号の高速化が一層進み、１ＧＨｚ以上のクロック周波数で動作するようなデジタル機器も現れている。コンデンサのインダクタンス成分は、コンデンサの急速な充放電を妨げるように働くため、大電流の急速な変化に追随することを目的とするデカップリングコンデンサでは、インダクタンス成分は小さいほうがよく、特に１ＧＨｚ以上の周波数で動作するＣＰＵ電源回路において使用する場合には、ＥＳＬを１００ｐＨ以下にする必要がある。
【０００９】
そこで、本発明は、ＣＰＵ等に電圧の安定供給を図るため、ＥＳＬを１００ｐＨ以下に抑えた積層コンデンサを提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明による積層コンデンサは、誘電体素体と、複数の内部電極と、引出し電極とを備えている。誘電体素体は、シート状の複数の誘電体層からなる積層体であって、少なくとも一側面を有している。各内部電極は、誘電体層の面積内に収まる導体からなり、誘電体層とそれぞれ交互に積層されている。また、各内部電極は、それぞれが該一側面近傍に位置する第１縁部を有している。引出し電極は、各内部電極の第１縁部から誘電体素体の一側面まで引出され、該一側面上であって積層方向と直交した方向において幅Ｗを有している。更に、各引出し電極は、該一側面上であって積層方向と直交した方向において互いに距離Ｇ離間しており、該幅Ｗと該距離Ｇとは、１．２≦Ｗ／Ｇ≦４．０の関係を有することを特徴としている。
【００１１】
積層コンデンサは、略直方体形状を有し、略直方体の長尺方向の長さ＝１．８〜２．５ｍｍ、長尺方向及び積層方向と直交する方向の長さ＝１．１〜１．３ｍｍ、積層方向の長さ＝０．５〜１．３ｍｍであることが好ましい。
【発明の効果】
【００１２】
本発明の積層コンデンサによれば、幅Ｗと距離Ｇとの関係を１．２≦Ｗ／Ｇ≦４．０とすることで、ＥＳＬを１００ｐＨ以下に抑えることができるため、ＣＰＵに供給される電圧の変動を抑制することができる。
【発明を実施するための最良の形態】
【００１３】
本発明の実施の形態による積層コンデンサ１について図１及び図２を参照しながら説明する。図１は、積層コンデンサ１の斜視図であり、図２は、積層コンデンサ１の分解斜視図である。図１、図２に示すように、積層コンデンサ１は、誘電体素体２と、第１〜第８電極１０〜１７を備えている。誘電体素体２は、シート状で略長方形の誘電体層２Ａ〜２Ｉを積層させた構成となっており、長手方向にある第１側面２１と、第１側面に対向する第２側面２２を有している（図２では、２Ａにのみ図示した。）。誘電体素体２は、セラミックグリーンシートである誘電体層２Ａ〜２Ｉを積層させた積層体を焼成することにより製造される。コンデンサとして実際に使用する際には、その後、誘電体素体２の側面に外部電極４０〜４７を形成したものを用いる（図４）。
【００１４】
第１〜第８電極１０〜１７は、卑金属材料であるニッケル、ニッケル合金、銅、銅合金又はこれらの金属を主成分とする金属合金により構成された導体である。第１〜第８電極は、誘電体層２Ａを除く誘電体層２Ｂ〜２Ｉ上にそれぞれ配置されることで、第１〜第８電極１０〜１７とそれぞれ交互に積層されている。また、第１〜第８電極１０〜１７は、内部電極１０Ａ〜１７Ａと、引出し電極１０Ｂ〜１７Ｂとを備えている。各内部電極１０Ａ〜１７Ａは、略同形状であり、それぞれ各誘電体層２Ａ〜２Ｉの面積内に収まるように配置され、積層された方向（以下、積層方向と称す。）において略重なる。各内部電極１０Ａ〜１７Ａは、第１側面２１近傍に位置する第１縁部１０Ｃ〜１７Ｃ及び第２側面２２近傍に位置する第２縁部１０Ｄ〜１７Ｄを有している。
【００１５】
各引出し電極１０Ｂ〜１３Ｂは、それぞれ第１縁部１０Ｃ〜１３Ｃから誘電体素体２の第１側面２１まで、積層方向から見て重ならないように引出されている。各引出し電極１４Ｂ〜１７Ｂは、それぞれ第２縁部１４Ｄ〜１７Ｄから誘電体素体２の第２側面２２まで、積層方向から見て重ならないように引出されている。更に、積層方向において隣り合う引出し電極同士は、第１の側面２１上であって積層方向と直交する方向（以下、直交方向と称す。）においても隣り合う。
【００１６】
また、各引出し電極１０Ｂ〜１７Ｂは、略同形状であり、直交方向において、２つの端部３０により定められる幅Ｗを有している。更に、引出し電極１０Ｂ〜１３Ｂのうち、隣り合う引出し電極間は、直交方向において互いに距離Ｇ離間しており、引出し電極１４Ｂ〜１７Ｂのうち、隣り合う電極間は、直交方向において互いに距離Ｇ離間している。距離Ｇとは、隣り合う引出し電極の互いに対向する縁部３０間の直交方向の距離のことを指す。幅Ｗと距離Ｇとは、１．２≦Ｗ／Ｇ≦４．０の関係を有している。
【００１７】
図４は、積層コンデンサ１に外部電極を形成した積層コンデンサ１００の斜視図である。積層コンデンサ１の引出し電極１０Ｂ、１２Ｂ、１４Ｂ、１６Ｂに外部電極４０、４２、４４、４６が、引出し電極１１Ｂ、１３Ｂ、１５Ｂ、１７Ｂに外部電極４１、４３、４５、４７がそれぞれ形成されている。また、各外部電極の直交方向の幅は、各引出し電極の直交方向の幅と同じＷであり、各外部電極は、各引出し電極の全体を覆い隠すように形成される。積層コンデンサ１００は、上記のような構成で、外部電極４０、４２、４４、４６を電源側に、外部電極４１、４３、４５、４７を接地側に接続した状態で使用される。
【００１８】
次に、距離Ｇと幅Ｗとを１．２≦Ｗ／Ｇ≦４．０の関係を有するように構成した理由について説明する。各引出し電極は、積層方向において隣り合う引出し電極には、互いに逆方向に電流が流れる。この電流により発生する磁束は隣り合う引出し電極同士で互いに打ち消しあい、積層コンデンサ１の有するＥＳＬを低減させることができる。その場合、距離Ｇが短ければ短いほど、磁気結合が強まり、打ち消し合う磁束が増加するため、好ましい。また、幅Ｗが広ければ広いほど打ち消し合う磁束が増加するため、好ましい。
【００１９】
しかし、距離Ｇが短くなりすぎると、実装時に、各引出し電極間ではんだブリッジをおこす可能性が高まり、ショート不良が生じやすい。従って、そのような不都合が生じない範囲で、積層コンデンサ１について、Ｗ／Ｇを所定の範囲内で変えたときのＥＳＬの変化を調べた。
【００２０】
図３は、Ｗ／Ｇを所定の範囲内で変化させた際のＥＳＬの変化について調べた実験データである。積層コンデンサとしては、２０１２サイズのものを使用した。２０１２サイズとは、”２．０×１．２５×１．２５ｍｍ”の製品寸法のことを意味する。積層コンデンサのサイズが一定であるため、幅Ｗ＋距離Ｇの値も一定の値となる。図４の積層コンデンサ１００において、前述したように、距離Ｇが短すぎると、具体的には距離Ｇが１００μｍより短くなると、実装時に外部電極４０〜４３間及び４４〜４７間にはんだブリッジが生じる可能性が高まり、ショート不良が生じやすい。この値は、Ｗ／Ｇで表すとＷ／Ｇ＞４の場合の値である。従って、Ｗ／Ｇを４．０以下とした。
【００２１】
一方、Ｗ／Ｇが１．２より小さいと、ＥＳＬは、１００ｐＨより大きな値となってしまう。図５（ａ）は、Ｗ／Ｇが１．２より小さい場合（ＥＳＬ＞１００ｐＨ）に、低電圧で１ＧＨｚ以上の周波数で動作するデジタル機器に供給される電流Ａと電圧Ｖの関係を示した図である。図５（ｂ）は、Ｗ／Ｇが１．２以上の場合（ＥＳＬ≦１００ｐＨ）に、低電圧で１ＧＨｚ以上の周波数で動作するデジタル機器に供給される電流Ａと電圧Ｖの関係を示した図である。図から分かるように、ＥＳＬが１００ｐＨより大きい、すなわち、Ｗ／Ｇが１．２より小さいと、Ｗ／Ｇが１．２以上の場合と比べて電流Ａの変動に伴う電圧Ｖの変動が大きくなっている。従って、電圧変動を抑えるために、Ｗ／Ｇを１．２以上とした。
【００２２】
以上より、幅Ｗと距離Ｇが１．２≦Ｗ／Ｇ≦４．０の関係を有するように構成すれば、２０１２サイズの積層コンデンサのはんだショート不良を防ぎながらも、ＥＳＬを１００ｐＨ以下に抑えることができる。そのため、ＣＰＵに供給される電圧の変動を抑制することができる。
【００２３】
本発明による積層コンデンサは、上述した実施の形態に限定されず、特許請求の範囲に記載した範囲で種々の変形や改良が可能である。例えば、図６に示すように、積層数を更に増やしても良い。この場合、図２に示した誘電体素体２Ｂ〜２Ｉの積層体の組を更に数組積層させることとなる。また、図７に示すように、引出し電極を、１つの内部電極から複数引出しても良い。この場合、１つの内部電極から引出される複数の引出し電極は、同極性となる。
【図面の簡単な説明】
【００２４】
【図１】本実施の形態による積層コンデンサの斜視図である。
【図２】本実施の形態による積層コンデンサの分解斜視図である。
【図３】本実施の形態による積層コンデンサのＷ／Ｇを所定の範囲内で変化させた際のＥＳＬの変化について調べた実験データである。
【図４】本実施の形態による積層コンデンサに外部電極を形成した斜視図である。
【図５（ａ）】本実施の形態による積層コンデンサのＷ／Ｇが１．２より小さい場合（ＥＳＬ＞１００ｐＨ）に、低電圧で１ＧＨｚ以上の周波数で動作するデジタル機器に供給される電流Ａと電圧Ｖの関係を示した図である。
【図５（ｂ）】本実施の形態による積層コンデンサのＷ／Ｇが１．２以上の場合（ＥＳＬ≦１００ｐＨ）に、低電圧で１ＧＨｚ以上の周波数で動作するデジタル機器に供給される電流Ａと電圧Ｖの関係を示した図である。
【図６】積層数を更に増やした本実施の形態による積層コンデンサの斜視図である。
【図７】引出し電極を１つの内部電極から複数引出した本実施の形態による積層コンデンサの斜視図である。
【符号の説明】
【００２５】
１ 積層コンデンサ
２ 誘電体素体（積層体）
２Ａ-２Ｉ 誘電体層
１０Ａ-１７Ａ    内部電極
１０Ｂ-１７Ｂ    引出し電極
２１、２２  側面
Ｇ 距離
Ｗ 幅
【図１】
2006013380.tif 000003
【図２】
2006013380.tif 000004
【図３】
2006013380.tif 000005
【図４】
2006013380.tif 000006
【図５（ａ）】
2006013380.tif 000007
【図５（ｂ）】
2006013380.tif 000008
【図６】
2006013380.tif 000009
【図７】
2006013380.tif 000010