(57)【要約】【課題】本発明は上記問題点に鑑み案出されたものであり、その目的は研削工程を経ることなく下層バンプ上に上層バンプを形成できる半導体素子及びその製造方法を提供することにある。【解決手段】  本発明の半導体素子の製造方法は、半導体基板１上に形成された下地金属層３上に、下層バンプ５ｘを形成する第１の工程と、下層バンプ５ｘを平面視したときに下層バンプ５ｘの中央領域にフラックス６を塗布する第２の工程と、下層バンプ５ｘの中央領域を除く周囲領域に、フラックス６が露出するようにレジスト層７を形成する第３の工程と、下層バンプ５ｘの中央領域上に半田ペースト５’を供給するとともに、半田ペースト５’を加熱して、下層バンプ５ｘ上に上層バンプ５ｙを形成する第４の工程とを備える。【選択図】図２
2006013293.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された下地金属層上に、下層バンプを形成する第１の工程と、
前記下層バンプを平面視したときに該下層バンプの中央領域にフラックスを塗布する第２の工程と、
前記下層バンプの中央領域を除く周囲領域に、前記フラックスが露出するようにレジスト層を形成する第３の工程と、
前記下層バンプの中央領域上に半田ペーストを供給するとともに、該半田ペーストを加熱して、下層バンプ上に上層バンプを形成する第４の工程と、を備えたことを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板上にフェースダウンボンディングにて実装されるフリップチップ型ＩＣ等の半導体素子及びその製造方法に関するものである。
【背景技術】
【０００２】
従来、回路パターンを有した回路基板の上面に、ＩＣをフェースダウンボンディングすること、すなわち、ＩＣの集積回路形成面を回路基板と対面させた状態でＩＣを回路基板上に実装することが行われている。
【０００３】
このフェースダウンボンディングに用いられるＩＣはフリップチップ型ＩＣと呼ばれ、その端子を回路基板上の回路パターンに対し半田等の導電材料を介して接続させるようにしたものが一般的であった。
【０００４】
フリップチップ型ＩＣ等の半導体素子としては、集積回路が設けられている半導体基板２１の一主面に被着されたニッケル等から成る複数の下地金属層２３上に半田バンプ２５を選択的に形成した構造のものが知られている。かかる半導体素子を回路基板上に実装する場合、半田バンプ２５が回路基板上の対応する回路パターンと対向するようにして半導体素子を回路基板上に載置させた状態で、これらをリフロー炉に入れて加熱処理する。これにより半田バンプ２５を溶融させて、半導体素子の半田バンプ２５が回路基板上の回路パターンに接合される。
【０００５】
ところで、上述した半導体素子を回路基板上に搭載した場合の半田接合の信頼性は半田バンプ２５の高さに依存するところが大きく、一般的に、半田バンプ２５の高さが高い方が好ましいとされている。
【０００６】
そのため、図４に示すように半田バンプ２５を２層構造にしてその高さを高くすることが行われている。このような半田バンプ２５は、下地金属層２３上に形成され、球状の下層バンプ２５ｘと、該下層バンプ２５ｘ上に形成され、球状の上層バンプ２５ｙとから構成されている。更にこの下層バンプ２５ｘの側面がレジスト層２７により完全に取り囲まれている構造を有する。
【０００７】
このような半導体素子は、例えば図５に示すような工程を経て製作される。即ち、
（１）まず、下地金属層２３上に半田ペースト２５’を塗布し、これを加熱して球状の下層バンプ２５ｘを形成する（図５（ａ））。
【０００８】
（２）次に、下層バンプ２５ｘの周囲に、該下層バンプ２５ｘよりも高さの高いレジスト層２３を形成することにより下層バンプ２５ｘ全体を被覆するようにレジスト層２３を形成する（図５（ｂ））。
【０００９】
（３）続いて、下層バンプ２５ｘ及びレジスト層２３を研削することにより下層バンプ２５ｘの一部を露出させる。（図５（ｃ））。
【００１０】
（４）更に、下層バンプ２５ｘ上に半田ペースト２５”を塗布する（図５（ｄ））。
【００１１】
（５）最後に、下層バンプ２５ｘ上に塗布した半田ペースト２５”を加熱することによって下層バンプ２５ｘに接続された上層バンプ２５ｙを形成し、これによって下層バンプ２５ｘ及び上層バンプ２５ｙからなる半田バンプ２５が完成する（図５（ｅ））。
【特許文献１】特開２００１−２４４３７２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上述の製造方法により半田バンプ２５を形成する場合、下層バンプ２５ｘの研削時にレジスト層２３の削りカス等が下層バンプ２５ｘの露出した上面に付着してしまい、このような状態で下層バンプ２５ｘ上に上層バンプ２５ｙを形成すると、これら削りカスが半田バンプ２５中に混入してしまう。そしてこのような半田バンプ２５はその内部に削りカスが混入していることから、半田バンプ２５の機械的・電気的な接続の信頼性が低いという問題があった。
【００１３】
また上述の研削工程において、研削時に発生する熱のために半導体素子が損傷しないように水等の冷却液をかけていたため、この冷却液が研削により露出した下層バンプ２５ｘの表面を酸化させてしまうことがある。そして、このように下層バンプ２５ｘの表面に酸化膜が形成されると、この下層バンプ２５ｘの上に上層バンプ２５ｙを形成しようとしてもこの酸化膜によりこれら下層バンプ２５ｘと上層バンプ２５ｙとが充分接合しないという問題を生じていた。
【００１４】
本発明は上記問題点に鑑み案出されたものであり、その目的は研削工程を経ることなく下層バンプ２５ｘ上に上層バンプ２５ｙを形成できる半導体素子の製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
本発明の半導体素子の製造方法は、半導体基板上に形成された下地金属層上に、下層バンプを形成する第１の工程と、前記下層バンプを平面視したときに該下層バンプの中央領域にフラックスを塗布する第２の工程と、前記下層バンプの中央領域を除く周囲領域に、前記フラックスが露出するようにレジスト層を形成する第３の工程と、前記下層バンプの中央領域上に半田ペーストを供給するとともに、該半田ペーストを加熱して、下層バンプ上に上層バンプを形成する第４の工程と、を備えたことを特徴とするものである。
【発明の効果】
【００１６】
本発明の半導体素子の製造方法によれば、下層バンプの中央領域にフラックスを塗布し、フラックスの上面よりもレジスト層の上面が低くなるようにレジスト層が形成されることから、下層バンプの高さよりも厚みのあるレジスト層を形成しても、このレジスト層が下層バンプの中央領域を被覆することがない。それ故、レジスト層から下層バンプを露出させるための研削工程を経る必要がなくなる。これにより、研削による削りカスが半田バンプに混入して、その機械的・電気的な接続の信頼性が低下することがない。また下層バンプの表面が冷却液により酸化されることもなく、これによっても電気的或いは機械的な信頼性が低下することのないバンプを形成できる。
【００１７】
更に研削工程を経ないことから、下層バンプの高さが低くなることなく当初の高さを維持できる。それ故、半導体素子を回路基板上に搭載した場合の半田接合の信頼性も向上する。
【００１８】
また、フラックスの塗布面積を調整することにより、容易に下層バンプと上層バンプとの接合面積を調整できる。これはフラックスの塗布量域がそのまま下層バンプと上層バンプとの接合面積となるためである。この接合面積を調整することにより下層バンプと上層バンプとの接合強度や上層バンプの高さや形状を容易に制御することが可能となる。
【００１９】
特にフラックスの塗布領域を広くすれば、レジスト層から露出する下層バンプの面積が広く確保できるため、この下層バンプ上に形成される上層バンプとの接合面積が広くなり半田バンプの接合強度が上がることから、半田バンプ５の接合強度を確保したいときは、フラックスの塗布面積を広くすればよい。
【００２０】
一方、フラックスの塗布面積を狭くすれば、下層バンプと上層バンプとの結合面積も狭くなることから、半田ペーストに表面張力がより強く働き、この結果上層バンプを球状の高さの高い半田バンプにできる。塗布される半田ペーストが同量であれば、この球状の上層バンプのほうが、平たい形状の上層バンプに比してその高さは高い。従ってフラックスの塗布面積を狭くすることで容易に上層バンプの高さを高くできる。このように、フラックスの塗布工程において、その塗布量を調整することで、下層バンプと上層バンプとの接合強度や上層バンプの高さや形状を容易に制御できる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明を添付図面に基づいて詳細に説明する。
【００２２】
半導体素子の説明
まず本発明の半導体素子について図１を用いて詳細に説明する。
【００２３】
図１は本発明の製造方法により製造された半導体素子の断面図であり、図１に示す半導体素子は、半導体基板１上に回路配線２や下地金属層３，パッシベーション層４，半田バンプ５等が設けられた構成となっている。
【００２４】
半導体基板１は、単結晶シリコン等の半導体材料から成り、その上面にトランジスタ等の機能素子（図示せず）や回路配線２、下地金属層３、パッシベーション層４、半田バンプ５、レジスト層７等が被着され、これらを支持する支持母材として機能する。
【００２５】
このような半導体基板１は、例えば従来周知のチョコラルスキー法（引き上げ法）等によって形成された単結晶シリコンのインゴット（塊）を所定厚みにスライスして板体を得るとともに、その表面を研磨し、しかる後、従来周知の熱酸化法によって板体表面全体に絶縁膜を形成することによって製作される。
【００２６】
また半導体基板１上に形成される回路配線２は、アルミニウム（Ａｌ）や銅（Ｃｕ）等の金属材料により０．５μｍ〜１．５μｍの厚みに被着されており、図示しないトランジスタ等の機能素子に外部からの電源電力や電気信号等を供給するための給電配線として機能する。
【００２７】
このような回路配線２の一部上面には複数の下地金属層３が半導体基板１の端部に沿って直線状に配列されるように点在している。
【００２８】
下地金属層３は、半導体素子を回路基板上に実装する際、下地金属層３上に設けられるバンプ５の溶融に伴って回路配線２を形成するアルミニウム等が浸蝕されるのを有効に防止するためのものであり、バンプ５を構成する材料に対して濡れ性が良好となるような構造を有している。具体的には、半導体基板１側から亜鉛（Ｚｎ）、ニッケル（Ｎｉ）及び金（Ａｕ）を順次積層させた３層構造、亜鉛（Ｚｎ）、ニッケル（Ｎｉ）の２層構造、もしくは、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、金（Ａｕ）の３層構造、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）の２層構造等となっている。
【００２９】
尚、回路配線２は、従来周知のスパッタリング、フォトリソグラフィー技術、エッチング技術を採用することにより半導体基板１の上面に所定パターンに形成される。また下地金属層３は、亜鉛（Ｚｎ）、ニッケル（Ｎｉ）及び金（Ａｕ）の３層構造である場合、例えば、後述するパッシベーション層４を形成した後、該パッシベーション層４より露出した回路配線２の一部上面に、従来周知の無電解メッキ法等を採用することにより、亜鉛（Ｚｎ）、ニッケル（Ｎｉ）及び金（Ａｕ）を基板側より順次積層して円柱状を成すように形成される。
【００３０】
一方、下地金属層３の非形成領域には、窒化珪素（Ｓｉ３Ｎ４）や酸化珪素（ＳｉＯ２）、ポリイミド等の電気絶縁材料から成るパッシベーション層４が回路配線２や図示しない機能素子を被覆するように被着されている。
【００３１】
かかるパッシベーション層４は、機能素子や回路配線２を大気と良好に遮断することで、機能素子や回路配線２が大気中に含まれている水分等の接触により腐食するのを有効に防止するためのものであり、その一部は下地金属層３の外周上面を被覆していることが好ましい。
【００３２】
尚、パッシベーション層４は、従来周知のスパッタリング、フォトリソグラフィー技術、エッチング技術等を採用することによって半導体基板１の上面に０．５μｍ〜３．０μｍの厚みに形成される。
【００３３】
そして、先に述べた下地金属層３の上面には半田バンプ５が形成されている。
【００３４】
この半田バンプ５は、下地金属層３の上面に形成された下層バンプ５ｘと、該下層バンプ５ｘ上に形成された上層バンプ５ｙとからなり、半導体素子を回路基板上に実装する際、加熱されることによって溶融し、半導体素子の下地金属層３と回路基板上の回路パターンとを電気的・機械的に接続するためのものであり、例えば錫（Ｓｎ）と銀（Ａｇ）と銅（Ｃｕ）とを９６．５：３．０：０．５の比率で溶融・固化させた半田等の導電材料により２０μｍ〜１００μｍの高さに形成される。なお、このような半田バンプ５は、後述の製造方法により製作される。
【００３５】
一方、上述の半田バンプ５の非形成領域には、該半田バンプ５の下層バンプ５ｘを囲繞するレジスト層７が被覆されており、該レジスト層７と下層バンプ５ｘとが互いに接触した状態となっている。
【００３６】
レジスト層７は、半導体素子を回路基板上に実装して実装構造体を構成した場合に、該実装構造体に印加された外力を吸収することで半田バンプ５にかかる負荷を小さくするためのものであり、これによって半導体素子の接合信頼性を高く維持することができる。それ故、レジスト層７は半田バンプ５よりもヤング率の大きな材料により形成することが好ましく、例えば、エポキシ樹脂やポリイミド樹脂等のソルダーレジスト材料により形成する。
【００３７】
半導体素子の製造方法の説明
次に本発明の半導体素子の製造方法について、上述の半導体素子を製造する場合を例に図２を用いて説明する。図２の（ａ）〜（ｇ）は半導体素子の製造方法を説明するための各工程の断面図である。
【００３８】
（１）まず、上面に回路配線２や下地金属層３、パッシベーション層４を被着した半導体基板１を準備し、下地金属層３上に半田ペースト５’を塗布する（図２（ａ））。
【００３９】
半田ペースト５’の塗布には、例えば、従来周知のスクリーン印刷法が採用される。すなわち、半導体基板１上に下地金属層３に対応する開口を有した印刷マスク８を配置させるとともに、該印刷マスク８上に配置させた半田ペースト５’をスキージ等の押圧手段９により押し出すことにより印刷マスク８の開口を介して下地金属層３上に塗布する。
【００４０】
また半田ペースト５’としては、多数の半田粒子にフラックス等を添加・混合して所定の粘度に調整した半田ペーストが好適に用いられる。
【００４１】
（２）次に、下地金属層３上に塗布した半田ペースト５’を、該半田ペースト５’の融点以上の温度で例えば４０秒〜６０秒間、加熱することにより下地金属層３上に下層バンプ５ｘを形成する（図２（ｂ））。
【００４２】
このような下層バンプ５ｘは、加熱により溶融し、溶融した半田ペースト５’が表面張力により球状になっており、その形状を維持したまま固化している。
【００４３】
半田ペースト５’の加熱は、例えば、半田ペースト５’が塗布された半導体基板１をリフロー炉内に導入し、該リフロー炉内に設けられるヒーターからの熱によって行われる。
【００４４】
（３）次に、前述のように球状に形成された下層バンプ５ｘを、平面視したときに下層バンプ５ｘの中央にあたる領域にフラックス６を塗布する（図２（ｃ））。この中央に当たる領域は、球状の下層バンプ５ｘの最も高さの高い頂点部分である。
【００４５】
このとき、フラックスの塗布された面積が広いほど、レジスト層７から露出する下層バンプ５ｘの面積が広く確保できるため、この下層バンプ５ｘ上に形成される上層バンプ５ｙとの接合面積が広くなり半田バンプ５の接合強度が上がる。従って、半田バンプ５の接合強度を確保したいときは、フラックス６の塗布面積を広くすればよい。
【００４６】
一方、半田バンプ５の高さを確保したい場合は、フラックス６の塗布面積を狭くすればよい。下層バンプ５ｘ上のフラックス６の塗布量域の面積が広い場合、下層バンプ５ｘと上層バンプ５ｙとの結合面積が広くなることから、半田ペースト５”に働く表面張力が弱く平たい上層バンプ５ｙが形成される。これに対してフラックス６の塗布量域の面積を狭くした場合は、下層バンプ５ｘと上層バンプ５ｙとの結合面積も狭くなることから、表面張力がより強く働き、この結果上層バンプは球状となる。塗布される半田ペースト５”が同量であれば、この球状の上層バンプ５ｙのほうが、平たい形状の上層バンプ５ｙに比してその高さは高い。従ってフラックスの塗布面積を狭くすることで容易に上層バンプの高さを高くできる。
【００４７】
このようにフラックス６の塗布量域を調整することにより、容易に下層バンプ５ｘと上層バンプ５ｙとの接合強度や上層バンプ５ｙの高さや形状を制御することが可能である。
【００４８】
そして、このフラックス６の塗布には、図3に示すように以下のような方法が用いられる。
【００４９】
すなわち、上面が平らなフラックス転写テーブルの上に均一にペースト状のフラックス６を塗布する一方、下層バンプ５ｘを形成した半導体基板をウェハー吸着ヘッドにより真空吸着させることにより持ち上げ、フラックス転写テーブルのフラックス６が塗布された面と、半導体基板の下層バンプ５ｘが形成された面とを対向させて徐々に両者の距離を詰めていく。そして、下層バンプの頂部である中央領域をフラックス６に接触させることにより、下層バンプ５ｘの中央領域にフラックス６を転写させる。
【００５０】
このとき、フラックス転写テーブルのフラックス６の厚みを制御してやることで、容易に転写されるフラックス６の塗布量域を決定することができる。フラックス６の塗布量息の調整が容易であることから、上層バンプ５ｙの高さや形状の調整も容易である事は言うまでもない。
【００５１】
ここで用いられるフラックス６は、例えばペースト状のものが用いられ、その粘度が、下層バンプ５ｘ上に転写された後に流れ出さない程度の粘度、例えば０．５Ｐａ・Ｓ〜５０Ｐａ・Ｓ程度であることが望ましい。
【００５２】
また、後述するレジスト層７を形成する工程において、レジスト材料７’を加熱して流動化させ更に熱硬化させることが行われるが、このときにレジスト材料７’と混合してしまうことのない性質を有していることが求められる。このようなレジスト材料７’としては、ロジン系のフラックスが知られている。
【００５３】
（４）続いて、下層バンプ５ｘ上の中央領域以外の領域に、レジスト層７を構成するためのレジスト材料７’を塗布する（図２（ｄ））。
【００５４】
レジスト材料７’の塗布には、例えば従来周知のスクリーン印刷法やディスペンサ法が採用される。本実施形態においては、スクリーン印刷法を採用している。すなわち、スクリーン印刷に使用される印刷マスク８を、その開口部が下層バンプ５ｘの存在しない領域に、非開口部が下層バンプ５ｘ上に、それぞれ位置するように基板上に配置するとともに、レジスト材料７’を印刷マスク８上に載置し、しかる後、スキージ等の押圧手段９を移動させることにより、レジスト材料７’を開口部を介して半導体基板１上に塗布する。なお、本実施形態においては、レジスト材料７’として熱硬化性エポキシ樹脂を用いている。
【００５５】
（５）次に、塗布したレジスト材料７’を例えば５０℃〜９０℃の温度で加熱することでレジスト材料７’を流動させ、しかる後、これを９０℃〜１６０℃の高温で熱硬化させることにより、レジスト層７を形成する（図２（ｅ））。
【００５６】
この流動化したレジスト材料７’は半導体基板１上で広がって下層バンプ５ｘを被覆する。このとき、レジスト材料７’の厚みは、下層バンプ５ｘの上面の高さよりもレジスト材料７’の厚みが厚くてもよいが、フラックス６の上面よりは低くなければならない。
【００５７】
レジスト層７の厚みが、下層バンプ５ｘ上のフラックス６の上面の高さよりも低く設定されていれば、下層バンプ５ｘの中央領域以外の周囲領域がレジスト層７により完全に被覆されても、レジスト層７がフラックス６を被覆してしまうことはない。これにより、レジスト層７の塗布後もフラックス６が上面に露出した状態を維持できる。
【００５８】
それ故、レジスト層７から下層バンプ５ｘを露出させるための研削工程を経る必要がなくなる。これにより、研削による削りカスが半田バンプ５に混入して、その機械的・電気的な接続の信頼性が低下することもない。また下層バンプ５ｘの表面が冷却液により酸化されることもなく、これによっても電気的或いは機械的な信頼性が低下することのない半田バンプ５を形成できる。
【００５９】
更に研削工程を経ないことから、下層バンプ５ｘの高さが低くなることなく当初の高さを維持できる。それ故、半導体素子を回路基板上に搭載した場合の半田接合の信頼性も向上する。
【００６０】
（６）続いて、下層バンプ５ｘ上に半田ペースト５”を塗布する（図２（ｆ））。
【００６１】
このとき、図２（ｆ）に示すように、下層バンプ５ｘの表面のみならずレジスト層７の表面にも半田ペースト５”を塗布するようにすれば、より多くの半田ペースト５”を下層バンプ５ｘ上に塗布することができ、トータルのバンプの高さを高くすることが可能となる。
【００６２】
このときの半田ペースト５”は、その中に含まれるフラックスの量を少なくしてもよい。一般に半田ペースト５”中には溶剤としてのフラックスが含まれるが、上述の工程で下層バンプ５ｘ上には、フラックス６が塗布されているため、このフラックス６と半田ペースト５”中に含まれるフラックスとを合わせた量が、この半田ペースト５”のバンプ形成時のフラックスの量となる。バンプ形成時にフラックスの量が多いと、このフラックスが蒸発して半田ペースト中に気泡として混入しやすく、このような気泡は半田バンプの機械的強度を弱くする。
【００６３】
従って、半田ペースト５”の加熱溶融時にフラックスの量が多くなりすぎないようにあらかじめ半田ペースト５”中のフラックスを少なくしてもよい。このとき、半田ペースト５”の粘度は、半田ペースト５’の粘度よりも高くなっている。
【００６４】
例えば、上層バンプ５ｙの半田材料５”中のフラックスと下層バンプ上に塗布されたフラックスとが交じり合ったときのフラックスの単位体積の量が、下層バンプ５ｘ中に含まれるフラックスの単位体積の量と同程度になるように調整すればよい。
【００６５】
なお、半田ペースト５”の塗布には、例えば、従来周知のスクリーン印刷法が採用される。すなわち、半導体基板１上に下地金属層３に対応する開口を有した印刷マスク８を配置させるとともに、該印刷マスク８上に載置させた半田ペースト５”を印刷マスク８の開口を介して下地金属層３上に塗布する。
【００６６】
（７）最後に、工程（５）で塗布した半田ペースト５”を、該半田ペースト５”の融点以上の温度で４０秒〜６０秒間、加熱することにより上層バンプ５ｙを形成し、下層バンプ５ｘと上層バンプ５ｙとでバンプ５を形成する（図２（ｇ））。
【００６７】
なお、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良が可能である。
【００６８】
例えば、レジスト層７を形成した後に、下層バンプ５ｘ上のフラックス６を除去する工程を経てもよい。このようにフラックスを除去すると、下層バンプ５ｘ上に上層バンプの半田材料５”を塗布し、これをリフローする際に、フラックス６が蒸発して半田ペースト５”中に気泡として混入することが抑制できる。また気泡が混入してもその気泡が抜けやすい性質を有する半田ペーストを用いた場合は、気泡が発生しても構わないためフラックスを除去しなくてよい。
【図面の簡単な説明】
【００６９】
【図１】本発明の一実施形態に係る製造方法により製造された半導体素子の断面図である。
【図２】（ａ）〜（ｇ）は、図１の半導体素子の製造方法を説明するための各工程の断面図である。
【図３】図２に係る製造方法のフラックス塗布工程を説明するための断面図である。
【図４】従来の製造方法により製造された半導体素子の断面図である。
【図５】（ａ）〜（ｅ）は、従来の半導体素子の製造方法を説明するための各工程の断面図である。
【符号の説明】
【００７０】
１・・・半導体基板
２・・・回路配線
３・・・下地金属層
４・・・パッシベーション層
５・・・半田バンプ
５ｘ・・・下層バンプ
５ｙ・・・上層バンプ
５’，５”・・・半田ペースト
６・・・レジスト層
６’・・・レジスト材料
７・・・フラックス
８・・・印刷マスク
９・・・押圧手段（スキージ）
１０・・・フラックス転写テーブル
１１・・・ウェハー吸着ヘッド
【図１】
2006013293.tif 000003
【図２】
2006013293.tif 000004
【図３】
2006013293.tif 000005
【図４】
2006013293.tif 000006
【図５】
2006013293.tif 000007