(57)【要約】【課題】デバッグ装置からのデバッグ信号の有効／無効を適宜に切り換え制御することを可能とした電子機器を提供する。【解決手段】デバッグ装置５とＩＯプロセッサ３１１とを繋ぐ信号線上には、デバッグ信号の有効／無効を制御するスイッチ３１３が設けられる。スイッチ３１３の制御信号は、外部制御されるデバッグ信号接続制御部３１４から出力されるが、デバッグ信号接続制御部３１４とスイッチ３１３とを繋ぐ信号線上には、この制御信号のオーバーライドを実行するスイッチ３１８が設けられる。スイッチ３１８の制御信号は、ＩＯプロセッサ３１１配下のデバッグ信号接続制御オーバーライド制御部３１９から出力される。更に、スイッチ３１８とスイッチ３１３とを繋ぐ信号線上には、この信号線を一旦外部に導出する出力端子および再度内部に導入する入力端子を有するループバック部３２０が設けられる。【選択図】図１
2006309548.tif 000002
【特許請求の範囲】
【請求項１】
デバッグ信号を入力するための入力端子を備えたプロセッサと、
外部からのデバッグ信号を前記入力端子に伝搬するための信号経路上に設けられ、当該デバッグ信号の有効／無効を切り換え可能な第１のスイッチと、
外部からのコマンド信号に基づき、前記デバッグ信号の有効／無効の切り換えを前記第１のスイッチに行わせるための制御信号を出力する第１の制御手段と、
前記第１の制御手段からの制御信号を前記第１のスイッチに伝搬するための信号経路上に設けられ、前記デバッグ信号を有効とすべく前記第１の制御手段から出力された制御信号を前記デバッグ信号を無効とする制御信号に置き換え可能な第２のスイッチと、
前記プロセッサからのコマンド信号に基づき、前記制御信号の置き換え有無の切り換えを前記第２のスイッチに行わせるための制御信号を出力する第２の制御手段と
を具備することを特徴とする電子機器。
【請求項２】
前記第２のスイッチから前記第１のスイッチへと制御信号を伝搬するための信号経路を一旦外部に導出するための出力端子と、この出力端子から外部に導出された信号経路を再度内部に導入するための入力端子とからなるループバック部を具備することを特徴とする請求項１記載の電子機器。
【請求項３】
前記電子機器は、集積回路として構成され、前記ループバック部は、前記電子機器がプリント基板上に配置された状態においては外部から隠蔽されるように設けられることを特徴とする請求項２記載の電子機器。
【請求項４】
前記第２の制御手段に対するコマンド信号の出力制御を前記プロセッサに実行させるためのプログラムのパラメータであって、前記第２の制御手段に対して所定のコマンド信号を前記プロセッサに出力させるためのパラメータを電気的に書き換え可能に格納するメモリ装置を具備することを特徴とする請求項１記載の電子機器。
【請求項５】
前記第２のスイッチに対するコマンド信号の出力制御を前記プロセッサに実行させるためのプログラムであって、前記第２の制御手段に対して所定のコマンド信号を前記プロセッサに出力させるためのプログラムを電気的に書き換え可能に格納するメモリ装置を具備することを特徴とする請求項１記載の電子機器。
【請求項６】
デバッグ信号を入力するための入力端子を備えたプロセッサと、
外部からのデバッグ信号を前記入力端子に伝搬するための信号経路上に設けられ、当該デバッグ信号の有効／無効を切り換え可能なスイッチと、
前記プロセッサからのコマンド信号に基づき、前記デバッグ信号の有効／無効の切り換えを前記スイッチに行わせるための制御信号を出力する制御手段と、
前記制御手段から前記スイッチへと制御信号を伝搬するための信号経路を一旦外部に導出するための出力端子と、この出力端子から外部に導出された信号経路を再度内部に導入するための入力端子とからなるループバック部と
を具備することを特徴とする電子機器。
【請求項７】
前記電子機器は、集積回路として構成され、前記ループバック部は、前記電子機器がプリント基板上に配置された状態においては外部から隠蔽されるように設けられることを特徴とする請求項６記載の電子機器。
【請求項８】
前記制御手段に対するコマンド信号の出力制御を前記プロセッサに実行させるためのプログラムのパラメータであって、前記制御手段に対して所定のコマンド信号を前記プロセッサに出力させるためのパラメータを電気的に書き換え可能に格納するメモリ装置を具備することを特徴とする請求項６記載の電子機器。
【請求項９】
前記スイッチに対するコマンド信号の出力制御を前記プロセッサに実行させるためのプログラムであって、前記制御手段に対して所定のコマンド信号を前記プロセッサに出力させるためのプログラムを電気的に書き換え可能に格納するメモリ装置を具備することを特徴とする請求項６記載の電子機器。
【請求項１０】
所定の制御信号を伝搬するための信号経路を一旦外部に導出するための出力端子と、この出力端子から外部に導出された信号経路を再度内部に導入するための入力端子とからなるループバック部を、プリント基板上に配置された状態においては外部から隠蔽されるように設けたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えばデバッグ装置を用いた不正アクセスを防止すべくデバッグ信号の有効／無効を適宜に切り換え制御するためのセキュリティ制御技術に関する。
【背景技術】
【０００２】
近年の半導体製造技術の向上は目覚ましく、プロセッサを搭載した高機能タイプの集積回路が数多く開発されている。この種の集積回路では、その開発や評価を効率的に行うために、外部接続されるデバッグ装置からのデバッグ信号に基づいて動作（トレース情報の出力を含む）する機能をプロセッサに組み込むことが一般的である。そして、この種の集積回路の開発や評価をより効率的に行うための手法も種々提案されている（例えば特許文献１，２等参照）。
【特許文献１】特開平１１−２８２７１３号公報
【特許文献２】特開平１１−２８２７１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、デバッグ装置による制御は、集積回路の開発や評価を効率的に行うことを可能とする一方で、デバッグ装置が不正利用された場合、集積回路内のプロセッサによる処理手順が読み取られてしまう等といったセキュリティ面での問題を発生させる。
【０００４】
このため、例えばデバッグ装置からのデバッグ信号の有効／無効を切り換えるための仕組みを備えるといったことも行われている。しかしながら、この切り換えを外部からの制御信号に基づいて行う仕様では、（この制御信号の使い方が漏洩してしまうおそれも否定できないために）セキュリティ面での問題は依然として解決されず、プロセッサによって内部的に制御する仕様では、例えばプロセッサを動作させるためのプログラムの不具合により、デバッグ装置からのデバッグ信号が作業者の意図に反して無効とされてしまった場合には、もはや何等の対処も行えない状況に陥ってしまう。このようなことから、例えば開発行程等の状況に応じて、デバッグ装置からのデバッグ信号の有効／無効を適宜に切り換え制御するための仕組みが強く求められていた。
【０００５】
この発明は、このような事情を考慮してなされたものであり、デバッグ装置からのデバッグ信号の有効／無効を適宜に切り換え制御することを可能とした電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
前述した目的を達成するために、この発明の電子機器は、デバッグ信号を入力するための入力端子を備えたプロセッサと、外部からのデバッグ信号を前記入力端子に伝搬するための信号経路上に設けられ、当該デバッグ信号の有効／無効を切り換え可能な第１のスイッチと、外部からのコマンド信号に基づき、前記デバッグ信号の有効／無効の切り換えを前記第１のスイッチに行わせるための制御信号を出力する第１の制御手段と、前記第１の制御手段からの制御信号を前記第１のスイッチに伝搬するための信号経路上に設けられ、前記デバッグ信号を有効とすべく前記第１の制御手段から出力された制御信号を前記デバッグ信号を無効とする制御信号に置き換え可能な第２のスイッチと、前記プロセッサからのコマンド信号に基づき、前記制御信号の置き換え有無の切り換えを前記第２のスイッチに行わせるための制御信号を出力する第２の制御手段とを具備することを特徴とする。
【０００７】
また、この発明の電子機器は、デバッグ信号を入力するための入力端子を備えたプロセッサと、外部からのデバッグ信号を前記入力端子に伝搬するための信号経路上に設けられ、当該デバッグ信号の有効／無効を切り換え可能なスイッチと、前記プロセッサからのコマンド信号に基づき、前記デバッグ信号の有効／無効の切り換えを前記スイッチに行わせるための制御信号を出力する制御手段と、前記制御手段から前記スイッチへと制御信号を伝搬するための信号経路を一旦外部に導出するための出力端子と、この出力端子から外部に導出された信号経路を再度内部に導入するための入力端子とからなるループバック部とを具備することを特徴とする。
【発明の効果】
【０００８】
この発明によれば、デバッグ装置からのデバッグ信号の有効／無効を適宜に切り換え制御することを可能とした電子機器を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照してこの発明の実施形態について説明する。図１は、この発明の一実施形態に係る情報処理システムの構成を示す図である。この情報処理システムは、例えばデスクトップタイプやノートブックタイプのパーソナルコンピュータ等であり、メインプロセッサ１がメモリ２に格納されたプログラムを実行することにより、文書作成機能、表計算機能、Ｗｅｂページ閲覧機能、画像再生機能等の様々な機能を実現する。
【００１０】
この情報処理システムには、ＩＯコントローラ３１（本発明の電子機器）と内部ＩＯデバイス３２とを備えたＩＯ処理ユニット３が設けられる。内部ＩＯデバイス３２は、例えばスクランブル化が施された動画像データ等を格納するものであり、ＩＯコントローラ３１は、このスクランブル化やデスクランブル化を行う機能を有している。また、ＩＯ処理ユニット３には、スクランブル化が施された動画像データ等を格納するための外部ＩＯデバイス４を接続することも可能である。つまり、ＩＯコントローラ３１は、内部ＩＯデバイス３２や外部ＩＯデバイス４に格納されるデータに対して、部外者に知られてはならない特殊な処理を施しているわけである。
【００１１】
このＩＯコントローラ３１は、集積回路として構成されており、その開発や評価を効率的に行うことを可能とするために、デバッグ装置５からのデバッグ信号を受け付ける機能を備えている。そして、このＩＯコントローラ３１は、デバッグ装置５からのデバッグ信号の有効／無効を適宜に切り換え制御することのできる仕組みを備えており、以下、この点について詳述する。
【００１２】
ＩＯコントローラ３１における処理は、ＩＯプロセッサ３１１によってその制御が司られている。ＩＯプロセッサ３１１は、メモリ３１２に格納されたプログラムの記述に基づいて動作するものであるが、デバッグ装置５からのデバッグ信号に基づいて動作する機能も併せ持っている。そして、このＩＯプロセッサ３１１とデバッグ装置５との間でデバッグ信号を授受するための信号線上には、このデバッグ信号の有効／無効を切り換え制御するためのデバッグ信号接続有効／無効制御部３１３（第１のスイッチ）が設けられる。
【００１３】
デバッグ信号接続有効／無効制御部３１３は、デバッグ信号接続制御信号の供給を受けてその動作を決定するものであり、このデバッグ信号接続制御信号を外部から供給制御するための仕組みとして、ＩＯコントローラ３１には、デバッグ信号接続制御部３１４（第1の制御手段）が設けられている。
【００１４】
デバッグ信号接続制御部３１４は、メインプロセッサアクセスバスに接続され、同じくこのメインプロセッサアクセスバスに接続されるＭＰＩＯバスブリッジ３１５を介してメインプロセッサ１からのコマンド信号を受け取ることができる。ＭＰＩＯバスブリッジ３１５は、メインプロセッサＩＯバスとメインプロセッサアクセスバスとを相互接続する中継回路である。そして、このメインプロセッサ１からのコマンド信号に基づき、デバッグ信号接続制御部３１４は、デバッグ信号接続有効／無効制御部３１３を駆動制御するためのデバッグ信号接続制御信号を出力する。
【００１５】
なお、このメインプロセッサアクセスバスには、ＩＯプロセッサリセット制御部３１６およびＭＰ−ＩＯＰ通信制御部３１７も接続されている。ＩＯプロセッサリセット制御部３１６は、ＩＯプロセッサ３１１を初期化させるＩＯプロセッサリセット信号をメインプロセッサ１の制御下で供給するために設けられるものであり、ＭＰ−ＩＯＰ通信制御部３１７は、メインプロセッサ１とＩＯプロセッサ３１１との間のインタフェース用に設けられるものである。
【００１６】
そして、このＩＯコントローラ３１では、デバッグ信号接続制御部３１４から出力されたデバッグ信号接続制御信号をデバッグ信号接続有効／無効制御部３１３に供給するための信号線上に、このデバッグ信号接続制御信号をオーバーライドするためのデバッグ信号接続制御有効／無効オーバーライド制御部３１８（第２のスイッチ）が設けられる。
【００１７】
デバッグ信号接続制御有効／無効オーバーライド制御部３１８は、デバッグ信号接続制御部３１４から出力された、デバッグ信号を有効とするデバッグ信号接続制御信号を、デバッグ信号を無効とする信号に置き換えるものであり、この置き換えの実施有無をオーバーライド制御信号の供給を受けて決定する。オーバーライド制御信号は、デバッグ信号接続制御オーバーライド制御部３１９（第２の制御手段）によって出力され、このデバッグ信号接続制御オーバーライド制御部３１９の制御は、ＩＯプロセッサ３１１によって実行される。
【００１８】
つまり、デバッグ信号接続制御部３１４を介した（外部からの）メインプロセッサ１による制御と、デバッグ信号接続制御オーバーライド制御部を介した（内部的な）ＩＯプロセッサ３１１による制御との組み合わせは、図２に示す４つの状態となり、その結果、メインプロセッサ１の制御下でデバッグ信号を有効とするデバッグ信号接続制御信号が出力され、かつ、ＩＯプロセッサ３１１の制御による当該デバッグ信号接続制御信号のオーバーライドが行われていない状態１の場合にのみ、デバッグ装置５からのデバッグ信号が有効となることになる。換言すると、メインプロセッサ１の制御下でデバッグ信号を有効とするデバッグ信号接続制御信号が出力されていても、ＩＯプロセッサ３１１の制御下で当該デバッグ信号接続制御信号のオーバーライドが行われた場合、メインプロセッサ１からの制御は打ち消されることになる（状態３）。
【００１９】
さらに、このＩＯコントローラ３１では、デバッグ信号接続制御有効／無効オーバーライド制御部３１８とデバッグ信号接続有効／無効制御部３１３との間を繋ぐための信号線の経路上に、ループバック部３２０が設けられる。ループバック部３２０は、デバッグ信号接続制御有効／無効オーバーライド制御部３１８側からの信号線を一旦外部に導出するための出力端子と、この出力端子から外部に導出された信号線を再び内部に導入するための入力端子とから構成されている。そして、このループバック部３２０は、ＩＯ処理ユニット３のプリント基板上に配置されると、外部からは隠蔽されるようになっている。つまりＩＯ処理ユニット３側の配線パターンでループバックを形成することで、ＩＯ処理ユニット３のプリント基板上に配置した後は、このループバック部３２０の存在を消し去ることができる。
【００２０】
このループバック部３２０を設けることにより、例えばＩＯコントローラ３１の開発行程の比較的初期の段階においては、例えば図３に示すような取り扱いが可能となる。より具体的には、ＩＯコントローラ３１をＩＯ処理ユニット３のプリント基板上に配置できる段階に無い場合や、ＩＯコントローラ３１単独で動作テストを行いたい場合等に、このループバック部３２０の入力端子にデバッグ装置５からデバッグ信号接続制御信号を直接入力することで、当該デバッグ装置５からのデバッグ信号を有効にする。これにより、ＩＯプロセッサ３１１をデバッグ装置５側から任意に動作させることが可能となる。
【００２１】
以上の作業で、例えばＩＯプロセッサ３１１で実行するプログラムに不具合が含まれていないことが評価できたら、今度は、このＩＯコントローラ３１をＩＯ処理ユニット３のプリント基板上に配置し、単独ではなくシステム的な動作テストを行う段階に進むことになるが、この場合には、デバッグ信号接続制御オーバーライド制御部３１９によるオーバーライドが行われないようにしておく。これは、例えばＩＯプロセッサ３１１で実行されるプログラムであって、デバッグ信号接続制御オーバーライド制御部３１９を駆動制御するためのプログラムが参照するパラメータ、または、当該プログラムそのものをメモリ３１２の書き換えで交換することによって実行する。そして、このパラメータまたはプログラムの交換を行うために、メモリ３１２は、例えばＥＰＲＯＭなどの電気的に書き換えが可能なメモリ装置によって構成される。
【００２２】
つまり、この段階でデバッグ装置５を使用する場合には、メインプロセッサ１からデバッグ信号接続制御部３１４を駆動制御することにより、当該デバッグ装置５からのデバッグ信号を有効にする。これにより、同様に、ＩＯプロセッサ３１１をデバッグ装置５側から任意に動作させることが可能となる。
【００２３】
また、動作テストが完了して製品として出荷可能な最終段階では、メモリ３１２の内容を書き換えることで、デバッグ信号接続制御オーバーライド制御部３１９によるオーバーライドが行われるようにしておく。これにより、デバッグ装置５からのデバッグ信号を有効にはできなくなるので、デバッグ装置５が不正利用されてＩＯコントローラ３１による処理手順が読み取られてしまうといったことを確実に防止する。
【００２４】
このように、このＩＯコントローラ３１は、例えば開発行程等の状況に応じて、デバッグ装置５からのデバッグ信号の有効／無効を適宜に切り換え制御することを実現する。
【００２５】
ところで、以上では、図１に示したように、ループバック部３２０を備えた構成のＩＯコントローラ３１について説明したが、図４に示すように、このループバック部３２０を持たなくとも、（外部からの）メインプロセッサ１の制御下でデバッグ信号を有効とするデバッグ信号接続制御信号が出力されても、（内部的な）ＩＯプロセッサ３１１の制御下で当該デバッグ信号接続制御信号のオーバーライドを行えるようにした仕組み構成を有する点で有効である。
【００２６】
また、例えば図５に示すように、デバッグ信号接続制御部３１４がＩＯプロセッサ３１４によって内部的にのみ制御される場合において、このデバッグ信号接続制御部３１４とデバッグ信号接続有効／無効制御部３１３との間を繋ぐための信号線の経路上に、前述したようなループバック部３２０を設けることも有効である。
【００２７】
つまり、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００２８】
【図１】この発明の一実施形態に係る情報処理システムの構成を示す図
【図２】同実施形態の情報処理システムに搭載されるＩＯコントローラのデバッグ信号接続制御信号およびオーバーライド制御信号によるデバッグ信号接続有効／無効制御部の制御結果を示す図
【図３】同実施形態の情報処理システムに搭載されるＩＯコントローラのＩＯプロセッサをループバック部の入力端子よりデバッグ信号接続制御信号を直接入力することでデバッグ装置から任意に動作させる様子を示す図
【図４】同実施形態の情報処理システムに搭載されるＩＯコントローラの第１の変形例における構成を示す図
【図５】同実施形態の情報処理システムに搭載されるＩＯコントローラの第２の変形例における構成を示す図
【符号の説明】
【００２９】
１…メインプロセッサ、２…（ＭＰ用）メモリ、３…ＩＯ処理ユニット、４…外部ＩＯデバイス、５…デバッグ装置、３１…ＩＯコントローラ、３２…内部ＩＯデバイス、３１１…ＩＯプロセッサ、３１２…（ＩＯＰ用）メモリ、３１３…デバッグ信号接続有効／無効制御部、３１４…デバッグ信号接続制御部、３１５…ＭＰＩＯバスブリッジ、３１６…ＩＯプロセッサリセット制御部、３１７…ＭＰ−ＩＯＰ通信制御部、３１８…デバッグ信号有効／無効オーバーライド制御部、３１９…デバッグ信号接続制御オーバーライド制御部、３２０…ループバック部。
【図１】
2006309548.tif 000003
【図２】
2006309548.tif 000004
【図３】
2006309548.tif 000005
【図４】
2006309548.tif 000006
【図５】
2006309548.tif 000007