(57)【要約】      （修正有）【課題】線幅が互いに異なる導線の結合部における応力緩和効果を向上させる。【解決手段】インナーリードＲＩおよびアウターリードＲＯが回路基板に形成され、３箇所以上の屈曲部Ｐ１、Ｐ２、Ｐ３が設けられた結合部ＫＢを介してインナーリードＲＩおよびアウターリードＲＯを互いに接続する。【選択図】図２
2006128429.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板上に形成された線幅の互いに異なる導線と、
３箇所以上の屈曲部が設けられ、前記線幅の互いに異なる導線同士を接続する結合部とを備えることを特徴とする回路基板。
【請求項２】
前記屈曲部にはアールが設けられていることを特徴とする請求項１記載の回路基板。
【請求項３】
前記結合部の線幅は徐々に変化することを特徴とする請求項１または２記載の回路基板。
【請求項４】
前記結合部の中心線の長さは、前記結合部によって互いに接続される導線の線幅の和以上であることを特徴とする請求項１から３のいずれか１項記載の回路基板。
【請求項５】
インナーリードおよびアウターリードが形成された絶縁性基板と、
３箇所以上の屈曲部を介して前記インナーリードおよび前記アウターリードを接続する結合部と、
前記インナーリード上に突出電極を介して接合された半導体チップとを備えることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は回路基板および半導体装置に関し、特に、フィルムキャリアテープなどのフレキシブルプリント配線基板に適用して好適なものである。
【背景技術】
【０００２】
従来の半導体装置では、半導体チップを実装するためにフィルムキャリアテープを用いる方法がある。そして、フィルムキャリアテープには、半導体チップを接合するためのインナーリードおよびマザー基板を接合するためのアウターリードが設けられている。ここで、インナーリードは、半導体チップに形成された集積回路の微細化に対応してアウターリードよりも線幅が細くなっている。このため、線幅の異なるアウターリードとインナーリードとを接続する結合部では、熱ストレスなどによる応力集中を受け易く、取り扱い方法によっては断線が発生することがあった。
【０００３】
また、例えば、特許文献１には、アウターリードとインナーリードとの結合部における断線を防止するため、アウターリードとインナーリードとの結合部においてそのアウターリード側に切り欠き部を設ける方法が開示されている。
【特許文献１】特開平１１−３４５８３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に開示された方法では、アウターリードの形状を変更する必要があるため、切り欠き部の寸法管理を厳密に行う必要がある上、アウターリードが細くなると、アウターリードに切り欠き部を設けることが困難になり、インナーリードとアウターリードとの結合部での応力緩和効果が十分に得られなくなるという問題があった。
そこで、本発明の目的は、線幅が互いに異なる導線の結合部における応力緩和効果を向上させることが可能な回路基板および半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
上述した課題を解決するために、本発明の一態様に係る回路基板によれば、絶縁性基板上に形成された線幅の互いに異なる導線と、３箇所以上の屈曲部が設けられ、前記線幅の互いに異なる導線同士を接続する結合部とを備えることを特徴とする。
これにより、互いに接続される導線自体の形状を変更することなく、導線同士の結合部における応力を緩和することが可能となり、結合部の厳密な寸法管理が不要となるとともに、３箇所以上の屈曲部を設けることで、互いに接続される導線の配置を変更することなく、導線同士の結合部における応力を緩和することができる。このため、熱ストレスや機械的ストレスなどの過酷な環境に曝される場合においても、導線のピッチや線幅を変更することなく、導線同士の結合部における断線を低減することができ、高密度実装に対応しつつ、回路基板の信頼性を向上させることができる。
【０００６】
また、本発明の一態様に係る回路基板によれば、前記屈曲部にはアールが設けられていることを特徴とする。
これにより、屈曲部にかかる応力を分散させることが可能となり、導線同士の結合部における断線を低減することができる。
また、本発明の一態様に係る回路基板によれば、前記結合部の線幅は徐々に変化することを特徴とする。
【０００７】
これにより、結合部において線幅が急激に変化することを防止することが可能となり、導線同士の結合部における応力を緩和することができる。
また、本発明の一態様に係る回路基板によれば、前記結合部の中心線の長さは、前記結合部によって互いに接続される導線の線幅の和以上であることを特徴とする。
これにより、互いに接続される導線の線幅に応じて結合部の長さを調整することが可能となり、互いに接続される導線の線幅が太い場合においても、導線同士の結合部における断線を確実に防止することができる。
【０００８】
また、本発明の一態様に係る半導体装置によれば、インナーリードおよびアウターリードが形成された絶縁性基板と、３箇所以上の屈曲部を介して前記インナーリードおよび前記アウターリードを接続する結合部と、前記インナーリード上に突出電極を介して接合された半導体チップとを備えることを特徴とする。
これにより、インナーリードおよびアウターリードの配置を変更することなく、インナーリードおよびアウターリードを接続する結合部における断線を低減することが可能となり、高密度実装に対応しつつ、半導体装置の信頼性を向上させることができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態に係る回路基板および半導体装置について図面を参照しながら説明する。
図１は、本発明の一実施形態に係る回路基板の概略構成を示す平面図、図２は、本発明の一実施形態に係る回路基板の一部を拡大して示す平面図である。
図１および図２において、回路基板には、半導体チップを接合するためのインナーリードＲＩおよびマザー基板を接合するためのアウターリードＲＯが形成されている。ここで、インナーリードＲＩおよびアウターリードＲＯは、インナーリードからアウターリードに至る配線のアウターリードの手前で３箇所以上の屈曲部Ｐ１、Ｐ２、Ｐ３が設けられた結合部ＫＢを介して互いに接続されている。また、インナーリードの線幅とアウターリードの線幅は異なっている。このとき、インナーリードの線幅がアウターリードの線幅よりも細くなっていても良い。
【００１０】
これにより、アウターリードＲＯの形状を変更することなく、インナーリードＲＩおよびアウターリードＲＯの結合部ＫＢにおける応力を緩和することが可能となり、結合部ＫＢの厳密な寸法管理が不要となるとともに、３箇所以上の屈曲部Ｐ１、Ｐ２、Ｐ３を設けることで、互いに接続されるインナーリードＲＩおよびアウターリードＲＯの配置を変更することなく、インナーリードＲＩおよびアウターリードＲＯの結合部ＫＢにおける応力を緩和することができる。このため、回路基板が熱ストレスや機械的ストレスなどの過酷な環境に曝される場合においても、インナーリードＲＩおよびアウターリードＲＯのピッチや線幅を変更することなく、インナーリードＲＩおよびアウターリードＲＯの結合部ＫＢにおける断線を低減することができ、高密度実装に対応しつつ、回路基板の信頼性を向上させることができる。
【００１１】
なお、図２に示すように、例えば、インナーリードＲＩ´およびアウターリードＲＯ´を互いに接続する結合部ＫＢ´にはアール部Ｒを設けるようにしてもよく、結合部ＫＢ´の幅を徐々に変化させるようにしてもよい
また、結合部ＫＢに３箇所以上の屈曲部Ｐ１、Ｐ２、Ｐ３を設ける場合、端部が互いに近接して配置されているインナーリードＲＩとアウターリードＲＯのみを対象とすることができる。すなわち、インナーリードＲＩから引き回された配線とアウターリードＲＯの少なくとも一部が直線的に幅方向に互いに重なっている場合にのみ３箇所以上の屈曲部Ｐ１、Ｐ２、Ｐ３を結合部ＫＢに設けるようにすることができる。一方、端部が互いに離れているインナーリードＲＩとアウターリードＲＯとを接続する場合、３箇所以上の屈曲部Ｐ１、Ｐ２、Ｐ３を結合部ＫＢに必ずしも設ける必要はなく、インナーリードＲＩとアウターリードＲＯとを最短距離で接続すればよい。
【００１２】
図３は、本発明の一実施形態に係る回路基板の一部をさらに拡大して示す平面図である。
図３において、結合部ＫＢによって互いに接続されるインナーリードＲＩから引き回された配線およびアウターリードＲＯの線幅をそれぞれＷ１、Ｗ２とすると、結合部ＫＢの中心線の長さＣＬは、インナーリードＲＩのＷ１とアウターリードの線幅Ｗ２の和以上とすることが好ましい。これにより、結合部ＫＢによって互いに接続されるインナーリードＲＩから引き回された配線およびアウターリードＲＯの線幅Ｗ１、Ｗ２に応じて結合部ＫＢの長さを調整することが可能となり、互いに接続される導線の線幅Ｗ１、Ｗ２が太い場合においても、インナーリードＲＩから引き回された配線およびアウターリードＲＯの結合部ＫＢにおけるにおける断線を確実に防止することができる。
【００１３】
図４は、本発明の一実施形態に係る半導体装置の概略構成を示す断面図である。
図４において、フィルム基板１上にはインナーリードＲＩが形成され、半導体チップ３には、突出電極４が設けられている。そして、突出電極４がインナーリードＲＩ上に接合されることにより、半導体チップ３がフィルム基板１上に実装されている。ここで、インナーリードＲＩから引き回された配線をアウターリードＲＯに接続する場合、図１に示すように、３箇所以上の屈曲部Ｐ１、Ｐ２、Ｐ３が設けられた結合部ＫＢを介して互いに接続することができる。これにより、インナーリードＲＩおよびアウターリードＲＯの配置を変更することなく、インナーリードＲＩおよびアウターリードＲＯを接続する結合部ＫＢにおける断線を低減することが可能となり、高密度実装に対応しつつ、半導体装置の信頼性を向上させることができる。
【００１４】
なお、図４の実施形態では、インナーリードＲＩをフィルム基板１に形成する方法について説明したが、フィルム基板１の他、例えば、プリント基板、多層配線基板、ビルドアップ基板、テープ基板、ガラス基板などを用いるようにしてもよい。また、インナーリードＲＩが形成される基板の材質としては、例えば、ポリイミド樹脂、ポリエステル、ガラスエポキシ樹脂、ＢＴレジン、アラミドとエポキシのコンポジットまたはセラミックなどを用いることができる。また、突出電極４としては、例えば、Ａｕバンプ、Ａｕ／Ｎｉバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいは半田ボールなどを用いることができる。また、インナーリードとしては、例えば、銅Ｃｕ、鉄Ｆｅ、金Ａｕ、銀Ａｇ、半田材で被覆された銅Ｃｕ、金Ａｕで被覆された銅Ｃｕなどを用いることができる。
【００１５】
また、突出電極４をインナーリードＲＩに接合する場合、例えば、半田接合や合金接合などの金属接合を用いるようにしてもよく、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）接合、ＮＣＦ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）接合、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）接合、ＮＣＰ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）接合などの圧接接合を用いるようにしてもよい。また、上述した実施形態では、インナーリードＲＩおよび突出電極４をストレート配列する方法について説明したが、例えば、インナーリードＲＩおよび突出電極４を千鳥状配列または放射状配列するようにしてもよい。
【００１６】
また、上述した実施形態では、ＣＯＦ（チップ・オン・フィルム）を例にとって説明したが、例えば、ＴＣＰ（テープ・キャリア、パッケージ）、ＣＯＧ（チップ・オン・グラス）、ＴＣＭ（テープキャリアモジュール）などのフェースダウン実装が行われる全ての半導体パッケージに適用するようにしてもよい。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態に係る回路基板の概略構成を示す平面図。
【図２】本発明の一実施形態に係る回路基板の一部を拡大して示す平面図。
【図３】本発明の一実施形態に係る回路基板の一部をさらに拡大して示す平面図。
【図４】本発明の一実施形態に係る半導体装置の概略構成を示す断面図。
【符号の説明】
【００１８】
ＲＯ、ＲＯ´  アウターリード、ＲＩ、ＲＩ´  インナーリード、ＫＢ、ＫＢ´  結合部、Ｐ１、Ｐ２、Ｐ３  屈曲部、Ｒ  アール部、  １  フィルム基板、２  インナーリード、３  半導体チップ、４  突出電極
【図１】
2006128429.tif 000003
【図２】
2006128429.tif 000004
【図３】
2006128429.tif 000005
【図４】
2006128429.tif 000006