(57)【要約】【課題】  配線と、この配線より太いパッド等を接続しても、この接続部分の近傍で配線が断線しないようにする。【解決手段】絶縁膜１１上に形成された接続用導電膜１２ｂと、絶縁膜１１上及び接続用導電膜１２ｂ上に形成された層間絶縁膜１３と、層間絶縁膜１３に形成され、接続用導電膜１２ｂ上に位置する第１及び第２の接続孔１３ｂ，１３ｃと、第１及び第２の接続孔１３ｂ，１３ｃそれぞれに埋め込まれた第１及び第２の導電体１４ｂ，１４ｃと、層間絶縁膜１３上に形成され、第１の導電体１４ｂ上を通る、第１の導電体１４ｂとは異なる材質からなる細配線１５ａと、層間絶縁膜１３上に形成され、第２の導電体１４ｃ上に位置するパッド１５ｂとを具備する。【選択図】      図１
2006013140.tif 000002
【特許請求の範囲】
【請求項１】
絶縁膜上に形成された接続用導電膜と、
前記絶縁膜上及び前記接続用導電膜上に形成された層間絶縁膜と、
前記層間絶縁膜に形成され、前記接続用導電膜上に位置する第１及び第２の接続孔と、
前記第１及び第２の接続孔それぞれに埋め込まれた第１及び第２の導電体と、
前記層間絶縁膜上に形成され、前記第１の導電体に接続された、前記第１の導電体とは異なる材質からなる細配線と、
前記層間絶縁膜上に形成され、前記第２の導電体に接続され、前記第２の導電体とは異なる材質からなるパッドと
を具備する半導体装置。
【請求項２】
絶縁膜上に形成された接続用導電膜と、
前記絶縁膜上及び前記接続用導電膜上に形成された層間絶縁膜と、
前記層間絶縁膜に形成され、前記接続用導電膜上に位置する第１及び第２の接続孔と、
前記第１及び第２の接続孔それぞれに埋め込まれた第１及び第２の導電体と、
前記層間絶縁膜上に形成され、前記第１の導電体に接続された、前記第１の導電体とは異なる材質からなる細配線と、
前記層間絶縁膜上に形成され、前記第２の導電体に接続され、前記第２の導電体とは異なる材質からなる太配線と
を具備する半導体装置。
【請求項３】
前記太配線の幅は、前記細配線の幅の３倍以上である請求項２に記載の半導体装置。
【請求項４】
前記細配線、並びに前記太配線又は前記パッドは、Ａｌ又はＡｌ合金から形成される請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
前記細配線の幅は３００ｎｍ以下である請求項１〜４のいずれか一項に記載の半導体装置。
【請求項６】
絶縁膜上に接続用導電膜を形成する工程と、
前記絶縁膜上及び前記接続用導電膜上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記接続用導電膜上に位置する第１及び第２の接続孔を形成する工程と、
前記第１及び第２の接続孔それぞれに、第１及び第２の導電体を埋め込む工程と、
前記層間絶縁膜上に、前記第１の導電体を介して前記接続用導電膜に接続し、前記第１の導電体と異なる材質からなる細配線を形成すると共に、前記第２の導電体を介して前記接続用導電膜に接続し、前記第２の導電体とは異なる材質からなるパッドを形成する工程と
を具備する半導体装置の製造方法。
【請求項７】
絶縁膜上に接続用導電膜を形成する工程と、
前記絶縁膜上及び前記接続用導電膜上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記接続用導電膜上に位置する第１及び第２の接続孔を形成する工程と、
前記第１及び第２の接続孔それぞれに、第１及び第２の導電体を埋め込む工程と、
前記層間絶縁膜上に、前記第１の導電体を介して前記接続用導電膜に接続し、前記第１の導電体とは異なる材質からなる細配線を形成すると共に、前記第２の導電体を介して前記接続用導電膜に接続し、前記第２の導電体とは異なる材質からなる太配線を形成する工程と
を具備する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。特に本発明は、配線と、この配線より太いパッド等を接続しても、この接続部分の近傍で配線が断線するのを抑制した半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
図５は、従来の半導体装置の一例を示す平面概略図である。本図に示す半導体装置では、トランジスタなどの半導体素子（図示せず）の上方に、最上層の層間絶縁膜である層間絶縁膜１０１が設けられている。層間絶縁膜１０１の上には、最上層の配線層である配線１０２が形成されている。配線１０２は、パッド１０３に繋がっており、パッド１０３を介して外部(例えばボンディングワイヤ)と接続している。配線１０２の幅は、例えば３００ｎｍであり、パッドの幅は、例えば７０μｍである。配線１０２及びパッド１０３は、例えば、層間絶縁膜１０１上に形成されたＡｌ合金膜を、レジストパターン(図示せず)をマスクとしてエッチングすることにより、形成される（例えば特許文献１参照）。
【０００３】
図６は、従来の半導体装置の他の例を示す平面概略図である。本図に示す半導体装置では、トランジスタなどの半導体素子（図示せず）の上方に層間絶縁膜１１１が設けられている。層間絶縁膜１１１の上には、細配線１１２及び太配線１１３が形成されている。これら細配線１１２及び太配線１１３は、互いに繋がっているが、２つの配線を接続する接続部１１４は、細配線１１２から太配線１１３に近づくにつれて太くなっている。細配線１１２、太配線１１３、及び接続部１１４は、例えば、層間絶縁膜上に形成されたＡｌ合金膜を、レジストパターン（図示せず）をマスクとしてエッチングすることにより、形成される。
【特許文献１】特開平５−１７５１９１号公報（図１８）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図７に示すように、細い配線が、パッドや太い配線と接続している場合、細い配線を形成する原子が、近接するパッドや太い配線に移動することにより、細い配線が断線したり、抵抗が高くなる場合があった（例えば図７の符号１０２ａで示す部分）。
この原因は、以下のように推定することができる。まず、配線やパッドを形成した後の製造プロセス等におり、配線及び層間絶縁膜が熱膨張する。このとき、配線の熱膨張率と層間絶縁膜の熱膨張率が異なるため、配線に応力が加わる。すると、配線を構成する原子が、応力を緩和するために、近接するパッドや太い配線に移動する。
【０００５】
本発明は上記のような事情を考慮してなされたものであり、その目的は、配線と、この配線より太いパッド等を接続しても、この接続部分の近傍で配線が断線するのを抑制した半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明にかかる半導体装置は、
下地膜上に形成された接続用導電膜と、
前記下地膜上及び前記接続用導電膜上に形成された層間絶縁膜と、
前記層間絶縁膜に形成され、前記接続用導電膜上に位置する第１及び第２の接続孔と、
前記第１及び第２の接続孔それぞれに埋め込まれた第１及び第２の導電体と、
前記層間絶縁膜上に形成され、前記第１の導電体上を通る、前記第１の導電体とは異なる材質からなる細配線と、
前記層間絶縁膜上に形成され、前記第２の導電体上に位置するパッドと
を具備し、
前記細配線と前記パッドは、前記第１及び第２の導電体及び前記接続用導電膜を介して接続している。
【０００７】
この半導体装置によれば、細配線とパッドの間には、第１の導電体が介在しているが、第１の導電対の材質は、細配線とは異なる。このため、細配線に応力が加わっても、細配線を形成する原子はパッドに移動しない。従って、細配線の断線を抑制することができる。
【０００８】
本発明に係る他の半導体装置は、
下地膜上に形成された接続用導電膜と、
前記下地膜上及び前記接続用導電膜上に形成された層間絶縁膜と、
前記層間絶縁膜に形成され、前記接続用導電膜上に位置する第１及び第２の接続孔と、
前記第１及び第２の接続孔それぞれに埋め込まれた第１及び第２の導電体と、
前記層間絶縁膜上に形成され、前記第１の導電体上を通る細配線と、
前記層間絶縁膜上に形成され、前記第２の導電体上を通る太配線と
を具備し、
前記細配線と前記太配線は、前記第１及び第２の導電体及び前記接続用導電膜を介して接続している。
【０００９】
この半導体装置によれば、細配線と太配線の間には、第１の導電体が介在しているが、第１の導電対の材質は、細配線とは異なる。このため、細配線に応力が加わっても、細配線を形成する原子は太配線に移動しない。従って、細配線の断線を抑制することができる。
【００１０】
太配線の幅は、前記細配線の幅の３倍以上である場合、本発明は特に効果を発揮する。また、前記細配線、並びに前記太配線又は前記パッドは、Ａｌ又はＡｌ合金から形成される場合も、本発明は特に効果を発揮する。また、細配線の幅は３００ｎｍ以下である場合、本発明は特に効果を発揮する。
【００１１】
本発明に係る半導体装置の製造方法は、
下地膜上に接続用導電膜を形成する工程と、
前記下地膜上及び前記接続用導電膜上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記接続用導電膜上に位置する第１及び第２の接続孔を形成する工程と、
前記第１及び第２の接続孔それぞれに、第１及び第２の導電体を埋め込む工程と、
前記層間絶縁膜上に、前記第１の導電体を介して前記接続用導電膜に接続する細配線を形成すると共に、前記第２の導電体を介して前記接続用導電膜に接続するパッドを形成する工程と
を具備する。
【００１２】
本発明に係る他の半導体装置の製造方法は、
下地膜上に接続用導電膜を形成する工程と、
前記下地膜上及び前記接続用導電膜上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記接続用導電膜上に位置する第１及び第２の接続孔を形成する工程と、
前記第１及び第２の接続孔それぞれに、第１及び第２の導電体を埋め込む工程と、
前記層間絶縁膜上に、前記第１の導電体を介して前記接続用導電膜に接続する細配線を形成すると共に、前記第２の導電体を介して前記接続用導電膜に接続する太配線を形成する工程と
を具備する。
【発明を実施するための形態】
【００１３】
以下、図面を参照して本発明の実施形態について説明する。図１の各図は、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。
まず、図１（Ａ）に示すように、シリコン基板１に、素子分離膜２を、例えばＬＯＣＯＳ法を用いて形成する。次いで、シリコン基板１を熱酸化する。これにより、素子分離膜２の相互間に位置するシリコン基板１には、ゲート酸化膜３が形成される。
【００１４】
次いで、ゲート酸化膜３上を含む全面上に、ポリシリコン膜を、ＣＶＤ法により形成する。次いで、このポリシリコン膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像する。これにより、ポリシリコン膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてポリシリコン膜をエッチングする。これにより、ポリシリコン膜はパターニングされ、ゲート酸化膜３上に位置するゲート電極４が形成される。その後、レジストパターンを除去する。
【００１５】
次いで、素子分離膜２及びゲート電極４をマスクとして、シリコン基板１に不純物イオンを注入する。これにより、シリコン基板１には低濃度不純物領域６ａ，６ｂが形成される。次いで、ゲート電極４上を含む全面上に酸化シリコン膜を形成し、この酸化シリコン膜をエッチバックする。これにより、ゲート電極４の側壁にはサイドウォール５が形成される。次いで、素子分離膜２、ゲート電極４及びサイドウォール５をマスクとして、シリコン基板１に不純物イオンを注入する。これにより、シリコン基板１には、ソース及びドレインとなる不純物領域７ａ，７ｂが形成される。
このようにして、シリコン基板１にはトランジスタが形成される。
【００１６】
次いで、このトランジスタ上を含む全面上に、酸化シリコンを主成分とする層間絶縁膜１１を、ＣＶＤ法により形成する。次いで、層間絶縁膜１１上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像する。これにより、層間絶縁膜１１上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして層間絶縁膜１１をエッチングする。これにより、層間絶縁膜１１には、ゲート電極４上に位置するコンタクトホール１１ａ、及び不純物領域７ａ，７ｂそれぞれの上に位置する接続孔（図示せず）が形成される。
【００１７】
次いで、接続孔それぞれの中及び層間絶縁膜１１上に、タングステン（Ｗ）膜を形成する。次いで、このタングステン膜を、層間絶縁膜１１上からＣＭＰ法又はエッチバックにより除去する。これにより、コンタクトホール１１ａにはＷプラグ１１ｂが埋め込まれる。また、不純物領域７ａ，７ｂそれぞれの上に位置する接続孔にもＷプラグ（図示せず）が埋め込まれる。
【００１８】
次いで、Ｗプラグそれぞれの上及び層間絶縁膜１１上に、導電膜を形成する。この導電膜は、例えば、バリア膜であるＴｉＮ膜、Ａｌ合金膜、ならびに反射防止膜であるＴｉ膜及びＴｉＮ膜を、この順に積層した積層膜であるが、他の導電性の物質から形成されても良い。次いで、この導電膜の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像する。これにより、導電膜の上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして導電膜をエッチングする。これにより、層間絶縁膜１１上には、配線１２ａ及び接続用導電膜１２ｂが形成される。配線１２ａの一つは、Ｗプラグ１１ｂを介してゲート電極４に接続している。接続用導電膜１２ｂは、平面配置において、後述するパッドと一部がビアホール１３ｃ（後述）を介して重なる位置に形成される。
次いで、配線１２ａ及び接続用導電膜１２ｂを含む全面上に、酸化シリコンを主成分とする第２の層間絶縁膜１３を形成する。
【００１９】
次いで、図１（Ｂ）に示すように、第２の層間絶縁膜１３上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像する。これにより、第２の層間絶縁膜１３上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして第２の層間絶縁膜１３をエッチングする。これにより、第２の層間絶縁膜１３には、Ｗプラグ１１ｂに接続する配線１２ａ上に位置するビアホール１３ａ、及び接続用導電膜１２ｂ上に位置するビアホール１３ｂ，１３ｃそれぞれが形成される。ビアホール１３ｂは、後述するパッドと重ならない位置に形成され、ビアホール１３ｃは、後述するパッドと重なる位置に形成される。
【００２０】
次いで、ビアホール１３ａ〜１３ｃそれぞれの中、及び第２の層間絶縁膜１３上に、タングステン（Ｗ）膜を堆積する。次いで、第２の層間絶縁膜１３上に位置するタングステン膜を、ＣＭＰ法又はエッチバックにより除去する。これにより、ビアホール１３ａ，１３ｂ，１３ｃそれぞれには、Ｗプラグ１４ａ，１４ｂ，１４ｃが埋め込まれる。
【００２１】
次いで、図１（Ｃ）に示すように、Ｗプラグ１４ａ〜１４ｃそれぞれの上及び第２の層間絶縁膜１３上に、バリア膜であるＴｉＮ膜、Ａｌ合金膜、ならびに反射防止膜であるＴｉ膜及びＴｉＮ膜を、この順に積層した積層膜を、スパッタリング法を用いて形成する。次いで、この積層膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像する。これにより、積層膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして積層膜をエッチングする。これにより、第２の層間絶縁膜１３上にはＡｌ合金配線１５ａ（細配線）及びパッド１５ｂが形成される。
【００２２】
図２は、図１（Ｃ）の状態における半導体装置の平面概略図である。図２及び図１（Ｃ）を用いて、上記した工程で説明される半導体装置の構造について説明する。層間絶縁膜１１上には、配線１２ａ及び接続用導電膜１２ｂが形成されている。配線１２ａ、接続用導電膜１２ｂおよび層間絶縁膜１１上には、第２の層間絶縁膜１３が形成されている。第２の層間絶縁膜１３には、ビアホール１３ａ〜１３ｃが形成されており、これら接続孔それぞれには、Ｗプラグ１４ａ〜１４ｃが埋め込まれている。第２の層間絶縁膜１３上には、Ａｌ合金配線１５ａ及びパッド１５ｂが形成されている。パッド１５ｂは、Ａｌ合金配線１５ａと同じ材質から形成されている。
【００２３】
Ａｌ合金配線１５ａは、例えば幅が３００ｎｍ以下であり、一端がＷプラグ１４ｂ上に位置している。パッド１５ｂは、例えば幅が７０μｍであり、Ｗプラグ１４ｃ上に位置している。このようにして、Ａｌ合金配線１５ａは、パッド１５ｂに直接接続せずに、Ｗプラグ１４ｂ、接続用導電膜１２ｂ及びＷプラグ１４ｃを介して、パッド１５ｂと接続する。
【００２４】
すなわち、Ａｌ合金配線１５ａとパッド１５ｂの間には、これらと異なる導電性物質（すなわちＷ）から構成されるＷプラグ１４ｂ，１４ｃが介在している。従って、半導体装置に熱が加わっても、Ａｌ合金配線１５ａを構成するＡｌ原子は、パッド１５ｂに移動しない。従って、Ａｌ合金配線１５ａは断線しにくくなる。
【００２５】
上記のように、第１の実施形態によれば、Ａｌ合金配線１５ａとパッド１５ｂとを、Ｗプラグ１４ｂ，１４ｃ、及び、Ａｌ合金配線１５ａより下層の配線層に位置する接続用導電膜１２ｂを介して接続している。このため、半導体装置に熱が加わっても、Ａｌ合金配線１５ａを構成するＡｌ原子が、パッド１５ｂに移動することを防止できる。従って、Ａｌ合金配線１５ａの断線を抑制することができる。
【００２６】
図３の各図は、第２の実施形態に係る半導体装置の製造方法を説明するための断面図である。本実施形態は、細配線と太配線を、下層に形成された接続用導電膜を介して接続するものである。以下、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００２７】
まず、図３（Ａ）に示すように、素子分離膜２、ゲート酸化膜３、ゲート電極４、サイドウォール５、低濃度不純物領域６ａ，６ｂ、不純物領域７ａ，７ｂ、層間絶縁膜１１、コンタクトホール１１ａ、Ｗプラグ１１ｂ、配線１２ａ、接続用導電膜１２ｂ、第２の層間絶縁膜１３、ビアホール１３ａ，１３ｂ，１３ｃ、及びＷプラグ１４ａ，１４ｂ，１４ｃを形成する。これらの形成方法は、第１の実施形態と同一である。
【００２８】
次いで、図３（Ｂ）に示すように、Ｗプラグ１４ａ〜１４ｃそれぞれの上及び第２の層間絶縁膜１３上に、バリア膜であるＴｉＮ膜、Ａｌ合金膜、ならびに反射防止膜であるＴｉ膜及びＴｉＮ膜を、この順に積層した積層膜を、スパッタリング法を用いて形成する。次いで、この積層膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、積層膜上にはレジストパターンが形成される。
【００２９】
次いで、このレジストパターンをマスクとして積層膜をエッチングする。これにより、Ａｌ合金配線１６ａ（細配線）及びＡｌ合金配線１６ｂ（太配線）が形成される。
【００３０】
図４は、図３（Ｂ）の状態における半導体装置の平面概略図である。図４及び図３（Ｂ）を用いて、上記した工程で説明される半導体装置の構造について説明する。下地膜となる層間絶縁膜１１上には、配線１２ａ及び接続用導電膜１２ｂが形成されている。配線１２ａ、接続用導電膜１２ｂおよび層間絶縁膜１１上には、第２の層間絶縁膜１３が形成されている。第２の層間絶縁膜１３には、ビアホール１３ａ〜１３ｃが形成されており、これら接続孔それぞれには、Ｗプラグ１４ａ〜１４ｃが埋め込まれている。第２の層間絶縁膜１３上には、Ａｌ合金配線１６ａ，１６ｂが形成されている。
【００３１】
Ａｌ合金配線１６ａは、例えば幅が３００ｎｍ以下であり、一端がＷプラグ１４ｂ上に位置している。Ａｌ合金配線１６ｂは、幅がＡｌ合金配線１６ｂの３倍以上であり、一端がＷプラグ１４ｃ上に位置している。このようにして、幅が互いに異なるＡｌ合金配線１６ａ，１６ｂは、直接互いに接続せずに、Ｗプラグ１４ｂ、接続用導電膜１２ｂ及びＷプラグ１４ｃを介して互いに接続する。
【００３２】
このように、本実施形態では、太配線であるＡｌ合金配線１６ｂの幅が、細配線であるＡｌ合金配線１６ａの幅の３倍以上である場合、Ａｌ合金配線１６ａ，１６ｂ相互間に、これらと異なる導電性物質（すなわちＷ）から構成されるＷプラグを介在させている。このため、半導体装置に熱が加わっても、Ａｌ合金配線１６ａを構成するＡｌ原子が、Ａｌ合金配線１６ｂに移動することを防止できる。従って、Ａｌ合金配線１５ａの断線を抑制することができる。
【００３３】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば第１の実施形態において、接続用導電膜１２ｂとパッド１５ｂを接続するＷプラグ１４ｃの数を複数にしてもよい。この場合、接続用導電膜１２ｂの幅を太くしてもよい。また、Ａｌ合金配線１５ａ，１６ａ，１６ｂ及びパッド１５ｂを、Ａｌ合金以外の導電性の物質から形成してもよい。
【図面の簡単な説明】
【００３４】
【図１】（Ａ）は第１の実施形態に係る半導体装置の製造方法を説明するための断面図、（Ｂ）は（Ａ）の次の工程を説明するための断面図、（Ｃ）は（Ｂ）の次の工程を説明するための断面図。
【図２】図１（Ｃ）の状態における半導体装置の平面概略図。
【図３】（Ａ）は第２の実施形態に係る半導体装置の製造方法を説明するための断面図、（Ｂ）は（Ａ）の次の工程を説明するための断面図。
【図４】図３（Ｂ）の状態における半導体装置の平面概略図。
【図５】従来の半導体装置の一例を示す平面概略図。
【図６】従来の半導体装置の他の例を示す平面概略図。
【図７】従来の半導体装置の課題を説明するための平面概略図。
【符号の説明】
【００３５】
１…シリコン基板、２…素子分離膜、３…ゲート酸化膜、４…ゲート電極、５…サイドウォール、６ａ，６ｂ…低濃度不純物領域、７ａ，７ｂ…不純物領域、１１，１０１，１１１…層間絶縁膜、１１ａ…コンタクトホール、１１ｂ…Ｗプラグ、１２ａ，１０２…配線、１２ｂ…接続用導電膜、１３…第２の層間絶縁膜、１３ａ，１３ｂ，１３ｃ…ビアホール、１４ａ，１４ｂ，１４ｃ…Ｗプラグ、１５ａ，１６ａ、１６ｂ…Ａｌ合金配線、１５ｂ，１０３…パッド、１１２…細配線、１１３…太配線、１１４…接続部
【図１】
2006013140.tif 000003
【図２】
2006013140.tif 000004
【図３】
2006013140.tif 000005
【図４】
2006013140.tif 000006
【図５】
2006013140.tif 000007
【図６】
2006013140.tif 000008
【図７】
2006013140.tif 000009