(57)【要約】【課題】  本発明は、収率を高め、チップサイズを最適化させ、互換性を向上させるようにした集積回路と、それを用いた平板表示装置に関する。【解決手段】  本発明に係る集積回路は、ディジタルロジック信号を処理するディジタル回路と、前記ディジタルロジック信号より高い電圧のアナログ信号を処理するアナログ回路とを備え、前記ディジタル回路と前記アナログ回路はそれぞれ別途のＩＣに集積される。また、本発明に係る平板表示装置は、ディジタルロジック信号を処理するディジタル回路が集積されたディジタルＩＣと前記ディジタルＩＣと接続され、前記ディジタルロジック信号より高い電圧のアナログ信号を処理するアナログ回路が集積されたアナログＩＣと前記アナログ集積回路からの信号を用いて映像を示す平板表示パネルとを備える。【選択図】図７
2006309246.tif 000002
【特許請求の範囲】
【請求項１】
ディジタルロジック信号を処理するディジタル回路と、前記ディジタルロジック信号より高い電圧のアナログ信号を処理するアナログ回路とを備え、前記ディジタル回路と前記アナログ回路は、それぞれ別途のＩＣに集積されることを特徴とする集積回路。
【請求項２】
前記ディジタル回路は、タイミングコントローラとメモリのうち、少なくとも一つを備えることを特徴とする請求項１に記載の集積回路。
【請求項３】
前記アナログ回路は、ディジタル−アナログコンバータ、共通電圧部、直流・直流コンバータ、ガンマ電圧部、レベルシフタのうち、少なくとも一つを備えることを特徴とする請求項１に記載の集積回路。
【請求項４】
前記ディジタル回路に形成された信号配線のピーチは、前記アナログ回路に形成された信号配線のピーチより小さいことを特徴とする請求項１に記載の集積回路。
【請求項５】
ディジタルロジック信号を処理するディジタル回路が集積されたディジタルＩＣと；前記ディジタルＩＣと接続され、前記ディジタルロジック信号より高い電圧のアナログ信号を処理するアナログ回路が集積されたアナログＩＣと；前記アナログ集積回路からの信号を用いて映像を示す液晶パネルとを備えることを特徴とする平板表示装置。
【請求項６】
前記ディジタルＩＣは、タイミングコントローラとメモリのうち、少なくとも一つを備えることを特徴とする請求項５に記載の平板表示装置。
【請求項７】
前記アナログＩＣは、ディジタル−アナログコンバータ、共通電圧部、直流・直流コンバータ、ガンマ電圧部、レベルシフタのうち、少なくとも一つを備えることを特徴とする請求項５に記載の平板表示装置。
【請求項８】
前記アナログＩＣ及び前記ディジタルＩＣは、前記液晶パネルの基板上に直接実装されることを特徴とする請求項５に記載の平板表示装置。
【請求項９】
前記ディジタルＩＣと前記アナログＩＣの間の信号配線が前記液晶パネルの基板上に形成されることを特徴とする請求項８に記載の平板表示装置。
【請求項１０】
前記液晶パネルの基板に付着され、前記アナログＩＣに電気的に接続され、前記ディジタルＩＣが実装される信号伝送用フィルムを更に備え、前記アナログＩＣは前記液晶パネルの基板上に直接実装されることを特徴とする請求項５に記載の平板表示装置。
【請求項１１】
前記信号伝送用フィルムを経由し、前記ディジタルＩＣに信号を供給するためのシステムを更に備えることを特徴とする請求項１０に記載の平板表示装置。
【請求項１２】
前記液晶パネルの基板に付着され、前記アナログＩＣと前記ディジタルＩＣとが実装される信号伝送用フィルムを更に備えることを特徴とする請求項５に記載の平板表示装置。
【請求項１３】
前記信号伝送用フィルムを経由し、前記ディジタルＩＣに信号を供給するためのシステムを更に備えることを特徴とする請求項１１に記載の平板表示装置。
【請求項１４】
前記ディジタルＩＣに形成された信号配線のピッチは、前記アナログＩＣに形成された信号配線のピッチより小さいことを特徴とする請求項５に記載の平板表示装置。
【請求項１５】
前記平板表示装置は、液晶表示装置（ＬＣＤ）、電界放出表示装置（ＦＥＤ）、プラズマ表示パネル（ＰＤＰ）及び有機発光ダイオード素子（ＯＬＥＤ）のうち、少なくとも何れか一つを含むことを特徴とする請求項５ないし請求項１４のうち、何れか一つの項に記載の平板表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路と平板表示装置に関し、特にチップサイズと収率を最適化させ、互換性を向上させるようにした集積回路と、それを用いた平板表示装置に関する。
【背景技術】
【０００２】
最近、陰極線管（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）の問題点である重さと体積とを低減させることのできる各種平板表示装置が開発されている。このような平板表示装置には、液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  
Ｄｉｓｐｌａｙ）、電界放出表示装置（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）、プラズマ表示パネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）及び有機発光ダイオード素子（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）表示装置等がある。
【０００３】
そのような平板表示装置のうち、最も多用されている液晶表示装置は、電界を用いて液晶の光透過率を調節することにより画像を示す。このために液晶表示装置は、液晶セルがアクティブマトリクス状に配列された液晶パネルと、その液晶パネルを駆動するための駆動回路とを備える。
【０００４】
液晶表示装置は、図１に示すように、画像を示す液晶パネル６と、液晶パネル６のデータラインを駆動させるためのデータドライバＩＣ（Ｄｒｉｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）１０が実装されたデータＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）８と、液晶パネル６のゲートラインを駆動させるためのゲートドライバＩＣ１２が実装されたゲートＴＣＰ４と、データドライバＩＣ１０及びゲートドライバＩＣ１２の駆動を制御するためのタイミング制御部３０とを備える。
【０００５】
液晶パネル６は、上部基板５及び下部基板３の間に形成された液晶層と、上部基板５と下部基板３の間の間隔を一定に維持させるためのスペーサとを備える。
【０００６】
このような液晶パネル６の上部基板５には、カラーフィルター、共通電極、ブラックマトリクス等が形成される。共通電極は液晶パネル６の上部基板５または下部基板３に形成される。
【０００７】
液晶パネル６の下部基板３には、ゲートラインとデータラインとの交差部毎に形成された薄膜トランジスタと、薄膜トランジスタに接続された液晶セルとを備える。
【０００８】
薄膜トランジスタのゲート電極はゲートラインと接続され、そのソース電極は垂直ラインであるデータラインのうち、何れか一つと接続され、そのドレイン電極は液晶セルの画素電極に接続される。この薄膜トランジスタはゲートラインからのスキャン信号に応じて、データラインからの画素信号を液晶セルの画素電極に供給する。液晶セルは、画素電極と、その画素電極と液晶層を介して対向する共通電極とを備える。このような液晶セルは、画素電極に供給される画素信号に応じて液晶層を駆動することにより光透過率を調節する。
【０００９】
タイミング制御部３０は、ゲートドライバＩＣ４の駆動を制御するゲート制御信号（ＧＳＰ、ＧＳＣ、ＧＯＥ信号等）を発生し、データドライバＩＣ１０の駆動を制御するデータ制御信号（ＳＳＰ、ＳＳＣ、ＳＯＥ、ＰＯＬ信号等）を発生する。更に、タイミング制御部３０は、システムから供給されるディジタルビデオデータを複数のデータドライバＩＣ１０に供給する。このようなタイミング制御部３０はデータ印刷回路基板２０上に実装される。
【００１０】
データ印刷回路基板２０はユーザー・コネクタを通じて外部のシステムに接続される。このデータ印刷回路基板２０上には、タイミング制御部３０からの各種制御信号及びデータ信号をデータドライバＩＣ１０及びゲートドライバＩＣ１２のそれぞれに供給するための各種信号配線が形成される。
【００１１】
ゲートドライバＩＣ１２のそれぞれはゲートＴＣＰ４のそれぞれに実装される。ゲートＴＣＰ４に実装されたゲートドライバＩＣ１２は、ゲートＴＣＰ４を通じて液晶パネル６のゲートパッドと電気的に接続される。このゲートドライバＩＣ１２は液晶パネル６のゲートラインを１水平期間（１Ｈ）単位に順次駆動する。
【００１２】
ゲートＴＣＰ４はゲート印刷回路基板２６に接続される。ゲート印刷回路基板２６は、データ印刷回路基板２０を経由し、タイミング制御部３０から供給されるゲート制御信号を、ゲートＴＣＰ４を通じてゲートドライバＩＣ１２に供給する。
【００１３】
データドライバＩＣ１０のそれぞれはデータＴＣＰ８のそれぞれに実装される。データＴＣＰ８に実装されたデータドライバＩＣ１０は、データＴＣＰ８を通じて液晶パネル６のデータパッドと電気的に接続される。このデータドライバＩＣ１０はディジタルビデオデータをアナログガンマ電圧に変換し、そのアナログガンマ電圧を画素電圧として液晶パネル６のデータラインに供給する。
【００１４】
従来のドライバＩＣは小型製品の液晶表示装置において、図２ないし図４に示すように構成される。
【００１５】
図２に示すドライバＩＣ５０は、データラインに信号を供給するデータドライバＩＣ５２、ゲートラインにゲート信号を供給するゲートドライバＩＣ５４及びゲート電極に供給されるゲートハイ/ロー電圧と、液晶パネルに供給されるアナログガンマ基準電圧及び共通電圧等の電圧を発生するパワードライバＩＣ５６に構成される３チップソルーション構造を有する。
【００１６】
図３に示すドライバＩＣ６０は、データドライバＩＣ６２、ゲートドライバＩＣとパワードライバＩＣが集積されたゲートパワードライバＩＣ６４に構成される２チップソルーション構造を有する。
【００１７】
図４に示すドライバＩＣ７０は、データドライバＩＣとゲートドライバＩＣ及びパワードライバＩＣが全て１チップに集積された１チップソルーション構造を有する。
【００１８】
このような構造を有する従来のドライバＩＣは、それぞれ図５及び図６に示すような内部ブロック構造を有する。これを具体的に説明すると、図２及び図３に示すドライバＩＣ５０、６０は、図５に示すように、タイミングコントローラ８２とメモリ８４等のディジタル信号が供給されるディジタルブロック８０と、ディジタル−アナログコンバータ９２とガンマ電圧部９４のようにアナログ信号の供給を受けるアナログブロック９０とを備える。そして、図４のような１チップは、図６に示すように、タイミングコントローラ１０２とメモリ１０４等のディジタルブロック１００と、ディジタル−アナログコンバータ（Ｄｉｇｉｔａｌ−Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ：ＤＡＣ）１１２、ガンマ電圧部１１４、共通電圧部１１６、レベルシフタ１１８及び直流・直流コンバータ１１９のようなアナログブロック１１０とを備える。
【００１９】
一方、ディジタルブロック８０、１００から処理されるディジタルロジック電圧は０Ｖ〜３．３Ｖの電圧であり、アナログブロック９０、１１０から処理される電圧は２０Ｖ〜４０Ｖを使用する。従って、ディジタルブロック８０、１００において、信号配線間のピッチ（Ｐｉｔｃｈ）は０．１３μｍ程に形成され、アナログブロック９０、１１０において、信号配線間のピッチは相対的に広く、０．２μｍ〜０．３μｍ程に形成される。ところで、ディジタルブロック８０、１００とアナログブロック９０、１１０が同時に形成される場合、信号配線ピッチはアナログブロック９０、１１０の信号配線ピッチにより定められる。これはディジタルブロック８０、１００の信号配線ピッチで狭く信号配線が形成され、その信号配線に相対的に高電圧のアナログ電圧が供給されると、伝送される信号にノイズが混入され、発熱や信号配線の損傷が起こる可能性があるためである。
【００２０】
このため、ディジタルブロック８０、１００とアナログブロック９０、１１０とが一つのチップで製作されると、従来技術はアナログブロック９０、１１０から処理される最大電圧を基準として信号配線のピッチが定められるため、ＩＣのチップサイズが大きくなり、収率の低下につながる。
【００２１】
液晶パネル６の解像度が変わるとメモリ容量と動作タイミングも変わるため、ディジタルブロック８０、１００とアナログブロック９０、１１０が一つのＩＣチップで製作されるとき、液晶パネル６に応じてＩＣチップが製作される。その結果、従来技術は解像度の異なる液晶パネル６においてＩＣチップの互換性が低下する問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００２２】
従って、本発明の目的は、収率を高め、チップサイズを最適化させ、互換性を向上させるようにした集積回路と、それを用いた平板表示装置を提供することにある。
【課題を解決するための手段】
【００２３】
前記目的の達成のため、本発明の実施の形態に係る集積回路は、ディジタルロジック信号を処理するディジタル回路と、前記ディジタルロジック信号より高い電圧のアナログ信号を処理するアナログ回路とを備え、前記ディジタル回路と前記アナログ回路はそれぞれ別途のＩＣに集積される。
【００２４】
前記ディジタル回路はタイミングコントローラとメモリのうち、少なくとも一つを備える。
【００２５】
前記アナログ回路はディジタル−アナログコンバータ、共通電圧部、直流・直流コンバータ、ガンマ電圧部、レベルシフタのうち、少なくとも一つを備える。
【００２６】
前記ディジタル回路に形成された信号配線のピーチは前記アナログ回路に形成された信号配線のピッチより小さい。
【００２７】
本発明の実施の形態に係る平板表示装置は、ディジタルロジック信号を処理するディジタル回路が集積されたディジタルＩＣと；前記ディジタルＩＣと接続され、前記ディジタルロジック信号より高い電圧のアナログ信号を処理するアナログ回路が集積されたアナログＩＣと；前記アナログ集積回路からの信号を用いて映像を示す平板表示パネルとを備える。
【００２８】
前記アナログＩＣ及び前記ディジタルＩＣは前記平板表示パネルの基板上に直接実装される。
【００２９】
前記ディジタルＩＣと前記アナログＩＣの間の信号配線が前記平板表示パネルの基板上に形成される。
【００３０】
前記平板表示パネルの基板に付着され、前記アナログＩＣに電気的に接続され、前記ディジタルＩＣが実装される信号伝送用フィルムを更に備える。
【００３１】
前記平板表示装置は、前記液晶パネルに付着され、前記アナログＩＣと前記ディジタルＩＣとが実装される信号伝送用フィルムを更に備える。
【００３２】
前記平板表示装置は、前記信号伝送用フィルムを経由し、前記ディジタルＩＣに信号を供給するためのシステムを更に備える。
【発明の効果】
【００３３】
本発明の実施の形態に係る集積回路及びそれを用いた平板表示装置は、ディジタルＩＣとアナログＩＣとをそれぞれ独立的な製造工程により製造することで、収率を高めるための集積回路の面積の最適化と共に、互換性の増大が可能になる。
【発明を実施するための最良の形態】
【００３４】
以下、図７ないし図１３を参照して本発明の好ましい実施の形態について説明する。
【００３５】
図７は、本発明の実施の形態に係る平板表示装置を示す図面である。
【００３６】
図７を参照すると、本発明の実施の形態に係る平板表示装置は、画像を示す平板表示パネル１２０と、平板表示パネル１２０にアナログ信号を供給するアナログＩＣ１３０と、アナログＩＣ１３０に信号を供給するディジタルＩＣ１４０と、ディジタルＩＣ１４０に信号を供給するシステム１５０とを備える。
【００３７】
システム１５０は、外部機器とのインタフェースのためのインタフェース回路、放送受信回路、アナログ−ディジタル変換器、グラフィック処理回路、スケジューラ回路等を含み、外部機器からのデータまたは放送データをディジタルデータに変換し、そのディジタルデータを信号補間、グラフィック処理した後、ディジタルＩＣ１４０に供給する。更に、システム１５０は、外部機器からのデータまたは放送データから垂直/水平同期信号を抽出し、その同期信号とクラック及びデータイネーブル信号を含んだ制御信号をディジタルＩＣ１４０に供給する。
【００３８】
ディジタルＩＣ１４０は、システム１５０からのデータをメモリに貯蔵し、メモリに貯蔵されたデータをアナログＩＣ１３０に供給し、更に、システム１５０からの制御信号下に制御されると共に、その制御信号をアナログＩＣ１３０に供給する。
【００３９】
アナログＩＣ１３０は、ディジタルＩＣ１４０からのディジタルデータをアナログガンマ電圧でアナログデータに変換し、そのアナログデータを平板表示パネル１２０のデータラインに供給する。更に、アナログＩＣ１３０は、アナログガンマ電圧、共通電圧、ゲートハイ/ロー電圧等のパネル駆動電圧を発生する。アナログガンマ電圧はディジタル−アナログコンバータに供給され、共通電圧は平板表示パネル１２０の共通電極に供給される。そして、ゲートハイ/ロー電圧はゲートパルス（またはスキャンパルス）のスイング電圧として、平板表示パネル１２０のゲートライン（またはスキャンライン）に供給される。
【００４０】
アナログＩＣ１３０の第１の実施の形態は、図８Ａに示すように、第１のアナログＩＣ１３０Ａと第２のアナログＩＣ１３０Ｂとを含み、ディジタルＩＣ１４０の製造工程から分離された製造工程において製造される。
【００４１】
第１のアナログＩＣ１３０Ａはディジタル−アナログコンバータ１３２とガンマ電圧部１３４とを含む。ディジタル−アナログコンバータ１３２はディジタルビデオデータをアナログガンマ電圧に変換し、データラインに信号を供給する。ガンマ電圧部１３４はアナログガンマ電圧を発生し、そのアナログガンマ電圧をディジタル−アナログコンバータ１３２に供給する。
【００４２】
第２のアナログＩＣ１３０Ｂは、共通電圧部１３６、レベルシフタ１３８及び直流・直流コンバータ１３９を含む。共通電圧部１３６は液晶セルの共通電極に供給される共通電圧を発生する。レベルシフタ１３８はゲートハイ/ロー電圧の電圧レベルをシフトさせ、ゲートパルス（またはスキャンパルス）のスイング幅を液晶パネルの薄膜トランジスタの特性に合わせて調整する。直流・直流コンバータ１３９はゲートハイ/ロー電圧と、ガンマ電圧部１３４に供給されるガンマ基準電圧等を発生する。
【００４３】
アナログＩＣ１３０の第２の実施の形態は、図８Ｂに示すように、ディジタル−アナログコンバータ１３２、ガンマ電圧部１３４、共通電圧部１３６、レベルシフタ１３８及び直流・直流コンバータ１３９を全て含む１チップに具現され、ディジタルＩＣ１４０の製造工程から分離された製造工程において製造される。
【００４４】
ディジタルＩＣ１４０は、図９に示すように、タイミングコントローラ１４２とメモリ１４４とを含み、アナログＩＣ１３０の製造工程から分離された製造工程において製造される。
【００４５】
本発明の他の実施の形態に係る液晶表示装置は、アナログＩＣ１３０とディジタルＩＣ１４０は別途の製造工程において製造されるため、それぞれ処理される電圧に最適に信号配線のピッチが設計され、解像度に応じてディジタルＩＣ１４０のみを交替するため、互換性の向上が可能になる。
【００４６】
換言すると、ディジタルＩＣ１４０は０Ｖ〜３．３Ｖ程のディジタルロジック電圧に適するように、信号配線のピッチが０．１３μｍ程に小さく設計及び製造されるため、収率を高めることとそのチップサイズの最適化が可能になる。このようなディジタルＩＣ１４０は、アナログＩＣ１３０に関係なく信号配線のピッチを最小化することができるため、チップサイズが小さいながらも高解像度に対応する高容量メモリの実現が可能になる。
【００４７】
アナログＩＣ１３０は液晶パネル１２０の大きさ、解像度に応じて処理されるデータ量と電圧とが相違するため、液晶パネル１２０に応じて最適の信号配線ピッチに設計及び製造される。このアナログＩＣ１３０はディジタルＩＣ１４０と異なる製造工程において製造され、ディジタルＩＣ１４０と関係なく適用される液晶パネル１２０に応じて収率が高められ、チップサイズが最適化される。
【００４８】
図１０ないし図１３は、アナログＩＣ１３０、ディジタルＩＣ１４０及び液晶パネルが組み立てられた例を示す。
【００４９】
図１０を参照すると、アナログＩＣ１３０とディジタルＩＣ１４０はＣＯＧ（Ｃｈｉｐ  ｏｎ  ｇｌａｓｓ）工程に液晶パネル１２０のガラス基板上に直接実装される。システム１５０は液晶パネル１２０に付着された信号伝送用配線フィルム、例えば、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）１４５を経由し、ディジタルＩＣ１４０に接続される。ディジタルＩＣ１４０とアナログＩＣ１３０との信号の伝送のため、液晶パネル１２０のガラス基板上には信号配線が形成される。ここで、ディジタルＩＣ１４０とアナログＩＣ１３０の間の信号配線はＬＯＧ工程（Ｌｉｎｅ−ｏｎ−ｇｌａｓｓ  ｐｒｏｃｅｓｓ）に液晶パネル１２０の画素マトリクスに形成されるデータラインまたはゲートラインと同時に形成されることができる。
【００５０】
図１１を参照すると、アナログＩＣ１３０はＣＯＧ工程に液晶パネル１２０のガラス基板上に直接実装される。ディジタルＩＣ１４０は信号伝送用フィルム上に実装されたＣＯＦ（Ｃｈｉｐ  ｏｎ  ｆｉｌｍ）でアナログＩＣ１３０に接続される。ディジタルＩＣ１４０が実装されたＣＯＦの入力段はシステム１５０のＰＣＢ（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）の出力パッドに接続され、ＣＯＦの出力段は液晶パネル１５０の入力パッドに接続される。
【００５１】
図１２を参照すると、ディジタルＩＣ１４０とアナログＩＣ１３０は一つのＣＯＦ上に実装される。このＣＯＦの入力段はシステム１５０のＰＣＢの出力パッドに接続され、ＣＯＦの出力段は液晶パネル１５０の入力パッドに接続される。
【００５２】
図１３は、本発明の他の実施の形態に係る平板表示装置において、アナログＩＣとディジタルＩＣと、その間の連結配線とを示す図面である。
【００５３】
図１３を参照すると、アナログＩＣ１３０とディジタルＩＣ１４０はＣＯＧ工程に液晶パネル１２０のガラス基板上に直接実装される。システム１５０は液晶パネル１２０に付着された信号伝送用配線フィルム（ｓｉｇｎａｌ  ｔｒａｎｓｍｉｓｓｉｏｎ  ｗｉｒｉｎｇ  ｆｉｌｍ）１４５を経由し、ディジタルＩＣ１４０に接続される。信号伝送用配線フィルム１４５はＦＰＣに具現されることができる。ディジタルＩＣ１４０とアナログＩＣ１３０の信号伝送のため、信号伝送用配線フィルム１４５上にはディジタルＩＣ１４０の出力パッドとアナログＩＣ１３０の入力パッドとを電気的に連結するための連結配線１５８が形成される。
【００５４】
本発明は実施の形態において、液晶表示装置を中心として説明されたが、電界放出表示装置（ＦＥＤ）、プラズマ表示パネル（ＰＤＰ）及び有機発光ダイオード素子（ＯＬＥＤ）等の他の表示装置等にも適用可能である。
【００５５】
前述の通り、本発明の実施の形態に係る集積回路及びそれを用いた液晶表示装置は、ディジタルＩＣとアナログＩＣをそれぞれ独立的な製造工程に製造することにより、収率を高め、集積回路の面積を最適化することが可能になる。更に、本発明の実施の形態に係るディジタルＩＣは、チップサイズが小さいながらも高容量処理ができる大型メモリに具現することができ、アナログＩＣは液晶パネルの大きさと解像度に応じて最適化され、同一な規格に製造される前記ディジタルＩＣにそれぞれ接続されることができるため、互換性を上昇させることが可能になる。
【００５６】
以上、説明した内容を通じて、当業者であれば本発明の技術思想を逸脱しない範囲内で種々なる変更および修正が可能であることが分かる。従って、本発明の技術的範囲は、明細書の詳細な説明に記載した内容に限定されるものではなく、特許請求の範囲により定めなければならない。
【図面の簡単な説明】
【００５７】
【図１】従来の液晶表示装置を示す図面である。
【図２】従来の液晶表示装置の駆動装置の３チップソルーション構造を示す図面である。
【図３】従来の液晶表示装置の駆動装置の２チップソルーション構造を示す図面である。
【図４】従来の液晶表示装置の駆動装置の１チップソルーション構造を示す図面である。
【図５】図２及び図３のデータドライバＩＣの内部構造を示す図面である。
【図６】図４に示すドライバＩＣの内部構造を示す図面である。
【図７】本発明の実施の形態に係る平板表示装置を示す図面である。
【図８Ａ】本発明の実施の形態に係るアナログブロックを概略的に示すブロック図である。
【図８Ｂ】本発明の実施の形態に係るアナログブロックを概略的に示すブロック図である。
【図９】本発明の実施の形態に係るディジタルブロックを概略的に示すブロック図である。
【図１０】アナログブロックとディジタルブロックが基板上に実装された平板表示装置を示す図面である。
【図１１】アナログブロックが基板上に実装され、ディジタルブロックが導電性フィルム上に実装された液晶表示装置を示す図面である。
【図１２】アナログブロックとディジタルブロックが導電性フィルム上に実装された液晶表示装置を示す図面である。
【図１３】本発明の他の実施の形態に係る平板表示装置において、アナログＩＣとディジタルＩＣと、その間の連結配線とを示す図面である。
【符号の説明】
【００５８】
１１０：アナログブロック
１２０：液晶パネル
１３０：アナログIC
１４０：ディジタルIC
１５０：システム
【図１】
2006309246.tif 000003
【図２】
2006309246.tif 000004
【図３】
2006309246.tif 000005
【図４】
2006309246.tif 000006
【図５】
2006309246.tif 000007
【図６】
2006309246.tif 000008
【図７】
2006309246.tif 000009
【図８Ａ】
2006309246.tif 000010
【図８Ｂ】
2006309246.tif 000011
【図９】
2006309246.tif 000012
【図１０】
2006309246.tif 000013
【図１１】
2006309246.tif 000014
【図１２】
2006309246.tif 000015
【図１３】
2006309246.tif 000016