(57)【要約】      （修正有）【課題】配線材料となるＣｕの拡散を防止し、配線間リークが少なく、又、凹凸が少なく、それだけ信頼性が高く、更には配線プロセスが簡略化され、コストがそれだけ低廉なものになる半導体装置を提供することである。【解決手段】基板１と、前記基板１上に設けられたＣｕ配線層８，１９と、前記Ｃｕ配線層８，１９上に設けられた層間絶縁層９，２０とを具備する半導体装置であって、前記層間絶縁層９、２０がＣｕ拡散防止機能を有する塗布型絶縁膜である。【選択図】図８
2006278930.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板上に設けられたＣｕ配線層と、前記Ｃｕ配線層上に設けられた層間絶縁層とを具備する半導体装置であって、
前記層間絶縁層がＣｕ拡散防止機能を有する塗布型絶縁膜である
ことを特徴とする半導体装置。
【請求項２】
基板と、前記基板上に設けられたＣｕ配線層と、前記Ｃｕ配線層上に設けられた層間絶縁層と、前記層間絶縁層上に設けられた配線層とを具備する半導体装置であって、
前記層間絶縁層がＣｕ拡散防止機能を有する塗布型絶縁膜である
ことを特徴とする半導体装置。
【請求項３】
配線層は、配線間絶縁層に形成された凹部にＣｕが充填されてなる層であることを特徴とする請求項１又は請求項２の半導体装置。
【請求項４】
層間絶縁層は、比誘電率が３．５以下のＣｕ拡散防止機能を有する塗布型絶縁膜であることを特徴とする請求項１〜請求項３いずれかの半導体装置。
【請求項５】
層間絶縁層は、比誘電率が３．５以下のＮ含有樹脂からなる塗布型絶縁膜であることを特徴とする請求項１〜請求項４いずれかの半導体装置。
【請求項６】
層間絶縁層は、比誘電率が３．５以下で、Ｎ含有量が５〜２５原子％の樹脂からなる塗布型絶縁膜であることを特徴とする請求項１〜請求項５いずれかの半導体装置。
【請求項７】
層間絶縁層は、ポリベンゾオキサゾールを用いて構成された絶縁膜であることを特徴とする請求項１〜請求項６いずれかの半導体装置。
【請求項８】
層間絶縁層は、ポリシラザンを用いて構成された絶縁膜であることを特徴とする請求項１〜請求項７いずれかの半導体装置。
【請求項９】
層間絶縁層は、ポリイミドを用いて構成された絶縁膜であることを特徴とする請求項１〜請求項８いずれかの半導体装置。
【請求項１０】
配線間絶縁層は、その比誘電率が２．５以下のものであることを特徴とする請求項１〜請求項９いずれかの半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関する。
【背景技術】
【０００２】
集積回路は、近年、益々、集積度が高まっている。すなわち、集積回路を構成するトランジスタ等の半導体素子の小型化に伴い、集積度は向上している。又、半導体素子の小型化に伴い、半導体装置の動作速度は速まっている。ところで、小型化が進んだ半導体装置の動作速度は、配線における信号伝達速度（遅延時間）によって決まるようになって来た。この遅延時間は、配線抵抗と配線容量とに依存している。従って、遅延時間の短縮を図るには、配線抵抗や配線容量の低減が求められる。
【０００３】
この配線抵抗の低抵抗化は、配線の主材料をＡｌからＣｕに変更することで達成されている。尚、現時点では、Ｃｕより低抵抗な材料は見出されていない。
【０００４】
ところで、半導体素子の小型化（微細化）に伴い、１チップに搭載される半導体素子の数は増加している。従って、これ等の多数の半導体素子を接続する為、配線数（距離）も増加している。すなわち、電源を供給する為の電源配線や、信号を伝達する為の信号配線の増加により、配線総数は増加している。そして、配線の高密度化により、配線容量は増加する一方である。
【０００５】
さて、配線における遅延時間を短縮する為には、配線容量を低減することが要求されている。従って、層間絶縁膜として比誘電率が低い材料を用いることが望まれる。
【０００６】
一方、ダマシン配線構造におけるＣｕ／低誘電率絶縁膜配線では、低抵抗化の為に採用されたＣｕの絶縁膜への拡散を防止することが配線の信頼性を確保する為の重要な要素の一つとなっている。この目的を達成する為、通常、Ｃｕ配線上にＣｕ拡散バリア膜を成膜し、Ｃｕ拡散バリア膜の上に低誘電率絶縁膜を成膜する技術が用いられている。
【０００７】
例えば、特開平１０−２７８４４では、Ｃｕ拡散防止膜としてＳｉＮを用いることが提案されている。
【０００８】
又、特開２００４−１４９０１では、Ｃｕ拡散防止膜としてＳｉＣＮを用いることが提案されている。
【特許文献１】特開平１０−２７８４４
【特許文献２】特開２００４−１４９０１
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、上記提案の如く、Ｃｕ拡散バリア膜と低誘電率絶縁膜とを用いる従来の技術は、異なる材料からなる膜（Ｃｕ拡散バリア膜と低誘電率絶縁膜）を積層していることから、その分だけ界面の数が増える。そして、並列する配線間に電界が掛かった場合、電流のリークが界面において起き易いことから、界面の数が増えた分だけ電流リークも起き易い。従って、それだけ問題が起き易い。
【００１０】
又、ＳｉＮやＳｉＣＮの導入は、これ等の材料自体の比誘電率が高いことから、実効誘電率を大きくしている。従って、この点からも、問題が起きる。特に、６５ｎｍノード世代以降への対応を考慮すると、ＳｉＮやＳｉＣＮの導入によって配線全体における誘電率は大幅に上昇すると考えられ、好ましいものでは無い。
【００１１】
更に、ＳｉＮやＳｉＣＮの成膜はＣＶＤ（化学気相成長方法）に拠ることが通常である。この為、配線に際して、積層膜が増える程、凹凸が出来易い。又、配線のＣＭＰ（化学機械研磨）に際して、配線形状や配線密度に依存して凹凸が出来易い。
【００１２】
従って、本発明が解決しようとする第１の課題は、配線間リークが少なく、信頼性が高い半導体装置を提供することである。
【００１３】
本発明が解決しようとする第２の課題は、凹凸が少なく、それだけ信頼性が高い半導体装置を提供することである。
【００１４】
本発明が解決しようとする第３の課題は、配線プロセスが簡略化され、コストがそれだけ低廉なものになる半導体装置を提供することである。
【課題を解決するための手段】
【００１５】
上記の課題を解決する為の研究を鋭意押し進めて行く中に、本発明者は、層間絶縁膜を、ＳｉＮやＳｉＣＮの如きのＣｕ拡散防止膜と、低誘電率絶縁膜とで構成していることに問題が有るとの啓示を得るに至った。
【００１６】
そこで、Ｃｕ拡散防止膜と低誘電率絶縁膜との二つを一つの膜で構成することが出来たならば、界面の数がそれだけ減ることから、配線間リークが減少し、又、膜の数が減ることから、凹凸が出来難くなり、半導体装置の信頼性は高まり、更には配線プロセスも簡略化され、半導体装置のコストが低廉なものになるであろうと考えるに至った。
【００１７】
このような知見に基づいて本発明が達成されたものである。
【００１８】
すなわち、前記の課題は、基板と、前記基板上に設けられたＣｕ配線層と、前記Ｃｕ配線層上に設けられた層間絶縁層とを具備する半導体装置であって、
前記層間絶縁層がＣｕ拡散防止機能を有する塗布型絶縁膜である
ことを特徴とする半導体装置によって解決される。
【００１９】
特に、基板と、前記基板上に設けられたＣｕ配線層と、前記Ｃｕ配線層上に設けられた層間絶縁層と、前記層間絶縁層上に設けられた配線層とを具備する半導体装置であって、
前記層間絶縁層がＣｕ拡散防止機能を有する塗布型絶縁膜である
ことを特徴とする半導体装置によって解決される。
【００２０】
上記本発明において、配線層は、特に、配線間絶縁層に形成された凹部にＣｕが充填されてなる層である。
【００２１】
そして、本発明における層間絶縁層は、特に、比誘電率が３．５以下のＣｕ拡散防止機能を有する塗布型絶縁膜である。このような絶縁膜としては、Ｎ含有樹脂からなる塗布型絶縁膜が挙げられる。特に、Ｎ含有量が５〜２５原子％の樹脂からなる塗布型絶縁膜が挙げられる。更に具体的に例示すると、ポリベンゾオキサゾールが挙げられる。或いは、ポリシラザンが挙げられる。又は、ポリイミドが挙げられる。
【００２２】
又、比誘電率が２．５以下の配線間絶縁層で構成された上記本発明の半導体装置によって解決される。
【発明の効果】
【００２３】
本発明は、ＳｉＮやＳｉＣＮの如きのＣｕ拡散防止膜と低誘電率絶縁膜とで構成していた従来の層間絶縁膜を、Ｃｕ拡散防止機能を有する塗布型絶縁膜で構成したので、膜(界面)の数が減る。ところで、リーク電流は、その殆どが界面を流れる。従って、リーク電流が少なくなる。又、配線間容量が増えることも無い。そして、層間絶縁膜を塗布型絶縁膜で構成するので、凹凸が出来難くなる。この結果、半導体装置の信頼性が向上する。更には、膜の数が減るので、成膜プロセスが減る。従って、コストが低廉になる。
【００２４】
本発明のＣｕ拡散防止機能を有する塗布型絶縁膜は、Ｎ含有樹脂からなる塗布型絶縁膜である。具体的には、例えばポリベンゾオキサゾール、ポリシラザン、ポリイミドの群の中から選ばれる少なくとも一つが用いられて構成されたものである。これ等の樹脂の優秀性が次に示される。
【００２５】
すなわち、図９及び図１０にＳｉＯを例としたＴＤＤＢ試験の装置を示した。この装置に電圧を印加し、ＴＤＤＢ試験を行った。図９の場合では、絶縁膜（ＳｉＯ）の電気的な破壊により、短絡が起きる。図１０の場合では、Ｃｕが電極になっていることから、Ｃｕが絶縁膜（ＳｉＯ）中を拡散し、短絡が起きる。そして、一般的に、Ｃｕ配線用絶縁膜の評価では、図１０の場合のＴＤＤＢ寿命が長ければ、信頼性が高い膜と判断される。
【００２６】
そこで、図１０において、ＳｉＯ膜の代わりに、比誘電率が３．０のポリベンゾオキサゾールを含む絶縁塗料をスピンコーティングで塗布し、硬化処理して、１００ｎｍ厚の絶縁塗膜を構成した。そして、この上に膜厚が５００ｎｍで１ｍｍφのＣｕドットを形成した。このＣｕドットの上に膜厚が５μｍのＡｌドットを形成した。そして、Ｓｉ基板側を接地し、１２５℃、及び２００℃でＴＤＤＢ試験を行った。その結果が、図１１に示される。これによれば、０．３ＭＶ／ｃｍにおける寿命が１０年以上有ることが判る。すなわち、絶縁膜がＳｉＯの場合に比べて遥かに長くなっている。
【００２７】
ポリシラザンやポリイミドが用いられた場合も、同様な傾向が認められた。
【００２８】
この現象について、本発明者は、次のように考えている。すなわち、上記のような材料は、絶縁膜組成内のＮ濃度が高い。そして、絶縁膜中のＮ原子が、拡散して来るＣｕを捕捉、或いは不動化し、その結果、Ｃｕ拡散防止の作用が奏されていると考えている。
【００２９】
そして、これ等の材料は、塗布型であるから、膜の高平坦化性が得られる。又、多層の配線構造であっても、フォトリソグラフィにおける焦点深度変動の影響が低減される。更には、ＣＭＰにおける研磨残りが防止される。
【発明を実施するための最良の形態】
【００３０】
図１〜図８は、本発明になる半導体装置の製造工程での説明図である。
【００３１】
先ず、図１に示される如く、ＣＶＤにより、Ｓｉ基板１上に５００ｎｍ厚の絶縁膜（ｐ−ＳｉＯ）２を設けた。この後、ＣＶＤにより、絶縁膜２上に、５０ｎｍ厚のエッチング停止膜（ＳｉＣＮ：比誘電率＝５．０）３を設けた。更に、スピンコート法により、エッチング停止膜３の上に、ポーラス性Methylsilsesquioxane（ＭＳＱ）の塗料を塗布し、ポーラス状絶縁膜（比誘電率＝２．５：配線間絶縁膜）４を設けた。更に、スピンコート法により、絶縁膜４上に非ポーラス性ＭＳＱの塗料を塗布し、４２０℃で１時間掛けて硬化を行なわせ、１００ｎｍ厚の絶縁膜（ＣＭＰキャップ膜）５を設けた。
【００３２】
次に、図２に示される如く、リアクティブイオンエッチングにより、配線溝６を形成する。尚、エッチングはエッチング停止層３で停止させる。
【００３３】
この後、図３に示される如く、ＰＶＤ（物理気相成長方法）により、配線溝６にＴａＮを５ｎｍ厚さ堆積させ、続いてＴａを１２ｎｍ厚さ堆積させ、バリアメタル層７を設けた。この後、in situ処理により、Ｃｕシードを８０ｎｍの厚さ堆積させた。そして、このＣｕシード上に、電解メッキ法により、８００ｎｍ厚のＣｕ８を堆積させた。この後、Ｈ２ガス雰囲気で２２０℃にてアニーリングを行なった。そして、ＣＭＰにより、絶縁膜５上のＣｕ，ＴａＮ，Ｔａを除去した。
【００３４】
次に、図４に示される如く、スピンコート法により、上からポリベンゾオキサゾール含有塗料を塗布し、絶縁膜（比誘電率＝３．０：層間絶縁膜）９を設けた。続いて、非ポーラス性ＭＳＱの塗料を塗布し、４２０℃で１時間掛けて硬化を行なわせ、１００ｎｍ厚の絶縁膜（ＣＭＰキャップ膜）１０を設けた。
【００３５】
この後、図５に示される如く、リアクティブイオンエッチングにより、ビアホール１１を形成する。そして、ＰＶＤにより、ビアホール１１にＴａＮを５ｎｍ厚さ堆積させ、続いてＴａを１２ｎｍ厚さ堆積させ、バリアメタル層１２を設けた。この後、in situ処理により、Ｃｕシードを８０ｎｍの厚さ堆積させた。そして、このＣｕシード上に、電解メッキ法により、８００ｎｍ厚のＣｕ１３を堆積させた。この後、Ｈ２ガス雰囲気で２２０℃にてアニーリングを行なった。そして、ＣＭＰにより、絶縁膜１０上のＣｕ，ＴａＮ，Ｔａを除去した。
【００３６】
次に、図６に示される如く、スピンコート法により、上からポリベンゾオキサゾール含有塗料を塗布し、厚さが５０ｎｍの絶縁膜（比誘電率＝３．０）１４を設けた。続いて、スピンコート法により、ポーラス性ＭＳＱの塗料を塗布し、絶縁膜（比誘電率＝２．５：配線間絶縁膜）１５を設けた。この絶縁膜１５上に、ＭＳＱの塗料を塗布し、４２０℃で１時間掛けて硬化を行なわせ、絶縁膜１５より高密度な１００ｎｍ厚の絶縁膜（ＣＭＰキャップ膜）１６を設けた。
【００３７】
この後、図７に示される如く、リアクティブイオンエッチングにより、配線溝１７を形成する。尚、エッチングによりＣｕ面を露出させる。そして、ＰＶＤにより、配線溝１７にＴａＮを５ｎｍ厚さ堆積させ、続いてＴａを１２ｎｍ厚さ堆積させ、バリアメタル層１８を設けた。この後、in situ処理により、Ｃｕシードを８０ｎｍの厚さ堆積させた。そして、このＣｕシード上に、電解メッキ法により、８００ｎｍ厚のＣｕ１９を堆積させた。この後、Ｈ２ガス雰囲気で２２０℃にてアニーリングを行なった。そして、ＣＭＰにより、絶縁膜１６上のＣｕ，ＴａＮ，Ｔａを除去した。
【００３８】
続いて、図８に示される如く、スピンコート法により、上からポリベンゾオキサゾール含有塗料を塗布し、４２０℃で１時間掛けて硬化を行なわせ、厚さが１００ｎｍの絶縁膜（比誘電率＝３．０：層間絶縁膜）２０を設けた。この後、スピンコート法により、非ポーラス性ＭＳＱの塗料を塗布し、４２０℃で１時間掛けて硬化を行なわせ、１００ｎｍ厚の絶縁膜（ＣＭＰキャップ膜）２１を設けた。
【００３９】
さて、図１２は、従来の半導体装置の概略図であり、本発明になる図８に対応するものである。図８と図１２との対比から判る通り、本発明の半導体装置にあっては、層間絶縁膜が少なくなっていることが一目瞭然である。
【００４０】
尚、上記実施例の半導体装置において、層間絶縁膜９，２０の厚さは、配線間絶縁膜４，１５の厚さより薄いことが好ましい。又、５０ｎｍ以上の厚さであることが好ましい。すなわち、このような範囲内のものであれば、層間絶縁膜９，２０の上に誘電率が比較的高い材料からなるＣＭＰキャップ膜が形成されても、実効誘電率は問題とならないからである。又、クロストークも問題にならない。更に、比誘電率が２．５以下の配線間絶縁膜を用いることで、本発明が目的とした特長を大きく奏することが出来る。
【図面の簡単な説明】
【００４１】
【図１】本発明の半導体装置の製造工程図
【図２】本発明の半導体装置の製造工程図
【図３】本発明の半導体装置の製造工程図
【図４】本発明の半導体装置の製造工程図
【図５】本発明の半導体装置の製造工程図
【図６】本発明の半導体装置の製造工程図
【図７】本発明の半導体装置の製造工程図
【図８】本発明の半導体装置の概略図
【図９】ＴＤＤＢ試験装置
【図１０】ＴＤＤＢ試験装置
【図１１】絶縁膜の寿命のグラフ
【図１２】従来の半導体装置の概略図
【符号の説明】
【００４２】
１                      Ｓｉ基板
２                      絶縁膜
３                      エッチング停止膜
４，１５                ポーラス状絶縁膜（配線間絶縁膜）
５，１０，１６，２１    絶縁膜（ＣＭＰキャップ膜）
６，１７                配線溝
７，１２，１８          バリアメタル層
８，１３，１９          Ｃｕ（配線）
９，２０                絶縁膜（層間絶縁膜）
１１                    ビアホール
１４                    絶縁膜
代  理  人  宇  高  克  己
【図１】
2006278930.tif 000003
【図２】
2006278930.tif 000004
【図３】
2006278930.tif 000005
【図４】
2006278930.tif 000006
【図５】
2006278930.tif 000007
【図６】
2006278930.tif 000008
【図７】
2006278930.tif 000009
【図８】
2006278930.tif 000010
【図９】
2006278930.tif 000011
【図１０】
2006278930.tif 000012
【図１１】
2006278930.tif 000013
【図１２】
2006278930.tif 000014