(57)【要約】【課題】  有機ＥＬ装置において、大型で高品質の画像表示を行う。【解決手段】  透明な第１基板と、該第１基板における一方の基板面上に所定の第１パターンで配列されて貼り合わせられる複数の第２基板と、(ｉ)第１基板に形成されると共に少なくとも第１基板側へ光を出射する有機ＥＬ素子と(ｉｉ)第２基板に形成され且つ第２基板が第１基板に貼り合わせられた状態で有機ＥＬ素子に電気的に接続されると共に有機ＥＬ素子を駆動する駆動素子とを夫々含み、基板面上に所定の第２パターンで配列された複数の画素部とを備える。【選択図】  図１
2006128057.tif 000002
【特許請求の範囲】
【請求項１】
透明な第１基板と、
該第１基板における一方の基板面上に所定の第１パターンで配列されて貼り合わせられる複数の第２基板と、
（ｉ）前記第１基板に形成されると共に少なくとも前記第１基板側へ光を出射する有機ＥＬ素子と（ｉｉ）前記第２基板に形成され且つ前記第２基板が前記第１基板に貼り合わせられた状態で前記有機ＥＬ素子に電気的に接続されると共に前記有機ＥＬ素子を駆動する駆動素子とを夫々含み、前記基板面上に所定の第２パターンで配列された複数の画素部と
を備えることを特徴とする有機ＥＬ装置。
【請求項２】
前記基板面上において、前記複数の画素部は、前記複数の第２基板のうち相隣接する２つの前記第２基板の境目を介して２つの前記画素部が隣接するように配列されていること
を特徴とする請求項１に記載の有機ＥＬ装置。
【請求項３】
前記複数の画素部間の間隔は、前記複数の画素部のピッチが揃うように、或いは前記境目を介して隣り合う前記２つの画素部のピッチが他の画素部のピッチより大きくなるように設定されていること
を特徴とする請求項２に記載の有機ＥＬ装置。
【請求項４】
前記基板面上において、前記複数の画素部の各々に前記有機ＥＬ素子と異なる位置に形成され、前記有機ＥＬ素子に電気的に夫々接続される複数の第１接続端子と、
前記第２基板における前記基板面に貼り合わせられる表面上に、前記第１接続端子に対応する位置に前記駆動素子に電気的に接続されて夫々形成され、前記第２基板が前記第１基板に貼り合わせられた状態で、前記第１接続端子に電気的に夫々接続される複数の第２接続端子と
を更に備えることを特徴とする請求項１から３のいずれか一項に記載の有機ＥＬ装置。
【請求項５】
前記基板面上において、前記複数の画素部のうち、前記第２基板の一辺に隣接する位置に形成された前記画素部には、前記第２接続端子は、前記一辺に対して前記駆動素子を介して離れるように配置されていること
を特徴とする請求項４に記載の有機ＥＬ装置。
【請求項６】
前記第１基板は、前記第２基板の接続部をまたいで設けられた配線部分を有し、隣接する前記第２基板が前記配線部分を介して電気的に接続されていること
を特徴とする請求項１又は４記載の有機ＥＬ装置。
【請求項７】
前記第２基板に形成された配線部分を夫々含み、前記第２基板が前記第１基板に貼り合わせられた状態で前記複数の第２基板を夫々電気的に接続すると共に前記駆動素子を介して前記有機ＥＬ素子に電気的に夫々接続される複数の配線を更に備えること
を特徴とする請求項１から６のいずれか一項に記載の有機ＥＬ装置。
【請求項８】
前記配線部分は、前記第２基板における前記第１基板と貼り合わされた側と反対側の表面に少なくとも部分的に露出するように、形成されていること
を特徴とする請求項７に記載の有機ＥＬ装置。
【請求項９】
前記第１基板に形成され、前記第２基板が前記第１基板に貼り合わせられた状態で前記配線部分に電気的に接続される補助配線を更に備えること
を特徴とする請求項７又は８に記載の有機ＥＬ装置。
【請求項１０】
前記基板面上において、前記複数の画素部のうち少なくとも一部の前記画素部は夫々、前記配線部分又は前記補助配線を形成するために、前記一部の画素部のうち相隣接する前記画素部が他の前記画素部とは異なる間隔で配列されるか、又は前記他の画素部とは異なる形状のパターンで形成されること
を特徴とする請求項９に記載の有機ＥＬ装置。
【請求項１１】
請求項１から１０のいずれか一項に記載の有機ＥＬ装置を具備することを特徴とする電子機器。
【請求項１２】
透明な第１基板に、画素部毎に、少なくとも該第１基板側へ光を出射する有機ＥＬ素子
を所定の第２パターンで配列して形成する第１工程と、
複数の第２基板に夫々、前記画素部毎に前記有機ＥＬ素子を駆動するための駆動素子を形成する第２工程と、
前記第１基板における一方の基板面上に前記複数の第２基板を所定の第１パターンで配列して、前記複数の第２基板を前記第１基板に接着部材を介して貼り合わせる第３工程と、
前記有機ＥＬ素子と前記駆動素子とを電気的に接続して、前記接着部材を硬化する第４工程と
を備えることを特徴とする有機ＥＬ装置の製造方法。
【請求項１３】
前記第４工程では、前記第１基板及び前記第２基板の各々において貼り合わせられる側と反対側の表面を加圧して、前記接着部材を硬化させること
を特徴とする請求項１２に記載の有機ＥＬ装置の製造方法。
【請求項１４】
前記第１工程は、前記基板面上に、前記画素部に前記有機ＥＬ素子と異なる位置に、前記有機ＥＬ素子に電気的に接続された第１接続端子を形成する工程を含み、
前記第２工程は、前記第２基板における前記基板面に貼り合わせられる表面上に、前記第１接続端子に対応する位置に前記駆動素子に電気的に接続された第２接続端子を形成する工程を含み、
前記第４工程では、前記第１接続端子と前記第２接続端子とを電気的に接続して、前記接着部材を硬化させること
を特徴とする請求項１２又は１３に記載の有機ＥＬ装置の製造方法。
【請求項１５】
前記有機ＥＬ素子の陰極及び前記接続端子を形成する工程と、
複数の前記有機ＥＬ素子を第１の方向に沿って共通に接続する様に陰極を設け、前記接続端子を形成する第１のパターンを形成する工程と、
複数の前記有機ＥＬ素子を前記第１のパターンと異なる方向に沿って共通に接続する様に陰極を設ける第２のパターンを形成する工程とを含むこと
を特徴とする請求項１４に記載の有機ＥＬ装置の製造方法。
【請求項１６】
前記第１のパターン及び第２のパターンの形成を、マスクを用いた物理的蒸着方法により行うこと
を特徴とする請求項１５記載の有機ＥＬ装置の製造方法。
【請求項１７】
前記第３工程では、更に各第２基板間を前記接着部材を介して互いに貼り合わせること
を特徴とする請求項１１から１６のいずれか一項に記載の有機ＥＬ装置の製造方法。
【請求項１８】
前記第４工程の後に、少なくとも前記第１基板及び前記第２基板間が前記第１基板の外周に沿って前記接着部材によって覆われるように、前記第１基板及び前記複数の第２基板の少なくとも一部に前記接着部材を塗布して硬化させる工程を更に含むこと
を特徴とする請求項１１から１７のいずれか一項に記載の有機ＥＬ装置の製造方法。
【請求項１９】
前記第２工程は、前記第２基板に、前記複数の第２基板を電気的に接続すると共に前記駆動素子に電気的に接続される配線を構成する配線部分を形成する工程を含み、
前記第４工程の後に、前記配線部分の少なくとも一部を、前記第２基板における前記第１基板と貼り合わせられた側と反対側の表面に露出させる工程を更に含むこと
を特徴とする請求項１１から１８のいずれか一項に記載の有機ＥＬ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ(Electro-Luminescence)装置及びその製造方法、並びにそのような有機ＥＬ装置を備えた各種電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の有機ＥＬ装置では、一枚の基板上に、有機ＥＬ素子に駆動電流を選択的に流すための駆動用やスイッチング制御用の薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；以下適宜、“ＴＦＴ”と称する）を含む画素回路及びその配線等が形成され、更に有機ＥＬ素子及びその電極等が形成される形式のものが一般的である。更に、特許文献１から５に開示されているように、有機ＥＬ素子が形成された基板と、駆動素子が形成された基板とを貼り合わせることによって形成される形式のものも提案されている。このように２枚の基板が貼り合わされた状態で、有機ＥＬ素子と駆動素子とは電気的に接続される。
【０００３】
ここで、駆動素子を、低温ポリシリコン技術を用いて、比較的大型の基板上に形成するのは一般的に困難である。特許文献６には、駆動素子を製造する際の歩留まりの低下を防止して大型の有機ＥＬ装置を製造する技術が開示されている。特許文献６によれば、夫々駆動素子が形成された複数の小型基板を所定パターンで配列させて大型の支持基板に貼り合わせた後、各小型基板上に駆動素子に電気的に接続される有機ＥＬ素子を形成する。このように製造された有機ＥＬ装置では、駆動時に、支持基板側から表示光を出射させることにより画像表示が行われる。
【０００４】
また、特許文献７及び８には、駆動素子を含む素子チップを、配線が形成された基板上に転写する技術が開示されている。この技術によれば、素子チップが基板上に転写された状態で、駆動素子に電気的に接続されて素子チップの表面に形成された第１パッドと、配線に電気的に接続されて基板上に形成された第２パッドとが電気的に接続される。
【０００５】
【特許文献１】特開２００３−２０８１０８号公報
【特許文献２】特開２００１−２８２１２３号公報
【特許文献３】特開２００３−６６８５９号公報
【特許文献４】特開２０００−１１７５０９号公報
【特許文献５】特開２００２−８２６３３号公報
【特許文献６】特開２００１−１０２１７１号公報
【特許文献７】特開２００３−２９８００６号公報
【特許文献８】特表２００２−５３６６９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献６に開示された技術によれば、隣接する小型基板間の境目において、有機ＥＬ素子から出射された光が反射等することにより、光漏れが生じる恐れがある。これにより、隣接する小型基板の境目が表示画像において視認されることとなり、表示画像の品質が極端に低下してしまう。また、このような事態を防止するために、複数の小型基板の各々の境目に隣接して配置された画素の開口領域を小さくすると、有機ＥＬ装置における開口率が低下する。その結果、このような有機ＥＬ装置では、各画素の発光量が減ると共に画面全体が暗くなり、やはり表示画像の品質が劣化する。更に、支持基板上に複数の基板を貼り合わせて形成されるため、有機ＥＬ装置を薄型化することや大型化することが困難となる。尚、本明細書では、各画素或いは各画素部において発光が行われる領域を「開口領域」とし、各画素の全領域（即ち、開口領域及びそれ以外の非開口領域）に占める開口領域の面積割合を「開口率」として説明する。
【０００７】
本発明は上述の問題点に鑑みなされたものであり、大型で高品質の画像を表示することが可能な有機ＥＬ装置及びその製造方法、及び該有機ＥＬ装置を備えた各種電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明の有機ＥＬ装置は、上記課題を解決するために、透明な第１基板と、該第１基板における一方の基板面上に所定の第１パターンで配列されて貼り合わせられる複数の第２基板と、(ｉ)前記第１基板に形成されると共に少なくとも前記第１基板側へ光を出射する有機ＥＬ素子と(ｉｉ)前記第２基板に形成され且つ前記第２基板が前記第１基板に貼り合わせられた状態で前記有機ＥＬ素子に電気的に接続されると共に前記有機ＥＬ素子を駆動する駆動素子とを夫々含み、前記基板面上に所定の第２パターンで配列された複数の画素部とを備える。
【０００９】
本発明の有機ＥＬ装置は、第１基板と複数の第２基板とが例えば接着部材を介して貼り合わせられることにより形成されている。より具体的には、複数の第２基板は、第１基板における一方の基板面上に、所定の第１パターンとして、例えばマトリクス状に配列されるか又はライン状に配列されて、第１基板と貼り合わせられる。また、このように複数の第２基板が第１基板に貼り合わせられた状態で、前記基板面上には、所定の第２パターンとして例えばマトリクス状或いはライン状に複数の画素部が配列されている。この際、表示画像の解像度或いは精細度を向上させる観点から、画素部は、前記基板面上において第２基板より平面形状が小さいことが望ましく、更に、第２基板の占める領域内に、画素部はマトリクス状或いはライン状に複数配列されるのが好ましい。
【００１０】
ここで、各画素部には、第１基板に形成された有機ＥＬ素子と、第２基板に形成された駆動素子とが含まれる。そして、第１基板と複数の第２基板とが貼り合わされた状態で、有機ＥＬ素子と駆動素子とは電気的に接続されている。有機ＥＬ装置の駆動時、各画素部では、駆動素子により有機ＥＬ素子が駆動されることにより、該有機ＥＬ素子は発光する。そして、有機ＥＬ素子より出射された光は表示光として、第１基板側から出射される。
【００１１】
よって、本発明の有機ＥＬ装置では、画像表示は第１基板側において行われるため、隣接する第２基板の境目において光漏れが生じることで、この境目が表示画像において視認されるのを防止することが可能となる。よって、第１基板上に平面的に見て、第２基板の各辺に隣接して配置された画素部の開口領域を小さくする必要が無いため、高開口率を維持することが可能となる。その結果、本発明の有機ＥＬ装置では、各画素の発光量が増すと共に画面全体が明るくなり、高品質の画像表示を行うことが可能となる。
【００１２】
また、本発明では特に、両基板の貼り合わせ前における第１基板には、有機ＥＬ素子に駆動電流を流すための駆動用ＴＦＴ、駆動用ＴＦＴに画像信号を選択的に供給するためのスイッチング制御用ＴＦＴ、各画素部への画像信号の書込タイミング、発光タイミング、消去タイミング等の走査信号によるスイッチング制御されるスイッチング用ＴＦＴ等の半導体素子が、形成されていない。即ち、半導体膜の成膜、パターニング、エッチング、ドーピング等の半導体素子を製造する相対的に複雑高度なプロセスは、第１基板を製造する際には、概ね不要である。代わりに、第１基板には、インクジェット方式等の相対的に簡易なプロセスによって、第２基板に製造される半導体素子と比べて格段に簡単且つ低不良率で製造可能な有機ＥＬ素子が主に形成される。よって、第１基板を、高歩留まりで大型化することは容易である。他方で、第２基板は、上述の如き各種ＴＦＴ等を製造したにせよ、個々の基板自体が小型であるので歩留まりは元来高い。例えば、駆動素子を低温ポリシリコン技術により形成する場合も、第２基板を、該駆動素子の歩留まりを低下させない程度の小型サイズとすることにより、当該有機ＥＬ素子の製造工程における歩留まりを向上させることができる。このように、第１基板を大型化しつつ小型の第２基板を複数用いることで、本発明に係る有機ＥＬ装置全体としての大型化は、非常に容易となる。
【００１３】
以上の結果、本発明によれば、大型で高品質の画像を表示することが可能となる。加えて、第１基板上に、複数の第２基板を配列させて貼り合せるため、例えば特許文献６に開示の技術のように支持基板を用いる場合と比較して、有機ＥＬ装置を薄型化することが可能となる。
【００１４】
本発明の有機ＥＬ装置の一態様では、前記基板面上において、前記複数の画素部は、前記複数の第２基板のうち相隣接する２つの前記第２基板の境目を介して２つの前記画素部が隣接するように配列されている。
【００１５】
この態様によれば、前記基板面上に、相隣接する２つの第２基板の境目に、画素部が配置されないように、複数の画素部を形成することが可能となる。この場合、前記基板面上に、複数の画素部のうち、相隣接する２つの第２基板の境目を介して隣り合って配置された２つの画素部を除いた他の画素部は夫々、隣接する第２基板の境目を介して配置された２つの画素部の間隔と同一の間隔で配列されるようにしてもよいし、これら２つの画素部と異なる間隔で配列されるようにしてもよい。
【００１６】
よって、隣接する第２基板の境目を介して配置された２つの画素部の間隔を調整することにより、第１基板と第２基板との貼り合わせにおけるマージンを比較的広くすることが可能となる。
【００１７】
また、例えば一枚の大型基板を切断することにより複数の第２基板が形成される場合に、この大型基板において切断される個所から離れた領域に、駆動素子を形成できる。よって、隣接する第２基板の境目を介して配置された２つの画素部において、駆動素子を損傷なく形成することができる。
【００１８】
その結果、この態様によれば、これら２つの画素部において、高開口率を維持しつつ、より確実に駆動素子と有機ＥＬ素子との電気的接続を行うことが可能となる。
【００１９】
この態様では、前記複数の画素部間の間隔は、前記複数の画素部のピッチが揃うように、或いは前記境目を介して隣り合う前記２つの画素部のピッチが他の画素部のピッチより大きくなるように設定されていてもよい。
【００２０】
この態様によれば、隣り合う第２基板の境目を介して設けられる画素部にダメージを与えることなく、複数の画素部全体のピッチを揃えることが可能である。より具体的には、例えば、一枚の大型基板を分割して複数の小型基板を形成する場合、スクライブ或いはダイシングによって、大型基板から小型基板を分割した後に小型基板の周縁部を更に高精度で切り取り、小型基板を所要の精度で仕上げる工程が行われることが多い。このような場合、隣り合う第２基板の境目を介して隣り合う画素部間に、例えばダイシング及びスクライブによる損傷を受けない程度に十分な間隔を確保したとしても、複数の画素部全体におけるピッチを揃えることは可能である。また、第２基板の境目を介して隣り合う画素部のピッチを他の画素部のピッチより大きくすることによって、スクライブ又はダイシングによるダメージを確実に回避することも可能である。ここで、「ピッチ」とは、平面的に見た場合における各画素部の中心の間隔を意味し、例えば画素部のサイズを一定にした場合には画素部の間隔を変えることによって間接的に変更可能なものである。
【００２１】
本発明の有機ＥＬ装置の他の態様では、前記基板面上において、前記複数の画素部の各々に前記有機ＥＬ素子と異なる位置に形成され、前記有機ＥＬ素子に電気的に夫々接続される複数の第１接続端子と、前記第２基板における前記基板面に貼り合わせられる表面上に、前記第１接続端子に対応する位置に前記駆動素子に電気的に接続されて夫々形成され、前記第２基板が前記第１基板に貼り合わせられた状態で、前記第１接続端子に電気的に夫々接続される複数の第２接続端子とを更に備える。
【００２２】
この態様によれば、第１基板に複数の第２基板が貼り合わせられた状態で、各画素部において、第１接続端子と第２接続端子とが電気的に接続されることにより、駆動素子と有機ＥＬ素子とが電気的に接続される。
【００２３】
ここで、第１基板と複数の第２基板とを例えば接着部材を介して貼り合せて、該接着部材を硬化させる際に、各画素部において、第１接続端子と第２接続端子とが電気的に接続されるように、第１基板又は複数の第２基板を加圧することがある。この際、特に第１接続端子及び第２接続端子には、比較的大きい圧力が加わる。よって、各画素部において、第１接続端子及び第２接続端子と有機ＥＬ素子とを、第１基板上に平面的に見て同じ位置に配置すると、有機ＥＬ素子に比較的大きい圧力が加わることにより、該有機ＥＬ素子が損傷する恐れがある。この態様では、各画素部において、第１及び第２接続端子は有機ＥＬ素子と異なる位置に形成されるため、有機ＥＬ装置の製造時に、有機ＥＬ素子が加圧されて損傷する事態を回避することが可能となる。従って、各画素部において、より確実に画像表示を行うことが可能となる。
【００２４】
この、複数の第１接続端子及び複数の第２接続端子を更に備える態様では、前記基板面上において、前記複数の画素部のうち、前記第２基板の一辺に隣接する位置に形成された前記画素部には、前記第２接続端子は、前記一辺に対して前記駆動素子を介して離れるように配置されているように構成してもよい。
【００２５】
このように構成すれば、前述したように、一枚の大型基板を切断することにより複数の第２基板が形成される場合に、この大型基板において切断される個所との間に十分なマージンをとって第２接続端子を形成できる。よって、前記基板面上に、第２基板の一辺に隣接して配置された画素部において、第２接続端子を損傷なく形成することができる。その結果、この態様によれば、これら第２基板の一辺に隣接して配置された画素部において、より確実に駆動素子と有機ＥＬ素子との電気的接続を行うことが可能となる。
【００２６】
本発明の有機ＥＬ装置の他の態様では、前記第１基板は、前記第２基板の接続部をまたいで設けられた配線部分を有し、隣接する前記第２基板が前記配線部分を介して電気的に接続されていてもよい。
【００２７】
この態様によれば、隣接する前記第２基板を互いに電気的に接続する配線等を別途形成することなく、第２基板を互いに隣接するように配置するだけでこれら第２基板を電気的に接続できることになる。
【００２８】
本発明の有機ＥＬ装置の他の態様では、前記第２基板に形成された配線部分を夫々含み、前記第２基板が前記第１基板に貼り合わせられた状態で前記複数の第２基板を夫々電気的に接続すると共に前記駆動素子を介して前記有機ＥＬ素子に電気的に夫々接続される複数の配線を更に備える。
【００２９】
この態様によれば、複数の配線として、走査線やデータ線、電源供給線が形成される。そして、このような各配線を介して、駆動素子を駆動させることで、有機ＥＬ素子を発光させることが可能となる。
【００３０】
ここで、これら複数の配線の各々の一部が、第２基板に、配線部分として形成される。この配線部分は、例えば、第２基板において駆動素子に電気的に接続されて形成される。或いは、配線部分は、隣接する第２基板の各々に形成された別の配線部分同士を互いに電気的に接続するように、隣接する第２基板に渡って形成される。尚、各第２基板において、２以上の配線部分が絶縁膜を介して積層して形成されるようにしてもよい。
【００３１】
更に、配線部分は、第２基板の少なくとも一辺に対して画素部を介して隣接するように形成されるのが好ましい。このように構成すれば、複数の配線の形成時において、前述したように、一枚の大型基板を切断することにより複数の第２基板を形成される場合に、この大型基板において切断される個所との間に十分なマージン、即ち間隔をおいて配線部分を形成できる。これにより、複数の配線のうち、第２基板の一辺に対して形成された配線部分を含む一の配線における断線不良を防止することが可能となる。
【００３２】
この、複数の配線を更に備える態様では、前記配線部分は、前記第２基板における前記第１基板と貼り合わされた側と反対側の表面に少なくとも部分的に露出するように、形成されているように構成してもよい。
【００３３】
このように構成すれば、配線部分の一部を、次のように接続端子として利用することで、多様な電気的接続を複雑な構成を伴わずに行うことが可能となる。例えば、隣接する第２基板において夫々、第１基板と貼り合わされた側と反対側の表面に露出した配線部分の一部同士を、該表面上に形成された別の配線部分を介して電気的に接続することにより、別の配線部分によって、隣接する第２基板同士を、容易に電気的に接続させることが可能となる。或いは、各配線の末端に形成された配線部分において、第２基板において第１基板と貼り合わされた側と反対側の表面に露出した一部に外部回路を電気的に接続させることにより、有機ＥＬ装置に外部回路を実装したりすることも可能となる。
【００３４】
この、複数の配線を更に備える態様では、前記第１基板に形成され、前記第２基板が前記第１基板に貼り合わせられた状態で前記配線部分に電気的に接続される補助配線を更に備えるように構成してもよい。
【００３５】
このように構成すれば、第２基板に形成される配線部分に代えて又は加えて、補助配線によって、隣接する第２基板の各々に形成された配線部分同士を互いに電気的に接続することが可能となる。或いは、同一の第２基板に形成された配線部分同士を、補助配線を介して電気的に接続するようにしてもよい。
【００３６】
加えて、補助配線を第２基板における配線部分に対応するパターンで形成し、この補助配線を対応する配線部分に電気的に接続させることにより、配線部分即ち配線の一部の電気的な裏打ちを行うことが可能となる。この際、第１又は第２基板における一方の面上の配線に対して、第１又は２基板における他方の面上に補助配線を設け、両配線間を、第１基板を貫通するコンタクトホールを介して電気的に接続することも可能である。尚、補助配線と同様に、第１又は第２基板における一方の面上の配線と、第１又は２基板における他方の面上の配線部分とを互いに電気的に接続するようにしてもよい。
【００３７】
このように配線部分を補助配線によって電気的に裏打ちすることで、各配線の配線抵抗を小さくすることが可能となる。或いは、配線部分が仮に損傷していても、補助配線において電気的導通を確保することで、断線不良が生じるのを防止することが可能となる。尚、第１基板において、２以上の補助配線が絶縁膜を介して積層して形成されるようにしてもよい。
【００３８】
この、補助配線を更に備える態様では、前記基板面上において、前記複数の画素部のうち少なくとも一部の前記画素部は夫々、前記配線部分又は前記補助配線を形成するために、前記一部の画素部のうち相隣接する前記画素部が他の前記画素部とは異なる間隔で配列されるか、又は前記他の画素部とは異なる形状のパターンで形成されるように構成してもよい。
【００３９】
このように構成すれば、第２基板において、配線部分又は補助配線を形成する領域を確保することが可能となる。ここで、一部の画素部が他の画素部と異なる形状のパターンで形成される場合には、一部の画素部の各々の平面的なサイズは、他の画素部と同等するのが好ましい。このようにすれば、例えば一部の画素部における輝度が他の画素部と異なることで、表示画像全体に渡って均一な明るさが得られず、該表示画像の品質が劣化するのを防止することが可能となる。
【００４０】
本発明の電子機器は上記課題を解決するために、上述した本発明の有機ＥＬ装置（但し、その各種態様も含む）を具備する。
【００４１】
本発明の電子機器は、上述した本発明の有機ＥＬ装置を具備してなるので、高品質の画像表示を行い且つ薄型化することが可能なテレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなど、更には有機ＥＬ装置を露光用ヘッドとして用いたプリンタ、コピー、ファクシミリ等の画像形成装置などの各種電子機器を実現できる。
【００４２】
本発明の有機ＥＬ装置の製造方法は、上記課題を解決するために、透明な第１基板に、画素部毎に、少なくとも該第１基板側へ光を出射する有機ＥＬ素子を所定の第２パターンで配列して形成する第１工程と、複数の第２基板に夫々、前記画素部毎に前記有機ＥＬ素子を駆動するための駆動素子を形成する第２工程と、前記第１基板における一方の基板面上に前記複数の第２基板を所定の第１パターンで配列して、前記複数の第２基板を前記第１基板に接着部材を介して貼り合わせる第３工程と、前記有機ＥＬ素子と前記駆動素子とを電気的に接続して、前記接着部材を硬化する第４工程とを備える。
【００４３】
本発明の有機ＥＬ装置の製造方法によれば、上述した本発明の有機ＥＬ装置と同様に、大型の有機ＥＬ装置を容易に製造すると共に、該有機ＥＬ装置の製造工程における歩留まりを向上させることができる。また、有機ＥＬ装置において高品質な画像表示を行うと共に、当該有機ＥＬ装置を薄型化することが可能となる。
【００４４】
本発明の有機ＥＬ装置の製造方法の一態様では、前記第４工程では、前記第１基板及び前記第２基板の各々において貼り合わせられる側と反対側の表面を加圧して、前記接着部材を硬化させる。
【００４５】
この態様によれば、第４工程において、接着部材を硬化させる際に、駆動素子と有機ＥＬ素子とをより確実に電気的に接続させることが可能となる。
【００４６】
本発明の有機ＥＬ装置の製造方法の他の態様では、前記第１工程は、前記基板面上に、前記画素部に前記有機ＥＬ素子と異なる位置に、前記有機ＥＬ素子に電気的に接続された第１接続端子を形成する工程を含み、前記第２工程は、前記第２基板における前記基板面に貼り合わせられる表面上に、前記第１接続端子に対応する位置に前記駆動素子に電気的に接続された第２接続端子を形成する工程を含み、前記第４工程では、前記第１接続端子と前記第２接続端子とを電気的に接続して、前記接着部材を硬化させる。
【００４７】
この態様によれば、第４工程では、第１接続端子と第２接続端子とを、例えば導電性の接着部材を介して電気的に接続させるために、第１基板及び第２基板を加圧して接着部材を硬化させるのが好ましい。この際、各画素部において、有機ＥＬ素子が比較的大きい圧力で加圧されて損傷する事態を回避することが可能となる。従って、各画素部において、より確実に画像表示を行うことが可能となる。
【００４８】
この態様では、前記有機ＥＬ素子の陰極及び前記接続端子を形成する工程と、複数の前記有機ＥＬ素子を第１の方向に沿って共通に接続する様に陰極を設け、前記接続端子を形成する第１のパターンを形成する工程と、複数の前記有機ＥＬ素子を前記第１のパターンと異なる方向に沿って共通に接続する様に陰極を設ける第２のパターンを形成する工程とを含んでいてもよい。
【００４９】
この態様によれば、第１パターン及び第２パターンによって、各有機ＥＬ素子の陰極側が電気的に接続される。より具体的には、例えば、第１接続端子が、陰極と同時に形成され第１のパターンを介して導電材料を蒸着させることによって、有機ＥＬ素子の一部にのみ導電材料を蒸着させることが可能である。第１のパターンは、例えば、導電膜を構成する導電材料の蒸着を阻害する部分の位置に合わせて形成された開口部を有しているため、第１のパターンを用いれば容易に所要の形状に導電膜３１３及び第１接続端子３２０を形成できる。
【００５０】
この態様では、前記第１のパターン及び第２のパターンの形成を、マスクを用いた物理的蒸着方法により行ってもよい。
【００５１】
この態様によれば、効率的に開口部を有する共通陰極のパターンと、その共通陰極の開口部の中の島状のパターンをマスクを用いた物理的蒸着方法により形成することができる。
【００５２】
本発明の有機ＥＬ装置の製造方法の他の態様では、前記第３工程では、更に各第２基板間を前記接着部材を介して互いに貼り合わせる。
【００５３】
この態様によれば、第２基板同士を貼り合せることにより、隣接する第２基板の境目から大気中の水分等が浸入するのを防止して、有機ＥＬ素子を第１基板及び第２基板間により確実に封止することが可能となる。これにより、有機ＥＬ装置の耐環境性を向上させることが可能となる。尚、このような効果を得るために、第２基板同士を貼り合せるための接着部材は、第１基板と第２基板とを貼り合せるための接着部材と異なる材料、例えば耐水性のより高い材料から形成されるものを用いるとよい。
【００５４】
本発明の有機ＥＬ装置の製造方法の他の態様では、前記第４工程の後に、少なくとも前記第１基板及び前記第２基板間が前記第１基板の外周に沿って前記接着部材によって覆われるように、前記第１基板及び前記複数の第２基板の少なくとも一部に前記接着部材を塗布して硬化させる工程を更に含む。
【００５５】
この態様によれば、第１基板の外周に沿って形成された接着部材によって、第１基板及び第２基板間に大気中の水分等が浸入するのを防止することが可能となる。従って、有機ＥＬ装置の耐環境性を向上させることが可能となる。尚、このような効果を得るために、第１基板の外周に沿って、第１基板と第２基板とを貼り合せるための接着部材と異なる材料、例えば耐水性のより高い材料から形成される接着部材を塗布するようにするとよい。
【００５６】
本発明の有機ＥＬ装置の製造方法の他の態様では、前記第２工程は、前記第２基板に、前記複数の第２基板を電気的に接続すると共に前記駆動素子に電気的に接続される配線を構成する配線部分を形成する工程を含み、前記第４工程の後に、前記配線部分の少なくとも一部を、前記第２基板における前記第１基板と貼り合わせられた側と反対側の表面に露出させる工程を更に含む。
【００５７】
この態様によれば、第２基板に配線部分を形成することで、配線として、走査線やデータ線、電源供給線を形成することが可能となる。ここで、第２工程におおいて、第２基板に配線部分を形成する際、予め第２基板に所定の深さの凹部を形成しておいて、この凹部の底から第２基板の表面に連続的に延在する配線部分を形成する。そして、第３工程で、第２基板において凹部が形成された側を、第１基板に対して接着部材を介して貼り合わせて、第４工程において接着部材を硬化させる。その後、第２基板における第１基板と貼り合わせられた側と反対側の表面に対して、例えばＣＭＰ（化学的機械研磨）処理を施すことで、凹部の底に形成された配線部分の一部を露出させる。このように露出した配線部分の一部を、接続端子として利用することで、多様な電気的接続を複雑な構成を伴わずに行うことが可能となる。
【００５８】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【発明を実施するための最良の形態】
【００５９】
以下では、本発明の有機ＥＬ装置に係る実施の形態について図を参照しつつ説明する。
【００６０】
＜１：有機ＥＬ装置の全体構成＞
先ず、図１及び図２を参照して有機ＥＬ装置の全体構成について説明する。図１は、有機ＥＬ装置の全体構成を概略的に示す斜視図であり、図２は、図１のＡ−Ａ'部分における概略的な断面図を示してある。尚、図２では、各部材を図面上で認識可能な程度の大きさとするため、該各部材ごとに縮尺を異ならしめてある。ここでは、本発明の一例として駆動回路内蔵型のアクティブマトリクス駆動方式の有機ＥＬ装置を例にとる。
【００６１】
図１及び図２に示すように、有機ＥＬ装置１は、第１基板１０における一方の基板面上に、複数の第２基板２０が所定の第１パターンで配列されて、接着部材３０を介して貼り合わせられることで形成される。図１には、９枚の第２基板２０が、第１基板１０における一方の基板面上に、所定の第１パターンとして例えばマトリクス状に配列される構成を示してある。
【００６２】
また、本実施形態では、図２に示すように、有機ＥＬ装置においてカラー表示を行うために、大型の第１基板１０には、赤色（Ｒ）用、緑色（Ｇ）用、及び青色（Ｂ）用の３種の有機ＥＬ素子７２ｒ、７２ｇ、及び７２ｂが夫々、画素部毎に形成される。
【００６３】
小型の第２基板２０には夫々、詳細は後述するが、３種の有機ＥＬ素子７２ｒ、７２ｇ、及び７２ｂを夫々駆動するための駆動素子としてＴＦＴや保持容量が形成されると共に、これら駆動素子を含み、画素部毎に有機ＥＬ素子７２ｒ、７２ｇ、若しくは７２ｂを駆動するための画素回路が形成される。そして、第２基板２０が第１基板１０に貼り合わされた状態で、第２基板２０における駆動素子と、第１基板１０における有機ＥＬ素子７２ｒ、７２ｇ、若しくは７２ｂとは、接続部４２０を介して電気的に接続される。接続部４２０は、第２基板２０における、第１基板１０に貼り合わせられる側の表面上に、画素部毎に形成される。
【００６４】
また、第１基板１０の隣接する２辺に沿って、走査線駆動回路１３０及びデータ線駆動回路１５０が形成されている。本実施形態では、詳細は後述するが、走査線、データ線、及び電源供給線は夫々第２基板２０に形成される配線部分を含む。走査線駆動回路１３０は、マトリクス状に配列された第２基板２０に対して行毎に走査信号を供給すると共に、第２基板２０に内蔵されて形成された回路部分１３０ａを複数含む。また、データ線駆動回路１５０は、マトリクス状に配列された第２基板２０に対して列毎に画像信号を供給すると共に、第２基板２０に内蔵されて形成された回路部分１５０ａを複数含む。尚、走査線やデータ線等の各種配線に電気的に接続される外部回路接続端子を第１基板１０又は第２基板２０に設けて、外部回路接続端子に走査線駆動回路１３０及びデータ線駆動回路１５０を外部回路として、ＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）方式やＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇlａｓｓ）方式により実装するようにしてもよい。
【００６５】
次に、図３を参照して、有機ＥＬ装置の電気的な構成について説明する。図３は、有機ＥＬ装置の電気的な構成を示すブロック図である。
【００６６】
有機ＥＬ装置１における画像表示領域１１０には、複数の第２基板２０が第１基板１０に貼り合わせられた状態で、縦横に配線されたデータ線１１４及び走査線１１２が設けられると共に、各データ線１１４に対応して電源供給線１１７が設けられる。よって、これら各種配線によって、複数の第２基板２０同士は電気的に接続される。
【００６７】
また、画像表示領域１１０には、３種の有機ＥＬ素子７２ｒ、７２ｇ、及び７２ｂを含む３種の画素部７０ｒ、７０ｇ、及び７０ｂが形成される。３種の画素部７０ｒ、７０ｇ、及び７０ｂは夫々、データ線１１４及び走査線１１２の交点に対応して形成されている。これにより、第１基板２０において、第２基板２０が貼り合わせられる基板面上の画像表示領域１１０に、所定の第２パターンとしてマトリクス状に３種の画素部７０ｒ、７０ｇ、及び７０ｂは配列されることとなる。
【００６８】
複数のデータ線１１４及び複数の電源供給線１１７は夫々、Ｒ用、Ｇ用、及びＢ用の３種の画素部７０ｒ、７０ｇ、及び７０ｂに対応して形成される。図３において、例えば隣接する３本のデータ線１１４毎に３種の画素部７０ｒ、７０ｇ、及び７０ｂが設けられる。３本のデータ線１１４のうち、いずれか１本のデータ線１１４には、３種の画素部７０ｒ、７０ｇ、及び７０ｂのうちいずれか１種の画素部が配列され、このように配列された画素部には、対応する種類の電源供給線１１７が電気的に接続される。
【００６９】
そして、第１基板２０の、第２基板２０が貼り合わせられる基板面上において、走査線駆動回路１３０及びデータ線駆動回路１５０は、画像表示領域１１０の周辺に位置する周辺領域に設けられる。走査線駆動回路１３０は複数の走査線１１２に走査信号を順次供給する。また、データ線駆動回路１５０は、画像表示領域１１０に配線された３種のデータ線１１４に、Ｒ用、Ｇ用、及びＢ用の３種の画像信号を供給する。尚、走査線駆動回路１３０の動作と、データ線駆動回路１５０の動作とは、同期信号１６０によって相互に同期が図られる。また、３種の電源供給線１１７には夫々、外部回路から電源が供給される。
【００７０】
ここで、図４を参照して、３種の画素部７０ｒ、７０ｇ、及び７０ｂの回路構成について説明する。図４は、３種の画素部７０ｒ、７０ｇ、及び７０ｂのうちいずれか一つの画素部７０の回路構成を示す回路図である。尚、本実施形態では、３種の画素部７０ｒ、７０ｇ、及び７０ｂは互いに同様の構成で形成されているものとする。また、以下では、３種の画素部７０ｒ、７０ｇ、及び７０ｂを各々の区別をすることなしに、いずれも画素部７０として適宜説明する。
【００７１】
図４において、画素部７０には、有機ＥＬ素子７２が設けられると共に、例えばＴＦＴを用いて構成されるスイッチング用トランジスタ７６及び駆動用トランジスタ７４、並びに保持容量７８が設けられている。
【００７２】
スイッチング用トランジスタ７６のゲート電極には走査線１１２が電気的に接続されており、スイッチング用トランジスタ７６のソース電極にはデータ線１１４が電気的に接続され、スイッチング用トランジスタ７６のドレイン電極には駆動用トランジスタ７４のゲート電極が電気的に接続されている。また、駆動用トランジスタ７４のソース電極には、電源供給線１１７が電気的に接続されており、駆動用トランジスタ７４のドレイン電極には有機ＥＬ素子７２の陽極が電気的に接続されている。
【００７３】
尚、図３及び図４に例示した画素部７０の回路構成の他にも、電流プログラム方式の画素回路、電圧プログラム方式の画素回路、電圧比較方式の画素回路、サブフレーム方式の画素回路等の各種方式の画素回路を採用してもよい。
【００７４】
＜２：第１基板及び第２基板の構成＞
次に、図５から図７を参照して、第１基板１０及び第２基板２０の構成について、より詳細に説明する。図５は、第１基板１０上において、隣接する第２基板２０の境目付近における、画素部７０の配置に係る構成を示すレイアウト図であり、図６は、図５における画素部７０のＢ−Ｂ'部分の断面の構成を示す断面図である。また、図７は、第２基板２０における画素回路の構成を示すレイアウト図である。尚、図６では、各部材を図面上で認識可能な程度の大きさとするため、該各部材ごとに縮尺を異ならしめてある。
【００７５】
本実施形態では、第１基板１０において、第２基板２０が貼り合わされる基板面上には、第２基板２０の占める領域内に、画素部７０はマトリクス状に複数配列されるのが好ましい。また、好ましくは、図５に示すように、第２基板２０の領域内に配列された画素部７０は夫々、隣接する画素部７０と所定の間隔ｄ２で配列される。
【００７６】
本実施形態では、特に、第１基板１０上に、相隣接する２つの第２基板２０の境目を介して隣り合う２つの画素部７０の間隔ｄ１は、２つの第２基板２０の境目に画素部７０が配列されないような値としてあるのが好ましい。尚、２つの第２基板２０の境目を介して隣り合う２つの画素部７０の間隔ｄ１は、第２基板２０の領域内に配列された他の画素部７０と異なる値とするか、又は同等の値であってもよい。
【００７７】
また、第１基板１０において、第２基板２０が貼り合わされる基板面上には、複数の画素部７０の各々に有機ＥＬ素子７２と異なる位置に形成され、有機ＥＬ素子７２に電気的に夫々接続される複数の第１接続端子３２０が設けられる。図５に示すように、第１基板１０上において、複数の画素部７０のうち、第２基板２０の一辺に隣接する位置に形成された画素部７０には、この一辺に対して画素部７０を介して第１接続端子３２０が離れるように配置されている。第２基板２０の接続部に隣接する画素では、画素部７０内で第１接続端子３２０が接続部から離れた位置となる様に配置している。この様に第１接続端子３２０を配置することにより、第２基板２０上の駆動素子及び配線を形成する領域を接続部から離して配置することが可能となる。第２基板２０は接続する辺は、接続する寸法精度を向上するために、駆動素子及び配線を形成した後に切断する必要がある。上記の様な配置をすることにより、第１接続端子３２０を配置した位置よりも基板接続部から離れた位置の側に駆動素子及び配線を配置することができるため、切断工程の物理的なダメージが駆動素子及び配線へ及ぶことを抑えることができる。また、上記の様な配置をするために、第１基板の画素部７０のパターンに、第２基板２０の接続部分の近傍のみ、他の領域と異なるパターンを用いても良い。更に、接続部分近傍で画素ので、画素間のピッチを他の領域よりも狭くしても良い。この様にすることで、基板２０において、より接続部から離れた位置に駆動素子及び配線を配置することができる。
【００７８】
次に、図６を参照して、画素部７０の更に詳細な構成について説明する。
【００７９】
図６において、透明基板を用いて構成される第１基板１０における、第２基板２０が貼り合わされる基板面上には、バンク３１０によって、各画素部７０における有機ＥＬ層３０４の形成領域が形成されている。この形成領域に対応して、画素部７０毎に有機ＥＬ素子７２の陽極として透明電極３０２が配置されている。そして、陽極３０２上であって、バンク３１０によって囲まれた領域内に、有機ＥＬ層３０４が形成され、有機ＥＬ層３０４上に、各画素部７０毎に有機ＥＬ素子７２の陰極３０６が形成される。また、有機ＥＬ素子７２の形成時、陰極３０６と同じ工程で、有機ＥＬ素子７２と異なる位置に第１接続端子３２０が形成される。第１接続端子３２０は、バンク３１０を貫通して陽極３０２上に至る開口の底から開口の側壁に沿ってバンク３１０の表面に連続的に、且つ陰極３０６とは電気的に切断された状態で、形成される。よって、第１接続端子３２０は、開口の底に露出した陽極３０２の表面の一部と電気的に接続されることとなる。
【００８０】
また、第２基板２０には、走査線１１２やデータ線１１４の配線部分、並びに各種駆動素子が形成されることにより、画素回路２０２が作り込まれる。そして、画素回路２０２に電気的に接続された第２接続端子２２０が、第２基板２０における第１基板１０と貼り合わせられる側の基板面上に形成される。この基板面上において、第２接続端子２２０は、第１基板１０上における第１接続端子３２０に対応する位置に配置されている。
【００８１】
第２接続端子２２０上には、例えば銀（Ａｇ）等の導電材料により形成される導電部材４００が形成される。より具体的には、例えば、導電部材４００は、Ａｇペーストを塗布することによって形成される。そして、画素部７０毎に、第２基板２０において、第１基板１０に貼り合わせられる側の表面上に、第２接続端子２２０及び導電部材４００を含む接続部４２０が形成される。第２基板２０が第１基板１０に貼り合わせられた状態で、導電部材４００が接着部材３０を押しのけて第１接続端子３２０に接触することによって、第１接続端子３２０は導電部材４００を介して第２接続端子２２０に電気的に接続される。この様な接続方法を用いることにより、効率的にかつ確実に第１基板１０と第２基板２０の電気的接続を取ることができる。このように各部が電気的に接続された有機ＥＬ装置１によれば、画像表示領域側、即ち図中第１基板１０側から見て画素部７０のピッチを揃えることが可能であり、第１基板１０側の画像表示領域に一様に配置された画素部７０から出射される光によって、高品質の画像を表示できる。
【００８２】
ここで、接着部材３０は低粘度の材料を用いて形成されるのが好ましい。また、導電部材４００を導電性接着剤や異方性導電フィルムにより形成することで、導電部材４００が接着部材を兼ねるようにしてもよい。また、接着部材３０を、異方性導電接着剤により形成して、導電部材４００を設けないようにしてもよい。
【００８３】
次に、図７を参照して、画素回路２０２の構成について説明する。図７は、画素回路２０２を構成する各種構成要素の配置を示すレイアウト図である。
【００８４】
図７に示すように、第２基板２０には、走査線１１２、データ線１１４、及び電源供給線１１７の各々の一部である配線部分１１２ａ、１１４ａ、及び１１７ａが形成されている。また、第２基板２０において、画素部７０毎に、スイッチング用トランジスタ７６及び駆動用トランジスタ７４並びに保持容量７８が、画素部７０の回路構成が図４を参照して説明したような構成となるように、配線部分１１２ａ、１１４ａ、及び１１７ａと、電気的に接続されて形成される。そして、駆動用トランジスタ７４に電気的に接続されて、第２接続端子２２０が形成される。
【００８５】
尚、第２基板２０において、各種駆動素子や配線部分の少なくとも一部を形成する半導体膜や導電膜は、例えば絶縁膜を介して積層されて形成される。また、隣接する第２基板２０の各々に形成された配線部分同士を互いに電気的に接続するように、隣接する第２基板２０に渡って別の配線部分が形成されるのが好ましい。更に、配線部分は、第２基板２０の少なくとも一辺に対して画素部７０を介して隣接するように形成されるのが好ましい。
【００８６】
以上説明したような構成を有する有機ＥＬ装置の駆動時、走査線１１２を介して走査信号が供給されることにより、スイッチング用トランジスタ７６がオン状態になる。スイッチング用トランジスタ７６がオン状態となると、データ線１１４より画像信号が保持容量７８に書き込まれる。この保持容量７８に書き込まれた画像信号の電流に応じて、駆動用トランジスタ７４の電気的な導通状態が決まる。そして、駆動用トランジスタ７４のチャネルを介して電源供給線１１７より、保持容量７８に書き込まれた画像信号に応じた電流が有機ＥＬ素子７２の陽極３０２に供給されると、供給された電流に応じて有機ＥＬ層３０４が、赤色、緑色、又は青色のいずれか一種に相当する光を発光する。本実施形態では、有機ＥＬ素子７２からの発光は、第１基板１０側から表示光として出射される。
【００８７】
よって、本実施形態では、第１基板１０における一方の基板面上に複数の第２基板２０が第１パターンで配列され、複数の画素部７０が第２パターンで配列されることにより、例えば５０インチ程度のサイズを有する大型の有機ＥＬ装置を形成することが可能となる。以上第１基板１０の一方の面上に複数の画素部７０をマトリックス状に配置し、第１基板１０と貼り合せる複数の第２基板２０をマトリックス状に配置する構成を説明したが、第１基板１０上に配置する複数の画素部を列状とし、複数の第２基板２０を列状に配置する構成を用いてもよい。このように本発明は画素部７０の様々な配置に対応することが可能であり、歩留まりを低下させることなく大型化に対応することができる。或いは、複数の第２基板２０をライン状に配列すると共に、複数の画素部７０をマトリクス状に配列するようにしてもよい。このように、本実施形態では、第１基板１０上に、複数の第２基板２０及び複数の画素部７０を夫々多様なパターンで配列させることが可能であり、その結果、有機ＥＬ装置において多様な画像表示を行うことが可能となる。
【００８８】
また、本実施形態の有機ＥＬ装置では、画像表示は第１基板１０側において行われるため、隣接する第２基板２０の境目において光漏れが生じることで、この境目が表示画像において視認されるのを防止することが可能となる。よって、第１基板１０上に平面的見て、第２基板２０の各辺に隣接して配置された画素部７０の開口領域を小さくする必要が無いため、高開口率を維持することが可能となる。その結果、有機ＥＬ装置において高品質の画像表示を行うことが可能となる。更に、複数の第２基板２０を配列させるための支持基板を用いる場合と比較して、有機ＥＬ装置を薄型化することが可能となる。
【００８９】
尚、本実施形態では、画素部７０の構成は、図５から図７を参照して説明した構成に限定されない。
【００９０】
＜３：有機ＥＬ装置の製造方法＞
次に、図１から図７に加えて、図８及び図９を参照して有機ＥＬ装置の製造プロセスについて説明する。図８は、本実施形態における有機ＥＬ装置の製造プロセスにおける各工程を説明するためのフローチャートを示す図であって、図９は、製造プロセスの各工程における図２に対応する断面の構成を示す断面図である。
【００９１】
図８において、先ず、第１基板１０に有機ＥＬ素子７２を形成する（ステップＳ１０１）。また、この際、有機ＥＬ素子７２に電気的に接続する第１接続端子３２０を画素部７０毎に形成する。本実施形態では、スイッチング用トランジスタ７６等の半導体素子を含む画素回路２０２は、第１基板１０には形成されない。代わりに、第１基板１０には、インクジェット方式等の相対的に簡易なプロセスによって、第２基板２０に製造される画素回路２０２と比べて格段に簡単且つ低不良率で製造可能な有機ＥＬ素子７２が主に形成される。よって、第１基板１０を、高歩留まりで大型化することは容易である。
【００９２】
他方、第１基板１０に係る製造工程と並行して又は相前後して、次のように複数の第２基板２０を形成する（ステップＳ１０２）。例えば、一枚の大型基板に、第２基板２０毎に、例えば低温ポリシリコン技術により、配線部分や各種駆動素子を形成することで、画素回路２０２を形成する。更に、各画素回路２０２に電気的に接続される第２接続端子２２０を形成し、例えば印刷法により第２接続端子２２０上に導電部材４００を形成する。その後、大型基板を切り分けることによって、複数の第２基板２０を形成する。
【００９３】
本実施形態では、既に説明したように、複数の第２基板２０が第１基板１０に貼り合わせられた状態で、相隣接する２つの第２基板２０の境目を介して隣り合う２つの画素部７０の間隔ｄ１は、２つの第２基板２０の境目に画素部７０が配列されないような値としてある。また、複数の第２基板２０が第１基板１０に貼り合わせられた状態で、第２基板２０の一辺に対して、この一辺に隣接する位置に形成された画素部７０を介して、第１及び第２接続端子３２０及び２２０並びに配線部分が離れるように配置されている。
【００９４】
よって、一枚の大型基板において切断される個所との間に十分なマージン、即ち間隔をおいて、各種駆動素子や配線部分、並びに第２接続端子２２０を形成できる。よって、各種駆動素子や配線部分、並びに第２接続端子２２０を損傷無く形成することができる。また、第２基板２０を、各種駆動素子の製造に係る歩留まりを低下させない程度のサイズとするのが好ましい。従って、本実施形態では、第２基板２０の製造工程における歩留まりを向上させることが可能となる。また、第２基板２０の一辺に隣接して配置された画素部７０において、より確実に駆動素子と有機ＥＬ素子７２との電気的接続を行うことが可能となる。
【００９５】
続いて、図９（ａ）に示すように、第１基板１０において有機ＥＬ素子７２が形成された側の基板面上に接着部材３０ａを塗布する（ステップＳ１０３）。
【００９６】
その後、図９（ｂ）に示すように、第１基板１０上に、複数の第２基板２０を夫々位置合わせして貼り合わせた後、図９（ｂ）中、矢印Ｘ１及びＸ２に示す方向から、第１基板１０及び第２基板２０の各々において貼り合わせられる側と反対側の表面を加圧する（ステップＳ１０４）。このように第１基板１０及び第２基板２０の各々を加圧することにより、既に説明したように、導電部材４００が接着部材３０ａを押しのけることによって第１接続端子３２０及び導電部材４００を接触させることができる。
【００９７】
また、前述したように、相隣接する２つの第２基板２０の境目を介して隣り合う２つの画素部７０の間隔ｄ１を調整することにより、第１基板１０と第２基板２０との貼り合わせにおけるマージンを比較的広くすることが可能となる。
【００９８】
更に、第１基板１０上において、複数の画素部７０の各々に、第１及び第２接続端子３２０及び２２０は、有機ＥＬ素子７２と異なる位置に形成される。よって、有機ＥＬ装置の製造時に、有機ＥＬ素子７２が加圧されて損傷する事態を回避することが可能となる。従って、各画素部７０において、より確実に画像表示を行うことが可能となる。
【００９９】
その後、図９（ｃ）に示すように、第１基板１０及び第２基板２０の各々に対して、図中の矢印Ｘ１及びＸ２に示す方向から加圧した状態で、隣接する第２基板２０間に接着部材３０ａを追加して塗布した後、接着部材３０ａを硬化させる（ステップＳ１０５）。よって、このように、隣接する第２基板２０間を更に接着部材３０によって相互に接着させることにより、隣接する第２基板２０の境目から大気中の水分等が浸入するのを防止して、有機ＥＬ素子７２を第１基板１０及び第２基板２０間により確実に封止することが可能となる。これにより、有機ＥＬ装置の耐環境性を向上させることが可能となる。
【０１００】
尚、第１基板１０及び第２基板２０を貼り合せるための接着部材３０ａと異なる材料により形成される接着部材を第２基板２０間に追加して塗布することにより、複数の第２基板２０同士を貼り合せるようにしてもよい。
【０１０１】
よって、以上説明したような本実施形態の有機ＥＬ装置の製造プロセスによれば、歩留まりを向上させることが可能となり、効率良く有機ＥＬ装置を製造することができる。
【０１０２】
次に、図１６及び図１７を参照しながら、第１基板１０に形成される陰極３０６及び第１接続端子３２０の形成方法を説明する。図１６は、第１基板１０上に陰極３０６及び第１接続端子３２０を形成する工程を順次示した工程図である。図１７は、陰極３０６及び第１接続端子３２０を形成する際に用いられるマスクのパターン形状の一例を示す図である。尚、図１６では、説明の便宜上、第１基板１０の一部を示しているが、第１基板１０の他の領域でも同様にして陰極３０６及び第１接続端子３２０が形成されることは言うまでもない。
【０１０３】
図１６（ａ）において、陽極３０２が第１基板１０上の画素部が形成されるべき領域７１の全体に形成されている。陽極３０２上には、バンク３１０及び３１１が形成されており、バンク３１０及び３１１によって囲まれたＬ字型の領域３１６に有機ＥＬ層３０４が形成されている。領域７１の端には、バンク３１０及び３１１を貫通して陽極３０２の表面の一部が臨む開口部３１２が形成されている。
【０１０４】
図１６（ｂ）において、図中上下方向（第１の方向）に沿って導電膜３１３を形成する。導電膜３１３は、領域３１６のうちＬ字の一辺に相当する領域を覆うように形成され、有機ＥＬ層３０４の陰極側に電気的に接続されている。導電膜３１３は、図中上下方向に沿って各画素部が形成されるべき領域７１に渡って延在するように形成され、画素部に共通に接続される陰極３０６の一部を構成する。
【０１０５】
第１接続端子３２０は、導電膜３１３と同時に形成される。より具体的には、図１７（ａ）に示すように、第１マスク３３０を介して導電材料を蒸着させることによって、有機ＥＬ層３０４の一部及び開口部３１４にのみ導電材料を蒸着させることが可能である。第１マスク３３０は、導電膜を構成する導電材料の蒸着を阻害する部分３３１と、開口部３１２の位置に合わせて部分３３１の一部に形成された開口部３３２を有している（第１のパターン）ため、第１マスク３３０を用いれば容易に所要の形状に導電膜３１３及び第１接続端子３２０を形成できる。上記の陰極及び第１接続端子を形成する成膜方法は、真空加熱蒸着法を用いることができる。また、他にもスパッタ法やイオンプレーティング法等、物理的蒸着方法を用いることが可能である。
【０１０６】
図１６（ｃ）において、領域３１６のうち、既に導電膜３１３が形成されなかった領域を含む領域に導電膜３１５を形成する。導電膜３１５は、図１７（ｂ）に示す第２マスク３４０を介して導電材料を蒸着させることによって形成される。第２マスク３４０は、第１マスク３３０の開口部３３２に重なるように図中左右方向（第２の方向）に延在された部分３４１を有しており（第２のパターン）、部分３４１に覆われない領域に導電材料が蒸着され、導電膜３１５が形成される。導電膜３１５は、導電膜３１３と共に陰極３０６を構成する。
【０１０７】
図１６（ｄ）において、第１接続端子３２０上に導電部材４００を形成する。続いて第１基板１０及び第２基板２０を互いに接着することによって、第１基板１０及び第２基板２０の夫々対応する部分が電気的に接続されることになる。
【０１０８】
以上図１６及び図１７を参照しながら説明したように、図１６に示した陰極３０６及び第１接続端子３２０の形成工程によれば、陰極３０６及び第１接続端子３２０を所要の領域にのみ形成することが可能であり、本実施形態の陰極３０６等を容易に形成できる。
【０１０９】
＜４：変形例＞
次に、以上説明したような本実施形態に係る変形例について、図１０から１４を参照して説明する。
【０１１０】
先ず、図１０から図１２を参照して、本変形例における第１基板１０又は第２基板の構成について説明する。図１０は、本変形例に係る一の構成について、隣接する第２基板の境目付近における画素部の配置に係る構成を示すレイアウト図であり、図１１及び図１２は夫々、本変形例に係る他の構成について、隣接する第２基板の境目付近における画素部の配置に係る構成を示すレイアウト図である。
【０１１１】
図１０において、第１基板１０に、複数の第２基板２０が貼り合わせられた状態で、複数の画素部７０のうち、隣接する第２基板２０の境目付近に配置された画素部７０を次のように配列することで、隣接する第２基板２０同士を電気的に接続するための配線部分８０が形成される。配線部分８０を介して隣接する第２基板２０を電気的に接続することが可能である。即ち、第２基板２０中の走査線１１２、データ線１１４、電源線１１７に接続する第３接続端子を第２基板の接続部をまたいで接続部の近傍に設けられた配線部分８０と重なる位置に設け、この第３接続端子と配線部分８０の電気的に接続することで、隣接する第２基板２０を電気的に接続することができる。配線部分８０と第３接続端子との接続は、第１接続端子と同様の方法を用いることができる。この様な方法を用いることにより、特別な工程を付加する事無く、複数の第２基板２０間の電気的接続を取ることができる。さらに、この様な方法を用いることにより、図１に示される様な外周部に接する辺を持たない様な第２基板２０が存在する配置も用いることが可能となる。本実施形態では、画素部７０周辺での接続例のみを示したが、他の信号線、電源線に関しても同様の方法での接続が可能である。例えば走査線駆動回路１３０やデータ線駆動回路１５０等を含む周辺回路間の接続に用いることも可能である。
【０１１２】
即ち、第２基板２０の占める領域内にマトリクス状に配置された画素部７０について、隣接する第２基板２０の境目付近では、互いに隣り合う２つの画素部７０の間隔の値を、例えば第２基板２０内から境目に向かって、行毎に段階的にｄ３０、ｄ３１、ｄ３２に変化させて、配列させる。
【０１１３】
また、隣り合う２つの画素部７０の間隔を変化させることに代えて又は加えて、第２基板２０の少なくとも一辺に隣接する画素部７０は、他の画素部７０と異なる形状のパターンで形成されるのが好ましい。この場合、異なるパターン形状で形成される画素部７０の各々の平面的なサイズは、他の画素部７０と同等するのが好ましい。このように構成すれば、例えば異なるパターン形状の画素部７０における輝度が他の画素部７０と異なることで、表示画像全体に渡って均一な明るさが得られず、該表示画像の品質が劣化するのを防止することが可能となる。
【０１１４】
よって、図１０に示す構成によれば、配線部分８０を形成する領域を確保することが可能となる。
【０１１５】
また、図１１及び図１２に示すように、第１基板１０に、例えば走査線１１２やデータ線１１４、電源供給線１１７の補助配線１１２ｂ、１１４ｂ、及び１１７ｂが形成されるのが好ましい。
【０１１６】
この場合、図１１に示すように、第１基板１０において第２基板２０が貼り合わせられる側の基板面上において、第２基板２０の占める領域内に配置された画素部７０の間隔を、一部、値ｄ２０又は値ｄ２１に変化させて、補助配線１１２ｂ、１１４ｂ、及び１１７ｂが形成されている。そして、このように形成された補助配線１１２ｂ、１１４ｂ、及び１１７ｂと、第２基板２０上に形成された走査線１１２やデータ線１１４、電源供給線１１７の配線部分１１２ａ、１１４ａ及び１１７ａとは、第１基板１０に複数の第２基板２０が貼り合わせられた状態で、電気的に接続される。
【０１１７】
よって、第２基板２０に形成される配線部分に代えて又は加えて、補助配線１１２ｂ、１１４ｂ、及び１１７ｂによって、隣接する第２基板２０の各々に形成された配線部分１１２ａ、１１４ａ、及び１１７ａ同士を互いに電気的に接続することが可能となる。或いは、同一の第２基板２０に形成された配線部分１１２ａ、１１４ａ、及び１１７ａ同士を、補助配線１１２ｂ、１１４ｂ、及び１１７ｂを介して電気的に接続するようにしてもよい。
【０１１８】
加えて、補助配線１１２ｂ、１１４ｂ、及び１１７ｂを第２基板２０における配線部分１１２ａ、１１４ａ、及び１１７ａに対応するパターンで形成し、この補助配線１１２ｂ、１１４ｂ、及び１１７ｂを対応する配線部分１１２ａ、１１４ａ、及び１１７ａに電気的に接続させることにより、配線部分１１２ａ、１１４ａ、及び１１７ａの電気的な裏打ちを行うことが可能となる。このように配線部分１１２ａ、１１４ａ、及び１１７ａを補助配線１１２ｂ、１１４ｂ、及び１１７ｂによって電気的に裏打ちすることで、走査線１１２やデータ線１１４、並びに電源供給線１１７における配線抵抗を小さくすることが可能となる。或いは、配線部分１１２ａ、１１４ａ、及び１１７ａが仮に損傷していても、補助配線１１２ｂ、１１４ｂ、及び１１７ｂにおいて電気的導通を確保することで、断線不良が生じるのを防止することが可能となる。
【０１１９】
尚、第１基板１０において、補助配線１１２ｂ、１１４ｂ、及び１１７ｂが絶縁膜を介して積層して形成されるようにしてもよい。また、図１０を参照して説明した構成と同様に、隣り合う２つの画素部７０の間隔を変化させることに代えて又は加えて、画素部７０のパターン形状を変化させることで、補助配線１１２ｂ、１１４ｂ、及び１１７ｂを形成する領域を確保するようにしてもよい。
【０１２０】
次に、図１３及び図１４を参照して、有機ＥＬ装置の製造方法に係る変形例について説明する。図１３は、配線部分の形成に係る製造工程における、第２基板２０の断面の構成を順を追って示す工程図であって、図１４は、第１基板及び第２基板が貼り合わされた後に行われる工程における図２に対応する断面の構成を示す断面図である。
【０１２１】
図１３（ａ）において、例えば一枚の大型基板Ｓにおいて、第２基板２０毎に配線部分を形成する際、予めこの大型基板Ｓに例えば深さＨ１が１００［μｍ］程度の凹部２０４を形成しておいて、この凹部２０４の底から大型基板Ｓの表面に連続的に延在する配線部分２０５を形成する。その後、大型基板Ｓを切断して、複数の第２基板２０を形成する。
【０１２２】
その後、図９（ａ）から図９（ｃ）を参照して説明した各工程を行って、第１基板１０と複数の第２基板２０と貼り合わせる。この際、第２基板２０において凹部２０４が形成された側を、第１基板１０に対して接着部材３０を介して貼り合わせる。
【０１２３】
続いて、図１３（ｂ）において、第２基板２０における第１基板１０と貼り合わせられた側と反対側の表面に対して、例えばＣＭＰ処理を施して、この表面を例えば値Ｈ２が１００［μｍ］程度として、アスペクト比が１：１となるように後退させて、凹部２０４の底に形成された配線部分２０５の一部を露出させる。
【０１２４】
よって、このように露出した配線部分２０５の一部を、接続端子として利用することで、多様な電気的接続を複雑な構成を伴わずに行うことが可能となる。例えば、第１基板１０に複数の第２基板２０が貼り合わされた状態で、隣接する第２基板２０において夫々、第１基板１０と貼り合わされた側と反対側の表面に露出した配線部分の一部同士を、該表面上に形成された別の配線部分を介して電気的に接続することにより、該別の配線部分によって、隣接する第２基板２０同士を、容易に電気的に接続させることが可能となる。或いは、走査線１１２やデータ線１１４等の末端に形成された配線部分において、第２基板２０において第１基板１０と貼り合わされた側と反対側の表面に露出した一部に外部回路を電気的に接続させることにより、有機ＥＬ装置に外部回路を実装したりすることも可能となる。
【０１２５】
次に、図１４において、図９（ｃ）を参照して説明した工程の後に、少なくとも第１基板１０及び第２基板２０間が第１基板１０の外周に沿って接着部材３１によって覆われるように、第１基板１０及び複数の第２基板２０の少なくとも一部に接着部材３１を塗布して硬化させるようにしてもよい。また、更に、隣接する第２基板２０間にも接着部材３１を追加して塗布して硬化させるようにしてもよい。
【０１２６】
このようにすれば、第１基板１０の外周に沿って形成された接着部材３１によって、第１基板１０及び前記第２基板２０間に大気中の水分等が浸入するのを防止することが可能となる。従って、有機ＥＬ装置の耐環境性を向上させることが可能となる。尚、このような効果を得るために、第１基板１０の外周に沿って、第１基板１０と第２基板２０とを貼り合せるための接着部材３０と異なる材料、例えば耐水性のより高い材料から形成される接着部材３１を塗布するようにするとよい。
【０１２７】
次に、図１８を参照しながら、本発明に係る有機ＥＬ装置の他の例を説明する。図１８は、有機ＥＬ装置の他の例の構成を示した断面図である。尚、図１８では、図６と共通する部分について共通の参照符号を付している。図１８に示すように、本例の有機ＥＬ装置１００は、画素部に含まれる有機ＥＬ素子７２毎に設けられた陰極３０６と、複数の有機ＥＬ素子７２で共通に電気的に接続された陽極３０２ａを備えている。より具体的には、図１８の図中上側である第２基板２０側に個別に陰極３０６が設けられ、陰極３０６に電気的に接続された第１接続端子３２０がバンク３１０上に形成されている。図中下側に配置された第１基板１０側に複数の有機ＥＬ素子７２に共通に接続されるように陽極３０２ａが形成されている。第２基板２０側に形成された陰極３０６は、第２基板２０に形成された配線等により互いに電気的に接続されており、これら互いに電気的に接続された陰極３０６を介して有機ＥＬ素子７２を流れた電流が装置外部に導かれる。尚、第１基板１０及び第２基板は、図１乃至図１４を参照しながら説明した装置構成及び製造方法と同様にして互いに接着される。
【０１２８】
＜５：電子機器＞
次に、上述した有機ＥＬ装置が各種の電子機器に適用される場合について説明する。この有機ＥＬ装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１５は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、有機ＥＬ装置を用いて構成された表示ユニット１２０６とを備えている。
【０１２９】
この他にも、自発光装置は、ノート型のパーソナルコンピュータ、ＰＤＡ、テレビ、ビューファインダ、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、ＰＯＳ端末、タッチパネルを備えた装置等に、更にはプリンタ、コピー、ファクシミリなどの画像形成装置における露光用ヘッド等に適用することができる。
【０１３０】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う有機ＥＬ装置及びその製造方法、並びにそのような有機ＥＬ装置を備えた各種電子機器もまた、本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１３１】
【図１】有機ＥＬ装置の全体構成を概略的に示す斜視図である。
【図２】図１のＡ−Ａ'部分における概略的な断面図である。
【図３】有機ＥＬ装置の電気的な構成を示すブロック図である。
【図４】画素部の回路構成を示す回路図である。
【図５】画素部の配置に係る構成を示すレイアウト図である。
【図６】図５のＢ−Ｂ'断面図である。
【図７】第２基板における画素回路の構成を示すレイアウト図である。
【図８】本実施形態における有機ＥＬ装置の製造プロセスにおける各工程を説明するためのフローチャートを示す図である。
【図９】製造プロセスの各工程における図２に対応する断面の構成を示す断面図である。
【図１０】本変形例に係る一の構成について、画素部の配置に係る構成を示すレイアウト図である。
【図１１】本変形例に係る他の構成について、画素部の配置に係る構成を示すレイアウト図である。
【図１２】本変形例に係る他の構成について、画素部の配置に係る構成を示すレイアウト図である。
【図１３】配線部分の形成に係る製造工程における、第２基板の断面の構成を順を追って示す工程図である。
【図１４】第１基板及び第２基板が貼り合わされた後に行われる工程における図２に対応する断面の構成を示す断面図である。
【図１５】有機ＥＬ装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１６】陰極及び第１接続端子を形成する工程を示す工程図である。
【図１７】陰極及び第１接続端子を形成する際に用いられるマスクの形状を示す図である。
【図１８】本発明に係る有機ＥＬ装置の他の例の構成を示す図である。
【符号の説明】
【０１３２】
１，１００・・・有機ＥＬ装置、１０・・・第１基板、２０・・・第２基板、７０・・・画素部、７２・・・有機ＥＬ素子、７４、７６、７８・・・駆動素子
【図１】
2006128057.tif 000003
【図２】
2006128057.tif 000004
【図３】
2006128057.tif 000005
【図４】
2006128057.tif 000006
【図５】
2006128057.tif 000007
【図６】
2006128057.tif 000008
【図７】
2006128057.tif 000009
【図８】
2006128057.tif 000010
【図９】
2006128057.tif 000011
【図１０】
2006128057.tif 000012
【図１１】
2006128057.tif 000013
【図１２】
2006128057.tif 000014
【図１３】
2006128057.tif 000015
【図１４】
2006128057.tif 000016
【図１５】
2006128057.tif 000017
【図１６】
2006128057.tif 000018
【図１７】
2006128057.tif 000019
【図１８】
2006128057.tif 000020