(57)【要約】【課題】  レーザ光の特性が向上されるとともに、光軸調整にかかるコストが低減されかつ電圧の印加方法の自由度が高い集積型半導体レーザ素子を提供する。【解決手段】  この集積型半導体レーザ素子は、発光点１３を含むとともに位置合わせ用の凸部１８を有する青紫色レーザ素子１１０と、発光点３４を含むとともに位置合わせ用の凹部３８をを有する赤色レーザ素子１２０とを備えている。青紫色レーザ素子１１０のｐ側電極１０と赤色レーザ素子１２０のｐ側電極３１との間に絶縁膜１２および半田層１１５ａを介した状態で、青紫色レーザ素子１１０の位置合わせ用の凸部１８と赤色レーザ素子１２０の位置合わせ用の凹部３８とが嵌合される。【選択図】        図１
2006278578.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体レーザ素子と、
前記第１の半導体レーザ素子上に絶縁膜を介して積層された第２の半導体レーザ素子とを備え、
前記第１の半導体レーザ素子は、第１の基板と、前記第１の基板の一面上に形成されるとともに第１の波長のレーザ光を出射する第１の発光点を有する第１の半導体層と、前記第１の基板の他面上に形成された第１の電極と、前記第１の半導体層上に形成された第２の電極とを含み、
前記第２の半導体レーザ素子は、第２の基板と、前記第２の基板の一面上に形成されるとともに第２の波長のレーザ光を出射する第２の発光点を有する第２の半導体層と、前記第２の基板の他面上に形成された第３の電極と、前記第２の半導体層上に形成された第４の電極とを含み、
前記第１の半導体レーザ素子は、前記第１の半導体層側に凸部および凹部の一方を有し、前記第２の半導体レーザ素子は、前記第２の半導体層側に凹部および凸部の他方を有し、
前記絶縁膜が前記第１の半導体レーザ素子の前記第２の電極と前記第２の半導体レーザ素子の前記第４の電極との間に配置されるとともに、前記第１の半導体レーザ素子の凸部および凹部の一方が前記第２の半導体レーザ素子の凹部および凸部の他方に嵌合されたことを特徴とする集積型半導体レーザ素子。
【請求項２】
前記第２の半導体レーザ素子は、第１および第２の貫通孔を有し、
前記第２の電極から前記第１の貫通孔を通して前記第２の基板の前記他面上に延びる第１の取り出し電極と、
前記第４の電極から前記第２の貫通孔を通して前記第２の基板の前記他面上に延びる第２の取り出し電極とをさらに備えたことを特徴とする請求項１記載の集積型半導体レーザ素子。
【請求項３】
前記第１の発光点と前記第２の発光点とが前記第１の基板の一面に垂直な方向の線上に位置するように前記凸部および凹部が設けられたことを特徴とする請求項１または２記載の集積型半導体レーザ素子。
【請求項４】
前記凸部および凹部は、前記第１または第２の波長のレーザ光の出射方向に平行に延びるように形成されたことを特徴とする請求項１〜３のいずれかに記載の集積型半導体レーザ素子。
【請求項５】
前記第１の半導体層は、第１のクラッド層、第１の活性層および第２のクラッド層を順に含み、前記第２のクラッド層は、平坦部とその平坦部上にストライプ状に延びるリッジ部とを有し、
前記第２の半導体層は、第３のクラッド層、第２の活性層および第４のクラッド層を順に含み、前記第４のクラッド層は、平坦部とその平坦部上にストライプ状に延びるリッジ部とを有し、
前記凸部および凹部の一方は、前記第２のクラッド層の前記リッジ部上に設けられ、前記凹部および凸部の他方は、前記第４のクラッド層の前記リッジ部上に設けられたことを特徴とする請求項１〜４のいずれかに記載の集積型半導体レーザ素子。
【請求項６】
前記第１の半導体レーザ素子は第１および第２の領域を有し、
前記第２の半導体レーザ素子は、前記第１の半導体レーザ素子の前記第１の領域上に積層され、
前記第１の半導体レーザ素子の前記第２の領域上に前記絶縁膜を介して積層された第３の半導体レーザ素子をさらに備え、
前記第３の半導体レーザ素子は、第３の基板と、前記第３の基板の一面上に形成されるとともに第３の波長のレーザ光を出射する第３の発光点を有する第３の半導体層と、前記第３の基板の他面上に形成された第５の電極と、前記第３の半導体層上に形成された第６の電極とを含むことを特徴とする請求項１記載の集積型半導体レーザ素子。
【請求項７】
前記第３の半導体レーザ素子は、第３の貫通孔を有し、
前記第６の電極から前記第３の貫通孔を通して前記第２の基板の前記他面上に延びる第３の取り出し電極をさらに備えたことを特徴とする請求項６記載の集積型半導体レーザ素子。
【請求項８】
前記第２の基板と前記第３の基板とは共通基板であることを特徴とする請求項６または７記載の集積型半導体レーザ素子。
【請求項９】
第１の半導体レーザ素子を形成する工程と、
第２の半導体レーザ素子を形成する工程と、
前記第１の半導体レーザ素子上に絶縁膜を介して前記第２の半導体レーザ素子を積層する工程とを備え、
前記第１の半導体レーザ素子を形成する工程は、
第１の基板の一面上に、第１の波長のレーザ光を出射する第１の発光点を有する第１の半導体層を形成する工程と、
前記第１の半導体層に凸部および凹部の一方を形成する工程と、
前記第１の基板の他面上および前記第１の半導体層上にそれぞれ第１および第２の電極を形成する工程とを含み、
前記第２の半導体レーザ素子を形成する工程は、
第２の基板の一面上に、第２の波長のレーザ光を出射する第２の発光点を有する第２の半導体層を形成する工程と、
前記第２の半導体層に凹部および凸部の他方を形成する工程と、
前記第２の基板の他面上および前記第２の半導体層上にそれぞれ第３および第４の電極を形成する工程とを含み、
前記第１の半導体レーザ素子上に絶縁膜を介して第２の半導体レーザ素子を積層する工程は、
前記絶縁膜が前記第１の半導体レーザ素子の前記第２の電極と前記第２の半導体レーザ素子の前記第４の電極との間に配置されるように前記第１の半導体レーザ素子の凸部および凹部の一方を前記第２の半導体レーザ素子の凹部および凸部の他方に嵌合させる工程を含むことを特徴とする集積型半導体レーザ素子の製造方法。
【請求項１０】
前記第１の半導体レーザ素子の凸部および凹部の一方を前記第２の半導体レーザ素子の凹部および凸部の他方に嵌合させた状態で、前記第１の半導体レーザ素子と前記第２の半導体レーザ素子とを同時に劈開する工程をさらに含むことを特徴とする請求項９記載の集積型半導体レーザ素子の製造方法。
【請求項１１】
第３の半導体レーザ素子を形成する工程をさらに備え、
前記第２の半導体層を形成する工程は、
前記第２の基板の前記一面の第１の領域に前記第２の半導体層を形成する工程を含み、
前記第３の半導体レーザ素子を形成する工程は、
前記第２の基板の前記一面の第２の領域に、第３の波長のレーザ光を出射する第３の発光点を有する第３の半導体層を形成する工程と、
前記第３の半導体層と反対側における前記第２の基板の領域上および前記第３の半導体層上にそれぞれ第５および第６の電極を形成する工程とを含むことを特徴とする請求項９記載の集積型半導体レーザ素子の製造方法。
【請求項１２】
前記第１の半導体レーザ素子の凸部および凹部の一方を前記第２の半導体レーザ素子の凹部および凸部の他方に嵌合させた状態で、前記第１の半導体レーザ素子、前記第２の半導体レーザ素子および前記第３の半導体レーザ素子を同時に劈開する工程をさらに含むことを特徴とする請求項１１記載の集積型半導体レーザ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体レーザ素子を備えた集積型半導体レーザ素子およびその製造方法に関する。
【背景技術】
【０００２】
従来、複数の半導体レーザ素子が半導体層の積層方向に集積された集積型半導体レーザ素子が知られている（たとえば、特許文献１参照）。
【０００３】
図２５は、従来の集積型半導体レーザ素子の構造を示した斜視図である。図２５に示すように、従来の集積型半導体レーザ素子では、第１の半導体レーザ素子３１０と第２の半導体レーザ素子３２０とが半導体層の積層方向（垂直方向）に集積されている。
【０００４】
第１の半導体レーザ素子３１０を構成する半導体素子層３１１には、リッジ部３１２と凹部３１３とが形成されている。このリッジ部３１２と凹部３１３とは、水平方向に所定の間隔を隔てて配置されている。そして、半導体素子層３１１のリッジ部３１２近傍の領域が、第１の半導体レーザ素子３１０の発光点３１４となる。また、第２の半導体レーザ素子３２０を構成する半導体素子層３２１には、リッジ部３２２と凹部３２３とが形成されている。このリッジ部３２２と凹部３２３とは、水平方向に所定の問隔を隔てて配置されている。そして、半導体素子層３２１のリッジ部３２２近傍の領域が、第２の半導体レーザ素子３２１の発光点３２４となる。
【０００５】
また、第１の半導体レーザ素子３１０と第２の半導体レーザ素子３２０とは、接合層３１５，３２５を介して貼り合わされている。具体的には、第１の半導体レーザ素子３１０のリッジ部３１２と第２の半導体レーザ素子３２０の凹部３２３とが対向するように、かつ、第２の半導体レーザ素子３２０のリッジ部３２２と第１の半導体レーザ素子３１０の凹部３１３とが対向するように第１の半導体レーザ素子３１０上に第２の半導体レーザ素子３２０が貼り合わされている。
【特許文献１】特開２００２−２９９７３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、図２５に示した従来の集積型半導体レーザ素子において、第１の半導体レーザ素子３１０および第２の半導体レーザ素子３２０のリッジ部３１２およびリッジ部３２２は、第２の半導体レーザ素子３２０および第１の半導体レーザ素子３１０の凹部３２３および凹部３１３にそれぞれ嵌め込まれていない。このため、第１の半導体レーザ素子３１０と第２の半導体レーザ素子３２０とを貼り合わせる際に、第１の半導体レーザ素子３１０と第２の半導体レーザ素子３２０とが水平方向に動くことを抑制するのが困難である。
【０００７】
これにより、第１の半導体レーザ素子３１０および第２の半導体レーザ素子３２０の劈開方向が互いに一致していない状態で、第１の半導体レーザ素子３１０と第２の半導体レーザ素子３２０とが貼り合わされる場合がある。この場合、第１の半導体レーザ素子３１０および第２の半導体レーザ素子３２０の共振器端面（光出射面）を劈開により同時に形成する際の劈開性が低下する。その結果、共振器端面（光出射面）から出射されるレーザ光の特性が低下する。
【０００８】
また、図２５に示した従来の集積型半導体レーザ素子において、第１の半導体レーザ素子３１０の発光点３１４と第２の半導体レーザ素子３２０の発光点３２４とは、水平方向に所定の間隔を隔てて配置されているとともに、半導体層の積層方向にも所定の間隔を隔てて配置されている。すなわち、第１の半導体レーザ素子３１０の発光点３１４と第２の半導体レーザ素子３２０の発光点３２４とは、水平方向および積層方向の２方向において離間している。このため、発光点３１４と発光領城３２４との間隔が大きくなる。このように、発光点３１４と発光点３２４との間隔が大きくなる場合には、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラー等）に入射させて使用する場合に、発光点３１４および３２４の一方から出射される光が光学系の所定領域に入射するように光軸を調整したとしても、発光点３１４および３２４の他方から出射される光が光学系の所定領域から外れた領域に入射する場合がある。その結果、光学系に対する出射光の光軸調整が困難になるので、光軸調整にかかるコストが増大する。
【０００９】
一方、複数の半導体レーザ素子が積層された集積型半導体レーザ素子では、複数の半導体レーザ素子の電極への電圧の印加方法に制限があると、集積型半導体レーザ素子の使用方法が制限される。そのため、集積型半導体レーザ素子では、複数の半導体レーザ素子の電極への電圧の印加方法の自由度が高いことが望まれる。
【００１０】
本発明の目的は、レーザ光の特性が向上されるとともに、光軸調整にかかるコストが低減されかつ電圧の印加方法の自由度が高い集積型半導体レーザ素子を提供することである。
【課題を解決するための手段】
【００１１】
（１）
第１の発明に係る集積型半導体レーザ素子は、第１の半導体レーザ素子と、第１の半導体レーザ素子上に絶縁膜を介して積層された第２の半導体レーザ素子とを備え、第１の半導体レーザ素子は、第１の基板と、第１の基板の一面上に形成されるとともに第１の波長のレーザ光を出射する第１の発光点を有する第１の半導体層と、第１の基板の他面上に形成された第１の電極と、第１の半導体層上に形成された第２の電極とを含み、第２の半導体レーザ素子は、第２の基板と、第２の基板の一面上に形成されるとともに第２の波長のレーザ光を出射する第２の発光点を有する第２の半導体層と、第２の基板の他面上に形成された第３の電極と、第２の半導体層上に形成された第４の電極とを含み、第１の半導体レーザ素子は、第１の半導体層側に凸部および凹部の一方を有し、第２の半導体レーザ素子は、第２の半導体層側に凹部および凸部の他方を有し、絶縁膜が第１の半導体レーザ素子の第２の電極と第２の半導体レーザ素子の第４の電極との間に配置されるとともに、第１の半導体レーザ素子の凸部および凹部の一方が第２の半導体レーザ素子の凹部および凸部の他方に嵌合されたものである。
【００１２】
この集積型半導体レーザ素子においては、第１の半導体レーザ素子は、第１の半導体層側に凸部および凹部の一方を有し、第２の半導体レーザ素子は、第２の半導体層側に凹部および凸部の他方を有し、第１の半導体レーザ素子の凸部および凹部の一方が第２の半導体レーザ素子の凹部および凸部の他方に嵌合される。
【００１３】
それにより、第１の半導体層の第１の発光点と第２の半導体層の第２の発光点との間隔が小さくなる。また、第１の半導体レーザ素子と第２の半導体レーザ素子とを積層する際の第１および第２の半導体レーザ素子の水平方向（第１の基板の一面に平行な方向）への位置ずれを防止することができる。これにより、第１半導体レーザ素子からの出射光の光軸と第２の半導体レーザ素子からの出射光の光軸とが水平方向にずれることを防止することができるので、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラー等）に入射させて使用する際に光学系に対する出射光の光軸調整が容易になる。その結果、光軸調整にかかるコストを低減することができる。
【００１４】
さらに、絶縁膜が第１の半導体レーザ素子の第２の電極と第２の半導体レーザ素子の第４の電極との間に配置されるので、第２の電極と第４の電極とが電気的に分離される。これにより、第１および第３の電極を共通電極として第２および第４の電極にそれぞれ任意の電圧を印加することができる。また、第２および第４の電極を共通電極として第１および第３の電極にそれぞれ任意の電圧を印加することもできる。さらに、第１、第２、第３および第４の電極を任意の態様で接続することもできる。また、第１、第２、第３および第４の電極にそれぞれ任意の電圧を印加することもできる。このように、第１の半導体レーザ素子および第２の半導体レーザ素子への電圧の印加方法の自由度が高くなる。その結果、集積型半導体レーザ素子の使用方法が多様化される。
【００１５】
（２）
第２の半導体レーザ素子は、第１および第２の貫通孔を有し、第２の電極から第１の貫通孔を通して第２の基板の他面上に延びる第１の取り出し電極と、第４の電極から第２の貫通孔を通して第２の基板の他面上に延びる第２の取り出し電極とをさらに備えてもよい。
【００１６】
この場合、第２および第４の電極は第１の半導体レーザ素子と第２の半導体レーザ素子との間に配置されている。第１および第２の取り出し電極がそれぞれ第１および第２の電極から第１および第２の貫通孔を通してそれぞれ第２の基板の他面に延びるので、第２の基板の他面上から第２および第４の電極へ容易に電気的接続を取ることができる。その結果、第１の半導体レーザ素子の第２の電極および第２の半導体レーザ素子の第４の電極に容易に電圧を印加することができる。
【００１７】
（３）
第１の発光点と第２の発光点とが第１の基板の一面に垂直な方向の線上に位置するように凸部および凹部が設けられてもよい。
【００１８】
これにより、第１の発光点と第２の発光点との間隔が最小となる。したがって、第１の半導体レーザ素子の第１の発光点からの出射光の光軸と第２の半導体レーザ素子の第２の発光点からの出射光の光軸とのずれが小さくなり、光学系に対する出射光の光軸調整が容易になる。その結果、光軸調整にかかるコストをより低減することができる。
【００１９】
（４）
凸部および凹部は、第１または第２の波長のレーザ光の出射方向に平行に延びるように形成されてもよい。
【００２０】
これにより、凸部と凹部とが嵌合する領域が長くなる。その結果、第１の半導体レーザ素子および第２の半導体レーザ素子の水平方向への位置ずれを確実に防止することができる。
【００２１】
（５）
第１の半導体層は、第１のクラッド層、第１の活性層および第２のクラッド層を順に含み、第２のクラッド層は、平坦部とその平坦部上にストライプ状に延びるリッジ部とを有し、第２の半導体層は、第３のクラッド層、第２の活性層および第４のクラッド層を順に含み、第４のクラッド層は、平坦部とその平坦部上にストライプ状に延びるリッジ部とを有し、凸部および凹部の一方は、第２のクラッド層のリッジ部上に設けられ、凹部および凸部の他方は、第４のクラッド層のリッジ部上に設けられてもよい。
【００２２】
第１の発光点は第１の半導体レーザ素子のリッジ部近傍の第１の活性層の位置に形成され、第２の発光点は第２の半導体レーザ素子のリッジ部近傍の第２の活性層の位置に形成される。それにより、第１の発光点は凸部および凹部の一方の近傍に位置し、第２の発光点は凹部および凸部の他方の近傍に位置する。したがって、凸部と凹部とが嵌合することにより、第１の発光点と第２の発光点との間隔がより小さくなる。
【００２３】
（６）
第１の半導体レーザ素子は第１および第２の領域を有し、第２の半導体レーザ素子は、第１の半導体レーザ素子の第１の領域上に積層され、第１の半導体レーザ素子の第２の領域上に絶縁膜を介して積層された第３の半導体レーザ素子をさらに備え、第３の半導体レーザ素子は、第３の基板と、第３の基板の一面上に形成されるとともに第３の波長のレーザ光を出射する第３の発光点を有する第３の半導体層と、第３の基板の他面上に形成された第５の電極と、第３の半導体層上に形成された第６の電極とを含んでもよい。
【００２４】
この場合、第２の半導体レーザ素子および第３の半導体レーザ素子がそれぞれ第１の半導体レーザ素子上に積層された構造の集積型半導体レーザ素子が形成される。これにより、集積型半導体レーザ素子から第１、第２および第３の波長のレーザ光を出射することができる。
【００２５】
さらに、第１の半導体レーザ素子上に絶縁膜を介して第２および第３の半導体レーザ素子が積層されるので、第２、第４および第６の電極が電気的に分離される。これにより、第１、第３および第５の電極を共通電極として第２、第４および第６の電極に任意の電圧を印加することができる。また、第２、第４および第６の電極を共通電極として第１、第３および第５の電極に任意の電圧を印加することもできる。さらに、第１、第２、第３、第４、第５および第６の電極を任意の態様で接続することもできる。また、第１、第２、第３、第４、第５および第６の電極にそれぞれ任意の電圧を印加することもができる。このように、第１、第２および第３の半導体レーザ素子への電圧の印加方法の自由度が高くなる。その結果、集積型半導体レーザ装置の使用方法が多様化される。
【００２６】
（７）
第３の半導体レーザ素子は、第３の貫通孔を有し、第６の電極から第３の貫通孔を通して第３の基板の他面上に延びる第３の取り出し電極をさらに備えてもよい。
【００２７】
この場合、第６の電極は第１の半導体レーザ素子と第３の半導体レーザ素子との間に配置されている。第３の取り出し電極が第６の電極から第３の貫通孔を通して第３の基板の他面に延びるので、第３の基板の他面上から第６の電極へ容易に電気的接続を取ることができる。その結果、第３の半導体レーザ素子の第６の電極に容易に電圧を印加することができる。
【００２８】
（８）
第２の基板と第３の基板とは共通基板であってもよい。この場合、共通基板により第２および第３の半導体レーザ素子が一体化される。これにより、第１の半導体レーザ素子の凸部および凹部の一方を第２の半導体レーザ素子の凹部および凸部の他方に嵌合させることにより、第１および第２の半導体レーザ素子の水平方向への位置ずれを防止することができるとともに、第３の半導体レーザ素子の水平方向への位置ずれをも防止することができる。
【００２９】
（９）
第２の発明に係る集積型半導体レーザ素子の製造方法は、第１の半導体レーザ素子を形成する工程と、第２の半導体レーザ素子を形成する工程と、第１の半導体レーザ素子上に絶縁膜を介して第２の半導体レーザ素子を積層する工程とを備え、第１の半導体レーザ素子を形成する工程は、第１の基板の一面上に、第１の波長のレーザ光を出射する第１の発光点を有する第１の半導体層を形成する工程と、第１の半導体層に凸部および凹部の一方を形成する工程と、第１の基板の他面上および第１の半導体層上にそれぞれ第１および第２の電極を形成する工程とを含み、第２の半導体レーザ素子を形成する工程は、第２の基板の一面上に、第２の波長のレーザ光を出射する第２の発光点を有する第２の半導体層を形成する工程と、第２の半導体層に凹部および凸部の他方を形成する工程と、第２の基板の他面上および第２の半導体層上にそれぞれ第３および第４の電極を形成する工程とを含み、第１の半導体レーザ素子上に絶縁膜を介して第２の半導体レーザ素子を積層する工程は、絶縁膜が第１の半導体レーザ素子の第２の電極と第２の半導体レーザ素子の第４の電極との間に配置されるように第１の半導体レーザ素子の凸部および凹部の一方を第２の半導体レーザ素子の凹部および凸部の他方に嵌合させる工程を含むものである。
【００３０】
この集積型半導体レーザ素子の製造方法においては、第１の半導体レーザ素子の第１の半導体層側に凸部および凹部の一方が形成され、第２の半導体レーザ素子の第２の半導体層側に凹部および凸部の他方が形成され、第１の半導体レーザ素子の凸部および凹部の一方が第２の半導体レーザ素子の凹部および凸部の他方に嵌合される。
【００３１】
それにより、第１の半導体層の第１の発光点と第２の半導体層の第２の発光点との間隔が小さくなる。また、第１の半導体レーザ素子と第２の半導体レーザ素子とを積層する際の第１および第２の半導体レーザ素子の水平方向（第１の基板の一面に平行な方向）への位置ずれを防止することができる。これにより、第１半導体レーザ索子からの出射光の光軸と第２の半導体レーザ素子からの出射光の光軸とが水平方向にずれることを防止することができるので、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラー等）に入射させて使用する際に光学系に対する出射光の光軸調整が容易になる。その結果、光軸調整にかかるコストを低減することができる。
【００３２】
また、第１の半導体レーザ素子と第２の半導体レーザ素子とを積層する際の第１の半導体レーザ素子および第２の半導体レーザ素子の水平方向の位置ずれを防止することができるので、第１の半導体レーザ素子および第２の半導体レーザ素子の共振器端面（光出射面）を劈開により形成する際に第１の半導体レーザ素子および第２の半導体レーザ素子の劈開方向が互いにずれるのを防止することができる。これにより、第１および第２の半導体レーザ素子の劈開性を向上させることができる。その結果、レーザ光の特性を向上させることができる。
【００３３】
さらに、絶縁膜が第１の半導体レーザ素子の第２の電極と第２の半導体レーザ素子の第４の電極との間に配置されるので、第２の電極と第４の電極とが電気的に分離される。これにより、第１および第３の電極を共通電極として第２および第４の電極にそれぞれ任意の電圧を印加することができる。また、第２および第４の電極を共通電極として第１および第３の電極にそれぞれ任意の電圧を印加することもできる。さらに、第１、第２、第３および第４の電極を任意の態様で接続することもできる。また、第１、第２、第３および第４の電極にそれぞれ任意の電圧を印加することもできる。このように、第１の半導体レーザ素子および第２の半導体レーザ素子への電圧の印加方法の自由度が高くなる。その結果、集積型半導体レーザ装置の使用方法が多様化される。
【００３４】
（１０）
集積型半導体レーザ素子の製造方法は、第１の半導体レーザ素子の凸部および凹部の一方を第２の半導体レーザ素子の凹部および凸部の他方に嵌合させた状態で、第１の半導体レーザ素子と第２の半導体レーザ素子とを同時に劈開する工程をさらに含んでもよい。
【００３５】
これにより、第１の半導体レーザ素子と第２の半導体レーザ素子とを積層する際の第１の半導体レーザ素子および第２の半導体レーザ素子の水平方向の位置ずれを防止することができるので、第１の半導体レーザ素子および第２の半導体レーザ素子の共振器端面（光出射面）を劈開により形成する際に第１の半導体レーザ素子および第２の半導体レーザ素子の劈開方向が互いにずれるのを防止することができる。したがって、第１および第２の半導体レーザ素子の劈開性を向上させることができる。その結果、レーザ光の特性を向上させることができる。
【００３６】
（１１）
集積型半導体レーザ素子の製造方法は、第３の半導体レーザ素子を形成する工程をさらに備え、第２の半導体層を形成する工程は、第２の基板の一面の第１の領域に第２の半導体層を形成する工程を含み、第３の半導体レーザ素子を形成する工程は、第２の基板の一面の第２の領域に、第３の波長のレーザ光を出射する第３の発光点を有する第３の半導体層を形成する工程と、第３の半導体層と反対側における第２の基板の領域上および第３の半導体層上にそれぞれ第５および第６の電極を形成する工程とを含んでもよい。
【００３７】
この場合、第２の半導体レーザ素子および第３の半導体レーザ素子がそれぞれ第１の半導体レーザ素子上に積層された構造の集積型半導体レーザ素子が形成される。これにより、集積型半導体レーザ素子から第１、第２および第３の波長のレーザ光を出射することができる。
【００３８】
さらに、第２の基板上に第２の半導体レーザ素子および第３のレーザ素子が一体的に形成される。それにより、第１の半導体レーザ素子の凸部および凹部の一方を第２の半導体レーザ素子の凹部および凸部の他方に嵌合させることにより、第１および第２の半導体レーザ素子の水平方向への位置ずれを防止することができるとともに、第３の半導体レーザ素子の水平方向への位置ずれをも防止することができる。
【００３９】
さらに、第１の半導体レーザ素子上に絶縁膜を介して第２および第３の半導体レーザ素子が積層されるので、第２、第４および第６の電極が電気的に分離される。これにより、第１、第３および第５の電極を共通電極として第２、第４および第６の電極に任意の電圧を印加することができる。また、第２、第４および第６の電極を共通電極として第１、第３および第５の電極に任意の電圧を印加することもできる。さらに、第１、第２、第３、第４、第５および第６の電極を任意の態様で接続することもできる。また、第１、第２、第３、第４、第５および第６の電極にそれぞれ任意の電圧を印加することもができる。このように、第１、第２および第３の半導体レーザ素子への電圧の印加方法の自由度が高くなる。その結果、集積型半導体レーザ装置の使用方法が多様化される。
【００４０】
（１２）
集積型半導体レーザ素子の製造方法は、第１の半導体レーザ素子の凸部および凹部の一方を第２の半導体レーザ素子の凹部および凸部の他方に嵌合させた状態で、第１の半導体レーザ素子、第２の半導体レーザ素子および第３の半導体レーザ素子を同時に劈開する工程をさらに含んでもよい。
【００４１】
これにより、第１の半導体レーザ素子と第２および第３の半導体レーザ素子とを積層する際の第１の半導体レーザ素子と第２および第３の半導体レーザ素子との水平方向の位置ずれを防止することができるので、第１の半導体レーザ素子、第２の半導体レーザ素子および第３の半導体レーザ素子の共振器端面（光出射面）を劈開により形成する際に第１、第２および第３の半導体レーザ素子の劈開方向が互いにずれるのを防止することができる。したがって、第１、第２および第３の半導体レーザ素子の劈開性を向上させることができる。その結果、レーザ光の特性を向上させることができる。
【発明の効果】
【００４２】
本発明によれば、レーザ光の特性が向上されるとともに、光軸調整にかかるコストが低減されかつ電圧の印加方法の自由度が高くなる。
【発明を実施するための最良の形態】
【００４３】
以下、本発明の実施の形態を図面に基づいて説明する。
【００４４】
（１）第１の実施の形態
（ａ）集積型半導体レーザ素子の全体の概略構造
図１（ａ）は本発明の第１の実施の形態に係る集積型半導体レーザ素子の構造を示す概略断面図であり、図１（ｂ）は図１（ａ）の上面を示す平面図である。図１（ａ）は図１（ｂ）の１００−１００線断面図である。図１（ａ）および図１（ｂ）を参照して、第１の実施の形態に係る集積型半導体レーザ素子の構造について説明する。
【００４５】
図１において、後述するｎ型ＧａＮ基板１の表面に平行でかつ互いに直交する２方向をＸ方向およびＹ方向と定義し、Ｘ方向およびＹ方向に垂直な方向をＺ方向と定義する。
【００４６】
第１の実施の形態に係る集積型半導体レーザ素子は、図１（ａ）に示すように、位置合わせ用の凸部を有する青紫色のレーザ光を出射する半導体レーザ素子（以下、青紫色レーザ素子と呼ぶ）１１０と、位置合わせ用の凹部を有する赤色のレーザ光を出射する半導体レーザ素子（以下、赤色レーザ素子と呼ぶ）１２０とがＺ方向に積層（集積化）された構造を有する。
【００４７】
（ｂ）青紫色レーザ素子１１０の構造
まず、図１の青紫色レーザ素子１１０の構造について説明する。図２は図１の青紫色レーザ素子１１０の詳細断面図である。図２に示すように、ｎ型ＧａＮ基板１上に、約２．５μｍの厚みを有するｎ型ＡｌＧａＮからなるｎ型クラッド層２が形成されている。ｎ型クラッド層２上には、約７０ｎｍの厚みを有する活性層３が形成されている。この活性層３は、アンドープのＩｎＧａＮからなる複数の井戸層と、アンドープのＩｎＧａＮからなる複数の障壁層とが交互に積層されたＭＱＷ（多重量子井戸：Multiple  Quantum  Well）構造を有する。
【００４８】
活性層３上には、約８０ｎｍの厚みを有するアンドープのＩｎＧａＮからなる光ガイド層４が形成されている。光ガイド層４上には、約２０ｎｍの厚みを有するアンドープのＡｌＧａＮからなるキャップ層５が形成されている。
【００４９】
キャップ層５上には、平坦部と、その上の凸部とを有するｐ型ＡｌＧａＮからなるｐ型クラッド層６が形成されている。このｐ型クラッド層６の平坦部の厚みは、約５０ｎｍであり、凸部の平坦部の上面からの高さは、約３５０ｎｍである。ｐ型クラッド層６の凸部上には、約３ｎｍの厚みを有するｐ型ＩｎＧａＮからなるｐ型コンタクト層７が形成されている。このｐ型コンタクト層７とｐ型クラッド層６の凸部とによって、リッジ部８が構成されている。
【００５０】
ここで、第１の実施の形態では、リッジ部８は、下端の幅よりも上端の幅が小さくなるようなテーパ形状の側面を有する。なお、リッジ部８の側面と活性層３の上面とがなす角度θ１は、約７０°である。また、リッジ部８の上端の幅は、約１．５μｍである。また、リッジ部８は、図１（ｂ）に示す光出射面（劈開面）１０２と直交する方向（Ｙ方向）に延びるストライプ状（細長状）に形成されている。
【００５１】
また、図２に示すように、リッジ部８の下方の活性層３の部分が、青紫色レーザ素子１１０の発光点１３となる。
【００５２】
また、リッジ部８の側面およびｐ型クラッド層６の平坦部の上面を覆うように、約２００ｎｍの厚みを有するＳｉＯ2 膜からなる電流ブロック層９が形成されている。電流ブロック層９上には、リッジ部８（ｐ型コンタクト層７）の上面に接触するように、ｐ側電極１０が形成されている。このｐ側電極１０は、ｎ型ＧａＮ基板１側から順に、約１００ｎｍの厚みを有するＰｄ層と、約１μｍの厚みを有するＡｕ層とからなる。
【００５３】
これにより、リッジ部８を含む位置合わせ用の凸部１８が構成されている。位置合わせ用の凸部１８の高さ（ｐ型クラッド層６の平坦部の上面上に位置するｐ側電極１０の上面からリッジ部８の上面上に位置するｐ側電極１０の上面までの高さ）Ｈ１は、約１５３ｎｍとなる。
【００５４】
また、ｎ型ＧａＮ基板１の裏面上には、ｎ側電極１１が形成されている。このｎ側電極１１は、ｎ型ＧａＮ基板１側から順に、約６ｎｍの厚みを有するＡｌ層と、約１０ｎｍの厚みを有するＰｄ層と、約３００ｎｍの厚みを有するＡｕ層とからなる。以下、ｎ型クラッド層２、活性層３、光ガイド層４、キャップ層５およびｐ型クラッド層６を素子構成層ａと呼ぶ。
【００５５】
（ｃ）赤色レーザ素子１２０の構造
次に、図１の赤色レーザ素子１２０の構造について説明する。図３は図１の赤色レーザ素子１２０の詳細断面図である。
【００５６】
図３に示すように、ｎ型ＧａＡｓ基板２１上に、約３００ｎｍの厚みを有するｎ型ＧａＩｎＰからなるｎ型バッファ層２２が形成されている。ｎ型バッファ層２２上には、約２μｍの厚みを有するｎ型ＡｌＧａＩｎＰからなるｎ型クラッド層２３が形成されている。ｎ型クラッド層２３上には、約６０ｎｍの厚みを有する活性層２４が形成されている。この活性層２４は、アンドープのＧａＩｎＰからなる複数の井戸層と、アンドープのＡｌＧａＩｎＰからなる複数の障壁層とが交互に積層されたＭＱＷ構造を有する。
【００５７】
活性層２４上には、約３００ｎｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第１クラッド層２５が形成されている。ｐ型第１クラッド層２５上の所定領域には、約１．２μｍの厚みを有するｐ型ＡｌＧａＩｎＰからなる凸状のｐ型第２クラッド層２６が形成されている。ｐ型第２クラッド層２６上には、約１００ｎｍの厚みを有するｐ型ＧａＩｎＰからなるｐ型中間層２７が形成されている。
【００５８】
ｐ型中間層２７上には、約３００ｎｍの厚みを有するｐ型ＧａＡｓからなるｐ型コンタクト層２８が形成されている。このｐ型コンタクト層２８と、ｐ型中間層２７と、ｐ型第２クラッド層２６とによって、下端から上端に向かって幅が小さくなるテーパ形状の側面を有するリッジ部２９が構成されている。このリッジ部２９の側面と活性層２４（ｐ型第１クラッド層２５）の表面とがなす角度θ２は、約６０°である。また、リッジ部２９の上端の幅は、約２．７μｍである。
【００５９】
また、リッジ部２９は、図１（ｂ）に示す光出射面（劈開面）１０２と直交する方向（Ｙ方向）に延びるストライプ状（細長状）に形成されている。そして、図３に示すように、リッジ部２９の下方の活性層２４の部分が、赤色レーザ素子１２０の発光点３４となる。
【００６０】
ここで、第１の実施の形態では、ｐ型第１クラッド層２５上に、リッジ部２９の側面を覆うように、リッジ部２９の高さ（約１．６μｍ）よりも大きい厚み（約２μｍ）を有するｎ型電流ブロック層３０が形成されている。このｎ型電流ブロック層３０は、リッジ部２９の表面が露出する開口部３０ａを有する。また、ｎ型電流ブロック層３０の開口部３０ａは、底部の幅（リッジ部２９の上端の幅（約２．７μｍ））よりも上端の幅（約３μｍ）が大きくなるようなテーパ形状の内側面を有する。
【００６１】
なお、ｎ型電流ブロック層３０の開口部３０ａの内側面と活性層２４の表面とがなす角度θ３は、約７０°である。また、ｎ型電流ブロック層３０の開口部３０ａは、図１（ｂ）に示すように、リッジ部２９に沿ってＹ方向に延びるストライプ状（細長状）に形成されている。また、ｎ型電流ブロック層３０は、ｎ型ＧａＡｓ基板２１側から順に、ｎ型ＡｌＩｎＰ層と、ｎ型ＧａＡｓ層とからなる。
【００６２】
また、ｎ型電流ブロック層３０（ｐ型コンタクト層２８）上の開口部３０ａを含む領域に約０．３μｍの厚みを有するｐ側電極３１が形成されている。このｐ側電極３１は、ｎ型ＧａＡｓ基板２１側から順に、ＡｕＺｎ層と、Ｐｔ層と、Ａｕ層とからなる。ｎ型電流ブロック層３０の開口部３０ａを覆うｐ側電極３１に位置合わせ用の凹部３８が形成される。これにより、位置合わせ用の凹部３８の深さ（ｎ型電流ブロック層３０の上面からｐ型コンタクト層２８上面までの深さに相当）Ｄ１は、約４００ｎｍとなる。すなわち、位置合わせ用の凹部３８の深さＤ１（約４００ｎｍ）は、位置合わせ用の凸部１８の高さＨ１（１５３ｎｍ）よりも大きい。
【００６３】
また、ｎ型ＧａＡｓ基板２１の裏面上には、約１μｍの厚みを有するｎ側電極３２が形成されている。このｎ側電極３２は、ｎ型ＧａＡｓ基板２１側から順に、ＡｕＧｅ層と、Ｎｉ層と、Ａｕ層とからなる。以下、ｎ型バッファ層２２、ｎ型クラッド層２３、活性層２４、ｐ型第１クラッド層２５、ｐ型第２クラッド層２６、ｐ型中間層２７およびｐ型コンタクト層２８を素子構成層ｂと呼ぶ。
【００６４】
（ｄ）集積型半導体レーザ素子の全体の詳細構造
ここで、図１を参照しながら本実施の形態に係る集積型半導体レーザ素子の全体の構成について説明する。
【００６５】
図１（ａ）に示すように、図２の構造を有する青紫色レーザ素子１１０上に絶縁膜１２、およびＡｕ−Ｓｎからなる半田層１１５ａ，１１５ｂを形成した後、図２の青紫色レーザ素子１１０の位置合わせ用の凸部１８が図３の赤色レーザ素子１２０の位置合わせ用の凹部３８に嵌合するように青紫色レーザ素子１１０と赤色レーザ素子１２０とが接合される。この場合、赤色レーザ素子１２０の接合面上に絶縁膜３３が形成されている。
【００６６】
青紫色レーザ素子１１０のｎ側電極１１は、導電性サブマウント５００上に接合される。また、半田層１１５ａと半田層１１５ｂとは絶縁膜１２，３３により互いに電気的に分離されている。
【００６７】
青紫色レーザ素子１１０の発光点１３と、赤色レーザ素子１２０の発光点３４とは、半導体層の積層方向（Ｚ方向）における同一線上に配置されている。また、上記したように、赤色レーザ素子１２０の位置合わせ用の凹部３８の深さＤ１（約４００ｎｍ）は、青紫色レーザ素子１１０の位置合わせ用の凸部１８の高さＨ１（１５３ｎｍ）よりも大きいため、青紫色レーザ素子１１０の位置合わせ用の凸部１８の上面と、赤色レーザ素子１２０の位置合わせ用の凹部３８の底面との間隔は、青紫色レーザ素子１１０の位置合わせ用の凸部１８以外の領域と、赤色レーザ素子１２０の位置合わせ用の凹部３８以外の領域との間隔よりも大きくなる。
【００６８】
また、ｎ型ＧａＡｓ基板２１、素子構成層ｂ、ｎ型電流ブロック層３０およびｐ側電極３１を貫通する円形状の貫通孔１２０ａおよび貫通孔１２０ｂが形成されている。この貫通孔１２０ａおよび貫通孔１２０ｂは、ｎ側電極３２側の直径が数十μｍであり、ｎ側電極３２側の直径よりもｐ側電極３１側の直径が小さくなるようなテーパ形状の内側面を有する。
【００６９】
貫通孔１２０ａの内側面および貫通孔１２０ｂの内側面からｎ側電極３２の一部領域上に延びるように、約２００ｎｍの厚みを有するＳｉＯ2 膜からなる絶縁膜３５が形成されている。
【００７０】
貫通孔１２０ａの内側面およびｎ側電極３２上の絶縁膜３５上の領域には、半田層１１５ａに電気的に接続されるように、約０．３μｍの厚みを有する外部接続用電極３６ａが形成されている。また、貫通孔１２０ｂの内側面およびｎ側電極３２上の絶縁膜３５上の領域には、半田層１１５ｂに電気的に接続されるように、上記外部接続用電極３６ａと同様の外部接続用電極３６ｂが形成されている。この外部接続用電極３６ａおよび外部接続用電極３６ｂは、ｎ型ＧａＡｓ基板２１側から順に、Ｔｉ層と、Ｐｔ層と、Ａｕ層とからなる。
【００７１】
また、ｎ側電極３２には金線等からなるワイヤ１２２ａの一端がボンディングされ、ワイヤ１２２ａの他端は導電性サブマウント５００にボンディングされている。外部接続用電極３６ａにはワイヤ１２２ｂがボンディングされ、外部接続用電極３６ｂ上にはワイヤ１２２ｃがボンディングされている。
【００７２】
この場合、赤色レーザ素子１１０のｐ側電極３１は半田層１１５ａを介して外部接続用電極３６ａに電気的に接続されている。青紫色レーザ素子１１０のｐ側電極１０は、半田層１１５ｂを介して外部接続用電極３６ｂに電気的に接続されている。
【００７３】
（ｅ）第１の実施の形態の効果
第１の実施の形態では、上記のように、位置合わせ用の凸部１８を位置合わせ用の凹部３８に嵌め込むことによって、その位置合わせ用の凸部１８と凹部３８との嵌め合わせにより、青紫色レーザ素子１１０と赤色レーザ素子１２０とを積層する際の青紫色レーザ素子１１０および赤色レーザ素子１２０の水平方向（図１（ａ）Ｘ方向）の位置ずれを防止することができる。これにより、青紫色レーザ素子１１０からの出射光の光軸と赤色レーザ素子１２０からの出射光の光軸とが水平方向（図１（ａ）のＸ方向）にずれることを防止することができるので、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラー等）に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。したがって、光軸調整にかかるコストを低減することができる。
【００７４】
また、青紫色レーザ素子１１０と赤色レーザ素子１２０とを積層する際の青紫色レーザ素子１１０および赤色レーザ素子１２０の水平方向（図１（ａ）のＸ方向）の位置ずれを防止することができるので、青紫色レーザ素子１１０および赤色レーザ素子１２０の劈開方向が互いにずれることを防止することができる。これにより、青紫色レーザ素子１１０と赤色レーザ素子１２０とを貼り合せた後に共振器端面である光出射面を形成するために青紫色レーザ素子１１０および赤色レーザ素子１２０を同時に劈開する際の劈開性を向上させることができる。その結果、光出射面（劈開面）１０２から出射されるレーザ光の特性を向上させることができる。
【００７５】
さらに、青紫色レーザ素子１１０のｐ側電極１０および赤色レーザ素子１２０のｐ側電極３１は絶縁膜１２および絶縁膜３３を介し電気的に分離されている。それにより、青紫色レーザ素子１１０のｎ側電極１１および赤色レーザ素子１２０のｎ側電極３２を共通電極とすることができる。この場合、青紫色レーザ素子１１０のｐ側電極１０および赤色レーザ素子１２０のｐ側電極３１にはそれぞれ任意の電圧を印加することができる。
【００７６】
また、外部接続用電極３６ａと外部接続用電極３６ｂとをワイヤで接続し、赤色レーザ素子１２０のｎ側電極３２および導電性サブマウント５００にそれぞれワイヤをボンディングすることにより、青紫色レーザ素子１１０のｐ側電極１０および赤色レーザ素子１２０のｐ側電極３１を共通電極とすることができる。この場合、青紫色レーザ素子１１０のｎ側電極１１および赤色レーザ素子１２０のｎ側電極３２に、それぞれ任意の電圧を印加することができる。
【００７７】
さらに、青紫色レーザ素子１１０のｐ側電極１０と赤色レーザ素子１２０のｎ側電極３２とを電気的に接続することもでき、青紫色レーザ素子１１０のｎ側電極１１と赤色レーザ素子１２０のｐ側電極３１とを電気的に接続することもできる。
【００７８】
また、第１の実施の形態では、青紫色レーザ素子１１０の発光点１３と赤色レーザ素子１２０の発光点３４とを、半導体層の積層方向（図１（ａ）のＺ方向）の同一線上に配置することによって、青紫色レーザ素子１１０の発光点１３と赤色レーザ素子１２０の発光点３４とが２方向（半導体層の積層方向（図１（ａ）のＺ方向）および水平方向（図１（ａ）のＸ方向））にずれる場合に比べて、青紫色レーザ素子１１０の発光点１３と赤色レーザ素子１２０の発光点３４との間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラー等）に入射させて使用する際に、青紫色レーザ素子１１０の発光点１３および赤色レーザ素子１２０の発光点３４の一方から出射される光が光学系の所定領域に入射するように光軸を調整する場合に、青紫色レーザ素子１１０の発光点１３および赤色レーザ素子１２０の発光点３４の他方から出射される光が光学系の所定領域から大きく外れた領域に入射することを防止することができる。その結果、光学系に対する光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。
【００７９】
また、第１の実施の形態では、青紫色レーザ素子１１０の位置合わせ用の凸部１８（リッジ部８）を、光出射面１０２と直交する方向（図１（ｂ）のＹ方向）に延びるようにストライプ状（細長状）に形成するとともに、赤色レーザ素子１２０の位置合わせ用の凹部３８（ｎ型電流ブロック層３０の開口部３０ａ）を、光出射面１０２と直交する方向（図１（ｂ）のＹ方向）に延びるよりにストライプ状（細長状）に形成することによって、位置合わせ用の凸部１８と位置合わせ用の凹部３８とが嵌合されている領域が光出射面１０２と直交する方向（図１（ｂ）のＹ方向）に長くなる。これにより、青紫色レーザ素子１１０と赤色レーザ素子１２０とを積層する際の青紫色レーザ素子１１０および赤色レーザ素子１２０の水平方向（図１（ｂ）のＸ方向）の位置ずれを防止することができる。
【００８０】
また、第１の実施の形態では、青紫色レーザ素子１１０の位置合わせ用の凸部１８を、下端の幅よりも上端の幅が小さくなるようなテーパ形状を有するように形成するとともに、赤色レーザ素子１２０の凹部３８を、上端の幅よりも下端の幅が小さくなるようなテーパ形状を有するように形成することによって、容易に位置合わせ用の凸１８部を位置合わせ用の凹部３８に嵌め込むことができる。
【００８１】
また、第１の実施の形態では、青紫色レーザ素子１１０の位置合わせ用の凸部１８と赤色レーザ素子１２０の位置合わせ用の凹部３８とを、半田層１１５ａおよび半田層１１５ｂを介して接合することによって、青紫色レーザ素子１１０の位置合わせ用の凸部１８と、赤色レーザ素子１２０の位置合わせ用の凹部３８とを半田層１１５ａおよび半田層１１５ｂにより容易に接合することができる。
【００８２】
また、第１の実施の形態では、青紫色レーザ素子１１０の位置合わせ用の凸部１８の上面と、赤色レーザ素子１２０の位置合わせ用の凹部３８の底面との間隔を、青紫色レーザ素子１１０の位置合わせ用の凸部１８以外の領域と、赤色レーザ素子１２０の位置合わせ用の凹部３８以外の領域との間隔よりも大きくすることによって、青紫色レーザ素子１１０の位置合わせ用の凸部１８以外の領域と、赤色レーザ素子１２０の位置合わせ用の凹部３８以外の領域とが接触したとしても、位置合わせ用の凸部１８の上面と、位置合わせ用の凹部３８の底面とが接触することを防止することができる。これにより、青紫色レーザ素子１１０の位置合わせ用の凸部１８と赤色レーザ素子１２０の位置合わせ用の凹部３８とを接合する際に、リッジ部８，２９に応力が加わることを防止することができる。
【００８３】
また、第１の実施の形態では、赤色レーザ素子１２０のｎ型電流ブロック層３０が、良好な放熱特性を有するｎ型ＧａＡｓからなるので、集積型半導体レーザ素子の放熱特性を向上させることができる。
【００８４】
（ｆ）集積型半導体レーザ素子の製造方法
図４〜図７および図９〜図１３は、図１の集積型半導体レーザ素子の製造方法を説明するための工程断面図である。次に、図１〜図１３を参照して、第１の実施の形態による集積型半導体レーザ素子の製造方法について説明する。図８は青紫色レーザ素子１１０のｎ側電極およびｐ側電極をそれぞれ示す平面図である。
【００８５】
この第１の実施の形態では、図４（ａ）〜図７（ｊ）に示す工程により、青紫色レーザ素子１１０を形成するとともに、図９（ａ）〜図１２（ｍ）に示す工程により、赤色レーザ素子１２０を形成する。
【００８６】
（ｆ−１）青紫色レーザ素子１１０の形成方法
青紫色レーザ素子１１０を形成する際には、まず、図４（ａ）に示すように、ｎ型ＧａＮ基板１上に、素子構成層ａを形成する（図２参照）。具体的には、ＭＯＣＶＤ（有機金属化学的気相堆積：Metal  Organic  Chemical  Vapor  Deposition）法を用いて、約４００μｍの厚みを有するｎ型ＧａＮ基板１上に、約２．５μｍの厚みを有するｎ型ＡｌＧａＮからなるｎ型クラッド層２を成長させた後、ｎ型クラッド層２上に、約７０ｎｍの厚みを有する活性層３を成長させる。なお、活性層３を成長させる際には、アンドープのＩｎＧａＮからなる複数の井戸層と、アンドープのＩｎＧａＮからなる複数の障壁層とを交互に成長させる。これにより、ｎ型クラッド層２上に、複数の井戸層と複数の障壁層とが交互に積層されたＭＱＷ構造を有する活性層３が形成される。
【００８７】
次に、活性層３上に、約８０ｎｍの厚みを有するアンドープのＩｎＧａＮからなる光ガイド層４および約２０ｎｍの厚みを有するアンドープのＡｌＧａＮからなるキャップ層５を順次成長させる。この後、キャップ層５上に、約４００ｎｍの厚みを有するｐ型ＡｌＧａＮからなるｐ型クラッド層６を成長させる。このようにして、ｎ型ＧａＮ基板１上に素子構成層ａが形成される。素子構成層ａ上に、約３ｎｍの厚みを有するｐ型ＩｎＧａＮからなるｐ型コンタクト層７を成長させる。
【００８８】
次に、図４（ｂ）に示すように、プラズマＣＶＤ法を用いて、ｐ型コンタクト層７上に、約２４０ｎｍの厚みを有するＳｉＯ2 膜１４を形成する。この後、ＳｉＯ2 膜１４上において後の工程でリッジ部８（図１（ａ）参照）を形成すべき領域に、約１．５μｍの幅を有するストライプ状（細長状）のレジスト１５を形成する。
【００８９】
次に、図４（ｃ）に示すように、ＣＦ4 系ガスによるＲＩＥ（反応性イオンエッチング：Reactive  Ion  Etching）法を用いて、レジスト１５をマスクとして、ＳｉＯ2 膜１４をエッチングする。この後、レジスト１５を除去する。
【００９０】
次に、図５（ｄ）に示すように、塩素系ガスによるＲＩＥ法を用いて、ＳｉＯ2膜１４をマスクとして、ｐ型コンタクト層７の上面から素子構成層ａ内のｐ型クラッド層６（図２参照）の途中の深さ（ｐ型クラッド層６の上面から約３５０ｎｍの深さ）までをエッチングする。これにより、ｐ型クラッド層６の凸部とｐ型コンタクト層７とによって構成されるリッジ部８が形成される。この際、リッジ部８は、下端の幅よりも上端の幅が小さくなるようなテーパ形状の側面を有するように形成される。なお、リッジ部８の側面と活性層３（ｐ型クラッド層６）の上面とがなす角度θ１は、約７０°となり、リッジ部８の上端の幅は、約１．５μｍとなる。また、リッジ部８は、図１（ｂ）に示したように、光出射面１０２と直交する方向に延びるストライプ状（細長状）に形成される。そして、このリッジ部８が、位置合わせ用の凸部１８となる。この後、ＳｉＯ2 膜１４を除去する。
【００９１】
次に、図５（ｅ）に示すように、プラズマＣＶＤ法を用いて、ｐ型コンタクト層７および素子構成層ａの全面を覆うように、約２００ｎｍの厚みを有するＳｉＯ2 膜からなる電流ブロック層９を形成する。この後、電流ブロック層９の全面を覆うレジスト１６を形成する。
【００９２】
次に、図５（ｆ）示すように、酸素ガスによるプラズマエッチング技術を用いて、レジスト１６を全域に渡ってエッチング（エッチバック）することにより薄膜化して、リッジ部８の上面上に位置する電流ブロック層９の表面を露出させる。この後、ＣＦ4 系ガスによるＲＩＥ法を用いて、レジスト１６をマスクとして、リッジ部８の上面上に位置する電流ブロック層９をエッチングする。これにより、図５（ｇ）に示すように、リッジ部８の上面が露出される。この後、レジスト１６を除去する。
【００９３】
次に、図５（ｈ）に示すように、電子ビーム蒸着法を用いて、電流ブロック層９上に、リッジ部８（ｐ型コンタクト層７）の上面に接触するように、ｐ側電極１０を形成する。この際、約１００ｎｍの厚みを有するＰｄ層と、約１μｍの厚みを有するＡｕ層とを順次形成する。これにより、位置合わせ用の凸部１８の高さ（ｐ型クラッド層６の平坦部の上面上に位置するｐ側電極１０の上面からリッジ部８の上面上に位置するｐ側電極１０の上面までの高さ）Ｈ１が、約１５３ｎｍとなる。
【００９４】
この場合、図８（ａ）に示すように、ｎ型ＧａＮ基板１の光出射面１０２（図１（ｂ）参照）と平行な端面１ａ側に位置するｐ側電極１０の端部を、ｎ型ＧａＮ基板１の端面１ａから所定の間隔を隔てた領域に配置する。
【００９５】
次に、図６（ｉ）に示すように、リッジ部８の上面からｎ型ＧａＮ基板１の裏面までの厚みが約１５０μｍになるまでｎ型ＧａＮ基板１の裏面を研磨する。また、プラズマＣＶＤ法を用いて、リッジ部８上を除くｐ側電極１０の一部領域が露出するようにｐ側電極１０上に約２００ｎｍの厚みを有するＳｉＯ2 膜からなる絶縁膜１２を形成する。
【００９６】
次に、図７（ｊ）に示すように、電子ビーム蒸着法を用いて、ｎ型ＧａＮ基板１の裏面上に、ｎ側電極１１を形成する。この際、約６ｎｍの厚みを有するＡｌ層と、約１０ｎｍの厚みを有するＰｄ層と、約３００ｎｍの厚みを有するＡｕ層とを順次形成する。このようにして、第１の実施の形態の青紫色レーザ素子１１０が形成される。
【００９７】
この場合、図８（ｂ）に示すように、ｎ型ＧａＮ基板１の光出射面１０２（図１（ｂ）参照）と平行な端面１ａ側に位置するｎ側電極１１の端部を、ｎ型ＧａＮ基板１の端面１ａから所定の間隔を隔てた領域に配置する。これにより、図８（ａ）および図８（ｂ）に示したように、ｐ側電極１０およびｎ側電極１１が形成されていない領域が、青紫色レーザ素子１１０と赤色レーザ素子１２０とを積層する際に、青紫色レーザ素子１１０のリッジ部８を上方または下方から目視により認識することが可能な透明領域１１１となる。
【００９８】
この後、図７（ｊ）に示すように、リッジ部８を含む絶縁膜１２上の領域に半田層１１５ａを形成するとともに、露出したｐ側電極１０上に半田層１１５ｂを形成する。
【００９９】
（ｆ−２）赤色レーザ素子１２０の形成方法
次に、赤色レーザ素子１２０を形成する際には、まず、図９（ａ）に示すように、ｎ型ＧａＡｓ基板２１上に、素子構成層ｂを形成する（図３参照）。具体的には、ＭＯＣＶＤ法を用いて、ｎ型ＧａＡｓ基板２１上に、約３００ｎｍの厚みを有するｎ型ＧａＩｎＰからなるｎ型バッファ層２２を成長させた後、ｎ型バッファ層２２上に、約２μｍの厚みを有するｎ型ＡｌＧａＩｎＰからなるｎ型クラッド層２３を成長させる。この後、ｎ型クラッド層２３上に、約６０ｎｍの厚みを有する活性層２４を成長させる。なお、活性層２４を成長させる際には、アンドープのＧａＩｎＰからなる複数の井戸層と、アンドープのＡｌＧａＩｎＰからなる複数の障壁層とを交互に成長させる。これにより、ｎ型クラッド層２３上に、複数の井戸層と複数の障壁層とが交互に積層されたＭＱＷ構造を有する活性層２４が形成される。
【０１００】
次に、活性層２４上に、約３００ｎｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第１クラッド層２５および約１．２μｍの厚みを有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層２６を順次成長させる。続いて、ｐ型第２クラッド層２６上に、約１００ｎｍの厚みを有するｐ型ＧａＩｎＰからなるｐ型中間層２７を成長させた後、ｐ型中間層２７上に、約３００ｎｍの厚みを有するｐ型ＧａＡｓからなるｐ型コンタクト層２８を成長させる。このようにして、素子構成層ｂが形成される。
【０１０１】
次に、図９（ｂ）に示すように、スパッタリング法、真空蒸着法または電子ビーム蒸着法を用いて、素子構成層ｂ上に、約２４０ｎｍの厚みを有するＳｉＯ2膜３５を形成する。この後、ＳｉＯ2 膜３５上において後の工程でリッジ部２９(図１（ａ）参照)を形成すべき領域に、約２．７μｍの幅を有するストライプ状（細長状）のレジスト１１６を形成する。
【０１０２】
次に、図９（ｃ）に示すように、バッファードフッ酸によるウェットエッチング技術を用いて、レジスト１１６をマスクとして、ＳｉＯ2 膜３５をエッチングする。この後、レジスト１１６を除去する。
【０１０３】
次に、図９（ｄ）に示すように、酒石酸系エッチング液またはリン酸系エッチング液によるウェットエッチング技術を用いて、ＳｉＯ2 膜３５をマスクとして、素子構成層ｂのｐ型コンタクト層２８の上面からｐ型第１クラッド層２５の上面までをエッチングする（図３参照）。これにより、ｐ型コンタクト層２８と、ｐ型中間層２７と、ｐ型第２クラッド層２６とによって構成されるとともに、テーパ形状の側面を有するリッジ部２９が形成される。なお、リッジ部２９の側面と活性層２４（ｐ型第１クラッド層２５）の上面とがなす角度θ２は、約６０°となり、リッジ部２９の上端部分の幅は、約２．７μｍとなる。また、リッジ部２９は、図１（ｂ）に示したように、光出射面１０２と直交する方向に延びるストライプ状（細長状）に形成される。
【０１０４】
次に、図１０（ｅ）に示すように、ＭＯＣＶＤ法を用いて、ＳｉＯ2 膜３５を選択成長マスクとして、素子構成層ｂの全面上に、約２μｍの厚みを有するｎ型電流ブロック層３０を形成する。この場合、ｎ型ＡｌＩｎＰ層と、ｎ型ＧａＡｓ層とを順次形成する。ｎ型電流ブロック層３０は、素子構成層ｂの上面上に選択的に成長した後、ＳｉＯ2 膜３５を覆うように横方向に成長する。
【０１０５】
次に、図１０（ｆ）に示すように、プラズマＣＶＤ法を用いて、リッジ部２９の上方のストライプ状（細長状）の領域を除いて、ｎ型電流ブロック層３０上に約２４０ｎｍの厚みを有するＳｉＯ2 膜３７を形成する。次に、リン酸系エッチング液によるウェットエッチング技術を用いて、ＳｉＯ2 膜３７をマスクとして、リッジ部２９の上面よりも上方に位置するｎ型電流ブロック層３０をエッチングする。これにより、リッジ部２９上のＳｉＯ2 膜３５の上面が露出する開口部３０ａを有するｎ型電流ブロック層３０が形成される。この際、ｎ型電流ブロック層３０の開口部３０ａは、上端の幅よりも下端の幅が小さくなるようなテーパ形状の内側面を有するように形成される。
【０１０６】
なお、ｎ型電流ブロック層３０の開口部３０ａの内側面と活性層２４（ｐ型コンタクト層２８）の上面とがなす角度θ３は、約７０°となる。また、ｎ型電流ブロック層３０の開口部３０ａの上端の幅は、約３μｍとなり、下端の幅は、約２．７μｍとなる。また、ｎ型電流ブロック層３０の開口部３０ａは、リッジ部２９に沿ってストライプ状（細長状）に形成される。この後、ＳｉＯ2 膜３５，３７を除去する。
【０１０７】
次に、図１０（ｇ）に示すように、電子ビーム蒸着法を用いて、開口部３０ａの底面上からｎ型電流ブロック層３０上の一部領域上に延びるように約０．３μｍの厚みを有するｐ側電極３１を形成する。この際、ＡｕＺｎ層と、Ｐｔ層とを順次形成する。これにより、位置合わせ用の凹部３８の深さ（電流ブロック層３０の上面上に位置するｐ側電極３１の上面からリッジ部２９の上面上に位置するｐ側電極３１の上面までの深さ）Ｄ１は、約４００ｎｍとなる。すなわち、位置合わせ用の凹部３８の深さＤ１（約４００ｎｍ）は位置合わせ用の凸部１８の高さＨ１（１５３ｎｍ）（図１（ａ）参照）よりも大きくなる。
【０１０８】
また、リッジ部２９の上面からｎ型ＧａＡｓ基板２１の裏面までの厚みが約１００μｍになるまでｎ型ＧａＡｓ基板２１の裏面を研磨する。この後、電子ビーム蒸着法を用いて、ｎ型ＧａＡｓ基板２１の裏面において後の工程で貫通孔１２０ａおよび貫通孔１２０ｂ（図１（ａ）参照）を形成すべき領域を除いて、約１μｍの厚みを有するｎ側電極３２を形成する。この際、ＡｕＧｅ層と、Ｎｉ層と、Ａｕ層とを順次形成する。
【０１０９】
次に、図１１（ｈ）に示すように、プラズマＣＶＤ法を用いて、ｎ型電流ブロック層３０上のｐ側電極３１と離間する領域上にＳｉＯ2 膜からなる絶縁膜３３を形成する。
【０１１０】
次に、図１１（ｉ）および図１１（ｊ）に示すように、塩素系ガスによるＲＩＥ法を用いて、ｎ側電極３２をマスクとして、ｎ型ＧａＡｓ基板２１の裏面から、素子構成層ｂ、ｎ型電流ブロック層３０およびｐ側電極３１を貫通する円形状の貫通孔１２０ａを形成する。同様にして、ｎ型ＧａＡｓ基板２１の裏面から、素子構成層ｂ、ｎ型電流ブロック層３０および絶縁膜３３を貫通する円形状の貫通孔１２０ｂを形成する。この貫通孔１２０ａおよび貫通孔１２０ｂは、ｎ側電極３２側の直径（数十μｍ）よりもｐ側電極３１側の直径が小さくなるようなテーパ形状の内側面を有するように形成される。
【０１１１】
次に、図１２（ｋ）に示すように、プラズマＣＶＤ法を用いて、貫通孔１２０ａの内側面および貫通孔１２０ｂの内側面からそれぞれｎ側電極３２の一部領域上に延びるように約２００ｎｍの厚みを有するＳｉＯ2 膜からなる絶縁膜３５を形成する。
【０１１２】
次に、図１２（ｌ）に示すように、後の工程で外部接続用電極３６ａおよび外部接続用電極３６ｂ（図１（ａ），（ｂ）参照）を形成すべき領域を除いて絶縁膜３５上およびｎ側電極３２上にレジスト４０を形成する。この後、電子ビーム蒸着法を用いて、絶縁膜３５およびレジスト４０の全面に、約０．３μｍの厚みを有する外部接続用電極３６ａ，３６ｂを形成する。この際、Ｔｉ層と、Ｐｔ層と、Ａｕ層とを順次形成する。この後、リフトオフ法によりレジスト４０を除去する。
【０１１３】
これにより、図１２（ｍ）に示すように、外部接続用電極３６ａと外部接続用電極３６ｂとが分離される。それにより、第１の実施の形態の赤色レーザ素子１２０が形成される。
【０１１４】
（ｆ−３）青紫色レーザ素子１１０と赤色レーザ素子１２０との接合方法
次に、図１３を参照して、青紫色レーザ素子１１０と赤色レーザ素子１２０との接合方法について説明する。
【０１１５】
図１３に示すように、青紫色レーザ素子１１０の位置合わせ用の凸部１８を下側に向けた状態で、赤色レーザ素子１２０の位置合わせ用の凹部３８に嵌め込むことにより位置合わせを行う。この際、図８（ａ）および図８（ｂ）に示した青紫色レーザ素子１１０の透明領域１１１から、位置合わせ用の凸部１８と、位置合わせ用の凹部３８とを目視しながら図１３のＺ方向に嵌め込む。
【０１１６】
そして、位置合わせ用の凸部１８が位置合わせ用の凹部３８に嵌め込まれた状態で、約２８０℃の温度条件下で熱処理することにより青紫色レーザ素子１１０上に形成されたＡｕ−Ｓｎからなる半田層１１５ａ，１１５ｂを溶融する。この後、室温までの冷却過程で半田層１１５ａ，１１５ｂが固化することによって、青紫色レーザ素子１１０と赤色レーザ素子１２０とが絶縁膜１２，３３を介して半田層１１５ａ，１１５ｂにより接合される。
【０１１７】
この後、互いに接合された青紫色レーザ素子１１０と赤色レーザ素子１２０とを同時に劈開することにより光出射面１０２（図１（ｂ）参照）を形成した後、個々の集積型半導体レーザ素子に分離する。最後に、図１（ａ）および図１（ｂ）に示したように、赤色レーザ素子１２０のｎ側電極３２、外部接続用電極３６ａおよび外部接続用電極３６ｂの表面上にワイヤ１２２ａ，１２２ｂ，１２２ｃをボンディングすることによって、集積型半導体レーザ素子が形成される。
【０１１８】
（２）第２の実施の形態
（ａ）集積型半導体レーザ素子の全体の概略構造
図１４（ａ）は本発明の第２の実施の形態に係る集積型半導体レーザ素子の構造を示す概略断面図であり、図１４（ｂ）は図１４（ａ）の上面を示す平面図である。図１４（ａ）は図１４（ｂ）の２００−２００線断面図である。図１４（ａ）および図１４（ｂ）を参照して、第２の実施の形態に係る集積型半導体レーザ素子の構造について説明する。
【０１１９】
第２の実施の形態による集積型半導体レーザ素子は、図１４（ａ）に示すように、モノリシック型レーザ素子３００と、青紫色レーザ素子１１０とが積層（集積化）された構造を有する。モノリシック型レーザ素子３００は赤色レーザ素子１２０と赤外レーザ素子１３０とが同一基板上に一体的に形成された構造を有する。
【０１２０】
図１４の青紫色レーザ素子１１０は図２に示した青紫色レーザ素子１１０と同様の構造を有する。
【０１２１】
図１４の赤色レーザ素子１２０は、以下に説明する赤外のレーザ光を出射する半導体レーザ素子（以下、赤外レーザ素子と呼ぶ）１３０と共通のｎ型ＧａＡｓ基板５１上に形成された点を除いて図３に示した赤色レーザ素子１２０と同様の構造を有する。
【０１２２】
（ｂ）赤外レーザ素子１３０の構造
次に、図１４の赤外レーザ素子１３０の構造について説明する。図１５は図１４の赤外レーザ素子１３０の詳細断面図である。
【０１２３】
図１４に示すように、ｎ型ＧａＡｓ基板５１上の赤色レーザ素子１２０（図１４）が形成されている領域を除く所定領域に、約３００ｎｍの厚みを有するｎ型ＧａＡｓからなるｎ型バッファ層５２が形成されている。ｎ型バッファ層５２上には、約２μｍの厚みを有するｎ型ＡｌＧａＡｓからなるｎ型クラッド層５３が形成されている。ｎ型クラッド層５３上には、約７０ｎｍの厚みを有する活性層５４が形成されている。この活性層５４はアンドープのＡｌＧａＡｓからなる複数の井戸層と、アンドープのＡｌＧａＡｓからなる複数の障壁層とが交互に積層されたＭＱＷ構造を有する。
【０１２４】
活性層５４上には、約３００ｎｍの厚みを有するｐ型ＡｌＧａＡｓからなるｐ型第１クラッド層５５が形成されている。ｐ型第１クラッド層５５上の所定領域には、約１．２μｍの厚みを有するｐ型ＡｌＧａＡｓからなる凸状のｐ型第２クラッド層５６が形成されている。ｐ型第２クラッド層５６上には、約１００ｎｍの厚みを有するｐ型ＧａＡｓからなるｐ型キャップ層５７が形成されている。ｐ型キャップ層５７上には、約３００ｎｍの厚みを有するｐ型ＧａＡｓからなるｐ型コンタクト層５８が形成されている。
【０１２５】
このｐ型コンタクト層５８と、ｐ型キャップ層５７と、ｐ型第２クラッド層５６とによって、下端から上端に向かって幅が小さくなるテ−パ形状の側面を有するリッジ部５９が構成されている。このリッジ部５９の側面と活性層２４（ｐ型第１クラッド層２５）の表面とがなす角度θ４は、約６０°である。また、リッジ部５９の上端の幅は、約２．７μｍである。
【０１２６】
また、リッジ部２９は、図１４（ｂ）に示す光出射面（劈開面）２０２と直交する方向（Ｙ方向）に延びるストライプ状（細長状）に形成されている。そして、図１５に示すように、リッジ部５９の下方の活性層５４の部分が、赤外レーザ素子１３０の発光点６４となる。
【０１２７】
ここで、第２の実施の形態では、ｐ型第１クラッド層５５上に、リッジ部５９の側面を覆うように、リッジ部５９の高さ（約１．６μｍ）よりも大きい厚み（約２．０μｍ）を有するｎ型電流ブロック層６０が形成されている。このｎ型電流ブロック層６０は、リッジ部５９の表面が露出する開口部６０ａを有する。また、ｎ型電流ブロック層６０の開口部６０ａは、底部の幅（リッジ部５９の上端の幅（約２．７μｍ））よりも上端の幅（約３μｍ）が大きくなるようなテーパ形状の内側面を有する。
【０１２８】
なお、ｎ型電流ブロック層６０の開口部６０ａの内側面と活性層５４の表面とがなす角度θ５は、約７０°である。また、ｎ型電流ブロック層６０の開口部６０ａは、図１４（ｂ）に示すように、リッジ部５９に沿ってＹ方向に延びるストライプ状（細長状）に形成されている。また、ｎ型電流ブロック層６０は、ｎ型ＧａＡｓ層からなる。
【０１２９】
また、ｎ型電流ブロック層６０（ｐ型コンタクト層５８）上の開口部６０ａを含む領域に約０．３μｍの厚みを有するｐ側電極６１が形成されている。このｐ側電極６１は、ｎ型ＧａＡｓ基板５１側から順に、ＡｕＺｎ層と、Ｐｔ層と、Ａｕ層とからなる。ｎ型電流ブロック層６０の開口部６０ａを覆うｐ側電極６１に位置合わせ用の凹部６８が形成される。これにより、位置合わせ用の凹部６８の深さ（ｎ型電流ブロック層６０の上面からｐ型コンタクト層５８上面までの深さに相当）Ｄ２は、約４００ｎｍとなる。すなわち、赤外レーザ素子１３０の位置合わせ用の凹部６８の深さＤ２（約４００ｎｍ）は、位置合わせ用の凸部１８の高さＨ１（１５３ｎｍ）よりも大きい。本実施の形態では、位置合わせ用の凹部６８が青紫色レーザ素子１１０上のモノリシック型レーザ素子３００の位置合わせに用いられる。
【０１３０】
また、ｎ型ＧａＡｓ基板５１の裏面上には、約１μｍの厚みを有するｎ側電極６２が形成されている。以下、ｎ型バッファ層５２、ｎ型クラッド層５３、活性層５４、ｐ型第１クラッド層５５、ｐ型第２クラッド層５６、ｐ型中間層５７およびｐ型コンタクト層５８を素子構成層ｃと呼ぶ。
【０１３１】
（ｃ）集積型半導体レーザ素子の全体の詳細構造
ここで、図１４を参照しながら本実施の形態に係る集積型半導体レーザ素子の全体の構造について説明する。
【０１３２】
青紫色レーザ素子１１０上に絶縁膜７２およびＡｕ−Ｓｎからなる半田層７３ａ，７３ｂ，７３ｃを形成し、赤外レーザ素子１３０上に絶縁膜６３およびＡｕ−Ｓｎからなる半田層７３ｄを形成した後、青紫色レーザ素子１１０の位置合わせ用の凸部１８が図１５の赤外レーザ素子１３０の位置合わせ用の凹部６８に嵌合するように青紫色レーザ素子１１０とモノリシック型レーザ素子３００とが接合される。
【０１３３】
青紫色レーザ素子１１０のｎ側電極１１は、導電性サブマウント１０００上に接合される。また、半田層７３ａ，７３ｂ，７３ｃは絶縁膜６３，７２により互いに電気的に分離されている。半田層７３ｄは半田層７３ａと一体化される。
【０１３４】
青紫色レーザ素子１１０の発光点１３と、赤外レーザ素子１３０の発光点６４とは、半導体層の積層方向（Ｚ方向）における同一線上に配置されている。また、上記したように、モノリシック型レーザ素子３００の位置合わせ用の凹部６８の深さＤ２（約４００ｎｍ）は、青紫色レーザ素子１１０の位置合わせ用の凸部１８の高さＨ１（１５３ｎｍ）よりも大きいため、青紫色レーザ素子１１０の位置合わせ用の凸部１８の上面と、モノリシック型レーザ素子３００の位置合わせ用の凹部６８の底面との間隔は、青紫色レーザ素子１１０の位置合わせ用の凸部１８以外の領域と、モノリシック型レーザ素子３００の位置合わせ用の凹部３８以外の領域との間隔よりも大きくなる。
【０１３５】
また、ｎ型ＧａＡｓ基板５１、素子構成層ｂ、ｎ型電流ブロック層６０およびｐ側電極３１を貫通する円形状の貫通孔２２０ａと、ｎ型ＧａＡｓ基板５１、素子構成層ｃ、ｎ型電流ブロック層６０およびｐ側電極６１を貫通する貫通孔２２０ｂ，２２０ｃとが形成されている。この貫通孔２２０ａ，２２０ｂ，２２０ｃは、ｎ側電極６２側の直径が数十μｍであり、ｎ側電極６２側の直径よりもｐ側電極３１，６１側の直径が小さくなるようなテーパ形状の内側面を有する。
【０１３６】
貫通孔２２０ａ，２２０ｂ，２２０ｃそれぞれの内側面からｎ側電極６２の一部領域上に延びるように、約２００ｎｍの厚みを有するＳｉＯ2 膜からなる絶縁膜６５が形成されている。
【０１３７】
貫通孔２２０ａの内側面およびｎ側電極６２上の絶縁膜６５上の領域には、半田層７３ａに電気的に接続されるように、約０．３μｍの厚みを有する外部接続用電極６６ａが形成されている。また貫通２２０ｂの内側面およびｎ側電極６２上の絶縁膜６５上の領域には、半田層７３ｂに電気的に接続されるように、上記外部接続用電極６６ａと同様の外部接続用電極６６ｂが形成されている。また貫通２２０ｃの内側面およびｎ側電極６２上の絶縁膜６５上の領域には、半田層７３ｃに電気的に接続されるように、上記外部接続用電極６６ａ，６６ｂと同様の外部接続用電極６６ｃが形成されているこの外部接続用電極６６ａ，６６ｂ，６６ｃは、ｎ型ＧａＡｓ基板５１側から順に、Ｔｉ層と、Ｐｔ層と、Ａｕ層とからなる。
【０１３８】
また、ｎ側電極６２には金線等からなるワイヤ２２２ａの一端がボンディングされ、ワイヤ２２２ａの他端は導電性サブマウント１０００にボンディングされている。外部接続用電極６６ａにはワイヤ２２２ｂがボンディングされ、外部接続用電極６６ｂ上にはワイヤ２２２ｃがボンディングされ、外部接続用電極６６ｃ上にはワイヤ２２２ｄがボンディングされている。
【０１３９】
この場合、赤色レーザ素子１２０のｐ側電極３１は半田層７３ａを介して外部接続用電極６６ａに電気的に接続されている。赤外レーザ素子１３０のｐ側電極６１は半田層７３ｂを介して外部接続用電極６６ｂに電気的に接続されている。青紫色レーザ素子１１０のｐ側電極１０は、半田層７３ｃを介して外部接続用電極６６ｃに電気的に接続されている。
【０１４０】
（ｄ）第２の実施の形態の効果
第２の実施の形態では、上記のように、位置合わせ用の凸部１８を、位置合わせ用の凹部６８に嵌め込むことによって、その位置合わせ用の凸部１８と凹部６８との嵌め合わせにより、青紫色レーザ素子１１０とモノリシック型レーザ素子３００とを積層する際の青紫色レーザ素子１１０およびモノリシック型レーザ素子３００の水平方向（図１４（ａ）Ｘ方向）の位置ずれを防止することができる。これにより、青紫色レーザ素子１１０からの出射光の光軸と赤外レーザ素子１３０からの出射光の光軸とが水平方向（図１４（ａ）のＸ方向）にずれることを防止することができるので、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラー等）に入射させて使用する際の光学系に対する出射光の光軸調整が容易になる。したがって、光軸調整にかかるコストを低減することができる。
【０１４１】
また、青紫色レーザ素子１１０とモノリシック型レーザ素子３００とを積層する際の青紫色レーザ素子１１０およびモノリシック型レーザ素子３００の水平方向（図１４（ａ）のＸ方向）の位置ずれを防止することができるので、青紫色レーザ素子１１０およびモノリシック型レーザ素子３００の劈開方向が互いにずれることを防止することができる。これにより、青紫色レーザ素子１１０とモノリシック型レーザ素子３００とを貼り合せた後に共振器端面である光出射面を形成するために青紫色レーザ素子１１０および赤外レーザ素子１３０を同時に劈開する際の劈開性を向上させることができる。その結果、光出射面（劈開面）２０２から出射されるレーザ光の特性を向上させることができる。
【０１４２】
さらに、青紫色レーザ素子１１０のｐ側電極１０、赤色レーザ素子１２０のｐ側電極３１および赤外レーザ素子１３０のｐ側電極６１は絶縁膜７２および絶縁膜６３を介して電気的に分離されている。それにより、青紫色レーザ素子１１０のｎ側電極１１およびモノリシック型レーザ素子３００のｎ側電極６２を共通電極とすることができる。この場合、青紫色レーザ素子１１０のｐ側電極１０、赤色レーザ素子１２０のｐ側電極３１および赤外レーザ素子１３０のｐ側電極６１にはそれぞれ任意の電圧を印加することができる。
【０１４３】
また、外部接続用電極６６ａと外部接続用電極６６ｂと外部接続用電極６６ｃとをワイヤで接続し、モノリシック型レーザ素子３００のｎ側電極６２および導電性サブマウント１０００にそれぞれワイヤをボンディングすることにより、青紫色レーザ素子１１０のｐ側電極１０、赤色レーザ素子１２０のｐ側電極３１および赤外レーザ素子１３０のｐ側電極６１を共通電極とすることができる。この場合、青紫色レーザ素子１１０のｎ側電極１１に任意の電圧を印加し、モノリシック型レーザ素子３００のｎ側電極６２にそれぞれ任意の電圧を印加することができる。
【０１４４】
また、第２の実施の形態では、青紫色レーザ素子１１０の発光点１３と赤外レーザ素子１３０の発光点６４とを、半導体層の積層方向（図１４（ａ）のＺ方向）の同一線上に配置することによって、青紫色レーザ素子１１０の発光点１３と赤外レーザ素子１３０の発光点６４とが２方向（半導体層の積層方向（図１４（ａ）のＺ方向）および水平方向（図１４（ａ）のＸ方向））にずれる場合に比べて、青紫色レーザ素子１１０の発光点１３と赤外レーザ素子１３０の発光点６４との間隔を小さくすることができる。これにより、集積型半導体レーザ素子の出射光を光学系（レンズおよびミラー等）に入射させて使用する際に、青紫色レーザ素子１１０の発光点１３および赤外レーザ素子１３０の発光点６４の一方から出射される光が光学系の所定領域に入射するように光軸を調整する場合に、青紫色レーザ素子１１０の発光点１３および赤外レーザ素子１３０の発光点６４の他方から出射される光が光学系の所定領域から大きく外れた領域に入射することを防止することができる。その結果、光学系に対する光軸調整がより容易になるので、光軸調整にかかるコストをより低減することができる。
【０１４５】
また、第２の実施の形態では、青紫色レーザ素子１１０の位置合わせ用の凸部１８（リッジ部８）を、光出射面２０２と直交する方向（図１４（ｂ）のＹ方向）に延びるようにストライプ状（細長状）に形成するとともに、モノリシック型レーザ素子３００の位置合わせ用の凹部６８（ｎ型電流ブロック層６０の開口部６０ａ）を、光出射面２０２と直交する方向（図１４（ｂ）のＹ方向）に延びるよりにストライプ状（細長状）に形成することによって、位置合わせ用の凸部１８と凹部６８とが嵌合されている領域が光出射面２０２と直交する方向（図１４（ｂ）のＹ方向）に長くなる。これにより、青紫色レーザ素子１１０とモノリシック型レーザ素子３００とを積層する際の青紫色レーザ素子１１０およびモノリシック型レーザ素子３００の水平方向（図１４（ｂ）のＸ方向）の位置ずれを防止することができる。
【０１４６】
また、第２の実施の形態では、青紫色レーザ素子１１０の位置合わせ用の凸部１８を、下端の幅よりも上端の幅が小さくなるようなテーパ形状を有するように形成するとともに、モノリシック型レーザ素子３００の凹部６８を、上端の幅よりも下端の幅が小さくなるようなテーパ形状を有するように形成することによって、容易に位置合わせ用の凸１８部を位置合わせ用の凹部６８に嵌め込むことができる。
【０１４７】
また、第２の実施の形態では、青紫色レーザ素子１１０の位置合わせ用の凸部１８とモノリシック型レーザ素子３００の位置合わせ用の凹部６８とを、半田層７３ａ、半田層７３ｂおよび半田層７３ｃを介して接合することによって、青紫色レーザ素子１１０の位置合わせ用の凸部１８と、モノリシック型レーザ素子３００の位置合わせ用の凹部６８とを半田層７３ａ、半田層７３ｂおよび半田層７３ｃにより容易に接合することができる。
【０１４８】
また、第２の実施の形態では、青紫色レーザ素子１１０の位置合わせ用の凸部１８の上面と、モノリシック型レーザ素子３００の位置合わせ用の凹部６８の底面との間隔を、青紫色レーザ素子１１０の位置合わせ用の凸部１８以外領域と、モノリシック型レーザ素子３００の位置合わせ用の凹部６８以外の領域との間隔よりも大きくすることによって、青紫色レーザ素子１１０の位置合わせ用の凸部１８以外の領域と、モノリシック型レーザ素子３００の位置合わせ用の凹部６８以外の領域とが接触したとしても、位置合わせ用の凸部１８の上面と、位置合わせ用の凹部６８の底面とが接触することを防止することができる。これにより、青紫色レーザ素子１１０の位置合わせ用の凸部１８とモノリシック型レーザ素子３００の位置合わせ用の凹部６８とを接合する際に、リッジ部８，５９に応力が加わることを防止することができる。
【０１４９】
また、第２の実施の形態では、モノリシック型レーザ素子３００のｎ型電流ブロック層６０が、良好な放熱特性を有するｎ型ＧａＡｓからなるので、集積型半導体レーザ素子の放熱特性を向上させることができる。
【０１５０】
（ｅ）集積型半導体レーザ素子の製造方法
次に、第２の実施の形態による集積型半導体レーザ素子の製造方法について説明する。
【０１５１】
図１６〜図２２は、図１４の集積型半導体レーザ素子の製造方法を説明するための工程断面図である。次に、図１４〜図２２を参照して、第２の実施の形態による集積型半導体レーザ素子の製造方法について説明する。
【０１５２】
第２の実施の形態では、図１６（ａ）〜（ｃ）に示す工程により、青紫色レーザ素子１１０を形成するともに、図１７（ａ）〜図２３（ｏ）に示すプロセスにより、モノリシック型レーザ素子３００を形成する。
【０１５３】
（ｅ−１）青紫色レーザ素子１１０の形成方法
青紫色レーザ素子１１０を形成する際には、図４（ａ）〜図６（ｈ）と同様の工程により図１６（ａ）に示すｐ側電極１０まで形成する。
【０１５４】
次に、図１６（ｂ）に示すように、リッジ部８の上面からｎ型ＧａＮ基板１の裏面までの厚みが約１５０μｍになるまでｎ型ＧａＮ基板１の裏面を研磨する。また、プラズマＣＶＤ法を用いて、リッジ部８上を除くｐ側電極１０の一部領域が露出するようにｐ側電極１０上に約２００ｎｍの厚みを有するＳｉＯ2 膜からなる絶縁膜７２を形成する。
【０１５５】
次に、図１６（ｃ）に示すように、電子ビーム蒸着法を用いて、ｎ型ＧａＮ基板１の裏面上にｎ側電極１１を形成する。この際、約６ｎｍの厚みを有するＡｌ層と、約１０ｎｍの厚みを有するＰｄ層と、約３００ｎｍの厚みを有するＡｕ層とを順次形成する。このようにして、青紫色レーザ素子１１０が形成される。
【０１５６】
この場合、図８（ｂ）に示したように、ｎ型ＧａＮ基板１の光出射面２０２（図１４（ｂ）参照）と平行な端面１ａ側に位貴するｎ側電極１１の端部を、ｎ型ＧａＮ基板１の端面１ａから所定の間隔を隔てた領域に配置する。これにより、図８（ａ）および図８（ｂ）に示したように、ｐ側電極１０およびｎ側電極１１が形成されていない領域が、青紫色レーザ素子１１０とモノリシック型レーザ素子３００とを積層する時に、青紫色レーザ素子１１０のリッジ部８を上方または下方から目視により認識することが可能な透明領域１１１となる。
【０１５７】
この後、絶縁膜７２上の所定の領域に半田層７３ａおよび半田層７３ｂをそれぞれ形成する。半田層７３ａはリッジ部を含まない領域に形成し、半田層７３ｂはリッジ部を含む領域に形成する。また、露出したｐ側電極１０上に半田層７３ｃを形成する。
【０１５８】
（ｅ−２）モノリシック型レーザ素子３００の形成方法
次に、モノリシック型レーザ素子３００を形成する際には、まず、図１７（ａ）に示すように、ｎ型ＧａＡｓ基板５１上に素子構成層ｃを形成する。具体的には、ＭＯＣＶＤ法を用いて、ｎ型ＧａＡｓ基板５１上に、約３００ｎｍの厚みを有するｎ型ＧａＡｓからなるｎ型バッファ層５２を成長された後、ｎ型バッファ層５２上に、約２μｍの厚みを有するｎ型ＡｌＧａＡｓからなるｎ型クラッド層５３を成長させる。この後、ｎ型クラッド層５３上に、約７０ｎｍの厚みを有する活性層５４を成長させる。なお、活性層５４を成長させる際には、アンドープのＡｌＧａＡｓからなる複数の井戸層と、アンドープのＡｌＧａＡｓからなる複数の障壁層とを交互に成長させる。これにより、ｎ型クラッド層５３上に、複数の井戸層と複数の障壁層とが交互に積層されたＭＱＷ構造を有する活性層５４が形成される。
【０１５９】
次に、活性層５４上に、約３００ｎｍの厚みを有するｐ型ＡｌＧａＡｓからなるｐ型第１クラッド層５５および約１．２μｍの厚みを有するｐ型ＡｌＧａＡｓからなるｐ型第２クラッド層５６を順次成長させる。
【０１６０】
続いて、ｐ型第２クラッド層５６上に、約１００ｎｍの厚みを有するｐ型ＧａＡｓからなるｐ型キャップ層５７を成長させた後、ｐ型キャップ層５７上に約３００ｎｍの厚みを有するｐ型ＧａＡｓからなるｐ型コンタクト層５８を成長させる。このようにして、素子構成層ｃが形成される。
【０１６１】
次に、図１７（ｂ）に示すように、素子構成層ｃ上の所定の領域にレジスト７４を形成する。
【０１６２】
次に、図１７（ｃ）に示すように、リン酸および過酸化水素水によるウェットエッチング技術を用いて、レジスト７４をマスクとして、素子構成層ｃをエッチングする。この後、レジスト７４を除去する。
【０１６３】
次に、図１８（ｄ）に示すように、ｎ型ＧａＡｓ基板５１および素子構成層ｃ上に、図９（ａ）と同様の工程により図３の赤色レーザ素子１２０のｐ型コンタクト層２８を除く素子構成層ｂを形成する。図３のｐ型コンタクト層２８は、後の工程で形成される。次に、ｎ型ＧａＡｓ基板５１に形成された素子構成層ｂの所定の領域にレジスト７５を形成する。
【０１６４】
次に、図１８（ｅ）に示すように、臭化水素酸、塩酸および水の混合液によるウェットエッチング技術を用いて、レジスト７５をマスクとして、素子構成層ｂをエッチングする。この後、レジスト７５を除去する。このようにして、ｎ型ＧａＡｓ基板５１上に、赤色レーザ素子１２０のｐ型コンタクト層２８を除いた素子構成層ｂと赤外レーザ素子１３０の素子構成層ｃとが、間隔を隔てて形成される。
【０１６５】
次に、図１９（ｆ）に示すように、プラズマＣＶＤ法を用いて、素子構成層ｂ，ｃ上のリッジ部２９（図３参照）およびリッジ部５９（図１５参照）を形成すべき領域に約２４０ｎｍの厚みを有するＳｉＯ2 膜７６およびＳｉＯ2 膜７７を形成する。
【０１６６】
次に、図１９（ｇ）に示すように、臭化水素酸、塩酸および水の混合液によるウェットエッチング技術を用いて、ＳｉＯ2 膜７６をマスクとして、赤色レーザ素子１２０のｐ型コンタクト層２８、ｐ型中間層２７およびｐ型第２クラッド層２６をエッチングする（図３参照）。また、リン酸および過酸化水素水によるウェットエッチング技術を用いて、ＳｉＯ2 膜７７をマスクとして、赤外レーザ素子１３０のｐ型コンタクト層５８、ｐ型キャップ層５７およびｐ型第２クラッド層５６をエッチングする（図１５参照）。これにより、素子構成層ｂにテーパ形状の側面を有するリッジ部２９が形成され、素子構成層ｃにテーパ形状の側面を有するリッジ部５９が形成される。リッジ部２９およびリッジ部５９は、図１４（ｂ）に示したように、光出射面２０２と直交する方向に延びるストライプ状（細長状）に形成される。
【０１６７】
次に、図１９（ｈ）に示すように、ＭＯＣＶＤ法を用いて、ＳｉＯ2 膜７６，７７を選択成長マスクとして、素子構成層ｂおよび素子構成層ｃの全面上に、約２μｍの厚みを有するｎ型電流ブロック層６０を形成する。この場合、ｎ型電流ブロック層６０は素子構成層ｂおよび素子構成層ｃの上面上に選択的に成長した後、ＳｉＯ2膜７６，７７を覆うように横方向に成長する。
【０１６８】
次に、図２０（ｉ）に示すように、プラズマＣＶＤ法を用いて、ＳｉＯ2 膜７６，７７の上方におけるｎ型電流ブロック層６０上のストライプ状（細長状）の領域以外の領域に、約２４０ｎｍの厚みを有するＳｉＯ2 膜７８を形成する。次に、リン酸系エッチング液によるウェットエッチング技術を用いて、ＳｉＯ2 膜７８をマスクとして、リッジ部２９およびリッジ部５９の上面よりも上方に位置するｎ型電流ブロック層６０をエッチングする。これにより、リッジ部２９上およびリッジ部５９上にそれぞれ開口部３０ａ，６０ａが形成される。この際、ｎ型電流ブロック層６０の開口部３０ａおよび開口部６０ａは、上端の幅よりも下端の幅が小さくなるようなテーパ形状の内側面を有するように形成される。
【０１６９】
なお、ｎ型電流ブロック層６０の開口部６０ａの内側面と活性層５４（ｐ型コンタクト層５８）の上面とがなす角度θ５は、７０°となる。また、ｎ型電流ブロック層６０の開口部６０ａの上端の幅は、約３μｍとなり、下端の幅は、約２．７μｍとなる。また、ｎ型電流ブロック層６０の開口部３０ａおよび開口部６０ａは、リッジ部２９およびリッジ部５９に沿ってストライプ状（細長状）に形成される。この後、ＳｉＯ2 膜７６，７７，７８を除去する。その後、開口部３０ａ内のｐ型中間層２７（図３参照）上にＭＯＣＶＤ法によりｐ型コンタクト層２８を形成する。
【０１７０】
次に、図２０（ｊ）に示すように、電子ビーム蒸着法を用いて、開口部３０ａ，６０ａの底面上および内側面上からｎ型電流ブロック層６０上の一部領域上に延びるように約０．３μｍの厚みを有するｐ側電極３１，６１を形成する。この際、ＡｕＺｎ層とＰｔ層とを順次形成する。
【０１７１】
また、リッジ部５９の上面からｎ型ＧａＡｓ基板５１の裏面までの厚みが約１００μｍになるまでｎ型ＧａＡｓ基板５１の裏面を研磨する。次に、素子構成層ｂと素子構成層ｃとの間の領域の上方を除いてｎ型電流ブロック層６０およびｐ側電極３１，６１上にレジスト７９を形成する。この後、ウェットエッチング技術を用いて、レジスト７９をマスクとして、ｎ型電流ブロック層６０をエッチングする。これにより、赤色レーザ素子１２０と赤外レーザ素子１３０とが分離される。この後、レジスト７９を除去する。
【０１７２】
これにより、位置合わせ用の凹部６８の深さＤ２は、約４００ｎｍとなる。すなわち、モノリシック型レーザ素子３００の位置合わせに用いられる位置合わせ用の凹部６８の深さＤ２（約４００ｎｍ）は位置合わせ用の凸部１８の高さＨ１（１５３ｎｍ）（図１（ａ）参照）よりも大きくなる。
【０１７３】
次に、図２１（ｋ）に示すように、プラズマＣＶＤ法を用いて、赤外レーザ素子１３０のｎ型電流ブロック層６０上のｐ側電極６１と離間する領域上ににＳｉＯ2 からなる絶縁膜６３を形成する。
【０１７４】
次に、図２１（ｌ）に示すように、電子ビーム蒸着法を用いて、ｎ型ＧａＡｓ基板５１の裏面において後の工程で貫通孔２２０ａ，２２０ｂ，２２０ｃ（図１４（ａ）参照）を形成すべき領域を除いて、約１μｍの厚みを有するｎ側電極６２を形成する。この際ＡｕＧｅ層とＮｉ層とＡｕ層とを順次形成する。
【０１７５】
次に、塩素系ガスによるＲＩＥ法を用いて、ｎ側電極６２をマスクとして、ｎ型ＧａＡｓ基板５１の裏面から、素子構成層ｂ、ｎ型電流ブロック層６０およびｐ側電極３１を貫通する円形状の貫通孔２２０ａを形成する。同様にして、ｎ型ＧａＡｓ基板５１の裏面から、素子構成層ｃ、ｎ型電流ブロック層６０およびｐ側電極６１を貫通する円形状の貫通孔２２０ｂを形成し、ｎ型ＧａＡｓ基板５１の裏面から、素子構成層ｃ、ｎ型電流ブロック層６０および絶縁膜６３を貫通する円形状の貫通孔２２０ｃを形成する。この貫通孔２２０ａ，２２０ｂ，２２０ｃは、ｎ型ＧａＡｓ基板５１側の直径（数十μｍ）よりもｐ側電極３１、ｐ側電極６１および絶縁膜８０側の直径が小さくなるようなテーパ形状の内側面を有するように形成される。
【０１７６】
次に、図２２（ｍ）に示すように、プラズマＣＶＤ法を用いて、貫通孔２２０ａの内側面、貫通孔２２０ｂの内側面および貫通孔２２０ｃの内側面からそれぞれｎ側電極６２の一部領域上に延びるように約２００ｎｍの厚みを有するＳｉＯ2 膜からなる絶縁膜６５を形成する。
【０１７７】
次に、図２２（ｎ）に示すように、絶縁膜６５およびｎ側電極６２上において後の工程で図１４（ａ）および（ｂ）の外部接続用電極６６ａ、外部接続用電極６６ｂおよび外部接続用電極６６ｃを形成すべき領域を除いてレジスト８０が形成される。この後、電子ビーム蒸着法を用いて、絶縁膜６５およびレジスト８０の全面に、約０．３μｍの厚みを有する外部接続用電極６６ａ，６６ｂ，６６ｃを形成する。この際、Ｔｉ層と、Ｐｔ層と、Ａｕ層とを順次形成する。この後、リフトオフ法によりレジスト８０を除去する。
【０１７８】
これにより、図２３（ｏ）に示すように、外部接続用電極６６ａ、外部接続用電極６６ｂおよび外部接続用電極６６ｃが分離される。それにより、第２の実施の形態のモノリシック型レーザ素子３００が形成される。次に、凹部３８の底面および内側面から凹部３８の周辺の一部領域にわたるｐ側電極３１上に半田層７３ｄを形成する。
【０１７９】
（ｅ−３）青紫色レーザ素子１１０とモノリシック型レーザ素子３００との接合方法
次に、図２４を参照して、青紫色レーザ素子１１０とモノリシック型レーザ素子３００との接合方法について説明する。
【０１８０】
図２４に示すように、青紫色レーザ素子１１０の位置合わせ用の凸部１８を下側に向けた状態で、モノリシック型レーザ素子３００の位置合わせ用の凹部６８に嵌め込むことにより位置合わせを行う。この際、図８（ａ）および図８（ｂ）に示した青紫色レーザ素子１１０の透明領域１１１から、位置合わせ用の凸部１８と位置合わせ用の凹部６８とを目視しながら図２４のＺ方向に嵌め込む。そして、位置合わせ用の凸部１８が位置合わせ用の凹部６８に嵌め込まれた状態で、約２８０℃の温度条件下で熱処理することにより青紫色レーザ素子１１０上に形成されたＡｕ−Ｓｎからなる半田層７３ａ，７３ｂ，７３ｃ，７３ｄを溶融する。この後、室温までの冷却過程で半田層７３ａ，７３ｂ，７３ｃ，７３ｄが固化することによって、青紫色レーザ素子１１０とモノリシック型レーザ素子３００とが絶縁膜６３，７２を介して半田層７３ａ，７３ｂ，７３ｃ，７３ｄにより接合される。
【０１８１】
この後、互いに接合された青紫色レーザ素子１１０とモノリシック型レーザ素子３００とを同時に劈開することにより光出射面２０２（図１４（ｂ）参照）を形成した後、個々の集積型半導体レーザ素子に分離する。最後に、図１４（ａ）および図１４（ｂ）に示したように、赤色レーザ素子１２０のｎ側電極６２、外部接続用電極６６ａ，６６ｂおよび６６ｃの表面上にワイヤ２２２ａ，２２２ｂ，２２２ｃ，２２２ｄをボンディングする。
【０１８２】
（３）請求項の各構成要素と実施の形態の各部との対応
第１の実施の形態では、青紫色レーザ素子１１０が第１の半導体レーザ素子に相当し、赤色レーザ素子１２０が第２の半導体レーザ素子に相当し、ｎ型ＧａＮ基板１が第１の基板に相当し、ｎ型ＧａＡｓ基板２１が第２の基板に相当し、青紫色のレーザ光が第１の波長のレーザ光に相当し、赤色のレーザ光が第２の波長のレーザ光に相当し、発光点１３が第１の発光点に相当し、発光点３４が第２の発光点に相当する。
【０１８３】
素子構成層ａ、ｐ型コンタクト層７および電流ブロック層９が第１の半導体層に相当し、素子構成層ｂおよびｎ型電流ブロック層３０が第２の半導体層に相当し、ｎ側電極１１が第１の電極に相当し、ｐ側電極１０が第２の電極に相当し、ｎ側電極３２が第３の電極に相当し、ｐ側電極３１が第４の電極に相当する。
【０１８４】
位置合わせ用の凸部１８が凸部に相当し、位置合わせ用の凹部３８が凹部に相当し、貫通孔１２０ｂが第１の貫通孔に相当し、貫通孔１２０ａが第２の貫通孔に相当し、外部接続用電極３６ｂが第１の取り出し電極に相当し、外部接続用電極３６ａが第２の取り出し電極に相当する。
【０１８５】
ｎ型クラッド層２が第１のクラッド層に相当し、ｐ型クラッド層６が第２のクラッド層に相当し、ｎ型クラッド層２３が第３のクラッド層に相当し、ｐ型第１クラッド層２５およびｐ型第２クラッド層２６が第４のクラッド層に相当し、活性層３が第１の活性層に相当し、活性層２４が第２の活性層に相当する。
【０１８６】
第２の実施の形態では、赤外レーザ素子１３０が第２の半導体レーザ素子に相当し、赤色レーザ素子１２０が第３の半導体レーザ素子に相当し、ｎ型ＧａＡｓ基板５１が第２および第３の基板に相当し、赤外のレーザ光が第２の波長のレーザ光に相当し、赤色のレーザ光が第３の波長のレーザ光に相当し、発光点６４が第２の発光点に相当し、発光点３４が第３の発光点に相当する。
【０１８７】
素子構成層ｃおよびｎ型電流ブロック層６０が第２の半導体層に相当し、素子構成層ｂおよびｎ型電流ブロック層６０が第３の半導体層に相当し、ｎ側電極６２が第３および第５の電極に相当し、ｐ側電極６１が第４の電極に相当し、ｐ側電極３１が第６の電極に相当する。
【０１８８】
貫通孔２２０ｃが第１の貫通孔に相当し、貫通孔２２０ｂが第２の貫通孔に相当し、貫通孔２２０ａが第３の貫通孔に相当し、外部接続用電極６６ｃが第１の取り出し電極に相当し、外部接続用電極６６ｂが第２の取り出し電極に相当し、外部接続用電極６６ａが第３の取り出し電極に相当する。第２の実施の形態の他の部分の対応は第１の実施の形態と同様である。
【０１８９】
（４）他の変形例
なお、絶縁膜の材料は、ＳｉＯ2 に限らず、ＳｉＮx，ＴｉＯ2 ，ＺｒＯ2等の他の絶縁材料を用いてもよい。
【０１９０】
第１および第２の実施の形態では青紫色レーザ素子１１０に位置合わせ用の凸部１８が設けられ、赤色レーザ素子１２０およびモノリシック型レーザ素子３００に位置合わせ用の凹部３８および位置合わせ用の凹部６８が設けられているが、青紫色レーザ素子１１０に位置合わせ用の凹部が設けられ、赤色レーザ素子１２０およびモノリシック型レーザ素子３００に位置合わせ用の凸部が設けられてもよい。
【産業上の利用可能性】
【０１９１】
本発明は、複数種類の光学記録媒体の記録および再生を行うための光ピックアップ装置、表示装置、光源等ならびにそれらの製造に有効に利用できる。
【図面の簡単な説明】
【０１９２】
【図１】第１の実施の形態に係る集積型半導体レーザ素子の構造を示す概略断面図および平面図である。
【図２】図１の青紫色レーザ素子を示す詳細断面図である。
【図３】図１の赤色レーザ素子を示す詳細断面図である。
【図４】図１の青紫色レーザ素子の製造工程を示す工程断面図である。
【図５】図１の青紫色レーザ素子の製造工程を示す工程断面図である。
【図６】図１の青紫色レーザ素子の製造工程を示す工程断面図である。
【図７】図１の青紫色レーザ素子の製造工程を示す工程断面図である。
【図８】図１の青紫色レーザ素子を示す平面図である。
【図９】図１の赤色レーザ素子の製造工程を示す工程断面図である。
【図１０】図１の赤色レーザ素子の製造工程を示す工程断面図である。
【図１１】図１の赤色レーザ素子の製造工程を示す工程断面図である。
【図１２】図１の赤色レーザ素子の製造工程を示す工程断面図である。
【図１３】青紫色レーザ素子および赤色レーザ素子の接合方法を示す工程断面図である。
【図１４】第２の実施の形態に係る集積型半導体レーザ装置を示す概略断面図および平面図である。
【図１５】図１４の赤外レーザ素子を示す詳細断面図である。
【図１６】図１４の青紫色レーザ素子を製造工程を示す工程断面図である。
【図１７】図１４のモノリシック型レーザ素子の製造工程を示す工程断面図である。
【図１８】図１４のモノリシック型レーザ素子の製造工程を示す工程断面図である。
【図１９】図１４のモノリシック型レーザ素子の製造工程を示す工程断面図である。
【図２０】図１４のモノリシック型レーザ素子の製造工程を示す工程断面図である。
【図２１】図１４のモノリシック型レーザ素子の製造工程を示す工程断面図である。
【図２２】図１４のモノリシック型レーザ素子の製造工程を示す工程断面図である。
【図２３】図１４のモノリシック型レーザ素子の製造工程を示す工程断面図である。
【図２４】図１４の青紫色レーザ素子およびモノリシック型レーザ素子の接合方法を示す工程断面図である。
【図２５】従来の集積型半導体レーザ素子の構造を示す斜視図である。
【符号の説明】
【０１９３】
１  ｎ型ＧａＮ基板
８，２９，５９  リッジ部
１０，３１，６１  ｐ側電極
１１，３２，６２  ｎ側電極
１２，３３，３５，６３，６５，７２  絶縁膜
１３，３４，６４  発光点
１８  凸部
２１，５１  ｎ型ＧａＡｓ基板
３０ａ，６０ａ  開口部
３６ａ，３６ｂ，６６ａ，６６ｂ，６６ｃ  外部接続用電極
３８，６８  凹部
７３ａ，７３ｂ，７３ｃ，１１５ａ，１１５ｂ  半田層
１２０ａ，１２０ｂ，２２０ａ，２２０ｂ，２２０ｃ  貫通孔
【図１】
2006278578.tif 000003
【図２】
2006278578.tif 000004
【図３】
2006278578.tif 000005
【図４】
2006278578.tif 000006
【図５】
2006278578.tif 000007
【図６】
2006278578.tif 000008
【図７】
2006278578.tif 000009
【図８】
2006278578.tif 000010
【図９】
2006278578.tif 000011
【図１０】
2006278578.tif 000012
【図１１】
2006278578.tif 000013
【図１２】
2006278578.tif 000014
【図１３】
2006278578.tif 000015
【図１４】
2006278578.tif 000016
【図１５】
2006278578.tif 000017
【図１６】
2006278578.tif 000018
【図１７】
2006278578.tif 000019
【図１８】
2006278578.tif 000020
【図１９】
2006278578.tif 000021
【図２０】
2006278578.tif 000022
【図２１】
2006278578.tif 000023
【図２２】
2006278578.tif 000024
【図２３】
2006278578.tif 000025
【図２４】
2006278578.tif 000026
【図２５】
2006278578.tif 000027