(57)【要約】【課題】  電流が流れることが可能な金属ナノ粒子または金属イオンをナノチャンネルの内部に導入したメモリ層を用いることにより、一貫性のある電荷移動経路を確保して再現性に優れ且つ性能の一貫性を有するメモリ素子を実現すること。【解決手段】  下部電極、上部電極、および前記上部電極と前記下部電極との間に位置し、多孔性物質を含み、金属ナノ粒子または金属イオンを含むナノチャンネルを有するメモリ層を備える、メモリ素子を提供する。【選択図】図１
2006222428.tif 000002
【特許請求の範囲】
【請求項１】
下部電極、
上部電極、および
前記上部電極と前記下部電極との間に位置し、多孔性物質を含み、金属ナノ粒子または金属イオンを含むナノチャンネルを有するメモリ層を備えることを特徴とする、メモリ素子。
【請求項２】
ａ）前記メモリ層と前記下部電極との間、ｂ）前記メモリ層と前記上部電極との間またはｃ）前記メモリ層と前記下部電極との間と前記メモリ層と前記上部電極との間の両方にバリア層をさらに含むことを特徴とする、請求項１に記載のメモリ素子。
【請求項３】
前記多孔性物質は、有機物、無機物、または有無機複合体であることを特徴とする、請求項１に記載のメモリ素子。
【請求項４】
前記多孔性物質は、無機物であることを特徴とする、請求項１に記載のメモリ素子。
【請求項５】
前記無機物は、ＴｉＯ２、ＺｎＯ、ＣｕＯ、ＳｉＯ-２、Ａｌ２Ｏ３およびこれらの混合物よりなる群から選ばれた１種以上であることを特徴とする、請求項４に記載のメモリ素子。
【請求項６】
前記ナノチャンネルの大きさは、０．５ｎｍ〜１００ｎｍの範囲であることを特徴とする、請求項１に記載のメモリ素子。
【請求項７】
前記メモリ層は、多孔性物質を熱蒸着、スパッタリング、ｅ−ビーム蒸発、スピンコーティング、インクジェットプリンティング、またはロールコーティングして形成されたことを特徴とする、請求項１に記載のメモリ素子。
【請求項８】
前記メモリ層は、その厚さが１０ｎｍ〜１００μｍであることを特徴とする、請求項１に記載のメモリ素子。
【請求項９】
前記金属ナノ粒子または金属イオンは、アルミニウム、金、銀、白金、銅およびインジウムスズ酸化物よりなる群から選ばれた金属のナノ粒子またはイオンであることを特徴とする、請求項１に記載のメモリ素子。
【請求項１０】
前記金属ナノ粒子のサイズは、１０ｎｍ以下であることを特徴とする、請求項１に記載のメモリ素子。 
【請求項１１】
前記金属ナノ粒子または金属イオンが、熱蒸着法によって前記ナノチャンネルの内部に注入されることを特徴とする、請求項１に記載のメモリ素子。
【請求項１２】
前記メモリ素子が、前記メモリ層と前記上部電極との間にバリア層を含み、前記金属ナノ粒子又は金属イオンが、前記上部電極を熱蒸着法で蒸着しながら金属拡散によってナノチャンネルの内部に注入されたことを特徴とする、請求項１１に記載のメモリ素子。
【請求項１３】
前記バリア層は、導電性高分子、非導電性高分子、前記メモリ層に使用されたものと異なる多孔性物質、および真空蒸着法で薄膜を形成することが可能な有機単分子または無機物よりなる群から選ばれたことを特徴とする、請求項２または１２に記載のメモリ素子。
【請求項１４】
前記導電性高分子は、ポリ（ｎ−ビニルピリジン）、ポリ（ジメチルシロキサン）、ポリ（エチレン−オキサイド）、ポリ（アクリル酸）、ポリ（メチルアクリル酸）、ポリ（スチレン−スルホン酸）、ポリ（シクロペンタジエニルメチル−ノルボルネン）、およびポリ（アミノ酸）よりなる群から選ばれた１種以上の単独重合体または共重合体であり、
前記非導電性高分子は、ポリメチルメタクリレート（ＰＭＭＡ）、ポリスチレン（ＰＳ）、ポリイミド（ＰＩ）、およびポリカーボネート（ＰＣ）よりなる群から選ばれた１種以上の単独重合体または共重合体であり、
前記メモリ層に使用されたものと異なる多孔性物質は、マトリックスとしてシロキサン類またはシルセスキオキサン類を使用し、気孔形成物質としてシクロデキストリン、カリックスアレーン類またはデンドリマーを使用して製造された薄膜、およびマトリックスとしてシリカまたはポリエチレンオキサイド／ポリプロピレンオキサイド／ポリエチレンオキサイド（ＰＥＯ−ＰＰＯ−ＰＥＯ）の三元ブロック共重合体を使用し、気孔形成物質として界面活性剤を使用して製造された薄膜で構成された群から選ばれた１種であり、
前記真空蒸着法で薄膜を形成することが可能な有機単分子は、アセチレン、Ａｌｑ３(８-ヒドロキシキノリンアルミニウム) またはＴＰＤ(N,N-ジフェニル-N,N'-ビス(３−メチルフェニル)-1,1'-ビフェニル-4,4-ジアミン)であることを特徴とする、請求項１３に記載のメモリ素子。
【請求項１５】
前記バリア層は、厚さが０．１〜１００ｎｍであることを特徴とする、請求項２または１２に記載のメモリ素子。
【請求項１６】
前記上部電極と前記下部電極は、金属、金属合金、金属窒化物、金属酸化物、金属硫化物、炭素、導電性高分子、有機導電体およびこれらの混合物よりなる群から選ばれた１種以上であることを特徴とする、請求項１に記載のメモリ素子。
【請求項１７】
前記金属は、アルミニウム、金、銀、白金、銅、チタニウム、タングステンおよびインジウムスズ酸化物よりなる群から選ばれたことを特徴とする、請求項１６に記載のメモリ素子。
【請求項１８】
上部電極と下部電極との間にメモリ層を含む有機メモリ素子を製造する方法において、
多孔性物質を下部電極上にコートして、ナノチャンネルを含むメモリ層を形成させる段階と、
前記ナノチャンネルに金属ナノ粒子または金属イオンを注入する段階と、
前記メモリ層の上に上部電極を蒸着する段階とを含むことを特徴とする、メモリ素子の製造方法。
【請求項１９】
前記多孔性物質は、親水性および疎水性を持つ両親媒性界面活性剤であることを特徴とする、請求項１８に記載のメモリ素子の製造方法。
【請求項２０】
前記多孔性物質は、ＴｉＯ２-、ＺｎＯ、ＣｕＯ、ＳｉＯ２、Ａｌ２Ｏ３およびこれらの混合物よりなる群から選ばれた１種以上であることを特徴とする、請求項１８に記載のメモリ素子の製造方法。
【請求項２１】
前記多孔性物質は、熱蒸着、スパッタリング、ｅ−ビーム蒸発、スピンコーティング、インクジェットプリンティング、またはロールコーティング法でコートすることを特徴とする、請求項１８に記載のメモリ素子の製造方法。
【請求項２２】
前記金属ナノ粒子または金属イオンは、熱蒸着、真空蒸着、金属拡散、または化学気相蒸着によってナノチャンネルの内部に注入されることを特徴とする、請求項１８に記載のメモリ素子の製造方法。
【請求項２３】
前記ナノチャンネルに金属ナノ粒子または金属イオンを注入する段階が、上部電極を熱蒸着法で蒸着させるとき、前記メモリ層のナノチャンネルの内部に金属ナノ粒子または金属イオンが拡散されると同時に行われることを特徴とする、請求項１８に記載のメモリ素子の製造方法。
【請求項２４】
ａ）前記メモリ層と前記下部電極との間、ｂ）前記メモリ層と前記上部電極との間またはｃ）前記メモリ層と前記下部電極との間と前記メモリ層と前記上部電極との間の両方にバリア層をさらに蒸着することを特徴とする、請求項１８に記載のメモリ素子の製造方法。
【請求項２５】
前記バリア層は、スピンコーティングまたは真空蒸着法を用いて形成されることを特徴とする、請求項２４に記載のメモリ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メソ多孔性物質(mesoporous material)を用いた不揮発性ナノチャンネルメモリに係り、より詳しくは、ナノチャンネルを形成することが可能な多孔性物質からなり、前記ナノチャンネル内に金属ナノ粒子または金属イオンが注入されているメモリ層を上部電極と下部電極との間に含むことを特徴とするメモリ素子に関する。
【背景技術】
【０００２】
最近、情報通信産業の急激な発展に伴い、各種メモリ素子の需要が急増している。特に、携帯端末機、各種スマートカード、電子マネー、デジタルカメラ、ゲーム用メモリ、ＭＰ３プレーヤーなどに必要なメモリ素子は、電源が切れても、記録された情報が消えない「不揮発性」を要求している。
【０００３】
高密度集積回路（ＬＳＩ：Large Scale Integration）技術の発展に伴い、ＩＣチップ内に集積するメモリのビット数がメガビット水準に到達してサブミクロンの線幅(line and space)が要求されている。既存の不揮発性メモリは殆ど、標準シリコン工程に基づいたメモリであったが、このようなシリコンを基盤とする素子は、その構造が複雑であって１つのメモリセルの大きさが大きいため高容量の実現に問題があった。また、シリコンを基盤とするメモリの場合、単位面積当たりの線幅を減らす微細化工程によってのみ高集積のメモリ容量を得ることが可能であるが、この場合、工程費用の増加に伴ってメモリチップの製造コストが上昇し、このような技術的限界によってそれ以上チップを小型化することができなくなって採算性の問題に直面することが予測されている。
【０００４】
そのため、既存のメモリを代替することが可能な、大容量の情報を無線で処理する携帯情報通信システムおよび機器の開発に適した超高速・大容量・低消費電力特性の次世代メモリの開発が活発に行われている。次世代メモリは、半導体内部の基本単位であるセルを構成する物質によって強誘電体メモリ(Ferroelectric RAM)、強磁性メモリ(Magnetic RAM)、相変化メモリ(Phase Change RAM)、ナノチューブＲＡＭ、ホログラフィックメモリ、有機メモリ(Organic memory)などに分類される。これらの中でも、特に有機メモリは、上部電極と下部電極との間に有機物質を導入し、ここに電圧を加えて電圧値の双安定性(bistability)を用いてメモリ特性を実現するものである。このような有機メモリは、既存のフラッシュメモリの長所である不揮発性を実現しながら、短所としていわれた加工性、
製造コスト、集積度の問題を克服することができるため、次世代メモリとして大きな期待を集めている。
【０００５】
１９７９年米国のＰｏｔｅｍｂｅｒ等は、有機金属錯体電荷移動(charge transfer)化合物であるＣｕＴＣＮＱ(7,7,8,8-テトラシアノ-ｐ-キノジメタン：7,7,8,8-tetracyano-p-quinodimethane)を用いて速度ナノ秒(nano second)の電気的スイッチングおよびメモリ現象を最初に報告している（非特許文献１参照）。特許文献１は、ＣｕＴＣＮＱなどを用いる電気メモリ素子を開示している。このようなメモリ素子では、単分子のため、スピンコーティングなどの簡便な方法と比較して高価である蒸着器を用いた熱蒸着をしなければメモリの製造ができないので、工程の面で利点がない。
【０００６】
電場印加の際に電気的双安定性を示す有機物質としては、電荷移動物質以外に導電性高分子が知られており（非特許文献２参照）、有機染料であるフタロシアニン系統の化合物を用いてメモリ特性を報告した例もある（非特許文献３参照）。酸化−還元反応および電場の下における構造変化(conformational change)によるスイッチング／メモリ特性も知られている（非特許文献４参照）。
【０００７】
特許文献２は、上部電極と下部電極の間にＮａＣｌやＣｓＣｌなどのイオン性塩を導電性高分子に混合した中間層を含む半導体素子を開示しているが、このような素子は、電場による電荷分離現象を用いてスイッチング／メモリ特性を実現する。ところが、導電性高分子の場合には、スピンコーティングは可能であるが、正確な分子量および分布の実現に困難さがあって物質の再現性が問題となることにより、均一な素子の性能が得られないという問題点がある。
【０００８】
特許文献３は、ポリ（ビニルジフルオロエチレン）などのフッ素系高分子の結晶状態による強誘電性(ferroelectric)を用いたメモリ素子を開示している。ところが、フッ素系高分子の場合には、フッ素の疎水性特性のためにコーティングが困難であり、加工性が低下するという問題点があり、情報の書き込みが１回だけ可能であり、格納された情報の読み取りが光学的に行われるが、これにより素子の大きさが増加し、複雑となるという問題点を有している。
【０００９】
また、特許文献４は、電荷移動が可能な多数のナノチャンネルまたは気孔が存在する活性層を含むので、既存の半導体物質を使用する必要がないメモリ素子を開示している。しかし、電荷移動経路が高分子物質であり、活性層の電気導電性を変化させるためには、イオンを供給する非活性層が必ず共存しなければならないなどその構造が複雑であるという欠点がある。
【００１０】
一方、ＵＣＬＡのＹ．Ｙａｎｇ教授は、薄い金属ナノクラスター(cluster)を２つの有機層の間に位置するように製作したメモリ素子が優れたメモリ特性を有することを報告したが、これに対し、金属ナノクラスターがキャパシタの役割をして充電／放電により全体素子の抵抗変化を提示するという解釈と、Ｊ．Ｇ．ＳｉｍｍｏｎｓとＲ．Ｒ．Ｖｅｒｄｅｒｂｅｒ提示のＭＩＭ(metal/insulator/metal)メモリ現象であるという報告がある。また、ＩＢＭでは、高分子に金粒子を分散させることにより、ＭＩＭメモリ現象を有するメモリ素子を実現したことがある。ＩＢＭのメモリ素子の場合には、金粒子が電流の流れるチャンネルとして役割をすることが、注目すべき特徴である。
【００１１】
前述したように、従来から使用されている双安定性を有する有機物質の場合には、単分子のため、スピンコーティングなどの簡便な方法の代わりに、高価の蒸着器を用いて熱蒸着しなければ実現できないという欠点があり、導電性高分子の場合には、スピンコーティングは可能であるが、正確な分子量および分布の実現が困難であって物質の再現性が問題となり、そのため素子性能の一貫性が保たれないという問題点がある。また、金属ナノ粒子を有機物の間に層の形で蒸着する場合、および高分子に金属ナノ粒子を分散させる場合は、実質的な電流の流れる経路がランダムであって制御が不可能なので、再現性および性能の一貫性に問題がある。
【特許文献１】特開昭６２−９５６８８２号公報
【特許文献２】米国特許公開第２００２−１６３０５７号明細書
【特許文献３】米国特許第６，０５５，１８０号明細書
【特許文献４】米国特許第２００３−１６６６０２号明細書
【非特許文献１】Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，３４（１９７９）４０５
【非特許文献２】Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍ，４４６（２００４）２９６〜３００
【非特許文献３】Ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏｎｉｃｓ，４（２００３）３９〜４４
【非特許文献４】Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒ，８２（２００３）１２１５
【発明の開示】
【発明が解決しようとする課題】
【００１２】
そこで、本発明はこのような問題点に鑑みてなされたもので、その目的とするところは、電流が流れることが可能な金属ナノ粒子または金属イオンをナノチャンネルの内部に導入したメモリ層を用いることにより、一貫性のある電荷移動経路を確保して再現性に優れ且つ性能の一貫性を有するメモリ素子を実現することにある。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明のある観点によれば、ナノチャンネル内に金属ナノ粒子または金属イオンが注入されているメモリ層を上部電極と下部電極との間に含むことを特徴とする、メモリ素子が提供される。
【００１４】
また、本発明の他の観点によれば、上部電極と下部電極との間にメモリ層を含む有機メモリ素子を製造するにおいて、多孔性物質を用いて下部電極の下部に前記メモリ層をコートしてナノチャンネルを形成させる段階と、前記ナノチャンネルに金属ナノ粒子または金属イオンを注入する段階と、前記メモリ層の上に上部電極を蒸着する段階とを含むことを特徴とする、メモリ素子の製造方法が提供される。
【発明の効果】
【００１５】
本発明に係る多孔性物質を用いたナノチャンネルメモリ素子は、不揮発性特性を有し、集積度に優れて高容量の実現が可能であり、製造工程が単純であり、製造コストが低いうえ、ナノチャンネル内に金属ナノ粒子または金属イオンが存在するので電荷移動経路が相対的に規則的であって優れた再現性を有しかつ性能に一貫性があるという利点を持つ。
【発明を実施するための最良の形態】
【００１６】
以下に添付図面を参照しながら、本発明について詳細に説明する。
図１は本発明の一実施例に係るメモリ素子の概略断面図である。図１を参照すると、本発明に係るメモリ素子は、上部電極１０と下部電極３０との間にメモリ層２０が挟まれている構造をしている。具体的に、本発明に係るメモリ素子は、メモリ層２０が多孔性物質から構成されているため、内部にナノチャンネル４０が設けられているが、このナノチャンネル４０内に金属ナノ粒子または金属イオン５０を注入して電流の流れる経路を形成することを特徴としている。すなわち、このようなメモリ素子に電圧を加えると、メモリ層２０の抵抗値が双安定性(bistability)を示しながらメモリ特性を実現する。また、このようなメモリ特性は、メモリ層２０内の金属ナノ粒子または金属イオン５０によって現われる現象である。よって、上部電極１０および下部電極３０がなくても、その性質は保たれるため、本発明のメモリ素子は不揮発性を持つことになる。
【００１７】
上述したように、本発明に係るメモリ素子のメモリ層２０は、ナノチャンネル４０、およびそのチャンネル内に注入されている様々な機能性物質を含んでなるが、一般に、ガラスやシリコンなどの適切な基板上に設計される。
【００１８】
前記メモリ層２０は、メソ多孔性物質をマトリックス形成材料として用いることにより、マトリックス内にチャンネルが設けられる。前記多孔性物質は、例えば有機物、無機物、または有無機複合体が挙げられるが、必ずしもこれらに限定されるものではない。これらのうち特に無機物が好ましい。
【００１９】
例えば、有無機複合体において規則的なナノ気孔を形成する方法を説明すると、次の通りである。親水性と疎水性を有する両親媒性の界面活性剤を使用すると、極性差により微視的な相分離(microscopic phase separation)が起こってミセル(micelle)を形成することにより、自己組織化(self-assembled)構造を持つことになる。親水性基と疎水性基の分子量調節および濃度変化によって、様々なサイズと構造の規則的な気孔を有する多孔性薄膜を形成することができる。
【００２０】
前記多孔性有機物は、マトリックス内に気孔を含むことが可能なブロック共重合体や、規則的な配列を有する多孔性シリカナノリス(silica nanolith)内で高分子を重合させて製造した多孔性ポリマーなどを例として挙げることができるが、特にこれに制限されるものではない。
【００２１】
また、前記多孔性無機物としては、有機物の場合と同様に、マトリックス内に気孔を含むことが可能なものであれば、特に制限されないが、具体的にＴｉＯ２、ＺｎＯ、ＣｕＯ、ＳｉＯ２、Ａｌ２Ｏ３およびこれらの混合物などを例として挙げることができ、従来知られている通常の方法を利用することができる。より好ましくは、陽極酸化反応された酸化アルミニウムまたは酸化チタニウムを使用することができる。
【００２２】
前記多孔性物質を用いたマトリックス内には、ナノ水準の大きさを有するチャンネルが設けられるが、このようなナノチャンネル４０は、電荷の移動を可能にする金属ナノ粒子または金属イオン５０が存在する空間であって、本発明の素子がメモリ特性を実現することができるようにする。好ましいチャンネルの大きさは０．５〜１００ｎｍの範囲である。
【００２３】
特に、本発明のメモリ素子は、マトリックスのナノチャンネル４０内に金属ナノ粒子または金属イオン５０が存在するため、電荷移動経路が相対的に規則的なので、素子の再現性に優れ且つその性能に一貫性がある。
【００２４】
前記多孔性物質は、使用される物質の性質によって熱蒸着、スパッタリング、ｅ−ビーム蒸発、スピンコーティング、インクジェットプリンティング、ロールコーティングなどによって基板の上にメモリ層２０のマトリックスを形成することができる。
【００２５】
好ましいメモリ層２０の厚さは、１０ｎｍ〜１００μｍである。
前記メモリ層２０において、金属ナノ粒子または金属イオン５０が、マトリックスのナノチャンネル４０の形によって、ランダムにあるいは上部電極１０および下部電極３０の面に対して垂直方向に配列または整列された方式で導入できる。前記ナノチャンネル４０内の金属ナノ粒子または金属イオン５０が本発明のメモリ素子においてメモリ特性を実現するためには、印加される電圧に対応して抵抗値が双安定性を持つことができなければならない。一方、本発明のメモリ素子において前記金属ナノ粒子または金属イオン５０が電荷移動経路として作用するため、別途の導電性高分子や半導体性高分子、半導体性無機物質を含む必要がない。前記電荷移動経路として作用する具体的な物質は、アルミニウム、金、銀、白金、銅、インジウムスズ酸化物などのナノ粒子またはイオンを例として挙げることができるが、これらに限定されるものではない。
【００２６】
特に限定されないが、好ましい金属ナノ粒子の大きさは１０ｎｍ以下である。
前記金属ナノ粒子または金属イオン５０は、熱蒸着、真空蒸着、金属拡散、または化学気相蒸着等の様々な方法によって、マトリックス内部のナノチャンネル４０内に導入できる。具体的に、ナノチャンネル４０の設けられているメモリ層２０の上に単に真空蒸着法によって直接注入することができる。特に、ナノチャンネル４０が開いた気孔構造(連続気孔構造：open pore structure)の場合には、さらに効果的である。さらに、場合によっては、上部電極１０を蒸着するときに電極として用いられる金属の粒子またはイオンが気孔内に金属拡散(metal diffusion)によって注入できるので、金属ナノ粒子または金属イオン５０の注入過程が、別途に行われず、メモリ層２０の上に上部電極１０を形成すると同時に行ってもよい。一方、これとは異なる方法として、金属配位高分子をナノチャンネル４０に注入することもでき、補助的な方法として、ＣＶＤ法を用いてナノチャンネル４０の表面に機能性物質を蒸着する方法を用いることもできる。
【００２７】
前記金属ナノ粒子または金属イオン５０の注入量または分布は、金属種類およびメモリ特性によって調節することができ、選択的にメモリ層２０と電極との間にバリア層を導入することにより、その調節をより容易にすることもできる。特に、上部電極１０を真空蒸着法で蒸着しながら、ナノチャンネル４０の内部に金属ナノ粒子または金属イオン５０を拡散させて注入しようとする場合には、メモリ層２０と上部電極１０との間にバリア層を導入することが、金属ナノ粒子または金属イオン５０の量および分布の調節にさらに有利である。
【００２８】
前述の通り、本発明のメモリ素子では、前記注入された金属ナノ粒子または金属イオン５０は、電流の流れる経路を形成しながらメモリ特性を示す。具体的に、マトリックス内に金属ナノ粒子が電極に垂直な方向に分布している場合には、負性微分抵抗(negative differential resistance)現象が発生して、図２ａに示すようにベルタイプ(bell type)の不揮発性メモリ特性を実現することもでき、マトリックス内に金属イオンが漂流(drift)している場合には、金属フィラメントの形成／短絡が発生して、図２ｂに示すように速いスイッチングタイプの不揮発性メモリ特性を実現することもできる。
【００２９】
本発明において、上部電極１０および下部電極３０の材料としては、金属、金属合金、金属窒化物、金属酸化物、金属硫化物、炭素、導電性高分子、および有機導電体よりなる群から選ばれた１種以上の電気導電性材料を挙げられるが、必ずしもこれらに限定されるものではない。具体的な電極材料は、アルミニウム、金、銀、白金、銅、チタニウム、タングステン、インジウムスズ酸化物を例として挙げることができる。また、上部金属材料は、真空蒸着法で金属拡散によりメモリ層２０のナノチャンネル４０内の金属ナノ粒子または金属イオン５０として作用することもできる。
【００３０】
一方、上部電極１０の材料によって、完成したメモリ素子の電流−電圧関係が変わることにより、メモリ特性が調節され得る。
【００３１】
本発明の好適な具現例において、本発明のメモリ素子は、電極を保護し、且つナノチャンネル４０内に注入される金属ナノ粒子または金属イオン５０の量および分布を調節するために、下部電極３０の上または上部電極１０の下にバリア層をさらに含むことができる。すなわち、上部電極１０を蒸着する前に、メモリ層２０にバリア層を蒸着すると、バリア層を形成する物質がメモリ層２０のナノチャンネル４０内にも蒸着されることによりナノチャンネル４０の直径が小さくなる。その結果、以後の上部電極１０の形成の際に、ナノチャンネル４０に含まれる金属ナノ粒子または金属イオン５０の量が調節される。
【００３２】
前記バリア層の素材は、特に限定されないが、導電性高分子、非導電性高分子、前記メモリ層２０に使用されたものと異なる多孔性物質、および真空蒸着法で薄膜を形成することが可能な有機単分子または無機物よりなる群から選ばれた１種以上を例として挙げることができる。
【００３３】
好ましくは、前記導電性高分子として、ポリ（ｎ−ビニルピリジン）、ポリ（ジメチルシロキサン）、ポリ（エチレン−オキサイド）、ポリ（アクリル酸）、ポリ（メチルアクリル酸）、ポリ(スチレン−スルホン酸)、ポリ（シクロペンタジエニルメチル−ノルボルネン）、およびポリ(アミノ酸)よりなる導電性高分子群から選ばれた１種以上の単独重合体または共重合体を挙げることができ、前記非導電性高分子として、ポリメチルメタクリレート（ＰＭＭＡ）、ポリスチレン（ＰＳ）、ポリイミド（ＰＩ）、およびポリカーボネート（ＰＣ）などよりなる群から選ばれた１種以上の単独重合体または共重合体を挙げることができる。また、前記メモリ層２０に使用されたものと異なる多孔性物質としては、シロキサン類またはシルセスキオキサン類をマトリックス物質として用い、シクロデキストリン、カリックスアレーン化合物(calix arene compound)またはデンドリマーを気孔形成物質として用いた多孔性薄膜を挙げることができ、さらに整列された多孔性物質としては、シリカマトリックスまたはポリエチレンオキサイド／ポリプロピレンオキサイド／ポリエチレンオキサイド（ＰＥＯ−ＰＰＯ−ＰＥＯ）類の三元ブロック共重合体をマトリックス物質として用い、界面活性剤を気孔形成物質として用いた多孔性薄膜を挙げることができる。
【００３４】
前記物質は、スピンコーティングなどの方法で薄膜を製造することもでき、真空蒸着法を用いてバリア薄膜を形成することもできる。
具体的に、例えば、アセチレンガスをＣＶＤ法によって蒸着して炭素層を形成することもでき、Ａｌｑ３(８-ヒドロキシキノリンアルミニウム：8-hydroxyquinoline aluminum)、ＴＰＤ(N,N-ジフェニル-N,N'-ビス(３−メチルフェニル)-1,1'-ビフェニル-4,4-ジアミン：N,N-diphenyl-N,N'-bis(3-methylphenyl)-1,1'-biphenyl-4,4-diamine)などの導電性単分子を同一の方法で蒸着して使用することもできる。
【００３５】
前記バリア層の厚さは、特に限定されないが、０．１〜１００ｎｍの範囲であることが好ましい。
【実施例】
【００３６】
以下、実施例を挙げて本発明についてさらに詳しく説明する。これらの実施例は本発明を説明するためのもので、本発明の範囲を制限するものではない。
【００３７】
実施例１
図３に示した工程に従って下記方法によってＡＡＯを用いたメモリ素子を製作した。ＳｉＯ２が３００ｎｍの厚さに蒸着されている４″Ｓｉウェーハに、電子ビーム蒸発器(E-Beam Evaporator)を用いてＡｌを１０００ｎｍの厚さに蒸着した。その後、硫酸を電解質として含む反応器を０℃に安定化させ、この反応器内に、陰極として白金プレートを接地した後、陽極として、前記で準備されたＡｌフィルムを適切なサイズに切って設置した。その次、２５Ｖ電圧を加え、陽極酸化反応を８分間行った。
【００３８】
前記で製造された陽極酸化アルミニウム（Anodic Aluminum oxide、ＡＡＯ）／Ａｌフィルムを蒸留水で完全に洗浄した後、６０℃でリン酸とクロム酸が１．６：１．８で混合されたエッチング溶液に２０分間浸漬することにより、上部に形成されたＡＡＯ層を除去した。エッチング工程済みのＡｌフィルムを陽極酸化反応槽で２５Ｖの電圧を加えて８分間陽極酸化反応を行うことにより、厚さ５００ｎｍのＡＡＯフィルムを製造した。
【００３９】
前記製造されたＡＡＯフィルム上にＣＶＤ装置によってアセチレン気体を用いて６００℃で炭素を蒸着することにより、ナノ気孔の内部およびフィルムの表面に炭素層を形成した。結果的に、フィルム表面における気孔半径が１０ｎｍから１〜２ｎｍに狭くなった。
【００４０】
前記処理されたＡＡＯフィルム上にＡｌ上部電極を熱真空蒸着法によって２×２ｍｍ２の大きさおよび８０ｎｍの厚さに蒸着した後、完成したメモリ素子の電流−電圧特性を測定した。図４は前記不揮発性ナノチャンネルメモリ素子の斜視図を示す。前記電流−電圧特性の測定結果は図５に示した。一番目のスキャンの際、−２Ｖ付近で電流が急激に減少しながらＮＤＲ(negative differential resistance)を示しながら、抵抗が高くなった状態（リセット状態）にスイッチングされた。再び正電圧でスキャンすると、３Ｖで電流が急激に増加するが、この際、抵抗が低くなってセット状態になった。さらに負電圧でスキャンすると、一番目のスキャンの際と同様に、ＮＤＲ現象を示しながらリセット状態にスイッチングされた。
【００４１】
図６ａおよび図６ｂは、前記のようなスイッチング現象を連続的に観察した結果である。図６ａはリセットスイッチングされる結果を示し、図６ｂはセットスイッチングされる結果を示す。このような２つの異なる抵抗状態は、低い読み取り電圧で読み取ることが可能である。よって、この素子はメモリ装置として利用可能であることを確認することができる。
【００４２】
実施例２
図７に示すように、ＴｉＯ２を用いて気孔を形成し、これをナノチャンネルとして次の過程によってメモリ素子を構成した。
まず、５０ｍＬの遠心分離チューブにＴｉ（ＯＥｔ）４４．３ｇおよび過量の脱イオン水を仕込んで攪拌することにより、粒子の形に水和させた。４０００ｒｐｍで５分間遠心分離を施し、上澄み層の水を除去した後、製造された水和チタニウム粒子を常温で５分間放置した。次いで、過量のアセトンで水和チタニウム粒子を洗浄した。上層のアセトンを除去した後、白色粉末状の水和チタニウム粒子を常温で十分乾燥させ、ここに濃縮されたＨＣｌ２．６ｇを加えて常温で３０分間攪拌することにより、透明なチタニウムヒドロキシドゾル前駆体(Titanium hydroxide sol precursor)を得た。
【００４３】
両親媒性系界面活性剤の中でも代表的なＰ１２３（ＢＡＳＦ社製）０．８ｇをエタノール１０ｇと混合して２０ｃｃのガラス瓶に仕込んで３０分間攪拌することにより、透明になるまで完全に溶解させた。
その後、前記工程で製造された２つの溶液を混合した後、常温で３０分間攪拌した。混合溶液を４時間冷蔵庫に放置して熟成させた。このように製造されたＴｉ前駆体を適切な基板にスピンコートし、このフィルムを窒素雰囲気のホットプレートで４０〜６０℃で１２時間乾燥および硬化させた。次いで、このフィルムをダクトファーネス(Duct Furnace)に入れて昇温速度１℃／１ｍｉｎで温度を４００℃までゆっくり昇温した後、４００℃で完全に焼成させた。
【００４４】
その次に、前記のように製作されたフィルム上にポリチオフェンをスピンコーティング法によって２０ｎｍの厚さにコートし、その上にＡｌおよびＣｕの上部電極を熱真空蒸着法によって２×２ｍｍ２の大きさおよび８０ｎｍの厚さに蒸着した後、完成したメモリ素子の電流−電圧特性を測定した。
【００４５】
その結果を、図８ａおよび図８ｂにそれぞれ示す。図８ａは上部電極がＡｌの場合であり、図８ｂは上部電極がＣｕの場合を示す。図８ａは、上部電極としてＡｌを使用した場合であって、１．５Ｖ付近で弱いＮＤＲを示しながら高抵抗の状態（リセット状態）になり、負電圧でスキャンしながらさらに低い状態（セット状態）にスイッチングされた。この際、２つの状態の抵抗は、４４０Ωと１．６ｋΩであって、約４倍の差が付いた。図８ｂは、上部電極としてＣｕを使用した場合であって、この際、図８ａとは異なり、速いスイッチングが発生した。３．５Ｖで高い抵抗にスイッチングされ、これはさらに−１Ｖで低い抵抗にスイッチングされた。
【図面の簡単な説明】
【００４６】
【図１】本発明の一実施例に係るメモリ素子の概略断面図である。
【図２ａ】本発明の一実施例に係るメモリ素子から観察されるベルタイプのメモリ現象を示す電流−電圧グラフである。
【図２ｂ】本発明の一実施例に係るメモリ素子から観察される速いスイッチングタイプのメモリ現象を示す電流−電圧グラフである。
【図３】本発明の実施例１においてＡＡＯ(Anodizing Aluminum Oxide)を用いてメモリ素子を構成する概略工程図である。
【図４】本発明の実施例１においてＡＡＯを用いて製作した不揮発性ナノチャンネルメモリ素子の斜視図である。
【図５】本発明の実施例１に係るＡＡＯメモリ素子のメモリ特性を示す電流−電圧グラフである。
【図６ａ】本発明の実施例１に係るＡＡＯメモリ素子のリセット状態のメモリ特性を連続的に示すグラフである。
【図６ｂ】本発明の実施例１に係るＡＡＯメモリ素子のセット状態のメモリ特性を連続的に示すグラフである。
【図７】本発明の実施例２においてＴｉＯ２を用いて製作した不揮発性ナノチャンネルメモリ素子の断面図である。
【図８ａ】本発明の実施例２において上部電極としてＡｌを用いたＴｉＯ２メモリ素子のメモリ特性を示す電流−電圧グラフである。
【図８ｂ】本発明の実施例２において上部電極としてＣｕを用いたＴｉＯ２メモリ素子のメモリ特性を示す電流−電圧グラフである。
【符号の説明】
【００４７】
１０    上部電極
２０    メモリ層
３０    下部電極
４０    ナノチャンネル
５０    金属ナノ粒子または金属イオン
【図１】
2006222428.tif 000003
【図２ａ】
2006222428.tif 000004
【図３】
2006222428.tif 000005
【図４】
2006222428.tif 000006
【図５】
2006222428.tif 000007
【図７】
2006222428.tif 000008
【図８ａ】
2006222428.tif 000009
【図８ｂ】
2006222428.tif 000010
【図２ｂ】
2006222428.tif 000011
【図６ａ】
2006222428.tif 000012
【図６ｂ】
2006222428.tif 000013