(57)【要約】【課題】  消費電力を低減することが可能な複数の並列モニタ回路を有する並列モニタ回路用半導体装置を提供すること。【解決手段】  直列接続されたキャパシタの各々の電圧があらかじめ設定された基準電圧を超えた場合に充電電流をバイパスするトランジスタTRｎを有する並列モニタ回路をキャパシタ毎に設け、キャパシタ端子間電圧が満充電電圧より低いまたはキャパシタの初期化電圧より低い所定の電圧以下の場合に並列モニタ回路を停止させ、低消費電力モードに移行させる省電力設定回路を備えている。省電力設定回路は、直列に接続された第１および第２の抵抗Rn2,Rn3とスイッチMn2と、該第１および第２の抵抗の接続点の電圧と基準電圧回路Vrnの電圧を比較する比較回路CMPnと、キャパシタの端子間電圧が所定の電圧より低くなった場合にスイッチMn2を断にするとともに、比較回路CMPｎおよび基準電圧回路Vrnの動作を停止させる回路（NMOSトランジスタMn1）を有する。【選択図】      図１
2006230100.tif 000002
【特許請求の範囲】
【請求項１】
直流電源を印加して直列接続された複数のキャパシタを充電する際に、前記複数のキャパシタを均等に充電するために、前記キャパシタの各々の電圧があらかじめ設定された基準電圧を超えた場合に充電電流をバイパスする並列モニタ回路を前記キャパシタ毎に設けた並列モニタ回路用半導体装置であって、
前記キャパシタの端子間電圧が前記キャパシタの満充電電圧より低い所定の電圧以下の場合に、前記並列モニタ回路の動作を停止させ、低消費電力モードに移行させる省電力設定回路を備えたことを特徴とする並列モニタ回路用半導体装置。
【請求項２】
直流電源を印加して直列接続された複数のキャパシタを充電する際に、前記複数のキャパシタを均等に充電するために、前記キャパシタの各々の電圧があらかじめ設定された基準電圧を超えた場合に充電電流をバイパスする並列モニタ回路を前記キャパシタ毎に設けた並列モニタ回路用半導体装置であって、
前記キャパシタの端子間電圧が前記キャパシタの初期化動作を行う際の初期化電圧より低所定の電圧以下の場合に、前記並列モニタ回路の動作を停止させ、低消費電力モードに移行させる省電力設定回路を備えたことを特徴とする並列モニタ回路用半導体装置。
【請求項３】
前記省電力設定回路は、直列に接続された第１および第２の抵抗とスイッチと、前記第１および第２の抵抗の接続点の電圧と基準電圧回路の電圧を比較する比較回路と、前記キャパシタの端子間電圧が所定の電圧より低くなった場合に、前記スイッチを断にするとともに、前記比較回路および前記基準電圧回路の動作を停止させる回路を有することを特徴とする請求項１または２記載の並列モニタ回路用半導体装置。
【請求項４】
前記キャパシタは、電気二重層キャパシタであることを特徴とする請求項１から３のいずれかに記載の並列モニタ回路用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直列接続された複数の電気二重層キャパシタを均等に充電するために、複数の並列モニタ回路を集積した並列モニタ回路用半導体装置に関するものである。
【背景技術】
【０００２】
電気二重層キャパシタは、充電に時間がかかる２次電池と比較して、急速充電が可能である。しかも、電気二重層キャパシタには、大量にエネルギーが貯蔵できるという２次電池にはない利点を有している。しかしながら、電気二重層キャパシタは定格電圧が３Ｖ程度と低いため、通常複数のキャパシタセルを直列に接続して３Ｖ以上の必要な電圧を確保している。
【０００３】
このように直列接続された複数の大容量キャパシタを充電する際に問題となるのが、キャパシタ間の容量差や自己充電、自己放電などによって生ずる充電の不均一である。
【０００４】
この対策として特開２０００−２１７２５０号公報（特許文献１）に開示されているような“並列モニタ”と呼ばれる充電均一化回路が用いられている。
【０００５】
図２は、特開２０００−２１７２５０号公報（特許文献１）に開示されている並列モニタ回路の１つを示す図である。並列モニタ回路は直列に接続されたキャパシタセル毎に設けられている。次に、並列モニタ回路の１つについて説明を行う。
【０００６】
各並列モニタ回路は、キャパシタＣ、基準電圧Ｖｒ、コンパレータＣＭＰ、バイパス用スイッチ素子Ｔｒで構成されている。
【０００７】
図示しない直流電源からキャパシタＣは充電され、キャパシタＣの電圧が基準電圧Ｖｒを超えると、コンパレータＣＭＰの出力がハイレベルを出力し、バイパス用スイッチ素子Ｔｒをオンにする。すると、キャパシタＣの充電電流はバイパス用スイッチ素子Ｔｒに流れる。そしてキャパシタＣの電圧が基準電圧Ｖｒまで下がると、コンパレータＣＭＰの出力がローレベルを出力し、バイパス用スイッチ素子Ｔｒをオフにする。このようにして、キャパシタＣの電圧は基準電圧Ｖｒと同じ電圧にクランプされる。
【０００８】
直列に接続された全てのキャパシタで上記と同様の動作が行われるため、充電の不均一によって特定のキャパシタが過充電され、劣化もしくは破壊されるのを防止することができる。
【０００９】
さらに、特開２０００−２１７２５０号公報（特許文献１）では、図２に示した並列モニタ回路と同様の並列モニタ回路をもう一組追加し、追加した並列モニタ回路の基準電圧をキャパシタＣの満充電電圧より低く設定し、充電初期の段階で各キャパシタＣの電圧を揃える初期化機能も有している。初期化機能を有することによって、充電損失を減らし充電効率を高めることができる。
【００１０】
しかし、従来の並列モニタ回路は半導体装置による集積化がなされておらず、ディスクリート部品を集めて構成していたので、回路規模が大きく、コストも高くなってしまった。そこで、半導体装置による集積化が望まれていた。
【００１１】
しかし、直列接続するキャパシタの数は、その用途によって異なるため、用途に合わせて集積する並列モニタ回路の数を変えた半導体装置を作っていては、多品種少量生産となってしまうため、量産による半導体装置のコストメリットが活かせず、半導体装置のコストが高くなりすぎ実用的でなかった。また、並列モニタ回路を１つだけ集積した半導体装置を作っても、並列モニタ回路全体の回路規模は余り小さくできず集積したメリットはほとんど無い。
【００１２】
そこで、１つの半導体装置に並列モニタ回路を５個乃至１０個程集積し、集積した数より多いキャパシタの充電制御を行う場合は、同じ半導体装置を必要な数だけ縦続接続することにより、多くのキャパシタの充電を制御する半導体装置が考えられる。こうすることで、半導体装置の量産が可能となり、並列モニタ回路全体の回路規模の縮小とコストダウンが可能となる。
【００１３】
【特許文献１】特開２０００−２１７２５０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、実際には、半導体装置に含まれている全ての並列モニタ回路を使い切る場合ばかりとは限らず、例えば、並列モニタ回路が５個入った半導体装置を３個使って１２個のキャパシタを充電する場合、使用されない並列モニタ回路が３個発生してしまう。
【００１５】
並列モニタ回路を複数内蔵した半導体装置の場合、使用されない並列モニタ回路は、通常キャパシタ接続端子をショートすることで、他の並列モニタ回路に接続されたキャパシタを充電できるようにしている。しかし、このような場合でも、使用されない並列モニタ回路にも給電されているため、電力の無駄が生じることになる。
【００１６】
また、キャパシタの接続されている並列モニタ回路であっても、並列モニタ回路はキャパシタの満充電を検出するのであるから、充電開始から満充電までの間は無駄に電力を消費している。
【００１７】
さらに、背景技術でも述べたように、並列モニタ回路は充電初期に各キャパシタの充電電圧を所定の電圧に揃えてから充電を開始する初期化を行うことで、充電効率が向上することが知られている。この初期化する電圧に達するまでは、前記した満充電の場合と同様並列モニタ回路は作動する必要がない。
【００１８】
本発明は、上述した実情を考慮してなされたものであって、消費電力を低減することが可能な複数の並列モニタ回路を有する並列モニタ回路用半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明は、上記目的を達成するために、次のような構成を有する。以下、請求項毎の構成を述べる。
【００２０】
ａ）請求項１記載の発明は、直流電源を印加して直列接続された複数のキャパシタを充電する際に、前記複数のキャパシタを均等に充電するために、前記キャパシタの各々の電圧があらかじめ設定された基準電圧を超えた場合に充電電流をバイパスする並列モニタ回路を前記キャパシタ毎に設けた並列モニタ回路用半導体装置であって、キャパシタの端子間電圧が前記キャパシタの満充電電圧より低い所定の電圧以下の場合に、並列モニタ回路の動作を停止させ、低消費電力モードに移行させる省電力設定回路を備えたことを特徴としている。
【００２１】
ｂ）請求項２記載の発明は、直流電源を印加して直列接続された複数のキャパシタを充電する際に、前記複数のキャパシタを均等に充電するために、前記キャパシタの各々の電圧があらかじめ設定された基準電圧を超えた場合に充電電流をバイパスする並列モニタ回路を前記キャパシタ毎に設けた並列モニタ回路用半導体装置であって、キャパシタの端子間電圧が前記キャパシタの初期化動作（充電初期に各キャパシタの充電電圧を所定の電圧に揃える動作）を行う際の初期化電圧より低所定の電圧以下の場合に、前記並列モニタ回路の動作を停止させ、低消費電力モードに移行させる省電力設定回路を備えたことを特徴としている。
【００２２】
ｃ）請求項３記載の発明は、省電力設定回路を、直列に接続された第１および第２の抵抗とスイッチと、第１および第２の抵抗の接続点の電圧と基準電圧回路の電圧を比較する比較回路と、キャパシタの端子間電圧が所定の電圧より低くなった場合に、前記スイッチを断にするとともに、比較回路および基準電圧回路の動作を停止させる回路で構成したものである。
ｄ）請求項４記載の発明は、上記キャパシタとして電気二重層キャパシタを用いたものである。
【発明の効果】
【００２３】
本発明によれば、キャパシタ接続端子間がショートされている場合や、キャパシタの電圧が所定の電圧（キャパシタの満充電電圧より低い所定の電圧、あるいは、キャパシタの初期化動作を行う際の初期化電圧より低い所定の電圧）に達するまでは、並列モニタ回路に含まれている比較回路と基準電圧回路の動作を停止して消費電力を最小限に設定すると共に、キャパシタ電圧検出抵抗への給電を停止するようにしたので、並列モニタ回路の消費電力を最小にすることができるようになり、より充電効率を高めることが可能となった。特にキャパシタとして電気二重層キャパシタを用いた場合に有効である。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照して、本発明の実施形態を詳細に説明する。
図１は、本発明の実施例に係る並列モニタ回路図である。
【００２５】
本発明において、並列モニタ回路は１つの半導体装置に複数個含まれているが、図１は、半導体装置内に複数含まれている並列モニタ回路の内の任意の１つの並列モニタ回路ｎの構成図である。
【００２６】
同図に示すように、任意の１つの並列モニタ回路ｎ(ｎは整数でキャパシタＣｎのｎに対応している)は、直列接続された抵抗Ｒｎ２と抵抗Ｒｎ３とＮＭＯＳトランジスタＭｎ２、基準電圧回路Ｖｒｎ、比較回路ＣＭＰｎ、インバータＩＮＶｎ、直列接続された定電流負荷ＩｎとＮＭＯＳトランジスタＭｎ１、直列接続された抵抗Ｒｎ１とトランジスタＴＲｎ、およびキャパシタ（電気二重層キャパシタ）Ｃｎで構成されている。
【００２７】
さらに、最も高電圧側に設けられた並列モニタ回路ｎの端子Cellnは電源電圧Ｖｄｄに接続され、最も低圧側に設けられた並列モニタ回路１の端子Celln-1は接地されている。
【００２８】
直列接続された抵抗Ｒｎ２と抵抗Ｒｎ３のうち、抵抗Ｒｎ３の抵抗Ｒｎ２と接続されていない側の他端にはＮＭＯＳトランジスタＭｎ２のドレインが接続されている。
【００２９】
さらに、抵抗Ｒｎ２の抵抗Ｒｎ３と接続されていない側の他端は、キャパシタＣｎのプラス側の接続端子Cellnに接続され、ＮＭＯＳトランジスタＭｎ２のソースは、キャパシタＣｎのマイナス側の接続端子Celln-1に接続されており、ＮＭＯＳトランジスタＭｎ２がオンの時は、抵抗Ｒｎ２と抵抗Ｒｎ３の交点からキャパシタＣｎ端子電圧に比例した電圧を出力する。
【００３０】
比較回路ＣＭＰｎの非反転入力(+)には抵抗Ｒｎ２と抵抗Ｒｎ３の交点の電圧が印加されている。また、反転入力(-)には基準電圧回路Ｖｒｎの出力である基準電圧(Vrn)が印加されている。基準電圧(Vrn)は、キャパシタＣｎが満充電されたときの抵抗Ｒｎ２と抵抗Ｒｎ３の交点の電圧と同じ電圧に設定されている。
【００３１】
比較回路ＣＭＰｎの出力は、端子OUTnを介してトランジスタＴＲｎのベースに接続されている。トランジスタＴＲｎのコレクタは抵抗Ｒｎ１を介してキャパシタＣｎのプラス側端子に、エミッタはキャパシタＣｎのマイナス側端子に接続されている。
【００３２】
ＮＭＯＳトランジスタＭｎ１のゲートは、端子Cellnを介してキャパシタＣｎのプラス側端子に接続され、ＮＭＯＳトランジスタＭｎ１のドレインは定電流負荷Ｉｎを介して電源Ｖｄｄに、ＮＭＯＳトランジスタＭｎ１のソースは端子Celln-1を介してキャパシタＣｎのマイナス側端子に接続されている。また、ＮＭＯＳトランジスタＭｎ１のドレインはインバータＩＮＶｎの入力にも接続されている。
【００３３】
インバータＩＮＶｎの出力は、比較回路ＣＭＰｎと基準電圧回路ＶｒｎのＣＥ端子とＮＭＯＳトランジスタＭｎ２のゲートに接続されている。比較回路ＣＭＰｎと基準電圧回路ＶｒｎのＣＥ端子は、両回路の動作を制御する端子で、本実施例では、ＣＥ端子にローレベルが印加されると両回路の動作が停止し、両回路の消費電力を最小にする。
【００３４】
図１の並列モニタ回路ｎは、端子Celln、OUTn、Celln-1を境に、左側が半導体装置に内蔵された回路であり、右側が外付け回路になっている。
【００３５】
次に、本発明に係る並列モニタ回路ｎの動作を、詳細に説明する。
（ａ）請求項２の実施例
端子Cellnと端子Celln-1がショートされているか、キャパシタＣｎの端子間電圧がＮＭＯＳトランジスタＭｎ１の閾値電圧より低い場合は、ＮＭＯＳトランジスタＭｎ１がオフとなるので、インバータＩＮＶｎの入力はハイレベル、出力はローレベルとなる。
【００３６】
すると、ＮＭＯＳトランジスタＭｎ２はオフとなるので、抵抗Ｒｎ２と抵抗Ｒｎ３の直列回路への給電を停止する。また、比較回路ＣＭＰｎと基準電圧回路ＶｒｎのＣＥ端子がローレベルとなるので、比較回路ＣＭＰｎと基準電圧回路Ｖｒｎの動作は停止し、消費電力を最小にする。
【００３７】
このときの比較回路ＣＭＰｎの出力はハイインピーダンス状態となるように設計されており、トランジスタＴＲｎのベース電流を供給することはできないため、トランジスタＴＲｎはオフとなる。
【００３８】
キャパシタＣｎの充電が進んで、キャパシタＣｎの端子電圧がＮＭＯＳトランジスタＭｎ１の閾値電圧を超えるとＮＭＯＳトランジスタＭｎ１がオンとなり、インバータＩＮＶｎの入力がローレベルになるのでインバータＩＮＶｎの出力はハイレベルとなる。
【００３９】
すると、ＮＭＯＳトランジスタＭｎ２はオンとなるので、抵抗Ｒｎ２と抵抗Ｒｎ３の直列回路への給電を行い、両抵抗の交点からキャパシタＣｎ電圧に比例した電圧を出力する。
【００４０】
また、インバータＩＮＶｎの出力はハイレベルになると比較回路ＣＭＰｎと基準電圧回路ＶｒｎのＣＥ端子がハイレベルとなるので、比較回路ＣＭＰｎと基準電圧回路Ｖｒｎは作動する。なお、このときは、まだ、抵抗Ｒｎ２と抵抗Ｒｎ３の交点の電圧は基準電圧値(Vrn１)より低いので、比較回路ＣＭＰｎの出力はローレベルを保っており、トランジスタＴＲｎはオフのままである。
【００４１】
（ｂ）請求項１の実施例
本実施例は上記（ａ）の実施例と実質的に同様の構成を有し、基準電圧値(Vrn２)とＮＭＯＳトランジスタＭｎ１の閾値電圧だけが異なる。
【００４２】
本実施例では、充電が進み、キャパシタＣｎの端子間電圧が満充電電圧よりやや低い所定の電圧に達するとＮＭＯＳトランジスタＭｎ１がオンとなり、比較回路ＣＭＰｎと基準電圧回路Ｖｒｎが作動を開始する。
【００４３】
そして、抵抗Ｒｎ２と抵抗Ｒｎ３の交点の電圧が基準電圧値(Vrn２)を超えると、比較回路ＣＭＰｎの出力はハイレベルとなる。すると、トランジスタＴＲｎはオンとなり、キャパシタＣｎの充電電流は抵抗Ｒｎ１を介してバイパスされる。このため、キャパシタＣｎの過充電を防止することができる。
【００４４】
以上のように、キャパシタＣｎの電圧が所定の電圧すなわちＮＭＯＳトランジスタＭｎ１の閾値電圧に達するまでは、並列モニタ回路ｎに含まれている比較回路ＣＭＰｎと基準電圧回路Ｖｒｎの動作を停止して消費電力を最小限に設定すると共に、抵抗Ｒｎ２と抵抗Ｒｎ３の直列回路への給電を停止するようにしたので、キャパシタ接続端子CellnとCelln-1間がショートされている場合や、キャパシタＣｎの充電電圧が低い場合は並列モニタ回路の消費電力を最小にすることができるようになった。この結果より充電効率を高めることが可能となった。
【００４５】
図１では記載していないが、初期化動作を行うための並列モニタ回路と満充電電圧まで充電するための並列モニタ回路の両方を設けることも可能である。初期化動作を行うための並列モニタ回路は、ＮＭＯＳトランジスタＭｎ１の閾値電圧を初期化するキャパシタ電圧以下に設定し、満充電電圧まで充電するための並列モニタ回路は、ＮＭＯＳトランジスタＭｎ１の閾値電圧を満充電電圧よりやや低い所定の電圧に設定する。これにより、両方の並列モニタ回路の省電力化を図ることができる。
【００４６】
なお、図１では、直列に接続された複数のキャパシタの各々の端子に、外付け回路部を介して複数の並列モニタ回路を有する半導体装置を接続しているが、電気二重層キャパシタに外付け回路部と上記実施例の如き構成を有する並列モニタ回路をまとめて一体化してモジュール化することにより、低消費電力の電気二重層キャパシタモジュールを実現することができる。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施例を示す並列モニタの回路図である。
【図２】従来技術を説明するための並列モニタの回路図である。
【符号の説明】
【００４８】
ＣＭＰｎ：比較回路
Ｖｒｎ：基準電圧回路
Ｍｎ１,Ｍｎ２：ＮＭＯＳトランジスタ
ＴＲｎ：トランジスタ
Ｃｎ：キャパシタ
ＩＮＶｎ：インバータ
Ｒｎ１〜３：抵抗
Ｉｎ：電流源（定電流負荷）
【図１】
2006230100.tif 000003
【図２】
2006230100.tif 000004