(57)【要約】【課題】第１に、テスト信号を入力した場合に、Ｖサグ（垂直サグ）発生が回避されて、誤動作が防止され、第２に、もってセルフクランプ方式のクランプ回路を、問題なく採用でき、第３に、しかもシュミットインバーターの利用により、追加回路の回路面積等にも優れた、映像信号のクランプ回路を提案する。【解決手段】このクランプ回路は、アナログの映像信号を、クランプ制御信号にてペデスタル電位を基準電位にクランプする。そして、クランプ回路に追加回路２が付加されており、追加回路２は、クランプ回路で生成されるクランプ制御信号に対し、テスト信号中に含まれペデスタル電位より低いスモールステップ信号の悪影響をカバーするカバー処理信号を、時間的，範囲的に付加する。クランプ回路は、例えばセルフクランプ方式よりなり、追加回路２は、クランプ回路のコンパレーターからコンパレート信号が入力される。【選択図】図２
2006128855.tif 000002
【特許請求の範囲】
【請求項１】
アナログの映像信号を、クランプ制御信号にてペデスタル電位を基準電位にクランプする、クランプ回路において、
該クランプ回路に追加回路が付加されており、該追加回路は、該クランプ回路で生成されるクランプ制御信号に対し、テスト信号の映像信号中に含まれペデスタル電位より低いスモールステップ信号の悪影響をカバーするカバー処理信号を、時間的，範囲的に付加すること、を特徴とする映像信号のクランプ回路。
【請求項２】
請求項１に記載した映像信号のクランプ回路において、該クランプ回路は、映像信号をコンパレーターにかけ、その出力信号のデューティー比が一定値となるように直流電圧帰還をかけてクランプする、セルフクランプ方式よりなること、を特徴とする映像信号のクランプ回路。
【請求項３】
請求項２に記載した映像信号のクランプ回路において、該追加回路は、映像信号を取り込んだ該クランプ回路のコンパレーターから、映像信号のコンパレート信号が入力され、コンパレート信号中の水平同期信号についての時間的位置情報を得て、この位置情報に基づくプロセス処理によりカバー処理信号を生成して、該コンパレーターに出力すること、を特徴とする映像信号のクランプ回路。
【請求項４】
請求項３に記載した映像信号のクランプ回路において、該追加回路のプロセス処理は、時間的処理の位置と幅を決めるべく、少なくとも２個のシュミットインバーターが用いられ、もって時間的ウインドウを設けた処理回路が形成されていること、を特徴とする映像信号のクランプ回路。
【請求項５】
請求項３に記載した映像信号のクランプ回路において、該追加回路のプロセス処理は、時間的処理の位置と幅を決めるべく、少なくとも２個のモノステーブルマルチバイブレーターが用いられ、もって時間的ウインドウを設けた処理回路が形成されていること、を特徴とする映像信号のクランプ回路。
【請求項６】
請求項３に記載した映像信号のクランプ回路において、カバー処理信号は、同期信号付近では生成されなくするゲート処理を経て、出力されること、を特徴とする映像信号のクランプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像信号のクランプ回路に関する。すなわち、アナログの映像信号を、クランプ制御信号にてペデスタル電位を基準電位にクランプする、クランプ回路に関するものである。
【背景技術】
【０００２】
《技術的背景》
放送業務用の映像機器分野において、アナログの映像信号（ビデオ信号）の高精度クランプ回路については、これまで種々の回路方式が提案されている。すなわち、アナログの映像信号について、ペデスタル電位（映像信号のゼロ・基準電位）を基準電位にクランプするクランプ回路については、種々の回路方式が使用されている。
そして、各回路方式にはそれぞれ一長一短があり、各種条件を考慮しながら目的に合った方式が採用されている。そして、放送規格に適合した映像信号を高精度にクランプ処理する、このようなクランプ回路の回路方式としては、パルスクランプ方式，セルフクランプ方式，シンクチップクランプ方式等が、代表的である。
【０００３】
《従来技術》
パルスクランプ方式は、映像信号から時間的なクランプ位置を抽出して、その位置を示すクランプパルス信号を生成し、もってクランプする。
セルフクランプ方式は、映像信号をコンパレーターにかけ、その出力信号の正／負のデューティー比（１周期に対するハイ時間比・パルス幅比）が、例えば７：１等の一定値となるように、直流電圧帰還をかけてクランプする。
シンクチップクランプ方式は、ダイオード等を用いて映像信号のシンクチップ（同期信号の先端部）を一定電位に保持し、もってクランプする。
【０００４】
これらの方式のうち、シンクチップクランプ方式は、放送業務用の映像機器としては、ペデスタル電位つまり映像信号の基準点電位を制御することが本筋なので、採用されることは少ない。
そしてセルフクランプ方式は、パルスクランプ方式に比べると、回路規模が小さくて済み、特にクランプパルス信号を必要としないので、基準となるリファレンス信号も要せず、更に、同期分離回路も必要としないため、入力映像信号の最低必要レベルという条件もない。
このようにセルフクランプ方式は、パルスクランプ方式に比べ各種の優位性があり、利用価値が大きい。しかしながら、次に述べる理由により、一般的にはパルスクランプ方式が採用されることが多かった。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
《問題点について》
セルフクランプ方式のクランプ回路については、高精度な回路方式であるが故に、従来、次の問題が指摘されていた。
すなわち、放送業界で標準テスト信号となっているＳＭＰＴＥカラーバー信号を入力した場合、クランプ動作が誤動作してしまい、高精度なクランプができない、という問題が指摘されていた。
【０００６】
ＳＭＰＴＥカラーバー信号は、現在の放送映像業界において代表的なテスト信号であるが、このテスト信号を入力した場合に、テスト信号中に含まれると共にペデスタル電位よりも低レベルの輝度信号であるスモールステップ信号のために、セルフクランプ方式のクランプ回路にて生成されるクランプ制御信号が悪影響を受け、もってクランプ動作が誤動作してしまっていた。
すなわち、このスモールステップ信号は、１垂直期間（Ｖレート）の後半１／４部分にあり、結果的にスモールステップ信号の始まりを境に、Ｖサグ（垂直サグ）が発生してしまっていた。Ｖサグ特性により、放送業務用の映像機器について、良い特性を確保できない状況となっていた。
そして、このＶサグは、セルフクランプ方式のクランプ回路固有の問題であり、前述したパルスクランプ方式のクランプ回路においては、その方式上、このようなスモールステップ信号の悪影響を受けることはない。
【０００７】
《問題点の詳細説明》
このようなＶサグについて、図面に基づき更に詳述する。図３の（１）図，（２）図は、この種従来例のセルフクランプ方式のクランプ回路について、テスト信号としてＳＭＰＴＥカラーバー信号を入力した場合のクランプ動作の波形図であり、図３の（１）図は、Ｖレート（垂直期間）タイミングで示し、図３の（２）図は、そのスモールステップ信号付近の要部を、Ｈレート（水平期間）タイミングで拡大したものである。又、（１）図，（２）図において、それぞれ上段に、クランプされたテスト信号つまりＳＭＰＴＥカラーバー信号の映像信号を示し、下段に、クランプ制御信号を示す。
そして、図３の（２）図に示したように、テスト信号の映像信号中の輝度信号であるスモールステップ信号（図中上段、特に中央付近の小凹凸を参照）、つまりペデスタル電位より低い信号部分の間、セルフクランプ方式のクランプ回路のクランプ制御信号の波形が、上方向に反転して曲げられた後、再び下位に戻っている（図中下段、特に中央付近を参照）。
このように、スモールステップ信号の電圧の低い部分で、本来は直線的に下降傾斜を続けるべきクランプ制御信号が、上位に曲げられると共に、積分されるために平均電圧が上がったままとなり、結果的に、部分的に上位へのわん曲段部が形成されてしまっている（後述する図３の（４）図のノーマルな直線的下降傾斜状態と、比較対照）。
【０００８】
そこで、図３の（１）図に示したように、このようなクランプ制御信号（図中下段、特に中央付近を参照）でクランプされたテスト信号の映像信号は、スモールステップ信号の存する１垂直期間（Ｖレート）の後半１／４部分において、反転して曲げられ直線的に傾斜するようになる(図中上段を参照）。スモールステップ信号の電位の低い部分が、ペデスタル電位より上になるまで、この状態が続き、上方向や下方向に曲げられて上下に直線的に傾斜した状態となる（後述する図３の（３）図のノーマルな直線水平状態と、比較対照）。
テスト信号の映像信号は、クランプされた出力波形として、スモールステップ信号の始まりを境に、上位へ傾斜したり下位へ傾斜したＶサグ（垂直サグ）を伴った信号として、出力される。つまり映像信号は、正確にクランプされず、ペデスタル電位が一定値に保たれずに、位置的に基準電位０からズレた状態の信号として出力される。
このように、セルフクランプ方式のクランプ回路については、ＳＭＰＴＥカラーバー信号をテスト信号として入力すると、Ｖサグが発生して誤動作する、という問題が指摘されていた。
【０００９】
《本発明について》
本発明の映像信号のクランプ回路は、このような実情に鑑み、上記従来例の課題を解決すべく、発明者の鋭意研究努力の結果なされたものである。
そして、クランプ回路に簡単な追加回路を付加し、もってテスト信号中のペデスタル電位より低いスモールステップ信号について、その悪影響をカバーするカバー処理信号を、クランプ制御信号に付加すること、を特徴とする。
そして本発明は、第１に、テスト信号を入力した場合に、Ｖサグ発生が回避されて、誤動作が防止され、第２に、もってセルフクランプ方式のクランプ回路を、問題なく採用でき、第３に、しかもシュミットインバーターの利用により、追加回路の回路面積等にも優れた、映像信号のクランプ回路を提案すること、を目的とする。
【課題を解決するための手段】
【００１０】
《請求項１，２，３について》
このような課題を解決する本発明の技術的手段は、次のとおりである。まず、請求項１については次のとおり。
請求項１の映像信号のクランプ回路は、アナログの映像信号を、クランプ制御信号にてペデスタル電位を基準電位にクランプする。そして該クランプ回路に、追加回路が付加されており、該追加回路は、該クランプ回路で生成されるクランプ制御信号に対し、テスト信号の映像信号中に含まれペデスタル電位より低いスモールステップ信号の悪影響をカバーするカバー処理信号を、時間的，範囲的に付加すること、を特徴とする。
請求項２については次のとおり。請求項２の映像信号のクランプ回路は、請求項１において、該クランプ回路は、映像信号をコンパレーターにかけ、その出力信号のデューティー比が一定値となるように直流電圧帰還をかけてクランプする、セルフクランプ方式よりなること、を特徴とする。
請求項３については次のとおり。請求項３の映像信号のクランプ回路は、請求項２において、該追加回路は、映像信号を取り込んだ該クランプ回路のコンパレーターから、映像信号のコンパレート信号が入力され、コンパレート信号中の水平同期信号についての時間的位置情報を得て、この位置情報に基づくプロセス処理によりカバー処理信号を生成して、該コンパレーターに出力すること、を特徴とする。
【００１１】
《請求項４，５，６について》
請求項４については次のとおり。請求項４の映像信号のクランプ回路は、請求項３において、該追加回路のプロセス処理は、時間的処理の位置と幅を決めるべく、少なくとも２個のシュミットインバーターが用いられ、もって時間的ウインドウを設けた処理回路が形成されていること、を特徴とする。
請求項５については次のとおり。請求項５の映像信号のクランプ回路は、請求項３において、該追加回路のプロセス処理は、時間的処理の位置と幅を決めるべく、少なくとも２個のモノステーブルマルチバイブレーターが用いられ、もって時間的ウインドウを設けた処理回路が形成されていること、を特徴とする。
請求項６については次のとおり。請求項６の映像信号のクランプ回路は、請求項３において、カバー処理信号は、同期信号付近では生成されなくするゲート処理を経て、出力されること、を特徴とする。
【発明の効果】
【００１２】
《本発明の特徴》
本発明に係る映像信号のクランプ回路は、このように、クランプ回路に簡単な追加回路を付加し、もってテスト信号中のペデスタル電位より低いスモールステップ信号について、その悪影響をカバーするカバー処理信号を、クランプ制御信号に付加すること、を特徴とする。
そこで本発明は、次の効果を発揮する。
【００１３】
《第１の効果》
第１に、テスト信号を入力した場合に、Ｖサグ発生が回避されて、誤動作が防止される。すなわち、本発明のセルフクランプ方式のクランプ回路では、放送業界で標準テスト信号として使用されているＳＭＰＴＥカラーバー信号を入力した場合において、追加回路からのカバー処理信号が、クランプ制御信号に付加される。もって、ペデスタル電位より低い輝度信号部分であるスモールステップ信号を、範囲的に無視できるようになる。
そこで、その放送規格に適合した映像信号について、特にＶサグ（垂直サグ）を発生することなく、誤動作が未然に防止されつつ、高精度なクランプ処理を実行することができる。高精度なクランプ方式として、無駄な誤動作を排除することができる。
又、これにより、テスト信号中の他の汎用的な映像信号に対する影響は一切なく、通常の信号に対するクランプ動作が阻害されるようなことはない。
【００１４】
《第２の効果》
第２に、そこでセルフクランプ方式のクランプ回路を、問題なく採用できるようになる。すなわち、本発明のクランプ回路は、セルフクランプ方式よりなるものの、従来問題視されていたＶサグ発生が防止される。セルフクランプ方式の唯一の欠点とされていた、テスト信号つまりＳＭＰＴＥカラーバー信号中のスモールステップ信号に基づく誤動作が、解消される。
そこで、この種の高精度クランプ回路として、パルスクランプ方式より利点の多いセルフクランプ方式を、問題なく使用することができるようになる。
すなわち、回路規模が小さくて済み、クランプパルス信号やリファレンス信号を必要とせず、同期分離回路も不要で、入力映像信号の最低必要レベル条件もない等々、各種の優位性を備え使い易いセルフクランプ方式のクランプ回路を、本発明により初めて、問題なく使用可能となる。テスト信号に対しても、高精度にクランプできるようになる。
【００１５】
《第３の効果》
第３に、しかもシュミットインバーターの利用により、回路面積等にも優れて、これらが実現可能である。
すなわち、本発明のクランプ回路は、その追加回路にシュミットインバーターを選択採用した場合は、モノステーブルマルチバイブレーター等を使用する場合に比べ、小サイズ化が可能であり、回路的・面積的に極めて有利となる。
このように、この種従来例に存した課題がすべて解決される等、本発明の発揮する効果は、顕著にして大なるものがある。
【発明を実施するための最良の形態】
【００１６】
《図面について》
以下、本発明の映像信号のクランプ回路を、図面に示した発明を実施するための最良の形態に基づいて、詳細に説明する。
そして図１は、本発明の実施例のクランプ回路の回路図であり、図２は、その追加回路の回路図である。
図３は、テスト信号を入力した場合のクランプ動作の波形図であり、（１）図は、この種従来例についてＶレートタイミングで示し、（２）図は、そのスモールステップ信号付近の要部を、Ｈレートタイミングで拡大したものである。（３）図は、本発明の実施例についてＶレートタイミングで示し、（４）図は、そのスモールステップ信号付近の要部を、Ｈレートタイミングで拡大したものである。
図４の（Ａ）図，（Ｂ）図，（Ｃ）図，（Ｄ）図，（Ｅ）図，（Ｆ）図，（Ｇ）図，（Ｈ）図は、実施例におけるカバー処理信号の生成ステップの波形図であり、（Ｉ）図は、得られたクランプ制御信号の波形図である。
【００１７】
《ＳＭＰＴＥカラーバー信号について》
まず、本発明の前提となるＳＭＰＴＥカラーバー信号について、述べておく。ＳＭＰＴＥカラーバー信号、つまり米国映画テレビ技術者協会 Society of Motion Pictures and Engineers で制定されたアナログのカラーバー信号は、制定当初は米国でも日本でも、ペデスタル電位に７.５ＩＲＥのセットアップと称される一律のかさ上げ信号が付加されていた。
そして、この時点でも問題のスモールステップ信号は、既にこのカラーバー信号内に存在していたが、上記セットアップ信号が存在していたので、セットアップ電位よりは低いがペデスタル電位よりは高いレベルにあり、クランプに際して特に問題は発生していなかった。
しかし最近、日本ではテレビ映像信号の方式変更があり、映像信号のダイナミックレンジ改善のため、それまで付加されていたセットアップ信号が、付加されないようになり、スモールステップ信号が、ペデスタル電位より低い信号レベルとなってしまった。これは、日本国内の放送方式の変更であり、これにより、各種のテスト信号から、全てのセットアップ信号が取り除かれてしまうこととなった。
結果的に、一般的なアナログテスト信号の中で最も標準的に多用されているＳＭＰＴＥカラーバーのテスト信号のみに、ペデスタル電位よりも低い輝度信号であるスモールステップ信号が、含まれるに至っている。
【００１８】
放送業務用の映像機器分野において、映像信号のペデスタル電位より低い輝度信号について検討してみると、カメラやＶＴＲ等から送出される通常の映像信号中には、ペデスタル電位より低いレベルの輝度信号は存在しない。
もって、最も利用度の高いテスト信号であるＳＭＰＴＥカラーバー信号のみに、ペデスタル電位より低いレベルの輝度信号が存在している状況にある。
ＳＭＰＴＥカラーバー信号については、以上のとおり。
【００１９】
《クランプ回路１について》
次に図１を参照して、セルフクランプ方式のクランプ回路１について、その基本動作等を説明する。
まず、この図１に示したセルフクランプ方式のクランプ回路１は、公知例であるこの種従来例と共通であると共に、本発明の追加回路２の付加対象でもある。
このクランプ回路１は、例えばスイッチャーの一環をなし、カメラからの映像信号が、分配器を介して入力されてクランプ処理される。クランプ処理後の映像信号は、送信回路等へと送出される。
そしてクランプ回路１は、アナログの映像信号のペデスタル電位レベルを、基準電位に対して、ある値以上に変化しないように保持，固定すべく、レベルをそろえクランプする。又、図示例のクランプ回路１は、映像信号をコンパレーター３にかけ、その出力信号のデューティー比が一定値となるように直流電圧帰還をかけてクランプする、セルフクランプ方式よりなる。
【００２０】
このようなクランプ回路１について、更に詳述する。クランプ対象である映像信号は、トランジスタＱ１のベースに供給された後、トランジスタＱ１のエミッタホロワーを経て、コンデンサＣ１に供給される。
そして、コンデンサＣ１で直流分をカットされて、抵抗Ｒ３より供給されるクランプ制御信号の直流バイアスと共に、トランジスタＱ２と抵抗Ｒ４で構成されるエミッタホロワー回路に供給される。クランプ制御動作は、このコンデンサＣ１と抵抗Ｒ３で決定される積分時定数で積分されて、比較的ゆっくりとした動きでペデスタル電位が補正されて、動作している。
もって、トランジスタＱ２のエミッタより、クランプされた映像信号が得られる。映像信号の通過部分は、このようになっている。
【００２１】
そして、次に述べるトランジスタＱ３からＱ９までの回路で構成される、コンパレーター３や電流／電圧変換回路にて、クランプ制御信号が生成されて、クランプ制御動作が行われる。
この部分では基本的に、出力された映像信号を、コンパレーター３の入力として取り込んで、クランプ電位（ここでは０ＶのＧＮＤグランド電位）と比較して差がなくなるように、クランプ制御信号を作り出す。
そして、抵抗Ｒ３を通してトランジスタＱ２のベースに帰還して、最後出力の映像信号のペデスタル電位が、クランプ電位０Ｖとなるように、制御している。
【００２２】
これらを、具体的に説明すると、次のとおり。トランジスタＱ３からトランジスタＱ７までの回路は、トランジスタＱ３とトランジスタＱ４、トランジスタＱ６とトランジスタＱ７が、それぞれ差動トランジスタ対であり、トランジスタＱ５は定電流バイアス回路、ダイオードＤ１とダイオードＤ２はダイオードリミッターであり、これら全体で１つのコンパレーター３を構成している。
トランジスタＱ８とトランジスタＱ９のトランジスタ対は、電流ミラー回路を構成しており、ここでは、トランジスタＱ６からの電流を、約１／７にして、トランジスタＱ９のコレクターに引き込む動作をしている。
そして、トランジスタＱ７とトランジスタＱ９のコレクター同士を結んだポイントが、コンパレーター３の出力であり、これの負荷としてコンデンサＣ２が接続されている。このポイントの電圧がクランプ制御信号であり、基本的には、（立ち上がり勾配と立下り勾配の）正負のデューティー比が、７：１の三角波となっている。
【００２３】
このように生成されたクランプ制御信号は、その平均電圧で制御を行う。このクランプ制御信号は、出力映像信号のペデスタル電位が、基準値（ここではＧＮＤ電位の０Ｖ）よりも高ければ低くなり、低ければ高くなって、出力映像信号のペデスタル電位を、一定値に保つように動作する。
すなわち具体的には、クランプ制御信号の平均電圧は、前記三角波において、出力映像信号のペデスタル電位が基準値の場合には、７：１となって平均電位が保たれる。
そして例えば、出力映像信号のペデスタル電位が、基準値より少し高くなった場合には、クランプ制御信号の立ち上がり波形から立ち下がり波形になるポイントが、少し早くなる。もって結果的に、平均電位が下がって行き、トランジスタＱ２のエミッタホロワーのバイアス電圧を下げて行き、出力映像信号のペデスタル電位を下げるように作用する。
逆に例えば、出力映像信号のペデスタル電位が、基準値より少し低くなった場合には、クランプ制御信号の立ち上がり波形から立ち下がり波形になるポイントが、少し遅くなる。もって結果的に、平均電位が上がって行き、トランジスタＱ２のエミッタホロワーのバイアス電圧を上げて行き、出力映像信号のペデスタル電位を上げるように作用する。
このようにして、このクランプ回路１に入力された映像信号は、そのペデスタル電位を基準電位にクランプされて、出力される。
クランプ回路１は、このようになっている。
【００２４】
《追加回路２について》
次に、図２を参照して、クランプ回路１の追加回路２について述べる。クランプ回路１には、追加回路２が付加されており、この追加回路２は、クランプ回路１で生成されるクランプ制御信号に対し、テスト信号つまりＳＭＰＴＥカラーバー信号の映像信号中に含まれるペデスタル電位より低いスモールステップ信号について、その悪影響をカバーするカバー処理信号を、時間的，範囲的に付加する。
そして追加回路２は、テスト信号の映像信号を取り込んだクランプ回路１のコンパレーター３から、映像信号のコンパレート信号が入力され、もって、コンパレート信号中の水平同期信号のおおよその時間的位置情報を得て、この位置情報に基づくプロセス処理によりカバー処理信号を生成して、コンパレーター３に出力する。
【００２５】
このような追加回路２について、更に詳述する。追加回路２は、クランプ回路１のトランジスタＱ８およびトランジスタＱ９のベースから得られたコンパレート信号（入力信号を０Ｖでコンパレートした信号）を、プロセス処理して、最終的に、スモールステップ信号をカバーするための信号に変換する。
そして、低いレベルのスモールステップ信号を覆い隠すように、セルフクランプ方式のクランプ回路１のペデスタル検出部であるコンパレーター３の入力に返して、クランプ制御信号について、映像信号のスモールステップ信号を無視できるように構成してなる。
この追加回路２の具体的構成は、電圧反転増幅用のトランジスタＱ１０、波形矩形化処理用のアイシーＩＣ１、抵抗Ｒ１６と共に時定数回路を形成するコンデンサＣ３、抵抗Ｒ１７、波形矩形化処理用のアイシーＩＣ２等が、まず直列的に配設されている。
抵抗Ｒ１７は、アイシーＩＣ１の出力波形がローレベルになった時に、アイシーＩＣ２の入力端子に無理な電流が流れないように、電流を制限すると共に、コンデンサＣ３と抵抗Ｒ１６による時定数回路の電荷のディスチャージが、適正かつ短時間で完了するように挿入されている。
そして更に、アイシーＩＣ２の次に、抵抗Ｒ１８と共に時定数回路を形成するコンデンサＣ４、波形矩形化処理用のアイシーＩＣ３、ゲート処理用のトランジスタＱ１１等が、直列的に配設されている。
そして、このような追加回路２で生成されたカバー処理信号は、セルフクランプ方式のクランプ回路１のペデスタル電位レベルを検出しているトランジスタＱ３とトランジスタＱ４の差動トランジスタ対のグランドつまり基準レベル側に入力されて、クランプ制御信号に付加される。
追加回路２は、このように構成等されている。
【００２６】
《シュミットインバーターの採用について》
ところで、図２に示した追加回路２では、カバー処理信号を生成するプロセス処理に関し、時間的処理の位置と幅を決めるべく、少なくとも２個のシュミットインバーターが用いられており、もって時間的ウインドウを設けた処理回路が形成されている。
勿論、この追加回路２におけるプロセス処理は、時間的処理の位置と幅を決めるモノステーブルマルチバイブレーターを用い、もって時間的ウインドウを設けた処理回路を形成することも可能であるが、図示例では、シュミットインバーターであるアイシーＩＣ２，アイシーＩＣ３等が用いられている。
【００２７】
これらについて、更に詳述する。この追加回路２のように、コンパレート信号からカバー処理信号を作り出すための時間的処理に関しては、まず、単安定トリガ回路として動作する、例えば１６ピンのモノステーブルマルチバイブレーターを使用するのが、一般的である。
すなわち、モノステーブルマルチバイブレーターを、最低２個使用し、まず１個目で、覆い隠すパルスの先端位置を決め、次に２個目で、そのパルス幅を決めるのが一般的である。
【００２８】
これに対し、図示例の追加回路２では、双安定マルチバイブレーターの１種で双安定トリガ回路として動作する、シュミットインバーターを選択採用してなる。
そして、シュミットインバーター１個が、モノステーブルマルチバイブレーター１個と同じ機能となるように工夫して、全体的には同じ機能の回路として動作させている。すなわち、図示のダイオードＤ４およびダイオードＤ５は、静電対策用にアイシーＩＣ２およびアイシーＩＣ３の入力端子に施されているものであり、これを特に回路上想像線表示したに過ぎず、実際上は、アイシーＩＣ２およびアイシーＩＣ３の内部に存し、外部に設けられた部品ではない。
そして、アイシーＩＣ２およびアイシーＩＣ３は、ダイオードＤ４およびダイオードＤ５を利用して、短い時間での電荷放電（時定数回路のリセット）を可能としている。もって、使用時定数よりも遥かに短時間で、時定数部分のリセットが可能となり、モノステーブルマルチバイブレーターに近い動作が、実現されている。
又、ここで使用されているシュミットインバーターであるアイシーＩＣ２，アイシーＩＣ３更にはアイシーＩＣ１は、例えば８ピンで２ｍｍ×２．３ｍｍ程度の小サイズに、ワンパッケージ化されている。つまり、３個・３回路が１つにワンパッケージ化されており、アイシーＩＣ１，アイシーＩＣ２，アイシーＩＣ３等は、このワンパッケージで済んでしまうために、スペースを取らず回路面積的に極めて有利である。
図示例では、このようなシュミットインバーターが採用されている。
【００２９】
《追加回路２のプロセス処理について》
次に、追加回路２のプロセス処理について、つまりカバー処理信号の生成ステップについて、図２，図４を参照して説明する。
まず、ポイント（Ａ）で示した入力信号のコンパレート信号（利得の大きなアンプを通して正／負に分ける処理をされた信号）には、その波形に、映像信号中の水平同期信号に対応した位置情報が含まれている。そして、このコンパレート信号は、その位置情報に影響を与えないようにしつつ、トランジスタＱ１０を用いて電圧増幅される。
もって、ポイント（Ｂ）に示したように、０Ｖ／−５Ｖ間のロジックＩＣであるアイシーＩＣ１の入力信号として使用できるレベルとされて、アイシーＩＣ１に入力される。
アイシーＩＣ１で処理された出力信号は、ポイント（Ｃ）に示した波形となる。そしてこの信号を、コンデンサＣ３と抵抗Ｒ１６の時定数回路で時定数をとって、ポイント（Ｄ）に示した波形で、アイシーＩＣ２に入力する。
【００３０】
アイシーＩＣ２では、所定電圧値に対応した波形矩形化処理が実施され、もって、アイシーＩＣ２で処理された出力信号は、ポイント（Ｅ）に示した波形となる。このポント（Ｅ）のアイシーＩＣ２の出力信号では、波形の立ち下がりが、水平同期信号の位置情報に対応し、波形の立ち上がりが、テーマとするスモールステップ信号の開始位置の僅か前となる。このようにして、生成されるべきカバー処理信号に関し、まず、その位置が設定される。
それから、このようなアイシーＩＣ２の出力信号を、コンデンサＣ４と抵抗Ｒ１８の時定数回路で時定数をとって、ポイント（Ｆ）に示した波形で、アイシーＩＣ３に対して入力する。
アイシーＩＣ３では、所定電圧値に対応した波形矩形化処理が実施され、もって、アイシーＩＣ３で処理された出力信号は、ポイント（Ｇ）に示した波形となる。
このポイント（Ｇ）のアイシーＩＣ３の出力信号では、生成されるべきカバー処理信号に関し、前記した位置設定に対して幅が追加設定される。そして、その波形のこのようなロー部分の位置と幅が、ペデスタル電位より低いテーマとするスモールステップ信号の悪影響を、時間的，範囲的にカバーすべく機能するようになる。
【００３１】
このようにして、カバー処理信号が生成される。そして、このように追加回路２で生成されたカバー処理信号が、クランプ制御信号を生成するクランプ回路１に対して、送出される。
すなわちカバー処理信号は、クランプ回路１のコンパレーター３の入力部、つまりペデスタル電位レベルを検出しているトランジスタＱ３とトランジスタＱ４の差動トランジスタ対の基準レベル側に、テーマとするスモールステップ信号の信号レベル以下の電位になるように、加算される。
【００３２】
なお、トランジスタＱ１１については、次のとおり。すなわち、テーマとするスモールステップ信号は、同期信号付近には存在しないので、カバー処理信号もこの間は発生しない方が自然である。そこで、この追加回路２においては、カバー処理信号が、同期信号付近では生成されなくするトランジスタＱ１１のゲート処理を経て、出力されるようになっている。
すなわち、同期信号付近がローであるアイシーＩＣ１の出力信号が、ポイント（Ｈ）に示した波形期間だけ発生するように、ポイント（Ｇ）に示した出力信号に、トランジスタＱ１１でゲートをかけるようになっている。
もって、トランジスタＱ１１のコレクターから、抵抗Ｒ２３を経て最終処理された信号が、ポイント（Ｈ）に示した波形で、クランプ回路１に対し、そのクランプ制御信号のカバー処理信号として出力される。
なお、ポイント（Ｈ）に示したコレクタ波形は、通常は０Ｖで、処理ポイントのみ−５Ｖとなるような信号となっている。
追加回路２のプロセス処理は、このように行われる。
【００３３】
《作用等について》
さてそこで、本発明の追加回路２は、次のように作用する。上述により、追加回路２にて生成されたカバー処理信号が、クランプ回路１にて生成されるクランプ制御信号に付加され、もってクランプ制御信号が補正される。
そこでクランプ制御信号は、図４の（Ｉ）図や図３の（４）図中に示した波形となる。図３の（３）図，（４）図は、それぞれ上段にクランプされたテスト信号、つまりＳＭＰＴＥカラーバー信号の映像信号の出力波形を示し、下段に、バイアスクランプ制御信号の波形を示す。
そして、クランプ制御信号の波形は、図３の（４）図のＨレート（水平期間）タイミングの波形図に示したように、テスト信号中の輝度信号であるスモールステップ信号（図中上段、特に中央付近の小凹凸を参照）の間でも、つまりペデスタル電位より低い信号部分の間でも、これに影響されることなく、直線的に下降傾斜を続けるノーマル状態を維持する（図中下段、特に中央付近を参照）、（この種従来例の図３の（２）図の下段中央付近と比較対照）。
【００３４】
そこで、図３の（３）図のＶレート（垂直期間）タイミングの波形図に示したように、このようなクランプ制御信号（図中下段を参照）でクランプされたテスト信号の映像信号は、スモールステップ信号の存在に影響されることなく、直線水平状態を維持する（図中上段を参照）。そして、クランプ回路１から出力される。
すなわち、クランプ回路１から出力される映像信号が、スモールステップ信号に影響されて、反転して曲げられ直線的に傾斜するようなことは、確実に防止される（この種従来例の図３の（１）図上段と比較対照）。このようにして、テスト信号つまりＳＭＰＴＥカラーバー信号の映像信号が、クランプ後にＶサグ（垂直サグ）を伴った信号となって出力されることは、確実に回避される。
なお、カバー処理信号やクランプ制御信号は、上述したように生成されるので、テスト信号中の他の映像信号、その他の映像信号に対する影響は一切ない。つまり、追加回路２の付加により、クランプ回路１の通常のクランプ動作が阻害されるようになることは一切ない。
【図面の簡単な説明】
【００３５】
【図１】本発明に係る映像信号のクランプ回路について、発明を実施するための最良の形態の説明に供し、実施例のクランプ回路の回路図である。
【図２】同発明を実施するための最良の形態の説明に供し、実施例の追加回路の回路図である。
【図３】同発明を実施するための最良の形態の説明に供し、テスト信号を入力した場合のクランプ動作の波形図であり、（１）図は、この種従来例についてＶレートタイミングで示し、（２）図は、その要部をＨレートタイミングで拡大したものである。（３）図は、本発明の実施例についてＶレートタイミングで示し、（４）図は、その要部をＨレートタイミングで拡大したものである。
【図４】同発明を実施するための最良の形態の説明に供し、（Ａ）図，（Ｂ）図，（Ｃ）図，（Ｄ）図，（Ｅ）図，（Ｆ）図，（Ｇ）図，（Ｈ）図は、実施例におけるカバー処理信号の生成ステップの波形図であり、（Ｉ）図は、得られたクランプ制御信号の波形図である。
【符号の説明】
【００３６】
１    クランプ回路
２    追加回路
３    コンパレーター
Ｃ    コンデンサ
Ｄ    ダイオード
Ｑ    トランジスタ
Ｒ    抵抗
ＩＣ    アイシー
【図１】
2006128855.tif 000003
【図２】
2006128855.tif 000004
【図３】
2006128855.tif 000005
【図４】
2006128855.tif 000006