(57)【要約】      （修正有）【課題】同一のＣＰＵを複数個使用する制御装置において、ＣＰＵの誤実装が生じた場合でも装置にダメージを与えることが無い制御プログラムを提供すること。【解決手段】制御装置は複数の識別手段を備え、それがどの位置に実装されているかの各実装位置の識別情報を示し、プログラムは各記憶手段に記憶される識別情報と、識別手段のからの識別情報を比較し、両者が一致しない場合には、制御手段を動作させずに停止しておくようにプログラムされている。【選択図】図１
2006309330.tif 000002
【特許請求の範囲】
【請求項１】
同一の形状を持つ複数の制御手段を備え、各々の前記制御手段は個別に用意される記憶手段を備え、各々の前記制御手段が各々に用意された前記記憶手段に記憶されるプログラムにしたがって制御を行うように設計された制御装置において、前記複数の制御手段は、それがどの制御手段の位置に実装されているかを識別するための識別手段を備え、前記各プログラムは、前記各記憶手段に記憶される識別情報と、前記識別手段からの識別情報を比較し、両情報が一致しなかった場合には、制御手段を動作させずに停止しておくようにプログラムされていることを特徴とする制御装置。
【請求項２】
同一の形状を持つ複数の制御手段を備え、各々の前記制御手段は個別に用意される記憶手段を備え、各々の前記制御手段が各々に用意された前記記憶手段に記憶されるプログラムにしたがって制御を行うように設計された制御装置において、前記複数の記憶手段に記憶される各プログラムはすべて同一のプログラムであり、前記複数の制御手段は、それがどの位置に実装されているかを識別するための識別手段を備え、前記プログラムは、前記制御手段が検知した識別情報に従って、異なる動作を行うようにプログラムされていることを特徴とする制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は制御装置に関し、特に、同一の機能を持つＣＰＵを複数個使用した、制御装置のＣＰＵの動作方法に関するものである。
【背景技術】
【０００２】
工業製品においては製品に所望の動作をせしめるために、一般には装置を制御するための制御部が存在している。この制御部の処理の中心にはＲＯＭ、ＲＡＭ、ＡＤコンバータ、演算処理回路、タイマなどを備えたＣＰＵが用いられている場合がある。このような場合に使用されるＣＰＵは、メーカ各社より供給されており、多種多様である。たとえば特許文献１に示すように制御部には、ＣＰＵが複数用いられることがある。特許文献１においては、複数のＣＰＵの内容については詳細な記述は無いが、同型のＣＰＵが複数用いられることもある。
【０００３】
図５は、ＣＰＵａ５０１、ＣＰＵｂ５０２の二つのＣＰＵを備えた制御部の構成例である。ＲＯＭａ５０３にはＣＰＵａ５０１のための制御プログラムが、ＲＯＭｂ５０４にはＣＰＵｂ５０２のための制御プログラムが記憶されており、ＣＰＵａ５０１、ＣＰＵｂ５０２はそれぞれのプログラムにしたがって動作する。場合によっては、図６に示すようにＣＰＵａ５０１にＲＯＭａ５０３が、ＣＰＵｂ５０２にＲＯＭｂ５０４が内蔵されていることもある。
【０００４】
装置は複数のハードウエアを備えハードウエアａ５０５はＣＰＵａ５０１によって制御され、ハードウエアｂ５０６はＣＰＵｂ５０２によって制御され、ハードウエアｃ５０７はＣＰＵａ５０１及びＣＰＵｂ５０２によって制御される構成となっている。
【特許文献１】特開平２−１８３３６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図５に示すような構成においては、ＲＯＭａ５０３とＲＯＭｂ５０４を間違って実装してしまった場合、図６のような構成においては、ＣＰＵａ５０１とＣＰＵｂ５０２を間違えて実装してしまった場合、外見上間違いに気付くことは難しい。
【０００６】
したがって、実装後に基板を動作させて、動作が正常であるかを判定する段階で、ＣＰＵａ５０１はＲＯＭｂ５０４で動作し、本来ＣＰＵｂ５０２に求められる動作を行おうとする。一方ＣＰＵｂ５０２は本来ＣＰＵａ５０１に求められる動作を行おうとする。
【０００７】
したがって、動作不良となり、各ＣＰＵの実装間違いが発覚することになる。このとき、ＣＰＵａ５０１とＣＰＵｂ５０２の入出力ピンの配置が異なり、本来入力ポートであるべきところが出力ポートであったりした場合には、ＣＰＵに異常な電流が流れてダメージを与え、最悪の場合ＣＰＵを破壊することになる。また、出力ピンだとしても、本来の動作とは異なるため、外部ハードウエアや周辺回路を異常動作させてしまうことになり、外部ハードウエアや周辺回路の破壊をする場合もある。
【０００８】
かかる状況を鑑み、本発明では、ＣＰＵが実行するべきプログラムを識別できる識別手段を備え、プログラムはＣＰＵが識別した識別情報と、プログラムの識別情報が一致しなかった場合、ＣＰＵの各ピンを、リセット状態のまま保持し、周辺に信号を出力しないような状態で停止させるようにプログラミングされている制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、上述の目的を達成するために、制御装置を以下（１）、（２）の構成とする。
【００１０】
（１）同一の形状を持つ複数の制御手段を備え、各々の前記制御手段は個別に用意される記憶手段を備え、各々の前記制御手段が各々に用意された前記記憶手段に記憶されるプログラムにしたがって制御を行うように設計された制御装置において、前記複数の制御手段は、それがどの制御手段の位置に実装されているかを識別するための識別手段を備え、前記各プログラムは、前記各記憶手段に記憶される識別情報と、前記識別手段からの識別情報を比較し、両情報が一致しなかった場合には、制御手段を動作させずに停止しておくようにプログラムされている制御装置。
【００１１】
（２）同一の形状を持つ複数の制御手段を備え、各々の前記制御手段は個別に用意される記憶手段を備え、各々の前記制御手段が各々に用意された前記記憶手段に記憶されるプログラムにしたがって制御を行うように設計された制御装置において、前記複数の記憶手段に記憶される各プログラムはすべて同一のプログラムであり、前記複数の制御手段は、それがどの位置に実装されているかを識別するための識別手段を備え、前記プログラムは、前記制御手段が検知した識別情報に従って、異なる動作を行うようにプログラムされている制御装置。
【発明の効果】
【００１２】
本発明によれば、ＣＰＵの実装間違いが発生した場合、ＣＰＵが動作しないため、周辺装置または回路にダメージを与えることが無い。また、実施例１に拠ればこれらの識別及び処理停止に関する制御のためのプログラムサイズは、制御プログラムサイズに比べて格段に小さいため、ＲＯＭ容量の追加をほとんど必要としない。したがって、誤実装した場合にも装置にダメージを与えることが無く、コストアップもほとんど無い制御装置を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下に本発明を実施するための最良の形態を、実施例に基づいて説明する。
【実施例１】
【００１４】
実施例１は本発明に基づく制御装置を電子写真方式の画像形成の制御装置として使用した場合の例である。一般に電子写真方式の画像形成装置では、帯電、現像、転写、に必要な高圧を制御する高圧制御、トナーを定着させるための加熱手段の温調制御などを行う定着制御、用紙を装置内に取り込む給紙制御、給紙された用紙を搬送するための搬送制御、露光走査を実施するためのスキャナ制御、外部装置からの画像情報を受信しラスタデータなどに展開する画像生成制御を行っている。
【００１５】
図３は本実施例の断面図である。プリンタ３０１はホストコンピュータ３０２からの指示にしたがって、画像形成を行う。用紙スタッカ３０３に用紙３０４がスタックされている。印字が指示されると、給紙ローラ３０５によって用紙スタッカ３０３上の用紙３０４が一枚選別されて装置内に給紙される。感光ドラム３０９は帯電器３０７で一様に帯電され、露光器３１４によって潜像を形成される。現像器３０８は感光ドラム３０９上の潜像を顕像化し、顕像化されたトナー像は転写ローラ３１０によって搬送用紙上に転写される。さらに用紙３０４が下流に進むと、定着ローラ３１２及び加圧ローラ３１１によって、加熱加圧され、像が用紙上に定着され、機外に排出される。制御手段３１３は上記画像形成装置の一連の動作を制御するように設計されている。図１は二つのＣＰＵａ１０１とＣＰＵｂ１０２とＡＳＩＣ１０５を用いた画像形成装置の制御部の信号の行き来を簡単に示したものである。ＣＰＵａ１０１にはＲＯＭａ１０３が内蔵され給紙搬送、レーザスキャナ、画像展開の制御を行う。ＣＰＵｂ１０２にはＲＯＭｂ１０４が内蔵され高圧、定着、外部装置とのインターフェースの制御を行うように設計されている。
【００１６】
ＣＰＵａ１０１の１ピンは基板上でＣＰＵが実装された位置を識別できるように電源（＋Ｖｃｃ）に接続される。２ピンは出力信号でモータの駆動を指示する信号である。３ピン４ピンは入力信号で搬送部に設けられる給紙部センサ及び排紙部センサからの情報を受け取る。ＣＰＵａ１０１はこの情報を元に用紙が正常に給紙されたか、搬送されているかを判断し、給紙リトライもしくは装置を停止させてジャムを報知する等を行う。５ピンは出力信号で給紙ローラ３０５を駆動する支持を出す信号である。６ピンは出力信号で露光器３１４内に配置されるスキャナモータ（不図示）の回転を指示し、７ピンの入力情報であるスキャナの速度情報が所定の値になるように制御を行う。８ピンは出力情報で、ＡＰＣ動作のときや同期信号を生成するためにレーザを発光させる指示を行う。９ピンは出力信号でＡＳＩＣ１０５に対し画像データに従ってレーザが発光するように同期信号に同期させて画像信号を出力させるか否かを指示する。
【００１７】
一方でＣＰＵｂ１０２の１ピンは基板上でＣＰＵが実装された位置を識別できるように接地（ＧＮＤ）される。２ピンは出力信号で帯電器３０７に高圧を発生させる指示をする信号である。３ピンは出力信号で現像器３０８に高圧を発生させる指示をする信号である。４ピンは出力信号で転写ローラ３１０に流れる電流が所定の値になるように転写にかかる電圧を駆動する指示信号である。５ピンは入力信号であり、転写ローラ３１０に流れる電流情報を伝送する。６ピンは出力信号で定着器（定着ローラ）３１２の温度が所定の温度になるように定着器を駆動を指示するための信号である。７ピンは入力信号であり、定着器３１２の温度情報を伝送する。８ピンは入力信号で、ホストコンピュータ３０２から画像情報や用紙情報等を受け取り印字開始のトリガとなる信号である。９ピンは出力信号であり、プリンタ３０１の状態をホストコンピュータ３０２に伝送する。
【００１８】
ＣＰＵａ１０１とＣＰＵｂ１０２はＣＰＵ間通信を行っており、各制御の同期を取って一つの画像形成装置としての制御を行う様、設計されている。
【００１９】
ＣＰＵａ１０１に内蔵されているＲＯＭａ１０３にはＣＰＵａ１０１が行うべき給紙搬送制御、レーザスキャナ制御、画像出力管理、及びＣＰＵｂ１０２との相互通信を行うためのプログラムａが内蔵されている。ＣＰＵｂ１０２に内蔵されているＲＯＭｂ１０４には高圧制御、定着制御、ホストコンピュータ３０２との通信制御、及びＣＰＵａ１０１との相互通信を行うためのプログラムｂが内蔵されている。
【００２０】
次にプログラムａの動作について、図２のフローチャートを用いて説明する。電源が投入されると、ＲＡＭａ１０７を初期化し、各ポートをハイインピーダンス状態に設定し、１ピンを入力端子に設定する（Ｓ２０１）。１ピンがＨ状態となっているか否かを判断し（Ｓ２０２）、Ｈ状態であるならばプログラム（ａ）の実行を継続しプリンタを実現するための制御を開始する（Ｓ２０３）。１ピンがＨ状態で無い場合には、そのまま動作をせず、終了（停止）状態を維持する（Ｓ２０４）様になっている。
【００２１】
一方プログラムｂの動作は、電源が投入されると、ＲＡＭｂ１０６を初期化し、各ポートをハイインピーダンス状態に設定し、１ピンを入力端子に設定する（Ｓ２０５）。１ピンがＬ状態となっているか否かを判断し（Ｓ２０６）、Ｌ状態であるならばプログラム（ｂ）の実行を継続しプリンタを実現するための制御を開始する（Ｓ２０７）。１ピンがＬ状態で無い場合には、そのまま動作をせず、終了（停止）状態を維持する（Ｓ２０８）様になっている。
【００２２】
したがって、ＣＰＵａ１０１が本来ＣＰＵｂ１０２を実装するべき位置に実装されてしまった場合、実装されたＣＰＵａ１０１は１ピンがＬ状態であるため、信号は出力せずに入力信号は無視する。逆に、ＣＰＵｂ１０２が本来ＣＰＵａ１０１を実装するべき位置に実装されてしまった場合も同様に、１ピンがＨ状態であるため、信号を出力せずに入力信号は無視する。
【００２３】
上記説明から、本発明に基づく制御基板においては、ＣＰＵの実装位置を間違った場合にも、基板の他の部品を破壊することなくＣＰＵを付け替えるのみで使用可能となる。
【００２４】
また、画像形成装置の詳細な制御動作に関しては、本発明とは直接の関係が無いため、省略する。
【実施例２】
【００２５】
次に、本発明に基づく第二の実施例について説明する。装置全体としての動作、及び二つのＣＰＵａ１０１、ＣＰＵｂ１０２の関係については、実施例１と同様であるのでここでは詳細説明を省略する。実施例１とはプログラムの構成が異なり、ＲＯＭａ１０３とＲＯＭｂ１０４には同じプログラムｃが記憶されている。
【００２６】
つぎに、図４のフローチャートを用いて、プログラムｃの動作について説明する。電源が投入されると内蔵されるＲＡＭの初期化をし、各ポートをハイインピーダンス状態に設定し、１ピンを入力端子に設定する（Ｓ４０１）。このときＳ４０２で、１ピンがＨ状態であれば、本来プログラムａが実行されるべき位置にＣＰＵが実装されていると判断し、プログラム（ａ）の処理が実施され（Ｓ４０３）、Ｌ状態であれば、本来プログラムｂが実行されるべき位置にＣＰＵが実装されていると判断し、プログラム（ｂ）の処理を実施する（Ｓ４０４）ようにプログラムされている。ここでいうプログラム（ａ）の処理およびプログラム（ｂ）の処理とは、実施例１で説明した各ＣＰＵに要求される各機能を実現するためのプログラムである。
【００２７】
したがって、実施例２に基づく構成においては、二つのＣＰＵはまったく同一のものであるから、実装を間違えることがない。
【００２８】
上記のように、実施例２に基づく制御装置においては、実装を間違えるという行為そのものを防止することができ、実施例１に基づく制御装置においては、実装を間違えた場合でも少なくとも部品にダメージを与えることが無い制御装置の提供が可能となる。
【００２９】
実施例ではともに、同型のＣＰＵが２個の場合を説明したが、識別手段のピン数を増やすことによって、ｎ個（ｎは任意の自然数）のシステムに拡張できることは明らかである。また、実施例２のようなシステムにおいては識別するＣＰＵが増えると、記憶するべきプログラムサイズが大きくなるので多くのＲＯＭ容量を必要とするが、実施例１のようなシステムにおいては必要とされるＲＯＭ容量はほとんど増加しないという特徴を備える。
【図面の簡単な説明】
【００３０】
【図１】本発明に基づく制御装置の信号接続図
【図２】実施例１のプログラム動作説明図
【図３】本発明に基づく制御装置を用いたプリンタの断面図
【図４】実施例２のプログラム動作説明図
【図５】従来例に基づく二つのＣＰＵを備えた制御部の構成例を示す説明図
【図６】従来例に基づく二つのＣＰＵを備えた制御部の構成例を示す説明図
【符号の説明】
【００３１】
１０１  ＣＰＵａ
１０２  ＣＰＵｂ
１０３  ＲＯＭａ
１０４  ＲＯＭｂ
１０５  ＡＳＩＣ
１０６  ＲＡＭｂ
１０７  ＲＡＭａ
３０１  プリンタ
３０２  ホストコンピュータ
３０３  用紙スタッカ
３０４  用紙
３０５  給紙ローラ
３０６  給紙センサ
３０７  帯電器
３０８  現像器
３０９  感光ドラム
３１０  転写ローラ
３１１  加圧ローラ
３１２  定着ローラ
３１３  制御手段
３１５  排紙センサ
【図１】
2006309330.tif 000003
【図２】
2006309330.tif 000004
【図３】
2006309330.tif 000005
【図４】
2006309330.tif 000006
【図５】
2006309330.tif 000007
【図６】
2006309330.tif 000008