(57)【要約】【課題】  電子デバイスの電極に対して高い精度で接触部を位置合わせできるプローブエレメント及びその製造方法を提供する。【解決手段】  一端側に凹部を有し他端が外部電極に接続される基部と、前記凹部の内壁に移動方向を案内され検体の電極に接触する接触部と、前記凹部から延び前記基部から突出する方向に前記接触部を押すばね部と、を備え、リソグラフィを用いて一体に形成された導体からなることを特徴とするプローブエレメント。【選択図】    図１
2006194740.tif 000002
【特許請求の範囲】
【請求項１】
一端側に凹部を有し他端が外部電極に接続される基部と、
前記凹部の内壁に移動方向を案内され検体の電極に接触する接触部と、
前記凹部から延び前記基部から突出する方向に前記接触部を押すばね部と、
を備え、リソグラフィを用いて一体に形成された導体からなることを特徴とするプローブエレメント。
【請求項２】
前記接触部及び前記ばね部は前記基部より薄いことを特徴とする請求項１に記載のプローブエレメント。
【請求項３】
前記基部は、前記基部の前記他端側に形成される第二凹部と、前記第二凹部の内壁に移動方向を案内され前記外部電極に接触する第二接触部と、前記第二凹部から延び前記基部から突出する方向に前記第二接触部を押す第二ばね部と、を有することを特徴とする請求項１又は２に記載のプローブエレメント。
【請求項４】
Ｎｉ，Ｃｏ，Ｆｅ，Ｍｎ，Ｍｏ，Ｃｒ，Ｐｔ，Ａｕ，Ｒｈ，Ｒｅ，Ｐ，Ｗ、Ｃｕのいずれかの実質的単体又はいずれか二以上を含有する合金からなることを特徴とする請求項１〜３のいずれか一項に記載のプローブエレメント。
【請求項５】
前記基部の前記外部電極に接続される部位は、前記接触部の移動方向軸線から離間していることを特徴とする請求項１〜４のいずれか一項に記載のプローブエレメント。
【請求項６】
一端側に凹部を有し他端が外部電極に接続される基部と、前記凹部の内壁に移動方向を案内され検体の電極に接触する接触部と、前記凹部から延び前記基部から突出する方向に前記接触部を押すばね部と、を基板上にリソグラフィを用いて形成する段階と、
前記基板を除去することにより、一体に結合された前記基部と前記接触部と前記ばね部とを備えるプローブエレメントを得る段階と、
を含むことを特徴とするプローブエレメントの製造方法。
【請求項７】
一端側に凹部を有し他端が外部電極に接続される基部と、前記凹部の内壁に移動方向を案内され検体の電極に接触する接触部と、前記凹部から延び前記基部から突出する方向に前記接触部を押すばね部とを備え一体に形成されたプローブエレメントをリソグラフィを用いて製造する方法であって、
前記接触部に対応する第一開口部を有する第一マスクを基板上に形成する段階と、
前記第一開口部内に前記接触部を形成する段階と、
前記第一マスクを除去する段階と、
前記接触部と前記凹部の内壁との間隙に相当する部位に第一犠牲膜を形成するための第二開口部を有する第二マスクを前記第一マスクが除去された前記基板上に形成する段階と、
前記第二開口部内に前記第一犠牲膜を形成する段階と、
前記第二マスクを除去する段階と、
前記基部に対応する第三開口部を有し前記第二マスクより厚い第三マスクを前記第二マスクが除去された前記基板上に形成する段階と、
前記第三開口部内に前記基部を前記接触部より厚く形成する段階と、
前記基部を形成した後に前記第一犠牲膜、前記第三マスク及び前記基板を除去することにより、前記プローブエレメントを得る段階と、
を含むことを特徴とするプローブエレメントの製造方法。
【請求項８】
一端側に凹部を有し他端が外部電極に接続される基部と、前記凹部の内壁に移動方向を案内され検体の電極に接触する接触部と、前記凹部から延び前記凹部から突出する方向に前記接触部を押すばね部とを備え一体に形成されたプローブエレメントをリソグラフィを用いて製造する方法であって、
前記接触部に対応する第一開口部を有する第一マスクを基板上に形成する段階と、
前記第一開口部内に第一犠牲膜を形成する段階と、
前記第一開口部内の前記第一犠牲膜上に前記接触部を形成する段階と、
前記第一マスクを除去する段階と、
前記接触部と前記凹部の内壁との間隙に相当する部位と前記接触部とを露出させる第二開口部を有する第二マスクを前記第一マスクが除去された前記基板上に形成する段階と、
前記第二開口部内に前記接触部を直に覆う第二犠牲膜を形成する段階と、
前記第二マスクを除去する段階と、
前記基部に対応する第三開口部を有し前記第二マスクより厚い第三マスクを前記第二マスクが除去された前記基板上に形成する段階と、
前記第三開口部内に前記基部を前記接触部より厚く形成する段階と、
前記接触部上に前記第二犠牲膜が所定厚さ残存するように前記基部が形成されたワークピースの表面を平坦化する段階と、
前記ワークピースの表面が平坦化された後に、前記基板と残存した前記第一犠牲膜と前記第二犠牲膜と前記第三マスクを除去することにより、前記プローブエレメントを得る段階と、
を含むことを特徴とするプローブエレメントの製造方法。
【請求項９】
一端側に凹部を有し他端が外部電極に接続される基部と、前記凹部の内壁に移動方向を案内され検体の電極に接触する接触部と、前記凹部から延び前記凹部から突出する方向に前記接触部を押すばね部とを備え一体に形成されたプローブエレメントをリソグラフィを用いて製造する方法であって、
前記基部に対応する第一開口部を有する第一マスクを前記基板上に形成する段階と、
前記第一開口部内に前記基部を形成する段階と、
前記第一マスクを除去する段階と、
前記接触部と前記凹部の内壁との間隙に相当する部位に第一犠牲膜を形成するための第二開口部を有する第二マスクを前記第一マスクが除去された前記基板上に前記第一マスクより薄く形成する段階と、
前記第二開口部内に前記第一犠牲膜を形成する段階と、
前記第二マスクを除去する段階と、
前記接触部に対応する第三開口部を有する第三マスクを前記基板上に形成する段階と、
前記第三開口部内に前記接触部を前記基部より薄く形成する段階と、
前記接触部を形成した後に前記第一犠牲膜、前記基板及び前記第三マスクを除去することにより、前記プローブエレメントを得る段階と、
を含むことを特徴とするプローブエレメントの製造方法。
【請求項１０】
前記基部の前記外部電極に接続される部位は、前記接触部の移動方向軸線から離間していることを特徴とする請求項６〜９のいずれか一項に記載のプローブエレメントの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プローブエレメント及びその製造方法に関し、特にリソグラフィを用いて形成されるプローブエレメントに関する。
【背景技術】
【０００２】
従来、電子デバイスを検査するためのプローブカードが知られている。電子デバイスの高集積化に伴って、プローブカードの接触部の配列間隔が狭くなり、プローブカードの接触部と電子デバイスの電極との位置合わせには高い精度が要求されるようになっている。
特許文献１には、電子デバイスの各電極に対応するプローブエレメント（コンタクトプローブ）をリソグラフィを用いて製造する方法が開示されている。特許文献１の図１２〜図１６には、電子デバイスの電極に接触するプランジャ部と、接触部を電子デバイスに押し当てるためのスプリング部と、スプリング部の両側に設けられたガイド部と、ばね部と外部電極とを接続するためのリード線接続部とを備えるプローブエレメントが開示されている。
【０００３】
特許文献１に開示されたプローブエレメントによると、ガイド部にスプリング部が接触することによってスプリング部の先端に設けられたプランジャ部の揺動が制限されるため、プランジャ部と電子デバイスの電極とを高い精度で位置合わせするためには、ガイド部とスプリング部との間隔は狭い方が望ましい。しかし、プランジャ部が電子デバイスの電極によって押し込まれたときにはスプリング部の幅が広がるため、スプリング部とガイド部との間隔をあまり狭くすることができない。したがって、特許文献１に開示されたプローブエレメントでは、高い精度でプランジャ部と電子デバイスの電極とを位置合わせすることができない。
【０００４】
さらに、特許文献１に開示されたプローブエレメントの製造方法によると、１枚のマスクを用いてプローブエレメントを製造するため、スプリング部とガイド部との間隔がプローブエレメントの厚さに対して相当狭い場合には、レジストの解像度に限界があるためスプリング部とガイド部との間隔を高アスペクト比のレジストワークによっても高い精度で形成することが困難になる。また、特許文献１に開示されたプローブエレメントの製造方法によると、１枚のマスクを用いてプローブエレメントを製造するため、スプリング部とプランジャ部とガイド部との厚さが同じになる。したがって、特許文献１に開示されたプローブエレメントでは、スプリング部とプランジャ部が係止されることがないように、円筒状の壁面でプローブエレメントを支持しなければならない。
【０００５】
また、特許文献１に開示されたプローブエレメントによると、リード線接続部が直線状に形成されているため、プローブエレメントを狭い間隔で配列した場合には、リード線接続部の間隔が狭くなるため、リード線接続部毎に異なるリード線を結線してプローブエレメントと外部電極とを接続することが困難になる。
【０００６】
【特許文献１】特開平１３−３４３３９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上述の問題に鑑みて創作されたものであって、電子デバイスの電極に対して高い精度で接触部を位置合わせできるプローブエレメント及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
（１）  上記目的を達成するためのプローブエレメントは、一端側に凹部を有し他端が外部電極に接続される基部と、前記凹部の内壁に移動方向を案内され検体の電極に接触する接触部と、前記凹部から延び前記基部から突出する方向に前記接触部を押すばね部と、を備え、リソグラフィを用いて一体に形成された導体からなる。
【０００９】
本発明によると、凹部の内壁によって、ばね部ではなく接触部の移動方向を案内するため、凹部の内壁と接触部の間隔を狭くすることにより、電子デバイスの電極に対して高い精度で接触部を位置合わせできる。また接触部と凹部の内壁との間隔は、製法上の限界まで狭くすることができるため、電子デバイスの電極に対して高い精度で接触部を位置合わせできる。
【００１０】
（２）  前記接触部及び前記ばね部は前記基部より薄くてもよい。
本発明によると、案内部を平面で挟んでも、その平面が接触部及びばね部を係止することがない。
【００１１】
（３）  前記基部は、前記基部の前記他端側に第二凹部と、前記第二凹部の内壁に移動方向を案内され前記外部電極に接触する第二接触部と、前記第二凹部から延び前記基部から突出する方向に前記第二接触部を押す第二ばね部と、を有してもよい。
本発明によると、第二接触部と外部電極とを接続するための配線を基部に結合する必要がないため、小さい単位で部品交換が可能になる。
【００１２】
（４）  前記プローブエレメントは、Ｎｉ，Ｃｏ，Ｆｅ，Ｍｎ，Ｍｏ，Ｃｒ，Ｐｔ，Ａｕ，Ｒｈ，Ｒｅ，Ｐ，Ｗ、Ｃｕのいずれかの実質的単体又はいずれか二以上を含有する合金からなるものでもよい。
【００１３】
（５）  前記基部の前記外部電極に接続される部位は、前記接触部の移動方向軸線から離間していてもよい。
本発明によると、複数のプローブエレメントを配列した場合に、接触部同士の間隔よりも外部電極に接続される部位同士の間隔を広げることができる。このため本発明によると、狭い間隔で複数のプローブエレメントを配列する場合にプローブエレメントと外部電極との接続が容易になる。
【００１４】
（６）  上記目的を達成するため、本発明によるプローブエレメントの製造方法は、一端側に凹部を有し他端が外部電極に接続される基部と、前記凹部の内壁に移動方向を案内され検体の電極に接触する接触部と、前記凹部から延び前記基部から突出する方向に前記接触部を押すばね部と、を基板上にリソグラフィを用いて形成する段階と、前記基板を除去することにより、一体に結合された前記基部と前記接触部と前記ばね部とを備えるプローブエレメントを得る段階と、を含む。
【００１５】
本発明によると、電子デバイスの電極に対して高い精度で接触部を位置合わせできるプローブエレメントを製造することができる。
【００１６】
（７）  上記目的を達成するためのプローブエレメントの製造方法は、一端側に凹部を有し他端が外部電極に接続される基部と、前記凹部の内壁に移動方向を案内され検体の電極に接触する接触部と、前記凹部から延び前記基部から突出する方向に前記接触部を押すばね部とを備え一体に形成されたプローブエレメントをリソグラフィを用いて製造する方法であって、前記接触部に対応する第一開口部を有する第一マスクを基板上に形成する段階と、前記第一開口部内に前記接触部を形成する段階と、前記第一マスクを除去する段階と、前記接触部と前記凹部の内壁との間隙に相当する部位に第一犠牲膜を形成するための第二開口部を有する第二マスクを前記第一マスクが除去された前記基板上に形成する段階と、前記第二開口部内に前記第一犠牲膜を形成する段階と、前記第二マスクを除去する段階と、前記基部に対応する第三開口部を有し前記第二マスクより厚い第三マスクを前記第二マスクが除去された前記基板上に形成する段階と、前記第三開口部内に前記基部を前記接触部より厚く形成する段階と、前記基部を形成した後に前記第一犠牲膜、前記第三マスク及び前記基板を除去することにより、一体に結合された前記プローブエレメントを得る段階と、を含む。
【００１７】
本発明によると、接触部と凹部の内壁との間隙に相当する部位に薄いマスク（第二マスク）を用いて犠牲膜（第一犠牲膜）を形成した後、第一犠牲膜と厚い第三マスクとをマスクとして凹部を有する基部を形成するため、凹部の内壁と接触部との間隔が基部の厚さに対して相当狭い場合であっても、精度よく凹部の内壁と接触部との間隙を形成することができる。
【００１８】
（８）  上記目的を達成するためのプローブエレメントの製造方法は、一端側に凹部を有し他端が外部電極に接続される基部と、前記凹部の内壁に移動方向を案内され検体の電極に接触する接触部と、前記凹部から延び前記凹部から突出する方向に前記接触部を押すばね部とを備え一体に形成されたプローブエレメントをリソグラフィを用いて製造する方法であって、前記接触部に対応する第一開口部を有する第一マスクを基板上に形成する段階と、前記第一開口部内に第一犠牲膜を形成する段階と、前記第一開口部内の前記第一犠牲膜上に前記接触部を形成する段階と、前記第一マスクを除去する段階と、前記接触部と前記凹部の内壁との間隙に相当する部位と前記接触部とを露出させる第二開口部を有する第二マスクを前記第一マスクが除去された前記基板上に形成する段階と、前記第二開口部内に前記接触部を直に覆う第二犠牲膜を形成する段階と、前記第二マスクを除去する段階と、前記基部に対応する第三開口部を有し前記第二マスクより厚い第三マスクを前記第二マスクが除去された前記基板上に形成する段階と、前記第三開口部内に前記基部を前記接触部より厚く形成する段階と、前記接触部上に前記第二犠牲膜が所定厚さ残存するように前記基部が形成されたワークピースの表面を平坦化する段階と、前記ワークピースの表面が平坦化された後に、前記基板と残存した前記第一犠牲膜と前記第二犠牲膜と前記第三マスクとを除去することにより、前記プローブエレメントを得る段階と、を含む。
【００１９】
本発明によると、接触部と凹部の内壁との間隙に相当する部位に薄いマスク（第二マスク）を用いて犠牲膜（第二犠牲膜）を形成した後、第二犠牲膜と厚い第三マスクとをマスクとして凹部を有する基部を形成するため、凹部の内壁と接触部との間隔が基部の厚さに対して相当狭い場合であっても、精度よく凹部の内壁と接触部との間隙を形成することができる。また本発明によると、接触部と基板との間に第一犠牲膜が形成され、接触部の基板と反対側に直に第二犠牲膜が形成された状態で凹部を有する基部を形成するため、凹部を有する基部を接触部より厚く形成することができる。
【００２０】
（９）  一端側に凹部を有し他端が外部電極に接続される基部と、前記凹部の内壁に移動方向を案内され検体の電極に接触する接触部と、前記凹部から延び前記凹部から突出する方向に前記接触部を押すばね部とを備え一体に形成されたプローブエレメントをリソグラフィを用いて製造する方法であって、前記基部に対応する第一開口部を有する第一マスクを前記基板上に形成する段階と、前記第一開口部内に前記基部を形成する段階と、前記第一マスクを除去する段階と、前記接触部と前記凹部の内壁との間隙に相当する部位に第一犠牲膜を形成するための第二開口部を有する第二マスクを前記第一マスクが除去された前記基板上に前記第一マスクより薄く形成する段階と、前記第二開口部内に前記第一犠牲膜を形成する段階と、前記第二マスクを除去する段階と、前記接触部に対応する第三開口部を有する第三マスクを前記基板上に形成する段階と、前記第三開口部内に前記接触部を前記基部より薄く形成する段階と、前記接触部を形成した後に前記第一犠牲膜、前記基板及び前記第三マスクを除去することにより、前記プローブエレメントを得る段階と、を含む。
【００２１】
本発明によると、厚いマスク（第一マスク）を用いて凹部を有する基部を形成した後に、接触部と凹部の内壁との間隙に相当する部位に薄いマスク（第二マスク）を用いて犠牲膜（第一犠牲膜）を形成した後、第一犠牲膜と第三マスクとをマスクとして接触部を形成するため、凹部の内壁と接触部との間隔が基部の厚さに対して相当狭い場合であっても、精度よく凹部の内壁と接触部との間隙を形成することができる。
【００２２】
（１０）  前記基部の前記外部電極に接続される部位は、前記接触部の移動方向軸線から離間していてもよい。
本発明によると、狭い間隔で複数のプローブエレメントを配列する場合にプローブエレメントと外部電極との接続が容易になるプローブエレメントを製造することができる。
【００２３】
尚、本明細書において、「・・・上に形成する」とは、技術上の阻害要因がない限りにおいて、「・・・上に直に形成する」と、「・・・上に中間物を介して形成する」の両方を含む意味とする。
尚、請求項に記載された方法の各動作の順序は、技術上の阻害要因がない限り、記載順に限定されるものではなく、どのような順番で実行されてもよく、また同時に実行されてもよい。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施例を図面に基づいて説明する。
１．プローブカードと検体
図１（Ａ）は、本発明の一実施例によるプローブカードを示す図である。図１（Ｂ）は、本発明の一実施例によるプローブアッセンブリを示す図である。図２は、本発明の一実施例によるプローブアッセンブリの一部を示す拡大図である。
【００２５】
図１（Ａ）に示すように、一実施例によるプローブカード４は、円形の配線盤１１上に矩形板状のインターポーザ５が取り付けられ、インターポーザ５上にプローブアッセンブリ７１が固定されている構成である。プローブカード４は、１枚のウェハに形成された複数のＤＲＡＭを同時に検査するためのものである。検体としてのＤＲＡＭには、図３に示すように、電極７が不均一な間隔で二列に配置されている。プローブカード４は、検査装置本体から出力される検査信号を検体６の電極７に入力し、検体６の電極７から出力信号を取り出して検査装置本体に伝達する機能を有する。
【００２６】
図１（Ａ）、図１（Ｂ）及び図２に示すように、プローブアッセンブリ７１は、複数のプローブブロック７３と、プローブブロック７３に一対一に対応して設けられている複数の拡散配線部７４とがアッセンブラ７２に固定されている構成である。
一組のプローブブロック７３及び拡散配線部７４は一つの検体６又は複数の検体群に対応する。検体６の二列に配列された電極７に対応するために、一つのプローブブロック７３には二つのプローブユニット７５が設けられている。一組のプローブブロック７３と拡散配線板７４とは、後述する位置決め部を用いて正確に位置合わせされた状態で結合され、電気的に接続されている。またプローブブロック７３及び拡散配線板７４は、アッセンブラ７２にねじで固定されているため一つずつ交換可能である。従って、プローブアッセンブリ７１の一部に不具合が発生しても、不具合が発生したプローブブロック７３を交換すればよく、修理コストを低減することができる。
【００２７】
複数組のプローブブロック７３及び拡散配線板７４をアッセンブラ７２に後述する位置決め部を用いて位置合わせした状態で結合することにより、各組のプローブブロック７３及び拡散配線板７４をウェハ上に形成された各検体６に対して整列させることができる。従って、ウェハ上の複数のの検体６に対して複数組のプローブブロック７３及び拡散配線板７４を正確に位置合わせして全ての検体６を同時に検査することができる。
【００２８】
２．プローブユニット及びプローブエレメントの構成
図４及び図５は、プローブユニット７５を示す図である。図６は、プローブエレメントを示す図である。
図４から図６に示すように、プローブユニット７５は、複数のプローブエレメント７６が連結部８２で連結され、リソグラフィにより一体に構成されている。
【００２９】
一つのプローブエレメント７６は、検体６の電極７に接触する第一接触部７７と、拡散配線部７４の電極に接触する第二接触部７９とを両端に有する。第一接触部７７はプローブユニット７５の外縁から突出する方向に第一ばね部７８によって押される。第一ばね部７８は蛇腹形状である。本実施例では、第一ガイド部８８、中間部８１、第二ガイド部８３、第二ばね部８０及び第二接触部７９が請求項に記載の基部に相当する。第一接触部７７の移動方向は、第一ガイド部８８によって案内される。第一ガイド部８８は第一接触部７７の両側に設けられる。第一接触部７７は検体６が形成されたウェハに対して垂直な方向に移動する。第一接触部７７及び第一ばね部７８は、第一ガイド部８８及び中間部８１より薄く形成されている。第一ガイド部８８は第一接触部７７及び第一ばね部７８との間に空隙を形成した状態で中間部８１に連なっている。第二接触部７９はプローブユニット７５の外縁から第一接触部７７と反対側に突出する方向に第二ばね部８０によって押される。第二ばね部８０は蛇腹形状である。第二接触部７９の移動方向は、第二ガイド部８３によって案内される。第二ガイド部８３は第二接触部７９の両側に設けられる。第二接触部７９は拡散配線部７４に対して垂直に移動する。第二ガイド部８３は第二接触部７９及び第二ばね部８０との間に空隙を形成した状態で中間部８１に連なっている。第二接触部７９及び第二ばね部８０は第二ガイド部８３及び中間部８１より薄く形成されている。第一接触部７７は第一ばね部７８に連なり、第一ばね部７８は中間部８１に連なっている。第二接触部７９は第二ばね部８０に連なり、第二ばね部８０は中間部８１に連なっている。中間部８１は、隣り合う第二接触部７９同士の間隔が隣り合う第一接触部７７同士の間隔より拡がるように屈曲している。
【００３０】
連結部８２は、プローブエレメント７６同士を絶縁した状態で連結している。連結部８２は、、各プローブエレメント７６の間に設けられ、中間部８１、第一ガイド部８８及び第二ガイド部８３に結合されている。
プローブユニット７５の両側の縁部８５には固定孔８６が形成されている。縁部８５の第二接触部７９側端部には突部８７が形成されている。固定孔８６は、プローブユニット７５をブロック１０８に位置合わせして固定するのに用いられる。突部８７は、プローブブロック７３とそのプローブブロック７３に固定された拡散配線板７４とをアッセンブラ７２に位置合わせするのに用いられる。
【００３１】
第一ガイド部８８の第一接触部７７と対向する内壁には、図５（Ａ）、（Ｂ）に示すように複数の小さな突部を形成してもよいし、図５（Ｃ）に示すように第一接触部７７の移動方向に平行な平面を形成してもよい。第一ガイド部８８と第一接触部７７との間の距離は、第一接触部７７の移動を妨げないように０．１μｍ以上にすることが好ましい。また第一接触部７７と検体６の電極７とを正確に接触させるために、１００μｍ以下にすることが好ましい。
【００３２】
本実施例によれば、プローブエレメント７６をリソグラフィで一体に形成することにより、第一接触部７７と、第一接触部７７の移動方向を案内する第一ガイド部８８の内壁との間隔をリソグラフィの限界まで狭くすることができるため、検体６の電極７と第一接触部７７とを高い精度で位置合わせできる。また、複数のプローブエレメント７６が配列されたプローブユニット７５をリソグラフィで一体に形成することにより、検体６の狭小な間隔で配列された複数の電極７に対して複数の第一接触部７７を正確に配列することができる。従って、狭小な間隔で配列された検体の複数の電極７に対して複数の第一接触部７７を一対一に正確に接触させることができる。また、複数の第一接触部７７がリソグラフィにより一体に形成されているため、検体の電極に接触する部品を他の部品に個別に取り付ける必要がある構成に比べ、製造が容易である。また、検体６に狭い間隔で複数の電極７が設けられていても、第二接触部７９の間隔を拡張するように屈曲した中間部８１を設けているため、第二接触部７９と外部電極との接続が容易である（図３参照）。さらに、第二接触部７９が第二ばね部８０によって押されることによって外部電極と第二接触部７９との接触が維持されるため、はんだ接合等によって第二接触部７９を外部電極に接合する必要がない。したがって、本実施例によるとプローブユニット単位での部品交換が可能である。
【００３３】
図７は、プローブユニット７５の変形例を示す図である。
この変形例では、図７に示すように、複数のプローブエレメント７６が直線状に形成され互いに平行に配列されている。検体６に多くの電極７が狭い間隔で配列され、かつ検体同士の間隔が狭い場合には、プローブユニット内で複数のプローブエレメントを屈曲させるスペースを確保できない場合があるため、例えば本変形例によるプローブユニット７５を用いる。第二接触部７９同士の間隔が狭くても、拡散配線部７４の電極と第二接触部７９とを正確に位置合わせできる構成であれば、拡散配線部７４によって配線間隔を拡張できる。拡散配線部７４でも配線間隔を広げられない場合であっても、直線状の配線の長手方向に電極を分散させて配置することにより、その電極と外部電極との接続が容易になる。
【００３４】
３．プローブユニットの製造方法
以下、プローブユニットの製造方法を、（１）第一接触部側の製造工程、（２）第二接触部側の製造工程、（３）縁部の製造工程、（４）プローブユニット同士の分離工程の順に説明する。
【００３５】
（１）第一接触部側の製造工程
図８から図２３は、一つのプローブユニットの第一接触部近傍の製造工程を示す図である。
はじめに図８に示すように、基板９０上に第一犠牲膜８９を形成する。基板９０には、製造工程中の熱、真空、薬品などの製造環境への耐性があり、平坦面を容易に得ることができ、傷つきにくく寸法安定性に優れた材料を用いる。例えばＳｉや、石英などのガラスや、アルミナなどのセラミックを用いる。第一犠牲膜８９にはエッチングなどで完成品に対して選択的な除去が容易なＣｕ、Ｓｎなどのスパッタ膜、蒸着膜、めっき膜などを用いる。尚、基板９０にＣｕ等の完成品に対して選択的な除去が容易な材料を用いる場合、第一犠牲膜８９の機能を基板９０自体で実現できるため、第一犠牲膜８９を形成しなくてもよい。
【００３６】
次に、図９に示すように、第一接触部７７及び第一ばね部７８に対応する開口部９２を有する第一マスクとしてのレジスト膜９１を第一犠牲膜８９上に形成する。具体的には第一犠牲膜８９上にレジストを塗布し、所定のマスクを用いてレジストを露光してから現像することにより、所定のパターンを有するレジスト膜９１を形成する。露光にはＵＶ光、電子線、Ｘ線などを用いる。
【００３７】
次に図１０に示すように、開口部９２に第二犠牲膜９３を成長させる。本工程は、第一接触部７７及び第一ばね部７８を第一ガイド部８８より薄く形成するために行うものである。第二犠牲膜９３には例えばＣｕ、Ｓｎなどのめっき膜を用いる。厚みは０．５μｍ以上２０μｍ以下が望ましい。
【００３８】
次に図１１に示すように、第一接触部７７及び第一ばね部７８を構成する第一導体膜９４を開口部９２内の第二犠牲膜９３上にめっきで形成する。第一導体膜９４にはＮｉ、Ｎｉ−Ｃｏ合金、Ｎｉ−Ｆｅ合金、Ｒｈ、Ａｕ−Ｃｕ合金などを用いる。第一接触部７７が電極７表面の酸化膜を突き破って電極７と確実に導通できる剛性を有する程度の厚みになるように、めっき厚を調整する。例えば５μｍ以上１００μｍ以下にする。尚、第一接触部７７と第一ばね部７８とをそれぞれ別の導体膜で構成してもよいし、第一接触部７７の先端のみ別の導体膜で構成してもよい。その場合、複数回めっきを行うことにより、複数の導体膜を形成する。
【００３９】
次に図１２に示すように、レジスト膜９１を除去する。アルカリ溶液、有機溶剤などでレジストを溶解する方法、プラズマアッシングにより気相でレジストを除去する方法などを用いる。
次に図１３に示すように、第一導体膜９４とその近傍の第一犠牲膜８９とが露出する開口部９６を有する第二マスクとしてのレジスト膜９５を第一犠牲膜８９上に形成する。具体的な形成方法は、図９に示す工程に準じる。
【００４０】
次に図１４に示すように、開口部９６内の第一導体膜９４上と第一犠牲膜８９上とに第三犠牲膜９７をめっきで成長させる。第三犠牲膜９７にはＣｕ、Ｓｎなどを用いる。第三犠牲膜９７は、第一ガイド部８８と第一接触部７７との間に間隙を形成するために形成される。従って第三犠牲膜９７の厚みは第一ガイド部８８と第一接触部７７との間隔に相当し、０．１μｍ以上１００μｍ以下が望ましい。尚、スパッタ、蒸着などの湿式めっき以外のめっき法を用いてもよい。
【００４１】
次に図１５に示すように、レジスト膜９５を除去する。具体的な方法は図１２に示す工程に準じる。
次に図１６に示すように、第一ガイド部８８及び中間部８１を形成する部位に開口部１０２を有する第三マスクとしてのレジスト膜１０１を形成する。レジスト膜１０１は、レジスト膜９５よりも厚く形成される。具体的な形成方法は図９に準じる。
【００４２】
次に図１７に示すように、第一ガイド部８８及び中間部８１を構成する第二導体膜１０３を開口部１０２内にめっきで形成する。第二導体膜１０３にはＮｉ、Ｎｉ−Ｃｏ合金、Ｎｉ−Ｆｅ合金、Ｒｈ、Ａｕ−Ｃｕ合金などを用いる。また第二導体膜１０３は、第三犠牲膜９７よりも基板９０から高くなるような厚みに形成する。
【００４３】
次に図１８に示すように、レジスト膜１０１を除去する。具体的には図１２に示す工程に準じる。尚、本実施例では図１６から図１８に示す工程で中間部８１を第二導体膜１０３で第一ガイド部８８と同時に形成した。中間部８１を第一導体膜９４で第一接触部７７及び第一ばね部７８と同時に形成してもよい。
【００４４】
次に図１９に示すように、基板９０上の連結部８２を形成しない部位を覆うようにレジスト膜１３０を形成する。具体的な方法は図９に示す工程に準じる。
次に図２０に示すように、連結部８２を構成する絶縁膜１０４を基板９０上全体に形成する。絶縁膜１０４は連結部８２に対応する部分が少なくとも第三犠牲膜９７の上面より高くなる厚さに形成する。絶縁膜１０４には、アルミナ、ＳｉＯ2などのセラミックのスパッタ膜を用いる。バイアスを基板９０に印加したバイアススパッタを用いて絶縁膜１０４を形成すると、本工程以前で基板９０上に凹凸が形成されていても、凹部を絶縁膜１０４で埋めることができ、平坦度に優れた絶縁膜１０４を得ることができる。尚、絶縁膜１０４には樹脂を用いてもよい。例えばレジストを塗布しハードベークによって硬化させたものを用いてもよい。
【００４５】
次に図２１に示すように、絶縁膜１０４の表面から研削、研磨、ポリッシュ、ＣＭＰなどを行うことにより、研磨面が第三犠牲膜９７に至るまで絶縁膜１０４を除去し、絶縁膜１０４、第二導体膜１０３、第三犠牲膜９７及びレジスト膜１３０の表面を平坦化する。
次に図２２に示すように、レジスト膜１３０を除去する。具体的な方法は図１２に示す工程に準じる。
【００４６】
次に図２３に示すように、残存している第一犠牲膜８９、第二犠牲膜９３及び第三犠牲膜９７を除去すると、基板９０からプローブユニット７５が分離する。第一犠牲膜８９、第二犠牲膜９３及び第三犠牲膜９７はエッチャントを用いて溶解させる。
以上、プローブユニット７５の第一接触部７７側の製造工程を説明した。
【００４７】
尚、図２４に示すように、第二導体膜１０３を第一導体膜９４より先に第一犠牲膜８９上に形成することにより、第一ガイド部８８を第一接触部７７及び第一ばね部７８より先に形成した後、第一ガイド部８８と第一接触部７７との間の距離を決定するための第三犠牲膜９７を形成してもよい。
【００４８】
また図１３から図１５に示す第三犠牲膜９７の形成工程を省略し、図１２に示す工程後、図２５に示すように、第一ガイド部８８及び基部８１を構成する第二導体膜１０３をリソグラフィを用いて形成することにより、第一接触部７７及び第一ばね部７８と第一ガイド部８８及び基部８１とを連続的に形成してもよい。第一ガイド部８８と第一接触部７７との間隙を形成するために、第一接触部７７の側壁を薄く覆うレジスト膜１０１をリソグラフィで形成する。しかしながら、レジストの露光時、露光に用いられる光が第一接触部７７の側壁で反射しその反射光によってもレジストが露光されるため、第一ガイド部８８と第一接触部７７との間隔が第一ガイド部８８の厚さに対して相当薄い場合、レジスト膜１０１のパターニング精度が低下する。
【００４９】
それに対し、第三犠牲膜９７を形成してから第一ガイド部８８を形成する上述の製造方法によると、第一接触部７７と第一ガイド部８８との間隙に相当する部位に薄いレジスト膜９５を用いて第三犠牲膜９７を形成した後、第三犠牲膜９７と厚いレジスト膜１０１とをマスクとして第一ガイド部８８を形成するため、露光時の反射光によるパターニング精度への影響を少なくすることができる。従って、第一ガイド部８８と第一接触部７７との間隔が第一ガイド部８８の厚さに対して相当薄い場合であっても、第一ガイド部８８と第一接触部７７との間隙を精度よく形成することができる。ゆえに、第一ガイド部８８と第一接触部７７との間隔が第一ガイド部８８の厚さに対して相当薄い場合、第三犠牲膜９７を形成してから第一ガイド部８８を形成することが望ましい。また上述の製造方法によると、第一接触部７７と第一犠牲膜８９との間に第二犠牲膜９３が形成され、第一接触部７７の第一犠牲膜８９と反対側に直に第三犠牲膜９７が形成された状態で第一ガイド部８８を第一犠牲膜８９上に直に形成するため、第一ガイド部８８を第一接触部７７より厚く形成することができる。
【００５０】
尚、図１７に示す工程後に、図２１に示す工程に準じて研磨面が第三犠牲膜９７に至るまでワークの表面を平坦化させてからレジスト膜１０１を除去すると、複数のプローブエレメント７６を互いに分離した状態で基板９０から分離することができる。
【００５１】
（２）第二接触部側の製造工程
第二接触部７９、第二ばね部８０及び第二ガイド部８３は、図９から図１８に示す第一接触部７７、第一ばね部７８及び第一ガイド部８８の形成工程に準じて形成する。第一接触部７７、第一ばね部７８及び第一ガイド部８８と同時に形成してもよい。
【００５２】
（３）縁部の製造工程（固定孔及び突部の形成工程）
縁部８５は、第一接触部７７と同時にリソグラフィを用いて形成する。あるいは、第一接触部７７を形成するためのリソグラフィ工程で使用された位置決めパターンを基準としてリソグラフィで形成されるレジストパターンを用いためっきにより形成する。リソグラフィを用いることで、縁部８５の固定孔８６及び突部８７を第一接触部７７及び第二接触部７９に対して高い位置精度で形成することができる。
【００５３】
（４）プローブユニット同士の分離工程
基板９０上には、上述の（１）から（３）の製造工程に基いて、図２６に示すように複数のプローブユニット７５が同時に形成される。プローブユニット７５間には犠牲膜１０７を形成しておき、図２３に示す犠牲膜除去工程で基板９０からプローブユニット７５が分離するとき、プローブユニット７５同士も分離するようにする。複数のプローブユニット７５を一つの基板９０上で同時に製造することにより、均一品質の複数のプローブユニットを一時に得られる。尚、ダイシングで切断することにより、プローブユニット７５同士を分離させてもよい。
【００５４】
４．プローブブロックの構成
図２７及び図２８は、ブロックとプローブユニットとの固定方法を示す図である。
図２７及び図２８に示すように、ブロック１０８の二つの溝１１１にプローブユニット７５をそれぞれ挿入してから、ブロック１０８の第一固定孔１１２とプローブユニット７５の固定孔８６とに固定ピン１０９を挿入すると、１つのブロック１０８に複数のプローブユニット７５が固定される。また固定ピン１０９によって複数のプローブユニット７５が互いに正確に位置決めされ、検体の電極に対して第一接触部７７が整列する。固定ピン１０９をブロック１０８に圧入等により分解可能に係止すると、固定ピン１０９をブロック１０８から引き抜いてプローブユニット７５単位での部品交換が可能になる。
【００５５】
図２８に示すように、ブロック１０８の溝１１１は、プローブユニット７５の最大厚と同じ幅を有する。従って、プローブユニット７５は、溝１１１の側壁１１７に接した状態で溝１１１に固定される。側壁１１７は検体６が形成されているウェハに対して垂直な方向になるため、第一接触部７７がウェハに対して垂直な方向に往復移動する姿勢でプローブユニット７５をブロック１０８に固定できる。
【００５６】
尚、第一接触部７７、第一ばね部７８、第二接触部７９及び第二ばね部８０は第一ガイド部８８及び第二ガイド部８３より薄いため、プローブユニット７５を溝１１１に嵌め込むと、第一接触部７７、第一ばね部７８、第二接触部７９及び第二ばね部８０と溝１１１の側壁１１７との間には空隙１２１が形成される。溝１１１の側壁１１７は、第一接触部７７、第一ばね部７８、第二接触部７９及び第二ばね部８０の移動方向を案内する。第一接触部７７、第一ばね部７８、第二接触部７９及び第二ばね部８０と側壁１１７との距離、すなわち第一接触部７７、第一ばね部７８、第二接触部７９及び第二ばね部８０と第一ガイド部８８及び第二ガイド部８３との厚みの差は、第一接触部７７及び第二接触部７９の移動と、第一ばね部７８及び第二ばね部８０の変形とを妨げないように０．１μｍ以上にすることが好ましい。また第一接触部７７と検体６の電極７とを正確に接触させるために、１００μｍ以下にすることが好ましい。
【００５７】
５．プローブブロックと拡散配線部との固定
図２９は、プローブブロックと拡散配線部との固定方法を示す図である。
図２９に示すように、ブロック１０８の脚部１１４間には拡散配線部７４がねじや接着剤などで装着される。拡散配線部７４がブロック１０８の脚部１１４間に装着されると、プローブユニット７５の第二接触部７９と拡散配線部７４の第一基板１２３ａに形成された電極４６とが一対一に接触するように拡散配線部７４とプローブブロック７３が位置合わせされる。プローブユニット７５の第二接触部７９の配列間隔が第一接触部７７の配列間隔に対して広いと、第一接触部７７の配列間隔が狭くても、拡散配線部７４の電極４６と第二接触部７９とを容易に位置合わせすることができる。また図３０に示すように、拡散配線部７４の第二基板１２３ｂには、インターポーザ５に接続されるばね電極１２２が埋め込まれている。このばね電極１２２は、第一基板１２３ａに形成された互いに平行な連絡線５５と導電部５２とを介して電極４６に導通し、電極４６の配列方向に直交する方向では電極４６よりも広い間隔で配列されている。このため、第二接触部７９の配列間隔が狭くても、拡散配線部７４とインターポーザ５とを容易に接続することができる。
【００５８】
６．プローブアッセンブリの配線盤への取り付け
図３１は、プローブアッセンブリの配線盤への取付を説明するための図である。
図１に示すように、アッセンブラ７２がインターポーザ５を介して配線盤１１に固定される。図２及び図３１に示すように、インターポーザ５は、拡散配線部７４のばね電極１２２に接続される電極１２７を有する。配線盤１１の電極とインターポーザ５の電極１２７とを位置合わせした状態で配線盤１１にインターポーザ５を取り付けてから、インターポーザ５上にアッセンブラ７２を取り付ける。尚、アッセンブラ７２を配線盤１１に直に取り付け、拡散配線部７４のばね電極１２２を配線盤１１の電極に直に接続してもよい。
【００５９】
アッセンブラ７２及びインターポーザ５を配線盤１１に取付けた後、アッセンブラ７２に拡散配線部７４及びプローブブロック７３を装着する。拡散配線部７４は、アッセンブラ７２の装着孔１２４に嵌め込まれ、プローブユニット７５の縁部８５に形成された突部８７はアッセンブラ７２の位置決め孔１２５に嵌め込まれる。そして、ブロック１０８とアッセンブラ７２とが第二固定孔１１３及び固定孔１２６に挿入されるねじ１２８で結合されると、プローブブロック７３及び拡散配線部７４がアッセンブラ７２に固定される。複数のプローブユニット７５の突部８７をアッセンブラ７２の複数の位置決め孔１２５にそれぞれ嵌め込むことにより、複数のプローブユニット７５をウェハ上の複数の検体６に一対一に対応させ整列させることができる。プローブユニット７５の突部８７及びアッセンブラ７２の位置決め孔１２５がそれぞれリソグラフィを用いて形成されている場合、リソグラフィの精度でプローブユニット７５を整列させることができる。尚、ブロック１０８の第二固定孔１１３とアッセンブラ７２の固定孔１２６とは、プローブユニット７５の突部８７及びアッセンブラ７２の位置決め孔１２５による位置決めに干渉しないように、ねじ１２８の外径より大きな内径を有する。
【００６０】
次にプローブカード４の構成要素間の導通について説明する。
図３０は、プローブカード４の構成要素間の導通を説明するための模式図である。
図３０に示すように、プローブエレメント７６の第一接触部７７は、第一接触部７７よりも配列間隔が広い第二接触部７９に導通している。第二接触部７９は、拡散配線部７４の電極４６に接触して導通する。電極４６は、電極４６の配列間隔より広い間隔で配列されたばね電極１２２に導通している。ばね電極１２２は、インターポーザ５を介して、又は直に配線盤１１の電極に導通する。配線盤１１の電極は外部接続電極６２に導通している。従って、外部接続電極６２に検査信号を入力すると、その検査信号は順に配列間隔が狭まるばね電極１２２、電極４６、第二接触部７９及び第一接触部７７を通じて検体６の電極７に入力される。
【図面の簡単な説明】
【００６１】
【図１】（Ａ）は本発明の一実施例によるプローブカードを示す斜視図であり、（Ｂ）はその部分拡大図である。
【図２】本発明の一実施例によるプローブアッセンブリを分解した状態を示す斜視図である。
【図３】本発明の一実施例によるプローブユニットと検体を示す斜視図である。
【図４】本発明の一実施例によるプローブユニットを示す斜視図である。
【図５】本発明の一実施例によるプローブユニットを示す平面図である。
【図６】（Ａ）は本発明の一実施例によるプローブエレメントを示す断面図であり、（Ｂ）はその平面図である。
【図７】本発明の一実施例によるプローブユニットの変形例を示す平面図である。
【図８】（Ａ）は本発明の一実施例によるプローブユニットの製造方法を示す平面図であり、（Ｂ）はそのｂ−ｂ線断面図であり、（Ｃ）はそのｃ−ｃ線断面図である。
【図９】（Ａ）は本発明の一実施例によるプローブユニットの製造方法を示す平面図であり、（Ｂ）はそのｂ−ｂ線断面図であり、（Ｃ）はそのｃ−ｃ線断面図である。
【図１０】（Ａ）は本発明の一実施例によるプローブユニットの製造方法を示す平面図であり、（Ｂ）はそのｂ−ｂ線断面図であり、（Ｃ）はそのｃ−ｃ線断面図である。
【図１１】（Ａ）は本発明の一実施例によるプローブユニットの製造方法を示す平面図であり、（Ｂ）はそのｂ−ｂ線断面図であり、（Ｃ）はそのｃ−ｃ線断面図である。
【図１２】（Ａ）は本発明の一実施例によるプローブユニットの製造方法を示す平面図であり、（Ｂ）はそのｂ−ｂ線断面図であり、（Ｃ）はそのｃ−ｃ線断面図である。
【図１３】（Ａ）は本発明の一実施例によるプローブユニットの製造方法を示す平面図であり、（Ｂ）はそのｂ−ｂ線断面図であり、（Ｃ）はそのｃ−ｃ線断面図である。
【図１４】（Ａ）は本発明の一実施例によるプローブユニットの製造方法を示す平面図であり、（Ｂ）はそのｂ−ｂ線断面図であり、（Ｃ）はそのｃ−ｃ線断面図である。
【図１５】（Ａ）は本発明の一実施例によるプローブユニットの製造方法を示す平面図であり、（Ｂ）はそのｂ−ｂ線断面図であり、（Ｃ）はそのｃ−ｃ線断面図である。
【図１６】（Ａ）は本発明の一実施例によるプローブユニットの製造方法を示す平面図であり、（Ｂ）はそのｂ−ｂ線断面図であり、（Ｃ）はそのｃ−ｃ線断面図である。
【図１７】（Ａ）は本発明の一実施例によるプローブユニットの製造方法を示す平面図であり、（Ｂ）はそのｂ−ｂ線断面図であり、（Ｃ）はそのｃ−ｃ線断面図である。
【図１８】（Ａ）は本発明の一実施例によるプローブユニットの製造方法を示す平面図であり、（Ｂ）はそのｂ−ｂ線断面図であり、（Ｃ）はそのｃ−ｃ線断面図である。
【図１９】（Ａ）は本発明の一実施例によるプローブユニットの製造方法を示す平面図であり、（Ｂ）はそのｂ−ｂ線断面図であり、（Ｃ）はそのｃ−ｃ線断面図である。
【図２０】（Ａ）は本発明の一実施例によるプローブユニットの製造方法を示す平面図であり、（Ｂ）はそのｂ−ｂ線断面図であり、（Ｃ）はそのｃ−ｃ線断面図である。
【図２１】（Ａ）は本発明の一実施例によるプローブユニットの製造方法を示す平面図であり、（Ｂ）はそのｂ−ｂ線断面図であり、（Ｃ）はそのｃ−ｃ線断面図である。
【図２２】（Ａ）は本発明の一実施例によるプローブユニットの製造方法を示す平面図であり、（Ｂ）はそのｂ−ｂ線断面図であり、（Ｃ）はそのｃ−ｃ線断面図である。
【図２３】（Ａ）は本発明の一実施例によるプローブユニットの製造方法を示す平面図であり、（Ｂ）はそのｂ−ｂ線断面図であり、（Ｃ）はそのｃ−ｃ線断面図である。
【図２４】（Ａ）は本発明の一実施例によるプローブユニットの製造方法を示す平面図であり、（Ｂ）はそのｂ−ｂ線断面図であり、（Ｃ）はそのｃ−ｃ線断面図である。
【図２５】（Ａ）は本発明の一実施例によるプローブユニットの製造方法を示す平面図であり、（Ｂ）はそのｂ−ｂ線断面図であり、（Ｃ）はそのｃ−ｃ線断面図である。
【図２６】本発明の一実施例によるプローブユニットの製造方法を示す平面図である。
【図２７】本発明の一実施例によるプローブユニットとブロックとの結合方法を説明するための斜視図である。
【図２８】本発明の一実施例によるプローブユニットとブロックとの結合方法を説明するための正面図である。
【図２９】本発明の一実施例によるプローブブロックと拡散配線部との結合方法を説明するための斜視図である。
【図３０】本発明の一実施例によるプローブカードの構成要素の導通を説明するための斜視図である。
【図３１】本発明の一実施例によるアッセンブラにプローブブロックが結合された状態を示す斜視図である。
【符号の説明】
【００６２】
６  検体、７  電極、７１  プローブアッセンブリ、７５  プローブユニット、７６  プローブエレメント、７７  第一接触部、７８  第一ばね部、７９  第二接触部、８０  第二ばね部、８１  中間部、８２  連結部、８３  第二ガイド部、８６  固定孔、８８  第一ガイド部、１０９  固定ピン
【図１】
2006194740.tif 000003
【図２】
2006194740.tif 000004
【図３】
2006194740.tif 000005
【図４】
2006194740.tif 000006
【図５】
2006194740.tif 000007
【図６】
2006194740.tif 000008
【図７】
2006194740.tif 000009
【図８】
2006194740.tif 000010
【図９】
2006194740.tif 000011
【図１０】
2006194740.tif 000012
【図１１】
2006194740.tif 000013
【図１２】
2006194740.tif 000014
【図１３】
2006194740.tif 000015
【図１４】
2006194740.tif 000016
【図１５】
2006194740.tif 000017
【図１６】
2006194740.tif 000018
【図１７】
2006194740.tif 000019
【図１８】
2006194740.tif 000020
【図１９】
2006194740.tif 000021
【図２０】
2006194740.tif 000022
【図２１】
2006194740.tif 000023
【図２２】
2006194740.tif 000024
【図２３】
2006194740.tif 000025
【図２４】
2006194740.tif 000026
【図２５】
2006194740.tif 000027
【図２６】
2006194740.tif 000028
【図２７】
2006194740.tif 000029
【図２８】
2006194740.tif 000030
【図２９】
2006194740.tif 000031
【図３０】
2006194740.tif 000032
【図３１】
2006194740.tif 000033