(57)【要約】【課題】  フォトダイオードの面積が縮小し光電流が微弱となっても安定して電圧信号を得ることが可能な光電流処理回路、及び該光電流処理回路に用いる電流増幅回路を提供する。【解決手段】  フォトダイオード402 と、反転入力端子に前記フォトダイオードの一方の端子が接続された演算増幅器104 と、べース端子が前記反転入力端子に接続され、コレクタ端子が電源に接続されたバイポーラトランジスタ106 と、ゲート端子が前記演算増幅器の出力端子に、ソース端子が前記バイポーラトランジスタのエミッタ端子に、それぞれ接続されたＭＯＳトランジスタ107 と、前記演算増幅器の非反転入力端子に接続された定電圧源103 とからなる電流増幅回路403 と、該電流増幅回路の前記ＭＯＳトランジスタのドレインに接続され、ドレインからの電流を電圧に変換する電流電圧変換器404 とで光電流処理回路を構成する。【選択図】        図  １
2006128739.tif 000002
【特許請求の範囲】
【請求項１】
フォトダイオードと、反転入力端子に前記フォトダイオードの一方の端子が接続された演算増幅器と、べース端子が前記反転入力端子に接続され、コレクタ端子が電源に接続されたバイポーラトランジスタと、ゲート端子が前記演算増幅器の出力端子に、ソース端子が前記バイポーラトランジスタのエミッタ端子に、それぞれ接続されたＭＯＳトランジスタと、前記演算増幅器の非反転入力端子に接続された定電圧源と、前記ＭＯＳトランジスタのドレイン端子に接続され、該ドレイン端子からの電流を電圧に変換する電流電圧変換器とを有する光電流処理回路。
【請求項２】
前記演算増幅器は、その非反転入力端子に前記フォトダイオードの他方の端子が接続されていることを特徴とする請求項１に係る光電流処理回路。
【請求項３】
前記バイポーラトランジスタは、複数のバイポーラトランジスタがダーリントン接続されて構成されていることを特徴とする請求項１に係る光電流処理回路。
【請求項４】
前記電流電圧変換器は、光電流を電圧に変換する素子として抵抗素子を有することを特徴とする請求項１に係る光電流処理回路。
【請求項５】
前記電流電圧変換器は、光電流を電圧に変換する素子としてのコンデンサと、該コンデンサと並列に接続され、前記コンデンサを短絡するスイッチとを有することを特徴とする請求項１に係る光電流処理回路。
【請求項６】
前記バイポーラトランジスタの電流増幅率の変動による出力電圧の変動を補正する補正手段を更に有することを特徴とする請求項１〜５のいずれか１項に係る光電流処理回路。
【請求項７】
反転入力端子に、フォトダイオードの一方の端子が接続された電流入力端子が接続される演算増幅器と、ベース端子が前記反転入力端子に接続され、コレクタ端子が電源に接続されたバイポーラトランジスタと、ゲート端子が前記演算増幅器の出力端子に、ソース端子が前記バイポーラトランジスタのエミッタ端子に、ドレイン端子が電流出力端子に、それぞれ接続されたＭＯＳトランジスタと、前記演算増幅器の非反転入力端子に接続された定電圧源とからなることを特徴とする電流増幅回路。
【請求項８】
前記演算増幅器は、その非反転入力端子に前記フォトダイオードの他方の端子が接続されていることを特徴とする請求項７に係る電流増幅回路。
【請求項９】
前記バイポーラトランジスタは、複数のバイポーラトランジスタがダーリントン接続されて構成されていることを特徴とする請求項７に係る電流増幅回路。
【請求項１０】
前記バイポーラトランジスタは、コレクタに相当する半導体基板と、該半導体基板上に形成され、ベースに相当する前記半導体基板と異なる導電型の第１の拡散層と、該第１の拡散層内の上方に形成され、エミッタに相当する前記半導体基板と同型導電型である第２の拡散層とから構成されていることを特徴とする請求項１〜６のいずれか１項に係る光電流処理回路。
【請求項１１】
前記バイポーラトランジスタは、コレクタに相当する半導体基板と、該半導体基板上に形成され、ベースに相当する前記半導体基板と異なる導電型の第１の拡散層と、該第１の拡散層内の上方に形成され、エミッタに相当する前記半導体基板と同型導電型である第２の拡散層とから構成されていることを特徴とする請求項７〜９のいずれか１項に係る電流増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、フォトダイオードからの光電流を増幅する電流増幅回路及びこの電流増幅回路を用いた光電流処理回路に関するものである。
【背景技術】
【０００２】
従来、フォトダイオードからの光電流を処理する光電流処理回路としては、例えば、吉田裕道他著「センサー回路と応用」（近代図書株式会社、1990年７月10日発行、第85頁）に記載されている図８に示すような構成のもの、及び特開平６−２３５６５８号公報に開示されている図９に示すような構成のものがよく知られている。図８に示した光電流処理回路は、光信号がフォトダイオード801 により光電流に変換され、該光電流は、非反転入力端子に定電圧源802 が接続され、反転入力端子と出力端子間に帰還抵抗803 が接続された演算増幅器804 によって構成された電流電圧変換器によって電圧信号に変換されるように構成されている。このとき、フォトダイオード801 からの光電流をＩp ，定電圧源802 の電圧値をＥr ，帰還抵抗803 の抵抗値をＲf とすると、出力電圧Ｖout は、
Ｖout ＝Ｅr −Ｒf ・Ｉp   ・・・・・・・・・・・・（１）
となり、電圧信号が得られる。
【０００３】
次に、図９に示す光電流処理回路について説明する。図９に示した光電流処理回路は、カソード端子が電源に接続されたフォトダイオード901 のアノード端子が演算増幅器902 の反転入力端子に接続され、前記演算増幅器902 の非反転入力端子には定電圧源903 が接続され、前記演算増幅器902 の反転入力端子と出力端子間には、光電流を蓄える積分コンデンサ904 と該積分コンデンサ904 をリセットするアナログスイッチ905 とが接続されて構成されている。
【０００４】
次に、かかる構成の光電流処理回路の動作について説明する。光電流検出前は、アナログスイッチ905 は閉じた状態であり、このとき、演算増幅器902 の出力端子には、定電圧源903 の電圧Ｅｒが出力されている。次にアナログスイッチ905 が開かれ、光電流の検出が開始される。アナログスイッチ905 が開かれ時間Ｔが経過したとき、積分コンデンサ904 の容量値をＣint とすると、出力電圧Ｖout は、
Ｖout ＝Ｅr −Ｉp ・Ｔ／Ｃint   ・・・・・・・・・（２）
となり、電圧信号が得られる。
【特許文献１】特開平６−２３５６５８号公報
【非特許文献１】吉田裕道  他著「センサー回路と応用」
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年、被写界を複数の領域に分割し、それぞれの領域毎の輝度信号を用いて測光を行う、いわゆる多分割測光が多くのカメラで用いられており、多分割測光では被写界からより多くの正確な輝度情報を得るためには、フォトダイオードの分割数が多ければ多いほど有利である。ところで、フォトダイオードと光電流処理回路を同一ＩＣチップ上に混載する場合、フォトダイオードがＩＣチップの一定の面積を占有する。したがって、フォトダイオードと光信号処理回路を混載しフォトダイオードの分割数を多くすると、分割したフォトダイオードの一つ当たりの受光面積が小さくなり、結果としてフォトダイオードから発生する光電流が非常に微弱となる。
【０００６】
図８に示した従来例では、微弱な光電流から所望の電圧信号を得るためには帰還抵抗803 の値Ｒｆを大きくする必要があり、そのため帰還抵抗803 の面積は非常に大きくなり、結果としてＩＣチップ面積が大きくなる。更に、帰還抵抗値Ｒｆが大きくなることにより帰還抵抗803 の寄生容量値Ｃｆも大きくなり、帰還抵抗値Ｒｆとその寄生容量値Ｃｆにより構成されるローパスフィルタにより応答特性が劣化する。
【０００７】
また図９に示した従来例では、所望の電圧信号を得るためには積分コンデンサ904 の容量値Ｃint を小さくする必要がある。一方、アナログスイッチ905 は通常ＭＯＳトランジスタで構成され、ゲート電圧を制御することによりスイッチの開閉を行う。このとき、ゲート−ドレイン間、及びゲート−ソース間にはそれぞれ寄生容量が存在し、ゲート電圧が変動したとき、これらの寄生容量を介してゲート電圧の変動成分がスイッチングノイズとして信号線に重畳される。ところで、このスイッチングノイズは積分コンデンサ904 の容量値Ｃint の逆数に比例する。すなわち、積分コンデンサ904 の容量値Ｃint が小さくなるに従いアナログスイッチ905 のスイッチングノイズの影響が大きくなる。また、積分コンデンサ904 の容量値が小さくなることに伴い積分コンデンサを微細化しなければならないが、積分コンデンサを微細化した場合、積分コンデンサの製造誤差が大きくなる。
【０００８】
本発明は、従来の光電流処理回路における上記課題を解決するためになされたものであり、フォトダイオードの面積が縮小し光電流が微弱となっても安定した電圧信号を得ることが可能な光電流処理回路、及び、この光電流処理回路に用いて好適な電流増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、請求項１に係る発明は、フォトダイオードと、反転入力端子に前記フォトダイオードの一方の端子が接続された演算増幅器と、ベース端子が反転入力端子に接続され、コレクタ端子が電源に接続されたバイポーラトランジスタと、ゲート端子が前記演算増幅器の出力端子に、ソース端子が前記バイポーラトランジスタのエミッタ端子に、それぞれ接続されたＭＯＳトランジスタと、前記演算増幅器の非反転入力端子に接続された定電圧源と、前記ＭＯＳトランジスタのドレイン端子に接続され、該ドレイン端子からの電流を電圧に変換する電流電圧変換器とで光電流処理回路を構成するものである。
【００１０】
請求項２に係る発明は、請求項１に係る光電流処理回路において、前記演算増幅器は、その非反転入力端子に前記フォトダイオードの他方の端子が接続されていることを特徴とするものである。
【００１１】
請求項３に係る発明は、請求項１に係る光電流処理回路において、前記バイポーラトランジスタは、複数のバイポーラトランジスタがダーリントン接続されて構成されていることを特徴とするものである。
【００１２】
請求項４に係る発明は、請求項１に係る光電流処理回路において、前記電流電圧変換器は、光電流を電圧に変換する素子として抵抗素子を有することを特徴とする。
【００１３】
請求項５に係る発明は、請求項１に係る光電流処理回路において、前記電流電圧変換器は、光電流を電圧に変換する素子としてのコンデンサと、該コンデンサと並列に接続され、前記コンデンサを短絡するスイッチとを有することを特徴とするものである。
【００１４】
請求項６に係る発明は、請求項１〜５のいずれか１項に係る光電流処理回路において、前記バイポーラトランジスタの電流増幅率の変動による出力電圧の変動を補正する補正手段を更に有することを特徴とするものである。
【００１５】
請求項７に係る発明は、反転入力端子に、フォトダイオードの一方の端子が接続された電流入力端子が接続される演算増幅器と、ベース端子が前記反転入力端子に接続され、コレクタ端子が電源に接続されたバイポーラトランジスタと、ゲート端子が前記演算増幅器の出力端子に、ソース端子が前記バイポーラトランジスタのエミッタ端子に、ドレイン端子が電流出力端子に、それぞれ接続されたＭＯＳトランジスタと、前記演算増幅器の非反転入力端子に接続された定電圧源とで電流増幅回路を構成するものである。
【００１６】
請求項８に係る発明は、請求項７に係る光電流処理回路において、前記演算増幅器は、その非反転入力端子に前記フォトダイオードの他方の端子が接続されていることを特徴とするものである。
【００１７】
請求項９に係る発明は、請求項７に係る光電流処理回路において、前記バイポーラトランジスタは、複数のバイポーラトランジスタがダーリントン接続されて構成されていることを特徴とするものである。
【００１８】
請求項10に係る発明は、請求項１〜６のいずれか１項に係る光電流処理回路において、前記バイポーラトランジスタは、コレクタに相当する半導体基板と、該半導体基板上に形成され、ベースに相当する前記半導体基板と異なる導電型の第１の拡散層と、該第１の拡散層内の上方に形成され、エミッタに相当する前記半導体基板と同型導電型である第２の拡散層とから構成されていることを特徴とするものである。
【００１９】
請求項11に係る発明は、請求項７〜９のいずれか１項に係る光電流処理回路において、前記バイポーラトランジスタは、コレクタに相当する半導体基板と、該半導体基板上に形成され、ベースに相当する前記半導体基板と異なる導電型の第１の拡散層と、該第１の拡散層内の上方に形成され、エミッタに相当する前記半導体基板と同型導電型である第２の拡散層とから構成されていることを特徴とするものである。
【発明の効果】
【００２０】
請求項１に係る光電流処理回路によれば、フォトダイオードにて検出した光電流をバイポーラトランジスタにより増幅し、演算増幅器で制御されたＭＯＳトランジスタを介して出力するので、安定して増幅された光電流を生成することができる。また、増幅された光電流が電流電圧変換器に伝達されるため、例えば、所望の電圧信号に変換する素子として抵抗素子を用いた場合、その抵抗値を増大させる必要がないので抵抗素子の面積の増大を抑えられ、ＩＣチップの面積を小さくすることができ、抵抗素子の面積が小さいため抵抗素子の寄生容量も小さくなり、抵抗素子と寄生容量により構成されるローパスフィルタのカットオフ周波数が高くなり応答特性が改善される。また、所望の電圧信号に変換する素子としてコンデンサを用いる場合、コンデンサの値を大きくすることができるのでアナログスイッチのスイッチングノイズの影響を抑えることができ、コンデンサを微細化しないためコンデンサの製造誤差を抑えることができる。
【００２１】
また請求項２に係る光電流処理回路によれば、演算増幅器の仮想短絡によりフォトダイオードに印加される電圧を零にすることができるので、ノイズとなる暗電流の発生を抑えることができる。また請求項３に係る光電流処理回路によれば、電流増幅率を増大させることができるので、非常に微弱な光電流に対しても安定して増幅された光電流を生成することができる。
【００２２】
また請求項４に係る光電流処理回路によれば、抵抗素子の抵抗値に比例した電圧信号を安定して生成することができる。また請求項５に係る光電流処理回路によれば、積分時間に比例した電圧信号を安定して生成することができる。
【００２３】
また請求項６に係る光電流処理回路によれば、バイポーラトランジスタのベース電流、すなわち、フォトダイオードからの光電流が非常に微弱となり、前記バイポーラトランジスタの電流増幅率が低下した場合であっても、光電流に比例した精度の高い電圧信号を得ることができる。
【００２４】
請求項７〜９に係る電流増幅回路によれば、フォトダイオードにて検出した光電流をバイポーラトランジスタにより増幅し、演算増幅器で制御されたＭＯＳトランジスタを介して出力するので、安定して増幅された光電流を生成することができる。
【００２５】
また請求項10に係る発明によれば、バイポーラプロセスを用いずＣＭＯＳプロセスのみによって構成できるので、ローコストで光電流処理回路を提供することができる。また請求項11に係る発明によれば、バイポーラプロセスを用いずＣＭＯＳプロセスのみによって構成できるので、ローコストで電流増幅回路を提供することができる。
【発明を実施するための最良の形態】
【００２６】
次に、発明を実施するための最良の形態について説明する。
【実施例】
【００２７】
（実施例１）
まず、本発明の実施例１について説明する。図１は本発明に係る電流増幅回路の実施例の構成を示す回路構成図である。図１に示すように、この実施例に係る電流増幅回路では、フォトダイオード101 のアノード端子が電流入力端子102 に接続されている。該電流入力端子102 は、非反転入力端子に定電圧源103 が接続された演算増幅器104 の反転入力端子、及びコレクタ端子が電源に接続されたバイポーラトランジスタ（Ｑ１）105 のベース端子に接続されている。また、前記演算増幅器104 の出力端子、及び前記バイポーラトランジスタ105 のエミッタ端子には、ドレイン端子に電流出力端子106 が接続されたＭＯＳトランジスタ（Ｍ１）107 のゲート端子及びソース端子がそれぞれ接続されて構成されている。
【００２８】
次に、このように構成されている電流増幅回路の動作について説明する。フォトダイオード101 からの光電流をＩp とすると、該光電流Ｉp はバイポーラトランジスタ106 のベースに流れ込む。よって、バイポーラトランジスタ106 のエミッタ端子には、
ＩE ＝（β−１）Ｉp   ・・・・・・・・・（３）
となる電流ＩE が流れる。ここで、βはバイポーラトランジスタ106 の電流増幅率である。このエミッタ電流ＩE は演算増幅回路104 により制御されたＭＯＳトランジスタ107 を介して電流出力端子105 に出力され、出力電流Ｉo は、
Ｉo ＝（β−１）Ｉp   ・・・・・・・・・（４）
となる。よって、この電流増幅回路においては、フォトダイオード101 からの光電流Ｉp を（β−１）倍に増幅して出力するので、フォトダイオード101 の受光面積が縮小し、光電流が微弱となっていても、安定した増幅された光電流を生成することができる。
【００２９】
なお、図２に示すように、図１に示した電流増幅回路においては、電流入力端子102 に接続されていないフォトダイオード101 のもう一方の端子、すなわち、カソード端子を演算増幅器104 の非反転入力端子に接続して構成してもよい。
【００３０】
このように構成された電流増幅回路においては、演算増幅器104 の仮想短絡によりフォトダイオード101 のアノード−カソード間の電圧はゼロとなり、フォトダイオード101 にバイアス電圧が印加される際に生じる暗電流の発生が抑えられるので、ノイズの少ない電流増幅を行うことができる。
【００３１】
また、図１における電流増幅回路におけるバイポーラトランジスタ106 の代わりに、図３に示すような、前段側バイポーラトランジスタ106aと後段側バイポーラトランジスタ106bのコレクタを共通に接続し、前段側バイポーラトランジスタ106aのエミッタ端子を後段側バイポーラトランジスタ106bのベース端子に接続して構成した、前記前段側バイポーラトランジスタ106aのベース端子が入力端子であり、前記後段側バイポーラトランジスタ106bのエミッタ端子が出力端子となるダーリントン接続106cに構成した複数のバイポーラトランジスタを用いてもよい。
【００３２】
このように構成された電流増幅回路においては、フォトダイオード101 からの光電流Ｉp はダーリントン接続のバイポーラトランジスタ106a及び106bによって増幅され、バイポーラトランジスタ各々の電流増幅率をβとすると、出力電流Ｉo は、
Ｉo ＝（β−１）2 Ｉp   ・・・・・・・・（５）
となる。よって、フォトダイオード101 からの光電流Ｉp を（β−１）2 倍に増幅するので、更に高い電流増幅を行うことができる。
【００３３】
（実施例２）
次に、図４を用いて、上記実施例あるいは変形例で示した電流増幅回路を適用した、光電流信号を電圧信号に変換する光電流処理回路の実施例を本発明の実施例２として説明する。この実施例に係る光電流処理回路401 では、フォトダイオード402 が、光電流を増幅する電流増幅回路403 に接続され、該電流増幅回路403 の出力は、前記電流増幅回路403 からの電流信号を抵抗素子により電圧に変換する電流電圧変換器404 に接続されて構成されている。
【００３４】
なお、前記電流増幅回路403 には、図示例では図１に示した構成の電流増幅回路が用いられており、前記電流電圧変換器404 は、非反転入力端子に定電圧源405 が接続され、反転入力端子と出力端子間に帰還抵抗406 が接続された演算増幅器407 により構成されている。
【００３５】
次に、このように構成されている光電流処理回路401 の動作について説明する。フォトダイオード402 により生成された光電流Ｉp は、上述したように電流増幅回路403 によって、
Ｉo ＝（β−１）Ｉp   ・・・・・・・・・（６）
に増幅される。
【００３６】
次に、増幅された光電流Ｉo は、電流電圧変換器404 によって電圧信号に変換され、光電流処理回路401 は、
Ｖout ＝Ｅr2−Ｒf （β−１）Ｉp   ・・・・・・・・・・・（７）
なる電圧信号Ｖout を出力する。ここで、Ｅr2は定電圧源405 の電圧値、Ｒf は帰還抵抗406 の抵抗値である。
【００３７】
このように構成された光電流処理回路401 においては、電流増幅回路403 により増幅された光電流が電流電圧変換器404 に伝達されるため、所望の電圧信号を得るために抵抗素子（帰還抵抗406 ）の値を増大させる必要がないので、抵抗素子の面積を十分に小さくすることができる。なお、電流増幅回路403 に演算増幅器が使用されてはいるものの、該演算増幅器はＭＯＳトランジスタのゲート端子に制御電圧を印加するだけであり負荷は非常に軽いので、演算増幅回路の回路面積は従来例で示した光電流処理回路の帰還抵抗の面積と比較して十分に小さい。よって、本実施例の光電流処理回路を用いることによりＩＣチップの面積の増大を抑えることができる。
【００３８】
また、帰還抵抗の抵抗値が小さいことは勿論、帰還抵抗用抵抗素子の面積が小さいことにより抵抗素子の寄生容量も小さくなるため、抵抗素子と寄生容量により構成されるローパスフィルタのカットオフ周波数が高くなり応答特性が改善される。
【００３９】
（実施例３）
次に、図５を用いて、上記図１〜図３に示した電流増幅回路を用いた、電流信号を電圧信号に変換する他の光電流処理回路の構成を実施例３として説明する。この実施例に係る光電流処理回路501 では、フォトダイオード502 が、光電流を増幅する電流増幅回路503 に接続され、該電流増幅回路503 の出力は、前記電流増幅回路503 からの電流信号をコンデンサに蓄積し、該コンデンサに蓄積された電荷に従って電流信号を電圧信号に変換する電流電圧変換器504 に接続されて構成されている。
【００４０】
前記電流増幅回路503 には、図示例では図２に示した構成の電流増幅回路が用いられており、前記電流電圧変換器504 は、非反転入力端子に定電圧源505 が接続され、反転入力端子と出力端子間に積分コンデンサ506 ，及び該積分コンデンサ506 をリセットするアナログスイッチ507 が接続された演算増幅器508 により構成されている。なお、本実施例においては、フォトダイオード502 のカソード端子及びアノード端子は、電流増幅回路503 を構成している演算増幅器の反転入力端子及び非反転入力端子に各々接続され、フォトダイオード502 にはゼロバイアスが設定されている。
【００４１】
次に、このように構成されている光電流処理回路501 の動作について説明する。まずフォトダイオード502 により生成された光電流Ｉp は、上述したように電流増幅回路503 によって、
Ｉo ＝（β−１）Ｉp   ・・・・・・・・・（８）
に増幅され、後段の電流電圧変換器504 に伝達される。
【００４２】
ところで、本実施例に係る光電流処理回路501 では、光電流検出前においては、アナログスイッチ507 は閉じた状態になっており、積分コンデンサ506 は短絡状態となっている。このとき、光電流処理回路501 から出力される電圧Ｖout としては、前記演算増幅器508 がボルテージフォロワとして動作しているので、
Ｖout ＝Ｅr3  ・・・・・・・・・・・・・（９）
なる電圧が出力される。ここで、Ｅr3は定電圧源505 の電圧値である。
【００４３】
次に、図示しない指令によりアナログスイッチ507 が開かれることにより、積分コンデンサ506 が演算増幅器508 の反転入力端子と出力端子間に電気的に接続されて、光電流の検出が開始される。電気的に演算増幅器508 の反転入力端子と出力端子間に接続された積分コンデンサ506 には、前段の電流増幅回路503 で増幅された光電流Ｉo が流入し電荷が蓄えられ、電荷量に比例した電圧が出力される。すなわち、アナログスイッチ507 が開かれ時刻Ｔが経過したとき、光電流処理回路501 は、
Ｖout ＝Ｅr3−（β−１）Ｉp ・Ｔ／Ｃint   ・・・・・・・（10）
なる電圧信号を出力する。ここで、Ｃint は積分コンデンサ506 の容量値である。
【００４４】
このように構成された光電流処理回路501 においては、電流増幅回路503 によって増幅された光電流が電流電圧変換器504 に伝達されるため、所望の電圧を得る際に積分コンデンサ506 の値を大きくすることができるので、積分コンデンサ506 の容量値の逆数に比例するアナログスイッチ507 のスイッチングノイズの影響を抑えることができる。更に、積分コンデンサ506 を微細化しないため積分コンデンサ506 の製造誤差を抑えることができるので、精度の高い光電流処理回路を実現することができる。
【００４５】
（実施例４）
次に、図６を用いて、上記図４及び図５に示した光電流処理回路に、前記電流増幅回路を構成するバイポーラトランジスタの電流増幅率の変動による出力電圧の変動を補正する補正手段を更に設置した光電流処理回路の構成を、実施例４として説明する。この実施例に係る光電流処理回路601 は、フォトダイオード602 が、光電流を増幅する電流増幅回路603 に接続され、該電流増幅回路603 の出力は増幅された光電流を電圧信号に変換する電流電圧変換器604 に接続され、該電流電圧変換器604 の出力は、前記電流増幅回路603 を構成するバイポーラトランジスタの電流増幅率の変動に伴う前記電流電圧変換器604 の出力の変動を補正する補正手段605 に接続され、該補正手段605 の出力は出力端子606 に接続して構成されている。
【００４６】
このように接続構成されている光電流処理回路601 における補正手段605 は、光電流量とバイポーラトランジスタの電流増幅率の変化量との関係より最適な補正値を図示しないメモリに格納しておき、電圧信号が入力した際には、この電圧信号に対し補正値を演算し出力を行うものである。
【００４７】
次に、このように構成されている光電流処理回路601 の動作について説明する。まず、フォトダイオード602 によって生成された光電流Ｉp は電流増幅回路603 によって、
Ｉo ＝（β−１）Ｉp   ・・・・・・・・・（11）
に増幅される。ここで、βはバイポーラトランジスタの電流増幅率である。ところで、前記電流増幅回路603 を構成しているバイポーラトランジスタのベース電流、すなわち、フォトダイオードからの光電流が非常に微弱となった場合、バイポーラトランジスタの電流増幅率βは低下し、結果として電流電圧変換器604 の出力電圧は非線形となる。次に、電流電圧変換器604 の出力は補正手段605 に入力され、入力した非線形な電圧信号に対し補正演算がなされ、線形な値に補正されて出力端子606 より電圧信号が出力される。
【００４８】
このように本実施例に係る光電流処理回路601 においては、補正手段605 により電圧信号が補正されるので、微弱な光電流が入力した場合でも光電流に比例した精度の高い電圧信号を得ることができる。
【００４９】
（実施例５）
次に、図７を用いて、上記各実施例及びその変形例における電流増幅回路を構成しているバイポーラトランジスタの構成を、実施例５として説明する。図７の（Ａ）に示すように、Ｎ型シリコン基板701 にＰウェル702 が形成され、更にＰウェル702 の内部にはＰウェル702 より高い不純物濃度のＰ型拡散層703 と、Ｎ型拡散層704 が形成されている。またＰウェル702 の外部のＮ型シリコン基板701 の上方にはＮ型拡散層705 が形成されている。よって、Ｎ型シリコン基板701 がコレクタ、Ｐウェル702 がベース、Ｎ型拡散層704 がエミッタとなるＮＰＮトランジスタが形成される。前記Ｐ型拡散層703 ，前記Ｎ型拡散層704 ，及び前記Ｎ型拡散層705 に図示しない電極を付けることによってベース端子、エミッタ端子及びコレクタ端子を形成することができる。しかしながら、 通常、Ｎ型シリコン基板701 は電源（最高電位）に接続されるため、このＮＰＮトランジスタは図７の（Ｂ）に示すように、常にコレクタ電極が電源Ｖccに接続されたトランジスタとなる。
【００５０】
このような構成のＮＰＮトランジスタは、バイポーラプロセス、若しくはＢｉＣＭＯＳプロセスを用いずＣＭＯＳプロセスのみにより形成することができる。よって、このように形成されたバイポーラトランジスタを用いることにより、上記各実施例及び変形例における電流増幅回路はバイポーラプロセスを用いずＣＭＯＳプロセスのみによって構成できるので、ローコストな電流増幅回路と光電流処理回路を提供することができる。
【図面の簡単な説明】
【００５１】
【図１】本発明に係る電流増幅回路の実施例を示す回路構成図である。
【図２】図１に示した実施例の変形例を示す回路構成図である。
【図３】図１に示した実施例の他の変形例を示す回路構成図である。
【図４】本発明に係る光電流処理回路の実施例を示す回路構成図である。
【図５】本発明に係る光電流処理回路の他の実施例を示す回路構成図である。
【図６】本発明に係る光電流処理回路の更に他の実施例を示すブロック構成図である。
【図７】上記各実施例又は変形例におけるバイポーラトランジスタの構成を示す図である。
【図８】従来の光電流処理回路の構成例を示す回路構成図である。
【図９】従来の光電流処理回路の他の構成例を示す回路構成図である。
【符号の説明】
【００５２】
101   フォトダイオード
102   電流入力端子
103   定電圧源
104   演算増幅器
105   電流出力端子
106   バイポーラトランジスタ
107   ＭＯＳトランジスタ
401   光電流処理回路
402   フォトダイオード
403   電流増幅回路
404   電流電圧変換器
405   定電圧源
406   帰還抵抗
407   演算増幅器
501   光電流処理回路
502   フォトダイオード
503   電流増幅回路
504   電流電圧変換器
505   定電圧源
506   積分コンデンサ
507   アナログスイッチ
508   演算増幅器
601   光電流処理回路
602   フォトダイオード
603   電流増幅回路
604   電流電圧変換器
605   補正手段
606   出力端子
701   Ｎ型シリコン基板
702   Ｐウェル
703   Ｐ型拡散層
704   Ｎ型拡散層
705   Ｎ型拡散層
【図１】
2006128739.tif 000003
【図２】
2006128739.tif 000004
【図３】
2006128739.tif 000005
【図４】
2006128739.tif 000006
【図５】
2006128739.tif 000007
【図６】
2006128739.tif 000008
【図７】
2006128739.tif 000009
【図８】
2006128739.tif 000010
【図９】
2006128739.tif 000011