(57)【要約】【課題】  強誘電体膜と上部電極の界面状態を良好に保つと共に、強誘電体膜の過剰成分（主にＰｂ）を効果的に除去することのできる半導体装置の製造方法及び強誘電体キャパシタ構造を提供する。【解決手段】  導電性プラグ１２と接続される下部電極部材層１３を形成する。下部電極部材層１３上に強誘電体膜１４（ＰＺＴ）を形成し、結晶化アニールを施す。次に、上部電極部材層１５の一部である上部電極部材層１５ｓを形成する。次に、上部電極部材層１５ｓ上に拡散促進膜１６を形成する。この状態で、回復アニール工程を実施する。拡散促進膜１６は、強誘電体膜１４（ＰＺＴ）中の過剰Ｐｂを、上部電極部材層１５ｓを介して吸収する。その後、拡散促進膜１６は除去され、上部電極部材層１５としての残りの部材層を形成する。【選択図】  図１
2006059970.tif 000002
【特許請求の範囲】
【請求項１】
強誘電体キャパシタを備えた半導体装置の製造方法であって、
下部電極部材層を形成する工程と、
前記下部電極部材層上に強誘電体膜を形成する工程と、
前記強誘電体膜上に上部電極部材層の一部を形成する工程と、
前記上部電極部材層上に拡散促進膜を形成する工程と、
前記強誘電体膜中の過剰成分を前記強誘電体膜から他の領域に移動させる熱処理工程と、
前記拡散促進膜を除去する工程と、
前記上部電極部材層として他の部材層を形成する工程と、
前記上部電極部材層、前記強誘電体膜、及び前記下部電極部材層をエッチングし所定のキャパシタ形状を形成する工程と、
を含む半導体装置の製造方法。
【請求項２】
前記強誘電体膜はＰｂを含有し、前記拡散促進膜は少なくともＴｉまたはＳｉを含む化合物で形成する請求項１記載の半導体装置の製造方法。
【請求項３】
前記上部電極部材層の一部は、前記拡散促進膜よりも膜厚を小さくする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記熱処理工程は、前記強誘電体膜中の過剰成分を前記拡散促進膜へ吸収させる作用を伴う請求項１〜３いずれか一つに記載の半導体装置の製造方法。
【請求項５】
強誘電体キャパシタを備えた半導体装置の製造方法であって、
下部電極部材層を形成する工程と、
前記下部電極部材層上に強誘電体膜を形成する工程と、
前記強誘電体膜上に上部電極部材層を形成する工程と、
前記上部電極部材層上に拡散促進膜を形成する工程と、
前記強誘電体膜中の過剰成分を前記強誘電体膜から他の領域に移動させる熱処理工程と、
前記拡散促進膜、前記上部電極部材層、前記強誘電体膜、及び前記下部電極部材層をエッチングし所定のキャパシタ形状を形成する工程と、
を含む半導体装置の製造方法。
【請求項６】
前記強誘電体膜はＰｂを含有し、前記拡散促進膜は少なくともＴｉを含む化合物で形成する請求項５記載の半導体装置の製造方法。
【請求項７】
前記上部電極部材層は、前記拡散促進膜よりも膜厚を小さくする請求項５または６記載の半導体装置の製造方法。
【請求項８】
前記熱処理工程は、前記強誘電体膜中の過剰成分を前記拡散促進膜へ吸収させる作用を伴う請求項５〜７いずれか一つに記載の半導体装置の製造方法。
【請求項９】
前記熱処理工程後、前記拡散促進膜を任意の膜厚除去する工程をさらに含む請求項５〜８いずれか一つに記載の半導体装置の製造方法。
【請求項１０】
前記拡散促進膜は、水素バリア膜としての作用を伴う請求項５〜９いずれか一つに記載の半導体装置の製造方法。
【請求項１１】
少なくとも前記キャパシタ形状を覆う水素バリア膜を形成する工程をさらに含む請求項５〜９いずれか一つに記載の半導体装置の製造方法。
【請求項１２】
前記下部電極部材層は、基板上に形成したトランジスタ素子の所定部と導電性プラグを介して接続されるように形成する請求項１〜１１いずれか一つに記載の半導体装置の製造方法。
【請求項１３】
前記強誘電体膜を形成する工程は、ゾル−ゲル法により所望の膜厚を得た強誘電体材料を熱処理して結晶化する請求項１〜１２いずれか一つに記載の半導体装置の製造方法。
【請求項１４】
Ｐｂを含む強誘電体膜をキャパシタ絶縁膜とする強誘電体キャパシタ構造において、
前記強誘電体膜を挟む下部電極及び上部電極と、
前記上部電極上に形成されたＰｂの拡散を促進する拡散促進膜と、
前記拡散促進膜上を含み前記下部電極、前記強誘電体膜及び前記上部電極の積層形状を覆う水素バリア膜と、
を含む強誘電体キャパシタ構造。
【請求項１５】
前記拡散促進膜は、Ｔｉの酸化化合物でなる請求項１４記載の強誘電体キャパシタ構造。
【請求項１６】
前記水素バリア膜上に形成された絶縁膜と、
前記絶縁膜上に形成され、前記絶縁膜、前記水素バリア膜及び前記拡散促進膜の所定領域を貫通する開孔を介して前記上部電極と接続される配線部材と、
をさらに含む請求項１４または１５記載の強誘電体キャパシタ構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、下部電極／強誘電体膜／上部電極のスタックキャパシタ構造を有する半導体装置の製造方法及び強誘電体キャパシタ構造に関する。
【背景技術】
【０００２】
強誘電体メモリは、近年、高集積化と共に良好な角形性を伴うヒステリシス特性が求められている。強誘電体メモリは、良好な強誘電体特性を得るために、強誘電体膜のプロセス劣化の低減、またはダメージ回復が重要である。プロセス劣化とは、強誘電体キャパシタの形成後のプロセスにより強誘電体特性が劣化してしまう現象である。強誘電体膜のプロセス劣化は、一般に酸素雰囲気中での高温の熱処理によりダメージ回復が可能であることが知られている。これは、回復アニールと呼ばれ、上部電極形成以降に行なわれるのが一般的である。
【０００３】
強誘電体膜における強誘電体材料がＰＺＴ（（ＰｂＺｒＸＴｉ１−ＸＯ３）系：ジルコン酸チタン酸鉛系）の場合、ＰｂやＯ等の欠乏は特性劣化の原因となる。ＰＺＴは、ゾル−ゲル法により成膜する技術が確立されている。ゾル−ゲル法は、液体状の原料をウェハ上にコーティング（回転塗布）して、熱処理により焼成する方法である。ゾル−ゲル法が用いられるＰＺＴの出発原料は、Ｐｂを量論組成に対して５〜１０％過剰に仕込んでおく。その理由は、ＰＺＴの所望膜厚を得る回転塗布の過程でＰｂの拡散や蒸発が起こるからである。ＰＺＴの回転塗布工程は、溶媒の除去や有機成分の除去のため加熱を伴う。この加熱時にＰｂは拡散や蒸発を起こす。従って、ＰＺＴの出発原料は、Ｐｂを過剰に仕込む必要がある。
【０００４】
Ｐｂの過剰分はＰＺＴ膜表面に偏析する傾向がある。ＰＺＴ膜は、Ｐｂの過剰分が残留していると、良好な強誘電体特性が得られない。上記回復アニールは、材料段階で過剰に仕込んであったＰｂを除去する作用も兼ね備えている。また、強誘電体膜と上部電極の界面を良好な状態とすることも特性にとっては重要であると考えられる。
【０００５】
回復アニールを行うタイミングとしては、次のような方法がある。
（ｉ）ウェハ上の所定層に下部電極／強誘電体膜／上部電極を積層し、さらに、キャパシタ形状をパターニングした後に回復アニールを行う。
（ii）ウェハ上の所定層に下部電極／強誘電体膜／上部電極を積層した段階で、つまりキャパシタ形状をパターニングする前に回復アニールを行う。
【０００６】
上記（ｉ）では、ＰＺＴ膜の側壁が露出した状態にある。このため、Ｐｂは回復アニール中に側壁から蒸発し易い。しかしながら、強誘電体膜の面内方向にＰｂの組成ずれを起こす恐れがある。これにより、強誘電体の特性、信頼性の劣化が懸念される。
【０００７】
上記（ii）では、ＰＺＴ膜は上部電極に覆われ、側壁は露出しない。このため、Ｐｂの面内組成ずれの問題はない。しかし、過剰Ｐｂの除去という観点から鑑みると、回復アニールの高温化（例えば７００℃以上）が必要になる。高温化処理は、トランジスタ素子に悪影響を及ぼすので、避けたいところである。
【０００８】
従来技術には、強誘電体膜の表面に生成されるＰｂ過剰の構造遷移層をドライエッチングにて除去する技術の開示がある（例えば、特許文献１参照）。また、強誘電体膜表面に形成された二次相をウェットエッチングにて除去し、強誘電体膜の滑らかな表面を得るような技術の開示がある（例えば、特許文献２参照）。いずれの場合も、強誘電体膜を露出させた状態で、その表面部をエッチングする方法である。
【特許文献１】特開平１０−３４１０１０号公報（５頁、６頁、図１）
【特許文献２】特開２００１−１４４０６７号公報（３頁、４頁）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
強誘電体膜の表面部をエッチングする方法では、Ｐｂ過剰等の構造遷移層が除去されるとしても、強誘電体膜へのダメージは少なからず生じるものと考えられる。また、上述したように、回復アニールは、過剰Ｐｂの除去作用がある。しかしながら、上記（ｉ）のタイミングでの回復アニールの実施は、Ｐｂの組成ずれの問題がある。上記（ii）のタイミングでの回復アニールの実施は、高温処理を要する。これらの問題は、より微細化されていく強誘電体キャパシタにとっては無視できない。
【００１０】
本発明は上記のような事情を考慮してなされたもので、強誘電体膜と上部電極の界面状態を良好に保つと共に、強誘電体膜の過剰成分（主にＰｂ）を効果的に除去することのできる半導体装置の製造方法及び強誘電体キャパシタ構造を提供しようとするものである。
【課題を解決するための手段】
【００１１】
本発明に係る半導体装置の製造方法は、強誘電体キャパシタを備えた半導体装置の製造方法であって、下部電極部材層を形成する工程と、前記下部電極部材層上に強誘電体膜を形成する工程と、前記強誘電体膜上に上部電極部材層の一部を形成する工程と、前記上部電極部材層上に拡散促進膜を形成する工程と、前記強誘電体膜中の過剰成分を前記強誘電体膜から他の領域に移動させる熱処理工程と、前記拡散促進膜を除去する工程と、前記上部電極部材層として他の部材層を形成する工程と、前記上部電極部材層、前記強誘電体膜、及び前記下部電極部材層をエッチングし所定のキャパシタ形状を形成する工程と、を含む。
【００１２】
上記本発明に係る半導体装置の製造方法によれば、拡散促進膜を形成することによって、熱処理工程で拡散促進膜が強誘電体膜中の過剰成分を他の領域に移動させる。この熱処理工程は、キャパシタ形状のパターニング前に行われる。従って、この熱処理工程は、強誘電体膜の側壁を露出させずに行われる。このため、強誘電体膜面内方向の組成ずれは起こらない。しかも、拡散促進膜を設けるので比較的低温で強誘電体膜から過剰成分が除去される。強誘電体膜における過剰成分の除去後、拡散促進膜は除去されるが、この拡散促進膜の除去中において強誘電体膜の表面部は露出されることはない。従って、強誘電体膜表面部への直接のダメージは生じない。
【００１３】
また、上記本発明に係る半導体装置の製造方法において、次のようないずれかの特徴を有することにより、製造工程上有利で、かつ強誘電体膜の膜質、特性向上に寄与する。
前記強誘電体膜はＰｂを含有し、前記拡散促進膜は少なくともＴｉまたはＳｉを含む化合物で形成することを特徴とする。
前記上部電極部材層の一部は、前記拡散促進膜よりも膜厚を小さくすることを特徴とする。
前記熱処理工程は、前記強誘電体膜中の過剰成分を前記拡散促進膜へ吸収させる作用を伴うことを特徴とする。
【００１４】
本発明に係る半導体装置の製造方法は、強誘電体キャパシタを備えた半導体装置の製造方法であって、下部電極部材層を形成する工程と、前記下部電極部材層上に強誘電体膜を形成する工程と、前記強誘電体膜上に上部電極部材層を形成する工程と、前記上部電極部材層上に拡散促進膜を形成する工程と、前記強誘電体膜中の過剰成分を前記強誘電体膜から他の領域に移動させる熱処理工程と、前記拡散促進膜、前記上部電極部材層、前記強誘電体膜、及び前記下部電極部材層をエッチングし所定のキャパシタ形状を形成する工程と、を含む。
【００１５】
上記本発明に係る半導体装置の製造方法によれば、拡散促進膜を形成することによって、熱処理工程で拡散促進膜が強誘電体膜中の過剰成分を他の領域に移動させる。この熱処理工程は、キャパシタ形状のパターニング前に行われる。従って、この熱処理工程は、強誘電体膜の側壁を露出させずに行われる。このため、強誘電体膜面内方向の組成ずれは起こらない。しかも、拡散促進膜を設けるので比較的低温で強誘電体膜から過剰成分が除去される。強誘電体膜における過剰成分の除去後も拡散促進膜は残され、他の働きを持たせることもできる。
【００１６】
また、上記本発明に係る半導体装置の製造方法において、次のようないずれかの特徴を有することにより製造工程上有利で、かつ強誘電体膜の膜質、特性向上に寄与する。
前記強誘電体膜はＰｂを含有し、前記拡散促進膜は少なくともＴｉを含む化合物で形成する。
前記上部電極部材層は、前記拡散促進膜よりも膜厚を小さくすることを特徴とする。
前記熱処理工程は、前記強誘電体膜中の過剰成分を前記拡散促進膜へ吸収させる作用を伴うことを特徴とする。
前記熱処理工程後、前記拡散促進膜を任意の膜厚除去する工程をさらに含むことを特徴とする。
前記拡散促進膜は、水素バリア膜としての作用を伴うことを特徴とする。
少なくとも前記キャパシタ形状を覆う水素バリア膜を形成する工程をさらに含むことを特徴とする。
前記下部電極部材層は、基板上に形成したトランジスタ素子の所定部と導電性プラグを介して接続されるように形成することを特徴とする。
前記強誘電体膜を形成する工程は、ゾル−ゲル法により所望の膜厚を得た強誘電体材料を熱処理して結晶化することを特徴とする。
【００１７】
また、本発明は、Ｐｂを含む強誘電体膜をキャパシタ絶縁膜とする強誘電体キャパシタ構造において、前記強誘電体膜を挟む下部電極及び上部電極と、前記上部電極上に形成されたＰｂの拡散を促進する拡散促進膜と、前記拡散促進膜上を含み前記下部電極、前記強誘電体膜及び前記上部電極の積層形状を覆う水素バリア膜と、を含む。
【００１８】
上記本発明に係る強誘電体キャパシタ構造によれば、上部電極上にＰｂの拡散促進膜を設ける。これにより、プロセス中における熱処理工程では、拡散促進膜が強誘電体膜中の過剰Ｐｂ成分を吸収する。また、水素バリア膜は強誘電体膜の酸素欠損を防ぐ。
【００１９】
また、上記本発明に係る強誘電体キャパシタ構造において、前記拡散促進膜は、Ｔｉの酸化化合物でなることを特徴とする。拡散促進膜としてＰｂを吸収するように働き、少なからずＰｂＴｉＯＸ化がなされる。
また、上記本発明に係る強誘電体キャパシタ構造において、前記水素バリア膜上に形成された絶縁膜と、前記絶縁膜上に形成され、前記絶縁膜、前記水素バリア膜及び前記拡散促進膜の所定領域を貫通する開孔を介して前記上部電極と接続される配線部材と、をさらに含むことを特徴とする。上部電極との配線接続構造が得られる。
【発明を実施するための形態】
【００２０】
図１〜図３は、本発明の第１実施形態に係る半導装置の製造方法の要部を工程順に示す断面図である。強誘電体キャパシタを備えた半導体装置、例えば強誘電体メモリにおけるメモリセルのキャパシタ構造を形成する。
図１に示すように、絶縁膜１１を貫通する導電性プラグ１２は、その一端が、半導体基板上の図示しないＭＯＳ  ＦＥＴで構成される選択トランジスタのソースに繋がる。導電性プラグ１２は、例えばＷ（タングステン）プラグである。導電性プラグ１２がＷプラグの場合、絶縁膜１１貫通内の側壁及び底部接触部には図示しないバリアメタルが介在している。導電性プラグ１２の他端は絶縁膜１１と共にＣＭＰ（化学的機械的研磨）技術で平坦化される。この平坦化面に導電性プラグ１２と接続される強誘電体キャパシタの構成部材を積層する。
【００２１】
導電性プラグ１２上を含む絶縁膜１１上に下部電極部材層１３を形成する。下部電極部材層１３に関し、積層膜として次のような例があげられる。例えば、導電性プラグ１２側からＴｉＡｌＮ／Ｉｒ／ＩｒＯＸ／Ｐｔの各膜を積層する。これらはスパッタ法を用いて形成する。このような積層は、導電性プラグ１２（例えばＷ）との密着及び拡散・反応バリア性能を有し、特に酸化防止（高抵抗化防止）の役割を担う。下部電極１３はその他の物質による積層も十分考えられるが、密着及び拡散・反応バリア性能に優れる物質を選択するとよい。下部電極１３は、トータルで１００〜３００ｎｍの範囲で選択される所定厚さとする。
【００２２】
次に、下部電極１３上に強誘電体膜１４を形成する。強誘電体膜１４は、ゾル−ゲル法により成膜するＰＺＴとする。このＰＺＴの組成比は、上述のようにＰｂを過剰に仕込んであり、例えばＰｂ：Ｚｒ：Ｔｉ＝１１０：４０：６０としている。このＰＺＴの膜厚は１５０ｎｍ程度とする。なお、ＰＺＴ結晶化条件は、例えば急速加熱炉における酸素雰囲気中での熱処理、６００℃、５分程度である（結晶化アニール）。
【００２３】
次に、このＰＺＴでなる強誘電体膜１４上に上部電極部材層１５の一部である上部電極部材層１５ｓを形成する。上部電極部材層１５ｓは、ここではＰｔ膜をスパッタリング法で５０ｎｍ程度形成する。次いで、上部電極部材層１５ｓ上に拡散促進膜１６を形成する。拡散促進膜１６として、ここではＳｉＯ２膜を用いる。ＳｉＯ２膜は、例えばＯ３−ＴＥＯＳと呼ばれる、ＴＥＯＳ（テトラエトキシシラン）とオゾンの反応を利用したプラズマＣＶＤ法により成膜される。ＳｉＯ２膜は、２００ｎｍ程度の膜厚とする。
【００２４】
上記のような拡散促進膜１６が形成されている状態で、回復アニール工程を実施する。回復アニールの条件は、酸素雰囲気中のファーネスアニールで６５０℃、３０分とした。これにより、拡散促進膜１６（ＳｉＯ２膜）は、強誘電体膜１４（ＰＺＴ）中の過剰Ｐｂを上部電極部材層１５ｓの薄いＰｔ膜を介して吸収し、少なからずＰｂＳｉＯＸ化がなされる。
【００２５】
次に、図２に示すように、拡散促進膜１６を除去する。拡散促進膜１６は、例えば５０ｗｔ％のフッ酸によるウェットエッチングで除去される。拡散促進膜１６は、その他ドライエッチングによる除去も考えられる。いずれにしても拡散促進膜１６は完全に除去されることが重要である。
【００２６】
次に、露出した上部電極部材層１５ｓ（Ｐｔ膜）上に、他の上部電極部材層１５ｕを形成する。上部電極部材層１５ｕは、５０ｎｍ程度のＩｒＯＸ膜、さらにその上に１００ｎｍ程度のＩｒ膜の成膜により構成される。これにより、上部電極部材層１５ｓ（Ｐｔ膜）と上部電極部材層１５ｕ（ＩｒＯＸ／Ｉｒ積層膜）によって、上部電極部材層１５が構成される。
【００２７】
次に、図３に示すように、フォトリソグラフィ工程、エッチング工程を経ることにより、強誘電体キャパシタＣ１の形状を得る。すなわち、所定領域に形成したマスク（破線）で覆われていない領域における上部電極部材層１５、強誘電体膜１４、下部電極部材層１３を、物理的なエッチング、トリミング等を伴って除去する。これにより、強誘電体膜１４を挟む下部電極ＢＥ及び上部電極ＴＥでなるスタック型の強誘電体キャパシタＣ１が構成される。その後、図示しないが層間の絶縁膜や保護膜を形成する。上部電極ＴＥが別の配線と接続されるなどして基準電位（プレート電位等）が与えられる形態をとってもよい。
【００２８】
上記実施形態の方法によれば、薄い上部電極部材層１５ｓ上に拡散促進膜１６を形成する。これにより、熱処理工程すなわち回復アニールで拡散促進膜１６が強誘電体膜１４中の過剰成分（Ｐｂ）を他の領域、すなわち、上方の拡散促進膜１６の方に移動（吸収）させる。回復アニールは、キャパシタＣ１の形状のパターニング前に行われる。従って、この回復アニールは、強誘電体膜１４の側壁を露出させずに行われる。このため、強誘電体膜１４面内方向の組成ずれは起こらない。しかも、拡散促進膜１６を設けるので、比較的低温で強誘電体膜１４から過剰成分（Ｐｂ）が除去される。その後、拡散促進膜１６は除去され、残りの上部電極部材層１５ｕが形成される。これにより、強誘電体膜１４と上部電極１５ｓの界面状態は良好であり、かつ、強誘電体膜１４の過剰成分（Ｐｂ）は効果的に除去される。よって、信頼性に優れ、良好な強誘電体特性を得ることができる。
【００２９】
また、拡散促進膜１６によって、Ｐｂが吸収されるため、大気中へのＰｂの蒸発、拡散が比較的少ない。これにより、作業者にとっては安全性に優れる製造プロセスとなり、環境面の観点からも有益である。
【００３０】
因みに、上記実施形態の方法で得られた強誘電体キャパシタＣ１の評価をするため、次のような異なる条件を付加した強誘電体キャパシタのサンプルを作製し、ヒステリシス特性を比較した。
（ａ）上記実施形態の方法のうち、拡散促進膜１６を設けずに作製された強誘電体キャパシタ。
（ｂ）上記実施形態の方法のうち、拡散促進膜１６を設けず、かつ回復アニールの温度を上げ、７００℃、３０分にして作製された強誘電体キャパシタ。
（ｃ）上記実施形態の方法のうち、拡散促進膜１６としてＴｉ（またはＴｉＯＸ）を利用して作製された強誘電体キャパシタ。なお、拡散促進膜１６の除去方法はドライエッチングである。
【００３１】
上記サンプルについて、次のような比較結果が得られた。
（ａ）の強誘電体キャパシタは、上記実施形態の方法で得られた強誘電体キャパシタＣ１に比べてヒステリシス特性が劣っている。
（ｃ）の強誘電体キャパシタは、上記実施形態の方法で得られた強誘電体キャパシタＣ１と大差なく、ヒステリシス特性は良好である。
（ｂ）の強誘電体キャパシタは、（ｃ）の強誘電体キャパシタと同等の特性が得られた。すなわち、拡散促進膜１６の存在により、回復アニールの低温化が可能である。
【００３２】
なお、上記実施形態の方法において、拡散促進膜１６として、ＳｉＯ２膜を利用したが、他の物質膜も考えられる。例えばＴｉまたはＴｉの酸化物質膜、ＴｉＯＸ膜を用いてもよい。この場合、Ｔｉはスパッタリング法での成膜である。Ｔｉ膜は、回復アニールの熱処理でＴｉＯＸ膜化する。拡散促進膜１６（ＴｉＯＸ膜）は、強誘電体膜１４（ＰＺＴ）中の過剰Ｐｂを、上部電極部材層１５ｓの薄いＰｔ膜を介して吸収することによって、少なからずＰｂＴｉＯＸ化がなされる。このときの拡散促進膜１６は、ドライエッチングで除去される。
また、上部電極ＴＥは、他の積層構造でもよい。Ｐｔ、ＳＲＯ（ＳｒＲｕＯ３）、Ｉｒ、ＩｒＯＸから選択される２種類以上の積層膜で構成されるようにしてもよい。
【００３３】
図４〜図７は、本発明の第２実施形態に係る半導装置の製造方法の要部を工程順に示す断面図である。強誘電体キャパシタを備えた半導体装置、例えば強誘電体メモリにおけるメモリセルのキャパシタ構造を形成する。
図４に示すように、絶縁膜２１を貫通する導電性プラグ２２は、その一端が、半導体基板上の図示しないＭＯＳ  ＦＥＴで構成される選択トランジスタのソースに繋がる。導電性プラグ２２は、例えばＷ（タングステン）プラグである。導電性プラグ２２がＷプラグの場合、絶縁膜２１貫通内の側壁及び底部接触部には図示しないバリアメタルが介在している。導電性プラグ２２の他端は絶縁膜２１と共にＣＭＰ（化学的機械的研磨）技術で平坦化される。この平坦化面に導電性プラグ２２と接続される強誘電体キャパシタの構成部材を積層する。
【００３４】
導電性プラグ２２上を含む絶縁膜２１上に下部電極部材層２３を形成する。下部電極部材層２３に関し、積層膜として次のような例があげられる。例えば、導電性プラグ２２側からＴｉＡｌＮ／Ｉｒ／ＩｒＯＸ／Ｐｔの各膜を積層する。このような積層は、導電性プラグ２２（例えばＷ）との密着及び拡散・反応バリア性能を有し、特に酸化防止（高抵抗化防止）の役割を担う。下部電極２３はその他の物質による積層も十分考えられるが、密着及び拡散・反応バリア性能に優れる物質を選択するとよい。下部電極２３は、トータルで１００〜３００ｎｍの範囲で選択される所定厚さとする。
【００３５】
次に、下部電極２３上に強誘電体膜２４を形成する。強誘電体膜２４は、ゾル−ゲル法により成膜するＰＺＴとする。このＰＺＴの組成比は、上述のようにＰｂを過剰に仕込んであり、例えばＰｂ：Ｚｒ：Ｔｉ＝１１０：４０：６０としている。このＰＺＴの膜厚は１５０ｎｍ程度とする。なお、ＰＺＴ結晶化条件は、例えば急速加熱炉における酸素雰囲気中での熱処理、６００℃、５分程度である（結晶化アニール）。
【００３６】
次に、このＰＺＴでなる強誘電体膜２４上に上部電極部材層２５を形成する。上部電極部材層２５は、ここではＰｔ膜をスパッタリング法で２００ｎｍ程度形成する。次いで、上部電極部材層２５上に拡散促進膜２６を形成する。拡散促進膜２６としては、ＴｉもしくはＴｉＯＸの膜を用いる。Ｔｉ膜を例えばスパッタリング法で３０ｎｍ程度の膜厚になるよう成膜する。Ｔｉ膜は、その後の熱処理工程（回復アニール）でＴｉＯＸ膜となる。
【００３７】
また、上部電極部材層２５及び拡散促進膜２６のその他の膜厚条件として次のような一例も考えられる。Ｐｔ膜を５０〜１００ｎｍの範囲から選択される所定膜厚とし、拡散促進膜２６としてＴｉＯＸ膜を１００〜５００ｎｍの範囲から選択される所定膜厚で形成してもよい。ＴｉＯＸ膜は、スパッタリング法及び熱酸化法により成膜する。すなわち、上部電極部材層２５は、拡散促進膜２６より膜厚が小さくするようにしてもよい。
【００３８】
上記のような拡散促進膜２６が形成されている状態で、回復アニール工程を実施する。回復アニールは、酸素雰囲気中のファーネスアニールで６５０℃、３０分の条件で行う。これにより、拡散促進膜２６（ＴｉＯＸ膜）は、強誘電体膜２４（ＰＺＴ）中の過剰Ｐｂを上部電極部材層２５のＰｔ膜を介して吸収し、少なからずＰｂＴｉＯＸ化がなされる。拡散促進膜２６（ＴｉＯＸ膜）は、水素バリア膜としての性能を併せ持っているので、エッチング除去せず、残しておく。以降、拡散促進膜２６は、水素バリア膜２６Ｂとする。あるいは、拡散促進膜２６（ＴｉＯＸ膜）は、膜厚調整のため一部エッチング除去してもよいが、いずれにしても水素バリア膜２６Ｂとして残しておく。
【００３９】
次に、図５に示すように、フォトリソグラフィ工程、エッチング工程を経ることにより、強誘電体キャパシタＣ２の形状を得る。すなわち、所定領域に形成したマスク（破線）で覆われていない領域における水素バリア膜２６Ｂ、上部電極部材層２５、強誘電体膜２４、下部電極部材層２３を、物理的なエッチング、トリミング等を伴って除去する。これにより、強誘電体膜２４を挟む下部電極ＢＥ及び上部電極ＴＥでなるスタック型の強誘電体キャパシタＣ２が構成される。上部電極ＴＥ上には、もとは拡散促進膜２６であった水素バリア膜２６ＢとしてのＴｉＯＸ膜が設けられている。
【００４０】
次に、図６に示すように、強誘電体キャパシタＣ２の形状を覆うように、絶縁膜２１上から強誘電体キャパシタＣ２側部及び水素バリア膜２６Ｂ上に、水素バリア膜２７を形成する。ここでの水素バリア膜２７は、ＡｌＯＸ膜を用いる。このＡｌＯＸ膜は、緻密性に優れるメタルＣＶＤ技術を経て成膜し、膜厚は６０ｎｍ程度とする。
【００４１】
次に、図７に示すように、層間絶縁膜２８を形成する。層間絶縁膜２８は、ＴＥＯＳを用いたプラズマＣＶＤ法により形成されるＳｉＯ２膜である。次いで、フォトリソグラフィ工程、エッチング工程を経て、層間絶縁膜２８上に上部電極ＴＥを露出させる開孔部ＨＬを形成する。その後、スパッタリング技術を用いてＴｉＡｌＮ膜を成膜し、フォトリソグラフィ工程、エッチング工程を経て、上部電極ＴＥと接続されるメタル配線２９をパターニングする。
【００４２】
上記実施形態の方法によれば、上部電極部材層２５上に拡散促進膜２６を設ける。これにより、熱処理工程すなわち回復アニールで拡散促進膜２６が強誘電体膜２４中の過剰成分（Ｐｂ）を他の領域、すなわち、上方の拡散促進膜２６の方に移動（吸収）させる。回復アニールは、キャパシタＣ２の形状のパターニング前に行われる。従って、この回復アニールは、強誘電体膜２４の側壁を露出させずに行われる。このため、強誘電体膜２４面内方向の組成ずれは起こらない。しかも、拡散促進膜２６を設けるので、比較的低温で強誘電体膜２４から過剰成分（Ｐｂ）が除去される。その後、拡散促進膜２６は残し、水素バリア膜２６Ｂとして機能する。これにより、強誘電体膜２４と上部電極２５の界面状態は良好であり、かつ、強誘電体膜２４の過剰成分（Ｐｂ）は効果的に除去される。よって、信頼性に優れ、良好な強誘電体特性を得ることができる。
【００４３】
また、拡散促進膜２６によって、Ｐｂが吸収されるため、大気中へのＰｂの蒸発、拡散が比較的少ない。これにより、作業者にとっては安全性に優れる製造プロセスとなり、環境面の観点からも有益である。
【００４４】
因みに、上記実施形態の方法で得られた強誘電体キャパシタＣ２の評価をするため、次のような異なる条件を付加した強誘電体キャパシタのサンプルを作製し、ヒステリシス特性を比較した。
（ａ）上記実施形態の方法のうち、拡散促進膜２６を設けずに作製された強誘電体キャパシタ。
（ｂ）上記実施形態の方法のうち、拡散促進膜２６を設けず、かつ水素バリア膜２７も具備しないで作製された強誘電体キャパシタ。
【００４５】
上記サンプルについて、次のような比較結果が得られた。
（ａ）の強誘電体キャパシタは、（ｂ）の強誘電体キャパシタに比べてヒステリシス特性は良好である。さらに、上記実施形態の方法で得られた強誘電体キャパシタＣ２は、サンプル（ａ）の強誘電体キャパシタのヒステリシス特性に比べてより良好で優れている。すなわち、拡散促進膜２６のＴｉＯＸ膜は、Ｐｂを吸収するだけでなく、水素バリア膜２６Ｂとしても有用であると考えられる。
【００４６】
なお、上記実施形態の方法においても、上部電極ＴＥは、他の積層構造でもよい。Ｐｔ、ＳＲＯ（ＳｒＲｕＯ３）、Ｉｒ、ＩｒＯＸ、から選択される２種類以上の積層膜で構成されるようにしてよい。
【００４７】
図８は、上記図７の構成における強誘電体キャパシタＣ２の構造を採用した強誘電体メモリセルの要部を示す断面図である。半導体基板３１においてＭＯＳ型電界効果トランジスタ素子でなる選択トランジスタ３２が形成されている。選択トランジスタ３２はゲート酸化膜３３、ゲート電極３４、ソース領域３５、ドレイン領域３６を有する。ドレイン領域３６は、選択線（ビット線）ＢＬに繋がる。選択トランジスタ３２のゲート電極３４は、制御線（ワード線）ＷＬとして機能する。選択トランジスタ３２のソース領域３５は、絶縁膜２１を貫通する導電性プラグ２２を介して図７に示すような強誘電体キャパシタＣ２に接続されている。選択トランジスタ３２は、ゲート電極３４がシリサイド化された構造、さらにはソース領域３５、ドレイン領域３６までもシリサイド化された構造であってもよい。
【００４８】
また、前記第１実施形態の方法における図３の構成においても、図７に示すような水素バリア膜２７を形成することが好ましい。また、上部電極ＴＥと接続されるメタル配線２９（ＴｉＡｌＮ膜）をパターニングしてもよい。
【００４９】
以上説明したように本発明によれば、拡散促進膜を形成することによって、熱処理工程（アニール工程）で拡散促進膜が強誘電体膜中の過剰成分を他の領域に移動させる。このアニール工程は、キャパシタ形状のパターニング前に行われる。従って、強誘電体膜／上部電極の界面を良好な状態に保つと共に強誘電体膜中の過剰成分（主にＰｂ）を低温のアニールにて効果的に除去することが可能である。しかも、強誘電体膜面内方向の組成ずれを引起こすことなく、微細なキャパシタであっても信頼性の高い強誘電体キャパシタが実現できる。なお、拡散促進膜がＴｉ系材料の場合、これを除去することなく水素バリア膜として機能させることが可能である。この結果、強誘電体膜と上部電極の界面状態を良好に保つと共に、強誘電体膜の過剰成分（主にＰｂ）を効果的に除去することのできる半導体装置の製造方法及び強誘電体キャパシタ構造を提供することができる。
【図面の簡単な説明】
【００５０】
【図１】第１実施形態に係る半導装置の製造方法を工程順に示す第１断面図。
【図２】図１に続く第２断面図。
【図３】図２に続く第３断面図。
【図４】第２実施形態に係る半導装置の製造方法を工程順に示す第１断面図。
【図５】図４に続く第２断面図。
【図６】図５に続く第３断面図。
【図７】図６に続く第４断面図。
【図８】図７の強誘電体キャパシタ構造を採用した強誘電体メモリセルの断面図。
【符号の説明】
【００５１】
１１，２１…絶縁膜、１２，２２…導電性プラグ、１３，２３…下部電極部材層、１４，２４…強誘電体膜、１５，１５ｓ，１５ｕ，２５…上部電極部材層、１６，２６…拡散促進膜、２６Ｂ，２７…水素バリア膜、２８…層間絶縁膜、２９…メタル配線、３１…半導体基板、３２…選択トランジスタ（ＭＯＳ型電界効果トランジスタ素子）、３３…ゲート酸化膜、３４…ゲート電極（ＷＬ…制御線、ワード線）、３５…ソース領域、３６…ドレイン領域、ＢＬ…選択線（ビット線）、ＢＥ…下部電極、ＴＥ…上部電極、ＨＬ…開孔部、Ｃ１，Ｃ２…強誘電体キャパシタ。
【図１】
2006059970.tif 000003
【図２】
2006059970.tif 000004
【図３】
2006059970.tif 000005
【図４】
2006059970.tif 000006
【図５】
2006059970.tif 000007
【図６】
2006059970.tif 000008
【図７】
2006059970.tif 000009
【図８】
2006059970.tif 000010