(57)【要約】【課題】  基板と隣接する界面部位における窒素濃度を減少させた複合誘電膜を前記基板上に形成する方法を提供すること。【解決手段】  半導体基板上に高誘電率物質から構成される第１誘電膜とシリコンを含む予備誘電膜を形成する。前記予備誘電膜を選択的にプラズマ窒化処理して前記予備誘電膜から窒素を含む第２誘電膜を修得する。前記プラズマ窒化処理を行う期間、窒素はイオンエネルギーによって前記第１誘電膜よりは前記予備誘電膜に含まれたシリコンと結合するので、前記半導体基板と前記複合誘電膜との間の界面部位にて窒素濃度を減少させることができる。【選択図】  図２
2006032948.tif 000002
【特許請求の範囲】
【請求項１】
ａ）基板上に金属及び酸素を含む第１誘電膜を形成する段階と、
ｂ）前記第１誘電膜上にシリコンを含む予備誘電膜を形成する段階と、
ｃ）前記予備誘電膜をプラズマ窒化処理して前記予備誘電膜を第２誘電膜に転換させる段階と、を含むことを特徴とする複合誘電膜の形成方法。
【請求項２】
前記第１誘電膜は、ＨｆＯ２、ＺｒＯ２、Ｌａ２Ｏ３、Ｔａ２Ｏ５、ＴｉＯ２、ＳｒＴｉＯ３、及び（Ｂａ，Ｓｒ）ＴｉＯ３で構成される群より選択されたいずれか一つから構成されることを特徴とする、請求項１記載の複合誘電膜の形成方法。
【請求項３】
前記第１誘電膜は、ＨｆＯ２又はＺｒＯ２から構成されることを特徴とする、請求項２記載の複合誘電膜の形成方法。
【請求項４】
前記予備誘電膜は、シリコン酸化物、シリコン含有ハフニウム酸化物又はシリコン含有ジルコニウム酸化物から構成されることを特徴とする、請求項１記載の複合誘電膜の形成方法。
【請求項５】
前記第２誘電膜は、シリコン酸窒化物、シリコン含有ハフニウム酸窒化物又はシリコン含有ジルコニウム酸窒化物から構成されることを特徴とする、請求項４記載の複合誘電膜の形成方法。
【請求項６】
前記第１誘電膜は、前記予備誘電膜より厚い厚さを有することを特徴とする、請求項１記載の複合誘電膜の形成方法。
【請求項７】
前記基板と前記第１誘電膜との間に界面酸化膜を形成する段階を更に含むことを特徴とする、請求項１記載の複合誘電膜の形成方法。
【請求項８】
前記界面酸化膜は、熱酸化工程又はプラズマ酸化工程によって形成されることを特徴とする、請求項７記載の複合誘電膜の形成方法。
【請求項９】
前記界面酸化膜は、３Å〜１０Åの厚さを有するよう形成されることを特徴とする、請求項７記載の複合誘電膜の形成方法。
【請求項１０】
前記プラズマ窒化処理は、Ｎ２ガス、ＮＨ３ガス、ＮＯガス、及びＮ２Ｏガスで構成される郡から選択されたいずれか一つ又はこれらの混合ガスを用いることを特徴とする、請求項１記載の複合誘電膜の形成方法。
【請求項１１】
前記プラズマ窒化処理は、４００℃〜５５０℃の温度にて行われることを特徴とする、請求項１記載の複合誘電膜の形成方法。
【請求項１２】
前記ａ）〜ｃ）段階は、インシツ方式で行われることを特徴とする、請求項１記載の複合誘電膜の形成方法。
【請求項１３】
前記予備誘電膜上に金属及び酸素を含む第３誘電膜を形成する段階を更に含むことを特徴とする、請求項１記載の複合誘電膜の形成方法。
【請求項１４】
前記第３誘電膜は、前記第１誘電膜と同一物質から構成されることを特徴とする、請求項１３記載の複合誘電膜の形成方法。
【請求項１５】
前記プラズマ窒化処理を行う期間に発生した損傷を治癒し、前記第１誘電膜内に残る窒素を除去するために、前記第１誘電膜及び第２誘電膜を熱処理する段階を更に含むことを特徴とする、請求項１記載の複合誘電膜の形成方法。
【請求項１６】
前記熱処理は、７００℃〜９００℃の温度にて行われることを特徴とする、請求項１５記載の複合誘電膜の形成方法。
【請求項１７】
前記熱処理は、Ｎ２ガス、Ｏ２ガス、Ｎ２Ｏガス、ＮＯガス、又はこれらの混合ガス雰囲気にて行われることを特徴とする、請求項１５記載の複合誘電膜の形成方法。
【請求項１８】
ａ）基板上に金属及び酸素を含む第１誘電膜を形成する段階と、
ｂ）前記第１誘電膜上にシリコンを含む予備誘電膜を形成する段階と、  
ｃ）前記予備誘電膜を選択的にプラズマ窒化処理して前記予備誘電膜を第２誘電膜に転換させることで、前記第１誘電膜と前記第２誘電膜とを含む複合誘電膜を形成する段階と、
ｄ）前記複合誘電膜上に導電層を形成する段階と、を含むことを特徴とする半導体装置の製造方法。
【請求項１９】
前記導光層をパターニングして導電パターンを形成する段階を更に含み、前記導電パターンはＭＯＳトランジスタのゲート電極として機能することを特徴とする、請求項１８記載の半導体装置の製造方法。
【請求項２０】
前記基板上にトンネル酸化膜を形成する段階と、前記トンネル酸化膜上にポリシリコン層を形成する段階、及び前記導電層をパターニングして導電パターンを形成する段階を更に含み、前記導電パターンは、不揮発性メモリセルのコントロール電極として機能することを特徴とする、請求項１８記載の半導体装置の製造方法。
【請求項２１】
前記基板上にストレージ電極を形成する段階を更に含み、前記導電層はキャパシタのプレート電極として機能することを特徴とする、請求項１８記載の半導体装置の製造方法。
【請求項２２】
前記第１誘電膜は、ＨｆＯ２、ＺｒＯ２、Ｌａ２Ｏ３、Ｔａ２Ｏ５、ＴｉＯ２、ＳｒＴｉＯ３、及び（Ｂａ，Ｓｒ）ＴｉＯ３で構成される群より選択された少なくともいずれか一つから構成されることを特徴とする、請求項１８記載の半導体装置の製造方法。
【請求項２３】
前記予備誘電膜は、シリコン酸化物、シリコン含有ハフニウム酸化物、又はシリコン含有ジルコニウム酸化物から構成されることを特徴とする、請求項１８記載の半導体装置の製造方法。
【請求項２４】
前記基板と前記第１誘電膜との間に界面酸化膜を形成する段階を更に含むことを特徴とする、請求項１８記載の半導体装置の製造方法。
【請求項２５】
前記プラズマ窒化処理は、Ｎ２ガス、ＮＨ３ガス、ＮＯガス、及びＮ２Ｏガスで構成される郡から選択されたいずれか一つ又はこれらの混合ガスを用いることを特徴とする、請求項１８記載の半導体装置の製造方法。
【請求項２６】
前記ａ）〜ｃ）段階は、インシツ方式で行われることを特徴とする、請求項１８記載の半導体装置の製造方法。
【請求項２７】
前記予備誘電膜上に第３誘電膜を形成する段階を更に含むことを特徴とする、請求項１８記載の半導体装置の製造方法。
【請求項２８】
前記第３誘電膜は、前記第１誘電膜と同一物質から構成されることを特徴とする、請求項２７記載の半導体装置の製造方法。
【請求項２９】
前記プラズマ窒化処理を行う期間に発生した損傷を治癒し、前記第１誘電膜内に残る窒素を除去するために前記第１誘電膜及び第２誘電膜を熱処理する段階を更に含むことを特徴とする、請求項１８記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘電膜の形成方法と、これを用いる半導体装置の製造方法に係り、より詳細には、高誘電率物質から構成される複合誘電膜の形成方法とこれを用いる半導体装置の製造方法に関する。
【背景技術】
【０００２】
最近、半導体装置の高集積化及び高速化が要求されることによって、メモリセル領域が非常に縮小しつつある。前記メモリセル領域の縮小によって半導体装置を構成するそれぞれのセルに含まれるトランジスタ及びキャパシタが形成される領域の面積が減少している。
【０００３】
前記メモリセル領域の減少によってトランジスタのゲート電極の長さが減少し、これにより、ゲート絶縁膜の厚さも共に減少しつつある。前記ゲート絶縁膜として用いられるシリコン酸化膜（ＳｉＯ２）の厚さが２０Å以下に減少する場合、電子トンネリング（ｔｕｎｎｅｌｉｎｇ）による漏洩電流の増加、ゲート電極に含まれた不純物の浸透、閾電圧の低下などのような問題が発生する。
【０００４】
また、前記メモリセル領域の減少によるキャパシタのキャパシタンス減少は、メモリセルのデータ読み出し能力（ｒｅａｄａｂｉｌｉｔｙ）を劣化させ、ソフトエラー率（ｓｏｆｔ  ｅｒｒｏｒ  ｒａｔｅ）を増加させ、半導体メモリ装置が低電圧で動作することを妨害する。
【０００５】
前記のような問題を解決するために、高い誘電常数を有する誘電膜に対する研究が進行しつつある。例えば、Ｔａ２Ｏ５、Ｙ２Ｏ３、Ｌａ２Ｏ３、ＨｆＯ２、ＺｒＯ２、Ｎｂ２Ｏ５、ＢａＴｉＯ３、ＳｒＴｉＯ３、などのような高誘電率物質から構成されるゲート絶縁膜又は誘電膜に対する研究が活発に進行しつつある。
【０００６】
特に、ＨｆＯ２から構成されるゲート絶縁膜を用いる場合、後続する熱処理工程を行う期間、前記ＨｆＯ２の結晶化によって漏洩電流増加、ゲート電極に含まれた不純物の浸透、閾電圧の低下などのような問題が発生する。前記のような問題を解決するための一例として、従来技術文献（ｉｓｓｕｅｄ  ｔｏ  Ｈａｒａｄａ）にはシリコン含有ハフニウム酸化物（ＨｆＳｉｘＯｙ）から構成される高誘電率膜と、ハフニウムを含むシリコン酸窒化物から構成される下部バリア膜と、窒素を含むシリコン含有ハフニウム酸化物から構成される上部バリア膜を開示している（例えば、特許文献１参照）。
【特許文献１】米国特許第６，６４２，１３１号明細書
【０００７】
しかし、ゲート絶縁膜と半導体基板との間の界面部位に窒素が存在する場合、欠陥頻度（ｄｅｆｅｃｔ  ｄｅｎｓｉｔｙ）が増加し、キャリア移動度（ｃａｒｒｉｅｒ  ｍｏｂｉｌｉｔｙ）が低下する問題が発生する。したがって、前記のような問題を解決するための改良したゲート絶縁膜又は誘電膜が要求されている。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
前記のような問題点を解決するための本発明の一つの目的は、基板と隣接する界面部位における窒素濃度を減少させた複合誘電膜を前記基板上に形成する方法を提供することである。
本発明の他の目的は、前述したような複合誘電膜の形成方法を用いる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００９】
前記一目的を達成するための本発明の一態様によると、基板上に金属及び酸素を含む第１誘電膜を形成し、前記第１誘電膜上にシリコンを含む予備誘電膜を形成する。その後、前記予備誘電膜をプラズマ窒化処理して前記予備誘電膜を第２誘電膜に転換させることで、前記第１誘電膜と第２誘電膜とを含む複合誘電膜を形成する。
【００１０】
本発明の一実施例によると、第１誘電膜は、ＨｆＯ２、ＺｒＯ２、Ｌａ２Ｏ３、Ｔａ２Ｏ５、ＴｉＯ２、ＳｒＴｉＯ３、及び（Ｂａ，Ｓｒ）ＴｉＯ３などのような高誘電率物質から構成することが望ましく、特に、 ＨｆＯ２又はＺｒＯ２から構成することが望ましい。一方、前記予備誘電膜は、シリコン酸化物、シリコン含有ハフニウム酸化物又はシリコン含有ジルコニウム酸化物から構成することが望ましく、この場合、前記予備誘電膜は、シリコン酸窒化膜、シリコン含有ハフニウム酸窒化膜又はシリコン含有ジルコニウム酸窒化膜に転換される。
【００１１】
前記プラズマ窒化処理は、Ｎ２ガス、ＮＨ３ガス、ＮＯガス、Ｎ２Ｏガス、又はこれらの混合ガスを用いて約４００℃〜５５０℃の温度で行うことができ、前記第１誘電膜及び予備誘電膜の形成段階と前記プラズマ窒化処理はインシツ（ｉｎ−ｓｉｔｕ）方式で行うことが望ましい。
【００１２】
本発明の他の実施例によると、前記予備誘電膜上に金属及び酸素を含む第３誘電膜を形成することができ、前記第３誘電膜は、前記第１誘電膜と同一物質から構成することができる。
【００１３】
前記他の目的を達成するための本発明の他の側面によると、半導体装置の製造方法は、基板上に金属及び酸素を含む第１誘電膜を形成する段階と、前記第１誘電膜上にシリコンを含む予備誘電膜を形成する段階と、前記予備誘電膜を選択的にプラズマ窒化処理して前記予備誘電膜を第２誘電膜に転換させることで、前記第１誘電膜と前記第２誘電膜を含む複合誘電膜を形成する段階と、前記複合誘電膜上に導電層を形成する段階と、を含む。
【００１４】
本発明のまた他の実施例によると、前記導電層はＭＯＳトランジスタとゲート電極、不揮発性メモリ装置のコントロール電極又はキャパシタの上部電極などとして機能することができる。
【００１５】
前記のような本発明によると、前記高誘電率物質から構成される第１誘電膜とシリコン含有ハフニウム酸化物又はシリコン含有ジルコニウム酸化物から構成される予備誘電膜をプラズマ窒化処理することで、前記基板と前記第１誘電膜との界面部位における窒素濃度は減少させ、前記予備誘電膜を、窒素を含む第２誘電膜として形成することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の望ましい実施例を添付した図面を参照して詳細に説明する。
（実施例１）
図１及び図２は、本発明の第１実施例による複合誘電膜の形成方法を説明するための断面図である。
【００１７】
図１は、本発明の第１実施例によって半導体基板上に形成された予備複合誘電膜を説明するための断面図である。
図１を参照すると、シリコンウエハーのような半導体基板１００上に金属及び酸素を含む第１誘電膜１０２を約５Å〜４０Å程度の厚さとして形成する。例えば、前記第１誘電膜１０２は、ＨｆＯ２又はＺｒＯ２のような高誘電率物質から構成されることが望ましく、原子層蒸着工程（ＡＬＤ）、化学気相蒸着工程（ＣＶＤ）、プラズマ強化化学気相蒸着工程（ＰＥＣＶＤ）、物理気相蒸着工程（ＰＶＤ）などを用いて形成することができる。また、前記第１誘電膜１０２は、Ｌａ２Ｏ３、Ｔａ２Ｏ５、ＴｉＯ２、ＳｒＴｉＯ３、（Ｂａ，Ｓｒ）ＴｉＯ３などのような高誘電率物質から構成することができる。
【００１８】
前記第１誘電膜１０２上にシリコンを含む予備誘電膜１０４を約５Å〜２５Å程度の厚さとして形成して予備複合誘電膜１０６を完成する。前記予備誘電膜１０４は、シリコン酸化物（ＳｉＯ２）、シリコン含有ハフニウム酸化物（ＨｆＳｉｘＯｙ）、又はシリコン含有ジルコニウム酸化物（ＺｒＳｉｘＯｙ）から構成することができ、特に、シリコン酸化物に比べて高い誘電常数を有するシリコン含有ハフニウム酸化物又はシリコン含有ジルコニウム酸化物から構成することが望ましい。前記予備誘電膜１０４は、ＡＬＤ工程、ＣＶＤ工程、ＰＥＣＶＤ工程、又はＰＶＤ工程を通じて形成することができる。
【００１９】
前記第１誘電膜１０２と予備誘電膜１０４は、同一プロセスチャンバー内にてインシツ方式で形成することが工程効率の側面から望ましい。例えば、ハフニウムを含む前駆体ガスと酸素を含む反応ガスを用いて第１誘電膜１０２を形成するＡＬＤ工程、ＣＶＤ工程、又はＰＥＣＶＤ工程を行った後、シリコンを含むソースガスとハフニウムを含む前駆体ガスと酸素を含む反応ガスとを用いて予備誘電膜１０４を同一空間にて形成することができる。
【００２０】
図２は、図１に示したように、予備複合誘電膜から転換された複合誘電膜を説明するための断面図である。
図２を参照すると、予備複合誘電膜１０６をプラズマ窒化処理することで、予備誘電膜１０４を窒素を含む第２誘電膜１０８として転換させ、第１誘電膜１０２と第２誘電膜１０８で構成された複合誘電膜１１０を完成する。前記予備誘電膜１０４がシリコン含有ハフニウム酸化物から構成される場合、予備誘電膜１０４はシリコン含有ハフニウム酸窒化膜（ＨｆＳｉｘＯｙＮｚ）に転換され、予備誘電膜１０４がシリコン窒化物から構成さる場合、予備誘電膜１０４はシリコン酸窒化膜に転換される。
【００２１】
前記シリコン含有ハフニウム酸窒化膜は、シリコン含有ハフニウム酸化膜より相対的に高い誘電常数と高い結晶化温度を有する。したがって、第２誘電膜１０８は、相対的に薄い等価酸化膜厚さと相対的に厚い物理的厚さを有する。なお、前記第１誘電膜１０２が高い誘電率を有するハフニウム酸化物から構成されるので、第１誘電膜１０２と第２誘電膜１０８を含む複合誘電膜の等価酸化膜厚さ及び物理的厚さを更に望ましく改善することができる。
【００２２】
また、前記複合誘電膜１１０の熱的安定性が向上される。第２誘電膜１０８が高い結晶化温度を有する非晶質シリコン含有ハフニウム酸窒化物から構成されるので、複合誘電膜１１０を通じて漏洩電流を減少させることができ、不純物浸透を抑制することができる。
【００２３】
前記のように、前記予備誘電膜１０４を窒素を含む第２誘電膜１０８に転換させるためにプラズマ窒化処理方法を用いるが、窒素を含むガス雰囲気にて行われる熱処理によっても予備誘電膜１０４に対する窒化処理を行うことができる。
【００２４】
しかし、前記熱処理を通じて予備誘電膜１０４を第２誘電膜１０８に転換させる場合、多量の窒素が熱処理期間に印加された熱エネルギーによって半導体基板１００と第１誘電膜１０２との間の第１界面部位に拡散することができ、半導体基板１００と第１誘電膜１０２の間に残存する窒素は欠陥頻度（ｄｅｆｅｃｔ  ｄｅｎｓｉｔｙ）を増加させ、キャリア移動度（ｃａｒｒｉｅｒ  ｍｏｂｉｌｉｔｙ）を低下させる。
【００２５】
したがって、予備誘電膜１０４を第２誘電膜１０８に転換させるためには、熱処理よりはプラズマ窒化処理が更に望ましく適用することができる。予備誘電膜１０４に対するプラズマ窒化処理は、イオンエネルギーを用いて行われるので、予備誘電膜１０４のみを選択的に窒化することができる。前記プラズマ窒化処理を行う期間、窒素は第１有機膜１０２内に拡散することができる。しかし、第１誘電膜１０２がハフニウム酸化物（ＨｆＯ２）のような高誘電率物質から構成される場合、ハフニウム−窒素結合は不安定の結合であるので、第１誘電膜１０２内に拡散された窒素は、予備誘電膜１０４に移動して予備誘電膜１０４内のシリコンと結合するようになる。これによって、第１誘電膜１０２と第２誘電膜１０８との間の第２界面部位にて窒素濃度が増加し、半導体基板１００と第１誘電膜１０２との間の第１界面部位での窒素濃度が減少する。
【００２６】
前記ハフニウム−窒素結合は、約５００℃以上の温度にて特に不安定であるので、前記プラズマ窒化処理は前記第１誘電膜内に窒素が残ることを防止し、前記窒素と予備誘電膜内にシリコンが結合するよう、約４００℃〜約５５０℃程度の温度にて行うことが望ましい。しかし、前記プラズマ窒化処理の温度が過度に高い場合、第１誘電膜１０２内のハフニウム酸化物（ＨｆＯ２）の結晶化を促進させるので、望ましくない。
【００２７】
前記プラズマ窒化処理は、Ｎ２ガス、ＮＨ３ガス、ＮＯガス、Ｎ２Ｏガス、又はこれらの混合ガスと、ＡｒガスとＨｅガスなどのようなキャリアガスを用いてインシツ方式で行うことができる。具体的に、前記プラズマ窒化処理は、前記プロセスチャンバーと連結されたリモートプラズマ発生器を用いたリモートプラズマ方式又は前記プロセッサチャンバー内にて直接的にプラズマを形成するダイレクトプラズマ方式で行うことができる。一例として、マイクロ波エネルギーソース又はＲＦパワーソースを用いるリモートプラズマ発生器又はＭＭＴ（ｍｏｄｉｆｉｅｄ−ｍａｇｎｅｔｒｏｎ  ｔｙｐｅｄ）プラズマ発生器などを用いることができる。
【００２８】
一方、前記第１誘電膜１０２は、予備誘電膜１０４より厚い厚さを有することが望ましい。これは、イオンエネルギーによって予備複合誘電膜１０６の内部に拡散される窒素が半導体基板１００と第１誘電膜との間の第１界面部位にまで移動し、前記半導体基板１００のシリコンと結合するよりは前記予備誘電膜１０４のシリコンと結合するようにするためである。
【００２９】
一方、前記第１誘電膜１０２が、ＺｒＯ２、Ｌａ２Ｏ３、Ｔａ２Ｏ５、ＴｉＯ２、ＳｒＴｉＯ３、（Ｂａ，Ｓｒ）ＴｉＯ３などのような高誘電率物質から構成される場合にも、前記第１誘電膜１０２がＨｆＯ２から構成される場合と類似効果を得ることができる。特に、ＺｒＯ２は、ＨｆＯ２と類似な特性を有するので、より望ましく適用することができる。
前述したように、プラズマ窒化処理は、同一のプロセスチャンバー内にてインシツ方式で行われるので、工程効率を大きく向上させることができる。
【００３０】
前記プラズマ化学窒化処理を行った後、前記プラズマ窒化処理を行う期間に発生し得る複合誘電間１１０の損傷（ｄａｍａｇｅ）を治癒（ｃｕｒｉｎｇ）するための熱処理を更に行うことができる。また、前記熱処理を行う期間、前記第１誘電膜１０２内に残り得る微量の窒素が除去される。具体的に、前記プラズマ窒化処理を行う期間、前記微量の窒素は前記半導体基板１００と第１誘電膜１０２との間の第１界面部位よりは、第１誘電膜１０２と第２誘電膜１０８との間の第２界面部位に隣接するように残り、熱処理を行う期間に前記第２界面部位に移動して第２誘電膜１０８のシリコンと結合して前記第１界面に窒素の拡散が抑制される。前記熱処理は、Ｎ２ガス、Ｏ２ガス、Ｎ２Ｏガス、ＮＯガス、又はこれらの混合ガスの雰囲気にて約７００℃〜９００℃程度の温度で行うことが望ましい。
【００３１】
（実施例２）
図３及び図４は、本発明の第２実施例による複合誘電膜の形成方法を説明するための断面図である。
図３は、本発明の第２実施例によって半導体基板上に形成された界面酸化膜を説明するための断面図である。
図３を参照すると、シリコンウエハーのような半導体基板１００の表面上に界面酸化膜２０２を形成する。前記界面酸化膜２０２は、熱酸化工程又はプラズマ酸化工程を通じて約３Å〜１０Å程度の厚さとして形成することができる。前記熱酸化工程又はプラズマ酸化工程を通じて形成された界面酸化膜２０２は、自然酸化膜より優秀な誘電特性を有するので、自然酸化膜の成長を抑制するために形成される。
【００３２】
図４は、図３に示した界面酸化膜を含む複合誘電膜を説明するための断面図である。
図４を参照すると、界面酸化膜２０２上に第１誘電膜２０４を形成し、第１誘電膜２０４上に予備誘電膜２０６を形成して予備複合誘電膜２０８を完成する。その後、プラズマ窒化処理を通じて予備誘電膜２０６を第２誘電膜２１０に転換させ、複合誘電膜２１２を完成する。前記構成要素に対する追加的な詳細説明は、図１及び図２を参照して既に説明した複合誘電膜の形成方法の要素と類似であるので省略する。
【００３３】
一方、前記プラズマ窒化処理の後、第１誘電膜２０４内に残る微量の窒素のうち、一部は後続熱処理段階にて第１誘電膜２０４と第２誘電膜２１０との間の界面に移動して第２誘電膜２１０のシリコンと結合し、残りは第１誘電膜２０４と界面酸化膜２０２との間の界面に移動して界面酸化膜２０２のシリコンと結合する。即ち、前記熱処理を行う期間、第１誘電膜２０４と界面酸化膜２０２との間にはシリコン酸窒化物から構成される薄膜（図示せず）を形成することができる。
したがって、後続する熱処理の期間、第１誘電膜２０４内に残る微量の窒素が半導体基板１００のシリコンと結合する現象を実質的に防止することができる。
【００３４】
（実施例３）
図５及び図６は、本発明の第３実施例による複合誘電膜の形成方法を説明するための断面図である。
図５は、本発明の第３実施例によって半導体基板上に形成された予備複合誘電膜を説明するための断面図である。
【００３５】
図５を参照すると、半導体基板１００上に予備複合誘電膜３０８を形成する。具体的に、半導体基板１００上に第１誘電膜３０２、予備誘電膜３０４、及び第３誘電膜３０６を順次形成する。前記第１誘電膜３０２及び予備誘電膜３０４を形成する方法は、図１及び図２を参照して既に説明した複合誘電膜の形成方法と類似であるので、これに対する詳細な説明は省略する。ここで、第１誘電膜３０２は約５Å〜２５Å程度の厚さを有するように形成することが望ましく、前記第１誘電膜３０２、予備誘電膜３０４及び第３誘電膜３０６は、同じ厚さを有することが望ましい。
【００３６】
前記第３誘電膜３０６は、第１誘電膜３０２を形成する方法と同一の方法で形成することができる。具体的に、第３誘電膜３０６は、予備誘電膜３０４上にＡＬＤ工程、ＣＶＤ工程、ＰＥＣＶＤ工程、又はＰＶＤ工程を通じて形成することができ、ＨｆＯ２、ＺｒＯ２、Ｌａ２Ｏ３、Ｔａ２Ｏ５、ＳｒＴｉＯ３、（Ｂａ，Ｓｒ）ＴｉＯ３などのような高誘電率物質から構成することができる。
【００３７】
図６は、図５に示した予備複合誘電膜から転換された複合誘電膜を説明するための断面図である。
図６を参照すると、予備複合誘電膜３０８をプラズマ窒化処理して複合誘電膜３１２を完成する。具体的に、予備誘電膜３０４を選択的にプラズマ窒化処理して予備誘電膜３０４を窒素を含む第２誘電膜３１０に転換させることで、複合誘電膜３１２を完成する。
【００３８】
前記プラズマ窒化処理を行う期間、ハフニウムと窒素の不安定な結合によって予備誘電膜３０４のみ選択的に窒化処理することができる。具体的に、イオンエネルギーによって窒素と予備誘電膜３０４内のシリコンが結合して予備誘電膜３０４がシリコン含有酸窒化膜又はシリコン含有ハフニウム酸窒化膜に転換する。前記プラズマ窒化処理は、図１及び図２を参照して既に説明された複合誘電膜の形成方法と同一であるので、これに対する詳細な説明は省略する。
【００３９】
また、前記複合誘電膜に対するプラズマ損傷を治癒するための熱処理を更に行うことができる。前記熱処理を行う期間、第１誘電膜３０２及び第３誘電膜３０６内に残る微量の窒素を除去することができる。
【００４０】
一方、前記第１誘電膜３０２を形成する前に前記半導体基板１００上に界面酸化膜（図示せず）を熱酸化工程又はプラズマ酸化工程を通じて形成することもできる。前記界面酸化膜は、前記熱処理期間に第１誘電膜３０２内の微量の窒素が半導体基板１００のシリコンと反応することを防止するために形成される。
【００４１】
（実施例４）
図７及び図８は、本発明の第４実施例による半導体装置の製造方法を説明するための断面図である。
図７を参照すると、シャロートレンチ素子分離（ＳＴＩ）工程やシリコン部分酸化法（ＬＯＣＯＳ）などのような素子分離工程を用いて半導体基板１００上に素子分離膜４０２を形成することで、半導体基板１００をアクティブ領域及びフィールド領域に区分する。  
【００４２】
前記半導体基板１００上に、高誘電率物質から構成される第１誘電膜４０４及びシリコン、酸素、及び窒素を含む第２誘電膜４０６を含む複合誘電膜４０８を形成する。具体的に、ＨｆＯ２又はＺｒＯ２から構成される第１誘電膜４０４とシリコン含有ハフニウム酸窒化物又はシリコン含有ジルコニウム酸窒化物から構成される第２誘電膜４０６を含む複合誘電膜４０８を半導体基板１００上に形成する。前記複合誘電膜４０８を形成する方法は、図１及び図２を参照して既に説明したことと同一であるので、これに対する詳細な説明は省略する。
【００４３】
図８を参照すると、前記複合誘電膜４０８上に導電層（図示せず）を形成する。具体的に、複合誘電膜４０８上に不純物ドーピングされたポリシリコン層を形成する。例えば、ホウ素（Ｂ）又は燐（Ｐ）でドーピングされたポリシリコン層を低圧化学気相蒸着（ＬＰＣＶＤ）工程及びドーピング工程を通じて形成する。図示していないが、前記ポリシリコン層上にタングステンシリサイド層を更に形成することもできる。
【００４４】
前記導電層上にマスク層（図示せず）を形成する。前記マスク層はシリコン窒化物で形成することができ、化学気相蒸着工程を通じて形成することができる。
【００４５】
前記マスク層上にフォトレジストパターン（図示せず）を形成し、前記フォトレジストパターンを用いて前記マスク層をエッチングすることによって前記導電層上にマスクパターン４１０を形成する。その後、前記マスクパターン４１０を用いて前記導電層、複合誘電膜４０８をエッチングすることで、半導体基板上にマスクパターン４１０と導電パターン４１２を含むゲート構造物を完成する。
【００４６】
前記ゲート構造物に対して互いに対向する半導体基板１００の表面部位上の複合誘電膜４０８の部分を除去して第１誘電膜パターン４１４と第２誘電膜パターン４１６を含む複合誘電膜パターン４１８を形成する。その後、前記半導体基板１００の表面部位上にソース／ドレイン領域４２０を形成し、ゲート構造物の側壁上にスペーサ４２２を形成することで、半導体基板１００上にＭＯＳトランジスタ４００を完成する。ここで、前記導電パターン４１２は、ゲート電極として機能し、前記複合誘電膜パターンとして機能する。
【００４７】
前記複合誘電膜パターン４１８は、高い誘電常数を有する第１誘電膜パターン４１４と高い結晶化温度を有する非晶質シリコン含有ハフニウム酸窒化物又はシリコン含有ジルコニウム酸窒化物から構成される第２誘電膜パターン４１６で構成されるので、複合誘電膜パターン４１８を通じた漏洩電流が減少し、不純物の浸透が抑制される。また、半導体基板１００と複合誘電膜パターン４１８との間の界面部位にて窒素濃度を低下させることができるので、欠陥頻度の減少とキャリア移動度の向上を具現することができる。
【００４８】
前記したように、前記ＭＯＳトランジスタ４００は、図１及び図２に示した本発明の第１実施例による複合誘電膜の形成方法を用いて形成された複合誘電膜パターン４１８を用いているが、本発明の他の実施例による複合誘電膜（図４及び図６参照）を用いることもできる。
【００４９】
（実施例５）
図９及び図１０は、本発明の第５実施例による半導体装置の製造方法を説明するための断面図である。
図９を参照すると、シャロートランチ素子分離（ＳＴＩ）工程やシリコン部分酸化法（ＬＯＣＯＳ）などのような素子分離工程を用いて半導体基板１００上に素子分離膜（図示せず）を形成することによって、半導体基板１００をアクティブ領域及びフィールド領域に区分する。
【００５０】
前記半導体基板１００上にトンネル酸化膜５０２、第１導電層５０４、複合誘電膜５０６、第２導電層５１２及びマスク層５１４を形成する。
具体的に、前記トンネル酸化膜は、熱酸化又はＣＶＤ工程を通じて形成することができる。前記複合誘電膜５０６は、高誘電率から構成される第１誘電膜５０８及びシリコン、酸素及び窒素を含む第２誘電膜５１０を含む。特に、前記複合誘電膜５０６は、ＨｆＯ２又はＺｒＯ２から構成される第１誘電膜５０８と、シリコン含有ハフニウム酸窒化物、又はシリコン含有ジルコニウム酸窒化物から構成される第２誘電膜５１０を含むことが望ましい。前記複合誘電膜５０６を形成する方法は、図１及び図２を参照して既に説明していることと同一であるので、これに対する詳細な説明は省略する。
【００５１】
前記第１導電層５０４及び第２導電層５１２は、不純物ドーピングされたポリシリコンから構成することができ、ＬＰＣＶＤ工程及び不純物ドーピング工程を通じて形成することができる。一方、第２導電層５１２上にタングステンシリサイド層のような金属シリサイド層を更に形成することができる。前記マスク層５１４は、シリコン窒化物から構成することができ、化学気相蒸着工程を通じて形成することができる。
【００５２】
図１０を参照すると、前記マスク層５１４上にフォトレジストパターン（図示せず）を形成し、前記フォトレジストパターンを用いて前記マスク層５１４をエッチングすることで、第２導電層５１２上にマスクパターン５１６を形成する。その後、前記マスクパターン５１６を用いて第２導電層５１２、複合誘電膜５０６、第１導電層５０４、及びトンネル酸化膜５０２をエッチングすることで、半導体基板１００上にトンネル酸化膜パターン５１８、第１導電パターン５２０、複合誘電膜パターン５２２、及び第２導電パターン５２８を含むゲート構造物を完成する。ここで、複合誘電膜パターン５２２は、第１誘電膜パターン５２４と第２誘電膜パターン５２６を含み、前記第１導電パターン５２０と第２導電パターン５２８は、それぞれフローティングゲート電極とコントロールゲート電極として機能する。
【００５３】
前記ゲート構造物に対して互いに対向する半導体基板１００の表面部位にソース／ドレイン領域５３０を形成して半導体基板１００上に不揮発性メモリ装置５００を完成する。
【００５４】
前記複合誘電膜パターン５２２は、高い誘電常数を有する第１誘電膜パターン５２４と高い結晶化温度を有する非晶質シリコン含有ハフニウム酸窒化物又はシリコン含有ジルコニウム酸窒化物から構成される第２誘電膜パターン５２６で構成されるので、前記第１導電パターン５２０と第２導電パターン５２８との間で複合誘電膜パターン５２２を通じる漏洩電流が減少し、不純物浸透が抑制される。
【００５５】
前述したように、前記不揮発性メモリ装置５００は、図１及び図２に示した本発明の第１実施例による複合誘電膜の形成方法を用いて形成された複合誘電膜パターン５２２を用いているが、本発明の他の実施例による複合誘電膜（図４及び図６参照）を用いることができる。
【００５６】
（実施例６）
図１１及び図１２は、本発明の第６実施例による半導体装置の製造方法を説明するための断面図である。
図１１を参照すると、半導体基板１００上にＭＯＳトランジスタ６０２とコンタクトパッドを含む下部構造物を形成する。前記ＭＯＳトランジスタ６０２は、図７及び図８を参照して既に説明された半導体装置の製造方法、又は本技術分野にて広く知られた多様な方法を通じて形成することができる。
【００５７】
具体的に、ＭＯＳトランジスタ６０２上に第１層間絶縁膜（図示せず）を形成し、前記ＭＯＳトランジスタ６０２のゲート構造物が露出されるように化学的機械的研磨工程（ＣＭＰ）を通じて前記第１層間絶縁膜の上部を除去する。
【００５８】
前記第１層間絶縁膜上に第１フォトレジストパターン（図示せず）を形成し、前記第１フォトレジストパターンを用いて前記第１層間絶縁膜を部分的にエッチングしてＭＯＳトランジスタ６０２のソース／ドレイン領域を露出させる第１コンタクトホールを形成する。その後、前記第１コンタクトホールの内部に第１パッド６０４と第２パッド６０６を形成する。前記第１パッド６０４はストレージノードコンタクトパッドとして機能し、前記第２パッド６０６はビットラインコンタクトパッドとして機能する。
【００５９】
前記第１パッド６０４及び第２パッド６０６を有する前記第１層間絶縁膜上に第２層間絶縁膜６０８及び第３層間絶縁膜６１０を形成する。前記第２層間絶縁膜６０８はビットラインと第１パッド６０４を電気的に絶縁させるために形成される。
【００６０】
第３層間絶縁膜６１０上に第２フォトレジストパターン（図示せず）を形成し、前記第２フォトレジストパターンを用いて第３層間絶縁膜６１０及び第２層間絶縁膜６０８をエッチングして第１パッド６０４を露出させる第２コンタクトホールを形成する。前記第２コンタクトホール内に第１パッド６０４と連結される第３パッド６１２を形成する。
【００６１】
前記第３パッド６１２を有する第３層間絶縁膜６１０上に第４層間絶縁膜６１４、エッチング阻止膜６１６、及びモールド膜６１８を形成する。前記モールド膜６１８上に第３フォトレジストパターン（図示せず）を形成し、前記第３フォトレジストパターンを用いてモールド膜６１８、エッチング阻止膜６１６、及び第４層間絶縁膜６１４をエッチングして第３パッド６１２を露出させるストレージノードコンタクトホールを形成する。ここで、前記モールド膜６１８上にマスクパターン（図示せず）を形成し、前記マスクパターンを用いて前記ストレージノードコンタクトホールを形成することもできる。
【００６２】
その後、前記第３パッド６１２及びストレージノードコンタクトホールの内側面上にストレージ電極６２０を形成する。具体的に、前記第３パッド６１２及び前記ストレージノードコンタクトホールを限定する膜上に不純物ドーピングされたポリシリコン層のような第１導電層（図示せず）を形成し、前記ストレージノードコンタクトホールを埋め立てる犠牲層６２２を前記第１導電層上に形成する。その後、ＣＭＰ工程を通じて前記モールド膜６１８が露出されるように前記犠牲層６２２と前記第１導電層を部分的に除去することで前記ストレージ電極６２０を形成する。
【００６３】
図１２を参照すると、前記モールド膜６１８及び犠牲膜６２２を乾式又は湿式エッチング工程を通じて除去した後、前記ストレージ電極６２０上に高誘電率物質から構成される第１誘電膜６２４及びシリコン、酸素及び窒素を含む第２誘電膜６２６で構成される複合誘電膜６２８を形成する。具体的に、前記複合誘電膜６２８は、ＨｆＯ２又はＺｒＯ２から構成される第１誘電膜６２４とシリコン含有ハフニウム酸窒化物又はシリコン含有ジルコニウム酸窒化物から構成される第２誘電膜６２６を含むことができる。前記複合誘電膜６２８の形成方法は、図１及び図２を参照して既に説明したことと同一であるので、これに対する追加的な詳細な説明は省略する。
【００６４】
その後、前記複合誘電膜６２８上に不純物ドーピングされたポリシリコン又は金属から構成される第２導電層６３０を形成して半導体基板上にキャパシタ６００を完成する。前記第２導電層６３０は、前記キャパシタ６００のプレート電極６３０として機能する。
【００６５】
したがって、前記プレート電極６３０とストレージ電極６２０との間で複合誘電膜６２８を通じる漏洩電流が減少し、なお、複合誘電膜６２８を通じる不純物浸透が抑制される。
【００６６】
前記したように、前記キャパシタ６００は、図１及び図２に示した本発明の第１実施例による複合誘電膜の形成方法を用いて形成された複合誘電膜６２８を用いているが、本発明の他の実施例による複合誘電膜（図４及び図６参照）を用いることもできる。
【産業上の利用可能性】
【００６７】
本発明によると、プラズマ窒化処理と後続する熱処理を通じて高誘電率物質から構成される第１誘電膜上に窒素を含む第２誘電膜をシリコンを含む予備誘電膜から得ることができる。前記窒素は、第１誘電膜よりは第２誘電膜のシリコンと結合するので、前記プラズマ窒化処理は前記予備誘電膜に対して選択的に行うことができる。
【００６８】
したがって、前記半導体基板と前記第１誘電膜との間の界面部位での窒素濃度が減少し、これによって欠陥頻度（ｄｅｆｅｃｔ  ｄｅｎｓｉｔｙ）が低くなり、キャリア移動度（ｃａｒｒｉｅｒ  ｍｏｂｉｌｉｔｙ）が増加する。
【００６９】
また、前記第１誘電膜が窒素を含む第２誘電膜より高い誘電常数を有する物質から構成されるので、前記複合誘電膜は、薄い等価酸化膜の厚さ（ＥＯＴ）と相対的に厚い物理的厚さを有することができる。これによって、前記複合誘電膜を含む半導体装置の漏洩電流を減少させることができ、前記複合誘電膜を通じる不純物の浸透を抑制することができる。さらに、半導体装置の製造にてプロセスマージンを大きくすることができるので、半導体装置の生産性を向上させることができる。
【００７０】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、当業者であれば本発明の思想及び精神から逸脱することなく、本発明を修正又は変更できる。
【図面の簡単な説明】
【００７１】
【図１】本発明の第１実施例による複合誘電膜の形成方法を説明するための断面図である。
【図２】本発明の第１実施例による複合誘電膜の形成方法を説明するための断面図である。
【図３】本発明の第２実施例による複合誘電膜の形成方法を説明するための断面図である。
【図４】本発明の第２実施例による複合誘電膜の形成方法を説明するための断面図である。
【図５】本発明の第３実施例による複合誘電膜の形成方法を説明するための断面図である。
【図６】本発明の第３実施例による複合誘電膜の形成方法を説明するための断面図である。
【図７】本発明の第４実施例による半導体装置の製造方法を説明するための断面図である。
【図８】本発明の第４実施例による半導体装置の製造方法を説明するための断面図である。
【図９】本発明の第５実施例による半導体装置の製造方法を説明するための断面図である。
【図１０】本発明の第５実施例による半導体装置の製造方法を説明するための断面図である。
【図１１】本発明の第６実施例による半導体装置の製造方法を説明するための断面図である。
【図１２】本発明の第６実施例による半導体装置の製造方法を説明するための断面図である。
【符号の説明】
【００７２】
１００  半導体基板
１０２  第１誘電膜
１０４  予備誘電膜
１０６  予備複合誘電膜
１０８  第２誘電膜
１１０  複合誘電膜
２０２  界面酸化膜
２０４  第１誘電膜
２０６  予備誘電膜
２０８  予備複合誘電膜
２１０  第２誘電膜
２１２  複合誘電膜
３０２  第１誘電膜
３０４  予備誘電膜
３０６  第３誘電膜
３０８  予備複合誘電膜
３１０  第２誘電膜
３１２  複合誘電膜
４００  ＭＯＳトランジスタ
４０２  素子分離膜
４０４  第１誘電膜
４０６  第２誘電膜
４０８  複合誘電膜
４１０  マスクパターン
４１２  導電パターン
４１４  第１誘電膜パターン
４１６  第２誘電膜パターン
４１８  複合誘電膜パターン
４２０  ソース／ドレイン領域
４２２  スペーサ
５０２  酸化膜
５０４  第１導電層
５０６  複合誘電膜
５０８  第１誘電膜
５１０  第２誘電膜
５１２  第２導電層
５１４  マスク層
５１６  マスクパターン
５１８  トンネル酸化膜パターン
５２０  第１導電膜パターン
５２２  複合誘電膜パターン
５２４  第１誘電膜パターン
５２６  第２誘電膜パターン
５２８  第２導電パターン
５３０  ソース／ドレイン領域
６０２  ＭＯＳトランジスタ
６０４  第１パッド
６０６  第２パッド
６０８  第２層間絶縁膜
６１０  第３層間絶縁膜
６１２  第３パッド
６１４  第４層間絶縁膜
６１６  エッチング膜
６１８  モールド膜
６２０  ストレージ膜
６２２  犠牲層
６２４  第１誘電膜
６２６  第２誘電膜
６２８  複合誘電膜
６３０  第２導電層
【図１】
2006032948.tif 000003
【図２】
2006032948.tif 000004
【図３】
2006032948.tif 000005
【図４】
2006032948.tif 000006
【図５】
2006032948.tif 000007
【図６】
2006032948.tif 000008
【図７】
2006032948.tif 000009
【図８】
2006032948.tif 000010
【図９】
2006032948.tif 000011
【図１０】
2006032948.tif 000012
【図１１】
2006032948.tif 000013
【図１２】
2006032948.tif 000014