(57)【要約】  【課題】  被試験回路の動作タイミングに対応したタイミングで擬似故障を発生させることができ、もって、検証の信頼性を極めて向上させることができるクリップテスタ、クリップ試験装置、クリップ試験方法、およびクリップ試験プログラムを提供する。  【解決手段】  被試験回路１ｂの所定部分を強制的に所定電位に接続して被試験回路の評価を行うクリップテスタであって、被試験回路１ｂの任意の回路部分をクリップすることができ、該クリップにより被試験回路１ｂの所定部分に接続される第１接続端子３ａと、所定電位に接続される第２接続端子と、所定のトリガ信号が入力されるトリガ入力端子と、前記トリガ入力端子に入力される所定のトリガ信号により動作し、前記第１接続端子を前記第２接続端子に接続するトリガスイッチとを備えてなる。  【選択図】  図１
2006194747.tif 000002
【特許請求の範囲】
【請求項１】
被試験回路の所定部分を強制的に所定電位に接続して被試験回路の評価を行うクリップテスタであって、
被試験回路の任意の回路部分をクリップすることができ、該クリップにより前記被試験回路の所定部分に接続される第１接続端子と、
所定電位に接続される第２接続端子と、
所定のトリガ信号が入力されるトリガ入力端子と、
前記トリガ入力端子に入力される所定のトリガ信号により動作し、前記第１接続端子を前記第２接続端子に接続するトリガスイッチとを備えてなるクリップテスタ。
【請求項２】
被試験回路における少なくとも一つの電気信号を入力し、該電気信号に基づいて所定のトリガ信号を生成するトリガ生成部と、
前記被試験回路の所定部分に接続される第１接続端子と、所定電位に接続される第２接続端子と、前記トリガ生成部により生成される所定のトリガ信号が入力されるトリガ入力端子と、前記トリガ入力端子に入力される所定のトリガ信号により動作し、前記第１接続端子を前記第２接続端子に接続するトリガスイッチとを備えるクリップテスタ部と
を備えてなるクリップ試験装置。
【請求項３】
被試験回路の所定部分に第１接続端子を接続し、
前記被試験回路における少なくとも一つの電気信号により所定のトリガ信号を発生させ、
該所定のトリガ信号により、前記第１接続端子を所定電位に維持された第２接続端子に接続するようにしたクリップ試験方法。
【請求項４】
被試験回路の所定部分を所定電位レベルに接続することをコンピュータに実行させるクリップ試験プログラムであって、
被試験回路における少なくとも一つの電気信号に基づいてトリガ生成部に所定のトリガ信号を生成させるトリガ生成ステップと、
前記トリガ生成ステップにより前記所定のトリガ信号が発生されることに基づいて、前記被試験回路の所定部分に接続される第１接続端子を所定電位に維持された第２接続端子に接続させるトリガスイッチステップと
をコンピュータに実行させるクリップ試験プログラム。
【請求項５】
被試験回路の所定部分を所定電位レベルに接続することをコンピュータに実行させるクリップ試験プログラムであって、
被試験回路における少なくとも一つの電気信号に基づいてトリガ生成部に所定のトリガ信号を生成させると共に、該トリガ信号により前記被試験回路の所定部分に接続される第１接続端子を所定電位に維持された第２接続端子に接続させるトリガ生成／スイッチステップと、
前記トリガスイッチステップにより前記第１接続端子を前記第２接続端子に接続した場合に、前記被試験回路の動作に基づく所定の電気信号を取得することでテスト判定結果を得るテスト判定ステップと
をコンピュータに実行させるクリップ試験プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、擬似故障に対する被試験回路の動作を検証するために、該被試験回路に故障を擬似的に発生させるためのクリップテスタ、クリップ試験方法、及び擬似故障を発生させると共にそのときの被試験回路の動作を検証するクリップ試験装置、クリップ試験プログラムに関するものである。
【背景技術】
【０００２】
従来、クリップ試験は、被試験回路を構成する例えばプリント基板のＶＩＡやＬＳＩのピンに対して、グランドに接続された端子（クリップ）を接触させることで擬似故障を発生させ、そのときの被試験装置の動作を検証するようにしたものとして知られる。
【０００３】
この場合、ピンを被試験回路の適所に接触させるクリップ動作は、被試験回路の動作とは関係ない任意のタイミングにおいて、人手、ロボットなどにより行っている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上述した擬似故障の発生タイミングは回路の所定の動作タイミングで行う必要があり、従来のように任意のタイミングで擬似故障を発生させるようにした場合は、その再現性が低く、統計的データに頼る必要があり、その検証結果の信頼性が低くなる。特に、被試験回路において、希に生じる動作タイミングにおいて擬似故障を発生させる必要がある場合は、信頼性は極めて低くなる。
【０００５】
本発明は上述した問題点を解決するためになされたものであり、被試験回路の動作タイミングに対応したタイミングで擬似故障を発生させることができ、もって、検証の信頼性を極めて向上させることができるクリップテスタ、クリップ試験装置、クリップ試験方法、およびクリップ試験プログラムを提供することを目的としている。
【課題を解決するための手段】
【０００６】
上述した課題を解決するため、本発明は、被試験回路の所定部分を強制的に所定電位に接続して被試験回路の評価を行うクリップテスタであって、被試験回路の任意の回路部分をクリップすることができ、該クリップにより前記被試験回路の所定部分に接続される第１接続端子と、所定電位に接続される第２接続端子と、所定のトリガ信号が入力されるトリガ入力端子と、前記トリガ入力端子に入力される所定のトリガ信号により動作し、前記第１接続端子を前記第２接続端子に接続するトリガスイッチとを備えてなる。
【０００７】
このクリップテスタにおいて、前記第２接続端子は前記所定電位としてグランドレベルに接続され、前記スイッチは前記所定のトリガ信号により前記第１の接続端子をグランドレベルに接続することを特徴とすることができる。また、前記第１接続端子を駆動信号に基づいて前記被試験回路の所定部分に駆動してクリップさせることで、前記第１接続端子を前記被試験回路の所定部分に接続させる駆動部を備えることもできる。
【０００８】
また、本発明は、被試験回路における少なくとも一つの電気信号を入力し、該電気信号に基づいて所定のトリガ信号を生成するトリガ生成部と、前記被試験回路の所定部分に接続される第１接続端子と、所定電位に接続される第２接続端子と、前記トリガ生成部により生成される所定のトリガ信号が入力されるトリガ入力端子と、前記トリガ入力端子に入力される所定のトリガ信号により動作し、前記第１接続端子を前記第２接続端子に接続するトリガスイッチとを備えるクリップテスタ部とを備えてなる。
【０００９】
このクリップ試験装置において、前記第１接続端子を駆動し、該第１接続端子を前記被試験回路の所定部分に接続させる駆動部を備えることができ、また、前記被試験回路の所定部分をポイントデータとして記憶する記憶部を有し、前記駆動部は前記記憶部に記憶されたポイントデータに基づいて前記第１接続端子を前記被試験回路の所定部分に接続することを特徴とすることができる。さらにまた、前記クリップテスタ部により前記第１接続端子を前記第２接続端子に接続した場合に、前記被試験回路の動作に基づく所定の電気信号を取得することでテスト判定結果を得るテスト判定部を備えていることを特徴とすることもできる。
【００１０】
また、本発明に係るクリップ試験方法は、被試験回路の所定部分に第１接続端子を接続し、前記被試験回路における少なくとも一つの電気信号により所定のトリガ信号を発生させ、該所定のトリガ信号により、前記第１接続端子を所定電位に維持された第２接続端子に接続するようにしたものである。
【００１１】
また、本発明は、被試験回路の所定部分を所定電位レベルに接続することをコンピュータに実行させるクリップ試験プログラムであって、被試験回路における少なくとも一つの電気信号に基づいてトリガ生成部に所定のトリガ信号を生成させるトリガ生成ステップと、前記トリガ生成ステップにより前記所定のトリガ信号が発生されることに基づいて、前記被試験回路の所定部分に接続される第１接続端子を所定電位に維持された第２接続端子に接続させるトリガスイッチステップとをコンピュータに実行させるものである。
【００１２】
このクリップ試験プログラムにおいて、前記トリガ生成ステップ前に、前記第１接続端子を駆動し、該第１接続端子を前記被試験回路の所定部分に接続させる接続端子駆動ステップを備えることを特徴とすることができる。また、前記被試験回路の所定部分をポイントデータとして記憶した記憶部から前記ポイントデータを読み出すポイントデータ読み出しステップを備え、前記接続端子駆動ステップは、前記読み出しステップにより読み出されたポイントデータに基づいて、前記第１接続端子を前記被試験回路の所定部分に接続することを特徴とすることができる。さらに、前記トリガスイッチステップにより前記第１接続端子を前記第２接続端子に接続した場合に、前記被試験回路の動作に基づく所定の電気信号を取得することでテスト判定結果を得るテスト判定ステップを備えていることを特徴とすることもできる。
【００１３】
また、本発明は、被試験回路の所定部分を所定電位レベルに接続することをコンピュータに実行させるクリップ試験プログラムであって、被試験回路における少なくとも一つの電気信号に基づいてトリガ生成部に所定のトリガ信号を生成させると共に、該トリガ信号により前記被試験回路の所定部分に接続される第１接続端子を所定電位に維持された第２接続端子に接続させるトリガ生成／スイッチステップと、前記トリガスイッチステップにより前記第１接続端子を前記第２接続端子に接続した場合に、前記被試験回路の所定個所の電気信号を取得してテスト判定結果を得るテスト判定ステップとをコンピュータに実行させるものである。
【発明の効果】
【００１４】
以上に詳述したように本発明によれば、被試験回路の動作タイミングに対応したタイミングで擬似故障を発生させることができ、もって、検証の信頼性を極めて向上させることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について図面を参照しつつ説明する。
【００１６】
実施の形態１．
図１は本発明の実施の形態１におけるクリップ試験方法の概要を示す概念構成図、図２は本発明の実施の形態１におけるクリップテスタを示す構成図、図３〜図７は本発明の実施の形態１における動作を示すタイムチャートである。
【００１７】
図１においては、被試験装置１と、トリガ生成部２と、本発明のクリップテスタ３が示されている。被試験装置１にはトリガ参照回路１ａと、試験が行われる被試験回路１ｂを有している。被試験回路１ｂは所定個所を強制的に例えばグランドレベル（所定電位）に接続する等して擬似故障を発生させ、その場合にどのような動作を行うかを検証する検証対象となる回路である。トリガ参照回路１ａはトリガ生成部２により擬似故障を発生させるタイミング、即ち例えばグランドレベルに接続するタイミングを形成するために必要な信号レベルを参照するための回路である。
【００１８】
トリガ生成部２は後述する種々の計測器のそれぞれにより構成され、トリガ参照回路１ａの少なくとも一つの信号レベルから所定のタイミングを検出し、その検出タイミングにおいてクリップテスタ３にトリガ信号を出力する。
【００１９】
クリップテスタ３は、図２に示されるように、被試験回路の任意の回路部分をクリップすることができる。該クリップ部３ａ´により被試験回路の所定部分に接続される第１接続端子３ａと、所定電位として例えばグランドレベルＧに接続される第２接続端子３ｂと、トリガ生成部２からのトリガ信号が入力されるトリガ入力端子３ｃと、トリガ入力端子３ｃに入力されるトリガ信号により動作し、第１接続端子３ａを第２接続端子３ｂに接続するトリガスイッチ３ｄとを備えている。なお、クリップテスタ３において、後述のクリップテスタ部１２（図９参照）に対応するように、そのクリップ部３ａ´を被試験回路１ｂの所定の位置に駆動する駆動部を備えるようにしてもよい。
【００２０】
以下、本発明の実施の形態１の動作について、図３〜図７に示したトリガ生成部を構成する各計測器毎に説明する。
（ロジックアナライザ）
図３を用いてロジックアナライザをトリガ生成部として用いた場合の動作について説明する。ここでロジックアナライザは、バス信号のロジックタイミングを解析するものである。ここでは、単一故障の検証のため、クリップテスタにより被試験回路のPCI Busでのデータ転送時にデータ信号（ビット１７）をクリップする。
【００２１】
トリガ信号の生成タイミングとしては、一例として、FRAME#が Lowになった後にIRDY#、TRDY#、DEVSEL#が共に Lowになった時を用いる。
【００２２】
被試験回路の通常動作においては、データが正常に転送される。
擬似故障を生じさせたとき（クリップ時）の期待動作としては、異常データが転送され、リトライ動作(転送再要求)となる。
一方、クリップ時の異常動作としては、リトライが失敗しデータ転送できないという状態が観測される。
【００２３】
（オシロスコープ）
図４を用いてオシロスコープをトリガ生成部として用いた場合の動作について説明する。ここでは、単一故障の検証のため、電源投入後、ハードウェアリセット信号が解除された時に、プログラムが格納されている Flash ROMのアドレス信号(ビット３)をクリップする。
【００２４】
トリガ信号の生成タイミングとしては、一例として、リセット信号が解除となるレベルに達した時を用いる。
【００２５】
被試験回路の通常動作においては、リセット解除により、Flash ROMの先頭アドレスから、プログラムがローディングされ装置は起動する。
擬似故障を生じさせたとき（クリップ時）の期待動作としては、Flash ROMの先頭ではないアドレスからデータをローディングされる為、異常動作となりリトライする為、リセット信号が発行され、データ再ローディングとなる。なお、リセット信号は、被試験回路を監視している別回路から発行されるように構成されている。
一方、クリップ時の異常動作としては、異常動作のまま暴走し、リセットが発行されず、起動できないという状態が観測される。
【００２６】
（パルスカウンタ）
図５を用いてパルスカウンタをトリガ生成部として用いた場合の動作について説明する。ここでは、単一故障の検証のため、DIMM（メモリ）の CS（Chip Select）信号が１０回動作毎に、データ信号の１bitをクリップする。
【００２７】
トリガ信号の生成タイミングとしては、一例として、CS信号が１０回カウントされた時を用いる。
【００２８】
被試験回路の通常動作としては、CSが有効になった後、６４bit幅のデータ転送が行なわれる。
擬似故障を生じさせたときの（クリップ時）の期待動作としては、DIMMの １bit Errorは、DIMM自身の ECC(Error Correcting Code)により訂正され、データ転送への影響がでない。装置としてエラーしたビットを正しく検出し、装置の内部ログに残される。
一方、クリップ時の異常動作としては、ECCによる訂正ができずデータ転送が失敗したり、データが化けてしまう。また、内部ログにエラービットが正しく記録されないという状態が観測される。
【００２９】
（スペクトラムアナライザ）
図６を用いてスペクトラムアナライザをトリガ生成部として用いた場合の動作について説明する。
ここでは、２重故障の検証のため、PLL(Phase Locked Loop)信号が不安定になってCPUへ異常クロックを供給した場合のSERR#(System Error)信号をクリップする。これは、不安定な事象を保持している装置の試験例である。
【００３０】
トリガ信号の生成タイミングとしては、５００MHzのCPUクロックが４９８MHz以下および５０２MHz以上になった時を用いる。
【００３１】
被試験回路の通常動作においては、クロック異常により、リセット動作後、正常に立ち上がる。
【００３２】
擬似故障を生じさせたとき（クリップ時）の期待動作としては、クロック異常により、リセット動作後、正常に立ち上がる。
一方、クリップ時の異常動作としては、クロック異常のリセット動作とSERR#の割り込みが競合し、リセット動作が失敗し、立ち上がらなくなるという状態が観測される。
【００３３】
（データロガー）
図７を用いてデータロガーをトリガ生成部として用いた場合の動作について説明する。ここでは、単一故障の検証のため、温度センサから送出される値が、４０℃になった時に被試験回路の強制縮退信号(FORCE#DEGRADE#)をクリップする。
【００３４】
トリガ信号の生成タイミングとしては、１秒間隔でセンサ温度を監視し、３９℃から４０℃になった時を用いる。
【００３５】
被試験回路の通常動作においては、異常無く動作を続ける。
擬似故障を生じさせたとき（クリップ時）の期待動作としては、被試験回路のみが縮退し、装置としては動作継続しシステムへの影響は無い。
一方、クリップ時の異常動作としては、被試験回路の縮退時にわずかに発生するノイズが４０℃で最大になり、これが他の回路へ影響し、複数回路が同時縮退し、システムへの影響が発生するという状態が観測される。
【００３６】
（ファイバーチャネルトレーサ（プロトコルアナライザ））
この場合の試験方法は、図８に示すように、トリガ生成部２は被試験装置１のサーバ接続部１ｃから、サーバ５より送られたファイバーチャネルフレームを検出してトリガ信号を生成する。この場合、被試験装置におけるトリガ参照回路は使用しない。ここでは、単一故障の検証のため、Fiber ChannelのSAN環境でサーバ５からのデータ書き込み時に被試験回路１ｂのリセット信号をクリップする。
【００３７】
トリガ信号の生成タイミングとしては、被試験装置１がサーバ５からの書き込みフレーム(SOF = SOFi3、SCCI CMD = Write(10))を受信した時を用いる。
【００３８】
被試験回路の通常動作においては、データ書き込みが完了後、サーバ５へ正常終了ステータスを応答する。
擬似故障を生じさせたとき（クリップ時）の期待動作としては、リセットにより書き込みができず、サーバ５へ異常終了ステータスを応答する。これを受信するとサーバ５は、データ書き込みが失敗したと判断し、同一データを再書込みするフレームを再送出する。
一方、クリップ時の異常動作としては、クリップの影響による異常データが書き込まれる。または、サーバ５へ異常終了ステータスを報告しないという状態が観測される。
【００３９】
実施の形態２．
次に、本発明の実施の形態２として、上述したクリップ試験方法を自動で行うクリップ試験装置及びそのためのクリップ試験プログラムについて説明する。
【００４０】
図９は、実施の形態２におけるクリップ試験装置を示すブロック図である。このクリップ試験装置１０は、被試験装置１に接続されて上述したような参照信号からトリガ生成を行うトリガ生成部１１と、上述したクリップテスタ２に相当するクリップ部１２ａ及びこのクリップ部１２ａを駆動する駆動部１２ｂからなるクリップテスタ部１２と、被試験装置１の適所に接続されて擬似故障結果（クリップ結果）の観測結果を判定するテスト判定部１３と、トリガ生成部１１、クリップテスタ部１２及びテスト判定部１３を制御する制御部１４とを備える。
【００４１】
更に、クリップ試験装置１０は、制御部１４にポイントデータを与えて駆動部１２ｂによりそのポイント位置（被試験回路の接続ポイント）にクリップ部１２ａ（接続端子：クリップ部）を駆動させるためのポイントデータ記憶部１５と、制御部１４に必要な処理を行わせるためのメモリ１６とを備えてなる。なお、制御部１４には、処理を行うためのＣＰＵ１４ａを備えている。
【００４２】
以下、実施の形態２の動作について、図１０のフローチャートを用いて説明する。まず、制御部１４はポイントデータをポイントデータ記憶部１５から読み出し（Ｓ１）、第１接続端子であるクリップ部を駆動させると共に、当該位置においてクリップ動作を行わせる（Ｓ２）。次にトリガ生成部１１にクリップ動作が終了したことを伝え、トリガ生成部１１に被試験装置から入力される参照電気信号に基づいてトリガ信号を生成させる（Ｓ３）。
【００４３】
なお、トリガ信号の生成自体は、ハード的に行っても良いし、ソフト的に行っても良い。次に、トリガ信号が生成されると、クリップ部１２ａのトリガスイッチをオンさせる（Ｓ４）。この動作もソフト的に行う代わりに、上述したクリップ動作が終了したことのトリガ生成部１１への伝達の一貫として、ハード的に行うようにすることも可能である。なお、この場合はステップＳ３とステップＳ４により本発明のトリガ生成／スイッチステップが構成されることとなる。
【００４４】
トリガスイッチオンの後は、テスト判定部に被試験装置の適所から得られる擬似故障結果（クリップ結果）の観測結果に基づいて検証結果を判定させる（Ｓ５）。以上の動作をポイントデータの数だけ行い、自動的に行われるクリップ試験を終了する（Ｓ６，ｙ）。
【００４５】
以上に詳述したステップＳ１からステップＳ６までをクリップ試験プログラムとして、コンピュータにより読取り可能な記録媒体（メモリ）に記憶させることによって、本実施の形態のクリップ試験方法をコンピュータに実行させることが可能となる。なお、本発明において、上記コンピュータにより読取り可能な記録媒体は、ＣＤ−ＲＯＭやフレキシブルディスク、ＤＶＤディスク、光磁気ディスク、ＩＣカード等の可搬型記憶媒体や、コンピュータプログラムを保持するデータベース、或いは、他のコンピュータ並びにそのデータベースや、更に回線上の伝送媒体をも含むものである。
（付記１）
被試験回路の所定部分を強制的に所定電位に接続して被試験回路の評価を行うクリップテスタであって、
被試験回路の任意の回路部分をクリップすることができ、該クリップにより前記被試験回路の所定部分に接続される第１接続端子と、
所定電位に接続される第２接続端子と、
所定のトリガ信号が入力されるトリガ入力端子と、
前記トリガ入力端子に入力される所定のトリガ信号により動作し、前記第１接続端子を前記第２接続端子に接続するトリガスイッチとを備えてなるクリップテスタ。
（付記２）
付記１に記載のクリップテスタにおいて、
前記第２接続端子は前記所定電位としてグランドレベルに接続され、前記スイッチは前記所定のトリガ信号により前記第１の接続端子をグランドレベルに接続することを特徴とするクリップテスタ。
（付記３）
付記１に記載のクリップテスタにおいて、
前記第１接続端子を駆動信号に基づいて前記被試験回路の所定部分に駆動してクリップさせることで、前記第１接続端子を前記被試験回路の所定部分に接続させる駆動部を備えることを特徴とするクリップテスタ。
（付記４）
被試験回路における少なくとも一つの電気信号を入力し、該電気信号に基づいて所定のトリガ信号を生成するトリガ生成部と、
前記被試験回路の所定部分に接続される第１接続端子と、所定電位に接続される第２接続端子と、前記トリガ生成部により生成される所定のトリガ信号が入力されるトリガ入力端子と、前記トリガ入力端子に入力される所定のトリガ信号により動作し、前記第１接続端子を前記第２接続端子に接続するトリガスイッチとを備えるクリップテスタ部と
を備えてなるクリップ試験装置。
（付記５）
付記４に記載のクリップ試験装置において、
前記第１接続端子を駆動し、該第１接続端子を前記被試験回路の所定部分に接続させる駆動部を備えることを特徴とするクリップ試験装置。
（付記６）
付記５に記載のクリップ試験装置において、
前記被試験回路の所定部分をポイントデータとして記憶する記憶部を有し、前記駆動部は前記記憶部に記憶されたポイントデータに基づいて前記第１接続端子を前記被試験回路の所定部分に接続することを特徴とするクリップ試験装置。
（付記７）
付記４に記載のクリップ試験装置において、
前記クリップテスタ部により前記第１接続端子を前記第２接続端子に接続した場合に、前記被試験回路の動作に基づく所定の電気信号を取得することでテスト判定結果を得るテスト判定部を備えていることを特徴とするクリップ試験装置。
（付記８）
被試験回路の所定部分に第１接続端子を接続し、
前記被試験回路における少なくとも一つの電気信号により所定のトリガ信号を発生させ、
該所定のトリガ信号により、前記第１接続端子を所定電位に維持された第２接続端子に接続するようにしたクリップ試験方法。
（付記９）
被試験回路の所定部分を所定電位レベルに接続することをコンピュータに実行させるクリップ試験プログラムであって、
被試験回路における少なくとも一つの電気信号に基づいてトリガ生成部に所定のトリガ信号を生成させるトリガ生成ステップと、
前記トリガ生成ステップにより前記所定のトリガ信号が発生されることに基づいて、前記被試験回路の所定部分に接続される第１接続端子を所定電位に維持された第２接続端子に接続させるトリガスイッチステップと
をコンピュータに実行させるクリップ試験プログラム。
（付記１０）
付記９に記載のクリップ試験プログラムにおいて、
前記トリガ生成ステップ前に、前記第１接続端子を駆動し、該第１接続端子を前記被試験回路の所定部分に接続させる接続端子駆動ステップを備えることを特徴とするクリップ試験プログラム。
（付記１１）
付記１０に記載のクリップ試験プログラムにおいて、
前記被試験回路の所定部分をポイントデータとして記憶した記憶部から前記ポイントデータを読み出すポイントデータ読み出しステップを備え、
前記接続端子駆動ステップは、前記読み出しステップにより読み出されたポイントデータに基づいて、前記第１接続端子を前記被試験回路の所定部分に接続することを特徴とするクリップ試験プログラム。
（付記１２）
付記９に記載のクリップ試験プログラムにおいて、
前記トリガスイッチステップにより前記第１接続端子を前記第２接続端子に接続した場合に、前記被試験回路の所定個所の電気信号を取得してテスト判定結果を得るテスト判定ステップを備えていることを特徴とするクリップ試験プログラム。
（付記１３）
被試験回路の所定部分を所定電位レベルに接続することをコンピュータに実行させるクリップ試験プログラムであって、
被試験回路における少なくとも一つの電気信号に基づいてトリガ生成部に所定のトリガ信号を生成させると共に、該トリガ信号により前記被試験回路の所定部分に接続される第１接続端子を所定電位に維持された第２接続端子に接続させるトリガ生成／スイッチステップと、
前記トリガスイッチステップにより前記第１接続端子を前記第２接続端子に接続した場合に、前記被試験回路の動作に基づく所定の電気信号を取得することでテスト判定結果を得るテスト判定ステップと
をコンピュータに実行させるクリップ試験プログラム。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態１によるクリップ試験方法を説明する概念図である。
【図２】本発明の実施の形態１におけるクリップテスタを示す図である。
【図３】本発明の実施の形態１のトリガ生成部にロジックアナライザを用いた動作を示すタイムチャートである。
【図４】本発明の実施の形態１のトリガ生成部にオシロスコープを用いた動作を示すタイムチャートである。
【図５】本発明の実施の形態１のトリガ生成部にパルスカウンタを用いた動作を示すタイムチャートである。
【図６】本発明の実施の形態１のトリガ生成部にスペクトラムアナライザを用いた動作を示すタイムチャートである。
【図７】本発明の実施の形態１のトリガ生成部にデータロガーを用いた動作を示すタイムチャートである。
【図８】トリガ生成部にファイバーチャネルトレーサ（プロトコルアナライザ）を用いた場合の構成を示す図である。
【図９】実施の形態２におけるクリップ試験装置を示すブロック図である。
【図１０】実施の形態２のクリップ試験装置の動作を示すフローチャートである。
【符号の説明】
【００４７】
１  被試験装置、１ａ  トリガ参照回路、１ｂ  被試験回路、２、１１  トリガ生成部、３  クリップテスタ、３ａ  第１接続端子、３ａ´，１２ａ  クリップ部、３ｂ  第２接続端子、３ｃ  トリガ入力端子、３ｄ  トリガスイッチ、１２  クリップテスタ部、１２ｂ  駆動部、１３  テスト判定部、１４  制御部、１４ａ  ＣＰＵ、１５  ポイントデータ記憶部、１６  メモリ。
【図１】
2006194747.tif 000003
【図２】
2006194747.tif 000004
【図３】
2006194747.tif 000005
【図４】
2006194747.tif 000006
【図５】
2006194747.tif 000007
【図６】
2006194747.tif 000008
【図７】
2006194747.tif 000009
【図８】
2006194747.tif 000010
【図９】
2006194747.tif 000011
【図１０】
2006194747.tif 000012