(57)【要約】【課題】高いスイッチング速度を有するバイポーラトランジスタが形成された半導体装置であって、且つ小型で安価な半導体装置を提供する。【解決手段】半導体基板１の表層部において、絶縁分離された領域内に、Ｐ型第１不純物領域４と、Ｐ型第１不純物領域４内に形成されるＮ型第１不純物領域３と、Ｐ型第１不純物領域４に隣接して形成されるＮ型第２不純物領域５と、Ｐ型第１不純物領域４に隣接して形成されるＰ型第２不純物領域６とを有する半導体装置１０であって、Ｎ型第１不純物領域３をエミッタとし、Ｐ型第１不純物領域４をベースとし、Ｎ型第２不純物領域５をコレクタとするＮＰＮ型バイポーラトランジスタＴｒ１が構成され、Ｐ型第２不純物領域６に接続する複数個の電極から選択される第１電極Ｃ６ａと第２電極Ｃ６ｂにより、Ｐ型第２不純物領域６が抵抗Ｒ０として用いられる。【選択図】        図１
2006278514.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ導電型不純物を低濃度に含有する半導体基板の表層部において、絶縁分離された領域内に、
Ｐ導電型不純物を高濃度に含有するＰ型第１不純物領域と、
当該Ｐ型第１不純物領域内に形成され、Ｎ導電型不純物を高濃度に含有するＮ型第１不純物領域と、
前記Ｐ型第１不純物領域に隣接して形成され、Ｎ導電型不純物を高濃度に含有するＮ型第２不純物領域と、
前記Ｐ型第１不純物領域に隣接して形成され、Ｐ導電型不純物を高濃度に含有するＰ型第２不純物領域とを有する半導体装置であって、
前記Ｎ型第１不純物領域をエミッタとし、前記Ｐ型第１不純物領域をベースとし、前記Ｎ型第２不純物領域をコレクタとするＮＰＮ型バイポーラトランジスタが構成され、
前記Ｐ型第２不純物領域に接続する複数個の電極が配置され、前記複数個の電極から選択される第１電極と第２電極により、前記Ｐ型第２不純物領域が抵抗として用いられることを特徴とする半導体装置。
【請求項２】
前記Ｐ型第２不純物領域に、２個の電極が配置されてなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記Ｐ型第２不純物領域に、Ｎ導電型不純物を高濃度に含有するＮ型第３不純物領域が複数個形成され、
前記Ｎ型第３不純物領域のそれぞれに電極が配置されてなり、
前記Ｐ型第２不純物領域が、可変抵抗として用いられることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第１電極を高電位側の電極し、前記第２電極を低電位側の電極としたとき、
前記Ｎ型第１不純物領域に接続するエミッタ電極が、前記第１電極に配線接続されてなることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項５】
前記半導体装置が、差動対を構成するペアの各素子として利用されることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記差動対が、差動増幅回路の構成要素であることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記半導体装置が、カレントミラー回路の構成要素であることを特徴とする請求項４に記載の半導体装置。
【請求項８】
前記第１電極を高電位側の電極し、前記第２電極を低電位側の電極としたとき、
前記Ｎ型第１不純物領域に接続するエミッタ電極が、前記第２電極に配線接続されてなることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項９】
前記第１電極を高電位側の電極し、前記第２電極を低電位側の電極としたとき、
前記Ｎ型第１不純物領域に接続するエミッタ電極が、前記第１電極に配線接続され、
前記Ｐ型第１不純物領域に接続するベース電極が、前記第２電極に配線接続されてなることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁分離された領域内にバイポーラトランジスタが形成されてなる半導体装置に関する。
【背景技術】
【０００２】
絶縁分離された領域内にバイポーラトランジスタが形成されてなる半導体装置が、例えば、特許第３２３７２７７号公報（特許文献１）に開示されている。
【０００３】
図８は、特許文献１と同様の従来の半導体装置９を示す図で、図８（ａ）は半導体装置９の模式的な上面図であり、図８（ｂ）は半導体装置９の模式的な断面図である。また、図８（ｃ）は、半導体装置９の等価回路図である。
【０００４】
図８（ａ），（ｂ）に示すように、半導体装置９においては、Ｎ導電型不純物を低濃度に含有する半導体基板１の表層部において、埋め込み酸化膜２と絶縁分離トレンチ７で絶縁分離された領域内に、Ｐ型第１不純物領域４、Ｐ型第２不純物領域６、Ｎ型第１不純物領域３およびＮ型第２不純物領域５が形成されている。尚、埋め込み酸化膜２上には、Ｎ導電型不純物を高濃度に含有するＮ導電型不純物層１ａが形成されている。
【０００５】
Ｐ型第１不純物領域４は、Ｐ導電型不純物を高濃度に含有する。Ｎ型第１不純物領域３は、Ｐ型第１不純物領域４内に形成され、Ｎ導電型不純物を高濃度に含有する。Ｎ型第２不純物領域５は、Ｐ型第１不純物領域４に隣接して形成され、Ｎ導電型不純物を高濃度に含有する。Ｐ型第２不純物領域６は、Ｐ型第１不純物領域４に隣接してＮ型第２不純物領域５と反対の側に形成され、Ｐ導電型不純物を高濃度に含有する。
【０００６】
半導体装置９においては、Ｎ型第１不純物領域３をエミッタとし、Ｐ型第１不純物領域４をベースとし、Ｎ型第２不純物領域５をコレクタとするＮＰＮ型バイポーラトランジスタＴｒ１が構成されている。尚、図８（ｂ），（ｃ）において、符号Ｃ３はＮ型第１不純物領域３に接続するエミッタ電極であり、符号Ｃ４はＰ型第１不純物領域４に接続するベース電極であり、符号Ｃ５はＮ型第２不純物領域５に接続するコレクタ電極である。
【０００７】
また、半導体装置９においては、バイポーラトランジスタＴｒ１と同じ絶縁分離領域内にＰ型第２不純物領域６が形成され、Ｐ型第２不純物領域６に接続する１個の電極Ｃ６が配置されている。Ｐ型第２不純物領域６はバイポーラトランジスタＴｒ１のスイッチング速度を向上させるために導入された不純物領域で、電極Ｃ６をグランド（ＧＮＤ）接続して用いる。Ｐ型第２不純物領域６を導入することで、バイポーラトランジスタＴｒ１がオンからオフに切り換わった際、コレクタであるＮ型第２不純物領域５内にあった過剰キャリアが速やかにＰ型第２不純物領域６のキャリアと再結合を行うため、スイッチング速度の向上が図られる。
【０００８】
尚、Ｐ型第２不純物領域６を導入することで、半導体装置９においては、図８（ｃ）に示すＰＮＰ型寄生トランジスタＫＴｒ１が形成される。従って、上記Ｐ型第２不純物領域６におけるバイポーラトランジスタＴｒ１の過剰キャリアの再結合は、ＰＮＰ型寄生トランジスタＫＴｒ１を用いて、バイポーラトランジスタＴｒ１のベース領域における電荷を速やかに抜くことと等価である。
【特許文献１】特許第３２３７２７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図８の半導体装置９に形成されたバイポーラトランジスタＴｒ１に限らず、バイポーラトランジスタを電気回路で用いる際には、一般的に、抵抗素子が付加される。例えば、回路動作の安定化（特にトランジスタのＶＢＥばらつきの吸収他）のためには、バイポーラトランジスタのエミッタに抵抗素子が接続される。この抵抗素子には、バイポーラトランジスタとは別に絶縁分離された不純物拡散領域からなる抵抗素子や薄膜抵抗素子が用いられ、これらの抵抗素子が、アルミニウム（Ａｌ）や銅（Ｃｕ）といった配線層でバイポーラトランジスタの電極に接続されている。
【００１０】
しかしながら、バイポーラトランジスタと上記不純物拡散領域からなる抵抗素子の組み合わせの場合には、占有面積が大きくなり、チップ面積が増大してしまう。また、バイポーラトランジスタと上記薄膜抵抗素子の組み合わせの場合には、薄膜抵抗層が必要で、製造コストが増大してしまう。
そこで本発明は、高いスイッチング速度を有するバイポーラトランジスタが形成された半導体装置であって、且つ小型で安価な半導体装置を提供することを目的としている。
【課題を解決するための手段】
【００１１】
請求項１に記載の発明は、Ｎ導電型不純物を低濃度に含有する半導体基板の表層部において、絶縁分離された領域内に、Ｐ導電型不純物を高濃度に含有するＰ型第１不純物領域と、当該Ｐ型第１不純物領域内に形成され、Ｎ導電型不純物を高濃度に含有するＮ型第１不純物領域と、前記Ｐ型第１不純物領域に隣接して形成され、Ｎ導電型不純物を高濃度に含有するＮ型第２不純物領域と、前記Ｐ型第１不純物領域に隣接して形成され、Ｐ導電型不純物を高濃度に含有するＰ型第２不純物領域とを有する半導体装置であって、前記Ｎ型第１不純物領域をエミッタとし、前記Ｐ型第１不純物領域をベースとし、前記Ｎ型第２不純物領域をコレクタとするＮＰＮ型バイポーラトランジスタが構成され、前記Ｐ型第２不純物領域に接続する複数個の電極が配置され、前記複数個の電極から選択される第１電極と第２電極により、前記Ｐ型第２不純物領域が抵抗として用いられることを特徴としている。
【００１２】
これによれば、上記半導体装置においては、ＮＰＮ型バイポーラトランジスタと同じ絶縁分離領域内にＰ型第２不純物領域が形成されている。このため、ＮＰＮ型バイポーラトランジスタがオンからオフに切り換わった際、コレクタであるＮ型第２不純物領域内にあった過剰キャリアが速やかにＰ型第２不純物領域のキャリアと再結合を行う。これによって、ＮＰＮ型バイポーラトランジのスイッチング速度の向上が図られる。
【００１３】
上記半導体装置においては、ＮＰＮ型バイポーラトランジスタと同じ絶縁分離領域内にＰ型第２不純物領域を導入することで、Ｐ型第１不純物領域をエミッタとし、Ｎ型第２不純物領域をベースとし、Ｐ型第２不純物領域をコレクタとするＰＮＰ型寄生トランジスタが形成される。従って、上記Ｐ型第２不純物領域におけるバイポーラトランジスタの過剰キャリアの再結合は、上記ＰＮＰ型寄生トランジスタを用いて、ＮＰＮ型バイポーラトランジスタのベース領域における電荷を速やかに抜くことと等価である。
【００１４】
また、上記半導体装置においては、Ｐ型第２不純物領域には複数個の電極が配置され、Ｐ型第２不純物領域が抵抗として用いられる。従って、このＰ型第２不純物領域による抵抗を、ＮＰＮ型バイポーラトランジスタを電気回路で用いる際に一般的に付加される抵抗素子として利用することができる。このＰ型第２不純物領域による抵抗は、ＮＰＮ型バイポーラトランジスタと同じ絶縁分離領域内に形成されるため、占有面積が小さく、ＮＰＮ型バイポーラトランジスタとの接続配線も短くて済む。また、抵抗形成のための新たな工程も必要ないため、製造コストが増大しない。
【００１５】
従って、上記半導体装置は、高いスイッチング速度を有するＮＰＮ型バイポーラトランジスタが形成された半導体装置であって、且つ小型で安価な半導体装置とすることができる。
【００１６】
請求項２に記載のように、Ｐ型第２不純物領域に接続する上記複数個の電極は、最少個数の２個であってよい。また、３個以上の電極を配置して、適宜、所望の抵抗値が得られる前記第１電極と第２電極を選択するようにしてもよい。
【００１７】
また、請求項３に記載のように、前記Ｐ型第２不純物領域に、Ｎ導電型不純物を高濃度に含有するＮ型第３不純物領域を複数個形成し、前記Ｎ型第３不純物領域のそれぞれに電極を配置する。これにより、前記Ｎ型第３不純物領域に配置された電極間にバイアス電圧を印加して前記第１電極と第２電極間に流れるキャリアを制限することで、前記Ｐ型第２不純物領域を可変抵抗として用いることができる。
【００１８】
請求項４に記載のように、上記半導体装置は、前記第１電極を高電位側の電極し、前記第２電極を低電位側の電極としたとき、例えば、前記Ｎ型第１不純物領域に接続するエミッタ電極が、前記第１電極に配線接続されてなるように構成することができる。
【００１９】
これにより、上記ＮＰＮ型バイポーラトランジスタのエミッタに抵抗が付加されることになる。このため、バイポーラトトランジスタのコンダクタンス（ｇｍ）を低減させる効果が得られ、バイポーラトトランジスタの回路動作を安定化することができる。
【００２０】
この場合には、請求項５に記載のように、前記半導体装置が、差動対を構成するペアの各素子として利用した場合に、占有面積が小さく、特性の揃った素子が形成できる。また、エミッタに抵抗が付加されたＮＰＮ型バイポーラトランジスタは、回路動作が安定で、ペア性が得られ易くなる。
【００２１】
前記差動対は、例えば請求項６に記載のように、ＯＰアンプのような差動増幅回路の構成要素とすることができる。
【００２２】
また、例えば請求項７に記載のように、前記半導体装置を、カレントミラー回路の構成要素とすることができる。尚、この場合には、カレントミラー回路を構成する前記半導体装置の一方の前記エミッタに付加された抵抗を請求項３に記載の可変抵抗にすることで、任意の電流値に定電流制御することが可能である。
【００２３】
請求項８に記載のように、上記半導体装置は、前記第１電極を高電位側の電極し、前記第２電極を低電位側の電極としたとき、例えば、前記Ｎ型第１不純物領域に接続するエミッタ電極が、前記第２電極に配線接続されてなるように構成することができる。
【００２４】
これにより、上記ＰＮＰ型寄生トランジスタを用いて、ＮＰＮ型バイポーラトランジスタのベース領域における電荷を抜く際に、Ｐ型第２不純物領域による抵抗で制限をかけることになる。従って、これを用いて、ＮＰＮ型バイポーラトランジスタのスイッチング速度を調整することができる。
【００２５】
請求項９に記載のように、上記半導体装置は、前記第１電極を高電位側の電極し、前記第２電極を低電位側の電極としたとき、例えば、前記Ｎ型第１不純物領域に接続するエミッタ電極が、前記第１電極に配線接続され、前記Ｐ型第１不純物領域に接続するベース電極が、前記第２電極に配線接続されてなるように構成することができる。
【００２６】
これにより、上記ＮＰＮ型バイポーラトランジスタのベース（Ｂ）とエミッタ（Ｅ）間に抵抗が付加されることになる。このため、ＮＰＮ型バイポーラトランジスタにアナログ的な回路動作をさせる場合には、バイアス電流をＢＥ間抵抗に流すことで、トランジスタの動作点を安定することができる。また、ＮＰＮ型バイポーラトランジスタにスイッチング動作をさせる場合には、ＢＥ間抵抗によりベース領域における電荷をより速く抜くことができ、スイッチング速度をさらに高速化することができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
【００２８】
図１は、本発明の半導体装置の一例で、図１（ａ）は半導体装置１０の模式的な上面図であり、図１（ｂ）は半導体装置１０の模式的な断面図である。また、図１（ｃ）は、半導体装置１０の等価回路図である。尚、図１に示す半導体装置１０において、図８に示す半導体装置９と同様の部分については、同じ符号を付した。
【００２９】
図１（ａ），（ｂ）に示すように、半導体装置１０も図８の半導体装置９と同様に、Ｎ導電型不純物を低濃度に含有（Ｎ−）する半導体基板１の表層部において、埋め込み酸化膜２と絶縁分離トレンチ７で絶縁分離された領域内に、Ｐ型第１不純物領域４、Ｐ型第２不純物領域６、Ｎ型第１不純物領域３およびＮ型第２不純物領域５が形成されている。尚、埋め込み酸化膜２上には、Ｎ導電型不純物を高濃度に含有するＮ導電型不純物層１ａが形成されている。
【００３０】
Ｐ型第１不純物領域４は、Ｐ導電型不純物を高濃度に含有（Ｐ＋）する。Ｎ型第１不純物領域３は、Ｐ型第１不純物領域４内に形成され、Ｎ導電型不純物を高濃度に含有（Ｎ＋）する。Ｎ型第２不純物領域５は、Ｐ型第１不純物領域４に隣接して形成され、Ｎ導電型不純物を高濃度に含有（Ｎ＋）する。Ｐ型第２不純物領域６は、Ｐ型第１不純物領域４に隣接してＮ型第２不純物領域５と反対の側に形成され、Ｐ導電型不純物を高濃度に含有（Ｐ＋）する。
【００３１】
また、半導体装置１０においては、Ｎ型第１不純物領域３をエミッタとし、Ｐ型第１不純物領域４をベースとし、Ｎ型第２不純物領域５をコレクタとするＮＰＮ型バイポーラトランジスタＴｒ１が構成されている。尚、図１（ｂ），（ｃ）において、符号Ｃ３はＮ型第１不純物領域３に接続するエミッタ電極であり、符号Ｃ４はＰ型第１不純物領域４に接続するベース電極であり、符号Ｃ５はＮ型第２不純物領域５に接続するコレクタ電極である。
【００３２】
以上までの説明は、図８に示した半導体装置９と同様の部分である。
【００３３】
一方、図１の半導体装置１０は、図８に示した半導体装置９と以下の点で異なっている。
【００３４】
すなわち、図１の半導体装置１０においては、ＮＰＮ型バイポーラトランジスタＴｒ１と同じ絶縁分離領域内に、図８の半導体装置９より大きな面積を占めるＰ型第２不純物領域６が形成され、このＰ型第２不純物領域６に接続する２個の電極Ｃ６ａ，Ｃ６ｂが配置されている。この２個の電極Ｃ６ａ，Ｃ６ｂにより、図１の半導体装置１０においては、Ｐ型第２不純物領域６が、抵抗Ｒ０として用いられる。尚、以下の説明においては、図１（ｃ）の等価回路図に示したように、エミッタ電極Ｃ３に近い電極Ｃ６ａを高電位側の電極として、第１電極Ｃ６ａと呼ぶ。エミッタ電極Ｃ３から遠い電極Ｃ６ｂを低電位側の電極として、第２電極Ｃ６ｂと呼ぶ。
【００３５】
図１の半導体装置１０におけるＮＰＮ型バイポーラトランジスタＴｒ１と同じ絶縁分離領域内に導入されたＰ型第２不純物領域６の第１の役割は、図８の半導体装置９と同様に、ＮＰＮ型バイポーラトランジスタＴｒ１のスイッチング速度を向上させることである。電極Ｃ６ｂをグランド（ＧＮＤ）接続して用いることで、ＮＰＮ型バイポーラトランジスタＴｒ１がオンからオフに切り換わった際、コレクタであるＮ型第２不純物領域５内にあった過剰キャリアが速やかにＰ型第２不純物領域６のキャリアと再結合を行う。これによって、ＮＰＮ型バイポーラトランジスタＴｒ１のスイッチング速度の向上が図られる。
【００３６】
尚、半導体装置１０においては、ＮＰＮ型バイポーラトランジスタＴｒ１と同じ絶縁分離領域内にＰ型第２不純物領域６を導入することで、Ｐ型第１不純物領域４をエミッタとし、Ｎ型第２不純物領域５をベースとし、Ｐ型第２不純物領域６をコレクタとする、図１（ｃ）に示すＰＮＰ型寄生トランジスタＫＴｒ１が形成される。従って、上記Ｐ型第２不純物領域６におけるＮＰＮ型バイポーラトランジスタＴｒ１の過剰キャリアの再結合は、上記ＰＮＰ型寄生トランジスタＫＴｒ１を用いて、ＮＰＮ型バイポーラトランジスタＴｒ１のベース領域における電荷を速やかに抜くことと等価である。
【００３７】
図１の半導体装置１０におけるＰ型第２不純物領域６の第２の役割は、図８の半導体装置９と異なり、抵抗Ｒ０として機能することである。このＰ型第２不純物領域６を抵抗Ｒ０として機能させるため、Ｐ型第２不純物領域６には２個の電極Ｃ６ａ，Ｃ６ｂが配置されている。このＰ型第２不純物領域６による抵抗Ｒ０は、ＮＰＮ型バイポーラトランジスタＴｒ１と同じ絶縁分離領域内に形成されるため、占有面積が小さく、ＮＰＮ型バイポーラトランジスタＴｒ１との接続配線も短くて済む。また、抵抗形成のための新たな工程も必要ないため、製造コストが増大しない。
【００３８】
以上のようにして、図１の半導体装置１０は、高いスイッチング速度を有するＮＰＮ型バイポーラトランジスタＴｒ１が形成された半導体装置であって、且つ小型で安価な半導体装置とすることができる。
【００３９】
Ｐ型第２不純物領域６に接続する電極は、図１の半導体装置１０のように最少個数の２個であってもよいし、次に示すように３個以上であってもよい。
【００４０】
図２（ａ）〜（ｃ）は、半導体装置１０ａ〜１０ｃの模式的な上面図である。
【００４１】
図２（ａ）の半導体装置１０ａにおいては、Ｐ型第２不純物領域６に接続する３個の電極Ｃ６ｃ〜Ｃ６ｅが配置されている。図２（ｂ）の半導体装置１０ｂにおいては、Ｐ型第２不純物領域６に接続する４個の電極Ｃ６ｃ〜Ｃ６ｆが配置されている。図２（ａ），（ｂ）の半導体装置１０ａ，１０ｂにおいては、複数個の電極Ｃ６ｃ〜Ｃ６ｆの中から、適宜、所望の抵抗値が得られる２つの電極（第１電極と第２電極）を選択して、Ｐ型第２不純物領域６を抵抗として利用する。
【００４２】
また、図２（ｃ）の半導体装置１０ｃにおいては、Ｐ型第２不純物領域６にＮ導電型不純物を高濃度に含有（Ｎ＋）する２個のＮ型第３不純物領域８ａ，８ｂが形成され、このＮ型第３不純物領域８ａ，８ｂのそれぞれに、電極Ｃ８ａ，Ｃ８ｂが配置されている。これにより、Ｎ型第３不純物領域８ａ，８ｂに配置された電極Ｃ８ａ，Ｃ８ｂ間にバイアス電圧を印加して第１電極Ｃ６ａと第２電極Ｃ６ｂ間に流れるキャリアを制限することで、Ｐ型第２不純物領域６を可変抵抗として用いることができる。
【００４３】
図１と図２に示した半導体装置１０，１０ａ〜１０ｃにおけるＰ型第２不純物領域６による抵抗は、ＮＰＮ型バイポーラトランジスタＴｒ１を電気回路で用いる際に一般的に付加される抵抗素子として、以下に示すように、様々な形で利用することができる。
【００４４】
図３は、図１に示した半導体装置１０の電気回路への適用例を示す図で、半導体装置１１の等価回路図である。尚、図３に示した半導体装置１１の内部構造は図１（ａ），（ｂ）と同様であり、図３の半導体装置１１においても同じ符号が用いられている。
【００４５】
図３の半導体装置１１では、高電位側の電極であるＰ型第２不純物領域６の第１電極Ｃ６ａと、ＮＰＮ型バイポーラトランジスタＴｒ１のＮ型第１不純物領域３に接続するエミッタ電極Ｃ３とが、配線接続されている。従って、図３に示すように、ＮＰＮ型バイポーラトランジスタＴｒ１のエミッタに抵抗Ｒ１が付加されることになる。このため、バイポーラトランジスタＴｒ１のコンダクタンス（ｇｍ）を低減させる効果が得られ、バイポーラトランジスタＴｒ１の回路動作を安定化することができる。
【００４６】
図４は、図３に示した半導体装置１１の応用例を示す図で、図４（ａ）は、ボルテージフォロア回路を構成する半導体装置１２の等価回路図である。図４（ｂ）は、図４（ａ）のエミッタ抵抗Ｒ１ａ，Ｒ１ｂが無い場合における、ＮＰＮ型バイポーラトランジスタＴｒ１ａ，Ｔｒ１ｂの入出力特性を示す図である。図４（ｃ）は、図４（ａ）のエミッタ抵抗Ｒ１ａ，Ｒ１ｂが有る場合における、ＮＰＮ型バイポーラトランジスタＴｒ１ａ，Ｔｒ１ｂの入出力特性を示す図である。
【００４７】
図４の半導体装置１２では、図３の半導体装置１１が、点線で囲った差動増幅回路の差動対を構成するペアの各素子１１ａ，１１ｂとして利用されている。尚、図４においては、簡略化のために、各素子１１ａ，１１ｂに形成される寄生トランジスタの図示は省略した。
【００４８】
半導体装置１２における差動対を構成するペアの各素子１１ａ，１１ｂは、占有面積が小さく、特性の揃った素子が形成できる。また、図４（ｂ），（ｃ）を比較してわかるように、エミッタに抵抗Ｒ１ａ，Ｒ１ｂが付加されたＮＰＮ型バイポーラトランジスタＴｒ１ａ，Ｔｒ１ｂは、入力電圧に対する出力電圧のリニア領域Ｌが広く、回路動作が安定である。また、トランジスタと抵抗を１つの素子で形成する為、隣接配置することで、ペア性が得られ易い。
【００４９】
図５は、図３に示した半導体装置１１の別の応用例を示す図で、カレントミラー回路を構成する半導体装置１３の等価回路図である。
【００５０】
図５の半導体装置１３では、図３の半導体装置１１が、点線で囲ったエミッタ抵抗付きＮＰＮトランジスタを構成するペアの各素子１１ｃ，１１ｄとして利用されている。尚、図５においては、各素子１１ａ，１１ｂに形成される寄生トランジスタＫＴｒ１ｃ，ＫＴｒ１ｄも図示した。
【００５１】
半導体装置１３におけるカレントミラー回路を構成するペアの各素子１１ｃ，１１ｄも、図４の半導体装置１２において説明したように、占有面積が小さく、特性の揃った素子が形成できる。また、エミッタに抵抗Ｒ１ｃ，Ｒ１ｄが付加されたＮＰＮ型バイポーラトランジスタＴｒ１ｃ，Ｔｒ１ｄは、エミッタ抵抗により各素子のＶＢＥばらつきが吸収されるため、カレントミラー回路の精度を向上させることができる。尚、素子１１ｄにおけるエミッタに抵抗Ｒ１ｄは、図２（ｃ）で説明した可変抵抗となっている。これにより、カレントミラー回路を構成する半導体装置１３の電流出力を、任意の電流値に定電流制御することが可能である。また逆に、基準電流が変化した場合には、図２（ｃ）の電極Ｃ８ａ，Ｃ８ｂ間に印加するバイアス電圧を調整することで、基準電流が変化した場合にも電流出力が変化しない、真の定電流制御が可能になる。
【００５２】
図６は、図１に示した半導体装置１０の電気回路への別の適用例を示す図で、半導体装置１４の等価回路図である。尚、図６に示した半導体装置１４の内部構造は図１（ａ），（ｂ）と同様であり、図６の半導体装置１４においても同じ符号が用いられている。
【００５３】
図６の半導体装置１４では、低電位側の電極であるＰ型第２不純物領域６の第２電極Ｃ６ｂと、ＮＰＮ型バイポーラトランジスタＴｒ１のＮ型第１不純物領域３に接続するエミッタ電極Ｃ３とが、配線接続されている。この場合には、ＰＮＰ型寄生トランジスタＫＴｒ１を用いて、ＮＰＮ型バイポーラトランジスタＴｒ１のベース領域における電荷を抜く際に、Ｐ型第２不純物領域６による抵抗Ｒ２で制限をかけることになる。従って、これを用いて、ＮＰＮ型バイポーラトランジスタＴｒ１のスイッチング速度を調整することができる。
【００５４】
図７も、図１に示した半導体装置１０の電気回路への別の適用例を示す図で、半導体装置１５の等価回路図である。
【００５５】
図７の半導体装置１５では、高電位側の電極であるＰ型第２不純物領域６の第１電極Ｃ６ａと、ＮＰＮ型バイポーラトランジスタＴｒ１のＮ型第１不純物領域３に接続するエミッタ電極Ｃ３とが、配線接続されている。また、低電位側の電極であるＰ型第２不純物領域６の第２電極Ｃ６ｂと、ＮＰＮ型バイポーラトランジスタＴｒ１のＰ型第１不純物領域４に接続するベース電極Ｃ４とが、配線接続されている。
【００５６】
この場合には、半導体装置１５におけるＮＰＮ型バイポーラトランジスタＴｒ１のベース（Ｂ）とエミッタ（Ｅ）間に、抵抗Ｒ３が付加されることになる。このため、ＮＰＮ型バイポーラトランジスタＴｒ１にアナログ的な回路動作をさせる場合には、バイアス電流をＢＥ間抵抗Ｒ３に流すことで、トランジスタの動作点を安定にすることができる。また、ＮＰＮ型バイポーラトランジスタＴｒ１にスイッチング動作をさせる場合には、ＢＥ間抵抗Ｒ３によりベース領域における電荷をより速く抜くことができ、スイッチング速度をさらに高速化することができる。
【００５７】
以上示したように、上記した半導体装置１０〜１５，１０ａ〜１０ｃ，１１ａ〜１１ｄは、いずれも、高いスイッチング速度を有するバイポーラトランジスタＴｒ１，Ｔｒ１ａ〜Ｔｒ１ｄが形成された半導体装置であって、且つ小型で安価な半導体装置となっており、各種の電気回路に適用することができる。
【図面の簡単な説明】
【００５８】
【図１】本発明の半導体装置の一例で、（ａ）は半導体装置１０の模式的な上面図であり、（ｂ）は半導体装置１０の模式的な断面図である。また、（ｃ）は、半導体装置１０の等価回路図である。
【図２】（ａ）〜（ｃ）は、半導体装置１０ａ〜１０ｃの模式的な上面図である。
【図３】図１に示した半導体装置１０の電気回路への適用例を示す図で、半導体装置１１の等価回路図である。
【図４】図３に示した半導体装置１１の応用例を示す図で、（ａ）は、ボルテージフォロア回路を構成する半導体装置１２の等価回路図である。（ｂ）と（ｃ）は、それぞれ、（ａ）のエミッタ抵抗Ｒ１ａ，Ｒ１ｂが無い場合と有る場合における、トランジスタＴｒ１ａ，Ｔｒ１ｂの入出力特性を示す図である。
【図５】図３に示した半導体装置１１の別の応用例を示す図で、カレントミラー回路を構成する半導体装置１３の等価回路図である。
【図６】図１に示した半導体装置１０の電気回路への別の適用例を示す図で、半導体装置１４の等価回路図である。
【図７】図１に示した半導体装置１０の電気回路への別の適用例を示す図で、半導体装置１５の等価回路図である。
【図８】従来の半導体装置で、（ａ）は半導体装置９の模式的な上面図であり、（ｂ）は半導体装置９の模式的な断面図である。また、（ｃ）は、半導体装置９の等価回路図である。
【符号の説明】
【００５９】
９，１０〜１５，１０ａ〜１０ｃ，１１ａ〜１１ｄ  半導体装置
１  半導体基板
２  埋め込み酸化膜
３  Ｎ型第１不純物領域
４  Ｐ型第１不純物領域
５  Ｎ型第２不純物領域
６  Ｐ型第２不純物領域
７  絶縁分離トレンチ
８ａ，８ｂ  Ｎ型第３不純物領域
Ｔｒ１，Ｔｒ１ａ〜Ｔｒ１ｄ  ＮＰＮ型バイポーラトランジスタ
ＫＴｒ１，ＫＴｒ１ｃ，ＫＴｒ１ｄ  ＰＮＰ型寄生トランジスタ
Ｒ０〜Ｒ３，Ｒ１ａ〜Ｒ１ｄ  抵抗
Ｃ３  エミッタ電極
Ｃ４  ベース電極
Ｃ５  コレクタ電極
Ｃ６ａ  第１電極（高電位側の電極）
Ｃ６ｂ  第２電極（低電位側の電極）
Ｃ６ｃ〜Ｃ６ｆ  電極
Ｃ８ａ，Ｃ８ｂ  電極
【図１】
2006278514.tif 000003
【図２】
2006278514.tif 000004
【図３】
2006278514.tif 000005
【図４】
2006278514.tif 000006
【図５】
2006278514.tif 000007
【図６】
2006278514.tif 000008
【図７】
2006278514.tif 000009
【図８】
2006278514.tif 000010