(57)【要約】【課題】  本発明は、トランジスタの電気的特性や信頼性が劣化することを抑制することができる半導体装置の製造方法を提供することを目的とする。【解決手段】  過水素化シラザン重合体を、炭素を含む溶媒に分散することによって生成された過水素化シラザン重合体溶液を半導体基板１０上に塗布することにより、塗布膜６０を形成するステップと、塗布膜６０に対して熱処理を行って、溶媒を揮発させることにより、ポリシラザン膜７０を形成するステップと、半導体基板１０を所定の炉内に挿入し、炉内の圧力を一旦低下させた上で、炉内に水蒸気を導入することによって、炉内の圧力を上昇させながら、ポリシラザン膜７０に対して酸化処理を行うことにより、シリコン酸化膜８０を形成するステップとを備えることを特徴とする。【選択図】  図２
2006222220.tif 000002
【特許請求の範囲】
【請求項１】
過水素化シラザン重合体を、炭素を含む溶媒に分散することによって生成された過水素化シラザン重合体溶液を半導体基板上に塗布することにより、塗布膜を形成するステップと、
前記塗布膜に対して熱処理を行って、前記溶媒を揮発させることにより、ポリシラザン膜を形成するステップと、
前記半導体基板を所定の炉内に挿入し、前記炉内の圧力を一旦低下させた上で、前記炉内に水蒸気を導入することによって、前記炉内の圧力を上昇させながら、前記ポリシラザン膜に対して酸化処理を行うことにより、シリコン酸化膜を形成するステップと
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記シリコン酸化膜を形成するステップでは、前記炉内に水蒸気を導入することによって、前記炉内の圧力を上昇させながら酸化処理を行い、前記炉内が所定の圧力に上昇した後は、当該圧力を保ちながらさらに所定時間酸化処理を行うことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記半導体基板の表面部分のうち、所望の領域を除去することにより、溝を形成するステップをさらに備え、
前記塗布膜を形成するステップでは、前記溝を埋め込むように、前記過水素化シラザン重合体溶液を前記半導体基板上に塗布することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記半導体基板上に半導体素子を形成するステップをさらに備え、
前記塗布膜を形成するステップでは、前記過水素化シラザン重合体溶液を前記半導体基板及び前記半導体素子上に塗布することにより、層間絶縁膜となる前記塗布膜を形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
シリコンを含む材料を、炭素を含む溶媒に分散することによって生成された所定の溶液を半導体基板上に塗布することにより、第１の膜を形成するステップと、
前記第１の膜に対して熱処理を行って、前記溶媒を揮発させることにより、第２の膜を形成するステップと、
前記半導体基板を所定の炉内に挿入し、前記炉内の圧力を一旦低下させた上で、前記炉内に水蒸気を導入することによって、前記炉内の圧力を上昇させながら、前記第２の膜に対して酸化処理を行うことにより、シリコン酸化膜を形成するステップと
を備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、ＬＳＩの微細化は、高集積化、動作速度の向上及び低消費電力化、並びに製造コストの抑制を目的として、最小加工寸法（例えばトランジスタのゲート長）が０.１μｍ近くになるまで進められており、今後さらに０.１μｍ以下になるまで進展すると予測されている。例えばロジックデバイスの場合には、トランジスタのゲート長が３０ｎｍ程度まで微細化されたデバイスが開発されている。
【０００３】
ところで、トランジスタなどの素子の微細化には、素子面積の半分以上を占める素子分離領域を微細化することが重要である。近年、かかる素子分離領域の形成方法としては、半導体基板の表面部分にエッチングを行って素子分離溝を形成し、当該素子分離溝に絶縁膜を埋め込むことにより、素子分離領域（すなわち素子分離絶縁膜）を形成するＳＴＩ（Shallow Trench Isolation）法が採用されている。このＳＴＩ法を使用することにより、素子分離領域の幅が、７０〜９０ｎｍ程度の０.１μｍ以下に達している。
【０００４】
また、高集積化が要求されるメモリでは、トランジスタなどが形成される素子形成領域（アクティブエリア）と素子分離領域の幅がいずれも、７０〜９０ｎｍ程度の０.１μｍ以下に達しつつあるが、この場合も、素子分離領域を微細化することが重要になっている。
【０００５】
一方、素子の微細化に伴って、素子分離領域を形成することは困難になっている。隣接する素子間の分離は、当該隣接する素子間の実効的距離、すなわち素子分離領域に沿って迂回するときの最短距離（素子分離溝の深さ×２＋素子分離溝の幅）によって決定される。
【０００６】
よって、デバイスを微細化しても、隣接する素子間の絶縁性を低下させないためには、上述の実効的距離、すなわち素子分離溝の深さを維持することが求められる。しかし、素子分離溝の幅は、微細化によって短くなるため、当該素子分離溝のアスペクト比（素子分離溝の深さ／素子分離溝の幅）は、微細化が進むことに応じて大きくなり、その結果、素子分離溝に絶縁膜を埋め込むことが困難になっている。
【０００７】
かかる素子分離溝に絶縁膜を埋め込む方法として、高密度プラズマ（High Density Plasma：ＨＤＰ）ＣＶＤ法が用いられている。この高密度プラズマＣＶＤ法を用いて、素子分離溝に絶縁膜であるシリコン酸化膜を埋め込む場合には、最小加工寸法が０.１μｍ以下であると、アスペクト比が３以上になるため、素子分離溝に埋め込まれた絶縁膜にボイド（未充填部分）が形成され易いという不都合がある。
【０００８】
そこで、微細化が進んだ素子分離溝に絶縁膜を埋め込む方法としては、スピンコーティング法（半導体基板を回転させながら、所定の溶液を当該半導体基板に塗布する方法）によって、ＳＯＧ（Spin On Glass）膜を形成することにより、埋め込みを行う方法がある。 
また、流動性を有するＴＥＯＳ（Tetraethoxysilane）ガスとＯ３（オゾン）ガスとを反応させて、シリコン酸化膜を形成することにより、埋め込みを行う方法がある。
【０００９】
さらに、高密度プラズマＣＶＤ法を用いて、素子分離溝にシリコン酸化膜を埋め込んだ後、当該高密度プラズマＣＶＤ法によっては埋め込みができなかった部分に、ＴＥＯＳガスとＯ３（オゾン）ガスを反応させることによって形成されるシリコン酸化膜を埋め込む方法がある。
【００１０】
近年では、半導体基板に形成された素子分離溝を埋め込むように、過水素化シラザン重合体溶液を当該半導体基板に塗布した後、水蒸気雰囲気で酸化処理を行うことにより、素子分離絶縁膜であるシリコン酸化膜を形成する方法が行われている（例えば特許文献１及び２参照）。
【００１１】
具体的には、過水素化シラザン重合体（（ＳｉＨ２ＮＨ）ｎ）をキシレン（Ｃ６Ｈ４（ＣＨ３）２）やジブチルエーテル（（Ｃ４Ｈ９）２０）などの溶媒に分散することにより、過水素化シラザン重合体溶液を生成する。
【００１２】
そして、半導体基板に形成された素子分離溝を埋め込むように、スピンコーティング法によって過水素化シラザン重合体溶液を半導体基板の表面に塗布する。この塗布された過水素化シラザン重合体溶液に対して、所定の熱処理を行うことにより、過水素化シラザン重合体溶液中の溶媒を揮発させ、ポリシラザン（Polysilazane）膜を形成する。その後、このポリシラザン膜に対して酸化処理を行うことにより、素子分離絶縁膜となるシリコン酸化（ＳｉＯ２）膜を形成する。
【００１３】
ところで、過水素化シラザン重合体溶液中の溶媒を揮発させることによって形成されたポリシラザン膜には、キシレン（Ｃ６Ｈ４（ＣＨ３）２）やジブチルエーテル（（Ｃ４Ｈ９）２０）などの溶媒に含まれる炭素（Ｃ）が、不純物として残存している。
【００１４】
従って、膜質の良いシリコン酸化（ＳｉＯ２）膜を形成するためには、酸化処理の際の酸化量を多くすることにより、不純物である炭素（Ｃ）を除去する必要がある。しかし、酸化量を多くすると、例えば素子形成領域（アクティブエリア）に、ゲート絶縁膜となるシリコン酸化膜や、ゲート電極となるポリシリコン膜が形成されている場合には、これらシリコン酸化膜やポリシリコン膜が酸化され、その結果、トランジスタの電気的特性や信頼性が劣化するという問題があった。
【００１５】
一方、かかる素子形成領域における酸化を抑制するため、酸化量を少なくすると、シリコン酸化（ＳｉＯ２）膜中に炭素（Ｃ）などの不純物が残存し、これがプラスの固定電荷として作用することになり、この場合も、トランジスタの電気的特性や信頼性が劣化するという問題があった。
【００１６】
以下、素子分離絶縁膜の形成方法に関する文献名を記載する。
【特許文献１】特開２００４−１７９６１４号公報
【特許文献２】特開２００２−３６７９８０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明は、トランジスタの電気的特性や信頼性が劣化することを抑制することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明の一態様による半導体装置の製造方法は、
過水素化シラザン重合体を、炭素を含む溶媒に分散することによって生成された過水素化シラザン重合体溶液を半導体基板上に塗布することにより、塗布膜を形成するステップと、
前記塗布膜に対して熱処理を行って、前記溶媒を揮発させることにより、ポリシラザン膜を形成するステップと、
前記半導体基板を所定の炉内に挿入し、前記炉内の圧力を一旦低下させた上で、前記炉内に水蒸気を導入することによって、前記炉内の圧力を上昇させながら、前記ポリシラザン膜に対して酸化処理を行うことにより、シリコン酸化膜を形成するステップと
を備えることを特徴とする。
【００１９】
本発明の一態様による半導体装置の製造方法は、
シリコンを含む材料を、炭素を含む溶媒に分散することによって生成された所定の溶液を半導体基板上に塗布することにより、第１の膜を形成するステップと、
前記第１の膜に対して熱処理を行って、前記溶媒を揮発させることにより、第２の膜を形成するステップと、
前記半導体基板を所定の炉内に挿入し、前記炉内の圧力を一旦低下させた上で、前記炉内に水蒸気を導入することによって、前記炉内の圧力を上昇させながら、前記第２の膜に対して酸化処理を行うことにより、シリコン酸化膜を形成するステップと
を備えることを特徴とする。
【発明の効果】
【００２０】
本発明の半導体装置の製造方法によれば、トランジスタの電気的特性や信頼性が劣化することを抑制することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について図面を参照して説明する。
【００２２】
（１）第１の実施の形態
図１〜図３に、本発明の第１の実施の形態による素子分離絶縁膜の形成方法を示す。図１に示すように、熱酸化法によって、半導体基板１０上にシリコン酸化（ＳｉＯ２）膜２０を５ｎｍ程度形成した後、ＣＶＤ法によって、後に行われるＣＭＰ法による研磨のストッパとなるシリコン窒化（ＳｉＮ）膜３０を１５０ｎｍ程度形成する。
【００２３】
ＣＶＤ法によって、シリコン窒化（ＳｉＮ）膜３０の全面に、シリコン酸化（ＳｉＯ２）膜（図示せず）を形成する。このシリコン酸化（ＳｉＯ２）膜上に、フォトレジスト（図示せず）を塗布し、露光及び現像を行うことにより、レジストマスク（図示せず）を形成する。
【００２４】
このレジストマスクをマスクとして、ＲＩＥによって、シリコン酸化（ＳｉＯ２）膜にパターニングを行うことにより、ハードマスクを形成する。その後、アッシャー（レジストを気相中で除去する装置）と、硫酸過酸化水素水混合液によるエッチングとによって、レジストマスクを除去する。
【００２５】
このハードマスクをマスクとして、ＲＩＥによって、シリコン窒化（ＳｉＮ）膜３０及びシリコン酸化（ＳｉＯ２）膜２０に順次パターニングを行う。さらにハードマスクをマスクとして、半導体基板１０にエッチングを行うことにより、半導体基板１０の表面からの深さが３００ｎｍ程度の素子分離溝４０を形成する。
【００２６】
フッ酸蒸気（フッ酸を含む蒸気）によって、ハードマスクを除去した後、熱酸化法によって、素子分離溝４０の内部表面にシリコン酸化（ＳｉＯ２）膜５０を４ｎｍ程度形成する。
【００２７】
続いて、過水素化シラザン重合体（（ＳｉＨ２ＮＨ）ｎ）を例えばキシレン（Ｃ６Ｈ４（ＣＨ３）２）やジブチルエーテル（（Ｃ４Ｈ９）２０）などの溶媒に分散することにより、過水素化シラザン重合体溶液を生成する。
【００２８】
図２に示すように、スピンコーティング法によって、半導体基板１０の表面部分に形成された素子分離溝４０を埋め込むように、半導体基板１０を回転させながら、過水素化シラザン重合体溶液を当該半導体基板１０の表面に塗布することにより、塗布膜６０を形成する。
【００２９】
このように、液体である過水素化シラザン重合体溶液を塗布することにより、素子分離溝４０のアスペクト比が高くても、高密度プラズマＣＶＤ法を用いて埋め込みを行う場合のように、素子分離溝４０内部にボイド（未充填部分）やシーム（継ぎ目状の未充填部分）が形成されることがなくなる。
【００３０】
なお、この場合、スピンコーティング法の条件は、例えば半導体基板１０の回転速度が４０００ｒｐｍ、回転時間が３０秒、過水素化シラザン重合体溶液の滴下量が８ｃｃ、塗布膜６０の狙い膜厚が５００ｎｍ程度である。
【００３１】
そして、この塗布膜６０が形成された半導体基板１０をホットプレート上に載置した後、温度が１８０℃の不活性ガス雰囲気中で、塗布膜６０に対して３分間ベーク（加熱）する熱処理を行う。
【００３２】
これにより、過水素化シラザン重合体溶液中に存在するキシレン（Ｃ６Ｈ４（ＣＨ３）２）やジブチルエーテル（（Ｃ４Ｈ９）２０）などの溶媒を揮発させ、ポリシラザン（Polysilazane）膜７０を形成する。なお、この場合、このポリシラザン膜７０には、溶媒に含まれる炭素（Ｃ）や炭化水素が、不純物として数％〜十数％程度残存している。
【００３３】
そして、このポリシラザン膜７０が形成された半導体基板１０を、図示しないバッチ式の拡散炉に挿入し、当該拡散炉において、ポリシラザン膜７０に対して酸化処理を行うことにより、素子分離絶縁膜となるシリコン酸化（ＳｉＯ２）膜８０を形成する。
【００３４】
ここで図４に、半導体基板１０を拡散炉内に挿入するタイミングから、酸化処理を行った後、拡散炉から半導体基板１０を取り出すタイミングまでにおける、拡散炉内の圧力の変化を示す。
【００３５】
この図４に示すように、拡散炉内の圧力を７６０Ｔｏｒｒ（大気圧）にすると共に、温度を２００℃程度にした上で、半導体基板１０を拡散炉内に挿入する。その後、拡散炉内の圧力を１００Ｔｏｒｒまで低下させる。なお、この場合、拡散炉内の圧力を１００Ｔｏｒｒ以下にすれば良い。
【００３６】
続いて、拡散炉内の温度を例えば２００℃から５００℃に上昇させた後、半導体基板１０の挿入から３５分経過したタイミングで、拡散炉内に水蒸気を導入する。そして、拡散炉内の圧力を５分間で３５０Ｔｏｒｒまで上昇させながら、ポリシラザン膜７０に対して酸化処理を行う。
【００３７】
なお、この場合、拡散炉内の圧力が２００〜７００Ｔｏｒｒの範囲内になるように圧力を上昇させれば良い。また、拡散炉内の圧力を上昇させる昇圧速度を５０Ｔｏｒｒ／ｍｉｎにしたが、図示しないドライポンプの排気速度を調整することにより、昇圧速度は５０〜１００Ｔｏｒｒ／ｍｉｎの範囲内であれば良い。また、酸化処理を行う際における拡散炉内の温度は、２００〜８００℃の範囲内であれば良い。
【００３８】
さらに、図示しない拡散炉の圧力制御部によって、拡散炉内の圧力を上昇させる制御を行っても良い。また、多段階の圧力ステップを設け、階段状に拡散炉内の圧力を上昇させても良い。
【００３９】
拡散炉内の圧力を３５０Ｔｏｒｒに保ちつつ、さらに水蒸気雰囲気中で２５分間酸化処理を行うことにより、ポリシラザン膜７０をシリコン酸化（ＳｉＯ２）膜８０に変換する。そして、半導体基板１０の挿入から６５分経過したタイミングで、拡散炉内に水蒸気を導入することを停止した後、真空引きを行って、拡散炉内の圧力を一旦０Ｔｏｒｒにする。その後、再び拡散炉内の圧力を上昇させ、当該拡散炉内の圧力を７６０Ｔｏｒｒ（大気圧）にした上で、半導体基板１０を拡散炉内から取り出す。
【００４０】
このように本実施の形態によれば、拡散炉内の圧力を低くして、炭素（Ｃ）や窒素（Ｎ）などの不純物がポリシラザン膜７０から外部に拡散し易くした上で、水蒸気の導入によって拡散炉内の圧力を上昇させながら酸化処理を行うことにより、ポリシラザン膜７０に含まれる炭素（Ｃ）や窒素（Ｎ）などの不純物を除去しながら、ポリシラザン膜７０中のＳｉ−Ｎ結合をＳｉ−Ｏ結合に変換して、ポリシラザン膜７０をシリコン酸化（ＳｉＯ２）膜８０に変換する。なお、ポリシラザン膜７０をシリコン酸化（ＳｉＯ２）膜８０に変換する際の反応式は、次式
化１  ＳｉＨ２ＮＨ＋２Ｏ→ＳｉＯ２＋ＮＨ３            …（１）
によって示される。
【００４１】
また、この場合、ポリシラザン膜７０に含まれる炭素（Ｃ）や窒素（Ｎ）などの不純物が除去されることにより、ポリシラザン膜７０から得られたシリコン酸化（ＳｉＯ２）膜８０は緻密化されている。
【００４２】
ここで図５に、比較例として、半導体基板１０を拡散炉内に挿入した後、拡散炉内の圧力を３５０Ｔｏｒｒに低下させ、拡散炉内に水蒸気の導入を開始するタイミングから、水蒸気の導入を終了するタイミングまで、拡散炉内の圧力を変化させることなく３５０Ｔｏｒｒに維持した状態で、酸化処理を行う場合における、拡散炉内の圧力の変化を示す。
【００４３】
なお、拡散炉内には、酸化量をチェックするための半導体基板であるテスト基板が設けられ、図６に示すように、このテスト基板によれば、比較例による酸化処理と、本実施の形態による酸化処理とのいずれも、テスト基板上に形成されたシリコン酸化（ＳｉＯ２）膜の膜厚の平均値は１.３ｎｍ程度となり、酸化量は同程度である。
【００４４】
しかし、シリコン酸化（ＳｉＯ２）膜８０中の炭素（Ｃ）濃度は、比較例の場合には、８×１０１９／ｃｍ３であるのに対して、本実施の形態の場合には、２×１０１９／ｃｍ３であり、本実施の形態による酸化処理を用いれば、比較例による酸化処理と比べて、シリコン酸化（ＳｉＯ２）膜８０中の炭素（Ｃ）濃度を大幅に低下させることができる。
【００４５】
このように本実施の形態によれば、比較例による酸化処理の酸化量を増加させることなく、比較例と同程度の酸化量で、プラスの固定電荷として作用する炭素（Ｃ）濃度を比較例よりも大幅に低下させることができ、従ってトランジスタの電気的特性及び信頼性を向上させることができる。
【００４６】
ところで、拡散炉内の圧力が低いと、拡散炉内に導入される水蒸気の拡散速度は速くなって、水蒸気は拡散し易くなる。従って本実施の形態のように、拡散炉内の圧力を低くして水蒸気を導入すれば、水蒸気が、半導体基板１０の周辺部分だけでなく、中心部分にも十分に拡散する。
【００４７】
例えば図６に示すように、テスト基板上に形成されたシリコン酸化（ＳｉＯ２）膜の膜厚のばらつき量は、比較例による酸化処理の場合には８％であるのに対して、本実施の形態による酸化処理の場合には３％である。このように本実施の形態による酸化処理を用いれば、比較例による酸化処理と比べて、シリコン酸化（ＳｉＯ２）膜の膜厚のばらつき量を低減することができ、従って同一の半導体基板内における酸化量の均一性を向上させることができる。
【００４８】
また、バッチ式の拡散炉には、複数の半導体基板が挿入される。従って、上述したように、本実施の形態による酸化処理を用いれば、水蒸気は拡散し易くなるため、比較例による酸化処理と比べて、異なる半導体基板に形成されるシリコン酸化（ＳｉＯ２）膜の膜厚のばらつき量を低減することができ、従って異なる半導体基板間における酸化量の均一性を向上させることができる。
【００４９】
次いで、例えば９００℃の温度の乾燥酸素中で３０分間、シリコン酸化（ＳｉＯ２）膜８０に対して熱処理（アニール）を行うことにより、シリコン酸化（ＳｉＯ２）膜８０を緻密化する。
【００５０】
図３に示すように、ＣＭＰ法によって、シリコン窒化（ＳｉＮ）膜３０をストッパとして、シリコン酸化（ＳｉＯ２）膜８０を研磨してその表面を平坦化することにより、シリコン窒化（ＳｉＮ）膜３０を露出させる。そして、リン酸を加熱したホットリン酸を用いて、シリコン窒化（ＳｉＮ）膜３０を除去した後、所望の工程を行うことにより、半導体基板１０の素子形成領域１０Ａ上にトランジスタなどの素子を形成する。
【００５１】
なお上述の第１の実施の形態は一例であって、本発明を限定するものではない。例えば過水素化シラザン重合体溶液のみによって埋め込みを行うのではなく、高密度プラズマＣＶＤ法を用いて埋め込みを行った後、当該高密度プラズマＣＶＤ法によっては埋め込みができなかった部分を、過水素化シラザン重合体溶液によって埋め込んでも良い。
【００５２】
（２）第２の実施の形態                                
図７〜図１０に、本発明の第２の実施の形態による素子分離絶縁膜の形成方法を示す。なお、本実施の形態は、ＮＡＮＤ型フラッシュメモリのメモリセルトランジスタを分離するための素子分離絶縁膜を形成する場合を示し、この場合、半導体基板上にトンネル絶縁膜を介して浮遊ゲート電極を形成した後に、素子分離絶縁膜を形成する。
【００５３】
図７に示すように、熱酸化法によって、半導体基板１００上にトンネル絶縁膜となるシリコン酸化（ＳｉＯ２）膜１１０を形成する。その後、ＣＶＤ法によって、浮遊ゲート電極となるポリシリコン膜１２０を形成した後、後に行われるＣＭＰ法による研磨のストッパとなるシリコン窒化（ＳｉＮ）膜１３０を形成する。
【００５４】
第１の実施の形態と同様に、ハードマスクを形成した後、当該ハードマスクをマスクとして、ＲＩＥによって、シリコン窒化（ＳｉＮ）膜１３０、ポリシリコン膜１２０、シリコン酸化（ＳｉＯ２）膜１１０に順次パターニングを行う。さらにハードマスクをマスクとして、半導体基板１００にエッチングを行うことにより、半導体基板１００の表面からの深さが２００ｎｍ程度の素子分離溝１４０Ａ及び１４０Ｂを形成する。
【００５５】
フッ酸蒸気（フッ酸を含む蒸気）によって、ハードマスクを除去した後、熱酸化法によって、素子分離溝１４０Ａ及び１４０Ｂの内部表面にシリコン酸化（ＳｉＯ２）膜１５０を４ｎｍ程度形成する。
【００５６】
図８に示すように、高密度プラズマＣＶＤ法によって、素子分離溝１４０Ａ及び１４０Ｂを埋め込むように、シリコン酸化（ＳｉＯ２）膜１５０及びシリコン窒化（ＳｉＮ）膜１３０上に、素子分離絶縁膜となるシリコン酸化（ＳｉＯ２）膜１６０を形成する。
【００５７】
このシリコン酸化（ＳｉＯ２）膜１６０は、アスペクト比が小さい素子分離溝１４０Ｂを完全に埋め込むが、アスペクト比が大きい素子分離溝１４０Ａを完全に埋め込むことができず、当該素子分離溝１４０Ａには、スリット状の間隙（かんげき）１７０が残存する。なお、このスリット状の間隙１７０は、アスペクト比が１０以上になるため、高密度プラズマＣＶＤ法によって埋め込みを行うことは困難である。
【００５８】
続いて、第１の実施の形態と同様に、過水素化シラザン重合体（（ＳｉＨ２ＮＨ）ｎ）を例えばキシレン（Ｃ６Ｈ４（ＣＨ３）２）やジブチルエーテル（（Ｃ４Ｈ９）２０）などの溶媒に分散することにより、過水素化シラザン重合体溶液を生成する。
【００５９】
図９に示すように、スピンコーティング法によって、シリコン酸化（ＳｉＯ２）膜１６０に形成された間隙１７０を埋め込むように、半導体基板１００を回転させながら、過水素化シラザン重合体溶液をシリコン酸化（ＳｉＯ２）膜１６０の表面に塗布することにより、塗布膜１８０を形成する。
【００６０】
このように、液体である過水素化シラザン重合体溶液を塗布することにより、シリコン酸化（ＳｉＯ２）膜１６０に形成された間隙１７０のアスペクト比が高くても、ボイド（未充填部分）やシーム（継ぎ目状の未充填部分）を形成することなく、埋め込みを行うことができる。なお、スピンコーティング法の条件は、第１の実施の形態と同様である。
【００６１】
そして、第１の実施の形態と同様に、塗布膜１８０に対して所定の熱処理を行うことにより、過水素化シラザン重合体溶液中に存在するキシレン（Ｃ６Ｈ４（ＣＨ３）２）やジブチルエーテル（（Ｃ４Ｈ９）２０）などの溶媒を揮発させ、ポリシラザン（Polysilazane）膜１９０を形成する。なお、この場合、このポリシラザン膜１９０には、溶媒に含まれる炭素（Ｃ）や炭化水素が、不純物として数％〜十数％程度残存している。
【００６２】
そして、このポリシラザン膜１９０が形成された半導体基板１００を、図示しないバッチ式の拡散炉に挿入する。この拡散炉において、ポリシラザン膜１９０に対して、第１の実施の形態と同様の酸化処理を行うことにより、シリコン酸化（ＳｉＯ２）膜１６０と共に素子分離絶縁膜となるシリコン酸化（ＳｉＯ２）膜２００を形成する。
【００６３】
すなわち、拡散炉内に水蒸気を導入することによって、拡散炉内の圧力を上昇させながら酸化処理を行い、拡散炉内が所定の圧力に上昇した後は、当該圧力を保ちながらさらに所定時間酸化処理を行うことにより、ポリシラザン膜１９０をシリコン酸化（ＳｉＯ２）膜２００に変換する。なお、酸化処理を行う際の種々の条件は、第１の実施の形態と同様である。
【００６４】
このようにして、ポリシラザン膜１９０に含まれる炭素（Ｃ）や窒素（Ｎ）などの不純物を除去しながら、ポリシラザン膜１９０をシリコン酸化（ＳｉＯ２）膜２００に変換する。
【００６５】
また、この場合、第１の実施の形態と同様に、ポリシラザン膜１９０に含まれる炭素（Ｃ）や窒素（Ｎ）などの不純物が除去されることにより、ポリシラザン膜１９０から得られたシリコン酸化（ＳｉＯ２）膜２００は緻密化されている。
【００６６】
このように本実施の形態によれば、拡散炉内の圧力を一定にして酸化処理を行う場合と比較して、酸化処理の酸化量を増加させることなく、当該比較例と同程度の酸化量で、プラスの固定電荷として作用する炭素（Ｃ）濃度を比較例よりも大幅に低下させることができ、従ってトランジスタの電気的特性及び信頼性を向上させることができる。
【００６７】
なお、本実施の形態の場合、酸化量を増加させる必要がない分、トンネル絶縁膜となるシリコン酸化（ＳｉＯ２）膜１１０のエッジ部の膜厚が厚くなる、いわゆるバーズビークの発生を抑制することができ、また熱処理によるシリコン酸化（ＳｉＯ２）膜１１０の劣化を抑制することができる。
【００６８】
さらに、第１の実施の形態と同様に、同一の半導体基板内における酸化量の均一性を向上させることができると共に、異なる半導体基板間における酸化量の均一性をも向上させることができる。
【００６９】
次いで、第１の実施の形態と同様に、シリコン酸化（ＳｉＯ２）膜２００に対して所定の熱処理（アニール）を行うことにより、シリコン酸化（ＳｉＯ２）膜２００を緻密化する。
【００７０】
図１０に示すように、ＣＭＰ法によって、シリコン窒化（ＳｉＮ）膜１３０をストッパとして、シリコン酸化（ＳｉＯ２）膜１６０及び２００を研磨してその表面を平坦化することにより、シリコン窒化（ＳｉＮ）膜１３０を露出させる。その後、ホットリン酸を用いてシリコン窒化（ＳｉＮ）膜１３０を除去する。
【００７１】
そして、浮遊ゲート電極であるポリシリコン膜１２０上に、絶縁膜を介して図示しない制御ゲート電極を形成するなどの所望の工程を行うことにより、ＮＡＮＤ型フラッシュメモリのメモリセルトランジスタを製造する。
【００７２】
なお上述の第２の実施の形態は一例であって、本発明を限定するものではない。例えば高密度プラズマＣＶＤ法によってシリコン酸化（ＳｉＯ２）膜１６０を形成したが、熱ＣＶＤ法によってＨＴＯ（High Temperature Oxide）膜を形成しても良い。また、高密度プラズマＣＶＤ法を用いて埋め込みを行った後、当該高密度プラズマ法によっては埋め込みを行うことができなかった間隙１７０を、過水素化シラザン重合体溶液によって埋め込んだが、過水素化シラザン重合体溶液のみによって埋め込みを行っても良い。
【００７３】
（３）他の実施の形態
なお上述の実施の形態は一例であって、本発明を限定するものではない。例えば素子分離絶縁膜ではなく層間絶縁膜を形成する際に、第１及び第２の実施の形態による酸化処理を適用することも可能である。ここで、図１１〜図１３に、本発明の他の実施の形態による層間絶縁膜の形成方法を示す。
【００７４】
図１１に示すように、まず半導体基板３００上に素子分離絶縁膜３１０Ａ及び３１０Ｂを形成し、さらにゲート絶縁膜３２０及びゲート電極３３０を形成する。その後、ソースエクステンション領域３４０Ａ及びドレインエクステンション領域３４０Ｂ、ゲート電極側壁３５０Ａ及び３５０Ｂ、ソース領域３６０Ａ及びドレイン領域３６０Ｂを順次形成する。
【００７５】
その後、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、鉛（Ｐｂ）などの金属膜をスパッタ法によって形成した後、アニールを行うことにより、ゲート電極３３０並びにソース領域３６０Ａ及びドレイン領域３６０Ｂの表面部分に、寄生抵抗を低減するためのシリサイド膜３７０Ａ〜３７０Ｃを形成する。
【００７６】
図１２に示すように、後にコンタクトホールを形成する際のエッチングストッパとなるシリコン窒化（ＳｉＮ）膜３８０を形成する。
【００７７】
続いて、第１の実施の形態と同様に、過水素化シラザン重合体（（ＳｉＨ２ＮＨ）ｎ）を例えばキシレン（Ｃ６Ｈ４（ＣＨ３）２）やジブチルエーテル（（Ｃ４Ｈ９）２０）などの溶媒に分散することにより、過水素化シラザン重合体溶液を生成する。
【００７８】
スピンコーティング法によって、半導体基板３００を回転させながら、過水素化シラザン重合体溶液をシリコン窒化（ＳｉＮ）膜３８０の表面に塗布することにより、塗布膜３９０を形成する。なお、スピンコーティング法の条件は、第１の実施の形態と同様である。
【００７９】
そして、第１の実施の形態と同様に、塗布膜３９０に対して所定の熱処理を行うことにより、過水素化シラザン重合体溶液中に存在するキシレン（Ｃ６Ｈ４（ＣＨ３）２）やジブチルエーテル（（Ｃ４Ｈ９）２０）などの溶媒を揮発させ、ポリシラザン（Polysilazane）膜４００を形成する。なお、この場合、このポリシラザン膜４００には、溶媒に含まれる炭素（Ｃ）や炭化水素が、不純物として数％〜十数％程度残存している。
【００８０】
そして、このポリシラザン膜４００が形成された半導体基板３００を、図示しないバッチ式の拡散炉に挿入する。この拡散炉において、ポリシラザン膜３００に対して、第１の実施の形態と同様の酸化処理を行うことにより、層間絶縁膜となるシリコン酸化（ＳｉＯ２）膜４１０を形成する。
【００８１】
すなわち、拡散炉内に水蒸気を導入することによって、拡散炉内の圧力を上昇させながら酸化処理を行い、拡散炉内が所定の圧力に上昇した後は、当該圧力を保ちながらさらに所定時間酸化処理を行うことにより、ポリシラザン膜４００をシリコン酸化（ＳｉＯ２）膜４１０に変換する。なお、酸化処理を行う際の種々の条件は、第１の実施の形態と同様であるが、拡散炉内の温度は、２００〜５００℃の範囲内になるように調整される。
【００８２】
このようにして、ポリシラザン膜４００に含まれる炭素（Ｃ）や窒素（Ｎ）などの不純物を除去しながら、ポリシラザン膜４００をシリコン酸化（ＳｉＯ２）膜４１０に変換する。
【００８３】
ところで、層間絶縁膜であるシリコン酸化（ＳｉＯ２）膜４１０を例えば５００℃以上の高温で形成すると、シリサイド膜３７０Ａ〜３７０Ｃが凝集し、当該シリサイド膜３７０Ａ〜３７０Ｃの高抵抗化を引き起こす。このため層間絶縁膜は、低温で形成することが求められ、例えばシリサイド膜３７０Ａ〜３７０Ｃがニッケルシリサイドである場合には、層間絶縁膜を５００℃以下の温度で形成することが必要となる。
【００８４】
そこで、例えば高密度プラズマＣＶＤ法を用いれば、低温で層間絶縁膜を形成することが可能である。しかし、高密度プラズマＣＶＤ法を用いて層間絶縁膜を形成すると、エッチングストッパとなるシリコン窒化（ＳｉＮ）膜３８０に対していわゆるプラズマダメージ（プラズマ損傷）を与え、当該シリコン窒化（ＳｉＮ）膜３８０の膜質を劣化させることになる。
【００８５】
これに対して、本実施の形態によれば、低温で層間絶縁膜を形成することができ、これによりシリサイド膜３７０Ａ〜３７０Ｃの高抵抗化を抑制することができる。また、高密度プラズマＣＶＤ法のように、エッチングストッパとなるシリコン窒化（ＳｉＮ）膜３８０にプラズマダメージが生じることがなく、これによりシリコン窒化（ＳｉＮ）膜３８０の膜質が劣化することを抑制することができる。
【００８６】
図１３に示すように、シリコン窒化（ＳｉＮ）膜３８０をエッチングストッパとして、シリコン酸化（ＳｉＯ２）膜４１０にエッチングを行って、コンタクトホール（図示せず）を形成する。その後、シリコン窒化（ＳｉＮ）膜３８０を開口するためのエッチングを行うことにより、シリサイド膜３７０Ａ〜３７０Ｃの上面の一部を露出させる。
【００８７】
このコンタクトホールに例えばタングステンなどを埋め込むことにより、コンタクトプラグ４２０を形成した後、シリコン酸化（ＳｉＯ２）膜４１０及びコンタクトプラグ４２０上に例えばアルミニウムなどの配線４３０を形成する。
【図面の簡単な説明】
【００８８】
【図１】本発明の第１の実施の形態による半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図２】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図３】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図４】本実施の形態による酸化処理を行う場合における、拡散炉内の圧力の変化を示すグラフである。
【図５】比較例による酸化処理を行う場合における、拡散炉内の圧力の変化を示すグラフである。
【図６】本実施の形態による酸化処理と、比較例による酸化処理とを行った場合における比較結果を示す説明図である。
【図７】本発明の第２の実施の形態による半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図８】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図９】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図１０】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図１１】本発明の他の実施の形態による半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図１２】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【図１３】同半導体装置の製造方法における工程別素子の断面構造を示す縦断面図である。
【符号の説明】
【００８９】
１０、１００、３００  半導体基板
４０、１４０  素子分離溝
６０、１８０、３９０  塗布膜
７０、１９０、４００  ポリシラザン膜
８０、１１０、１６０、２００、４１０  シリコン酸化膜
１２０  ポリシリコン膜  
１７０  間隙
３７０  シリサイド膜
３８０  シリコン窒化膜
【図１】
2006222220.tif 000003
【図２】
2006222220.tif 000004
【図３】
2006222220.tif 000005
【図４】
2006222220.tif 000006
【図５】
2006222220.tif 000007
【図６】
2006222220.tif 000008
【図７】
2006222220.tif 000009
【図８】
2006222220.tif 000010
【図９】
2006222220.tif 000011
【図１０】
2006222220.tif 000012
【図１１】
2006222220.tif 000013
【図１２】
2006222220.tif 000014
【図１３】
2006222220.tif 000015