(57)【要約】【課題】  ダミーパッド間がショートしている場合でも、それによるＩＣチップの動作不良を防止することができる回路基板を提供する。【解決手段】  複数の走査線と、前記走査線に略直交して配置される複数の信号線と、少なくとも前記走査線又は信号線のどちらか一方からの引き出し配線と、引き出し配線の先端に形成され、外部駆動ＩＣチップの出力端子と電気的かつ機械的に接続される接続パッドと、駆動ＩＣチップの出力端子と機械的にのみ接続されるダミーパッドとを有する回路基板において、ダミーパッドを駆動ＩＣチップの出力端子との接触面が絶縁層によって形成されているものとする。【選択図】  図１
2006278985.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と、
前記走査線に略直交して配置される複数の信号線と、
少なくとも前記走査線または信号線のどちらか一方からの引き出し配線と、
前記引き出し配線の先端に形成され、外部駆動ＩＣチップの出力端子と電気的かつ機械的に接続される接続パッドと、
前記駆動ＩＣチップの出力端子と機械的にのみ接続されるダミーパッドとを有する回路基板であって、
前記ダミーパッドは、前記駆動ＩＣチップの出力端子との接触面が絶縁層によって形成されているものである
ことを特徴とする回路基板。
【請求項２】
複数の走査線と、
前記走査線に略直交して配置される複数の信号線と、
前記走査線および前記信号線の各交点付近に配置されるスイッチング素子と、
前記スイッチング素子を介して前記信号線と接続する画素電極と、
少なくとも前記走査線または信号線のどちらか一方からの引き出し配線と、
前記引き出し配線の先端に形成され、外部駆動ＩＣチップの出力端子と電気的かつ機械的に接続される接続パッドと、
前記駆動ＩＣチップの出力端子と機械的にのみ接続されるダミーパッドとを有する回路基板であって、
前記ダミーパッドは、前記駆動ＩＣチップの出力端子との接触面が絶縁層によって形成されているものである
ことを特徴とする回路基板。
【請求項３】
前記走査線、前記信号線、前記スイッチング素子、前記画素電極などの回路構成要素が所定位置に積層構造で形成された、アレイ基板である
ことを特徴とする請求項２に記載の回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置その他の表示装置に用いられる回路基板に関する。
【背景技術】
【０００２】
近年、ＣＲＴディスプレイに代わる表示装置として、例えば平面型の表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から注目を集めている。特に、各画素にスイッチ素子を設け、オン画素とオフ画素とを電気的に分離し、かつオン画素へ書き込まれる映像信号を保持する機能を有するアクティブマトリクス型表示装置は、隣接画素間でクロストークのない良好な表示画像を実現できることから、表示装置の主流となっている。
【０００３】
以下に、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）をスイッチ素子とする光透過型のアクティブマトリクス型液晶表示装置を例にとり説明する。
【０００４】
アクティブマトリクス型液晶表示装置は、アレイ基板と対向基板との間に配向膜を介して液晶層が保持されて成っている。アレイ基板においては、ガラスや石英等の透明絶縁基板上に、複数本の信号線と複数本の走査線とが絶縁膜を介して格子状に配置され、格子の各マス目に相当する領域にＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）等の透明導電材料からなる画素電極が配される。そして、格子の各交点部分には、各画素のオン-オフを制御するスイッチング素子としてのＴＦＴが配置される。ＴＦＴのゲート電極は走査線に、ドレイン電極は信号線にそれぞれ電気的に接続され、さらにソース電極は画素電極に電気的に接続されている。
【０００５】
対向基板は、ガラス等の透明絶縁基板上にＩＴＯから成る対向電極が配置され、またカラー表示を実現するのであればカラーフィルタ層が配置されて構成されている。
【０００６】
液晶表示装置の外周部では、対向基板の端縁の部分とアレイ基板との間にシール材が配置されて、液晶層の四周を封止している。また、アレイ基板が対向基板から突き出して棚状の接続領域をなしており、この接続領域にて、走査線または信号線からの延在部で構成される接続パッドと、外部駆動系統からの出力を行うための端子とが、通常はＡＣＦ（異方性導電膜）を介して接続される。
【０００７】
このような表示装置に駆動ＩＣチップを実装する場合、新規の製品であってもＩＣチップは既存の物を使用するのが通常であり、製品の画素数の仕様に合った出力端子数のＩＣチップを新規に作製することはほとんどない。
【０００８】
例えば、１２００ドットの製品に対して出力端子数４００本のＩＣチップを使用する場合、４００本×３個で構成し、１４４０ドットの製品に対しては４００本中の３６０本を用い、３６０本×４個の構成で使用する。後者の場合、出力端子４００本中の４０本をダミーとして扱い、画素へは接続しない。
【０００９】
これを図２を用いて説明する。図２において、（ａ）はアレイ基板の接続領域を示し、符号１０は画素へ接続される引き出し配線、符号１０’はダミー配線、符号１１，１２，１３，１４，１５は接続パッド、符号２１，２２，２３，２４，２５はダミーパッドをそれぞれ示す。（ｂ）は駆動ＩＣチップの出力端子を示し、符号３１，３２，３３，３４，３５はダミー扱いにされない出力端子、符号４１，４２，４３，４４，４５はダミー扱いにされる出力端子（以下、ダミー端子ともいう）をそれぞれ示す。
【００１０】
上記（ａ）に示すアレイ基板の接続領域の上に、これに重ね合わせるようにして（ｂ）に示す駆動ＩＣチップの出力端子が配され、画素と接続する接続パッド１１，１２，１３，１４，１５はダミー扱いにしない出力端子３１，３２，３３，３４，３５とそれぞれ接続され、ダミーパッド２１，２２，２３，２４，２５はダミー端子４１，４２，４３，４４，４５とそれぞれ接続される。これらパッドと端子の接続は、通常はＡＣＦを介して行われる。なお、このようにＩＣチップのダミー端子がアレイ基板のダミーパッドと接続することにより、ＩＣチップの搭載安定性と機械的強度の向上が図られている。
【００１１】
ＩＣチップのダミー端子に対応するアレイ側のダミーパッドは、従来は、接続パッドと同様の、ＩＣチップとの電気的接続が可能な構造を有するものであった。
【００１２】
図３は、図２のＡ−Ａ’における従来のダミーパッドを示す縦断面図である。本図に示すように、従来のダミーパッド２２２，２２４は、接続パッド２１５と同様の構造を有している。すなわち、ダミーパッド２２２を例にとると、ガラス板（図示せず）上にＭｏＷ又はＡｌＮｄ等による第１導電層４ｃが形成され、その上にＩＴＯ等による第２導電層６ｂが形成されている。各パッド間はＳｉＯ等の絶縁層５ａ，５ｂで絶縁されている。
【００１３】
しかし、アレイ基板上のダミーパッドがこのような構造を有する場合、ダミーパッド間が第１導電層のＰＥＰ（ｐｈｏｔｏ  ｅｎｇｒａｖｉｎｇ  ｐｒｏｃｅｓｓ）等の製造工程における不良等でショートしている状態でＩＣチップを実装すると、駆動ＩＣチップの使用していない４０本の端子も出力信号が出ているため、ＩＣチップ間でもショートを起こし、動作不良を起こす場合があるという問題があった。
【特許文献１】特開２００２−２１７２３７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、上記に鑑みて、表示装置用の回路基板におけるダミーパッド間がショートしている場合でも、それによるＩＣチップの動作不良を防止することができる回路基板を提供することを課題とするものである。
【課題を解決するための手段】
【００１５】
本発明の回路基板は、複数の走査線と、この走査線に略直交して配置される複数の信号線と、少なくとも前記走査線又は信号線のどちらか一方からの引き出し配線と、この引き出し配線の先端に形成され、外部駆動ＩＣチップの出力端子と電気的かつ機械的に接続される接続パッドと、前記駆動ＩＣチップの出力端子と機械的にのみ接続されるダミーパッドとを有する回路基板であって、上記の課題を解決するために、前記ダミーパッドを、前記駆動ＩＣチップの出力端子との接触面が絶縁層によって形成されているものとする（請求項１）。
【００１６】
また、本発明の回路基板は、複数の走査線と、前記走査線に略直交して配置される複数の信号線と、前記走査線および前記信号線の各交点付近に配置されるスイッチング素子と、前記スイッチング素子を介して前記信号線と接続する画素電極と、少なくとも前記走査線または信号線のどちらか一方からの引き出し配線と、前記引き出し配線の先端に形成され、外部駆動ＩＣチップの出力端子と電気的かつ機械的に接続される接続パッドと、前記駆動ＩＣチップの出力端子と機械的にのみ接続されるダミーパッドとを有する回路基板であって、前記ダミーパッドは、前記駆動ＩＣチップの出力端子との接触面が絶縁層によって形成されているものとする（請求項２）。
【００１７】
上記した本発明の回路基板は、前記走査線、前記信号線、前記スイッチング素子、前記画素電極などの回路構成要素が、所定位置に積層構造で形成された、アレイ基板とすることができる（請求項３）。
【発明の効果】
【００１８】
本発明の回路基板によれば、ダミーパッド間がショートしている場合でも、それによるＩＣチップの動作不良を防止することが可能となる。
【発明を実施するための最良の形態】
【００１９】
以下、図を用いて本発明の回路基板を説明するが、本発明はこれに限定されるものではない。
【００２０】
図１は、図２のＡ−Ａ’における本発明の一実施例であるアレイ基板の接続パッドを示す縦断面図である。本図において、符号１１５は接続パッド、符号１２２，１２４はダミーパッド、符号１０’はダミー配線をそれぞれ示す。
【００２１】
本実施例の接続パッド１１５は、上記した従来技術の接続パッドと同じ、ガラス板（図示せず）上にＭｏＷ又はＡｌＮｄ等による第１導電層１ａが形成され、その上にＩＴＯ等による第２導電層３が形成された構造を有する。これに対し、ダミーパッド１２２は、ガラス板上に第１導電層１ｃが形成され、この第１導電層１ｃ上に絶縁層２が形成され、よってＩＣチップの出力端子との接続面が絶縁層２である構造を有する。
【００２２】
このような構造を有するアレイ基板であれば、たとえダミーパッド１２２，１２４間、すなわち第１導電層１ｃ，１ｄ，１ｅ間のいずれかの箇所がショートしていても、これらの第１導電層１ｃ，１ｄ，１ｅがＩＣチップの出力端子と電気的に接続しないので、上記ショートに起因する動作不良を防止することができる。
【００２３】
上記のような構造を有するアレイ基板の製造方法は特に限定されないが、例えば以下の方法により製造することができる。すなわち、まずガラス基板上にスパッタリングによりＭｏＷ又はＡｌＮｄ層を堆積させ、ＰＥＰにより第１導電層１ａ〜１ｅを形成する。
【００２４】
次に常圧プラズマＣＶＤ法等により酸化シリコン膜（ＳｉＯｘ膜）等の絶縁膜を堆積させ、ＰＥＰにより、接続パッド１１５においては第１導電層１ａ上の絶縁膜を除去してスルーホールを形成し、それ以外の部分には絶縁層２を形成して、第１導電層１ｂ，１ｃ，１ｄ，１ｅを相互に絶縁させる。なお、図には示していないが、絶縁層２はゲート絶縁膜と層間絶縁膜との２層からなる。
【００２５】
さらに、その上にスパッタリング等によりＩＴＯ膜を堆積させ、ＰＥＰにより接続パッド１１５のスルーホール内に第２導電層を形成することにより、本発明のアレイ基板が得られる。
【００２６】
なお、ダミーパッドは駆動ＩＣチップの出力端子との接触面が絶縁層によって形成されていればよく、内部構造はどのような構造でもよい。また、上記実施例はチップオングラス（ＣＯＧ）方式の場合についてのものであるが、本発明はＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）方式にも適用可能である。
【００２７】
また、以上ではＴＦＴ液晶表示装置を例にとって本発明の説明を行ってきたが、前記駆動ＩＣと前記接続パッド、前記ダミーパッドを有する回路基板であれば、ＴＦＴ液晶表示装置に限らず、ＳＴＮ液晶表示装置やＯＣＢ液晶表示装置、有機ＥＬ表示装置など他の平面表示装置の回路基板にも本発明が同様に適用できるのは言うまでもない。
【産業上の利用可能性】
【００２８】
本発明の回路基板は、各種液晶表示装置に用いられる。
【図面の簡単な説明】
【００２９】
【図１】本発明の一実施例であるアレイ基板のダミーパッドの構造を示す縦断面図である。
【図２】（ａ）は図１のアレイ基板の接続領域を示す平面図、（ｂ）はＩＣチップの出力端子を示す平面図である。
【図３】従来のアレイ基板のダミーパッドの構造を示す縦断面図である。
【符号の説明】
【００３０】
１ａ，１ｂ，１ｃ，１ｄ，１ｅ，４ａ，４ｂ，４ｃ，４ｄ，４ｅ……第１導電層
２，５ａ，５ｂ……絶縁層
３，６ａ，６ｂ，６ｃ……第２導電層
１０……引き出し配線
１０’……ダミー配線
１１，１２，１３，１４，１５，１１５，２１５……接続パッド
２１，２２，２３，２４，２５，１２２，１２４，２２２，２２４……ダミーパッド
３１，３２，３３，３４，３５……出力端子
４１，４２，４３，４４，４５……ダミー端子
【図１】
2006278985.tif 000003
【図２】
2006278985.tif 000004
【図３】
2006278985.tif 000005