(57)【要約】【課題】  ダイナミックレンジの大きい固体撮像素子を提供する。【解決手段】  Ｎ型半導体基板２０の表面領域に形成されたＮウェル２４と、所定の間隔を隔てて互いに略平行に配置されＮウェル２４に設けられるチャネル領域３４を区画する複数の分離領域２８と、Ｎ型半導体基板２０上に絶縁膜３０を介して形成され複数の分離領域２８と交差する方向に延在して互いに略平行に設けられた複数の転送電極３２と、を備える固体撮像素子において、１画素を構成する転送電極３２の組のうち、情報電荷の蓄積が行われる転送電極３２とチャネル領域３４とが交差する単位ゲート領域の面積は、他の転送電極３２のうちの１つとチャネル領域３４とが交差する単位ゲート領域よりも面積が大きくすることで、上記問題を解決することができる。【選択図】  図１
2006222237.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の一主面の表面領域に形成された第１の半導体領域と、所定の間隔を隔てて互いに略平行に配置され前記第１の半導体領域に設けられるチャネル領域を区画する前記第１の半導体領域と逆導電型の複数の分離領域と、前記半導体基板上に絶縁膜を介して形成され前記複数の分離領域と交差する方向に延在して互いに略平行に設けられた複数の転送電極と、を備える固体撮像素子において、
１画素を構成する前記転送電極の組のうち、情報電荷の蓄積が行われる前記転送電極と前記チャネル領域とが交差する単位ゲート領域の面積は、他の転送電極のうちの１つと前記チャネル領域とが交差する単位ゲート領域よりも面積が大きいことを特徴とする固体撮像素子。
【請求項２】
請求項１に記載の固体撮像素子において、
１画素を構成する前記転送電極の組のうち、情報電荷の蓄積が行われる前記転送電極が設けられる半導体基板の表面領域に、前記第１の半導体領域と同一導電型で前記第１の半導体領域よりも高い不純物濃度を有する第２の半導体領域が選択的に形成されることを特徴とする固体撮像素子。
【請求項３】
請求項１又は２に記載の固体撮像素子において、
１受光画素を構成する前記転送電極の組のうち、情報電荷の蓄積が行われる前記転送電極の幅は、他の転送電極のうちの１つの幅よりも大きいことを特徴とする固体撮像素子。
【請求項４】
請求項３に記載の固体撮像素子において、
１受光画素を構成する前記転送電極の組のうち、情報電荷の蓄積が行われる前記転送電極は単一の転送電極によって形成されることを特徴とする固体撮像素子。
【請求項５】
請求項４に記載の固体撮像素子において、
前記半導体基板の一主面の表面領域で前記第１の半導体領域よりも深部に、前記第１の半導体領域と逆導電型の第３の半導体領域を形成することを特徴とする固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は固体撮像素子に関し、特に、転送電極によりポテンシャル井戸を制御することで情報電荷を蓄積する固体撮像素子に関する。
【背景技術】
【０００２】
図８はフレームトランスファ型ＣＣＤ撮像素子の構成を示す概略図である。フレームトランスファ型ＣＣＤ撮像素子は撮像部１０ｉ、蓄積部１０ｓ、水平転送部１０ｈ及び出力部１０ｄを備える。撮像部１０ｉは行列配置された複数の受光画素を含み、被写体に応じた光に応答して情報電荷を生成する。複数の受光画素は垂直シフトレジスタを兼ねており、受光画素において生成された情報電荷を蓄積部１０ｓへ転送する。蓄積部１０ｓは複数の垂直シフトレジスタを含み、撮像部１０ｉから転送された情報電荷を一時的に蓄積すると共に、１行毎に水平シフトレジスタへと転送する。水平転送部１０ｈは１本の水平シフトレジスタを含み、蓄積部１０ｓから転送された情報電荷を受け取って、出力部１０ｄへ転送する。出力部１０ｄは水平転送部１０ｈから転送された情報電荷の量に応じて、受光画素毎の電荷量を電圧値に変換し、その電圧値の変化がＣＣＤ出力値として取り出される。
【０００３】
図９は従来のフレームトランスファ型ＣＣＤ撮像素子の撮像部１０ｉの構成を示す平面図である。撮像部１０ｉは、半導体基板の表面領域に垂直方向に形成された複数のチャネル領域３４と、複数のチャネル領域３４を分離する分離領域２８とを含み、それらが形成された半導体基板上に絶縁膜を介して複数の転送電極４２−１〜４２−３が形成される。転送電極４２−１〜４２−３はチャネル領域３４と交差する態様で形成され、複数の転送電極４２−１〜４２−３及びチャネル領域３４によって垂直シフトレジスタを形成する。
【０００４】
図１０は図９に示されるＶ−Ｖ’に沿った従来のフレームトランスファ型ＣＣＤ撮像素子の垂直方向の断面図を示し、図１１は図９に示されるＵ−Ｕ’に沿った従来のフレームトランスファ型ＣＣＤ撮像素子の水平方向の断面図を示し、図１２は図９に示されるＷ−Ｗ’に沿った従来のフレームトランスファ型ＣＣＤ撮像素子の水平方向の断面図を示す。
【０００５】
Ｎ型半導体基板２０の一主面の表面領域に、Ｐ型の不純物を添加してＰウェル２２を形成する。このＰウェル２２の表面領域に、Ｎ型の不純物を添加してＮウェル２４を形成する。このＮウェル２４の表面領域に、Ｐ型の不純物を選択的に添加して所定の間隔を隔てて分離領域２８を互いに略平行に形成する。この分離領域２８によって区画されたＮウェル２４がチャネル領域３４を形成する。複数の転送電極４２は、半導体基板上に絶縁膜３０を介してチャネル領域３４と交差する態様で形成される。
【０００６】
撮像部１０ｉにおいて、１画素は隣接する３つの転送電極４２−１〜４２−３で構成される。転送電極４２−１〜４２−３には駆動クロックφ１〜φ３が印加され、３相の駆動クロックφ１〜φ３を制御することでチャネル領域３４にポテンシャルの井戸を形成し、情報電荷を蓄積し垂直方向への転送を行う。
【０００７】
撮像部１０ｉにおいて、Ｎウェル２４と絶縁膜３０との界面で発生する暗電流を防ぐために、下記の特許文献１に記載されているような、転送電極４２−１〜４２−３に負電位を与えて情報電荷の蓄積を行うＡＧＰ（All  Gates  Pinning）という技術が知られている。
【０００８】
ＡＧＰ方式のＣＣＤ撮像素子は、Ｎウェル２４の表面領域であって転送電極４２−２の
下には、Ｎウェル２４よりも高濃度でＮ型の不純物が添加されたＮ＋領域４０が形成される。Ｎウェル２４とＮ＋領域４０との不純物濃度差によりポテンシャルの井戸が形成され、情報電荷の蓄積を行うことができる。このとき転送電極４２−１〜４２−３に負電位を与えているため、Ｎウェル２４と絶縁膜３０との界面にはホールがピンニングされる。したがってＡＧＰ方式においては、不要な電子（暗電流）の発生を防止することができ、暗電流に伴う情報電荷へのノイズ成分混入を防止することができる。
【特許文献１】特開２００１−１５６２８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
近年、ＣＣＤ撮像装置やＣＭＯＳ撮像装置は高画素化が求められている。撮像装置を高画素化すると装置全体が大型化してしまうが、携帯電話などのモバイル機器に搭載される小型の撮像装置では、装置全体を大きくすることができない。そのため、小型の撮像装置においては、個々の受光画素の面積を小さくすることで高画素化を実現している。
個々の受光画素の面積を小さくする場合、被写体に対応した情報電荷を蓄積する領域が小さくなるため、撮像装置のダイナミックレンジが低下する。特に、ＡＧＰ方式のＣＣＤ撮像素子においては、Ｎウェル２４とＮ＋領域４０との不純物濃度差によりポテンシャルの井戸を形成するため、他の方式のＣＣＤ撮像素子と比べ撮像時のポテンシャルの井戸を十分に深くできず、ダイナミックレンジが小さくなるという問題がある。
【００１０】
そこで、本願発明は、大きなダイナミックレンジを有する固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本願発明は、半導体基板の一主面の表面領域に形成された第１の半導体領域と、所定の間隔を隔てて互いに略平行に配置され第１の半導体領域に設けられるチャネル領域を区画する第１の半導体領域と逆導電型の複数の分離領域と、半導体基板上に絶縁膜を介して形成され複数の分離領域と交差する方向に延在して互いに略平行に設けられた複数の転送電極と、を備える固体撮像素子において、１画素を構成する転送電極の組のうち、情報電荷の蓄積が行われる転送電極とチャネル領域とが交差する単位ゲート領域の面積は、他の転送電極のうちの１つとチャネル領域とが交差する単位ゲート領域よりも面積が大きいことを特徴とする。
【発明の効果】
【００１２】
本願発明によれば、情報電荷を蓄積する領域を広く形成することができるため、固体撮像素子のダイナミックレンジを大きくすることができる。
【発明を実施するための最良の形態】
【００１３】
図１は本発明の第１の実施の形態における、ＡＧＰ方式を採用したフレームトランスファ型ＣＣＤ撮像素子の撮像部１０ｉの構成を示す平面図である。本発明の第１の実施の形態におけるフレームトランスファ型ＣＣＤ撮像素子の構成を示す概略図は図８に示すものと同様である。撮像部１０ｉは、半導体基板の表面領域に垂直方向に形成された複数のチャネル領域３４と、複数のチャネル領域３４を分離する分離領域２８とを含み、それらが形成された半導体基板上に絶縁膜を介して複数の転送電極３２−１〜３２−３が形成される。転送電極３２−１〜３２−３はチャネル領域３４と交差する態様で形成され、複数の転送電極３２−１〜３２−３及びチャネル領域３４によって垂直シフトレジスタを形成する。
【００１４】
図２は図１に示されるＡ−Ａ’に沿った撮像部１０ｉの垂直方向の断面図を示し、図２
は図１に示されるＢ−Ｂ’に沿った撮像部１０ｉの水平方向の断面図を示し、図４は図１に示されるＣ−Ｃ’沿った撮像部１０ｉの水平方向の断面図を示す。
【００１５】
Ｎ型半導体基板２０の一主面の表面領域に、Ｐ型の不純物を添加してＰウェル２２を形成する。Ｎ型半導体基板２０の不純物濃度は１０１４／ｃｍ３以上１０１６／ｃｍ３以下とすることが好適であり、Ｐウェル２２の不純物濃度は２×１０１４／ｃｍ３以上２×１０１５／ｃｍ３以下とすることが好適である。このＰウェル２２の表面領域に、Ｎ型の不純物を添加してＮウェル２４を形成する。Ｎウェル２４の不純物濃度は１０１４／ｃｍ３以上１０１７／ｃｍ３以下とすることが好適であり、さらに５．０×１０１４／ｃｍ３以上１０１６／ｃｍ３以下とすることがより好適である。
【００１６】
Ｎウェル２４の表面領域に、Ｐ型の不純物を選択的に添加して所定の間隔を隔てて分離領域２８を互いに略平行に形成する。この分離領域２８によって区画されたＮウェル２４がチャネル領域３４を形成する。分離領域２８に添加される不純物濃度は１０１５／ｃｍ３以上１０１８／ｃｍ３以下とすることが好適である。
【００１７】
複数の転送電極３２は、半導体基板上に絶縁膜３０を介してチャネル領域３４と交差する方向に延在して互いに平行に形成される。撮像部１０ｉにおいて、１画素は隣接する３つの転送電極３２−１〜３２−３で構成される。転送電極３２−２の垂直方向の幅は転送電極３２−１、３２―３の幅に比べ広く形成されており、転送電極３２−２とチャネル領域３４とが交差する単位ゲート領域の面積は、転送電極３２−１、３２−３のうちの１つとチャネル領域３４とが交差する単位ゲート領域よりも面積が大きく形成される。Ｎウェル２４の表面領域であって転送電極３２−２の下には、Ｎウェル２４よりも高濃度でＮ型の不純物が添加されたＮ＋領域２６が選択的に形成される。Ｎ＋領域２６の不純物濃度は１０１６／ｃｍ３以上１０１８／ｃｍ３以下とすることが好適である。
【００１８】
転送電極３２−１〜３２−３には駆動クロックφ１〜φ３が印加され、３相の駆動クロックφ１〜φ３を制御することで情報電荷の蓄積し垂直方向への転送を行う。撮像時には、Ｎウェル２４とＮ＋領域２６との不純物濃度の差により転送電極３２−２の下のチャネル領域３４にポテンシャルの井戸が形成され、被写体に応じた電荷量の情報電荷が蓄積される。
【００１９】
図５は、図２に示される転送電極３２−２の下の断面Ｘ−Ｘ’及び転送電極３２−３の下の断面Ｙ−Ｙ’における情報電荷蓄積時のポテンシャルの分布を示す図である。図中の横軸は半導体基板の深さ方向を示し、左側が基板表面、右側が基板深部を示す。縦軸は各位置でのポテンシャルを示し、下側が正電位側、上側が負電位側を示す。また、図中の実線は断面Ｘ−Ｘ’のポテンシャルの分布を示し、破線は断面Ｙ−Ｙ’のポテンシャルの分布を示している。
【００２０】
被写体照度に対応した情報電荷を蓄積する場合、Ｎ型半導体基板２０には７Ｖ程度の正電位が印加されると共に、転送電極３２−１〜３２−３に印加される駆動クロックφ１〜φ３を−７Ｖ程度に設定する。転送電極３２−２の下の断面Ｘ−Ｘ’における情報電荷蓄積時のポテンシャル分布は、基板表面からＮウェル２４に向けて下降し、Ｎウェル２４からＰウェル２２に向けて上昇し、Ｐウェル２２から基板深部へ向けて下降する分布Ｘ−Ｘ’ラインとなる。転送電極３２−３の下の断面Ｙ−Ｙ’における情報電荷蓄積時のポテンシャルの分布は、基板表面から基板深部に向けてなだらかに下降する分布Ｙ−Ｙ’ラインとなる。転送電極３２−１の下のポテンシャルの分布は転送電極３２−３の下のポテンシャルの分布Ｙ−Ｙ’ラインと同様となる。転送電極３２−２の下のＮウェル２４及びＮ＋領域２６にはポテンシャルの井戸が形成され、撮像時に外部から入射する光によって発生した情報電荷が蓄積される。
【００２１】
本発明の第１の実施の形態において、転送電極３２−２は転送電極３２−１、３２−３に比べ幅を広く形成するため、転送電極３２−２の下に形成されるポテンシャルの井戸の面積が大きくなる。したがって、従来のＣＣＤ撮像素子に比べ多くの情報電荷を蓄積することが可能となり、ＣＣＤ撮像素子のダイナミックレンジを大きくすることができる。
【００２２】
図６は本発明の第２の実施の形態における、ＡＧＰ方式を採用したフレームトランスファ型ＣＣＤ撮像素子の撮像部１０ｉの構成を示す平面図である。第１の実施の形態とは、隣接する４つの転送電極３２−１、３２−２ａ、３２−２ｂ、３２−３で１画素が構成され、第１の実施の形態では単一の転送電極３２−２の下のポテンシャルの井戸で情報電荷を蓄積するのに対して、第２の実施形態では隣接する２本の転送電極３２−２ａ、３２−２ｂの下のポテンシャルの井戸で情報電荷を蓄積する点で相違する。
【００２３】
図７は図６に示されるＤ−Ｄ’に沿った撮像部１０ｉの垂直方向の断面図を示す。第１の実施の形態とは、Ｎウェル２４の表面領域であって転送電極３２−２ａ、３２−２ｂの下に、Ｎウェル２４よりも高濃度でＮ型の不純物が添加されたＮ＋領域２６が選択的に形成される点で相違する。転送電極３２−２ａ及び３２−２ｂとチャネル領域３４とが交差する単位ゲート領域の面積は、転送電極３２−１、３２−３のうちの１つとチャネル領域３４とが交差する単位ゲート領域よりも面積が大きく形成される。
【００２４】
被写体に対応した情報電荷を蓄積する場合、Ｎ型半導体基板２０には７Ｖ程度の正電位が印加されると共に、転送電極３２−１〜３２−３に印加される駆動クロックφ１〜φ４を−７Ｖ程度に設定する。このとき、転送電極３２−２ａ、３２−２ｂの下のポテンシャルの分布は図５のＸ−Ｘ’ラインで示す分布となり、転送電極３２−１、３２−３の下のポテンシャルの分布は図５のＹ−Ｙ’ラインで示す分布となる。
【００２５】
本発明の第２の実施の形態において、２本の転送電極３２−２ａ、３２−２ｂの下にＮ＋領域２６が選択的に形成されるため、転送電極３２−２ａ、３２−２ｂの下に形成されるポテンシャルの井戸の面積が大きくなる。したがって、従来のＣＣＤ撮像素子に比べ多くの情報電荷を蓄積することが可能となり、ＣＣＤ撮像素子のダイナミックレンジを大きくすることができる。
【００２６】
上記の本発明の実施の形態においては、ＡＧＰ方式のＣＣＤ撮像素子の場合について説明したが、本願発明はＡＧＰ方式、すなわちＮ＋領域２６が選択的に形成されるＣＣＤ撮像素子に限定されるものではない。例えば、Ｎ＋領域２６を備えないＣＣＤ撮像素子とする場合、第１の実施の形態においては電荷の蓄積時に転送電極３２−２に印加される駆動クロックφ２を３Ｖ程度に設定し、第２の実施の形態においては電荷の蓄積時に転送電極３２−２ａ、３２−２ｂに印加される駆動クロックφ２、φ３を３Ｖ程度に設定することができる。
【図面の簡単な説明】
【００２７】
【図１】本願発明の第１の実施の形態における、ＣＣＤ撮像素子の撮像部の構成を示す平面図である。
【図２】本願発明の第１の実施の形態における、ＣＣＤ撮像素子の撮像部の構成を示す断面図である。
【図３】本願発明の第１の実施の形態における、ＣＣＤ撮像素子の撮像部の構成を示す断面図である。
【図４】本願発明の第１の実施の形態における、ＣＣＤ撮像素子の撮像部の構成を示す断面図である。
【図５】本願発明の第１の実施の形態における、ＣＣＤ撮像素子の撮像部のポテンシャルの分布を示す図である。
【図６】本願発明の第２の実施の形態における、ＣＣＤ撮像素子の撮像部の構成を示す平面図である。
【図７】本願発明の第２の実施の形態における、ＣＣＤ撮像素子の撮像部の構成を示す断面図である。
【図８】固体撮像素子の構成を示す概念図である。
【図９】従来の固体撮像素子の撮像部の構成を示す平面図である。
【図１０】従来の固体撮像素子の撮像部の構成を示す断面図である。
【図１１】従来の固体撮像素子の撮像部の構成を示す断面図である。
【図１２】従来の固体撮像素子の撮像部の構成を示す断面図である。
【符号の説明】
【００２８】
１０ｉ：撮像部、１０ｓ：蓄積部、１０ｈ：水平転送部、１０ｄ：出力部、２０：Ｎ型半導体基板、２２：Ｐウェル、２４：Ｎウェル、２６，２６’，４０：Ｎ＋領域、２８：分離領域、３０：絶縁膜、３２，４２：転送電極、３４：チャネル領域
【図１】
2006222237.tif 000003
【図２】
2006222237.tif 000004
【図３】
2006222237.tif 000005
【図４】
2006222237.tif 000006
【図５】
2006222237.tif 000007
【図６】
2006222237.tif 000008
【図７】
2006222237.tif 000009
【図８】
2006222237.tif 000010
【図９】
2006222237.tif 000011
【図１０】
2006222237.tif 000012
【図１１】
2006222237.tif 000013
【図１２】
2006222237.tif 000014