(57)【要約】  【課題】  待機電源回路と主電源回路を備えた二電源方式のスイッチング電源において待機時消費電力のさらなる低減化を図ったスイッチング電源を提供する。  【解決手段】  待機電源出力を供給する待機電源回路９と主電源出力を供給する主電源回路１０とからなり、上記待機電源回路と主電源回路のそれぞれの前段に、互いに独立した整流回路３，４と平滑回路５，６を備えたスイッチング電源装置１であって、上記待機電源回路および主電源回路へ交流電力を供給する交流電源Ｐと主電源回路へ供給する交流電力を整流する整流回路４の間の任意の位置に、外部オン／オフ信号１３によって制御される交流電力制御装置２が直列接続されたことを特徴とする。  【選択図】  図１
2006325282.tif 000002
【特許請求の範囲】
【請求項１】
待機電源出力を供給する待機電源回路と主電源出力を供給する主電源回路とからなり、前記待機電源回路と前記主電源回路のそれぞれの前段に、互いに独立した整流回路と平滑回路を備えたスイッチング電源装置であって、
前記待機電源回路および前記主電源回路へ交流電力を供給する交流電源と前記主電源回路へ供給する交流電力を整流する整流回路との間の任意の位置に、外部オン／オフ信号によって制御される交流電力制御装置が直列接続されたことを特徴とするスイッチング電源装置。
【請求項２】
前記交流電力制御装置が、ゲート端子に外部オン／オフ信号が入力されることによって制御され得るトライアックからなることを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記スイッチング電源装置が、待機時に外部オン／オフ信号により主電源回路を停止させて省電力化を図るものであることを特徴とする請求項１または請求項２記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に関し、特に、待機電源回路と主電源回路を備えた二電源方式のスイッチング電源装置に関する。このような二電源方式のスイッチング電源は、待機時に外部オン／オフ信号により主電源を停止させて省電力化を図るものである。
【背景技術】
【０００２】
近年、パソコン、プリンタ、コピー機等のＯＡ機器や家庭用電化機器、特にリモコンスイッチで動作させ得る機器（エアコン、照明、電話、テレビ、ビデオその他）では、主負荷の動作電源がオフとなっていても、リモコンスイッチ等からの指令によって直ちに主負荷を動作させ得るよう、機器を待機（スタンバイ）モードにさせる機能を持ったものが大半である。
それらの機器では大抵、何らかの省エネルギー対策が施されているが、その１つに、定格負荷に最適化されたスイッチング電源のほかに、待機動作に特化したスイッチング電源回路を別途備える二電源方式というものがある。この待機電源回路では、回路定数、使用部品その他の回路設計が待機負荷に合せて最適化されている。
【０００３】
従来、待機時の省電力化を図った二電源方式のスイッチング電源として、図２に示すように待機電源回路と主電源回路に、互いに独立した整流回路と平滑回路とを設け、待機時に、外部からの主電源出力オン／オフ制御信号により主電源の発振を停止させて省電力化を図ったスイッチング電源が知られている（例えば非特許文献１参照）。
また、図３に示すように待機電源回路と主電源回路に共通の整流回路と平滑回路を設け、待機時に、外部からの主電源出力オン／オフ制御信号により平滑後の主電源回路の入力電圧をスイッチ回路で遮断し、それによって主電源の発振を停止させて省電力化を図ったスイッチング電源が知られている（例えば特許文献１参照）。
【０００４】
図２は、従来から使用されている二電源方式のスイッチング電源装置を示す図である。これは、待機電源回路と主電源回路に互いに独立した整流回路と平滑回路を有するものである。
交流電源Ｐから待機電源回路９への接続について説明すると、まず交流電源Ｐ側に、待機電源回路９へ電力を供給する独立した整流・平滑回路の整流回路３となる全波整流ダイオードが接続され、その整流出力プラス側端子と待機電源回路９のプラス端子とは、平滑コンデンサ５のプラス極側に接続されている。
また、待機電源回路９のＶＣＣに電圧を供給する起動抵抗７も平滑コンデンサ５のプラス極側に接続されている。
一方、整流回路３の整流出力マイナス側端子と待機電源回路９のマイナス端子とは、平滑コンデンサ５のマイナス極側に接続されている。
次に、交流電源Ｐから主電源回路１０への接続について説明すると、交流電源Ｐ側には、主電源回路１０へ電力を供給する独立した整流・平滑回路の整流回路４となる全波整流ダイオードが接続され、その整流出力プラス側端子と主電源回路１０のプラス端子とは、平滑コンデンサ６のプラス極側に接続されている。
また、主電源回路１０のＶＣＣに電圧を供給する起動抵抗８も平滑コンデンサ６のプラス極側に接続されている。一方、整流回路４の整流出力マイナス側端子と主電源回路１０のマイナス端子とは、平滑コンデンサ６のマイナス極側に接続されている。
この回路によれば、待機時には、主電源出力オン／オフ制御信号入力１３により主電源回路１０の発振を停止させることによって主電源回路１０のスイッチング損失をゼロにすることが可能となる。
【０００５】
図３は、従来使用されている他の二電源方式のスイッチング電源装置を示す図である。これは、待機電源回路と主電源回路に共通の整流回路と平滑回路を有するものである。
交流電源から各電源回路への接続を見て行くと、まず交流電源Ｐ側に、待機電源回路９および主電源回路１０へ電力を供給する共通の整流・平滑回路の整流回路１４となる全波整流ダイオードが接続され、その整流出力プラス側端子と待機電源回路９のプラス端子とは、平滑コンデンサ１５のプラス極側に接続されている。
また、待機電源回路９のＶＣＣに電圧を供給する起動抵抗７も平滑コンデンサ１５のプラス極側に接続されている。一方、整流回路１４の整流出力マイナス側端子と待機電源回路９のマイナス端子とは、平滑コンデンサ１５のマイナス極側に接続されている。
さらに、主電源回路１０へ電力を供給する共通の整流・平滑回路の平滑コンデンサ１５のプラス極側と主電源回路１０のプラス端子の間には、スイッチ回路１６が接続されている。
スイッチ回路１６の一端は平滑コンデンサ１５のプラス極側、スイッチ回路１６の他端は主電源回路１０のプラス端子に接続されている。また、主電源回路１０のＶＣＣに電圧を供給する起動抵抗８も、平滑コンデンサ１５のプラス極側に接続されている。一方、整流回路１４の整流出力マイナス側端子と主電源回路１０のマイナス端子とは、平滑コンデンサ１５のマイナス極側に接続されている。
この回路によっても、待機時には、主電源出力オン／オフ制御信号入力１３によりスイッチ回路１６をオフとし、主電源回路１０への電力供給を遮断することによって主電源回路１０のスイッチング損失をゼロにすることが可能となる。
【０００６】
しかしながら、いずれの形式の回路であっても、待機時に、主電源回路１０の起動抵抗８および平滑コンデンサ（６，１５）の漏れ電流による損失をゼロにすることができず、待機時の消費電力をより少なくすることができないという問題があった。
【非特許文献１】日刊工業新聞社発行、スイッチング電源ハンドブック第２版、２０３頁、図５．２３（二電源方式）
【特許文献１】特開２０００−３２４８２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記課題を解決し、待機時の消費電力をより少なくすることができるスイッチング電源装置を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明は上記課題を解決するもので、待機電源出力を供給する待機電源回路と主電源出力を供給する主電源回路とからなり、前記待機電源回路と前記主電源回路のそれぞれの前段に、互いに独立した整流回路と平滑回路を備えたスイッチング電源装置であって、
前記待機電源回路および前記主電源回路へ交流電力を供給する交流電源と前記主電源回路へ供給する交流電力を整流する整流回路の間の任意の位置に、外部オン／オフ信号によって制御される交流電力制御装置が直列接続されたことを特徴とするスイッチング電源装置である。
【０００９】
また、上記交流電力制御装置が、ゲート端子に前記外部オン／オフ信号が入力されることによって制御され得るトライアックからなることを特徴とするスイッチング電源装置である。
【００１０】
また、上記スイッチング電源装置が、待機時に前記外部オン／オフ信号により主電源を停止させて省電力化を図るものであることを特徴とするスイッチング電源装置である。
【００１１】
なお、本発明において、「トライアック」とは、双方向３端子サイリスタのことをいい、ゲート端子に与える信号によっていずれの方向にも電流を通電し得るサイリスタであって、二方向性の制御スイッチとして交流回路で用いられるものをいう。
「サイリスタ」とは、広義の意味で用いられ、逆阻止３端子サイリスタのほか、ＧＴＯその他の転流ターンオフ形および自己ターンオフ形の種々のサイリスタを指すものであり、サイリスタのトリガエネルギーについても、通常の電気エネルギーのほか、光、熱等、その種類を特に限定するものではない。
【発明の効果】
【００１２】
本発明によれば、待機時には主電源出力オン／オフ制御信号入力（＝外部オン／オフ信号）がオフになって交流電力制御装置がオフとなることにより、主電源回路への電圧供給が交流回路部分で切り離される。それゆえ、主電源回路への供給電圧がゼロとなるため主電源回路のスイッチング損失をゼロにすることができるほか、主電源起動抵抗および主電源回路側にある平滑コンデンサの漏れ電流による損失をもゼロにすることができ、待機時の消費電力を従来よりも少なくすることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明を添付図面に基づき詳細に説明する。
なお、以下の説明では、上述した図２および図３に示すものと同一構成要素には同一符号を付して説明するものとする。
【００１４】
［構成］
図１に、本発明の一実施形態となるスイッチング電源装置を示す。
図１のスイッチング電源装置も、図２の従来回路と同様、待機電源回路と主電源回路に、互いに独立した整流回路と平滑回路を接続している。
しかしながら、後述するとおり、本実施形態のスイッチング電源装置では交流電力制御装置を備える点で従来装置と相違する。なお、便宜上、図１において、交流電源Ｐの一端側、すなわち上側をライブ側（充電側）、他端側、すなわち下側をニュートラル側（接地側）とする。
【００１５】
交流電源Ｐから待機電源回路９への接続は図２の例と同様であり、まず交流電源Ｐ側に、待機電源回路９へ電力を供給する独立した整流・平滑回路の整流回路３となる全波整流ダイオードが接続され、その整流出力プラス側端子と待機電源回路９のプラス端子とは、平滑コンデンサ５のプラス極側に接続されている。
また、待機電源回路９のＶＣＣに電圧を供給する起動抵抗７も平滑コンデンサ５のプラス極側に接続されている。一方、整流回路３の整流出力マイナス側端子と待機電源回路９のマイナス端子とは、平滑コンデンサ５のマイナス極側に接続されている。
なお、本実施例では、整流回路は待機電源回路側および主電源回路側とも、全波整流ダイオードとされる。
【００１６】
次に、交流電源Ｐから主電源回路１０への接続について説明すると、交流電源Ｐと、主電源回路１０へ供給する交流電力を整流する整流回路４との間の任意の位置には、外部オン／オフ信号によって制御される交流電力制御装置２が直列接続されている。
本実施形態では、交流電源Ｐの一端側−整流回路４の交流入力一端側−同他端側−交流電力制御装置２の一端側−同他端側−交流電源Ｐの他端側の順に接続され、交流電力制御装置２が整流回路４の交流入力他端側と交流電源Ｐの他端側の間に接続されている。
【００１７】
交流電力制御装置２は、本実施形態ではトライアックとした。その端子Ｔ２が整流回路４の交流入力他端側に、端子Ｔ１が交流電源Ｐの他端側に接続されている。さらに、ゲート端子ＴＧにはトライアックをオン／オフさせるための主電源出力オン／オフ制御信号入力１３が供給されるよう構成されている。
一例によれば、上記主電源出力オン／オフ制御信号入力１３は、ゲート電圧（端子ＴＧ−Ｔ１間電圧）の形で与えられる外部オン／オフ信号とされる。
【００１８】
次に、整流回路４の整流出力側から主電源回路への接続について説明すると、整流回路４の整流出力プラス側端子と主電源回路１０のプラス端子とは、平滑コンデンサ６のプラス極側に接続されている。また、主電源回路１０のＶＣＣに電圧を供給する起動抵抗８も平滑コンデンサ６のプラス極側に接続されている。
一方、整流回路４の整流出力マイナス側端子と主電源回路１０のマイナス端子とは、平滑コンデンサ６のマイナス極側に接続されている。
【００１９】
［動作］
次に、上記構成からなる本実施形態のスイッチング電源装置１の概略動作について説明する。
以下、待機モード→主電源動作モード→再び待機モードに戻るときのスイッチング電源回路１の動作を説明する。初期状態では、トライアックはオフであり、待機モードになっていると仮定する。
【００２０】
はじめに、待機モードの状態で交流電源Ｐがオンになると、交流電圧は、整流回路３の全波整流ダイオードで整流されると共に平滑回路５の平滑コンデンサで平滑される。これにより、起動抵抗７に電圧が印加される。起動抵抗７に電圧が印加されると、待機電源回路９が始動し、待機電源出力１１が出力される。
【００２１】
次に、主電源オン／オフ制御信号入力１３がオンとなり、トライアックのゲートＴＧ−Ｔ１間にゲート電圧が印加されると、トライアックはオン状態となる。これにより、主電源動作モードに入る。
この時、交流電圧は、待機電源回路９側の整流回路３のほか、主電源回路９側の整流回路４でも整流されると共に、平滑コンデンサ６で平滑される。これにより、起動抵抗８にも電圧が印加されて主電源回路１０が始動し、主電源出力１２が出力される。
なお、主電源回路１０が動作状態にあるときは、当然ながら、交流電流がトライアックを通って流れることによる導通損のほか、起動抵抗８および平滑コンデンサ６の漏れ電流による損失が発生することとなる。
【００２２】
その後、主電源オン／オフ制御信号入力１３がオフとなり、トライアックのゲートＴＧ−Ｔ１間にゲート電圧が印加されない状態になると、トライアックはオフとなる。これにより、再び待機モードに入る。この時、主電源回路１０への電圧供給は交流回路部分で遮断されることとなる。当然、平滑コンデンサ６、起動抵抗８には電圧が印加されず、主電源回路１０の動作は停止する。
なお、一度オン状態となったトライアックやサイリスタは、ゲートをオフにしても保持電流が流れていればオン状態を持続するが、保持電流以下になるか、または素子をある一定時間逆バイアスにするとオフ状態となるため、主電源オン／オフ制御信号入力１３がオフとなった後は、トライアックは確実にオフする。
【００２３】
従って、本実施形態のスイッチング電源装置によれば、待機時における平滑コンデンサ６、起動抵抗８には電圧が印加されないため、待機時の平滑コンデンサ６の漏れ電流による損失、起動抵抗８による損失をゼロにすることができ、従来よりも待機時の消費電力を少なくすることが可能になる。
【実施例】
【００２４】
上記構成からなる本実施形態に係るスイッチング電源装置と、従来例に係るスイッチング電源装置を用いて、待機時における両者の入力消費電力を比較した結果、本実施形態に係るスイッチング電源装置では従来例に比べ良好な結果が得られた。
その比較結果の一例を下表に示す。なお、比較は両者とも同一仕様の回路を用い、同一条件の下で行ったものである。
【００２５】
【表１】
2006325282.tif 000003
【００２６】
表１より明らかなように、本実施形態に係るスイッチング電源回路では、従来例と比べて入力消費電力が少なくなっており、効率が向上している。
【００２７】
［変形例］
以上、本発明を一実施形態に基づき詳細に説明したが、本発明は上記実施形態に記載の構成に限定されず、種々の設計変更が可能である。
例えば、上記実施形態の待機電源回路９および主電源回路１０としては、種々の形式のスイッチング電源回路を用い得る。スイッチング電源回路の回路形式の一例としては、昇圧形、降圧形、昇降圧形等のチョッパ回路のほか、種々のブリッジ構成の絶縁形コンバータ等が挙げられるが特に限定はない。
これらのスイッチング電源回路にソフトスイッチング技術が適用されているか否かについても特に限定されない。また、待機電源回路または主電源回路の前段に、力率改善回路を接続する構成であっても構わない。
さらに、待機電源回路または主電源回路の制御方式についても特に限定はなく、周波数制御、デューティ制御、位相制御等種々のものを用い得る。
【００２８】
また、本発明のスイッチング電源回路の具体的な適用対象も、１つの機器において主電源動作モードと待機モードという２つの動作モードを必要とする対象であれば特に限定はない。従って本発明のスイッチング電源回路は、パソコン、プリンタ、コピー機、ＦＡＸ機等のＯＡ機器や家庭用電化機器、特にリモコンスイッチで動作させ得る機器（エアコン、照明、電話、テレビ、ビデオその他のＡＶ機器）等に適用することが可能である。
待機電源回路および主電源回路の電力容量についても特に限定されず、本発明は、主電源回路の電力容量の大小に関係なく適用可能である。
【００２９】
交流電力制御装置２については、上記実施形態ではトライアックを使用したが、これに限定されず、例えば２個のサイリスタ、ＩＧＢＴ、あるいはＭＯＳＦＥＴを相互に逆並列に接続する等して形成した双方向スイッチを上記交流電力制御装置として用いても構わない。この場合であっても、適当なゲート信号を上記交流電力制御装置に与えることにより、待機モードおよび主電源動作モードを適切に切替制御することが可能となる。
ゲート端子に入力する主電源出力オン／オフ制御信号入力１３となるトリガエネルギーについても、上記実施形態では通常の電気エネルギー（電圧）によるものとしたが、これに限定されず、光や熱等、種々のものを用いて構わない。
さらに、整流回路の形式についても、上記実施形態では全波整流ダイオードとしてダイオードブリッジを使用する構成としたが、整流回路の形式はこれに限られず、さらに、整流回路を構成するダイオードの全部または一部をサイリスタ等のスイッチング素子に置き換え、制御整流を行い得る構成としても構わない。
【００３０】
そのほか、本発明のスイッチング電源装置では、２機のスイッチング電源を用い、それぞれを主電源回路、待機電源回路として一方を定格負荷に最適化されたスイッチング電源とし、他方を待機負荷に最適化されたスイッチング電源としたが、２台のスイッチング電源回路の利用の仕方はこれに限定されない。
例えば、２台のスイッチング電源を、いずれも定格負荷に最適化されたスイッチング電源とした上で、交流電源と整流回路の間に交流電力制御装置が直列接続された側のスイッチング電源回路を非常用回路とし、平常時は別のスイッチング電源回路を使用し、それが故障したときのみ交流電力制御装置をオンにして非常用回路を使用する構成としても構わない。
さらに、待機電源回路と、２出力以上の主電源回路とからなるスイッチング電源装置にも適用できる。
【００３１】
以上説明したとおり、本発明は、従来以上に待機時の消費電力が少なく、かつ高効率のスイッチング電源回路を提供できるものであることが明らかである。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施例によるスイッチング電源回路の回路図である。
【図２】従来例によるスイッチング電源回路の回路図である。
【図３】他の従来例によるスイッチング電源回路の回路図である。
【符号の説明】
【００３３】
Ｐ  交流電源
１  スイッチング電源装置
２  交流電力制御装置
３、４、１４  整流回路
５、６、１５  平滑回路
７、８  起動抵抗
９  待機電源回路
１０  主電源回路
１１  待機電源出力
１２  主電源出力
１３  主電源出力オン／オフ制御信号入力
１６  スイッチ回路
【図１】
2006325282.tif 000004
【図２】
2006325282.tif 000005
【図３】
2006325282.tif 000006