(57)【要約】【課題】大面積高解像度の液晶表示装置での画面表現のためのデータが適用された映像信号電圧を、伝送ラインを介して画素に印加するドライブバッファを備えた液晶表示装置の駆動回路であり、韓国特許公報１０−２００４−００４８４４６の記載技術を改善したものを提供すること。【解決手段】本発明の液晶表示装置の駆動回路は、信号電圧をバッファリングして伝送ラインに載せるための単一ゲイン演算増幅器と、前記単一ゲイン演算増幅器の非反転端子と前記信号電圧入力ラインとの接続をスイッチングする第１スイッチと、一方が前記信号電圧入力ラインに接続される第２スイッチと、一方が前記単一ゲイン演算増幅器の非反転端子に接続される第３スイッチと、一方が前記第３スイッチの他方に接続され、他方が前記第２スイッチの他方に接続される第１キャパシタと、一方が第１キャパシタの他方に接続され、他方が接地電圧端に接続される第２キャパシタとを備えたことを特徴とする。【選択図】図６
2006309232.tif 000002
【特許請求の範囲】
【請求項１】
信号電圧をバッファリングして伝送ラインに載せるための単一ゲイン演算増幅器と、
前記単一ゲイン演算増幅器の非反転端子と前記信号電圧入力ラインとの接続をスイッチングする第１スイッチと、
一方が前記信号電圧入力ラインに接続される第２スイッチと、
一方が前記単一ゲイン演算増幅器の非反転端子に接続される第３スイッチと、
一方が前記第３スイッチの他方に接続され、他方が前記第２スイッチの他方に接続される第１キャパシタと、
一方が第１キャパシタの他方に接続され、他方が接地電圧端に接続される第２キャパシタと
を備えたことを特徴とする液晶表示装置の駆動回路。
【請求項２】
前記単一ゲイン演算増幅器が動作しない時、該単一ゲイン増幅器と伝送ラインとの接続をターンオフするための節電スイッチをさらに備えたことを特徴とする請求項１に記載の液晶表示装置の駆動回路。
【請求項３】
所定時間の間に、第１スイッチ及び第３スイッチをターンオンさせ、第２スイッチをターンオフさせるステップと、
所定時間の間に、第１スイッチをターンオフさせ、第２スイッチ及び第３スイッチをターンオンさせるステップと、
所定時間の間に、第１スイッチ及び第２スイッチをターンオンさせ、第３スイッチをターンオフさせるステップと、
所定時間の間に、第１スイッチ〜第３スイッチをターンオンさせるステップと
を行うスイッチ制御部をさらに備えたことを特徴とする請求項１に記載の液晶表示装置の駆動回路。
【請求項４】
前記第１キャパシタ及び前記第２スイッチの接続地点と前記第１スイッチとの一方に接続される第４スイッチをさらに備えた請求項１〜３のいずれかに記載の液晶表示装置の駆動回路。
【請求項５】
受信した映像信号電圧を、駆動バッファ及びキャパシタを用いてバッファリングして、伝送ラインを介してディスプレイパネルに出力する液晶表示装置の駆動方法において、
前記駆動バッファが前記映像信号電圧を出力する時、前記出力映像信号電圧の一部をプリエンファシス電圧として前記キャパシタに格納するステップ（Ｓ２１０）と、
前記キャパシタに格納されたプリエンファシス電圧を前記入力映像信号電圧に加え、前記プリエンファシス電圧が加えられた前記入力映像信号電圧をバッファリングして出力するステップ（Ｓ２２０）と、
前記プリエンファシス電圧が除去された前記入力映像信号電圧だけを増幅させて出力するステップ（Ｓ２３０）と、
前記キャパシタに充電された電荷を除去するステップ（Ｓ２４０）と
を備えたことを特徴とする液晶表示装置の駆動方法。
【請求項６】
前記ステップ（Ｓ２１０）は、スキャン期間の開始を知らせる信号が活性化された後から、前記キャパシタに、プリエンファシス電圧のための電荷が集まるのに充分な時間の間に行われ、
前記ステップ（Ｓ２４０）は、前記所望の映像がディスプレイパネルに表示されるのに充分な時間が経過したスキャン期間の完了直前から、次のスキャンラインに対するステップ（Ｓ１２０）が始まる前まで行われることを特徴とする請求項５に記載の液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置の画面表現のためのデータが適用された映像信号電圧を伝送ラインを介して画素に印加するドライブバッファを備えた液晶表示装置の駆動回路に関し、特に、大面積高解像度の液晶表示装置に適用するためのものである。
【背景技術】
【０００２】
文字、記号又はグラフィックをディスプレイするためのフラットディスプレイ装置の１つである液晶表示装置（ＬＣＤ）は、電界によって分子配列が変化する液晶の光学的性質を利用し、液晶技術と半導体技術とを融合した表示装置である。薄膜トランジスタ（ＴＦＴ）液晶表示装置は、内部のピクセルをオン／オフさせるスイッチング素子としてＴＦＴを利用し、このＴＦＴがオン／オフされることによって、画素がオン／オフされる。通常のＴＦＴ液晶表示装置は、図１に示したように、画素を構成するセルがアレイ形態に配列されており、各セルは、液晶セル（ＣＬＣ）、ストレージキャパシタ及びスイッチ機能を果すＴＦＴからなる。
【０００３】
それぞれのＴＦＴのソース電極は、カラム方向に共通に接続され、データラインＤ１〜ＤＮを形成した後、データドライバー１０に接続され、それぞれのＴＦＴのゲート電極は、ロー方向に共通に接続され、スキャンラインＳ１〜ＳＭを形成した後、ゲートドライバー２０に接続されて、Ｎ×Ｍの解像度を有する表示装置を実現する。ここで、データドライバー１０は、ソースドライバー又はカラムドライバーとも称し、図２のような構造を有することが通常である。
【０００４】
液晶表示装置の面積が大きくなり、解像度が高くなると、長さが伸びる液晶表示装置のデータラインのため、ＲＣ遅延が大きくなり、また解像度が高くなるにつれて、与えられるスキャン期間、すなわち画素のＴＦＴをオンさせる時間が減少する。このようなデータラインのＲＣ遅延及びスキャン期間の減少は、図３に示したように、伝送ラインの末端に表れる信号電圧の歪みを招き、これは、決められているＴＦＴのスキャン期間の内に画素に充電されなければならないデータ信号が充電されるか、放電されることのできないようにすることによって、所望のデータ信号を画素に正確に表示できなくなるという問題があった。
【０００５】
プリエンファシス電圧を加えて、出力映像信号電圧を出力させることを特徴とする下記特許文献として開示された技術は、ソースドライバーに出力されるデータ波形にプリエンファシス電圧を加えることによって、従来の技術に比べて、ＲＣ遅延による目的電圧までの到達に要る遅延時間を短縮した。しかしながら、図４に示したような下記特許文献に開示された構造では、６つのスイッチと該スイッチを制御する信号を生成するための支援回路などにより、レイアウト面積が大きく必要となり、制御が複雑になるという問題があった。
【特許文献１】韓国特許公報１０−２００４−００４８４４６
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記問題を解決するために出されたものであって、その目的は、レイアウト面積をさらに狭く占めるプリエンファシス電圧印加方式の液晶表示装置の駆動回路を提供することにある。
【０００７】
また、本発明の他の目的は、制御がさらに簡単な構造のプリエンファシス電圧印加方式の液晶表示装置の駆動回路を提供することにある。
【０００８】
また、本発明のさらに他の目的は、ＲＣ遅延及びスキャン期間の減少による出力バッファの出力信号をより早い時間内に補償できるプリエンファシス電圧印加方式の液晶表示装置の駆動回路を提供することにある。
【課題を解決するための手段】
【０００９】
前記目的を達成するための本発明の液晶表示装置の駆動回路は、信号電圧をバッファリングして、伝送ラインに載せるためのドライブバッファと、前記ドライブバッファとの非反転端子と前記信号電圧入力ラインの接続をスイッチングする第１スイッチと、一方が前記信号電圧入力ラインに接続される第２スイッチと、一方が前記単一ゲイン演算増幅器の非反転端子に接続される第３スイッチと、一方が前記第３スイッチの他方に接続され、他方が前記第２スイッチの他方に接続される第１キャパシタと、一方が第１キャパシタの他方に接続され、他方が接地電圧端に接続される第２キャパシタとを備えたことを特徴とする。
【発明の効果】
【００１０】
本発明による液晶表示装置の駆動回路を実施することにより、提示された従来の技術と同じ機能を行いながらも、より簡単な構造を有するという長所がある。これはレイアウト面積及び／又は製作費用の低減という有用な効果をもたらす。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の最も好ましい実施形態を、添付した図面を参照にして説明する。
【００１２】
（第１の実施形態）
図５は、本発明に係る液晶表示装置の駆動回路に対する一実施形態の回路図である。同図に示した液晶表示装置の駆動回路を用いることによって、プリエンファシス電圧が加えられた状態で、増幅された映像信号電圧を出力することができる。
【００１３】
同図に示した液晶表示装置の駆動回路１００は、信号電圧をバッファリングして、伝送ラインに載せるための単一ゲイン演算増幅器１１０と、前記単一ゲイン演算増幅器１１０の入力端子（非反転入力端子）と、前記入力信号電圧端子Ｖｉｎの接続をスイッチングする第１スイッチＳＷ１と、一方が前記入力信号電圧端子Ｖｉｎに接続される第２スイッチＳＷ２と、一方が前記単一ゲイン演算増幅器１１０の入力端子に接続される第３スイッチＳＷ３と、一方が前記第３スイッチＳＷ３の他方に接続され、他方が前記第２スイッチＳＷ２の他方に接続される第１キャパシタＣ１と、一方が第１キャパシタＣ１の他方に接続され、他方が接地電圧端に接続される第２キャパシタＣ２とを備える。
【００１４】
本実施形態では、反転入力端と出力段が接続された単一ゲイン演算増幅器１１０でドライブバッファを実現し、Ｄ／Ａ変換器（図２に図示）から前記駆動回路に入力される入力信号電圧端子Ｖｉｎは、第１スイッチＳＷ１を介して前記演算増幅器１１０の非反転入力端子に接続される。前記２つのキャパシタＣ１、Ｃ２は、互いに直列に接続されているので、第１キャパシタＣ１の末端は、第３スイッチＳＷ３を介して前記演算増幅器の非反転入力端子に接続される。前記キャパシタＣ１、Ｃ２間のノードは、第２スイッチＳＷ２を介して前記入力信号電圧端子Ｖｉｎに接続される。前記演算増幅器１１０の出力映像信号電圧端子Ｖｎｏｕｔは、前記駆動回路が動作しない時に信号を遮断する低電力消費のための節電スイッチ１３０と接続され、節電スイッチ１３０は、図４の等価化されたデータラインモデルである抵抗ＲｄａｔａとキャパシタＣｄａｔａと接続され、前記ラインモデルの末端に、本発明の主眼点であるデータライン電圧Ｖｆｏｕｔが表れる。節電機能が重要でない実現である場合には、節電スイッチ１３０を省略することもできる。前記第１スイッチＳＷ１は、第１制御信号ＣＴＲＬ１によって動作し、第２スイッチＳＷ２は、第２制御信号ＣＴＲＬ２によって動作し、第３スイッチＳＷ３は、第３制御信号ＣＴＲＬ３によって動作し、前記３制御信号を生成するためのスイッチ制御部を具備し得る。
【００１５】
図６は、本発明に係る出力駆動回路のタイミング図である。スキャン期間を決定する外部ロード信号ＬＯＡＤと、ドライブバッファの非反転入力端子信号、ドライブバッファとの出力映像信号電圧及びデータライン電圧を示したものである。プリエンファシス電圧程度は、前記図５の前記出力バッファに接続されているキャパシタＣ１，Ｃ２の蓄電容量比によって決められ、プリエンファシス電圧が加えられる時間は、前記図５の制御信号によって（特に、「２」番の区間）決められる。図６と図７において、図１０を参照し、本発明に係る駆動回路の動作を説明する。
【００１６】
まず、スキャン期間の開始を知らせるロード信号ＬＯＡＤが活性化されることにより、図７に示したように、第１スイッチＳＷ１及び第３スイッチＳＷ３をターンオンさせ、第２スイッチＳＷ２をターンオフさせるＳ１１０。前記ステップは、図６において「１」番の区間の間の３つのスイッチ制御信号ＣＴＲＬ１，ＣＴＲＬ２，ＣＴＲＬ３に示された論理状態の維持によってなる。
【００１７】
図７において、前記入力信号電圧端子Ｖｉｎは、前記単一ゲイン演算増幅器１１０により、増幅されて出力され、前記入力信号電圧端子Ｖｉｎは、直列に接続されたキャパシタＣ１，Ｃ２を充電させる。
【００１８】
前記ステップ（Ｓ１１０）の開始後、プリエンファシス電圧を与えるための充分な電荷が前記直列に接続されたキャパシタＣ１，Ｃ２に充電できる時間が経過すると、図８に示したように、第１スイッチＳＷ１をターンオフさせ、第２スイッチＳＷ２及び第３スイッチＳＷ３をターンオンさせるＳ１２０。前記ステップは、図６において「２」番の区間の間、３つのスイッチ制御信号ＣＴＲＬ１，ＣＴＲＬ２，ＣＴＲＬ３の示された論理状態の維持からなる。これにより、プリエンファシス電圧のための電荷が格納されていた前記第１キャパシタＣ１の両端の充電電圧が、前記入力信号電圧端子Ｖｉｎに加えられ、前記プリエンファシス電圧が加えられた前記入力映像信号電圧が前記単一ゲイン演算増幅器１１０の入力端子に接続されて、増幅出力されることによって、プリエンファシス電圧を出力映像信号電圧として、伝送ラインに載せることができる。図６において、このステップが行われる「２」番の区間の長さは、プリエンファシス電圧が載せられる時間区間になることが分かる。
【００１９】
前記ステップ（Ｓ１２０）の開始後、出力映像信号に充分なプリエンファシス電圧が載せられる時間が経過すると、図９に示したように、第１スイッチＳＷ１及び第２スイッチＳＷ２をターンオンさせ、第３スイッチＳＷ３をターンオフさせる（Ｓ１３０）。前記ステップは、図６において、「３」番の区間の間、３つのスイッチ制御信号ＣＴＲＬ１，ＣＴＲＬ２，ＣＴＲＬ３の示された論理状態の維持からなる。このステップが行われる「３」番の区間の間には、前記単一ゲイン演算増幅器１１０は、プリエンファシス電圧を排除した入力信号電圧端子Ｖｉｎだけを受信して、前記伝送ラインに出力する。
【００２０】
図７に示したプリエンファシス電圧の波形を取得するためには、前記ステップ（Ｓ１３０）を省略して、ステップ（Ｓ１２０）の後に下記ステップ（Ｓ１４０）を行っても良いと判断しがちだが、プリエンファシス電圧の印加期間（図６の「２」番の区間）が終わってからすぐ、第１キャパシタＣ１の放電を行うと、第１キャパシタＣ１に充電されている電荷によってリップルの発生及び／又は入力端（Ｄ／Ａ変換器）への逆方向電流の発生のような問題が発生する。これを防ぐために第３スイッチＳＷ３及び前記ステップ（Ｓ１３０）を備えて、ステップ（Ｓ１３０）を経た後、第１キャパシタＣ１の放電を行うと、その間の漏れ電流により、大きなリップルが緩和され、リップルがあるとしてもスキャン期間の終了時点であるので、画像に影響を与えない。
【００２１】
前記ステップ（Ｓ１３０）の開始後、所望の映像がディスプレイパネルに表示されるのに充分な時間が経過すると、かつ、次のスキャンラインに対するスキャンが始まる前に、第１スイッチ〜第３スイッチＳＷ１〜ＳＷ３をターンオンさせるＳ１４０。前記ステップは、図６においての「４」番の区間の間、３つのスイッチ制御信号ＣＴＲＬ１，ＣＴＲＬ２，ＣＴＲＬ３の示された論理状態の維持からなり、キャパシタＣ１の放電に充分の時間を有するようにする。これにより、前記プリエンファシス電圧が格納されたキャパシタＣ１は、短絡されて、完全に放電され、前記プリエンファシス電圧が除去された前記入力信号電圧端子Ｖｉｎだけが、前記単一ゲイン演算増幅器１１０に接続され、増幅出力される。
【００２２】
前記ステップ（Ｓ１４０）の終了時点には、また次のスキャンラインに対するステップ（Ｓ１１０）が始まる。図６では、毎スキャンラインごとに印加電圧の極性を変更するライン反転を行うドライバーに実現したものであるので、次のスキャンラインによるプリエンファシス電圧は、反対極性を有する。このような駆動順序を毎スキャンごとに繰り返すことによって、ソースドライバーの出力映像信号電圧にプリエンファシス電圧を加えることができる。
【００２３】
本実施形態のプリエンファシス電圧による駆動方法は、ライン反転を行うドライバー素子の場合にさらに有効である。スキャンライン駆動信号のディセーブル段においても伝送ラインの遅延による信号歪みが発生することもあるが、ライン反転が行われる場合には、反転される次のスキャンラインの駆動信号のイネーブル段が急傾斜化により、前記歪みが緩和されるという効果をもたらすためである。
【００２４】
（第２の実施形態）
図１１に示した本実施形態の液晶表示装置の駆動回路２００は、信号電圧を
バッファリングして伝送ラインに載せるための単一ゲイン演算増幅器２１０と、該単一ゲイン演算増幅器２１０の入力端子（非反転入力端子）と、前記入力信号電圧端子Ｖｉｎの接続をスイッチングする第１スイッチＳＷ１１と、一方が前記入力信号電圧端子Ｖｉｎに接続される第２スイッチＳＷ１２と、一方が前記単一ゲイン演算増幅器２１０の入力端子に接続される第３スイッチＳＷ１３と、一方が前記第３スイッチＳＷ１３の他方に接続され、他方が前記第２スイッチＳＷ１２の他方に接続される第１キャパシタＣ１１と、一方が第１キャパシタＣ１１の他方に接続され、他方が接地電圧端に接続される第２キャパシタＣ１２と、前記第１キャパシタＣ１１及び前記第２スイッチＳＷ１２の接続地点と前記第１スイッチＳＷ１１の一方に位置し、前記第１キャパシタＣ１１及び第２キャパシタＣ１２の接続をスイッチングするための第４スイッチＳＷ１４とを備える。
【００２５】
本実施形態の液晶表示装置の駆動回路２００の構成は、前記第１キャパシタＣ１１及び第２キャパシタＣ１２の間に備えられる第４スイッチＳＷ１４を除いては、前記第１実施形態の液晶表示装置の構成と同じである。したがって、以下、本実施形態の説明では、前記第４スイッチＳＷ１４に対することだけを記述し、前記第１実施形態の対応する構成要素と同様の他の構成要素の説明は省略する。
【００２６】
前記構成の液晶表示装置の駆動過程の内、前記第４スイッチＳＷ１４は、続いてターンオンされ、第２スイッチＳＷ１２及び第３スイッチＳＷ１３がターンオンしてから、第１スイッチＳＷ１１は、ターンオフする期間（第１実施形態の場合、前記図８と同じＳ１２０のステップ）の内にターンオフする。前記第４スイッチＳＷ１４がターンオフする区間では、プリエンファシス電圧のための電荷が格納されている前記第１キャパシタＣ１１の両端の充電電圧が、前記入力信号電圧端子Ｖｉｎに加えられ、前記プリエンファシス電圧が加えられた前記入力映像信号電圧が、前記単一ゲイン演算増幅器２１０の入力端子に接続されて増幅出力されることにより、プリエンファシス電圧を出力映像信号電圧として、伝送ラインに載せることができる。
【００２７】
前記第１実施形態の場合、図８のステップ（Ｓ１２０）において、入力信号電圧端子Ｖｉｎに載せられた入力電圧が、第２キャパシタＣ２を充／放電することによって、又は、第２キャパシタＣ２によって、接続される接地電圧端によって、単一ゲイン演算増幅器２１０の非反転入力端子電圧が影響を受けることができる可能性があった。しかしながら、本実施形態の場合、前記期間の内には、前記第４スイッチＳＷ１４をターンオフすることによって、このような問題を抑制することができる。
【００２８】
尚、本発明は、上記した実施の形態に限定されるものではなく、本発明に係る技術的思想の範囲内から逸脱しない範囲内で、様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００２９】
【図１】通常のＴＦＴ＿ＬＣＤパネルの構造を示した回路図である。
【図２】通常の液晶表示装置のソースドライバーの構造を示したブロック図である。
【図３】伝送ラインのＲＣ影響による信号の遅延結果を示した図である。
【図４】特許文献に開示された従来の技術に係る液晶表示装置の駆動回路の回路図である。
【図５】本発明の一実施形態に係る液晶表示装置の駆動回路の回路図である。
【図６】本発明の一実施形態に係る液晶表示装置の駆動方法を示した波形図である。
【図７】本発明の一実施形態に係る液晶表示装置の駆動回路のプリエンファシス電圧のための充電ステップにおけるスイッチ状態を示した回路図である。
【図８】本発明の一実施形態に係る液晶表示装置の駆動回路のプリエンファシス電圧を備えた出力ステップにおけるスイッチ状態を示した回路図である。
【図９】本発明の一実施形態に係る液晶表示装置の駆動回路のプリエンファシス電圧を除いた出力ステップにおけるスイッチ状態を示した回路図である。
【図１０】本発明の一実施形態に係る液晶表示装置の駆動回路のプリエンファシス電圧のための放電ステップにおけるスイッチ状態を示した回路図である。
【図１１】本発明の一実施例に係る液晶表示装置の駆動回路の回路図である。
【図１】
2006309232.tif 000003
【図２】
2006309232.tif 000004
【図３】
2006309232.tif 000005
【図４】
2006309232.tif 000006
【図５】
2006309232.tif 000007
【図６】
2006309232.tif 000008
【図７】
2006309232.tif 000009
【図８】
2006309232.tif 000010
【図９】
2006309232.tif 000011
【図１０】
2006309232.tif 000012
【図１１】
2006309232.tif 000013