(57)【要約】【課題】発光制御信号のパルス幅を自由に設定して１フレーム時間の間それぞれの発光制御線で発光制御信号を少なくとも２回分割して印加するようにした走査駆動部及びこれを利用した発光表示装置とその駆動方法を提供する。【解決手段】１フレーム時間の間少なくとも２つのスタートパルスの入力を受けて、前記２つのスタートパルスをクロック信号に対応させて、順次シフトさせながら少なくとも２つのサンプリングパルスを生成するシフトレジスター部１６２と、前記少なくとも２つのサンプリングパルス及び少なくとも２つの出力イネーブル信号を組み合わせてそれぞれの走査線に走査信号を供給し、前記シフトレジスター部１６２から出力される少なくとも２つのサンプリングパルスを組み合わせてそれぞれの発光制御線に１フレーム時間の間少なくとも２つの発光制御信号を供給する少なくとも２つの信号生成部１６５、１６６を具備する。【選択図】図６
2006309217.tif 000002
【特許請求の範囲】
【請求項１】
１フレーム時間の間少なくとも２つのスタートパルスの入力を受けて、前記２つのスタートパルスをクロック信号に対応させて、順次シフトさせながら少なくとも２つのサンプリングパルスを生成するシフトレジスター部と、
前記少なくとも２つのサンプリングパルス及び少なくとも２つの出力イネーブル信号を組み合わせてそれぞれの走査線に走査信号を供給し、
前記シフトレジスター部から出力される前記少なくとも２つのサンプリングパルスを組み合わせてそれぞれの発光制御線に１フレーム時間の間少なくとも２つの発光制御信号を供給する少なくとも２つの信号生成部と、
を具備することを特徴とする走査駆動部。
【請求項２】
前記信号生成部は、
１フレーム時間の間、前記走査駆動部に供給される前記スタートパルスの入力の数と同じ数で互いに異なる前記出力イネーブル信号の供給を受け、
１フレーム時間の間、前記信号生成部から生成される前記発光制御信号の数は、前記出力イネーブル信号の数と同一であることを特徴とする請求項１に記載の走査駆動部。
【請求項３】
前記少なくとも２つの信号生成部それぞれは、互いに異なる出力イネーブル信号の供給を受けることを特徴とする請求項１に記載の走査駆動部。
【請求項４】
前記少なくとも２つの出力イネーブル信号は、互いに重畳されないように供給されることを特徴とする請求項３に記載の走査駆動部。
【請求項５】
前記信号生成部それぞれは、
前記発光制御線ごとに設置されて前記少なくとも２つのサンプリングパルスを組み合わせて前記発光制御信号を生成するためのノアゲートと、
前記少なくとも２つのサンプリングパルスの中でいずれか１つのサンプリングパルスをインバーティングするためのインバーターと、
前記走査線ごとに設置されて前記シフトレジスター部から生成された前記サンプリングパルスと、
前記インバーティングされたサンプリングパルス及び前記少なくとも２つの出力イネーブル信号の中でいずれか１つの出力イネーブル信号を組み合わせて走査信号を生成するためのナンドゲートを具備することを特徴とする請求項１に記載の走査駆動部。
【請求項６】
前記ノアゲートと前記発光制御線の間に接続される少なくとも１つのインバーターをさらに具備することを特徴とする請求項５に記載の走査駆動部。
【請求項７】
前記ナンドゲートと前記走査線の間に接続される少なくとも１つのインバーター及びバッファーをさらに具備することを特徴とする請求項５に記載の走査駆動部。
【請求項８】
前記シフトレジスター部は、
クロック信号の立ち上がりエッジに駆動されるＤフリップフロップ及び前記クロック信号の立ち下がりエッジに駆動されるＤフリップフロップが交互に配置されることを特徴とする請求項１に記載の走査駆動部。
【請求項９】
前記ナンドゲートに入力される前記出力イネーブル信号は、
前記クロック信号より高い周波数を持つことを特徴とする請求項５に記載の走査駆動部。
【請求項１０】
前記出力イネーブル信号の周期は、
前記クロック信号周期の１／２に設定されることを特徴とする請求項９に記載の走査駆動部。
【請求項１１】
少なくとも２つの走査線と、
少なくとも２つの発光制御線及び少なくとも２つのデータ線に連結された少なくとも２つの画素を含む画素部と、
前記データ線にデータ信号を印加するデータ駆動部と、
請求項１〜１０のいずれか一つに記載の走査駆動部であることを特徴とする発光表示装置。
【請求項１２】
クロック信号に対応して１フレーム時間の間供給される少なくとも２つのスタートパルスを利用して少なくとも２つのサンプリングパルスを生成する段階と、
前記サンプリングパルスを、インバーターを利用してインバーティングする段階と、
外部から供給される少なくとも２つの出力イネーブル信号の中でいずれか１つと前記サンプリングパルス及び前記インバーティングされたサンプリングパルスを組み合わせて走査信号を生成する段階と、
少なくとも２つのサンプリングパルスを組み合わせて１フレーム時間の間それぞれの発光制御線に供給される少なくとも２つの発光制御信号を生成する段階と、
を含むことを特徴とする発光表示装置の駆動方法。
【請求項１３】
前記少なくとも２つの出力イネーブル信号は、
互いに重畳されないように供給されることを特徴とする請求項１２に記載の発光表示装置の駆動方法。
【請求項１４】
前記走査信号を生成する段階は、
ｋ（ｋは自然数）番目サンプリングパルス、反転されたｋ＋１番目サンプリングパルス及び前記少なくとも２つの出力イネーブル信号の中でいずれか１つを否定論理積演算する段階と、
を含むことを特徴とする請求項１２に記載の発光表示装置の駆動方法。
【請求項１５】
前記走査信号を生成する段階は、
前記否定論理積演算して生成された信号を少なくとも１回インバーティングする段階をさらに含むことを特徴とする請求項１４に記載の発光表示装置の駆動方法。
【請求項１６】
前記発光制御信号を生成する段階は、
ｋ−１（ｋは自然数）番目サンプリングパルスまたはスタートパルス、及びｋ番目サンプリングパルスを否定論理和演算する段階を含むことを特徴とする請求項１２に記載の発光表示装置の駆動方法。
【請求項１７】
前記発光制御信号を生成する段階は、
前記否定論理和演算して生成された信号を少なくとも１回インバーティングする段階をさらに含むことを特徴とする請求項１６に記載の発光表示装置の駆動方法。
【請求項１８】
前記出力イネーブル信号は、
前記クロック信号より高い周波数を持つように設定されることを特徴とする請求項１４に記載の発光表示装置の駆動方法。
【請求項１９】
前記出力イネーブル信号の周期は、
前記クロック信号周期の１／２に設定されることを特徴とする請求項１８に記載の発光表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、走査駆動部及びこれを利用した発光表示装置とその駆動方法に関し、特に、発光制御信号のパルス幅を自由に設定して１フレーム内で発光制御信号を少なくとも２回に分割して、それぞれの発光制御線で印加するようにした走査駆動部及びこれを利用した発光表示装置とその駆動方法に関する。
【背景技術】
【０００２】
最近、陰極線管に比べて重さが軽くて、嵩の小さい各種平板表示装置が開発されており、特に、発光効率、輝度及び視野角がすぐれて応答速度が速い発光表示装置が注目されている。
【０００３】
このような発光表示装置では、有機発光素子を利用した有機発光表示装置と無機発光素子を利用した無機発光表示装置がある。有機発光素子は有機発光ダイオード（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ：ＯＬＥＤ）とも呼称され、アノード電極と、カソード電極と、これらの間に位置し、電子と正孔の結合によって発光する有機発光層とを含む。
【０００４】
無機発光素子は、発光ダイオード（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ：ＬＥＤ）とも呼称され、有機発光ダイオードとは違って無機物の発光層、１例としてＰＮ接合された半導体でなる発光層を含む。
【０００５】
図１は、従来の走査駆動部の回路構成を概略的に表す図面である。
【０００６】
図１を参照すれば、従来の走査駆動部は、シフトレジスター部１０と、信号生成部２０を具備する。
【０００７】
シフトレジスター部１０は、外部から供給されたスタートパルスＳＰをクロック信号ＣＬＫに対応させて、順次シフトさせながらサンプリングパルスを生成する。
【０００８】
信号生成部２０は、シフトレジスター部１０から供給を受けたサンプリングパルスと、外部から供給を受けたスタートパルスＳＰと、出力イネーブル信号ＯＥとに対応して、走査信号及び発光制御信号を生成する。
【０００９】
シフトレジスター部１０は、ｎ（ｎは自然数）個のＤフリップフロップ（ＤＦｌｉｐ−Ｆｌｏｐ：ＤＦ）を具備する。ここで、奇数番目ＤフリップフロップＤＦ１、ＤＦ３、・・・ＤＦｎ−１は、クロック信号ＣＬＫの立ち上がりエッジで駆動され、偶数番目ＤフリップフロップＤＦ２、ＤＦ４、・・・ＤＦｎはクロック信号ＣＬＫの立ち下がりエッジで駆動される。
【００１０】
すなわち、従来のシフトレジスター部１０は立ち上がりエッジで駆動されるＤフリップフロップと立ち下がりエッジで駆動されるＤフリップフロップが交互に配置される。このようなＤフリップフロップＤＦ１ないしＤＦｎは、外部からのクロック信号ＣＬＫ及びサンプリングパルス（またはスタートパルスＳＰ）が供給される時駆動される。
【００１１】
信号生成部２０は、複数の論理ゲートを具備する。実際に、信号生成部２０はそれぞれの走査線Ｓ１ないしＳｎごとに設置されるｎ個のナンドゲートと、それぞれの発光制御線Ｅ１ないしＥｎごとに設置されるｎ個のノアゲートを具備する。
【００１２】
第ｋ（ｋはｎと同じかｎより小さい自然数と；ｋ≦ｎ）番目ナンドゲートＮＡＮＤｋは、出力イネーブルＯＥ信号と、ｋ番目ＤフリップフロップＤＦｋのサンプリングパルスと、ｋ−１番目ＤフリップフロップＤＦｋ−１のサンプリングパルスとによって駆動される。
【００１３】
ここで、ｋ番目ナンドゲートＮＡＮＤｋの出力は、少なくとも１つのインバーターＩＮ及びバッファーＢＵを介して第ｋ番目走査線Ｓｋに供給する。
【００１４】
第ｋ番目ノアゲートＮＯＲｋは、ｋ−１番目ＤフリップフロップＤＦｋ−１のサンプリングパルス及びｋ番目ＤフリップフロップＤＦｋのサンプリングパルスによって駆動される。
【００１５】
ここで、ｋ番目ノアゲートＮＯＲｋの出力は少なくとも１つのインバーターＩＮを経由して第ｋ番目発光制御線Ｅｋに供給する。
【００１６】
図２は、図１に図示された従来の走査駆動部の駆動方法を表す波形図である。
【００１７】
図２を参照すれば、まず外部から走査駆動部にクロック信号ＣＬＫ及び出力イネーブル信号ＯＥが供給される。ここで、出力イネーブル信号ＯＥはクロック信号ＣＬＫの１／２周期であり、前記出力イネーブル信号ＯＥのハイレベル電圧はクロック信号ＣＬＫのハイレベル電圧とローレベル電圧とに重畳されるように位置される。
【００１８】
このような出力イネーブル信号ＯＥは、走査信号ＳＳのパルス幅を制御するために供給される。実際に、走査信号ＳＳは、出力イネーブル信号ＯＥのハイレベル電圧と同じパルス幅に生成される。
【００１９】
シフトレジスター部１０にクロック信号ＣＬＫが供給され、信号生成部２０に出力イネーブル信号ＯＥが供給される時、外部からスタートパルスＳＰがシフトレジスター部１０及び信号生成部２０に供給される。
【００２０】
実際に、スタートパルスＳＰは、第１ＤフリップフロップＤＦ１、第１ナンドゲートＮＡＮＤ１、及び第１ノアゲートＮＯＲ１に供給され、スタートパルスＳＰの供給を受けた第１ＤフリップフロップＤＦ１は、クロック信号ＣＬＫの立ち上がりエッジで駆動されて第１サンプリングパルスＳＡ１を生成する。
【００２１】
第１ＤフリップフロップＤＦ１から生成された第１サンプリングパルスＳＡ１は、第１ナンドゲートＮＡＮＤ１、第１ノアゲートＮＯＲ１、第２ＤフリップフロップＤＦ２、第２ナンドゲートＮＡＮＤ２、及び第２ノアゲートＮＯＲ２に供給される。
【００２２】
スタートパルスＳＰ、出力イネーブル信号ＯＥ、及び第１サンプリングパルスＳＡ１の供給を受けた第１ナンドゲートＮＡＮＤ１は、供給された前記３つの信号すべてがハイレベル電圧である時ローレベル電圧を出力する。
【００２３】
そして、その他の場合にはハイレベル電圧を出力する。実際に、第１ナンドゲートＮＡＮＤ１は、第１サンプリングパルスＳＡ１とスタートパルスＳＰがすべてハイレベル電圧である区間で、かつ出力イネーブル信号ＯＥがハイレベル電圧である区間でローレベル電圧を出力する。
【００２４】
前記第１ナンドゲートＮＡＮＤ１から出力されたローレベル電圧は、第１インバーターＩＮ１及び第１バッファーＢＵ１を介して第１走査線Ｓ１に供給される。第１走査線Ｓ１に供給されたローレベル電圧は走査信号ＳＳとして画素に供給される。
【００２５】
スタートパルスＳＰ及び第１サンプリングパルスＳＡ１の供給を受けた第１ノアゲートＮＯＲ１は、供給された前記２つの信号すべてがローレベル電圧である時ハイレベル電圧を出力する。
【００２６】
そして、その他の場合にはローレベル電圧を出力する。実際に、第１ノアゲートＮＯＲ１はスタートパルスＳＰと第１サンプリングパルスＳＡ１のうち少なくとも１つがハイレベル電圧である場合、ローレベル電圧を出力する。
【００２７】
前記第１ノアゲートＮＯＲ１から出力されたローレベル電圧は、第２インバーターＩＮ２を介し、ハイレベル電圧に変化されて第１発光制御線Ｅ１に供給される。第１発光制御線Ｅ１に供給されたハイレベル電圧は発光制御信号ＥＭＩとして画素に供給される。
【００２８】
従来の走査駆動部は、上述した方法を繰り返しながら第１走査線Ｓ１ないし第ｎ走査線Ｓｎで走査信号ＳＳを順次供給し、第１発光制御線Ｅ１ないし第ｎ発光制御線Ｅｎに発光制御信号ＥＭＩを順次供給する。ここで、走査信号ＳＳは画素を順次選択し、発光制御信号ＥＭＩは画素の発光時間を制御する。
【００２９】
このような発光表示装置において画素の輝度を制御するためには、発光制御信号ＥＭＩのパルス幅が走査信号ＳＳと無関係に自由に調整することができなければならない。従来には発光制御信号ＥＭＩのパルス幅を広く設定するためにはスタートパルスＳＰのパルス幅が広く設定されなければならなかった。しかし、この場合には、所望の走査信号ＳＳが生成されることができない問題点が発生する。
【００３０】
スタートパルスＳＰのパルス幅を広く設定した図３を参照してこれを詳しく説明する。まず、発光制御信号ＥＭＩのパルス幅を広く設定するためには、図３のようにスタートパルスＳＰのパルス幅が広く設定されなければならない。
【００３１】
実際に、スタートパルスＳＰのパルス幅が広く設定されれば、第１ノアゲートＮＯＲ１でスタートパルスＳＰと第１ＤフリップフロップＤＦ１の出力を否定論理和演算して生成される発光制御信号ＥＭＩのパルス幅が広く設定される。
【００３２】
しかし、この場合スタートパルスＳＰのパルス幅が広く設定されれば、望まない走査信号ＳＳが生成されるという問題点が発生する。つまり、走査信号ＳＳは、スタートパルスＳＰ、第１サンプリングパルスＳＡ１及び出力イネーブル信号ＯＥすべてがハイレベル電圧である場合に、第１ナンドゲートＮＡＮＤ１から生成されるため、スタートパルスＳＰのパルス幅が広く設定されれば第１ナンドゲートＮＡＮＤ１から複数のローレベル電圧が出力される。
【００３３】
すなわち、１フレーム時間１Ｆの間、複数の走査信号ＳＳが生成されて、所望の走査信号ＳＳを得ることができなくなる。
【００３４】
実際に、スタートパルスＳＰのパルス幅がクロック信号ＣＬＫのおおよそ２周期と重畳される場合、図３のように第１ナンドゲートＮＡＮＤ１から複数のローレベル電圧が出力される。すなわち、従来にはスタートパルスＳＰのパルス幅が広く設定されればそれぞれの走査線Ｓ１ないしＳｎに複数の走査信号ＳＳが供給されるため、発光制御信号ＥＭＩのパルス幅がクロック信号ＣＬＫの２周期以上に設定されなかった。また、発光制御信号ＥＭＩのパルス幅を広く設定すれば非発光時間が長くなることによって画面のフリッカ現象が発生するようになる。
【００３５】
一方、前記従来の走査駆動部及びこれを利用した発光表示装置とその駆動方法に関する技術を記載した文献としては、下記特許文献１、２、および３がある。
【特許文献１】特開２００１−１９５０４３号公報
【特許文献２】特開２００４−１６３７７７号公報
【特許文献３】特開２００３−２８０６１０号公報
【発明の開示】
【発明が解決しようとする課題】
【００３６】
したがって、本発明の目的は、発光制御信号のパルス幅を自由に設定して、１フレーム時間の間、それぞれの発光制御線で発光制御信号を少なくとも２回に分割して印加するようにした走査駆動部及びこれを利用した発光表示装置とその駆動方法を提供することである。
【課題を解決するための手段】
【００３７】
前記目的を果たすために、本発明の第１側面は、１フレーム時間の間少なくとも２つのスタートパルスの入力を受け、前記２つのスタートパルスをクロック信号に対応させて、順次にシフトさせながら少なくとも２つのサンプリングパルスを生成するシフトレジスター部と、前記少なくとも２つのサンプリングパルス及び少なくとも２つの出力イネーブル信号を組み合わせてそれぞれの走査線に走査信号を供給し、前記シフトレジスター部から出力される前記少なくとも２つのサンプリングパルスを組み合わせてそれぞれの発光制御線にした１フレーム時間の間少なくとも２つの発光制御信号を供給する少なくとも２つの信号生成部を具備する走査駆動部を提供する。
【００３８】
望ましくは、前記信号生成部は１フレーム時間の間前記走査駆動部に供給されるスタートパルスの数と同じ数の互いに異なる出力イネーブル信号の供給を受け、１フレーム時間の間、前記信号生成部から生成される発光制御信号の数は、前記出力イネーブル信号の数と同じである。
【００３９】
また、前記少なくとも２つの信号生成部それぞれは、互いに異なる出力イネーブル信号の供給を受ける。
【００４０】
また、前記少なくとも２つの出力イネーブル信号は互いに重畳されないように供給される。
【００４１】
また、前記信号生成部それぞれは前記発光制御線ごとに設置されて前記少なくとも２つのサンプリングパルスを組み合わせて前記発光制御信号を生成するためのノアゲートと、前記少なくとも２つのサンプリングパルスの中でいずれか１つのサンプリングパルスをインバーティング（反転）するためのインバーターと、前記走査線ごとに設置されて前記シフトレジスター部で生成された前記サンプリングパルスと前記インバーティングされたサンプリングパルス及び前記少なくとも２つの出力イネーブル信号の中でいずれか１つの出力イネーブル信号を組み合わせて走査信号を生成するためのナンドゲートを具備する。  
【００４２】
また、前記ノアゲートと前記発光制御線の間に接続される少なくとも１つのインバーターをさらに具備する。
【００４３】
また、前記ナンドゲートと前記走査線の間に接続される少なくとも１つのインバーター及びバッファーをさらに具備する。
【００４４】
前記シフトレジスター部はクロック信号の立ち上がりエッジに駆動されるＤフリップフロップ及び前記クロック信号の立ち下がりエッジに駆動されるＤフリップフロップが交番的に配置される。
【００４５】
また、前記ナンドゲートに入力される前記出力イネーブル信号は前記クロック信号より高い周波数を持つ。
【００４６】
また、前記出力イネーブル信号の周期は前記クロック信号の周期の１／２に設定される。
【００４７】
本発明の第２側面は少なくとも２つの走査線、少なくとも２つの発光制御線及び少なくとも２つのデータ線に連結された少なくとも２つの画素を含む画素部と、  前記データ線にデータ信号を印加するデータ駆動部及び特定走査駆動部を具備する発光表示装置を提供する。
【００４８】
本発明の第３側面は、クロック信号に対応して１フレーム時間の間供給される少なくとも２つのスタートパルスを利用して少なくとも２つのサンプリングパルスを生成する段階と、前記サンプリングパルスを、インバーターを利用してインバーティングする段階と、外部から供給される少なくとも２つの出力イネーブル信号の中でいずれか１つと前記サンプリングパルス及び前記インバーティングされたサンプリングパルスを組み合わせて走査信号を生成する段階及び少なくとも２つのサンプリングパルスを組み合わせて１フレーム時間の間それぞれの発光制御線に供給される少なくとも２つの発光制御信号を生成する段階を含む発光表示装置の駆動方法を提供する。
【００４９】
望ましくは、前記少なくとも２つの出力イネーブル信号は互いに重畳されないように供給される。
【００５０】
前記走査信号を生成する段階は、ｋ（ｋは自然数）番目サンプリングパルス、反転されたｋ＋１番目サンプリングパルス及び前記少なくとも２つの出力イネーブル信号の中でいずれか１つを否定論理積演算する段階を含む。
【００５１】
また、前記走査信号を生成する段階は、前記否定論理積演算して生成された信号を少なくとも１回インバーティングする段階をさらに含む。
【００５２】
また、前記発光制御信号を生成する段階はｋ−１（ｋは自然数）番目サンプリングパルスまたはスタートパルス及びｋ番目サンプリングパルスを否定論理和演算する段階を含む。
【００５３】
前記発光制御信号を生成する段階は前記否定論理和演算して生成された信号を少なくとも１回インバーティングする段階をさらに含む。
【００５４】
前記出力イネーブル信号は、前記クロック信号より高い周波数を持つように設定される。
【００５５】
前記出力イネーブル信号の周期は、前記クロック信号の周期の１／２に設定される。
【発明の効果】
【００５６】
上述したように、本発明の実施形態による走査駆動部及びこれを利用した発光表示装置とその駆動方法によれば、発光制御信号のパルス幅を自由に設定することができ、１フレーム時間の間それぞれの発光制御線で少なくとも２つの発光制御信号を供給することでフリッカ現象なしに輝度を変更することができる。
【００５７】
また、本発明によれば、スタートパルスＳＰのパルス幅と前記１フレーム時間１Ｆの間スタートパルスＳＰが印加される回数とは無関係に安定した走査信号ＳＳを走査線Ｓ１ないしＳｎに供給することができる。
【発明を実施するための最良の形態】
【００５８】
以下、本発明の属する技術分野において通常の知識を有する者が本発明を容易に実施することができる望ましい実施形態について添付された図４ないし図７を参照して詳しく説明する。
【００５９】
図４は、本発明の実施形態による発光表示装置を表す図である。
【００６０】
図４を参照すれば、本発明の実施形態による発光表示装置は、走査線Ｓ１ないしＳｎ、及びデータ線Ｄ１ないしＤｍによって区画された領域に形成される画素１４０を含む画像表示部１３０と、走査線Ｓ１ないしＳｎを駆動するための走査駆動部１１０と、データ線Ｄ１ないしＤｍを駆動するためのデータ駆動部１２０と、走査駆動部１１０及びデータ駆動部１２０を制御するためのタイミング制御部１５０とを具備する。
【００６１】
走査駆動部１１０は、タイミング制御部１５０から走査駆動制御信号ＳＣＳの供給を受けて走査信号を生成し、生成された走査信号は走査線Ｓ１ないしＳｎに順次供給される。
【００６２】
また、走査駆動部１１０は、走査駆動制御信号ＳＣＳに応答して発光制御信号を生成して、生成された発光制御信号は発光制御線Ｅ１ないしＥｎに供給される。ここで、走査駆動部１１０は、発光制御信号のパルス幅を自由に設定して画素１４０の発光時間を制御する。
【００６３】
そして、走査駆動部１１０は、１フレーム時間の間それぞれの発光制御線Ｅ１ないしＥｎに複数の発光制御信号を供給する。これについての詳細な説明は後述する。ここで、１フレーム時間とは、表示装置において１フレームの画面を表示する時間である。
【００６４】
データ駆動部１２０は、タイミング制御部１５０からデータ駆動制御信号ＤＣＳの供給を受けてデータ信号を生成し、生成されたデータ信号は走査信号と同期されるようにデータ線Ｄ１ないしＤｍに供給される。
【００６５】
タイミング制御部１５０は、外部から供給される同期信号に対応して走査駆動制御信号ＳＣＳ及びデータ駆動制御信号ＤＣＳを生成する。
【００６６】
タイミング制御部１５０から生成された走査駆動制御信号ＳＣＳは走査駆動部１１０に供給され、データ駆動制御信号ＤＣＳはデータ駆動部１２０に供給される。そして、タイミング制御部１５０は外部から供給されるデータをデータ駆動部１２０に供給する。
【００６７】
画像表示部１３０は、外部から第１電源ＥＬＶＤＤ及び第２電源ＥＬＶＳＳの供給を受けてそれぞれの画素１４０らに供給する。第１電源ＥＬＶＤＤ及び第２電源ＥＬＶＳＳの供給を受けたそれぞれの画素１４０はデータ信号に対応する光を生成する。ここで、画素１４０の発光時間は発光制御信号によって制御される。
【００６８】
図５は、本発明の実施形態による走査駆動部１１０を概略的に表す図である。
【００６９】
図５を参照すれば、本発明の実施形態は走査駆動部に複数の出力イネーブル信号ＯＥを印加する。便宜上、図５は２個の出力イネーブル信号ＯＥを印加した場合の走査駆動部を表した。
【００７０】
図６は、図５に図示された走査駆動部の回路構成を表す図である。
【００７１】
図６を参照すれば、本発明の実施形態による走査駆動部１１０は、シフトレジスター部１６２及び２つの信号生成部１６５ないし１６６を具備する。すなわち、走査駆動部１１０は印加される出力イネーブル信号ＯＥの数と同じ数の信号生成部を具備する。
【００７２】
ここで、第１出力イネーブル信号ＯＥ１の供給を受ける信号生成部を第１信号生成部１６５とし、第２出力イネーブル信号ＯＥ２の供給を受ける信号生成部を第２信号生成部１６６とする。第１出力イネーブル信号ＯＥ１と第２出力イネーブル信号ＯＥ２は、供給される期間が互いに重畳されないようにして順次印加される。
【００７３】
シフトレジスター部１６２は、外部から供給されるスタートパルスＳＰを順次シフトさせながらサンプリングパルスを生成する。
【００７４】
第１信号生成部１６５は、シフトレジスター部１６２から供給されるサンプリングパルスまたはスタートパルスＳＰ及び外部から供給される第１出力イネーブル信号ＯＥ１を組み合わせて走査信号及び発光制御信号を生成する。
【００７５】
第２信号生成部１６６は、シフトレジスター部１６２から供給されるサンプリングパルス及び外部から供給される第２出力イネーブル信号ＯＥ２を組み合わせて走査信号及び発光制御信号を生成する。
【００７６】
シフトレジスター部１６２は、ｎ（ｎは自然数）個のＤフリップフロップＤＦ１ないしＤＦｎを具備する。
【００７７】
前記シフトレジスター部１６２は、従来のシフトレジスター部１０と同じ方式で外部から供給されるスタートパルスＳＰを利用して順次サンプリングパルスを生成する。
【００７８】
ここで、奇数番目ＤフリップフロップＤＦ１、ＤＦ３、・・・、ＤＦｎ−１は、クロック信号ＣＬＫの立ち上がりエッジで駆動され、偶数番目ＤフリップフロップＤＦ２、ＤＦ４、・・・、ＤＦｎはクロック信号ＣＬＫの立ち下がりエッジで駆動される。
【００７９】
すなわち、本発明のシフトレジスター部１６２は立ち上がりエッジで駆動されるＤフリップフロップＤＦ１、ＤＦ３、・・・、ＤＦｎ−１と立ち下がりエッジで駆動されるＤフリップフロップＤＦ２、ＤＦ４、・・・、ＤＦｎが交互に配置される。
【００８０】
一方、本発明では奇数番目ＤフリップフロップＤＦ１、ＤＦ３、・・・、ＤＦｎ−１がクロック信号ＣＬＫの立ち下がりエッジで駆動され、偶数番目ＤフリップフロップＤＦ２、ＤＦ４、・・・、ＤＦｎがクロック信号ＣＬＫの立ち上がりエッジで駆動されることもできる。
【００８１】
第１及び第２信号生成部１６５ないし１６６は、複数の論理ゲートを具備する。実際には、前記２つの信号生成部１６５ないし１６６は、ｋ（ｋはｎと同じかｎより小さい自然数：ｋ≦ｎ）番目ＤフリップフロップＤＦｋと、ｋ番目発光制御線ＥＭｋの間に設置されるノアゲートＮＯＲｋと、ノアゲートＮＯＲｋとｋ番目発光制御線ＥＭｋの間に接続される少なくとも１つのインバーターＩＮを具備して従来の走査駆動部の信号生成部２０と同じ方式で発光制御信号を生成する。
【００８２】
従来の走査駆動部と区分される本発明の実施形態の特徴は、信号生成部１６５ないし１６６のナンドゲートＮＡＮＤに入力される信号にある。実際に、従来の信号生成部のｋ番目ナンドゲートＮＡＮＤｋは、出力イネーブル信号ＯＥ、ｋ番目ＤフリップフロップＤＦｋのサンプリングパルス、及びｋ−１番目ＤフリップフロップＤＦｋ−１のサンプリングパルスによって駆動された。
【００８３】
一方、本発明の実施形態による信号生成部のｋ番目ナンドゲートＮＡＮＤｋは、複数の出力イネーブル信号ＯＥ１ないしＯＥ２のうちいずれか１つの出力イネーブル信号ＯＥ、ｋ番目ＤフリップフロップＤＦｋのサンプリングパルス、及びインバーティングされた（インバータを介した）ｋ＋１番目ＤフリップフロップＤＦｋ＋１のサンプリングパルスによって駆動される。
【００８４】
より詳しく説明すれば、前記実施形態の第１信号生成部１６５は、ｋ番目ＤフリップフロップＤＦｋとｋ番目走査線Ｓｋの間に設置されるナンドゲートＮＡＮＤｋと、ナンドゲートＮＡＮＤｋとｋ番目走査線Ｓｋの間に接続される少なくとも１つのインバーターＩＮ及びバッファーＢＵを具備する。
【００８５】
第ｋ番目ナンドゲートＮＡＮＤｋは、ｋ番目ＤフリップフロップＤＦｋのサンプリングパルス、第１出力イネーブル信号ＯＥ１及びインバーティングされたｋ＋１番目ナンドゲートＮＡＮＤｋ＋１のサンプリングパルスを否定論理積演算する。
【００８６】
第２信号生成部１６６は、ｋ番目ＤフリップフロップＤＦｋとｋ番目走査線Ｓｋの間に設置されるナンドゲートＮＡＮＤｋと、ナンドゲートＮＡＮＤｋとｋ番目走査線Ｓｋの間に接続される少なくとも１つのインバーターＩＮ及びバッファーＢＵを具備する。
【００８７】
第ｋ番目ナンドゲートＮＡＮＤｋは、ｋ番目ＤフリップフロップＤＦｋのサンプリングパルス、第２出力イネーブル信号ＯＥ２及びインバーティングされたｋ＋１番目ナンドゲートＮＡＮＤｋ＋１のサンプリングパルスを否定論理積演算する。
【００８８】
このような構成によって、本発明の実施形態では発光制御信号のパルス幅を自由に調節することができる。また、２個の出力イネーブル信号ＯＥ１ないしＯＥ２が印加される前記実施形態の走査駆動部１１０は、１フレーム時間の間、スタートパルスＳＰが２度印加される。
【００８９】
すなわち、前記走査駆動部１１０は印加される出力イネーブル信号ＯＥの数と同じ数のスタートパルスＳＰが１フレーム時間の間供給される。ここで、出力イネーブル信号ＯＥを２度印加する理由は、１フレーム時間の間、２つの走査信号が生成されることを防止するためであり、これに対する説明は図７で詳細にする。
【００９０】
図７は、図６に図示された走査駆動部の駆動方法を表す波形図である。
【００９１】
図７を参照すれば、まず、外部から走査駆動部１１０にクロック信号ＣＬＫと第１及び第２出力イネーブル信号ＯＥ１ないしＯＥ２が順次供給される。ここで、第１及び第２出力イネーブル信号ＯＥ１ないしＯＥ２はクロック信号ＣＬＫの１／２周期を持つ。
【００９２】
前記２つの出力イネーブル信号ＯＥ１ないしＯＥ２のハイレベル電圧はクロック信号ＣＬＫのハイレベル電圧とローレベル電圧とに重畳されるように位置される。
【００９３】
クロック信号ＣＬＫはシフトレジスター部１６２に供給され、第１出力イネーブル信号ＯＥ１は第１信号生成部１６５に供給され、第２出力イネーブル信号ＯＥ２は第２信号生成部１６６に供給される。
【００９４】
そして、１フレーム時間の間外部から第１及び第２スタートパルスＳＰ１ないしＳＰ２がシフトレジスター部１６２及び第１信号生成部１６５に順次供給される。
【００９５】
第１信号生成部１６５は、第１出力イネーブル信号ＯＥ１の供給を受けて走査信号ＳＳと第１及び第２発光制御信号ＥＭＩ１ないしＥＭＩ２を生成する。
【００９６】
第２信号生成部１６６は、第２出力イネーブル信号ＯＥ２の供給を受けて走査信号ＳＳと第１及び第２発光制御信号ＥＭＩ１ないしＥＭＩ２を生成する。ここで、前記２つの出力イネーブル信号ＯＥ１ないしＯＥ２が第１及び第２信号生成部１６５ないし１６６に供給される時、１フレーム時間の間に２つのスタートパルスＳＰ１ないしＳＰ２が走査駆動部１１０に印加される。
【００９７】
第１スタートパルスＳＰ１は、第１ＤフリップフロップＤＦ１及び第１ノアゲートＮＯＲ１に供給される。
【００９８】
第１スタートパルスＳＰ１の供給を受けた第１ＤフリップフロップＤＦ１は、クロック信号ＣＬＫの立ち上がりエッジで駆動されて第１サンプリングパルスＳＡ１を生成する。第１サンプリングパルスＳＡ１は第１ノアゲートＮＯＲ１、第１ナンドゲートＮＡＮＤ１、第２ＤフリップフロップＤＦ２、及び第２ノアゲートＮＯＲ２に供給される。
【００９９】
第１ノアゲートＮＯＲ１は、供給を受けた第１スタートパルスＳＰ１及び第１サンプリングパルスＳＡ１を否定論理和演算して第１発光制御信号ＥＭＩ１を生成する。ここで、発光制御信号ＥＭＩのパルス幅は、第１スタートパルスＳＰ１に対応し、前記第１スタートパルスＳＰ１と同じか広いパルス幅に設定される。
【０１００】
第１サンプリングパルスＳＡ１の供給を受けた第２ＤフリップフロップＤＦ２は、クロック信号ＣＬＫの立ち下がりエッジで駆動されて第２サンプリングパルスＳＡ２を生成する。
【０１０１】
前記第２サンプリングパルスＳＡ２は、第１ナンドゲートＮＡＮＤ１、第２ノアゲートＮＯＲ２、第２ナンドゲートＮＡＮＤ２、第３ＤフリップフロップＤＦ３、及び第３ノアゲートＮＯＲ３に入力される。
【０１０２】
第１ナンドゲートＮＡＮＤ１は、前記第１サンプリングパルスＳＡ１、第１出力イネーブル信号ＯＥ１、及びインバーターＩＮ３を介して供給されるインバーティングされた前記第２サンプリングパルスＳＡ２を否定論理積演算する。
【０１０３】
実際に、第１ナンドゲートＮＡＮＤ１は、供給を受けた第１サンプリングパルスＳＡ１、第１出力イネーブル信号ＯＥ１、及び反転された第２サンプリングパルスＳＡ２がすべてハイレベル電圧を持つ場合、ローレベル電圧を出力し、それ以外の場合にはハイレベル電圧を出力する。
【０１０４】
すると、第１ナンドゲートＮＡＮＤ１では、第１出力イネーブル信号ＯＥ１のハイレベル電圧にあたる区間でローレベル電圧を出力する。この時、前記第１ナンドゲートＮＡＮＤ１に反転された第２サンプリングパルスＳＡ２を供給することにより、第１ナンドゲートＮＡＮＤ１から出力されるローレベル電圧は、発光制御信号ＥＭＩまたはスタートパルスＳＰのパルス幅と無関係であり、第１出力イネーブル信号ＯＥ１のハイレベル電圧区間、すなわち、第１出力イネーブル信号ＯＥ１の半周期ほどのパルス幅を持つ。
【０１０５】
第１ナンドゲートＮＡＮＤ１から出力されたローレベル電圧は、少なくとも１つのインバーターＩＮ２及びバッファーＢＵ１を介して第１走査線Ｓ１に供給され、第１走査線Ｓ１は供給されたローレベル電圧を走査信号ＳＳとして画素１４０に供給する。
【０１０６】
本発明の実施形態では前述したような過程を繰り返しながら走査駆動部１１０から走査信号ＳＳ及び発光制御信号ＥＭＩを生成する。ただし、第２出力イネーブル信号ＯＥ２の供給を受けるナンドゲートＮＡＮＤは、第２出力イネーブル信号ＯＥ２及び少なくとも２個のサンプリングパルスＳＡを組み合わせて走査信号ＳＳを生成する。
【０１０７】
一方、第２スタートパルスＳＰ２が供給される時、第１ノアゲートＮＯＲ１は前記第２スタートパルスＳＰ２及び第１Ｄフリップフロップから生成されたサンプリングパルスＳＡを否定論理和演算することによって第２発光制御信号ＥＭＩ２を生成する。
【０１０８】
すなわち、前記実施形態によれば、１フレーム時間１Ｆの間それぞれの発光制御線Ｅ１ないしＥｎに２つの発光制御信号ＥＭＩが供給される。この場合、第１出力イネーブル信号ＯＥ１は供給されないので、第１ナンドゲートＮＡＮＤ１でもう１つの走査信号ＳＳは生成されない。すなわち、本発明の実施形態では１フレーム時間１Ｆの間、２つのスタートパルスＳＰ１ないしＳＰ２を印加してももっぱら１つの走査信号ＳＳだけが生成される。
【０１０９】
複数の出力イネーブル信号ＯＥを印加する理由に対してさらに詳細に説明する。
【０１１０】
１つの出力イネーブル信号ＯＥを印加した状態で、複数の発光制御信号ＥＭＩを生成するために１フレーム時間１Ｆの間、複数のスタートパルスＳＰを印加したと仮定してみる。
【０１１１】
例えば、１フレーム時間１Ｆの間スタートパルスＳＰを２度印加するようになれば、２つのサンプリングパルスＳＡができる。この場合、信号生成部は前記２つのサンプリングパルスＳＡと出力イネーブル信号ＯＥの供給を受けて２つの走査信号ＳＳを生成する。
【０１１２】
すなわち、前記１フレーム時間１Ｆの間それぞれの走査線Ｓ１ないしＳｎに２つの走査信号ＳＳが供給される。これを防止するために本発明では、１フレーム時間１Ｆの間それぞれの発光制御線Ｅ１ないしＥｎに供給しようとする発光制御信号ＥＭＩの数の出力イネーブル信号ＯＥを互いに重畳されないように順次供給する。
【０１１３】
以上、本発明の好適な実施形態について例をあげて詳細に説明したが、本発明は前記実施形態に限定されず、かつ本発明の技術的思想の範囲内で当該分野において通常の知識を有する者によってさまざまな変形が可能である。
【図面の簡単な説明】
【０１１４】
【図１】図１は、従来の走査駆動部の回路構成を概略的に表す図である。
【図２】図２は、図１に図示された走査駆動部の駆動方法を表す波形図である。
【図３】図３は、図１に図示された走査駆動部に広いパルス幅を持つスタートパルスが供給される時に生成される走査信号を表す波形図である。
【図４】図４は、本発明の実施形態による発光表示装置を表す図である。
【図５】図５は、本発明の実施形態による走査駆動部を概略的に表す図である。
【図６】図６は、図５に図示された走査駆動部の回路構成を表す図である。
【図７】図７は、図６に図示された走査駆動部の駆動方法を表す波形図である。
【符号の説明】
【０１１５】
１０、１６２    シフトレジスター部、
２０、１６５、１６６    信号生成部、
１１０    走査駆動部、
１２０    データ駆動部、
１３０    画像表示部、
１４０    画素、
１５０    タイミング制御部。
【図１】
2006309217.tif 000003
【図２】
2006309217.tif 000004
【図３】
2006309217.tif 000005
【図４】
2006309217.tif 000006
【図５】
2006309217.tif 000007
【図６】
2006309217.tif 000008
【図７】
2006309217.tif 000009