(57)【要約】【課題】ソースおよびドレインの形成にかかるコストを低減することができる薄膜トランジスタの製法およびそれによって得られた薄膜トランジスタを提供する。【解決手段】基板１上に薄膜トランジスタを形成する方法であって、ソースＳ1 およびドレインＤ1 の形成が、上記基板１上に形成されたＳｉ多結晶膜からなるチャネルＣ1 の表面のソースＳ1 およびドレインＤ1 形成予定部分に、ＰまたはＢを含有するＳｉＧｅ薄膜を成長させることにより行われる。【選択図】図４
2006059989.tif 000002
【特許請求の範囲】
【請求項１】
基板上に薄膜トランジスタを作製する方法であって、ソースおよびドレインの形成が、上記基板上に形成されたＳｉ多結晶膜からなるチャネルの表面のソースおよびドレイン形成予定部分に、ＰまたはＢを含有するＳｉＧｅ薄膜を成長させることにより行われることを特徴とする薄膜トランジスタの製法。
【請求項２】
上記ＰまたはＢを含有するＳｉＧｅ薄膜の成長が、下記の（Ａ）に示す方法により行われる請求項１記載の薄膜トランジスタの製法。
（Ａ）圧力１×１０-3〜１×１０-1Ｐａ（絶対圧）下において、上記基板の温度を５００〜６００℃の範囲内にした状態で、Ｓｉ2 Ｈ6 とＧｅＦ4 とを流量比Ｓｉ2 Ｈ6 ：ＧｅＦ4 ＝４０：１〜８０：１の範囲にするとともにＰＨ3 またはＢ2 Ｈ6 と混合したガスを、上記チャネル領域の表面のソースおよびドレイン形成予定部分に供給することにより、上記ＧｅＦ4 のＦのエッチング作用で、上記ソースおよびドレイン形成予定部分の自然酸化膜を除去し、その除去跡の上記チャネルの表面に、上記ＰＨ3 のＰまたは上記Ｂ2 Ｈ6 のＢを含有するＳｉＧｅ薄膜を成長させる。
【請求項３】
上記基板がガラス基板である請求項２記載の薄膜トランジスタの製法。
【請求項４】
上記請求項１〜３のいずれか一項に記載の薄膜トランジスタの製法によって得られた薄膜トランジスタであって、Ｓｉ多結晶膜からなるチャネルの表面の所定位置に、ＰまたはＢを含有するＳｉＧｅ薄膜からなるソースおよびドレインがそれぞれ形成されていることを特徴とする薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの製法およびそれによって得られた薄膜トランジスタに関するものである。
【背景技術】
【０００２】
液晶ディスプレイ装置等の各画素のスイッチング素子として、半導体膜を用いた薄膜トランジスタ（ＴＦＴ：Thin Film Transister）が賞用されている。なかでも、高速動作の観点から、上記半導体膜としてＳｉ多結晶膜（ポリシリコン膜）を用いたものが賞用されている（例えば、特許文献１参照）。
【０００３】
上記薄膜トランジスタは、例えば、つぎのようにして、ガラス基板等の基板上に作製される。すなわち、まず、図６に示すように、基板１の表面に、ＳｉＯ2 からなるアンダーコート層２をプラズマＣＶＤ法により形成した後、Ｓｉ多結晶膜（ポリシリコン膜）３をパターニングする。ここで、上記Ｓｉ多結晶膜（ポリシリコン膜）３の形成は、通常、上記アンダーコート層２の表面にアモルファスシリコン膜をプラズマＣＶＤ法により形成した後、そのアモルファスシリコン膜にレーザ光を照射（レーザアニール）し、そのアモルファスシリコン膜を結晶化させることにより行う。
【０００４】
そして、図７に示すように、上記パターニングしたＳｉ多結晶膜（ポリシリコン膜）３の中央部をチャネルＣ0 に形成する。このチャネルＣ0 の形成は、その中央部以外の部分の表面にレジストを塗布してマスクをパターニングした後、イオン注入してマスクされていない上記中央部をドーピングすることにより行う。その後、上記マスク（レジスト）を除去する。
【０００５】
つぎに、図８に示すように、上記チャネルＣ0 の両側部のＳｉ多結晶膜（ポリシリコン膜）３をそれぞれソースＳ0 とドレインＤ0 とに形成する。このソースＳ0 およびドレインＤ0 の形成は、上記チャネルＣ0 の両側部以外の部分の表面にレジストを塗布してマスクをパターニングした後、ＰＨ3 またはＢ2 Ｈ6 を用いてイオン注入してマスクされていない上記両側部をドーピングすることにより行う。その後、上記マスク（レジスト）を除去する。
【０００６】
ついで、図９に示すように、上記チャネルＣ0 の表面に、ＳｉＯ2 からなるゲート酸化膜４を形成する。このゲート酸化膜４の形成は、表面全体にＳｉＯ2 膜をプラズマＣＶＤ法により形成し、そのうちゲート酸化膜４にする部分の表面にレジストを塗布してマスクをパターニングした後、ドライエッチングしてマスクされていない部分（ゲート酸化膜４以外の部分）のＳｉＯ2 膜を除去することにより行う。その後、上記マスク（レジスト）を除去する。
【０００７】
そして、図１０に示すように、上記ゲート酸化膜４の表面にアルミニウム等の金属からなるゲート電極ＥG を形成する。このゲート電極ＥG の形成は、表面全体にアルミニウム等の金属膜をスパッタリングまたはＣＶＤ法により形成し、そのうちゲート電極ＥG にする部分の表面にレジストを塗布してマスクをパターニングした後、ドライエッチングしてマスクされていない部分（ゲート電極ＥG 以外の部分）の金属膜を除去することにより行う。その後、上記マスク（レジスト）を除去する。
【０００８】
つぎに、図１１に示すように、表面全体にＳｉＯ2 からなる保護膜５をプラズマＣＶＤ法により形成した後、上記ソースＳ0 とドレインＤ0 の各表面上の保護膜５に、ソース電極ＥS およびドレイン電極ＥD （図１２参照）を形成するための２つの穴部５ａを形成し、ソースＳ0 とドレインＤ0 の表面を現す。この２つの穴部５ａの形成は、保護膜５のうちソース電極ＥS およびドレイン電極ＥD （図１２参照）を形成する部分以外の部分の表面にレジストを塗布してマスクをパターニングした後、ドライエッチングしてマスクされていない部分（上記２つの穴部５ａに対応する部分）の保護膜５を除去することにより行う。その後、上記マスク（レジスト）を除去する。
【０００９】
そして、図１２に示すように、上記保護膜５に形成された２つの穴部５ａにアルミニウム等の金属からなるソース電極ＥS およびドレイン電極ＥD をそれぞれ形成する。これらソース電極ＥS およびドレイン電極ＥD の形成は、表面全体にアルミニウム等の金属膜をスパッタリングにより形成し、そのうち上記２つの穴部５ａの上方部分に対応する表面にレジストを塗布してマスクをパターニングした後、ドライエッチングまたはウエットエッチングしてマスクされていない部分（ソース電極ＥS およびドレイン電極ＥD 以外の部分）の金属膜を除去することにより行う。その後、上記マスク（レジスト）を除去する。このようにして、薄膜トランジスタが作製される。
【特許文献１】特開２００４−７９７３５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記ソースとドレインとを形成するためのマスクのパターニング工程、およびそれに続くイオン注入工程は、コストが高価である。
【００１１】
本発明は、このような事情に鑑みなされたもので、ソースおよびドレインの形成にかかるコストを低減することができる薄膜トランジスタの製法およびそれによって得られた薄膜トランジスタの提供をその目的とする。
【課題を解決するための手段】
【００１２】
上記の目的を達成するため、本発明は、基板上に薄膜トランジスタを作製する方法であって、ソースおよびドレインの形成が、上記基板上に形成されたＳｉ多結晶膜からなるチャネルの表面のソースおよびドレイン形成予定部分に、ＰまたはＢを含有するＳｉＧｅ薄膜を成長させることにより行われる薄膜トランジスタの製法を第１の要旨とする。
【００１３】
また、本発明は、上記薄膜トランジスタの製法によって得られた薄膜トランジスタであって、Ｓｉ多結晶膜からなるチャネルの表面の所定位置に、ＰまたはＢを含有するＳｉＧｅ薄膜からなるソースおよびドレインがそれぞれ形成されている薄膜トランジスタを第２の要旨とする。
【００１４】
すなわち、本発明の薄膜トランジスタの製法は、ソースおよびドレインの形成位置を、チャネルの両側部ではなく、チャネルの表面の所定位置とし、さらに、ソースおよびドレインの形成方法を、イオン注入によるドーピングではなく、ＰまたはＢを含有するＳｉＧｅ薄膜の成長により行っている。これは、つぎのようにして行われる。すなわち、Ｓｉ多結晶膜（ポリシリコン膜）を、チャネル，ソースおよびドレインに分けて形成するのではなく、チャネルのみに形成し、さらに、保護膜に形成した各穴部に、ソース電極およびドレイン電極を形成するのではなく、上記ＰまたはＢを含有するＳｉＧｅ薄膜を成長させ、それらをそれぞれソースおよびドレインとすることにより行われる。このように、Ｓｉ多結晶膜（ポリシリコン膜）をチャネルのみに形成すると、上記Ｓｉ多結晶膜（ポリシリコン膜）をソースとドレインとに分けて形成するためのマスクのパターニング工程が不要となる。さらに、ソースおよびドレインの形成を、ＰまたはＢを含有するＳｉＧｅ薄膜の成長により行うと、ドーピングするためのイオン注入工程も不要となる。これらの結果、ソースおよびドレインの形成にかかるコストを低減することができる。
【発明の効果】
【００１５】
本発明の薄膜トランジスタの製法は、ソースおよびドレインの形成が、上記基板上に形成されたＳｉ多結晶膜からなるチャネルの表面の所定位置に、ＰまたはＢを含有するＳｉＧｅ薄膜を成長させることにより行われるため、ソースとドレインとを形成するためのマスクのパターニング工程、およびそれに続くイオン注入工程が不要となり、コストを低減することができる。
【００１６】
特に、上記ＰまたはＢを含有するＳｉＧｅ薄膜の成長が、下記の（Ａ）に示す方法により行われる場合には、基板の温度が５００〜６００℃の範囲内であるため、上記基板として、融点が６００℃を少し越えるガラス基板等も使用できるようになり、基板の材料の選択範囲が広がる。
（Ａ）圧力１×１０-3〜１×１０-1Ｐａ（絶対圧）下において、上記基板の温度を５００〜６００℃の範囲内にした状態で、Ｓｉ2 Ｈ6 とＧｅＦ4 とを流量比Ｓｉ2 Ｈ6 ：ＧｅＦ4 ＝４０：１〜８０：１の範囲にするとともにＰＨ3 またはＢ2 Ｈ6 と混合したガスを、上記チャネル領域の表面のソースおよびドレイン形成予定部分に供給することにより、上記ＧｅＦ4 のＦのエッチング作用で、上記ソースおよびドレイン形成予定部分の自然酸化膜を除去し、その除去跡の上記チャネルの表面に、上記ＰＨ3 のＰまたは上記Ｂ2 Ｈ6 のＢを含有するＳｉＧｅ薄膜を成長させる。
【００１７】
また、本発明の薄膜トランジスタは、上記製法により作製されるため、コストを低減して作製することができる。
【発明を実施するための最良の形態】
【００１８】
つぎに、本発明の実施の形態を詳しく説明する。
【００１９】
本発明の薄膜トランジスタの製法は、ソースおよびドレインの形成を、Ｓｉ多結晶膜からなるチャネルの表面の所定位置において、Ｐ（リン）またはＢ（ホウ素）を含有するＳｉＧｅ薄膜を成長させることにより行う製法である。すなわち、本発明の薄膜トランジスタの製法は、図１に示すように、Ｓｉ多結晶膜（ポリシリコン膜）３（図６参照）をチャネルＣ1 のみに形成し、さらに、図３に示すように、保護膜５に形成した２つの穴部５ａに、上記ＰまたはＢを含有するＳｉＧｅ薄膜を成長させ、それらをそれぞれソースＳ1 およびドレインＤ1 とする製法である。
【００２０】
より詳しく説明すると、まず、上述した従来の薄膜トランジスタの製法と同様にして、図６に示すように、ガラス基板等の基板１上に、アンダーコート層２を介して、Ｓｉ多結晶膜（ポリシリコン膜）３を形成した後、そのＳｉ多結晶膜（ポリシリコン膜）３をパターニングする。そして、このパターニングしたＳｉ多結晶膜（ポリシリコン膜）３以外の部分の表面にレジストを塗布してマスクをパターニングした後、イオン注入してドーピングすることにより、図１に示すように、マスクされていない上記Ｓｉ多結晶膜（ポリシリコン膜）３（図６参照）全体をドーピングしてチャネルＣ1 に形成する。その後、上記マスク（レジスト）を除去する。
【００２１】
ついで、図２に示すように、上述した従来の薄膜トランジスタの製法（図１１参照）と同様にして、ゲート酸化膜４，ゲート電極ＥG ，保護膜５の形成を経て、その保護膜５に２つの穴部５ａを形成し、チャネルＣ1 の表面を現す。
【００２２】
つぎに、図３に示すように、ＣＶＤ法等により、ＰまたはＢを含有するＳｉＧｅ薄膜を成長させる。このとき、上記保護膜５がＳｉＯ2 からなるため、上記ＳｉＧｅ薄膜は、その保護膜５の表面には成長せず、上記２つの穴部５ａにおけるＳｉ多結晶膜（ポリシリコン膜）３からなるチャネルＣ1 の表面に選択的に成長する。そして、上記２つの穴部５ａにおいて成長した上記ＳｉＧｅ薄膜をそれぞれソースＳ1 およびドレインＤ1 とする。
【００２３】
ついで、図４に示すように、上記ソースＳ1 およびドレインＤ1 の表面に、前記金属膜からなるソース電極ＥS およびドレイン電極ＥD をそれぞれ形成する。これらソース電極ＥS およびドレイン電極ＥD の形成は、表面全体にアルミニウム等の金属膜をスパッタリングにより形成し、そのうち上記ソースＳ1 およびドレインＤ1 の上方部分に対応する表面にレジストを塗布してマスクをパターニングした後、ドライエッチングまたはウエットエッチングしてマスクされていない部分（ソース電極ＥS およびドレイン電極ＥD 以外の部分）の金属膜を除去することにより行う。その後、上記マスク（レジスト）を除去する。このようにして、本発明の薄膜トランジスタが作製される。
【００２４】
すなわち、ソースＳ1 およびドレインＤ1 の形成について、上記本発明の製法と従来の製法とを比較すると、従来の製法では、図８に示すように、Ｓｉ多結晶膜（ポリシリコン膜）３をチャネルＣ0 ，ソースＳ0 およびドレインＤ0 に分けて形成しているのに対し、本発明では、図１に示すように、Ｓｉ多結晶膜（ポリシリコン膜）３をチャネルＣ1 のみに形成している。このため、本発明では、Ｓｉ多結晶膜（ポリシリコン膜）３（図７参照）の表面にマスクをパターニングする工程が不要となっている。さらに、従来の製法では、ソースＳ0 およびドレインＤ0 の形成の際に、ＰまたはＢをイオン注入してドーピングしている（図８参照）のに対し、本発明では、図３に示すように、ＰまたはＢを含有するＳｉＧｅ薄膜を成長させることにより、ソースＳ1 およびドレインＤ1 を形成している。このため、本発明では、イオン注入工程が不要となっている。上記従来の製法におけるマスクのパターニング工程およびイオン注入工程はコストが高価であり、したがって、本発明の製法では、従来の製法よりも、コストを低減することができる。
【００２５】
特に、上記ＳｉＧｅ薄膜の成長をつぎのような条件で行うと、基板１の温度を５００〜６００℃の範囲内に低下させても、上記ＳｉＧｅ薄膜をエピタキシャル成長させることができるようになる。このため、上記基板１として、融点が６００℃を少し越えるガラス基板等も使用できるようになり、基板１の材料の選択範囲が広がる。例えば、液晶ディスプレイ用のガラス基板として、上記ガラス基板を採用することができる。
【００２６】
すなわち、上記条件は、上記ＳｉＧｅ薄膜を成長させる際の雰囲気の圧力を１×１０-3〜１×１０-1Ｐａ（絶対圧）の範囲内にし、その成長に用いるガスとしてＳｉ2 Ｈ6 とＧｅＦ4 とに加えてＰＨ3 またはＢ2 Ｈ6 を混合したガスを用い、しかも、上記Ｓｉ2 Ｈ6 とＧｅＦ4 の流量比をＳｉ2 Ｈ6 ：ＧｅＦ4 ＝４０：１〜８０：１の範囲内に設定する。このような条件下にすると、基板１の温度を５００〜６００℃の範囲内に低下させても、上記ＰＨ3 のＰまたは上記Ｂ2 Ｈ6 のＢを含有するＳｉＧｅ薄膜をエピタキシャル成長させることができるようになる。なお、混合するＰＨ3 またはＢ2 Ｈ6 の量は、ドーピングすべき量、すなわち薄膜トランジスタに求める電気特性によって決定され、特に限定されるものではないが、通常、上記Ｓｉ2 Ｈ6 １００体積部に対して０．００１〜１．０体積部に設定される。
【００２７】
このようなＳｉＧｅ薄膜の成長は、例えば、図５に示すような薄膜製造装置を用いて行うことができる。この装置は、ステンレス製で、略箱状体をしており、内部がその略中央で上部室１０と下部室２０の２室に分離されている。これら上部室１０および下部室２０は、それぞれターボ分子ポンプ（図示せず）に接続されており、減圧室となりうる。また、上部室１０と下部室２０の周壁外面の一部には、冷水ジャケット４０が付設されており、上部室１０および下部室２０の過剰昇温を防止している。
【００２８】
上部室１０と下部室２０との境には、基板保持手段３０が備えられている。この基板保持手段３０は、中心部が開口した枠状をしており、半導体製造装置の内周部に水平となるように周設されている。この基板保持手段３０の開口周縁部は、基板１の載置部３１となっており、石英製の枠状板体である。この載置部３１の周縁部は、この載置部３１の保持部３２となっており、ステンレス製の枠状板体であり、その外周縁が半導体製造装置の内周部に周設されている。なお、基板１の載置部３１への載置は、後述するように、保護膜５の２つの穴部５ａの開口を下部室２０に向けて行われる。そして、この基板１の載置部３１への載置により、基板保持手段３０の中心部の開口が蓋され、上部室１０と下部室２０とが仕切られる。
【００２９】
上部室１０は、加熱室であり、カーボングラファイト製の加熱ヒータ１１およびこの加熱ヒータ１１の輻射熱を反射して遮蔽するためのリフレクタ（熱遮蔽体）１２が備えられている。このリフレクタ１２は、上記加熱ヒータ１１の上部および前後左右の全周囲ならびに上部室１０の周壁内面に配置されている。また、上記加熱ヒータ１１の下方には、加熱ヒータ１１の熱を均等に放射するために、ＰＢＮ（熱分解性窒化ホウ素）製の均熱板１３が配置されている。
【００３０】
下部室２０は、上記ＰまたはＢを含有するＳｉＧｅ薄膜の成長室であり、その成長に用いるＳｉ2 Ｈ6 とＧｅＦ4 とに加えてＰＨ3 またはＢ2 Ｈ6 を混合したガスを室内に供給するマニホールド２１が備えられている。このマニホールド２１の、上記基板１と対向する面には、上記Ｓｉ2 Ｈ6 に加えてＰＨ3 またはＢ2 Ｈ6 を混合したガスを吐出するガス吐出口２２と、ＧｅＦ4 を吐出するガス吐出口２３がそれぞれ複数形成されており、それらガスが、上記保護膜５の２つの穴部５ａに入ってチャネルＣ1 の表面に供給されるようになっている。また、上記Ｓｉ2 Ｈ6 等とＧｅＦ4 とはそれぞれ、半導体製造装置の外部から供給管２４，２５を通して、マニホールド２１の内部空間に供給されるようになっている。
【００３１】
このような薄膜製造装置を用いて行う、上記ＰまたはＢを含有するＳｉＧｅ薄膜の成長方法について、より詳しく説明する。
【００３２】
すなわち、まず、上記と同様にして、図２に示す、保護膜５に２つの穴部５ａを形成した基板１を準備する。ついで、図５に示すように、その基板１を上記薄膜製造装置の基板保持手段３０の載置部３１に載置する。このとき、上記２つの穴部５ａ（図２参照）の開口を下部室２０に向けて載置する。
【００３３】
そして、ターボ分子ポンプを作動させることにより、上部室１０および下部室２０を減圧する（図５の矢印Ａ，Ｂ参照）。このときの上部室１０および下部室２０の内部雰囲気の圧力は、１×１０-3〜１×１０-1Ｐａ（絶対圧）の範囲内にする。上記圧力が１×１０-3Ｐａ（絶対圧）を下回ると、上記ＳｉＧｅ薄膜を成長速度がかなり遅くなって生産上実用的でなくなり、１×１０-1Ｐａ（絶対圧）を上回ると、上記ＳｉＧｅ薄膜の選択成長のためには基板１の温度を高くしなければならず、上記ＳｉＧｅ薄膜成長が温度５００〜６００℃の範囲内でできなくなるからである。
【００３４】
つぎに、加熱ヒータ１１を加熱させることにより、基板１を５００〜６００℃の範囲内に加熱する。基板１の温度が５００℃を下回ると、上記ＳｉＧｅ薄膜を成長速度がかなり遅くなって（例えば、４５０℃での成長速度は５５０℃での成長速度の１／１０以下）生産上実用的でなくなり、しかも、結晶性が芳しくないからである。また、基板１の温度が６００℃を上回ると、上記ＳｉＧｅ薄膜の成長に用いるＧｅＦ4 のＦのエッチング作用が大きくなり過ぎて、そのＳｉＧｅ薄膜が成長し難くなるからである。なお、上記基板１の温度は、熱電対により測定することで確認することができる。
【００３５】
そして、マニホールド２１の各ガス吐出口２２，２３からＳｉ2 Ｈ6 等およびＧｅＦ4 をそれぞれ吐出させ、上記保護膜５の２つの穴部５ａに入れてチャネルＣ1 の表面に供給する。このとき、Ｓｉ2 Ｈ6 とＧｅＦ4 の流量比は、Ｓｉ2 Ｈ6 ：ＧｅＦ4 ＝４０：１〜８０：１の範囲内に設定する。この流量比が４０：１を下回る（例えば３９：１）と、両ガスにおけるＧｅＦ4 の割合が大きくなるため、Ｆのエッチング作用が大きくなってＳｉＧｅ薄膜の成長速度が遅くなり、しかも、成長したＳｉＧｅ薄膜におけるＧｅの組成比が３％を上回り、ＳｉＧｅ薄膜のモホロジーが悪化するからである。また、上記流量比が８０：１を上回る（例えば８１：１）と、Ｆの相対濃度が低くなるため、Ｆのエッチング作用が低下するとともに、Ｆの酸化還元反応も弱くなり、上記ＳｉＧｅ薄膜の選択成長のためには基板１の温度を高くしなければならず、上記ＳｉＧｅ薄膜成長が温度５００〜６００℃の範囲内でできなくなるからである。なお、上記流量比の設定は、マニホールド２１への供給管２４，２５に設けられた可変バルブ（図示せず）を調節することにより行われる。
【００３６】
このようにすることにより、図３に示すように、上記保護膜５の２つの穴部５ａにおけるチャネルＣ1 の表面に、ＰまたはＢを含有するＳｉＧｅ薄膜を成長させることができる。このとき、上記２つの穴部５ａにおけるチャネルＣ1 〔Ｓｉ多結晶膜（ポリシリコン膜）３〕の表面には、自然酸化膜が形成されているが、上記ＧｅＦ4 のＦのエッチング作用が適度に発揮され、上記自然酸化膜が除去される。そして、その除去跡のチャネルＣ1 の表面に上記ＳｉＧｅ薄膜がエピタキシャル成長する。このため、自然酸化膜を除去するための高温での処理（約８００〜９００℃の温度で１〜５分間の処理）が不要となり、この観点からも、融点が６００℃を少し越える上記ガラス基板の使用が可能になっている。
【００３７】
つぎに、実施例について説明する。
【実施例】
【００３８】
〔実施例１〕
まず、図２に示す、保護膜５に２つの穴部５ａが形成されたガラス基板１を準備した。そして、それを図５に示す薄膜製造装置の載置部３１に設置し、上記実施の形態と同様にして、上記２つの穴部５ａにおけるチャネルＣ1 の表面に、Ｐを含有するＳｉＧｅ薄膜を成長させた。すなわち、この実施例１では、上部室１０および下部室２０の内部雰囲気の圧力を１×１０-3Ｐａ（絶対圧）、基板１の温度を５００℃、Ｓｉ2 Ｈ6 の流量を２０ｃｍ3 ／ｍｉｎ（０℃、大気圧）、ＧｅＦ4 の流量を０．５ｃｍ3 ／ｍｉｎ（０℃、大気圧）とした（流量比Ｓｉ2 Ｈ6 ：ＧｅＦ4 ＝４０：１）。また、上記Ｓｉ2 Ｈ6 にＰＨ3 を流量０．０８ｃｍ3 ／ｍｉｎ（０℃、大気圧）で混合した。そして、成長時間１８分間で、図３に示すように、上記２つの穴部５ａにおけるチャネルＣ1 の表面のみに、Ｐを含有するＳｉＧｅ薄膜を厚み約５０ｎｍ成長させることができた。この成長させた薄膜がＰを含有するＳｉＧｅ薄膜であることは、エネルギー分散型Ｘ線分析装置（堀場製作所社製、ＥＭＡＸ−７０００）により確認した。また、ＳｉＧｅ薄膜の厚みは、走査型電子顕微鏡（日立製作所社製、Ｓ−４７００）により確認した。
【００３９】
〔実施例２〕
上記実施例１において、上部室１０および下部室２０の内部雰囲気の圧力を１×１０-2Ｐａ（絶対圧）、基板１の温度を５５０℃、Ｓｉ2 Ｈ6 の流量を３０ｃｍ3 ／ｍｉｎ（０℃、大気圧）、ＧｅＦ4 の流量を０．５ｃｍ3 ／ｍｉｎ（０℃、大気圧）とした（流量比Ｓｉ2 Ｈ6 ：ＧｅＦ4 ＝６０：１）。また、ＰＨ3 の流量を０．１６ｃｍ3 ／ｍｉｎ（０℃、大気圧）とした。そして、成長時間１５分間で、上記２つの穴部５ａにおけるチャネルＣ1 の表面のみに、Ｐを含有するＳｉＧｅ薄膜を厚み約５０ｎｍ成長させることができた。それ以外は、上記実施例１と同様にした。
【００４０】
〔実施例３〕
上記実施例１において、上部室１０および下部室２０の内部雰囲気の圧力を１×１０-1Ｐａ（絶対圧）、基板１の温度を６００℃、Ｓｉ2 Ｈ6 の流量を４０ｃｍ3 ／ｍｉｎ（０℃、大気圧）、ＧｅＦ4 の流量を０．５ｃｍ3 ／ｍｉｎ（０℃、大気圧）とした（流量比Ｓｉ2 Ｈ6 ：ＧｅＦ4 ＝８０：１）。また、ＰＨ3 の流量を０．１６ｃｍ3 ／ｍｉｎ（０℃、大気圧）とした。そして、成長時間１０分間で、上記２つの穴部５ａにおけるチャネルＣ1 の表面のみに、Ｐを含有するＳｉＧｅ薄膜を厚み約５０ｎｍ成長させることができた。それ以外は、上記実施例１と同様にした。
【００４１】
〔実施例４〕
上記実施例１において、ＰＨ3 に代えてＢ2 Ｈ6 を用い、その流量を０．０２ｃｍ3 ／ｍｉｎ（０℃、大気圧）とした。そして、成長時間１８分間で、上記２つの穴部５ａにおけるチャネルＣ1 の表面のみに、Ｂを含有するＳｉＧｅ薄膜を厚み約５０ｎｍ成長させることができた。それ以外は、上記実施例１と同様にした。
【００４２】
〔実施例５〕
上記実施例２において、ＰＨ3 に代えてＢ2 Ｈ6 を用い、その流量を０．０４ｃｍ3 ／ｍｉｎ（０℃、大気圧）とした。そして、成長時間１５分間で、上記２つの穴部５ａにおけるチャネルＣ1 の表面のみに、Ｂを含有するＳｉＧｅ薄膜を厚み約５０ｎｍ成長させることができた。それ以外は、上記実施例２と同様にした。
【００４３】
〔実施例６〕
上記実施例３において、ＰＨ3 に代えてＢ2 Ｈ6 を用い、その流量を０．０４ｃｍ3 ／ｍｉｎ（０℃、大気圧）とした。そして、成長時間１０分間で、上記２つの穴部５ａにおけるチャネルＣ1 の表面のみに、Ｂを含有するＳｉＧｅ薄膜を厚み約５０ｎｍ成長させることができた。それ以外は、上記実施例３と同様にした。
【図面の簡単な説明】
【００４４】
【図１】本発明の薄膜トランジスタの製法を模式的に示す説明図である。
【図２】上記薄膜トランジスタの製法を模式的に示す説明図である。
【図３】上記薄膜トランジスタの製法を模式的に示す説明図である。
【図４】上記薄膜トランジスタの製法を模式的に示す説明図である。
【図５】上記薄膜トランジスタの製法に用いる薄膜製造装置を示す説明図である。
【図６】従来の薄膜トランジスタの製法を模式的に示す説明図である。
【図７】従来の薄膜トランジスタの製法を模式的に示す説明図である。
【図８】従来の薄膜トランジスタの製法を模式的に示す説明図である。
【図９】従来の薄膜トランジスタの製法を模式的に示す説明図である。
【図１０】従来の薄膜トランジスタの製法を模式的に示す説明図である。
【図１１】従来の薄膜トランジスタの製法を模式的に示す説明図である。
【図１２】従来の薄膜トランジスタの製法を模式的に示す説明図である。
【符号の説明】
【００４５】
１  基板
Ｃ1 チャネル
Ｄ1 ドレイン
Ｓ1 ソース
【図１】
2006059989.tif 000003
【図２】
2006059989.tif 000004
【図３】
2006059989.tif 000005
【図４】
2006059989.tif 000006
【図５】
2006059989.tif 000007
【図６】
2006059989.tif 000008
【図７】
2006059989.tif 000009
【図８】
2006059989.tif 000010
【図９】
2006059989.tif 000011
【図１０】
2006059989.tif 000012
【図１１】
2006059989.tif 000013
【図１２】
2006059989.tif 000014