(57)【要約】【課題】  薄型及び小型の利点を損なうことなく、表面実装されるチップ部品の部品点数の削減を可能とする。【解決手段】  セラミック基板が複数積層されるとともに内層に受動素子が形成される第１の積層体１を備える多層セラミック基板であって、第１の積層体１上に、セラミック基板より小面積のセラミック基板が複数積層されるとともに内層に受動素子が形成される第２の積層体３が設けられる。第２の積層体３の高さが、第１の積層体上に実装される半導体素子２の高さ以下とされる。【選択図】  図１
2006032469.tif 000002
【特許請求の範囲】
【請求項１】
セラミック基板が複数積層されるとともに内層に受動素子が形成される第１の積層体を備える多層セラミック基板であって、
前記第１の積層体上に、前記セラミック基板より小面積のセラミック基板が複数積層されるとともに内層に受動素子が形成される第２の積層体が設けられることを特徴とする多層セラミック基板。
【請求項２】
前記第２の積層体の高さが、前記第１の積層体上に実装される半導体素子の高さ以下であることを特徴とする請求項１記載の多層セラミック基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック基板が複数積層されるとともに内層に受動素子の少なくとも一部が形成される多層セラミック基板に関する。
【背景技術】
【０００２】
電子機器においては、高機能化とともに小型化や薄型化に対する要求がさらに高まりつつあり、これに対応して、ＩＣチップや各種の受動部品が実装される配線基板にも実装密度のさらなる向上が期待されている。このような要求を満たす基板の１つとして、セラミック基板を多数積層した多層基板にキャパシタ、インダクタ、フィルタ、カプラ等の機能を内蔵したＬＴＣＣ（low temperature co-fired ceramics：低温同時焼成セラミックス）基板が提案されている。通常のＬＴＣＣ基板を有する高周波モジュールは、図２に示すように、複数のセラミック基板を積層するとともに内層にキャパシタやインダクタ等の受動素子が形成されたＬＴＣＣ多層基板１０１を作製し、このＬＴＣＣ基板１０１の最表面に、基板内層に作り込むことが困難な半導体素子（ＩＣ）チップ１０２を実装し、さらに、ＩＣチップ１０２の実装領域以外の領域に、大容量キャパシタ等のチップ部品１０３等を複数（図２では５個）実装することにより構成される。
【０００３】
ＬＴＣＣ基板やＬＴＣＣ基板を備えるモジュールについては、さらなる高機能化を図るべく様々な検討が各方面で行われており、例えば特許文献１においては、低損失回路が形成された低損失層とノイズ抑制回路が形成された高損失層とを有する多層基板が開示されている。また、特許文献２においては、複数の誘電体層を備える高周波モジュールでスイッチとカプラとを一体化し、最上層の誘電体層にトリマブル抵抗器を配置した構成の高周波モジュール（ＬＴＣＣ基板）が開示されている。
【０００４】
このようなＬＴＣＣ基板においては、従来は表面実装等により外付けされていたチップ部品を基板内層に形成することで部品点数の削減が可能となり、また、基板上にチップ部品を実装するタイプに比べて基板の小型化や薄型化が図られる。また、ＬＴＣＣ基板は、比較的低い温度で焼成を行うため、これまでの高温焼成基板では採用不可であった銀（Ａｇ）等の良伝導体を内層に使用することが可能となるといった利点も得られる。
【特許文献１】特開２００１−１１１１８４号公報
【特許文献２】特開２００２−３０００８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前述のように、電子機器の小型化等を図るうえでＬＴＣＣ基板は有望な技術であるが、例えば携帯電話といった携帯用電子機器の分野においては、さらなる薄型化・小型化の技術が望まれている。そこで、ＬＴＣＣ基板のさらなる小型化を図る目的で、１枚のセラミック基板の面積を縮小する方法が考えられるが、セラミック基板の層数を増やすことなく基板面積を縮小しようとすると、内層に形成できる受動素子の個数も当然ながら減少し、外付けチップ部品が多数必要となる。内蔵できる受動素子の個数とセラミック基板の面積の小型化とを両立しようとすると、今度はセラミック基板の層数を増やさざるを得ず、モジュール全体の厚みが増加し、薄型の利点が損なわれるという問題がある。
【０００６】
そこで本発明はこのような従来の実情に鑑みて提案されたものであり、薄型及び小型の利点を損なうことなく、表面実装されるチップ部品の部品点数を削減することが可能な多層セラミック基板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前述の課題を解決するために、本発明の請求項１に係る多層セラミック基板は、セラミック基板が複数積層されるとともに内層に受動素子が形成される第１の積層体を備える多層セラミック基板であって、前記第１の積層体上に、前記セラミック基板より小面積のセラミック基板が複数積層されるとともに内層に受動素子が形成される第２の積層体が設けられることを特徴とする。
【０００８】
以上のような多層セラミック基板によれば、平面状のセラミック基板を積層し受動素子が作りこまれた第１の積層体の一部の領域上に、セラミック基板を積層してなる第２の積層体を追加形成し、この第２の積層体の内層にも受動素子を立体的に作り込むようにする。従来のＬＴＣＣ基板等の多層セラミック基板は、各セラミック基板を積層した積層体が平坦な形状とされており、内部に作り込める素子の数に制約を受けたが、本発明の多層セラミック基板においては、従来外付けチップ部品を実装していた空間に、さらに受動素子を作り込んだ第２の積層体を設けることで、多層セラミック基板内に作り込める素子数が大幅に増加する。このため、必要な外付けチップ部品の数が削減される。
【０００９】
また、本発明の請求項２に係る多層セラミック基板は、前記第２の積層体の高さが、前記第１の積層体上に実装される半導体素子の高さ以下であることを特徴とする。
【００１０】
半導体素子は、多層セラミック基板の内層に作り込むことが難しく、且つ比較的厚みのある素子であるため、多層セラミック基板の表面に実装されたとき主にモジュール全体の高さを決定する。そこで、この半導体素子の高さを利用し、半導体素子の実装されない領域に半導体素子の高さ以下の第２の積層体を形成することで、モジュール全体の高さを変更することなく、基板内部に多数の素子を作り込むことができる。
【発明の効果】
【００１１】
以上のように、本発明に係る多層セラミック基板によれば、セラミック基板を積層し受動素子を作り込んだ第１の積層体の一部の領域上に、さらに受動素子を作りこんだ第２の積層体を積み重ねることで、多層セラミック基板に作り込める素子の総数が大幅に増加し、その代わりに外付け部品として必要なチップ部品が減少する。第２の積層体は、従来の多層セラミック基板における例えば外付け部品を実装する空間に設けられる。したがって、本発明によれば、モジュール全体の高さ（厚み）や面積等の外形寸法を変更することなく多数の受動素子を内部に作り込むことができ、薄型及び小型等の利点を損なうことなく、部品点数の削減することが可能な多層セラミック基板を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を適用した多層セラミック基板について、図面を参照しながら詳細に説明する。
【００１３】
図１は、本発明を適用した多層セラミック基板として、ＬＴＣＣ（low temperature co-fired ceramics）基板を備える高周波モジュールの一例を示す概略斜視図である。この高周波モジュールは、例えば移動体通信用の高周波モジュールである。ＬＴＣＣ基板からなる第１の積層体１は、略同一面積の多数のセラミック基板が複数積層されるとともに、各セラミック基板に形成された導電パターンにより、インダクタ、キャパシタ、フィルタ等の受動素子等が多数作り込まれている。各セラミック基板に形成された導体パターン間は、ビアホール等により電気的導通が確保される。なお、第１の積層体１の内部構成の図示は省略する。第１の積層体１を構成するＬＴＣＣ基板は、例えばアルミナにガラス系の材料を添加することにより、従来のアルミナ基板が約１５００℃程度の高温焼成を必要とするのに対し、例えば９００℃以下の低温焼成を実現したものである。第１の積層体１の上には、半導体素子（ＩＣ）チップ２が表面実装される。
【００１４】
本発明においては、ＬＴＣＣ基板からなる第１の積層体１上に、ＬＴＣＣ基板からなる第２の積層体３が形成されている。第２の積層体３は、第１の積層体１を構成するセラミック基板よりも小面積であって、略同一面積の多数のセラミック基板が複数積層されるとともに、各セラミック基板に形成された導電パターンにより、インダクタ、キャパシタ、フィルタ等の受動素子等が多数作り込まれている。特に、第２の積層体３内には、大容量のキャパシタ等、高精度が要求されない素子を作り込むことが好ましい。各セラミック基板に形成された導体パターン間は、ビアホール等により電気的導通が確保される。第２の積層体３を構成するＬＴＣＣ基板は、前記第１の積層体１と同様のものである。なお、第２の積層体３の内部構成の図示は省略する。
【００１５】
第２の積層体３は、第１の積層体１の一部の領域上であって、ＩＣチップ２が実装されている領域以外に形成される。従来のＬＴＣＣ基板を備えるモジュールにおいては、この第２の積層体３が設けられる空間には、大容量のキャパシタ等、ＬＴＣＣ基板の内層に作り込めない素子が、チップ部品として通常複数個、表面実装されている。
【００１６】
図１に示すＬＴＣＣ基板は、平坦ではなく、平板状の第１の積層体１の表面の一部の領域上に、さらに小面積の第２の積層体３が積み重ねられた構造とされる。第２の積層体３は、従来のモジュール構造においてチップ部品を実装していた空間に設けられ、且つこの空間に実装されていたチップ部品に対応する素子を内部に立体的に多数作り込むことができる。このため、本発明を適用した多層セラミック基板においては、第１の積層体１の面積を大型化することや、セラミック基板数を増やして第１の積層体１を厚膜化することなく、外付け部品の部品点数を従来に比べて大幅に削減することができる。
【００１７】
また、第２の積層体３の高さは、隣接する領域に配置されるＩＣチップ２の高さ以下とされ、特に、第２の積層体３の高さは、ＩＣチップ２の高さと略等しくされることが好ましい。通常のＩＣチップの高さは、隣接する領域に配置される大容量キャパシタ等のチップ部品に比べて高いため、従来のチップ部品実装領域の上部空間には隙間があいていた。本発明では、ＩＣチップ２の高さと第２の積層体３との高さを略等しくすることにより、従来無駄となっていた空間を有効利用し、モジュール全体の厚みを厚くすることなくより多くの受動素子をＬＴＣＣ基板内部に作り込むことができる。また、ＩＣチップ２の高さと第２の積層体３との高さを略等しくして、従来無駄となっていた空間を有効利用することにより、多くの受動素子を第２の積層体３内層に作り込めるので、第１の積層体１（多層セラミック基板全体）の面積を小型化することも可能である。
【図面の簡単な説明】
【００１８】
【図１】本発明を適用した多層セラミック基板を有する高周波モジュールの一例を示す概略斜視図である。
【図２】従来の多層セラミック基板を有する高周波モジュールの一例を示す概略斜視図である。
【符号の説明】
【００１９】
１  第１の積層体
２  ＩＣチップ
３  第２の積層体
【図１】
2006032469.tif 000003
【図２】
2006032469.tif 000004