(57)【要約】      （修正有）【課題】  複数のチップを積層した半導体装置の製造方法において、積層工程でチップ間のバンプに印加される応力を低減する半導体装置の製造方法を提供する。【解決手段】  ウェハ２０の回路形成領域１４と同一の平面寸法Ｄ２を有するチップ８を該回路形成領域１４に積層する。その後、該回路形成領域１４の周囲領域２上に第１のアンダーフィル４を供給し、毛細管現象で、回路形成領域１４とチップ８との間隙に該アンダーフィル４を注入する。その後、該アンダーフィル４を硬化する。更に、ウェハ２０をダイシングして、回路形成領域１４を含むチップ１と、チップ８と、該アンダーフィルとを含むチップブロック１００を形成する。よって、このチップブロック１００が、後の積層工程における積層の対象となっても、硬化された該アンダーフィル４がチップ１とチップ８との間隙に介在しているので、チップ１とチップ８との間のバンプ３に印加される応力が低減される。【選択図】      図２
2006278817.tif 000002
【特許請求の範囲】
【請求項１】
第１の回路形成領域と、前記第１の回路形成領域の周囲を囲むよう延在する第１の周囲領域と、を含むウェハを用意する工程と、
前記第１の回路形成領域と実質同一の平面寸法を有する第１のチップを、前記第１の回路形成領域に積層する工程と、
前記第１の周囲領域上から、前記第１の回路形成領域と前記第１のチップとの第１の間隙に、第１のアンダーフィルを注入する工程と、
を含む積層構造体の形成方法。
【請求項２】
前記第１のアンダーフィルを注入する工程は、
前記第１の周囲領域上に第１のアンダーフィルを供給することで、毛細管現象を引き起こし、前記第１の間隙に、前記第１のアンダーフィルを注入する工程からなることを特徴とする請求項１に記載の積層構造体の形成方法。
【請求項３】
前記第１のチップを積層する工程の後であって、且つ、前記第１のアンダーフィルを注入する工程の前に、前記第１の回路形成領域と実質同一の平面寸法を有する第２のチップを、前記第１のチップの上に積層する工程を更に含むことを特徴とする請求項１又は２に記載の積層構造体の形成方法。
【請求項４】
前記第１のアンダーフィルを注入する工程は、
前記第１の周囲領域上から、前記第１の回路形成領域と前記第１のチップとの第１の間隙と、前記第１のチップと前記第２のチップとの第２の間隙とに、前記第１のアンダーフィルを注入する工程であることを特徴とする請求項３に記載の積層構造体の形成方法。
【請求項５】
前記第１のアンダーフィルを硬化する工程を更に含むことを特徴とする請求項１乃至４のいずれかに記載の積層構造体の形成方法。
【請求項６】
前記第１のアンダーフィルを硬化する工程の後に、前記ウェハをダイシングして、前記第１の回路形成領域を含む第３のチップと、前記第１のチップと、前記第１のアンダーフィルと、を含む第１のチップブロックを形成する工程を更に含むことを特徴とする請求項５に記載の積層構造体の形成方法。
【請求項７】
前記ウェハをダイシングする工程の後に、第４及び第５のチップを含む第２のチップブロックを前記第１のチップブロックに積層する工程を更に含むことを特徴とする請求項５に記載の積層構造体の形成方法。
【請求項８】
前記第２のチップブロックを前記第１のチップブロックに積層する工程は、前記第１のアンダーフィルよりフィラーの含有量が多い第２のアンダーフィルを介して前記第２のチップブロックを前記第１のチップブロックに積層する工程であることを特徴とする請求項７に記載の積層構造体の形成方法。
【請求項９】
前記第１のチップを積層する工程は、前記第１の回路形成領域の第１の回路形成面と、前記第１のチップの第２の回路形成面とが互いに向き合うように積層する工程であることを特徴とする請求項１乃至８のいずれかに記載の積層構造体の形成方法。
【請求項１０】
第１の回路形成領域と、前記第１の回路形成領域の周囲を囲むよう延在する第１の周囲領域と、を含むウェハを用意する工程と、
前記第１の回路形成領域と実質同一の平面寸法を有する第１のチップを、前記第１の回路形成領域に積層する工程と、
前記第１の周囲領域上から、前記第１の回路形成領域と前記第１のチップとの第１の間隙に、第１のアンダーフィルを注入する工程と、
前記第１のアンダーフィルを硬化する工程と、
前記ウェハをダイシングして、前記第１の回路形成領域を含む第２のチップと、前記第１のチップと、前記第１のアンダーフィルと、を含む第１のチップブロックからなる積層構造体を形成する工程と、
前記積層構造体を基板に積層する工程と、
を含む半導体装置の製造方法。
【請求項１１】
前記第１のアンダーフィルを注入する工程は、
前記第１の周囲領域上に第１のアンダーフィルを供給することで、毛細管現象を引き起こし、前記第１の間隙に、前記第１のアンダーフィルを注入する工程からなることを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
複数の回路形成領域と、前記複数の回路形成領域の周囲を囲むよう延在する第１の周囲領域と、を含むウェハを用意する工程と、
前記複数の回路形成領域の各々と実質同一の平面寸法を有する複数の第１のチップを、前記複数の回路形成領域にそれぞれ積層する工程と、
前記第１の周囲領域上から、前記第１の回路形成領域と前記第１のチップとの第１の間隙に、第１のアンダーフィルを注入する工程と、
前記第１のアンダーフィルを硬化する工程と、
前記ウェハをダイシングして、前記複数の回路形成領域をそれぞれ含む複数の第２のチップと、前記複数の第１のチップと、前記第１のアンダーフィルと、を含む複数の第１のチップサブブロックを形成する工程と、
前記複数の第１のチップサブブロック同士を互いに積層して、前記複数の第１のチップサブブロックからなる積層構造体を形成する工程と、
を含む積層構造体の形成方法。
【請求項１３】
前記第１のアンダーフィルを注入する工程は、
前記第１の周囲領域上に第１のアンダーフィルを供給することで、毛細管現象を引き起こし、前記第１の間隙に、前記第１のアンダーフィルを注入する工程からなることを特徴とする請求項１２に記載の積層構造体の形成方法。
【請求項１４】
前記複数の第１のチップを積層する工程の後であって、且つ、前記第１のアンダーフィルを供給する工程の前に、前記複数の回路形成領域の各々と実質同一の平面寸法を有する複数の第２のチップを、前記複数の第１のチップにそれぞれ積層する工程を更に含むことを特徴とする請求項１２又は１３に記載の積層構造体の形成方法。
【請求項１５】
前記第１のアンダーフィルを注入する工程は、
前記第１の周囲領域上から、前記複数の回路形成領域の各々と前記複数の第１のチップの各々との第１の間隙と、前記複数の回路形成領域の各々と前記複数の第２のチップの各々との第２の間隙とに、前記第１のアンダーフィルを注入する工程であることを特徴とする請求項１４に記載の積層構造体の形成方法。
【請求項１６】
前記複数の第１のチップサブブロック同士を互いに積層する工程は、前記第１のアンダーフィルよりフィラーの含有量が多い第２のアンダーフィルを介して前記複数の第１のチップサブブロック同士を互いに積層する工程であることを特徴とする請求項１２乃至１５のいずれかに記載の積層構造体の形成方法。
【請求項１７】
前記複数の第１のチップを積層する工程は、前記複数の回路形成領域の各々の第１の回路形成面と、前記複数の第１のチップの各々の第２の回路形成面とが互いに向き合うように積層する工程であることを特徴とする請求項１２乃至１６のいずれかに記載の積層構造体の形成方法。
【請求項１８】
複数の回路形成領域と、前記複数の回路形成領域の周囲を囲むよう延在する第１の周囲領域と、を含むウェハを用意する工程と、
前記複数の回路形成領域の各々と実質同一の平面寸法を有する複数の第１のチップを、前記複数の回路形成領域にそれぞれ積層する工程と、
前記第１の周囲領域上から、前記第１の回路形成領域と前記第１のチップとの第１の間隙に、第１のアンダーフィルを注入する工程と、
前記第１のアンダーフィルを硬化する工程と、
前記ウェハをダイシングして、前記複数の回路形成領域をそれぞれ含む複数の第２のチップと、前記複数の第１のチップと、前記第１のアンダーフィルと、を含む第１のチップサブブロックを形成する工程と、
を含む半導体装置の製造方法。
【請求項１９】
前記第１のアンダーフィルを注入する工程は、
前記第１の周囲領域上に第１のアンダーフィルを供給することで、毛細管現象を引き起こし、前記第１の間隙に、前記第１のアンダーフィルを注入する工程からなることを特徴とする請求項１８に記載の半導体装置の製造方法。
【請求項２０】
第１の平面寸法を有すると共に周囲領域を含む第１のチップと、前記第１の平面寸法より小さい第２の平面寸法を有する第２のチップとを積層し、第１のチップブロックを形成する工程と、
前記周囲領域上から、前記第１のチップと前記第２のチップとの第１の間隙に、第１のアンダーフィルを注入する工程と、
を含む積層構造体の形成方法。
【請求項２１】
前記第１のアンダーフィルを注入する工程は、
前記周囲領域上に第１のアンダーフィルを供給することで、毛細管現象を引き起こし、前記第１の間隙に、前記第１のアンダーフィルを注入する工程からなることを特徴とする請求項２０に記載の積層構造体の形成方法。
【請求項２２】
前記第１のアンダーフィルを硬化する工程を更に含むことを特徴とする請求項２０又は２１に記載の積層構造体の形成方法。
【請求項２３】
前記第１のアンダーフィルを硬化する工程の後、第３のチップを前記第１のチップブロックに積層する工程を更に含むことを特徴とする請求項２２に記載の積層構造体の形成方法。
【請求項２４】
前記第１のアンダーフィルを硬化する工程の後、第４及び第５のチップを含む第２のチップブロックを前記第１のチップブロックに積層する工程を更に含むことを特徴とする請求項２２に記載の積層構造体の形成方法。
【請求項２５】
前記第２のチップブロックを前記第１のチップブロックに積層する工程は、前記第１のアンダーフィルよりフィラーの含有量が多い第２のアンダーフィルを介して前記第２のチップブロックを前記第１のチップブロックに積層する工程であることを特徴とする請求項２４に記載の積層構造体の形成方法。
【請求項２６】
前記第１のチップブロックを形成する工程の後、前記第１の平面寸法より小さい第３の平面寸法を有する第３のチップを、前記第２のチップに積層する工程を更に含み、
前記第１のアンダーフィルを注入する工程は、前記第２のチップと前記第３のチップとの第２の間隙と、前記第１の間隙とに、前記第１のアンダーフィルを同時に注入する工程であることを特徴とする請求項２０又は２１に記載の積層構造体の形成方法。
【請求項２７】
前記第３の平面寸法は、前記第２の平面寸法と実質同一であることを特徴とする請求項２６に記載の積層構造体の形成方法。
【請求項２８】
前記第１のチップと前記第２のチップとを積層する工程は、前記第１のチップの第１の回路形成面と、前記第２のチップの第２の回路形成面とが互いに向き合うように積層する工程であることを特徴とする請求項２０乃至２７のいずれかに記載の積層構造体の形成方法。
【請求項２９】
前記第１乃至第３のチップの各々は、複数の貫通電極と、前記複数の貫通電極に接続された複数のバンプとを有することを特徴とする請求項２０乃至２８のいずれかに記載の積層構造体の形成方法。
【請求項３０】
第１の平面寸法を有すると共に周囲領域を含む第１のチップと、前記第１の平面寸法より小さい第２の平面寸法を有する第２のチップとを積層し、第１のチップブロックを形成する工程と、
前記周囲領域上から、前記第１のチップと前記第２のチップとの第１の間隙に、第１のアンダーフィルを注入する工程と、
前記第１のアンダーフィルを硬化して、前記第１のチップブロックからなる積層構造体を形成する工程と、
前記積層構造体を基板に積層する工程と、
を含む半導体装置の製造方法。
【請求項３１】
前記第１のアンダーフィルを注入する工程は、
前記周囲領域上に第１のアンダーフィルを供給することで、毛細管現象を引き起こし、前記第１の間隙に、前記第１のアンダーフィルを注入する工程からなることを特徴とする請求項３０に記載の半導体装置の製造方法。
【請求項３２】
第１の領域と、前記第１の領域の周囲を囲むよう延在する第２の領域と、を含む実質的に平坦な第１の面を有する第１の固体を用意する工程と、
前記第１の領域と実質同一の平面寸法を有する第１のチップを、前記第１の領域に積層する工程と、
前記第２の領域上から、前記第１の領域と前記第１のチップとの第１の間隙に、第１のアンダーフィルを注入する工程と、
を含む積層構造体の形成方法。
【請求項３３】
前記第１のアンダーフィルを注入する工程は、
前記第２の領域上に第１のアンダーフィルを供給することで、毛細管現象を引き起こし、前記第１の間隙に、前記第１のアンダーフィルを注入する工程からなることを特徴とする請求項３２に記載の積層構造体の形成方法。
【請求項３４】
前記第１の固体は、ウェハからなることを特徴とする請求項３２又は３３に記載の積層構造体の形成方法。
【請求項３５】
前記第１の固体は、第２のチップからなることを特徴とする請求項３２又は３３に記載の積層構造体の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層構造体の形成方法及びその方法を使用した半導体装置の製造方法に関し、特に、貫通電極を有する複数のチップを積層する方法、及び該積層方法を使用した半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来の半導体チップの積層方法の一例が、特許文献１に開示されている。この従来の積層方法は、ハンダを有する複数の半導体チップを順次積層して実装する半導体チップの積層実装方法である。具体的には、相対向する半導体チップのハンダを活性化させ、この相対向する半導体チップを位置合わせし、ハンダ接合層を形成することなく、加圧により相対向する半導体チップを積層接合し、すべての半導体チップの積層接合が完了した後に、半導体チップ群を一括して加熱してハンダ接合層を形成することで、チップの接合部が受ける加熱工程の回数を減少させることを目的とするものであるが、加圧工程の回数の減少を目的とするものではない。また、複数の半導体チップの全てを順次積層して、積層構造体からなる半導体チップブロックを形成する。その後、この半導体チップブロックを支持基板上に搭載する。その後、半導体チップブロックを樹脂封止する。よって、積層工程において貫通電極及びバンプに印加される応力のトータル量は、減少されない。
【０００３】
従来の半導体チップの積層方法の他の例が、特許文献２に開示されている。この従来の積層方法は、貫通電極を有する複数の半導体チップを順次積層して実装する半導体チップの積層実装方法である。具体的には、貫通電極がチップ面に対して傾けて配置されているため、複数のチップを積層した場合、応力分散効果により貫通電極の垂直方向の力に対する耐性が増加する。しかし、複数の半導体チップの全てを順次積層して、積層構造体からなる半導体チップブロックを形成する。その後、この半導体チップブロックを支持基板上に搭載する。その後、半導体チップブロックを樹脂封止する。よって、積層工程において貫通電極及びバンプに印加される応力のトータル量は、減少されない。
【特許文献１】特開２００２−１７０９１９号公報（第４頁、第１図）
【特許文献２】特開２００３−３４７５０２号公報（段落番号００２９、第３図、第４図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、前述した特許文献１及び特許文献２に開示の従来の製造方法は以下説明する問題点があった。
【０００５】
複数の半導体チップの全てを順次積層して、積層構造体からなる半導体チップブロックを形成する。その後、この半導体チップブロックを支持基板上に搭載する。その後、半導体チップブロックを樹脂封止する。よって、積層工程において貫通電極及びバンプに印加される応力のトータル量は、減少されない。
【０００６】
従って、本発明の目的は、前述の問題点のないチップの積層方法を提供することである。
【０００７】
更に、本発明の目的は、前述の問題点のないチップの積層方法を使用した半導体装置の製造方法を提供することである。
【０００８】
更に、本発明の目的は、積層工程において貫通電極及びバンプに印加される応力のトータル量を減少することが可能なチップの積層方法を提供することである。
【０００９】
更に、本発明の目的は、積層工程において貫通電極及びバンプに印加される応力のトータル量を減少することが可能なチップの積層方法を使用した半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明は、第１の回路形成領域と、前記第１の回路形成領域の周囲を囲むよう延在する第１の周囲領域と、を含むウェハを用意する工程と、前記第１の回路形成領域と実質同一の平面寸法を有する第１のチップを、前記第１の回路形成領域に積層する工程と、前記第１の周囲領域上から、前記第１の回路形成領域と前記第１のチップとの第１の間隙に、第１のアンダーフィルを注入する工程と、を含む積層構造体の形成方法を提供する。
【００１１】
尚、本願において、「実質同一の平面寸法」とは、前述の周囲領域が残る程度の平面寸法上の誤差範囲を意味するものである。
【発明の効果】
【００１２】
本発明によれば、ウェハの第１の回路形成領域と実質同一の平面寸法を有する第１のチップを、該第１の回路形成領域に積層する。その後、該第１の回路形成領域の周囲を囲むよう延在する第１の周囲領域上に第１のアンダーフィルを供給することで、毛細管現象を引き起こし、前述の第１の回路形成領域と前述の第１のチップとの第１の間隙に、前述の第１のアンダーフィルを注入する。その後、第１のアンダーフィルを硬化する。更に、前述のウェハをダイシングして、前述の第１の回路形成領域を含む第２のチップと、前述の第１のチップと、前述の第１のアンダーフィルと、を含む第１のチップブロックを形成する。よって、この第１のチップブロックが、後の積層工程における積層の対象となっても、硬化された第１のアンダーフィルが、前述の第１のチップと前述の第２のチップとの第１の間隙に介在しているので、前述の第１のチップと前述の第２のチップとの間のバンプに印加される応力が低減或いは緩和される。よって、該バンプに、クラック等の不良が発生するのを抑制することが可能となる。
【発明を実施するための最良の形態】
【００１３】
（１）第１の実施形態
第１実施形態は、異なる寸法の複数のチップを積層した積層構造体の製造方法を提供するものである。寸法の異なる２つのタイプのチップをそれぞれ３つ使用し、トータルで６段の積層構造体を形成する。更に、２つのタイプのチップは、各々、対応する位置に貫通電極を有する。
【００１４】
（積層工程）
図１乃至図６は、本発明の第１の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【００１５】
図１に示すように、複数の回路形成領域１４の２次元配列と、該複数の回路形成領域１４の周囲を囲む周囲領域２とを含むウエハ２０を用意する。複数の回路形成領域１４の各々は、概矩形平面形状を有する３次元領域である。前述の２次元配列は、２次元マトリックス配列である。周囲領域２は、２次元マトリックス配列された複数の回路形成領域１４の各々の周囲を囲むよう平面でみて格子形状に延在する３次元領域である。複数の回路形成領域１４の各々は、第２の水平方向寸法Ｄ２を有する。周囲領域２は、概一定の幅Ｄ３を有する。周囲領域２の幅Ｄ３は、好ましくは、０．１ｍｍ以上である。典型的には、周囲領域２には、回路が形成されない。複数の回路形成領域１４の各々は、更に、複数の貫通電極５と、複数のバンプ３とを有する。該複数のバンプ３は、第１の面側の複数の貫通電極５の表面上に設けられる。
【００１６】
前述の第２の水平方向寸法Ｄ２を有する第２タイプのチップ８を複数用意する。複数の第２タイプのチップ８の各々は、ウエハ２０の複数の回路形成領域１４の各々と同一の寸法を有する。複数の第２タイプのチップ８の各々は、更に、複数の貫通電極５と、複数のバンプ３とを有する。第２タイプのチップ８の複数の貫通電極５と、前述のウエハ２０の複数の貫通電極５とは、水平方向において、互いに対応する位置に設けられる。第２タイプのチップ８の各々は、回路形成領域１４を有するが、周囲領域を有していない。これらウエハ２０と、複数の第２タイプのチップ８とを基本要素として、以下積層工程を行う。
【００１７】
図１に示すように、ウエハ２０の２次元マトリックス配列された複数の回路形成領域１４に、複数の第２タイプのチップ８を積層する。前述したように、第２タイプのチップ８の複数の貫通電極５と、前述のウエハ２０の複数の貫通電極５とは、水平方向において、互いに対応する位置に設けられるので、ウエハ２０の複数の貫通電極５と、第２タイプのチップ８の複数の貫通電極５とは、バンプ３を介して互いに電気的に接続される。水平方向でみて、ウエハ２０の回路形成領域１４と、第２タイプのチップ８とは、完全にオーバーラップする。一方、水平方向でみて、ウエハ２０の周囲領域２は、第２タイプのチップ８より外側に延在する。
【００１８】
図２に示すように、ウエハ２０の周囲領域２に第１タイプのアンダーフィル４を供給する。ここで、供給した第１タイプのアンダーフィル４が、第２タイプのチップ８の側面に接触するようにする。第１タイプのアンダーフィル４は、粘性が低く、液体としての性質を発揮する絶縁性樹脂で構成する。液体としての性質を有する第１タイプのアンダーフィル４は、所謂「毛細管現象（Spontaneous Capillary Flow Phenomena）」により、ウエハ２０の回路形成領域１４と第２タイプのチップ８との間隙を、第２タイプのチップ８の中心まで、侵入する。結果、ウエハ２０の回路形成領域１４と第２タイプのチップ８との間隙は、液体としての性質を有する第１タイプのアンダーフィル４により完全に充填される。
【００１９】
その後、ウエハ２０の回路形成領域１４と第２タイプのチップ８との間隙に注入された第１タイプのアンダーフィル４を硬化する。第１タイプのアンダーフィル４を熱硬化性樹脂で構成した場合、熱硬化性の第１タイプのアンダーフィル４に熱を加えることで、熱硬化することが可能となる。熱硬化性樹脂の典型例として、熱硬化性エポキシ樹脂を挙げることができる。一般には、封止の高い信頼性を確保するには、高いフィラーの含有率が好ましい。しかし、第１タイプのアンダーフィル４は、「毛細管現象」により、ウエハ２０の回路形成領域１４と第２タイプのチップ８との間隙に侵入させるため、低い粘性を有することが要求される。よって、第１タイプのアンダーフィル４は、通常の封止樹脂に比べて低いフィラーの含有率を有する。
【００２０】
前述したように、周囲領域２の幅Ｄ３が、０．１ｍｍ以上あれば、第１タイプのアンダーフィル４は、ニードルディスペンサを使用して、周囲領域２上に供給することができる。周囲領域２上に供給された第１タイプのアンダーフィル４が、「毛細管現象」により、ウエハ２０の回路形成領域１４と第２タイプのチップ８との間隙に侵入することを可能にするには、ウエハ２０の回路形成領域１４と第２タイプのチップ８との間隙は、１０μｍ以上にするのが好ましい。
【００２１】
図３に示すように、ウエハ２０の周囲領域２の中心線に沿って、ウエハ２０をダイシングにより複数の第１タイプのチップ１にすることで、複数の２チップサブブロック１００を形成する。ここで、複数の２チップサブブロック１００の各々は、第１タイプのチップ１と、第２タイプのチップ８と、第１タイプのチップ１の回路形成領域１４と第２タイプのチップ８との間隙に介在する硬化された第１タイプのアンダーフィル４とからなる。複数の第１タイプのチップ１の各々は、第１の水平方向寸法Ｄ１を有する。複数の第１タイプのチップ１の各々は、回路形成領域１４と、該回路形成領域１４の外側に残存する周囲領域２とからなる。以下３つの２チップサブブロック１００を使用して、積層工程を行う。
【００２２】
図４に示すように、第１の２チップサブブロック１００―１の上面に第２タイプのアンダーフィル６を塗布し、第１の２チップサブブロック１００―１上に第２の２チップサブブロック１００―２を積層して、４チップサブブロック１１０を１つ形成する。ここで、第１の２チップサブブロック１００―１の第２タイプのチップ８と、第２の２チップサブブロック１００―２の第１タイプのチップ１とが、バンプ３と第２タイプのアンダーフィル６とを介して積層される。第２タイプのアンダーフィル６は、第１タイプのアンダーフィル４と比べて、粘性が高く且つ接着力が高い樹脂で構成する。
【００２３】
第１の２チップサブブロック１００―１を構成する第１タイプのチップ１と第２タイプのチップ８との間には、硬化された第１タイプのアンダーフィル４が存在する。第１の２チップサブブロック１００―１と、第２の２チップサブブロック１００―２との積層工程において、硬化された第１タイプのアンダーフィル４が、第１タイプのチップ１と第２タイプのチップ８との間のバンプ３へ印加される応力を低減する。結果、第１の２チップサブブロック１００―１を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３に、クラック等の不良が発生するのを抑制することが可能となる。
【００２４】
同様に、第２の２チップサブブロック１００―２を構成する第１タイプのチップ１と第２タイプのチップ８との間には、硬化された第１タイプのアンダーフィル４が存在する。第１の２チップサブブロック１００―１と、第２の２チップサブブロック１００―２との積層工程において、硬化された第１タイプのアンダーフィル４が、第１タイプのチップ１と第２タイプのチップ８との間のバンプ３へ印加される応力を低減する。結果、第２の２チップサブブロック１００―２を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３に、クラック等の不良が発生するのを抑制することが可能となる。
【００２５】
第１の２チップサブブロック１００―１と、第２の２チップサブブロック１００―２との積層により、４チップサブブロック１１０を形成した後、第１の２チップサブブロック１００―１と、第２の２チップサブブロック１００―２との間の第２タイプのアンダーフィル６を硬化する。この硬化は、熱硬化であってもよい。
【００２６】
図５に示すように、前述の４チップサブブロック１１０の上面に前述の第２タイプのアンダーフィル６を塗布し、４チップサブブロック１１０上に第３の２チップサブブロック１００―３を積層して、６チップブロック１２０からなる積層構造体を形成する。ここで、４チップサブブロック１１０の第２タイプのチップ８と、第３の２チップサブブロック１００―３の第１タイプのチップ１とが、バンプ３と前述した第２タイプのアンダーフィル６とを介して積層される。
【００２７】
第３の２チップサブブロック１００―３を構成する第１タイプのチップ１と第２タイプのチップ８との間には、既に硬化された第１タイプのアンダーフィル４が存在する。第３の２チップサブブロック１００―３と、４チップサブブロック１１０との積層工程において、硬化された第１タイプのアンダーフィル４が、第３の２チップサブブロック１００―３を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３へ印加される応力を低減する。結果、第３の２チップサブブロック１００―３を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３に、クラック等の不良が発生するのを抑制することが可能となる。
【００２８】
同様に、４チップサブブロック１１０を構成する第１タイプのチップ１と第２タイプのチップ８との間には、既に硬化された第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６が存在する。第３の２チップサブブロック１００―３と、４チップサブブロック１１０との積層工程において、硬化された第１タイプのアンダーフィル４及び硬化された第２タイプのアンダーフィル６が、４チップサブブロック１１０を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３へ印加される応力を低減する。結果、４チップサブブロック１１０を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３に、クラック等の不良が発生するのを抑制することが可能となる。
【００２９】
その後、４チップサブブロック１１０と第３の２チップサブブロック１００―３との間の第２タイプのアンダーフィル６を硬化する。この硬化は、熱硬化であってもよい。
【００３０】
図６に示すように、６チップブロック１２０の最上段の第２タイプのチップ８の上面に、前述の第２タイプのアンダーフィル６を塗布し、６チップブロック１２０の最上段の第２タイプのチップ８を下に向け、該第２タイプのチップ８がインターポーザ７に面するようにして、６チップブロック１２０からなる積層構造体をインターポーザ７上に積層する。ここで、インターポーザ７は、複数の貫通電極１３を有する。インターポーザ７の複数の貫通電極１３の配置のピッチは、積層構造体の貫通電極５の配置のピッチより広い。
【００３１】
６チップブロック１２０を構成する第１タイプのチップ１と第２タイプのチップ８との間には、既に硬化された第１タイプのアンダーフィル４、或いは、既に硬化された第２タイプのアンダーフィル６が存在する。６チップブロック１２０からなる積層構造体をインターポーザ７上に積層する工程において、硬化された第１タイプのアンダーフィル４及び硬化された第２タイプのアンダーフィル６が、６チップブロック１２０を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３へ印加される応力を低減する。結果、６チップブロック１２０を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３に、クラック等の不良が発生するのを抑制することが可能となる。
【００３２】
その後、封止樹脂１０で、インターポーザ７上に積層された６チップブロック１２０からなる積層構造体を封止する。ここで、封止樹脂１０は、高い信頼性を確保するため、前述の第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６と比較して、フィラーの含有量が多い。封止樹脂１０として、前述の第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６と比較して、フィラーの含有量が多い熱可塑性のエポキシ樹脂を用いることが可能である。最後に、インターポーザ７の下面に、貫通電極１３に電気的に接続される外部端子９を接続することで半導体装置を製造する。
【００３３】
前述の貫通電極は、例えば、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｗ、ＳｎＡｇ、Ｐｏｌｙ−Ｓｉ等の各種導電体で構成することができる。前述のバンプ３は、例えば、Ｓｎ／Ｐｎ、Ａｕ、Ｃｕ、Ｃｕ＋ＳｎＡｇ等の各種導電体で構成することができる。前述のバンプ３は、第１及び第２タイプのチップ１、８の第２の面側であって、前述の複数の貫通電極５の表面上に設けてもよい。前述のインターポーザ７は、例えば、ガラスエポキシ樹脂、ポリイミド樹脂、シリコーン樹脂で構成することが可能である。
【００３４】
（効果）
本発明の第１の実施形態は、複数チップからなる積層構造体をインターポーザ７からなる支持基板上に積層した後に、樹脂封止する従来方法と異なる。即ち、本発明の第１の実施形態によれば、ウエハの２次元マトリックス配列された複数の回路形成領域上に、この回路形成領域と同じ寸法の複数の第２タイプのチップを積層する。その後、ウエハの周囲領域上に、粘性が低く液体としての性質を有する第１タイプのアンダーフィルを、第２タイプのチップの側面に接触するように供給する。結果、第１タイプのアンダーフィルが、「毛細管現象」により、ウエハの回路形成領域と第２タイプのチップとの間隙を、第２タイプのチップの中心まで、侵入し、該間隙は、第１タイプのアンダーフィルにより完全に充填される。その後、この注入された第１タイプのアンダーフィルを硬化する。その後、ウエハをダイシングすることにより、各々が回路形成領域とその周りに残存する周囲領域とからなる複数の２チップサブブロックを形成する。即ち、全ての完成された２チップサブブロックは、第１タイプのチップと、第２タイプのチップと、該両チップ間の間隙に介在する硬化された第１タイプのアンダーフィルとから構成される。
【００３５】
そして、更に、第２タイプのアンダーフィルを介在させ、これら２チップサブブロック同士を積層して、６チップブロックからなる積層構造体を形成する。その後、６チップブロックからなる積層構造体を、第２タイプのアンダーフィルを介在させ、インターポーザ上に積層する。
【００３６】
従って、第１の効果として、チップサブブロック同士の積層工程、並びに、チップブロックからなる積層構造体を支持基板としてのインターポーザ上に積層する工程において、第１タイプのチップと第２タイプのチップとの間隙には、既に硬化された第１タイプのアンダーフィルか、第２タイプのアンダーフィルが、必ず、介在するので、第１タイプのチップと第２タイプのチップとの間のバンプに印加される応力が低減或いは緩和される。よって、該バンプ３に、クラック等の不良が発生するのを抑制することが可能となる。
【００３７】
（積層段数の変更）
前述の例では、６チップブロックからなる積層構造体を形成した後、当該積層構造体を支持基板に搭載したが、本発明は、必ずしもこの例に限るものではない。積層工程における加重や加熱が印加される回数が全ての段のチップで完全に均一とするため、第１タイプのチップ１と第２タイプのチップ８と、該両チップ間に介在する第１タイプのアンダーフィル４とからなる２チップサブブロックを４つ形成し、第２タイプのアンダーフィル６を介して該２チップサブブロック同士を更に積層して、４チップサブブロックを２つ形成し、更に、第２タイプのアンダーフィル６を介して４チップサブブロック同士を積層して、８チップブロックからなる積層構造体を形成した後、最後に、第２タイプのアンダーフィル６を介して当該積層構造体を支持基板に搭載してもよい。
【００３８】
（積層工程の変更）
更に、ウエハ２０の回路形成領域１４の回路形成面と第２タイプのチップ８の回路形成面とが互いに向き合うように、ウエハ２０と第２タイプのチップ８とを積層し、その後直ちに、ウエハ２０の回路形成領域１４と第２タイプのチップ８との間隙を、前述の方法で第１タイプのアンダーフィル４により充填する。そうすることで、その後の工程において、常に、回路形成領域１４の回路形成面と第２タイプのチップ８の回路形成面とが、第１タイプのアンダーフィル４により保護された状態となるので好ましい。
【００３９】
（２）第２の実施形態
第２実施形態は、異なる寸法の複数のチップを積層した積層構造体の製造方法を提供するものである。寸法の異なる２つのタイプのチップをそれぞれ３つ使用し、トータルで６段の積層構造体を形成する。更に、２つのタイプのチップは、各々、対応する位置に貫通電極を有する。
【００４０】
（積層工程）
図７乃至図１０は、本発明の第２の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【００４１】
図７に示すように、第１の水平方向寸法Ｄ１を有する第１タイプのチップ１を３つ用意する。更に、第１の水平方向寸法Ｄ１より小さい第２の水平方向寸法Ｄ２を有する第２タイプのチップ８を３つ用意する。  本願において、用語「水平方向」とは、チップの面に対し平行な方向を意味する。用語「チップの水平方向寸法」とは、チップの水平方向における２次元寸法を意味する。第１タイプのチップ１の各々は、複数の貫通電極５を有する。更に、第１タイプのチップ１の各々は、複数のバンプ３を有する。該複数のバンプ３は、第１タイプのチップ１の第１の面側であって、前述の複数の貫通電極５の表面上に設けられる。第１タイプのチップ１は、更に、回路形成領域１４と、該回路形成領域１４の周囲に延在する周囲領域２とから構成される。該回路形成領域１４は、前述の第２の水平方向寸法Ｄ２を有する。即ち、該回路形成領域１４は、前述の第２タイプのチップ８と同一の水平方向寸法を有する。一方、周囲領域２は、第１の水平方向寸法Ｄ１と第２の水平方向寸法Ｄ２との差の半分に相当する幅を有する。周囲領域２の幅は、好ましくは、０．１ｍｍ以上である。典型的には、周囲領域２には、回路が形成されない。しかし、必ずしもこの構成に限定するものではなく、周囲領域２に回路が形成されてもよい。
【００４２】
第２タイプのチップ８の各々は、複数の貫通電極５を有する。第２タイプのチップ８の複数の貫通電極５と、前述の第１タイプのチップ１の複数の貫通電極５とは、水平方向において、互いに対応する位置に設けられる。更に、第２タイプのチップ８の各々は、複数のバンプ３を有する。該複数のバンプ３は、第２タイプのチップ８の第１の面側であって、前述の複数の貫通電極５の表面上に設けられる。第２タイプのチップ８の各々は、回路形成領域１４を有するが、周囲領域を有していない。これら３つの第１タイプのチップ１と、３つの第２タイプのチップ８とを基本要素として、以下積層工程を行う。
【００４３】
図７に示すように、３つの第１タイプのチップ１と、３つの第２タイプのチップ８とをそれぞれ積層し、３つの２チップサブブロック１００―１、１００−２、１００−３を形成する。３つの２チップサブブロック１００―１、１００−２、１００−３の各々は、１つの第１タイプのチップ１と、１つの第２タイプのチップ８との積層体からなる。更に、前述したように、第２タイプのチップ８の複数の貫通電極５と、前述の第１タイプのチップ１の複数の貫通電極５とは、水平方向において、互いに対応する位置に設けられるので、第１タイプのチップ１の複数の貫通電極５と、第２タイプのチップ８の複数の貫通電極５とは、バンプ３を介して互いに電気的に接続される。水平方向でみて、第１タイプのチップ１の回路形成領域１４と、第２タイプのチップ８とは、完全にオーバーラップする。一方、水平方向でみて、第１タイプのチップ１の周囲領域２は、第２タイプのチップ８より外側に延在する。よって、３つの２チップサブブロック１００―１、１００−２、１００−３の各々は、第１タイプのチップ１の周囲領域２からなるテラス或いはステージを有する。
【００４４】
その後、２チップサブブロック１００の側面から、第１タイプのチップ１と第２タイプのチップ８との間隙に第１タイプのアンダーフィル４を注入し、注入された第１タイプのアンダーフィル４を硬化する。第１タイプのアンダーフィル４を注入する前に、第１タイプのチップ１が第２タイプのチップ８の下になるよう、３つの２チップサブブロック１００―１、１００−２、１００−３の各々を配置する。そして、２チップサブブロック１００―１、１００−２、１００−３の各々において、前述の第１タイプのチップ１の周囲領域２からなるテラス或いはステージ上に、第１タイプのアンダーフィル４を供給する。ここで、供給した第１タイプのアンダーフィル４が、第２タイプのチップ８の側面に接触するようにする。第１タイプのアンダーフィル４は、粘性が低く、液体としての性質を発揮する絶縁性樹脂で構成する。液体としての性質を有する第１タイプのアンダーフィル４は、「毛細管現象」により、第１タイプのチップ１と第２タイプのチップ８との間隙を、２チップサブブロック１００の中心まで、侵入する。結果、第１タイプのチップ１と第２タイプのチップ８との間隙は、液体としての性質を有する第１タイプのアンダーフィル４により完全に充填される。
【００４５】
その後、第１タイプのチップ１と第２タイプのチップ８との間隙に注入された第１タイプのアンダーフィル４を硬化する。即ち、完成された２チップサブブロック１００は、第１タイプのチップ１と、第２タイプのチップ８と、該両チップ１、８の間に介在する硬化された第１タイプのアンダーフィル４とから構成される。
【００４６】
第１タイプのアンダーフィル４を熱硬化性樹脂で構成した場合、熱硬化性の第１タイプのアンダーフィル４に熱を加えることで、熱硬化することが可能となる。熱硬化性樹脂の典型例として、熱硬化性エポキシ樹脂を挙げることができる。一般には、封止の高い信頼性を確保するには、高いフィラーの含有率が好ましい。しかし、第１タイプのアンダーフィル４は、「毛細管現象」により、第１タイプのチップ１と第２タイプのチップ８との間隙に侵入させるため、低い粘性を有することが要求される。よって、第１タイプのアンダーフィル４は、通常の封止樹脂に比べて低いフィラーの含有率を有する。
【００４７】
前述したように、周囲領域２の幅が、０．１ｍｍ以上あれば、第１タイプのアンダーフィル４は、ニードルディスペンサを使用して、周囲領域２上に供給することができる。周囲領域２上に供給された第１タイプのアンダーフィル４が、「毛細管現象」により、第１タイプのチップ１と第２タイプのチップ８との間隙に侵入することを可能にするには、第１タイプのチップ１と第２タイプのチップ８との間隙は、１０μｍ以上にするのが好ましい。
【００４８】
図８に示すように、第１の２チップサブブロック１００―１の上面に第２タイプのアンダーフィル６を塗布し、第１の２チップサブブロック１００―１上に第２の２チップサブブロック１００―２を積層して、４チップサブブロック１１０を１つ形成する。ここで、第１の２チップサブブロック１００―１の第２タイプのチップ８と、第２の２チップサブブロック１００―２の第１タイプのチップ１とが、バンプ３と第２タイプのアンダーフィル６とを介して積層される。第２タイプのアンダーフィル６は、第１タイプのアンダーフィル４と比べて、粘性が高く且つ接着力が高い樹脂で構成する。
【００４９】
第１の２チップサブブロック１００―１を構成する第１タイプのチップ１と第２タイプのチップ８との間には、硬化された第１タイプのアンダーフィル４が存在する。第１の２チップサブブロック１００―１と、第２の２チップサブブロック１００―２との積層工程において、硬化された第１タイプのアンダーフィル４が、第１タイプのチップ１と第２タイプのチップ８との間のバンプ３へ印加される応力を低減する。結果、第１の２チップサブブロック１００―１を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３に、クラック等の不良が発生するのを抑制することが可能となる。
【００５０】
同様に、第２の２チップサブブロック１００―２を構成する第１タイプのチップ１と第２タイプのチップ８との間には、硬化された第１タイプのアンダーフィル４が存在する。第１の２チップサブブロック１００―１と、第２の２チップサブブロック１００―２との積層工程において、硬化された第１タイプのアンダーフィル４が、第１タイプのチップ１と第２タイプのチップ８との間のバンプ３へ印加される応力を低減する。結果、第２の２チップサブブロック１００―２を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３に、クラック等の不良が発生するのを抑制することが可能となる。
【００５１】
第１の２チップサブブロック１００―１と、第２の２チップサブブロック１００―２との積層により、４チップサブブロック１１０を形成した後、第１の２チップサブブロック１００―１と、第２の２チップサブブロック１００―２との間の第２タイプのアンダーフィル６を硬化する。この硬化は、熱硬化であってもよい。
【００５２】
図９に示すように、前述の４チップサブブロック１１０の上面に前述の第２タイプのアンダーフィル６を塗布し、４チップサブブロック１１０上に第３の２チップサブブロック１００―３を積層して、６チップブロック１２０からなる積層構造体を形成する。ここで、４チップサブブロック１１０の第２タイプのチップ８と、第３の２チップサブブロック１００―３の第１タイプのチップ１とが、バンプ３と前述した第２タイプのアンダーフィル６とを介して積層される。
【００５３】
第３の２チップサブブロック１００―３を構成する第１タイプのチップ１と第２タイプのチップ８との間には、既に硬化された第１タイプのアンダーフィル４が存在する。第３の２チップサブブロック１００―３と、４チップサブブロック１１０との積層工程において、硬化された第１タイプのアンダーフィル４が、第３の２チップサブブロック１００―３を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３へ印加される応力を低減する。結果、第３の２チップサブブロック１００―３を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３に、クラック等の不良が発生するのを抑制することが可能となる。
【００５４】
同様に、４チップサブブロック１１０を構成する第１タイプのチップ１と第２タイプのチップ８との間には、既に硬化された第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６が存在する。第３の２チップサブブロック１００―３と、４チップサブブロック１１０との積層工程において、硬化された第１タイプのアンダーフィル４及び硬化された第２タイプのアンダーフィル６が、４チップサブブロック１１０を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３へ印加される応力を低減する。結果、４チップサブブロック１１０を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３に、クラック等の不良が発生するのを抑制することが可能となる。
【００５５】
その後、４チップサブブロック１１０と第３の２チップサブブロック１００―３との間の第２タイプのアンダーフィル６を硬化する。この硬化は、熱硬化であってもよい。
【００５６】
図１０に示すように、６チップブロック１２０の最上段の第２タイプのチップ８の上面に、前述の第２タイプのアンダーフィル６を塗布し、６チップブロック１２０の最上段の第２タイプのチップ８を下に向け、該第２タイプのチップ８がインターポーザ７に面するようにして、６チップブロック１２０からなる積層構造体をインターポーザ７上に積層する。ここで、インターポーザ７は、複数の貫通電極１３を有する。インターポーザ７の複数の貫通電極１３の配置のピッチは、積層構造体の貫通電極５の配置のピッチより広い。
【００５７】
６チップブロック１２０を構成する第１タイプのチップ１と第２タイプのチップ８との間には、既に硬化された第１タイプのアンダーフィル４、或いは、既に硬化された第２タイプのアンダーフィル６が存在する。６チップブロック１２０からなる積層構造体をインターポーザ７上に積層する工程において、硬化された第１タイプのアンダーフィル４及び硬化された第２タイプのアンダーフィル６が、６チップブロック１２０を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３へ印加される応力を低減する。結果、６チップブロック１２０を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３に、クラック等の不良が発生するのを抑制することが可能となる。
【００５８】
その後、封止樹脂１０で、インターポーザ７上に積層された６チップブロック１２０からなる積層構造体を封止する。ここで、封止樹脂１０は、高い信頼性を確保するため、前述の第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６と比較して、フィラーの含有量が多い。封止樹脂１０として、前述の第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６と比較して、フィラーの含有量が多い熱可塑性のエポキシ樹脂を用いることが可能である。最後に、インターポーザ７の下面に、貫通電極１３に電気的に接続される外部端子９を接続することで半導体装置を製造する。
【００５９】
前述の貫通電極は、例えば、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｗ、ＳｎＡｇ、Ｐｏｌｙ−Ｓｉ等の各種導電体で構成することができる。前述のバンプ３は、例えば、Ｓｎ／Ｐｎ、Ａｕ、Ｃｕ、Ｃｕ＋ＳｎＡｇ等の各種導電体で構成することができる。前述のバンプ３は、第１及び第２タイプのチップ１、８の第２の面側であって、前述の複数の貫通電極５の表面上に設けてもよい。前述のインターポーザ７は、例えば、ガラスエポキシ樹脂、ポリイミド樹脂、シリコーン樹脂で構成することが可能である。
【００６０】
（効果）
本発明の第２の実施形態は、複数チップからなる積層構造体をインターポーザ７からなる支持基板上に積層した後に、樹脂封止する従来方法と異なる。即ち、本発明の第２の実施形態によれば、寸法の異なる２タイプのチップを積層し、複数の２チップサブブロックを形成した後であって、他の工程の前に、複数の２チップサブブロックの各々において、前述の第１タイプのチップの周囲領域からなるテラス或いはステージ上に、粘性が低く液体としての性質を有する第１タイプのアンダーフィルを、２チップサブブロックの側面に接触するように供給する。結果、第１タイプのアンダーフィルが、「毛細管現象」により、第１タイプのチップと第２タイプのチップとの間隙を、２チップサブブロックの中心まで、侵入し、該間隙は、第１タイプのアンダーフィルにより完全に充填される。その後、この注入された第１タイプのアンダーフィルを硬化する。
【００６１】
即ち、全ての完成された２チップサブブロックは、第１タイプのチップと、第２タイプのチップと、該両チップ間の間隙に介在する硬化された第１タイプのアンダーフィルとから構成される。そして、更に、第２タイプのアンダーフィルを介在させ、これら２チップサブブロック同士を積層して、６チップブロックからなる積層構造体を形成する。その後、６チップブロックからなる積層構造体を、第２タイプのアンダーフィルを介在させ、インターポーザ上に積層する。
【００６２】
従って、第１の効果として、チップサブブロック同士の積層工程、並びに、チップブロックからなる積層構造体を支持基板としてのインターポーザ上に積層する工程において、第１タイプのチップと第２タイプのチップとの間隙には、既に硬化された第１タイプのアンダーフィルか、第２タイプのアンダーフィルが、必ず、介在するので、第１タイプのチップと第２タイプのチップとの間のバンプに印加される応力が低減或いは緩和される。よって、該バンプ３に、クラック等の不良が発生するのを抑制することが可能となる。
【００６３】
（積層段数の変更）
前述の例では、６チップブロックからなる積層構造体を形成した後、当該積層構造体を支持基板に搭載したが、本発明は、必ずしもこの例に限るものではない。積層工程における加重や加熱が印加される回数が全ての段のチップで完全に均一とするため、第１タイプのチップ１と第２タイプのチップ８と、該両チップ間に介在する第１タイプのアンダーフィル４とからなる２チップサブブロックを４つ形成し、第２タイプのアンダーフィル６を介して該２チップサブブロック同士を更に積層して、４チップサブブロックを２つ形成し、更に、第２タイプのアンダーフィル６を介して４チップサブブロック同士を積層して、８チップブロックからなる積層構造体を形成した後、最後に、第２タイプのアンダーフィル６を介して当該積層構造体を支持基板に搭載してもよい。
【００６４】
本実施形態においては、積層段数が偶数の場合について説明したが、本発明はこれに限るものではなく、積層段数が３以上の奇数である場合にも、本発明を有効に適用することができる。
【００６５】
（積層工程の変更）
更に、第１タイプのチップ１の回路形成面と第２タイプのチップ８の回路形成面とが互いに向き合うように、第１タイプのチップ１と第２タイプのチップ８とを積層し、その後直ちに、第１タイプのチップ１と第２タイプのチップ８との間隙を、前述の方法で第１タイプのアンダーフィル４により充填する。そうすることで、その後の工程において、常に、第１タイプのチップ１の回路形成面と第２タイプのチップ８の回路形成面とが、第１タイプのアンダーフィル４により保護された状態となるので好ましい。
【００６６】
本実施形態では、第１タイプのアンダーフィル４に加えて、第２タイプのアンダーフィル６を使用した。しかし、１タイプのチップ１と第２タイプのチップ８との間隙の全てを第１タイプのアンダーフィル４のみで充填することも可能である。
【００６７】
即ち、図１１に示すように、３つの第１タイプのチップ１と、３つの第２タイプのチップ８とをそれぞれ積層し、３つの２チップサブブロック１００―１、１００−２、１００−３を形成する。２チップサブブロック１００―１、１００−２、１００−３の各々において、前述の第１タイプのチップ１の周囲領域２からなるテラス或いはステージ上に、第１タイプのアンダーフィル４を供給する。ここで、供給した第１タイプのアンダーフィル４が、第２タイプのチップ８の側面に接触するようにする。第１タイプのアンダーフィル４は、粘性が低く、液体としての性質を発揮する絶縁性樹脂で構成する。液体としての性質を有する第１タイプのアンダーフィル４は、「毛細管現象」により、第１タイプのチップ１と第２タイプのチップ８との間隙を、２チップサブブロック１００の中心まで、侵入する。結果、第１タイプのチップ１と第２タイプのチップ８との間隙は、液体としての性質を有する第１タイプのアンダーフィル４により完全に充填される。その後、第１タイプのチップ１と第２タイプのチップ８との間隙に注入された第１タイプのアンダーフィル４を硬化する。
【００６８】
図１２に示すように、第１タイプのチップ１が第２タイプのチップ８の上になるよう、２チップサブブロック１００―１、１００−２、１００−３の各々をひっくり返す。第１の２チップサブブロック１００―１上に第２の２チップサブブロック１００―２を積層して、４チップサブブロック１１０を１つ形成する。その後、４チップサブブロック１１０を構成する２つの第１タイプのチップ１のうち、下方の第１タイプのチップ１の周囲領域２からなるテラス或いはステージ上に、第１タイプのアンダーフィル４を供給して、４チップサブブロック１１０を構成する２つの第２タイプのチップ８のうち、上方の第２タイプのチップ８と、前述の下方の第１タイプのチップ１との間隙を、第１タイプのアンダーフィル４で充填する。
【００６９】
図１３に示すように、４チップサブブロック１１０の上に第３の２チップサブブロック１００―３を積層して、６チップブロック１２０からなる積層構造体を形成する。その後、６チップブロック１２０を構成する３つの第１タイプのチップ１のうち、中央の第１タイプのチップ１の周囲領域２からなるテラス或いはステージ上に、第１タイプのアンダーフィル４を供給して、６チップブロック１２０を構成する３つの第２タイプのチップ８のうち、一番上の第２タイプのチップ８と、前述の中央の第１タイプのチップ１との間隙を、第１タイプのアンダーフィル４で充填する。これにより、６チップブロック１２０からなる積層構造体を構成する第１タイプのチップ１と第２タイプのチップ８との間隙全てを、第１タイプのアンダーフィル４で充填することが可能となる。
【００７０】
この場合も、前述の第１の効果が得られる。即ち、チップサブブロック同士の積層工程、並びに、チップブロックからなる積層構造体を支持基板としてのインターポーザ上に積層する工程において、第１タイプのチップと第２タイプのチップとの間隙には、既に硬化された第１タイプのアンダーフィルが、必ず、介在するので、第１タイプのチップと第２タイプのチップとの間のバンプに印加される応力が低減或いは緩和される。
【００７１】
更に、本実施形態では、２つの異なる寸法のチップを用いたが、３つ以上の寸法の異なるチップを用いて、チップサブブロックを形成する場合にも、本実施形態に係る発明を適用することが可能である。即ち、３つ以上の寸法の異なるチップからなるチップサブブロックを形成するに際し、寸法がより大きなチップが、寸法のより小さなチップの下方になるよう配置して、寸法がより大きなチップの周囲領域上に、前述の第１タイプのアンダーフィルを供給することで、寸法の異なるチップ間を第１タイプのアンダーフィルで充填することが可能となる。
【００７２】
更に、チップブロックからなる積層構造体を、全て寸法の異なるチップで構成する場合にも、本実施形態に係る発明を適用することが可能である。即ち、全て寸法の異なるチップからなるチップブロックを形成するに際し、寸法がより大きなチップが、寸法のより小さなチップの下方になるよう配置して、寸法がより大きなチップの周囲領域上に、前述の第１タイプのアンダーフィルを供給することで、寸法の異なるチップ間を第１タイプのアンダーフィルで充填することが可能となる。
【００７３】
（３）第３の実施形態
前述の第１の実施形態では、ウエハ２０の２次元マトリックス配列された複数の回路形成領域１４上に、複数の第２タイプのチップ８を１段積層した。しかし、本実施形態では、ウエハ２０の２次元マトリックス配列された複数の回路形成領域１４上に、複数の第２タイプのチップ８を多段積層する。以下図面を参照して詳細に説明する。
【００７４】
（積層工程）
図１４乃至図１８は、本発明の第３の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【００７５】
図１４に示すように、複数の回路形成領域１４の２次元配列と、該複数の回路形成領域１４の周囲を囲む周囲領域２とを含むウエハ２０を用意する。複数の回路形成領域１４の各々は、概矩形形状を有する。前述の２次元配列は、２次元マトリックス配列である。周囲領域２は、２次元マトリックス配列された複数の回路形成領域１４の各々の周囲を囲むよう平面でみて格子形状に延在する。複数の回路形成領域１４の各々は、第２の水平方向寸法Ｄ２を有する。周囲領域２は、概一定の幅Ｄ３を有する。周囲領域２の幅Ｄ３は、好ましくは、０．１ｍｍ以上である。典型的には、周囲領域２には、回路が形成されない。複数の回路形成領域１４の各々は、更に、複数の貫通電極５と、複数のバンプ３とを有する。該複数のバンプ３は、第１の面側の複数の貫通電極５の表面上に設けられる。
【００７６】
更に、前述の第２の水平方向寸法Ｄ２を有する第２タイプのチップ８を複数用意する。複数の第２タイプのチップ８の各々は、ウエハ２０の複数の回路形成領域１４の各々と同一の寸法を有する。複数の第２タイプのチップ８の各々は、更に、複数の貫通電極５と、複数のバンプ３とを有する。第２タイプのチップ８の複数の貫通電極５と、前述のウエハ２０の複数の貫通電極５とは、水平方向において、互いに対応する位置に設けられる。第２タイプのチップ８の各々は、回路形成領域１４を有するが、周囲領域を有していない。これらウエハ２０と、複数の第２タイプのチップ８とを基本要素として、以下積層工程を行う。
【００７７】
図１４に示すように、ウエハ２０の２次元マトリックス配列された複数の回路形成領域１４に、複数の第２タイプのチップ８をそれぞれ４段積層する。前述したように、第２タイプのチップ８の複数の貫通電極５と、前述のウエハ２０の複数の貫通電極５とは、水平方向において、互いに対応する位置に設けられるので、ウエハ２０の複数の貫通電極５と、第２タイプのチップ８の複数の貫通電極５とは、バンプ３を介して互いに電気的に接続される。水平方向でみて、ウエハ２０の回路形成領域１４と、４段積層された第２タイプのチップ８とは、完全にオーバーラップする。一方、水平方向でみて、ウエハ２０の周囲領域２は、４段積層された第２タイプのチップ８より外側に延在する。
【００７８】
図１５に示すように、ウエハ２０の周囲領域２に第１タイプのアンダーフィル４を供給する。ここで、供給した第１タイプのアンダーフィル４が、４段積層された第２タイプのチップ８の側面に接触するようにする。第１タイプのアンダーフィル４は、粘性が低く、液体としての性質を発揮する絶縁性樹脂で構成する。液体としての性質を有する第１タイプのアンダーフィル４は、「毛細管現象」により、ウエハ２０の回路形成領域１４と第２タイプのチップ８との間隙、並びに、第２タイプのチップ８同士の間隙を、第２タイプのチップ８の中心まで、侵入する。結果、ウエハ２０の回路形成領域１４と第２タイプのチップ８との間隙、並びに、第２タイプのチップ８同士の間隙は、液体としての性質を有する第１タイプのアンダーフィル４により完全に充填される。
【００７９】
その後、ウエハ２０の回路形成領域１４と第２タイプのチップ８との間隙、並びに、第２タイプのチップ８同士の間隙に注入された第１タイプのアンダーフィル４を硬化する。第１タイプのアンダーフィル４を熱硬化性樹脂で構成した場合、熱硬化性の第１タイプのアンダーフィル４に熱を加えることで、熱硬化することが可能となる。熱硬化性樹脂の典型例として、熱硬化性エポキシ樹脂を挙げることができる。一般には、封止の高い信頼性を確保するには、高いフィラーの含有率が好ましい。しかし、第１タイプのアンダーフィル４は、「毛細管現象」により、ウエハ２０の回路形成領域１４と第２タイプのチップ８との間隙、並びに、第２タイプのチップ８同士の間隙に侵入させるため、低い粘性を有することが要求される。よって、第１タイプのアンダーフィル４は、通常の封止樹脂に比べて低いフィラーの含有率を有する。
【００８０】
前述したように、周囲領域２の幅Ｄ３が、０．１ｍｍ以上あれば、第１タイプのアンダーフィル４は、ニードルディスペンサを使用して、周囲領域２上に供給することができる。周囲領域２上に供給された第１タイプのアンダーフィル４が、「毛細管現象」により、ウエハ２０の回路形成領域１４と第２タイプのチップ８との間隙、並びに、第２タイプのチップ８同士の間隙に侵入することを可能にするには、ウエハ２０の回路形成領域１４と第２タイプのチップ８との間隙、並びに、第２タイプのチップ８同士の間隙は、１０μｍ以上にするのが好ましい。
【００８１】
図１６に示すように、ウエハ２０の周囲領域２の中心線に沿って、ウエハ２０をダイシングにより複数の第１タイプのチップ１にすることで、５チップサブブロック２００を形成する。ここで、５チップサブブロック２００は、第１タイプのチップ１と、４つの第２タイプのチップ８―１、８−２、８−３、８−４と、第１タイプのチップ１の回路形成領域１４と第２タイプのチップ８との間隙、並びに、第２タイプのチップ８同士の間隙に介在する硬化された第１タイプのアンダーフィル４とからなる。第１タイプのチップ１は、第１の水平方向寸法Ｄ１を有する。第１タイプのチップ１は、回路形成領域１４と、該回路形成領域１４の外側に残存する周囲領域２とからなる。
【００８２】
５チップブロック２００の最上段の第２タイプのチップ８―４の上面に第２タイプのアンダーフィル６を塗布し、第１タイプのチップ１が４つの第２タイプのチップ８の上になるよう、５チップブロック２００をひっくり返して、インターポーザ７上に積層する。第２タイプのアンダーフィル６は、第１タイプのアンダーフィル４と比べて、粘性が高く且つ接着力が高い樹脂で構成する。インターポーザ７は、複数の貫通電極１３を有する。インターポーザ７の複数の貫通電極１３の配置のピッチは、積層構造体の貫通電極５の配置のピッチより広い。
【００８３】
５チップブロック２００を構成する第１タイプのチップ１と第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙には、既に硬化された第１タイプのアンダーフィル４が存在する。５チップブロック２００からなる積層構造体をインターポーザ７上に積層する工程において、硬化された第１タイプのアンダーフィル４が、５チップブロック２００を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３へ印加される応力を低減する。結果、５チップブロック２００を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３に、クラック等の不良が発生するのを抑制することが可能となる。
【００８４】
その後、封止樹脂１０で、インターポーザ７上に積層された５チップブロック２００からなる積層構造体を封止する。ここで、封止樹脂１０は、高い信頼性を確保するため、前述の第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６と比較して、フィラーの含有量が多い。封止樹脂１０として、前述の第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６と比較して、フィラーの含有量が多い熱可塑性のエポキシ樹脂を用いることが可能である。最後に、インターポーザ７の下面に、貫通電極１３に電気的に接続される外部端子９を接続することで半導体装置を製造する。
【００８５】
前述の貫通電極は、例えば、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｗ、ＳｎＡｇ、Ｐｏｌｙ−Ｓｉ等の各種導電体で構成することができる。前述のバンプ３は、例えば、Ｓｎ／Ｐｎ、Ａｕ、Ｃｕ、Ｃｕ＋ＳｎＡｇ等の各種導電体で構成することができる。前述のバンプ３は、第１及び第２タイプのチップ１、８の第２の面側であって、前述の複数の貫通電極５の表面上に設けてもよい。前述のインターポーザ７は、例えば、ガラスエポキシ樹脂、ポリイミド樹脂、シリコーン樹脂で構成することが可能である。
【００８６】
（効果）
本発明の第３の実施形態は、複数チップからなる積層構造体をインターポーザ７からなる支持基板上に積層した後に、樹脂封止する従来方法と異なる。即ち、本発明の第３の実施形態によれば、ウエハの２次元マトリックス配列された複数の回路形成領域の各々の上に、この回路形成領域と同じ寸法の複数の第２タイプのチップを多段積層する。その後、ウエハの周囲領域上に、粘性が低く液体としての性質を有する第１タイプのアンダーフィルを、多段積層された第２タイプのチップの側面に接触するように供給する。結果、第１タイプのアンダーフィルが、「毛細管現象」により、ウエハの回路形成領域と第２タイプのチップとの間隙、並びに、第２タイプのチップ同士の間隙を、第２タイプのチップの中心まで、侵入し、該間隙は、第１タイプのアンダーフィルにより完全に充填される。その後、この注入された第１タイプのアンダーフィルを硬化する。その後、ウエハをダイシングすることにより、各々が回路形成領域とその周りに残存する周囲領域とからなる５チップブロックを形成する。即ち、全ての完成された５チップブロックは、第１タイプのチップと、第２タイプのチップと、第１タイプのチップの回路形成領域と第２タイプのチップとの間隙、並びに、第２タイプのチップ同士の間隙に介在する硬化された第１タイプのアンダーフィルとから構成される。その後、５チップブロックからなる積層構造体を、第２タイプのアンダーフィルを介在させ、インターポーザ上に積層する。
【００８７】
第１の効果として、５チップブロック２００を構成する第１タイプのチップ１と第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙には、既に硬化された第１タイプのアンダーフィル４が存在する。５チップブロック２００からなる積層構造体をインターポーザ７上に積層する工程において、硬化された第１タイプのアンダーフィル４が、５チップブロック２００を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３へ印加される応力を低減する。結果、５チップブロック２００を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３に、クラック等の不良が発生するのを抑制することが可能となる。
【００８８】
第２の効果として、寸法がより大きなチップの上に、該チップより寸法のより小さな複数のチップを積層して、チップブロックを形成する。その後、該寸法がより大きなチップの周囲領域からなるテラス或いはステージ上に、粘性が低く液体の性質を示す第１タイプのアンダーフィルを供給し、「毛細管現象」を利用して、該寸法のより小さな複数のチップ同士の間隙、並びに、該寸法のより小さな複数のチップのうち最下段のチップと前述の寸法がより大きなチップとの間隙に、同時にアンダーフィルを注入し、その後、同時に、アンダーフィルを硬化することで、アンダーフィル注入・硬化工程数を削減することができる。
【００８９】
（４）第４の実施形態
前述の第２の実施形態では、寸法の異なる複数のチップを積層して、チップサブブロックを形成する。このチップサブブロックを構成する複数のチップのうち、寸法の大きいチップの周囲領域からなるテラス或いはステージ上に、粘性が低く液体の性質を示す第１タイプのアンダーフィルを供給し、「毛細管現象」を利用して、寸法の異なる隣接するチップ同士の間隙に、アンダーフィルを注入した。
【００９０】
しかし、本実施形態は、寸法がより大きなチップの上に、該チップより寸法のより小さな複数のチップを積層して、２つのチップサブブロックを形成する。その後、該寸法がより大きなチップの周囲領域からなるテラス或いはステージ上に、粘性が低く液体の性質を示す第１タイプのアンダーフィルを供給し、「毛細管現象」を利用して、該寸法のより小さな複数のチップ同士の間隙、並びに、該寸法のより小さな複数のチップのうち最下段のチップと、前述の寸法がより大きなチップとの間隙に、同時にアンダーフィルを注入することで、アンダーフィル注入工程数を削減する。その後、複数の間隙に注入された第１タイプのアンダーフィルを同時に硬化することで、アンダーフィル硬化工程数を削減する。以下図面を参照して詳細に説明する。
【００９１】
（積層工程）
図１７乃至図１９は、本発明の第４の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【００９２】
図１７に示すように、第１の水平方向寸法Ｄ１を有する第１タイプのチップ１を１つ用意する。更に、第１の水平方向寸法Ｄ１より小さい第２の水平方向寸法Ｄ２を有する第２タイプのチップ８を４つ用意する。第１タイプのチップ１は、複数の貫通電極５を有する。更に、第１タイプのチップ１は、複数のバンプ３を有する。該複数のバンプ３は、第１タイプのチップ１の第１の面側であって、前述の複数の貫通電極５の表面上に設けられる。第１タイプのチップ１は、更に、回路形成領域１４と、該回路形成領域１４の周囲に延在する周囲領域２とから構成される。該回路形成領域１４は、前述の第２の水平方向寸法Ｄ２を有する。即ち、該回路形成領域１４は、前述の第２タイプのチップ８と同一の水平方向寸法を有する。一方、周囲領域２は、第１の水平方向寸法Ｄ１と第２の水平方向寸法Ｄ２との差の半分に相当する幅を有する。周囲領域２の幅は、好ましくは、０．１ｍｍ以上である。典型的には、周囲領域２には、回路が形成されない。しかし、必ずしもこの構成に限定するものではなく、周囲領域２に回路が形成されてもよい。
【００９３】
第２タイプのチップ８の各々は、複数の貫通電極５を有する。第２タイプのチップ８の複数の貫通電極５と、前述の第１タイプのチップ１の複数の貫通電極５とは、水平方向において、互いに対応する位置に設けられる。更に、第２タイプのチップ８の各々は、複数のバンプ３を有する。該複数のバンプ３は、第２タイプのチップ８の第１の面側であって、前述の複数の貫通電極５の表面上に設けられる。第２タイプのチップ８の各々は、回路形成領域１４を有するが、周囲領域を有していない。これら１つの第１タイプのチップ１と、４つの第２タイプのチップ８とを基本要素として、以下積層工程を行う。
【００９４】
図１７に示すように、１つの第１タイプのチップ１上に、４つの第２タイプのチップ８―１、８−２、８−３、８−４を順に積層し、１つの５チップブロック２００を形成する。結果、５チップブロック２００を構成する５つのチップのうち、ある１つのチップに設けられた複数の貫通電極５は、隣接するチップに設けられた複数の貫通電極５とバンプ３を介して互いに電気的に接続される。水平方向でみて、第１タイプのチップ１の回路形成領域１４と、第２タイプのチップ８とは、完全にオーバーラップする。一方、水平方向でみて、第１タイプのチップ１の周囲領域２は、第２タイプのチップ８より外側に延在する。よって、５チップブロック２００は、第１タイプのチップ１の周囲領域２からなるテラス或いはステージを有する。
【００９５】
図１８に示すように、５チップブロック２００の側面から、１つの第１タイプのチップ１と最下段の第２タイプのチップ８との間隙、並びに、４つの第２タイプのチップ８同士の間隙に、第１タイプのアンダーフィル４を注入し、注入された第１タイプのアンダーフィル４を硬化する。第１タイプのアンダーフィル４を注入する前に、第１タイプのチップ１が第２タイプのチップ８の下になるよう、５チップブロック２００を配置する。そして、５チップブロック２００において、前述の第１タイプのチップ１の周囲領域２からなるテラス或いはステージ上に、第１タイプのアンダーフィル４を供給する。ここで、供給した第１タイプのアンダーフィル４が、第２タイプのチップ８の側面に接触するようにする。第１タイプのアンダーフィル４は、粘性が低く、液体としての性質を発揮する絶縁性樹脂で構成する。液体としての性質を有する第１タイプのアンダーフィル４は、「毛細管現象」により、第１タイプのチップ１と最下段の第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙を、５チップブロック２００の中心まで、侵入する。結果、第１タイプのチップ１と最下段の第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙は、液体としての性質を有する第１タイプのアンダーフィル４により完全に充填される。
【００９６】
その後、前述の間隙に注入された第１タイプのアンダーフィル４を硬化する。即ち、完成された５チップブロック２００は、第１タイプのチップ１と、第２タイプのチップ８と、第１タイプのチップ１と最下段の第２タイプのチップ８との間隙と、複数の第２タイプのチップ８同士の間隙とに介在する硬化された第１タイプのアンダーフィル４とから構成される。
【００９７】
第１タイプのアンダーフィル４を熱硬化性樹脂で構成した場合、熱硬化性の第１タイプのアンダーフィル４に熱を加えることで、熱硬化することが可能となる。熱硬化性樹脂の典型例として、熱硬化性エポキシ樹脂を挙げることができる。一般には、封止の高い信頼性を確保するには、高いフィラーの含有率が好ましい。しかし、第１タイプのアンダーフィル４は、「毛細管現象」により、第１タイプのチップ１と最下段の第２タイプのチップ８との間隙と、複数の第２タイプのチップ８同士の間隙とに侵入させるため、低い粘性を有することが要求される。よって、第１タイプのアンダーフィル４は、通常の封止樹脂に比べて低いフィラーの含有率を有する。
【００９８】
前述したように、周囲領域２の幅が、０．１ｍｍ以上あれば、第１タイプのアンダーフィル４は、ニードルディスペンサを使用して、周囲領域２上に供給することができる。周囲領域２上に供給された第１タイプのアンダーフィル４が、「毛細管現象」により、第１タイプのチップ１と最下段の第２タイプのチップ８との間隙と、複数の第２タイプのチップ８同士の間隙とに侵入することを可能にするには、第１タイプのチップ１と最下段の第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙は、１０μｍ以上にするのが好ましい。
【００９９】
図１９に示すように、５チップブロック２００の最上段の第２タイプのチップ８―４の上面に第２タイプのアンダーフィル６を塗布し、第１タイプのチップ１が第２タイプのチップ８の上になるよう、５チップブロック２００をひっくり返して、インターポーザ７上に積層する。第２タイプのアンダーフィル６は、第１タイプのアンダーフィル４と比べて、粘性が高く且つ接着力が高い樹脂で構成する。インターポーザ７は、複数の貫通電極１３を有する。インターポーザ７の複数の貫通電極１３の配置のピッチは、積層構造体の貫通電極５の配置のピッチより広い。
【０１００】
５チップブロック２００を構成する第１タイプのチップ１と第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙には、既に硬化された第１タイプのアンダーフィル４が存在する。５チップブロック２００からなる積層構造体をインターポーザ７上に積層する工程において、硬化された第１タイプのアンダーフィル４が、５チップブロック２００を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３へ印加される応力を低減する。結果、５チップブロック２００を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３に、クラック等の不良が発生するのを抑制することが可能となる。
【０１０１】
その後、封止樹脂１０で、インターポーザ７上に積層された５チップブロック２００からなる積層構造体を封止する。ここで、封止樹脂１０は、高い信頼性を確保するため、前述の第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６と比較して、フィラーの含有量が多い。封止樹脂１０として、前述の第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６と比較して、フィラーの含有量が多い熱可塑性のエポキシ樹脂を用いることが可能である。最後に、インターポーザ７の下面に、貫通電極１３に電気的に接続される外部端子９を接続することで半導体装置を製造する。
【０１０２】
前述の貫通電極は、例えば、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｗ、ＳｎＡｇ、Ｐｏｌｙ−Ｓｉ等の各種導電体で構成することができる。前述のバンプ３は、例えば、Ｓｎ／Ｐｎ、Ａｕ、Ｃｕ、Ｃｕ＋ＳｎＡｇ等の各種導電体で構成することができる。前述のバンプ３は、第１及び第２タイプのチップ１、８の第２の面側であって、前述の複数の貫通電極５の表面上に設けてもよい。前述のインターポーザ７は、例えば、ガラスエポキシ樹脂、ポリイミド樹脂、シリコーン樹脂で構成することが可能である。
【０１０３】
（効果）
本発明の第４の実施形態は、複数チップからなる積層構造体をインターポーザ７からなる支持基板上に積層した後に、樹脂封止する従来方法と異なる。即ち、本発明の第４の実施形態によれば、１つの第１タイプのチップ１上に、４つの第２タイプのチップ８―１、８−２、８−３、８−４を順次積層し、１つの５チップブロック２００を形成する。前述の第１タイプのチップ１の周囲領域２からなるテラス或いはステージ上に、粘性が低く液体としての性質を有する第１タイプのアンダーフィル４を供給する。ここで、供給した第１タイプのアンダーフィル４が、第２タイプのチップ８―１、８−２、８−３、８−４の側面に接触するようにする。第１タイプのアンダーフィル４は、粘性が低く、液体としての性質を発揮する絶縁性樹脂で構成する。液体としての性質を有する第１タイプのアンダーフィル４は、「毛細管現象」により、第１タイプのチップ１と最下段の第２タイプのチップ８―１との間隙、並びに、複数の第２タイプのチップ８―１、８−２、８−３、８−４同士の間隙を、５チップブロック２００の中心まで、同時に侵入する。結果、第１タイプのチップ１と最下段の第２タイプのチップ８―１との間隙、並びに、複数の第２タイプのチップ８―１、８−２、８−３、８−４同士の間隙は、同時に、液体としての性質を有する第１タイプのアンダーフィル４により完全に充填される。その後、前述の間隙に注入された第１タイプのアンダーフィル４を硬化する。
【０１０４】
第１の効果として、５チップブロック２００を構成する第１タイプのチップ１と第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙には、既に硬化された第１タイプのアンダーフィル４が存在する。５チップブロック２００からなる積層構造体をインターポーザ７上に積層する工程において、硬化された第１タイプのアンダーフィル４が、５チップブロック２００を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３へ印加される応力を低減する。結果、５チップブロック２００を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３に、クラック等の不良が発生するのを抑制することが可能となる。
【０１０５】
第２の効果として、寸法がより大きなチップの上に、該チップより寸法のより小さな複数のチップを積層して、チップブロックを形成する。その後、該寸法がより大きなチップの周囲領域からなるテラス或いはステージ上に、粘性が低く液体の性質を示す第１タイプのアンダーフィルを供給し、「毛細管現象」を利用して、該寸法のより小さな複数のチップ同士の間隙、並びに、該寸法のより小さな複数のチップのうち最下段のチップと前述の寸法がより大きなチップとの間隙に、同時にアンダーフィルを注入し、その後、同時に、アンダーフィルを硬化することで、アンダーフィル注入・硬化工程数を削減することができる。
【０１０６】
（５）第５の実施形態
前述の第１の実施形態では、ウエハ２０の２次元マトリックス配列された複数の回路形成領域１４上に、複数の第２タイプのチップ８を１段積層した。しかし、本実施形態では、ウエハ２０の２次元マトリックス配列された複数の回路形成領域１４上に、複数の第２タイプのチップ８を多段積層する。以下図面を参照して詳細に説明する。
【０１０７】
（積層工程）
図２０乃至図２４は、本発明の第５の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【０１０８】
図２０に示すように、複数の回路形成領域１４の２次元配列と、該複数の回路形成領域１４の周囲を囲む周囲領域２とを含むウエハ２０を用意する。複数の回路形成領域１４の各々は、概矩形形状を有する。前述の２次元配列は、２次元マトリックス配列である。周囲領域２は、２次元マトリックス配列された複数の回路形成領域１４の各々の周囲を囲むよう平面でみて格子形状に延在する。複数の回路形成領域１４の各々は、第２の水平方向寸法Ｄ２を有する。周囲領域２は、概一定の幅Ｄ３を有する。周囲領域２の幅Ｄ３は、好ましくは、０．１ｍｍ以上である。典型的には、周囲領域２には、回路が形成されない。複数の回路形成領域１４の各々は、更に、複数の貫通電極５と、複数のバンプ３とを有する。該複数のバンプ３は、第１の面側の複数の貫通電極５の表面上に設けられる。
【０１０９】
更に、前述の第２の水平方向寸法Ｄ２を有する第２タイプのチップ８を複数用意する。複数の第２タイプのチップ８の各々は、ウエハ２０の複数の回路形成領域１４の各々と同一の寸法を有する。複数の第２タイプのチップ８の各々は、更に、複数の貫通電極５と、複数のバンプ３とを有する。第２タイプのチップ８の複数の貫通電極５と、前述のウエハ２０の複数の貫通電極５とは、水平方向において、互いに対応する位置に設けられる。第２タイプのチップ８の各々は、回路形成領域１４を有するが、周囲領域を有していない。これらウエハ２０と、複数の第２タイプのチップ８とを基本要素として、以下積層工程を行う。
【０１１０】
図２０に示すように、ウエハ２０の２次元マトリックス配列された複数の回路形成領域１４に、複数の第２タイプのチップ８をそれぞれ４段積層する。前述したように、第２タイプのチップ８の複数の貫通電極５と、前述のウエハ２０の複数の貫通電極５とは、水平方向において、互いに対応する位置に設けられるので、ウエハ２０の複数の貫通電極５と、第２タイプのチップ８の複数の貫通電極５とは、バンプ３を介して互いに電気的に接続される。水平方向でみて、ウエハ２０の回路形成領域１４と、４段積層された第２タイプのチップ８とは、完全にオーバーラップする。一方、水平方向でみて、ウエハ２０の周囲領域２は、４段積層された第２タイプのチップ８より外側に延在する。
【０１１１】
図２１に示すように、ウエハ２０の周囲領域２に第１タイプのアンダーフィル４を供給する。ここで、供給した第１タイプのアンダーフィル４が、４段積層された第２タイプのチップ８の側面に接触するようにする。第１タイプのアンダーフィル４は、粘性が低く、液体としての性質を発揮する絶縁性樹脂で構成する。液体としての性質を有する第１タイプのアンダーフィル４は、「毛細管現象」により、ウエハ２０の回路形成領域１４と第２タイプのチップ８との間隙、並びに、第２タイプのチップ８同士の間隙を、第２タイプのチップ８の中心まで、侵入する。結果、ウエハ２０の回路形成領域１４と第２タイプのチップ８との間隙、並びに、第２タイプのチップ８同士の間隙は、液体としての性質を有する第１タイプのアンダーフィル４により完全に充填される。
【０１１２】
その後、ウエハ２０の回路形成領域１４と第２タイプのチップ８との間隙、並びに、第２タイプのチップ８同士の間隙に注入された第１タイプのアンダーフィル４を硬化する。第１タイプのアンダーフィル４を熱硬化性樹脂で構成した場合、熱硬化性の第１タイプのアンダーフィル４に熱を加えることで、熱硬化することが可能となる。熱硬化性樹脂の典型例として、熱硬化性エポキシ樹脂を挙げることができる。一般には、封止の高い信頼性を確保するには、高いフィラーの含有率が好ましい。しかし、第１タイプのアンダーフィル４は、「毛細管現象」により、ウエハ２０の回路形成領域１４と第２タイプのチップ８との間隙、並びに、第２タイプのチップ８同士の間隙に侵入させるため、低い粘性を有することが要求される。よって、第１タイプのアンダーフィル４は、通常の封止樹脂に比べて低いフィラーの含有率を有する。
【０１１３】
前述したように、周囲領域２の幅Ｄ３が、０．１ｍｍ以上あれば、第１タイプのアンダーフィル４は、ニードルディスペンサを使用して、周囲領域２上に供給することができる。周囲領域２上に供給された第１タイプのアンダーフィル４が、「毛細管現象」により、ウエハ２０の回路形成領域１４と第２タイプのチップ８との間隙、並びに、第２タイプのチップ８同士の間隙に侵入することを可能にするには、ウエハ２０の回路形成領域１４と第２タイプのチップ８との間隙、並びに、第２タイプのチップ８同士の間隙は、１０μｍ以上にするのが好ましい。
【０１１４】
図２２に示すように、ウエハ２０の周囲領域２の中心線に沿って、ウエハ２０をダイシングにより複数の第１タイプのチップ１にすることで、５チップサブブロック２００を複数形成する。ここで、複数の５チップサブブロック２００の各々は、第１タイプのチップ１と、４つの第２タイプのチップ８―１、８−２、８−３、８−４と、第１タイプのチップ１の回路形成領域１４と第２タイプのチップ８との間隙、並びに、第２タイプのチップ８同士の間隙に介在する硬化された第１タイプのアンダーフィル４とからなる。第１タイプのチップ１は、第１の水平方向寸法Ｄ１を有する。第１タイプのチップ１は、回路形成領域１４と、該回路形成領域１４の外側に残存する周囲領域２とからなる。
【０１１５】
図２３に示すように、第１の５チップサブブロック２００―１と第２の５チップサブブロック２００―２とを、第２タイプのアンダーフィル６を介して積層することで、１０チップブロック３００からなる積層構造体を形成する。ここで、第１の５チップサブブロック２００―１に含まれる第２タイプのチップ８―４と、第２の５チップサブブロック２００―２に含まれる第２タイプのチップ８―４とが互いに対向するように積層する。第２タイプのアンダーフィル６は、第１タイプのアンダーフィル４と比べて、粘性が高く且つ接着力が高い樹脂で構成する。
【０１１６】
第１の５チップサブブロック２００―１を構成する第１タイプのチップ１と第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙には、既に硬化された第１タイプのアンダーフィル４が存在する。同様に、第２の５チップサブブロック２００―２を構成する第１タイプのチップ１と第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙には、既に硬化された第１タイプのアンダーフィル４が存在する。第１の５チップサブブロック２００―１と第２の５チップサブブロック２００―２とを積層する工程において、第１の５チップサブブロック２００―１の硬化された第１タイプのアンダーフィル４が、第１の５チップサブブロック２００―１を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３へ印加される応力を低減する。同様に、第２の５チップサブブロック２００―２の硬化された第１タイプのアンダーフィル４が、第２の５チップサブブロック２００―２を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３へ印加される応力を低減する。結果、第１の５チップサブブロック２００―１を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３に、クラック等の不良が発生するのを抑制することが可能となる。同様に、第２の５チップサブブロック２００―２を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３に、クラック等の不良が発生するのを抑制することが可能となる。
【０１１７】
その後、第２タイプのアンダーフィル６を硬化する。この硬化する工程は、熱硬化工程であってもよい。
【０１１８】
図２４に示すように、１０チップブロック３００からなる積層構造体をインターポーザ７上に積層する。インターポーザ７は、複数の貫通電極１３を有する。インターポーザ７の複数の貫通電極１３の配置のピッチは、積層構造体の貫通電極５の配置のピッチより広い。
【０１１９】
１０チップブロック３００を構成する第１タイプのチップ１と第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙には、既に硬化された第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６が存在する。１０チップブロック３００からなる積層構造体をインターポーザ７上に積層する工程において、硬化された第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６が、１０チップブロック３００を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３へ印加される応力を低減する。結果、１０チップブロック３００を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３に、クラック等の不良が発生するのを抑制することが可能となる。
【０１２０】
その後、封止樹脂１０で、インターポーザ７上に積層された１０チップブロック３００からなる積層構造体を封止する。ここで、封止樹脂１０は、高い信頼性を確保するため、前述の第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６と比較して、フィラーの含有量が多い。封止樹脂１０として、前述の第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６と比較して、フィラーの含有量が多い熱可塑性のエポキシ樹脂を用いることが可能である。最後に、インターポーザ７の下面に、貫通電極１３に電気的に接続される外部端子９を接続することで半導体装置を製造する。
【０１２１】
（効果）
本発明の第５の実施形態は、複数チップからなる積層構造体をインターポーザ７からなる支持基板上に積層した後に、樹脂封止する従来方法と異なる。即ち、本発明の第５の実施形態によれば、ウエハの２次元マトリックス配列された複数の回路形成領域の各々の上に、この回路形成領域と同じ寸法の複数の第２タイプのチップを多段積層する。その後、ウエハの周囲領域上に、粘性が低く液体としての性質を有する第１タイプのアンダーフィルを、多段積層された第２タイプのチップの側面に接触するように供給する。結果、第１タイプのアンダーフィルが、「毛細管現象」により、ウエハの回路形成領域と第２タイプのチップとの間隙、並びに、第２タイプのチップ同士の間隙を、第２タイプのチップの中心まで、侵入し、該間隙は、第１タイプのアンダーフィルにより完全に充填される。その後、この注入された第１タイプのアンダーフィルを硬化する。その後、ウエハをダイシングすることにより、各々が回路形成領域とその周りに残存する周囲領域とからなる５チップサブブロックを形成する。即ち、全ての完成された５チップサブブロックは、第１タイプのチップと、第２タイプのチップと、第１タイプのチップの回路形成領域と第２タイプのチップとの間隙、並びに、第２タイプのチップ同士の間隙に介在する硬化された第１タイプのアンダーフィルとから構成される。その後、第２タイプのアンダーフィルを介在させ、２つの５チップサブブロック同士を積層し、１０チップブロックからなる積層構造体を形成する。この積層構造体を、第２タイプのアンダーフィルを介在させ、インターポーザ上に積層する。
【０１２２】
第１の効果として、第１及び第２の５チップサブブロック２００―１、２００―２の各々を構成する第１タイプのチップ１と第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙には、既に硬化された第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６が存在する。第１及び第２の５チップサブブロック２００―１、２００―２同士を積層する工程において、硬化された第１タイプのアンダーフィル４が、第１及び第２の５チップサブブロック２００―１、２００―２の各々を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３へ印加される応力を低減する。更に、１０チップブロック３００からなる積層構造体をインターポーザ７上に積層する工程において、硬化された第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６が、１０チップブロック３００を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３へ印加される応力を低減する。結果、１０チップブロック３００を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３に、クラック等の不良が発生するのを抑制することが可能となる。
【０１２３】
第２の効果として、寸法がより大きなチップの上に、該チップより寸法のより小さな複数のチップを積層して、複数のチップサブブロックを形成する。その後、該寸法がより大きなチップの周囲領域からなるテラス或いはステージ上に、粘性が低く液体の性質を示す第１タイプのアンダーフィルを供給し、「毛細管現象」を利用して、該寸法のより小さな複数のチップ同士の間隙、並びに、該寸法のより小さな複数のチップのうち最下段のチップと前述の寸法がより大きなチップとの間隙に、同時にアンダーフィルを注入し、その後、同時に、アンダーフィルを硬化することで、アンダーフィル注入・硬化工程数を削減することができる。
【０１２４】
第３の効果として、同時にアンダーフィルを注入することを可能にするチップの積層段数には限界がある。しかし、本実施形態によれば、同時にアンダーフィルを注入することを可能にする最大の積層段数だけチップを積層して、チップサブブロックを複数形成する。その後、複数のチップサブブロックの各々を構成する複数のチップの間隙にアンダーフィルを注入し、硬化する。その後、複数のチップサブブロック同士を積層し、チップブロックからなる積層構造体を形成することで、積層構造体の積層段数が、同時にアンダーフィルを注入することを可能にするチップの積層段数を越える場合にも、前述の本発明を適用することが可能となる。
【０１２５】
（６）第６の実施形態
前述の第２の実施形態では、寸法の異なる複数のチップを積層して、チップサブブロックを形成する。このチップサブブロックを構成する複数のチップのうち、寸法の大きいチップの周囲領域からなるテラス或いはステージ上に、粘性が低く液体の性質を示す第１タイプのアンダーフィルを供給し、「毛細管現象」を利用して、寸法の異なる隣接するチップ同士の間隙に、アンダーフィルを注入した。
【０１２６】
しかし、本実施形態は、寸法がより大きなチップの上に、該チップより寸法のより小さな複数のチップを積層して、２つのチップサブブロックを形成する。その後、該寸法がより大きなチップの周囲領域からなるテラス或いはステージ上に、粘性が低く液体の性質を示す第１タイプのアンダーフィルを供給し、「毛細管現象」を利用して、該寸法のより小さな複数のチップ同士の間隙、並びに、該寸法のより小さな複数のチップのうち最下段のチップと、前述の寸法がより大きなチップとの間隙に、同時にアンダーフィルを注入することで、アンダーフィル注入工程数を削減する。その後、複数の間隙に注入された第１タイプのアンダーフィルを同時に硬化することで、アンダーフィル硬化工程数を削減する。その後、硬化された第１タイプのアンダーフィルを有する２つのチップサブブロック同士を、第２タイプのアンダーフィルを介して積層することで、１０チップブロックからなる積層構造体を形成する。以下図面を参照して詳細に説明する。
【０１２７】
（積層工程）
図２５乃至図２８は、本発明の第６の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【０１２８】
図２５に示すように、第１の水平方向寸法Ｄ１を有する第１タイプのチップ１を２つ用意する。更に、第１の水平方向寸法Ｄ１より小さい第２の水平方向寸法Ｄ２を有する第２タイプのチップ８を８つ用意する。第１タイプのチップ１は、複数の貫通電極５を有する。更に、第１タイプのチップ１は、複数のバンプ３を有する。該複数のバンプ３は、第１タイプのチップ１の第１の面側であって、前述の複数の貫通電極５の表面上に設けられる。第１タイプのチップ１は、更に、回路形成領域１４と、該回路形成領域１４の周囲に延在する周囲領域２とから構成される。該回路形成領域１４は、前述の第２の水平方向寸法Ｄ２を有する。即ち、該回路形成領域１４は、前述の第２タイプのチップ８と同一の水平方向寸法を有する。一方、周囲領域２は、第１の水平方向寸法Ｄ１と第２の水平方向寸法Ｄ２との差の半分に相当する幅を有する。周囲領域２の幅は、好ましくは、０．１ｍｍ以上である。典型的には、周囲領域２には、回路が形成されない。しかし、必ずしもこの構成に限定するものではなく、周囲領域２に回路が形成されてもよい。
【０１２９】
第２タイプのチップ８の各々は、複数の貫通電極５を有する。第２タイプのチップ８の複数の貫通電極５と、前述の第１タイプのチップ１の複数の貫通電極５とは、水平方向において、互いに対応する位置に設けられる。更に、第２タイプのチップ８の各々は、複数のバンプ３を有する。該複数のバンプ３は、第２タイプのチップ８の第１の面側であって、前述の複数の貫通電極５の表面上に設けられる。第２タイプのチップ８の各々は、回路形成領域１４を有するが、周囲領域を有していない。これら２つの第１タイプのチップ１と、８つの第２タイプのチップ８とを基本要素として、以下積層工程を行う。
【０１３０】
図２５に示すように、１つの第１タイプのチップ１上に、４つの第２タイプのチップ８―１、８−２、８−３、８−４を順に積層し、第１の５チップサブブロック２００―１を形成する。結果、第１の５チップサブブロック２００―１を構成する５つのチップのうち、ある１つのチップに設けられた複数の貫通電極５は、隣接するチップに設けられた複数の貫通電極５とバンプ３を介して互いに電気的に接続される。水平方向でみて、第１タイプのチップ１の回路形成領域１４と、第２タイプのチップ８とは、完全にオーバーラップする。一方、水平方向でみて、第１タイプのチップ１の周囲領域２は、第２タイプのチップ８より外側に延在する。よって、第１の５チップサブブロック２００―１は、第１タイプのチップ１の周囲領域２からなるテラス或いはステージを有する。
【０１３１】
同様に、１つの第１タイプのチップ１上に、４つの第２タイプのチップ８―１、８−２、８−３、８−４を順に積層し、第２の５チップサブブロック２００―２を形成する。結果、第２の５チップサブブロック２００―２を構成する５つのチップのうち、ある１つのチップに設けられた複数の貫通電極５は、隣接するチップに設けられた複数の貫通電極５とバンプ３を介して互いに電気的に接続される。水平方向でみて、第１タイプのチップ１の回路形成領域１４と、第２タイプのチップ８とは、完全にオーバーラップする。一方、水平方向でみて、第２の５チップサブブロック２００―２は、第２タイプのチップ８より外側に延在する。よって、第２の５チップサブブロック２００―２は、第１タイプのチップ１の周囲領域２からなるテラス或いはステージを有する。
【０１３２】
図２６に示すように、第１の５チップサブブロック２００―１の側面から、１つの第１タイプのチップ１と最下段の第２タイプのチップ８との間隙、並びに、４つの第２タイプのチップ８同士の間隙に、第１タイプのアンダーフィル４を注入し、注入された第１タイプのアンダーフィル４を硬化する。第１タイプのアンダーフィル４を注入する前に、第１タイプのチップ１が第２タイプのチップ８の下になるよう、第１の５チップサブブロック２００―１を配置する。そして、第１の５チップサブブロック２００―１において、前述の第１タイプのチップ１の周囲領域２からなるテラス或いはステージ上に、第１タイプのアンダーフィル４を供給する。ここで、供給した第１タイプのアンダーフィル４が、第２タイプのチップ８の側面に接触するようにする。第１タイプのアンダーフィル４は、粘性が低く、液体としての性質を発揮する絶縁性樹脂で構成する。液体としての性質を有する第１タイプのアンダーフィル４は、「毛細管現象」により、第１タイプのチップ１と最下段の第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙を、第１の５チップサブブロック２００―１の中心まで、侵入する。結果、第１タイプのチップ１と最下段の第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙は、液体としての性質を有する第１タイプのアンダーフィル４により完全に充填される。
【０１３３】
同様に、第２の５チップサブブロック２００―２の側面から、１つの第１タイプのチップ１と最下段の第２タイプのチップ８との間隙、並びに、４つの第２タイプのチップ８同士の間隙に、第１タイプのアンダーフィル４を注入し、注入された第１タイプのアンダーフィル４を硬化する。第１タイプのアンダーフィル４を注入する前に、第１タイプのチップ１が第２タイプのチップ８の下になるよう、第２の５チップサブブロック２００―２を配置する。そして、第２の５チップサブブロック２００―２において、前述の第１タイプのチップ１の周囲領域２からなるテラス或いはステージ上に、第１タイプのアンダーフィル４を供給する。ここで、供給した第１タイプのアンダーフィル４が、第２タイプのチップ８の側面に接触するようにする。第１タイプのアンダーフィル４は、粘性が低く、液体としての性質を発揮する絶縁性樹脂で構成する。液体としての性質を有する第１タイプのアンダーフィル４は、「毛細管現象」により、第１タイプのチップ１と最下段の第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙を、第２の５チップサブブロック２００―２の中心まで、侵入する。結果、第１タイプのチップ１と最下段の第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙は、液体としての性質を有する第１タイプのアンダーフィル４により完全に充填される。
【０１３４】
その後、第１の５チップサブブロック２００―１の前述の間隙に注入された第１タイプのアンダーフィル４を硬化する。即ち、完成された第１の５チップサブブロック２００―１は、第１タイプのチップ１と、第２タイプのチップ８と、第１タイプのチップ１と最下段の第２タイプのチップ８との間隙と、複数の第２タイプのチップ８同士の間隙とに介在する硬化された第１タイプのアンダーフィル４とから構成される。
【０１３５】
同様に、第２の５チップサブブロック２００―２の前述の間隙に注入された第１タイプのアンダーフィル４を硬化する。即ち、完成された第２の５チップサブブロック２００―２は、第１タイプのチップ１と、第２タイプのチップ８と、第１タイプのチップ１と最下段の第２タイプのチップ８との間隙と、複数の第２タイプのチップ８同士の間隙とに介在する硬化された第１タイプのアンダーフィル４とから構成される。
【０１３６】
第１タイプのアンダーフィル４を熱硬化性樹脂で構成した場合、熱硬化性の第１タイプのアンダーフィル４に熱を加えることで、熱硬化することが可能となる。熱硬化性樹脂の典型例として、熱硬化性エポキシ樹脂を挙げることができる。一般には、封止の高い信頼性を確保するには、高いフィラーの含有率が好ましい。しかし、第１タイプのアンダーフィル４は、「毛細管現象」により、第１タイプのチップ１と最下段の第２タイプのチップ８との間隙と、複数の第２タイプのチップ８同士の間隙とに侵入させるため、低い粘性を有することが要求される。よって、第１タイプのアンダーフィル４は、通常の封止樹脂に比べて低いフィラーの含有率を有する。
【０１３７】
前述したように、周囲領域２の幅が、０．１ｍｍ以上あれば、第１タイプのアンダーフィル４は、ニードルディスペンサを使用して、周囲領域２上に供給することができる。周囲領域２上に供給された第１タイプのアンダーフィル４が、「毛細管現象」により、第１タイプのチップ１と最下段の第２タイプのチップ８との間隙と、複数の第２タイプのチップ８同士の間隙とに侵入することを可能にするには、第１タイプのチップ１と最下段の第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙は、１０μｍ以上にするのが好ましい。
【０１３８】
図２７に示すように、第１の５チップサブブロック２００―１と第２の５チップサブブロック２００―２とを、第２タイプのアンダーフィル６を介して積層することで、１０チップブロック３００からなる積層構造体を形成する。ここで、第１の５チップサブブロック２００―１に含まれる第２タイプのチップ８―４と、第２の５チップサブブロック２００―２に含まれる第２タイプのチップ８―４とが互いに対向するように積層する。第２タイプのアンダーフィル６は、第１タイプのアンダーフィル４と比べて、粘性が高く且つ接着力が高い樹脂で構成する。
【０１３９】
第１の５チップサブブロック２００―１を構成する第１タイプのチップ１と第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙には、既に硬化された第１タイプのアンダーフィル４が存在する。同様に、第２の５チップサブブロック２００―２を構成する第１タイプのチップ１と第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙には、既に硬化された第１タイプのアンダーフィル４が存在する。第１の５チップサブブロック２００―１と第２の５チップサブブロック２００―２とを積層する工程において、第１の５チップサブブロック２００―１の硬化された第１タイプのアンダーフィル４が、第１の５チップサブブロック２００―１を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３へ印加される応力を低減する。同様に、第２の５チップサブブロック２００―２の硬化された第１タイプのアンダーフィル４が、第２の５チップサブブロック２００―２を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３へ印加される応力を低減する。結果、第１の５チップサブブロック２００―１を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３に、クラック等の不良が発生するのを抑制することが可能となる。同様に、第２の５チップサブブロック２００―２を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３に、クラック等の不良が発生するのを抑制することが可能となる。
【０１４０】
その後、第２タイプのアンダーフィル６を硬化する。この硬化する工程は、熱硬化工程であってもよい。
【０１４１】
図２８に示すように、１０チップブロック３００からなる積層構造体をインターポーザ７上に積層する。インターポーザ７は、複数の貫通電極１３を有する。インターポーザ７の複数の貫通電極１３の配置のピッチは、積層構造体の貫通電極５の配置のピッチより広い。
【０１４２】
１０チップブロック３００を構成する第１タイプのチップ１と第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙には、既に硬化された第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６が存在する。１０チップブロック３００からなる積層構造体をインターポーザ７上に積層する工程において、硬化された第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６が、１０チップブロック３００を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３へ印加される応力を低減する。結果、１０チップブロック３００を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３に、クラック等の不良が発生するのを抑制することが可能となる。
【０１４３】
その後、封止樹脂１０で、インターポーザ７上に積層された１０チップブロック３００からなる積層構造体を封止する。ここで、封止樹脂１０は、高い信頼性を確保するため、前述の第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６と比較して、フィラーの含有量が多い。封止樹脂１０として、前述の第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６と比較して、フィラーの含有量が多い熱可塑性のエポキシ樹脂を用いることが可能である。最後に、インターポーザ７の下面に、貫通電極１３に電気的に接続される外部端子９を接続することで半導体装置を製造する。
【０１４４】
（効果）
本発明の第６の実施形態は、複数チップからなる積層構造体をインターポーザ７からなる支持基板上に積層した後に、樹脂封止する従来方法と異なる。即ち、本発明の第６の実施形態によれば、２つの第１タイプのチップ１上に、それぞれ４つの第２タイプのチップ８―１、８−２、８−３、８−４を順次積層し、第１及び第２の５チップサブブロック２００―１、２００―２を形成する。これら第１及び第２の５チップサブブロック２００―１、２００―２の各々の前述の第１タイプのチップ１の周囲領域２からなるテラス或いはステージ上に、粘性が低く液体としての性質を有する第１タイプのアンダーフィル４を供給する。ここで、供給した第１タイプのアンダーフィル４が、第２タイプのチップ８―１、８−２、８−３、８−４の側面に接触するようにする。第１タイプのアンダーフィル４は、粘性が低く、液体としての性質を発揮する絶縁性樹脂で構成する。液体としての性質を有する第１タイプのアンダーフィル４は、「毛細管現象」により、第１タイプのチップ１と最下段の第２タイプのチップ８―１との間隙、並びに、複数の第２タイプのチップ８―１、８−２、８−３、８−４同士の間隙を、第１及び第２の５チップサブブロック２００―１、２００―２の各々の中心まで、同時に侵入する。結果、第１及び第２の５チップサブブロック２００―１、２００―２の各々において、第１タイプのチップ１と最下段の第２タイプのチップ８―１との間隙、並びに、複数の第２タイプのチップ８―１、８−２、８−３、８−４同士の間隙は、同時に、液体としての性質を有する第１タイプのアンダーフィル４により完全に充填される。その後、第１及び第２の５チップサブブロック２００―１、２００―２の各々において、前述の間隙に注入された第１タイプのアンダーフィル４を硬化する。その後、第２タイプのアンダーフィル６を介して、第１及び第２の５チップサブブロック２００―１、２００―２同士を積層し、該第２タイプのアンダーフィル６を硬化する。
【０１４５】
第１の効果として、第１及び第２の５チップサブブロック２００―１、２００―２の各々を構成する第１タイプのチップ１と第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙には、既に硬化された第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６が存在する。第１及び第２の５チップサブブロック２００―１、２００―２同士を積層する工程において、硬化された第１タイプのアンダーフィル４が、第１及び第２の５チップサブブロック２００―１、２００―２の各々を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３へ印加される応力を低減する。更に、１０チップブロック３００からなる積層構造体をインターポーザ７上に積層する工程において、硬化された第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６が、１０チップブロック３００を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３へ印加される応力を低減する。結果、１０チップブロック３００を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３に、クラック等の不良が発生するのを抑制することが可能となる。
【０１４６】
第２の効果として、寸法がより大きなチップの上に、該チップより寸法のより小さな複数のチップを積層して、複数のチップサブブロックを形成する。その後、該寸法がより大きなチップの周囲領域からなるテラス或いはステージ上に、粘性が低く液体の性質を示す第１タイプのアンダーフィルを供給し、「毛細管現象」を利用して、該寸法のより小さな複数のチップ同士の間隙、並びに、該寸法のより小さな複数のチップのうち最下段のチップと前述の寸法がより大きなチップとの間隙に、同時にアンダーフィルを注入し、その後、同時に、アンダーフィルを硬化することで、アンダーフィル注入・硬化工程数を削減することができる。
【０１４７】
第３の効果として、同時にアンダーフィルを注入することを可能にするチップの積層段数には限界がある。しかし、本実施形態によれば、同時にアンダーフィルを注入することを可能にする最大の積層段数だけチップを積層して、チップサブブロックを複数形成する。その後、複数のチップサブブロックの各々を構成する複数のチップの間隙にアンダーフィルを注入し、硬化する。その後、複数のチップサブブロック同士を積層し、チップブロックからなる積層構造体を形成することで、積層構造体の積層段数が、同時にアンダーフィルを注入することを可能にするチップの積層段数を越える場合にも、前述の本発明を適用することが可能となる。
【０１４８】
（７）第７の実施形態
前述の第１の実施形態では、ウエハ２０の２次元マトリックス配列された複数の回路形成領域１４上に、複数の第２タイプのチップ８を１段積層した。しかし、本実施形態では、ウエハ２０の２次元マトリックス配列された複数の回路形成領域１４上に、複数の第２タイプのチップ８を多段積層する。以下図面を参照して詳細に説明する。
【０１４９】
（積層工程）
図２９乃至図３３は、本発明の第７の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【０１５０】
図２９に示すように、複数の回路形成領域１４の２次元配列と、該複数の回路形成領域１４の周囲を囲む周囲領域２とを含むウエハ２０を用意する。複数の回路形成領域１４の各々は、概矩形形状を有する。前述の２次元配列は、２次元マトリックス配列である。周囲領域２は、２次元マトリックス配列された複数の回路形成領域１４の各々の周囲を囲むよう平面でみて格子形状に延在する。複数の回路形成領域１４の各々は、第２の水平方向寸法Ｄ２を有する。周囲領域２は、概一定の幅Ｄ３を有する。周囲領域２の幅Ｄ３は、好ましくは、０．１ｍｍ以上である。典型的には、周囲領域２には、回路が形成されない。複数の回路形成領域１４の各々は、更に、複数の貫通電極５と、複数のバンプ３とを有する。該複数のバンプ３は、第１の面側の複数の貫通電極５の表面上に設けられる。
【０１５１】
更に、前述の第２の水平方向寸法Ｄ２を有する第２タイプのチップ８を複数用意する。複数の第２タイプのチップ８の各々は、ウエハ２０の複数の回路形成領域１４の各々と同一の寸法を有する。複数の第２タイプのチップ８の各々は、更に、複数の貫通電極５と、複数のバンプ３とを有する。第２タイプのチップ８の複数の貫通電極５と、前述のウエハ２０の複数の貫通電極５とは、水平方向において、互いに対応する位置に設けられる。第２タイプのチップ８の各々は、回路形成領域１４を有するが、周囲領域を有していない。これらウエハ２０と、複数の第２タイプのチップ８とを基本要素として、以下積層工程を行う。
【０１５２】
図２９に示すように、ウエハ２０の２次元マトリックス配列された複数の回路形成領域１４に、複数の第２タイプのチップ８をそれぞれ４段積層する。前述したように、第２タイプのチップ８の複数の貫通電極５と、前述のウエハ２０の複数の貫通電極５とは、水平方向において、互いに対応する位置に設けられるので、ウエハ２０の複数の貫通電極５と、第２タイプのチップ８の複数の貫通電極５とは、バンプ３を介して互いに電気的に接続される。水平方向でみて、ウエハ２０の回路形成領域１４と、４段積層された第２タイプのチップ８とは、完全にオーバーラップする。一方、水平方向でみて、ウエハ２０の周囲領域２は、４段積層された第２タイプのチップ８より外側に延在する。
【０１５３】
図３０に示すように、ウエハ２０の周囲領域２に第１タイプのアンダーフィル４を供給する。ここで、供給した第１タイプのアンダーフィル４が、４段積層された第２タイプのチップ８の側面に接触するようにする。第１タイプのアンダーフィル４は、粘性が低く、液体としての性質を発揮する絶縁性樹脂で構成する。液体としての性質を有する第１タイプのアンダーフィル４は、「毛細管現象」により、ウエハ２０の回路形成領域１４と第２タイプのチップ８との間隙、並びに、第２タイプのチップ８同士の間隙を、第２タイプのチップ８の中心まで、侵入する。結果、ウエハ２０の回路形成領域１４と第２タイプのチップ８との間隙、並びに、第２タイプのチップ８同士の間隙は、液体としての性質を有する第１タイプのアンダーフィル４により完全に充填される。
【０１５４】
その後、ウエハ２０の回路形成領域１４と第２タイプのチップ８との間隙、並びに、第２タイプのチップ８同士の間隙に注入された第１タイプのアンダーフィル４を硬化する。第１タイプのアンダーフィル４を熱硬化性樹脂で構成した場合、熱硬化性の第１タイプのアンダーフィル４に熱を加えることで、熱硬化することが可能となる。熱硬化性樹脂の典型例として、熱硬化性エポキシ樹脂を挙げることができる。一般には、封止の高い信頼性を確保するには、高いフィラーの含有率が好ましい。しかし、第１タイプのアンダーフィル４は、「毛細管現象」により、ウエハ２０の回路形成領域１４と第２タイプのチップ８との間隙、並びに、第２タイプのチップ８同士の間隙に侵入させるため、低い粘性を有することが要求される。よって、第１タイプのアンダーフィル４は、通常の封止樹脂に比べて低いフィラーの含有率を有する。
【０１５５】
前述したように、周囲領域２の幅Ｄ３が、０．１ｍｍ以上あれば、第１タイプのアンダーフィル４は、ニードルディスペンサを使用して、周囲領域２上に供給することができる。周囲領域２上に供給された第１タイプのアンダーフィル４が、「毛細管現象」により、ウエハ２０の回路形成領域１４と第２タイプのチップ８との間隙、並びに、第２タイプのチップ８同士の間隙に侵入することを可能にするには、ウエハ２０の回路形成領域１４と第２タイプのチップ８との間隙、並びに、第２タイプのチップ８同士の間隙は、１０μｍ以上にするのが好ましい。
【０１５６】
図３１に示すように、ウエハ２０の周囲領域２の中心線に沿って、ウエハ２０をダイシングにより複数の第１タイプのチップ１にすることで、５チップサブブロック２００を複数形成する。ここで、複数の５チップサブブロック２００の各々は、第１タイプのチップ１と、４つの第２タイプのチップ８―１、８−２、８−３、８−４と、第１タイプのチップ１の回路形成領域１４と第２タイプのチップ８との間隙、並びに、第２タイプのチップ８同士の間隙に介在する硬化された第１タイプのアンダーフィル４とからなる。第１タイプのチップ１は、第１の水平方向寸法Ｄ１を有する。第１タイプのチップ１は、回路形成領域１４と、該回路形成領域１４の外側に残存する周囲領域２とからなる。
【０１５７】
図３２に示すように、第１の５チップサブブロック２００―１と第２の５チップサブブロック２００―２とを、第２タイプのアンダーフィル６を介して積層することで、１０チップブロック３００からなる積層構造体を形成する。ここで、第１の５チップサブブロック２００―１に含まれる第２タイプのチップ８―４と、第２の５チップサブブロック２００―２に含まれる第２タイプのチップ８―４とが互いに対向するように積層する。第２タイプのアンダーフィル６は、第１タイプのアンダーフィル４と比べて、粘性が高く且つ接着力が高い樹脂で構成する。
【０１５８】
第１の５チップサブブロック２００―１を構成する第１タイプのチップ１と第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙には、既に硬化された第１タイプのアンダーフィル４が存在する。同様に、第２の５チップサブブロック２００―２を構成する第１タイプのチップ１と第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙には、既に硬化された第１タイプのアンダーフィル４が存在する。第１の５チップサブブロック２００―１と第２の５チップサブブロック２００―２とを積層する工程において、第１の５チップサブブロック２００―１の硬化された第１タイプのアンダーフィル４が、第１の５チップサブブロック２００―１を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３へ印加される応力を低減する。同様に、第２の５チップサブブロック２００―２の硬化された第１タイプのアンダーフィル４が、第２の５チップサブブロック２００―２を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３へ印加される応力を低減する。結果、第１の５チップサブブロック２００―１を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３に、クラック等の不良が発生するのを抑制することが可能となる。同様に、第２の５チップサブブロック２００―２を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３に、クラック等の不良が発生するのを抑制することが可能となる。
【０１５９】
その後、第２タイプのアンダーフィル６を硬化する。この硬化する工程は、熱硬化工程であってもよい。
【０１６０】
図３３に示すように、１０チップブロック３００からなる積層構造体をインターポーザ７上に積層する。インターポーザ７は、複数の貫通電極１３を有する。インターポーザ７の複数の貫通電極１３の配置のピッチは、積層構造体の貫通電極５の配置のピッチより広い。
【０１６１】
１０チップブロック３００を構成する第１タイプのチップ１と第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙には、既に硬化された第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６が存在する。１０チップブロック３００からなる積層構造体をインターポーザ７上に積層する工程において、硬化された第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６が、１０チップブロック３００を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３へ印加される応力を低減する。結果、１０チップブロック３００を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３に、クラック等の不良が発生するのを抑制することが可能となる。
【０１６２】
その後、封止樹脂１０で、インターポーザ７上に積層された１０チップブロック３００からなる積層構造体を封止する。ここで、封止樹脂１０は、高い信頼性を確保するため、前述の第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６と比較して、フィラーの含有量が多い。封止樹脂１０として、前述の第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６と比較して、フィラーの含有量が多い熱可塑性のエポキシ樹脂を用いることが可能である。加えて、インターポーザ７の下面に、既知の方法で再配線処理を施し、更に、貫通電極１３に電気的に接続される複数のポスト１２を形成する。これら複数のポスト１２は、複数の金属ポストで構成してもよく、典型的には、複数の銅ポストで構成してもよい。更に、インターポーザ７の下面及び前述の複数のポスト１２の側面を封止樹脂１５で封止する。具体的には、複数のポスト１２を埋め込むように、トランスファ方式を用いてインターポーザ７の下面を封止樹脂１５で封止する。複数のポスト１２が露出するまで研磨（グラインド）する。露出した複数のポスト１２上に、外部端子９を接続することで半導体装置を製造する。
【０１６３】
（効果）
本発明の第７の実施形態は、前述の第５の実施形態の効果に加えて、ポスト１２と封止樹脂１５とを設けているため、基板を実装した後の接続信頼性が向上する効果を奏する。
【０１６４】
（８）第８の実施形態
前述の第１の実施形態では、寸法の異なる複数のチップを積層して、チップサブブロックを形成する。このチップサブブロックを構成する複数のチップのうち、寸法の大きいチップの周囲領域からなるテラス或いはステージ上に、粘性が低く液体の性質を示す第１タイプのアンダーフィルを供給し、「毛細管現象」を利用して、寸法の異なる隣接するチップ同士の間隙に、アンダーフィルを注入した。
【０１６５】
しかし、本実施形態は、寸法がより大きなチップの上に、該チップより寸法のより小さな複数のチップを積層して、２つのチップサブブロックを形成する。その後、該寸法がより大きなチップの周囲領域からなるテラス或いはステージ上に、粘性が低く液体の性質を示す第１タイプのアンダーフィルを供給し、「毛細管現象」を利用して、該寸法のより小さな複数のチップ同士の間隙、並びに、該寸法のより小さな複数のチップのうち最下段のチップと、前述の寸法がより大きなチップとの間隙に、同時にアンダーフィルを注入することで、アンダーフィル注入工程数を削減する。その後、複数の間隙に注入された第１タイプのアンダーフィルを同時に硬化することで、アンダーフィル硬化工程数を削減する。その後、硬化された第１タイプのアンダーフィルを有する２つのチップサブブロック同士を、第２タイプのアンダーフィルを介して積層することで、１０チップブロックからなる積層構造体を形成する。その後、積層構造体をインターポーザ７に積層し、インターポーザ７の裏面に再配線及び複数の金属ポストを形成する。更に、インターポーザ７の裏面上であって且つ該複数の金属ポスト間を封止樹脂で封止する。該複数の金属ポストに接続される外部端子を形成することで、ウエハレベルチップ寸法パッケージ（Ｗ−ＣＳＰ）を形成する。以下図面を参照して詳細に説明する。
【０１６６】
（積層工程）
図３４乃至図３７は、本発明の第８の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【０１６７】
図３４に示すように、第１の水平方向寸法Ｄ１を有する第１タイプのチップ１を２つ用意する。更に、第１の水平方向寸法Ｄ１より小さい第２の水平方向寸法Ｄ２を有する第２タイプのチップ８を８つ用意する。第１タイプのチップ１は、複数の貫通電極５を有する。更に、第１タイプのチップ１は、複数のバンプ３を有する。該複数のバンプ３は、第１タイプのチップ１の第１の面側であって、前述の複数の貫通電極５の表面上に設けられる。第１タイプのチップ１は、更に、回路形成領域１４と、該回路形成領域１４の周囲に延在する周囲領域２とから構成される。該回路形成領域１４は、前述の第２の水平方向寸法Ｄ２を有する。即ち、該回路形成領域１４は、前述の第２タイプのチップ８と同一の水平方向寸法を有する。一方、周囲領域２は、第１の水平方向寸法Ｄ１と第２の水平方向寸法Ｄ２との差の半分に相当する幅を有する。周囲領域２の幅は、好ましくは、０．１ｍｍ以上である。典型的には、周囲領域２には、回路が形成されない。しかし、必ずしもこの構成に限定するものではなく、周囲領域２に回路が形成されてもよい。
【０１６８】
第２タイプのチップ８の各々は、複数の貫通電極５を有する。第２タイプのチップ８の複数の貫通電極５と、前述の第１タイプのチップ１の複数の貫通電極５とは、水平方向において、互いに対応する位置に設けられる。更に、第２タイプのチップ８の各々は、複数のバンプ３を有する。該複数のバンプ３は、第２タイプのチップ８の第１の面側であって、前述の複数の貫通電極５の表面上に設けられる。第２タイプのチップ８の各々は、回路形成領域１４を有するが、周囲領域を有していない。これら２つの第１タイプのチップ１と、８つの第２タイプのチップ８とを基本要素として、以下積層工程を行う。
【０１６９】
図３４に示すように、１つの第１タイプのチップ１上に、４つの第２タイプのチップ８―１、８−２、８−３、８−４を順に積層し、第１の５チップサブブロック２００―１を形成する。結果、第１の５チップサブブロック２００―１を構成する５つのチップのうち、ある１つのチップに設けられた複数の貫通電極５は、隣接するチップに設けられた複数の貫通電極５とバンプ３を介して互いに電気的に接続される。水平方向でみて、第１タイプのチップ１の回路形成領域１４と、第２タイプのチップ８とは、完全にオーバーラップする。一方、水平方向でみて、第１タイプのチップ１の周囲領域２は、第２タイプのチップ８より外側に延在する。よって、第１の５チップサブブロック２００―１は、第１タイプのチップ１の周囲領域２からなるテラス或いはステージを有する。
【０１７０】
同様に、１つの第１タイプのチップ１上に、４つの第２タイプのチップ８―１、８−２、８−３、８−４を順に積層し、第２の５チップサブブロック２００―２を形成する。結果、第２の５チップサブブロック２００―２を構成する５つのチップのうち、ある１つのチップに設けられた複数の貫通電極５は、隣接するチップに設けられた複数の貫通電極５とバンプ３を介して互いに電気的に接続される。水平方向でみて、第１タイプのチップ１の回路形成領域１４と、第２タイプのチップ８とは、完全にオーバーラップする。一方、水平方向でみて、第２の５チップサブブロック２００―２は、第２タイプのチップ８より外側に延在する。よって、第２の５チップサブブロック２００―２は、第１タイプのチップ１の周囲領域２からなるテラス或いはステージを有する。
【０１７１】
図３５に示すように、第１の５チップサブブロック２００―１の側面から、１つの第１タイプのチップ１と最下段の第２タイプのチップ８との間隙、並びに、４つの第２タイプのチップ８同士の間隙に、第１タイプのアンダーフィル４を注入し、注入された第１タイプのアンダーフィル４を硬化する。第１タイプのアンダーフィル４を注入する前に、第１タイプのチップ１が第２タイプのチップ８の下になるよう、第１の５チップサブブロック２００―１を配置する。そして、第１の５チップサブブロック２００―１において、前述の第１タイプのチップ１の周囲領域２からなるテラス或いはステージ上に、第１タイプのアンダーフィル４を供給する。ここで、供給した第１タイプのアンダーフィル４が、第２タイプのチップ８の側面に接触するようにする。第１タイプのアンダーフィル４は、粘性が低く、液体としての性質を発揮する絶縁性樹脂で構成する。液体としての性質を有する第１タイプのアンダーフィル４は、「毛細管現象」により、第１タイプのチップ１と最下段の第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙を、第１の５チップサブブロック２００―１の中心まで、侵入する。結果、第１タイプのチップ１と最下段の第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙は、液体としての性質を有する第１タイプのアンダーフィル４により完全に充填される。
【０１７２】
同様に、第２の５チップサブブロック２００―２の側面から、１つの第１タイプのチップ１と最下段の第２タイプのチップ８との間隙、並びに、４つの第２タイプのチップ８同士の間隙に、第１タイプのアンダーフィル４を注入し、注入された第１タイプのアンダーフィル４を硬化する。第１タイプのアンダーフィル４を注入する前に、第１タイプのチップ１が第２タイプのチップ８の下になるよう、第２の５チップサブブロック２００―２を配置する。そして、第２の５チップサブブロック２００―２において、前述の第１タイプのチップ１の周囲領域２からなるテラス或いはステージ上に、第１タイプのアンダーフィル４を供給する。ここで、供給した第１タイプのアンダーフィル４が、第２タイプのチップ８の側面に接触するようにする。第１タイプのアンダーフィル４は、粘性が低く、液体としての性質を発揮する絶縁性樹脂で構成する。液体としての性質を有する第１タイプのアンダーフィル４は、「毛細管現象」により、第１タイプのチップ１と最下段の第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙を、第２の５チップサブブロック２００―２の中心まで、侵入する。結果、第１タイプのチップ１と最下段の第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙は、液体としての性質を有する第１タイプのアンダーフィル４により完全に充填される。
【０１７３】
その後、第１の５チップサブブロック２００―１の前述の間隙に注入された第１タイプのアンダーフィル４を硬化する。即ち、完成された第１の５チップサブブロック２００―１は、第１タイプのチップ１と、第２タイプのチップ８と、第１タイプのチップ１と最下段の第２タイプのチップ８との間隙と、複数の第２タイプのチップ８同士の間隙とに介在する硬化された第１タイプのアンダーフィル４とから構成される。
【０１７４】
同様に、第２の５チップサブブロック２００―２の前述の間隙に注入された第１タイプのアンダーフィル４を硬化する。即ち、完成された第２の５チップサブブロック２００―２は、第１タイプのチップ１と、第２タイプのチップ８と、第１タイプのチップ１と最下段の第２タイプのチップ８との間隙と、複数の第２タイプのチップ８同士の間隙とに介在する硬化された第１タイプのアンダーフィル４とから構成される。
【０１７５】
第１タイプのアンダーフィル４を熱硬化性樹脂で構成した場合、熱硬化性の第１タイプのアンダーフィル４に熱を加えることで、熱硬化することが可能となる。熱硬化性樹脂の典型例として、熱硬化性エポキシ樹脂を挙げることができる。一般には、封止の高い信頼性を確保するには、高いフィラーの含有率が好ましい。しかし、第１タイプのアンダーフィル４は、「毛細管現象」により、第１タイプのチップ１と最下段の第２タイプのチップ８との間隙と、複数の第２タイプのチップ８同士の間隙とに侵入させるため、低い粘性を有することが要求される。よって、第１タイプのアンダーフィル４は、通常の封止樹脂に比べて低いフィラーの含有率を有する。
【０１７６】
前述したように、周囲領域２の幅が、０．１ｍｍ以上あれば、第１タイプのアンダーフィル４は、ニードルディスペンサを使用して、周囲領域２上に供給することができる。周囲領域２上に供給された第１タイプのアンダーフィル４が、「毛細管現象」により、第１タイプのチップ１と最下段の第２タイプのチップ８との間隙と、複数の第２タイプのチップ８同士の間隙とに侵入することを可能にするには、第１タイプのチップ１と最下段の第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙は、１０μｍ以上にするのが好ましい。
【０１７７】
図３６に示すように、第１の５チップサブブロック２００―１と第２の５チップサブブロック２００―２とを、第２タイプのアンダーフィル６を介して積層することで、１０チップブロック３００からなる積層構造体を形成する。ここで、第１の５チップサブブロック２００―１に含まれる第２タイプのチップ８―４と、第２の５チップサブブロック２００―２に含まれる第２タイプのチップ８―４とが互いに対向するように積層する。第２タイプのアンダーフィル６は、第１タイプのアンダーフィル４と比べて、粘性が高く且つ接着力が高い樹脂で構成する。
【０１７８】
第１の５チップサブブロック２００―１を構成する第１タイプのチップ１と第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙には、既に硬化された第１タイプのアンダーフィル４が存在する。同様に、第２の５チップサブブロック２００―２を構成する第１タイプのチップ１と第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙には、既に硬化された第１タイプのアンダーフィル４が存在する。第１の５チップサブブロック２００―１と第２の５チップサブブロック２００―２とを積層する工程において、第１の５チップサブブロック２００―１の硬化された第１タイプのアンダーフィル４が、第１の５チップサブブロック２００―１を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３へ印加される応力を低減する。同様に、第２の５チップサブブロック２００―２の硬化された第１タイプのアンダーフィル４が、第２の５チップサブブロック２００―２を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３へ印加される応力を低減する。結果、第１の５チップサブブロック２００―１を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３に、クラック等の不良が発生するのを抑制することが可能となる。同様に、第２の５チップサブブロック２００―２を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３に、クラック等の不良が発生するのを抑制することが可能となる。
【０１７９】
その後、第２タイプのアンダーフィル６を硬化する。この硬化する工程は、熱硬化工程であってもよい。
【０１８０】
図３７に示すように、１０チップブロック３００からなる積層構造体をインターポーザ７上に積層する。インターポーザ７は、複数の貫通電極１３を有する。インターポーザ７の複数の貫通電極１３の配置のピッチは、積層構造体の貫通電極５の配置のピッチより広い。
【０１８１】
１０チップブロック３００を構成する第１タイプのチップ１と第２タイプのチップ８との間隙、並びに、複数の第２タイプのチップ８同士の間隙には、既に硬化された第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６が存在する。１０チップブロック３００からなる積層構造体をインターポーザ７上に積層する工程において、硬化された第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６が、１０チップブロック３００を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３へ印加される応力を低減する。結果、１０チップブロック３００を構成する第１タイプのチップ１と第２タイプのチップ８との間のバンプ３、並びに、複数の第２タイプのチップ８同士の間のバンプ３に、クラック等の不良が発生するのを抑制することが可能となる。
【０１８２】
その後、封止樹脂１０で、インターポーザ７上に積層された１０チップブロック３００からなる積層構造体を封止する。ここで、封止樹脂１０は、高い信頼性を確保するため、前述の第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６と比較して、フィラーの含有量が多い。封止樹脂１０として、前述の第１タイプのアンダーフィル４及び第２タイプのアンダーフィル６と比較して、フィラーの含有量が多い熱可塑性のエポキシ樹脂を用いることが可能である。加えて、インターポーザ７の下面に、既知の方法で再配線処理を施し、更に、貫通電極１３に電気的に接続される複数のポスト１２を形成する。これら複数のポスト１２は、複数の金属ポストで構成してもよく、典型的には、複数の銅ポストで構成してもよい。更に、インターポーザ７の下面及び前述の複数のポスト１２の側面を封止樹脂１５で封止する。具体的には、複数のポスト１２を埋め込むように、トランスファ方式を用いてインターポーザ７の下面を封止樹脂１５で封止する。複数のポスト１２が露出するまで研磨（グラインド）する。露出した複数のポスト１２上に、外部端子９を接続することで半導体装置を製造する。
【０１８３】
（効果）
本発明の第８の実施形態は、前述の第６の実施形態の効果に加えて、ポスト１２と封止樹脂１５とを設けているため、基板を実装した後の接続信頼性が向上する効果を奏する。
【０１８４】
（９）他の変更例
上記実施形態において、第１タイプのアンダーフィル４の注入工程は、「毛細管現象」を利用して行ったが、この「毛細管現象」に加え吸引力を併せて使用してもよい。
【０１８５】
上記実施形態において、積層の対象となるチップは、複数の貫通電極を有したが、必ずしもこの構成に限定されるものではなく、貫通電極を有しない他の構成を有するチップを積層する場合にも、本発明を有効に適用することができる。
【０１８６】
上記実施形態において、積層の対象となるチップは、典型的には、ＩＣチップに代表される半導体チップを挙げることができるが、半導体チップに特に限定する必要はなく、積層され得るチップ形態のものであればよい。例えば、チップには、セラミックコンデンサチップ、センサチップ、発光素子チップ、受光素子チップ等の各種チップを含むものとする。
【０１８７】
前述したように、本発明は、同一材料からなる複数のチップを積層する場合にも適用できるが、必ずしもこれに限定する必要はなく、異なる材料からなるチップどうしを積層する場合にも適用できる。
【０１８８】
上記実施形態において、バンプを各チップの片面に配置し、バンプが配置された面を上に向けて実装する例を説明したが、変更例として、バンプを各チップの片面に配置し、バンプが配置された面を下に向けて実装する場合にも本発明を適用することができる。更なる変更例として、バンプを各チップの両面に配置し、バンプが配置された面同士を対向させて実装する場合にも本発明を適用することができる。
【０１８９】
上記実施形態において、チップ間の接続は、様々な既知の方法を使用して行うことが可能である。例えば、チップ間の接続を、加重と加熱の双方の印加により行ってもよい。また、チップ間の接続を、加重のみの印加により行ってもよい。チップ間の接続を、加熱のみにより行ってもよい。或いは、超音波の印加によりチップ間の接続を行ってもよい。更に、加重、加熱、超音波の組合せによりチップ間の接続を行ってもよい。
【０１９０】
上記実施形態において、チップの積層構造体を支持基板の上面に搭載した後、支持基板の下面に外部接続端子を形成する例を説明したが、変更例として、支持基板の下面に外部接続端子を形成した後、チップの積層構造体を支持基板の上面に搭載してもよい。
【０１９１】
上記実施形態において、支持基板上に搭載した積層構造体からなる半導体装置の製造工程に本発明を適用した例を説明したが、本発明はこれに限らず、各種チップを多段積層した積層構造体を形成する工程を含む場合であれば適用することができる。上記実施形態は、外部接続端子を有する支持基板上に積層構造体を搭載する例を示したが、ウエハレベルチップ寸法パッケージ（Ｗ−ＣＳＰ）技術を用いてチップに外部接続機能を持たせたものを基板とすることも可能である。すなわち、本発明は、支持基板が無い積層構造体の形成方法にも適用することができる。
【図面の簡単な説明】
【０１９２】
【図１】本発明の第１の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図２】本発明の第１の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図３】本発明の第１の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図４】本発明の第１の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図５】本発明の第１の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図６】本発明の第１の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図７】本発明の第２の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図８】本発明の第２の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図９】本発明の第２の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図１０】本発明の第２の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図１１】本発明の第２の実施形態の変更例に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図１２】本発明の第２の実施形態の変更例に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図１３】本発明の第２の実施形態の変更例に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図１４】本発明の第３の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図１５】本発明の第３の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図１６】本発明の第３の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図１７】本発明の第４の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図１８】本発明の第４の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図１９】本発明の第４の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図２０】本発明の第５の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図２１】本発明の第５の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図２２】本発明の第５の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図２３】本発明の第５の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図２４】本発明の第５の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図２５】本発明の第６の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図２６】本発明の第６の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図２７】本発明の第６の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図２８】本発明の第６の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図２９】本発明の第７の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図３０】本発明の第７の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図３１】本発明の第７の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図３２】本発明の第７の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図３３】本発明の第７の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図３４】本発明の第８の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図３５】本発明の第８の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図３６】本発明の第８の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【図３７】本発明の第８の実施形態に係るチップの多段積層構造体を有する半導体装置の製造工程を示す縦断面図である。
【符号の説明】
【０１９３】
１  第１タイプのチップ
２  周囲領域
３  バンプ
４  第１タイプのアンダーフィル
５  貫通電極
６  第２タイプのアンダーフィル
７  インターポーザ
８  第２タイプのチップ
８−１  第２タイプのチップ
８−２  第２タイプのチップ
８−３  第２タイプのチップ
８−４  第２タイプのチップ
９  外部端子
１０  封止樹脂
１１  ＷＣＳＰ（Ｗａｆｅｒ−Ｌｅｖｅｌ  Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）
１２  ポスト
１３  貫通電極
１４  回路形成領域
１５  封止樹脂
２０  ウエハ
１００  ２チップサブブロック
１００―１  第１の２チップサブブロック
１００―２  第２の２チップサブブロック
１００―３  第３の２チップサブブロック
１１０  ４チップサブブロック
１２０  ６チップブロック
２００  ５チップブロック
２００―１  第１の５チップサブブロック
２００―２  第２の５チップサブブロック
３００  １０チップブロック
Ｄ１  第１の水平方向寸法
Ｄ２  第２の水平方向寸法
【図１】
2006278817.tif 000003
【図２】
2006278817.tif 000004
【図３】
2006278817.tif 000005
【図４】
2006278817.tif 000006
【図５】
2006278817.tif 000007
【図６】
2006278817.tif 000008
【図７】
2006278817.tif 000009
【図８】
2006278817.tif 000010
【図９】
2006278817.tif 000011
【図１０】
2006278817.tif 000012
【図１１】
2006278817.tif 000013
【図１２】
2006278817.tif 000014
【図１３】
2006278817.tif 000015
【図１４】
2006278817.tif 000016
【図１５】
2006278817.tif 000017
【図１６】
2006278817.tif 000018
【図１７】
2006278817.tif 000019
【図１８】
2006278817.tif 000020
【図１９】
2006278817.tif 000021
【図２０】
2006278817.tif 000022
【図２１】
2006278817.tif 000023
【図２２】
2006278817.tif 000024
【図２３】
2006278817.tif 000025
【図２４】
2006278817.tif 000026
【図２５】
2006278817.tif 000027
【図２６】
2006278817.tif 000028
【図２７】
2006278817.tif 000029
【図２８】
2006278817.tif 000030
【図２９】
2006278817.tif 000031
【図３０】
2006278817.tif 000032
【図３１】
2006278817.tif 000033
【図３２】
2006278817.tif 000034
【図３３】
2006278817.tif 000035
【図３４】
2006278817.tif 000036
【図３５】
2006278817.tif 000037
【図３６】
2006278817.tif 000038
【図３７】
2006278817.tif 000039