(57)【要約】【課題】  フィルタのリターンロスを削減し、高性能であり、広帯域化可能であり、かつ小型化可能な電子回路装置を提供することである。【解決手段】  本発明は、フィルタ（１５４，１５６）と、該フィルタに接続された９０°ハイブリッド（１５０，１５２）と、を備えた電子回路装置である。本発明によれば、フィルタ（１５４、１５６）に９０°ハイブリッド（１５０、１５２）を接続することにより、９０°ハイブリッドの１端子に入力された信号が９０°ハイブリッドを通過し、フィルタで反射され、元の端子に出力されることがない。すなわち、リターンロスを削減することができる。【選択図】  図６
2006222551.tif 000002
【特許請求の範囲】
【請求項１】
フィルタと、
該フィルタに接続された９０°ハイブリッドと、
を備えた電子回路装置。
【請求項２】
入力端子と出力端子を有する第１のフィルタと、
入力端子と出力端子を有する第２のフィルタと、
第１の入力端子と、第２の入力端子とを有する第２の９０°ハイブリッドと、
を備え、
前記第１のフィルタの前記出力端子が前記第２の９０°ハイブリッドの第１の入力端子に接続し、
前記第２のフィルタの前記出力端子が前記第２の９０°ハイブリッドの第２の入力端子に接続した請求項１記載の電子回路装置。
【請求項３】
第１の出力端子と第２の出力端子を有する第１の９０°ハイブリッドを備え、
前記第１の９０°ハイブリッドの第１の出力端子が前記第１のフィルタの入力端子に接続し、
前記第１の９０°ハイブリッドの前記第２の出力端子が前記第２のフィルタの入力端子に接続した請求項１または２記載の電子回路装置。
【請求項４】
前記９０°ハイブリッドは、位相線路と集中定数回路素子の少なくとも一方で構成された請求項１から３のいずれか一項記載の電子回路装置。
【請求項５】
前記位相線路は、１／４波長線路である請求項４記載の電子回路装置。
【請求項６】
前記９０°ハイブリッドは、積層セラミックと集中定数回路素子の少なくとも一方で構成された請求項1から５のいずれか一項記載の電子回路装置。
【請求項７】
前記フィルタは、弾性波フィルタである請求項１から６のいずれか一項記載の電子回路装置。
【請求項８】
増幅回路の入力端子と出力端子の少なくとも一方に、請求項１から７のいずれか一項記載の電子回路装置が接続された電子回路装置。
【請求項９】
前記増幅回路が、携帯電話端末用高出力増幅回路または携帯電話端末用低雑音増幅回路である請求項８記載の電子回路装置。
【請求項１０】
出力端子が前記第１のフィルタの入力端子に接続された第１のミキサと、
出力端子が前記第２のフィルタの入力端子に接続された第２のミキサと、
を備えた請求項２記載の電子回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子回路装置、特に、高周波用フィルタを有する電子回路装置に関する。
【背景技術】
【０００２】
高周波用フィルタは、携帯電話などの無線装置の受信装置や送信装置に使用され、その高性能化が図られている。高周波用フィルタとしては、例えば、弾性波フィルタが用いられる。弾性波フィルタは、少量かつ軽量で角型性に優れた弾性表面波（Surface Acoustic Wave：ＳＡＷ）フィルタや、より高周波数での特性が良好でかつ小型化可能な圧電薄膜共振器（Film Bulk Acoustic Resonator：ＦＢＡＲ）フィルタがある。送信装置において、高周波フィルタは、高出力増幅回路の入力端子や出力端子または両方に接続され、所望の周波数以外の出力を防止する。一方、受信装置において、高周波フィルタは、低雑音増幅回路の入力端子や出力端子または両方に接続され、所望の周波数の信号のみを次段の増幅回路やミキサに出力する。
【特許文献１】特開２００４−１０４４４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、増幅回路の入力端子に接続されたフィルタにおいては、フィルタの出力端子側のリターンロスＳ２２、増幅回路の出力端子に接続されたフィルタにおいては、フィルタの入力端子側のリターンロスＳ１１が大きいと、増幅回路の増幅特性が悪くなる。
【０００４】
そこで、従来は、フィルタのリターンロスを削減するため、インピーダンス整合の付加、あるいはアイソレータを付加する方法が用いられている。
【０００５】
しかし、インピーダンス整合により高周波フィルタのリターンロスを削減する方法は、インピーダンス整合する周波数が回路定数に依存する。このため、広帯域なフィルタにおいては使用周波数全域でリターンロスを削減することは難しいという問題がある。一方、アイソレータを用いる方法は、アイソレータは磁性体を有するため、小型化が難しいという問題がある
【０００６】
本発明の目的は、フィルタのリターンロスを削減し、高性能であり、広帯域化可能であり、かつ小型化可能な電子回路装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明は、フィルタと、該フィルタに接続された９０°ハイブリッドと、を備えた電子回路装置である。本発明によれば、９０°ハイブリッドの１端子に入力された信号が９０°ハイブリッドを通過し、フィルタで反射され、元の端子に出力されることがない。すなわち、リターンロスを削減することができる。これにより、高性能であり、広帯域化可能であり、かつ小型化可能なフィルタ回路を有する電子回路装置を提供することができる。
【０００８】
本発明は、入力端子と出力端子を有する第１のフィルタと、入力端子と出力端子を有する第２のフィルタと、第１の入力端子と、第２の入力端子とを有する第２の９０°ハイブリッドと、を備え、前記第１のフィルタの前記出力端子が前記第２の９０°ハイブリッドの第１の入力端子に接続し、前記第２のフィルタの前記出力端子が前記第２の９０°ハイブリッドの第２の入力端子に接続した電子回路装置である。本発明によれば、出力側からのリターンロスを削減することができる。これにより、高性能でかつ広帯域化可能で小型化可能なフィルタ回路を有する電子回路装置を提供することができる。
【０００９】
本発明は、第１の出力端子と第２の出力端子を有する第１の９０°ハイブリッドを備え、前記第１の９０°ハイブリッドの第１の出力端子が前記第１のフィルタの入力端子に接続し、前記第１の９０°ハイブリッドの前記第２の出力端子が前記第２のフィルタの入力端子に接続した電子回路装置である。前記９０°ハイブリッドは位相線路を含む電子回路装置である。本発明によれば、入力側および出力側からのリターンロスを削減することができる。これにより、高性能でかつ広帯域化可能で小型化可能なフィルタ回路を有する電子回路装置を提供することができる。
【００１０】
本発明は、前記９０°ハイブリッドは位相線路と集中定数回路素子の少なくとも一方で構成された電子回路装置である。本発明によれば、位相線路または集中定数回路素子を用いることにより、簡便に、フィルタ回路を有する電子回路装置を提供することができる。
【００１１】
本発明は、前記位相線路は、１／４波長線路である電子回路装置である。本発明によれば、１／４波長線路を用いることにより、簡便に、フィルタ回路を有する電子回路装置を提供することができる。
【００１２】
本発明は、前記９０°ハイブリッドは、積層セラミックと集中定数回路素子の少なくとも一方で構成された電子回路装置である。本発明によれば、積層セラミックまたは集中定数回路素子を用いることにより、簡便に、フィルタ回路を有する電子回路装置を提供することができる。
【００１３】
本発明は、前記フィルタは、弾性波フィルタである電子回路装置である。本発明によれば、弾性波フィルタを用いることにより、簡便に、フィルタ回路を有する電子回路装置を提供することができる。
【００１４】
本発明は、増幅回路の入力端子と出力端子の少なくとも一方に、前述の電子回路装置が接続された電子回路装置である。本発明によれば、フィルタ回路のリターンロスを削減することができるため、増幅特性の良い増幅回路を有する電子回路装置を提供することができる。
【００１５】
本発明は、前記増幅回路が、携帯電話端末用高出力増幅回路または携帯電話端末用低雑音増幅回路である電子回路装置である。本発明によれば、高出力増幅特性はたは低雑音増幅特性の良い増幅回路を有する電子回路装置を提供することができる。
【００１６】
本発明は、出力端子が前記第１のフィルタの入力端子に接続された第１のミキサと、出力端子が前記第２のフィルタの入力端子に接続された第２のミキサと、を備えた電子回路装置である。本発明のよれば、リターンロスの少ない、イメージ抑圧アップコンバータやダウンコンバータを有する電子回路装置を提供することができる。
【発明の効果】
【００１７】
本発明によれば、フィルタに９０°ハイブリッドを接続することにより、９０°ハイブリッドの１端子に入力された信号が９０°ハイブリッドを通過し、フィルタで反射され、元の端子に出力されることがない。すなわち、リターンロスを削減することができる。これにより、高性能であり、広帯域化可能であり、かつ小型化可能な電子回路装置を提供することができる。
【発明を実施するための最良の形態】
【００１８】
まず、携帯電話端末用の高出力増幅回路を例に、フィルタのリターンロスが大きい場合の問題を説明する。図１は、携帯電話端末用の高出力増幅回路の入力側に接続されたフィルタのリターンロスＳ２２が−５ｄＢから−３５ｄＢまで５ｄＢごとに変化した場合の、高出力増幅回路の入力電力に対する電力付加効率の計算結果を示している。図中の数字がフィルタのリターンロスＳ２２である。フィルタのリターンロスＳ２２が大きくなると、電力付加効率は小さくなる。
【００１９】
図２は、携帯電話端末用の高出力増幅回路の出力側に接続されたフィルタのリターンロスＳ１１が−５ｄＢから−３５ｄＢまで５ｄＢごとに変化した場合の、高出力増幅回路の入力電力に対する電力付加効率の計算結果を示している。図中の数字がフィルタのリターンロスＳ１１である。フィルタのリターンロスＳ１１が大きくなると、電力付加効率は小さくなる。
【００２０】
このように、フィルタのリターンロスを削減することで、増幅回路の性能を向上させることができる。
【００２１】
図３を用い、９０°ハイブリッドの動作につき説明する。９０°ハイブリッド１１０は、第１の入力端子１１２、第２の入力端子１１４、第１の出力端子１１６、第２の出力端子１１８を有しており、第１の入力端子１１２は入力信号源１１５が接続され、入力信号源１１５はインピーダンス１２２を介し接地されている。第２の入力端子１１４、第１の出力端子１１６、第２の出力端子１１８は、それぞれ、インピーダンス１２４、インピーダンス１２６、インピーダンス１２８を介し、接地されている。
【００２２】
９０°ハイブリッドの第１の入力端子１１２に入力した信号は、第１の出力端子１１６に１／２の電力、第２出力端子１１８に１／２の電圧の大きさで出力される（図中実線矢印）。このとき、第２の出力端子１１８に出力される信号は第１の出力端子に出力される信号に対し、位相が９０°遅延している。一方、９０°ハイブリッドの出力端子側で反射された信号は、第１の出力端子１１６と第２の出力端子１１８で同じ電力の大きさで、第２の出力端子１１８の信号の位相は９０°遅延している。この場合、反射波は第２の入力端子１１４にのみ出力され、第１の入力端子１１２には出力されない（図中破線矢印）。
【００２３】
９０°ハイブリッドは位相線路である１／４波長線路を用い構成することができる。図４は、９０°ハイブリッドを位相線路を用い構成した場合の回路図である。４つの１／４波長線路１３２，１３４，１３６，１３８が用いられている。９０°ハイブリッドの第１の入力端子１１２と第１の出力端子１１６の間、第１の入力端子１１２と第２の入力端子１１４の間、第１の出力端子１１６と第２の出力端子１１８の間、第２の入力端子１１４と第２の出力端子１１８の間に、それぞれ、１／４波長線路１３２，１３４，１３６，１３８が接続される。
【００２４】
また９０°ハイブリッドは集中定数回路素子であるインダクタやキャパシタを用い構成することができる。図５は、９０°ハイブリッドを集中定数回路素子を用い構成した場合の回路図である。９０°ハイブリッドの第１の入力端子１１２、第２の入力端子１１４、第１の入力端子１１６、第２の出力端子１１８は、それぞれ、キャパシタ１４２，１４４，１４６，１４８を介し接地している。また、第１の入力端子１１２と第１の出力端子１１６の間、第１の入力端子１１２と第２の入力端子１１４の間、第１の出力端子１１６と第２の出力端子１１８の間、第２の入力端子１１４と第２の出力端子１１８の間に、それぞれ、インダクタ１４１、１４３、１４５、１４７が接続される。
【００２５】
このように、９０°ハイブリッドには、位相線路、集中定数回路素子のいずれを用いても実現することができる。また、位相線路と集中定数回路素子を混合させて実現することもできる。
【実施例１】
【００２６】
次に、９０°ハイブリッドとフィルタが接続されたフィルタ回路として、実施例1を説明する。
【００２７】
図６は、実施例１の原理を説明するための図である。まず、実施例１の構成について説明する。実施例１は、第１の９０°ハイブリッド１５０と、第２の９０°ハイブリッド１５２、第１のフィルタ１５４、第２のフィルタ１５６を備えている。第１の９０°ハイブリッド１５０の第１の出力端子１６３と第２の出力端子１６５は、第１のフィルタ１５４と第２のフィルタ１５６の入力端子にそれぞれ接続されている。第２の９０°ハイブリッド１５２の第１の入力端子１６７と第２の入力端子１６９は、第１のフィルタ１５４、第２のフィルタ１５６の出力端子にそれぞれ接続されている。
【００２８】
次に、第１の入力端子１６２に信号を入力した場合を考える。第１の９０°ハイブリッド１５０の第１の入力端子１６２には高周波信号源１５５が接続され、高周波信号源１５５はインピーダンス１７２を介し接地されている。第１のハイブリッド１５０の第２の入力端子１６４、第２のハイブリッド１５２の第１の出力端子１６６、第２のハイブリッド１５２の第２の出力端子１６８は、それぞれ、インピーダンス１７４，１７６，１７８を介し接地されている。
【００２９】
第１の９０°ハイブリッド１５０の第１の入力端子１６２に入力した入力信号は、第１の９０°ハイブリッド１５０の第１の出力端子１６３、第２の出力端子１６５に各々入力信号の１／２の電力の大きさで出力される（図中実線矢印）。第２の出力端子１６５に出力される信号は、第１の出力信号１６３に出力される信号より位相が９０°遅延している。
【００３０】
ここで、第１のフィルタ１５４と第２のフィルタ１５６で反射された信号は、第１の出力端子１６３と第２の出力端子１６５に入力する。図３を用い説明したように、フィルタで反射された信号は、第１の入力端子１６２にほとんど出力されず、第２の入力端子１６４に出力される（図中破線矢印）。その後、接地により消費される。これにより、第１の入力端子１６２の入力信号の反射波が同端子にほとんど出力されることはなく、リターンロスＳ１１は非常に小さくなる。
【００３１】
一方、第１のフィルタ１５４および第２のフィルタ１５６に入力した信号は、それぞれのフィルタにおいて所望の周波数を通過させる。通過した信号は、第２の９０°ハイブリッド１５２の第１の入力端子１６７、第２の入力端子１６９に入力する。これら信号は、同じ電力を有し、第２の入力端子１６９に入力した信号は第１の入力端子１６７に入力した信号に対し位相が９０°遅延している。２つの信号の電力が合成された信号が、第２のハイブリッド１５２の第２の出力端子１６８に出力される（図中実線矢印）。
【００３２】
このように、第１の入力端子１６２に入力した信号は、フィルタ１５４，１５６で所望の周波数成分のみ通過し、第２の出力端子１６８に出力される。これによりフィルタ回路として機能する。
【００３３】
第２のハイブリッド１５２の第２の出力端子１６８に信号が入力した場合を考える。第１のフィルタおよび第２のフィルタで反射された信号は第２の出力端子１６８にはほとんど出力されず、リターンロスＳ２２を小さくすることができる。このように、実施例１によれば、リターンロスＳ１１、リターンロスＳ２２の小さいフィルタ回路が実現できる。
【００３４】
図７は実施例１に係るフィルタ回路２４０の回路図である。フィルタ回路２４０は、第１の９０°ハイブリッド１５０、第２の９０°ハイブリッド１５２、第１のフィルタ１５４、第２のフィルタ１５６を有している。第１の９０°ハイブリット１５０は１／４波長線路１８２、１８４、１８６、１８８を有し、第２の９０°ハイブリッド１５２は１／４波長線路１９２、１９４、１９６、１９８を有している。それぞれの９０°ハイブリッド１５０，１５２において１／４波長線路は図４と同様に接続されている。第１のフィルタ、第２のフィルタにはＦＢＡＲフィルタを用いた。
【００３５】
図８は実施例１の構成を示す概略図である。積層セラミック基板に位相線路を形成し、フィルタを実装している。積層セラミックを構成する第１のセラミック基板４００上に第１のフィルタ１５４と第２のフィルタ１５６が実装されている。また、第１の９０°ハイブリッド１５０を構成する１／４波長線路１８２、１８８、および第２の９０°ハイブリッドを構成する１９２、１９８が形成されている。積層セラミックを構成する第２のセラミック基板４０２上には、第１の９０°ハイブリッドを構成する１／４波長線路１８４、１８６、並びに第２の９０°ハイブリッドを構成する１９４、１９６が形成されている。４０１はセラミック基板４００、４０２上に形成されフィルタおよび波長線路を接続するための伝送線路である。
【００３６】
第１のセラミック基板には、接続孔の位置４０４に接続孔が設けてある。第１のセラミック基板と第２のセラミック基板を積層させることにより、第１のセラミック基板上の位相線路と第２のセラミックの位相線路が接続されている。積層セラミックとしては、高温焼成セラミック基板（ＨＴＣＣ）若しくは低温焼成セタミック基板（ＬＴＣＣ）等を用いることができる。さらに、その他の多層基板またはプリント板に形成することもできる。
【００３７】
実施例１のリターンロスを評価するため、図７のように、第１の入力端子１６２、第２の入力端子１６４、第１の出力端子１６６、第２の出力端子１６８をそれぞれ、インピーダンス１７２、１７４、１７６、１７８を介し接地した。インピーダンス１７２、１７４、１７６、１７８は５０Ωとした。
【００３８】
図９は、リターンロスＳ２２の周波数依存を示す。図中の従来例はＦＢＡＲフィルタのみのフィルタ回路の場合、図中の実施例は実施例１を示している。フィルタの通過周波数は１．９２〜１．９８ＧＨｚに設計されている。従来例では、通過周波数域で約−１０ｄＢのリターンロスＳ２２であるのに対し、実施例１ではこの周波数帯域で約−３０ｄＢ程度である。このように、実施例１においては、リターンロスを約２０ｄＢ低減させたフィルタ回路を実現することができた。
【００３９】
次に、実施例１の変形例として、９０°ハイブリットを集中回路定数素子としてインダクタおよびキャパシタを用い構成したフィルタ回路を示す。図１０は実施例１の変形例の構成を示す概略図である。例えば、セラミック基板またはプリント基板である基板４１０上に、第１のフィルタ４１２、第２のフィルタ４１４を実装する。また基板４１０上に、第１の９０°ハイブリッド１５０を構成するインダクタ４２１、４２３、４２５、４２７、キャパシタ４２２、４２４、４２６，４２８、並びに、第２の９０°ハイブリッド１５２を構成するインダクタ４３１、４３３、４３５、４３７、キャパシタ４３２、４３４、４３６、４３８が実装されている。キャパシタ４２２、４２４、４２６，４２８、４３２、４３４、４３６、４３８は基板４１０に設けられた接続孔により接地されている。インダクタおよびキャパシタとしてはチップインダクタおよびチップキャパシタが用いられている。
【００４０】
このように、実施例１の９０°ハイブリッドには、位相線路、集中定数回路素子のいずれを用いても実現することができる。位相線路は、高温焼成セラミック基板（ＨＴＣＣ）若しくは低温焼成セタミック基板（ＬＴＣＣ）等の多層基板またはプリント板に形成することができる。集中回路定数素子は、チップインダクタやチップコンデンサのようなディスクリート部品を実装することもでき、または多層基板の積層部に作り込むこともできる。また、一部を位相線路、一部を集中定数回路素子を用い実現することもできる。
【実施例２】
【００４１】
実施例２は実施例１に係るフィルタ回路と増幅回路とを有する例であり、携帯電話端末用の高出力増幅回路の入力端子側にフィルタ回路を接続した例である。
【００４２】
図１１は実施例２の回路を示している。フィルタ回路２４０は実施例１の図７と同じ回路構成である。フィルタ回路２４０の出力端子２２０が、高出力増幅回路２５０の入力端子に接続されている。高出力増幅回路２５０は、段間整合回路２６０、出力側整合回路２７０、電源回路２８０、トランジスタ２９０を有する。
【００４３】
フィルタ回路２４０の出力端子２２０は、段間整合回路２６０に入力し、段間整合回路２６０の出力端子がトランジスタのベースに接続される。段間整合回路２６０は、高出力増幅回路２５０の入力インピーダンスを、トランジスタ２９０に整合させる機能を有する。段間整合回路２６０としては、例えば、入力端子をインピーダンス２６５とキャパシタ２６１を直列に接続し接地する。さらに、キャパシタ２６２を介し接地する。さらに入力端子をインダクタ２６４とキャパシタ２６３を直列に接続し、トランジスタ２９０のベースに接続する構成とする。
【００４４】
電源回路２８０は電源２８２から供給される電圧を所望の電圧にし、トランジスタ２９０のベースとコレクタに供給する。電源回路２８０としては、例えば、電源端子２１８をキャパシタ２８３、２８４を介し並列に接地させる、抵抗２８６を介しトランジスタ２９０のベースに、インダクタ２８５を介しトランジスタ２９０のコレクタに接続する構成とする。
【００４５】
トランジスタ２９０のエミッタが接地されている。トランジスタ２９０は、ベースに入力された信号を増幅し、コレクタに出力する。コレクタは出力側整合回路２７０に接続されている。
【００４６】
出力側整合回路２７０は高出力増幅回路２５０の出力インピーダンスをトランジスタ２９０に整合させる。出力側整合回路２７０は、例えば、入力端子にはキャパシタ２７２とインダクタ２７３を直列に接続し、出力端子に接続する。出力端子をインダクタ２７４を介し接地させる。さらにインピーダンス２７５とキャパシタ２７１を介し接地する構成とする。
【００４７】
次に、実施例２に係る回路の電力付加効率の測定を行った。測定は図１１のように接続して行った。フィルタ回路２４０の第１の入力端子２１０に信号源２００を接続し、フィルタ回路２４０の第２の入力端子２１２、フィルタ回路２４０の第１の出力端子２１４、高出力増幅回路の出力端子２１６を、それぞれ、インピーダンス２０２，２０４，２０６を介し接地した。電源回路２８０に電源２８２を接続した。
【００４８】
図１２は電力付加効率の入力電力依存を示す。図中の従来例はフィルタ回路としてＦＢＡＲフィルタのみを使用した場合である。図中の実施例は実施例２の結果である。実施例２の電力付加効率は、いずれの入力電力においても、従来例に比べ大きくなっている。特に入力電力が大きくなると、電力付加効率は大きく改善している。これは、フィルタ回路２４０のリターンロスＳ２２が削減できたためである。
【実施例３】
【００４９】
実施例３は携帯電話端末用の高出力増幅回路の出力端子側にフィルタ回路を接続した例である。図１３のように、高出力増幅回路２５１の出力端子にフィルタ回路２４１の入力端子を接続している。
【００５０】
実施例３に係る回路の電力付加効率の入力電力依存を図１４に示す。図中の従来例はフィルタとしてＦＢＡＲフィルタのみを使用した場合である。図中の実施例は実施例３の結果である。実施例３の電力付加効率は、入力電力の大きい領域で、従来例より大きくなっている。これは、フィルタ回路２４１のリターンロスＳ１１が削減できたためである。
【００５１】
実施例２および実施例３においては、高出力増幅回路の入力端子側または出力端子側にフィルタ回路を接続したが、高出力増幅回路の入力端子側と出力端子側両方に実施例１に係るフィルタ回路を接続しても良い。この場合はさらに高出力増幅回路の性能を向上させることができる。
【００５２】
さらに、低雑音増幅回路の入力端子側に実施例１にかかるフィルタ回路を接続すること、低雑音増幅回路の出力端子側に実施例１にかかるフィルタ回路を接続すること、低雑音増幅回路の入力端子側と出力端子側にそれぞれ実施例１にかかるフィルタ回路を接続することもできる。これらの場合は低雑音増幅回路の性能を向上させることができる。
【００５３】
前述の増幅回路とフィルタ回路を含む電子回路装置は、ひとつのモジュールとして同一パッケージで実現することもできるし、複数のパッケージを基板上で実装することもできる。
【実施例４】
【００５４】
実施例４はフィルタと、９０°ハイブリッドとミキサとを有し、ミキサの出力端子がフィルタの入力端子に接続された例であり、アップコンバータの例である。アップコンバータは、中間周波数信号（ＩＦ）の入力と局所発信電力（ＬＯ）を入力し、出力信号（ＲＦ）を出力する回路である。アップコンバータにおいては、ＩＦの周波数ωｉ、ＬＯの周波数ωＬＯ、ＲＦの周波数ωＲＦとしたとき、ＲＦ出力としてはωｉ＋ωＬＯの周波数を有している。しかし、同時にωｉ−ωＬＯの周波数も出力されるが、このωｉ−ωＬＯ成分は不要である。実施例４においては、ωｉ−ωＬＯ成分を抑圧し、かつ、出力端子側からのリターンロスを減らし、アップコンバータの性能を向上させることを目的としている。
【００５５】
図１５に実施例４に係るイメージ抑圧型アップコンバータを示す。第１のミキサ３２６と第２のミキサ３２８の出力端子が、それぞれ、第１のフィルタ３２２と第２のフィルタ３２４の入力端子３０２、３０４に接続されている。第１のフィルタ３２２と第２のフィルタ３２４の出力端子は、それぞれ、９０度ハイブリッド３１０の第１の入力端子と第２の入力端子に接続されている。９０°ハイブリッドの第１の出力端子３６０、第２の出力端子３０８は、それぞれインピーダンス３３６，３３８を介し接地されている。
【００５６】
ミキサ３２６、３２８にＩＦの入力信号ｅ（ｔ）が入力し、ミキサ３２６にＬＯ１、ミキサ３２８にＬＯ２が入力される。このとき、ＬＯ２はＬＯ１より位相を９０°進ませる。ミキサ３２６、３２８からの出力信号をそれぞれｅｉ（ｔ），ｅｑ（ｔ）とすると、ｅｑ（ｔ）はｅｉ（ｔ）に比べ位相が９０°進むことになる。ｅｉ（ｔ）、ｅｑ（ｔ）はそれぞれ第１のフィルタ３２２、第２のフィルタ３２４を通過し９０°ハイブリッドに入力する。出力端子には、ωｉ−ωＬＯ周波数成分が抑圧されたＲＦ信号が出力される。
【００５７】
さらに、第１のフィルタ３２２と第２のフィルタ３２４の出力端子がそれぞれ９０°ハイブリッド３１０の入力端子に接続されていることから、前述のように、リターンロスＳ２２が削減できる。これにより、アップコンバータの性能を向上させることができる。実施例４はアップコンバータの例であるが、ダウンコンバータにも適用できる。
【００５８】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００５９】
【図１】図１は携帯電話用増幅器の入力側にフィルタを接続した場合の電力付加効率の計算結果を示す図である。
【図２】図２は携帯電話用増幅器の出力側にフィルタを接続した場合の電力付加効率の計算結果を示す図である。
【図３】図３は９０°ハイブリッドの機能を説明するための図である。。
【図４】図４は９０°ハイブリッドを位相線路で構成した回路図である。
【図５】図５はは９０°ハイブリッドを集中定数回路素子で構成した回路図である。
【図６】図６は実施例１の原理を説明するための図である。
【図７】図７は実施例１の回路図である。
【図８】図８は実施例１の構成を示す概略図である。
【図９】図９は実施例１におけるリターンロスＳ２２の周波数依存を示した図である。
【図１０】図１０は実施例1の変形例の構成を示す概略図である。
【図１１】図１１は実施例２に係る回路の構成を示した図である。
【図１２】図１２は実施例２における電力付加効率の入力電力依存を示した図である
【図１３】図１３は実施例３に係る回路の構成を示した図である。
【図１４】図１４は実施例３における電力付加効率の入力電力依存を示した図である
【図１５】図１５は実施例４に係る回路の構成を示した図である。
【符号の説明】
【００６０】
１１０              ９０°ハイブリッド
１３２、１３４、１３６、１３８      １／４波長線路
１４１、１４３、１４５、１４７      インダクタ
１４２、１４４、１４６、１４８      キャパシタ
１５０            第１の９０°ハイブリッド
１５２            第２の９０°ハイブリッド
１５４            第１のフィルタ
１５６            第２のフィルタ
１６２            第１の９０°ハイブリッドの第１の入力端子
１６３            第１の９０°ハイブリッドの第１の出力端子
１６４            第１の９０°ハイブリッドの第２の入力端子
１６５            第１の９０°ハイブリッドの第２の出力端子
１６７            第１の９０°ハイブリッドの第１の入力端子
１６６            第１の９０°ハイブリッドの第１の出力端子
１６９            第１の９０°ハイブリッドの第２の入力端子
１６８            第１の９０°ハイブリッドの第２の出力端子
１５５            信号源
１７２、１７４、１７６、１７８  インピーダンス
１８２、１８４、１８６、１８８  １／４波長線路
１９２、１９４、１９６、１９８  １／４波長線路
２４０、２４１    フィルタ回路
２５０、２５１    高出力増幅回路
２６０            段間整合回路
２７０            出力側整合回路
２８０            電源回路
２８２            電源
２９０            トランジスタ
３１０            ９０°ハイブリッド
３２２            第１のフィルタ
３２４            第２のフィルタ
３２６            第１のミキサ
３２８            第２のミキサ
３３６、３３８    インピーダンス
４００            第１のセラミック基板
４０１            伝送線路
４０２            第２のセラミック基板
４０４            第１のセラミック基板に設けられた接続孔の位置
４１０            基板
４１２            第１のフィルタ
４１４            第２のフィルタ
４２１、４２３、４２５、４２７    インダクタ
４２２、４２４、４２６、４２８    コンデンサ
４３１、４３３、４３５、４３７    インダクタ
４３２、４３４、４３６、４３８    コンデンサ
【図１】
2006222551.tif 000003
【図２】
2006222551.tif 000004
【図３】
2006222551.tif 000005
【図４】
2006222551.tif 000006
【図５】
2006222551.tif 000007
【図６】
2006222551.tif 000008
【図７】
2006222551.tif 000009
【図８】
2006222551.tif 000010
【図９】
2006222551.tif 000011
【図１０】
2006222551.tif 000012
【図１１】
2006222551.tif 000013
【図１２】
2006222551.tif 000014
【図１３】
2006222551.tif 000015
【図１４】
2006222551.tif 000016
【図１５】
2006222551.tif 000017