(57)【要約】【課題】  発光素子における駆動動作の高速化及び安定化を実現するための構造を備えた光送信器を提供する。【解決手段】  光送信器(100)には、発光素子(130)を駆動させる駆動回路(160)の補助回路として、該パッケージ(110)内にトランジスタ回路が設けられている。この補助回路用トランジスタ(140)がＮ型ＦＥＴの場合、該Ｎ型ＦＥＴ(140)のドレイン端子(140a)は、発光素子(130)のアノード(130a)に接続されるとともに、パッケージ(110)外部に設けられた電圧源に接続され、該Ｎ型ＦＥＴ(140)のゲート端子(140b)は、パッケージ(110)外部に設けられた駆動回路(160)に接続されるとともに発光素子(140)のカソード(140b)に接続され、そして、該Ｎ型ＦＥＴ(140)のソース端子(140c)は、接地される。【選択図】  図１
2006128817.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、
一の制御素子と、二の電流端子を有し、該二の電流端子間に流れる電流が該一の制御端子に与えられる信号により制御されるトランジスタと、
前記トランジスタにおける一方の電流端子は、前記発光素子のアノード及び第１電圧源に接続され、
前記トランジスタにおける他方の電流端子は、第２電圧源に接続され、
前記トランジスタにおける制御端子は、前記発光素子のカソード及び前記発光素子の駆動回路における出力端子に接続されている光送信器。
【請求項２】
前記トランジスタ及び前記発光素子のアノードと前記第１電圧源との間に、抵抗もしくはインダクタンスを備えたことを特徴とする請求項１記載の光送信器。
【請求項３】
前記発光素子、前記トランジスタ及び前記抵抗もしくはインダクタンスを収納するパッケージをさらに備え、
少なくとも前記第１電圧源及び前記駆動回路は、前記パッケージの外部に配置されていることを特徴とする請求項１又は２記載の光送信器。
【請求項４】
前記トランジスタは、ＮＰＮ型バイポーラトランジスタであることを特長とする請求項１〜３のいずれか一記載の光送信器。
【請求項５】
前記トランジスタは、Ｎ型電界効果トランジスタであることを特長とする請求項１〜３のいずれか一記載の光送信器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、光通信システムに適用可能な光データリンクの一部を構成する、発光素子を含む光送信器に関し、特に、該光送信器において発光素子の駆動回路を安定的に高速動作させるための補助回路に関するものである。
【背景技術】
【０００２】
一般に光データリンクは、発光素子を含む送信パッケージ（光送信器）と、受光素子を含む受信パッケージとが、回路部分とともに１つのハウジング内に収納された構造を有する。この送信パッケージにおいて、発光素子を動作させるには例えば非特許文献１に示されたように、駆動回路、ＡＴＣ回路、ＡＰＣ回路が必要であるが、そのうち駆動回路については従来から種々の構成が知られている。駆動回路は大きく分けると、電流信号源駆動系の回路と電圧信号源駆動系の回路に分けられる。図５は、種々の駆動回路を示した図であり、図５（ａ）は、シリーズ駆動回路、図５（ｂ）はシャント駆動回路、図５（ｃ）はコンプリメンタリ駆動回路（トーテムポール等含む）、図５（ｄ）は電圧信号源駆動回路の各構成を示している。なお、図５にはＮＰＮ型バイポーラ接合トランジスタ（以下、ＢＪＴという）を利用した回路例が示されているが、ＰＮＰ型ＢＪＴであってもよく、また、Ｎ型電界効果トランジスタやＰ型電界効果トランジスタ（以下、ＦＥＴという）であってもよい。さらに、この図５では、コレクタ出力の回路が示されているが、波形が乱れやすいという欠点はあるもののエミッタ出力の回路であってもよい。
【０００３】
上述のような各種駆動回路には、それぞれ一長一短があり、使えるトランジスタの特性や発光素子の性能によって優劣はさまざまである。ただし、シリーズ駆動回路（図５（ａ））を基準として考えると、概ね、シャント駆動回路（図５（ａ））は少ない素子数で構成可能であり高速動作が可能ではあるが、変調度を大きくとりにくく、電流制御性が悪いという特長がある。また、コンプリメンタリ駆動回路（図５（ｃ））は、高速で大きな変調度がとれ、電流制御性もよいが、ＩＣプロセスが難しいという特長がある。さらに、電圧信号源駆動回路（図５（ｄ））は、ノイズ放射は少ないが、消費電力が大きいという特長がある。光通信用データリンクでは、高速に動作すること、近年ではＩＣやトランジスタのｆｔに近い領域（１／１０〜１／２）で動作すること、及び低コスト性が第一の要求事項になる。そこで、電流制御性が高くＩＣプロセスが簡易なシリーズ駆動回路や、高速な電圧信号源駆動が最もよく利用される。
【０００４】
なお、特許文献１には、特性の異なるＮＰＮ型ＢＪＴ、ＰＮＰ型ＢＪＴを利用可能にしたコンプリメンタリ駆動回路が開示され、特許文献２には、低電源電圧で動作させるシリーズ駆動回路が開示され、さらに、特許文献３には、シャント駆動回路なみに少ない素子数で構成可能なシリーズ駆動回路が開示されている。
【特許文献１】特開１９９３−００７１４４号公報
【特許文献２】特開２００１−０１５８５４号公報
【特許文献３】特開２００１−３２０１２１号公報
【非特許文献１】羽鳥、他、“光通信光学（１）”、コロナ社、ｐｐ．１７〜２１（１９９８）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
光送信器に適用される従来の発光素子用駆動回路は、下記の課題がある。すなわち、上記特許文献１及び特許文献２に記載された駆動回路は、高速動作には向かない。また、上記特許文献３に記載された駆動回路は、信号電流波形の立ち上がり及び立ち下がりが非対称であり（波形が歪む）、かつ電流制御性が低い。
【０００６】
また、上記特許文献１に記載された駆動回路は、高速に動作するＰＮＰ型ＢＪＴが作りにくいため、また、上記特許文献２に記載された駆動回路は、低消費電力向けのシリーズ駆動回路であるのため、いずれも高速動作しにくい。
【０００７】
さらに、上記特許文献３に記載された駆動回路は、エミッタ出力のシリーズ駆動回路であって、信号波形の立ち上がり時はトランジスタのエミッタから電流が流れ出して、強制的にエミッタ電圧を引き上げるため、高速動作が可能ではある一方、立ち下がり時はトランジスタが先にＯＦＦしてしまうので、発光素子（ＬＤ：Laser Diode）の動作遅延が発生してしまう（ＬＤの時定数で決まる）。また、発光素子がエミッタにダイレクトに接続されるため、電流制御性が低い。
【０００８】
動作安定性や電流制御性を考えると、コレクタ出力のシリーズ駆動回路か、あるいは電圧信号源駆動回路が好ましい。しかしながら、これら駆動回路では、ＩＣプロセスによって動作速度の上限が定まってしまう。高速化のために、駆動ＩＣと発光素子を並べて実装したり、集積化したりする方法もあるが、コストに影響してしまう。というのは、ＬＤを収納してあるパッケージに駆動ＩＣも収納すると、入出力のピン数が大きく増え、かつ当該パッケージの発熱の問題から、パッケージや該パッケージを保持する機構部品が特殊なものとならざるを得ないためである。
【０００９】
この発明は、上述のような課題を解決するためになされたものであり、光データリンクに適用される光送信器として、発光素子の駆動回路を安定的に高速動作させるための構造を備えた光送信器を提供することを目的としている。
【課題を解決するための手段】
【００１０】
光データリンクは、一般に、発光素子を収納した送信パッケージと、受光素子を収納した受信パッケージとが、回路部分とともに１つのハウジングに収納された構造を有する。特に、この発明に係る光送信器は、上記光データリンクへの適用を想定し、送信パッケージに収納された発光素子を駆動する駆動回路を安定的に高速動作させるための、トランジスタにより構成される補助回路を該送信パッケージ内に新たに設けたことを特長としている。
【００１１】
具体的に、この発明に係る光送信器（送信パッケージ）は、発光素子と、トランジスタを備える。上記トランジスタは、一の制御素子と、二の電流端子を有し、該二の電流端子間に流れる電流が該一の制御端子に与えられる信号により制御される。特に、上記トランジスタにおける一方の電流端子は、発光素子のアノード及び第１電圧源に接続され、上記トランジスタにおける他方の電流端子は、第２電圧源に接続され、そして、上記トランジスタにおける制御端子は、発光素子のカソード及び発光素子の駆動回路における出力端子に接続されている。
【００１２】
なお、この発明に係る光送信器において、上記トランジスタ及び上記発光素子のアノードと上記第１電圧源との間には、抵抗もしくはインダクタンスが配置されてもよい。
【００１３】
また、この発明に係る光送信器は、上記発光素子、上記トランジスタ及び上記抵抗もしくはインダクタンスを収納するパッケージをさらに備える。このとき、少なくとも上記第１電圧源及び上記駆動回路は、当該パッケージの外部に配置されるのが好ましい。
【００１４】
さらに、この発明に係る光送信器において、上記トランジスタは、ＮＰＮ型バイポーラトランジスタ及びＮ型電界効果トランジスタのいずれかであるのが好ましい。
【発明の効果】
【００１５】
この発明は、発光素子が収納されたパッケージ内に該発光素子の駆動回路の補助回路を新たに設けられているので、駆動回路との併用により発光素子の安定した高速駆動を可能にする。
【発明を実施するための最良の形態】
【００１６】
以下、この発明に係る光送信器の各実施形態を、図１〜図４を用いて詳細に説明する。なお、図面の説明において、同一部位、同一部材には同一符号を付して重複する説明を省略する。
【００１７】
（第１実施形態）
【００１８】
図１は、この発明に係る光送信器（光データリンクにおける送信パッケージ）の第１実施形態の構成を示す図である。
【００１９】
特に、図１（ａ）に示された光送信器１００は、発光素子１３０と、該発光素子１３０を収納する送信パッケージ１１０と、該送信パッケージ１１０の外部に用意される駆動回路１６０と、該駆動回路１６０の補助回路であって、発光素子１３０とともに送信パッケージ１１０内に収納されるとともにＮ型ＦＥＴ１４０で構成された補助回路とを備える。
【００２０】
送信パッケージ１１０内の補助回路において、Ｎ型ＦＥＴ１４０のドレイン端子１５０ａは、発光素子１３０のアノード１３０ａに接続されるとともに送信パッケージ１１０の外部に設けられた電圧源にリードピン１２０を介して接続されている。Ｎ型ＦＥＴ１４０のゲート端子１４０ｂは、送信パッケージ１１０の外部に設けられた、発光素子１３０の駆動回路１６０にリードピン１２０を介して接続されるとともに該発光素子１３０のカソード１３０ｂに接続されている。そして、Ｎ型ＦＥＴ１４０のソース端子１４０ｃは、リードピン１２０を介して接地されている。
【００２１】
ここで、Ｎ型ＦＥＴ１４０のドレイン端子１４０ａと電圧源とは、送信パッケージ１１０のリードピン１２０を介して直接接続されてもよいが、送信パッケージ１１０の外部に配置された素子１５０ａ（Ｅ１）及び内部に配置された素子１５０ｂ（Ｅ２）を介して接続されてもよい。この場合、外部素子Ｅ１と内部素子Ｅ２は、図１（ｂ）の表に示されたように、抵抗Ｒ及びインダクタＬの組み合わせが可能である。なお、図１（ｂ）の表において、記号“−”は、抵抗Ｒ及びインダクタＬのいずれも介することなく接続されることを意味している。また、より一層の高速化及び小型化を可能にするため、送信パッケージ１１０内に収納される内部素子Ｅ２は、抵抗Ｒのみ、インダクタＬのみ、及びＲＬ直列のいずれかであるのが好ましい。一方、Ｎ型ＦＥＴ１４０のソース端子１４０ｃも、送信パッケージ１１０のリードピン１２０を介して直接接地されてもよいが、送信パッケージ１１０の外部に配置された素子１５０ｃ（Ｅ３）及び内部に配置された素子１５０ｄ（Ｅ４）を介して接続されてもよい。この場合、外部素子Ｅ３と内部素子Ｅ４は、図１（ｃ）の表に示されたように、抵抗Ｒ及びインダクタＬの種々の組み合わせが可能である。この図１（ｃ）の表においても、記号“−”は、抵抗Ｒ及びインダクタＬのいずれも介することなく接続されることを意味している。
【００２２】
送信パッケージ１１０の外部に容易される駆動回路１６０は、電流信号源駆動系であっても電圧信号源駆動系であってもよい。また、電圧源の出力電圧と駆動回路１６０の出力のＨ／Ｌ電圧レベルは必要な消光比に応じて決められる。以上のように構成された補助回路が従来の電圧信号源駆動回路やシリーズ駆動回路と組み合わせられることにより、発光素子１３０の高速駆動を可能にする。
【００２３】
（第２実施形態）
【００２４】
なお、図１（ａ）に示された補助回路は、Ｎ型ＦＥＴにより構成された例であるが、このＮ型ＦＥＴに換え、Ｐ型ＦＥＴが適用されても同様の効果が得られる。
【００２５】
すなわち、この第２実施形態に係る光送信器の補助回路（Ｐ型ＦＥＴにより構成された補助回路）の構成を、図１（ａ）を部分的に利用して説明すると、Ｎ型ＦＥＴに換えてＰ型ＦＥＴが適用されると、発光素子１３０のアノード及びカソードが逆に接続される。この場合、置換されたＰ型ＦＥＴのソース端子は発光素子１３０のカソードに接続されるとともに送信パッケージ１１０の外部に設けられた電圧源にリードピン１２０を介して接続される。Ｐ型ＦＥＴのゲート端子は送信パッケージ１１０の外部に設けられた発光素子１３０の駆動回路１６０に接続されるとともに発光素子１３０のアノードに接続される。そして、Ｐ型ＦＥＴのドレイン端子は送信パッケージ１１０のリードピン１２０を介して接地される。
【００２６】
この置換されたＰ型ＦＥＴで構成された補助回路においても、Ｐ型ＦＥＴのソース端子と電圧源とは、送信パッケージ１１０のリードピン１２０を介して直接接続されてもよいが、送信パッケージ１１０の外部に配置された素子１５０ａ（Ｅ１）及び内部に配置された素子１５０ｂ（Ｅ２）を介して接続されてもよい。この場合も、外部素子Ｅ１と内部素子Ｅ２は、図１（ｂ）の表に示されたように、抵抗Ｒ及びインダクタＬの組み合わせが可能である。また、より一層の高速化及び小型化を可能にするため、送信パッケージ１１０内に収納される内部素子Ｅ２は、抵抗Ｒのみ、インダクタＬのみ、及びＲＬ直列のいずれかであるのが好ましい。一方、Ｐ型ＦＥＴのドレイン端子も、送信パッケージ１１０のリードピン１２０を介して直接接地されてもよいが、送信パッケージ１１０の外部に配置された素子１５０ｃ（Ｅ３）及び内部に配置された素子１５０ｄ（Ｅ４）を介して接続されてもよい。外部素子Ｅ３と内部素子Ｅ４は、図１（ｃ）の表に示されたように、抵抗Ｒ及びインダクタＬの種々の組み合わせが可能である。
【００２７】
（第３実施形態）
【００２８】
次に、図２は、この発明に係る光送信器（光データリンクにおける送信パッケージ）の第３実施形態の構成を示す図である。
【００２９】
特に、図２（ａ）に示された光送信器２００は、発光素子２３０と、該発光素子２３０を収納する送信パッケージ２１０と、該送信パッケージ２１０の外部に用意される駆動回路２６０と、該駆動回路２６０の補助回路であって、発光素子２３０とともに送信パッケージ２１０内に収納されるとともにＮＰＮ型ＢＪＴ２４０で構成された補助回路とを備える。
【００３０】
送信パッケージ２１０内の補助回路において、ＮＰＮ型ＢＪＴ２４０のコレクタ端子２５０ａは、発光素子２３０のアノード２３０ａに接続されるとともに送信パッケージ２１０の外部に設けられた電圧源にリードピン２２０を介して接続されている。ＮＰＮ型ＢＪＴ２４０のベース端子２４０ｂは、送信パッケージ２１０の外部に設けられた、発光素子２３０の駆動回路２６０にリードピン２２０を介して接続されるとともに該発光素子２３０のカソード２３０ｂに接続されている。そして、ＮＰＮ型ＢＪＴ２４０のエミッタ端子２４０ｃは、リードピン２２０を介して接地されている。
【００３１】
ここで、ＮＰＮ型ＢＪＴ２４０のコレクタ端子２４０ａと電圧源とは、送信パッケージ２１０のリードピン２２０を介して直接接続されてもよいが、送信パッケージ２１０の外部に配置された素子２５０ａ（Ｅ１）及び内部に配置された素子２５０ｂ（Ｅ２）を介して接続されてもよい。この場合、外部素子Ｅ１と内部素子Ｅ２とは、図２（ｂ）の表に示されたように、抵抗Ｒ及びインダクタＬの組み合わせが可能である。なお、図２（ｂ）の表において、記号“−”は、抵抗Ｒ及びインダクタＬのいずれも介することなく接続されることを意味している。また、より一層の高速化及び小型化を可能にするため、送信パッケージ２１０内に収納される内部素子Ｅ２は、抵抗Ｒのみ、インダクタＬのみ、及びＲＬ直列のいずれかであるのが好ましい。一方、ＮＰＮ型ＢＪＴ２４０のエミッタ端子２４０ｃも、送信パッケージ２１０のリードピン２２０を介して直接接地されてもよいが、送信パッケージ２１０の外部に配置された素子２５０ｃ（Ｅ３）及び内部に配置された素子２５０ｄ（Ｅ４）を介して接続されてもよい。この場合、外部素子Ｅ３と内部素子Ｅ４とは、図２（ｃ）の表に示されたように、抵抗Ｒ及びインダクタＬの種々の組み合わせが可能である。この図２（ｃ）の表においても、記号“−”は、抵抗Ｒ及びインダクタＬのいずれも介することなく接続されることを意味している。
【００３２】
送信パッケージ２１０の外部に容易される駆動回路２６０は、電流信号源駆動系であっても電圧信号源駆動系であってもよい。また、電圧源の出力電圧と駆動回路２６０の出力のＨ／Ｌ電圧レベルは必要な消光比に応じて決められる。以上のように構成された補助回路が従来の電圧信号源駆動回路やシリーズ駆動回路と組み合わせられることによっても、発光素子２３０の高速駆動を可能にする。
【００３３】
（第４実施形態）
【００３４】
なお、図２（ａ）に示された補助回路は、ＮＰＮ型ＢＪＴにより構成された例であるが、このＮＰＮ型ＢＪＴに換え、ＰＮＰ型ＢＪＴが適用されても同様の効果が得られる。
【００３５】
すなわち、この第４実施形態に係る光送信器の補助回路（ＰＮＰ型ＢＪＴにより構成された補助回路）の構成を、図２（ａ）を部分的に利用して説明すると、ＮＰＮ型ＢＪＴに換えてＰＮＰ型ＢＪＴが適用されると、発光素子２３０のアノード及びカソードが逆に接続される。この場合、置換されたＰＮＰ型ＢＪＴのソース端子は発光素子２３０のカソードに接続されるとともに送信パッケージ２１０の外部に設けられた電圧源にリードピン２２０を介して接続される。ＰＮＰ型ＢＪＴのゲート端子は送信パッケージ２１０の外部に設けられた発光素子２３０の駆動回路２６０に接続されるとともに発光素子２３０のアノードに接続される。そして、ＰＮＰ型ＢＪＴのドレイン端子は送信パッケージ２１０のリードピン２２０を介して接地される。
【００３６】
この置換されたＰＮＰ型ＢＪＴで構成された補助回路においても、ＰＮＰ型ＢＪＴのエミッタ端子と電圧源とは、送信パッケージ２１０のリードピン２２０を介して直接接続されてもよいが、送信パッケージ２１０の外部に配置された素子２５０ａ（Ｅ１）及び内部に配置された素子２５０ｂ（Ｅ２）を介して接続されてもよい。この場合も、外部素子Ｅ１と内部素子Ｅ２は、図２（ｂ）の表に示されたように、抵抗Ｒ及びインダクタＬの組み合わせが可能である。また、より一層の高速化及び小型化を可能にするため、送信パッケージ２１０内に収納される内部素子Ｅ２は、抵抗Ｒのみ、インダクタＬのみ、及びＲＬ直列のいずれかであるのが好ましい。一方、ＰＮＰ型ＢＪＴのコレクタ端子も、送信パッケージ２１０のリードピン２２０を介して直接接地されてもよいが、送信パッケージ２１０の外部に配置された素子２５０ｃ（Ｅ３）及び内部に配置された素子２５０ｄ（Ｅ４）を介して接続されてもよい。外部素子Ｅ３と内部素子Ｅ４は、図２（ｃ）の表に示されたように、抵抗Ｒ及びインダクタＬの種々の組み合わせが可能である。
【実施例１】
【００３７】
以下、電圧信号源駆動系（電圧信号を出力する）の回路について、図１に示された構造の光送信器を例に具体的に説明する。簡単のため、素子Ｅ１、Ｅ３及びＥ４は、配置されていないものとし、素子Ｅ２として抵抗Ｒのみ配置されているものとする。また、電圧源は２（Ｖ）、抵抗Ｒ＝１６（Ω）、入力信号（駆動回路１６０の出力信号Ｖｏ）はＬｏｗ＝０（Ｖ）、Ｈｉｇｈ＝０．８（Ｖ）とする。また、Ｎ型ＦＥＴ１４０は、Ｖｇｓ＝０（Ｖ）においてドレイン電流が０（ｍＡ）、Ｖｇｓ＝０．８（Ｖ）においてドレイン電流が２０（ｍＡ）流れる性能を有するものとする。発光素子１３０は、論理Ｌｏｗレベルが順方向電流ＩＬＤ＝５（ｍＡ）において順方向電圧Ｖｆ＝０．８（Ｖ）、論理Ｈｉｇｈレベルが順方向電流ＩＬＤ＝５０（ｍＡ）において順方向電圧Ｖｆ＝１．２（Ｖ）になる性能を有するものとする。
【００３８】
駆動回路１６０の出力信号Ｖｏ＝０（ｖ）の時、Ｎ型ＦＥＴ１４０に電流は流れないが、発光素子１３０は順方向にバイアスされるので、電圧源からの電流は抵抗Ｒ（内部素子Ｅ２）を経て全て発光素子１３０に流れ、駆動回路１６０の出力に吸い込まれる。その結果、ドレイン電圧Ｖｄ＝１．２（Ｖ）、発光素子１３０の順方向電流ＩＬＤ＝５０（ｍＡ）になる。ゲート電圧Ｖｇ＝０．８（Ｖ）の時、Ｎ型ＦＥＴ１４０はＯＮとなるため、ドレイン電流ＩＦＥＴ＝２０（ｍＡ）となる。このときの抵抗Ｒにおける電圧降下は１６（Ω）×２０（ｍＡ）＝０．３２（Ｖ）である（実際には発光素子１３０側にも電流が流れるのでこの値よりも僅かに大きい電流、大きな電圧降下が発生する）。したがって、発光素子１３０の両端電圧は２−０．３２＝１．６８（最大で、実際は１．６（Ｖ）程度）となる。すなわち、ドレイン電圧Ｖｄ＝１．６（Ｖ）で、発光素子１３０の順方向電流ＩＬＤ＝５（ｍＡ）となる。図1（ａ）に示された光送信器において、駆動回路１６０の出力を０（Ｖ）から０．８（Ｖ）の間で変調することにより、発光素子１３０を流れる順方向電流ＩＬＤを５（ｍＡ）から５０（ｍＡ）の間で変調可能になる。重要な点は、駆動回路１６０における出力のＨｉｇｈレベルが０．８（Ｖ）ですむ点である。なぜなら、補助回路要素として用意されたＮ型ＦＥＴ１４０がない場合には直接１．２（Ｖ）から０．８（Ｖ）の変調信号を発光素子１３０に印加しないと同様の変調はできないからである。
【００３９】
なお、内部素子Ｅ２として抵抗Ｒがない場合、逆に小さな振幅ですむようにも思えるが、該抵抗Ｒがない場合には低インピーダンスな発光素子１３０を直接駆動させなければなくなる。また、通常、発光素子１３０が収納された送信パッケージ１１０には、それぞれインダクタンスを有するリードピン１２０が設けられている。このインダクタンスを例えば１（ｎＨ）とすると、３（ＧＨｚ）ではインピーダンスは１９（Ω）になるため、リードピン１２０のインピーダンスは設計上考えざるを得ない。
【００４０】
図３は、その送信パッケージの構成を示す平面図（図３（ａ））及び側面図（図３（ｂ））を示す。
【００４１】
図３に示された送信パッケージは、ステム３００を備え、このステム３００の面３４０、３５０上に、図４に示されたような回路が搭載される。ステム３００には、内部に収納される素子と外部とを電気的に接続するための接続用リードピン３１０を保持する貫通孔が設けられており、これら接続用リードピン３１０は、封止ガラス３２０によりステム３００に固定されている。また、ステム３００には、ＧＮＤリードピン３１０が金属３３０により固定されている。
【００４２】
このように、図３に示された送信用パッケージには、４本のリードピン３１０が示されているが、ステム３００をパッケージ電位にしても、ＧＮＤや電源からも浮かした状態で新たにケースピンを設けてもかまわない。また、図４に示された回路には、発光素子（ＬＤ）４１０の光パワーをモニタするための受光素子（ＰＤ）４２０が設けられており、該受光素子４２０のカソードが外部に引き出されている。この回路では、受光素子４２０のアノードはＧＮＤに内部で接続されているが、電源ピンに接続されていても、全く別にアノードピンを出してもよい。
【００４３】
この送信パッケージは、金メッキされたコバールからなるステム３００と、金メッキされたリードピン３１０と、ステム３００と接続用リードピン３１０を絶縁する封止ガラス３２０を備える。発光素子４１０（台座に載せた発光素子）はステム３００の面３５０に実装される一方、受光素子４２０（モニタＰＤ）はステム３００の面３４０に実装される。また、抵抗Ｒ４４０とＮ型ＦＥＴ４３０もステム３００の面３５０に実装される。そして、送信パッケージ内に収納された各素子は互いに、あるいは接続用リードピン３１０と直径２５μｍの金ワイアで結線される。
【００４４】
なお、接続用リードピン３１０の長さは通常９ｍｍ程度であるが、これは製造プロセスにおいて検査上この程度の長さが好ましいためである。実際に光データリンクに組み込まれるときには、ステム３００の外面（底面）から1〜５ｍｍ程度の必要な長さに切られる。したがって、この送信パッケージにおけるインダクタは等価的に２〜５（ｎＨ）程度になり、接続用リードピン３１０のインダクタンスを無視することは難しい。
【００４５】
このような回路では、発光素子４１０に印加される電圧信号を利用して、ＦＥＴ４３０を高速動作させる。すなわち、発光素子４１０のカソード電圧を信号とは逆に動かして、ＦＥＴ４３０の高速駆動をサポートしているのである。通常、２．５Ｇｂｐｓの光伝送を行う場合、２．５Ｇｂｐｓ＋数十％程度の動作速度を有する発光素子（ＬＤ）４１０が利用されるが、補助回路用に用意されるＦＥＴ４３０は普通ｆｔ（増幅度が１となる限界周波数）が数十ＧＨｚと高速で動作するものが利用可能である。なお、動作速度の観点からは、光素子、例えばレーザダイオード、と電子素子であるＦＥＴやＢＪＴを比較したとき、後者の方が圧倒的の高速性能に優れている。また、ＦＥＴの容量はＬＤの容量より小さいので容量による問題もほとんどない。例えば、ＬＤは普通２〜３０（ｐＦ）であるのに対し、２０（ｍＡ）程度の電流を流すＦＥＴの容量は高々１００〜２００（ｆＦ）程度であり、ＬＤ容量や実装などによる寄生容量のほうが大きいことが知られている。
【産業上の利用可能性】
【００４６】
この発明は、光通信システムに適用される光データリンク、特に該光データリンクの一部を構成する光送信器において、発光素子の駆動回路を安定的に高速動作させるための補助回路に適用される。
【図面の簡単な説明】
【００４７】
【図１】この発明に係る光送信器（送信パッケージ）の第１実施形態の構成を示す図（補助回路をＮ型ＦＥＴで構成）である。
【図２】この発明に係る光送信器（送信パッケージ）の第３実施形態の構成を示す図（補助回路をＮＰＮ型ＢＪＴで構成）である。
【図３】送信パッケージの構造を示す図である。
【図４】図３に示されたパッケージに搭載される補助回路の構成を示す図である。
【図５】従来の駆動回路の構成を示す図である。
【符号の説明】
【００４８】
１００、２００…送信パッケージ（光送信器）
１１０、２１０…パッケージ
１２０、２２０、３１０…リードピン
１３０、２３０、４１０…発光素子
１４０、４３０…Ｎ型ＦＥＴ
１６０、２６０…駆動回路
２４０…ＮＰＮ型ＢＪＴ
【図１】
2006128817.tif 000003
【図２】
2006128817.tif 000004
【図３】
2006128817.tif 000005
【図４】
2006128817.tif 000006
【図５】
2006128817.tif 000007