(57)【要約】【課題】  絶縁層及び電極の形状安定性とパターン精度とを向上させて工程効率を改善し，電子放出特性を均一に安定化して高解像度及び高画質の素子の製作を可能にする電子放出素子及びその製造方法を提供する。【解決手段】  所定の間隔を置いて互いに対向配置される第１基板２及び第２基板４と，第１基板２上に形成されるカソード電極６と，カソード電極６に形成される電子放出部１２と，電子放出部１２を露出させる開口部８１を有し，カソード電極６上に形成される絶縁層８と，絶縁層８の開口部８１に対応する開口部１０１を有し，絶縁層８上に形成されるゲート電極１０と，第２基板４上に形成される蛍光層１４と，蛍光層１４の一面に形成される少なくとも１つのアノード電極１８と，を備え，カソード電極６とゲート電極１０とが薄膜からなり，絶縁層８が厚膜からなることを特徴とする。【選択図】    図１
2006073516.tif 000002
【特許請求の範囲】
【請求項１】
所定の間隔を置いて互いに対向配置される第１基板及び第２基板と，
前記第１基板上に形成されるカソード電極と，
前記カソード電極に形成される電子放出部と，
前記電子放出部を露出させる開口部を有し，前記カソード電極上に形成される絶縁層と，
前記絶縁層の開口部に対応する開口部を有し，前記絶縁層上に形成されるゲート電極と，
前記第２基板上に形成される蛍光層と，
前記蛍光層の一面に形成される少なくとも１つのアノード電極と，
を備え，
前記カソード電極と前記ゲート電極とが薄膜からなり，前記絶縁層が厚膜からなることを特徴とする，電子放出素子。
【請求項２】
前記カソード電極及び前記ゲート電極の厚さは，それぞれ２０００〜３０００Åであることを特徴とする，請求項１に記載の電子放出素子。
【請求項３】
前記絶縁層の厚さは，３μｍ以上であることを特徴とする，請求項１または２に記載の電子放出素子。
【請求項４】
前記ゲート電極の開口部の幅は，前記絶縁層の開口部の幅より大きいことを特徴とする，請求項１〜３のいずれかに記載の電子放出素子。
【請求項５】
前記ゲート電極の開口部の周囲は前記電子放出部から均一な距離を有することを特徴とする，請求項４に記載の電子放出素子。
【請求項６】
前記電子放出部は，カーボンナノチューブ，黒鉛，黒鉛ナノファイバ，ダイアモンド，ダイアモンド状カーボン，Ｃ６０，及びシリコンナノワイヤからなる群から選択されることを特徴とする，請求項１〜５のいずれかに記載の電子放出素子。
【請求項７】
所定の間隔を置いて互いに対向配置される第１基板及び第２基板と，
前記第１基板上に形成されるカソード電極と，
前記カソード電極に形成される電子放出部と，
第１絶縁層を介在して前記カソード電極の上部に形成されるゲート電極と，
第２絶縁層を介在して前記ゲート電極の上部に形成される少なくとも１つの集束電極と，
前記第２基板上に形成される蛍光層と，
前記蛍光層の一面に形成される少なくとも１つのアノード電極と，
を備え，
前記第１絶縁層，前記ゲート電極，前記第２絶縁層，及び前記集束電極は，前記電子放出部を露出させる開口部を各々有し，
前記カソード電極，前記ゲート電極及び前記集束電極は薄膜からなり，前記第１絶縁層及び前記第２絶縁層は厚膜からなることを特徴とする，電子放出素子。
【請求項８】
前記カソード電極，前記ゲート電極，及び前記集束電極の厚さは，それぞれ２０００〜３０００Åであることを特徴とする，請求項７に記載の電子放出素子。
【請求項９】
前記絶縁層及び前記第２絶縁層の厚さは，それぞれ３μｍ以上であることを特徴とする，請求項７または８に記載の電子放出素子。
【請求項１０】
前記ゲート電極の開口部の幅は，前記第１絶縁層の開口部の幅より大きいことを特徴とする，請求項７〜９のいずれかに記載の電子放出素子。
【請求項１１】
前記ゲート電極の開口部の周囲は，前記電子放出部から均一な距離を有することを特徴とする，請求項１０に記載の電子放出素子。
【請求項１２】
前記集束電極の開口部の幅は，前記第２絶縁層の開口部の幅より大きいことを特徴とする，請求項７〜１１のいずれかに記載の電子放出素子。
【請求項１３】
前記電子放出部は，カーボンナノチューブ，黒鉛，黒鉛ナノファイバ，ダイアモンド，ダイアモンド状カーボン，Ｃ６０，及びシリコンナノワイヤからなる群から選択されることを特徴とする，請求項７〜１２のいずれかに記載の電子放出素子。
【請求項１４】
（ａ）基板上に薄膜工程でカソード電極を形成する段階と，
（ｂ）前記カソード電極を覆うように，前記基板全面に厚膜工程で絶縁層を形成する段階と，
（ｃ）前記絶縁層上に薄膜工程でゲート電極層を形成し，前記ゲート電極層に開口部を形成する段階と，
（ｄ）前記ゲート電極層を食刻マスクとして前記絶縁層を湿式食刻することにより，前記絶縁層に開口部を形成する段階と，
（ｅ）前記ゲート電極層をストライプ状にパターニングしてゲート電極を形成する段階と，
（ｆ）前記絶縁層の開口部の内側の前記カソード電極上に電子放出部を形成する段階と，
を含むことを特徴とする，電子放出素子の製造方法。
【請求項１５】
前記薄膜工程は，真空蒸着またはスパッタリングにより行われ，
前記カソード電極及び前記ゲート電極の厚さは，それぞれ２０００〜３０００Åに形成されることを特徴とする，請求項１４に記載の電子放出素子の製造方法。
【請求項１６】
前記厚膜工程は，スクリーン印刷，ラミネート，及びドクターブレードのうちのいずれか１つにより行われ，
前記絶縁層の厚さは，３μｍ以上に形成されることを特徴とする，請求項１４または１５に記載の電子放出素子の製造方法。
【請求項１７】
前記（ｅ）段階において，さらに前記ゲート電極の開口部を拡張する食刻を行うことを特徴とする，請求項１４〜１６のいずれかに記載の電子放出素子の製造方法。
【請求項１８】
（ａ）基板上に薄膜工程でカソード電極を形成する段階と，
（ｂ）前記カソード電極を覆うように，前記基板全面に厚膜工程で第１絶縁層を形成する段階と，
（ｃ）前記第１絶縁層上に薄膜工程で，開口部を有するゲート電極を形成する段階と，
（ｄ）前記ゲート電極を覆うように，前記基板全面に厚膜工程で第２絶縁層を形成する段階と，
（ｅ）前記第２絶縁層上に薄膜工程で集束電極を形成し，前記集束電極に開口部を形成する段階と，
（ｆ）前記集束電極を食刻マスクとして前記第２絶縁層を湿式食刻し，前記ゲート電極を食刻マスクとして前記第１絶縁層を湿式食刻することにより，前記第２絶縁層と前記第１絶縁層とにそれぞれ開口部を形成する段階と，
（ｇ）前記第１絶縁層の開口部の内側の前記カソード電極上に電子放出部を形成する段階と，
を含むことを特徴とする，電子放出素子の製造方法。
【請求項１９】
前記薄膜工程は，真空蒸着またはスパッタリングにより行われ，
前記カソード電極，前記ゲート電極，及び前記集束電極の厚さは，それぞれを２０００〜３０００Åに形成されることを特徴とする，請求項１８に記載の電子放出素子の製造方法。
【請求項２０】
前記厚膜工程は，スクリーン印刷，ラミネート，及びドクターブレードのうちのいずれか１つにより行われ，
前記第１絶縁層及び前記第２絶縁層の厚さは，３μｍ以上に形成されることを特徴とする，請求項１８または１９に記載の電子放出素子の製造方法。
【請求項２１】
前記（ｆ）段階において，前記第２絶縁層に開口部を形成した後，さらに前記集束電極の開口部を拡張する食刻を行うことを特徴とする，請求項１８〜２０のいずれかに記載の電子放出素子の製造方法。
【請求項２２】
前記（ｆ）段階において，前記第１絶縁層に開口部を形成した後，さらに前記ゲート電極の開口部を拡張する食刻を行うことを特徴とする，請求項１８〜２１のいずれかに記載の電子放出素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子放出素子及びその製造方法に係り，より詳しくは，電子を放出する電子放出部及び電子放出を制御する駆動電極を備えた電子放出素子及びその製造方法に関するものである。
【背景技術】
【０００２】
一般に，電子放出素子は，電子源の種類によって，熱陰極（ｈｏｔ  ｃａｔｈｏｄｅ）を用いる方式と，冷陰極（ｃｏｌｄ  ｃａｔｈｏｄｅ）を用いる方式とに分類できる。このうち，冷陰極を用いる方式の電子放出素子としては，電界放出アレイ（Ｆｉｅｌｄ  Ｅｍｉｔｔｅｒ  Ａｒｒａｙ：ＦＥＡ）型，表面伝導放出（Ｓｕｒｆａｃｅ  Ｃｏｎｄｕｃｔｉｏｎ  Ｅｍｉｔｔｅｒ：ＳＣＥ）型，金属−絶縁層−金属（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ：ＭＩＭ）型，及び金属−絶縁層−半導体（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＭＩＳ）型などが知られている。
【０００３】
このような電子放出素子は，その種類によって細部構造が異なるが，基本的には，真空容器を構成する２枚の基板のうち，第１基板上に電子放出部と駆動電極とを備え，第２基板上に蛍光層とアノード電極とを備えている。これにより，電子放出部から第２基板に向けて電子を放出し，この電子が蛍光層を励起させて所定の発光または表示作用をする。
【０００４】
このうち，通常のＦＥＡ型電子放出素子は，駆動電極としてカソード電極とゲート電極とを備え，ゲート電極の上部に電子ビーム集束のための集束電極を備えている。カソード電極とゲート電極との間，かつゲート電極と集束電極との間には，それぞれ第１絶縁層，第２絶縁層が配置されて電極間の短絡を防止する。
【０００５】
従来，このような構成のＦＥＡ型電子放出素子を製作するとき，工程設備の簡素化と製作容易性などを考慮して，前記電極と絶縁層とを全て単一工程で形成することが一般的である。すなわち，前記電極と絶縁層とをスパッタリング方式または真空蒸着方式で形成するか，あるいはスクリーン印刷またはラミネート方式で形成している。便宜上，前者の方式を薄膜工程といい，後者の方式を厚膜工程という。
【０００６】
ところで，薄膜工程のみを適用して出来上がった電子放出素子においては，電子放出部と集束電極との間に高低差を大きく確保することができなくて，電子ビーム集束効率が低い実情にある。一方，電子放出部をスクリーン印刷のような厚膜工程で形成する場合，ゲート電極が電子放出部より低く形成されるので，電子放出制御が難しくなり，電子ビームの広がりが深刻になる問題がある。
【０００７】
したがって，ＦＥＡ型電子放出素子においては，前記絶縁層をおよそ１μｍ以上の厚さに形成することが好ましい。しかし，このような厚さの絶縁層を薄膜工程で形成することは，絶縁層の安定性と工程効率性を低下させるばかりでなく，大量生産に適していない欠点がある。
【０００８】
また，厚膜工程のみを適用して出来上がった電子放出素子においては，工程特性上精密なパターン形成が難しいため，高解像度及び高画質素子を製作することに限界がある。また，厚膜工程で絶縁層を形成した後は，主に湿式食刻で絶縁層を食刻して開口部を形成することになる。この際，食刻マスクとしては，絶縁層上部に形成される電極を用いる。すなわち，集束電極に開口部を形成した後，この集束電極を食刻マスクとして使用して第２絶縁層を食刻し，ゲート電極に開口部を形成した後，このゲート電極を食刻マスクとして第１絶縁層を食刻する。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし，湿式食刻は，工程特性上，等方性に食刻が進むため，絶縁層の開口部がマスク層の開口部より大きくなる，いわゆるアンダーカット（ｕｎｄｅｒ−ｃｕｔ）現象が発生する。したがって，ゲート電極の一部が第１絶縁層の開口部の上部に浮かんでいる状態になり，集束電極の一部が第２絶縁層の開口部の上部に浮かんでいる状態になるため，電極の形状安定性が低下する問題があった。
【００１０】
また，厚膜工程で形成された絶縁層は，食刻面，つまり開口部の壁面が粗い屈曲を有し，粗い平面の開口部を形成することになる。その結果，絶縁層の上部に形成されるゲート電極及び集束電極も前記絶縁層の開口部形状に対応して粗い平面形状の開口部を形成することになる。このように，従来の電子放出素子は，電極及び絶縁層の形状精度が低く，電子放出特性が不均一になり，望まない放電現象と漏洩電流が発生するなど，安定した素子の製作が難しくなる問題がある。
【００１１】
そこで，本発明は，このような問題に鑑みてなされたもので，その目的とするところは，絶縁層及び電極の形状安定性とパターン精度とを向上させて工程効率を改善し，電子放出特性を均一に安定化して高解像度及び高画質の素子の製作を可能にする電子放出素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するために，本発明のある観点によれば，所定の間隔を置いて互いに対向配置される第１基板及び第２基板と，第１基板上に形成されるカソード電極と，カソード電極に形成される電子放出部と，電子放出部を露出させる開口部を有し，カソード電極上に形成される絶縁層と，絶縁層の開口部に対応する開口部を有し，絶縁層上に形成されるゲート電極と，第２基板上に形成される蛍光層と，蛍光層の一面に形成される少なくとも１つのアノード電極と，を備え，カソード電極とゲート電極とが薄膜からなり，絶縁層が厚膜からなることを特徴とする，電子放出素子が提供される。
【００１３】
ここで薄膜とは，スパッタリング方式または真空蒸着方式で形成する薄い膜を意味しており，厚膜とは，スクリーン印刷またはラミネート方式で形成する厚い膜を意味している。カソード電極及びゲート電極を薄膜で形成し，絶縁層を厚膜で形成することにより，カソード電極及びゲート電極の形状を精度良く，均一に形成することができ，また，電子放出部とゲート電極との間に高低差を大きく確保することができるので，電子放出均一度を高めることができる。
【００１４】
この時，薄膜であるカソード電極及びゲート電極の厚さは，それぞれ２０００〜３０００Åとするとよい。２０００〜３０００Å程度の厚さであれば，カソード電極及びゲート電極の形状を精度良く，均一に形成することができる。また，厚膜である絶縁層の厚さは，３μｍ以上とするとよい。３μｍ以上とすれば，電子放出部とゲート電極との間に十分な高低差を確保することができる。
【００１５】
また，ゲート電極の開口部の幅は，絶縁層の開口部の幅より大きくしてもよい。絶縁層の開口部の幅より大きくする場合，絶縁層の開口部の形状と無関係に，形状精度に優れたゲート電極開口部を形成することができるので，ゲート電極の開口部の周囲は電子放出部から均一な距離を有することができ，電子放出均一度を高めることができる。
【００１６】
電子放出部は，カーボンナノチューブ，黒鉛，黒鉛ナノファイバ，ダイアモンド，ダイアモンド状カーボン，Ｃ６０，及びシリコンナノワイヤからなる群から選択されるとよい。このような材料を選択することにより，電子放出部から効率よく電子放出を行うことができる。
【００１７】
上記課題を解決するために，本発明の別の観点によれば，所定の間隔を置いて互いに対向配置される第１基板及び第２基板と，第１基板上に形成されるカソード電極と，カソード電極に形成される電子放出部と，第１絶縁層を介在してカソード電極の上部に形成されるゲート電極と，第２絶縁層を介在してゲート電極の上部に形成される少なくとも１つの集束電極と，第２基板上に形成される蛍光層と，蛍光層の一面に形成される少なくとも１つのアノード電極と，を備え，第１絶縁層，ゲート電極，第２絶縁層，及び集束電極は，電子放出部を露出させる開口部を各々有し，カソード電極，ゲート電極及び集束電極は薄膜からなり，第１絶縁層及び第２絶縁層は厚膜からなることを特徴とする，電子放出素子が提供される。
【００１８】
カソード電極，ゲート電極及び集束電極を薄膜で形成し，第１絶縁層及び第２絶縁層を厚膜で形成することにより，カソード電極，ゲート電極及び集束電極の形状を精度良く，均一に形成することができ，また，電子放出部とゲート電極及び集束電極との間に高低差を大きく確保することができるので，電子放出特性を均一にして電子ビーム集束効率を高くすることができる。
【００１９】
薄膜であるカソード電極，ゲート電極，及び集束電極の厚さは，それぞれ２０００〜３０００Åとするとよく，電極の形状を精度良く，均一に形成することができる。また，厚膜である第１絶縁層及び第２絶縁層の厚さは，３μｍ以上とするとよい。３μｍ以上とすれば，電子放出部とゲート電極及び集束電極との間に十分な高低差を確保することができる。
【００２０】
また，ゲート電極の開口部の幅は，第１絶縁層の開口部の幅より大きくしてもよい。第１絶縁層の開口部の幅より大きくする場合，第１絶縁層の開口部の形状と無関係に，形状精度に優れたゲート電極開口部を形成することができるので，ゲート電極の開口部の周囲は電子放出部から均一な距離を有することができ，電子放出均一度を高めることができる。
【００２１】
集束電極の開口部の幅は，第２絶縁層の開口部の幅より大きくしてもよい。第２絶縁層の開口部の幅より大きくする場合，第２絶縁層の開口部の形状と無関係に，形状精度に優れた集束電極開口部を形成することができるので，これにより，集束電極は電子ビーム束から均一な離隔距離を維持することができる。
【００２２】
電子放出部は，カーボンナノチューブ，黒鉛，黒鉛ナノファイバ，ダイアモンド，ダイアモンド状カーボン，Ｃ６０，及びシリコンナノワイヤからなる群から選択されるとよい。このような材料を選択することにより，電子放出部から効率よく電子放出を行うことができる。
【００２３】
上記電子放出素子を製造するため，ある観点によれば，（ａ）基板上に薄膜工程でカソード電極を形成する段階と，（ｂ）カソード電極を覆うように，基板全面に厚膜工程で絶縁層を形成する段階と，（ｃ）絶縁層上に薄膜工程でゲート電極層を形成し，ゲート電極層に開口部を形成する段階と，（ｄ）ゲート電極層を食刻マスクとして絶縁層を湿式食刻することにより，絶縁層に開口部を形成する段階と，（ｅ）ゲート電極層をストライプ状にパターニングしてゲート電極を形成する段階と，（ｆ）絶縁層の開口部の内側のカソード電極上に電子放出部を形成する段階と，を含むことを特徴とする，電子放出素子の製造方法が提供される。
【００２４】
カソード電極及びゲート電極を薄膜工程で形成し，絶縁層を厚膜工程で形成することにより，カソード電極及びゲート電極の形状を精度良く，均一に形成することができ，また，電子放出部とゲート電極との間に高低差を大きく確保することができるので，電子放出均一度を高めることができる。
【００２５】
電極の形状を精度良く，均一に形成することができるように，薄膜工程は真空蒸着またはスパッタリングにより行われ，カソード電極及びゲート電極の厚さは，それぞれ２０００〜３０００Åに形成されるとよい。また，電子放出部とゲート電極との間に高低差を大きく確保することができる厚膜工程は，スクリーン印刷，ラミネート，及びドクターブレードのうちのいずれか１つにより行われ，絶縁層の厚さは，３μｍ以上に形成されるとよい。
【００２６】
また，（ｅ）段階において，さらにゲート電極の開口部を拡張する食刻を行ってもよい。絶縁層開口後に再度食刻してゲート電極を形成することになるので，絶縁層の開口部の形状と無関係に，形状精度に優れたゲート電極開口部を形成することができ，ゲート電極の開口部の周囲は電子放出部から均一な距離を有することができ，電子放出均一度を高めることができる。
【００２７】
上記電子放出素子を製造するため，別の観点によれば，（ａ）基板上に薄膜工程でカソード電極を形成する段階と，（ｂ）カソード電極を覆うように，基板全面に厚膜工程で第１絶縁層を形成する段階と，（ｃ）第１絶縁層上に薄膜工程で，開口部を有するゲート電極を形成する段階と，（ｄ）ゲート電極を覆うように，基板全面に厚膜工程で第２絶縁層を形成する段階と，（ｅ）第２絶縁層上に薄膜工程で集束電極を形成し，集束電極に開口部を形成する段階と，（ｆ）集束電極を食刻マスクとして第２絶縁層を湿式食刻し，ゲート電極を食刻マスクとして第１絶縁層を湿式食刻することにより，第２絶縁層と第１絶縁層とにそれぞれ開口部を形成する段階と，（ｇ）第１絶縁層の開口部の内側のカソード電極上に電子放出部を形成する段階と，を含むことを特徴とする，電子放出素子の製造方法が提供される。
【００２８】
カソード電極，ゲート電極及び集束電極を薄膜で形成し，第１絶縁層及び第２絶縁層を厚膜で形成することにより，カソード電極，ゲート電極及び集束電極の形状を精度良く，均一に形成することができ，また，電子放出部とゲート電極及び集束電極との間に高低差を大きく確保することができるので，電子放出特性を均一にして電子ビーム集束効率を高くすることができる。
【００２９】
薄膜工程は，真空蒸着またはスパッタリングにより行われ，カソード電極，ゲート電極，及び集束電極の厚さは，それぞれを２０００〜３０００Åに形成されとよく，電極の形状を精度良く，均一に形成することができる。また，厚膜工程は，スクリーン印刷，ラミネート，及びドクターブレードのうちのいずれか１つにより行われ，第１絶縁層及び第２絶縁層の厚さは，３μｍ以上に形成されるとよく，電子放出部とゲート電極及び集束電極との間に十分な高低差を確保することができる。
【００３０】
（ｆ）段階において，第２絶縁層に開口部を形成した後，さらに前記集束電極の開口部を拡張する食刻を行ってもよい。第２絶縁層開口後に再度食刻して集束電極を形成することになるので，第２絶縁層の開口部の形状と無関係に，形状精度に優れた集束電極開口部を形成することができ，集束電極は電子ビーム束から均一な離隔距離を維持することができるので，電子ビーム集束効率を向上することができる。
【００３１】
（ｆ）段階において，第１絶縁層に開口部を形成した後，さらにゲート電極の開口部を拡張する食刻を行ってもよい。第１絶縁層開口後に再度食刻してゲート電極を形成することになるので，第１絶縁層の開口部の形状と無関係に，形状精度に優れたゲート電極開口部を形成することができ，ゲート電極の開口部の周囲は電子放出部から均一な距離を有することができ，電子放出均一度を高めることができる。
【発明の効果】
【００３２】
以上詳述したように本発明によれば，絶縁層を厚膜工程で形成し，電極層を薄膜工程で形成することによって，絶縁層及び電極の形状安定性とパターン精度を向上させることができるので，高解像度及び高画質素子の製作が容易になる。また，電子放出素子のゲート電極に，形状精度に優れた開口部を形成して電子放出特性を安定化させることができる。
【発明を実施するための最良の形態】
【００３３】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００３４】
（第１の実施の形態）
図１及び図２は本実施の形態による電子放出素子を示す。これら図に示すように，本実施の形態による電子放出素子は，所定の間隔を置いて互いに対向配置される第１基板２と第２基板４とを含む。この基板のうち，第１基板２には，電子放出のための構造物が設けられ，第２基板４には，電子により可視光を放出して任意の発光または表示を行う構造物が設けられる。
【００３５】
まず，第１基板２には，カソード電極６が第１基板２の一方向（図面のｙ軸方向）にストライプパターンに形成され，カソード電極６を覆うように，第１基板２の全面に絶縁層８が形成される。絶縁層８上には，ゲート電極１０がカソード電極６と直交する方向にストライプパターンに形成される。
【００３６】
カソード電極６とゲート電極１０の交差領域のそれぞれが一つのサブピクセルをなし，カソード電極６上に，サブピクセル領域ごとに一つ以上の電子放出部１２が形成される。そして，ゲート電極１０と絶縁層８には，各電子放出部１２に対向する開口部１０１，８１がそれぞれ形成されることにより，第１基板２上に電子放出部１２が露出される。
【００３７】
本実施の形態において，電子放出部１２は，真空中で電界が印加されると電子を放出する物質，たとえばカーボン系物質またはナノメートルサイズ物質からなる。電子放出部１２として使用可能な好ましい物質としては，カーボンナノチューブ，黒鉛，黒鉛ナノファイバ，ダイアモンド，ダイアモンド状カーボン，Ｃ６０，シリコンナノワイヤ，及びこれらの組合せがあり，その製造法としては，スクリーン印刷法，直接成長法，化学気相蒸着法，及びスパッタリング法などが適用可能である。
【００３８】
図１においては，電子放出部１２が円形に形成され，カソード電極６の長手方向に一列に配列される構成を示したが，電子放出部１２の平面形状，サブピクセル別数，及び配列形態などは前述した例に限定されずに多様に変形可能である。
【００３９】
本実施の形態において，１μｍ以上の厚さを有し，スクリーン印刷，ラミネートまたはドクターブレードのような，いわゆる厚膜工程によって形成される膜を厚膜と定義すると，本実施の形態において，絶縁層８は厚膜からなる。絶縁層８は，３μｍ以上の厚さ，たとえば３〜３０μｍの厚さを有し，前述した厚膜工程により形成される。
【００４０】
また，１μｍ未満，特に数千Åの厚さを有し，スパッタリングまたは真空蒸着のような，いわゆる薄膜工程によって形成される膜を薄膜と定義すると，本実施の形態において，カソード電極６とゲート電極１０とは薄膜からなる。カソード電極６とゲート電極１０とは，それぞれ２０００〜３０００Åの厚さを有し，前述した薄膜工程により形成される。
【００４１】
厚膜の絶縁層８は，ゲート電極１０が電子放出部１２に対して充分な高さを確保するようにして，電子放出均一度を高める役割をする。このような利点は，電子放出部１２がスクリーン印刷のような厚膜工程により形成されるとき，より効果的である。薄膜のカソード電極６とゲート電極１０は精密なパターン形成が可能なので，優れた形状精度を有するように形成される。
【００４２】
ついで，第１基板２に対向する第２基板４の一面には，蛍光層１４，一例として赤色，緑色及び青色蛍光層が互いに所定の距離を置いて形成され，各蛍光層１４との間に画面コントラストを高める黒色層１６が形成される。蛍光層１４と黒色層１６上には，アルミニウム（Ａｌ）のような金属膜からなったアノード電極１８が形成される。
【００４３】
アノード電極１８は，外部から電子ビーム加速に必要な高電圧が印加され，蛍光層１４から放射された可視光のうち，第１基板２に向かって放射された可視光を第２基板４側に反射させて画面の輝度を高める役割をする。一方，アノード電極１８は，金属膜でないＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）のような透明導電膜で形成できる。この場合，アノード電極１８は，第２基板４に向かう蛍光層１４及び黒色層１６の一面に位置し，所定のパターンに区分されて複数に形成できる。
【００４４】
このように構成される第１基板２と第２基板４とは，その間にスペーサ２０を配置した状態で，図示しない密封材により縁部が一体的に接合され，内部空間が排気されて真空状態に維持されることにより，電子放出素子を構成する。この際，スペーサ２０は黒色層１６が位置する非発光領域に対応して配置される。
【００４５】
前記のような構成の電子放出素子は，外部からカソード電極６，ゲート電極１０及びアノード電極１８に所定の電圧を供給して駆動する。一例として，カソード電極６とゲート電極１０には，数〜数十ボルトの電圧差を有する駆動電圧（走査電圧とデータ電圧）がそれぞれ印加され，アノード電極１８には数百〜数千ボルトの（＋）電圧が印加される。
【００４６】
したがって，カソード電極６とゲート電極１０との電圧差が臨界値以上であるサブピクセルにおいて，電子放出部１２の周囲に電界が形成され，これから電子が放出され，放出された電子は，アノード電極１８に印加された高電圧に引かれ，対応する蛍光層１４に衝突することによりこれを発光させる。
【００４７】
つぎに，図３Ａ〜図３Ｃに基づいて第１の実施の形態による電子放出素子の製造方法を説明する。まず，図３Ａに示すように，第１基板２上に導電膜を形成し，これをストライプ状にパターニングしてカソード電極６を形成する。ついで，カソード電極６を覆うように，第１基板２の全面に絶縁層８を形成する。
【００４８】
絶縁層８は，スクリーン印刷，ラミネートまたはドクターブレードのような厚膜工程で形成して，１μｍ以上，好ましくは３〜３０μｍの厚さに形成する。一例として，ガラスフリットをスクリーン印刷，乾燥及び焼成する過程を２回以上繰り返すことにより，前述した厚さを有する絶縁層８を形成することができる。
【００４９】
その後，絶縁層８上に導電物質をスパッタリングまたは真空蒸着してゲート電極層２２を形成する。すなわち，薄膜工程でゲート電極層２２を形成し，およそ２０００〜３０００Åの厚さに形成する。ゲート電極層２２は，クロム（Ｃｒ），銀（Ａｇ），アルミニウム（Ａｌ），及びモリブデン（Ｍｏ）のような金属材からなる。そして，ゲート電極層２２を，公知のフォトリソグラフィ工程及び食刻工程により，パターニングして，カソード電極６との交差領域に開口部２２１を形成する。
【００５０】
ついで，図３Ｂに示すように，ゲート電極層２２を食刻マスクとして絶縁層８の湿式食刻を行う。これにより，絶縁層８に開口部８１を形成して，カソード電極６の一部表面を露出させる。そして，ゲート電極層２２を，公知のフォトリソグラフィ工程及び食刻工程により，カソード電極６と直交する方向にストライプ状にパターニングすることにより，ゲート電極１０を形成する。
【００５１】
ついで，図３Ｃに示すように，絶縁層８の開口部８１の内側のカソード電極６上に電子放出部１２を形成する。電子放出部１２の形成過程は，粉末状の電子放出物質にビークルとバインダなどの有機物質と感光性物質を混合して，印刷に適した粘度を有するペースト状の混合物を製造し，第１基板２の全面にこの混合物をスクリーン印刷した後，第１基板２の背面から電子放出部１２形成位置に紫外線を照射して前記混合物を部分的に硬化させ，硬化されていない混合物を除去する段階から構成できる。
【００５２】
この場合，第１基板２は透明基板で用意し，カソード電極６はＩＴＯのような透明導電膜で形成する。また，電子放出部１２の形成方法としては，直接成長，スパッタリング，または化学気相蒸着のような薄膜工程を適用することができる。
【００５３】
こうして，カソード電極６及びゲート電極１０を薄膜で形成し，絶縁層８を厚膜で形成することにより，カソード電極６及びゲート電極１０の形状を精度良く，均一に形成することができ，また，電子放出部１２とゲート電極１０との間に高低差を大きく確保することができるので，電子放出均一度を高めることができる。
【００５４】
（第２の実施の形態）
図４及び図５は本発明の第２の実施の形態による電子放出素子を示す。これら図に示すように，第２の実施の形態による電子放出素子は，前述した第１の実施の形態の構成を基本とし，つぎに説明する形状のゲート電極２４を備える。
【００５５】
本実施の形態において，ゲート電極２４は，絶縁層８の開口部８１より大きい幅の開口部２４１を形成して開口部８１の周囲の絶縁層８の表面を一部露出させ，形状精度に優れた開口部２４１を備え，電子放出部１２から均一な離隔距離を有する。
【００５６】
図６Ａ〜図６Ｄに基づいて本実施の形態による電子放出素子の製造方法について説明する。まず，図６Ａに示すように，第１基板２上に，カソード電極６，絶縁層８，及び開口部２６１を有するゲート電極層２６を順次形成する。そして，ゲート電極層２６を食刻マスクとして絶縁層８を湿式食刻する。これにより，絶縁層８に開口部８１を形成してカソード電極６の一部表面を露出させる。これまでの過程は前述した第１の実施の形態の製造方法と同様に行われる。
【００５７】
この際，厚膜工程で形成された絶縁層８は，食刻面，つまり開口部８１の壁面が粗い屈曲を有するように形成される。また，湿式食刻により絶縁層８の開口部８１より大きく形成されて，ゲート電極層１６の一部が絶縁層８の開口部８１の上部に浮かんでいる状態となる。
【００５８】
したがって，本実施の形態においては，図６Ｂに示すように，ゲート電極２６上にマスク層２８を形成し，このマスク層２８をパターニングすることにより，ゲート電極層２６の開口部２６１上に，絶縁層８の開口部８１より大きい幅の開口部２８１を形成する。そして，このマスク層２８の開口部２８１を介して露出されたゲート電極層２６部位を食刻することにより，図６Ｃに示すように，ゲート電極層２６に絶縁層８の開口部８１より大きい幅の開口部２６２を形成する。
【００５９】
この際，マスク層２８にストライプ状の開口部（図示せず）を形成し，このマスク層２８を介してゲート電極層２６を食刻する。これにより，ストライプ状のゲート電極２４を形成し，マスク層２８を除去する。
【００６０】
ついで，図６Ｄに示すように，絶縁層８の開口部８１の内側のカソード電極６上に電子放出部１２を形成する。電子放出部１２の形成方法は，前述した第１の実施の形態の製造方法と同様に行われる。
【００６１】
このように，本実施の形態の製造方法によると，絶縁層８に開口部８１を形成した後，別のマスク層２８を介してゲート電極層２６をもう一度食刻することにより，絶縁層８の開口部８１の形状と無関係に，形状精度に優れた開口部２６２を形成することができる。したがって，ゲート電極２４は電子放出部１２から均一な離隔距離を維持することができ，その結果，電子放出均一度が向上する利点がある。
【００６２】
（第３の実施の形態）
図７及び図８は本発明の第３の実施の形態による電子放出素子を示す。これら図７，８に示すように，第３の実施の形態による電子放出素子は，前述した第１の実施の形態の構成を基本とし，以降に説明する第２絶縁層３０と集束電極３２とをさらに含む。
【００６３】
本実施の形態において，カソード電極６とゲート電極１０との間に位置する絶縁層を第１絶縁層３４とすると，ゲート電極１０と第１絶縁層３４上に第２絶縁層３０が形成され，この第２絶縁層３０上に集束電極３２が形成される。集束電極３２は，電子放出素子の作用時，数十〜数千ボルトの（−）電圧が印加されることにより，集束電極３２を通過する電子を集束させる。
【００６４】
第２絶縁層３０と集束電極３２とにも，電子ビーム通過のための開口部３０１，３２１がそれぞれ形成される。一例として，第１基板２上に設定されるサブピクセルごとに一つの開口部を形成するか，または電子放出部１２に一対一に対応する開口部を形成することができる。図７には前者の場合を示す。この場合，集束電極３２は各サブピクセルから放出される電子を包括的に集束する。
【００６５】
第２絶縁層３０は，第１絶縁層３４と同様，厚膜からなり，３μｍ以上の厚さ，たとえば３〜３０μｍの厚さに形成される。そして，集束電極３２は，カソード電極６及びゲート電極１０と同様，薄膜からなり，２０００〜３０００Åの厚さに形成される。集束電極３２は，クロム（Ｃｒ），銀（Ａｇ），アルミニウム（Ａｌ）及びモリブデン（Ｍｏ）のような金属材からなる。
【００６６】
この際，第２絶縁層３０は第１絶縁層３４より大きい厚さに形成されることにより，集束電極３２が電子放出部１２に対して大きい高さを確保するようにする。集束電極３２は第１基板２の全面に形成されるか，または所定のパターンに区分されて複数に形成される。ここで，後者の場合は図示を省略した。
【００６７】
厚膜の第１絶縁層３４と第２絶縁層３０とは，ゲート電極１０と集束電極３２とが電子放出部１２に対して充分な高さを確保するようにして，電子放出均一度と集束効率を向上させる役割をする。薄膜のゲート電極１０と集束電極３２とは精密なパターン形成が可能なので，第１絶縁層３４及び第２絶縁層３０上に，優れた形状精度を有するように形成される。
【００６８】
図９Ａ〜図９Ｃに基づいて本実施の形態による電子放出素子の製造方法について説明する。図９Ａに示すように，第１基板２上にカソード電極６，第１絶縁層３４及びゲート電極１０を順次形成する。ゲート電極１０は，公知のフォトリソグラフィ工程及び食刻工程によりパターニングされることにより，カソード電極６との交差領域に開口部１０１を備え，カソード電極６と直交する方向にストライプ状に形成される。
【００６９】
第１絶縁層３４は，スクリーン印刷，ラミネートまたはドクターブレードのような厚膜工程で形成し，３μｍ以上の厚さに形成する。ゲート電極１０は，真空蒸着またはスパッタリングのような薄膜工程で形成し，数千Å，一例として２０００〜３０００Åの厚さに形成する。
【００７０】
そして，ゲート電極１０及び第１絶縁層３４上に第２絶縁層３０を形成する。第２絶縁層３０を厚膜工程で形成するが，３μｍ以上の厚さ，好ましくは第１絶縁層３４より大きい厚さに形成する。ついで，第２絶縁層３０上に，薄膜工程で数千Åの厚さの集束電極３２を形成し，集束電極３２を公知のフォトリソグラフィ工程及び食刻工程でパターニングして開口部３２１を形成する。
【００７１】
ついで，図９Ｂに示すように，集束電極３２を食刻マスクとして，集束電極３２の開口部３２１を介して露出された第２絶縁層３０と，その下部の第１絶縁層３４を順次食刻する。これにより，第２絶縁層３０と第１絶縁層３４にそれぞれ開口部３０１，３４１を形成して，カソード電極６の表面一部を露出させる。
【００７２】
ついで，図９Ｃに示すように，第１絶縁層３４の開口部３４１の内側のカソード電極６上に電子放出部１２を形成する。電子放出部１２の形成方法は，前述した第１の実施の形態の製造方法と同様に行われる。
【００７３】
本実施の形態においては，カソード電極６，ゲート電極１０及び集束電極３２を薄膜で形成し，第１絶縁層３４及び第２絶縁層３０を厚膜で形成することにより，カソード電極，ゲート電極１０，及び集束電極３２の形状を精度良く，均一に形成することができ，また，電子放出部１２とゲート電極１０及び集束電極３２との間に高低差を大きく確保することができるので，電子放出均一度を高め，集束効率を向上させることができる。
【００７４】
（第４の実施の形態）
図１０及び図１１は本発明の第４の実施の形態による電子放出素子を示す。図１０，１１に示すように，第４の実施の形態による電子放出素子は，前述した第３の実施の形態の構成を基本とし，以降に説明する形状のゲート電極３６と集束電極３８を備えている。
【００７５】
本実施の形態において，ゲート電極３６は，第１絶縁層３４の開口部３４１より大きい幅の開口部３６１を形成して開口部３４１の周囲の第１絶縁層３４の表面一部を露出させ，形状精度に優れた開口部３６１を備え，電子放出部１２から均一な離隔距離を維持する。集束電極３８は，第２絶縁層３０の開口部３０１より大きい幅の開口部３８１を形成して開口部３０１の周囲の第２絶縁層３０の表面を一部露出させ，形状精度に優れた開口部３８１を備え，電子放出素子の作用の際，電子ビーム束から均一な離隔距離を維持する。
【００７６】
図１２Ａ〜図１２Ｆに基づいて本実施の形態による電子放出素子の製造方法について説明する。図１２Ａに示すように，第１基板２上にカソード電極６，第１絶縁層３４及びゲート電極３６を順次形成する。ゲート電極３６は，公知のフォトリソグラフィ工程及び食刻工程でパターニングすることにより，カソード電極６との交差領域に開口部３６２を備え，カソード電極６と直交する方向にストライプ状に形成される。そして，ゲート電極３６と第１絶縁層３４上に第２絶縁層３０と集束電極３８を形成し，集束電極３８をパターニングして開口部３８２を形成する。
【００７７】
第１絶縁層３４と第２絶縁層３０とは，スクリーン印刷，ラミネートまたはドクターブレードのような厚膜工程で形成し，３μｍ以上の厚さに形成する。ゲート電極３６と集束電極３８は，真空蒸着またはスパッタリングのような薄膜工程で形成し，数千Å，一例として２０００〜３０００Åの厚さに形成する。
【００７８】
ついで，集束電極３８を食刻マスクとして，集束電極３８の開口部３８２を介して露出された第２絶縁層３０と，その下部の第１絶縁層３４を順次食刻する。これにより，第２絶縁層３０と第１絶縁層３４とにそれぞれ開口部３０１，３４１を形成して，カソード電極６の表面一部を露出させる。
【００７９】
この際，集束電極３８の開口部３８２をゲート電極３６の開口部３６２より大きい幅に形成することにより，第１絶縁層３０と第２絶縁層３４の食刻後，第２絶縁層３０の開口部３０１がゲート電極３６の開口部３６２より大きい幅に形成されるようにする。
【００８０】
厚膜工程で形成された第１絶縁層３０と第２絶縁層３４とは，開口部３０１，３４１の壁面が粗い屈曲を有するように形成される。また，湿式食刻によりアンダーカットが発生して，ゲート電極３６の一部が第１絶縁層３４の開口部３４１の上部に浮かんでいる状態にあり，集束電極３８の一部が第２絶縁層３０の開口部３０１の上部に浮かんでいる状態にあることになる。
【００８１】
したがって，図１２Ｂに示すように，集束電極３８上に第１マスク層４０を形成し，このマスク層４０をパターニングして，集束電極３８の開口部３８２上に，第２絶縁層３０の開口部３０１より大きい幅の開口部４０１を形成する。そして，第１マスク層４０の開口部４０１を介して露出された集束電極３８部位を食刻し，第１マスク層４０を除去することにより，図１２Ｃに示すように，集束電極３８に，第２絶縁層３０の開口部３０１より大きい幅を有する開口部３８１を形成する。
【００８２】
ついで，図１２Ｄに示すように，第１基板２に形成された構造物の表面全体に第２マスク層４２を形成し，第２マスク層４２をパターニングして，開口部３６２の周囲のゲート電極３６を所定幅に露出させる。そして，第２マスク層４２により露出されたゲート電極３６部位を食刻し，第２マスク層４２を除去する。これにより，図１２Ｅに示すように，ゲート電極３６に，第１絶縁層３４の開口部３４１より大きい幅を有する開口部３６１を形成する。
【００８３】
ついで，図１２Ｆに示すように，第１絶縁層３４の開口部３４１の内側のカソード電極６上に電子放出部１２を形成する。電子放出部１２の形成方法は，前述した第１の実施の形態の製造方法と同様に行われる。
【００８４】
このように，本実施の形態の製造方法によると，第１絶縁層３４と第２絶縁層３０とにそれぞれ開口部３４１，３０１を形成した後，第１マスク層４０と第２マスク層４２とを介して集束電極３８とゲート電極３６とをもう一度食刻することにより，絶縁層３４，３０の開口部３４１，３０１の形状にかかわらず，形状精度に優れた開口部３８１，３６１を形成することができる。したがって，ゲート電極３６は電子放出部１２から均一な離隔距離を維持し，集束電極３８は電子ビーム束から均一な離隔距離を維持することができる。その結果，電子放出均一度及び電子ビーム集束効率が向上する。
【００８５】
図１３は，第４の実施の形態の製造方法を適用して製造した電子放出素子であり，図１４は，従来の製造方法を適用して製造した電子放出素子であり，第１基板上の構造物を拡大して撮影した写真である。
【００８６】
図１３を参照すると，第４の実施の形態による電子放出素子は，ゲート電極と集束電極に形状精度に優れた開口部が形成されていることが分かる。反面，図１４を参照すると，従来の電子放出素子は，ゲート電極と集束電極にパターン精度の低い開口部が形成されており，特に集束電極の開口部が粗い平面形状を持っていることが分かる。
【００８７】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００８８】
以上ではＦＥＡ型電子放出素子について説明したが，本発明はＦＥＡ型に限定されなく，そのほかの電子放出素子にも容易に適用可能である。
【産業上の利用可能性】
【００８９】
本発明は電子放出素子及びその製造方法に適用可能であり，電子を放出する電子放出部及び電子放出を制御する駆動電極を備えた電子放出素子及びその製造方法に適用可能である。
【図面の簡単な説明】
【００９０】
【図１】第１の実施の形態による電子放出素子の部分分解斜視図である。
【図２】第１の実施の形態による電子放出素子の部分断面図である。
【図３Ａ】第１の実施の形態による電子放出素子の製造方法において，ゲート電極に開口部を形成した後の工程断面図である。
【図３Ｂ】第１の実施の形態による電子放出素子の製造方法において，絶縁膜に開口部を形成した後の工程断面図である。
【図３Ｃ】第１の実施の形態による電子放出素子の製造方法において，カソード電極上に電子放出部を形成した後の工程断面図である。
【図４】第２の実施の形態による電子放出素子の部分分解斜視図である。
【図５】第２の実施の形態による電子放出素子の部分断面図である。
【図６Ａ】第２の実施の形態による電子放出素子の製造方法において，絶縁膜に開口部を形成した後の工程断面図である。
【図６Ｂ】第２の実施の形態による電子放出素子の製造方法において，マスク層に開口部を形成した後の工程断面図である。
【図６Ｃ】第２の実施の形態による電子放出素子の製造方法において，ゲート電極の開口部を食刻した後の工程断面図である。
【図６Ｄ】第２の実施の形態による電子放出素子の製造方法において，カソード電極上に電子放出部を形成した後の工程断面図である。
【図７】第３の実施の形態による電子放出素子の部分分解斜視図である。
【図８】第３の実施の形態による電子放出素子の部分断面図である。
【図９Ａ】第３の実施の形態による電子放出素子の製造方法において，集束電極に開口部を形成した後の工程断面図である。
【図９Ｂ】第３の実施の形態による電子放出素子の製造方法において，第１の絶縁膜に開口部を形成した後の工程断面図である。
【図９Ｃ】第３の実施の形態による電子放出素子の製造方法において，カソード電極上に電子放出部を形成した後の工程断面図である。
【図１０】第４の実施の形態による電子放出素子の部分分解斜視図である。
【図１１】第４の実施の形態による電子放出素子の部分断面図である。
【図１２Ａ】第４の実施の形態による電子放出素子の製造方法において，集束電極に開口部を形成した後の工程断面図である。
【図１２Ｂ】第４の実施の形態による電子放出素子の製造方法において，第１マスク層に開口部を形成した後の工程断面図である。
【図１２Ｃ】第４の実施の形態による電子放出素子の製造方法において，集束電極の開口部を食刻した後の工程断面図である。
【図１２Ｄ】第４の実施の形態による電子放出素子の製造方法において，第２マスク層をパターニングした後の工程断面図である。
【図１２Ｅ】第４の実施の形態による電子放出素子の製造方法において，ゲート電極の開口部を食刻した後の工程断面図である。
【図１２Ｆ】第４の実施の形態による電子放出素子の製造方法において，カソード電極上に電子放出部を形成した後の工程断面図である。
【図１３】第４の実施の形態による製造方法により製造された電子放出素子の第１基板上構造物を拡大して撮影した写真を示す説明図である。
【図１４】従来技術による製造方法により製造された電子放出素子の第１基板上構造物を拡大して撮影した写真を示す説明図である。
【符号の説明】
【００９１】
２      第１基板
４      第２基板
６      カソード電極
８      絶縁層
１０      ゲート電極
１２      電子放出部
１４      蛍光層
１６      黒色層
１８      アノード電極
２０      スペーサ
８１      絶縁層の開口部
１０１      ゲート電極の開口部
【図１】
2006073516.tif 000003
【図２】
2006073516.tif 000004
【図３Ａ】
2006073516.tif 000005
【図３Ｂ】
2006073516.tif 000006
【図３Ｃ】
2006073516.tif 000007
【図４】
2006073516.tif 000008
【図５】
2006073516.tif 000009
【図６Ａ】
2006073516.tif 000010
【図６Ｂ】
2006073516.tif 000011
【図６Ｃ】
2006073516.tif 000012
【図６Ｄ】
2006073516.tif 000013
【図７】
2006073516.tif 000014
【図８】
2006073516.tif 000015
【図９Ａ】
2006073516.tif 000016
【図９Ｂ】
2006073516.tif 000017
【図９Ｃ】
2006073516.tif 000018
【図１０】
2006073516.tif 000019
【図１１】
2006073516.tif 000020
【図１２Ａ】
2006073516.tif 000021
【図１２Ｂ】
2006073516.tif 000022
【図１２Ｃ】
2006073516.tif 000023
【図１２Ｄ】
2006073516.tif 000024
【図１２Ｅ】
2006073516.tif 000025
【図１２Ｆ】
2006073516.tif 000026
【図１３】
2006073516.tif 000027
【図１４】
2006073516.tif 000028