(57)【要約】【課題】  構成が簡単かつ安価であり、また、任意の高電圧によるスピーカ駆動が可能であり、さらに、完全ディジタル化が微細ＬＳＩにおいても可能となるディジタルアンプを提供する。【解決手段】  演算回路１は入力信号ｖｉとフィードバック信号Ｆｂとの差を演算する。ＰＷＭ回路２は演算回路１の出力をパルス幅変調信号に変換する。波形変換回路３は、ＰＷＭ回路２の出力によってオン／オフ制御されるスイッチトランジスタと、スイッチトランジスタに直列に介挿されたコイルと、コイルの誘導電流によって充電されるコンデンサとから構成され、ＰＷＭ回路２の出力を高電圧アナログ信号に変換して負荷４へ供給する。また、増幅器５はＰＷＭ回路３の出力を増幅し、フィードバック信号Ｆｂとして演算回路１へ戻す。【選択図】    図１
2006060549.tif 000002
【特許請求の範囲】
【請求項１】
入力信号とフィードバック信号との差を演算する演算手段と、
前記演算手段の出力をパルス幅変調信号に変換するパルス幅変調手段と、
前記パルス幅変調手段の出力を高電圧アナログ信号に変換して負荷へ供給する波形変換手段と、
前記波形変換手段の出力に対応する信号を前記フィードバック信号として前記演算手段へ戻すフィードバック回路と、
を具備し、前記波形変換手段は、前記パルス幅変調手段の出力によってオン／オフ制御されるスイッチ手段と、前記スイッチ手段に直列に介挿されたコイルと、前記コイルの誘導電流によって充電されるコンデンサとを具備することを特徴とするディジタルアンプ。
【請求項２】
前記入力信号はディジタル楽音データであり、前記フィードバック回路は、前記波形変換手段の出力をディジタルデータに変換する変換回路であることを特徴とする請求項１に記載のディジタルアンプ。
【請求項３】
前記演算手段と前記パルス幅変調手段との間にフィルタを挿入したことを特徴とする請求項１または請求項２に記載のディジタルアンプ。
【請求項４】
入力信号と第１のフィードバック信号との差を演算する第１の演算手段と、
入力信号の反転信号と第２のフィードバック信号との差を演算する第２の演算手段と、
前記第１の演算手段の出力をパルス幅変調信号に変換する第１のパルス幅変調手段と、
前記第２の演算手段の出力をパルス幅変調信号に変換する第２のパルス幅変調手段と、
前記第１のパルス幅変調手段の出力を高電圧アナログ信号に変換して負荷の一端へ供給する第１の波形変換手段と、
前記第２のパルス幅変調手段の出力を高電圧アナログ信号に変換して負荷の他端へ供給する第２の波形変換手段と、
前記第１の波形変換手段の出力に対応する信号を前記第１のフィードバック信号として前記第１の演算手段へ戻す第１のフィードバック回路と、
前記第２の波形変換手段の出力に対応する信号を前記第２のフィードバック信号として前記第２の演算手段へ戻す第２のフィードバック回路と、
を具備し、前記第１の波形変換手段は、前記第１のパルス幅変調手段の出力によってオン／オフ制御される第１のスイッチ手段と、前記第１のスイッチ手段に直列に介挿された第１のコイルと、前記第１のコイルの誘導電流によって充電される第１のコンデンサとを具備し、
前記第２の波形変換手段は、前記第２のパルス幅変調手段の出力によってオン／オフ制御される第２のスイッチ手段と、前記第２のスイッチ手段に直列に介挿された第２のコイルと、前記第２のコイルの誘導電流によって充電される第２のコンデンサとを具備することを特徴とするディジタルアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高電圧を必要とする圧電スピーカの駆動等に用いて好適なディジタルアンプ（Ｄ級増幅器）に関する。
【背景技術】
【０００２】
周知のように、圧電スピーカやダイナミックスピーカを駆動するには、例えば１０数Ｖという高い電圧が必要である。一方、近年のＩＣ（集積回路）、ＬＳＩ（大規模集積回路）は例えば２Ｖ以下という低電圧駆動のものが主流であり、１０数Ｖという高い電源電圧のものは少ない。そこで、ディジタルアンプによって圧電スピーカ等を駆動する場合は、スピーカ駆動用ＬＳＩに外部電源端子を設け、外部から高電圧を加えるか、あるいは、ＬＳＩの内部にＤＣ−ＤＣコンバータを内蔵させ、このＤＣ−ＤＣコンバータによって電源電圧を昇圧し、スピーカを駆動するようになっていた。
【０００３】
しかしながら、外部から高電圧を加えるには、ＬＳＩの外部に電源回路を設ける必要があり、回路が多くなるとともに高価になり好ましくない。一方、ＬＳＩ内部にＤＣ−ＤＣコンバータを内蔵させることも、ＬＳＩの微細化のため高電圧を生成するのが難しく、また、全てディジタル処理とするＬＳＩが難しいという問題がある。
【０００４】
なお、従来のこの種のディジタルアンプの文献として、特許文献１〜４が知られている。特許文献１に記載されるものは、パルストランスを使用したもので、コスト高になると共にフィードバック回路がないため波形歪みが大きくなる欠点がある。特許文献２に記載されるものもパルストランスを用いたもので、特許文献１と同様の問題がある。特許文献３のものは複数のコンデンサを用いたもので、任意の電圧が得られるものではなく、また、大パワーが得にくい問題がある。特許文献４に記載されるものは、ＤＣ−ＤＣコンバータによる昇圧回路を用いたもので、前記のような問題がある。
【特許文献１】特開平7-22860号公報
【特許文献２】実開昭57-202209号公報
【特許文献３】特公昭60-57763号公報
【特許文献４】特開2000-49543号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は上記事情を考慮してなされたもので、その目的は、構成が簡単かつ安価であり、また、任意の高電圧によるスピーカ駆動が可能であり、さらに、完全ディジタル化が微細ＬＳＩにおいても可能となるディジタルアンプを提供することにある。
【課題を解決するための手段】
【０００６】
この発明は上記の課題を解決するためになされたもので、請求項１に記載の発明は、入力信号とフィードバック信号との差を演算する演算手段と、前記演算手段の出力をパルス幅変調信号に変換するパルス幅変調手段と、前記パルス幅変調手段の出力を高電圧アナログ信号に変換して負荷へ供給する波形変換手段と、前記波形変換手段の出力に対応する信号を前記フィードバック信号として前記演算手段へ戻すフィードバック回路とを具備し、前記波形変換手段は、前記パルス幅変調手段の出力によってオン／オフ制御されるスイッチ手段と、前記スイッチ手段に直列に介挿されたコイルと、前記コイルの誘導電流によって充電されるコンデンサとを具備することを特徴とするディジタルアンプである。
【０００７】
請求項２に記載の発明は、請求項１に記載のディジタルアンプにおいて、前記入力信号はディジタル楽音データであり、前記フィードバック回路は、前記波形変換手段の出力をディジタルデータに変換する変換回路であることを特徴とする。
請求項３に記載の発明は、請求項１または請求項２に記載のディジタルアンプにおいて、前記演算手段と前記パルス幅変調手段との間にフィルタ（ＬＰＦ）を挿入したことを特徴とする。
【０００８】
請求項４に記載の発明は、入力信号と第１のフィードバック信号との差を演算する第１の演算手段と、入力信号の反転信号と第２のフィードバック信号との差を演算する第２の演算手段と、前記第１の演算手段の出力をパルス幅変調信号に変換する第１のパルス幅変調手段と、前記第２の演算手段の出力をパルス幅変調信号に変換する第２のパルス幅変調手段と、前記第１のパルス幅変調手段の出力を高電圧アナログ信号に変換して負荷の一端へ供給する第１の波形変換手段と、前記第２のパルス幅変調手段の出力を高電圧アナログ信号に変換して負荷の他端へ供給する第２の波形変換手段と、前記第１の波形変換手段の出力に対応する信号を前記第１のフィードバック信号として前記第１の演算手段へ戻す第１のフィードバック回路と、前記第２の波形変換手段の出力に対応する信号を前記第２のフィードバック信号として前記第２の演算手段へ戻す第２のフィードバック回路とを具備し、前記第１の波形変換手段は、前記第１のパルス幅変調手段の出力によってオン／オフ制御される第１のスイッチ手段と、前記第１のスイッチ手段に直列に介挿された第１のコイルと、前記第１のコイルの誘導電流によって充電される第１のコンデンサとを具備し、前記第２の波形変換手段は、前記第２のパルス幅変調手段の出力によってオン／オフ制御される第２のスイッチ手段と、前記第２のスイッチ手段に直列に介挿された第２のコイルと、前記第２のコイルの誘導電流によって充電される第２のコンデンサとを具備することを特徴とするディジタルアンプである。
【発明の効果】
【０００９】
この発明によれば、ＤＣ−ＤＣコンバータを用いることなく負荷の高電圧駆動が可能であり、これにより、構成が簡単かつ安価になる利点が得られる。また、低い電源電圧のＬＳＩにおいて任意の高電圧によるスピーカ駆動が可能であり、さらに、完全ディジタル化が微細ＬＳＩにおいても可能となる効果が得られる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照し、この発明の実施の形態について説明する。ここで説明する実施の形態は、この発明の一態様を示すものであり、この発明を限定するものではなく、この発明の範囲内で任意に変更可能である。図１はこの発明の一実施の形態によるディジタルアンプの構成を示すブロック図である。この図において、符号１は入力信号（オーディオ信号）ｖｉからフィードバック信号Ｆｂを減算する演算回路、２は演算回路１の出力をパルス幅変調信号に変換するＰＷＭ（Pulse Width Moduration）回路、３はＰＷＭ回路２の出力をアナログ高電圧波形に変換する波形変換回路、４は負荷となるスピーカ、５は波形変換回路３の出力をフィードバック信号Ｆｂとして演算回路１へ戻すバッファである。
【００１１】
図２は波形変換回路３の構成を示す回路図である。この図において、１１はＭＯＳ・ＦＥＴによるスイッチトランジスタであり、そのゲートがＰＷＭ回路２の出力端に接続され、ソースが接地されている。１２は一端が電源電圧ＶDDに接続され、他端がトランジスタ１１のドレインに接続されたコイル、１３はアノードがトランジスタ１１のドレインに接続され、カソードがスピーカ（負荷）４に接続されたダイオード、１４はダイオード１３のカソードと接地間に介挿されたコンデンサである。
【００１２】
このような構成において、ＰＷＭ回路２の出力が”Ｈ（ハイ）”レベルの時はスイッチトランジスタ１１がオンとなり、コイル１２およびトランジスタ１１を通して電流ｉが流れる。次に、ＰＷＭ回路２の出力が”Ｌ（ロー）”レベルになると、トランジスタ１１がオフとなるが、コイル１２が電流ｉを流し続けようとするため、ダイオード１３を介してコンデンサ１４に電流ｉが流れ、コンデンサ１４が充電される。次に、再びＰＷＭ回路２の出力が”Ｈ”レベルになると、再びトランジスタ１１がオンとなり、コイル１２、トランジスタ１１を通して電流ｉが流れ、ＰＷＭ回路２の出力が”Ｌ”レベルに戻ると、コンデンサ１４がコイル１２を流れる電流ｉによって充電される。
【００１３】
以下、上記の過程が繰り返され、この結果、コンデンサ１４の端子電圧が順次上昇する。この場合、コイル１２を流れる電流ｉは、
ｉ＝VDD・ΔＴ／Ｌ
但し、ＶDD；電源電圧
ΔＴ；ＰＷＭ回路２の出力が”Ｈ”の時間
なる式によって決まり、ＰＷＭ回路２の出力のパルス幅ΔＴが大であるほど大きな電流が流れる。また、コンデンサ１４の端子電圧は、
Ｖ＝（１／Ｃ）∫ｉｄｔ＋Ｖ0
但し、Ｖ0；充電開始直前の端子電圧
なる式によって決まり、電流ｉが大であるほど大きくなる。
すなわち、波形変換回路３の出力レベルは、パルス幅ΔＴに応じて変化し、コイル１２およびコンデンサ１４の定数の選び方により、電源電圧ＶDDより大きい電圧のアナログ信号をスピーカ４へ出力することができる。
【００１４】
図３は入力信号ｖｉがアナログ信号の場合の図１に対応する構成を示す回路図である。図において、入力信号ｖｉからフィードバック信号Ｆｂを演算回路１において減算した結果がコンパレータ２１の一方の入力端へ加えられ、コンパレータ２１の他方の入力端へはランプ回路２２の出力（鋸歯状波）が加えられ、コンパレータ２１から演算回路１の出力に対応するＰＷＭ信号が出力される。このＰＷＭ信号が波形変換回路３によって波形変換され、スピーカ４へ加えられる。
【００１５】
図４は入力信号ｖｉがディジタル信号の場合の図１に対応する構成を示す回路図である。図において、入力信号ｖｉからフィードバック信号（ディジタル信号）Ｆｂを演算回路１において減算した結果がＰＷＭ回路２においてＰＷＭ信号に変換され、波形変換回路３に入力される。波形変換回路３は入力されたＰＷＭ信号をアナログ信号に変換し、スピーカ４へ出力する。増幅器２４は波形変換回路３の出力レベルを合わせるようにゲインを調整する。増幅器２４の出力はＡ／Ｄ変換器にてデジタルデータに変換され、フィードバック信号Ｆｂとなる。図４ではこのＡ／Ｄ変換を次のように構成しているコンパレータ２５の一方の入力端へ出力する。コンパレータ２５の他方の入力端へはランプ回路２６の出力（鋸歯状波）が加えられ、コンパレータ２５から増幅器２４の出力に対応するＰＷＭ信号が出力され、カウンタ２７へ供給される。カウンタ２７はコンパレータ２５の出力が”Ｈ”レベルにある間システムクロックパルスをカウントし、カウント結果をフィードバック信号Ｆｂとして演算回路1へ出力する。
【００１６】
図５はブリッジ接続とした波形変換回路の構成を示す回路図である。図５(ａ)はダイナミックスピーカ４ａを駆動する場合であり、（ｂ）は圧電スピーカ４ｂを駆動する場合である。この圧電スピーカ４ｂの場合は、出力コンデンサを設けず、代わりに圧電スピーカの容量を利用している。
【００１７】
図６はブリッジ接続による波形変換回路２０を用いたディジタルアンプの具体的構成を示すブロック図である。この図において、４１はアナログ入力信号ｖｉの位相を反転して出力する反転回路である。２２ａ、２２ｂは差動増幅器であり、＋入力端の信号と−入力端の信号の差信号を出力する。２３ａ、２３ｂはゲイン１０のＬＰＦ（ローパスフィルタ）である。２４ａ、２４ｂはＰＷＭ回路であり、その出力が波形変換回路２０のスイッチトランジスタ（ＭＯＳ／ＦＥＴ）３０ａ、３０ｂのゲートへ供給される。２５ａ、２５ｂは入力信号から電源電圧ＶDDの値を減算する減算回路、２６ａ、２６ｂはゲイン０．１の増幅器であり、この増幅器２６ａ、２６ｂの出力がフィードバック信号Ｆｂ１、Ｆｂ２として差動増幅器２２ａ、２２ｂへ戻される。
【００１８】
また、波形変換回路２０において、３１ａ、３１ｂはコイル、３２ａ、３２ｂはダイオード、３３ａ、３３ｂはコンデンサであり、部材３０ａ〜３３ａ、３０ｂ〜３３ｂによってそれぞれ図２と同様の波形変換回路が構成され、ダイオード３２ａ、３２ｂの各アノード間に負荷となるスピーカ４が接続されている。また、スピーカ４の両端の信号がそれぞれ減算回路２５ａ、２５ｂに入力されている。
【００１９】
次に、上述した回路の動作を説明する。
この回路によれば、出力は電源電圧ＶDD以上の電圧となるので、減算回路２５ａ、２５ｂによって電源電圧ＶDD分を差し引き、また、入力信号ｖｉとのレンジを合わせるために、ゲイン０．１の増幅器２６ａ、２６ｂによって１／１０に減衰させる。そして、この増幅器２６ａ、２６ｂの出力をフィードバック信号Ｆｂ１、Ｆｂ２として差動増幅器２２ａ、２２ｂへ戻し、入力信号ｖｉおよびその反転信号ｖｉ’との差分をとる。次いで、ゲイン１０のＬＰＦ２３ａ、２３ｂでループの位相調整とノイズを除去を行った後、ＰＷＭ回路２４ａ、２４ｂへ供給する。ＰＷＭ回路２４ａ、２４ｂはＬＰＦ２３ａ、２３ｂの出力をＰＷＭ信号に変換し、トランジスタ３０ａ、３０ｂへ出力する。部材３０ａ〜３３ａによる回路および部材３０ｂ〜３３ｂによる回路は各々図２において説明した波形変換を行って変換後の信号をスピーカ４へ出力する。
【００２０】
以上のように、部材２２ａ〜２６ａ、３０ａ〜３３ａによる動作と、部材２２ｂ〜２６ｂ、３０ｂ〜３３ｂによる動作は全く同じであるが、入力される信号ｖｉと信号ｖｉ’の位相が反転していることから、スピーカ４がプッシュプル駆動されることになる。
【００２１】
図７は、電源電圧が２Ｖ（ボルト）、コンデンサ３３ａの初期電圧が２Ｖの状態において、入力信号ｖｉとして１Ｖが加えられた時のＰＷＭ回路２４ａの出力、フィードバック信号Ｆｂ１およびＬＰＦ２３ａの出力の各波形変化を示す図である。この場合、最初に、フィードバック信号Ｆｂ１が０Ｖにあり、差動増幅器２２ａの出力が１Ｖとなる。ＬＰＦ２３ａは時定数を持っており、ゆっくりと立ち上がる。最初、図に示す（ａ）の時点ではＰＷＭ回路２４ａの出力パルス幅は極めて小さいが、ＬＰＦ２３ａの出力が増大すると共に徐々に増大する。そして、図に示す（ｄ）の時点においてフィードバック信号Ｆｂ１が入力信号ｖｉに近くなり、フィードバック信号Ｆｂ１が例えば０．９２Ｖになったとする。この時、入力信号ｖｉとの差分は０．０８となり、ＬＰＦ２３ａで１０倍され、ＰＷＭ回路２４ｂの入力は０．８Ｖとなる。この時、ＰＷＭ回路２４ａの出力パルスのデューティ比は８０％となるように設定されている。出力は１１．２Ｖとなる。なお、理論的には
フィードバック信号Ｆｂ１の電圧は、入力信号ｖｉと等しい１Ｖになるまで上昇して、平衡状態となり、出力は１２Ｖとなる。実回路では、差動増幅器２２ａやＬＰＦ２３ａの特性により定常誤差が生じる。
【産業上の利用可能性】
【００２２】
この発明は、オーディオ信号のパワー増幅に用いられ、ＡＶアンプ、テレビジョン、ステレオ装置等において電源電圧より高い出力電圧を必要とする場合に利用可能である。
【図面の簡単な説明】
【００２３】
【図１】この発明の実施形態によるディジタルアンプの基本構成を示すブロック図である。
【図２】図１における波形変換回路の構成を示す回路図である。
【図３】図１に示すディジタルアンプの基本構成をアナログ入力信号の場合について具体的に示したブロック図である。
【図４】図１に示すディジタルアンプの基本構成をディジタルグ入力信号の場合について具体的に示したブロック図である。
【図５】プッシュプル構成による波形変換回路を示す回路図である。
【図６】図１に示すディジタルアンプの基本構成をアナログ入力信号、プッシュプル構成の場合について具体的に示したブロック図である。
【図７】図６に示すディジタルアンプの動作を説明するための波形図である。
【符号の説明】
【００２４】
１、２２ａ、２２ｂ…演算回路、２、２４ａ、２４ｂ…ＰＷＭ回路、３、２０…波形変換回路、４…スピーカ（負荷）、５、２４、２６ａ、２６ｂ…増幅器、１１、３０ａ、３０ｂ…スイッチトランジスタ、１２、３１ａ、３１ｂ…コイル、１３、３２ａ、３２ｂ…ダイオード、１４、３３ａ、３３ｂ…コンデンサ、２１、２５…コンパレータ、２２、２６…ランプ回路、２３ａ、２３ｂ…ＬＰＦ、２５ａ、２５ｂ…減算回路、２７…カウンタ、
【図１】
2006060549.tif 000003
【図２】
2006060549.tif 000004
【図３】
2006060549.tif 000005
【図４】
2006060549.tif 000006
【図５】
2006060549.tif 000007
【図６】
2006060549.tif 000008
【図７】
2006060549.tif 000009