(57)【要約】      （修正有）【課題】  静電破壊に対する防止装置を備える回路装置を提供する。【解決手段】区域（Ａ、Ｂ）のそれぞれが、接地電位と電源電圧をもつそれぞれ固有の作動電圧系を有し、かつ、第１の区域（Ａ）の情報端子点（ＳＡ）と第２の区域（Ｂ）の情報端子点（ＳＢ）との間の少なくとも１つの接続（ＳＣ）が第１の区域（Ａ）と第２の区域（Ｂ）の間の情報の伝送のために備えられている回路装置に関し、前記接続（ＳＣ）は、第１の区域（Ａ）の少なくとも１つの第１のトランジスタ（Ｘ）、抵抗（Ｒ１）および第２の区域（Ｂ）の第１のトランジスタ（Ｅ）を備えたトランジスタ回路を有し、前記第１のトランジスタ（Ｘ）は第１の区域（Ａ）の接地電位（ＵＳＳ）と前記抵抗（Ｒ１）の間に接続されており、かつ第２の区域（Ｂ）の第１のトランジスタ（Ｅ）は前記抵抗（Ｒ１）と第２の区域（Ｂ）の電源電圧（ＵＤＤ１）の間に接続されている。【選択図】図１
2006140465.tif 000002
【特許請求の範囲】
【請求項１】
静電破壊に対する防止装置を備えた回路装置であって、
−  第１および第２の区域（Ａ、Ｂ）から成る少なくとも２つの区域（Ａ、Ｂ）を有し、その際、これら区域（Ａ、Ｂ）のそれぞれが、接地電位（ＵＳＳないしはＵＳＳ１）と電源電圧（ＵＤＤないしはＵＤＤ１）をもつそれぞれ固有の作動電圧系を有し、かつ、
−  第１の区域（Ａ）の情報端子点（ＳＡ）と第２の区域（Ｂ）の情報端子点（ＳＢ）との間の少なくとも１つの接続（ＳＣ）を第１の区域（Ａ）と第２の区域（Ｂ）の間の情報の伝送のために備える回路装置において、
−  前記接続（ＳＣ）が、第１の区域（Ａ）の少なくとも１つの第１のトランジスタ（Ｘ）、抵抗（Ｒ１）および第２の区域（Ｂ）の第１のトランジスタ（Ｅ）を備えたトランジスタ回路を有し、その際、前記第１のトランジスタ（Ｘ）は第１の区域（Ａ）の接地電位（ＵＳＳ）と前記抵抗（Ｒ１）の間に接続されており、かつ第２の区域（Ｂ）の第１のトランジスタ（Ｅ）は前記抵抗（Ｒ１）と第２の区域（Ｂ）の電源電圧（ＵＤＤ１）の間に接続されていることを特徴とする、静電破壊に対する防止装置を備えた回路装置。
【請求項２】
第１の区域（Ａ）と第２の区域（Ｂ）の間の遷移部が前記抵抗（Ｒ１）を貫いているかもしくは前記抵抗（Ｒ１）と前記抵抗に接続されたトランジスタ（Ｘ、Ｅ）のうちの１つとの間に挟まれている、請求項１記載の回路装置。
【請求項３】
前記接続（ＳＣ）が、中間接続された抵抗としての抵抗（Ｒ１）を備えた電流ミラー回路によって形成される、請求項１または２記載の回路装置。
【請求項４】
ダイオード（Ｄ２）が第２の区域（Ｂ）の接地電位（ＵＳＳ１）と、第２の区域（Ｂ）の第１のトランジスタ（Ｅ）および前記抵抗（Ｒ１）の間の接続点（Ｏ１）との間に接続されている、請求項１から３までのいずれか１項に記載の回路装置。
【請求項５】
ダイオード（Ｄ１）が第１の区域（Ａ）の電源電圧（ＵＤＤ）と、第１の区域（Ａ）の第１のトランジスタ（Ｘ）および前記抵抗（Ｒ１）の間の接続点（Ｏ０）との間に接続されている、請求項１から４までのいずれか１項に記載の回路装置。
【請求項６】
前記接続点（Ｏ０）が前記第１のトランジスタの制御端子および第２のトランジスタ（Ｘ＊）の制御端子と接続されており、その際、前記第２のトランジスタ（Ｘ＊）が第１の区域（Ａ）の接地電位（ＵＳＳ）と前記区域の情報端子点（ＳＡ）の間に接続されている、請求項３から５までのいずれか１項に記載の回路装置。
【請求項７】
第２の区域（Ｂ）の第１のトランジスタの制御端子が前記１つの情報端子点（ＳＢ）を形成する、請求項３から６までのいずれか１項に記載の回路装置。
【請求項８】
前記接続（ＳＣ）が、中間接続された抵抗（Ｒ１、Ｒ２）を備えたレベルシフト回路によって形成されている、請求項１から７までのいずれか１項に記載の回路装置。
【請求項９】
−  第１の区域（Ａ）の情報端子点（ＳＡ）が前記第１のトランジスタ（Ｘ）の制御端子とはインバートされる形で接続されており、第１の区域（Ａ）の第２のトランジスタ（Ｙ）の制御端子とはインバートされない形で接続されており、
−  前記第２のトランジスタ（Ｙ）が第１の区域（Ａ）の接地電位（ＵＳＳ）と第２の抵抗（Ｒ２）の間に接続されており、かつ
−  第２の区域（Ｂ）の第２のトランジスタ（Ｆ）が前記第２の抵抗（Ｒ２）と第２の区域（Ｂ）の電源電圧（ＵＤＤ１）の間に接続されている、
請求項１、２または８のいずれか１項に記載の回路装置。
【請求項１０】
第２の区域（Ｂ）内で第１および第２のトランジスタ（Ｅ、Ｆ）の制御端子がそれぞれもう一方のトランジスタ（Ｆ、Ｅ）と前記トランジスタの抵抗（Ｒ２、Ｒ１）との間の接続点（Ｏ２、Ｏ１）と接続されている、請求項９記載の回路装置。
【請求項１１】
第２の区域（Ｂ）内で第２のトランジスタ（Ｆ）と前記トランジスタの抵抗（Ｒ２）との間の接続点（Ｏ２）が情報端子点（ＳＢ）と接続されている、殊にインバータ（ＩＢ）を介して接続されている、請求項１０記載の回路装置。
【請求項１２】
第２の区域（Ｂ）内の第２のトランジスタ（Ｆ）と前記トランジスタの抵抗（Ｒ２）との間の接続点（Ｏ２）からダイオード（Ｄ１）が電源電圧（ＵＤＤ１）までに接続されている、請求項９から１１までのいずれか１項に記載の回路装置。
【請求項１３】
第２の区域（Ｂ）における第２のダイオード（Ｄ２）が接地電位（ＵＳＳ１）から第２のトランジスタ（Ｆ）と前記トランジスタの抵抗（Ｒ２）との間の接続点（Ｏ２）までに接続されている、請求項９から１２までのいずれか１項に記載の回路装置。
【請求項１４】
ダイオード（Ｄｌ、Ｄ２、Ｄ０）が有害な過電圧をトランジスタから遠ざけるためにクランプダイオードとして、殊に寄生素子として、トランジスタの設計により形成されている、請求項１から１３までのいずれか１項に記載の回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特許請求項１の上位概念による特徴を有する回路装置に関する。
【背景技術】
【０００２】
回路装置および殊に集積回路はますます複雑になっている。これらはしばしば、別々の電圧／電流電源を有する別々の部分ないしは区域を含む。すなわち、回路装置の第１および第２の区域を形成する少なくとも２つの区域について、これら区域のそれぞれは、接地電位としてのアースと電源電圧を伴う固有の作動電圧系を有する。情報の伝送のためにこれら２つの区域は、少なくとも１つの接続を介して相互に接続されている。すなわち、第１の区域の情報端子点と第２の区域の情報端子点の間の接続が、第１の区域と第２の区域の間の情報の伝送のために存在する。
【０００３】
このような装置では、静電気放電の場合に、殊に前記情報端子点間の接続を介して回路装置の構造体を破壊する電位差が前記区域間ないしは部分間に現れることが欠点である。その場合、回路装置の構造体が進展するその構造様式の小型化にともなって静電気放電に対してますます敏感になることが問題である。
【０００４】
図５には、例えば回路装置の結晶１の一部が示されており、この場合、集積回路として形成されている回路装置のこの結晶１上に２つの区域Ａ、Ｂが存在する。これら２つの区域Ａ、Ｂは、例えば相互干渉を避けるためにできるだけ分離されて保持されるべきである。それにもかかわらず信号ないしは情報はこれら区域Ａ、Ｂ間で交換されなけなればならない。この信号は相応の情報端子点にて供給され、かつＣＭＯＳ技術（ＣＭＯＳ：相補型金属酸化物半導体）における構造様式の場合にはインバータまたはインバータ類似の構造体、例えばＮＡＮＤ（ＮＯＴ−ＡＮＤ装置）もしくは線形増幅器、に由来する。この信号は通常、それぞれもう一方の区域Ｂ、ＡのＭＯＳトランジスタのゲートすなわち制御端子に印加される。第２の区域Ｂの電源電圧ＵＤＤ１と接地電位ＵＳＳ１とからの電圧系に対して第１の区域Ａの電源電圧ＵＤＤとアースすなわち接地電位ＵＳＳとからの電圧系が、破壊的な作用をもつ静電気放電、すなわちＥＳＤ現象（ＥＳＤ：静電気放電（Ｅｌｅｃｔｒｏ  Ｓｔａｔｉｃ  Ｄｅｓｔｒｕｃｔｉｏｎ））、によって電位がシフトされる場合には、その電位差は直ちに結晶１における接続ＳＣの伝送線路を介してそのもう一方の区域のＭＯＳトランジスタのゲートに伝送される。数ナノ秒でこのＭＯＳトランジスタは二つに折れかつ破壊される。典型的なＥＳＤ現象がｋＶ範囲およびＡ範囲であるのに、しかしながらゲート酸化膜は１００ｎｓ間で通常わずか６ボルトにしか耐えないことを考慮すれば、このような装置が役に立たないことは直ちに明らかである。
【０００５】
図６には、静電破壊に対する防止装置を備えた従来技術による回路装置が概略的に示されている。それぞれ付属の電源電圧ＵＤＤないしはＵＤＤ１ならびに接地電位ＵＳＳないしはＵＳＳ１をもつ同じく第１および第２の区域Ａ、Ｂから成るこの回路装置は、第１および第２の区域Ａ、Ｂの電源電圧ＵＤＤ、ＵＤＤ１の両方の接続線路同士の間に接続されている結合素子を有する。更なる結合素子ＫＰが、第１および第２の区域Ａ、Ｂの接地電位ＵＳＳ、ＵＳＳ１の接続線路同士の間に接続されている。これら結合素子ＫＰは、第２の区域Ｂの作動電圧系ＵＤＤ１−ＵＳＳ１に対する第１の区域の作動電圧系ＵＤＤ−ＵＳＳの電位差を抑制もしくは制限すべきではない。結合素子としてさまざまな種類の構成素子、例えば抵抗、集積回路装置の常に存在する基板抵抗も、ダイオード、バイポーラトランジスタまたはＭＯＳトランジスタ装置が使用される。従って、この装置の場合には結合素子は、２つの区域Ａ、Ｂの２つの作動電圧系の間に直接接続されている。情報伝送のための接続ＳＣ同士は別々に形成されている。
【０００６】
しかしながら、このような回路装置は条件付きでのみ使用可能である。なぜなら、前記結合を弱く実施することしかできないからであり、またこれも何故かといえば、さもなければ２つの区域Ａ、Ｂの分離が無効にされてしまい、かつ障害が電圧電源の伝送線および接続を介して伝搬する可能性があるからである。第２の区域Ｂの作動電圧系ＵＤＤ１−ＵＳＳ１が、第１の区域の作動電圧系ＵＤＤ−ＵＳＳと異なる定格電圧を有する場合には、前記結合は特に困難となる。つまり過渡電流が常に流れることは阻止されるべきである。これら諸因子を考慮すれば、結合素子ないしは結合器は、しばしば意図してかまたは意図せずして、相当効果はなくなり、その結果、さらに静電気放電の場合には破壊がもたらされる。例えば動作抵抗が１０Ωである結合器の場合には、第２の区域Ｂへの第１の区域Ａもしくはその逆の遷移部におけるゲート酸化膜にての即時の破壊には区域Ａ、Ｂの作動電圧系間の電位差１０Ｖで１ＡのＥＳＤ過渡電流で十分である。
【０００７】
チップ上の典型的な電子システム、いわゆるシステムオンチップ（ＳｏＣ）は目下のところ相違する定格電圧をもつ３つ以上の分離された部分ないしは区域を有しており、その結果、破壊的な作用をもつ静電気放電を回避するために結合を解除するという課題はさらに困難になっている。結合器の数を追加することが必要とされ、その場合、これら結合器をつないでいる金属路が付加的な抵抗を結合経路に生じさせる。同時に技術の世代から世代へと酸化薄膜の１００ｎｓ−破壊電圧はますます低下している。従って、図６による回路装置の措置は、静電気放電による障害を阻止するのにまったく役に立たない。
【０００８】
図７には、第１の区域ＡにおけるインバータＩＡ２から第２の区域ＢにおけるインバータＩＢ２への接続ＳＣを介した情報伝送の簡単な方法が示されている。第２の区域ＢのインバータＩＢ２の入力には、接続点ＯＳに２つのダイオードＤ１Ｓ、Ｄ２Ｓが接続されている。これらのうち第１のダイオードＤ１Ｓは、上記ノードすなわち接続点と第２の区域の電源電圧ＵＤＤ１との間に接続されている。これらのうち第２のダイオードＤ２Ｓは、接地電位ＵＳＳ１と接続点ＯＳの間に接続されている。第２の区域Ｂの作動電圧系に局所的につながっているダイオードＤ１Ｓ、Ｄ２Ｓは、第２の区域ＢのインバータＩＢ２における電圧を制限する。第１の区域ＡのインバータＩＡ２と第２の区域Ｂにおける接続点ＯＳとの間に接続されている抵抗ＲＳは、その場合、過渡電流を制限する。ダイオードＤ１Ｓ、Ｄ２Ｓは、ＭＯＳ構造の寄生素子によっても形成することができる。図６の連結器が一緒になったこの回路によって、静電気放電に対する破壊防止が提供される。しかしながら、２つの区域Ａ，Ｂの作動電圧系がもはや互いに無関係であることは欠点である。第２の区域Ｂの作動電圧系ＵＤＤ１−ＵＳＳ１は例えば、第１の区域Ａの作動電圧系ＵＤＤ−ＵＳＳより低い定格電圧を有することはできない、というのも、さもなければインバータおよび抵抗の全体にかなりの過渡電流が流れることになるからである。第２の区域Ｂの作動電圧系ＵＤＤ１−ＵＳＳ１の開路もまた、有意義に可能であるということはほとんどない。この回路装置はたしかに原理からすると機能するが、しかしながら多くのシステムの要求には不適当である。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の課題は、それぞれ固有の作動電圧系をもつ２つの区域間の静電破壊に対する選択的な防止装置を備える回路装置を提案することである。
【課題を解決するための手段】
【００１０】
この課題は、特許請求項１の特徴部を有する回路装置によって解決される。
【００１１】
殊に、静電破壊に対する防止装置を備える回路装置であって、第１および第２の区域Ａ、Ｂから成る少なくとも２つの区域を有し、その際、これら区域のそれぞれが、接地電位と電源電圧をもつそれぞれ固有の作動電圧系を有し、かつ、第１の区域の情報端子点と第２の区域の情報端子点との間の少なくとも１つの接続が第１の区域と第２の区域の間の情報の伝送のために備えられている回路装置は有利である。この場合、上記接続は、第１の区域の第１のトランジスタ、抵抗および第２の区域の第１のトランジスタから成る少なくとも１つの直列回路を伴うトランジスタ回路を有し、その際、前記第１のトランジスタは第１の区域の接地電位と前記抵抗の間に接続されており、かつ第２の区域の第１のトランジスタは前記抵抗と第２の区域の電源電圧の間に接続されている。
【００１２】
有利な形態は、従属請求項の対象である。
【００１３】
殊に、第１の区域と第２の区域の間の遷移部が前記抵抗を貫いているかもしくは前記抵抗と前記抵抗に接続されたトランジスタのうちの１つとの間に挟まれている回路装置は有利である。
【００１４】
殊に、前記接続が、中間接続された抵抗としての抵抗を備える電流ミラー回路によって形成されている回路装置は有利である。
【００１５】
殊に、ダイオードが、第２の区域の接地電位と、第２の区域の第１のトランジスタおよび前記抵抗の間の接続点との間に接続されている回路装置は有利である。
【００１６】
殊に、ダイオードが、第１の区域の電源電圧と、第１の区域の第１のトランジスタおよび前記抵抗の間の接続点との間に接続されている回路装置は有利である。
【００１７】
殊に、前記接続点が、前記第１のトランジスタの制御端子および第２のトランジスタの制御端子と接続されており、その際、前記第２のトランジスタが第１の区域の接地電位（ＶＳＳ）と前記区域の情報端子点の間に接続されている回路装置は有利である。
【００１８】
殊に、第２の区域の第１のトランジスタの制御端子が、前記１つの情報端子点を形成する回路装置は有利である。
【００１９】
殊に、前記接続が、中間接続された抵抗を備えたレベルシフト回路によって形成されている回路装置は有利である。
【００２０】
殊に、第１の区域の情報端子点が、前記第１のトランジスタの制御端子とはインバートされる形で接続されており、第１の区域の第２のトランジスタの制御端子とはインバートされない形で接続されており、前記第２のトランジスタが第１の区域の接地電位と第２の抵抗の間に接続されており、かつ第２の区域の第２のトランジスタが前記第２の抵抗と第２の区域の電源電圧の間に接続されている回路装置は有利である。
【００２１】
殊に、第２の区域内で第１および第２のトランジスタの制御端子が、それぞれもう一方のトランジスタと前記トランジスタの抵抗との間の接続点と接続されている回路装置は有利である。
【００２２】
殊に、第２の区域内で第２のトランジスタと前記トランジスタの抵抗との間の接続点が、情報端子点と接続されている、殊にインバータを介して接続されている、回路装置は有利である。
【００２３】
殊に、第２の区域内の第２のトランジスタと前記トランジスタの抵抗との間の接続点からダイオードが、電源電圧までに接続されている回路装置は有利である。
【００２４】
殊に、第２の区域における第２のダイオードが、接地電位から第２のトランジスタと前記トランジスタの抵抗との間の接続点までに接続されている回路装置は有利である。
【００２５】
殊に、ダイオードが、有害な過電圧をトランジスタから遠ざけるためにクランプダイオードとして、殊に寄生素子として、トランジスタの設計により形成されている回路装置は有利である。
【００２６】
次に実施例を図面に基づき詳説する。
【発明を実施するための最良の形態】
【００２７】
図１から分かるように、例としての回路装置は異なる区域すなわち部分に分けられており、この場合、例えば第１および第２の区域Ａ、Ｂが概略的に示されている。この回路装置はその場合、１枚もしくは上下に結合された２枚のボード上の多数の電子部品から成ることができる。しかしながら、それら２つの区域Ａ、Ｂが１つの共通の結晶１上に配置されている集積回路式の回路装置は有利である。この場合には個別に記載された電子部品は、集積回路装置の通常の方法で形成されている。
【００２８】
第１の区域Ａについては簡略化のため、第２の区域Ｂに伝送されるべきか、ないしは第２の区域Ｂから受け取られる信号が印加されるための情報端子点ＳＡならびに作動電圧系ＵＤＤ−ＵＳＳのみが概略的に示されている。この作動電圧系ＵＤＤ−ＵＳＳは、相応の接地線におけるアースすなわち通常は接地電位ＵＳＳならびに相応の電源電圧配線における電源電圧ＵＤＤで構成されている。
【００２９】
第２の区域Ｂは同様の情報端子点ＳＢを、情報すなわち信号を第１の区域Ａへ、ないしはこの第１の区域Ａからの伝送のために有する。そのうえ第２の区域Ｂは、同様に相応の接地線におけるアースすなわち接地電位ＵＳＳ１と相応の電源配線における電源電圧ＵＤＤ１とが提供する固有の作動電圧系ＵＤＤ１−ＵＳＳ１を有する。第１および第２の区域Ａ、Ｂのこれら２つの作動電圧系は、接地電位ＵＳＳ、ＵＳＳ１および／または電源電圧ＵＤＤ、ＵＤＤ１を考慮しても、回路装置の特殊な形態次第では原則的に互いに接続することができる。しかしながら、独自の作動電圧系ＵＤＤ−ＵＳＳ、ＵＤＤ１−ＵＳＳ１をもつ形態が特に有利である。
【００３０】
２つの区域Ａ、Ｂの情報端子点ＳＡ、ＳＢ間の接続ＳＣを介した区域Ａ、Ｂの片方もしくは両方における静電気放電の場合の破壊を阻止するための破壊防止装置として多くの個別の構成素子が２つの区域Ａ、Ｂの間に接続されている。この配置によって回路装置の機能もしくは適用の制限なくＥＳＤ防止が可能となる。２つの区域Ａ、Ｂの接続のために、第１の有利な実施の形態によれば、例えばそれ自体は本質的にレベルシフト回路（ｌｅｖｅｌ  ｓｈｉｆｔｅｒ）として知られている装置が使用される。しかしながら、従来のレベルシフト回路と比較すると付加的な第１の抵抗Ｒ１、Ｒ２および場合によっては、ダイオードＤ１、Ｄ２ないしはＭＯＳトランジスタの寄生ダイオードが電圧および電流の制限のために使用されている。従って、情報伝送は、修正されたレベルシフト回路を介して、電圧の形での伝送に代えてとりわけ電流の形で行なわれる。区域Ａ、Ｂの定格電圧はこの場合には、直接は互いに結合されておらず、その結果、使用されるトランジスタの技術的なパラメータの枠内で、相互に関係なくあらゆる電圧を区域ａ、Ｂで使用することができる。殊に、それどころか区域Ａ、Ｂの片方もしくは両方の開路が相互に関係なくに可能になる。
【００３１】
第１の区域Ａの情報端子点ＳＡは、第１の区域Ａの作動電圧系ＵＤＤ−ＵＳＳに割り当てられているインバータＩＡを介して、第１の区域Ａの第１のトランジスタＸの制御端子と接続されている。第１の区域Ａのこの第１のトランジスタＸは、第１の区域Ａの接地電位ＵＳＳと第１の抵抗Ｒ１の間に接続されている。この抵抗Ｒ１の第２の端子は、ノードすなわち接続点Ｏ１を介して第２の区域Ｂの第１のトランジスタＥと接続されている。第２の区域Ｂのこの第１のトランジスタＥは、第１の抵抗Ｒ１すなわち第１の接続点Ｏ１と第２の区域Ｂの電源電圧ＵＤＤ１との間に接続されている。第２の区域Ｂのこの第１のトランジスタＥの制御端子は、ノードすなわち接続点Ｏ２および第２の区域ＢのインバータＩＢを介して、第２の区域Ｂの情報端子点ＳＢと接続されている。第２の区域ＢのこのインバータＩＢは、その第２の区域Ｂの作動電圧系ＵＤＤ１−ＵＳＳ１に割り当てられている。第２の区域Ｂの接続点Ｏ２と電源電圧ＵＤＤ１との間に第１のダイオードＤ１が接続されている。第２の区域Ｂの接地電位ＵＳＳ１と接続点Ｏ２との間に第３のトランジスタＣおよび第２のダイオードＤ２が接続されている。さらに第３のトランジスタＣの制御端子が接地電位ＵＳＳ１と接続されている。
【００３２】
さらに第１の区域Ａの情報端子点ＳＡは、第１の区域Ａの第２のトランジスタＹの制御端子と接続されている。第１の区域Ａのこの第２のトランジスタＹは、第１の区域Ａの接地電位ＵＳＳと第２の抵抗Ｒ２の間に接続されている。この第２の抵抗Ｒ２の第２の端子は、第２の区域Ｂの接続点Ｏ２と接続されている。さらに第２の区域Ｂの第２のトランジスタＦが、第２の区域Ｂの第２の接続点Ｏ２と電源電圧ＵＤＤ１との間に接続されている。この第２のトランジスタＦの制御端子は第２の区域Ｂの第１の接続点Ｏ１と接続されている。
【００３３】
従って、第１および第２の区域Ａ、Ｂの第１および第２のトランジスタＸ、Ｙ、Ｅ、Ｆは根本原理からすると、中間接続された抵抗Ｒ１、Ｒ２および場合によっては２つのクランプダイオードＤ１、Ｄ２を備えたレベルシフト回路を形成している。第１および第２のダイオードＤ１、Ｄ２の形でのこれらのクランプダイオードは、第２の区域Ｂの３つのトランジスタＥ、Ｆ、Ｃの適当な設計により寄生素子として存在する。第１および第２の区域Ａ、Ｂのその他の構成素子はＥＳＤ防止の観点からは特別な機能も形態も有していないので、従って、いくつかの示された構成素子が概略的に示されていることで十分である。
【００３４】
上記の拡張された形において情報端子点ＳＡ、ＳＢ間の接続ＳＣを形成するレベルシフタの基本機能は本質的にはそのまま維持されている。第１の区域Ａの情報端子点ＳＡにおける入力信号に依存して、第１の区域Ａの２つのトランジスタＸ、Ｙは第２の区域Ｂの第２もしくは第１のトランジスタＦ、Ｅにてプルされる。このことによって接続点Ｏ１、Ｏ２における電位は降下する。これにより、前記のプルするトランジスタＹ、Ｘに向かい合うノードＯ２、Ｏ１上にあるトランジスタＥ、Ｆは閉路される。これによりその向い合わせのノードＯ２、Ｏ１は引き上げられ、かつ最終的に第２の区域Ｂ内のトランジスタＥないしはＦは、第１の区域Ａの第１のトランジスタＹないしはＸによってプルされた接続点Ｏ２ないしはＯ１にて開路される。そして新たな安定した状態が達成されている。第２の区域Ｂの２つのトランジスタＥ、Ｆの交差したフィードバックが行なわれる。
【００３５】
いまや第１および第２の区域Ａ、Ｂ間の境界が前記回路装置を横切っている、殊に２つの抵抗Ｒ１、Ｒ２を横切っているかまたは、これらに隣接していることは特筆すべきことである。第１の区域Ａの任意の素子はいまや第２の区域Ｂの任意の素子に関連して補償動作（Ａｕｓｇｌｅｉｃｈｓｂｅｗｅｇｕｎｇｅｎ）を、例えば静電気放電による、コモンモード干渉として実施することができる。２つのダイオードＤ１、Ｄ２が第２の区域Ｂの局所的な電源電圧すなわち前記区域の作動電圧系ＵＤＤ１−ＵＳＳ１にクランプすることによって、有害な過電圧が２つのダイオードＤ１、Ｄ２によって第２の区域ＢのインバータＩＢから遠ざけられる。第２の区域ＢのトランジスタＥ、Ｆ、Ｃの適当な設計によりこれらダイオードＤ１、Ｄ２は好ましくは、既に寄生素子として存在しているか、あるいは実施可能である。
【００３６】
２つの抵抗Ｒ１、Ｒ２はこのような過渡過程の場合には第１の区域Ａから第２の区域Ｂへの電流を制限し、その結果、ジュール効果による破壊は発生しない。従って、さらに好ましくは、自体公知の結合器と組み合わせることにより、第２の区域ＢにおけるインバータＩＢのゲートでの破壊が阻止可能であるかまたは少なくともさらに低減可能である。殊に、２つのシステムすなわち区域Ａ、Ｂは、トランジスタが技術的にその電圧用に設計されておりかつ前記回路装置によって過渡電流が生じないかもしくは障害のない過渡電流を生じる限りにおいて、原理的に任意の電圧をもつことができる。殊に、第１の区域Ａにおける電圧が第２の区域Ｂにおける電圧より操作において低いかまたはその逆であることが可能である。
【００３７】
それどころか、殊に第２の区域Ｂにとっての不利な附随現象が現れることなく、区域Ａ、Ｂを完全に開路することができる。しかしながら、第１の区域Ａが開路される場合には、整流作用および漏れ電流などによって無意味な信号が、例えば図２に概略的に示されているように、第１の区域Ａから第２の区域Ｂの第２のノードＯ２まで突き進むことができる。このことによって確かに障害は起こらないが、しかしながら第２の区域Ｂまたはこの区域内の構成素子は混乱ないしは妨害される可能性がある。従って、その回避のために好ましくは、例えばＮＡＮＤ回路として入力Ｑを用いて障害のあるこのような信号のいかなる拡散も阻止する、殊に確実に阻止する、論理クランプ素子（ｌｏｇｉｓｃｈｅｓ  Ｋｌｅｍｍｅｌｅｍｅｎｔ）が前記回路装置に追加される。
【００３８】
図３には上面図で、２つの区域Ａ、Ｂを有する集積回路装置の結晶１上の個別の電子部品の概略的な配置が示されている。これら２つの区域Ａ、Ｂは、図１の装置の場合のように接続されていることとする。表示されている装置は、きわめて経済的かつ技術的に有意義に実施可能であるレイアウトの一例を示している。図１による前記２つのトランジスタに、例えば相応する２つのトランジスタＸ、Ｙを備えた区域Ａが配置されている。この区域から位置をずらして、その相応の構成素子を備えた第２の区域Ｂが存在する。
【００３９】
第１の区域Ａから第２の区域Ｂに向かって第１の区域Ａに対して横向きに、選択的な基板リング（Ｓｕｂｓｔｒａｔｒｉｎｇ）Ｓｕｂの区域が延びており、これにウェル（Ｗａｎｎｅ）Ｗおよび再びもう１つの基板リングもしくは前記基板リングＳｕｂの区域が続いている。このウェルＷには２つの抵抗Ｒ１、Ｒ２ならびにＰＭＯＳＴ構造様式（ＰＭＯＳＴ：ｐチャネルＭＯＳ電界効果トランジスタ）での第１および第２のトランジスタＥ、Ｆが配置されている。このようにして第１の区域と第２の区域Ｂの間の境界をきわめて都合よく実施することができる。
【００４０】
図１に関連して記述されたＥＳＤ防止機能をこの場合には有利に、障害を他の方向に導く基板リングＳｕｂを伴ったウェルＷによる基板すなわち結晶１の分離と結びつけることができ、その結果、基板によって第１の区域Ａから第２の区域Ｂに、あるいはその逆方向で達する障害の分配が最小化される。これら基板リングＳｕｂはこの場合には、それぞれの側ないしはそれぞれの区域Ａ、Ｂの相応する接地電位ＵＳＳと直結されていなけなればならない。ことによって基板リングＳｕｂないしは相応する領域は、障害が供給点すなわち情報端子点ＳＡ、ＳＢにまで直接導かれることを阻止する。このことによって発生する過渡電流は、区域Ａ、Ｂにおける回路の敏感なネットワーク内に持ち込まれるべきではなく、このことはこのようなレイアウト設計によって達成される。多数のこのようなレイアウトセルが連ねられることによって連続した障壁を区域ＡとＢの間に達成することができるが、しかしこの障壁を介して依然として確実に信号は往復する。殊に、多数の更なる付加的な区域をこのようにしてレイアウトの任意の方向に互いに連ねることができる。
【００４１】
図１および２に基づいてレベルシフト回路を基礎とする回路装置の例が示されているのに対して、図４によれば、線形回路への、ここに記載の原理の基本機能の実施は、静電破壊からのその線形回路を保護するために実施することも可能である。具体的に説明すると、このためにレベルシフタの２つの枝分れ部分が切り開かれ、その結果、自体公知の電流ミラー回路を想起させる残りの回路があとに残る。
【００４２】
図４は左側に、信号ＳＡを第１の区域Ａ＊から第２の区域Ｂ＊へと伝送する通常の電流ミラーを示している。第１の区域Ａ＊の第１のトランジスタＸは、この場合には前記区域の電源電圧ＵＤＤと第１の接続点Ｏ０すなわち第２の区域Ｂ＊への遷移点との間に接続される。第２の区域Ｂ＊には、反対の極としての第２の区域Ｂ＊の電源電圧ＵＳＳ２と接続されている電流ミラーが存在する。従って、障害が区域Ａ＊、Ｂ＊の一方からもう一方へ伝播される。
【００４３】
図４の右側にもう１つの電流ミラー回路が示されており、これはＥＳＤ防止を提供する。従来の回路に対してまたもや抵抗Ｒ１とクランプダイオードとしての２つのダイオードＤ０、Ｄ２とが図１および２による回路装置のように挿入される。
【００４４】
信号ＳＡがそのトランジスタの制御のために印加される第１のトランジスタＸは、第１の区域Ａ＊の電源電圧ＵＤＤと第１の区域Ａ＊の第１の接続点Ｏ０との間に接続されている。さらにベースバイアスないしは接地電位ＵＳＳと第１の接続点Ｏ０との間に第１のダイオードＤ１が接続されている。第１の区域Ａ＊の第１の接続点Ｏ０と第２の区域Ｂ＊の第２の接続点Ｏ２との間に抵抗Ｒ１が接続されている。第１および第２の区域Ａ＊、Ｂ＊間の境界は、この抵抗Ｒ１を貫いているかまたはこれに隣接している。
【００４５】
前記第２の接続点Ｏ２および第２の区域Ｂ＊のベースバイアスないしは接地電位ＵＳＳ２により、２つのトランジスタＥ、Ｆから成る電流ミラーが接続されている。これらトランジスタのうちの第１のトランジスタＥはこの場合には、第２の接続点Ｏ２と接地電位ＵＳＳ２との間に直接接続されている。その第２のトランジスタＦは接地電位ＶＳＳ２と第２の区域Ｂ＊の情報端子点ＳＢとの間に接続されている。さらに第２の接続点Ｏ２と２つのトランジスタＥ、Ｆの２つの制御端子との間の接続を介して、制御信号が相応してこれら２つのトランジスタＥ、Ｆに印加される。付加的に第２の接続点Ｏ２と第２の区域Ｂ＊の電源電圧ＵＤＤ２との間に第２のダイオードＤ０が接続されている。
【００４６】
例としてのこれら２つの回路装置は、異なっているか、もしくは公称上等しいかもしくは等しくない２つ以上の作動電圧を有する原理的にあらゆるＣＭＯＳ回路に適用することができる。これら回路装置は、異なっている作動電圧同士の差が大きい場合には特に有利である。このことは例えば、０．１８μｍもしくは０．１３μｍクラスの進歩したＣＭＯＳプロセスの場合に該当し、その場合、主電圧１．８Ｖもしくは１．２Ｖのみであるが、しかし入力−出力−電圧は例えば３．３Ｖである。
【００４７】
上記適用はこの場合、ディジタル回路に限定されていない。アナログ回路もまたディジタル制御信号等のためのこのようなレベルシフタを必要とし、その結果、転用が相応に可能である。
【００４８】
その上、離散的システムへの適用が実施可能であり、かつ集積回路装置には限定されない。さらに電圧の極性およびトランジスタのタイプは通常に交換可能である。原理的に前記回路は、バイポーラトランジスタを用いて構成されてもよい。
【００４９】
さらに前記回路は、その電圧については確かに１つだけ上位のシステムが存在するが、しかしこのシステムが、この大きなシステムにおける離れた２点が、別々のネットワークのように処理されなけなればならない程度の大きさであるような著しく大きなシステムに使用することができる。このことはチップの場合には既に数ミリメートルの伝導距離で該当しうる。
【００５０】
さらにレベルシフタの中核部分は、容易に種々の自体公知の加速方法と組み合わせることができ、その際、上記の回路装置の原理をそれにもかかわらず有利に実施することが可能である。電子部品、殊に抵抗は任意の構造様式でよく、殊に高い反転電圧を有する拡散抵抗または絶縁された抵抗器、例えば金属被膜抵抗器もしくはポリシリコン抵抗器、であることができる。
【図面の簡単な説明】
【００５１】
【図１】それぞれ固有の作動電圧系を有しかつ情報の伝送のために、静電破壊に対する防止装置を提供する種々の回路素子を有し、２つの区域を有する回路装置を示す図である。
【図２】図１の回路装置に対して修正されている回路装置を示す図である。
【図３】図１の構想を実施するための集積回路装置の、概略的に示された形での構成素子を示す図である。
【図４】静電破壊に対する防止のための構成素子を備えた、選択的な回路装置および同時に情報の伝送方法を示す図である。
【図５】従来技術による種々の回路装置を示す図である。
【図６】従来技術による種々の回路装置を示す図である。
【図７】従来技術による種々の回路装置を示す図である。
【図１】
2006140465.tif 000003
【図２】
2006140465.tif 000004
【図３】
2006140465.tif 000005
【図４】
2006140465.tif 000006
【図５】
2006140465.tif 000007
【図６】
2006140465.tif 000008
【図７】
2006140465.tif 000009
【外国語明細書】
2006140465000001.pdf