(57)【要約】【課題】  電流ブロック層を構成するｎ型層とｎ型クラッド層またはｎ型コンタクト層との接触を防止して、漏れ電流を低減し、レーザ特性を向上できる半導体レーザ素子およびその製造方法を提供する。【解決手段】  半導体レーザ素子は、ｐ型ＩｎＰからなる基板１上に形成され、活性層３およびｎ型ＩｎＰからなるクラッド層４を含むリッジ構造と、リッジ構造の両側に形成され、ｐ型ＩｎＰ層１１／ｎ型ＩｎＰ層１２／ｐ型ＩｎＰ層１３の積層からなる電流ブロック層とを備え、リッジ構造の上面におけるリッジトップ幅のうねりを１０ｎｍ以下に抑制している。【選択図】        図２
2006032508.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型ＩｎＰからなる基板上に形成され、活性層およびｎ型ＩｎＰからなるクラッド層を含むリッジ構造と、
リッジ構造の両側に形成され、ｐ型ＩｎＰ層／ｎ型ＩｎＰ層／ｐ型ＩｎＰ層の積層からなる電流ブロック層とを備え、
リッジ構造の上面におけるリッジトップ幅のうねりが、１０ｎｍ以下であることを特徴とする半導体レーザ素子。
【請求項２】
電流ブロック層におけるｎ型ＩｎＰ層は、１．５×１０１９ｃｍ−３以上のＳ濃度を有することを特徴とする請求項１記載の半導体レーザ素子。
【請求項３】
ｐ型ＩｎＰからなる基板上に、活性層、ｎ型ＩｎＰからなるクラッド層、Ａｌを含む半導体からなるキャップ層を形成する工程と、
キャップ層の上に所定形状のマスクを形成する工程と、
活性層、クラッド層、キャップ層にエッチングを施して、リッジ構造を形成する工程と、
リッジ構造の両側に、少なくともｐ型ＩｎＰ層／ｎ型ＩｎＰ層／ｐ型ＩｎＰ層の積層からなる電流ブロック層を形成する工程と、
マスクおよびキャップ層を除去する工程と、
露出したクラッド層および電流ブロック層の上に、ｎ型ＩｎＰからなるコンタクト層を形成する工程とを含むことを特徴とする半導体レーザ素子の製造方法。
【請求項４】
キャップ層は、ＡｌＧａＩｎＡｓまたはＡｌＩｎＡｓからなる層を含むことを特徴とする請求項３記載の半導体レーザ素子の製造方法。
【請求項５】
キャップ層は、ＡｌＧａＩｎＡｓまたはＡｌＩｎＡｓからなる第１層と、ＩｎＧａＡｓからなる第２層との複合構造を有することを特徴とする請求項４記載の半導体レーザ素子の製造方法。
【請求項６】
キャップ層は、５０ｎｍ以上の厚さを有することを特徴とする請求項５記載の半導体レーザ素子の製造方法。
【請求項７】
キャップ層を構成するＡｌＧａＩｎＡｓまたはＡｌＩｎＡｓからなる層は、１×１０１７ｃｍ−３以上のＯ濃度を有することを特徴とする請求項４記載の半導体レーザ素子の製造方法。
【請求項８】
電流ブロック層を形成する前に、キャップ層の表面を酸化する工程を含むことを特徴とする請求項３記載の半導体レーザ素子の製造方法。
【請求項９】
電流ブロック層におけるｎ型ＩｎＰ層は、１．５×１０１９ｃｍ−３以上のＳ濃度を有することを特徴とする請求項３記載の半導体レーザ素子の製造方法。
【請求項１０】
電流ブロック層を形成する工程において、ｎ型ＩｎＰ層を形成する前に、エッチングガスを導入して、下地のｐ型ＩｎＰ層に（１１１）Ｂ面を形成する工程を含むことを特徴とする請求項３記載の半導体レーザ素子の製造方法。
【請求項１１】
電流ブロック層を形成する工程において、ｎ型ＩｎＰ層を形成した後に、エッチングガスを導入して、ｐ型ＩｎＰ層の（１１１）Ｂ面の上に成長したｎ型ＩｎＰを除去する工程を含むことを特徴とする請求項３記載の半導体レーザ素子の製造方法。
【請求項１２】
ｐ型ＩｎＰからなる基板上に、活性層、ｎ型ＩｎＰからなるクラッド層、キャップ層を形成する工程と、
キャップ層の上に所定形状のマスクを形成する工程と、
活性層、クラッド層、キャップ層にエッチングを施して、リッジ構造を形成する工程と、
リッジ構造の両側に、少なくともｐ型ＩｎＰ層／ｎ型ＩｎＰ層／ｐ型ＩｎＰ層の積層からなる電流ブロック層を形成する工程と、
マスクおよびキャップ層を除去する工程と、
露出したクラッド層および電流ブロック層の上に、ｎ型ＩｎＰからなるコンタクト層を形成する工程とを含み、
電流ブロック層を形成する工程において、ｎ型ＩｎＰ層を形成する前に、エッチングガスを導入して、下地のｐ型ＩｎＰ層に（１１１）Ｂ面を形成する工程を含むことを特徴とする半導体レーザ素子の製造方法。
【請求項１３】
ｐ型ＩｎＰからなる基板上に、活性層、ｎ型ＩｎＰからなるクラッド層、キャップ層を形成する工程と、
キャップ層の上に所定形状のマスクを形成する工程と、
活性層、クラッド層、キャップ層にエッチングを施して、リッジ構造を形成する工程と、
リッジ構造の両側に、少なくともｐ型ＩｎＰ層／ｎ型ＩｎＰ層／ｐ型ＩｎＰ層の積層からなる電流ブロック層を形成する工程と、
マスクおよびキャップ層を除去する工程と、
露出したクラッド層および電流ブロック層の上に、ｎ型ＩｎＰからなるコンタクト層を形成する工程とを含み、
電流ブロック層を形成する工程において、ｎ型ＩｎＰ層を形成した後に、エッチングガスを導入して、ｐ型ＩｎＰ層の（１１１）Ｂ面の上に成長したｎ型ＩｎＰを除去する工程を含むことを特徴とする半導体レーザ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信分野などの光源、光増幅器、光変調器等として利用可能であり、ＩｎＰ系半導体材料を用いた半導体レーザ素子およびその製造方法に関する。
【背景技術】
【０００２】
半導体レーザ素子は、一般に、活性層の両側に電流ブロック層を配置することによって、キャリアが活性層に効率よく注入されるようになるため、活性層でのキャリア密度が高くなり、レーザ特性の改善を図ることができる。
【０００３】
ＩｎＰ系半導体材料を用いた半導体レーザ素子では、ＩｎＰ基板上に、活性層およびｎ型ＩｎＰからなるクラッド層を含むリッジ構造を形成した後、リッジ構造の両側にｐ型ＩｎＰ層／ｎ型ＩｎＰ層／ｐ型ＩｎＰ層の積層からなる電流ブロック層を形成し、続いてリッジ構造および電流ブロック層の上にｎ型ＩｎＰからなるコンタクト層を形成している。
【０００４】
この構成において、電子がｎ型コンタクト層を経由して注入されると、電子の大部分はｎ型クラッド層から活性層への経路を通過する。一方、電流ブロック層は、逆バイアス状態のｐｎ接合によって高抵抗となるため、電流が流れにくくなる。
【０００５】
【特許文献１】特開２００２−２３２０８２号公報（第５頁、図１０）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来のリッジ型半導体レーザ素子において、成膜プロセスの誤差によって、電流ブロック層を構成するｎ型ＩｎＰ層がｎ型クラッド層またはｎ型コンタクト層に接触してしまうと、電流が電流ブロック層へバイパスする漏れ電流が発生し、電流ブロック層の電流阻止機能が低下してしまう。
【０００７】
本発明の目的は、電流ブロック層を構成するｎ型層とｎ型クラッド層またはｎ型コンタクト層との接触を防止して、漏れ電流を低減し、レーザ特性を向上できる半導体レーザ素子およびその製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明に係る半導体レーザ素子は、ｐ型ＩｎＰからなる基板上に形成され、活性層およびｎ型ＩｎＰからなるクラッド層を含むリッジ構造と、
リッジ構造の両側に形成され、ｐ型ＩｎＰ層／ｎ型ＩｎＰ層／ｐ型ＩｎＰ層の積層からなる電流ブロック層とを備え、
リッジ構造の上面におけるリッジトップ幅のうねりが、１０ｎｍ以下であることを特徴とする。
【０００９】
また本発明に係る半導体レーザ素子の製造方法は、ｐ型ＩｎＰからなる基板上に、活性層、ｎ型ＩｎＰからなるクラッド層、Ａｌを含む半導体からなるキャップ層を形成する工程と、
キャップ層の上に所定形状のマスクを形成する工程と、
活性層、クラッド層、キャップ層にエッチングを施して、リッジ構造を形成する工程と、
リッジ構造の両側に、少なくともｐ型ＩｎＰ層／ｎ型ＩｎＰ層／ｐ型ＩｎＰ層の積層からなる電流ブロック層を形成する工程と、
マスクおよびキャップ層を除去する工程と、
露出したクラッド層および電流ブロック層の上に、ｎ型ＩｎＰからなるコンタクト層を形成する工程とを含むことを特徴とする。
【００１０】
また本発明に係る半導体レーザ素子の製造方法は、ｐ型ＩｎＰからなる基板上に、活性層、ｎ型ＩｎＰからなるクラッド層、キャップ層を形成する工程と、
キャップ層の上に所定形状のマスクを形成する工程と、
活性層、クラッド層、キャップ層にエッチングを施して、リッジ構造を形成する工程と、
リッジ構造の両側に、少なくともｐ型ＩｎＰ層／ｎ型ＩｎＰ層／ｐ型ＩｎＰ層の積層からなる電流ブロック層を形成する工程と、
マスクおよびキャップ層を除去する工程と、
露出したクラッド層および電流ブロック層の上に、ｎ型ＩｎＰからなるコンタクト層を形成する工程とを含み、
電流ブロック層を形成する工程において、ｎ型ＩｎＰ層を形成する前に、エッチングガスを導入して、下地のｐ型ＩｎＰ層に（１１１）Ｂ面を形成する工程を含むことを特徴とする。
【００１１】
また本発明に係る半導体レーザ素子の製造方法は、ｐ型ＩｎＰからなる基板上に、活性層、ｎ型ＩｎＰからなるクラッド層、キャップ層を形成する工程と、
キャップ層の上に所定形状のマスクを形成する工程と、
活性層、クラッド層、キャップ層にエッチングを施して、リッジ構造を形成する工程と、
リッジ構造の両側に、少なくともｐ型ＩｎＰ層／ｎ型ＩｎＰ層／ｐ型ＩｎＰ層の積層からなる電流ブロック層を形成する工程と、
マスクおよびキャップ層を除去する工程と、
露出したクラッド層および電流ブロック層の上に、ｎ型ＩｎＰからなるコンタクト層を形成する工程とを含み、
電流ブロック層を形成する工程において、ｎ型ＩｎＰ層を形成した後に、エッチングガスを導入して、ｐ型ＩｎＰ層の（１１１）Ｂ面の上に成長したｎ型ＩｎＰを除去する工程を含むことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、リッジ構造の上面におけるリッジトップ幅のうねりを１０ｎｍ以下に制御することによって、電流ブロック層を構成するｎ型ＩｎＰ層が成長する際に、ｎ型クラッド層またはｎ型コンタクト層との接触を防止できる。その結果、電流ブロック層への漏れ電流を低減できるため、レーザ特性を向上させることができる。
【００１３】
また、電流ブロック層を形成する際、リッジ構造の最上層としてＡｌを含む半導体からなるキャップ層を形成することによって、リッジ側面でのＩｎＰ成長を抑制できる。そのため電流ブロック層を構成するｎ型ＩｎＰ層が成長する際に、ｎ型クラッド層またはｎ型コンタクト層との接触を防止できる。その結果、電流ブロック層への漏れ電流を低減できるため、レーザ特性を向上させることができる。
【発明を実施するための最良の形態】
【００１４】
実施の形態１．
図１〜図３は、本発明に係る半導体レーザ素子の製造方法の一例を示す断面図である。なお理解容易のため、一部の層について断面ハッチングを付与している。
【００１５】
まず図１（ａ）に示すように、ｐ型ＩｎＰからなる基板１の上に、順次、ｐ型ＩｎＰからなるバッファ層２、活性層３、ｎ型ＩｎＰからなるクラッド層４、キャップ層５をＭＯＣＶＤ（有機金属化学気相成長法）などを用いて形成する。
【００１６】
活性層３は、例えば、ＩｎＧａＡｓＰ井戸層とＩｎＧａＡｓＰ障壁層を含む多重量子井戸構造を有し、キャリア反転分布により光利得が生ずる領域である。
【００１７】
キャップ層５は、ＩｎＧａＡｓなどで形成可能であり、後の工程で電流ブロック層を形成する際にクラッド層４を保護する役割を果たし、電流ブロック層を形成した後にエッチングで除去される。
【００１８】
次に図１（ｂ）に示すように、キャップ層５の上に、スパッタ等を用いてＳｉＯ２膜を全面に形成した後、フォトレジストを塗布し、写真製版技術を用いて所定の形状（例えば、３μｍ幅のストライプ形状）を有するマスク６を形成する。
【００１９】
次に図１（ｃ）に示すように、ＨＢｒ等のウェットエッチングによって、マスク６の下方にリッジ構造が形成されるように、キャップ層５からバッファ層２の途中までを除去する。このリッジ構造は、略台形状の断面を有し、マスク６のストライプ方向（紙面垂直方向）に沿って細長く形成される。リッジ構造の幅や輪郭形状は、マスク６の寸法、エッチング時間、エッチング温度などで制御可能である。
【００２０】
ここで、リッジ構造の方向に関して、ｐ型ＩｎＰ基板１の上面が（１００）面を有する場合、リッジ構造の長手方向は、逆メサ方位に相当する［０１１］方位に設定している。
【００２１】
続いて、ＭＯＣＶＤによる選択埋め込み成長を用いて、リッジ構造の両側に電流ブロック層を形成する。まず図２（ｄ）に示すように、バッファ層２の上面からリッジ構造のキャップ層５までを覆うように、電流ブロック層の第１層となるｐ型ＩｎＰ層１１を形成する。このときマスク６により選択成長が行われ、ＳｉＯ２からなるマスク６の上にはＩｎＰは成長しない。また、ｐ型ＩｎＰ層１１の上部は、マスク６とリッジ構造との界面から（１１１）Ｂ面を形成しながら成長する。
【００２２】
次に図２（ｅ）に示すように、ｐ型ＩｎＰ層１１の上に、電流ブロック層の第２層となるｎ型ＩｎＰ層１２を形成する。
【００２３】
図４（ａ）は、電流ブロック層のｐ型ＩｎＰ層１１の成長の様子を示す部分斜視図であり、図４（ｂ）は、図４（ａ）中のＡ１−Ａ１線およびＡ２−Ａ２線に沿った断面の様子を示す断面図である。なお理解容易のため、図４（ａ）ではマスク６を省略して図示している。
【００２４】
ＩｎＰは、（１１１）Ｂ面を形成しながら成長する性質を有する。（１１１）Ｂ面はＰ原子だけが露出しているため、（１１１）Ｂ面がいったん形成されるとＩｎＰの成長速度が低下することから、成長停止面として機能するようになる。図４（ａ）において、ｐ型ＩｎＰ層１１の上部に（１１１）Ｂ面が平坦状に出現している。
【００２５】
ｐ型ＩｎＰ層１１の上に、電流ブロック層の第２層となるｎ型ＩｎＰ層１２を形成する場合、理想的にはｎ型ＩｎＰ層１２は（１１１）Ｂ面の上では成長しない。しかしながら、リッジトップ幅のうねりやマスク６の汚染などの影響により、ｐ型ＩｎＰ層１１の（１１１）Ｂ面が一様な平面状に形成されない場合、（１１１）Ｂ面の上にｎ型ＩｎＰ層１２の成長が進行することがある。
【００２６】
例えば、リッジトップ幅にうねりがあった場合、図４（ａ）に示すように、（１１１）Ｂ面を有する複数の傾斜面がうねりのエッジラインに沿ってステップ状に形成される。この状態でｎ型ＩｎＰ層１２を成膜した場合、各傾斜面の段差面にもｎ型ＩｎＰが成長するようになる。すなわち、ｎ型ＩｎＰは、図４（ｂ）の紙面垂直方向に成長して、最もリッジ幅の広いＡ１−Ａ１断面では（１１１）Ｂ面が揃うように、Ａ２−Ａ２断面では（１１１）Ｂ面に沿ってステップ状に形成される。こうしたステップ状の成長はマスク裏面に汚染があった場合等にも同様に発生する。
【００２７】
ｎ型ＩｎＰがｐ型ＩｎＰ層１１の（１１１）Ｂ面に存在すると、ｎ型ＩｎＰ層１２とリッジ上部のｎ型クラッド層４あるいはｎ型コンタクト層７とが電気的に接触してしまい、電流ブロック層の電流阻止機能が低下してしまう。
【００２８】
本実施形態では、図１（ｃ）に示すように、エッチングを用いてリッジ構造を形成する際に、エッチング条件の最適化によって、リッジトップ幅のうねりを１０ｎｍ以下に抑制している。なお、リッジトップ幅のうねりとは、リッジ上面から見て片側エッジに関する変動幅である。うねりを低減化することによって、電流ブロック層のｐ型ＩｎＰ層１１を成膜する場合、（１１１）Ｂ面を有する傾斜面の段差エリアが小さくなるため、次のｎ型ＩｎＰ層１２の成膜工程において、（１１１）Ｂ面でのｎ型ＩｎＰの成長を抑制できる。その結果、電流ブロック層への漏れ電流を低減できるため、レーザ特性を向上させることができる。
【００２９】
図２（ｅ）に戻って、ｐ型ＩｎＰ層１１の上に、第２層となるｎ型ＩｎＰ層１２を形成する場合、リッジトップ幅のうねりを抑制していてもｐ型ＩｎＰ層１１の（１１１）Ｂ面にｎ型ＩｎＰが成長する可能性がある。この対策として、ｎ型ＩｎＰ層１２においてドーパントとして作用するＳ（硫黄）の濃度を、１．５×１０１９ｃｍ−３以上に設定することが好ましい。これにより（１１１）Ｂ面上でのＩｎの拡散長（マイグレーション長）を増大させることが可能となり、（１１１）Ｂ面におけるｎ型ＩｎＰ成長を抑制できる。
【００３０】
また、ｐ型ＩｎＰ層１１の成膜プロセスが終了した段階で、ｐ型ＩｎＰ層１１の上部に一様な（１１１）Ｂ面が形成されていることが望ましいが、（１１１）Ｂ面が形成されていない部分が生ずる可能性がある。この対策として、ｐ型ＩｎＰ層１１の成膜プロセス終了後に、ＭＯＣＶＤ反応炉にＨＣｌガス等のエッチングガスを導入して、ｐ型ＩｎＰ層１１の露出面を軽くエッチングすることが好ましい。これにより（１１１）Ｂ面が形成されていない部分が選択的にエッチングされて、この部分にｐ型ＩｎＰ層１１の（１１１）Ｂ面を形成することができる。
【００３１】
次に図２（ｆ）に示すように、ｎ型ＩｎＰ層１２の形成後、ＭＯＣＶＤ反応炉にＨＣｌガス等のエッチングガスを導入して、ｎ型ＩｎＰ層１２の露出面を軽くエッチングすることが好ましい。これによりｐ型ＩｎＰ層１１の（１１１）Ｂ面に残留したｎ型ＩｎＰを清浄に除去することができる。なお、（１１１）Ｂ面で成長したｎ型ＩｎＰは、［１１１］方向に高いエッチングレートを有するため、ＨＣｌガスにより除去可能である。
【００３２】
次に図３（ｇ）に示すように、ｎ型ＩｎＰ層１２の上に、電流ブロック層の第３層となるｐ型ＩｎＰ層１３を形成する。こうしてｐ型ＩｎＰ層１１の（１１１）Ｂ面にはｐ型ＩｎＰ層１３が形成され、ｎ型ＩｎＰ層１２はリッジから完全に分離できるため、電流ブロック層への漏れ電流を低減できる。
【００３３】
このようにして電流ブロック層を形成した後、図３（ｈ）に示すように、ＨＦ等のウェットエッチングによってマスク６を除去し、続いてＨＮＯ３等のウェットエッチングによってキャップ層５を除去する。
【００３４】
次に図３（ｉ）に示すように、露出したクラッド層４および電流ブロック層の上に、ＭＯＣＶＤなどを用いてｎ型ＩｎＰからなるコンタクト層７を形成する。続いて、コンタクト層７の上面および基板１の下面に電極をそれぞれ形成した後、劈開などでチップ分割と光共振面形成を行うことによって、半導体レーザ素子が得られる。
【００３５】
実施の形態２．
本実施形態では、キャップ層５を形成する材料として、ＩｎＧａＡｓの代わりに、ＡｌＧａＩｎＡｓまたはＡｌＩｎＡｓなど、Ａｌを含み、Ｐ（リン）を含まないＩＩＩ−Ｖ族半導体を使用している。キャップ層５は、ＡｌＧａＩｎＡｓまたはＡｌＩｎＡｓからなる単層で構成してもよく、あるいはＡｌＧａＩｎＡｓまたはＡｌＩｎＡｓからなる第１層と、ＩｎＧａＡｓからなる第２層との複合構造で構成してもよい。
【００３６】
こうした構成により、電流ブロック層の第１層となるｐ型ＩｎＰ層１１を形成する際、ｐ型ＩｎＰ層１１の上部における（１１１）Ｂ面の上終端がマスク６とリッジとの界面ではなく、キャップ層５とｎ型ＩｎＰクラッド層４との界面に位置するようになる。そのため、第２層となるｎ型ＩｎＰ層１２を形成する場合、リッジトップ幅のうねりやマスク６の汚染による影響を受けなくなり、（１１１）Ｂ面におけるｎ型ＩｎＰ成長を抑制することができる。
【００３７】
キャップ層５をＡｌＧａＩｎＡｓまたはＡｌＩｎＡｓからなる第１層と、ＩｎＧａＡｓからなる第２層との複合構造で構成した場合、キャップ層５は５０ｎｍ以上の厚さを有することが好ましい。これにより（１１１）Ｂ面の上終端とマスク６との間隔を充分に確保することができ、ｎ型ＩｎＰ層１２を形成する場合、リッジトップ幅のうねりやマスク６の汚染による影響を排除できる。
【００３８】
このときキャップ層５を構成するＡｌＧａＩｎＡｓまたはＡｌＩｎＡｓからなる層は、１×１０１７ｃｍ−３以上のＯ（酸素）濃度を有することが好ましい。これにより酸化アルミニウムの表面濃度が高くなり、キャップ層５の側面におけるＩｎＰ成長を抑制することができる。さらに、リッジ構造の形成後、電流ブロック層を形成する前に、ＡｌＧａＩｎＡｓまたはＡｌＩｎＡｓからなる層の表面を酸化させる工程を追加することが好ましく、これによりキャップ層５の側面におけるＩｎＰ成長をより抑制できる。
【００３９】
なお、上述した各実施形態において、リッジ構造は、バッファ層２、活性層３、クラッド層４を備えた例を示したが、これ以外にも他の半導体層を含んでいても本発明は同様に適用可能である。
【００４０】
また各実施形態において、電流ブロック層は、ｐ型ＩｎＰ層１１、ｎ型ＩｎＰ層１２、ｐ型ＩｎＰ層１３の三層からなる積層構造を有する例を示したが、これ以外にも他の半導体層を含んでいても本発明は同様に適用可能である。
【図面の簡単な説明】
【００４１】
【図１】本発明に係る半導体レーザ素子の製造方法の一例を示す断面図である。
【図２】本発明に係る半導体レーザ素子の製造方法の一例を示す断面図である。
【図３】本発明に係る半導体レーザ素子の製造方法の一例を示す断面図である。
【図４】図４（ａ）は、電流ブロック層のｐ型ＩｎＰ層１１の成長の様子を示す部分斜視図であり、図４（ｂ）は、図４（ａ）中のＡ１−Ａ１線およびＡ２−Ａ２線に沿った断面の様子を示す断面図である。
【符号の説明】
【００４２】
１  基板、  ２  バッファ層、  ３  活性層、  ４  クラッド層、  ５  キャップ層、
６  マスク、  ７  コンタクト層、  １１  ｐ型ＩｎＰ層、  １２  ｎ型ＩｎＰ層、
１３  ｐ型ＩｎＰ層。
【図１】
2006032508.tif 000003
【図２】
2006032508.tif 000004
【図３】
2006032508.tif 000005
【図４】
2006032508.tif 000006