(57)【要約】【課題】  待機動作時においてサブ出力からの電力のみを使用する多出力のスイッチング電源装置において、待機動作時の消費電力を低減する。【解決手段】  サブ出力のみから電力を出力する待機動作時には、メインコンバータの出力電圧をサブ出力電圧に再設定する（外部信号により電圧検出回路１２の閾値を変更する）。また、待機動作時には、サブコンバータを動作させず（スイッチング素子Ｑ２の制御端子をチョッパー制御回路１４から切り離し、スイッチング素子Ｑ２の制御端子にはオン電位を与える）、サブ出力電圧に再設定されたメインコンバータの出力電圧をサブ出力へ充当する。【選択図】  図１
2006067703.tif 000002
【特許請求の範囲】
【請求項１】
入力交流電圧あるいは入力直流電圧を一定の直流電圧に変換するメインコンバータを備えており、上記メインコンバータの出力を用いるメイン出力と、メイン出力よりも小さい出力電圧となる少なくとも一つのサブ出力とを有し、
メイン出力とサブ出力との両方から電力を出力する定格動作時には、上記サブ出力は、メインコンバータの出力をサブコンバータによってサブ出力電圧に変換して出力されると共に、
メイン出力を必要とせずサブ出力のみから電力を出力する待機動作時には、上記サブコンバータを動作させず、メインコンバータの出力電圧をサブ出力電圧に再設定してサブ出力へ充当することを特徴とするスイッチング電源装置。
【請求項２】
上記サブコンバータは、チョッパー回路によってメインコンバータの出力電圧をサブ出力電圧に変換するものであることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
定格動作から待機動作への切替え後、メインコンバータの出力電圧がサブ出力電圧に再設定されるまでの過渡的な期間においては、メインコンバータの出力をシリーズドロッパ回路によってサブ出力電圧に降圧して、サブ出力へ供給することを特徴とする請求項１に記載のスイッチング電源装置。
【請求項４】
上記チョッパー回路と上記シリーズドロッパ回路とは、スイッチング動作によってその出力を一定値に保つためのスイッチング素子を共有する構成であることを特徴とする請求項３に記載のスイッチング電源装置。
【請求項５】
上記スイッチング素子は、大電流用の素子であることを特徴とする請求項４に記載のスイッチング電源装置。
【請求項６】
上記チョッパー回路と上記シリーズドロッパ回路とは、各々の制御回路が互いに分離されていることを特徴とする請求項３に記載のスイッチング電源装置。
【請求項７】
待機動作時において、メインコンバータ出力電圧がサブ出力電圧に安定した後は、上記シリーズドロッパ回路をオフすることを特徴とする請求項３に記載のスイッチング電源装置。
【請求項８】
上記シリーズドロッパ回路の出力に、チョッパー回路におけるチョークコイルが接続されていることを特徴とする請求項３に記載のスイッチング電源装置。
【請求項９】
メイン出力の電圧を監視し、待機動作から定格動作への切り替わりが完了したことを外部へ通知する通知手段を有することを特徴とする請求項１に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、いわゆるＡＣ−ＤＣコンバータや、ＤＣ―ＤＣコンバータなどとして好適に実施され、直流安定電圧を出力するスイッチング電源装置に関するものである。
【背景技術】
【０００２】
図１０に、従来のスイッチング電源装置の構成の一例を示す。上記スイッチング電源装置は、入力端子に交流電圧（入力電力Win，入力交流電圧Vin）を印加すると、メイン出力より＋２４Ｖの直流電圧（出力電圧Vo1，出力電流Io1）を出力し、サブ出力より＋５Ｖの直流電圧（出力電圧Vo2，出力電流Io2）を出力する構成となっている。
【０００３】
入力端子（すなわち電圧Vinの交流電源）には、ブリッジダイオードＢＤと電解コンデンサＣ１とで構成される１次側整流平滑回路（整流後１次電圧V1）が接続されている。この１次側整流平滑回路の出力側には、トランスＴ１の１次巻線とスイッチング素子Ｑ１とが接続されている。
【０００４】
トランスＴ１の２次巻線には、ダイオードＤ１と電解コンデンサＣ２とで構成される２次側整流回路が接続されている。２次側整流回路の出力側には、メイン出力およびサブ出力のそれぞれに負荷が接続され、メイン出力側の負荷には２次側整流平滑回路から出力される電圧＋２４Ｖの出力電圧Vo1が印加される。
【０００５】
上記スイッチング素子Ｑ１は、そのオン／オフを制御するためのスイッチング制御回路である１次制御回路１１に接続されている。また、２次側整流平滑回路から出力される電圧（出力電圧Vo1）は電圧検出回路１２によって検出される。電圧検出回路１２は、メイン出力側の負荷に安定した電圧を供給するために、出力電圧＋２４Ｖを基準電圧と比較して、その誤差信号を１次制御回路１１にフィードバックする。
【０００６】
このように、図１０に示す構成のスイッチング電源装置において、入力端子に交流電圧Vinが入力されると、この交流電圧Vinは１次側整流平滑回路で整流平滑されて直流電圧になり、トランスＴ１とスイッチング素子Ｑ１との直列回路に供給される。
【０００７】
トランスＴ１の２次側巻線には、スイッチング素子Ｑ１がオン／オフ動作することで、交流電圧が出力される。この時、トランスＴ１の２次側へ伝達される電力は、スイッチング素子Ｑ１のオン／オフのタイミングを随時制御することによって制御される。具体的には、電圧検出回路１２によって検出されるメイン出力の電圧情報（メイン出力電圧を基準電圧と比較して得られる誤差信号）が１次制御回路１１に伝達され、１次制御回路１１がこの電圧情報に基づいて、メイン出力の電圧が所望の電圧に保たれるように帰還制御する。すなわち、上記構成においては、１次側整流平滑回路、トランスＴ１、スイッチング素子Ｑ１、２次側整流平滑回路、１次制御回路１１および電圧検出回路１２によって、入力交流電圧を直流電圧に変換するメインコンバータが構成されている。
【０００８】
また、２次側整流回路の後段には、さらにコイルＬ１、コンデンサＣ３を経由して、スイッチング素子Ｑ２、ダイオードＤ２、およびコンデンサＣ４をコンデンサＣ３に対して並列に接続してなるチョッパー回路が接続されている。このチョッパー回路によりメイン出力の＋２４Ｖ電圧はサブ出力の＋５Ｖに電圧変換され、サブ出力から出力される。また、上記チョッパー回路において、スイッチング素子Ｑ２のオン／オフは、電圧検出回路１３が検出するサブ出力の電圧情報に基づいてチョッパー制御回路１４によって制御される。すなわち、上記構成においては、スイッチング素子Ｑ２、ダイオードＤ２、コンデンサＣ４、電圧検出回路１３、およびチョッパー制御回路１４によって、メインコンバータの出力をサブ出力電圧に変換するサブコンバータであるチョッパー回路が構成されている。
【特許文献１】特開平８−１４６８３９号公報（公開日平成８年６月７日）
【特許文献２】特開２００２−１０１６６２号公報（公開日平成１４年４月５日）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従来のスイッチング電源装置は、定格負荷時に効率が最大となるように設計されており、待機時の負荷に関する効率については対策がなされていなかった。ところが、近年では、地球温暖化対策、ＣＯ２の排出規制が叫ばれ、特に常時電源に接続されたままの電子機器に関しては、最も動作時間の長い待機時の消費電力を下げることが急務となっている。
【００１０】
図１０に示すスイッチング電源装置は、多出力電源の最も簡単な例として２出力の電源を例に挙げているものである。このスイッチング電源装置は、定格負荷時はメイン出力、サブ出力両方からの電力を使用するが、待機時はメイン出力を使用せず、サブ出力からの電力のみを使用する機器に接続されることを想定している。
【００１１】
図１１は、上記スイッチング電源装置の簡略構成を示すブロック図に、定格負荷時の各パラメータを付記したものである。ここで、Wi1は入力電力、Vo1はメイン出力の出力電圧、Io1はメイン出力の出力電流、Vo2はサブ出力の出力電圧、Io2はサブ出力の出力電流、η1はメインコンバータの変換効率、η2はサブコンバータの変換効率を表している。
【００１２】
図１２は、上記スイッチング電源装置の簡略構成を示すブロック図に、待機時の各パラメータを付記したものである。図１１から値が変化するパラメータのみ説明すると、Wi2は入力電力、Io1’はメイン出力の出力電流、Io2’はサブ出力の出力電流、η1’はメインコンバータの変換効率、η2’はサブコンバータの変換効率を表している。待機時は、メイン出力を使用しないことを前提としているので、Io1’はゼロである。
【００１３】
図１１及び図１２は、２基のコンバータが組み合わさり、２系統の出力を実現する構成となっているが、コンバータ１基について考えると図１３に示されるとおりとなる。
【００１４】
図１３の１基のコンバータにおいて、入力電力W、出力電圧V、出力電流I、および効率ηは、以下の式(1)の関係を示す。
【００１５】
W＝100×V×I／η  …(1)
また、電力損失ΔWは以下の式(2)のとおりとなる。
【００１６】
ΔW＝100×V×I／(１−η)  …(2)
これを図１２に示す２基のコンバータに関して拡張して考えると、待機時の消費電力Wi2は以下の式(3)で示される。
【００１７】
Wi2＝有効電力＋無効電力
＝有効電力＋メインコンバータの無効電力＋サブコンバータの無効電力
＝η1’／100×η2’／100×Wi2＋（１−η1’／100）×Wi2＋
（１−η2’／100）×η1’×Wi2／100    …(3)
ここで、コンバータの変換効率は、一般的には図１４で模式的に示すような関係となり、負荷（出力電流）が小さくなるにつれて効率は加速度的に悪化する。従って、図１１および図１２に示す各パラメータの大小関係は表１に示すとおりとなる。
【００１８】
【表１】
2006067703.tif 000003
【００１９】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、待機動作時においてサブ出力からの電力のみを使用する多出力のスイッチング電源装置において、待機動作時の消費電力を低減することにあり、サブコンバータの無効電力をゼロまたは微小とするスイッチング電源装置を実現することにある。
【課題を解決するための手段】
【００２０】
本発明に係るスイッチング電源装置は、上記課題を解決するために、入力交流電圧あるいは入力直流電圧を一定の直流電圧に変換するメインコンバータを備えており、上記メインコンバータの出力を用いるメイン出力と、メイン出力よりも小さい出力電圧となる少なくとも一つのサブ出力とを有し、メイン出力とサブ出力との両方から電力を出力する定格動作時には、上記サブ出力は、メインコンバータの出力をサブコンバータによってサブ出力電圧に変換して出力されると共に、メイン出力を必要とせずサブ出力のみから電力を出力する待機動作時には、上記サブコンバータを動作させず、メインコンバータの出力電圧をサブ出力電圧に再設定してサブ出力へ充当することを特徴としている。
【００２１】
上記の構成によれば、メイン出力を必要としない待機動作時において、メインコンバータの出力自体をサブ出力電圧に再設定して、これをサブ出力電圧として直接出力するため、サブコンバータを動作させる必要が無くなる。これにより、待機動作時において、サブコンバータの無効電力を無くすことができ、電力削減を図ることができる。
【００２２】
また、上記スイッチング電源装置においては、上記サブコンバータは、チョッパー回路によってメインコンバータの出力電圧をサブ出力電圧に変換する構成とすることが好ましい。
【００２３】
また、上記スイッチング電源装置においては、定格動作から待機動作への切替え後、メインコンバータの出力電圧がサブ出力電圧に再設定されるまでの過渡的な期間においては、メインコンバータの出力をシリーズドロッパ回路によってサブ出力電圧に降圧して、サブ出力へ供給する構成とすることが好ましい。
【００２４】
上記の構成によれば、定格動作から待機動作への切替え後、メインコンバータの出力電圧がサブ出力電圧に再設定されるまでの過渡的な期間に、サブ出力電圧として所望の電圧よりも大きい電圧が出力されることを防止できる。これにより、サブ出力に接続される機器において、所望以上の大きな電圧が一時的に印加されるといった不具合を回避できる。
【００２５】
また、上記スイッチング電源装置においては、上記チョッパー回路と上記シリーズドロッパ回路とは、スイッチング動作によってその出力を一定値に保つためのスイッチング素子を共有する構成であることが好ましい。
【００２６】
上記の構成によれば、チョッパー回路とシリーズドロッパ回路とで、スイッチング素子が共有されていれば、動作切替切替時の過渡的な電圧不安定を回避できる。すなわち、チョッパー回路とシリーズドロッパ回路とで、スイッチング素子を共有しない構成であれば、チョッパー回路とシリーズドロッパ回路との動作切替時において、動作するスイッチング素子も切り替わることにより、過渡的な電圧不安定が発生する可能性があるが、上記スイッチング素子を共有することで、そのような過渡的な電圧不安定を回避できる。もちろん、部品共用化による、部品点数低減やコスト低減の効果も得られる。
【００２７】
また、上記スイッチング電源装置においては、上記スイッチング素子は、大電流用の素子であることが好ましい。
【００２８】
上記の構成によれば、チョッパー回路に適した大電流用の素子を用いることができるだけでなく、シリーズドロッパ回路においても、待機動作時（省エネ動作時）の際の入出力電位差を最小限とすることができる。
【００２９】
また、上記スイッチング電源装置においては、上記チョッパー回路と上記シリーズドロッパ回路とは、各々の制御回路が互いに分離されている構成とすることが好ましい。
【００３０】
上記の構成によれば、チョッパー回路の制御回路とシリーズドロッパ回路の制御回路とを互いに干渉させず外部信号により選択的に一方が動作するようにすることで、制御回路以外の構成部分において、部品の共用化を可能とし、部品点数低減やコスト低減の効果が得られる。
【００３１】
また、上記スイッチング電源装置においては、待機動作時において、メインコンバータ出力電圧がサブ出力電圧に安定した後は、上記シリーズドロッパ回路をオフする構成とすることが好ましい。
【００３２】
上記の構成によれば、上記シリーズドロッパ回路の動作期間は、メインコンバータの出力電圧がサブ出力電圧に再設定されるまでの過渡的な期間に限定されることとなり、待機動作時において、上記シリーズドロッパ回路によって発生する無効電力を無くすことができる。
【００３３】
また、上記スイッチング電源装置においては、上記シリーズドロッパ回路の出力に、チョッパー回路におけるチョークコイルが接続されている構成とすることが好ましい。
【００３４】
上記の構成によれば、本来、チョッパー回路で使用されるチョークコイルをシリーズドロッパ回路の出力に接続することで、シリーズドロッパ回路動作時における出力電圧を安定させることができる。
【００３５】
また、上記スイッチング電源装置においては、メイン出力の電圧を監視し、待機動作から定格動作への切り替わりが完了したことを外部へ通知する通知手段を有することが好ましい。
【００３６】
上記の構成によれば、本スイッチング電源装置のメイン出力に接続される電気機器において、メイン出力電圧が確立されたことを確認することができ、待機動作から定格動作への切り替わり時におけるメイン出力の電圧変動に対する不具合を防止することができる。
【発明の効果】
【００３７】
本発明に係るスイッチング電源装置は、その待機動作時には、サブコンバータを動作させず、メインコンバータの出力電圧をサブ出力電圧に再設定してサブ出力へ充当する。このため、メイン出力を必要としない待機動作時においては、メインコンバータの出力自体をサブ出力電圧に再設定して、これをサブ出力電圧として直接出力するため、サブコンバータを動作させる必要が無くなり、サブコンバータの無効電力を無くして電力削減を図ることができるといった効果を奏する。
【発明を実施するための最良の形態】
【００３８】
本発明の一実施形態について図１ないし図９に基づいて説明すると以下の通りである。先ずは、本発明において、待機時の消費電力を低減するための手法を図２および図３を参照して説明する。先ずは、本実施の形態にかかるスイッチング電源装置の概略構成を図１に示す。尚、図１に示すスイッチング電源装置は、図１０において示した従来のスイッチング電源装置と類似した構成を有しているため、同一の構成および機能となる要素については、図１０と同じ部材番号を付し、重複する説明については省略する。
【００３９】
図１に示すスイッチング電源装置において従来と異なる点を説明すると以下の通りである。まず、サブコンバータであるチョッパー回路において、トランジスタとして備えられているスイッチング素子Ｑ２の制御端子にはスイッチＳＷが接続されている。また、このスイッチング電源装置には、スイッチング電源装置が定格動作時であるか待機動作時であるかを示す外部信号（例えば、定格動作時にＨｉｇｈ，待機動作時にＬｏｗとなる信号）が、電圧検出回路１２、チョッパー制御回路１４、および上記スイッチＳＷに入力される。
【００４０】
スイッチング電源装置の定格動作時には、上記スイッチＳＷは、上記外部信号によって、スイッチング素子Ｑ２の制御端子をチョッパー制御回路１４に接続させるように切り替えられる。これにより、図１におけるスイッチング電源装置は、その定格動作時には図１０に示すスイッチング電源装置と同様の動作を行うことができる。
【００４１】
一方、スイッチング電源装置の待機動作時には、上記スイッチＳＷは、スイッチング素子Ｑ２の制御端子をコンデンサＣ２とコンデンサＣ３との間に接続させるように切り替えられる。また、上記外部信号（この時はＬｏｗ）の入力を受けた電圧検出回路１２は、メインコンバータの出力電圧をサブ出力の出力電圧に再設定し、上記外部信号（この時はＬｏｗ）の入力を受けたチョッパー制御回路１４はその制御動作を停止する。これにより、待機動作時のスイッチング電源装置では、メインコンバータの出力電圧をサブ出力の出力電圧に切り替え、その出力をサブコンバータを介さずに直接サブ出力に供給するようになる。
【００４２】
この待機時におけるスイッチング電源装置の動作をより具体的に説明すると以下のとおりである。
【００４３】
先ず、電圧検出回路１２では、上記外部信号の入力によって待機動作時であることが知らされた場合には、２次側整流回路（ダイオードＤ１および電解コンデンサＣ２）の出力電圧と比較される基準電圧がサブ出力電圧である＋５Ｖに切り替えられる。これにより、電圧検出回路１２の出力は、２次側整流回路の出力電圧を基準電圧＋５Ｖと比較して得られる誤差信号となり、この誤差信号が１次制御回路１１にフィードバックされるため、２次側整流回路の出力電圧はサブ出力電圧である＋５Ｖに安定する。つまり、メインコンバータの出力電圧が、サブ出力の出力電圧に再設定されることとなる。尚、待機動作時においては、スイッチング電源装置のメイン出力側に負荷は接続されないため、メイン出力電流Io1は０である。
【００４４】
また、サブコンバータ側においては、チョッパー制御回路１４の制御動作が停止されると共に、上記スイッチＳＷはスイッチング素子Ｑ２の制御端子電位をＬｏｗとし、スイッチング素子Ｑ２はオンとなる。すなわち、チョッパー制御回路１４が停止することでサブコンバータは動作せず、かつ、スイッチング素子Ｑ２がオンとなることで、サブ出力の出力電圧に設定された２次側整流回路の出力電圧（メインコンバータの出力）が、直接サブ出力に供給される。
【００４５】
図２は、上記スイッチング電源装置の簡略構成を示すブロック図に、待機動作時の各パラメータを付記したものである。
【００４６】
上記スイッチング電源装置では、上述したように、待機動作時においてメインコンバータの出力電圧をサブ出力の出力電圧に切り替え、その出力を直接サブ出力に供給しているため、サブコンバータは動作しておらず、待機時のサブコンバータの無効電力をゼロとしている。こうすることで、上述した式（3）のサブコンバータの無効電力に相当する項（右辺の第３項）がゼロになり、待機動作時の消費電力が削減される。
【００４７】
ここで、待機動作時のメインコンバータの負荷は、図１２に示す従来構成ではVo2×Io2'×100／η2'であったものが、図２に示す本実施形態の構成ではVo2×Io2'に変化する。これはつまり、図１２の構成では、メインコンバータの出力はサブコンバータによって電圧変換されてサブ電圧と出力されるため、サブコンバータの効率η2'によって無効電力が発生するのに対して、図２の構成では、サブコンバータによる無効電力が発生せず、サブコンバータの効率η2'を１と見なすことができるためである。
【００４８】
また、待機動作時のメインコンバータの出力電圧は、図１２に示す従来構成ではVo1であったものが、図２に示す本実施形態の構成ではVo2に変化するため、メインコンバータ自体の効率はη1'からη1''に変化する。
【００４９】
従って、図２に付記した各パラメータの関係は以下の式(4)で示される。尚、以下の式(4)においてWi3は待機動作時の入力電力を示す。
【００５０】
Wi3＝有効電力＋無効電力
＝有効電力＋メインコンバータの無効電力
＝Vo2×Io2'＋（１−η1''／１００）×Wi3    …(4)
また、図２の各パラメータと図１１、図１２の各パラメータとの大小関係は表２に示すとおりとなる。
【００５１】
【表２】
2006067703.tif 000004
【００５２】
尚、本実施の形態に係るスイッチング電源の構成によれば、待機動作時のサブコンバータの無効電力は０となるが、上記表２にも示されているように、同時にメインコンバータの効率は従来の待機動作時に比べて低下する（η’＞η''）。これは、上記メインコンバータが、定格動作時の出力Vo1で動作する場合に最も効率がよくなるように設計されるためである。
【００５３】
したがって、本実施の形態に係るスイッチング電源では、あらゆる動作条件において、待機動作時における消費電力の削減を達成できるとは限らない（常に、Wi2>Wi3が成り立つとは限らない）。例えば、メイン出力電圧Vo1がサブ出力電圧Vo2に比べて著しく大きいような場合には、電力削減効果が得られないこともありうる。
【００５４】
しかしながら、一般的な機器における動作条件では、待機動作時のサブコンバータの無効電力を０とすることによる電力削減効果が大きいと考えられ、本発明の構成は待機動作時における消費電力の削減に極めて有効となる。
【００５５】
次に、図１の構成において、定格動作時と待機動作時との切替動作による各部電圧及びサブ出力電圧の推移を図３に示す。
【００５６】
図３において、（ａ）は外部信号、（ｂ）はメインコンバータの出力電圧、（ｃ）はサブコンバータが寄与する出力電圧、（ｄ）はサブ出力の出力電圧を示している。前述のとおり、待機動作への切替時（タイミングｔ１）には、メインコンバータの出力がメイン出力電圧である＋２４Ｖからサブ出力電圧である＋５Ｖに再設定されると共に、メインコンバータの出力がサブ出力側に供給される。
【００５７】
すなわち、メインコンバータの出力電圧は、図３（ｂ）に示すように、タイミングｔ１における待機動作への切替後、期間Ｔ１において、その出力電圧がメイン出力電圧＋２４Ｖからサブ出力電圧＋５Ｖまで過渡的に減少する。また、サブコンバータが寄与する出力電圧は、図３（ｃ）に示すように、タイミングｔ１において０となり、サブ出力電圧は、図３（ｄ）に示すように、タイミングｔ１においてメインコンバータの出力電圧が供給される。
【００５８】
ところで、この方法によれば、図３（ｄ）の期間Ｔ１に示すとおり、メインコンバータの電圧がサブ出力の電圧に再設定されるまでの過渡的な期間においては、サブ出力にメイン出力電圧に近い大きな電圧が出力されるため、サブ出力の電圧が一旦上昇する。このような電圧上昇は、例え一時的なものであっても、サブ出力に接続される電気機器に不具合を与える可能性がある。特に、サブ出力がＩＣの電源に使用されている場合などには、ＩＣの破壊などの重大な不具合を与える。
【００５９】
このようなサブ出力の過渡的な電圧上昇による不具合を回避するために、本発明にかかるスイッチング電源装置は、図４に示すような回路構成とすることができる。
【００６０】
図４に示すスイッチング電源装置は、その待機動作時に、スイッチＳＷがスイッチング素子Ｑ２の制御端子を、コンデンサＣ２とコンデンサＣ３との間ではなく、シリーズドロッパ制御回路１５に接続させる。また、シリーズドロッパ制御回路１５には、スイッチング電号装置が定格動作時であるか待機動作時であるかを示す外部信号と、電圧検出回路１３が検出するサブ出力の電圧情報が入力される。すなわち、上記スイッチング電源装置は、スイッチング素子Ｑ２の制御を、定格動作時のチョッパー制御から待機動作時にはシリーズドロッパ制御に切り替えるような構成となっており、上記構成においては、スイッチング素子Ｑ２、ダイオードＤ２、コンデンサＣ４、電圧検出回路１３、およびシリーズドロッパ制御回路１５によって、シリーズドロッパ回路が構成されている。
【００６１】
シリーズドロッパ制御では、図５に示すように、電流を変化させること無く（すなわち、入力電流Ｉｉ＝出力電流Ｉｏ）、Ｖｉの入力電圧をＶｏの電圧に変換し出力するものであり、入出力の電力差（Ｖｏ−Ｖｉ）×Ｉｉは素子の発熱となる。
【００６２】
この電力差による発熱が大きい場合には、何らかの発熱対策が必要となるが、本発明が想定する事例では、入出力電圧の差が大きくなるのは待機動作への切替が行われた直後の短い期間のみであり、また、サブ出力に供給される電流は充分小さい場合が想定されるため、上記発熱が問題となることはない。
【００６３】
図４の構成において、定格動作時と待機動作時との切替動作による各部電圧及びサブ出力電圧の推移を図６に示す。
【００６４】
図６において、（ａ）は外部信号、（ｂ）はメインコンバータの出力電圧、（ｃ）はシリーズドロッパ制御回路が寄与する電圧出力、（ｄ）はチョッパー制御回路が寄与する電圧出力、（ｅ）はサブ出力の出力電圧を示している。
【００６５】
この方法では、定格動作時においては（ｄ）に示されるチョッパー制御回路が寄与する電圧出力をサブ出力としているが、待機動作時においては（ｃ）に示されるシリーズドロッパ制御回路が寄与する電圧をサブ出力に充当させている。このため、（ｅ）に示すとおりサブ電圧の出力を安定して供給することができる。
【００６６】
さらに、上記図４で示したスイッチング電源装置のより具体的な回路構成を図７に示す。図７において、２１はシリーズドロッパ制御回路、２２はチョッパー制御回路、２３はメイン出力の電圧変更回路、２４はチョッパーレギュレータのオン／オフ回路を示している。図７では、シリーズドロッパ制御回路２１とチョッパー制御回路２２とが混在して記載されており、その構成が分かりづらいため、先ずは、シリーズドロッパ制御回路２１とチョッパー制御回路２２とを、それぞれ図８および図９に単体にて示し、その動作を説明する。なお、図８、図９に示す各々の回路構成は、従来より周知の回路構成を適用できるものである。
【００６７】
図８において、抵抗Ｒ２，Ｒ３はサブ出力の出力電圧を監視している。すなわち、抵抗Ｒ２，Ｒ３は、サブ出力電圧を分圧して取り出し、この取り出した分圧をシリーズドロッパ制御回路２１のシャントレギュレータＩＣ１に入力している。
【００６８】
サブ出力の電圧が設定電圧より低い場合、抵抗Ｒ２，Ｒ３によって取り出される上記分圧も低下する。この時、シャントレギュレータＩＣ１は、抵抗Ｒ４，Ｒ５から電流を引き込まず、トランジスタＱ４をオフする。トランジスタＱ４がオフすると、トランジスタＱ５のベースはｌｏｗになりトランジスタＱ５はオフするため、トランジスタＱ６のベースはｈｉｇｈに設定されてトランジスタＱ６はオンする。
【００６９】
この状態では、スイッチング素子Ｑ２のゲートから電荷がトランジスタＱ６を介して０Ｖ（ＧＮＤ）に接続される。この状態では、抵抗Ｒ１を介してスイッチング素子Ｑ２のゲートに供給される電流より、スイッチング素子Ｑ２のゲートから抵抗Ｒ１０，トランジスタＱ６を介して０Ｖに流れ出す電流が多くなるように抵抗Ｒ１，Ｒ１０を設定しておく。これにより、スイッチング素子Ｑ２のゲートはｌｏｗになり、スイッチング素子Ｑ２はオンする。スイッチング素子Ｑ２がオンすると、電力がサブ出力端へ供給され、サブ出力の電圧を上昇させる。
【００７０】
逆に、サブ出力の電圧が設定電圧より高い場合、シャントレギュレータＩＣ１は、Ｒ４，Ｒ５から電流を引き込み、トランジスタＱ４をオンする。トランジスタＱ４がオンするとトランジスタＱ５のベースはｈｉｇｈになりオンするため、トランジスタＱ６のベースはｌｏｗに設定されてトランジスタＱ６はオフする。
【００７１】
この状態では、スイッチング素子Ｑ２のゲートがトランジスタＱ６を介して０Ｖ（ＧＮＤ）に接続されない。すなわち、抵抗Ｒ１を介してスイッチング素子Ｑ２のゲートに電流が供給される一方、スイッチング素子Ｑ２のゲートからトランジスタＱ６を介して０Ｖに流れ出す電流はゼロであるから、スイッチング素子Ｑ２のゲートはｈｉｇｈになり、スイッチング素子Ｑ２はオフする。スイッチング素子Ｑ２がオフすると、電流がサブ出力端に供給されず、サブ出力の電圧は低下する。
【００７２】
上記動作により負帰還が形成され、サブ出力電圧が、電圧Ｒ２，Ｒ３で定められた電圧によって自律的に調整される。尚、上記シリーズドロッパ制御回路２１は、定格動作から待機動作へ切り替えられた直後の、メインコンバータ出力電圧がサブ出力電圧よりも高い期間においては機能するが、メインコンバータ出力電圧がサブ出力電圧に安定した後は、該シリーズドロッパ制御回路２１への入力電圧と出力電圧とがほぼ一致するため、実質的には機能しない。したがって、メインコンバータ出力電圧がサブ出力電圧に安定した後は、メインコンバータの出力電圧がサブ電圧出力として、そのまま充当していると見なすことができる。
【００７３】
但し、上記シリーズドロッパ制御は、待機動作時においてメインコンバータ出力電圧がサブ出力電圧に安定した後は基本的に必要ない。このため、メインコンバータ出力電圧がサブ出力電圧に安定した後の省電力動作時においては、シリーズドロッパ制御をオフし常にスイッチング素子Ｑ２をオン状態とする構成とすることもできる。これにより、待機省エネ動作の際にさらなる低消費電力を実現することができる。
【００７４】
図９は、一般的なチョッパー回路構成を示すものである。この例では、チョッパー制御回路の動作自体は専用の制御回路ＩＣ２を用いている。制御回路ＩＣ２は抵抗Ｒ２，Ｒ３で出力電圧を監視し、サブ出力電圧が所定の電圧となるようスイッチング素子Ｑ２のスイッチング動作時のオンデューティを制御する。
【００７５】
スイッチング素子Ｑ２のスイッチング動作によって、サブ出力に電力が供給される仕組みは以下のとおりである。すなわち、スイッチング素子Ｑ２のオン時には、コイルＬ２に電流が流れてサブ出力に電力が供給される一方、コイルＬ２に磁気エネルギーが蓄積される。そして、スイッチング素子Ｑ２のオフ時には、コイルＬ２に蓄積された磁気エネルギーが、ダイオードＤ２，コイルＬ２を経由して０Ｖから電力としてサブ出力へ回される。
【００７６】
図７は、図８および図９に示す両回路を含み、外部信号の入力によって、いずれか一方の回路による制御が選択できるようになっている。
【００７７】
図７の構成において、外部信号が待機動作時を要求するｌｏｗレベルである場合、トランジスタＱ３のベース端子はＬｏｗレベルに設定され、トランジスタＱ３はオンする。また、この時、チョッパーレギュレータのオン／オフ回路２４、すなわちトランジスタＱ７のベース端子もＬｏｗレベルとなるため、制御回路ＩＣ２へは電流が供給されず、制御回路ＩＣ２は停止し、チョッパー回路は動作しない。また、トランジスタＱ９もオフとなる。
【００７８】
従って、図７に示す回路に外部信号Ｌｏｗを入力すると、図９に相当する構成のチョッパー制御回路２２は動作を停止し、図８に相当する構成のシリーズドロッパ制御回路２１のみ選択的に動作する。
【００７９】
逆に、図７の構成において、外部信号が定格動作時を要求するｈｉｇｈレベルである場合、トランジスタＱ３のベース端子はｈｉｇｈレベルに設定され、トランジスタＱ３はオフする。また、トランジスタＱ７のベース端子もｈｉｇｈレベルとなるため、トランジスタＱ７を介して制御回路ＩＣ２へ電圧が供給され、制御回路ＩＣ２は動作を開始する。また、トランジスタＱ９はオンとなる。トランジスタＱ５は、トランジスタＱ４の状態に関わらずダイオードＤ４を介して常にオンするため、トランジスタＱ６も常にオフとなる。
【００８０】
従って、図７に示す回路に外部信号Ｈｉｇｈを入力すると、図８に相当する構成のシリーズドロッパ制御回路２１は動作を停止し、図９に相当する構成のチョッパー制御回路２２のみ選択的に動作する。
【００８１】
図７において、メイン出力の電圧変更回路２３では、外部信号として定格動作を示すｈｉｇｈ信号が入力されると、トランジスタＱ８がオンし、抵抗Ｒ８はトランジスタＱ８により０Ｖ（ＧＮＤ）へバイパス短絡される。電圧検出回路１２は、抵抗Ｒ６，Ｒ７で分圧された電圧が常に同一の電圧となるように制御するため、抵抗Ｒ８が短絡されると相対的にメイン出力の電圧値は上昇する。その電圧値はＲ６とＲ７との比で決定される。
【００８２】
一方、外部信号として待機動作を要求するｌｏｗ信号が入力されると、トランジスタＱ８はオフし、電圧検出回路１２はＲ６と（Ｒ７＋Ｒ８）とで分圧された電圧が常に同一の電圧となるように制御する。従って、相対的にメイン出力の電圧の電圧値は低下する。その電圧値はＲ６と（Ｒ７＋Ｒ８）との比で決定される。
【００８３】
以上の各部の動作は、全て外部信号によって切り替わり、図６に示されるシーケンスを実現する。
【００８４】
また、図７における回路２５は、メイン出力の電圧を監視し、これを外部に通知するために設けられた通知回路ており、本発明によるメイン出力電圧の変動がもたらす電気機器の不具合を回避するよう、メイン出力の電圧が＋２４Ｖに設定されているのか＋５Ｖに設定されているのかの情報を出力する。
【００８５】
尚、本実施の形態では、上述したスイッチング電源装置において、メイン出力とサブ出力とが１つずつの２出力電源を例示しているが、サブ電源は少なくとも１つあればよく、本発明はサブ電源が２つ以上の多出力電源にも適用可能である。すなわち、サブ電源が２つ以上の多出力電源においては、各サブ出力において上記構成を並列して設ければよい。
【００８６】
また、本実施の形態において上述したスイッチング電源装置は、交流電圧を入力としＡＣ−ＤＣ変換を行うＡＣ−ＤＣコンバータ装置として例示されている。しかしながら、このようなＡＣ−ＤＣコンバータ装置は、入力交流電圧をブリッジダイオードと平滑コンデンサでＤＣに返還する回路とＤＣ−ＤＣコンバータ回路とによって構成されており、ＤＣ−ＤＣコンバータ回路を内包している。そして、本発明の特徴的構成は、ＤＣ−ＤＣコンバータ回路部分にある。このため、本発明は、直流電圧を入力とし、ＤＣ−ＤＣ変換を行うスイッチング電源装置においても適用可能である。この場合、メインコンバータの構成は異なるが、周知構成のコンバータを使用することができ、メインコンバータよりも後段の構成において、本発明の構成が適用される。
【００８７】
また、本実施の形態において、図４に示すスイッチング電源装置では、チョッパー回路とシリーズドロッパ回路とで、スイッチング素子Ｑ２が共有されている。つまり、スイッチング素子Ｑ２は、該スイッチング素子Ｑ２に接続される制御回路を切り替えることにより、シリーズドロッパ回路とチョッパー回路との両方の回路の一部になる。このようにスイッチング素子Ｑ２を共有する構成によっては、以下の効果がもたらされる。
【００８８】
すなわち、上記スイッチング素子Ｑ２は、そのスイッチング動作によってチョッパー回路もしくはシリーズドロッパ回路の出力を一定値に保つ役割を果たしている。ここで、チョッパー回路とシリーズドロッパ回路とで、スイッチング素子Ｑ２を共有しない構成であれば、チョッパー回路とシリーズドロッパ回路との間での動作切替時において、動作するスイッチング素子も切り替わることにより、過渡的な電圧不安定が発生する可能性がある。
【００８９】
これに対し、チョッパー回路とシリーズドロッパ回路とで、スイッチング素子Ｑ２が共有されていれば、動作切替切替時の過渡的な電圧不安定を回避できる。もちろん、部品共用化による、部品点数低減やコスト低減の効果も得られる。
【００９０】
また、上述のように、チョッパー回路とシリーズドロッパ回路とでスイッチング素子Ｑ２を共有する構成では、該スイッチング素子Ｑ２は大電流用の素子を使用することが好ましい。
【００９１】
一般的に、チョッパー回路は比較的大きな電流を出力するための回路であるため、チョッパー回路の一部であるスイッチング素子Ｑ２には、ＯＮ抵抗値が小さく大電流に対応できる素子が選定される。他方、シリーズドロッパ回路は一般的に比較的小さな電流を出力するための回路であるため、スイッチング素子Ｑ２に相当する部分にはＯＮ抵抗値が小さくない小電流用の素子が選定される。但し、シリーズドロッパ回路においては、大電流用素子の使用が不適というわけではない。シリーズドロッパ回路において小電流用の素子を用いるのは、過剰な性能の部品を使用することによるコストアップを避けているに過ぎない。
【００９２】
したがって、図４に示すように、スイッチング素子Ｑ２をチョッパー回路とシリーズドロッパ回路とで共有する構成においては、スイッチング素子Ｑ２には、当然ながらチョッパー回路に適した大電流用の素子が用いられるべきである。また、スイッチング素子Ｑ２を大電流用の素子とした場合、待機動作時（省エネ動作時）の際のシリーズドロッパ回路の入出力電位差を最小限とすることができ、スイッチング素子Ｑ２での電力損失を低減することができる。これを具体的に説明すると以下のとおりである。
【００９３】
仮にスイッチング素子Ｑ２の入出力電位差が０．５Ｖのものと１Ｖのものとを比較する。ここで、出力５Ｖを取り出したい場合、入出力電位差が０．５Ｖの素子では、最低入力は５．５Ｖで済むが、入出力電位差が１Ｖの素子では最低入力は６Ｖ無くてはならない。同じ出力電圧、出力電流を取り出すのに、入力電圧が高くなければならないのは、その分該当素子で電力を余分に損失していることになる。すなわち、該当素子での入出力電位差をΔＶと表し、出力電流をＩｏと表すと、この素子での電力損失はΔＶ×Ｉｏで表され、電力損失低減を問題にしている本発明においては、特にΔＶは小さい程良いということになる。
【００９４】
また、チョッパー回路とシリーズドロッパ回路とを有するスイッチング電源装置では、チョッパー回路とシリーズドロッパ回路との各々の制御回路を干渉させないよう分離することが好ましい。本実施の形態に係るスイッチング電源装置では、図７に示すトランジスタＱ３およびダイオードＤ３がそのような機能を有している。
【００９５】
すなわち、図７に示す構成のスイッチング電源装置では、スイッチング素子Ｑ２がチョッパー回路として動作する場合、トランジスタＱ３が無ければ、Ｒ９およびＱ９からなるチョッパー制御回路２２に、シリーズドロッパ回路の一部である抵抗Ｒ１が並列接続され、スイッチング素子Ｑ２の動作に支障をきたす。トランジスタＱ３は、チョッパー回路の動作時にオフとなり、チョッパー制御回路２２に抵抗Ｒ１が並列接続されることを防止する。
【００９６】
また、図７に示す構成のスイッチング電源装置において、スイッチング素子Ｑ２がシリーズドロッパ回路として動作する場合、ダイオードＤ３が無ければ、外部信号がＬｏｗである待機動作時において、スイッチング素子Ｑ２のゲートからダイオードＤ５および抵抗Ｒ１１を介して外部信号Ｌｏｗレベルに向かって電流が流れる。そうした場合、本来の抵抗Ｒ１からスイッチング素子Ｑ２のゲートへ流れる電流と、スイッチング素子Ｑ２のゲートから抵抗Ｒ１０を介して流れ出る電流のバランスで成り立つシリーズドロッパ回路の制御に支障をきたす。ダイオードＤ３は、スイッチング素子Ｑ２のゲートから外部信号Ｌｏｗレベルに向かって流れる電流を防止し、上記不具合を防止する。
【００９７】
上述のように、チョッパー回路の制御回路とシリーズドロッパ回路の制御回路とを互いに干渉させず外部信号により選択的に一方が動作するようにしていることで、制御回路以外の構成部分において部品の共用化が可能となっており、部品点数低減やコスト低減の効果が得られる。
【００９８】
また、図７に示すスイッチング電源装置では、コンデンサＣ３、コイルＬ２、コンデンサＣ４によってパイ型回路を形成しており、シリーズドロッパ回路の出力にチョッパー回路のチョークコイルＬ２が接続される構成となっている。チョークコイルＬ２およびコンデンサＣ４は、本来チョッパー回路で使用される目的の部品であるが、上記スイッチング電源装置では、シリーズドロッパ回路とチョッパー回路の部品を一部共有している構成であるため、シリーズドロッパ回路の出力にチョッパー回路のチョークコイルＬ２が接続されることとなり、該チョークコイルＬ２はシリーズドロッパ回路動作時における出力電圧の安定に寄与する。
【図面の簡単な説明】
【００９９】
【図１】本発明の実施形態を示すものであり、スイッチング電源装置の要部構成を示す回路図である。
【図２】上記スイッチング電源装置の簡略構成を示すブロック図において、待機動作時の各パラメータを付記した図である。
【図３】図１に示す上記スイッチング電源装置における、回路各部の電圧シーケンスを示した図である。
【図４】本発明の図１とは異なる実施形態を示すものであり、スイッチング電源装置の要部構成を示す回路図である。
【図５】シリーズドロッパの入出力関係と発熱エネルギとの関係を示した図である。
【図６】図４に示す上記スイッチング電源装置における、回路各部の電圧シーケンスを示した図である。
【図７】図４に示す上記スイッチング電源装置における、より詳細な構成を示す回路図である。
【図８】図４に示す上記スイッチング電源装置における、シリーズドロッパ制御回路の構成を示す回路図である。
【図９】図４に示す上記スイッチング電源装置における、チョッパー制御回路の構成を示す回路図である。
【図１０】従来のスイッチング電源装置の要部構成を示す回路図である。図である。
【図１１】従来のスイッチング電源装置の簡略構成を示すブロック図において、定格動作時の各パラメータを付記した図である。
【図１２】従来のスイッチング電源装置の簡略構成を示すブロック図において、待機動作時の各パラメータを付記した図である。
【図１３】１コンバータのブロック図である。
【図１４】一般的な１コンバータの効率および入力電力の推移を出力電流と関係付けて示したグラフである。
【符号の説明】
【０１００】
１１    １次制御回路（メインコンバータ）
１２    電圧検出回路（メインコンバータ）
１３    電圧検出回路（チョッパー回路、サブコンバータ、シリーズドロッパ回路）
１４    チョッパー制御回路（チョッパー回路、サブコンバータ）
１５    シリーズドロッパ制御回路（シリーズドロッパ回路）
２５    通知回路（通知手段）
ＢＤ    ブリッジダイオード（１次側整流平滑回路、メインコンバータ）
Ｃ１    電解コンデンサ（１次側整流平滑回路、メインコンバータ）
Ｔ１    トランス（メインコンバータ）
Ｑ１    スイッチング素子（メインコンバータ）
Ｄ１    ダイオード（２次側整流平滑回路、メインコンバータ）
Ｃ２    電解コンデンサ（２次側整流平滑回路、メインコンバータ）
Ｑ２    スイッチング素子（チョッパー回路、サブコンバータ、シリーズドロッパ回路）
Ｄ２    ダイオード（チョッパー回路、サブコンバータ、シリーズドロッパ回路）
Ｃ４    コンデンサ（チョッパー回路、サブコンバータ、シリーズドロッパ回路）
【図１】
2006067703.tif 000005
【図２】
2006067703.tif 000006
【図３】
2006067703.tif 000007
【図４】
2006067703.tif 000008
【図５】
2006067703.tif 000009
【図６】
2006067703.tif 000010
【図７】
2006067703.tif 000011
【図８】
2006067703.tif 000012
【図９】
2006067703.tif 000013
【図１０】
2006067703.tif 000014
【図１１】
2006067703.tif 000015
【図１２】
2006067703.tif 000016
【図１３】
2006067703.tif 000017
【図１４】
2006067703.tif 000018