(57)【要約】      （修正有）【課題】消費電力を低減することが可能な制御回路及び情報処理装置を提供する。【解決手段】本発明の情報処理装置１０によれば、アクセス信号が出力されてから経過した時間を計測し、予め定められた所定時間以上ＣＰＵ１２からデバイス１８へのアクセスが無いときに、デバイス１８への電力供給を停止するように制御し、アクセス信号の出力が検出されたとき、デバイス１８への電力供給を開始するように制御するので、消費される電力を効果的に低減することができる。【選択図】図１
2006350845.tif 000002
【特許請求の範囲】
【請求項１】
各種データ処理を行う中央処理装置から該中央処理装置がアクセス可能なアクセス対象装置へ、前回アクセス信号が出力されてから経過した時間を計測する計測手段と、
前記計測手段によって予め定めた所定時間が計測されたときに、前記アクセス対象装置へ電力を供給する電力供給手段による該アクセス対象装置への電力供給を停止するように該電力供給手段を制御する停止制御手段と、
を備えた制御回路。
【請求項２】
前記電力供給手段による電力供給が停止された前記アクセス対象装置へ前記中央処理装置からアクセス信号が出力されたことを検出する検出手段と、
前記検出手段によって前記中央処理装置から前記アクセス対象装置へのアクセス信号の出力が検出されたときに、前記アクセス対象装置への電力供給を開始するように前記電力供給手段を制御する開始制御手段と、
を備えた請求項１に記載の制御回路。
【請求項３】
前記計測手段によって予め定めた所定時間が計測されたときに、前記中央処理装置と前記アクセス対象装置との間を信号授受不可能な状態に切替える切替手段を備えた請求項１または請求項２に記載の制御回路。
【請求項４】
前記切替手段は、前記検出手段によって前記中央処理装置から前記アクセス対象装置へのアクセス信号の出力が検出されたときに、前記中央処理装置と前記アクセス対象装置との間を信号授受可能な状態に切替える請求項３に記載の制御回路。
【請求項５】
前記中央処理装置と、
前記アクセス対象装置と、
前記電力供給手段と、
請求項１乃至請求項４の何れか１項に記載の制御回路と、
を備えた情報処理装置。
【請求項６】
各種データ処理を行う中央処理装置から該中央処理装置がアクセス可能なアクセス対象装置へ、前回アクセス信号が出力されてから経過した時間を計測する計測工程と、
予め定めた所定時間が計測されたときに、前記アクセス対象装置へ電力を供給する電力供給手段による該アクセス対象装置への電力供給を停止するように該電力供給手段を制御する停止制御工程と、
を含む制御方法。
【請求項７】
電力供給が停止された前記アクセス対象装置へ前記中央処理装置からアクセス信号が出力されたことを検出する検出工程と、
前記中央処理装置から前記アクセス対象装置へのアクセス信号の出力を検出したときに、前記アクセス対象装置への電力供給を開始するように前記電力供給手段を制御する開始制御工程と、
を含む請求項６に記載の制御方法。
【請求項８】
前記計測工程によって予め定めた所定時間を計測したときに、前記中央処理装置と前記アクセス対象装置との間を信号授受不可能な状態に切替える切替工程を含む請求項６または請求項７に記載の制御方法。
【請求項９】
前記切替工程では、前記検出工程において前記中央処理装置から前記アクセス対象装置へのアクセス信号の出力を検出したときに、前記中央処理装置と前記アクセス対象装置との間を信号授受可能な状態に切替える請求項８に記載の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、中央処理装置がアクセス可能なアクセス対象装置を制御するための制御回路、該制御回路を備えた情報処理装置、及び制御方法に関する。
【背景技術】
【０００２】
現在、パーソナルコンピュータ等の情報処理装置において、消費電力を抑制する技術が普及している（例えば、特許文献１及び特許文献２参照）。
【０００３】
特許文献１の技術によれば、ＣＰＵの内部クロックを停止することによりＣＰＵの消費電力を低減するためのストップクロック信号を備えたＣＰＵを有し、このストップクロック信号を一定間隔でアサートすることによって、見かけ上のＣＰＵの動作速度を低減すると共にＣＰＵの消費電流を低減させている。
【０００４】
また、特許文献２の技術によれば、アクセス頻度の低いバスへのクロック周波数を低下させることによって、消費電力を低減させている。
【特許文献１】特開平８―３２８６８４号公報
【特許文献２】特開２０００―６６６５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
情報処理装置では、ブート時に起動ディスクに記憶されているブートコードを読取りＯＳをメモリへとロードしているが、このブートコードを記憶しているデバイスには、ブート時にＣＰＵによりアクセスされた後にはアクセスされないにもかかわらず、電力供給が継続して行われている。上記従来技術によって、消費される電力の低減は図れるが、ＣＰＵによるアクセスの無い状態のデバイスへの電力供給は継続して実行されるため、情報処理装置本体に電力が供給されているだけでＣＰＵによる処理が実行されていない場合であっても電力が消費されるという問題があった。
【０００６】
本発明は、上述した問題を解決するためになされたものであり、消費電力を低減することが可能な制御回路、情報処理装置、及び制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
請求項１の制御回路は、各種データ処理を行う中央処理装置から該中央処理装置がアクセス可能なアクセス対象装置へ、前回アクセス信号が出力されてから経過した時間を計測する計測手段と、前記計測手段によって予め定めた所定時間が計測されたときに、前記アクセス対象装置へ電力を供給する電力供給手段による該アクセス対象装置への電力供給を停止するように該電力供給手段を制御する停止制御手段と、を備えている。
【０００８】
請求項１に記載の制御回路の計測手段は、各種データ処理を行うＣＰＵ等の中央処理装置から中央処理装置がアクセス可能な周辺機器等のアクセス対象装置へ、前回アクセス信号が出力されてから経過した時間を計測する。停止制御手段は、計測手段によって、前回アクセス信号が出力されてから経過した時間として予め定めた所定時間が計測されたときに、アクセス対象装置への電力供給を停止するように、アクセス対象装置へ電力を供給する電力供給手段を制御する。
【０００９】
このように、中央処理装置から所定時間アクセスの無いアクセス対象装置への電力供給を停止するように、アクセス対象装置へ電力を供給する電力供給手段を制御することができるので、アクセス対象装置によって消費される電力を低減することができる。
【００１０】
なお、請求項２の制御回路は、請求項１の制御回路において、前記電力供給手段による電力供給が停止された前記アクセス対象装置へ前記中央処理装置からアクセス信号が出力されたことを検出する検出手段と、
前記検出手段によって前記中央処理装置から前記アクセス対象装置へのアクセス信号の出力が検出されたときに、前記アクセス対象装置への電力供給を開始するように前記電力供給手段を制御する開始制御手段と、を更に備えることができる。
【００１１】
このように、中央処理装置からアクセス対象装置へアクセス信号が出力されたときに、アクセス対象装置への電力供給を開始し、中央処理装置からアクセス対象装置へのアクセス信号の出力が所定時間無いときには、アクセス対象装置への電力供給を停止することができるので、アクセス対象装置によって消費される電力を効果的に低減することができる。
【００１２】
請求項３の制御回路は、請求項２に記載の制御回路において、前記計測手段によって予め定めた所定時間が計測されたときに、前記中央処理装置と前記アクセス対象装置との間を信号授受不可能な状態に切替える切替手段を備えることができるので、アクセス対象装置への電力供給が停止されたときに、アクセス対象装置に信号が入力されることを防ぐことができる。
【００１３】
また、請求項４の制御回路は、請求項３に記載の制御回路において、前記切替手段は、前記検出手段によって前記中央処理装置から前記アクセス対象装置へのアクセス信号の出力が検出されたときに、前記中央処理装置と前記アクセス対象装置との間を信号授受可能な状態に切替えることができるので、アクセス対象装置への電力供給が開始されたときに、中央処理装置からアクセス対象装置へのアクセスが可能となるように制御することができる。
【００１４】
なお、請求項５に示すように、請求項１乃至請求項４の何れか１項に記載の制御回路を、中央処理装置と、アクセス対象装置と、電力供給装置と、を備えた情報処理装置に備えるようにすれば、消費電力を効率よく低減可能な情報処理装置を提供することができる。
【００１５】
なお、次の制御方法によって、アクセス対象装置によって消費される電力を低減することができる。詳細には、請求項６の制御方法は、各種データ処理を行う中央処理装置から該中央処理装置がアクセス可能なアクセス対象装置へ、前回アクセス信号が出力されてから経過した時間を計測する計測工程と、予め定めた所定時間が計測されたときに、前記アクセス対象装置へ電力を供給する電力供給手段による該アクセス対象装置への電力供給を停止するように該電力供給手段を制御する停止制御工程と、を含むことを特徴とする。
【００１６】
また、請求項７の制御方法は、請求項６に記載の制御方法において、電力供給が停止された前記アクセス対象装置へ前記中央処理装置からアクセス信号が出力されたことを検出する検出工程と、前記中央処理装置から前記アクセス対象装置へのアクセス信号の出力を検出したときに、前記アクセス対象装置への電力供給を開始するように前記電力供給手段を制御する開始制御工程と、を含むことができる。
【００１７】
また、請求項８の制御方法は、請求項６または請求項７に記載の制御方法において、前記計測工程によって予め定めた所定時間を計測したときに、前記中央処理装置と前記アクセス対象装置との間を信号授受不可能な状態に切替える切替工程を含むことができる。
【００１８】
また、請求項９の制御方法は、請求項８に記載の制御方法において、前記切替工程では、前記検出工程において前記中央処理装置から前記アクセス対象装置へのアクセス信号の出力を検出したときに、前記中央処理装置と前記アクセス対象装置との間を信号授受可能な状態に切替えることができる。
【発明の効果】
【００１９】
本発明に係る制御回路、情報処理装置、及び制御方法は、中央処理装置から所定時間アクセスの無いアクセス対象装置への電力供給を停止するように、アクセス対象装置へ電力を供給する電力供給手段を制御することができるので、アクセス対象装置によって消費される電力を低減することができる、という効果を奏する。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【００２１】
図１に示すように、情報処理装置１０は、情報処理装置１０全体を制御するための中央処理装置としてのＣＰＵ１２、バスコントローラ１４、デバイス１８、デバイス１８に電力を供給するための電源供給回路２６、電源供給回路２６から各種デバイス１８へ電力が供給されたことを検出するための電源検出回路２８、電源供給回路２６からデバイス１８への電力供給及び電力供給停止を制御するための電源制御回路３０、及びデバイス１８を制御するための制御回路２４を備えている。
【００２２】
デバイス１８の一例には、不揮発性メモリ及び揮発性メモリ等の各種機器があり、デバイス１８には複数種のデバイスが含まれるものとし、本実施の形態では、デバイス１８は、複数種のデバイスを含むものとして説明する。
【００２３】
ＣＰＵ１２は、データバスやアドレスバス等のバス１６を介してバスコントローラ１４との間でデータやコマンドを授受可能に接続されている。バスコントローラ１４は、バス２０によってバス解放バッファ２２を介して、デバイス１８との間でデータやコマンドを授受可能に接続されている。制御回路２４は、バスコントローラ１４、バス解放バッファ２２、デバイス１８、電源検出回路２８、及び電源制御回路３０各々にデータやコマンドを授受可能に接続されている。電源供給回路２６は、デバイス１８へ電力供給可能に接続されると共に、電源制御回路３０及び電源検出回路２８各々を介して制御回路２４とデータやコマンドを授受可能に接続されている。
【００２４】
バスコントローラ１４は、ＣＰＵ１２から入力されたアクセス信号に基づいて、デバイス１８との間でバス２０を介してデータやコマンドを授受すると共に、ＣＰＵ１２から入力されたアクセス信号に基づいて、制御回路２４との間でデータやコマンドを授受する。
【００２５】
制御回路２４は、主に、ＣＰＵ１２からバスコントローラ１４を介して入力されたアクセス信号に基づいて、バスコントローラ１４、バス解放バッファ２２、電源制御回路３０、及びデバイス１８を制御する（詳細後述）。
【００２６】
電源供給回路２６は、デバイス１８へ電力を供給し、制御回路２４による電源制御回路３０の制御によって、デバイス１８への電力供給または電力供給停止が制御される。
【００２７】
電源検出回路２８は、電源供給回路２６からデバイス１８へ電力が供給されたことを検出し、デバイス１８への電力供給を検出したときに、電力供給開始を示すリセット信号を制御回路２４へ出力する。
【００２８】
バス解放バッファ２２は、制御回路２４による制御によって、バス２０をＨｉｇｈ―Ｚ状態またはドライブ状態の何れかに切り替る。詳細には、バス解放バッファ２２は、制御回路２４から入力されるアウトプットイネーブル（／ＯＥ：Ｏｕｔｐｕｔ  Ｅｎａｂｌｅ）信号（以下、／ＯＥ信号と記す）に基づいて、バス２０をＨｉｇｈ―Ｚ状態またはドライブ状態の何れかに切替える。具体的には、この／ＯＥ信号がローレベルのとき（／ＯＥ信号をアサートしたとき）には、バス２０はドライブ状態となり、バスコントローラ１４とデバイス１８とはデータや信号授受可能に接続された状態（ドライブ状態）となる。一方、／ＯＥ信号がハイレベルのとき（／ＯＥ信号をネゲートしたとき）には、バス２０はＨｉｇｈ―Ｚ状態となり、バスコントローラ１４とデバイス１８とはデータや信号の授受が不可能な状態となる。
【００２９】
次に制御回路２４で実行される処理について説明する。
【００３０】
制御回路２４では、ＣＰＵ１２からデバイス１８へ前回アクセス信号が出力されてから経過した時間を計測し、計測時間が所定時間以上となるまで否定判断を繰り返し、肯定されるとステップ１０２へ進む。ステップ１００の判断によって、ＣＰＵ１２からデバイス１８へのアクセスが所定時間以上無いか否かを判別することができる。
【００３１】
この所定時間は、制御回路２４内に予め記憶されるようにすればよい。なお、この所定時間は、バス１６にデータ授受可能に接続された図示を省略したユーザインターフェースのユーザによる操作によって、変更されるようにしてもよい。また、ＣＰＵ１２による変更指示によって変更されるようにしてもよい。
【００３２】
なお、ＣＰＵ１２からデバイス１８へ前回アクセス信号が出力されてから経過した時間の計測は、制御回路２４内部に時間計測のためのタイマを内蔵するようにし、このタイマによって計測するようにすればよく、またＣＰＵ１２に内蔵されているタイマまたはソフトプログラムタイマーを用いて計測するようにしてもよい。ＣＰＵ１２に内蔵されているタイマを用いるようにすれば、制御回路２４の小型化を図ることができる。
【００３３】
ステップ１０２では、デバイス１８への電力供給停止が可能か否かを判断する。ステップ１０２の判断は、予め制御回路２４内にデバイス１８への電力供給を停止する事が可能であることを示す情報を記憶するようにし、この情報が記憶されているか否かを判別することによって判断可能である。なお、このデバイス１８への電力供給を停止する事が可能であることを示す情報は、図示を省略したユーザインターフェースのユーザによる操作指示やＣＰＵ１２の制御によって変更されるようにすればよい。また、デバイス１８への電力供給を停止する事が可能であることを示す情報は、情報処理装置１０本体に設けられたディップスイッチ（図示省略）によって設定可能としてもよい。この場合、ステップ１０２の判断は、ディップスイッチの状態を判別することによって判断可能である。
【００３４】
次のステップ１０４では、バス解放バッファ２２へ／ＯＥ信号をアサートする。ステップ１０４の処理によって、バス２０はＨｉｇｈ―Ｚ状態となり、バスコントローラ１４とデバイス１８とはデータや信号の授受が不可能な状態となる。
【００３５】
次のステップ１０６では、デバイス１８への電力供給を停止するように、電源制御回路３０を制御した後に、本ルーチンを終了する。電源制御回路３０の制御によって、電源供給回路２６からデバイス１８への電力供給が停止される。
【００３６】
上記ステップ１００からステップ１０６の処理が実行されることによって、所定時間以上ＣＰＵ１２からのアクセスが無いデバイス１８への電力供給が停止されると共に、バスコントローラ１４とデバイス１８とはデータや信号の授受が不可能な状態となる。
【００３７】
次に、上記ステップ１００からステップ１０６の処理が実行されることによって、ＣＰＵ１２によるアクセスが所定時間以上無いデバイス１８への電力供給が停止されると、制御回路２４において、図３に示す処理ルーチンが実行されてステップ２００へ進む。
【００３８】
ステップ２００では、電力供給が停止されたデバイス１８へＣＰＵ１２からアクセスが発生するまで否定判断を繰り返し、肯定されるとステップ２０２へ進む。ステップ２００の判断は、ＣＰＵ１２からバスコントローラ１４へアクセス信号が入力されて、アクセス信号に基づく信号がバスコントローラ１４から入力されたか否かを判別することによって判断可能である。バスコントローラ１４から入力されるアクセス信号に基づく信号には、ＣＰＵ１２のアクセス対象となるデバイスを示すチップセレクト信号（以下、／ＣＳ信号という）、デバイスの読取りまたは書込みを指示するための信号（以下、／ＲＷ信号という）、及び（／ＯＥ信号）等がある。
【００３９】
ステップ２０２では、バスコントローラ１４に対してＷａｉｔ信号をアサートする。ステップ２０２の処理によって、バスコントローラ１４にＷａｉｔ信号がアサートされるので、ＣＰＵ１２によるデバイス１８へのアクセスは待機状態となる。
【００４０】
次のステップ２０４では、電力供給が停止されているデバイス１８への電力供給を開始するための指示信号を電源制御回路３０へ出力する。電源制御回路３０は、デバイス１８への電力供給を開始するための指示信号が入力されると、デバイス１８への電力供給を開始するように電源供給回路２６を制御する。ステップ２０４の処理によって、デバイス１８への電力供給が開始される。
【００４１】
次のステップ２０６では、電源供給回路２６からデバイス１８へ電力供給が開始されたことを示すリセット信号が電源検出回路２８から入力されるまで否定判断を繰り返し、肯定されるとステップ２０８へ進む。
【００４２】
ステップ２０８では、バス解放バッファ２２へ／ＯＥ信号をアサートすることによってバス解放バッファ２２（バス２０）をＨｉｇｈ―Ｚ状態からドライブ状態へと遷移させる。
【００４３】
次のステップ２１０では、上記ステップ２００で入力された／ＣＳ信号をデバイス１８へアサートする。
【００４４】
上記ステップ２０８及びステップ２１０の処理が実行されることによって、Ｈｉｇｈ―Ｚ状態に遷移されていたバス２０がドライブ状態へと遷移されると共に、制御回路２４からデバイス１８へ／ＣＳ信号がドライブされる。このため、バスコントローラ１４からデバイス１８へバス２０を介して、上記ステップ２００の処理においてＣＰＵ１２からバスコントローラ１４へ入力されたアクセス信号の内のアドレス信号及び／ＣＳ信号を除いた信号がデバイス１８へアサートされる。
【００４５】
次のステップ２１２では、デバイス１８の予め定められたアクセス時間が経過するまで否定判断を繰り返し、肯定されるとステップ２１４へ進む。
【００４６】
予め定められたアクセス時間は、デバイス１８における読取りまたは書込み等のアクセスに必要な時間であり、予め計測され設定されているものとする。
【００４７】
次のステップ２１４では、バスコントローラ１４に対してＷａｉｔ信号をアサートすることによって、ＣＰＵ１２の待機状態を解除する。
【００４８】
次のステップ２１６では、バスコントローラ１４が／ＣＳ信号をネゲートするタイミングで、デバイス１８への／ＣＳ信号をネゲートした後に、本ルーチンを終了する。
【００４９】
以上説明したように、本発明の情報処理装置１０によれば、所定時間以上ＣＰＵ１２からデバイス１８へのアクセスが無いときに、デバイス１８への電力供給を停止するので、消費電力を低減することができる。
【００５０】
また、所定時間以上ＣＰＵ１２からデバイス１８へのアクセスが無いときに、バスコントローラ１４とデバイス１８とをデータや信号授受可能に接続するバス２０をドライブ状態からＨｈｉｇｈ―Ｚ状態へと切替えることができるので、デバイス１８の破壊を防止することができる。
【００５１】
また、デバイス１８への電力供給停止時にＣＰＵ１２からデバイス１８へのアクセスが発生した場合には、制御回路２４は、ＣＰＵ１２を待機状態にしてデバイス１８への電力供給を開始した後に、バス２０をＨｉｇｈ―Ｚ状態からドライブ状態へと切替え、デバイス１８のアクセス時間が経過した後に、ＣＰＵ１２の待機状態を解除するので、デバイス１８の破壊を防止しつつ、ＣＰＵ１２によるアクセスが発生したときにのみデバイス１８への電力供給を開始してＣＰＵ１２によるアクセスを可能とすることができる。
【００５２】
なお、本発明に係る情報処理装置は、本発明を実現する構成を備えたものであればよく、上述した情報処理装置の構成に限定されるものではない。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施の形態に係る情報処理装置の構成を示すブロック図である。
【図２】デバイスへの電力供給停止時に、制御回路２４で実行される処理を示すフローチャートである。
【図３】デバイスへの電力供給を停止した後に、ＣＰＵからデバイスへのアクセスが発生したときに、制御回路２４で実行される処理を示すフローチャートである。
【符号の説明】
【００５４】
１０      情報処理装置
１４      バスコントローラ
２４      制御回路
２６      電源供給回路
２８      電源検出回路
３０      電源制御回路
【図１】
2006350845.tif 000003
【図２】
2006350845.tif 000004
【図３】
2006350845.tif 000005