(57)【要約】【課題】一方でドナーウェハ上の極めて厚いシリコン−ゲルマニウム層のコストのかかる析出を必要とせず、他方でハンドルウェハ上に薄い層を移設した後にわずかな表面粗さが生じる、ｓＳＯＩ基板又はＳＧＯＩ基板を製造するための有効な方法を提供する。【解決手段】単結晶シリコンウェハと、その表面上に存在する、シリコン及びゲルマニウムを含有する緩和された単結晶層（この場合、前記層の表面のゲルマニウム含有量は１０質量％〜１００質量％の範囲内にある）と、及び前記表面の下に周期的に配置された中空室の層とを有する半導体基板【選択図】なし【特許請求の範囲】
【請求項１】
単結晶シリコンウェハと、その表面上に存在する、シリコン及びゲルマニウムを含有する緩和された単結晶層と、前記表面の下に周期的に配置された中空室の層とを有し、前記の緩和された単結晶層の表面のゲルマニウム含有量は１０質量％〜１００質量％の範囲内にある、半導体基板。
【請求項２】
単結晶層は５ｎｍ〜３μｍの厚さを有することを特徴とする、請求項１記載の半導体基板。
【請求項３】
ハンドルウェハとその表面に存在する歪シリコン層とを有し、室温でラマンスペクトルでの前記歪シリコン層のシリコン−フォノン線は、歪みのないシリコンのフォノン線とは少なくとも２ｃｍ−１異なり、かつ、前記歪シリコン層は５０ｎｍ以下の厚さを有し、５％以下の層厚均一性（６σ）を有しかつ１／ｃｍ２以下のＨＦ欠陥密度を有する、ｓＳＯＩ基板。
【請求項４】
室温でのラマンスペクトルでの歪シリコン層のシリコン−フォノン線は、歪みのないシリコンのフォノン線とは少なくとも４ｃｍ−１異なることを特徴とする、請求項３記載のｓＳＯＩ基板。
【請求項５】
記載された順序の次の工程：
−  周期的に配置された凹設部を有する層を、単結晶シリコンウェハの表面上に製造する工程、及び
−  単結晶シリコンからなる閉じた層が表面上に形成され、それと共にその下に存在する周期的に配置された中空室の層が形成されるまで、前記単結晶シリコンウェハを熱処理する工程
を有する半導体基板の製造方法において、
熱処理後に閉じた層の表面に、シリコン及びゲルマニウムを含有する５ｎｍ〜３μｍの厚さを有する単結晶の緩和層を析出させ、その際、前記の層の表面でのゲルマニウム含有量は１０〜１００質量％の範囲内であることを特徴とする、半導体基板の製造方法。
【請求項６】
記載された順序の次の工程：
−  シリコン及びゲルマニウムを含有する層を単結晶シリコンウェハの表面上に析出させ、その際、前記層は５ｎｍ〜３μｍの厚さを有しかつ前記層の表面のゲルマニウム含有量は１０質量％〜１００質量％の範囲内にある工程、
−  周期的に配置された凹設部を有する層を、シリコン及びゲルマニウムを含有する層を有する単結晶シリコンウェハの表面上に製造する工程、及び
−  表面にシリコン及びゲルマニウムを含有する、閉じた、単結晶の、緩和層が形成され、それと共にその下に存在する周期的に配置された中空室の層が形成されるまで、単結晶シリコンウェハを熱処理する工程
を有する半導体基板の製造方法。
【請求項７】
シリコン及びゲルマニウムを含有する層の表面上に、歪シリコン層を析出させることを特徴とする、請求項５又は６記載の方法。
【請求項８】
歪シリコン層を、ハンドルウェハと結合させることを特徴とする、請求項７記載の方法。
【請求項９】
結合したウェハを、中空室の層に沿って分割して、歪シリコン層と、その下にあるシリコンとゲルマニウムとを含有する層とをハンドルウェハ上に残留させることを特徴とする、請求項８記載の方法。
【請求項１０】
シリコンとゲルマニウムとを含有する層を除去することを特徴とする、請求項９記載の方法。
【請求項１１】
シリコンとゲルマニウムとを含有する層をハンドルウェハと結合させることを特徴とする、請求項５又は６記載の方法。
【請求項１２】
結合したウェハを、中空室の層に沿って分割して、シリコンとゲルマニウムとを含有する層をハンドルウェハ上に残留させることを特徴とする、請求項１１記載の方法。
【請求項１３】
ハンドルウェハ上に残留しているシリコン及びゲルマニウムを含有する層の表面上に、歪シリコン層を析出させることを特徴とする、請求項１２記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の対象は、表面上に存在する、シリコン及びゲルマニウムを含有する緩和された単結晶層を有する半導体基板、並びにその半導体基板を製造する方法に関する。
【背景技術】
【０００２】
先行技術では、ｓＳＯＩ基板及びＳＧＯＩ基板は公知である。（「絶縁体上の歪シリコン（strained silicon on insulator）」もしくは「絶縁体上のシリコンゲルマニウム（silicon-germanium on insulator）」）。ｓＳＯＩ基板及びＳＧＯＩ基板は、電気絶縁層又は電気絶縁性支持体材料により特徴付けられている。ｓＳＯＩ基板の場合には、薄い、単結晶の歪シリコン層（strained silicon）が絶縁体と直接接触している。ＳＧＯＩ基板は、それに対して、絶縁体上に、シリコンとゲルマニウムとを所定の組成（ＳｉｘＧｅ１−ｘ；０＜ｘ＜１）で含有するする１つ又は複数の層を有する。この１つの層又は複数の層は、以後、まとめて「シリコン−ゲルマニウム層」とも表す。このシリコン−ゲルマニウム層の表面上に、薄い単結晶の歪シリコン層を設けることができる。
【０００３】
ｓＳＯＩ基板又はＳＧＯＩ基板の全ての公知の方法では、シリコン−ゲルマニウムからなる薄い層が、機械的な力を用いてドナーウェハ（donor wafer）から分離され、その際、移設されるべき層の遊離表面は、通常では分離工程の前にハンドルウェハ（handle wafer）と結合される。ｓＳＯＩ基板の場合には、シリコン−ゲルマニウム層の他に、歪シリコン層もドナーウェハからハンドルウェハ上に移設される。
【０００４】
ｓＳＯＩ基板又はＳＧＯＩ基板の製造の第１の工程は、ドナーウェハの準備である。両方の場合には、まず、シリコンウェハ上に緩和されたシリコン−ゲルマニウム層を製造しなければならず、この層はさらなる工程でハンドルウェハ上に移設される。このために、２つの原理的に異なる方法が公知である：
第１の方法の場合には、まず、シリコンウェハ上に、増加するゲルマニウム含有量を有する複数のシリコン−ゲルマニウム層（graded buffer layer）をエピタキシ法により析出させ、それによりシリコンとシリコン−ゲルマニウムとの間の格子整合を達成する。その上に析出された一定のゲルマニウム含有量を有するシリコン−ゲルマニウム層は、機械的緩和のために用いられるため、その表面には通常の格子定数を有するシリコン−ゲルマニウム（つまりＳｉｘＧｅ１−ｘ；０＜ｘ＜１の組成を有する緩和されたシリコンゲルマニウム）が存在する。場合により、この方法の場合に生じる表面粗さは、次の及び／又は中間的なポリシング工程により低減することができる。この方法は、約５μｍの全体の厚さを有する層のエピタキシャル析出が必要であり、この工程に関する長い加工時間に基づきこの方法は極めてコストがかかる。この方法は、更に、エピタキシャル析出とポリシングとを複数回交替させる必要があり、従って多くの個々のプロセス工程が必要となる。この方法は、更に、１０５／ｃｍ２の範囲内の転位密度を生じさせる。
【０００５】
第２の公知の方法の場合に、徐々に増加するゲルマニウム含有量を有する層系を使用せず、ただちに所望の組成を有する薄いシリコンゲルマニウム層を析出させる。この層厚は、この場合に不整合転位が形成される限界を下回るように維持される。まずこの歪シリコン−ゲルマニウム層は、引き続きシリコン−ゲルマニウム層の直下に存在するシリコン−結晶結合を弱めることにより緩和される。これは、ガス−イオン（例えば水素イオン又はヘリウムイオン）の注入及び引き続く熱処理により達成される。この熱処理の間に、注入されたイオンは気泡を形成し、この気泡がシリコン結晶結合を切断し、このシリコン−ゲルマニウム層及びその下に存在する極めて薄いシリコン層を機械的に、シリコン基板の残りの部分から切り離し、最終的にこのシリコン−ゲルマニウム層の緩和が行われる。欠点なのは費用のかかる注入工程及び気泡形成時の微小亀裂の発生であり、この気泡形成は層の破壊を引き起こす。この方法の場合でも、高い転位密度が生じる。
【０００６】
ｓＳＯＩ基板を製造すべき場合にだけ、緩和されたシリコン−ゲルマニウム層上に、付加的に薄い歪シリコン層をエピタキシャル析出させる。
【０００７】
この方法の第２の工程で、ドナーウェハの表面層（ＳＧＯＩの場合にはシリコン−ゲルマニウム層、ｓＳＯＩの場合には更に歪シリコン層）がハンドルウェハ上に移設される。このハンドルウェハは完全に電気絶縁性材料からなるか又はこのハンドルウェハは少なくともその表面に電気絶縁層を有する。この第２の工程についても複数の方法が公知である。
【０００８】
最も一般的に用いられているのは、スマートカット（Smart Cut（Ｒ））の名称で知られている方法である（EP533551A1）。この場合、まず水素イオンをドナーウェハ上に注入する。ハンドルウェハとの結合の後に、約５００℃の熱処理により水素で満たされた中空を有する層が作成される。この層に関する分離は、ガス圧を高めることにより行われる。
【０００９】
ｓＳＯＩ基板又はＳＧＯＩ基板の全ての公知の製造方法の場合に、準備された分離層に沿ったドナーウェハの分離の際に高い表面粗さが生じるため、このウェハは、例えばポリシング又は平坦化する熱処理による更なる後処理なしには、電気デバイスの製造のために使用できない。
【特許文献１】EP533551A1
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従って、本発明の根底をなす課題は、一方でドナーウェハ上の極めて厚いシリコン−ゲルマニウム層のコストのかかる析出を必要とせず、他方でハンドルウェハ上に薄い層を移設した後にわずかな表面粗さが生じる、ｓＳＯＩ基板又はＳＧＯＩ基板を製造するための有効な方法を提供することであった。
【課題を解決するための手段】
【００１１】
前記課題は、単結晶シリコンウェハと、その表面上に存在する、シリコン及びゲルマニウムを含有する緩和された単結晶層（この場合、前記層の表面のゲルマニウム含有量は１０質量％〜１００質量％（質量パーセント）の範囲内にある）と、及び前記表面の下に周期的に配置された中空室の層とを有する半導体基板により解決される。
【発明を実施するための最良の形態】
【００１２】
単結晶層の厚さは５ｎｍ〜３μｍの範囲内にあるのが有利である。この層の表面上のゲルマニウム含有量は、１０質量％〜６０質量％の範囲内にあるのが有利である。
【００１３】
前記課題は、同様に、記載された順序の次の工程：
−  周期的に配置された凹設部を有する層を、単結晶シリコンウェハの表面上に製造する工程、及び
−  単結晶シリコンからなる閉じた層が表面上に形成され、それと共にその下に存在する周期的に配置された中空室の層が形成されるまで、前記単結晶シリコンウェハを熱処理する工程
を有する半導体基板の製造方法において、
熱処理後に閉じた層の表面上に、シリコン及びゲルマニウムを含有する５ｎｍ〜３μｍの厚さを有する単結晶の緩和層を析出させ、その際、前記の層の表面のゲルマニウム含有量は１０〜１００質量％の範囲内であることを特徴とする、半導体基板の第１の製造方法により解決される。
【００１４】
同様に、前記課題は、記載された順序の次の工程：
−  シリコン及びゲルマニウムを含有する層を単結晶シリコンウェハの表面上に析出させ、その際、前記層は５ｎｍ〜３μｍの厚さを有しかつ前記層の表面のゲルマニウム含有量は１０質量％〜１００質量％の範囲内にある工程、
−  周期的に配置された凹設部を有する層を、シリコン及びゲルマニウムを含有する層を有する単結晶シリコンウェハの表面上に製造する工程、及び
−  表面にシリコン及びゲルマニウムを含有する、閉じた、単結晶の、緩和層が形成され、それと共にその下に存在する周期的に配置された中空室の層が形成されるまで、単結晶シリコンウェハを熱処理する工程
を有する半導体基板の第２の製造方法により解決される。
【００１５】
この第２の方法の場合に、シリコン及びゲルマニウムを含有する層の析出は、第１の方法とは反対に、凹設部の製造の前で、かつ凹設部が表面的に閉鎖される熱処理の前で行われる。この両方の方法は、前記された半導体基板を生じさせる。
【００１６】
この本発明による半導体基板は、ＳＧＯＩ基板の製造のためのドナーウェハとして使用することができる。このために、前記半導体基板は、シリコン−ゲルマニウム層を有する面に、電気的絶縁材料からなるか又は少なくとも表面に電気的絶縁層を有する適当なハンドルウェハと結合される。この結合後に、ドナーウェハは、中空室を有する層に沿って分離されるため、前記シリコン−ゲルマニウム層はハンドルウェハ上に残留する。
【００１７】
この本発明による半導体基板は、ｓＳＯＩ基板の製造のためのドナーウェハとして使用することもできる。この場合、シリコン及びゲルマニウムを有する層（その下に中空室を有する層が存在する）の表面上に歪シリコン層を析出させる。引き続き、前記半導体基板は、歪シリコン層を有する面に、電気的絶縁材料からなるか又は少なくとも表面に電気的絶縁層を有する適当なハンドルウェハと結合される。この結合後に、ドナーウェハは、中空室を有する層に沿って分割されるため、前記歪シリコン層及びその上にあるシリコン−ゲルマニウム層はハンドルウェハ上に残留する。このシリコン−ゲルマニウム層は引き続き除去することができるため、その表面に存在する歪シリコン層が電気的絶縁体と直接接触しているｓＳＯＩ基板が生じる。
【００１８】
従って、本発明は、ハンドルウェハとその表面に存在する歪シリコン層とを有し、その際、室温でラマンスペクトルでの歪シリコン層のシリコン−フォノン線は、歪みのないシリコンのフォノン線とは少なくとも２ｃｍ−１、有利に少なくとも４ｃｍ−１異なり、かつその際、歪シリコン層は５０ｎｍ以下の厚さを有し、５％以下の層厚均一性（６σ）を有しかつ１／ｃｍ２以下のＨＦ欠陥密度を有するｓＳＯＩ基板にも関する。
【００１９】
室温でのラマンスペクトルにおけるシリコン−フォノン線の位置は、シリコン層の歪みの度合いについての直接的な尺度である。歪みのないシリコン層のシリコン−フォノン線は、室温で５２０ｃｍ−１である。１％格子不整合（歪み）を有する歪シリコン層の場合、シリコン−フォノン線の位置は約８ｃｍ−１だけシフトする。
【００２０】
本発明による半導体基板は、その表面に、シリコン及びゲルマニウムを含有する極めて薄い単結晶の緩和層を有している。ほぼ純粋なシリコンとシリコン−ゲルマニウムとの間の格子不整合の結果として結晶格子内での歪みが生じ、この歪みは塑性変形、つまり転移の形成によって補償される。シリコン−ゲルマニウム層の直下にある、中空室を備えた層は、シリコン−ゲルマニウム層自体よりも機械的安定性が劣る。従って、結晶格子内の歪みは、主に、前記層と基板の残りとを結合している、各中空室の間に存在するウェブ内での転移の形成によって弱まる。それにより、シリコン−ゲルマニウム層が一方でわずかな厚さで転移形成により緩和されることになる。他方では、この転移形成は、主に、各中空室の間のウェブ中でかつ場合により存在する、中空室を備えた層とシリコン−ゲルマニウム層との間の薄いシリコン層中で生じる。従って、このシリコン−ゲルマニウム層自体の中での転位密度は、先行技術による同じ厚さを有するシリコン−ゲルマニウム層の転移密度よりも明らかに低い。従って、本発明によるドナーウェハのシリコン−ゲルマニウム層は、先行技術によるものよりも明らかに薄くてもよいため、前記層は、転位密度の増加を被ることなく、明らかに早くひいては低コストで製造することができる。
【００２１】
本発明による半導体基板は、イオン注入なしで製造される。気泡形成の際の微小亀裂及びそれに伴うシリコン及びゲルマニウムを含有する層の破壊は、従って回避することができる。
【００２２】
次に、本発明の個々の工程についての有利な実施態様を記載する：
シリコン−ゲルマニウム層の製造は、有利にエピタキシャル析出により行う。ＣＶＤ反応器中での、適当なシリコンもしくはゲルマニウムを含有するガス状の出発化合物の基板の熱い表面上での分解によるＣＶＤ析出（chemical vapour deposition）が特に有利である。
【００２３】
シリコン表面又はシリコン−ゲルマニウム表面内の凹設部は、本発明により周期的に配置されている。これらの凹設部は例えばリソグラフィー及びトレンチエッチング（例えばWO03/003430A2参照）により製造することができる。
【００２４】
凹設部を表面的に閉鎖するための熱処理は、一般に７００〜１３７０℃、有利に９００〜１２５０℃、特に有利に９５０〜１１５０℃の範囲内の温度で、かつ１〜１００Ｔｏｒｒ、有利に１〜５０Ｔｏｒｒ、特に有利に５〜２０Ｔｏｒｒの範囲内の圧力で実施される。この熱処理は、シリコン表面又はシリコン−ゲルマニウム表面上に酸化物層（native oxide）が形成されるのを回避する全ての雰囲気中で、有利に還元ガス又は還元ガス混合物又は不活性ガス及び不活性ガス混合物中で行うことができる。水素又はアルゴン又は水素とアルゴンとの混合物を含有する雰囲気が有利である。このプロセス条件は、シリコン原子又はゲルマニウム原子のできる限り高い表面運動を達成できるように選択される。この熱処理は、一般に３秒〜６時間、有利に１分〜３０分続けられる。この熱処理の時間は、熱処理の完了後に前記凹設部は表面的に閉鎖されているが、個々の凹設部から生じた個々の中空室はなお一体化されないように調節される。
【００２５】
本発明の多様な実施態様のために必要な歪シリコン層は、同様に有利にエピタキシャル析出により製造される。ＣＶＤ反応器中での、適当なシリコン含有のガス状の出発化合物の基板の熱いシリコン−ゲルマニウム表面での分解によるＣＶＤ析出が特に有利である。
【００２６】
本発明による半導体基板は、有利に層の移設のためのドナーウェハとして使用することができる。このために、半導体基板は、移設すべき層を有する準備された表面で、公知の方法でハンドルウェハと結合される。ＳＧＯＩ基板又はｓＳＯＩ基板の製造の際に、電気的絶縁性のハンドルウェハ（例えば石英、ガラス又はサファイアからなる）を使用するか、又はドナーウェハの表面及び／又はハンドルウェハの表面に、結合の前に、絶縁性の層、例えば酸化物層が設けられる。ハンドルウェハとして、シリコンオキサイド層が電気絶縁性の層を形成するような表面が酸化されたシリコン基板、特に単結晶シリコン基板を使用するのが有利である。この絶縁層の製造方法及びウェハの結合方法は、当業者に公知である。
【００２７】
層の移設を完全にするために、ハンドルウェハと結合した半導体基板は引き続き中空室を有する層に沿って分割される。この分割は、例えば化学的、機械的又は熱的に行うことができる。この方法は、組み合わせることもできる。これらの方法は、WO03/003430A2に詳細に記載されている。この分割は熱的に行うのが有利である、それというのもこれは特に穏和な方法であり、分離時に生じる表面の粗面性がわずかであるためである。更に、必然的に、熱処理により同時に、ハンドルウェハと半導体基板との間の結合力の増大が達成される。この熱による分割の条件は、同様にWO03/003430A2に詳細に記載されている。
【００２８】
シリコン−ゲルマニウム層又は歪シリコン層の移設のための、今まで公知の全ての方法は、ドナーウェハから移設すべき薄い層を分離するために部分的に又はもっぱら機械的な力を使用する。スマートカット（Smart Cut（Ｒ））の名称で公知の技術の場合、この力はガス圧により作り出されていて、前記ガス圧が最終的に各中空室の間の壁部又はウェブを切断する。ＳＧＯＩ基板もしくはｓＳＯＩ基板のこの公知の製造方法とは反対に、本発明によるドナーウェハを使用する場合、及び前記の有利な実施態様（熱処理による中空室を有する層に沿った分割）の場合に、移設すべき層の分離のために機械的な力を使用しない。熱処理による分割によって、一方で、５０ｎｍ以下の層厚で、５％以下（平均層厚に対して）の極めて良好な層厚均一性（６σ；つまり、平均層厚の標準偏差の６倍の値）が達成され、他方で、公知の方法と比較してＨＦ欠陥密度を１／ｃｍ２以下に減少させることができる。
【００２９】
次に、本発明による方法において個々の工程の順序についての有利な実施態様を記載する：
有利なプロセス順序１（ＳＧＯＩ基板の製造）：
１．  周期的に配置された凹設部を有する層を単結晶シリコンウェハの表面上に製造する。
【００３０】
２．  表面に単結晶シリコンからなる閉じた層が形成され、それと共に前記層の下に存在する周期的に配置された中空室の層が形成されるまで、単結晶シリコンウェハを熱処理する。
【００３１】
３．  シリコン及びゲルマニウムを含有する５ｎｍ〜３μｍの厚さの単結晶の緩和層を析出し、その際ゲルマニウム含有量は１０〜６０質量％の範囲内にある。この場合に生じる結晶格子中の歪みは、各中空室の間の薄いウェブを介して弱められる。このように準備されたウェハをドナーウェハとして使用する。
【００３２】
４．  ドナーウェハのシリコン−ゲルマニウム層の表面を酸化する又はハンドルウェハの表面を酸化する。
【００３３】
５．  ドナーウェハとハンドルウェハを結合する。
【００３４】
６．  結合力の増大のため及び薄いシリコン−ゲルマニウム層をドナー層から分離するために熱処理する。
【００３５】
有利なプロセス順序２（ｓＳＯＩ基板の製造）：
１．  周期的に配置された凹設部を有する層を単結晶シリコンウェハの表面上に製造する。
【００３６】
２．  表面に単結晶シリコンからなる閉じた層が形成され、それと共に前記層の下に存在する周期的に配置された中空室の層が形成されるまで、単結晶シリコンウェハを熱処理する。
【００３７】
３．  シリコン及びゲルマニウムを含有する５ｎｍ〜３μｍの厚さの単結晶の緩和層を析出し、その際ゲルマニウム含有量は１０〜６０質量％の範囲内にある。この場合に生じる結晶格子中の歪みは、各中空室の間の薄いウェブを介して弱められる。
【００３８】
４．  歪みシリコン層を緩和されたシリコン−ゲルマニウム上に析出させる。このように準備されたウェハをドナーウェハとして使用する。
【００３９】
５．  ドナーウェハの歪シリコン層の表面を酸化する又はハンドルウェハの表面を酸化する。
【００４０】
６．  ドナーウェハとハンドルウェハを結合する。
【００４１】
７．  結合力の増大のため及び薄いシリコン−ゲルマニウム層及び歪シリコン層をドナー層から分離するために熱処理する。
有利なプロセス順序３（ＳＧＯＩ基板の製造）：
１．  シリコン及びゲルマニウムを含有する５ｎｍ〜３μｍの厚さの単結晶の緩和層を析出し、その際、単結晶シリコン基板に対して、ゲルマニウム含有量は１０〜６０質量％の範囲内にある。このシリコン−ゲルマニウム層は、そのわずかな厚さのために完全には緩和されていない。
【００４２】
２．  シリコン−ゲルマニウム層の表面に周期的に配置された凹設部を製造する。
【００４３】
３．  表面に単結晶シリコン−ゲルマニウムからなる閉じた層が形成され、それと共に前記層の下に存在する周期的に配置された中空室の層が形成されるまで、シリコン−ゲルマニウム層を備えた単結晶シリコンウェハを熱処理する。この熱処理の間に、シリコン−ゲルマニウム層は、各中空室の間のウェブ中に転移が形成されることにより緩和される。このように準備されたウェハをドナーウェハとして使用する。
【００４４】
４．  ドナーウェハのシリコン−ゲルマニウム層の表面を酸化する又はハンドルウェハの表面を酸化する。
【００４５】
５．  ドナーウェハとハンドルウェハを結合する。
【００４６】
６．  結合力の増大のため及び薄いシリコン−ゲルマニウム層をドナー層から分離するために熱処理する。
有利なプロセス順序４（ｓＳＯＩ基板の製造）：
１．  シリコン及びゲルマニウムを含有する５ｎｍ〜３μｍの厚さの単結晶の緩和層を析出し、その際、単結晶シリコン基板に対して、ゲルマニウム含有量は１０〜６０質量％の範囲内にある。このシリコン−ゲルマニウム層は、そのわずかな厚さのために完全には緩和されていない。
【００４７】
２．  シリコン−ゲルマニウム層の表面に周期的に配置された凹設部を製造する。
【００４８】
３．  表面に単結晶シリコン−ゲルマニウムからなる閉じた層が形成され、それと共に前記層の下に存在する周期的に配置された中空室の層が形成されるまで、シリコン−ゲルマニウム層を備えた単結晶シリコンウェハを熱処理する。この熱処理の間に、シリコン−ゲルマニウム層は、各中空室の間のウェブ中に転移が形成されることにより緩和される。
【００４９】
４．  歪みシリコン層を緩和されたシリコン−ゲルマニウム上に析出させる。このように準備されたウェハをドナーウェハとして使用する。
【００５０】
５．  ドナーウェハの歪シリコン層の表面を酸化する又はハンドルウェハの表面を酸化する。
【００５１】
６．  ドナーウェハとハンドルウェハを結合する。
【００５２】
７．  結合力の増大のため及び薄いシリコン−ゲルマニウム層及び歪シリコン層をドナー層から分離するために熱処理する。
【００５３】
記載された全ての方法の場合に、ドナーウェハからの薄い層の分離は機械的な力の支援によって行うこともできる。
【実施例】
【００５４】
実施例１
単結晶シリコンウェハの表面中に、先行技術のリソグラフィー及びイオン照射エッチングで、丸い断面の周期的に配置された凹設部を作成した。この凹設部は、３．５μｍの深さ、０．４μｍの直径を有し、かつ各凹設部の中心の間隔は０．８μｍである。引き続き、この凹設部を水素雰囲気中で１１００℃でかつ１０Ｔｏｒｒで熱処理することにより閉鎖させ、その結果、薄い単結晶シリコン層及びその下にある周期的に配置された中空室の層が生じた。熱処理は１０分間続けた。新たに生じた単結晶シリコン表面上に、次いでシリコン−ゲルマニウム層をエピタキシャル析出させた。更なる工程で、このように準備されたドナーウェハのシリコン−ゲルマニウム層を、酸化された表面を有するシリコンウェハと結合（接合）させた。このために、市販の接合装置を使用した。相互に結合したウェハペアを、次いで、合計１０時間で１１００℃の最高温度で熱処理にかけた。圧力は７６０Ｔｏｒｒで、雰囲気ガスとしてアルゴンを選択した。この熱処理により、２つのウェハ間の結合強度が高められる。更に、この熱処理の更なる過程で、凹設部から生じた個々の中空室が溶融するため、シリコン−ゲルマニウム層をドナーウェハの残りの部分から隔てる連続する中空室が形成される。シリコン−ゲルマニウム層上に設けられたシリコン層を酸化し、この酸化物層を引き続き除去する。この薄い単結晶のシリコン−ゲルマニウム層を酸化物層と結合させ、その結果、ＳＧＯＩ基板が得られる。
【００５５】
実施例２
単結晶シリコンウェハの表面中に、先行技術のリソグラフィー及びイオン照射エッチングで、丸い断面の周期的に配置された凹設部を作成した。引き続き、この凹設部を水素雰囲気中で１１００℃でかつ１０Ｔｏｒｒで熱処理することにより閉鎖させ、その結果、薄い単結晶シリコン層及びその下にある周期的に配置された中空室の層が生じた。熱処理は１０分間続けた。新規に生じた単結晶シリコン表面上に、次いでシリコン−ゲルマニウム層を、及びこのシリコン−ゲルマニウム層上にさらに歪シリコン層をエピタキシャル析出させた。更なる工程で、このように準備されたドナーウェハの歪シリコン層を、酸化された表面を有するシリコンウェハと結合（接合）させた。このために、市販の接合装置を使用した。相互に結合したウェハペアを、次いで、合計１０時間で１１００℃の最高温度で熱処理にかけた。圧力は７６０Ｔｏｒｒで、雰囲気ガスとしてＡｒを選択した。この熱処理により、２つのウェハ間の結合強度が高められる。更に、この熱処理の更なる過程で、凹設部から生じた個々の中空室が溶融するため、シリコン−ゲルマニウム層及び歪シリコン層をドナーウェハの残りの部分から隔てる連続する中空室が形成される。シリコン−ゲルマニウム層上に設けられたシリコン層及びシリコン−ゲルマニウム層自体を酸化し、この酸化物層を引き続き除去する。この薄い単結晶の歪シリコン層を酸化物層と結合させ、その結果、ｓＳＯＩ基板が得られる。
【００５６】
実施例３
単結晶シリコンウェハの表面上に、約２μｍの厚さのシリコン−ゲルマニウム層を析出させた。シリコン−ゲルマニウム層の表面上に、先行技術のリソグラフィー及びイオン照射エッチングで、丸い断面の周期的に配置された凹設部を作成した。この凹設部は、１．７μｍの深さ、０．２μｍの直径を有し、かつ各凹設部の中心の間隔は０．４μｍである。引き続き、この凹設部を水素雰囲気中で１１００℃でかつ１０Ｔｏｒｒで熱処理することにより閉鎖させ、その結果、薄い単結晶シリコン−ゲルマニウム層及びその下にある周期的に配置された中空室の層が生じた。熱処理は１０分間続けた。更なる工程で、このように準備されたドナーウェハのシリコン−ゲルマニウム層を、酸化された表面を有するシリコンウェハと結合（接合）させた。このために、市販の接合装置を使用した。相互に結合したウェハペアを、次いで、合計１０時間で１１００℃の最高温度で熱処理にかけた。圧力は１０Ｔｏｒｒで、雰囲気ガスとしてアルゴンを選択した。この熱処理により、２つのウェハ間の結合強度が高められる。更に、この熱処理の更なる過程で、凹設部から生じた個々の中空室が溶融するため、シリコン−ゲルマニウム層をドナーウェハの残りの部分から隔てる連続する中空室が形成される。シリコン−ゲルマニウム層上に設けられたシリコン層を酸化し、この酸化物層を引き続き除去する。この薄い単結晶のシリコン−ゲルマニウム層を酸化物層と結合させ、その結果、ＳＧＯＩ基板が得られる。この移設されたシリコン−ゲルマニウム層は約１μｍの厚さを有していた。
【００５７】
実施例４
単結晶シリコンウェハの表面上に、約２μｍの厚さのシリコン−ゲルマニウム層をエピタキシャル析出させた。シリコン−ゲルマニウム層の表面上に、先行技術のリソグラフィー及びイオン照射エッチングで、丸い断面の周期的に配置された凹設部を作成した。この凹設部は、１．７μｍの深さ、０．２μｍの直径を有し、かつ各凹設部の中心の間隔は０．４μｍである。引き続き、この凹設部を水素雰囲気中で１１００℃でかつ１０Ｔｏｒｒで熱処理することにより閉鎖させ、その結果、薄い単結晶シリコン−ゲルマニウム層及びその下にある周期的に配置された中空室の層が生じた。熱処理は１０分間続けた。この緩和されたシリコン−ゲルマニウム層上に、５０ｎｍの厚さのシリコン層をエピタキシャル析出させ、このシリコン層はその下にあるシリコン−ゲルマニウム層と比較して異なる格子パラメーターのため歪んでいた。更なる工程で、このように準備されたドナーウェハの歪シリコン層を、酸化された表面を有するシリコンウェハと結合（接合）させた。このために、市販の接合装置を使用した。相互に結合したウェハペアを、次いで、合計１０時間で１１００℃の最高温度で熱処理にかけた。圧力は１０Ｔｏｒｒで、雰囲気ガスとしてＡｒを選択した。この熱処理により、２つのウェハ間の結合強度が高められる。更に、この熱処理の更なる過程で、凹設部から生じた個々の中空室が溶融するため、シリコン−ゲルマニウム層及び歪シリコン層をドナーウェハの残りの部分から隔てる連続する中空室が形成される。移設された層の全層厚は約１．０５μｍであった。シリコン−ゲルマニウム層上に設けられたシリコン層及びシリコン−ゲルマニウム層自体を酸化し、この酸化物層を引き続き除去する。この薄い単結晶の歪シリコン層を酸化物層と結合させ、その結果、ｓＳＯＩ基板が得られる。