(57)【要約】  【課題】  通過経路の伝送損失を低減する。  【解決手段】  内部送受信アンテナ端子２４、内部受信アンテナ端子２１、外部アンテナ端子２７、第１の受信端子２５、第２の受信端子２３、および送受信端子２８を有する。また、内部受信アンテナ端子２１と第１の受信端子２５との間のＦＥＴスイッチ１、内部受信アンテナ端子２１と第２の受信端子２３との間のＦＥＴスイッチ２、第１の受信端子２５と外部アンテナ端子２７との間のＦＥＴスイッチ３、第２の受信端子２３と外部アンテナ端子２７との間のＦＥＴスイッチ４、内部送受信アンテナ端子２４と第２の受信端子２８との間のＦＥＴスイッチ５、外部アンテナ端子２７と送受信端子２８との間のＦＥＴスイッチ６、内部送受信アンテナ端子２４と送受信端子２８との間のＦＥＴスイッチ７を備える。そのＦＥＴスイッチ１〜７の導通／非導通を制御するデコーダ５１を備える。【選択図】  図１
2006020100.tif 000002
【特許請求の範囲】
【請求項１】
内部送受信アンテナ端子、内部受信アンテナ端子、外部アンテナ端子、第１の受信端子、第２の受信端子、および送受信端子と、
前記内部受信アンテナ端子と前記第１の受信端子との間の導通／非導通を切り替える第１のＦＥＴスイッチ、前記内部受信アンテナ端子と前記第２の受信端子との間の導通／非導通を切り替える第２のＦＥＴスイッチ、前記第１の受信端子と前記外部アンテナ端子との間の導通／非導通を切り替える第３のＦＥＴスイッチ、前記第２の受信端子と前記外部アンテナ端子との間の導通／非導通を切り替える第４のＦＥＴスイッチ、前記内部送受信アンテナ端子と前記第２の受信端子との間の導通／非導通を切り替える第５のＦＥＴスイッチ、前記外部アンテナ端子と前記送受信端子との間の導通／非導通を切り替える第６のＦＥＴスイッチ、前記内部送受信アンテナ端子と前記送受信端子との間の導通／非導通を切り替える第７のＦＥＴスイッチとを備え、
前記第１乃至第７のＦＥＴスイッチの切り替えにより、
前記内部送受信アンテナ端子と前記送受信端子との間、前記内部送受信アンテナ端子と前記第２の受信端子との間、前記内部受信アンテナ端子と前記第１の受信端子との間、前記内部受信アンテナ端子と前記第２の受信端子との間、前記外部アンテナ端子と前記第１の受信端子との間、前記外部アンテナ端子と前記送受信端子との間、および前記外部アンテナ端子と前記第２の受信端子との間のいずれかが接続となる状態と、
前記内部送受信アンテナ端子と前記送受信端子との間、並びに前記内部受信アンテナ端子と前記第１の受信端子との間が同時に接続となる状態と、
前記外部アンテナ端子と前記送受信端子との間、並びに内部受信アンテナ端子と前記第１の受信端子との間が同時に接続となる状態と、
のいずれかを実現できるようにしたことを特徴とする半導体スイッチ回路。
【請求項２】
請求項１に記載の半導体スイッチ回路において、
前記第３、第４、第５、第６、および第７のＦＥＴスイッチを構成するＦＥＴの段数を、前記第１および前記第２のＦＥＴスイッチを構成するＦＥＴの段数よりも多くしたことを特徴とする半導体スイッチ回路。
【請求項３】
請求項１または２に記載の半導体スイッチ回路において、
前記外部アンテナ端子を外部で回路接地状態とするための第８のＦＥＴスイッチを設け、前記外部アンテナ端子が未使用状態にあるとき、前記第８のＦＥＴスイッチを導通状態とすることを特徴とする半導体スイッチ回路。
【請求項４】
請求項１乃至３のいずれか１に記載の半導体スイッチ回路において、
前記内部受信アンテナ端子を外部で回路終端状態とするための第９のＦＥＴスイッチを設け、前記内部受信アンテナ端子が前記第１の受信端子および第２の受信端子のいずれとも非導通状態にあるとき、前記第９のＦＥＴスイッチを導通状態とすることを特徴とする半導体スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動体通信機器や高周波機器の高周波信号の切り替えを行う半導体スイッチ回路に関するものである。
【背景技術】
【０００２】
図４は従来のアンテナ用半導体スイッチ回路の構成の一例を示す図であり、内部送受信アンテナ端子２４と送受信端子２８との間、内部送受信アンテナ端子２４と第２の受信端子２３との間、内部受信アンテナ端子２１と第１の受信端子２５との間、内部受信アンテナ端子２１と第２の受信端子２３との間、外部アンテナ端子２７と第１の受信端子２５との間、外部アンテナ端子２７と送受信端子２８との間、および外部アンテナ端子２７と第２の受信端子２３との間のいずれかが接続となる状態、内部送受信アンテナ端子２４と送受信端子２８との間、並びに内部受信アンテナ２１と第１の受信端子２５との間が同時に接続される状態、外部アンテナ端子２７と送受信端子２８との間、並びに内部受信アンテナ端子２１と第１の受信端子２５との間が同時に接続される状態を切り替える移動体通信機器に用いられる。
【０００３】
図４に示したアンテナ用半導体スイッチ回路は、同一製品である第１、第２の２極双投スイッチのＩＣパッケージ（以下ＤＰＤＴスイッチ）６２，６３を使用した回路であり、各ＤＰＤＴスイッチ６２，６３はガリウム砒素半導体で形成された複数のＦＥＴスイッチと、ガリウム砒素もしくはシリコンＭＯＳ半導体で形成されたデコーダ５２，５３とをそれぞれ同一のＩＣパッケージに収納した構成となっている。
【０００４】
第１のＤＰＤＴスイッチ６２を構成するＦＥＴスイッチ１１，１４は同一論理動作、すなわちＦＥＴスイッチ１１が導通のときＦＥＴスイッチ１４も導通となり、ＦＥＴスイッチ１１が非導通のときＦＥＴスイッチ１４も非導通となる。ＦＥＴスイッチ１２，１３も同様である。さらに、第２のＤＰＤＴスイッチ６３を構成するＦＥＴスイッチ１５，１８、ＦＥＴスイッチ１６，１７もそれぞれ同一論理動作する構成となっている。
【０００５】
第１のＤＰＤＴスイッチ６２は、内部送受信アンテナ端子２４と送受信端子２８との間の導通／非導通を切り替えるＦＥＴスイッチ１１、内部送受信アンテナ端子２４と第２の受信端子２３との間の導通／非導通を切り替えるＦＥＴスイッチ１２、送受信端子２８と外部接続端子２９との間の導通／非導通を切り替えるＦＥＴスイッチ１３、第２の受信端子２３と外部接続端子２９との間の導通／非導通を切り替えるＦＥＴスイッチ１４、およびデコーダ５２により構成されている。そして、キャパシタ３４を介して内部送受信アンテナ４３に、キャパシタ３３を介して第２の受信回路４２に、キャパシタ３８を介して送受信回路４６に、それぞれ接続され、さらに直接に第２のＤＰＤＴスイッチ６３に接続されている。
【０００６】
第２のＤＰＤＴスイッチ６３は、内部受信アンテナ端子２１と外部接続端子３０との間の導通／非導通を切り替えるＦＥＴスイッチ１５、内部受信アンテナ端子２１と第１の受信端子２５との間の導通／非導通を切り替えるＦＥＴスイッチ１６、外部接続端子３０と外部アンテナ端子２７との間の導通／非導通を切り替えるＦＥＴスイッチ１７、第１の受信端子２５と外部アンテナ端子２７との間の導通／非導通を切り替えるＦＥＴスイッチ１８、およびデコーダ５３で構成されている。そして、キャパシタ３１を介して内部受信アンテナ４１に、キャパシタ３５を介して第１の受信回路４４に、キャパシタ３７を介して外部アンテナ４５に、それぞれ接続され、さらに直接に第１のＤＰＤＴスイッチ６２に接続されている。
【０００７】
ＦＥＴスイッチ１１〜１４はデコーダ５２により発生される制御電圧によって導通／非導通が制御される。ＦＥＴスイッチ１５〜１８はデコーダ５３により発生される制御電圧によって導通／非導通が制御される。
【０００８】
以下、その動作について図５を参照しつつ説明する。この図５は、２ビットの制御入力信号Ｂ１，Ｂ２に応じて各ＦＥＴスイッチ１１〜１８の導通／非導通を制御するために出力する制御出力信号１１〜１８の論理を示す図である。同図において「通過経路」欄に示された数字は図４における端子番号を意味し、その端子間が接続状態であることを示す。例えば「２４−２８」は内部送受信アンテナ端子２４と送受信端子２８が接続状態（ＦＥＴスイッチ１１が導通）であることを意味する。また「制御出力信号」欄に示された数字は第１，第２のＤＰＤＴスイッチ６２，６３を構成するＦＥＴスイッチ１１〜１８と対応し、「Ｈ」は出力論理値がＨｉｇｈ（高電圧レベル）で当該ＦＥＴスイッチが導通となり、「Ｌ」は出力論理値がＬｏｗ（低電圧レベル）で当該ＦＥＴスイッチが非導通となることを意味する。なお、上記の通過経路「２４−２８」のときは、ＦＥＴスイッチ１１の他に、ＦＥＴスイッチ１４，１５，１８も導通し、通過経路「２４−２８」に影響を及ぼさない通過経路「２３−２９」、「２１−３０」，「２５−２７」も形成されているが、これはデコーダ５２，５３の都合上（ＦＥＴスイッチを導通させる信号を出力するとき消費電力が少なくて済む）であり、動作には関係ない。
【０００９】
次に図４に従って動作例を示す。内部送受信アンテナ端子２４と送受信端子２８の通過経路「２４−２８」の場合、制御入力信号Ｂ１を「Ｌ」、制御入力信号Ｂ２を「Ｌ」に設定する。このときは、ＦＥＴスイッチ１１，１４，１５，１８が導通状態、ＦＥＴスイッチ１２，１３，１６，１７が非導通状態となる。他の通過経路についても同様の動作となる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記のような構成では、次のような問題点があった。まず、内部受信アンテナ端子２１と第２の受信端子２３との間の通過経路「２１−２３」、外部アンテナ端子２７と送受信端子２８との間の通過経路「２７−２８」、および外部アンテナ端子２７と第２の受信端子２３との間の通過経路「２７−２３」いずれかを実現するとき、２つのＤＰＤＴスイッチ６２，６３を使用しなければならず、基板に占める実装面積が大きくなり移動体端末の小型化に不利である問題点があった。
【００１１】
また、ＤＰＤＴスイッチを２つ使うため、ある経路においては必ず２つのＦＥＴスイッチを通過する必要がある。図４を参考に説明する。制御入力信号Ｂ１，Ｂ２がともに「Ｈ」のとき、制御出力信号１２，１３，１６，１７からは「Ｈ」が、１１，１４，１５，１８からは「Ｌ」が出力されるため、ＦＥＴスイッチ１２，１３，１６，１７は導通状態となり、ＦＥＴスイッチ１１，１４，１５，１８は非導通状態となる。このとき、送受信端子２８と外部アンテナ端子２７との間はＦＥＴスイッチ１３，１７を経て接続状態となる、すなわち通過経路「２８−２７」ではＦＥＴスイッチ１３，１７の２つのＦＥＴスイッチを通過するため、ＦＥＴスイッチを１つしか通過しない経路と比較し、伝送損失が約２倍に劣化する。同様に第２の受信端子２３と外部アンテナ端子２７との間の通過経路「２３−２７」のとき、ＦＥＴスイッチ１４とＦＥＴスイッチ１７を経て接続されるため、同様に通過経路の伝送損失が大きくなる。同様に第２の受信端子２３と内部受信アンテナ端子２１との間の通過経路「２１−２３」のとき、ＦＥＴスイッチ１４，１５を経て接続されるため、同様に通過経路の伝送損失が大きくなる。
【００１２】
また、別の問題として、図４のような構成では、送信時に、送受信端子２８へ大きな高周波送信電力が入力されるとき、ＦＥＴスイッチ１１，１２，１３，１４のいずれかは必ず非導通となり、非導通となるＦＥＴスイッチのドレイン・ゲート（もしくはソース）間には高い高周波電圧が印加され通過電力特性が劣化する。既知の事実として、ＦＥＴスイッチの通過電力特性は主として通過経路中の非導通であるＦＥＴスイッチで決定され、通過電力特性（耐電力性）を向上させるにはＦＥＴスイッチを構成するＦＥＴの段数を多段（並列接続）にすることが有効である。しかしながら、全てのＦＥＴスイッチ１１，１２，１３，１４を多段にすることはチップ面積を増大させる。
【００１３】
さらに別の問題として、送受信端子２８と内部送受信アンテナ端子２４との間が接続されかつ、第１の受信端子２５と内部受信アンテナ端子２１との間が未接続である場合、内部送受信アンテナ４３は使用状態となり内部受信アンテナ４１は未使用状態となる。このとき、アンテナ同士の干渉により使用中である内部送受信アンテナ４３の感度が低下することがある。
【００１４】
またさらに別の問題として、内部送受信アンテナ端子２４もしくは内部受信アンテナ端子２１と送受信端子２８、第１の受信端子２５および第２の受信端子２３のいずれかとの間が接続状態で、かつ外部アンテナ４５が未使用時に、外部アンテナ端子２７の負荷条件によって、接続状態である経路に不要な共振が発生し特性を劣化させる可能性がある。
【００１５】
本発明の目的は、伝送損失が低減でき、また耐電力性が要求されるＦＥＴスイッチの数が低減でき、さらに未使用端子による悪影響が生じないようにして、上記した問題を解決した半導体スイッチ回路を提供することである。
【課題を解決するための手段】
【００１６】
請求項１にかかる発明の半導体スイッチ回路は、内部送受信アンテナ端子、内部受信アンテナ端子、外部アンテナ端子、第１の受信端子、第２の受信端子、および送受信端子と、前記内部受信アンテナ端子と前記第１の受信端子との間の導通／非導通を切り替える第１のＦＥＴスイッチ、前記内部受信アンテナ端子と前記第２の受信端子との間の導通／非導通を切り替える第２のＦＥＴスイッチ、前記第１の受信端子と前記外部アンテナ端子との間の導通／非導通を切り替える第３のＦＥＴスイッチ、前記第２の受信端子と前記外部アンテナ端子との間の導通／非導通を切り替える第４のＦＥＴスイッチ、前記内部送受信アンテナ端子と前記第２の受信端子との間の導通／非導通を切り替える第５のＦＥＴスイッチ、前記外部アンテナ端子と前記送受信端子との間の導通／非導通を切り替える第６のＦＥＴスイッチ、前記内部送受信アンテナ端子と前記送受信端子との間の導通／非導通を切り替える第７のＦＥＴスイッチとを備え、前記第１乃至第７のＦＥＴスイッチの切り替えにより、前記内部送受信アンテナ端子と前記送受信端子との間、前記内部送受信アンテナ端子と前記第２の受信端子との間、前記内部受信アンテナ端子と前記第１の受信端子との間、前記内部受信アンテナ端子と前記第２の受信端子との間、前記外部アンテナ端子と前記第１の受信端子との間、前記外部アンテナ端子と前記送受信端子との間、および前記外部アンテナ端子と前記第２の受信端子との間のいずれかが接続となる状態と、前記内部送受信アンテナ端子と前記送受信端子との間、並びに前記内部受信アンテナ端子と前記第１の受信端子との間が同時に接続となる状態と、前記外部アンテナ端子と前記送受信端子との間、並びに内部受信アンテナ端子と前記第１の受信端子との間が同時に接続となる状態と、のいずれかを実現できるようにしたことを特徴とする。
【００１７】
請求項２にかかる発明は、請求項１に記載の半導体スイッチ回路において、前記第３、第４、第５、第６、および第７のＦＥＴスイッチを構成するＦＥＴの段数を、前記第１および前記第２のＦＥＴスイッチを構成するＦＥＴの段数よりも多くしたことを特徴とする。
【００１８】
請求項３にかかる発明は、請求項１または２に記載の半導体スイッチ回路において、前記外部アンテナ端子を外部で回路接地状態とするための第８のＦＥＴスイッチを設け、前記外部アンテナ端子が未使用状態にあるときにあるとき、前記第８のＦＥＴスイッチを導通状態とすることを特徴とする。
【００１９】
請求項４にかかる発明は、請求項１乃至３のいずれか１に記載の半導体スイッチ回路において、前記内部受信アンテナ端子を外部で回路終端状態とするための第９のＦＥＴスイッチを設け、前記内部受信アンテナ端子が前記第１の受信端子および第２の受信端子のいずれとも非導通状態にあるとき、前記第９のＦＥＴスイッチを導通状態とすることを特徴とする。
【発明の効果】
【００２０】
このように構成することにより、通過経路を形成するＦＥＴスイッチは１個のみとなるので、伝送損失を低減することができる。また、耐電力性が要求されるＦＥＴスイッチ部分を少なくできる、つまりＦＥＴスイッチの段数を少なくすることができるので、小型化、低コスト化の利点がある。さらに、内部受信アンテナ端子もしくは外部アンテナ端子が未使用状態のときは、それらが短絡もしくは終端化されるので、回路特性を安定化させることができる。
【発明を実施するための最良の形態】
【００２１】
本発明の実施例について図１、図２を用いて説明する。図１は本発明の実施例の半導体スイッチ回路を示し、内部受信アンテナ端子２１、第２の受信端子２３、内部送受信アンテナ端子２４、第１の受信端子２５、外部アンテナ端子２７、および送受信端子２８を有する。
【００２２】
また、内部受信アンテナ端子２１と第１の受信端子２５との間の導通／非導通を切り替える第１のＦＥＴスイッチ１、内部受信アンテナ端子２１と第２の受信端子２３との間の導通／非導通を切り替える第２のＦＥＴスイッチ２、第１の受信端子２５と外部アンテナ端子２７との間の導通／非導通を切り替える第３のＦＥＴスイッチ３、第２の受信端子２３と外部アンテナ端子２７との間の導通／非導通を切り替える第４のＦＥＴスイッチ４、内部送受信アンテナ端子２４と第２の受信端子２３との間の導通／非導通を切り替える第５のＦＥＴスイッチ５、外部アンテナ端子２７と送受信端子２８との間の導通／非導通を切り替える第６のＦＥＴスイッチ６、内部送受信アンテナ端子２４と送受信端子２８との間の導通／非導通を切り替える第７のＦＥＴスイッチ７とを備える。
【００２３】
複数のＦＥＴスイッチ１〜７はガリウム砒素からなり、ガリウム砒素半導体チップ上に集積回路化され、また、それらＦＥＴスイッチ１〜７を外部からの制御信号Ａ１〜Ａ３に応じて導通／非導通に制御する信号を出力するデコーダ５１も、同一のガリウム砒素半導体チップ上に集積化されている。６１はＩＣパッケージである。
【００２４】
そして、内部受信アンテナ端子２１はキャパシタ３１を介して内部受信アンテナ４１と接続され、第２の受信端子２３はキャパシタ３３を介して第２の受信回路４２と接続され、内部送受信アンテナ端子２４はキャパシタ３４を介して内部送受信アンテナ４３と接続され、第１の受信端子２５はキャパシタ３５を介して第１の受信回路４４と接続され、外部アンテナ端子２７はキャパシタ３７を介して外部アンテナ４５と接続され、送受信端子２８はキャパシタ３８を介して送受信回路４６と接続される。
【００２５】
次に、図２の論理に従って図１の実施例に示す本発明の動作について説明する。まず「通過経路」の番号は図１の端子番号を指し、例えば「２７−２８」は外部アンテナ端子２７と送受信端子２８の通過経路であることを意味する。また「制御出力信号」欄に示された数字はデコーダ５１の出力信号であり、ＦＥＴスイッチ１〜７と対応し、「Ｈ」は出力論理値がＨｉｇｈ（高電圧レベル）で当該ＦＥＴスイッチが導通となり、「Ｌ」は出力論理値がＬｏｗ（低電圧レベル）で当該ＦＥＴスイッチが非導通となることを意味する。なお、上記の通過経路「２７−２８」のときは、ＦＥＴスイッチ６の他に、ＦＥＴスイッチ５も導通し、通過経路「２７−２８」に影響を及ぼさない通過経路「２３−２４」も形成されているが、これはデコーダ５１の都合上（ＦＥＴスイッチを導通させる信号を出力するとき消費電力が少なくて済む）であり、動作には関係ない。
【００２６】
例えば、上記した「２７−２８」を通過経路とする場合、デコーダ５１へ入力する制御入力信号Ａ１を「Ｌ」、制御入力信号Ａ２を「Ｌ」、制御入力信号Ａ３を「Ｌ」に設定する。このとき、ＦＥＴスイッチ１，２，３，４，７は非導通状態、ＦＥＴスイッチ５，６は導通状態となる。他の７つの通過経路「２１−２５」、「２１−２３」、「２３−２４」、「２４−２８」、「２５−２７」、「２３−２７」についても制御入力信号Ａ１，Ａ２，Ａ３により同様に動作し、各通過経路における導通／非導通はそれぞれ１つのＦＥＴスイッチによって実現され、各通過経路において低損失を実現できる。
【００２７】
次に、比較的大きな電力を送信する送信時の動作について説明する。本実施例における送信経路は２つあり、１つは送受信端子２８と内部送受信アンテナ端子２４の通過経路「２４−２８」の場合、もう１つは送受信端子２８と外部アンテナ端子２７の通過経路「２７−２８」の場合である。通過経路「２４−２８」のとき、ＦＥＴスイッチ７が導通状態となりＦＥＴスイッチ５，６は非導通状態となる。同様に通過経路「２７−２８」のとき、ＦＥＴスイッチ６が導通状態となりＦＥＴスイッチ３，４，７は非導通状態となる。
【００２８】
すなわち、送信時に非導通状態となるＦＥＴスイッチ３〜７のドレイン・ゲート（もしくはソース）間には高い高周波電圧が印加されるため、耐電力性が小さいＦＥＴの場合は、通過電力特性向上のためにＦＥＴスイッチを構成するＦＥＴを多段にすることが必要である。しかし、ＦＥＴスイッチ１，２はドレイン・ゲート（もしくはソース）間に高い高周波電圧が印加されることがないため、耐電力性が小さいＦＥＴの場合でもＦＥＴの段数をＦＥＴスイッチ３〜７と比して低減できる。すなわち、比較的大きな電力を送信する送信時でも、特性劣化を招くことなく回路規模を小型に出来るため、コストの低減が可能となる。
【００２９】
別の実施例として図３を用いて説明する。図３は図１に示す構成に、その導通により外部アンテナ端子２７を外部接続端子２６およびキャパシタ３６を介して回路接地状態とするＦＥＴスイッチ８と、その導通により内部受信アンテナ端子２１を外部接続端子２２、キャパシタ３２および抵抗７１を介して回路終端状態とするＦＥＴスイッチ９とを追加した回路構成である。
【００３０】
以下、ＦＥＴスイッチ８，９の動作について説明する。図２の論理表において通過経路「２４−２８」のとき、通過経路「２４−２８」と「２１−２５」が同時のとき、通過経路「２１−２３」のとき、および通過経路「２３−２４」のときは、外部アンテナ４５は未使用である。これらの状態において、ＦＥＴスイッチ８を導通させることにより、外部アンテナ端子２７は外部接続端子２６およびキャパシタ１６を介して回路接地状態となる。このように、未使用状態である外部アンテナ端子２７を回路接地状態、すなわち低インピーダンスに保つことにより、外部アンテナ端子２７が図示していない外部回路による影響を受けにくくなり、通過経路の特性劣化を抑えることができる。
【００３１】
また、図２の論理表において通過経路「２７−２８」のとき、通過経路「２３−２７」のとき、通過経路「２４−２８」のとき、および通過経路「２５−２７」のときは、内部受信アンテナ４１は未使用状態である。これらの状態において、ＦＥＴスイッチ９を導通させることにより、内部受信アンテナ端子２１は外部接続端子２２、キャパシタ３２、抵抗７１を介して回路終端状態となる。このように、未使用状態である内部受信アンテナ４１を回路終端状態、すなわち無反射とすることにより、内部受信アンテナ端子２１が通過経路へ及ぼす影響を少なくすることができ、通過経路の特性劣化を抑えることができる。
【００３２】
なお、上述ガリウム砒素半導体上に形成させるデコーダ５１は、ＦＥＴスイッチを形成するガリウム砒素半導体と同一基板上、別基板上のどちらに形成してもよく、また、シリコンＭＯＳ基板上に形成してもよい。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施例の半導体スイッチ回路の回路図である。
【図２】図１に示された半導体スイッチ回路の切替論理を示す図である。
【図３】本発明の別の実施例の半導体スイッチ回路の回路図である。
【図４】従来の半導体スイッチ回路の回路図である。
【図５】図４に示された半導体スイッチ回路の切替論理を示す図である。
【符号の説明】
【００３４】
１〜７，１１〜１８：ＦＥＴスイッチ
【図１】
2006020100.tif 000003
【図２】
2006020100.tif 000004
【図３】
2006020100.tif 000005
【図４】
2006020100.tif 000006
【図５】
2006020100.tif 000007