(57)【要約】【課題】漏れ電流が少なく、光感度の改善された、イメージセンサ等の光検出器を提供する。【解決手段】半導体集積回路構造１００は、半導体基板３２０と一体的な光電素子１０８と、光電素子１０８の上に配置されたカバー誘電体層４１０と、カバー誘電体層４１０の上に配置されたレンズ形成誘電体層１１０ａとを含む。カバー誘電体層４１０とレンズ形成誘電体層１１０ａを光が透過可能である。レンズ形成誘電体層１１０ａは埋め込まれた凸状マイクロレンズ６４０を形成する。マイクロレンズ６４０は光電素子１０８上に光を導く。【選択図】図６
2006140475.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と一体的な光電素子であって、前記半導体基板がシリコンである、光電素子と、
前記光電素子の上に配置された第１の誘電体層であって、光が該第１の誘電体層を透過可能であり、ケイ化物ブロック材料から作製された、第１の誘電体層と、
前記第１の誘電体層の上に配置された第２の誘電体層であって、光が該第２の誘電体層を透過可能であり、あらかじめ選択された光周波数における前記第１の誘電体層の屈折率が、前記半導体基板の屈折率と前記第２の誘電体層の屈折率との積の平方根の２５パーセント以内にあり、前記第１の誘電体層の厚さが、前記第１の誘電体層内の前記あらかじめ選択された周波数における光の４分の１波長の長さの２５パーセント以内である、第２の誘電体層と、
を備えている、半導体集積回路構造。
【請求項２】
前記第１の誘電体層が、化学式ＳｉXＯYＮZを有するシリコンオキシナイトライドであり、ここで、Ｓｉ、Ｏ、およびＮがそれぞれシリコン、酸素、および窒素の化学記号であり、Ｘ、Ｙ、およびＺがそれぞれシリコン、酸素、および窒素の部分原子組成である、請求項１に記載の、半導体集積回路構造。
【請求項３】
前記半導体基板と一体的な第２の光電素子と、
前記第２の光電素子の上に配置されたカバー誘電体層であって、光が透過可能な、カバー誘電体層と、
前記カバー誘電体層の上に配置されたレンズ形成誘電体層であって、該レンズ形成誘電体層と前記第１の誘電体層が、同じ層であるが異なる厚さと異なる外形のものであり、前記レンズ形成誘電体層が、埋め込み凸状マイクロレンズを形成し、光が前記レンズ形成誘電体層を透過可能であり、前記マイクロレンズが前記第２の光電素子の上に光を導く、レンズ形成誘電体層と、
をさらに備えている、請求項１に記載の、半導体集積回路構造。
【請求項４】
半導体集積回路構造を製造する方法であって、
シリコンである半導体基板と一体的な光電素子を作製する段階と、
前記光電素子の上に、光が透過可能でありかつケイ化物ブロック材料から作製された第１の誘電体層を配置する段階と、
前記第１の誘電体層の上に、光が透過可能である第２の誘電体層を配置する段階であって、あらかじめ選択された光周波数に対する前記第１の誘電体層の屈折率が、前記半導体基板の屈折率と前記第２の誘電体層の屈折率との積の平方根の２５パーセント以内であり、前記第１の誘電体層の厚さが、前記第１の誘電体層内の前記あらかじめ選択された周波数における光の４分の１波長の長さの２５パーセント以内である、段階と、
を含む、方法。
【請求項５】
前記第１の誘電体層が、化学式ＳｉXＯYＮZを有するシリコンオキシナイトライドであり、ここでＳｉ、Ｏ、およびＮはそれぞれシリコン、酸素、および窒素の化学記号であり、Ｘ、Ｙ、およびＺがそれぞれシリコン、酸素、および窒素の部分原子組成である、請求項４に記載の方法。
【請求項６】
前記半導体基板と一体的な第２の光電素子を作製する段階と、
前記第２の光電素子の上に、光が透過可能なカバー誘電体層を配置する段階と、
前記カバー誘電体層の上にレンズ形成誘電体層を配置する段階であって、前記レンズ形成誘電体層と前記第１の誘電体層とは、同じ層であるが異なる厚さと異なる形状のものであり、前記レンズ形成誘電体層が埋め込み凸状マイクロレンズを形成し、光が前記レンズ形成誘電体層を透過可能であり、前記マイクロレンズが前記第２の光電素子に光を導く、段階と、
をさらに含む、請求項４に記載の方法
【請求項７】
前記カバー誘電体層の上にレンズ形成誘電体層を配置する段階が、
前記カバー誘電体層の上にフォトレジスト層を塗布する段階と、
前記フォトレジストをあらかじめ選択されたパターンで露光する段階と、
前記フォトレジストを現像して、前記あらかじめ選択されたパターンと一致する前記フォトレジストを除去する段階と、
残りの前記フォトレジストをリフローする段階と、
前記レンズ形成誘電体層と前記フォトレジストとの間の選択性が低いエッチングによって、前記レンズ形成誘電体層と前記残りのフォトレジストとをエッチングする段階と、
を含む、請求項６に記載の方法。
【請求項８】
半導体基板と一体的な光電素子と、
前記光電素子の上に配置されたカバー誘電体層であって、光が透過可能な、カバー誘電体層と、
前記カバー誘電体層の上に配置されたレンズ形成誘電体層であって、前記レンズ形成誘電体層は埋め込み凸状マイクロレンズを形成し、光が前記レンズ形成誘電体層を透過可能であり、前記マイクロレンズが前記光電素子上に光を導く、レンズ形成誘電体層と、
を備えている、半導体集積回路構造。
【請求項９】
半導体集積回路構造を作製する方法であって、
半導体基板と一体的な光電素子を作製する段階と、
前記光電素子の上に、光が透過可能なカバー誘電体層を配置する段階と、
前記カバー誘電体層の上に、光が透過可能であり、前記光電素子上に光を導く埋め込み凸状マイクロレンズを形成するレンズ形成誘電体層を配置する段階と、
を含む、方法。
【請求項１０】
前記カバー誘電体層が、フィールド酸化物である、請求項９に記載の方法。
【請求項１１】
前記レンズ形成誘電体層が、化学式ＳｉXＯYＮZを有するシリコンオキシナイトライドであり、ここで、Ｓｉ、Ｏ、およびＮはそれぞれシリコン、酸素、および窒素の化学記号であり、Ｘ、Ｙ、およびＺはそれぞれシリコン、酸素、および窒素の部分原子組成である、請求項９に記載の方法。
【請求項１２】
前記カバー誘電体層の上にレンズ形成誘電体層を配置する段階が、
前記カバー誘電体層の上にフォトレジスト層を塗布する段階と、
あらかじめ選択されたパターンで前記フォトレジストを露光する段階と、
前記フォトレジストを現像して、前記あらかじめ選択されたパターンと一致する前記フォトレジストを除去する段階と、
残りの前記フォトレジストをリフローする段階と、
前記レンズ形成誘電体層と前記フォトレジストとの間の選択性が低いエッチングによって、前記レンズ形成誘電体層と前記残りのフォトレジストとをエッチングする段階と、
を含む、請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、半導体集積回路に関し、特に、光検出器に関する。
【背景技術】
【０００２】
最新の電子式スキャナやディジタルカメラ、他の製品の出現によって、そのような又は他の最新の電子システムにおいて光電素子がますます一般的になってきている。光信号の検出には、多くの場合、半導体ｐｎ接合ダイオードが使用される。光検出器として使用するとき、ｐｎ接合は一般に逆バイアスがかけられる。したがって、ｐｎ接合に当たる光によって空乏領域内に正孔−電子対が生じ、この正孔−電子対は空乏領域から反対方向に追い出される。用途により、電子−正孔対の移動により生じる電流または空乏領域の崩壊による接合部電位の変化が、入射光強度を示す信号として検出される。
光検出器として使用するように設計されたｐｎ接合ダイオードは、フォトダイオードと呼ばれることが多い。フォトダイオードとフォトダイオードアレイが低レベルの光を検出し特に解像する能力は、様々な物理的メカニズムによって制限される。そのようなメカニズムの中で特に重要なのは、ノイズ、表面反射率、漏れ電流、およびクロストークである。ノイズは、光信号強度のランダムな変化、熱的メカニズム、その他の原因によることがある。半導体表面の下の接合の深さや空乏領域の幅などのフォトダイオードの他の特性も、入射光に対するフォトダイオードの感度に影響を及ぼす。
【０００３】
フォトダイオードの漏れ電流は、多くの場合、素子の暗電流と呼ばれる。暗電流とは、何も光がない状態でのバイアスされたダイオードの電流のことである。漏れ電流は、素子を横切る漏れ電流経路を提供するのに十分に密な中間ギャップ状態を発生させる半導体内の表面欠陥とバルク欠陥によって生じることがある。そのような欠陥は、（シリコンウェーハ／エピタキシャル層の製造中に生成されて）元々ある可能性もあり、典型的な集積回路製造プロセスに使用される後処理段階で生成される可能性もある。そのような１つの処理段階は、ポリシリコンとシリコンの表面上のケイ化物層の形成である。ケイ化物は、シリコンと金属の二成分化合物である。ケイ化物は、最初にポリシリコンまたはシリコン上に金属を付着させ、次に高温アニールプロセスで金属をポリシリコンまたはシリコンと反応させることにより形成することができる。一般に、この反応には、（反応前と反応後の）金属とシリコンの体積の大きな変化が伴う。これにより、残りのシリコン上には、通常、シリコン内に様々な欠陥ができることによって順応される大きな応力が生じる。その結果、イメージセンサの性能を高めるには、フォトダイオード領域内のケイ化物の形成を阻止しなければならない。これは、一般に、金属とシリコン間の化学反応を防ぐケイ化物ブロック層をシリコンまたはポリシリコンの上に使用することによって行われる。ケイ化物ブロック層を含むもう１つの重要な理由は、ケイ化チタンが、光吸収性であり、処理の一部としてチタンが光電素子上に付着された場合に光電素子の集光に大きな影響を及ぼすことである。一般にミックスド・シグナルＣＭＯＳプロセスとＣＭＯＳイメージセンサプロセスは、ケイ化物ブロック層として二酸化ケイ素または窒化ケイ素の層を使用する。
【０００４】
さらに、半導体の表面状態により、光信号の大部分が吸収されずに反射されることがあり、そのため低レベルの光に対するフォトダイオードの感度が下がる。予想される光レベルが低い用途では、光電素子がノイズと漏れ電流を低いレベルに維持しながら入射光をできるだけ多く収集できるようにすることが重要である。
【発明の開示】
【０００５】
代表的な実施形態において、半導体集積回路構造を開示する。半導体集積回路構造は、半導体基板と一体的な光電素子と、光電素子の上に配置された第１の誘電体層と、第１の誘電体層の上に配置された第２の誘電体層とを含む。半導体基板はシリコンである。第１の誘電体層と第２の誘電体層を光が透過可能である。第１の誘電体層は、ケイ化物ブロック材料から作製される。あらかじめ選択された光周波数における第１の誘電体層の屈折率は、半導体基板の屈折率と第２の誘電体層の屈折率との積の平方根の２５パーセント以内であり、第１の誘電体層の厚さは、第１の誘電体層内のあらかじめ選択された周波数の光の４分の１波長の長さの２５パーセント以内である。
【０００６】
もう１つの代表的な実施形態において、半導体集積回路構造を作製する方法を開示する。この方法は、光電素子を作製する段階と、光電素子の上に第１の誘電体層を配置する段階と、第１の誘電体層の上に第２の誘電体層を配置する段階とを含む。半導体基板はシリコンである。第１の誘電体層と第２の誘電体層を光が透過可能である。第１の誘電体層は、ケイ化物ブロック材料から作製される。あらかじめ選択された光周波数における第１の誘電体層の屈折率は、半導体基板の屈折率と第２の誘電体層の屈折率との積の平方根の２５パーセント以内であり、第１の誘電体層の厚さは、第１の誘電体層内のあらかじめ選択された周波数の光の４分の１波長の長さの２５パーセント以内である。
【０００７】
さらにもう１つの代表的な実施形態において、半導体集積回路構造が開示される。半導体集積回路構造は、半導体基板と一体的な光電素子と、光電素子の上に配置されたカバー誘電体層と、カバー誘電体層の上に配置されたレンズ形成誘電体層とを含む。カバー誘電体層とレンズ形成誘電体層を光が透過可能である。レンズ形成誘電体層は埋め込まれた凸状マイクロレンズを形成する。マイクロレンズは光電素子上に光を導く。
【０００８】
さらにもう１つの代表的な実施形態において、半導体集積回路構造を作製する方法を開示する。この方法は、半導体基板と一体的な光電素子を作製する段階と、光電素子の上にカバー誘電体層を配置する段階と、カバー誘電体層の上にレンズ形成誘電体層を配置する段階とを含む。カバー誘電体層とレンズ形成誘電体層を光が透過可能である。レンズ形成誘電体層は埋め込み凸状マイクロレンズを形成する。マイクロレンズは光電素子上に光を導く。
【０００９】
本明細書に示した代表的な実施形態の他の態様および利点は、添付図面と関連して行われる以下の詳細な説明から明らかになる。
【発明を実施するための最良の形態】
【００１０】
添付図面は、図による表現を提示し様々な代表的な実施形態をより詳しく示すために使用され、当業者はこれらの図面を使用して様々な代表的な実施形態とその固有の利点をよりよく理解することができる。これらの図面において、同じ参照番号は対応する要素を示す。
【００１１】
例示のために図面に示したように、本明細書において、半導体集積回路構造内の光電素子の光感度を高めるための新規な技術を開示する。この技術は、入射光の透過成分を多くし、さらに回路内の所望のシリコンおよび／またはポリシリコン領域に対するケイ化物ブロック機能を提供するために、厚さと屈折率を調整した特別の層を利用する。回路の特定の選択領域において、この層または類似の層は、マイクロレンズとしても働くことができ、したがって光を所望のフォトダイオード領域に集束する。
【００１２】
これらの技術を使用することによって、ケイ化物ブロック層ならびにシリコンの上の反射防止被覆として、および／または、例えば、フィールド酸化物層とプリメタル誘電体層との間に埋め込まれたマイクロレンズとして働くことができる特別な層を使用することによって、ＣＭＯＳイメージセンサや他の光電素子の光感度を高めることができる。フィールド酸化物という用語は、集積回路の異なる領域を互いに電気的に絶縁するために使用される酸化物を示すために使用される。また、埋め込みマイクロレンズは、例えばフィールド酸化物の下に埋められたフォトダイオードを利用する光電素子の感度を高めるのに役立つ。そのようなマイクロレンズは、例えば、フォトダイオードのサイズに対する誘電体スタックの高さの縦横比がきわめて大きくなる可能性がある複数の相互接続層を使用するＣＭＯＳイメージセンサにおいて、隣り合った光電素子間の光学的クロストークを大幅に減少させることができる。
【００１３】
光電素子を作製するために使用される漏れの少ないＣＭＯＳイメージセンサプロセスや他のプロセスでは、シリコンの特定領域にケイ化物が形成されるのを防ぐために、本明細書においてケイ化物ブロック層と呼ぶケイ化物の形成を阻止する何らかのタイプの保護層が必要である。そのようなＣＭＯＳイメージセンサにおいて、ケイ化物ブロック層は、フォトダイオードのシリコン領域のほとんどならびに残りの画素領域内のトランジスタソース／ドレイン領域で所望の低漏れ性能を得るために使用される。本明細書に開示する代表的な実施形態は、光検出領域の光感度を高めるために革新的なプロセス統合シーケンスを使用する。そのような高い光感度と低漏れ性能が、より高い信号雑音比を生成する。
【００１４】
代表的なセンサ画素は、画素アーキテクチャによって１つのフォトダイオードと３つまたは４つ１組のトランジスタを含む。フォトダイオードのｐｎ接合は、シリコン表面（ｎ＋／ｐ基板またはｐ＋／ｎ基板）の近くにあってもよく、フィールド酸化物（ｎウェル／ｐ基板）の下に埋め込まれていてもよい。代表的な実施形態において、そのような画素の感度を高めるための技術が開示される。
【００１５】
代表的な実施形態において、シリコンリッチなオキシナイトライドＳｉXＯYＮZは、ケイ化物ブロック層として、またシリコンの上の反射防止被覆として使用される。Ｓｉは、化合物のシリコン成分を表わし、Ｏは、酸素成分を表わし、Ｎは窒素成分を表わす。一般に、屈折率は、シリコン、酸素、および窒素の相対的部分原子組成Ｘ、Ｙ、およびＺをそれぞれ変化させることによって１．７０〜１．８５の間で調整可能である。一般に、Ｘ、Ｙ、およびＺの合計が１の場合、Ｘ、Ｙ、およびＺはそれぞれ０．０１以上０．９８以下である。
【００１６】
適切なエッチングにより、このシリコンリッチなオキシナイトライド層を使用して、フィールド酸化物とプリメタル誘電体との間に埋め込まれたマイクロレンズを形成することができる。ケイ化物ブロック層がケイ化物形成の阻止と反射防止被覆の両方の機能を実行するように、ケイ化物ブロック層（シリコンリッチなオキシナイトライド）の屈折率と厚さを調整することができる。最大感度改善が必要な所望の波長に応じて、シリコンリッチなオキシナイトライド薄膜の厚さと薄膜の屈折率を調整して入射光の反射を抑えることができる。シリコンリッチなオキシナイトライドの屈折率は、プラズマ強化化学蒸着の際に適切な比率の反応ガスを使用することによって調整することができる。他の技術の中でも特に、プラズマ強化化学蒸着の持続時間を調整することによってシリコンリッチなオキシナイトライドの厚さを調整することができる。
【００１７】
また、ケイ化物ブロック層は、例えばプリメタル誘電体酸化層（pre-metal dielectric oxide layer）とシリコン上のフィールド酸化物層との間に埋め込まれるマイクロレンズの形成に使用することもできる。代表的な実施形態において、シリコンリッチなオキシナイトライド層は、ソース／ドレインのアニール後でケイ化物モジュールに入る前にウェーハの上に付着される。第１のマスクが、フィールド酸化物の上に埋込みマイクロレンズを画定する。レジストは、設計されたマイクロレンズ形状を得るようにリフローされる。レジストとシリコンリッチなオキシナイトライド層との間の選択性がきわめて低い後続のエッチングによって、レジストの形状がシリコンリッチなオキシナイトライド薄膜に移される。次に、第２のマスクが、ケイ化物ブロックを必要としない領域を画定するために使用される。もう１つの代表的な実施形態において、オキシナイトライド薄膜のエッチング後、オキシナイトライド層が、残りのシリコン領域上の反射防止被覆として働きまた指定されたフィールド酸化物領域内にマイクロレンズを形成できるように、厚さと屈折率が調整された厚いオキシナイトライド層が付着される。
【００１８】
以下の詳細な説明と図面のいくつかの図において、類似の要素は類似の参照番号によって示される。
【００１９】
図１は、様々な代表的な実施形態に示されているように、半導体集積回路構造１００の様々な面における垂直入射光の入射成分、反射成分、透過成分の図である。図１において、半導体集積回路構造１００は、断面で示されており、上に第１の誘電体層１１０が形成された半導体１０５を含む。第１の誘電体層１１０は、厚さ１６５を有する。第１の誘電体層１１０の上には、第２の誘電体層１１５が形成されている。半導体１０５と第１の誘電体層１１０は、第１の界面１２０で接触している。第１の誘電体層１１０と第２の誘電体層１１５は、第２の界面１２５で接触している。また、図１には、第２の界面１２５における第１の入射光波１３０、第１の透過光波１３５、および第１の反射光波１４０と、第１の界面１２０における第２の入射光波１５０、第２の透過光波１５５、および第２の反射光波１６０の一般的な事例を表す一組の矢印が示されている。
【００２０】
代表的な実施形態において、半導体１０５は、シリコンであり、この代表的な実施形態では本明細書においてシリコン層１０５とも呼ばれ、第１の誘電体層１１０は、一般に、シリコン、酸素、および窒素の相対原子百分率を変化させることによって１．７０〜１．８５の範囲で調整可能な屈折率を有するシリコンリッチなオキシナイトライドである。この代表的な実施形態では、第１の誘電体層１１０は、本明細書において反射防止／ケイ化物ブロック層１１０とも呼ばれ、代表的な実施形態において、第２の誘電体層１１５は二酸化ケイ素であり、この代表的な実施形態では、本明細書において酸化物層１１５とも呼ばれる。また、第２の誘電体層１１５は、ＳｉUＯVＨWでよく、ここで、Ｈは、化合物の水素成分を表わし、Ｕ、Ｖ、およびＷはそれぞれシリコン、酸素、および水素の相対部分原子組成である。また、半導体１０５は、第１と第２の半導体層１０６、１０７を含み、ここで第１と第２の半導体層１０６、１０７は、異なる特性の多数キャリアを有する。第１の半導体層１０６は、第１の界面１２０で第１の誘電体層１１０と接触している。第１の半導体層１０６は、第２の半導体層１０７の上にある。第１と第２の半導体層１０６、１０７の間の境界にｐｎダイオード１０８が形成される。照明に敏感なとき、ｐｎダイオード１０８は、フォトダイオード１０８とも呼ばれる光電素子１０８になる。様々な構造を使用することにより、例えばフォトトランジスタや光電抵抗器などの他の光電素子１０８を構成することもできる。代表的な実施形態において、第２の半導体層１０７はシリコン基板自体でよく、またｐ形でもｎ型でもよい。代替として、第２の半導体層１０７は、シリコン基板の上のエピタキシャル層でもよく、あるいはシリコン基板内に拡散されてもよい。第１の半導体層１０６は、基板の上に成長されたエピタキシャル層でもよく、基板の上のエピタキシャル層に拡散されてもよく、あるいは他の適切な方法によって作製されてもよい。第１と第２の半導体層１０６、１０７を作製する他の方法も可能である。これと関係なく、第２の半導体層１０７の多数キャリアは、第１の半導体層１０６の多数キャリアと反対の極性を有する。
【００２１】
所定の周波数の入射光に関して、以下の２つの条件を満たす場合に、あらかじめ選択された周波数に関して第２の界面１２５で第１の反射光波１４０を打ち消すことができることが実証された。
【００２２】
（１）第１の誘電体層１１０の屈折率の二乗が、半導体１０５の屈折率と第２の誘電体層１１５の屈折率を掛けたものと等しい。すなわち次の式の通りである。
【００２３】
（ｎ1）2＝（ｎ0×ｎ2）      式１
【００２４】
ここで、ｎ0は半導体１０５の屈折率であり、ｎ1は第１の誘電体層１１０の屈折率であり、ｎ2は第２の誘電体層１１５の屈折率である。この式の導出については、参照により本明細書に組み込まれた、Ｊｏｈｎ  Ｄａｖｉｄ  Ｊａｃｋｓｏｎによる「Ｏｐｔｉｃｓ」（Ａｄｄｉｓｏｎ−Ｗｅｓｌｅｙ  Ｌｏｎｇｍａｎ，  Ｉｎｃ．：  Ｒｅａｄｉｎｇ，  Ｍａｓｓａｃｈｕｓｅｔｔｓ，  ｐ．４２０  （１９９８））を参照されたい。
【００２５】
（２）第１の誘電体層１１０の厚さが、第１の誘電体層１１０内の４分の１波長と等しい。すなわち次の式の通りである。
【００２６】
ｄ＝λ1／４      式２
【００２７】
ここでλ1は、第１の誘電体層１１０内のあらかじめ選択された周波数の光の波長である。第１の誘電体層１１０内のあらかじめ選択された周波数の光の波長は、真空中の光の波長を第１の誘電体層１１０の屈折率で割ったものと等しいので、式２を次のように書き換えることができる。
【００２８】
ｄ＝λv／（４＊ｎ1）      式３
【００２９】
ここで、λvは、真空中のあらかじめ選択された周波数の光の波長である。
【００３０】
所定の光周波数における第１の誘電体層１１０の屈折率が、半導体基板１０５すなわち半導体１０５の屈折率と第２の誘電体層１１５の屈折率との積の平方根の２５パーセント以内であり、かつ第１の誘電体層１１０の厚さ１６５が、第１の誘電体層１１０内のあらかじめ選択された周波数の光の４分の１波長の長さの２５パーセント以内である場合に、第１の反射光波１４０を実質的に減少させることができる。
【００３１】
図２は、様々な代表的な実施形態に示されるような光電性半導体集積回路構造１００を作製する方法２００のフローチャートである。図２のブロック２１０において、半導体１０５内に光電素子を作製する。この光電素子１０８は、例えば、シリコンなどの半導体内に作製されたｐｎ接合ダイオード１０８や他の適切な光電素子１０８でよい。ｐｎ接合は、例えば、ｐ形基板中にｎ＋層を拡散することによって、あるいは当業者に周知のいくつかの技術のいずれかによって作製することができる。次に、ブロック２１０は、ブロック２２０に制御を移す。
【００３２】
ブロック２２０で、半導体１０５の上に第１の誘電体層１１０を作製する。第１の誘電体層１１０は、例えば、シリコンリッチなオキシナイトライド層などである。第１の誘電体層１１０は、化学蒸着法によって、あるいは当業者に周知のいくつかの他の技術のいずれかによって作製することができる。次に、ブロック２２０はブロック２３０に制御を移す。
【００３３】
ブロック２３０で、ウェーハ上の第１の誘電体層１１０を必要としない領域から第１の誘電体層１１０を除去する。この除去は、ウェーハにフォトレジストを塗布する段階と、必要なパターンによりフォトレジストに露光する段階と、露光したフォトレジストを現像して、露光されていないフォトレジストを除去する（あるいは、逆に、露光したフォトレジストを除去する）段階と、フォトレジストの露光領域内の第１の誘電体層１１０をエッチングする段階と、最後に残りのフォトレジストを除去する段階とを含むことができる。ブロック２３０は、次にブロック２４０に制御を移す。
【００３４】
ブロック２４０で、第１の誘電体層１１０の上に第２の誘電体層１１５を作製する。第２の誘電体層１１５は、例えば酸化物層などである。第２の誘電体層１１５は、熱酸化、化学蒸着、あるいは当業者に周知のいくつかの他の技術のいずれかによって作製することができる。次にブロック２４０はプロセスを終了する。
【００３５】
得られる集積回路構造の意図された最終的な構成により、上述の方法の様々な段階が含まれる場合もあり含まれない場合もある。
【００３６】
図３は、様々な代表的な実施形態に示されるような半導体集積回路構造１００中のｐｎ接合フォトダイオード１０８の断面図である。図３は、図３の表現ではｎ＋の拡散領域３４０と共に図３の表現ではｎ形であり、本明細書において拡散ウェル３３０とも呼ばれるウェル３３０を有する、図３の表現ではｐ形の半導体基板３２０を示す。ｐ／ｎ接合３６０にｐｎダイオード１０８が作製される。図３のｐｎ接合３６０に入射する光３７０が示されている。この場合も、意図された目的により、ダイオード１０８は、フォトダイオード１０８と呼ばれることもある。
【００３７】
図４は、様々な代表的な実施形態に示されるような半導体集積回路構造１００の断面図である。図４において、ｐ形半導体基板３２０内にｎ形ウェル３３０が作製されている。例えばシリコンの一部分をエッチングすることによって、シリコン上面４２０からシリコンの一部分が凹まされる。次に、その領域に、本明細書ではフィールド酸化物４１０とカバー誘電体層４１０とも呼ぶ酸化物４１０が成長させられる。凹んだシリコン領域の大きさは、フィールド酸化物４１０の成長後に、フィールド酸化物４１０とシリコン上面４２０の間の段によって作製される表面形状が最小になり、得られる表面がシリコン上面４２０とほとんど平坦になるようなものである。
【００３８】
フィールド酸化物４１０の上にレンズ形成誘電体層１１０ａを作製する。このレンズ形成誘電体層１１０ａは、一般に、ｎウェル３３０の非酸化部分の領域と、集積回路設計者によって指定されたような半導体ウェーハの残りの回路の他の部分とをカバーすることができる反射防止／ケイ化物ブロック層１１０と同じ層および材料である。レンズ形成誘電体層１１０ａは、フィールド酸化物の上面４３０、ｎウェル３３０の残りの部分の上面、および半導体ウェーハの残りの部分の上面の表面形状に従うように共形的である。詳細には、レンズ形成誘電体層１１０ａの幾何学形状は、フィールド酸化物の上面４３０の形に従う。次に、フォトレジスト層が半導体ウェーハ上に塗布され、露光され、現像される。図４に、フォトレジスト４４０の最終的な現像された幾何学形状の代表的な例を示し、これは、本明細書においてパターン化フォトレジスト層４４０とも呼ばれる。
【００３９】
図５は、様々な代表的な実施形態に示したような半導体集積回路構造１００のもう１つの断面図である。図５は、例えば熱を加えてリフローした後のフォトレジスト４４０を示す。ここで、フォトレジスト４４０の幾何学形状は、フィールド酸化物上面４３０の湾曲部の縁の近くまで延在する湾曲した凸状の縁を形成している。
【００４０】
図６は、様々な代表的な実施形態に示したような半導体集積回路構造１００のもう１つの断面図である。フォトレジスト４４０とレンズ形成誘電体層１１０ａとの間の選択性がきわめて低いエッチングが、図５に示した構造に適用され、これにより、リフローされたフォトレジスト４４０の形状がレンズ形成誘電体層１１０ａの新しい形状に移され、それにより図６に示したように、フィールド酸化物４１０の上に、レンズ形成誘電体層１１０ａから埋め込み凸状マイクロレンズ６４０が形成される。次に、別のフォトレジストマスクを使用して、第１の誘電体層１１０を必要としない集積回路の領域を画定することができ、またレンズ形成誘電体層１１０ａと集積回路の他の領域の上にさらに別の酸化物層６５０を作製することができる。
【００４１】
もう１つの代表的な実施形態において、上の式１〜式３によって指定されたような残りのシリコン領域上の反射防止被覆として働くように、反射防止／ケイ化物ブロック層１１０の屈折率と、半導体１０５の上に残っているマイクロレンズ６４０の領域以外の領域の反射防止／不活性化層１１０の厚さとを調整することができる。マイクロレンズ６４０を構成する材料が反射防止／ケイ化物ブロック層１１０を構成する材料と同じなので、両方の領域で屈折率は同じである。
【００４２】
図７は、様々な代表的な実施形態に示したような光電性の半導体集積回路構造１００を作製するもう１つの方法７００のフローチャートである。図７のブロック７１０で、半導体１０５内に光電素子１０８が作製される。この光電素子１０８は、例えばシリコンなどの半導体内に作製されるｐｎ接合ダイオードや他の適切な光電素子でよい。ｐｎ接合は、例えばｐ形基板内にｎ形層を拡散させるか、当業者に周知の他のいくつかの技術のいずれかによって作製することができる。次に、ブロック７１０は、ブロック７２０に制御を移す。
【００４３】
ブロック７２０で、ウェーハの特定の領域にカバー誘電体層４１０が作製される。使用する方法により、そのような作製は、ウェーハにフォトレジストを塗布する段階と、必要なパターンでフォトレジストを露光する段階と、露光したフォトレジストを現像して、露光されていないフォトレジストを除去する（または、逆に露光したフォトレジストを除去する）段階と、フォトレジスト露光領域内の半導体１０５をエッチングする段階と、残りのフォトレジストを除去する段階と、エッチング領域内にカバー誘電体層（フィールド酸化物）４１０を作製する段階とを含むことができる。次に、ブロック７２０はブロック７３０に制御を移す。
【００４４】
ブロック７３０で、第１の誘電体層１１０が、半導体１０５の上に作製される。第１の誘電体層１１０は、例えばシリコンリッチなオキシナイトライド層などである。第１の誘電体層１１０は、化学蒸着法によって、あるいは当業者に周知の他のいくつかの技術のいずれかによって作製することができる。次にブロック７３０はブロック７４０に制御を移す。
【００４５】
ブロック７４０で、ウェーハの上のマイクロレンズ６４０を作製するように意図された領域内にパターン化フォトレジスト層４４０が作製される。代表的な例において、そのような領域はフィールド酸化物４１０領域である。使用される方法により、そのような作製は、ウェーハにフォトレジストを塗布する段階と、所望のパターンによりフォトレジストを露光する段階と、露光したフォトレジストを現像してあらかじめ選択されたパターンに従って露光していないフォトレジストを除去する（あるいは、逆に、露光したフォトレジストを除去する）段階とを含む。図８にそのようなサブ段階を示す。次に、ブロック７４０は、ブロック７５０に制御を移す。
【００４６】
ブロック７５０で、パターン化フォトレジスト層４４０の縁が凸状になるようにパターン化フォトレジスト層４４０がリフローされる。そのようなリフローは、ある期間にわたってウェーハに熱を加えることにより行うことができる。適切な温度と時間は、使用する特定のフォトレジストと必要な結果に依存する。次に、ブロック７５０は、ブロック７６０に制御を移す。
【００４７】
ブロック７６０で、ウェーハは、フォトレジスト４４０とレンズ形成誘電体層１１０ａとの間の選択性がきわめて低いエッチングによってエッチングされる。ほとんどのドライエッチングプロセスは、化学的（実際の反応）要素と物理的要素（高エネルギーイオン衝撃によるスパッタリング）を有する。したがって、物理的要素はあまり選択的ではないが、化学的要素は選択的である。エッチングの物理的要素を化学的要素よりも多くすることによって、所定のエッチングの選択性を低くすることができ、すなわち、それにより、レジスト材料と対象となる薄膜（この場合は、ＳｉXＯYＮZ）の両方がほぼ同じレートでエッチングされる。一般に、これは、反応ガス混合物中の衝撃ガス（ほとんどの場合はアルゴン）の比率を高めることによって達成される。このエッチングによって、リフローされたフォトレジスト４４０の形状が、パターン化フォトレジスト４４０の下のレンズ形成誘電体層１１０ａの新しい形状に移され、図６に示したようにフィールド酸化物４１０の上にレンズ形成誘電体層１１０ａからマイクロレンズ６４０が形成される。次にブロック７６０は、ブロック７７０に制御を移す。
【００４８】
ブロック７７０で、ウェーハ上の残りのフォトレジストが除去される。ブロック７７０は、次にブロック７８０に制御を移す。
【００４９】
ブロック７８０で、第１の誘電体層１１０を必要としないウェーハの領域から第１の誘電体層１１０を除去する。この除去は、ウェーハにフォトレジストを塗布する段階と、所望のパターンによりフォトレジストを露光する段階と、露光したフォトレジストを現像して、露光されていないフォトレジストを除去する（あるいは、逆に露光したフォトレジストを除去する）段階と、フォトレジスト露光領域内の第１の誘電体層１１０をエッチングする段階と、最後に残りのフォトレジストを除去する段階とを含むことができる。ブロック７８０は、次にブロック７９０に制御を移す。
【００５０】
ブロック７９０で、第１の誘電体層１１０の上に第２の誘電体層１１５を作製する。第２の誘電体層１１５は、例えば、酸化物層などでよい。第２の誘電体層１１５は、化学蒸着法によって、あるいは当業者に周知の他のいくつかの技術のいずれかによって作製することができる。次に、ブロック７９０はプロセスを終了する。
【００５１】
図８は、図７のフローチャートのサブ段階８００のフローチャートである。詳細には、図８は、図７のブロック７４０のサブプロセス段階を示す。実際には、図７のブロック７３０は、図８のブロック８１０に制御を移す。カバー誘電体層４１０を作製（配置）した後、ブロック８１０で、フォトレジスト４４０をウェーハに塗布する。ブロック８１０は、次にブロック８２０に制御を移す。
【００５２】
ブロック８２０で、フォトレジスト４４０は、所望のマイクロレンズ６４０のパターンと一致するあらかじめ選択されたパターンに露光される。ブロック８２０は次にブロック８３０に制御を移す。
【００５３】
ブロック８３０で、フォトレジスト４４０が現像され、あらかじめ選択されたパターンに従ってフォトレジスト４４０が除去される。ブロック８３０は、次に図７のブロック７５０に制御を移す。
【００５４】
得られる集積回路構造の意図された最終的な構成により、図７と図８の前述の方法の様々な段階が含まれる場合もあり含まれない場合もある。
【００５５】
１つの代表的な実施形態において、半導体集積回路構造１００を開示する。半導体集積回路構造１００は、半導体基板３２０と一体的な光電素子１０８と、光電素子１０８上に配置された第１の誘電体層１１０と、第１の誘電体層１１０の上に配置された第２の誘電体層１１５とを含む。半導体基板３２０はシリコンである。光は第１の誘電体層１１０と第２の誘電体層１１５を透過可能である。第１の誘電体層１１０は、ケイ化物ブロック材料から作製されている。あらかじめ選択された光周波数における第１の誘電体層１１０の屈折率は、半導体基板３２０の屈折率と第２の誘電体層１１５の屈折率との積の平方根の２５パーセント以内であり、第１の誘電体層１１０の厚さ１６５は、第１の誘電体層１１０内のあらかじめ選択された周波数における光の４分の１波長の長さの２５パーセント以内である。
【００５６】
もう１つの代表的な実施形態において、半導体集積回路構造１００を作製する方法を開示する。方法は、光電素子１０８を作製する段階と、光電素子１０８の上に第１の誘電体層１１０を配置する段階と、第１の誘電体層１１０の上に第２の誘電体層１１５を配置する段階とを含む。半導体基板３２０はシリコンである。光は第１の誘電体層１１０と第２の誘電体層１１５を透過可能である。第１の誘電体層は、ケイ化物ブロック材料で作製されている。あらかじめ選択された光周波数における第１の誘電体層１１０の屈折率は、第２の誘電体層１１５の屈折率と半導体基板３２０の屈折率との積の平方根の２５パーセント以内であり、第１の誘電体層１１０の厚さ１６５は、第１の誘電体層１１０内のあらかじめ選択された周波数における光の４分の１波長の長さの２５パーセント以内である。
【００５７】
もう１つの代表的な実施形態において、半導体集積回路構造１００を開示する。半導体集積回路構造１００は、半導体基板３２０と一体的な光電素子１０８と、光電素子１０８の上に配置されたカバー誘電体層４１０と、カバー誘電体層４１０の上に配置されたレンズ形成誘電体層１１０ａとを含む。光はカバー誘電体層４１０とレンズ形成誘電体層１１０ａを透過可能である。レンズ形成誘電体層１１０ａは、埋め込み凸状マイクロレンズ６４０を形成する。マイクロレンズ６４０は、光を光電素子１０８上に導く。
【００５８】
また、さらにもう１つの代表的な実施形態において、半導体集積回路構造１００を作製する方法を開示する。この方法は、半導体基板３２０と一体的な光電素子１０８を作製する段階と、光電素子１０８の上にカバー誘電体層４１０を配置する段階と、カバー誘電体層４１０の上にレンズ形成誘電体層１１０ａを配置する段階とを含む。光は、カバー誘電体層４１０とレンズ形成誘電体層１１０ａを透過可能である。レンズ形成誘電体層１１０ａは、埋め込み凸状マイクロレンズ６４０を形成する。マイクロレンズ６４０は、光電素子１０８上に光を導く。
【００５９】
代表的な実施形態において、光電素子１０８の感度を高めるための技術を開示する。詳細には、そのような技術は、ＣＭＯＳイメージセンサと共に使用することができ、第１の誘電体層１１０を使用して、シリコンとポリシリコン上のケイ化物の形成を阻止するだけでなく、第１の誘電体層１１０の屈折率と厚さを反射防止層としても働くように適切に調整することができる。ケイ化物の形成を阻止することにより、比較的応力が小さくそれによりシリコン中の欠陥が少なくなる領域が得られる。欠陥が少なくなることにより、光電素子１０８の漏れ電流が少なくなる。前に述べたように、イメージセンサが照明を受けないときに漏れ電流や他の意図される電流が測定されるという事実により、漏れ電流や他の意図しない電流源は、暗電流と呼ばれることがある。暗電流は、最も低い光レベル検出限界を決定する。したがって、ＣＭＯＳや他のイメージセンサでは、漏れ電流をできるだけ最も低いレベルにすることが重要である。
【００６０】
例えばシリコンでは青色帯のような通常光電素子の感度が高くない光周波数を強化するように構造の反射特性を調整することができる。
【００６１】
第１の誘電体層１１０は、光学マイクロレンズのように作用するように形成することができる。これにより、マイクロレンズの下に作製された光電素子上に光がある程度集束する。この構造には、クロストークを少なくするような他の長所がある。光学的クロストークは、ある画素の方に導かれるべき光が隣りの画素に当たることによって生じる。イメージセンサや他の光電素子の用途によって必要とされる画素サイズがますます小さくなっているので、クロストークはますます大きな問題になる。クロストークは、所定の画素に光を集束することにより減少する。
【００６２】
所定の光電素子の上に第１の誘電体層１１０からマイクロレンズを形成し、構造の他の領域に反射防止／ケイ化物ブロック被覆を形成する前述の技術を所定の回路のために組み合わせることができる。
【００６３】
本明細書に詳細に示した代表的な実施形態は、例として示されており、限定として示されていない。当業者は、示した実施形態の形態と詳細に、添付の特許請求の範囲内にある等価な実施形態となる様々な変更を行なうことができることを理解されよう。
【図面の簡単な説明】
【００６４】
【図１】様々な代表的な実施形態に示すような半導体集積回路構造の様々な面での垂直入射光の入射成分、反射成分、および透過成分を示す図である。
【図２】様々な代表的な実施形態に示すような光電半導体集積回路構造を作製する方法のフローチャートである。
【図３】様々な代表的な実施形態に示すような半導体集積回路構造におけるｐｎ接合フォトダイオードの断面図である。
【図４】様々な代表的な実施形態に示すような半導体集積回路構造の断面図である。
【図５】様々な代表的な実施形態に示すような半導体集積回路構造のもう１つの断面図である。
【図６】様々な代表的な実施形態に示すような半導体集積回路構造のもう１つの断面図である。
【図７】様々な代表的な実施形態に示すような光電半導体集積回路構造を作製するもう１つの方法のフローチャートである。
【図８】図７のフローチャートのサブ段階のフローチャートである。
【符号の説明】
【００６５】
１００：半導体集積回路構造
１０５、３２０：半導体基板
１０８：光電素子
１１０：第１の誘電体層
１１５：第２の誘電体層
【図１】
2006140475.tif 000003
【図２】
2006140475.tif 000004
【図３】
2006140475.tif 000005
【図４】
2006140475.tif 000006
【図５】
2006140475.tif 000007
【図６】
2006140475.tif 000008
【図７】
2006140475.tif 000009
【図８】
2006140475.tif 000010