(57)【要約】【課題】  テスト容易化設計が容易なスキャンフリップフロップ回路を得る。【解決手段】  データ信号の入力端子（Ｄ）、スキャンテスト信号の入力端子（Ｓ）、データ信号およびスキャンテスト信号のいずれか一方を選択するための動作モード選択信号の入力端子（ＳＥ）、データ信号転送用の第１のクロック信号入力端子（ＣＬ）およびスキャンテスト用の第２のクロック信号入力端子（ＳＣＬ）を備え、データ信号またはスキャンテスト信号のいずれか一方を動作モード選択信号に基づいて選択し保持すると共に対応する第１または第２のクロック信号に同期して出力し、外部よりのセット／リセット信号に応答して出力状態をセット／リセットするスキャンフリップフロップ回路（１０）に、セット／リセット信号と固定電位出力のいずれか一方を動作モード選択信号に基づいて切替えて出力する選択回路（１１）を設ける。【選択図】      図３
2006153629.tif 000002
【特許請求の範囲】
【請求項１】
データ信号の入力端子、スキャンテスト信号の入力端子、前記データ信号および前記スキャンテスト信号のいずれか一方を選択するための動作モード選択信号の入力端子、データ信号転送用の第１のクロック信号入力端子およびスキャンテスト用の第２のクロック信号入力端子を備え、前記データ信号またはスキャンテスト信号のいずれか一方を前記動作モード選択信号に基づいて選択し保持すると共に対応する前記第１または第２のクロック信号に同期して出力し、外部よりのセット／リセット信号に応答して出力状態をセット／リセットするスキャンフリップフロップ回路において、該回路内部に、前記セット／リセット信号と固定電位出力のいずれか一方を前記動作モード選択信号に基づいて切替えて出力する選択回路を設け、前記選択回路出力によって前記出力状態のセット／リセットを制御することを特徴とする、スキャンフリップフロップ回路。
【請求項２】
請求項１に記載のスキャンフリップフロップ回路において、さらに、前記第１のクロック信号および第２のクロック信号に基づいてセット／リセット信号を生成するセット／リセット信号形成回路を設けたことを特徴とする、スキャンフリップフロップ回路。
【請求項３】
請求項１または２に記載のスキャンフリップフロップ回路において、さらに、前記第１および第２のクロック信号に基づいて前記外部よりのセット／リセット信号または前記データ信号のいずれか一方を選択する第２の選択回路を設け、当該スキャンフリップフロップ回路は前記第２の選択回路出力を保持し出力することを特徴とする、スキャンフリップフロップ回路。
【請求項４】
組合せ回路と、前記組合せ回路に接続されると共に互いに直列に接続された複数のスキャンフリップフロップ回路とを備える半導体集積回路において、前記複数のスキャンフリップフロップ回路は、請求項１乃至３の何れか１項に記載の構造を有することを特徴とする、半導体集積回路。
【請求項５】
組合せ回路と、前記組合せ回路に接続されると共に互いに直列に接続された複数のスキャンフリップフロップ回路とを備える半導体集積回路において、前記複数のスキャンフリップフロップ回路中の前記組合せ回路によって生成されたセット／リセット信号が入力されるスキャンフリップフロップ回路のみを、請求項１乃至３の何れか１項に記載のスキャンフリップフロップ回路によって構成したことを特徴とする、半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の故障診断テストを容易に行うためのスキャンフリップフロップ回路およびこのスキャンフリップフロップ回路を備えた半導体集積回路に関する。
【背景技術】
【０００２】
半導体集積回路のテスト容易化設計として、スキャン設計が知られている。図１は、従来のスキャン設計を採用した半導体集積回路１００の構成を示す図である。スキャン設計においては、回路内部に含まれるフリップフロップ回路をスキャンフリップフロップ回路１（１ａ、１ｂ・・・）に置き換えてこれらをチェーン状に接続することにより、複数のスキャンチェーン２（２ａ、２ｂ・・・２ｍ）を構成する。スキャンチェーン２にはスキャン入力端子３からＡＴＰＧ（自動テストパターン発生器）によって生成されたテストベクトルがシリアルで入力され、入力されたテストベクトルは各フリップフロップ回路１より組合せ回路４（４ａ、４ｂ・・・４ｍ）にパラレルに入力される。
【０００３】
各組合せ回路４では、入力されたテストベクトルによって故障診断が行われ、その結果（テスト結果）がパラレルでスキャンチェーン２の各フリップフロップ回路１に出力される。スキャンチェーン２は、出力結果をシリアルで転送しスキャン出力端子５より出力する。これによって、各組合せ回路４のテスト結果が外部に出力される。なお、図１において、６は半導体集積回路１００のデータ入力端子、７はデータ出力端子を示す。故障診断以外の通常動作においては、データ入力端子６を介してデータ信号が半導体集積回路１００に入力され、データ出力端子７を介して処理結果が出力される。
【０００４】
上記スキャンフリップフロップ回路は、通常のフリップフロップ回路に選択回路を設け、この選択回路を外部信号によって切替えることによって、この回路が通常のデータ転送を実行するか、スキャン動作を実行するかを選択できるようにされている。
【０００５】
図２は、従来のスキャンフリップフロップ回路１の概略構成を示す図である。図示するように、スキャンフリップフロップ回路１は、データ信号を入力するための入力端子Ｄ、テスト信号（あるいはテスト応答信号）を入力するための入力端子Ｓ、データ信号またはテスト信号のいずれか一方を選択する動作モード選択信号の入力端子ＳＥ、データ信号の転送速度を規定するクロック信号の入力端子ＣＬ、テスト信号のスキャン速度を規定するスキャンクロック信号の入力端子ＳＣＬを備えている。
【０００６】
スキャンフリップフロップ回路１は、動作モード選択信号によって選択されたデータ信号およびテスト信号のいずれかを保持して、対応するクロック信号に同期して出力端子ＱまたはＱＳから出力する機能を有している。出力状態は、セット／リセット端子Ｓ／Ｒから入力されるセット／リセット信号によってセットされあるいはリセットされる。なお、図２では２個の出力端子ＱおよびＱＳが設けられているが、一個の出力端子によってこれらを共用することもできる。
【０００７】
上記スキャンフリップフロップ回路１のセット／リセット端子Ｓ／Ｒは、回路１がスキャン動作を行っている場合、出力がリセットされないように固定値に設定される必要がある。スキャンテスト時に、何らかの原因によってセット／リセット端子Ｓ／Ｒを介してリセット信号がフリップフロップ回路１に入力されると、保持されていたテストベクトル値あるいはテスト結果を示す値が破壊されてしまい、スキャンテストを正常に実施することができなくなるからである。
【０００８】
そのため、スキャンフリップフロップ回路のセット／リセット端子Ｓ／Ｒは外部から直接制御される必要がある。ところが現実の半導体集積回路では、集積回路内部で生成された信号によってフリップフロップ回路のセット／リセットを行う場合が多い。そのため、従来では、スキャンフリップフロップ回路１にテスト回路８を設け、動作モード選択信号基づいて内部生成のセット／リセット信号および外部信号のいずれか一方を選択し、これをスキャンフリップフロップ回路１のセット／リセット端子Ｓ／Ｒに出力するようにされている（例えば特許文献１参照）。
【０００９】
即ち、モード選択信号によってスキャンモードが選択されている場合は、テスト回路８によって外部信号を選択し、これをセット／リセット端子Ｓ／Ｒに接続して端子Ｓ／Ｒを固定状態に設定する。一方、通常のデータ転送モードの場合は内部生成のセット／リセット信号が端子Ｓ／Ｒに接続されるようにしている。これによって、スキャンモード時にセット／リセット信号が内部生成されても、スキャンフリップフロップ回路１にはこの信号が導入されないので、回路１の出力状態はセット／リセットされず、スキャンテストが正常に実施される。
【００１０】
なお、スキャンフリップフロップ回路およびこの回路を含む半導体集積回路の一般的な技術水準を示す文献として、以下の特許文献２乃至６がある。
【００１１】
【特許文献１】特開２００１−１９６５３９号
【特許文献２】特公平７−９２４９５号
【特許文献３】特許第３０７０４５５号
【特許文献４】特開平６−２５８４００号
【特許文献５】特開２００１−９１５９４号
【特許文献６】特開２００１−２１６１９号
【発明の開示】
【発明が解決しようとする課題】
【００１２】
半導体集積回路の自動設計では、デザインルールにより、テスト回路８のスキャンフリップフロップ回路１への付加は手作業で行われる。即ち、セット／リセット端子Ｓ／Ｒの制御が集積回路内部で生成された信号によって行われるものか否かを設計者が設計図に基づいて検討し、検討結果に基づいて対象となるスキャンフリップフロップ回路に手作業でテスト回路を付加しなければならない。そのため、回路設計のミスを招きやすく、また設計工数が増加するという大きな問題が発生する。
【００１３】
本発明は、従来のスキャン設計におけるこのような欠点を解決する目的でなされたもので、回路の設計段階でテスト回路の付加を検討する必要のない新規な構成のスキャンフリップフロップ回路を提供し、半導体集積回路の回路設計を容易にすることを課題とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、第１の発明では、データ信号の入力端子、スキャンテスト信号の入力端子、前記データ信号および前記スキャンテスト信号のいずれか一方を選択するための動作モード選択信号の入力端子、データ信号転送用の第１のクロック信号入力端子およびスキャンテスト用の第２のクロック信号入力端子を備え、前記データ信号またはスキャンテスト信号のいずれか一方を前記動作モード選択信号に基づいて選択し保持すると共に対応する前記第１または第２のクロック信号に同期して出力し、外部よりのセット／リセット信号に応答して出力状態をセット／リセットするスキャンフリップフロップ回路において、該回路内部に、前記セット／リセット信号と固定電位出力のいずれか一方を前記動作モード選択信号に基づいて切替えて出力する選択回路を設け、前記選択回路出力によって前記出力状態のセット／リセットを制御するようにしている。
【００１５】
さらに、上記第１の発明のスキャンフリップフロップ回路において、さらに、前記第１のクロック信号および第２のクロック信号に基づいてセット／リセット信号を生成するセット／リセット信号形成回路を設ける。
【００１６】
さらに、前記第１および第２のクロック信号に基づいて前記外部よりのセット／リセット信号または前記データ信号のいずれか一方を選択する第２の選択回路を設け、当該スキャンフリップフロップ回路が前記第２の選択回路出力を保持し出力するようにしている。
【００１７】
上記課題を解決するために、第２の発明にかかる半導体集積回路では、組合せ回路と、前記組合せ回路に接続されると共に互いに直列に接続された複数のスキャンフリップフロップ回路を備える半導体集積回路において、前記複数のスキャンフリップフロップ回路として第１の発明にかかるスキャンフリップフロップ回路を用いる。
【００１８】
上記課題を解決するために、第３の発明にかかる半導体集積回路では、組合せ回路と、前記組合せ回路に接続されると共に互いに直列に接続された複数のスキャンフリップフロップ回路を備える半導体集積回路において、前記複数のスキャンフリップフロップ回路中の前記組合せ回路によって生成されたセット／リセット信号が入力されるスキャンフリップフロップ回路のみを第１の発明にかかるスキャンフリップフロップ回路によって構成する。
【発明の効果】
【００１９】
上記第１の発明によれば、動作モード選択信号によりスキャンテスト信号が選択された場合、選択回路出力として固定電位出力を選択することによって、スキャンフリップフロップ回路のセット／リセット端子が固定され、フリップフロップ回路外部からのセット／リセット信号を受け付けないようになる。そのため、テスト内容が予期しないセット／リセット信号の入力によって破壊されることなく、正常にスキャンテストが実行される。
【００２０】
スキャンテスト時であっても、何らかの要因によりフリップフロップの内容をセット／リセットする必要が発生する。上記第１の発明では、出力の転送に当って同時に使用されることがない第１のクロック信号と第２のクロック信号によって、回路内部でセット／リセット信号を形成するので、スキャンモード時であってもフリップフロップの内容をセット／リセットすることができる。
【００２１】
また、第２の選択回路において、第１および第２のクロック信号を用いて形成した切替え信号により、データ信号に変えてセット／リセット信号を入力信号として選択することにより、当該フリップフロップ回路はセット／リセット信号を保持し、出力することができるようになる。これによって、半導体集積回路内部で生成されたセット／リセット信号をスキャンテストの対象とすることができ、故障検出率が向上する。
【００２２】
上記第２の発明では、第１の発明にかかるスキャンフリップフロップ回路を用いて半導体集積回路を形成することにより、回路設計時に、内部生成セット／リセットが入力されるスキャンフリップフロップ回路を検出しこれにテスト回路を付加する等の、設計ミスの発生を伴う煩雑な作業を行う必要がなくなり、集積回路設計の工程数が大幅に減少すると共に、半導体集積回路を容易にかつ安価に製造することができる。
【００２３】
さらに、セット／リセット端子が集積回路外部に接続されていないスキャンフリップフロップ回路のみ、第１の発明にかかるスキャンフリップフロップ回路で構成し、それ以外を選択回路を内蔵しない通常のスキャンフリップフロップ回路とすることによって、半導体集積回路の面積増加を抑えることができる。
【発明を実施するための最良の形態】
【００２４】
図３に、本発明の第１実施形態にかかるスキャンフリップフロップ回路の概略構成を示す。スキャンフリップフロップ回路１０は、図２に示す通常のスキャンフリップフロップ回路１において、動作モード選択信号入力端子ＳＥの状態に基づいて、セット／リセット端子Ｓ／Ｒを自動的に固定電位（電源またはグランド）に接続する選択回路１１を、その回路内部に形成したことを特徴としている。なお、以下に示す図において、図１、２と共通する符号は、同一または類似の構成を示すので、ここでは重複した説明は行わない。
【００２５】
選択回路１１は、例えばマルチプレクサ（ＭＵＸ）で構成され、半導体集積回路内部で生成されたセット／リセット信号が入力される端子Ｍ１と、電源またはグランド等の固定電位に接続された端子Ｍ２と、端子Ｍ１、Ｍ２のいずれかを選択するための信号を入力する端子ＭＳを有している。端子ＭＳは、動作モード選択信号の入力端子ＳＥに接続され、動作モード選択信号が入力される。選択回路１１の出力は、スキャンフリップフロップ回路１０のセット／リセット端子Ｓ／Ｒに接続されている。
【００２６】
選択回路１１は、動作モード選択信号ＳＥがテスト信号の選択を指示する状態である場合、固定電位出力が入力される端子Ｍ２を出力端子ＯＵＴに接続するように構成されている。したがって、スキャンテストが開始されると、選択回路１１の出力が一定電位に固定され、スキャンフリップフロップ回路はセット／リセット信号を受け付けなくなる。その結果、半導体集積回路内部で生成されたセット／リセット信号が選択回路１１に入力しても、スキャンフリップフロップ回路の出力状態はセット／リセットされることはなく、スキャンテスト結果が破壊されることはない。
【００２７】
図４に、本発明の第２の実施形態にかかるスキャンフリップフロップ回路の概略構成を示す。本実施形態のスキャンフリップフロップ回路２０は、何らかの原因によってスキャンテスト時にフリップフロップの内容のセット／リセットが必要となった場合に対応し得る回路構成を有している。即ち、スキャンフリップフロップ回路２０は、同時に入力されることがない動作クロック信号およびスキャンクロック信号を用いてセット／リセット信号を形成するセット／リセット信号の形成回路２１を内部に有している。
【００２８】
図５は、セット／リセット信号形成回路２１において、どのようにしてセット／リセット信号を形成するかを示す波形図である。図５のａに示す場合は、スキャンクロック信号が“Ｈ”（イネーブル）の時、動作クロック信号の立ち上がりでセット／リセット信号が形成される。図５のｂの場合は、動作クロック信号が“Ｈ”（イネーブル）の時、スキャンクロック信号の立ち上がりでセット／リセット信号が形成される。
【００２９】
図６に、本発明の第３の実施形態にかかるスキャンフリップフロップ回路の概略構成を示す。本実施形態のスキャンフリップフロップ回路３０は、半導体集積回路内部で生成されたセット／リセット信号をスキャンテストの対象とする回路構成を有し、これによって故障検出率の向上を図っている。即ち、スキャンフリップフロップ回路３０は、ＭＵＸ等で構成される第２の選択回路３１を有し、この回路３１において、内部生成セット／リセット信号をデータ信号に代わって選択し出力することにより、内部生成セット／リセット信号をスキャンテストの対象とすることができる。
【００３０】
選択回路３１における入力信号の選択の切替えは、スキャンクロック信号および動作クロック信号によって行われる。図７は、同時に入力される事がないスキャンクロック信号および動作クロック信号によってどのようにして入力信号の切替えを行うかを示す波形図である。図７のａに示す部分では、動作クロック信号が“Ｈ”（イネーブル）の時、スキャンクロック信号の立ち上がりで入力信号の切替えを行っている。一方、図７のｂの部分では、スキャンクロック信号が“Ｈ”（イネーブル）の時、動作クロック信号の立ち上がりで入力信号の切替えを行う。
【００３１】
なお、上記第２および第３の実施形態において、スキャンフリップフロップ回路２０、３０が２相のスキャンクロックで動作する構成を有する場合、動作クロック信号およびスキャンクロックに代えて、第１および第２のスキャンクロック信号の組合せによって、セット／リセット信号の形成、入力データの切替えを行っても良い。
【００３２】
図８は、本発明の第４の実施形態にかかる半導体集積回路２００の構成を示す概略図である。本実施形態では、スキャンチェーンを構成する全てのスキャンフリップフロップ回路１５を図３、４または６に示したスキャンフリップフロップ回路１０、２０または３０で置き換えることなく、スキャンフリップフロップ回路のセット／リセット端子が組合せ回路４０（４０ａ、４０ｂ）に接続されているスキャンフリップフロップ回路１５ｂのみ、スキャンフリップフロップ回路１０、２０または３０で置き換えた構成を特徴とする。
【００３３】
スキャンフリップフロップ回路１５ａはそのセット／リセット端子が半導体集積回路２００の外部に接続されており、スキャンテスト時に内部の組合せ回路よりセット／リセット信号が入力されることがない。そのため、スキャンフリップフロップ回路１５ａに対しては、本来、図２に示すテスト回路８を付加する必要がなく、したがって本発明のスキャンフリップフロップ回路とする必要がないからである。
【００３４】
本発明のスキャンフリップフロップ回路では、内部に選択回路を有する構成のため、回路面積が増加する。しかしながら、図８に示す構成の場合は、置き換えの不必要なスキャンフリップフロップ回路を通常の構成のままとするので、半導体集積回路全体の面積増加は抑えられる。
【図面の簡単な説明】
【００３５】
【図１】テスト容易化設計の半導体集積回路を示す図。
【図２】従来のスキャンフリップフロップ回路の構成を示す図。
【図３】本発明の第１の実施形態にかかるスキャンフリップフロップ回路の構成を示す図。
【図４】本発明の第２の実施形態にかかるスキャンフリップフロップ回路の構成を示す図。
【図５】図４に示す回路の動作説明に供する波形図。
【図６】本発明の第３の実施形態にかかるスキャンフリップフロップ回路の構成を示す図。
【図７】図６に示す回路の動作説明に供する波形図。
【図８】本発明の第４の実施形態にかかる半導体集積回路の構成を示す図。
【符号の説明】
【００３６】
１０    スキャンフリップフロップ回路
１１    選択回路
１５ａ、１５ｂ    スキャンフリップフロップ回路
２０    スキャンフリップフロップ回路
２１    セット／リセット信号形成回路
３０    スキャンフリップフロップ回路
３１    選択回路
４０ａ、４０ｂ    組合せ回路
２００    半導体集積回路
【図１】
2006153629.tif 000003
【図２】
2006153629.tif 000004
【図３】
2006153629.tif 000005
【図４】
2006153629.tif 000006
【図５】
2006153629.tif 000007
【図６】
2006153629.tif 000008
【図７】
2006153629.tif 000009
【図８】
2006153629.tif 000010