(57)【要約】【課題】本発明は、ボールスペーサの移動を防ぐことができる液晶表示パネル及びその製造方法に関する。【解決手段】上部基板と；前記上部基板と対面している下部基板と；前記下部基板上に互いに交差しているゲートライン及びデータラインと；前記ゲートライン及びデータラインの交差に定義された画素領域に形成されている画素電極と；前記ゲートライン上にダミーソース/ドレイン電極パターンと；前記ダミーソース/ドレイン電極パターンの内部に収容され、前記下部基板と前記上部基板間のセルギャップを維持、ボールスペーサとを備えることを特徴とする液晶表示パネル。【選択図】図４
2006350306.tif 000002
【特許請求の範囲】
【請求項１】
上部基板と；
前記上部基板と対面している下部基板と；
前記下部基板上に互いに交差しているゲートライン及びデータラインと；
前記ゲートライン及びデータラインの交差によって定義された画素領域に形成されている画素電極と；
前記ゲートライン上のダミーソース/ドレイン電極パターンと；
前記ダミーソース/ドレイン電極パターンの内部に収容され、前記下部基板と前記上部基板間のセルギャップを維持するボールスペーサとを備える
ことを特徴とする液晶表示パネル。
【請求項２】
前記ゲートラインと接続されたゲート電極、前記ゲート電極上に活性層、前記活性層上に第１及び第２のオーミックコンタクト層、前記データラインと接続され、前記第１のオーミックコンタクト層上に形成されているソース電極、前記画素電極と接続され、前記第２のオーミックコンタクト層上に形成されているドレイン電極を含む薄膜トランジスタを更に備えることを特徴とする請求項１に記載の液晶表示パネル。
【請求項３】
前記ダミーソース/ドレイン電極パターンは前記薄膜トランジスタの前記ソース電極及びドレイン電極と同一な物質からなることを特徴とする請求項２に記載の液晶表示パネル。
【請求項４】
前記ゲートラインと前記ダミーソース/ドレイン電極パターンの間にダミー半導体パターンを更に備えることを特徴とする請求項２に記載の液晶表示パネル。
【請求項５】
前記ダミーソース/ドレイン電極パターンと前記ダミー半導体パターンは同一な形状であることを特徴とする請求項４に記載の液晶表示パネル。
【請求項６】
前記下部基板上に形成される共通電極を更に備えることを特徴とする請求項１に記載の液晶表示パネル。
【請求項７】
前記上部基板上に形成される共通電極を更に備えることを特徴とする請求項１に記載の液晶表示パネル。
【請求項８】
上部基板と；
前記上部基板と対面している下部基板と；
前記下部基板上に互いに交差しているゲートライン及びデータラインと；
前記ゲートライン及びデータラインの交差によって定義された画素領域に形成されている画素電極と；
前記ゲートライン上のダミー半導体パターンと；
前記ダミー半導体パターンの内部に収容され、前記下部基板と前記上部基板間のセルギャップを維持するボールスペーサとを備えることを特徴とする液晶表示パネル。
【請求項９】
前記ゲートラインと接続されたゲート電極、前記ゲート電極上に活性層、前記活性層上に第１及び第２のオーミックコンタクト層、前記データラインと接続され、前記第１のオーミックコンタクト層上に形成されているソース電極、前記画素電極と接続され、前記第２のオーミックコンタクト層上に形成されているドレイン電極を含む薄膜トランジスタを更に備えることを特徴とする請求項８に記載の液晶表示パネル。
【請求項１０】
前記ダミー半導体パターンは前記薄膜トランジスタの活性層と前記第１及び第２のオーミックコンタクト層と同一な物質からなることを特徴とする請求項９に記載の液晶表示パネル。
【請求項１１】
前記下部基板上に形成される共通電極を更に備えることを特徴とする請求項８に記載の液晶表示パネル。
【請求項１２】
前記上部基板上に形成される共通電極を更に備えることを特徴とする請求項８に記載の液晶表示パネル。
【請求項１３】
下部基板上にゲートラインを形成する段階と；
前記ゲートラインと交差されるデータラインと前記ゲートライン上に第１のダミーパターンを形成する段階と；
前記ゲートラインとデータラインの交差によって設けられる画素領域に画素電極を形成する段階と；
前記第１のダミーパターンの内部にボールスペーサを収容する段階と；
前記下部基板と対向する上部基板を設ける段階と；
前記上部基板と下部基板を合着する段階とを含むことを特徴とする液晶表示パネルの製造方法。
【請求項１４】
前記ゲートラインと接続されるゲート電極を形成する段階と；
前記ゲートライン上に活性層を形成する段階と；
前記活性層上に第１及び第２のオーミックコンタクト層を形成する段階と；
前記第１のオーミックコンタクト層上にソース電極及び前記第２のオーミックコンタクト層上にドレイン電極を形成する段階とを含むことを特徴とする請求項１３に記載の液晶表示パネルの製造方法。
【請求項１５】
前記第１のダミーパターンは前記ソース電極及びドレイン電極と同一な物質からなることを特徴とする請求項１４に記載の液晶表示パネルの製造方法。
【請求項１６】
前記第１のダミーパターンは前記ソース電極及びドレイン電極と同時に形成されることを特徴とする請求項１５に記載の液晶表示パネルの製造方法。
【請求項１７】
前記第１のダミーパターンは前記活性層と前記第１及び第２のオーミックコンタクト層と同一な物質からなることを特徴とする請求項１４に記載の液晶表示パネルの製造方法。
【請求項１８】
前記第１のダミーパターンは前記活性層と前記第１及び第２のオーミックコンタクト層と同時に形成されることを特徴とする請求項１７に記載の液晶表示パネルの製造方法。
【請求項１９】
前記ゲートラインと前記第１のダミーパターンの間に第２のダミーパターンを形成する段階を更に含むことを特徴とする請求項１４に記載の液晶表示パネルの製造方法。
【請求項２０】
前記第２のダミーパターンは前記活性層と前記第１及び第２のオーミックコンタクト層と同一な物質からなることを特徴とする請求項１９に記載の液晶表示パネルの製造方法。
【請求項２１】
前記第２のダミーパターンは前記活性層と前記第１及び第２のオーミックコンタクト層と同時に形成されることを特徴とする請求項２０に記載の液晶表示パネルの製造方法。
【請求項２２】
前記第１及び第２のダミーパターンは一つのマスクからなることを特徴とする請求項１９に記載の液晶表示パネルの製造方法。
【請求項２３】
前記マスクはハフトーンマスクであることを特徴とする請求項２２に記載の液晶表示パネルの製造方法。
【請求項２４】
前記下部基板上に形成される共通電極を更に備えることを特徴とする請求項１３に記載の液晶表示パネルの製造方法。
【請求項２５】
前記上部基板上に形成される共通電極を更に備えることを特徴とする請求項１３に記載の液晶表示パネルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示パネル及びその製造方法に関し、特に、ボールスペーサの移動を防ぐことができる液晶表示パネル及びその製造方法に関する。
【背景技術】
【０００２】
通常、液晶表示パネル（ＬＣＤ）は電界を用いて液晶の光透過率を調節することにより画像を表示する。このような液晶表示パネルは、図１に示すように、液晶１６を介して互いに対向する薄膜トランジスタ基板７０及びカラーフィルタ基板８０を備える。
【０００３】
カラーフィルタ基板８０には、光漏れを防止するためのブラックマトリクス１８と、カラーの具現のためのカラーフィルタ１２と、画素電極２２と垂直電界を成す共通電極１４と、その上に液晶配向のために塗布された上部配向膜を含むカラーフィルタアレイとが上部基板１１上に形成される。
【０００４】
薄膜トランジスタ基板７０には、互いに交差して形成されているゲートライン２及びデータライン４と、それら２、４の交差部に形成されている薄膜トランジスタ３０と、薄膜トランジスタ３０と接続された画素電極２２と、それらの上に液晶配向のために塗布された下部配向膜を含む薄膜トランジスタアレイとが下部基板１上に形成される。
【０００５】
図２を参照すると、カラーフィルタ基板８０と薄膜トランジスタ基板７０はボールスペーサ１３によってそのセルギャップが維持され、ホールスペーサ１３はインクゼット（ＩｎｋＪｅｔ）等を用いてブラックマトリクス１８と重畳されるゲートライン２、またはデータライン（未図示）上に形成される。
【０００６】
一方、カラーフィルタ基板８０と薄膜トランジスタ基板７０とのセルギャップを維持するためのボールスペーサ１３は球状の形象に液晶表示パネルの内部に形成されることにより、外部から液晶表示パネルに加われる衝撃、特に、カラーフィルタ基板８０と薄膜トランジスタ基板７０との合着後、上部基板１１と下部基板１との外部面に偏光板を付着する工程、または信頼性テストの一つである振動/衝撃テストにおいて、液晶表示パネルに加われる衝撃により液晶表示パネルの内部で容易に移動する問題点がある。
【０００７】
このようなボールスペーサ１３の移動は液晶１６の光透過率を妨害して光漏れを発生させ、光漏れは液晶表示パネルに輝点を発生させる不良の原因となる。
【０００８】
尚、ボールスペーサ１３が外部からの衝撃により液晶表示パネルの内部を移動し、ゲートライン２またはデータライン４の上ではなく、画素電極２２の上、即ち、液晶表示パネルの表示領域に位置される場合、液晶表示パネルの開口率の減少をもたらすという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従って、本発明の目的は、ボールスペーサの移動を防ぐことができる液晶表示パネル及びその製造方法を提供することである。
【課題を解決するための手段】
【００１０】
前記目的の達成のため、本発明の実施の形態に係る液晶表示パネルは、
上部基板と；
前記上部基板と対面している下部基板と；
前記下部基板上に互いに交差しているゲートライン及びデータラインと；
前記ゲートライン及びデータラインの交差によって定義された画素領域に形成されている画素電極と；
前記ゲートライン上のダミーソース/ドレイン電極パターンと；
前記ダミーソース/ドレイン電極パターンの内部に収容され、前記下部基板と前記上部基板間のセルギャップを維持するボールスペーサとを備える。
【００１１】
前記液晶表示パネルは、前記ゲートラインと接続されたゲート電極、前記ゲート電極上に活性層、前記活性層上に第１及び第２のオーミックコンタクト層、前記データラインと接続され、前記第１のオーミックコンタクト層上に形成されているソース電極、前記画素電極と接続され、前記第２のオーミックコンタクト層上に形成されているドレイン電極を含む薄膜トランジスタを更に備える。
【００１２】
前記ダミーソース/ドレイン電極パターンは前記薄膜トランジスタの前記ソース電極及びドレイン電極と同一な物質からなる。
【００１３】
前記液晶表示パネルは、前記ゲートラインと前記ダミーソース/ドレイン電極パターンの間にダミー半導体パターンを更に備える。
【００１４】
前記ダミーソース/ドレイン電極パターンと前記ダミー半導体パターンは同一な形状である。
【００１５】
前記液晶表示パネルは、前記下部基板上に形成される共通電極を更に備える。
【００１６】
前記液晶表示パネルは、前記上部基板上に形成される共通電極を更に備える。
【００１７】
本発明の実施の形態に係る液晶表示パネルは、
上部基板と；
前記上部基板と対面している下部基板と；
前記下部基板上に互いに交差しているゲートライン及びデータラインと；
前記ゲートライン及びデータラインの交差によって定義された画素領域に形成されている画素電極と；
前記ゲートライン上のダミー半導体パターンと；
前記ダミー半導体パターンの内部に収容され、前記下部基板と前記上部基板間のセルギャップを維持するボールスペーサとを備える。
【００１８】
前記ゲートラインと接続されたゲート電極、前記ゲート電極上に活性層、前記活性層上に第１及び第２のオーミックコンタクト層、前記データラインと接続され、前記第１のオーミックコンタクト層上に形成されているソース電極、前記画素電極と接続され、前記第２のオーミックコンタクト層上に形成されているドレイン電極を含む薄膜トランジスタを更に備える。
【００１９】
前記ダミー半導体パターンは前記薄膜トランジスタの活性層と前記第１及び第２のオーミックコンタクト層と同一な物質からなる。
【００２０】
本発明の実施の形態に係る液晶表示パネルの製造方法は、
下部基板上にゲートラインを形成する段階と；
前記ゲートラインと交差されるデータラインと前記ゲートライン上に第１のダミーパターンを形成する段階と；
前記ゲートラインとデータラインの交差によって設けられる画素領域に画素電極を形成する段階と；
前記第１のダミーパターンの内部にボールスペーサを収容する段階と；
前記下部基板と対向される上部基板を設ける段階と；
前記上部基板と下部基板を合着する段階とを含む。
【発明の効果】
【００２１】
前述のように、本発明の実施の形態に係る液晶表示パネル及びその製造方法は、ダミー半導体パターン及びダミー半導体パターンと重畳されるダミーソース/ドレイン電極パターンを用いて、その内部にボールスペーサを収容することができるスペーサ・ウェルを備える。これに従って、ボールスペーサは、ボールスペーサを収容するスペーサ・ウェルによって工程中に外部から液晶表示パネルに加われる衝撃により液晶表示パネルの内部を移動しなくなり、その結果、ボールスペーサの移動による光漏れ及び液晶表示パネルの開口率の減少を防ぐ可能になる。
【００２２】
以上、説明した内容を通じて、当業者であれば本発明の技術思想を逸脱しない範囲内で種々なる変更および修正が可能であることが分かる。従って、本発明の技術的範囲は、明細書の詳細な説明に記載した実施の態様に限定されるものではなく、特許請求の範囲により定めなければならない。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の好ましい実施の形態を図３ないし図７を参照して詳細に説明する。
【００２４】
図３は、本発明の実施の形態に係る薄膜トランジスタ基板を示す平面図であり、図４は、図３に示したＩ−Ｉ’線に沿って切り取った薄膜トランジスタ基板を含む液晶表示パネルを示す断面図である。
【００２５】
図３及び図４を参照すると、本発明の実施の形態に係る液晶表示パネルのカラーフィルタ基板は、上部基板１１１上であってゲートライン１０２またはデータライン１０４と対応される位置に形成されセル領域を区画するブラックマトリクス１１８と、ブラックマトリクス１１８によって区画されたセル領域にカラーを具現するためのカラーフィルタ１１２と、画素電極１２２と垂直電界を成す共通電極１１４とを備える。
【００２６】
液晶表示パネルの薄膜トランジスタ（ＴＦＴ）基板は、下部基板１０１上にゲート絶縁膜１０６を介して交差して形成されているゲートライン１０２及びデータライン１０４と、それら１０２、１０４の交差部毎に形成されるＴＦＴ１３０と、ゲートライン１０２及びデータライン１０４の交差構造に設けられたセル領域に形成されている画素電極１２２を備える。そして、ＴＦＴ基板は画素電極１２２と上記ゲートライン１０２との重畳部に形成されるストリッジキャパシタ１２０を備える。
【００２７】
ＴＦＴ１３０はゲートライン１０２のゲート信号に応じて、データライン１０４の画素信号を画素電極１２２に供給する。このために、ＴＦＴ１３０はゲートライン１０２に接続されたゲート電極１３２と、データライン１０４に接続されたソース電極１３４と、画素電極１２２に接続されたドレイン電極１３６と、ゲート電極１３２と重畳され、ソース電極１３４とドレイン電極１３６の間にチャンネルを形成する活性層１３８とを備える。このような活性層１３８上にはソース電極１３４とオーミック接触するための第１のオーミック接触層１４０ａ及びドレイン電極１３６とオーミック接触するための第２のオーミック接触層１４０ｂが更に形成される。
【００２８】
尚、液晶表示パネルはカラーフィルタ基板と薄膜トランジスタ基板とのセルギャップを維持するボールスペーサ１１３を備える。このようなボールスペーサ１１３はインクジェット等を用いて、ブラックマトリクス１１８と重畳されるゲートライン１０２上に形成される。  
【００２９】
本発明の実施の形態に係る液晶表示パネルの上部基板１１１と下部基板１０１との合着の際、ボールスペーサ１１３が形成される下部基板１０１のゲートライン１０２上に、ボールスペーサ１１３の移動を防ぐダミー半導体パターン１４５及びダミーソース/ドレイン電極パターン１３５を備える。
【００３０】
ダミー半導体パターン１４５及びダミーソース/ドレイン電極パターン１３５は、その内部にボールスペーサ１１３が収容され得る空間を有するスペーサ・ウェル１４４を形成し、ボールスペーサ１１３はダミー半導体パターン１４５及びダミーソース/ドレイン電極パターン１３５の内部の空間、即ち、スペーサ・ウェル１４４に収容されるように形成される。これに従って、ボールスペーサ１１３はボールスペーサ１１３を収容するスペーサ・ウェル１４４によって工程中に外部から液晶表示パネルに加われる衝撃により液晶表示パネルの内部を移動しなくなり、その結果、ボールスペーサ１１３の移動による光漏れ及び液晶表示パネルの開口率の減少をを防ぐことが可能になる。
【００３１】
以下、本発明の実施の形態に係る液晶表示パネルの製造方法を、図５Ａないし図５Ｅを参照して説明すると下記の通りである。
【００３２】
図５Ａを参照すると、第１のマスク工程を用いて下部基板１０１上にゲートライン１０２及びゲート電極１３２が形成される。
【００３３】
これを詳細に説明すると、下部基板１０１上にスパッタリング法等の蒸着法を用いてゲート金属層が形成される。続いて、第１のマスクを用いたフォトリソグラフィ工程とエッチング工程でゲート金属層がパターニングされることにより、ゲートライン１０２及びゲート電極１３２が形成される。ゲート金属層の材料としては、アルミニウム（Ａｌ）、アルミニウムネオジム（ＡｌＮｄ）を含むアルミニウム系の金属等が用いられる。
【００３４】
続いて、ゲートライン１０２及びゲート電極１３２が形成されている下部基板１０１上にゲート絶縁膜１０６が全面塗布され、図５Ｂに示したように、第２のマスク工程を用いて、ゲート絶縁膜１０６上に活性層１３８及びオーミック接触層１４０と、上部基板１１１と下部基板１０１との合着の際、ボールスペーサ１１３が位置される下部基板１０１のゲートライン１０２上にボールスペーサ１１３の移動を防ぐダミー半導体パターン１４５が形成される。ダミー半導体パターン１４５はその内部にボールスペーサ１１３が収容され得る空間を有するスペーサ・ウェル１４４を形成する。
【００３５】
これを詳細に説明すると、ゲート絶縁膜１０６上に、ＰＥＣＶＤ、スパッタリング等の蒸着法を用いて第１の活性層、第２の活性層が順次形成される。その次、第２の活性層上にフォトレジスト膜を形成し、第２のマスクを用いて下部基板１０１上にフォトレジストパターンを形成する。
【００３６】
このようなフォトレジストパターンをマスクとして用いたウエットエッチング工程で、活性層１３８及びオーミック接触層１４０と、ダミー半導体パターン１４５が形成される。ここで、第１の活性層としては、Ｎ型またはＰ型の不純物がドーピングされている非晶質シリコンが用いられ、第２の活性層としては、不純物がドーピングされていない非晶質シリコンが用いられる。
【００３７】
その次、活性層１３８及びオーミック接触層１４０と、ダミー半導体パターン１４５が形成されている下部基板１０１上に、図５Ｃに示したように、第３のマスク工程を用いてソース電極１３４及びドレイン電極１３６と、ダミー半導体パターン１４５と重畳されるダミーソース/ドレイン電極パターン１３５が形成される。
【００３８】
これを詳細に説明すると、活性層１３８及びオーミック接触層１４０と、ダミー半導体パターン１４５が形成されている下部基板１０１上に、ＰＥＣＶＤ、スパッタリング等の増着方法を通じてソース/ドレイン金属層が形成される。その次、ソース/ドレイン金属層上にフォトレジスト膜を形成し、第３のマスクを用いたフォトレジストパターンを形成する。
【００３９】
このようなフォトレジストパターンをマスクとして用いたウエットエッチング工程でソース/ドレイン金属層がパターニングされることにより、データライン１０４、データライン１０４と接続されたソース電極１３４及びドレイン電極１３６と、ダミー半導体パターン１４５上にダミーソース/ドレイン電極パターン１３５が形成される。
【００４０】
続いて、ＴＦＴ１３０のチャンネル部のソース電極１３４及びドレイン電極１３６とオーミック接触層１４０をエッチング工程で除去し、ＴＦＴ１３０のチャンネル部の活性層１３８が露出され、ソース電極１３４とドレイン電極１３６とを分離する。これと同時に、オーミック接触層１４０はソース電極１３４と接触された第１のオーミック接触層１４０ａとドレイン電極１３６と接触された第２のオーミック接触層１４０ｂに分離される。ここで、ソース/ドレイン金属層の材料としては、モリブデン（Ｍｏ）、銅（Ｃｕ）等のような金属が用いられる。
【００４１】
続いて、ソース電極１３４及びドレイン電極１３６とダミーソース/ドレイン電極パターン１３５が形成されている下部基板１０１上に無機絶縁物質または有機絶縁物質が全面形成されることにより、図５Ｄに示したように、保護膜１５０が形成される。続いて、保護膜１５０を第４のマスクを用いたフォトリソグラフィ工程と、エッチング工程でパターニングされることによりドレイン電極１３６を露出させるコンタクトホール１４８とが形成される。
【００４２】
以後、保護膜１５０が形成されている下部基板１０１上には、図５Ｅに示したように、画素電極１２２が形成される。
【００４３】
これを詳細に説明すると、保護膜１５０が形成されている下部基板１０１上にスパッタリング等の蒸着法で透明金属膜とフォトレジスト膜とが形成され、続いて、第５のマスクを用いて画素電極１２２を形成する。画素電極１２２はコンタクトホール１４８を通じて露出されたドレイン電極１３６と接触される。透明金属膜の材料としては、インジウムチンオキサイド（ＩＴＯ）、チンオキサイド（ＴＯ）、インジウムチンジンクオキサイド（ＩＴＺＯ）及びインジウムジンクオキサイド（ＩＺＯ）のうち、何れか一つが用いられる。
【００４４】
本発明の実施の形態に係る液晶表示パネルの製造方法は、図６のように、ソース及びドレイン電極１３４、１３６と、ダミーソース/ドレイン電極パターン１３５を半透過マスクを用いて、活性層１３８、第１及び第２のオーミック接触層１４０ａ、１４０ｂ及びダミー半導体パターン１４５と同一なパターンで共に形成可能であるため、本発明の液晶表示パネルは４マスク工程を用いた製造も可能である。
【００４５】
そして、本発明の他の実施の形態に係る液晶表示パネルは、図７に示したように、ダミーソース/ドレイン電極パターン１３５のみを用いてスペーサ・ウェル１４４を形成することも可能であり、未図示ではあるが、ダミー半導体パターン１４５のみを用いてスペーサ・ウェル１４４を形成することも可能である。
【００４６】
尚、本発明の液晶表示パネルは、共通電極１１４が上部基板上に形成される場合のみを説明しているが、共通電極１１４が下部基板上に形成される液晶表示パネルにも適用可能である。
【図面の簡単な説明】
【００４７】
【図１】従来液晶表示パネルを示す斜視図である。
【図２】従来カラーフィルタ基板と薄膜トランジスタ基板間のセルギャップを維持するボールスペーサを示す断面図である。
【図３】本発明の実施の形態に係る薄膜トランジスタ基板を示す平面図である。
【図４】図３に示したＩ−Ｉ’線に沿って切り取った薄膜トランジスタ基板を含む液晶表示パネルを示す断面図である。
【図５Ａ】本発明の実施の形態に係る薄膜トランジスタ基板の製造方法を段階的に示す断面図である。
【図５Ｂ】本発明の実施の形態に係る薄膜トランジスタ基板の製造方法を段階的に示す断面図である。
【図５Ｃ】本発明の実施の形態に係る薄膜トランジスタ基板の製造方法を段階的に示す断面図である。
【図５Ｄ】本発明の実施の形態に係る薄膜トランジスタ基板の製造方法を段階的に示す断面図である。
【図５Ｅ】本発明の実施の形態に係る薄膜トランジスタ基板の製造方法を段階的に示す断面図である。
【図６】ハフトーンマスクを用いた本発明の実施の形態に係る薄膜トランジスタ基板を示す断面図である。
【図７】本発明の他の実施の形態に係る薄膜トランジスタ基板を含む液晶表示パネルを示す断面図である。
【符号の説明】
【００４８】
１、１０１：下部基板              
２、１０２：ゲートライン
４、１０４：データライン          
６、１０６：ゲート絶縁膜
１１、１１１：上部基板            
１２、１１２：カラーフィルタ
１３、１１３：パターンスペーサ    
１４、１１４：共通電極
１８、１１８：ブラックマトリクス  
２０、１２０：ストレージキャパシタ
２２，１２２：画素電極            
３２、１３２：ゲート電極
３４、１３４：ソース電極          
３６、１３６：ドレイン電極
３８、１３８：活性層              
４０、１４０：オーミック接触層
１３５：ダミーソース/ドレイン電極パターン
１４４：ウェル                    
１４５：ダミー半導体パターン
１４８：コンタクトホール
【図１】
2006350306.tif 000003
【図２】
2006350306.tif 000004
【図３】
2006350306.tif 000005
【図４】
2006350306.tif 000006
【図５Ａ】
2006350306.tif 000007
【図５Ｂ】
2006350306.tif 000008
【図５Ｃ】
2006350306.tif 000009
【図５Ｄ】
2006350306.tif 000010
【図５Ｅ】
2006350306.tif 000011
【図６】
2006350306.tif 000012
【図７】
2006350306.tif 000013