(57)【要約】    【課題】表示品質を低下させることなく電力消費を抑えることが可能なプラズマディスプレイパネルの駆動方法を提供することを目的とする。    【解決手段】単位表示期間に亘り１表示ライン上の放電セルの全てが消灯モードとなる表示ラインの複数が隣接してなる消灯表示ライン群を検出した場合には、この消灯表示ライン群内において当該消灯表示ライン群内の最端に位置する表示ラインから離れた位置に存在する表示ラインほどその表示ライン上の放電セル各々に対して単位表示期間内に印加すべきサスティンパルスの総数を少なくする。    【選択図】  図７
2006251334.tif 000002
【特許請求の範囲】
【請求項１】
表示ライン各々に対応した複数の行電極と前記行電極に交叉して配列された複数の列電極との各交叉部に画素に対応した放電セルが形成されているプラズマディスプレイパネルを、単位表示期間毎にＮ個（Ｎは２以上の整数）のサブフィールドにて階調駆動するプラズマディスプレイパネルの駆動方法であって、
前記サブフィールド各々において、前記行電極の各々に走査パルスを順次印加しつつ前記走査パルスの印加タイミングに同期させて入力映像信号に対応した各画素毎の画素データに応じた画素データパルスを前記列電極の各々に印加することにより前記放電セル各々を選択的に放電せしめて前記放電セル各々を点灯モード状態及び消灯モード状態の内のいずれか一方に設定するアドレス行程と、前記行電極各々に前記サブフィールドに対応した回数だけ繰り返しサスティンパルスを印加することにより前記点灯モード状態にある前記放電セルのみを繰り返しサスティン放電させるサスティン行程と、を実行し、
前記単位表示期間に亘り１表示ライン上の前記放電セルの全てが前記消灯モードとなる表示ラインの複数が隣接してなる消灯表示ライン群を検出した場合には、前記消灯表示ライン群内において当該消灯表示ライン群内の最端に位置する表示ラインから離れた位置に存在する表示ラインほどその表示ライン上の放電セル各々に対して前記単位表示期間内に印加すべき前記サスティンパルスの総数を減少させることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記サブフィールドの単位で前記サスティンパルスの印加を停止することにより前記単位表示期間内に印加すべき前記サスティンパルスの総数を減少させることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記階調駆動による各階調の輝度レベルに対応させて、前記単位表示期間内に印加すべき前記サスティンパルスの総数を減少させることを特徴とする請求項１又は２のいずれか１に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記消灯表示ライン群内において当該消灯表示ライン群内の最端に位置する表示ラインから離れた位置に存在する表示ラインほど前記サスティンパルスの印加を停止させる前記サブフィールドの数を増加することを特徴とする請求項２記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記消灯表示ライン群内において隣接する３つの表示ライン各々に対して前記サスティンパルスの印加を停止させるサブフィールドの数を夫々Ｋ、Ｌ、Ｍ（但し、Ｋ＜Ｌ＜Ｍ）とすると、
Ｍ−Ｌ＝Ｌ−Ｋ
又は、
Ｍ−Ｌ＞Ｌ−Ｋ
であることを特徴とする請求項２〜４のいずれか１に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記消灯表示ライン群内において、前記サスティンパルスの印加を停止させるサブフィールドの数が互いに同数となる一対の表示ラインが含まれていることを特徴とする請求項２〜４のいずれか１に記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記画素データに基づき前記放電セルの全てが前記アドレス行程において前記消灯モードに設定されるサブフィールドを検出した場合は、当該サブフィールドの前記サスティン行程では前記サスティンパルスの印加を停止させることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
Ｎ個の前記サブフィールドの内のＭ個（２≦Ｍ≦Ｎ）の連続配列されたサブフィールド群における先頭部の前記サブフィールドにおいてのみで全ての前記放電セルを放電せしめることにより前記放電セル各々を前記点灯モード又は前記消灯モードの内の一方の状態に初期化するリセット行程を実行し、前記サブフィールド群内のいずれか１の前記サブフィールドの前記アドレス行程のみで、前記画素データに応じて選択的に前記放電セルを放電せしめることにより前記放電セル各々を前記初期化された一方の状態から他方の状態に遷移させることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス表示方式のプラズマディスプレイパネルの駆動方法に関する。
【背景技術】
【０００２】
現在、薄型の画像表示装置として、画素を担う放電セルがマトリクス状に配列されてなるプラズマディスプレイパネル（以下、ＰＤＰと称する）を搭載したプラズマディスプレイ装置が製品化されている。プラズマディスプレイ装置では、かかるＰＤＰに対してサブフィールド法に基づく階調駆動を実施することにより、中間調の各種輝度を表現するようにしている。
【０００３】
サブフィールド法に基づく階調駆動では、１フィールドの表示期間を複数のサブフィールドに分割し、各サブフィールド毎に、画素データ書込行程及び発光維持行程を実行する。画素データ書込行程では、入力映像信号に基づく各画素毎の画素データに応じた画素データパルスを放電セル各々に印加することにより選択的に放電を生起させて、各放電セルを入力映像信号に対応した状態（点灯モード、又は消灯モード）に設定する。次に、発光維持行程では、維持パルスを繰り返し印加することにより上記点灯モードに設定されている放電セルのみを繰り返し放電させてその発光状態を維持する。
【０００４】
従って、プラズマディスプレイ装置においては、画素に対応した放電セル各々を放電させるべく比較的高電圧の各種駆動パルスを印加しなければならない為、電力消費が大になるという問題があった。
【０００５】
そこで、かかる電量消費を低減させるべく、１表示ラインに属する放電セルの全てが消灯モードに設定されている場合に限り、その表示ラインに属する放電セル各々に対しては上記維持パルスの印加を停止させるようにした駆動方法が提案された（例えば特許文献１の図５参照）。
【０００６】
ところが、かかる駆動方法によると、例えば、黒背景中の一部領域のみに高輝度部が存在する画像を表示する場合に、維持パルスの印加が為される表示ライン群に対応した領域と、維持パルスの印加が為されない表示ライン群に対応した領域との境界部において輝度差が視覚されてしまうという問題が生じた。
【０００７】
例えば、図１（ａ）に示す如き画像を表す映像信号に応じて、実際には図１（ｂ）に示す如き画像が表示されてしまうのである。つまり、図１（ｂ）に示されるように、高輝度表示体Ａが表示される表示ライン群に対応した領域ＨＧでは維持パルスの印加が為されるが、１表示ライン上が全て消灯モードとなる領域ＬＧでは維持パルスの印加が一切為されない。この際、例え消灯モードに設定されている放電セルでも維持パルスの印加が為されると微量な放電が生起される為、図１（ｂ）に示すように、領域ＨＧは領域ＬＧに比べて僅かに明るくなってしまうのである。
【特許文献１】特開平１１−１９０９８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上記の問題を解決するためになされたものであり、表示品質を低下させることなく電力消費を抑えることが可能なプラズマディスプレイパネルの駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
請求項１記載によるプラズマディスプレイパネルの駆動方法は、表示ライン各々に対応した複数の行電極と前記行電極に交叉して配列された複数の列電極との各交叉部に画素に対応した放電セルが形成されているプラズマディスプレイパネルを、単位表示期間毎にＮ個（Ｎは２以上の整数）のサブフィールドにて階調駆動するプラズマディスプレイパネルの駆動方法であって、前記サブフィールド各々において、前記行電極の各々に走査パルスを順次印加しつつ前記走査パルスの印加タイミングに同期させて入力映像信号に対応した各画素毎の画素データに応じた画素データパルスを前記列電極の各々に印加することにより前記放電セル各々を選択的に放電せしめて前記放電セル各々を点灯モード状態及び消灯モード状態の内のいずれか一方に設定するアドレス行程と、前記行電極各々に前記サブフィールドに対応した回数だけ繰り返しサスティンパルスを印加することにより前記点灯モード状態にある前記放電セルのみを繰り返しサスティン放電させるサスティン行程と、を実行し、前記単位表示期間に亘り１表示ライン上の前記放電セルの全てが前記消灯モードとなる表示ラインの複数が隣接してなる消灯表示ライン群を検出した場合には、前記消灯表示ライン群内において当該消灯表示ライン群内の最端に位置する表示ラインから離れた位置に存在する表示ラインほどその表示ライン上の放電セル各々に対して前記単位表示期間内に印加すべき前記サスティンパルスの総数を減少させる。
【発明を実施するための最良の形態】
【００１０】
単位表示期間に亘り１表示ライン上の放電セルの全てが消灯モードとなる表示ラインの複数が隣接してなる消灯表示ライン群を検出した場合には、この消灯表示ライン群内において当該消灯表示ライン群内の最端に位置する表示ラインから離れた位置に存在する表示ラインほどその表示ライン上の放電セル各々に対して単位表示期間内に印加すべきサスティンパルスの総数を少なくする。
【実施例１】
【００１１】
以下、本発明の実施例を図を参照しつつ説明する。
【００１２】
図２は、本発明による駆動方法に基づいてプラズマディスプレイパネル（以下、ＰＤＰと称する）を発光駆動するプラズマディスプレイ装置の概略構成を示す図である。
【００１３】
図１において、プラズマディスプレイパネルとしてのＰＤＰ１０は、２次元表示画面の縦方向（垂直方向）に夫々伸張して配列された列電極Ｄ1〜Ｄm、横方向（水平方向）に夫々伸張して配列された行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnが形成されている。尚、互いに隣接する一対の行電極Ｘ及びＹにて、ＰＤＰ１０の１表示ライン分の表示を行う。これら行電極Ｘ1〜Ｘn及びＹ1〜Ｙnと、列電極Ｄ1〜Ｄmとの間には放電ガスが封入された放電空間が設けられており、この放電空間を含む行電極と列電極との各交叉部に画素に対応した放電セルが形成される構造となっている。
【００１４】
Ａ／Ｄ変換器１は、入力映像信号を各画素毎の例えば８ビットの画素データＰＤに変換し、これを画素駆動データ生成回路３０に供給する。
【００１５】
画素駆動データ生成回路３０は、先ず、かかる８ビットの画素データＰＤに対して誤差拡散処理及びディザ処理を施す。例えば、上記誤差拡散処理では、画素データＰＤの上位６ビット分を表示データ、残りの下位２ビット分を誤差データと捉え、周辺画素各々に対応した各誤差データを重み付け加算したものを、上記表示データに反映させる。かかる動作により、原画素における下位２ビット分の輝度が上記周辺画素によって擬似的に表現され、それ故に８ビットよりも少ない６ビット分の表示データにて、上記８ビット分の画素データと同等の輝度階調表現が可能になる。そして、この誤差拡散処理によって得られた６ビットの誤差拡散処理画素データに対してディザ処理を施す。ディザ処理では、先ず、互いに隣接する複数の画素を１画素単位とし、この１画素単位内の各画素に対応した上記誤差拡散処理画素データに夫々、互いに異なる係数値からなるディザ係数を夫々割り当てて加算してディザ加算画素データを得る。そして、かかるディザ加算画素データの上位４ビット分を多階調化画素データＰＤSとして得る。すなわち、８ビットで２５６階調分の輝度を表現し得る画素データＰＤが、図３に示す如き［００００］〜［１１１０］なる範囲にて１５階調分の輝度を表現し得る４ビットの多階調化画素データＰＤSに変換されるのである。ここで、画素駆動データ生成回路３０では、かかる多階調化画素データＰＤSを図３に示す如きデータ変換テーブルに従って１４ビットの画素駆動データＧＤに変換し、これをメモリ５、消灯表示ライン群検出回路５１及び消灯ＳＦ(サブフィールド)検出回路５２の各々に供給する。尚、画素駆動データＧＤの第１〜第１４ビットは、後述するサブフィールドＳＦ１〜ＳＦ１４各々のアドレス行程Ｗｃにおいて選択消去放電を生起させるか否かを示すものである。消灯表示ライン群検出回路５１は、１画面分の画素駆動データＧＤに基づき、ＰＤＰ１０の第１〜第ｎ表示ライン各々の内から、隣接する複数の表示ライン各々に属する放電セルの全てが１フィールド（又は１フレーム）表示期間に亘り消灯モード状態（後述する）、つまり黒表示状態となる表示ライン群を検出する。すなわち、消灯表示ライン群検出回路５１は、１表示ライン上の放電セル各々に対応した画素駆動データＧＤの全てが図３に示す［１０００００００００００００］となる表示ラインが隣接してなる表示ライン群を検出し、この表示ライン群を示す消灯表示ライン群信号ＮＳを駆動制御回路２に供給するのである。
【００１６】
消灯ＳＦ検出回路５２は、１画面分の上記画素駆動データＧＤに基づき、後述するサブフィールドＳＦ１〜ＳＦ１４各々の内から、そのサブフィールドのサスティン行程Ｉｃにて１画面分の全ての放電セルが消灯状態となるサブフィールド(以下、消灯ＳＦと称する)を検出する。そして、消灯ＳＦ検出回路５２は、この消灯ＳＦを示す消灯ＳＦ信号ＮＬを駆動制御回路２に供給する。
【００１７】
メモリ４は、駆動制御回路２から供給された書込信号に従って上記画素駆動データＧＤを順次書き込む。かかる書込動作によりＰＤＰ１０における１画面分（第１行第１列〜第ｎ行第ｍ列）の書き込みが終了すると、メモリ４は、駆動制御回路２から供給された読出信号に従って、この１画面分の書き込みが終了すると、メモリ４は、駆動制御回路２から供給された読出信号に従って、その書き込まれたデータを以下の如く読み出す。
【００１８】
先ず、メモリ４では、書き込まれた１画面分の画素駆動データＧＤの各々を、各ビット桁(第１ビット〜第１４ビット)毎に分割された画素駆動データビットＤＢ１〜ＤＢ１４と捉える。
【００１９】
すなわち、画素駆動データＧＤの第１〜第１４ビット各々を、
ＤＢ１(1,1)〜ＤＢ１(n,m)：ＧＤ(1,1)〜ＧＤ(n,m)各々の第１ビット
ＤＢ２(1,1)〜ＤＢ２(n,m)：ＧＤ(1,1)〜ＧＤ(n,m)各々の第２ビット
ＤＢ３(1,1)〜ＤＢ３(n,m)：ＧＤ(1,1)〜ＧＤ(n,m)各々の第３ビット
ＤＢ４(1,1)〜ＤＢ４(n,m)：ＧＤ(1,1)〜ＧＤ(n,m)各々の第４ビット
ＤＢ５(1,1)〜ＤＢ５(n,m)：ＧＤ(1,1)〜ＧＤ(n,m)各々の第５ビット
ＤＢ６(1,1)〜ＤＢ６(n,m)：ＧＤ(1,1)〜ＧＤ(n,m)各々の第６ビット
ＤＢ７(1,1)〜ＤＢ７(n,m)：ＧＤ(1,1)〜ＧＤ(n,m)各々の第７ビット
ＤＢ８(1,1)〜ＤＢ８(n,m)：ＧＤ(1,1)〜ＧＤ(n,m)各々の第８ビット
ＤＢ９(1,1)〜ＤＢ９(n,m)：ＧＤ(1,1)〜ＧＤ(n,m)各々の第９ビット
ＤＢ10(1,1)〜ＤＢ10(n,m)：ＧＤ(1,1)〜ＧＤ(n,m)各々の第10ビット
ＤＢ11(1,1)〜ＤＢ11(n,m)：ＧＤ(1,1)〜ＧＤ(n,m)各々の第11ビット
ＤＢ12(1,1)〜ＤＢ12(n,m)：ＧＤ(1,1)〜ＧＤ(n,m)各々の第12ビット
ＤＢ13(1,1)〜ＤＢ13(n,m)：ＧＤ(1,1)〜ＧＤ(n,m)各々の第13ビット
ＤＢ14(1,1)〜ＤＢ14(n,m)：ＧＤ(1,1)〜ＧＤ(n,m)各々の第14ビット
と捉える。
【００２０】
そして、メモリ４は、後述するサブフィールドＳＦ１のアドレス行程Ｗcにおいて、上記画素駆動データビットＤＢ１(1,1)〜ＤＢ１(n,m)を１表示ライン分ずつ読み出してアドレスドライバ６に供給する。又、後述するサブフィールドＳＦ２のアドレス行程Ｗcにおいて、メモリ４は、上記画素駆動データビットＤＢ２(1,1)〜ＤＢ２(n,m)を１表示ライン分ずつ読み出してアドレスドライバ６に供給する。以下、同様にして、メモリ４は、後述するサブフィールドＳＦ３〜ＳＦ１４の各アドレス行程Ｗcにおいて、画素駆動データビットＤＢ３〜ＤＢ１４を１表示ライン分ずつ読み出してアドレスドライバ６に供給するのである。
【００２１】
駆動制御回路２は、上述した如く入力された映像信号中の水平及び垂直同期信号に同期して、上記Ａ／Ｄ変換器１に対するクロック信号、及びメモリ４に対する書込・読出信号を発生する。
【００２２】
更に、駆動制御回路２は、消灯表示ライン群検出回路５１及び消灯ＳＦ検出回路５２から供給された消灯表示ライン群信号ＮＳ及び消灯ＳＦ信号ＮＬを考慮しつつ図４に示される発光駆動シーケンスに従ってＰＤＰ１０を駆動制御すべき各種タイミング信号をアドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々に供給する。つまり、図４に示される発光駆動シーケンスに基づき、駆動制御回路２は、１フィールド又は１フレーム分の画像表示を為す単位表示期間毎に、１４個のサブフィールドＳＦ１〜ＳＦ１４にてＰＤＰ１０に対する階調駆動制御を実施するのである。この際、駆動制御回路２は、各サブフィールド内においてアドレス行程Ｗｃとサスティン行程Ｉｃとを実施する。各サブフィールドのアドレス行程Ｗｃでは、ＰＤＰ１０の各放電セルが、上記画素駆動データビットＤＢに応じた状態（点灯モード又は消灯モード）に設定される。又、サスティン行程Ｉｃでは、点灯モードに設定されている放電セルのみが、各サブフィールド毎に予め割り当てられている回数(期間)に亘りそのサブフィールドにおいて繰り返しサスティン放電する。又、先頭のサブフィールドＳＦ１のみで、ＰＤＰ１０の全放電セル内の壁電荷量を初期化せしめるリセット行程Ｒｃが実施され、最後尾のサブフィールドＳＦ１４のみで全放電セル内の壁電荷を消去する消去行程Ｅが実施される。
【００２３】
アドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々は、これらリセット行程Ｒｃ、アドレス行程Ｗｃ、サスティン行程Ｉｃ、消去行程Ｅ各々での上記動作を実現すべく、ＰＤＰ１０の列電極Ｄ1〜Ｄm、行電極Ｘ1〜Ｘn及びＹ1〜Ｙn各々に対して各種駆動パルスを印加する。
【００２４】
図５は、消灯表示ライン群及び消灯ＳＦが一切存在しないことを示す消灯表示ライン群信号ＮＳ並びに消灯ＳＦ信号ＮＬが供給された場合に、上記リセット行程Ｒｃ、アドレス行程Ｗｃ、サスティン行程Ｉｃ及び消去行程Ｅ各々においてＰＤＰ１０に印加される各種駆動パルスを示す図である。
【００２５】
先ず、サブフィールドＳＦ１のリセット行程Ｒｃにおいて、第１サスティンドライバ７及び第２サスティンドライバ８は、負極性のリセットパルスＲＰx及び正極性のリセットパルスＲＰYを行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに同時に印加する。これらリセットパルスＲＰx及びＲＰYの印加に応じて、ＰＤＰ１０の全放電セルにリセット放電が生起され、各放電セル内には一様に所定量の壁電荷が形成される。これにより、全放電セルは、後述するサスティン行程Ｉcにおいてサスティン放電が可能となる点灯モードの状態に初期化される。
【００２６】
次に、各サブフィールドＳＦのアドレス行程Ｗｃにおいて、アドレスドライバ６は、上述した如くメモリから供給された画素駆動データビットの論理レベルに対応した電圧を有する画素データパルスを生成し、これを１表示ライン分ずつ順次列電極Ｄ1〜Ｄmに印加して行く。例えば、サブフィールドＳＦ１のアドレス行程Ｗｃでは、アドレスドライバ６は、先ず、第１表示ラインに対応したｍ個の画素駆動データビットＤＢ１(1,1)〜ＤＢ１(1,m)各々の論理レベルに対応したｍ個分の画素データパルスからなる画素データパルス群ＤＰ１1を生成して列電極Ｄ1〜Ｄmに同時印加する。次に、第２表示ラインに対応した画素駆動データビットＤＢ１(2,1)〜ＤＢ１(2,m)各々の論理レベルに対応したｍ個分の画素データパルスからなる画素データパルス群ＤＰ１2を生成して列電極Ｄ1〜Ｄmに同時印加する。以下、同様にして、サブフィールドＳＦ１では、各表示ライン分毎の画素データパルス群ＤＰ１3〜ＤＰ１nを順次列電極Ｄ1〜Ｄmに印加して行くのである。尚、アドレスドライバ６は、各画素駆動データビットＤＢの論理レベルが例えば「１」である場合には正極性の高電圧の画素データパルスを生成する一方、論理レベル「０」である場合には低電圧(０ボルト)の画素データパルスを生成する。又、かかるアドレス行程Ｗｃでは、第２サスティンドライバ８が、上述した如き画素データパルス群ＤＰの各印加タイミングと同一タイミングにて、図５に示されるが如き負極性の走査パルスＳＰを発生してこれを行電極Ｙ1〜Ｙnへと順次印加して行く。この際、走査パルスＳＰが印加された表示ラインと、高電圧の画素データパルスが印加された列電極Ｄとの交叉部に形成されている放電セルにのみ放電（選択消去放電）が生じ、その放電セル内に残存していた壁電荷が消去される。つまり、上記画素駆動データＧＤにおける各ビット(第１ビット〜第１４ビット)の論理レベルが、サブフィールドＳＦ１〜ＳＦ１４各々でのアドレス行程Ｗｃにおいて選択消去放電を生起させるか否かを決定しているのである。かかる選択消去放電により、上記リセット行程Ｒｃにおいて点灯モードの状態に初期化された放電セルは消灯モードの状態に遷移する。尚、上記高電圧の画素データパルスの印加が為されなかった列電極Ｄ上に形成されている放電セルには放電が生起されず、その直前までの状態（点灯モード又は消灯モード状態）が維持される。
【００２７】
又、各サブフィールドＳＦ１〜ＳＦ１４各々のサスティン行程Ｉｃでは、第１サスティンドライバ７及び第２サスティンドライバ８各々が図５に示す如く、行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに交互に正極性のサスティンパルスＩＰX及びＩＰYを印加する。ここで、各サブフィールドのサスティン行程Ｉｃにおいて印加されるサスティンパルスＩＰの回数の比は、
ＳＦ１：１
ＳＦ２：３
ＳＦ３：５
ＳＦ４：８
ＳＦ５：１０
ＳＦ６：１３
ＳＦ７：１６
ＳＦ８：１９
ＳＦ９：２２
ＳＦ10：２５
ＳＦ11：２８
ＳＦ12：３２
ＳＦ13：３５
ＳＦ14：３９
である。
【００２８】
かかるサスティンパルスの印加により、所定量の壁電荷が残留したままとなっている放電セル、すなわち点灯モードの状態にある放電セルが、上記サスティンパルスＩＰX及びＩＰYが印加される度にサスティン放電し、上記回数比(期間比)に対応した分だけそのサスティン放電に伴う発光状態を維持する。
【００２９】
この際、サブフィールドＳＦ１〜ＳＦ１４各々のサスティン行程Ｉにて生起されたサスティン放電の回数の総数に対応した輝度が視覚されることになる。ここで、サブフィールドＳＦ１〜ＳＦ１４各々のサスティン行程Ｉにおいて各放電セルをサスティン放電させるか否かは、図３に示す如き画素駆動データＧＤに応じて決定される。かかる画素駆動データＧＤによれば、図３に示す如く、多階調化画素データＰＤSにて示される輝度レベルに応じた１のサブフィールドにて第１回目の選択消去放電（黒丸にて示す）が生起され、放電セルが消灯モードに遷移するまでの間に存在する各サブフィールドにおいて連続してサスティン放電（白丸にて示す）が生起される。従って、１４個のサブフィールドＳＦ１〜ＳＦ１４によれば、図３に示されるが如き１５種類の駆動の内の１が画素駆動データＧＤに応じて選択的に実施されることになる。
【００３０】
これにより、夫々の発光輝度比が、
｛0、1、4、9、17、27、40、56、75、97、122、150、182、217、255｝
なる１５階調分の中間輝度を表現することが可能となるのである。
【００３１】
ここで、消灯ＳＦが存在することを示す消灯ＳＦ信号ＮＬが供給された場合には、駆動制御回路２は、この消灯ＳＦ信号ＮＬにて示されるサブフィールドのサスティン行程Ｉｃに限り、上記サスティンパルスＩＰX及びＩＰYの印加を停止させるべき制御を行う。すなわち、この際、駆動制御回路２は、サスティンパルス印加停止信号を第１サスティンドライバ７及び第２サスティンドライバ８各々に供給する。かかるサスティンパルス印加停止信号に応じて、第１サスティンドライバ７及び第２サスティンドライバ８各々は、上記消灯ＳＦ信号ＮＬにて示されるサブフィールドのサスティン行程Ｉｃに限り、上記サスティンパルスＩＰX及びＩＰYの印加を停止する。
【００３２】
図６は、上記消灯ＳＦ信号ＮＬにて示される消灯ＳＦがサブフィールドＳＦ１４である場合における各種駆動パルスの印加タイミングの一例を示す図である。
【００３３】
このように、消灯ＳＦがサブフィールドＳＦ１４である場合は、第１サスティンドライバ７及び第２サスティンドライバ８は、図６に示されるが如くサブフィールドＳＦ１４のサスティン行程Ｉｃに対してのみ、サスティンパルスＩＰX及びＩＰYの印加を停止するのである。
【００３４】
よって、サスティンパルスＩＰX及びＩＰYを印加しない分だけ電力消費量を抑えることが可能になる。
【００３５】
一方、消灯表示ライン群が存在することを示す消灯表示ライン群信号ＮＳが供給された場合には、駆動制御回路２は、この消灯表示ライン群信号ＮＳにて示される消灯表示ライン群に属する放電セル各々に対して上記サスティンパルスＩＰの印加を停止させるべく、第１サスティンドライバ７及び第２サスティンドライバ８各々を制御する。但し、駆動制御回路２は、消灯表示ライン群内の各表示ラインの内で最端に位置する表示ライン、つまり、点灯モードにある放電セルが存在する表示ラインに隣接する表示ラインに属する放電セルに対しては、全てのサブフィールドＳＦ１〜ＳＦ１４各々のサスティン行程ＩｃにおいてサスティンパルスＩＰX及びＩＰYの印加を実施させる。この際、かかる消灯表示ライン群内において、最端に位置する表示ラインから離れた位置に存在する表示ラインほど、その表示ラインに属する放電セル各々に対して、サスティンパルスの印加を停止させるべきサブフィールドの数を順次増加してゆく。
【００３６】
以下に、ＰＤＰ１０の第１〜第ｎ表示ラインの内で第ｋ（ｋ＜ｎ）〜第ｎ表示ライン各々に属する全ての放電セルが１フィールド（又は１フレーム）表示期間に亘り消灯モードとなる場合を例にとって、消灯表示ライン群が存在する場合の動作について図７を参照しつつ説明する。尚、図７においては、第（ｋ−１）表示ライン上には、サブフィールドＳＦ１〜ＳＦ１４の内の少なくとも１のサブフィールドにおいて点灯モードに設定される放電セルが存在するものとする。
【００３７】
この際、消灯表示ライン群検出回路５１は、第ｋ〜第ｎ表示ライン各々を示す消灯表示ライン群信号ＮＳを駆動制御回路２に供給する。この消灯表示ライン群信号ＮＳに応じて、駆動制御回路２は、かかる消灯表示ライン群内において最端に位置する第ｋ表示ラインに隣接する第（ｋ＋１）表示ラインに属する放電セル各々に対しては、図７の黒丸に示す如きサブフィールドＳＦ１４に限りそのサスティン行程ＩｃではサスティンパルスＩＰの印加を停止させるべき制御を行う。
【００３８】
又、かかる消灯表示ライン群内において、上記第（ｋ＋１）表示ラインに隣接する第（ｋ＋２）表示ラインに属する放電セル各々に対しては、駆動制御回路２は、図７の黒丸に示す如きサブフィールドＳＦ１３及びＳＦ１４に限り、そのサスティン行程ＩｃにてサスティンパルスＩＰの印加を停止させるべき制御を行う。又、かかる消灯表示ライン群内において、上記第（ｋ＋２）表示ラインに隣接する第（ｋ＋３）表示ラインに属する放電セル各々に対しては、駆動制御回路２は、図７の黒丸に示す如きサブフィールドＳＦ１２〜ＳＦ１４に限り、そのサスティン行程ＩｃにてサスティンパルスＩＰの印加を停止させるべき制御を行う。
【００３９】
同様に、消灯表示ライン群内において、最端に位置する第ｋ表示ラインから１表示ライン分だけ遠ざかる度に１表示ライン上の放電セル各々に対して、サスティンパルスＩＰの印加を停止させるべきサブフィールドの数を１ずつ増加してゆくのである。要するに、消灯表示ライン群内において、最端に位置する第ｋ表示ラインから１表示ライン離間する毎に、単位表示期間（１フィールド又は１フレーム表示期間）内において印加すべきサスティンパルスの総数を減らしてゆくのである。この際、図７に示す如き第ｋ〜第（ｋ＋１４）表示ライン各々に属する放電セルに対して単位表示期間内において印加すべきサスティンパルスの総数は、図３に示す如き第１５階調〜第１階調各々において単位表示期間内で生起されるサスティン放電の総数に対応している。例えば、図７に示す如き、第（ｋ＋１）表示ラインに属する放電セルでは、サブフィールドＳＦ１〜ＳＦ１４の内でＳＦ１４に限りそのサスティン行程Ｉｃにおいてサスティンパルスの印加が為されない。よって、サブフィールドＳＦ１〜ＳＦ１３各々のサスティン行程Ｉｃにおいて印加されるサスティンパルスの総数は「２１７」となる。これは、図３に示す如き第１４階調においてサブフィールドＳＦ１〜ＳＦ１３各々のサスティン行程Ｉｃにおいて生起されるサスティン放電の総数と対応したものである。又、図７に示す如き第（ｋ＋２）表示ラインに属する放電セルでは、サブフィールドＳＦ１〜ＳＦ１４の内でＳＦ１３及びＳＦ１４に限りそのサスティン行程Ｉｃにおいてサスティンパルスの印加が為されない。よって、サブフィールドＳＦ１〜ＳＦ１２各々のサスティン行程Ｉｃにおいて印加されるサスティンパルスの総数は「１８２」となる。これは、図３に示す如き第１３階調においてサブフィールドＳＦ１〜ＳＦ１２各々のサスティン行程Ｉｃにおいて生起されるサスティン放電の総数と対応したものである。
【００４０】
このように、ＰＤＰ１０を階調駆動する際の各階調の輝度レベルに対応させて、消灯表示ライン群内において１表示ライン毎にその表示ライン上の放電セル各々に印加すべきサスティンパルスの総数（単位表示期間内での）を減少させることにより、この消灯表示ライン群に対応した画像領域内での輝度の推移を滑らかにするのである。
【００４１】
尚、上記実施例では、図４に示される発光駆動シーケンスに基づき１４個のサブフィールドＳＦ１〜ＳＦ１４にて図３に示す１５階調の駆動を行う場合を例にとって本発明の動作を説明したが、他の駆動方法を採用した場合にも同様に適用可能である。
【００４２】
図８は、図１に示されるＰＤＰ１０を階調駆動する際に用いられる発光駆動シーケンスの他の一例を示す図である。
【００４３】
図８において、単位表示期間内に設けられた１４個のサブフィールドＳＦ１〜ＳＦ１４各々には、アドレス行程Ｗｃ及びサスティン行程Ｉｃと共に前述した如きリセット行程Ｒｃが含まれている。よって、この発光駆動シーケンスによれば、サブフィールドＳＦ１〜ＳＦ１４の各々において個別に、各放電セルを点灯モード及び消灯モードの内のどちらの状態にも設定することが可能となる。従って、図８に示す如き１４個のサブフィールドＳＦ１〜ＳＦ１４において点灯モードに設定されるサブフィールドの組み合わせパターンは２14通り、すなわち１６３８４通りとなり、１６３８４階調分の中間輝度レベルを表現することが可能となる。この際、図７と同様にＰＤＰ１０の第ｋ〜第ｎ表示ラインに属する全放電セルが１フレーム表示期間に亘り消灯モードとなる場合には、この消灯表示ライン群内において第ｋ表示ラインから離れた位置に存在する表示ラインほど、１フレーム表示期間内で印加すべきサスティンパルスの総数を減らす。すなわち、かかる消灯表示ライン群内の各表示ラインに対して、図９に示す如き形態にてサブフィールド単位でサスティンパルスの印加を停止させるのである。
【００４４】
又、図７に示される実施例においては、消灯表示ライン群内では、１表示ライン毎に、その表示ライン上の放電セル各々に対してサスティンパルスの印加停止対象となるサブフィールドの数を１つずつ増加させているが、２又は３つずつ増加させるようにしても良い。更に、サスティンパルスの印加停止対象とするサブフィールドの数を上記の如き１、２又は３つに固定せず、消灯表示ライン群内において最端に位置する第ｋ表示ラインから離れた位置に存在する表示ラインほど増加させるようにしても良い。
【００４５】
又、図７に示される実施例においては、消灯表示ライン群が表示画面下部に存在する場合を例にとって本発明の動作を説明したが、この消灯表示ライン群が表示画面上部に存在する場合にも同様に適用可能である。
【００４６】
更に、この消灯表示ライン群が表示画面の中部に存在する場合にも同様に適用可能である。この際、消灯表示ライン群が表示画面の中部に存在する場合には、消灯表示ライン群内において最端に位置する表示ラインは、この消灯表示ライン群内の最上部及び最下部に夫々存在する。よって、消灯表示ライン群内において最上部に位置する表示ラインから離れた位置に存在する表示ラインほどサスティンパルスの印加停止対象とすべきサブフィールドの数を増加させ、且つ最下部に位置する表示ラインから離れた位置に存在する表示ラインほどサスティンパルスの印加停止対象とすべきサブフィールドの数を増加させるのである。すなわち、例えば図１０に示す如き第ｋ〜第（ｋ＋１４）表示ラインからなる消灯表示ライン群内では、その最上部に位置する第ｋ表示ライン及び最下部に位置する第（ｋ＋１４）表示ラインの双方から、中央に位置する第（ｋ＋７）表示ラインに向けて各表示ラインに属する放電セル各々に対して、サスティンパルスの印加停止対象とすべきサブフィールド（黒丸にて示す）の数を増加させて行くのである。
【００４７】
又、図７に示される実施例においては、消灯表示ライン群検出回路５１から供給されたの消灯表示ライン群信号ＮＳに応じた動作のみを示しているが、実際には、消灯ＳＦ検出回路５２から供給された消灯ＳＦ信号ＮＬに応じた動作を組み合わせた動作が為される。例えば、消灯表示ライン群信号ＮＳにて示される消灯表示ライン群が第ｋ〜第ｎ表示ラインであり、且つ消灯ＳＦ信号ＮＬにて示される消灯ＳＦがＳＦ６〜ＳＦ１４である場合には、点灯モードの放電セルが存在する第（ｋ−１）表示ライン、及びこの消灯表示ライン群内の表示ライン各々に属する放電セルにおいてサスティンパルスの印加停止対象となるサブフィールド（黒丸にて示す）は図１１に示す如き形態となる。
【００４８】
又、上記実施例においては、表現すべき階調輝度レベルに応じた数だけ連続したサブフィールドにてサスティン放電を生起させるサブフィールド群（ＳＦ１〜ＳＦ１４）を１フレーム（１フィールド）表示期間内に１つだけ設けるようにした図３に示す如き駆動方法に本発明を適用した場合の動作について述べた。しかしながら、このような特定サブフィールド群を１フレーム（１フィールド）表示期間内において複数個設けるようにした駆動を実施した場合にも同様に本発明を適用することが可能である。すなわち、単位表示期間内のＮ個（Ｎ：２以上の整数）のサブフィールドの内で連続配置されたＭ個（Ｍ：Ｎ以下の整数）のサブフィールドからなる特定サブフィールド群内において、表現すべき階調輝度レベルに応じた数だけ連続したサブフィールドにてサスティン放電を生起させるような駆動であれば、同様に適用可能なのである。
【００４９】
又、上記実施例においては、ＰＤＰ１０を階調駆動させる駆動方法として、予め全放電セル内に所定量の壁電荷を形成させ、入力映像信号に基づいて選択的に各放電セル内に形成されている壁電荷を消去させる、いわゆる選択消去アドレス法を採用した場合の動作について述べた。しかしながら、全放電セル内から壁電荷を消去し（リセット行程Ｒ）、入力映像信号に基づき選択的に各放電セル内に放電（選択書込放電）を生起させて所定量の壁電荷を形成させる（アドレス行程Ｗ）、いわゆる選択書込アドレス法を採用した場合についても同様に実施可能である。
【図面の簡単な説明】
【００５０】
【図１】黒背景中の一部領域に高輝度部が存在する画像を表示する際に、維持パルスの印加が為される画像領域と、維持パルスの印加が為されない画像領域との境界部に生じる輝度差を表す為の図である。
【図２】本発明による駆動方法に従ってプラズマディスプレイパネルの駆動を行うプラズマディスプレイ装置の構成を示す図である。
【図３】画素駆動データ生成回路３０にて生成される画素駆動データＧＤと、かかる画素駆動データＧＤに応じた発光駆動パターンを示す図である。
【図４】図２に示されるＰＤＰ１０を駆動する際の発光駆動シーケンスの一例を示す図である
【図５】図１に示されるＰＤＰ１０に印加される各種駆動パルスの印加タイミングを示す図である。
【図６】サブフィールドＳＦ４が消灯ＳＦである場合に、ＰＤＰ１０に印加される各種駆動パルスの印加タイミングを示す図である。
【図７】消灯表示ライン群内の各表示ラインと、サスティンパルスの印加を停止するサブフィールドとの対応関係を示す図である。
【図８】発光駆動シーケンスの他の一例を示す図である。
【図９】図８に示される発光駆動シーケンスに従った駆動を実施する場合における、消灯表示ライン群内の各表示ラインと、サスティンパルスの印加を停止するサブフィールドとの対応関係を示す図である。
【図１０】消灯表示ライン群内の各表示ラインと、サスティンパルスの印加を停止するサブフィールドとの対応関係の他の一例を示す図である。
【図１１】消灯表示ライン群内の各表示ラインと、サスティンパルスの印加を停止するサブフィールドとの対応関係の他の一例を示す図である。
【主要部分の符号の説明】
【００５１】
２      駆動制御回路
１０    ＰＤＰ
３０    画素駆動データ生成回路
５１    消灯表示ライン群検出回路
５２    消灯サブフィールド検出回路
【図１】
2006251334.tif 000003
【図２】
2006251334.tif 000004
【図３】
2006251334.tif 000005
【図４】
2006251334.tif 000006
【図５】
2006251334.tif 000007
【図６】
2006251334.tif 000008
【図７】
2006251334.tif 000009
【図８】
2006251334.tif 000010
【図９】
2006251334.tif 000011
【図１０】
2006251334.tif 000012
【図１１】
2006251334.tif 000013