(57)【要約】  【課題】  段差を生じることなく短波長光に対する受光素子の受光感度を向上させ、かつ従来の配線技術を用いて受光素子以外の素子についても所望の性能の実現する。  【解決手段】  ｐ型シリコン基板１１上に形成した高濃度のｐ型シリコン層１４の上面における受光素子の形成予定領域の一部に絶縁層１６を形成し、その絶縁層１６の内部および少なくとも一部の側縁の上面から下面にかけて連続する溝２１，２１’をｐ型シリコン層１４に達するまで形成し、溝２１，２１’の底に露出しているｐ型シリコン層１４およびそのｐ型シリコン層１４の上面の一部にｎ型シリコン層２２、２２’を形成し、溝２１，２１’を層間絶縁層２３で埋め、ｎ型シリコン層２２’の上面に一方の電極２４を、ｐ型シリコン層１７の上面に他方の電極２５を形成する。【選択図】  図１
2006156715.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、該半導体基板の上面に形成され前記半導体基板より高濃度で且つ前記半導体基板と同一導電型の第１の半導体層とを有し、該第１の半導体層の一部に受光素子を形成し該第１の半導体層の他の部分に別の素子を形成した半導体装置において、
前記第１の半導体層における前記受光素子の形成予定領域の一部に形成した第１の絶縁層と、該第１の絶縁層の内部の上面から下面にかけて形成された連続する溝に埋め込まれた第２の絶縁層と、該第２の絶縁層の下面の前記第１の半導体層に形成され、前記第１の半導体層との界面で前記受光素子の受光部を形成する前記第１の半導体層と反対導電型の第２の半導体層とを有し、該第２の半導体層の一部が前記第１の半導体層の上面に延伸し、該上面に前記受光素子の一方の電極を配置したことを特徴とする半導体装置。
【請求項２】
半導体基板と、該半導体基板の上面に形成され前記半導体基板と反対導電型の第１の半導体層とを有し、該第１の半導体層と前記半導体基板との界面の一部で受光素子の受光部を形成し前記第１の半導体層の他の部分に別の素子を形成した半導体装置において、
前記第１の半導体層における前記受光素子の形成予定領域の一部に形成した第１の絶縁層と、該第１の絶縁層の内部の上面から下面にかけて形成された連続する溝に埋め込まれた第２の絶縁層と、少なくとも該第２の絶縁層の下面の前記第１の半導体層に形成され、前記第１の半導体層と同一導電型でより高濃度の第２の半導体層とを有し、該第２の半導体層の一部が前記第１の半導体層の上面に延伸し、該上面に前記受光素子の一方の電極を配置したことを特徴とする半導体装置。
【請求項３】
半導体基板の上面に該半導体基板より高濃度で該半導体基板と同一導電型の第１の半導体層を形成し、該第１の半導体層の一部に受光素子を形成し該第１の半導体層の他の部分に別の素子を形成する半導体装置の製造方法において、
前記第１の半導体層の上面における前記受光素子の形成予定領域の一部に第１の絶縁層を形成する第１の工程と、
前記第１の絶縁層の内部に前記第１の半導体層に達する連続する溝を形成する第２の工程と、
前記溝底に露出している前記第１の半導体層および前記第１の半導体層の上面の一部に延伸するように前記第１の半導体層と反対導電型の第２の半導体層を形成する第３の工程と、
前記第１の絶縁層の前記溝を第２の絶縁層で埋める第４の工程と、
前記第１の半導体層の上面に延伸する前記第２の半導体層の上面に前記受光素子の一方の電極を配置する第５の工程と、
を有することを特徴とする半導体装の製造方法。
【請求項４】
半導体基板の上面に該半導体基板と反対導電型の第１の半導体層を形成し、該第１の半導体層と前記半導体基板との界面の一部で受光素子の受光部を形成し、該第１の半導体層の他の部分に別の素子を形成する半導体装置の製造方法において、
前記第１の半導体層の上面における前記受光素子の形成予定領域の一部に第１の絶縁層を形成する第１の工程と、
前記第１の絶縁層の内部に前記第１の半導体層に達する連続する溝を形成する第２の工程と、
前記溝底に露出している前記第１の半導体層および前記第１の半導体層の上面の一部に延伸するように前記第１の半導体層と同一導電型で前記第１の半導体層より高濃度の第２の半導体層を形成する第３の工程と、
前記第１の絶縁層の前記溝を第２の絶縁層で埋める第４の工程と、
前記第１の半導体層の上面に延伸する前記第２の半導体層の上面に前記受光素子の一方の電極を配置する第５の工程と、
を有することを特徴とする半導体装の製造方法。
【請求項５】
請求項３又は４に記載の半導体装置の製造方法において、
前記半導体基板がシリコン基板からなり、前記第１および第２の半導体層が第１および第２のシリコン層からなり、前記第１の絶縁層が二酸化シリコン層からなり、前記第２の絶縁層が二酸化シリコン又は不純物を添加した二酸化シリコン層からなり、
前記第１の工程は、前記第１のシリコン層の上面を選択熱酸化することにより前記二酸化シリコン層を形成する工程であり、
前記第２の工程は、前記二酸化シリコン層に対するフッ酸系のエッチング溶液によるエッチング又はドライエッチングにより前記溝を形成する工程であり、
前記第３の工程は、前記第１のシリコン層にイオン注入法あるいは熱拡散法により前記第２のシリコン層を形成する工程であり、
前記第４の工程は、前記溝を二酸化シリコン又は不純物を添加した二酸化シリコンを用いＣＶＤ法により埋める工程である、
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、共通の半導体基板上に受光素子および該受光素子とは別の半導体素子を形成した半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
光信号を電気信号に変換する機能を持った受光素子は、高性能化および小型化の要求にともない、トランジスタ、抵抗素子、容量素子等で構成される信号処理回路と一体化される傾向にある。その製造では信号処理回路用の半導体素子を形成するための工程と受光素子を形成するための工程が兼用されている。この受光素子は、一般的には半導体基板上に形成されるバイボーラトランジスタ等の形成に適した不純物濃度の半導体層の界面のｐｎ接合で形成されるが、効率良く入射光を電気信号に変換させるとともに接合容量を低減させるためには、ｐｎ接合部における空乏層幅を十分に広げる必要がある。
【０００３】
ところで、受光素子では、検出すべき入射光が短波長になればなるほど、半導体層での光の吸収が大きくなるため、入射光の強度は半導体層の表面近傍が大きくなり、深い部分では小さくなる。そのため、受光素子の短波長光での受光感度を向上させるためには、半導体基板の表面近傍まで空乏層を広げる必要がある。そこで、バイボーラトランジスタ形成に適した不純物濃度の半導体層の一部をエッチング等により除去して薄くし、その半導体層の表面付近にその受光素子のｐｎ接合部を形成する製造方法が提案されている（例えば、特許文献１参照）。
【０００４】
図４は、特に短波長光の受光感度を増加させる構造を用いた受光素子Ａとその受光素子Ａで得られた信号を増幅するバイボーラ型のｎｐｎトランジスタＢで構成されたフォトＩＣの従来構造を示す断面図である。
【０００５】
この従来例では、不純物濃度の低いｐ型半導体基板５１を用いて、ｎｐｎトランジスタＢの形成予定領域表面にｎ型埋込コレクタ領域５２を、受光素子Ａの形成領域にｐ型の不純物領域５３を、それぞれ形成する。そして、エピタキシャル法により厚さ１．０μｍ程度のｎ型の半導体層５４を形成し、ｎｐｎトランジスタＢの形成予定領域では、ｐ型ベース不純物領域５５、ｎ型エミッタ不純物領域５６、ｎ型コレクタ取出領域５７をそれぞれ形成する。受光素子Ａの形成予定領域では、半導体層５４をドライエッチング等で薄層化あるいは除去し、素子分離領域にＬＯＣＯＳ法等を用いて絶縁層５８を形成し、ｎ型の不純物領域５９を形成する。そして、層間絶縁層６０を形成し、そこに電極用の開口を形成して、受光素子Ａの一方の電極６１及び他方の電極６２、ｎｐｎトランジスタＢのベース電極６３、コレクタ電極６４、エミッタ電極６５の各配線を形成する。その後、第２層以降の配線および表面保護層等を形成する。
【特許文献１】特開２００３−３７２５９公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記のような半導体装置では、半導体基板５１上に形成された半導体層５４をエッチング等により薄層化あるいは除去するため、受光素子Ａの受光部形成領域とｎｐｎトランジスタＢの形成領域との間にほぼ半導体層５４の厚さ分の段差が生じるため、層間絶縁層６０の平坦化が困難になるという問題があった。
【０００７】
本発明は上記問題点を解決した半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１にかかる発明は、半導体基板と、該半導体基板の上面に形成され前記半導体基板より高濃度で且つ前記半導体基板と同一導電型の第１の半導体層とを有し、該第１の半導体層の一部に受光素子を形成し該第１の半導体層の他の部分に別の素子を形成した半導体装置において、前記第１の半導体層における前記受光素子の形成予定領域の一部に形成した第１の絶縁層と、該第１の絶縁層の内部の上面から下面にかけて形成された連続する溝に埋め込まれた第２の絶縁層と、該第２の絶縁層の下面の前記第１の半導体層に形成され、前記第１の半導体層との界面で前記受光素子の受光部を形成する前記第１の半導体層と反対導電型の第２の半導体層とを有し、該第２の半導体層の一部が前記第１の半導体層の上面に延伸し、該上面に前記受光素子の一方の電極を配置したことを特徴とする。
【０００９】
請求項２にかかる発明は、半導体基板と、該半導体基板の上面に形成され前記半導体基板と反対導電型の第１の半導体層とを有し、該第１の半導体層と前記半導体基板との界面の一部で受光素子の受光部を形成し前記第１の半導体層の他の部分に別の素子を形成した半導体装置において、前記第１の半導体層における前記受光素子の形成予定領域の一部に形成した第１の絶縁層と、該第１の絶縁層の内部の上面から下面にかけて形成された連続する溝に埋め込まれた第２の絶縁層と、少なくとも該第２の絶縁層の下面の前記第１の半導体層に形成され、前記第１の半導体層と同一導電型でより高濃度の第２の半導体層とを有し、該第２の半導体層の一部が前記第１の半導体層の上面に延伸し、該上面に前記受光素子の一方の電極を配置したことを特徴とする。
【００１０】
請求項３にかかる発明は、半導体基板の上面に該半導体基板より高濃度で該半導体基板と同一導電型の第１の半導体層を形成し、該第１の半導体層の一部に受光素子を形成し該第１の半導体層の他の部分に別の素子を形成する半導体装置の製造方法において、前記第１の半導体層の上面における前記受光素子の形成予定領域の一部に第１の絶縁層を形成する第１の工程と、前記第１の絶縁層の内部に前記第１の半導体層に達する連続する溝を形成する第２の工程と、前記溝底に露出している前記第１の半導体層および前記第１の半導体層の上面の一部に延伸するように前記第１の半導体層と反対導電型の第２の半導体層を形成する第３の工程と、前記第１の絶縁層の前記溝を第２の絶縁層で埋める第４の工程と、前記第１の半導体層の上面に延伸する前記第２の半導体層の上面に前記受光素子の一方の電極を配置する第５の工程と、を有することを特徴とする。
【００１１】
請求項４にかかる発明は、半導体基板の上面に該半導体基板と反対導電型の第１の半導体層を形成し、該第１の半導体層と前記半導体基板との界面の一部で受光素子の受光部を形成し、該第１の半導体層の他の部分に別の素子を形成する半導体装置の製造方法において、前記第１の半導体層の上面における前記受光素子の形成予定領域の一部に第１の絶縁層を形成する第１の工程と、前記第１の絶縁層の内部に前記第１の半導体層に達する連続する溝を形成する第２の工程と、前記溝底に露出している前記第１の半導体層および前記第１の半導体層の上面の一部に延伸するように前記第１の半導体層と同一導電型で前記第１の半導体層より高濃度の第２の半導体層を形成する第３の工程と、前記第１の絶縁層の前記溝を第２の絶縁層で埋める第４の工程と、前記第１の半導体層の上面に延伸する前記第２の半導体層の上面に前記受光素子の一方の電極を配置する第５の工程と、を有することを特徴とする。
【００１２】
請求項５にかかる発明は、請求項３又は４に記載の半導体装置の製造方法において、前記半導体基板がシリコン基板からなり、前記第１および第２の半導体層が第１および第２のシリコン層からなり、前記第１の絶縁層が二酸化シリコン層からなり、前記第２の絶縁層が二酸化シリコン又は不純物を添加した二酸化シリコン層からなり、前記第１の工程は、前記第１のシリコン層の上面を選択熱酸化することにより前記二酸化シリコン層を形成する工程であり、前記第２の工程は、前記二酸化シリコン層に対するフッ酸系のエッチング溶液によるエッチング又はドライエッチングにより前記溝を形成する工程であり、前記第３の工程は、前記第１のシリコン層にイオン注入法あるいは熱拡散法により前記第２のシリコン層を形成する工程であり、前記第４の工程は、前記溝を二酸化シリコン又は不純物を添加した二酸化シリコンを用いＣＶＤ法により埋める工程である、ことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、第１の絶縁層の溝の下方に受光素子の受光部としてのｐｎ接合面が形成されるので、上面に入射した光がそのｐｎ接合面に到達するまでの半導体層内での距離が短くなり、短波長光であっても変換効率が高くなる。また、そのｐｎ接合面下方に形成される空乏層が広がり寄生容量を低減させることができる。さらに、第１の絶縁層の溝は第２の絶縁層で埋められるため、従来技術で生じていた半導体層の段差は生ぜず平坦化を実現でき、しかも受光素子の受光部上に電極を形成する必要がないために、受光部に到達する光をより効率よく光電変換できるとともに従来の配線技術をそのまま使用できる。さらに、第１の半導体層は受光素子以外の他の素子形成についても利用して所望の性能の実現することができる。
【発明を実施するための最良の形態】
【００１４】
図１は本発明の１つの実施例の受光素子ＡおよびバイポーラのｎｐｎトランジスタＢを一体化させた半導体装置の製造方法を示す図である。ここでは半導体としてシリコンを使用する例について説明するが、他の半導体あるいは化合物半導体を使用することもできることは勿論である。
【００１５】
まず、抵抗率５００Ωｃｍ程度の不純物濃度の低いｐ型シリコン基板１１にイオン注入法あるいは熱拡散法により、ｎｐｎトランジスタＢの形成予定領域表面にｎ型の埋込コレクタ領域１２を、受光素子Ａの形成領域にｐ型不純物領域１３をそれぞれ形成するための不純物領域を形成し、この後、シリコン基板１１上にエピタキシャル法を用いて抵抗率２０Ωｃｍ程度で厚さ１．０μｍ程度のｐ型シリコン層１４を成長させる。
【００１６】
ここで、シリコン基板をｎ型としてその上にエピタキシャル法を用いてｎ型シリコン層を形成してもそのシリコン層の表面に受光素子の受光部を形成することはできる。しかしながら、ｐ型シリコン基板１１の場合はその電位はグランドとなるが、ｎ型シリコン基板上にエピタキシャル法を用いてｎ型シリコン層を成長させた場合は、ｎ型シリコン基板に電源電圧が印加されるため、電源電圧にノイズが乗る事が懸念される。そこで、本実施例ではｐ型シリコン基板１１上に、エピタキシャル法を用いてｐ型シリコン層１４を成長させている。
【００１７】
次に、ｐｎｐトランジスタＢの形成領域のｐ型シリコン層１４の部分にｎウエル１５を形成してから、選択的熱酸化により、ｐ型シリコン層１４における素子分離領域と受光素子Ａの受光部形成予定領域に、厚さ０．８μｍ程度の二酸化シリコン層１６を形成する。また、イオン注入法あるいは熱拡散法により、受光素子Ａのｐ型不純物領域１３に接続されるｐ型不純物領域１７と、ｎｐｎトランジスタＢのｎ型埋込コレクタ領域１２に接続されるｎ型コレクタ取出領域１８をそれぞれ形成する。さらに、ｎｐｎトランジスタＢのｐ型ベース不純物領域１９、ｎ型エミッタ不純物領域２０を形成する（以上、図１(a)参照）。
【００１８】
次に、フォトグラフイーにより、受光素子Ａの受光部形成予定領域における二酸化シリコン層１６の上に格子状の開口パターンをパタニングし、フッ酸系のエッチング溶液によりあるいはドライエッチングにより格子形状の溝２１を形成する。このエッチングにおける二酸化シリコン層とシリコン層との選択比を二酸化シリコン層１６：シリコン層１４＝１０：１程度にする。形成された溝２１の内の最外周部分の溝を符号２１’で示した（図２も参照）。また、溝２１，２１’の深さは二酸化シリコン層１６の下層であるｐ型シリコン層１４まで到達する深さとし、その溝幅は０．５μｍ程度とする。
【００１９】
そして、イオン注入法あるいは熱拡散法により受光素子Ａの受光部形成予定領域の溝２１，２１’の下面およびｐ型シリコン層１４の上面の一部に、高濃度のｎ型不純物領域２２を０．１μｍ程度の深さになるように形成する。溝２１’の最外周部分のｐ型シリコン層１４の部分および上面に形成されるｎ型不純物領域２２の延伸部分を、符号２２’で示した（以上、図１(b)）。
【００２０】
更に、二酸化シリコン層１６に形成した溝２１，２１’を層厚１μｍ程度の層間絶縁層２３でＣＶＤ法により埋め込む。このとき、溝２１，２１’の幅と堆積させる層間絶縁層２３の厚みを適宜設定して溝２１，２１’の上面を平坦化させる（図１(c)）。なお、この層間絶縁膜２３としては、二酸化シリコン膜を使用してもよいが、これに軟化点の低い例えばボロンあるいはリン等の不純物を添加したものを使用すれば、堆積した後、加熱処理を行い、平坦化することもできる。
【００２１】
次に、層間絶縁層２３に電極用開口を形成し、受光素子Ａの一方の電極２４および他方の電極２５、ｎｐｎトランジスタＢのエミッタ電極２６、ベース電極２７およびコレクタ電極２８を形成する（図１(d)）。このとき、受光素子Ａの受光部での二酸化シリコン層１６の端のｎ型不純物領域２２’はｐ型シリコン層１４の表面と同じレベルまで延伸され形成するため、受光素子Ａの一方の電極２４は、その受光部から外れた位置で、しかも他方の電極２５やｎｐｎトランジスタＢの各電極２６〜２８と同じレベルで、ｐ型半導体１４の表面に形成できる。
【００２２】
なお、受光素子Ａの受光部における層間絶縁層２３の上面をフォトグラフイーおよびエッチングによって選択的に除去し、そこに反射防止層としての絶縁層を形成しても良い。また、第２層以降の配線や表面保護層がその後に形成される。
【００２３】
以上のようにして形成される受光素子Ａは、そのｎ型不純物領域２２がｐ型シリコン層１４の深い位置に形成されるので、そのｎ型不純物領域２２とｐｎ接合するｐ型シリコン層１４の側が薄くなり、そのｐ型シリコン層１４よりも低濃度のｐ型シリコン基板１１が近くなる。このため、ｐｎ接合面に形成される空乏層を従来の方法より、よりｐ型シリコン基板１１の内部にまで広げることが可能となり、寄生容量を低下させることができる。また、入射した光がｐｎ接合面に到達するまでの半導体層を通過する距離が短くなり、短波長光であってもその吸収が抑制され、変換効率が高くなる。さらに、ｐ型シリコン層１４に格子状にｎ型不純物領域２２を形成することにより、ｐ型シリコン層１４の表面全面に空乏層を形成でき、変換効率が高くなる。
【００２４】
なお、以上ではｐ型シリコン基板１１の上面のエピタキシャル法により形成するシリコン層１４をｐ型としたが、これをｎ型のシリコン層１４Ａにすることもできる。この場合は、図３に示すように、ｎ型不純物領域２２，２２’の下方の、ｎ型シリコン層１４Ａとｐ型シリコン基板１１との界面のｐｎ接合面により受光素子Ａの受光部が形成される。この場合も、当該受光部のｎ型シリコン層１４Ａが薄くなる。この図３に示す半導体装置では、バイポーラトランジスタとしてｎｐｎトランジスタを形成するためにｎウエル１５を形成したが、ｎ型のシリコン層１４Ａの濃度の設定によってはｎウエル１５を省略することもできる。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施例の受光素子およびｎｐｎトランジスタを有する半導体装置の製造工程を示す断面図である。
【図２】図１(b)の溝２１，２１’の部分の詳細な平面図である。
【図３】変形例の実施例の受光素子およびｎｐｎトランジスタを有する半導体装置の断面図である。
【図４】従来の受光素子およびｎｐｎトランジスタを有する半導体装置の断面図である。
【符号の説明】
【００２６】
１１：ｐ型シリコン基板
１２：ｎ型埋込コレクタ領域
１３：ｐ型不純物領域
１４：ｐ型シリコン層
１４Ａ：ｎ型シリコン層
１５：ｎウエル
１６：二酸化シリコン層
１７：ｐ型不純物領域
１８：ｎ型コレクタ取出領域
１９：ｐ型ベース不純物領域
２０：ｎ型エミッタ不純物領域
２１，２１’：溝
２２，２２’：ｎ型不純物領域
２３：層間絶縁層
２４：受光素子の一方の電極
２５：受光素子の他方の電極
２６：ｎｐｎトランジスタのエミッタ電極
２７：ｎｐｎトランジスタのベース電極
２８：ｎｐｎトランジスタのコレクタ電極
【図１】
2006156715.tif 000003
【図２】
2006156715.tif 000004
【図３】
2006156715.tif 000005
【図４】
2006156715.tif 000006