(57)【要約】【課題】ラッチ回路のリセット時間を短縮し、過熱異常時に起動回路を停止できるスイッチング電源装置を提供する。【解決手段】交流電源Ｖａｃをオンしたときにスイッチング素子Ｑ７のスイッチング動作を開始させるための起動電源を制御部４０ａに供給し、スイッチング動作を開始した後に起動電源の制御部への供給を停止する起動手段Ｑ１と、この起動手段に熱結合され且つ起動手段の過熱による異常を検出する過熱検出手段４５と、起動手段の過熱異常以外の異常時にスイッチング素子のスイッチング動作の停止状態を保持するラッチ手段４１と、ラッチ手段がスイッチング動作の停止状態を保持しているときに平滑コンデンサＣ１の電荷を放電させて交流電源をオフしたときのラッチ手段のリセットを早くし、過熱検出手段からの検出信号により起動手段を停止させる起動制御手段４８〜５０とを備える。【選択図】図１
2006060891.tif 000002
【特許請求の範囲】
【請求項１】
交流電源の交流入力電圧を整流し平滑コンデンサで平滑して得られた直流電圧を、制御部によりスイッチング素子をスイッチング動作させることにより、別の直流電圧に変換するスイッチング電源装置において、
前記交流電源をオンしたときに前記スイッチング素子のスイッチング動作を開始させるための起動電源を前記制御部に供給し、前記スイッチング素子のスイッチング動作を開始した後に前記起動電源の前記制御部への供給を停止する起動手段と、
この起動手段に熱結合され且つ前記起動手段の過熱による異常を検出する過熱検出手段と、
前記起動手段の過熱異常以外の異常時に前記スイッチング素子のスイッチング動作の停止状態を保持するラッチ手段と、
前記ラッチ手段が前記スイッチング動作の停止状態を保持しているときに前記平滑コンデンサの電荷を放電させて前記交流電源をオフしたときの前記ラッチ手段のリセットを早くし、前記過熱検出手段からの検出信号により前記起動手段を停止させる起動制御手段と、
を備えることを特徴とするスイッチング電源装置。
【請求項２】
前記ラッチ手段が前記スイッチング動作の停止状態を保持しているときに前記交流電源の交流入力電圧に基づき前記交流電源がオフしたことを検出する電圧検出手段を備え、
前記起動制御手段は、前記電圧検出手段により前記交流電源がオフしたことが検出されたとき、平均電流が前記交流電源をオンしたときの電流よりも大きい電流を流して前記平滑コンデンサの電荷を放電させることにより前記ラッチ手段のリセットを早くすることを特徴とする請求項１記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、平滑コンデンサの電荷を早く放電させることによりラッチ回路のリセット時間を短縮することができるスイッチング電源装置に関する。
【背景技術】
【０００２】
図５に従来のスイッチング電源装置の回路構成図を示す。図５において、全波整流回路ＲＣ１は、スイッチＳＷ１を介して入力される交流電源Ｖａｃの交流入力電圧を整流し、平滑コンデンサＣ１は、全波整流回路ＲＣ１で整流された電圧を平滑して直流電圧に変換する。平滑コンデンサＣ１の両端には、トランスＴの１次巻線Ｐ１（巻数ｎ１）とＦＥＴからなるスイッチング素子Ｑ７との直列回路が接続されている。制御部４０は、平滑コンデンサＣ１からの直流電圧により、スイッチング素子Ｑ７のスイッチング動作を制御する。トランスＴの２次巻線Ｓ１（巻数ｎ２）の両端にはダイオードＤ１と平滑コンデンサＣ３との直列回路が接続され、平滑コンデンサＣ３の出力電圧が図示しない負荷に供給される。検出器４３は、平滑コンデンサＣ３の出力電圧と基準電圧との誤差電圧を検出し、その誤差電圧を制御回路４４に出力する。
【０００３】
次に制御部４０の詳細について説明する。平滑コンデンサＣ１の両端にはＦＥＴＱ１と抵抗Ｒ２とコンデンサＣ２との直列回路が接続され、ＦＥＴＱ１のドレイン−ゲート間には抵抗Ｒ１が接続されている。抵抗Ｒ２とコンデンサＣ２との接続点とＦＥＴＱ１のゲート間にはＦＥＴＱ２が接続され、ＦＥＴＱ２のドレイン−ソース間にはツェナーダイオードＺＤ１が接続されている。ＦＥＴＱ２のドレイン−ゲート間には抵抗Ｒ４が接続され、ＦＥＴＱ２のゲートとコンデンサＣ２の一端との間にはＦＥＴＱ３が接続され、コンデンサＣ２の両端には抵抗Ｒ３とＦＥＴＱ４との直列回路が接続されている。
【０００４】
また、コンデンサＣ２の両端には、抵抗Ｒ５と抵抗Ｒ６との直列回路が接続されるとともに、抵抗Ｒ７と抵抗Ｒ８との直列回路が接続されている。コンパレータＣＰ１は、ヒステリシスを有する比較器であり、＋端子に抵抗Ｒ５と抵抗Ｒ６とで分圧された電圧を入力し、−端子に基準電圧Ｖｒ１を入力し、＋端子の電圧が、第１の閾値ＴＨ１以上になると出力がＨレベルになると共に閾値が第１の閾値ＴＨ１より小さい第２の閾値ＴＨ２に設定され、電圧が第２の閾値ＴＨ２以下になると出力がＬレベルになると共に閾値が第１の閾値にリセットされる。コンパレータＣＰ１の出力は、トランジスタＱ６のベース、ＦＥＴＱ３のゲートに出力される。
【０００５】
コンパレータＣＰ２は、−端子に抵抗Ｒ７と抵抗Ｒ８とで分圧された電圧を入力し、＋端子に基準電圧Ｖｒ２を入力し、コンパレータＣＰ１の第１の閾値ＴＨ１及び第２の閾値ＴＨ２より低い第３の閾値ＴＨ３に設定され、−端子の電圧が、第３の閾値ＴＨ３を超えると出力がＬレベルになり、第３の閾値ＴＨ３以下になると出力がＨレベルになる。コンパレータＣＰ２の出力は、ラッチ回路４１に出力される。
【０００６】
トランジスタＱ６のベース−コレクタ間には抵抗Ｒ９が接続され、トランジスタＱ６のコレクタ−エミッタ間にはツェナーダイオードＺＤ２が接続されている。トランジスタＱ６のエミッタは、トランジスタＱ５のベースに接続され、トランジスタＱ５のコレクタは抵抗Ｒ２とコンデンサＣ２との接続点に接続されている。トランジスタＱ５のベース−コレクタ間には抵抗Ｒ１０が接続され、トランジスタＱ５のコレクタは発振器４２と制御回路４４とに接続されている。
【０００７】
ラッチ回路４１は、コンパレータＣＰ２からのＨレベルによりリセットされ、制御回路４４から異常状態を示す制御不能検出信号を入力したとき、スイッチング素子Ｑ７のスイッチング動作を停止させるための発振停止信号を発振器４２に出力し且つスイッチング素子Ｑ７の停止状態を保持（セット）する。ラッチ回路４１の出力は、ＦＥＴＱ４のゲートに出力される。制御回路４４は、検出器４３からの誤差電圧に基づきスイッチング素子Ｑ７をオン／オフさせるための制御信号を生成して発振器４２に出力する。発振器４２は、制御回路４４からの制御信号とラッチ回路４１からの信号に基づきスイッチング素子Ｑ７のスイッチング動作を制御する。
【０００８】
図６は図５に示す従来のスイッチング電源装置の各部の動作を説明するためタイミングチャートである。図６において、Ｖａｃは交流電源の電圧、ＶＣ１は平滑コンデンサＣ１の電圧、ＶＬＴはラッチ回路４１の出力、ＶＱ１はＦＥＴＱ１の電圧、ＶＱ４はＦＥＴＱ４の電圧、ＶＣ２はコンデンサＣ２の電圧、ＶＣＰ１はコンパレータＣＰ１の出力、ＶＣＰ２はコンパレータＣＰ２の出力を示している。
【０００９】
以下、図５に示すスイッチング電源装置の動作を説明する。まず、スイッチＳＷ１がオンすると、交流電源Ｖａｃからの交流入力電圧は、全波整流回路ＲＣ１で整流され平滑コンデンサＣ１で平滑されて直流電圧に変換される。この直流電圧によりＦＥＴＱ１のゲート−ソース間電圧Ｖｇｓ、ツェナーダイオードＺＤ１、抵抗Ｒ２で決まる定電流がＦＥＴＱ１を流れ、コンデンサＣ２が充電される。
【００１０】
コンパレータＣＰ１は、抵抗Ｒ５と抵抗Ｒ６とで分圧された電圧ＶＣ２が第１の閾値ＴＨ１以上になると出力ＶＣＰ１がＨレベルになると共に閾値が第１の閾値ＴＨ１より小さい第２の閾値ＴＨ２に設定され、電圧ＶＣ２が第２の閾値ＴＨ２以下になると出力ＶＣＰ１がＬレベルになると共に閾値が第１の閾値ＴＨ１にリセットされる。コンパレータＣＰ２は、第３の閾値ＴＨ３に設定され、電圧ＶＣ２が第３の閾値ＴＨ３を超えると出力ＶＣＰ２がＬレベルになり、第３の閾値ＴＨ３以下になると出力ＶＣＰ２がＨレベルになる。
【００１１】
スイッチＳＷ１をオンした直後はコンデンサＣ２に充電されず、コンパレータＣＰ２の−端子の電位は低いので、コンパレータＣＰ２の出力はＨレベルになり、ラッチ回路４１は、コンパレータＣＰ２からのＨレベルによりリセットされる。コンパレータＣＰ１の＋端子の電位も低いので、コンパレータＣＰ１の出力はＬレベルになる。このため、トランジスタＱ６はオンし、トランジスタＱ５はオフするため、平滑コンデンサＣ１の直流電圧は、発振器４２、制御回路４４に供給されない。このため、スイッチング素子Ｑ７は停止状態である。
【００１２】
次に、コンデンサＣ２はＦＥＴＱ１に流れる電流により徐々に充電され、コンデンサＣ２の電圧ＶＣ２がコンパレータＣＰ２の第３の閾値ＴＨ３を超えると、コンパレータＣＰ２の出力ＶＣＰ２はＬレベルになり、ラッチ回路４１はセット信号を受け付ける状態になる。
【００１３】
さらに、コンデンサＣ２の電圧ＶＣ２がコンパレータＣＰ１の第１の閾値ＴＨ１まで達すると、コンパレータＣＰ１の出力ＶＣＰ１はＨレベルになる。このため、ＦＥＴＱ３がオンし、ＦＥＴＱ２がオンし、ＦＥＴＱ１がオフするので、コンデンサＣ２の充電が停止する。また、トランジスタＱ６がオフし、トランジスタＱ５がオンになるので、コンデンサＣ２からの直流電圧がトランジスタＱ５を介して発振器４２、制御回路４４に供給される。このため、発振器４２、制御回路４４が動作を開始し、発振器４２からの信号によりスイッチング素子Ｑ７のスイッチング動作が開始される。なお、スイッチＳＷ１をオンした時からスイッチング素子Ｑ７がスイッチング動作を開始する時までの時間が起動時間になる。起動時間は、ＦＥＴＱ１を流れる電流とコンデンサＣ２の容量とで決定される。
【００１４】
次に、スイッチング素子Ｑ７がスイッチング動作を開始すると、エネルギーがトランスＴを介して１次側から二次側へ伝達され、トランスＴ２の２次巻線Ｓ１に発生した電圧は、ダイオードＤ１及び平滑コンデンサＣ３により整流平滑されて直流電圧が出力される。制御回路４４は、検出器４３からの誤差電圧に基づき制御信号を生成し、制御信号によりスイッチング素子Ｑ７のオン幅を変えて平滑コンデンサＣ３の出力電圧を所定の電圧に制御する。また、トランスＴの３次巻線Ｐ２とダイオードＤ４とで生成された補助電源をトランジスタＱ５を介して発信器４２及び制御回路４４に供給し、スイッチング素子Ｑ７のスイッチング動作を継続させる。
【００１５】
次に、スイッチＳＷ１がオフすると、平滑コンデンサＣ１の電圧ＶＣ１が低下し始める。このため、平滑コンデンサＣ３の出力電圧を所定の電圧に制御できなくなり、３次巻線Ｐ２による補助電源の電圧が低下し、コンデンサＣ２の電圧ＶＣ２も低下する。そして、電圧ＶＣ２がコンパレータＣＰ１の第２の閾値ＴＨ２になると、コンパレータＣＰ１の出力ＶＣＰ１が反転してＬレベルになり、トランジスタＱ６がオンして、トランジスタＱ５がオフするので、発振器４１、制御回路４４への電源供給が遮断され、スイッチング素子Ｑ７はスイッチング動作を停止する。また、ＦＥＴＱ３がオフし、ＦＥＴＱ２がオフになる。このため、ＦＥＴＱ１がオンし、コンデンサＣ２の充電を開始する。しかし、平滑コンデンサＣ１の電圧は低下しているため、充電できず、制御回路４４が動作を再開することはない。
【００１６】
また、時刻ｔ１において平滑コンデンサＣ３の出力電圧が過電圧などの異常状態になると、検出器４３は、過電圧などの異常状態を検出し、異常状態検出信号を制御回路４４に出力する。制御回路４４は、異常状態検出信号に基づき制御不能検出信号をラッチ回路４１に出力してラッチ回路４１をセットする。このため、ラッチ回路４１の出力ＶＬＴである発振停止信号はＨレベルになり、発振器４２は、発振停止信号により発振停止し、スイッチング素子Ｑ７はスイッチング動作を停止する。
【００１７】
また、ラッチ回路４１からの出力ＶＬＴによりＦＥＴＱ４がオンし、抵抗Ｒ３を介してコンデンサＣ２の電荷が放電する。このため、コンデンサＣ２の電圧ＶＣ２が低下していき、時刻ｔ２においてコンパレータＣＰ１の第２の閾値ＴＨ２になると、コンパレータＣＰ１の出力ＶＣＰ１が反転してＬレベルになる。このため、トランジスタＱ６がオンし、トランジスタＱ５がオフするので、発振器４２、制御回路４４に電源が供給されなくなる。また、ＦＥＴＱ３がオフし、ＦＥＴＱ２がオフになるため、ＦＥＴＱ１がオンする。スイッチＳＷ１はオフされていないので、平滑コンデンサＣ１には充分な電圧があることから、平滑コンデンサＣ１の直流電圧によりコンデンサＣ２が充電される。ここでは、抵抗Ｒ３による放電電流よりＦＥＴＱ１による充電電流の方が大きく設定されているので、コンデンサＣ２の電圧ＶＣ２は上昇し始める。コンデンサＣ２の電圧ＶＣ２が時刻ｔ３において第１の閾値ＴＨ１に達すると、ＦＥＴＱ３がオンし、ＦＥＴＱ２がオンするので、ＦＥＴＱ１がオフして、コンデンサＣ２の充電は停止する。すると、コンデンサＣ２は抵抗Ｒ３による放電だけになるので、コンデンサＣ２の電圧ＶＣ２が下降し始める。時刻ｔ４において電圧ＶＣ２が第２の閾値ＴＨ２まで低下すると、前述のようにコンデンサＣ２が充電される。このとき、ラッチ回路４１により発振器４２が停止してスイッチング素子Ｑ７のスイッチング動作を停止しているため、３次巻線Ｃ１などによる補助電源はなくなるが、以上の動作を繰り返すことによりコンデンサＣ２はある電圧を保持して各コンパレータＣＰ１，ＣＰ２、ラッチ回路４１等は動作を継続する。この状態では、ラッチ回路４１により発振器４２は停止し、ラッチ回路４１が動作しているときに必要な電力は僅かであり、ＦＥＴＱ１からは連続して供給する必要はないので、ＦＥＴＱ１がオン／オフを繰り返しながら供給する僅かな電力で十分である。
【００１８】
ここで、時刻ｔ６においてスイッチＳＷ１がオフすると、平滑コンデンサＣ１の電荷は、ＦＥＴＱ１がオンした時に、ＦＥＴＱ１、抵抗Ｒ２、抵抗Ｒ３、ＦＥＴＱ４を介して放電され、平滑コンデンサＣ１の電圧ＶＣ１が低下する。平滑コンデンサＣ１の電圧ＶＣ１が十分に低下して、ＦＥＴＱ１によるコンデンサＣ２への充電ができなくなると、コンデンサＣ２の放電のみとなる（時刻ｔ９付近）。時刻ｔ１０において、コンデンサＣ２の電圧ＶＣ２が第３の閾値ＴＨ３以下になると、コンパレータＣＰ２の出力ＶＣＰ２が反転してＨレベルになり、このＨレベルによりラッチ回路４１をリセットする。この状態では、平滑コンデンサＣ１の電圧は十分に低く、スイッチング素子Ｑ７のスイッチング動作を再開できない。
【００１９】
このように、平滑コンデンサＣ３の出力電圧により過電圧などの異常を検出し、ラッチ回路４１がセットされると（時刻ｔ１）、スイッチＳＷ１をオフしたとき（時刻ｔ６）からラッチ回路４１がリセットされるとき（時刻ｔ１０）までのリセット時間には、スイッチＳＷ１を再度オンしてもスイッチング電源は動作できない。このため、スイッチング電源を再起動させるためには、平滑コンデンサＣ１を十分に放電してラッチ回路４１をリセットする必要がある。
【００２０】
このように従来のスイッチング電源装置にあっては、ラッチ回路４１がセットされた時は、起動回路からラッチ回路４１の動作を継続するための電源を供給するが、目的が異なるので、スイッチＳＷ１をオフしたときの平滑コンデンサＣ１の放電時間の短縮は考慮されない。
【００２１】
また、平滑コンデンサＣ１の電荷を早く放電させる技術としては、特許文献１がある。特許文献１は、電源スイッチをオフしてから再投入する時に、突入電流制限回路が正常に動作しない時間を短くするために、平滑コンデンサを早く放電させて、突入電流制限回路を早くリセットさせる方法であり、図７を参照してその内容を説明する。
【００２２】
まず、運転スイッチ２がオンすると、全波整流ダイオードブリッジ４からの整流電圧により突入電流制限用抵抗２８を介して１次側平滑コンデンサ１６の充電が開始されるとともに、スイッチング制御回路２５のＶｃｃ端子に電圧が印加される。このとき、ツェナーダイオード３１は通電されるので、トランジスタ３３はオフのままである。これにより、フォトカプラ３４はオフであるため、スイッチング制御回路２５のＯＰ端子にスイッチング素子１７をオフするための停止信号が供給されることはない。スイッチング制御回路２５のＶｃｃ端子への電圧は、１次側平滑コンデンサ１６の充電に伴って上昇し、所定電圧（スイッチング制御回路２５の起動電位）に達すると、スイッチング制御回路２５が起動して、スイッチング素子１７のスイッチング動作を開始する。すると、トランス１８を介してトライアック１５をオンし、トランス１８の二次側は整流平滑回路９，１４により安定した直流電圧を負荷３１に供給する。また、１次側平滑コンデンサ１６の充電電圧はツェナーダイオード３８，３９の動作電圧よりも高いので、トランジスタ３６はオフしている。
【００２３】
この状態で、運転スイッチ２がオフすると、トランジスタ３３がオンする。これにより、フォトカプラ３４がオンし、スイッチング制御回路２５のＯＰ端子へ停止信号が供給される。これにより、スイッチング制御回路２５が停止状態となり、スイッチング素子１７のスイッチング動作が停止する。また、１次側平滑コンデンサ１６の自然放電が開始する。そして、１次側平滑コンデンサ１６の印加電圧が所定電圧まで低下すると、ツェナーダイオード３８，３９が通電しなくなり、トランジスタ３６がオンする。このため、スイッチング制御回路２５のＶｃｃ端子の電源電圧が低下し、１次側平滑コンデンサ１６は抵抗２７を介して急速に放電する。そして、スイッチング制御回路２５のＶｃｃ端子の電源電圧が起動電圧Ｖａより低い所定電圧Ｖｂまで低下すると、スイッチング制御回路２５の停止状態が解除される。これにより、スイッチング制御回路２５は、再び駆動可能となる。
【００２４】
即ち、ツェナーダイオード３１、抵抗３２、トランジスタ３３、フォトカプラ３４、抵抗３５からなる入力電圧を検知する検出回路により、入力電圧がなくなったことを検知したときに、スイッチング制御回路２５を停止させる。そして、１次側平滑コンデンサ１６の電圧をツェナーダイオード３９，３８で検知し、検出した電圧が所定電圧以下になったときに、トランジスタ３６をオンさせて、１次側平滑コンデンサ１６の電荷を抵抗２７とトランジスタ３６で放電させる。
【特許文献１】特開平７−１６３１４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００２５】
しかしながら、図５に示すスイッチング電源装置では、ラッチ回路４１がセットされてスイッチング素子Ｑ７のスイッチング動作が停止すると、スイッチＳＷ１をオフしてから平滑コンデンサＣ１が十分に放電するまで（ラッチ回路４１がリセットされるリセット時間）、電源を再投入できない。特に、平滑コンデンサＣ１は停電時の出力保証時間を長くするため、大きな容量を必要とする。しかし、この容量が大きいとラッチ回路４１がリセットされる時間が長くなる。
【００２６】
また、ラッチ回路４１がセットされてスイッチング素子Ｑ７のスイッチング動作が停止した場合でも、ラッチ回路４１を動作させるため、入力側から起動回路を介して制御部４０へ電源を供給する。スイッチＳＷ１をオフすると、平滑コンデンサＣ１に蓄積されたエネルギーは、起動回路により放電されるが、通常ではラッチ回路４１を保持させるために必要な電力を供給するだけで済むので、リセット時間はあまり短くならない。また、起動回路には入力電圧とほぼ同電圧が印加されるため、起動回路に流れる電流を大きくするとロスが大きくなり、発熱する。平滑コンデンサＣ１の容量が大きくなると、放電エネルギーが大きくなるので、より発熱が大きくなる。また、平滑コンデンサＣ１と並列に放電抵抗を接続すれば放電は早くなるが、常時、放電抵抗に電圧が印加されるので、ロスを発生し、効率を悪化させる。
【００２７】
一方、特許文献１にあっては、運転スイッチ２がオフすると起動時より大きな電流で１次側平滑コンデンサ１６を放電させることができるが、起動中は常時、起動抵抗２７に電圧が印加され、抵抗２７には常時、電力損失が生じ、効率が低下する。また、起動電流と１次側平滑コンデンサ１６の放電電流を個別に調整できないので、起動時間、ラッチ回路のリセット時間を任意に設定できない。何らかの外部異常により入力電圧が低下し、ツェナーダイオード３８，３９が導通しなくなると、放電回路が働き、抵抗２７が過熱する可能性がある。
【００２８】
本発明は、入力側の平滑コンデンサの電荷を早く放電させることによりラッチ回路のリセット時間を短縮して、しかも過熱異常時に起動回路を停止できるスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００２９】
上記課題を解決するために、請求項１の発明は、交流電源の交流入力電圧を整流し平滑コンデンサで平滑して得られた直流電圧を、制御部によりスイッチング素子をスイッチング動作させることにより、別の直流電圧に変換するスイッチング電源装置において、前記交流電源をオンしたときに前記スイッチング素子のスイッチング動作を開始させるための起動電源を前記制御部に供給し、前記スイッチング素子のスイッチング動作を開始した後に前記起動電源の前記制御部への供給を停止する起動手段と、この起動手段に熱結合され且つ前記起動手段の過熱による異常を検出する過熱検出手段と、前記起動手段の過熱異常以外の異常時に前記スイッチング素子のスイッチング動作の停止状態を保持するラッチ手段と、前記ラッチ手段が前記スイッチング動作の停止状態を保持しているときに前記平滑コンデンサの電荷を放電させて前記交流電源をオフしたときの前記ラッチ手段のリセットを早くし、前記過熱検出手段からの検出信号により前記起動手段を停止させる起動制御手段とを備えることを特徴とする。
【００３０】
請求項２の発明は、請求項１記載のスイッチング電源装置において、前記ラッチ手段が前記スイッチング動作の停止状態を保持しているときに前記交流電源の交流入力電圧に基づき前記交流電源がオフしたことを検出する電圧検出手段を備え、前記起動制御手段は、前記電圧検出手段により前記交流電源がオフしたことが検出されたとき、平均電流が前記交流電源をオンしたときの電流よりも大きい電流を流して前記平滑コンデンサの電荷を放電させることにより前記ラッチ手段のリセットを早くすることを特徴とする。
【発明の効果】
【００３１】
本発明によれば、起動制御手段は、ラッチ手段がスイッチング動作の停止状態を保持しているときに平滑コンデンサの電荷を放電させて交流電源をオフしたときのラッチ手段のリセットを早くするので、ラッチ手段のリセット時間を短縮できる。また、起動制御手段は、過熱検出手段からの検出信号により起動手段を停止させるので、周囲温度が高い場合に起動手段が過熱しても起動手段を停止できるので、安全に放電時の電流を増加できる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明のスイッチング電源装置の実施の形態を図面を参照しながら詳細に説明する。
【実施例１】
【００３３】
図１は本発明の実施例１のスイッチング電源装置の回路構成図である。図５に示す従来のスイッチング電源装置では、ＦＥＴＱ１に流れる電流は、起動時、停止時、ラッチ回路動作時（発振停止信号出力時）のそれぞれの時に機能を満足し、且つＦＥＴＱ１が過熱しない程度の電流に設定していた。このため、ＦＥＴＱ１の電流は、大きな電流を必要とせず、ラッチ回路４１がセットされてスイッチＳＷ１をオフした場合に起動回路で平滑コンデンサＣ１を放電しても、リセット時間を短縮できなかった。
【００３４】
そこで、図１に示す実施例１のスイッチング電源装置は、図５に示す従来のスイッチング電源装置に対して、さらに、過熱検出器４５、アンド回路４６、インバータ４７、ナンド回路４８，４９，５０、コンパレータＣＰ３、抵抗Ｒ１３，１４を設け、起動回路に流す電流を大きく設定して、ラッチ回路４１がセットされたとき平滑コンデンサＣ１の電荷を起動回路で放電させ、スイッチＳＷ１をオフしたときの平滑コンデンサＣ１の放電を早くして、リセット時間を短縮させたことを特徴とする。
【００３５】
ＦＥＴＱ１〜Ｑ３と抵抗Ｒ１，Ｒ２，Ｒ４とツェナーダイオードＺＤ１は、起動回路を構成し、この起動回路は、スイッチＳＷ１をオンしたときにスイッチング素子Ｑ７のスイッチング動作を開始させるための起動電源を制御部４０ａへ供給し、スイッチング素子Ｑ７のスイッチング動作を開始した後には起動電源の制御部４０ａへの供給を停止する。
【００３６】
ラッチ回路４１は、出力の過電圧などにより保護回路が動作したとき（本発明とは別に設けられた過熱保護を含む。）などにより制御回路４４ａから制御不能信号が出力された時にセットされて、スイッチング素子Ｑ７のスイッチング動作の停止状態を保持する。
【００３７】
過熱検出器４５は、ＦＥＴＱ１と熱結合してＦＥＴＱ１の温度を検出し、所定の温度を超えたときにＦＥＴＱ１の過熱異常検出を示すＨレベルの検出信号を出力する。インバータ４７は、過熱検出器４５の出力を反転する。アンド回路４６は、ラッチ回路４１の出力とインバータ４７の出力とのアンドをとり、その出力をＦＥＴＱ４のゲートに出力する。ナンド回路５０は、ラッチ回路４１の出力とコンパレータＣＰ３の出力とのナンドをとり、その出力をナンド回路４９に出力する。ナンド回路４９は、ナンド回路５０の出力とコンパレータＣＰ１の出力とのナンドをとり、その出力をナンド回路４８に出力する。ナンド回路４８は、ナンド回路４９の出力とインバータ４７の出力とのナンドをとり、ＦＥＴＱ３のゲートに出力する。
【００３８】
インバータ４７及びナンド回路４８〜５０は、ラッチ回路４１がスイッチング素子Ｑ７のスイッチング動作の停止状態を保持しているときに平滑コンデンサＣ１の電荷を放電させてスイッチＳＷ１をオフしたときのラッチ回路４１のリセットを早くし、過熱検出器４５からの検出信号により起動回路を停止させる起動制御手段を構成する。なお、起動制御手段は、過熱検出器４５からの検出信号により起動回路を停止させる代わりに、過熱検出器４５からの検出信号により起動回路に流れる電流を低減させるように構成しても良い。
【００３９】
平滑コンデンサＣ１の両端には、抵抗１３と抵抗１４との直列回路が接続され、抵抗１３と抵抗１４との接続点はコンパレータＣＰ３の−端子に接続される。コンパレータＣＰ３は、平滑コンデンサＣ１の電圧を検出するもので、抵抗Ｒ１３と抵抗Ｒ１４との分割電圧が基準電圧Ｖｒ３以下になったときにＨレベルをナンド回路５０に出力する。抵抗Ｒ１３，抵抗１４、基準電圧Ｖｒ３、コンパレータＣＰ３は、入力電圧低下検出回路を構成する。
【００４０】
また、ナンド回路４８，４９，５０は、ラッチ回路４１がセットされて発振停止信号が出力され且つ平滑コンデンサＣ１の電圧が基準電圧Ｖｒ３以下になった時にＦＥＴＱ１をオンさせ、起動回路は、スイッチＳＷ１をオンしたときの電流よりも大きい電流を流して平滑コンデンサＣ１を連続して放電させ、ラッチ回路４１のリセットを早くする。即ち、入力電圧低下検出回路は、平滑コンデンサＣ１の電圧を監視することでスイッチＳＷ１がオフしたことを検出し、起動回路は、ラッチ回路４１がセットされ且つスイッチＳＷ１がオフしたときには平滑コンデンサＣ１の電荷を放電させる平均電流を増加させてより早く放電させる。
【００４１】
以上の構成において、実施例１では、起動回路に流れる電流を大きくすることにより、平滑コンデンサＣ１の電荷をより早く放電させる。即ち、起動回路を積極的に利用することにより、僅かな部品を追加するのみで平滑コンデンサＣ１の電荷を放電させることができる。また、ＦＥＴＱ１に熱結合させた過熱検出器４５を設けたので、周囲温度などを考慮せずに安全にＦＥＴＱ１に流れる電流を増加できる。過熱検出器４５は、ＦＥＴＱ１の温度が所定の温度まで上昇したときに過熱異常を検出して、検出信号によりＦＥＴＱ１をオフさせて保護する。このため、安全にＦＥＴＱ１に流す電流を大きくでき、ラッチ回路４１のリセット時間を短くすることができる。
【００４２】
次にこのように構成された実施例１のスイッチング電源装置の動作を図２に示すタイミングチャートを参照しながら説明する。
【００４３】
なお、通常状態では、図５に示す従来のものと同じであるため通常状態の説明は省略する。また、出力電圧が過電圧などの異常状態になってスイッチング素子Ｑ７がスイッチング動作を停止しても、ＦＥＴＱ１がオン／オフを繰り返しながら、ラッチ回路４１等が動作するのに必要な電源を供給するのも図５に示す従来のものと同じである。
【００４４】
ここでは、時刻ｔ１にラッチ回路４１がセットされてスイッチング素子Ｑ７のスイッチング動作を停止し、ラッチ回路４１がこの停止状態を保持しているときに時刻ｔ６にスイッチＳＷ１をオフした後の動作を説明する。
【００４５】
なお、時刻ｔ１〜時刻ｔ８までは、ＦＥＴＱ１は一定周期でオン／オフするため、コンデンサＣ２の電圧Ｖｃ２が第１の閾値ＴＨ１と第２の閾値ＴＨ２との間の電圧を交互に繰り返している。
【００４６】
まず、時刻ｔ６にスイッチＳＷ１をオフすると、起動回路により平滑コンデンサＣ１の電荷が低下していく。このとき、コンパレータＣＰ３は、平滑コンデンサＣ１の電圧を検出し、平滑コンデンサＣ１の電圧が基準電圧Ｖｒ３以下になった時（時刻ｔ９）に、Ｈレベルをナンド回路５０に出力する。
【００４７】
ナンド回路５０は、コンパレータＣＰ３からのＨレベルとラッチ回路４１からのＨレベルとのナンドをとり、Ｌレベルをナンド回路４９に出力する。ナンド回路４９は、コンパレータＣＰ１からのＨレベルとナンド回路５０からのＬレベルとのナンドをとり、Ｈレベルをナンド回路４８に出力する。そして、ナンド回路４８は、ナンド回路４９からのＨレベルとインバータ４７からのＨレベル（過熱検知していないとき）とのナンドをとり、時刻ｔ９以降、常時、ＦＥＴＱ３とＦＥＴＱ２とをオフさせ、ＦＥＴＱ１を連続してオンさせる。
【００４８】
また、図５に示す従来のスイッチング電源装置と同様に、ラッチ回路４１がセットされた時点（時刻ｔ１）では、ＦＥＴＱ４はオンしているので、平滑コンデンサＣ１の電荷は、ＦＥＴＱ１、抵抗Ｒ２、抵抗Ｒ３、ＦＥＴＱ４を介して常に早く放電されるとともに、平滑コンデンサＣ１からの電荷はコンデンサＣ２に蓄積され、蓄積された電荷は抵抗Ｒ３を介して放電される。このため、コンデンサの電圧Ｖｃ２が第１の閾値ＴＨ１よりも大きい値に上昇した後、平滑コンデンサＣ１の電荷が放電されるにつれて平滑コンデンサＣ１の電圧Ｖｃ１が低下していくため、コンデンサＣ２の電圧Ｖｃ２も低下していく。そして、電圧Ｖｃ２は時刻ｔ１２に第３の閾値ＴＨ３まで低下する。即ち、ＦＥＴＱ１を連続してオンさせて電流を大きくして平滑コンデンサＣ１の電荷をより早く放電させる。このため、リセット時間は、時刻ｔ６〜時刻ｔ１２までの時間となり、ラッチ回路４１が従来より早くリセットされることになる。
【００４９】
また、実施例１では、ラッチ回路４１がセットされて平滑コンデンサＣ１の電圧ＶＣ１が基準電圧Ｖｒ３より下がった時には、ＦＥＴＱ１は常にオンし、ＦＥＴＱ１に流れる電流を増やしているので、ＦＥＴＱ１の損失が増えて温度が上昇する。そして、時刻ｔ１０〜ｔ１１に、ＦＥＴＱ１の温度が所定の温度を超えた場合には、ＦＥＴＱ１に熱結合させた過熱検知器４５がＦＥＴＱ１の過熱異常を検知してＨレベルをインバータ４７を介してアンド回路４６とナンド回路４８に出力する。アンド回路４６は、インバータ４７からのＬレベルとラッチ回路４１からのＨレベルとのアンドをとり、ＬレベルをＦＥＴＱ４に出力する。このため、ＦＥＴＱ４がオフし、コンデンサＣ２の放電を停止する。
【００５０】
また、ナンド回路４８は、インバータ４７からのＬレベルとナンド回路４９からのＨレベルとのナンドをとり、ＦＥＴＱ３にＨレベルを出力するので、ＦＥＴＱ２，ＦＥＴＱ３がオンし、ＦＥＴＱ１がオフする。このとき、ＦＥＴＱ１の温度が下がるまでＦＥＴＱ１に電流を流さないので、設定電流を大きくしても、部品を破損させることはない。
【実施例２】
【００５１】
図３は本発明の実施例２のスイッチング電源装置の回路構成図である。図３に示す実施例２は、交流入力電圧を監視して交流入力がなくなった場合にＦＥＴＱ１を常時オンし、且つＦＥＴＱ９をオンさせＦＥＴＱ８をオンさせることで、抵抗Ｒ１１を短絡させることにより、起動回路に流れる電流を増加させ、より効率的に平滑コンデンサＣ１の電荷を放電して、リセット時間を短縮することを特徴とする。
【００５２】
図３において、全波整流回路ＲＣ１の一端ＴＰ１にはダイオードＤ２のアノードが接続され、全波整流回路ＲＣ１の他端ＴＰ２にはダイオードＤ３のアノードが接続されている。ダイオードＤ２及びダイオードＤ３のカソード同士は共通接続され、この接続点は、抵抗Ｒ１３及びコンデンサＣ４の各々の一端に接続されている。抵抗Ｒ１３と抵抗Ｒ１４との直列回路にはコンデンサＣ４が並列に接続されている。ダイオードＤ２，Ｄ３、抵抗Ｒ１３、抵抗Ｒ１４、コンパレータＣＰ３、基準電圧Ｖｒ３は、入力電圧検出回路を構成する。コンパレータＣＰ３は、ダイオードＤ２，Ｄ３とコンデンサＣ４とにより全波整流回路ＲＣ１からの入力電圧をより正確に監視することにより、正確に入力電圧の遮断を検出できる。
【００５３】
抵抗Ｒ２とコンデンサＣ２との間には抵抗Ｒ１１が接続され、この抵抗Ｒ１１には並列にＦＥＴＱ８が接続され、ＦＥＴＱ８のドレイン−ゲート間には抵抗Ｒ１２が接続されている。ＦＥＴＱ８のゲートとコンデンサＣ２の一端との間にはＦＥＴＱ９が接続されている。アンド回路４６ｂは、コンパレータＣＰ３からの出力とラッチ回路４１からの出力とのアンドをとり、アンド出力をＦＥＴＱ９のゲートに出力する。
【００５４】
次にこのように構成された実施例２のスイッチング電源装置の動作を図４に示すタイミングチャートを参照しながら説明する。
【００５５】
なお、平滑コンデンサＣ３の出力電圧の異常等によりスイッチング素子Ｑ７がスイッチング動作を停止した場合、ＦＥＴＱ１がオン／オフを繰り返してラッチ回路４１等をセットさせるための電源を供給するのは、図５に示す従来のものと同様であるため、その詳細は省略する。
【００５６】
まず、コンデンサＣ４は平滑コンデンサＣ１に対して十分小さい容量とし、交流入力電圧がなくなると、直ちに平滑コンデンサＣ１より十分早く電圧が放電されるように抵抗Ｒ１３、抵抗１４、コンデンサＣ４を設定し、かつ、交流入力電圧が正常な場合にはコンパレータＣＰ３の出力がＬレベルになるように抵抗Ｒ１３、抵抗Ｒ１４、コンデンサＣ４を設定しておく。
【００５７】
まず、時刻ｔ１において、ラッチ回路４１がセットされ、且つ交流入力電圧がある場合（スイッチＳＷ１がオン）には、コンパレータＣＰ３の出力はＬレベルであるため、ナンド回路５０の出力はＨレベルになり、ナンド回路４９の出力は、コンパレータＣＰ１の出力に依存して動作するので、従来と同じ動作になる。
【００５８】
時刻ｔ６において交流入力電圧がなくなると（スイッチＳＷ１をオフ）、時刻ｔ９において、コンパレータＣＰ３の出力はＨレベルになり、ラッチ回路４１がラッチされているときには、ナンド回路５０の出力はＬレベルになる。この場合、コンパレータＣＰ１の出力に関係なくナンド回路４９の出力はＨレベルになり、ナンド回路４８は、ＦＥＴＱ３にＬレベルを出力してＦＥＴＱ３、ＦＥＴＱ２をオフさせ、ＦＥＴＱ１がオンする。
【００５９】
また、アンド回路４６ｂは、コンパレータＣＰ３からのＨレベルとラッチ回路４１からのＨレベルとのアンドをとり、ＦＥＴＱ９，ＦＥＴＱ８をオンさせる。このため、ＦＥＴＱ１に流れる電流が増加する。このとき、ＦＥＴＱ１には通常状態（例えば時刻ｔ２〜時刻ｔ８）よりも約２倍の電流が流れ、また、ＦＥＴ１Ｑ１は、電圧ＶＣ２がコンパレータＣＰ１の第２の閾値ＴＨ２と第１の閾値ＴＨ１との間にあるときにオン／オフするので、時刻ｔ１０〜時刻ｔ１２においては、オン時間及びオフ時間が通常状態よりも短くなる。
【００６０】
そして、平滑コンデンサＣ１の電荷が放電されるにつれて平滑コンデンサＣ１の電圧Ｖｃ１が低下していくと、コンデンサＣ２の電圧Ｖｃ２が第２の閾値ＴＨ２から第１の閾値ＴＨ１に達するまでの時間が長くなるため、時刻ｔ１４〜時刻ｔ１５においては、ＦＥＴＱ１のオン時間が徐々に長くなっていく。そして、電圧Ｖｃ２は時刻ｔ１６に第３の閾値ＴＨ３まで低下する。従って、平滑コンデンサＣ１の電荷が効率的に早く放電されるので、ラッチ回路４１のリセット時間を効率的に短縮できる。リセット時間は、時刻ｔ６〜時刻ｔ１６までの時間となる。
【００６１】
また、このとき、ナンド回路５０の入力にはラッチ回路４１の出力も入力されるので、ラッチ回路４１がセットされている時（ラッチ回路４１の出力がＨレベルの時）だけコンパレータＣＰ３からの信号により、上述した動作を行う。
【００６２】
また、過熱検知器４５を設けているので、時刻ｔ１２において、過熱検知器４５が動作してＨレベルを出力すると、インバータ４７、アンド回路４６ａにより、ＦＥＴＱ４がオフし、抵抗Ｒ３によるコンデンサＣ２の放電が停止する。また、ナンド回路４８がＨレベルをＦＥＴＱ３に出力するので、ＦＥＴＱ３がオンしＦＥＴＱ２がオンし、ＦＥＴＱ１がオフし、ＦＥＴＱ１を過熱による破損から保護する。ＦＥＴＱ１の温度が下がると過熱検出器４５の出力はＬレベルになり、再び、ＦＥＴＱ１及びＦＥＴＱ４がオンし、ＦＥＴＱ１、抵抗Ｒ２、抵抗Ｒ３、ＦＥＴＱ４により平滑コンデンサＣ１の電荷を放電する。
【００６３】
また、電源が停止した場合に、外部要因によるものか、スイッチング電源内部の要因によるものかを確認するための最も簡単に実施できる方法は電源を再投入することである。しかし、正常なスイッチング電源でも保護回路などが働き停止した場合などには、入力をオフしてラッチ回路がリセットしてから電源を再投入しないと動作しない。リセット時間が長いとリセットしないとき電源を再投入して判断を間違え易くなる。
【００６４】
また、実施例１，２のスイッチング電源装置では、使用する部品の集積回路化が可能であり、集積回路化により外付け部品を不要にすることができる。このため、実装スペース、部品コスト面でのメリットが大きい。また、集積回路化することでＦＥＴＱ１の熱検出に熱応答の遅れを少なくできるので、安全性を向上することができる。
【産業上の利用可能性】
【００６５】
本発明は、ＡＣ−ＤＣコンバータ、ＤＣ−ＤＣコンバータ等のスイッチング電源装置に適用可能である。
【図面の簡単な説明】
【００６６】
【図１】本発明の実施例１のスイッチング電源装置の回路構成図である。
【図２】本発明の実施例１のスイッチング電源装置の各部の動作を説明するためのタイミングチャートである。
【図３】本発明の実施例２のスイッチング電源装置の回路構成図である。
【図４】本発明の実施例２のスイッチング電源装置の各部の動作を説明するためのタイミングチャートである。
【図５】従来のスイッチング電源装置の従来例１の回路構成図である。
【図６】従来のスイッチング電源装置の従来例１の各部の動作を説明するためのタイミングチャートである。
【図７】従来のスイッチング電源装置の従来例２の回路構成図である。
【符号の説明】
【００６７】
Ｖａｃ  交流電源
ＳＷ１  スイッチ
ＲＣ１  全波整流回路
Ｃ１，Ｃ３  平滑コンデンサ
Ｃ２，Ｃ４  コンデンサ
Ｐ１  １次巻線
Ｓ１  ２次巻線
Ｖａｃ  交流電源
Ｔ  トランス
Ｑ１〜Ｑ４，Ｑ８，Ｑ９  ＦＥＴ
Ｑ５，Ｑ６  トランジスタ
Ｑ７  スイッチング素子
ＺＤ１〜ＺＤ２  ツェナーダイオード
ＣＰ１〜ＣＰ３  コンパレータ
Ｒ１〜Ｒ１４  抵抗
４１  ラッチ回路
４２  発振器
４３  検出器
４４  制御回路
４５  過熱検出器
４６，４６ａ，４６ｂ  アンド回路  
４７  インバータ
４８〜５０  ナンド回路
【図１】
2006060891.tif 000003
【図２】
2006060891.tif 000004
【図３】
2006060891.tif 000005
【図４】
2006060891.tif 000006
【図５】
2006060891.tif 000007
【図６】
2006060891.tif 000008
【図７】
2006060891.tif 000009