(57)【要約】【課題】２成分系金属酸化膜をデータ保存物質膜として採用する交差点不揮発性記憶素子及びその製造方法を提供する。【解決手段】基板内に複数の平行なドーピングラインが配置される。複数の平行な上部電極が前記ドーピングラインと重畳される部分に交差点を形成するように前記ドーピングラインの上部を横切る。前記ドーピングラインと前記上部電極の間の前記交差点に複数の下部電極が位置する。データ保存物質膜として提供される２成分系金属酸化膜が前記上部電極と前記下部電極との間に介在している。前記ドーピングラインとともにダイオードを構成し、前記ドーピングラインと反対の導電型を有するドーピング領域が前記下部電極及び前記ドーピングラインの間に介在している。前記不揮発性記憶素子を製造する方法も提供する。【選択図】図６Ａ
2006140464.tif 000002
【特許請求の範囲】
【請求項１】
基板内に配置された複数の互いに平行なドーピングラインと；
前記ドーピングラインと重畳される部分に交差点を形成するように前記ドーピングラインの上部を横切る複数の互いに平行な上部電極と；
前記ドーピングラインと前記上部電極の間の前記交差点にそれぞれ位置する複数の下部電極と；
前記上部電極と前記下部電極との間に介在して、データ保存物質膜として提供される２成分系金属酸化膜と；
前記下部電極及び前記ドーピングラインの間に介在して前記ドーピングラインとともにダイオードを構成し、前記ドーピングラインと反対の導電型（ｏｐｐｏｓｉｔｅ  ｃｏｎｄｕｃｔｉｖｉｔｙ）を有するドーピング領域と、
を含むことを特徴とする不揮発性記憶素子。
【請求項２】
前記２成分系金属酸化膜は、ＭｘＯｙの化学式で現わすことができ、前記記号「Ｍ」は金属、前記記号「Ｏ」は酸素、前記記号「ｘ」は金属造成比、前記記号「ｙ」は酸素造成比、をそれぞれ示し、前記金属Ｍは、転移金属またはアルミニウムであることを特徴とする請求項１記載の不揮発性記憶素子。
【請求項３】
前記の転移金属は、ニッケル、ニオビオム、チタン、ジルコニウム、ハフニウム、コバルト、鉄、銅、またはクロムの少なくともいずれかであることを特徴とする請求項２記載の不揮発性記憶素子。
【請求項４】
前記ドーピング領域は、前記ドーピングライン上の各交差点に配置されたドーピング膜パターンであることを特徴とする請求項１記載の不揮発性記憶素子。
【請求項５】
前記ドーピングラインはＮ型で、前記不純物ドーピング膜パターンはＰ型であることを特徴とする請求項４記載の不揮発性記憶素子。
【請求項６】
前記ドーピング膜パターンは、ドーピングされたポリシリコン膜パターンまたはドーピングされた単結晶シリコン膜パターンであることを特徴とする請求項４記載の不揮発性記憶素子。
【請求項７】
前記下部電極はイリジウム膜、白金膜、ルテニウム膜、イリジウム酸化膜、ルテニウム酸化膜、タングステン膜、チタン窒化膜、またはポリシリコン膜の少なくともいずれかであることを特徴とする請求項１記載の不揮発性記憶素子。
【請求項８】
前記上部電極は、イリジウム膜、白金膜、ルテニウム膜、イリジウム酸化膜、ルテニウム酸化膜、タングステン膜、チタン窒化膜、またはポリシリコン膜の少なくともいずれかであることを特徴とする請求項１記載の不揮発性記憶素子。
【請求項９】
前記２成分系金属酸化膜と前記基板との間の空間を埋める絶縁膜をさらに含むことを特徴とする請求項１記載の不揮発性記憶素子。
【請求項１０】
前記絶縁膜は、シリコン酸化膜、シリコン窒化膜、またはシリコン酸窒化膜の少なくともいずれかであることを特徴とする請求項１記載の不揮発性記憶素子。
【請求項１１】
基板内に複数の互いに平行なドーピングラインを形成する段階と、
前記ドーピングラインと接して前記ドーピングラインと反対の導電型を有する複数のドーピング領域、及び前記ドーピング領域上に複数の下部電極を形成する段階と、
前記下部電極の上部面を覆う２成分系金属酸化膜を形成する段階と、
前記２成分系金属酸化膜上に前記下部電極と重畳されるように前記ドーピングラインを横切る複数の互いに平行な上部電極を形成する段階と
を含むことを特徴とする不揮発性記憶素子の製造方法。
【請求項１２】
前記ドーピングラインを形成することは、
前記基板上にライン形状の開口部を有するマスクパターンを形成する段階と、
前記マスクパターンをイオン注入マスクとして用いて前記基板内に不純物イオンを注入する段階と、
を含むことを特徴とする請求項１１記載の不揮発性記憶素子の製造方法。
【請求項１３】
前記不純物イオンは、Ｎ型の不純物イオンであることを特徴とする請求項１２記載の不揮発性記憶素子の製造方法。
【請求項１４】
前記ドーピング領域及び前記下部電極を形成することは、
前記ドーピングラインを有する基板上に前記ドーピングラインと反対の導電型を有するドーピング膜を形成する段階と、
前記ドーピング膜上に下部導電膜を形成する段階と、
前記下部導電膜及び前記ドーピング膜を順にパターニングする段階と、
を含むことを特徴とする請求項１１記載の不揮発性記憶素子の製造方法。
【請求項１５】
前記ドーピングラインはＮ型の不純物イオンを含み、前記ドーピング膜はＰ型の不純物イオンを含むことを特徴とする請求項１４記載の不揮発性記憶素子の製造方法。
【請求項１６】
前記ドーピング膜は、ドーピングされたポリシリコン膜またはドーピングされた単結晶シリコン膜の少なくともいずれかで形成することを特徴とする請求項１４記載の不揮発性記憶素子の製造方法。
【請求項１７】
前記下部電極は、イリジウム膜、白金膜、ルテニウム膜、イリジウム酸化膜、ルテニウム酸化膜、タングステン膜、チタン窒化膜、またはポリシリコン膜の少なくともいずれかで形成することを特徴とする請求項１１記載の不揮発性記憶素子の製造方法。
【請求項１８】
前記２成分系金属酸化膜を形成する前に、
前記基板上に前記ドーピング領域及び前記下部電極を覆う絶縁膜を形成して、
前記下部電極が露出するように前記絶縁膜を平坦化させることをさらに含み、前記２成分系金属酸化膜は前記下部電極及び前記平坦化された絶縁膜上に形成されることを特徴とする請求項１１記載の不揮発性記憶素子の製造方法。
【請求項１９】
前記２成分系金属酸化膜はＭｘＯｙの化学式で現わすことができ、前記記号「Ｍ」は金属、前記記号「Ｏ」は酸素、前記記号「ｘ」は金属造成比、前記記号「ｙ」は酸素造成比、をそれぞれ示し、前記金属Ｍは、転移金属またはアルミニウムの少なくともいずれかであることを特徴とする請求項１１記載の不揮発性記憶素子の製造方法。
【請求項２０】
前記転移金属は、ニッケル、ニオビオム、チタン、ジルコニウム、ハフニウム、コバルト、鉄、銅、またはクロムの少なくともいずれかであることを特徴とする請求項１９記載の不揮発性記憶素子の製造方法。
【請求項２１】
前記上部電極は、イリジウム膜、白金膜、ルテニウム膜、イリジウム酸化膜、ルテニウム酸化膜、タングステン膜、チタン窒化膜、またはポリシリコン膜の少なくともいずれかで形成することを特徴とする請求項１１記載の不揮発性記憶素子の製造方法。
【請求項２２】
第１距離離隔された複数のラインと；
前記第１距離離隔された複数のラインと交差して複数の交差点を定義する第２距離離隔された複数のラインと；
前記交差点から前記第１及び第２距離離隔されたラインとの間に連続的に接続されたダイオード及び不揮発性データ保存物質の２成分系金属酸化膜を含むことを特徴とする不揮発性記憶素子。
【請求項２３】
前記第２距離離隔された複数のラインは、前記基板に提供された第１導電型を有する複数のドーピングされた領域を含み、前記ダイオードは前記第１導電型のドーピングされた領域上に提供された第２導電型のドーピングされた領域を含むことを特徴とする請求項２２記載の不揮発性記憶素子。
【請求項２４】
前記ダイオードと２成分系金属酸化膜との間に提供された電極をさらに含むことを特徴とする請求項２３記載の不揮発性記憶素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性記憶素子及びその製造方法に関し、特に、２成分系金属酸化膜をデータ保存物質膜として採用する交差点不揮発性記憶素子及びその製造方法に関するものである。
【背景技術】
【０００２】
不揮発性記憶素子は、電源が切られてもそれらに保存されたデータが無くならないという特徴を有する。したがって、前記不揮発性記憶素子はコンピュータ、移動通信端末機及びメモリカードなどに広く採用されている。
【０００３】
前記不揮発性記憶素子としてはフラッシュメモリ素子が広く用いられる。前記フラッシュメモリ素子は積層ゲート構造（ｓｔａｃｋｅｄ  ｇａｔｅ  ｓｔｒｕｃｔｕｒｅ）を有するメモリセルを主に採用している。前記積層ゲート構造はチャンネル領域上に順に積層されたトンネル酸化膜、浮遊ゲート、ゲート層間絶縁膜（ｉｎｔｅｒ−ｇａｔｅ  ｄｉｅｌｅｃｔｒｉｃ  ｌａｙｅｒ）及び制御ゲート電極を含む。
前記フラッシュメモリ素子の代りに新しい不揮発性記憶素子、例えば、抵抗ＲＡＭ（ｒｅｓｉｓｔａｎｃｅ  ＲＡＭ）が最近提案されている。前記抵抗ＲＡＭの単位セルは、二つの電極及びこれらの間に介在する可変抵抗性物質膜（ｖａｒｉａｂｌｅ  ｒｅｓｉｓｔｉｖｅ  ｍａｔｅｒｉａｌ  ｌａｙｅｒ）を有するデータ保存要素（ｄａｔａ  ｓｔｏｒａｇｅ  ｅｌｅｍｅｎｔ）を備える。前記可変抵抗性物質膜、すなわちデータ保存物質膜（ｄａｔａ  ｓｔｏｒａｇｅ  ｍａｔｅｒｉａｌ  ｌａｙｅｒ）は前記電極の間に印加される電気的な信号（電圧または電流）の極性（ｐｏｌａｒｉｔｙ）及び／または大きさ（ｍａｇｎｉｔｕｄｅ）によって可逆的な抵抗変化を示す。
【０００４】
交差点抵抗ＲＡＭ（ｃｒｏｓｓ−ｐｏｉｎｔ  ｒｅｓｉｓｔａｎｃｅ  ＲＡＭ）がシュー（Ｈｓｕ）などによって「交差点抵抗メモリアレイ及び製造方法（ｃｒｏｓｓ−ｐｏｉｎｔ  ｒｅｓｉｓｔｏｒ  ｍｅｍｏｒｙ  ａｒｒａｙ  ａｎｄ  ｍｅｔｈｏｄ  ｏｆ  ｆａｂｒｉｃａｔｉｏｎ）」という題名で特許文献１に開示されている。前記特許文献１によれば、データ保存物質膜としてペロブスカイト（ｐｅｒｏｖｓｋｉｔｅ）構造を有する巨大磁気抵抗物質膜（Ｃｏｌｏｓｓａｌ  Ｍａｇｎｅｔｒｏ−Ｒｅｓｉｓｔｉｖｅ  ｍａｔｅｒｉａｌ  ｌａｙｅｒ；ＣＭＲ  ｍａｔｅｒｉａｌ  ｌａｙｅｒ）または高温超伝導物質膜（Ｈｉｇｈ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｓｕｐｅｒ  Ｃｏｎｄｕｃｔｉｎｇ  ｍａｔｅｒｉａｌ  ｌａｙｅｒ；ＨＴＳＣ  ｍａｔｅｒｉａｌ  ｌａｙｅｒ）が用いられる。しかしながら、このような膜を形成するためには、少なくとも４種類の物質が混合されなければならないし、形成する膜の結晶構造が下部膜に対して大きな依存性を示す。このようなことによって、半導体基板の全体にかけて均一な造成比を有するように形成することが難しくなる。また、半導体素子の製造に広く用いられる通常の写真／エッチング工程で前記ＰＣＭＯ膜、または前記超伝導物質膜をパターニングすることが難しい。さらに、前記特許文献１によれば、白金（Ｐｔ）、イリジウム（Ｉｒ）またはルテニウム（Ｒｕ）のような貴金属膜を蒸着し、前記貴金属膜を化学機械的研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ；ＣＭＰ）して下部電極を形成する。しかしながら、前記貴金属は化学的に非常に安定しているので、ＣＭＰ工程を介して前記下部電極として形成するのは難しい。
【特許文献１】米国公開特許第２００４／０１０８５２８号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようする技術的課題は、低い電圧で安定的に動作して向上された集積度を有する２成分系金属酸化膜を有する不揮発性記憶素子及びその製造方法を提供することにある。
【０００６】
本発明が解決しようする他の技術的課題は、漏洩電流による隣接セル間の干渉（ｃｒｏｓｓ−ｔａｌｋ）及び電源消耗を減少させることができる不揮発性記憶素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様は、２成分系金属酸化膜をデータ保存物質膜として採用する交差点不揮発性記憶素子を提供する。前記不揮発性記憶素子は、基板内に配置された複数の互いに平行なドーピングライン（ｄｏｐｅｄ  ｌｉｎｅｓ）を備える。複数の互いに平行な上部電極が前記ドーピングラインと重畳される部分に交差点を形成するように前記ドーピングラインの上部を横切る。前記ドーピングラインと前記上部電極の間の前記交差点に複数の下部電極が位置する。データ保存物質膜として提供される２成分系金属酸化膜が前記上部電極と前記下部電極との間に介在している。前記ドーピングラインとともにダイオードを構成しており、前記ドーピングラインと反対の導電型を有するドーピング領域（ｄｏｐｅｄ  ｒｅｇｉｏｎｓ）が前記下部電極と前記ドーピングラインとの間に介在している。
【０００８】
一実施例において、前記２成分系金属酸化膜は、ＭｘＯｙの化学式に現わし、前記記号（ｃｈａｒａｃｔｅｒｓ）「Ｍ」、「Ｏ」、「ｘ」及び「ｙ」はそれぞれ金属、酸素、金属造成比及び酸素造成比を示し、前記金属Ｍは、転移金属またはアルミニウム（Ａｌ）であってもよい。前記転移金属は、ニッケル（Ｎｉ）、ニオビオム（Ｎｂ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、銅（Ｃｕ）またはクロム（Ｃｒ）であってもよい。
【０００９】
他の実施例において、前記ドーピング領域は前記ドーピングライン上の各交差点に配置されたドーピング膜パターンとすることができる。この場合、前記ドーピング膜パターンはドーピングされたポリシリコン膜パターンまたはドーピングされた単結晶シリコン膜パターンであっても良い。
【００１０】
また他の実施例において、前記ドーピングラインはＮ型で、前記不純物ドーピング膜パターンはＰ型であっても良い。
【００１１】
また他の実施例において、前記下部電極及び前記上部電極はそれぞれイリジウム（Ｉｒ）膜、白金（Ｐｔ）膜、ルテニウム（Ｒｕ）膜、イリジウム酸化膜（ＩｒＯ）、ルテニウム酸化膜（ＲｕＯ）、タングステン（Ｗ）膜、チタン窒化膜（ＴｉＮ）またはポリシリコン膜であっても良い。
【００１２】
また他の実施例において、前記不揮発性記憶素子は、前記２成分系金属酸化膜と前記基板との間の空間を埋め込む絶縁膜をさらに含むことができる。前記絶縁膜はシリコン酸化膜、シリコン窒化膜、またはシリコン酸窒化膜であっても良い。
【００１３】
本発明の他の態様は、２成分系金属酸化膜をデータ保存物質膜として採用する交差点不揮発性記憶素子の製造方法を提供する。この方法は、基板内に複数の互いに平行なドーピングラインを形成することを備える。前記ドーピングラインと接して前記ドーピングラインと反対の導電型を有する複数のドーピング領域、及び前記ドーピング領域上に複数の下部電極を形成する。前記下部電極の上部面を覆う２成分系金属酸化膜を形成する。前記２成分系金属酸化膜上に前記下部電極と重畳するように前記ドーピングラインを横切る複数の互いに平行な上部電極を形成する。
【００１４】
一実施例において、前記ドーピングラインを形成することは、前記基板上にライン形状の開口部を有するマスクパターンを形成することと、前記マスクパターンをイオン注入マスクとして用いて前記基板内に不純物イオンを注入することとを含む。
【００１５】
他の実施例において、前記ドーピング領域及び前記下部電極を形成することは、前記ドーピングラインを有する基板上に前記ドーピングラインと反対の導電型を有するドーピング膜（ｄｏｐｅｄ  ｌａｙｅｒ）を形成することと、前記ドーピング膜上に下部導電膜を形成すること、及び前記下部導電膜及び前記ドーピング膜を順にパターニングすることを含むことができる。
【００１６】
また他の実施例において、前記ドーピングラインがＮ型の場合に前記ドーピング膜はＰ型とすることができる。
また他の実施例において、前記ドーピング膜はドーピングされたポリシリコン膜またはドーピングされた単結晶シリコン膜で形成することができる。
【００１７】
また他の実施例において、前記下部電極及び前記下部電極はそれぞれイリジウム膜、白金膜、ルテニウム膜、イリジウム酸化膜、ルテニウム酸化膜、タングステン膜、チタン窒化膜またはポリシリコン膜で形成することができる。
【００１８】
また他の実施例において、前記２成分系金属酸化膜を形成する前に、前記基板上に前記ドーピング領域及び前記下部電極を覆う絶縁膜を形成し、前記下部電極が露出するように前記絶縁膜を平坦化させることができる。この場合、前記２成分系金属酸化膜は前記下部電極及び平坦化された絶縁膜上に形成される。
【００１９】
また他の実施例において、前記２成分系金属酸化膜はＭｘＯｙの化学式で現わすことができ、前記記号（ｃｈａｒａｃｔｅｒｓ）「Ｍ」、「Ｏ」、「ｘ」及び「ｙ」はそれぞれ金属、酸素、金属造成比及び酸素造成比を示し、前記金属Ｍは転移金属、またはアルミニウムであっても良い。前記転移金属は、ニッケル、ニオビオム、チタン、ジルコニウム、ハフニウム、コバルト、鉄、銅またはクロムであっても良い。
【００２０】
本発明のさらに他の態様は、交差点不揮発性記憶素子を提供する。前記不揮発性素子は、第１距離離隔された複数のラインを備える。前記第１距離離隔された複数のラインと交差（ｃｒｏｓｓ  ｏｖｅｒ）して複数の交差点（ｃｒｏｓｓ  ｐｏｉｎｔｓ）を定義する第２距離離隔された複数のラインが提供される。前記交差点で前記第１及び第２距離離隔されたラインの間に連続的に（ｓｅｒｉａｌｌｙ）接続されたダイオード及び不揮発性データ保存物質の２成分系金属酸化膜が提供される。
【００２１】
一実施例において、前記第２距離離隔された複数のラインは、基板に供給された第１導電型を有する複数のドーピング領域（ｄｏｐｅｄ  ｒｅｇｉｏｎｓ）を含め、前記ダイオードは前記第１導電型のドーピング領域上に供給された第２導電型のドーピング領域を含むことができる。前記ダイオードと２成分系金属酸化膜との間に供給された電極（ｅｌｅｃｔｒｏｄｅ）をさらに含むことができる。
【発明の効果】
【００２２】
本発明は、２成分系金属酸化膜をデータ保存物質膜として採用した交差点不揮発性記憶素子を提供する。本発明の不揮発性記憶素子は、低い電圧で安定的に動作し、向上された集積度を有する抵抗ＲＡＭ素子を容易に具現することができる。また、前記抵抗ＲＡＭ素子の各セルにダイオードを形成することによって漏洩電流による隣接セル間の干渉（ｃｒｏｓｓ−ｔａｌｋ）及び電源消耗を低減させることができる。
【発明を実施するための最良の形態】
【００２３】
以下、添付した図面を参照して本発明の好ましい実施例を詳しく説明する。次に紹介される実施例は、当業者に本発明の思想を十分に伝達するために提供するものである。そして、図面において、層及び領域の長さと厚みは明確性をあたえるために誇張されたものである。明細書全体にかけて同一の参照番号は、同一の構成要素を示す。
【００２４】
先に、本発明の一実施例による抵抗ＲＡＭ素子を説明する事にする。
図１、図６Ａ及び図６Ｂを参照すると、半導体基板１００のような基板内に複数の互いに平行なドーピングライン１０６が配置される。ここで、前記ドーピングライン１０６は互いに離隔された複数のラインであっても良い。前記ドーピングライン１０６は砒素（Ａｓ）または燐（Ｐ）のようなＮ型の不純物イオンの拡散層であっても良い。前記ドーピングライン１０６は前記抵抗ＲＡＭ素子のビットラインとして提供できる。複数の互いに平行な上部電極１１６が前記ドーピングライン１０６の上部を横切るように配置される。前記上部電極１１６は前記ドーピングライン１０６が形成された前記半導体基板の表面上から所定の距離で離隔されている。前記上部電極１１６は、前記ドーピングライン１０６と重畳される部分に交差点Ｃを形成するように前記ドーピングライン１０６の上部を横切る。前記上部電極１１６は、前記抵抗ＲＡＭ素子のワードラインとして提供できる。本発明の一実施例で前記上部電極１１６を平面図として見た場合、前記ドーピングライン１０６と９０°の角度をなすことができる。前記上部電極１０６は、貴金属膜、貴金属酸化膜、タングステン膜、チタン窒化膜、またはポリシリコン膜とすることができる。この場合、前記貴金属膜は、イリジウム膜、白金膜、またはルテニウム膜であっても良い。また、前記貴金属酸化膜はイリジウム酸化膜、またはルテニウム酸化膜であっても良い。
【００２５】
前記ドーピングライン１０６と前記上部電極１１６との間の前記交差点Ｃには、前記ドーピングライン１０６と反対の導電型を有するドーピング領域１０８’が介在している。上述したように、前記ドーピングライン１０６がＮ型を有した場合、前記ドーピング領域１０８’はホウ素（Ｂ）のようなＰ型の不純物イオンにドーピングされた不純物領域とすることができる。前記ドーピング領域１０８’は、前記交差点Ｃで前記ドーピングライン１０６とＰ−Ｎ接合を形成する。すなわち、前記ドーピング領域１０８’は前記ドーピングライン１０６とともに前記交差点Ｃで複数のＰ−Ｎ接合ダイオードを構成する。本発明の一実施例で前記ドーピング領域１０８’は、前記ドーピングライン１０６上の前記交差点Ｃに配置されたドーピング膜パターンであっても良い。以下で、参照番号「１０８’」は前記ドーピング膜パターンを示す。前記ドーピング膜パターン１０８’はＰ型の不純物イオンとしてドーピングされたポリシリコン膜パターンやＰ型の不純物イオンとしてドーピングされた単結晶シリコン膜パターンとすることができる。前記ドーピング膜パターン１０８’上には下部電極１１０’が配置される。前記下部電極１１０’は貴金属膜、貴金属酸化膜、タングステン膜、チタン窒化膜またはポリシリコン膜であっても良い。この場合、前記貴金属膜はイリジウム膜、白金膜、またはルテニウム膜であっても良い。また、前記貴金属酸化膜はイリジウム酸化膜またはルテニウム酸化膜であっても良い。
【００２６】
前記ドーピング膜パターン１０８’及び前記下部電極１１０’を有する前記半導体基板１００は絶縁膜１１２によって被覆される。前記絶縁膜１１２は前記ドーピング膜パターン１０８’と前記下部電極１１０’の間の空間を埋めて前記導電膜パターン１０８’の上部面を露出させる。前記絶縁膜１１２は優れたギャップ充填特性を有するシリコン酸化膜、シリコン窒化膜またはシリコン酸窒化膜とすることができる。
【００２７】
前記下部電極１１０’及び前記絶縁膜１１２上に２成分系金属酸化膜１１４が配置される。前記２成分系金属酸化膜１１４は、図６Ａ及び図６Ｂに示されたように前記下部電極１１０’と前記上部電極１１６との間に介在して前記抵抗ＲＡＭ素子のデータ保存物質膜として提供される。前記２成分系金属酸化膜は、化学式ＭｘＯｙに現わすことができる。前記化学式で、前記記号（ｃｈａｒａｃｔｅｒｓ）「Ｍ」、「Ｏ」、「ｘ」及び「ｙ」は、それぞれ金属、酸素、金属造成比及び酸素造成比を示す。前記金属Ｍは転移金属またはアルミニウム（Ａｌ）であってもよい。この場合、前記転移金属は、ニッケル（Ｎｉ）、ニオビオム（Ｎｂ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、銅（Ｃｕ）、またはクロム（Ｃｒ）であってもよい。データ保存物質膜として用いられる前記２成分系金属酸化膜は、ＣｕＯ、ＮｉＯ、ＣｏＯ、ＺｎＯ、ＣｒＯ２、ＴｉＯ２、ＨｆＯ２、ＺｒＯ２、Ｆｅ２Ｏ３、またはＮｂ２Ｏ５を含むことができる。
【００２８】
上述したように、本発明によればデータ保存物質膜として前記２成分系金属酸化膜１１４を採用する。前記２成分系金属酸化膜１１４は３Ｖ未満の電圧で感知できる可逆的な抵抗変化を有する。また、通常の半導体工程で使われる写真／エッチング工程により容易にパターニングできる。さらに、本発明によると、前記ドーピング膜パターン１０８’及び前記ドーピングライン１０６を含むダイオードが前記交差点Ｃに前記下部電極１１０’と接するように配置される。前記ダイオードは選択されたセル周辺の他のセルに向かう漏洩電流を遮断して選択されたセルのみにスイッチング電流と電圧とが印加されるようにする。その結果、前記抵抗ＲＡＭ素子のセル間の干渉が無くなって電源消耗が低減される。
【００２９】
次に、本発明の一実施例による抵抗ＲＡＭ素子の製造方法を説明する。
図１、図２Ａ及び図２Ｂを参照すると、半導体基板１００のような基板上に複数の互いに平行なマスクパターン１０２を形成する。前記マスクパターン１０２は互いに離隔されたライン形状を有するように形成されて、それらの間に前記半導体基板１００の表面を露出させる開口部１０２’を有する。前記マスクパターン１０２は、例えば、シリコン酸化膜パターンで形成することができる。すなわち、前記半導体基板１００上にシリコン酸化膜を蒸着して写真／エッチング工程によって前記シリコン酸化膜をパターニングすることで形成することができる。次に、前記マスクパターン１０２をイオン注入マスクとして用いて前記半導体基板１００内に不純物イオン１０４を注入する。その結果、前記半導体基板１００内に複数の互いに平行なドーピングライン１０６が形成される。前記不純物イオン１０４は、砒素または燐のようなＮ型の不純物イオンとすることができる。
【００３０】
図１、図３Ａ及び図３Ｂを参照すると、前記マスクパターン１０２を除去する。前記マスクパターン１０２がシリコン酸化膜で形成された場合、前記マスクパターン１０２を、フッ酸（ＨＦ）を含むエッチング液を用いた湿式エッチングを介して除去することができる。その後、前記ドーピングライン１０６を有する半導体基板１００上にドーピング膜（ｄｏｐｅｄ  ｌａｙｅｒ）１０８及び下部導電膜１１０を順に形成する。前記ドーピング膜１０８は、ホウ素のようなＰ型の不純物イオンにドーピングされたポリシリコン膜またはＰ型の不純物イオンでドーピングされた単結晶シリコン膜に形成することができる。前記ドーピング膜１０８がドーピングされたポリシリコン膜の場合、前記Ｐ型の不純物イオンは化学気相蒸着工程によってポリシリコン膜を形成する間にインサイチュ（ｉｎ−ｓｉｔｕ）でドーピングすることができる。一方、前記Ｐ型の不純物イオンは、ポリシリコン膜を形成した後、拡散ドーピング（ｄｉｆｆｕｓｉｏｎ  ｄｏｐｉｎｇ）工程またはイオン注入工程によってドーピングすることができる。前記ドーピング膜１０８がドーピングされた単結晶シリコン膜の場合、前記Ｐ型の不純物イオンは前記ドーピングライン１０６を有する前記半導体基板１００上に化学気相蒸着工程を適用して単結晶シリコン膜をエピタキシャル成長させる間にジボラン（ｄｉｂｏｒａｎｅ；Ｂ２Ｈ６）のような不純物ソースからインサイチュにドーピングすることができる。一方、前記Ｐ型の不純物イオンは、前記ポリシリコン膜の場合のように、単結晶シリコン膜を形成した後、拡散ドーピング工程またはイオン注入工程によって前記単結晶シリコン膜内にドーピングすることもできる。
【００３１】
前記下部導電膜１１０は、耐酸化性金属膜（ｏｘｉｄａｔｉｏｎ  ｒｅｓｉｓｔａｎｔ  ｍｅｔａｌ  ｌａｙｅｒ）で形成する。これは、前記下部導電膜１１０が後続の熱工程の間に酸化する場合に前記下部導電膜１１０と接する物質膜との間の界面特性が低下する恐れがあるからである。前記下部導電膜１１０は、イリジウム膜、白金膜、ルテニウム膜、イリジウム酸化膜またはルテニウム酸化膜で形成することができる。一方、前記下部導電膜１１０は、タングステン膜、チタン窒化膜またはポリシリコン膜で形成することもできる。
【００３２】
図１、図４Ａ及び図４Ｂを参照すると、前記下部導電膜１１０及び前記ドーピング膜１０８をパターニングして前記ドーピングライン１０６上に順に積層されたドーピング膜パターン１０８’及び下部電極１１０’を形成する。前記ドーピング膜パターン１０８’及び前記下部電極１１０’は、平面図から見た場合、実質的に長方形の形状を有するように形成することができる。前記ドーピング膜パターン１０８’は前記ドーピングライン１０６とともにダイオードを構成する。
【００３３】
図１、図５Ａ及び図５Ｂを参照すると、前記ドーピング膜パターン１０８’及び前記下部電極１１０’を覆う絶縁膜１１２を形成する。前記絶縁膜１１２は前記ドーピング膜パターン１０８’及び前記下部電極１１０’の間の空間を埋め込むように形成される。前記絶縁膜は優れたギャップ充填特性を有するシリコン酸化膜、シリコン窒化膜またはシリコン酸窒化膜で形成することができる。その後、前記下部電極１１０’の上部面が露出するように前記絶縁膜１１２を平坦化させる。前記絶縁膜１１２はＣＭＰ工程によって平坦化することができる。上述したように、本発明によれば前記ドーピング膜パターン１０８’及び前記下部電極１１０’を先に形成した後、それらを覆う前記絶縁膜１１２を形成する。その結果、前記下部電極１１０’をＣＭＰする必要がなくなって、前記下部電極１１０’が貴金属でなっている場合でも容易に形成させることができる。さらに、前記絶縁膜１１２をＣＭＰする工程の中に、前記下部電極１１０’が研磨終了層（ｐｏｌｉｓｈｉｎｇ  ｓｔｏｐ  ｌａｙｅｒ）の役目をすることによって別の研磨終了層を形成する必要がない。
【００３４】
続いて、前記絶縁膜１１２及び前記絶縁膜１１２によって露出された前記下部電極１１０’の上部面を覆う２成分系金属酸化膜１１４を形成する。前記２成分系金属酸化膜１１４は、化学式ＭｘＯｙで現わすことができる。前記化学式で、前記記号（ｃｈａｒａｃｔｅｒｓ）「Ｍ」、「Ｏ」、「ｘ」及び「ｙ」は、それぞれ金属、酸素、金属造成比及び酸素造成比を示す。前記金属Ｍは、転移金属またはアルミニウム（Ａｌ）であってもよい。この場合、前記転移金属は、ニッケル（Ｎｉ）、ニオビオム（Ｎｂ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、銅（Ｃｕ）またはクロム（Ｃｒ）であってもよい。前記２成分系金属酸化膜１１４は、前記金属Ｍ膜をスパッタリング工程によって前記絶縁膜１１２及び前記下部電極１１０’上に形成し、前記金属Ｍ膜を、酸素プラズマ処理工程を用いて酸化させることによって形成することができる。この場合、前記酸素プラズマ処理は、インサイチュで実行することができる。一方、前記２成分系金属酸化膜１１４は、酸素反応スパッタリング工程（Ｏ２  ｒｅａｃｔｉｖｅ  ｓｐｕｔｔｅｒｉｎｇ  ｐｒｏｃｅｓｓ）、化学技術蒸着工程（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ  ｐｒｏｃｅｓｓ）、または原子層蒸着工程（ａｔｏｍｉｃ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ  ｐｒｏｃｅｓｓ）によって形成することができる。前記２成分系金属酸化膜は、ＣｕＯ、ＮｉＯ、ＣｏＯ、ＺｎＯ、ＣｒＯ２、ＴｉＯ２、ＨｆＯ２、ＺｒＯ２、Ｆｅ２Ｏ３、またはＮｂ２Ｏ５を含むことができる。
【００３５】
図１、図６Ａ及び図６Ｂを参照すると、前記２成分系金属酸化膜１１４上に前記下部電極１１０’と重畳されるように前記ドーピングライン１０６の上部を横切る複数の互いに平行な上部電極１１６を形成する。前記上部電極１１６は、前記２成分系金属酸化膜１１４上に上部導電膜（図示せず）を形成し、前記上部導電膜をパターニングすることによって形成することができる。前記上部電極１１６は、前記ドーピングライン１０６と所定の角度をなし、それらの上部を横切るように形成されて、前記ドーピングライン１０６と重畳される部分に交差点Ｃを形成する。前記交差点Ｃには、あらかじめ形成された前記ドーピング膜パターン１０８’及び前記下部電極１１０’が位置する。前記上部電極１１６は、前記下部電極１１０’と同様にイリジウム膜、白金膜、ルテニウム膜、イリジウム酸化膜、またはルテニウム酸化膜で形成することができる。一方、前記上部導電膜１１６は、タングステン膜、チタン窒化膜、またはポリシリコン膜で形成することができる。前記上部電極１１６と前記下部電極１１０’との間に介在する部分の前記２成分系金属酸化膜１１４は、前記抵抗ＲＡＭ素子のデータ保存物質膜として提供される。
【図面の簡単な説明】
【００３６】
【図１】本発明の一実施例による抵抗ＲＡＭ素子を示す平面図である。
【図２Ａ】本発明の一実施例による抵抗ＲＡＭ素子の製造方法を示す断面図である。
【図２Ｂ】本発明の一実施例による抵抗ＲＡＭ素子の製造方法を示す断面図である。
【図３Ａ】本発明の一実施例による抵抗ＲＡＭ素子の製造方法を示す断面図である。
【図３Ｂ】本発明の一実施例による抵抗ＲＡＭ素子の製造方法を示す断面図である。
【図４Ａ】本発明の一実施例による抵抗ＲＡＭ素子の製造方法を示す断面図である。
【図４Ｂ】本発明の一実施例による抵抗ＲＡＭ素子の製造方法を示す断面図である。
【図５Ａ】本発明の一実施例による抵抗ＲＡＭ素子の製造方法を示す断面図である。
【図５Ｂ】本発明の一実施例による抵抗ＲＡＭ素子の製造方法を示す断面図である。
【図６Ａ】本発明の一実施例による抵抗ＲＡＭ素子の製造方法を示す断面図である。
【図６Ｂ】本発明の一実施例による抵抗ＲＡＭ素子の製造方法を示す断面図である。
【符号の説明】
【００３７】
１０６：ドーピングライン
１０８’：ドーピング膜パターン
１１０’：下部電極
１１４：２成分系金属酸化膜
１１６：上部電極
【図１】
2006140464.tif 000003
【図２Ａ】
2006140464.tif 000004
【図２Ｂ】
2006140464.tif 000005
【図３Ａ】
2006140464.tif 000006
【図３Ｂ】
2006140464.tif 000007
【図４Ａ】
2006140464.tif 000008
【図４Ｂ】
2006140464.tif 000009
【図５Ａ】
2006140464.tif 000010
【図５Ｂ】
2006140464.tif 000011
【図６Ａ】
2006140464.tif 000012
【図６Ｂ】
2006140464.tif 000013