(57)【要約】【課題】製造が簡単であり、低電力駆動が可能であり、高速の動作特性を有する一つの抵抗体（Ｒ）及び一つのダイオード（Ｄ）を備えた新たな構造の不揮発性半導体メモリ素子を提供する。【解決手段】基板１０と、基板１０上に形成された下部電極１１と、下部電極１１上に形成された第１抵抗層１２と、第１抵抗層１２上に形成された第２抵抗層１３と、第２抵抗層１３上に形成された第１酸化層１４と、第１酸化層１４上に形成された第２酸化層１５と、第２酸化層１５上に形成された上部電極１６と、を備える揮発性メモリ素子である。【選択図】図１Ａ
2006140489.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された下部電極と、
前記下部電極上に形成された抵抗構造体と、
前記抵抗構造体上に形成されたダイオード構造体と、
前記ダイオード構造体上に形成された上部電極と、
を備えることを特徴とする一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子。
【請求項２】
前記抵抗構造体は、
前記下部電極上に形成されたバッファ層と、
前記バッファ層上に形成されたデータ保存層と、
を備えることを特徴とする請求項１に記載の一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子。
【請求項３】
前記抵抗構造体は、ＮｉＯ、ＴｉＯ２、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ３、ＣｏＯまたはＮｂ２Ｏ５のうち少なくとも何れか一つの物質を含んで形成されたことを特徴とする請求項１に記載の一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子。
【請求項４】
前記ダイオード構造体は、
前記抵抗構造体上に形成された第１酸化層と、
前記第１酸化層上に形成された第２酸化層と、
を備えることを特徴とする請求項１に記載の一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子。
【請求項５】
前記第１酸化層は、ｐ型酸化物で形成され、前記第２酸化層は、ｎ型酸化物で形成されたことを特徴とする請求項４に記載の一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子。
【請求項６】
前記ｐ型酸化物または前記ｎ型酸化物は、ＮｉＯ、ＴｉＯ２、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ３、ＣｏＯまたはＮｂ２Ｏ５のうち少なくとも何れか一つの物質を含んで形成されたことを特徴とする請求項５に記載の一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子。
【請求項７】
相互平行した間隔をもって配列された２以上のビットラインと、
相互平行した間隔をもって、前記ビットラインと交差する方向に形成された２以上のワードラインと、
前記ビットライン及び前記ワードラインの交差する位置であり、かつ前記ビットライン上に形成された抵抗構造体と、
前記抵抗構造体及び前記ワードラインと接触するように前記抵抗構造体上に形成されたダイオード構造体と、
を備えることを特徴とする一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子アレイ。
【請求項８】
前記抵抗構造体は、
前記ビットライン上に形成されたバッファ層と、
前記バッファ層上に形成されたデータ保存層と、
を備えることを特徴とする請求項７に記載の一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子アレイ。
【請求項９】
前記抵抗構造体は、ＮｉＯ、ＴｉＯ２、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ３、ＣｏＯまたはＮｂ２Ｏ５のうち少なくとも何れか一つの物質を含んで形成されたことを特徴とする請求項７に記載の一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子アレイ。
【請求項１０】
前記ダイオード構造体は、
前記抵抗構造体上に形成された第１酸化層と、
前記第１酸化層上に形成された第２酸化層と、
を備えることを特徴とする請求項７に記載の一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子アレイ。
【請求項１１】
前記第１酸化層は、ｐ型酸化物で形成され、前記第２酸化層は、ｎ型酸化物で形成されたことを特徴とする請求項１０に記載の一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子アレイ。
【請求項１２】
前記ｐ型酸化物または前記ｎ型酸化物は、ＮｉＯ、ＴｉＯ２、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ３、ＣｏＯまたはＮｂ２Ｏ５のうち少なくとも何れか一つの物質を含んで形成されたことを特徴とする請求項１１に記載の一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子アレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリ素子及び不揮発性メモリ素子アレイに係り、さらに詳細には、低電力駆動及び高速の動作特性を有する一つの抵抗体及び一つのダイオードを備えた不揮発性半導体メモリ素子及び不揮発性メモリ素子アレイに関する。
【背景技術】
【０００２】
半導体メモリ素子は、単位面積当たりのメモリセルの数、すなわち、集積度が高く、動作速度が速く、かつ低電力で駆動が可能であることが望ましいので、これらに関する多くの研究が進められており、多様な種類のメモリ素子が開発されている。
【０００３】
一般的に、半導体メモリ装置は、回路的に連結された多くのメモリセルを含む。代表的な半導体メモリ装置であるＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）の場合、単位メモリセルは、一つのスイッチと一つのキャパシタとで構成されることが一般的である。ＤＲＡＭは、集積度が高く、動作速度が速いという利点がある。しかし、電源がオフとなった後には、保存されたデータが消失されるという短所がある。
【０００４】
一方、電源がオフとなった後にも保存されたデータが保存される不揮発性メモリ素子の代表的な例が、フラッシュメモリである。フラッシュメモリは、揮発性メモリとは異なり、不揮発性であるという特性を有しているが、ＤＲＡＭに比べて集積度が低く、動作速度が遅いという短所がある。
【０００５】
現在、多くの研究が進められている不揮発性メモリ素子として、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＦＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）及びＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）がある。
【０００６】
ＭＲＡＭは、トンネル接合での磁化方向への変化を利用してデータを保存する方式であり、ＦＲＡＭは、強誘電体の分極特性を利用してデータを保存する方式である。これらは、何れもそれぞれの長短所を有しているが、基本的には、前述したように、ＭＲＡＭ及びＦＲＡＭは、集積度が高く、高速の動作特性を有し、低電力で駆動可能であり、データ保有（ｄａｔａ  ｒｅｔｅｎｔｉｏｎ）特性が良好になるように研究開発が進められている。
【０００７】
ＰＲＡＭは、特定物質の相変化による抵抗値の変化を利用してデータを保存する方式であり、一つの抵抗体及び一つのスイッチ（トランジスタ）を有する構造を有している。ＰＲＡＭに使われる抵抗体は、カルコゲナイド抵抗体（ｃａｌｃｏｇｅｎｉｄｅ  ｒｅｓｉｓｔｏｒ）であるが、カルコゲナイド抵抗体は、形成温度を調節して結晶質または非晶質状態となる。通常、非晶質状態での抵抗が結晶質であるときより高いので、これを利用してメモリ素子を形成させる。このようなＰＲＡＭの製造時、従来のＤＲＡＭ工程を利用する場合、エッチングが難しく、エッチングを行う場合にはエッチングに長時間を必要とする。したがって、生産性が低くなり、製品コストが上昇して、競争力を低下させるという短所がある。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする技術的課題は、その製造が簡単であり、低電力駆動が可能であり、高速の動作特性を有する一つの抵抗体（Ｒ）及び一つのダイオード（Ｄ）を備えた新たな構造の不揮発性半導体メモリ素子及び不揮発性メモリ素子アレイを提供することである。
【課題を解決するための手段】
【０００９】
前記課題を達成するために、本発明に係る一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子は、基板と、前記基板上に形成された下部電極と、前記下部電極上に形成された抵抗構造体と、前記抵抗構造体上に形成されたダイオード構造体と、前記ダイオード構造体上に形成された上部電極と、を備える。
【００１０】
前記抵抗構造体は、前記下部電極上に形成されたバッファ層と、前記バッファ層上に形成されたデータ保存層と、を備えていてもよい。
【００１１】
前記抵抗構造体は、ＮｉＯ、ＴｉＯ２、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ３、ＣｏＯまたはＮｂ２Ｏ５のうち少なくとも何れか一つの物質を含んで形成してもよい。
【００１２】
前記ダイオード構造体は、前記抵抗構造体上に形成された第１酸化層と、前記第１酸化層上に形成された第２酸化層と、を備えていてもよい。
【００１３】
前記第１酸化層は、ｐ型酸化物で形成され、前記第２酸化層は、ｎ型酸化物で形成されていてもよい。
【００１４】
前記ｐ型酸化物またはｎ型酸化物は、ＮｉＯ、ＴｉＯ２、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ３、ＣｏＯまたはＮｂ２Ｏ５のうち少なくとも何れか一つの物質を含んで形成されていてもよい。
【００１５】
また、本発明に係る一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子アレイは、相互平行した間隔をもって配列された２以上のビットラインと、相互平行した間隔をもって、前記ビットラインと交差する方向に形成された２以上のワードラインと、前記ビットライン及び前記ワードラインの交差する位置であり、かつ前記ビットライン上に形成された抵抗構造体と、前記抵抗構造体及び前記ワードラインと接触するように前記抵抗構造体上に形成されたダイオード構造体と、を備える。
【００１６】
前記抵抗構造体は、前記ビットライン上に形成されたバッファ層と、前記バッファ層上に形成されたデータ保存層と、を備えていてもよい。
【００１７】
前記抵抗構造体は、ＮｉＯ、ＴｉＯ２、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ３、ＣｏＯまたはＮｂ２Ｏ５のうち少なくとも何れか一つの物質を含んで形成されていてもよい。
【００１８】
前記ダイオード構造体は、前記抵抗構造体上に形成された第１酸化層と、前記第１酸化層上に形成された第２酸化層と、を備えていてもよい。
【００１９】
前記第１酸化層は、ｐ型酸化物で形成され、前記第２酸化層は、ｎ型酸化物で形成されていてもよい。
【００２０】
前記ｐ型酸化物または前記ｎ型酸化層は、ＮｉＯ、ＴｉＯ２、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ３、ＣｏＯまたはＮｂ２Ｏ５のうち少なくとも何れか一つの物質を含んで形成されていてもよい。
【発明の効果】
【００２１】
本発明によれば、次のような長所を有している。
第一に、不揮発性メモリの単位セル構造が１Ｄ−１Ｒの連続積層構造であって、それ自体として非常に簡単であるだけでなく、それをアレイセル構造に形成させた場合の構造も非常に簡単に実現することも可能である。
【００２２】
第二に、従来のＤＲＡＭ製造工程など、一般的に公知の半導体工程をそのまま利用でき、一般的なスイッチング素子を含むメモリ素子とは違って、インシチュで酸素の分率を調整して抵抗層及びその上部のダイオード構造体を形成できて、その製造工程が非常に簡単で生産性を高め、製造コストを下げることも可能である。
【００２３】
第三に、本発明の動作原理上、特異な抵抗特性を有する物質を利用して、単純な方法で情報を保存し、かつ再生できるので、高速の動作特性を有する。
【発明を実施するための最良の形態】
【００２４】
以下、添付された図面を参照して、本実施形態に係る一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子について詳細に説明する。
【００２５】
図１Ａ（ａ）は、本実施形態に係る一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子を示す断面図である。図１Ａ（ｂ）は、本実施形態に係る一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子の等価回路図を示す図面である。
【００２６】
図１Ａに示すように、本実施形態に係るメモリ素子は、基板１０、下部電極１１、抵抗層（抵抗構造体）１２,１３、ダイオード構造体１４,１５及び上部電極１６が順次に積層された構造を有している。ここで、抵抗層１２,１３は、本発明の特徴であるデータ保存部の役割を担うものであって、バッファ層の役割を担う第１抵抗層１２及びデータ保存層の役割を担う第２抵抗層１３を含んで形成されている。なお、本実施形態に係るメモリ素子は、バッファ層の役割を担う第１抵抗層１２を設けなくてもよい。ダイオード構造体１４,１５は、ｐ−ｎ接合構造で形成され、第１酸化層１４及び第２酸化層１５を備える。
【００２７】
ここで、基板１０は、一般的な半導体素子に使われるＳｉなどの半導体基板を利用できる。下部電極１１及び上部電極１６は、一般的に、半導体素子の電極物質として使われる伝導性物質、例えば、金属物質を使用でき、特に、下部電極１１は、その上部に形成される物質の種類によって選択的に決定される。下部電極１１上には、抵抗層１２,１３が形成されている。第１抵抗層１２及び第２抵抗層１３は、主に遷移金属酸化物で形成され、例えば、ＮｉＯ、ＴｉＯ２、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ３、ＣｏＯまたはＮｂ２Ｏ５のうち少なくとも何れか一つの物質を含んで形成される。第１抵抗層１２と第２抵抗層１３とは、同じ物質、例えば、ＮｉＯで形成することが可能である。
【００２８】
第１酸化層１４は、ｐ型酸化物で形成され、第２酸化層１５は、ｎ型酸化物で形成され、例えば、酸素の分率が調節された遷移金属酸化物で形成することが可能である。遷移金属酸化物は、遷移金属と結合する酸素の量によって電気的な特性が変化し、下部の第２抵抗層１３と同じ物質であるが、酸素の分率を第２抵抗層１３より増加させてｐ型半導体及びｎ型半導体特性を有する。以下、第１酸化層１４及び第２酸化層１５をそれぞれｐ型酸化層１４及びｎ型酸化層１５と称す。ｐ型酸化層１４またはｎ型酸化層１５は、例えば、ＮｉＯ、ＴｉＯ２、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ３、ＣｏＯまたはＮｂ２Ｏ５のうち少なくとも何れか一つの物質を含んで形成される。
【００２９】
図１Ｂは、本実施形態に係るメモリ素子に使われる物質の特性を示すグラフである。ここでは、酸素の含量による抵抗値の変化を示すものであって、具体的には、ＮｉＯｘの酸素の分率を調節しつつ、抵抗値の変化を測定したものである。図１Ｂに示すように、ＮｉＯｘの酸素の分率が極めて低い場合（Ａ領域）には、一般的なＮｉと類似した特性を有するが、酸素の分率を次第に上昇させた場合（Ｂ領域）、抵抗値が大きく増加してスイッチング特性を有する。それ以上に酸素の分率を上昇させれば（Ｃ領域）、抵抗値は、次第に低下しつつ半導体特性を有する。抵抗層１２,１３、ｐ型酸化層１４及びｎ型酸化層１５は、何れも酸素分率を調節したＮｉＯｘのような遷移金属酸化物で形成することが可能である。
【００３０】
製造工程時には、遷移金属をスパッタリングによって試片上に蒸着させつつ、反応チャンバ内に酸素ガスの投入量を適切に調節することによって、インシチュ（ｉｎ−ｓｉｔｕ）で抵抗層１２,１３、ｐ型酸化層１４及びｎ型酸化層１５を順次に簡単に形成できる。もちろん、ＮｉＯ以外の前述した遷移金属酸化物も類似した特性を表し、これらを組み合わせて形成することも可能である。
【００３１】
図２は、本実施形態に係る一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子のアレイ構造を示す図面である。
【００３２】
図２に示すように、下部電極１１（ビットライン）が相互平行に形成され、上部電極１（ワードライン）６は、下部電極１１と交差し、複数個が配列される。そして、下部電極１１と上部電極１６とが交差する部位には、抵抗層１２,１３とｐ型酸化層１４及びｎ型酸化層１５とが形成されている。
【００３３】
図３は、前述した図２に示された本実施形態に係る一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子アレイ構造の等価回路図を示す図面である。
【００３４】
以下、図４を参照して、本実施形態に係る一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子の第２抵抗層の電気的な特性を説明する。図４の横軸は、上部電極１６及び下部電極１１を通じて印加した電圧値を表すものであって、縦軸は、第２抵抗層１３に流れる電流値を表すものである。
【００３５】
図４では、二つの電流−電圧曲線を表しており、曲線Ｇ１の場合、第２抵抗層１３の抵抗値が低下した場合、すなわち、同一電圧で第２抵抗層１３に流れる電流値が大きい場合の電流−電圧曲線である。曲線Ｇ２は、第２抵抗層１３の抵抗値が上昇した場合、すなわち、第２抵抗層１３に流れる電流値が小さい場合の電流−電圧曲線である。本実施形態に係る一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子は、そのような相異する電流−抵抗特性を利用したものである。これを具体的に説明すれば、次の通りである。
【００３６】
まず、０ＶからＶ１まで次第に印加電圧を高めた場合、電流値を測定すれば、曲線Ｇ１に沿って電圧の大きさに比例して増加することが分かる。しかし、Ｖ１の大きさの電圧を印加すれば、突然に電流値が減少して曲線Ｇ２に沿って変わる。このような現象は、Ｖ１≦Ｖ≦Ｖ２の範囲でも同一に続く。そして、Ｖ２＜Ｖの電圧を印加する場合、再び電流値は、曲線Ｇ１に沿って増加する。ここで、曲線Ｇ１の特性による抵抗値を第１抵抗値とし、曲線Ｇ２の特性による抵抗値を第２抵抗値という。すなわちＶ１≦Ｖ≦Ｖ２の範囲で第２抵抗層１３の抵抗は急増するということが分かる。
【００３７】
また、本発明者は、本発明に係る一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子は、次のような特性を有していることを確認した。まず、Ｖ１≦Ｖ≦Ｖ２の範囲で電圧を印加した後、Ｖ１より小さい範囲の電圧を印加すれば、曲線Ｇ２による電流値が検出され、Ｖ２＜Ｖの範囲で電圧を印加した後、Ｖ１より小さい範囲の電圧を印加すれば、曲線Ｇ１による電流値が検出される。したがって、このような特性を利用すれば、メモリ素子として使用できる。
【００３８】
すなわち、本実施形態に係る一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子の下部電極１１、上部電極１６を通じてＶ２＜Ｖの範囲の電圧を印加すれば、第２抵抗層１３を第１抵抗値とすることができる。そして、Ｖ１≦Ｖ≦Ｖ２の範囲の電圧を印加すれば、第２抵抗値とすることができる。第２抵抗層１３に保存されたメモリ状態を読み出すためには、Ｖ１より小さい電圧を印加してその電流値を読出せばよい。
【００３９】
図５は、図２及び図３に示した一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子アレイ構造の各セルを駆動する動作原理を示す図面である。ここでは、４個のメモリセルａａ,ａｂ,ｂａ,ｂｂを示し、ビットラインＢ１,Ｂ２及びワードラインＷ１,Ｗ２は、それぞれ２個のセルが共有している。
【００４０】
図４の曲線Ｇ１による第１抵抗値を第２抵抗層１３に保存する過程をプログラム過程（ｓｅｔ）とし、第１抵抗値の代わりに、曲線Ｇ２による第２抵抗値を第２抵抗層１３に保存する過程を消去過程（ｒｅｓｅｔ）という。
【００４１】
セルａａを第１抵抗値とするために、Ｖ２以上の電圧を印加しなければならない。このために、Ｂ１及びＷ２ラインにＶ０より大きい電圧であるＶ０電圧を印加する。このとき、セルａｂ及びセルｂａは、上部電極１６と下部電極１１間に電位差がないので、動作しない。そして、セルｂｂは、逆方向電圧がかかるので、動作しない。したがって、セルａａのみ第１抵抗値となる。
【００４２】
次いで、セルａａが第２抵抗値となるように、Ｖ１≦Ｖ≦Ｖ２の電圧を印加する。この場合にも、Ｂ１及びＷ２ラインに対してのみＶ１以上、Ｖ２以下の電圧を印加し、Ｂ２及びＷ１ラインに対しては、電圧を印加しないグラウンド状態に維持する。したがって、セルａａの第２抵抗層１３は、第１抵抗値から第２抵抗値に変化する。ここで、第１抵抗値を‘０’と指定し、第２抵抗値を‘１’と指定して使用できる。なお、第１抵抗値を‘１’と指定し、第２抵抗値を‘０’と指定して使用することもできる。
【００４３】
そして、セルａａのデータ保存層である第２抵抗層１３の抵抗状態を読み出すためには、Ｖ１より小さい電圧Ｖｒを印加して測定される電流値を利用すればよい。すなわち、この場合、前述したように、Ｂ１及びＷ２ラインに対してＶｒの電圧を印加して測定される電流値が図４の曲線Ｇ１または曲線Ｇ２に該当するか否か判断して保存されたデータを読み出す。
【００４４】
発明を実施するための最良の形態では、多くの事項が具体的に記載されているが、それらは、本発明の技術的範囲を限定するものではなく、望ましい実施形態の例示として解釈されなければならない。したがって、本発明の技術的範囲は、説明された実施形態によって限定されず、特許請求の範囲に記載された技術的思想によって決定されなければならない。
【産業上の利用可能性】
【００４５】
本発明は、不揮発性メモリ素子に関連の技術分野に適用可能である。
【図面の簡単な説明】
【００４６】
【図１Ａ】（ａ）は、本実施形態に係る一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子を示す断面図であり、（ｂ）は、本実施形態に係る一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子の等価回路図を示す図面である。
【図１Ｂ】本実施形態に係る一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子に使われる物質の特性を示すグラフである。
【図２】本実施形態に係る一つの抵抗体及び一つのダイオードを有する不揮発性メモリのアレイ構造を示す図面である。
【図３】図２に示した本実施形態に係る一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子アレイの等価回路図を示すグラフである。
【図４】本実施形態に係る一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子の動作特性を示すグラフである。
【図５】本実施形態に係る一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子の作動原理を説明するための図面である。
【符号の説明】
【００４７】
１０    基板
１１    下部電極
１２    第１抵抗層
１３    第２抵抗層
１４    ｐ型酸化層
１５    ｎ型酸化層
１６    上部電極
【図１Ａ】
2006140489.tif 000003
【図１Ｂ】
2006140489.tif 000004
【図２】
2006140489.tif 000005
【図３】
2006140489.tif 000006
【図４】
2006140489.tif 000007
【図５】
2006140489.tif 000008