(57)【要約】  【課題】  帰還型論理回路を断熱充電論理回路を用いて実現する。  【解決手段】  入力と出力を有し、その１つの出力を入力の１つとして帰還させる帰還型論理回路を断熱充電論理回路を用いて構成した帰還型断熱充電論理回路である。断熱充電論理回路を４段縦続接続（Ｘ，Ｚ１１，Ｚ１２，Ｚ１３）し、その内の初段の断熱充電論理回路Ｘに２つの入力を入力し、終段の断熱充電論理回路Ｚ１３の出力を初段の断熱充電論理回路の１つの入力として帰還させる。位相が９０度づつずれた断熱充電電荷再利用型の４相クロックＰＣＫ１，ＰＣＫ２，ＰＣＫ３，ＰＣＫ４を電源として、断熱充電論理回路Ｘ，Ｚ１１，Ｚ１２，Ｚ１３のそれぞれに印加して前段の断熱充電論理回路の出力を後段の断熱充電論理回路の入力に転送する。【選択図】  図１
2006020039.tif 000002
【特許請求の範囲】
【請求項１】
入力信号と出力信号を有し、該出力信号の内の少なくとも１つを前記入力信号の１つとして帰還させる帰還型論理回路を断熱充電論理回路を用いて構成した帰還型断熱充電論理回路であって、
前記断熱充電論理回路を４ｎ段（ｎ：正の整数）縦続接続し、その内の初段の断熱充電論理回路に前記入力信号を入力し、終段の断熱充電論理回路の出力信号の内の少なくとも１つを前記入力信号の１つとして前記初段の断熱充電論理回路に帰還させ、
かつ、位相が９０度づつずれた断熱充電電荷再利用型の４相クロックを電源として、前記断熱充電論理回路のそれぞれに印加し、
前記初段の断熱充電論理回路の出力信号を次段の断熱充電論理回路に入力し、該次段の断熱充電論理回路の出力信号を更に次段の断熱充電論理回路に入力し、これを前記終段の断熱充電回路まで繰り返すことを特徴とする帰還型断熱充電論理回路。
【請求項２】
請求項１に記載の帰還型断熱充電論理回路において、
前記断熱充電論理回路は、入力する信号を演算する論理回路と、該論理回路の演算結果を一時保持する断熱充電記憶回路とを具備する、ことを特徴とする帰還型断熱充電論理回路。
【請求項３】
請求項２に記載の帰還型断熱充電論理回路において、
前記論理回路は、２分決定グラフ論理回路であることを特徴とする帰還型断熱充電論理回路。
【請求項４】
請求項２に記載の帰還型断熱充電論理回路において、
前記論理回路は、ＣＶＳＬを基にしたｎＭＯＳネットワーク論理回路であることを特徴とする帰還型断熱充電論理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有限状態機械や累積加算器のように出力を再び帰還させて入力として用いるような帰還型論理回路を断熱充電論理回路を用いて実現する帰還型断熱充電論理回路に関する。
【背景技術】
【０００２】
従来から知られているＣＭＯＳ論理の有限状態機械の動作について説明する。図７に、有限状態機械の遷移図の一例を示す。図７において、Ｉは入力、Ｏは出力であり、Ｑは状態を表している。仮に、Ｑ＝０の状態（左側）であったとすると、Ｉ＝０が入力されると出力はＯ＝１であり、次の状態はＱ＝０である。Ｉ＝１が入力されると出力はＯ＝０であり、次の状態はＱ＝１である。また、仮に、Ｑ＝１の状態（右側）であったとすると、Ｉ＝０が入力されると出力はＯ＝１であり、次の状態はＱ＝０である。Ｉ＝１が入力されると出力はＯ＝１であり、次の状態はＱ＝０である。この関係を、入力Ｉ，Ｑ(t)、出力Ｏ，Ｑ(t+1)の関係としてまとめたのが図８である。Ｑ(t)は現在の状態、Ｑ(t+1)は次の状態である。
【０００３】
この関係を、組み合わせ論理回路１０と記憶回路１１によりＣＭＯＳ論理回路で実現すると図９のような構成となる。組み合わせ論理回路１０はインバータＩＮＶ１，ＩＮＶ２とオア回路ＯＲ１とアンド回路ＡＮＤ１からなり、入力信号としてＩ，Ｑ(t)が入力され、出力信号としてＯ，Ｑ(t+1)が出力される。Ｄ−フリップフロップ等からなる記憶回路１１には、Ｑ(t+1)が入力され、Ｑ(t)が出力される。（例えば、非特許文献１参照）。
【０００４】
ＣＭＯＳ論理回路では、有限状態機械を図９のような回路構成で実現できることが知られている。しかしながら、断熱充電論理においては、出力を再び帰還させて入力として用いるような回路構成について、その実現方法が、全く明らかにされていなかった。
【０００５】
ここで、従来の既存の断熱充電論理回路について説明する。図１０(a)は、断熱充電論理回路に用いる２分決定グラフ（Binary Decision Diagram：ＢＤＤ)を示している。ＢＤＤグラフは、論理関数を入力値(０又は１)に対応した２つのベクトルで表現したグラフであり、始点２１から始まり各節点２２において入力値Ａ〜Ｆに応じて２分岐の一方を選択し、最終的に行き着く終点２３により、論理値(０又は１)を判定するものである（例えば、非特許文献２参照）。
【０００６】
図１０(a)のＢＤＤグラフを実現する断熱充電ＢＤＤ論理回路（Adiabatic Charging BDD logic circuit:ＡＣ−ＢＤＤ）は、図１０(b)に示すように、ＢＤＤグラフの始点２１を接地したｎＭＯＳＦＥＴＱ５１〜Ｑ７０で構成されたＢＤＤ論理回路２４と、その演算結果を記憶するｎＭＯＳＦＥＴＱ７１，Ｑ７２およびｐＭＯＳＦＥＴＱ７３，Ｑ７４からなる２個のインバータにより構成するＦＦ回路からなる断熱充電記憶回路２５とからなる。この断熱充電記憶回路２５は、断熱充電電荷再利用型のクロックＰＣＫを電源として動作する。
【０００７】
図１１に、断熱充電ＢＤＤ論理回路（ＡＣ−ＢＤＤ）で構成した加算器３１を基本とし、入力Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５，Ｉ６に対し、その出力結果である和（Sum)とキャリー（Carry)を、断熱充電ＢＤＤ論理回路からなる転送回路３２〜３４で後段へ転送する断熱充電論理回路を示す。図１２に示すように位相が９０度づつ異なる４相の断熱充電電荷再利用型のクロックＰＣＫ１〜ＰＣＫ４を電源として、ＡＣ−ＢＤＤ３１〜３４を駆動することにより、ゲートレベルのパイプライン処理が可能となる。
【０００８】
すなわち、初段の加算器３１において、クロックＰＣＫ１の電圧が上昇すると、論理値の判定が行われる。クロックＰＣＫ１が高電圧レベルに固定されると、その加算器３１の断熱充電記憶回路に判定結果が保持される。この間に、次の段の転送回路３２のクロックＰＣＫ２の電圧が上昇し、前段の信号を受けて論理値の判定を行い、そのクロックＰＣＫ２が高電圧レベルに固定されているときに、結果がその転送回路３２の断熱充電記憶回路に保持される。一方、この間にクロックＰＣＫ１の電圧が下降し、電荷が回収される。これが順次繰り返され、信号が次段へと転送されていく。
【０００９】
【非特許文献１】加藤浩太郎  編著、「ＬＳＩ技術の基礎」、電気通信協会、２６０頁、オーム社、１９９２年
【非特許文献２】藤井、中田、道関、門  著、「極低電圧ディジタル回路技術」、電気通信協会、５０４頁、ＮＴＴＲ＆Ｄ、vol.49、No.9、２０００年
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところが、上述の従来の断熱充電論理回路では、出力を帰還させて再び入力とする有限状態機械のような帰還型論理回路を構成する手法が知られていなかった。
【００１１】
本発明の目的は、出力を帰還させて再び入力とする有限状態機械のような帰還型論理回路を断熱充電論理回路により構成した帰還型断熱充電論理回路を提供することである。
【課題を解決するための手段】
【００１２】
請求項１にかかる発明の帰還型断熱充電論理回路は、入力信号と出力信号を有し、該出力信号の内の少なくとも１つを前記入力信号の１つとして帰還させる帰還型論理回路を断熱充電論理回路を用いて構成した帰還型断熱充電論理回路であって、前記断熱充電論理回路を４ｎ段（ｎ：正の整数）縦続接続し、その内の初段の断熱充電論理回路に前記入力信号を入力し、終段の断熱充電論理回路の出力信号の内の少なくとも１つを前記入力信号の１つとして前記初段の断熱充電論理回路に帰還させ、かつ、位相が９０度づつずれた断熱充電電荷再利用型の４相クロックを電源として、前記断熱充電論理回路のそれぞれに印加し、前記初段の断熱充電論理回路の出力信号を次段の断熱充電論理回路に入力し、該次段の断熱充電論理回路の出力信号を更に次段の断熱充電論理回路に入力し、これを前記終段の断熱充電回路まで繰り返すことを特徴とする。
【００１３】
請求項２にかかる発明は、請求項１に記載の帰還型断熱充電論理回路において、前記断熱充電論理回路は、入力する信号を演算する論理回路と、該論理回路の演算結果を一時保持する断熱充電記憶回路とを具備する、ことを特徴とする。
【００１４】
請求項３にかかる発明は、請求項２に記載の帰還型断熱充電論理回路において、前記論理回路は、２分決定グラフ論理回路であることを特徴とする。
【００１５】
請求項４にかかる発明は、請求項２に記載の帰還型断熱充電論理回路において、前記論理回路は、ＣＶＳＬを基にしたｎＭＯＳネットワーク論理回路であることを特徴とする。
【発明の効果】
【００１６】
本発明によれば、帰還型論理回路を断熱充電論理回路により実現することができる。よって、出力を再び入力として用いるような、有限状態機械および累積加算器のような回路を断熱充電論理回路により実現できる。
【発明を実施するための最良の形態】
【００１７】
図１は、図７および図８で説明した有限状態機械を断熱充電論理回路により実現した本発明の１つの実施例の帰還型断熱充電論理回路の回路構成を示す図である。ここでは、図１２で説明した４相の断熱充電電荷再利用型のクロックＰＣＫ１〜ＰＣＫ４を電源として使用する。Ｘ，Ｙ，Ｚ１１〜Ｚ１３，Ｚ２１〜Ｚ２３は、断熱充電ＢＤＤ論理回路（ＡＣ−ＢＤＤ）である。
【００１８】
入力がＩ，Ｑ(t)である断熱充電ＢＤＤ論理回路Ｘ、Ｙは、クロックＰＣＫ１により駆動される。断熱充電ＢＤＤ論理回路Ｘの出力はＱ(t+1)、断熱充電ＢＤＤ論理回路Ｙの出力はＯである。断熱充電ＢＤＤ論理回路Ｘの出力Ｑ(t+1)は、クロックＰＣＫ２により駆動される断熱充電ＢＤＤ論理回路Ｚ１１に入力し、以降クロックＰＣＫ３，ＰＣＫ４により駆動される断熱充電ＢＤＤ論理回路Ｚ１２，Ｚ１３で転送される。また、断熱充電ＢＤＤ論理回路Ｙの出力Ｏは、クロックＰＣＫ２により駆動される断熱充電ＢＤＤ論理回路Ｚ２１に入力し、以降クロックＰＣＫ３，ＰＣＫ４により駆動される断熱充電ＢＤＤ論理回路Ｚ２２，Ｚ２３で転送される。そして、断熱充電ＢＤＤ論理回路Ｚ１３の出力Ｑ(t)が、入力としてクロックＰＣＫ１で駆動される断熱充電ＢＤＤ論理回路Ｘ，Ｙに帰還される。このように、本発明の特徴は、クロックＰＣＫ４にて駆動される断熱充電ＢＤＤ論理回路Ｚ１３の出力を帰還させ、ＰＣＫ１により駆動される断熱充電ＢＤＤ論理回路Ｘ，Ｙに再び入力Ｑ(t)として入力していることである。以下、各断熱充電ＢＤＤ論理回路Ｘ，Ｙ，Ｚ（Ｚ１１〜Ｚ１３，Ｚ２１〜Ｚ２３）について詳しく説明する。
【００１９】
図３(a)は、断熱充電ＢＤＤ論理回路Ｘに関するＢＤＤグラフである。出力Ｑ(t+1)の論理値について、Ｉ，Ｑ(t)を入力変数とした場合のＢＤＤを示している。Ｉ＝０のときはＱ(t+1)＝０、Ｉ＝１のときはＱ(t)＝０の条件でＱ(t+1)＝１、Ｑ(t)＝１の条件でＱ(t+1)＝０である。図３(b)は、これをｎＭＯＳＦＥＴＱ１〜Ｑ４からなるＢＤＤ論理回路１と、ｐＭＯＳＦＥＴＱ５，Ｑ６とｎＭＯＳＦＥＴＱ７，Ｑ８からなる２個のインバータで構成されるＦＦ回路による断熱充電記憶回路２とにより、断熱充電ＢＤＤ論理回路として構成したものである。クロックＰＣＫ１の立ち上がり時にＢＤＤ論理回路１によって入力Ｉ，Ｑ(t)の演算が行われ、クロックＰＣＫ１の立ち上がりが完了すると断熱充電記憶回路２にその結果が保持され、後段に転送される。図３(c)は、この図３(b)の回路をシンボル化したものである。
【００２０】
図４(a)は、断熱充電ＢＤＤ論理回路Ｙに関するＢＤＤグラフである。出力Ｏの論理値について、Ｉ，Ｑ(t)を入力変数とした場合のＢＤＤを示している。Ｑ(t)＝１のときはＯ＝１、Ｑ(t)＝０のときはＩ＝０の条件でＯ＝１、Ｉ＝１の条件でＯ＝０である。図４(b)は、これをｎＭＯＳＦＥＴＱ１１〜Ｑ１４からなるＢＤＤ論理回路３と、ｐＭＯＳＦＥＴＱ１５，Ｑ１６とｎＭＯＳＦＥＴＱ１７，Ｑ１８からなる２個のインバータで構成されるＦＦ回路による断熱充電記憶回路４とにより、断熱充電ＢＤＤ論理回路として構成したものである。クロックＰＣＫ１の立ち上がり時にＢＤＤ論理回路３によって入力Ｉ，Ｑ(t)の演算が行われ、クロックＰＣＫ１の立ち上がりが完了すると断熱充電記憶回路４にその結果が保持され、後段に転送される。図４(c)は、この図４(b)の回路をシンボル化したものである。
【００２１】
図５(a)は、断熱充電ＢＤＤ論理回路Ｚ（Ｚ１１〜Ｚ１３、Ｚ２１〜Ｚ２３）に関するＢＤＤグラフである。出力Ｏの論理値について、Ｉを入力変数とした場合のＢＤＤを示している。Ｉ＝１のときＯ＝１、Ｉ＝０のときＯ＝０で、Ｏ＝Ｉである。図５(b)は、これをｎＭＯＳＦＥＴＱ２１，Ｑ２２からなるＢＤＤ論理回路５と、ｐＭＯＳＦＥＴＱ２３，Ｑ２４とｎＭＯＳＦＥＴＱ２５，Ｑ２６からなる２個のインバータで構成されるＦＦ回路による断熱充電記憶回路６とにより、断熱充電ＢＤＤ論理回路として構成したものである。クロックＰＣＫ（ＰＣＫ２〜ＰＣＫ４）の立ち上がり時にＢＤＤ論理回路５によって演算が行われ、クロックＰＣＫの立ち上がりが完了すると断熱充電記憶回路６に保持され、後段に転送される。図５(c)は、この図５(b)の回路をシンボル化したものである。なお、クロックＰＣＫとしては、断熱充電ＢＤＤ論理回路Ｚ１１，Ｚ２１の場合はＰＣＫ２を、断熱充電ＢＤＤ論理回路Ｚ１２，Ｚ２２の場合はクロックにはＰＣＫ３を、断熱充電ＢＤＤ論理回路Ｚ１３，Ｚ２３の場合はクロックにはＰＣＫ４を、それぞれ使う。
【００２２】
図２に、図１の帰還型断熱充電論理回路の動作のシミュレーション結果を示す。この図２は、上から順に、入力Ｉ，Ｑ(t)、出力Ｏ，Ｑ(t+1)を示す。入力Ｉについては、ＣＭＯＳ論理回路（図示せず）からの出力信号とし、その矩形波を用いてシミュレーションを行った。入力Ｉのデータの１周期は２００ｎｓである。また、いずれも振幅は２ｖである。
【００２３】
例えば、１．０μｓ〜１．２μｓにおいて、Ｉ＝１，Ｑ(t)＝０であるが、この時、Ｏ＝０，Ｑ(t+1)＝１である。これは、図８の入力出力特性と一致する。以下同様にして、
１．２μｓ〜１．４μｓにおいて、Ｉ＝０，Ｑ(t)＝１，Ｏ＝１，Ｑ(t+1)＝０
１．８μｓ〜２．０μｓにおいて、Ｉ＝０，Ｑ(t)＝０，Ｏ＝１，Ｑ(t+1)＝０
２．２μｓ〜２．４μｓにおいて、Ｉ＝１，Ｑ(t)＝１，Ｏ＝１，Ｑ(t+1)＝０
というシミュレーション結果であるが、これらも、図８の入力出力特性と一致する。
【００２４】
このように、断熱充電ＢＤＤ論理回路を使用した帰還型論理回路の構成が、本発明を用いることにより実現できることが、シミュレーションにより、明らかにされた。
【００２５】
以上、ＢＤＤを基にした断熱充電ＢＤＤ論理回路（１，３，５等）により帰還型断熱充電論理回路を構成する方法を中心に述べてきたが、演算を行う論理回路部分は断熱充電ＢＤＤ論理回路に限定されるものではなく、広く、図６において示したようなＣＶＳＬ（Cascode voltage switch logic）に代表されるｎＭＯＳネットワーク７等により構成された通常の論理回路を用い、これと断熱充電記憶回路８を組み合わせた断熱充電論理回路により帰還型断熱充電論理回路を構成することも可能であることは言うまでも無い（参考文献１:Y Moon and D.K.Jeong,"An effcient charge recovery 1ogic circuit",IEEE J,So1id-State Circuits,vo1.31,no.4,pp.514-522,Apri1 1996.、参考文献２：K.M.Chu and D.I.Pulfrey "Design procedures for differential cascode voltage switching circuits," IEEE J.Solid-State Circuits,vol.SC-21,pp.1082-1087,Dec.1986.、参考文献３：L.G.Heller and W.R.Griffin,"Cascode voltage switch logic : A differential CMOS logic family,"in ISSCC Dig.Tech.Papers,1984,pp.16-17.)。
【００２６】
また、以上の帰還型断熱充電論理回路では、４相クロックとして図１２で示した階段形状の断熱充電電荷再利用型クロックを使用する場合について説明したが、この４相クロックは階段形状に限らず、ランプ波形状、ＬＣ共振回路によるサイン波形状等のように、緩やかに立ち上がり緩やかに立ち下がる形状の波形のものであれば、いずれでも使用できる。
【００２７】
また、以上の帰還型断熱充電論理回路では、２個の入力Ｉ，Ｑ(t)を入力して２個の出力Ｏ,Ｑ(t+1)を出力し、その一方の出力Ｑ(t+1)を４相クロックで３回転送し入力Ｑ(t)として帰還する構成（図１）について説明したが、これに限られるものではなく、入力の数を２以上とし、出力の数を１又は２以上とし、該出力の内の少なくとも１つを入力の１つとして帰還させる帰還型論理回路の全てに適用できる。
【００２８】
また、入力側から出力側にかけての断熱充電ＢＤＤ論理回路又は断熱充電論理回路の段数は、図１に示したような４段に限られるものではなく、４相クロックが使用できる段数、つまり４ｎ（ｎ：正の整数）段であればよい。
【図面の簡単な説明】
【００２９】
【図１】本発明の１つの実施例の帰還型断熱充電論理回路のブロック図である。
【図２】図１の帰還型断熱充電論理回路の動作のシミュレーション結果を示す波形図である。
【図３】(a)は断熱充電ＢＤＤ論理回路ＸのＢＤＤグラフ、(b)は(a)のＢＤＤグラフをＭＯＳＦＥＴで構成した断熱充電ＢＤＤ論理回路の回路図、(c)はそのシンボルを示す図である。
【図４】(a)は断熱充電ＢＤＤ論理回路ＹのＢＤＤグラフ、(b)は(a)のＢＤＤグラフをＭＯＳＦＥＴで構成した断熱充電ＢＤＤ論理回路の回路図、(c)はそのシンボルを示す図である。
【図５】(a)は断熱充電ＢＤＤ論理回路ＺのＢＤＤグラフ、(b)は(a)のＢＤＤグラフをＭＯＳＦＥＴで構成した断熱充電ＢＤＤ論理回路の回路図、(c)はそのシンボルを示す図である。
【図６】ＢＤＤグラフを使用せず一般的なｎＭＯＳネットワークの論理回路を使用した断熱充電論理回路の回路図である。
【図７】有限状態機械の遷移図である。
【図８】図７の入出力関係を示す説明図である。
【図９】図７の入出力関係を実現するためにＣＭＯＳで構成した帰還型論理回路の回路図である。
【図１０】(a)はＢＤＤグラフ、(b)はそのＢＤＤグラフをＭＯＳＦＥＴで実現する断熱充電ＢＤＤ論理回路の回路図である。
【図１１】断熱充電ＢＤＤ論理回路で構成した従来の断熱充電論理回路のブロック図である。
【図１２】位相が９０度づつ異なる４相の断熱充電電荷再利用型クロックＰＫＣ１，ＰＫＣ２，ＰＫＣ３，ＰＫＣ４の波形図である。
【符号の説明】
【００３０】
Ｘ，Ｙ，Ｚ１１〜Ｚ１３，Ｚ２１〜Ｚ２３：断熱充電ＢＤＤ論理回路
１，３，５：ＢＤＤ論理回路
２，４，６，８：断熱充電記憶回路
７：ｎＭＯＳネットワーク論理回路
１０：組合せ論理回路
１１：記憶回路
２１：始点
２２：節
２３：終点
２４：ＢＤＤ論理回路
２５：断熱充電記憶回路
３１：加算器（断熱充電ＢＤＤ論理回路）
３２〜２４：転送回路（断熱充電ＢＤＤ論理回路）
【図１】
2006020039.tif 000003
【図２】
2006020039.tif 000004
【図３】
2006020039.tif 000005
【図４】
2006020039.tif 000006
【図５】
2006020039.tif 000007
【図６】
2006020039.tif 000008
【図７】
2006020039.tif 000009
【図８】
2006020039.tif 000010
【図９】
2006020039.tif 000011
【図１０】
2006020039.tif 000012
【図１１】
2006020039.tif 000013
【図１２】
2006020039.tif 000014