(57)【要約】【課題】  温度補償制御信号および外部電圧周波数制御信号とは独立して、ＭＯＳトランジスタの閾値電圧を制御可能な電圧制御型発振器を提供する。【解決手段】  圧電振動子と、圧電振動子に並列接続された負荷容量を有する。負荷容量は、ソース端子とドレイン端子を短絡したソース・ドレイン端子と、ゲート端子を有する第１のＭＯＳトランジスタと、ソース端子とドレイン端子を短絡したソース・ドレイン端子と、ゲート端子を有する第２のＭＯＳトランジスタとが直列接続されたもので構成する。更に、第１，第２のＭＯＳトランジスタのソース・ドレイン端子に共通の第１制御信号を供給する第１制御信号発生回路と、第１，第２のＭＯＳトランジスタのゲート端子に共通の第２制御信号を供給する第２制御信号発生回路とを有する。【選択図】  図１
2006060797.tif 000002
【特許請求の範囲】
【請求項１】
圧電振動子に接続するための端子対を備えた電圧制御型発振器であって、
入力端及び出力端が前記圧電振動子に接続するための端子対の各端子に個々に接続された増幅器と、
ソース、ドレイン及びゲート端子を備え、前記ソース端子と前記ドレイン端子とを接続したＭＯＳトランジスタと、
前記増幅器の一端と前記ＭＯＳトランジスタのソース端子との間に挿入接続された容量と、
前記ＭＯＳトランジスタのソース端子に制御用電気信号を供給する第１制御信号発生回路と、
前記ＭＯＳトランジスタのゲート端子に制御用電気信号を供給する第２制御信号発生回路と、を有することを特徴とする電圧制御型発振器。
【請求項２】
圧電振動子に接続するための端子対を備えた電圧制御型発振器であって、
入力端及び出力端が前記圧電振動子に接続するための端子対の各端子に個々に接続された増幅器と、
ソース、ドレイン及びゲート端子を備え、前記ソース端子と前記ドレイン端子とを各々接続した第１，第２ＭＯＳトランジスタと、
前記増幅器の一端と前記第１ＭＯＳトランジスタのソース端子との間に挿入接続された第１容量と、
前記増幅器の一端と前記第２ＭＯＳトランジスタのソース端子との間に挿入接続された第２容量と、
前記第１、第２ＭＯＳトランジスタの少なくとも一方のソース端子に制御用電気信号を供給する第１制御信号発生回路と、
前記第１，第２ＭＯＳトランジスタの少なくとも一方のゲート端子に制御用電気信号を供給する第２制御信号発生回路と、を有することを特徴とする電圧制御型発振器。  
【請求項３】
前記第１，第２容量の各一端が、前記増幅器の一端に共通接続されたことを特徴とする請求項２記載の電圧制御型発振器。
【請求項４】
圧電振動子に接続するための端子対を備えた電圧制御型発振器であって、
入力端及び出力端が前記圧電振動子に接続するための端子対の各端子に個々に接続された増幅器と、
ソース、ドレイン及びゲート端子を備え、前記ソース端子と前記ドレイン端子とを各々接続した第１，第２ＭＯＳトランジスタと、
前記増幅器の一端と前記第１、第２ＭＯＳトランジスタのソース端子との間に挿入接続された第１容量と、
前記増幅器の他端と前記第１ＭＯＳトランジスタのゲート端子との間に挿入接続された第２容量と、
前記増幅器の前記他端と前記第２ＭＯＳトランジスタのゲート端子との間に挿入接続された第３容量と、
前記第１、第２ＭＯＳトランジスタの少なくとも一方のソース端子に制御用電気信号を供給する第１制御信号発生回路と、
前記第１，第２ＭＯＳトランジスタの少なくとも一方のゲート端子に制御用電気信号を供給する第２制御信号発生回路と、を有することを特徴とする電圧制御型発振器。  
【請求項５】
前記第１，第２ＭＯＳトランジスタの少なくとも一方のゲート端子に制御用電気信号を供給する第３制御信号発生回路をさらに有することを特徴とする請求項４記載の電圧制御型発振器。
【請求項６】
圧電振動子に接続するための端子対を備えた電圧制御型発振器であって、
入力端及び出力端が前記圧電振動子に接続するための端子対の各端子に個々に接続された増幅器と、
ソース、ドレイン及びゲート端子を備え、前記ソース端子と前記ドレイン端子とを各々接続した第１，第２、第３及び第４ＭＯＳトランジスタと、
前記増幅器の一端と前記第１、第２ＭＯＳトランジスタのソース端子との間に挿入接続された第１容量と、
前記増幅器の他端と前記第３，第４ＭＯＳトランジスタのソース端子との間に挿入接続された第２容量と、
前記第１，第２ＭＯＳトランジスタ若しくは前記第３，第４ＭＯＳトランジスタの少なくとも一方の組のソース端子に制御用電気信号を供給する第１制御信号発生回路と、
前記第１，第３ＭＯＳトランジスタの少なくとも一方のゲート端子に制御用電気信号を供給する第２制御信号発生回路と、
前記第２，第４ＭＯＳトランジスタの少なくとも一方のゲート端子に制御用電気信号を供給する第３制御信号発生回路と、を有することを特徴とする電圧制御型発振器。
【請求項７】
前記電圧制御型発振器が、前記圧電振動子に接続するための端子に圧電振動子を接続したことを特徴とする請求項１，２，４又は６記載の電圧制御型発振器。
【請求項８】
前記圧電振動子が水晶振動子であることを特徴とする請求項７記載の電圧制御型発振器。
【請求項９】
前記第１制御信号は、温度補償制御信号、外部電圧周波数制御信号、バラツキ補償制御信号の少なくともいずれか一つを含む信号であることを特徴とする請求項１，２，４又は６記載の電圧制御型発振器。
【請求項１０】
前記第２制御信号は、温度補償制御信号、外部電圧周波数制御信号、バラツキ補償制御信号の少なくともいずれか一つを含む信号であることを特徴とする請求項１，２，４又は６記載の電圧制御型発振器。
【請求項１１】
前記第３制御信号は、温度補償制御信号、外部電圧周波数制御信号、バラツキ補償制御信号の少なくともいずれか一つを含む信号であることを特徴とする請求項５又は６記載の電圧制御型発振器。
【請求項１２】
前記第１ＭＯＳトランジスタのソース・ドレイン端子又は前記第２ＭＯＳトランジスタのソース・ドレイン端子に振幅制限回路を設けたことを特徴とする請求項１，２、４又は６記載の電圧制御型発振器。
【請求項１３】
前記第１制御信号発生回路または第２制御信号発生回路のいずれかに、バラツキキャンセル回路を備えたことを特徴とする請求項１，２，４又は６記載の電圧制御型発振器。
【請求項１４】
前記第１制御信号発生回路または第２制御信号発生回路のいずれかに、バラツキキャンセルのためのテーブルを記録したメモリを有するコントローラを備えたことを特徴とする請求項１，２，４又は６記載の電圧制御型発振器。
【請求項１５】
前記バラツキキャンセル回路が、前記第１又は第２ＭＯＳトランジスタとほぼ同一の構成を有した第３ＭＯＳトランジスタを備え、
前記第３ＭＯＳトランジスタで生成される電流を反転増幅して生成される電圧を前記第１ＭＯＳトランジスタ又は第２ＭＯＳトランジスタのドレイン端子に与えることを特徴とする請求項１３又は１４記載の電圧制御型発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御による温度補償型水晶発振器として用いる電圧制御型発振器に関するものである。
【背景技術】
【０００２】
温度補償水晶発振器は携帯電話等の基準周波数源として使用され、温度変化による周波数の変化を小さくした水晶発振器である。そして電圧制御型発振器は、発振ループ内の負荷容量として電圧により容量値を変更することができる可変容量素子を設け、この可変容量素子の端子電圧を制御することにより、負荷容量値を変化させて周波数を制御することができる発振器である。温度補償水晶発振器として、電圧制御型発振器における可変容量の端子電圧を制御して水晶振動子（圧電振動子）の温度特性をキャンセルさせるようにしたものである。
【０００３】
近年、温度補償水晶発振器は低位相ノイズ化、起動時間短縮化、温度補償の高精度化などに加えて、小型化への取り組みが進められている。水晶発振器の小型化を実現するためには水晶振動子の小型化が必須である。しかし、一般的に水晶振動子を小型化することにより可変容量の変化に対する周波数の変化の割合が小さくなる傾向がある。そこで、負荷容量として使用される可変容量の制御電圧に対する容量の変化量を大きくする必要がある。例えば、特許文献１に示されているように、ソース端子とドレイン端子をショートしたＭＯＳトランジスタのソース・ドレイン端子とゲート端子の間に生じる静電容量を用いることで制御電圧の変化に対して容量値の変化を大きくとることができ、水晶発振器の周波数変化の感度向上を図っている（図１１参照）。
【０００４】
【特許文献１】特開２００３−３１８４１７号公報
【特許文献２】特開平１１−２２０３２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ここで、電圧制御型発振器の可変容量として、ＭＯＳトランジスタのソース・ドレイン端子とゲート端子の間に生じる静電容量を発振回路の増幅器および水晶振動子（圧電振動子）に直接接続し、ＭＯＳトランジスタのゲート電圧を制御して周波数を制御する場合に、ＭＯＳトランジスタのゲート電圧がソース・ドレイン端子電圧＋閾値電圧となったときに、ゲート酸化膜直下にチャネルが形成され、ゲート端子とチャネルすなわちソース・ドレイン端子の静電容量が大きくなる。このときのゲート電圧を容量切り替わり電圧と定義する。
【０００６】
従来例の第１の課題として、ソース・ドレイン端子のＤＣバイアスが発振回路の増幅器側で決定されてしまうため、容量切り替わり電圧を任意の値に設定することができず、任意のゲート電圧を中心に周波数を制御することができないという問題があった。
【０００７】
第２の課題として、通常のＣＭＯＳプロセスではＭＯＳトランジスタの閾値電圧のバラツキや温度特性に依存して容量切り替わり電圧も変化するが、従来例では温度補償制御信号および外部電圧周波数制御信号そのものにＭＯＳトランジスタの閾値電圧のバラツキや温度特性をキャンセルさせる特性をもたせる必要があった。
【０００８】
そのため、実際にＭＯＳトランジスタのソース・ドレイン端子とゲート端子の間に生じる静電容量を用いた水晶発振器の設計を容易にして実用化するためには、ＭＯＳトランジスタの閾値電圧制御信号を温度補償制御信号および外部電圧周波数制御信号とは独立して制御する必要があるという問題があった。
【０００９】
本発明は電圧制御型発振器においてソース端子とドレイン端子を短絡（ショート）したＭＯＳトランジスタのソース・ドレイン端子とゲート端子の間に生じる静電容量を用いた発振器を実用化するために、温度補償制御信号および外部電圧周波数制御信号とは独立してＭＯＳトランジスタの閾値電圧を制御可能な電圧制御型発振器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前記の目的を達成するために、本発明に係る圧電振動子に接続するための端子対を備えた電圧制御型発振器は、
入力端及び出力端が前記圧電振動子に接続するための端子対の各端子に個々に接続された増幅器と、
ソース、ドレイン及びゲート端子を備え、前記ソース端子と前記ドレイン端子とを接続したＭＯＳトランジスタと、
前記増幅器の一端と前記ＭＯＳトランジスタのソース端子との間に挿入接続された容量と、
前記ＭＯＳトランジスタのソース端子に制御用電気信号を供給する第１制御信号発生回路と、
前記ＭＯＳトランジスタのゲート端子に制御用電気信号を供給する第２制御信号発生回路と、を有することを特徴とする。
【００１１】
本発明にかかる圧電振動子に接続するための端子対を備えた電圧制御型発振器は、
入力端及び出力端が前記圧電振動子に接続するための端子対の各端子に個々に接続された増幅器と、
ソース、ドレイン及びゲート端子を備え、前記ソース端子と前記ドレイン端子とを各々接続した第１，第２ＭＯＳトランジスタと、
前記増幅器の一端と前記第１ＭＯＳトランジスタのソース端子との間に挿入接続された第１容量と、
前記増幅器の一端と前記第２ＭＯＳトランジスタのソース端子との間に挿入接続された第２容量と、
前記第１、第２ＭＯＳトランジスタの少なくとも一方のソース端子に制御用電気信号を供給する第１制御信号発生回路と、
前記第１，第２ＭＯＳトランジスタの少なくとも一方のゲート端子に制御用電気信号を供給する第２制御信号発生回路と、を有することを特徴とする。
【００１２】
本発明にかかる電圧制御型発振器において、
前記第１，第２容量の各一端が、前記増幅器の一端に共通接続されたことを特徴とする。
【００１３】
本発明にかかる圧電振動子に接続するための端子対を備えた電圧制御型発振器は、
入力端及び出力端が前記圧電振動子に接続するための端子対の各端子に個々に接続された増幅器と、
ソース、ドレイン及びゲート端子を備え、前記ソース端子と前記ドレイン端子とを各々接続した第１，第２ＭＯＳトランジスタと、
前記増幅器の一端と前記第１、第２ＭＯＳトランジスタのソース端子との間に挿入接続された第１容量と、
前記増幅器の他端と前記第１ＭＯＳトランジスタのゲート端子との間に挿入接続された第２容量と、
前記増幅器の前記他端と前記第２ＭＯＳトランジスタのゲート端子との間に挿入接続された第３容量と、
前記第１、第２ＭＯＳトランジスタの少なくとも一方のソース端子に制御用電気信号を供給する第１制御信号発生回路と、
前記第１，第２ＭＯＳトランジスタの少なくとも一方のゲート端子に制御用電気信号を供給する第２制御信号発生回路と、を有することを特徴とする。
【００１４】
本発明にかかる電圧制御型発振器は、
前記第１，第２ＭＯＳトランジスタの少なくとも一方のゲート端子に制御用電気信号を供給する第３制御信号発生回路をさらに有することを特徴とする。
【００１５】
本発明にかかる圧電振動子に接続するための端子対を備えた電圧制御型発振器は、
入力端及び出力端が前記圧電振動子に接続するための端子対の各端子に個々に接続された増幅器と、
ソース、ドレイン及びゲート端子を備え、前記ソース端子と前記ドレイン端子とを各々接続した第１，第２、第３及び第４ＭＯＳトランジスタと、
前記増幅器の一端と前記第１、第２ＭＯＳトランジスタのソース端子との間に挿入接続された第１容量と、
前記増幅器の他端と前記第３，第４ＭＯＳトランジスタのソース端子との間に挿入接続された第２容量と、
前記第１，第２ＭＯＳトランジスタ若しくは前記第３，第４ＭＯＳトランジスタの少なくとも一方の組のソース端子に制御用電気信号を供給する第１制御信号発生回路と、
前記第１，第３ＭＯＳトランジスタの少なくとも一方のゲート端子に制御用電気信号を供給する第２制御信号発生回路と、
前記第２，第４ＭＯＳトランジスタの少なくとも一方のゲート端子に制御用電気信号を供給する第３制御信号発生回路と、を有することを特徴とする。
【００１６】
本発明にかかる電圧制御型発振器において、
前記電圧制御型発振器が、前記圧電振動子に接続するための端子に圧電振動子を接続したことを特徴とする。
【００１７】
本発明にかかる電圧制御型発振器において、
前記圧電振動子が水晶振動子であることを特徴とする。
【００１８】
本発明にかかる電圧制御型発振器において、
前記第１制御信号は、温度補償制御信号、外部電圧周波数制御信号、バラツキ補償制御信号の少なくともいずれか一つを含む信号であることを特徴とする。
【００１９】
本発明にかかる電圧制御型発振器において、
前記第２制御信号は、温度補償制御信号、外部電圧周波数制御信号、バラツキ補償制御信号の少なくともいずれか一つを含む信号であることを特徴とする。
【００２０】
本発明にかかる電圧制御型発振器において、
前記第３制御信号は、温度補償制御信号、外部電圧周波数制御信号、バラツキ補償制御信号の少なくともいずれか一つを含む信号であることを特徴とする。
【００２１】
本発明にかかる電圧制御型発振器において、
前記第１ＭＯＳトランジスタのソース・ドレイン端子又は前記第２ＭＯＳトランジスタのソース・ドレイン端子に振幅制限回路を設けたことを特徴とする。
【００２２】
本発明にかかる電圧制御型発振器において、
前記第１制御信号発生回路または第２制御信号発生回路のいずれかに、バラツキキャンセル回路を備えたことを特徴とする。
【００２３】
本発明にかかる電圧制御型発振器において、
前記第１制御信号発生回路または第２制御信号発生回路のいずれかに、バラツキキャンセルのためのテーブルを記録したメモリを有するコントローラを備えたことを特徴とする。
【００２４】
本発明にかかる電圧制御型発振器において、
前記バラツキキャンセル回路が、前記第１又は第２ＭＯＳトランジスタとほぼ同一の構成を有した第３ＭＯＳトランジスタを備え、
前記第３ＭＯＳトランジスタで生成される電流を反転増幅して生成される電圧を前記第１ＭＯＳトランジスタ又は第２ＭＯＳトランジスタのドレイン端子に与えることを特徴とする。
【発明の効果】
【００２５】
前記の構成によれば、温度補償制御信号および外部電圧周波数制御信号とは独立して容量切り替わり電圧を制御でき、任意の制御電圧値を中心に周波数を変化させることができる。
【００２６】
本発明によれば、温度補償制御信号および外部電圧周波数制御信号とは独立して容量切り替わり電圧を制御でき、任意の制御電圧値を中心に周波数を変化させることができ、また、ＭＯＳトランジスタの閾値電圧バラツキや温度特性をキャンセルさせる信号を、温度補償制御信号および外部電圧周波数制御信号とは独立して入力することができ、温度補償制御回路や外部電圧周波数制御回路の設計を容易とし、ソース端子とドレイン端子をショートしたＭＯＳトランジスタのソース・ドレイン端子とゲート端子の間に生じる静電容量を用いた電圧制御型発振器を実用化できるという効果を奏する。
【発明を実施するための最良の形態】
【００２７】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
（実施の形態１）
図１は本発明の実施の形態１における電圧制御型発振器の概略構成を示す回路図である。本実施の形態１の可変容量として、例えばＭＯＳトランジスタ５、６を用いる。ＭＯＳトランジスタ５について説明すると、そのソース端子ｓ、ドレイン端子ｄをショートし、バックゲート端子ｂを接地する。ソース・ドレイン端子とゲート端子間の容量は、後で説明するように可変容量となる。従って、本発明においては、ＭＯＳトランジスタ５は、可変容量素子として使用する。他のＭＯＳトランジスタも同様である。
【００２８】
図１に示すように、帰還回路を構成する帰還抵抗１と増幅器２と水晶振動子３によって発振回路を構成する。発振回路の負荷容量は、水晶振動子３の一方の端子から接続点Ｊ１，ＤＣカット容量８，接続点Ｊ２，ＭＯＳトランジスタ５，接続点Ｊ３，ＭＯＳトランジスタ６，接続点Ｊ４，そして水晶振動子３の他方の端子に至るまでの閉ループである発振ループに含まれる容量である。ＤＣカット容量８とＭＯＳトランジスタ５は、第１の容量可変手段を構成し、ＤＣカット容量９とＭＯＳトランジスタ６は、第２の容量可変手段を構成する。第１の容量可変手段と、第２の容量可変手段は同じＩＣ構造を有する。水晶振動子３は、発振することにより、一方の端子と他方の端子には、位相が１８０°ずれた正弦波信号が発生する。従って、水晶振動子３の一方の端子から接続点Ｊ１，ＤＣカット容量８，及び接続点Ｊ２までの線には、図２Ａに示す正弦波信号Ｐａが現れ、水晶振動子３の他方の端子から接続点Ｊ５，ＤＣカット容量９，及び接続点Ｊ４までの線には正弦波信号Ｐｂが現れる。ＭＯＳトランジスタ５、６のゲートは、接続点Ｊ３において互いに接続されているので、接続点Ｊ３に現れる信号は、正弦波信号Ｐａ，Ｐｂが加算された重畳信号、この場合は正弦波が互いに打ち消されるので平坦なＤＣ信号が現れる。従って、接続点Ｊ３は、交流的に接地された状態にあるので、ＡＣ接地端子とも言う。
【００２９】
第１制御信号発生回路４１は、高周波除去抵抗１０を介してＭＯＳトランジスタ６のソース・ドレイン端子に接続されていると共に、高周波除去抵抗１１を介してＭＯＳトランジスタ５のソース・ドレイン端子にも接続されている。また、第２制御信号発生回路４２は、ＭＯＳトランジスタ５のゲート端子に接続されていると共に、ＭＯＳトランジスタ６のゲート端子にも接続されている。
【００３０】
第１制御信号発生回路４１からは、ＤＣバイアス信号である第１制御信号Ｓ１が出力され、第２制御信号発生回路４２からは、ＤＣバイアス信号である第２制御信号Ｓ２が出力される。
【００３１】
次に図１の電圧制御型発振器の動作を説明する。
【００３２】
図２Ｂの波形Ｇ１は、ＭＯＳトランジスタ５、６のＣ−Ｖ特性を示し、横軸は、ゲート端子とソース・ドレイン端子間の電圧Ｖｇｄを示し、縦軸はソース・ドレイン端子とゲート端子との間の静電容量を示す。電圧Ｖｇｄが閾値電圧Ｖｔより大きくなるとＭＯＳトランジスタは、ＯＮ状態になる。この場合、ソース・ドレイン端子とゲート端子との間に静電容量が発生し、その間の容量はＣｍａｘとなる。また、電圧Ｖｇｄが閾値電圧Ｖｔより小さくなるとＭＯＳトランジスタは、ＯＦＦ状態になる。この場合、ソース・ドレイン端子とゲート端子との間に静電容量が無くなり、その間の容量はＣｍｉｎとなる。
【００３３】
まず、ＭＯＳトランジスタの静電容量が、見かけ上、ＣｍａｘとＣｍｉｎの中央点Ｃｍｉｄに設定される場合について説明する。この場合、Ｓ２−Ｓ１＝Ｖｔが満たされることが条件となる。具体的な値を用いて説明する。
【００３４】
例えばＭＯＳトランジスタのＯＮからＯＦＦに変化する閾値電圧Ｖｔが０．７Ｖであり、正弦波信号Ｐａ，Ｐｂのピーク−ツ−ピークの振幅Ｖｐが１．２Ｖであり、第１制御信号発生回路４１からの第１制御信号Ｓ１のＤＣバイアス電圧が０．３Ｖであり、第２制御信号発生回路４２からの第２制御信号Ｓ２のＤＣバイアス電圧が１．０Ｖであると仮定する。すなわち、図２Ａの下段に示すように、Ｓ２−Ｓ１＝Ｖｔ（０．７Ｖ）の場合である。この場合、図２Ａの上段、中段に示すように、正弦波信号Ｐａ，Ｐｂはいずれも０．３Ｖを中心に上下に振れる。従って、ＭＯＳトランジスタ５，６のソース・ドレイン端子は−０．３Ｖから０．９Ｖの間で変化する正弦波を受ける。一方、ＭＯＳトランジスタのゲート端子には、１．０Ｖの電圧が加わる。従って、ＭＯＳトランジスタのソース・ドレイン端子とゲート端子との間の電位差は、０．７Ｖ（＝Ｓ２−Ｓ１）を中心に、１．３Ｖと０．１Ｖとの間で正弦波的に変化する。図２Ｂの正弦波Ｐ２は、この状態を示す。従って、ＭＯＳトランジスタは、デューティ比５０％の割合で、ＯＮ，ＯＦＦを繰り返す。これを長期的に観測すれば、ＭＯＳトランジスタのソース・ドレイン端子とゲート端子との間の静電容量は、ＣｍａｘとＣｍｉｎとの丁度真ん中の値
Ｃｍｉｄ＝（Ｃｍａｘ＋Ｃｍｉｎ）／２
になる。
【００３５】
次に、ＭＯＳトランジスタの静電容量が中央点Ｃｍｉｄよりも大きい値に設定される場合について説明する。この場合、Ｓ２−Ｓ１＞Ｖｔが満たされることが条件となる。具体的な値を用いて説明すると、上記の説明において与えられた値において、Ｓ２の値が１．０Ｖから１．６Ｖに変化したとする。この場合、Ｓ２−Ｓ１＝１．３Ｖとなるので、ＭＯＳトランジスタのソース・ドレイン端子とゲート端子との間の電位差は、１．３Ｖを中心に、１．９Ｖと０．７Ｖとの間で正弦波的に変化する。図２Ｂの正弦波Ｐ３は、この状態を示す。この場合、ＭＯＳトランジスタは、デューティ比１００％の割合で、ＯＮとなる。従って、ＭＯＳトランジスタのソース・ドレイン端子とゲート端子との間の静電容量は、Ｃｍａｘとなる。
【００３６】
更に、ＭＯＳトランジスタの静電容量が中央点Ｃｍｉｄよりも小さい値に設定される場合について説明する。この場合、Ｓ２−Ｓ１＜Ｖｔが満たされることが条件となる。具体的な値を用いて説明すると、上記の説明において与えられた値において、Ｓ２の値が１．０Ｖから０．４Ｖに変化したとする。この場合、Ｓ２−Ｓ１＝０．１Ｖになるので、ＭＯＳトランジスタのソース・ドレイン端子とゲート端子との間の電位差は、０．１Ｖを中心に、０．７Ｖと−０．６Ｖとの間で正弦波的に変化する。図２Ｂの正弦波Ｐ１は、この状態を示す。この場合、ＭＯＳトランジスタは、デューティ比０％の割合で、ＯＮとなる。従って、ＭＯＳトランジスタのソース・ドレイン端子とゲート端子との間の静電容量は、Ｃｍｉｎとなる。
【００３７】
以上より明らかなように、Ｓ１を０．３Ｖに固定し、Ｓ２を０．４Ｖから１．６Ｖにリニアに変化させると、ＭＯＳトランジスタの静電容量もＣｍｉｎからＣｍａｘまでリニアに変化する。このようなリニアに変化するＣ−Ｖ特性が、図２Ｂの波形Ｇ２で示されている。更に、このようなリニアに変化するＣ−Ｖ特性に対応する発振周波数のｆ−ｖ特性が図２Ｂの波形Ｇ３で示されている。
【００３８】
上記の動作においては、Ｓ１を固定し、Ｓ２を変化させた場合について説明したが、Ｓ１を変化させ、Ｓ２を固定する場合でも同様の効果が得られるし、更には、Ｓ１，Ｓ２の両方を変化させる場合でも同様の効果が得られる。すなわち、上記の例では、Ｓ２−Ｓ１が、０．１Ｖから１．３Ｖの範囲で変化すれば、ＭＯＳトランジスタの静電容量をＣｍｉｎからＣｍａｘまでリニアに変化させることができる。これを一般的に表現すれば、
Ｖｔ−（Ｖｐ／２）＜Ｓ２−Ｓ１＜Ｖｔ＋（Ｖｐ／２）
を満たすように、Ｓ１，Ｓ２を決めればよい。
【００３９】
例えば、Ｓ１またはＳ２に温度補償制御信号、外部電圧周波数制御信号、バラツキ補償制御信号（バラツキキャンセル信号とも言う）としての役割を持たせることができる。又は、Ｓ１に温度補償制御信号、外部電圧周波数制御信号、バラツキキャンセル信号の少なくとも一つの役割を持たせ、Ｓ２に残りの信号の役割を持たせることも可能である。逆の組み合わせも可能である。温度補償制御信号は、温度変化に対する周波数の変化を補償する信号である。外部電圧周波数制御信号は、外部から印加する電圧に対して周波数の変化を制御する信号である。バラツキ補償制御信号は、製造時のバラツキにより閾電圧の変化を補償する信号である。
【００４０】
例えば、第２制御信号発生回路４２からの制御信号Ｓ２を温度補償制御信号として用い、第１制御信号発生回路４１からの制御信号Ｓ１をバラツキキャンセル信号として用いた場合について説明する。第２制御信号発生回路４２は、温度に対する補正電圧のテーブルを有し、予め決められた温度補償信号Ｓ２を出力するものとする。一方、電圧制御型発振器は、製造時のバラツキがあるので、バラツキをなくす必要がある。このバラツキは制御信号Ｓ１を用いてなくすことができる。バラツキが無くなった状態で、予め決められた温度補償制御信号Ｓ２を加えれば、所望の温度補償を行うことが可能となる。従って、温度補償制御信号Ｓ２は、バラツキのある個々の電圧制御型発振器について設定する必要はなく、バラツキのない設計条件に基づいて設定すればよい。個々の電圧制御型発振器の設計条件からのバラツキはバラツキキャンセル信号Ｓ１を用いてなくすことができる。従って、温度補償制御信号を発生する第２制御信号発生回路４２を独立して設計することができるので、設計の自由度が大きくなり、設計が容易になる。
【００４１】
同じことが、第１制御信号発生回路４１についても言うことができる。
【００４２】
本発明においては、ＭＯＳトランジスタを可変容量として構成としているので、制御電圧に対して周波数変化を１００ｐｐｍ以上（５０ＭＨｚの場合であれば、５ＫＨｚ以上）変化させることができ、温度補償および外部電圧周波数制御を行うのに十分な周波数変化幅を確保することが可能となり、小型水晶振動子に対応できる。
【００４３】
図３は、実施の形態１の変形例１を示す。図３の変形例１では、ＭＯＳトランジスタ５を２つのＭＯＳトランジスタ５ａ、５ｂに分け、ＭＯＳトランジスタ６を２つのＭＯＳトランジスタ６ａ、６ｂに分けている。ＭＯＳトランジスタ５ａ、６ａのゲート端子は、図１と同様に、第２制御信号発生回路４２に接続される。ＭＯＳトランジスタ５ｂ、６ｂのゲート端子は、新たに設けた第３制御信号発生回路４３に接続される。第３制御信号発生回路４３からはＤＣレベルの制御信号Ｓ３が出力される。例えば、Ｓ１，Ｓ２，Ｓ３に対し、それぞれ、温度補償制御信号、外部電圧周波数制御信号、バラツキ補償制御信号を割り当てるようにしても良い。対応関係はこれに限らず、自由に代えることが可能である。
【００４４】
図３の変形例１に示すようにＭＯＳトランジスタを複数に分けることで、容量切り替わり電圧は、より独立して制御することも可能となる。
【００４５】
図４は、実施形態１の変形例２を示す。図４の変形例２では、ＭＯＳトランジスタ５のソース・ドレイン端子と、ＭＯＳトランジスタ６のソース・トレイン端子との間に、振幅制限回路１２を接続する。振幅制限回路１２は、互いに逆方向に並列接続した２つのダイオードで構成することができる。
【００４６】
これにより、発振ループを形成している負荷容量が急激に変化しても、振幅の変化は、ダイオードで制限される電圧以上に変化することはなく、良好な周波数一制御電圧特性のリニアリティを実現できる。
【００４７】
なお、ＤＣカット容量８，９は、水晶振動子３とＭＯＳトランジスタ５，６との間に接続されているが、水晶振動子３と増幅器２との間に接続するようにしても良い。
【００４８】
更に、ＤＣカット容量８，９は、省くことが可能である。
（実施の形態２）
図５Ａは本発明の実施の形態２における電圧制御型発振器の概略構成を示す回路図である。図５Ａに示すように発振回路の負荷容量として、水晶振動子３の両端子間に構成した第１のＤＣカット容量８と、可変容量であるＭＯＳトランジスタ１３と、第２のＤＣカット容量９の直列接続からなる可変容量手段を有する。この発振器において、可変容量は、ソース端子とドレイン端子をショートしたＭＯＳトランジスタ１３のソース・ドレイン端子とゲート端子の間に生じる静電容量である。ソース・ドレイン端子とゲート端子に逆の位相の発振電圧が印加される構成とすることも可能である。
【００４９】
ＭＯＳトランジスタ１３のソース・ドレイン端子には高周波除去抵抗１４を介して第４制御信号発生回路４４から第４制御信号Ｓ４が加わる。また、ＭＯＳトランジスタ１３のゲート端子には高周波除去抵抗１５を介して第５制御信号発生回路４５から第５制御信号Ｓ５が加わる。制御信号Ｓ４，Ｓ５はいずれもＤＣ電圧であり、例えば、温度補償制御信号、外部電圧周波数制御信号、バラツキ補償制御信号のいずれか一つ、またはいずれか２つ又は３つを重畳した信号である。
【００５０】
実施の形態２では、実施の形態１と同様に、ＭＯＳトランジスタ１３のゲート端子の位相とソース・ドレイン端子の位相は１８０°ずれている（図６Ａ）。ゲート端子には正弦波信号Ｐａ、ソース・ドレイン端子には正弦波信号Ｐｂが加わり、正弦波信号Ｐａ，Ｐｂのピーク−ツ−ピークの振幅Ｖｐであれば、ゲート端子とソース−ドレイン端子との間には、振幅２Ｖｐの正弦波が現れる（図６Ａ）。更に、ミラー効果によりＭＯＳトランジスタ１３の容量はおよそ２倍の容量値と等価となる。このため、実施の形態１の場合と同等の周波数特性を得るとすれば、ＭＯＳトランジスタ１３のサイズは、実施の形態１のＭＯＳトランジスタの容量値よりも、約１／４の容量値で構成することができる。更に、面積的に比較すれば、１／８で構成することができる。逆に、実施の形態１と同じ負荷容量値で構成すれば、図６ＢのＣ−Ｖ特性の波形Ｇ２で示すように、同じ可変容量の幅Ｃｍｉｎ−Ｃｍａｘに対する電圧Ｖｇｄの幅を広くすることができる。すなわち、ダイナミックレンジを広くすることができる。この場合の発振周波数のｆ−ｖ特性が図６Ｂの波形Ｇ３で示されている。
【００５１】
図５Ｂは本実施の形態２における変形例１の回路構成を示す図である。図５Ａでは、第１のＤＣカット容量８と第２のＤＣカット容量９は、水晶振動子３とＭＯＳトランジスタ１３との間に設けられていたが、図５Ｂでは、第１のＤＣカット容量８と第２のＤＣカット容量９は、水晶振動子３と増幅器２との間に設けられている。図５Ｂの回路の動作は、図５Ａのものと同じである。
【００５２】
図７は、実施の形態２における変形例２の回路構成を示す図である。図５Ａの回路と比べ、ＭＯＳトランジスタ１３をＭＯＳトランジスタ１３ａとＭＯＳトランジスタ１３ｂに分け、ＭＯＳトランジスタ１３ａは、図５ＡのＭＯＳトランジスタ１３と同様な接続を行う。ＭＯＳトランジスタ１３ｂは、第３のＤＣカット容量１６と直列接続する。更に、容量１６とＭＯＳトランジスタ１３ｂの直列接続は、容量９とＭＯＳトランジスタ１３ａの直列接続と並列に接続される。更に、ＭＯＳトランジスタ１３ｂのドレイン・ソース端子には、高周波除去抵抗１７を介して第６制御信号発生回路４６が接続されている。第６制御信号発生回路４６は、ＤＣ電圧である制御信号Ｓ６を出力する。制御信号Ｓ６は、例えば、温度補償制御信号、外部電圧周波数制御信号、バラツキ補償制御信号のいずれか一つ、またはいずれか２つ又は３つを重畳した信号である。
【００５３】
図８は、実施の形態２における変形例３の回路構成を示す図である。図５Ａの回路と比べ、ＭＯＳトランジスタ１３をＭＯＳトランジスタ１３ａとＭＯＳトランジスタ１３ｃに分け、ＭＯＳトランジスタ１３ａは、図５ＡのＭＯＳトランジスタ１３と同様な接続を行う。ＭＯＳトランジスタ１３ｃは、第４のＤＣカット容量１８と直列接続する。更に、容量１８とＭＯＳトランジスタ１３ｃの直列接続は、容量８とＭＯＳトランジスタ１３ａの直列接続と並列に接続される。更に、ＭＯＳトランジスタ１３ｃのゲート端子には、高周波除去抵抗１９を介して第７制御信号発生回路４７が接続されている。第７制御信号発生回路４７は、ＤＣ電圧である制御信号Ｓ７を出力する。制御信号Ｓ７は、例えば、温度補償制御信号、外部電圧周波数制御信号、バラツキ補償制御信号のいずれか一つ、またはいずれか２つ又は３つを重畳した信号である。
【００５４】
図７，図８に示すようにＭＯＳトランジスタ１３を複数に分けることにより、温度補償制御信号、外部電圧周波数制御信号、バラツキ補償制御信号をより独立して制御することが可能となる。
【００５５】
なお、ＤＣカット容量８，９は、省くことが可能である。
（実施の形態３）
図９は、本発明の実施の形態３における電圧制御型発振器の概略構成を示す回路図である。図９の構成は、図１の構成と比べ、更に、バラツキキャンセル回路２０を第１制御信号発生回路４１と、高周波除去抵抗１０との間に設けている。バラツキキャンセル回路２０は、ＭＯＳトランジスタ２５と、抵抗２１，２２，２６，２８と、トランジスタ２３，２４と反転アンプ２７で構成する。ＭＯＳトランジスタ２５は、ＭＯＳトランジスタ５，６の近傍に形成され、ＭＯＳトランジスタ５，６と同じＩＣ構成、同じ特性を有する。ＭＯＳトランジスタ２５の温度による電圧変化、バラツキによる電圧変化が、反転アンプ２７の出力にマイナス方向に現れる。一方、ＭＯＳトランジスタ５，６の温度による電圧変化、バラツキによる電圧変化が、それぞれのドレイン・ソース端子にプラス方向に現れる。このプラス方向に現れた変化が、マイナス方向に現れた変化と打ち消し会い、ＭＯＳトランジスタ５，６のゲート端子には、温度による電圧変化、バラツキによる電圧変化を含まない信号が現れる。
【００５６】
図１０は、実施の形態３の変形例を示す。バラツキキャンセル回路２０の代わりにコントローラ３０を設けている。コントローラ３０は、第１制御信号発生回路４１の前段または後段のいずれにも設けても良い。コントローラ３０には、メモリが設けられている。拡散製造工程でのＭＯＳトランジスタ５，６の閾値電圧バラツキや、温度に対する変化を予め調べ、このバラツキや温度に対する変化をキャンセルする電圧を、出荷前にメモリに記録する。メモリは、例えば不揮発性記憶媒体のＰＲＯＭなどで構成しても良い。
【００５７】
なお、図９に示すバラツキキャンセル回路２０は、実施の形態１，実施の形態２に示す回路（変形例を含む）のいずれにも用いることができる。同様に、図１０に示すコントローラ３０も、実施の形態１，実施の形態２に示す回路（変形例を含む）のいずれにも用いることができる。
【００５８】
なお、以上の実施の形態において、ＭＯＳトランジスタは、ＮＭＯＳトランジスタであっても、ＰＭＯＳトランジスタであっても良い。
【産業上の利用可能性】
【００５９】
本発明は、電圧制御型発振器等に利用可能である。
【図面の簡単な説明】
【００６０】
【図１】本発明の実施の形態１における電圧制御型発振器の概略構成を示す回路図
【図２Ａ】本実施の形態１の回路の主要点における信号の波形図
【図２Ｂ】本実施の形態１を説明するＣ−Ｖ特性、ｆ−Ｖ特性を示す図
【図３】本実施の形態１の変形例１の電圧制御型発振器の概略構成を示す回路図
【図４】本実施の形態１の変形例２の電圧制御型発振器の概略構成を示す回路図
【図５Ａ】本発明の実施の形態２における電圧制御型発振器の概略構成を示す回路図
【図５Ｂ】本実施の形態２の変形例１の電圧制御型発振器の概略構成を示す回路図
【図６Ａ】本実施の形態２の回路の主要点における信号の波形図
【図６Ｂ】本実施の形態２を説明するＣ−Ｖ特性、ｆ−Ｖ特性を示す図
【図７】本実施の形態２の変形例１の電圧制御型発振器の概略構成を示す回路図
【図８】本実施の形態２の変形例２の電圧制御型発振器の概略構成を示す回路図
【図９】本発明の実施の形態３における電圧制御型発振器の概略構成を示す回路図
【図１０】本実施の形態３の変形例の電圧制御型発振器の概略構成を示す回路図
【図１１】従来の電圧制御型発振器の概略構成を示す回路図
【符号の説明】
【００６１】
１…帰還抵抗
２…増幅器
３…水晶振動子
４…抵抗
５，６，５ａ，５ｂ，６ａ，６ｂ，１３，１３ａ，１３ｂ，１３ｃ，２５…ＭＯＳトランジスタ
８，９，１６，１８…ＤＣカット容量
１０，１１，１４，１５，１７，１９…高周波除去抵抗
１２…振幅制限回路
２０…バラツキキャンセル回路
２７…反転アンプ
３０…調整回路
【図１】
2006060797.tif 000003
【図２Ａ】
2006060797.tif 000004
【図２Ｂ】
2006060797.tif 000005
【図３】
2006060797.tif 000006
【図４】
2006060797.tif 000007
【図５Ａ】
2006060797.tif 000008
【図５Ｂ】
2006060797.tif 000009
【図６Ａ】
2006060797.tif 000010
【図６Ｂ】
2006060797.tif 000011
【図７】
2006060797.tif 000012
【図８】
2006060797.tif 000013
【図９】
2006060797.tif 000014
【図１０】
2006060797.tif 000015
【図１１】
2006060797.tif 000016