(57)【要約】【課題】有機ＥＬ表示装置の横筋と縦筋の表示ムラを低減して、表示品位の向上を図る。【解決手段】ガラス基板５０上にシリコン酸化膜５１をプラズマＣＶＤ法により堆積し、さらにシリコン酸化膜５１上にプラズマＣＶＤ法により非晶質シリコン膜５２を堆積する。次に、エキシマレーザーを非晶質シリコン膜５２に照射し、非晶質シリコン膜５２が融解するまで加熱して結晶化させ、多結晶シリコン膜５２Ａとする。次に、この多結晶シリコン膜５２Ａを所定のパターンにエッチングする。その後、Ｐ型不純物、例えばボロンを多結晶シリコン膜５２Ａ中にイオン注入する。次に、ＣＶＤ法によりシリコン酸化膜から成るゲート絶縁膜５３を、多結晶シリコン膜５２Ａを覆って堆積する。次に、ゲート絶縁膜５３上にゲート電極５４を形成する。【選択図】  図１
2006156967.tif 000002
【特許請求の範囲】
【請求項１】
基板上に非晶質状態のシリコン膜を堆積する工程と、
前記シリコン膜にレーザー照射を行い、前記シリコン膜を融解して結晶化し、多結晶シリコン膜とする工程と、
前記多結晶シリコン膜を所定のパターンにエッチングする工程と、
前記エッチング後に前記多結晶シリコン膜中に不純物を導入する工程と、
前記多結晶シリコン膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記多結晶シリコン膜内にソース領域及びドレイン領域を形成する工程と、を備えることを特徴とする薄膜トランジスタの製造方法。
【請求項２】
基板上に非晶質状態のシリコン膜を堆積する工程と、
前記シリコン膜にレーザー照射を行い、前記シリコン膜を融解して結晶化し、多結晶シリコン膜とする工程と、
前記多結晶シリコン膜中に不純物を導入する工程と、
前記不純物の導入後に前記多結晶シリコン膜を所定のパターンにエッチングする工程と、
前記多結晶シリコン膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記多結晶シリコン膜内にソース領域及びドレイン領域を形成する工程と、を備えることを特徴とする薄膜トランジスタの製造方法。
【請求項３】
前記不純物は、Ｐ型不純物またはＮ型不純物であることを特徴とする請求項１又は請求項２に記載の薄膜トランジスタの製造方法。
【請求項４】
前記多結晶シリコン膜中に不純物を導入する工程は、前記多結晶シリコン膜中に１×１０１３ａｔｍ／ｃｍ２以下のドーズ量のボロンを導入する工程であることを特徴とする請求項１又は請求項２に記載の薄膜トランジスタの製造方法。
【請求項５】
前記不純物は、Ｐ型不純物及びＮ型不純物であることを特徴とする請求項１又は請求項２に記載の薄膜トランジスタの製造方法。
【請求項６】
前記薄膜トランジスタは、有機エレクトロルミネッセンス素子の駆動用トランジスタであることを特徴とする請求項１、２、３、４、５のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項７】
基板上にマトリクス状に配置された複数の画素を備え、
各画素は、画素選択用薄膜トランジスタと、有機ＥＬ素子と、前記画素選択用薄膜トランジスタを通して供給される表示信号に応じて前記有機ＥＬ素子を駆動する駆動用薄膜トランジスタとを備え、
前記駆動用薄膜トランジスタのチャネル領域に、Ｐ型不純物及びＮ型不純物が含まれることを特徴とする有機エレクトロルミネッセンス表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの製造方法及び有機ＥＬ表示装置に関する。この薄膜トランジスタの製造方法は、例えば、有機エレクトロルミネッセンス素子の駆動用トランジスタの製造方法に適用することができる。
【背景技術】
【０００２】
近年、有機エレクトロルミネッセンス（Organic Electro Luminescence：以下、「ＥＬ」と略称する）素子を用いた有機ＥＬ表示装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されている。特に、有機ＥＬ素子を駆動させるスイッチング素子として薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と略称する）を備えた有機ＥＬ表示装置が開発されている。
【０００３】
図８に、有機ＥＬ表示パネル３００の等価回路図を示す。ゲート信号を供給する複数のゲート信号線１１と、表示信号Ｖｓｉｇを供給する複数のドレイン信号線１２とが互いに交差している。それらの両信号線の交差点に、画素が配置されており、これらの画素が表示画面１０を形成している。各画素は、画素選択用ＴＦＴ１３、有機ＥＬ素子１４及びこの有機ＥＬ素子１４を駆動する駆動用ＴＦＴ１５、表示信号Ｖｓｉｇを一時的に保持する保持容量１６を備えている。
【０００４】
画素選択用ＴＦＴ１３のゲートにはゲート信号線１１が接続されてゲート信号が供給され、そのドレインにはドレイン信号線１２が接続され、表示信号Ｖｓｉｇが供給される。画素選択用ＴＦＴ１３のソースは駆動用ＴＦＴ１５のゲートに接続されている。ゲート信号は垂直駆動回路３０から出力される。表示信号Ｖｓｉｇは水平駆動回路２０を通して供給される。
【０００５】
また、駆動用ＴＦＴ１５のソースには正電位ＰＶｄｄが供給されており、駆動用ＴＦＴ１５のドレインは有機ＥＬ素子１４のアノードに接続されている。有機ＥＬ素子１４のカソードには負電位ＣＶが供給されている。
【０００６】
上述した構成の有機ＥＬ表示装置の動作を説明する。ゲート信号が一水平期間、ハイレベルになると、画素選択用ＴＦＴ１３がオンする。すると、ドレイン信号線１２から表示信号Ｖｓｉｇが画素選択用ＴＦＴ１３を通して、駆動用ＴＦＴ１５のゲートに印加される。
【０００７】
そして、そのゲートに供給された表示信号Ｖｓｉｇに応じて、駆動用ＴＦＴ１５のコンダクタンスが変化し、それに応じた駆動電流が駆動用ＴＦＴ１５を通して有機ＥＬ素子１４に供給され、有機ＥＬ素子１４が点灯する。そのゲートに供給された表示信号に応じて、駆動用ＴＦＴ１５がオフ状態の場合には、駆動用ＴＦＴ１５には電流が流れないため、有機ＥＬ素子１４も消灯する。
【特許文献１】特開２００２−１７５０２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した有機ＥＬ表示パネル３００においては、図９に示すように、表示画面１０には横筋（画面水平方向の筋模様）や縦筋（画面垂直方向の筋模様）が表示ムラとして現れるという問題があった。
【課題を解決するための手段】
【０００９】
本発明者は表示画面１０に横筋や縦筋が現れる原因は、有機ＥＬ素子１４を駆動している駆動用ＴＦＴ１５の駆動電流にばらつきがあること、また、そのような駆動電流のばらつきは、駆動用ＴＦＴ１５を形成する非晶質状態のシリコン膜を結晶化するときに用いるエキシマレーザー照射のエネルギーが、表示画面１０内でばらつくことで生じることを見出した。
【００１０】
そこで、本発明は、基板上に非晶質状態のシリコン膜を堆積する工程と、前記シリコン膜にレーザー照射を行い、前記シリコン膜を融解して結晶化し、多結晶シリコン膜とする工程と、前記多結晶シリコン膜を所定のパターンにエッチングする工程と、前記多結晶シリコン膜に不純物を導入する工程と、前記多結晶シリコン膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記多結晶シリコン膜内にソース領域及びドレイン領域を形成する工程と、を備えることを特徴とするものである。
【発明の効果】
【００１１】
本発明によれば、有機ＥＬ表示装置の横筋と縦筋の表示ムラを低減し、表示品位の向上を図ることができる。
【発明を実施するための最良の形態】
【００１２】
次に、本発明の実施形態について図面を参照しながら説明する。図１、図２は本発明の薄膜トランジスタの製造方法を示す断面図である。以下の説明では、この薄膜トランジスタは、前述した有機ＥＬ表示パネル３００における有機ＥＬ素子の駆動用トランジスタ（Ｐチャネル型）であるとする。
【００１３】
まず、図１（ａ）に示すように、ガラス基板５０上にシリコン酸化膜５１をプラズマＣＶＤ法により堆積し、さらにシリコン酸化膜５１上にプラズマＣＶＤ法により非晶質シリコン膜５２を約４３ｎｍの膜厚となるように堆積する。
【００１４】
この後、ガラス基板５０と共に非晶質シリコン膜５２を４３０℃（±２０℃）まで加熱し、１時間以上、この熱処理を継続する。この熱処理により、非晶質シリコン膜５２に１０％程度含まれていた水素が、１％以下に減少する。
【００１５】
そして、エキシマレーザーを非晶質シリコン膜５２に照射し、非晶質シリコン膜５２が融解するまで加熱する。このとき、非晶質シリコン膜５２に含まれる水素は成膜時に比べて大幅に減少されているため、シリコンの融解の際に、急激に膜外に放出されることはない。これにより、表面があれることなくシリコンが結晶化し、多結晶シリコン膜５２Ａとなる。
【００１６】
このときのエキシマレーザーの照射方法について、図３を参照して説明する。ガラス基板５０上に複数の画素が、行及び列のマトリックス状に配列されて成る表示画面１０となる画素領域が画定されている。エキシマレーザーの１ショットの照射領域６０は図中の斜線で囲まれた長方形の領域で示されており、この中に複数の画素が含まれている。画素の構成は図６を用いて説明したものと同じである。照射領域６０の幅Ｌは数百ミクロンである。
【００１７】
１ショットの照射後、照射領域６０は数十ミクロンのピッチで列方向に移動され、そこでまた１ショットの照射が行われる。こうして、１ショットの照射と照射領域６０の移動を表示画面１０となる画素領域の１つのエッジから他方のエッジまで繰り返すことで、画素領域の非晶質シリコン膜５２の全体に亘ってエキシマレーザーの照射が行われる。
【００１８】
次に、図１（ｂ）に示すように、多結晶シリコン膜５２Ａを所定のパターンにエッチングする。その後、図１（ｃ）に示すように、Ｐ型不純物、例えばボロン（Ｂ）を多結晶シリコン膜５２Ａ中にイオン注入する。この工程は本発明の最も特徴とする工程であり、詳細については後述するが、この不純物導入により、有機ＥＬ表示パネルの表示画面の横筋、縦筋という表示ムラを低減することができる。多結晶シリコン膜５２Ａ中に注入する不純物は、リン（Ｐ）のようなＮ型不純物でも表示ムラの低減効果があり、あるいは、Ｐ型不純物とＮ型不純物の両方を多結晶シリコン膜５２Ａ中にイオン注入しても、表示ムラの低減効果があることが実験的に明らかになっている。
【００１９】
また、上述の工程では、多結晶シリコン膜５２Ａを所定のパターンにエッチングした後に、不純物を多結晶シリコン膜５２Ａ中にイオン注入しているが、逆に、不純物を多結晶シリコン膜５２Ａ中にイオン注入した後に、多結晶シリコン膜５２Ａを所定のパターンにエッチングしてもよい。
【００２０】
次に、図１（ｄ）に示すように、ＣＶＤ法によりシリコン酸化膜から成るゲート絶縁膜５３を、多結晶シリコン膜５２Ａを覆って堆積する。その後、図２（ａ）に示すように、ゲート絶縁膜５３上にモリブデン等から成るゲート電極５４を形成する。その後、図２（ｂ）に示すように、ゲート電極５４をマスクとして、ボロン等のＰ型不純物をポリシリコン膜５２Ａ中に高濃度にイオン注入し、ソース領域５５及びドレイン領域５６を形成する。ソース領域５５とドレイン領域５６の間の部分のポリシリコン膜５２Ａがチャネル領域５７となる。
【００２１】
次に、多結晶シリコン膜５２Ａへのイオン注入による効果確認の実験結果について説明する。図４は、横筋ムラ値とボロンのドーズ量との関係を示す図である。横筋ムラ値とは、有機ＥＬ表示パネルの表示画面に横筋が現れる程度の指標であり、「アイシステム」（アイシステム株式会社製）という市販の測定装置によって測定されたものである。この横筋ムラ値が小さいほど、横筋が少ないことを示している。図４から明らかなように、横筋ムラ値は、５×１０１１ａｔｍ／ｃｍ２という少ないドーズ量でも横筋ムラ値を下げる効果が現れ、ボロンのドーズ量が多くなるに従って、低減されている。ボロンのドーピングを行わない場合の横筋ムラ値は、１３２．５であるのに対して、１×１０１２ａｔｍ／ｃｍ２のボロンのドーピングを行った場合の横筋ムラ値は１０１．２に低減され、２３．６％という改善効果が得られた。
【００２２】
図５は、縦筋ムラ値とボロンのドーズ量との関係を示す図である。縦筋ムラ値とは、有機ＥＬ表示パネルの表示画面に縦筋が現れる程度の指標であり、同様に、「アイシステム」によって測定されたものである。この縦筋ムラ値が小さいほど、縦筋が少ないことを示している。図５から明らかなように、縦筋ムラ値は、ボロンのドーズ量が多くなるに従って、低減されている。ボロンのドーピングを行わない場合の縦筋ムラ値は、３０．６であるのに対して、１．５×１０１２ａｔｍ／ｃｍ２のボロンのドーピングを行った場合の縦筋ムラ値は１５．９に低減され、４８．０７％という改善効果が得られた。
【００２３】
また、本発明者の行った実験によれば、横筋ムラ値と縦筋ムラ値は、リンのイオン注入や、リン及びボロンのイオン注入によっても低減されることがわかっている。図６は、横筋ムラ値とリンのドーズ量との関係を示す図である。図から明らかなように、横筋ムラ値は、リンのドーズ量が多くなるに従って、低減されている。リンのドーピングを行わない場合の横筋ムラ値は、１２８．８であるのに対して、ドーズ量１×１０１２ａｔｍ／ｃｍ２のリンのドーピングを行った場合の横筋ムラ値は１０１．２に低減された。さらにドーズ量３×１０１２ａｔｍ／ｃｍ２のリンのドーピングを行った場合の横筋ムラ値は６４．１となり、５０％低減という改善効果が得られた。
【００２４】
図７は、横筋ムラ値とボロンのドーズ量との関係を示す図であるが、図４の実験に比べて、ボロンのドーズ量が１×１０１3ａｔｍ／ｃｍ２まで増加されている。図４と図７が同じドーズ量に対して一致しないように見えるのは、別々のロットから抽出したパネルを用いて実験したからである。図７からわかるように、ドーズ量を増加させると、横筋ムラ値は、減少していくが、８×１０１２ａｔｍ／ｃｍ２と１×１０１３ａｔｍ／ｃｍ２ではほとんど変化が見られない。ドーズ量を１×１０１３ａｔｍ／ｃｍ２より増大させても、横筋ムラ値は大きく減少しないことが予想される。また、ボロンのドーズ量の増加により、薄膜トランジスタのしきい値電圧が変動して有機ＥＬ表示パネルの動作に悪影響を与えることが予想されるが、ドーズ量が１×１０１３ａｔｍ／ｃｍ２以下では、有機ＥＬ表示パネルは正常に動作することが確認された。なお、上述の実験において、ボロンは水素（Ｈ２）によって１％の濃度に希釈され、リンは水素（Ｈ２）によって０．５％の濃度に希釈されている。
【００２５】
一方、リン及びボロンの両方を多結晶シリコン膜５２Ａ中にイオン注入することにより、しきい値電圧の変動への影響を相殺することができる。これにより、イオン注入のドーズ量を増加できるので、しきい値電圧の変動を抑えながら横筋ムラ値と縦筋ムラ値を低減することができる。例えば、ボロンを３×１０１２ａｔｍ／ｃｍ２、リンを２．５×１０１２ａｔｍ／ｃｍ２をイオン注入することで、横筋ムラ値の低減効果は５１．７％となり、縦筋ムラ値の低減効果は５０．７％となり、リンまたはボロンの単独のイオン注入に比してさらに大きな効果が得られる。
【００２６】
このように、多結晶シリコン膜５２Ａ中にＰ型又はＮ型の不純物を導入することで横筋と縦筋の表示ムラを低減することができるが、その物理的なメカニズムについては以下のように考えられる。前述のように、非晶質シリコン膜５２の全体に亘ってエキシマレーザーの照射が行われ、非晶質シリコン膜５２が結晶化することで多結晶シリコン膜５２Ａとなる。このとき、エキシマレーザーのエネルギーに空間的なばらつき（表示画面の行方向及び列方向のばらつき）が生じるために、薄膜トランジスタのチャネル領域５７の結晶粒の大きさ、結晶粒界のポテンシャルバリヤの高さが画素毎に異なることになる。
【００２７】
薄膜トランジスタに流れるチャネル電流は結晶粒界のポテンシャルバリヤが高い程、結晶粒界にトラップされる自由電子が多くなり、チャネル電流が流れにくくなると考えられる。そこで、本発明のように、自由電子を増加させるドナー不純物（Ｎ型不純物）や、自由電子をトラップするアクセプタ不純物（Ｐ型不純物）をチャネル領域に導入することで、結晶粒界のポテンシャルバリヤの高さが均一化され、薄膜トランジスタに流れるチャネル電流を均一化できたものと考えられる。
【図面の簡単な説明】
【００２８】
【図１】本発明の薄膜トランジスタの製造方法を示す断面図である。
【図２】本発明の薄膜トランジスタの製造方法を示す断面図である。
【図３】本発明の薄膜トランジスタの製造方法を示す平面図である。
【図４】横筋ムラ値とボロンドーズ量の関係を示す図である。
【図５】縦筋ムラ値とボロンドーズ量の関係を示す図である。
【図６】横筋ムラ値とリンドーズ量の関係を示す図である。
【図７】横筋ムラ値とボロンドーズ量の関係を示す図である。
【図８】有機ＥＬ表示パネルの等価回路図である。
【図９】有機ＥＬ表示パネルに現れる横筋や縦筋の様子を示した図である。
【図１】
2006156967.tif 000003
【図２】
2006156967.tif 000004
【図３】
2006156967.tif 000005
【図４】
2006156967.tif 000006
【図５】
2006156967.tif 000007
【図６】
2006156967.tif 000008
【図７】
2006156967.tif 000009
【図８】
2006156967.tif 000010
【図９】
2006156967.tif 000011