(57)【要約】【課題】  従装置の動作設定の際にCPUの負荷を低減させることを課題とする。【解決手段】  固体撮像素子（１１２）を制御するための第１の制御回路（１０７）と、従装置（１１４）を制御するための第２の制御回路（１０４，１０８，１１９）とを有し、第１及び第２の制御回路は同一半導体チップ上で構成されることを特徴とする。【選択図】        図１
2006060613.tif 000002
【特許請求の範囲】
【請求項１】
固体撮像素子を制御するための第１の制御回路と、
従装置を制御するための第２の制御回路とを有し、
前記第１及び第２の制御回路は同一半導体チップ上で構成されることを特徴とする制御装置。
【請求項２】
請求項１記載の制御装置と、
画像信号を生成する前記固体撮像素子と、
前記固体撮像素子により生成された画像信号を処理する前記従装置と
を有することを特徴とする撮像装置。
【請求項３】
前記従装置は、前記固体撮像素子により生成された画像信号をアナログ信号からディジタル信号に変換するＡ／Ｄコンバータを含むことを特徴とする請求項２記載の撮像装置。
【請求項４】
請求項２記載の撮像装置と、
光学像を前記固体撮像素子に結像させるためのレンズと、
前記レンズを通る光量を可変するための絞りと
を有することを特徴とするカメラ。
【請求項５】
中央演算装置からの指令により従装置の動作設定のために従装置にデータ転送する転送制御手段と、
前記転送制御手段に供給するクロックの停止を制御するクロック制御手段と
を有することを特徴とする制御装置。
【請求項６】
前記クロック制御手段は、前記転送制御手段から前記従装置へのデータ転送終了後に前記クロックを停止することを特徴とする請求項５記載の制御装置。
【請求項７】
前記転送制御手段は前記従装置へのデータ転送終了後に前記中央演算装置に転送終了信号を出力し、前記中央演算装置は前記転送終了信号を入力すると前記クロック制御手段に前記クロックの停止を指示することを特徴とする請求項６記載の制御装置。
【請求項８】
前記転送制御手段は、前記従装置へのデータ転送終了後に前記クロック制御手段に前記クロックの停止を指示することを特徴とする請求項６記載の制御装置。
【請求項９】
中央演算装置からの指令により従装置の動作設定のために従装置にデータ転送する転送制御手段と、
前記中央演算装置からの指令により前記転送制御手段に供給するクロックの開始又は停止の少なくとも一方を制御するクロック制御手段と
を有することを特徴とする制御装置。
【請求項１０】
前記中央演算装置からの指令は、シリアル通信によって行われることを特徴とする請求項５〜９のいずれか１項に記載の制御装置。
【請求項１１】
前記従装置へのデータ転送は、シリアル通信によって行われることを特徴とする請求項５〜１０のいずれか１項に記載の制御装置。
【請求項１２】
請求項５又は９記載の制御装置と、
画像信号を生成する固体撮像素子と、
前記固体撮像素子により生成された画像信号を処理する従装置と
を有することを特徴とする撮像装置。
【請求項１３】
前記従装置は、前記固体撮像素子により生成された画像信号をアナログ信号からディジタル信号に変換するＡ／Ｄコンバータを含むことを特徴とする請求項１２記載の撮像装置。
【請求項１４】
さらに、前記固体撮像素子を駆動するための駆動回路を有し、
前記駆動回路及び前記制御装置は同一半導体チップ上で構成されることを特徴とする請求項１３記載の撮像装置。
【請求項１５】
請求項１２記載の撮像装置と、
光学像を前記固体撮像素子に結像させるためのレンズと、
前記レンズを通る光量を可変するための絞りと
を有することを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、従装置の制御に関する。
【背景技術】
【０００２】
近年、デジタル・スチルカメラやカムコーダーに使用されるイメージャ（固体撮像素子）の高機能化にともない、イメージャから出力される画像信号をディジタル化するためにAFE（アナログ・フロントエンド）が用いられている。AFEには、CDS（相関二重サンプリング回路）、PGA（プログラマブル・ゲインアンプ）、ADC（A/Dコンバータ）が集積されているものがあり、各機能の動作設定を行うためにはAFE内部にある複数の設定用レジスタにデータを書き込まなければならない。従って、様々な撮像シークエンスで複数のAFEの動作を最適制御するためには、多くの設定用レジスタに対する緻密な管理手段が必要となる。例えば、PGAにおけるゲイン設定やADCにおけるサンプリングクロック位相などは、撮像モードや撮像条件によって細かく調整する必要があるため、イメージャの撮像動作前にこれらAFEに対する動作設定を行わなくてはならない。つまり、イメージャの撮像動作前にはAFE内部の設定用レジスタにデータ通信を行う必要がある。
【０００３】
一般的な撮像シークエンスを表したフローチャートを図５に示す。ステップＳ５０１では、AFE内部の設定用レジスタにデータ通信を行う。次に、ステップＳ５０２では、イメージャが撮像動作を行う。
【０００４】
図７は、AFEに対する動作設定を行う通信マスタ機能を有するタイミングジェネレータを含む撮像システムを表したブロック図である。マスタクロック７０３は、タイミングジェネレータ（TG）７０５内のパルス発生回路７０７に供給される。パルス発生回路７０７は、駆動パルス７０９及び７１０を生成し、イメージャ（固体撮像素子）７１２に駆動パルス７０９を供給し、AFE７１４に駆動パルス７１０を供給する。CPU（中央演算装置）７０１は、AFE７１４に対して動作設定データ７０２を通信する。この撮像システムではCPU７０１が直接AFE７１４の動作設定を行うので、CPU負荷が増大する問題点がある。
【０００５】
TG７０５から発生された駆動パルス７０９によってイメージャ７１２より出力されたアナログ画像信号７１３はAFE７１４によってディジタル化される。AFE７１４の中では、CDS（相関二重サンプリング回路）によるノイズ除去、PGA（プログラマブル・ゲインアンプ）によるゲイン調整、ADC（A/Dコンバータ）によるアナログ・ディジタル変換によって最適な画像データが得られるような信号処理がなされる。ディジタル化された画像信号７１５は画像処理装置７１６に入力され様々な画像処理が行われる。
【０００６】
また、下記の特許文献１には、複数の画素をもつ固体撮像素子と、行方向の画素を選択する垂直走査回路と、垂直走査回路で選択された行の画素の出力を順次出力するように選択する水平走査回路を備えた固体撮像装置において、垂直及び水平走査回路を構成するシフトレジスタの一方もしくは両方の動作を停止させる技術が記載されている。
【０００７】
【特許文献１】特開平９−１６３２３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
CPU７０１は、AFE７１４の動作設定以外に種々の処理を行う。CPU７０１の動作周波数は、AFE７１４の動作周波数に比べて極めて高い。したがって、CPU７０１が直接AFE７１４の動作設定を行うと、CPU７０１の負荷が増大し、CPU７０１の貴重な処理時間がAEF714の動作設定に多く費やされてしまう。
【０００９】
本発明の目的は、AFE（従装置）の動作設定の際にCPUの負荷を低減させることである。
本発明の他の目的は、AFEの動作設定期間以外の消費電力を低減させることである。
【課題を解決するための手段】
【００１０】
本発明の制御装置は、固体撮像素子を制御するための第１の制御回路と、従装置を制御するための第２の制御回路とを有し、前記第１及び第２の制御回路は同一半導体チップ上で構成されることを特徴とする。
【００１１】
また、本発明の撮像装置は、上記の制御装置と、画像信号を生成する固体撮像素子と、前記固体撮像素子により生成された画像信号を処理する従装置とを有することを特徴とする。
【００１２】
また、本発明のカメラは、上記の撮像装置と、光学像を前記固体撮像素子に結像させるためのレンズと、前記レンズを通る光量を可変するための絞りとを有することを特徴とする。
【００１３】
また、本発明の制御装置は、中央演算装置からの指令により従装置の動作設定のために従装置にデータ転送する転送制御手段と、前記転送制御手段に供給するクロックの停止を制御するクロック制御手段とを有することを特徴とする。
【００１４】
また、本発明の制御装置は、中央演算装置からの指令により従装置の動作設定のために従装置にデータ転送する転送制御手段と、前記中央演算装置からの指令により前記転送制御手段に供給するクロックの開始又は停止の少なくとも一方を制御するクロック制御手段とを有することを特徴とする。
【００１５】
また、本発明の撮像装置は、上記の制御装置と、画像信号を生成する固体撮像素子と、前記固体撮像素子により生成された画像信号を処理する従装置とを有することを特徴とする。
【００１６】
また、本発明のカメラは、上記の撮像装置と、光学像を前記固体撮像素子に結像させるためのレンズと、前記レンズを通る光量を可変するための絞りとを有することを特徴とする。
【発明の効果】
【００１７】
従装置を制御するために第２の制御回路を設け、第１及び第２の制御回路を同一半導体チップ上で構成することにより、従装置の制御の際に中央演算装置の負荷を低減させることができる。また、従装置へデータ転送する転送制御手段に供給するクロックを停止することにより、従装置へのデータ転送期間以外の消費電力を低減させることができる。
【発明を実施するための最良の形態】
【００１８】
（第１の実施形態）
図６は、本発明の第１の実施形態における、AFEに対する動作設定を行う通信マスタ機能を有するタイミングジェネレータを含む撮像システムを表したブロック図である。タイミングジェネレータ（TG）１００５は、パルス発生回路１００７、AFE通信指令受信回路１００４及びAFE通信制御回路１００８を有する１つの半導体チップで構成される。パルス発生回路（駆動回路）１００７は、第１の制御回路であり、イメージャ（固体撮像素子）１０１２を制御（駆動）する。AFE通信指令受信回路１００４及びAFE通信制御回路１００８は、第２の制御回路であり、AFE（従装置）１０１４を制御する。
【００１９】
CPU１００１は、AFE通信指令信号１００２をTG１００５内部のAFE通信指令受信回路１００４に供給する。AFE通信指令信号１００２は、AFE通信指令受信回路１００４で処理される。マスタクロック１００３は、パルス発生回路１００７、AFE通信指令受信回路１００４及びAFE通信制御回路１００８に供給される。パルス発生回路１００７は、駆動パルス１００９及び１０１０を生成し、イメージャ１０１２に駆動パルス１００９を供給し、AFE１０１４に駆動パルス１０１０を供給する。AFE通信制御回路１００８は、AFE通信指令受信回路１００４からAFE通信許可信号１００６を受け、AFE１０１４に対して動作設定データ１０１１を通信（転送）する。AFE１０１４には、動作設定データ１０１１が設定される。この撮像システムではCPU１００１が直接AFE１０１４の動作設定を行うのではなく、TG１００５が動作設定を行うため、CPU負荷を低減することができる。
【００２０】
イメージャ１０１２は、固体撮像素子（イメージセンサ）であり、TG１００５から発生された駆動パルス１００９に同期してアナログ画像信号１０１３を生成してAFE１０１４に出力する。アナログ画像信号１０１３は、AFE１０１４内のA/Dコンバータによってアナログ信号からディジタル信号に変換される。AFE１０１４の中では、CDS（相関二重サンプリング回路）によるノイズ除去、PGA（プログラマブル・ゲインアンプ）によるゲイン調整、ADC（A/Dコンバータ）によるアナログ・ディジタル変換によって最適な画像データが得られるような信号処理がなされる。ディジタル化された画像信号１０１５は、画像処理装置１０１６に入力され様々な画像処理が行われる。
【００２１】
（第２の実施形態）
上記の第１の実施形態において、図６で示したAFE１０１４に対する動作設定を行う通信マスタ機能を有するタイミングジェネレータ１００５では、イメージャ１０１２とAFE１０１４に対して駆動パルス１００９及び１０１０を発生させるパルス発生回路１００７の他にAFE通信制御回路１００８を内蔵しているために全体の回路規模が増加し消費電力が大きくなってしまう問題がある。つまり、イメージャ１０１２の撮像期間には不要なAFE通信制御回路１００８が撮像期間中にもアクティブ化している為に、撮像期間での消費電力が増加してしまう。
【００２２】
また、タイミングジェネレータ１００５は、イメージャ１０１２とAFE１０１４に対して駆動パルス１００９及び１０１０を供給するためにイメージャ１０１２とAFE１０１４の近傍に配置されることが多い。このため、イメージャ１０１２の電荷蓄積期間やAFE１０１４の画像データ処理期間などノイズや温度による影響を受けやすい期間では、タイミングジェネレータ１００５が発生するノイズやタイミングジェネレータの発熱による温度上昇の影響を受けてしまう問題がある。
【００２３】
タイミングジェネレータ１００５が発生するノイズは、画像信号の固定パタンノイズを増加させるため画像信号のS/Nを著しく低下させる。イメージャ１０１２の電荷蓄積期間では画素は入射光による信号電荷を蓄積すると同時に暗電流によるノイズ成分も蓄積する。特に長秒蓄積の場合では、この暗電流によるノイズ成分が大きくなることで画像信号のS/Nを悪化させる。暗電流は温度上昇によって増大することが知られており、電荷蓄積期間における温度上昇を抑えることが画像信号のS/Nを向上させるためには重要である。従って、タイミングジェネレータの発熱は、近傍に配置されたイメージャの温度上昇を引き起こし、暗電流増加による画像信号のS/N悪化の要因となる。
【００２４】
本発明の第２の実施形態は、上記課題を解決するために、AFE通信制御回路に供給されるクロックを、AFE通信期間以外では停止することによって、タイミングジェネレータの消費電力を低減することで、画像信号のS/N悪化の要因となるノイズや温度上昇を抑えることを特徴とする。
【００２５】
図１は、本発明の第２の実施形態における、AFEに対する動作設定を行う通信マスタ機能を有するタイミングジェネレータを含む撮像システムを表したブロック図である。図１の撮像システムは、基本的には図６の撮像システムと同じである。以下、本実施形態が第１の実施形態と異なる点を説明する。TG１０５は、パルス発生回路１０７の他に、クロック制御回路１１９、AFE通信指令受信回路１０４及びAFE通信制御回路１０８を有する１つの半導体チップで構成される。CPU１０１、イメージャ１１２、AFE１１４及び画像処理装置１１６は、図６のCPU１１０１、イメージャ１０１２、AFE１０１４及び画像処理装置１０１６に対応する。
【００２６】
CPU１０１は、シリアルバス１０２を介してAFE通信指令をAFE通信指令受信回路１０４にシリアル通信で供給する。AFE通信指令を受信したAFE通信指令受信回路１０４は、クロック発生許可信号１１８を発生させる。クロック制御回路１１９は、クロック発生許可信号１１８のアサートによってAFE通信制御回路１０８に対してクロック１１７の供給を開始する。AFE通信制御回路１０８は、シリアルバス１１１を介してAFE１１４に対して動作設定データをシリアル通信する。AFE１１４には、動作設定データが設定される。データ通信終了後、AFE通信制御回路１０８は、CPU１０１に対して割り込み信号（通信終了信号）１２０を発生させる。割り込み信号１２０を受信したCPU１０１は、シリアルバス１０２を介してAFE通信制御回路１０８に供給するクロックの停止指令を発行する。クロック停止指令を受信したAFE通信指令受信回路１０４は、クロック発生許可信号１１８をネゲートする。クロック発生許可信号１１８のネゲートを受けたクロック制御回路１１９は、直ちにAFE通信制御回路１０８へのクロック１１７を停止する。
【００２７】
クロック１１７は、マスタクロック１０３をクロック発生許可信号１１８によってゲートした信号でも、マスタクロック１０３を分周した信号をクロック発生許可信号１１８によってゲートした信号でも本発明の効果は変わらない。
【００２８】
図２は、本実施形態における、TG１０５内部の信号を表したタイミングチャートである。まず、CPU１０１は、シリアルバス１０２を介してAFE通信指令受信回路１０４にAFE通信指令を出力する。図１に記載してあるシリアルバス１０２は、図２においてTG１０５チップセレクト／TG１０５シリアルクロック／TG１０５シリアルデータインの３信号線で表している。
【００２９】
次に、AFE通信指令受信回路１０４は、クロック発生許可信号１１８をアサートしてクロック制御回路１１９へ出力する。クロック制御回路１１９は、そのクロック発生許可信号１１８を入力すると、クロック１１７をAFE通信制御回路１０８へ供給する。
【００３０】
AFE通信制御回路１０８は、そのクロック１１７を入力すると動作可能になり、シリアルバス１１１を介して動作設定データをAFE１１４に転送する。図１に記載してあるシリアルバス１１１は、図２においてAFE１１４チップセレクト／AFE１１４シリアルクロック／AFE１１４シリアルデータインの３信号線で表している。AFE１１４チップセレクトがローレベルの期間に、AFE１１４シリアルクロック及びAFE１１４シリアルデータインがAFE１１４に転送される。第１〜第３のAFE設定データがシリアルに転送される。図２では本実施形態の一例としてAFEの動作設定に３回のシリアル通信を行っている。
【００３１】
AFE通信制御回路１０８は、シリアル通信が終了すると、割り込み信号１２０をCPU１０１に出力する。CPU１０１は、割り込み信号１２０を入力すると、シリアルバス１０２を介して、クロック停止指令をAFE通信指令受信回路１０４に出力する。AFE通信指令受信回路１０４は、クロック停止指令を入力すると、クロック発生許可信号１１８をネゲートする。クロック制御回路１１９は、クロック発生許可信号１１８がネゲートされると、クロック１１７を停止する。すると、AFE通信制御回路１０８は、動作を停止し、消費電力を低減することができる。
【００３２】
上記回路構成により、AFE通信制御回路１０８に供給するクロック１１７をAFE通信期間以外で停止することが可能になり、TG１０５の消費電力を低減することで、画像信号のS/N悪化の要因となるノイズや温度上昇を抑えることができる。
【００３３】
（第３の実施形態）
図３は、本発明の第３の実施形態における、AFEに対する動作設定を行う通信マスタ機能を有するタイミングジェネレータを含む撮像システムを表したブロック図である。図３の撮像システムは、基本的には図１の撮像システムと同じである。以下、本実施形態が第２の実施形態と異なる点を説明する。CPU３０１、TG３０５、パルス発生回路３０７、クロック制御回路３１９、AFE通信指令受信回路３０４、AFE通信制御回路３０８、イメージャ３１２、AFE３１４及び画像処理装置３１６は、それぞれ図１のCPU１０１、TG１０５、パルス発生回路１０７、クロック制御回路１１９、AFE通信指令受信回路１０４、AFE通信制御回路１０８、イメージャ１１２、AFE１１４及び画像処理装置１１６に対応する。
【００３４】
図４は、本実施形態における、TG３０５内部の信号を表したタイミングチャートである。CPU３０１からのAFE通信指令は、シリアルバス３０２を介してAFE通信指令受信回路３０４に与えられる。図３中で記載してあるシリアルバス３０２は、図４においてTG３０５チップセレクト／TG３０５シリアルクロック／TG３０５シリアルデータインの３信号線で表している。
【００３５】
AFE通信指令を受信したAFE通信指令受信回路３０４は、クロック発生許可信号３１８を発生させる。クロック制御回路３１９は、クロック発生許可信号３１８のアサートによってAFE通信制御回路３０８に対してクロック３１７の供給を開始する。AFE通信制御回路３０８は、シリアルバス３１１を介してAFE３１４に対して動作設定データを通信する。図３中で記載してあるシリアルバス３１１は、図４においてAFE３１４チップセレクト／AFE３１４シリアルクロック／AFE３１４シリアルデータインの３信号線で表している。図４中では本実施形態の一例として、第２の実施形態と同様に、AFE３１４の動作設定に３回のシリアル通信を行っている。
【００３６】
データ通信終了後、AFE通信制御回路３０８は、AFE通信指令受信回路３０４に対してクロック停止許可信号３２０を発生させる。クロック停止信号３２０を受けたAFE通信指令回路３０４は、クロック発生許可信号３１８をネゲートする。クロック発生許可信号３１８のネゲートを受けたクロック制御回路３１９は、直ちにクロック３１７を停止する。すると、AFE通信制御回路３０８は、動作を停止し、消費電力を低減することができる。本実施形態ではクロック停止指令をCPU３０１が発行する必要がないため、CPU３０１の負荷を低減することができる。
【００３７】
クロック３１７は、マスタクロック３０３をクロック発生許可信号３１８によってゲートした信号でも、マスタクロック３０３を分周した信号をクロック発生許可信号３１８によってゲートした信号でも本発明の効果は変わらない。
【００３８】
上記回路構成により、AFE通信制御回路３０８に供給するクロックをAFE通信期間以外で停止することが可能になり、TG１０５の消費電力を低減することで、画像信号のS/N悪化の要因となるノイズや温度上昇を抑えることができる。
【００３９】
以上説明したように、第２及び第３の実施形態によれば、AFEに対する動作設定を行う通信マスタ機能を有するタイミングジェネレータにおいて、回路全体の約４０％を占めるAFE通信制御回路に供給するクロックをAFE通信期間以外では停止することができるため、AFE通信後のイメージャの電荷蓄積期間や画像信号読み出し期間での消費電力を大幅に削減することができる。また、タイミングジェネレータの発熱低減は、タイミングジェネレータ近傍に配置されるイメージャの温度上昇を抑制することができるため、特に長秒蓄積時において暗電流増加による画像信号のS/N悪化を抑制する効果がある。
【００４０】
（第４の実施形態）
図８に基づいて、第１〜第３の実施形態の撮像システムをスチルビデオカメラに適用した場合の一例について詳述する。図８は、本発明の第４の実施形態によるスチルビデオカメラの構成例を示すブロック図である。固体撮像素子４は図６のイメージャ１０１２に対応し、撮像信号処理回路５及びＡ／Ｄ変換器６は図６のAFE１０１４に対応し、タイミング発生部８は図６のタイミングジェネレータ１００５に対応し、全体制御・演算部９は図６のCPU１００１に対応し、信号処理部７は図６の画像処理装置１０１６に対応する。
【００４１】
図８において、１はレンズのプロテクトとメインスイッチを兼ねるバリア、２は被写体の光学像を固体撮像素子４に結像させるレンズ、３はレンズ２を通った光量を可変するための絞り、４はレンズ２で結像された被写体を画像信号として取り込むための固体撮像素子、５は固体撮像素子４より出力される撮像信号（画像信号）をアナログ信号処理する撮像信号処理回路、６は撮像信号処理回路５より出力される画像信号のアナログ−ディジタル変換を行うＡ／Ｄ変換器、７はＡ／Ｄ変換器６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、８は固体撮像素子４、撮像信号処理回路５、Ａ／Ｄ変換器６、信号処理部７に、各種タイミング信号を出力するタイミング発生部、９は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、１０は画像データを一時的に記憶する為のメモリ部、１１は記録媒体１２に記録または読み出しを行うためのインタフェース部、１２は画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体、１３は外部コンピュータ等と通信する為のインタフェース部である。
【００４２】
次に、前述の構成における撮影時のスチルビデオカメラの動作について説明する。バリア１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器６などの撮像系回路の電源がオンされる。それから、露光量を制御する為に、全体制御・演算部９は絞り３を開放にし、固体撮像素子４から出力された信号は撮像信号処理回路５を介してＡ／Ｄ変換器６で変換された後、信号処理部７に入力される。そのデータを基に露出の演算を全体制御・演算部９で行う。この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部９は絞りを制御する。
【００４３】
次に、固体撮像素子４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部９で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズを駆動し測距を行う。そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像素子４から出力された画像信号は撮像信号処理回路５を介してＡ／Ｄ変換器６でＡ／Ｄ変換され、信号処理部７を通り全体制御・演算部９によりメモリ部に書き込まれる。その後、メモリ部１０に蓄積されたデータは、全体制御・演算部９の制御により記録媒体制御Ｉ／Ｆ部１１を通り半導体メモリ等の着脱可能な記録媒体１２に記録される。また、外部Ｉ／Ｆ部１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【００４４】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図面の簡単な説明】
【００４５】
【図１】本発明の第２の実施形態による撮像システムを表すブロック図である。
【図２】本発明の第２の実施形態によるタイミングジェネレータの内部信号を表したタイミングチャートである。
【図３】本発明の第３の実施形態による撮像システムを表すブロック図である。
【図４】本発明の第３の実施形態によるタイミングジェネレータの内部信号を表したタイミングチャートである。
【図５】撮像システムを表すフローチャートである。
【図６】本発明の第１の実施形態による撮像システムを表すブロック図である。
【図７】従来技術による撮像システムを表すブロック図である。
【図８】スチルビデオカメラの構成例を示すブロック図である。
【符号の説明】
【００４６】
１０１、３０１、７０１、１００１  CPU（中央演算装置）
１０２、１１１、３０２、３１１  シリアルバス
１００２  AFE通信指令信号
１０１１  通信データ信号
１０３、３０３、７０３、１００３  マスタクロック
１０４、３０４、１００４  AFE通信指令受信回路
１０５、３０５、７０５、１００５  TG（タイミングジェネレータ）
１００６  AFE通信許可信号
１０７、３０７、７０７、１００７  パルス発生回路
１０８、３０８、１００８  AFE通信制御回路
１０９、３０９、７０９、１００９  センサ駆動パルス
１１０、３１０、７１０、１０１０  AFE駆動パルス
１１２、３１２、７１２、１０１２  イメージャ
１１３、３１３、７１３、１０１３  アナログ画像信号
１１４、３１４、７１４、１０１４  AFE（アナログ・フロントエンド）
１１５、３１５、７１５、１０１５  ディジタル画像信号
１１６、３１６、７１６、１０１６  画像処理装置
１１７、３１７  クロック
１１８、３１８  クロック発生許可信号
１１９、３１９  クロック制御回路
１２０  割り込み信号
３２０  クロック停止許可信号
【図１】
2006060613.tif 000003
【図２】
2006060613.tif 000004
【図３】
2006060613.tif 000005
【図４】
2006060613.tif 000006
【図５】
2006060613.tif 000007
【図６】
2006060613.tif 000008
【図７】
2006060613.tif 000009
【図８】
2006060613.tif 000010