(57)【要約】【課題】情報データブロックを行方向でも列方向でもページモード等の効率の良い読出し／書込み処理ができるメモリアドレス発生回路を提供する。【解決手段】Ｍ×Ｎシンボルの情報データブロックに対して、列方向にＰシンボル、行方向にＱシンボルの誤り訂正符号が付加され、（Ｍ＋Ｐ）×（Ｎ＋Ｑ）シンボルの誤り訂正情報ブロックをｍ×ｎシンボルを単位とした小ブロックの配列で構成し、各小ブロック内のｍ×ｎシンボルがロウアドレスのみで指定できるようなアドレス制御が可能なメモリマップとし、これに対応するメモリアドレスを発生する。【選択図】図１
2006073191.tif 000002
【特許請求の範囲】
【請求項１】
Ｍ行×Ｎ列で構成される（Ｍ×Ｎ）データシンボルの情報データブロックに対して各列にＰシンボルの、各行にＱシンボルの誤り訂正符号が付加されてなる（（Ｍ＋Ｐ）×（Ｎ＋Ｑ））シンボルの誤り訂正情報ブロックが書き込まれるメモリのメモリアドレス発生装置において、
第１カウンタと第２カウンタと補正用加算器とを具備し、
第２カウンタの最下位ビットの出力はカラムアドレスの最下位ビットに直接接続され、第２カウンタの２番目の下位ビットの出力はカラムアドレスの２番目の下位ビットに補正用加算器を介して接続され、第１カウンタの下位ビットの出力はカラムアアドレスの上位ビットに接続され、
第２カウンタの上位ビットの出力は補正用加算器を介してロウアドレスの下位ビットに接続され、第１カウンタの上位ビットの出力は補正用加算器を介してロウアドレスの上位ビットに接続され、
同一行のデータを指定していくデータ書込み時、及びＱシンボルの誤り訂正処理を行う際の読出し時、各シンボルの位置を指定するためのシンボルクロックは第２カウンタに入力し、各シンボルの行位置を指定するためのフレームクロックは第１カウンタに入力し、
同一列のデータを指定していくデータ書込み時、及びＰシンボルの誤り訂正処理を行う際のデータ読出し時、シンボルクロックは第１カウンタに入力し、フレ−ムクロックは第２カウンタに入力するメモリアドレス発生装置。
【請求項２】
Ｍ行×Ｎ列で構成される（Ｍ×Ｎ）データシンボルの情報データブロックに対して各列にＰシンボルの誤り訂正符号が付加され、（（Ｍ＋Ｐ）×Ｎ）シンボルの誤り訂正情報ブロックが構成され、各行がＫフレームで構成され、各フレームはＬ分割され、分割場所にバーストエラー検出シンボルが挿入され、バーストエラー検出シンボルは、列方向に（Ｍ＋Ｐ）／ＪシンボルでＫ（Ｌ−１）×Ｊ組の誤り訂正符号系列を形成し、各フレームの先頭には同期信号が付加され、各フレームには（Ｎ／Ｋ）＋（Ｌ−１）個のシンボルデータが含まれる情報データブロックが書込まれるメモリのメモリアドレス発生装置において、
第１カウンタと第２カウンタとを具備し、
第１カウンタの下位ビットの出力はカラムアドレスの下位ビットに接続され、
第２カウンタの下位ビットの出力はカラムアドレスの上位ビットに接続され、
第１カウンタの上位ビットの出力はロウアドレスの下位ビットに接続され、
第２カウンタの上位ビットの出力はロウアドレスの上位ビットに接続され、
同一行のデータを指定していくデータ書込み時、及びＰシンボルの誤り訂正処理を行う際の読出し時、各シンボルの位置を指定するためのシンボルクロックは第２カウンタに入力し、各シンボルの行位置を指定するためのフレームクロックは第１カウンタに入力し、同一列のデータを指定していくデータ書込み時、シンボルクロックは第１カウンタに入力し、フレ−ムクロックは第２カウンタに入力するメモリアドレス発生装置。
【請求項３】
Ｍ行×Ｎ列で構成される（Ｍ×Ｎ）データシンボルの情報データブロックに対して各列にＰシンボルの誤り訂正符号が付加され、（（Ｍ＋Ｐ）×Ｎ）シンボルの誤り訂正情報ブロックが構成され、各行がＫフレームで構成され、各フレームはＬ分割され、分割場所にバーストエラー検出シンボルが挿入され、バーストエラー検出シンボルは、列方向に（Ｍ＋Ｐ）／ＪシンボルでＫ（Ｌ−１）×Ｊ組の誤り訂正符号系列を形成し、各フレームの先頭には同期信号が付加され、各フレームには（Ｎ／Ｋ）＋（Ｌ−１）個のシンボルデータが含まれる情報データブロックが書込まれるメモリのメモリアドレス発生装置において、
第１カウンタと第２カウンタと補正用加算器とを具備し、
第１カウンタの下位ビットの出力はカラムアドレスの下位ビットに接続され、
第２カウンタの下位ビットの出力はカラムアドレスの上位ビットに接続され、
第１カウンタの上位ビットの出力は補正用加算器を介してロウアドレスの下位ビットに接続され、
第２カウンタの上位ビットの出力は補正用加算器を介してロウアドレスの上位ビットに接続され、
同一行のデータを指定していくデータ書込み時、及びＰシンボルの誤り訂正処理を行う際の読出し時、各シンボルの位置を指定するためのシンボルクロックは第２カウンタに入力し、各シンボルの行位置を指定するためのフレームクロックは第１カウンタに入力し、
同一列のデータを指定していくデータ書込み時、シンボルクロックは第１カウンタに入力し、フレ−ムクロックは第２カウンタに入力するメモリアドレス発生装置。
【請求項４】
Ｍ行×Ｎ列で構成される（Ｍ×Ｎ）データシンボルの情報データブロックに対して各列にＰシンボルの、各行にＱシンボルの誤り訂正符号が付加されてなる（（Ｍ＋Ｐ）×（Ｎ＋Ｑ））シンボルの誤り訂正情報ブロックが書き込まれるメモリのメモリアドレス発生方法において、
同一行のデータを指定していくデータ書込み時、及びＱシンボルの誤り訂正処理を行う際の読出し時、各シンボルの位置を指定するためのシンボルクロックを第２カウンタに入力し、各シンボルの行位置を指定するためのフレームクロックを第１カウンタに入力し、
同一列のデータを指定していくデータ書込み時、及びＰシンボル誤り訂正処理を行う際のデータ読出し時、シンボルクロックを第１カウンタに入力し、フレ−ムクロックを第２カウンタに入力し、
第２カウンタの最下位ビットの出力をカラムアドレスの最下位ビットに直接接続し、
第２カウンタの２番目の下位ビットの出力をカラムアドレスの２番目の下位ビットに補正用加算器を介して接続し、
第１カウンタの下位ビットの出力をカラムアアドレスの上位ビットに接続し、
第２カウンタの上位ビットの出力を補正用加算器を介してロウアドレスの下位ビットに接続し、
第１カウンタの上位ビットの出力を補正用加算器を介してロウアドレスの上位ビットに接続するメモリアドレス発生方法。
【請求項５】
Ｍ行×Ｎ列で構成される（Ｍ×Ｎ）データシンボルの情報データブロックに対して各列にＰシンボルの誤り訂正符号が付加され、（（Ｍ＋Ｐ）×Ｎ）シンボルの誤り訂正情報ブロックが構成され、各行がＫフレームで構成され、各フレームはＬ分割され、分割場所にバーストエラー検出シンボルが挿入され、バーストエラー検出シンボルは、列方向に（Ｍ＋Ｐ）／ＪシンボルでＫ（Ｌ−１）×Ｊ組の誤り訂正符号系列を形成し、各フレームの先頭には同期信号が付加され、各フレームには（Ｎ／Ｋ）＋（Ｌ−１）個のシンボルデータが含まれる情報データブロックが書込まれるメモリのメモリアドレス発生方法において、
同一行のデータを指定していくデータ書込み時、及びＰシンボルの誤り訂正処理を行う際の読出し時、各シンボルの位置を指定するためのシンボルクロックを第２カウンタに入力し、各シンボルの行位置を指定するためのフレームクロックを第１カウンタに入力し、
同一列のデータを指定していくデータ書込み時、シンボルクロックを第１カウンタに入力し、フレ−ムクロックを第２カウンタに入力し、
第１カウンタの下位ビットの出力をカラムアドレスの下位ビットに接続し、
第２カウンタの下位ビットの出力をカラムアドレスの上位ビットに接続し、
第１カウンタの上位ビットの出力をロウアドレスの下位ビットに接続し、
第２カウンタの上位ビットの出力をロウアドレスの上位ビットに接続するメモリアドレス発生方法。
【請求項６】
Ｍ行×Ｎ列で構成される（Ｍ×Ｎ）データシンボルの情報データブロックに対して各列にＰシンボルの誤り訂正符号が付加され、（（Ｍ＋Ｐ）×Ｎ）シンボルの誤り訂正情報ブロックが構成され、各行がＫフレームで構成され、各フレームはＬ分割され、分割場所にバーストエラー検出シンボルが挿入され、バーストエラー検出シンボルは、列方向に（Ｍ＋Ｐ）／Ｊシンボルで（Ｌ−１）×Ｊ組の誤り訂正符号系列を形成し、各フレームの先頭には同期信号が付加され、各フレームには（Ｎ／Ｋ）＋（Ｌ−１）個のシンボルデータが含まれる情報データブロックが書込まれるメモリのメモリアドレス発生方法において、
同一行のデータを指定していくデータ書込み時、及びＰシンボルの誤り訂正処理を行う際の読出し時、各シンボルの位置を指定するためのシンボルクロックを第２カウンタに入力し、各シンボルの行位置を指定するためのフレームクロックを第１カウンタに入力し、
同一列のデータを指定していくデータ書込み時、シンボルクロックを第１カウンタに入力し、フレ−ムクロックを第２カウンタに入力し、
第１カウンタの下位ビットの出力をカラムアドレスの下位ビットに接続し、
第２カウンタの下位ビットの出力をカラムアドレスの上位ビットに接続し、
第１カウンタの上位ビットの出力を補正用加算器を介してロウアドレスの下位ビットに接続し、
第２カウンタの上位ビットの出力を補正用加算器を介してロウアドレスの上位ビットに接続するメモリアドレス発生方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は誤り訂正符号が付加された情報データブロックを誤り訂正する際に使用されるメモリのメモリアドレス発生装置及び方法に関し、特にメモリの書込み、読出しを効率良く行うことができるメモリアドレス発生装置及び方法に関する。
【背景技術】
【０００２】
バイト（８ビット）単位でデジタルデータを記録、あるいは伝送するシステムに於いては、記録、あるいは伝送中のデータ誤りを訂正するために、リードソロモン符号のようなガロア体をベースに誤り訂正ブロックを構成してデータを処理する場合が多い。即ち、（Ｍ×Ｎ）バイトの情報データをＭ行×Ｎ列の行列に配置し、各列のＭバイトの情報データにＰｏバイトの誤り訂正ワードを付加するとともに、各行のＮバイトの情報データにＰｉバイトの誤り訂正ワードを付加して、（Ｍ＋Ｐｏ）行×（Ｎ＋Ｐｉ）列のリードソロモン誤り訂正符号（ＥＣＣ）ブロックを構成する。このＥＣＣブロックを記録、あるいは伝送する事により、再生側や受信側では、ランダム誤り及びバースト誤りを効率よく訂正できる。
【０００３】
このようなＥＣＣブロックは、情報データブロック全体の大きさ、即ち（Ｍ＋Ｐｏ）×（Ｎ＋Ｐｉ）に対する誤り訂正ワードの部分Ｐｉ×Ｍ＋Ｐｏ×Ｎ＋Ｐｏ×Ｐｉの比率（冗長率）が小さい程、記録、あるいは伝送の効率が高い事になる。一方、誤り訂正ワードＰｉ、Ｐｏが大きい程、ランダム誤りに対してもバースト誤りに対しても訂正能力は高くなる。
【０００４】
ここで、誤り訂正ワードの冗長率が同一でも、Ｍ、Ｎが小さく、従ってＰｉ、Ｐｏも小さいＥＣＣブロックの方が、Ｍ、Ｎが大きく、従ってＰｉ、Ｐｏも大きいＥＣＣブロックよりも、訂正能力が低下する事が知られている。
【０００５】
このようにＭ、Ｎを大きくすれば、同一の冗長率でもＰｉ、Ｐｏを大きく出来るため、高い訂正能力が得られる事は知られているものの、以下に述べる制約条件を充たすもので無ければ実現できない。
【０００６】
先ず、リードソロモン誤り訂正符号ワードを構成できる為の符号ワード長として、ワード長（シンボル長）が８ビット場合、Ｍ＋Ｐｏ及びＮ＋Ｐｉは２５５バイト以下で無ければならないという制約条件がある。尚、ＰｉはＰＩ系列の検査記号長、ＰｏはＰＯ系列の検査記号長である。
【０００７】
これらの諸条件を元に、情報記録メディアとして、ＤＶＤ−ＲＯＭやＤＶＤ−ＲＡＭ及びＤＶＤ−Ｒ等の光ディスク規格が近年発表された。これら規格の内、ＤＶＤ−ＲＯＭとＤＶＤ−ＲＡＭはＩＳＯ化がＤＩＳ１６４４８（８０ｍｍ  ＤＶＤ−ＲＯＭ）、ＤＩＳ１６４４９（１２０ｍｍ  ＤＶＤ−ＲＯＭ）、ＤＩＳ１６８２５（ＤＶＤ−ＲＡＭ）として確定した。
【０００８】
このＤＶＤ規格では、誤り訂正符号としてはリードソロモン積符号が採用され、従来の光ディスク系で用いられている方式に比べ、少ない冗長率の誤り訂正符号で誤り訂正能力は格段に向上した。
【０００９】
ＤＶＤの誤り訂正方式に対しては、基本的には前述した通りであるが、そのベースとなる問題は、ランダム誤り訂正能力とバースト誤り訂正能力の目標値をどの程度とするかにある。これらの決定には記録媒体の記録方式や取り扱いからくるディフェクト発生等を考慮して決定しなくてはならない。
【００１０】
記録／再生方式に関しては、光ディスク系では記録波長や光学系特性から来る記録／再生用ビームスポットサイズから決められる記録密度が誤り訂正方式決定に大きな要因を持つ。特に、バースト誤りの訂正能力決定では、取り扱いなどから発生する傷等のディフェクト長は経験から求められるが、誤り訂正能力は物理的なディフェクト長に線記録密度を乗じたものが情報データのバーストエラー長となり、記録密度向上により合わせて訂正能力を上げる必要がでてくる。記録密度に関して、再生系を例に記述すると下記のようになる。
【００１１】
光源波長をλ、対物レンズの開口をＮＡとすると、レーザ光のスポットサイズの半径Ｒは、次の式（１）のように表される。
【００１２】
Ｒ＝０．３２λ／ＮＡ                        （１）
この式（１）に表すように、レーザ光のスポットサイズの半径を小さくする為には、波長λを短くするか、または対物レンズの開口率ＮＡを大きくすれば良い。
【００１３】
さて、ＤＶＤにおいては、採用されている波長は６５０ｎｍ、ＮＡは０．６である。誤り訂正方式としては、リードソロモン誤り訂正積符号で、（Ｍ×Ｎ）＝（１９２×１７２）バイトの情報データブロックに対して、夫々ＰＩ＝１０バイト、ＰＯ＝１６バイトとする、
行側内符号  ＲＳ（１８２，１７２，１１）
列側外符号  ＲＳ（２０８，１９２，１７）
が採用されている。ここでは、ＰＩ系列で誤り訂正を行い、訂正不能行にエラーマークフラグをつけ、ＰＯ系列でエラーマークをエラーポジションとして扱い、エラーパターンのみを演算抽出する「消失訂正」方式を用いれば、最大１６行のバーストエラーが訂正できる。
【００１４】
ＤＶＤでは、記録密度はデータビット長＝０．２６７ｎｍであるから、
０．０００２６７×８×１８２×１６＝６．２ｍｍ
約６ｍｍのバーストエラー訂正能力があると言える。
【００１５】
一方、次世代ＤＶＤとして更なる高密度化による大容量光ディスクの検討が始まっている。現行のＤＶＤ以上に大容量化の為には記録密度を上げなくてはならない。最近のこれらの要求に答えるべく記録密度向上のため、レーザスポットサイズを小さくするために、式（１）で示したように、波長λを短くするか、開口率ＮＡを大きくすることが必要になる。最近各社が研究している方式は、波長λ＝４０５ｎｍ、開口率ＮＡ＝０．８５を採用する検討がなされている。このような方式を用いれば、現行のＤＶＤの５倍以上の高密度化が可能になり、ディスク１枚にＨｉ−ｖｉｓｉｏｎ等の高精細映像が２時間以上記録可能となる。
【００１６】
しかしながら、開口率ＮＡを大きくすると、収差が大きくなり、信号の記録再生が困難になる。その解決方法の一つとして、ディスク基盤を薄くして収差を少なくする方法が知られている。
【００１７】
ＤＶＤもコンパクトディスク（ＣＤ）で使われていた１．２ｍｍ厚の基盤を、０．６ｍｍにすることで、収差問題対策が行われた。次世代では０．１ｍｍ程度の薄カバー方式が検討されている。
【００１８】
ところが、基盤厚を薄くすると、収差が少なくなる反面、従来問題が少なかったディスク基盤表面の小さなほこりや傷によってデータエラーを大きくなってしまうと言う問題が生じる事になる。
【００１９】
このような高密度化の方式に於いて従来の誤り訂正方式を導入すると、従来と同様なディフェクト対応能力を持たせる事が出来ない。一例として、バーストエラー訂正能力でＤＶＤ並みの能力を持たせる為には、訂正能力を２〜３倍向上させる必要がある。
【００２０】
更に、前述したように誤り訂正符号長は、シンボル長＝８ビット系の処理システムを用いる限り、２５５バイトが最大であり、現行ＤＶＤ規格がＰＯ系列：２０８バイトである事から、バーストエラー対応能力は限界に近く、僅かにしか向上は見込めない。
【００２１】
容易に訂正能力を向上させるには、誤り訂正符号（パリティ）を大きくすれば良い。しかし、この方法は誤り訂正符号の冗長率が大きくなる為、符号化効率が悪化する。そこで、上記した通り訂正符号の冗長率を上げないで訂正符号を大きくする為には、符号長を大きくすれば良い。しかし、シンボル長８ビットのままであれば、利用できる符号長には限りがあり、結果として現行ＤＶＤ規格のようなリードソロモン誤り訂正積符号を利用する場合は、基本的な性能として「ランダムエラー訂正能力は現行のまま」、「バーストエラー訂正能力は、複数のＥＣＣブロックをインターリーブして、外符号側のインターリーブ長を見かけ上深くする事で能力向上させる」方式となる。
【００２２】
上記のような積符号を使わない方法として、ＬＤＣ（Long-Distance error correction）符号を用いた誤り訂正方式が最近提案されている。ハードディスクドライブやＭＯディスクドライブに用いられているＬＤＣ符号は、列方向のみに誤り訂正符号を生成付加するもので、行方向の誤り訂正符号を用いない為、列方向の訂正符号を大きく出来る。
【００２３】
しかしながら、従来のＬＤＣ符号による誤り訂正方式は、積符号による誤り訂正方式で利用されるエラーマークフラグを用いた消失訂正技術が利用できない。すなわち、積符号による誤り訂正方式では、行方向の誤り訂正処理で訂正不能であった行は、エラーマークをつけておき、列方向の誤り訂正処理において、エラーポジション情報を前記エラーマークで代用することで、訂正処理における演算抽出をエラーパターンのみに出来、その結果、訂正能力を向上できるものである。ＬＤＣ符号による誤り訂正方式を利用すれば、行方向のデータ量を大きく取り、その結果、インターリーブ長が深くなる為、バーストエラー訂正能力を向上させる事ができる。また、ＬＤＣは行方向には検査ワードを持たせない為、列方向の検査ワードを大きくすることができ、能力向上が期待できる。
【００２４】
しかしながら、積符号は訂正符号が縦横にクロスしており、行方向または列方向のいずれか一方の訂正結果を用いてエラーロケーションを指定して訂正処理する「消失訂正」が可能であり、エラーロケーショーンとエラーパターンを演算で検出するＬＤＣ符号より有利な場合が多く、従来はオープンメディアであるＣＤやＤＶＤのような媒体では、積符号が多く利用されてきた。
【００２５】
誤り訂正に積符号を用いるにしても、ＬＤＣ符号を用いるにしても、一般に、誤り訂正処理においては、ディフェクトを伴った記録媒体から読出したデータは一旦バッファメモリに記録され、誤り訂正ブロック全体のデータが揃った所で誤り訂正処理が行われる。
【００２６】
記録媒体からのデータ再生処理におけるバッファメモリへのデータ書込み／読出しは以下の態様が考えられる。
【００２７】
（１）積符号の場合（ＰＩ訂正−ＰＯ訂正−ＰＩ訂正を繰り返し行う場合）
ａ：記録媒体から読み出した復調データのメモリへの書込み（行方向のデータ書込み）
ｂ：ＰＩ訂正系列の誤り訂正処理におけるシンドローム演算用データ読出し（行方向の読出し）
ｃ：ＰＯ訂正系列の誤り訂正処理におけるシンドローム演算用データ読出し（列方向のデータ読出し）
ｄ：ＰＩ訂正系列の誤り訂正処理におけるシンドローム演算用データ読出し（行方向のデータ読出し）
ｅ：デスクランブル処理とＥＤＣ（セクタ単位の誤り検出）チェック（行方向のデータ読出し）
ｆ：データ出力の為のデータ読出し（行方向のデータ読出し）
（２）ＬＤＣ符号の場合
ＬＤＣ方式は、誤り訂正符号が一方向のみであるため、記録媒体上での記録データ方向と誤り訂正の符号列方向は直交させる必要がある事から、ソースデータ方向は訂正系列方向に合わせる事が一般である。特に圧縮された映像信号等を扱う場合は、訂正不能データは集中させた方が映像破綻場所を少なくする事が出来、ソースデータ方向は訂正系列方向に一致させている。
【００２８】
ａ：記録媒体から読み出した復調データの書込み（行方向のデータ書込み）
ｂ：訂正系列の誤り訂正処理におけるシンドローム演算用データ読出し（列方向の読出し）
ｃ：デスクランブル処理とＥＤＣ（セクタ単位の誤り検出）チェック（列方向のデータ読出し）
ｄ：データ出力の為のデータ読出し（列方向のデータ読出し）
訂正方式にＬＤＣ符号が採用されている場合は、列方向（この場合、記録媒体からのデータ書込み方向を行方向とした為、他の処理方向が列方向となったが、行と列は逆でも良い）が多くなり、列方向のデータ書込みと読出しが容易になる処理方式が良い。
【００２９】
訂正方式に積符号が採用された場合、積符号の特徴である繰り返し訂正処理が可能であり、行方向と列方向が同じ割合で利用回数が多く、どちらの方向にデータ書込みや読出しがされる場合も、処理が容易な効率良い処理方式が必要である。
【００３０】
誤り訂正処理等に使われるバッファメモリの書込み／読出し処理は、殆どの処理がランダムポジションのデータが扱われるわけではなく、ストリームデータ、即ち連続したデータが扱われる。この特質を利用して少ないステップ処理で必要なデータが書込まれたり、読出されたり出来る事が重要である。
【００３１】
以下に、光ディスクにおけるバッファメモリの処理内容とバッファメモリとして使われるｄＲＡＭメモリの基本動作について図１〜図４を参照して説明する。
【００３２】
図１は光ディスクドライブの基本的な構成を示す図である。
【００３３】
記録媒体である光ディスク１０から光ピックアップヘッド１２にて読み出された信号は、プリアンプ１４で増幅や波形等価処理等が行われ、リードチャネル部１６に送られる。ここでは、送り込まれた信号の周波数成分と位相成分を抽出して、内蔵のＰＬＬ（Phase Locked Loop）回路でチャネルビットデータ読み出し用のチャネルビットクロックＰＬＣＫが生成される。このクロックＰＬＣＫによって同期信号が検出され、続いて送られてくる信号からチャネルビットデータが読み出される。読み出されたチャネルビットデータは復調部１８で同期信号検出点を基準に、一定のチャンネルビット単位で分割され、シンボルデータ単位で復調される。復調されたシンボル単位（通常はバイト単位）のデータは、同期信号基準にして、更にセクタや誤り訂正ブロック単位の同期が取られ、それらの同期信号を基準点に、バッファメモリ２０に記憶される。
【００３４】
バッファメモリ２０に記憶されたデータがエラー訂正ブロック単位で記憶されると、誤り訂正部２２は順次記憶されたデータを読み出し、誤り訂正処理を実行する。この処理でバッファメモリ２０内のデータは誤り訂正処理が行われ、外部からのデータ要求指示でインターフェース（Ｉ／Ｆ）部２４を通して、外部に送り出される。これがドライブの再生処理の工程である。
【００３５】
バッファメモリ２０の書込み、読出しを制御するメモリ制御部３４、光ディスク１０のモータ２６を制御するサーボ回路２８、誤り訂正部２２、Ｉ／Ｆ部２４にはマイコンバス３２を介して制御マイコン３０が接続される。
【００３６】
図２は現行のＤＶＤ規格のＥＣＣブロックを示す。１行が１７２バイトで、１９２行の（１７２×１９２）バイトの情報データブロックに、列方向に１６バイトの外符号ＰＯが生成付加され、１９２＋１６＝２０８行のデータに行方向に１０バイトの内符号が生成付加される。
【００３７】
現行ＤＶＤ規格では、このＥＣＣブロックをそのまま記録媒体に記録するのでは無く、セクタ分割して記録している。
【００３８】
図３は現行ＤＶＤ規格における行インターリーブ後のＥＣＣブロックを示す。ＤＶＤ規格におけるデータ構造は、２ＫＢのメインデータを基準にしたセクタを単位にしており、図２におけるＰＩ／ＰＯ生成付加のＥＣＣブロックにおいて、外符号ＰＯはメインデータの１２行置きに一行挿入し、（１２＋１）行を記録セクタとして構成している。このため、ＰＯは図２におけるＥＣＣブロックで生成後に、分散配置される。
【００３９】
図４は図１の光ディスクドライブの再生処理工程を示す図である。光ピックアップ１２で読出された信号は、リードチャネル部１６でチャネルデータとして読み出され、同期信号が検出されシンボル同期やブロック同期が取られ（同期検出分離処理４２）、シンボルデータが復調される（復調処理４４）。復調データは、メモリに記憶され（データ記憶処理４６）、誤り訂正処理される。誤り訂正処理は、先ず内符号ＰＩ系列の訂正処理が行われ（ＰＩ系列誤り訂正処理４８）、次に、外符号ＰＯ系列のエラー訂正処理がされる（ＰＯ系列誤り訂正処理５０）。ＰＯ系列では、ＰＩ系列で訂正不能であった行にはエラーフラグマークを付加しておき、このエラーフラグを用いてＰＯ系列で消失訂正を行う。この消失訂正によりＰＯ系列では、１６バイトの訂正が可能となる為、略１６行のバーストエラーも訂正可能になる。ＰＯ系列で訂正不能が発生した場合は、再度ＰＩ系列の訂正処理が可能である。この場合のＰＩ訂正処理は、ＰＯ系列と同様に消失訂正が可能になる。このように、積符号では誤訂正に注意（例えば、誤り検出用に付加されたＥＤＣ（Error Detection code）を用いて誤訂正を検出）する事で、ＰＩ系列訂正処理→ＰＯ系列訂正処理→ＰＩ系列訂正処理→ＰＯ系列訂正処理等、繰り返し訂正が可能である。訂正処理されたデジタルデータは、ＤＶＤ等のようにサーボ安定などの目的で同一パターンの繰り返しを防ぐ為に処理されたスクランブルデータを元に戻すため、デスクランブル処理を行い、元のソースディジタルデータが復元される（デスクランブル処理５２）。再生されたデータは、外部からのデータ要求によって、Ｉ／Ｆを通して出力される（データ出力コントロール処理５４）。
【００４０】
次に、次世代ＤＶＤ規格の訂正方式として検討されているＬＤＣ符号を用いた誤り訂正方式について説明する。
【００４１】
図５に一般的なＬＤＣ符号を用いたＥＣＣブロック構成を示す。Ｎシンボル×Ｍシンボルの情報データブロックにおいて、誤り訂正符号は、列方向のＭシンボルの情報データにＰシンボルの誤り訂正ワード（パリティ）を付加して構成される。ここで、Ｎシンボルがインターリーブ長となり、この長さは、訂正処理側の側面から見れば、制限されるものは無く（インターリーブ長は無制限）、大きなデータブロックを構成できる為、冗長率の制限内において大きなパリティ数を実現できる。
【００４２】
データシンボルが８ビットの現行のＤＶＤ規格では、ＧＦ（２８）での誤り訂正方式では、訂正符号長に限りがあり、情報データブロックに縦横の訂正符号を配置するリードソロモン誤り訂正積符号では、情報データブロックの容量に制限されてしまう。そのため、ＬＤＣ符号の導入が考えられるが、消失訂正方式の導入が難しく、バーストエラー訂正能力向上が難しい。これを解消するために1999年以降に開かれた光ディスクや光メモリに関する国際会議”Optical Data Storage Topical Meeting”で次世代高密度光ディスクへの誤り訂正方式としてＬＤＣ符号を用いた新誤り訂正方式が提案されている。
【００４３】
ここで提案されたＥＣＣブロック構造は図６に示すように、データストリーム（データの流れ）方向、すなわち行方向には情報データに対する誤り訂正用検査記号は設けず、列方向にのみ検査記号を付加してなる。しかし、行方向に一定単位（ｎバイト）で制御コードと制御コードの誤り訂正用検査記号からなるサブコード信号（ＳｕＣ）を挿入しておき、サブコード信号がエラーであれば、その周囲のデータシンボルはエラーと予測することにより、ＳｕＣ信号に、積符号での消失訂正に用いるエラーマークフラグのような機能を持たせている。更に、同期信号（ＳＹＮＣ）の検出状況も使い、サブコード信号と同期信号の検出結果から、そこに挟まれたデータの信頼性を予測して誤り訂正処理を行う。このような技術を用いると、ショートバーストエラーの多い光ディスクではエラー状況を検出して、更なる性能向上を得られる可能性がある。
【００４４】
従来の積符号方式では、行方向の誤り訂正処理結果から訂正不能行と判断された場合、その行のエラーシンボルは訂正可能シンボル数を越えたシンボルがエラーとなっている場合であり、そのような場合はエラーシンボル位置も検出不能である。そのため、正しいシンボルも含まれている場合が多いが、位置が不明である事から、該当する行のシンボルは全てエラーと判断して、列方向の誤り訂正処理を行う。すなわち、ショートバーストエラーが多い場合は、一部の領域がエラーであっても、行全体をエラーと判断されている。
【００４５】
図６のデータ構造は、行方向に一定間隔で、サブコード信号を挟み、サブコード信号は情報データとは別の誤り訂正符号を形成し、更にその訂正能力はデータブロックの誤り訂正符号より強力にしておく。このようなデータ構造を形成すれば、先ずサブコード信号の誤り訂正処理を行う事で、サブコード信号がエラーと検出されたら、その隣接の情報データは誤ったシンボルであると判断する。同期信号の検出状態と、サブコード信号のエラー判定結果から、同期信号とサブコード信号、あるいはサブコード信号とサブコード信号に挟まれた情報データは、共にエラーであればエラー、もしくは共にエラーで無ければエラーで無い、等の判断を行い、各シンボルのエラー判定フラグとして利用し、ＬＤＣ符号でありながら消失訂正を行う事で、バーストエラー訂正能力を向上させる事ができる。
【００４６】
図１、あるいは図４に示したように、復調されたデータは一旦バッファメモリ２０に記憶され、そこからデータを読出して誤り訂正処理を行う。バッファメモリ２０は、光ディスク１０から読み出されたデータの書込み、誤り訂正処理での読出し／訂正データ書込み、データ出力の為の読出しがされるが、各々の処理は非同期であり、高速再生／高速データ転送にはバッファメモリ２０のアクセスが重要になる。
【００４７】
図７にｄＲＡＭメモリ７０をバッファメモリ２０に用いた時の周辺の構成を示す。データの入出力に要求されるデータレートが異なるため、ＦＩＦＯ（First in First out）７２、７４を設置している。データ入力では、一定量のデータが集まったら、メモリの書込み可能速度で一度に書込み処理を行う。ロウアドレスとカラムアドレスがセレクタ７６を介してｄＲＡＭ７０のアドレス端子に供給される。セレクタ７６はリード／ライト（Ｒ／Ｗ）制御回路７８により制御される。
【００４８】
図８は図７のバッファメモリ２０の読出しの際のタイミングチャートを示す。前半（左半分）は通常のノーマルモードの読出しタイミングを示しており、ロウアドレスＲＡａが指定され、カラムアドレスＣＡａが指定されると、１バイトのデータＤａａが読み出され、次ぎのロウアドレスＲＡｂが指定され、カラムアドレスＣＡｂが指定されると、次の１バイトのデータＤｂｂが読み出される。後半（右半分）はページモードと言われる読出しのタイミング関係を示しており、ロウアドレスＲＡａが指定され、次に４バイト分のカラムアドレスＣＡａ、ＣＡｂ、ＣＡｃ、ＣＡｄが連続して与えられ、４バイトのデータＤａａ、Ｄａｂ、Ｄａｃ、Ｄａｄが連続して読み出される。このため、４バイトのデータを読み出すために、ロウアドレスは最初の指定だけで済む。しかし、このためには、連続する４バイトのアドレスは同じロウアドレス上に存在していなければならない。
【００４９】
図９はｄＲＡＭ７０内部の構造を示す。ここでの説明では、データ書込み処理を省いて、データ読出し処理についてのみ説明する。図９における各メモリセル９０は、ロウデコーダ９２の出力線で記憶素子（コンデンサ）９４に接続されたスイッチ９６の開閉が行われる。スイッチ９６が閉じられると、記憶素子９４の電荷はカラムデータ線９８に送り出され、センサアンプ１００で増幅され、カラムデコーダ１０２に送られる。カラムデコーダ１０２では、アドレス信号によって指定されたカラムデータ線９８のみが選択され、指定の記憶素子９４のデータが読み出される。
【００５０】
以上から分るように、一般的にｄＲＡＭ７０は指定されたロウライン１０４のデータは全て読み出され、カラムデコーダ１０２が読み出されたデータを選択している事になる。この事から、図８のタイミングチャートに示す通り、ページモード読出しでは、ロウアドレスを最初に指定すれば、そのロウラインに接続されている全カラムのデータは、選択の為のカラムアドレスのみを変更するだけで、連続して読み出す事ができる。この方法は、複数バイトのデータを読み出す場合も、メモリの内部記憶素子周辺の動作は一回のみであり、省電力化もはかれ、メリットは大きい。
【００５１】
図１０は従来のＥＣＣブロックのメモリマップを示し、図１１はそのメモリアドレス発生回路のブロック図を示す。
【００５２】
図１０に示すＥＣＣブロックは、１４バイト×１１行のソースデータに対して、行方向に４バイトのＰＩ系列の検査記号（パリティ）を、列方向に４バイトのＰＯ系列の検査記号を付加したものである。従来は、このようなＥＣＣデータブロックを、そのままの構成でバッファメモリに配置するメモリマップを用いていた。
【００５３】
図１１のメモリアドレス発生回路は、行方向のデータを読み出す／書き込む場合と、列方向のデータを順次読み出す／書き込む場合で、夫々専用のアドレス生成カウンタ１１２、１１４を設けており、セレクタ１１６、１１８で選択して、バッファメモリ２０のアドレスラインに供給していた。
【００５４】
図１１における実際のメモリ制御動作では、行方向カウンタ１１２がＱ０〜Ｑ４を連続してカウントアップする事で、ページモード処理が可能である。しかしながら、列カウンタ１１４は、下位ビットＱ０〜Ｑ３がメモリ２０のロウアドレス線に接続され、上位ビットＱ４〜Ｑ８がカラムアドレス線に接続されている。この為、読み出しシンボルが一シンボル変わるたびにロウアドレスは変更されてしまう。結果として列方向のページモード処理は出来ず、列方向のデータアクセスは、１バイト単位でロウアドレスとカラムアドレスをセットしながら、読出し／書込みをする必要があった。
【００５５】
現行のＤＶＤ規格のように誤り訂正符号に積符号を用いる場合は当然のことながら、次世代ＤＶＤ規格において提案されているように、誤り訂正符号にＬＤＣ符号を用いる場合は、特に、一列（或いは一行）に複数の誤り訂正系列がある場合等、記録媒体から読み出したデータのバッファメモリへの最初の書込み、誤り訂正処理、バッファメモリからのデータの読出しがデータ順で変化する事になり、このような場合においては、ページモードに代表される効率の良いデータ書込み／読出しが望まれている。
【発明の開示】
【発明が解決しようとする課題】
【００５６】
このように従来においては、誤り訂正のために情報データブロックをメモリに一旦書き込み、メモリから読み出して誤り訂正処理する際に、行方向でも列方向でも、ページモード等の効率の良い読出し／書込み処理が可能なメモリアドレス発生装置及び方法が存在していなかった。
【００５７】
本発明は、訂正符号として積符号を用いた場合でもＬＤＣ符号を用いた場合でも、誤り訂正情報データブロックを行方向でも列方向でもページモード等の効率の良い読出し／書込み処理できるメモリアドレス発生装置及び方法を提供することを目的とする。
【課題を解決するための手段】
【００５８】
上記した課題を解決し目的を達成するために、本発明は以下に示す手段を用いている。
【００５９】
（１）本発明のメモリアドレス発生装置は、Ｍ行×Ｎ列で構成される（Ｍ×Ｎ）データシンボルの情報データブロックに対して各列にＰシンボルの、各行にＱシンボルの誤り訂正符号が付加されてなる（（Ｍ＋Ｐ）×（Ｎ＋Ｑ））シンボルの誤り訂正情報ブロックが書き込まれるメモリのメモリアドレス発生装置において、
第１カウンタと第２カウンタと補正用加算器とを具備し、
第２カウンタの最下位ビットの出力はカラムアドレスの最下位ビットに直接接続され、第２カウンタの２番目の下位ビットの出力はカラムアドレスの２番目の下位ビットに補正用加算器を介して接続され、第１カウンタの下位ビットの出力はカラムアアドレスの上位ビットに接続され、
第２カウンタの上位ビットの出力は補正用加算器を介してロウアドレスの下位ビットに接続され、第１カウンタの上位ビットの出力は補正用加算器を介してロウアドレスの上位ビットに接続され、
同一行のデータを指定していくデータ書込み時、及びＱシンボルの誤り訂正処理を行う際の読出し時、各シンボルの位置を指定するためのシンボルクロックは第２カウンタに入力し、各シンボルの行位置を指定するためのフレームクロックは第１カウンタに入力し、
同一列のデータを指定していくデータ書込み時、及びＰシンボルの誤り訂正処理を行う際のデータ読出し時、シンボルクロックは第１カウンタに入力し、フレ−ムクロックは第２カウンタに入力するメモリアドレス発生装置である。
【００６０】
（２）本発明のメモリアドレス発生方法は、Ｍ行×Ｎ列で構成される（Ｍ×Ｎ）データシンボルの情報データブロックに対して各列にＰシンボルの、各行にＱシンボルの誤り訂正符号が付加されてなる（（Ｍ＋Ｐ）×（Ｎ＋Ｑ））シンボルの誤り訂正情報ブロックが書き込まれるメモリのメモリアドレス発生方法において、
同一行のデータを指定していくデータ書込み時、及びＱシンボルの誤り訂正処理を行う際の読出し時、各シンボルの位置を指定するためのシンボルクロックを第２カウンタに入力し、各シンボルの行位置を指定するためのフレームクロックを第１カウンタに入力し、
同一列のデータを指定していくデータ書込み時、及びＰシンボル誤り訂正処理を行う際のデータ読出し時、シンボルクロックを第１カウンタに入力し、フレ−ムクロックを第２カウンタに入力し、
第２カウンタの最下位ビットの出力をカラムアドレスの最下位ビットに直接接続し、
第２カウンタの２番目の下位ビットの出力をカラムアドレスの２番目の下位ビットに補正用加算器を介して接続し、
第１カウンタの下位ビットの出力をカラムアアドレスの上位ビットに接続し、
第２カウンタの上位ビットの出力を補正用加算器を介してロウアドレスの下位ビットに接続し、
第１カウンタの上位ビットの出力を補正用加算器を介してロウアドレスの上位ビットに接続するメモリアドレス発生方法である。
【発明の効果】
【００６１】
以上説明したように本発明によれば、誤り訂正情報データブロックを行方向でも列方向でもページモード等の効率の良い読出し／書込み処理が可能なメモリアドレス発生装置及び方法を提供することができる。
【発明を実施するための最良の形態】
【００６２】
以下、図面を参照して本発明によるメモリアドレス発生装置及び方法の実施形態を説明する。
【００６３】
第１実施形態
本発明は図１に示したような光ディスクドライブにおけるバッファメモリ２０の書込み／読出しに関する。
【００６４】
図１２は第１実施形態のバッファメモリ２０のメモリマップを示す。列０〜列１７迄の１８バイトのデータが行Ａ〜行Ｏ迄の１５行に配置される図１０に示す従来のＥＣＣデータブロックを、バッファメモリ上では、図１２に示すようにデータ０〜データ１５（列０〜列１５）迄の１６バイトを１行として行ａ〜行ｔ迄の２０行に配置する。この配置を図１０のメモリマップ上に示したのが図１２である。即ち、４バイト×４行の小ブロック（一行分）を、図１０のメモリマップに敷き詰めていく。図１０における行Ａは、図１２で表現すると、
（図１０のデータ位置）：Ａ０−Ａ１−Ａ２−Ａ３−Ａ４−Ａ５−Ａ６−Ａ７−Ａ８−Ａ９−Ａ１０−Ａ１１−Ａ１２−Ａ１３−Ａ１４−Ａ１５−Ａ１６−Ａ１７のデータは
（図１２のメモリ位置）：ａ０−ａ１−ａ２−ａ３−ｂ０−ｂ１−ｂ２−ｂ３−ｃ０−ｃ１−ｃ２−ｃ３−ｄ０−ｄ１−ｄ２−ｄ３−ｅ０−ｅ１
のメモリ位置に書き込まれる。
【００６５】
同様に列方向（列０）のデータ関係を図１０と図１２で表現すると
（図１０のデータ位置）：Ａ０−Ｂ０−Ｃ０−Ｄ０−Ｅ０−Ｆ０−Ｇ０−Ｈ０−Ｉ０−Ｊ０−Ｋ０−Ｌ０−Ｍ０−Ｎ０−Ｏ０のデータは
（図１２のメモリ位置）：ａ０−ａ４−ａ８−ａ１２−ｆ０−ｆ４−ｆ８−ｆ１２−ｋ０−ｋ４−ｋ８−ｋ１２−ｐ０−ｐ４−ｐ８
のメモリ位置に書込まれる。
【００６６】
この事から、図１２のメモリマップに従ってＥＣＣデータブロックを配置させ、行方向も列方向もロウアドレスが１つの小ブロックを指定するとすれば、カラムアドレスの変更で４バイトを連続して読出し／書込み処理可能となる事がわかる。
【００６７】
図１３は図１２のメモリマップに対応したメモリアドレス発生回路である。行方向カウンタ１４２、列方向カウンタ１４４が設けられ、５ビットの全加算器１４６により行方向カウンタ１４２の上位３ビットの出力Ｑ２、Ｑ３、Ｑ４と列方向カウンタ１４４の全ビットの出力Ｑ０、Ｑ１、Ｑ２、Ｑ３、Ｑ４が組み合わされる。列方向カウンタ１４４の下位２ビットの出力Ｑ０、Ｑ１、行方向カウンタ１４２の下位２ビットの出力Ｑ０、Ｑ１がカラムアドレス端子Ａ０、Ａ１、Ａ２、Ａ３に供給される。列方向カウンタ１４４の出力Ｑ２、Ｑ３、Ｑ４、データ“０”、列方向カウンタ１４４の出力Ｑ４が全加算器１４６の各ビットのＡ入力端子に供給される。行方向カウンタ１４２の出力Ｑ２、Ｑ３が全加算器１４６の下位２ビットのＢ入力端子に供給される。行方向カウンタ１４２の出力Ｑ２、Ｑ４の論理和信号が全加算器１４６のビット３（Ｓ２）のＢ入力端子に供給される。行方向カウンタ１４２の出力Ｑ３が全加算器１４６のビット４（Ｓ３）のＢ入力端子に供給される。データ“０”が全加算器１４６の最上位ビットのＢ入力端子に供給される。全加算器１４６の全ビットの出力Ｓ０、Ｓ１、Ｓ２、Ｓ３、Ｓ４がロウアドレス端子Ａ４、Ａ５、Ａ６、Ａ７、Ａ８に供給される。
【００６８】
行方向にデータを指定していくデータ書込みやＰＩ系列の誤り訂正処理のための読出しにおいては、指定行を変更するためのフレームクロックFrame clockをカウンタ１４２に、指定シンボルを変更するためのシンボルクロックSymbol clockをカウンタ１４４に与え、ロウアドレスが変化する度に、シンボルアドレスを４回変更して行方向の４バイトのデータ読出し／書込みを行う。ここでは、バッファメモリ２０から一度で読み出されるデータを１バイトとしているが、メモリ入出力バスが１６ビット（＝２バイト）の場合は、一回のカラムアドレスで読み出されるデータは２バイトになる。バス長がそれ以上であれば、バス長で決められるデータ量になる。
【００６９】
列方向のデータで処理されるＰＯ系列の誤り訂正処理では、フレームクロックとシンボルクロックを与えるカウンタが逆になり、フレームクロックを列方向カウンタ１４４に、シンボルクロックを行方向カウンタ１４２に与え、カラムアドレスが変化する度に、ロウアドレスを４回変更して列方向の４バイトのデータ読出し／書込みを行う。
【００７０】
以上説明したように、第１実施形態によれば、積符号からなる誤り訂正符号を付加した情報データブロックを（ｍ×ｎ）シンボル（ここでは４×４）を単位とした小ブロックの配列とし、各小ブロック内の（ｍ×ｎ）シンボルがロウアドレスのみで指定できるようなアドレス制御が可能なメモリマップとし、このデータブロックをバッファメモリへ一旦書込んでから、誤り訂正処理を行う。「記録媒体からの読み出されたデータのメモリへの書込み」、「行方向の訂正処理」、「列方向の訂正処理」、「訂正されたデータの読出し」において、データの読出し順が異なるが、２つのアドレス生成カウンタを用意し、２つのカウンタの下位ビットの出力をカラムアドレス端子へ供給し、２つのカウンタの上位ビットの出力を補正用の加算器を介してロウアドレス端子へ供給し、シンボル順を進めるシンボルクロックとフレーム列を進めるフレームクロックを与えるカウンタを変更することにより、行方向での読出し／書込みも列方向での読出し／書込みもページモード処理ができる。このため、メモリの高速化、低消費電力化を実現できる。
【００７１】
記録媒体からのデータリード／ライトのアクセスタイムの高速化は、ドライブの利用システム、例えばパソコン等で利用する場合、情報検索が高速化され、利用する側でのメリットは大きい。このため、データ処理部分の高速化が重要になってきており、データ処理の高速化はバッファメモリの時間短縮が重要になってきている。特に、ＤＶＤ等の記録媒体は完全密閉では無いので、ディフェクト対策を徹底しており、誤り訂正処理のために大きな符号長に大きなパリティ符号を付加している。この事から、訂正処理に関するメモリアクセスの時間短縮が不可欠になってきた。
【００７２】
また、メモリアクセスに伴う消費電力の増加は、温度上昇を引き起こし、ＤＶＤ等のオープンの記録媒体では、ピックアップも含めて熱がそのまま伝達してしまい、性能ダウンを招く結果となり、消費電力の増加も避けることが好ましい。
【００７３】
以下、本発明によるメモリアドレス発生装置及び方法の他の実施形態を説明する。他の実施形態の説明において第１の実施形態と同一部分は同一参照数字を付してその詳細な説明は省略する。
【００７４】
第２実施形態
図１４は第２実施形態のメモリマップ、図１５は第２実施形態のメモリアドレス発生回路のブロック図を示す。第１実施形態では図１２に破線で示すように、小ブロックの配置に端数が生じ、各行、各列の終端領域で小ブロック内のデータを利用しない場合がある。第２実施形態はそのような利用しないデータを減少させる例である。
【００７５】
図１２に示すように行方向に順番に小ブロックを配置していくと、終端で小ブロックの半分が残る為、図１４に示すように残りの半分を次の行の最初の領域に割当てる。このように配置していけば、利用しない部分は各列の終端の１行のデータのみとなり、利用効率が上がる。実際のシステムでは、図１４で破線で示す利用しない各列の終端の１行の部分は、エラーフラグ等の制御データの記録領域として利用される為、殆ど無駄な領域を無くすことが可能である。
【００７６】
図１５に示すメモリアドレス発生回路は、図１３に示した第１実施形態のメモリアドレス発生回路とは全加算器の構成が異なり、ここでは５ビットの全加算器１４８により行方向カウンタ１４２の出力Ｑ２、Ｑ３が列方向カウンタ１４４の出力Ｑ０、Ｑ１、Ｑ２、Ｑ３、Ｑ４に組み合わされる。列方向カウンタ１４４の最下位ビットの出力Ｑ０、全加算器１４８の最下位ビット出力Ｓ０、行方向カウンタ１４２の下位２ビットの出力Ｑ０、Ｑ１がカラムアドレス端子Ａ０、Ａ１、Ａ２、Ａ３に供給される。全加算器１４６の上位４ビットの出力Ｓ１、Ｓ２、Ｓ３、Ｓ４と最上位ビットのキャリ出力がロウアドレス端子Ａ４、Ａ５、Ａ６、Ａ７、Ａ８に供給される。
【００７７】
第２実施形態では、図１４に示すように、列方向で小ブロックが変わる度に小ブロック内の列順が変化する為、その補正をする必要があり、全加算器１４８でこのための補正処理を行っている。
【００７８】
第３実施形態
第１、第２実施形態は積符号を用いた誤り訂正ブロックに関するものであったが、次にＬＤＣ符号を用いた誤り訂正ブロックに関する実施形態を説明する。誤り訂正符号がＬＤＣ符号の場合、誤り訂正方向とデータストリーム方向は同じであり、記録媒体に記録されているデータストリームはこの方向と直交することが多い。
【００７９】
第３実施形態は図６に示したＬＣＤ符号を用いた誤り訂正ブロック構造を基本とする。図６のＥＣＣブロックは、Ｍ行×Ｎ列で構成される（Ｍ×Ｎ）データシンボルの情報データブロックに対して、列方向にＰシンボルの誤り訂正符号が付加され、（（Ｍ＋Ｐ）×Ｎ）シンボルの誤り訂正情報ブロックが構成され、各行がＫフレーム（ここでは、Ｋ＝２）で構成され、各フレームはＬ分割され（ここでは、Ｌ＝４）、分割場所にバーストエラー検出シンボルが挿入され、バーストエラー検出シンボルは、列方向に（Ｍ＋Ｐ）／ＪシンボルでＫ（Ｌ−１）×Ｊ組の誤り訂正符号系列を形成する。各フレームの先頭には同期信号が付加され、各フレームには（Ｎ／Ｋ）＋（Ｌ−１）個のシンボルデータが含まれる。
【００８０】
しかし、第３実施形態では図６のデータ配置を図１６に示すように同期信号を基準に揃え、図６の各行を半分に分けて、それらを列方向に並べた。
【００８１】
ソースデータは、図１６に示すように列方向に配列されているので、メモリへのアクセスの容易性を考えると、ディスク上では行方向にデータを配列することが好ましいと思われる。訂正符号方向は、ＬＤＣ方式ではディスク上のデータ方向と直行させ無ければ能力を発揮できないので、データソース方向と訂正符号方向は同じ方向になる。
【００８２】
図１７は、図１６のＥＣＣブロックの場合の第３実施形態のメモリマップである。
【００８３】
メインデータやサブコード及びパリティ信号を含む１５５バイト×４９６行のＥＣＣデータブロックを１６バイト×１６バイト（＝２５６バイト）の小ブロックに分割する。
【００８４】
図１６のＥＣＣデータブロックは、列方向の処理が多い為、小ブロックの配置は列方向に順次配置している。同様に、小ブロック内のバイト配置も列方向に順次配置している。
【００８５】
実際の動作を説明すると、光ディスクから読み出されたデータは図１７に示すメモリマップのバッファメモリに一旦書き込まれる。最初の行のデータ書込みを例にとると、小ブロック０−３２−６４−９６−１２８−１６０−１９２−２２４−２５６−２８８が順次指定され（ロウアドレス指定）、小ブロックの指定が変更する毎に、小ブロック内のバイトの指定（カラムアドレス指定）が、０００−０１６−０３２−０４８−０６４−０８０−０９６−１１２−１２８−１４４−１６０−１７６−１９２−２０８−２２４−２４０の順で指定されていく。
【００８６】
このように、小ブロックの位置を変更する毎に行方向に連続する１６バイトのデータを順次書き込む事が出来る。誤り訂正処理では、図１６（図１７も同じ）は一列のデータ配列には２系列の誤り訂正系列が含まれているので、１バイト置きのデータを読出して処理する。最初の列の訂正処理を例にすると、ロウアドレスは小ブロック０から順に３０まで変更していくが、小ブロックの指定を変更する毎に、小ブロック内のバイト指定、即ちカラムアドレスで、連続する指定列のデータを順次読み出す。
【００８７】
この場合、前述したように訂正系列は１バイト置きなので、小ブロック内の偶数行のデータを先ず読出し、小ブロック３０のデータまで読出したらシンドローム演算を行い、誤りバイトの位置検出と誤りパターンを検出して、誤り訂正処理を行う。次に、同様の処理で小ブロック内の奇数行のデータを読出し、誤り訂正処理を行う。この処理で、１列目の訂正処理が終了し、次に隣の列の誤り訂正処理を行っていく。
【００８８】
図１８は、図１７のメモリマップのバッファメモリに対応するメモリアドレス発生回路を示す。図１７のメモリマップはアドレス発生回路を簡単にするため、利用しない小ブロックを列方向に付加してある。このため、小ブロックは３２（＝２５）ブロックで１列を構成でき、第１実施形態（図１３）や第２実施形態（図１５）のような補正回路（全加算回路）を設けていない。
【００８９】
すなわち、第１、列方向カウンタ１８２、１８４が設けられ、行方向カウンタ１８２の下位４ビットの出力Ｑ０、Ｑ１、Ｑ２、Ｑ３、列方向カウンタ１８４の下位４ビットの出力Ｑ０、Ｑ１、Ｑ２、Ｑ３がカラムアドレス端子Ａ０、Ａ１、Ａ２、Ａ３、Ａ４、Ａ５、Ａ６、Ａ７に供給される。行方向カウンタ１８２の上位５ビットの出力Ｑ４、Ｑ５、Ｑ６、Ｑ７、Ｑ８、列方向カウンタ１８４の上位４ビットの出力Ｑ４、Ｑ５、Ｑ６、Ｑ７がカラムアドレス端子Ａ８、Ａ９、Ａａ、Ａｂ、Ａｃ、Ａｄ、Ａｅ、Ａｆ、Ａｇに供給される。
【００９０】
同一行のデータを指定していくデータ書込みやＰＩ系列の誤り訂正処理のための読出しにおいては、指定行を変更するためのフレームクロックをカウンタ１８２に、指定シンボルを変更するためのシンボルクロックをカウンタ１８４に与え、ロウアドレスが変化する度に、シンボルアドレスを４回変更して行方向の４バイトのデータ読出し／書込みを行う。
【００９１】
同一列のデータを指定していくデータ書込みにおいては、フレームクロックとシンボルクロックを与えるカウンタが逆になり、フレームクロックを列方向カウンタ１８４に、シンボルクロックを行方向カウンタ１８２に与え、カラムアドレスが変化する度に、ロウアドレスを４回変更して列方向の４バイトのデータ読出し／書込みを行う。
【００９２】
第３実施形態によれば、Ｍ行×Ｎ列で構成される（Ｍ×Ｎ）データシンボルの情報データブロックに対して、列方向にＰシンボルの誤り訂正符号が付加され、（（Ｍ＋Ｐ）×Ｎ）シンボルの誤り訂正情報ブロックが構成され、各行がＫフレームで構成され、各フレームはＬ分割され、分割場所にバーストエラー検出シンボルが挿入され、バーストエラー検出シンボルは、列方向に（Ｍ＋Ｐ）／ＪシンボルでＫ（Ｌ−１）×Ｊ組の誤り訂正符号系列を形成し、各フレームの先頭には同期信号が付加され、各フレームの同期信号及び（Ｎ／Ｋ）＋（Ｌ−１）個のシンボルデータが行方向シンボル順に変調された情報データブロックが書込まれるメモリにおいて、（（Ｎ＋Ｋ（Ｌ−１））×（Ｍ＋Ｐ））シンボルを（ｍ×ｎ）シンボルを単位とした小ブロックの配列で構成し、各小ブロック内の（ｍ×ｎ）シンボルがロウアドレスのみで指定できるようなアドレス制御が可能なメモリマップ（但し、Ｊ、Ｋ、Ｌ、Ｍ、Ｎ、Ｐ、ｍ、ｎは正整数）としている。２つのアドレス生成カウンタを用意し、アドレス生成カウンタの出力の半分ずつをカラムアドレス端子、ロウアドレス端子へ供給し、シンボル順を進めるシンボルクロックとフレーム列を進めるフレームクロックを与えるカウンタを変更することにより、行方向での読出し／書込みも列方向での読出し／書込みもページモード処理ができる。このため、メモリの高速化、低消費電力化を実現できる。
【００９３】
第４実施形態
図１９は、図１７のメモリマップから利用しない小ブロックを省略した第４実施形態のメモリマップを示す。なお、図１９でも、小ブロック２７９〜３０９までに利用しない部分が多少あるが、この部分も実際の回路ではエラーフラグ等の制御用に利用され、殆ど無駄のない利用が可能になる。
【００９４】
図２０は図１９のメモリマップに対応するメモリアドレス発生回路である。ロウアドレスを生成する場合、小ブロックが列を変更するたびに３１ブロックで移っていくことなり、その補正が必要になる。
【００９５】
補正は、減算処理が必要な為、全加算器を用いＢ入力側を反転させて、減算器を構成している。列方向へのバイト順次指定と行方向への順次指定は、上記までに説明した内容と同じである。
【００９６】
行方向カウンタ２０２の下位４ビットの出力Ｑ０、Ｑ１、Ｑ２、Ｑ３、列方向カウンタ２０４の下位４ビットの出力Ｑ０、Ｑ１、Ｑ２、Ｑ３がカラムアドレス端子Ａ０、Ａ１、Ａ２、Ａ３、Ａ４、Ａ５、Ａ６、Ａ７に供給される。行方向カウンタ２０２の上位５ビットの出力Ｑ４、Ｑ５、Ｑ６、Ｑ７、Ｑ８、列方向カウンタ２０４の上位４ビットの出力Ｑ４、Ｑ５、Ｑ６、Ｑ７が９ビットの全加算器２０６の各ビットのＡ入力端子に供給される。列方向カウンタ２０４の上位４ビットの出力Ｑ４、Ｑ５、Ｑ６、Ｑ７の反転信号、データ“１”が９ビットの全加算器２０６の各ビットのＢ入力端子に供給される。全加算器２０６の各ビットの出力がロウアドレス端子Ａ８、Ａ９、Ａａ、Ａｂ、Ａｃ、Ａｄ、Ａｅ、Ａｆ、Ａｇに供給される。
【００９７】
なお、本願発明は上記各実施形態に限定されるものではなく、実施段階ではその趣旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は可能な限り適宜組み合わせて実施してもよく、その場合組合わせた効果が得られる。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【図面の簡単な説明】
【００９８】
【図１】一般的な光ディスク（ＤＶＤ）ドライブの概略構成を示すブロック図。
【図２】ＤＶＤにおける誤り訂正ブロックの構成を示す図。
【図３】図２の誤り訂正ブロックを行インターリーブした結果を示す図。
【図４】図１のドライブの再生手順の概略を示す図。
【図５】誤り訂正符号としてＬＤＣ符号を用いた場合の誤り訂正ブロックの構成を示す図。
【図６】消失訂正が可能なＬＤＣ符号を用いた場合の誤り訂正ブロックの構成を示す図。
【図７】ｄＲＡＭからなるバッファメモリのブロック図。
【図８】図７のバッファメモリの動作を示すタイミングチャート。
【図９】ｄＲＡＭの内部構成を示すブロック図。
【図１０】リードソロモン積符号を用いた誤り訂正ブロックの従来のメモリマップを示す図。
【図１１】図１０のメモリマップに対応したメモリアドレス発生回路のブロック図。
【図１２】本発明の第１実施形態のリードソロモン積符号を用いた誤り訂正ブロックのメモリマップを示す図。
【図１３】図１２のメモリマップに対応したメモリアドレス発生回路のブロック図。
【図１４】本発明の第２実施形態のリードソロモン積符号を用いた誤り訂正ブロックのメモリマップを示す図。
【図１５】図１４のメモリマップに対応したメモリアドレス発生回路のブロック図。
【図１６】本発明によるＬＤＣ符号を用いた場合の誤り訂正ブロックの構成を示す図。
【図１７】本発明の第３実施形態のＬＤＣ符号を用いた誤り訂正ブロックのメモリマップを示す図。
【図１８】図１７のメモリマップに対応したメモリアドレス発生回路のブロック図。
【図１９】本発明の第４実施形態のＬＤＣ符号を用いた誤り訂正ブロックのメモリマップを示す図。
【図２０】図１９のメモリマップに対応したメモリアドレス発生回路のブロック図。
【符号の説明】
【００９９】
２０…バッファメモリ、１４２…行方向カウンタ、１４４…列方向カウンタ、１４６…全加算器。
【図１】
2006073191.tif 000003
【図２】
2006073191.tif 000004
【図３】
2006073191.tif 000005
【図４】
2006073191.tif 000006
【図５】
2006073191.tif 000007
【図６】
2006073191.tif 000008
【図７】
2006073191.tif 000009
【図８】
2006073191.tif 000010
【図９】
2006073191.tif 000011
【図１０】
2006073191.tif 000012
【図１１】
2006073191.tif 000013
【図１２】
2006073191.tif 000014
【図１３】
2006073191.tif 000015
【図１４】
2006073191.tif 000016
【図１５】
2006073191.tif 000017
【図１６】
2006073191.tif 000018
【図１７】
2006073191.tif 000019
【図１８】
2006073191.tif 000020
【図１９】
2006073191.tif 000021
【図２０】
2006073191.tif 000022