(57)【要約】【課題】１つのセンサの出力信号とセンサの接続状態を示す信号とを１本の信号線で伝送する。【解決手段】センサが未接続である第１の状態、センサが接続されていてセンサが非導通状態である第２の状態、センサが接続されていてセンサが導通状態である第３の状態の３つの状態をアナログ電圧の３レベルで出力する。あるいは、センサの未接続時にクロック信号を導通させ、センサの接続時にクロック信号の導通を遮断するゲート回路と、センサの接続時にセンサの出力と前記ゲート手段の出力の論理和をとる論理和回路とを備え、前記論理和回路から得られるデジタル信号を出力信号とする。【選択図】図１
2006153521.tif 000002
【特許請求の範囲】
【請求項１】
回路基板上に着脱可能に接続されるセンサのセンサ出力信号およびセンサ接続状態信号を得るセンサ検出装置であって、
センサが未接続である第１の状態、センサが接続されていてセンサが非導通状態である第２の状態、センサが接続されていてセンサが導通状態である第３の状態の３つの状態をアナログ電圧の３レベルで出力することを特徴とするセンサ検出装置。
【請求項２】
一端が電源電圧に接続された直列接続の第１および第２の抵抗の他端を前記センサの接続時に接地し未接続時に開放するとともに、前記センサの接続時にセンサが導通状態にあるとき当該センサにより前記第１及び第２の抵抗の中間点を接地する着脱可能な接続手段を備え、前記中間点のアナログ電圧を出力信号とすることを特徴とする請求項１記載のセンサ検出装置。
【請求項３】
前記センサは発光素子および受光素子からなるフォトインタラプタであり、前記センサの接続時に前記受光素子が通電され、前記受光素子が受光したとき前記センサが導通状態となり、遮光されたとき前記センサが非導通状態となることを特徴とする請求項１または２記載のセンサ検出装置。
【請求項４】
回路基板上に着脱可能に接続されるセンサのセンサ出力信号およびセンサ接続状態信号を得るセンサ検出装置であって、
クロック信号を発生するクロック発生回路と、
センサの未接続時に前記クロック信号を導通させ、センサの接続時に前記クロック信号の導通を遮断するゲート回路と、
センサの接続時にセンサの出力と前記ゲート手段の出力の論理和をとる論理和回路とを備え、
前記論理和回路から得られるデジタル信号を出力信号とすることを特徴とするセンサ検出装置。
【請求項５】
前記クロック信号としてデューティが５０％でないパルス信号を用いることを特徴とする請求項４記載のセンサ検出装置。
【請求項６】
センサを備えた画像形成装置において、請求項１〜５記載のセンサ検出装置を備えたことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサ検出装置に関し、特に電子機器に着脱可能に装着される各種センサのセンサ出力を得るとともにセンサ接続状態を検出するセンサ検出装置およびこれを用いた画像形成装置に関する。
【背景技術】
【０００２】
現在、様々な電子機器に於いて、その機器の種々の状態を認識する手段として、各種センサが用いられている。そのようなセンサとしては、フォトインタラプタのように電気信号の形式で出力が得られるものは、電子機器の制御部で容易に利用することができ、多用されている。
【０００３】
このようなセンサは、電線を利用して回路基板に接続されるようになっていることが多い。電線を利用した接続方法は、センサの設置箇所が回路基板から離れている場合でも接続できる為、広く利用されている。
【０００４】
センサと回路基板との接続は、組立および交換等の便宜のため、コネクタを用いて基板に接続する方法が一般的である。この場合、組み立て作業不具合や、機器輸送時の振動によって、コネクタが抜けてしまう可能性がある。そこで、このような事態になった場合、機器制御部はセンサ状態が不具合であることを認識し、ユーザに対しその旨を表示するなどの措置をとる必要がある。また、オプションで装着される部品や装置に伴って、選択的に装着されるセンサの場合には、センサの出力を検出するのみならず、機器制御部はセンサが装着されているかどうかを認識する必要がある。
【０００５】
図６に、従来のセンサ接続状態検出装置の構成例を示す。ＣＮ３１およびＣＮ３２は互いに着脱される一方が雄、他方が雌のコネクタである。この場合、コネクタＣＮ３１が基板上に固定され、コネクタＣＮ３２が電線でセンサ（この例ではフォトインタラプタＰ）に接続されている。コネクタＣＮ３２の１番ピンと２番ピンとの間はジャンパー線（導線）Ｊで短絡されている。コネクタＣＮ３２の３番ピン、４番ピン、５番ピンにフォトインタラプタＰが接続されている。他方、コネクタＣＮ３１の１番ピンは抵抗を介して電源電圧Ｖｃｃにプルアップされ、２番ピンは接地されている。この１番ピンの電位は、両コネクタが相互に接続されていれば接地、接続されていなければＶｃｃとなる。これがセンサ接続状態を表す接続状態信号ＤＥＴとなる。一方、センサ検出信号は、コネクタＣＮ３１の３番ピンの信号線にセンサ出力信号ＳＮＳが得られる。
【０００６】
コネクタが抜けている場合にはセンサ出力信号ＳＮＳとしてＨレベルの信号が得られるが、これはセンサ装着時の遮光時のセンサ出力と同じであり、センサ出力信号ＳＮＳのみを見たのでは、センサの装着の有無は判断できない。
【特許文献１】特開平１１−１７６５１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述のように、従来のセンサの接続状態を検知するためには、制御部（図示せず）に対し、センサ出力信号線の他に、センサの接続状態を示す状態検出信号の２本の信号線を配線する必要がある。この場合、制御部（例えば制御ＩＣまたはＣＰＵ）の入力端子が２ヶ所必要になる。すなわち、制御部に必要な入力端子の個数はセンサ個数の２倍必要となる。また、配線の本数もセンサの個数の２倍必要となる。電子機器によっては多数のセンサを用いるものがあり、そのような機器では、必要となる制御部の入力端子の個数や配線の本数が多大となり、看過できない問題となる場合がある。
【０００８】
本発明はこのような背景においてなされたものであり、その目的は１つのセンサの出力信号とセンサの接続状態を示す信号とを１本の信号線で伝送することができるセンサ検出装置および画像形成装置を提供することにある。
【課題を解決するための手段】
【０００９】
本発明によるセンサ検出装置は、回路基板上に着脱可能に接続されるセンサのセンサ出力信号およびセンサ接続状態信号を得るセンサ検出装置であって、センサが未接続である第１の状態、センサが接続されていてセンサが非導通状態である第２の状態、センサが接続されていてセンサが導通状態である第３の状態の３つの状態をアナログ電圧の３レベルで出力することを特徴とする。これにより、１本の信号線で３つの状態、すなわち、センサの接続の有無、および接続時のセンサの導通状態／非導通状態を識別する信号を伝送することができる。
【００１０】
具体的には、一端が電源電圧に接続された直列接続の第１および第２の抵抗の他端を前記センサの接続時に接地し未接続時に開放するとともに、前記センサの接続時にセンサが導通状態にあるとき当該センサにより前記第１及び第２の抵抗の中間点を接地する着脱可能な接続手段を備え、前記中間点のアナログ電圧を出力信号とする。この場合、センサが未接続である第１の状態では最も高い電圧レベル、センサが接続されていてセンサが非導通状態である第２の状態では、中間の電圧レベル、センサが接続されていてセンサが導通状態である第３の状態では最も低い電圧レベルとなる。
【００１１】
前記センサは、例えば、発光素子および受光素子からなるフォトインタラプタである場合、前記センサの接続時に前記受光素子が通電され、前記受光素子が受光したとき前記センサが導通状態となり、遮光されたとき前記センサが非導通状態となる。
【００１２】
本発明による他のセンサ検出装置は、回路基板上に着脱可能に接続されるセンサのセンサ出力信号およびセンサ接続状態信号を得るセンサ検出装置であって、クロック信号を発生するクロック発生回路と、センサの未接続時に前記クロック信号を導通させ、センサの接続時に前記クロック信号の導通を遮断するゲート回路と、センサの接続時にセンサの出力と前記ゲート手段の出力の論理和をとる論理和回路とを備え、前記論理和回路から得られるデジタル信号を出力信号とすることを特徴とする。
【００１３】
この構成では、１本の出力信号線で、センサが未接続である第１の状態、センサが接続されていてセンサが非導通状態である第２の状態、センサが接続されていてセンサが導通状態である第３の状態の３つの状態を、それぞれ、デジタル信号がクロック信号を出力している状態、デジタル信号が低レベル（または高レベル）の状態、デジタル信号が高レベル（または低レベル）の状態で識別することができる。
【００１４】
前記クロック信号としてデューティが５０％でないパルス信号を用いれば、偶然にクロック信号の周期と同じ周期でセンサ出力が変化した場合でも、センサの接続の有無を確認することができる。すなわち、デジタル信号出力のデューティが５０％であれば、センサ出力であると判断し、５０％でなければセンサ未接続と判断することができる。
【発明の効果】
【００１５】
本発明によれば、各種センサの出力信号と、センサ自体の接続状態を、１本の信号線で識別できる構成としたので、信号線の本数を削減でき、また、制御ＩＣの入力端子も各センサあたり１本で認識させることが出来る。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の好適な実施の形態について、他の図を参照しながら、詳細に説明する。以下では、センサとしてフォトインタラプタを用いた場合を説明するが、本発明が適用されるセンサはフォトインタラプタに限るものではない。
【００１７】
＜第１の実施の形態＞
図１に本発明の第１の実施の形態に係るセンサ検出装置の回路構成例を示す。図１において、フォトインタラプタＰは、発光素子Ｄ（例えば発光ダイオード）と受光素子Ｔ（例えばフォトトランジスタ）とで構成されており、検知したい状態に応じて移動する遮光物を両素子間に抜き差しすることでセンサ信号を出力するセンサである。例えば、複写機、プリンタ、ファクシミリ等の画像形成装置では、記録用紙のサイズや有無をチェックするために各所に用紙センサが用いられている。また、例えばドアの開閉検知や、回転体の回転速度検知（ロータリーエンコーダ）にも利用される。
【００１８】
ＣＮ１１およびＣＮ１２は互いに着脱される一方が雄、他方が雌のコネクタである。この場合、コネクタＣＮ１１が基板上に固定され、コネクタＣＮ１２は電線でセンサ（この例ではフォトインタラプタＰ）に接続されている。コネクタＣＮ１２の２番ピンと３番ピンとの間はジャンパー線（導線）Ｊで短絡されている。コネクタＣＮ１２の４番ピンと５番ピンの間に発光ダイオードＤ（のアノードとカソード）が接続され、１番ピンと５番ピンとの間にフォトトランジスタＴ（のコレクタとエミッタ）が接続されている。他方、コネクタＣＮ１１の４番ピンは抵抗Ｒ１３を介して電源電圧Ｖｃｃにプルアップされ、３番ピンと５番ピンは接地されている。コネクタＣＮ１１の２番ピンは直列接続された抵抗Ｒ１２と抵抗Ｒ１１を介して電源電圧Ｖｃｃに接続されている。コネクタＣＮ１１の１番ピンは抵抗Ｒ１２と抵抗Ｒ１１の接続点（中間点）に接続されており、この接続点からアナログ出力信号Ｖｓｎｓの信号線が出力されるようになっている。アナログ出力信号Ｖｓｎｓには、以下に説明するように、センサ接続状態の信号も出力されるようになっている。
【００１９】
このような構成において、各状態におけるセンサ信号線の電圧レベルは、下記のように場合分けすることが出来る。
【００２０】
（１）センサ（コネクタＣＮ１２）が未接続（センサ装着なし）の状態
このとき、コネクタＣＮ１１の１番ピンと２番ピンは共にオープン状態となるので、センサ出力信号線は、抵抗Ｒ１１によってＶｃｃにプルアップされた状態になる。すなわち、アナログ出力信号Ｖｓｎｓの電圧レベルは常にＶｃｃと等しくなる。
【００２１】
（２）センサ（コネクタＣＮ１２）が接続され、かつ受光素子が受光していない状態（遮光状態）（センサが装着ありかつ非導通状態の場合）
このとき、コネクタＣＮ１１の２番ピンはジャンパー線Ｊによって接地される。一方、受光素子Ｔは導通しないのでコネクタＣＮ１１の１番ピンはオープン状態となる。したがって、抵抗Ｒ１１とＲ１２の接続点の電位すなわちアナログ出力信号Ｖｓｎｓは、両抵抗によってＶｃｃを分圧した電圧レベルになり、次式で表される値になる。
【００２２】
Ｖｓｎｓ＝｛Ｒ１２／（Ｒ１１＋Ｒ１２）｝×Ｖｃｃ
【００２３】
（３）センサ（コネクタＣＮ１２）が接続され、かつ受光素子が受光している状態（センサ装着ありかつ導通状態の場合）
このとき、コネクタＣＮ１１の２番ピンはジャンパー線Ｊによって接地される。かつ、受光素子Ｔは導通するのでコネクタＣＮ１１の１番ピンは接地状態となる。したがって、アナログ出力信号Ｖｓｎｓの電圧レベルはＧＮＤと等しくなる。
【００２４】
図２に、状態の変化によるアナログ出力信号Ｖｓｎｓの電圧レベルの変化の様子を波形図として示す。センサの装着なし（コネクタ離脱）の場合には、アナログ出力信号Ｖｓｎｓの電圧レベルはＶｃｃとなる。センサの装着あり（コネクタ接続）の場合は、アナログ出力信号Ｖｓｎｓの電圧レベルは、センサの第１の状態（この例では受光状態）のとき、ＧＮＤとなり、センサの第２の状態（この例では遮光状態）のとき、両抵抗によってＶｃｃを分圧した電圧レベルとなる。
【００２５】
このように、第１の実施の形態のセンサ検出装置は、センサの状態によって３つの電圧レベルに識別されたセンサ出力信号を生成する。このセンサ出力信号を例えば制御ＩＣ（またはＣＰＵ）のアナログポートに入力し、２つの閾値でアナログ電圧レベルを識別することにより、１本の信号線でセンサの出力信号（動作状態）と、センサ接続状態とを併せて認識することが出来る。
【００２６】
＜第２の実施の形態＞
図３に本発明の第２の実施の形態に係るセンサ検出装置の概略回路構成例を示す。本実施の形態においても、第１の実施の形態と同様、センサとしてフォトインタラプタＰを用いて説明する。第１の実施の形態ではセンサ接続状態情報を含むセンサ出力信号はアナログ信号として取り扱う必要があったが、第２の実施の形態では２値のデジタル信号として取り扱うことができる。すなわち、制御ＩＣ等にアナログポートは必要なく、デジタルポートで足りる。
【００２７】
図３において、ＣＮ２１およびＣＮ２２は互いに着脱される一方が雄、他方が雌のコネクタである。この場合、コネクタＣＮ２１が基板上に固定され、コネクタＣＮ２２は電線でセンサ（この例ではフォトインタラプタＰ）に接続されている。コネクタＣＮ２２の１番ピンと２番ピンとの間はジャンパー線（導線）Ｊで短絡されている。コネクタＣＮ２２の４番ピンと５番ピンの間に発光ダイオードＤ（のアノードとカソード）が接続され、３番ピンと５番ピンとの間にフォトトランジスタＴ（のコレクタとエミッタ）が接続されている。他方、コネクタＣＮ２１の１番ピンは電源電圧Ｖｃｃに接続され、４番ピンは抵抗Ｒ２１を介して電源電圧Ｖｃｃに接続されている。コネクタＣＮ２１の５番ピンはＧＮＤに接続（接地）されている。コネクタＣＮ２１の２番ピンは、抵抗Ｒ２２を介してコネクタＣＮ２１の３番ピンに接続されている。
【００２８】
コネクタＣＮ２１の２番ピンはセンサの接続状態信号ＤＥＴを出力する。他方、コネクタＣＮ２１の３番ピンはセンサ出力信号ＳＮＳを出力する。接続状態信号ＤＥＴはゲート回路ＧＴの一方の入力端に入力される。ゲート回路ＧＴの他方の入力端にはクロック発生回路ＧＮからのクロック信号ＣＬＫが入力される。ゲート回路ＧＴは接続状態信号ＤＥＴがオープンのとき、クロック信号ＣＬＫを出力端に導通させ、接続状態信号ＤＥＴがＨレベル（センサ接続）のとき、クロック信号ＣＬＫの導通を阻止する（Ｌレベルを出力する）。ゲート回路ＧＴの出力信号は、論理和回路ＯＲにてセンサ出力信号ＳＮＳと論理和がとられ、デジタル出力信号ＳＮＳ＿ＤＥＴとして出力される。
【００２９】
図４は、図３の回路に対応するより具体的な回路例を示している。図３と重複する部分の説明は省略する。コネクタＣＮ２１の２番ピンは、抵抗Ｒ２３を介して接地されるとともに、抵抗Ｒ２４を介してエミッタ接地トランジスタＴｒ２１のベースに接続されている。トランジスタＴｒ２１は図３におけるゲート回路ＧＴを構成している。コネクタＣＮ２１の３番ピンはダイオードＤ２２のアノードに接続されている。トランジスタＴｒ２１のコレクタは抵抗Ｒ２５を介して電源電圧Ｖｃｃに接続されている。トランジスタＴｒ２１のコレクタはまたダイオードＤ２１のアノードに接続されている。ダイオードＤ２１とＤ２２のカソードは共に抵抗Ｒ２６を介して接地される。両ダイオードＤ２１、Ｄ２２は図３における論理和回路ＯＲを構成し、両ダイオードのカソードの電圧が本実施の形態のデジタル出力信号ＳＮＳ＿ＤＥＴとなる。トランジスタＴｒ２１のコレクタにはエミッタ接地トランジスタＴｒ２２のコレクタが接続され、トランジスタＴｒ２２のベースはクロック源ＯＳＣからのクロック信号ｃｌｋにより駆動される。クロック源ＯＳＣおよびトランジスタＴｒ２２は図３におけるクロック発生回路を構成している。このクロック源ＯＳＣは、回路基板上で他の回路部分に使用しているものを分岐して利用してもよいし、専用の部品を用いてもよい。クロック信号の駆動周波数およびデューティ（ｄｕｔｙ）は任意に設定して構わない。
【００３０】
この構成において、各状態におけるデジタル出力信号ＳＮＳ＿ＤＥＴは、下記のように場合分けすることが出来る。
【００３１】
（１）センサ（コネクタＣＮ２２）が未接続（センサ装着なし）の状態
この場合、デジタル出力信号ＳＮＳ＿ＤＥＴとしてクロック信号が出力される。すなわちセンサが未接続のときには接続状態信号ＤＥＴがオープンとなりゲートＧＴのトランジスタＴｒ２１がオフ状態にあり、クロック発生回路ＧＮからのクロック信号ＣＬＫがゲートＧＴおよび論理和回路ＯＲをそのまま通過する。
【００３２】
（２）センサ（コネクタＣＮ２２）が接続され、かつ受光素子が受光していない状態（装着ありかつ遮光状態）
この場合、接続状態信号ＤＥＴがＨレベルとなりゲートＧＴのトランジスタＴｒ２１がオン状態となり、クロック発生回路ＧＮからのクロック信号はゲートＧＴで遮断される。一方、センサ出力信号ＳＮＳにはフォトインタラプタＰの検出出力が発生し、これが論理和回路ＯＲの出力端に現れる。すなわち、遮光時にはフォトトランジスタＴがオフして、センサ出力信号ＳＮＳは高（Ｖｃｃ）レベルとなる。このセンサ出力信号ＳＮＳは論理和回路ＯＲを通過して、デジタル出力信号ＳＮＳ＿ＤＥＴは高レベルとなる。
【００３３】
（３）センサ（コネクタＣＮ２２）が接続され、かつ受光素子が受光している状態（装着ありかつ受光状態）
この場合もクロック発生回路ＧＮからのクロック信号はゲートＧＴで遮断される。センサ出力信号ＳＮＳは、受光時にはフォトトランジスタＴがオンして低（ＧＮＤ）レベルとなる。このセンサ出力信号ＳＮＳは論理和回路ＯＲを通過して、デジタル出力信号ＳＮＳ＿ＤＥＴは低レベルとなる。
【００３４】
図５に、図３（図４）の回路によるデジタル出力信号ＳＮＳ＿ＤＥＴの出力波形の例を示す。図５（ａ）はクロック信号ＣＬＫのデューティが５０％の場合を示し、図５（ｂ）はクロック信号ＣＬＫのデューティが非５０％の場合を示している。第２の実施の形態では、例えばロータリーエンコーダのような場合、センサ装着ありの場合の受光と遮光が周期的に発生し、かつ、その周期がクロック信号の周期と一致するとセンサ装着なしの場合と区別がつかなくなる。そのような用途に対しては、図５（ｂ）に示すように、クロックのデューティを非５０％とする。通常、ロータリーエンコーダの出力波形はデューティ５０％であるので、センサの出力信号の周波数がクロック信号の周波数と偶然一致しても、制御ＩＣ（ＣＰＵ）側ではデューティの違いにより両者の区別が可能である。
【００３５】
図７に、上記いずれかのセンサ検出装置を用いた画像形成装置の概略構成例を示すブロック図を示す。画像形成装置は、制御部１０により制御される画像データ入力部１１、各種センサ１３、センサ検出装置１５、用紙搬送部１７、記録部１９を有する。画像データ入力部１１は、画像形成装置がプリンタやファクシミリの場合は各種のデータ通信部であり、複写機やファクシミリの場合にはスキャナ部である。用紙搬送部１７は、カット紙やロール紙などの記録媒体を搬送する部位である。記録部１９は、電子写真方式やインクジェット方式等、任意の記録方式による画像を記録する部位である。センサ検出装置１５は各種センサ１３のすべてに適用されるものではなく、いずれか必要なもののみに適用してよい。
【００３６】
以上、本発明の好適な実施の形態について説明したが、上記で言及した以外にも種々の変形、変更を行うことが可能である。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１の実施の形態に係るセンサ検出装置の回路構成例を示す回路図である。
【図２】図１に示した回路について、状態の変化によるアナログ出力信号Ｖｓｎｓの電圧レベルの変化の様子を示す波形図である。
【図３】本発明の第２の実施の形態に係るセンサ検出装置の概略回路構成例を示す回路図である。
【図４】図３の回路に対応するより具体的な回路例を示す回路図である。
【図５】図３（図４）の回路によるデジタル出力信号ＳＮＳ＿ＤＥＴの出力波形の例を示す波形図である。
【図６】従来のセンサ接続状態検出装置の構成例を示す回路図である。
【図７】本発明のセンサ検出装置を用いた画像形成装置の概略構成例を示すブロック図である。
【符号の説明】
【００３８】
ｃｌｋ…クロック信号
ＣＬＫ…クロック信号
ＣＮ１１…コネクタ
ＣＮ１２…コネクタ
ＣＮ２１…コネクタ
ＣＮ２２…コネクタ
ＣＮ３１…コネクタ
ＣＮ３２…コネクタ
Ｄ…発光ダイオード（発光素子）
Ｄ２１…ダイオード
Ｄ２２…ダイオード
ＤＥＴ…接続状態信号
ＧＮ…クロック発生回路
ＧＴ…ゲート回路
Ｊ…ジャンパー線
ＯＲ…論理和回路
ＯＳＣ…クロック源
Ｐ…フォトインタラプタ
Ｒ１１〜Ｒ１３…抵抗
Ｒ２１〜Ｒ２６…抵抗
ＳＮＳ…センサ出力信号
ＳＮＳ＿ＤＥＴ…デジタル出力信号
Ｔ…フォトトランジスタ（受光素子）
Ｔｒ２１…エミッタ接地トランジスタ
Ｔｒ２２…エミッタ接地トランジスタ
Ｖｃｃ…電源電圧
Ｖｓｎｓ…アナログ出力信号
【図１】
2006153521.tif 000003
【図２】
2006153521.tif 000004
【図３】
2006153521.tif 000005
【図４】
2006153521.tif 000006
【図５】
2006153521.tif 000007
【図６】
2006153521.tif 000008
【図７】
2006153521.tif 000009