(57)【要約】  【課題】従来のアクティブバラン回路では周波数が高くなるほど出力位相誤差が増加し、広帯域の回路の実現が困難であった。本発明においては、この位相誤差特性の劣化を防ぎ、広帯域で位相差１８０度を確保可能なアクティブバラン回路の実現を目標とした。  【解決手段】互いに１８０度の位相差出力を有するアクティブバラン回路の出力の一方に、容量素子を接続することにより位相誤差の補償を行う構成とした。これにより広帯域アクティブバラン回路を実現した。【選択図】図１
2006060731.tif 000002
【特許請求の範囲】
【請求項１】
入力端子を第１の容量素子の一端に接続し、
第１の容量素子の他端をトランジスタのゲート端子あるいはべース端子およびバイアス素子の一端にそれぞれ接続し、
前記トランジスタのソース端子あるいはエミッタ端子に第１の負荷素子の一端および第２の容量素子の一端および第３の容量素子の一端をそれぞれ接続し、
前記第２の容量素子の他端を接地し、
前記トランジスタのドレイン端子あるいはコレクタ端子に第２の負荷素子の一端および第４の容量素子の一端を接続し、
前記バイアス素子の他端に第１のバイアス端子を接続し、
前記第１の負荷素子の他端を接地し、
前記第２の負荷素子の他端を第２のバイアス端子に接続し、
前記第３の容量素子の他端を第１の出力端子に接続し、
前記第４の容量素子の他端を第２の出力端子に接続し、
前記入力端子に入力した高周波信号を、前記第１の出力端子および前記第２の出力端子から広帯域において１８０度の位相差の高周波信号として出力することを特徴とするアクティブバラン回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ミキサや増幅器に用いられるアクティブバラン回路の構成に関する。
【背景技術】
【０００２】
従来、入力信号を同相と逆相の出力信号とし、バランス型ミキサに出力信号を入力する回路としては、例えば、図６に示すような下記「非特許文献１」に記載のRing(Rat-Race)ハイブリッド回路がある。図中、５１，５２，５３は入出力端子、５４，５５，５６は電気長λ／４の伝送線路、５７は電気長３λ／４の伝送線路であり、入出力端子５１を伝送線路５４の一端および伝送線路５５の一端に接続し、伝送線路５５の他端を伝送線路５６の一端および入出力端子５３に接続し、伝送線路５６の他端を伝送線路５７の一端に接続するとともに接地し、伝送線路５７の他端を入出力端子５２および伝送線路５４の他端に接続し、入出力端子５１に入力した高周波信号を、入出力端子５２および入出力端子５３から１８０度の位相差の高周波信号として出力する構成である。しかしながら、この構成では、λ／４の伝送線路を３本および３λ／４の伝送線路を１本使用するため、１０ＧＨｚより低い周波数帯では回路規模が大きくなり、ＭＭＩＣ化には適さないという問題点を有していた。
【０００３】
ＭＭＩＣ化に適した回路として、例えば図７に示す下記「非特許文献２」に記載のアクティブバラン回路がある。図中６１は入力端子、６２，６３は出力端子、６４，６５はバイアス端子、６６は電界効果トランジスタ、６８，６９，７０は容量素子、７１はバイアス素子、７２，７３は負荷素子であり、入力端子６１を容量素子６８の一端に接続し、容量素子６８の他端を電界効果トランジスタ６６のゲート端子およびバイアス素子７１の一端に接続し、電界効果トランジスタ６６のソース端子を容量素子６９および負荷素子７２の一端に接続し、電界効果トランジスタ６６のドレイン端子を容量素子７０および負荷素子７３の一端に接続し、バイアス素子７１の他端をバイアス端子６４に接続し、負荷素子７３の他端をバイアス端子６５に接続し、容量素子６９の他端を出力端子６２に接続し、容量素子７０の他端を出力端子６３に接続した構成である。このアクティブバラン回路は、アクティブバラン回路を構成する電界効果トランジスタ６６のソース端子とドレイン端子間の出力位相差がおおよそ１８０度となることを利用している。
【０００４】
ここで、高周波信号を入力した場合の動作を図８に示す等価回路図を用いて説明する。図８は従来のアクティブバラン回路を構成する電界効果トランジスタを簡略化し、入出力の容量素子を省略した等価回路図である。同図において８１は入力端子、８２，８３は出力端子、８５はゲート・ソース間容量、８６はゲート・ソース間容量に印加される電圧を相互コンダクタンス倍した値を持つ電流源、８７、８８は負荷素子である。ここで入出力のインピーダンスをＺ０とすると、図８の等価回路のアドミッタンス行列［Ｙ］は、ゲート・ソース間容量Ｃｇｓ、相互コンダクタンスｇｍ、負荷素子のアドミッタンスＹ１を用い、次のように表すことが出来る。
【０００５】
【数１】
2006060731.tif 000003
よって、通過特性を表すＳパラメータＳ２１，Ｓ３１とその通過位相特性∠Ｓ２１＿ｃｏｎｖ、∠Ｓ３１＿ｃｏｎｖ、は次のように表すことが出来る。
【０００６】
【数２】
2006060731.tif 000004
【０００７】
【数３】
2006060731.tif 000005
【０００８】
【数４】
2006060731.tif 000006
【０００９】
【数５】
2006060731.tif 000007
その結果、図８に示す回路の出力位相差∠Ｓ３１−∠Ｓ２１は次のように表すことが出来る。
【００１０】
【数６】
2006060731.tif 000008
【００１１】
【数７】
2006060731.tif 000009
【００１２】
【数８】
2006060731.tif 000010
このとき（数６）式のｔａｎ−１内の分子のωの次数は分母の次数より高く、かつ（数７）式と（数８）式は常に成立するため、（数６）式は単調減少の関数である。従って、周波数が高くなるに従い１８０度からのずれが大きくなる。
【００１３】
図９に図８に示す簡略化した電界効果トランジスタのパラメータとして、ゲート幅１５０μｍ、ゲート長０．３μｍの一般的なＧａＡｓＦＥＴに相当するｇｍ（２９．５ｍＳ）とＣｇｓ（０．２４ｐＦ）を用いた場合の通過位相特性および出力位相差のシミュレーション結果を示す。入出力のインビーダンスＺ０は５０Ωで計算を行った。同図より、シミュレーションを行った０．１〜１０ＧＨｚにおいて、従来回路の出力位相差は１８０±３０度と１８０度から大きくずれることがわかる。従って、従来のアクティブバラン回路の出力位相差∠Ｓ３１＿ｃｏｎｖ−∠Ｓ２１＿ｃｏｎｖは、周波数が高くなると１８０度から大きくずれ、アクティブバラン回路の位相誤差が劣化することがわかる。
【００１４】
図１０は図７に示すアクティブバラン回路の具体例である。図中９１は入力端子、９２，９３は出力端子、９４，９５はバイアス端子、９６は電界効果トランジスタ、９８，９９，１００は容量素子、１０１，１０２，１０３，１０４は抵抗素子であり、入力端子９１を容量素子９８の一端に接続し、容量素子９８の他端を電界効果トランジスタ９６のゲート端子および抵抗素子１０１の一端および抵抗素子１０２の一端にそれぞれ接続し、電界効果トランジスタ９６のソース端子を容量素子９９および抵抗素子１０３の一端に接続し、電界効果トランジスタ９６のドレイン端子を容量素子１００および抵抗素子１０４の一端に接続し、抵抗素子１０２の他端を接地し、抵抗素子１０３の他端をバイアス端子９４に接続し、抵抗素子１０４の他端をバイアス端子９５に接続し、容量素子９９の他端を出力端子９２に接続し、容量素子１００の他端を出力端子９３に接続した構成である。
【００１５】
図１１は図１０に示す従来のアクティブバラン回路の具体例の振幅誤差および位相差のシミュレーション結果を示したものである。図１０中の電界効果トランジスタ９６のゲート長は０．３μｍ、ゲート幅は１００μｍ、容量素子９８，９９，１００の容量値は２０ｐＦ、抵抗素子１０１，１０２の抵抗値は５００Ω、抵抗値１０３，１０４の抵抗値は２００Ω、入出力のインピーダンスは５０Ωである。図中、黒丸のプロットは振幅誤差、白丸のプロットは位相差を示している。シミュレーション結果より、従来のアクティブバラン回路の位相差は周波数が高くなると、１８０度から大きくずれ、位相差が１８０±５度となる周波数範囲は９００ＭＨｚ以下と非常に狭い帯域であることがわかる。
【００１６】
【非特許文献１】Stephen  A  Maas,“Microwave  Mixers”p-244  Artech  House  1993
【非特許文献２】I.  D.  Robertson  and  s.  Lucyszyn,“The  Institution  of  Electrical  Engineers  ;  ＲＦＩＣ  and  MMIC design andtechnology”p-314  2001
【発明の開示】
【発明が解決しようとする課題】
【００１７】
前記のように、図７に示すアクティブバラン回路では、通過位相差に大きな周波数特性を有するため、周波数が高くなると、１８０度位相差から大きくずれ、位相誤差が劣化するという問題点を有していた。このため、本発明においてはこの位相誤差特性の劣化を防ぎ、特性改善を行うことを目的とした。
【課題を解決するための手段】
【００１８】
上記問題点を解決するために、本発明のアクティブバラン回路は、特許請求の範囲に示したように、入力端子を第１の容量素子の一端に接続し、第１の容量素子の他端をトランジスタのゲート端子あるいはべース端子およびバイアス素子の一端にそれぞれ接続し、前記トランジスタのソース端子あるいはエミッタ端子に第１の負荷素子の一端および第２の容量素子の一端および第３の容量素子の一端をそれぞれ接続し、前記第２の容量素子の他端を接地し、前記トランジスタのドレイン端子あるいはコレクタ端子に第２の負荷素子の一端および第４の容量素子の一端を接続し、前記バイアス素子の他端に第１のバイアス端子を接続し、前記第１の負荷素子の他端を接地し、前記第２の負荷素子の他端を第２のバイアス端子に接続し、前記第３の容量素子の他端を第１の出力端子に接続し、前記第４の容量素子の他端を第２の出力端子に接続し、前記入力端子に入力した高周波信号を、前記第１の出力端子および前記第２の出力端子から広帯域において１８０度の位相差の高周波信号として出力するアクティブバラン回路について規定している。
【発明の効果】
【００１９】
以上述べた手段により、従来のアクティブバラン回路に位相特性を補償する容量素子を付加することで、位相誤差の改善を図ることが出来る。その結果、等しい位相誤差を有する帯域幅を従来のアクティブバラン回路と比較し広帯域化することが出来る。そのため、このアクティブバラン回路を使用することにより、広帯域で高いバランス性を有したバランス型ミキサや高いイメージ抑圧比を有したイメージ抑圧型ミキサを実現でき、無線通信装置や測定装置など、高精度かつ広帯域なミキサが必要な分野に広く適用できるという利点がある。
【００２０】
本発明におけるアクティブバラン回路においては、従来のアクティブバラン回路に位相補償用の容量素子を付加することで、簡単な構成で位相誤差の改善を図ることが出来た。このアクティブバラン回路を使用することにより以下の効果が得られた。すなわち、等しい位相誤差を有する帯域幅を従来のアクティブバラン回路と比較し広帯域化することが出来、これにより広帯域で高いバランス性を持たせたバランス型ミキサや、高いイメージ抑圧比を有したイメージ抑圧型ミキサを実現が可能となり、無線通信装置や測定装置など、高精度かつ広帯域なミキサが必要な分野に広く適用できるという利点がある。
【発明を実施するための最良の形態】
【００２１】
（第１の実施の形態）
図１は本発明の第１の実施形態のアクティブバラン回路の構成を示す回路図である。
【００２２】
図中、１は入力端子、２，３は出力端子、４，５はバイアス端子、６は電界効果トランジスタ、７，８，９，１０は容量素子、１１はバイアス素子、１２，１３は負荷素子であり、入力端子１を容量素子８の一端に接続し、容量素子８の他端は電界効果トランジスタ６のゲート端子およびバイアス素子１１の一端に接続し、電界効果トランジスタ６のソース端子を容量素子９および容量素子７および負荷素子１２の一端にそれぞれ接続し、容量素子７および負荷素子１２の他端をそれぞれ接地し、電界効果トランジスタ６のドレイン端子に容量素子１０および負荷素子１３の一端を接続し、バイアス素子１１の他端をバイアス端子４に接続し、負荷素子１３の他端をバイアス端子５に接続し、容量素子９の他端を出力端子２に接続し、容量素子１０の他端を出力端子３に接続し、入力端子１に入力した高周波信号を、出力端子２と出力端子３とから、出力し、この出力信号の位相差が広帯域において１８０度となることを特徴としている。
【００２３】
ここで、高周波信号を入力した場合の動作を図２を用いて説明する。図２は本発明による第１の実施の形態のアクティブバランを簡略化し、入出力の容量素子を省略した等価回路図である。同図において２１は入力端子、２２，２３は出力端子、２４は位相補償容量素子、２５はゲート・ソース間容量、２６はゲート・ソース間容量に印加される電圧を相互コンダクタンス倍した値を持つ電流源、２７，２８は負荷素子である。ここでそれぞれの入出力インピーダンスをＺ０とすると、図２の等価回路のアドミッタンス行列［Ｙ］は、ゲート・ソース間容量Ｃｇｓ、相互コンダクタンスｇｍ、位相補償容量Ｃｃ、負荷素子のアドミッタンスＹ１を用い、次のように表すことが出来る。
【００２４】
【数９】
2006060731.tif 000011
よって、通過特性を表すＳパラメータＳ２１，Ｓ３１とその通過位相特性∠Ｓ２１＿ｐｒｏｐ、∠Ｓ３１＿ｐｒｏｐは次のように表すことが出来る。
【００２５】
【数１０】
2006060731.tif 000012
【００２６】
【数１１】
2006060731.tif 000013
【００２７】
【数１２】
2006060731.tif 000014
【００２８】
【数１３】
2006060731.tif 000015
ここで１０ＧＨｚ以下において一般的なトランジスタではｇｍＺ０＞１、ωＣｇｓＺ０≪１が成り立つ。
【００２９】
【数１４】
2006060731.tif 000016
が成立するとき、ｇｍＺ０＞１、ωＣｇｓＺ０≪１、（数４）−（数５）式、（数１２）−（数１３）式より
【００３０】
【数１５】
2006060731.tif 000017
【００３１】
【数１６】
2006060731.tif 000018
が成り立ち、
【００３２】
【数１７】
2006060731.tif 000019
が成り立つ。従って、Ｃｃの値を（数１４）式を満足し、かつ
【００３３】
【数１８】
2006060731.tif 000020
となるよう選択することにより、位相特性を改善することが出来、その結果広帯域化を図ることが出来る。
【００３４】
図３に図２に示す簡略化した電界効果トランジスタのパラメータとして、ゲート幅１５０μｍ、ゲート長０．３μｍの一般的なＧａＡｓＦＥＴに相当するｇｍ（２９．５ｍＳ）とＣｇｓ（０．２４ｐＦ）を用いた場合の通過位相特性および出力位相差のシミュレーション結果を示す。入出力のインピーダンスＺ０は５０Ωで計算を行った。同図より、シミュレーションを行った０．１〜１０ＧＨｚにおいて、従来回路の出力位相差が１８０±３０度であるのに対し、提案回路の出力位相差は１８０±１度であり、出力位相特性が改善されていることが分かる。
【００３５】
図４は本発明の第１の実施形態に基づくアクティブバラン回路の具体例を示す回路図である。同図において、３１は入力端子、３２，３３は出力端子、３４，３５はバイアス端子、３６は電界効果トランジスタ、３７，３８，３９，４０は容量素子、４１，４２，４３、４４は抵抗素子であり、入力端子３１を容量素子３８の一端に接続し、容量素子３８の他端に電界効果トランジスタ３６のゲート端子および抵抗素子４１の一端および抵抗素子４２の一端をそれぞれ接続し、抵抗素子４３および容量素子３７の他端をそれぞれ接地し、電界効果トランジスタ３６のソース端子を容量素子３７および容量素子３９および抵抗素子４３の一端にそれぞれ接続し、抵抗素子４３および容量素子３７の他端をそれぞれ接地し、電界効果トランジスタ３６のドレイン端子に容量素子４０および抵抗素子４４の一端を接続し、抵抗素子４１の他端を接地し、抵抗素子４２の他端をバイアス端子３４に接続し、抵抗素子４４の他端をバイアス端子３５に接続し、容量素子３９の他端を出力端子３２に接続し、容量素子４０の他端を出力端子３３に接続し、入力端子３１に入力した高周波信号を、出力端子３２と出力端子３３から出力し、その出力信号の位相差が広帯域において１８０度となることを特徴としている。
【００３６】
図５は図４に示す本発明の第１の実施の形態に基づくアクティブバラン回路の具体例の振幅誤差および位相差のシミュレーション結果を示したものである。図４中の電界効果トランジスタ３６のゲート長は０．３μｍ、ゲート幅は１００μｍ、容量素子３７の容量値は０．３ｐＦ，３８，３９，４０の容量値は２０ｐＦ、抵抗素子４１，４２の抵抗値は５００Ω、抵抗値４３，４４の抵抗値は２００Ω、入出力のインビーダンスは５０Ωである。図中の実線●（黒丸プロットの実線）は本発明の具体例の振幅誤差、実線Ｏ（白丸プロット実線）は本発明の具体例の位相差、破線▲（黒三角の破線）は図１１に示す従来例の振幅誤差、破線△（白三角の破線）は図１１に示す従来例の位相差である。図５より、本発明により、アクティブバラン回路の位相差が改善され、位相誤差が低く抑えられていることがわかる。このとき、本発明によるアクティブバラン回路の位相差が１８０±５度となる周波数範囲は４．４ＧＨｚ以下であり、従来の構成（９００ＭＨｚ以下）の約４．５倍の帯域を実現していることがわかる。  
なお、本実施の形態ではトランジスタとして電界効果トランジスタを使用した回路を例にとって説明したが、電界効果トランジスタをバイポーラトランジスタに変え、ゲートをベースに、ソースをエミッタに、ドレインをコレクタに置き換えても同じ効果が得られることは言うまでもない。
（その他の実施の形態）
以上、容量素子を使用した場合について実施の形態を説明したが、これは本発明の実施の形態を例示的に示すものであって限定的に示すものではない。すなわち、容量素子のみならず同様の特性を有する回路素子あるいは回路網の適用等、本発明は他の種々の変形態様および変更態様で実施することが可能である。
【図面の簡単な説明】
【００３７】
【図１】第１の実施の形態のアクティブバラン回路の構成を示す回路図。
【図２】第１の実施の形態のアクティブバラン回路を構成する電界効果トランジスタを簡略化し、入出力の容量素子を省略した等価回路図。
【図３】図２に示す本発明の第１の実施の形態のアクティブバラン回路と図８に示す従来のアクティブバラン回路を構成する電界効果トランジスタを簡略化し、入出力の容量素子を省略した等価回路の通過位相特性および出力位相差のシミュレーション結果を示す特性図。
【図４】第１の実施の形態に基づくアクティブバラン回路の具体例を示す回路図。
【図５】第１の実施の形態に基づくアクティブバラン回路の具体例および従来のアクティブバラン回路の具体例の振幅誤差および位相差のシミュレーション結果を示す特性図。
【図６】従来のバラン回路（Ｒｉｎｇハイブリッド）を示す回路図。
【図７】従来のアクティブバラン回路を示す回路図。
【図８】従来のアクティブバラン回路を構成する電界効果トランジスタを簡略化し、入出力の容量素子を省略した等価回路図。
【図９】図８に示す従来のアクティブバラン回路を構成する電界効果トランジスタを簡略化し、入出力の容量素子を省略した等価回路の通過位相特性および出力位相差のシミュレーション結果を示す特性図。
【図１０】従来のアクティブバラン回路の具体例を示す回路図。
【図１１】従来のアクティブバラン回路の具体例の振幅誤差および位相差のシミュレーション結果を示す特性図。
【符号の説明】
【００３８】
１、２１、３１、５１、５２、５３、６１、８１、９１：入力端子
２、３、２２、２３、３２、３３、６２、６３、８２、８３、９２、９３
：出力端子
６、３６、６６、９６：電界効果トランジスタ
７、８、９、１０、３７、３８、３９、４０、６８、６９、７０、９８、
９９、１００：容量素子              ５１、５２、５３：入出力端子
５４、５５、５６、５７：伝送線路    １１、７１：バイアス素子
１２、１３、２７、２８、７２、７３、８７、８８：負荷素子
２４：位相補償容量素子              ２６、８６：電流源
４１、４２、４３、４４、７２、７３、８７、８８：負荷素子
５４、５５、５６、５７：伝送線路
４１、４２，４３，４４、１０１、１０２、１０３、１０４：抵抗素子
【図１】
2006060731.tif 000021
【図２】
2006060731.tif 000022
【図３】
2006060731.tif 000023
【図４】
2006060731.tif 000024
【図５】
2006060731.tif 000025
【図６】
2006060731.tif 000026
【図７】
2006060731.tif 000027
【図８】
2006060731.tif 000028
【図９】
2006060731.tif 000029
【図１０】
2006060731.tif 000030
【図１１】
2006060731.tif 000031