(57)【要約】【課題】  高速動作が可能で信頼性に優れた半導体装置を提供する。また、Ｈｉｇｈ−ｋ膜を用いてヒステリシスの増加を抑制するとともに、移動度の小さい半導体装置の製造方法を提供する。【解決手段】  シリコン基板の上に形成されたシリコン酸窒化膜と、このシリコン酸窒化膜の上に形成された高誘電率絶縁膜とを有する半導体装置において、シリコン酸窒化膜中の窒素濃度が膜厚方向に分布を持ち、このシリコン酸窒化膜中の窒素濃度の平均値に対してシリコン基板との界面付近で低く、高誘電率絶縁膜との界面付近で高くなることを特徴とする。これにより、熱処理によるヒステリシスの増加および移動度の低下の小さい半導体装置とすることができる。【選択図】      図８
2006066503.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板の上に形成されたシリコン酸窒化膜と、
前記シリコン酸窒化膜の上に形成された高誘電率絶縁膜とを有する半導体装置において、
前記シリコン酸窒化膜中の窒素濃度が膜厚方向に分布を持ち、該シリコン酸窒化膜中の窒素濃度の平均値に対して前記シリコン基板との界面付近で低く、前記高誘電率絶縁膜との界面付近で高くなることを特徴とする半導体装置。
【請求項２】
前記シリコン基板との界面から膜厚方向に０．２ｎｍまでの領域における前記窒素濃度が５ａｔｍ％以下の値である請求項１に記載の半導体装置。
【請求項３】
前記高誘電率絶縁膜との界面から膜厚方向に０．２ｎｍまでの領域における前記窒素濃度が１０ａｔｍ％以上の値である請求項１または２に記載の半導体装置。
【請求項４】
前記シリコン酸窒化膜は１ｎｍ以下の膜厚である請求項１〜３に記載の半導体装置。
【請求項５】
シリコン基板の上にシリコン酸窒化膜を形成する工程と、
前記シリコン酸窒化膜の上に高誘電率絶縁膜を形成する工程と、
酸素を含む雰囲気中で前記高誘電率絶縁膜に対して熱処理を行う工程とを備える半導体装置の製造方法であって、
前記シリコン酸窒化膜を形成する工程は、前記シリコン基板の上にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜をプラズマ窒化処理する工程とを有することを特徴とする半導体装置の製造方法。
【請求項６】
シリコン基板の上にシリコン酸窒化膜を形成する工程と、
前記シリコン酸窒化膜の上に高誘電率絶縁膜を形成する工程と、
酸素を含む雰囲気中で前記高誘電率絶縁膜に対して熱処理を行う工程とを備える半導体装置の製造方法であって、
前記シリコン酸窒化膜を形成する工程は、前記シリコン基板の上にシリコン窒化膜を形成する工程と、
前記シリコン窒化膜を酸化する工程とを有することを特徴とする半導体装置の製造方法。
【請求項７】
前記シリコン酸窒化膜は１ｎｍ以下の膜厚であり、
前記シリコン窒化膜は、膜厚が０．６ｎｍ以下であって窒素濃度が４０ａｔｍ％以上である請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、より詳しくは、比誘電率がシリコン酸化膜よりも高い絶縁膜を有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路装置における高集積化が大きく進展しており、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型半導体装置ではトランジスタ等の素子の高速動作と低消費電力化とが要求されている。
【０００３】
素子の高速動作を実現するには、ゲート容量を増やして駆動電流を増加させる必要がある。そこで、シリコン酸化膜（ＳｉＯ２膜）またはシリコン酸窒化膜（ＳｉＯＮ膜）をゲート絶縁膜として用いる従来の構造では、ゲート容量を増加させるためにゲート絶縁膜の膜厚を薄くすることが行われていた。しかし、膜厚が１．５ｎｍ以下になると、キャパシタに流れるリーク電流が増加してしまう。このため、高速動作の実現は可能となるものの、その一方で低消費電力化を図ることが困難になり、また、電荷を蓄積するというキャパシタ本来の動作もできなくなるという問題があった。
【０００４】
こうした問題に対しては、シリコン酸化膜（ｋ＝３．９）よりも高い比誘電率を有する材料からなる膜（以下、Ｈｉｇｈ−ｋ膜という。）をゲート絶縁膜として用いることが提案されている。Ｈｉｇｈ−ｋ膜としては、例えば、アルミニウム酸化膜（Ａｌ２Ｏ３膜，ｋ＝９）、ジルコニウム酸化膜（ＺｒＯ２膜，ｋ＝２０）、ハフニウム酸化膜（ＨｆＯ２膜，ｋ＝２０）、タンタル酸化膜（ＴａＯｘ膜，ｋ＝２５）およびチタン酸化膜（ＴｉＯｘ膜，ｋ＝４０）などの金属酸化膜が挙げられる。一般に、比誘電率ｋが高くなると電荷蓄積量が多くなるので、ゲート容量が同じである場合には、Ｈｉｇｈ−ｋ膜を用いることによってシリコン酸化膜よりも物理的膜厚を厚くすることが可能になる。すなわち、Ｈｉｇｈ−ｋ膜をゲート絶縁膜として用いることによって、キャパシタのリーク電流が増加するのを抑制することができる（例えば、非特許文献１参照。）。
【０００５】
【非特許文献１】Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ（応用物理学会誌）、２００１年、第８９巻、ｐ．５２４３
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ゲート絶縁膜としてＨｉｇｈ−ｋ膜を用いた場合、シリコン酸化膜などのシリコン系化合物をシリコン基板とＨｉｇｈ−ｋ膜との間に設けることが多い。しかしながら、この場合、高温で加熱処理を行うと、シリコン系化合物とＨｉｇｈ−ｋ膜との界面で反応が起こり、Ｃ−Ｖ（Ｃａｐａｃｉｔａｎｃｅ−Ｖｏｌｔａｇｅ）曲線におけるヒステリシスの増加や、移動度の低下などが見られるようになるという問題があった。
【０００７】
ヒステリシスが増加すると信頼性が低下するだけでなく、これに伴って閾値電圧Ｖｔｈのシフトも起こり得る。また、移動度の低下は、トランジスタ特性の低下に直結している。このため、Ｈｉｇｈ−ｋ膜を導入した意義が失われてしまうという問題があった。
【０００８】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、高速動作が可能で信頼性に優れた半導体装置を提供することにある。
【０００９】
また、本発明の目的は、Ｈｉｇｈ−ｋ膜を用いてヒステリシスの増加を抑制するとともに、移動度の高い半導体装置の製造方法を提供することにある。
【００１０】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【課題を解決するための手段】
【００１１】
本発明の半導体装置は、シリコン基板の上に形成されたシリコン酸窒化膜と、このシリコン酸窒化膜の上に形成された高誘電率絶縁膜とを有する半導体装置において、シリコン酸窒化膜中の窒素濃度が膜厚方向に分布を持ち、このシリコン酸窒化膜中の窒素濃度の平均値に対してシリコン基板との界面付近で低く、高誘電率絶縁膜との界面付近で高くなることを特徴とするものである。
【００１２】
本発明の半導体装置において、シリコン基板との界面から膜厚方向に０．２ｎｍまでの領域における窒素濃度は５ａｔｍ％以下の値であることが好ましい。また、高誘電率絶縁膜との界面から膜厚方向に０．２ｎｍまでの領域における窒素濃度は１０ａｔｍ％以上の値であることが好ましい。
【００１３】
本発明の半導体装置において、シリコン酸窒化膜は１ｎｍ以下の膜厚であることが好ましい。また、高誘電率絶縁膜は、ＨｆＡｌＯｘ膜、Ａｌ２Ｏ３膜、ＺｒＯ２膜およびＨｆＯ２膜よりなる群から選ばれるいずれか１の膜とすることができる。
【００１４】
本発明の第１の半導体装置の製造方法は、シリコン基板の上にシリコン酸窒化膜を形成する工程と、このシリコン酸窒化膜の上に高誘電率絶縁膜を形成する工程と、酸素を含む雰囲気中で高誘電率絶縁膜に対して熱処理を行う工程とを備えており、シリコン酸窒化膜を形成する工程が、シリコン基板の上にシリコン酸化膜を形成する工程と、このシリコン酸化膜をプラズマ窒化処理する工程とを有することを特徴とするものである。
【００１５】
本発明の第２の半導体装置の製造方法は、シリコン基板の上にシリコン酸窒化膜を形成する工程と、このシリコン酸窒化膜の上に高誘電率絶縁膜を形成する工程と、酸素を含む雰囲気中で高誘電率絶縁膜に対して熱処理を行う工程とを備えており、シリコン酸窒化膜を形成する工程が、シリコン基板の上にシリコン窒化膜を形成する工程と、このシリコン窒化膜を酸化する工程とを有することを特徴とするものである。この場合、シリコン酸窒化膜は１ｎｍ以下の膜厚であり、シリコン窒化膜は、膜厚が０．６ｎｍ以下であって窒素濃度が４０ａｔｍ％以上であることが好ましい。
【発明の効果】
【００１６】
以上説明したように、この発明の半導体装置は、シリコン酸窒化膜中の窒素濃度が膜厚方向に分布を持ち、このシリコン酸窒化膜中の窒素濃度の平均値に対して、窒素濃度がシリコン基板との界面付近で低く、高誘電率絶縁膜との界面付近で高くなる。これにより、シリコン酸窒化膜が高誘電率絶縁膜（Ｈｉｇｈ−ｋ膜）と反応するのを抑制できるとともに、移動度の低下を抑制することも可能となる。
【００１７】
また、本発明の第１の半導体装置の製造方法によれば、シリコン酸窒化膜を形成する工程が、シリコン基板の上にシリコン酸化膜を形成する工程と、このシリコン酸化膜をプラズマ窒化処理する工程とを有するので、窒素濃度がシリコン基板との界面付近で低く、高誘電率絶縁膜との界面付近で高くなるシリコン酸窒化膜を形成することができる。したがって、シリコン酸窒化膜が高誘電率絶縁膜（Ｈｉｇｈ−ｋ膜）と反応するのを抑制できるとともに、移動度の低下を抑制することも可能となる。
【００１８】
さらに、本発明の第２の半導体装置の製造方法によれば、シリコン酸窒化膜を形成する工程が、シリコン基板の上にシリコン窒化膜を形成する工程と、このシリコン窒化膜を酸化する工程とを有するので、窒素濃度がシリコン基板との界面付近で低く、高誘電率絶縁膜との界面付近で高くなるシリコン酸窒化膜を形成することができる。したがって、シリコン酸窒化膜が高誘電率絶縁膜（Ｈｉｇｈ−ｋ膜）と反応するのを抑制できるとともに、移動度の低下を抑制することも可能となる。
【発明を実施するための最良の形態】
【００１９】
実施の形態
従来より、ゲート絶縁膜の形成後には、ＰＤＡ（Ｐｏｓｔ  Ｄｅｐｏｓｉｔｉｏｎ  Ａｎｎｅａｌｉｎｇ）と呼ばれる高温熱処理が行われる。ＰＤＡを施すことによって、Ｈｉｇｈ−ｋ膜に含まれる欠陥や不純物の量を減少させることができる。具体的には、酸素の存在によって欠陥が埋められたり、不純物が酸素と反応してＨｉｇｈ−ｋ膜（高誘電率絶縁膜）の外に出て行ったりする。
【００２０】
図１は、ＰＤＡの際の酸素濃度を変えたときのシリコン酸化膜換算膜厚（または、等価酸化膜厚（ＥＯＴ，ｅｑｕｉｖａｌｅｎｔ  ｏｘｉｄｅ  ｔｈｉｃｋｎｅｓｓ））に対するヒステリシスの変化を示したものである。尚、図は、シリコン基板上に、下地膜としてのシリコン酸化膜、Ｈｉｇｈ−ｋ膜としてのＨｆＡｌＯｘ（ハフニウムアルミネート）膜をこの順に積層させた例である。
【００２１】
図１から分かるように、シリコン酸化膜換算膜厚が減少するとヒステリシスは増加する。これは、ヒステリシスの測定における電圧幅が一定である場合、シリコン酸化膜換算膜厚が小さいほど高い電圧が印加されることになるからである。
【００２２】
また、図１より、酸素濃度が低いほどヒステリシスの増加量が大きいことが分かる。この理由は、次のように考えることができる。すなわち、ＰＤＡによって、Ｈｉｇｈ−ｋ膜中の欠陥や不純物を低減させるには、Ｈｉｇｈ−ｋ膜中に相当量の酸素が含まれていることを必要とする。雰囲気中の酸素濃度が低い場合には、Ｈｉｇｈ−ｋ膜中の酸素が不足した状態になるので、Ｈｉｇｈ−ｋ膜と下地膜との界面で反応（酸化還元反応）が起こる。例えば、Ｈｉｇｈ‐ｋ膜としてＨｆＯ２膜を用いた場合、ＨｆＯ２膜が下地膜から酸素を奪うことによって酸化される（下地膜は還元される。）。このように、Ｈｉｇｈ−ｋ膜が酸化されることによって、Ｈｉｇｈ−ｋ膜中に新たな欠陥が生じるために、ヒステリシスの増加が見られるようになる。そこで、雰囲気中の酸素濃度を高くすることによって、Ｈｉｇｈ−ｋ膜中、特にＨｉｇｈ−ｋ膜と下地膜との界面における酸素濃度が所定の値以上になれば、界面で反応が起こるのを抑制して、Ｈｉｇｈ−ｋ膜中に欠陥が生じるのを防ぐことができる。
【００２３】
本発明においては、ＰＤＡの際の雰囲気中の酸素濃度が０．２体積％以上であることが好ましい。但し、雰囲気中の酸素が下地膜とシリコン基板との界面に到達すると、シリコン基板が酸化されてゲート絶縁膜全体の膜厚が増大するようになる。したがって、ゲート絶縁膜の膜厚が所定値以下となるように、酸素濃度を制御することが必要となる。
【００２４】
図２は、ＰＤＡの際の酸素濃度を変えたときのシリコン酸化膜換算膜厚に対するヒステリシスの変化を示す他の例である。図の例では、シリコン基板上に、下地膜としてのシリコン酸窒化膜、Ｈｉｇｈ−ｋ膜としてのＨｆＡｌＯｘ（ハフニウムアルミネート）膜をこの順に積層させている。図２から分かるように、下地膜としてシリコン酸窒化膜を使用した場合には、シリコン酸化膜を使用した場合（図１）に比較して、全体的にヒステリシスが大きく減少する。
【００２５】
図３および図４は、それぞれ図１および図２の構造において、ＨｆＡｌＯｘ膜の表面から深さ方向に元素分布を測定した一例である。尚、測定はＰＤＡ処理後に、ＸＰＳ（Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行った。
【００２６】
図３では、下地膜に由来するシリコン（Ｓｉ）が、下地膜およびＨｉｇｈ−ｋ膜からなる積層膜の全体に広がっている。これは、シリコン酸化膜を下地膜として使用した場合には、シリコン酸化膜とＨｆＡｌＯｘ膜との界面で酸化還元反応が起こるために、シリコン酸化膜中のシリコンがＨｆＡｌＯｘ膜中に拡散したことによると考えられる。
【００２７】
一方、図４では、シリコンは、図３の例に比較して下地膜中に局在化している。このことは、下地膜としてシリコン酸窒化膜を使用した場合には、ＨｆＡｌＯｘ膜との反応が抑制され、これによってシリコンの拡散が少なくなったことによると考えられる。
【００２８】
したがって、図１〜図４の結果から、熱処理による下地膜とＨｆＡｌＯｘ膜との間の反応を抑制して、Ｃ−Ｖ曲線におけるヒステリシスの増加を低減するには、シリコン酸窒化膜を下地膜として使用することが有効である。しかしながら、これだけでは、移動度の低下を十分に抑制するには至らないことが判明している。
【００２９】
図５は、下地膜と、この上に形成する絶縁膜との組み合わせを変えたときのシリコン酸化膜換算膜厚と移動度との関係を示す図である。図では、判別しやすいように、組み合わせ毎に領域Ａ〜Ｄとしている。領域Ａは、下地膜としてのシリコン酸窒化膜の上にＨｆＡｌＯｘ膜（膜厚３ｎｍ）を形成した構造に対応する。また、領域Ｂは、シリコン酸窒化膜上にＴＥＯＳ（ｔｅｔｒａ−ｅｔｈｙｌ−ｏｒｔｈｏ−ｓｉｌｉｃａｔｅ）膜（膜厚２ｎｍ）を形成した構造に対応する。尚、領域Ｃおよび領域Ｄは比較のために示したものであり、領域Ｃは、ＩＳＳＧ（Ｉｎ  Ｓｉｔｕ  Ｓｔｅａｍ  Ｇｅｎｅｒａｔｉｏｎ）法により形成したシリコン酸化膜（膜厚２ｎｍ）のみの構造に対応し、領域Ｄは、このシリコン酸化膜（膜厚２ｎｍ）の上にＴＥＯＳ膜（膜厚２ｎｍ）を形成した構造に対応する。
【００３０】
図５より、領域Ａと領域Ｂでは、移動度に大きな変化がないことが分かる。このことは、移動度を低下させる原因がシリコン酸窒化膜にあることを示している。
【００３１】
図６は、図５の領域Ａまたは領域Ｂの構造に対応するシリコン酸窒化膜について、ＸＰＳにより深さ方向の元素分布を測定した例である。図から分かるように、シリコン基板との界面付近で窒素濃度が高くなっており、これが移動度低下の原因になっていると考えられる。具体的には、窒素によって生じる正電荷がシリコン基板との界面に影響を及ぼすことによって移動度が低下すると予想される。あるいは、シリコン酸窒化膜とＨｆＡｌＯｘ膜（または、ＴＥＯＳ膜）との界面付近での窒素濃度が相対的に低くなることによって、これらの膜の間で酸化還元反応が起こるためとも考えられる。
【００３２】
以上をまとめると、下地膜としてシリコン酸化膜を用いた場合には、Ｈｉｇｈ−ｋ膜との界面で酸化還元反応が起こるためにヒステリシスが増加する。一方、下地膜としてシリコン酸窒化膜を用いた場合には、Ｈｉｇｈ−ｋ膜との間で反応が起こるのを抑制することができる。しかしながら、シリコン基板との界面付近での窒素濃度が高くなるために移動度が低下する。このことは、下地膜としてシリコン窒化膜を用いた場合であっても同様である。したがって、下地膜中の窒素濃度を、Ｈｉｇｈ−ｋ膜との界面付近で高くし、シリコン基板との界面付近で低くすることによって、Ｈｉｇｈ−ｋ膜との反応および移動度の低下を同時に抑制することが可能となる。このことから、本発明は、シリコン酸窒化膜中の窒素濃度が膜厚方向に分布を持ち、このシリコン酸窒化膜中の窒素濃度の平均値に対して、窒素濃度がシリコン基板との界面付近で低く、Ｈｉｇｈ−ｋ膜との界面付近で高くなるようにすることを特徴とする。
【００３３】
尚、Ｈｉｇｈ−ｋ膜としては、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ランタン（Ｌａ）、イットリウム（Ｙ）およびアルミニウム（Ａｌ）よりなる群から選ばれる少なくとも１の金属の酸化膜とすることができる。また、ハフニウム、ジルコニウム、ランタンおよびイットリウムよりなる群から選ばれる少なくとも１の金属の珪酸化膜をＨｉｇｈ−ｋ膜として用いてもよい。
【００３４】
図７は、シリコン酸化膜をプラズマ窒化処理することによって形成したシリコン酸窒化膜について、ＸＰＳを用いて深さ方向の元素分布を測定した例である。図より、シリコン基板との界面付近での窒素濃度は非常に低くなっていることが分かる。
【００３５】
図８は、図７のシリコン酸窒化膜の上にＨｆＡｌＯｘ膜を堆積させてトランジスタを作製し、その移動度を測定した結果の一例である。尚、比較のために、シリコン基板との界面付近で高い窒素濃度を有する従来のシリコン酸窒化膜を使用した場合についても示している。図８より、シリコン基板との界面付近での窒素濃度を低くすることによって、移動度を向上できることが分かる。
【００３６】
図９は、シリコン酸窒化膜について、ＸＰＳを用いて深さ方向の元素分布を測定した他の例である。図では、アンモニア（ＮＨ３）ガスを用いたシリコン基板の窒化により形成したシリコン窒化膜（ＳｉＮ膜）を、酸化性ガス雰囲気中で熱処理することによってシリコン酸窒化膜としている。図９の例では、窒素は、シリコン基板との界面付近で少なくなるものの、図７と比較するとシリコン酸窒化膜中に略均一に分布している。
【００３７】
図１０は、図９のシリコン酸窒化膜の上にＨｆＡｌＯｘ膜を堆積させてトランジスタを作製し、その移動度を測定した結果の一例である。尚、比較のために、シリコン基板との界面付近で高い窒素濃度を有する従来のシリコン酸窒化膜を使用した場合についても示している。図１０では、図８よりもさらに移動度が向上している。
【００３８】
また、図８および図１０から明白であるように、本発明によるシリコン酸窒化膜では、シリコン酸化膜換算膜厚の大きい従来のシリコン酸窒化膜と比較しても移動度が向上している。このことは、移動度の向上が、単に下地膜の膜厚に起因するものではないことを示している。
【００３９】
このように、シリコン酸窒化膜とシリコン基板との界面付近での窒素濃度を低くすることによって、シリコン酸窒化膜中の他の部分での窒素濃度がどのような分布をとっても移動度を向上させることが可能になる。この場合、シリコン酸窒化膜中において、シリコン酸窒化膜とシリコン基板との界面付近（より詳細には、界面から膜厚方向に０．２ｎｍ程度までの領域）での窒素濃度が５ａｔｍ％以下であることが好ましい。
【００４０】
一方、シリコン酸窒化膜とＨｉｇｈ−ｋ膜との界面付近での窒素濃度を高くすることによって、これらの膜の間で酸化還元反応が起こるのを抑制することが可能になる。この場合、シリコン酸窒化膜中において、シリコン酸窒化膜とＨｉｇｈ−ｋ膜との界面付近（より詳細には、界面から膜厚方向に０．２ｎｍ程度までの領域）での窒素濃度が１０ａｔｍ％以上であることが好ましい。
【００４１】
また、上述したように、素子の高速動作を実現するには、ゲート容量を増やして駆動電流を増加させることが必要になる。しかしながら、ゲート容量を増やすためにゲート絶縁膜の薄膜化を進めると、キャパシタのリーク電流が増加するようになる。そこで、比誘電率の大きいＨｉｇｈ−ｋ膜を用いることによって、物理的膜厚を厚くしてリーク電流の増加を抑制している。一方、下地膜としてシリコン酸窒化膜を用いた場合、この膜厚が大きくなるとゲート絶縁膜の薄膜化に逆行することになる。したがって、シリコン酸窒化膜の膜厚はできるだけ薄い方が好ましい。具体的には、シリコン酸窒化膜の膜厚を１ｎｍ以下とすることが好ましい。ここで、アンモニアガスを用いて形成したシリコン窒化膜を酸化することによってシリコン酸窒化膜を形成する場合には、シリコン窒化膜を０．６ｎｍ以下、好ましくは０．４ｎｍ程度の膜厚で形成する。また、この場合、シリコン窒化中の窒素濃度は４０ａｔｍ％以上であるようにする。
【００４２】
以下、本発明による半導体装置の製造方法を図１１〜図１８を用いて説明する。尚、これらの図において、同じ符号を付した部分は同じものであることを示している。
【００４３】
まず、図１１に示すように、シリコン基板１の所定領域にシリコン酸化膜を埋め込み、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）構造の素子分離領域２を形成する。尚、シリコン基板１に代えて、シリコンゲルマニウム（ＳｉＧｅ）基板またはガリウムヒ素（ＧａＡｓ）基板などの他の半導体基板を用いてもよい。また、ＳＴＩ構造に代えて、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）構造などを適用してもよい。
【００４４】
次に、シリコン基板１に不純物を注入した後、熱拡散を行うことによってＮ型またはＰ型の拡散層４を形成する。次いで、フッ酸と水を１：１００の割合で混合した希フッ酸（Ｄｉｌｕｔｅｄ  Ｈｙｄｒｏｆｌｕｏｒｉｃ  Ａｃｉｄ，ＤＨＦ）水溶液を用いて自然酸化膜３を除去する。これにより、活性領域のシリコン基板１の表面が露出する（図１２）。
【００４５】
次に、シリコン基板１の上に、下地膜となるシリコン酸窒化膜５を形成する（図１３）。
【００４６】
例えば、アンモニアガス雰囲気中にシリコン基板１を置き、６００℃程度の温度で熱処理を行うことによってシリコン窒化膜（図示せず）を形成する。次に、水素（Ｈ２）、二酸化窒素（ＮＯ２）および窒素（Ｎ２）の混合ガスを用い、８５０℃程度の温度でシリコン窒化膜を酸化する。これにより、シリコン基板上に、膜厚１．０ｎｍ程度のシリコン酸窒化膜５を形成することができる。
【００４７】
尚、本発明におけるシリコン酸窒化膜５の形成方法は、窒素濃度が膜厚方向に分布を持ち、膜中の窒素濃度の平均値に対してシリコン基板１との界面付近で低く、（後工程で形成する）Ｈｉｇｈ−ｋ膜６との界面付近で高くなるように形成できるものであればよく、上記方法には限定されない。例えば、アンモニアガスに代えて一酸化窒素（ＮＯ）ガスを用いてシリコン窒化膜を形成してもよく、酸素ガスを用いてシリコン窒化膜を酸化してもよい。特に、一酸化窒素ガスを用いた酸化によれば、シリコン基板との界面付近での窒素濃度が低くて、膜全体での窒素濃度が大きいシリコン酸窒化膜を形成することができる。また、膜厚１ｎｍ程度のシリコン酸化膜を形成した後、プラズマ窒化プロセスによってシリコン酸窒化膜を形成してもよい。
【００４８】
シリコン酸窒化膜５を形成した後は、この上にＨｉｇｈ−ｋ膜６を形成する（図１４）。Ｈｉｇｈ−ｋ膜６としては、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ランタン（Ｌａ）、イットリウム（Ｙ）およびアルミニウム（Ａｌ）よりなる群から選ばれる少なくとも１の金属の酸化膜とすることができる。例えば、ＨｆＡｌＯｘ膜、Ａｌ２Ｏ３膜、ＺｒＯ２膜またはＨｆＯ２膜などを形成することができる。また、ハフニウム、ジルコニウム、ランタンおよびイットリウムよりなる群から選ばれる少なくとも１の金属の珪酸化膜をＨｉｇｈ−ｋ膜６として用いてもよい。
【００４９】
Ｈｉｇｈ−ｋ膜６は、例えば、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ，以下、ＣＶＤという。）法またはＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などによって形成することができる。
【００５０】
次に、所定量の酸素濃度を有する雰囲気中でＰＤＡ処理を行う（図１５）。例えば、０．２体積％の酸素を含む窒素雰囲気中において、１，０００℃程度の温度で熱処理を行うことができる。
【００５１】
ＰＤＡ処理を終えた後は、Ｈｉｇｈ−ｋ膜６の上に、ゲート電極材料としてのポリシリコン膜７を形成する（図１６）。ポリシリコン膜７の膜厚は、例えば１５０ｎｍ程度とすることができる。尚、ポリシリコン膜７に代えてアモルファスシリコン膜を成膜してもよい。また、（ポリまたはアモルファス）シリコン膜に代えて、シリコンゲルマニウム膜などを用いてもよい。
【００５２】
次いで、ポリシリコン膜７中にＮ型またはＰ型の不純物を注入した後、リソグラフィ法およびＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法を用いて、ポリシリコン膜７、Ｈｉｇｈ−ｋ膜６およびシリコン酸窒化膜５を順次加工する。これにより、図１７に示すように、ゲート電極８およびゲート絶縁膜９が形成される。図１７では、パターニングされたＨｉｇｈ−ｋ膜６とシリコン酸窒化膜５とでゲート絶縁膜９が構成される。
【００５３】
次に、ゲート電極８をマスクとしてシリコン基板１に不純物を注入し、Ｐ型またはＮ型のエクステンション領域１０を形成する。その後、ゲート電極８の側壁部にサイドウォール１１を形成する。そして、サイドウォール１１の形成されたゲート電極８をマスクとしてシリコン基板１に不純物を注入した後、熱処理による活性化を行い、Ｐ型またはＮ型のソース・ドレイン領域１２を形成する。さらに、層間絶縁膜１３を設けることによって、図１８に示す構造が得られる。
【００５４】
以上述べたように、本発明によれば、シリコン基板との界面付近における窒素濃度が低く、Ｈｉｇｈ−ｋ膜との界面付近における窒素濃度が高いシリコン酸窒化膜を用いることによって、熱処理によるヒステリシスの増加および移動度の低下を抑制することが可能となる。したがって、高速動作が可能で信頼性に優れた半導体装置を製造することができる。
【００５５】
尚、本発明は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において、種々変形して実施することができる。
【図面の簡単な説明】
【００５６】
【図１】酸素濃度を変えてＰＤＡを行ったときのシリコン酸化膜換算膜厚に対するヒステリシスの変化を示した例である。
【図２】酸素濃度を変えてＰＤＡを行ったときのシリコン酸化膜換算膜厚に対するヒステリシスの変化を示す他の例である。
【図３】図１の構造において、ＨｆＡｌＯｘ膜の表面から深さ方向に元素分布を測定した一例である。
【図４】図２の構造において、ＨｆＡｌＯｘ膜の表面から深さ方向に元素分布を測定した一例である。
【図５】下地膜と、この上に形成する絶縁膜との組み合わせを変えたときのシリコン酸化膜換算膜厚と移動度との関係を示す図である。
【図６】シリコン酸窒化膜について深さ方向の元素分布を測定した例である。
【図７】シリコン酸化膜をプラズマ窒化処理することによって形成したシリコン酸窒化膜について、深さ方向の元素分布を測定した例である。
【図８】図７のシリコン酸窒化膜の上にＨｆＡｌＯｘ膜を形成したときの移動度の一例である。
【図９】シリコン酸窒化膜について深さ方向の元素分布を測定した例である。
【図１０】図９のシリコン酸窒化膜の上にＨｆＡｌＯｘ膜を形成したときの移動度の一例である。
【図１１】本実施の形態における半導体装置の製造方法を示す断面図である。
【図１２】本実施の形態における半導体装置の製造方法を示す断面図である。
【図１３】本実施の形態における半導体装置の製造方法を示す断面図である。
【図１４】本実施の形態における半導体装置の製造方法を示す断面図である。
【図１５】本実施の形態における半導体装置の製造方法を示す断面図である。
【図１６】本実施の形態における半導体装置の製造方法を示す断面図である。
【図１７】本実施の形態における半導体装置の製造方法を示す断面図である。
【図１８】本実施の形態における半導体装置の製造方法を示す断面図である。
【符号の説明】
【００５７】
１  シリコン基板
２  素子分離領域
３  自然酸化膜
４  拡散層
５  シリコン酸窒化膜
６  Ｈｉｇｈ−ｋ膜
７  ポリシリコン膜
８  ゲート電極
９  ゲート絶縁膜
１０  エクステンション領域
１１  サイドウォール
１２  ソース・ドレイン領域
１３  層間絶縁膜
【図１】
2006066503.tif 000003
【図２】
2006066503.tif 000004
【図３】
2006066503.tif 000005
【図４】
2006066503.tif 000006
【図５】
2006066503.tif 000007
【図６】
2006066503.tif 000008
【図７】
2006066503.tif 000009
【図８】
2006066503.tif 000010
【図９】
2006066503.tif 000011
【図１０】
2006066503.tif 000012
【図１１】
2006066503.tif 000013
【図１２】
2006066503.tif 000014
【図１３】
2006066503.tif 000015
【図１４】
2006066503.tif 000016
【図１５】
2006066503.tif 000017
【図１６】
2006066503.tif 000018
【図１７】
2006066503.tif 000019
【図１８】
2006066503.tif 000020