(57)【要約】【課題】高いシートキャリア濃度を維持しつつ高い電子移動度が実現された半導体素子等を提供する。【解決手段】基板３の上に少なくともＡｌを含むIII族窒化物からなる下地層４を設けた上で、III族窒化物、好ましくはＧａＮからなる第１半導体層５と、ＡｌＮからなる第２半導体層６と、少なくともＡｌを含むIII族窒化物、好ましくはＡｌxＧａ1-xＮであってｘ≧０．２である第３半導体層７が積層されてなる半導体層群を形成することにより、格子欠陥や結晶格子の不規則性などに起因した電子移動度の低下が抑制され、１５Ｋにおいて１×１０13／ｃｍ2以上のシートキャリア濃度と２００００ｃｍ2／Ｖ・ｓ以上の電子移動度とを有するＨＥＭＴ素子が実現される。【選択図】図１
2006032911.tif 000002
【特許請求の範囲】
【請求項１】
所定の基材と、
前記基材上に形成された下地層と、
前記下地層上に形成された半導体層群と、
を備える半導体積層構造であって、
前記半導体層群は、
第１のIII族窒化物からなる第１の半導体層と、
ＡｌＮからなる第２の半導体層と、
少なくともＡｌを含む第３のIII族窒化物からなる第３の半導体層と、
がこの順に前記下地層の側から積層されてなり、
前記下地層は、
少なくともＡｌを含み、かつ、全III族元素に対するＡｌのモル分率が前記第１のIII族窒化物よりも大きい第４のIII族窒化物からなり、
かつ、
１５Ｋにおいて５×１０12／ｃｍ2以上のシートキャリア濃度を有するとともに、２００００ｃｍ2／Ｖ・ｓ以上の電子移動度を有することを特徴とする半導体積層構造。
【請求項２】
請求項１に記載の半導体積層構造であって、
７７Ｋにおいて５×１０12／ｃｍ2以上のシートキャリア濃度を有するとともに、１５０００ｃｍ2／Ｖ・ｓ以上の電子移動度を有することを特徴とする半導体積層構造。
【請求項３】
請求項２に記載の半導体積層構造であって、
室温において５×１０12／ｃｍ2以上のシートキャリア濃度を有するとともに、１９００ｃｍ2／Ｖ・ｓ以上の電子移動度を有することを特徴とする半導体積層構造。
【請求項４】
請求項１ないし請求項３のいずれかに記載の半導体積層構造であって、
前記第３のIII族窒化物における全III族元素に対するＡｌのモル分率が２０原子％以上であることを特徴とする半導体積層構造。
【請求項５】
請求項１ないし請求項４のいずれかに記載の半導体積層構造であって、
前記下地層の転位密度が１×１０11／ｃｍ2以下であることを特徴とする半導体積層構造。
【請求項６】
請求項５に記載の半導体積層構造であって、
前記第３の半導体層の（００２）面のロッキングカーブ半値幅が２５０秒以下であることを特徴とする半導体積層構造。
【請求項７】
請求項５または請求項６に記載の半導体積層構造であって、
前記第３の半導体層の表面におけるピット密度が５×１０8／ｃｍ2以下であることを特徴とする半導体積層構造。
【請求項８】
請求項５ないし請求項７のいずれかに記載の半導体積層構造であって、
前記第４のIII族窒化物における全III族元素に対するＡｌのモル分率が５０原子％以上であることを特徴とする半導体積層構造。
【請求項９】
請求項８に記載の半導体積層構造であって、
前記第４のIII族窒化物がＡｌＮであることを特徴とする半導体積層構造。
【請求項１０】
請求項１ないし請求項９のいずれかに記載の半導体積層構造であって、
前記第２の半導体層の膜厚が０．５ｎｍ以上１．５ｎｍ以下であることを特徴とする半導体積層構造。
【請求項１１】
請求項１ないし請求項１０のいずれかに記載の半導体積層構造であって、
前記第３の半導体層のバンドギャップが前記第１の半導体層のバンドギャップよりも大きいことを特徴とする半導体積層構造。
【請求項１２】
請求項１ないし請求項１１のいずれかに記載の半導体積層構造であって、
前記第１のIII族窒化物がＧａＮであることを特徴とする半導体積層構造。
【請求項１３】
請求項１ないし請求項１２のいずれかに記載の半導体積層構造であって、
前記第３のIII族窒化物がＡｌＮとＧａＮの混晶であることを特徴とする半導体積層構造。
【請求項１４】
所定の基材と、
前記基材上に形成された下地層と、
前記下地層上に形成された半導体層群と、
を備える半導体素子であって、
前記半導体層群は、
第１のIII族窒化物からなる第１の半導体層と、
ＡｌＮからなる第２の半導体層と、
少なくともＡｌを含む第３のIII族窒化物からなる第３の半導体層と、
がこの順に前記下地層の側から積層されてなり、
前記下地層は、
少なくともＡｌを含み、かつ、全III族元素に対するＡｌのモル分率が前記第１のIII族窒化物よりも大きい第４のIII族窒化物からなり、
かつ、
１５Ｋにおいて５×１０12／ｃｍ2以上のシートキャリア濃度を有するとともに、２００００ｃｍ2／Ｖ・ｓ以上の電子移動度を有することを特徴とする半導体素子。
【請求項１５】
請求項１４に記載の半導体素子であって、
７７Ｋにおいて５×１０12／ｃｍ2以上のシートキャリア濃度を有するとともに、１５０００ｃｍ2／Ｖ・ｓ以上の電子移動度を有することを特徴とする半導体素子。
【請求項１６】
請求項１５に記載の半導体素子であって、
室温において５×１０12／ｃｍ2以上のシートキャリア濃度を有するとともに、１９００ｃｍ2／Ｖ・ｓ以上の電子移動度を有することを特徴とする半導体素子。
【請求項１７】
請求項１４ないし請求項１６のいずれかに記載の半導体素子であって、
前記第３のIII族窒化物における全III族元素に対するＡｌのモル分率が２０原子％以上であることを特徴とする半導体素子。
【請求項１８】
請求項１４ないし請求項１７のいずれかに記載の半導体素子であって、
前記下地層の転位密度が１×１０11／ｃｍ2以下であることを特徴とする半導体素子。
【請求項１９】
請求項１８に記載の半導体素子であって、
前記第３の半導体層の（００２）面のロッキングカーブ半値幅が２５０秒以下であることを特徴とする半導体素子。
【請求項２０】
請求項１８または請求項１９に記載の半導体素子であって、
前記第３の半導体層の表面におけるピット密度が５×１０8／ｃｍ2以下であることを特徴とする半導体素子。
【請求項２１】
請求項１８ないし請求項２０のいずれかに記載の半導体素子であって、
前記第４のIII族窒化物における全III族元素に対するＡｌのモル分率が５０原子％以上であることを特徴とする半導体素子。
【請求項２２】
請求項２１に記載の半導体素子であって、
前記第４のIII族窒化物がＡｌＮであることを特徴とする半導体素子。
【請求項２３】
請求項１４ないし請求項２２のいずれかに記載の半導体素子であって、
前記第２の半導体層の膜厚が０．５ｎｍ以上１．５ｎｍ以下であることを特徴とする半導体素子。
【請求項２４】
請求項１４ないし請求項２３のいずれかに記載の半導体素子であって、
前記第３の半導体層のバンドギャップが前記第１の半導体層のバンドギャップよりも大きいことを特徴とする半導体素子。
【請求項２５】
請求項１４ないし請求項２４のいずれかに記載の半導体素子であって、
前記第１のIII族窒化物がＧａＮであることを特徴とする半導体素子。
【請求項２６】
請求項１４ないし請求項２５のいずれかに記載の半導体素子であって、
前記第３のIII族窒化物がＡｌＮとＧａＮの混晶であることを特徴とする半導体素子。
【請求項２７】
請求項１４ないし請求項２６のいずれかに記載の半導体素子であって、
室温において１５０ｍＳ／ｍｍ以上のトランスコンダクタンスを有することを特徴とする半導体素子。
【請求項２８】
請求項１４ないし請求項２７のいずれかに記載の半導体素子を含んで構成されたＨＥＭＴ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、III族窒化物を用いたＨＥＭＴ（高電子移動度トランジスタ）に関する。
【背景技術】
【０００２】
ＧａＮをはじめとするIII族窒化物半導体は、バンドギャップが大きく、破壊電界強度が高く、かつ高融点であることから、ＧａＡｓ系材料に代わる、高出力、高周波、高温用の半導体デバイス材料として期待されており、そうした物性を活かすデバイスとして、ＨＥＭＴ（High Electron Mobility Transistor）などが研究、開発されている。例えば、サファイアやＳｉＣ等の基板上にいわゆるチャネル層としてＧａＮを形成し、さらにその上に、いわゆる電子供給層としてＡｌＧａＮやＡｌＮを形成するヘテロ構造型のＨＥＭＴなどが研究、開発されている。
【０００３】
上記のようなＨＥＭＴにおいては、チャネル層と電子供給層の（ａ軸の）格子定数差に起因して、表面から基板へと電界が生ずるピエゾ効果（圧電効果）ならびに自発分極効果により、チャネル層表面に２次元電子ガスを生成する。ＡｌＧａＮにおいてＡｌリッチであるほど、その格子定数差も大きくなるので、係るピエゾ効果ならびに自発分極効果も増大する。
【０００４】
ＨＥＭＴの高性能化のためには、係るチャネル層表面において、高いキャリア濃度（シートキャリア濃度）を有しつつ電子移動度を向上させることが要求される。ＨＥＭＴ素子の構造を工夫することでこれらを実現する試みは、既に公知である（例えば、特許文献１、および非特許文献１ないし２参照。）。
【０００５】
【特許文献１】特開２００４−２２５７７号公報
【非特許文献１】Smorchkova et al. "AlN/GaN and (Al,Ga)N/AlN/GaN two-dimensional electron gas structures grown by plasma-assisted molecular-beam epitaxy" Journal of Applied Physics,volume 90 number 10,pp.5196-5201
【非特許文献２】Smorchkova et al. "AlGaN/AlN/GaN High-Power Microwave HEMT" IEEE Electron Device Letters,volume 22,No.10,pp.457-459
【発明の開示】
【発明が解決しようとする課題】
【０００６】
半導体において電子移動度を左右する電子の散乱機構には様々なものがあるが、簡単には、格子振動に基づくものと、原子配列の不規則性に基づくものとに大別される。前者は熱エネルギーによるものであり、温度依存性があって、極低温においては移動度低下に対しほとんど寄与しないが、後者は、格子欠陥や不純物の存在などによるものであり、極低温であってもその影響が残る点で、両者は相違する。よって、極低温における電子移動度が向上すれば、それは、電子移動度に対する原子配列の不規則性の影響が低減されたことを意味している。
【０００７】
特許文献１には、Ａｌ0.26Ｇａ0.74Ｎ／ＧａＮのヘテロ構造を有するＨＥＭＴにおいて、基板とＧａＮとの界面にＡｌＮを含む高い結晶性の下地層を設け、その上に形成されるチャネル層や電子供給層などの結晶性を向上させて、ＨＥＭＴの高性能化を図る技術が開示されており、１５Ｋにおいて１×１０13／ｃｍ2以上のシートキャリア濃度を有するとともに、８０００ｃｍ2／Ｖ・ｓ以上の電子移動度を有するＨＥＭＴが実現されている。
【０００８】
一方、非特許文献１には、ＡｌＧａＮ／ＧａＮのヘテロ構造の界面に、原子配列の不規則性に起因する散乱機構の１つである合金不整散乱を避けることを目的としてＡｌＮを挿入したＡｌxＧａ1-xＮ／ＡｌＮ／ＧａＮなる構造のＨＥＭＴが開示されており、ｘが０．２５〜０．４５の範囲で、１７Ｋにおいて約１．４×１０13／ｃｍ2以上のシートキャリア濃度を有するとともに、４０００ｃｍ2／Ｖ・ｓ以上の電子移動度を有するＨＥＭＴが実現されている。また、ＡｌＮを挿入しないＡｌxＧａ1-xＮ／ＧａＮなる構造のＨＥＭＴにおいては、ｘが０．２よりも小さい範囲で１５０００ｃｍ2／Ｖ・ｓを越える電子移動度を有するものも実現されているが、この場合のシートキャリア濃度は、５×１０12／ｃｍ2を下回ってしまっている。
【０００９】
本発明は上記課題に鑑みてなされたものであり、格子欠陥や結晶格子の不規則性などに起因した電子移動度の低下が抑制されており、高いシートキャリア濃度を維持しつつ高い電子移動度が実現された半導体素子等を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、請求項１の発明は、所定の基材と、前記基材上に形成された下地層と、前記下地層上に形成された半導体層群と、を備える半導体積層構造であって、前記半導体層群は、第１のIII族窒化物からなる第１の半導体層と、ＡｌＮからなる第２の半導体層と、少なくともＡｌを含む第３のIII族窒化物からなる第３の半導体層と、が積層されてなり、前記下地層は、少なくともＡｌを含み、かつ、全III族元素に対するＡｌのモル分率が前記第１のIII族窒化物よりも大きい第４のIII族窒化物からなり、かつ、１５Ｋにおいて５×１０12／ｃｍ2以上のシートキャリア濃度を有するとともに、２００００ｃｍ2／Ｖ・ｓ以上の電子移動度を有することを特徴とする。
【００１１】
また、請求項２の発明は、請求項１に記載の半導体積層構造であって、７７Ｋにおいて５×１０12／ｃｍ2以上のシートキャリア濃度を有するとともに、１５０００ｃｍ2／Ｖ・ｓ以上の電子移動度を有することを特徴とする。
【００１２】
また、請求項３の発明は、請求項２に記載の半導体積層構造であって、室温において５×１０12／ｃｍ2以上のシートキャリア濃度を有するとともに、１９００ｃｍ2／Ｖ・ｓ以上の電子移動度を有することを特徴とする。
【００１３】
また、請求項４の発明は、請求項１ないし請求項３のいずれかに記載の半導体積層構造であって、前記第３のIII族窒化物における全III族元素に対するＡｌのモル分率が２０原子％以上であることを特徴とする。
【００１４】
また、請求項５の発明は、請求項１ないし請求項４のいずれかに記載の半導体積層構造であって、前記下地層の転位密度が１×１０11／ｃｍ2以下であることを特徴とする。
【００１５】
また、請求項６の発明は、請求項５に記載の半導体積層構造であって、前記第３の半導体層の（００２）面のロッキングカーブ半値幅が２５０秒以下であることを特徴とする。
【００１６】
また、請求項７の発明は、請求項５または請求項６に記載の半導体積層構造であって、前記第３の半導体層の表面におけるピット密度が５×１０8／ｃｍ2以下であることを特徴とする。
【００１７】
また、請求項８の発明は、請求項５ないし請求項７のいずれかに記載の半導体積層構造であって、前記第４のIII族窒化物における全III族元素に対するＡｌのモル分率が５０原子％以上であることを特徴とする。
【００１８】
また、請求項９の発明は、請求項８に記載の半導体積層構造であって、前記第４のIII族窒化物がＡｌＮであることを特徴とする。
【００１９】
また、請求項１０の発明は、請求項１ないし請求項９のいずれかに記載の半導体積層構造であって、前記第２の半導体層の膜厚が０．５ｎｍ以上１．５ｎｍ以下であることを特徴とする。
【００２０】
また、請求項１１の発明は、請求項１ないし請求項１０のいずれかに記載の半導体積層構造であって、前記第３の半導体層のバンドギャップが前記第１の半導体層のバンドギャップよりも大きいことを特徴とする。
【００２１】
また、請求項１２の発明は、請求項１ないし請求項１１のいずれかに記載の半導体積層構造であって、前記第１のIII族窒化物がＧａＮであることを特徴とする。
【００２２】
また、請求項１３の発明は、請求項１ないし請求項１２のいずれかに記載の半導体積層構造であって、前記第３のIII族窒化物がＡｌＮとＧａＮの混晶であることを特徴とする。
【００２３】
また、請求項１４の発明は、所定の基材と、前記基材上に形成された下地層と、前記下地層上に形成された半導体層群と、を備える半導体素子であって、前記半導体層群は、第１のIII族窒化物からなる第１の半導体層と、ＡｌＮからなる第２の半導体層と、少なくともＡｌを含む第３のIII族窒化物からなる第３の半導体層と、が積層されてなり、前記下地層は、少なくともＡｌを含み、かつ、全III族元素に対するＡｌのモル分率が前記第１のIII族窒化物よりも大きい第４のIII族窒化物からなり、かつ、１５Ｋにおいて５×１０12／ｃｍ2以上のシートキャリア濃度を有するとともに、２００００ｃｍ2／Ｖ・ｓ以上の電子移動度を有することを特徴とする。
【００２４】
また、請求項１５の発明は、請求項１４に記載の半導体素子であって、７７Ｋにおいて５×１０12／ｃｍ2以上のシートキャリア濃度を有するとともに、１５０００ｃｍ2／Ｖ・ｓ以上の電子移動度を有することを特徴とする。
【００２５】
また、請求項１６の発明は、請求項１５に記載の半導体素子であって、室温において５×１０12／ｃｍ2以上のシートキャリア濃度を有するとともに、１９００ｃｍ2／Ｖ・ｓ以上の電子移動度を有することを特徴とする。
【００２６】
また、請求項１７の発明は、請求項１４ないし請求項１６のいずれかに記載の半導体素子であって、前記第３のIII族窒化物における全III族元素に対するＡｌのモル分率が２０原子％以上であることを特徴とする。
【００２７】
また、請求項１８の発明は、請求項１４ないし請求項１７のいずれかに記載の半導体素子であって、前記下地層の転位密度が１×１０11／ｃｍ2以下であることを特徴とする。
【００２８】
また、請求項１９の発明は、請求項１８に記載の半導体素子であって、前記第３の半導体層の（００２）面のロッキングカーブ半値幅が２５０秒以下であることを特徴とする。
【００２９】
また、請求項２０の発明は、請求項１８または請求項１９に記載の半導体素子であって、前記第３の半導体層の表面におけるピット密度が５×１０8／ｃｍ2以下であることを特徴とする。
【００３０】
また、請求項２１の発明は、請求項１８ないし請求項２０のいずれかに記載の半導体素子であって、前記第４のIII族窒化物における全III族元素に対するＡｌのモル分率が５０原子％以上であることを特徴とする。
【００３１】
また、請求項２２の発明は、請求項２１に記載の半導体素子であって、前記第４のIII族窒化物がＡｌＮであることを特徴とする。
【００３２】
また、請求項２３の発明は、請求項１４ないし請求項２２のいずれかに記載の半導体素子であって、前記第２の半導体層の膜厚が０．５ｎｍ以上１．５ｎｍ以下であることを特徴とする。
【００３３】
また、請求項２４の発明は、請求項１４ないし請求項２３のいずれかに記載の半導体素子であって、前記第３の半導体層のバンドギャップが前記第１の半導体層のバンドギャップよりも大きいことを特徴とする。
【００３４】
また、請求項２５の発明は、請求項１４ないし請求項２４のいずれかに記載の半導体素子であって、前記第１のIII族窒化物がＧａＮであることを特徴とする。
【００３５】
また、請求項２６の発明は、請求項１４ないし請求項２５のいずれかに記載の半導体素子であって、前記第３のIII族窒化物がＡｌＮとＧａＮの混晶であることを特徴とする。
【００３６】
また、請求項２７の発明は、請求項１４ないし請求項２６のいずれかに記載の半導体素子であって、室温において１５０ｍＳ／ｍｍ以上のトランスコンダクタンスを有することを特徴とする。
【００３７】
また、請求項２８の発明は、ＨＥＭＴ素子が、請求項１４ないし請求項２７のいずれかに記載の半導体素子を含んで構成される。
【発明の効果】
【００３８】
請求項１ないし請求項２８の発明によれば、良好なデバイス特性を有する半導体素子、あるいはこれを含んで構成されたＨＥＭＴ素子を提供することができる。特に、格子振動に起因する散乱因子の影響が小さい極低温においてきわめて良好なデバイス特性が実現されてなることから、格子欠陥や結晶格子の不規則性などに起因した電子移動度の低下が抑制された半導体素子等の提供が実現できる。
【００３９】
特に、請求項５ないし請求項９、および請求項１８ないし請求項２２の発明によれば、結晶品質のよい下地層の上方に半導体層群を設けることで、該半導体層群の結晶品質も良好なものとなり、高い電子移動度を有する半導体素子が実現される。
【００４０】
特に、請求項８、請求項９、請求項２１、および請求項２２の発明によれば、下地層をＡｌリッチなIII族窒化物で形成することにより、結晶品質の良い下地層が容易に実現される。
【発明を実施するための最良の形態】
【００４１】
図１は、本実施の形態に係る半導体積層構造１を用いて形成されたＨＥＭＴ素子２の構成を示す概要図である。なお、図示の都合上、図１における各層の厚みの比率は、実際の比率を反映したものではない。
【００４２】
半導体積層構造１は、基板（基材）３の上に、下地層４と、第１半導体層５と、第２半導体層６と、第３半導体層７とを備える。以下、第１半導体層５と、第２半導体層６と、第３半導体層７とを総じて、単に半導体層もしくは半導体層群と称することがある。また、以下に示すように半導体積層構造１は基板３の上にこれら半導体層群をエピタキシャル成長させることで形成され、基板と同様の態様でその後の素子形成に供されることから、半導体積層構造１のことをエピタキシャル基板とも称する場合がある。
【００４３】
また、ＨＥＭＴ素子２は、係る半導体積層構造１に、ソース電極８ｓ、ドレイン電極８ｄ、およびゲート電極８ｇを形成してなる。
【００４４】
基板３は、その上に形成する下地層４や半導体層の組成や構造、あるいは各層の形成手法に応じて適宜に選択される。例えば、ＳｉＣ（炭化ケイ素）やサファイアなどの単結晶を所定の厚みに切り出したものを用いる。あるいは、ＺｎＯ，ＬｉＡｌＯ2，ＬｉＧａＯ2，ＭｇＡｌ2Ｏ4，（ＬａＳｒ）（ＡｌＴａ）Ｏ3，ＮｄＧａＯ3，ＭｇＯといった各種酸化物材料，Ｓｉ，Ｇｅといった各種ＩＶ族単結晶、ＳｉＧｅといった各種ＩＶ−ＩＶ族化合物，ＧａＡｓ，ＡｌＮ，ＧａＮ，ＡｌＧａＮといった各種ＩＩＩ―Ｖ族化合物およびＺｒＢ2といった各種ホウ化物の単結晶から適宜選択して用いてもよい。こうした単結晶の中では、ＳｉＣ基板、サファイア基板が望ましい。特に、Ｃ面を主面とするIII族窒化物層を下地層４として得る場合には、Ｃ面ＳｉＣあるいはＣ面サファイアを基板３として用いるのが望ましい。高品質な下地層４の形成を実現できるからである。また、Ａ面を主面とするIII族窒化物層を下地層４として得る場合には、Ａ面ＳｉＣあるいはＲ面サファイアを基板３として用いるのが望ましい。基板３の厚みには特段の材質上の制限はないが、取り扱いの便宜上、数百μｍ〜数ｍｍの厚みのものが好適である。
【００４５】
下地層４は、少なくともＡｌを含み、かつ、全III族元素に対するＡｌのモル分率が第１半導体層５を構成するIII族窒化物（後述）よりも大きいIII族窒化物にて形成される。好ましくは、下地層４は全III族元素に対するＡｌのモル分率が５０原子％以上であるIII族窒化物にて形成される。さらに好ましくは、下地層４は、全III族元素に対するＡｌのモル分率が８０原子％以上であるIII族窒化物にて形成される。最も好ましくは、ＡｌＮにて形成される。下地層４をこのような組成のIII族窒化物にて構成するのは、第１半導体層５において下地層４との界面部近傍に発生する略水平方向の圧縮応力の作用により下地層４からの貫通転位が互いに絡まり合い、その結果として第１半導体層５内の転位が低減する、という効果が得られるからである。下地層４と第１半導体層５とのＡｌのモル分率の差が大きいほど、この転位低減効果は大きくなる。よって、下地層４がＡｌＮによって形成されてなる場合に、その効果が最大となるが、下地層４を全III族元素に対するＡｌのモル分率が８０原子％以上であるIII族窒化物にて形成した場合にもＡｌＮにて形成した場合とほぼ同程度の転位低減効果を持つことが、実験的に確認されている。なお、下地層４をＡｌＮとした場合には、組成のばらつきが問題とならないという利点もある。図１においては、下地層４をＡｌＮにて形成した場合を例示している。
【００４６】
このようにして形成される下地層４は通常、六方晶系のウルツ鉱型構造をとる。特に、Ｃ面を主面とするIII族窒化物を下地層４として用いる場合、該下地層４については、Ｘ線ロッキングカーブ測定（ωスキャン）による（００２）面の半値幅が２００秒以下、より好ましくは１００秒以下であることが好ましい。係る半値幅が実現されるということは、下地層４の表面において、成長方位に揺らぎが少なく、Ｃ面が揃い、らせん成分の転位が少ない状態が実現されているということになり、このことは下地層４上に結晶品質の良い第１半導体層５を形成する上でより好適だからである。この結晶性を実現するためには、基材３上に、いわゆる低温緩衝層を挿入することは望ましくない。Ｘ線ロッキングカーブ測定（ωスキャン）による（００２）面の半値幅の下限値は、特に定めるものではないが、材料及び結晶構造から計算される理論値（〜１０秒）を下回るものではない。また、下地層４内の刃状転位密度は、５×１０10／ｃｍ2以下であることが望ましく、基板３の表面に窒化層を形成しておくことで、この状態は実現可能であり、条件設定によっては、１×１０9／ｃｍ2の転位密度まで実現可能である。なお、本実施の形態において、転位密度は、平面ＴＥＭを用いて評価している。
【００４７】
また、下地層４は、好ましくは１０ｎｍ〜１００μｍの厚みに形成される。これよりも厚みが小さいと下地層４が十分に結晶成長せず、基板３と下地層４の界面で発生した多量の転位がほとんど下地層４の表面まで残存してしまって好ましくない。よって、下地層４は、内部の転位を十分に消失させるべく、少なくとも５×１０10／ｃｍ2以下とする程度の厚みで形成することが望ましい。３００ｎｍ以上の厚みとすれば、５×１０10／ｃｍ2以下の転位密度を安定して実現することができる。ただし、厚みが大きすぎると、コスト面でのデメリットが生じることに加え、下地層４の内部にクラックが発生する可能性があるため、クラックの発生しない範囲内で適宜厚みを設定する。１０μｍ以下が望ましい厚みである。
【００４８】
下地層４は、例えば、ＭＯＣＶＤ法、あるいやＭＢＥ法（分子線エピタキシ法；Molecular Beam Epitaxy）を用いて形成することができる。ＭＯＣＶＤ法には、ＰＡＬＥ法（パルス原子層エピタキシ法；Pulsed Atomic Layer Epitaxy）、プラズマアシスト法やレーザーアシスト法などが併用できる。ＭＢＥ法に関しても、同様の技術を併用可能である。ＭＯＣＶＤ法あるいはＭＢＥ法といった成長方法は、製造条件を高精度に制御することができるので、高品質な結晶を成長させることに適しており、本実施の形態のように、異種基材上にＡｌＮによる高品質な下地層４を成長させる場合には、１１００℃〜１６００℃の加熱温度で、減圧条件の設定が可能なこうした方法を用いることが望ましい。より具体的な作製条件は、それぞれの形成手法に応じて、適切に選択、設定されることになる。こうした方法の中では、より熱平衡状態に近い状態を実現できる、ＭＯＣＶＤ法を用いることが特に望ましい。
【００４９】
また、下地層４の最表面は、実質的に原子レベルで平坦となるように形成されていることが望ましい。この場合、下地層４の表面は原子ステップが明瞭に観察される程度の平坦性を有しており、ＡＦＭによって評価される最表面の表面粗さ（本願においては、５μｍ×５μｍの正方形領域における算術平均粗さＲａで評価）が下地層４を構成するIII族窒化物材料のｃ軸の格子定数と略同程度の０．５ｎｍ以下、好ましく０．３ｎｍ以下となる。Ｒａの値が０．３ｎｍ以下となると、表面においてピットはほとんど観察されなくなる。
【００５０】
下地層４の表面においてこのような原子レベルの平坦性を実現するためには、局所的な凹凸バラツキが生じにくい結晶成長手法を用いることが好ましい。形成速度がせいぜい数μｍ／ｈｒ程度であるＭＯＣＶＤ法は、その手法として好適であるといえる。上記のような下地層４を、トリメチルアルミニウムとアンモニアを用いてＭＯＣＶＤ法によって形成する場合、基板自体の温度を１１００℃以上、１２５０℃以下とし、形成時圧力を５Ｔｏｒｒ以上２０Ｔｏｒｒ以下とし、トリメチルアルミニウムとアンモニアの供給比を１：５００以下、より好ましくは１：２００以下とするのが望ましい。
【００５１】
第１半導体層５は、好ましくは高抵抗のIII族窒化物にて形成される。より好ましくは、抵抗を低減する要因となる不純物を含まない、ＧａＮ（ｉ−ＧａＮ）にて形成される。図１においては、第１半導体層５をｉ−ＧａＮにて形成した場合を例示している。第１半導体層５も、例えばＭＯＣＶＤ法やＭＢＥなどの公知の成膜手法にて形成される。上記のような高い結晶性を有する下地層４の上に形成されてなることにより、第１半導体層５も、良好な結晶品質を有してなる。
【００５２】
特に、下地層４の表面平坦性が高いほど、前述した第１半導体層５における転位低減効果が最も有効に発揮される。第１半導体層５の内部の転位密度は、少なくとも下地層４の表面部の転位密度の１／２以下とすることができ、５×１０7／ｃｍ2まで低減することができる。さらに、表面にピットがほとんど存在しない程度に平坦な下地層４の上に第１半導体層５を形成する場合には、第１半導体層５において結晶欠陥がピットから誘発されるといった状況の発生を抑制することが出来るうえ、第３半導体層７における表面平坦性の向上されることになる。
【００５３】
なお、第１半導体層５の上面近傍には、第３半導体層７からキャリアとなる電子が供給されることにより、高濃度の２次元電子ガスが生成する２次元電子ガス領域５ａが形成されることになる。そのため、第１半導体層５は、この２次元電子ガス領域５ａを確保するだけの厚みが必要であるが、一方で、あまりに厚みが大きすぎるとクラックが発生しやすくなることから、数μｍ程度の厚みに形成されるのが好適である。
【００５４】
第２半導体層６は、ＡｌＮにて形成される。第２半導体層６は、５ｎｍ以下の厚みに形成されることが好ましい。なお、厚みが１ｎｍの場合には、図３（ａ）に示すように室温において０．９５×１０13／ｃｍ2というシートキャリア濃度と２１７４ｃｍ2／Ｖ・ｓという電子移動度が実現されている。その一方、厚みが０．５ｎｍの場合には、室温におけるシートキャリア濃度が０．９５×１０13／ｃｍ2である場合の電子移動度として１７９０ｃｍ2／Ｖ・ｓという結果が得られている。これらを考慮すると、特性上の観点からは、第２半導体層６は０．５〜１．５ｎｍの厚みに形成されるのが、より好ましい。また、厚みが大きい場合、第１半導体層５との格子定数差に起因してクラックが発生しやすくなるという問題もある。
【００５５】
第３半導体層７は、少なくともＡｌを含むIII族窒化物にて形成されてなる。好ましくは、ＡｌxＧａ1-xＮなる組成を有するIII族窒化物にて、第３半導体層７のバンドギャップが第１半導体層５のバンドギャップよりも大きくなるように形成される。第３半導体層７は、全体として、２０ｎｍ〜３０ｎｍの厚みに形成されるのが、２次元電子ガス領域５ａの形成の点ならびにデバイス動作の点(すなわちゲート電圧印加に対する主電流の制御性という点)からは好ましい。
【００５６】
第３半導体層７は、例えばＭＯＣＶＤ法やＭＢＥ法などの公知の成膜手法にて形成される。第３半導体層７をｘの値が大きいIII族窒化物、つまりは、ＡｌリッチなIII族窒化物にて形成するほど、ピエゾ効果は増し、２次元電子ガス領域５ａにおけるシートキャリア濃度は向上する。好ましくは、第３半導体層７はｘ≧０．２をみたす範囲のIII族窒化物にて形成される。ただし、ｘが大きい場合は、クラックが生じやすくなるため、クラックが生じない成長条件を選択することが必要である。
【００５７】
図１においては、第３半導体層７が、下部層７ａと、ｎ型のドーパントとしてＳｉがドープされてなる中間層７ｂと、上部層７ｃとの３層からなる構成を示している。ただし、Ｓｉに代わる他の元素が、中間層７ｂにドープされる態様であってもよい。図１に示す場合においては、中間層７ｂが、いわゆる電子供給層として作用する。下部層７ａはいわゆるバリア層として作用し、上部層７ｃは、いわゆるキャップ層として作用する。なお、少なくとも電子供給層としての作用が実現されるのであれば、第３半導体層７の態様は、図１に示す場合に限定されない。例えば、単一の電子供給層が第３半導体層７として設けられてなる態様であってもよい。また、ｎ型のドーパントがドープされていない態様であってもよい。
【００５８】
第３半導体層７は、好ましくは（００２）面のＸ線ロッキングカーブ半値幅が２５０秒以下であるように形成される。また、その表面におけるピット密度が５×１０8／ｃｍ2以下であるように形成される。図２（ａ）は、半導体積層構造１の表面、すなわち第３半導体層７の表面のＡＦＭ（Atomic Force Microscope：原子間力顕微鏡）像を例示する図である。図２（ｂ）は、比較のために示す、下地層４を設けない半導体積層構造の表面のＡＦＭ像である。前者の方が、後者に比して、観察されるピットの個数は少ないといえる。第３半導体層７が、このような良好な結晶性を有するのは、上述のように高い結晶性を有する下地層４を設けたうえで、用いる成膜手法に応じて半導体層の成長条件を適宜に制御することによるものといえる。
【００５９】
ソース電極８ｓおよびドレイン電極８ｄは、第３半導体層７（あるいは上部層７ｃ）の表面に、例えば、Ｔｉ／Ａｕ／Ｎｉ／Ａｕにてオーミック接合により形成される。ソース電極８ｓおよびドレイン電極８ｄの形成に際しては、第３半導体層７の表面の電極形成箇所に、所定のコンタクト処理がなされた上で行われてもよい。また、ゲート電極８ｇは、第３半導体層７（あるいは上部層７ｃ）の表面に、例えば、Ｐｄ／Ｔｉ／Ａｕにてショットキー接合により形成される。
【００６０】
このような構成を有するＨＥＭＴ素子２においては、第１半導体層５と第２半導体層６および第３半導体層７との格子定数差に起因して、表面から基板へと電界が生ずるピエゾ効果ならびに自発分極効果により、第１半導体層５の表面に２次元電子ガスが生成することになる。また、第１半導体層５を不純物のないＧａＮにて構成し、第２半導体層６を混晶ではなくＡｌＮにて構成しているので、第１半導体層５と第２半導体層６のヘテロ界面において合金散乱が生じないことから、電子移動度がより向上する。
【００６１】
例えば、第３半導体層７がＡｌxＧａ1-xＮであってｘ≧０．２のIII族窒化物にて形成されてなるＨＥＭＴ素子２にて、１５Ｋにおいては５×１０12／ｃｍ2以上のシートキャリア濃度と２００００ｃｍ2／Ｖ・ｓ以上の電子移動度とが実現される。
【００６２】
一方、特許文献１においては、Ａｌ0.26Ｇａ0.74Ｎなる組成の電子供給層を有するが第２半導体層６に相当する層を有さない構造のＨＥＭＴ素子が開示されているが、その１５Ｋにおけるシートキャリア濃度は１．０×１０13／ｃｍ2であるものの電子移動度は８５００ｃｍ2／Ｖ・ｓに過ぎない。
【００６３】
また、非特許文献１においては、ＡｌxＧａ1-xＮであってｘが０．２５より大きいIII族窒化物からなる第３半導体層７に相当する層を有するが、下地層４に相当する層を有さない構造のＨＥＭＴ素子が開示されているが、その１５Ｋにおける特性値は開示されていない。代わって、１７Ｋにおける特性値が開示されているが、シートキャリア濃度は１．０×１０13／ｃｍ2以上であるものの電子移動度は６０００ｃｍ2／Ｖ・ｓ以下に過ぎない。さらには、第２半導体層６に相当する層をも有さないＨＥＭＴ素子についての１７Ｋにおける特性値も開示がされており、電子供給層の組成範囲がｘ＜０．１の場合には、高いシートキャリア濃度が実現されているものの、ｘ≧０．２なる組成範囲においては、１．０×１０13／ｃｍ2以上であるものの電子移動度は４０００ｃｍ2／Ｖ・ｓ以下に過ぎない。
【００６４】
これに対して、本実施の形態に係るＨＥＭＴ素子２は、ＡｌxＧａ1-xＮであってｘ≧０．２なる組成の第３半導体層７を有している場合においても、上記のように高いシートキャリア濃度を有しつつ高い電子移動度が実現されており、係るシートキャリア濃度と電子移動度とは、特許文献１にあるいは非特許文献１にそれぞれ開示された技術から容易に想到される値を遙かに上回るものである。本実施の形態においては、高い結晶性を有する下地層４を設けたうえで、チャネル層として作用する第１半導体層５と電子供給層として作用する第３半導体層７との間に第２半導体層６を設け、第２半導体層６および第３半導体層７の結晶性を向上させることで、原子配列の不規則性に基づく電子移動度の低下がより効果的に抑制されていると推察される。その効果が顕著な１５Ｋにおいて、上述のようなきわめて良好な特性が得られているものと考えられる。
【００６５】
さらに、上記の第３半導体層７がＡｌxＧａ1-xＮであってｘ≧０．２のIII族窒化物にて形成されてなるＨＥＭＴ素子２では、７７Ｋにおいては５×１０12／ｃｍ2以上のシートキャリア濃度と１５０００ｃｍ2／Ｖ・ｓ以上の電子移動度とが実現され、かつ、室温においては５×１０12／ｃｍ2以上のシートキャリア濃度と１９００ｃｍ2／Ｖ・ｓ以上の電子移動度とが実現されてなる。加えて、このＨＥＭＴ素子２の室温におけるトランスコンダクタンスは、１５０ｍＳ／ｍｍ以上である。すなわち、これらの温度域においても十分な高性能化が実現されているといえる。
【００６６】
以上、説明したように、本実施の形態に係るＨＥＭＴ素子においては、基板３の上に少なくともＡｌを含むIII族窒化物からなる下地層４を設けた上で、III族窒化物、好ましくはＧａＮからなる第１半導体層５と、ＡｌＮからなる第２半導体層６と、少なくともＡｌを含むIII族窒化物、好ましくはＡｌxＧａ1-xＮであってｘ≧０．２である第３半導体層７が積層されてなる半導体層群を形成することにより、格子欠陥や結晶格子の不規則性などに起因した電子移動度の低下が抑制され、高いシートキャリア濃度を維持しつつ高い電子移動度が実現されている。
【００６７】
＜変形例＞
ＨＥＭＴ素子の構造は、上述の実施の形態に限定されるものではなく、種々の構造をとることが可能である。図４〜図６は、本実施の形態に係る半導体積層構造１を用いて作製される、上記とは異なる構造のＨＥＭＴ素子の例について示す図である。
【００６８】
図４は、半導体積層構造１の一部を例えば反応性イオンエッチング（ＲＩＥ）にてエッチングして、第１半導体層５の一部分を露出させたうえで、ソース電極１０８ｓおよびドレイン電極１０８ｄを形成してなる、ＨＥＭＴ素子１０２を示す図である。
【００６９】
図５は、半導体積層構造１の一部を同様にエッチングして第１半導体層５の一部分を露出させたうえで、コンタクト層２０９ｓおよび２０９ｄをＳｉをドープしたＧａＮを選択再成長によって設け、ソース電極２０８ｓおよびドレイン電極２０８ｄをその上部に形成してなる、ＨＥＭＴ素子２０２を示す図である。
【００７０】
図６は、半導体積層構造１の第３半導体層７の部分（中間層７ｂにまで達する部分）にテーパ状の溝を設け、その底面上にゲート電極３０８ｇを設けたＨＥＭＴ素子３０２を示す図である。
【００７１】
このような構造を有するＨＥＭＴ素子においても、上述の実施の形態と同様に、高いシートキャリア濃度を維持しつつ高い電子移動度が実現される。
【実施例】
【００７２】
（実施例）
本実施例においては、上述の実施の形態に係る半導体積層構造１と、これを用いたＨＥＭＴ素子２とを作製した。まず、半導体積層構造１の作製においては、基板３として４インチ径の厚さ６３０μｍのＣ面サファイア単結晶を用い、これを所定のＭＯＣＶＤ装置の反応菅内に設置した。ＭＯＣＶＤ装置は、反応ガスあるいはキャリアガスとして、少なくともＨ2、Ｎ2、ＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、ＮＨ3、およびシランガスが、反応管内に供給可能とされている。キャリアガスとして、水素を流速３ｍ／ｓｅｃで流しながら、反応管内の圧力を２０Ｔｏｒｒに保ちつつ、基板３を１２００℃まで昇温した後、１０分間保持し、基板３のサーマルクリーニングを実施した。
【００７３】
その後、基板温度を１２００℃に保ちつつ、ＴＭＡとそのキャリアガスである水素とを供給するとともに、ＮＨ3とそのキャリアガスである水素とを供給することにより、下地層４として、１μｍの厚さのＡｌＮ層を成長させた。その際には、ＴＭＡとＮＨ3との供給モル比がＴＭＡ：ＮＨ3＝１：４５０となるようにそれぞれの流量を制御した。このようにして得た下地層４の（００２）面についてのＸ線ロッキングカーブ半値幅は、６０秒であり、転位密度は１×１０10／ｃｍ2であり、表面粗さＲａは０．１５ｎｍであった。
【００７４】
引き続き、温度を１１００℃、圧力を７６０Ｔｏｒｒとしたうえで、ＴＭＧとＮＨ3とを供給モル比がＴＭＧ：ＮＨ3＝１：２０００となるように供給して、第１半導体層５として厚さ２μｍのＧａＮ層を形成した。この際、成膜速度を約３μｍ／ｈｒとなるように、ＴＭＧ及びＮＨ3の供給量を設定した。
【００７５】
ＧａＮ層の形成後、１０８０℃とし、ＴＭＡとＮＨ3とを供給して、第２半導体層６として厚さ１ｎｍのＡｌＮ層を形成した。この際、ＴＭＡとＮＨ3とを供給モル比がＴＭＡ：ＮＨ3＝１：４５０となるように供給した。
【００７６】
ＡｌＮ層の形成後、温度を１０８０℃として、引き続き、ＴＭＡとＴＭＧとＮＨ3とを供給モル比がＴＭＡ：ＴＭＧ：ＮＨ3＝０．２：０．７：２０００となるように供給して、Ａｌ0.26Ｇａ0.74Ｎなる組成を有する第３半導体層７を形成した。途中、ｎ型ドーパントとしてＳｉをドープすべく、シランガスをさらに供給した。これにより、下部層７ａ、Ｓｉがドープされた中間層７ｂ、および上部層７ｃをそれぞれ、７ｎｍ、１５ｎｍ、３ｎｍの厚みに形成した。以上により、半導体積層構造１を得た。
【００７７】
このようにして得られた半導体積層構造１の表面、つまりは第３半導体層７の表面をＡＦＭにて観察することにより、図２（ａ）の像が得られた。図２（ａ）からは、良好な原子ステップが形成され、表面にクラックが存在しないことが確認される。また、このときの表面におけるピット密度は、５×１０8／ｃｍ2であった。また、（００２）面、（１０２）面についてのＸ線ロッキングカーブ半値幅はそれぞれ、２０３秒、３７０秒であった。これにより、半導体積層構造１は、良好な表面品質を有することが確認された。
【００７８】
さらに、半導体積層構造１の表面の所定位置に、Ｔｉ／Ａｕ／Ｎｉ／Ａｕからなるソース電極８ｓおよびドレイン電極８ｄをオーミック接合にて形成し、Ｐｄ／Ｔｉ／Ａｕからなるゲート電極８ｇを、ショットキー接合にて形成し、ＨＥＭＴ素子２を得た。
【００７９】
このようにして得られたＨＥＭＴ素子２について、１５Ｋ、７７Ｋ、および室温においてシートキャリア濃度および電子移動度を測定した結果を、図３の（ａ）に示す。特に、１５Ｋにおいては、１．０×１０13／ｃｍ2に近いシートキャリア濃度を有しつつ、２５０００ｃｍ2／Ｖ・ｓを越える高い電子移動度が得られている。また、ゲート長を２μｍとした場合の室温におけるトランスコンダクタンスは１６０ｍＳ／ｍｍであった。
【００８０】
（比較例１）
本比較例としては、下地層４を有さない以外は、実施例に係るＨＥＭＴ素子と同じ半導体積層構造を有するＨＥＭＴ素子を作製した。
【００８１】
このようにして得られた半導体積層構造の表面、つまりは第３半導体層の表面をＡＦＭにて観察することにより、図２（ｂ）の像が得られた。図２（ｂ）において、随所にピットを表す黒点が確認されるとともに、上述した図２（ａ）の実施例の場合と比して、表面凹凸が大きいことが確認される。このときの表面におけるピット密度は、約２×１０10／ｃｍ2であった。また、（００２）面、（１０２）面についてのＸ線ロッキングカーブ半値幅はそれぞれ、３１９秒、７９５秒であった。すなわち、本比較例における半導体積層構造は、実施例よりも結晶性が劣っていることがわかる。
【００８２】
さらに、得られたＨＥＭＴ素子について、１５Ｋ、７７Ｋ、および室温においてシートキャリア濃度および電子移動度を測定した結果を、図３の（ｂ）に示す。１５Ｋにおいては、シートキャリア濃度は実施例と同程度であったが、電子移動度は８０００ｃｍ2／Ｖ・ｓ程度に過ぎなかった。また、ゲート長を２μｍとした場合の室温におけるトランスコンダクタンスは１３０ｍＳ／ｍｍであった。
【００８３】
（比較例２）
本比較例としては、第２半導体層６を有さない以外は、実施例に係るＨＥＭＴ素子と同じ半導体積層構造を有するＨＥＭＴ素子を作製した。
【００８４】
得られたＨＥＭＴ素子について、１５Ｋ、７７Ｋ、および室温においてシートキャリア濃度および電子移動度を測定した結果を、図３の（ｃ）に示す。１５Ｋにおいては、シートキャリア濃度は実施例と同程度であったが、電子移動度は５０００ｃｍ2／Ｖ・ｓ程度に過ぎなかった。また、ゲート長を２μｍとした場合の室温におけるトランスコンダクタンスは１３０ｍＳ／ｍｍであった。
【００８５】
（比較例３）
本比較例としては、下地層４および第２半導体６を有さない以外は、実施例に係るＨＥＭＴ素子と同じ半導体積層構造を有するＨＥＭＴ素子を作製した。
【００８６】
得られたＨＥＭＴ素子について、１５Ｋ、７７Ｋ、および室温においてシートキャリア濃度および電子移動度を測定した結果を、図３の（ｄ）に示す。１５Ｋにおいては、シートキャリア濃度は実施例と同程度であったが、電子移動度は４０００ｃｍ2／Ｖ・ｓ程度に過ぎなかった。また、ゲート長を２μｍとした場合の室温におけるトランスコンダクタンスは１２０ｍＳ／ｍｍであった。
【００８７】
以上の実施例および比較例より、本実施の形態に係るＨＥＭＴ素子においては、ＡｌxＧａ1-xＮであってｘ≧０．２なる組成の電子供給層を有している場合においても、高いシートキャリア濃度を有しつつ高い電子移動度が実現されており、特に、１５Ｋにおいて、比較例の３倍以上という、より顕著に優れた特性を有してなることがわかる。
【図面の簡単な説明】
【００８８】
【図１】半導体積層構造１を用いて形成されたＨＥＭＴ素子２の構成を示す概要図である。
【図２】半導体積層構造の表面のＡＦＭ像を示す図である。
【図３】実施例及び比較例に係るＨＥＭＴ素子のシートキャリア濃度と電子移動度とを一覧にして示す図である。
【図４】変形例に係るＨＥＭＴ素子１０２の構成を示す概要図である。
【図５】変形例に係るＨＥＭＴ素子２０２の構成を示す概要図である。
【図６】変形例に係るＨＥＭＴ素子３０２の構成を示す概要図である。
【符号の説明】
【００８９】
１  半導体積層構造
２、１０２、２０２、３０２  ＨＥＭＴ素子
３  基板
４  下地層
５  第１半導体層
６  第２半導体層
７  第３半導体層
７ａ  （第３半導体層の）下部層
７ｂ  （第３半導体層の）中間層
７ｃ  （第３半導体層の）上部層
８ｄ、１０８ｄ、２０８ｄ、  ドレイン電極
８ｇ、３０８ｇ  ゲート電極
８ｓ、１０８ｓ、２０８ｓ、  ソース電極
【図１】
2006032911.tif 000003
【図３】
2006032911.tif 000004
【図４】
2006032911.tif 000005
【図５】
2006032911.tif 000006
【図６】
2006032911.tif 000007
【図２】
2006032911.tif 000008