(57)【要約】  【課題】ゲートの受けるダメージを正確に検知することのできるレイアウト検証方法を提供する。  また本発明は、ゲートの受けるダメージを正確に検知するとともにプラズマチャ−ジングダメージを回避するための設計修正のための方向性を判断し、より作業性よく信頼性の高い設計方法を提供する。  【解決手段】  本発明に係るレイアウト検証方法では、アンテナ比と、当該トランジスタゲートの近傍のレイアウトによるプラズマチャージングダメージの変動率とに基づいて、トランジスタゲートダメージの推定値であるアンテナ値として出力するようにしたことを特徴とする。【選択図】  図２
2006140349.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタゲートが受ける配線導体のアンテナ効果によるプラズマチャージングダメージを検証するレイアウト検証方法であって、
前記トランジスタゲートに直接接続された前記配線導体の面積の前記トランジスタゲートの面積に対する比であるアンテナ比に、前記アンテナ比以外のレイアウト情報から得られるダメージ情報を付加して得られた値をアンテナ値とし、
前記アンテナ値に基づいて前記トランジスタゲートが受けるプラズマチャージングダメージを検証するようにしたことを特徴とするレイアウト検証方法。
【請求項２】
請求項１記載のレイアウト検証方法において、
前記トランジスタゲートに直接接続された配線導体に前記プラズマが伝搬することによる直接ダメージを、前記トランジスタゲートの面積の前記配線導体のアンテナ比として算出するアンテナ比算出工程と、
前記アンテナ比と、前記トランジスタゲート及び前記直接接続された配線導体の近傍のレイアウトによるプラズマチャージングダメージの変動とに基づいて、トランジスタゲートダメージの推定値であるアンテナ値として出力するアンテナ値算出工程とを含むことを特徴とするレイアウト検証方法。
【請求項３】
請求項２に記載のレイアウト検証方法であって、
前記変動が、前記トランジスタゲートに直接接続されていない上層の配線導体配置領域より前記トランジスタゲートに接続された配線導体に前記プラズマが伝播することに起因する間接ダメージによるものであり、
前記アンテナ値算出工程は、
前記直接ダメージと、
前記トランジスタゲートに直接接続されていない上層の配線導体より前記トランジスタゲートに接続された配線導体にプラズマが伝播することに起因する間接ダメージとに基づいてアンテナ値を算出するものであることを特徴とするレイアウト検証方法。
【請求項４】
請求項２に記載のレイアウト検証方法であって、
前記変動が、上層の配線層の配線導体配置領域または配線導体非配置領域より前記トランジスタゲートに接続された配線導体対して配線層間絶縁膜を通過して前記プラズマが到達することに起因する間接ダメージによるものであり、
前記アンテナ値算出工程は、
前記直接ダメージと、
前記トランジスタゲートに上層の配線層より前記トランジスタゲートに接続された配線導体にプラズマが到達することに起因する間接ダメージとに基づいてアンテナ値を算出するものであることを特徴とするレイアウト検証方法。
【請求項５】
請求項２乃至４のいずれかに記載のレイアウト検証方法であって、
前記直接ダメージは、前記トランジスタゲートの面積に対する前記トランジスタゲートに直接接続された上層配線の配線面積比としてのアンテナ比に基づいて算出されることを特徴とするレイアウト検証方法。
【請求項６】
請求項２に記載のレイアウト検証方法であって、
前記アンテナ値算出工程は、
前記アンテナ比に、
拡散層により構成されるダイオードの前記トランジスタゲートに対する接続位置によって、緩和される緩和効果を考慮して算出されるようにしたことを特徴とするレイアウト検証方法。
【請求項７】
請求項２乃至６のいずれかに記載のレイアウト検証方法であって、
前記アンテナ値算出工程は、
前記アンテナ比に、
前記トランジスタゲートに直接接続された前記配線が他方で接続される拡散層が、ダイオード・基板コンタクトいずれを構成するかによって、アンテナ効果の緩和効果を考慮して算出されることを特徴とするレイアウト検証方法。
【請求項８】
請求項２乃至７のいずれかに記載のレイアウト検証方法であって、
前記アンテナ値算出工程は、
前記アンテナ比に、前記ダイオードに対する上層の配線導体による光の遮蔽効果によって、前記ダイオードによる、アンテナ効果の緩和による変動を考慮するようにしたことを特徴とするレイアウト検証方法。
【請求項９】
請求項４乃至８のいずれかに記載のレイアウト検証方法であって、
前記間接ダメージが、当該トランジスタのソースおよびドレイン端子に接続された配線導体により、前記ドランジスタ上のゲート部分の受けるアンテナ効果の成分を含むことを特徴とするレイアウト検証方法。
【請求項１０】
請求項２乃至９のいずれかに記載のレイアウト検証方法であって、
前記アンテナ値算出工程は、アンテナ効果対策の為にトランジスタゲートに配線を経由して接続した拡散層の面積による、アンテナ効果の緩和効果に基づく変動成分を考慮してアンテナ値を算出する工程を含むことを特徴とするレイアウト検証方法。
【請求項１１】
請求項１乃至１０のいずれかに記載のレイアウト検証方法を用いた半導体集積回路の設計方法であって、
前記レイアウト検証方法で得られた前記アンテナ値に基づくレイアウト検証結果を、前記半導体集積回路の特性変動値として還元する工程を含むことを特徴とする半導体集積回路の設計方法。
【請求項１２】
請求項１乃至１０のいずれかに記載のレイアウト検証方法を用いた半導体集積回路の劣化解析方法であって、
前記レイアウト検証方法で得られた検証結果と、レイアウト情報とから、デバイス種類、形状、配線との接続関係による劣化特性の違いを考慮して劣化情報を生成するようにしたことを特徴とする半導体集積回路の劣化解析方法。
【請求項１３】
請求項１２に記載の半導体集積回路の劣化解析方法であって、
前記アンテナ値の増加に伴うMOSデバイスのリーク電流の増加特性より劣化情報を得ることを特徴とする半導体集積回路劣化解析方法。
【請求項１４】
請求項１２に記載の半導体集積回路の劣化解析方法であって、
前記アンテナ値の増加に伴うMOSデバイスの電圧スイッチング速度の低下特性より劣化情報を出力するようにしたことを特徴とする半導体集積回路劣化解析方法。
【請求項１５】
請求項１２に記載の半導体集積回路の劣化解析方法であって、
前記アンテナ値の増加に伴うプラズマチャージングダメージを受ける素子の抵抗値変化特性より劣化情報を出力するようにしたことを特徴とする半導体集積回路劣化解析方法。
【請求項１６】
請求項１２に記載の半導体集積回路の劣化解析方法であって、
前記アンテナ値の増加に伴う前記ダメージを受ける素子が構成する容量値変化特性より劣化情報を出力するようにしたことを特徴とする半導体集積回路劣化解析方法。
【請求項１７】
請求項１２に記載の半導体集積回路の劣化解析方法であって、
前記アンテナ値の増加に伴う半導体素子の破壊による動作不良可能性の増加特性より劣化情報を出力するようにしたことを特徴とする半導体集積回路劣化解析方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レイアウト検証方法およびこれを用いた半導体集積回路装置の設計方法に係り、特に半導体製造時におけるアンテナ効果によるプラズマチャージングダメージをより適切かつ高精度に検証し、適切な修正を行ない、適切かつ新しい半導体集積回路装置の設計を行なう方法に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路装置の製造工程においては、プラズマを用いて反応性を高め、処理温度の低温化をはかりつつ活性な処理を実現する方法として、様々なプラズマ技術が用いられている。その代表的なものとして、例えば、配線層のパターニング時におけるドライエッチングや、多層配線工程における配線層間に配される層間絶縁膜形成のためのプラズマＴＥＯＳ膜の堆積等がある。以下、これらをプラズマ工程と呼ぶものとする。
【０００３】
例えば、金属薄膜をパターニングして金属配線を形成する工程あるいは、金属配線上の絶縁膜あるいは導電性膜などに対して、プラズマエッチングを行う際に、金属配線に拡散層がつながっていない場合には、その金属配線にプラズマ電荷が蓄積し、金属配線がつながっているトランジスタのゲート酸化膜に電流が流れ込むようになる。この電流によりゲート酸化膜が破壊されたり、ゲート酸化膜の膜質変化によりトランジスタ特性が変化したり、ホットキャリア寿命が劣化するなどの不具合が生ずる。このような現象は「アンテナ効果」と呼ばれるもので、以下では、該アンテナ効果による不具合を「アンテナダメージ」と呼ぶものとする。
【０００４】
このようなアンテナダメージは、微細化が進むにつれてより深刻な問題を引き起こすことになるが、その要因を挙げると以下のようなものがある。
まず第１に、トランジスタのゲート酸化膜自体が薄膜となり、従来のプロセスと比較して、ゲート酸化膜の耐圧がかなり低下してきている点である。なお、さらに薄膜化を進めると、ゲート酸化膜でのトンネル電流が大きくなるため、逆にアンテナダメージは改善されるという見方もあるが、現状のデザインルールでは、アンテナルールは悪化の方向にあると言われている。
また第２に、最小ゲート幅はプロセスの微細化にともない縮小していくが、プロセスの微細化が進んでも配線長はあまり短くはならない点である。
また第３に、配線のドライエッチング工程でのオーバーエッチング時に、配線の側壁から入るプラズマによるダメージがアンテナダメージの主要因であるものの、配線のエレクトロ・マイグレーション耐性を確保する目的や抵抗値を抑制する目的で、配線幅は細くなっても配線膜厚はさほど薄くできない傾向にある点も要因の１つである。
さらに第４に、配線パターンが微細になるにしたがって、エッチング時のプラズマ密度も上昇傾向にある点も要因である。
【０００５】
上記のような要因により、従来の０．８μmデザインルールによるＣＭＯＳ世代等では１０万程度のアンテナ比でも問題にならなかったものが、最近の微細プロセスでは、アンテナ比が数千程度のレベルであっても、ごく一般的な設計のＬＳＩにおいて、製造プロセス工程途中でゲート酸化膜の破壊やトランジスタの特性劣化といったアンテナダメージが発生するに至っている。従来、「アンテナ比」とは、一般に、プラズマエッチング時に発生するプラズマ電荷が蓄積される導電層の面積とゲートの面積との比をいう。
こうした背景から、従来のＩ／Ｏ端子に要求されていた実装および取扱い上の静電保護とは別に、より高精度の静電破壊検証および対策を行なうことが必要となってきている。
【０００６】
図１０に標準的なプラズマチャージングダメージを示すレイアウトの断面図を示す。
従来のレイアウト検証におけるアンテナチェックにおいては、トランジスタのゲート端子２に各配線層製造プロセス中に接続される生成中の配線層１に対してゲート領域との面積比をアンテナ比として製造実績等により決定されたある一定の閾値を上回る場合のみエラーとして出力を行なう。エラー出力部の配線層に対して配線面積を小さくする・上層配線を経由することによって配線製造時のゲート接続を回避するというような前記エラー出力部の配線レイアウトの修正を行なっている（例えば、特許文献１参照。）またはゲートへのプラズマチャージングを防ぐ為にダイオードを保護回路として接続するというプラズマチャージングダメージの回避方法をとっている。ここでは、例えば、保護回路を持つレイアウトを用意し自動配線時に必要な配線に自動で保護回路を付加するという手法がとられている。（例えば、特許文献２参照。）
【０００７】
【特許文献１】特開２００１−２１０７１６号
【特許文献２】特開平１１−２１４５２１号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし近年の設計微細化によるトランジスタのゲートの薄膜化により、保護回路としてのダイオードの効果が十分に得られないという現象や、トランジスタのソース・ドレインに接続された配線からゲート端子へのチャージングアップの現象が確認されている。このような現象を計算機処理を使用したレイアウト検証環境に反映した場合、前記閾値を越えた前記アンテナ比を持つトランジスタゲートの場所についてのみの出力情報ではレイアウト修正部分・修正方法とも必ずしも適切ではないことがある。この結果、エラー出力ゲートに接続される配線全てをレイアウト修正しなければならない為、膨大な時間と作業量が必要となるばかりか過剰対策・修正による設計品質の低下にもつながるという結果を招いていた。
【０００９】
また従来のプラズマチャージングダメージ検証においては、高精度の検証をしようとすると検証工程が複雑となり、作業性が悪いという問題がある。従って、検証方法自体を単純化し、レイアウト上の問題点を発見し、修正を容易にした方が良い面もある為、複雑な現象に忠実なレイアウト検証を実用化する妨げとなっていた。
このようなプラズマチャージングダメージの深刻化による設計修正の困難化を抑制する為、検証工程においてもエラーの出力のみではなく設計修正に対して何らかの指標となる情報を得ることが求められている。
本発明は前記実情に鑑みてなされたもので、ゲートの受けるダメージを正確に検知することの可能なレイアウト検証方法を提供することを目的とする。
また本発明は、ゲートの受けるダメージを正確に検知するとともにプラズマチャージングダメージを回避するための設計修正のための方向性を判断し、より作業性よく信頼性の高い設計方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成する為に、本発明に係るレイアウト検証方法では、アンテナ比と、当該トランジスタゲートの近傍のレイアウトによるプラズマチャージングダメージの変動率とに基づいて、トランジスタゲートダメージの推定値であるアンテナ値として出力するようにしたことを特徴とする。
すなわち、ゲートに接続され、プラズマを受ける配線導体の面積の、ゲート面積に対する比すなわちアンテナ比だけでなく、このアンテナ比と、当該トランジスタゲートの近傍のレイアウトによるプラズマチャージングダメージの変動率とに基づいて、前記プラズマチャージングダメージの大きさを示す値（以後アンテナ値と呼ぶ）としてより高精度に求め、このアンテナ値に基づいてレイアウト検証を実行するようにしている。このアンテナ値を用いてプラズマチャージングダメージによるMOSデバイス特性の劣化分を抽出する劣化解析を行なったり、さらには、MOSデバイス特性劣化により回路の機能動作に与える影響を判断し、修正部分・方法を適切に求め、設計評価を行なうこともできる。
【００１１】
すなわち、本発明に係るレイアウト検証方法によれば、検証上得られたアンテナ値を従来の閾値を超えた場合はエラー、越えなければ非エラーという二値表現ではなく、プラズマチャージングダメージの大きさを表す有意な値としてそのまま出力を行うことができる。
【００１２】
すなわち本発明のレイアウト検証方法は、トランジスタゲートが受ける配線導体のアンテナ効果によるプラズマチャージングダメージを検証するレイアウト検証方法であって、前記トランジスタゲートに直接接続された前記配線導体の面積の前記トランジスタゲートの面積に対する比であるアンテナ比に、前記配線導体の面積など、アンテナ比以外のレイアウト情報から得られるダメージ情報を付加して得られた値をアンテナ値とし、前記アンテナ値に基づいて前記トランジスタゲートが受けるプラズマチャージングダメージを検証するようにしたことを特徴とする。
【００１３】
また、本発明のマスクレイアウト検証方法は、前記トランジスタゲートに直接接続された配線導体に前記プラズマが伝搬することによる直接ダメージを、前記トランジスタゲートの面積の前記配線導体のアンテナ比として算出するアンテナ比算出工程と、前記アンテナ比と、前記トランジスタゲートの近傍のレイアウトによるプラズマチャージングダメージの変動とに基づいて、トランジスタゲートダメージの推定値であるアンテナ値として出力するアンテナ値算出工程とを含むものを含む。
【００１４】
また、本発明のマスクレイアウト検証方法は、前記変動が、前記トランジスタゲートに直接接続されていない上層の配線導体より前記トランジスタゲートに接続された配線導体に前記プラズマが伝播することに起因する間接ダメージによるものであり、前記アンテナ値算出工程は、前記直接ダメージと、前記トランジスタゲートに直接接続されていない上層の配線導体より前記トランジスタゲートに接続された配線導体にプラズマが伝播することに起因する間接ダメージとに基づいてアンテナ値を算出するものを含む。
【００１５】
また、本発明のマスクレイアウト検証方法は、前記変動が、上層の配線導体生成時に配線層間絶縁膜を通過し前記トランジスタゲートに接続された下層配線導体に前記プラズマが到達することに起因する間接ダメージによるものであり、前記アンテナ値算出工程は、前記直接ダメージと、前記トランジスタゲートに上層より前記トランジスタゲートに接続された下層配線導体にプラズマが到達することに起因する間接ダメージとに基づいてアンテナ値を算出するものを含む。
【００１６】
また、本発明のマスクレイアウト検証方法は、前記直接ダメージが、前記トランジスタゲートの面積に対する前記トランジスタゲートに直接接続された上層配線の配線面積比としてのアンテナ比に基づいて算出されるものを含む。
【００１７】
また、本発明のマスクレイアウト検証方法は、前記アンテナ値算出工程が、前記アンテナ比に、拡散層により構成されるダイオードの前記トランジスタゲートに対する接続位置によって、アンテナ緩和効果を考慮して算出されるようにしたものを含む。
【００１８】
また、本発明のマスクレイアウト検証方法は、前記アンテナ値算出工程が、前記アンテナ比に、前記トランジスタゲートに直接接続された前記配線が他方で接続される拡散層が、ダイオード・基板コンタクトいずれを構成するかによって、アンテナ効果の緩和効果の差異を考慮して算出されるものを含む。
【００１９】
また、本発明のマスクレイアウト検証方法は、前記アンテナ値算出工程が、前記アンテナ比に、前記ダイオードの上層の配線導体による光の遮蔽効果にによるアンテナ効果の緩和効果の変動を考慮するようにしたものを含む。
【００２０】
また、本発明のマスクレイアウト検証方法は、前記間接ダメージが、当該トランジスタのソースおよびドレイン端子に接続された配線導体により、前記ドランジスタ上のゲート部分の受けるアンテナ効果の成分を含むものを含む。
【００２１】
また、本発明のマスクレイアウト検証方法は、前記アンテナ値算出工程が、アンテナ効果対策の為にトランジスタゲートに配線を経由して接続した拡散層の面積による、アンテナ効果の緩和効果の変動成分を考慮してアンテナ値を算出する工程を含むものを含む。
【００２２】
また、本発明の半導体集積回路の設計方法は、前記レイアウト検証方法で得られた前記アンテナ値に基づくレイアウト検証結果を、前記半導体集積回路の特性変動値として還元する工程を含む。
【００２３】
また、本発明の半導体集積回路の劣化解析方法は、前記レイアウト検証方法で得られた検証結果と、レイアウト情報とから、デバイス種類、形状、配線との接続関係による劣化特性の違いを考慮して劣化情報を生成するようにしたことを特徴とするものを含む。
【００２４】
また、本発明の半導体集積回路の劣化解析方法は、前記アンテナ値の増加に伴うMOSデバイスのリーク電流の増加特性より劣化情報を得るものを含む。
【００２５】
また、本発明の半導体集積回路の劣化解析方法は、前記アンテナ値の増加に伴うMOSデバイスの電圧スイッチング速度の低下特性より劣化情報を出力するものを含む。
【００２６】
また、本発明の半導体集積回路の劣化解析方法は、前記アンテナ値の増加に伴うプラズマチャージングダメージを受ける素子の抵抗値変化特性より劣化情報を出力するようにしたものを含む。
【００２７】
また、本発明の半導体集積回路の劣化解析方法は、前記アンテナ値の増加に伴う前記ダメージを受ける素子が構成する容量値変化特性より劣化情報を出力するようにしたものを含む。
【００２８】
また、本発明の半導体集積回路の劣化解析方法は、前記アンテナ値の増加に伴う半導体素子の破壊による動作不良可能性の増加特性より劣化情報を出力するようにしたものを含む。
【００２９】
また、本発明の半導体集積回路の設計方法は、上記半導体集積回路の劣化解析方法より得られた半導体集積回路の劣化情報に基づき、半導体の機能及び１チップに対して上記各劣化成分の設計における性能マージンとの比較により設計修正の必要性を判断するようにしたことを特徴とする。
【００３０】
また、本発明の半導体集積回路の設計評価方法は、上記半導体集積回路劣化解析方法より得られた半導体集積回路劣化情報を入力とし、半導体集積回路の機能及び半導体集積回路全体に対し各入力劣化成分の設計における性能マージンとの比較により回路の前記性能マージンを確保する回路修正方法の妥当性を判断することを特徴とする。
【００３１】
また、本発明の半導体集積回路の設計評価方法は、上記性能マージンを確保する回路修正方法と従来のレイアウト修正による回路修正方法を比較し、どちらか一方の修正容易な方を判断する工程を含むことを特徴とする。
【００３２】
また、本発明の半導体集積回路の設計評価方法は、上記劣化情報解析方法で得られた半導体集積回路劣化情報を入力とし、前記劣化情報を回路シミュレーションのパラメータとして考慮した動作解析を行う工程を含む。
【００３３】
また、上記レイアウト検証により得られたプラズマチャージングダメージを示す値としてのアンテナ値より、半導体集積回路劣化解析方法により前記プラズマチャージングダメージによる半導体集積回路劣化情報を得る工程と、前記プラズマチャージングダメージ半導体集積回路劣化情報より記載の方法により、レイアウト検証結果に対し回路修正が必要な対象レイアウトを判断するようにしてもよい。
【００３４】
また、上記レイアウト検証により得られたプラズマチャージングダメージを示す値としてのアンテナ値より、上記半導体集積回路劣化解析を行い、前記プラズマチャージングダメージによる半導体集積回路劣化情報を得る工程と、前記プラズマチャージングダメージ半導体集積回路劣化情報よりレイアウト検証結果に対し回路修正方法を判断するようにしてもよい。
【００３５】
なお、前記プラズマチャージングダメージの大きさとしてのアンテナ値を求める計算式は、その値の正確性を追及する為、以下に述べるような現象をその計算要素として加えても良い。
【００３６】
従来は、アンテナチェックにおいてはTrのゲート端子に対して直接接続された配線からのプラズマチャージング効果すなわち直接ダメージのみをチェックしていたが、近年プロセスにおいてTrのソース及びドレイン端子に接続された配線に対するプラズマチャージング効果が、上記Trのゲート端子にチャージングアップし、上記ゲート端子にダメージを与える現象が確認されており、近傍の配線に対する拡散層接続の配線面積など間接ダメージについても前記アンテナ値の計算要素として含むようにするのが好ましい。
【００３７】
また、従来アンテナチェックにおいては配線層毎にゲートに直接接続された対象配線層の面積のみをプラズマチャージングの対象としているが、上記ゲートに直接接続された配線に対し上層の配線の製造工程において、直接電気的に接続されていない配線から下層配線に対し、絶縁膜を通してプラズマが伝播するような現象が確認されており、この上下配線関係により抽出したアンテナ効果の要素をアンテナ値の計算要素として含むようにするのが好ましい。
【００３８】
また、従来アンテナチェックにおいては配線層毎にゲートに直接接続された検証対象配線層の面積のみをプラズマチャージングの対象としているが、上記ゲートに直接接続された配線に対し上層の配線の製造工程において、上層から下層配線に対し、絶縁膜を通してプラズマが到達するような現象が確認されており、この配線層をまたがる関係により抽出したアンテナ効果の要素をアンテナ値の計算要素として含むようにするのが好ましい。
【００３９】
さらにまた、従来アンテナチェックにおいて保護素子としてダイオードの挿入などが行なわれた場合、接続されているという条件においてのみ判別しそのプラズマチャージング効果への緩和効果については一律に扱われている。しかし現象としてのアンテナ効果の緩和効果としては接続される拡散層の接続状態に応じて、緩和効果を考慮するようにするのが好ましい。例えば下記のようなパラメータに対して影響を受ける。
【００４０】
第１に、接続される拡散層の面積が大きい場合、配線からのプラズマチャージングは拡散層を通して流れやすくなる為、総じてゲート部へのダメージは減少すると考えられる。よって配線層に対する接続拡散層の面積に応じてプラズマチャージングダメージへの緩和効果を変動させるようにした算出方法を持つことが好ましい。
【００４１】
第２に、接続される拡散層のウェルおよび拡散の型によって、拡散層の種類は基板コンタクト・pn型ダイオード・np型ダイオードといった種類により分けることができる、配線製造工程におけるプラズマチャージング電流は当然前記拡散層の種類によってその通過容易性が異なってくる為、前記拡散層の種類によってゲートへのプラズマチャージングダメージへの緩和効果を変動させる計算方法を持つことが好ましい。特に、同一導電型であってコンタクト構造をなしているか、接合を構成しているかに応じて変化させるのが望ましい。
【００４２】
第３に、接続された上記pn及びnp型ダイオードにおいて、ダイオード上部よりプラズマ工程において光が接合部に十分に入っている場合、ダイオードは両方向導通状態となり高いプラズマチャージングダメージの緩和効果が得られるが、前記光がダイオード上部の配線層により遮断されダイオードまで届かないとき、ダイオードは本来の整流デバイスとして働く為、プラズマチャージングダメージへの緩和効果は小さくなる。このようなダイオード上部配線層による光の遮断効果によりプラズマチャージングダメージへの緩和効果を変動させる計算方法を持つことが好ましい。
【００４３】
第４に、接続される拡散層において、拡散層の接続位置によりゲートより見てダイオードより先の配線よりのプラズマ電荷はダイオードに流れ込みやすく、ゲート−ダイオード間の配線よりのプラズマ電荷は前記ゲート及び前記拡散層ともに流れ込みやすくなる。このようなゲート・ダイオードの接続位置によりプラズマチャージングダメージへの緩和効果を変動させる計算方法を持つことが好ましい。
【００４４】
本発明に係る上記アンテナ値計算方法はマスクレイアウト検証のみに限らず、マスクレイアウト設計においても前記マスクレイアウト検証と同じ計算方法を用いることが望ましい。
【００４５】
本発明に係る劣化解析工程は、このレイアウト検証工程より得られたアンテナ値を上記設計方法に用いられる劣化情報として以下の項目内容を含んだ情報値を出力するようにしても良い。
【００４６】
第１に、得られたアンテナ値に対してそのゲート部を用いる半導体素子の種類により、そのダメージの動作影響は異なってくる為、同レイアウトより別途抽出された半導体素子の識別情報によって用意された前記半導体素子毎に異なるアンテナ値−劣化情報特性を切り替えて解析を行うことが好ましい。
【００４７】
第２に、トランジスタのゲート絶縁膜がプラズマチャージングダメージを受けると、前記プラズマチャージングダメージが大きいほどそのトランジスタにおけるリーク電流値が増加することが確認されている。従って、劣化解析工程はこのリーク電流増加を劣化情報として出力できるようにするのが好ましい。
【００４８】
第３に、トランジスタのゲート絶縁膜がプラズマチャージングダメージを受けると、前記プラズマチャージングダメージが大きいほどそのトランジスタにおけるスイッチング速度が低下することが確認されている、前記劣化解析工程はこのスイッチング速度の低下を劣化情報として出力できるようにすることが好ましい。
【００４９】
第４に、トランジスタのゲート絶縁膜がプラズマチャージングダメージを受けると、前記ゲートの配線としての抵抗値が変動する。これは前記プラズマチャージングダメージを受けたデバイス自身、及びゲート部分に接続されるデバイス動作に影響を与える。この劣化解析工程はこのゲート抵抗値の変化を劣化情報として出力できるようにすることが好ましい。
【００５０】
加えて、この劣化解析工程においてデバイス種・リーク電流・スイッチング速度・抵抗値の一部・または全体を考慮し、劣化が一定の範囲を超えた状態をデバイス破壊とみなし出力できることが好ましい。これは従来アンテナチェックにおけるエラー・非エラーの区別をより高精度に求めたものとして扱うことができ、これにより劣化が大きい点は設計評価工程を経ることなくより早い段階において修正必要と判断が可能になる。
【００５１】
本発明に係る上記設計評価工程は、劣化解析工程より得られた劣化情報によりプラズマチャージングダメージの現象に対しより適切なレイアウト修正部分・方法を得る為に以下の方法を用いても良い。
【００５２】
第１に、劣化情報と対象回路の動作性能マージンの比較を行い、劣化分に対し動作マージンが十分に確保されていると判断した場合、その部分を修正不要と判断する。
【００５３】
第２に、劣化情報と対象回路の動作性能マージンの比較を行い、不足したマージンを該当半導体素子の動作性能マージンの確保を行うことで、プラズマチャージングによる性能劣化への対策を行う方法の妥当性を判断する。
【００５４】
第３に、劣化情報と対象回路の動作性能マージンの比較を行い、上記動作性能マージンの確保による修正方法と従来のマスクレイアウトにおける配線修正やダイオードの付加による緩和効果の拡大による対策方法を設計修正容易性の観点から判断・選択を行う。
【００５５】
また上記劣化情報と対象回路の動作性能マージンの比較においては、上記劣化解析工程において得られた劣化情報を各デバイスの性能パラメータに反映させて得られたプラズマチャージングダメージによる劣化後のデバイス性能パラメータを用いて、機能毎、またはチップ全体での動作シミュレーションを行うことで、完成品レベルでの動作の検証を可能にする方法をとることが望ましい。
【発明の効果】
【００５６】
本発明によれば、レイアウト検証から得られた情報よりレイアウト設計の評価に用いることができる形にして還元することが可能となり、完成品としての半導体の動作におけるプラズマチャージングダメージの影響を評価することで、より高精度に設計修正必要部分を抽出すると共に従来の方法に加え新たな修正方法を提供し適切な方法を選択することにより、従来に比べ効率的かつ高品質の半導体設計を可能にする。
【００５７】
また、結果を回路動作への影響の指標として出力して用いることで、検証工程で出力されるアンテナ値も正確な値が求められる為、より実現象に近いモデルでのプラズマチャージング検証方法の実用化を可能にすることができる。
【００５８】
また、設計評価においても、この方法を用いることによりプラズマチャージングダメージの影響の大きい設計方法の提供が可能になる。設計は前記プラズマチャージングダメージの影響の大きい構造の改良または当該構造の回避を行うことで最初の設計工程においてもプラズマチャージングを考慮した設計手法をとることが可能となるという効果を持つ。
【発明を実施するための最良の形態】
【００５９】
以下、本発明の実施の形態について説明する。もちろん本発明は以下に述べる実施の形態に限定されるものではない。
【００６０】
本発明に係るプラズマチャージングダメージの解析方法を示す概要ブロック図を図１に、この解析方法を用いた解析フローチャート図を図２に示す。
【００６１】
図１に示すように、本実施の形態にかかるプラズマチャージングの検証ステップ１０３は、ゲート面積に対する、ゲートに接続され、プラズマを受ける導体の面積との比すなわちアンテナ比と、当該トランジスタゲートの近傍のレイアウトを含むレイアウト状態によるプラズマチャージングダメージの変動率とに基づいて、前記プラズマチャージングダメージの大きさを示すアンテナ値としてより高精度に求め、このアンテナ値に基づいてレイアウト検証を実行するようにしたことを特徴とするもので、レイアウトデータ１００の入力手段とトランジスタゲート座標及び各配線層製造工程におけるアンテナ値の出力手段を持ち、レイアウトデータ１００に基づいて、ゲート位置座標と、アンテナ値とを算出するようにしたことを特徴とするものである。ここでレイアウトデータ１００からデバイスを認識することを目的としたレイアウト検証（ステップ１０６）を行い、デバイス情報を出力しておく。
そしてこのゲート位置座標と、アンテナ値と、デバイス情報とにもとづいてプラズマチャージングダメージを解析する（ステップ１０４）。
そしてこの解析データからデバイスごとの劣化情報を得るとともに、これをＳＰＩＣＥ（Software  Process  Improvement and capability determination）パラメータとして演算を行いプラズマチャージングダメージを考慮した設計評価を行なう（ステップ１０５）
【００６２】
このレイアウト検証方法を用いて図２にフローチャートを示すように、図３のマスクレイアウト設計装置を用いて半導体集積回路の設計がなされる。図３はマスクレイアウト設計装置のブロック図である。
【００６３】
まずこのマスクレイアウト設計装置について説明する。このマスクレイアウト設計装置３００は図３に示すように、レイアウトデータＤ０からプラズマチャージングダメージ対策を施したレイアウトデータＤ１を出力するものである。３０８はアンテナ比性能劣化値テーブルであり、このテーブルを参照しつつ演算を行なうように構成されている。
【００６４】
マスクレイアウト設計装置３００はレイアウトデータＤ０を入力するレイアウトデータ入力手段３０１と、入力されたレイアウト情報から後述するように、アンテナ値を算出するアンテナ値算出手段３０２と、あらかじめ設定されているアンテナ値の基準に基づいてアンテナ値を判定する基準判定手段３０３と、このアンテナ値からアンテナ値性能劣化値テーブル３０８を参照してアンテナ値を特性劣化値に変換するアンテナ値・特性劣化値変換手段３０４と、プラズマチャ-ジング劣化後の動作をシミュレーションする動作シミュレーション手段３０６と、修正必要性の有無を判断する修正必要性判断手段３０７と、修正方法判断手段３１０と、レイアウト修正手段３０９とを含むことを特徴とする。そしてレイアウト修正を行なう必要のあるものはレイアウト修正手段３０９で、レイアウト修正は行なわず動作マージンのみを確保するものは、動作マージン確保手段３１１で動作マージンを調整する。修正の必要性がある場合には修正方法を判断する修正方法判断手段３１０と、判断結果に従い、レイアウト修正手段３０９によってレイアウト修正を行なうものと、動作マージン確保手段３１１によって動作マージンを確保するようにレイアウトデータを修正するものといずれかを実行するようにしたことを特徴とする。
【００６５】
次にこのマスクレイアウト設計装置を用いた設計方法について図２に示すフローチャートを参照しつつ説明する。
まずレイアウト情報に基づいて各トランジスタゲート端子についてプラズマチャージングダメージを表すアンテナ値を求める（ステップ２０１）。
そしてこのアンテナ値が最高基準を満たしているか否かを判断し（ステップ２０２）、満たしていない場合は最低基準を満たしているか否かを判断する（ステップ２０３）。
そしてこの判断ステップ２０３で最低基準を満たしている場合はアンテナ値と半導体集積回路パラメータの劣化特性に基づいて後述するように各デバイスのパラメータ変動分を抽出する（ステップ２０４）。
そして各デバイスのプラズマチャージングダメージでの劣化後のパラメータ値を推定する（ステップ２０５）。
さらに劣化パラメータを用いた半導体動作シミュレーションより所定動作に対するマージンを計測する（ステップ２０６）。
そしてマージンが十分に確保されているか否かを判定し、確保されていると判定された場合には終了する（ステップ２０７）。
一方判断ステップ２０３で最低基準を満たしていないと判断された場合はレイアウト修正（ステップ２０８）を経て再度アンテナ値を求めるステップに戻る（ステップ２０１）。
また判定ステップ２０７でマージンが十分に確保されていないと判定された場合には劣化程度により修正方法を判定する（ステップ２０９）。
そして、ステップ２０９で判定された修正方法に従い、デバイス動作マージンを確保し（ステップ２１０）終了するか、レイアウト修正（ステップ２０８）を経て再度アンテナ値を求めるステップに戻る（ステップ２０１）。
【００６６】
次にアンテナ値の算出について説明する。
プラズマチャージングダメージ検証ステップ１０３において、下層よりｘ番目の配線層をMxとすると、Mx生成時のアンテナ値の計算基本式は
アンテナ値＝{Ｋ１×AREA(Mx)}／AREA(Gate)
で表される。ここでＫ１は拡散層接続条件によって変動させるべき係数、AREAを同一接続上の該当レイアウトの面積とする。
【００６７】
図４に示すようにゲートＧが配線層Ｌ１、Ｌ２、Ｌ１を通じて拡散層Ｄに接続されている場合、M2以降上層生成時のプラズマチャージングダメージは拡散層接続による緩和効果を受ける。この緩和効果を前記アンテナ値計算式に適用すると、係数Ｋ１は
Ｋ１＝AREA(Gate)／{Ｋ２×AREA(Diode)+AREA(Gate)}
とすることができる。Ｋ２を同面積に対するゲート・拡散層へのプラズマチャージングの電流入量比率とする。
【００６８】
図５（ａ）乃至（ｄ）に示すように、基板表面に形成した拡散層は、拡散型・ウェル型によりコンタクトまたはダイオードのいずれかを形成している。基板コンタクトは図５（ａ）および（ｂ）に示すようにpp型またはnn型を形成しており、ダイオードは図５（ｃ）および（ｄ）に示すようにpn型およびnp型ダイオードを形成している。
プラズマチャージングダメージ緩和効果の観点で考えるとこのような拡散層は拡散型・ウェル型の一致する基板コンタクトはウェルまで導通が確保されており、pn型およびnp型ダイオードを形成する拡散層と比較しプラズマの退避経路としての効果が大きくなる。
この拡散層種類によるプラズマチャージングダメージ緩和効果の違いを前記アンテナ値計算式の拡散層部に適用すると、
AREA(Diode)=AREA(pp nn Diode)+Ｋ３×AREA(pn Diode)+Ｋ４×AREA(np Diode)
とすることができる。ここでpp nn Diodeとは基板コンタクトを表す。Ｋ３・Ｋ4は同面積での基板コンタクトに対するpn型及びnp型ダイオードのプラズマチャージングダメージ緩和効果の大きさの比率を表す。
このようにして、緩和効果の違いによる効果を作業性よく検出することができる。
【００６９】
一方、図６に示すように、接続されたpn型及びnp型ダイオードの上部において配線層が存在する時、遮蔽効果より拡散層のプラズマチャージングダメージ緩和効果は変動する。
ここで、拡散層および配線層を上部より見たレイアウト図における図形演算によって、
Mx製造時配線層により覆われているダイオード領域を
Close pn Diode Mx = pn Diode − M1 − M2 … − Mx
Close np Diode Mx = np Diode − M1 − M2 … − Mx
Mx製造時配線層により覆われていないダイオードを
open n Diode Mx = pn Diode − close pn Diode Mx
open p Diode Mx = np Diode − close np Diode Mx
とする。ここで演算子「−」は上部より見たレイアウトにおいて重なる部分を除くという図形演算を意味する。
とすると、アンテナ計算式におけるpn型及びnp型ダイオードは
AREA(pn Diode) = AREA(open pn Diode Mx) + Ｋ６×AREA(close pn Diode Mx)
AREA(np Diode) = AREA(open np_Diode Mx) +Ｋ７×AREA(close np Diode Mx)
とすることができる。ここでＫ６、Ｋ７はダイオードの配線遮蔽によるプラズマチャージングダメージ緩和効果の減少比率とする。
【００７０】
上記各式をまとめると、アンテナ計算式において
Ｋ１=AREA(Gate)／{Ｋ２×{AREA(pp nn Diode)+Ｋ３×(AREA(open pn Diode Mx)+Ｋ６×AREA(close pn Diode Mx))+Ｋ４×(AREA(open np Diode Mx)+Ｋ７×AREA(close np Diode Mx))}+AREA(Gate)}
となり、これは接続拡散層の面積・種類および上層配線による遮蔽効果を考慮した計数となる。
【００７１】
図７のようにMx層生成時VIAを介さずMx-1層への配線層間絶縁膜を通過してのプラズマチャージングが発生する。
ここでMx層生成時のMx-1層の状態は、
Mx-1 under Mx = Mx-1 × Mx
Mx-1 under MxEdge = Mx-1 × M1Edge
Mx-1 not under Mx = Mx-1 - Mx-1 under Mx
とに分けられる。ここで演算子「×」は、前後レイヤの重なっている部分を表す。
とするとアンテナ計算式上メタル面積部は、
AREA(Mx) = AREA(Mx) +Ｋ８AREA(Mx-1 under Mx) +Ｋ９AREA(Mx-1 under MxEdge) +Ｋ10AREA(Mx-1 not under Mx)
と書き直すことができる。
【００７２】
Trゲート部は直接接続された配線部からだけではなく、Trソース・ドレイン端子に接続された長配線部よりもプラズマチャージングダメージを受けることとなる。
これは、ソース・ドレインに接続される配線面積をAREA(Mx OD)とした時、アンテナ計算式が
アンテナ値 = {Ｋ１×AREA(Mx)}／AREA(Gate) + {Ｋ１’×AREA(Mx_OD)}／AREA(Gate)
と書き直されることを表す。ここでＫ１’及びAREA(Mx OD)は上記Ｋ１及びAREA(Mx)で述べた要素を含むことができる。
【００７３】
図８に示すように、大面積MxがTrゲート及び拡散層に接続されている場合、その接続位置によりプラズマチャージングのゲート流入量が異なってくる。そこでMxを拡散層に接続するVIA位置にて仮想的に切断し、
Mx diff0 = Mx - Mx上OD接続VIA部分
と定義すると、Mx_diff0はゲート部へのプラズマチャージングへの影響が大きい部分と考えられる。
【００７４】
レイアウト検証上、配線層Mxを用いずMx_diff0を配線層の代わりに用いて接続を取り直すことにより、ゲートに対してもっとも近い拡散層までの配線のみが接続される。
よって、アンテナ計算式の基本式に
＋ {Ｋ１１× AREA(Mx diff0)} ÷ AREA(Gate)
を追加アンテナ値として加えることで拡散層接続位置を考慮した計算式を実現できる。
【００７５】
図２に示されるプラズマチャージングダメージ解析ステップ１０４は図９に示すように前記プラズマチャージングダメージ検証ステップ１０２より出力されたアンテナ値９０１を入力とし、プラズマチャージングダメージ解析部９０２において別途プロセス実績により得られたデバイス毎のアンテナ値−デバイス劣化特性図と比較することによってプラズマチャージングダメージによるデバイス劣化量の値としてリーク電流増加・動作遅延時間をデバイス劣化パラメータ９０３として出力する。ここで図９において（ａ）はリーク電流とアンテナ値との関係を測定した結果であり、（ｂ）は時間と出力変化との関係のアンテナ値による変化を測定した結果であり、（ｃ）はゲート抵抗率とアンテナ値との関係を測定した結果である。このようにアンテナ値に対し種々の変化をよみとることができる
【００７６】
得られたデバイス劣化量の値を対象デバイスの持つ元のSPICEパラメータに反映させることによってデバイスのプラズマチャージングを受けた後の劣化パラメータ推定値を得る。
【００７７】
図１に示されるプラズマチャージングダメージ設計評価ステップ１０５は前記劣化パラメータ推定値を入力とし、劣化後データを用いて１チップレベルでの動作シミュレーションを行うことで、完成品レベルでの動作の評価を行うことが可能になる。
【００７８】
動作シミュレーションにより規定動作に対し、製品レベルでの信頼性動作マージンが確認された場合レイアウトは修正不要と判断する。前記信頼性動作マージンが不足する場合、その不足分が小さい場合は該当デバイスの動作マージンを補うことで修正を行うことが可能になる。不足分が大きい場合は、前記アンテナ値そのものを小さくする必要があるため配線レイアウトを変更することが必要となる。
例としてデバイス劣化量として、プラズマチャージングダメージによるトランジスタの動作遅延の値が得られた場合、その値を回路図上のトランジスタに対する入力遅延情報に足し合わせ、その情報を用いて設計時と同様の方法でタイミング検証を行うことにより、プラズマチャージングダメージによる劣化後の動作を検証することが可能となる。
その際、クロックラインなど、タイミング条件が厳しいラインに対しては修正条件に関しても厳しい条件を持たせることが可能になる。
【産業上の利用可能性】
【００７９】
本発明にかかるレイアウト検証方法は、レイアウト情報からプラズマチャージングダメージを検証することによって得られた情報に基づいて、レイアウト設計の評価に用いることができる形にして還元する工程を有し、完成品としての半導体の動作におけるプラズマチャージングダメージの影響評価により、半導体産業において効率的かつ高品質の半導体設計を可能にするという効果を有するため、微細プロセスにおける歩留まり低下対策として有用である。
【図面の簡単な説明】
【００８０】
【図１】本発明の実施の形態に係るプラズマチャージングダメージの解析方法の概略ブロック図である。
【図２】本発明に係るプラズマチャージングダメージの解析方法のフローチャート図である。
【図３】本発明に係るプラズマチャージングダメージ解析方法を用いたマスクレイアウト設計装置の構成図である。
【図４】拡散層接続時におけるプラズマチャージングダメージ緩和効果の概略図である。
【図５】プラズマチャージングダメージ緩和効果を持つ拡散層の種類を示す図である。
【図６】拡散層の配線による光遮蔽効果のアンテナ値の計算における図形演算の概略を示す図である。
【図７】配線層間膜を介した３次元的配線のアンテナ値の計算における図形演算の概略を示す図である。
【図８】拡散層接続位置を考慮したアンテナ値の計算における図形演算及び接続の概略を示す図である。
【図９】プラズマチャージングダメージ解析工程におけるデータ変換の処理を表す図である。
【図１０】プラズマチャージングダメージの現象を示す図である。
【符号の説明】
【００８１】
Ｍ１  第1層配線
Ｍ２  第２層配線
【図１】
2006140349.tif 000003
【図２】
2006140349.tif 000004
【図３】
2006140349.tif 000005
【図４】
2006140349.tif 000006
【図５】
2006140349.tif 000007
【図６】
2006140349.tif 000008
【図７】
2006140349.tif 000009
【図８】
2006140349.tif 000010
【図９】
2006140349.tif 000011
【図１０】
2006140349.tif 000012