(57)【要約】【課題】出力トランジスタの実装領域内に配線の設置範囲を制限することで配線抵抗を低減させ、高集積度と高出力とを共に向上させるＢＴＬ増幅装置を提供する。【解決手段】四つのトランジスタ部(10〜13)が出力トランジスタ領域(100)を格子状に分割する。横方向で隣接する第一、第三のトランジスタ部(10、11)間では半導体領域(102、104、106)が横方向であり、縦方向で隣接する第一、第二のトランジスタ部(10、11)間、及び第三、第四のトランジスタ部(12、13)間では半導体領域(102、104、106)の方向が直交する。第一、第三のトランジスタ部(10、12)は第一の配線(51)で電源端子(1)に接続され、第二、第四のトランジスタ部(11、13)は第二の配線(52)で接地端子(2)に接続される。第一、第二のトランジスタ部(10、11)は第三の配線(53)で第一の出力端子(3)に接続され、第三、第四のトランジスタ部(12、13)は第四の配線(54)で第二の出力端子(4)に接続される。【選択図】        図1
2006140231.tif 000002
【特許請求の範囲】
【請求項１】
基板；
前記基板上の矩形領域を実質的に格子状に分割する四つの矩形部分であり、前記矩形部分それぞれの縦又は横方向に平行な三つのｎ型又はｐ型の半導体領域から成るトランジスタ、をそれぞれ含む第一から第四までのトランジスタ部；
一定の電位に維持される電源端子；
接地端子；
外部の負荷に接続される第一と第二との出力端子；
前記基板の横方向で隣接する前記第一と第三とのトランジスタ部を前記電源端子に接続する第一の配線；
前記基板の横方向で隣接する前記第二と第四とのトランジスタ部を前記接地端子に接続する第二の配線；
前記基板の縦方向で隣接する前記第一と第二とのトランジスタ部を前記第一の出力端子に接続する第三の配線；及び、
前記基板の縦方向で隣接する前記第三と第四とのトランジスタ部を前記第二の出力端子に接続する第四の配線；
を有するＢＬＴ増幅装置であり、
前記第一と第三とのトランジスタ部間では前記半導体領域が平行であること、
前記第一と第二とのトランジスタ部間では前記半導体領域の方向が直交すること、及び、
前記第三と第四とのトランジスタ部間では前記半導体領域の方向が直交すること、
を特徴とするＢＬＴ増幅装置。
【請求項２】
前記トランジスタがＮＰＮトランジスタである、請求項１に記載のＢＴＬ増幅装置。
【請求項３】
前記第一と第三とのトランジスタ部が前記トランジスタとしてＰＮＰトランジスタを含み、前記第二と第四とのトランジスタ部が前記トランジスタとしてＮＰＮトランジスタを含む、請求項１に記載のＢＴＬ増幅装置。
【請求項４】
前記トランジスタがｎチャネルＭＯＳＦＥＴである、請求項１に記載のＢＴＬ増幅装置。
【請求項５】
前記第一と第三とのトランジスタ部が前記トランジスタとしてｐチャネルＭＯＳＦＥＴを含み、前記第二と第四とのトランジスタ部が前記トランジスタとしてｎチャネルＭＯＳＦＥＴを含む、請求項１に記載のＢＴＬ増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路で構成されたＢＴＬ（Balanced Transformerless、又はBridge-Tied Load）増幅装置に関する。
【背景技術】
【０００２】
ＢＬＴ増幅装置は、消費電力の比較的高い電子機器、例えば音響機器のパワーアンプやテレビ受信機の音声出力装置等で電力増幅装置として多用される。ＢＬＴ増幅装置は単出力の出力回路を二つ含み、それらを逆位相で駆動する。各出力回路の出力端子間には負荷（例えばスピーカ）が接続される。それにより、各出力回路から出力されるべき電圧の振幅が負荷に印加されるべき電圧の振幅の半分で良い。電圧振幅が半分で良いことは消費電力が低いことを意味する。こうして、ＢＴＬ増幅装置は単出力の増幅装置より回路素子の耐圧又は電流容量が小さくても良いので、小型化及び省電力化が容易である。それらの特徴は特にＩＣ化に有利である。
ＢＴＬ増幅装置は更に上記の特徴から、近年では携帯電話等の携帯型情報処理機器で頻繁に利用される。
【０００３】
図6は、従来のＢＴＬ増幅装置に含まれる出力トランジスタに対するマスク配置図の一例である（例えば特許文献１、２参照）。
このＢＴＬ増幅装置の出力トランジスタは基板上の矩形領域100に実装される。その矩形領域100は四つの矩形部分10、11、12、13に格子状に分割される。各矩形部分10、11、12、13は単一のトランジスタと等価である。以下、矩形部分10、11、12、13を第一〜第四のトランジスタ部という。
各トランジスタ部10、11、12、13では、横方向に平行な第一〜第三のｎ型又はｐ型の半導体領域102、104、106が縦方向で交互に配置される（図7参照）。例えば、第一〜第三の半導体領域102、104、106はそれぞれ、ｎ型、ｎ型、ｐ型の半導体領域であり、ＮＰＮトランジスタのコレクタ領域、エミッタ領域、ベース領域を構成する。第一と第二との半導体領域102、104にはそれぞれ、第一と第二とのコンタクト103、105が設置される。
【０００４】
第一のトランジスタ部10縁辺には電源端子1が設置される（図6参照）。電源端子1は外部の定電圧源（図示せず）に接続され、一定の電位に維持される。
第二と第四とのトランジスタ部11、13の中間の縁辺には接地端子2が設置される。
第二と第四とのトランジスタ部11、13の各縁辺には第一と第二との出力端子3、4が設置される。第一と第二との出力端子3、4間には、例えばスピーカ等、外部の負荷が接続される。
【０００５】
四つのトランジスタ部10、11、12、13は四つの配線51、52、53、54で覆われる。これらの配線51、52、53、54は好ましくはアルミニウム等から成る金属配線層であり、多層配線プロセスで構成される。
四つのトランジスタ部10、11、12、13は四つの配線51、52、53、54を通して、電源端子1、接地端子2、及び二つの出力端子3、4に以下のように接続される。
【０００６】
横方向で隣接する第一と第三とのトランジスタ部10、12では、コレクタ領域102が第一のコンタクト103を通して第一の配線51に接続される。第一の配線51は電源端子1に接続される。
横方向で隣接する第二と第四とのトランジスタ部11、13では、エミッタ領域104が第二のコンタクト105を通して第二の配線52に接続される。第二の配線52は接地端子2に接続される。
縦方向で隣接する第一と第二とのトランジスタ部10、11では、エミッタ領域104が第二のコンタクト105を通して第三の配線53に接続される。第三の配線53は第一の出力端子3に接続される。
縦方向で隣接する第三と第四とのトランジスタ部12、13では、コレクタ領域102が第一のコンタクト103を通して第四の配線54に接続される。第四の配線54は第二の出力端子4に接続される。
【０００７】
こうして、第一と第二とのトランジスタ部10、11は、電源端子1と接地端子2との間に直列に接続された二つのトランジスタと等価であり、一つのプッシュプル型出力回路を構成する。同様に、第三と第四とのトランジスタ部12、13は、電源端子1と接地端子2との間に直列に接続された二つのトランジスタと等価であり、別のプッシュプル型出力回路を構成する。
【０００８】
四つのトランジスタ部10、11、12、13のベース領域106は四つの配線51、52、53、54とは別の配線を通して外部のプリアンプに接続される（図示せず）。それらのプリアンプを通して、第三と第四とのトランジスタ部12、13のプッシュプル動作は第一と第二とのトランジスタ部10、11のプッシュプル動作とは逆位相に制御される。すなわち、二つのプッシュプル型出力回路が逆位相で駆動される。その結果、二つの出力端子3、4間の電圧振幅は各出力端子3、4の電位変化の振幅の二倍と等しい。
【０００９】
【特許文献１】特開昭61-142763号公報
【特許文献２】特開平2-132838号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
トランジスタ部10、11、12、13の集積度を更に向上させるには、配線51、52、53、54の更なる微細化を要する。
しかし、従来のＢＬＴ増幅装置では、トランジスタ部10、11、12、13に対する電源端子1、接地端子2、及び二つの出力端子3、4の設置場所が、例えば図6に示される位置に限定される。特に電源端子1は他の端子2、3、4からできるだけ離れて設置され、それらの間の短絡が防止される。一方、第三と第四との配線53、54がトランジスタ部10、11、12、13の縦方向と平行に（すなわち、各トランジスタ部10、11、12、13に含まれる横方向の半導体領域102、104、106に対して直角に）直線的に伸びる。第一の配線51を第三と第四との配線53、54の両方からできるだけ離してそれらの間の短絡を防ぐには、第一の配線51は第一と第三とのトランジスタ部10、12の外側にはみ出さざるを得ない。すなわち、第一の配線51は他の配線より長くならざるを得ない。
従って、配線の抵抗を低く抑えたまま、集積度を更に向上させることが困難であった。配線抵抗の上昇は電力損失を増大させ、出力電力を低減させるので好ましくない。
【００１１】
本発明は、出力トランジスタが実装される領域内に配線の設置範囲を制限することにより配線の抵抗を低減させ、それにより高集積度と高出力とを共に向上させるＢＴＬ増幅装置、の提供を目的とする。
【課題を解決するための手段】
【００１２】
本発明によるＢＬＴ増幅装置は、
基板；
基板上の矩形領域を実質的に格子状に分割する四つの矩形部分であり、矩形部分それぞれの縦又は横方向に平行な三つのｎ型又はｐ型の半導体領域から成るトランジスタ、をそれぞれ含む第一から第四までのトランジスタ部；
一定の電位に維持される電源端子；
接地端子；
外部の負荷に接続される第一と第二との出力端子；
基板の横方向で隣接する第一と第三とのトランジスタ部を電源端子に接続する第一の配線；
基板の横方向で隣接する第二と第四とのトランジスタ部を接地端子に接続する第二の配線；
基板の縦方向で隣接する第一と第二とのトランジスタ部を第一の出力端子に接続する第三の配線；及び、
基板の縦方向で隣接する第三と第四とのトランジスタ部を第二の出力端子に接続する第四の配線；
を有する。
【００１３】
このＢＬＴ増幅装置では、第一と第二とのトランジスタ部が電源端子と接地端子との間に直列に接続された二つのトランジスタと等価であり、一つのプッシュプル型出力回路を構成する。同様に、第三と第四とのトランジスタ部が電源端子と接地端子との間に直列に接続された二つのトランジスタと等価であり、別のプッシュプル型出力回路を構成する。それら二つのプッシュプル型出力回路は逆位相で駆動される。
【００１４】
本発明による上記のＢＬＴ増幅装置は特に、
第一と第三とのトランジスタ部間では上記の半導体領域が平行であること、
第一と第二とのトランジスタ部間では上記の半導体領域の方向が直交すること、及び、
第三と第四とのトランジスタ部間では上記の半導体領域の方向が直交すること、
を特徴とする。
【００１５】
上記の半導体領域から成るトランジスタは好ましくはＮＰＮトランジスタである。その他に、第一と第三とのトランジスタ部が上記のトランジスタとしてＰＮＰトランジスタを含み、第二と第四とのトランジスタ部が上記のトランジスタとしてＮＰＮトランジスタを含んでも良い。更にその他に、上記のトランジスタがｎチャネルＭＯＳＦＥＴであっても良く、又は、第一と第三とのトランジスタ部が上記のトランジスタとしてｐチャネルＭＯＳＦＥＴを含み、第二と第四とのトランジスタ部が上記のトランジスタとしてｎチャネルＭＯＳＦＥＴを含んでも良い。
【００１６】
ＢＬＴ増幅装置では一般に、電源端子が接地端子と二つの出力端子とのいずれからもできるだけ離れて設置されてそれらの間の短絡が防止されるように、各端子の設置可能な場所が限定される。
一方、本発明によるＢＬＴ増幅装置では、第一と第三とのトランジスタ部に含まれる半導体領域の方向が、第二と第四とのトランジスタ部に含まれる半導体領域の方向と直交する。そのとき、第三と第四との配線は好ましくは、各トランジスタ部に含まれる半導体領域のいずれとも直交するように屈曲する。それにより、第一の配線が第三と第四との配線と交差することなく、第一と第三とのトランジスタ部の領域上に収まる。こうして、第一〜第四の配線は全て、四つのトランジスタ部が実装される領域内に設置される。従って、本発明によるＢＬＴ増幅装置は従来の装置より配線が短いので、それらの抵抗が低い。
【発明の効果】
【００１７】
本発明によるＢＬＴ増幅装置では上記の通り、出力トランジスタが実装される領域内に配線の設置範囲が制限されるので配線の抵抗が低い。それにより、電力損失が低減するので、出力電力が向上する。こうして、高集積度と高出力とが共に向上する。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の最良の実施形態について、図面を参照しつつ説明する。
《実施形態１》
図1は、本発明の実施形態１によるＢＴＬ増幅装置に含まれる出力トランジスタ100に対するマスク配置図である。
このＢＴＬ増幅装置の出力トランジスタ100は基板上の矩形領域に実装される。その矩形領域100は四つの矩形部分、すなわち、第一〜第四のトランジスタ部10、11、12、13に格子状に分割される。
【００１９】
第一〜第四のトランジスタ部10、11、12、13はそれぞれ、単一のトランジスタと等価である。第一と第三とのトランジスタ部10、12では、縦方向に平行な第一〜第三の半導体領域102、104、106が横方向で交互に配置される。第二と第四とのトランジスタ部11、13では、横方向に平行な第一〜第三の半導体領域102、104、106が縦方向で交互に配置される。すなわち、矩形領域100の上半分と下半分とで半導体領域102、104、106の方向が直交する。
【００２０】
本発明の実施形態１では、第一〜第三の半導体領域102、104、106がそれぞれ、ｎ型、ｎ型、ｐ型の半導体領域であり、ＮＰＮトランジスタのコレクタ領域、エミッタ領域、ベース領域を構成する。第一と第二との半導体領域102、104にはそれぞれ、第一と第二とのコンタクト103、105が設置される。
【００２１】
第一のトランジスタ部10縁辺には電源端子1が設置される。電源端子1は外部の電圧源（図示せず）に接続され、一定の電位に維持される。
第二と第四とのトランジスタ部11、13の中間の縁辺には接地端子2が設置される。
第二と第四とのトランジスタ部11、13の各縁辺には第一と第二との出力端子3、4が設置される。第一と第二との出力端子3、4間には、例えばスピーカ等、外部の負荷が接続される。
電源端子1はこのように、接地端子2と二つの出力端子3、4とのいずれからもできるだけ離れて設置される。それにより、それらの間の短絡が防止される。
【００２２】
四つのトランジスタ部10、11、12、13は四つの配線51、52、53、54で覆われる。これらの配線51、52、53、54は好ましくはアルミニウム等から成る金属配線層であり、多層配線プロセスで構成される。
四つのトランジスタ部10、11、12、13は四つの配線51、52、53、54を通して、電源端子1、接地端子2、及び二つの出力端子3、4に以下のように接続される。
【００２３】
横方向で隣接する第一と第三とのトランジスタ部10、12では、コレクタ領域102が第一のコンタクト103を通して第一の配線51に接続される。第一の配線51は電源端子1に接続される。
横方向で隣接する第二と第四とのトランジスタ部11、13では、エミッタ領域104が第二のコンタクト105を通して第二の配線52に接続される。第二の配線52は接地端子2に接続される。
縦方向で隣接する第一と第二とのトランジスタ部10、11では、エミッタ領域104が第二のコンタクト105を通して第三の配線53に接続される。第三の配線53は第一の出力端子3に接続される。
縦方向で隣接する第三と第四とのトランジスタ部12、13では、コレクタ領域102が第一のコンタクト103を通して第四の配線54に接続される。第四の配線54は第二の出力端子4に接続される。
【００２４】
こうして、第一と第二とのトランジスタ部10、11は、電源端子1と接地端子2との間に直列に接続された二つのＮＰＮトランジスタと等価であり、一つのプッシュプル型出力回路を構成する。同様に、第三と第四とのトランジスタ部12、13は、電源端子1と接地端子2との間に直列に接続された二つのＮＰＮトランジスタと等価であり、別のプッシュプル型出力回路を構成する。その等価回路は図2の破線で囲まれる領域に示される。
【００２５】
四つのトランジスタ部10、11、12、13のベース領域106は、四つの配線51、52、53、54とは別の配線を通して外部の第一〜第四のプリアンプ6、7I、8I、9に接続される（図2参照）。第一〜第四のプリアンプ6、7I、8I、9には共通の制御信号が、入力端子5を通して外部から入力される。第二と第三とのプリアンプ7I、8Iの出力は第一と第四とのプリアンプ6、9の出力とは極性が逆である。それにより、第三と第四とのトランジスタ部12、13のプッシュプル動作は第一と第二とのトランジスタ部10、11のプッシュプル動作とは逆位相に制御される。すなわち、二つのプッシュプル型出力回路が逆位相で駆動される。その結果、二つの出力端子3、4間の電圧振幅は、各出力端子3、4の電位変化の振幅の二倍と等しい。
【００２６】
第一と第三とのトランジスタ部10、12に含まれる半導体領域102、104、106の方向が、第二と第四とのトランジスタ部11、13に含まれる半導体領域102、104、106の方向と直交する（図1参照）。そのとき、第三と第四との配線53、54は、各トランジスタ部10、11、12、13に含まれる半導体領域102、104、106のいずれとも直交するように屈曲する。それにより、第一の配線51が第三と第四との配線53、54と交差することなく、第一と第三とのトランジスタ部10、12の領域上に収まる。
【００２７】
こうして、第一〜第四の配線51、52、53、54は全て、四つのトランジスタ部10、11、12、13が実装される矩形領域内に設置される。従って、本発明の実施形態１によるＢＬＴ増幅装置は従来の装置より配線が短いので、それらの抵抗が低い。例えば、配線シート抵抗を50mΩとした場合、第一の配線51の抵抗値が従来のものより約200mΩ低減する。
その結果、電力損失が低減するので、出力が向上する。例えば、電源電圧を3Vとし、負荷抵抗を8Ωとした場合、最大出力電力が従来の装置より約3％向上する。
【００２８】
《実施形態２》
本発明の実施形態１では四つのトランジスタ部10、11、12、13がいずれもＮＰＮトランジスタを含む。一方、本発明の実施形態２では、第一と第三とのトランジスタ部10、12がＮＰＮトランジスタに代え、ＰＮＰトランジスタを含む。すなわち、第一と第三とのトランジスタ部10、12では第一〜第三の半導体領域102、104、106がそれぞれ、ｐ型、ｐ型、ｎ型の半導体領域であり、ＰＮＰトランジスタのエミッタ領域、コレクタ領域、ベース領域を構成する（図1参照）。
【００２９】
図3は本発明の実施形態２によるＢＬＴ増幅装置の等価回路を示す。第一と第三とのトランジスタ部10、12がＰＮＰトランジスタであり、エミッタとコレクタとが逆転することを除き、実施形態２の構成は実施形態１の構成と同様である。図3では図2に示される構成要素と同様な構成要素に対し、図2に示される符号と同じ符号を付す。更に、それら同様の構成要素の詳細については、実施形態１についての説明を援用する。
【００３０】
四つのトランジスタ部10、11、12、13のベース領域106は、四つの配線51、52、53、54とは別の配線を通して外部の第一〜第四のプリアンプ6、7、8I、9Iに接続される。第一〜第四のプリアンプ6、7、8I、9Iには共通の制御信号が、入力端子5を通して外部から入力される。第三と第四とのプリアンプ8I、9Iの出力は第一と第二とのプリアンプ6、7の出力とは極性が逆である。それにより、第三と第四とのトランジスタ部12、13のプッシュプル動作は、第一と第二とのトランジスタ部10、11のプッシュプル動作とは逆位相に制御される。すなわち、二つのプッシュプル型出力回路が逆位相で駆動される。その結果、二つの出力端子3、4間の電圧振幅は、各出力端子3、4の電位変化の振幅の二倍と等しい。
【００３１】
本発明の実施形態２でも実施形態１と同様、第一〜第四の配線51、52、53、54は全て、四つのトランジスタ部10、11、12、13が実装される矩形領域内に設置される。従って、本発明の実施形態２によるＢＬＴ増幅装置は従来の装置より配線の抵抗が低い。その結果、実施形態１による装置と同様、出力が向上する。
【００３２】
《実施形態３》
本発明の実施形態１では四つのトランジスタ部10、11、12、13がいずれもバイポーラトランジスタを含む。一方、本発明の実施形態３では、四つのトランジスタ部10、11、12、13がいずれもｎチャネルＭＯＳＦＥＴを含む。すなわち、第一〜第三の半導体領域102、104、106がそれぞれ、ｎ型、ｎ型、ｐ型の半導体領域であり、ｎチャネルＭＯＳＦＥＴのドレイン領域、ソース領域、ゲート領域を構成する（図1参照）。これらｎチャネルＭＯＳＦＥＴは更に、ＩＧＢＴとして構成されても良い。
【００３３】
図4は本発明の実施形態３によるＢＬＴ増幅装置の等価回路を示す。四つのトランジスタ部10、11、12、13がｎチャネルＭＯＳＦＥＴであることを除き、実施形態３の構成は実施形態１の構成と全く同様である。図4では図2に示される構成要素と同様な構成要素に対し、図2に示される符号と同じ符号を付す。更に、それら同様の構成要素の詳細については、実施形態１についての説明を援用する。
【００３４】
本発明の実施形態３でも実施形態１と同様、第一〜第四の配線51、52、53、54は全て、四つのトランジスタ部10、11、12、13が実装される矩形領域内に設置される。従って、本発明の実施形態３によるＢＬＴ増幅装置は従来の装置より配線の抵抗が低い。その結果、実施形態１による装置と同様、出力が向上する。
【００３５】
《実施形態４》
本発明の実施形態３では四つのトランジスタ部10、11、12、13がいずれもｎチャネルＭＯＳＦＥＴを含む。一方、本発明の実施形態４では、第一と第三とのトランジスタ部10、12がｎチャネルＭＯＳＦＥＴに代え、ｐチャネルＭＯＳＦＥＴを含む。すなわち、第一と第三とのトランジスタ部10、12では第一〜第三の半導体領域102、104、106がそれぞれ、ｐ型、ｐ型、ｎ型の半導体領域であり、ｐチャネルＭＯＳＦＥＴのソース領域、ドレイン領域、ゲート領域を構成する（図1参照）。
【００３６】
図5は、本発明の実施形態４によるＢＬＴ増幅装置の等価回路を示す。第一と第三とのトランジスタ部10、12がｐチャネルＭＯＳＦＥＴであり、ドレインとソースとが逆転することを除き、実施形態４の構成は実施形態３の構成と同様である。図5では図2に示される構成要素と同様な構成要素に対し、図2に示される符号と同じ符号を付す。更に、それら同様の構成要素の詳細については、実施形態１についての説明を援用する。
【００３７】
四つのトランジスタ部10、11、12、13のベース領域106は、四つの配線51、52、53、54とは別の配線を通して外部の第一〜第四のプリアンプ6、7、8I、9Iに接続される。第一〜第四のプリアンプ6、7、8I、9Iには共通の制御信号が、入力端子5を通して外部から入力される。第三と第四とのプリアンプ8I、9Iの出力は第一と第二とのプリアンプ6、7の出力とは極性が逆である。それにより、第三と第四とのトランジスタ部12、13のプッシュプル動作は、第一と第二とのトランジスタ部10、11のプッシュプル動作とは逆位相に制御される。すなわち、二つのプッシュプル型出力回路が逆位相で駆動される。その結果、二つの出力端子3、4間の電圧振幅は、各出力端子3、4の電位変化の振幅の二倍と等しい。
【００３８】
本発明の実施形態４でも実施形態１と同様、第一〜第四の配線51、52、53、54は全て、四つのトランジスタ部10、11、12、13が実装される矩形領域内に設置される。従って、本発明の実施形態４によるＢＬＴ増幅装置は従来の装置より配線の抵抗が低い。その結果、実施形態１による装置と同様、出力電力が向上する。
【産業上の利用可能性】
【００３９】
本発明によるＢＬＴ増幅装置は上記の通り、トランジスタ部に含まれる半導体領域の配向を工夫して配線抵抗を低減し、それにより高集積度と高出力とを共に向上させる。このように、本発明は明らかに産業上利用可能である。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施形態１によるＢＴＬ増幅装置に含まれる出力トランジスタ100に対するマスク配置図である。
【図２】本発明の実施形態１によるＢＴＬ増幅装置の等価回路図である。
【図３】本発明の実施形態２によるＢＴＬ増幅装置の等価回路図である。
【図４】本発明の実施形態３によるＢＴＬ増幅装置の等価回路図である。
【図５】本発明の実施形態４によるＢＴＬ増幅装置の等価回路図である。
【図６】従来のＢＴＬ増幅装置に含まれる出力トランジスタ100に対するマスク配置図である。
【図７】図6に示される従来のＢＴＬ増幅装置に含まれる四つのトランジスタ部10、11、12、13それぞれについて、三つの半導体領域102、104、106のレイアウトを示す模式図である。
【符号の説明】
【００４１】
1      電源端子
2      接地端子
3      第一の出力端子
4      第二の出力端子
10     第一のトランジスタ部
11     第二のトランジスタ部
12     第三のトランジスタ部
13     第四のトランジスタ部
51     第一の配線
52     第二の配線
53     第三の配線
54     第四の配線
100    出力トランジスタ領域
102    第一の半導体領域
103    第一のコンタクト
104    第二の半導体領域
105    第二のコンタクト
106    第三の半導体領域
【図１】
2006140231.tif 000003
【図２】
2006140231.tif 000004
【図３】
2006140231.tif 000005
【図４】
2006140231.tif 000006
【図５】
2006140231.tif 000007
【図６】
2006140231.tif 000008
【図７】
2006140231.tif 000009
【手続補正書】
【提出日】平成16年11月25日(2004.11.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
基板；
前記基板上の矩形領域を実質的に格子状に分割する四つの矩形部分であり、前記矩形部分それぞれの縦又は横方向に平行な三つのｎ型又はｐ型の半導体領域から成るトランジスタ、をそれぞれ含む第一から第四までのトランジスタ部；
一定の電位に維持される電源端子；
接地端子；
外部の負荷に接続される第一と第二との出力端子；
前記基板の横方向で隣接する前記第一と第三とのトランジスタ部を前記電源端子に接続する第一の配線；
前記基板の横方向で隣接する前記第二と第四とのトランジスタ部を前記接地端子に接続する第二の配線；
前記基板の縦方向で隣接する前記第一と第二とのトランジスタ部を前記第一の出力端子に接続する第三の配線；及び、
前記基板の縦方向で隣接する前記第三と第四とのトランジスタ部を前記第二の出力端子に接続する第四の配線；
を有するＢＴＬ増幅装置であり、
前記第一と第三とのトランジスタ部間では前記半導体領域が平行であること、
前記第一と第二とのトランジスタ部間では前記半導体領域の方向が直交すること、及び、
前記第三と第四とのトランジスタ部間では前記半導体領域の方向が直交すること、
を特徴とするＢＴＬ増幅装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
ＢＴＬ増幅装置は、消費電力の比較的高い電子機器、例えば音響機器のパワーアンプやテレビ受信機の音声出力装置等で電力増幅装置として多用される。ＢＴＬ増幅装置は単出力の出力回路を二つ含み、それらを逆位相で駆動する。各出力回路の出力端子間には負荷（例えばスピーカ）が接続される。それにより、各出力回路から出力されるべき電圧の振幅が負荷に印加されるべき電圧の振幅の半分で良い。電圧振幅が半分で良いことは消費電力が低いことを意味する。こうして、ＢＴＬ増幅装置は単出力の増幅装置より回路素子の耐圧又は電流容量が小さくても良いので、小型化及び省電力化が容易である。それらの特徴は特にＩＣ化に有利である。
ＢＴＬ増幅装置は更に上記の特徴から、近年では携帯電話等の携帯型情報処理機器で頻繁に利用される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
トランジスタ部10、11、12、13の集積度を更に向上させるには、配線51、52、53、54の更なる微細化を要する。
しかし、従来のＢＴＬ増幅装置では、トランジスタ部10、11、12、13に対する電源端子1、接地端子2、及び二つの出力端子3、4の設置場所が、例えば図6に示される位置に限定される。特に電源端子1は他の端子2、3、4からできるだけ離れて設置され、それらの間の短絡が防止される。一方、第三と第四との配線53、54がトランジスタ部10、11、12、13の縦方向と平行に（すなわち、各トランジスタ部10、11、12、13に含まれる横方向の半導体領域102、104、106に対して直角に）直線的に伸びる。第一の配線51を第三と第四との配線53、54の両方からできるだけ離してそれらの間の短絡を防ぐには、第一の配線51は第一と第三とのトランジスタ部10、12の外側にはみ出さざるを得ない。すなわち、第一の配線51は他の配線より長くならざるを得ない。
従って、配線の抵抗を低く抑えたまま、集積度を更に向上させることが困難であった。配線抵抗の上昇は電力損失を増大させ、出力電力を低減させるので好ましくない。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
本発明によるＢＴＬ増幅装置は、
基板；
基板上の矩形領域を実質的に格子状に分割する四つの矩形部分であり、矩形部分それぞれの縦又は横方向に平行な三つのｎ型又はｐ型の半導体領域から成るトランジスタ、をそれぞれ含む第一から第四までのトランジスタ部；
一定の電位に維持される電源端子；
接地端子；
外部の負荷に接続される第一と第二との出力端子；
基板の横方向で隣接する第一と第三とのトランジスタ部を電源端子に接続する第一の配線；
基板の横方向で隣接する第二と第四とのトランジスタ部を接地端子に接続する第二の配線；
基板の縦方向で隣接する第一と第二とのトランジスタ部を第一の出力端子に接続する第三の配線；及び、
基板の縦方向で隣接する第三と第四とのトランジスタ部を第二の出力端子に接続する第四の配線；
を有する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
このＢＴＬ増幅装置では、第一と第二とのトランジスタ部が電源端子と接地端子との間に直列に接続された二つのトランジスタと等価であり、一つのプッシュプル型出力回路を構成する。同様に、第三と第四とのトランジスタ部が電源端子と接地端子との間に直列に接続された二つのトランジスタと等価であり、別のプッシュプル型出力回路を構成する。それら二つのプッシュプル型出力回路は逆位相で駆動される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
本発明による上記のＢＴＬ増幅装置は特に、
第一と第三とのトランジスタ部間では上記の半導体領域が平行であること、
第一と第二とのトランジスタ部間では上記の半導体領域の方向が直交すること、及び、
第三と第四とのトランジスタ部間では上記の半導体領域の方向が直交すること、
を特徴とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
ＢＴＬ増幅装置では一般に、電源端子が接地端子と二つの出力端子とのいずれからもできるだけ離れて設置されてそれらの間の短絡が防止されるように、各端子の設置可能な場所が限定される。
一方、本発明によるＢＴＬ増幅装置では、第一と第三とのトランジスタ部に含まれる半導体領域の方向が、第二と第四とのトランジスタ部に含まれる半導体領域の方向と直交する。そのとき、第三と第四との配線は好ましくは、各トランジスタ部に含まれる半導体領域のいずれとも直交するように屈曲する。それにより、第一の配線が第三と第四との配線と交差することなく、第一と第三とのトランジスタ部の領域上に収まる。こうして、第一〜第四の配線は全て、四つのトランジスタ部が実装される領域内に設置される。従って、本発明によるＢＴＬ増幅装置は従来の装置より配線が短いので、それらの抵抗が低い。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
本発明によるＢＴＬ増幅装置では上記の通り、出力トランジスタが実装される領域内に配線の設置範囲が制限されるので配線の抵抗が低い。それにより、電力損失が低減するので、出力電力が向上する。こうして、高集積度と高出力とが共に向上する。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
こうして、第一〜第四の配線51、52、53、54は全て、四つのトランジスタ部10、11、12、13が実装される矩形領域内に設置される。従って、本発明の実施形態１によるＢＴＬ増幅装置は従来の装置より配線が短いので、それらの抵抗が低い。例えば、配線シート抵抗を50mΩとした場合、第一の配線51の抵抗値が従来のものより約200mΩ低減する。
その結果、電力損失が低減するので、出力が向上する。例えば、電源電圧を3Vとし、負荷抵抗を8Ωとした場合、最大出力電力が従来の装置より約3％向上する。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
図3は本発明の実施形態２によるＢＴＬ増幅装置の等価回路を示す。第一と第三とのトランジスタ部10、12がＰＮＰトランジスタであり、エミッタとコレクタとが逆転することを除き、実施形態２の構成は実施形態１の構成と同様である。図3では図2に示される構成要素と同様な構成要素に対し、図2に示される符号と同じ符号を付す。更に、それら同様の構成要素の詳細については、実施形態１についての説明を援用する。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
本発明の実施形態２でも実施形態１と同様、第一〜第四の配線51、52、53、54は全て、四つのトランジスタ部10、11、12、13が実装される矩形領域内に設置される。従って、本発明の実施形態２によるＢＴＬ増幅装置は従来の装置より配線の抵抗が低い。その結果、実施形態１による装置と同様、出力が向上する。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
図4は本発明の実施形態３によるＢＴＬ増幅装置の等価回路を示す。四つのトランジスタ部10、11、12、13がｎチャネルＭＯＳＦＥＴであることを除き、実施形態３の構成は実施形態１の構成と全く同様である。図4では図2に示される構成要素と同様な構成要素に対し、図2に示される符号と同じ符号を付す。更に、それら同様の構成要素の詳細については、実施形態１についての説明を援用する。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
本発明の実施形態３でも実施形態１と同様、第一〜第四の配線51、52、53、54は全て、四つのトランジスタ部10、11、12、13が実装される矩形領域内に設置される。従って、本発明の実施形態３によるＢＴＬ増幅装置は従来の装置より配線の抵抗が低い。その結果、実施形態１による装置と同様、出力が向上する。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
図5は、本発明の実施形態４によるＢＴＬ増幅装置の等価回路を示す。第一と第三とのトランジスタ部10、12がｐチャネルＭＯＳＦＥＴであり、ドレインとソースとが逆転することを除き、実施形態４の構成は実施形態３の構成と同様である。図5では図2に示される構成要素と同様な構成要素に対し、図2に示される符号と同じ符号を付す。更に、それら同様の構成要素の詳細については、実施形態１についての説明を援用する。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
本発明の実施形態４でも実施形態１と同様、第一〜第四の配線51、52、53、54は全て、四つのトランジスタ部10、11、12、13が実装される矩形領域内に設置される。従って、本発明の実施形態４によるＢＴＬ増幅装置は従来の装置より配線の抵抗が低い。その結果、実施形態１による装置と同様、出力電力が向上する。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
本発明によるＢＴＬ増幅装置は上記の通り、トランジスタ部に含まれる半導体領域の配向を工夫して配線抵抗を低減し、それにより高集積度と高出力とを共に向上させる。このように、本発明は明らかに産業上利用可能である。