(57)【要約】【課題】耐圧が高く且つオン抵抗が低い上に、チップ面積が小さいショットキーバリアダイオード及びダイオードアレイを実現できるようにする。【解決手段】導電性のシリコン基板２の上にバッファ層３と、アンドープの窒化ガリウムである第１の半導体層４と、アンドープのアルミニウム窒化ガリウムである第２の半導体層５とが順に形成されている。第２の半導体層５の上には、ショットキー電極６とオーミック電極７とが互いに間隔をおいて形成されている。第２の半導体層５と第１の半導体層４とバッファ層３とを貫通して、ｎ+−Ｓｉ基板２に達するビア８が形成されており、オーミック電極７とｎ+−Ｓｉ基板２とは電気的に接続されている。ｎ+−Ｓｉ基板２の裏面には裏面電極１が形成されており、オーミック電極７は基板２の裏面に引き出されている。【選択図】  図１
2006156457.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上にバッファ層を介在させて順次形成された第１の半導体層及び第２の半導体層と、
前記第２の半導体層の上に互いに間隔をおいて形成されたショットキー電極とオーミック電極と、
前記半導体基板の裏面に形成された裏面電極とを備え、
前記ショットキー電極又はオーミック電極は、少なくとも前記バッファ層を貫通するビアを介在させて前記裏面電極と電気的に接続されていることを特徴とするショットキーバリアダイオード。
【請求項２】
前記バッファ層は、前記半導体基板と比べて高抵抗であることを特徴とする請求項１に記載のショットキーバリアダイオード。
【請求項３】
前記ビアは、前記半導体基板を貫通していることを特徴とする請求項１又は２に記載のショットキーバリアダイオード。
【請求項４】
前記ビアは、前記半導体基板を貫通していないことを特徴とする請求項１又は２に記載のショットキーバリアダイオード。
【請求項５】
前記ショットキー電極は、前記オーミック電極の周囲を囲むように形成されていることを特徴とする請求項１から４のいずれか１項に記載のショットキーバリアダイオード。
【請求項６】
前記オーミック電極は平面円形状を有し、前記ショットキー電極の前記オーミック電極と対向する辺の形状は円形状であることを特徴とする請求項５に記載のショットキーバリアダイオード。
【請求項７】
前記オーミック電極は平面４角形状を有し、前記ショットキー電極の前記オーミック電極と対向する辺の形状は４角形状であることを特徴とする請求項５に記載のショットキーバリアダイオード。
【請求項８】
前記オーミック電極は平面６角形状を有し、前記ショットキー電極の前記オーミック電極と対向する辺の形状は６角形状であることを特徴とする請求項５に記載のショットキーバリアダイオード。
【請求項９】
前記ショットキー電極の外周の平面形状は、該ショットキー電極の内周の平面形状と相似していることを特徴とする請求項５から８のいずれか１項に記載のショットキーバリアダイオード。
【請求項１０】
前記ショットキー電極は、少なくとも１つの切り欠き部分を有していることを特徴とする請求項５から９のいずれか１項に記載のショットキーバリアダイオード。
【請求項１１】
前記ショットキー電極及びオーミック電極の電極の上に形成された第１の絶縁膜と、
該第１の絶縁膜の上に形成された引き出し電極とをさらに備え、
前記ショットキー電極及びオーミック電極のうち前記裏面電極と接続された電極と異なる電極が前記引き出し電極と接続されていることを特徴とする請求項１から１０のいずれか１項に記載のショットキーバリアダイオード。
【請求項１２】
前記裏面電極と電気的に接続されている電極は、前記オーミック電極であることを特徴とする請求項１から１１のいずれか１項に記載のショットキーバリアダイオード。
【請求項１３】
前記裏面電極と電気的に接続されている電極は、前記ショットキー電極であり、
前記ビアの側壁には第２の絶縁膜が形成されていることを特徴とする１から１１のいずれか１項に記載のショットキーバリアダイオード。
【請求項１４】
前記ショットキー電極の前記オーミック電極と対向する側と反対の側には、前記ショットキー電極を囲む前記第１の半導体層及び第２の半導体層からなる領域と比べて高抵抗の領域が設けられていることを特徴とする請求項５から１３のいずれか１項に記載のショットキーバリアダイオード。
【請求項１５】
前記半導体基板は、シリコン、炭化シリコン又は窒化ガリウムであることを特徴とする請求項１から１４のいずれか１項に記載のショットキーバリアダイオード。
【請求項１６】
前記第１の半導体層及び第２の半導体層は、それぞれ一般式がＩｎaＧａbＡｌcＢdＮ（但し、０≦ａ、ｂ、ｃ、ｄ≦１、ａ＋ｂ＋ｃ＋ｄ＝１である。）で表される化合物であり、且つ、第２の半導体層は第１の半導体層と比べてバンドギャップが大きいことを特徴とする請求項１から１５のいずれか１項に記載のショットキーバリアダイオード。
【請求項１７】
１つの半導体基板の上に形成された複数のショットキーバリアダイオードが互いに並列に接続されたダイオードアレイであって、
前記複数のショットキーバリアダイオードは、半導体基板の上にバッファ層を介在させて順に形成された第１の半導体層及び第２の半導体層と、
それぞれが該第２の半導体層の上に互いに間隔をおいて形成されたショットキー電極及びオーミック電極である複数の電極対と、
前記第２の半導体層の上に前記複数の電極対を覆うように形成された第１の絶縁膜と、
該第１の絶縁膜の上に形成された引き出し電極と、
前記半導体基板の裏面に形成された裏面電極とを備え、
前記複数の電極対における前記ショットキー電極及びオーミック電極のうちの一方は、少なくとも前記バッファ層を貫通するビアをそれぞれ介在させて前記裏面電極と電気的に接続され、
前記複数の電極対における前記ショットキー電極及びオーミック電極のうちの他方は、前記引き出し電極と電気的に接続されていることを特徴とするダイオードアレイ。
【請求項１８】
前記各ショットキー電極は、前記各オーミック電極の周囲を囲むように形成されていることを特徴とする請求項１７に記載のダイオードアレイ。
【請求項１９】
前記各オーミック電極は平面円形状を有し、前記各ショットキー電極の前記各オーミック電極と対向する辺の形状はそれぞれ円形状であることを特徴とする請求項１８に記載のダイオードアレイ。
【請求項２０】
前記各オーミック電極は平面４角形状を有し、前記各ショットキー電極の前記各オーミック電極と対向する辺の形状はそれぞれ４角形状であることを特徴とする請求項１８に記載のダイオードアレイ。
【請求項２１】
前記各オーミック電極は平面６角形状を有し、前記各ショットキー電極の前記各オーミック電極と対向する辺の形状はそれぞれ６角形状であることを特徴とする請求項１８に記載のダイオードアレイ。
【請求項２２】
前記各ショットキー電極の外周の平面形状は、該ショットキー電極の内周の平面形状と相似していることを特徴とする請求項１８から２１のいずれか１項に記載のショットキーバリアダイオード。
【請求項２３】
前記各ショットキー電極は、少なくとも１つの切り欠き部分を有していることを特徴とする請求項１８から２２のいずれか１項に記載のショットキーバリアダイオード。
【請求項２４】
前記複数のショットキーバリアダイオードのうち隣り合うショットキーバリアダイオードは、互いに接するように配置されていることを特徴とする請求項１７から２３に記載のダイオードアレイ。
【請求項２５】
前記複数のショットキーバリアダイオードが設けられている領域は、該領域の外周部を前記第１の半導体層及び第２の半導体層からなる領域と比べて高抵抗の領域に囲まれていることを特徴とする請求項１７から２４のいずれか１項に記載のダイオードアレイ。
【請求項２６】
前記半導体基板は、シリコン、炭化シリコン又は窒化ガリウムであることを特徴とする請求項１７から２５のいずれか１項に記載のダイオードアレイ。
【請求項２７】
前記第１の半導体層及び第２の半導体層は、それぞれ一般式がＩｎaＧａbＡｌcＢdＮ（但し、０≦ａ、ｂ、ｃ、ｄ≦１、ａ＋ｂ＋ｃ＋ｄ＝１である。）で表される化合物であり、且つ、第２の半導体層は第１の半導体層と比べてバンドギャップが大きいことを特徴とする請求項１７から２６のいずれか１項に記載のダイオードアレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ショットキーバリアダイオード及びダイオードアレイに関し、特に２次元電子ガスを用いたショットキーバリアダイオード及びダイオードアレイに関する。
【背景技術】
【０００２】
ショットキーバリアダイオード（ＳＢＤ）には高い耐圧と低いオン抵抗が求められている。高耐圧のＳＢＤを得るために、従来のシリコン（Ｓｉ）系材料を用いたＳＢＤにおいては、逆バイアスにおいて空乏層が広がるドリフト層の厚さを厚くすると共にキャリア濃度を低くすることが行われている。しかし、ドリフト層は順バイアスにおいては電子が走行する領域であるため、ドリフト層の厚さを厚くし且つキャリア濃度を低くすると、ＳＢＤのオン抵抗が上昇してしまう。
【０００３】
耐圧が高く且つオン抵抗が低いＳＢＤとして窒化ガリウム（ＧａＮ）等の窒化物系の半導体材料を用いたＳＢＤが注目されている。窒化物系の半導体材料は絶縁破壊耐圧が高いため、ドリフト層の厚さを薄くしても高い耐圧が得られるので、耐圧が高く且つオン抵抗が低いＳＢＤが得られる。以下に、従来の窒化物系の半導体材料を用いたＳＢＤについて説明する。
【０００４】
（第１の従来例）
図１７は第１の従来例（例えば、特許文献１を参照。）に係る窒化物系の半導体材料を用いたＳＢＤの断面構造を示している。図１７に示すようにｎ型のシリコン（ｎ+−Ｓｉ）基板１０２の上に窒化アルミニウム（ＡｌＮ）又はＡｌＮとＧａＮの超格子構造からなるバッファ層１０３が形成されており、バッファ層１０３の上にはｎ型のＧａＮ層１０４が形成されている。ｎ型のＧａＮ層１０４の上にはショットキー（アノード）電極１０５が形成され、基板１０２の裏面にはオーミック（カソード）電極１０１が形成されている。
【０００５】
このＳＢＤに逆バイアスが印加された場合には、空乏層がｎ型のＧａＮ層１０４の中を広がっていくため、高耐圧のＳＢＤとなる。また、順バイアスが印加された場合には、オーミック電極１０１からバッファ層１０３とｎ型のＧａＮ層１０４とを通り、ショットキー電極１０５へ電子が流れる。
【０００６】
（第２の従来例）
図１８は第２の従来例（例えば、特許文献２を参照。）に係る窒化物系の半導体材料を用いたＳＢＤの断面構造を示している。図１８に示すようにサファイア基板１１１の上にＡｌＮからなるバッファ層１１２が形成され、バッファ層１１２の上にアンドープのＧａＮ層１１３及びアンドープのＡｌＧａＮ層１１４が形成されている。ＡｌＧａＮ層１１４の上には、ショットキー電極１１５とオーミック電極１１６とが互いに間隔をおいて形成されている。ＧａＮ層１１３とＡｌＧａＮ層１１４との界面にはピエゾ分極と自発分極による電荷の供給があるため、密度が約１０13ｃｍ-2という高濃度の２次元電子ガスが形成されている。このＳＢＤに順バイアスが印加されると、ＧａＮ層１１３とＡｌＧａＮ層１１４との界面に形成された２次元電子ガスによりサファイア基板１１１と水平方向に電流が流れる。
【特許文献１】特開２００３−６０２１２号公報
【特許文献２】特開２００４−３１８９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、第１の従来例にはオン抵抗が十分小さくならないという問題がある。第１の従来例においては２次元電子ガスを用いていないため、電子の移動度は９００ｃｍ2／Ｖｓ程度であり、２次元電子ガスを用いた場合に得られる１５００ｃｍ2／Ｖｓ以上の移動度と比べると低く、オン抵抗の低減が十分でない。
【０００８】
また、第１の従来例におけるバッファ層１０３はＳｉ結晶とＧａＮ結晶との格子定数の差を緩和するために設けられている層であり、超格子構造を有しているため電子にとっては障壁となる。また、バッファ層１０３には、ｎ+−Ｓｉ基板１０２との結晶の格子定数の差に起因する多量の結晶欠陥も存在しているため、非常に高抵抗な層となっている。このため、第１の従来例においては、順方向電流を高抵抗なバッファ層１０３を介してショットキー電極からオーミック電極へ流さなければならないので、オン抵抗がさらに上昇してしまう。
【０００９】
第２の従来例においては、ショットキー電極１１５とオーミック電極１１６とは共にＡｌＧａＮ層１１４の上に形成されており、ＧａＮ層１１３とＡｌＧａＮ層１１４との界面に形成された２次元電子ガスにより順方向電流が流れる。従って、２次元電子ガスを用いているため電子の移動度が高く、オン抵抗を十分低減することができると共に、高抵抗のバッファ層によりオン抵抗が上昇することはない。
【００１０】
しかし、ショットキー電極とオーミック電極の両方が基板の表面側に形成されているため、両電極からの電気信号を外部に引き出すためのワイヤボンディングパッドをいずれも基板の表面側に形成しなければならない。ＳＢＤは通常、チップに切り出されて装置の基板上に実装される。このため、ショットキー電極とオーミック電極との両方のボンディングパッドが同一面に形成されている場合には、チップの占有面積が数１０％大きくなる。その結果、装置のサイズが増大し、コストも上昇するという問題がある。
【００１１】
さらに、第１の従来例及び第２の従来例のいずれにおいても、逆バイアスを印加した際には、ダイシング工程において機械的なダメージ受けるため多数の結晶欠陥が存在するチップの端面にも空乏層が広がるので、チップ端面において電界集中が発生してＳＢＤの耐圧が低下するという問題もある。
【００１２】
本発明では前記従来の問題を解決して、耐圧が高く且つオン抵抗が低い上に、チップ面積が小さいショットキーバリアダイオードを実現できるようにすることを目的とする。
【課題を解決するための手段】
【００１３】
前記の目的を達成するため、本発明はショットキーバリアダイオードを、バッファ層に該バッファ層を貫通するビアを設ける構成とする。
【００１４】
具体的に、本発明に係るショットキーバリアダイオードは、半導体基板の上にバッファ層を介在させて順次形成された第１の半導体層及び第２の半導体層と、第２の半導体層の上に互いに間隔をおいて形成されたショットキー電極及びオーミック電極と、半導体基板の裏面に形成されている裏面電極とを備え、ショットキー電極又はオーミック電極は、少なくともバッファ層を貫通するビアを介在させて裏面電極と電気的に接続されていることを特徴とする。
【００１５】
本発明のショットキーバリアダイオードによれば、第２の半導体層の上に互いに間隔をおいてショットキー電極及びオーミック電極が形成され、ショットキー電極又はオーミック電極は、少なくともバッファ層を貫通するビアを介在させて裏面電極と電気的に接続されているため、２次元電子ガスにより順方向電流が流れるうえ、高抵抗のバッファ層を電流が流れないので、基板の裏面に電極を設けているにもかかわらずオン抵抗の上昇が生じない。その結果、オン抵抗が低い上にチップ面積が小さなショットキーバリアダイオードを実現することが可能となる。
【００１６】
本発明のショットキーバリアダイオードにおいて、バッファ層は、半導体基板と比べて高抵抗であることが好ましい。
【００１７】
本発明のショットキーバリアダイオードにおいて、ビアは、半導体基板を貫通していることが好ましい。このような構成とすることにより、ショットキーバリアダイオードのオン抵抗をより低減することができる。
【００１８】
本発明のショットキーバリアダイオードにおいて、ビアは、半導体基板を貫通していないことが好ましい。このような構成とすることにより、ビアの形成が容易となる。
【００１９】
本発明のショットキーバリアダイオードにおいて、ショットキー電極は、オーミック電極の周囲を囲むように形成されていることが好ましい。このような構成とすることにより、チップの占有面積を増大させることなくショットキー電極の電極長を長くすることが可能となり、高耐圧のショットキーバリアダイオードを実現できる。
【００２０】
この場合において、オーミック電極は平面円形状を有し、前記ショットキー電極の前記オーミック電極と対向する辺の形状は円形状であることが好ましい。また、オーミック電極は平面４角形状を有し、前記ショットキー電極の前記オーミック電極と対向する辺の形状は４角形状であっても、オーミック電極は平面６角形状を有し、前記ショットキー電極の前記オーミック電極と対向する辺の形状は６角形状であってもよい。
【００２１】
また、この場合においてショットキー電極の外周の平面形状は、該ショットキー電極の内周の平面形状と相似していることが好ましい。このような構成とすることにより、電気的な動作が不均一な領域の発生を低減することができる。また、ショットキー電極は、少なくとも１つの切り欠き部分を有していてもよい。このような構成とすることにより、ショットキー電極の形成が容易となる。
【００２２】
本発明のショットキーバリアダイオードは、ショットキー電極及びオーミック電極の上に形成された第１の絶縁膜と、該第１の絶縁膜の上に形成された引き出し電極とをさらに備え、ショットキー電極及びオーミック電極のうち裏面電極と接続された電極と異なる電極が引き出し電極と接続されていることが好ましい。このような構成とすることにより、引き出し電極をボンディングパッドとすることが可能となるので、チップの占有面積をさらに低減することが可能となる。また、電界効果トランジスタにおけるフィールドプレート効果と同様の効果が得られるため、ショットキーバリアダイオードの耐圧を向上させることができる。
【００２３】
本発明のショットキーバリアダイオードにおいて裏面電極と電気的に接続されている電極は、オーミック電極であることが好ましい。また、裏面電極と電気的に接続されている電極は、ショットキー電極であり、ビアの側壁には第２の絶縁膜が形成されていてもよい。
【００２４】
本発明のショットキーバリアダイオードにおいて、ショットキー電極のオーミック電極と対向する側と反対の側には、前記ショットキー電極を囲む、第１の半導体層及び第２の半導体層からなる領域と比べて高抵抗の領域が設けられていることが好ましい。このような構成とすることにより、結晶状態が劣るチップの端部に空乏層が広がることを防止でき、ショットキーバリアダイオードの耐圧を向上させることができる。
【００２５】
本発明のショットキーバリアダイオードにおいて、半導体基板は、シリコン、炭化シリコン又は窒化ガリウムであることが好ましい。また、第１の半導体層及び第２の半導体層は、それぞれ一般式がＩｎaＧａbＡｌcＢdＮ（但し、０≦ａ、ｂ、ｃ、ｄ≦１、ａ＋ｂ＋ｃ＋ｄ＝１である。）で表される化合物であり、且つ、第２の半導体層は第１の半導体層と比べてバンドギャップが大きいことが好ましい。
【００２６】
本発明に係るダイオードアレイは、１つの半導体基板の上に形成された複数のショットキーバリアダイオードが互いに並列に接続されたショットキバリアダイオードアレイを対象とし、複数のショットキーバリアダイオードは、半導体基板の上にバッファ層を介在させて順に形成された第１の半導体層及び第２の半導体層と、それぞれが該第２の半導体層の上に間隔をおいて形成されたショットキー電極及びオーミック電極である複数の電極対と、第２の半導体層の上に複数対の電極を覆うように形成された第１の絶縁膜と、該第１の絶縁膜の上に形成された引き出し電極と、半導体基板の裏面に形成された裏面電極とを備え、複数の電極対におけるショットキー電極及びオーミック電極のうちの一方は、少なくともバッファ層を貫通するビアをそれぞれ介在させて裏面電極と電気的に接続され、複数の電極対におけるショットキー電極及びオーミック電極のうちの他方は、引き出し電極と電気的に接続されていることを特徴とする。
【００２７】
本発明のダイオードアレイは、複数の電極対におけるショットキー電極及びオーミック電極のうちの一方は、少なくともバッファ層を貫通するビアをそれぞれ介在させて裏面電極と電気的に接続され、複数の電極対におけるショットキー電極及びオーミック電極のうちの他方は、引き出し電極と電気的に接続されているため、オン抵抗の小さなショットキーバリアダイオードが並列に動作するので、オン抵抗を低減すると共に耐圧を高くすることが可能となる。また、ショットキー電極とオーミック電極とが基板の異なる面にそれぞれ設けられているため、占有面積を小さくすることができる。
【００２８】
本発明のダイオードアレイにおいて、各ショットキー電極は、各オーミック電極の周囲を囲むように形成されていることが好ましい。このような構成とすることにより、チップの占有面積を増大させることなくショットキー電極の電極長を長くすることが可能となる。
【００２９】
本発明のダイオードアレイにおいて、各オーミック電極は平面円形状を有し、各ショットキー電極の各オーミック電極と対向する辺の形状はそれぞれ円形状であることが好ましい。また、オーミック電極は平面４角形状を有し、各ショットキー電極の各オーミック電極と対向する辺の形状はそれぞれ４角形状であっても、オーミック電極は平面６角形状を有し、各ショットキー電極の各オーミック電極と対向する辺の形状はそれぞれ６角形状であってもよい。このような構成とすればダイオードアレイを構成するショットキーバリアダイオードを２次元的に隙間なく敷き詰めることができる。
【００３０】
また、この場合において各ショットキー電極の外周の平面形状は、該ショットキー電極の内周の平面形状と相似していることが好ましい。このような構成とすることにより、電気的な動作が不均一な領域の発生を低減することができる。また、各ショットキー電極は、少なくとも１つの切り欠き部分を有していてもよい。このような構成とすることにより、ショットキー電極の形成が容易となる。
【００３１】
本発明のダイオードアレイにおいて、複数のショットキーバリアダイオードのうち隣り合うショットキーバリアダイオードは、互いに接するように配置されていることが好ましい。このような構成とすることにより、占有面積を低減することが可能となる。
【００３２】
本発明のダイオードアレイにおいて、複数のショットキーバリアダイオードが設けられている領域は、該領域の外周部を第１の半導体層及び第２の半導体層からなる領域と比べて高抵抗の領域に取り囲まれていることが好ましい。このような構成とすることにより、チップの端部に空乏層が広がることを防止することができるので、耐圧を向上させることができる。
【００３３】
本発明のダイオードアレイにおいて、半導体基板は、シリコン、炭化シリコン又は窒化ガリウムであることが好ましい。また、第１の半導体層及び第２の半導体層は、それぞれ組成式がＩｎaＧａbＡｌcＢdＮ（但し、０≦ａ、ｂ、ｃ、ｄ≦１、ａ＋ｂ＋ｃ＋ｄ＝１である。）で表される化合物であり、且つ、第２の半導体層は第１の半導体層と比べてバンドギャップが大きいことが好ましい。このような構成とすることにより、オン抵抗の小さなダイオードアレイを確実に実現することが可能となる。
【発明の効果】
【００３４】
本発明に係るショットキーバリアダイオード及びダイオードアレイは、耐圧が高く且つオン抵抗が低い上に、チップ面積を小さくすることができる。
【発明を実施するための最良の形態】
【００３５】
（第１の実施の形態）
図１（ａ）及び図１（ｂ）は本発明の第１の実施形態に係るショットキーバリアダイオード（ＳＢＤ）であり、（ａ）は平面の構造を示し、（ｂ）は（ａ）のＩｂ−Ｉｂ線における断面の構造を示している。
【００３６】
図１（ｂ）に示すように導電性のｎ型のシリコン（ｎ+−Ｓｉ）基板２の上に厚さが１００ｎｍの窒化アルミニウム（ＡｌＮ）からなるバッファ層３が形成されている。バッファ層３は、ｎ+−Ｓｉ基板２との結晶の格子定数の差に起因する多量の結晶欠陥が存在しているため、非常に高抵抗な層である。
【００３７】
バッファ層３の上にはアンドープの窒化ガリウム（ＧａＮ）である第１の半導体層４が形成され、第１の半導体層４の上にはアンドープのアルミニウム窒化ガリウム（Ａｌ0.26Ｇａ0.74Ｎ）である第２の半導体層５とが有機金属気相堆積（ＭＯＣＶＤ）法により堆積されている。第１の半導体層４と第２の半導体層５とが形成する界面の第１の半導体層４の側には、ピエゾ分極と自発分極による１×１０13ｃｍ-2程度の高濃度の２次元電子ガス（２ＤＥＧ）が存在する。
【００３８】
第２の半導体層５の上には、順に積層された厚さがそれぞれ５０ｎｍ及び２００ｎｍのニッケル（Ｎｉ）及び金（Ａｕ）からなるショットキー（アノード）電極６と、順に積層された厚さがそれぞれ１０ｎｍ、２００ｎｍ、５０ｎｍ及び５００ｎｍのチタン（Ｔｉ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）及び金（Ａｕ）からなるオーミック（カソード）電極７とが間隔をおいて形成されている。
【００３９】
第２の半導体層５と第１の半導体層４とバッファ層３とを貫通して、ｎ+−Ｓｉ基板２に達するビア８が形成されており、オーミック電極７とｎ+−Ｓｉ基板２とは電気的に接続されている。ｎ+−Ｓｉ基板２の裏面にはｎ+−Ｓｉ基板２の側から順に積層された厚さがそれぞれ１００ｎｍ及び２０００ｎｍのクロム（Ｃｒ）及び金（Ａｕ）からなる裏面電極１が形成されており、オーミック電極７と裏面電極１とは、ビア８及びｎ+−Ｓｉ基板２を介在させて電気的に接続されている。なお、ビア８は開口部であるビアホールの底面及び側面が金属で覆われた構造であるが、ビアホールが完全に金属により充填された構造であっても同様の効果が得られる。
【００４０】
本実施形態のＳＢＤのショットキー電極６と裏面電極１との間に例えば、＋１．５Ｖ程度の順方向バイアスを印加した場合には、第１の半導体層４と第２の半導体層５との界面に形成された２ＤＥＧにより、ショットキー電極６からオーミック電極７へと電流が流れる。オーミック電極７からビア８を通ってｎ+−Ｓｉ基板２に電流が流れ、さらに裏面電極１に電流が流れる。また、ショットキー電極６からビア８に直接電流が流れる経路も存在する。ビア８はバッファ層３を貫通しているため、高抵抗のバッファ層３には電流が流れないので、高抵抗のバッファ層３によりオン抵抗が上昇することはない。
【００４１】
一方、ショットキー電極６と裏面電極１との間に逆方向バイアスが印加された場合には、ショットキー電極６の下側における第１の半導体層４及び第２の半導体層５には空乏層が広がるため、ショットキー電極６と裏面電極１との間には電流は流れない。
【００４２】
以上のように本実施形態のＳＢＤは、窒化物系の半導体層を用いているため耐圧が高いうえ、２ＤＥＧを用いているためオン抵抗を小さくすることができる。さらに、オーミック電極７が基板２の裏面に引き出されているため、ＳＢＤの占有面積が増大することはない。
【００４３】
以下に、本実施形態のＳＢＤの製造方法の一例を説明する。図２は本実施形態のＳＢＤの製造工程について断面構造を工程順に示している。まず、図２（ａ）に示すように厚さが５００μｍのｎ+−Ｓｉ基板２の上に厚さが１００ｎｍのＡｌＮからなるバッファ層３をＭＯＣＶＤ法により堆積する。次に、バッファ層３の上に第１の半導体層４として厚さが１．５μｍのアンドープのＧａＮをＭＯＣＶＤ法により堆積した後、ガス種を代えて厚さが２５ｎｍのアンドープのＡｌ0.26Ｇａ0.74Ｎを堆積することにより第２の半導体層５を形成する。
【００４４】
次に、図２（ｂ）に示すように第２の半導体層５の上にレジストを用いて所定のマスク（図示せず）を形成した後、塩素（Ｃｌ2）ガスをエッチングガスとしてドライエッチングを行い、第２の半導体層５、第１の半導体層４及びバッファ層３を貫通する深さが１．７μｍのビアホール８ａを形成し、ｎ+−Ｓｉ基板２の一部を露出させる。
【００４５】
次に、図２（ｃ）に示すようにビアホール８ａの内部及び第２の半導体層５のビアホール８ａの周辺部分に厚さがそれぞれ１０ｎｍ、２００ｎｍ、５０ｎｍ及び５００ｎｍのＴｉ、Ａｌ、Ｔｉ及びＡｕを順に蒸着した後、リフトオフし、さらに６００℃の温度で熱処理を行うことによりオーミック電極７及びビア８を同時に形成する。この場合において、オーミック電極７の上層側のＡｕは、ビアホール８ａの底部及び第２の半導体層５の表面部分において段切れが発生することを防止するためにさらに厚くしてもよい。また、蒸着とリフトオフに代えて、厚膜の形成が容易であるメッキ法によりビア８及びオーミック電極７を上層の金属膜を形成してもよい。また、オーミック電極７とビア８とは個別に形成した後、両者を配線により接続してもよい。続いて、第２の半導体層５の上に厚さがそれぞれ５０ｎｍ及び２００ｎｍのＮｉ及びＡｕを順に蒸着した後、リフトオフし、さらに熱処理を行うことによりショットキー電極６を形成する。
【００４６】
次に、図２（ｄ）に示すようにｎ+−Ｓｉ基板２の厚さが１００μｍになるまで、裏面から研磨した後、厚さがそれぞれ１００ｎｍ及び２０００ｎｍのＣｒ及びＡｕを順に蒸着して、裏面電極１を形成する。
【００４７】
なお、第１の半導体層４と第２の半導体層５とにＧａＮとＡｌ0.26Ｇａ0.74Ｎの組み合わせを用いたが、第１の半導体層４と第２の半導体層５との界面に２次元電子ガスが形成される範囲でＡｌの組成比を任意に変更してよい。また、第２の半導体層５をアンドープとしたが、ｎ型にドープしてもよい。さらに、ＧａＡｓとＡｌＧａＡｓとの組み合わせ、ＩｎＧａＡｓとＡｌＧａＡｓとの組み合わせ、ＩｎＧａＡｓとＩｎＡｌＡｓとの組み合わせ又はＩｎＧａＡｓとＩｎＰとの組み合わせ等を用いてもよい。
【００４８】
本実施形態においては、ＳＢＤの抵抗成分の低減及び放熱性の向上のためにｎ+−Ｓｉ基板２を研磨した後、裏面電極１を形成したが、ｎ+−Ｓｉ基板２を研磨せずに直接裏面電極１を形成してもよい。また、本実施形態において示した半導体層等の厚さは、形成するＳＢＤの特性に応じて任意に変更してよい。
【００４９】
（第１の実施形態の第１変形例）
図３は本発明の第１の実施形態の第１変形例に係るＳＢＤの構造を示している。図３において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。図３に示すように、本変形例のＳＢＤにおいては、ビア８が基板２を貫通しており、オーミック電極７と裏面電極１とは、ビア８によって直接電気的に接続されている。
【００５０】
本変形例のＳＢＤにおいては、基板２を貫通させるビアホールを形成する必要があるが、基板２に電流が流れないため、第１の実施形態のＳＢＤよりもオン抵抗を小さくすることができる。
【００５１】
（第１の実施形態の第２変形例）
図４は本発明の第１の実施形態の第２変形例に係るＳＢＤの構造を示している。図４において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。図４に示すように、本変形例のＳＢＤはショットキー電極６がビア８により基板２と接続されており、ショットキー電極６が裏面に引き出されている。また、ビア８と２ＤＥＧとの電気的なショートを防ぐために、ビアホール８ａの側壁には窒化シリコン（ＳｉＮ）からなる絶縁膜９が形成されている。
【００５２】
本変形例のＳＢＤは、ショットキー電極６が裏面電極と接続されいるため、逆バイアスを印加する際に、空乏層がショットキー電極６からだけでなく基板２からも広がるため、電界集中が発生しないので、ＳＢＤの耐圧が向上する。
【００５３】
（第２の実施形態）
以下に、本発明の第２の実施形態に係るＳＢＤについて図を参照して説明する。図５（ａ）及び図５（ｂ）は本実施形態のＳＢＤであり、（ａ）は平面の構造を示し、（ｂ）は（ａ）のＶｂ−Ｖｂ線における断面の構造を示している。図５において図１と同一の構成要素については同一の符号を附すことにより説明を省略する。
【００５４】
図５（ａ）に示すように本実施形態のＳＢＤにおいては、ショットキー電極６をオーミック電極７を取り囲む平面円形状の領域の外周に沿って形成している。２次元電子ガスを利用したＳＢＤにおいては、ショットキー電極とオーミック電極との間を基板に対して並行に順方向電流が流れる。従って、ＳＢＤに大電流を流すためにはショットキー電極６とオーミック電極７とが対向して配置されている部分の長さをできるだけ長くする必要がある。
【００５５】
本変形例のＳＢＤにおいては、中央部に設けられた円板状のオーミック電極７の周りを取り囲むように間隔をあけて円環状のショットキー電極６が形成されている。従って、オーミック電極７とショットキー電極６とが対向する部分の長さが最大となり、ＳＢＤに流すことができる電流を増大させることができる。また、ショットキー電極が円環状に設けられているため、電界集中が生じにくくなり耐圧も向上する。
【００５６】
以下に、本実施形態のＳＢＤの製造方法について説明する。図６は本実施形態のＳＢＤの各工程における断面の状態を工程順に示している。なお、図６（ａ）の第２の半導体層５を形成するまでの工程は第１の実施形態と同一であるため説明を省略する。
【００５７】
図６（ａ）に示すように第２の半導体層５、第１の半導体層４及びバッファ層３を貫通する深さが１．７μｍで直径が１０μｍの貫通孔８ａをドライエッチングにより形成する。
【００５８】
次に、図６（ｂ）に示すようにビアホール８ａの内部及び第２の半導体層５のビアホール８ａの周辺部分に厚さがそれぞれ１０ｎｍ、２００ｎｍ、５０ｎｍ及び５００ｎｍのＴｉ、Ａｌ、Ｔｉ及びＡｕを順に蒸着した後、リフトオフし、さらに６００℃の温度で熱処理を行うことにより外形が円形のオーミック電極７及びビア８を形成する。
【００５９】
次に、図６（ｃ）に示すように順に積層された厚さがそれぞれ５０ｎｍ及び２００ｎｍのＮｉ及びＡｕからなるショットキー電極６を蒸着とリフトオフとにより形成する。この際に、下層のレジストが上層のレジストよりも後退する２層レジストを用いることにより、ショットキー電極６が完全に閉じた形であってもリフトオフを容易に行うことができるので、オーミック電極７を取り囲む円環状のショットキー電極６を形成することができる。続いて、第１の実施形態と同様にしてｎ+−Ｓｉ基板２の裏面に裏面電極１を形成する。
【００６０】
ＳＢＤに流すことができる電流を増大させるためには、オーミック電極７に対向するショットキー電極６の電極長を長くする必要がある。通常の直線状のショットキー電極とオーミック電極とを平行に配置したＳＢＤにおいては、ショットキー電極の電極長を長くするためにはオーミック電極の電極長も長くする必要があり占有面積が増大する。本実施形態のＳＢＤにおいては、ショットキー電極６はオーミック電極７を円環状に囲んでいるため、オーミック電極７を小さくした場合にも、ショットキー電極６の電極長を長くすることができる。従って、小型で大電流を取り扱うことができるＳＢＤを実現することが可能となる。
【００６１】
なお、本実施形態において、ショットキー電極６をオーミック電極７を取り囲む円環状としたが、オーミック電極７を取り囲む構造であればよく、ショットキー電極６の外周の形状を４角形や６角形等としてもよい。また、ショットキー電極６の内周の形状と外周の形状とは一致していても、不一致であってもよい。但し、ショットキー電極６とオーミック電極７との間隔をできるだけ等間隔に保つために、ショットキー電極６の内周の平面形状とオーミック電極７の平面形状とは、相似の形状とすることが好ましい。
【００６２】
また、本実施形態においては、オーミック電極７を裏面に引き出したが、第１の実施形態の第２変形例と同様にショットキー電極６を裏面に引き出してもよい。
【００６３】
（第２の実施形態の一変形例）
図７（ａ）及び図７（ｂ）は本発明の第２の実施形態の一変形例に係るＳＢＤであり、（ａ）は平面の構造を示し、（ｂ）は（ａ）のVIIｂ−VIIｂ線における断面の構造を示している。図７において図５と同一の構成要素には同一の符号を附すことにより説明を省略する。
【００６４】
図７に示すように、本変形例のＳＢＤにおいては、第２の実施形態のＳＢＤ異なりショットキー電極６はオーミック電極７を完全に取り囲む円環状ではなく切り欠き部分を有している。
【００６５】
このようにショットキー電極６が切り欠き部分を有している場合には、オーミック電極７とショットキー電極６とが対向する部分の長さが短くなるが、ショットキー電極６を形成する際に、第２の実施形態と異なり２層レジストを用いなくても、１層レジストを用いたリフトオフ方においてショットキー電極６を容易に製造することが可能となる。
【００６６】
（第３の実施形態）
以下に、本発明の第３の実施形態に係るＳＢＤについて図を参照して説明する。図８は本実施形態のＳＢＤの断面の構造を示している。図８において図５と同一の構成要素には同一の符号を附すことにより説明を省略する。図８に示すように、本実施例のＳＢＤは、第２の実施形態と同一構成のＳＢＤにおける第２の半導体層５の上にショットキー電極６及びオーミック電極７を覆うように厚さが３μｍのベンゾシクロブテン（ＢＣＢ）からなる絶縁膜２１が形成されている。また、絶縁膜２１の上には厚さがそれぞれ１５０ｎｍ、２μｍのチタン（Ｔｉ）及び金（Ａｕ）からなる引き出し電極２２が形成されており、引き出し電極２２とショットキー電極６とは、絶縁膜２１を貫通するビア２３により電気的に接続されている。
【００６７】
以下に、本実施形態のＳＢＤの製造方法の一例を示す。図９は本実施形態のＳＢＤの各製造工程における断面の状態を工程順に示している。なお、図９（ａ）の裏面電極１を形成するまでの工程は第２の実施形態と同一であるため、説明を省略する。
【００６８】
まず、図９（ａ）に示すように第２の実施形態と同じ構成のＳＢＤを形成した後、スピンコートとその後のベーキングにより第２の半導体層５の上に絶縁膜２１として厚さが３μｍのＢＣＢを形成するする。次に、図９（ｂ）に示すように形成した絶縁膜２１の上にレジストを用いて所定のマスクを形成した後、ドライエッチングを行い、絶縁膜２１を貫通するビアホール２３ａを形成して、ショットキー電極６を露出させる。次に、絶縁膜２１の全面に厚さがそれぞれ１５０ｎｍ及び２００ｎｍのチタン（Ｔｉ）及び金（Ａｕ）を蒸着した後、レジストを用いてパターニングを行い、厚さが２μｍの金メッキを選択的に行う。次に、レジストを除去して不要なＴｉ及びＡｕをウエットエッチングにより除去して、図９（ｃ）に示すようにビア２３と引き出し電極２２を同時に形成する。
【００６９】
本実施形態のＳＢＤにおいては、引き出し電極２２をボンディングパッドとすることができるため、ＳＢＤのチップ面積を小さくすることが可能となり、低コスト化に有利となる。また、ショットキー電極６から配線を引き出す距離が短くなるため、オン抵抗が低くなるという効果もある。さらに、オーミック電極７からの電界は、引き出し電極２２の方向にも印加されるため、オーミック電極７とショットキー電極６との間に発生する電界が分散されるので、ＳＢＤの耐圧が大幅に向上する。これはＦＥＴの場合でよく用いられるフィールドプレート電極と同じ効果によるものである。
【００７０】
なお、所望の耐圧が得られる膜厚を有していれば、絶縁膜としてＢＣＢ膜の代わりに、ポリイミド、酸化シリコン（ＳｉＯ2）又は窒化シリコン（ＳｉＮ）等の膜を用いても構わない。また、絶縁膜の膜厚は必要とする耐圧及び装置のサイズ等により選択する。
【００７１】
本実施形態においては、第２の実施形態のＳＢＤに引き出し電極を付加する構成としたが、同様にして第１の実施形態のＳＢＤ等に引き出し電極を設けてもよい。
【００７２】
（第４の実施形態）
以下に、本発明の第４の実施形態に係るＳＢＤについて図を参照して説明する。図１０は本実施形態のＳＢＤの断面の構造を示している。図１０において図５と同一の構成要素には同一の符号を附すことにより説明を省略する。図１０に示すように、本実施例のＳＢＤは、第２の実施形態のＳＢＤのショットキー電極６の外側にＳＢＤを取り囲む高抵抗領域３１が設けられている。
【００７３】
以下に、本実施形態のＳＢＤの製造方法の一例を示す。図１１は本実施形態のＳＢＤの各製造工程における断面の状態を工程順に示している。なお、図１１（ａ）の第２の半導体層５を形成するまでの工程は第２の実施形態と同一であるため、説明を省略する。
【００７４】
図１１（ａ）に示すように、第２の半導体層５を形成した後、ショットキー電極６を形成する領域及びその内側の領域をシリコン膜３０によりマスクする。次に、図１１（ｂ）に示すように、酸素雰囲気中において１０００℃の温度で２０分間熱処理を行うことにより、第２の半導体層５及び第１の半導体層４の所定の領域を熱酸化して高抵抗領域３１を形成する。次に、図１１（ｃ）に示すように第２の実施形態と同様にして、貫通孔８ａをドライエッチングにより形成する。続いて、ビア８及びオーミック電極７を同時に形成した後熱処理を行い、さらにショットキー電極６及び裏面電極１を形成する。
【００７５】
本実施形態のＳＢＤにおいては、ショットキー電極６の外側にＳＢＤを取り囲む高抵抗領域３１が存在している。このため、ショットキー電極６に逆バイアスを印加した際に発生する空乏層が、結晶状態の劣るＳＢＤの端部に広がることにより生じる耐圧の低下を防止することができる。
【００７６】
図１２はオーミック電極に正の電圧を印加した場合の電流−電圧特性のグラフであり、高抵抗領域の形成による耐圧の変化を示している。図１２において横軸はバイアス電圧ＶＲであり、縦軸はバイアス電流ＩＲである。図１２の波線で示すように高抵抗領域を設けていないＳＢＤの耐圧は２２０Ｖであった。一方、図１２の実線で示すように高抵抗領域を設けたＳＢＤの耐圧は３１０Ｖであり、高抵抗領域を設けることにより耐圧が９０Ｖ向上していることが明らかである。
【００７７】
なお、本実施形態において高抵抗領域は、抵抗値が１×１０4Ωｃｍ以上の領域であればよく、１×１０6Ωｃｍ以上であることが好ましい。また、熱処理に代えて、イオン注入法により形成してもよい。この場合には例えば、窒素イオンを１００ＫｅＶの加速電圧で、４×１０13ｃｍ-2のドーズ量となるように注入すればよい。
【００７８】
また、本実施形態のＳＢＤにおいても、第３の実施形態と同様に引き出し電極を設けてもよい。
【００７９】
（第５の実施形態）
以下に、本発明の第５の実施形態に係るダイオードアレイについて図を参照して説明する。図１３（ａ）及び図１３（ｂ）は本実施形態のダイオードアレイであり、（ａ）は平面の構造を示し、（ｂ）は（ａ）のXIIIｂ−XIIIｂ線における断面の構造を示している。
【００８０】
図１３に示すように、本実施形態のダイオードアレイはショットキー電極６の外周の平面形状が６角形をしたＳＢＤが、ショットキー電極６を互いに接するようにして縦に４個、横に６個配置されている。
【００８１】
各ＳＢＤのオーミック電極７は、第２の半導体層５、第１の半導体層４及びバッファ層３を貫通するビア８によりｎ+−Ｓｉ基板２と電気的に接続され、さらにｎ+−Ｓｉ基板２の裏面に形成された裏面電極１と電気的に接続されている。なお、ビア８は開口部であるビアホールの底面及び側面が金属に覆われた構造であっても、ビアホールに金属が充填された構造であってもよい。
【００８２】
第２の半導体層５の上には各ショットキー電極６及び各オーミック電極７を覆うようにＢＣＢからなる絶縁膜２１が形成されており、絶縁膜２１の上には引き出し電極２２が形成されている。各ショットキー電極６は絶縁膜２１を貫通するビア２３により引き出し電極２２に接続されている。従って、各ショットキー電極６及び各オーミック電極７はそれぞれ並列に接続されており、ダイオードアレイに含まれるすべてのＳＢＤは並列に接続されている。
【００８３】
また、ダイオードアレイの周囲には高抵抗領域（素子分離領域）５１が形成されており、結晶状態の劣る半導体層の端部に空乏層が広がるのを防止し、ダイオードアレイの耐圧が低下することを防止している。
【００８４】
通常、ショットキー電極の１ｍｍあたりに流すことができる電流値は２５０ｍＡ程度である。従って、１０ＡのＳＢＤであればショットキー電極の長さは４０ｍｍ程度必要となり、この条件を満たすＳＢＤの直径は約１２ｍｍとなる。一方、ＳＢＤを２次元的に配置したダイオードアレイにより形成する場合には、直径４０μｍのＳＢＤを縦に１５個、横に２２個配置すればよく、６００μｍ×８８０μｍの範囲内に収めることができる。
【００８５】
さらに、ダイオードアレイを構成するＳＢＤのショットキー電極６の外周の平面形状を４角形又は６角形とすることにより２次元的に隙間なく敷き詰めることが可能となり、さらに占有面積を低減することができる。例えば、ショットキー電極６の外周の平面形状が６角形のＳＢＤを１５個×２２個並べて１０Ａのダイオードアレイを形成する場合には、一辺の長さを約２０μｍとすればよく、約５２０μｍ×６６０μｍの範囲に収めることが可能となる。
【００８６】
ショットキー電極６の外周の平面形状を４角形とした場合には、図１４に示すように各ＳＢＤを碁盤目状に配置することができ、最外周のＳＢＤを囲む閉曲線の形状に凹凸がないため、チップ面積を有効に使うことができる。また、ショットキー電極６の外周の平面形状を４角形とした場合にも、図１５に示すように隣り合う列においてＳＢＤの配置をＳＢＤの半分の長さだけ縦方向にずらすことにより、ＳＢＤを碁盤目状に配置した場合と比べて最短の貫通孔の間隔が２／√３倍となるため、ＳＢＤの動作時の放熱を改善することができる。
【００８７】
ショットキー電極６の外周の平面形状を４角形とした場合には、図１６（ａ）に示すように、ショットキー電極６とオーミック電極７との最短の間隔をａとすると、領域７３は間隔がａよりも長くなる。その結果、領域７３においては両電極の間隔がａである領域に対して、順バイアスの場合の電流分布や逆バイアスの場合の空乏層の広がりなどの電気的な動作が不均一となる。電気的な動作が不均一となる領域７３の面積の総計は１辺がａの正方形が４個あるため、４ａ2となる。
【００８８】
一方、ショットキー電極６の外周の平面形状が６角形のＳＢＤにおいては、ショットキー電極６とオーミック電極７との最短の間隔ａよりも間隔が長くなる領域７３は図１６（ｂ）に示すようになる。電気的動作が不均一となる領域７３の面積の総計は底辺の長さがａで、高さがａ／√３の直角３角形が１２個分あるため、約３．４６ａ2となる。ショットキー電極の外周の平面形状が６角形である場合の方が、４角形の場合よりも電気的な動作が不均一となる領域の面積の比率が小さくなり、より安定に動作するＳＢＤを実現することができる。
【００８９】
ショットキー電極６の外周の平面形状を円形とした場合にはＳＢＤの動作が不均一となる領域はなくなるが、この場合に２次元的に隙間なく敷き詰めることができないため、チップ面積を効率良く使うことができない。
【産業上の利用可能性】
【００９０】
本発明のショットキーバリアダイオード及びダイオードアレイは、耐圧が高く且つオン抵抗が低い上に、チップ面積が小さいため、２次元電子ガスを用いたショットキーバリアダイオード及びダイオードアレイ等として有用である。
【図面の簡単な説明】
【００９１】
【図１】（ａ）及び（ｂ）は、本発明の第１の実施形態に係るショットキーバリアダイオードの構造を示し、（ａ）は平面図であり、（ｂ）は（ａ）のＩｂ−Ｉｂ線における断面図である。
【図２】本発明の第１の実施形態に係るショットキーバリアダイオードの製造工程を工程順に示す断面図である。
【図３】本発明の第１の実施形態の第１変形例に係るショットキーバリアダイオードの構造を示す断面図である。
【図４】本発明の第１の実施形態の第２変形例に係るショットキーバリアダイオードの構造を示す断面図である。
【図５】（ａ）及び（ｂ）は、本発明の第２の実施形態に係るショットキーバリアダイオードの構造を示し、（ａ）は平面図であり、（ｂ）は（ａ）のＶｂ−Ｖｂ線における断面図である。
【図６】本発明の第２の実施形態に係るショットキーバリアダイオードの製造工程を工程順に示す断面図である。
【図７】（ａ）及び（ｂ）は、本発明の第２の実施形態の一変形例に係るショットキーバリアダイオードの構造を示し、（ａ）は平面図であり、（ｂ）は（ａ）のVIIｂ−VIIｂ線における断面図である。
【図８】本発明の第３の実施形態に係るショットキーバリアダイオードの構造を示す断面図である。
【図９】本発明の第３の実施形態に係るショットキーバリアダイオードの製造工程を工程順に示す断面図である。
【図１０】本発明の第４の実施形態に係るショットキーバリアダイオードの構造を示す断面図である。
【図１１】本発明の第４の実施形態に係るショットキーバリアダイオードの製造工程を工程順に示す断面図である。
【図１２】本発明の第４の実施形態に係るショットキーバリアダイオードの耐圧を示すグラフである。
【図１３】（ａ）及び（ｂ）は、本発明の第５の実施形態に係るダイオードアレイの構造を示し、（ａ）は平面図であり、（ｂ）は（ａ）のXIIIｂ−XIIIｂ線における断面図である。
【図１４】本発明の第５の実施形態に係るダイオードアレイの平面配置の一例を示す平面図である。
【図１５】本発明の第５の実施形態に係るダイオードアレイの平面配置の他の例を示す平面図である。
【図１６】本発明の第５の実施形態に係るダイオードアレイを形成するショットキーバリアダイオードに生じる動作不均一領域を示す平面図である。
【図１７】第１の従来例に係るショットキーバリアダイオードを示す断面図である。
【図１８】第２の従来例に係るショットキーバリアダイオードを示す断面図である。
【符号の説明】
【００９２】
１      裏面電極
２      ｎ型シリコン基板
３      バッファ層
４      第１の半導体層
５      第２の半導体層
６      ショットキー電極
７      オーミック電極
８      ビア
８ａ    ビアホール
９      絶縁膜
２１    絶縁膜
２２    引き出し電極
２３    ビア
２３ａ  ビアホール
３０    シリコン膜
３１    高抵抗領域
５１    高抵抗領域
７３    動作不均一領域
【図１】
2006156457.tif 000003
【図２】
2006156457.tif 000004
【図３】
2006156457.tif 000005
【図４】
2006156457.tif 000006
【図５】
2006156457.tif 000007
【図６】
2006156457.tif 000008
【図７】
2006156457.tif 000009
【図８】
2006156457.tif 000010
【図９】
2006156457.tif 000011
【図１０】
2006156457.tif 000012
【図１１】
2006156457.tif 000013
【図１２】
2006156457.tif 000014
【図１３】
2006156457.tif 000015
【図１４】
2006156457.tif 000016
【図１５】
2006156457.tif 000017
【図１６】
2006156457.tif 000018
【図１７】
2006156457.tif 000019
【図１８】
2006156457.tif 000020