(57)【要約】【課題】  ２回のマスクのみでＴＦＴ−ＬＣＤのアレイ基板及びその製造方法を提供する。【解決手段】  基板上に透明導電層、第１金属層、第１絶縁層、半導体層、第２絶縁層及び犠牲層を順に形成する。一回目マスクにより厚さの異なるフォトレジストパターンを犠牲層上に形成する。フォトレジストパターンをマスクとして、一連のエッチング工程によりゲートを含むゲート線、ゲートの真上にあるチャネル層、ゲート線端部にあるゲートパッド、画素電極及びソースパッドを画定する。絶縁スペーサをゲートとゲート線の側壁上に形成する。第２回目マスクを利用して、ソース線、ソース、ドレインを形成し、ソース線端部をソースパッドに接続し、ソースをソース線とチャネル層に接続し、ドレインをチャネル層と画素電極に接続する。【選択図】  図１２
2006140497.tif 000002
【特許請求の範囲】
【請求項１】
基板上に透明導電層、第１金属層、第１絶縁層、半導体層、第２絶縁層及び犠牲層を順に形成するステップと、一部の前記犠牲層上に第１フォトレジスト層と前記第１フォトレジスト層より厚い第２フォトレジスト層を含むフォトレジストパターンを形成するステップと、前記フォトレジストパターンをマスクとして、少なくとも一部の前記犠牲層、前記第２絶縁層及び前記半導体層を除去して第１開口と第２開口とを形成するステップと、前記第１フォトレジスト層を除去するステップと、前記第２フォトレジスト層をマスクとして、一部の前記犠牲層を除去して幅が前記第２フォトレジスト層より狭い残余の犠牲層を形成し、且つ一部の前記第２絶縁層と前記半導体層を除去して前記第１及び第２開口の底部から前記基板を露出させるステップと、前記第２フォトレジスト層を除去するステップと、前記残余の犠牲層をマスクとして、一部の前記第２絶縁層と前記第１絶縁層を除去するステップと、前記残余の犠牲層と露出された前記第１金属層を除去することにより、ゲートを含むゲート線、前記ゲートの真上にあるチャネル層、前記ゲート線の端部にあるゲートパッド、画素電極及びソースパッドを画定するステップと、このうち前記第１開口が前記ゲート線内における前記ゲートに近い位置にあり、前記ゲートと前記ゲート線の側壁上に絶縁スペーサを形成するステップと、全面的に基板上方に第２金属層を形成するステップと、及び前記第２金属層をパターン化して、前記ゲート線と交差し、端部が前記ソースパッドと接続するソース線、前記ソース線から延伸して一部が前記チャネル層と接続するソース、及び一部の前記チャネル層と前記画素電極と接続するドレインを形成ステップと、を含むことを特徴とするＴＦＴ−ＬＣＤのアレイ基板の製造方法。
【請求項２】
前記第１及び第２フォトレジスト層を含む前記フォトレジストパターンがハーフトーンマスクを使用したリソグラフィー工程により形成されることを特徴とする請求項１に記載のＴＦＴ−ＬＣＤのアレイ基板の製造方法。
【請求項３】
前記第２金属層がマスクを使用したリソグラフィー工程により形成されることを特徴とする請求項１に記載のＴＦＴ−ＬＣＤのアレイ基板の製造方法。
【請求項４】
前記透明導電層がＩＴＯ若しくはＩＺＯ層であることを特徴とする請求項１に記載のＴＦＴ−ＬＣＤのアレイ基板の製造方法。
【請求項５】
前記第１金属層がＡｌ、Ａｌ合金、若しくはアルミニウム含有層又はアルミニウム合金層からなる多層構造の金属層であることを特徴とする請求項１に記載のＴＦＴ−ＬＣＤのアレイ基板の製造方法。
【請求項６】
前記第１  絶縁層がＳｉ３Ｎ４若しくはＳｉＯ２層であることを特徴とする請求項１に記載のＴＦＴ−ＬＣＤのアレイ基板の製造方法。
【請求項７】
前記半導体層がアモルファスシリコン層であることを特徴とする請求項１に記載のＴＦＴ−ＬＣＤのアレイ基板の製造方法。
【請求項８】
前記第２絶縁層がＳｉ３Ｎ４若しくはＳｉＯ２層であることを特徴とする請求項１に記載のＴＦＴ−ＬＣＤのアレイ基板の製造方法。
【請求項９】
前記犠牲層がＡｌ、Ｍｏ、Ｃｒ、ＩＴＯ若しくはＩＺＯであることを特徴とする請求項１に記載のＴＦＴ−ＬＣＤのアレイ基板の製造方法。
【請求項１０】
前記絶縁スペーサがＳｉ３Ｎ４若しくはＳｉＯ２層であることを特徴とする請求項１に記載のＴＦＴ−ＬＣＤのアレイ基板の製造方法。
【請求項１１】
前記第２金属層がＡｌ、Ａｌ合金、若しくはアルミニウム含有層又はアルミニウム合金層からなる多層構造の金属層であることを特徴とする請求項１に記載のＴＦＴ−ＬＣＤのアレイ基板の製造方法。
【請求項１２】
前記第２金属層の下にドープ半導体層を形成するステップを更に含むことを特徴とする請求項１に記載のＴＦＴ−ＬＣＤのアレイ基板の製造方法。
【請求項１３】
前記第２金属層上に保護層を形成するステップを更に含むことを特徴とする請求項１に記載のＴＦＴ−ＬＣＤのアレイ基板の製造方法。
【請求項１４】
前記保護層がＳｉ３Ｎ４であることを特徴とする請求項１３に記載のＴＦＴ−ＬＣＤのアレイ基板の製造方法。
【請求項１５】
前記残余の犠牲層を形成するステップと前記第１及び第２開口の底部から前記基板を露出させるステップが、前記第２フォトレジスト層をマスクとして、前記犠牲層の一部をサイドエッチング工程により除去して、幅が前記第２フォトレジスト層より狭い前記残余の犠牲層を形成するステップと、前記第２フォトレジスト層をマスクとして、前記第１及び第２開口内の前記第１絶縁層、前記第２絶縁層及び前記半導体層を異方性エッチングするステップと、前記第２フォトレジスト層をマスクとして、前記第１及び第２開口内の前記第１金属層と前記透明導電層を異方性エッチングするステップと、を更に含むことを特徴とする請求項１に記載のＴＦＴ−ＬＣＤのアレイ基板の製造方法。
【請求項１６】
ゲート領域を含むゲート線領域、前記ゲート線領域の端部と接続するゲートパッド領域、前記ゲート線領域と交わるソース線領域、前記ソース線領域の端部と接続するソースパッド領域、及び前記ゲート線領域と前記ソース線領域の間にある画素領域、を有する基板と、前記ゲートパッド領域、前記ゲート領域、前記ゲート線領域、画素領域及び前記ソースパッド領域に位置する前記基板上に形成された透明導電層と、前記ゲート領域と前記ゲート線領域に位置する透明導電層上に形成された第１金属層と、前記第１金属層上に形成された第１絶縁層と、前記第１絶縁層上に形成された半導体層と、少なくとも前記第１金属層の側壁上に形成された絶縁スペーサと、一部の前記半導体層上に形成された第２絶縁層と、前記ソース線領域に位置する前記基板上方、前記ゲート領域に位置する一部の前記半導体層上、及び前記画素領域に位置する一部の前記透明導電層上に形成された第２金属層と、を備えることを特徴とするＴＦＴ−ＬＣＤのアレイ基板。
【請求項１７】
前記ソース線領域に位置する前記第２金属層をソース線とし、前記ゲート領域の一部の前記半導体層上に位置する前記第２金属層をソースとドレインとし、前記ソースが前記ソース線と接続し、前記ドレインが前記画素領域に位置する前記透明導電層と接続することを特徴とする請求項１６に記載のＴＦＴ−ＬＣＤのアレイ基板。
【請求項１８】
前記透明導電層がＩＴＯ若しくはＩＺＯ層であることを特徴とする請求項１６に記載のＴＦＴ−ＬＣＤのアレイ基板。
【請求項１９】
前記第１金属層がＡｌ、Ａｌ合金、若しくはＡｌ含有層又はＡｌ合金層からなる多層構造の金属層であることを特徴とする請求項１６に記載のＴＦＴ−ＬＣＤのアレイ基板。
【請求項２０】
前記第１絶縁層がＳｉ３Ｎ４若しくはＳｉＯ２層であることを特徴とする請求項１６に記載のＴＦＴ−ＬＣＤのアレイ基板。
【請求項２１】
前記半導体層がアモルファスシリコン層であることを特徴とする請求項１６に記載のＴＦＴ−ＬＣＤのアレイ基板。
【請求項２２】
前記第２絶縁層がＳｉ３Ｎ４若しくはＳｉＯ２層であることを特徴とする請求項１６に記載のＴＦＴ−ＬＣＤのアレイ基板。
【請求項２３】
前記絶縁スペーサがＳｉ３Ｎ４若しくはＳｉＯ２層であることを特徴とする請求項１６に記載のＴＦＴ−ＬＣＤのアレイ基板。
【請求項２４】
前記第２金属層がＡｌ、Ａｌ合金、若しくはＡｌ含有層又はＡｌ合金層からなる多層構造の金属層であることを特徴とする請求項１６に記載のＴＦＴ−ＬＣＤのアレイ基板。
【請求項２５】
前記第２金属層の下に形成されたドープ半導体層と、を更に備えることを特徴とする請求項１６に記載のＴＦＴ−ＬＣＤのアレイ基板。
【請求項２６】
前記第２金属層上に形成された保護層と、を更に備えることを特徴とする請求項１６に記載のＴＦＴ−ＬＣＤのアレイ基板。
【請求項２７】
前記保護層がＳｉ３Ｎ４層であることを特徴とする請求項２６に記載のＴＦＴ−ＬＣＤのアレイ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＬＣＤの製造工程に関し、特にＴＦＴ−ＬＣＤのアレイ基板及びその製造方法に関する。
【背景技術】
【０００２】
ＬＣＤは、上基板と下基板及び上下基板の間に挟持された液晶層を含む。一般に、上基板はカラーフィルタ及び共通電極を有する。下基板は、横方向に延伸するゲート線（ｇａｔｅ  ｌｉｎｅｓ）と、縦方向に延伸するソース線（ｓｏｕｒｃｅ  ｌｉｎｅｓ、若しくはデータ線）と、ゲート線とソース線の交叉点付近に位置し、スイッチ素子となるＴＦＴと、及びゲート線とソース線により画定される領域内の画素電極とを有する。各ＴＦＴは、ゲート、ソース及びドレインを有する。ゲートはゲート線から延伸し、ソースはソース線から延伸している。ドレインは通常コンタクトホールにより画素電極と電気的に接続する。ＬＣＤは、更にパッド部を有する。パッド部には複数のゲートパッド及び複数のソースパッド（又はデータパッド）を備え、ゲートパッドは信号電圧をゲート線に提供し、ソースパッドはデータ電圧をソース線に提供する。これら複数のゲートパッド及び複数のソースパッドは、非表示領域に位置するのが好ましい。
【０００３】
アレイ基板を製造するためには、下基板上に蒸着、リソグラフィーなどの多くの工程を繰り返し行う必要がある。然しながら、従来のアレイ基板の製造工程においては、通常４〜６回のマスクを使用するので、製造コストが高く、且つ製造工程が煩雑になるという欠点があった。
【０００４】
特許文献１では、ＡｈｎがＴＦＴ−ＬＣＤのアレイ基板の製造方法を開示している。該方法は４回のマスクを使用している。一回目と二回目のマスクはゲート線、ゲートパッド、データ線及びデータパッドを形成するために使用されている。３回目のマスクは、ソース、ドレイン、画素電極を形成し、且つチャネル領域を露出させるために用いられる。四回目のマスクは、ゲート線とゲートパッドを覆う絶縁層、及びゲートパッドと接続するコンタクトホールをパターン化するために用いられる。然しながら、該方法は、本願のＴＦＴ−ＬＣＤのアレイ基板構造及びその製造方法を教示していない。
【０００５】
特許文献２には、ＫｉｍがＴＦＴ−ＬＣＤのアレイ基板の製造方法を開示している。該方法は６回のマスクを使用している。然し、該方法にも、本願のＴＦＴ−ＬＣＤのアレイ基板構造及びその製造方法について教示していない。
【０００６】
【特許文献１】米国特許第６，３３８，９８９号
【特許文献２】米国特許第６，５６７，１５０号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は上記の従来の欠点に鑑みてなされたものであり、２回のマスクのみでＴＦＴ−ＬＣＤのアレイ基板を形成する方法を提供し、製造コストを低減し、製造工程を簡略化することを目的とする。
【０００８】
本発明は、ＴＦＴ−ＬＣＤのアレイ基板を提供することを別の目的とする。
【課題を解決するための手段】
【０００９】
上記の目的を達成するため、本発明のＴＦＴ−ＬＣＤのアレイ基板の製造方法は、基板上に透明導電層、第１金属層、第１絶縁層、半導体層、第２絶縁層及び犠牲層を順に形成するステップと、一部の前記犠牲層上に、第１フォトレジスト層と前記第１フォトレジスト層より厚い第２フォトレジスト層を含むフォトレジストパターンを形成するステップと、前記フォトレジストパターンをマスクとして、少なくとも一部の前記犠牲層、前記第２絶縁層及び前記半導体層を除去して第１開口と第２開口とを形成するステップと、前記第１フォトレジスト層を除去するステップと、前記第２フォトレジスト層をマスクとして、一部の前記犠牲層を除去して幅が前記第２フォトレジスト層より狭い残余の犠牲層を形成し、且つ一部の前記第２絶縁層と前記半導体層を除去して前記第１及び第２開口の底部から前記基板を露出させるステップと、前記第２フォトレジスト層を除去するステップと、前記残余の犠牲層をマスクとして、一部の前記第２絶縁層と残余の前記第１絶縁層を除去するステップと、前記残余の犠牲層と露出された前記第１金属層を除去することにより、ゲートを含むゲート線、前記ゲートの真上にあるチャネル層、前記ゲート線の端部にあるゲートパッド、画素電極及びソースパッドを画定するステップと、このうち前記第１開口が前記ゲート線内における前記ゲートに近い位置にあり、前記ゲートと前記ゲート線の側壁上に絶縁スペーサを形成するステップと、基板上方に全面的に第２金属層を形成するステップと、及び前記第２金属層をパターン化して、前記ゲート線と交差し、端部が前記ソースパッドと接続するソース線、前記ソース線から延伸して一部の前記チャネル層と接続するソース、及び一部の前記チャネル層と前記画素電極と接続するドレインを形成ステップと、を含む。
【００１０】
上記の方法により、本発明はＴＦＴ−ＬＣＤのアレイ基板構造を提供する。該ＴＦＴ−ＬＣＤのアレイ基板構造は、ゲート領域を含むゲート線領域、前記ゲート線領域の端部と接続するゲートパッド領域、前記ゲート線領域と交わるソース線領域、前記ソース線領域の端部と接続するソースパッド領域、前記ゲート線領域と前記ソース線領域の間にある画素領域を有する基板と、前記ゲートパッド領域、前記ゲート領域、前記ゲート線領域、画素領域及び前記ソースパッド領域に位置する前記基板上に形成された透明導電層と、前記ゲート領域と前記ゲート線領域に位置する前記透明導電層上に形成された第１金属層と、前記第１金属層上に形成された第１絶縁層と、前記第１絶縁層上に形成された半導体層と、少なくとも前記第１金属層の側壁上に形成された絶縁スペーサと、一部の前記半導体層上に形成された第２絶縁層と、前記ソース線領域に位置する前記基板上、前記ゲート領域に位置する一部の前記半導体層上、及び前記画素領域に位置する一部の前記透明導電層上に形成された第２金属層と、を備える。このうち、前記ソース線領域に位置する前記第２金属層をソース線とし、前記ゲート領域の一部の前記半導体層上に位置する前記第２金属層をソースとドレインとし、前記ソースが前記ソース線と接続し、前記ドレインが前記画素領域に位置する前記透明導電層と接続する。
【発明の効果】
【００１１】
本発明の特徴は、ＴＦＴ−ＬＣＤのアレイ基板の製造工程にある。具体的に云えば、一回目のマスク（即ち、ハーフトーンマスク）により第１フォトレジスト層と、第１フォトレジスト層より厚い第２フォトレジスト層を含むフォトレジストパターンを、一部の犠牲層上に形成し、このフォトレジストパターンをマスクとして、少なくとも一部の犠牲層、第２絶縁層及び半導体層を除去して第１開口及び第２開口を形成する。次に、第１フォトレジスト層を除去する。そして、第２フォトレジスト層をマスクとして、一部の犠牲層を除去して幅が第２フォトレジスト層より狭い残余の犠牲層を形成し、且つ一部の第２絶縁層と半導体層を除去して、第１及び第２開口の底部から基板を露出させる。その後、第２フォトレジスト層を除去する。そして、残余の犠牲層をマスクとして、一部の第２絶縁層と第１絶縁層を除去する。次に残余の犠牲層と露出した第１金属層を除去して、ゲートを含むゲート線、ゲートの真上に位置するチャネル層、ゲート線の端部に位置するゲートパッド、画素電極及びソースパッドを画定する。このうち、第１開口がゲート線の内におけるゲートに近い位置にある。その後、絶縁スペーサをゲートとゲート線の側壁上に形成する。そして、基板の上方全体に第２金属層を形成する。次に二回目のマスクにより第２金属層をパターン化してソース線、ソースとドレインを形成する。従って、本発明によれば、二回のマスクのみでアレイ基板を製造することができるので、製造コストを低下させ、製造工程の簡略化を図ることができる。
【発明を実施するための最良の形態】
【００１２】
以下図面に示された実施形態を参照して、本発明の目的の達成に使われる技術手段と構造の特徴を詳細に説明する。
【実施例１】
【００１３】
図１は、本発明に係るＴＦＴ−ＬＣＤのアレイ基板１００の部分平面図であり、図２〜図１２は図１のＸ−Ｙ線に沿った断面図であり、本発明の製造工程を説明するために用いられる。
【００１４】
図２を参照すると、まず例えばガラスからなる絶縁基板２００を準備し、その後蒸着法により透明導電層２１０、第１金属層２２０、第１絶縁層２３０、半導体層２４０、第２絶縁層２５０及び犠牲層２６０を、順に基板２００上に蒸着する。このうち、透明導電層２１０は、例えばＩＴＯ若しくはＩＺＯ層であり、第１金属層２２０は、例えばＡｌ、Ａｌ合金、或いはアルミニウム含有層又はアルミニウム合金層からなる多層構造の金属層であり、第１絶縁層２３０は、例えば、Ｓｉ３Ｏ４若しくはＳｉＯ２層であり、半導体層２４０は、例えばアモルファスシリコン層であり、第２絶縁層２５０は、例えばＳｉ３Ｏ４若しくはＳｉＯ２層、犠牲層２６０は例えばＡｌ、Ｍｏ、Ｃｒ、ＩＴＯ、又はＩＺＯである。
【００１５】
図３を参照すると、まずフォトレジスト層（図示せず。ここではポジ型フォトレジストを例とする）を犠牲層２６０上に塗布する。次に、ハーフトーンマスク（ｈａｌｆ−ｔｏｎｅ  ｍａｓｋ、即ち第１マスク）３１０を使用したリソグラフィー工程３２０により、第１フォトレジスト層２７２と、第１フォトレジスト層２７２より厚い第２フォトレジスト層２７４を含むフォトレジストパターン２７０を一部の犠牲層２６０上に形成する。本実施例で使用するハーフトーンマスク３１０は、異なる光透過率を有する三つの領域３１２、３１４及び３１６を含み、例えば、半透明領域３１２は第１フォトレジスト層２７２に対応し、不透明領域３１４は第２フォトレジスト層２７４に対応し、その他は透明領域３１６に対応する。
【００１６】
図４を参照すると、フォトレジストパターン２７０をマスクとして、少なくとも一部の犠牲層２６０、第２絶縁層２５０及び半導体層２４０を除去して、第１開口４１０と第２開口４２０を形成する。図１を参照すると、第１開口４１０の位置は、将来形成されるゲート９１２付近のゲート線９１０内に対応し、第２開口４２０の位置は将来形成される画素電極９１８の周囲に対応する。図４に於いて、第１開口４１０、第２開口４２０は第１絶縁層２３０を露出させている。
【００１７】
図５に示すとおり、アッシング工程で第１フォトレジスト層２７２を除去することにより、一部の犠牲層２６０上に残余の第２フォトレジスト層２７４’を形成する。
【００１８】
図６に示すとおり、残余の第２フォトレジスト層２７４’をマスクとして、異方性エッチング（例えば、ドライエッチング）及び等方性エッチング（ウェットエッチングなど）を順に行って一部の犠牲層２６０を除去し、幅が残余の第２フォトレジスト層２７４’より狭い残余の犠牲層２６０’を形成する。この工程は犠牲層のサイドエッチング（ｓｉｄｅ  ｅｔｃｈｉｎｇ）と呼ばれ、残余の第２フォトレジスト層２７４’下側にアンダーカット６１０を形成する。犠牲層２６０が、例えばアルミニウムである時は、上記等方性エッチングは例えば硝酸溶液を含むウェットエッチングを採用する。注意すべきは、本発明では、第１開口４１０と第２開口４２０の設計により、上記サイドエッチング工程後、第１開口４１０の周囲に位置する残余の犠牲層２６０’が不連続となることである。
【００１９】
図７に示すとおり、次に残余の第２フォトレジスト層２７４’をマスクとして、異方性エッチング（例えば、ドライエッチング）で第２絶縁層２５０と半導体層２４０を除去すると同時に、第１及び第２開口４１０、４２０内に位置する第１絶縁層２３０を除去する。その後、やはり残余の第２フォトレジスト層２７４’をマスクとして、異方性エッチング（例えば、ドライエッチング）で第１及び第２開口４１０、４２０内の第１金属層２２０と透明導電層２１０を除去して基板２００を露出させる。
【００２０】
ここで、特に説明するのは、上記図４〜図７に記載のエッチングの順序はあくまでも一例であり、本発明を限定するものではない。つまり、他の変更例によっても図７と同様な構造を得ることができる。ここでは、三つの変更例を参考として提供する。
【００２１】
第１変更例のフローチャートを図１３Ａ〜図１３Ｃに示す。フォトレジストパターン２７０をマスクとして、一部の犠牲層２６０、第２絶縁層２５０、半導体層２４０及び第１絶縁層２３０を除去して、第１金属層２２０を露出する第１開口４１０と第２開口４２０を形成する。その後、アッシング工程により第１フォトレジスト層２７２を除去することにより、一部の犠牲層２６０上に残余の第２フォトレジスト層２７４’を形成する。次に、残余の第２フォトレジスト層２７４’をマスクとして、異方性エッチングと等方性エッチングを順に行って一部の犠牲層２６０を除去し、幅が残余の第２フォトレジスト層２７４’より狭い残余の犠牲層２６０’を形成する。このとき、第１開口４１０及び第２開口４２０内の第１金属層２２０も同時に除去する。この変更例の犠牲層２６０’と第１金属層２２０は、同じ金属材、例えばアルミニウム、を採用するのが好ましい。次に、残余の第２フォトレジスト層２７４’をマスクとして、異方性エッチング（例えば、ドライエッチング）を行うことによって第２絶縁層２５０と半導体層２４０を除去し、且つ第１及び第２開口４１０、４２０内に位置する透明導電層２１０を除去して、基板２００を露出する。このようにして、図７に示す構造が得られる。
【００２２】
第２変更例のフローチャートは図１４Ａ〜図１４Ｃに示すとおりである。フォトレジストパターン２７０をマスクとして、一部の犠牲層２６０、第２絶縁層２５０、半導体層２４０、第１絶縁層２３０及び第１金属層２２０を除去して、透明導電層２１０を露出する第１開口４１０及び第２開口４２０を形成する。その後、アッシング工程により第１フォトレジスト層２７２を除去して残余の第２フォトレジスト層２７４’を一部の犠牲層上に形成する。次に、上記残余の第２フォトレジスト層２７４’をマスクとして、異方性エッチングと等方性エッチングとを順に行って犠牲層２６０を除去し、幅が残余の第２フォトレジスト層２７４’より狭い残余の犠牲層２６０’を形成する。この変更例では、犠牲層２６０’は例えばアルミニウムであり、第１金属層２２０はアルミニウム合金、若しくは陽極酸化処理されたアルミニウムが好ましい。次に、残余の第２フォトレジスト層２７４’をマスクとして、異方性エッチング（例えば、ドライエッチング）で第２絶縁層２５０と半導体層２４０を除去し、且つ第１及び第２開口４１０、４２０内に位置する透明導電層２１０を除去して基板２００を露出する。このようにして、図７に示す構造が得られる。
【００２３】
第３変更例のフローチャートは図１５Ａ〜図１５Ｃに示すとおりである。フォトレジストパターン２７０をマスクとして、一部の犠牲層２６０、第２絶縁層２５０、半導体層２４０、第１絶縁層２３０、第１金属層２２０及び透明導電層２１０を除去して、基板２００を露出させる第１開口４１０と第２開口４２０を形成する。その後、アッシング工程により第１フォトレジスト層２７２を除去して、残余の第２フォトレジスト２７４’を一部の犠牲層２６０上に形成する。次に、残余の第２フォトレジスト層２７４’をマスクとして、順に異方性エッチングと等方性エッチングを行って一部の犠牲層２６０を除去して、幅が残余の第２フォトレジスト層２７４’より狭い残余の犠牲層２６０’を形成する。この変更例において、犠牲層２６０’は例えばアルミニウムであり、第１金属層２２０はアルミニウム合金若しくは陽極酸化処理を施したアルミニウム金属が好ましい。次に、残余の第２フォトレジスト層２７４’をマスクとして、異方性エッチング（例えば、ドライエッチング）で第２絶縁層２５０と半導体層２４０を除去する。このようにして図７に示す構造が得られる。
【００２４】
更に図８を参照すると、まず残余の第２フォトレジスト層２７４’を除去し、残余の犠牲層２６０’を露出する。その後、残余の犠牲層２６０’をマスクとして、一部の第２絶縁層２５０と第１絶縁層２３０を除去する。
【００２５】
図９を参照すると、残余の犠牲層２６０’と露出した第１金属層２２０を除去して、ゲート９１２を含むゲート線９１０、ゲート９１２の真上にあるチャネル層９１４、ゲート線９１０の端部に位置するゲートパッド９１６、画素電極９１８およびソースパッド９２０を画定する。このうち、ゲート線９１０内のゲート９１２に近い位置に第１開口４１０がある。ここで注意すべきは、図１に示すように、本発明は第１開口４１０及び第１開口４１０付近のゲート線９１０の幅がより狭い設計により、第１開口４１０の周囲に位置するゲート線９１０上方の半導体層２４０が上記複数のエッチング工程の後、不連続となることである。
【００２６】
図１０を参照すると、まず全面的にコンフォーマル（ｃｏｎｆｏｒｍａｌ）絶縁層（図示せず）を蒸着して基板２００上方を被覆し、その後、異方性エッチング（例えば、ドライエッチング）で絶縁スペーサ１０１０をゲート線９１０、ゲート９１２及び半導体層２４０の側壁上に形成する。このうち、絶縁スペーサ１０１０は、例えばＳｉ３Ｎ４若しくはＳｉＯ２層である。
【００２７】
図１１を参照すると、ドープ半導体層１１１０、第２金属層１１２０と保護層１１３０を基板２００上方全体に順に蒸着する。このうち、ドープ半導体層１１１０は、例えばｎ型イオンをドープしたシリコン層であり、第２金属層１１２０は、例えばＡｌ、Ａｌ合金、若しくはアルミニウム含有層又はアルミニウム合金層からなる多層構造の金属層であり、保護層１１３０は、例えばＳｉ３Ｎ４層である。その後、第２マスク１１４０を使用したリソグラフィー１１５０によりフォトレジストパターン１１６０を形成する。符号１１４２は不透明領域、符号１１４４は透明領域を表わす。
【００２８】
図１２を参照すると、フォトレジストパターン１１６０をマスクとして、保護層１１３０、第２金属層１１２０とドープ半導体１１１０をパターン化して、第２金属層１１１０からなるソース線（またはデータ線）１２１０、ソース１２２０及びドレイン１２３０を画定する。このうち、ソース線１２１０はゲート線９１０と交叉し、ソース線１２１０の端部はソースパッド９２０と電気的に接続され、ソース１２２０はソース線１２１０から延伸して一部のチャネル層９１４と電気的接続し、ドレイン１２３０は一部のチャネル層９１４と画素電極９１８と電気的接続をする。最後に、フォトレジストパターン１１６０を除去する。このようにして、本発明の製造工程は二回のリソグラフィー工程（つまり二回のマスク）でＴＦＴ−ＬＣＤのアレイ基板１００を得ることができる。
【００２９】
上記の製造工程により、本発明はＴＦＴ−ＬＣＤのアレイ基板構造１００を提供する。図１及び図１２を参照すると、このアレイ基板構造１００は、ゲート領域９１２を含むゲート線領域９１０、ゲート線領域９１０の端部と接続するゲートパッド領域９１６、ゲート線領域９１０と交わるソース線領域１２１０、ソース線領域１２１０の端部と接続するソースパッド領域９２０、及びゲート線領域９１０とソース線領域１２１０の間にある画素領域９１８を有する絶縁基板２００と、ゲートパッド領域９１６、ゲート領域９１２、ゲート線領域９１０、画素領域９１８及びソースパッド領域９２０に位置する基板２００上に形成された透明導電層２１０と、ゲート領域９１２とゲート線領域９１０に位置する透明導電層２１０上に形成された第１金属層２２０と、第１金属層２２０上に形成された第１絶縁層２３０と、第１絶縁層２３０上に形成された半導体層２４０と、少なくとも第１金属層２２０の側壁上に形成された絶縁スペーサ１０１０と、一部の半導体層２４０上に形成された第２絶縁層２５０と、ソース線領域１２１０に位置する基板２００上方、ゲート領域９１２に位置する一部の半導体層２４０上、及び画素領域９１８に位置する一部の透明導電層２１０上に形成された第２金属層１１２０と、を含む。このうち、ソース線領域１２１０に位置する第２金属層１１２０をソース線１２１０とし、ゲート領域９１２の一部の半導体層２４０上に位置する第２金属層１１２０をソース１２２０とドレイン１２３０とし、ソース１２２０はソース線１２１０と電気的に接続し、ドレイン１２３０は画素領域９１８に位置する透明導電層２１０と電気的に接続する。
【００３０】
以上、本発明の実施例を図面を参照して詳述してきたが、具体的な構成は、この実施例に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等があっても、本発明に含まれる。
【図面の簡単な説明】
【００３１】
【図１】本発明のＴＦＴ−ＬＣＤのアレイ基板の部分平面図である。
【図２】図１のＸ−Ｙ線に沿った製造工程の断面図であり、一連の蒸着工程を表わす。
【図３】図１のＸ−Ｙ線に沿った製造工程の断面図であり、一回目のマスクのリソグラフィー工程により得られた、厚さの異なるフォトレジストパターンを表わす。
【図４】図１のＸ−Ｙ線に沿った製造工程の断面図であり、フォトレジストパターンをマスクとしてエッチングを行うことを表わす。
【図５】図１のＸ−Ｙ線に沿った製造工程の断面図であり、一部のフォトレジストパターンの除去を表わす。
【図６】図１のＸ−Ｙ線に沿った製造工程の断面図であり、犠牲層の側壁のエッチングをあらわす。
【図７】図１のＸ−Ｙ線に沿った製造工程の断面図であり、基板を露出する開口の形成を表わす。
【図８】図１のＸ−Ｙ線に沿った製造工程の断面図であり、一部の第2 絶縁層及びフォトレジスト層の除去を表わす。
【図９】図１のＸ−Ｙ線に沿った製造工程の断面図であり、ゲート線、ゲート、ゲートパッド、画素電極及びソースパッドの画定を表わす。
【図１０】図１のＸ−Ｙ線に沿った製造工程の断面図であり、ゲート線とゲートの側壁上に絶縁スペーサを形成する様子を示す。
【図１１】図１のＸ−Ｙ線に沿った製造工程の断面図であり、二回目のマスクを使用したリソグラフィーを表わす。
【図１２】図１のＸ−Ｙ線に沿った製造工程の断面図であり、ソース線、ソース及びドレインの画定を表わす。
【図１３Ａ】本発明の一部エッチング工程の変更例である製造フローチャートである。
【図１３Ｂ】本発明の一部エッチング工程の変更例である製造フローチャートである。
【図１３Ｃ】本発明の一部エッチング工程の変更例である製造フローチャートである。
【図１４Ａ】本発明の一部エッチング工程の別の変更例である製造フローチャートである。
【図１４Ｂ】本発明の一部エッチング工程の別の変更例である製造フローチャートである。
【図１４Ｃ】本発明の一部エッチング工程の別の変更例である製造フローチャートである。
【図１５Ａ】本発明の一部エッチング工程の別の変更例である製造フローチャートである。
【図１５Ｂ】本発明の一部エッチング工程の別の変更例である製造フローチャートである。
【図１５Ｃ】本発明の一部エッチング工程の別の変更例である製造フローチャートである。
【符号の説明】
【００３２】
１００  本発明に係るＴＦＴ−ＬＣＤのアレイ基板
２００  基板
２１０  透明導電層
２２０  第１金属層
２３０  第１絶縁層
２４０  半導体層
２５０  第２絶縁層
２６０  犠牲層
２７０  フォトレジストパターン
２７２  第１フォトレジスト層
２７４、２７４’  第２フォトレジスト層
３１０  第一回マスク
３１２  半透明領域
３１４  不透明領域
３１６  透明領域
３２０  リソグラフィー（露光）
４１０  第１開口
４２０  第２開口
２６０’  残余の犠牲層
６１０  隙間
９１０  ゲート線（ゲート領域）
９１８  画素電極
９２０  ソースパッド（ソース領域）
１０１０  絶縁スペーサ
１１１０  ドープ半導体層
１１２０  第２金属層
１１３０  保護層
１１４０  第二回マスク
１１４２  不透明領域
１１４４  透明領域
１１５０  リソグラフィー（露光）
１１６０  フォトレジストパターン
１２１０  ソース線（領域）
１２２０  ソース
１２３０  ドレイン
【図１】
2006140497.tif 000003
【図２】
2006140497.tif 000004
【図３】
2006140497.tif 000005
【図４】
2006140497.tif 000006
【図５】
2006140497.tif 000007
【図６】
2006140497.tif 000008
【図７】
2006140497.tif 000009
【図８】
2006140497.tif 000010
【図９】
2006140497.tif 000011
【図１０】
2006140497.tif 000012
【図１１】
2006140497.tif 000013
【図１２】
2006140497.tif 000014
【図１３Ａ】
2006140497.tif 000015
【図１３Ｂ】
2006140497.tif 000016
【図１３Ｃ】
2006140497.tif 000017
【図１４Ａ】
2006140497.tif 000018
【図１４Ｂ】
2006140497.tif 000019
【図１４Ｃ】
2006140497.tif 000020
【図１５Ａ】
2006140497.tif 000021
【図１５Ｂ】
2006140497.tif 000022
【図１５Ｃ】
2006140497.tif 000023