(57)【要約】【課題】不良が発生しにくく生産性に優れるとともに低コストで実現することが可能な受光素子を提供する。【解決手段】受光素子を、ｎ型ＩｎＰ基板と、前記ｎ型ＩｎＰ基板の上に積層されるｎ型ＩｎＰ緩和層と、前記ｎ型ＩｎＰ緩和層の上に積層されるｉ型（ｎ型）ＩｎＧａＡｓ光吸収層と、前記ｉ型（ｎ型）ＩｎＧａＡｓ光吸収層の上に積層されるｎ型ＩｎＰキャップ層と、前記ｎ型ＩｎＰキャップ層より前記ｉ型（ｎ型）ＩｎＧａＡｓ光吸収層に至るまでｐ型不純物をイオン注入することにより形成され、前記ｉ型（ｎ型）ＩｎＧａＡｓ光吸収層とｐｎ接合を形成するｐ型不純物領域とを有し、前記ｐ型不純物領域の上部に前記ｐ型不純物領域とオーミック接合するＴｉ／Ｐｔ／Ａｕ電極が形成されてなり、前記オーミック電極がワイヤボンド用のアノード電極を兼ねる構造とする。【選択図】図１
2006032567.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型ＩｎＰ基板と、
前記ｎ型ＩｎＰ基板の上に積層されるｎ型ＩｎＰ緩和層と、
前記ｎ型ＩｎＰ緩和層の上に積層されるｉ型（ｎ型）ＩｎＧａＡｓ光吸収層と、
前記ｉ型（ｎ型）ＩｎＧａＡｓ光吸収層の上に積層されるｎ型ＩｎＰキャップ層と、
前記ｎ型ＩｎＰキャップ層よりｐ型不純物をイオン注入することにより形成され、前記ｉ型（ｎ型）ＩｎＧａＡｓ光吸収層とｐｎ接合を形成するｐ型不純物領域と、
を有し、
前記ｐ型不純物領域の上部に前記ｐ型不純物領域とオーミック接合するＴｉまたはＣｒ／Ｐｔ／Ａｕ、ＴｉまたはＣｒ／Ｐｄ／Ａｕ、ＴｉまたはＣｒ／Ｍｏ／Ａｕのうちのいずれかよりなる電極が形成されてなり、前記オーミック電極がワイヤボンド用のアノード電極を兼ねること、
を特徴とする受光素子。
【請求項２】
請求項１に記載の受光素子であって、
前記受光素子は、縦及び横の長さが共に厚みの２倍以内の略立方体形状であることを特徴とする受光素子。
【請求項３】
ｎ型ＩｎＰ基板と、
前記ｎ型ＩｎＰ基板の上に積層されるｎ型ＩｎＰ緩和層と、
前記ｎ型ＩｎＰ緩和層の上に積層されるｉ型（ｎ型）ＩｎＧａＡｓ光吸収層と、
前記ｉ型（ｎ型）ＩｎＧａＡｓ光吸収層の上に積層されるｎ型ＩｎＰキャップ層と、
前記ｎ型ＩｎＰキャップ層から前記ｉ型（ｎ型）ＩｎＧａＡｓ光吸収層に至り前記ｉ型（ｎ型）ＩｎＧａＡｓ光吸収層とｐｎ接合を形成するｐ型不純物領域と、前記ｐ型不純物領域とオーミック接合し、ワイヤボンド用のアノード電極を兼ねる電極を有してなる受光素子の製造方法であって、
前記ｐ型不純物領域を、前記ｎ型ＩｎＰキャップ層より前記ｉ型（ｎ型）ＩｎＧａＡｓ光吸収層に至るまでｐ型不純物をイオン注入することにより形成し、前記ｐ型不純物領域とオーミック接合し、ワイヤボンド用のアノード電極を兼ねる電極として、前記ｐ型不純物領域上にＴｉまたはＣｒ／Ｐｔ／Ａｕ、ＴｉまたはＣｒ／Ｐｄ／Ａｕ、ＴｉまたはＣｒ／Ｍｏ／Ａｕのうちのいずれかよりなる電極を形成すること、
を特徴とする受光素子の製造方法。
【請求項４】
請求項３に記載の受光素子の製造方法であって、
前記ｎ型ＩｎＰキャップ層の上面に絶縁膜を形成し、
前記イオン注入は、前記ｐ型不純物を前記絶縁膜を透過させ、前記ｎ型ＩｎＰキャップ層より前記ｉ型（ｎ型）ＩｎＧａＡｓ光吸収層に至るまで注入することにより行なうこと、
を特徴とする受光素子の製造方法。
【請求項５】
請求項４に記載の受光素子の製造方法であって、
前記絶縁膜は窒化膜であること、
を特徴とする受光素子の製造方法。
【請求項６】
請求項３または４または５に記載の受光素子の製造方法であって、
前記イオン注入の後にＲＴＡ（Rapid Thermal Anneal）を施すこと、
を特徴とする受光素子の製造方法。
【請求項７】
ｎ型ＩｎＰ基板と、
前記ｎ型ＩｎＰ基板の上に積層されるｎ型ＩｎＰ緩和層と、
前記ｎ型ＩｎＰ緩和層の上に積層されるｉ型（ｎ型）ＩｎＧａＡｓ光吸収層と、
前記ｉ型（ｎ型）ＩｎＧａＡｓ光吸収層の上に積層されるｎ型ＩｎＰキャップ層と、
前記ｎ型ＩｎＰキャップ層よりｐ型不純物をイオン注入することにより形成され、前記ｉ型（ｎ型）ＩｎＧａＡｓ光吸収層とｐｎ接合を形成するｐ型不純物領域と、
を有してなる受光素子が複数形成されてなるウェハを、
前記ウェハの劈開の方向に対して３０度から６０度の方向にダイシングソーを使用してフルカットのダイシングを行うことにより前記受光素子を切り出すこと、
を特徴とする受光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、受光素子及び受光素子の製造方法に関し、とくに光吸収層にＩｎＧａＡｓを用いた受光素子及び受光素子の製造方法に関する。
【背景技術】
【０００２】
近赤外領域のセンサ用途などに用いられる半導体素子として、光吸収層にＩｎＧａＡｓを用いるＰＩＮフォトダイオードが知られている（例えば、特許文献１又は特許文献２を参照）。図６に光吸収層にＩｎＧａＡｓを用いるＰＩＮフォトダイオードの断面を一例として示している。このＰＩＮフォトダイオード６００は、ｎ型ＩｎＰ基板６１０の上にｎ型ＩｎＰ緩和層６１１、ｉ型（ｎ型）ＩｎＧａＡｓ光吸収層６１２、及びｎ型ＩｎＰキャップ層６１３をこの順にクロライド気相成長法（クロライドＶＰＥ（Vapor Phased Epitaxial））（例えば、非特許文献１を参照）によって形成し、さらに、ｎ型ＩｎＰキャップ層６１３の表面にパッシベーション膜（不働態膜）であるＳｉＮ膜６１４が施された構造である。ＰＩＮフォトダイオード６００のｎ型ＩｎＰキャップ層６１３からｉ型（ｎ型）ＩｎＧａＡｓ光吸収層６１２にわたる領域には、Ｚｎ拡散によってｐ型不純物領域６１５が形成されている。ＳｉＮ膜６１４の所定位置には、コンタクトホール６１６が形成されている。また、ｎ型ＩｎＰ基板６１０の裏面には、ＡｕＧｅ／Ｎｉ／Ａｕからなる裏面電極６１８が形成され、カソード電極となっている。コンタクトホール６１６には、ＡｕＺｎによって形成されたオーミック電極６１７が設けられている。ここでオーミック電極６１７を形成しているＡｕＺｎは、熱処理によりｐ型不純物領域６１５に拡散し、合金化されることによりオーミック接合が形成されている。
【０００３】
オーミック電極６１７の上面には、周辺のＳｉＮ膜６１４上にも拡張してＴｉ／Ｐｔ／Ａｕなどのメッキ用電極６１９、金メッキ６２０が施されている。このＡｕメッキ６２０は、ボンディングワイヤ６２１が接着されるボンディング電極として機能し、アノード電極となっている。ここでこのようにオーミック電極６１７そのものをボンディング電極とはせずに、その上に施したＡｕメッキ６２０をボンディング電極としているのは、ＡｕＺｎからなるオーミック電極６１７は、ｎ型ＩｎＰキャップ層６１３に拡散するため、ワイヤボンド時にワイヤボンドの衝撃を吸収できず、ワイヤボンド付かず不良、ＩｎＰ結晶のエグレ不良を発生するからである。Ａｕメッキは約２μｍと厚く形成でき、Ａｕメッキ下にある硬いＡｕＺｎ表面だけでなく同じく硬いＳｉＮ膜６１４の上に形成することによりワイヤボンドの衝撃を十分吸収できる。
【特許文献１】特開２００２−２８９９０４号公報
【特許文献２】特開平３−８０５７３号公報
【非特許文献１】岩崎  孝、外４名，「近赤外（１．７〜２．６μｍ）センサー用エピタキシャルウェハの開発」，ＳＥＩテクニカルレビュー，２００３年９月，第１６３号，ｐ．３５−３８
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上記のクロライド気相成長法は、結晶の成長速度が早く低廉な価格で実施できるという利点を有するが、一方で層厚にバラツキが生じやすいという問題があり、ときには±５０％ものバラツキを生じてしまうことがある。ここでこの層厚のバラツキは、製品の不良発生率を増加させる原因となっている。すなわち、ｎ型ＩｎＰキャップ層６１３が厚過ぎればＺｎ拡散がｉ型（ｎ型）ＩｎＧａＡｓ光吸収層６１２まで到達できずにｐ型不純物領域がｉ型（ｎ型）ＩｎＧａＡｓ光吸収層６１２とｐｎ接合が形成できない。また、ｎ型ＩｎＰキャップ層６１３が薄過ぎればＺｎ拡散がｉ型（ｎ型）ＩｎＧａＡｓ光吸収層６１２の深い領域まで入り込み、受光感度に直接影響するｐ型不純物領域下のｉ型（ｎ型）ＩｎＧａＡｓ光吸収層の厚みが薄くなって受光感度が低下してしまう。また、オーミック電極６１７を形成する上記ＡｕＺｎは、拡散深さのコントロールが難しくＺｎ拡散深さ以上に拡散しｐ型不純物領域を突き抜けて、ｉ型（ｎ型）ＩｎＧａＡｓ光吸収層６１２に達してしまうことがあるが、この場合にはアノード−カソード間がショート状態となってしまう。
【０００５】
また、上述したＡｕメッキは、これを実施するための工程が別途必要な分、製造工程を増やすため労務費が増大し、またＡｕは高価な金属のため材料費も増大してしまう。
【０００６】
本発明は以上の問題に鑑みてなされたもので、不良が発生しにくく生産性に優れるとともに低コストで形成することが可能な受光素子を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するための本発明のうち主たる発明は、受光素子であって、前記受光素子はｎ型ＩｎＰ基板と、前記ｎ型ＩｎＰ基板の上に積層されるｎ型ＩｎＰ緩和層と、前記ｎ型ＩｎＰ緩和層の上に積層されるｉ型（ｎ型）ＩｎＧａＡｓ光吸収層と、前記ｉ型（ｎ型）ＩｎＧａＡｓ光吸収層の上に積層されるｎ型ＩｎＰキャップ層と、ｎ型ＩｎＰキャップ層より前記ｉ型（ｎ型）ＩｎＧａＡｓ光吸収層に至るまでｐ型不純物をイオン注入することにより形成され、前記ｉ型（ｎ型）ＩｎＧａＡｓ光吸収層とｐｎ接合を形成するｐ型不純物領域と、前記ｐ型不純物領域にオーミック接続するＴｉ／Ｐｔ／Ａｕ電極を形成し、前記Ｔｉ／Ｐｔ／Ａｕ電極をワイヤボンディング用のアノード電極とすることにある。
【発明の効果】
【０００８】
本発明により、プロセスバラツキを大幅に削減することによる高い歩留と、工数、材料費、チップサイズを大幅に削減することによる低コストを、同時に実現する受光素子を提供することができる。
【発明を実施するための最良の形態】
【０００９】
図１は本発明の受光素子の一実施形態として説明する、光吸収層にＩｎＧａＡｓを用いたＰＩＮフォトダイオード１の断面を示している。ＰＩＮフォトダイオード１は、ｎ型ＩｎＰ基板１０の上にｎ型ＩｎＰ緩和層１１、ｉ型（ｎ型）ＩｎＧａＡｓ光吸収層１２、及びｎ型ＩｎＰキャップ層１３を順にエピタキシャル成長によって形成し、さらに、ｎ型ＩｎＰキャップ層１３の表面にパッシベーション膜（不働態膜）としてのＳｉＮ膜１４が施された構造からなる。ｉ型（ｎ型）ＩｎＧａＡｓ光吸収層１２のｉ型（ｎ型）とは濃度が１×１０１５ｃｍ−３程度と非常に低い濃度であることを示す。
【００１０】
ｎ型ＩｎＰキャップ層１３からｉ型（ｎ型）ＩｎＧａＡｓ光吸収層１２にわたる領域には、イオン注入によってｐ型不純物領域１５（受光領域）が形成されており、これによりＩｎＧａＡｓ光吸収層１２とｐｎ接合が形成されている。ｐ型不純物としてイオン注入される物質としては、例えば、ＭｇイオンやＺｎイオンなどがある。
【００１１】
ＳｉＮ膜１４の所定位置には、電極を取り出すためのコンタクトホール１６が形成されている。コンタクトホール１６には、Ｔｉ／Ｐｔ／Ａｕからなるオーミック電極１７が形成されている。このオーミック電極１７は、同時にアノード電極でもあり、ボンディングワイヤ１８が接着されるボンディング電極として機能する。ｎ型ＩｎＰ基板１０の裏面には、層状のＡｕＧｅ／Ｎｉ／Ａｕからなる裏面電極１９（カソード電極）が形成されている。なお、アノード電極は、Ｔｉ／Ｐｔ／Ａｕに代えて、Ｃｒ／Ｐｔ／Ａｕ、ＴｉまたはＣｒ／Ｐｄ／Ａｕ、ＴｉまたはＣｒ／Ｍｏ／Ａｕを用いることもできる。
【００１２】
各層は夫々、ｎ型ＩｎＰ緩和層１１が０．５μｍ程度、ｉ型（ｎ型）ＩｎＧａＡｓ光吸収層１２が２μｍ程度、ｎ型ＩｎＰキャップ層１３が１０００Å程度、ｐ型不純物領域１５が０．３μｍ程度の厚みである。裏面電極１９の底面からウェハ上面までの厚みは、１３０μｍ程度である。そして、ＰＩＮフォトダイオード１は、縦横が約１７０μｍのため縦及び横の長さが共に厚みの２倍以内の略立方体形状である。なお、Ｔｉ／Ｐｔ／Ａｕ電極の厚さは、夫々、Ｔｉが１０００Å、Ｐｔが１０００Å、Ａｕが６０００Å程度である。
【００１３】
図２はＰＩＮフォトダイオード１を上方から眺めたＰＩＮフォトダイオード１の平面図（チップレイアウト）である。ＰＩＮフォトダイオード１の縦横の長さは１７０μｍ程度である。ｐ型不純物領域１５は１１０μｍ角で形成されている。ＰＩＮフォトダイオード１の上面の所定位置には、約６０μｍ角でオーミック電極１７（アノード電極としてのボンディングパッド）が露出している。
【００１４】
ここで従来、ＩｎＧａＡｓを使用した受光素子の多くは光ファイバー通信に使用される場合が多く、１０〜４０Ｇｂｐｓという高密度高速通信を実現するため、上面の受光面から直接受光するパス以外のパスで受光することによりパスが長くなって通信速度が遅くなることを避けるため、厚みに対して縦横の寸法を十分長くして側面方向からの光を入りにくくする構造であったが、本実施形態のＰＩＮフォトダイオード１は、縦及び横の長さが共に厚みの２倍以内の略立方体形状であるため、その上面からだけでなく、側面方向からも素子内部（特に素子内部の光吸収層）に光を最も効率的に取り込むことができる。本実施形態のＰＩＮフォトダイオード１は光ファイバー通信用途ではなく赤外線センサ用途であるため、光ファイバー通信のようにスピードが要求されない。従って受光パスを上面からだけに制限せず、側面からのパスを最大限に増やすことで感度を大幅に上げることができる。またＰＩＮフォトダイオード１は、縦横の長さが１７０μｍ程度と非常にチップ面積が小さくウェハ１枚からの取れ数が多いので低コストである。
【００１５】
次に、以上に説明したＰＩＮフォトダイオード１の製造方法について、図３に示すフローチャートとともに説明する。まず、製造装置の所定位置にウェハ１００を投入する（ステップ３１１）。図４Ａはこの際に投入するウェハ１００の断面を示している。同図に示すように、ウェハ１００には、ｎ型ＩｎＰ基板１０、ｎ型ＩｎＰ緩和層１１、ｉ型（ｎ型）ＩｎＧａＡｓ光吸収層１２、ｎ型ＩｎＰキャップ層１３に対応する構造が既に形成されている。
【００１６】
まずウェハ１００の上面全面に１５０Å厚のＳｉＮ膜（以下、スルーＳｉＮ膜１４１と称する）を形成する。すなわちｎ型ＩｎＰキャップ層１３の上面にスルーＳｉＮ膜１４１を全面にデポジションする（ステップ３１２）ことにより後のプロセスにおいてウェハ表面を汚染や機械的ストレスから保護する（図４Ｂ）。次に、ｎ型ＩｎＰキャップ層１３の上面の一部をエッチングすることによりアラインメントマークを設けて後のプロセスにおけるマスク合わせに使用する（ステップ３１３〜３１６）。まず、ウェハ１００の上面にフォトリソグラフィを施し（ステップ３１３）、アラインメントマーク部分となる領域を窓開けしたレジストパターンを形成する。このときウェハの劈開方向に対し各チップが３０度から６０度の範囲の方向に２次元に整列するレジストパターンとなるよう設計されたマスクを使用する。次に、レジストをマスクにスルーＳｉＮ膜エッチング（ステップ３１４）し、続いてＩｎＰエッチング（ステップ３１５）を行い、アラインメントマークとする。最後にレジストの除去（ステップ３１６）を行う（不図示）。
【００１７】
次に、イオン注入、アニールによりｐ型不純物領域１５を形成する（ステップ３１７〜３２１）。ここでこのイオン注入はスルーＳｉＮ膜を介して行われる。具体的には、まず、ウェハ上面にフォトリソグラフィを施しスルーＳｉＮ膜１４１の上面にｐ型不純物をイオン注入する部分を窓開けしたレジストパターンを形成する（ステップ３１７）。次に、スルーＳｉＮ膜を介してスルーＳｉＮ膜１４１の上方からレジストパターンをマスクにｐ型不純物を注入する（ステップ３１８）。注入するｐ型不純物は、例えば、ＭｇイオンやＺｎイオンなどである。このようにイオン注入はスルーＳｉＮ膜１４１を透過させて行うので、拡散法の場合のように、不純物をドーピングするためにその部分のＩｎＰ表面を露出させることが無い。すなわち、従来の拡散法に比べ汚染や機械的ストレスからＩｎＰ表面が保護されているので歩留が高く、信頼性に優れた製品を生み出す製造フローとなっている。
【００１８】
次に、レジストを除去し（ステップ３１９）、スルーＳｉＮ膜１４１の上に４００Å厚のアニール用のキャップＳｉＮ膜１４２をデポジションする（ステップ３２０）。これにより、ｎ型ＩｎＰキャップ層１３及びＰ型不純物領域１５上のＳｉＮ膜１４の厚みはスルーＳｉＮ膜１４１の１５０ÅとキャップＳｉＮ膜１４２の４００Åで合計５５０Åとなる。次に、熱処理（アニール）を行ってイオン注入されたｐ型不純物を活性化させ、ｐ型不純物領域１５を形成する（ステップ３２１）。このときの熱処理はＲＴＡ（Rapid Thermal Anneal）によって行う。
【００１９】
一般的には、拡散法よりイオン注入法の方が形成する不純物層の厚みコントロールの再現性が良いが、さらにＲＴＡを併用することで、より再現性の良い濃度プロファイルを持ったｐ型不純物領域１５を形成することができる。従ってｎ型ＩｎＰキャップ層１３を１０００Åと薄く形成することにより、当該ｎ型ＩｎＰキャップ層１３の厚みにバラツキがあったとしても、バラツキの絶対値そのものが小さいので、ｐ型不純物領域１５は確実にｎ型ＩｎＰキャップ層１３を貫いてその下のＩｎＧａＡｓ光吸収層１２とｐｎ接合を形成することができる。さらに、ｐ型不純物領域は設計どおりの濃度プロファイルが再現性良く形成されているので、従来のＺｎ拡散のように生産バラツキにより深くなり過ぎて、その下に、逆バイアスを印加したとき（動作時）の空乏層領域となる十分なｉ型（ｎ型）ＩｎＧａＡｓ光吸収層１２の厚みを確保できなくなるようなことがない。すなわち、逆バイアスを印加したとき（動作時）の空乏層領域となるｐ型不純物領域１５下のＩｎＧａＡｓ光吸収層１２の厚みが感度と直接関係しているため、従来はＺｎ拡散が生産バラツキにより深くなり過ぎてその下に十分なＩｎＧａＡｓ光吸収層１２の厚みを確保できず、感度不良が発生していたが、本実施形態では、イオン注入、ＲＴＡによりｐ型不純物領域１５を形成しているために濃度プロファイルの再現性が良く、ｐ型不純物領域１５下のＩｎＧａＡｓ光吸収層１２の厚みは必ず十分確保できるため感度不良が発生することは無い。
【００２０】
以上の工程を経ることで、ｎ型ＩｎＰキャップ層１３からｉ型（ｎ型）ＩｎＧａＡｓ光吸収層１２にわたる所定領域にｐ型不純物領域１５が形成され、ｉ型（ｎ型）ＩｎＧａＡｓ光吸収層１２とｐｎ接合が形成される。図４Ｃにここまでのステップが終了した際のウェハ１００の断面を示す。
【００２１】
次に、ＳｉＮ膜１４の所定位置にコンタクトホール１６を形成する。（ステップ３２２〜３２４）まず、ＳｉＮ膜１４の上面にフォトリソグラフィを施しコンタクトホール１６となる部分を窓開けしたレジストパターンを形成する（ステップ３２２）。次に、レジストをマスクにＳｉＮ膜１４をエッチングする（ステップ３２３）。これによりコンタクトホール１６が形成される。エッチングの終了後は、レジストを除去する（ステップ３２４）。図４Ｄにコンタクトホール１６が形成されたウェハ１００の断面を示す。
【００２２】
次に、以上のようにして形成されたコンタクトホール１６にオーミック電極１７を形成する。（ステップ３２５〜３２７）オーミック電極１７は、Ｔｉ／Ｐｔ／Ａｕを蒸着、リフトオフすることによりコンタクトホール１６にオーバーラップして形成される。まず、ウェハ上面にフォトリソグラフィを施し、オーミック電極１７が形成される部分を窓開けしたレジストパターンを形成する（ステップ３２５）。次に、Ｔｉ／Ｐｔ／Ａｕを蒸着し（ステップ３２６）、リフトオフする（ステップ３２７）ことによりオーミック電極１７が形成される。図４Ｅにオーミック電極１７が形成されたウェハ１００の断面を示している。ここで、Ｔｉ／Ｐｔ／Ａｕはｐ型不純物領域とオーミック接合を形成でき、さらに後に熱処理が加わってもｐ型不純物領域に拡散せず、また、従来のオーミック電極のＡｕＺｎ表面に比べて表面が十分柔らかくワイヤボンドの衝撃を吸収できるためボンディング用のアノード電極として使用できる。従って、Ａｕメッキの必要が無く、その分、製造工程を簡素化することが可能であり、製造コストを低く抑えることができる。また、従来のオーミック電極のＡｕＺｎのようにＩｎＰへの拡散バラツキによりｉ型（ｎ型）ＩｎＧａＡｓ光吸収層に達してアノード−カソード間がショートするといった問題も生じない。なお、アノード電極はＴｉ／Ｐｔ／Ａｕに代えて、Ｃｒ／Ｐｔ／Ａｕ、ＴｉまたはＣｒ／Ｐｄ／Ａｕ、ＴｉまたはＣｒ／Ｍｏ／Ａｕを用いることもできる。
【００２３】
次に、スルーＳｉＮ膜１４１やキャップＳｉＮ膜１４２とは別に表面保護用のＳｉＮ膜（以下、ジャケットコートＳｉＮ膜１４３と称する）を形成する。（ステップ３２８〜３３１）まず、ウェハ表面に３０００Å厚のジャケットコートＳｉＮ膜１４３をデポジションする（ステップ３２８）。これによりウェハ上面のｎ型ＩｎＰキャップ層上のＳｉＮ膜１４の厚みはスルーＳｉＮ膜１４１の１５０ÅとキャップＳｉＮ膜１４２の４００ÅとジャケットコートＳｉＮ膜の３０００Åとで合計３５５０Åとなる。次に、ウェハ上面にフォトリソグラフィを施しアノード電極上にジャケットＳｉＮ膜１４３の開口部分となる領域が窓開けされたレジストパターンを形成する（ステップ３２９）。次に、レジストパターンをマスクにＳｉＮ膜１４３をエッチング（ステップ３３０）することによりアノード電極へのワイヤボンディング用にジャケットＳｉＮ膜１４３の開口が形成される。そして、エッチングが終了した後、レジストを除去する（ステップ３３１）。図４ＦにジャケットコートＳｉＮ膜１４３が形成されたウェハ１００の断面を示す。
【００２４】
次に、裏面電極１９を形成する。まず、バックラップを行い（ステップ３３２）ウェハの厚みを１３０μｍにする。次に、ウェハ１００の裏面にＡｕＧｅ／Ｎｉ／Ａｕを蒸着する（ステップ３３３）。次に、熱処理を行ってＡｕＧｅ／Ｎｉ／Ａｕとｎ型ＩｎＰ基板裏面を合金化（アロイ）させる（ステップ３３４）。この裏面電極１９はカソード電極として機能する。図４Ｇに裏面電極１９が形成されたウェハ１００の断面を示す。
【００２５】
以上の工程を経ることで、ウェハ１００一面に所定個数のＰＩＮフォトダイオード１のチップが２次元に整列したウェハが完成する。次に、ウェハの電気的特性検査（ステップ３３５）、ウェハの外観検査（ステップ３３６）の後、ダイシングソーを使ってフルカットでウェハ１００のダイシングを行い、個々のＰＩＮフォトダイオード１を切り出す（ステップ３３７）。なお、上述したように本実施形態におけるＰＩＮフォトダイオード１は、非常に小型（縦横が１７０μｍ角）であり、厚みが１３０μｍと縦及び横の長さが厚みの２倍以内の略立方体形状のためダイシングを行う際チッピングが入りやすい。図５はウェハ１００を上方から眺めたウェハ１００の平面図である。同図において、符号４００で示す実線がダイシングラインである。従来ダイシングラインはウェハ１００の劈開の方向と同じ方向であったが、本発明では上述したようにステップ３１３のアラインメントマーク用のフォトリソグラフィによってダイシングライン４００は、ウェハ１００の劈開の方向に対して３０度から６０度の範囲の方向に設定されている。ダイシングライン４００をこのような方向に設定することにより、従来ダイシングラインがウェハ１００の劈開の方向と同じ方向であったときに発生していたダイシング時のチッピングの発生を無くすことができる。
【００２６】
なお、以上の実施形態の説明は本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明はその趣旨を逸脱することなく、変更、改良され得ると共に本発明にはその等価物が含まれることは勿論である。
【図面の簡単な説明】
【００２７】
【図１】本発明の受光素子の一実施形態として説明する、光吸収層にＩｎＧａＡｓを用いたＰＩＮフォトダイオード１の断面を示す図である。
【図２】本発明の一実施形態として説明するウェハ１００をダイシングして切り出されるＰＩＮフォトダイオード１を上面から眺めたＰＩＮフォトダイオード１の平面図（チップレイアウト）を示す図である。
【図３】本発明の一実施形態として説明するＰＩＮフォトダイオード１の製造フローチャートを示す図である。
【図４Ａ】本発明の一実施形態として説明するウェハ１００の断面図である。
【図４Ｂ】本発明の一実施形態として説明するウェハ１００の断面図である。
【図４Ｃ】本発明の一実施形態として説明するウェハ１００の断面図である。
【図４Ｄ】本発明の一実施形態として説明するウェハ１００の断面図である。
【図４Ｅ】本発明の一実施形態として説明するウェハ１００の断面図である。
【図４Ｆ】本発明の一実施形態として説明するウェハ１００の断面図である。
【図４Ｇ】本発明の一実施形態として説明するウェハ１００の断面図である。
【図５】本発明の一実施形態として説明するダイシング前のウェハ１００を上方から眺めたウェハ１００の平面図である。
【図６】光吸収層にＩｎＧａＡｓを用いたＰＩＮフォトダイオード６００の断面図である。
【符号の説明】
【００２８】
１  ＰＩＮフォトダイオード
１０  ｎ型ＩｎＰ基板
１１  ｎ型ＩｎＰ緩和層
１２  ｉ型（ｎ型）ＩｎＧａＡｓ光吸収層
１３  ｎ型ＩｎＰキャップ層
１４  ＳｉＮ膜
１５  ｐ型不純物領域
１６  コンタクトホール
１７  オーミック電極
１９  裏面電極
４００  ダイシングライン
【図３】
2006032567.tif 000003
【図４Ａ】
2006032567.tif 000004
【図４Ｂ】
2006032567.tif 000005
【図４Ｃ】
2006032567.tif 000006
【図１】
2006032567.tif 000007
【図２】
2006032567.tif 000008
【図４Ｄ】
2006032567.tif 000009
【図４Ｅ】
2006032567.tif 000010
【図４Ｆ】
2006032567.tif 000011
【図４Ｇ】
2006032567.tif 000012
【図５】
2006032567.tif 000013
【図６】
2006032567.tif 000014