(57)【要約】【課題】  超高集積を有して形成することができ、改善された構造の不純物領域を有する半導体装置のトランジスタ及びトランジスタを製造する方法が開示されている。【解決手段】  超高集積を有して形成することができながら改善された構造の不純物領域を有する半導体装置のトランジスタにおいて、前記トランジスタは表面、表面より低い高さを有する｛１００｝面である底面、及び表面と底面とを連結する｛１１１｝面である側面を有する半導体基板を含む。ゲート構造物が表面上に形成される。エピタキシャル層が底面と側面上に形成される。不純物領域がゲート構造物の両側に形成される。急なＰＮ接合を形成することができるので、不純物領域の間で短チャンネル効果の発生を抑制することができる。【選択図】  図１
2006060188.tif 000002
【特許請求の範囲】
【請求項１】
｛１００｝面である表面、前記表面よりも低い高さを有する｛１００｝面である底面、及び前記表面と底面とを連結する｛１１１｝面である側面を有する半導体基板と、
前記表面上に形成されたゲート構造物と、
前記底面及び前記側面上に形成されたエピタキシャル層と、
前記ゲート構造物の両側に形成された不純物領域と、
を含むことを特徴とするトランジスタ。
【請求項２】
前記ゲート構造物は、
前記半導体基板の表面上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された導電膜パターンと、
を含むことを特徴とする請求項１記載のトランジスタ。
【請求項３】
前記導電膜パターン上に形成されたハードマスク膜パターンを更に含むことを特徴とする請求項２記載のトランジスタ。
【請求項４】
前記導電膜パターンの側壁上に形成されたスペーサを更に含むことを特徴とする請求項２記載のトランジスタ。
【請求項５】
前記側面は、前記スペーサの下に位置することを特徴とする請求項４記載のトランジスタ。
【請求項６】
前記スペーサは、
前記導電膜パターンの側壁上に形成された第１スペーサと、
前記第１スペーサ上に形成された第１スペーサと、
を含むことを特徴とする請求項４記載のトランジスタ。
【請求項７】
前記第１スペーサ及び第２スペーサは同じ物質であることを特徴とする請求項６記載のトランジスタ。
【請求項８】
前記第１スペーサ及び第２スペーサは、窒化物からなることを特徴とする請求項７記載のトランジスタ。
【請求項９】
前記エピタキシャル層は、シリコンゲルマニウムを含むことを特徴とする請求項１記載のトランジスタ。
【請求項１０】
前記不純物領域は、前記半導体基板の側面と実質的に一致することを特徴とする請求項１記載のトランジスタ。
【請求項１１】
前記不純物領域は、前記半導体基板の側面と前記ゲート構造物の中央との間に位置する側面を有することを特徴とする請求項１記載のトランジスタ。
【請求項１２】
前記不純物領域は、炭素、ホウ素、又は燐を含むことを特徴とする請求項１記載のトランジスタ。
【請求項１３】
前記側面と接する前記半導体基板の部位に、前記不純物領域にドーピングされた不純物が前記半導体基板に拡散することを防止するためのハロイオン注入領域を更に含むことを特徴とする請求項１記載のトランジスタ。
【請求項１４】
前記ハロイオン注入領域は、前記不純物領域と異なる導電性を有することを特徴とする請求項１３記載のトランジスタ。
【請求項１５】
前記エピタキシャル層は、前記｛１１１｝側面から[１１１]方向に沿って成長した第１結晶構造と、前記｛１００｝底面から[１００]方向に沿って成長した第２結晶構造と、を含むことを特徴とする請求項１記載のトランジスタ。
【請求項１６】
前記エピタキシャル層は、前記半導体基板の第１表面よりも高い表面を有することを特徴とする請求項１記載のトランジスタ。
【請求項１７】
｛１００｝面である表面、前記第１表面の両側に前記第１表面よりも低い高さを有する｛１００｝面である二枚の底面、及び前記表面と前記底面との間を各々連結する｛１１１｝面である二枚の側面、を有する半導体基板と、
前記表面上に形成されたゲートパターンと、
前記二枚の底面と前記二枚の側面との上に各々形成された二つのエピタキシャル層と、
前記二つのエピタキシャル層に形成された二つの不純物領域と、
を含むことを特徴とするトランジスタ。
【請求項１８】
前記ゲートパターンの側壁上にスペーサが形成されたことを特徴とする請求項１７記載のトランジスタ。
【請求項１９】
前記側面は、前記スペーサの下に位置することを特徴とする請求項１８記載のトランジスタ。
【請求項２０】
前記二つのエピタキシャル層は、シリコンゲルマニウムを含むことを特徴とする請求項１７記載のトランジスタ。
【請求項２１】
前記二つの不純物領域は、前記半導体基板の側面と実質的に一致する側面を有することを特徴とする請求項１７記載のトランジスタ。
【請求項２２】
前記二つの不純物領域は、前記半導体基板の側面と前記ゲートパターンの中央との間に位置する側面を有することを特徴とする請求項１７記載のトランジスタ。
【請求項２３】
前記二つの不純物領域は、炭素、ホウ素、又は燐を含むことを特徴とする請求項１７記載のトランジスタ。
【請求項２４】
前記二枚の側面と接する前記半導体基板の部位に、前記二つの不純物領域にドーピングされた不純物が前記半導体基板に拡散することを防止するための二つのハロイオン注入領域を更に含むことを特徴とする請求項１７記載のトランジスタ。
【請求項２５】
前記二つのハロイオン注入領域は、前記二つの不純物領域と異なる導電性を有することを特徴とする請求項２４記載のトランジスタ。
【請求項２６】
前記エピタキシャル層は、前記｛１１１｝側面から[１１１]方向に沿って成長した第１結晶構造と、前記｛１００｝底面から[１００]方向に沿って成長した第２結晶構造と、を含むことを特徴とする請求項１７記載のトランジスタ。
【請求項２７】
前記エピタキシャル層は、前記半導体基板の第１表面よりも高い表面を有することを特徴とする請求項１７記載のトランジスタ。
【請求項２８】
｛１００｝面である表面、前記表面よりも低い高さを有する｛１００｝面である底面、及び前記表面と低面とを連結する｛１１１｝面である側面、を有する半導体基板を提供する段階と、
前記表面上にゲート構造物を形成する段階と、
前記底面及び前記側面上にエピタキシャル層を成長させる段階と、
前記エピタキシャル層に不純物をイオン注入して、不純物領域を形成する段階と、
を含むことを特徴とするトランジスタの製造方法。
【請求項２９】
前記ゲート構造物を形成する段階は、
前記半導体基板の表面上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に導電膜パターンを形成する段階と、
を含むことを特徴とする請求項２８記載のトランジスタの製造方法。
【請求項３０】
前記導電膜パターン上にハードマスク膜パターンを形成することを特徴とする請求項２９記載のトランジスタの製造方法。
【請求項３１】
前記導電膜パターンの側壁上にスペーサを形成する段階を更に含むことを特徴とする請求項２９記載のトランジスタの製造方法。
【請求項３２】
前記側面は、前記スペーサの下に位置するように形成することを特徴とする請求項３１記載のトランジスタの製造方法。
【請求項３３】
前記スペーサを形成する段階は、
前記導電膜パターンの側壁上に第１スペーサを形成する段階と、
前記第１スペーサ上に第２スペーサを形成する段階と、
を含むことを特徴とする請求項３１記載のトランジスタの製造方法。
【請求項３４】
前記第１スペーサ及び第２スペーサは、同じ物質であることを特徴とする請求項３３記載のトランジスタの製造方法。
【請求項３５】
前記第１スペーサ及び第２スペーサは、窒化物からなることを特徴とする請求項３４記載のトランジスタの製造方法。
【請求項３６】
前記半導体基板を部分エッチングして、前記底面及び前記側面を形成することを特徴とする請求項２８記載のトランジスタの製造方法。
【請求項３７】
前記半導体基板を塩化水素（ＨＣｌ）とＧｅＨ４、ＳｉＨ４及びＤＣＳで構成された群から選択された少なくとも一つとが混合されたガスを用いてエッチングすることを特徴とする請求項３６記載のトランジスタの製造方法。
【請求項３８】
前記半導体基板を５００〜７００℃の温度でエッチングすることを特徴とする請求項３６記載のトランジスタの製造方法。
【請求項３９】
前記半導体基板のエッチング段階の前に、前記半導体基板にハロドーパントをイオン注入して予備ハロイオン注入領域を形成する段階を更に含み、
前記半導体基板のエッチング段階において、前記予備ハロイオン注入領域を部分的に除去して、前記側面と接するように、前記不純物が前記半導体基板に拡散することを防止するハロイオン領域を形成することを特徴とする請求項３６記載のトランジスタの製造方法。
【請求項４０】
前記ハロドーパントは、前記不純物と異なる導電性を有することを特徴とする請求項３９記載のトランジスタの製造方法。
【請求項４１】
前記エピタキシャル層は、シリコンゲルマニウムを含むことを特徴とする請求項２８記載のトランジスタの製造方法。
【請求項４２】
前記エピタキシャル層は、前記｛１１１｝側面から[１１１]方向に沿って成長した第１結晶構造と、前記｛１００｝底面から[１００]方向に沿って成長した第２結晶構造と、を含むことを特徴とする請求項２８記載のトランジスタの製造方法。
【請求項４３】
前記エピタキシャル層が前記半導体基板の第１表面よりも高い表面を有するように、前記エピタキシャル層を形成することを特徴とする請求項２８記載のトランジスタの製造方法。
【請求項４４】
前記不純物を注入する段階は、前記エピタキシャル層を成長させる段階と同時に実施することを特徴とする請求項２８記載のトランジスタの製造方法。
【請求項４５】
前記不純物は、炭素、ホウ素、又は燐を含むことを特徴とする請求項２８記載のトランジスタの製造方法。
【請求項４６】
｛１００｝面である半導体基板の表面上にゲートパターンを形成する段階と、
前記ゲートパターンの側壁に第１スペーサを形成する段階と、
前記第１スペーサ上に第２スペーサを形成する段階と、
前記ゲートパターンの両側である前記半導体基板の部位を部分エッチングして、前記半導体基板の表面よりも低い｛１００｝面である底面と、前記底面と表面とを連結する｛１１１｝面である側面と、を有しながら前記ゲートパターンの一部と前記第１スペーサ及び第２スペーサとを露出する凹陥部を形成する段階と、
前記凹陥部内にエピタキシャル層を成長させる段階と、
前記エピタキシャル層に不純物を注入して、不純物領域を形成する段階と、
を含むことを特徴とするトランジスタの製造方法。
【請求項４７】
前記側面は、前記第１スペーサ及び第２スペーサの下に位置することを特徴とする請求項４６記載のトランジスタの製造方法。
【請求項４８】
前記第２スペーサを形成する前に、前記第１スペーサをイオン注入マスクとして用いて前記半導体基板にハロドーパントをイオン注入して予備ハロイオン注入領域を形成する段階を更に含み、
前記凹陥部を形成する段階において、前記予備ハロイオン注入領域を部分除去して、前記側面と接するように、前記不純物が前記半導体基板に拡散することを防止するハロイオン注入領域を形成することを特徴とする請求項４６記載のトランジスタの製造方法。
【請求項４９】
前記半導体基板を塩化水素（ＨＣｌ）とＧｅＨ４、ＳｉＨ４及びＤＣＳで構成された群から選択された少なくとも一つとが混合されたガスを用いてエッチングすることを特徴とする請求項４６記載のトランジスタの製造方法
【請求項５０】
前記半導体基板を５００〜７００℃の温度でエッチングすることを特徴とする請求項４６記載のトランジスタの製造方法。
【請求項５１】
前記エピタキシャル層が前記半導体基板の表面よりも高い表面を有するように前記エピタキシャル層を形成することを特徴とする請求項４６記載のトランジスタの製造方法。
【請求項５２】
前記エピタキシャル層は、シリコンゲルマニウムを含むことを特徴とする請求項４６記載のトランジスタの製造方法。
【請求項５３】
前記不純物を注入する段階は、前記エピタキシャル層を成長させる段階と同時に実施することを特徴とする請求項４６記載のトランジスタの製造方法。
【請求項５４】
｛１００｝面である半導体基板の表面上にゲートパターンを形成する段階と、
前記ゲートパターンの側壁に第１スペーサを形成する段階と、
前記ゲート段階の両側である前記半導体基板の部位を部分エッチングして、前記半導体基板の表面よりも低い｛１００｝面である底面と、前記底面と表面とを連結する｛１１１｝面である側面と、を有しながら、前記ゲートパターンの一部と前記第１スペーサとを露出する凹陥部を形成する段階と、
前記凹陥部内にエピタキシャル層を成長させる段階と、
前記第１スペーサ及び前記エピタキシャル層上に第２スペーサを形成する段階と、
前記エピタキシャル層に不純物を注入して、不純物領域を形成する段階と、
を含むことを特徴とする半導体装置のトランジスタの製造方法。
【請求項５５】
前記半導体基板のエッチング段階の前に、前記第１スペーサをイオン注入マスクとして用いて前記半導体基板にハロドーパントをイオン注入して予備ハロイオン注入領域を形成する段階を更に含み、
前記凹陥部を形成する段階において、前記予備ハロイオン注入領域を部分除去して、前記側面と接するように、前記不純物が前記半導体基板に拡散することを防止するハロイオン注入領域を形成することを特徴とする請求項５４記載の半導体装置のトランジスタの製造方法。
【請求項５６】
前記エピタキシャル層が前記半導体基板の表面よりも高い表面を有するように前記エピタキシャル層を形成することを特徴とする請求項５４記載の半導体装置のトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタ及びこれの製造方法に係わり、より具体的には、本発明は超高集積度を有して形成することができ、改善された構造の不純物領域を有する半導体装置のトランジスタ及びトランジスタを製造する方法に関する。
【背景技術】
【０００２】
一般的に、半導体装置のトランジスタは、半導体基板上に形成されたゲート構造物と、ゲート構造物の両側である基板との表面部位に形成されたソース/ドレイン領域と、を含む。ゲート構造物は、基板上に形成されたゲート絶縁膜、ゲート絶縁膜上に形成された導電膜パターン、導電膜パターン上に形成されたハードマスク膜パターン、及び導電膜パターンの側壁に形成されたスペーサを含む。
【０００３】
導電膜パターンは、しきい電圧の印加によってソース領域とドレイン領域とを電気的に連結させるチャンネル層を基板に選択的に形成させる。ソース領域は、キャリアをチャンネル層に供給し、ドレイン領域はソース領域から供給されたキャリアを外部に放出させる。
【０００４】
このようなトランジスタでは、ソースドレイン領域と基板との間に形成された界面が高速電子によるホットキャリア注入効果によって損傷を受けるようになる。このようなホットキャリア効果を改善するためにソース/ドレインをＬＤＤ構造で形成する方法が提案されてきた。しかし、ＬＤＤ工程は、不純物注入工程の後、熱処理工程を遂行するとき、不純物が拡散されて実際的なチャンネル長さが短くなる。それだけでなく、半導体装置が高集積化になることにより、チャンネルの幅が急激に減るようになる（これを短チャンネル効果（ｓｈｏｒｔ  ｃｈａｎｎｅｌ  ｅｆｆｅｃｔ）という）。チャンネルの幅が減るようになると、ソース空乏層とドレイン空乏層とが連結されることによってパンチスルー（ｐｕｎｃｈ  ｔｈｒｏｕｇｈ）現象が発生する。パンチスルー現象は導電膜パターンにしきい電圧が印加されなくてもソース領域とドレイン領域との間に形成され、キャリアが移動される現象をいう。このようなパンチスルーが発生すると、トランジスタとしての機能が完全消失する。
【０００５】
前述したＬＤＤ構造での短チャンネル効果を抑制するために、例えば、特許文献１、特許文献２などにはゲート電極の両側に凹陥部を形成し、凹陥部にシリコンゲルマニウムエピタキシャル層を成長させ、単一不純物構造（Ｓｉｎｇｌｅ  Ｄｒａｉｎ  Ｃｅｌｌ構造）を有する半導体装置が開示されている。
【０００６】
また、特許文献３にはゲート電極の両側に溝を形成し、前記溝内のゲート電極の側壁下に絶縁性スペーサを形成して短チャンネル現象を抑制するための半導体装置が開示されている。
【０００７】
このように、単一不純物の構造を有するトランジスタを製造する技術は、低い抵抗、急なＰＮ接合形成、低い熱履歴（ｒｅｄｕｃｅｄ  ｔｈｅｒｍａｌ  ｂｕｄｇｅｔ）などのような利点を有しているので、１００ｎｍ以下のゲート幅を有する超高集積トランジスタを製造するための方法として提案されている。
【０００８】
しかし、１０ｎｍ程度のゲート幅を有するトランジスタでは、従来の構造製造方法において、まだ低抵抗、急なＰＮ接合構造などの面で改善の余地がある。
【特許文献１】大韓民国特許第１０−０４０６５３７号                （米国特許第６、５９９、８０３号明細書）
【特許文献２】米国特許第６、６０５、４９８号明細書
【特許文献３】大韓民国特許出願公開第２００３−８２８２０号
【発明の開示】
【発明が解決しようとする課題】
【０００９】
したがって、本発明の目的は、超高集積度を有し、電気的な特性が優秀な改善された構造を有するトランジスタを提供することにある。
本発明の他の目的は、前述したトランジスタを製造するのに特に適合したトランジスタの製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
前述した本発明の目的を達成するために、本発明の一実施例によるトランジスタは｛１００｝面である表面、前記表面よりも低い高さを有する｛１００｝面である底面、及び表面と底面とを連結する｛１１１｝面である側面、を有する半導体基板を含む。ゲート構造物が表面上に形成される。エピタキシャル層は、底面と側面上に形成される。不純物領域がゲート構造物の両側に形成される。
【００１１】
本発明の一実施例によると、前記不純物領域は半導体基板の側面と実質的に一致する側面を有したり、あるいは半導体基板の側面とゲート構造物の中央との間に位置する側面を有したりする。
【００１２】
本発明の他の実施例によると、不純物領域にドーピングされた半導体基板に拡散することを防止するためのハロイオン注入領域が側面と接する前記半導体基板の部位に形成される。
【００１３】
前述した本発明の目的を達成するために、本発明の他の実施例による｛１００｝面である表面、表面の両側に表面よりも低い高さを有する｛１００｝面である二枚の底面、及び表面と底面との間を各々連結する｛１１１｝面である二枚の側面、を有する半導体基板を含む。ゲートパターンが表面上に形成される。二つのエピタキシャル層が二枚の底面及び二枚の側面上に各々形成される。二つの不純物領域が二つのエピタキシャル層に形成される。
【００１４】
前述した本発明の他の目的を達成するために、本発明の一実施例によるトランジスタの製造方法においては、｛１００｝面である表面、表面よりも低い高さを有する｛１００｝面である底面、及び表面と低面とを連結する｛１１１｝面である側面、を有する半導体基板を提供する。前記表面上にゲート構造物を形成し、底面及び側面上にエピタキシャル層を成長させる。エピタキシャル層に不純物をイオン注入して、不純物領域を形成する。
【００１５】
本発明の一実施例によると、底面と側面とを形成するための半導体基板のエッチングの前に、半導体基板にハロドーパント（ｈａｌｏ  ｄｏｐａｎｔ）をイオン注入して予備ハロイオン注入領域を形成する。半導体基板のエッチング段階において、前記予備ハロイオン注入領域を部分的に除去して、不純物が前記半導体基板に拡散することを防止するハロイオン注入領域を側面と接するように形成する。
【００１６】
本発明の他の実施例によると、不純物を注入する段階は、エピタキシャル層を成長させる段階と同時に実施する。
前述した本発明の他の目的を達成するために、本発明の他の実施例によるトランジスタの製造方法においては、｛１００｝面である半導体基板の表面上にゲートパターンを形成する。前記ゲートパターンの側壁に第１スペーサを形成する。前記第１スペーサ上に第２スペーサを形成する。前記ゲートパターンの両側である前記半導体基板の部位を部分エッチングして、半導体基板の表面よりも低い｛１００｝面である底面と、前記底面と表面とを連結する｛１１１｝面である側面と、を有しながら前記ゲートパターンの一部と前記第１スペーサ及び第２スペーサとを露出する凹陥部を形成する。前記凹陥部内にエピタキシャル層を成長させる。エピタキシャル層に不純物を注入して、不純物領域を形成する。
【００１７】
前述した本発明の他の目的を達成するために、本発明のまた他の実施例によるトランジスタの製造方法においては、｛１００｝面である半導体基板の表面上にゲートパターンを形成する。ゲートパターンの側壁に第１スペーサを形成する。前記ゲートパターンの両側である半導体基板の部位を部分エッチングして、半導体基板の表面よりも低い｛１００｝面である底面と、底面と表面とを連結する｛１１１｝面である側面と、を有しながら、前記ゲートパターンの一部と前記第１スペーサとを露出する凹陥部を形成する。凹陥部内にエピタキシャル層を成長させる。第１スペーサ及びエピタキシャル層上に第２スペーサを形成する。エピタキシャル層に不純物を注入して、不純物領域を形成する。
【００１８】
前記の本発明によると、不純物領域が｛１１１｝面である側面を有するので、急なＰＮ接合を形成することができて、不純物領域の間で短チャンネル効果の発生を抑制することができる。したがって、電気的な特性が優秀なトランジスタを収得することができる。
【発明を実施するための最良の形態】
【００１９】
以下、添付した図面を参照して本発明の望ましい実施例を詳細に説明する。
＜実施例１＞
図１は、本発明の実施例１による半導体装置のトランジスタを示した断面図である。
図１を参照すると、本実施例による半導体装置のトランジスタ１００は、シリコン基板、シリコンゲルマニウム基板などのような半導体基板１１０、半導体基板１１０上に形成されたゲート構造物１２０、ゲート構造物１２０の両側に形成された二つのエピタキシャル層１５０、及びエピタキシャル層１５０に形成された不純物領域、を含む。
【００２０】
半導体基板１１０は、｛１００｝面である表面１１８を有する。ゲート構造物１２０は表面１１８上に形成される。二つの凹陥部（ｒｅｃｅｓｓｅｓ）１１２がゲート構造物１２０の両側である表面１１８部位に形成される。二つの凹陥部１１２は表面１１８よりも低い高さを有する｛１００｝面である底面１１６と、底面１１６と表面とを連結する｛１１１｝面である側面１１４と、を有する。側面１１４は、｛１１１｝面であるので、｛１００｝面である底面１１６と形成する角は理論的に５４．７°程度である。実際の工程において、５０°以上（又は５４．７°以上）、望ましくは５０〜６５°（５４．７〜６５°）であれば、｛１１１｝面が形成されることと見なすことができる。
【００２１】
ゲート構造物１２０は、半導体基板１１０の表面１１８上に形成されたゲートパターン１３０、及びゲートパターン１３０の側壁に形成されたスペーサを含む。ゲートパターン１３０は半導体基板１１０の表面１１８上に形成されたゲート絶縁膜パターン１３２、ゲート絶縁膜パターン１３２上に形成された導電膜パターン１３４、及び導電膜パターン１３４上に形成されたハードマスク膜パターン１３６を含む。ゲート絶縁膜パターン１３２の下部に位置した半導体基板１１０の表面１１８の部位が不純物領域を選択的に電気的に連結させるチャンネル層になる。一方、ゲート絶縁膜パターン１３２は、シリコン酸化膜、シリコン酸化窒化膜、金属酸化膜、金属酸化窒化膜などを含むことができる。導電膜パターン１３４は、タングステン、銅、アルミニウム又は窒化金属膜のような金属膜を含むことができる。ハードマスク膜パターン１３６はシリコン窒化膜を含むことができる。
【００２２】
本実施例によるスペーサは、ゲートパターン１３０の側壁に形成された第１スペーサ１４２、及び第１スペーサ１４２上に形成された第２スペーサ１４４を含む二重構造である。二重構造のスペーサはチャンネル層の長さが確保されるようにして、短チャンネル効果を抑制する役割を果たす。特に、凹陥部１１２の側面１１４は、ゲートパターン１３０と第２スペーサ１４４との間に位置する。本実施例による第１スペーサ１４２及び第２スペーサ１４４は、例えば、シリコン窒化物のような同じ物質からなることができる。反面、第１スペーサ１４２及び第２スペーサ１４４は互いに異なる物質からなることもできる。例えば、第１スペーサ１４２は酸化物からなり、第２スペーサ１４４は窒化物からなることができる。他の実施例では、スペーサは一つの物質からなる単一スペーサであることもできる。
【００２３】
エピタキシャル層１５０は、凹陥部１１２内に形成される。エピタキシャル層１５０は、シリコンゲルマニウムを含むことができる。シリコンゲルマニウムが凹陥部１１２の側面１１４と底面１１６とからエピタキシャル成長することによってエピタキシャル層１５０が形成される。したがって、エピタキシャル層１５０は｛１１１｝である側面と｛１００｝である底面とを有するようになる。
【００２４】
エピタキシャル層１５０に不純物をイオン注入して、不純物領域が形成される。不純物の例としては炭素、ホウ素、燐などがある。本実施例によると、不純物領域がエピタキシャル層１５０と実質的に一致する。したがって、不純物領域の側面とエピタキシャル層１５０の側面とは互いに一致する。
図２乃至図５は、図１に示したトランジスタを製造する方法を順次に示した断面図である。
【００２５】
図２を参照すると、ゲートパターン１３０をシリコン基板、シリコンゲルマニウム基板のような半導体基板１１０の｛１００｝である表面１１８上に形成する。具体的に、酸化物のような絶縁膜（図示せず）を半導体基板１１０の表面１１８上に形成する。タングステンのような金属物質からなる導電膜（図示せず）を絶縁膜上に形成する。シリコン窒化物のようなハードマスク膜（図示せず）を導電膜上に形成する。その後、フォトレジストパターンをハードマスク膜上に形成する。その後、フォトレジストパターンをエッチングマスクとして用いてハードマスク膜、導電膜及び導電膜を部分エッチングして、絶縁膜パターン１３２、導電膜パターン１３４及びハードマスクパターン１３６が積層された構造で構成されたゲートパターン１３０を形成する。
【００２６】
図３を参照すると、第１シリコン窒化膜（図示せず）をゲートパターン１３０及び基板１１０上に形成する。第１シリコン窒化膜をエッチングして、第１スペーサ１４２をゲートパターン１３０の側壁に形成する。その後、第２シリコン窒化膜（図示せず）をゲートパターン１３０、第１スペーサ１４２及び基板１１０上に形成する。第２シリコン窒化膜をエッチングして、第２スペーサ１４４を第１スペーサ１４２上に形成して、第１スペーサ１４２及び第２スペーサ１４４とゲートパターン１３０とで構成されたゲート構造物１２０を完成する。
【００２７】
図４を参照すると、ゲート構造物１２０の両側である半導体基板１１０の表面１１８部位をエッチングガスを用いて部分エッチングして、｛１１１｝面である側面１１４と｛１００｝面である底面１１６とを有する凹陥部１１２を形成する。そうすると、第１スペーサ１４２及び第２スペーサ１４４の底面は凹陥部１１２を通じて露出される。ここで、半導体基板１１０をエッチングするためのエッチングガスの例としては塩化水素（ＨＣｌ）がある。
【００２８】
一般的に、塩化水素ガスを用いて成長チャンバーで積層されたシリコン系物質をエッチングする方法が広く用いられている。本実施例では、積層されたシリコン系物質ではなく、基板を構成するシリコン物質を成長チャンバーで塩化水素ガスを用いてエッチングすることができる。したがって、本実施例によるエッチング方法は、成長チャンバー以外に別途の乾式エッチングチャンバーが不必要であり、また塩化水素ガスは量産的に用いられるガスであるため、エッチング工程を安全で簡単に進行することができる。また、エッチング工程から後述する蒸着（成長）工程まで、インシチュ（ｉｎ−ｓｉｔｕ）で進行することができるので、洗浄工程のような中間処理工程を省略することができるので、工程時間を短縮することができる。
【００２９】
本実施例では、８５０℃の温度で、１０Ｔｏｒｒの塩化水素の分圧下で遂行することが望ましい。ここで、塩化水素ガス以外にＧｅＨ４、ＳｉＨ４及びジクロロシラン（Ｄｉｃｈｌｏｒｏｓｉｌａｎｅ（ＳｉＨ２Ｃｌ２）：ＤＣＳ）などを混合することが望ましい。このように、水素含有ガスはガス間の熱平衡を用いて塩化水素ガスがシリコンをエッチングできるように触媒役割を果たす。したがって、このようなガスを適切に混合することで７３０℃の温度で１ｎｍ/ｓｅｃのエッチング速度を得ることができた。即ち、５０ｎｍ深さの凹陥部を形成するのに１分以内で遂行することができるので、このようなエッチング速度は十分であるといえる。
【００３０】
本実施例では、５００〜８５０℃の温度で、望ましくはこれよりも低い５００〜７００℃の温度で、塩化水素ガスとＧｅＨ４、ＳｉＨ４及びジクロロシラン（ＤＣＳ）などのような水素ガスとの含有雰囲気で遂行することが望ましい。
【００３１】
図５を参照すると、シリコンゲルマニウムを含むソースガス、例えば、ＳｉＨ２Ｃｌ２、ＨＣｌ、ＧｅＨ４を含むソースガスを凹陥部１１２内に導入する。シリコンゲルマニウムが凹陥部１１２の側面１１４と底面１１６とからエピタキシャル成長して、エピタキシャル層１５０が凹陥部１１２内に形成される。エピタキシャル成長工程は化学気相蒸着（ＣＶＤ）工程であることができる。ここで、凹陥部１１２は｛１１１｝面である側面１１４と｛１００｝面である底面１１６とを有するので、エピタキシャル層１５０は｛１１１｝側面１１４から[１１１]方向に沿って成長した第１結晶構造１５０ａと、｛１００｝底面１１６から[１００]方向に沿って成長した第２結晶構造１５０ｂと、で構成されたヘテロ構造を有する。
【００３２】
一方、シリコンゲルマニウムを含むソースガスと炭素、ホウ素、燐などのような不純物を含むガスを同時注入して不純物がドーピングされたエピタキシャル層１５０を形成することができる。このようにして、不純物領域がエピタキシャル層１５０の側面と同じ境界を有する図１に示したトランジスタを完成する。
【００３３】
＜実施例２＞
本実施例によるトランジスタは不純物領域１７０がエピタキシャル層１５０の側面と一致しなく、エピタキシャル層１５０の側面よりもゲートパターンの中央に拡散された側面を有することを除いては図１に示した実施例１のトランジスタと実質的に同じ構成を有する。したがって、本実施例によるトランジスタに対して重複された説明は省略し、製造方法に対して説明する。
【００３４】
図６及び図７は、本発明の実施例２によってトランジスタを製造する方法を順次に示した断面図である。本実施例によってトランジスタを製造する方法は不純物領域を形成する工程を除いては実施例１の図２乃至図５を参照にして説明した工程と実質的に同じである。したがって、同じ部材に対しては同じ図面符号を付与し、エピタキシャル層の形成工程以後の工程に対して説明する。
【００３５】
図６を参照すると、炭素、ホウ素、燐などのような不純物をエピタキシャル層１５０にイオン注入する。即ち、実施例１ではソースガスと共に不純物ガスを同時に注入してドーピングされたエピタキシャル層１５０を成長させたが、本実施例による方法ではドーピングされていないエピタキシャル層１５０を前に成長させた後、不純物をドーピングされていないエピタキシャル層１５０に別途に注入する。
【００３６】
図７を参照すると、前記イオン注入工程によって注入された不純物をアニーリングしてソース/ドレイン領域に該当する不純物領域１７０をゲート構造物１２０の両側に形成して本実施例によるトランジスタを完成する。
【００３７】
ここで、不純物領域１７０はエピタキシャル層１５０の側面と一致せず、エピタキシャル層１５０の側面とゲートパターン１３０の中央との間に位置する側面を有する。このような不純物領域１７０は熱処理工程を通じて不純物を半導体基板１１０内に更に拡散させることによって形成することができる。又は、実施例１の同様に、不純物領域１７０がエピタキシャル層１５０の側面と同じ境界を有することもできる。
【００３８】
＜実施例３＞
本実施例によるトランジスタは、製造方法が異なることを除いては実施例１と同様である。したがって、トランジスタに対して重複された説明は省略し、製造方法に対して説明する。したがって、製造方法で実施例１と同じ部材に同じ図面符号を付与する。
【００３９】
図８乃至図１２は、本発明の実施例３によって図１に示したトランジスタを製造する方法を順次に示した断面図である。本実施例によると、第１スペーサと第２スペーサとを形成する工程の間にエピタキシャル層を成長させる工程を遂行して、図１に示した同じトランジスタを製造する。
【００４０】
図８を参照すると、絶縁膜パターン１３２、導電膜パターン１３４及びハードマスク膜パターン１３６が積層された構造で構成されたゲートパターン１３０を半導体基板１１０の｛１００｝である表面１１８上に形成する。
図９を参照すると、シリコン窒化物からなる第１スペーサ１４２をゲートパターン１３０の側壁に形成する。
【００４１】
図１０を参照すると、ゲートパターン１３０の両側である半導体基板１１０の表面１１８部位をエッチングガスを用いて部分エッチングして、｛１１１｝面である側面１１４と｛１００｝面である底面１１６とを有する凹陥部１１２を形成する。そうすると、第１スペーサ１４２の底面は凹陥部１１２を通じて露出される。
【００４２】
エッチングガスの例としては、実施例１で説明したように、塩化水素（ＨＣｌ）とＧｅＨ４、ＳｉＨ４及びジクロロシラン（ＤＣＳ）のうち、少なくとも一つとが混合されたガスを挙げることができる。他のエッチング条件などは実施例１で説明したことと同じである。
【００４３】
図１１を参照すると、シリコンゲルマニウムを含むソースガスを凹陥部１１２内に導入する。シリコンゲルマニウムは、凹陥部１１２の側面１１４と底面１１６とからエピタキシャル成長して、エピタキシャル層１５０が凹陥部１１２内に形成される。ここで、凹陥部１１２は｛１１１｝面である側面１１４と｛１００｝である底面１１６とを有するので、エピタキシャル層１５０は｛１１１｝側面１１４から[１１１]方向に沿って成長した第１結晶構造１５０ａと、｛１００｝底面１１６から[１００]方向に沿って成長した第２結晶構造１５０ｂと、で構成されたヘテロ構造を有する。ここで、シリコンゲルマニウムを含むソースガスと炭素、ホウ素、燐などのような不純物を含むガスとを同時に注入して不純物がドーピングされたエピタキシャル層１５０を形成することができる。
【００４４】
図１２を参照すると、シリコン窒化物からなる第２スペーサ１４４を第１スペーサ１４２上に形成して、第１スペーサ１４２及び第２スペーサ１４４とゲートパターン１３０とを含むゲート構造物１２０を完成する。第２スペーサ１４４はエピタキシャル層１５０上に位置するようになる。このようにして、不純物領域がエピタキシャル層１５０の側面と同じ境界を有する図１に示したトランジスタを完成する。
【００４５】
又は、実施例２と同様に、炭素、ホウ素、燐などのような不純物をエピタキシャル層１５０にイオン注入して、エピタキシャル層１５０の側面と一致せず、エピタキシャル層１５０の側面とゲートパターン１３０の中央との間に位置する側面を有する不純物領域１７０を形成することもできる。
【００４６】
＜実施例４＞
図１３は、本発明の実施例４による半導体装置のトランジスタを示した断面図である。
図１３を参照すると、本実施例による半導体装置のトランジスタ２００は半導体基板２１０、半導体基板２１０上に形成されたゲート構造物２２０、ゲート構造物２２０の両側に形成された二つのエピタキシャル層２５０、エピタキシャル層２５０に形成された不純物領域、及びハロイオン注入領域２６０、を含む。
【００４７】
半導体基板２１０は、｛１００｝面である表面２１８を有する。二つの凹陥部２１２がゲート構造物２２０の両側である表面２１８部位に形成される。二つの凹陥部２１２は表面２１８よりも低い高さを有する底面２１６と、底面２１６と表面２１８とを連結する｛１１１｝面である側面２１４と、を有する。
【００４８】
ゲート構造物２２０は、半導体基板１１０の表面２１８上に形成されたゲートパターン２３０、及びゲートパターン２３０の側壁に形成されたスペーサを含む。ゲートパターン２３０はゲート絶縁膜パターン２３２、導電膜パターン２３４、及びハードマスク膜パターン２３６を含む。スペーサは第１スペーサ２４２と第２スペーサ２４４とで構成された二重構造である。凹陥部２１２の側面２１４はゲートパターン２３０と第２スペーサ２４４との間に位置する。
【００４９】
シリコンゲルマニウムからなるエピタキシャル層２５０が凹陥部２１２内に形成される。エピタキシャル層２５０は｛１１１｝である側面と｛１００｝である底面とを有するようになる。
エピタキシャル層２５０に不純物をイオン注入して、不純物領域が形成される。本実施例による不純物領域はエピタキシャル層２５０と実質的に一致する側面を有する。
【００５０】
ハロイオン注入領域２６０がエピタキシャル層２５０の側面と接するように半導体基板２１０内に形成される。ハロイオン注入領域２６０は不純物領域２７０と異なる導電性を有するので、不純物領域２７０内の不純物が半導体基板２１０に拡散することを防止する役割を果たす。
【００５１】
図１４乃至図１９は、図１３に示したトランジスタを製造する方法を順次に示した断面図である。
図１４を参照すると、絶縁膜パターン２３２、導電膜パターン２３４及びハードマスク膜パターン２３６が積層された構造で構成されたゲートパターン２３０を半導体基板２１０の｛１００｝である表面２１８上に形成する。
【００５２】
図１５を参照すると、ハロドーパント（halo dopant）をゲートパターン２３０の両側である半導体基板２１０部位にイオン注入、予備ハロイオン注入領域２６２を形成する。ハロドーパントは半導体基板２１０と同じ導電性を有する。ここで、予備ハロイオン注入領域２６２を形成する前に、低濃度不純物をゲートパターン２３０の両側である半導体基板２１０部位にイオン注入して、低濃度ドレイン領域（ＬＤＤ、図示せず）を形成することもできる。
【００５３】
図１６を参照すると、シリコン窒化物からなる第１スペーサ２４２をゲートパターン２３０の側壁に形成する。その後、シリコン窒化物からなる第２スペーサ２４４を第１スペーサ２４２上に形成して、第１スペーサ２４２及び第２スペーサ２４４とゲートパターン２３０とで構成されたゲート構造物２２０を完成する。
【００５４】
図１７を参照すると、予備ハロイオン注入領域２６２をエッチングガスを用いて部分エッチングして、｛１１１｝面である側面２１４と｛１００｝面である底面２１６とを有する凹陥部２１２を形成すると共にハロイオン注入領域２６０を形成する。そうすると、第１スペーサ２４２及び第２スペーサ２４４の底面は凹陥部２１２を通じて露出される。ハロイオン注入領域２６０は凹陥部２１２の側面２１４を通じて露出される。
【００５５】
一方、エッチングガスの例としては塩化水素（ＨＣｌ）とＧｅＨ４、ＳｉＨ４及びジクロロシラン（ＤＣＳ）のうち、少なくとも一つのガスと混合されたガスを挙げることができる。また、以外のエッチングの条件は実施例１と同じである。
【００５６】
ここで、半導体基板２１０のうち、ハロドーパントがイオン注入された部分ではシリコンと塩化水素との反応が更に活発に起きることができるようになる。したがって、ハロドーパントがイオン注入されていない半導体基板をエッチングして凹陥部２１２を形成する時間よりハロドーパントがイオン注入された半導体基板２１０をエッチングして凹陥部２１２を形成するときに、半導体基板２１０の垂直方向のエッチング時間が相対的に減少するようになって、スペーサの下に｛１１１｝面を容易に形成することができるようになる。
【００５７】
図１８を参照すると、シリコンゲルマニウムを凹陥部２１２内に導入する。シリコンゲルマニウムは凹陥部２１２の側面２１４と底面２１６とからエピタキシャル成長して、エピタキシャル層２５０が凹陥部２１２内に形成される。ここで、凹陥部２１２は｛１１１｝面である側面２１４と｛１００｝面である底面２１６とを有するので、エピタキシャル層２５０は｛１１１｝側面２１４から[１１１]方向に沿って成長した第１結晶構造２５０ａと、｛１００｝底面２１６から[１００]方向に沿って成長した第２結晶構造２５０ｂと、からなるヘテロ構造を有する。
【００５８】
ここで、シリコンゲルマニウムを含むソースガスと炭素、ホウ素、燐などのような不純物を含むガスを同時に注入して不純物がドーピングされたエピタキシャル層２５０を形成することができる。このようにして、不純物領域がエピタキシャル層２５０の側面と同じ境界を有する図１３に示したトランジスタを完成する。
【００５９】
一方、不純物領域はハロイオン注入領域２６０と異なる導電性を有する。例えば、ハロイオン注入領域２５０がＰ形であれば不純物領域はＮ形であり、又はその反対になる。ハロイオン注入領域２６０が不純物領域と異なる導電性を有するので、不純物領域内の不純物が半導体基板２１０に拡散することがハロイオン注入領域２６０によって抑制される。したがって、ソース領域とドレイン領域とが近接になって発生する短チャンネル効果が抑制される。本実施例による不純物領域はエピタキシャル層２５０と一致する側面を有する。
【００６０】
＜実施例５＞
本実施例によるトランジスタは不純物領域２７０がエピタキシャル層２５０と側面が一致せず、エピタキシャル層２５０の側面よりゲートパターンの中央に拡散された側面を有することを除いては図１３に示した実施例４のトランジスタと実質的に同じ構成を有する。したがって、本実施例によるトランジスタに対する説明は省略し、製造方法に対して説明する。
【００６１】
図１９及び図２０は本発明の実施例５によってトランジスタを製造する方法を順次に示した断面図である。本実施例によってトランジスタを製造する方法は不純物領域を形成する工程を除いては実施例４の図１４乃至図１８を参照にして説明した工程と実質的に同じである。したがって、同じ部材に対しては同じ参照符号を付与し、エピタキシャル層の形成工程以後の工程に対して説明する。
【００６２】
図１９を参照すると、炭素、ホウ素、燐などのような不純物をエピタキシャル層２５０にイオン注入する。即ち、実施例４ではソースガスを同時に注入してドーピングされたエピタキシャル層２５０を成長させたが、本実施例による方法では、ドーピングされていないエピタキシャル層２５０を前に成長させた後に、不純物をドーピングされていないエピタキシャル層２５０に別途注入するようになる。
【００６３】
図２０を参照すると、前記イオン注入工程によってソース/ドレイン領域に該当する不純物領域２７０がゲート構造物２２０の両側に形成され、本実施例によるトランジスタが完成される。
【００６４】
ここで、不純物領域２７０はエピタキシャル層２５０の側面と一致せず、エピタキシャル層２５０の側面とゲートパターン２３０の中央との間に位置する側面を有する。このような不純物領域２７０は熱処理工程を通じて不純物を半導体基板１１０内に更に拡散させることによって形成することができる。又は、実施例４と同様に、不純物領域２７０がエピタキシャル層２５０の側面と同じ境界を有することもできる。
【００６５】
＜実施例６＞
図２１乃至図２６は、本発明の実施例６によって図１３に示したトランジスタを製造する方法を順次に示した断面図である。本実施例によると、第１スペーサと第２スペーサとを形成する工程の間にエピタキシャル層を成長させる工程を遂行して、図１３に示したのと同じトランジスタを製造する。したがって、同じ部材に同じ参照符号を付与する。
【００６６】
図２１を参照すると、絶縁膜パターン２３２、導電膜パターン２３４及びハードマスク膜パターン２３６が積層された構造で構成されたゲートパターン２３０を半導体基板２１０の｛１００｝である表面２１８上に形成する。
図２２を参照すると、シリコン窒化物からなる第１スペーサ２４２をゲートパターン２３０の側壁に形成する。
【００６７】
図２３を参照すると、第１スペーサ２４２をイオン注入マスクを用いてハロドーパントをゲートパターン２３０の両側である半導体基板２１０部位にイオン注入して、予備ハロイオン注入領域２６２を形成する。ハロドーパントは半導体基板２１０と同じ導電性を有する。ここで、予備ハロイオン注入領域２６２を形成する前に、低濃度不純物をゲートパターン２３０の両側である半導体基板２１０部位にイオン注入して、低濃度ドレイン領域（ＬＤＤ、図示せず）を形成することもできる。
【００６８】
図２４を参照すると、予備ハロイオン注入領域２６２をエッチングガスを用いて部分エッチングして、｛１１１｝面である側面２１４と｛１００｝面である底面２１６とを有する凹陥部２１２を形成すると共にハロイオン注入領域２６０を形成する。第１スペーサ２４２の底面は凹陥部２１２を通じて露出される。ハロイオン注入領域２６０は凹陥部２１２の側面２１４を通じて露出される。一方、エッチングガス及び条件は実施例１の説明と同じである。
【００６９】
図２５を参照すると、シリコンゲルマニウムを凹陥部２１２内に導入する。シリコンゲルマニウムは凹陥部２１２の側面２１４と底面２１６とからエピタキシャル成長して、エピタキシャル層２５０が凹陥部２１２内に形成される。ここで、凹陥部２１２は｛１１１｝面である側面２１４と｛１００｝面である底面２１６とを有するので、エピタキシャル層２５０は｛１１１｝側面２１４から[１１１]方向に沿って成長した第１決定構造２５０ａと、｛１００｝底面２１６から[１００]方向に沿って成長した第２結晶構造２５０ｂと、で構成されたヘテロ構造を有する。
【００７０】
ここで、シリコンゲルマニウムを含むソースガスと炭素、ホウ素、燐などのような不純物を含むガスを同時に注入して不純物がドーピングされたエピタキシャル層２５０を形成することができる。このようにすると、不純物領域はエピタキシャル層２５０の側面と同じ境界を有するようになる。
【００７１】
又は、実施例５と同様に、炭素、ホウ素、燐などのような不純物をエピタキシャル層２５０にイオン注入して、エピタキシャル層２５０の側面と一致せず、エピタキシャル層２５０の側面とゲートパターン２３０の中央との間に位置する側面を有する不純物領域２７０を形成することもできる。
【００７２】
図２６を参照すると、シリコン窒化物からなる第２スペーサ２４４を第１スペーサ２４２上に形成して、第１スペーサ２４２及び第２スペーサ２４４とゲートパターン２３０とを含むゲート構造物２２０を完成して本実施例によるトランジスタを完成する。ここで、第２スペーサ２４４はエピタキシャル層２５０上に位置するようになる。
【００７３】
＜実施例７＞
図２７は、本発明の実施例７によるトランジスタを示した断面図である。
本実施例によるトランジスタは隆起された（ｅｌｅｖａｔｅｄ）エピタキシャル層１５５を有することを除いては図１に示した実施例１のトランジスタと実質的に同じ構成を有する。したがって、同じ部材に対しては同じ参照符号に示し、詳細な説明は省略する。
【００７４】
図２７を参照すると、実施例１のトランジスタでは、エピタキシャル層１５０が半導体基板１００の表面１１８と実質的に一致する表面を有する。反面、本実施例によるトランジスタでは、隆起されたエピタキシャル層１５５が半導体基板１１０の表面１１８よりも高い表面を有する。
【００７５】
一方、本実施例によってトランジスタを製造する方法はエピタキシャル層を成長させる工程を除いては実施例１の図２乃至図４を参照にして説明した工程と実質的に同じである。したがって、同じ部材に対しては同じ参照符号に示し、エピタキシャル層を形成する工程よりも先行する工程に対する説明は省略する。
【００７６】
図２７を参照すると、シリコンゲルマニウムを含むソースガス、例えば、ＳｉＨ２Ｃｌ２、ＨＣｌ、ＧｅＨ４を含むソースガスを実施例１よりも更に長い時間の間、凹陥部１１２内に導入する。シリコンゲルマニウムが凹陥部１１２の側面１１４と底面１１６とからエピタキシャル成長して、隆起されたエピタキシャル層１５５が凹陥部１１２内に形成される。隆起されたエピタキシャル層１５５は｛１１１｝側面１１４から[１１１]方向に沿って成長した第１結晶構造１５５ａと、｛１００｝底面１１６から[１００]方向に沿って成長した第２結晶構造１５５ｂと、で構成されたヘテロ構造を有し、半導体基板１１０の表面１１８よりも高い表面を有する。
【００７７】
一方、シリコンゲルマニウムを含むソースガスと炭素、ホウ素、燐などのような不純物を含むガスを同時に注入して不純物がドーピングされ隆起されたエピタキシャル層１５５を形成することができる。このようにして、不純物領域がエピタキシャル層１５０の側面と同じ境界を有する図２７に示したトランジスタを完成する。
【００７８】
又は、実施例２で説明したと同様に、ドーピングされていない隆起されたエピタキシャル層１５５を前に成長させた後、不純物をドーピングされていないエピタキシャル層１５５に別途に注入して隆起されたソース/ドレインを形成することもできる。
【産業上の利用可能性】
【００７９】
前述したように本発明によると、エピタキシャル層が｛１１１｝側面から[１１１]方向に沿って成長した第１結晶構造と｛１００｝底面から[１００]方向に沿って成長した第２結晶構造とを有する。したがって、不純物領域が｛１１１｝面である側面を有するようになるので、不純物領域の間に短チャンネル効果が発生される現象が抑制される。
【００８０】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００８１】
【図１】本発明の実施例１によるトランジスタを示した断面図である。
【図２】図１に示したトランジスタを製造する方法を順次に示した断面図である。
【図３】図１に示したトランジスタを製造する方法を順次に示した断面図である。
【図４】図１に示したトランジスタを製造する方法を順次に示した断面図である。
【図５】図１に示したトランジスタを製造する方法を順次に示した断面図である。
【図６】本発明の実施例２によって図１に示したトランジスタを製造する方法を順次に示した断面図である。
【図７】本発明の実施例２によって図１に示したトランジスタを製造する方法を順次に示した断面図である。
【図８】本発明の実施例３によって図１に示したトランジスタを製造する方法を順次に示した断面図である。
【図９】本発明の実施例３によって図１に示したトランジスタを製造する方法を順次に示した断面図である。
【図１０】本発明の実施例３によって図１に示したトランジスタを製造する方法を順次に示した断面図である。
【図１１】本発明の実施例３によって図１に示したトランジスタを製造する方法を順次に示した断面図である。
【図１２】本発明の実施例３によって図１に示したトランジスタを製造する方法を順次に示した断面図である。
【図１３】本発明の実施例４によるトランジスタを示した断面図である。
【図１４】図１３に示したトランジスタを製造する方法を順次に示した断面図である。
【図１５】図１３に示したトランジスタを製造する方法を順次に示した断面図である。
【図１６】図１３に示したトランジスタを製造する方法を順次に示した断面図である。
【図１７】図１３に示したトランジスタを製造する方法を順次に示した断面図である。
【図１８】図１３に示したトランジスタを製造する方法を順次に示した断面図である。
【図１９】本発明の実施例５によって図１３に示したトランジスタを製造する方法を順次に示した断面図である。
【図２０】本発明の実施例５によって図１３に示したトランジスタを製造する方法を順次に示した断面図である。
【図２１】本発明の実施例６によって図１３に示したトランジスタを製造する方法を順次に示した暗面図である。
【図２２】本発明の実施例６によって図１３に示したトランジスタを製造する方法を順次に示した暗面図である。
【図２３】本発明の実施例６によって図１３に示したトランジスタを製造する方法を順次に示した暗面図である。
【図２４】本発明の実施例６によって図１３に示したトランジスタを製造する方法を順次に示した暗面図である。
【図２５】本発明の実施例６によって図１３に示したトランジスタを製造する方法を順次に示した暗面図である。
【図２６】本発明の実施例６によって図１３に示したトランジスタを製造する方法を順次に示した暗面図である。
【図２７】本発明の実施例７によるトランジスタを示した断面図である。
【符号の説明】
【００８２】
１１０    半導体基板
１１２    凹陥部
１１４    側面
１１６    底面
１１８    表面
１２０    ゲート構造物
１３０    ゲートパターン
１３２    ゲート絶縁膜パターン
１３４    導電膜パターン
１３６    ハードマスク膜パターン
１４２    第１スペーサ
１４４    第２スペーサ
１５０    エピタキシャル層
１７０    不純物領域
２６０    ハロイオン注入領域
【図１】
2006060188.tif 000003
【図２】
2006060188.tif 000004
【図３】
2006060188.tif 000005
【図４】
2006060188.tif 000006
【図５】
2006060188.tif 000007
【図６】
2006060188.tif 000008
【図７】
2006060188.tif 000009
【図８】
2006060188.tif 000010
【図９】
2006060188.tif 000011
【図１０】
2006060188.tif 000012
【図１１】
2006060188.tif 000013
【図１２】
2006060188.tif 000014
【図１３】
2006060188.tif 000015
【図１４】
2006060188.tif 000016
【図１５】
2006060188.tif 000017
【図１６】
2006060188.tif 000018
【図１７】
2006060188.tif 000019
【図１８】
2006060188.tif 000020
【図１９】
2006060188.tif 000021
【図２０】
2006060188.tif 000022
【図２１】
2006060188.tif 000023
【図２２】
2006060188.tif 000024
【図２３】
2006060188.tif 000025
【図２４】
2006060188.tif 000026
【図２５】
2006060188.tif 000027
【図２６】
2006060188.tif 000028
【図２７】
2006060188.tif 000029