(57)【要約】【課題】  浮遊容量が少ないインダクタンス素子を提供すること。【解決手段】  巻き線が巻回されるコア６０と、コア６０上に巻回され、第１の周波数に対応する第１の巻き線１０ａと、コア６０上に巻回され、第１の巻き線１０ａと直列接続することにより第１の周波数よりも低い第２の周波数に対応する第２の巻き線１０ｂと、を具備し、第１の巻き線１０ａは、少なくとも２箇所に分割して巻回されている。【選択図】        図６
2006140315.tif 000002
【特許請求の範囲】
【請求項１】
巻き線が巻回されるコアと、
上記コアに巻回され、第１の周波数に対応する第１の巻き線と、
上記コアに巻回され、上記第１の巻き線と直列接続することにより上記第１の周波数よりも低い第２の周波数に対応する第２の巻き線と、を具備し、
上記第１の巻き線は、少なくとも２箇所に分割して巻回されていることを特徴とするインダクタンス素子。
【請求項２】
前記第１および第２の巻き線を隔てる第１の鍔と、
前記第１の巻き線の分割されているそれぞれの領域を隔てる第２の鍔と、
を有することを特徴とする請求項１記載のインダクタンス素子。
【請求項３】
前記第１および第２の鍔は、前記コアを挿入して固定するための切り欠き部をそれぞれ有するとともに、それぞれが連結部によって相互に連結されていることを特徴とする請求項２記載のインダクタンス素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電波局から送出される時刻情報を含む長波標準電波を受信するためのインダクタンス素子に関する。
【背景技術】
【０００２】
我が国では、佐賀県に設置された九州局と、福島県に設置された福島局から時刻情報すなわちタイムコード入り長波標準電波が送出されている。いわゆる電波時計では、これらの電波を受信して時刻を更正することにより、正確な時刻表示を行うことができる。
【０００３】
ところで、九州局の長波標準電波の周波数は６０ｋＨｚであり、福島局の長波標準電波の周波数は４０ｋＨｚである。そこで、電波時計の設置場所に拘わらず、正しい時刻を呈示するために、これら２つの長波標準電波の双方を受信することが可能な受信装置が提案されている（特許文献１参照）。
【０００４】
図１３は、特許文献１に示される従来の受信装置を構成するアンテナ部について説明する図である。この図に示すように、従来の受信装置を構成するアンテナ部１００は、インダクタンス素子１０１、スイッチ１０２、および、コンデンサ１０３を主要な構成要素としている。
【０００５】
ここで、インダクタンス素子１０１は、コア１０１ａ、第１の巻き線１０１ｂ、第２の巻き線１０１ｃによって構成されている。第１の巻き線１０１ｂは、６０ｋＨｚ用であり、この第１の巻き線１０１ｂとコンデンサ１０３とによる並列共振回路の共振周波数が６０ｋＨｚとなるように素子値が設定されている。また、第２の巻き線１０１ｃは、第１の巻き線１０１ｂと直列接続された場合において、コンデンサ１０３との並列共振周波数が４０ｋＨｚとなるように設定されている。
【０００６】
スイッチ１０２は、共振周波数を４０ｋＨｚおよび６０ｋＨｚのいずれか一方から選択するための回路である。コンデンサ１０３は、前述したように共振用のコンデンサであり、第１の巻き線１０１ｂとの共振周波数が６０ｋＨｚとなり、また、第１の巻き線１０１ｂおよび第２の巻き線１０１ｃとを直列接続した場合の共振周波数が４０ｋＨｚとなるように素子値が設定されている。
【０００７】
このようなアンテナ部を含む受信装置では、スイッチ１０２を操作することにより、６０ｋＨｚまたは４０ｋＨｚの長波標準電波を選択的に受信することができる。
【０００８】
【特許文献１】特開２００３−６０５２０号公報（要約書、請求項）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、特許文献１に示すアンテナ部では、図１４に示すように、第１の巻き線１０１ｂおよび第２の巻き線１０１ｃのそれぞれについて、巻き線同士が隣接されて配置されることに起因する浮遊容量（ストレー容量）１１０，１１１が発生し、共振周波数がずれてしまうという問題点がある。
【００１０】
本発明は、上記の事情に基づきなされたもので、その目的とするところは、浮遊容量が少なく、共振周波数のずれが少ないインダクタンス素子を提供しよう、とするものである。
【課題を解決するための手段】
【００１１】
上述の目的を達成するため、本発明は、巻き線が巻回されるコアと、コアに巻回され、第１の周波数に対応する第１の巻き線と、コアに巻回され、第１の巻き線と直列接続することにより第１の周波数よりも低い第２の周波数に対応する第２の巻き線と、を具備し、第１の巻き線は、少なくとも２箇所に分割して巻回されている。
【００１２】
このため、浮遊容量が少なく、共振周波数のずれが少ないインダクタンス素子を提供することが可能になる。
【００１３】
また、他の発明は、上述の発明に加えて、第１および第２の巻き線を隔てる第１の鍔と、第１の巻き線の分割されているそれぞれの領域を隔てる第２の鍔と、を有する。このため、鍔に合わせて巻き線を巻回することにより、確実かつ簡易にインダクタンス素子を製造することが可能になる。
【００１４】
また、他の発明は、上述の発明に加えて、第１および第２の鍔は、コアを挿入して固定するための切り欠き部をそれぞれ有するとともに、それぞれが連結部によって相互に連結されている。このため、部品点数を減らすとともに、組み立てプロセスを簡略化することにより、製造コストを低減することができる。
【発明の効果】
【００１５】
本発明によれば、浮遊容量が少なく、共振周波数のずれが少ないインダクタンス素子を提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の一実施の形態について、図面を参照して説明する。
【００１７】
図１は、本発明の実施の形態に係るインダクタンス素子を用いた受信装置の構成例を示す図である。この図に示すように受信装置は、アンテナ部１、受信回路２、制御回路３、操作部４、および、表示装置５を主な構成要素としている。
【００１８】
ここで、アンテナ部１は、九州局から送信された周波数６０ｋＨｚ（第１の周波数に対応）の長波標準電波および福島局から送信された周波数４０ｋＨｚ（第２の周波数に対応）の長波標準電波のいずれか一方を選択的に受信する。なお、アンテナ部１の詳細な構成例については後述する。
【００１９】
受信回路２は、アンテナ部１から供給された受信信号を抽出し、制御回路３に出力する。
【００２０】
制御回路３は、例えば、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等によって構成され、受信回路２によって抽出された時間信号に含まれている時間情報に応じて、表示装置５に更正された正確な時刻情報を表示する。また、制御回路３は、ＲＯＭに格納されているプログラムにしたがってアンテナ部１および受信回路２を制御する。
【００２１】
操作部４は、例えば、複数の操作ボタンによって構成され、ユーザの操作に応じた情報を生成して制御回路３に供給する。
【００２２】
表示装置５は、例えば、ＬＣＤ（Liquid Crystal Display）等によって構成されており、制御回路３から供給された情報（時刻情報等）を表示する。
【００２３】
図２は、アンテナ部１の構成例を示す回路図である。この図に示すように、アンテナ部１は、インダクタンス素子１０、スイッチ１ａ、および、コンデンサ１ｂを主要な構成要素としている。
【００２４】
ここで、インダクタンス素子１０は、６０ｋＨｚに対応する巻き線１０ａ（第１の巻き線に対応）と、巻き線１０ａと直列に接続されることにより４０ｋＨｚに対応する巻き線１０ｂ（第２の巻き線に対応）とがコア６０に巻回されて構成されている。ネジコア４０は、コア６０との間隙を変化させることにより、素子値を調整する。なお、インダクタンス素子１０の詳細な構成については、後述する。
【００２５】
スイッチ１ａは、６０ｋＨｚの長波標準電波を受信する場合には、図の上側の端子に接続され、４０ｋＨｚの長波標準電波を受信する場合には、図の下側の端子に接続される。なお、スイッチ１ａは、図１に示す制御回路３によって接続方向が制御される。
【００２６】
コンデンサ１ｂは、並列共振用のコンデンサであり、スイッチ１ａが上側の端子に接続された場合には、巻き線１０ａと並列接続されて６０ｋＨｚで共振し、下側の端子に接続された場合には、直列接続された巻き線１０ａおよび巻き線１０ｂと並列接続されて４０ｋＨｚで共振する。なお、端子１ｃおよび端子１ｄは、受信回路２に接続するための端子である。
【００２７】
図３は、図２に示すインダクタンス素子１０の構成例を示す分解斜視図である。この図に示すように、インダクタンス素子１０は、ケース２０、蓋３０、ネジコア４０、コイルボビン５０、および、コア６０を主要な構成要素としている。
【００２８】
ここで、ケース２０は、例えば、プラスティック、セラミックス、金属等によって構成されている。ケース２０の左側（図の左側）の面には、ネジコア４０が挿入される孔２２が形成されている。なお、孔２２の壁面にはネジコア４０の雄ねじと嵌合する雌ねじが形成されている。ケース２０の右側（図の右側）の面には、蓋３０が嵌合される孔２１が形成されている。また、この図には示されていないが、ケース２０の下側（図の下側）の面には、コア６０が嵌合されて巻き線が巻回されたコイルボビン５０が挿入される開口部が形成されている。さらに、ケース２０の左下部には、外部の回路と内部の巻き線とを接続するための端子２３および端子２４（不図示）が設けられている。
【００２９】
蓋３０は、例えば、プラスティックによって構成されており、コア６０を固定する機能を有している。また、蓋３０の下部には外部の回路と内部の巻き線とを接続するための端子３４および端子３５（不図示）が設けられている。蓋３０の左側（図の左側）の面には、凹部３３が設けられており、当該凹部３３にコア６０の端部６２が挿入されて固定される。蓋３０の挿入部３１は、ケース２０の内部に挿入されて固定される。また、露出部３２は、ケース２０の外部に露出した状態とされる。
【００３０】
ネジコア４０は、コア６０と同様に、フェライト素材等によって構成されており、インダクタンス値を調整する場合に操作される。ここで、ネジコア４０は、素子値を調整する際に、プラスドライバを挿入するための凹部４１が左側（図の左側）の面に形成されている。また、ネジコア４０の側面４２には、孔２２の壁面に形成された雌ねじに嵌合する雄ねじが形成されている。
【００３１】
コイルボビン５０は、「コ」の字形状を有する４枚の鍔５３〜５６および鍔５３〜５６を連結するための連結部５１，５２によって構成されている。鍔５３〜５６は、それぞれ切り欠き部５３ａ〜５６ａを有しており、当該切り欠き部５３ａ〜５６ａにコア６０の軸部６１が挿入される。連結部５１，５２は、鍔５３〜５６を相互に連結するとともに、第１の巻き線１０ａおよび第２の巻き線１０ｂがコア６０に直接接触することを防止する。すなわち、連結部５１，５２は、コア６０の軸部６１よりも上下方向（図３の上下方向）の幅が広くなっているので、第１の巻き線１０ａおよび第２の巻き線１０ｂが連結部５１，５２の上に巻回された場合、コア６０にこれらの巻き線が接触することが防止できる。また、コイルボビン５０および鍔５３〜５６は、４枚の鍔が連結され、「コ」の字形状を有する一体の部品（コイルボビン５０）として構成されており、コア６０に横方向から嵌め込むことができるので、組み立て作業を簡略化することができる。
【００３２】
コア６０は、金属酸化物を焼成して形成されたフェライト素材等によって構成されている。コア６０は、コイルボビン５０が挿入される軸部６１および左右の端部６２，６３により形成されている。
【００３３】
図４は、図３に示す構成部品を組み立てた場合のインダクタンス素子１０の外観を示す斜視図である。この図に示すように、図３に示す部品を組み立てると、ケース２０の内部に蓋３０の挿入部３１が挿入され、露出部３２が露出した状態となる。また、孔２２にはネジコア４０が挿入された状態となる。
【００３４】
図５は、図４に示す、組み立てた状態のインダクタンス素子１０をＡ−Ａ’で切断した場合の断面図である。この図に示すように、コア６０は、ケース２０の内部に固定されている。鍔５４（第１の鍔に対応）と鍔５５（第２の鍔に対応）の間および鍔５５と鍔５６の間には６０ｋＨｚに対応する巻き線１０ａが２分割されて巻回されている。また、鍔５３と鍔５４の間には巻き線１０ａと直列接続された場合に、４０ｋＨｚに対応する巻き線１０ｂが巻回されている。コア６０の左側にはネジコア４０が配置されており、凹部４１にドライバ等を挿入して所望の方向に回転させることにより、端部６３とネジコア４０との間隔を調整し、インダクタンス値を調整することができる。ケース２０の下面には開口部２５があり、組み立ての際にはこの部分からコア６０を挿入する。
【００３５】
図６（Ａ）は、本発明の実施の形態に係るインダクタンス素子１０の巻き線の巻回方法を説明する図である。この図に示すように、本発明の実施の形態に係るインダクタンス素子１０は、６０ｋＨｚに対応する巻き線１０ａが２カ所に分割されて巻回されている。すなわち、巻き線１０ａは、鍔５６と鍔５５で仕切られた領域に２２８ターン巻回され、鍔５５と鍔５４で仕切られた領域に２２８ターン巻回されてひとつの巻き線を構成している。
【００３６】
図６（Ｂ）は、比較のために巻き線を分割しないで巻回した場合の概略を示す図である。この例では、巻き線１０ａ’は鍔５６’と鍔５４’で囲まれた領域に分割されないで４５２ターン巻回されている。また、巻き線１０ｂ’は、鍔５３’と鍔５４’で囲まれた領域に２７８ターン巻回されている。
【００３７】
図７は、図６（Ａ），（Ｂ）に示す２つのインダクタンス素子のストレー容量を実測した結果を示す図である。この図において、図の左側は４０ｋＨｚ同調時の測定結果（巻き線１０ａ（巻き線１０ａ’ ）と巻き線１０ｂ（巻き線１０ｂ’）とを直列接続した場合の測定結果）であり、図の右側は６０ｋＨｚ同調時の測定結果（巻き線１０ａ（巻き線１０ａ’）のみの測定結果）である。４０ｋＨｚ同調時では、斜めのハッチングを施している測定結果（図６（Ｂ）の巻き線１０ａ’および巻き線１０ｂ’を直列接続した場合の測定結果）に比較すると、縦のハッチングを施している測定結果（図６（Ａ）の巻き線１０ａおよび巻き線１０ｂを直列接続した場合の測定結果）では、ストレー容量が半分以下に低減されている。また、６０ｋＨｚ同調時では、斜めのハッチングを施している測定結果（図６（Ｂ）の巻き線１０ａ’の測定結果）に比較すると、縦のハッチングを施している測定結果（図６（Ａ）の巻き線１０ａの測定結果）では、ストレー容量が１／３近くまで低減されている。
【００３８】
なお、４０ｋＨｚに対応する巻き線は、６０ｋＨｚに対応する巻き線１０ａと、巻き線１０ｂとを直列接続したものであるので、理論上は６０ｋＨｚの巻き線よりもストレー容量が大きいはずである。しかしながら、測定装置で測定する際にこれらの巻き線に印加する電圧が等しいことから、巻き線の巻回数の少ない６０ｋＨｚの巻き線の方が、隣接する巻き線間に印加される電圧が高くなってしまい、ストレー容量が見かけ上大きく表示される。ところで、巻き線の巻き数がほぼ等しい場合には、このような見かけ上の差異は生じないことから、巻き線を分割した場合には、図７に示すように、ストレー容量が顕著に減少する。
【００３９】
図８および図９はストレー容量が減少する理由を説明するための図である。ここで、図８は、分割しないで巻回した場合の巻き線の状態を示す図である。この図に示すように、分割しない場合には巻き線は幅Ｌ０の範囲を３層に分けて巻回されている。すなわち、図の右側から第１層目が巻き始められ、左端に到達すると、右端に向けて第２層目が巻回される。そして、右端に達すると左端に向けて第３層目が巻回される。
【００４０】
図９は、本実施の形態に係るインダクタンス素子１０のように、巻き線を分割して巻回した場合の状態を示す図である。この図に示すように、本実施の形態に係るインダクタンス素子１０では、鍔５４および鍔５５で仕切られた幅Ｌ１の領域に巻き線が３層に巻回された後、鍔５５および鍔５６で仕切られた幅Ｌ１の領域に巻き線が同じく３層に巻回されている。ここで、２×Ｌ１≒Ｌ０となるように設定されている。
【００４１】
ところで、巻き線に生じるストレー容量は、上下（図の上下）または左右（図の左右）に隣接する巻き線同士の間に生じる微少な容量が全体としてひとつのストレー容量を形成するものと考えられる。ここで、左右に隣接する巻き線は、巻き線間に生じる電位差が微少であることから、蓄積される電荷量も少なく無視することができる。一方、上下に隣接する巻き線は、電位差が大きいため、これが巻き線全体としてのストレー容量の主たる原因と考えられる。図８の場合、巻き線が一定の密度で巻回されているとし、巻き線全体として電圧Ｖが印加されているとすると、巻き線の左端から距離（Ｌ０／２）だけ離れた位置（巻き線の中央付近）にある第１層目の巻き線７０と第２層目の巻き線７１の間の電位差（第１層目と第２層目の平均的な電位差）は、Ｖ／３（＝Ｖ／（３×Ｌ０）×Ｌ０）となる。
【００４２】
一方、図９の場合、Ｌ１＝Ｌ０／２とし、それぞれの巻き線にＶ／２の電圧が印加されているとすると、巻き線の左端から距離（Ｌ１／２）だけ離れた位置（巻き線の中央付近）にある第１層目の巻き線８０と第２層目の巻き線８１の間の電位差（第１層目と第２層目の平均的な電位差）は、Ｖ／６（＝Ｖ／２／（３×Ｌ１）×Ｌ１）となる。容量（キャパシタ）に蓄積される電荷は、電位差に比例することから、上下に隣接する巻き線に印加される電圧が低いほど、ストレー容量は実質的に小さな値となる。このため、図８の場合よりも図９の場合の方がストレー容量は小さくなる。この結果、図７に示すように、実測値においてもストレー容量が減少する結果となる。
【００４３】
図１０は、図８および図９に示すインダクタンス素子の特性を示す図である。この図において、「２分割」は図８に示すインダクタンス素子を示し、「３分割」は図９に示すインダクタンス素子を示す。この図に示すように、線材は２種類のＵＥＷ（ポリウレタン銅線）であり、また、巻法はソレノイドである。巻数は２分割では６０ｋＨｚ側（巻き線１０ａ）が４５２ターンで、３分割では２２８ターン×２である。また、４０ｋＨｚ＋側（巻き線１０ｂ）は２分割では２７８ターンで、３分割では２８０ターンである。
【００４４】
また、４０ｋＨｚに対応する巻き線の測定値（端子ａ１〜ａ３の測定値または端子ｂ１〜ｂ３の測定値）は次の通りである。すなわち、インダクタンス値Ｌは、２分割および３分割ともに９．６９［ｍＨ］であり、Ｑ値は２分割の場合が５９．５であり、３分割の場合が５９．６である。また、ＳＲＦ（自己共振周波数）は、２分割の場合が４４７．３ｋＨｚで、３分割の場合が７２２．９ｋＨｚである。また、ストレー容量Ｃｓは、２分割の場合が１３．０６ｐＦであり、３分割の場合が５．００ｐＦである。
【００４５】
一方、６０ｋＨｚに対応する巻き線の測定値（端子ａ２〜ａ３の測定値または端子ｂ２〜ｂ３の測定値）は次の通りである。すなわち、インダクタンス値Ｌは、２分割の場合が４．４６［ｍＨ］であり、３分割の場合が４．４１［ｍＨ］である。Ｑ値は２分割の場合が６４．５であり、３分割の場合が６４．３である。また、ＳＲＦ（自己共振周波数）は、２分割の場合が４４４．５ｋＨｚで、３分割の場合が７２６．４ｋＨｚである。また、ストレー容量Ｃｓは、２分割の場合が２８．７７ｐＦであり、３分割の場合が１０．９０ｐＦである。この図に示すように、２分割および３分割に拘わらず、Ｌ値およびＱ値はほとんど変化がないが、ストレー容量Ｃｓは半分以下に低減されている。
【００４６】
図１１は、ネジコア４０の位置と、インダクタンス値の変化率との関係を示す図である。この図において、「○」で示す曲線は、図１２に示すように、ネジコア４０を巻き線１０ｂ側に配置し、その位置を移動させた場合の巻き線１０ａのインダクタンス値の変化率を示している。また、「×」で示す曲線は、図１２に示すように、ネジコア４０を巻き線１０ａ側に配置し、その位置を移動させた場合の巻き線１０ａのインダクタンス値の変化率を示している。また、「△」で示す曲線は、図１２に示すように、ネジコア４０を巻き線１０ａ側（または、巻き線１０ｂ側）に配置し、その位置を移動させた場合の巻き線１０ａと巻き線１０ｂを直列接続した場合のインダクタンス値の変化率を示している。この図に示すように、巻き線１０ａの素子値を調整する場合には、当該巻き線１０ａに近い方にネジコア４０を配置した方が変化率は大きくなる。そこで、本実施の形態に係るインダクタンス素子１０では、巻数が多い巻き線１０ａの近くにネジコア４０を配置することにより、素子値を容易に調整できるようにしている。
【００４７】
以上に説明したように、本発明の実施の形態に係るインダクタンス素子１０では、巻き線１０ａを２分割して巻回するようにしたので、ストレー容量を減少させることができる。この結果、共振回路を構成した場合に、共振周波数がずれることを防止できる。
【００４８】
また、本発明の実施の形態に係るインダクタンス素子１０では、鍔５３〜５６のそれぞれの間隔を巻き線の巻き数に比例するようにした。このため、巻き線の厚さ（層数）が場所によらず一定になることから、インダクタンス素子１０の太さを一定にすることができる。この結果、太さが異なる場合に比較して、インダクタンス素子１０のサイズを小型化することが可能になる。
【００４９】
つぎに、以上の実施の形態のインダクタンス素子１０の組み立て方法について説明する。
【００５０】
まず、図３に示すコイルボビン５０の切り欠き部５３ａ〜５６ａにコア６０の軸部６１を挿入する。つぎに、鍔５３と鍔５４で囲まれた領域に、巻き線１０ｂを３層に巻回する。つづいて、図９に示すように、鍔５４と鍔５５で囲まれた領域に、巻き線１０ａの一部を３層に巻回し、鍔５５と鍔５６で囲まれた領域に、巻き線１０ａの残りの一部を３層に巻回する。
【００５１】
巻き線の巻回が終了すると、巻き線が巻回されたコイルボビン５０およびコア６０を、ケース２０の開口部２５からケース２０の内部に挿入して固定する。そして、蓋３０の凹部３３が端部６２に嵌合するようにケース２０の孔２１に挿入して固定する。つづいて、端子２３，２４および端子３４，３５に巻き線１０ａ，１０ｂの必要な部分をハンダ等によって接続する。
【００５２】
つづいて、ネジコア４０を孔２２に回転させながら挿入する。そして、スイッチ１ａおよびコンデンサ１ｂを接続し、スイッチ１ａを図２の下側（４０ｋＨｚ側）に接続した状態で、４０ｋＨｚに共振するように、ネジコア４０の位置を微調整する。なお、６０ｋＨｚは、一般的に受信感度が高く、また、４０ｋＨｚをメインで使用する場合が多いので、６０ｋＨｚではなく４０ｋＨｚに共振するように微調整を行う。そして、調整が終了すると、蓋３０およびネジコア４０を接着剤等によって固定し、製造プロセスを終了する。
【００５３】
つぎに、図１に示す受信装置の動作について説明する。
【００５４】
以上のようにして製造されたインダクタンス素子１０を具備する受信装置の動作が開始されると、まず、制御回路３は、アンテナ部１のスイッチ１ａを、例えば、図２の下側（４０ｋＨｚ側）の接点に接続する。その結果、直列接続された巻き線１０ａおよび巻き線１０ｂと、コンデンサ１ｂとの間で、４０ｋＨｚを共振周波数とする並列共振回路が形成され、４０ｋＨｚの長波標準電波が捕捉され、受信回路２に供給される。受信回路２では、４０ｋＨｚの長波標準電波が中間周波数に変換された後、時間信号が抽出される。
【００５５】
このようにして抽出された時間信号は、制御回路３に供給される。制御回路３では、受信された信号の大きさから受信状態を判定し、受信状態が良好である場合には、受信回路２から供給された時間信号から時間情報を抽出し、当該時間情報に基づいて内部のクロックの時刻を更正し、表示装置５に現在時刻を表示する。
【００５６】
また、受信状態が悪いと判断した場合には、アンテナ部１のスイッチ１ａの接続を、図２の上側（６０ｋＨｚ側）に変更する。その結果、巻き線１０ａと、コンデンサ１ｂとの間で、６０ｋＨｚを共振周波数とする並列共振回路が形成され、６０ｋＨｚの長波標準電波が捕捉され、受信回路２に供給される。受信回路２では、６０ｋＨｚの長波標準電波が中間周波数に変換された後、時間信号が抽出される。
【００５７】
制御回路３は、前述の場合と同様に、受信回路２から供給された時間信号から時間情報を抽出し、当該時間情報に基づいて内部のクロックの時刻を更正し、表示装置５に現在時刻を表示する。なお、４０ｋＨｚと６０ｋＨｚの双方の電波の受信状況が良好でない場合には、制御回路３は、例えば、表示装置５に対してエラー表示を行う。
【００５８】
以上に説明したように、本発明の実施の形態に係るインダクタンス素子１０を有する受信装置によれば、ストレー容量の影響を少なくすることができるので、共振周波数を正確に設定することが可能になり、良好な受信状況を得ることができる。
【００５９】
なお、以上の実施の形態は、一例であって、これ以外にも種々の変形実施態様が存在する。例えば、以上の実施の形態では、巻き線１０ａおよび巻き線１０ｂを３層巻きとしたが、これ以外の層数（２層または４層以上）としてもよい。
【００６０】
また、以上の実施の形態では、鍔５３〜５６は、連結部５１，５２によって相互に連結される構成としたが、それぞれの鍔５３〜５６を単独の構成とし、コア６０にそれぞれを挿入して固定する構成としてもよい。また、場合によっては、鍔５３〜５６を設けない構成とすることも可能である。
【００６１】
また、コア６０としては、矩形形状を有するものを例に挙げて説明したが、円柱形状を有するものを使用することも可能である。また、端部６２，６３を有しないコアを用いることも可能である。
【００６２】
また、巻き線１０ａの側にネジコア４０を設けるようにしたが、巻き線１０ｂの側に設けることも可能である。また、ネジコアを巻き線１０ａと巻き線１０ｂのそれぞれに１つずつ設けるようにすることも可能である。その場合には、２つのネジコアを調整することにより、１つのネジコアの場合に比べて微調整を行うことが可能になる。また、それぞれのネジコアを独立に調整することで、巻き線１０ａおよび巻き線１０ｂを独立に調整することも可能となる。また、ネジコア４０の凹部４１は、プラス形状としたがマイナス形状とすることも可能である。
【００６３】
また、以上の実施の形態では、６０ｋＨｚと４０ｋＨｚに対応する巻き線を設ける場合を例に挙げて説明したが、これ以外の周波数に対応する巻き線を設けることも可能であることはいうまでもない。
【００６４】
また、以上の実施の形態では、長波標準電波を受信する受信装置にインダクタンス素子１０を利用する場合を例に挙げて説明を行ったが、これ以外の装置に利用することが可能であることはいうまでもない。
【産業上の利用可能性】
【００６５】
本発明のインダクタンス素子は、長波標準電波を受信する受信装置に利用することができる。
【図面の簡単な説明】
【００６６】
【図１】本発明の実施の形態に係るインダクタンス素子を利用した受信装置の構成例を示すブロック図である。
【図２】図１に示すアンテナ部の詳細な構成例を示す図である。
【図３】図２に示すインダクタンス素子の詳細な構成例を示す分解斜視図である。
【図４】図３に示すインダクタンス素子を組み立てた場合の外観を示す斜視図である。
【図５】図４に示すインダクタンス素子をＡ−Ａ’で切断した場合の断面を示す断面図である。
【図６】インダクタンス素子の巻き線と鍔との関係を示す図で、（Ａ）は本発明の実施の形態に係るインダクタンス素子における巻き線の巻き方を示す図であり、（Ｂ）は比較のために鍔を除外した場合における巻き線の巻き方を示す図である。
【図７】図６に示す（Ａ）、（Ｂ）のそれぞれにおける４０ｋＨｚと６０ｋＨｚ同調時のストレー容量を示す図である。
【図８】図６（Ｂ）のインダクタンス素子の巻き線の巻き方の詳細を示す図である。
【図９】図６（Ａ）のインダクタンス素子の巻き線の巻き方の詳細を示す図である。
【図１０】図６（Ａ）、（Ｂ）それぞれのインダクタンス素子の特性を示す図である。
【図１１】ネジコアの位置と素子値Ｌの変化率との関係を示す図である。
【図１２】図１１に示す図におけるネジコアの位置を説明するための図である。
【図１３】従来の受信装置を構成するアンテナの構成例を示す図である。
【図１４】図１３に示すアンテナに生ずるストレー容量を説明する図である。
【符号の説明】
【００６７】
１０  インダクタンス素子
１０ａ  巻き線（第１の巻き線）
１０ｂ  巻き線（第２の巻き線）
５１，５２  連結部
５３ａ〜５６ａ  切り欠き部
５４  鍔（第１の鍔）
５５  鍔（第２の鍔）
６０  コア
【図１】
2006140315.tif 000003
【図２】
2006140315.tif 000004
【図３】
2006140315.tif 000005
【図４】
2006140315.tif 000006
【図５】
2006140315.tif 000007
【図６】
2006140315.tif 000008
【図７】
2006140315.tif 000009
【図８】
2006140315.tif 000010
【図９】
2006140315.tif 000011
【図１０】
2006140315.tif 000012
【図１１】
2006140315.tif 000013
【図１２】
2006140315.tif 000014
【図１３】
2006140315.tif 000015
【図１４】
2006140315.tif 000016