(57)【要約】【課題】トレンチ型パワー半導体デバイスのオン抵抗および破壊電圧を、他のデバイス特性の中でもさらに改善すること。【解決手段】パワー半導体デバイスは半導体ボディー内に形成された複数のトレンチを含み、各トレンチは内部に形成された1つまたは複数の電極を含む。特に、本発明の実施形態によれば、半導体デバイスの複数のトレンチは1つもしくは複数のゲート電極を含むことができ、1つもしくは複数のゲート電極または1つもしくは複数のソース電極を含むことができ、或いは、内部に形成されたゲート電極およびソース電極の双方の組み合わせを含むことができる。トレンチおよび電極は半導体ボディー内で様々な深さを有することができる。【選択図】図2A
2006066922.tif 000002
【特許請求の範囲】
【請求項１】
第1の導電型の半導体ボディーと、
前記半導体ボディー内で第1の深さに延長している複数のゲートトレンチと、
前記半導体ボディー内で第2の深さに延長している複数のソーストレンチであって、前記第2の深さは前記第1の深さより大きいソーストレンチと、
前記複数のゲートトレンチの各々内の絶縁されたゲート電極と、
前記複数のソーストレンチの各々内の絶縁されたソース電極と、
前記半導体ボディー内の、かつ、前記複数のソーストレンチの各々に隣接したエッチングされた表面を有する第2の導電型のチャンネル領域と、
前記ソース電極に接触し、かつ、前記エッチングされた表面に沿った前記チャンネル領域に接触しているソースコンタクトと、を含み、
前記複数のゲートトレンチおよび前記複数のソーストレンチはセル状の設計に配列されているパワー半導体デバイス。
【請求項２】
前記半導体ボディー内の、かつ、前記チャンネル領域の下の前記第1の導電型のドリフト領域をさらに含み、前記ドリフト領域は前記チャンネル領域から離れて単調に増加する形でドーピングされている請求項1に記載のデバイス。
【請求項３】
前記絶縁されたゲート電極は前記半導体ボディーの頂部表面の上方には延長していない請求項1に記載のデバイス。
【請求項４】
第1の導電型のドリフト領域を有する半導体ボディーと、
前記半導体ボディー内で第1の深さに延長している複数のゲートトレンチと、
前記半導体ボディー内で第2の深さに延長し、かつ、前記ドリフト領域内に延長している複数のソーストレンチであって、前記第2の深さは前記第1の深さより大きいソーストレンチと、
前記複数のゲートトレンチの各々内の絶縁されたゲート電極と、
前記複数のソーストレンチの各々内の、かつ、前記ドリフト領域内に延長している絶縁されたソース電極であって、各絶縁されたソース電極は、自身が前記ドリフト領域内に延長するに従い減少する幅を有するソース電極と、
前記半導体ボディーの上部表面を覆い、かつ、前記ソース電極に接触しているソースコンタクトと、を含むパワー半導体デバイス。
【請求項５】
前記複数のソーストレンチの各々の側壁は前記ドリフト領域に実質的に沿って内向きに傾斜しており、傾斜している側壁は前記絶縁されたソース電極の減少しつつある幅をもたらす請求項4に記載のデバイス。
【請求項６】
前記複数のソーストレンチの各々は絶縁層で少なくとも部分的に裏打ちされ、かつ、前記絶縁層は前記ドリフト領域に実質的に沿って厚さが増加する請求項4に記載のデバイス。
【請求項７】
前記絶縁層は段階的な形で厚さが増加し、かつ、前記ソース電極は段階的な形で幅が減少する請求項6に記載のデバイス。
【請求項８】
第1の導電型の半導体ボディーと、
前記半導体ボディー内の複数のゲートトレンチと、
前記半導体ボディー内の複数のソーストレンチであって、前記複数のゲートトレンチおよび前記複数のソーストレンチは前記半導体ボディー内の実質的に同じ深さに延長しているソーストレンチと、
前記複数のゲートトレンチの各々内の絶縁されたゲート電極と、
前記複数のソーストレンチの各々内のソース電極と、
前記絶縁されたソース電極と接触しているソース金属コンタクトと、を含むパワー半導体デバイス。
【請求項９】
前記複数のゲートトレンチおよび前記複数のソーストレンチはセル状の設計に配列されている請求項8に記載のデバイス。
【請求項１０】
前記半導体ボディー内で第1の導電型のドレイン領域をさらに含み、前記複数のソーストレンチおよび前記複数のゲートトレンチは前記ドレイン領域内に延長する請求項8に記載のデバイス。
【請求項１１】
前記半導体ボディー内に各々が第1の導電型のドリフト領域、バッファ領域、および、ドレイン領域をさらに含み、前記ドリフト領域は前記バッファ領域を覆って配置され、かつ、前記バッファ領域は前記ドレイン領域を覆って配置されている請求項8に記載のデバイス。
【請求項１２】
前記複数のソーストレンチおよび前記複数のゲートトレンチは前記バッファ領域内で延長している請求項11に記載のデバイス。
【請求項１３】
前記半導体ボディー内に前記第1の導電型のドリフト領域をさらに含み、前記ドリフト領域は前記ドリフト領域の頂部から底部に向かって単調に増加する形でドーピングされている請求項8に記載のデバイス。
【請求項１４】
各ソース電極および各ゲート電極は前記半導体ボディーの表面の上方に延長している自由端を含む請求項8に記載のデバイス
【請求項１５】
各ゲート電極および各ソース電極の前記自由端における珪化物コンタクトをさらに含む請求項14に記載のデバイス。
【請求項１６】
前記半導体ボディー内に前記第1の導電型のドリフト領域をさらに含み、
前記複数のソーストレンチおよび前記複数のゲートトレンチは前記ドリフト領域内に延長し、かつ、前記ドリフト領域に実質的に沿って内向きに傾斜する側壁を含む請求項8に記載のデバイス。
【請求項１７】
前記半導体ボディー内に、かつ、前記ドリフト領域の上方に配置された第2の導電型のチャンネル領域をさらに含み、
前記複数のソーストレンチおよび前記複数のゲートトレンチの前記側壁は実質的に垂直な角度で前記チャンネル領域を介して延長している請求項16に記載のデバイス。
【請求項１８】
前記半導体ボディー上に複数のショットキーコンタクトをさらに含み、各ショットキーコンタクトは隣接したソーストレンチとゲートトレンチの間にある請求項8記載のデバイス。
【請求項１９】
複数のPNダイオードをさらに含み、各PNダイオードは隣接したソーストレンチ間に形成されている請求項8記載のデバイス。
【請求項２０】
各ゲート電極は自身の個々のゲートトレンチ内で第1の深さに延長し、かつ、各ソース電極は自身の個々のソーストレンチ内で第2の深さに延長し、前記第2の深さは前記第1の深さより深い請求項8記載のデバイス。
【請求項２１】
前記複数のゲートトレンチの各々内にゲート絶縁栓状体をさらに含み、各絶縁栓状体は個々のゲート電極の下方に配置されている請求項20に記載のデバイス。
【請求項２２】
前記複数のゲートトレンチの各々内に浮遊ゲート電極をさらに含む請求項20に記載のデバイス。
【請求項２３】
前記複数のゲートトレンチの各々内に第2のゲート電極をさらに含み、各ゲートトレンチ内の前記第2のゲート電極および前記絶縁されたゲート電極はゲートコンタクトを介して電気的に接続されている請求項20に記載のデバイス。
【請求項２４】
前記半導体ボディー内に前記第1の導電型のドリフト領域をさらに含み、
前記複数のソーストレンチおよび前記複数のゲートトレンチは前記ドリフト領域内で延長し、かつ、
絶縁層は前記複数のソーストレンチの各々の側壁の少なくとも一部を裏打ちし、各絶縁層は前記ドリフト領域に実質的に沿って増加する厚さを有する請求項20に記載のデバイス。
【請求項２５】
各ソース電極は前記ドリフト領域内に延長し、かつ、自身が前記ドリフト領域内で延長するに従い減少する幅を有する請求項24に記載のデバイス。
【請求項２６】
前記絶縁層は段階的な形で厚さが増加する請求項24に記載のデバイス。
【請求項２７】
各ソース電極は前記ドリフト領域内で延長し、かつ、自身が前記ドリフト領域内で延長するに従い段階的な形で幅が減少する請求項26に記載のデバイス。
【請求項２８】
前記複数のソーストレンチの各々内に少なくとも第2のソース電極をさらに含み、前記少なくとも第2のソース電極の各々は前記ソースコンタクトと接触している請求項20に記載のデバイス。
【請求項２９】
前記少なくとも第2のソース電極の各々は自身の個々のソーストレンチ内で実質的に前記第1の深さに延長している請求項28に記載のデバイス。
【請求項３０】
前記複数のソーストレンチの各々の側壁の少なくとも一部を裏打ちするソース絶縁層と、
前記複数のゲートトレンチの各々の側壁の少なくとも一部を裏打ちするゲート絶縁層と、をさらに含み、
前記ソース絶縁層の側壁の厚さは前記ゲート絶縁層の側壁の厚さより厚い請求項20に記載のデバイス。
【請求項３１】
前記半導体ボディー内の前記第1の導電型のドリフト領域と、
前記半導体ボディー内の、かつ、前記ドリフト領域を覆って配置された第2の導電型のチャンネル領域であって、前記複数のソーストレンチおよび前記複数のゲートトレンチは前記チャンネル領域および前記ドリフト領域内で延長しているチャンネル領域と、
前記複数のソーストレンチの各々の底部において前記ドリフト領域内に形成された前記第2の導電型の第1の注入領域と、
前記複数のゲートトレンチの各々の底部において前記ドリフト領域内に形成された前記第1の導電型の第2の注入領域と、をさらに含み、前記ソースコンタクト金属は前記複数のソーストレンチの各々を充填し、それにより、前記ソース電極を形成している請求項8に記載のデバイス。
【請求項３２】
前記半導体ボディー内の前記第1の導電型のドリフト領域と、
前記半導体ボディー内の、かつ、前記ドリフト領域の上方に配置された第2の導電型のチャンネル領域と、をさらに含み、
各ゲート電極および各ソース電極は前記チャンネル領域に沿って、かつ、前記ドリフト領域に沿って自身の個々のトレンチ内で延長し、ならびに、
各ゲート電極および各ソース電極は前記チャンネル領域に実質的に沿った第1の幅および前記ドリフト領域に実質的に沿った第2の幅を有し、前記第1の幅は前記第2の幅より大きい請求項8に記載のデバイス。
【請求項３３】
前記半導体ボディー内の前記第1の導電型のドリフト領域と、
前記半導体ボディー内の、かつ、前記ドリフト領域の上方に配置された第2の導電型のチャンネル領域と、をさらに含み、
各ゲート電極および各ソース電極は前記チャンネル領域に沿って、かつ、前記ドリフト領域に沿って自身の個々のトレンチ内で延長し、
各ゲート電極は前記チャンネル領域に実質的に沿った第1の幅、および、前記ドリフト領域に実質的に沿った第2の幅を有し、前記第1の幅は前記第2の幅より大きく、かつ、
各ソース電極は前記第1の幅より小さな実質的に均一な幅を有する請求項8に記載のデバイス。
【請求項３４】
前記複数のゲートトレンチの各々内の複数の様々な長さの絶縁されたゲート電極と、
前記複数のソーストレンチの各々内の複数の様々な長さの絶縁されたソース電極であって、各々が前記ソースコンタクトと接触しているソース電極と、をさらに含む請求項8に記載のデバイス。
【請求項３５】
第1の導電型の半導体ボディーと、
前記半導体ボディー内の複数のトレンチと、
前記複数のトレンチの各々内の複数の絶縁されたゲート電極であって、与えられたトレンチ内で前記トレンチ内で垂直に下方に延長しているゲート電極と、
前記複数のトレンチの各々の側壁および底部表面を裏打ちしている絶縁層と、を含むパワー半導体デバイス。
【請求項３６】
与えられたトレンチ内の前記複数のゲート電極は共通のゲート電極に接続されている請求項35に記載のデバイス。
【請求項３７】
与えられたトレンチ内の前記複数のゲート電極は様々な長さである請求項35に記載のデバイス。
【請求項３８】
前記複数のトレンチの各々内で垂直に下方に延長している絶縁されたソース電極と、
前記ソース電極に接触しているソースコンタクトと、をさらに含む請求項35に記載のデバイス。
【請求項３９】
前記複数のトレンチの各々に対して、前記絶縁されたソース電極は前記複数の絶縁されたゲート電極間に延長し、かつ、前記複数の絶縁されたゲート電極より大きな深さに延長している請求項38に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に半導体デバイスに関し、より詳細にはトレンチ型パワー半導体デバイスに関する。
【背景技術】
【０００２】
本出願は、参照により内容が本明細書に組み込まれている「LOW VOLTAGE MOSFET」と題されたDev Alok Girdharによる2004年8月27日に出願された米国仮出願第60/605340号明細書に基づき、かつ、これの優先権を主張する。
【０００３】
パワーMOSFETなどのトレンチ型パワー半導体デバイスはよく知られている。同じく知られているように、これらのデバイスを設計する1つの目的は、低いオン抵抗を得る一方、破壊電圧とも呼ばれる高い最大遮断電圧も得ることである。例えば、B. J. Baligaによる米国特許第6649975号明細書からの図5の復元である図1Aを参照すると、従来技術のパワーMOSFET 100Aが示されている。(S. Sappが米国特許第6710403号明細書で同様のデバイスを説明していることに注意されたい。)MOSFET 100Aはソーストレンチ132a/132bおよびゲートトレンチ122などの内部に形成された複数の挟み込まれたソーストレンチおよびゲートトレンチを持つ半導体ボディー102を含む。半導体ボディー102は第1の導電型(例えば、N型)の高濃度にドープされたドレイン領域104、同じ導電型の線形的に変化するドーピング濃度を有するドリフト領域106、第1の導電型の型と逆の第2の導電型(例えば、P型)の(同じくボディー領域と呼ばれる)チャンネル領域108、および、第1の導電型のソース領域110を含む。
【０００４】
ゲートトレンチ122は半導体ボディー102内をチャンネル領域108の底部の下方の深さに延長し、かつ、内部に導電性ゲート電極124を含む。ゲート電極124はチャンネル領域の上方および下方に延長し、かつ、ゲートトレンチの側壁および底部を裏打ちするゲート絶縁層126により半導体ボディー102から絶縁されている。
【０００５】
ソーストレンチ132a/132bは半導体ボディー102のドリフト領域106内をゲートトレンチ122の底部の下方の深さに延長している。ソーストレンチ内には、ゲート電極124の底部の下方の深さに延長しているソース電極134a/134bがある。ソース絶縁層136a/136bはソーストレンチの側壁および底部を裏打ちし、かつ、ドリフト領域106からソース電極を絶縁している。
【０００６】
ソースコンタクト140は半導体ボディー102の頂部表面を覆って形成され、かつ、ソース領域110とソース電極134a/134bに電気的に接触している。ソースコンタクト140は第3の次元においてデバイスの頂部表面に沿ったチャンネル領域108にも接触している。ゲート絶縁キャップ128はソースコンタクトからゲート電極124を絶縁している。ドレインコンタクト142は半導体ボディー102の底部表面を覆って形成され、かつ、ドレイン領域104に電気的に接触している。
【０００７】
MOSFET 100Aがオンの状態で動作されると、ゲート電圧がゲート電極124に印加される。この電圧が閾値に達すると、ゲートトレンチ122の側壁に沿ってチャンネル領域108内に垂直反転層チャンネルが形成される。この反転層チャンネルはソース領域110およびドリフト領域106と同じ導電性を有する。その結果、電流はソース電極140およびドレイン電極142の間を流れる。
【０００８】
Baligaにより説明されたように、MOSFET 100Aがオフ状態であると、ソース電極134a/134bはデバイスの破壊電圧を改善するうえで役立つ。特に、ドレインコンタクトとソースコンタクトにわたり逆の電圧が印加されている間は、逆バイアスがかけられたチャンネル/ドリフト接合の結果として空乏層が形成される。ソース電極がソースコンタクトと接触しているため、これらの電極に対して電圧が形成され、この電圧は、空乏層がチャンネル領域から離れ、かつ、ドリフト領域内により深く押しやられ/広げられるようにし、それにより、デバイスの遮断電圧を改善する。
【０００９】
とりわけ、ソース電極はデバイスのオン抵抗も改善し、より高濃度にドープされたドリフト領域106を可能にする。つまり、ソース電極は、より高濃度にドープされたドリフト領域がさもなくば可能であった破壊電圧より高い破壊電圧を今や支持することを可能にする。
【００１０】
B. J. Baligaによる米国特許第5673898号明細書からの図3の復元である図1Bを参照すると、従来技術の別のパワーMOSFET 100Bが示されている。デバイス100Bは、チャンネル領域108からドレイン領域104に向かって高まる線形的に変化するドーピング濃度を持つドリフト領域106を含む上記に説明された半導体ボディーと同じ半導体ボディー102を有する。トレンチ150などのゲートトレンチが半導体ボディー内に形成され、かつ、ドリフト領域内の深さに延長している。ゲート電極152はゲートトレンチ内に配置され、かつ、ゲート絶縁層154によりソース領域110、チャンネル領域108、および、ドリフト領域106から絶縁されている。図1Bに示されたように、ゲート絶縁層154はトレンチ側壁とゲート電極の間で不均一な厚さを有し、この絶縁層はチャンネル領域に隣接する部分に比較して、ドリフト領域に隣接する側壁の部分に沿ってより厚い(このより薄い絶縁層は低い閾値電圧を維持するために役立つ)。ドレインコンタクト142がドリフト領域104に沿って半導体ボディーの底部表面を覆って形成されている。ソースコンタクト140は半導体ボディー102の頂部表面を覆って形成され、ソース領域110に電気的に接触している。ソースコンタクト140は第3の次元においてデバイスの頂部表面内のチャンネル領域108にも接触している。
【００１１】
Baligaにより説明されたように、MOSFET 100Bは破壊電圧およびオン抵抗も改善している。特に、ドリフト領域に沿ったゲート絶縁層の厚さの増加がトレンチの底部角部における電場の高度の密集を防止することによりデバイスの順方向電圧遮断能力を改善している。加えて、ドレイン領域に向かったドリフト領域のドープ量の増加がデバイスのオン抵抗を改善する一方、チャンネル領域に向かったドリフト領域のドープ量の減少がチャンネル領域に対するリーチスルー破壊の発生を制止することによりデバイスの破壊電圧を改善している。にも拘らず、デバイス100Bは大きなゲート/ドレイン電荷(Qgd)を有することがあり、それにより、低い高周波効果尺度(HFOM)をもたらす。
【００１２】
ここで、Baligaによる米国特許第5998833号明細書からの図3の復元である図1Cを参照すると、デバイス100Bの改変例である従来技術の別のパワーMOSFET 100Cが示されている。デバイス100Cは、線形に変化するドーピング濃度を持つドリフト領域106を含む上記に説明された半導体ボディーと同様の半導体ボディー102を有する。トレンチ160などのトレンチが半導体ボディー内に形成され、かつ、ドリフト領域内の深さに延長している。ゲート電極162はチャンネル領域108に隣接するトレンチの上部内に配置されており、それにより、オン状態中の反転層の形成を可能にする。ソース電極164はドリフト領域106に隣接するトレンチの下部内に配置されている。絶縁層166はゲート電極およびソース電極を互いから、かつ、ソース領域110、チャンネル領域108、および、ドリフト領域106から絶縁している。図1Cに示されたように、絶縁層166は、上記に同じく説明されたように、ドリフト領域に隣接するトレンチの側壁および底部に沿ってより厚くなっており、それにより、トレンチの底部角部における電場の高度の密集を防止している不均一な厚さを有する。ドレインコンタクト142はドレイン領域104に沿って半導体ボディーの底部表面を覆って形成されている。ソースコンタクト140は半導体ボディー102の頂部表面を覆って形成され、ソース領域110と電気的に接触している。ソースコンタクト140は(図示されない)第3の次元においてソース電極164およびチャンネル領域108にも接触している。
【００１３】
Baligaにより説明されたように、デバイス100Bと比較して、ソース電極164の包含はデバイスの破壊電圧を改善し、ソース電極はデバイス100Aに対して同じく説明されたように動作する。加えて、ゲート電極162はサイズが低減されているために、ゲート電荷(Qg)およびゲート/ドレイン電荷(Qgd)は低減されており、それにより、高周波効果尺度を改善している。しかし、デバイス100Bに比較して、デバイス100Cのオン抵抗はより大きい。加えて、埋込みソース電極164とソースコンタクト140の間を接触させることは困難なことがある。
【特許文献１】米国特許第6649975号明細書
【特許文献２】米国特許第6710403号明細書
【特許文献３】米国特許第5673898号明細書
【特許文献４】米国特許第5998833号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１４】
一般に、図1A、1B、および、1Cに示されたデバイスのようなトレンチ型パワー半導体デバイスのオン抵抗および破壊電圧を、他のデバイス特性の中でもさらに改善することが望ましい。
【課題を解決するための手段】
【００１５】
本発明の第1の実施形態によれば、例示的なパワー半導体デバイスは、各々が第1の導電型の高濃度にドーピングされたドレイン領域、ドレイン領域より低い濃度の不純物のドリフト領域、および、高濃度にドーピングされたソース領域、ならびに、ソース領域とドリフト領域の間に配置された第2の導電型のチャンネル領域を備えた半導体ボディーを含む。ドリフト領域は、不均一にドーピングされた、または、チャンネル領域からドリフト領域に向かって単調に増大する形でドープされたことによることができ、この可変ドーピングはデバイスの破壊電圧およびオン抵抗を改善する。
【００１６】
半導体デバイスは半導体ボディー内に形成された実質的に垂直な側壁を備えたゲートトレンチおよび複数のソーストレンチをさらに含む。ゲート/ソース絶縁層は各ゲートトレンチおよび各ソーストレンチの側壁および底部を裏打ちしている。各ゲートトレンチ内には絶縁された導電性ゲート電極があり、各ソーストレンチ内には絶縁された導電性ソース電極があり、ゲート電極およびソース電極は、例えば導電性ポリシリコンで構成されている。ゲートおよびソースのトレンチおよび電極は交番する形で挟み込むことができ、セル状の設計または帯状の設計のいずれかに形成することができる。とりわけ、セル状の設計はソース領域とドリフト領域の間の電荷結合を増加させ、それにより、デバイスのオン抵抗を低下させる。
【００１７】
本発明のこの実施形態によれば、ゲートトレンチおよびソーストレンチは、ドリフト領域内に延長し、例えばソーストレンチはゲートトレンチよりも深い深さに延長している。加えて、ソース電極およびゲート電極はこれらの電極の個々のトレンチの底部に向かって延長し、ソース電極はドリフト領域内に延長し、かつ、ゲート電極よりも深い深さに延長している。
【００１８】
半導体デバイスはドレイン領域と電気的に接触している半導体ボディーの底部表面に沿ったドレインコンタクトをさらに含む。デバイスは、半導体ボディーの頂部表面に沿い、かつ、ソース領域と接触しているソースコンタクトも含み、ソースコンタクトはソーストレンチの上部を充填してもおり、かつ、ソース電極の露出頂部表面と接触している。とりわけ、チャンネル領域のエッチングされた表面がソーストレンチの上部に沿って露出されている。したがって、ソースコンタクトはソーストレンチのこの上部に沿ったチャンネル領域とも接触している。
【００１９】
とりわけ、デバイスのトレンチベースのソース電極は、デバイスがオフ状態にある時は空乏領域をドリフト領域内にさらに押しやることにより改善された破壊電圧を提供する。加えて、ソーストレンチの上部に沿ったチャンネル領域にソースコンタクトを接触させることにより、デバイスのセルの間隔は低減される。
【００２０】
本発明の上記の実施形態の改変例によれば、ソーストレンチの側壁は垂直に下方に延長するよりも、むしろ実質的にドリフト領域に沿って内向きに傾斜することができる。この傾斜は、ドリフト領域がチャンネル領域からドレイン領域に向かって下がるに従いソーストレンチ間でドリフト領域の面積を増加させている。その結果、ドリフト領域がチャンネル領域から下がるに従い、ドリフト領域内の電荷は増加し、この増加した電荷がデバイスのオン抵抗を改善する。
【００２１】
本発明の上記の実施形態の別の改変例によれば、ソーストレンチの側壁を裏打ちしているソース絶縁層は、絶縁層がチャンネル領域から下がるに従い、ドリフト領域の実質的な部分に沿った厚さが変化/増加する。絶縁層は、傾きのある形または段階的な形のいずれかで厚さを増加させることができる。絶縁層の厚さが変化した結果、ソース電極は幅が低減され、かつ、電極がドリフト領域に沿って下がるに従い(傾きのある形または段階的な形のいずれかで)ソーストレンチの側壁から離れていく。この形で絶縁層の厚さを変化/増加させることにより、ソース電極とドリフト領域の間の結合は低減される。
【００２２】
本発明の第2の実施形態によれば、実施例パワー半導体デバイスは、上記に同じく説明された如くであり、かつ、内部に形成された実質的に垂直な側壁を持つ複数のソーストレンチおよびゲートトレンチを備えた半導体ボディーを含み、トレンチの側壁および底部はソース/ゲート絶縁層で裏打ちされている。しかし、本発明のこの実施形態によれば、ここでは、ゲートトレンチはドリフト領域内に、例えばソーストレンチと同じ深さに延長している。絶縁された導電性ソース電極は各ソーストレンチ内に配置され、かつ、絶縁された導電性ゲート電極は各ゲートトレンチ内に配置されている。ソース電極はソーストレンチの底部に向かってドリフト領域内に延長している。しかし、本発明のこの実施形態によれば、ゲート電極はゲートトレンチの底部に向かっては延長していず、かつ、特に、ソース電極より浅い深さに延長している。したがって、ゲート絶縁栓状体が各ゲート電極の底部および各ゲート電極の個々のゲートトレンチの底部の下に配置され、それにより、隙間を充填している。
【００２３】
本発明の上記の実施形態の別の改変例によれば、ゲート電極の下のゲート絶縁栓状体を含む各ゲートトレンチよりも、むしろ、各ゲートトレンチが第1のゲート電極の底部とゲートトレンチの底部の間に配置された第2の絶縁された導電性ゲート電極を含む。2つのゲート電極はゲートトレンチ内では互いから絶縁されている。第1のゲート電極はゲートコンタクトに接続されている。第2のゲート電極は浮動としておく、または、ゲート電極に接続されるのいずれかとすることができる。
【００２４】
本発明の上記の実施形態の別の改変例によれば、ソーストレンチおよびゲートトレンチの側壁が実質的に垂直であるよりも、むしろ、側壁がソース領域およびチャンネル領域を介して内向きに、かつ、ドリフト領域に沿って傾斜する。代案として、ソーストレンチおよびゲートトレンチの側壁はソース領域およびチャンネル領域を介して実質的に垂直であり、それにより、チャンネル領域を短縮し、その後、ドリフト領域に沿って内向きに傾斜する。上記に同じく説明されたように、トレンチ側壁のこの傾斜は、ドリフト領域がチャンネル領域から下がるに従い、ゲートトレンチと隣接するソーストレンチの間でドリフト領域に面積を増加させる。その結果、ドリフト領域内の電荷が増加し、デバイスのオン抵抗を改善する。
【００２５】
本発明の上記の実施形態の別の改変例によれば、ソーストレンチの側壁を裏打ちしているソース絶縁層は、絶縁層がチャンネル領域から下がるに従い、ドリフト領域の実質的な部分に沿った厚さが(傾きのある形または段階的な形のいずれかで)変化/増加する。上記に同じく説明されたように、絶縁層の変化する厚さは電極がドリフト領域に沿って下がるに従い、ソース電極の幅の低減およびソーストレンチの側壁から離れる移動をもたらし、それにより、ソース電極とドリフト領域の間の結合を低減する。
【００２６】
本発明の上記の実施形態の別の改変例によれば、各ソーストレンチが内部に配置された単一のソース電極を有するよりも、むしろ、各ソーストレンチがここでは内部に配置された様々な長さの多数のソース電極を含む。特に、上記に同じく説明されたように、各ソーストレンチに対して、ソース電極はトレンチの中央を下方にトレンチ底部に向かって延長している。追加のソース電極も中央ソース電極に隣接して各ソーストレンチの側壁に沿って延長している。しかし、これらの追加の電極はソーストレンチの底部に向かっては延長せず、かつ、特に、中央ソース電極よりも浅い深さに延長している。例えば、これらの追加のソース電極はゲート電極と同じ深さに延長することができる。ソーストレンチ内の絶縁層は多数のソース電極を互いから、かつ、ドリフト領域から絶縁し、絶縁層はドリフト領域に実質的に沿って増加する厚さを有する。とりわけ、ソースコンタクトはソーストレンチ内のソース電極の各々と電気的に接触している。
【００２７】
本発明の上記の実施形態の別の改変例によれば、半導体デバイスの表面に沿ってショットキー接触も形成され、それにより、集積ショットキーダイオードを備えたパワー半導体デバイスを形成している。ここで、ソースおよびゲートのトレンチおよび電極は上記に説明された形態のいずれかを有することができる。
【００２８】
本発明の上記の実施形態の別の改変例によれば、複数のPNダイオードも半導体デバイス内に形成され、例えばMOSFETおよびPNダイオードの挟み込まれた配列を持つデバイスをもたらす。PNダイオードは、オフ状態にある時にデバイスのアバランシュ破壊を防止するうえで役立つ。ここで、ソースおよびゲートのトレンチおよび電極は上記に説明された形態のいずれかを有することができる。
【００２９】
本発明の上記の実施形態の別の改変例によれば、上述のデバイスのソース電極および/またはゲート電極は半導体ボディーの表面の上方を延長することができ、それにより、電極の抵抗を低減している。ゲート電極およびソース電極の頂部は珪化物化することもでき、それにより、電極のシート抵抗を低下させる珪化物コンタクトを形成している。
【００３０】
本発明の実施形態によれば、上記に説明された実施例半導体デバイスのソーストレンチおよびゲートトレンチの底部はドリフト領域内に延長することができ、かつ、特に、ドリフト領域の一部がトレンチの底部の下方に延長するような深さに延長することができる。ここで、ドリフト領域は、不均一にドーピングされた、または、ドレイン領域に向かって単調に増大する形でドープされたことによることができる。本発明の別の実施形態によれば、上記に説明された実施例デバイスのソーストレンチおよびゲートトレンチは、トレンチの底部の下にドリフト領域がないようにドレイン領域内に延長することができる。本発明の別の実施形態によれば、デバイスの破壊電圧を改善するために、ドリフト領域とドレイン領域の間に第1の導電性型のバッファ領域を配置することができる。ここで、ソーストレンチおよびゲートトレンチは、バッファ領域の上方のドリフト領域内に延長することができるか、または、ドリフト領域を介して、かつ、バッファ領域内に延長することができる。
【００３１】
本発明の第3の実施形態によれば、実施例パワー半導体デバイスは上記に同じく説明された如くであり、かつ、内部に形成された実質的に垂直な側壁を持つ複数のソーストレンチおよびゲートトレンチを備えた半導体ボディーを含み、ソーストレンチおよびゲートトレンチはドリフト領域内で例えば同じ深さに延長している。ソーストレンチおよびゲートトレンチは絶縁層で裏打ちされている。加えて、絶縁された導電性ソース電極が各ソーストレンチ内に配置され、絶縁された導電性ゲート電極が各ゲートトレンチ内に配置され、これらの電極は、例えばドリフト領域内に延長している。しかし、本発明のこの実施形態によれば、ソース電極およびゲート電極は実質的に同じ深さに延長し、かつ、加えて、これらの電極の個々のトレンチの底部には延長していない。したがって、ソース絶縁栓状体は隙間を充填するために各ソース電極の底部の下に配置され、かつ、ゲート絶縁栓状体は隙間を充填するために各ゲート電極の底部の下に配置されている。
【００３２】
上記に説明された本発明の第2の実施形態と同様に、この第3の実施形態の代案実施形態は、ドリフト領域内の電荷を増加させるために、ドリフト領域に実質的に沿って内向きに傾斜するソーストレンチ側壁およびゲートトレンチ側壁を有するパワー半導体デバイスを含む。同様に、デバイスの表面に沿って複数のショットキーコンタクトを形成することができ、それにより、集積されたショットキーダイオードを備えたパワー半導体デバイスを形成している。代案として、デバイス内に複数のPNダイオードを形成することができ、例えばMOSFETおよびPNダイオードの挟み込まれた配列を備えたデバイスを作成する。同様に、ソース電極および/またはゲート電極は大きなものとすることができ、かつ、珪化物とすることができる。さらに、ドリフト領域は不均一にドーピングする、もしくは、単調に増大する形でドープすることができるか、または、バッファ領域を追加することができる。再び、ソーストレンチおよびゲートトレンチはドリフト領域、バッファ領域、および、ドレイン領域内への様々な深さを有することができる。
【００３３】
本発明の第4の実施形態によれば、実施例パワー半導体デバイスは、半導体ボディーの表面からソース領域およびチャンネル領域を介して、かつ、例えばドリフト領域内に延長している内部に形成された複数の交番するソーストレンチおよびゲートトレンチを備えた半導体ボディーを有する。ここで、ソーストレンチおよびゲートトレンチは同じ深さに延長している。各ゲートトレンチはゲート絶縁層で裏打ちされ、かつ、内部に配置された例えばポリシリコンの絶縁された導電性ゲート電極を有する。しかし、絶縁層で裏打ちされ、かつ、内部に形成されたポリシリコン電極を有するソーストレンチよりも、むしろ、デバイスの表面を覆うソースコンタクト金属がソーストレンチを充填し、内部にソース電極を形成している。デバイスは、ソーストレンチの下部側壁および底部に沿ったドリフト領域内に形成された第2の導電性型の第1の高濃度にドーピングされた注入領域も含む。これらの注入領域はゲートトレンチの深さの下方をかなりの距離にわたり延長し、かつ、互いに向かって横方向にも延長している。デバイスはゲートトレンチの下方のドリフト領域内に、かつ、第1の注入領域間に形成された第1の導電性型の第2のドーピングされた注入領域をさらに含む。とりわけ、ソース電極は上記に説明された如くのトレンチベースのソース電極と同様に動作し、デバイスに対して改善された破壊電圧を提供する。
【００３４】
本発明の第5の実施形態によれば、実施例パワー半導体デバイスは内部に形成された複数の交番するソースコンタクトトレンチおよびゲートトレンチを備えた半導体ボディーを有する。ソースコンタクトトレンチは半導体ボディーの表面からソース領域を介して、かつ、チャンネル領域内に延長し、両領域のエッチングされた表面を提供している。半導体ボディーの表面に施されたソースコンタクト金属はソースコンタクトトレンチを充填し、かつ、このようにして、ソース領域およびチャンネル領域の双方に接触している。
【００３５】
ゲートトレンチは半導体ボディーの表面からソース領域およびチャンネル領域を介して、かつ、例えばドリフト領域内に延長している。各ゲートトレンチはトレンチの側壁および底部に沿った不均一な厚さの絶縁層で裏打ちされ、絶縁層はチャンネル領域に沿ってより薄く、かつ、ドリフト領域に沿ってより厚くなっている。ゲート電極は各ゲートトレンチ内に配置され、かつ、例えばドリフト領域内を、例えばトレンチの得恥部に向かって延長している。各ゲート電極は不均一な絶縁層の結果として様々な幅を有し、この電極はチャンネル領域に隣接してより広い幅を、かつ、ドリフト領域に隣接してより狭い幅を有する。
【００３６】
本発明の上記の実施形態の改変例によれば、内部に配置された単一のゲート電極を有する各ゲートトレンチよりも、むしろ、各ゲートトレンチが、ここで、内部に配置された様々な長さの多数のゲート電極を含む。特に、上記に同じく説明されたように、各ゲートトレンチに対して、ゲート電極はトレンチの中央を下方に、トレンチ底部に向かって延長している。2つなどの追加のゲート電極も中央ゲート電極およびチャンネル領域に隣接して各ゲートトレンチの側壁に沿って延長している。しかし、これらの追加の電極はゲートトレンチの底部に向かっては延長せず、かつ、特に、中央ゲート電極よりも浅い深さに延長している。ゲートトレンチ内の絶縁層は多数のゲート電極を互いから、かつ、半導体ボディーから絶縁し、絶縁層は上記に説明されたように様々な厚さを有する。ゲートトレンチ内の各ゲート電極はゲートコンタクトに接続されている。
【００３７】
本発明の別の実施形態によれば、実施例パワー半導体デバイスはドリフト領域内に、例えば同じ深さに延長している内部に形成された複数の交番するソーストレンチおよびゲートトレンチを備えた半導体ボディーを有する。上記に同じく説明されたように、各ゲートトレンチはチャンネル領域およびドリフト領域に沿った不均一な厚さの絶縁層で裏打ちされている。上記に同じく説明されたように、不均一な厚さのゲート電極が各ゲートトレンチ内に配置され、この電極はチャンネル領域に隣接してより広い幅を、かつ、ドリフト領域に隣接してより狭い幅を有する。
【００３８】
本発明の1つの実施形態によれば、各ソーストレンチはゲートトレンチと同様の不均一な厚さの絶縁層で裏打ちされ、絶縁層はチャンネル領域に沿ってより薄く、かつ、ドリフト領域に沿ってより厚くなっている。ソース電極は各ソーストレンチ内に配置され、かつ、ソーストレンチの底部に向かってゲート電極と同じ深さに延長している。各ソース電極はゲート電極と同様の様々な幅を有し、ソース電極はチャンネル領域に隣接したより広い幅、および、ドリフト領域に隣接したより狭い幅を有する。本発明の別の実施形態によれば、ソーストレンチ側壁に沿った絶縁層は全体にわたり均一な厚さを有し、かつ、チャンネル領域およびドリフト領域の双方に沿って比較的厚い。したがって、ソース電極も全体にわたり均一な幅を有し、かつ、チャンネル領域およびドリフト領域の双方に沿って比較的薄い。
【００３９】
本発明のいずれかの実施形態によれば、各ソース電極はソースコンタクトに接触している。加えて、ソースコンタクトはソーストレンチの上部に沿ったチャンネル領域にも接触している。
【００４０】
本発明の上記の実施形態の改変例によれば、直前に説明された如くの内部に配置された単一のゲート電極またはソース電極を有する各ゲートトレンチおよび各ソーストレンチよりも、むしろ、各ゲートトレンチは、ここでは、様々な長さの多数のゲート電極を含み、かつ、各ソース電極は様々な長さの多数のソース電極を含む。多数のゲート電極はゲートトレンチの中央の下方をトレンチの底部に向かって延長している中央電極を含むことができ、ならびに、トレンチの側壁に沿って、かつ、チャンネル領域に隣接する中央電極に隣接して延長する2つの横電極も含むことができる。しかし、横電極はゲートトレンチの底部に向かっては延長せず、かつ、特に、中央ゲート電極よりも浅い深さに延長している。ゲートトレンチ内の絶縁層は多数のゲート電極を互いから、かつ、半導体ボディーから絶縁している。ゲートトレンチ内の各ゲート電極はゲートコンタクトに接続されている。
【００４１】
多数のソース電極は多数のゲート電極と同様であり、かつ、ソーストレンチの中央の下方をトレンチの底部に向かって延長している中央電極を含むことができ、ならびに、トレンチの側面に沿った中央電極に隣接するが、中央電極より浅い深さに延長する2つの横電極も含むことができる。中央ソース電極および中央ゲート電極ならびに副ソース電極および副ゲート電極は各々がそれぞれ同じ深さに延長することができる。ソーストレンチ内の絶縁層は多数のソース電極を互いから、かつ、ドリフト領域から絶縁している。ソーストレンチ内の各ソース電極はソースコンタクトに接続されている。
【００４２】
本発明の別の実施形態によれば、実施例パワー半導体デバイスは内部に形成された複数の交番するゲート/ソーストレンチおよび複数のソースコンタクトトレンチを備えた半導体ボディーを有する。上記に同じく説明されたように、デバイスの頂部表面に沿ったソースコンタクト金属はソースコンタクトトレンチを介してソース領域およびチャンネル領域と接触している。
【００４３】
ゲート/ソーストレンチは半導体ボディーの表面からソース領域およびチャンネル領域を介して、かつ、例えばドリフト領域内に延長している。絶縁された導電性ゲート電極はチャンネル領域に隣接する各トレンチの上部内に配置されている。加えて、絶縁された導電性ソース電極はドリフト領域に隣接し、かつ、ゲート電極の下方に配置されている。各ゲート電極はゲートコンタクトに接続され、各ソース電極はソースコンタクトに接続されている。
【００４４】
絶縁層は各トレンチを裏打ちし、かつ、ゲート電極とチャンネル領域の間の側壁に沿ってより薄く、かつ、ドリフト領域とソース電極の間の側壁に沿ってより厚くなっている不均一な厚さを有する。絶縁層はソース電極およびゲート電極を互いからも絶縁している。
【００４５】
本発明の上記の実施形態の改変例によれば、実施例半導体デバイスは、上記に同じく説明されたように、ゲート電極およびソース電極が内部に配置された複数のソースコンタクトトレンチおよび複数のゲート/ソーストレンチを含む。しかし、ここで、ソース電極は各トレンチと共に、デバイスの表面からトレンチの中央の下方に垂直にドリフト領域内を、例えばトレンチの底部に向かって延長している。加えて、ゲート電極は各トレンチと共に、ここで、例えば2つの電極に分割され、各ゲート電極は同じ長さであり、ならびに、ソース電極およびチャンネル領域に隣接するトレンチの向かい合う側面の下方に延長している。しかし、ゲート電極はソース電極より浅い深さに延長している。再び、不均一な厚さの絶縁層は各トレンチの側壁および底部を裏打ちし、かつ、電極を互いから絶縁している。
【００４６】
本発明の第6の実施形態によれば、実施例パワー半導体デバイスは内部に形成された複数のゲートトレンチを備えた半導体ボディーを有する。各ゲートトレンチは半導体ボディーの表面からソース領域およびチャンネル領域を介して、かつ、例えばドリフト領域内に延長している。各ゲートトレンチは絶縁層で裏打ちされている。ゲート電極は各ゲートトレンチ内に配置されているが、ゲート電極はトレンチの底部にまでは延長していない。したがって、ゲート絶縁栓状体が各ゲート電極の底部の下に配置され、それにより、隙間を充填している。
【００４７】
本発明の上記実施形態の改変例によれば、他の各ゲートトレンチはゲート電極を含まないが、むしろ、ゲート絶縁栓状体がトレンチ全体を充填している。本発明の上記の実施形態の別の改変例によれば、第2の導電型の注入領域が、ゲート絶縁栓状体で完全に充填された各ゲートトレンチの側壁に沿ったドリフト領域内に形成されている。
【００４８】
本発明の他の特徴および長所は添付の図面を参照する本発明の以下の説明から明らかになる。
【発明を実施するための最良の形態】
【００４９】
図2Aを参照すると、本発明の実施形態による実施例パワー半導体デバイス200Aの一部が断面で示されている(以下に説明される図2Aおよび他の図は縮尺を合わせては描かれていないことに注意されたい)。デバイス200Aは上に形成された第1の導電型(例えば、N型)の高濃度にドーピングされたドレイン領域204および同じ導電型だが低濃度の不純物のドリフト領域206を有する半導体ボディーを含む。チャンネル領域208がドリフト領域206を覆って形成されている。チャンネル領域208は第1の導電型の型とは逆の第2の導電型(例えば、P型)である。第1の導電型(例えば、N型)の高濃度にドーピングされたソース領域210が半導体ボディー202の表面に沿って、かつ、チャンネル領域208を覆って形成されている。
【００５０】
本発明の実施形態によれば、ドリフト領域206は全体が均一にドーピングされている。本発明の別の実施形態によれば、ドリフト領域206のドーピングはチャンネル領域208からドレイン領域204に向かって単調に増加する。チャンネル領域の接合に沿ったドリフト領域のより低いドーピングは、リーチスルー破壊の発生を制止することによりデバイス200Aの破壊電圧を改善する一方、ドレイン領域の接合に向かって増加させたドリフト領域へのドーピングはデバイスのオン抵抗を低減する。
【００５１】
半導体デバイス200Aはトレンチベースのゲート電極220などのトレンチベースの複数のゲート電極、および、トレンチベースのソース電極230aおよび230bなどのトレンチベースの複数のソース電極を、トレンチベースのゲート電極およびトレンチベースのソース電極が挟み込まれた/交番するパターンに配列されて、さらに含む。好ましくは、デバイス200Aのトレンチベースのゲート電極およびトレンチベースのソース電極はセル状の設計(例えば、六角形または長方形)に形成されているが、帯状の設計も使用することができる。とりわけ、セル状の設計はソース領域210とドリフト領域206の間の電荷結合を増大させ、それにより、オン抵抗を低減する。
【００５２】
トレンチベースのゲート電極220はゲートトレンチ222および導電性絶縁ゲート電極224を含む。ゲートトレンチ222は半導体ボディー202の頂部表面からソース領域210およびチャンネル領域208を介して、かつ、例えばドリフト領域206内に延長している。ゲート電極224はゲートトレンチ222内に配置され、かつ、例えば導電性ポリシリコンから構成されている。ゲート電極224は半導体ボディー202の頂部表面の下方に後退させることができ、かつ、チャンネル領域208の頂部表面および底部表面の上方および下方に延長している。
【００５３】
ゲート絶縁層226はゲートトレンチ220の側壁および底部を裏打ちし、それにより、ゲート電極224をソース領域、チャンネル領域、および、ドリフト領域から絶縁している。ゲート絶縁層226は、例えば二酸化シリコンを使用して形成することができる。好ましくは、ゲート絶縁層226はゲートトレンチ220の側壁に沿ったよりもこのトレンチの底部に沿った方が厚く、それにより、デバイスの破壊電圧を改善する。例えばゲート電極224の頂部を覆い、かつ、ゲートトレンチ220の残り部分を充填しているものは、ゲート絶縁キャップ228であり、同キャップ228はゲート電極をソースコンタクト240から絶縁している。示されたように、ゲート絶縁キャップ228は半導体ボディー202の頂部表面の上方に延長し、かつ、ソース領域210の頂部表面の一部を横方向に覆っている。
【００５４】
トレンチベースのソース電極230aおよび230bはそれぞれソーストレンチ232aおよび232bならびに絶縁された導電性ソース電極236aおよび236bを含む。ソーストレンチ230a/230bは半導体ボディー202の頂部表面からソース領域210およびチャンネル領域208を介して、かつ、ドリフト領域206内に、ゲートトレンチ222の底部の下方の深さに延長している。ソース電極234a/234bはソーストレンチ232a/232n内に配置され、かつ、例えば導電性ポリシリコンから構成されている。図2Aに示されたように、ソース電極は半導体ボディー202の頂部表面の下方に、かつ、特に、チャンネル領域208の頂部表面の下方に後退させることができる。本発明のこの実施形態によれば、ソース電極はソーストレンチの底部に向かってドリフト領域に沿ってゲート電極224の底部を越えた深さに延長している。
【００５５】
例えば二酸化シリコンから形成することができるソース絶縁層236aおよび236bはソーストレンチ232a/232bの側壁および底部の一部を裏打ちし、それにより、電極をドリフト領域206から絶縁している。しかし、本発明のこの実施形態によれば、ソース絶縁層236a/236bは、エッチングされたソース領域210に沿ったトレンチ側壁およびエッチングされたチャンネル領域208の一部は裏打ちしていない。
【００５６】
半導体デバイス200Aは半導体ボディー202の底部表面に沿ったドレインコンタクト242および半導体ボディー202の頂部表面に沿ったソースコンタクト240をさらに含む。ドレインコンタクト240はドレイン領域204と電気的な接触にある。ソースコンタクト240はソーストレンチ232a/232bの上部を充填し、かつ、ゲート絶縁キャップ228および露出された頂部表面ソース領域210を覆って延長している。したがって、ソースコンタクト240はソース電極234a/234bの上部表面に接触し、ソーストレンチの側壁を形成するチャンネル領域208およびソース領域210のエッチングされた表面に沿って両領域208および210と接触し、かつ、ソース領域210の露出された頂部表面に沿ってソース領域210と接触しており、それにより、ソース電極、チャンネル領域、および、ソース領域を電気的に接続/短絡している。上記に示されたように、ゲート絶縁キャップ228はゲート電極224をソースコンタクトから絶縁している。
【００５７】
とりわけ、トレンチベースのソース電極230aおよび230bは、デバイスがオフの状態にある時に空乏領域をドリフト領域内にさらに押しやることにより、デバイス200Aに対して改善された破壊電圧を提供する。加えて、ソースコンタクト240をソーストレンチのエッチングされた側壁に沿ってチャンネル領域208に接触させることにより、デバイス200Aのセル間隔が低減されている。例えば、デバイス200Aは1.4から2.0umの間のセル間隔を有することができる。
【００５８】
一般に、当技術分野で知られている組立てのステップはデバイス200Aを形成するために使用することができる。特に、ソーストレンチ232a/232bおよびゲートトレンチ222が異なった深さを有するため、それらのトレンチは異なったステップ中にエッチングされなければならず、それにより、マスクで覆う中間ステップを必要とすることに注意されたい。
【００５９】
ここで図2Bを参照すると、本発明の実施形態による実施例半導体デバイス200Bが示されている。デバイス200Bはデバイス200Aと類似している。実質的に垂直であるソーストレンチ232a/232bの側壁よりも、ここでは、しかし、トレンチの側壁がドリフト領域206に実質的に沿って内向きに傾斜している。特に、図2Bに示されたように、ソーストレンチ232a/232bは、例えばソース領域210、および、チャンネル領域208の一部に沿って垂直とすることができ、かつ、その後、ドリフト領域206に実質的に沿って内向きに傾斜することができる。この傾斜は、ドリフト領域がチャンネル領域208からドレイン領域204に向かって下がるに従いソーストレンチ間でドリフト領域の面積を増加させている。その結果、ドリフト領域がチャンネル領域から下がるに従い、ドリフト領域内の電荷は増加し、この増加した電荷がデバイスのオン抵抗を改善する。本発明のこの実施形態によれば、かつ、図2Bに示されたように、ソース絶縁層236a/236bおよびソース電極234a/234bもトレンチの側壁と共に内向きに傾斜し、それにより、ソース電極は、ドリフト領域に沿ったトレンチ内に延長するに従い、幅が減少する。
【００６０】
ここで図2Cを参照すると、本発明の実施形態による実施例半導体デバイス200Cが示されている。デバイス200Cはデバイス200Aと類似している。ソーストレンチ232a/232bの側壁に沿って実質的に均一な厚さを有するソース絶縁層236a/236bよりも、しかし、ソース絶縁層は、ここでは、ドリフト領域の実質的な部分に特に沿って厚さが変化/増加する。特に、図2Cに示されたように、ソース絶縁層がチャンネル領域208からドリフト領域に沿って下がるに従い、ソース絶縁層236a/236bの側壁の厚さは内向きに傾斜し、それにより、厚さが増加する。その結果、ソース電極234a/234bがチャンネル領域208から下がるに従い、ソース電極234a/234bも内向きに、かつ、トレンチの側壁から離れて傾斜し、それにより、電極は幅が減少する。とりわけ、絶縁層の厚さが変化/増加させることにより、ソース電極とドリフト領域206の間の結合が低減される。
【００６１】
ここで図2Dを参照すると、本発明の実施形態による実施例半導体デバイス200Dが示されている。ソース電極234a/234bとドリフト領域の間の結合を低減するうえで役立つために、ソース絶縁層236a/236bがドリフト領域206に実質的に沿って変化/増加する厚さを有するという点でデバイス200Dはデバイス200Cに類似している。特に、本発明のこの実施形態によると、かつ、図2Dに示されたように、ここで、ソース絶縁層236a/236bがチャンネル領域208から下がり、かつ、ドリフト領域に沿って下がるに従い、ソース絶縁層236a/236bは段階的な形で厚さが増加している。図2Dがソース絶縁層236a/236bに対して2つの異なった厚さを示していることに注意されたい。にも拘らず、異なった厚さの数は増やすことができる。ソース絶縁層側壁の厚さを内向きに段を付けることにより、ソース電極234a/234bがトレンチの底部に向かってドリフト領域に沿って下がるに従い、ソース電極234a/234bも内向きに、かつ、トレンチの側面から離れて段が付いている。その結果、ソース電極は段階的な形で幅が減少している。したがって、ソース電極とドリフト領域の間の結合が低減される。
【００６２】
一般に、デバイス200Aに対して上記に同じく説明されたように、図2Bから2Dに示された如くの実施例実施形態の各々に対するドリフト領域206は均一にドーピングすることができるか、または、単調に増加する形でドーピングすることができることに注意されたい。
【００６３】
ここで図3Aを参照すると、本発明の実施形態による実施例半導体デバイス300Aが示されている。デバイス300Aは半導体ボディー202に類似している半導体ボディー302を含む。特に、半導体ボディー302は各々が第1の導電型の高濃度にドーピングされたドレイン領域304、ドリフト領域306、および、高濃度にドーピングされたソース領域310、ならびに、第1の導電型の型とは逆の第2の導電型のチャンネル領域308を含む。本発明のこの実施形態によれば、ドリフト領域306は均一にドーピングされ、かつ、ドレイン領域304より低濃度の不純物を有する。
【００６４】
半導体デバイス300Aは、トレンチベースのソース電極330aおよび330bなどのトレンチベースの複数のソース電極と交番する形で挟み込まれたトレンチベースのゲート電極320などのトレンチベースの複数のゲート電極をさらに含む。好ましくは、トレンチベースのゲート電極およびトレンチベースのソース電極はセル状の設計(例えば、六角形または長方形)に形成することができるが、帯状の設計も使用することができる。
【００６５】
トレンチベースのソース電極330a/330bは、例えばデバイス200Aに対して説明されたようにトレンチベースのソース電極230a/230bに類似している。特に、トレンチベースのソース電極は、ドリフト領域306内にチャンネル領域308の底部の下方の深さに延長するソーストレンチ332aおよび332bを含む。ソーストレンチ332a/332b内にはそれぞれ絶縁された導電性ソース電極336aおよび336bがある。ソース電極は半導体ボディー302の頂部表面の下方に、かつ、特に、チャンネル領域308の頂部表面の下方に後退させることができる。図3Aに示されたように、ソース電極はチャンネル領域の底部を越え、かつ、ドリフト領域に沿って、ソーストレンチの底部に向かって延長し、かつ、特に、半導体ボディーの頂部表面の下方に、例えば1.3umの近似的深さに延長することができる。ソース絶縁層336a/336bはソーストレンチ332a/332bの側壁および底部の一部を裏打ちし、エッチングされたソース領域310に沿ったトレンチ側壁およびエッチングされたチャンネル領域308の一部を露出されたままにする。
【００６６】
トレンチベースのゲート電極320はゲートトレンチ322および絶縁された導電性ゲート電極324を含む。本発明のこの実施形態によれば、ゲートトレンチ322は半導体ボディー302の頂部表面からソース領域310およびチャンネル領域308を介して、かつ、ドリフト領域306内にソーストレンチ332a/332bと実質的に同じ深さに延長している。ゲート電極324はゲートトレンチ322内に配置されている。電極は半導体ボディー302の頂部表面の下方に後退させることができ、かつ、チャンネル領域308の頂部表面および底部表面の上方および下方に延長している。本発明のこの実施形態によれば、ゲート電極はゲートトレンチ322の底部には延長せず、かつ、ソース電極336a/336bと同じ深さにも延長していない。例えば、図3Aに示されたように、ゲート電極は半導体ボディー202の頂部表面の下方0.5umの深さに延長することができ、かつ、ソース電極334a/334bより約0.8um浅くすることができる。
【００６７】
ゲート絶縁層326はゲートトレンチ320の側壁および底部を裏打ちし、それにより、ゲート電極をソース領域、チャンネル領域、および、ドリフト領域から絶縁している。好ましくは、ソース絶縁層336a/336bの側壁の厚さ、特にソーストレンチの底部に向かった厚さは、ゲート絶縁層326の側壁の厚さよりも厚い。本発明のこの実施形態によれば、ゲート絶縁栓状体327はゲート電極の底部の下方の空隙/隙間を充填している。ゲート電極の頂部を覆い、かつ、ゲートトレンチ322を充填しているのは、ゲート電極をソースコンタクト340から絶縁しているゲート絶縁キャップ328である。このキャップは半導体ボディー302の頂部表面の上方に延長することができ、かつ、ソース領域310の頂部表面の一部を横方向に覆っている。
【００６８】
半導体デバイス300Aはドレイン領域304と電気的に接触しているドレインコンタクト342、および、半導体ボディー302の頂部表面に沿ったソースコンタクト340をさらに含む。デバイス200Aに対して同じく説明されたように、ソースコンタクト340はソーストレンチ332a/332bの上部を充填し、かつ、ソース電極334a/334b、チャンネル領域308、および、ソース領域310と電気的に接触している。
【００６９】
一般に、当技術分野で知られている組立てのステップはデバイス300Aを形成するために使用することができる。特に、ソーストレンチ332a/332bおよびゲートトレンチ322が同じ深さであるため、それらのトレンチは同時にエッチングすることができ、それにより、より少ないマスク使用ステップを必要とし、かつ、この側面においてデバイス300Aの組立てを簡略化している。加えて、ソース絶縁層336a/336bおよびゲート絶縁層326は同時に形成することができる。さらに、ソース電極334a/334bおよびゲート電極324を形成しているポリシリコンはソーストレンチおよびゲートトレンチ内に同時に充填することができる。
【００７０】
ここで図3Bを参照すると、本発明の実施形態による実施例半導体デバイス300Bが示されている。デバイス300Bはデバイス300Aに類似しており、かつ、上記に説明された如くのデバイス200Dの構造と同じ構造を有する。特に、ドリフト領域に沿ったソーストレンチ332a/332bの側壁に沿って根本的に均一な厚さを有するソース絶縁層336a/336bよりも、むしろ、ここではソース絶縁層がドリフト領域に沿ってトレンチの底部に向かって下がるに従い、ソース絶縁層は段階的な形で厚さが増加している。図3Bに示されたように、ソース絶縁層336a/336bは、トレンチの側壁に沿って、例えばゲート電極324の底部の深さの概ね深さに不変の厚さを有し、かつ、その後、段階的な形で厚さを増加させることができる。図3Bはソース絶縁層336a/336bに対して2つの異なった厚さを示していることに注意されたい。にも拘らず、様々な厚さの数は2より大きくすることができる。デバイス200Dに対して同じく説明されたように、側壁絶縁層の厚さを内向きに段を付けることにより、ソース電極334a/334bがドリフト領域に沿ってトレンチの底部に向かって下がるに従い、ソース電極334a/334bも内向きに、かつ、トレンチの側壁から離れるように段が付いており、それにより、幅が減少する。その結果、ソース電極とドリフト領域306の間の結合は低減される。
【００７１】
図3Cを参照すると、本発明の実施形態による実施例半導体デバイス300Cが示されている。デバイス300Cはデバイス300Aと類似しており、かつ、特に、ソーストレンチ332a/332bと同じ深さに延長しているゲートトレンチ322を含み、ならびに、ゲートトレンチの側壁および底部を裏打ちしているゲート絶縁層326を含む。しかし、本発明のこの実施形態によれば、ゲートトレンチ322はゲート絶縁栓状体327を含まないが、むしろ、絶縁された導電性ゲート電極324の下方に配置された浮遊ゲート電極321を含む。浮遊ゲート電極321は、例えば導電性ポリシリコンで構成され、かつ、ソース電極334a/334bと例えば同じ深さにゲートトレンチの底部に向けて延長している。示されたように、ゲート絶縁層326はゲート電極324および321の間に延長し、それにより、この2つのゲート電極を互いから絶縁している。本発明のこの実施形態によれば、ゲート電極324はデバイスの(図示されない)ゲートコンタクトに接続されている。しかし、浮遊ゲート電極321は浮遊であり、かつ、ゲートコンタクトには接続されていない。
【００７２】
ここで図3Dを参照すると、本発明の実施形態による実施例半導体デバイス300Dが示されている。デバイス300Dはデバイス300Cと類似しており、かつ、ゲートトレンチ322内に第1のゲート電極324およびゲート電極324の下方に配置された第2のゲート電極325を含む。ゲート電極324および325は上記に同じく説明された如くである。しかし、第2のゲート電極を浮遊にしておくよりも、むしろ、ゲート電極325はデバイスのゲートコンタクトに接続されている。絶縁層326は2つの電極の間に延長し続けており、それにより、トレンチ322内のゲート電極を絶縁していることに注意されたい。
【００７３】
ここで図3Eを参照すると、本発明の実施形態による実施例半導体デバイス300Eが示されている。デバイス300Eはデバイス300Aに類似しているが、ここではエッチバックされたソース領域310およびエッチバックされたドリフト領域308を含む。特に、本発明のこの実施形態によれば、ソーストレンチ332a/332bはドリフト領域306内にチャンネル領域308の底部の下方の深さに延長し、かつ、半導体ボディー302の頂部表面の下方、例えば1.0から2.1の間の深さに延長することができる。図3Eに示されたように、ソース領域310およびチャンネル領域308の(矢印333aおよび333bにより示された如くの)一部はソーストレンチ332a/332bの側壁から今やエッチバックされている。導電性ソース電極336a/336bは半導体ボディーの頂部表面の下方に後退させることができ、かつ、特に、チャンネル領域308の頂部のエッチングされた表面との概ねの高さである深さまで後退させることができる。図3Dに示されたように、ソース電極はドリフト領域に沿って延長し、ならびに、半導体ボディーの頂部表面の下方の例えば0.9から1.8umの間の深さに延長することができ、かつ、ソーストレンチの底部の例えば0.1から0.3um内に延長することができる。ソース絶縁層336a/336bはソーストレンチの側壁および底部を裏打ちし続け、ソース電極をドリフト領域306から絶縁している。
【００７４】
ゲートトレンチ322およびゲート電極324はデバイス300Aに対して上記に同じく説明された如くである。特に、本発明のこの実施形態によれば、ゲート電極は半導体ボディー302の頂部表面の下方の例えば0.4から0.8umの深さに延長することができ、かつ、ソース電極334a/334bより例えば0.5から1.0um浅くすることができる。ゲート絶縁層326はゲートトレンチ320の側壁および底部を裏打ちし続けている。ゲート絶縁栓状体327はゲート電極の底部の下方の空隙/隙間を充填し、ゲート絶縁キャップ328はゲート電極の頂部を覆い、ゲートトレンチの残り部分を充填している。ゲート絶縁キャップ328は半導体ボディー302の頂部表面の上方に延長し続けることができ、かつ、特に、今やソース領域310の根本的に頂部表面全体を横方向に覆うことができる。
【００７５】
ドレインコンタクト342はドレイン領域304と電気的に接触している。ソースコンタクト340は半導体ボディー302の頂部表面を覆い、かつ、ソーストレンチ332a/332bの上部を充填し、ならびに、今やソース領域およびチャンネル領域のエッチバックされた領域333aおよび333bも充填している。したがって、ソースコンタクト340は、今やソース領域310のエッチバックされた側面表面およびチャンネル領域308のエッチバックされた側面および頂部表面と電気的に接触し、それにより、ソース電極、チャンネル領域、および、ソース領域と電気的に接続している。
【００７６】
デバイス300Eに対して説明された如くのエッチングされたソース領域およびチャンネル領域の使用は図3Cおよび3Dに示された本発明の実施形態にも適用可能であることに注意されたい。
【００７７】
図3Fを参照すると、本発明の実施形態による実施例半導体デバイス300Fが示されている。デバイス300Fはデバイス300Eと類似している。しかし、本発明のこの実施形態によれば、ソーストレンチ332a/332bおよびゲートトレンチ322は、トレンチの底部の下方にはドリフト領域がないように、ここではドリフト領域306を介してドレイン領域304内に延長している。ソーストレンチおよびゲートトレンチがドレイン領域304内に延長するためには、ドリフト領域306の深さを変化させることができる(一方、例えばドレイン領域304の深さも可能に変化させる)か、または、ソーストレンチ332a/332bおよびゲートトレンチ322の深さを変化させることができる。代案として、ドリフト/ドレイン領域の深さおよびトレンチの深さの双方を変化させることができる。
【００７８】
ドレイン領域内へのソーストレンチおよびゲートトレンチの延長は図3Aから3Dに示された本発明の実施形態にも適用可能であることに注意されたい。
【００７９】
ここで図3Gを参照すると、本発明の実施形態による実施例半導体デバイス300Gが示されている。デバイス300Gはデバイス300Eと類似している。しかし、ここではドレイン領域304およびドリフト領域306と同じ導電性(例えば、第1の導電型) (例えば、N型)のバッファ領域307がドレイン領域とドリフト領域の間にエピタキシャル法で成長されている。バッファ領域307はドレイン領域304より低い濃度の不純物を、および、ドリフト領域306より高い濃度の不純物を有する。バッファ領域307を追加することにより、デバイスのアバランシュ性能が改善され、それにより、破壊電圧が改善される。バッファ領域307はデバイスのオン抵抗を大幅に増加するわけではないことに注意されたい。
【００８０】
本発明の実施形態によれば、ソーストレンチ332a/332bおよびゲートトレンチ322は、バッファ領域307内にではなく、ドリフト領域306内に延長している。したがって、ドリフト領域306の一部はトレンチの底部の下方に残っている。トレンチの底部とバッファ領域の頂部との間の特定の距離は必要なく、かつ、設計の目的のために変更することができる。
【００８１】
バッファ領域307の追加は図3Aから3Dに示された本発明の実施形態にも適用可能であることに注意されたい。
【００８２】
ここで図3Hを参照すると、本発明の実施形態による実施例半導体デバイス300Hが示されている。デバイス300Hはデバイス300Gと類似しているが、ここではソーストレンチ332a/332bおよびゲートトレンチ322が今や、トレンチの底部の下方にドリフト領域がないように、ドリフト領域306を介して、かつ、バッファ領域307内に延長している。ソーストレンチ332a/332bおよびゲートトレンチ322がバッファ領域307内に延長するために、ドリフト領域306の深さを変化させることができる(一方、例えばバッファ領域307の深さも可能に変更させることができる)か、または、ソーストレンチおよびゲートトレンチの深さを変更させることができる。代案として、ドリフト/バッファ領域の深さおよびトレンチの深さの双方を変更させることができる。
【００８３】
バッファ領域307の追加ならびにソーストレンチおよびゲートトレンチのこの領域内への延長は図3Aから3Dに示された本発明の実施形態にも適用可能であることに注意されたい。
【００８４】
ここで図3Iを参照すると、本発明の実施形態による実施例半導体デバイス300Iが示されている。デバイス300Iはデバイス300Eと類似している。しかし、本発明のこの実施形態によれば、デバイスドリフト領域306は均一にはドーピングされていない。むしろ、ドーピングはチャンネル領域308からドレイン領域304に単調に増加し、このことが上記に説明されたようにデバイスの破壊電圧およびオン抵抗を改善する。ここで、ソーストレンチ332a/332bおよびゲートトレンチ322は半導体ボディー302内をドリフト領域を越えない深さに延長している。
【００８５】
不均一にドーピングされたドリフト領域の使用は図3Aから3Dに示された本発明の実施形態にも適用可能であることに注意されたい。
【００８６】
ここで図3Jを参照すると、本発明の実施形態による実施例半導体デバイス300Jが示されている。デバイス300Jはデバイス300Gに類似しているが、デバイス300Gの垂直なトレンチ側壁とは異なり、ここではソーストレンチ332a/332bおよびゲートトレンチ322の側壁は、特にドリフト領域を介して、内向きに傾斜している。詳細には、図3Jに示されたように、ソーストレンチ332a/332bおよびゲートトレンチ322の側壁は半導体ボディー302の表面から延長し、かつ、ソース領域310、チャンネル領域308を介してドリフト領域306内にトレンチの定部に向かって内向きに傾斜している(ソース領域およびチャンネル領域はエッチバックされていないことに注意されたい)。その結果、ドリフト領域306がチャンネル領域308から下がるに従い、ドリフト領域はゲートトレンチ322と、隣接するソーストレンチ332a/332bの間で面積が増加する。デバイス200Bに対して上記に同じく説明されたように、ドリフト領域の面積の増加は、ドリフト領域がチャンネル領域から下がるに従いドリフト領域内の電荷を増加させ、この増加した電荷はデバイスのオン抵抗を改善する。
【００８７】
本発明のこの実施形態によれば、ソース絶縁層336a/336b、ゲート絶縁層326、ゲート絶縁栓状体327、ならびに、ソースおよびゲートの電極334a/334b/324もトレンチの側壁と共に内向きに傾斜し、それにより、ソースおよびゲートの電極は自身の長さに沿って幅が減少する。
【００８８】
デバイス300Jの半導体ボディー302およびソース/ゲートトレンチの深さは図3Jに示された形態だけに制限されず、かつ、デバイスの半導体ボディーおよびトレンチの深さは、例えば図3E、3F、3H、および、3Iに示された実施形態に似ていてもよいことに注意されたい。
【００８９】
ここで図3Kを参照すると、本発明の実施形態による実施例半導体デバイス300Kが示されている。デバイス300Kは、ソーストレンチ332a/332bおよびゲートトレンチ322の側壁がドリフト領域306に実質的に沿って内向きに傾斜し、それにより、ソーストレンチとゲートトレンチの間のドリフト領域の面積を増加させ、かつ、ドリフト領域に沿った電荷の増加をもたらすという点でデバイス300Jと類似している。しかし、本発明のこの実施形態によれば、ここではソーストレンチ332a/332bおよびゲートトレンチ322の側壁は実質的に垂直な角度で半導体ボディー302の表面からソース領域310およびチャンネル領域308を介して、かつ、例えばドリフト領域306内に可能に延長している。その後、トレンチの側壁はドリフト領域に実質的に沿ってトレンチの底部に向かって内向きに傾斜し、それにより、ドリフト領域の面積を増加させる。とりわけ、デバイス300Jにおけるように、トレンチの側壁を、傾斜した角度よりもむしろチャンネル領域308を介して垂直に下げることは、チャンネル領域が可能な限り短くする一方、拡張されたドリフト領域によるオン抵抗の改善も可能にすることを確実にする。
【００９０】
本発明のこの実施形態によれば、ソーストレンチ332a/332bおよびゲートトレンチ322は半導体ボディーの頂部表面から、例えば約1.6umの深さを有することができる。加えて、ゲート電極がゲートトレンチの垂直部分のみを介して延長し(それにより、垂直な壁を有し)、かつ、半導体ボディーの頂部表面の下方、例えば約0.8umの深さに延長することができるように、ゲートトレンチおよびゲート電極324を形成することができる。ソース電極の側壁がゲート電極の深さを介して実質的に垂直であり、かつ、その後、傾斜したトレンチの輪郭に従いつつ内向きに傾斜するように、ソーストレンチ332a/332bおよびソース電極334a/334bを形成することができる。
【００９１】
デバイス300Kに対する実施例組立て工程によれば、ソーストレンチおよびゲートトレンチは2つのステップにおいて形成される。第1のステップ中に、各トレンチの頂部部分が化学的エッチング工程を使用して形成され、それにより、約90度の側壁角度を作り出す。第2のステップ中に、各トレンチの底部部分があるエッチング処方を使用して形成され、それにより、傾斜した側壁を作り出す。
【００９２】
デバイス300Kの半導体ボディー302およびソース/ゲートトレンチの深さは図3Kに示された形態だけに制限されず、かつ、デバイスの半導体ボディーおよびトレンチの深さは、例えば図3A、3E、3F、3H、および、3Iに示された実施形態に似ていてもよいことに注意されたい。
【００９３】
ここで図3Lを参照すると、本発明の実施形態による半導体デバイス300Lが示されている。デバイス300Lはデバイス300Gに類似し、かつ、上記に説明されたデバイス200Cの構造と幾分類似した構造を有する。特に、ドリフト領域に沿ったソーストレンチ332a/332bの側壁に沿って実質的に均一な厚さを有するソース絶縁層336a/336bよりも、むしろ、ソース絶縁層は、ここではトレンチの底部に向かってドリフト領域に沿って傾きを持った形で厚さが増加する。その結果、ソース電極334a/334bも内向きに、かつ、ドリフト領域に実質的に沿ったトレンチ側壁から離れて傾斜し、それにより、幅が減少する。デバイス200Cに対して上記に説明されたように、ソース電極334a/334bを絶縁層の厚さの増加に従ってトレンチ側壁から離れて傾斜させることにより、ソース電極とドリフト領域306の間の結合は低減される。
【００９４】
特に、図3Lに示されたように、ソース絶縁層336a/336bはトレンチ側壁に沿って、例えばゲート電極324の底部の深さに対する概ねの深さに根本的に均一な厚さを有することができる。その後、ソース絶縁層はドリフト領域に実質的に沿ってトレンチの底部に向かって厚さが増加する。その結果、ソース電極334a/334bの側壁は、例えばゲート電極の深さを介して実質的に垂直とすることができ、ならびに、その後、トレンチの底部に向かって、かつ、トレンチの側壁から離れて内向きに傾斜することができる。
【００９５】
デバイス300Lの半導体ボディー302およびソース/ゲートトレンチの深さは図3Lに示された形態だけに制限されず、かつ、デバイスの半導体ボディーおよびトレンチの深さは、例えば図3A、3E、3F、3H、および、3Iに示された実施形態に似ていてもよいことに注意されたい。
【００９６】
ここで図3Mを参照すると、本発明の実施形態による半導体デバイス300Mが示されている。デバイス300Mは、ソース電極334a/334bとドリフト領域306の間の結合を低減するうえで役立てるために、ソース絶縁層336a/336bがドリフト領域に実質的に沿って変化/増加する厚さを有するという点で、デバイス300Lと類似し(かつ、デバイス200Dおよび300Bと幾分類似した構造を有し)ている。特に、本発明のこの実施形態によれば、かつ、図3Mに示されたように、ソース絶縁層336a/336bはソーストレンチの側壁に沿って、例えばゲート電極324の底部の深さに対する概ねの深さに根本的に均一な厚さを有することができる。その後、ソース絶縁層はドリフト領域に沿ってトレンチの底部に向かって段階的な形で厚さが増加することができる。その結果、ソース電極334a/334bの側壁は、例えばゲート電極の深さを介して実質的に垂直とすることができ、ならびに、その後、内向き、かつ、ドリフト領域に沿ったトレンチの側壁から離れて段を付けることができる。図3Jはソース絶縁層336a/336bに対して3つの異なった厚さを示していることに注意されたい。にも拘らず、様々な厚さの数は3より少なくても、多くてもよい。
【００９７】
デバイス300Mの半導体ボディー302およびソース/ゲートトレンチの深さは図3Mに示された形態だけに制限されず、かつ、デバイスの半導体ボディーおよびトレンチの深さは、例えば図3E、3F、3H、および、3Iに示された実施形態に似ていてもよいことに注意されたい。
【００９８】
ここで図3Nを参照すると、本発明の実施形態による実施例半導体デバイス300Nが示されている。デバイス300Nはデバイス300Gと類似している。しかし、本発明のこの実施形態によれば、ここではトレンチベースの各ソース電極330a/330bは、ソーストレンチ332a/332b内に各々が配置されたソース電極338a/338bおよびソース電極339a/339bを含む異なった長さの多数のソース電極を含む。
【００９９】
詳細には、本発明のこの実施形態によれば、ソーストレンチ332a/332bは半導体ボディー302の頂部表面の下方、例えば1.0から2.1umの間に延長することができ、かつ、例えば0.2から0.3umの間の半値幅を有することができる。ソーストレンチの中央の下方に、かつ、ドリフト領域を介して延長しているのはソース電極338a/338bであり、ソーストレンチの側面の下方に、かつ、ソース電極338a/338bに隣接して延長しているのはソース電極339a/339bである。ソース電極338a/338bおよび339a/339bは半導体ボディー302の頂部表面の下方に後退させることができ、かつ、例えば、チャンネル領域308の頂部のエッチングされた表面と概ねの高さである深さに後退させることができる。ソース電極338a/338bは半導体ボディーの頂部表面の下方、例えば0.9から1.8umの間の深さに延長することができ、かつ、トレンチの底部の例えば0.1から0.3um内に延長することができる。ソース電極339a/339bはドリフト領域内に延長することができ、かつ、特に、半導体ボディーの頂部表面の下方、例えば0.4から0.8umの間の深さに延長することができる。しかし、とりわけ、ソース電極339a/339bは、ソース電極338a/338bと同じ深さには延長せず、かつ、特に、ゲート電極324と同じ深さに延長することができる。(例えば、図3Nに示されたように、ソース電極339a/339bはソース電極338a/338bよりも0.5から1.0um浅くすることができる。)示されたように、ソースコンタクト340はソース電極338a/338bおよびソース電極339a/339bの双方と接触し、それにより、ソース電極、ソース領域310、および、チャンネル領域308を電気的に接続している。
【０１００】
ソース絶縁層336a/336bはソーストレンチの側壁および底部を裏打ちし続け、ソース電極338a/338bおよび339a/339bをドリフト領域306から絶縁している。絶縁層はソース電極338a/338bとソース電極339a/339bの間にも延長し、かつ、ソース電極339a/339bの下方をトレンチの底部に向かって延長し、それにより、ソーストレンチの側壁に沿った絶縁層はドリフト領域に実質的に沿ってより厚くなっている。
【０１０１】
本発明のこの実施形態によれば、ゲートトレンチ322はソーストレンチ332a/332bと同じ深さに延長し続け、かつ、例えば約0.3umの幅を有することができる。示されたように、ソース電極339a/339bおよびゲート電極324は半導体ボディー302の頂部表面の下方に同じ深さに延長することができる。
【０１０２】
デバイス300Nに対する実施例組立て工程によれば、ソース電極338a/339bおよび339a/339bは、当技術分野で知られているように、ポリシリコン栓状体工程を使用して形成することができる。
【０１０３】
デバイス300Nの半導体ボディー302およびソース/ゲートトレンチの深さは図3Nに示された形態だけに制限されず、かつ、デバイスの半導体ボディーおよびトレンチの深さは、例えば図3E、3F、3H、および、3Iに示された実施形態に似ていてもよいことに注意されたい。デバイス300Nに対して説明された如くの多数のソース電極の使用は、例えばデバイス300Aにも適用可能であることに注意されたい。
【０１０４】
ここで図3Oおよび3Pを参照すると、本発明の実施形態による実施例半導体デバイス300Pが示されている。図3Pがデバイス300Pの上面断面図を示していることに注意されたい。デバイス300Pは例えばデバイス300Gに類似しているが、ここではMOSFETに集積された複数のショットキーダイオード350を含む。特に、図3Pに示されたように、ソース領域310およびチャンネル領域308を介して半導体ボディー302の頂部表面に開口部を形成することができ、それにより、ドリフト領域306を露出させる。ソースコンタクト340が半導体ボディー302の表面に施されると、このソースコンタクトはドリフト領域にショットキー接触し、それにより、ショットキーダイオード350を形成する。実施例として、ソースコンタクト340はアルミニウムとすることができる。代案として、ショットキーダイオードを形成するためにショットキー形成金属を露出されたドリフト領域に施すことができる。その後、ソースコンタクト340はショットキー形成金属を覆って施される。図3Pに示されたように、第2の導電型(例えば、P型)のガードリング354はショットキーダイオードの辺縁部に沿ってドリフト領域内に形成することができる。
【０１０５】
デバイス300Pの半導体ボディー302およびソース/ゲートトレンチの深さは図3Oに示された形態だけに制限されず、かつ、例えば図3E、3F、3H、および、3Iに示された実施形態に似ていてもよく、ならびに、同様に、トレンチベースのソース電極およびトレンチベースのゲート電極の構造は、例えば図3Jから3Nに示された実施形態、および、それらの組み合わせに似ていてもよいことに注意されたい。さらに、ショットキーダイオードの集積は、例えば図3Aから3Dに示された本発明の実施形態、および、それらの改変例にも適用可能である。
【０１０６】
ここで図3Qを参照すると、本発明の実施形態による実施例半導体デバイス300Qが示されている。デバイス300Qは例えばデバイス300Eに類似しているが、ここでは、オフ状態においてデバイスのアバランシュ破壊の防止に役立つ複数のPNダイオード360を含む。特に、デバイス300Qは、例えばデバイス300Eと同様に、トレンチベースの複数のゲート電極320a/320bおよびトレンチベースの複数のソース電極330a/330bを含む。しかし、ここでは、トレンチベースの単一のソース電極により分離された隣接した、トレンチベースのゲート電極320a/320bよりも、むしろ、ここでは、同電極320a/320bはトレンチベースの2つのソース電極362aおよび362bならびにPNダイオード360により分離されている。したがって、デバイス300Qは、ダイオード360などの複数のPNダイオードと共に挟み込まれたMOSFET 365aおよび365bなどの複数のMOSFETを含む。
【０１０７】
トレンチベースのソース電極362a/362bはトレンチベースのソース電極330a/330bに類似し、かつ、ソーストレンチ363aおよび363bならびに絶縁された導電性ソース電極364aおよび364bを含む。ソーストレンチ363a/363bおよびソース電極364a/364bはそれぞれソーストレンチ332a/332bおよびソース電極334a/334bと同じ深さを有する。示されたように、ソースコンタクト340はソース電極364a/364bに接触し、それにより、ソース電極、ソース領域、および、チャンネル領域を電気的に接続している。
【０１０８】
図3Qに示されたように、トレンチ363aと363bの間の半導体ボディーのメサ領域はチャンネル領域308を露出させるためにエッチングされている。チャンネル領域のこの露出された部分はソースコンタクト340と接触し、それにより、PNダイオード360を形成している。本発明のこの実施形態によれば、ソーストレンチ363aと363bの間 (すなわち、PNダイオード360を形成する領域) の距離「X」は、ゲートトレンチ322a/322bとソーストレンチ332a/332bおよび363a/363bの間の距離「Y」より狭くされていることに注意されたい。
【０１０９】
デバイス300Qの半導体ボディー302およびソース/ゲートトレンチの深さは図3Qに示された形態だけに制限されず、かつ、例えば図3Fから3Iに示された実施形態に似ていてもよく、同様に、トレンチベースのソース電極およびトレンチベースのゲート電極の構造は、例えば図3Jから3Nに示された実施形態およびそれらの組み合わせに似ていてもよいことに注意されたい。さらに、PNダイオードの集積は、例えば図3Aから3Dに示された本発明の実施形態およびそれらの改変例にも適用可能である。
【０１１０】
ここで図3Rを参照すると、本発明の実施形態による実施例半導体デバイス300Rが示されている。デバイス300Rは例えばデバイス300Gに類似している。しかし、ここでは、ソース電極334a/334bおよび/またはゲート電極324は今や大きく、それにより、電極の抵抗を低減する。詳細には、ゲート電極324は半導体ボディー302の頂部表面の上方に絶縁キャップ328内に延長することができる。同様に、ソース電極334a/334bは、例えばチャンネル領域308の頂部のエッチングされた表面の上方に上向きに延長することができる。本発明のさらなる態様によれば、ゲート電極およびソース電極の頂部は珪化物化することができ、それにより、それぞれ珪化物コンタクト325および335a/335bを形成し、これらのコンタクトは電極のシート抵抗を低減する。
【０１１１】
ソースおよびゲートの大きな電極の使用が例えば図3Aから3Fおよび3Hから3Qに示された本発明の実施形態にも適用可能であることに注意されたい。
【０１１２】
ここで図4Aを参照すると、本発明の実施形態による実施例半導体デバイス400Aが示されている。デバイス400Aはデバイス300Aの例えば半導体ボディー302に類似した半導体ボディー402を含む。特に、半導体ボディー402は、各々が第1の導電型の高濃度にドーピングされたドレイン領域404、ドリフト領域406、および、高濃度にドーピングされたソース領域410、ならびに、第1の導電型の型とは逆の第2の導電型のチャンネル領域408を含む。本発明のこの実施形態によれば、ドリフト領域406は均一にドーピングされ、かつ、ドレイン領域404より低濃度の不純物を有する。
【０１１３】
半導体デバイス400Aは、トレンチベースのソース電極430a/430bなどのトレンチベースの複数のソース電極が交番する形で挟み込まれたトレンチベースのゲート電極420などのトレンチベースの複数のゲート電極をさらに含む。好ましくは、トレンチベースのゲート電極およびトレンチベースのソース電極はセル状の設計(例えば、六角形または長方形)に形成されるが、帯状の設計も使用することができる。
【０１１４】
トレンチベースのソース電極430a/430bは、ソース領域410およびチャンネル領域408を介して、かつ、ドリフト領域406内に延長し、ならびに、半導体ボディー402の頂部表面の下方、例えば0.9から1.8umの間の深さに延長することができるソーストレンチ432aおよび432bを含む。ソーストレンチ432a/432b内には、絶縁された導電性ソース電極434aおよび434bがそれぞれある。ソース電極は半導体ボディー402の頂部表面の下方に、かつ、特に、チャンネル領域408の頂部表面の下方に後退させることができる。本発明のこの実施形態によれば、ソース電極434a/434bは、例えばチャンネル領域408の底部を越えてソーストレンチ内に延長しているが、ソーストレンチの底部には延長していない。むしろ、ソース電極はトレンチの底部の上方に延長し、かつ、ゲート電極424と実質的に同じ深さに延長している。例えば、図4Aに示されたように、ソース電極は半導体ボディーの頂部表面の下方に例えば0.4から0.8umの間の深さに延長することができ、かつ、例えば0.5から1.0umだけソーストレンチの底部の上方に延長することができる。
【０１１５】
ソース絶縁層436aおよび436bはソーストレンチ432a/432bの側壁および底部の一部を裏打ちし、それにより、ソース電極をドリフト領域406から絶縁している。しかし、ソース絶縁層はエッチングされたソース領域410に沿ったトレンチの側壁、および、エッチングされたチャンネル領域408の一部は裏打ちせず、これらの領域を露出されたままにしている。本発明のこの実施形態によれば、ソース絶縁栓状体437aおよび437bはソース電極の底部の下方の空隙/隙間を充填している。
【０１１６】
トレンチベースのゲート電極420は、例えばデバイス300Aのトレンチベースのゲート電極320に類似し、かつ、ゲートトレンチ422および絶縁された導電性ゲート電極424を含む。ゲートトレンチ422はソーストレンチ432a/432bと実質的に同じ深さに延長している。ゲート電極424は半導体ボディー402の頂部表面の下方に後退させることができ、かつ、チャンネル領域408の頂部および底部の上方および下方に延長している。本発明のこの実施形態によれば、上記に示されたように、ゲート電極はゲートトレンチの底部には延長していず、かつ、ソース電極436a/436bと実質的に同じ深さを有する。
【０１１７】
ゲート絶縁層426はゲートトレンチ420の側壁および底部を裏打ちし、ゲート絶縁栓状体427はゲート電極の底部の下方の空隙/隙間を充填している。ゲート絶縁キャップ428はゲート電極424の頂部を覆い、かつ、ゲートトレンチの残りの部分を充填している。ゲート絶縁キャップ428は半導体ボディー402の頂部表面の上方にも、かつ、ソース領域410の頂部表面の一部を覆って横方向にも延長することができる。
【０１１８】
半導体デバイス400Aはドレイン領域404と電気的に接触しているドレインコンタクト442、および、半導体ボディー402の頂部表面に沿ったソースコンタクト440をさらに含む。例えばデバイス300Aに対して同じく説明されたように、ソースコンタクト440はソーストレンチ432a/432bの上部部分を充填し、かつ、ソース電極434a/434b、チャンネル領域408、および、ソース領域410と電気的に接触している。
【０１１９】
一般に、当技術分野で知られている組立てステップはデバイス400Aを形成するために使用することができる。特に、デバイス300Aに対して上記に同じく説明されたように、トレンチベースのゲート電極420およびトレンチベースのソース電極430a/430bを形成するために、トレンチのエッチングなどの同時プロセスを使用することができる。
【０１２０】
ここで図4Bを参照すると、本発明の実施形態による実施例半導体デバイス400Bが示されている。デバイス400Bはデバイス400Aに類似しているが、ここでは、例えばデバイス300Eに対して同じく説明されたように、ソーストレンチ432a/432bの側壁に沿ったエッチバックされたソース領域410およびエッチバックされたチャンネル領域408を含む。示されたように、ソース電極434a/434bは、例えばチャンネル領域408の頂部のエッチングされた表面の概ね高さである深さに半導体ボディー402の頂部表面の下方に後退させることができる。加えて、ゲート絶縁キャップ428はソース領域410の頂部表面全体を横方向に覆うことができる。デバイス300Eに対して同じく説明されたように、ソースコンタクト440は半導体ボディー402の頂部表面を覆い、かつ、ソーストレンチ432a/432bの上部部分、ならびに、同じく、ソース領域およびチャンネル領域のエッチバックされた領域も充填し、それにより、ソース電極、チャンネル領域、および、ソース領域を電気的に接続する。
【０１２１】
ここで図4Cを参照すると、本発明の実施形態による実施例半導体デバイス400Cが示されている。デバイス400Cはデバイス400Bに類似し、かつ、上記に説明されたデバイス300Fの構造と類似した構造を有する。特に、デバイス400Cのソーストレンチ432a/432bおよびゲートトレンチ422は、ここでは、ドリフト領域406を介して、かつ、ドレイン領域404内に延長している。デバイス300Fに対して同じく説明されたように、ドリフト領域406/ドレイン領域404の深さ、ならびに/または、ソースおよびゲートのトレンチ432a/432b/422の深さは、ソーストレンチおよびゲートトレンチがドレイン領域内に延長するために、変更することができる。
【０１２２】
ドレイン領域内へのソーストレンチおよびゲートトレンチの延長が図4Aに示された本発明の実施形態にも適用できることに注意されたい。
【０１２３】
ここで図4Dを参照すると、本発明の実施形態による実施例半導体デバイス400Dが示されている。デバイス400Dはデバイス400Bに類似し、かつ、上記に説明されたデバイス300Gの構造と同じ構造を有する。特に、デバイス400Dは、ここでは、ドレイン領域404およびドリフト領域406と同じ導電性(例えば、N型)のこれら2つの領域の間にエピタキシャル法により成長されたバッファ層407を含む。ここで、ソーストレンチ432a/432bおよびゲートトレンチ422はバッファ層407内にではなく、ドリフト領域406内に延長している。したがって、ドリフト領域406の一部はトレンチの底部の下方に残っている。デバイス300Gに対して同じく説明されたように、トレンチの底部とバッファ領域の頂部の間の特定の距離は必要なく、かつ、設計の目的のために変更することができる。
【０１２４】
バッファ領域407の追加が図4Aに示された本発明の実施形態にも適用可能であることに注意されたい。
【０１２５】
ここで図4Eを参照すると、本発明の実施形態による実施例半導体デバイス400Eが示されている。デバイス400Eはデバイス400Dに類似し、かつ、上記に説明されたデバイス300Hの構造と同じ構造を有する。特に、デバイス400Eのソーストレンチ432a/432bおよびゲートトレンチ422は、ここではドリフト領域406を介してバッファ領域407内に延長している。デバイス300Hに対して同じく説明されたように、ドリフト領域406/バッファ領域407の深さ、ならびに/または、ソースおよびゲートのトレンチ432a/432b/422の深さは、ソーストレンチおよびゲートトレンチがバッファ領域内に延長するために、変更することができる。
【０１２６】
バッファ領域407の追加、ならびに、ソーストレンチおよびゲートトレンチのこの領域内への延長が図4Aに示された本発明の実施形態にも適用可能であることに注意されたい。
【０１２７】
ここで図4Fを参照すると、本発明の実施形態による実施例半導体デバイス400Fが示されている。デバイス400Fはデバイス400Bに類似し、かつ、上記に説明されたデバイス300Iの構造と同じ構造を有する。特に、デバイス400Fは、ドーピングが均一にドーピングされるよりも、むしろ、チャンネル領域408からドレイン領域404に単調に増加するドリフト領域406を含む。ここで、ソーストレンチ432a/432bおよびゲートトレンチ422は半導体ボディー402内をドリフト領域内の深さに延長している。
【０１２８】
不均一にドーピングされたドリフト領域の使用が図4Aに示された本発明の実施形態にも適用可能であることに注意されたい。
【０１２９】
ここで図4Gを参照すると、本発明の実施形態による実施例半導体デバイス400Gが示されている。デバイス400Gはデバイス400Dに類似し、かつ、上記に説明されたデバイス300Jの構造と同じ構造を有する。特に、デバイス400Dのソーストレンチ432a/432bおよびゲートトレンチ422の側壁は、ここでは、半導体ボディー402の表面からソース領域410およびチャンネル領域408を介して、かつ、トレンチの底部に向かってドリフト領域406内に内向きに傾斜している(ソース領域410およびチャンネル領域408はエッチバックされているわけではない)。デバイス300Jに対して同じく説明されたように、この傾斜は、ソーストレンチおよびゲートトレンチがチャンネル領域408からドリフト領域を介して下がるに従い、ソーストレンチとゲートトレンチの間のドリフト領域の面積を増加させ、それにより、ドリフト領域に沿って電荷を増加させ、かつ、デバイスのオン抵抗を改善する。デバイス300Jと同様に、本発明のこの実施形態によれば、ソースおよびゲートの絶縁層436a/436b/426、ソースおよびゲートの栓状体437a/437b/427、ならびに、ソースおよびゲートの電極434a/434b/424もソースおよびゲートのトレンチの長さ全体に沿って内向きに傾斜し、それにより、各電極は幅が減少する。
【０１３０】
デバイス400Gの半導体ボディー402およびソース/ゲートトレンチの深さは図4Gに示された形態だけに制限されず、かつ、デバイスの半導体ボディーおよびトレンチの深さは、例えば図4B、4C、4E、および、4Fに示された実施形態に似ていてもよいことに注意されたい。
【０１３１】
ここで図4Hを参照すると、本発明の実施形態による実施例半導体デバイス400Hが示されている。デバイス400Hはデバイス400Gに類似し、かつ、上記に説明されたデバイス300Kの構造と類似した構造を有する。特に、デバイス400Gに対して説明された如くの自身の長さ全体に沿って傾斜したソーストレンチ432a/432bおよびゲートトレンチ422の側壁よりも、むしろ、ここではソーストレンチおよびゲートトレンチの側壁は実質的に垂直な角度でソース領域410およびチャンネル領域408を介して、かつ、可能にドリフト領域406内に延長している。したがって、トレンチの側壁はドリフト領域に実質的に沿ってトレンチの底部に向かって内向きに傾斜し、それにより、ドリフト領域の面積および電荷を増加させる。示されたように、トレンチの側壁を、傾斜した角度よりも、むしろチャンネル領域408を介して垂直に下げることは、チャンネル領域が可能な限り短くなる一方、拡張されたドリフト領域により改善されたオン抵抗を可能にすることを確実にする。
【０１３２】
本発明のこの実施形態によれば、ソーストレンチおよびゲートトレンチは半導体ボディーの頂部表面から、例えば約1.6umの深さを有することができ、かつ、ソース電極およびゲート電極は半導体ボディーの頂部表面から、例えば約0.8umの深さに延長することができる。ソースおよびゲートのトレンチならびにソースおよびゲートの電極は、これらの電極がトレンチの垂直な部分のみを介して延長するように形成することができ、それにより、これらの電極は実質的に垂直な側壁を有することに注意されたい。
【０１３３】
デバイス300Kと同様に、実施例組立て工程によれば、デバイス400Hのソーストレンチおよびゲートトレンチは2つのステップで形成することができる。第1のステップ中に、各トレンチの頂部部分が化学的エッチング工程を使用して形成され、それにより、約90度の側壁角度を作り出す。第2のステップ中に、各トレンチの底部部分があるエッチング処方を使用して形成され、それにより、傾斜した側壁を作り出す。
【０１３４】
デバイス400Hの半導体ボディー402およびソース/ゲートトレンチの深さは図4Hに示された形態だけに制限されず、かつ、デバイスの半導体ボディーおよびトレンチの深さは、例えば図4Aから4C、および、4Eから4Fの図に示された実施形態に似ていてもよいことに注意されたい。
【０１３５】
ここで図4Iおよび4Jを参照すると、本発明の実施形態による実施例半導体デバイス400Jが示されている。図4Jはデバイス400Jの上部断面図を示していることに注意されたい。デバイス400Jはデバイス400Dに類似し、かつ、上記に説明されたデバイス300Pと類似した構造を有し、ならびに、特に、MOSFETに集積された複数のショットキーダイオード450を含む。図4Jに示されたように、開口部はソース領域410およびチャンネル領域408を介して半導体ボディー402の頂部表面に形成され、それにより、ドリフト領域406を露出させている。ソースコンタクト440ドリフト領域に接触することができ、それにより、ショットキーダイオード450を形成している。代案として、ショットキー形成金属は露出されたドリフト領域に、ショットキーダイオードを形成するために施すことができる。図4Jに示されたように、第2の導電型(例えば、P型)のガードリング454はショットキーダイオードの辺縁部に沿ったドリフト領域内に形成することができる。
【０１３６】
デバイス400Jの半導体ボディー402およびソース/ゲートトレンチの深さは図4Iに示された形態だけに制限されず、かつ、例えば図4Aから4C、および、4Eから4Fに示された実施形態に似ていてもよく、ならびに、同様に、トレンチベースのソース電極およびトレンチベースのゲート電極の構造は例えば図4Gおよび4Hに示された実施形態、ならびに、それらの組み合わせに似ていてもよいことに注意されたい。
【０１３７】
ここで図4Kを参照すると、本発明の実施形態による実施例半導体デバイス400Kが示されている。デバイス400Kはデバイス400Bに類似し、かつ、上記に説明されたデバイス300Qの構造と類似した構造を有する。特に、デバイス400Kは、デバイス400Bと同様に、トレンチベースの複数のゲート電極420a/420bおよびトレンチベースの複数のソース電極430a/430bを含む。しかし、ここで、単一のトレンチベースのソース電極により分離された隣接する、トレンチベースのゲート電極420a/420bよりも、むしろ、同ゲート電極はここではトレンチベースの2つのソース電極462aおよび462bならびにPNダイオード460により分離されている。したがって、デバイス400Kは、ダイオード460などの複数のPNダイオードと共に挟み込まれたMOSFET 465aおよび465bなどの複数のMOSFETを含む。
【０１３８】
トレンチベースのソース電極462a/462bはトレンチベースのソース電極430a/430bに類似し、ならびに、ソーストレンチ463a/463b、絶縁された導電性ソース電極464a/464b、および、電極の下方のソース絶縁栓状体467aおよび467bを含む。ソーストレンチ463a/463bおよびソース電極464a/464bは半導体ボディー402内へのそれぞれソーストレンチ432a/432bおよびソース電極434a/434bと同じ深さを有する。示されたように、ソースコンタクト440はソース電極464a/464bに接触し、それにより、全てのソース電極、ソース領域、および、チャンネル領域に接触している。
【０１３９】
図4Kに示されたように、トレンチ463aおよび463bの間の半導体ボディーのメサ領域はチャンネル領域408を露出させるためにエッチングされる。チャンネル領域のこの露出された部分はソースコンタクト440に接触し、それにより、PNダイオード460を形成している。本発明のこの実施形態によれば、ソーストレンチ463aと463bの間 (すなわち、PNダイオード460を形成する領域) の距離「X」は、ゲートトレンチ422a/422bとソーストレンチ432a/432bおよび463a/463bの間の距離「Y」より広いことに注意されたい。
【０１４０】
デバイス400Kの半導体ボディー402およびソース/ゲートトレンチの深さは図4Kに示された形態だけに制限されず、かつ、例えば図4A、および、4Cから4Fに示された実施形態に似ていてもよく、ならびに、同様に、トレンチベースのソース電極およびトレンチベースのゲート電極の構造は例えば図4Gおよび4Hに示された実施形態、ならびに、それらの組み合わせに似ていてもよいことに注意されたい。
【０１４１】
ここで図4Lを参照すると、本発明の実施形態による実施例半導体デバイス400Lが示されている。デバイス400Lはデバイス400Dに類似している。しかし、ここで、ソース電極434a/434bおよび/またはゲート電極422は大きく、それにより、電極の抵抗を低減している。詳細には、ゲート電極422は半導体ボディー402の頂部表面の上方に、例えば絶縁キャップ428内に延長することができる。同様に、ソース電極434a/434bは、例えばチャンネル領域408の頂部のエッチングされた表面の上方に延長することができる。本発明のさらなる態様によれば、ゲート電極およびソース電極の頂部は珪化物化することができ、それにより、電極のシート抵抗を低減する珪化物コンタクト425および435a/435bをそれぞれ形成する。
【０１４２】
大きなソース電極およびゲート電極の使用が例えば図4Aから4Cおよび4Eから4Kに示された本発明の実施形態にも適用可能であることに注意されたい。
【０１４３】
ここで図5を参照すると、本発明の実施形態による実施例半導体デバイス500が示されている。デバイス500は各々が第1の導電型(例えば、N型)の高濃度にドーピングされたドレイン領域504、ドレイン領域より低い濃度の不純物のドリフト領域506、および、高濃度にドーピングされたソース領域510を含む半導体ボディー502を含む。半導体ボディー502は、第1の導電型の型とは逆の第2の導電型(例えば、P型)のチャンネル領域508をさらに含む。
【０１４４】
半導体デバイス500はトレンチベースのゲート電極520などのトレンチベースの複数のゲート電極およびソーストレンチ532a/532bなどの複数のソーストレンチをさらに含み、これらのトレンチベースのゲート電極およびソーストレンチは挟み込まれた形で配列されている。トレンチベースのゲート電極520は例えばデバイス200Aのトレンチベースのゲート電極220に類似し、ならびに、ゲートトレンチ522および絶縁された導電性ゲート電極524を含む。ゲートトレンチ522は半導体ボディー502の頂部表面からドリフト領域506内にチャンネル領域508の下方の深さに延長している。ゲート電極524は半導体ボディー502の頂部表面の下方に後退させることができ、かつ、例えばチャンネル領域508の頂部および底部の表面の上方および下方に延長している。ゲート絶縁層526はゲートトレンチ522の側壁および底部を裏打ちし、ゲート電極をソース領域、チャンネル領域、およびドリフト領域から絶縁している。ゲート絶縁キャップ528はゲート電極524の頂部を覆い、かつ、半導体ボディー502の頂部表面の上方に延長することができ、ソース領域510の頂部表面の一部を横方向に覆っている。
【０１４５】
ソーストレンチ532a/532bは半導体ボディーの頂部表面からソース領域510およびチャンネル領域508を介して、かつ、ドリフト領域506内にゲートトレンチ522とほぼ同じ深さに延長している。例えば、トレンチは半導体ボディーの頂部表面の下方、例えば約0.5umに延長することができる。ソーストレンチは例えばコンタクトマスクを使用して形成することができる。
【０１４６】
半導体デバイス500は第2の導電型(例えば、P型)の高濃度にドーピングされた注入領域512aおよび512b、ならびに、第1の導電型(例えば、N型)のドーピングされた注入領域513をさらに含む。注入領域512a/512bはソーストレンチ532a/532bの側壁下部および底部に沿ったドリフト領域506内に形成されている。これらの注入領域はゲートトレンチ522の深さの下方のかなりの距離を延長し、かつ、特に、ソーストレンチの底部の下方に例えば0.4um延長することができる。注入領域512a/512bも互いに向かって横方向に延長し、かつ、特に、互いの間に例えば約0.4umの横方向の間隔を有することができる。注入領域512a/512bは深い注入と同じであり、かつ、例えば高エネルギーおよび非常に小さな拡散を使用して形成することができる。
【０１４７】
注入領域513もドリフト領域506内に形成され、かつ、特に、ゲートトレンチ522の下方で注入領域512a/512bの間に形成されている(実施例として、注入領域513は約7e12cm-2のドーピングを有することができる)。この領域はゲート絶縁層526の形成前に、かつ、ゲートトレンチをポリシリコンで充填する前に形成することができる。
【０１４８】
半導体デバイス500はドレイン領域504に電気的に接触するドレインコンタクト542、および、半導体ボディー502の頂部表面に沿ったソースコンタクト540をさらに含む。ソースコンタクト540はゲート絶縁キャップ528を覆って延長し、かつ、ソース領域510の露出された頂部表面に接触している。加えて、ソースコンタクト540はソーストレンチ532a/532bを充填し、それにより、トレンチ内にソース電極533aおよび533bを形成し、各ソース電極はソーストレンチの側壁に沿ったチャンネル領域508およびソース領域510に接触している。ソースコンタクト540でソーストレンチ532a/532bを充填するために溶銑法を使用することができる。
【０１４９】
とりわけ、ソース電極533aおよび533bは上記に説明したようにトレンチベースのソース電極と同様に動作し、デバイスがオフ状態の時に空乏層をドリフト領域内にさらに押しやることによりデバイス500に対して改善された破壊電圧を提供する。
【０１５０】
ここで図6Aを参照すると、本発明の実施形態による実施例半導体デバイス600Aが示されている。デバイス600Aは、例えば各々が第1の導電型(例えば、N型)の高濃度にドーピングされたドレイン領域604、ドレイン領域より低い濃度の不純物のドリフト領域606、および、高濃度にドーピングされたソース領域610を含む半導体ボディー602を有する。半導体ボディー602は、第1の導電型の型とは逆の第2の導電型(例えば、P型)のチャンネル領域608をさらに含む。必要ではなくとも、半導体ボディー602は、ドレイン領域よりも低い濃度、かつ、ドリフト領域よりも高い濃度の不純物を有するバッファ領域607も含む。
【０１５１】
半導体デバイス600Aはトレンチベースのゲート電極620aおよび620bなどのトレンチベースの複数のゲート電極ならびにソースコンタクトトレンチ614などの複数のソースコンタクトトレンチをさらに含む。ソースコンタクトトレンチは隣接したトレンチベースのゲート電極の間のメサ領域に沿って半導体ボディー602の表面に形成されている。ソースコンタクトトレンチ614と共に示されたように、コンタクトトレンチは半導体ボディーの頂部表面からソース領域610を介して、かつ、チャンネル領域608内に延長している。このように、ソースコンタクトトレンチはチャンネル領域610の露出された側面表面およびチャンネル領域608の少なくとも露出された頂部表面を提供し、それにより、これらの領域とソースコンタクト640の間に接触点を提供する。
【０１５２】
トレンチベースのゲート電極はゲートトレンチ622aおよび622b、ならびに、ゲートトレンチ622aおよび622b内に配置された絶縁された導電性ゲート電極624aおよび624bを含む。ゲートトレンチ622a/622bは半導体ボディー602の頂部表面からソース領域610およびチャンネル領域608を介して、かつ、例えばドリフト領域内に延長し、特に、半導体ボディーの頂部表面の下方に、例えば1.0から2.1umの間の深さに延長することができる。ゲートトレンチの幅は例えば0.4から0.5umとすることができ、隣接したトレンチとの間の距離は例えば0.5から1.0umの間とすることができる。そのため、デバイス600Aは0.9から1.5umの間の間隔を有することができる。
【０１５３】
ゲート絶縁層626aおよび626bはトレンチ622a/622bの底部および側壁を裏打ちし、かつ、不均一な厚さを有する。特に、ゲート絶縁層はチャンネル領域608、および、ドリフト領域606の可能な一部に隣接したトレンチの側壁に沿って比較的薄く、かつ、その後に、ドリフト領域606に隣接したトレンチの底部および側壁に沿って厚さが増加する。
【０１５４】
ゲート電極624a/624bゲートトレンチ内に配置され、かつ、ゲート絶縁層の厚さの変化の結果として幅が変化している(すなわち、「T字型」である)。特に、電極は半導体ボディーの表面から例えばチャンネル領域608の底部の下方の深さに第1の幅で延長し、かつ、半導体ボディーの頂部表面の下方に例えば0.4から0.8um延長することができる。その後、ゲート電極はドリフト領域606に沿って低減された幅で延長し、かつ、特に、例えばさらに0.5から1.0um延長することができる。示されたように、例えば0.1から0.3umの厚さのゲート絶縁層は電極の底部の下方に延長することができる。電極の頂部表面を覆い、かつ、ソース領域610の頂部表面を覆って横方向に延長しているのはゲート絶縁キャップ628aおよび628bである。
【０１５５】
一般に、ゲート電極とチャンネル領域の間のゲート絶縁層の厚さの低減は低閾値電圧を維持するうえで役立つ。ゲート電極とドリフト領域の間の絶縁層の厚さの増加はゲート電極とドリフト領域の間の結合を低減する。
【０１５６】
半導体デバイス600Aはドレイン領域604に電気的に接触しているドレインコンタクト642、および、半導体ボディー602の頂部表面に沿ったソースコンタクト640をさらに含む。ソースコンタクト640はゲート絶縁キャップ628a/628bを覆って延長し、かつ、ソースコンタクトトレンチ614を充填し、チャンネル領域およびドリフト領域の露出された表面に接触している。
【０１５７】
ここで図6Bを参照すると、本発明の実施形態による実施例半導体デバイス600Bが示されている。デバイス600Bはデバイス600Aに類似している。しかし、本発明のこの実施形態によれば、各ゲート電極624a/624bは、ここでは、各々がゲートトレンチ622a/622b内に配置されたゲート電極621a/621b、623a/623b、および、625a/625bを含む異なった長さの多数の垂直ゲート電極(例えば、3つの電極)に分割されている。
【０１５８】
例えばトレンチベースのゲート電極620aと共に示されたように、ゲート電極623aはゲートトレンチ622aの中央の下方に延長し、ゲート電極621aおよび625aはゲートトレンチの向かい合う側面の下方に延長し、各々はチャンネル領域608およびゲート電極621aに隣接し、かつ、各々はゲート電極623aの幅より、例えば小さい幅を可能に有する。中央ゲート電極623aはゲートトレンチ内を例えば0.9から1.8umの間の深さに半導体ボディーの頂部表面の下方に延長することができ、かつ、トレンチの底部の例えば0.1から0.3um内に延長することができる。側面ゲート電極621aおよび625aは同じ長さであり、ゲートトレンチ内を半導体ボディーの頂部表面の下方に例えば0.4から0.8umの間の深さに延長することができる。しかし、とりわけ、ゲート電極621aおよび625aはゲート電極623aと同じ深さには延長していず、かつ、特に、例えば0.5から1.0umだけゲート電極623aより浅くすることができる。示されたように、各ゲート電極621a/623a/625aはチャンネル領域608の下方の深さに延長し、電極623aはドリフト領域に沿って追加の長さ分延長している。全ての3つの電極が(図示されていない)ゲートコンタクトに接続されていることに注意されたい。
【０１５９】
ゲート絶縁層626a/626bはトレンチ622a/622bの底部および側壁を裏打ちし続け、かつ、デバイス600Aに対して同じく説明されたように、チャンネル領域に沿ってより薄くなり、かつ、ドリフト領域に沿ってより厚くなる不均一な厚さを有し続けている。加えて、ここではゲート絶縁層は隣接したゲート電極621a/623a/625aと621b/623b/625bの間に延長している。示されたように、ゲート絶縁キャップ628a/628bは電極の頂部表面を覆い続けている。
【０１６０】
デバイス600Bに対する実施例組立て工程によれば、ゲート電極621a/621b、623a/623b、および、625a/625bは当技術分野で知られているポリシリコン栓状体工程を使用して形成することができる。
【０１６１】
ここで図6Cを参照すると、本発明の実施形態による実施例半導体デバイス600Cが示されている。デバイス600Cはデバイス600Aに類似しているが、ここでは、トレンチベースの複数のソース電極を含む。詳細には、デバイス600Cは、トレンチベースのソース電極630などのトレンチベースの複数のソース電極と交番する形で挟み込まれたトレンチベースのゲート電極620などのトレンチベースの複数のゲート電極を含む。トレンチベースのゲート電極620はデバイス600Aに対して上記に説明された如くの構造を有する(すなわち、「T字型」ゲート電極)。
【０１６２】
トレンチベースのソース電極630はトレンチベースのゲート電極620と構造が類似し、かつ、ソーストレンチ632およびソーストレンチ内に配置された絶縁された導電性ソース電極634を含む。ソーストレンチ632は半導体ボディー602の表面からソース領域610およびチャンネル領域608を介して、かつ、例えばドリフト領域606内に延長し、かつ、特に、ゲートトレンチ622と同じ深さに延長している。図6Cに示されたように、ソース領域610およびチャンネル領域608の一部はソーストレンチ632の側壁からエッチバックされている。ソーストレンチ632の幅は例えば0.4から0.5umの間とすることができ、かつ、ゲートトレンチ622と同じ幅を有することができる。隣接したゲートトレンチとソーストレンチの間の距離は例えば0.4から0.6umの間とすることができる。そのため、デバイス600Cは例えば0.8から1.1umの間の半値間隔、および、例えば1.6から2.2umの間の全値間隔を有することができる。
【０１６３】
ソース絶縁層636はチャンネル領域608およびドリフト領域606に沿ったトレンチ632の底部および側壁を裏打ちし、かつ、ゲート絶縁層626と同様の不均一な厚さを有する。特に、ソース絶縁層はチャンネル領域に隣接したトレンチの側壁、および、ドリフト領域の可能に一部に沿って比較的薄く、かつ、その後、ドリフト領域に隣接したトレンチの底部および側壁に沿って厚さが増加し、ソース電極とドリフト領域の間の結合を低減するうえで役立つ。
【０１６４】
ソース電極634はソーストレンチ内に配置され、かつ、ソース絶縁層の厚さの変化(すなわち、「T字型」)の結果として幅が変化する。特に、かつ、図6Cに示されたように、電極は半導体ボディー602の頂部表面の下方に、チャンネル領域608の頂部のエッチングされた表面との概ねの例えば高さである深さに後退させることができる。その後、電極はゲート電極624に類似し、第1の幅でゲート電極のより厚い部分と例えば同じ深さに延長し、かつ、続いて、低減された幅でゲート電極624のより薄い部分と例えば同じ深さに延長している(ソース電極とゲート電極の間で変化する幅は同じにできることに注意されたい)。示されたように、ソースコンタクト640は半導体ボディー602の頂部表面を覆い続け、かつ、ここではソーストレンチ632の上部部分、ならびに、同じく、ソース領域およびチャンネル領域のエッチバックされた領域を充填し、それにより、ソース電極、チャンネル領域、および、ソース領域を電気的に接続している。
【０１６５】
デバイス600Aと比較して、デバイス600Cは低減されたゲート/ドレイン電荷、および、低減されたゲート電荷も有する。しかし、デバイス600Cはより大きなオン抵抗を有する。
【０１６６】
ここで図6Dを参照すると、本発明の実施形態による実施例半導体デバイス600Dが示されている。デバイス600Dはデバイス600Cと同様の構造を有し、トレンチベースのゲート電極620およびトレンチベースのソース電極630などの複数の交番する、トレンチベースのゲート電極およびトレンチベースのソース電極を含む。しかし、本発明のこの実施形態によれば、ゲート電極624の形状と同様の「T字型」を有するソース電極634よりも、むしろ、ソース電極は低減されたサイズを有する。
【０１６７】
詳細には、トレンチベースのゲート電極620はデバイス600Aに対して上記に説明された如くの構造(すなわち、「T字型」ゲート電極)を有する。トレンチベースのソース電極630はデバイス600Cに対して上記に説明された如くのソーストレンチ632を含み、かつ、ソーストレンチ632内に配置された半導体ボディー内をゲート電極624と同じ深さに延長しているソース電極634を含む。しかし、図6Dに示されたように、ここではソース電極は(「T」字型よりも、むしろ)全体を通じて細い均一な幅を有し、その幅は例えばゲート電極624のより細い部分と同じである。ソース絶縁層636はソーストレンチの側壁および底部を裏打ちし続けるが、ここでは全体を通じて厚く、ゲート絶縁層626の下部部分と同様である。
【０１６８】
デバイス600Aと比較して、デバイス600Dは低減されたゲート/ドレイン電荷、および、低減されたゲート電荷も有する。しかし、デバイス600Cはより大きなオン抵抗を有する。
【０１６９】
ここで図6Eを参照すると、本発明の実施形態による実施例半導体デバイス600Eが示されている。デバイス600Eはデバイス600Cと同様の構造を有し、トレンチベースのゲート電極620およびトレンチベースのソース電極630などの複数の交番する、トレンチベースのゲート電極およびトレンチベースのソース電極を含む。しかし、本発明のこの実施形態によれば、ゲート電極およびソース電極は、ここでは多数(例えば、3つ)の垂直な電極に分割されている。
【０１７０】
例えば、トレンチベースのゲート電極620は3つの垂直ゲート電極621、623、および、625を含み、かつ、デバイス600Bに対して上記に説明された如くの構造を有する。トレンチベースのソース電極630はデバイス600Cに対して上記に説明された如くのソーストレンチ632を含み、かつ、各々がこのソーストレンチ内に配置された異なった長さの3つの垂直ソース電極631、633、および、635をさらに含む。ソース電極633はソーストレンチの中央の下方に延長し、ソース電極631および635はソーストレンチの向かい合う側の下方に延長し、各々はソース電極633に隣接し、かつ、各々は例えばソース電極633よりも狭い幅を可能に有する。ソース電極は半導体ボディー602の頂部表面の下方に後退させることができ、かつ、例えば、チャンネル領域608の頂部のエッチングされた表面と概ねの高さである深さに後退させることができる。中央ソース電極633はソーストレンチ内で、かつ、ドリフト領域に沿って延長し、かつ、中央ゲート電極625の深さと同じ深さを有する。側面ソース電極631および635は同じ長さであるが、中央ソース電極633より短く、ソーストレンチ内で側面ゲート電極621および625と同じ深さに延長している。示されたように、ソースコンタクト640は全ての3つのソース電極631/633/635に接触し、それにより、ソース電極、ソース領域610、および、チャンネル領域608を電気的に接続している。
【０１７１】
ソース絶縁層636はソーストレンチ632の底部および側壁を裏打ちし続け、かつ、デバイス600Cに対して同じく説明されたように、チャンネル領域に沿ってより薄く、かつ、ドリフト領域に沿ってより厚い不均一な厚さを有し続ける。加えて、ソース絶縁層は、ここでは隣接したソース電極631/633/635の間に延長している。
【０１７２】
デバイス600Aに比較して、デバイス600Eは低減されたゲート/ドレイン電荷、および、低減されたゲート電荷も有する。しかし、デバイス600Eはより大きなオン抵抗を有する。
【０１７３】
ここで図6Fを参照すると、本発明の実施形態による実施例半導体デバイス600Fが示されている。全般に、デバイス600Fはデバイス600Aと同様の構造を有する。しかし、ここでは各トレンチはソース電極およびゲート電極の双方を含む。詳細には、デバイス600Fは交番する形で配列されたトレンチベースのソース/ゲート電極670aおよび670bなどのトレンチベースの複数のソース/ゲート電極、ならびに、ソースコンタクトトレンチ614などの複数のソースコンタクトトレンチを含む。ソースコンタクトトレンチ614はデバイス600Aに対して上記に説明された如くである。
【０１７４】
実施例としてトレンチベースのソース/ゲート電極670aを使用して、トレンチに基づいた各ソース/ゲート電極はトレンチ672aおよびトレンチ672a内に配置された2つの電極を含み、絶縁された導電性ゲート電極678aおよび絶縁された導電性ソース電極679aを含む。トレンチ672aは半導体ボディー602の頂部表面からソース領域およびチャンネル領域を介して、かつ、例えばドリフト領域606内に延長し、ならびに、特に、半導体ボディーの頂部表面の下方に例えば1.0から2.1umの間の深さに延長することができる。トレンチの幅は例えば0.4から0.5umの間とすることができ、隣接したトレンチ間の距離は例えば0.5から1.0umの間とすることができる。そのため、デバイス600Fは0.9から1.5umの間の間隔を有することができる。
【０１７５】
ゲート電極678aはチャンネル領域608に隣接して延長し、かつ、特に、半導体ボディーの表面から半導体ボディーの頂部表面の下方に例えば0.4から0.8umの間の深さに延長することができる。ゲート電極は(図示されていない)ゲートコンタクトに接続されている。
【０１７６】
ソース電極679aはドリフト領域608に隣接し、かつ、ゲート電極678aの下のトレンチ内に配置され、ならびに、特に、ゲート電極の底部の下方例えば、0.5から1.0umの間の深さに延長することができ、かつ、トレンチの底部から例えば0.1から0.3um内に延長することができる。
【０１７７】
絶縁層676aは、デバイス600Aに対して同じく説明されたように、トレンチ672aの底部および側壁を裏打ちし、かつ、側壁に沿って不均一な厚さを有する。特に、絶縁層はゲート電極とチャンネル領域の間の側壁に沿ってより薄く、それにより、閾値電圧を低く保ち、ならびに、ドリフト領域とソース電極の間の側壁に沿ってはより厚く、ゲート電極より狭い幅をソース電極に与え、かつ、ソース電極とドリフト領域の間の結合を低減している。絶縁層676aはゲート電極678aとソース電極679aの間にも延長し、これらの電極を互いから絶縁している。絶縁キャップ677aはトレンチ672aの頂部を覆うことができ、かつ、半導体ボディー602の頂部表面を横方向に覆って延長し、ソース領域610の頂部表面を覆っている。示されたように、キャップはゲート電極をソースコンタクト640から絶縁している。
【０１７８】
ソースコンタクト640は半導体ボディー602の頂部表面を覆って延長し、かつ、(図示されていない)第3の次元に沿ったソース電極679a/679bに接触している。ソースコンタクトはソースコンタクトトレンチ614を充填もしており、チャンネル領域およびドリフト領域の露出された表面に接触している。
【０１７９】
ここで図6Gを参照すると、本発明の実施形態による実施例半導体デバイス600Gが示されている。全般に、デバイス600Gはデバイス600Fと同様の構造を有し、トレンチベースの複数のソース/ゲート電極670aおよび670bを含むが、ゲート電極/ソース電極の異なった配置構成を持つ。詳細には、実施例としてトレンチベースのソース/ゲート電極670aを使用して、トレンチに基づいた各ソース/ゲート電極はトレンチ672aおよびトレンチ672a内に配置された例えば3つの電極を含み、絶縁された導電性ソース電極673aならびに絶縁された2つの導電性ゲート電極674aおよび675aを含む。ソース電極673aは絶縁キャップ677aの頂部表面から絶縁キャップを介して下方に、かつ、トレンチの中央を介して延長している。ソース電極はドリフト領域に沿って延長し、ならびに、半導体ボディー602の頂部表面の下方に例えば0.9から1.8umの間の深さに延長することができ、かつ、トレンチの底部から例えば0.1から0.3um内に延長することができる。
【０１８０】
ゲート電極674aおよび675aは同じ長さであり、かつ、半導体ボディーの表面から例えばトレンチの向かい合う側面の下方に延長し、各々はソース電極673aに隣接し、かつ、チャンネル領域608に隣接している。ゲート電極はトレンチ内を例えばチャンネル領域608の下方の深さに延長し、かつ、特に、半導体ボディーの頂部表面の下方に例えば0.4から0.8umの間の深さに延長することができる。しかし、ゲート電極674aおよび675aはソース電極673aと同じ深さに延長し、かつ、特に、例えば0.5から1.0umだけソース電極より浅くすることができる。示されたように、ゲート電極は例えばソース電極より狭い幅を有することができる。ゲート電極の各々は(図示されていない)ゲートコンタクトに接続されている。
【０１８１】
絶縁層676aは、上記に同じく説明されたように、トレンチ672aの底部および側壁を裏打ちし、かつ、側壁に沿って不均一な厚さを有する。特に、絶縁層はゲート電極とドリフト領域の間の側壁に沿ってより薄く、かつ、ドリフト領域とソース電極の間の側壁下部に沿ってより厚い。絶縁層676aはソース電極673aとゲート電極674aおよび675aの間にも延長し、これらの電極を互いから絶縁している。
【０１８２】
ソースコンタクト640は半導体ボディー602の頂部表面を覆って延長し、ソース電極673a/673bの頂部表面に接触している。ソースコンタクトはソースコンタクトトレンチ614を充填もしており、チャンネル領域およびドリフト領域の露出された表面に接触している。
【０１８３】
デバイス600Aから600Fに比較して、デバイス600Gは低減されたゲート/ドレイン電荷、および、同じくより小さなオン抵抗を有する。
【０１８４】
ここで図7Aを参照すると、本発明の実施形態による実施例半導体デバイス700Aが示されている。デバイス700Aは各々が第1の導電型(例えば、N型)の例えば高濃度にドーピングされたドレイン領域704、ドレイン領域より低い濃度の不純物のドリフト領域706、および、高濃度にドーピングされたソース領域710を含み、ならびに、第1の導電型の型とは逆の第2の導電型(例えば、P型)のチャンネル領域708を含む半導体ボディー702を有する。
【０１８５】
半導体デバイス700Aはトレンチベースのゲート電極720a、720b、および、720cなどのトレンチベースの複数のゲート電極をさらに含む。トレンチベースのゲート電極は、ゲートトレンチ722a、722b、および、722cを含み、これらのトレンチは半導体ボディー702の頂部表面からソース領域710およびチャンネル領域708を介して、かつ、例えばドリフト領域706内に延長し、ならびに、特に、半導体ボディーの頂部表面の下方に例えば1.3umの深さに延長することができる。ゲートトレンチの各々は、0.35um以下かつ、好ましくは、0.25から0.35umの間である幅を有することができメサ領域により分離されている。
【０１８６】
ゲート電極724a、724b、および、724cはそれぞれゲートトレンチ722a、722b、および、722c内に配置されている。これらの電極は半導体ボディー702の頂部表面の下方に後退させることができ、かつ、例えばチャンネル領域708の頂部表面および底部表面の上方および下方に延長している。本発明のこの実施形態によれば、ゲート電極はゲートトレンチの底部へは延長していず、ならびに、特に、半導体ボディー702の頂部表面の下方0.5umの深さに延長することができ、かつ、トレンチの底部から例えば0.8um内に延長することができる。
【０１８７】
ゲート絶縁層726a、726b、および、726cはゲートトレンチの側壁および底部を裏打ちし、それにより、ゲート電極をソース領域、チャンネル領域、および、ドリフト領域から絶縁している。本発明のこの実施形態によれば、ゲート絶縁栓状体727a、727b、および、727cはゲート電極の底部の下方の空隙/隙間を充填している。ゲート電極の頂部を覆い、かつ、ゲートトレンチの残り部分を充填しているのは、ゲート電極をソースコンタクト740から絶縁しているゲート絶縁キャップ728a、728b、および、728cである。本発明のこの実施形態によれば、ゲート絶縁キャップは他の各々のゲート電極間でタイプが変わることに注意されたい。特に、ゲート絶縁キャップは(ゲート絶縁キャップ728aおよび728cのように)半導体ボディーの上部表面に延長するか、または、(ゲート絶縁キャップ728bのように)半導体ボディーの頂部表面の上方に、かつ、ソース領域710の頂部表面の一部を覆って横方向に延長するかのいずれかである。
【０１８８】
半導体デバイス700Aはドレイン領域304に電気的に接触しているドレインコンタクト742、および、半導体ボディー702の頂部表面に沿い、かつ、ソース領域710と電気的に接触しているソースコンタクト740をさらに含む。ソースコンタクト740は(図示されていない)第3の次元に沿ってチャンネル領域708とも接触している。
【０１８９】
ここで図7Bを参照すると、本発明の実施形態による実施例半導体デバイス700Bが示されている。デバイス700Bはデバイス700Aと類似している。しかし、ここでは、トレンチベースの他の各々のゲート電極(すなわち、トレンチベースのゲート電極720aおよび720c)はゲート電極724a/724cを含んでいない。むしろ、ゲート絶縁栓状体727a/727cはトレンチ全体を充填している。
【０１９０】
ここで図7Cを参照すると、本発明の実施形態による実施例半導体デバイス700Cが示されている。デバイス700Cはデバイス700Bに類似している。しかし、ここでは、第2の導電型(例えば、P型)の注入部714aおよび714bがドリフト領域706内にゲートトレンチ722a/722bの側壁に沿って (すなわち、ゲート絶縁栓状体で全体が充填されたトレンチの側壁に沿って) 形成されている。
【０１９１】
本発明の実施形態が実施例としてN型トレンチMOSFETを使用して説明された一方、本発明がP型トレンチMOSFETにも適用可能であることを当業者が理解されようことに注意されたい。
【０１９２】
本発明は本発明の特定の実施形態に関連して説明されたが、当業者には他の多くの改変および修正ならびに他の用途が明らかとなろう。したがって、本発明は本明細書の特定の開示によってではなく、添付の特許請求の範囲のみによって限定されるものとする。
【図面の簡単な説明】
【０１９３】
【図１Ａ】従来技術によるトレンチ型パワー半導体デバイスの断面図である。
【図１Ｂ】従来技術によるトレンチ型パワー半導体デバイスの断面図である。
【図１Ｃ】従来技術によるトレンチ型パワー半導体デバイスの断面図である。
【図２Ａ】ゲートトレンチおよびゲート電極よりも深い深さに延長しているソーストレンチおよびソース電極を含む本発明の実施形態による実施例パワー半導体デバイスの断面図である。
【図２Ｂ】ドリフト領域に沿って内向きに傾斜するソーストレンチ側壁を含む図2Aに示された実施例デバイスの代案実施形態を示す図である。
【図２Ｃ】ドリフト領域に沿って厚さが増加するソーストレンチの側壁に沿った絶縁層を含む図2Aに示された実施例デバイスの代案実施形態を示す図である。
【図２Ｄ】ドリフト領域に沿って厚さが増加するソーストレンチの側壁に沿った絶縁層を含む図2Aに示された実施例デバイスの代案実施形態を示す図である。
【図３Ａ】同じ深さに延長しているソーストレンチおよびゲートトレンチ、ならびに、ゲート電極より深い深さに延長しているソース電極を含む本発明の実施形態による実施例トレンチ型パワー半導体デバイスの断面図である。
【図３Ｂ】ドリフト領域に沿って厚さが増加するソーストレンチの側壁に沿った絶縁層を含む図3Aに示された実施例デバイスの代案実施形態を示す図である。
【図３Ｃ】各ゲートトレンチ内に多数のゲート電極を含む図3Aに示された実施例デバイスの代案実施形態を示す図である。
【図３Ｄ】各ゲートトレンチ内に多数のゲート電極を含む図3Aに示された実施例デバイスの代案実施形態を示す図である。
【図３Ｅ】ソーストレンチに沿ってエッチバックされたソース領域およびチャンネル領域を有する図3Aに示された実施例デバイスの代案実施形態を示す図である。
【図３Ｆ】異なったドーピング濃度および半導体ボディー内に様々な深さのソーストレンチおよびゲートトレンチを備えた半導体ボディーを有する図3Aに示された実施例デバイスの代案実施形態を示す図である。
【図３Ｇ】異なったドーピング濃度および半導体ボディー内に様々な深さのソーストレンチおよびゲートトレンチを備えた半導体ボディーを有する図3Aに示された実施例デバイスの代案実施形態を示す図である。
【図３Ｈ】異なったドーピング濃度および半導体ボディー内に様々な深さのソーストレンチおよびゲートトレンチを備えた半導体ボディーを有する図3Aに示された実施例デバイスの代案実施形態を示す図である。
【図３Ｉ】異なったドーピング濃度および半導体ボディー内に様々な深さのソーストレンチおよびゲートトレンチを備えた半導体ボディーを有する図3Aに示された実施例デバイスの代案実施形態を示す図である。
【図３Ｊ】ソーストレンチおよびゲートトレンチの側壁がドリフト領域に沿って内向きに傾斜している図3Aに示された実施例デバイスの代案実施形態を示す図である。
【図３Ｋ】ソーストレンチおよびゲートトレンチの側壁がドリフト領域に沿って内向きに傾斜している図3Aに示された実施例デバイスの代案実施形態を示す図である。
【図３Ｌ】ドリフト領域に沿って厚さが増加するソーストレンチの側壁に沿って絶縁層を有する図3Aに示された実施例デバイスの代案実施形態を示す図である。
【図３Ｍ】ドリフト領域に沿って厚さが増加するソーストレンチの側壁に沿って絶縁層を有する図3Aに示された実施例デバイスの代案実施形態を示す図である。
【図３Ｎ】各ソーストレンチ内に多数のソース電極を含む図3Aに示された実施例デバイスの代案実施形態を示す図である。
【図３Ｏ】集積された多数のショットキーコンタクトを含む図3Aに示された実施例デバイスの代案実施形態を示す図である。
【図３Ｐ】集積された多数のショットキーコンタクトを含む図3Aに示された実施例デバイスの代案実施形態を示す図である。
【図３Ｑ】複数のPNダイオードも含む図3Aに示された実施例デバイスの代案実施形態を示す図である。
【図３Ｒ】大きなソース電極およびゲート電極を含む図3Aに示された実施例デバイスの代案実施形態を示す図である。
【図４Ａ】同じ深さに延長しているソーストレンチおよびゲートトレンチならびに同じ深さに延長しているソース電極およびゲート電極を含む本発明の実施形態による実施例トレンチ型パワー半導体デバイスの断面図である。
【図４Ｂ】ソーストレンチに沿ってエッチバックされたソース領域およびチャンネル領域を有する図4Aに示された実施例デバイスの代案実施形態を示す図である。
【図４Ｃ】半導体ボディー内に異なったドーピング濃度ならびに様々な深さのソーストレンチおよびゲートトレンチを備えた半導体ボディーを有する図4Aに示された実施例デバイスの代案実施形態を示す図である。
【図４Ｄ】半導体ボディー内に異なったドーピング濃度ならびに様々な深さのソーストレンチおよびゲートトレンチを備えた半導体ボディーを有する図4Aに示された実施例デバイスの代案実施形態を示す図である。
【図４Ｅ】半導体ボディー内に異なったドーピング濃度ならびに様々な深さのソーストレンチおよびゲートトレンチを備えた半導体ボディーを有する図4Aに示された実施例デバイスの代案実施形態を示す図である。
【図４Ｆ】半導体ボディー内に異なったドーピング濃度ならびに様々な深さのソーストレンチおよびゲートトレンチを備えた半導体ボディーを有する図4Aに示された実施例デバイスの代案実施形態を示す図である。
【図４Ｇ】ソーストレンチおよびゲートトレンチの側壁がドリフト領域に沿って内向きに傾斜している図4Aに示された実施例デバイスの代案実施形態を示す図である。
【図４Ｈ】ソーストレンチおよびゲートトレンチの側壁がドリフト領域に沿って内向きに傾斜している図4Aに示された実施例デバイスの代案実施形態を示す図である。
【図４Ｉ】集積された複数のショットキーコンタクトを含む図4Aに示された実施例デバイスの代案実施形態を示す図である。
【図４Ｊ】集積された複数のショットキーコンタクトを含む図4Aに示された実施例デバイスの代案実施形態を示す図である。
【図４Ｋ】複数のPNダイオードも含む図4Aに示された実施例デバイスの代案実施形態を示す図である。
【図４Ｌ】大きなソース電極およびゲート電極を含む図4Aに示された実施例デバイスの代案実施形態を示す図である。
【図５】ソースコンタクト金属から形成されたソース電極を備えたソーストレンチを含む本発明の別の実施形態による実施例パワー半導体デバイスの断面図である。
【図６Ａ】各々が様々な幅のゲート電極を有するゲートトレンチを含む本発明の別の実施形態による実施例パワー半導体デバイスの断面図である。
【図６Ｂ】各ゲートトレンチ内に多数のゲート電極を有する図6Aに示された実施例デバイスの代案実施形態を示す図である。
【図６Ｃ】同じ深さに延長しているソーストレンチおよびゲートトレンチならびにソース電極およびゲート電極を含み、各トレンチ内のソース電極およびゲート電極は様々な幅を有する本発明の別の実施形態による実施例パワー半導体デバイスの断面図である。
【図６Ｄ】ここでは薄く、かつ、均一な幅のソース電極を有する図6Bに示された実施例デバイスの代案実施形態を示す図である。
【図６Ｅ】各ゲートトレンチ内に多数のゲート電極を、かつ、各ソーストレンチ内に多数のソース電極を有する図6Bに示された実施例デバイスの代案実施形態を示す図である。
【図６Ｆ】内部に形成されたゲート電極およびソース電極の双方を有するトレンチを含む本発明の諸実施形態による実施例パワー半導体デバイスの断面図である。
【図６Ｇ】内部に形成されたゲート電極およびソース電極の双方を有するトレンチを含む本発明の諸実施形態による実施例パワー半導体デバイスの断面図である。
【図７Ａ】各々が内部にゲート電極を備えた複数のゲートトレンチを含む本発明の実施形態による実施例パワー半導体デバイスの断面図である。
【図７Ｂ】図7Aに示された実施例デバイスの代案実施形態を示す図である。
【図７Ｃ】図7Aに示された実施例デバイスの代案実施形態を示す図である。
【符号の説明】
【０１９４】
100A、100B、100C、200A、200B、200C、200D、300A、300B、300C、300D、300E、300F、300G、300H、300I、300J、300K、300L、300M、300N、300P、300Q、300R、400A、400B、400C、400D、400E、400F、400G、400H、400J、500、600A、600B、600C、600D、600E、600F、600G、700A、700B、700C  半導体デバイス
102、202、302、402、502、602、702  半導体ボディー
104、204、304、404、504、604、704  ドレイン領域
106、206、306、406、506、606、706  ドリフト領域
108、208、308、408、508、608、708  チャンネル領域
110、210、310、410、510、610、710  ソース領域
122、222、322、422、522、622a/622b、722a/722b/722c  ゲートトレンチ
124、152、220、224、320、321、324、325、420a/420b、424、520、524、620a/620b、621a/621b、623a/623b、624a/624b、625a/625b、674a、675a、720a/720b/720c、724a/724b/724c  ゲート電極
126、154、226、326、426、526、626a/626b、726a/726b/726c  ゲート絶縁層
128、228、328、428、528、677a  ゲート絶縁キャップ
132a/132b、232a/232b、332a/332b、363a/363b、432a/432b、463a/463b、532a/532b、632  ソーストレンチ
134a/134b、164、230a/230b、234a/234b、330a/330b、334a/334b、336a/336b、338a/338b、339a/339b、362a/362b、364a/364b、430a/430b、462a/462b、630、631、633、634、635、673a、679a/679b  ソース電極
136a/136b、236a/236b、336a/336b  ソース絶縁層
140、340、440、640  ソースコンタクト
142、342  ドレインコンタクト
150、672a  トレンチ
166、326、676a  絶縁層
307、407、607  バッファ領域
327、437a/437b、467a/467b、727a/727b/727c  栓状体
360、460  PNダイオード
450  ショットキーダイオード
465a/465b  MOSFET
614  ソースコンタクトトレンチ
670a/670b  ソース/ゲート電極
714a/714b  注入部
【図１Ａ】
2006066922.tif 000003
【図１Ｂ】
2006066922.tif 000004
【図１Ｃ】
2006066922.tif 000005
【図２Ａ】
2006066922.tif 000006
【図２Ｂ】
2006066922.tif 000007
【図２Ｃ】
2006066922.tif 000008
【図２Ｄ】
2006066922.tif 000009
【図３Ａ】
2006066922.tif 000010
【図３Ｂ】
2006066922.tif 000011
【図３Ｃ】
2006066922.tif 000012
【図３Ｄ】
2006066922.tif 000013
【図３Ｅ】
2006066922.tif 000014
【図３Ｆ】
2006066922.tif 000015
【図３Ｇ】
2006066922.tif 000016
【図３Ｈ】
2006066922.tif 000017
【図３Ｉ】
2006066922.tif 000018
【図３Ｊ】
2006066922.tif 000019
【図３Ｋ】
2006066922.tif 000020
【図３Ｌ】
2006066922.tif 000021
【図３Ｍ】
2006066922.tif 000022
【図３Ｎ】
2006066922.tif 000023
【図３Ｏ】
2006066922.tif 000024
【図３Ｐ】
2006066922.tif 000025
【図３Ｑ】
2006066922.tif 000026
【図３Ｒ】
2006066922.tif 000027
【図４Ａ】
2006066922.tif 000028
【図４Ｂ】
2006066922.tif 000029
【図４Ｃ】
2006066922.tif 000030
【図４Ｄ】
2006066922.tif 000031
【図４Ｅ】
2006066922.tif 000032
【図４Ｆ】
2006066922.tif 000033
【図４Ｇ】
2006066922.tif 000034
【図４Ｈ】
2006066922.tif 000035
【図４Ｉ】
2006066922.tif 000036
【図４Ｊ】
2006066922.tif 000037
【図４Ｋ】
2006066922.tif 000038
【図４Ｌ】
2006066922.tif 000039
【図５】
2006066922.tif 000040
【図６Ａ】
2006066922.tif 000041
【図６Ｂ】
2006066922.tif 000042
【図６Ｃ】
2006066922.tif 000043
【図６Ｄ】
2006066922.tif 000044
【図６Ｅ】
2006066922.tif 000045
【図６Ｆ】
2006066922.tif 000046
【図６Ｇ】
2006066922.tif 000047
【図７Ａ】
2006066922.tif 000048
【図７Ｂ】
2006066922.tif 000049
【図７Ｃ】
2006066922.tif 000050
【外国語明細書】
2006066922.tif 000051
2006066922.tif 000052
2006066922.tif 000053
2006066922.tif 000054
2006066922.tif 000055
2006066922.tif 000056
2006066922.tif 000057
2006066922.tif 000058
2006066922.tif 000059
2006066922.tif 000060
2006066922.tif 000061
2006066922.tif 000062
2006066922.tif 000063
2006066922.tif 000064
2006066922.tif 000065
2006066922.tif 000066
2006066922.tif 000067
2006066922.tif 000068
2006066922.tif 000069
2006066922.tif 000070
2006066922.tif 000071
2006066922.tif 000072
2006066922.tif 000073
2006066922.tif 000074
2006066922.tif 000075
2006066922.tif 000076
2006066922.tif 000077
2006066922.tif 000078
2006066922.tif 000079
2006066922.tif 000080
2006066922.tif 000081
2006066922.tif 000082
2006066922.tif 000083
2006066922.tif 000084
2006066922.tif 000085
2006066922.tif 000086
2006066922.tif 000087
2006066922.tif 000088
2006066922.tif 000089
2006066922.tif 000090
2006066922.tif 000091
2006066922.tif 000092
2006066922.tif 000093
2006066922.tif 000094
2006066922.tif 000095
2006066922.tif 000096
2006066922.tif 000097
2006066922.tif 000098
2006066922.tif 000099
2006066922.tif 000100
2006066922.tif 000101
2006066922.tif 000102
2006066922.tif 000103
2006066922.tif 000104
2006066922.tif 000105
2006066922.tif 000106
2006066922.tif 000107
2006066922.tif 000108
2006066922.tif 000109
2006066922.tif 000110
2006066922.tif 000111
2006066922.tif 000112
2006066922.tif 000113
2006066922.tif 000114
2006066922.tif 000115
2006066922.tif 000116
2006066922.tif 000117
2006066922.tif 000118
2006066922.tif 000119
2006066922.tif 000120
2006066922.tif 000121
2006066922.tif 000122
2006066922.tif 000123
2006066922.tif 000124
2006066922.tif 000125
2006066922.tif 000126
2006066922.tif 000127
2006066922.tif 000128
2006066922.tif 000129
2006066922.tif 000130
2006066922.tif 000131
2006066922.tif 000132
2006066922.tif 000133
2006066922.tif 000134
2006066922.tif 000135
2006066922.tif 000136
2006066922.tif 000137
2006066922.tif 000138
2006066922.tif 000139