(57)【要約】      （修正有）【課題】  薄い基板の表面及び裏面に導体パターンを形成する際に、基板のそり等の発生を抑制できるハイアスペクト導体デバイスの製造方法を提供すること。【解決手段】  この製造方法は、絶縁板３１を準備する工程と、絶縁板３１の表面及び裏面の双方に同時に下地層６０を形成する工程と、下地層６０に重ねてレジスト層６１を電着成膜する工程と、レジスト層６１を露光することでパターン形成し、下地層６０を当該形成したパターンに応じて露出させる工程と、レジスト層６１を現像する工程と、露出している下地層６０に対してコイル導体用めっき層６２を形成する工程と、レジスト層６１を取り除く工程と、当該レジスト層を取り除いた結果表面及び裏面において露出している下地層６０を取り除く工程と、表面及び裏面に形成されているコイル導体用めっき層６２に対して電気銅めっきを施して成長させ、コイル導体３４を形成する工程と、を備えている。【選択図】  図７
2006066830.tif 000002
【特許請求の範囲】
【請求項１】
可撓性を有し、穴が形成されている基板を準備する工程と、
前記基板の表面及び裏面の双方に同時に下地層を形成する工程と、
前記表面及び前記裏面のそれぞれに形成された下地層に重ねてそれぞれ同時にレジスト層を電着成膜する工程と、
前記表面及び前記裏面のそれぞれに形成されているレジスト層を露光することで、前記穴を囲んで渦巻状にパターン形成し、前記下地層を当該形成したパターンに応じて露出させる工程と、
前記表面及び前記裏面のそれぞれにパターン形成されているレジスト層をそれぞれ同時に現像する工程と、
前記表面及び前記裏面それぞれにおいて露出している下地層に対してそれぞれ同時に電解銅めっきを施して、第一電気めっき層を形成する工程と、
前記表面及び前記裏面それぞれに形成されたレジスト層をそれぞれ同時に取り除く工程と、
当該レジスト層を取り除いた結果前記表面及び前記裏面それぞれにおいて露出している下地層をそれぞれ同時に取り除く工程と、
前記表面及び前記裏面それぞれに形成されている第一電気めっき層に対してそれぞれ同時に電気銅めっきを施して成長させ、第二電気めっき層を形成する工程と、
を備えるハイアスペクト導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ハイアスペクト導体デバイスの製造方法に関する。
【背景技術】
【０００２】
基板上に所望のコイルパターンめっきを施して薄膜コイルを製造する方法が下記特許文献１に開示されている。下記特許文献１の記載によれば、水晶で形成された絶縁基板の一方の面に、所望のパターンに薄膜を露出させ、その露出させたパターンに電気めっきを施すことで所望のコイルパターンめっきを行って薄膜コイルを製造している。
【特許文献１】特開昭５８−１２３１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記特許文献１に記載の製造方法では、絶縁基板の一方の面にコイルパターンを形成する片面でのプロセスを採用している。しかしながら、６０μｍ程度の薄い基板の表面及び裏面の両面にコイルパターンの形成を行う場合に片面でのプロセスを採用し、一方の面にコイルパターンを形成した後に他方の面にコイルパターンを形成すると基板内部に生じる応力が不均一な状態になる。従って、基板のそり、うねり、凹凸が発生する場合がある。特に、可撓性を有する薄い基板に、ハイアスペクト導体と呼ばれる、幅が狭く高さ方向の厚みがある導体でパターンを形成する場合には、基板のそり、うねり、凹凸が発生する可能性が高くなる。
【０００４】
そこで本発明では、薄い基板の表面及び裏面に導体パターンを形成する際に、基板のそり等の発生を抑制できるハイアスペクト導体デバイスの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明のハイアスペクト導体デバイスの製造方法は、可撓性を有し、穴が形成されている基板を準備する工程と、基板の表面及び裏面の双方に同時に下地層を形成する工程と、表面及び裏面のそれぞれに形成された下地層に重ねてそれぞれ同時にレジスト層を電着成膜する工程と、表面及び裏面のそれぞれに形成されているレジスト層を露光することで、穴を囲んで渦巻状にパターン形成し、下地層を当該形成したパターンに応じて露出させる工程と、表面及び裏面のそれぞれにパターン形成されているレジスト層をそれぞれ同時に現像する工程と、表面及び裏面それぞれにおいて露出している下地層に対してそれぞれ同時に電解銅めっきを施して、第一電気めっき層を形成する工程と、表面及び裏面それぞれに形成されたレジスト層をそれぞれ同時に取り除く工程と、当該レジスト層を取り除いた結果表面及び裏面それぞれにおいて露出している下地層をそれぞれ同時に取り除く工程と、表面及び裏面それぞれに形成されている第一電気めっき層に対してそれぞれ同時に電気銅めっきを施して成長させ、第二電気めっき層を形成する工程と、を備えている。
【０００６】
本発明のハイアスペクト導体デバイスの製造方法によれば、ハイアスペクト導体デバイスを製造する各工程において基板の表裏両面に同時に下地層、レジスト層、及び各めっき層といった層状要素を形成することができる。
【発明の効果】
【０００７】
本発明によれば、薄くて可撓性のある基板の表面及び裏面に導体パターンとしての電気めっき層を形成する際に表裏同時に形成するので、基板内における応力バランスを取ることができ、基板のそり等の発生を抑制してハイアスペクト導体デバイスを製造できる。
【発明を実施するための最良の形態】
【０００８】
本発明の知見は、例示のみのために示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解することができる。引き続いて、添付図面を参照しながら本発明の実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付して、重複する説明を省略する。
【０００９】
本発明の実施形態であるコイル素子について図１を参照しながら説明する。図１は、本実施形態におけるコイル素子１ａの斜視図である。コイル素子１ａは表面実装型のコイル素子である。コイル素子１ａは、平板状のコア構造体１０と、他の基板と電気的に接続される外部端子２０とを備えている。コア構造体１０は、ブリッジ型フェライトコア１１及び突起型フェライトコア１２から構成されており、ブリッジ型フェライトコア１１と突起型フェライトコア１２が組み合わされることで全体として平板状の形状をなしている。
【００１０】
コイル構造体１０の分解斜視図を図２に示す。ブリッジ型フェライトコア１１は、矩形平板状の平板部１１１と、その平板部１１１に対して垂直に延びる脚部１１２とを有している。脚部１１２は一対設けられており、一方の脚部１１２は平板部１１１の一辺から、他方の脚部１１２はその一辺と平行な辺から、それぞれ同じ方向に延びている。従って、脚部１１２が突起型フェライトコア１２に立脚するようにブリッジ型フェライトコア１１を配置すると、ブリッジ型フェライトコア１１の平板部１１１と突起型フェライトコア１２との間に空隙部分が形成される。
【００１１】
突起型フェライトコア１２は、矩形平板状の平板部１２１と、その平板部１２１の中央部分から突出する突起部１２２を有している。突起部１２２は、角柱形状をなしている凸部である。突起型フェライトコア１２の平板部１２１にブリッジ型フェライトコア１１の脚部１１２の先端面を突き合わせてコア構造体１０を構成すると、実質的に閉磁路となった外殻部が構成されると共に、外殻部の内側に突起部１２２が配されることになる。尚、ブリッジ型フェライトコア１１及び突起型フェライトコア１２の細部構造については以降適宜説明する。
【００１２】
図１の状態から外部端子２０を取り除いた状態の斜視図を図３に示す。図３に示すように、コア構造体１０を構成するブリッジ型フェライトコア１１と突起型フェライトコア１２との間における空隙部分にコイル基板３０（ハイアスペクト導体デバイス）が納められ、接着剤４０で固定されている。コア構造体１０の空隙部分が臨む端面からは、コイル基板３０の一端面が露出している。この一端面においては、絶縁板３１（基板）、導出端電極３２、及び保護樹脂層３３が露出している。絶縁板３１はコイル基板３０を構成する基幹部分となる基板である。導出端電極３２は後述するコイル導体に電気的に接続されており、図１に示した外部端子２０とも電気的に接続される部分である。保護樹脂層３３はコイル基板３０を保護するために設けられている樹脂層である。
【００１３】
コイル基板３０について図４を参照しながら説明する。図４はコイル基板３０の平面図である。コイル基板３０の中央部分には穴３５が形成されている。穴３５を囲むようにコイル導体３４（第二電気めっき層）が形成されている。コイル導体３４は、穴３５に望む部分から外側に向かって、穴３５を囲むように渦巻き状に形成されている。コイル導体３４はコイル基板３０の両面に形成されていて、それぞれ導出端電極３２に電気的に接続されている。
【００１４】
コイル基板３０の一方の面に形成されているコイル導体３４が接続されている導出端電極３２と、他方の面に形成されているコイル導体３４が接続されている導出端電極３２とは、それぞれコイル基板３０の対向する辺に設けられている。また、コイル基板３０の両面に設けられているコイル導体３４は、穴３５の周縁部に形成された表裏コンタクト部３６（コンタクトホール）によって互いに電気的に接続されている。従って、コイル基板３０の一方の辺に設けられている導出端電極３２と、他方の辺に設けられている導出端電極３２との間に電圧を印加すると、コイル基板３０の一方の面に形成されているコイル導体３４から、他方の面に形成されているコイル導体３４へと流れる電流が生じる。
【００１５】
コイル基板３０の穴３５には突起型フェライトコア１２の突起部１２２が挿入される。この様子を説明するために、図３における突起型フェライトコア１２の突起部１２２近傍での断面図を図５に示す。図５に示すように、突起型フェライトコア１２の突起部１２２はコイル基板３０の穴３５に挿入されている。ブリッジ型フェライトコア１１の脚部１１２よりも、突起型フェライトコア１２の突起部１２２は僅かに短く形成されている。従って、突起部１２２の先端とブリッジ型フェライトコア１１との間には空隙が生じ、微小ギャップ４１を形成できる。この微小ギャップ４１は、コイル基板３０のコイル導体３４に流れる電流で、ブリッジ型フェライトコア１１及び突起型フェライトコア１２が磁気飽和するのを防止するために設けられている。コア構造体１０は、その一辺が数ｍｍ以下の超小型形状をしていることから、微小ギャップ４１の寸法（突起部１２２の先端とブリッジ型フェライトコア１１との間の距離）は好ましくは０．１〜１００μｍ、更に好ましくは０．１〜５０μｍに設定される。
【００１６】
引き続いて、コイル基板３０の製造方法について図６及び図７を参照しながら説明する。図６及び図７は、コイル基板３０の製造方法を説明するための図であって、コイル基板３０の一部分に相当する部分の断面を図示するものとする。まず、絶縁板３１を準備する（図６の（Ａ）参照）。この絶縁板３１は板厚が６０μｍのものであって、ガラスクロスにＢＴレジンが含浸されており、既に穴３５が形成されているものとする（図６においては示さない）。
【００１７】
続いて、絶縁板３１の表面及び裏面に下地層６０を無電解めっきにてそれぞれ同時に形成する（図６の（Ｂ）参照）。この絶縁板３１の表面及び裏面に同時に形成した下地層６１それぞれの上にフォトレジスト層６１（レジスト層）をそれぞれ同時に電着成膜する（図６の（Ｃ）参照）。この表面及び裏面に形成したフォトレジスト層６１において、コイル導体（図４参照）を形成しようとするパターンに沿ってフォトリソグラフィ法で表面及び裏面の片面毎に露光を行い、その後表面及び裏面同時に現像し、除去部６１１を形成する（図６の（Ｄ）参照）。
【００１８】
このようにパターン形成したフォトレジスト層６１をめっきマスクとして、図６の（Ｄ）における除去部６１１に相当する部分に選択的に電解めっき法により、表面及び裏面の両面同時にコイル導体用めっき層６２（第一電気めっき層）を形成する（図７の（Ａ）参照）。このコイル導体用めっき層６２を形成した後、めっきマスクとしてのフォトレジスト層６１を表面及び裏面の両面同時に剥離除去する（図７の（Ｂ）参照）。
【００１９】
図７の（Ｂ）に示した状態から、コイル導体用めっき層６２が形成されている部分以外の下地層６０をエッチングして除去し、下地部６０ａをコイル導体用メッキ層６２と絶縁板３１との間に残す（図７の（Ｃ）参照）。
【００２０】
その後、選択めっきマスク無しで、電解めっき法によりコイル導体用めっき層６２を電着により更に成長形成させる。これにより、コイル導体３４としての十分な肉厚の導体部が得られる。隣り合うコイル導体間のギャップＧが１５μｍ以下になるまで高密度にコイル導体３４を成長形成させることができる。これは、高さ方向には電気量に比例しめっき層が形成されていくのに対し、幅（ギャップ）方向にはギャップが狭くなるにつれてめっき層が形成されていく速度が遅くなることによる。
【００２１】
コイル導体用めっき層６２の形成完了によりコイル導体３３を絶縁板３１の両面に形成し終えた後、保護樹脂層３３（ソルダーレジスト）を絶縁板３１の両面に印刷し、保護樹脂層３３でコイル導体３４を被覆して保護することでコイル基板３０が完成する。
【００２２】
本実施形態の作用効果について説明する。コイル基板３０は、隣合うコイル導体３４間の隙間Ｇが１５μｍ以下になるまで、高密度に電気めっき層６２を成長させたコイル導体３４を有する。また、コイル導体のアスペクト比（コイル導体３４の高さ／幅）も０．２〜５程度に高く設定可能であるため、直流抵抗を０．０１〜１０オーム程度にまで低下させることができる。従って、コイル導体３４に流れる電流の大きな電源用のコイル素子への適用が可能であって、ハイアスペクト導体デバイスとしてのコイル基板３０を提供することが可能となる。
【実施例１】
【００２３】
本実施形態を具体的に実施する場合の実施例について説明する。コンタクトホール及び突起部貫通用の穴が加工されており、厚みが６０μｍのＢＴレジン基板（ガラスクロスにビスマレイドトリアジンを含浸させた、可撓性のある柔らかな基板）を準備する。このＢＴレジン基板の表面及び裏面に厚さ０．５μｍのＣｕ膜を無電解めっきして下地層とした。
【００２４】
次に、感光性電着レジストを電着法により両面同時に成膜した。続いて、フォトリソグラフィーによりコイル導体となる渦巻状のパターンをＢＴレジン基板の両面に形成した。パターン形成したＢＴレジン基板に電流密度１５Ａ／ｄｍ２以下において約２０分間の電解めっきを行った。図８に電解めっき膜を成膜する際に用いる成膜装置８の構成を示す。成膜装置８は液槽８１を有しており、この液槽８１にはめっき液が入れられている。液槽８１内には、電解めっき膜を成膜するウエハ８３を保持するためのめっき治具８２が配置されている。めっき治具８２には治具遮蔽板８２１が設けられていて、ウエハ８３の外周部分を遮蔽している。めっき治具８２を挟むように一対のアノード８４が設けられている。めっき治具８２と一対のアノード８４との間には、それぞれ外遮蔽板８５と攪拌格子８６とが設けられている。めっき治具８２と一対のアノード８４との間に所定の電圧が印加されるので、めっき治具８２に取り付けられているウエハ８３の両面に同時にめっきが可能となる。
【００２５】
このようにして、高さ２０μｍ、幅７０μｍ、ギャップ３０μｍのＣｕ導体パターンを形成した。この「高さ」「幅」とはＣｕ導体パターンの高さと幅であり、「ギャップ」とは隣合うＣｕ導体パターン間の距離である。更に、選択めっき用マスクレジストを両面同時に剥離後、下地層も両面同時にエッチングする。その後、所定の電流プロファイルで図８に示した装置を用いて両面同時に２回目の電解めっきを行い、高さ８０〜１００μｍ、幅８０μｍ、ギャップ１５μｍのＣｕ導体パターンを両面同時に形成した。これは、高さ方向には電気量に比例しめっき層が形成されていくのに対し、幅（ギャップ）方向にはギャップが狭くなるにつれてめっき層が形成されていく速度が遅くなることによる。
【００２６】
Ｃｕ導体パターンを形成した表面にＣｕの黒化処理を施し、その表面をソルダーインキレジストでコーティングし、スパイラルパターンのコイル導体が整列したウエハ（コイル基板の集合体）を作製した。更に、フェライト基板への組み込みにおいて不要となる部分を高精度スライサーを用いてスリット状に切り取った。
【００２７】
次に、ダイヤモンドホイール砥石を用いて厚み０．７７ｍｍのフェライト基板に、一つには突起型フェライトコアとなる凸状パターンを、更にもう一つにはブリッジ型フェライトコアとなる凹状パターンを、高精度スライサーによりそれぞれ形成した。
【００２８】
これらの加工された渦巻状パターンのコイル導体を有するコイル基板の集合体及び突起型フェライトコア及びブリッジ型フェライトコアの集合体をエポキシ系の接着剤を用いて１５０℃雰囲気の中で加圧しながら接着をした。接着された基板の突起型フェライトコアの背板部分を高精度スライサーにより０．７７ｍｍの厚みまで平坦に研削した後、ダイサーによりチップ化を行い各々の素子を作製した。
【００２９】
その後、回路接続用のユーザ端子となる外部端子を形成するため、バレル研磨を行った後に、端子面のＣｕ（導出端電極）をウェット処理とドライ処理の両方を利用して洗浄し、マスクスパッタ法によりＣｒ及びＣｕを連続的に成膜した。これにＣｕ、Ｎｉ、Ｓｎのバレルめっきを施し、製品サイズ縦３ｍｍ×横２．６ｍｍ×高さ０．８ｍｍの表面実装型コイル素子を作製することができた。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施形態であるコイル素子の外観を示す図である。
【図２】図１のコア構造体を示す図である。
【図３】図１のコイル素子から外部端子を取った様子を示す図である。
【図４】図３のコイル基板の平面図である。
【図５】図１のコイル素子の中央付近における断面図である。
【図６】図４のコイル基板の製造方法を説明するための図である。
【図７】図４のコイル基板の製造方法を説明するための図である。
【図８】本実施形態の好適な実施例において用いられる成膜装置の構成を説明するための図である。
【符号の説明】
【００３１】
１ａ…コイル素子、１０…コア構造体、１１…ブリッジ型フェライトコア、１２…突起型フェライトコア、２０…外部端子、３０…コイル基板、３１…絶縁板、３２…導出端電極、３３…保護樹脂層、３４…コイル導体、３６…表裏コンタクト部、４０接着剤。
【図１】
2006066830.tif 000003
【図２】
2006066830.tif 000004
【図３】
2006066830.tif 000005
【図４】
2006066830.tif 000006
【図５】
2006066830.tif 000007
【図６】
2006066830.tif 000008
【図７】
2006066830.tif 000009
【図８】
2006066830.tif 000010