(57)【要約】【課題】発光素子に供給される電流を制御するＴＦＴの特性によって、発光素子の輝度がばらつくのを防ぐことができ、有機発光層の劣化による発光素子の輝度の低下を防ぎ、なおかつ有機発光層の劣化や温度変化に左右されずに一定の輝度を得ることができる発光装置の駆動方法の提供。【解決手段】発光素子の輝度をＴＦＴに印加する電圧によって制御するのではなく、ＴＦＴに流れる電流を信号線駆動回路において制御することで、ＴＦＴの特性に左右されずに発光素子に流れる電流を所望の値に保つ。さらに、一定期間毎に発光素子に逆バイアスの電圧を印加する。上記２つの構成が相乗効果をもたらし、より有機発光層の劣化による輝度の低下を防ぐことができ、なおかつＴＦＴの特性に左右されずに発光素子に流れる電流を所望の値に保つことができる。【選択図】図１
2006350376.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、を有し、
前記第１のトランジスタのソースとドレインの一方は第１の配線に電気的に接続されており、
前記第２のトランジスタのソースとドレインの一方は前記第１の配線に電気的に接続されており、
前記第１のトランジスタのゲートと前記第２のトランジスタのゲートとは、電気的に接続されており、
前記第３のトランジスタのソースとドレインの一方は第２の配線に電気的に接続されており、
前記第４のトランジスタのソースとドレインの一方は前記第２の配線に電気的に接続されており、
前記第３のトランジスタのソースとドレインの他方は前記第１のトランジスタのソースとドレインの他方に電気的に接続されており、
前記第４のトランジスタのソースとドレインの他方は前記第１のトランジスタのゲートに電気的に接続されており、
前記第２のトランジスタのソースとドレインの他方は、画素電極に電気的に接続されていることを特徴とする半導体装置。
【請求項２】
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、を有し、
前記第１のトランジスタのソースとドレインの一方は第１の配線に電気的に接続されており、
前記第２のトランジスタのソースとドレインの一方は前記第１の配線に電気的に接続されており、
前記第１のトランジスタのゲートと前記第２のトランジスタのゲートとは、電気的に接続されており、
前記第３のトランジスタのソースとドレインの一方は第２の配線に電気的に接続されており、
前記第４のトランジスタのソースとドレインの一方は前記第２の配線に電気的に接続されており、
前記第３のトランジスタのソースとドレインの他方は前記第１のトランジスタのソースとドレインの他方に電気的に接続されており、
前記第４のトランジスタのソースとドレインの他方は前記第１のトランジスタのゲートに電気的に接続されており、
前記第２のトランジスタのソースとドレインの他方は、画素電極に電気的に接続されており、
前記第２の配線への電流又は電圧の供給を制御する手段を有することを特徴とする半導体装置。
【請求項３】
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、を有し、
前記第１のトランジスタのソースとドレインの一方は第１の配線に電気的に接続されており、
前記第２のトランジスタのソースとドレインの一方は前記第１の配線に電気的に接続されており、
前記第１のトランジスタのゲートと前記第２のトランジスタのゲートとは、電気的に接続されており、
前記第３のトランジスタのソースとドレインの一方は第２の配線に電気的に接続されており、
前記第４のトランジスタのソースとドレインの一方は前記第２の配線に電気的に接続されており、
前記第３のトランジスタのソースとドレインの他方は前記第１のトランジスタのソースとドレインの他方に電気的に接続されており、
前記第４のトランジスタのソースとドレインの他方は前記第１のトランジスタのゲートに電気的に接続されており、
前記第２のトランジスタのソースとドレインの他方は、画素電極に電気的に接続されており、
第１の期間において、前記第２の配線に電流が供給され、
第２の期間において、前記第２の配線に電圧が供給されることを特徴とする半導体装置。
【請求項４】
請求項３において、
前記第１の期間は書き込み期間であり、
前記第２の期間は逆バイアス期間であることを特徴とする半導体装置。
【請求項５】
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、を有し、
前記第１のトランジスタのソースとドレインの一方は第１の配線に電気的に接続されており、
前記第２のトランジスタのソースとドレインの一方は前記第１の配線に電気的に接続されており、
前記第１のトランジスタのゲートと前記第２のトランジスタのゲートとは、電気的に接続されており、
前記第３のトランジスタのソースとドレインの一方は第２の配線に電気的に接続されており、
前記第４のトランジスタのソースとドレインの一方は前記第２の配線に電気的に接続されており、
前記第３のトランジスタのソースとドレインの他方は前記第１のトランジスタのソースとドレインの他方に電気的に接続されており、
前記第４のトランジスタのソースとドレインの他方は前記第１のトランジスタのゲートに電気的に接続されており、
前記第２のトランジスタのソースとドレインの他方は、画素電極に電気的に接続されており、
前記第２の配線への電流の供給又は電圧の供給を切り換える回路を有することを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか１項において、
容量素子をさらに有し、
前記容量素子の一方の電極は前記第２のトランジスタのゲートに電気的に接続されていることを特徴とする半導体装置。
【請求項７】
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、発光素子と、を有し、
前記第１のトランジスタのソースとドレインの一方は第１の配線に電気的に接続されており、
前記第２のトランジスタのソースとドレインの一方は前記第１の配線に電気的に接続されており、
前記第１のトランジスタのゲートと前記第２のトランジスタのゲートとは、電気的に接続されており、
前記第３のトランジスタのソースとドレインの一方は第２の配線に電気的に接続されており、
前記第４のトランジスタのソースとドレインの一方は前記第２の配線に電気的に接続されており、
前記第３のトランジスタのソースとドレインの他方は前記第１のトランジスタのソースとドレインの他方に電気的に接続されており、
前記第４のトランジスタのソースとドレインの他方は前記第１のトランジスタのゲートに電気的に接続されており、
前記第２のトランジスタのソースとドレインの他方は、前記発光素子の画素電極に電気的に接続されていることを特徴とする発光装置。
【請求項８】
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、発光素子と、を有し、
前記第１のトランジスタのソースとドレインの一方は第１の配線に電気的に接続されており、
前記第２のトランジスタのソースとドレインの一方は前記第１の配線に電気的に接続されており、
前記第１のトランジスタのゲートと前記第２のトランジスタのゲートとは、電気的に接続されており、
前記第３のトランジスタのソースとドレインの一方は第２の配線に電気的に接続されており、
前記第４のトランジスタのソースとドレインの一方は前記第２の配線に電気的に接続されており、
前記第３のトランジスタのソースとドレインの他方は前記第１のトランジスタのソースとドレインの他方に電気的に接続されており、
前記第４のトランジスタのソースとドレインの他方は前記第１のトランジスタのゲートに電気的に接続されており、
前記第２のトランジスタのソースとドレインの他方は、前記発光素子の画素電極に電気的に接続されており、
前記第２の配線への電流又は電圧の供給を制御する手段を有することを特徴とする発光装置。
【請求項９】
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、発光素子と、を有し、
前記第１のトランジスタのソースとドレインの一方は第１の配線に電気的に接続されており、
前記第２のトランジスタのソースとドレインの一方は前記第１の配線に電気的に接続されており、
前記第１のトランジスタのゲートと前記第２のトランジスタのゲートとは、電気的に接続されており、
前記第３のトランジスタのソースとドレインの一方は第２の配線に電気的に接続されており、
前記第４のトランジスタのソースとドレインの一方は前記第２の配線に電気的に接続されており、
前記第３のトランジスタのソースとドレインの他方は前記第１のトランジスタのソースとドレインの他方に電気的に接続されており、
前記第４のトランジスタのソースとドレインの他方は前記第１のトランジスタのゲートに電気的に接続されており、
前記第２のトランジスタのソースとドレインの他方は、前記発光素子の画素電極に電気的に接続されており、
第１の期間において、前記第２の配線に電流が供給され、
第２の期間において、前記第２の配線に電圧が供給されることを特徴とする発光装置。
【請求項１０】
請求項９において、
前記第１の期間は、書き込み期間であり、
前記第２の期間は、逆バイアス期間であることを特徴とする発光装置。
【請求項１１】
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、発光素子と、を有し、
前記第１のトランジスタのソースとドレインの一方は第１の配線に電気的に接続されており、
前記第２のトランジスタのソースとドレインの一方は前記第１の配線に電気的に接続されており、
前記第１のトランジスタのゲートと前記第２のトランジスタのゲートとは、電気的に接続されており、
前記第３のトランジスタのソースとドレインの一方は第２の配線に電気的に接続されており、
前記第４のトランジスタのソースとドレインの一方は前記第２の配線に電気的に接続されており、
前記第３のトランジスタのソースとドレインの他方は前記第１のトランジスタのソースとドレインの他方に電気的に接続されており、
前記第４のトランジスタのソースとドレインの他方は前記第１のトランジスタのゲートに電気的に接続されており、
前記第２のトランジスタのソースとドレインの他方は、前記発光素子の画素電極に電気的に接続されており、
前記第２の配線への電流の供給又は電圧の供給を切り換える回路を有することを特徴とする発光装置。
【請求項１２】
請求項７乃至請求項１１のいずれか１項において、
容量素子をさらに有し、
前記容量素子の一方の電極は前記第２のトランジスタのゲートに電気的に接続されていることを特徴とする発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に形成された発光素子を、該基板とカバー材の間に封入した発光パネルに関する。また、該発光パネルにコントローラを含むＩＣ等を実装した、発光モジュールに関する。なお本明細書において、発光パネル及び発光モジュールを共に発光装置と総称する。本発明はさらに、該発光装置の駆動方法及び該発光装置を用いた電子機器に関する。
【背景技術】
【０００２】
発光素子は自ら発光するため視認性が高く、液晶表示装置（ＬＣＤ）で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため、近年発光素子を用いた発光装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されている。
【０００３】
なお、本明細書において発光素子は、電流または電圧によって輝度が制御される素子を意味しており、ＯＬＥＤ（Organic Light Emitting Diode）や、ＦＥＤ（Field Emission Display）に用いられているＭＩＭ型の電子源素子（電子放出素子）等を含んでいる。
【０００４】
ＯＬＥＤは、電場を加えることで発生するルミネッセンス（Electroluminescence）が得られる有機化合物（有機発光材料）を含む層（以下、有機発光層と記す）と、陽極層と、陰極層とを有している。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明の発光装置は、上述した発光のうちの、いずれか一方の発光を用いていても良いし、または両方の発光を用いていても良い。
【０００５】
なお、本明細書では、ＯＬＥＤの陽極と陰極の間に設けられた全ての層を有機発光層と定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的にＯＬＥＤは、陽極／発光層／陰極が順に積層された構造を有しており、この構造に加えて、陽極／正孔注入層／発光層／陰極や、陽極／正孔注入層／発光層／電子輸送層／陰極等の順に積層した構造を有していることもある。    
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図２３に、一般的な発光装置の画素の構成を示す。図２３に示した画素は、ＴＦＴ５０、５１と、保持容量５２と、発光素子５３とを有している。
【０００７】
ＴＦＴ５０は、ゲートが走査線５５に接続されており、ソースとドレインが一方は信号線５４に、もう一方はＴＦＴ５１のゲートに接続されている。ＴＦＴ５１は、ソースが電源５６に接続されており、ドレインが発光素子５３の陽極に接続されている。発光素子５３の陰極は電源５７に接続されている。保持容量５２はＴＦＴ５１のゲートとソース間の電圧を保持するように設けられている。
【０００８】
走査線５５の電圧によりＴＦＴ５０がオンになると、信号線５４に入力されたビデオ信号がＴＦＴ５１のゲートに入力される。ビデオ信号が入力されると、入力されたビデオ信号の電圧に従って、ＴＦＴ５１のゲート電圧（ゲートとソース間の電圧差）が定まる。そして、該ゲート電圧によって流れるＴＦＴ５１のドレイン電流は、発光素子５３に供給され、発光素子５３は供給された電流によって発光する。
【０００９】
ところで、ポリシリコンで形成されたＴＦＴは、アモルファスシリコンで形成されたＴＦＴよりも電界効果移動度が高く、オン電流が大きいので、発光素子パネルのトランジスタとしてより適している。
【００１０】
しかし、ポリシリコンを用いてＴＦＴを形成しても、その電気的特性は所詮単結晶シリコン基板に形成されるＭＯＳトランジスタの特性に匹敵するものではない。例えば、電界効果移動度は単結晶シリコンの１／１０以下である。また、ポリシリコンを用いたＴＦＴは、結晶粒界に形成される欠陥に起因して、その特性にばらつきが生じやすいといった問題点を有している。
【００１１】
図２３に示した画素において、ＴＦＴ５１の閾値やオン電流等の特性が画素毎にばらつくと、ビデオ信号の電圧が同じであってもＴＦＴ５１のドレイン電流の大きさが画素間で異なり、発光素子５３の輝度にばらつきが生じる。
【００１２】
また、ＯＬＥＤを用いた発光装置を実用化する上で問題となっているのが、有機発光層の劣化によるＯＬＥＤの寿命の短さであった。有機発光材料は水分、酸素、光、熱に弱く、これらのものによって劣化が促進される。具体的には、発光装置を駆動するデバイスの構造、有機発光材料の特性、電極の材料、作製工程における条件、発光装置の駆動方法等により、その劣化の速度が左右される。
【００１３】
有機発光層にかかる電圧が一定であっても、有機発光層が劣化するとＯＬＥＤの輝度は低下し、表示する画像は不鮮明になる。
【００１４】
また、有機発光層の温度は、外気温やＯＬＥＤパネル自身が発する熱等に左右されるが、一般的にＯＬＥＤは温度によって流れる電流の値が変化する。具体的には、電圧が一定のとき、有機発光層の温度が高くなると、ＯＬＥＤに流れる電流は大きくなる。そしてＯＬＥＤに流れる電流とＯＬＥＤの輝度は比例関係にあるため、ＯＬＥＤに流れる電流が大きければ大きいほど、ＯＬＥＤの輝度は高くなる。このように、有機発光層の温度によってＯＬＥＤの輝度が変化するため、所望の階調を表示することが難しく、温度の上昇に伴って発光装置の消費電流が大きくなる。
【００１５】
なお、発光素子に一定期間ごとに逆の極性の駆動電圧をかけることによって、発光素子の電流―電圧特性の劣化が改善されることは既に見出されている（例えば、特許文献１参照）。
【００１６】
【特許文献１】Dechun ZOU, Masayuki YAHIRO and Tetsuo TSUTSUI, "JPN. J. Appl. Phys.", 15 November 1998, Part 2 VOL.37, NO.11B pp. L1406-L1408        上記文献１には、一定期間毎に発光素子に逆方向バイアスの電圧を印加すると発光素子劣化を抑えることができることが紹介されている。しかし、アクティブマトリクス型の発光装置の具体的な構成及び駆動方法に関しては記載されていない。
【００１７】
本発明は上述した問題に鑑み、発光素子に供給される電流を制御するＴＦＴの特性によって、発光素子の輝度がばらつくのを防ぐことができ、有機発光層の劣化による発光素子の輝度の低下を防ぎ、なおかつ有機発光層の劣化や温度変化に左右されずに一定の輝度を得ることができる発光装置の提供を課題とする。
【課題を解決するための手段】
【００１８】
本発明者は、ＯＬＥＤに印加される電圧を一定に保って発光させるのと、ＯＬＥＤに流れる電流を一定に保って発光させるのとでは、後者の方が、劣化によるＯＬＥＤの輝度の低下が小さいことに着目した。なお本明細書において、発光素子に流れる電流を駆動電流と呼び、発光素子に印加される電圧を駆動電圧と呼ぶ。
【００１９】
そして、発光素子の輝度をＴＦＴに印加する電圧によって制御するのではなく、ＴＦＴに流れる電流を信号線駆動回路において制御することで、ＴＦＴの特性に左右されずに発光素子に流れる電流を所望の値に保つことができ、またＯＬＥＤの劣化によるＯＬＥＤの輝度の変化を防ぐことができるのではないかと考えた。
【００２０】
さらに、上記文献１において紹介されているように、発光素子に一定期間ごとに逆の極性の駆動電圧をかけることによって、発光素子の電流―電圧特性の劣化が改善されることが見出されている。この性質を利用し、本発明は上述した構成に加えて、一定期間毎に発光素子に逆方向バイアスの電圧を印加する。なお、発光素子はダイオードであるため、順方向バイアス電圧を印加すると発光し、逆方向バイアスの電圧を印加すると発光素子は発光しない。
【００２１】
上記構成のように、発光素子に一定期間ごとに逆方向バイアスの駆動電圧を印加する駆動方法（交流駆動）を用いることで、発光素子の電流―電圧特性の劣化が改善され、発光素子の寿命を従来の駆動方式に比べて長くすることが可能になる。
【００２２】
上記２つの構成が相乗効果をもたらし、より有機発光層の劣化による輝度の低下を防ぐことができ、なおかつＴＦＴの特性に左右されずに発光素子に流れる電流を所望の値に保つことができる。
【００２３】
また上述したように、交流駆動において、１フレーム期間ごとに画像の表示を行う場合、観察者の目にフリッカとしてちらつきが生じてしまうことがある。そのため、交流駆動の場合は、順方向バイアスの電圧のみ印加する直流駆動において観察者の目にフリッカが生じない程度の周波数よりも、高い周波数で発光装置を駆動し、フリッカの発生を防ぐようにするのが好ましい。
【００２４】
本発明は上述した構成によって、発光素子に供給される電流を制御するためのＴＦＴの特性が、画素毎にばらついていても、図２３に示した一般的な発光装置に比べて画素間で発光素子の輝度にばらつきが生じるのを防ぐことができる。また、図２３に示した電圧入力型の画素のＴＦＴ５１を線形領域で動作させたときに比べて、発光素子の劣化による輝度の低下を抑えることができる。また、有機発光層の温度が外気温や発光パネル自身が発する熱等に左右されても、発光素子の輝度が変化するのを抑えることができ、また温度の上昇に伴って消費電流が大きくなるのを防ぐことができる。
【００２５】
なお、本発明の発光装置において、画素に用いるトランジスタは単結晶シリコンを用いて形成されたトランジスタであっても良いし、多結晶シリコンやアモルファスシリコンを用いた薄膜トランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良い。
【００２６】
なお本発明の発光装置の画素に設けられたトランジスタは、シングルゲート構造を有していても良いし、ダブルゲート構造やそれ以上のゲート電極を有するマルチゲート構造であっても良い。
【発明の効果】
【００２７】
本発明の発光装置は、ＴＦＴの特性が画素毎にばらついていても、電圧入力型の発光装置に比べて画素間で発光素子の輝度にばらつきが生じるのを防ぐことができる。また、図２３に示した電圧入力型の画素のＴＦＴ５１を線形領域で動作させたときに比べて、発光素子の劣化による輝度の低下を抑えることができる。
また、有機発光層の温度が外気温や発光パネル自身が発する熱等に左右されても、発光素子の輝度が変化するのを抑えることができ、また温度の上昇に伴って消費電流が大きくなるのを防ぐことができる。      
【発明を実施するための最良の形態】
【００２８】
図１に本発明の発光装置の構成を、ブロック図で示す。１００は画素部であり、複数の画素１０１がマトリクス状に配置されている。また１０２は信号線駆動回路、１０３は走査線駆動回路である。
【００２９】
なお図１では信号線駆動回路１０２と走査線駆動回路１０３が、画素部１００と同じ基板上に形成されているが、本発明はこの構成に限定されない。信号線駆動回路１０２と走査線駆動回路１０３とが画素部１００と異なる基板上に形成され、ＦＰＣ等のコネクターを介して、画素部１００と接続されていても良い。また、図１では信号線駆動回路１０２と走査線駆動回路１０３は１つづつ設けられているが、本発明はこの構成に限定されない。信号線駆動回路１０２と走査線駆動回路１０３の数は設計者が任意に設定することができる。
【００３０】
なお本明細書において接続とは、特に記載のない限り電気的な接続を意味する。逆に切り離すとは、接続していない状態を意味する。
【００３１】
また図１では図示していないが、画素部１００には信号線Ｓ１〜Ｓｘ、電源線Ｖ１〜Ｖｘ、走査線Ｇ１〜Ｇｙが設けられている。なお信号線と電源線の数は必ずしも同じであるとは限らない。またこれらの配線を必ず全て有していなくとも良く、これらの配線の他に、別の異なる配線が設けられていても良い。
【００３２】
信号線駆動回路１０２は、入力されたビデオ信号の電圧に見合った大きさの電流を各信号線Ｓ１〜Ｓｘに供給することができ、なおかつ逆方向バイアスの電圧を発光素子１０４に印加するときには、発光素子１０４に供給される電流または電圧の大きさを制御するＴＦＴがオンになるような電圧を、該ＴＦＴのゲートに印加することができる回路であれば良い。具体的に本実施の形態では、信号線駆動回路１０２は、シフトレジスタ１０２ａと、デジタルビデオ信号を記憶することができる記憶回路Ａ１０２ｂ、記憶回路Ｂ１０２ｃと、該デジタルビデオ信号の電圧に見合った大きさの電流を定電流源を用いて生成する電流変換回路１０２ｄと、該生成された電流を信号線に供給し、逆方向バイアスを印加する期間においてのみ、発光素子１０４に供給される電流または電圧の大きさを制御するＴＦＴのゲートに、該ＴＦＴがオンになるような電圧を印加することができる切り替え回路１０２ｅとを有している。なお、本発明の発光装置の信号線駆動回路１０２は上述した構成に限定されない。また、図１ではデジタルのビデオ信号（デジタルビデオ信号）に対応した信号線駆動回路であるが、本発明の信号線駆動回路はこれに限定されず、アナログのビデオ信号（アナログビデオ信号）に対応していても良い。
【００３３】
なお、本明細書において電圧とは、特に記載のない限りグラウンドとの電位差を意味する。
【００３４】
図２に、図１で示した画素１０１の詳しい構成を示す。図２に示す画素１０１は、信号線Ｓｉ（Ｓ１〜Ｓｘのうちの１つ）、走査線Ｇｊ（Ｇ１〜Ｇｙのうちの１つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有している。また画素１０１は、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４、発光素子１０４及び保持容量１０５を有している。保持容量１０５はトランジスタＴｒ１及びＴｒ２のゲートとソースの間の電圧（ゲート電圧）をより確実に保持するために設けられているが、必ずしも設ける必要はない。
【００３５】
トランジスタＴｒ３のゲートは走査線Ｇｊに接続されている。そしてトランジスタＴｒ３のソースとドレイン（いずれか一方を第１の端子とし、もう一方を第２の端子とする）は、一方は信号線Ｓｉに、他方はトランジスタＴｒ１の第２の端子に接続されている。
【００３６】
トランジスタＴｒ４のゲートは走査線Ｇｊに接続されている。そしてトランジスタＴｒ４の第１の端子と第２の端子は、一方は信号線Ｓｉに、他方はトランジスタＴｒ１及びＴｒ２のゲートに接続されている。
【００３７】
トランジスタＴｒ１とＴｒ２のゲートは、互いに接続されている。トランジスタＴｒ１とＴｒ２の第１の端子は、共に電源線Ｖｉに接続されている。そして、トランジスタＴｒ２の第２の端子は、発光素子１０４の画素電極に接続されている。保持容量１０５が有する２つの電極は、一方はトランジスタＴｒ１及びＴｒ２のゲートに、もう一方は電源線Ｖｉに接続されている。
【００３８】
発光素子１０４は陽極と陰極を有しており、本明細書では、陽極を画素電極として用いる場合は陰極を対向電極と呼び、陰極を画素電極として用いる場合は陽極を対向電極と呼ぶ。対向電極の電圧は一定の高さに保たれている。
【００３９】
なお、トランジスタＴｒ１及びＴｒ２はｎチャネル型トランジスタとｐチャネル型トランジスタのどちらでも良い。ただし、トランジスタＴｒ１及びＴｒ２の極性は同じである。そして、陽極を画素電極として用い、陰極を対向電極として用いる場合、トランジスタＴｒ１及びＴｒ２はｐチャネル型トランジスタであるのが望ましい。逆に、陽極を対向電極として用い、陰極を画素電極として用いる場合、トランジスタＴｒ１及びＴｒ２はｎチャネル型トランジスタであるのが望ましい。
【００４０】
トランジスタＴｒ３、Ｔｒ４は、ｎチャネル型トランジスタとｐチャネル型トランジスタのどちらでも良いが、ともに同じ極性を有している。
【００４１】
次に、本実施の形態の発光装置の動作について図３を用いて説明する。本発明の発光装置の動作は、各ラインの画素毎に書き込み期間Ｔａと表示期間Ｔｄと、逆バイアス期間Ｔｉとに分けて説明することができる。図３は、各期間におけるトランジスタＴｒ１とＴｒ２と発光素子１０４の接続を簡単に示した図であり、ここではＴｒ１及びＴｒ２がｐチャネル型ＴＦＴで、発光素子１０４の陽極を画素電極として用いた場合を例に挙げる。
【００４２】
まず、各ラインの画素において書き込み期間Ｔａが開始されると、電源線Ｖ１〜Ｖｘの電圧を、トランジスタＴｒ２がオンになったときに順方向バイアスの電流が発光素子に流れる程度の高さに保つ。なお図１ではモノクロの画像を表示する発光装置の構成を示しているが、本発明はカラーの画像を表示する発光装置であっても良い。その場合、電源線Ｖ１〜Ｖｘの電圧の高さを全て同じに保たなくても良く、対応する色毎に変えるようにしても良い。
【００４３】
そして、走査線駆動回路１０３によって各ラインの走査線が順に選択され、トランジスタＴｒ３とＴｒ４がオンになる。なお、各走査線の選択される期間は互いに重ならない。そして、信号線駆動回路１０２に入力されるビデオ信号に基づき、信号線Ｓ１〜Ｓｘと電源線Ｖ１〜Ｖｘの間に、それぞれビデオ信号に応じた電流（以下、信号電流Ｉｃ）が流れる。
【００４４】
図３（Ａ）に、書き込み期間Ｔａにおいて、信号線Ｓｉにビデオ信号に応じた信号電流Ｉｃが流れた場合の、画素１０１の概略図を示す。１０６は対向電極に電圧を与える電源との接続用の端子を意味している。また、１０７は信号線駆動回路１０２が有する定電流源を意味する。
【００４５】
トランジスタＴｒ３はオンの状態にあるので、信号線Ｓｉにビデオ信号に応じた信号電流Ｉｃが流れると、信号電流ＩｃはトランジスタＴｒ１のドレインとソースの間に流れる。このときトランジスタＴｒ１は、ゲートとドレインが接続されているので飽和領域で動作しており、以下の式１に従って動作する。なお、ＶGSはゲート電圧、μを移動度、Ｃ0を単位面積あたりのゲート容量、Ｗ／Ｌをチャネル形成領域のチャネル幅Ｗとチャネル長Ｌの比、ＶTHを閾値、ドレイン電流をＩとする。
【００４６】
Ｉ＝μＣ0Ｗ／Ｌ（ＶGS−ＶTH）2／２  ・・・  (数１)  
式１においてμ、Ｃ0、Ｗ／Ｌ、ＶTHは全て個々のトランジスタによって決まる固定の値である。式１から、トランジスタＴｒ１のゲート電圧ＶGSは電流値Ｉｃによって定まることがわかる。
【００４７】
そしてトランジスタＴｒ２のゲートは、トランジスタＴｒ１のゲートに接続されている。また、トランジスタＴｒ２のソースは、トランジスタＴｒ１のソースに接続されている。したがって、トランジスタＴｒ１のゲート電圧は、そのままトランジスタＴｒ２のゲート電圧となる。よって、トランジスタＴｒ２のドレイン電流は、トランジスタＴｒ１のドレイン電流に比例する。特に、μＣ0Ｗ／Ｌ及びＶTHが互いに等しいとき、トランジスタＴｒ１とトランジスタＴｒ２のドレイン電流は互いに等しくなり、Ｉ2＝Ｉｃとなる。
【００４８】
そして、トランジスタＴｒ２のドレイン電流Ｉ2は発光素子１０４に流れる。
発光素子に流れる電流は、定電流源１０７において定められた信号電流Ｉｃに応じた大きさであり、流れる電流の大きさに見合った輝度で発光素子１０４は発光する。発光素子に流れる電流が０に限りなく近かったり、発光素子に流れる電流が逆方向バイアスの方向に流れたりする場合は、発光素子１０４は発光しない。
【００４９】
書き込み期間Ｔａが終了すると、各ラインの走査線の選択が終了する。各ラインの画素において書き込み期間Ｔａが終了すると、それぞれのラインの画素において表示期間Ｔｄが開始される。図３（Ｂ）に、表示期間Ｔｄにおける画素の概略図を示す。トランジスタＴｒ３及びトランジスタＴｒ４はオフの状態にある。
また、トランジスタＴｒ３及びトランジスタＴｒ４のソース領域は電源線Ｖｉに接続されており、一定の電圧（電源電圧）に保たれている。
【００５０】
表示期間Ｔｄでは、トランジスタＴｒ１のドレイン領域は、他の配線及び電源等から電位が与えられていない、所謂フローティングの状態にある。一方トランジスタＴｒ２においては、書き込み期間Ｔａにおいて定められたＶGSがそのまま維持されている。そのため、トランジスタＴｒ２のドレイン電流Ｉ2の値は、Ｉｃに維持されたままである。よって、表示期間Ｔｄでは、書き込み期間Ｔａにおいて定められた電流の大きさに見合った輝度で、ＯＬＥＤ１０４が発光する。
【００５１】
なお、書き込み期間Ｔａの直後には必ず表示期間Ｔｄが出現する。表示期間Ｔｄの直後には、次の書き込み期間Ｔａが出現するか、もしくは逆バイアス期間Ｔｉが出現する。
【００５２】
逆バイアス期間が開始されると、電源線Ｖ１〜Ｖｘの電圧は、トランジスタＴｒ２がオンになったときに逆方向バイアスの電圧が発光素子に印加される程度の高さに保たれる。そして、走査線駆動回路１０３によって各ラインの走査線が順に選択され、トランジスタＴｒ３とＴｒ４がオンになる。そして、信号線駆動回路１０２によって、信号線Ｓ１〜Ｓｘのそれぞれに、トランジスタＴｒ２がオンになるような電圧が印加される。
【００５３】
図３（Ｃ）に、逆バイアス期間Ｔｉにおける画素１０１の概略図を示す。逆バイアス期間Ｔｉにおいては、Ｔｒ２がオンになるので、電源線Ｖｉの電圧が発光素子１０４の画素電極に与えられるため、逆方向バイアスの電圧が発光素子１０４に印加されることになる。発光素子１０４は逆方向バイアスの電圧が印加されると発光しない状態になる。
【００５４】
なお、電源線の電圧は、トランジスタＴｒ２がオンになったときに、逆方向バイアスの電圧が発光素子に印加される程度の高さであれば良い。また、逆バイアス期間Ｔｉの長さは、デューティー比（１フレーム期間における表示期間の長さの総和の割合）との兼ね合いを考慮し、設計者が適宜設定することが可能である。
【００５５】
デジタルビデオ信号を用いた時間階調の駆動方法（デジタル駆動法）の場合、１フレーム期間中に各ビットのデジタルビデオ信号に対応した書き込み期間Ｔａと表示期間Ｔｄが繰り返し出現することで、１つの画像を表示することが可能である。例えばｎビットのビデオ信号によって画像を表示する場合、少なくともｎ個の書き込み期間と、ｎ個の表示期間とが１フレーム期間内に設けられる。ｎ個の書き込み期間（Ｔａ１〜Ｔａｎ）と、ｎ個の表示期間（Ｔｄ１〜Ｔｄｎ）は、ビデオ信号の各ビットに対応している。
【００５６】
例えば書き込み期間Ｔａｍ（ｍは１〜ｎの任意の数）の次には、同じビット数に対応する表示期間、この場合Ｔｄｍが出現する。書き込み期間Ｔａと表示期間Ｔｄとを合わせてサブフレーム期間ＳＦと呼ぶ。ｍビット目に対応している書き込み期間Ｔａｍと表示期間Ｔｄｍとを有するサブフレーム期間はＳＦｍとなる。
【００５７】
デジタルビデオ信号を用いた場合逆バイアス期間Ｔｉは、表示期間Ｔｄ１〜Ｔｄｎの直後に設けても良いし、Ｔｄ１〜Ｔｄｎのうち１フレーム期間の最後に出現した表示期間の直後に設けるようにしても良い。また、各フレーム期間ごとに逆バイアス期間Ｔｉを必ずしも設ける必要はなく、数フレーム期間毎に出現させるようにしても良い。幾つの逆バイアス期間Ｔｉをいつ出現させるかについては、設計者が適宜設定することが可能である。
【００５８】
図４に、逆バイアス期間Ｔｉを１フレーム期間の最後に出現させた場合の、画素（ｉ、ｊ）における走査線に印加される電圧と、電源線に印加される電圧と、発光素子に印加される電圧のタイミングチャートを示す。なお、図４では、Ｔｒ３、Ｔｒ４が共にｎチャネル型ＴＦＴで、Ｔｒ１及びＴｒ２がｐチャネル型ＴＦＴの場合について示す。各書き込み期間Ｔａ１〜Ｔａｎと逆バイアス期間Ｔｉにおいて、走査線Ｇｊが選択され、Ｔｒ３、Ｔｒ４がオンになっており、各表示期間Ｔｄ１〜Ｔｄｎにおいて走査線Ｇｊが選択されておらず、Ｔｒ３、Ｔｒ４がオフになっている。また、電源線Ｖｉの電圧は、各書き込み期間Ｔａ１〜Ｔａｎ及び各表示期間Ｔｄ１〜Ｔｄｎにおいて、Ｔｒ２がオンのときに発光素子１０４に順方向バイアスの電流が流れる程度の高さに保たれている。そして、逆バイアス期間Ｔｉにおいて、電源線Ｖｉの電圧は発光素子１０４に逆方向バイアスの電圧が印加される程度の高さに保たれている。発光素子の印加電圧は、各書き込み期間Ｔａ１〜Ｔａｎ及び各表示期間Ｔｄ１〜Ｔｄｎにおいて順方向バイアスに保たれており、逆バイアス期間Ｔｉにおいて逆方向バイアスに保たれている。
【００５９】
サブフレーム期間ＳＦ１〜ＳＦｎの長さは、ＳＦ１：ＳＦ２：…：ＳＦｎ＝２0：２1：…：２n-1を満たす。
【００６０】
各サブフレーム期間において、発光素子を発光させるかさせないかが、デジタルビデオ信号の各ビットによって選択される。そして、１フレーム期間中における発光する表示期間の長さの和を制御することで、階調数を制御することができる。
【００６１】
なお、表示上での画質向上のため、表示期間の長いサブフレーム期間を幾つかに分割しても良い。具体的な分割の仕方については、特願２０００−２６７１６４号において開示されているので、参照することが可能である。
【００６２】
また、面積階調と組み合わせて階調を表示するようにしても良い。
【００６３】
アナログビデオ信号を用いて階調を表示する場合、書き込み期間Ｔａと、表示期間Ｔｄが終了すると１フレーム期間が終了する。１つのフレーム期間において１つの画像が表示される。そして、次のフレーム期間が開始され、再び書き込み期間Ｔａが開始されて、上述した動作が繰り返される。
【００６４】
アナログビデオ信号を用いた場合、逆バイアス期間Ｔｉは表示期間Ｔｄの直後に設ける。また、各フレーム期間ごとに逆バイアス期間Ｔｉを必ずしも設ける必要はなく、数フレーム期間毎に出現させるようにしても良い。逆バイアス期間Ｔｉをいつ出現させるかについては、設計者が適宜設定することが可能である。
【００６５】
本発明は、トランジスタＴｒ２の特性が画素毎にばらついていても、図２３に示した一般的な発光装置に比べて画素間で発光素子の輝度にばらつきが生じるのを防ぐことができる。また、図２３に示した電圧入力型の画素のＴＦＴ５１を線形領域で動作させたときに比べて、発光素子の劣化による輝度の低下を抑えることができる。また、有機発光層の温度が外気温や発光パネル自身が発する熱等に左右されても、発光素子の輝度が変化するのを抑えることができ、また温度の上昇に伴って消費電流が大きくなるのを防ぐことができる。
【００６６】
なお、本実施の形態において、トランジスタＴｒ４の第１の端子と第２の端子は、一方は信号線Ｓｉに、もう一方はトランジスタＴｒ１のゲート及びトランジスタＴｒ２のゲートに接続されている。しかし本実施の形態はこの構成に限定されない。本発明の画素は、書き込み期間ＴａにおいてトランジスタＴｒ１のゲートと第２の端子を接続し、表示期間ＴｄにおいてトランジスタＴｒ１のゲートと第２の端子を切り離すことができるように、トランジスタＴｒ４が他の素子または配線と接続されていれば良い。つまり、Ｔｒ３、Ｔｒ４は、書き込み期間Ｔａでは図３（Ａ）のように接続され、表示期間Ｔｄでは図３（Ｂ）のように接続され、逆バイアス期間Ｔｉでは図３（Ｃ）のように接続されていれば良い。
【００６７】
なお本実の形態で用いられる発光素子は、正孔注入層、電子注入層、正孔輸送層または電子輸送層等が、無機化合物単独で、または有機化合物に無機化合物が混合されている材料で形成されている形態をも取り得る。また、これらの層どうしが互いに一部混合していても良い。
【実施例１】
【００６８】
以下に、本発明の実施例について説明する。
本実施例では、図２に示した画素において、図４とは異なるタイミングで逆バイアス期間Ｔｉを出現させた場合について説明する。本実施例の駆動方法について、図５を用いて説明する。
【００６９】
図５に、本実施例の画素（ｉ、ｊ）における走査線に印加される電圧と、電源線に印加される電圧と、発光素子に印加される電圧のタイミングチャートを示す。なお、図５では、Ｔｒ３、Ｔｒ４が共にｎチャネル型ＴＦＴで、Ｔｒ１及びＴｒ２がｐチャネル型ＴＦＴの場合について示す。
【００７０】
書き込み期間Ｔａ１〜Ｔａｎ及び表示期間Ｔｄ１〜Ｔｄｎを全て加算した長さをＴ＿１とし、該期間における電源線Ｖｉと発光素子の対向電極との電圧差をＶ＿１とする。そして、逆バイアス期間Ｔｉの長さをＴ＿２とし、該期間における電源線Ｖｉと発光素子の対向電極との電圧差をＶ＿２とする。本実施例では、電源線Ｖｉの電圧を、Ｔ＿１×Ｖ＿１＝Ｔ＿２×Ｖ＿２となる程度の高さに保つ。
さらに、電源線Ｖｉの電圧は、発光素子１０４に逆方向バイアスの電圧が印加される程度の高さに保つ。
【００７１】
有機発光層中に存在するイオン性の不純物が、一方の電極に寄ってしまうことで有機発光層の一部に、抵抗が他に比べて低い部分が形成され、その抵抗の低い部分に積極的に電流が流れることで有機発光層の劣化が促進されると考えられる。本発明では、反転駆動を用いることで、イオン性の不純物が、一方の電極に寄ってしまうのを防ぎ、有機発光層の劣化を抑えることができる。特に本実施例では上記構成により、単純に反転駆動をさせるよりも、より不純物イオンの一方の電極への偏り防ぐことができ、有機発光層の劣化をより抑えることができる。
【実施例２】
【００７２】
本実施例では、図２に示した画素において、図４、図５とは異なるタイミングで逆バイアス期間Ｔｉを出現させた場合について説明する。本実施例の駆動方法について、図６を用いて説明する。
【００７３】
図６に、本実施例の画素（ｉ、ｊ）における走査線に印加される電圧と、電源線に印加される電圧と、発光素子に印加される電圧のタイミングチャートを示す。なお、図６では、Ｔｒ３、Ｔｒ４が共にｎチャネル型ＴＦＴで、Ｔｒ１及びＴｒ２がｐチャネル型ＴＦＴの場合について示す。
【００７４】
本実施例では、各表示期間Ｔｄ１〜Ｔｄｎの直後、言いかえると各サブフレーム期間の直後に、逆バイアス期間Ｔｉ１〜Ｔｉｎがそれぞれ出現する。例えばｍ（ｍ＝１〜ｎの任意の数）番目のサブフレーム期間ＳＦｍにおいて書き込み期間Ｔａｍの直後に表示期間Ｔｄｍが出現しており、逆バイアス期間Ｔｉｍは、表示期間Ｔｄｍの直後に出現することになる。
【００７５】
なお本実施例では、逆バイアス期間Ｔｉ１〜Ｔｉｎの長さは全て同じであり、各期間における電源線Ｖｉの高さも全て同じにしている。しかし本発明はこの構成に限定されない。各逆バイアス期間Ｔｉ１〜Ｔｉｎの長さ及びその電圧は、設計者が適宜設定することが可能である。
【実施例３】
【００７６】
本実施例では、図２に示した画素において、図４、図５、図６とは異なるタイミングで逆バイアス期間Ｔｉを出現させた場合について説明する。本実施例の駆動方法について、図７を用いて説明する。
【００７７】
図７に、本実施例の画素（ｉ、ｊ）における走査線に印加される電圧と、電源線に印加される電圧と、発光素子に印加される電圧のタイミングチャートを示す。なお、図７では、Ｔｒ３、Ｔｒ４が共にｎチャネル型ＴＦＴで、Ｔｒ１及びＴｒ２がｐチャネル型ＴＦＴの場合について示す。
【００７８】
本実施例では、各表示期間Ｔｄ１〜Ｔｄｎの直後、言いかえると各サブフレーム期間の直後に、逆バイアス期間Ｔｉ１〜Ｔｉｎがそれぞれ出現する。例えばｍ（ｍ＝１〜ｎの任意の数）番目のサブフレーム期間ＳＦｍにおいて書き込み期間Ｔａｍの直後に表示期間Ｔｄｍが出現しており、逆バイアス期間Ｔｉｍは、表示期間Ｔｄｍの直後に出現することになる。
【００７９】
さらに本実施例では、逆バイアス期間Ｔｉ１〜Ｔｉｎの長さは、直前に出現する表示期間の長さが長ければ長いほど長くなっている。各期間における電源線Ｖｉの高さも全て同じ高さになっている。上記構成によって、図４、５、６に示す駆動方法に比べてより有機発光層の劣化を防ぐことができる。
【実施例４】
【００８０】
本実施例では、図２に示した画素において、図４、図５、図６、図７とは異なるタイミングで逆バイアス期間Ｔｉを出現させた場合について説明する。本実施例の駆動方法について、図８を用いて説明する。
【００８１】
図８に、本実施例の画素（ｉ、ｊ）における走査線に印加される電圧と、電源線に印加される電圧と、発光素子に印加される電圧のタイミングチャートを示す。なお、図８では、Ｔｒ３、Ｔｒ４が共にｎチャネル型ＴＦＴで、Ｔｒ１及びＴｒ２がｐチャネル型ＴＦＴの場合について示す。
【００８２】
本実施例では、各表示期間Ｔｄ１〜Ｔｄｎの直後、言いかえると各サブフレーム期間の直後に、逆バイアス期間Ｔｉ１〜Ｔｉｎがそれぞれ出現する。例えばｍ（ｍ＝１〜ｎの任意の数）番目のサブフレーム期間ＳＦｍにおいて書き込み期間Ｔａｍの直後に表示期間Ｔｄｍが出現しており、逆バイアス期間Ｔｉｍは、表示期間Ｔｄｍの直後に出現することになる。
【００８３】
さらに本実施例では、各逆バイアス期間における電源線Ｖｉの電圧と発光素子の対向電極との電圧差の絶対値は、直前に出現する表示期間の長さが長ければ長いほど大きくなっている。各逆バイアス期間Ｔｉ１〜Ｔｉｎの長さは全て同じである。上記構成によって、図４、図５、図６に示す画素に比べてより有機発光層の劣化を防ぐことができる。
【実施例５】
【００８４】
本実施例では、デジタルビデオ信号で駆動する、本発明の発光装置が有する信号線駆動回路及び走査線駆動回路の構成について説明する。
【００８５】
図９に信号線駆動回路１０２の構成をブロック図で示す。１０２ａはシフトレジスタ、１０２ｂは記憶回路Ａ、１０２ｃは記憶回路Ｂ、１０２ｄは電流変換回路、１０２ｅは切り替え回路である。
【００８６】
シフトレジスタ１０２ａにはクロック信号ＣＬＫと、スタートパルス信号ＳＰが入力される。また記憶回路Ａ１０２ｂにはデジタルビデオ信号（Ｄｉｇｉｔａｌ  Ｖｉｄｅｏ  Ｓｉｇｎａｌｓ）が入力され、記憶回路Ｂ１０２ｃにはラッチ信号（Ｌａｔｃｈ  Ｓｉｇｎａｌｓ）が入力される。切り替え回路１０２ｅには切り替え信号（Ｓｅｌｅｃｔ  Ｓｉｇｎａｌｓ）が入力される。以下、各回路の動作について、信号の流れに従い詳しく説明する。
【００８７】
シフトレジスタ１０２ａに所定の配線からクロック信号ＣＬＫとスタートパルス信号ＳＰとが入力されることによって、タイミング信号が生成される。タイミング信号は、記憶回路Ａ１０２ｂが有する複数のラッチＡ（ＬＡＴＡ＿１〜ＬＡＴＡ＿ｘ）にそれぞれ入力される。なおこのとき、シフトレジスタ１０２ａにおいて生成されたタイミング信号を、バッファ等で緩衝増幅してから、記憶回路Ａ１０２ｂが有する複数のラッチＡ（ＬＡＴＡ＿１〜ＬＡＴＡ＿ｘ）にそれぞれ入力するようにしても良い。
【００８８】
記憶回路Ａ１０２ｂにタイミング信号が入力されると、該タイミング信号に同期して、ビデオ信号線１３０に入力される１ビット分のデジタルビデオ信号が、順に複数のラッチＡ（ＬＡＴＡ＿１〜ＬＡＴＡ＿ｘ）のそれぞれに書き込まれ、保持される。
【００８９】
なお、本実施例では記憶回路Ａ（ＬＡＴＡ＿１〜ＬＡＴＡ＿ｘ）１０２ｂに順にデジタルビデオ信号を書き込んでいるが、本発明はこの構成に限定されない。
記憶回路Ａ１０２ｂが有する複数のステージのラッチをいくつかのグループに分け、各グループごとに並行して同時にデジタルビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループの数を分割数と呼ぶ。例えば４つのステージごとにラッチをグループに分けた場合、４分割で分割駆動すると言う。
【００９０】
記憶回路Ａ１０２ｂの全てのステージのラッチへの、デジタルビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
【００９１】
１ライン期間が終了すると、記憶回路Ｂ１０２ｃが有する複数のラッチＢ（ＬＡＴＢ＿１〜ＬＡＴＢ＿ｘ）に、ラッチ信号線１３１を介してラッチシグナル（Latch Signal）が供給される。この瞬間、記憶回路Ａ１０２ｂが有する複数のラッチＡ（ＬＡＴＡ＿１〜ＬＡＴＡ＿ｘ）に保持されているデジタルビデオ信号は、記憶回路Ｂ１０２ｃが有する複数のラッチＢ（ＬＡＴＢ＿１〜ＬＡＴＢ＿ｘ）
に一斉に書き込まれ、保持される。
【００９２】
デジタルビデオ信号を記憶回路Ｂ１０２ｃに送出し終えた記憶回路Ａ１０２ｂには、再びシフトレジスタ１０２ａからのタイミング信号に同期して、次の１ビット分のデジタルビデオ信号の書き込みが順次行われる。この２順目の１ライン期間中には、記憶回路Ｂ１０２ｃに書き込まれ、保持されているデジタルビデオ信号が、電流変換回路１０２ｄに入力される。
【００９３】
電流変換回路１０２ｄは複数の電流設定回路（Ｃ１〜Ｃｘ）を有している。電流設定回路（Ｃ１〜Ｃｘ）のそれぞれにおいて、入力されたデジタルビデオ信号が有する１または０の情報にもとづき、後段の切り替え回路１０２ｅに供給される信号電流Ｉｃの大きさが決まる。具体的には、信号電流Ｉｃは、発光素子が発光する程度の大きさか、もしくは発光しない程度の大きさを有する。
【００９４】
そして切り替え回路１０２ｅにおいて、切り替え信号線１３２から入力される切り替え信号（Ｓｅｌｅｃｔ  Ｓｉｇｎａｌｓ）に従い、信号電流Ｉｃを信号線に供給するか、トランジスタＴｒ２をオンにするような電圧を信号線に供給するかが選択される。
【００９５】
図１０に電流設定回路Ｃ１及び切り替え回路Ｄ１の具体的な構成の一例を示す。なお電流設定回路Ｃ２〜Ｃｘも電流設定回路Ｃ１と同じ構成を有する。また、切り替え回路Ｄ２〜Ｄｘも切り替え回路Ｄ１と同じ構成を有する。
【００９６】
電流設定回路Ｃ１は定電流源６３１と、４つのトランスミッションゲートＳＷ１〜ＳＷ４と、２つのインバーターＩｎｂ１、Ｉｎｂ２とを有している。なお、定電流源６３１が有するトランジスタ６５０の極性は、画素が有するトランジスタＴｒ１及びＴｒ２の極性と同じである。
【００９７】
記憶回路Ｂ１０２ｃが有するＬＡＴＢ＿１から出力されたデジタルビデオ信号によって、ＳＷ１〜ＳＷ４のスイッチングが制御される。なおＳＷ１及びＳＷ３に入力されるデジタルビデオ信号と、ＳＷ２及びＳＷ４に入力されるデジタルビデオ信号は、Ｉｎｂ１、Ｉｎｂ２によって反転している。そのためＳＷ１及びＳＷ３がオンのときはＳＷ２及びＳＷ４はオフ、ＳＷ１及びＳＷ３がオフのときはＳＷ２及びＳＷ４はオンとなっている。
【００９８】
ＳＷ１及びＳＷ３がオンのとき、定電流源６３１から０ではない所定の値の電流ＩｄがＳＷ１及びＳＷ３を介して、信号電流Ｉｃとして切り替え回路Ｄ１に入力される。
【００９９】
逆にＳＷ２及びＳＷ４がオンのときは、定電流源６３１からの電流ＩｄはＳＷ２を介してグラウンドにおとされる。またＳＷ４を介して電源線Ｖ１〜Ｖｘの電源電圧が切り替え回路Ｄ１に与えられ、Ｉｃ≒０となる。
【０１００】
切り替え回路Ｄ１は、２つのトランスミッションゲートＳＷ５、ＳＷ６と、１つのインバーターＩｎｂ３とを有している。ＳＷ５、ＳＷ６は切り替え信号によってそのスイッチングが制御されている。そして、ＳＷ５、ＳＷ６のそれぞれに入力される切り替え信号は、インバーターＩｎｂ３によって互いにその極性が反転しているので、ＳＷ５がオンのときＳＷ６はオフ、ＳＷ５がオフのときＳＷ６はオンになる。ＳＷ５がオンのとき信号線Ｓ１に信号電流Ｉｃが入力され、ＳＷ６がオンのとき信号線Ｓ１にトランジスタＴｒ２をオンにするような電圧が与えられる。
【０１０１】
再び図９を参照して、前記の動作が、１ライン期間内に、電流変換回路１０２ｄが有する全ての電流設定回路（Ｃ１〜Ｃｘ）において同時に行われる。よって、デジタルビデオ信号により、全ての信号線に入力される信号電流Ｉｃの値が選択される。
【０１０２】
本発明において用いられる駆動回路は、本実施例で示した構成に限定されない。さらに、本実施例で示した電流変換回路は、図１０に示した構成に限定されない。本発明で用いられる電流変換回路は、信号電流Ｉｃが取りうる２値のいずれか一方をデジタルビデオ信号によって選択し、選択された値を有する信号電流を信号線に供給することができれば、どのような構成を有していても良い。また切り替え回路も図１０に示した構成に限定されず、信号電流Ｉｃを信号線に入力するか、トランジスタＴｒ２をオンにするような電圧を信号線に入力するかを選択することができる回路であれば良い。
【０１０３】
なお、シフトレジスタの代わりに、例えばデコーダ回路のような信号線の選択ができる別の回路を用いても良い。
【０１０４】
次に、走査線駆動回路の構成について説明する。
【０１０５】
図１１は走査線駆動回路６４１の構成を示すブロック図である。走査線駆動回路６４１は、それぞれシフトレジスタ６４２、バッファ６４３を有している。また場合によってはレベルシフタを有していても良い。
【０１０６】
走査線駆動回路６４１において、シフトレジスタ６４２にクロックＣＬＫ及びスタートパルス信号ＳＰが入力されることによって、タイミング信号が生成される。生成されたタイミング信号はバッファ６４３において緩衝増幅され、対応する走査線に供給される。
【０１０７】
走査線には、１ライン分の画素のトランジスタのゲートが接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファ６４３は大きな電流を流すことが可能なものが用いられる。
【０１０８】
なお、本発明の発光装置が有する走査線駆動回路は、図１１に示した構成に限定されない。例えばシフトレジスタの代わりに、デコーダ回路のような走査線の選択ができる別の回路を用いても良い。
【０１０９】
本実施例の構成は、実施例１〜４と自由に組み合わせて実施することが可能である。
【実施例６】
【０１１０】
本実施例では、アナログ駆動法で駆動する本発明の発光装置が有する信号線駆動回路の構成について説明する。なお走査線駆動回路の構成は、実施例５において示した構成を用いることができるので、ここでは説明を省略する。
【０１１１】
図１２に本実施例の信号線駆動回路４０１のブロック図を示す。４０２はシフトレジスタ、４０３はバッファ、４０４はサンプリング回路、４０５は電流変換回路、４０６は切り替え回路４０６を示している。
【０１１２】
シフトレジスタ４０２には、クロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）が入力されている。シフトレジスタ４０２にクロック信号（ＣＬＫ）とスタートパルス信号（ＳＰ）が入力されると、タイミング信号が生成される。
【０１１３】
生成されたタイミング信号は、バッファ４０３において増幅または緩衝増幅されて、サンプリング回路４０４に入力される。なお、バッファの代わりにレベルシフタを設けて、タイミング信号を増幅しても良い。また、バッファとレベルシフタを両方設けていても良い。
【０１１４】
サンプリング回路４０４では、ビデオ信号線４３０から入力されたアナログビデオ信号を、タイミング信号に同期して後段の電流変換回路４０５に入力する。
【０１１５】
電流変換回路では、入力されたアナログビデオ信号の電圧に見合った大きさの信号電流Ｉｃを生成し、後段の切り替え回路４０６に入力する。切り替え回路４０６では、信号電流Ｉｃを信号線に入力するか、トランジスタＴｒ２をオフにするような電圧を信号線に入力するかが選択される。
【０１１６】
図１３にサンプリング回路４０４と、電流変換回路４０５が有する電流設定回路（Ｃ１〜Ｃｘ）の具体的な構成を示す。なおサンプリング回路４０４は、端子４１０においてバッファ４０３と接続されている。
【０１１７】
サンプリング回路４０４には、複数のスイッチ４１１が設けられている。そしてサンプリング回路４０４には、ビデオ信号線４０６からアナログビデオ信号が入力されており、スイッチ４１１はタイミング信号に同期して、該アナログビデオ信号をサンプリングし、後段の電流設定回路Ｃ１に入力する。なお図１３では、電流設定回路Ｃ１〜Ｃｘの１つであるＣ１はサンプリング回路４０４が有するスイッチ４１１の１つに接続されている電流設定回路Ｃ１だけを示しているが、各スイッチ４１１の後段に、図１３に示したような電流設定回路Ｃ１が接続されているものとする。
【０１１８】
なお本実施例では、スイッチ４１１にトランジスタを１つだけ用いているが、スイッチ４１１はタイミング信号に同期してアナログビデオ信号をサンプリングできるスイッチであれば良く、本実施例の構成に限定されない。
【０１１９】
サンプリングされたアナログビデオ信号は、電流設定回路Ｃ１が有する電流出力回路４１２に入力される。電流出力回路４１２は、入力されたビデオ信号の電圧に見合った値の電流（信号電流）を出力する。なお図１２ではアンプ及びトランジスタを用いて電流出力回路を形成しているが、本発明はこの構成に限定されず、入力された信号の電圧に見合った値の電流を出力することができる回路であれば良い。
【０１２０】
該信号電流は、同じく電流設定回路Ｃ１が有するリセット回路４１７に入力される。リセット回路４１７は、２つのトランスミッションゲート４１３、４１４と、インバーター４１６と、を有している。
【０１２１】
トランスミッションゲート４１４にはリセット信号（Ｒｅｓ）が入力されており、トランスミッションゲート４１３には、インバーター４１６によって反転されたリセット信号（Ｒｅｓ）が入力されている。そしてトランスミッションゲート４１３とトランスミッションゲート４１４は、反転したリセット信号とリセット信号にそれぞれ同期して動作しており、一方がオンのとき片一方がオフになっている。
【０１２２】
そして、トランスミッションゲート４１３がオンのときに信号電流は後段の切り替え回路Ｄ１に入力される。逆に、トランスミッションゲート４１４がオンのときに電源４１５の電圧が後段の切り替え回路Ｄ１に与えられる。なお信号線は、帰線期間中にリセットするのが望ましい。しかし、画像を表示している期間以外であるならば、必要に応じて帰線期間以外の期間にリセットすることも可能である。
【０１２３】
切り替え回路Ｄ１は、２つのトランスミッションゲートＳＷ１、ＳＷ２と、１つのインバーターＩｎｂとを有している。ＳＷ１、ＳＷ２は切り替え信号によってそのスイッチングが制御されている。そして、ＳＷ１、ＳＷ２のそれぞれに入力される切り替え信号は、インバーターＩｎｂによって互いにその極性が反転しているので、ＳＷ１がオンのときＳＷ２はオフ、ＳＷ１がオフのときＳＷ２はオンになる。ＳＷ１がオンのとき信号線Ｓ１に信号電流Ｉｃが入力され、ＳＷ２がオンのとき信号線Ｓ１にトランジスタＴｒ２をオンにするような電圧が与えられる。
【０１２４】
なお、シフトレジスタの代わりに、例えばデコーダ回路のような信号線の選択ができる別の回路を用いても良い。
【０１２５】
本発明の発光装置を駆動する信号線駆動回路は、本実施例で示す構成に限定されない。本実施例の構成は、実施例１〜実施例４に示した構成と自由に組み合わせて実施することが可能である。
【実施例７】
【０１２６】
本発明において、三重項励起子からの燐光を発光に利用できる有機発光材料を用いることで、外部発光量子効率を飛躍的に向上させることができる。これにより、発光素子の低消費電力化、長寿命化、および軽量化が可能になる。
【０１２７】
ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。
(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.)      
上記の論文により報告された有機発光材料（クマリン色素）の分子式を以下に示す。
【０１２８】
【化１】
2006350376.tif 000003
【０１２９】
(M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395 (1998) p.151.)      
上記の論文により報告された有機発光材料（Ｐｔ錯体）の分子式を以下に示す。
【０１３０】
【化２】
2006350376.tif 000004
【０１３１】
(M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (1999) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)      
【０１３２】
上記の論文により報告された有機発光材料（Ｉｒ錯体）の分子式を以下に示す。
【０１３３】
【化３】
2006350376.tif 000005
【０１３４】
以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より３〜４倍の高い外部発光量子効率の実現が可能となる。
【０１３５】
なお、本実施例の構成は、実施例１〜実施例６のいずれの構成とも自由に組み合わせて実施することが可能である。
【実施例８】
【０１３６】
ＯＬＥＤに用いられる有機発光材料は低分子系と高分子系に大別される。本発明の発光装置は、低分子系の有機発光材料でも高分子系の有機発光材料でも用いることができる。
【０１３７】
低分子系の有機発光材料は、蒸着法により成膜される。したがって積層構造をとりやすく、ホール輸送層、電子輸送層などの機能が異なる膜を積層することで高効率化しやすい。
【０１３８】
低分子系の有機発光材料としては、キノリノールを配位子としたアルミニウム錯体Ａｌｑ3、トリフェニルアミン誘導体（ＴＰＤ）等が挙げられる。
【０１３９】
一方、高分子系の有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。
【０１４０】
高分子系の有機発光材料を用いた発光素子の構造は、低分子系の有機発光材料を用いたときと基本的には同じであり、陰極／有機発光層／陽極となる。しかし、高分子系の有機発光材料を用いた有機発光層を形成する際には、低分子系の有機発光材料を用いたときのような積層構造を形成させることは難しく、知られている中では２層の積層構造が有名である。具体的には、陰極／発光層／正孔輸送層／陽極という構造である。なお、高分子系の有機発光材料を用いた発光素子の場合には、陰極材料としてＣａを用いることも可能である。
【０１４１】
なお、素子の発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の有機発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。
【０１４２】
ポリパラフェニレンビニレン系には、ポリ（パラフェニレンビニレン） [ＰＰＶ] の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレンビニレン） [ＲＯ−ＰＰＶ]、ポリ（２−（２'−エチル−ヘキソキシ）−５−メトキシ−１，４−フェニレンビニレン）[ＭＥＨ−ＰＰＶ]、ポリ（２−（ジアルコキシフェニル）−１,４−フェニレンビニレン）[ＲＯＰｈ−ＰＰＶ]等が挙げられる。
【０１４３】
ポリパラフェニレン系には、ポリパラフェニレン［ＰＰＰ］の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレン）[ＲＯ−ＰＰＰ]、ポリ（２，５−ジヘキソキシ−１，４−フェニレン）等が挙げられる。
【０１４４】
ポリチオフェン系には、ポリチオフェン［ＰＴ］の誘導体、ポリ（３−アルキルチオフェン）［ＰＡＴ］、ポリ（３−ヘキシルチオフェン）［ＰＨＴ］、ポリ（３−シクロヘキシルチオフェン）［ＰＣＨＴ］、ポリ（３−シクロヘキシル−４−メチルチオフェン）［ＰＣＨＭＴ］、ポリ（３，４−ジシクロヘキシルチオフェン）［ＰＤＣＨＴ］、ポリ［３−（４−オクチルフェニル）−チオフェン］
［ＰＯＰＴ］、ポリ［３−（４−オクチルフェニル）−２，２ビチオフェン］［ＰＴＯＰＴ］等が挙げられる。
【０１４５】
ポリフルオレン系には、ポリフルオレン［ＰＦ］の誘導体、ポリ（９，９−ジアルキルフルオレン）［ＰＤＡＦ］、ポリ（９，９−ジオクチルフルオレン）［ＰＤＯＦ］等が挙げられる。
【０１４６】
なお、正孔輸送性の高分子系の有機発光材料を、陽極と発光性の高分子系有機発光材料の間に挟んで形成すると、陽極からの正孔注入性を向上させることができる。一般にアクセプター材料と共に水に溶解させたものをスピンコート法などで塗布する。また、有機溶媒には不溶であるため、上述した発光性の有機発光材料との積層が可能である。
【０１４７】
正孔輸送性の高分子系の有機発光材料としては、ＰＥＤＯＴとアクセプター材料としてのショウノウスルホン酸（ＣＳＡ）の混合物、ポリアニリン［ＰＡＮＩ］とアクセプター材料としてのポリスチレンスルホン酸［ＰＳＳ］の混合物等が挙げられる。
【０１４８】
なお、本実施例の構成は、実施例１〜実施例７と組み合わせて実施することが可能である。
【実施例９】
【０１４９】
本実施例では、本発明の発光装置の作製方法について説明する。なお、本実施例では、図２に示した画素の作製方法を例にとって説明する。また本実施例では、画素が有するトランジスタＴｒ２、Ｔｒ３の断面図のみ示すが、トランジスタＴｒ１及びＴｒ４も本実施例の作製方法を参照して作ることが可能である。また本実施例では、画素部の周辺に設けられる駆動回路（信号線駆動回路、走査線駆動回路）が有するＴＦＴを、画素部のＴＦＴと同一基板上に同時に形成する例を示す。
【０１５０】
まず、図１４（Ａ）に示すように、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスから成る基板３０１上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜３０２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜３０２ａを１０〜２００ｎｍ（好ましくは５０〜１００ｎｍ）形成し、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜３０２ｂを５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さに積層形成する。本実施例では下地膜３０２を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させた構造として形成しても良い。
【０１５１】
島状半導体層３０３〜３０６は、非晶質構造を有する半導体膜をレーザー結晶化法や公知の熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状半導体層３０３〜３０６の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）
の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【０１５２】
レーザー結晶化法で結晶質半導体膜を作製する場合は、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し、半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３００Hzとし、レーザーエネルギー密度を１００〜４００mJ/cm2(代表的には２００〜３００mJ/cm2)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数３０〜３００kHzとし、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μm、例えば４００μmで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を５０〜９０％として行う。
【０１５３】
なおレーザーは、連続発振またはパルス発振の気体レーザもしくは固体レーザを用いることができる。気体レーザーとして、エキシマレーザ、Ａｒレーザ、Ｋｒレーザなどがあり、固体レーザとして、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザなどが挙げられる。固体レーザーとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶を使ったレーザー等も使用可能である。当該レーザーの基本波はドーピングする材料によって異なり、１μｍ前後の基本波を有するレーザー光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ることができる。
【０１５４】
またさらに、固体レーザーから発せられらた赤外レーザー光を非線形光学素子でグリーンレーザー光に変換後、さらに別の非線形光学素子によって得られる紫外レーザー光を用いることもできる。
【０１５５】
非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ:ＹＶＯ4レーザー（基本波１０６４nm）の第２高調波（５３２nm）や第３高調波（３５５ｎｍ）を適用するのが望ましい。具体的には、出力１０Ｗの連続発振のＹＶＯ4レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射する。
【０１５６】
次いで、島状半導体層３０３〜３０６を覆うゲート絶縁膜３０７を形成する。
ゲート絶縁膜３０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、１２０ｎｍの厚さで酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６ＭＨｚ）
、電力密度０．５〜０．８Ｗ／ｃｍ2で放電させて形成することが出来る。このようにして作製される酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることが出来る。
【０１５７】
そして、ゲート絶縁膜３０７上にゲート電極を形成するための第１の導電膜３０８と第２の導電膜３０９とを形成する。本実施例では、第１の導電膜３０８をＴａで５０〜１００ｎｍの厚さに形成し、第２の導電膜３０９をＷで１００〜３００ｎｍの厚さに形成する。
【０１５８】
Ｔａ膜はスパッタ法で、ＴａのターゲットをＡｒでスパッタすることにより形成する。この場合、Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜の剥離を防止することが出来る。また、α相のＴａ膜の抵抗率は２０μΩｃｍ程度でありゲート電極に使用することが出来るが、β相のＴａ膜の抵抗率は１８０μΩｃｍ程度でありゲート電極とするには不向きである。α相のＴａ膜を形成するために、Ｔａのα相に近い結晶構造をもつ窒化タンタルを１０〜５０ｎｍ程度の厚さでＴａの下地に形成しておくとα相のＴａ膜を容易に得ることが出来る。
【０１５９】
Ｗ膜を形成する場合には、Ｗをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することも出来る。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることが出来るが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９％または純度９９．９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することが出来る。
【０１６０】
なお、本実施例では、第１の導電膜３０８をＴａ、第２の導電膜３０９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕなどから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。本実施例以外の他の組み合わせの一例で望ましいものとしては、第１の導電膜３０８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜３０９をＷとする組み合わせ、第１の導電膜３０８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜３０９をＡｌとする組み合わせ、第１の導電膜３０８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜３０９をＣｕとする組み合わせが挙げられる。（図１４（Ａ））
【０１６１】
次に、レジストによるマスク３１０を形成し、電極及び配線を形成するための第１のエッチング処理を行う。本実施例ではＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2を混合し、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはＷ膜及びＴａ膜とも同程度にエッチングされる。
【０１６２】
上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。テーパー部の角度は１５〜４５°となる。
ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０ｎｍ程度エッチングされることになる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層３１１〜３１４（第１の導電層３１１ａ〜３１４ａと第２の導電層３１１ｂ〜３１４ｂ）を形成する。このとき、ゲート絶縁膜３０７においては、第１の形状の導電層３１１〜３１４で覆われない領域は２０〜５０ｎｍ程度エッチングされ薄くなった領域が形成される。また、マスク３１０も上記エッチングにより表面がエッチングされた。
【０１６３】
そして、第１のドーピング処理を行いｎ型を付与する不純物元素を添加する。
ドーピングの方法はイオンドープ法もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14ａｔｏｍｓ／ｃｍ2とし、加速電圧を６０〜１００ｋｅＶとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層３１１〜３１４がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域３１７〜３２０が形成される。第１の不純物領域３１７〜３２０には１×１０20〜１×１０21ａｔｏｍｓ／ｃｍ3の濃度範囲でｎ型を付与する不純物元素を添加する。（図１４（Ｂ））
【０１６４】
次に、図１４（Ｃ）に示すように、レジストマスク３１０は除去しないまま、第２のエッチング処理を行う。エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第２の形状の導電層３２５〜３２８（第１の導電層３２５ａ〜３２８ａと第２の導電層３２５ｂ〜３２８ｂ）を形成する。このとき、ゲート絶縁膜３０７においては、第２の形状の導電層３２５〜３２８で覆われない領域はさらに２０〜５０ｎｍ程度エッチングされ薄くなった領域が形成される。
【０１６５】
Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することが出来る。ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではＷ膜及びＴａ膜共にエッチングされる。しかし、この混合ガスに適量のＯ2を添加するとＣＦ4とＯ2が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａはＷに比較して酸化されやすいので、Ｏ2を添加することでＴａの表面が酸化される。Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ膜とのエッチング速度に差を作ることが可能となりＷ膜のエッチング速度をＴａ膜よりも大きくすることが可能となる。
【０１６６】
そして、図１５（Ａ）に示すように第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０13ａｔｏｍｓ／ｃｍ2のドーズ量で行い、図１４（Ｂ）で島状半導体層に形成された第１の不純物領域の内側に新たな不純物領域を形成する。ドーピングは、第２の形状の導電層３２５〜３２８を不純物元素に対するマスクとして用い、第１の導電層３２５ａ〜３２８ａの下側の領域にも不純物元素が添加されるようにドーピングする。こうして、第３の不純物領域３３２〜３３５が形成される。この第３の不純物領域３３２〜３３５に添加されたリン（Ｐ）の濃度は、第１の導電層３２５ａ〜３２８ａのテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第１の導電層３２５ａ〜３２８ａのテーパー部と重なる半導体層において、第１の導電層３２５ａ〜３２８ａのテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。
【０１６７】
図１５（Ｂ）に示すように第３のエッチング処理を行う。エッチングガスにＣＨＦ6を用い、反応性イオンエッチング法（ＲＩＥ法）を用いて行う。第３のエッチング処理により、第１の導電層３２５ａ〜３２８ａのテーパー部を部分的にエッチングして、第１の導電層が半導体層と重なる領域が縮小される。第３のエッチング処理によって、第３の形状の導電層３３６〜３３９（第１の導電層３３６ａ〜３３９ａと第２の導電層３３６ｂ〜３３９ｂ）を形成する。このとき、ゲート絶縁膜３０７においては、第３の形状の導電層３３６〜３３９で覆われない領域はさらに２０〜５０ｎｍ程度エッチングされ薄くなった領域が形成される。
【０１６８】
第３のエッチング処理によって、第３の不純物領域３３２〜３３５においては、第１の導電層３３６ａ〜３３９ａと重なる第３の不純物領域３３２ａ〜３３５ａと、第１の不純物領域と第３の不純物領域との間の第２の不純物領域３３２ｂ〜３３５ｂとが形成される。
【０１６９】
そして、図１５（Ｃ）に示すように、ｐチャネル型ＴＦＴを形成する島状半導体層３０３、３０６に第1の導電型とは逆の導電型の第４の不純物領域３４３〜３４８を形成する。第３の形状の導電層３３６ｂ、３３９ｂを不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体層３０４、３０５は、レジストマスク３５０で全面を被覆しておく。不純物領域３４３〜３４８にはそれぞれ異なる濃度でリンが添加されているが、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成し、そのいずれの領域においても不純物濃度が２×１０20〜２×１０21ａｔｏｍｓ／ｃｍ3となるようにする。
【０１７０】
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。島状半導体層と重なる第３の形状の導電層３３６〜３３９がゲート電極として機能する。
【０１７１】
レジストマスク３５０を除去した後、導電型の制御を目的として、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することが出来る。熱アニール法では酸素濃度が１ppm以下、好ましくは０．１ppm以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５００℃で４時間の熱処理を行う。ただし、第３の形状の導電層３３６〜３３９に用いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜（シリコンを主成分とする）を形成した後で活性化を行うことが好ましい。
【０１７２】
レーザーアニール法を用いる場合、結晶化の際に用いたレーザーを使用することが可能である。活性化の場合は、移動速度は結晶化と同じにし、０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは０．０１〜１０ＭＷ／ｃｍ2）のエネルギー密度が必要となる。
【０１７３】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１７４】
次いで、図１６（Ａ）に示すように、第１の層間絶縁膜３５５を酸化窒化シリコン膜から１００〜２００ｎｍの厚さで形成する。その上に有機絶縁物材料から成る第２の層間絶縁膜３５６を形成した後、第１の層間絶縁膜３５５、第２の層間絶縁膜３５６、およびゲート絶縁膜３０７に対してコンタクトホールを形成し、接続配線３５７〜３６２、３８０をパターニング形成する。なお３８０は電源線であり、３６０は信号線である。
【０１７５】
第２の層間絶縁膜３５６としては、有機樹脂を材料とする膜を用い、その有機樹脂としてはポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することが出来る。特に、第２の層間絶縁膜３５６は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではＴＦＴによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。好ましくは１〜５μｍ（さらに好ましくは２〜４μｍ）とすれば良い。
【０１７６】
コンタクトホールの形成は、ドライエッチングまたはウエットエッチングを用い、ｎ型の不純物領域３１８、３１９またはｐ型の不純物領域３４５、３４８に達するコンタクトホール、容量配線（図示せず）に達するコンタクトホール（図示せず）をそれぞれ形成する。
【０１７７】
また、接続配線３５７〜３６２、３８０として、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した３層構造の積層膜を所望の形状にパターニングしたものを用いる。勿論、他の導電膜を用いても良い。
【０１７８】
次に、接続配線（接続配線）３６２に接する画素電極３６５をパターニング形成する。なお、接続配線には接続配線と接続配線とが含まれる。接続配線とは、活性層のソース領域に接続された配線であり、接続配線とはドレイン領域に接続された配線を意味する。
【０１７９】
また、本実施例では、画素電極３６５としてＩＴＯ膜を１１０ｎｍの厚さに形成し、パターニングを行った。画素電極３６５を接続配線３６２と接するように配置することでコンタクトを取っている。また、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。この画素電極３６５がＯＬＥＤの陽極となる。（図１６（Ａ））
【０１８０】
図１７に、図１６（Ａ）の工程まで終了した時点での、画素の上面図を示す。
なお、配線の位置や半導体層の位置を明確にするために、絶縁膜や層間絶縁膜は省略した。図１７のＡ−Ａ’における断面図が、図１６（Ａ）のＡ−Ａ’に示した部分に相当する。また図１７のＢ−Ｂ’における断面図が、図１６（Ａ）のＢ−Ｂ’に示した部分に相当する。
【０１８１】
トランジスタＴｒ３は、走査線５７４の一部であるゲート電極３３８を有しており、ゲート電極３３８はトランジスタＴｒ４のゲート電極５２０とも接続されている。また、トランジスタＴｒ３の半導体層の不純物領域３１７は、一方は信号線Ｓｉとして機能する接続配線３６０に接続され、もう一方は、接続配線３６１に接続されている。
【０１８２】
トランジスタＴｒ２は、容量配線５７３の一部であるゲート電極３３９を有しており、ゲート電極３３９はトランジスタＴｒ１のゲート電極５７６とも接続されている。また、トランジスタＴｒ２の半導体層の不純物領域３４８は、一方は接続配線３６２に接続され、もう一方は、電源線Ｖｉとして機能する接続配線３６１に接続されている。
【０１８３】
接続配線３６１は、トランジスタＴｒ１の不純物領域（図示せず）にも接続されている。また、５７０は保持容量であり、半導体層５７２と、ゲート絶縁膜３０７と、容量配線５７３を有している。半導体層５７２が有する不純物領域（図示せず）は、接続配線３６１に接続されている。
【０１８４】
次に、図１６（Ｂ）に示すように、珪素を含む絶縁膜（本実施例では酸化珪素膜）を５００ｎｍの厚さに形成し、画素電極３６５に対応する位置に開口部を形成して、バンクとして機能する第３の層間絶縁膜３６６を形成する。開口部を形成する際、ウエットエッチング法を用いることで容易にテーパー形状の側壁とすることが出来る。開口部の側壁が十分になだらかでないと段差に起因する有機発光層の劣化が顕著な問題となってしまうため、注意が必要である。
【０１８５】
次に、有機発光層３６７および陰極（ＭｇＡｇ電極）３６８を、真空蒸着法を用いて大気解放しないで連続形成する。なお、有機発光層３６７の膜厚は８０〜２００ｎｍ（典型的には１００〜１２０ｎｍ）、陰極３６８の厚さは１８０〜３００ｎｍ（典型的には２００〜２５０ｎｍ）とすれば良い。
【０１８６】
この工程では、赤色に対応する画素、緑色に対応する画素および青色に対応する画素に対して順次、有機発光層および陰極を形成する。但し、有機発光層は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的に有機発光層を形成するのが好ましい。
【０１８７】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光の有機発光層を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光の有機発光層を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光の有機発光層を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。
【０１８８】
ここではＲＧＢに対応した３種類のＯＬＥＤを形成する方式を用いたが、白色発光のＯＬＥＤとカラーフィルタを組み合わせた方式、青色または青緑発光のＯＬＥＤと蛍光体（蛍光性の色変換層：ＣＣＭ）とを組み合わせた方式、陰極（対向電極）に透明電極を利用してＲＧＢに対応したＯＬＥＤを重ねる方式などを用いても良い。
【０１８９】
なお、有機発光層３６７としては公知の材料を用いることが出来る。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、発光層および電子注入層でなる４層構造を有機発光層とすれば良い。
【０１９０】
次に陰極３６８を形成する。なお本実施例では陰極３６８としてＭｇＡｇを用いたが、本発明はこれに限定されない。陰極３６８として他の公知の材料を用いても良い。
【０１９１】
画素電極３６５と、有機発光層３６７と、陰極３６８とが重なっている部分が、ＯＬＥＤ３７５に相当する。
【０１９２】
また、次に保護電極３６９を蒸着法により形成する。保護電極３６９は、大気開放せずに陰極３６８と連続して形成しても良い。保護電極３６９は有機発光層３６７を水分や酸素から保護するのに有効である      
また、保護電極３６９は陰極３６８の劣化を防ぐために設けられ、アルミニウムを主成分とする金属膜が代表的である。勿論、他の材料でも良い。また、有機発光層３６７、陰極３６８は非常に水分に弱いので、保護電極３６９までを大気解放しないで連続的に形成し、外気から有機発光層を保護することが望ましい。
【０１９３】
最後に、窒化珪素膜でなるパッシベーション膜３７０を３００ｎｍの厚さに形成する。パッシベーション膜３７０を形成しておくことで、有機発光層３６７を水分等から保護することができ、ＯＬＥＤの信頼性をさらに高めることが出来る。なおパッシベーション膜３７０は必ずしも設ける必要はない。
【０１９４】
こうして図１６（Ｂ）に示すような構造の発光装置が完成する。３７１は駆動回路部のｐチャネル型ＴＦＴ、３７２は駆動回路部のｎチャネル型ＴＦＴ、３７３はトランジスタＴｒ３、３７４はトランジスタＴｒ２に相当する。
【０１９５】
ところで、本実施例の発光装置は、画素部だけでなく駆動回路にも最適な構造のＴＦＴを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。また結晶化工程においてＮｉ等の金属触媒を添加し、結晶性を高めることも可能である。それによって、信号線駆動回路の駆動周波数を１０ＭＨｚ以上にすることが可能である。
【０１９６】
なお、実際には図１６（Ｂ）の状態まで完成したら、さらに外気に曝されないように、気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）や透光性のシーリング材でパッケージング（封入）することが好ましい。その際、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配置したりするとＯＬＥＤの信頼性が向上する。
【０１９７】
また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクタを取り付ける。
【０１９８】
また、本実施例で示す工程に従えば、発光装置の作製に必要なフォトマスクの数を抑えることが出来る。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することが出来る。
【０１９９】
本実施例は、実施例１〜８と自由に組み合わせて実施することが可能である。
【実施例１０】
【０２００】
本実施例では、本発明の半導体装置の１つである発光装置の画素の、実施例９とは異なる構成について説明する。図１８に本実施例の発光装置の画素の断面図を示す。また本実施例では説明を簡便にするために、Ｔｒ１、Ｔｒ４は図示しなかったが、Ｔｒ３とＴｒ２と同じ構成を用いることが可能である。
【０２０１】
７５１はｎチャネル型ＴＦＴであり、図２のＴｒ３に相当する。また、７５２はｐチャネル型ＴＦＴであり、図２のＴｒ２に相当する。ｎチャネル型ＴＦＴ７５１は、半導体膜７５３と、第１の絶縁膜７７０と、第１の電極７５４、７５５と、第２の絶縁膜７７１と、第２の電極７５６、７５７とを有している。そして、半導体膜７５３は、第１濃度の一導電型不純物領域７５８と、第２濃度の一導電型不純物領域７５９と、チャネル形成領域７６０、７６１を有している。
【０２０２】
なお本実施例では、第１の絶縁膜７７０は２つの絶縁膜７７０ａ、７７０ｂを積層した構造を有しているが、第１の絶縁膜７７０は単層の絶縁膜であっても良いし、３層以上の絶縁膜を積層した構造を有していても良い。
【０２０３】
第１の電極７５４、７５５とチャネル形成領域７６０、７６１は、それぞれ第１の絶縁膜７７０を間に挟んで重なっている。また、第２の電極７５６、７５７と、チャネル形成領域７６０、７６１とは、それぞれ第２の絶縁膜７７１を間に挟んで重なっている。
【０２０４】
ｐチャネル型ＴＦＴ７５２は、半導体膜７８０と、第１の絶縁膜７７０と、第１の電極７８２と、第２の絶縁膜７７１と、第２の電極７８１とを有している。
そして、半導体膜７８０は、第３濃度の一導電型不純物領域７８３と、チャネル形成領域７８４を有している。
【０２０５】
第１の電極７８２とチャネル形成領域７８４とは、それぞれ第１の絶縁膜７７０を間に挟んで重なっている。第２の電極７８１とチャネル形成領域７８４とは、それぞれ第２の絶縁膜７７１を間に挟んで重なっている。
【０２０６】
そして本実施例では、図示してはいないが第１の電極７５４、７５５と、第２の電極７５６、７５７とは電気的に接続されている。また、第１の電極７８２と第２の電極７８１とは電気的に接続されている。なお、本発明はこの構成に限定されず、第１の電極７５４、７５５と、第２の電極７５６、７５７とが電気的に切り離されており、第１の電極７５４、７５５に一定の電圧が印加されていても良い。また第１の電極７８２と第２の電極７８１とが電気的に切り離され、第１の電極７８２に一定に電圧が印加されていても良い。
【０２０７】
第１の電極に一定の電圧を印加することで、電極が１つの場合に比べて閾値のばらつきを抑えることができ、なおかつオフ電流を抑えることができる。また、第１の電極と第２の電極に同じ電圧を印加することで、実質的に半導体膜の膜厚を薄くしたのと同じように空乏層が早く広がるので、サブスレッショルド係数を小さくすることができ、さらに電界効果移動度を向上させることができる。したがって、電極が１つの場合に比べてオン電流を大きくすることができる。よって、この構造のＴＦＴを駆動回路に使用することにより、駆動電圧を低下させることができる。また、オン電流を大きくすることができるので、ＴＦＴのサイズ（特にチャネル幅）を小さくすることができる。そのため集積密度を向上させることができる。
【０２０８】
なお、本実施例は実施例１〜実施例８のいずれか一と組み合わせて実施することが可能である。
【実施例１１】
【０２０９】
本実施例では、本発明の半導体装置の１つである発光装置の画素の、実施例９、実施例１０とは異なる構成について説明する。図１９に本実施例の発光装置の画素の断面図を示す。また本実施例では説明を簡便にするために、Ｔｒ１、Ｔｒ４は図示しなかったが、Ｔｒ３とＴｒ２と同じ構成を用いることが可能である。
【０２１０】
図１９において、９１１は基板、９１２は下地となる絶縁膜（以下、下地膜という）である。基板９１１としては透光性基板、代表的にはガラス基板、石英基板、ガラスセラミックス基板、又は結晶化ガラス基板を用いることができる。但し、作製プロセス中の最高処理温度に耐えるものでなくてはならない。
【０２１１】
８２０１はＴｒ３、８２０２はＴｒ２であり、それぞれｎチャネル型ＴＦＴ、ｐチャネル型ＴＦＴで形成されている。有機発光層の発光方向が基板の下面（ＴＦＴ及び有機発光層が設けられていない面）の場合、上記構成であることが好ましい。しかしＴｒ３とＴｒ２は、ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、どちらでも構わない。
【０２１２】
Ｔｒ３  ８２０１は、ソース領域９１３、ドレイン領域９１４、ＬＤＤ領域９１５a〜９１５d、分離領域９１６及びチャネル形成領域９１７a、９１７bを含む活性層と、ゲート絶縁膜９１８と、ゲート電極９１９a、９１９bと、第１層間絶縁膜９２０と、信号線９２１と、接続配線９２２とを有している。なお、ゲート絶縁膜９１８又は第１層間絶縁膜９２０は基板上の全ＴＦＴに共通であっても良いし、回路又は素子に応じて異ならせても良い。
【０２１３】
また、図１９に示すＴｒ３  ８２０１はゲート電極９１７a、９１７bが電気的に接続されており、いわゆるダブルゲート構造となっている。勿論、ダブルゲート構造だけでなく、トリプルゲート構造などいわゆるマルチゲート構造（直列に接続された二つ以上のチャネル形成領域を有する活性層を含む構造）であっても良い。
【０２１４】
マルチゲート構造はオフ電流を低減する上で極めて有効であり、Ｔｒ３のオフ電流を十分に低くすれば、それだけＴｒ２  ８２０２のゲート電極に接続されたコンデンサが必要とする最低限の容量を抑えることができる。即ち、コンデンサの面積を小さくすることができるので、マルチゲート構造とすることは発光素子の有効発光面積を広げる上でも有効である。
【０２１５】
さらに、Ｔｒ３  ８２０１においては、ＬＤＤ領域９１５a〜９１５dは、ゲート絶縁膜９１８を介してゲート電極９１９a、９１９bと重ならないように設ける。このような構造はオフ電流を低減する上で非常に効果的である。また、ＬＤＤ領域９１５a〜９１５dの長さ（幅）は０．５〜３．５μｍ、代表的には２．０〜２．５μｍとすれば良い。なお、二つ以上のゲート電極を有するマルチゲート構造の場合、チャネル形成領域の間に設けられた分離領域９１６（ソース領域又はドレイン領域と同一の濃度で同一の不純物元素が添加された領域）がオフ電流の低減に効果的である。
【０２１６】
次に、Ｔｒ２  ８２０２は、ソース領域９２６、ドレイン領域９２７及びチャネル形成領域９２９を含む活性層と、ゲート絶縁膜９１８と、ゲート電極９３０と、第１層間絶縁膜９２０と、接続配線９３１並びに接続配線９３２で形成されている。本実施例においてＴｒ２  ８２０２はｐチャネル型ＴＦＴである。
【０２１７】
なお、ゲート電極９３０はシングルゲート構造となっているが、マルチゲート構造であっても良い。また、Ｔｒ２  ８２０２の接続配線９３１は電源供給線（図示せず）に相当する。
【０２１８】
以上は画素内に設けられたＴＦＴの構造について説明したが、このとき同時に駆動回路も形成される。図１９には駆動回路を形成する基本単位となるＣＭＯＳ回路が図示されている。
【０２１９】
図１９においては極力動作速度を落とさないようにしつつホットキャリア注入を低減させる構造を有するＴＦＴをＣＭＯＳ回路のｎチャネル型ＴＦＴ８２０４として用いる。なお、ここでいう駆動回路としては、ソース信号側駆動回路、ゲート信号側駆動回路を指す。勿論、他の論理回路（レベルシフタ、Ａ／Ｄコンバータ、信号分割回路等）を形成することも可能である。
【０２２０】
ＣＭＯＳ回路のｎチャネル型ＴＦＴ８２０４の活性層は、ソース領域９３５、ドレイン領域９３６、ＬＤＤ領域９３７及びチャネル形成領域９３８を含み、ＬＤＤ領域９３７はゲート絶縁膜９１８を介してゲート電極９３９と重なっている。
【０２２１】
ドレイン領域９３６側のみにＬＤＤ領域９３７を形成しているのは、動作速度を落とさないための配慮である。また、このｎチャネル型ＴＦＴ８２０４はオフ電流値をあまり気にする必要はなく、それよりも動作速度を重視した方が良い。
従って、ＬＤＤ領域９３７は完全にゲート電極に重ねてしまい、極力抵抗成分を少なくすることが望ましい。即ち、いわゆるオフセットはなくした方がよい。
【０２２２】
また、ＣＭＯＳ回路のｐチャネル型ＴＦＴ８２０５は、ホットキャリア注入による劣化が殆ど気にならないので、特にＬＤＤ領域を設けなくても良い。従って活性層はソース領域９４０、ドレイン領域９４１及びチャネル形成領域９４２を含み、その上にはゲート絶縁膜９１８とゲート電極９４３が設けられる。勿論、ｎチャネル型ＴＦＴ８２０４と同様にＬＤＤ領域を設け、ホットキャリア対策を講じることも可能である。
【０２２３】
なお９６１〜９６５はチャネル形成領域９４２、９３８、９１７ａ、９１７ｂ、９２９を形成するためのマスクである。
【０２２４】
また、ｎチャネル型ＴＦＴ８２０４及びｐチャネル型ＴＦＴ８２０５はそれぞれソース領域上に第１層間絶縁膜９２０を間に介して、接続配線９４４、９４５を有している。また、接続配線９４６によってｎチャネル型ＴＦＴ８２０４とｐチャネル型ＴＦＴ８２０５とのドレイン領域は互いに電気的に接続される。
【０２２５】
なお本実施例の構成は、実施例１〜８と自由に組み合わせて実施することが可能である。
【実施例１２】
【０２２６】
本実施例では、陰極を画素電極として用いた画素の構成について説明する。
【０２２７】
本実施例の画素の断面図を図２０に示す。図２０において、基板３５０１上に設けられたＴｒ３  ３５０２は公知の方法を用いて作製される。本実施例ではダブルゲート構造としている。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート電極を持つマルチゲート構造でも構わない。また本実施例では説明を簡便にするために、Ｔｒ１、Ｔｒ４は図示しなかったが、Ｔｒ３とＴｒ２と同じ構成を用いることが可能である。
【０２２８】
また、Ｔｒ２  ３５０３はｎチャネル型ＴＦＴであり、公知の方法を用いて作製される。また、３８で示される配線は、Ｔｒ３  ３５０２のゲート電極３９aと３９bを電気的に接続する走査線である。
【０２２９】
本実施例ではＴｒ２  ３５０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０２３０】
また、接続配線４０は電源供給線（図示せず）に接続され、常に一定の電圧が加えられている。
【０２３１】
Ｔｒ３  ３５０２及びＴｒ２  ３５０３の上には第１層間絶縁膜４１が設けられ、その上に樹脂絶縁膜でなる第２層間絶縁膜４２が形成される。第２層間絶縁膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成される有機発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、有機発光層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０２３２】
また、４３は反射性の高い導電膜でなる画素電極（発光素子の陰極）であり、Ｔｒ２  ３５０３のドレイン領域に電気的に接続される。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。
【０２３３】
また、絶縁膜（好ましくは樹脂）で形成されたバンク４４a、４４bにより形成された溝（画素に相当する）の中に発光層４５が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機有機発光材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
【０２３４】
なお、ＰＰＶ系有機発光材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０２３５】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０ｎｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
【０２３６】
但し、以上の例は発光層として用いることのできる有機発光材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて有機発光層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。
【０２３７】
例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機発光材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機発光材料や無機材料は公知の材料を用いることができる。
【０２３８】
本実施例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層４６を設けた積層構造の有機発光層としている。そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。
本実施例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０２３９】
陽極４７まで形成された時点で発光素子３５０５が完成する。なお、ここでいう発光素子３５０５は、画素電極（陰極）４３、発光層４５、正孔注入層４６及び陽極４７で形成されている。画素電極４３は画素の面積にほぼ一致するため、画素全体が発光素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【０２４０】
ところで、本実施例では、陽極４７の上にさらに第２パッシベーション膜４８を設けている。第２パッシベーション膜４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部と発光素子とを遮断することであり、有機発光材料の酸化による劣化を防ぐ意味と、有機発光材料からの脱ガスを抑える意味との両方を併せ持つ。これにより発光装置の信頼性が高められる。
【０２４１】
以上のように本発明の発光装置は図２０のような構造の画素からなる画素部を有し、オフ電流値の十分に低いＴｒ３と、ホットキャリア注入に強いＴｒ２とを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能な発光装置が得られる。
【０２４２】
なお、本実施例の構成は、実施例１〜８構成と自由に組み合わせて実施することが可能である。
【実施例１３】
【０２４３】
本実施例では、本発明の発光装置の構造について、図２１を用いて説明する。
【０２４４】
図２１は、トランジスタが形成された素子基板をシーリング材によって封止することによって形成された発光装置の上面図であり、図２１（Ｂ）は、図２１（Ａ）のＡ−Ａ’における断面図、図２１（Ｃ）は図２１（Ａ）のＢ−Ｂ’における断面図である。
【０２４５】
基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、第１及び第２の走査線駆動回路４００４ａ、ｂとを囲むようにして、シール材４００９が設けられている。また画素部４００２と、信号線駆動回路４００３と、第１及び第２の走査線駆動回路４００４ａ、ｂとの上にシーリング材４００８が設けられている。よって画素部４００２と、信号線駆動回路４００３と、第１及び第２の走査線駆動回路４００４ａ、ｂとは、基板４００１とシール材４００９とシーリング材４００８とによって、充填材４２１０で密封されている。
【０２４６】
また基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、第１及び第２の走査線駆動回路４００４ａ、ｂとは、複数のＴＦＴを有している。図２１（Ｂ）では代表的に、下地膜４０１０上に形成された、信号線駆動回路４００３に含まれる駆動ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを図示する）４２０１及び画素部４００２に含まれるトランジスタＴｒ２  ４２０２を図示した。
【０２４７】
本実施例では、駆動ＴＦＴ４２０１には公知の方法で作製されたｐチャネル型ＴＦＴまたはｎチャネル型ＴＦＴが用いられ、トランジスタＴｒ２  ４２０２には公知の方法で作製されたｐチャネル型ＴＦＴが用いられる。
【０２４８】
駆動ＴＦＴ４２０１及びトランジスタＴｒ２  ４２０２上には層間絶縁膜（平坦化膜）４３０１が形成され、その上にトランジスタＴｒ２  ４２０２のドレインと電気的に接続する画素電極（陽極）４２０３が形成される。画素電極４２０３としては仕事関数の大きい透明導電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。
【０２４９】
そして、画素電極４２０３の上には絶縁膜４３０２が形成され、絶縁膜４３０２は画素電極４２０３の上に開口部が形成されている。この開口部において、画素電極４２０３の上には有機発光層４２０４が形成される。有機発光層４２０４は公知の有機発光材料または無機発光材料を用いることができる。また、有機発光材料には低分子系（モノマー系）材料と高分子系（ポリマー系）材料があるがどちらを用いても良い。
【０２５０】
有機発光層４２０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。また、有機発光層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。
【０２５１】
有機発光層４２０４の上には遮光性を有する導電膜（代表的にはアルミニウム、銅もしくは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜）からなる陰極４２０５が形成される。また、陰極４２０５と有機発光層４２０４の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、有機発光層４２０４を窒素または希ガス雰囲気で形成し、酸素や水分に触れさせないまま陰極４２０５を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。そして陰極４２０５は所定の電圧が与えられている。
【０２５２】
以上のようにして、画素電極（陽極）４２０３、有機発光層４２０４及び陰極４２０５からなる発光素子４３０３が形成される。そして発光素子４３０３を覆うように、絶縁膜４３０２上に保護膜４２０９が形成されている。保護膜４２０９は、発光素子４３０３に酸素や水分等が入り込むのを防ぐのに効果的である。
【０２５３】
４００５ａは電源線に接続された引き回し配線であり、トランジスタＴｒ２  ４２０２のソースに電気的に接続されている。引き回し配線４００５ａはシール材４００９と基板４００１との間を通り、異方導電性フィルム４３００を介してＦＰＣ４００６が有するＦＰＣ用配線４３０１に電気的に接続される。
【０２５４】
シーリング材４００８としては、ガラス材、金属材（代表的にはステンレス材）、セラミックス材、プラスチック材（プラスチックフィルムも含む）を用いることができる。プラスチック材としては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）
フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
【０２５５】
但し、発光素子からの光の放射方向がカバー材側に向かう場合にはカバー材は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透明物質を用いる。
【０２５６】
また、充填材４２１０としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施例では充填材として窒素を用いた。
【０２５７】
また充填材４２１０を吸湿性物質（好ましくは酸化バリウム）もしくは酸素を吸着しうる物質にさらしておくために、シーリング材４００８の基板４００１側の面に凹部４００７を設けて吸湿性物質または酸素を吸着しうる物質４２０７を配置する。そして、吸湿性物質または酸素を吸着しうる物質４２０７が飛び散らないように、凹部カバー材４２０８によって吸湿性物質または酸素を吸着しうる物質４２０７は凹部４００７に保持されている。なお凹部カバー材４２０８は目の細かいメッシュ状になっており、空気や水分は通し、吸湿性物質または酸素を吸着しうる物質４２０７は通さない構成になっている。吸湿性物質または酸素を吸着しうる物質４２０７を設けることで、発光素子４３０３の劣化を抑制できる。
【０２５８】
図２１（Ｃ）に示すように、画素電極４２０３が形成されると同時に、引き回し配線４００５ａ上に接するように導電性膜４２０３ａが形成される。
【０２５９】
また、異方導電性フィルム４３００は導電性フィラー４３００ａを有している。基板４００１とＦＰＣ４００６とを熱圧着することで、基板４００１上の導電性膜４２０３ａとＦＰＣ４００６上のＦＰＣ用配線４３０１とが、導電性フィラー４３００ａによって電気的に接続される。
【０２６０】
本実施例の構成は、実施例１〜実施例１２に示した構成と自由に組み合わせて実施することが可能である。
【０２６１】
（実施例１４）
発光素子を用いた発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることができる。
【０２６２】
本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図２２に示す。
【０２６３】
図２２（Ａ）は発光素子表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の発光装置は表示部２００３に用いることができる。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光素子表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０２６４】
図２２（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明の発光装置は表示部２１０２に用いることができる。
【０２６５】
図２２（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明の発光装置は表示部２２０３に用いることができる。
【０２６６】
図２２（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の発光装置は表示部２３０２に用いることができる。
【０２６７】
図２２（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明の発光装置はこれら表示部Ａ、Ｂ２４０３、２４０４に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０２６８】
図２２（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明の発光装置は表示部２５０２に用いることができる。
【０２６９】
図２２（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を含む。本発明の発光装置は表示部２６０２に用いることができる。
【０２７０】
ここで図２２（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明の発光装置は表示部２７０３に用いることができる。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。
【０２７１】
なお、将来的に有機発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０２７２】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【０２７３】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０２７４】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例１〜９に示したいずれの構成の発光装置を用いても良い。
【０２７５】
また、発光素子に一定期間ごとに逆方向バイアスの駆動電圧を印加する駆動方法（交流駆動）を用いることで、発光素子の電流―電圧特性の劣化が改善され、発光素子の寿命を従来の駆動方式に比べてより長くすることが可能になる。
【図面の簡単な説明】
【０２７６】
【図１】本発明の発光装置のブロック図。
【図２】本発明の発光装置の画素回路図。
【図３】駆動における画素の概略図。
【図４】走査線及び電源線に印加される電圧のタイミングチャート。
【図５】走査線及び電源線に印加される電圧のタイミングチャート。
【図６】走査線及び電源線に印加される電圧のタイミングチャート。
【図７】走査線及び電源線に印加される電圧のタイミングチャート。
【図８】走査線及び電源線に印加される電圧のタイミングチャート。
【図９】本発明の信号線駆動回路のブロック図。
【図１０】電流設定回路及び切り替え回路の回路図。
【図１１】走査線駆動回路のブロック図。
【図１２】本発明の信号線駆動回路のブロック図。
【図１３】電流設定回路及び切り替え回路の回路図。
【図１４】本発明の発光装置の作製方法を示す図。
【図１５】本発明の発光装置の作製方法を示す図。
【図１６】本発明の発光装置の作製方法を示す図。
【図１７】本発明の発光装置の画素の上面図。
【図１８】本発明の発光装置の画素の断面図。
【図１９】本発明の発光装置の画素の断面図。
【図２０】本発明の発光装置の画素の断面図。
【図２１】本発明の発光装置の外観図及び断面図。
【図２２】本発明の発光装置を用いた電子機器の図。
【図２３】一般的な画素の回路図。
【図１】
2006350376.tif 000006
【図２】
2006350376.tif 000007
【図３】
2006350376.tif 000008
【図４】
2006350376.tif 000009
【図５】
2006350376.tif 000010
【図６】
2006350376.tif 000011
【図７】
2006350376.tif 000012
【図８】
2006350376.tif 000013
【図９】
2006350376.tif 000014
【図１０】
2006350376.tif 000015
【図１１】
2006350376.tif 000016
【図１２】
2006350376.tif 000017
【図１３】
2006350376.tif 000018
【図１４】
2006350376.tif 000019
【図１５】
2006350376.tif 000020
【図１６】
2006350376.tif 000021
【図１７】
2006350376.tif 000022
【図１８】
2006350376.tif 000023
【図１９】
2006350376.tif 000024
【図２０】
2006350376.tif 000025
【図２１】
2006350376.tif 000026
【図２２】
2006350376.tif 000027
【図２３】
2006350376.tif 000028