(57)【要約】【課題】  チップサイズパッケージ型の半導体装置の製造方法において、製造コストの増加を極力抑止する。【解決手段】  絶縁膜１１を介してパッド電極１２が形成された半導体基板１０の表面上に、当該パッド電極１２の一部を露出する第１の開口部１３ｗを形成するようにして、第１の有機材料を選択的にインクジェット印刷する。その後、第１の有機材料をベークにより固化して層間絶縁膜１３を形成する。次に、第１の開口部１３ｗを含む層間絶縁膜１３上に、所定のパターンに応じて、導電性ペーストをインクジェット印刷する。その後、導電性ペーストをベークにより固化して配線層１８を形成する。次に、配線層１８上を含む層間絶縁膜１３上に、第２の有機材料を選択的にインクジェット印刷する。次に、第２の有機材料をベークにより固化して保護層を形成する。【選択図】    図４
2006073838.tif 000002
【特許請求の範囲】
【請求項１】
第１の絶縁膜を介してパッド電極が形成された半導体基板の表面上に、当該パッド電極の一部を露出する第１の開口部を形成するようにして、第１の有機材料を選択的にインクジェット印刷する工程と、
前記第１の有機材料をベークして第２の絶縁膜を形成する工程と、
前記第１の開口部で露出する前記パッド電極の一部上を含む前記第２の絶縁膜上に、所定のパターンに応じて、導電性ペーストをインクジェット印刷する工程と、
前記導電性ペーストをベークして配線層を形成する工程と、
前記配線層上を含む前記第２の絶縁膜上に、前記パッド電極の一部を露出する第２の開口部を形成するようにして、第２の有機材料を選択的にインクジェット印刷する工程と、
第２の有機材料をベークして保護層を形成する工程と、
前記半導体基板及びそれに積層された各層をダイシングして、複数の半導体チップ及びそれに積層された各層から成る半導体装置に分離する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記導電性ペーストは、銀ペーストであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記導電性ペーストは、銅ペーストであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記第１の有機材料は、レジスト材料であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記第２の有機材料は、レジスト材料であることを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置の製造方法に関し、特に、チップサイズパッケージ型の半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、パッケージ技術として、チップサイズパッケージ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）が注目されている。チップサイズパッケージとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージを意味する。従来より、チップサイズパッケージ型の半導体装置として、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型やＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体装置が知られている。これらのＢＧＡ型やＬＧＡ型の半導体装置は、半導体チップのパッド電極と電気的に接続した電極部（ＢＧＡ型ではボール状の電極）を、パッケージの一主面上に格子状に複数配列したものである。
【０００３】
そして、このＢＧＡ型やＬＧＡ型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。
【０００４】
このようなＢＧＡ型やＬＧＡ型の半導体装置は、側部に突出したリードピンを有するＳＯＰ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇａｅ）等の他の型のチップサイズパッケージに比して、多数の電極部を設けることが出来、しかも小型化できるという長所を有する。ＢＧＡ型やＬＧＡ型の半導体装置は、例えば携帯電話機に搭載されるＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）カメラ用のチップサイズパッケージとしての用途がある。
【０００５】
上述した従来例に係るＬＧＡ型の半導体装置は、例えば次に示すような工程を経た製造方法により製造される。その工程の一部を図６乃至図８に示す。図６乃至図８は、従来例に係る半導体装置の製造方法を示す断面図である。
【０００６】
最初に、図６に示すように、不図示のダイシングラインによって区分され半導体基板５０を準備する。ここで、半導体基板５０の表面には、不図示のＣＣＤ等の電子デバイスが形成され、絶縁膜５１を介してパッド電極５２が形成されている。
【０００７】
次に、半導体基板５０の表面に、層間絶縁膜５３を選択的に形成する。層間絶縁膜５３は、例えば感光性レジスト材料から成る。この層間絶縁膜５３の選択的な形成では、例えば感光性レジスト材料を半導体基板５０の表面に形成した後、所定のパターンの不図示のマスクを用いたフォトリソグラフィにより、パッド電極５２の一部上を露出する開口部５３ｗを形成する。次に、開口部５３ｗで露出されたパッド電極５２の一部上を含む層間絶縁膜５３上に、バリア層及びシード層（以下、両者を合わせて「バリアシード層５４」と略称する）を形成する。
【０００８】
そして、バリアシード層５４上に、パッド電極５２の一部上を含む所定のパターンに応じてレジスト層５５を選択的に形成する。その後、レジスト層５５をマスクとしてバリアシード層５４上に配線層５８を選択的にメッキ形成する。配線層５８は、例えば銅から成る。もしくは、配線層５８の形成は、所定のパターンに応じた不図示のレジスト層を半導体基板５０の表面上に選択的に形成した後、このレジスト層をマスクとして、アルミニウム等の金属を用いたスパッタにより行われる。
【０００９】
次に、図示しないが、配線層上を含む半導体基板の裏面上に、配線層の一部を露出する保護層を形成する。保護層は、例えば感光性レジスト材料から成る。この露出された配線層の一部が、回路基板と接続される電極部となる。なお、半導体装置がＢＧＡ型である場合は、当該配線層の一部上に導電端子を形成してもよい。
【００１０】
最後に、不図示のダイシングラインに沿ったダイシングにより、前記半導体基板を複数の半導体チップに分離する。
【００１１】
なお、上述した技術に関連する技術文献としては、例えば以下の特許文献が挙げられる。
【特許文献１】特開２０００−２４３７２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上述したような従来例に係るチップサイズパッケージ型の半導体装置の製造方法の配線層５８をメッキ形成する工程では、当該配線層５８を所定のパターンにパターニングするためのマスクとして、レジスト層５５の選択的な形成を必要としていた。また、配線層５８をスパッタ形成する場合においても、当該配線層５８を所定のパターンに応じてパターニングするためのマスクとして、レジスト層の選択的な形成を必要としていた。
【００１３】
また、パッド電極５２の一部を露出する層間絶縁膜５３を形成する工程、もしくは配線層５８の一部を露出する保護層を形成する工程では、層間絶縁膜５５や保護層の一部を除去するために、所定のパターンのマスクを介したフォトリソグラフィ（露光及び現像処理）を行う必要があった。
【００１４】
即ち、パッド電極が形成された半導体基板上における上記各層の形成では、複数の異なる工程を必要としていた。そのため、製造工程の流れが複雑となり、製造コストが増加するという問題が生じていた。
【００１５】
そこで本発明は、チップサイズパッケージ型の半導体装置の製造方法において、製造コストの増加を極力抑止するものである。
【課題を解決するための手段】
【００１６】
本発明の半導体装置の製造方法は、上記課題に鑑みて為されたものであり、第１の絶縁膜を介してパッド電極が形成された半導体基板の表面上に、当該パッド電極の一部を露出する第１の開口部を形成するようにして、第１の有機材料を選択的にインクジェット印刷する工程と、第１の有機材料をベークして第２の絶縁膜を形成する工程と、第１の開口部で露出するパッド電極の一部上を含む第２の絶縁膜上に、所定のパターンに応じて、導電性ペーストをインクジェット印刷する工程と、導電性ペーストをベークして配線層を形成する工程と、配線層上を含む第２の絶縁膜上に、前記パッド電極の一部を露出する第２の開口部を形成するようにして、第２の有機材料を選択的にインクジェット印刷する工程と、第２の有機材料をベークして保護層を形成する工程と、を有することを特徴とする。
【００１７】
さらに、半導体基板及びそれに積層された各層をダイシングして、複数の半導体チップ及びそれに積層された各層から成る半導体装置に分離する。
【発明の効果】
【００１８】
本発明によれば、パッド電極が形成された半導体基板上に、複数の異なる層（層間絶縁膜、配線層、保護層等）を、インクジェット印刷及びベークの２つの工程のみにより形成することができる。その際、パターニングやフォトリソグラフィのためのマスクを用いる必要は無い。
【００１９】
従って、従来例にみられたような各層により異なる複数の工程を必要とせず、製造工程の流れを極力簡略化することができる。結果として、半導体装置の製造コストの増加を極力抑止することができる。
【００２０】
また、インクジェット印刷は、同一の装置を用いて異なる材料を半導体基板上に印刷することができる。そのため、材料毎に異なる設備を導入する必要が無くなるため、半導体装置の製造に係る設備投資の増加を極力抑止できる。
【発明を実施するための最良の形態】
【００２１】
次に、本発明の実施形態に係る半導体装置の製造方法について図面を参照して説明する。図１乃至図５は、本実施形態に係る半導体装置の製造方法を示す断面図である。なお、図１乃至図５では、半導体基板のうち、不図示のダイシングラインの近傍を示している。
【００２２】
最初に、図１に示すように、不図示のダイシングラインによって区分された半導体基板１０を準備する。ここで、半導体基板１０の表面には、不図示の電子デバイスが形成されている。また、半導体基板１０の表面には、第１の絶縁膜である絶縁膜１１を介して、パッド電極１２が形成されている。
【００２３】
不図示の電子デバイスは、例えば、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）等から成る撮像素子、もしくは赤外線センサ等の受光素子、もしくは発光素子であるものとする。もしくは、不図示の電子デバイスは、上記受光素子や発光素子以外の電子デバイスであってもよい。また、半導体基板１０は、例えばシリコン基板から成るものとするが、その他の材質の基板であってもよい。
【００２４】
次に、図２に示すように、不図示の電子デバイスを含む半導体基板１０の表面に、第１の有機材料（後に層間絶縁膜１３となる）を選択的にインクジェット印刷する。第１の有機材料は、特に限定されないが、例えばレジスト材料であることが好ましい。
【００２５】
半導体基板１０の表面のうち第１の有機材料を印刷する領域では、当該表面と対向する可動式のノズル１００が水平方向に移動して、当該ノズル１００から当該表面に対して第１の有機材料が噴霧される。一方、半導体基板１０の表面のうち当該第１の有機材料を印刷しない領域では、ノズル１００が水平方向に移動するものの、第１の有機材料は噴霧されない。こうして、第１の有機材料が、パッド電極の一部上を露出する第１の開口部１３ｗを有するようにして、半導体基板１０の表面に選択的に形成される。
【００２６】
次に、第１の有機材料が形成された半導体基板１０を所定の温度でベークする。ここで、第１の有機材料が印刷された半導体基板１０は、例えば１５０℃程度の温度により６０分程度ベークされる。ただし、このベークに必要な温度及び時間は、第１の有機材料の性質に応じて異なるため、上記温度及び時間に限定されるものではない。このベークにより半導体基板１０上に形成された第１の有機材料が固化されて、第１の開口部１３ｗを有して、第２の絶縁膜である層間絶縁膜１３が形成される。
【００２７】
なお、インクジェット印刷に用いることができると共に、後に層間絶縁膜１３と成り得るものであれば、層間絶縁膜１３を形成するために、上記第１の有機材料以外の材料をインクジェット印刷してもよい。
【００２８】
次に、図３に示すように、第１の開口部１３ｗを含む層間絶縁膜１３の所定の領域上に、導電性ペースト（後に配線層１８となる）を選択的にインクジェット印刷する。ここで、導電性ペーストは、第１の開口部１３ｗで露出するパッド電極１２を覆うようにして印刷される。
【００２９】
導電性ペーストは、特に限定されないが、例えば銀ペーストから成ることが好ましい。さらに言えば、銀ペーストは、数ナノメートル〜数十ナノメートル程度の径を有した銀（Ａｇ）粒子を含むことが好ましい。
【００３０】
半導体基板１０の表面のうち導電性ペーストを印刷する領域では、当該表面と対向する可動式のノズル１００が水平方向に移動して、当該ノズル１００から当該表面に対して導電性ペーストが噴霧される。一方、半導体基板１０の表面のうち当該導電性ペーストを印刷しない領域では、ノズル１００が水平方向に移動するものの、導電性ペーストは噴霧されない。こうして、導電性ペーストが、所定のパターンに応じて半導体基板１０の表面に選択的に形成される。
【００３１】
次に、導電性ペーストが形成された半導体基板１０を所定の温度でベークする。ここで、導電性ペーストが形成された半導体基板１０は、例えば１５０℃程度の温度により１０分程度ベークされる。ただし、このベークに必要な温度及び時間は、導電性ペーストに応じて異なるため、上記温度及び時間に限定されるものではない。このベークにより半導体基板１０上に形成された導電性ペーストが固化されて、所定のパターンを有した配線層１８が形成される。
【００３２】
上述した配線層１８が銀ペーストである場合、銀（Ａｇ）の性質により、配線層に銅（Ｃｕ）ペーストを用いた場合に生じる恐れのある銅汚染を憂慮する必要は無い。また、この場合、銀（Ａｇ）の性質により、配線層にアルミニウム（Ａｌ）を用いた場合に生じ易いエレクトロマイグレーションに対する耐性の劣化を極力抑止することができる。
【００３３】
なお、インクジェット印刷に用いることができると共に、後に配線層１８と成り得るものであれば、配線層１８を形成するために、上記銀ペースト以外の材料（例えば銅ペースト等）から成る導電性ペーストをインクジェット印刷してもよい。また、それらの導電性ペーストを、所定の溶媒（例えばトルエンやキシレン等）と混合して、当該混合物をインクジェット印刷してもよい。
【００３４】
また、図示しないが、配線層１８を形成するための導電性ペーストをインクジェット印刷する前に、バリアメタル層を形成するための所定の導電性ペーストをインクジェット印刷し、さらに半導体基板１０をベークして当該導電性ペーストから成るバリアメタル層を形成してもよい。
【００３５】
次に、図４に示すように、配線層１８上を含む層間絶縁膜１３の表面に、配線層１８の一部上を開口するようにして、第２の有機材料（後に保護層２１となる）を選択的にインクジェット印刷する。第２の有機材料は、特に限定されないが、例えばレジスト材料であることが好ましい。
【００３６】
半導体基板１０の表面のうち第２の有機材料を印刷する領域では、当該表面と対向する可動式のノズル１００が水平方向に移動して、当該ノズル１００から当該表面に対して第２の有機材料が噴霧される。一方、半導体基板１０の表面のうち当該第２の有機材料を印刷しない領域では、ノズル１００が水平方向に移動するものの、第２の有機材料は噴霧されない。こうして、第２の有機材料が、配線層１８の一部上を露出する第２の開口部２１ｗを有するようにして、半導体基板１０の表面に選択的に形成される。
【００３７】
次に、第２の有機材料が形成された半導体基板１０を所定の温度でベークする。ここで、第２の有機材料が印刷された半導体基板１０は、例えば１５０℃程度の温度により６０分程度ベークされる。ただし、このベークに必要な温度及び時間は、第２の有機材料の性質に応じて異なるため、上記温度及び時間に限定されるものではない。
【００３８】
このベークにより半導体基板１０上に形成された第２の有機材料が固化されて、第２の開口部２１ｗを有して、保護層２１が形成される。さらに、第２の開口部で露出する配線層１８の一部上には、パッド電極１２と不図示の回路基板とを接続するため不図示の導電端子を形成してもよい。
【００３９】
なお、インクジェット印刷に用いることができると共に、後に保護層２１と成り得るものであれば、保護層２１を形成するために、上記第２の有機材料以外の材料をインクジェット印刷してもよい。
【００４０】
最後に、図５に示すように、不図示のダイシングラインに沿ったダイシングにより、半導体基板１０及びそれに積層される各層を、複数の半導体チップ１０Ａ及びそれに積層される各層から成る半導体装置に分離する。
【００４１】
上述したように、本発明によれば、パッド電極１２が形成された半導体基板１０上に、複数の異なる層（層間絶縁膜１３、配線層１８、保護層２１）を、インクジェット印刷及びベークの２つの工程のみにより形成することができる。その際、パターニングやフォトリソグラフィのためのマスクを用いる必要は無い。
【００４２】
従って、従来例にみられたような各層により異なる複数の工程を必要とせず、製造工程の流れを極力簡略化することができる。結果として、半導体装置の製造コストの増加を極力抑止することができる。
【００４３】
また、インクジェット印刷は、同一の装置を用いて異なる材料を半導体基板１０上に印刷することができる。そのため、材料毎に異なる設備を導入する必要が無くなるため、半導体装置の製造に係る設備投資の増加を極力抑止できる。
【００４４】
なお、上述した実施形態では、半導体基板１０の表面上に層間絶縁膜１３、配線層１８、保護層２１を形成したが、本発明はこれに限定されない。即ち、本発明は、層間絶縁膜、配線層、もしくは保護層が半導体基板１０の裏面に形成される場合においても適用される。
【００４５】
さらに、本発明は、複数の層間絶縁膜、配線層、もしくは保護層が積層された多層構造を有した半導体装置に対しても適用される。また、本発明は、インクジェット印刷により印刷することが可能であり、かつベークによって固化する材料から成る層であれば、層間絶縁膜、配線層、もしくは保護層以外の層が形成される半導体装置に対しても適用される。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図５】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図６】従来例に係る半導体装置の製造方法を示す断面図である。
【図７】従来例に係る半導体装置の製造方法を示す断面図である。
【図８】従来例に係る半導体装置の製造方法を示す断面図である。
【図１】
2006073838.tif 000003
【図２】
2006073838.tif 000004
【図３】
2006073838.tif 000005
【図４】
2006073838.tif 000006
【図５】
2006073838.tif 000007
【図６】
2006073838.tif 000008
【図７】
2006073838.tif 000009
【図８】
2006073838.tif 000010