(57)【要約】【課題】  誤差アンプとヒステリシス・コンパレータを有する複数のレギュレータからなるカレントシェア型のスイッチング電源装置において、一部のレギュレータの動作を停止させても出力電圧が変動することがなく安定な電圧を供給するとともに、電力効率を向上させることができるようにする。【解決手段】  各々誤差アンプ（２１）とヒステリシス・コンパレータ（２２）を有する複数のレギュレータからなるカレントシェア型のスイッチング電源装置において、各レギュレータＩＣ（２０）に誤差アンプの出力をチップ外部へ出力するための端子（Ｐ１）を設け、誤差アンプの出力端子とチップの外部端子との間にスイッチ素子（ＳＷ１）を接続するとともに、該スイッチ素子の制御端子の前段にはスイッチ素子を徐々にオンさせる時定数回路からなるソフトスタート回路（２３）を設けるようにした。【選択図】  図１
2006060978.tif 000002
【特許請求の範囲】
【請求項１】
出力電圧に応じた電圧と基準となる電圧とを比較して電位差に応じた電圧を出力する誤差アンプと、ヒステリシスを有し前記誤差アンプの出力と電圧変換用のインダクタに流れる電流に応じた電圧とを比較して前記インダクタに流れる電流を制御するスイッチング・トランジスタの駆動信号を生成するヒステリシス・コンパレータとを備えた電源制御用半導体集積回路であって、
前記誤差アンプの出力電圧を外部へ出力するための外部端子と、該外部端子と前記誤差アンプの出力端子との間に設けられたスイッチ素子と、該スイッチ素子の制御端子に接続され起動時に前記スイッチ素子を徐々にオン状態にさせるソフトスタート回路とを備えてなることを特徴とする電源制御用半導体集積回路。
【請求項２】
前記ソフトスタート回路は、第１の電源電圧端子と第２の電源電圧端子との間に直列形態に接続された電流源もしくは抵抗と容量素子とからなる時定数回路を含んでなることを特徴とする電源制御用半導体集積回路。
【請求項３】
前記ソフトスタート回路は、第１の電源電圧端子と第２の電源電圧端子との間に直列形態に接続された第２スイッチ素子と電流源もしくは抵抗と容量素子とからなる時定数回路を含んでなり、前記第２スイッチ素子が外部からの制御信号に基づいてオン、オフ制御可能に構成されていることを特徴とする請求項１に記載の電源制御用半導体集積回路。
【請求項４】
前記スイッチ素子は、基体に前記誤差アンプの出力側の電圧が印加されるように形成されたＮチャネルＭＯＳトランジスタにより構成されていることを特徴とする請求項１〜３のいずれかに記載の電源制御用半導体集積回路。
【請求項５】
請求項１〜４のいずれかに記載の電源制御用半導体集積回路と、電圧変換用のインダクタと、前記ヒステリシス・コンパレータにより生成された駆動信号によって駆動され前記インダクタに流れる電流を制御するスイッチング・トランジスタと、出力端子と基準電位点との間に接続され出力電圧を平滑する容量素子と、前記インダクタに流れる電流を検出して前記ヒステリシス・コンパレータに供給する第１の検出素子と、前記出力端子の電圧を検出して前記誤差アンプに供給する第２の検出素子とを備え、前記誤差アンプの出力電圧を外部へ出力するための外部端子もしくは該外部端子に接続された配線には安定化容量が接続され、前記電源制御用半導体集積回路が起動されてから所定時間後に前記スイッチ素子がオン状態にされるように構成されていることを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のコンバータを並列接続して負荷電流を分散させるカレントシェア型のスイッチング電源装置における出力電圧検出用誤差アンプの出力平均化技術に関し、例えばヒステリシス・カレントモード制御方式のスイッチング・レギュレータを構成する電源制御用ＩＣ（半導体集積回路）および該電源制御用ＩＣを使用したスイッチング電源装置に利用して有効な技術に関する。
【背景技術】
【０００２】
直流電源を用いるシステムであって負荷電流の大きなシステムにおいては、複数のコンバータを並列接続して負荷電流を分散させてひとつひとつのレギュレータの負担を軽減し、全体で要求される負荷電流供給能力を実現するカレントシェア型のスイッチング電源装置が使用されている。かかるカレントシェア型のスイッチング電源装置においては、一般に、ひとつひとつのレギュレータが、出力電圧を抵抗分割回路で分圧した電圧（フィードバック電圧）と基準となる電圧とを誤差アンプで比較してその電位差がゼロとなるような駆動パルスを生成してコイルに電流を流すスイッチング・トランジスタをオン・オフさせるフィードバック制御を行なうように構成される。
【０００３】
一方、過渡応答特性に優れているスイッチング・レギュレータとして、ヒステリシス・カレントモード制御方式と呼ばれるものが知られている（特許文献１）。従来提案されているヒステリシス・カレントモード制御方式のスイッチング・レギュレータは、コイルと直列に接続されコイルに流れる電流を検出するためのカレント・センス抵抗と、出力のフィードバック電圧と基準電圧との誤差電圧に比例した電流を出力する誤差アンプとを有し、コイルおよびセンス抵抗の接続ノードと誤差アンプの出力端子との間に接続された抵抗の値と誤差アンプの出力電流との積で表わされる誤差電圧を、ヒステリシスを有するコンパレータで出力電圧と比較し、センス抵抗での電圧降下が「誤差電圧＋ヒステリシス電圧」を上回ったらコイルに電流を流す主スイッチをオンからオフに切り替えると共に主スイッチに同期してコイルへ流す電流を減らすように作用する同期スイッチをオフからオンへ切り替える。また、センス抵抗での電圧降下が誤差電圧を下回ったら主スイッチをオフからオンへ切り替えると共に同期スイッチをオンからオフへ切り替えることによって出力電圧が一定になるように制御するものである。
【特許文献１】米国特許第５，８２５，１６５
【発明の開示】
【発明が解決しようとする課題】
【０００４】
複数のレギュレータからなるカレントシェア型のスイッチング電源装置においては、各レギュレータの誤差アンプの出力端子同士を結合して同一のレベルの誤差電圧を各レギュレータのヒステリシス・コンパレータに供給することで、レギュレータ間の電流の偏りをなくし、一部のレギュレータに負荷電流が集中することによる素子の劣化や電力効率の低下を防止することができる。
【０００５】
一方、カレントシェア型のスイッチング電源装置を有するシステムにおいては、一部の回路の動作を停止させるスリープモードを有する場合、スリープモードでは負荷が非常に小さくなるため、一部のレギュレータの動作を停止させることでシステム全体としての電力効率を向上させることができる場合がある。
【０００６】
本発明者は、ヒステリシス・カレントモード制御方式の複数のレギュレータからなるカレントシェア型のスイッチング電源装置においては、コンパレータがヒステリシスを有し入力ノイズに強いので、各レギュレータの誤差アンプの出力端子同士を結合したまま一部のレギュレータの動作を停止させることができると考えた。
【０００７】
しかしながら、誤差アンプの出力端子に単にスイッチ素子を接続してオン・オフさせたのでは、オン・オフの際に他のレギュレータのコンパレータに入力される電圧がヒステリシスを超えるほど変動し、それによって出力電圧が変動してしまう。そのため、従来のレギュレータＩＣを用いたカレントシェア型のスイッチング電源装置においては、電圧の安定性を優先させる場合には、すべてのレギュレータを同時にオンさせ、同時にオフさせるようにせざるを得ないという不具合があることを見出した。なお、誤差アンプの出力端子に接続されたスイッチ素子のオン・オフによって他のレギュレータのコンパレータに入力される電圧が変動する理由については、後に詳しく説明する。
【０００８】
また、システムを動かしながら同一のボードをシステムに実装してそれまで動作していたボードを引き抜いて検査を行なうメンテナンス作業において、レギュレータを搭載したボードを活線挿抜すると、他のボード上のレギュレータの誤差アンプ出力が急に変動する。その結果、レギュレータの出力電圧が変動してしまい、挿抜の際にシステムが誤動作するおそれがあることを見出した。
【０００９】
この発明の目的は、誤差アンプとヒステリシス・コンパレータを有する複数のレギュレータからなるカレントシェア型のスイッチング電源装置において、一部のレギュレータの動作を停止させても出力電圧が変動することがなく安定な電圧を供給できるようにすることにある。
【００１０】
この発明の他の目的は、誤差アンプとヒステリシス・コンパレータを有する複数のレギュレータからなるカレントシェア型のスイッチング電源装置において、負荷に応じて動作させるレギュレータの数を変えるようにしても出力電圧が変動することがなく、それによって電力効率を向上させることができるようにすることにある。
【００１１】
この発明のさらに他の目的は、誤差アンプとヒステリシス・コンパレータを有する複数のレギュレータからなるカレントシェア型のスイッチング電源装置において、レギュレータを搭載したボードの活線挿抜を行なっても出力電圧が変動することがなく、それによって誤動作を引き起こすことなくシステムのメンテナンスを行なえるようにすることにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、各々誤差アンプとヒステリシス・コンパレータを有する複数のレギュレータからなるカレントシェア型のスイッチング電源装置において、各レギュレータＩＣに誤差アンプの出力をチップ外部へ出力するための端子を設け、誤差アンプの出力端子とチップの外部端子との間にスイッチ素子を接続するとともに、該スイッチ素子の制御端子の前段には該スイッチ素子を徐々にオンさせる時定数回路からなるソフトスタート回路を設けるようにしたものである。
【００１３】
上記した手段によれば、負荷の変動に応じて一部のレギュレータの動作を停止したり再起動したりするときに、当該レギュレータの誤差アンプの出力電圧の立ち上がりを緩やかにして誤差アンプの出力電圧の変化で他のレギュレータのヒステリシス・コンパレータの入力が変動するのを防止することができ、これによってレギュレータのオン・オフによるスイッチング電源装置の出力電圧の変動を防止できるようになる。
【００１４】
ここで、望ましくは、複数のレギュレータＩＣの誤差アンプの出力端子同士を接続する配線には安定化用容量素子を接続する。これにより、ヒステリシス・コンパレータの入力を、より安定にさせることができる。
【００１５】
さらに、望ましくは、誤差アンプの出力端子とチップの外部端子との間に設けられるスイッチ素子として、基体に誤差アンプの出力側の電圧が印加されるように形成されたＮチャネルＭＯＳトランジスタを用いる。
【００１６】
これにより、スイッチ素子がオフされている状態でもＭＯＳトランジスタに寄生する基体ダイオードを通して安定化用容量素子側へ電流が流れて、安定化用容量素子を充電させることができ、電源立ち上がり時に誤差アンプの出力がある程度安定してからスイッチ素子をオンさせるように制御する場合に、スイッチ素子がオンされる際の電圧の変化を小さくすることができる。また、誤差アンプの出力がある程度安定してからスイッチ素子をオンさせることで、出力電圧の変動を抑制することができる。
【発明の効果】
【００１７】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、誤差アンプとヒステリシス・コンパレータを有する複数のレギュレータからなるカレントシェア型のスイッチング電源装置において、一部のレギュレータの動作を停止させても出力電圧が変動することがなく、安定な電圧を供給することができるとともに、負荷に応じて動作させるレギュレータの数を変えるようにしても出力電圧が変動することがなく、それによって電力効率を向上させることができる。また、レギュレータを搭載したボードの活線挿抜を行なっても出力電圧が変動することがなく、それによって誤動作を引き起こすことなくシステムのメンテナンスを行なうことができるようになるという効果がある。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の好適な実施例を図面に基づいて説明する。
図１は、本発明を適用したスイッチング電源制御用ＩＣとそれを用いたヒステリシス・カレントモード制御方式の降圧型スイッチング・レギュレータの第１の実施例を示す。なお、特に制限されるものでないが、この実施例においては、図１において一点鎖線２０で囲まれた部分の回路は、単結晶シリコンのような１個の半導体基板上に半導体集積回路として構成されている。
【００１９】
図１において、１０は１２Ｖのような直流電源、２０はスイッチング電源制御用ＩＣ、Ｌ１は電圧変換用コイル、Ｑ１はスイッチング電源制御用ＩＣ２０によりオン、オフ制御されコイルＬ１に電流を流し込むパワーＦＥＴ（電界効果トランジスタ）からなるスイッチング・トランジスタ、Ｄ１は直流電源１０からの電圧が入力される電源電圧端子と接地点との間に前記スイッチング・トランジスタＱ１と直列に逆方向接続された整流用ダイオード、Ｃ１はレギュレータの出力端子ＯＵＴと接地点との間に接続された平滑用コンデンサである。制御用ＩＣ２０の電源電圧Ｖccは上記直流電源１０からの電圧でもよいし、他の直流電源や電圧コンバータからの電圧でもよい。直流電源１０も電池あるいはＤＣ／ＤＣコンバータ、ＡＣ／ＤＣコンバータのいずれであっても良い。
【００２０】
この実施例のスイッチング・レギュレータにおいては、スイッチング・トランジスタＱ１がオンされるとコイルＬ１に直流電源１０からの電流が流されて平滑用コンデンサＣ１が充電され、スイッチング・トランジスタＱ１がオフされるとダイオードＤ１を介してコイルＬ１に電流が流され、直流電源１０の電圧よりも低い例えば１．８Ｖのような直流電圧Ｖoutが発生される。出力端子ＯＵＴと接地点との間にフィードバック制御のため出力電圧Ｖoutを検出する抵抗Ｒ１，Ｒ２が直列形態で接続されているとともに、上記コイルＬ１と並列に直列形態の抵抗Ｒｓおよび容量Ｃｓが接続されている。
【００２１】
この実施例のスイッチング電源制御用ＩＣ２０は、上記抵抗Ｒ１，Ｒ２によりＶoutを分圧した電圧ＶFBと基準電圧源VREF1からの基準電圧Ｖref1とを入力としそれらの電位差に応じた電圧を出力する誤差アンプ２１と、該誤差アンプ２１の出力ＥＡＯと上記抵抗Ｒｓおよび容量Ｃｓの接続ノードＮｓの電位Ｖｎｓとを比較するヒステリシス・コンパレータ２２とを備え、該ヒステリシス・コンパレータ２２の出力を上記スイッチング・トランジスタＱ１のゲートに印加してオン、オフ制御するように構成されている。
【００２２】
スイッチング・トランジスタＱ１がオン、オフ動作されることにより、ヒステリシス・コンパレータ２２から出力されるオン・オフ制御パルスのデューティ比に応じた電流がコイルＬ１より出力される。ここで、ヒステリシス・コンパレータ２２は、非反転入力端子に入力されている電圧が反転入力端子に印加されている基準電圧よりも高い時はしきい値が低く見え、非反転入力端子に入力されている電圧が反転入力端子に印加されている基準電圧よりも低くなるとしきい値が所定の電位だけ高くなるように見えるコンパレータのことである。このような特性を有するコンパレータ回路は公知であるので、具体的な回路の例示と説明は省略する。
【００２３】
また、制御用ＩＣ２０には、上記誤差アンプ２１の出力電圧ＥＡＯをチップ外部へ出力するための外部端子Ｐ１と、該外部端子Ｐ１と上記誤差アンプ２１の出力端子との間に接続されたスイッチＭＯＳトランジスタＳＷ１と、電源電圧端子Ｖccと接地点との間に直列に接続された定電流源ＣＳ０と容量Ｃ０とからなるソフトスタート回路２３とが設けられ、該ソフトスタート回路２３のノードＮ０に上記スイッチＭＯＳトランジスタＳＷ１のゲート端子が接続されている。
【００２４】
なお、特に制限されるものでないが、上記スイッチＭＯＳトランジスタＳＷ１にはＮチャネル型のＭＯＳＦＥＴが用いられ、基体（ウェル領域）に上記誤差アンプ２１の出力側の電圧が印加されるように接続がなされている。また、図１に示すような構成を有するレギュレータを複数個並列接続してカレントシェア型のスイッチング電源装置を構成する場合、前記外部端子Ｐ１には安定化用容量Ｃ２が接続される。
【００２５】
次に、上記ソフトスタート回路２３の動作を説明する。
スイッチング電源制御用ＩＣ２０の電源電圧Ｖｃｃが立ち上がると定電流源ＣＳ０によって容量Ｃ０が充電され、ノードＮ０の電位が徐々に高くなる。そして、ノードＮ０の電位がスイッチＭＯＳトランジスタＳＷ１のしきい値電圧を越えるとＳＷ１がオンされ、誤差アンプ２１の出力ＥＡＯが端子Ｐ１よりチップ外部へ出力されるようになる。
【００２６】
複数のレギュレータからなるカレントシェア型のスイッチング電源装置においては、この端子Ｐ１に、後に説明するように、同様なスイッチング・レギュレータの制御用ＩＣ２０の端子Ｐ１が接続されるため、誤差アンプ２１の出力ＥＡＯが複数のＩＣ間で平均化されてヒステリシス・コンパレータ２２に供給されるようになる。その結果、一部のレギュレータのコイルに集中的に大きな電流が流れるのが回避されるようになる。
【００２７】
また、本実施例では、各スイッチング電源制御用ＩＣ２０内に誤差アンプ２１の出力ＥＡＯをチップ外部へ出力するスイッチＭＯＳトランジスタＳＷ１をソフトスタート回路２３によってゆっくりとオンさせる。そのため、例えばスリープモードから通常動作モードに復帰する際にそれまで停止させていた一部のレギュレータを起動させたり、レギュレータを搭載したボードからスイッチング電源制御用ＩＣ２０を活線挿抜あるいはレギュレータが搭載されているボードを活線挿抜したとしても、他の制御用ＩＣあるいは他のボード上のレギュレータのヒステリシス・コンパレータの入力が急に変動することがなく、出力電圧の変動を防止することができる。
【００２８】
実施例のレギュレータは、起動直後は平滑用容量Ｃ１の充電電圧が低いため、誤差アンプ２１の出力ＥＡＯはかなり高い状態になる。仮にソフトスタート回路２３がないとすると、一部のレギュレータのみ動作していた状態で他の一部のレギュレータを起動させた直後や活線挿抜でレギュレータを搭載したボードをシステムに実装した直後の誤差アンプ２１の出力が高い時点でスイッチＭＯＳトランジスタＳＷ１がオンされてしまうので、誤差アンプ２１の高い出力電圧が外部端子Ｐ１に伝達され、それが他のレギュレータやボードの制御用ＩＣのヒステリシス・コンパレータに入力されて出力電圧が大きく変動してしまうおそれがある。
【００２９】
これに対し、本実施例では、スイッチＭＯＳトランジスタＳＷ１をソフトスタート回路２３によってゆっくりとオンさせるため、スリープモードから通常動作モードに復帰する際にそれまで停止させていた一部のレギュレータを起動させたり、システムを動かしながらレギュレータを搭載した他のボードをシステムに実装したりしても、出力電圧が大きく変動することがない。そのため、電力効率の向上のための一部のレギュレータのオン・オフ制御や、同一のボードをシステムに実装してそれまで動作していたボード自体を引き抜いて検査を行なうメンテナンス作業を、システムの誤動作を回避しつつ安全に実行することができるようになる。
【００３０】
しかもこの実施例では、スイッチ素子ＳＷ１として、基体に誤差アンプの出力側の電圧が印加されるように形成されたＮチャネルＭＯＳトランジスタを用いているため、スイッチ素子ＳＷ１がオフされている状態でもＭＯＳトランジスタに寄生する基体ダイオードを通して安定化用容量Ｃ２側へ電流が流れて、速やかに安定化用容量Ｃ２を充電させることができる。そのため、外部端子Ｐ１同士を接続する配線に安定化用容量Ｃ２が接続してあって、スイッチ素子ＳＷ１をオンさせる前に先に誤差アンプ２１を動作させるシステムでは、スイッチ素子ＳＷ１をオンさせたときに急激に誤差アンプ２１の出力が下がって、出力電圧Ｖoutが大きく変化するのを回避することができる。
【００３１】
図２は、本発明を適用したスイッチング電源制御用ＩＣとそれを用いた降圧型のスイッチング・レギュレータの第２の実施例を示す。
この第２の実施例は、第１の実施例のソフトスタート回路２３の定電流源ＣＳ０および抵抗Ｒ０と直列にスイッチ素子ＳＷ２が接続されているとともに、定電流源ＣＳ０と容量Ｃ０との接続ノードＮ０と接地点との間にスイッチ素子ＳＷ３が接続され、スイッチ素子ＳＷ１は電源監視回路２４からの検出信号ＵＶＬとチップ外部からの制御信号ON/OFFの論理輪をとるＡＮＤゲートＧ１の出力によって、またスイッチ素子ＳＷ３はゲートＧ１の出力をインバータで反転した信号によりオン・オフ制御されるように構成されている。上記電源監視回路２４が監視する電圧は当該レギュレータの出力電圧Ｖoutであるが、レギュレータの出力電圧Ｖoutと電源電圧Ｖccの両方であっても良い。
【００３２】
この実施例では、電源投入直後あるいはオン／オフ制御信号ON/OFFがロウレベルであるレギュレータ非選択時には、ゲートＧ１の出力はロウレベルであり、スイッチ素子ＳＷ２がオフ、ＳＷ３がオンされ、ノードＮ０は接地電位とされる。この状態で、チップ外部からのオン／オフ制御信号ON/OFFがハイレベルに立ち上げられると、誤差アンプ２１およびヒステリシス・コンパレータ２２が動作を開始して出力電圧Ｖoutが次第に高くなる。そして、Ｖoutがあるレベルに達すると電源監視回路２４の検出信号ＵＶＬがハイレベルに変化するため、スイッチＳＷ２がオン、ＳＷ３がオフされ、定電流源ＣＳ０によって容量Ｃ０が充電され、ノードＮ０の電位が徐々に高くなる。
【００３３】
そして、ノードＮ０の電位がスイッチＭＯＳトランジスタＳＷ１のしきい値電圧を越えるとＳＷ１がオンされ、誤差アンプ２１の出力ＥＡＯが端子Ｐ１よりチップ外部へ出力されるようになる。このとき、誤差アンプ２１およびヒステリシス・コンパレータ２２の出力はほぼ安定した状態にあるので、他の制御用ＩＣのヒステリシス・コンパレータに大きな影響を与えたり、他の制御用ＩＣの誤差アンプ２１の出力によりヒステリシス・コンパレータ２２が大きな影響を受けるのが回避される。
【００３４】
一方、レギュレータが動作している状態で、チップ外部からのオン／オフ制御信号ON/OFFがロウレベルに立ち下げられると、ゲートＧ１の出力信号がロウレベルに変化するため、スイッチＳＷ２がオフ、ＳＷ３がオンされ、容量Ｃ０の電荷がリセットされてノードＮ０の電位が接地電位にされる。これによって、スイッチＭＯＳトランジスタＳＷ１が直ちにオフされ、誤差アンプ２１の出力ＥＡＯが端子Ｐ１よりチップ外部へ出力されるのを阻止するようになる。
【００３５】
同様に、オン／オフ制御信号ON/OFFがハイレベルであっても負荷の短絡等の異状によって出力電圧Ｖoutが所定のレベルよりも下がると電源監視回路２４の出力信号ＵＶＬがロウレベルに変化するため、スイッチＳＷ２がオフ、ＳＷ３がオンされ、容量Ｃ０の電荷がリセットされてノードＮ０の電位が接地電位にされる。これによって、スイッチＭＯＳトランジスタＳＷ１が直ちにオフされ、誤差アンプ２１の出力ＥＡＯが端子Ｐ１よりチップ外部へ出力されるのを阻止するようになる。
【００３６】
なお、ＡＮＤゲートＧ１の前段にオン／オフ制御信号ON/OFFによってセットおよびリセットされるＲＳフリップフロップを設け、外部からは制御パルスとしてオン／オフ制御信号を与えるように構成しても良い。また、この第２の実施例では、図１の実施例における整流用ダイオードＤ１の代わりに同期整流用トランジスタＱ２が接続され、スイッチング・トランジスタＱ１と相補的にオン・オフされるように構成されているが、図１の実施例のように整流用ダイオードＤ１を用いるレギュレータを構成するスイッチング電源制御用ＩＣに本実施例を適用することも可能である。
【００３７】
次に、図２の実施例のスイッチング・レギュレータの具体的な動作を、図３のタイミングチャートを用いて説明する。
実施例のスイッチング・レギュレータは、抵抗Ｒｓと容量Ｃｓとの接続ノードＮｓの電位Ｖｎｓがヒステリシス・コンパレータ２２に入力されている誤差アンプ２１の出力ＥＡＯよりも下がるとコンパレータの出力が反転する。すると、ヒステリシス・コンパレータ２２の出力が反転してコイルＬ１に電流を流し込むトランジスタＱ１がオフ状態からオン状態に切り替えられ、これに同期してコイルＬ１に流す電流を減らすように作用するトランジスタＱ２がオン状態からオフ状態に切り替えられる。これにより、トランジスタＱ１を介して電源端子ＶｉｎからコイルＬ１へ電流が流し込まれるようになる。このとき、容量Ｃｓは抵抗Ｒｓを介して充電され、接続ノードＮｓの電位Ｖｎｓが次第に高くなる。
【００３８】
また、ヒステリシス・コンパレータ２２は、そのヒステリシス電圧をＶhysとおくと、接続ノードＮｓの電位ＶｎｓがＥＡＯ＋Ｖhysより高くなると出力が反転する。すると、ヒステリシス・コンパレータ２２の出力が反転してトランジスタＱ１がオン状態からオフ状態に、またこれに同期してトランジスタＱ２がオフ状態からオン状態にそれぞれ切り替えられる。これにより、トランジスタＱ２によってコイルＬ１に流れる電流が減らされるようになる。このとき、容量Ｃｓは抵抗Ｒｓを介して放電され、接続ノードＮｓの電位Ｖｎｓは次第に低くなる。
【００３９】
上記のような動作を繰り返すことにより、コイルＬ１に流れる電流ＩLは、図３（Ａ）のように三角波状に変化する。コイル電流ＩLの増加する期間、減少する期間においてのそれぞれの時間的な変化量は、コイルＬ１のインダクタンスをＬとすると、増加する期間では（Ｖin−Ｖout）／Ｌであり、減少する期間ではＶout／Ｌである。それに対して抵抗Ｒｓの抵抗値をＲ、Ｃｓの電荷を充放電するために流れる電流をＩｃとすると、電流が増加する期間ではＩｃ＝（Ｖin−Ｖout）／Ｒであり、減少する期間ではＩｃ＝Ｖout／Ｒである。よって抵抗ＲｓはＩLの変化量をリニアにノードＮｓに伝えるために用いられる。
【００４０】
これにより、出力電流Ｉoutが一定である定常状態（図３のＴ１，Ｔ３，Ｔ５の期間）では、コイルＬ１にはほぼ安定した電流ＩLが流される。このときレギュレータの出力電圧Ｖoutは、トランジスタＱ１をオン・オフ制御する信号のデューティ比ｔon／（ｔon＋ｔoff）をＮとすると、Ｖout＝Ｎ・Ｖinで表わされる。ここで、ｔonはスイッチのオン期間、ｔoffはオフ期間である。なお、上記トランジスタＱ１およびＱ２を切り替える際には、図３（Ｄ），（Ｅ）のようにそれぞれ所定のデッドタイムΔＴを設けて２つのスイッチが同時にオン状態にされて貫通電流が流れるのを回避するような制御が行なうようにすると良い。
【００４１】
出力電流Ｉoutが増加する遷移状態（Ｔ２）においては、出力電圧Ｖoutが急に下がるのに応じてその電位変化が容量Ｃｓを介して接続ノードＮｓに伝わり、その電位Ｖｎｓが図３（Ｂ）のように急激に下がることによって、トランジスタＱ１をオンさせる時間（Ｑ２のオフ時間）を図３（Ｄ）のように延長させる。また、出力電流Ｉoutが減少する遷移状態（Ｔ４）においては、出力電圧Ｖoutが急に上がるのに応じて接続ノードＮｓの電位Ｖｎｓが上がることによって、図３（Ｄ）のようにトランジスタＱ１をオフさせる時間を延長させるように動作する。
【００４２】
なお、図３には示されていないが、コイルの電流ＩLが減少しているときに出力電流Ｉoutが増加する遷移状態（Ｔ２）に入るとトランジスタＱ１をオフさせる時間（Ｑ２のオン時間）を短縮させ、コイルの電流ＩLが増加しているときに出力電流Ｉoutが減少する遷移状態（Ｔ４）に入るとトランジスタＱ２をオンさせる時間を延長させるように動作する。また、図３では誤差アンプ２１の出力ＥＡＯが一定の状態を示しているが、誤差アンプ２１の出力ＥＡＯは負荷の変動に応じて変化し、それに応じてヒステリシスの波形ＥＡＯ＋Ｖhysも変化する。
【００４３】
図４には、図１または図２の実施例のスイッチング・レギュレータを複数個並列に接続して構成されたカレントシェア型の電源装置を示す。
図４の電源装置は、１つのスイッチング・レギュレータの電流供給能力よりも大きい電流を必要とする負荷に適したシステムである。図４において、符号２００Ａ，２００Ｂ……２００Ｎが付されているのは、図１または図２に示されているような構成を有するスイッチング電源制御用ＩＣ２０とスイッチング・トランジスタＱ１およびＱ２または整流用ダイオードＤ１がセラミック基板のような１つの絶縁基板上に実装された電源モジュールである。
【００４４】
これらの複数のモジュール内の各スイッチング電源制御用ＩＣ２０が１つのコントローラ１００によって制御される。そして、各電源モジュールによって電流が流されるコイルＬ１，Ｌ２，……ＬＮにはこれと直列に電流センス抵抗Ｒs1，Ｒs2，……ＲsNが接続されており、これらのセンス抵抗とコイルとの接続ノードの電圧ＶCS1，ＶCS2,……ＶCSNが対応するモジュールのスイッチング電源制御用ＩＣ２０とコントローラ１００にフィードバックされるとともに、出力端子と接地点との間には電圧検出用の抵抗Ｒ１，Ｒ２が接続され、該抵抗Ｒ１，Ｒ２で分圧された電圧がＶFBとしてすべてのモジュール内のスイッチング電源制御用ＩＣ２０とコントローラ１００にフィードバックされている。
【００４５】
コントローラ１００は、フィードバックされた電圧ＶCS1，ＶCS2,……ＶCSNとＶFBに基づいて該電圧が目標電圧となるとともに、電流センス抵抗Ｒs1，Ｒs2，……ＲsNの端子電圧ＶCS1，ＶCS2,……ＶCSNに基づいて、各コイルＬ１，Ｌ２，……ＬＮに流れる電流が均等になるように各電源モジュール２００Ａ〜２００Ｎのうち動作させるものを決定してオン・オフ制御信号ON/OFF1, ON/OFF2,……ON/OFFNを生成して制御を行なう。これによって、一部のコイルに過大な電流が流れて破損したり特性が劣化したりするのを回避することができるとともに、電力効率を向上させることができる。
【００４６】
各コイルＬ１，Ｌ２，……ＬＮと直列に電流センス抵抗Ｒs1，Ｒs2，……ＲsNを設ける代わりに、図１と同様に、各コイルＬ１，Ｌ２，……ＬＮと並列に直列の抵抗Ｒｓおよび容量Ｃｓを設け、それらの接続ノードＮｓの電位を対応するモジュールのスイッチング電源制御用ＩＣ２０とコントローラ１００にフィードバックさせるように構成しても良い。電流センスのため直列の抵抗Ｒｓと容量Ｃｓを用いると、コイルと直列の抵抗を用いるタイプに比べて電力損失が少ないとともに応答特性がよくなるという利点がある。
【００４７】
図５および図６は、本発明を適用したスイッチング電源制御用ＩＣを用いたスイッチング・レギュレータの他の構成例を示す。このうち、図５は昇圧型のスイッチング・レギュレータの他の構成例を、また図６は負電圧発生用のスイッチング・レギュレータの構成例を示す。同図において、図１や図２と同一の回路や素子には同一の符号を付して重複した説明は省略する。
【００４８】
図５のレギュレータは、図１のレギュレータにおけるスイッチング・トランジスタＱ１の位置にコイルＬ１を接続し、ダイオードＤ１の位置にスイッチング・トランジスタＱ１を、またコイルＬ１の位置にダイオードＤ１を順方向接続した構成とされており、スイッチング・トランジスタＱ１をオンさせて電流を流してコイルＬ１にエネルギーを蓄積した後、Ｑ１をオフさせるとコイルの蓄積エネルギーがダイオードＤ１を介して出力端子側へ電流を流して平滑容量Ｃ１を充電させる。これを繰り返すことで、入力電圧Ｖinよりも高い電圧Ｖoutを発生させることができる。
【００４９】
図６のレギュレータは、図１のレギュレータにおけるダイオードＤ１の位置にコイルＬ１を接続し、コイルＬ１の位置にダイオードＤ１を逆方向接続した構成とされており、スイッチング・トランジスタＱ１をオンさせてコイルＬ１に電流を流した後、Ｑ１をオフさせるとコイルＬ１に流れ続けようとする電流が出力端子側からダイオードＤ１を介して流されることで平滑容量Ｃ１から電荷を引き抜き、負の出力電圧Ｖoutを発生させることができる。
【００５０】
図５および図６において、抵抗ＲLとして示されているのは、実施例のスイッチング・レギュレータからの電圧の供給を受けて動作するＣＰＵのような負荷としての半導体集積回路である。なお、図５および図６には示されていないが、いずれのレギュレータにおいても、図１または図２の実施例の外部端子Ｐ１とスイッチ素子Ｓ１とソフトスタート回路２３が設けられており、それによって同様な効果を得ることができる。
【００５１】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例では、スイッチング・トランジスタＱ１と整流用ダイオードＤ１と検出用抵抗Ｒｓ，Ｒ１，Ｒ２が外付けの素子としてスイッチング電源制御用ＩＣ２０に接続されるように構成されているが、スイッチング・トランジスタＱ１や整流用ダイオードＤ１、検出用抵抗Ｒｓ，Ｒ１，Ｒ２等もオンチップの素子としてＩＣ２０と同一の半導体基板上に形成するようにしても良い。
【００５２】
また、前記実施例では、ソフトスタート回路２３を定電流源ＣＳ０と容量素子Ｃ０とからなる時定数回路で構成しているが、抵抗と容量素子とからなる時定数回路で構成しても良い。さらに、前記実施例では、コイルに電流を流すトランジスタＱ１としてＦＥＴからなるスイッチング・トランジスタを使用しているが、バイポーラ・トランジスタであっても良い。さらに、図１，図２，図５および図６の実施例では、コイルに流れる電流を検出する電流検出用の素子Ｒｓ，Ｃｓをコイルと並列に設けているが、図４のようにコイルと直列に接続された抵抗とするようにしても良い。
【産業上の利用可能性】
【００５３】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるヒステリシスを有するコンパレータを使用したヒステリシス・カレントモード制御方式のスイッチング・レギュレータに適用した場合を説明したが、本発明は誤差アンプとヒステリシスを有するコンパレータを使用したＰＷＭ（パルス幅変調）方式あるいはＰＦＭ（パルス周波数変調）方式のスイッチング・レギュレータにも利用することができる。
【図面の簡単な説明】
【００５４】
【図１】本発明を適用したスイッチング電源制御用ＩＣとそれを用いた降圧型のスイッチング・レギュレータの第１の実施例を示す回路構成図である。
【図２】本発明を適用したスイッチング電源制御用ＩＣとそれを用いた降圧型のスイッチング・レギュレータの第２の実施例を示す回路構成図である。
【図３】図２の実施例のスイッチング・レギュレータにおけるコイル電流ＩLおよび出力電流Ｉoutの変化と、スイッチング・トランジスタＱ１，Ｑ２のオン、オフ・タイミングを示すタイミングチャートである。
【図４】実施例のスイッチング・レギュレータを複数個並列に接続したカレントシェア型の電源装置の構成例を示す回路構成図である。
【図５】スイッチング電源制御用ＩＣを適用した昇圧型のスイッチング・レギュレータの構成例を示す回路構成図である。
【図６】スイッチング電源制御用ＩＣを適用した負電圧発生用のスイッチング・レギュレータの構成例を示す回路構成図である。
【符号の説明】
【００５５】
１０  直流電源
２０  スイッチング電源制御用ＩＣ
２１  誤差アンプ
２２  ヒステリシス・コンパレータ
２３  ソフトスタート回路
【図１】
2006060978.tif 000003
【図２】
2006060978.tif 000004
【図３】
2006060978.tif 000005
【図４】
2006060978.tif 000006
【図５】
2006060978.tif 000007
【図６】
2006060978.tif 000008