(57)【要約】【課題】ダイシング後のアライメントマークや工程モニターマーク等の構造物の剥がれを皆無にでき、さらにはダイシング後に層間絶縁膜の界面を露出させることがない半導体装置の製造方法を提供すること。【解決手段】半導体装置の製造方法は、スクライブラインによって複数の領域に規定される半導体基板上に層間絶縁膜と回路配線を交互に順次形成して複数の半導体装置を一括して形成し、スクライブラインに対応する所定幅の線状領域をエッチングして半導体基板の表面を露出させた後、半導体基板上の全領域を覆うように表面保護膜を形成し、線状領域の所定幅よりも狭い幅を有するダイシングブレードを用いて各半導体装置の各層間絶縁膜の端面に形成された表面保護膜を残しつつスクライブラインをダイシングし個々の半導体装置を得る。【選択図】図５
2006148007.tif 000002
【特許請求の範囲】
【請求項１】
スクライブラインによって複数の領域に規定される半導体基板上に層間絶縁膜と回路配線を交互に順次形成して複数の半導体装置を一括して形成し、スクライブラインに対応する所定幅の線状領域をエッチングして半導体基板の表面を露出させた後、半導体基板上の全領域を覆うように表面保護膜を形成し、線状領域の所定幅よりも狭い幅を有するダイシングブレードを用いて各半導体装置の各層間絶縁膜の端面に形成された表面保護膜を残しつつスクライブラインをダイシングし個々の半導体装置を得ることを特徴とする半導体装置の製造方法。
【請求項２】
ダイシングを行う前に表面保護膜を選択的にエッチングして最上層の層間絶縁膜上に形成された回路配線の一部を露出させる工程を更に備える請求項１に記載の半導体装置の製造方法。
【請求項３】
表面保護膜はオキシナイトライド膜又はシリコン窒化膜と、その上に積層されるＢＰＳＧ膜との積層構造を有する請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
ダイシングブレードは、スクライブラインに対応した線状領域の所定幅よりも１０〜５０μｍ狭い幅を有する請求項１〜３に記載の半導体装置の製造方法。
【請求項５】
請求項１〜４のいずれか１つに記載の半導体装置の製造方法によって製造された半導体装置であって、半導体基板上に交互に順次形成された層間絶縁膜および回路配線と、半導体装置を保護する表面保護膜とを備え、表面保護膜は最上層の層間絶縁膜の表面とその上に形成された回路配線、並びに、各層間絶縁膜の端面を覆うことを特徴とする半導体装置。
【請求項６】
表面保護膜はオキシナイトライド膜又はシリコン窒化膜と、その上に積層されるＢＰＳＧ膜との積層構造を有する請求項５に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の製造方法とその製造方法によって製造された半導体装置に関し、詳しくは、半導体基板上に一括して形成された複数の半導体装置をダイシングブレードによってダイシングして個々の半導体装置を得る半導体装置の製造方法に関する。
【背景技術】
【０００２】
この発明に関連する従来技術としては、スクライブライン上に配置されるアライメントマークを各半導体装置の保護膜と繋がるように形成した後、スクライブラインをダイシングすることにより、ダイシング後に部分的に残るアライメントマークの面積を大きくとり、残ったアライメントマークとその下地との密着力を確保することにより、部分的に残ったアライメントマークがダイシング時にかかる切削水の圧力などによって剥がれたり、捲れることにより後の実装工程で不良を引き起こすことを防止する半導体装置の製造方法が知られている（例えば、特許文献１参照）。
【特許文献１】特開２００３−２８２４８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
一般に、ＩＣやＬＳＩなどの半導体装置は、半導体基板（ウエハ）上に層間絶縁膜と回路配線を交互に順次形成し、半導体基板上の全領域を覆うように表面保護膜を形成した後、スクライブラインに沿ってダイシングを行い個々の半導体装置に分割することにより作製される。
【０００４】
しかし、上述の通り、半導体基板上に層間絶縁膜と回路配線の形成を繰り返して複数の半導体装置が一括して形成されるため、ダイシングされるスクライブラインには層間絶縁膜等の堆積物と、フォトリソ工程で必要となったアライメントマークや、線幅、アライメントずれ、エッチング工程における膜減り量などを測定するために必要となった工程モニターマークなど、半導体基板上に複数の半導体装置を形成するにあたって必要となった様々な構造物が多数配置された状態となっている。
このため、表面保護膜は堆積物と様々な構造物が配置されたままのスクライブライン上に形成されることとなる。
【０００５】
このようなスクライブラインにダイシングブレードを当ててダイシングを行うと、各半導体装置の側面は、複数の層間絶縁膜の端面、すなわち層間絶縁膜の界面が露出した状態となる。
層間絶縁膜の界面は２つの層間絶縁膜が物理的に密着した領域であるため、水分や不純物等の侵入が他の部分よりも起こり易く、物理的、化学的な保護特性が弱くなっている。
水分や不純物が層間絶縁膜の界面から侵入するとデバイス特性の劣化や、回路配線の腐食による断線等が発生する恐れがある。
【０００６】
また、上述のダイシング工程において、スクライブラインに存在する構造物は、その大半がダイシング時に研削されて無くなるが、構造物の一部は層間絶縁膜の界面に残った状態となる。
残った構造物は、ダイシング前よりも下地との接触面積が小さくなり、密着力が低下していることから、ダイシング時にかかる切削水の圧力等の外部応力によって剥がれたり、剥がれかかった状態となり易い。
このような状態のまま後の実装工程へ移されると、実装工程における不良誘発原因の１つとなり得る。
【０００７】
また、仮に、実装工程において問題が発生しなかった場合でも、半導体装置の表面に異物を存在させる可能性が高まるため、半導体装置の信頼性の観点からみて好ましくない。
上述の従来の技術の項で紹介した製造方法では、ダイシング後のアライメントマークや工程モニターマーク等の構造物が剥がれたり捲れたりすることを防止できるが、剥がれたり捲れたりする可能性を皆無にするものではない。
また、層間絶縁膜の界面は露出した状態となるので、上述した水分や不純物の侵入を防ぐことはできない。
【０００８】
この発明は以上のような事情を考慮してなされたものであり、ダイシング後のアライメントマークや工程モニターマーク等の構造物の剥がれを皆無にでき、さらにはダイシング後に層間絶縁膜の界面を露出させることがない半導体装置の製造方法を提供するものである。
【課題を解決するための手段】
【０００９】
この発明は、スクライブラインによって複数の領域に規定される半導体基板上に層間絶縁膜と回路配線を交互に順次形成して複数の半導体装置を一括して形成し、スクライブラインに対応する所定幅の線状領域をエッチングして半導体基板の表面を露出させた後、半導体基板上の全領域を覆うように表面保護膜を形成し、線状領域の所定幅よりも狭い幅を有するダイシングブレードを用いて各半導体装置の各層間絶縁膜の端面に形成された表面保護膜を残しつつスクライブラインをダイシングし個々の半導体装置を得ることを特徴とする半導体装置の製造方法を提供するものである。
【発明の効果】
【００１０】
この発明によれば、スクライブラインに対応する所定幅の線状領域をエッチングして半導体基板の表面を露出させた後に、半導体基板上の全領域を覆うように表面保護膜を形成し、線状領域の所定幅よりも狭い幅を有するダイシングブレードを用いて各半導体装置の各層間絶縁膜の端面に形成された表面保護膜を残しつつスクライブラインをダイシングして個々の半導体装置を得るので、得られた個々の半導体装置は層間絶縁膜の端面が表面保護膜によって覆われた状態となり、水分や不純物が層間絶縁膜の界面から侵入することを防止できる。この結果、デバイス特性の劣化や回路配線の腐食による断線等が防止される。
【００１１】
さらに、スクライブラインに対応する所定幅の線状領域は、ダイシング前に半導体基板の表面が露出するまでエッチングされるので、アライメントマークや工程モニターマーク等の構造物はこのエッチング時に完全に除去されることとなり、ダイシング後に前記構造物が層間絶縁膜の界面から剥がれる可能性を皆無にすることができる。
【００１２】
また、仮に、上記のエッチング時に構造物が完全に除去されていなくても、上述の通り、スクライブラインに対応する線状領域のエッチング後に半導体基板上の全領域を覆うように表面保護膜が形成されるので、層間絶縁膜の端面は表面保護膜によって覆われた状態となり、ダイシングは層間絶縁膜の端面に形成された表面保護膜を残すように行われるので、構造物が剥がれる可能性はやはり皆無となる。
【発明を実施するための最良の形態】
【００１３】
この発明による半導体装置の製造方法は、スクライブラインによって複数の領域に規定される半導体基板上に層間絶縁膜と回路配線を交互に順次形成して複数の半導体装置を一括して形成し、スクライブラインに対応する所定幅の線状領域をエッチングして半導体基板の表面を露出させた後、半導体基板上の全領域を覆うように表面保護膜を形成し、線状領域の所定幅よりも狭い幅を有するダイシングブレードを用いて各半導体装置の各層間絶縁膜の端面に形成された表面保護膜を残しつつスクライブラインをダイシングし個々の半導体装置を得ることを特徴とする。
【００１４】
この発明において半導体基板とは、複数の半導体装置を一括して形成するためのウエハ状のものを意味する。
半導体装置としては、層間絶縁膜の形成が必要となる半導体装置を意味し、例えば、集積回路（ＩＣ）や大規模集積回路（ＬＳＩ）が挙げられる。
【００１５】
また、この発明においてスクライブラインとは、半導体基板（ウエハ）から個々の半導体装置（ＩＣやＬＳＩ）を得るために、ダイシングブレードによってダイシングされる所定幅の線状領域を意味し、各半導体装置の外縁に沿うように規定される。
【００１６】
層間絶縁膜としては、隣接する回路配線を電気的に分離できる絶縁膜であればよく特に限定されるものではないが、誘電率が低く、回路配線との密着性に優れ、化学的・熱的に安定であるものが好ましい。
このような要件を満たす無機材料としては、例えば、酸化シリコン（ＳｉＯ2）、窒化シリコン（Ｓｉ3Ｎ4）、酸窒化シリコン（ＳｉＯＮ）、二酸化シリコンにリンをドープしたＰＳＧ（リンシリケートガラス）、二酸化シリコンにリンとホウ素をドープしたＢＰＳＧ（ホウ素リンシリケートガラス）、二酸化シリコンにフッ素をドープしたＳｉＯＦ（フッ素添加酸化シリコン）などを挙げることができ、有機材料としては、例えば、ポリイミド、有機シロキ酸ポリマーなどを挙げることができる。無機材料からなる層間絶縁膜は、例えば、プラズマＣＶＤ法、熱ＣＶＤ法、高密度プラズマＣＶＤ法、塗布法などによって形成でき、有機材料からなる層間絶縁膜は塗布法によって形成できる。
なお、上記した材料のうち、ＳｉＯＦは誘電率が低いという利点がある一方で、耐水性に課題があったが、この発明では上述の通り、層間絶縁膜の端面が表面保護膜で覆われるので、ＳｉＯＦの利用も可能である。
【００１７】
層間絶縁膜上に形成される回路配線は、例えば、アルミ、銅、若しくは合金としてのアルミ−シリコン、アルミ銅、アルミ−シリコン銅などで形成でき、形成法としては蒸着法、スパッタリング法、ＣＶＤ法などを利用することができる。
【００１８】
スクライブラインに対応した線状領域に対するエッチングは、例えば、ウェットエッチング、反応性イオンエッチング（ＲＩＥ）又はこれらの組合せによって行うことができる。
ダイシングとは、ダイシングブレードをスクライブラインに対応する所定幅の線状領域に当ててスクライブラインを切削し切断することを意味し、ダイシングブレードの幅は前記線状領域の幅よりも狭いものが用いられる。
【００１９】
この発明による半導体装置の製造方法は、ダイシングを行う前に表面保護膜を選択的にエッチングして最上層の層間絶縁膜上に形成された回路配線の一部を露出させる工程を更に備えることが好ましい。
このような工程をさらに備えれば、ダイシングを行って個々の半導体装置を得る前に、外部の回路と接続するための電極部（電極パッド）を複数の半導体装置に対して一括して形成できるため、半導体装置の生産性を向上させることができる。
【００２０】
また、この発明による半導体装置の製造方法において、表面保護膜はオキシナイトライド膜（酸窒化膜）又はシリコン窒化膜と、その上に積層されるＢＰＳＧ（ホウ素リンシリケートガラス）膜との積層構造を有していることが好ましい。
というのは、オキシナイトライド膜は、電気的信頼性と不純物の拡散ストッパ性に優れ、また、シリコン窒化膜はＮａイオンやＨ2Ｏに対する耐透過性に優れ、その上に積層されるＢＰＳＧ膜は軟化点が低いのでリフローによって平坦化し易いからである。
しかしながら、この発明において表面保護膜は、上記の構成に限られるものではなく、公知の様々なものを用いることができる。
【００２１】
また、この発明による半導体装置の製造方法において、ダイシングブレードは、スクライブラインに対応した線状領域の所定幅よりも１０〜５０μｍ狭い幅を有することが好ましい。
というのは、この発明では上述の通り、各層間絶縁膜の端面に形成された表面保護膜を残しつつダイシングを行うので、線状領域の所定幅とダイシングブレードの幅の差が１０μｍ未満であると、ダイシングブレードの位置決め精度が厳しくなるからである。
一方、線状領域の所定幅とダイシングブレードの幅の差が５０μｍあれば、ダイシング後の各半導体装置において、層間絶縁膜の端面から半導体基板の端までに２５μｍの十分な余裕を確保できるので、これ以上薄いダイシングブレードを用いることはダイシングブレードの耐久性等に点からみてあまり意味がない。
【００２２】
この発明は、別の観点からみると、上述のこの発明による半導体装置の製造方法によって製造された半導体装置であって、半導体基板上に交互に順次形成された層間絶縁膜および回路配線と、半導体装置を保護する表面保護膜とを備え、表面保護膜は最上層の層間絶縁膜の表面とその上に形成された回路配線、並びに、各層間絶縁膜の端面を覆うことを特徴とする半導体装置を提供するものでもある。
【００２３】
この発明による上述の半導体装置において、表面保護膜はオキシナイトライド膜又はシリコン窒化膜と、その上に積層されるＢＰＳＧ膜との積層構造を有していることが好ましい。その理由は上述の通りである。
【００２４】
以下、図面に示す実施例に基づいてこの発明を詳細に説明する。
【実施例】
【００２５】
この発明の実施例による半導体装置の製造方法とそれによって得られる半導体装置について図１〜５に基づいて説明する。
図１および図２はこの発明の実施例による半導体装置の製造方法において半導体基板上に半導体装置を製造する工程を示す説明図であり図１は半導体基板を平面的に見た状態を示し、図２は半導体基板を断面的に見た状態を示している。図３はスクライブラインに対応する線状領域をエッチングする工程を示す説明図、図４は表面保護膜の形成工程を示す説明図、図５はダイシングブレードを用いてスクライブラインに対応する線状領域をダイシングする工程を示す説明図である。
【００２６】
概して、実施例による半導体装置の製造方法は、スクライブライン２０によって複数の領域に規定される半導体基板１上に層間絶縁膜３，５，７と回路配線（図示せず）を交互に順次形成して複数の半導体装置１００を一括して形成する工程（図１および図２参照）と、スクライブライン２０に対応する所定幅の線状領域２０ａをエッチングして半導体基板１の表面を露出させる工程（図３参照）と、半導体基板１上の全領域を覆うように表面保護膜１１を形成する工程（図４参照）と、線状領域の所定幅Ｗ１よりも狭い幅Ｗ２を有するダイシングブレード３０を用いて各半導体装置１００の各層間絶縁膜３，５，７の端面に形成された表面保護膜１１を残しつつスクライブライン２０をダイシングし個々の半導体装置１００を得る工程（図５参照）とを備えている。
【００２７】
以下、順を追って詳しく説明する。
まず、図１および図２に示されるように、半導体基板１上に層間絶縁膜３，５，７と回路配線（図示せず）の形成を交互に順次繰り返し、複数の半導体装置１００を作製した後、半導体基板１の全領域にレジスト８を形成し、フォトリソ工程とエッチング工程によりスクライブライン２０とする線状領域のみを所定の幅Ｗ１で開口させる。
なお、スクライブライン２０に対応する線状領域２０ａには半導体装置１００を作製するにあたって必要となったアライメントマーク、工程モニターマーク等の各種マーク２，４，６が、半導体基板１上、或いは層間絶縁膜３，５上に形成されたままとなっている。
また、層間絶縁膜の材料としては、酸化シリコン、窒化シリコン、酸窒化シリコン、ＰＳＧ、ＢＰＳＧなど公知の材料から選択できるが、この発明では図５に示されるように、層間絶縁膜３，５，７の界面Ａが表面保護膜１１によって保護されるので、誘電率が低い点で優れるものの耐水性に課題があったＳｉＯＦの採用も可能である。
【００２８】
次いで、図３に示されるように、反応性イオンエッチング（ＲＩＥ）、ウェットエッチング、又はＲＩＥとウェットエッチングの組合せを利用し、半導体基板１の表面が露出するまで、スクライブライン２０に対応する線状領域２０ａをエッチングし、その後、不要となったレジスト８（図２参照）を除去する。
なお、ＲＩＥでエッチングを行う場合には、エッチングチャンバー内にＯ2を７ｓｃｃｍとＣＨＦ3を１２ｓｃｃｍ程度の流量で導入し、チャンバー内の圧力を２Ｐａに制御しながら２３０Ｗ程度のＲＦ出力で放電を発生させ、６０分程度エッチングを実施すればよい。
これにより、図２に示されていた、スクライブライン２０に対応する線状領域２０ａの層間絶縁膜３，５，７と半導体装置１００の製造工程で必要となった各種マーク２，４，６が除去される。
【００２９】
次いで、図４に示されるように、半導体基板１上の全領域を覆うようにオキシナイトライド膜９（又はシリコン窒化膜）を１〜３μｍ程度の膜厚で成膜し、さらにその上にＢＰＳＧ膜１０を１〜３μｍ程度の膜厚で形成して表面保護膜１１とする。
【００３０】
この後、最上層の層間絶縁膜７とその上に形成された回路配線を覆うようにレジストを形成し、フォトリソ工程とエッチング工程により表面保護膜の一部をエッチングし、前記回路配線中の電極パッド部のみを露出させた後、不要となったレジストを除去する。ここで留意されたいのは、上述の表面保護膜のエッチング工程において、除去されるのは電極パッド部に対応する部位のみであり、各半導体装置１００の各層間絶縁膜３，５，７の端面に形成された表面保護膜１１は除去されない点である。
なお、電極パッド部を露出させるために行われる上記のフォトリソ工程においては、スクライブライン２０に対応する線状領域２０ａのエッチング後も半導体基板１上に存在する半導体基板１を加工することにより形成されたアライメントマーク（図示せず）が利用される。
【００３１】
半導体装置１００の種類によっては、上記工程の後、さらにポリイミドを塗布し、後のパッケージング工程における応力緩和を図ってもよいが、この実施例ではポリイミドは塗布しない。
【００３２】
次いで、図５に示されるように、スクライブライン２０に対応する線状領域２０ａの幅Ｗ１（１００μｍ）よりも１０μｍ以上狭い幅Ｗ２を有するダイシングブレード３０、すなわち９０μｍ以下の幅Ｗ２を有するダイシングブレード３０を用い、各層間絶縁膜３，５，７の端面に形成された表面保護膜１１を残しつつスクライブライン２０に対応する線状領域２０ａをダイシングする。
【００３３】
以上の工程により得られた個々の半導体装置１００は、層間絶縁膜３，５，７の端面に表面保護膜１１が形成されていることから、層間絶縁膜３，５，７の界面Ａも露出しておらず、層間絶縁膜３，５，７の界面Ａからの水分や不純物の侵入が防止されている。
また、上述の通り、スクライブライン２０に対応する線状領域２０ａは、ダイシング前にエッチングされることから、スクライブライン２０は複数の半導体装置を一括して製造するにあたって必要となったアライメントマークや工程モニターマーク等の各種マーク２，４，６が前記エッチングの際に完全に除去されている。
このため、上述のダイシング時に前記各種マーク２，４，６が層間絶縁膜３，５，７の界面から剥がれる可能性も当然皆無であり、後の実装工程における不良誘発が防止されている。
【図面の簡単な説明】
【００３４】
【図１】この発明の実施例による半導体装置の製造方法において半導体基板上に半導体装置を製造する工程を示す説明図であり半導体基板を平面的に見た状態を示している。
【図２】図１に対応する説明図であり半導体基板を断面的に見た状態を示している。
【図３】スクライブラインに対応する線状領域をエッチングする工程を示す説明図である。
【図４】表面保護膜の形成工程を示す説明図である。
【図５】ダイシングブレードを用いてスクライブラインに対応する線状領域をダイシングする工程を示す説明図である。
【符号の説明】
【００３５】
１・・・半導体基板
２，４，６・・・各種マーク
３，５，７・・・層間絶縁膜
８・・・レジスト
９・・・オキシナイトライド膜
１０・・・ＢＰＳＧ膜
１１・・・表面保護膜
２０・・・スクライブライン
２０ａ・・・線状領域
３０・・・ダイシングブレード
１００・・・半導体装置
Ｗ１・・・線状領域の幅
Ｗ２・・・ダイシングブレードの幅
Ａ・・・層間絶縁膜の界面
【図１】
2006148007.tif 000003
【図２】
2006148007.tif 000004
【図３】
2006148007.tif 000005
【図４】
2006148007.tif 000006
【図５】
2006148007.tif 000007