(57)【要約】【課題】被加工層がウエットプロセスに適さない材料、またはエッチングシフト量の多い材料を含んで構成されている場合であっても、高精度に被加工層を加工することを可能とするパターニング方法を提供する。【解決手段】抵抗層１３上にレジスト層Ｒを形成したのち、そのレジスト層Ｒを加工することにより、所定の平面形状を有するフォトレジスト層パターンを形成する工程と、抵抗層１３の露出領域とフォトレジスト層パターンとを覆うように混合層１６Ｂ（被加工層）を形成する工程と、フォトレジスト層パターンを混合層１６Ｂのうちその上に形成された部分と共に抵抗層１３の表面から物理的に剥離するリフトオフ処理を行って混合層１６Ｂを加工することにより、その剥離後の残余領域にカソード素子１６（電子放出層，被加工層パターン）を形成する工程とを含む。【選択図】  図３
2006156305.tif 000002
【特許請求の範囲】
【請求項１】
基体上に、所定の平面形状を有するフォトレジスト層パターンを形成する工程と、
前記基体の露出領域と前記フォトレジスト層パターンとを覆うように被加工層を形成する工程と、
前記フォトレジスト層パターンをその上の被加工層と共に前記基体の表面から物理的に剥離するリフトオフ処理を行うことにより、その剥離後の残余領域に被加工層パターンを形成する工程と
を含むことを特徴とするパターニング方法。
【請求項２】
ドライフィルムレジストを用いて前記フォトレジスト層パターンを形成する
ことを特徴とする請求項１に記載のパターニング方法。
【請求項３】
スプレー法を用いて前記被加工層を形成する
ことを特徴とする請求項１に記載のパターニング方法。
【請求項４】
前記被加工層パターンを、カーボンナノチューブまたはカーボンナノファイバとバインダ材料とを含むインク状の材料で構成する
ことを特徴とする請求項１に記載のパターニング方法。
【請求項５】
前記被加工層パターンを、電界放出素子におけるカソード素子として形成する
ことを特徴とする請求項４に記載のパターニング方法。
【請求項６】
前記被加工層パターンを、有機発光素子における発光層として形成する
ことを特徴とする請求項１に記載のパターニング方法。
【請求項７】
カソード電極層の上に、所定の平面形状を有するフォトレジスト層パターンを形成する工程と、
前記カソード電極層の露出領域と前記フォトレジスト層パターンとを覆うように、カーボンナノチューブまたはカーボンナノファイバとバインダ材料とを含む混合材料からなる混合層を形成する工程と、
前記フォトレジスト層パターンをその上の混合層と共に前記カソード電極層の表面から物理的に剥離するリフトオフ処理を行うことにより、その剥離後の残余領域に前記混合材料からなる電子放出層を形成する工程と
を含むことを特徴とする電界放出素子の製造方法。
【請求項８】
前記電子放出層を焼成して固化させる工程をさらに含む
ことを特徴とする請求項７に記載の電界放出素子の製造方法。
【請求項９】
前記電子放出層を第１の温度で焼成したのち、前記第１の温度より高温の第２の温度で焼成して固化させる
ことを特徴とする請求項８に記載の電界放出素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リフトオフ処理を行うことによりパターニングを行う方法および電界放出素子を製造する方法に関する。
【背景技術】
【０００２】
近年、画像表示装置に使用される平面状のディスプレイパネルの一つとして、フィールドエミッションディスプレイ（電界放出型ディスプレイ：以下、ＦＥＤと呼ぶ。）と呼ばれるものが開発されている。このＦＥＤは、ブラウン管( ＣＲＴ) と同様に、電子放出源から真空中に放った電子を蛍光体層を配した発光面に衝突させて発光させることを原理とすることから、明るくてコントラストの高いフラットパネルディスプレイを実現することができる。ただし、ブラウン管では、通常、単一の電子放出源が発光面から十数〜数十ｃｍ離れた位置に配置されるのに対し、ＦＥＤでは発光面から数ｍｍ程度離れた位置に複数の電子放出源がマトリクス状に配置される点でその基本構造が異なる。
【０００３】
ここで、一般的なＦＥＤの基本構造とその動作についてより具体的に説明する。ＦＥＤは、カソード電極、ゲート電極およびアノード電極が所定の間隔でこの順に配置された３極構造体を有しており、カソード電極上に電子放出源としてのカソード素子が選択的に設けられている。ゲート電極にはカソード素子と対向する部分にゲートホールが設けられており、カソード電極とゲート電極との電位差を所定の大きさ以上とすることによりカソード素子から電子を放出させ、アノード電極の蛍光体層に衝突させるようになっている。
【０００４】
近年、このカソード素子の材料として、カーボンナノチューブ（ＣＮＴ）やカーボンナノファイバ等の繊維状材料を用いる方法が提案されている（特許文献１〜３）。この方法では、通常、カソード素子の表面には、繊維状材料からなる複数の突起部が形成される。
【０００５】
【特許文献１】特開２００３−１６８３５５号公報
【特許文献２】特開２００３−３０３５４０号公報
【特許文献３】特開２００３−２２９０４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、上記のような繊維状材料を用いたカソード素子を形成する方法として、例えば以下の第１の方法が考えられる。まず、ＣＶＤ（Chemical Vapor Deposition ；化学気相成長）法、アーク放電法またはレーザアブレーションなどによりＣＮＴを生成する。続いて、得られたＣＮＴをＩＴＯ（Indium Tin Oxide；酸化インジウムスズ）などのペーストに混合して混合材料を調製する。次に、この混合材料をスプレー法、スラリー法またはスクリーン印刷法などによりカソードに塗布して混合層を形成したのち、プリベイクを行う。そして、プリベイクされた混合層の表面にフォトレジスト層を塗布したのち、露光・現像によるパターニングを行い、そのパターニングされたフォトレジスト層をマスクとして、混合材料に対してドライ（またはウエット）エッチングを行う。その後、フォトレジスト層を薬液により除去する。最後に、パターニングされた混合層をポストベイクしたのち、表面処理をしてＣＮＴを露出・配向させる。このようにして、繊維状材料を用いたカソード素子が形成される。
【０００７】
しかしながら、この方法では、パターニングされた混合層をポストベイクして固化する前に薬液処理が行われるので、薬液に溶解しやすい材料を混合層に用いた場合には、薬液処理の際に混合層が溶解してしまう。また、エッチングシフト量の多い材料を混合層に用いた場合には、混合層をドライ（またはウエット）エッチングにより加工すると加工精度が低下してしまう。ここで、エッチングシフトとは、局所的なオーバーエッチにより所望の設計寸法からずれてしまうことを意味する。このため、特にパターニング精度が要求される場合には、薬液に溶解しやすい材料やエッチングシフト量の多い材料を混合層に用いることはできない。また、ドライ（またはウエット）エッチングにより下地の材料にダメージを与える虞もあるので、ドライ（またはウエット）エッチングによりダメージを受けにくい材料を下地として選択することが必要となる。
【０００８】
そこで、以下の２つの方法により繊維状材料を用いたカソード素子を形成することが考えられる。
【０００９】
第２の方法では、上記と同様にして調整された混合材料をスプレー法、スラリー法またはスクリーン印刷法などにより、パターニングされたフォトレジスト層の上に塗布して混合層を形成する。続いて、薬液によるリフトオフ処理により、混合層で覆われたフォトレジスト層を除去する。その後、混合層を（ポストベイクと同様の条件で）ベイクしたのち、表面処理をしてＣＮＴを露出・配向させる。
【００１０】
第３の方法では、カソード上の所定の位置にメタルマスクを配置したのち、上記と同様の混合材料を真空蒸着して混合層を形成する。その後、混合層を（ポストベイクと同様の条件で）ベイクしたのち、表面処理をしてＣＮＴを露出・配向させる。
【００１１】
しかしながら、第２の方法では、下地の材料にダメージを与える虞はないものの、混合層をプリベイクすることなく薬液処理が行われるので、要求されるパターニング精度について論じるまでもなく、薬液に溶解しやすい材料やエッチングシフト量の多い材料を混合材料に用いることは不可能である。また、第３の方法では、このような問題は生じないが、メタルマスクの位置合わせが容易でなく、かつ加工精度が低い。
【００１２】
本発明はかかる問題点に鑑みてなされたものであり、その目的は、被加工層がウエットプロセスに適さない材料、またはエッチングシフト量の多い材料を含んで構成されている場合であっても、高精度に被加工層を加工することを可能とするパターニング方法を提供することにある。
【課題を解決するための手段】
【００１３】
本発明のパターニング方法は、基体上に、所定の平面形状を有するフォトレジスト層パターンを形成する工程と、基体の露出領域とフォトレジスト層パターンとを覆うように被加工層を形成する工程と、フォトレジスト層パターンをその上の被加工層と共に基体の表面から物理的に剥離するリフトオフ処理を行うことにより、その剥離後の残余領域に被加工層パターンを形成する工程とを含むものである。
【００１４】
本発明の電界放出素子の製造方法は、カソード電極層の上に、所定の平面形状を有するフォトレジスト層パターンを形成する工程と、カソード電極層の露出領域とフォトレジスト層パターンとを覆うように、カーボンナノチューブまたはカーボンナノファイバとバインダ材料とを含む混合材料からなる混合層を形成する工程と、フォトレジスト層パターンをその上の混合層と共にカソード電極層の表面から物理的に剥離するリフトオフ処理を行うことにより、その剥離後の残余領域に混合材料からなる電子放出層を形成する工程とを含むものである。
【００１５】
本発明のパターニング方法および電界放出素子の製造方法では、フォトレジスト層パターンをその上の被加工層（混合層）と共に基体の表面から物理的に剥離するリフトオフ処理が行われる。すなわち、被加工層（混合層）に対して、ドライな状態でリフトオフ処理が行われる。そのため、被加工層（混合層）がウエットプロセスに適さない材料、またはエッチングシフト量の多い材料を含んで構成されている場合であっても、被加工層（混合層）を所望の形状に加工することができる。
【００１６】
ここで、基体は、基板そのもの、あるいは基板上に何らかの層が１層または複数層形成されている場合にはその基板およびその上の層の全体を指す。また、フォトレジスト層は、光や電子ビーム等のエネルギービームの照射によって感光する性質を持った層である。
【発明の効果】
【００１７】
本発明のパターニング方法または電界放出素子の製造方法によれば、フォトレジスト層パターンをその上の被加工層（混合層）と共に基体の表面から物理的に剥離するリフトオフ処理を行うようにしたので、ドライな状態で被加工層（混合層）を加工することができる。それにより、被加工層（混合層）がウエットプロセスに適さない材料や、エッチングシフト量の多い材料を含んで構成されている場合であっても、高精度に加工することができる。すなわち、ウエットプロセスに適さない材料や、エッチングシフト量の多い材料をも加工対象の材料として選択することができる。しかも、ドライな状態で加工することから、ウエットプロセスによる場合に比べて、製造プロセスを簡素化することができる。
【００１８】
特に、被加工層パターンが電界放出素子におけるカソード素子や有機発光素子における発光層である場合には、それらの構成材料の選択の幅を広げることができることから、電界放出特性または発光特性の良い材料を用いることができる可能性があり、この結果、輝度レベルを向上させることも可能となる。しかも、カソード素子や発光層を高精度に加工することができることから、カソード素子や発光層の形状のばらつきによる輝度むらを抑制し、輝度の均一性を向上させることも可能になる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の一実施の形態について、図面を参照して詳細に説明する。
【００２０】
図１は、本実施の形態に係る電界放出素子１の概略構成を表したものであり、電界放出素子１の、行方向（Ｘ軸）および列方向（Ｙ軸）に対して垂直な面で切断した切断面を示す。また、図２は、電界放出素子１の一部分を拡大して斜視的に表したものである。なお、本実施の形態では、パッシブ型の駆動方法が用いられる電界放出素子１を例にして説明する。また、本実施の形態にかかる電界放出素子１の製造方法は、電界放出素子１によって具現化されるので、以下、併せて説明する。
【００２１】
電界放出素子１は、カソードパネル１０とアノードパネル２０とを所定の間隔を介して対向配置すると共に、それらのパネル１０，２０を枠体３０によって一体的に組み付けることにより形成されている。
【００２２】
カソードパネル１０は、支持基板１１、カソード電極層１２、抵抗層１３、絶縁層１４、ゲート電極層１５およびカソード素子１６によって構成されている。
【００２３】
支持基板１１上には、Ｙ軸方向に延在する複数のカソード電極層１２が形成されており、そのカソード電極層１２上には、抵抗層１３が形成されている。カソード電極層１２および抵抗層１３は、絶縁層１４により覆われている。絶縁層１４上には、Ｘ軸方向に延在する複数のゲート電極層１５が形成されている。なお、本実施の形態では、カソード電極層１２がｍ列分、ゲート電極層１５がｎ行分マトリクス状に配列されているものとする。ここで、ｍ，ｎは正の整数である。
【００２４】
Ｚ軸方向から見て、カソード電極層１２とゲート電極層１５とが交差する箇所が電子放出領域１７であり、個々の画素を構成する。電子放出領域１７におけるゲート電極層１５および絶縁層１４には、それらを貫通する孔１６Ａ，１４Ａを含んで構成されたゲートホール１８が所定の間隔で複数個形成されている。なお、複数のゲートホール１８は、１画素中に図１に示したような格子状に形成されていなくてもよく、例えばＸ軸方向またはＹ軸方向に１列だけ形成されていてもよい。抵抗層１３のうち、ゲートホール１８の底部に相当する部分の表面には、カソード素子１６（電子放出層，被加工層パターン）が形成されている。また、カソード素子１６の表面には突起部１６Ａが複数配置されており、その突起部１６Ａとカソード電極層１２とは、カソード素子１６および抵抗層１３を介して電気的に接続されている。
【００２５】
一方、アノードパネル２０は、透明基板２１、蛍光体層２２、ブラックマトリクス２３およびアノード電極層２４によって構成されている。
【００２６】
透明基板２１上には、電子放出領域１７と対向することとなる箇所に対応して、Ｙ軸方向に延在する複数の蛍光体層２２が形成されており、隣接する帯状の蛍光体層２２の間には、ブラックマトリクス２３が配置されている。蛍光体層２２は、Ｒ（赤）用の蛍光体層２２Ｒ、Ｇ（緑）用の蛍光体層２２ＧおよびＢ（青）用の蛍光体層２２Ｂからなり、Ｘ軸方向に２２Ｒ，２２Ｇ，２２Ｂの順に繰り返し配置されている。蛍光体層２２およびブラックマトリクス２３上のうち、少なくとも電子放出領域１７と対向することとなる領域にアノード電極層２４が形成されている。
【００２７】
上記のカソードパネル１０およびアノードパネル２０は、それぞれの外周部（周縁部）で枠体３０を介して接合されており、枠体３０を接合することによって形成された空間は、真空状態になっている。なお、カソードパネル１０およびアノードパネル２０における外周部から離れた領域での間隔を保持するために、カソードパネル１０とアノードパネル２０とが対向する領域に、スペーサ（図示せず）が配置されている。
【００２８】
このように、電界放出素子１は、カソード電極層１２、ゲート電極層１５、アノード電極層２４を含んで構成した３極構造体により構成されている。なお、電界放出素子１は、上述のように、蛍光体層２２として、２２Ｒ，２２Ｇおよび２２Ｂを用いることで、カラー表示を行うことが可能であるが、本実施の形態では、説明を簡略化するため、特にカラー表示における各色を区別することなく説明する。
【００２９】
ここで、支持基板１１は、絶縁性を有する材料により構成されており、例えば厚さ１．１ｍｍのガラス基板により構成されている。カソード電極層１２は、導電性を有する材料により構成されており、例えば厚さ０．２μｍのクロム（Ｃｒ）により構成されている。抵抗層１３は、所定の抵抗値を有する材料により構成されており、例えば厚さ０．２μｍのＳｉＣＮにより構成されている。
【００３０】
絶縁層１４は、カソード電極層１２およびカソード素子１６と、ゲート電極層１５とを絶縁することができる材料により構成されており、例えば厚さ７μｍのＳｉＯ2 またはＳｉＮにより構成されている。ゲート電極層１５は、めっきに適した導電性を有する材料により構成されており、例えば厚さ０．１μｍのクロム（Ｃｒ）により構成されている。なお、絶縁層１４およびゲート電極層１５には、ゲートホール１８の底部と対向する領域に、後述のゲートホール１８の底部の直径とほぼ同一の直径の孔１４Ａ，１６Ａがそれぞれ形成されている。
【００３１】
カソード素子１６は、繊維状材料とバインダ材料とを含んだ混合材料により構成されており、例えば厚さ０．３μｍにより構成されている。繊維状材料は、量子トンネル効果によって電子がエネルギー障壁を突き抜けることが容易な材料であればよく、例えば平均長さが１μｍ、平均直径が１ｎｍのカーボンナノチューブ（ＣＮＴ）またはカーボンナノファイバの粉末により構成されている。また、バインダ材料は、導電性ペーストであれば良く、例えば有機スズおよび有機インジウムなどの熱分解性有機金属、または塩化インジウムなどの金属塩などにより構成されている。また、カソード素子１６の表面に形成された突起部１６Ａは、カソード素子１６の内部から表面に突き出た繊維状材料を含んで構成されている。
【００３２】
透明基板２１は、透明性・絶縁性を有する材料により構成されており、例えば厚さ２．８ｍｍのガラス基板により構成されている。蛍光体層２２は、例えばＣＲＴの蛍光面の材料として一般的に使用されているＹ2 Ｏ2 Ｓ（赤用）、ＺｎＳ（緑用）、ＺｎＳ（青用）などにより構成されており、ブラックマトリクス２３は、例えば酸化クロムにより構成されている。アノード電極層２４は、透明性・導電性を有する材料により構成されており、例えば厚さ０．２μｍのクロムにより構成されている。
【００３３】
続いて、本実施の形態の電界放出素子１の作用について説明する。
【００３４】
本実施の形態の電界放出素子１では、カソード電極層１２に対して、ゲート電圧Ｖｇと比べて相対的に負の電圧であるカソード電圧Ｖｃが印加される。また、ゲート電極層１５に対して、カソード電圧Ｖｃと比べて相対的に正の電圧であるゲート電圧Ｖｇが印加される。また、アノード電極層２４に対して、ゲート電圧Ｖｇよりも更に高い正の電圧が印加される。
【００３５】
かかる電界放出素子１において、実際に画像の表示を行う場合には、カソード電極層１２に映像信号としてのカソード電圧Ｖｃ（画素電圧）を入力し、ゲート電極層１５に走査信号としてのゲート電圧Ｖｇ（走査電圧）を入力する。そして、アノード電極層２４にアノード電圧Ｖｅ（電子引出電圧）を入力する。なお、上記とは逆に、カソード電極層１２に走査信号としてのカソード電圧Ｖｃ（走査電圧）を入力し、ゲート電極層１５に映像信号としてのゲート電圧Ｖｇ（画素電圧）を入力してもよい。
【００３６】
ここで、上記の画素電圧の印加方法は、印加電圧の大きさを変化させて階調表示を行うアナログ駆動であってもよいし、印加電圧の印加時間を変化させて階調表示を行うデジタル駆動であってもよい。
【００３７】
これにより、カソード電極層１２とゲート電極層１５との間に電圧が印加されて、突起部１６Ａの先端部に電界が集中する。その結果、量子トンネル効果によって電子がエネルギー障壁を突き抜けて突起部１６Ａの先端部からゲートホール１８の外へと放出される。こうして放出された電子は、アノード電極層２４とゲート電極層１５との間の電位差Ｖｓをその最短距離Ｄで割った平均電界Ｅｓ（＝Ｖｓ／Ｄ）の大きさに応じてアノードパネル２０側に引き付けられて、透明基板２１上の蛍光体層２２（２２Ｒ，２２Ｇ，２２Ｂ）に衝突する。その結果、蛍光体層２２が電子の衝突により励起されて発光する。さらに、この発光位置を画素単位で制御することにより、表示パネル上に所望の画像を表示することができる。
【００３８】
続いて、本発明の実施形態に係るパターンニング方法を利用して電界放出素子１を製造する方法について説明する。
【００３９】
先ず、図３（Ａ）に示すように、カソードパネル１０のベースとなる支持基板１１上に、例えばスパッタリング法により、例えば厚さ０．２μｍの、クロム（Ｃｒ）からなるカソード電極層１２を形成する。
【００４０】
次に、図３（Ｂ）に示すように、カソード電極層１２の全面に、例えばスパッタリング法により、例えば厚さ０．２μｍのＳｉＣＮからなる抵抗層１３を形成する。
【００４１】
次に、抵抗層１３（支持基板１１上にカソード電極層１２および抵抗層１３がこの順に積層された基体）の上に、リフトオフ処理における犠牲層として、支持基板１１の面積より大きいドライフィルムからなるレジスト層Ｒを貼り合わせる。ドライフィルムとして、例えば東京応化製のオーディルＢ４１０を利用することができる。続いて、このレジスト層Ｒをフォトリソグラフィ技術によってパターニングすることにより、抵抗層１３の表面のうち、例えばゲートホール１８の底部に対応する領域以外の領域を露光する。次に、例えばウェットエッチング法により、露光された部分以外のレジスト層Ｒを除去して、図３（Ｃ）に示すように、抵抗層１３の表面のうち、例えば外径がゲートホール１８の底部に対応する領域を露出させ、フォトレジスト層パターンを形成する。
【００４２】
次に、混合層１６Ｂを構成する混合材料を作る。まず、バインダ材料と繊維状材料とを混合する。ここで、バインダ材料として、例えば有機スズおよび有機インジウム、または塩化インジウムなどの金属塩を利用することができる。繊維状材料として、例えば平均直径１ｎｍ、平均長さ１μｍのＣＮＴまたはカーボンナノファイバの粉末を利用することができる。次に、これを以下の条件で揮発性溶液（例えば、酢酸ブチル）中に分散させて混合材料を作る。その際、繊維状材料の分散性を向上させるために分散剤（例えば、ドデチル硫酸ナトリウム）を上記の混合材料と混合する。また、超音波処理を行って、繊維状材料の分散性をさらに向上させもよい。また、他の添加剤を混ぜることも可能である。
【００４３】
（混合材料の生成条件の一例）
有機スズおよび有機インジウム：１０〜５０質量％
酢酸ブチル：３０〜８０質量％
ドデチル硫酸ナトリウム：０．１〜５質量％
ＣＮＴ：０．００１〜２０質量％
【００４４】
続いて、図３（Ｄ）に示すように、上記の混合材料を抵抗層１３の露出部およびレジスト層Ｒの表面に塗布して混合層１６Ｂ（被加工層）を形成する。ここで、レジスト層Ｒの表面に混合材料を塗布する方法としては、例えばドライスプレー法、スラリー法またはスクリーン印刷法などが挙げられる。なお、ドライスプレー法とは、常温よりも高い温度（例えば、５０℃）の雰囲気中で材料を表面にスプレーする方法であり、この方法を用いた場合には、表面にスプレーした材料を瞬時に乾燥させることができるので、フォトレジスト層パターンが混合材料に溶解してマスクとしての機能を喪失するのを防止することができる。
【００４５】
次いで、図３（Ｅ）に示すように、例えばレジスト層Ｒのうち支持基板１１の表面からはみ出した部分をつまんで引っ張ると共にレジスト層Ｒを混合層１６Ｂのうちその上に形成された部分と共に抵抗層１３から物理的に剥離することにより、その剥離後の残余領域に混合材料からなる円板状のカソード素子１６（電子放出層，被加工層パターン）を形成する。すなわち、薬液による化学的な処理をする代わりに、ドライな状態でリフトオフ処理をすることにより、混合材料が薬液によって溶解したり、カソード素子１６がオーバーエッチにより設計寸法からずれる虞がなくなる。
【００４６】
その後、カソード素子１６を例えば以下の条件（高温でベイクする条件の一例と同様の条件）でベイクする。これにより、カソード素子１６は、揮発成分が蒸発してバインダ材料中に繊維状材料が埋め込まれた状態で固体化する。
【００４７】
ところで、仮にリフトオフ処理によってカソード素子１６にバリが発生する場合には、最初に低温（第１の温度）でベイクしてから高温（第２の温度）でベイクするのが望ましい。このように低温でベイクすることにより、バリが残存するのを防止することができる。
【００４８】
（低温でベイクする条件の一例）
雰囲気：空気
焼成温度：２００℃（第１の温度）
焼成時間：３０分
【００４９】
（高温でベイクする条件の一例）
雰囲気：窒素
焼成温度：５００℃（第２の温度）
焼成時間：３０分
【００５０】
本実施の形態における電界放出素子の製造方法によれば、フォトレジスト層パターンを混合層１６Ｂのうちその上に形成された部分と共に抵抗層１３の表面から物理的に剥離するリフトオフ処理を行うようにしたので、ドライな状態で混合層１６Ｂを加工することができる。これにより、混合層１６Ｂが、ウエットプロセスに適さない材料、またはエッチングシフト量の多い材料を含んで構成されている場合であっても、発明が解決しようとする課題において述べた第１〜第３の方法を用いた場合よりも高精度に加工することができる。すなわち、ウエットプロセスに適さない材料や、エッチングシフト量の多い材料をも加工対象の材料として選択することができる。しかも、ドライな状態で加工することから、ウエットプロセスによる場合に比べて、製造プロセスを簡素化することができだけでなく、薬液などによる表面の汚染を防止することができる。
【００５１】
また、混合層１６Ｂの構成材料の選択の幅を広げることができることから、電界放出特性の良い材料を用いることができる可能性があり、この結果、輝度レベルを向上させることも可能となる。しかも、混合層１６Ｂを高精度に加工することができることから、カソード素子１６の形状のばらつきによる輝度むらを抑制し、輝度の均一性を向上させることも可能になる。
【００５２】
［第１の変形例］
本実施の形態では、カソード電極層１２とゲート電極層１５とをマトリクス状に交差させて駆動するパッシブ型の電界放出素子１に対して本発明のパターニング方法を用いたが、本発明はこれに限定されるものではなく、ＴＦＴ（Thin Film Transistor）をマトリクス状に配置させて駆動するアクティブ型の電界放出素子に対しても適用可能である。そこで、以下では、この電界放出素子のパターニング方法について説明する。なお、本実施の形態と共通する構成、作用、製法、効果についての説明は適宜省略する。
【００５３】
図４は、ＴＦＴをマトリクス状に配置させて駆動するアクティブ型の電界放出素子の製造過程において、カソード素子１６に電圧を印加するための、ゲートＧ、ソースＳおよびドレインＤで構成されたＴＦＴ、このＴＦＴに電流を供給する電源ラインＰＳ、ＴＦＴに接続されたカソード電極層１２が形成された基体の表面のうち、１画素に相当する表面ＳＲを表したものである。図５（Ａ）は、図４に記載の基体を表面ＳＲの面に垂直な平面で切断した断面を表したものである。
【００５４】
まず、図５（Ｂ）に示すように、カソード電極層１２上に、例えばスパッタリング法により、例えば厚さ０．２μｍのＳｉＣＮからなる抵抗層１３を形成する。
【００５５】
次に、抵抗層１３の上に、リフトオフ処理における犠牲層として、基体の面積より大きいドライフィルムからなるレジスト層Ｒを貼り合わせる。続いて、このレジスト層Ｒをフォトリソグラフィ技術によってパターニングすることにより、抵抗層１３の表面のうち、例えばゲートホール１８の底部に対応する領域以外の領域を露光する。次に、例えばウェットエッチング法により、露光された部分以外のレジスト層Ｒを除去して、図５（Ｃ）に示すように、抵抗層１３の表面のうち、例えば外径がゲートホール１８の底部に対応する領域を露出させ、フォトレジスト層パターンを形成する。
【００５６】
次に、図８（Ｄ）に示すように、本実施の形態と同様の混合材料を抵抗層１３の露出部およびレジスト層Ｒの表面に塗布して混合層１６Ｂ（被加工層）を形成する。
【００５７】
次いで、図８（Ｅ）に示すように、例えばレジスト層Ｒのうち基体の表面からはみ出した部分をつまんで引っ張ると共にレジスト層Ｒを混合層１６Ｂのうちその上に形成された部分と共に抵抗層１３から物理的に剥離することにより、その剥離後の残余領域に混合材料からなる円板状のカソード素子１６（電子放出層，被加工層パターン）を形成する。すなわち、薬液による化学的な処理をする代わりに、ドライな状態でリフトオフ処理をすることにより、混合材料が薬液によって溶解したり、カソード素子１６がオーバーエッチにより設計寸法からずれる虞がなくなる。
【００５８】
その後、カソード素子１６を例えば本実施の形態と同様の条件でベイクする。これにより、カソード素子１６は、揮発成分が蒸発してバインダ材料中に繊維状材料が埋め込まれた状態で固体化する。このようにして、本変形例の電界放出素子が製造される。
【００５９】
本変形例の電界放出素子によれば、ドライな状態で混合層１６Ｂを加工することができることから、薬液などによりＴＦＴ部を含む表面ＳＲに汚染やリーク残渣（すなわち、ＩＴＯ成分やＣＮＴの残渣）が生じる虞がなくなる。
【００６０】
［第２の変形例］
上記の変形例では、ＴＦＴ（Thin Film Transistor）をマトリクス状に配置させて駆動するアクティブ型の電界放出素子に対して本発明のパターニング方法を用いたが、本発明はこれに限定されるものではなく、ＴＦＴをマトリクス状に配置させて駆動するアクティブ型の有機ＥＬ素子（ＥＬ：electroluminescence ）における発光層に対しても適用可能である。そこで、以下では、この有機発光素子の製造方法について説明する。なお、本実施の形態と共通する構成、作用、製法、効果についての説明は適宜省略する。また、発光層を配置する際の表面の構成は、図４の表面ＳＲと同様であり、図６（Ａ）は、基体を表面ＳＲの面に垂直な平面で切断した断面を表したものである。
【００６１】
まず、表面ＳＲ上に、リフトオフにおける犠牲層として、例えば基体の面積より大きいドライフィルムからなるレジスト層Ｒを貼り合わせる。続いて、このレジスト層Ｒをフォトリソグラフィ技術によってパターニングすることにより、カソード電極層１２の表面のうち、例えばゲートホール１８の底部に対応する領域以外の領域を露光する。次に、例えばウェットエッチング法により、露光された部分以外のレジスト層Ｒを除去して、図６（Ｂ）に例示したように、カソード電極層１２の表面のうち、例えば外径がゲートホール１８の底部に対応する領域を露出させ、フォトレジスト層パターンを形成する。
【００６２】
次に、図６（Ｃ）に示したように、例えば４，４′，４″−トリス（３−メチルフェニルフェニルアミノ）トリフェニルアミン（ｍ−ＭＴＤＡＴＡ）を含んで構成された材料をカソード電極層１２の露出部およびレジスト層Ｒの表面に塗布して被加工層３６Ｂを形成する。
【００６３】
次いで、図６（Ｄ）に示したように、例えばレジスト層Ｒのうち基体の表面からはみ出した部分をつまんで引っ張ると共にレジスト層Ｒを被加工層３６Ｂのうちその上に形成された部分と共に抵抗層１３から物理的に剥離することにより、その剥離後の残余領域に上記の材料からなる発光層３６（被加工層パターン）を形成する。すなわち、薬液による化学的な処理をする代わりに、ドライな状態でリフトオフ処理をすることにより、上記の材料が薬液によって溶解したり、発光層３６がオーバーエッチにより設計寸法からずれる虞がなくなる。
【００６４】
その後、発光層３６を例えばガラス転移点（ｍ−ＭＴＤＡＴＡでは７９℃）以上、蒸発または分解温度（ｍ−ＭＴＤＡＴＡでは２０５℃）より低い温度でベイクする。このようにして、発光層３６が製造される。
【００６５】
ここで、発光層３６は、一般的に、ウエットプロセスに適さない材料を含んで構成されているので、通常は、発光層３６はドライプロセスによって形成される。しかしながら、本変形例では、上記の第１の変形例と同様の製造方法を用いて、発光層３６をカソード電極層１２上に形成するようにしたので、ドライな状態で発光層３６を加工することができる。これにより、被加工層３６Ｂが、ウエットプロセスに適さない材料を含んで構成されている場合であっても、発明が解決しようとする課題において述べた第１〜第３の方法を用いた場合よりも高精度に加工することができる。すなわち、ウエットプロセスに適さない材料をも加工対象の材料として選択することができる。しかも、ドライな状態で加工することから、ウエットプロセスによる場合に比べて、製造プロセスを簡素化することができる。
【００６６】
また、ウエットプロセスに適さない材料であると共に、エッチングシフト量の多い混合材料を含んで構成された発光層３６を、ウエット処理、薬液によるリフトオフ処理およびメタルマスクを用いた真空蒸着処理を用いた場合よりも高精度に加工することができる。これにより、個々の発光層３６の形状のばらつきによる輝度むらを抑制し、輝度の均一性を向上させることができる。
【００６７】
また、被加工層３６Ｂの構成材料の選択の幅を広げることができることから、発光特性の良い材料を用いることができる可能性があり、この結果、輝度レベルを向上させることも可能となる。しかも、被加工層３６Ｂを高精度に加工することができることから、発光層３６の形状のばらつきによる輝度むらを抑制し、輝度の均一性を向上させることも可能になる。
【００６８】
以上、１つの実施の形態および２つの変形例を挙げて本発明を説明したが、本発明は、これらに限定されず、種々の変形が可能である。
【００６９】
例えば、本発明のパターンニング方法は、上記の１つの実施の形態および２つの変形例で例示された用途に限定されるものではなく、その他の用途にも適用可能である。
【００７０】
また、上記の１つの実施の形態および第１の変形例では、抵抗層１３の上に、カソード素子１６を配置するための処理を行ったが、抵抗層１３を形成しない場合には、カソード電極層１２の上に、カソード素子１６を配置するための処理を行えばよい。
【図面の簡単な説明】
【００７１】
【図１】本発明の一実施の形態に係る電界放出素子の断面図である。
【図２】本発明の一実施の形態に係る電界放出素子の斜視図である。
【図３】図２の電界放出素子の製造工程における断面図である。
【図４】本発明の一実施の形態の変形例に係る電界放出素子の断面図である。
【図５】図４の電界放出素子の製造工程における断面図である。
【図６】本発明の一実施の形態の他の変形例に係る有機発光素子の製造工程における断面図である。
【符号の説明】
【００７２】
１…電界放出素子、１０…カソードパネル、１１…支持基板、１２…カソード電極層、１３…抵抗層、１４…絶縁層、１４Ａ，１５Ａ…孔、１５…ゲート電極層、１６…カソード素子、１６Ａ…突起部、１６Ｂ…混合層、１７…電子放出領域、１８…ゲートホール、２０…アノードパネル、２１…透明基板、２２…蛍光体層、２２Ｂ…Ｂ（青）用蛍光体層、２２Ｇ…Ｇ（緑）用蛍光体層、２２Ｒ…Ｒ（赤）用蛍光体層、２３…ブラックマトリクス、２４…アノード電極層、３０…枠体、３６…発光層、３６Ｂ…被加工層、Ｄ…ドレイン、Ｇ…ゲート、ｅ…電子、Ｌ…発光、ＰＳ…電源ライン、Ｒ…レジスト層、Ｓ…ソース、ＳＲ…表面
【図１】
2006156305.tif 000003
【図２】
2006156305.tif 000004
【図３】
2006156305.tif 000005
【図４】
2006156305.tif 000006
【図５】
2006156305.tif 000007
【図６】
2006156305.tif 000008