(57)【要約】【課題】  符号分割多重接続移動通信システムにおいて、伝送されるデータビットの信頼度を向上させるデータ送／受信装置及び方法を提供する。【解決手段】  伝送しようとするデータビット中、重要なビットはシンボルを構成するビット中、信頼度が高いビット位置にマッピングして伝送し、相対的に重要度が低いビットは相対的に信頼度が低いビット位置にマッピングして伝送することにより、データ伝送時、システムの性能を向上させるデータ送／受信装置及び方法を具現する。【選択図】  図２
2006067606.tif 000002
【特許請求の範囲】
【請求項１】
所定符号化率により符号器から発生される重要度が高いビットと重要度が低いビットに構成されたデータを伝送する移動通信システムのデータ送信装置において、
貯蔵領域を物理的に第１領域及び第２領域に区分し、前記重要度が高いビットと前記重要度が低いビットを前記第１領域と前記第２領域に区分して貯蔵するメモリと、
前記符号器の符号化率と変調器の変調方式により前記重要度が高いビットと前記重要度が低いビットの比率を決定し、前記決定された比率を有するように所定インタリービングパターンにより前記第１領域と前記第２領域から前記重要度が高いビットと前記重要度が低いビットを読み出す制御部と、
信頼度が高い第１ビット部分と信頼度が低い第２ビット部分に構成された少なくとも３ビットを含むビット列を一つのシンボルにマッピングすることにおいて、前記読み出した重要度が高いビットを前記第１ビット部分にマッピングし、前記読み出した重要度が低いビットを前記第２ビット部分にマッピングする変調部と、を含むことを特徴とする装置。
【請求項２】
前記重要度が高いビットはシステマテックビットであることを特徴とする請求項１に記載の装置
【請求項３】
前記重要度が低いビットはパリティビットであることを特徴とする請求項２に記載の装置。
【請求項４】
貯蔵領域が物理的に第１領域及び第２領域に区分されたメモリを含み、少なくとも３ビットに構成されたビット列が一つのシンボルに示し、前記ビット列は信頼度が高い第１ビット部分と信頼度が低い第２ビット部分に構成される高次変調器を使用して符号器から発生される重要度が高いビットと重要度が低いビットに構成されたデータを伝送する方法において、
前記重要度が高いビットと前記重要度が低いビットを前記第１領域と前記第２領域に区分して貯蔵する過程と、
前記符号器の符号化率と前記変調器の変調方式により前記重要度が高いビットと前記重要度が低いビットの比率を決定する過程と、
前記決定された比率を有するように所定インタリービングパターンにより前記第１領域から前記重要度が高いビットを読み出す過程と、
前記決定された比率を有するように所定インタリービングパターンにより前記第２領域から前記重要度が低いビットを読み出す過程と、
前記読み出した重要度が高いビットは前記第１ビット部分に位置され、前記読み出した重要度が低いビットは前記第２ビット部分に位置されるように、前記重要度が高いビットと前記重要度が低いビットを変調する過程と、を含むことを特徴とする方法。
【請求項５】
前記重要度が高いビットはシステマテックビットであることを特徴とする請求項４に記載の方法。
【請求項６】
前記重要度が低いビットはパリティビットであることを特徴とする請求項５に記載の方法。
【請求項７】
移動通信システムにおいて高次変調スキームを使用してデータを伝送する方法において、
前記方法は、
符号器によってデータビット列を符号化する過程と、
符号化されたビット列のｋ番目ビットとｋ＋１番目ビットとを第１インタリーバに入力し、かつ、ｋ＋２番目ビットとｋ＋３番目ビットとを第２インタリーバに入力する過程と、
それぞれ、第１インタリーバにおいて前記ｋ番目ビットとｋ＋１番目ビットとをインタリービングし、かつ、第２インタリーバにおいて前記ｋ＋２番目ビットとｋ＋３番目ビットとをインタリービングする過程と、
第１インタリーバおよび第２インタリーバから出力されるｎ番目とｎ＋１番目とｎ＋２番目とｎ＋３番目との４ビットを伴って変調シンボルを生成する過程と
を具備し、
ここで、ｎ番目ビットとｎ＋１番目ビットとは、第１インタリーバから順番に出力され、かつ、ｎ＋２番目ビットとｎ＋３番目ビットとは、第２インタリーバから順番に出力される
ことを特徴とする方法。
【請求項８】
変調シンボルを生成する際に１６ＱＡＭが使用される
ことを特徴とする請求項７記載の方法。
【請求項９】
符号化する過程は、ターボ符号化である
ことを特徴とする請求項７記載の方法。
【請求項１０】
もし前記符号器から出力されるビットが無線チャネルから伝送されるビットと同数でないならば、符号器から出力されるビットをレートマッチングする過程
を更に具備する
ことを特徴とする請求項７記載の方法。
【請求項１１】
移動通信システムにおいて高次変調スキームを使用してデータを伝送する装置において、
前記装置は、
データビット列を符号化する符号器と、
符号化されたビット列のｋ番目ビットとｋ＋１番目ビットとをインタリービングする第１インタリーバと、
符号化されたビット列のｋ＋２番目ビットとｋ＋３番目ビットとをインタリービングする第２インタリーバと、
第１インタリーバおよび第２インタリーバから出力されるｎ番目とｎ＋１番目とｎ＋２番目とｎ＋３番目との４ビットを伴って変調シンボルを生成する変調器と
を具備し、
ここで、ｎ番目ビットとｎ＋１番目ビットとは、第１インタリーバから順番に出力され、かつ、ｎ＋２番目ビットとｎ＋３番目ビットとは、第２インタリーバから順番に出力される
ことを特徴とする装置。
【請求項１２】
変調器は、１６ＱＡＭ変調器である
ことを特徴とする請求項１１記載の装置。
【請求項１３】
符号器は、ターボ符号器である
ことを特徴とする請求項１１記載の装置。
【請求項１４】
もし符号器から出力されるビットが無線チャネルにおいて伝送可能なビットと同数でないならば、符号器から出力されるビット列をレートマッチングするレートマッチング器
を更に具備する
ことを特徴とする請求項１２記載の装置。
【請求項１５】
ＨＳＤＰＡ移動通信において高次変調スキームを使用してデータを伝送する方法において、
前記方法は、
ａ）  符号器を使用してデータビット列を符号化する過程と、
ｂ）  符号化されたビット列を、重要度が高いビットからなる第１ビット列と、重要度が低いビットからなる第２ビット列とに分配する過程と、
ｃ）  第１インタリーバを使用して第１ビット列をインタリービングし、かつ、第２インタリーバを使用して第２ビット列をインタリービングする過程と、
ｄ）  第１インタリーバから出力される２ビットと第２インタリーバから出力される２ビットとを結合することによって変調シンボルを生成する過程と
を具備し、
ここで、過程ｂ）において、もし重要度が高いビットの数が重要度が低いビットの数よりも大きいならば、第２ビット列は、重要度が低いビットと重要度が高いビットの一部とからなり、かつ、もし重要度が低いビットの数が重要度が高いビットの数よりも大きいならば、第１ビット列は、重要度が高いビットと重要度が低いビットの一部とからなり、それによって、符号化されたビット列は、同じ伝送率で第１ビット列と第２ビット列とに分配される
ことを特徴とする方法。
【請求項１６】
変調シンボルを生成する際に１６ＱＡＭ変調が使用される
ことを特徴とする請求項１５記載の方法。
【請求項１７】
符号化は、ターボ符号化である
ことを特徴とする請求項１５記載の方法。
【請求項１８】
もし符号器から出力されるビットが無線チャネルにおいて伝送可能なビットと同数でないならば、符号器から出力されるビット列をレートマッチングする過程
を更に具備する
ことを特徴とする請求項１５記載の方法。
【請求項１９】
ＨＳＤＰＡ移動通信システムにおいて高次変調スキームを使用してデータを伝送する装置において、
前記装置は、
データビット列を符号化する符号器と、
符号化されたビット列を、重要度が高いビットからなる第１ビット列と、重要度が低いビットからなる第２ビット列とに分配する分配器と、
第１ビット列をインタリービングする第１インタリーバと、第２ビット列をインタリービングする第２インタリーバとからなるインタリーバと、
第１インタリーバから出力される２ビットと第２インタリーバから出力される２ビットとを結合することによって変調シンボルを生成する変調器と
を具備し、
ここで、分配器は、符号化されたビット列を同じ伝送率で第１ビット列と第２ビット列とに分配することによって特徴付けられ、そのために、もし重要度が高いビットの数が重要度が低いビットの数よりも大きいならば、第２ビット列は、重要度が低いビットと重要度が高いビットの一部とからなり、かつ、もし重要度が低いビットの数が重要度が高いビットの数よりも大きいならば、第１ビット列は、重要度が高いビットと重要度が低いビットの一部とからなる
ことを特徴とする装置。
【請求項２０】
変調器は、１６ＱＡＭ変調を使用する
ことを特徴とする請求項１９記載の装置。
【請求項２１】
符号器は、ターボ符号器である
ことを特徴とする請求項１９記載の装置。
【請求項２２】
もし符号器から出力されるビットが無線チャネルにおいて伝送可能なビットと同数でないならば、符号器から出力されるビット列をレートマッチングするレートマッチング器
を更に具備する
ことを特徴とする請求項１９記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は符号分割多重接続移動通信システムでのデータ送／受信装置及び方法に関するもので、特に伝送されるデータビットの信頼度を向上させるデータ送／受信装置及び方法に関する。
【背景技術】
【０００２】
通常的に通信システムで送信された信号を受信する時、歪みや雑音が混じらない信号を受信するのは現実的に不可能である。特に無線網を通じて信号を送／受信する場合には、有線網を通じる場合より歪みや雑音の影響がより深刻である。
【０００３】
従って、歪みや雑音の影響を最小化するための多くの研究が遂行されている。その中の代表的なものが、エラーコントロールコーディング技法である。前記エラーコントロールコーディング技法に使用されるコードは、メモリレス(memory less)コードとメモリ(memory)コードなどに大別される。前記メモリレスコードには線形ブロックコードなどがあり、前記メモリコードには畳み込み(Convolutional)コードとターボ(Turbo)コードなどがある。このようなコードを生成する装置をチャネルエンコーダとし、その出力は使用するエラーコントロールコーディング技法に応じてシステマテック(systematic)ビットとパリティ(parity)ビットに区別されることができる。前記システマテック(systematic)ビットとパリティ(parity)ビットに区別して出力するエラーコントロールコーディング技法に使用される代表的なコードがターボコードである。勿論、前記ターボコード以外にも前記エラーコントロールコーディング技法に使用されるコードとして、畳み込みコード中、システマテック畳み込みコードが存在する。
【０００４】
ここで、前記システマテック(systematic)ビットは情報信号それ自体を意味し、前記パリティ(parity)ビットは伝送中に発生したエラーをデコーディングする場合に補正するために追加される信号である。しかし、このようにエラーコントロールコーディングされた信号であってもシステマテック(systematic)ビット、またはパリティ(parity)ビットにバーストエラー(Burst Error)が発生する場合、これを克服することは難しい。このような現状はフェーディング(fading)チャネルを通過しながら頻繁に発生し、この現状を防止する技法中の一つとして、インタリービング(interleaving)という技術がある。前記インタリービング技術は損傷される部分を一所に集中させず、多所に分散させることによりエラーコントロールコーディングに克服するために使用される。
【０００５】
前記のようにインタリービング(interleaving)された信号は、ディジタル変調器(Digital Modulation)でシンボル単位にマッピング(mapping)される。この時、変調器の次数(order)が増加すると、前記一つのシンボルが含むビット(bit)数は増加するようになる。特に、１６ＱＡＭ以上の高次(high order)変調方式の場合、一つのシンボルが４ビット(bits)以上の情報を含むようになり、それぞれのビット(bits)は信頼度(reliability)によって分類されることができる。ここで、信頼度とは伝送中にその値が変質される確率として表現されることができる。例えば、前記１６ＱＡＭによる一つの変調シンボルを座標上にマッピングする時、前記一つのシンボルにおいて先行二ビットの情報は、前記シンボルがマッピングされる前記座標の四分面を決定することにより、高い信頼度を有する。これは先行される二ビットの情報は伝送中に値が変質される確率が低いことを意味する。一方、前記一つのシンボルにおいて残りの二ビットの情報は、決定された四分面を４個の領域に区分する時、前記区分された４個の領域中の一つを決定することにより、相対的に伝送中に値が変質される確率が高いので、低い信頼度を有するということができる。即ち、一つのシンボルに含まれる少なくとも３個のビット中、広い領域を決定するビットであるほど信頼度が増加し、狭い領域を決定するビットであるほど信頼度が減少する。
【０００６】
通常的に高速下向パケットアクセス(High Speed Downlink Packet Access、以下、ＨＳＤＰＡ)無線通信システムを構成する送信器の概略的な構造は図１で示しているように、チャネルエンコーダ、インタリーバ(interleaver)、及び変調器に構成される。
【０００７】
前記図１を参照すると、Ｎ個の伝送ブロック(N Transport Blocks)はテイルビット発生器(Tail Bits)１１０に提供され、前記Ｎ個の伝送ブロックそれぞれに対応したテイルビットが追加される。前記テイルビットが追加された前記Ｎ個の伝送ブロックはチャネル符号器１１２に入力され、前記チャネル符号器１１２により前記Ｎ個の伝送ブロックを構成するビットは所定符号化を通じて符号化シンボルに出力される。前記チャネル符号器１１２は前記Ｎ個の伝送ブロックを符号化するために、少なくとも一つの符号化率を有する。前記符号化率は１／２、３／４などになることができる。また、前記チャネル符号器１１２が１／６または１／５母符号器(mother encoder)を有し、コードシンボル穿孔、またはシンボル反復を通じて複数の符号化率を支援する場合には、支援する複数の符号化率中、使用する符号化率を決定する動作が必要である。前記図１では、前記チャネル符号器１１２が制御部１２０の制御下に符号化率を決定する構成を示している。
【０００８】
一方、前記符号化シンボルはレートマッチング部(Rate Matching)１１４に入力され、前記レートマッチング部１１４によりレートマッチングが遂行される。前記レートマッチングは、通常的にトランスポートチャネルマルチプレクシングがあるか、前記符号器の出力シンボルの数が無線上で伝送されるシンボルの数と不一致する場合に前記符号化シンボルに対する反復(Repetition)、穿孔(Puncturing)などの動作により遂行される。前記レートマッチング部１１４によりレートマッチングされた符号化シンボルはインタリーバ(Interleaver)１１６に入力され、前記インタリーバ１１６により前記レートマッチングされた符号化シンボルはインタリービングされ出力される。前記インタリービング動作は伝送中にデータ損失が発生してもデータ損失を最小化する。前記インタリービングされた符号化シンボルは変調部(M_ary Modulator)１１８に入力され、前記変調部１１８により前記インタリービングされた符号化シンボルはＱＰＳＫ、８ＰＳＫ、１６ＱＡＭ、６４ＱＡＭなど変調方式によってシンボルマッピングされ送信される。一方、制御部１２０は現在無線チャネルの状態に従って前記ターボ符号器１１２の符号化動作と前記変調部１１８の変調方式などを制御する。前記ＨＳＤＰＡ無線通信システムの場合、無線環境に従って変調方式にＱＰＳＫ、８ＰＳＫ、１６ＱＡＭ、６４ＱＡＭを選択的に使用するために、ＡＭＣＳ(Adaptive Modulation and Coding Scheme)を前記制御部１２０に使用する。上述した図では示されていないが、符号分割多重接続方式を使用する移動通信システムは、伝送するためのデータをウォルシュ符号(Ｗ)、直交符号(ＰＮ)などを使用して拡散することにより、該当移動端末機が前記データを送信するチャネルと基地局を区分できるようにする。
【０００９】
一方、上述した送信器の構造においては、システマテック(systematic)ビットとパリティ(parity)ビットを区分せず、符号化シンボルとして統合して表現している。しかし、前記送信器を構成するターボ符号器１１２から出力された符号化シンボルは、システマテック(systematic)ビットとパリティ(parity)ビットに区分されることができる。一方、前記チャネル符号器１１２から出力されたシステマテック(systematic)ビットとパリティ(parity)ビットの重要度(priority)は当然に異なる。言い換えれば、伝送するデータに所定比率にエラーが発生する場合、システマテックビットよりはパリティビットにエラーが発生されるのが相対的に正確な復号(decoding)を遂行することができる。その理由は、上述したように、事実的なデータビットはシステマテック(systematic)ビットであり、パリティ(parity)ビットは伝送中に発生したエラーを復号時に補正するために追加されるビットであるためである。
【００１０】
しかし、従来の無線通信システムの送信器を構成するインタリーバ１１６は前記システマテック(systematic)ビットと前記パリティ(parity)ビットの重要度に関係なくインタリービングを遂行する。即ち、従来の送信器は前記システマテック(systematic)ビットと前記パリティ(parity)ビットを区別せず、シンボルマッピングを遂行する。
【００１１】
これによって、従来の無線通信システムではデータが無線網を通じて伝送される場合、前記システマテック(systematic)ビットと前記パリティ(parity)ビットの重要度とは無関係なエラー発生確率を有する。従って、パリティビットより相対的に重要なシステマテックビットのエラー発生確率を低減することにより、システム性能を向上させる技術が必要である。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述した問題点を解決するための本発明の目的は、無線通信システムの性能を向上させるデータ送／受信装置及び方法を提供することにある。
【００１３】
本発明の他の目的は、無線通信システムでより信頼度が高いデータ送／受信装置及び方法を提供することにある。
【００１４】
本発明のさらに他の目的は、無線通信システムの受信器で相対的に高い受信確率により重要度が高いビットを受信することができるデータ送／受信装置及び方法を提供することにある。
【００１５】
本発明のさらに他の目的は、伝送されるデータビットの重要度に従って相異なる信頼度を有するシンボルのビット位置にデータビットをマッピングするデータ送／受信装置及び方法を提供することにある。
【００１６】
本発明のさらに他の目的は、伝送されるデータビットの重要度に従って相異なる信頼度を有するシンボルのビット位置にマッピングされたデータビットを受信するデータ受信装置及び方法を提供することにある。
【００１７】
本発明のさらに他の目的は、重要度が高いデータビットはシンボルの信頼度が高いビット位置にマッピングし、重要度が低いデータビットはシンボルの信頼度が低いビット位置にマッピングするデータ送信装置及び方法を提供することにある。
【００１８】
本発明のさらに他の目的は、システマテック(systematic)ビットをシンボルの信頼度が高いビット位置にマッピングし、パリティ(parity)ビットをシンボルの信頼度が低いビット位置にマッピングするデータ送信装置及び方法を提供することにある。
【課題を解決するための手段】
【００１９】
このような目的を達成するための第１見地による本発明は、送信器で伝送しようとするデータビットを重要度が高いビットと重要度が低いビットに区分した後、前記重要度が高いビットをシンボルの信頼度が高いビット位置にマッピングし、前記重要度が低いビットはシンボルの信頼度が低いビット位置にマッピングするデータ送信装置及び方法を具現する。
【００２０】
また、上述した目的を達成するための第２見地による本発明は、受信器で受信された変調シンボルを復調し、前記復調した符号化ビットを重要度により二つの符号化ビットのグループに分離して相異なるデインタリーバを利用してデインタリービングした後、復号するデータ受信装置及び方法を具現する。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の望ましい実施形態について添付図を参照しつつ詳細に説明する。下記の発明において、本発明の要旨のみを明瞭にする目的で、関連した公知機能又は構成に関する具体的な説明は省略する。
【００２２】
本発明の実施形態による詳細な説明ではチャネル符号器が符号化率１／２と３／４を支援し、変調方式にはＱＰＳＫ、８ＰＳＫ、１６ＱＡＭ、６４ＱＡＭをすべてサービスすると仮定する。上述した仮定を適用する時、本発明の実施形態による符号化動作は下記＜表１＞のように区分されることができる。
【表１】
2006067606.tif 000003
【００２３】
前記符号化率が対称である１／２の場合、チャネル符号器は１ビットを受信して２ビットを出力する。前記出力ビット中、１ビットは実質的なデータビットであるシステマテックビットであり、残りの１ビットはエラーを感知するか、補償するためのパリティビットである。前記符号化率が非対称である３／４の場合、チャネル符号器は３ビットを受信して４ビットを出力する。前記出力ビットは３ビットのシステマテックビットと１ビットのパリティビットに構成される。
【００２４】
一方、前記＜表１＞での変調方式中、１６ＱＡＭによるシンボルパターンは[Ｈ、Ｈ、Ｌ、Ｌ]に表現することができ、６４ＱＡＭによるシンボルパターンは[Ｈ、Ｈ、Ｍ、Ｍ、Ｌ、Ｌ]に表現することができる。前記シンボルパターンにおいて、“Ｈ”は信頼度が高い(High)ビット位置であり、“Ｌ”は相対的に信頼度が低い(Low)ビット位置であり、“Ｍ”は信頼度が中間(Medium)であるビット位置である。本発明の目的は符号化されたビットを所定シンボルパターンによりシンボルマッピングさせる場合、相対的に重要なビット(例：システマテックビット、テイルビット)は信頼度が高いビット位置にマッピングさせ、相対的に重要度が低いビット(例：パリティビット)は信頼度が低いビット位置にマッピングさせるものである。
【００２５】
以下、前記それぞれの符号化率と前記１６ＱＡＭ、６４ＱＡＭ変調方式による本発明の実施形態に従うシンボルマッピングを概略的に説明すると、次のようである。
【００２６】
一番目に、１／２符号化率と１６ＱＡＭ変調方式を使用する場合、送信器では２ビットのシステマテックビットは前記シンボルパターンにおいて、二つの“Ｈ”ビット位置にマッピングし、２ビットのパリティビットは前記シンボルパターンにおいて、二つの“Ｌ”ビット位置にマッピングする。この時は、長さが固定されたインタリーバを使用するものが望ましい。
【００２７】
二番目に、３／４符号化率と１６ＱＡＭ変調方式を使用する場合、送信器では固定長を有するインタリーバを使用するか、可変長を有するインタリーバを使用することができる。前記固定長を有するインタリーバを使用する場合、システマテックビットをインタリービングするためのインタリーバの長さとパリティビットをインタリービングするためのインタリーバの長さは同一である。しかし、前記可変長を有するインタリーバを使用する場合、システマテックビットをインタリービングするためのインタリーバの長さとパリティビットをインタリービングするためのインタリーバの長さは相異なることができる。
【００２８】
先ず、前記固定長を有するインタリーバを使用する場合には、２ビットのシステマテックビットをインタリービングして前記シンボルパターンにおいて二つの“Ｈ”ビット位置にマッピングし、残りの１ビットのシステマテックビットと１ビットのパリティビットはインタリービングして前記シンボルパターンにおいて、二つの“Ｌ”ビット位置にマッピングする。従って、前記インタリーバの長さを固定する場合には、それぞれのインタリーバに入力されるビットの数を一致させるための別の構成が要求される。一方、上述した説明では２ビットのシステマテックビットのみをインタリービングすることについて説明しているが、これはインタリーバの長さに応じて変わることができる。即ち、後述される本発明では説明の容易のため、２ビットの入力に限定して説明しているが、４ビット、８ビットなどのようにそれ以外のビットを対象にして具現することができるのは自明であろう。
【００２９】
しかし、可変長を有するインタリーバを使用する場合には、入力されるシステマテックビット数とパリティビット数によりインタリーバの長さを可変する。即ち、３ビットのシステマテックビットをインタリービングして前記シンボルパターンにおいて、二つの“Ｈ”ビット位置と一つの“Ｌ”ビット位置にマッピングし、１ビットのパリティビットは前記シンボルパターンにおいて、残りの一つの“Ｌ”ビット位置にマッピングする。一方、上述した説明では入力されるビットに３ビットのシステマテックビットと１ビットのパリティビットのみをインタリービング対象に限定して説明しているが、前記インタリーバの長さにより前記ビットの数は変わることができる。即ち、前記インタリーバの長さが８ビットである場合には、８ビットをその対象にして具現することができるのは自明であろう。
【００３０】
三番目に、１／２符号化率と６４ＱＡＭ変調方式を使用する場合、送信器では２ビットのシステマテックビットを前記シンボルパターンにおいて、二つの“Ｈ”ビット位置にマッピングし、残りの１ビットのシステマテックビットは前記シンボルパターンにおいて、一つの“Ｍ”ビット位置にマッピングする。２ビットのパリティビットは前記シンボルパターンにおいて、二つの“Ｌ”ビット位置にマッピングし、残りの１ビットは前記シンボルパターンにおいて、残りの一つの“Ｍ”ビット位置にマッピングする。この時は、長さが固定されたインタリーバを使用するのが望ましい。
【００３１】
四番目に、３／４符号化率と６４ＱＡＭ変調方式を使用する場合、送信器では固定長を有するインタリーバを使用するか、可変長を有するインタリーバを使用することができる。前記固定長を有するインタリーバを使用する場合にはシステマテックビットが前記シンボルパターンにおいて、信頼度が高いビット位置に最大にマッピングされるように前記システマテックビットとパリティビットの伝送比率を決定して伝送する。
【００３２】
《第１実施形態》
図２は本発明の第１実施形態による符号分割多重接続移動通信システムの送信器構成を示している図である。
【００３３】
先ず、前記図２を参照して本発明の第１実施形態による送信器構成を説明すると、チャネル符号器２１０は伝送のためのデータを受信し、前記受信されるデータを所定コードを利用して符号化する。前記所定コードは前記受信されるデータを符号化することにより伝送しようとするビットと前記ビットのエラー制御ビットを出力するようにするコードを通称する。一例として前記伝送しようとするビットはシステマテックビット(Ｓ)であり、前記エラー制御ビットはパリティビット(Ｐ)になることができる。前記所定コードには上述したようにターボコード、システマテック畳み込みコードなどが存在する。
【００３４】
分配器(Distributor)２１２は前記チャネル符号器２１０から前記システマテックビットと前記パリティビットを受信し、前記システマテックビットと前記パリティビットを複数のインタリーバに分配する。例えば、二つのインタリーバ２１４、２１６が存在する場合、前記分配器２１２は前記システマテックビットと前記パリティビットが同一のビット数を有するように二つのビットグループに分配する。例えば、３／４を符号化率に使用し、１６ＱＡＭを変調方式に使用する場合、二つのＳビットは第１インタリーバ２１４に分配し、残りの一つのＳビットと一つのＰビットを第２インタリーバ２１６に分配する。従って、前記二つのビットグループ(ビット列)中、一つのビットグループ(ビット列)は第１インタリーバ(Interleaver)２１４に提供し、他の一つのビットグループ(ビット列)は第２インタリーバ(Interleaver)２１６に提供する。しかし、送信器で１／２のように対称符号率を使用する場合、前記分配器２１２は本発明の第１実施形態による必須構成ではない。その理由は１／２のように対称符号率を使用する場合において、前記システマテックビットと前記パリティビットが同一のビット数に提供されることによって、前記システマテックビットは前記第１インタリーバ２１４に提供され、前記パリティビットは前記第２インタリーバ２１６に提供されると十分であるためである。これは３／４のように非対称符号率を使用しても前記第１インタリーバ２１４と前記第２インタリーバ２１６が固定長ではない可変長を支援する場合にも同一に適用される。即ち、前記分配器２１２は非対称符号率と固定長を支援する前記第１インタリーバ２１４と前記第２インタリーバ２１６を使用する場合のみに必須構成として要求される。
【００３５】
前記第１インタリーバ２１４と前記第２インタリーバ２１６は前記分配器２１２、または前記チャネル符号器２１０から符号化ビットを受信し、前記受信された符号化ビットをインタリービングする。前記符号化ビットは前記システマテックビット、または前記パリティビット、または前記システマテックビットと前記パリティビットが混合されたビットになることができる。前記システマテックビットと前記パリティビットが混合されたビットが受信される場合は、前記分配器２１２が必須構成として要求される場合である。この場合、前記システマテックビットと前記パリティビットが混合されたビットを受信するインタリーバは、インタリービングを遂行する前に重要度が高いシステマテックビットが常に一定の位置に存在するようにすべきである。これは受信器で遂行される復号動作を容易に遂行できるようにするためであり、前記システマテックビットの一定の位置は前記送信器により前記受信器に通報されるべきである。
【００３６】
前記第１インタリーバ２１４の長さと前記第２インタリーバ２１６の長さの和は、２(ＱＰＳＫ)、３(８ＰＳＫ)、４(１６ＱＡＭ)及び６(６４ＱＡＭ)に分けられるべきである。上述した条件の一例として、総合(Ｌtot)が１４４ビットと仮定する時、下記の＜数１＞の条件を満足すべきである。
【数１】
2006067606.tif 000004
ここで、Ｌsys は第１インタリーバの長さであり、Ｌparは第２インタリーバの長さを示す。
【００３７】
並／直列変換部(Ｐ／Ｓ変換部)２１８は前記第１インタリーバ２１４からインタリービングされ出力される符号化ビットと前記第２インタリーバ２１６からインタリービングされ出力される符号化ビットを並列に受信して、前記二つの符号化ビットを直列に出力する。例えば、前記第１インタリーバ２１４により重要度が高い符号化ビットがインタリービングされ、前記第２インタリーバ２１６により相対的に重要度が低い符号化ビットがインタリービングされる場合、前記Ｐ／Ｓ変換器２１８は前記第１インタリーバ２１４から受信された符号化ビットを出力した後、前記第２インタリーバ２１６から受信された符号化ビットを出力することができる。これは、以後遂行される変調動作で前記重要度が高いシステマテックビットを信頼度が高いビット位置にマッピングするためである。前記Ｐ／Ｓ変換部２１８からの出力形態は図６のようである。前記図６で“Ｈ PART”は一般的に重要度が高いビットであり、“Ｌ PART”は相対的に重要度が低いビットを示す。前記“Ｈ PART”と前記“Ｌ PART”は固定長を有するインタリーバの場合には対称になり、可変長を有するインタリーバの場合には非対称になる。
【００３８】
変調部２２０は前記Ｐ／Ｓ変換器２１８からの符号化ビットを所定シンボルパターンによりシンボルマッピングさせる。例えば、前記変調部２２０の変調方式が１６ＱＡＭである場合、前記符号化ビットは[Ｈ、Ｈ、Ｌ、Ｌ]との構造のシンボルパターンによりシンボルマッピングされ、変調方式が６４ＱＡＭである場合、前記符号化ビットは[Ｈ、Ｈ、Ｍ、Ｍ、Ｌ、Ｌ]との構造のシンボルパターンによりシンボルマッピングされる。
【００３９】
一方、前記図２では示されていないが、符号分割多重接続移動通信システムの送信器では前記チャネル符号器２１０からの符号化ビットに対して反復(Repetition)、穿孔(Puncturing)などの動作を通じてレートマッチングを遂行するレートマッチング部をさらに設けることができる。
【００４０】
図３は前記図２で示している送信器に対応した本発明の第１実施形態による受信器構成を示している図である。
【００４１】
前記図３を参照して本発明の第１実施形態による受信器の構成を説明すると、復調部３１０は送信器から伝送されるデータを受信し、前記受信されるデータを前記送信器の変調部２２０で使用した変調方式に対応する復調方式により復調を遂行する。
【００４２】
直／並列変換部(Ｓ／Ｐ変換部)３１２は前記復調部３１０から復調された符号化ビットを直列に受信し、前記受信された符号化ビットをスイッチングして並列に出力する。一例として前記送信器の変調部２２０が１６ＱＡＭ変調方式を使用する場合、前記Ｓ／Ｐ変換部３１２は２ビット単位にスイッチングして最初２ビットは第１デインタリーバ３１４に出力し、次の２ビットは第２デインタリーバ３１６に出力する。一方、前記送信器の変調部２２０が６４ＱＡＭ変調方式を使用する場合、前記Ｓ／Ｐ変換部３１２は３ビット単位にスイッチングして最初３ビットは前記第１デインタリーバ３１４に出力し、次の３ビットは前記第２デインタリーバ３１６に出力する。しかし、前記Ｓ／Ｐ変換部３１２は前記送信器が非対称の符号化率と可変長さを有するインタリーバを使用する場合には前記可変長さを分かるべきである。これは前記Ｓ／Ｐ変換部３１２が前記送信器の第１インタリーバ２１４の長さだけの符号化ビットを第１デインタリーバ３１４に出力し、前記送信器の第２インタリーバ２１６の長さだけの符号化ビットを第２デインタリーバ３１６に出力するようにするためである。
【００４３】
前記第１デインタリーバ３１４と前記第２デインタリーバ３１６は前記Ｓ／Ｐ変換部３１２からの符号化ビットを入力にし、前記符号化ビットに対するデインタリービング動作を遂行する。前記第１デインタリーバ３１４と前記第２デインタリーバ３１６のデインタリービング動作は、前記送信器の第１及び第２インタリーバ２１４、２１６で遂行されるインタリービング動作に対応すべきである。即ち、前記第１デインタリーバ３１４と前記第２デインタリーバ３１６は前記送信器の第１及び第２インタリーバ２１４、２１６が遂行するインタリービングパターンを予め分かるべきであるので、前記インタリービングパターン情報は前記送信器と前記受信器が事前に約束すべきである。一例として前記送信器が前記インタリービングパターン情報をシステム情報として通信が遂行される前に予め前記受信器に知らせることができる。
【００４４】
分類器(Classifier)３１８は前記第１デインタリーバ３１４と前記第２デインタリーバ３１６からのデインタリービングされた符号化ビットを入力にし、前記符号化ビットを一つの出力に出力する。前記符号化ビットはシステマテックビット、またはパリティビット、または前記システマテックビットと前記パリティビットが混合されたビットになることができる。前記システマテックビットと前記パリティビットが混合されたビットが入力される場合は、前記分類器３１８が必須構成として要求される場合である。この場合、前記システマテックビットと前記パリティビットが混合されたビットを入力にしてデインタリービングを遂行するデインタリーバから出力される符号化ビットは、重要度が高いシステマテックビットが常に一定の位置に存在するようにすべきである。前記システマテックビットの位置は上述したインタリービングパターン情報のように前記送信器と受信器により事前に約束されるべきである。一例として前記送信器が前記システマテックビット位置情報をシステム情報として通信が遂行される前に予め前記受信器に知らせることができる。例えば、前記第１デインタリーバ３１４により重要度が高い符号化ビットがデインタリービングされ、前記第２デインタリーバ３１６により相対的に重要度が低い符号化ビットがインタリービングされる場合、前記分類器３１８は前記第１デインタリーバ３１４からの入力を出力した後、前記第２デインタリーバ３１６からの入力を出力することができる。しかし、前記分類器３１８は前記送信器が１／２のように対称の符号化率を使用する場合には必ず要求される構成ではない。
【００４５】
チャネル復号部３２０は前記分類器３１８、または前記第１デインタリーバ３１４と前記第２デインタリーバ３１６から符号化ビットを受信し、前記受信された符号化ビットを所定復号化方式により復号化して、所望する復号化ビットを出力する。この時、前記所定復号化方式にはシステマテックビットとパリティビットを受信して前記システマテックビットを復号する方式を使用し、前記送信器の符号化方式により決定される。
【００４６】
以下、前記図２と前記図３により説明した構成を参照して本発明の第１実施形態による動作を詳細に説明すると、次のようである。
【００４７】
前記図２を参照して送信器の動作を詳細に説明すると、次のようである。
【００４８】
本発明の第１実施形態による送信器の動作は符号化率と固定長を有するインタリーバを使用するか、可変長を有するインタリーバを使用するかにより三つの動作に大別されることができる。一番目動作が対称符号化率を使用する場合であり、二番目動作が非対称符号化率と固定長を有するインタリーバを使用する場合であり、三番目動作が非対称符号化率と可変長を有するインタリーバを使用する場合である。従って、後述される本発明の第１実施形態による詳細な動作は、上述した三つの動作を区分して説明する。
【００４９】
〈第１動作例(送信器)〉
以下、対称符号化率を使用する送信器の動作を詳細に説明する。
【００５０】
伝送しようとするデータはチャネル符号器２１０に入力され所定コードにより符号化が遂行される。即ち、前記チャネル符号器２１０は符号化を通じて前記伝送しようとするデータであるシステマテックビット(Ｓビット)と、前記伝送しようとするデータのエラーコントロールのためのパリティビット(Ｐビット)を出力する。この時、前記チャネル符号器２１０は１／２のように対称の符号化率を使用するので、前記Ｓビットと前記Ｐビットを同一の比率に出力する。前記チャネル符号器２１０からの前記Ｓビットは第１インタリーバ２１４に提供され、前記Ｐビットは第２インタリーバ２１６に提供される。
【００５１】
従って、前記Ｓビットは前記第１インタリーバ２１４によりインタリービングされ、前記Ｐビットは前記第２インタリーバ２１６によりインタリービングされる。前記第１インタリーバ２１４と前記第２インタリーバ２１６のインタリービングパターンは予め設定され、前記設定されたインタリービングパターンは受信器も分かるべき情報である。
【００５２】
前記第１インタリーバ２１４と前記第２インタリーバ２１６からの前記インタリービングされたＳビットと前記インタリービングされたＰビットは並／直列変換部２１８に提供される。前記並／直列変換部２１８に提供された前記インタリービングされたＳビットと前記インタリービングされたＰビットは一つの出力に出力される。望ましくは前記インタリービングされた所定ビット数のＳビットが優先的に出力された後、前記インタリービングされた所定ビット数のＰビットが出力されるようにする。
【００５３】
前記並／直列変換部２１８からの前記インタリービングされたＰビットと前記インタリービングされたＳビットは変調部２２０に提供され所定シンボルパターンによりシンボルマッピングされ受信器に伝送される。例えば、前記変調部２２０の変調方式が１６ＱＡＭである場合、前記所定シンボルパターンが[Ｈ、Ｈ、Ｌ、Ｌ]との構造を有するので、インタリービングされた２ビットのＳビットを前記シンボルパターンにおいて、“Ｈ”のビット位置にマッピングし、インタリービングされた２ビットのＰビットを前記シンボルパターンにおいて、“Ｌ”のビット位置にマッピングして受信器に伝送する。一方、前記変調部２２０の変調方式が６４ＱＡＭである場合、前記所定シンボルパターンが[Ｈ、Ｈ、Ｍ、Ｍ、Ｌ、Ｌ]との構造を有するので、インタリービングされた３ビットのＳビットを前記所定シンボルパターンにおいて、二つの“Ｈ”のビット位置と一つの“Ｍ”のビット位置にマッピングし、インタリービングされた３ビットのＰビットを前記所定シンボルパターンにおいて、一つの“Ｍ”ビット位置と二つの“Ｌ”ビット位置にマッピングして受信器に伝送する。
【００５４】
〈第１動作例(受信器)〉
以下、対称符号化率を使用する受信器の動作を詳細に説明する。
【００５５】
送信器から受信されるデータは復調部３１０に入力され、前記受信されるデータは前記送信器の変調部２２０で使用した変調方式に対応する復調方式により復調され符号化ビットが出力される。前記復調部３１０からの復調された符号化ビットは直／並列変換部(Ｓ／Ｐ変換部)３１２に直列に入力され、前記符号化ビットは前記直／並列変換部(Ｓ／Ｐ変換部)３１２により並列に出力される。一例として前記送信器の変調部２２０が１６ＱＡＭ変調方式を使用する場合、前記Ｓ／Ｐ変換部３１２は、最初２ビットは第１デインタリーバ３１４に出力し、次の２ビットは第２デインタリーバ３１６に出力する。一方、前記送信器の変調部２２０が６４ＱＡＭ変調方式を使用する場合、前記Ｓ／Ｐ変換部３１２は、最初３ビットは前記第１デインタリーバ３１４に出力し、次の３ビットは前記第２デインタリーバ３１６に出力する。
【００５６】
前記Ｓ／Ｐ変換部３１２からの符号化ビットは分類され前記第１デインタリーバ３１４と前記第２デインタリーバ３１６それぞれに入力され、前記符号化ビットに対するデインタリービング動作を遂行する。前記第１デインタリーバ３１４と前記第２デインタリーバ３１６のデインタリービング動作は、前記送信器の第１及び第２インタリーバ２１４、２１６で遂行されるインタリービング動作に対応すべきである。即ち、前記第１デインタリーバ３１４と前記第２デインタリーバ３１６は前記送信器の第１及び第２インタリーバ２１４、２１６が遂行するインタリービングパターンによりデインタリービングを遂行する。
【００５７】
前記第１デインタリーバ３１４と前記第２デインタリーバ３１６それぞれからのデインタリービングされた符号化ビットは復号器３２０に提供され、前記符号化ビットを所定復号化方式により復号化して所望する受信ビットを出力する。この時、前記所定復号化方式にはＳビットとＰビットを受信して前記Ｓビットを復号する方式を使用し、前記送信器の符号化方式により決定される。
【００５８】
〈第２動作例(送信器)〉
以下、非対称符号化率と固定長を有する二つのインタリーバを使用する送信器の動作を詳細に説明する。
【００５９】
伝送しようとするデータはチャネル符号器２１０に入力され所定コードにより符号化が遂行される。即ち、前記チャネル符号器２１０は符号化を通じて前記伝送しようとするデータであるシステマテックビット(Ｓビット)と、前記伝送しようとするデータのエラーコントロールのためのパリティビット(Ｐビット)を出力する。この時、前記チャネル符号器２１０は３／４のように非対称の符号化率を使用するので、前記Ｓビットと前記Ｐビットを前記符号化率による比率に出力する。即ち、前記チャネル符号器２１０は３ビットのＳビットと１ビットのＰビットを出力する。
【００６０】
前記チャネル符号器２１０からの前記Ｓビットと前記Ｐビットは分配器２１２に提供され、前記分配器２１２により前記Ｓビットと前記Ｐビットは同一のビット数に両分され出力される。即ち、１６ＱＡＭ変調方式を使用する場合、前記分配器２１２は２ビットのＳビットを第１インタリーバ２１４に提供し、残りの１ビットのＳビットと１ビットのＰビットを第２インタリーバ２１６に提供する。
【００６１】
前記分配器２１２で発生することができる二つの場合に対する方法は、下記のようである。
【００６２】
一番目の場合として、システマテックビット数がパリティビット数より多い場合、前記分配器２１２は第１インタリーバ２１４をシステマテックビットで満たし、第２インタリーバ２１６を前記パリティビットと共に残りのシステマテックビットで満たす。二番目の場合として、システマテックビット数がパリティビット数より少ない場合、前記分配器２１２は第１インタリーバ２１４をシステマテックビットで満たし、該第１インタリーバ２１４の残りの部分をパリティビットで満たし、第２インタリーバを残りのパリティビットで満たす。
【００６３】
従って、前記２ビットのＳビットは前記第１インタリーバ２１４によりインタリービングされ、前記残りの１ビットのＳビットと前記１ビットのＰビットは前記第２インタリーバ２１６によりインタリービングされる。前記第１インタリーバ２１４と前記第２インタリーバ２１６のインタリービングパターンは予め設定され、前記設定されたインタリービングパターンは受信器も分かるべき情報である。また、前記第２インタリーバ２１６は前記分配器２１２からＳビットとＰビットを受信して、インタリービングする前に前記Ｓビットの位置を予め決定することにより、受信器で復号時、ＳビットとＰビットの分類が効率的に遂行されるようにする。例えば、前記第２インタリーバ２１６でインタリービングするＳビットは先に位置するようにしてインタリービングを遂行することにより、受信器ではデインタリービング後、先に位置するビットをＳビットに推定することができる。
【００６４】
前記第１インタリーバ２１４によりインタリービングされたＳビットと前記第２インタリーバ２１６によりＳビットとＰビットがインタリービングされたビットは並／直列変換部２１８に提供される。前記並／直列変換部２１８に提供された前記インタリービングされたＳビットと、前記ＰビットとＳビットがインタリービングされたビットは一つの出力に出力される。望ましくは、前記第１インタリーバ２１４からの出力が優先的に出力された後、前記第２インタリーバ２１６からの出力が連続して出力されるようにする。
【００６５】
前記並／直列変換部２１８からの前記インタリービングされたＳビットと、前記ＳビットとＰビットがインタリービングされたビットは変調部２２０に提供され所定シンボルパターンによりシンボルマッピングされ受信器に伝送する。例えば、前記変調部２２０の変調方式が１６ＱＡＭである場合、前記所定シンボルパターンが[Ｈ、Ｈ、Ｌ、Ｌ]との構造を有することで、インタリービングされた２ビットのＳビットを前記所定シンボルパターンにおいて、“Ｈ”のビット位置にマッピングし、前記Ｓビットと前記Ｐビットがインタリービングされた２ビットを、“Ｌ”ビット位置にマッピングして受信器に伝送する。一方、前記変調部２２０の変調方式が６４ＱＡＭである場合、前記所定シンボルパターンが[Ｈ、Ｈ、Ｍ、Ｍ、Ｌ、Ｌ]との構造を有するので、前記第１インタリーバ２１４によりインタリービングされた３ビットのＳビットを前記所定シンボルパターンにおいて、二つの“Ｈ”ビット位置と一つの“Ｍ”ビット位置にマッピングし、前記第２インタリーバ２１６によりインタリービングされた３ビットを前記所定シンボルパターンにおいて、一つの“Ｍ”ビット位置と二つの“Ｌ”ビット位置にマッピングして受信器に伝送する。
【００６６】
上述した固定式とは二つのインタリーバの大きさを固定させる方式であり、符号化率に応じてインタリーバの長さを変動する必要がないので、具現が簡単であるとの利点がある。しかし、６４ＱＡＭ以上の高次変調(high order modulation)の場合のように、信頼度が３段階以上存在する場合、最適の条件を違反する場合が発生することがある。前記最適の条件は、重要度が高いビットは重要度が低いビットより常に高い信頼度ビットにマッピングされる条件を意味する。その理由はＳがＰより多くの場合、残りのＳは第２インタリーバ２１６に入力されＰと共にインタリービングされるためである。これによって第１インタリーバ２１４によりインタリービングされるＳは問題ないが、前記第２インタリーバ２１６に入力されたＳは低い信頼度ビットにマッピングされることができる。これを防止するために、インタリーバの数を増加させ、３段階信頼度によってその担当を分ける方法がある。しかし、インタリーバの数を増加させるのは、この発明の拡張された概念であるので、より詳細な説明は省略する。しかし、固定長を有する二つのインタリーバを使用しても従来の送信器よりは良い性能を示す。
【００６７】
〈第２動作例(受信器)〉
以下、非対称符号化率と固定長を有するデインタリーバを使用する受信器の動作を詳細に説明する。
【００６８】
送信器から受信されるデータは復調部３１０に入力され、前記入力されるデータは前記送信器の変調部２２０で使用した変調方式に対応する復調方式により復調され符号化ビットが出力される。前記復調部３１０からの復調された符号化ビットは直／並列変換部(Ｓ／Ｐ変換部)３１２に直列に入力され、前記符号化ビットは前記直／並列変換部(Ｓ／Ｐ変換部)３１２により並列に出力される。一例として前記送信器が１６ＱＡＭ変調方式を使用する場合には、前記Ｓ／Ｐ変換部３１２は、最初２ビットは第１デインタリーバ３１４に出力し、次の２ビットは第２デインタリーバ３１６に出力する。ここで最初２ビットはＳビットのみに構成され、前記次の２ビットはＳビットとＰビットが混合された形態に構成される。また、６４ＱＡＭの場合には最初３ビットは第１デインタリーバ３１４に出力し、次の３ビットは第２デインタリーバ３１６に出力する。
【００６９】
前記Ｓ／Ｐ変換部３１２からの符号化ビットは分類され前記第１デインタリーバ３１４と前記第２デインタリーバ３１６それぞれに入力され、前記符号化ビットに対するデインタリービング動作を遂行する。前記第１デインタリーバ３１４と前記第２デインタリーバ３１６のデインタリービング動作は、前記送信器の第１及び第２インタリーバ２１４、２１６で遂行されるインタリービング動作に対応すべきである。即ち、前記第１デインタリーバ３１４と前記第２デインタリーバ３１６は前記送信器の第１及び第２インタリーバ２１４、２１６が遂行するインタリービングパターンによりデインタリービングを遂行する。
【００７０】
前記第１デインタリーバ３１４と前記第２デインタリーバ３１６それぞれからのデインタリービングされた符号化ビットは、分類器(Classifier)３１８に提供されＳビットとＰビットが区分され出力される。この時、前記第２デインタリーバ３１６から出力されるビットはＳビットとＰビットが混合されているので、前記分類器３１８は前記デインタリービングされたビット中、どの位置のビットがＳビットであるかを分かるべきである。
【００７１】
前記分類器３１８からの符号化ビットは復号器３２０に提供され、前記符号化ビットは前記復号器３２０により所定復号化方式により復号化して所望する受信ビットを出力する。この時、前記所定復号化方式にはＳビットとＰビットを受信して前記Ｓビットを復号する方式を使用し、前記送信器の符号化方式により決定される。
【００７２】
〈第３動作例(送信器)〉
以下、非対称符号化率と可変長を有するインタリーバを使用する送信器の動作を詳細に説明する。
【００７３】
伝送しようとするデータはチャネル符号器２１０に入力され所定コードにより符号化が遂行される。即ち、前記チャネル符号器２１０は符号化を通じて前記伝送しようとするデータをシステマテックビット(Ｓビット)に出力し、前記伝送しようとするデータのエラーコントロールのためのパリティビット(Ｐビット)を出力する。この時、前記チャネル符号器２１０は３／４のように非対称の符号化率を使用するので、前記Ｓビットと前記Ｐビットを相異なる比率に出力する。即ち、前記チャネル符号器２１０は３ビットのシステマテックビットと１ビットのパリティビットを出力する。前記チャネル符号器２１０からの前記Ｓビットは第１インタリーバ２１４に提供され、前記Ｐビットは第２インタリーバ２１６に提供される。
【００７４】
従って、前記Ｓビットは前記第１インタリーバ２１４によりインタリービングされ、前記Ｐビットは前記第２インタリーバ２１６によりインタリービングされる。前記第１インタリーバ２１４と前記第２インタリーバ２１６のインタリービングパターンと長さは予め設定され、前記設定されたインタリービングパターンと長さは受信器も分かるべき情報である。前記予め設定される長さは前記Ｓビットと前記Ｐビットの比により決定することができる。
【００７５】
前記第１インタリーバ２１４と前記第２インタリーバ２１６からの前記インタリービングされたＳビットと前記インタリービングされたＰビットは、並／直列変換部２１８に提供される。前記並／直列変換部２１８に提供された前記インタリービングされたＳビットと前記インタリービングされたＰビットは、一つの出力に出力される。望ましくは、前記並／直列変換部２１８は前記インタリービングされたＳビットが最大限信頼度の高いビット位置にマッピングされることができるように、前記インタリービングされたＳビットと前記インタリービングされたＰビットを出力すべきである。
【００７６】
前記並／直列変換部２１８からの前記インタリービングされたＰビットと前記インタリービングされたＳビットは、変調部２２０に提供され所定ビット位置にマッピングされ受信器に伝送する。例えば、前記Ｓビットを受信する第１インタリーバ２１４の長さは１８ビットであり、これに対応したＰビットを受信する第２インタリーバ２１６の長さは６ビットである場合、前記変調部２２０で所定シンボルパターンにより遂行するシンボルマッピング動作は下記のようである。
【００７７】
先ず、前記変調部２２０の変調方式が１６ＱＡＭである場合、前記所定シンボルパターンが[Ｈ、Ｈ、Ｌ、Ｌ]との構造を有することで、インタリービングされた２ビットのＳビットを前記所定シンボルパターンにおいて、“Ｈ”ビット位置にマッピングし、残りの１ビットのＳビットと１ビットのパリティビットは前記所定シンボルパターンにおいて、“Ｌ”ビット位置にマッピングして受信器に伝送する。
【００７８】
次に、前記変調部２２０の変調方式が６４ＱＡＭである場合、前記所定シンボルパターンが[Ｈ、Ｈ、Ｍ、Ｍ、Ｌ、Ｌ]との構造を有することで、一番目変調で４:２の比率により前記Ｓビットと前記Ｐビットを前記所定シンボルパターンに対応してシンボルマッピングし、二番目変調では５:１の比率により前記Ｓビットと前記Ｐビットを前記所定シンボルパターンに対応してシンボルマッピングする。三番目変調で、４:２の比率により前記Ｓビットと前記Ｐビットを前記所定シンボルパターンに対応してシンボルマッピングし、四番目変調では、５:１の比率により前記Ｓビットと前記Ｐビットを前記所定シンボルパターンに対応してシンボルマッピングする。従って、４:２の比率を有する一番目と三番目変調では２ビットのＳビットを前記所定シンボルパターンにおいて、二つの“Ｈ”ビット位置にマッピングし、残りの２ビットのＳビットは前記所定シンボルパターンにおいて、二つの“Ｍ”ビット位置にマッピングし、２ビットのＰビットは前記所定シンボルパターンにおいて、二つの“Ｌ”ビット位置にマッピングして受信器に伝送する。一方、５:１の比率を有する二番目と四番目変調では２ビットのＳビットを前記所定シンボルパターンにおいて、二つの“Ｈ”ビット位置にマッピングし、残りの２ビットのＳビットは前記所定シンボルパターンにおいて、二つの“Ｍ”ビット位置にマッピングし、最終１ビットのＳビットと１ビットのＰビットは前記所定シンボルパターンにおいて、二つの“Ｌ”ビット位置にマッピングして受信器に伝送する。
【００７９】
上述した非対称符号化率と６４ＱＡＭの変調方式を使用する例を表として示すと、下記＜表２＞のようである。
【表２】
2006067606.tif 000005
【００８０】
上述したように、インタリーバの長さを可変する場合は、二つのインタリーバの大きさを符号化率に応じて制御(control)すべきである短所がある。しかし、符号化率、または変調部の次数に関係なく常に最適の条件にシンボルマッピングを遂行することができる。また、特別の量に前記Ｓと前記Ｐを前記二つのインタリーバに配分する必要がないので、分配器２１２なしで動作ができるようになる。
【００８１】
〈第３動作例(受信器)〉
以下、非対称符号化率と可変長を有するデインタリーバを使用する受信器の動作を詳細に説明する。
【００８２】
送信器から受信されるデータは復調部３１０に入力され、前記入力されるデータは前記送信器の変調部２２０で使用した変調方式に対応する復調方式により復調され符号化ビットが出力される。前記復調部３１０からの復調された符号化ビットは直／並列変換部(Ｓ／Ｐ変換部)３１２に直列に入力され、前記符号化ビットは前記直／並列変換部(Ｓ／Ｐ変換部)３１２により並列に出力される。この時、前記送信器が非対称の符号化率と可変長さを有するインタリーバを使用する場合には、前記可変長さを前記Ｓ／Ｐ変換部３１２が分かるべきである。これは前記Ｓ／Ｐ変換部３１２が前記送信器の第１インタリーバ２１４の長さだけの符号化ビットを第１デインタリーバ３１４に出力し、前記送信器の第２インタリーバ２１６の長さだけの符号化ビットを第２デインタリーバ３１６に出力するようにするためである。
【００８３】
前記送信器の変調部２２０が１６ＱＡＭ変調方式を使用する場合、前記Ｓ／Ｐ変換部３１２は、最初３ビットは第１デインタリーバ３１４に出力し、次の１ビットは第２デインタリーバ３１６に出力する。一方、前記送信器の変調部２２０が６４ＱＡＭ変調方式を使用する場合、前記Ｓ／Ｐ変換部３１２は前記送信器の並／直列変換部２１８でＰビットとＳビットを直列に出力するために使用されたＳビットとＰビットの比率により、前記復調部３１０からの符号化ビットを分離して出力する。前記比率は前記送信器の第１インタリーバ２１４と第２インタリーバ２１６により分かることができる。
【００８４】
例えば、前記送信器の並／直列変換部２１８でＳビットとＰビットの比率、即ち、第１インタリーバ２１４と前記第２インタリーバ２１６の長さに４:２、５:１、４:２、５:２を使用した場合、Ｓ／Ｐ変換器３１２は一番目と三番目では最初４ビットを第１デインタリーバ３１４に出力し、次の２ビットを第２デインタリーバ３１６に出力する。一方、二番目と四番目では最初５ビットを前記第１デインタリーバ３１４に出力し、次の１ビットは前記第２デインタリーバ３１６に出力する。
【００８５】
前記Ｓ／Ｐ変換部３１２からの符号化ビットは分類され前記第１デインタリーバ３１４と前記第２デインタリーバ３１６それぞれに入力され、前記符号化ビットに対するデインタリービング動作を遂行する。前記第１デインタリーバ３１４と前記第２デインタリーバ３１６のデインタリービング動作は、前記送信器の第１及び第２インタリーバ２１４、２１６で遂行されるインタリービング動作に対応すべきである。即ち、前記第１デインタリーバ３１４と前記第２デインタリーバ３１６は前記送信器の第１及び第２インタリーバ２１４、２１６が遂行するインタリービングパターンによりデインタリービングを遂行する。
【００８６】
前記第１デインタリーバ３１４と前記第２デインタリーバ３１６それぞれからのデインタリービングされた符号化ビットは、すでに前記Ｓ／Ｐ変換部３１２によりＳビットとＰビットに分離されているので、復号器３２０に提供され、前記符号化ビットを所定復号化方式により復号化して所望する受信ビットを出力する。この時、前記所定復号化方式にはＳビットとＰビットを受信して前記Ｓビットを復号する方式を使用し、前記送信器の符号化方式により決定される。
【００８７】
《第２実施形態》
図４は本発明の第２実施形態によるＨＳＤＰＡ移動通信システムの送信器構成を示している図である。
【００８８】
先ず、前記図４を参照して本発明の第２実施形態による送信器構成を説明すると、テイルビット発生器(Tail Bits)４１０は伝送のためのデータを受信し、前記受信されたデータに前記受信されるデータに対応したテイルビットを追加する。チャネル符号器４１２は制御部(ＡＭＣＳ)４２６の制御下に、前記テイルビットが追加されたデータを受信し、前記受信されるデータを所定コードを利用して符号化する。前記所定コードは前記受信されるデータを符号化することにより、伝送しようとするビットと前記ビットのエラー制御ビットを出力するようにするコードを通称する。一例として前記伝送しようとするビットはシステマテックビット(Ｓ)であり、前記エラー制御ビットはパリティビット(Ｐ)になることができる。前記所定コードには上述したようにターボコード、システマテック畳み込みコードなどが存在する。
【００８９】
レートマッチング部４１４は前記チャネル符号器４１２からの符号化ビットに対して反復(Repetition)、穿孔(Puncturing)などの動作を通じてレートマッチングを遂行する。分配器(Distributor)４１６は前記制御部４２６の制御下に、前記レートマッチング部４１４からの前記システマテックビットと前記パリティビットを受信し、前記システマテックビットと前記パリティビットを複数のインタリーバに分配する。
【００９０】
第１インタリーバ４１８と第２インタリーバ４２０は、前記分配器４１６からの符号化ビットを受信し、前記受信される符号化ビットをインタリービングする。前記符号化ビットは前記システマテックビット、または前記パリティビット、または前記システマテックビットと前記パリティビットが混合されたビットになることができる。前記システマテックビットと前記パリティビットが混合されたビットが受信される場合は、前記分配器４１６が必須構成として要求される場合である。この場合、前記システマテックビットと前記パリティビットが混合されたビットを受信するインタリーバは、インタリービングを遂行する前に重要度が高いシステマテックビットが常に一定の位置に存在するようにすべきである。これは受信器で遂行される復号動作が容易に遂行できるようにするためであり、前記システマテックビットの一定の位置は前記送信器により前記受信器に通報されるべきである。一方、前記第１インタリーバ４１８と前記第２インタリーバ４２０が可変長を有する場合には、前記制御部４２６からの制御により動作する。即ち、前記第１インタリーバ４１８と前記第２インタリーバ４２０が可変長を有する場合には、前記制御部４２６の制御下に、前記第１インタリーバ４１８と前記第２インタリーバ４２０の長さが決定される。
【００９１】
並／直列変換部(Ｐ／Ｓ変換部)４２２は前記制御部４２６の制御下に、前記第１インタリーバ４１８からインタリービングされ出力される符号化ビットと前記第２インタリーバ４２０からインタリービングされ出力される符号化ビットを並列に受信して、前記二つの符号化ビットを直列に出力する。例えば、前記第１インタリーバ４１８により重要度が高い符号化ビットがインタリービングされ、前記第２インタリーバ４２０により重要度が低い符号化ビットがインタリービングされる場合、前記Ｐ／Ｓ変換器４２２は前記第１インタリーバ４１８から受信された符号化ビットを出力した後、前記第２インタリーバ４２０から受信された符号化ビットを出力する。これは以後に遂行される変調動作で前記重要度が高いシステマテックビットを、シンボルを構成するビット中、信頼度が高いビット位置にマッピングするためである。
【００９２】
変調部４２４は前記Ｐ／Ｓ変換器４２２からの符号化ビットを所定シンボルパターンによりシンボルマッピングさせ前記受信器に伝送する。例えば、前記変調部４２４が１６ＱＡＭ変調方式を使用する場合、前記符号化ビットは[Ｈ、Ｈ、Ｌ、Ｌ]との構造のシンボルパターンによりシンボルマッピングされ、変調方式が６４ＱＡＭである場合、前記符号化ビットは[Ｈ、Ｈ、Ｍ、Ｍ、Ｌ、Ｌ]との構造のシンボルパターンによりシンボルマッピングされる。
【００９３】
前記制御部４２６は本発明の第２実施形態による送信器の各構成の全般的な動作を制御する。先ず、前記制御部４２６は現在の無線チャネル状態により使用する符号化率と変調方式を決定する。前記制御部４２６は前記決定した前記使用する符号化率により前記ターボ符号器４１２の符号化率を制御し、前記決定した変調方式により前記変調部４２４を制御する。また、前記制御部４２６は前記決定した符号化率と変調方式により前記分配器４１６の分配パターンを制御する。例えば、前記制御部４２６は複数のインタリーバに二つのインタリーバ２１４、２１６が存在する場合、前記分配器４１６を制御して前記システマテックビットと前記パリティビットが同一のビット数を有するように二つのビットグループ(ビット列)に分配する。従って、前記二つのビットグループ(ビット列)中、一つのビットグループ(ビット列)は第１インタリーバ(Interleaver)４１８に提供し、他の一つのビットグループ(ビット列)は第２インタリーバ(Interleaver)４２０に提供する。もし、前記複数のインタリーバに３個のインタリーバが存在する場合、前記制御部４２６は前記分配器４１６を制御して前記システマテックビットと前記パリティビットを３個のビットグループ(ビット列)に分配する。しかし、送信器で１／２のように対称符号率を使用する場合、前記分配器４１６は本発明の実施形態による必須構成ではない。その理由は１／２のように対称符号率を使用する場合において、前記システマテックビットと前記パリティビットが同一のビット数に提供されるので、前記システマテックビットは前記第１インタリーバ４１８に提供し、前記パリティビットは前記第２インタリーバ４２０に提供すると十分であるためである。これは３／４のように非対称符号率を使用しても前記第１インタリーバ４１８と前記第２インタリーバ４２０が固定長ではなく可変長を支援する場合にも同一に適用される。即ち、前記分配器４１６は非対称符号率と可変長を支援する前記第１インタリーバ４１８と前記第２インタリーバ４２０を使用する場合のみに必須構成として要求される。
【００９４】
《第３実施形態》
図５は本発明の第３実施形態による符号分割多重接続移動通信システムの送信器構成を示している図である。前記図５で示している送信器は別の並／直列変換部を設けないで、インタリーバにより符号化シンボルが直列に出力される構成である。
【００９５】
前記図５を参照すると、伝送しようとするデータはチャネル符号器５１０に入力され所定コードにより符号化が遂行される。即ち、前記チャネル符号器５１０は符号化を通じて前記伝送しようとするデータをシステマテックビット(Ｓビット)に出力し、前記伝送しようとするデータのエラーコントロールのためのパリティビット(Ｐビット)を出力する。前記チャネル符号器５１０からのＳビットとＰビットはインタリーバ５１２を構成する制御部５１４に提供される。前記制御部５１４は前記チャネル符号器５１０から提供されたＳビットに所定アドレスを加えてメモリ５１６に割り当てられたＳ領域に順次的に貯蔵する。また、前記制御部５１４は前記チャネル符号器５１０から提供されたＰビットに所定アドレスを加えて前記メモリ５１６に割り当てられたＰ領域に順次的に貯蔵する。
【００９６】
また、前記制御部５１４は前記メモリ５１６に貯蔵されたＳビットとＰビットを伝送するために制御を遂行する。先ず、前記制御部５１４は前記メモリ５１６に貯蔵されたＳビットとＰビットを伝送するために、前記チャネル符号器５１０で使用した符号化率と変調部５１８で使用する変調方式を検査する。前記検査により前記符号化率と変調方式が決定されると、前記決定された符号化率と変調方式により前記メモリ５１６に貯蔵されたＳビットとＰビットを読み出す。
【００９７】
例えば、前記決定された符号化率が１／２のように対称であり、１６ＱＡＭ、または６４ＱＡＭ変調方式を使用すると、前記制御部５１４は前記メモリ５１６のＳ領域とＰ領域を同一の比率に反復的にアクセスして、同一のビット数のＳビットとＰビットを出力する。即ち、最初には前記Ｓ領域をアクセスして２ビット、または３ビットのＳビットを読み出し、次には前記Ｐ領域をアクセスして２ビット、または３ビットのＰビットを読み出す。この場合、前記制御部５１４から出力される２ビットのＳビットと２ビットのＰビットは変調部５１８に提供され、前記変調部５１８により１６ＱＡＭ変調が遂行される。即ち、前記２ビットのＳビットは前記１６ＱＡＭ変調のための所定シンボルパターンである[Ｈ、Ｈ、Ｌ、Ｌ]の二つのＨにマッピングされ、前記２ビットのＰビットは二つのＬにマッピングされる。
【００９８】
しかし、前記決定した符号化率が３／４のように非対称であり、１６ＱＡＭ変調方式を使用すると、前記制御部５１４は前記メモリ５１６のＳ領域を３度アクセスする時、前記Ｐ領域を１度アクセスすることにより、ＳビットとＰビットを３:１の比率に出力する。この場合、前記制御部５１４から出力される３ビットのＳビットと１ビットのＰビットは前記変調部５１８に提供され、前記変調部５１８により１６ＱＡＭ変調が遂行される。即ち、前記２ビットのＳビットは前記１６ＱＡＭ変調のための所定シンボルパターンである[Ｈ、Ｈ、Ｌ、Ｌ]において、二つの“Ｈ”ビット位置にマッピングされ、残りの１ビットのＳビットと前記１ビットのＰビットは二つの“Ｌ”ビット位置にマッピングされる。
【００９９】
最後に、前記決定した符号化率が３／４のように非対称であり、６４ＱＡＭ変調方式を使用すると、前記制御部５１４は前記メモリ５１６のＳ領域と前記Ｐ領域を所定比率によりアクセスすることにより、ＳビットとＰビットを出力する。この時、前記メモリ５１６のアクセス回数は２(ＱＰＳＫ)、３(８ＰＳＫ)、４(１６ＱＡＭ)及び６(６４ＱＡＭ)に分けられるべきである。上述した条件の簡単な例に、総アクセス回数(Ａtot)が１４４回と仮定する時、下記の＜数２＞の条件を満足すべきである。
【数２】
2006067606.tif 000006
ここで、ＡsysはＳ領域のアクセス回数であり、Ａpar はＰ領域のアクセス回数を示す。
【０１００】
従って、６４ＱＡＭ変調方式で一つのシンボルは６ビットに構成され、Ａsys：Ａpar＝３:１であるので、二つのシンボル(１２ビット)を構成するためには、９ビットのＳビットと３ビットのＰビットが要求される。即ち、一つのシンボル当たり４．５ビットのＳビットと１．５ビットのＰビットを出力すべきであるが、定数値ではないので一つのシンボル周期に出力ビット数を変更する。例えば、一度は４ビットのＳビットと２ビットのＰビットを出力し、次には５ビットのＳビットと１ビットのＰビットを出力する。
【０１０１】
この場合、前記制御部５１４から出力されるＳビットとＰビットは前記変調部５１８に提供され、前記変調部５１８により６４ＱＡＭ変調が遂行される。前記制御部５１４から４ビットのＳビットと２ビットのＰビットが出力される場合には、２ビットのＳビットは前記６４ＱＡＭ変調のための所定シンボルパターンである[Ｈ、Ｈ、Ｍ、Ｍ、Ｌ、Ｌ]において、二つの“Ｈ”ビット位置にマッピングされ、残りの２ビットのＳビットは前記所定シンボルパターンにおいて、二つの“Ｍ”ビット位置にマッピングされる。一方、２ビットのＰビットは前記所定シンボルパターンである[Ｈ、Ｈ、Ｍ、Ｍ、Ｌ、Ｌ]において、二つの“Ｌ”ビット位置にマッピングされる。一方、前記制御部５１４から５ビットのＳビットと１ビットのＰビットが出力される場合には、２ビットのＳビットは前記６４ＱＡＭ変調のための所定シンボルパターンである[Ｈ、Ｈ、Ｍ、Ｍ、Ｌ、Ｌ]において、二つの“Ｈ”ビット位置にマッピングされ、残りの２ビットのＳビットは前記所定シンボルパターンにおいて、二つの“Ｍ”ビット位置にマッピングされる。一方、１ビットのＳビットと１ビットのＰビットは前記所定シンボルパターンである[Ｈ、Ｈ、Ｍ、Ｍ、Ｌ、Ｌ]において、二つの“Ｌ”ビット位置によりマッピングされる。
【０１０２】
図７は本発明の実施形態による６４ＱＡＭ変調方式の符号器と復号器を使用して実験した場合の実験結果値を示している図であり、図８は本発明の実施形態による１６ＱＡＭ変調方式の符号器と復号器を使用して実験した場合の実験結果値を示している図である。前記図７と前記図８は本発明の効果を証明する実験結果である。前記実験は制限された条件で実行されたが、その効果を示すには十分であると判断される条件下で遂行された。前記図７と前記図８での結果は、ビット当たり雑音比(Ｅｂ／Ｎｏ)を増加させながら、ビットエラー率(BER)が比較された。前記実験では従来に比べて１６ＱＡＭと６４ＱＡＭがすべて約０．４dB以上の利得を示した。
【０１０３】
前記図７と前記図８の実験値を得るための実験条件としては、ＡＷＧＮ、ターボエンコーダ入力ブロック大きさ＝５１１４ビット、コーディング率(coding rate)＝１／２、固定式インタリーバを使用した。
【０１０４】
〔発明の効果〕
上述したような本発明は、重要度が高いビットを高い信頼度のビット位置に対応してシンボルマッピングすることにより、エラーコントロールコーディング(error-control-coding)と変復調技術及びデータ伝送分野で優れた伝送効率を得ることができる。また、本発明は有／無線通信などすべての送／受信装置に応用できるだけではなく、現在進行中である３世代無線通信(ＩＭＴ−２０００)に活用されると、システム全般の性能を向上することができる。これは重要度が高いビットは雑音や環境に相対的に少ない影響を受ける高い信頼度ビットに変調することにより得られる。即ち、既存のシステムよりビットエラー率(BER)を低くすると共に、システム全般の性能を改善する効果を示す。
【図面の簡単な説明】
【０１０５】
【図１】従来の符号分割多重接続移動通信システムの送信器構造を示している図である。
【図２】本発明の第１実施形態による符号分割多重接続移動通信システムの送信器構造を示している図である。
【図３】図２で示している送信器に対応する受信器の構造を示している図である。
【図４】本発明の第２実施形態による符号分割多重接続移動通信システムの送信器構造を示している図である。
【図５】本発明の第３実施形態による符号分割多重接続移動通信システムの送信器構造を示している図である。
【図６】本発明の実施形態による送信器を構成する並／直列変換器の出力の一例を示している図である。
【図７】本発明の実施形態による６４ＱＡＭ変調方式を使用した実験結果を示している図である。
【図８】本発明の実施形態による１６ＱＡＭ変調方式を使用した実験結果を示している図である。
【符号の説明】
【０１０６】
２１０  チャネル符号器
２１２  分配器
２１４  第１インタリーバ
２１６  第２インタリーバ
２１８  並／直列変換部(Ｐ／Ｓ変換部)
２２０  変調部
３１０  復調部
３１２  直／並列変換部(Ｓ／Ｐ変換部)
３１４  第１デインタリーバ
３１６  第２デインタリーバ
３１８  分類器
３２０  復号器
４１０  テイルビット発生器
４１２  チャネル符号器
４１４  レートマッチング部
４１６  分配器
４１８  第１インタリーバ
４２０  第２インタリーバ
４２２  並／直列変換部(Ｐ／Ｓ変換部)
４２４  変調部
４２６  制御部
５１０  チャネル符号器
５１２  インタリーバ
５１４  制御部
５１６  メモリ
５１８  変調部
【図１】
2006067606.tif 000007
【図２】
2006067606.tif 000008
【図３】
2006067606.tif 000009
【図４】
2006067606.tif 000010
【図５】
2006067606.tif 000011
【図６】
2006067606.tif 000012
【図７】
2006067606.tif 000013
【図８】
2006067606.tif 000014