(57)【要約】【課題】  オペアンプおよびそれが備えられる装置の消費電力を低減する。【解決手段】  液晶表示装置のソースドライバにおけるバッファ回路にはボルテージフォロワのオペアンプがしばしば用いられる。この場合、上記オペアンプの出力電位は時間とともに変化する。そこで、オペアンプに供給する電源電圧（Ｈｉ側電位Ｖ＋およびＬｏｗ側電位Ｖ−）を、必要とする出力電圧を得るための電源電圧と出力電圧との差（Ｂ，Ｃ）を確保しつつ、電源電圧と出力電圧との差を小さくするように、オペアンプの出力電位に応じて変化させる。【選択図】  図１
2006140843.tif 000002
【特許請求の範囲】
【請求項１】
電位が変化する入力信号を入力され、上記入力された入力信号を増幅して出力する演算増幅器の電源電圧を供給する、演算増幅器の駆動装置であって、
上記入力信号の電位の変化に応じて、上記演算増幅器に供給する電源電圧を変化させることを特徴とする演算増幅器の駆動装置。
【請求項２】
上記電源電圧のハイレベル側電位およびローレベル側電位と、上記演算増幅器の出力信号の電位との差が、それぞれ、
上記演算増幅器が所定の出力特性を得るために必要な大きさ以上となるように、上記電源電圧を変化させることを特徴とする請求項１に記載の演算増幅器の駆動装置。
【請求項３】
上記電源電圧のハイレベル側電位が、上記演算増幅器の出力信号の電位の最大値に対して上記演算増幅器が所定の出力特性を得るために必要な電位以下となり、
上記電源電圧のローレベル側電位が、上記演算増幅器の出力信号の電位の最小値に対して上記演算増幅器が所定の出力特性を得るために必要な電位以上となる範囲内で、
上記電源電圧を変化させることを特徴とする請求項１または２に記載の演算増幅器の駆動装置。
【請求項４】
上記電源電圧のハイレベル側電位およびローレベル側電位の両方を変化させることを特徴とする請求項１〜３のいずれか１項に記載の演算増幅器の駆動装置。
【請求項５】
上記電源電圧のハイレベル側電位またはローレベル側電位のうち、一方の電位を変化させ、他方の電位を一定値とすることを特徴とする請求項１〜３のいずれか１項に記載の駆動装置。
【請求項６】
上記他方の電位が、接地電位であることを特徴とする請求項５に記載の演算増幅器の駆動装置。
【請求項７】
上記電源電圧を生成する電圧生成回路を備えていることを特徴とする請求項１〜６のいずれか１項に記載の演算増幅器の駆動装置。
【請求項８】
互いに電位の異なる複数の電源の中からいずれかの電源を切り替え可能に選択することにより、上記電源電圧を変化させることを特徴とする請求項１〜７のいずれか１項に記載の演算増幅器の駆動装置。
【請求項９】
電位が変化する入力信号を入力され、入力された入力信号を増幅して出力する演算増幅器と、
当該演算増幅器の電源電圧を供給する、請求項１〜８のいずれか１項に記載の演算増幅器の駆動装置と、を備えていることを特徴とする表示装置。
【請求項１０】
複数の走査信号線と、上記各走査信号線に交差する複数のデータ信号線と、上記各走査信号線と上記各データ信号線とによって区画されるマトリクス状の各領域にそれぞれ配置される複数の画素と、上記走査信号線に供給する信号を制御する走査信号線駆動回路と、上記データ信号線に供給する信号を制御するデータ信号線駆動回路とを備えた、アクティブマトリクス型の表示装置であって、
上記演算増幅器によって増幅した信号を上記各データ信号線に供給することを特徴とする請求項９に記載の表示装置。
【請求項１１】
点順次駆動方式で上記各画素を駆動させることを特徴とする請求項１０に記載の表示装置。
【請求項１２】
ソースシェアドドライビング方式で上記各画素を駆動させることを特徴とする請求項１０に記載の表示装置。
【請求項１３】
線順次駆動方式で上記各画素を駆動させることを特徴とする請求項１０に記載の表示装置。
【請求項１４】
上記各画素と、上記走査信号線駆動回路と、上記データ信号線駆動回路とが、同一基板上に形成されていることを特徴とする請求項１０〜１３のいずれか１項に記載の表示装置。
【請求項１５】
上記各画素は、上記基板上に形成された連続結晶粒界シリコンからなるスイッチング素子を備えていることを特徴とする請求項１４に記載の表示装置。
【請求項１６】
表示する画像のデータに基づいて、上記演算増幅器の電源電圧設定データを生成し、生成した電源電圧設定データを上記演算増幅器の駆動装置に出力する電源電圧制御部を備えていることを特徴とする請求項１０〜１５のいずれか１項に記載の表示装置。
【請求項１７】
表示する画像のデータをデジタルデータからアナログデータに変換して上記演算増幅器に出力する映像信号生成手段を備え、
上記電源電圧制御部は、上記表示する画像のデジタルデータに基づいて、上記演算増幅器の電源電圧設定データを生成することを特徴とする請求項１６に記載の表示装置。
【請求項１８】
表示する画像のデータをデジタルデータからアナログデータに変換して上記演算増幅器に出力する映像信号生成手段と、
上記アナログデータをデジタルデータに変換して上記電源電圧制御部に出力するアナログデジタル変換手段とを備え、
上記電源電圧制御部は、上記アナログデジタル変換手段から入力されるデジタルデータに基づいて、上記演算増幅器の電源電圧設定データを生成することを特徴とする請求項１６に記載の表示装置。
【請求項１９】
表示する画像のデータをデジタルデータからアナログデータに変換して上記演算増幅器に出力する映像信号生成手段と、
アナログ電圧の演算が可能な演算増幅器を備えた電圧演算回路とを備え、
上記電圧演算回路は、上記映像信号生成手段から出力されるアナログデータに基づいて、上記演算増幅器の電源電圧設定値を生成することを特徴とする請求項１０〜１５のいずれか１項に記載の表示装置。
【請求項２０】
上記表示する画像のデジタルデータに基づいて、上記演算増幅器の電源電圧設定データを生成する電源電圧制御部をさらに備えていることを特徴とする請求項１９に記載の表示装置。
【請求項２１】
電位が変化する入力信号を入力され、入力された入力信号を増幅して出力する演算増幅器と、
当該演算増幅器の電源電圧を供給する、請求項１〜８のいずれか１項に記載の演算増幅器の駆動装置と、を備えていることを特徴とする電子機器。
【請求項２２】
電位が変化する入力信号を入力され、上記入力された入力信号を増幅して出力する演算増幅器の電源電圧を供給する、演算増幅器の駆動方法であって、
上記入力信号の電位の変化に応じて、上記演算増幅器に供給する電源電圧を変化させることを特徴とする演算増幅器の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電位が変化する入力信号を増幅して出力する演算増幅器に電源電圧を供給する演算増幅器の駆動装置、それを備えた表示装置および電子機器、演算増幅器の駆動方法に関するものである。
【背景技術】
【０００２】
液晶表示装置は、薄型で軽量かつ消費電力が小さいといった利点を有している。このため、テレビやモニター等の画像表示装置や、ワープロ、パーソナルコンピュータ等のＯＡ（Office Automation）機器、ビデオカメラ、デジタルカメラ、携帯電話等の情報端末などに備えられる画像表示装置に広く用いられている。
【０００３】
これらの液晶表示装置の１つとして、マトリクス状に配された複数の画素を備えたアクティブマトリクス型の液晶表示装置が知られている。
【０００４】
アクティブマトリクス型の液晶表示装置は、一般に、マトリクス状に配された多数の画素を有する表示部と、各画素を駆動するデータ信号線ドライバおよび走査信号線ドライバと、多数のデータ信号線および走査信号線とを備えている。
【０００５】
各画素は、スイッチング素子と、画素容量とからなり、相互に交差する走査信号線およびデータ信号線によって区画されて成るマトリクス状の各領域にそれぞれ配置されている。なお、画素容量は、液晶容量と、必要に応じて付加される補助容量とから構成されている。また、スイッチング素子としては、例えばトランジスタが用いられ、ゲートが走査信号線（ゲートライン）に接続され、ソースがデータ信号線（ソースライン）に接続され、ドレインが画素容量に接続される。また、画素容量の他方の電極は、例えば全画素に共通の共通電極線に接続される。
【０００６】
そして、走査信号線ドライバ（ゲートドライバ）によって走査信号線が選択されると、選択された走査信号線に接続されている画素のスイッチング素子が導通し、データ信号線ドライバ（ソースドライバ）によってデータ信号線に印加された電圧が画素容量に印加される。一方、走査信号線の選択期間が終了して、スイッチング素子が遮断されている間、画素容量は遮断時の電圧を保持し続ける。ここで、液晶の透過率または反射率は、液晶容量に印加される電圧によって変化する。したがって、走査信号線を選択し、データ信号線へ映像信号に応じた電圧を印加することで、各画素の表示状態を、映像信号に合わせて変化させることができる。すなわち、データ信号線ドライバが、表示データに応じて各データ信号線（各画素電極）への出力電圧を変化させることで、各画素への印加電圧を制御し、表示データに基づいた画像が表示される。
【０００７】
なお、データ信号線へ映像信号に応じた電圧を印加するための電源回路が、例えば特許文献１や特許文献２に開示されている。
【０００８】
ところで、一般に、データ信号線ドライバには出力バッファ回路（駆動回路、駆動用バッファ回路）が備えられており、この出力バッファ回路がデータ信号線に接続される。また、出力バッファ回路には、任意の大きさの電圧あるいは電流を出力するために、オペアンプ（演算増幅器、ＯＰＡＭＰ（Operational Amplifier））が用いられることが多い。
【０００９】
例えば、図１５に示すようなボルテージフォロワのオペアンプが、データ信号線ドライバの出力バッファ回路として用いられる。このオペアンプは、入力電圧と同電圧の出力電圧を出力するとともに、入力された電流を増幅して出力する。また、このオペアンプには、ハイレベル（Ｈｉ）側の電位がＶｕ＋、ローレベル（Ｌｏｗ）側の電位がＶｕ−の電源電圧（駆動電圧）が供給されている。なお、ハイレベル側電位Ｖｕ＋およびローレベル側電位Ｖｕ−は、オペアンプの出力特性によって決定される一定値である。
【００１０】
このようなオペアンプを備えることにより、充電する画素容量およびデータ信号線の負荷が大きい場合でも、所定量の電流をデータ信号線に供給することができる。つまり、オペアンプに入力される電流が少なく、出力側の負荷が大きい場合であっても、オペアンプによって入力された電流を増幅して出力することで、必要な電流量を得ることができる。
【００１１】
図１６は一般的なオペアンプの電源電圧と出力電圧との関係（出力電圧特性）を示す説明図である。この図に示すように、一般に、オペアンプには、実際に使用する出力電圧の電圧範囲（出力特性が劣化しない範囲）Ａに対して、その高電圧側および低電圧側には出力電圧が劣化する電圧範囲（ＢおよびＣ）が存在する。すなわち、オペアンプに供給する電源電圧の電圧範囲のうち、ハイレベル側の電位Ｖｕ＋およびローレベル側の電位Ｖｕ−の近傍では、出力特性が低下して必要な出力電圧が得られない。なお、図１５に示したような、ボルテージフォロワのオペアンプの場合、図１６の電圧範囲Ａでは「入力電圧＝出力電圧」となるのに対して、その両側（ハイレベル側およびローレベル側）の電圧範囲Ｂ,Ｃでは「入力電圧≠出力電圧」となる。
【特許文献１】国際公開第９６／０２８６５号パンフレット（公開日：１９９６年２月１日）
【特許文献２】特開平１０−１０４５６９号公報（公開日：１９９８年４月２４日）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上記したように、オペアンプからの出力電圧の範囲は、オペアンプに入力される電源電圧の電圧範囲に依存する。このため、従来は、オペアンプに対して、その全出力電圧範囲をカバーする電源電圧を供給している。
【００１３】
例えば、液晶表示装置のデータ信号線ドライバの出力バッファとしてオペアンプを用いる場合、そのオペアンプへの入力電圧は動的に変化する（時間軸に沿って変化する）が、従来は、入力電圧の電圧範囲全体をカバーするような電源電圧を供給している。
【００１４】
このため、従来のオペアンプは、消費電力が大きいという問題があった。つまり、従来は、入力電圧が変化する場合でも、オペアンプの駆動用電源（電源電圧）として、入力電圧の変化範囲全体をカバーする一定の電圧を供給しているので、供給する電源電圧と実際の出力電圧との差が大きい場合には無駄な電力を消費していた。
【００１５】
本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、オペアンプおよびオペアンプが備えられる装置の消費電力を低減することにある。
【課題を解決するための手段】
【００１６】
本発明の演算増幅回路の駆動装置は、上記の課題を解決するために、電位が変化する入力信号を入力され、上記入力された入力信号を増幅して出力する演算増幅器の電源電圧を供給する、演算増幅器の駆動装置であって、上記入力信号の電位の変化に応じて、上記演算増幅器に供給する電源電圧を変化させることを特徴としている。ここで、上記演算増幅器は、入力された信号の電流を増幅するものであってもよく、電流を増幅するものであってもよい。
【００１７】
上記の構成によれば、演算増幅回路に入力される入力信号の電位の変化に応じて、上記演算増幅器に供給する電源電圧を変化させる。これにより、従来のように演算増幅器の出力電圧範囲全体をカバーする電源電圧を供給する場合に比べて、演算増幅器の消費電力を削減することができる。
【００１８】
また、上記電源電圧のハイレベル側電位およびローレベル側電位と、上記演算増幅器の出力信号の電位との差が、それぞれ、上記演算増幅器が所定の出力特性を得るために必要な大きさ以上となるように、上記電源電圧を変化させることが好ましい。
【００１９】
上記の構成によれば、上記電源電圧を変化させる場合でも、上記ハイレベル側電位と上記演算増幅器の出力信号の電位との差、および、上記ローレベル側電位と上記演算増幅器の出力信号の電位との差が、上記演算増幅器が所定の出力特性を得られる大きさに設定される。つまり、上記の構成によれば、上記演算増幅器の出力電圧を、当該演算増幅器の出力特性が低下しない範囲で変化させる。したがって、演算増幅器の出力特性を低下させることなく適切に駆動させるとともに、その演算増幅器の消費電力を削減することができる。
【００２０】
また、上記電源電圧のハイレベル側電位が、上記演算増幅器の出力信号の電位の最大値に対して上記演算増幅器が所定の出力特性を得るために必要な電位以下となり、上記電源電圧のローレベル側電位が、上記演算増幅器の出力信号の電位の最小値に対して上記演算増幅器が所定の出力特性を得るために必要な電位以上となる範囲内で、上記電源電圧を変化させることが好ましい。
【００２１】
従来の演算増幅器の駆動装置は、演算増幅器の出力信号の電位変化範囲の全域において所定の出力特性を得られるように、電源電圧のハイレベル電位とローレベル電位とをそれぞれ一定の電位で与えていた。すなわち、上記電源電圧のハイレベル側電位を、上記演算増幅器の出力信号の電位の最大値に対して上記演算増幅器が所定の出力特性を得るために必要な電位とし、上記電源電圧のローレベル側電位を、上記演算増幅器の出力信号の電位の最小値に対して上記演算増幅器が所定の出力特性を得るために必要な電位としていた。
【００２２】
これに対して、上記の構成によれば、演算増幅器に供給する電源電圧を、当該演算増幅器の出力信号の電位の変化に応じて、従来の演算増幅器に供給していた電源電圧よりも小さくするように変化させる。したがって、従来のように演算増幅器の出力信号の電位変化範囲全体をカバーする電源電圧を供給する場合に比べて、消費電力を削減することができる。
【００２３】
また、上記電源電圧のハイレベル側電位およびローレベル側電位の両方を変化させてもよい。この場合、ハイレベル側電位およびローレベル側電位をそれぞれ適切に変化させることにより、消費電力の削減効果をより大きくすることができる。
【００２４】
また、上記電源電圧のハイレベル側電位またはローレベル側電位のうち、一方の電位を変化させ、他方の電位を一定値としてもよい。例えば、上記他方の電位が、接地電位であってもよい。上記の構成によれば、上記電源電圧のハイレベル側電位またはローレベル側電位のうち、一方の電位のみを変化させるだけでよいので、装置構成を簡略化できる。
【００２５】
また、上記電源電圧を生成する電圧生成回路を備えていてもよい。上記の構成によれば、演算増幅器への入力信号の電位の変化に応じて、上記電圧生成回路が上記電源電圧を生成し、生成した電源電圧を演算増幅器に供給する。これにより、電源電圧を適切に変化させることができる。
【００２６】
また、互いに電位の異なる複数の電源の中からいずれかの電源を切り替え可能に選択することにより、上記電源電圧を変化させる構成としてもよい。
【００２７】
上記の構成によれば、簡単な構成で、上記演算増幅器の電源電圧を変化させることができる。なお、上記電圧生成回路と、複数の電源の中からいずれかの電源を選択可能に切り替える構成とを組み合わせて用いてもよい。
【００２８】
本発明の表示装置は、上記の課題を解決するために、電位が変化する入力信号を入力され、入力された入力信号を増幅して出力する演算増幅器と、当該演算増幅器の電源電圧を供給する、上記したいずれかの演算増幅器の駆動装置と、を備えていることを特徴としている。
【００２９】
上記の構成によれば、従来のように演算増幅器の出力電圧範囲全体をカバーする電源電圧を供給する場合に比べて、演算増幅器の消費電力を削減することができる。したがって、その演算増幅器を備えた表示装置の消費電力を低減することができる。
【００３０】
また、複数の走査信号線と、上記各走査信号線に交差する複数のデータ信号線と、上記各走査信号線と上記各データ信号線とによって区画されるマトリクス状の各領域にそれぞれ配置される複数の画素と、上記走査信号線に供給する信号を制御する走査信号線駆動回路と、上記データ信号線に供給する信号を制御するデータ信号線駆動回路とを備えた、アクティブマトリクス型の表示装置であって、上記演算増幅器によって増幅した信号を上記データ信号線に供給する構成としてもよい。
【００３１】
アクティブマトリクス型の表示装置では、通常、上記データ信号の電位は複数段階に変化する。このため、上記構成のように、データ信号を増幅する演算増幅器に供給する電源電圧を、演算増幅器に入力されるデータ信号の電位の変化に応じて変化させることにより、演算増幅器の消費電力を削減でき、消費電力の小さい表示装置を実現できる。
【００３２】
なお、上記表示装置は、点順次駆動方式で上記各画素を駆動させるものであってもよい。ここで、点順次駆動方式とは、上記データ信号線駆動回路に入力される映像信号を順次サンプリングし、サンプリングと同時に上記各データ信号線を介して選択状態の走査信号線に接続された各画素に書き込む駆動方法である。
【００３３】
このような点順次駆動方式の表示装置では、通常、映像信号を演算増幅器によって増幅して各データ信号線に供給する。そこで、上記演算増幅器に供給する電源電圧を、当該演算増幅器に入力される映像信号の電位の変化に応じて変化させることにより、当該演算増幅器の消費電力を削減でき、消費電力の小さい表示装置を実現できる。
【００３４】
また、上記表示装置は、ソースシェアドドライビング方式で上記各画素を駆動させるものであってもよい。ここで、ソースシェアドドライビング（ＳＳＤ；Source Shared Driving）方式とは、画像表示の１水平期間（１本の走査信号線に接続された各画素に書き込む期間）に、複数の映像信号線から上記データ信号線駆動回路に入力される各映像信号を、映像信号線より多い本数のデータ信号線に振り分け、各映像信号に対応するデータ信号線ごとに、選択状態の走査信号線に接続された各画素に書き込む駆動方法である。
【００３５】
このようなＳＳＤ方式の表示装置では、通常、映像信号線ごとに演算増幅器を備え、各映像信号を増幅する。そこで、上記各演算増幅器に供給する電源電圧を、各演算増幅器に入力される映像信号の電位の変化に応じて変化させることにより、各演算増幅器の消費電力を削減でき、消費電力の小さい表示装置を実現できる。
【００３６】
また、上記表示装置は、線順次駆動方式で上記各画素を駆動させるものであってもよい。ここで、線順次駆動方式とは、映像信号線から上記データ信号線駆動回路に入力される映像信号を全データ信号線についてサンプリングした後、１水平走査期間（１本の走査信号線に接続された各画素に書き込む期間）分の信号を同時に選択状態の走査信号線に接続されている各画素に書き込む駆動方法である。つまり、この駆動方法では、選択された走査線に接続された各画素への書き込み動作が行われているときに、次の走査信号線に接続されている各画素へのデータ信号のサンプリングが行われる。
【００３７】
このような線順次駆動方式の表示装置では、データ信号線ごとに演算増幅器を備え、各データ信号線に供給する信号を増幅する。そこで、上記各演算増幅器に供給する電源電圧を、各演算増幅器に入力される映像信号の電位の変化に応じて変化させることにより、各演算増幅器の消費電力を削減でき、消費電力の小さい表示装置を実現できる。
【００３８】
また、上記各画素と、上記走査信号線駆動回路と、上記データ信号線駆動回路とが、同一基板上に形成されていてもよい。すなわち、上記各画素と、上記走査信号線駆動回路と、上記データ信号線駆動回路とが、同一基板上に形成されたモノリシックパネルを備えた表示装置であってもよい。
【００３９】
また、この場合、上記各画素は、上記基板上に形成された連続結晶粒界シリコンからなるスイッチング素子を備えている構成であってもよい。すなわち、連続粒界結晶シリコン（ＣＧＳ；Continuous Grain Silicon）からなるスイッチング素子を備えた上記各画素と、上記走査信号線駆動回路と、上記データ信号線駆動回路とが、同一基板上に形成された、ＣＧＳモノリシックパネルを備えた表示装置であってもよい。
【００４０】
また、表示する画像のデータに基づいて、上記演算増幅器の電源電圧設定データを生成し、生成した電源電圧設定データを上記演算増幅器の駆動装置に出力する電源電圧制御部を備えている構成としてもよい。
【００４１】
上記の構成によれば、表示する画像のデータに基づいて、上記演算増幅器の電源電圧設定データを生成することができるので、演算増幅器の電源電圧を適切に制御でき、消費電力を効果的に低減できる。
【００４２】
なお、この場合、表示する画像のデータをデジタルデータからアナログデータに変換して上記演算増幅器に出力する映像信号生成手段を備え、上記電源電圧制御部は、上記表示する画像のデジタルデータに基づいて、上記演算増幅器の電源電圧設定データを生成する構成としてもよい。
【００４３】
あるいは、表示する画像のデータをデジタルデータからアナログデータに変換して上記演算増幅器に出力する映像信号生成手段と、上記アナログデータをデジタルデータに変換して上記電源電圧制御部に出力するアナログデジタル変換手段とを備え、上記電源電圧制御部は、上記アナログデジタル変換手段から入力されるデジタルデータに基づいて、上記演算増幅器の電源電圧設定データを生成する構成としてもよい。
【００４４】
この構成の場合、デジタルデータからアナログデータへの変換（ＤＡ変換）時に発生した電圧誤差も含めて、演算増幅器の電源電圧を調節できる。すなわち、一般に、同じデジタルデータであっても、ＤＡ変換後に出力される電圧にはわずかな誤差が存在するが、上記の構成によれば、ＤＡ変換時に発生する誤差を含めて、精密に電源電圧を制御することができる。したがって、演算増幅器の電源電圧と、当該演算増幅器の出力電圧との差を小さくすることで消費電力を低減するとともに、演算増幅器を適切に駆動させることができる。
【００４５】
また、表示する画像のデータをデジタルデータからアナログデータに変換して上記演算増幅器に出力する映像信号生成手段と、アナログ電圧の演算が可能な演算増幅器を備えた電圧演算回路とを備え、上記電圧演算回路は、上記映像信号生成手段から出力されるアナログデータに基づいて、上記演算増幅器の電源電圧設定値を生成する構成としてもよい。上記の構成によれば、簡単な構成で演算増幅器の電源電圧を制御できる。
【００４６】
また、上記の構成に加えて、上記表示する画像のデジタルデータに基づいて、上記演算増幅器の電源電圧設定データを生成する電源電圧制御部をさらに備えていてもよい。上記の構成によれば、上記電圧演算回路の生成した演算増幅器の電源電圧設定値と、上記電源電圧制御部の生成した演算増幅器の電源電圧設定データとを用いて、上記演算増幅器の駆動回路の調整等を行うことができる。
【００４７】
本発明の電子機器は、上記の課題を解決するために、電位が変化する入力信号を入力され、入力された入力信号を増幅して出力する演算増幅器と、当該演算増幅器の電源電圧を供給する、上記したいずれかの演算増幅器の駆動装置と、を備えていることを特徴としている。
【００４８】
上記の構成によれば、従来のように演算増幅器の出力電圧範囲全体をカバーする電源電圧を供給する場合に比べて、演算増幅器の消費電力を削減することができる。したがって、その演算増幅器を備えた電子機器の消費電力を低減することができる。
【００４９】
本発明の演算増幅器の駆動方法は、上記の課題を解決するために、電位が変化する入力信号を入力され、上記入力された入力信号を増幅して出力する演算増幅器の電源電圧を供給する、演算増幅器の駆動方法であって、上記入力信号の電位の変化に応じて、上記演算増幅器に供給する電源電圧を変化させることを特徴としている。
【００５０】
上記の駆動方法によれば、演算増幅回路に入力される入力信号の電位の変化に応じて、上記演算増幅器に供給する電源電圧を変化させる。これにより、従来のように演算増幅器の出力電圧範囲全体をカバーする電源電圧を供給する場合に比べて、演算増幅器の消費電力を削減することができる。
【発明の効果】
【００５１】
本発明の演算増幅回路の駆動装置は、以上のように、演算増幅器への入力信号の電位の変化に応じて、上記演算増幅器に供給する電源電圧を変化させる。
【００５２】
それゆえ、従来のように演算増幅器の出力電圧範囲全体をカバーする電源電圧を供給する場合に比べて、演算増幅器の消費電力を削減することができる。
【００５３】
本発明の表示装置および本発明の電子機器は、電位が変化する入力信号を入力され、入力された入力信号を増幅して出力する演算増幅器と、当該演算増幅器の電源電圧を供給する、上記したいずれかの演算増幅器の駆動装置と、を備えている。それゆえ、消費電力の小さい表示装置あるいは電子機器を提供できる。
【００５４】
本発明の演算増幅回路の駆動方法は、演算増幅器への入力信号の電位の変化に応じて、上記演算増幅器に供給する電源電圧を変化させる。
【００５５】
それゆえ、従来のように演算増幅器の出力電圧範囲全体をカバーする電源電圧を供給する場合に比べて、演算増幅器の消費電力を削減することができる。
【発明を実施するための最良の形態】
【００５６】
本発明の一実施形態にかかるバッファ駆動回路（演算増幅器の駆動回路）および表示装置について図に基づいて説明する。図２は、本実施形態にかかる表示装置である液晶表示装置１００の概略構成を示すブロック図である。なお、この図に示すように、本実施形態にかかるバッファ駆動回路５４は、液晶表示装置１００に備えられるものである。
【００５７】
（液晶表示装置１００）
まず、液晶表示装置１００の構成について説明する。図２に示すように、液晶表示装置１００は、制御信号生成回路１、データ信号生成回路２、ゲートドライバ（走査信号線駆動回路）４、ソースドライバ（データ信号線駆動回路）５、バッファ電源制御回路６、ｎ本の走査信号線（ゲートライン）ＧＬ１〜ＧＬｎ、ｍ本のデータ信号線（ソースライン）ＳＬ１〜ＳＬｍ、多数の画素ＰＩＸを備えている。なお、各画素ＰＩＸは、走査信号線ＧＬ１〜ＧＬｎおよびデータ信号線ＳＬ１〜ＳＬｍによって区画されて成るマトリクス状の各領域にそれぞれ配置される。
【００５８】
また、各画素ＰＩＸと、ゲートドライバ４およびソースドライバ５を含む周辺回路は、製造時の手間と、配線容量とを削減するために同一基板（基板３）上にモノリシックに形成されたモノリシック回路である。また、各画素ＰＩＸに備えられるスイッチング素子としてのトランジスタＴＲ（後述する図５参照）は、上記の基板上に形成されたＣＧＳ（Continuous Grain Silicon；連続粒界結晶シリコン）からなる。すなわち、液晶表示装置１００は、同一基板（基板３）上に、ゲートドライバ４およびソースドライバ５と、ＣＧＳからなるトランジスタをスイッチング素子として含む多数の画素とが形成されたＣＧＳモノリシック液晶パネル（ＣＧＳフルモノリシック液晶パネル）を備えている。
【００５９】
制御信号生成回路１は、ゲートドライバ４およびソースドライバ５に、各画素ＰＩＸへの表示に必要な各種の信号を供給する。すなわち、制御信号生成回路１は、ゲートドライバ４にクロック信号ＧＣＫ、スタートパルスＧＳＰ、イネーブル信号ＧＥＮを供給し、ソースドライバ５にスタートパルスＳＰ、クロック信号ＣＫを供給する。
【００６０】
データ信号生成回路２は、各画素ＰＩＸに表示させる映像信号（映像データ）に応じた映像信号ＤＡＴを生成し、ソースドライバ５に供給する。すなわち、データ信号生成回路２は、表示したい映像のデジタルデータ（映像デジタルデータ）を生成し、ＤＡ（デジタルアナログ）変換して、ソースドライバ５内のバッファ回路５４に供給する。また、データ信号生成回路２は、映像用のデジタルデータが確定すると、そのデジタルデータをバッファ電源駆動回路６に出力する。
【００６１】
バッファ電源制御回路６は、データ信号生成回路２から入力された映像用のデジタルデータに基づいて、ソースドライバ５に備えられているバッファ回路５３の電源電圧（電源電圧設定データ）を算出する。なお、バッファ回路５３の電源電圧の詳細については後述する。
【００６２】
ゲートドライバ４は、制御信号生成回路１から入力される信号（スタートパルスＧＳＰＰ，クロック信号ＧＣＫ,イネーブル信号ＧＥＮ）に応じて、所定の間隔ずつタイミングが異なる走査信号をｎ本の走査信号線ＧＬ１〜ＧＬｎへ適時出力する。
【００６３】
ソースドライバ５は、サンプリングスイッチ制御回路５１、サンプリング回路５２、バッファ回路５３、バッファ駆動回路５４を備えている。図３は、ソースドライバ５の概略構成を示すブロック図である。
【００６４】
バッファ回路５３は、この図に示すように、ボルテージフォロワのオペアンプ（演算増幅器）ＡＭＰからなる。オペアンプＡＭＰのプラス入力端子＋には、データ信号生成回路２から出力された映像信号ＤＡＴが入力される。また、オペアンプＡＭＰの出力信号は、オペアンプＡＭＰ自身のマイナス入力端子−、および、各サンプリングスイッチＳＷ１〜ＳＷｍに出力される。
【００６５】
そして、オペアンプＡＭＰは、入力電圧（データ信号生成回路２から出力された映像信号ＤＡＴの電圧）と同電圧、かつ、入力電流を増幅した信号を、サンプリング回路５２（各サンプリングスイッチＳＷ１〜ＳＷｍ）に出力する。これにより、充電する画素ＰＩＸおよびデータ信号線ＳＬの負荷が大きい場合でも、所定量の電流を供給することができるようになっている。つまり、入力される電流が少なく、出力側の負荷が大きい場合であっても、入力された電流をオペアンプＡＭＰによって増幅して出力することで、表示に必要な電流量を得ることができる。
【００６６】
なお、オペアンプＡＭＰの電源電圧（駆動電圧）は、バッファ駆動回路５４から供給される。すなわち、オペアンプＡＭＰには、ハイレベル（Ｈｉ）側の電位がＶ＋、ローレベル（Ｌｏｗ）側の電位がＶ−の電源電圧（駆動電圧）が、バッファ駆動回路５４から供給される。
【００６７】
バッファ駆動回路（オペアンプ駆動回路）５４は、バッファ回路５３（オペアンプＡＭＰ）の電源電圧（駆動電圧）を生成する。なお、バッファ駆動回路５４は、詳細は後述するが、バッファ電源制御回路６から入力される電圧設定データ（デジタルデータ、電源電圧設定データ）に応じて、バッファ回路５３の駆動電圧を変化させる。
【００６８】
サンプリング回路５２は、ｍ個のサンプリングスイッチＳＷ１〜ＳＷｍを備えており、各サンプリングスイッチＳＷ１〜ＳＷｍは、各データ信号線ＳＬ１,ＳＬ２,・・・,ＳＬｍにそれぞれ接続されている。また、各サンプリングスイッチＳＷ１〜ＳＷｍは、サンプリングスイッチ制御回路５１の出力信号に基づいて、オン／オフが制御される。
【００６９】
サンプリングスイッチ制御回路５１は、クロック信号ＣＫおよびスタートパルスＳＰに基づいて、各サンプリングスイッチＳＷ１〜ＳＷｍをオン／オフさせて映像信号ＤＡＴをサンプリングするためのタイミング信号Ｓ１〜Ｓｍを生成する。
【００７０】
図４はオペアンプＡＭＰに入力される映像信号ＤＡＴの電圧（入力電圧）と、サンプリングスイッチ制御回路５１から各サンプリングスイッチに供給されるタイミング信号と、各データ信号線に供給される電圧との関係を示すタイミングチャートである。
【００７１】
この図に示すように、サンプリングスイッチ制御回路５１は、サンプリングスイッチＳＷ１〜ＳＷｍのオン／オフ状態を、互いのオン期間が重ならないように、サンプリングスイッチＳＷ１からＳＷｍまで順次切り替える。
【００７２】
なお、オペアンプＡＭＰは、入力される映像信号ＤＡＴの電圧を変化させずに、電流を増幅してサンプリングスイッチＳＷ１〜ＳＷｍに出力する。ここで、データ信号生成回路２から出力される映像信号ＤＡＴの電圧レベルは、表示する画像データに応じて、各データ信号線ＳＬ１,ＳＬ２,…,ＳＬｍに印加する電圧を順次変化させるように、動的に変化する（時間とともに変化する）。そして、サンプリングスイッチ制御回路５１は、映像信号ＤＡＴの電圧レベルの変化に応じたタイミングで、各サンプリングスイッチＳＷ１,ＳＷ２,…,ＳＷｍのオン／オフ状態を順次切り替える。
【００７３】
これにより、図４に示すように、オペアンプＡＭＰに入力される映像信号ＤＡＴの電圧（入力電圧）に応じた電圧が、各データ信号線ＳＬ１〜ＳＬｍにそれぞれ充電される。すなわち、オペアンプＡＭＰから出力される、映像信号ＤＡＴの電流を増幅した信号から、各データ信号線ＳＬ１〜ＳＬｍへ出力する信号が順次サンプリングされ、サンプリングされた各信号がサンプリングと同時に各データ信号線ＳＬ１〜ＳＬｍに出力される。そして、各データ信号線ＳＬ１〜ＳＬｍに出力された信号が、選択状態の走査信号線に接続された各画素ＰＩＸにそれぞれ書き込まれる。
【００７４】
各画素ＰＩＸは、相互に交差するｎ本の走査信号線ＧＬ１〜ＧＬｎおよびｍ本のデータ信号線ＳＬ１〜ＳＬｍによって区画されて成るマトリクス状の各領域にそれぞれ配置される。そして、ゲートドライバ４およびソースドライバ５が、走査信号線ＧＬ１〜ＧＬｎおよびデータ信号線ＳＬ１〜ＳＬｍを介してデータ信号生成回路２から供給される映像信号ＤＡＴに対応する信号を各画素ＰＩＸに順次書き込んでいくことで画像表示を行う。
【００７５】
図５は、ｊ番目（ｊは１〜ｎの整数）の走査信号線ＧＬｊおよびｉ番目（ｉは１〜ｍの整数）のデータ信号線ＳＬｉによって区画される領域に配置する画素ＰＩＸを示している。この図に示すように、画素ＰＩＸは、スイッチング素子としてのトランジスタ（電界効果トランジスタ）ＴＲと、画素容量Ｃｐとからなる。画素容量Ｃｐは、液晶容量Ｃｌｃと、必要に応じて付加される補助容量Ｃｓとから構成されている。
【００７６】
トランジスタＴＲは、ゲートが走査信号線ＧＬｊに接続され、ソースがデータ信号線ＳＬｉに接続され、ドレインが画素容量Ｃｐ（液晶容量Ｃｌｃおよび補助容量Ｃｓ）に接続されている。画素容量Ｃｐの他方の電極は、全画素ＰＩＸに共通の共通電極線に接続されている。
【００７７】
したがって、走査信号線ＧＬｊが選択されると、トランジスタＴＲが導通し、データ信号線ＳＬｉに印加された電圧が画素容量Ｃｐに印加される。一方、走査信号線ＧＬｊの選択期間が終了して、トランジスタＴＲが遮断されている間、画素容量Ｃｐは遮断時の電圧を保持し続ける。ここで、液晶の透過率または反射率は、液晶容量Ｃｌｃに印加される電圧によって変化する。したがって、走査信号線ＧＬｊを選択し、データ信号線ＳＬｉへ映像信号ＤＡＴに応じた電圧を印加することで、画素ＰＩＸの表示状態を、映像信号ＤＡＴに合わせて変化させることができる。
【００７８】
（バッファ駆動回路５４）
次に、バッファ駆動回路５４、および、バッファ駆動回路５４によって生成される、オペアンプＡＭＰの電源電圧（駆動電圧）について説明する。
【００７９】
図６は、バッファ駆動回路５４の概略構成を示すブロック図である。この図に示すように、バッファ駆動回路５４は電圧生成回路部（デジタルアナログ変換回路（ＤＡＣ；Digital Analog Converter））５４ａおよび５４ｂを備えている。電圧生成回路部５４ａには、基準電位Ｖａと、複数の電圧設定データ線を介してバッファ電源制御回路６から入力される電圧設定データ（デジタルデータ）とが入力される。また、電圧生成回路部５４ｂには、基準電位Ｖｂと、複数の電圧設定データ線を介してバッファ電源制御回路６から入力される電圧設定データ（デジタルデータ）とが入力される。
【００８０】
図７は、電圧生成回路部５４ａおよび５４ｂの概略構成を示す回路図である。なお、電圧生成回路部５４ａと電圧生成回路部５４ｂとは、接続される基準電源の電位が異なる以外は略同様の構成からなる。このため、ここでは、電圧生成回路部５４ａについて説明する。
【００８１】
この図に示すように、電圧生成回路部５４ａは、複数のスイッチＳＷａ,ＳＷｂ,ＳＷｃ,ＳＷｄと、抵抗Ｒ１〜Ｒ９とを備えている。
【００８２】
抵抗Ｒ５,Ｒ６,Ｒ７,Ｒ８は、この順で直列に接続されており、抵抗Ｒ５の一端はグランド（ＧＮＤ、接地電位）に接続されている。また、Ｒ８の一端はオペアンプａｍｐ１の電源入力端子に接続されている。また、スイッチＳＷａの一端は抵抗Ｒ１を介して抵抗Ｒ５と抵抗Ｒ６との接続点に接続され、スイッチＳＷｂの一端は抵抗Ｒ２を介して抵抗Ｒ６と抵抗Ｒ７との接続点に接続され、スイッチＳＷｃの一端は抵抗Ｒ３を介して抵抗Ｒ７と抵抗Ｒ８との接続点に接続され、スイッチＳＷｃの一端は抵抗Ｒ３を介して抵抗Ｒ７と抵抗Ｒ８との接続点に接続され、スイッチＳＷｄの一端は抵抗Ｒ４を介して抵抗Ｒ８とオペアンプａｍｐ１との接続点に接続されている。また、抵抗Ｒ４とオペアンプａｍｐ１の電源入力端子との間には、抵抗Ｒ９の一端が接続されており、この抵抗Ｒ９の他端はグランド（ＧＮＤ）に接続されている。
【００８３】
また、オペアンプａｍｐ１の出力端子は、オペアンプａｍｐ１自身のマイナス入力端子−と、バッファ回路５３に備えられるオペアンプＡＭＰ１の電源入力端子とに接続されている。
【００８４】
また、各スイッチＳＷａ〜ＳＷｄには、複数の電圧設定データ線を介してバッファ電源制御回路６から電圧設定データ（デジタルデータ）が入力され、これによっていずれか１つのスイッチがオンにされ、他のスイッチがオフにされる。ここで、オンにされるスイッチは、基準電位Ｖａに接続される一方、オフにされるスイッチは、グランド（ＧＮＤ）に接続される。これにより、オンにされたスイッチに接続された合成抵抗が出力用のオペアンプａｍｐ１から出力される。
【００８５】
上記電圧設定データは、データ信号生成回路２から出力される映像信号ＤＡＴの電圧（オペアンプＡＭＰの出力電圧）に応じたオペアンプＡＭＰの電源電圧のハイレベル側電位Ｖ＋を生成するように、ＳＷａ〜ＳＷｂのいずれか１つをオンさせるものであり、バッファ電源制御回路６から供給される。また、電圧生成回路部５４ｂにおいても、電圧生成回路部５４ａと略同様にオペアンプＡＭＰの電源電圧のローレベル側電位Ｖ−が生成される。これにより、バッファ回路５３に備えられるオペアンプＡＭＰの電源電圧が、映像信号ＤＡＴの電圧（オペアンプＡＭＰの出力電圧）に応じて生成される。
【００８６】
図１は、バッファ回路５３（オペアンプＡＭＰ）の出力電圧の電位と、オペアンプＡＭＰに供給される電源電圧におけるハイレベル側電位Ｖ＋およびローレベル側電位Ｖ−との関係を示す図である。なお、この図には、従来のようにオペアンプの電源電圧として一定値の電圧を供給する場合のハイレベル側電位Ｖｕ＋およびローレベル側電位Ｖｕ−も示している。
【００８７】
この図に示すように、本実施形態にかかるバッファ駆動回路５４は、オペアンプＡＭＰに供給する電源電圧におけるハイレベル側電位Ｖ＋をバッファ回路５３の出力電圧に応じて変化させる。すなわち、バッファ駆動回路５４は、ハイレベル側電位Ｖ＋とバッファ回路５３の出力電位との差が常に電圧範囲Ｂと等しくなるように、ハイレベル側電位Ｖ＋を生成する。
【００８８】
また、バッファ駆動回路５４は、オペアンプＡＭＰに供給する電源電圧におけるローレベル側電位Ｖ−についても、バッファ回路５３の出力電圧に応じて変化させる。すなわち、バッファ駆動回路５４は、バッファ回路５３の出力電位とローレベル側電位Ｖ−との差が常に電圧範囲Ｃと等しくなるように、ローレベル側電位Ｖ−を生成する。
【００８９】
一方、従来の構成では、バッファ回路５３の出力電位範囲Ａに対して、電圧範囲Ｂ以上大きい電位をオペアンプに供給する一定値のハイレベル側電位Ｖｕ＋、電圧範囲Ｃ以上小さい電位をオペアンプに供給する一定値のハイレベル側電位Ｖｕ−としていた。つまり、バッファ回路５３の出力電位の最大値よりも電圧範囲Ｂだけ大きい電位を一定値のハイレベル側電位Ｖｕ＋とし、バッファ回路５３の出力電位の最小値よりも電圧範囲Ｃだけ小さい電位を一定値のローレベル側電位Ｖｕ−としていた。
【００９０】
図８は、ある瞬間におけるバッファ回路５３（オペアンプＡＭＰ）の出力電位と、オペアンプＡＭＰに供給される電源電圧（ハイレベル側電位Ｖ＋およびローレベル側電位Ｖ−）と、従来の構成における電源電圧（ハイレベル側電位Ｖｕ＋およびローレベル側電位Ｖｕ−）との関係を示す図である。
【００９１】
この図に示すように、オペアンプＡＭＰに供給する電源電圧を、オペアンプＡＭＰの出力電位に応じて変化させることで、従来のハイレベル側電位Ｖｕ＋と本件のハイレベル側電位（バッファ駆動回路５４から出力されるハイレベル側電位）Ｖ＋との差ΔＶ＋に相当する分、および、本件のローレベル側電位（バッファ駆動回路５４から出力されるローレベル側電位）Ｖ−と従来のローレベル側電位Ｖｕ−との差ΔＶ−に相当する分だけ、オペアンプＡＭＰの消費電力を低減できる。
【００９２】
なお、上記の構成では、ハイレベル側電位Ｖ＋およびローレベル側電位Ｖ−の両方を、オペアンプＡＭＰの出力電圧に応じて変化させているが、これに限らず、いずれか一方の電位のみを変化させる構成としてもよい。例えば、バッファ駆動回路５４における電圧生成回路部５４ｂを省略して、オペアンプＡＭＰのローレベル側電位Ｖ−をグランド（ＧＮＤ）レベルで常に一定の電圧としてもよい。この場合には、図８に示した電位差ΔＶ＋に相当する分だけ、消費電力を削減できる。
【００９３】
（消費電力シミュレーション）
次に、オペアンプＡＭＰの電源電圧をオペアンプＡＭＰの出力電圧（あるいは入力電圧）に応じて変化させることによる消費電力の削減効果を調べるために行った消費電力シミュレーションの結果について説明する。
【００９４】
図９は、このシミュレーションに使用した回路の回路図である。この図に示すように、電圧特性が同一である汎用のオペアンプａｍ１およびオペアンプａｍ２を用いた。そして、各オペアンプａｍ１，ａｍ２のプラス側入力端子＋を、両オペアンプに共通の入力電圧源Ｖ＿ｉｎに接続した。また、各オペアンプａｍ１，ａｍ２のマイナス側入力端子−を、各オペアンプａｍ１,ａｍ２自身の出力端子に接続した。
【００９５】
また、オペアンプａｍ１の出力端子を、抵抗Ｒａを介して容量Ｃａの一方の電極に接続し、容量Ｃａの他方の電極をグランドに接続した。また、オペアンプａｍ２の出力端子を、抵抗Ｒｂを介して容量Ｃｂの一方の電極に接続し、容量Ｃｂの他方の電極をグランドに接続した。なお、抵抗Ｒｂおよび容量Ｃｂは、それぞれ、抵抗Ｒａおよび容量Ｃａと同特性である。
【００９６】
また、各オペアンプａｍ１,ａｍ２のローレベル側電源入力端子をそれぞれグランド（ＧＮＤ）に接続した。そして、オペアンプａｍ１のハイレベル側電源入力端子を、電流測定器Ｖ＿ｃを介して電圧源Ｖ＿ｓ１に接続した。また、オペアンプａｍ２のハイレベル側電源入力端子を、電流測定器Ｖ＿ｃを介して電圧源Ｖ＿ｓ２に接続した。なお、オペアンプａｍ１およびａｍ２に接続される各電流測定器Ｖ＿ｃは、互いに共通の特性を有するものであり、また、両オペアンプにおける出力電圧特性には影響を与えない。
【００９７】
図１０（ａ）はオペアンプａｍ１における入力電圧および電源電圧のタイミングチャートであり、図１０（ｂ）はオペアンプａｍ２における入力電圧および電源電圧のタイミングチャートである。
【００９８】
図１０（ａ）および図１０（ｂ）に実線で示すように、オペアンプａｍ１およびａｍ２の入力電圧は、両オペアンプについて共通のパルス電圧である。
【００９９】
また、図１０（ａ）に破線で示すように、電圧源Ｖ＿ｓ１からオペアンプａｍ１に入力される電源電圧は、入力電圧の変化（１Ｖ〜５Ｖ）に応じて、入力電圧よりも常に１Ｖだけ高い電圧（２Ｖ〜６Ｖ）になるように設定されている。一方、図１０（ｂ）に破線で示すように、電圧源Ｖ＿ｓ２からオペアンプａｍ２に入力される電源電圧は、入力電圧の最大値（５Ｖ）よりも１Ｖだけ高い一定電圧（６Ｖ）に設定されている。
【０１００】
図１１は、オペアンプａｍ１およびａｍ２の消費電力の測定結果を示すグラフである。すなわち、本発明にかかる駆動方法でオペアンプを駆動する場合と、従来の駆動方法でオペアンプを駆動する場合とにおける、平均消費電力を比較したグラフである。
【０１０１】
この図に示すように、従来の駆動方法では、消費電力が約４ｍＷでほぼ一定であるのに対して、本発明に係る駆動方法では、消費電力が約２．５ｍＷとなった。つまり、消費電力を約３８％低減できた。なお、本発明の駆動方法では、計測開始の初期段階において消費電力が安定するまでの過渡期が存在するが、この過渡期は０．１ｍ秒以下とわずかな期間であり、また、この過渡期についても従来の駆動方法よりも消費電力は少なかった。
【０１０２】
上記の消費電力シミュレーションの結果から、本実施形態のように、オペアンプの電源電圧を、そのオペアンプの出力電圧（あるいは入力電圧）の変化に応じて、電源電圧と出力電圧との差が小さくなるように変化させることにより、オペアアンプの消費電力を大きく削減できることがわかる。
【０１０３】
以上のように、本実施形態にかかるバッファ駆動回路（オペアンプ駆動回路）は、オペアンプに供給する電源電圧を、オペアンプの入力電圧の変化に応じて、必要とする出力電圧を得るための電源電圧と出力電圧との差を確保しつつ、電源電圧と出力電圧との差が小さくなるように変化させる。
【０１０４】
これにより、オペアンプを適切に駆動させるとともに、従来のようにオペアンプの出力電圧範囲全体をカバーする電源電圧を供給する場合に比べて、消費電力を削減することができる。
【０１０５】
なお、オペアンプに供給する電源電圧のうち、オペアンプの出力電位に対してハイレベル側の電位Ｖ＋およびローレベル側の電位Ｖ−の両方を変化させてもよく、あるいは、いずれか一方を変化させてもよい。例えば、一方の電位をグランドレベルで一定としてもよい。
【０１０６】
また、本実施形態では、図６および図７に示したような電圧生成回路部５４ａ,５４ｂを備えたバッファ駆動回路５４を用いる場合について説明したが、バッファ駆動回路の構成はこれに限るものではない。
【０１０７】
例えば、電圧生成回路部５４ａ,５４ｂとは異なる構成のデジタルアナログ変換回路（ＤＡＣ）を電圧生成回路部５４ａ,５４ｂに代えて用いてもよい。
【０１０８】
また、本実施形態では、電圧生成回路部５４ａ,５４ｂの出力電圧がそれぞれ４段階に変化する構成について説明したが、これに限らず、出力電圧をさらに多段階あるいは連続的に変化させられる構成としてもよい。例えば、スイッチとそれに接続される合成抵抗とをさらに設けることによって、より多段階に出力電圧を切り替えられる構成としてもよい。あるいは、電圧生成回路部５４ａ,５４ｂにおいて基準電位を一つの電位（Ｖａ,Ｖｂ）とする構成に限らず、複数の基準電位の中から任意の基準電位を選択できる構成としてもよい。
【０１０９】
また、電圧設定データ（入力データ）に応じて出力電圧を変更するレジスタ方式の電圧生成回路部を用いる構成に限らず、例えば、ソースドライバ５内あるいはＬＳＩ等のソースドライバ５の外部に存在する、電圧の異なる複数の電源の中から適切な電源を選択して用いる、電源選択方式としてもよい。この場合、バッファ駆動回路５４内で電圧を変換する必要がないので、装置構成を簡略化するとともに、電力の利用効率を高めることができる。
【０１１０】
また、レジスタ方式と電源選択方式とを組み合わせて用いてもよい。例えば、図１２に示すように、上記したバッファ駆動回路５４の出力電圧と、外部電源（バッファ駆動回路５４の外部）の出力電圧とを選択して用いる構成としてもよい。
【０１１１】
この図に示すバッファ駆動回路６０は、電圧生成回路としてのバッファ駆動回路５４と、電圧選択回路５５と、スイッチＳＷｈおよびスイッチＳＷｌとを備えている。また、バッファ駆動回路６０は、ソースドライバ５の外部で用いられている２種類の電源（外部電源）に接続されている。また、バッファ駆動回路６０内の電圧選択回路５５には、データ信号生成回路２から映像信号ＤＡＴが入力される。
【０１１２】
スイッチＳＷｈの出力端子は、オペアンプＡＭＰのハイレベル側の電源入力端子に接続されている。また、スイッチＳＷｈの入力端子は、バッファ駆動回路５４のハイレベル側出力端子または外部電源のうち電圧の高い方の入力端子のいずれかに選択的に接続される。
【０１１３】
スイッチＳＷｌの出力端子は、オペアンプＡＭＰのローレベル側の電源入力端子に接続されている。また、スイッチＳＷｌの入力端子は、バッファ駆動回路５４のローレベル側出力端子または外部電源のうち電圧の低い方の入力端子のいずれかに選択的に接続される。なお、上記２種類の外部電源の一方はグランド（ＧＮＤ、接地電位）であってもよい。
【０１１４】
電圧選択回路５５は、入力された映像信号ＤＡＴの電圧に応じて、バッファ駆動回路６０の出力するオペアンプＡＭＰの電源電圧（ハイレベル側電位Ｖ＋およびローレベル側電位Ｖ−）を、オペアンプＡＭＰによって必要とする出力電圧を得るための電源電圧を確保しつつ、オペアンプＡＭＰの電源電圧と出力電圧との差が小さくするように、スイッチＳＷｈおよびスイッチＳＷｌを切り替える。このような構成としても、オペアンプＡＭＰの消費電力を削減することができる。
【０１１５】
また、図１２の構成において、電圧生成回路として用いるバッファ駆動回路５４に代えて、複数種類の一定の電圧を出力する電圧生成回路を備えてもよい。すなわち、予め想定されるオペアンプＡＭＰの出力電圧に応じて、複数種類の電圧を作成する電圧生成回路を備え、この電圧生成回路の出力電圧から任意の出力電圧を選択して用いるようにしてもよい。
【０１１６】
また、本実施形態では、バッファ電源制御回路６が、データ信号生成回路２から入力された映像用のデジタルデータに基づいて、バッファ回路５３の電源電圧を算出する構成について説明したが、これに限るものではない。
【０１１７】
例えば、図１７に示すように、データ信号生成回路２によってデジタルデータ（映像デジタルデータ）からアナログデータに変換された映像信号ＤＡＴを、ＡＤ（アナログデジタル）変換回路７によってデジタルデータに再変換してバッファ電源制御回路６に入力し、バッファ電源制御回路６がＡＤ変換回路７から入力されたデジタルデータに基づいて、バッファ回路５３の電源電圧（電源電圧設定データ）を算出するようにしてもよい。
【０１１８】
この構成では、ＤＡ変換時に発生した電圧誤差も含めて、バッファ５３の電源電圧を調節できるという利点がある。すなわち、一般に、同じデジタルデータであっても、ＤＡ変換後に出力される電圧にはわずかな誤差が存在するが、上記の構成によれば、ＤＡ変換時に発生する誤差を含めて、精密に電源電圧を制御することができる。したがって、バッファ回路５３の電源電圧と、実際の出力電圧との差を小さくするとともに、バッファ回路５３を適切に駆動させることができる。
【０１１９】
また、オペアンプ（ＯＰＡＭＰ）は、アナログ電圧の演算が可能であるので、この機能を利用してバッファ回路の電源電圧を変化させることもできる。例えば、図１８に示すように、データ信号生成回路２からバッファ回路５３へ出力される映像信号ＤＡＴ（映像用デジタルデータがＤＡ変換されたアナログ電圧）を、オペアンプを内蔵した電圧演算回路８に入力し、電圧生成回路８内で所定の電圧を加減算してバッファの電源電圧（電源電圧値）を生成するようにしてもよい。ここで、所定の電圧とは、バッファ回路５３を適切に駆動させるために必要な、バッファ回路５３の電源電圧と出力電圧との差である。
【０１２０】
なお、この構成では、バッファ駆動回路５４にデジタルデータを入力しなくてもよい。ただし、図１９に示すように、バッファ駆動回路５４の調整等を行うために、バッファ電源制御回路６を備え、デジタルデータも入力するようにしてもよい。すなわち、電圧演算回路８によって生成した電源電圧値と、バッファ電源制御回路６によって生成した電源電圧データとによって、バッファ駆動回路５４の調整等を行うようにしてもよい。
【０１２１】
また、本実施形態では、ゲートドライバ４およびソースドライバ５を含む周辺回路と、各画素とが同一基板上に形成されるものとしているが、これに限るものではない。例えば、制御信号生成回路１、データ信号生成回路２、バッファ電源制御回路６の全部または一部が、ゲートドライバ４やソースドライバ５とともに各画素と同一基板上に形成される構成であってもよい。また、ＡＤ変換回路７や電圧演算回路８を備える場合、これらの回路を、ゲートドライバ４やソースドライバ５とともに各画素と同一基板上に形成する構成としてもよい。あるいは、データ信号生成回路２、バッファ電源制御回路６、ＡＤ変換回路７、電圧演算回路８の全部または一部が、ソースドライバ５内に設けられる構成であってもよい。
【０１２２】
また、ゲートドライバ４やソースドライバ５が、各画素が形成された基板３とは異なる基板上に形成されていてもよい。また、バッファ駆動回路５４を、ソースドライバ５の外部あるいは基板３の外部に備える構成としてもよい。
【０１２３】
また、本実施形態では、点順次駆動方式の液晶表示装置について説明したが、これに限らず、例えば線順次駆動方式の液晶表示装置やＳＳＤ（Source Shared Driving、ソースシェアドドライビング）方式の液晶表示装置において、バッファ回路（オペアンプ）の電源電圧を本実施形態で説明したように変化させる構成としてもよい。
【０１２４】
図１３は、線順次駆動方式の液晶表示装置におけるバッファ回路（オペアンプ）の電源電圧を変化させる場合の構成例を示すブロック図である。
【０１２５】
線順次駆動方式では、この図に示すように、映像信号線に入力された映像信号ＤＡＴ１，ＤＡＴ２…を、サンプリングスイッチ制御回路５１の出力によってサンプリングスイッチＳＷ１,ＳＷ２,…を同時に開くことで１水平走査期間（１本の走査信号線に接続された各画素に書き込む期間）分の信号を同時に次段に転送し、データ信号線ごとに備えられるバッファ回路（オペアンプＡＭＰ）５３を介して、各データ信号線ＳＬに書きこむ。そして、選択状態の走査信号線に接続されている各画素に同時に書き込む。つまり、線順次駆動方式では、選択された走査信号線に接続された各画素への書き込み動作が行われているときに、次の走査信号線に接続されている各画素へのデータ信号のサンプリングが行われる。
【０１２６】
このような線順次駆動方式の液晶表示装置におけるバッファ回路（オペアンプ）の電源電圧を、各オペアンプの入力電圧に応じて変化させることにより、上記した点順次駆動の場合と同様、各オペアンプの消費電力を低減できる。
【０１２７】
図１４は、ＳＳＤ方式の液晶表示装置におけるバッファ回路（オペアンプ）の電源電圧を変化させる場合の構成例を示すブロック図である。
【０１２８】
ＳＳＤ方式では、画像表示の１水平期間に、複数の映像信号線から入力される映像信号ＤＡＴ１,ＤＡＴ２…を、映像信号線より多い本数のデータ信号線に振り分ける。そして、上記のように振り分けた各映像信号を、各映像信号に対応するデータ信号線ごとに、選択状態の走査信号線に接続された各画素に書き込む。なお、図１４は、各映像信号をそれぞれ３本のデータ信号線に振り分ける場合の構成例を示しているが、各映像信号線に対するデータ信号線の本数は、これに限るものではない。
【０１２９】
図１４の構成では、スイッチＳＷＲ，ＳＷＧ，ＳＷＢを１つのグループとするスイッチグループと、オペアンプＡＭＰからなるバッファ回路５３とを、それぞれ映像信号線の本数と同数備えている。そして、各オペアンプＡＭＰのプラス側入力端子には、いずれかの映像信号線が接続されている。さらに、各オペアンプＡＭＰの出力端子は、いずれかのスイッチグループに接続されている。
【０１３０】
各スイッチグループにおけるスイッチＳＷＲには、サンプリングスイッチ制御回路５１からの信号ＳＲが入力され、各スイッチグループにおけるスイッチＳＷＧには、サンプリングスイッチ制御回路５１からの信号ＳＧが入力され、各スイッチグループにおけるスイッチＳＷＢには、サンプリングスイッチ制御回路５１からの信号ＳＢが入力される。
【０１３１】
また、各スイッチグループにおけるスイッチＳＷＲは、そのスイッチグループに対応するデータ信号線ＳＬＲ１,ＳＬＲ２,…のいずれかに接続され、各スイッチグループにおけるスイッチＳＷＧは、そのスイッチグループに対応するデータ信号線ＳＬＧ１,ＳＬＧ２,…のいずれかに接続され、各スイッチグループにおけるスイッチＳＷＢは、そのスイッチグループに対応するデータ信号線ＳＬＢ１,ＳＬＢ２,…のいずれかに接続されている。
【０１３２】
このように、図１４の構成では、スイッチＳＷＲ、ＳＷＧ、ＳＷＢそれぞれ１つずつを１つのグループとして、このグループに対して１本ずつの映像信号ＤＡＴ１，ＤＡＴ２,…がある。この映像信号は、スイッチグループ内の各スイッチＳＷＲ，ＳＷＧ，ＳＷＢの全てに入力され、結果的に１本の映像信号線はスイッチＳＷＲ，ＳＷＧ，ＳＷＢを通して３本のデータ信号線に接続される。
【０１３３】
そして、サンプリングスイッチ制御回路５１から出力される各信号ＳＲ，ＳＧ，ＳＢによって、各スイッチＳＷＲ、ＳＷＧ、ＳＷＢを開き、各映像信号線から各データ信号線ＳＬＲ、ＳＬＧ、ＳＬＢにビデオ信号を供給する。
【０１３４】
このようなＳＳＤ方式の液晶表示装置におけるバッファ回路（オペアンプ）の電源電圧を、各オペアンプの入力電圧に応じて変化させることにより、上記した点順次駆動や線順次駆動方式の場合と同様、各オペアンプの消費電力を低減できる。
【０１３５】
また、本実施形態では、各画素のスイッチング素子として、ＣＧＳからなるトランジスタを用いる構成について説明したが、これに限るものではなく、異なる種類のスイッチング素子を用いる構成としてもよい。
【０１３６】
また、本実施形態では、オペアンプ駆動回路を液晶表示装置１００に備える場合について説明したが、これに限るものではない。例えば、プラズマディスプレイや有機ＥＬディスプレイなど、液晶表示装置以外の表示装置に備えられるものであってもよい。
【０１３７】
また、本実施形態では、ボルテージフォロワのオペアンプに供給する電源電圧を変化させる構成について説明したが、これに限るものではない。例えば、入力電圧を増幅して出力するオペアンプにおいても、入力電圧の変化に応じて、必要な出力電圧を得るための電源電圧と出力電圧との差を確保しつつ、電源電圧と出力電圧との差を小さくするように、電源電圧を変化させることにより、オペアンプを適切に駆動させるとともにそのオペアンプの消費電力を削減できる。
【０１３８】
また、本発明のオペアンプ駆動回路は、表示装置に備えられるオペアンプ（バッファ回路）を駆動するものに限らず、動的に変化する入力電圧が入力されるオペアンプ全般、あるいはそのようなオペアンプが備えられる電子機器全般に適用できる。
【０１３９】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１４０】
本発明は、入力電圧の大きさが動的に変化するオペアンプ（演算増幅器）全般、あるいはそのようなオペアンプが備えられる電子機器全般に適用できる。例えば、表示する画像データに応じて入力信号が変化する、表示装置のデータ信号線ドライバにおける出力バッファ回路に用いられるオペアンプに好適である。
【図面の簡単な説明】
【０１４１】
【図１】本発明の一実施形態にかかるオペアンプ駆動回路がオペアンプに供給する電源電圧と、そのオペアンプの出力電圧との関係を示す図である。
【図２】本発明の一実施形態にかかるオペアンプ駆動回路が備えられる表示装置の概略構成を示すブロック図である。
【図３】本発明の一実施形態にかかる表示装置における、ソースドライバの概略構成を示すブロック図である。
【図４】本発明の一実施形態にかかる表示装置における、オペアンプに入力される入力電圧と、各サンプリングスイッチに供給される信号と、各データ信号線に供給される電圧との関係を示すタイミングチャートである。
【図５】本発明の一実施形態にかかる表示装置における、各画素の構成を示すブロック図である。
【図６】本発明の一実施形態にかかるオペアンプ駆動回路の概略構成を示すブロック図である。
【図７】本発明の一実施形態にかかるオペアンプ駆動回路に備えられる電圧生成回路部の概略構成を示す回路図である。
【図８】本発明の一実施形態にかかるオペアンプ駆動回路がオペアンプに供給する電源電圧と、そのオペアンプの出力電圧との関係を示す図である。
【図９】本発明の一実施形態において行った消費電力シミュレーションで使用した回路の回路図である。
【図１０】（ａ）は、本発明の一実施形態において行った消費電力シミュレーションにおける、本発明の駆動方法で駆動するオペアンプの入力電圧および電源電圧のタイミングチャートであり、（ｂ）は、上記消費電力シミュレーションにおける、従来の駆動方法で駆動するオペアンプの入力電圧および電源電圧のタイミングチャートである。
【図１１】本発明の一実施形態において行った消費電力シミュレーションの結果を示すグラフである。
【図１２】本発明の一実施形態にかかるオペアンプ駆動回路の変形例を示すブロック図である。
【図１３】本発明の一実施形態にかかるオペアンプ駆動回路を、線順次駆動方式の液晶表示装置に適用する場合の構成例を示すブロック図である。
【図１４】本発明の一実施形態にかかるオペアンプ駆動回路を、ＳＳＤ方式の液晶表示装置に適用する場合の構成例を示すブロック図である。
【図１５】従来のオペアンプの一例を示す回路図である。
【図１６】従来の一般的なオペアンプの電源電圧と出力電圧との関係を示す図である。
【図１７】本発明の一実施形態にかかる表示装置における、オペアンプの電源電圧設定データを生成するための構成の一変形例を示すブロック図である。
【図１８】本発明の一実施形態にかかる表示装置における、オペアンプの電源電圧設定データを生成するための構成の他の変形例を示すブロック図である。
【図１９】本発明の一実施形態にかかる表示装置における、オペアンプの電源電圧設定データを生成するための構成のさらに他の変形例を示すブロック図である。
【符号の説明】
【０１４２】
１    制御信号生成回路
２    データ信号生成回路（映像信号生成手段）
３    基板
４    ゲートドライバ
５    ソースドライバ
６    バッファ電源制御回路（電源電圧制御部）
７    ＡＤ変換回路（アナログデジタル変換手段）
８    電圧演算回路
５１    サンプリングスイッチ制御回路
５２    サンプリング回路
５３    バッファ回路
５４    バッファ駆動回路（演算増幅器の駆動回路）
５４ａ,５４ｂ  電圧生成回路部
ＡＭＰ  オペアンプ（演算増幅器）
ＧＬ    走査信号線
ＰＩＸ  画素
Ｓ      サンプリングスイッチ
ＳＬ    データ信号線
Ｖ＋    ハイレベル側電位（電源電圧）
Ｖ−    ローレベル側電位（電源電圧）
【図１】
2006140843.tif 000003
【図２】
2006140843.tif 000004
【図３】
2006140843.tif 000005
【図４】
2006140843.tif 000006
【図５】
2006140843.tif 000007
【図６】
2006140843.tif 000008
【図７】
2006140843.tif 000009
【図８】
2006140843.tif 000010
【図９】
2006140843.tif 000011
【図１０】
2006140843.tif 000012
【図１１】
2006140843.tif 000013
【図１２】
2006140843.tif 000014
【図１３】
2006140843.tif 000015
【図１４】
2006140843.tif 000016
【図１５】
2006140843.tif 000017
【図１６】
2006140843.tif 000018
【図１７】
2006140843.tif 000019
【図１８】
2006140843.tif 000020
【図１９】
2006140843.tif 000021