(57)【要約】【課題】  供給する電力の電圧が低い電源と、前記電力を負荷回路が動作できる昇圧電力に変換する昇圧回路と、前記昇圧電力で動作する負荷回路を有する小型な電子機器を提供する。【解決手段】  電源の電力で起動する第１の昇圧回路と、第１の昇圧電力で起動する第２の昇圧回路と、第２の昇圧電力で動作する負荷回路と、第１の昇圧電力を充電するキャパシタと、キャパシタの電圧を検出する電圧検出回路と、電圧検出信号で制御されるスイッチ素子を有し、電圧検出回路がキャパシタの電圧を所定電圧以上であると判断した場合に、スイッチ素子をオンしてキャパシタの蓄電電力で第２の昇圧回路を起動する構成とした。【選択図】  図１
2006020491.tif 000002
【特許請求の範囲】
【請求項１】
電力を供給する電源と、前記電力で起動すると共に、前記電力を、前記電力の電圧より高い電圧である第１の昇圧電力に変換する第１の昇圧回路と、前記第１の昇圧電力で起動すると共に、前記電力を、前記電力の電圧より高い電圧である第２の昇圧電力に変換し、前記第２の昇圧電力で動作を持続する第２の昇圧回路と、前記第２の昇圧電力で動作すると共に所望の機能を果たす負荷回路と、前記第１の昇圧電力を充電するキャパシタと、該キャパシタの電圧を検出すると共に、該キャパシタの電圧に応じた電圧検出信号を出力する電圧検出回路と、前記電圧検出信号で制御されるスイッチ素子を有し、さらに、前記第１の昇圧回路は、前記第２の昇圧回路よりも起動電圧が低い特徴を有し、前記キャパシタの蓄電電力は、前記スイッチ素子を介して前記第２の昇圧回路を起動するために前記第２の昇圧回路へ供給され、前記キャパシタの電圧が前記電圧検出回路にて所定の電圧以上であると判断された場合、前記スイッチ素子をオンし、前記スイッチ素子がオフしている際に蓄電された前記キャパシタの蓄電電力を、前記第２昇圧回路を起動するために前記第２の昇圧回路へ供給することを特徴とする電子機器。
【請求項２】
前記電圧検出回路は、前記キャパシタが所定の電圧以上であると判断したら、前記第２の昇圧回路の起動が終了するまで、前記スイッチ素子をオンすることを特徴とする請求項１記載の電子機器。
【請求項３】
前記電圧検出回路は、ヒステリシスを有することを特徴とする請求項１記載の電子機器。
【請求項４】
前記第１の昇圧回路は、キャパシタを利用した昇圧方式を採用することを特徴とする請求項１記載の電子機器。
【請求項５】
前記第１の昇圧回路は、ＳＯＩウェーハを用いた完全空乏タイプＮチャネル型ＭＯＳＦＥＴと昇圧用キャパシタから形成されている請求項１あるいは４に記載の電子機器。
【請求項６】
前記第１の昇圧回路は、前記第２の昇圧回路の起動後は、動作を停止することを特長とする請求項１記載の電子機器。
【請求項７】
前記スイッチ素子はMOS型電界効果トランジスタである請求項１記載の電子機器。
【請求項８】
前記電源は1セル太陽電池、1セル燃料電池、電気二重層キャパシタ等のキャパシタ、あるいはゼーベック効果を利用した熱発電素子のいずれか一つである請求項１記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力を供給する電源と、該電源の電力を、該電力の電圧よりも高い電圧の昇圧電力に変換する昇圧回路と、前記昇圧電力で動作する負荷回路を有する電子機器に関するものであり、特に、前記電力の電圧が一般的な昇圧回路の起動電圧未満であっても、前記電力を効率良く負荷回路の動作に利用できることが求められる電子機器に関するものである。
【背景技術】
【０００２】
所望の機能を果たす負荷回路よりも、電源が供給する電力の電圧が低い場合、昇圧回路を用いて前記電源の電力を前記負荷回路が動作できる電圧の昇圧電力に変換し、該昇圧電力で前記負荷回路を動作させる必要がある。しかし、近年、小型・軽量化や低コスト化、そして、デザインや利便性を考慮した場合、供給する電力の電圧が、前記昇圧回路の起動電圧未満の電圧となってしまう電源が増えてきており、この様な電源の電力を、前記負荷回路の動作に利用できない場合が多くなってきている。
【０００３】
例えば、１セルタイプの燃料電池や太陽電池は、上記の条件に合致することとなる。この場合、供給する電力の電圧は、燃料電池で０．５V〜０．９V、太陽電池で０．３V〜０．７Vとなり、この電圧では通常の昇圧回路は起動できないので、これら電池の電力は負荷回路の動作に利用できない。
【０００４】
また、電気二重層キャパシタ等のキャパシタでは、昇圧回路の起動電圧未満の電圧まで放電した場合、残りの電力は、負荷回路の動作に利用できない。
【０００５】
さらに、ゼーベック効果を利用した熱発電素子においても、上記内容を考慮すると、通常の負荷回路が起動できない電圧の供給電力となるので、発電電力を負荷回路の動作に利用できない。
【０００６】
従って、昇圧回路の起動電圧を低下させることが出来れば、これら供給電力の電圧が低い場合の電源の電力が、負荷回路の動作に利用できるようになるが、通常、昇圧回路の起動電圧を低下させるには、昇圧回路内のドライバートランジスタ等のしきい値電圧を低下させる必要があり、この場合、ドライバートランジスタ等のオフリーク電流が増大し、このオフリーク電流による電力ロスにより、昇圧効率が悪化する。つまり、上記の様な電源の電力を使用する場合、負荷回路動作への利用効率が低下してしまう。
【０００７】
そこで、考案されたのが、以下に示す電子機器である。この従来の電子機器の構成を採用すれば、昇圧回路の昇圧効率をほとんど低下させることなく、昇圧回路の起動電圧を低下させることができる。
【０００８】
上記で述べた特徴を有する従来の電子機器の概略回路ブロック図を図６に示す。
【０００９】
図６に示す様に、従来の電子機器（例えば、特許文献１参照）は、供給する電力の電圧が通常の昇圧回路の起動電圧未満である電源１０１と、起動電圧が低い代わりに昇圧効率の悪い第１の昇圧回路１０２と、起動電圧が高い代わりに、昇圧効率の良い第２の昇圧回路１０３と、キャパシタ１０５と、所望の機能を果たす負荷回路１０４とを有し、電源１０１の出力端子１２１は、第１の昇圧回路１０２の入力端子１２２と、第２の昇圧回路１０３の入力端子１２５と、第１の昇圧回路１０２の電源端子１２３とにそれぞれ接続され、第１の昇圧回路１０２の出力端子１２４は、片方の電極をGND端子１０８に接続したキャパシタ１０５のもう片方の電極と、第２の昇圧回路１０３の電源端子１２６と、第２の昇圧回路１０３の出力端子１２７と、負荷回路１０４の電源端子１２８とにそれぞれ接続され、各回路と電源１０１のGND入力端子は、GND端子１０８に接続される構成である。
【００１０】
上記構成とすることで、電源１０１から供給される電力の電圧が、第２の昇圧回路１０３の起動電圧未満であっても、第１の昇圧回路１０２の起動電圧以上であれば、第１の昇圧回路１０２が電源１０１の電力で起動すると共に、電源１０１の電力を、該電力よりも高く、第２の昇圧回路１０３の起動電圧以上の電圧である第１の昇圧電力に変換でき、第２の昇圧回路１０３は、前記第１の昇圧電力で起動すると共に、電源１０１の電力を、該電力よりも高く、負荷回路１０４の動作電圧以上の電圧である第２の昇圧電力に変換できるので、該第２の昇圧電力にて負荷回路１０１を駆動できる。
【００１１】
つまり、上記従来の電子機器では、前記電源の電力を、起動電圧が低い代わりに昇圧効率の悪い前記第１の昇圧回路が変換した前記第１の昇圧電力で、起動電圧が高い代わりに昇圧効率の高い前記第２の昇圧回路を起動し、そして、前記第２の昇圧回路の起動後は、前記電源の電力を、該第２の昇圧回路が変換した前記第２の昇圧電力にて負荷回路を動作するので、低い電圧の電力を供給する電源の電力でも、効率良く負荷回路の動作に利用できる。
【特許文献１】特開平１１−１８４１９（図２）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上記構成の従来の電子機器では、前記第１の昇圧回路の出力端子は、前記第２の昇圧回路の電源端子や前記負荷回路等の各要素が接続される構成であるので、前記第１の昇圧電力は、前記キャパシタを充電する以外に前記各要素にも消費されてしまう。
なお、上記従来の電子機器の構成では述べていないが、前記キャパシタを前記第１の昇圧電力で充電する際に、前記各要素である前記第２の昇圧回路等を停止することも考案されている。しかし、前記各要素は、回路規模等が大きいため停止している際でも少なからぬ消費電力がある。
【００１３】
従って、上記構成の従来の電子機器では、前記第１の昇圧回路の出力する前記第１の昇圧電力が、前記各要素の消費電力以下となった場合、前記キャパシタの電圧は、前記第２の昇圧回路が起動できる電圧以上に上昇しないので、前記第２の昇圧回路が起動できなくなってしまう。このため、前記第１の昇圧回路の能力を、前記各要素の消費電力を超える前記第１の昇圧電力を出力する能力とする必要があった。
つまり、上記構成の従来の電子機器では、前記第１の昇圧回路は、該第１の昇圧回路の出力端子に接続された前記要素の消費電流を超える能力とする必要があり、一般的な昇圧回路においては、昇圧能力が高い方が、昇圧回路の実装面積やコストが高くなるため、前記第１の昇圧回路の実装面積やコストが低下出来ず、その結果、従来の電子機器の実装面積やコストも低下できないといった課題があった。
【００１４】
また、上記構成の従来の電子機器では、前記キャパシタの充電速度が、前記各要素の消費電流分遅くなり、その結果、前記電源が供給されてから前記第２の昇圧回路が起動するまでの時間が長くかかっていた。
【００１５】
つまり、上記構成の従来の電子機器では、前記電源の電力が供給されてから、前記電力で前記負荷回路が動作するまでの時間がかかってしまうと言う課題もあった。
【課題を解決するための手段】
【００１６】
そこで、本発明の第１の手段では、電力を供給する電源と、該電力で起動すると共に、該電力を、該電力の電圧より高い電圧の第１の昇圧電力に変換する第１の昇圧回路と、前記第１の昇圧電力で起動すると共に、前記電力を、該電力の電圧より高い電圧の第２の昇圧電力に変換し、該第２の昇圧電力で動作を持続する第２の昇圧回路と、前記第２の昇圧電力で動作すると共に所望の機能を果たす負荷回路と、前記第１の昇圧電力を充電するキャパシタと、該キャパシタの電圧を検出すると共に、該キャパシタの電圧に応じた電圧検出信号を出力する電圧検出回路と、前記電圧検出信号で制御されるスイッチ素子１０７を有し、さらに、前記第１の昇圧回路は、前記第２の昇圧回路よりも起動電圧が低い特徴を有し、前記キャパシタの蓄電電力は、前記スイッチ素子を介して前記第２昇圧回路を起動するために前記第２の昇圧回路へ供給され、前記キャパシタの電圧が前記電圧検出回路にて所定電圧以上であると判断された場合、前記スイッチ素子をオンし、前記スイッチ素子がオフしている際に蓄電された前記キャパシタの蓄電電力を、前記第２昇圧回路を起動するために前記第２の昇圧回路へ供給することを特徴とする電子機器とした。
【００１７】
上記構成することで、前記第１の昇圧回路の能力を小さくできるので、前記際１の昇圧回路の実測面積やコストを低下でき、その結果、前記電子機器の実装面積やコストを低下することができる。また、前記第１の昇圧回路の能力を落とさない場合は、前記キャパシタを蓄電する速度が上昇するので、前記第２の昇圧回路の起動を早めることができるので、前記電源の電力が供給されてから、該電力が前記負荷回路の動作に利用されるまでの時間が短くすることができる。
【００１８】
また、本発明の第２の手段では、上記本発明の第１の手段に加え、前記電圧検出回路は、前記キャパシタが所定の電圧以上であると判断したら、前記第２の昇圧回路の起動が終了するまで、前記スイッチ素子をオンすることを特徴とする電子機器とした。
【００１９】
上記構成とすることで、より確実に第２の昇圧回路が起動できるので、前記電源の電力を確実に前記負荷回路の動作に利用することができる。
【００２０】
さらに、本発明の第３の手段では、上記本発明の第１の手段に加え、前記第１の昇圧回路は、キャパシタを利用した昇圧方式を採用することを特徴とする電子機器とした。
【００２１】
上記構成とすることで、前記第１の昇圧回路は、各回路と前記キャパシタを同じチップ内に作成できるので、前記第１の昇圧回路の実装面積やコストをさらに低下でき、その結果、前記電子機器の実装面積やコストをさらに低下させることができる。
【発明の効果】
【００２２】
以上述べてきたように、上記本発明の電子機器は、前記第１の昇圧回路の前記第１の昇圧電力で前記キャパシタを充電する際、前記スイッチ素子にて前記キャパシタと前記第２の昇圧回路や前記負荷回路を切り離すことができるので、前記スイッチ素子を設けない従来の電子機器に比べ、前記第１の昇圧回路の能力を、前記第２の昇圧回路や前記負荷回路の消費電力以上の能力とする必要が無く、前記第１の昇圧回路の能力を非常に小さくできるし、前記第１の昇圧回路の能力を落とさない場合は、前記第２の昇圧回路や前記負荷回路の消費電力が無い前記キャパシタの充電速度を向上させることができるので、前記電源の電力が供給されてから前記第２の昇圧回路が起動するまでの時間を短くすることができる。従って、上記従来の電子機器で問題であった前記第１の昇圧回路の能力が落とせずに、の実装面積やコストが低下できない問題や、前記電源の電力が供給されてから、前記電力で前記負荷回路が動作するまでの時間が長いと言った問題を、上記本発明の電子機器は解決することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明を実施するための最良の形態を図面に基づいて説明する。
【００２４】
図１は、本発明を実施するための最良の形態に係わる電子機器の概略を示す回路ブロック図である。図１に示すように、電力を供給する電源１０１と、起動電圧が低く、入力された電力を、該電力の電圧よりも高い第１の昇圧電力に変換する第１の昇圧回路１０２と、第１の昇圧回路１０２よりも起動電圧が高く、入力された電力を、該電力の電圧よりも高い第２の昇圧電力に変換する第２の昇圧回路１０３と、電圧検出回路１０６と、キャパシタ１０５と、スイッチ素子１０７と、所望の機能を果たす負荷回路１０４とを有し、電源１０１の出力端子１２１は、第１の昇圧回路１０２の入力端子１２２と、同じく第１の昇圧回路１０２の電源端子１２３と、第２の昇圧回路１０３の入力端子１２５にそれぞれ接続され、第１の昇圧回路１０２の出力端子１２４は、電圧検出回路１０６の電圧モニター端子１２９と、キャパシタ１０５の片方の電極と、スイッチ素子１０７の片方の電極にそれぞれ接続され、スイッチ素子１０７のもう片方の電極は、第２の昇圧回路１０３の電源端子１２６と、同じく第２の昇圧回路１０３の出力端子１２７と、負荷回路１０４の電源端子１２８にそれぞれ接続され、キャパシタ１０５のもう片方の電極と各々の回路のＧＮＤ入力端子は、ＧＮＤ端子１０８に接続され、電圧検出回路１０６の信号出力端子１３０からは、スイッチ素子１０７のオン、オフを制御する信号が出力される構成となっている。
【００２５】
次に、上記構成の本発明の実施の形態の動作について説明する。
【００２６】
先ず、電源１０１の出力端子から、第２の昇圧回路１０３の起動電圧よりも低い電圧の電力が供給され、該電力にて第１の昇圧回路１０２が起動する。そして、起動した第１の昇圧回路１０２は、前記電力を、第１の昇圧電力に変換し、該第１の昇圧電力は、キャパシタ１０５に蓄電されはじめる。このとき、蓄電されるキャパシタ１０５の電圧は、所定電圧に達していないので、電圧検出回路１０６は、キャパシタ１０５の電圧が所定電圧未満だと判断し、スイッチ素子１０７をオフする信号を出力しているので、スイッチ素子１０７はオフしている。そして、キャパシタ１０５の電圧が上昇して行き、所定電圧に達したことを、電圧検出回路１０６が検出すると、電圧検出回路１０６は、スイッチ素子１０７をオンする信号を出力するので、スイッチ素子１０７がオンする。そして、スイッチ素子１０７がオンするので、キャパシタ１０５の蓄電電力が、第２の昇圧回路１０３の電源端子１２６に供給され、第２の昇圧回路１０３がキャパシタ１０５の蓄電電力で起動する。そして、第２の昇圧回路１０３が起動すると、第２の昇圧回路１０３は、電源１０１からの電力を、第２の昇圧電力に変換し、該第２の昇圧電力は、負荷回路１０４の動作に利用されると共に、第２の昇圧回路１０２の電源端子１２６にも供給され、第２の昇圧回路１０２の動作の持続に利用される。
【００２７】
なお、スイッチ素子１０７がオンする際のキャパシタ１０５の電圧は、第２の昇圧回路１０３が起動するまでの間の第２の昇圧回路１０３や負荷回路１０４で消費される電力によるキャパシタ１０５の電圧ドロップと、第２の昇圧回路１０３の電源端子１２６等に接続されるノードに寄生容量や、第１の昇圧回路１０３の電源端子１２６や出力端子１２７、あるいは、負荷回路１０４の電源端子１２８に平滑キャパシタを設ける場合には、この平滑キャパシタにキャパシタ１０５の蓄電電力が充電されるために起こるキャパシタ１０５の電圧ドロップを考慮し、第２の昇圧回路１０３が起動するまでの間に、キャパシタ１０５の電圧が、第２の昇圧回路１０３の起動電圧を下回らないよう設定する。
【００２８】
すでに課題の項で述べたように、従来の電子機器では、前記第１の昇圧回路が出力する前記第１の昇圧電力で、前記キャパシタを充電する際、前記第１の昇圧電力は、前記キャパシタに接続される前記各要素にも消費されるため、前記キャパシタを充電するために、前記第１の昇圧電力を、前記各要素の消費電流より多くする必要があり、前記第１の昇圧回路の実装面積やコストが低下できなかったり、前記キャパシタの充電速度が遅いため、前記電源の電力が供給されてから、前記第２の昇圧回路が起動するまでの時間が長かったりといった問題があり、そのため従来の電子機器では、実装面積やコストが低下できなかったり、前記電源の電力が供給されてから、前記電力で前記負荷回路が動作するまでの時間長かったりする課題があったが、図１で示す本発明を実施するための最良の形態に係わる電子機器では、上記構成を採用し、上記動作をさせることにより、前記第１の昇圧回路が出力する前記第１の昇圧電力で、前記キャパシタを充電する際、該キャパシタと、前記各要素との接続を、前記スイッチ素子にて切ることが出来るので、前記第１の昇圧電力が前記各要素に消費されることがない。従って、前記第１の昇圧電力が少なくても、時間をかければ前記キャパシタを充電でき、あるいは前記キャパシタの充電時間を早めることができる。つまり、前記第２の昇圧回路の起動時間を許せる限り長くすることで、前記第１の昇圧回路が極力小型化でき、その結果、図１で示す本発明を実施するための最良の形態に係わる電子機器が小型化でき、前記電源の電力が供給されてから、前記電力で前記負荷回路が動作するまでの時間を短くすることができる。つまり、図１で示す本発明を実施するための最良の形態に係わる電子機器では、従来の電子機器が有していた課題を解決することができる。
【００２９】
なお、図１で示す本発明を実施するための最良の形態に係わる電子機器の上記電源は、小型・軽量化や低コスト化、そして、デザインや利便性を考慮した場合、供給する電力の電圧が、前記第２の昇圧回路の起動電圧未満の電圧となってしまう電源に有効であり、例えば、１セル太陽電池や１セル燃料電池、あるいは、電気二重層キャパシタ等のキャパシタに有効である。
【００３０】
また、図１で示す本発明を実施するための最良の形態に係わる電子機器の上記第１の昇圧回路は、コイルやトランスを利用したスイッチングレギュレータや、キャパシタを用いたチャージポンプ方式やスイッチドキャパシタ方式の昇圧回路を用いることを推奨する。特に、キャパシタを用いたチャージポンプ方式やスイッチドキャパシタ方式の昇圧回路を用いると、該昇圧回路の昇圧能力を小さくできるため、低容量値の前記キャパシタが採用でき、そのため、外付け部品として場所を取っていた前記キャパシタが、前記昇圧回路と同じチップ内に取り込むことができる。従って、前記第１の昇圧回路のより一層の小型化が可能となり、その結果、上記電子機器のより一層の小型化が可能となる。
【００３１】
さらに、図１で示す本発明を実施するための最良の形態に係わる電子機器の上記電圧検出回路は、検出電圧にヒステリシスを持たせた構成や電圧検出後にディレイ時間を設けた構成とし、前記スイッチ素子をオンさせてから、前記第２の昇圧回路の起動が完了するまで、前記スイッチ素子をオフしない回路動作とすることにより、より確実に前記第２の昇圧回路を起動することができる。
【００３２】
またさらに、図１で示す本発明を実施するための最良の形態に係わる電子機器の上記第２の昇圧回路は、一旦起動すると、ある程度の入力電力がある限り、前記第２の昇圧電力を用いて、動作を持続する構成のものを採用することを推奨する。
そしてさらに、上記本発明を実施するための最良の形態では述べていないが、上記第２の昇圧回路の起動後は、上記第１の昇圧回路の動作を停止させることにより、更に効率良く前記電源の電力が前記負荷回路の動作に利用できることは言うまでもない。
【実施例１】
【００３３】
図２は、本発明の電子機器の第１の実施例を示す概略回路ブロック図である。
【００３４】
以下に、本発明の電子機器の第１の実施例について図２に基づき説明する。
図２に示す様に、図１で示す電源１０１として１セル太陽電池２０１を用い、図１で示す第１の昇圧回路１０２としてチャージポンプ方式の昇圧回路（以降ＣＰ昇圧回路と略省。）２０２を用い、図１のスイッチ素子１０７としてPチャネル型ＭＯＳＦＥＴ（以降ＰＭＯＳと略記）２０７を用い、図１の第２の昇圧回路１０３としてコイルを用いたスイッチングレギュレータ方式の昇圧回路（以降ＳＷＲ昇圧回路と略記）２０３を用いた構成であり、１セル太陽電池２０１の出力端子２２１は、ＣＰ昇圧回路２０２の入力端子２２２と、同じくＣＰ昇圧回路２０２の電源端子２２３と、ＳＷＲ昇圧回路２０３の入力端子２２５にそれぞれ接続され、ＣＰ昇圧回路２０２の出力端子２２４は、電圧検出回路１０６の電圧モニター端子１２９と、キャパシタ１０５の片方の電極と、ＰＭＯＳ２０７のソースと基板電極とにそれぞれ接続され、ＰＭＯＳ２０７のドレイン電極は、ＳＷＲ昇圧回路２０３の電源端子２２６と、同じくＳＷＲ昇圧回路２０３の出力端子２２７と、負荷回路１０４の電源端子１２８にそれぞれ接続され、キャパシタ１０５のもう片方の電極と各々の回路のＧＮＤ入力端子は、ＧＮＤ端子１０８に接続される構成となっている。
【００３５】
また、１セル太陽電池２０１は、オープン時の出力電圧が０．６Ｖ程度で、１．２Ｗ程度の電力を取り出すことができ、その際の出力電圧が０．４Ｖとなる様な物を採用し、ＣＰ昇圧回路２０２は、入力端子２２２に０．３Ｖ以上の電圧の電力が入力されれば、起動できると共に、１．５Ｖ程度の電圧の出力電力を出力することが可能であり、さらに、出力電力を５μＷ程度と低くすることで、昇圧用キャパシタの容量値を縮小し、該昇圧用キャパシタをチップ内部に取り込んだ構成であり、電圧検出回路１０６は、キャパシタ１０５の電圧をモニターし、キャパシタ１０５の電圧が１．５Ｖとなったら、オフしていたＰＭＯＳ２０７をオンし、ＰＭＯＳ２０７がオンしたら、キャパシタ１０５の電圧が１．０Ｖを下回るまで、ＰＭＯＳ２０７をオンし続け、キャパシタ１０５の電圧が１．０Ｖを下回ると、ＰＭＯＳ２０７をオフし、一旦ＰＭＯＳ２０７がオフしたら、キャパシタ１０５の電圧が約1．5Ｖを超えるまで、ＰＭＯＳ２０７をオフし続けるよう動作し、ＳＷＲ昇圧回路２０３は、電源端子２２６に約１．０Ｖ以上の電圧で５０μＷの電力が０．１秒程度入力されれば起動すると共に、入力される１セル太陽電池２０１の電力を約１．５Ｖで約１Ｗの電力に変換し、出力端子２２７から該変換した電力を出力する構成であり、さらに、該変換した電力の内の約５０μＷで、昇圧動作を持続する構成であり、負荷回路１０４は、前記ＳＷＲ昇圧回路２０３が出力する１．５Ｖで約１Ｗの電力で、所望の動作を行う構成である。なお、ＰＭＯＳ２０７のオン抵抗は、２ｋΩ程度以下であれば、ＳＷＲ昇圧回路２０３を起動する上で問題とはならない。
【００３６】
図３は、図２に示す本発明の電子機器の第１の実施例のＣＰ昇圧回路２０２の概略回路図を示した図である。
【００３７】
以下では、上記ＣＰ昇圧回路２０２の構成を図３に基づき説明する。
【００３８】
図３に示す様に、ＣＰ昇圧回路２０２は、発振回路３２０とＳＯＩウェーハを用いた完全空乏タイプＮチャネル型ＭＯＳＦＥＴ（以降ＦＤ−ＳＯＩタイプＮＭＯＳと略省。）３０１〜３０６と昇圧用キャパシタ３０７〜３１１とで構成されており、各ＦＤ−ＳＯＩタイプＮＭＯＳ３０１〜３０６は、それぞれがダイオード接続され、ＣＰ昇圧回路２０２の入力端子２２２と出力端子２２４との間に、入力端子２２２から出力端子２２４への方向が順方向となるように直接接続されており、ＦＤ−ＳＯＩタイプＮＭＯＳ３０１とＦＤ−ＳＯＩタイプＮＭＯＳ３０２間のノードには、昇圧用キャパシタ３０７の片側電極、ＦＤ−ＳＯＩタイプＮＭＯＳ３０２とＦＤ−ＳＯＩタイプＮＭＯＳ３０３間のノードには、昇圧用キャパシタ３０８の片側電極、ＦＤ−ＳＯＩタイプＮＭＯＳ３０３とＦＤ−ＳＯＩタイプＮＭＯＳ３０４間のノードには、昇圧用キャパシタ３０９の片側電極、ＦＤ−ＳＯＩタイプＮＭＯＳ３０４とＦＤ−ＳＯＩタイプＮＭＯＳ３０５間のノードには、昇圧用キャパシタ３１０の片側電極、ＦＤ−ＳＯＩタイプＮＭＯＳ３０５とＦＤ−ＳＯＩタイプＮＭＯＳ３０６間のノードには、昇圧用キャパシタ３１１の片側電極がそれぞれ接続され、昇圧キャパシタ３０７，３０９，３１１のもう片方の電極は、発振回路３２０から出力されるオンデューティ５０％のクロック信号Ａ（ＣＬＫＡ）が入力され、昇圧用キャパシタ３０８、３１０のもう片方の電極には、前記クロック信号Ａ（ＣＬＫＡ）と位相が９０度ずれており、他の条件は全く同じのクロック信号Ｂ（ＣＬＫＢ）が入力され、発振回路２３０の電源端子は、ＣＰ昇圧回路２０２の電源端子２２３に接続された構成である。
【００３９】
なお、ＦＤ−ＳＯＩタイプＮＭＯＳ３０１〜３０６は、しきい値が０．１５Ｖ程度であり、発振回路３０２は、ＳＯＩウェーハを用いた完全空乏タイプＣＭＯＳＦＥＴ（以降ＦＤ−ＳＯＩタイプＣＭＯＳと略記）で構成されているため、電源端子３２１に極低電圧である０．３Ｖ以上の電力が入力された場合、動作可能である。
【００４０】
また、発振回路３２０が出力するクロック信号Ａ（ＣＬＫＡ）とクロック信号Ｂ（ＣＬＫＢ）の周波数は１ＭＨｚ程度に設定しており、ＣＰ昇圧回路２０２の出力端子２２４から出力される電力は、５μＷ程度で十分であるので、昇圧用キャパシタ３０７〜３１１は、１００ｐＦ程度あれば良い。従って、ＦＤ−ＳＯＩタイプＮＭＯＳ３０１〜３０６や発振回路３２０と同一のチップ内に昇圧キャパシタ３０７〜３１１を作成することができる。
【００４１】
つまり、上記してきた構成の前記ＣＰ昇圧回路とすることにより、実装面積が小さく、０．３Ｖ以上の電力が、前記ＣＰ昇圧回路の入力端子と電源端子に接続されれば、１．５Ｖの電圧まで昇圧した５μＷ程度の電力を得ることが可能な前記ＣＰ昇圧回路が実現できる。
【００４２】
図４は、図２に示す本発明の電子機器の第１の実施例のSWR昇圧回路２０３の概略回路図を示した図である。
【００４３】
以下では、上記SWR昇圧回路２０３の構成を図４に基づき説明する。
【００４４】
図４に示す様に、SWR昇圧回路２０３は、クロック信号（CLK）を発生する発振回路４０６と、SWR昇圧回路２０３の出力端子２２７の電圧を分圧した分圧電圧を出力するブリーダ抵抗４１０と、リファレンス電圧を出力」するVｒｅｆ回路４０８と、前記分圧電圧と前記レファレンス電圧との差の増幅信号を出力するエラーアンプ４０９と、入力される前記クロック信号のオンデューティを前記増幅信号に応じて変化させた信号であるスイッチ信号を出力するPWM回路４１１と、前記スイッチ信号がゲート電極に入力されることにより、スイッチング動作を行うNMOSトランジスタ４０２と、コイル４０１と、ショットキーダイオード４０３とで構成され、SWR昇圧回路２０３の入力端子２２５は、コイル４０１の片側電極に接続され、コイル４０１のもう片方の電極は、NMOSトランジスタ４０２のドレインと、ショットキーダイオード４０３のP型電極とにそれぞれ接続され、ショットキーダイオード４０３のN型電極は、ブリーダ抵抗のプラス側入力端子と、SWR昇圧回路２０３の出力端子２２７とにそれぞれ接続され、SWR昇圧回路２０３の電源端子２２６は、発振回路４０６の電源端子４１２と、PWM回路の電源端子４１１と、エラーアンプの電源端子４１３とにそれぞれ接続され、NMOSトランジスタ４０２のソースと、ブリーダ抵抗のGND入力端子と、エラーアンプのGND入力端子と、上記各回路のGND入力端子には、GND端子が接続される構成である。
【００４５】
つまり、上記構成のSWR昇圧回路とすることにより、オン、オフを繰り返すNMOSトランジスタ４０２がオンするたびにコイル４０１に溜まった電力が、NMOSトランジスタ４０２がオフするたびに、ショットキーダイオード４０３を介してSWR昇圧回路２０３の出力端子２２７に出力されることで、SWR昇圧回路２０３の入力端子２２５から入力される電力よりも高い電圧の電力が、SWR昇圧回路２０３の出力端子２２７から出力されるとともに、SWR昇圧回路２０３の出力端子２２７の電圧は、約１．５Vとなった際にブリーダ抵抗４１０の出力する分圧電圧と、Vｒｅｆ回路４０８が出力するリファレンス電圧が同じとなるように、ブリーダ抵抗４１０の抵抗比を設定してある。従って、エラーアンプ４０９とPWM回路４０５が、SWR昇圧回路２０３の出力端子２２７が約１．５Vとなるように、NMOSトランジスタ４０２のスイッチン時のオンデューティを調節することで、コイル４０１に溜まる電力、つまりは、SWR昇圧回路２０３の出力端子２２７に供給される電力を調節するので、SWR昇圧回路２０３の出力端子２２７の電圧は、約１．５Vに制御される。
【００４６】
なお、SWR昇圧回路２０３の出力電力を１Wとするため、コイル４０１は、インダクタンスが５μH程度で直流抵抗が５０ｍΩ程度の物を用い、NMOSトランジスタ４０２はオン抵抗が５０ｍΩ程度のものを用い、ショットキーダイオード４０３は、０．８Aの電流が流れた際の順方向ドロップ電圧が０．１V程度の物を用い、発振回路４０６が出力するクロック信号（CLK）の周波数は、約１MHzとした。
【００４７】
図５は、図２に示す本発明の電子機器の第１の実施例の電圧検出回路１０９の概略回路図を示した図である。
【００４８】
以下では、上記電圧検出回路１０９の構成を図５に基づき説明する。
【００４９】
図５に示す様に、抵抗５０１、５０２、５０３と、コンパレータ回路５０９と、Vｒｅｆ回路５０８と、ＮＭＯＳ５０４とを有し、電圧検出回路のモニター端子１２９に抵抗５０１の片側電極と、コンパレータ回路５０９の電源端子５１３とがそれぞれ接続され、抵抗５０１のもう片方の電極は、抵抗５０２の片側電極と、コンパレータ回路５０９のマイナス入力端子とにそれぞれ接続され、抵抗５０２のもう片方の電極は、抵抗５０３の片側電極と、ＮＭＯＳ５０４のドレインとにそれぞれ接続され、Ｖｒｅｆ回路５０８が出力するリファレンス電圧は、コンパレータ回路５０９のプラス入力端子に接続され、電圧検出回路１０９の信号出力端子１３０は、コンパレータ回路５０９の出力と、ＮＭＯＳ５０４のゲートとにそれぞれ接続され、抵抗５０３のもう片方の電極と、ＮＭＯＳ５０４のソースと、Ｖｒｅｆ回路５０８とコンパレータ回路５０９のＧＮＤ入力端子とにＧＮＤ端子が接続される構成である。
【００５０】
上記構成とすることにより、電圧検出回路１０９は、電圧モニター端子１２９から入力される電圧を、ＮＭＯＳ５０４がオンしている際は、抵抗５０１と抵抗５０２とで分圧した電圧、そして、ＮＭＯＳ５０４がオフしている際は、抵抗５０１と抵抗５０２に抵抗５０３を直列接続した抵抗とで分圧した電圧と、Ｖｒｅｆ回路５０８か出力するレファレンス電圧とをコンパレータ回路５０９が比較し、前記レファレンス電圧よりも、前記各分圧した電圧が低い場合は、コンパレータ回路５０９は、電圧モニター端子１２９の電圧と同じ電圧を信号出力端子１３０へ出力し、前記レファレンス電圧よりも、前記各分圧した電圧が高い場合は、コンパレータ回路５０９は、ＧＮＤ端子の電圧と同じ電圧を信号出力端子１３０へ出力することができる。
【００５１】
なお、抵抗５０１と抵抗５０２の抵抗比は、電圧モニター端子１２９の電圧が１．５Ｖとなった場合に、抵抗５０１と抵抗５０２で分圧される電圧が、前記リファレンスと等しくなるように設定してあり、抵抗５０３値は、電圧モニター端子１２９の電圧が１．０Ｖとなった場合に、抵抗５０１と抵抗５０２に抵抗５０３を直列接続した抵抗とで分圧される電圧が、前記リファレンスと等しくなるように設定してある。
【００５２】
従って、電圧検出回路１０９は、電圧モニター端子１２９の電圧が１．５Ｖ未満の場合は、信号出力端子１３０より電圧モニター端子１２９と同じ電圧を出力し、電圧モニター端子１２９の電圧が１．５Ｖ以上となった場合は、信号出力端子１３０よりＧＮＤ端子と同じ電圧を出力する。そして、電圧モニター端子１２９の電圧が一旦１．５Ｖ以上になったら、電圧モニター端子１２９の電圧が１．０Ｖ未満となるまで、信号出力端子１３０からＧＮＤ端子と同じ電圧を出力する動作、つまり０．５Ｖのヒステリシスを持った検出動作を行い、電圧モニター端子１２９の電圧が１．０Ｖ未満となった場合に、信号出力端子１３０から電圧モニター端子１２９と同じ電圧が出力される動作を行うことができる。
【００５３】
以上述べてきたように、上記本発明の電子機器にかかわる第１の実施例では、上記したような構成とすることにより、出力電力の電圧が０．５V程度と低い１セル太陽電池でも、該出力電力を、１．５V程度の負荷回路が動作する電力に変換でき、該変換した電力で、前記負荷回路を動作させることができる。
【００５４】
また、前記CP昇圧回路の出力電力を前記キャパシタに充電する際、PMOSトランジスタ２０７により、前記キャパシタと前記SWR昇圧回路ないし前記負荷回路との接続を切ることができる。これにより、前記CP昇圧回路の出力電力を前記SWR昇圧回路ないし前期負荷回路の消費電力を超える電力としなくても、前記キャパシタを前記SWR昇圧回路の起動できる電圧まで上昇させることができる。従って、前記CP昇圧回路の出力電力能力を非常に小さくすることができ、前期CP昇圧回路の昇圧用キャパシタをチップ内にとりこむことができるため、外付け部品が少なく、実装面積が非常に小さい前記CP昇圧回路となり、その結果、本発明の第１の実施例の電子機器は非常に小型となる。
【実施例２】
【００５５】
図７は、本発明の電子機器の第２の実施例を示す概略回路ブロック図である。
【００５６】
以下に、本発明の電子機器の第２の実施例について図７に基づき説明する。
【００５７】
先ず、構成は、前記図２で示した第１の実施例の構成に、第２の電圧検出回路７０６と第１のショットキーダイオード７３１と第２のショットキーダイオード７３２を追加し、図２で示すCP昇圧回路２０２の代わりに、停止信号入力端子７２５に入力される信号により、動作する、しないが選択できる機能を有するENCP昇圧回路７０２を用いた構成であり、図７に示す様に、第２の電圧検出回路７０６の電圧モニター端子７３０は、SWR昇圧回路２０３の出力端子２２７と負荷回路１０４の電源端子１２８に接続され、第２の電圧検出回路７０６の信号出力端子７２９は、ENCP昇圧回路７０２の停止信号入力端子７２５に接続され、第１のショットキーダイオード７３１は、PMOS２０７のドレインとSWR昇圧回路２０３の電源端子２２６との間に、PMOS２０７のドレインからSWR昇圧回路２０３の電源端子２２６の方向が順方向となる様に設け、第２のショットキーダイオード７３２は、SWR昇圧回路２０３の電源端子２２６と、同じくSWR昇圧回路２０３の出力端子２２７の間に、SWR昇圧回路２０３の出力端子２２７からSWR昇圧回路２０３の電源端子２２６の方向が順方向となるように設けた構成である。
【００５８】
上記構成とすることにより、本発明の第２の実施例では、前記本発明の第１の実施例の特長に加え、第２の電圧検出回路７０６が、SWR昇圧回路２０３の出力端子２２７ないし負荷回路１０４の電源端子の電圧をモニターし、所望の電圧の電力が発生したと判断したら、ENCP昇圧回路７０２の停止信号入力端子７２５へ停止信号を出力し、ENCP昇圧回路７０２の動作を停止することが出来る。従って、本発明の第２の実施例では、SWR昇圧回路２０３が起動した後は、ENCP昇圧回路７０２の動作を停止できるので、その分、本発明の第２の実施例の方が前記本発明の第１の実施例よりも１セル太陽電池２０１の電力を有効に利用できる。また、第１のショットキーダイオード７３１により、SWR昇圧回路２０３の起動後の出力端子２２７電圧を、ENCP昇圧回路７０２の耐圧である３V程度より高く設定し、SWR昇圧回路２０３の出力端子２２７の電圧が３．０V以上となっても、ENCP昇圧回路７０２の出力端子７２４にかかる電圧を３．０V以下に低下させることが出来るため、本発明の第２の実施例の方が、前記本発明の第１の実施例よりも、SWR昇圧回路２０３の出力電圧を高めることが出来るので、より高い動作電圧の負荷回路１０４が駆動できる。さらには、第２のショットキーダイオード７３２により、PMOS２０７がオンし、キャパシタ１０５の電力が、SWR昇圧回路２０３起動に使われる際、キャパシタ１０５の電力は、SWR昇圧回路２０３の電源端子２２６のみに供給され、SWR昇圧回路２０３の出力端子２２７や負荷回路１０４の電源端子１２８には供給されない。従って、負荷回路１２８の消費電流が多かったり、SWR昇圧回路２０３の出力端子２２７に付ける必要がある出力平滑コンデンサーの容量値が大きかったりする場合でも、キャパシタ１０５の蓄電電力を増加させずにSWR昇圧回路２０３を起動することができる。従って、本発明の第２の実施例の方が、前記本発明の第１の実施例よりも、SWR昇圧回路２０３の出力平滑容量が大きかったり、負荷回路１０４の消費電流が大きかったりしても、コンデンサー１０５に蓄電する電力量を少なくできるので、SWR昇圧回路２０３が起動する時間を短縮することができる。
【００５９】
つまり、上記してきたように、本発明の第２の実施例は、前記本発明の第１の実施例よりも、電源である１セル太陽電池の電力を有効利用できると共に、より高い動作電圧の負荷回路が駆動でき、さらには、１セル太陽電池が発電を開始してから、負荷回路が駆動するまでの時間が短縮できる。
【００６０】
なお、上記本発明の第２の実施例では整流素子としてショットキーダイオードを用いた例で説明したが、整流作用を有する素子であれば、どの様な素子でも良いことは言うまでもない。
【００６１】
図８は、図７で示した本発明の第２の実施例におけるENCP昇圧回路７０２の概略回路図である。構成は、図３で示すCP昇圧回路２０２の回路図とほとんど同じで、異なる点は、発振回路３２０を、EN発振回路８２０に変更した点と、新たに停止信号入力端子７２５を設け、停止信号入力端子７２５とEN発振回路８２０のEN端子８２２とを接続し点のみである。
【００６２】
上記構成とすることにより、図３で示したCP昇圧回路２０２の機能に加え、停止信号入力端子７２５から入力される信号により、EN発振回路８２０を停止させることで、ENCP昇圧回路２０２の動作を停止させる機能が追加できる。
図９は、図７で示した本発明の第２の実施例における第２の電圧検出回路７０６の概略回路図である。構成は、図５で示した電圧検出回路１０６とほとんど同じ構成であり、異なる点は、抵抗５０３とNMOSトランジスタ５０４を取り外し、抵抗５０２と抵抗５０３の接続部をGND端子に接続した点である。
【００６３】
上記構成とすることにより、図５で示した電圧検出回路１０６に持たせた電圧検出のヒステリシスをなくした通常の電圧検出回路とすることができる。
【実施例３】
【００６４】
図１０は、本発明の電子機器の第３の実施例を示す概略回路ブロック図である。
【００６５】
以下に、本発明の電子機器の第３の実施例について図１０に基づき説明する。
【００６６】
先ず、構成は、前記図７で示した第２の実施例の構成に、スイッチ素子としてNＭＯＳトランジスタ１００２と、インバータ回路１００３と、負荷回路１０４に、電源の電力がSWR昇圧回路２０３やENCP昇圧回路７０２で消費されるのを停止するための信号である入力停止信号を出力する機能を追加すると共に、この入力停止信号を出力する入力停止信号出力端子１００４を追加し、電源である１セル太陽電池２０１の代わりに、１セル燃料電池１００１を設けた構成であり、１セル燃料電池１００１の出力端子１０２１は、ENCP昇圧回路７０２の入力端子２２２と電源端子２２３と、NMOS１００２のドレインにそれぞれ接続され、NMOS１００２のソースは、SWR昇圧回路２０３の入力端子２２５に接続され、負荷回路１０４の入力停止信号出力端子１００４は、ENCP昇圧回路７０２の停止信号入力端子７２５と第２の電圧検出回路７０６の信号出力端子７２９とインバータ回路１００３の入力とにそれぞれ接続され、インバータ回路１００３の出力は、NMOS１００２のゲートに接続され、インバータ回路１００３の電源は、SWR昇圧回路２０３の電源と共通の構成であり、残りの構成に関しては、図７で示した本発明の第２の実施例と同じ構成である。なお、負荷回路１０４の入力停止信号出力端子１００４から出力される入力停止信号は、第２の電圧検出回路７０６の信号出力端子７２９から出力される信号よりも優先される構成である。
【００６７】
次に、動作は、今まで述べてきた実施例の動作に加え、１セル燃料電池１００１からENCP昇圧回路７０２ないしSWR昇圧回路２０３への電力供給を止める場合は、負荷回路１０４の入力停止信号出力端子１００４から負荷回路１０４の電源端子１２８の電圧と同じ電圧である“ハイ”の電圧が出力され、ENCP昇圧回路７０２がこの“ハイ”の信号で動作を停止し、インバータ回路１００３の出力がGND端子１０８と同じ電圧である“ロウ”の電圧を出力するので、NMOSトランジスタ１００２がオフされるよう動作し、１セル燃料電池１００１からENCP昇圧回路７０２ないしSWR昇圧回路２０３への電力供給を止めない場合は、負荷回路１０４の入力停止信号出力端子１００４からGND端子１０８との電圧と同じ電圧である“ロウ”の電圧が出力され、ENCP昇圧回路７０２がこの“ロウ”の電圧で動作を持続し、インバータ回路１００３の出力がSWR昇圧回路２０３の電源端子２２６と同じ電圧である“ハイ”の電圧を出力するので、NMOSトランジスタ１００２がオンされるよう動作する。
【００６８】
つまり、図１０で示す本発明の第３の実施例では、上記構成とすることで、図７で示す本発明の第２の実施例の特徴に加え、負荷回路１０４によって、電源の電力をENCP昇圧回路７０２やSWR昇圧回路２０３へ供給するかしないかが制御できる特徴が追加できる。従って、本発明の第３の実施例は、本発明の第２の実施例の特徴に加え、負荷回路等への電力供給が不要な場合、電源の電力がENCP昇圧回路やSWR昇圧回路で消費されない特徴が追加されるので、本発明の第３の実施例は、本発明の第２の実施例の特徴に加え、燃料電池や電気二重層キャパシタのような、電力に限りがある電源を用いた場合、負荷回路の長時間動作が可能となる特徴と、電源が燃料電池の場合では、燃料供給時の電力消費を極力少なくできるので、耐久性を向上させることができる特徴を追加できる。
【００６９】
また、インバータ回路１００３の電源を、SWR昇圧回路２０３の電源端子２２６と共通とすることにより、燃料電池１００１から電力が供給されていない状態で、負荷回路１０４に昇圧電力が供給されていない状態から、燃料電池１００１から電力が供給された際に、確実に昇圧電力を発生させ、負荷回路１０４が動作できるようにしたことも、本発明の第３の実施例の特徴の一つである。なぜなら、NMOSトランジスタ１００２は、オフリーク電流を少なくするために、しきい値電圧が高いため、１セル燃料電池１００１等から供給される電力では、電圧が低すぎてオンできない。そのため、ENCP昇圧回路７０２かSWR昇圧回路からの昇圧電力の電圧でオンする必要があり、インバータ回路１００３の電源は、ENCP昇圧回路７０２の出力端子２２４か、SWR昇圧回路２０３の出力端子２２７か、SWR昇圧回路２０３の電源端子２２６かの何れかにする必要がある。しかし、インバータ回路１００３の電源をENCP昇圧回路７０２の出力端子２２４と共通とした場合は、SWR昇圧回路２０３から昇圧電力出力された時点で、ENCP昇圧回路７０２が停止するため、ENCP昇圧回路７０２の出力端子２２４から昇圧電力が出力されなくなり、NMOSトランジスタ１００２がオフしてしまい、このNMOSトランジスタ１００２がオフしている期間は、SWR昇圧回路２０３から昇圧電力が発生しないので、負荷回路１０４の動作が停止したままとなってしまう。また、インバータ回路１００３の電源をSWR昇圧回路２０３の出力端子２２７と共通とした場合は、SWR昇圧回路２０３の出力端子２２７に昇圧電力が発生していない時は、必ずNMOSトランジスタ１００２はオフし、NMOSトランジスタ１００２がオフしていると、SWR昇圧回路２０３の出力端子２２７に昇圧電力が発生してないので、いつまでたってもSWR昇圧回路２０３の出力端子２２７に昇圧電力が発生せず、負荷回路１０４も動作できないままとなってしまう。そこで、インバータ回路１００３の電源を、SWR昇圧回路２０３の電源端子２２６と共通とすれば、先ず、ENCP昇圧回路７０２の昇圧電力が、SWR昇圧回路２０３の電源端子２２６に供給された時点で、NMOSトランジスタ１００２がオンさせることで、SWR昇圧回路２０３から昇圧電力を発生させ、この昇圧電力がSWR昇圧回路２０３の電源端子２２６にショットキーダイオード７３２を介して供給されるので、NMOSトランジスタ１００２がこの昇圧電力でオンし続けることができ、その結果、負荷回路１０４は動作を開始できると共に、その後も動作を持続できるからからである。
【００７０】
さらに、負荷回路１０４の入力停止信号出力端子１００４から出力される電圧が、GND端子１０８と同じ電圧である“ロウ”の場合にENCP昇圧回路７０２が動作し、NMOSトランジスタ１００２がオンする構成とし、燃料電池１００１から電力が供給されていない状態で、負荷回路１０４に昇圧電力が供給されていない状態から、燃料電池１００１から電力が供給された際に、確実に昇圧電力を発生させ、負荷回路１０４が動作できるようにしたことも、本発明の第３の実施例の特徴の一つである。なぜなら、逆の場合は、電源である燃料電池１００１から所望の電力が出力されても、負荷回路１０４に外部から電力を与えない限り、各昇圧回路が動作できないので、昇圧電力が得られず、負荷回路１０４が動作できないからである。つまり、負荷回路１０４に電力が供給されていない場合、負荷回路１０４を動作させようとしても、負荷回路１０４の入力停止信号出力端子１００４から出力される電圧が、GND端子１０８と同じ電圧である“ロウ”となり、ENCP昇圧回路７０２が停止した状態で、NMOSトランジスタ１００２もオフした状態となるので、負荷回路１０４にはいくら待っても電力が供給されず、負荷回路１０４は動作することが出来ないからである。
【００７１】
そしてさらに、NMOSトランジスタ１００２を、低電圧の電力を供給するためには、ゲート電圧をマイナスに昇圧する回路を追加するか、オフリークが多くなるがしきい値電圧の絶対値を低下させる必要があり、回路規模を大きくするか、１セル燃料電池の電力利用効率低下を許容する必要があるPMOSトランジスタではなく、回路規模も１セル燃料電池１００１の電力利用効率も低下しないNMOSトランジスタとしたことと、NMOSトランジスタ１００２での１セル燃料電池１００１の電力供給制御を、ENCP昇圧回路７０２とSWR昇圧回路２０３の両昇圧回路への供給ではなく、SWR昇圧回路２０３のみへの供給とし、両昇圧回路が昇圧電力を発生していない状態からでも、確実に負荷回路１０４を動作させることができるようにしたことも、本発明の第３の実施例の特徴の一つである。
【００７２】
なお、上記してきた本発明の各実施例の電源は、これに限るものではなく、通常の昇圧回路では通常の負荷回路が動作できる昇圧電力に変換できない様な入力電圧の電力しか発生しない電源であれば、本発明の各実施例の電源に用いれば、負荷回路を動作できることは言うまでもない。
【００７３】
また、上記してきた本発明の各実施例の低電圧な入力電圧から負荷回路を動作させる特徴を生む構成以外の構成は、低電圧な入力電圧から負荷回路を動作させる特徴を生む構成の内、起動電圧が低い昇圧回路でSWR昇圧回路を起動ないし動作させる構成であれば、残りの構成が異なっていても、この構成に付加することで、上記した用な低電圧な入力電圧から負荷回路を動作させる特徴以外の特徴が追加できることは言うまでもない。
【図面の簡単な説明】
【００７４】
【図１】本発明を実施するための最良の形態を示す回路ブロック図である。
【図２】本発明の電子機器の第１の実施例を示す回路ブロック図である。
【図３】本発明の電子機器の第１の実施例におけるCP昇圧回路の回路図である。
【図４】本発明の電子機器の第１の実施例におけるＳＷＲ昇圧回路の回路図である。
【図５】本発明の電子機器の第１の実施例における電圧検出回路の回路図である。
【図６】従来の電子機器を示す回路ブロック図である。
【図７】本発明の電子機器の第２の実施例を示す回路ブロック図である。
【図８】本発明の電子機器の第２の実施例におけるENCP昇圧回路の回路図である。
【図９】本発明の電子機器の第２の実施例における第２の電圧検出回路の回路図である。
【図１０】本発明の電子機器の第３の実施例を示す回路ブロック図である。
【符号の説明】
【００７５】
１０１    電源
１０２    第１の昇圧回路
１０３    第２の昇圧回路
１０４    負荷回路
１０５    キャパシタ
１０６    電圧検出回路
１０７    スイッチ素子
２０１    １セル太陽電池
２０２    ＣＰ昇圧回路
２０３    ＳＷＲ昇圧回路
２０７    PMOSトランジスタ
７０２    ENCP昇圧回路
７０６    第２の電圧検出回路
７３１    第１のショットキーダイオード
７３２    第２のショットキーダイドード
１００１  １セル燃料電池
１００２  NMOSトランジスタ
１００３  インバータ回路
【図１】
2006020491.tif 000003
【図２】
2006020491.tif 000004
【図３】
2006020491.tif 000005
【図４】
2006020491.tif 000006
【図５】
2006020491.tif 000007
【図６】
2006020491.tif 000008
【図７】
2006020491.tif 000009
【図８】
2006020491.tif 000010
【図９】
2006020491.tif 000011
【図１０】
2006020491.tif 000012