(57)【要約】【課題】任意の半田付け部位を加熱し、半田を融解させて、半田付け不良を補修する。【解決手段】半田付け部位を含む電子回路パッケージであって、半田付け部位の周囲に配置され、通電によって発熱する発熱素子３と、発熱素子３への通電をオン／オフするリレー７と、を備え、制御信号１０によってリレー７をオンにして、発熱素子３を発熱させ、半田付け部位を加熱する。【選択図】      図２
2006032548.tif 000002
【特許請求の範囲】
【請求項１】
半田付け部位を含む電子回路パッケージであって、
前記半田付け部位の周囲に配置される発熱体と、
前記発熱体への通電をオン／オフするオン／オフ手段と
を備えることを特徴とする電子回路パッケージ。
【請求項２】
前記半田付け部位と前記発熱体との熱伝導を介在するバンプを備えることを特徴とする請求項１に記載の電子回路パッケージ。
【請求項３】
前記オン／オフ手段が、
前記電子回路パッケージの外部からの制御信号によって、オン／オフすることを特徴とする請求項１に記載の電子回路パッケージ。
【請求項４】
前記オン／オフ手段が、
前記電子回路パッケージの動作電源からの通電をオン／オフすることを特徴とする請求項１に記載の電子回路パッケージ。
【請求項５】
前記オン／オフ手段が、
前記電子回路パッケージの動作電源とは異なる電源から全ての前記発熱体へ通電することを特徴とする請求項１に記載の電子回路パッケージ。
【請求項６】
複数の前記オン／オフ手段と複数の前記発熱体とが、それぞれに１対１に対応し、前記発熱体へ通電することによって、任意の前記半田付け部位を加熱することを特徴とする請求項１に記載の電子回路パッケージ。
【請求項７】
半田付け部位を含む電子回路パッケージであって、
前記半田付け部位の周囲に配置される発熱体と、
前記発熱体への通電をオン／オフするオン／オフ手段と、
前記通電を制御する制御信号を前記オン／オフ手段へ出力するデコーダと
を備えることを特徴とする電子回路パッケージ。
【請求項８】
前記デコーダが、
前記制御信号をバス化した制御信号バスを入力し、前記制御信号を出力することを特徴とする請求項７に記載の電子回路パッケージ。
【請求項９】
半田付け部位を含む電子回路パッケージであって、
前記半田付け部位の周囲に配置される発熱体と、
前記発熱体への通電をオン／オフするオン／オフ手段と、
前記オン／オフ手段へ前記通電を制御する制御信号を出力するデコーダと、
前記半田付け部位に対するバウンダリ・スキャン用のインターフェースを有するＪＴＡＧ（Ｊｏｉｎｔ  Ｔｅｓｔ  Ａｃｔｉｏｎ  Ｇｒｏｕｐ）インターフェースと
を備えることを特徴とする電子回路パッケージ。
【請求項１０】
前記ＪＴＡＧ（Ｊｏｉｎｔ  Ｔｅｓｔ  Ａｃｔｉｏｎ  Ｇｒｏｕｐ）インターフェースが、
前記電子回路パッケージの外部の試験ツールとの間でＪＴＡＧ信号を送受信し、
前記試験ツールが、前記ＪＴＡＧ信号に基づいて前記デコーダへ前記制御信号をバス化した制御信号バスを出力する
ことを特徴とする請求項９に記載の電子回路パッケージ。
【請求項１１】
半田付け部位を含む電子回路パッケージであって、
前記半田付け部位の周囲に配置される発熱体と、
前記発熱体への通電をオン／オフするオン／オフ手段と、
前記オン／オフ手段へ前記通電を制御する制御信号を供給するデコーダと、
前記デコーダとの間でＪＴＡＧ（Ｊｏｉｎｔ  Ｔｅｓｔ  Ａｃｔｉｏｎ  Ｇｒｏｕｐ）信号を入出力するＪＴＡＧインターフェースと
を備えることを特徴とする電子回路パッケージ。
【請求項１２】
前記ＪＴＡＧ（Ｊｏｉｎｔ  Ｔｅｓｔ  Ａｃｔｉｏｎ  Ｇｒｏｕｐ）インターフェースが、
前記電子回路パッケージの外部の試験ツールとの間でＪＴＡＧ信号を送受信し、
前記試験ツールが、前記デコーダとの間で前記ＪＴＡＧ信号を送受信する
ことを特徴とする請求項１１に記載の電子回路パッケージ。
【請求項１３】
半田付け部位と、前記半田付け部位の周囲に配置される複数の発熱体と、複数の前記発熱体への通電をオン／オフする複数のオン／オフ手段とを含む電子回路パッケージの加熱方法であって、
前記電子回路パッケージの外部から前記オン／オフ手段へ制御信号を供給し、
前記制御信号を入力した前記オン／オフ手段が、前記発熱体への通電をオン／オフし、
前記通電がオンになった前記発熱体が発熱して前記半田付け部位を加熱する
ことを特徴とする電子回路パッケージの加熱方法。
【請求項１４】
半田付け部位と、前記半田付け部位の周囲に配置される複数の発熱体と、複数の前記発熱体への通電をオン／オフする複数のオン／オフ手段と、前記オン／オフ手段へ制御信号を出力するデコーダとを含む電子回路パッケージの加熱方法であって、
前記電子回路パッケージの外部から前記デコーダへ制御信号バスを出力し、
前記デコーダが、前記制御信号バスを基に複数の前記オン／オフ手段のそれぞれに前記制御信号を出力し、
前記制御信号を入力した前記オン／オフ手段が、前記発熱体への前記通電をオン／オフし、
前記通電がオンになった前記発熱体が発熱して前記半田付け部位を加熱する
ことを特徴とする電子回路パッケージの加熱方法。
【請求項１５】
半田付け部位と、前記半田付け部位の周囲に配置される発熱体と、複数の前記発熱体への通電をオン／オフする複数のオン／オフ手段と、前記オン／オフ手段へ制御信号を供給するデコーダとを含む電子回路パッケージの加熱方法であって、
前記半田付け部位の良否をバウンダリ・スキャンで判定し、
前記バウンダリ・スキャンの判定結果をＪＴＡＧ（Ｊｏｉｎｔ  Ｔｅｓｔ  Ａｃｔｉｏｎ  Ｇｒｏｕｐ）信号に取込み、
前記ＪＴＡＧ信号から前記オン／オフ手段をオン／オフする制御信号バスを生成し、
前記制御信号バスから前記制御信号を生成し、
前記制御信号で前記オン／オフ手段のオン／オフを行い、
前記オン／オフ手段が前記通電をオンすることによって、前記発熱体が発熱し、前記半田付け部位を加熱する
ことを特徴とする電子回路パッケージの加熱方法。
【請求項１６】
半田付け部位と、前記半田付け部位の周囲に配置される発熱体と、複数の前記発熱体への通電をオン／オフする複数のオン／オフ手段と、前記オン／オフ手段へ制御信号を供給するデコーダとを含む電子回路パッケージの加熱方法であって、
前記半田付け部位の良否をバウンダリ・スキャンで判定し、
前記バウンダリ・スキャンの判定結果をＪＴＡＧ（Ｊｏｉｎｔ  Ｔｅｓｔ  Ａｃｔｉｏｎ  Ｇｒｏｕｐ）信号に取込み、
前記ＪＴＡＧ信号から前記制御信号を生成し、
前記制御信号が前記オン／オフ手段のオン／オフを行い、
前記オン／オフ手段が前記通電をオンすることによって、前記発熱体が発熱し、前記半田付け部位を加熱する
ことを特徴とする電子回路パッケージの加熱方法。
【請求項１７】
前記半田付け部位と前記発熱体との熱伝導を介在するバンプを備えることを特徴とする請求項１３から１６のいずれかに記載の電子回路パッケージの加熱方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路パッケージに関し、特に、半導体集積回路を搭載したＢＧＡ（Ｂａｌｌ  Ｇｌｉｄ  Ａｒｒａｙ：ボールグリッドアレイ）ケースがＢＧＡ方式によりプリント基板に搭載された電子回路パッケージにおける加熱に関する。
【背景技術】
【０００２】
従来、電子部品の製造においては、回路基板に半田を用いて融解接合することが行われている。半田付けの補修に際しては、半田を融解させるため、加熱端子が用いられている。この加熱端子を、予め移動ストロークが定められた駆動手段によって上下動させて、半田を再加熱している（例えば、特許文献１参照）。
【０００３】
通常、ＢＧＡパッケージを採用するデバイスにおいて半田付け不良が発生した場合には、再度リフローを行う必要が生じる。この場合、デバイス全体に熱が伝わってしまうため、デバイス全体を動かないように固定させて半田を融解させるか、または、プリント基板から一度取り外し、再度デバイスを実装することが行われていた。このため、容易には補修作業を行うことができなかった。
【０００４】
【特許文献１】特開平４−２８８８９５号公報（段落０００７、図３）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
これらの状況に鑑み、本発明は、半田付け不良が発生した場合、駆動手段を含む特別な設備を使用せずに、任意の半田付け部位を加熱し、半田を融解させて、半田付け不良を容易に補修することを課題とする。
【課題を解決するための手段】
【０００６】
本発明による電子回路パッケージは、半田付け部位を含む電子回路パッケージであって、前記半田付け部位の周囲に配置される発熱体と、前記発熱体への通電をオン／オフするオン／オフ手段とを備えることを特徴とする。
【０００７】
本発明による電子回路パッケージは、前記半田付け部位と前記発熱体との熱伝導を介在するバンプを備えることを特徴とする。
【０００８】
本発明による電子回路パッケージは、前記オン／オフ手段が、前記電子回路パッケージの外部からの制御信号によって、オン／オフすることを特徴とする。
【０００９】
本発明による電子回路パッケージは、前記オン／オフ手段が、前記電子回路パッケージの動作電源からの通電をオン／オフすることを特徴とする。
【００１０】
本発明による電子回路パッケージは、前記オン／オフ手段が、前記電子回路パッケージの動作電源とは異なる電源から全ての前記発熱体へ通電することを特徴とする。
【００１１】
本発明による電子回路パッケージは、複数の前記オン／オフ手段と複数の前記発熱体とが、それぞれに１対１に対応し、前記発熱体へ通電することによって、任意の前記半田付け部位を加熱することを特徴とする。
【００１２】
本発明による電子回路パッケージは、半田付け部位を含む電子回路パッケージであって、前記半田付け部位の周囲に配置される発熱体と、前記発熱体への通電をオン／オフするオン／オフ手段と、前記通電を制御する制御信号を前記オン／オフ手段へ出力するデコーダとを備えることを特徴とする。
【００１３】
本発明による電子回路パッケージは、前記デコーダが、前記制御信号をバス化した制御信号バスを入力し、前記制御信号を出力することを特徴とする。
【００１４】
本発明による電子回路パッケージは、半田付け部位を含む電子回路パッケージであって、前記半田付け部位の周囲に配置される発熱体と、前記発熱体への通電をオン／オフするオン／オフ手段と、前記オン／オフ手段へ前記通電を制御する制御信号を出力するデコーダと、前記半田付け部位に対するバウンダリ・スキャン用のインターフェースを有するＪＴＡＧ（Ｊｏｉｎｔ  Ｔｅｓｔ  Ａｃｔｉｏｎ  Ｇｒｏｕｐ）インターフェースとを備えることを特徴とする。
【００１５】
本発明による電子回路パッケージは、前記ＪＴＡＧ（Ｊｏｉｎｔ  Ｔｅｓｔ  Ａｃｔｉｏｎ  Ｇｒｏｕｐ）インターフェースが、前記電子回路パッケージの外部の試験ツールとの間でＪＴＡＧ信号を送受信し、前記試験ツールが、前記ＪＴＡＧ信号に基づいて前記デコーダへ前記制御信号をバス化した制御信号バスを出力することを特徴とする。
【００１６】
本発明による電子回路パッケージは、半田付け部位を含む電子回路パッケージであって、前記半田付け部位の周囲に配置される発熱体と、前記発熱体への通電をオン／オフするオン／オフ手段と、前記オン／オフ手段へ前記通電を制御する制御信号を供給するデコーダと、前記デコーダとの間でＪＴＡＧ（Ｊｏｉｎｔ  Ｔｅｓｔ  Ａｃｔｉｏｎ  Ｇｒｏｕｐ）信号を入出力するＪＴＡＧインターフェースとを備えることを特徴とする。
【００１７】
本発明による電子回路パッケージは、前記ＪＴＡＧ（Ｊｏｉｎｔ  Ｔｅｓｔ  Ａｃｔｉｏｎ  Ｇｒｏｕｐ）インターフェースが、前記電子回路パッケージの外部の試験ツールとの間でＪＴＡＧ信号を送受信し、前記試験ツールが、前記デコーダとの間で前記ＪＴＡＧ信号を送受信することを特徴とする。
【００１８】
本発明による電子回路パッケージの加熱方法は、半田付け部位と、前記半田付け部位の周囲に配置される複数の発熱体と、複数の前記発熱体への通電をオン／オフする複数のオン／オフ手段とを含む電子回路パッケージの加熱方法であって、前記電子回路パッケージの外部から前記オン／オフ手段へ制御信号を供給し、前記制御信号を入力した前記オン／オフ手段が、前記発熱体への通電をオン／オフし、前記通電がオンになった前記発熱体が発熱して前記半田付け部位を加熱することを特徴とする。
【００１９】
本発明による電子回路パッケージの加熱方法は、半田付け部位と、前記半田付け部位の周囲に配置される複数の発熱体と、複数の前記発熱体への通電をオン／オフする複数のオン／オフ手段と、前記オン／オフ手段へ制御信号を出力するデコーダとを含む電子回路パッケージの加熱方法であって、前記電子回路パッケージの外部から前記デコーダへ制御信号バスを出力し、前記デコーダが、前記制御信号バスを基に複数の前記オン／オフ手段のそれぞれに前記制御信号を出力し、前記制御信号を入力した前記オン／オフ手段が、前記発熱体への前記通電をオン／オフし、前記通電がオンになった前記発熱体が発熱して前記半田付け部位を加熱することを特徴とする。
【００２０】
本発明による電子回路パッケージの加熱方法は、半田付け部位と、前記半田付け部位の周囲に配置される発熱体と、複数の前記発熱体への通電をオン／オフする複数のオン／オフ手段と、前記オン／オフ手段へ制御信号を供給するデコーダとを含む電子回路パッケージの加熱方法であって、前記半田付け部位の良否をバウンダリ・スキャンで判定し、前記バウンダリ・スキャンの判定結果をＪＴＡＧ（Ｊｏｉｎｔ  Ｔｅｓｔ  Ａｃｔｉｏｎ  Ｇｒｏｕｐ）信号に取込み、前記ＪＴＡＧ信号から前記オン／オフ手段をオン／オフする制御信号バスを生成し、前記制御信号バスから前記制御信号を生成し、前記制御信号で前記オン／オフ手段のオン／オフを行い、前記オン／オフ手段が前記通電をオンすることによって、前記発熱体が発熱し、前記半田付け部位を加熱することを特徴とする。
【００２１】
本発明による電子回路パッケージの加熱方法は、半田付け部位と、前記半田付け部位の周囲に配置される発熱体と、複数の前記発熱体への通電をオン／オフする複数のオン／オフ手段と、前記オン／オフ手段へ制御信号を供給するデコーダとを含む電子回路パッケージの加熱方法であって、前記半田付け部位の良否をバウンダリ・スキャンで判定し、前記バウンダリ・スキャンの判定結果をＪＴＡＧ（Ｊｏｉｎｔ  Ｔｅｓｔ  Ａｃｔｉｏｎ  Ｇｒｏｕｐ）信号に取込み、前記ＪＴＡＧ信号から前記制御信号を生成し、前記制御信号が前記オン／オフ手段のオン／オフを行い、前記オン／オフ手段が前記通電をオンすることによって、前記発熱体が発熱し、前記半田付け部位を加熱することを特徴とする。
【００２２】
本発明による電子回路パッケージの加熱方法は、前記半田付け部位と前記発熱体との熱伝導を介在するバンプを備えることを特徴とする。
【発明の効果】
【００２３】
第１の効果は、ＢＧＡパッケージに配置されている任意のバンプに対して、外部からの制御により局所的または全体的に加熱することを可能としたことである。
【００２４】
第２の効果は、半田付け不良が発生した任意のバンプにのみ熱を加えて半田を融解させることが可能になり、リフロー設備のような特別な設備を使用せず容易に半田付け不良の補修を実現可能としたことである。
【００２５】
第３の効果は、本発明によるＢＧＡパッケージを採用するデバイスの単体故障におけるデバイス交換時に、リフロー設備を使用せずに容易にプリント基板からの取り外しを実現可能としたことである。
【００２６】
第４の効果は、本発明によるＢＧＡパッケージを採用するデバイスへの電源とは独立した（異なる）外部入力電源端子を備えているため、外部入力電源端子に外部電源を接続しさえすれば、リフロー設備を使用せずに容易にプリント基板からの取り外しを実現可能としたことである。
【発明を実施するための最良の形態】
【００２７】
本発明は、ＢＧＡパッケージと発熱素子とを一体化させ、外部からの制御信号によって、半田付け不良が発生したバンプだけを加熱するように発熱素子を制御（発熱素子へ通電する）し、バンプに接触している半田（半田付け部位の半田）を融解させる。その結果、リフロー設備のような特別な設備を用いずに、半田付け不良の補修を容易に行うことができるＢＧＡパッケージである。
【００２８】
第１の実施形態の構成：次に、本発明を実施するための最良の形態について図面を参照して詳細に説明する。
【００２９】
図１（ａ）は、本発明による第１の実施形態のＢＧＡパッケージのＢＧＡケース１およびプリント基板１１の側面図である。図１（ｂ）は、本発明による第１の実施形態のＢＧＡパッケージのＢＧＡケース１のみの背面図である。図２は、本発明による第１の実施形態のＢＧＡパッケージ内の電気回路を示すブロック図である。
【００３０】
図１、２を用いて本発明によるＢＧＡパッケージの構成について説明する。本発明によるＢＧＡパッケージ（電子回路パッケージ）は、ＢＧＡケース１と、バンプ２と、発熱素子（発熱体）３と、外部入力電源端子４と、半導体集積回路部５と、ヒーター部６とを含んで構成される。
【００３１】
ＢＧＡケース１は、バンプ２、外部入力電源端子４、半導体集積回路部５、ヒーター部６（発熱素子３とリレー７とを含む）を搭載している。
【００３２】
バンプ２は、半田付けを介在するもので、ＢＧＡケース１は、バンプ２を介してプリント基板１１に半田付けされる。バンプ２は、半田の融解点まで温度上昇する。従って、バンプ２は、発熱素子３とは熱伝導するように配置され、半田付け部位に接触している。なお、任意のバンプ２をバンプ２ｍ（図３）で表し、任意のバンプ２ｍは、バンプ２に包含される。
【００３３】
発熱素子３は、複数個でなり、それぞれのバンプ２の周囲に配置されている。発熱素子３は、動作電源電圧を印加（通電）されることにより、発熱し、半田の融解点以上まで温度上昇する。発熱素子３としては、電気抵抗率の大きい合金、炭素などを含み、電気抵抗を原因として発熱する抵抗発熱体が使用される。電気抵抗率の大きい抵抗発熱体として、ニッケル−銅合金、ニッケル−クロム合金などが使用される。また、電気抵抗率の大きいセラミックスとして、チタン酸バリウムなどが使用される。これらの発熱素子３は、板状や線状などに加工されて、バンプ２に接触して配置される。なお、発熱素子３の発熱がバンプ２の温度を半田融解点まで熱伝導するのであれば、発熱素子３とバンプ２とは、必ずしも接触している必要はない。
【００３４】
発熱素子３で発生する熱は、それぞれ１対１で対応するバンプ２に熱伝導し、半導体集積回路部５には影響を与えない。なお、任意のバンプ２ｍを加熱する発熱素子３を発熱素子３ｍ（図３）で表し、発熱素子３ｍは発熱素子３に包含される。
【００３５】
外部入力電源端子４は、外部電源９から受電する電源端子で、ヒーター部６のみを単独動作可能とする。
【００３６】
半導体集積回路部５は、本発明によるＢＧＡパッケージを採用するデバイスの電気的特性を決定付けるもので、電源８から動作電力の供給を受ける。
【００３７】
ヒーター部６は、発熱素子３とリレー７とを含んで構成される。ヒーター部６は、電気的特性とは独立し、半田融解点までバンプ２の温度を上昇させる。
【００３８】
リレー７は、外部からの設定で任意にＨレベルおよびＬレベルに制御される制御信号１０の入力端子を備える。リレー７は、Ｈレベルでオン、Ｌレベルでオフとしても良いし、逆に、Ｈレベルでオフ、Ｌレベルでオンとしてもよい。制御信号１０の状態によりスイッチのオン／オフ制御が行われるため、電源８の電圧を発熱素子３へ任意のタイミングで自在に伝達する。リレー７は、端子７ａおよび端子７ｂを備え、発熱素子３への通電をオン（端子７ｂに接続）またはオフ（端子７ａに接続）する。なお、任意の発熱素子３ｍへ通電するリレー７をリレー７ｍで表し、リレー７ｍは、リレー７に包含される。このリレー７は、切替器やオン／オフを行うスイッチなども含むオン／オフ手段である。
【００３９】
電源８は、半導体集積回路部５の動作電源であり、発熱素子３の動作電源にもなっている。
【００４０】
外部電源９は、電源８からは独立した（異なる）電源であり、外部入力電源端子４に接続される。外部電源９は、電源８のショート等の不具合に対するバックアップの機能も有し、外部入力電源端子４に外部電源９を接続しさえすれば、発熱端子３へ電圧を印加することができ、容易に、プリント基板１１からＢＧＡケース１を取り外しできる。
【００４１】
制御信号１０は、リレー７の端子７ａと端子７ｂとをスイッチ（オン／オフ）する制御信号であり、ＢＧＡケース１に備えた端子（図示しない）から入力する。なお、任意の発熱素子３ｍを制御する制御信号１０を制御信号１０ｍで表し、制御信号１０ｍは、制御信号１０に包含される。
【００４２】
この時、発熱素子３と制御信号１０とリレー７とは、バンプ２のピン数に応じて、各ピンに対して１対１で対応するように複数配置される。ここで、ピン数とは、ＢＧＡパッケージが有するピンの総数である。ピンの総数は、ＢＧＡパッケージの大きさや種類によって異なり、例えば、３００ピンのＢＧＡパッケージは、３００組の「バンプ２と発熱素子３とリレー７と制御信号１０の制御線」とで成るセットを有する。
【００４３】
プリント基板１１は、バンプ２によって電気的に接続される導体を含んでおり、ＢＧＡケース１の下面に設けられた導体へ接続される。
【００４４】
第１の実施形態の動作：次に、図２、３を用いて本発明による第１の実施形態の動作を説明する。
【００４５】
図３は、本発明による第１の実施形態のＢＧＡパッケージのＢＧＡケース１のみの背面図で任意の発熱素子３ｍの発熱説明図である。本発明によるＢＧＡパッケージを採用するデバイスの任意のバンプ２ｍの半田付け部位において、半田付け不良が発生した場合を想定している。通常状態においては、リレー７は制御信号１０により、全てオフ状態（端子７ａに接続）に制御される。半田付け不良が発生した任意のバンプ２ｍに対しては、制御信号１０ｍからリレー７ｍをオン状態（端子７ｂに接続）に制御し、該当する発熱素子３ｍだけを発熱させる。バンプ２ｍの半田が、次第に、融解し、プリント基板１１との半田付け不良が解消される。この時、バンプ２ｍ以外のバンプ２は加熱されないため、デバイスの位置がプリント基板１１からずれたり、取り外されることが回避される。
【００４６】
図４は、本発明による第１の実施形態のＢＧＡパッケージのＢＧＡケース１のみの背面図で全ての発熱素子３の発熱説明図である。本発明によるＢＧＡパッケージを採用するデバイスにおいて、半導体集積回路部５の故障等により、デバイスの載せ替えを必要とする場合を想定している。この場合、全てのリレー７を制御信号１０からオン状態（端子７ｂに接続）に制御し、全ての発熱素子３を発熱させ、デバイスをプリント基板１１から容易に取り外すことが可能となる。
【００４７】
また、電源８のショート等によりデバイスに電源投入できない場合でも、外部入力電源端子４から外部電源９を投入する（図２において、外部入力電源端子４を、破線のように接続する）ことにより、全ての発熱素子３を発熱させ、デバイスを容易に取り外すことを可能としている。
【００４８】
図１、図３、図４においては、発熱素子３の形状が正方形であるが、長方形、菱形、台形、円形、楕円形などを含む任意の形状でもよい。
【００４９】
第２の実施形態：図５は、本発明による第２の実施形態のＢＧＡパッケージ内の電気回路を示すブロック図である。図２と比較すると、さらにデコーダ１２を備え、デコーダ１２へ制御信号バス１３を入力させる構成になっている。
【００５０】
図２では、ＩＯ端子としての制御信号１０によりリレー７の制御を１本ずつで各々行っていた。高集積化、多数ピン化が著しい現在のＢＧＡパッケージを採用するデバイスにおいては、制御信号１０の本数が数百本以上に達してしまう場合がある。この時、所望の発熱素子３を発熱させるために、該当する制御信号１０を数百本の中から選択することになる。しかし、この選択は、困難を伴うと共に、制御信号１０用に数百本以上のピンを、ＢＧＡパッケージに追加する必要が生じる。
【００５１】
そこで本発明による第２の実施形態では、外部からの制御信号１０をバス信号化（制御信号バス１３）し、本発明によるＢＧＡパッケージを採用するデバイスの内部にデコーダ１２を備えるものとする。予めデコーダ１２に制御信号バス１３の信号パターンに対するリレー７のオン／オフ状態を割り当てておくことで、発熱素子３の制御を簡素化すると共に、ＢＧＡパッケージのピン数増加を防ぐことが可能となる。
【００５２】
第３の実施形態：図６は、本発明による第３の実施形態のＢＧＡパッケージ内の電気回路を示すブロック図である。図５と比較すると、ＪＴＡＧ（Ｊｏｉｎｔ  Ｔｅｓｔ  Ａｃｔｉｏｎ  Ｇｒｏｕｐ）インターフェース１４および試験ツール１５が追加されている。バウンダリ・スキャン（ＩＥＥＥ１１４９．１）機能を使用し、容易に半田付け不良の有無と箇所の判定が可能となる。
【００５３】
ＪＴＡＧインターフェース１４は、ＴＤＩ(Ｔｅｓｔ  Ｄａｔａ  Ｉｎ：テストデータ入力)、ＴＣＫ（Ｔｅｓｔ  Ｃｌｏｃｋ：テストクロック信号）、ＴＭＳ（Ｔｅｓｔ  Ｍｏｄｅ  Ｓｅｌｅｃｔ：テストモード信号）、ＴＤＯ（Ｔｅｓｔ  Ｄａｔａ  Ｏｕｔ：テストデータ出力）の計４本の入出力（ＪＴＡＧ信号）を備えている。ＪＴＡＧインターフェース１４は、バウンダリ・スキャン機能を利用するためのインターフェースを有し、半導体集積回路部５の動作試験を実施する。なお、用語ＪＴＡＧは、ＩＥＥＥ１１４９．１によって規格を定める際の作業メンバーの名称“Ｊｏｉｎｔ  Ｔｅｓｔ  Ａｃｔｉｏｎ  Ｇｒｏｕｐ”に由来するものであるが、ＩＥＥＥ規格「バウンダリ・スキャンテスト」を表わすものとして広く知られている。
【００５４】
試験ツール１５は、ＪＴＡＧ信号（ＴＤＩ、ＴＣＫ、ＴＭＳ、ＴＤＯ）を入出力して試験結果（判定結果）ＴＤＯを読み込み、特定された箇所に該当するリレー７を制御するため、制御信号バス１３へ自動的に制御信号を送信する。この制御信号によって、デコーダ１２が制御信号１０を発生する。従って、半田不良ピンと１対１で対応している発熱素子３は、自動的に発熱し、半田付け不良を補修する。
【００５５】
第４の実施形態：図７は、本発明による第４の実施形態のＢＧＡパッケージ内の電気回路を示すブロック図である。図６と比較すると制御信号バス１３が削除され、ＪＴＡＧインターフェース１４とデコーダ１２との間がシリアルのＪＴＡＧ信号４本で接続されている。
【００５６】
すなわち、ＪＴＡＧインターフェース１４を用いてＩＳＰ（Ｉｎ―Ｓｙｓｔｅｍ―Ｐｒｏｇｒａｍｍｉｎｇ）を実現することにより、試験ツール１５からデコーダ１２を設定することを可能としている。制御信号バス１３に要したピン数分だけＢＧＡパッケージのピン数を削減できると共に、半田付け不良の有無判定及び補修をＪＴＡＧインターフェース１４のみを使用することで実現している。これにより、試験の自動化及び効率化を実現可能とする。
【００５７】
なお、第１〜第４の実施形態において説明した各処理は、デコーダ１２、ＪＴＡＧインターフェース１４、試験ツール１５が有するコンピュータに格納されたプログラムにより実行してもよい。このプログラムは、光記録媒体、磁気記録媒体、光磁気記録媒体または半導体などの記録媒体に格納され、これらの記録媒体からロードされるようにしてもよい。また、このプログラムは、図示していない所定のネットワークを介して図示していない外部装置からロードされるようにしてもよい。
【００５８】
さらに、以上説明した実施形態は、本発明の好適な実施形態の一例であり、本発明の実施形態は、これに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々変形して実施することが可能である。例えば、本発明における発熱素子３は、バンプ２の近傍のみに配置されるばかりでなく、半田の融解を制御したい半田付け部位に配置することが可能である。
【図面の簡単な説明】
【００５９】
【図１】（ａ）は、本発明による第１の実施形態のＢＧＡパッケージのＢＧＡケース１およびプリント基板１１の側面図である。（ｂ）は、本発明による第１の実施形態のＢＧＡパッケージのＢＧＡケース１のみの背面図である。
【図２】本発明による第１の実施形態のＢＧＡパッケージ内の電気回路を示すブロック図である。
【図３】本発明による第１の実施形態のＢＧＡパッケージのＢＧＡケース１のみの背面図で任意の発熱素子の発熱説明図である。
【図４】本発明による第１の実施形態のＢＧＡパッケージのＢＧＡケース１のみの背面図で全ての発熱素子の発熱説明図である。
【図５】本発明による第２の実施形態のＢＧＡパッケージ内の電気回路を示すブロック図である。
【図６】本発明による第３の実施形態のＢＧＡパッケージ内の電気回路を示すブロック図である。
【図７】本発明による第４の実施形態のＢＧＡパッケージ内の電気回路を示すブロック図である。
【符号の説明】
【００６０】
１    ＢＧＡケース
２    バンプ
３    発熱素子
４    外部入力電源端子
５    半導体集積回路部
６    ヒーター部
７    リレー
８    電源
９    外部電源
１０    制御信号
１１    プリント基板
１２    デコーダ
１３    制御信号バス
１４    ＪＴＡＧインターフェース
１５    試験ツール
【図１】
2006032548.tif 000003
【図２】
2006032548.tif 000004
【図３】
2006032548.tif 000005
【図４】
2006032548.tif 000006
【図５】
2006032548.tif 000007
【図６】
2006032548.tif 000008
【図７】
2006032548.tif 000009