(57)【要約】【課題】  プリンタ装置の低消費電力化を実現することを目的とする。【解決手段】  ＤＲＡＭに対してリフレッシュアクセスをバンク毎に設定するリフレッシュアクセス制御手段と、リフレッシュアクセスのモードを選択するリフレッシュモード選択手段とを備える。【選択図】  図１
2006007584.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性メモリに格納された制御プログラムを揮発性の記憶手段に格納して実行することで動作するプリンタ装置であって、
ＳＴＯＰモードを含む複数の動作モードで動作するＣＰＵと、
起動プログラムとローダープログラムを格納するブートＲＯＭと、
前記揮発性メモリに対してリフレッシュアクセスをバンク毎に行う制御手段と、
リフレッシュアクセスのモードを選択する選択手段と、
前記ＣＰＵの動作モードを設定するＣＰＵモード選択手段と、
パワーセーブ状態に遷移するまでの時間をカウントするタイマー手段と
を備えることを特徴とするプリンタ装置。
【請求項２】
前記パワーセーブ状態においては、前記ＣＰＵをＳＴＯＰモードに移行するとともに、前記リフレッシュアクセス制御手段で設定された領域に対してのみリフレッシュアクセスを実行することを特徴とする江請求項１記載のプリンタ装置。
【請求項３】
リフレッシュアクセスのモード切り換えは、前記リフレッシュモード選択手段によって行うことを特徴とする請求項２記載のプリンタ装置。
【請求項４】
リフレッシュアクセスのモード切り換えは、前記ＣＰＵモード選択手段の切り換えと同時に行うことを特徴とする請求項２記載のプリンタ装置。
【請求項５】
前記タイマー手段の設定値は可変であることを特徴とする請求項３および４記載のプリンタ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリンタ等の電子機器に関するもので、低消費電力化を実現するに好適なメモリ制御に関するものである。
【背景技術】
【０００２】
従来、一般的なプリンタ装置などの電子機器においては、オペレーティングシステムやＣＰＵが実行する主制御プログラムを含むすべてのプログラムコードをＲＯＭに格納し、ＣＰＵが制御を実行するためのスタック領域等のワークエリアやプリンタ装置がホストコンピュータから受信したデータを格納する受信バッファ、印字記録データを格納するプリントバッファ等、印字記録動作に必要なバッファ領域に割り当てるメモリとしてＤＲＡＭを使用していた。しかし、ＲＯＭに比べてＤＲＡＭ方がアクセスタイムが速いことや近年のＤＲＡＭの低価格化等から主制御プログラムをＤＲＡＭ上にロードして実行するシステムも普及している。
【０００３】
ところで、環境面に目を向けると、省資源化、省エネルギー化の意識が高まってきており、プリンタ装置においても印字動作時のみならず待機時の低消費電力化が求められており、とりわけ非印字動作状態である待機時における低消費電力化が課題となっている。
【０００４】
一般にプリンタ装置の電源系統は、ＣＰＵおよびその周辺マクロ、ＲＯＭ、ＲＡＭ等のメモリに供給されるロジック電源とモータ駆動および印字ヘッドの駆動に用いられる駆動系電源に分かれる。印字動作中は全ブロックに電源が供給されているが、非印字動作時である待機状態においては、消費電力を低減するためにＣＰＵと種々のデータを保持しているＲＡＭ等のロジック系にのみ電源が供給されているが多い。
【０００５】
ホスト装置との通信状態の遷移に基づいてメモリ資源に対する所定のメモリアクセスを休止または再開させることで印字待機状態においてメモリ資源に対する電力消費を伴う不要なリフレッシュメモリアクセスを確実に休止する方法が提案されている（特許文献１）。上記提案は、ホスト装置との通信状態がオンラインからオフラインに遷移する時にＤＲＡＭに対するリフレッシュアクセスを休止し、オフラインからオンラインへ遷移する時にリフレッシュアクセスを再開するものである。
【特許文献１】特開平１０−８３２６１号公報。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記従来例においては、ホスト装置から受信したデータを格納する受信バッファ等、印字動作中に必要なデータのみをＤＲＡＭに保持する構成であるため、待機状態でのＤＲＡＭのリフレッシュアクセスを休止することは可能である。しかしながら、本発明におけるプリンタ装置は、主制御プログラムをＤＲＡＭ上に展開して実行する形態であるため、待機状態であってもＤＲＡＭに対するリフレッシュアクセスを休止することはできない。
【０００７】
待機状態においては、消費電力を低減するためにＣＰＵはＳＴＯＰモードへ移行することが可能である。ＳＴＯＰモードにおいては、ＣＰＵの動作クロックを停止し、プログラムの実行を停止するので、プリント動作のために必要な受信バッファ、プリントバッファといった領域はリフレッシュアクセスする必要はない。主制御プログラムがＲＯＭ上に格納されている場合は、ＤＲＡＭ上には保持しておかなければならないデータはないので、ＤＲＡＭの全領域に対してリフレッシュアクセスを休止することが可能である。しかし、ＤＲＡＭ上に主制御プログラムを展開して実行するような場合、主制御プログラムを格納する領域はリフレッシュアクセスしなければならない。
【０００８】
本発明は上記問題点に鑑みてなされたものであり、ＤＲＡＭ上に主制御プログラムを展開して動作するプリンタ装置において、印字待機状態になった時にはＤＲＡＭ上の主制御プログラムが格納された領域のみをリフレッシュすることによって低消費電力化を実現することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明は以下の構成からなる。
【００１０】
本発明のプリンタ装置は、ＳＴＯＰモード機能を有するＣＰＵと、起動プログラムおよびローダープログラムを格納するブートＲＯＭと、主走査プログラムを格納する不揮発性メモリと、主制御プログラムを展開可能な容量を持つＤＲＡＭと、該ＤＲＡＭに対してリフレッシュアクセスをバンク毎に設定するリフレッシュアクセス制御手段と、リフレッシュアクセスのモードを選択するリフレッシュモード選択手段と、ＣＰＵの動作モードを設定するＣＰＵモード選択手段と、プリンタ装置の状態をパワーセーブ状態に遷移するまでの時間をカウントするタイマー手段とを設けたものである。
【００１１】
本発明のプリンタ装置は、パワーセーブ状態においては、ＣＰＵをＳＴＯＰモードに移行するとともに、ＤＲＡＭ上の主制御プログラムが展開された領域のみに対してリフレッシュアクセスを実行することを特徴とする。
【発明の効果】
【００１２】
以上説明したように本発明によれば、主制御プログラムをＤＲＡＭ上に展開して実行するプリンタ装置等の電子機器において、パワーセーブ状態でＣＰＵをＳＴＯＰモードに移行するとともに、ＤＲＡＭ上の主制御プログラムが展開された領域に対してのみリフレッシュアクセスを実行することによって、電子機器の低消費電力化を実現することができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照して本発明を詳細に述べる。
【００１４】
図１は、本発明の概略を示すブロック図である。１０１はＣＰＵであり、ＨＡＬＴモード、ＳＴＯＰモード等のパワーセーブ機能を有している。１０２はＤＲＡＭであり、主制御プログラム（メインプログラム）を格納する領域とプリント動作に必要な各バッファ領域等に分けられる。例えば、本実施例におけるＤＲＡＭ１０２は４バンク構成で６４Ｍｂｉｔとし、バンク０を主制御プログラム領域として割り当て、バンク１〜バンク３をプリント動作に必要な各バッファ領域として割り当てるものとする。１０３はブートＲＯＭであり、オペレーティングシステムと、システムを起動するブートプログラムと、ＤＲＡＭ１０２に主制御プログラムをロードするローダープログラムを格納する。
【００１５】
１０４はＡＳＩＣであり、主にプリント動作を制御する各制御回路から構成されている。１０４１は後述のシリアルＦｌａｓｈＲＯＭ１０５との通信を行うシリアルＩ／Ｆ制御回路、１０４２はホストＩ／Ｆ１０６を介してホスト装置との通信を行うホストＩ／Ｆ制御回路、１０４３は実際のプリントデータを生成するプリントデータ生成回路、１０４４はＤＲＡＭ１０２へのアクセスを制御するＤＲＡＭ制御回路であり、本発明の特徴であるリフレッシュコントローラを含む。
【００１６】
１０４５はＣＰＵ１０１に対する割り込みを制御する割り込み制御回路、１０４６はキャリッジモータ１０７および搬送モータ１０８といったプリンタ装置の駆動手段を制御する駆動制御回路、１０４７は記録ヘッドを駆動するヘッド制御回路である。１０４８は、パワーセーブ状態に遷移するまでの時間をカウントするタイマー回路である。１０５はシリアルＦｌａｓｈＲＯＭであり、システム起動後にＤＲＡＭ１０２にロードする主制御プログラムを格納する。本実施例においてはシリアルＦｌａｓｈＲＯＭを使用しているが、パラレル接続でもよいし、ＦｌａｓｈＲＯＭでなくても構わない。また、ＤＲＡＭが接続されるバスは、システムバスに対してメモリコントローラを介したメモリバスのように専用のバスであってもよい。
【００１７】
ここで、本発明に適用したプリンタ装置の起動時の動作について述べる。
【００１８】
まず、ブートＲＯＭ１０３に格納されたブートプログラムによってシステムを起動する。つづいて、ローダープログラムによって、シリアルＦｌａｓｈＲＯＭ１０５に格納されている主制御プログラムをＤＲＡＭ１０２の主制御プログラム用に割り当てられた領域（バンク０）にロードする。この時、シリアルＦｌａｓｈＲＯＭ１０５に格納されている主制御プログラムは、ＡＳＩＣ１０４内のシリアルＩ／Ｆ制御回路１０４１によって読み出され、ＤＲＡＭ制御回路１０４４からＤＲＡＭ１０２に書き込まれる（格納される）。
【００１９】
そして、主制御プログラムが正常にＤＲＡＭ１０２にロードされた後、ＤＲＡＭ１０２のリフレッシュアクセスを開始し、実行プログラムをＤＲＡＭの主制御プログラムに移行する。ここまでがプリンタ装置の起動動作となり、通常、プリンタ装置が立ち上がった直後は、プリンタ装置の全ての内部回路に電源が供給され、クロックも供給されている状態であり、ＤＲＡＭ１０２の全領域に対してリフレッシュアクセスを行っている。
【００２０】
図２は、本発明のプリンタ装置における動作モードを表す遷移図である。Ｓ２０１はパワーオフ状態であり、プリンタ装置の内部回路に電源が供給されていない状態である。Ｓ２０２はスタンバイ状態であり、プリンタ装置が起動した状態で全ての内部回路に電源が供給され、クロックも供給されている状態である。ＣＰＵ１０１は通常動作状態である。Ｓ２０３はプリント状態であり、ホスト装置からホストＩ／Ｆ１０６を介してデータを受信してプリント動作を開始し、プリント動作を終了するまでの状態である。Ｓ２０４はパワーセーブ状態であり、低消費電力化のためにＣＰＵ１０１はＳＴＯＰモードに移行する。この時、本発明の特徴であるリフレッシュ制御を実行する。
【００２１】
パワーオフ状態Ｓ２０１からスタンバイ状態Ｓ２０２へ遷移する時はプリンタ装置の起動時であり、前述の通りである。スタンバイ状態Ｓ２０２において、ホスト装置からホストＩ／Ｆ１０６を介してデータを受信するとプリント状態Ｓ２０３へ移行する。プリント状態Ｓ２０３においては、ホスト装置から受信したデータを受信バッファに格納し、受信データをもとに印字モードに応じたプリントデータを生成してプリントバッファに格納する。所定の量のプリントデータが生成され、プリントバッファに格納された時点でプリントバッファのプリントデータを順次記録ヘッド１０９に転送し、紙などの被記録媒体にプリントする。ここで、受信バッファやプリントバッファといったプリント動作に必要なデータ制御のために必要なバッファ領域は、主制御プログラムが格納されている領域（バンク０）以外の領域（バンク１〜３）に割り当てられる。したがって、プリント状態Ｓ２０３においては、プリント動作に必要なデータを保持するためにＤＲＡＭ１０２の全領域に対してリフレッシュアクセスを行っている。プリント動作が終了した時点で、プリント状態Ｓ２０３からスタンバイ状態Ｓ２０２に戻る。
【００２２】
スタンバイ状態Ｓ２０２からパワーセーブ状態Ｓ２０４への遷移について、図３のフローチャートに沿って述べる。スタンバイ状態Ｓ２０２に移行した時点からタイマー１０４８をスタートさせる。タイマーカウント中にホストＩ／Ｆを介してホスト装置からデータを受信した場合（Ｓ３０１においてＹ）、あるいはパワーキーを押下された場合（Ｓ３０２においてＹ）などパワーオフ条件が発生した場合には、それぞれタイマー１０４８をリセットしてプリント状態Ｓ２０３、パワーオフ状態Ｓ２０１に移行する。前記の条件が発生せずにタイマー１０４８が所定の時間カウントしたところで（Ｓ３０３においてＹ）、パワーセーブ状態Ｓ２０４への移行条件が成立する。タイマー１０４８のカウント時間は任意に設定可能であるとする。
【００２３】
次に図４に示すリフレッシュコントロールレジスタ４０１において、リフレッシュアクセスを実行するバンクを設定する（Ｓ３０４）。ここでは主制御プログラムはＤＲＡＭ１０２のバンク０領域に格納されているので、パワーセーブ状態Ｓ２０４においてはバンク０のみリフレッシュアクセスすればよい。リフレッシュコントロールレジスタ４０１の設定ビットは、０の時はリフレッシュディセーブル、１の時はリフレッシュイネーブルであるため、バンク０を示すビットのみ１にセットする。
【００２４】
つづいて、リフレッシュモードレジスタ４０２において、リフレッシュのモード設定を行う（Ｓ３０５）。リフレッシュモードレジスタ４０２のリフレッシュモード（ビット０）によってリフレッシュモードの切り替えを行う。リフレッシュモードが、０に設定された場合にはＤＲＡＭ１０２の全領域に対してリフレッシュアクセスを行い、１に設定された場合には、リフレッシュコントロールレジスタ４０１で指定されたバンクのみに対してリフレッシュアクセスする。したがって、ここではリフレッシュモードを１に設定する。最後にＣＰＵをＳＴＯＰモードに移行する（Ｓ３０６）。
【００２５】
以上のように、パワーセーブ状態Ｓ２０４においてはＣＰＵをＳＴＯＰモードに移行し、ＤＲＡＭ１０２へのリフレッシュアクセスも主制御プログラムが格納されている領域（バンク）のみに対して実行することによって低消費電力化を実現している。また、ＣＰＵ１０１をＳＴＯＰモードに移行した時に動作周波数を落とすことによってさらなる低消費電力化を実現することも可能である。
【００２６】
図５は、パワーセーブ状態からスタンバイ状態に遷移する時の処理を表すフローチャートである。ホストＩ／Ｆ１０６を介してホスト装置からデータを受信した場合やパワーキーを押下された場合にＡＳＩＣ１０４内の割り込み制御回路１０４５はＣＰＵ１０１に対して割り込みを発生する。ＣＰＵ１０１は割り込みを受け付ける（Ｓ５０１においてＹ）と、ＳＴＯＰモードを解除して（Ｓ５０２）、通常動作状態に戻る。
【００２７】
次にリフレッシュモードレジスタ４０２のリフレッシュモードを０に設定してＤＲＡＭ１０２の全領域に対してリフレッシュアクセスを開始した（Ｓ５０３）後、スタンバイ状態Ｓ２０２に移行する。その後、ホスト装置からデータを受信した場合であればプリント状態Ｓ２０３へ、パワーキーを押下された場合であればパワーオフ状態Ｓ２０１へ移行する。
【００２８】
（他の実施例）
上記実施例において、スタンバイ状態Ｓ２０２からパワーセーブ状態Ｓ２０４へ移行する際、リフレッシュアクセスするＤＲＡＭ１０２の領域を全領域から設定されたバンク領域に切り換える手段として、リフレッシュモードレジスタ４０２を設定することによって行っていた。本実施例においては、リフレッシュモードの切り換えをＣＰＵ１０１がＳＴＯＰモードに移行すると同時に実行することを特徴とする。
【００２９】
図６は、本実施例におけるスタンバイ状態からパワーセーブ状態に遷移する時の処理を表すフローチャートである。スタンバイ状態Ｓ２０２に移行した時点からタイマー１０４８をスタートさせる。タイマーカウント中にホスト装置からホストＩ／Ｆ１０６を介してデータを受信した場合、あるいはパワーキーを押下された場合などパワーオフ条件が発生した場合には、それぞれタイマー１０４８をリセットしてプリント状態Ｓ２０３、パワーオフ状態Ｓ２０１に移行する。前記の条件が発生せずにタイマー１０４８が所定の時間カウントしたところで、パワーセーブ状態Ｓ２０４への移行条件が成立する。
【００３０】
次にリフレッシュコントロールレジスタ４０１において、リフレッシュアクセスを実行するバンクを設定する（Ｓ６０４）。ここでは主制御プログラムはＤＲＡＭ１０２のバンク０領域に格納されているので、パワーセーブ状態Ｓ２０４においてはバンク０のみリフレッシュアクセスすればよい。したがって、バンク０を示すビットのみ１にセットする。
【００３１】
リフレッシュアクセスするバンクの設定を行った後、ＣＰＵ１０１をＳＴＯＰモードに移行する（Ｓ６０５）。図７はＣＰＵモードレジスタ７０１であり、ＳＴＯＰモード（ビット０）にてＣＰＵ１０１の動作状態を設定する。ＳＴＯＰモードが０の場合はＳＴＯＰモード解除状態であり、ＳＴＯＰモードを１に設定することでＣＰＵ１０１はＳＴＯＰモードに移行する。この時、ＤＲＡＭ１０２に対するリフレッシュモードも同時に切り変わり、リフレッシュコントロールレジスタ４０１で設定したバンクのみをリフレッシュアクセスするバンクリフレッシュモードとなる。
【００３２】
以上のように、パワーセーブ状態Ｓ２０４においてはＣＰＵ１０１をＳＴＯＰモードに移行すると同時に、ＤＲＡＭ１０２へのリフレッシュアクセスも主制御プログラムが格納されている領域（バンク）に対してのみ実行することによって低消費電力化を実現している。
【００３３】
以上、プリンタ装置を例にして説明したが、プリンタ装置に限定するものではなく、スキャナーや携帯機器においても適用しても構わない。
【図面の簡単な説明】
【００３４】
【図１】本発明のプリンタ装置の概略を表すブロック図である。
【図２】本発明のプリンタ装置の状態遷移図である。
【図３】本発明の実施例においてスタンバイ状態からパワーセーブ状態に遷移する時の処理を表すフローチャートである。
【図４】本発明の実施例における制御レジスタの構成を表す図である。
【図５】本発明の実施例においてパワーセーブ状態からスタンバイ状態に遷移する時の処理を表すフローチャートである。
【図６】本発明の他の実施例においてスタンバイ状態からパワーセーブ状態に遷移する時の処理を表すフローチャートである。
【図７】本発明の他の実施例におけるＣＰＵモードレジスタの構成を表す図である。
【符号の説明】
【００３５】
１０１  ＣＰＵ
１０２  ＤＲＡＭ
１０３  ブートＲＯＭ
１０４  ＡＳＩＣ
１０５  シリアルＲＯＭ
１０６  ホストＩ／Ｆ
１０７  キャリッジモータ
１０８  搬送モータ
１０９  記録ヘッド
【図１】
2006007584.tif 000003
【図２】
2006007584.tif 000004
【図３】
2006007584.tif 000005
【図４】
2006007584.tif 000006
【図５】
2006007584.tif 000007
【図６】
2006007584.tif 000008
【図７】
2006007584.tif 000009