(57)【要約】【課題】ボイドの発生が抑制された直接接合ウェーハの製造方法及びボイド数が少ない直接接合ウェーハを提供することを目的とする。【解決手段】直接接合ウェーハの製造方法であって、ボンドウェーハとベースウェーハのうち、少なくとも一方のウェーハの表面に熱酸化膜またはＣＶＤ酸化膜を形成し、該酸化膜を介して他方のウェーハと接合させた後、ボンドウェーハを薄膜化し、貼り合わせウェーハを作製して、その後、該貼り合わせウェーハに対して、不活性ガス、水素、またはこれらの混合ガスのいずれかを含む雰囲気下においてアニール工程を行うことにより、前記ボンドウェーハとベースウェーハの間にある酸化膜を除去してボンドウェーハとベースウェーハを直接接合する直接接合ウェーハの製造方法。【選択図】なし【特許請求の範囲】
【請求項１】
直接接合ウェーハの製造方法であって、ボンドウェーハとベースウェーハのうち、少なくとも一方のウェーハの表面に熱酸化膜またはＣＶＤ酸化膜を形成し、該酸化膜を介して他方のウェーハと接合させた後、ボンドウェーハを薄膜化し、貼り合わせウェーハを作製して、その後、該貼り合わせウェーハに対して、不活性ガス、水素、またはこれらの混合ガスのいずれかを含む雰囲気下においてアニール工程を行うことにより、前記ボンドウェーハとベースウェーハの間にある酸化膜を除去してボンドウェーハとベースウェーハを直接接合することを特徴とする直接接合ウェーハの製造方法。
【請求項２】
前記ベースウェーハとしてシリコンウェーハを用い、前記ボンドウェーハとしては、シリコンウェーハとは異種のウェーハを用いるか、またはベースウェーハと方位が違うシリコンウェーハを用いることを特徴とする請求項１に記載の直接接合ウェーハの製造方法。
【請求項３】
前記ボンドウェーハの薄膜化を、少なくともイオン注入剥離法を含む工程により行うことを特徴とする請求項１または請求項２に記載の直接接合ウェーハの製造方法。
【請求項４】
前記薄膜化において、ボンドウェーハの厚さが１５０ｎｍ以上残存するように薄膜化することを特徴とする請求項１から請求項３のいずれか一項に記載の直接接合ウェーハの製造方法。
【請求項５】
前記薄膜化の後、アニール工程の前に前記貼り合わせウェーハの表面粗さのＰＶ値が２０ｎｍ以下になるように研磨することを特徴とする請求項１から請求項４のいずれか一項に記載の直接接合ウェーハの製造方法。
【請求項６】
前記不活性ガスとして、アルゴンガスを使用することを特徴とする請求項１から請求項５のいずれか一項に記載の直接接合ウェーハの製造方法。
【請求項７】
前記アニール工程において、アニール時の温度を１１００℃以上とすることを特徴とする請求項１から請求項６のいずれか一項に記載の直接接合ウェーハの製造方法。
【請求項８】
前記直接接合後、前記ボンドウェーハの厚さを所望厚さまでさらに薄膜化することを特徴とする請求項１から請求項７のいずれか一項に記載の直接接合ウェーハの製造方法。
【請求項９】
請求項１から請求項８のいずれか一項に記載の直接接合ウェーハの製造方法によって製造された直接接合ウェーハ。
【請求項１０】
ベースウェーハ上にシリコン薄膜層が直接接合された直接接合ウェーハであって、前記ベースウェーハとシリコン薄膜層の未接合部であるボイドの数が０．０２個／ｃｍ２以下であることを特徴とする直接接合ウェーハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つのウェーハを直接接合してなる半導体デバイス用に利用可能な直接接合ウェーハの製造方法及び直接接合ウェーハに関する。
【背景技術】
【０００２】
Ｓｉウェーハを直接接合する場合、接合面にボイドの発生が多くなる。しかし、どちらか一方、または両方のウェーハを酸化してある一定以上の酸化膜厚を得たウェーハを接合する場合は、直接接合する場合よりもボイドの数を少なく出来るという事実があるが、この方法はいわゆるＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）ウェーハの作製方法であり、埋め込み酸化膜が結合界面に残ってしまい、直接接合のウェーハを作製することができない。
【０００３】
これに対して、特許文献１には、自然酸化膜をつけたウェーハ同士を室温で接合したのち、酸化性以外の雰囲気で熱処理することによって、接合部の酸化膜層を拡散により消滅させる直接接合ウェーハの製造方法が開示されているが、この方法によってもボイド数を十分少なくすることができない。
【０００４】
これらのことから以下のことが言える。１．直接接合はボイドが多発する。２．酸化膜
を成長させて接合をすればボイドの発生は抑えられるが、埋め込み酸化膜が残ってしまい、自然酸化膜ではボイドの防止には不十分である。以上のことより、ボイドのない直接接合ウェーハを作製することは困難であった。
また、ボイドを減少させるには接合界面のパーティクル等の抑制と接合面の状態の均一性が求められているが、現在のレベルではどちらも製品に用いるには困難である。
【０００５】
【特許文献１】特開２０００−３６４４５
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は上記の問題に鑑みてなされたものであり、ボイドの発生が抑制された直接接合ウェーハの製造方法及びボイド数が少なく、半導体デバイス用として利用可能な直接接合ウェーハを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は上記課題を解決するために、直接接合ウェーハの製造方法であって、ボンドウェーハとベースウェーハのうち、少なくとも一方のウェーハの表面に熱酸化膜またはＣＶＤ酸化膜を形成し、該酸化膜を介して他方のウェーハと接合させた後、ボンドウェーハを薄膜化し、貼り合わせウェーハを作製して、その後、該貼り合わせウェーハに対して、不活性ガス、水素、またはこれらの混合ガスのいずれかを含む雰囲気下においてアニール工程を行うことにより、前記ボンドウェーハとベースウェーハの間にある酸化膜を除去してボンドウェーハとベースウェーハを直接接合することを特徴とする直接接合ウェーハの製造方法を提供する（請求項１）。
【０００８】
このように、まず、ボンドウェーハとベースウェーハのうち、少なくとも一方のウェーハの表面に熱酸化膜またはＣＶＤ酸化膜を形成し、該酸化膜を介して他方のウェーハと接合させれば、接合界面におけるボイドやパーティクルの発生を抑制できる。次に、ボンドウェーハを薄膜化し、貼り合わせウェーハを作製して、その後、該貼り合わせウェーハに対して、不活性ガス、水素、またはこれらの混合ガスのいずれかを含む雰囲気下においてアニール工程を行えば、ウェーハ中の酸素の外方拡散、及び酸化膜の還元が起こり、酸化膜が減少していき、最終的には無くなって、ボンドウェーハとベースウェーハを直接接合することができ、ボイドのない直接接合ウェーハを製造することが可能である。
【０００９】
このとき、前記ベースウェーハとしてシリコンウェーハを用い、前記ボンドウェーハとしては、シリコンウェーハとは異種のウェーハを用いるか、またはベースウェーハと方位が違うシリコンウェーハを用いてもよい（請求項２）。
【００１０】
このように、前記ベースウェーハとしてシリコンウェーハを用い、前記ボンドウェーハとしては、シリコンウェーハとは異種のウェーハ、例えばシリコン−ゲルマニウム混晶ウェーハを用いるか、またはベースウェーハと方位が違うシリコンウェーハを用いることにより、例えばデバイス動作速度の速い直接接合ウェーハを製造することができる。
【００１１】
また、前記ボンドウェーハの薄膜化を、少なくともイオン注入剥離法を含む工程により行うことが好ましい（請求項３）。
イオン注入は打ち込み深さの制御精度が高く、ボンドウェーハ中の所定の深さにイオンを注入してイオン注入層を形成し、貼り合わせ後ボンドウェーハをそのイオン注入層において剥離することが可能である。このようにして、残存するボンドウェーハの厚さを高度に調節して薄膜化することができる。
【００１２】
このとき、前記薄膜化において、ボンドウェーハの厚さが１５０ｎｍ以上残存するように薄膜化するのが望ましい（請求項４）。
薄膜化の後の工程であるアニール工程を行うと、欠陥の拡大、ピットの発生等が生じてしまうことがある。しかし、ボンドウェーハの薄膜化において、ボンドウェーハの厚さが１５０ｎｍ以上残存するように薄膜化すれば、１５０ｎｍ未満の場合に比べて、そのアニール工程の際に生じる欠陥の拡大やピット、またボイドの発生をより抑制することができ、高品質の直接接合ウェーハを作製することが可能である。
【００１３】
さらに、薄膜化の後、アニール工程の前に前記貼り合わせウェーハの表面粗さのＰＶ値（１０μｍ×１０μｍの測定範囲における最大高低差）が２０ｎｍ以下になるように研磨するのが望ましい（請求項５）。
このように、ボンドウェーハを薄膜化した後、アニール工程前に、作製された貼り合わせウェーハの表面粗さのＰＶ値が２０ｎｍ以下になるように研磨をすれば、２０ｎｍより大きい場合に比べて、アニール工程により生じる欠陥の拡大やピット、またボイドの発生をより抑制することができ、高品質の直接接合ウェーハを作製することが可能である。
【００１４】
また、アニール工程における雰囲気に、不活性ガスとして、アルゴンガスを使用することが好ましい（請求項６）。
アニール工程において、不活性ガスとしてアルゴンガスを用いれば、前記酸化膜を効率よく揮散させることができるし、アルゴンは一般によく用いられるので好ましい。
【００１５】
さらに、アニール工程において、アニール時の温度を１１００℃以上とするのが望ましい（請求項７）。
このように、アニール時の温度を１１００℃以上とすれば、ウェーハ表面付近の酸素は外方拡散して、酸素濃度が低下し、酸化膜は還元され、酸素は酸素濃度が低下した領域のシリコン層へと拡散していく。このようにして酸素の外方拡散及び酸化膜の還元が進み、最終的には酸化膜がなくなり、シリコン層、つまりはボンドウェーハとベースウェーハの直接接合ウェーハを効率よく作製することができる。
【００１６】
そして、前記直接接合後、前記ボンドウェーハの厚さを所望厚さまでさらに薄膜化することができる（請求項８）。
このように、ボンドウェーハとベースウェーハの直接接合後、ボンドウェーハの厚さを、用途に見合った所望の厚さまで薄膜化して製品とすることができる。
【００１７】
このような製造方法によって、ボンドウェーハとベースウェーハが直接接合された直接接合ウェーハを得ることができる（請求項９）。
本発明により、ボイドの発生が抑制された高品質の直接接合ウェーハを手に入れることができる。
【００１８】
本発明は、ベースウェーハ上にシリコン薄膜層が直接接合された直接接合ウェーハであって、前記ベースウェーハとシリコン薄膜層の未接合部であるボイドの数が０．０２個／ｃｍ２以下の直接接合ウェーハを提供する（請求項１０）。
このように、ボイドの数が０．０２個／ｃｍ２以下の直接接合ウェーハであれば、十分に高品質であり、半導体デバイス用として用いることができる。
【００１９】
なお、上記で用いる「所望厚さ」とは、製品として完成された状態におけるボンドウェーハの膜厚を意味する。
【発明の効果】
【００２０】
本発明のように、直接接合ウェーハの製造方法であって、ボンドウェーハとベースウェーハのうち、少なくとも一方のウェーハの表面に熱酸化膜またはＣＶＤ酸化膜を形成し、該酸化膜を介して他方のウェーハと接合させれば、接合部でのパーティクルやボイド等の発生を抑制することができる。次に、ボンドウェーハを薄膜化し、貼り合わせウェーハを作製して、その後、該貼り合わせウェーハに対して、不活性ガス、水素、またはこれらの混合ガスのいずれかを含む雰囲気下においてアニール工程を行うことにより、前記ボンドウェーハとベースウェーハの間にある酸化膜を除去してボンドウェーハとベースウェーハを直接接合すれば、ボイド等の欠陥の発生や拡大を抑制することが出来て、ボイド数が極めて少ない高品質の直接接合ウェーハを作製することができる。
【００２１】
また、本発明である、ベースウェーハ上にシリコン薄膜層が直接接合された直接接合ウェーハであって、前記ベースウェーハとシリコン薄膜層の未接合部であるボイドの数が０・０２個／ｃｍ２以下である直接接合ウェーハであれば、ボイド数が極めて少なく、十分に高品質であり、半導体デバイス用として用いることができる。
【発明を実施するための最良の形態】
【００２２】
以下では、本発明の実施の形態について説明するが、本発明はこれに限定されるものではない。
Ｓｉウェーハを直接接合する場合、接合面にボイドの発生が多くなる。しかし、どちらか一方、または両方のウェーハを熱酸化して表面に熱酸化膜厚を形成したウェーハを接合する場合は、直接接合する場合よりもボイドの数を少なく出来るという事実があるが、この方法では酸化膜が結合界面に残ってしまい、直接接合のウェーハを作製することができなかった。
【００２３】
また、自然酸化膜をつけたウェーハ同士を室温で接合したのち、酸化性以外の雰囲気で熱処理することによって、接合部の酸化膜層を拡散により消滅させる直接接合ウェーハの製造方法があるが、本発明者らの実験によると現実には自然酸化膜では膜厚がうすく（通常２ｎｍ以下）、接合時に界面で発生するボイドの原因となる水を十分に吸着することができず、ボイド数を十分少なくすることができないということが判った。これは自然酸化膜は非常に薄い上に、不均一な厚さを有し、重金属等により汚染されている場合もある等の理由に基づくものと考えられる。
【００２４】
そこで本発明者らは、ボンドウェーハとベースウェーハのうち、少なくとも一方のウェーハの表面に熱酸化膜またはＣＶＤ酸化膜を形成し、該酸化膜を介して他方のウェーハと接合させた後、ボンドウェーハを薄膜化し、貼り合わせウェーハを作製して、その後、該貼り合わせウェーハに対して、不活性ガス、水素、またはこれらの混合ガスのいずれかを含む雰囲気下においてアニール工程を行うことにより、前記ボンドウェーハとベースウェーハの間にある酸化膜を除去してボンドウェーハとベースウェーハを直接接合する直接接合ウェーハの製造方法を考え出した。
【００２５】
このような製造方法によって、まずボンドウェーハとベースウェーハのうち、少なくとも一方のウェーハの表面に熱酸化膜またはＣＶＤ酸化膜を形成し、該酸化膜を介して他方のウェーハと接合させることにより、接合界面におけるパーティクルを抑制し、また、接合時にウェーハ界面で発生する水を前記酸化膜に十分に吸収させ、ボイドの発生を抑えることができる。熱酸化膜及びＣＶＤ酸化膜は厚く、通常５ｎｍ以上はあり、緻密で、均一な厚さを有するものを容易に高純度で得ることが出来ることに基づく。そして、ボンドウェーハを薄膜化して、その後不活性ガス、水素、またはこれらの混合ガスのいずれかを含む雰囲気下においてアニール工程を行うことにより、ボンドウェーハとベースウェーハの間にある前記酸化膜を除去することができ、ボイド数が極めて少ない、高品質の直接接合ウェーハを作製することができる。薄膜化してからアニールを行うので、効率よく前記酸化膜を除去できる。
このような、本発明の方法により、ベースウェーハ上にシリコン薄膜層が直接接合されており、ボイドの数が０．０２個／ｃｍ２以下である直接接合ウェーハを得ることができ、ボイドの数が極めて少なく、十分に高品質であるため、半導体デバイス用として用いることが可能である。
本発明者らは、これらのことを見出し、本発明を完成させた。
【００２６】
以下では本発明の実施の形態について説明する。
まず、ボンドウェーハとベースウェーハとなる２枚のウェーハを用意する。シリコン層を有する直接接合ウェーハを作製するため、ベースウェーハとしてシリコンウェーハを用いる。また、ボンドウェーハとしては、ベースウェーハと同様のシリコンウェーハとすることができるが、例えば、シリコンウェーハとは異種のウェーハ、またはベースウェーハと方位が違うシリコンウェーハなどを用いてもよい。シリコンウェーハと異種のウェーハとしては、シリコン−ゲルマニウム混晶ウェーハを挙げることができるが、これに限定されない。方位の違うシリコンウェーハとしては、例えばボンドウェーハを面方位（１１０）とし、ベースウェーハを（１００）とすることで、デバイス作製をする薄膜層の面方位が（１１０）であるので、高速デバイスとすることが可能であり、ベースウェーハは汎用品である（１００）を用いることで低コスト化等に資することができる。
【００２７】
次に、ボンドウェーハとベースウェハのうち少なくとも１枚のウェーハに熱処理を施し、ウェーハ表面に熱酸化膜を形成する。このように少なくとも１枚のウェーハに自然酸化膜よりも厚い、例えば３０ｎｍの熱酸化膜を形成しておけば、２枚のウェーハの貼り合わせをする時にパーティクルの発生を抑制することができ、また、接合時にウェーハ界面で生じる水を熱酸化膜に十分に吸着させ、しかも、熱酸化膜は緻密で均一な厚さを有するので、ボイドの発生を抑制することが可能である。酸化条件は特に限定されず、通常用いられているいずれの方法によってもよい。例えば、ドライ酸素雰囲気、水蒸気雰囲気、その他の酸化性ガス雰囲気下、６００℃〜１３００℃、１秒〜１０時間熱処理をすればよい。
【００２８】
そして、２枚のウェーハを該熱酸化膜を介して貼り合わせ、高温（例えば１０００℃）にて熱処理を施して強固に接合し、その後、例えば研削・研磨あるいはエッチング等をすることによりボンドウェーハの薄膜化を行い、貼り合わせウェーハ（ＳＯＩウェーハ）を作製する。
また、このときイオン注入剥離法を用いてボンドウェーハの薄膜化を行ってもよい。この方法では、まず、ボンドウェーハに例えば水素イオンを注入して、イオン注入層を形成する。次に、先に形成した熱酸化膜を介して、イオン注入層が形成されているボンドウェーハとベースウェーハを貼り合わせて熱処理（３００℃程度）を行って２枚のウェーハを接合して、その後、例えば５００℃程度にて熱処理を行い、接合をより強固にするとともにイオン注入層でボンドウェーハの一部を剥離し、薄膜化する。なお、ボンドウェーハとベースウェーハをより強固に接合するために、薄膜化後に高温（例えば１０００℃〜１２００℃）にて熱処理を施したり、さらに例えば研磨を行って厚さを調節してもよい。このように、少なくともイオン注入剥離法を含む工程を行うことによりボンドウェーハの薄膜化を行い、貼り合わせウェーハを作製することも可能である。この方法によれば、極めて均一な厚さ分布を有する薄膜を得ることができる。
【００２９】
このとき、このボンドウェーハの薄膜化において、残存するボンドウェーハの厚さが１５０ｎｍ以上残存するように薄膜化すれば、１５０ｎｍ未満の場合に比べて、ボイド等の欠陥の発生や拡大をより効果的に抑制することができる。
また、薄膜化した後で、かつアニール工程を行う前において、貼り合わせウェーハの表面粗さのＰＶ値が２０ｎｍ以下になるように貼り合わせウェーハの表面を研磨することで、２０ｎｍよりも大きい場合に比べて、ボイド等の欠陥の発生や拡大をより効果的に抑制することができる。
【００３０】
次に、貼り合わせウェーハに対して、不活性ガス、水素、またはこれらの混合ガスのいずれかを含む雰囲気下においてアニール工程を行う。不活性ガスとしては、例えばアルゴンガスなどを用いるとよい。アニール時の温度を例えば１１００℃以上とすれば、この高温下においては、シリコン層中の酸素は外方拡散され、シリコン層の酸素濃度は低下していく。このとき、シリコン層（ボンドウェーハ）とベースウェーハの間に存在する熱酸化膜は還元され、酸素はシリコン層へと拡散されていく。この拡散が進み、最終的に熱酸化膜は除去された状態になり、シリコン層とベースウェーハが直接接合された直接接合ウェーハを得ることができる。
【００３１】
また、ボンドウェーハとベースウェーハの直接接合後、ボンドウェーハの厚さを、用途に見合った所望の厚さまで薄膜化して製品とすることができる。この薄膜化も一般の手法を用いることができ、研磨、エッチング等により行うことができる。
【００３２】
このようにして、本発明の製造方法によって作製された、ボイドが極めて少ない高品質の直接接合ウェーハを得ることができる。
本発明の直接接合ウェーハはボイド数が０．０２個／ｃｍ２以下であり、ボイド数が極めて少なく良質であるため、種々の半導体デバイス用に用いることができる。
【００３３】
以上、熱酸化膜を介して接合した場合について述べたが、熱酸化膜のかわりにＣＶＤ酸化膜を用いても同様である。
【実施例】
【００３４】
以下に本発明の実施例および比較例をあげてさらに具体的に説明するが、本発明はこれに限定されるものではない。
（実施例１〜６）
ボンドウェーハとして面方位（１１０）Ｓｉウェーハ（直径１２インチ（３０．４８ｃｍ））を６枚用意して、それぞれに熱処理（９００℃、５分、水蒸気雰囲気）を行い、ボンドウェーハ表面に熱酸化膜を３０ｎｍ成長させた。次に、ボンドウェーハそれぞれに水素イオンを注入深さが４００ｎｍとなるようにイオン注入して、ベースウェーハとして別に用意した（１００）Ｓｉウェーハ６枚とそれぞれ熱酸化膜を介して重ね合わせ、熱処理（５００℃、３０分、窒素雰囲気）により貼り合わせると同時に水素イオン注入層にてウェーハを分離した。その後、接合強度を上げるための熱処理（１１００℃、１時間、アルゴン雰囲気）を行った。その際にボイドの発生が抑制されていたことを確認した。
【００３５】
そしてこれらのウェーハのボンドウェーハ側をＣＭＰ研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ  ｍｅｔｈｏｄ）により薄くし、アニール工程前のそれぞれのボンドウェーハ側シリコン層（ＳＯＩ層）の厚さとして、７０（実施例１）、１００（実施例２）、１５０（実施例３）、２００（実施例４）、２５０（実施例５）、３００（実施例６）ｎｍにした。
これらのウェーハに対して、熱酸化膜が５ｎｍ程度残存するように、それぞれ時間を調整してアニール（１２００℃、アルゴン雰囲気）を行った。これは、ボンドウェーハとベースウェーハの間に存在する酸化膜層（ＢＯＸ層）である熱酸化膜を５ｎｍ程度残さないと、そのＳＯＩ層の膜厚が測定できないためである。
膜厚測定後、同条件でアニールを続け、合計５時間行った。
【００３６】
実施例１〜６では、５時間のアニールを行った結果ＢＯＸ層である熱酸化膜厚は０となり、ボンドウェーハとベースウェーハが直接接合された直接接合ウェーハを得ることができた。この実施例１〜６の直接接合ウェーハのボイド数の測定結果等を図１、２、および表１に示す。
実施例１、２においては、実施例３〜６のボイド数に比べると増加していて、実施例１が０．４個／ｃｍ２、実施例２が０．１個／ｃｍ２であった。
なお、ＳＯＩ層の膜厚が薄い場合（１００ｎｍ以下）は、アニールの時間が１時間であっても４時間と同等のボイド数であった。
実施例３〜６においては、いずれもボイド数が３個／枚（０．００４個／ｃｍ２）以下となった。このようにボイド数が極めて少ない直接接合ウェーハであれば、半導体デバイス用として用いることができる。
また、アニール後の膜厚ばらつき（ウェーハ面内を４ｍｍ間隔で約４０００点膜厚を測定したときのＭＡＸ値とＭＩＮ値の差）において、実施例１〜２に対して実施例３〜６の膜厚分布はばらつきの少ない結果となった。
【００３７】
実施例１、２では実施例３〜６に比べてボイド数が大きな値を示した。これは、ＳＯＩ層膜厚が薄くなると酸素の拡散量が多くなり、その結果、エッチングに相当する反応が起こるからと考えられる。ただし、後述の比較例１のように、それぞれ同膜厚のシリコン層を有するウェーハを用いてその表面に熱酸化膜を形成せず、直接接合したウェーハ中のボイド数に比べると低い数値である。
しかし、アニール前のＳＯＩ層の厚さが１５０ｎｍ以上になるように薄膜化しておけば、ボイド数が極めて少ない、より高品質の直接接合ウェーハを作製することができる。
【００３８】
【表１】
2006156770.tif 000002
【００３９】
（実施例７〜１２）
ボンドウェーハとして面方位（１１０）Ｓｉウェーハ（直径１２インチ（３０．４８ｃｍ））を６枚用意して、それぞれに熱処理（９００℃、５分、水蒸気雰囲気）を行い、ボンドウェーハ表面に熱酸化膜を３０ｎｍ成長させた。次に、ボンドウェーハそれぞれに水素イオンを注入深さが４００ｎｍとなるようにイオン注入して、ベースウェーハとして別に用意した（１００）Ｓｉウェーハ６枚とそれぞれ熱酸化膜を介して重ね合わせ、熱処理（５００℃、３０分、窒素雰囲気）により貼り合わせると同時に水素イオン注入層にてウェーハを分離した。その後、結合強度を上げるための熱処理（１１００℃、１時間、アルゴン雰囲気）を行った。その際にボイドの発生が抑制されていたことを確認した。
【００４０】
そしてこれらのウェーハのボンドウェーハ側をＣＭＰ研磨により薄くし、アニール工程前のそれぞれのＳＯＩ層の厚さとして、全て１５０ｎｍにした。
また、このとき、ＣＭＰの条件を調整してＳＯＩ層の表面粗さのＰＶ値をそれぞれ２（実施例７）、５（実施例８）、１０（実施例９）、２０（実施例１０）、３０（実施例１１）、５０（実施例１２）ｎｍとした。
これらのウェーハに対して、熱酸化膜が５ｎｍ程度残存するように、それぞれ時間を調整してアニール（１２００℃、アルゴン雰囲気）を行った。
膜厚測定後、同条件でアニールを続け、合計５時間行った。
【００４１】
実施例７〜１２では、５時間のアニールを行った結果ＢＯＸ層である熱酸化膜厚は０となり、ボンドウェーハとベースウェーハが直接接合された直接接合ウェーハを得ることができた。この実施例７〜１２の直接接合ウェーハのボイド数の測定結果等を図３、４、および表２に示す。
実施例７〜１０においては、いずれもボイド数が３個／枚（０．００４個／ｃｍ２）以下となった。このようにボイド数が極めて少ない直接接合ウェーハであれば、半導体デバイス用として用いることができる。
実施例１１、１２では、実施例７〜１０のボイド数に比べると増加していて、実施例１１が０．０６個／ｃｍ２、実施例１２が０．１個／ｃｍ２であった。
また、アニール後の膜厚ばらつきは、実施例１１〜１２に対して実施例７〜１０の膜厚分布はややばらつきの少ない結果となった。
【００４２】
実施例７〜１２により、アニール前のＳＯＩ層の表面粗さもまた、アニール後のボイド数に影響を与えていることが判った。
アニール前のＳＯＩ層の表面粗さのＰＶ値を２０ｎｍ以下にしておけば、ボイド数が極めて少ない、より高品質の直接接合ウェーハを作製することができる。
【００４３】
【表２】
2006156770.tif 000003
【００４４】
（実施例１３）
ボンドウェーハとして（１１０）Ｓｉウェーハ（直径１２インチ（３０．４８ｃｍ））を用意して、熱処理（９００℃、５分、水蒸気雰囲気）を行い、ボンドウェーハ表面に熱酸化膜を３０ｎｍ成長させた。次に、このボンドウェーハに水素イオンを注入深さが４００ｎｍとなるようにイオン注入して、ベースウェーハとして別に用意した（１００）Ｓｉウェーハと熱酸化膜を介して重ね合わせ、熱処理（５００℃、３０分、窒素雰囲気）により貼り合わせると同時に水素イオン注入層にてウェーハを分離した。その後、結合強度を上げるための熱処理（１１００℃、１時間、アルゴン雰囲気）を行った。その際にボイドの発生が抑制されていたことを確認した。
そしてこのウェーハをＣＭＰ研磨により薄くし、アニール工程前のＳＯＩ層の厚さとして２５０ｎｍにした。また、ＰＶ値は２５ｎｍであった。
このウェーハに対してアニール（１２００℃、５時間、アルゴン雰囲気）を行った。
【００４５】
実施例１３では、アニールを行った結果熱酸化膜厚は０となり、ボンドウェーハとベースウェーハが直接接合された直接接合ウェーハを得ることができた。この実施例１３の直接接合ウェーハのボイド数の測定結果を図５に示す。
本発明の直接接合ウェーハの製造方法によって製造されたこの直接接合ウェーハのボイド数は、図５の２５０ｎｍ（ＢＯＸ  ３０ｎｍ）のグラフに示されているように、８個／枚（０．０１個／ｃｍ２）という極めて少ない値であり、高品質の直接接合ウェーハを得ることができた。このため、半導体デバイス用として十分に利用できる。
【００４６】
（比較例１〜３）
ボンドウェーハとして（１１０）Ｓｉウェーハ（直径１２インチ（３０．４８ｃｍ））を３枚用意した。これらのボンドウェーハにそれぞれ水素イオンを注入深さが４００ｎｍとなるようにイオン注入して、ベースウェーハとして別に用意した（１００）Ｓｉウェーハと貼り合わせて熱処理（３５０℃、２時間、窒素雰囲気）により接合し、その後、熱処理（５００℃、３０分、窒素雰囲気）により水素イオン注入層にてウェーハを分離した。
そしてこれらのウェーハのボンドウェーハ側をＣＭＰ研磨により薄くし、ボンドウェーハ側のシリコン層の厚さとして７０（比較例１）、１００（比較例２）、２５０（比較例３）ｎｍにして、直接接合ウェーハとして、ボイド数を測定した。
【００４７】
比較例１〜３の測定結果を図５の７０ｎｍ（ＢＯＸ層なし）、１００ｎｍ（ＢＯＸ層なし）、２５０ｎｍ（ＢＯＸ層なし）のグラフに示す。
比較例１〜３の直接接合ウェーハでは、図５のグラフに示されているように、ボイド数がそれぞれ、９４０個／枚（１．３個／ｃｍ２）、４２０個／枚（０．５８個／ｃｍ２）、１９０個／枚（０．２６個／ｃｍ２）となり、ボイドが多発していた。
【００４８】
実施例１、２、１３と比較例１〜３より、熱酸化膜を形成して熱酸化膜を介して貼り合わせ、その後、アニールにより熱酸化膜を除去して得られた直接接合ウェーハは、熱酸化膜を形成せずにボンドウェーハとベースウェーハを直接接合したものよりもボイドの発生が抑制されており、本発明により、より高品質の、半導体デバイス用として利用可能な直接接合ウェーハを得ることができることが判る。
また、実施例１〜６より、薄膜化において、ボンドウェーハの膜厚が１５０ｎｍ以上残存するように薄膜化すれば、１５０ｎｍ未満の場合に比べて、ボイド数が極めて少ない、より高品質の直接接合ウェーハを得ることができることが判る。
さらに、実施例７〜１２より、薄膜化の後、アニール工程の前に、貼り合わせウェーハの表面粗さのＰＶ値が２０ｎｍ以下になるように研磨しておけば、２０ｎｍより大きい場合に比べて、ボイド数が極めて少ない、より高品質の直接接合ウェーハを得ることができることが判る。
【００４９】
なお、本発明は、上記形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【図面の簡単な説明】
【００５０】
【図１】実施例１〜６のアニール後のボイド数測定結果である。
【図２】実施例１〜６のアニール後の膜厚ばらつき測定結果である。
【図３】実施例７〜１２のアニール後のボイド数測定結果である。
【図４】実施例７〜１２のアニール後の膜厚ばらつき測定結果である。
【図５】実施例１３、比較例１〜３のアニール後のボイド数測定結果である。
【図１】
2006156770.tif 000004
【図２】
2006156770.tif 000005
【図３】
2006156770.tif 000006
【図４】
2006156770.tif 000007
【図５】
2006156770.tif 000008