(57)【要約】【課題】  チップネックの幅を一定にエッチングすることによって、チップの高さが一定である半導体探針を製造する方法を提供する。【解決手段】  第１マスク膜及び第２マスク膜３５ｂをシリコン基板３１の上面に四角形に形成し、シリコン基板３１の上面を１次的にエッチングした後、第１マスク膜をエッチングして、チップネックＷ’の幅に該当する第３マスク膜３３ｃを形成する抵抗性チップを備える半導体探針の製造方法である。【選択図】      図３Ｋ
2006066064.tif 000002
【特許請求の範囲】
【請求項１】
第１不純物をドーピングした基板の上面にストライプ状の第１マスク膜及び第２マスク膜を順次に形成し、前記第１マスク膜及び前記第２マスク膜をマスクとして基板の領域に第２不純物を高濃度でドーピングして、第１電極半導体領域及び第２電極半導体領域を形成する第１ステップと、
前記基板を熱処理して、前記第１電極半導体領域及び前記第２電極半導体領域の周辺に前記第２不純物が拡散されて低濃度の抵抗領域を形成する第２ステップと、
前記第１マスク膜及び前記第２マスク膜を所定の形状にパターニングする第３ステップと、
前記パターニングされた第１マスク膜及び第２マスク膜をマスクとして基板の上面をエッチングして、前記第１マスク膜の下部に第１幅のチップネック部分を形成する第４ステップと、
露出された第１マスク膜をエッチングして、前記チップネック部分に対応する第３マスク膜を形成する第５ステップと、
前記第２マスク膜を除去し、前記第３マスク膜をマスクとして前記基板をエッチングして、前記チップネック部分の幅を所定の第２幅に形成する第６ステップと、
前記第３マスク膜を除去し、前記基板を熱処理し、形成された酸化膜を除去して抵抗性チップを形成する第７ステップと、
前記基板を裏側からエッチングして、前記抵抗性チップが末端部に位置するようにカンチレバーを形成する第８ステップと、
を含み、
前記第１マスク膜及び前記第２マスク膜は、互いにエッチング選択比が異なることを特徴とする抵抗性チップを備える半導体探針の製造方法。
【請求項２】
前記第２ステップは、
前記第１電極半導体領域及び第２電極半導体領域で広がった抵抗領域が互いに接触して、チップの先端形成部を形成するステップと、を含むことを特徴とする請求項１に記載の抵抗性チップを備える半導体探針の製造方法。
【請求項３】
前記第３ステップは、
前記第１マスク膜及び前記第２マスク膜と直交する方向にストライプ状の感光剤を形成した後、エッチングして、前記第１マスク膜及び前記第２マスク膜を四角形に形成するステップとを含むことを特徴とする請求項１に記載の抵抗性チップを備える半導体探針の製造方法。
【請求項４】
前記第６ステップは、
前記第１幅をインライン電子走査顕微鏡で測定するステップと、
前記第１幅が前記第２幅より広いと測定されれば、前記第３マスク膜をマスクとして前記基板の上面をエッチングして、前記チップネック部分の幅を所定の第２幅に形成するステップと、を更に含むことを特徴とする請求項１に記載の抵抗性チップを備える半導体探針の製造方法。
【請求項５】
前記第７ステップは、
前記第３マスク膜を除去した基板を酸素雰囲気で熱処理して、前記基板の表面に所定の厚さの酸化膜を形成し、前記抵抗領域が前記基板の上部で接触してチップの先端形成部を形成するステップと、
前記酸化膜を除去して前記先端形成部を尖らすステップと、
を含むことを特徴とする請求項１に記載の抵抗性チップを備える半導体探針の製造方法。
【請求項６】
前記第７ステップは、
前記第３マスク膜を除去した基板を酸素雰囲気で熱処理して、前記基板の表面に所定の厚さの酸化膜を形成するステップと、
前記酸化膜を除去して前記先端形成部を尖らすステップと、
を含むことを特徴とする請求項２に記載の抵抗性チップを備える半導体探針の製造方法。
【請求項７】
前記第１マスク膜は、シリコン酸化物であり、前記第２マスク膜は、シリコン窒化物であることを特徴とする請求項１に記載の抵抗性チップを備える半導体探針の製造方法。
【請求項８】
前記第１マスク膜は、シリコン窒化物であり、前記第２マスク膜は、シリコン酸化物であることを特徴とする請求項１に記載の抵抗性チップを備える半導体探針の製造方法。
【請求項９】
前記第１不純物は、ｐ型不純物であり、前記第２不純物は、ｎ型不純物であることを特徴とする請求項１に記載の抵抗性チップを備える半導体探針の製造方法。
【請求項１０】
前記第１不純物は、ｎ型不純物であり、前記第２不純物は、ｐ型不純物であることを特徴とする請求項１に記載の抵抗性チップを備える半導体探針の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗性チップを備える半導体探針の製造方法に係り、より詳細には、抵抗性チップの高さが一定である半導体探針の製造方法に関する。
【背景技術】
【０００２】
現在、携帯用通信端末機、電子手帳等の小型製品に対する需要が増加するにつれ、超小型の高集積不揮発性記録媒体の必要性が増加している。既存のハードディスクは、小型化が容易でなく、フラッシュメモリは、高集積度を達成し難いため、その代案として、走査探針を利用した情報保存装置が研究されている。
【０００３】
探針は、多様なＳＰＭ（Ｓｃａｎｎｉｎｇ  Ｐｒｏｂｅ  Ｍｉｃｒｏｓｃｏｐｙ）技術に利用されている。例えば、探針と試料との間に流れる電流を検出して情報を再生する走査型トンネル顕微鏡（Ｓｃａｎｎｉｎｇ  Ｔｕｎｎｅｌｉｎｇ  Ｍｉｃｒｏｓｃｏｐｅ：ＳＴＭ）、探針と試料との間の原子的な力を利用する原子間力顕微鏡（Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ：ＡＦＭ）、試料の磁場と磁化された探針との間の力を利用する磁気力顕微鏡（Ｍａｇｎｅｔｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ：ＭＦＭ）、可視光線の波長による解像度限界を改善した近接場走査型光学顕微鏡（Ｓｃａｎｎｉｎｇ  Ｎｅａｒ−Ｆｉｅｌｄ  Ｏｐｔｉｃａｌ  Ｍｉｃｒｏｓｃｏｐｅ：ＳＮＯＭ）、試料と探針との間の静電気を利用した静電気顕微鏡（Ｅｌｅｃｔｒｏｓｔａｔｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ：ＥＦＭ）等に利用される。
【０００４】
このようなＳＰＭ技術を利用して、情報を高速高密度で記録及び再生するためには、数十ｎｍの直径の小さな領域に存在する表面電荷を検出しなければならず、記録速度及び再生速度を向上させるために、カンチレバーをアレイ状に製作しなければならない。
【０００５】
特許文献１には、抵抗性チップを備える半導体探針の製造方法が開示されている。特許文献１に記載の製造方法は、ストライプ状のマスクを基板上に形成し、イオン注入及び熱処理工程を通じてマスクの下部に抵抗性領域を形成する。次いで、マスクに直交するストライプ状のフォトマスクでマスクをエッチングして、四角形のマスクを形成した後、この四角形のマスクを使用して基板をエッチングすることによって、抵抗性領域に自己整列されたチップを形成する。
【０００６】
図１は、四角形のマスクを使用して抵抗性チップを形成する過程を説明するための図面である。
【０００７】
図１に示すように、約２μｍの幅の四角形のマスク１６を使用して、基板１０の上面をエッチングすると、電極領域１１、１２及び抵抗領域１４からなる先端形成部が形成される。このとき、エッチングの程度により、マスク１６の下部に形成されるチップネック（ｔｉｐ  ｎｅｃｋ）の幅Ｗが変わる。チップネックの幅Ｗは、チップの高さを決定する重要な因子となる。四角形のマスク１６を除去した後、チップの尖っている先端を形成するために、熱酸化工程を施す場合、チップネックの幅Ｗによってチップの高さが変わる。複数のカンチレバーをアレイ状に使用する探針装置において、チップの高さが一定でなければならない。チップの高さが変われば、同時に複数のカンチレバーで情報を再生または記録する際に問題が発生するためである。チップの高さは、約１μｍに調整するためには、チップネックの幅Ｗを約３００ｎｍに調整する必要がある。エッチング過程でチップネックの幅Ｗを測定するために、光学顕微鏡を使用して、マスク１６を通過して透けるかすかな影でチップネックの幅Ｗを推定してエッチングの程度を測定する。
【０００８】
しかし、光学顕微鏡を使用したチップネックの幅の測定は不正確であり、製造されるチップの高さが所望の範囲で製造されないという問題が発生する可能性がある。
【特許文献１】国際公開第０３／０９６４０９号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明が達成しようとする技術的課題は、前記した従来技術の問題点を改善するためのものであって、チップネックの幅を一定にエッチングすることによって、チップの高さが一定である半導体探針を製造する方法を提供するところにある。
【課題を解決するための手段】
【００１０】
前記の目的を達成するために、本発明の抵抗性チップを備える半導体探針の製造方法は、第１不純物をドーピングした基板の上面にストライプ状の第１マスク膜及び第２マスク膜を順次に形成し、前記第１マスク膜及び前記第２マスク膜をマスクとして基板の領域に第２不純物を高濃度でドーピングして、第１電極半導体領域及び第２電極半導体領域を形成する第１ステップと、前記基板を熱処理して、前記第１電極半導体領域及び前記第２電極半導体領域の周辺に前記第２不純物が拡散されて低濃度の抵抗領域を形成する第２ステップと、前記第１マスク膜及び前記第２マスク膜を所定の形状にパターニングする第３ステップと、前記パターニングされた第１マスク膜及び第２マスク膜をマスクとして基板の上面をエッチングして、前記第１マスク膜の下部に第１幅のチップネック部分を形成する第４ステップと、露出された第１マスク膜をエッチングして、前記チップネック部分に対応する第３マスク膜を形成する第５ステップと、前記第２マスク膜を除去し、前記第３マスク膜をマスクとして前記基板をエッチングして、前記チップネック部分の幅を所定の第２幅に形成する第６ステップと、前記第３マスク膜を除去し、前記基板を熱処理し、形成された酸化膜を除去して抵抗性チップを形成する第７ステップと、前記基板を裏側からエッチングして、前記抵抗性チップが末端部に位置するようにカンチレバーを形成する第８ステップと、を含み、前記第１マスク膜及び前記第２マスク膜は、互いにエッチング選択比が異なる。
【００１１】
前記第２ステップは、前記第１電極半導体領域及び第２電極半導体領域で広がった抵抗領域が互いに接触して、チップの先端形成部を形成するステップと、を含むことが好ましい。
【００１２】
前記第３ステップは、前記第１マスク膜及び前記第２マスク膜と直交する方向にストライプ状の感光剤を形成した後、エッチングして前記第１マスク膜及び前記第２マスク膜を四角形に形成するステップとを含むことが好ましい。
【００１３】
一方、前記第６ステップは、前記第１幅をインライン電子走査顕微鏡（Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ：ＳＥＭ）で測定するステップと、前記第１幅が前記第２幅より広いと測定されれば、前記第３マスク膜をマスクとして前記基板の上面をエッチングして、前記チップネック部分の幅を所定の第２幅に形成するステップと、を更に含むことが好ましい。
【００１４】
本発明の一形態によれば、前記第７ステップは、前記第３マスク膜を除去した基板を酸素雰囲気で熱処理して、前記基板の表面に所定の厚さの酸化膜を形成し、前記抵抗領域が前記基板の上部で接触して、チップの先端形成部を形成するステップと、前記酸化膜を除去して前記先端形成部を尖らすステップと、を含むことが好ましい。
【００１５】
前記第１マスク膜は、シリコン酸化物であり、前記第２マスク膜は、シリコン窒化物であることが好ましい。
【００１６】
また、前記第１マスク膜は、シリコン窒化物であり、前記第２マスク膜は、シリコン酸化物であってもよい。
【発明の効果】
【００１７】
本発明の抵抗性チップを備える半導体探針の製造方法によれば、前記した自己整列によって電極半導体領域の間に存在する抵抗領域をチップの端の中央に形成させ、熱拡散工程で低濃度の不純物領域である抵抗領域を形成できるため、製作過程が単純化できる。
【００１８】
また、チップをエッチング選択比の異なる二重マスクを使用して、チップネックの幅を一定に形成した後にチップのシャープニング工程を行うため、高さの一定したチップを形成できる。したがって、カンチレバーアレイに形成されたチップの高さを一定にすることで、多重記録／再生を行う情報装置に適用できる。
【００１９】
また、このように製作された探針を情報保存装置に利用する場合、小さな領域に存在する電荷を検出し、また小さな領域に電圧を印加できるため、大容量の情報の記録及び再生ができる超小型の情報保存装置を実現することができる。
【発明を実施するための最良の形態】
【００２０】
以下、添付された図面を参照して、本実施形態に係る抵抗性チップを備える半導体探針及びその製造方法を詳細に説明する。この過程で、図示する層や領域の厚さは、明細書の明確性のために誇張して示したものである。
【００２１】
図２は、本実施形態に係る製造方法により製造された抵抗性チップを備える半導体探針の構造を示す斜視図である。
【００２２】
図２に示すように、シリコン基板３１の上部に絶縁層４４が形成されており、絶縁層４４の上部には、金属電極４６が形成されている。シリコン基板３１の表面のシリコン層から延びたカンチレバー４２が形成されており、カンチレバー４２の先端の表面に、垂直方向に半四角錘状の抵抗性チップ３０が形成されている。抵抗性チップ３０の傾斜面には、第２不純物が高濃度でドーピングされた第１電極半導体領域３２及び第２電極半導体領域３４が形成されており、抵抗性チップ３０の先端には、第２不純物が低濃度でドーピングされた抵抗領域３６が位置している。第１電極半導体領域３２及び第２電極半導体領域３４は、抵抗領域３６と電気的に連結されており、カンチレバー４２を介して金属電極４６と連結される。
【００２３】
図３Ａないし図３Ｍは、本実施形態に係る半導体探針の製造過程を順次に示す図面である。
【００２４】
図３Ａに示すように、第１不純物がドーピングされたシリコン基板３１の表面に、第１マスク膜３３、例えば、シリコン酸化膜を形成し、第１マスク膜３３上に、第２マスク膜３５、例えば、シリコン窒化膜を形成する。なお、第１マスク膜３３がシリコン窒化膜、第２マスク膜３５がシリコン酸化膜であってもよい。ここで、シリコン基盤３１の代わりにＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を用いてもよい。第１マスク膜３３及び第２マスク膜３５は、互いにエッチング選択比が異なる物質で形成される。そして、第２マスク膜３５上に感光剤を塗布して感光剤層３７を形成する。次いで、ストライプ状のマスク３８を感光剤層３７の上方に配置する。
【００２５】
次いで、マスク３８を使用して、感光剤層３７を露光、現像及びエッチング工程を行ってパターニングする。写真（フットリソグラフィー）及びドライ（乾式）エッチング工程により、図３Ｃに示すように、ストライプ状の第２マスク膜３５ａ及び第１マスク膜３３ａを形成する。第１マスク膜３３ａ及び第２マスク膜３５ａの幅を、約２μｍに形成する。次いで、第１マスク膜３３ａを除いた領域に第２不純物を高濃度でドーピングして、図３Ｂに示すように、シリコン基板３１上に第１電極半導体領域３２及び第２電極半導体領域３４を形成する。第１電極半導体領域３２及び第２電極半導体領域３４は、比抵抗値が非常に低く形成されて、導電体として作用する。
【００２６】
次いで、熱処理工程を行って、第１電極半導体領域３２と第２電極半導体領域３４との幅を第１マスク膜３３ａの幅より狭める。図３Ｃに示すように、第２不純物の高濃度領域である第１電極半導体領域３２と第２電極半導体領域３４が拡大されれば、第１電極半導体領域３２と第２電極半導体領域３４と隣接した領域に第２不純物が広がって、第２不純物の低濃度領域、すなわち、抵抗領域３６を形成する。第１マスク膜３３ａの下部の抵抗領域３６は互いに接触して、後述する抵抗性チップの先端形成部を形成する。先端形成部を形成する工程は、後述する熱酸化工程で行われてもよい。
【００２７】
次いで、第１電極半導体領域３２、第２電極半導体領域３４、第１マスク膜３３ａ及び第２マスク膜３５ａを覆うように感光剤を塗布して感光剤層４１を形成した後、その上方に、図３Ｄに示すように、第１マスク膜３３ａ及び第２マスク膜３５ａと直交するようにストライプ状のフォトマスク４０を配置する。
図３Ｅに示すように、露光、現像及びエッチング工程を実施すれば、フォトマスク４０と同じ形状の感光剤層４１ａが形成される。
【００２８】
図３Ｆに示すように、ストライプ状の感光剤層４１ａにより覆われていない第１マスク膜３３ａ及び第２マスク膜３５ａを順次にエッチングして、四角形の第１マスク膜３３ｂ及び第２マスク膜３５ｂを形成する。
【００２９】
次いで、図３Ｇに示すように、感光剤層４１ａを除去した後、四角形の第１マスク膜３３ｂ及び第２マスク膜３５ｂをマスクとして第１電極半導体領域３２、第２電極半導体領域３４及び抵抗領域３６を湿式または乾式エッチングする。このとき、チップネックの幅は、目標とする３００ｎｍ以上になるように、１次エッチングを所定時間行う。図３Ｈ及び図３Ｉは、それぞれ１次エッチングされた結果物を示す斜視図及び断面図である。１次エッチングされた結果物のチップネックの幅Ｗ’を光学顕微鏡で観察することも可能である。しかし、光学顕微鏡では正確なチップネックの幅Ｗ’を観察できない。
【００３０】
次いで、第１マスク膜３３ｂを選択的にエッチングして、第１マスク膜３３ｂの露出された部分を除去する。図３Ｊ及び図３Ｋに示すように、チップネックの幅Ｗ’に対応する部分が残った第３マスク膜３３ｃが形成される。
【００３１】
次いで、第２マスク膜３５ｂをエッチングすれば、図３Ｌに示すように、チップネックに該当する第３マスク膜３３ｃのみが残る。
【００３２】
次いで、インライン電子走査型顕微鏡（Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ：ＳＥＭ）でチップネックの幅Ｗ’を正確に測定できる。測定されたチップネックの幅Ｗ’が目標とするチップネックの幅、例えば、３００ｎｍ以上と確認されれば、シリコン基板３１の上面を第３マスク膜３３ｃをマスクとして２次エッチングする。２次エッチングが行われた結果のチップネックの幅をインラインＳＥＭで観察しつつ、２次エッチング過程を繰り返してチップネックの幅Ｗ’を目標とする３００ｎｍ近くに制御する。
【００３３】
次いで、第３マスク膜３３ｃを除去した後、シリコン基板３１を酸素雰囲気で加熱すれば、シリコン基板３１の上面に所定厚さのシリコン酸化膜（図示せず）が形成され、この酸化膜を除去すれば、先端形成部が尖る。すなわち、抵抗性チップ３０の先端が形成される。このような熱酸化工程を行いつつ、隔離された抵抗領域３６を重ねて先端形成部を形成し、抵抗性チップ３０のシャープニングも共に行ってもよい。
【００３４】
次いで、公知の半導体工程でシリコン基板３１をエッチングして、抵抗性チップ３０が末端部に位置するようにカンチレバー４２を形成し、第１電極半導体領域３２及び第２電極半導体領域３４を、シリコン基板３１上で絶縁層４４により絶縁された金属電極４６に連結させて、図３Ｍに示すような半導体探針を完成させる。
【００３５】
本発明の実施形態に係る半導体探針の製造方法では、シリコンチップ３０の製作前に第１電極半導体領域３２及び第２電極半導体領域３４を形成するイオン注入工程を行って、微細な写真エッチング工程を行い、熱拡散工程で抵抗領域３６を容易に形成できる。
【００３６】
図４は、本発明の製造方法により製造された抵抗性チップを備える半導体探針のチップ部分のみを簡略に示す図面である。
【００３７】
図４に示すように、半導体探針の抵抗性チップ５０は、第１不純物がドーピングされた抵抗性チップ５０の本体５８と、抵抗性チップ５０の先端に位置し、かつ第２不純物が低濃度でドーピングされて形成された抵抗領域５６と、抵抗領域５６を挟んで抵抗性チップ５０の傾斜面に位置し、前記第２不純物が高濃度でドーピングされた第１電極半導体領域５２及び第２電極半導体領域５４とを備える。ここで、第１不純物がｐ型不純物である場合、第２不純物はｎ型不純物であり、第１不純物がｎ型不純物である場合、第２不純物はｐ型不純物である。
【００３８】
記録媒体の表面電荷５７の電荷量の差は、発生する電界強度の差を誘発し、電界のサイズの差は、抵抗領域５６の抵抗値差を誘発するが、この抵抗値の変化から表面電荷の極性とサイズとを検出できる。
【００３９】
図５は、図４の半導体探針の抵抗性チップの末端部を拡大した図面である。
図５に示すように、抵抗領域５６の内部に形成される空乏領域６８が、表面電荷５７が発生させる電界により次第に第１電極半導体領域５２及び第２電極半導体領域５４の方向に拡張していることが分かる。抵抗性チップ５０は、空乏領域６８が第１電極半導体領域５２及び第２電極半導体領域５４まで拡張しなくても、不導体である空乏領域６８により抵抗領域５６の面積が減ることによって、抵抗領域５６の抵抗値の変化が発生して表面電荷５７の極性と量とを検出できる。半導体探針は、従来のＦＥＴチップに比べて表面電荷を感知できる臨界電界値が低くなり、抵抗性チップ５０の感度が更に優れている。
【００４０】
本発明は、図面を参照して実施形態を参考に説明されたが、それは例示的なものに過ぎず、当業者ならば、それから多様な変形及び均等な他の実施形態が可能であるということが理解できる。したがって、本発明の真の技術的保護範囲は、特許請求の範囲によって決まらねばならない。
【産業上の利用可能性】
【００４１】
本発明は、半導体探針に関連した技術分野に好適に適用される。
【図面の簡単な説明】
【００４２】
【図１】四角形のマスクを使用して抵抗性チップを形成する過程を説明するための図面である。
【図２】本発明の製造方法により製造された抵抗性チップを備える半導体探針の構造を示す斜視図である。
【図３Ａ】本発明の実施形態に係る半導体探針の製造過程を順次に示す図面である。
【図３Ｂ】本発明の実施形態に係る半導体探針の製造過程を順次に示す図面である。
【図３Ｃ】本発明の実施形態に係る半導体探針の製造過程を順次に示す図面である。
【図３Ｄ】本発明の実施形態に係る半導体探針の製造過程を順次に示す図面である。
【図３Ｅ】本発明の実施形態に係る半導体探針の製造過程を順次に示す図面である。
【図３Ｆ】本発明の実施形態に係る半導体探針の製造過程を順次に示す図面である。
【図３Ｇ】本発明の実施形態に係る半導体探針の製造過程を順次に示す図面である。
【図３Ｈ】本発明の実施形態に係る半導体探針の製造過程を順次に示す図面である。
【図３Ｉ】本発明の実施形態に係る半導体探針の製造過程を順次に示す図面である。
【図３Ｊ】本発明の実施形態に係る半導体探針の製造過程を順次に示す図面である。
【図３Ｋ】本発明の実施形態に係る半導体探針の製造過程を順次に示す図面である。
【図３Ｌ】本発明の実施形態に係る半導体探針の製造過程を順次に示す図面である。
【図３Ｍ】本発明の実施形態に係る半導体探針の製造過程を順次に示す図面である。
【図４】本発明の製造方法により製造された抵抗性チップの作用を説明する図面である。
【図５】本発明の製造方法により製造された抵抗性チップの作用を説明する図面である。
【符号の説明】
【００４３】
３０    抵抗性チップ
３１    シリコン基板
３２    第１電極半導体領域
３３    第１マスク膜
３３ａ  第１マスク膜
３３ｂ  第１マスク膜
３３ｃ  第３マスク膜
３４    第２電極半導体領域
３５    第２マスク膜
３５ａ  第２マスク膜
３５ｂ  第２マスク膜
３６    抵抗領域
３７    感光剤層
３８    マスク
４０    フォトマスク
４１    感光剤層
４１ａ  感光剤層
４１ａ  感光剤層
４２    カンチレバー
４４    絶縁層
４６    金属電極
５０    抵抗性チップ
５２    第１電極半導体領域
５４    第２電極半導体領域
５６    抵抗領域
５７    表面電荷
５８    本体
６８    空乏領域
６８    抵抗領域
Ｗ’    幅
【図１】
2006066064.tif 000003
【図２】
2006066064.tif 000004
【図３Ａ】
2006066064.tif 000005
【図３Ｂ】
2006066064.tif 000006
【図３Ｃ】
2006066064.tif 000007
【図３Ｄ】
2006066064.tif 000008
【図３Ｅ】
2006066064.tif 000009
【図３Ｆ】
2006066064.tif 000010
【図３Ｇ】
2006066064.tif 000011
【図３Ｈ】
2006066064.tif 000012
【図３Ｉ】
2006066064.tif 000013
【図３Ｊ】
2006066064.tif 000014
【図３Ｋ】
2006066064.tif 000015
【図３Ｌ】
2006066064.tif 000016
【図３Ｍ】
2006066064.tif 000017
【図４】
2006066064.tif 000018
【図５】
2006066064.tif 000019