(57)【要約】【課題】  溶液プロセスによりC60薄膜を作製した有機FETは、真空プロセスで作製した場合に比べてFETの低コスト化および大面積化が可能である。しかしながら、その電子移動度は、真空蒸着法により作製したFETに比べ約２桁低い。その原因として、薄膜の結晶性が低いことや有機溶媒、酸素、水などの電子輸送の妨げになる残留物の存在が上げられる。本願発明の課題は、溶液プロセスを用いても高い電子移動度を示す有機FETを提供することである。【解決手段】  長鎖アルキル基を有するC60誘導体からなる結晶性の高いn型有機半導体を備えていることを特徴とする電界効果型トランジスタ。溶液プロセスにより結晶性の高い有機半導体層を形成し、さらにこれを熱処理して電子移動度を向上させたことを特徴とする電界効果型トランジスタの製造方法。【選択図】  図１
2006060169.tif 000002
【特許請求の範囲】
【請求項１】
溶液プロセスにより形成された結晶性の高い有機半導体層を備えていることを特徴とする電界効果型トランジスタ。
【請求項２】
長鎖アルキル基を有するC60誘導体からなる結晶性の高いn型有機半導体を備えていることを特徴とする電界効果型トランジスタ。
【請求項３】
長鎖アルキル基を有するC60誘導体からなる結晶性の高いn型有機半導体を備えていることを特徴とする請求項１記載の電界効果型トランジスタ。
【請求項４】
溶液プロセスにより結晶性の高い有機半導体層を形成し、さらにこれを熱処理して電子移動度を向上させたことを特徴とする電界効果型トランジスタの製造方法。
【請求項５】
長鎖アルキル基を有するC60誘導体からなる結晶性の高いn型有機半導体を形成し、さらにこれを熱処理して電子移動度を向上させたことを特徴とする電界効果型トランジスタの製造方法。
【請求項６】
長鎖アルキル基を有するC60誘導体からなる結晶性の高いn型有機半導体を形成し、さらにこれを熱処理して電子移動度を向上させたことを特徴とする請求項４記載の電界効果型トランジスタの製造方法。
【請求項７】
有機半導体層を形成した後、真空中、５０〜２００°Ｃの温度で熱処理することを特徴とする請求項４〜６のいずれかに記載の電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、溶液プロセスにより形成された結晶性の高いn型有機半導体、特にC60に代表されるフラーレンを用いた有機電界効果型トランジスタ（以下、FETと略称する）及びその製造方法に関するものである。
【背景技術】
【０００２】
C60に代表されるフラーレンを用いた有機FETは、高いn型特性を示すことが知られている。真空蒸着法によりC60薄膜を作製したFETの電子移動度は、0.56cm2/VsとアモルファスシリコンFETの値（〜1cm2/Vs）とほぼ同レベルにある（非特許文献１参照）。
また、C60以外のn型有機FETでは、ペリレン誘導体PTCDI-C8Hを用いたFETが、移動度0.6cm2/Vsを示すことが報告されている（非特許文献２参照）。
【０００３】
これに対して、真空蒸着法に比べてより安価かつ簡便なプロセスとして、溶液プロセスによる有機FETの作製が注目されている。これまでに、C60を可溶化するために置換基を導入したC60誘導体[6,6]-phenyl C61-butyric acid methyl ester (PCBM)を用いて、スピンコート法により作製した有機FETが報告されている。しかし、その電子移動度は、0.0035cm2/Vsと真空蒸着法により作製したFETに比べ約２桁低い（非特許文献３参照）。
【０００４】
また、C60以外のn型有機FETでは、はしご状高分子BBLを用いたFETが、移動度0.03-0.05cm2/Vsを示すことが報告されている（非特許文献４参照）。尚、上記に示した電子移動度の値は、飽和領域から算出した値である。
【非特許文献１】“Fabrication and characterization of C60 thin-filmtransistors with high field-effect mobility” S. Kobayashi et al.著、 AppliedPhysics Letters, Vol.82, No.25, p4581-p4583, (2003)
【非特許文献２】“N-type organic thin-film transistor with high field-effect mobilitybased on a N,N’-dialkyl-3,4,9,10-perylene tetracarboxylic diimide derivative”Patrick R. L. Malenfant et al.著、 Applied Physics Letters, Vol.80, No.14,p2517-p2519, (2002)
【非特許文献３】“Solution-Processed Organic n-Type Thin-Film Transistors” ChristophWaldauf et al.著、 Advanced Materials, Vol.15, No.24, p2084-p2088, (2003)
【非特許文献４】“High Electron Mobility in Ladder Polymer Field-Effect Transistors”Amit Babel et al.著、 Journal of the American Chemical Society, Vol.125, No.45,p13656-p13657, (2003)
【発明の開示】
【発明が解決しようとする課題】
【０００５】
溶液プロセスによりC60薄膜を作製した有機FETは、真空プロセスで作製した場合に比べてFETの低コスト化および大面積化が可能である。しかしながら、その電子移動度は、真空蒸着法により作製したFETに比べ約２桁低い。
その原因として、薄膜の結晶性が低いことや有機溶媒、酸素、水などの電子輸送の妨げになる残留物の存在が上げられる。
本願発明の課題は、溶液プロセスを用いても高い電子移動度を示す有機FETを提供することである。
【課題を解決するための手段】
【０００６】
本発明者は、上記の課題を解決するため、鋭意研究を重ねた結果、特に長鎖アルキル基を有するC60誘導体をn型有機半導体として用いることにより、溶液プロセスを用いても結晶性の高い薄膜が形成可能であり、高電子移動度を示す有機FETを提供することができることが分かった。
また、作製した薄膜を真空中で加熱処理することにより、電子輸送の妨げになる有機溶媒、酸素、水などの残留物の除去や薄膜の結晶性を向上させることが分かった。
以上から、本願発明は、下記１）〜７）を提供するものである。
１）溶液プロセスにより形成された結晶性の高い有機半導体層を備えていることを特徴とする電界効果型トランジスタ。２）長鎖アルキル基を有するC60誘導体からなる結晶性の高いn型有機半導体を備えていることを特徴とする電界効果型トランジスタ。３）長鎖アルキル基を有するC60誘導体からなる結晶性の高いn型有機半導体を備えていることを特徴とする上記１）記載の電界効果型トランジスタ。４）溶液プロセスにより結晶性の高い有機半導体層を形成し、さらにこれを熱処理して電子移動度を向上させたことを特徴とする電界効果型トランジスタの製造方法。５）長鎖アルキル基を有するC60誘導体からなる結晶性の高いn型有機半導体を形成し、さらにこれを熱処理して電子移動度を向上させたことを特徴とする電界効果型トランジスタの製造方法。６）長鎖アルキル基を有するC60誘導体からなる結晶性の高いn型有機半導体を形成し、さらにこれを熱処理して電子移動度を向上させたことを特徴とする上記４）記載の電界効果型トランジスタの製造方法。７）有機半導体層を形成した後、真空中、５０〜２００°Ｃの温度で熱処理することを特徴とする上記４）〜６）のいずれかに記載の電界効果型トランジスタの製造方法。
【発明の効果】
【０００７】
本発明により、溶液プロセスを用いても結晶性の高い薄膜が形成可能であり、高電子移動度を示す有機FETが提供できる。したがって、n型有機FETの低コスト化および大面積化が可能であるという著しい効果を有する。
【発明を実施するための最良の形態】
【０００８】
次に、本発明の実施の形態について、図面を参照して詳細に説明する。
図１に、一般的な電界効果型トランジスタ素子構造の断面図を示す。図１(a)の構造は、ゲート絶縁膜３上にn型有機半導体層４があり、その上にソース電極５およびドレイン電極６を有するものである。
図１(b)の構造は、ゲート絶縁膜３上にソース電極５およびドレイン電極６があり、その上にn型有機半導体層４を有するものである。
図１(c)の構造は、基板１上にn型有機半導体層４があり、その上にソース電極５およびドレイン電極６、ゲート絶縁膜３、ゲート電極２を有するものである。
本発明は、n型有機半導体層４として、溶液プロセスにより結晶性の高い有機半導体層形成する。この結晶性の高いn型有機半導体として、長鎖アルキル基を有するC60誘導体が有効である。
この長鎖アルキル基を有するC60誘導体の分子構造を[化１]に示す。アルキル鎖（鎖長n=4-20）がフェニル基のオルト、メタ、パラ位を介してピロリジン骨格を有するC60誘導体に付加している。主な合成法は、”Studies on Structures and Properties of Long Alkyl Chain-linked C60 Cast Films” 近松真之博士学位論文（2001年  東京都立大学）に掲載されている。
【０００９】
【化１】
2006060169.tif 000003
【００１０】
n型有機半導体層４は、スピンコート法、キャスト法、デッピング法などの溶液プロセスにより作製する。溶媒は、クロロホルム、ジクロロメタン、二硫化炭素、トルエン、キシレン、ジクロロベンゼン、トリクロロベンゼンなどを用いることができる。上記n型有機半導体層の形成方法は代表的な例を述べているものであって、層の形成方法（被覆方法）は、これらに限定されるものではない。
ソース電極５およびドレイン電極６は、真空蒸着法、スパッタ法などにより形成する。電極用の金属としては、金、銀、白金、クロム、アルミニウム、インジウム、アルカリ金属（Li, Na, K, Rb, Cs）、アルカリ土類金属（Mg, Ca, Sr, Ba）などを用いることができる。電極材も同様に、これらに制限されるものではない。
基板１は、シリコン基板、ガラス基板や、ポリエチレンテレフタラート（ＰＥＴ）に代表されるプラスチック基板を用いることができる。基板材も同様に、これらに制限されるものではない。
ゲート電極２は、ｐドープシリコン、nドープシリコン、インジウム・錫酸化物（ＩＴＯ）や、化学ドーピングにより高い導電性を示すポリチオフェン系、ポリアニリン系などの高分子や、金、銀、白金、クロムなどの金属を用いることができる。ゲート電極材も同様に、これらに制限されるものではない。
ゲート絶縁膜３は、絶縁性および誘電率の高いものが望まれる。例えば、酸化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化タンタルなどの無機物や、ポリビニルアルコール、ポリビニルフェノール、ポリメチルメタクリレート、シアノエチルプルランなどの有機物を用いることができる。ゲート絶縁材も同様に、これらに制限されるものではない。
【００１１】
上記溶液プロセスにより結晶性の高い有機半導体層を形成した後、さらにこれを熱処理して電子移動度を向上させることができる。加熱処理の条件としては、真空中、５０〜２００°Ｃの温度で熱処理することが望ましい。熱処理時間は、通常１時間から２０時間の範囲とする。
この熱処理条件は、通常の生産工程で効率的な範囲のものであり、本発明は必ずしもこれらの条件に制限されるものではない。必要に応じて、この熱処理条件を変更（上記範囲外と）することもできる。
【実施例】
【００１２】
本発明の実施例を具体的に説明する。なお、以下に示す実施例又は比較例は、本発明の理解を容易にするためのものであり、本発明はこれらの実施例又は比較例に制限されるものではない。すなわち、本発明の技術思想の範囲内での変形、他の実施態様又は実施例は、全て本発明に含まれるものである。
【００１３】
（実施例１）
図２に、実施例１で説明する電界効果型トランジスタ素子構造の断面図を示す。まず、素子の作成法を説明する。
厚さ300nmのシリコン酸化膜８のついたｐドープシリコン基板７をヘキサメチルジシラザン（HMDS）に約１時間浸した。その後、基板をクロロホルムで約２０分超音波洗浄した。尚、ｐドープシリコン基板７は、基板とゲート電極を兼ねている。
[化２]に示すC60MC12をクロロホルムに溶かし、10mg/mlの濃度に調整した。C60MC12は、鎖長12のアルキル鎖がフェニル基のメタ位を介してピロリジン骨格を有するC60誘導体に付加した化合物である。
【００１４】
【化２】
2006060169.tif 000004
【００１５】
この溶液を、HMDS処理したシリコン酸化膜８上にスピンコートし、C60誘導体層９を作成した。スピンコートの条件は、500rpm-5sec, 2000rpm-60secである。その後、C60誘導体層９の上に、金を真空蒸着しソース電極１０、ドレイン電極１１とした。
チャネル幅、チャネル長は、それぞれ５ｍｍ、２０μｍである。その後、大気中で銀ペーストを用いて金線と結線し、クライオスタット中で真空に引きながら室温でトランジスタ特性の評価を行った。真空度は、10-6〜10-7 Torr程度である。
【００１６】
図３に、熱処理前のドレイン電流−ドレイン電圧特性を示す。正のゲート電圧をかけるに従い、ドレイン電流が増強するnチャネル−エンハンスメント型の特性が得られた。この素子を真空中にて100°Cで12時間加熱した。
図４に、熱処理後に室温で測定した素子のドレイン電流−ドレイン電圧特性を示す。熱処理前のドレイン電流が、VD=50V, VG=70Vの時、90μAであったのに対し、熱処理後は160μAと大きく増加した。
これは、作製した薄膜を真空中で加熱処理することにより、電子輸送の妨げになる有機溶媒、酸素、水などの残留物の除去や薄膜の結晶性の向上が図れた為である。
【００１７】
飽和領域（VD=50V）のドレイン電流から算出した電子移動度は、熱処理前と熱処理後でそれぞれ0.049cm2/Vs, 0.067cm2/Vsであり、熱処理により移動度が向上した。この移動度の値は、溶液プロセスにより作製したn型有機FETの報告例の中で、最高値である。
熱処理後のしきい電圧、オン/オフ比は、26.1V、1.6×105であり、熱処理前のそれぞれの値（30.6V、1×105）に比べ、しきい電圧は減少し、オン/オフ比は増加した。
【００１８】
図５に、C60誘導体層９（C60MC12）のX線回折図を示す。鋭い回折ピークが観測されたことから、C60誘導体層９（C60MC12）は、結晶性の膜であることが明らかになった。
ブラックの式より算出された面間隔は、2.3nmである。この結果とC60MC12の分子構造より、C60部位が面内で二次元配列化しているものと考えられる。
【００１９】
（比較例１）
比較例１は、実施例１の断面図でC60誘導体層９に、[化３]に示す[6,6]-PCBMを用いたものである。それ以外の作成条件は、実施例１と同様である。
【００２０】
【化３】
2006060169.tif 000005
【００２１】
真空中で測定後、素子を真空中にて100°Cで12時間加熱した。図６に熱処理後に室温で測定した素子のドレイン電流−ドレイン電圧特性を示す。
電子移動度、しきい電圧、オン/オフ比は、それぞれ、0.023cm2/Vs、27.3V、7×104である。電子移動度およびオン/オフ比の値が、実施例１の値（0.067cm2/Vs、1.6×105）と比べ大きく劣っていた。これによって、本発明の素子が、優れたn型有機FETであることが実証された。
図７に、C60誘導体層９（[6,6]-PCBM）のX線回折図を示す。回折ピークが観測されなかったことから、C60誘導体層９（[6,6]-PCBM）はアモルファス膜であることが明らかになった。
このことから、実施例１において、C60誘導体層９（C60MC12）が、C60部位の二次元配列化した結晶性の膜であるために、優れたn型有機FET特性を示すことが明らかになった。
【００２２】
（実施例２）
実施例２は、実施例１の断面図でC60誘導体層９に、［化４］に示されるC60MC8を用いたものである。それ以外の作成条件は、実施例１と同様である。素子を真空中にて100℃で12時間加熱後に室温で測定した。
電子移動度、しきい電圧、オン/オフ比は、それぞれ、0.074cm2/Vs、31.7V、1.1×105であった。電子移動度は、実施例１よりも高い値を示した。
C60誘導体層９（C60MC8）のX線回折測定を行ったところ、鋭い回折ピークが観測されたことから、C60誘導体層９（C60MC8）は、結晶性の膜であることが明らかになった。
【００２３】
【化４】
2006060169.tif 000006
【００２４】
（実施例３）
実施例３は、実施例１の断面図でC60誘導体層９に、［化５］に示されるC60MC16を用いたものである。それ以外の作成条件は、実施例１と同様である。
素子を真空中にて100°Cで12時間加熱後に室温で測定した。電子移動度、しきい電圧、オン/オフ比は、それぞれ、0.028cm2/Vs、25.4V、7×103であった。
C60誘導体層９（C60MC16）のX線回折測定を行ったところ、鋭い回折ピークが観測されたことから、C60誘導体層９（C60MC16）は、結晶性の膜であることが明らかになった。
【００２５】
【化５】
2006060169.tif 000007
【産業上の利用可能性】
【００２６】
本発明のn型有機FETは、液晶ディスプレイ、電子ペーパー、有機エレクトロルミネッセンス（EL）ディスプレイなどのフラットパネルディスプレイをアクティブマトリックス駆動するための薄膜トランジスタとして利用可能である。
また、本発明のn型有機FETをp型有機FETと同一基板上に溶液プロセスで作製することにより、安価かつ簡便なプロセスの相補型MOS（CMOS）回路として有用である。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施の形態を示す断面図である。
【図２】実施例１の断面図である。
【図３】実施例１の熱処理前のドレイン電流−ドレイン電圧特性を示す図である。
【図４】実施例１の熱処理後のドレイン電流−ドレイン電圧特性を示す図である。
【図５】実施例１のX線回折図である。
【図６】比較例１の熱処理後のドレイン電流−ドレイン電圧特性を示す図である。
【図７】比較例１のX線回折図である。
【符号の説明】
【００２８】
１  基板
２  ゲート電極
３  ゲート絶縁膜
４  n型有機半導体層
５  ソース電極
６  ドレイン電極
７  ｐドープシリコン基板
８  シリコン酸化膜
９  C60誘導体層
１０  ソース電極（金電極）
１１  ドレイン電極（金電極）
【図１】
2006060169.tif 000008
【図２】
2006060169.tif 000009
【図３】
2006060169.tif 000010
【図４】
2006060169.tif 000011
【図５】
2006060169.tif 000012
【図６】
2006060169.tif 000013
【図７】
2006060169.tif 000014