(57)【要約】【課題】試料にダメージを加えることなく、試料の評価を高分解能かつ高精度で行うことができる半導体評価方法及び半導体評価装置を提供する。【解決手段】半導体基板と、半導体基板の第１の面側に形成された半導体素子と、半導体素子を覆うように形成された絶縁層とを有する半導体装置より成る試料１２を、走査型プローブ顕微鏡を用いて評価する半導体評価方法であって、試料の絶縁層が形成されている側が試料台３６に接するように、試料台上に試料を固定する第１のステップと、半導体基板の第２の面側を研磨することにより、半導体基板の厚さを所定の厚さまで薄くする第２のステップと、走査型プローブ顕微鏡の探針２２に電圧を印加し、探針を半導体基板の第２の面側に接触させ、探針を流れる電流を測定する第３のステップとを有している。【選択図】  図１
2006073604.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板の第１の面側に形成された半導体素子と、前記半導体素子を覆うように形成された絶縁層とを有する半導体装置より成る試料を、走査型プローブ顕微鏡を用いて評価する半導体評価方法であって、
前記試料の前記絶縁層が形成されている側が試料台に接するように、前記試料台上に前記試料を固定する第１のステップと、
前記半導体基板の第２の面側を研磨することにより、前記半導体基板の厚さを所定の厚さまで薄くする第２のステップと、
前記走査型プローブ顕微鏡の探針に電圧を印加し、前記探針を前記半導体基板の前記第２の面側に接触させ、前記探針を流れる電流を測定する第３のステップと
を有することを特徴とする半導体評価方法。
【請求項２】
請求項１記載の半導体評価方法において、
前記第２のステップでは、測定対象となる前記半導体素子が形成されている領域の前記半導体基板の厚さを、部分的に薄くする
ことを特徴とする半導体評価方法。
【請求項３】
請求項１又は２記載の半導体評価方法において、
前記第２のステップでは、測定対象となる前記半導体素子が形成されている領域の前記半導体基板の厚さが１μｍ以下になるまで、前記半導体基板の厚さを薄くする
ことを特徴とする半導体評価方法。
【請求項４】
請求項１乃至３のいずれか１項に記載の半導体評価方法において、
前記試料は、前記半導体素子の各部にそれぞれ電気的に接続され、前記半導体基板の前記第２の面側に露出する複数の導体プラグを更に有し、
前記複数の導体プラグを介して、前記半導体素子の前記各部に電圧が印加される
ことを特徴とする半導体評価方法。
【請求項５】
半導体基板と、前記半導体基板の第１の面側に形成された半導体素子と、前記半導体素子を覆うように形成された絶縁層とを有する半導体装置より成る試料を、走査型プローブ顕微鏡を用いて評価する半導体評価装置であって、
前記走査型プローブ顕微鏡の探針に電圧を印加する電圧印加手段と、
所定の厚さまで薄くした前記半導体基板の前記第２の面側に前記探針を接触させ、前記探針を流れる電流を測定する電流測定手段と
を有することを特徴とする半導体評価装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体評価方法及び半導体評価装置に係り、特に試料を高分解能かつ高精度で評価し得る半導体評価方法及び半導体評価装置に関する。
【背景技術】
【０００２】
従来より、半導体装置の電気的特性の評価が、以下のようにして行われてきた。
【０００３】
図１６は、従来の半導体装置の評価方法を示す断面図である。
【０００４】
まず、評価対象となる半導体装置を用意する。
【０００５】
例えばシリコンより成る半導体基板１５４上には、ゲート絶縁膜１５６を介してゲート電極１５８が形成されている。ゲート電極１５８は、例えば、ポリシリコン膜１５８ａと金属膜１５８ｂとを順次積層して成る積層膜により構成されている。
【０００６】
ゲート電極１５８の側壁部分には、サイドウォール絶縁膜１６０が形成されている。サイドウォール絶縁膜１６０が形成されたゲート電極１５８の両側の半導体基板１５４内には、ソース／ドレイン拡散層１６２が形成されている。こうして、ゲート電極１５８とソース／ドレイン拡散層１６２とを有するトランジスタ１６４が構成されている。
【０００７】
半導体基板１５４上には、トランジスタ１６４を覆うように層間絶縁膜１６６が形成されている。層間絶縁膜１６６には、導体プラグ１６８及び配線１７０が埋め込まれている。層間絶縁膜１６６上には、電極パッド１７２が形成されている。電極パッド１７２は、導体プラグ１６８及び配線１７０を介して、トランジスタ１６４のゲート電極１５８又はソース／ドレイン拡散層１６２に電気的に接続されている。層間絶縁膜１６６上には保護膜１６７が形成されている。電極パッド１７２は、保護膜１６７から露出している。
【０００８】
半導体装置を評価する際には、半導体検査装置のプローブ１２２を電極パッド１７２に接触させ、導体プラグ１６８及び配線１７０を介して、トランジスタ１６４等に電圧を印加する。そして、複数のトランジスタ１６４等より成る電気回路の特性が半導体検査装置により測定される。
【０００９】
しかしながら、図１６に示すような半導体装置の評価方法では、電気回路としての特性を測定するため、トランジスタ１６４の特性を単体で評価することはできなかった。
【００１０】
ここで、半導体基板１５４上にトランジスタ１６４のみを形成した状態で、トランジスタ１６４の評価を行うことも考えられる。しかし、実際の半導体装置では、トランジスタ１６４を形成した後に、様々な成膜プロセス、熱処理等が行われる。このため、半導体基板１５４上にトランジスタ１６４のみを形成した段階におけるトランジスタ１６４の特性と、実際に製造された半導体装置におけるトランジスタ１６４の特性とでは、大きく異なってしまう場合が多い。従って、完成した後の半導体装置に対して評価を行うことが極めて重要である。
【００１１】
完成した後の半導体装置に対しての評価方法としては、以下のような評価方法が提案されている。図１７は、提案されている半導体評価方法を示す工程図である。
【００１２】
まず、完成した半導体装置より成る試料１１２を用意する（図１６参照）。
【００１３】
次に、機械的研磨等により、電極パッド１７２、配線１７０等を除去する（図１７（ａ）参照）。
【００１４】
次に、層間絶縁膜１６６をエッチング除去する（図１７（ｂ）参照）。
【００１５】
次に、導体プラグ１６８及びゲート電極１５８を選択的にエッチング除去する（図１７（ｃ）参照）。
【００１６】
こうして、測定対象となる試料が作成される。
【特許文献１】特開２００２−３２３４３１号公報
【特許文献２】特開２０００−２１９４１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、提案されている評価方法では、ゲート電極１５８を選択的にエッチングする際に、ゲート絶縁膜１５６にダメージが加わってしまっていた。また、提案されている評価方法では、配線１７０等を研磨する際に、トランジスタ１６４までもが研磨されてしまうのを防止すべく、試料１１２の表面を光学顕微鏡等により頻繁に確認しなければならなかった。また、エッチングを行う際には、エッチング液、エッチングガス、エッチング条件等を最適化しなければならなかった。このため、提案されている評価方法は、試料の作成自体が容易ではなく、試料の作成に長時間を要してしまっていた。また、上記のようにして作成された試料は、表面に大きな凹凸が形成されてしまうため、ＳＰＭ（Scanning Probe Microscope、走査型電子顕微鏡）等を用いた評価を行うのには適していなかった。
【００１８】
本発明の目的は、試料にダメージを加えることなく、試料の評価を高分解能かつ高精度で行うことができる半導体評価方法及び半導体評価装置を提供することにある。
【課題を解決するための手段】
【００１９】
本発明の一観点によれば、半導体基板と、前記半導体基板の第１の面側に形成された半導体素子と、前記半導体素子を覆うように形成された絶縁層とを有する半導体装置より成る試料を、走査型プローブ顕微鏡を用いて評価する半導体評価方法であって、前記試料の前記絶縁層が形成されている側が試料台に接するように、前記試料台上に前記試料を固定する第１のステップと、前記半導体基板の第２の面側を研磨することにより、前記半導体基板の厚さを所定の厚さまで薄くする第２のステップと、前記走査型プローブ顕微鏡の探針に電圧を印加し、前記探針を前記半導体基板の前記第２の面側に接触させ、前記探針を流れる電流を測定する第３のステップとを有する半導体評価方法が提供される。
【００２０】
本発明の他の観点によれば、半導体基板と、前記半導体基板の第１の面側に形成された半導体素子と、前記半導体素子を覆うように形成された絶縁層とを有する半導体装置より成る試料を、走査型プローブ顕微鏡を用いて評価する半導体評価装置であって、前記走査型プローブ顕微鏡の探針に電圧を印加する電圧印加手段と、所定の厚さまで薄くした前記半導体基板の前記第２の面側に前記探針を接触させ、前記探針を流れる電流を測定する電流測定手段とを有する半導体評価装置が提供される。
【発明の効果】
【００２１】
本発明によれば、半導体基板の裏面側を研磨することにより半導体基板の厚さを極めて薄くし、プローブに電圧を印加した状態で、半導体基板の裏面側にプローブを接触させ、プローブを走査させることにより、試料に対する測定を行う。半導体基板の厚さが極めて薄いため、プローブから半導体基板内に流れ込む電子が、極めて狭い領域に集中した状態でトランジスタ側に流入する。このため、本発明によれば、高分解能かつ高精度で測定することができる。しかも、研磨するのは半導体基板の裏面側であるため、半導体基板の表面側に形成されたトランジスタ等にダメージを加えることもない。従って、本発明によれば、試料にダメージを加えることなく、高分解能かつ高精度で試料を評価することができる。
【００２２】
しかも、本発明によれば、電流像とともにＡＦＭ像も取得するため、ＡＦＭ像と電流像とを対応するように表示させることができる。従って、本発明によれば、測定結果をデバイス開発における有力な指針として容易に利用することが可能となる。
【発明を実施するための最良の形態】
【００２３】
［第１実施形態］
本発明の第１実施形態による半導体評価装置及び半導体評価方法を図１乃至図１０を用いて説明する。図１は、本実施形態による半導体評価装置を示す概略図である。
【００２４】
まず、本実施形態による半導体評価装置について図１を用いて説明する。
【００２５】
本実施形態による半導体評価装置は、走査型電子顕微鏡（ＳＰＭ、Scanning Probe Microscope）を用いた半導体評価装置であって、プローブ２２に電圧を印加する電圧印加手段２１と、所定の厚さまで薄くした半導体基板５４（図７、図８参照）の裏面側にプローブ２２を接触させ、プローブ２２を流れる電流を測定する電流測定手段２４、２６とを有するものである。
【００２６】
図１に示すように、本実施形態による半導体評価装置は、主として、半導体評価装置全体を制御するとともに所定の処理を行う処理部１０と、試料１２をＸ−Ｙ方向に走査するＸ−Ｙステージ１４と、圧電素子（図示せず）を用いて導電性のカンチレバー１６をＺ方向に移動させるスキャナ１８と、スキャナ１８の圧電素子に印加される電圧に基づいてＡＦＭ（Atomic Force Microscope、原子間力顕微鏡）像を生成するＡＦＭ像生成部２０と、試料１２にバイアス電圧Ｖｂｉａｓを印加するための電源２１と、プローブ２２に流れる電流を増幅するアンプ２４と、アンプ２４により増幅された信号に基づいて電流像を生成する電流像生成部２６と、ＡＦＭ像と電流像とを対応させて表示する表示部２８とを有している。
【００２７】
処理部１０は、例えばコンピュータにより構成されている。
【００２８】
処理部１０には、記憶部３０が接続されている。記憶部３０には、測定結果等の様々なデータが一時的又は継続的に記憶される。記憶部３０は、例えばハードディスクやＲＡＭ等により構成することができる。記憶部３０には、処理部１０に所定の処理や制御を行わせるためのプログラムがインストールされている。
【００２９】
処理部１０には、操作者が命令を入力するための入力部３２が接続されている。入力部３２は、例えば、キーボードやマウス等により構成することができる。
【００３０】
処理部１０には、Ｘ−Ｙ走査回路３４が接続されている。Ｘ−Ｙ走査回路３４は、処理部１０から出力されるＸＹ座標に関する信号に基づいて、Ｘ−Ｙステージ１４を制御するための信号を出力する。
【００３１】
Ｘ−Ｙステージ１４上には、試料１２を支持する試料台３６が載置される。Ｘ−Ｙステージ１４は、Ｘ−Ｙ走査回路３４から出力される信号に基づいて、試料台３６をＸ−Ｙ方向に適宜移動させる。
【００３２】
試料台３６の材料としては、自然光又はレーザ光を透過する透明な材料が用いられる。試料台３６の材料として透明な材料を用いるのは、後述するように、光学顕微鏡を用いて等厚干渉縞を観察する際に、試料台３６を介して試料１２に光を入射させる必要があるためである。
【００３３】
試料台３６には、電極３８が埋め込まれている。電極３８は、バイアス電圧Ｖｂｉａｓを試料１２に印加するためのものである。試料１２は、例えば導電性の接着剤７６（図８参照）を用いて試料台３６に固定されている。試料１２のうちの試料台３６に対向する面には、トランジスタ６４（図８参照）等に接続された電極パッド７２（図８参照）が形成されている。電極パッド７２は、導電性の接着剤７６及び電極３８を介して、電源２１のプラス側に電気的に接続される。こうして、バイアス電圧Ｖｂｉａｓが試料１２に印加されるようになっている。
【００３４】
スキャナ１８は、圧電素子（図示せず）と、圧電素子により駆動されるアクチュエータ４０とを有している。アクチュエータ４０には、導電性のカンチレバー１６が取り付けられている。圧電素子に印加される電圧に応じてアクチュエータ４０がＺ方向に移動され、アクチュエータ４０の移動に伴ってカンチレバー１６がＺ方向に移動する。
【００３５】
導電性のカンチレバー１６の先端部の下面側には、導電性のプローブ（探針）２２が設けられている。試料１２に対して測定を行う際には、導電性のプローブ２２の先端を試料１２に接触させながら測定を行う。
【００３６】
カンチレバー１６の先端部の上面側には、ミラー４２が設けられている。ミラー４２の上方には、レーザ光源４４が設けられている。レーザ光源４４から出射されるレーザ光は、ミラー４２により反射され、検出器４６に入射される。
【００３７】
検出器４６は、検出面におけるレーザ光が入射される位置を検出するものである。プローブ２２をＸ−Ｙ方向に走査させると、プローブ２２が接触している試料１２表面の凹凸に応じて、カンチレバー１６の反り具合が変化し、ミラー４２の傾斜角が変化する。ミラー４２の傾斜角が基準の角度に対して変化すると、ミラー４２の傾斜角に応じて、検出器４６の検出面に入射されるレーザ光の位置も変化する。検出器４６は、検出面におけるレーザ光の入射位置に基づいた信号を出力する。
【００３８】
検出器４６から出力される信号は、サーボ回路（フィードバックループ回路）４８に入力される。サーボ回路４８は、検出器４６から出力される信号に基づき、検出器４６の検出面に入射されるレーザ光の位置が基準の位置となるように、スキャナ１８の圧電素子に印加する電圧を変化させる。
【００３９】
圧電素子は、サーボ回路により印加される電圧に応じて、アクチュエータ４０をＺ方向に駆動する。具体的には、圧電素子は、ミラー４２の傾斜角が基準の傾斜角に戻るようにアクチュエータ４０をＺ方向に駆動する。プローブ２２の先端が接触している試料１２の表面の高さが基準の高さより高い場合には、プローブ２２の先端が接触している試料１２の表面の高さに応じた電圧が圧電素子に印加され、プローブ２２の先端が接触している試料１２の表面の高さに応じた位置にアクチュエータ４０が移動する。また、プローブ２２の先端が接触している試料１２の表面の高さが基準の高さより低い場合には、プローブ２２の先端が接触している試料１２の表面の高さに応じた電圧が圧電素子に印加され、プローブ２２の先端が接触している試料１２の表面の高さに応じた位置にアクチュエータ４０が下方に移動する。このように、圧電素子に印加される電圧は、プローブ２２の先端が接触している試料１２の表面の高さに応じた電圧となる。
【００４０】
サーボ回路４８からスキャナ１８の圧電素子に入力される電圧信号は、ＡＦＭ像を生成するためのＡＦＭ像生成部２０にも入力される。スキャナ１８の圧電素子に印加される電圧は、プローブ２２の先端が接触している試料１２の表面の高さに応じた電圧であるため、ＡＦＭ像生成部２０は、スキャナ１８の圧電素子に印加される電圧信号に基づいて、プローブ２２の先端が接触している試料１２の表面の高さを求めることができる。また、プローブ２２の先端が位置しているＸＹ座標に関する情報が、処理部１０からＡＦＭ像生成部２０に入力される。ＡＦＭ像生成部２０は、プローブ２２の先端が接触している試料１２の表面の高さに関するデータと、プローブ２２の先端が位置しているＸＹ座標に関する情報とに基づいて、ＡＦＭ像を生成する。
【００４１】
電源２１は、試料１２にバイアス電圧Ｖbiasを印加するためのものである。電源２１のプラス側は、配線５０、電極３８及び導電性接着剤７６を介して試料１２に設けられた電極パッド７２に電気的に接続される。電源２１のマイナス側は、接地電位ＧＮＤに接続されている。
【００４２】
導電性のカンチレバー１６は、配線５２を介してアンプ２４の入力端子のプラス側に接続されている。アンプ２４の入力端子のマイナス側は、接地電位ＧＮＤに接続されている。
【００４３】
プローブ２２及び導電性カンチレバー１６には、プローブ２２が接触している部分の電気的特性に応じた電流が流れる。プローブ２２及び導電性カンチレバー１６に流れる電流は、アンプ２４により増幅される。
【００４４】
アンプ２４により増幅された信号は、電流像生成部２６に入力される。電流像生成部２６に入力される信号は、プローブ２２及びカンチレバー１６を流れる電流に応じた信号である。電流像生成部２６は、電流像生成部２６に入力される信号に基づいて、プローブ２２及びカンチレバー１６に流れる電流を求めることができる。また、プローブ２２の先端が位置しているＸＹ座標に関する情報が、処理部１０から電流像生成部２６に入力される。電流像生成部２６は、プローブ２２等に流れる電流に関するデータと、プローブ２２が位置しているＸＹ座標に関する情報とに基づいて、電流像を生成する。なお、電流像とは、試料の各箇所において測定される電流の分布を画像として表したものである。
【００４５】
ＡＦＭ像生成部２０により生成されたＡＦＭ像に関するデータは、処理部１０に入力される。また、電流像生成部２６により生成された電流像に関するデータも、処理部１０に入力される。
【００４６】
処理部１０は、ＡＦＭ像と電流像とを、表示器２８の表示画面に表示する。ＡＦＭ像と電流像とは同じＸＹ座標系に関連付けられているため、ＡＦＭ像に対応するように電流像を表示することが可能である。表示部２８は、例えばＣＲＴや液晶ディスプレイ等により構成されている。また、ＡＦＭ像や電流像は、プリンタ（図示せず）により印刷表示することも可能である。
【００４７】
こうして、本実施形態による半導体評価装置が構成されている。
【００４８】
次に、本実施形態による半導体評価方法を図２乃至図１０を用いて説明する。図２は、半導体基板上にトランジスタ等を形成した状態を示す断面図である。図３は、半導体基板の裏面側を研磨する方法を示す工程図である。図４は、試料を試料台に固定した状態を示す断面図である。図５は、半導体基板の厚さを薄くした状態を示す断面図である。図６は、半導体基板の厚さを薄くした状態を示す平面図及び断面図である。図６（ａ）は平面図であり、図６（ｂ）は図６（ａ）のＡ−Ａ′線断面図である。図７は、試料がセッティングされている状態を示す斜視図である。図８は、試料がセッティングされている状態を示す断面図である。
【００４９】
まず、図２に示すように、表面側（第１の面側）にトランジスタ等が形成された半導体基板５４を用意する。
【００５０】
半導体基板５４としては、例えばシリコン基板が用いられている。半導体基板５４の厚さは、例えば０．３ｍｍ以上である。半導体基板５４の表面側には、ゲート絶縁膜５６を介してゲート電極５８が形成されている。ゲート電極５８は、例えば、ポリシリコン膜５８ａと金属膜５８ｂとを順次積層して成る積層膜により構成されている。ゲート長は、例えば４０ｎｍ程度である。ゲート電極５８の側壁部分には、サイドウォール絶縁膜６０が形成されている。サイドウォール絶縁膜６０が形成されたゲート電極５８の両側の半導体基板５４内には、ソース／ドレイン拡散層６２が形成されている。こうして、ゲート電極５８とソース／ドレイン拡散層６２とを有するトランジスタ６４が構成されている。半導体基板５４上には、トランジスタ６４を覆うように層間絶縁膜６６が形成されている。層間絶縁膜６６には、導体プラグ６８及び配線７０が埋め込まれている。層間絶縁膜６６上には、電極パッド７２が形成されている。電極パッド７２は、導体プラグ６８及び配線７０を介して、トランジスタ６４のゲート電極５８又はソース／ドレイン拡散層６２に電気的に接続されている。層間絶縁膜６６上には保護膜６７が形成されている。電極パッド７２は、保護膜６７から露出している。
【００５１】
次に、図３（ａ）に示すように、透明な材料より成る試料台３６を用意する。試料台３６の材料として透明な材料を用いるのは、後述するように、光学顕微鏡により等厚干渉縞を観察する際に、試料台３６を介して試料１２に光を入射させる必要があるためである。透明な材料より成る試料台３６としては、例えば、ガラス板、石英板等を挙げることができる。
【００５２】
次に、試料台３６に貫通孔７４を形成する。
【００５３】
次に、貫通孔７４内に電極３８を埋め込む。電極３８は、バイアス電圧Ｖｂｉａｓを試料１２に印加するためのものである。
【００５４】
なお、試料台３６として、導電性を有する透明板を用いてもよい。導電性を有する透明板としては、例えば、表面にＩＴＯ膜が形成されたガラス板等を挙げることができる。試料台３６として導電性を有する透明板を用いれば、試料台３６に電極３８を埋め込むことなく、試料台３６を介して試料１２に電圧を印加することが可能となる。
【００５５】
次に、図３（ｂ）及び図４に示すように、導電性の接着剤７６を用いて、試料台３６上に試料１２を固定する。導電性の接着剤７６としては、透明な導電性接着剤を用いる。試料１２を試料台３６に接着する際には、半導体基板５４の表面側（第１の面側）、即ち、トランジスタ６４等が形成された側が、試料台３６に対向するようにする。導電性の接着剤７６を用いて試料１２を試料台３６に固定するため、電極３８が、導電性接着剤７６及び電極パッド７２等を介して、トランジスタ６４のゲート電極５８及びソース／ドレイン拡散層６２に電気的に接続される。
【００５６】
次に、図３（ｃ）に示すように、研磨布７８等を用いて半導体基板５４の裏面側（第２の面側）を研磨し（背面研磨）、半導体基板５４の厚さを薄くする。半導体基板５４の裏面側を研磨する際には、まず、粗研磨により半導体基板５４の厚さをある程度まで薄くし（粗研磨）、その後、ＣＭＰ法等により鏡面研磨を行う（仕上げ研磨）。仕上げ研磨を行うことにより、半導体基板５４の裏面側が十分に平坦な状態となる。
【００５７】
こうして、図３（ｄ）及び図５に示すように、半導体基板５４の厚さが薄くなる。試料１２の評価を高分解能かつ高精度に行うためには、半導体基板５４の厚さｔを極めて薄くすることが必要である。具体的には、半導体基板５４の厚さｔを１μｍ以下とすることが望ましい。
【００５８】
研磨により薄くした半導体基板５４の厚さｔは、光学顕微鏡を用いて等厚干渉縞を観察することにより求めることができる。等厚干渉縞とは、厚さが場所により変化している薄層の表裏面で反射された光による干渉縞のことである。等厚干渉縞では、同じ厚さの部分が同じ明るさとなる。等厚干渉縞を光学顕微鏡により観察する際に、試料台３６を介して試料１２に光を入射させるため、試料台３６は透明であることが必要である。
【００５９】
図６（ｂ）に示すように、半導体基板５４の縁部では、半導体基板５４の厚さｔ０は０μｍとなっている。半導体基板５４の縁部から中央部に向かって、半導体基板５４の厚さｔが徐々に厚くなっている。このような試料１２を光学顕微鏡で観察すると、図６（ａ）に示すような等厚干渉縞が観察される。従って、厚さが０μｍである半導体基板５４の縁部における厚さｔ０を基準とし、等厚干渉縞の数に基づいて、試料１２の各箇所における半導体基板５４の厚さｔを求めることが可能である。
【００６０】
こうして、研磨により薄くした半導体基板５４の厚さｔが確認される。
【００６１】
次に、図１に示すように、試料台３６をＸ−Ｙステージ１４上に載置する。試料台３６をＸ−Ｙステージ１４上に載置する際には、半導体基板５４の裏面側（第２の面側）が上側に位置するように、試料台３６を載置する。
【００６２】
次に、試料台３６に埋め込まれた電極３８から引き出された配線５０を、電源２１のプラス側に接続する。
【００６３】
次に、図１、図７及び図８に示すように、プローブ２２の位置合わせを行う。
【００６４】
こうして、試料１２に対して測定を行うための準備が完了する。
【００６５】
次に、試料１２に対しての測定を開始する。
【００６６】
試料１２に対しての測定を開始する際には、操作者（図示せず）が、試料の測定を開始すべき旨の命令を入力部３２から入力する。
【００６７】
処理部１０は、操作者による命令に基づいて、所定の処理を行う。具体的には、プローブ２２に電圧を印加した状態で、Ｘ−Ｙステージ１４を走査する。電流像生成部２６は、プローブ２２に流れる電流に応じた信号を、ＸＹ座標に関連付けて取得する。また、ＡＦＭ像生成部２０は、スキャナ１８の圧電素子に印加される電圧信号をＸＹ座標に関連付けて取得する。
【００６８】
なお、本願の特許請求の範囲及び明細書中において、プローブ（探針）に電圧を印加するとは、プローブ２２と試料１２との間にバイアス電圧を印加するあらゆる場合を含むものとする。即ち、試料１２を電源２１のプラス側に接続し、プローブ２２を電源２１のマイナス側に接続（接地）してもよいし、試料１２を電源２１のマイナス側に接続（接地）し、プローブ２２を電源２１のプラス側に接続してもよい。
【００６９】
図９は、半導体基板の厚さと測定における分解能との関係を示す概念図である。図９（ａ）は、半導体基板の厚さが比較的厚い場合を示しており、図９（ｂ）は、半導体基板の厚さが比較的薄い場合を示している。
【００７０】
プローブ２２から半導体基板５４内に流入する電子は、半導体基板５４内で発散する。図９（ａ）に示すように、半導体基板５４の厚さｔが比較的厚い場合には、電子が比較的広い領域に発散してゲート電極５８側に流入するため、あまり高い分解能で測定することができず、測定値のばらつきやノイズも比較的大きくなってしまう。
【００７１】
これに対し、図９（ｂ）に示すように、半導体基板５４の厚さｔが極めて薄い場合には、電子が極めて狭い領域に集中している状態でゲート電極５８側に流入するため、非常に高い分解能で測定することができ、測定値のばらつきやノイズも非常に小さくすることができる。従って、本実施形態のように半導体基板５４の厚さｔを極めて薄くすることにより、高分解能かつ高精度に測定を行うことが可能となる。
【００７２】
次に、処理部１０は、電流像生成部２６により生成された電流像に関するデータと、ＡＦＭ像生成部２０により生成されたＡＦＭ像に関するデータとを用い、電流像とＡＦＭ像とを表示器２８の表示画面上に表示させる。
【００７３】
図１０は、本実施形態による半導体評価方法により得られた電流像を示す概念図である。図１０に示す電流像は、図８に示すように、ゲート電極５８が形成されている領域を含む領域８１に対してプローブ２２を走査させることにより取得したものである。図１０では、表示色の明度を異ならせることにより電流の大きさを表している。表示色が濃くなるほど電流が小さく、表示色が薄くなるほど電流が大きい。
【００７４】
図１０から分かるように、サイドウォール絶縁膜６０が形成されている領域を流れる電流は非常に小さいことが分かる。また、サイドウォール絶縁膜６０が形成されている領域には、一様な電流が流れている。電流が一様に流れていることから、サイドウォール絶縁膜６０が形成されている領域には、異常な電流が流れる箇所が存在していないことが分かる。
【００７５】
また、図１０から分かるように、ソース／ドレイン拡散層６２が形成されている領域を流れる電流は、サイドウォール絶縁膜６０が形成されている領域を流れる電流より大きい。また、ソース／ドレイン拡散層６２には、一様な電流が流れている。電流が一様に流れていることから、ソース／ドレイン拡散層６２が形成されている領域には、異常な電流が流れる箇所は存在していないことが分かる。
【００７６】
また、図１０から分かるように、ゲート電極５８及びゲート絶縁膜５６が形成されている領域を流れる電流は、ソース／ドレイン拡散層６２が形成されている領域を流れる電流より大きい。また、ゲート絶縁膜５６が形成されている領域のうちの一部の領域８０において、比較的大きな電流が流れている。このことから、比較的大きなリーク電流が流れる領域８０が、ゲート絶縁膜５６の一部に存在していることが分かる。
【００７７】
このように、本実施形態によれば、異常なリーク電流が流れる箇所を高分解能かつ高精度で特定することができる。また、本実施形態によれば、リーク電流値についても高分解能かつ高精度に測定することができる。
【００７８】
このように、本実施形態では、半導体基板５４の裏面側を研磨することにより半導体基板５４の厚さを極めて薄くし、プローブ２２に電圧を印加した状態で、半導体基板５４の裏面側にプローブ２２を接触させ、プローブ２２を走査させることにより、試料１２に対する測定を行う。半導体基板５４の厚さが極めて薄いため、プローブ２２から半導体基板５４内に流れ込む電子が、極めて狭い領域に集中した状態でトランジスタ６４側に流入する。このため、本実施形態によれば、高分解能かつ高精度で測定することができる。しかも、研磨するのは半導体基板５４の裏面側であるため、半導体基板５４の表面側に形成されたトランジスタ等にダメージを加えることもない。従って、本実施形態によれば、試料にダメージを加えることなく、高分解能かつ高精度で試料を評価することができる。
【００７９】
しかも、本実施形態によれば、電流像とともにＡＦＭ像も取得するため、ＡＦＭ像と電流像とを対応するように表示させることができる。従って、本実施形態によれば、測定結果をデバイス開発における有力な指針として容易に利用することが可能となる。
【００８０】
（変形例）
次に、本実施形態による半導体評価方法の変形例を図１１乃至図１３を用いて説明する。図１１及び図１２は、本変形例による半導体評価方法を示す工程図である。
【００８１】
本変形例による半導体評価方法は、半導体基板５４に対して粗研磨を行った後、半導体基板５４を部分的に薄くすることにより、半導体基板５４が極めて薄くなっている領域を部分的に形成することに主な特徴がある。
【００８２】
まず、試料１２を試料台３６上に固定するまでの工程は、図３（ａ）及び図３（ｂ）を用いて上述した半導体評価方法と同様であるので説明を省略する（図１１（ａ）及び図１１（ｂ）参照）。
【００８３】
次に、図１１（ｃ）に示すように、研磨布７８等を用いて半導体基板５４の裏面側を研磨する（粗研磨）。これにより、半導体基板５４の厚さが、ある程度まで薄くなる。
【００８４】
次に、図１２（ａ）に示すように、ディンプルグラインダ８２を用いて、半導体基板５４の裏面側を部分的に薄くする。ディンプルグラインダ８２とは、周囲に研磨布８４が付された円柱状のホイール８６を回転させながら試料に押し付けることにより、試料を部分的に薄くすることができる研磨装置である。
【００８５】
図１３は、半導体基板を部分的に薄くした状態を示す概略図である。図１３（ａ）は平面図であり、図１３（ｂ）は図１３（ａ）のＡ−Ａ′線断面図である。
【００８６】
図１３（ｂ）に示すように、半導体基板５４の厚さｔは部分的に薄くなっている。このような試料１２を光学顕微鏡で観察すると、図１３（ｂ）に示すような等厚干渉縞が観察される。半導体基板５４の縁部における厚さｔ０は、膜厚検査装置等を用いて測定することが可能である。そして、半導体基板５４の端部における厚さｔ０を基準とし、等厚干渉縞の数に基づいて、試料１２の各箇所における半導体基板５４の厚さｔを求めることができる。
【００８７】
こうして、研磨した半導体基板５４の厚さｔが確認される。
【００８８】
この後の半導体評価方法は、上述した本実施形態による半導体評価方法と同様であるため、説明を省略する。
【００８９】
このように、半導体基板５４をディンプルグラインダ８２等を用いて部分的に薄くするようにしてもよい。
【００９０】
［第２実施形態］
本発明の第２実施形態による半導体評価装置及び半導体評価方法を図１４乃至図１５を用いて説明する。図１４は、本実施形態による半導体評価装置を示す概略図である。図１５は、試料がセッティングされている状態を示す斜視図である。図１乃至図１３に示す第１実施形態による半導体評価方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【００９１】
本実施形態による半導体評価装置及び半導体評価方法は、複数の電極パッド７２の各々にバイアス電圧を適宜印加しながら、測定を行うことに主な特徴がある。
【００９２】
図１５に示すように、半導体基板５４の厚さｔは、研磨により薄くなっている。半導体基板５４の厚さｔを薄くする方法は、第１実施形態による半導体評価方法と同様であるので説明を省略する。
【００９３】
なお、本実施形態では、半導体基板５４等に埋め込まれた導体プラグ８８ａ〜８８ｄを介して試料に電圧を印加するため、試料台３６に電極３８を埋め込んでおく必要はない。
【００９４】
半導体基板５４及び層間絶縁膜６６には、導体プラグ８８ａが埋め込まれている。導体プラグ８８ａの一方の端部は、トランジスタ６４のソース拡散層６２ａに電気的に接続された電極パッド７２ａに接続されている。導体プラグ８８ａの他方の端部は、半導体基板５４の裏面側（第２の面側）に露出している。なお、図１５において、半導体基板５４の裏面側（第２の面側）は紙面上側に位置しており、半導体基板５４の表面側（第１の面側）は紙面下側に位置している。
【００９５】
また、半導体基板５４及び層間絶縁膜６６には、導体プラグ８８ｂが埋め込まれている。導体プラグ８８ｂの一方の端部は、トランジスタ６４のゲート電極５８に電気的に接続された電極パッド７２ｂに接続されている。導体プラグ８８ｂの他方の端部は、半導体基板５４の裏面側に露出している。
【００９６】
また、半導体基板５４及び層間絶縁膜６６には、導体プラグ８８ｃが埋め込まれている。導体プラグ８８ｃの一方の端部は、トランジスタ６４のドレイン拡散層６２ｂに電気的に接続された電極パッド７２ｃに接続されている。導体プラグ８８ｃの他方の端部は、半導体基板５４の裏面側に露出している。
【００９７】
また、半導体基板５４及び層間絶縁膜６６には、導体プラグ８８ｄが埋め込まれている。導体プラグ８８ｄの一方の端部は、半導体基板５４に電気的に接続された電極パッド７２ｄに接続されている。導体プラグ８８ｄの他方の端部は、半導体基板５４の裏面側に露出している。
【００９８】
なお、導体プラグ８８ａ〜８８ｄは、半導体基板５４を研磨により薄くした後に、例えばＦＩＢ（Focused Ion Beam）を用いて半導体基板５４及び層間絶縁膜６６にコンタクトホールを形成し、コンタクトホール内に導体プラグ８８ａ〜８８ｄを埋め込むことにより形成することが可能である。
【００９９】
試料１２ａは、非導電性の接着剤７６ａにより試料台３６（図１４参照）に固定されている。なお、非導電性の接着剤を用いて試料１２ａを試料台３６に固定しているのは、電極パッド７２ａ〜７２ｄが接着剤を介して互いに導通するのを防止するためである。
【０１００】
図１４に示すように、導体プラグ８８ａには、電源２１ａのプラス側が接続されている。導体プラグ８８ａには、電源２１ａによりバイアス電圧Ｖbias1が印加される。
【０１０１】
また、導体プラグ８８ｂには、電源２１ｂのプラス側が接続されている。導体プラグ８８ｂには、電源２１ｂによりバイアス電圧Ｖbias２が印加される。
【０１０２】
また、導体プラグ８８ｃには、電源２１ｃのプラス側が接続されている。導体プラグ８８ｃには、電源２１ｃによりバイアス電圧Ｖbias３が印加される。
【０１０３】
また、導体プラグ８８ｄには、電源２１ｄのプラス側が接続されている。導体プラグ８８ｄには、電源２１ｄによりバイアス電圧Ｖbias４が印加される。
【０１０４】
電源２１ａ〜２１ｄのマイナス側は、接地電圧ＧＮＤに接続されている。
【０１０５】
バイアス電圧Ｖbias1〜Ｖbias４は、例えばトランジスタ６２が動作するように適宜設定されている。
【０１０６】
こうして、複数の電極パッド７２ａ〜７２ｄの各々にバイアス電圧Ｖbias1〜Ｖbias４が独立して印加されるようになっている。
【０１０７】
本実施形態による半導体評価方法は、複数の電極パッド７２ａ〜７２ｄの各々にバイアス電圧Ｖbias1〜Ｖbias４を適宜印加しながら測定を行う他は、上述した第１実施形態による半導体評価方法と同様であるため、説明を省略する。
【０１０８】
このように、本実施形態によれば、半導体基板５４等に導体プラグ８８ａ〜８８ｄを埋め込み、導体プラグ８８ａ〜８８ｄを介して電極パッド７２ａ〜７２ｄの各々にバイアス電圧Ｖbias1〜Ｖbias４を適宜印加しながら測定を行うため、特定のトランジスタ６２を動作させた状態で測定を行うことができる。従って、本実施形態によれば、極めて有用な測定結果を取得することができ、デバイス開発の有用な指針とすることができる。
【０１０９】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【０１１０】
例えば、上記実施形態では、試料１２を電源２１のプラス側を接続し、プローブ２２を電源２１のマイナス側に接続する場合を例に説明したが、プローブ２２を電源２１のプラス側に接続し、試料１２を電源２１のマイナス側に接続するようにしてもよい。
【０１１１】
また、上記実施形態では、プローブ２２に流れる電流を測定する場合を例に説明したが、プローブ２２の電位を測定するようにしてもよい。この場合には、試料の電位像が得られることとなる。なお、電位像とは、試料の各箇所において測定された電位の分布を画像として表したものである。
【０１１２】
以上詳述したように、本発明の特徴をまとめると以下のようになる。
【０１１３】
（付記１）
半導体基板と、前記半導体基板の第１の面側に形成された半導体素子と、前記半導体素子を覆うように形成された絶縁層とを有する半導体装置より成る試料を、走査型プローブ顕微鏡を用いて評価する半導体評価方法であって、
前記試料の前記絶縁層が形成されている側が試料台に接するように、前記試料台上に前記試料を固定する第１のステップと、
前記半導体基板の第２の面側を研磨することにより、前記半導体基板の厚さを所定の厚さまで薄くする第２のステップと、
前記走査型プローブ顕微鏡の探針に電圧を印加し、前記探針を前記半導体基板の前記第２の面側に接触させ、前記探針を流れる電流を測定する第３のステップと
を有することを特徴とする半導体評価方法。
【０１１４】
（付記２）
付記１記載の半導体評価方法において、
前記第２のステップでは、測定対象となる前記半導体素子が形成されている領域の前記半導体基板の厚さを、部分的に薄くする
ことを特徴とする半導体評価方法。
【０１１５】
（付記３）
付記１又は２記載の半導体評価方法において、
前記第２のステップでは、測定対象となる前記半導体素子が形成されている領域の前記半導体基板の厚さが１μｍ以下になるまで、前記半導体基板の厚さを薄くする
ことを特徴とする半導体評価方法。
【０１１６】
（付記４）
付記１乃至３のいずれかに記載の半導体評価方法において、
前記試料台は、光を透過する材料より成り、
前記第２のステップでは、前記試料に光を導入した際に観察される等厚干渉縞に基づいて、前記半導体基板の厚さを測定する
ことを特徴とする半導体評価方法。
【０１１７】
（付記５）
付記１乃至４のいずれかに記載の半導体評価方法において、
前記試料は、前記半導体素子に電気的に接続され前記絶縁層上に露出する電極パッドを更に有し、
前記試料台は、導電性の試料台であり、
前記試料は、導電性の接着剤を介して前記試料台に固定されており、
前記試料台及び前記導電性の接着剤を介して、前記電極パッドに電圧が印加される
ことを特徴とする半導体評価方法。
【０１１８】
（付記６）
付記１乃至４のいずれかに記載の半導体評価方法において、
前記試料は、前記半導体素子に電気的に接続され、絶縁層上に露出する電極パッドを更に有し、
前記試料台には、電極が埋め込まれており、
前記試料は、導電性の接着剤を介して前記試料台に固定されており、
前記電極及び前記導電性の接着剤を介して、前記電極パッドに電圧が印加される
ことを特徴とする半導体評価方法。
【０１１９】
（付記７）
付記１乃至４のいずれかに記載の半導体評価方法において、
前記試料は、前記半導体素子の各部にそれぞれ電気的に接続され、前記半導体基板の前記第２の面側に露出する複数の導体プラグを更に有し、
前記複数の導体プラグを介して、前記半導体素子の前記各部に電圧が印加される
ことを特徴とする半導体評価方法。
【０１２０】
（付記８）
付記１乃至７のいずれかに記載の半導体評価方法において、
前記試料の各箇所において測定された電流に基づいて電流像を表示する第４のステップを更に有する
ことを特徴とする半導体評価方法。
【０１２１】
（付記９）
付記８記載の半導体評価方法において、
前記第４のステップでは、前記電流像を原子間力顕微鏡像に対応させて表示する
ことを特徴とする半導体評価方法。
【０１２２】
（付記１０）
半導体基板と、前記半導体基板の第１の面側に形成された半導体素子と、前記半導体素子を覆うように形成された絶縁層とを有する半導体装置より成る試料を、走査型プローブ顕微鏡を用いて評価する半導体評価装置であって、
前記走査型プローブ顕微鏡の探針に電圧を印加する電圧印加手段と、
所定の厚さまで薄くした前記半導体基板の前記第２の面側に前記探針を接触させ、前記探針を流れる電流を測定する電流測定手段と
を有することを特徴とする半導体評価装置。
【図面の簡単な説明】
【０１２３】
【図１】本発明の第１実施形態による半導体評価装置を示す概略図である。
【図２】半導体基板上にトランジスタ等を形成した状態を示す断面図である。
【図３】半導体基板の裏面側を研磨する方法を示す工程図である。
【図４】試料を試料台に固定した状態を示す断面図である。
【図５】半導体基板の厚さを薄くした状態を示す断面図である。
【図６】半導体基板の厚さを薄くした状態を示す平面図及び断面図である。
【図７】試料がセッティングされている状態を示す斜視図である。
【図８】試料がセッティングされている状態を示す断面図である。
【図９】半導体基板の厚さと測定における分解能との関係を示す概念図である。
【図１０】本発明の一実施形態による半導体評価方法により得られた電流像を示す概念図である。
【図１１】本発明の第１実施形態の変形例による半導体評価方法を示す工程図（その１）である。
【図１２】本発明の第１実施形態の変形例による半導体評価方法を示す工程図（その２）である。
【図１３】半導体基板を部分的に薄くした状態を示す概略図である。
【図１４】本発明の第２実施形態による半導体評価装置を示す概略図である。
【図１５】試料がセッティングされている状態を示す斜視図である。
【図１６】従来の半導体装置の評価方法を示す断面図である。
【図１７】提案されている半導体評価方法を示す工程図である。
【符号の説明】
【０１２４】
１０…処理部
１２、１２ａ…試料
１４…Ｘ−Ｙステージ
１６…カンチレバー
１８…スキャナ
２０…ＡＦＭ像生成部
２１、２１ａ〜２１ｄ…電源
２２…プローブ
２４…アンプ
２６…電流像生成部
２８…表示器
３０…記憶部
３２…入力部
３４…Ｘ−Ｙ走査回路
３６…試料台
３８…電極
４０…アクチュエータ
４２…ミラー
４４…レーザ光源
４６…検出器
４８…サーボ回路
５０…配線
５２…配線
５４…半導体基板
５６…ゲート絶縁膜
５８…ゲート電極
５８ａ…ポリシリコン膜
５８ｂ…金属膜
６０…サイドウォール絶縁膜
６２…ソース／ドレイン拡散層
６２ａ…ソース拡散層
６２ｂ…ドレイン拡散層
６４…トランジスタ
６６…層間絶縁膜
６７…保護膜
６８…導体プラグ
７０…配線
７２、７２ａ〜７２ｄ…電極パッド
７４…貫通孔
７６…導電性接着剤
７６ａ…非導電性接着剤
７８…研磨布
８０…リーク電流が大きい領域
８２…ディンプルグラインダ
８４…研磨布
８６…ホイール
８８ａ〜８８ｄ…導体プラグ
１２２…プローブ
１５４…半導体基板
１５６…ゲート絶縁膜
１５８…ゲート電極
１５８ａ…ポリシリコン膜
１５８ｂ…金属膜
１６０…サイドウォール絶縁膜
１６２…ソース／ドレイン拡散層
１６４…トランジスタ
１６６…層間絶縁膜
１６７…保護膜
１６８…導体プラグ
１７０…配線
１７２…電極パッド
【図１】
2006073604.tif 000003
【図２】
2006073604.tif 000004
【図３】
2006073604.tif 000005
【図４】
2006073604.tif 000006
【図５】
2006073604.tif 000007
【図６】
2006073604.tif 000008
【図７】
2006073604.tif 000009
【図８】
2006073604.tif 000010
【図９】
2006073604.tif 000011
【図１０】
2006073604.tif 000012
【図１１】
2006073604.tif 000013
【図１２】
2006073604.tif 000014
【図１３】
2006073604.tif 000015
【図１４】
2006073604.tif 000016
【図１５】
2006073604.tif 000017
【図１６】
2006073604.tif 000018
【図１７】
2006073604.tif 000019