(57)【要約】【課題】ＬＳＩ内部インタフェース部分の設計に要する時間をより短縮し、設計者の作業負荷を軽減させる。【解決手段】ＬＳＩ設計支援システムであって、ＬＳＩの内部回路と外部回路とを接続するためのインタフェース情報２を記憶する第１の記憶手段と、各種バッファの仕様が設定されたライブラリ情報３を記憶する第２の記憶手段と、インタフェース情報２とライブラリ情報３とを用いてＬＳＩ内部インタフェース部分の設計情報を生成する生成手段と、を有する。【選択図】  図１
2006185168.tif 000002
【特許請求の範囲】
【請求項１】
ＬＳＩ設計支援システムであって、
ＬＳＩの内部回路と外部回路とを接続するためのインタフェース情報を記憶する第１の記憶手段と、
各種バッファの仕様が設定されたライブラリ情報を記憶する第２の記憶手段と、
前記インタフェース情報と前記ライブラリ情報とを用いて、ＬＳＩ内部インタフェース部分の設計情報を生成する生成手段と、を有すること
を特徴とするＬＳＩ設計支援システム。
【請求項２】
請求項１記載のＬＳＩ設計支援システムであって、
前記ＬＳＩ内部インタフェース部分の設計情報には、少なくとも１つの内部信号名と、当該内部信号の端子属性と、が含まれること
を特徴とするＬＳＩ設計支援システム。
【請求項３】
請求項１記載のＬＳＩ設計支援システムであって、
前記インタフェース情報は、少なくとも１つの外部端子の情報が設定された外部端子情報と、前記外部端子毎に当該外部端子に接続されるバッファをハードウェア記述言語により記述したハードウェア記述情報と、を含むこと
を特徴とするＬＳＩ設計支援システム。
【請求項４】
請求項３記載のＬＳＩ設計支援システムであって、
前記生成手段は、前記外部端子情報の外部端子毎に、前記ハードウェア記述情報に記述された当該外部端子に接続されるバッファを特定し、前記ライブラリ情報から前記特定したバッファのハードウェア記述規則を読み出し、当該ハードウェア記述規則に基づいて、当該前記ハードウェア記述情報に記載された内部信号名と当該内部信号名の端子属性とを特定すること
を特徴とするＬＳＩ設計支援システム。
【請求項５】
請求項４記載のＬＳＩ設計支援システムであって、
前記生成手段は、前記ハードウェア記述言語を用いて、前記外部端子毎に特定した内部信号名と当該内部信号名の端子属性とを含む前記ＬＳＩ内部インタフェース部分の設計情報を生成すること
を特徴とするＬＳＩ設計支援システム。
【請求項６】
請求項１記載のＬＳＩ設計支援システムであって、
前記生成手段が生成した前記ＬＳＩ内部インタフェース部分の設計情報を出力する出力手段を、さらに有すること
を特徴とするＬＳＩ設計支援システム。
【請求項７】
情報処理装置が行うＬＳＩ設計支援方法であって、
前記情報処理装置の処理部は、
ネットワークを介してＬＳＩの内部回路と外部回路とを接続するためのインタフェース情報にアクセスし、ＬＳＩの外部端子毎に、当該外部端子に接続されるバッファを特定するバッファ特定ステップと、
前記ネットワークを介して各種バッファの仕様が設定されたライブラリ情報にアクセスし、前記外部端子毎に、前記バッファ特定ステップで特定したバッファのハードウェア記述規則を読み出す読み出しステップと、
前記外部端子毎に、前記読み出しステップで読み出したハードウェア記述規則に基づいて、前記インタフェース情報に記述された内部信号名および端子属性を特定する内部信号特定ステップと、
前記内部信号特定ステップにおいて前記外部信号毎に特定した、内部信号名と端子属性とを含むＬＳＩ内部インタフェース部分の設計情報を生成する生成ステップと、を行うこと
を特徴とするＬＳＩ設計支援方法。
【請求項８】
情報処理装置が実行するＬＳＩ設計支援プログラムであって、
前記情報処理装置の処理部に、
ネットワークを介してＬＳＩの内部回路と外部回路とを接続するためのインタフェース情報にアクセスし、ＬＳＩの外部端子毎に、当該外部端子に接続されるバッファを特定するバッファ特定ステップと、
前記ネットワークを介して各種バッファの仕様が設定されたライブラリ情報にアクセスし、前記外部端子毎に、前記バッファ特定ステップで特定したバッファのハードウェア記述規則を読み出す読み出しステップと、
前記外部端子毎に、前記読み出しステップで読み出したハードウェア記述規則に基づいて、前記インタフェース情報に記述された内部信号名および端子属性を特定する内部信号特定ステップと、
前記内部信号特定ステップにおいて前記外部信号毎に特定した、内部信号名と端子属性とを含むＬＳＩ内部インタフェース部分の設計情報を生成する生成ステップと、を実行させること
を特徴とするＬＳＩ設計支援プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩの設計技術に関し、特に、ＬＳＩの内部回路と外部回路との間のインタフェース部分におけるＬＳＩ設計支援技術に関する。
【背景技術】
【０００２】
ＬＳＩの基本的な設計処理（工程）は、図１２に示すように、まず仕様を作成する（Ｓ１３１）。そして、システムまたはサブシステムを構成する各機能をブロックに分割し、ブロック間の処理やデータの流れを決定する内部回路の設計を行う（Ｓ１３２）。そして、内部回路設計で設計したＬＳＩの内部回路と、そのＬＳＩが実装される基板における外部回路とのインタフェース回路を作成する内外部リンク処理を行う（Ｓ１３３）。そして、作成したインタフェース回路を検証する（Ｓ１３４）。
【０００３】
また、非特許文献１および非特許文献２には、ハードウェア記述言語（ＨＤＬ）によるＬＳＩの設計方法について記載されている。
【非特許文献１】桜井至著，「ＨＤＬによるデジタル設計の基礎」，株式会社テクノプレス，１９９７年２月２４日，ｐ．２０９−ｐ．２４４
【非特許文献２】小林優著，「入門Verilog−ＨＤＬ記述」，ＣＱ出版株式会社，１９９６年７月１日，ｐ．５８−ｐ．７６
【発明の開示】
【発明が解決しようとする課題】
【０００４】
近年のＬＳＩの大規模化に伴い、ＬＳＩの外部回路と内部回路とを繋ぐための各種インタフェース情報が増大している。これにより、ＬＳＩ内部インタフェース部分の設計に要する作業時間も増大している。また、設計者の作業負荷が増大し、人為的なミスも発生しやすくなっている。
【０００５】
本発明は、上記事情に鑑みてなされたものであり、本発明の目的は、ＬＳＩ内部インタフェース部分の設計に要する時間をより短縮し、設計者の作業負荷を軽減させることにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明では、ＬＳＩ内部インタフェース部分の設計に必要なＬＳＩ内部インタフェース情報を生成する。
【０００７】
例えば、第１の本発明は、ＬＳＩ設計支援システムであって、ＬＳＩの内部回路と外部回路とを接続するためのインタフェース情報を記憶する第１の記憶手段と、各種バッファの仕様が設定されたライブラリ情報を記憶する第２の記憶手段と、インタフェース情報とライブラリ情報とを用いてＬＳＩ内部インタフェース部分の設計情報を生成する生成手段と、を有する。
【０００８】
また、第２の本発明は、情報処理装置が行うＬＳＩ設計支援方法であって、情報処理装置の処理部は、ネットワークを介してＬＳＩの内部回路と外部回路とを接続するためのインタフェース情報にアクセスし、ＬＳＩの外部端子毎に当該外部端子に接続されるバッファを特定するバッファ特定ステップと、ネットワークを介して各種バッファの仕様が設定されたライブラリ情報にアクセスし、外部端子毎にバッファ特定ステップで特定したバッファのハードウェア記述規則を読み出す読み出しステップと、外部端子毎に読み出しステップで読み出したハードウェア記述規則に基づいて、インタフェース情報に記述された内部信号名および端子属性を特定する内部信号特定ステップと、内部信号特定ステップにおいて外部信号毎に特定した、内部信号名と端子属性とを含むＬＳＩ内部インタフェース部分の設計情報を生成する生成ステップと、を行う。
【０００９】
また、第３の本発明は、情報処理装置が実行するＬＳＩ設計支援プログラムであって、情報処理装置の処理部に、ネットワークを介してＬＳＩの内部回路と外部回路とを接続するためのインタフェース情報にアクセスし、ＬＳＩの外部端子毎に当該外部端子に接続されるバッファを特定するバッファ特定ステップと、ネットワークを介して各種バッファの仕様が設定されたライブラリ情報にアクセスし、外部端子毎にバッファ特定ステップで特定したバッファのハードウェア記述規則を読み出す読み出しステップと、外部端子毎に読み出しステップで読み出したハードウェア記述規則に基づいて、インタフェース情報に記述された内部信号名および端子属性を特定する内部信号特定ステップと、内部信号特定ステップにおいて外部信号毎に特定した、内部信号名と端子属性とを含むＬＳＩ内部インタフェース部分の設計情報を生成する生成ステップと、を実行させる。
【発明の効果】
【００１０】
本発明により、ＬＳＩ内部インタフェース部分の設計に必要なＬＳＩ内部インタフェース情報を生成する。これにより、ＬＳＩ内部インタフェース部分の設計に要する時間を短縮することができる。また、設計者の作業負荷を軽減することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について説明する。
【００１２】
図１は、本発明の一実施形態が適用されたＬＳＩ設計支援システムの全体構成図である。図示するＬＳＩ設計支援システムは、少なくとも１つの端末１と、インタフェース情報２と、ライブラリ情報３とを有する。そして、端末１各々と、インタフェース情報２およびライブラリ情報３とは、ＬＡＮやインターネットなどのネットワーク４を介して接続されている。
【００１３】
端末１は、ユーザからの指示を受け付けてＬＳＩの設計に必要なＬＳＩ内部インタフェース情報を生成する。なお、ＬＳＩ内部インタフェース情報については後述する。また、  端末１には、パソコン１ａやＥＷＳ（エンジニアリングワークステーション）１ｂなどを用いることができる。
【００１４】
インタフェース情報２は、ＬＳＩの外部と内部とを繋ぐ接続情報である。インタフェース情報２には、後述するＨＤＬ情報と、外部端子情報とが含まれる。ライブラリ情報３には、ＬＳＩに配置される各種のバッファに関する情報が記憶されている。なお、ライブラリ情報３については、後述する。
【００１５】
なお、インタフェース情報２およびライブラリ情報３は、データベースサーバなどのストレージシステム（または、ストレージデバイス）に記憶されているデータベースである。そして、インタフェース情報２とライブラリ情報３とは、別々のストレージシステムに分散して記憶する場合であっても、１つのストレージシステムに統合して記憶する場合であってもよい。
【００１６】
次に、端末１について、より詳細に説明する。
【００１７】
図２は、端末１の機能構成図である。端末１各々は、図示するように、入力受付部１１と、処理部１２と、出力部１３と、記憶部１４とを有する。入力受付部１１は、キーボードなどの入力装置（不図示）から入力されたユーザの各種指示を受け付ける。処理部１２は、インタフェース情報２およびライブラリ情報３に基づいて、ＬＳＩ内部インタフェース情報を生成する。出力部１３は、各種情報をディスプレイなどの出力装置に出力する。記憶部１４には、インタフェース情報テーブル１５とＬＳＩ内部インタフェース情報１６とが記憶されている。なお、これらの情報については、後述する。
【００１８】
上記説明した、端末１各々は、ＣＰＵと、メモリと、ＨＤＤ等の外部記憶装置と、キーボードやマウスなどの入力装置と、ディスプレイやプリンタなどの出力装置と、他の装置と接続するための通信制御装置と、これらの各装置を接続するバスと、を備えた汎用的なコンピュータシステムを用いることができる。
【００１９】
このコンピュータシステムにおいて、ＣＰＵがメモリ上にロードされた所定のプログラムを実行することにより、端末１の各機能が実現される。すなわち、端末１の各機能は、端末１のＣＰＵが、端末１用のプログラムを実行することにより実現される。なお、端末１の記憶部１４には、メモリまたは外部記憶装置が用いられる。
【００２０】
次に、図１に示すインタフェース情報２に含まれる外部端子情報およびＨＤＬ情報について説明する。
【００２１】
図３は、外部端子情報の一例を示したものである。外部端子情報は、外部端子に関する情報が記憶されたデータベースである。図示する外部端子情報には、外部端子ごとに、端子番号３１、外部端子名３２と、バッファ名称３３とが記述されている。図示する例では、端子番号が「００１」から「０１３」まで１３の外部端子の情報が設定されている。
【００２２】
図４は、ＨＤＬ情報の一例を示したものである。ＨＤＬ情報は、ＨＤＬ(Hardware Description Language)により記述されたＬＳＩの設計情報である。ＨＤＬは、ハードウェア記述言語である。なお、本実施形態におけるＨＤＬ情報は、ＨＤＬの１つの種類であるVerilog−ＨＤＬを用いて記述されている。しかしながら、本発明はこれに限定されず、ＶＨＤＬ、ＳｙｓｔｅｍＣ、ＳｐｅｃＣなど、他のＨＤＬを用いて記述することとしてもよい。
【００２３】
図示するＨＤＬ情報は、ポートセクション４１、入出力バッファ呼び出しセクション４２等を有する。ポートセクション４１には、外部端子各々の、端子属性と外部端子名とが記述されている。入出力バッファ呼び出しセクション４２には、外部端子各々に接続されるバッファの、バッファ名称と、識別名と、ポートリストとが記述されている。例えば、バッファ名称が「クロックドライバーＣ」４２ａの場合、識別名は「UIBUF01」で、ポートリストは 「( .Z ( II1 ), .A ( I1 ) )」である。
【００２４】
次に、図１に示すライブラリ情報３について説明する。ライブラリ情報３は、各ベンダ（バッファの製造・販売会社）から提供される、バッファの仕様に関する情報である。本実施形態のライブラリ情報３は、バッファの種別により、入力バッファ、出力バッファおよび双方向バッファの３つのライブラリ情報３を有するものとする。しかしながら、本発明はこれに限定されず、１つのライブラリ情報３に統合することとしてもよい。
【００２５】
図５は、入力バッファのライブラリ情報３の一例を示したものである。図示するライブラリ情報３は、バッファ毎に、バッファ名称５１と、入力タイプ５２と、Verilog−ＨＤＬ記述５３と、端子属性５４と、を有する。Verilog−ＨＤＬ記述５３には、前述のＨＤＬ情報（図４）の入出力バッファ呼び出しセクション４２の記述規則（コーディングルール、文法）が記載されている。すなわち、Verilog−ＨＤＬ記述５３には、バッファ名称と、識別名と、ポートリストとが、順に記述されている。
【００２６】
端子属性５４は、Verilog−ＨＤＬ記述５３のポートリストに記述された内部信号名および外部信号名の端子属性が記述されている。例えば、バッファ名称５１が「クロックドライバ−Ｃ」５５のVerilog−ＨＤＬ記述５３において、「Ｚ（内部端子名）」は出力、「Ａ（外部端子名）」は入力であることを示している。
【００２７】
図６は、出力バッファのライブラリ情報３の一例を示したものである。図示するライブラリ情報３は、バッファ毎に、バッファ名称６１と、出力タイプ６２と、Verilog−ＨＤＬ記述６３と、端子属性６４と、を有する。なお、Verilog−ＨＤＬ記述６３および端子属性６４は、図５に示すライブラリ情報のVerilog−ＨＤＬ記述５３および端子属性５４と同様である。
【００２８】
図７は、双方向バッファのライブラリ情報３の一例を示したものである。図示するライブラリ情報３は、バッファ毎に、バッファ名称７１と、入出力タイプ７２と、Verilog−ＨＤＬ記述７３と、端子属性７４と、を有する。なお、Verilog−ＨＤＬ記述７３および端子属性７４は、図５に示すライブラリ情報のVerilog−ＨＤＬ記述５３および端子属性５４と同様である。
【００２９】
次に、端末１の記憶部１４に記憶されたインタフェース情報テーブル１５について説明する。インタフェース情報テーブル１５の各項目は、後述する端末１の処理により順次、設定（出力）される。
【００３０】
図８は、インタフェース情報テーブル１５の一例を示したものである。インタフェース情報テーブル１５は、端子番号９１と、外部信号名９２と、Ｉ／Ｏタイプ９３、内部信号名９４と、電源９５と、バッファ名称９６と、を有する。なお、内部信号名９４は、当該内部信号名の端子属性（入力、出力または双方向制御）に応じて、対応する欄に設定するものとする。
【００３１】
次に、端末１が行う、ＬＳＩ内部インタフェース情報の生成処理について説明する。
【００３２】
図９は、ＬＳＩ内部インタフェース情報の生成処理フロー図である。
【００３３】
まず、端末１の入力受付部１１は、ユーザからの本処理の開始指示を受け付ける。すなわち、ユーザは、キーボードなどの入力装置を用いて、開始指示を入力する。そして、端末１の処理部１２は、ネットワーク４を介して外部端子情報（図３参照）にアクセスし、所定の外部端子の情報を取得する（Ｓ１）。なお、本処理は、外部端子情報の端子番号「００１」から順に、外部端子の情報を取得し（Ｓ１）、後述するＳ２からＳ１４の処理を、全ての外部端子について繰り返し実行する。
【００３４】
そして、処理部１２は、記憶部１４のインタフェース情報テーブル１５（図８参照）に、取得した外部端子の情報を設定する。例えば、外部端子情報の端子番号３１が「００１」の場合、処理部１２は、端子番号３１（「００１」）、外部端子名３２（「Ｉ１」）およびバッファ名称３３（「クロックドライバーＣ」）を、インタフェース情報テーブル１５の端子番号９１、外部信号名９２、バッファ名称９６にそれぞれ設定する。
【００３５】
なお、処理部１２は、外部端子情報のバッファ名称３３が空欄の場合、当該外部端子は電源（ＶＤＤ）またはＧＮＤ（ＶＳＳ）であると判別し、当該外部端子名３２をインタフェース情報テーブル１５の電源９５に設定する。この場合、処理部１２は以降のＳ２からＳ１２の処理を行わず、Ｓ１３に進むものとする。
【００３６】
そして、処理部１２は、ネットワーク４を介してＨＤＬ情報（図４参照）にアクセスする。そして、処理部１２は、ＨＤＬ情報のポートセクション４１から、Ｓ１で設定した外部信号名９２（外部端子名３２）の端子属性を取得する（Ｓ２）。そして、処理部１２は、取得した端子属性が、入力バッファ、出力バッファまたは双方向バッファのいずれかであるかを判別し、判別結果をインタフェース情報テーブル１５のＩ／Ｏタイプ９３に設定する（Ｓ３）。
【００３７】
図４に示すＨＤＬ情報の場合、処理部１２は、「ｉｎｐｕｔ」を入力バッファと、「ｏｕｔｐｕｔ」を出力バッファと、「ｉｎｏｕｔ」を双方向バッファと、判別する。そして、処理部１２は、入力バッファと判別した場合は「Ｉ」を、出力バッファと判別した場合は「Ｏ」を、双方向バッファと判別した場合は「Ｂ」を、インタフェース情報テーブル１５のＩ／Ｏタイプ９３に設定する。例えば、図４のＨＤＬ情報（ポートセクション４１）において、外部端子名「Ｉ１」の端子属性は「ｉｎｐｕｔ」であるため、処理部１２は、インタフェース情報テーブル１５のＩ／Ｏタイプ９３に「Ｉ」を設定する
そして、Ｓ３で入力バッファと判別した場合、処理部１２は、Ｓ４からＳ６の入力バッファ識別処理を行う。すなわち、処理部１２は、ネットワーク４を介してＨＤＬ情報にアクセスして入出力バッファ呼び出しセクション４２を読み出す。そして、処理部１２は、Ｓ１で設定した外部信号名９２（外部端子名３２）が記述されている入出力バッファ呼び出し記述（レコード）を取得し、記憶部１４に記憶する。そして、処理部１２は、取得した入出力バッファ呼び出し記述（レコード）のバッファ名称を特定する（Ｓ４）。例えば、図４に示すＨＤＬ情報において、外部信号名９２が「Ｉ１」の場合、処理部１２は、「クロックドライバーＣ」４２ａのバッファ名称を特定する。
【００３８】
そして、処理部１２は、ネットワーク４を介して入力バッファ用のライブラリ情報３（図５参照）にアクセスする。そして、処理部１２は、取得したバッファ名称を検索キーとしてライブラリ情報３を検索し、検索キーと同一のバッファ名称を有するレコードを抽出し、記憶部１４に記憶する（Ｓ５）。
【００３９】
そして、処理部１２は、検索したレコードのVerilog−ＨＤＬ記述５３および端子属性５４を用いて、記憶部１４に記憶した入出力バッファ読み出し記述の内部信号名と端子属性とを特定する。そして、処理部１２は、特定した内部信号名を、インタフェース情報テーブル１５の内部信号名９４（特定した端子属性の欄）に設定する（Ｓ６）。以下に、バッファ名称が「クロックドライバーＣ」４２ａの場合を例として、具体的に説明する。
【００４０】
処理部１２は、ライブラリ情報３（図５参照）から取得したレコード５５のVerilog−ＨＤＬ記述５３の記述規則（文法）を参照し、内部信号名の記述箇所を特定する。そして、処理部１２は、Ｓ４で記憶部１４に記憶した入出力バッファ呼び出し記述４２ａを読み出し、特定した内部信号名の記述箇所に記載されている内部信号名「ＩＩ１」を取得する。そして、処理部１２は、ライブラリ情報３から取得したレコード５５の端子属性５４を参照し、内部信号名「ＩＩ１」の端子属性「Ｚ」が出力（Ｚ＝出力）であると判別する。そして、処理部１２は、インタフェース情報テーブル１５の出力用の内部信号名９４に、「ＩＩ１」を設定する。
【００４１】
一方、Ｓ３で出力バッファと判別した場合、処理部１２は、Ｓ７からＳ９の出力バッファ識別処理を行う。すなわち、処理部１２は、Ｓ４の処理と同様にネットワーク４を介してＨＤＬ情報にアクセスして入出力バッファ呼び出しセクション４２を読み出す。そして、処理部１２は、Ｓ１で設定した外部信号名９２（外部端子名３２）が記述されている入出力バッファ呼び出し記述（レコード）を取得し、記憶部１４に記憶する。そして、取得した入出力バッファ呼び出し記述（レコード）のバッファ名称を特定する（Ｓ７）。
【００４２】
そして、処理部１２は、ネットワーク４を介して出力バッファ用のライブラリ情報３（図６参照）にアクセスする。そして、処理部１２は、Ｓ５の処理と同様に取得したバッファ名称を検索キーとしてライブラリ情報３を検索し、検索キーと同一のバッファ名称を有するレコードを抽出し、記憶部１４に記憶する（Ｓ８）。
【００４３】
そして、処理部１２は、Ｓ６の処理と同様に、検索したレコードのVerilog−ＨＤＬ記述６３および端子属性６４を用いて、記憶部１４に記憶した入出力バッファ読み出し記述の内部信号名と端子属性とを特定する。そして、処理部１２は、特定した内部信号名を、インタフェース情報テーブル１５の内部信号名９４（特定した端子属性の欄）に設定する（Ｓ９）。
【００４４】
なお、図４に示すＨＬＤ情報において、バッファ名称が「トライアウト４」４２ｂの場合、複数の内部信号を有する。この場合、処理部１２は、内部信号各々の内部信号名および端子属性を特定する。そして、処理部１２は、インタフェース情報テーブル１５の出力の内部信号名９４に「ＯＯ３」を、双方向の内部信号名９４に「ＯＯ３ＥＮ」を設定する。
【００４５】
一方、Ｓ３で双方向バッファと判別した場合、処理部１２は、Ｓ１０からＳ１２の双方向バッファ識別処理を行う。すなわち、処理部１２は、前述したＳ４からＳ６の処理と同様の処理を行い、内部信号名をインタフェース情報テーブル１５の内部信号名９４（特定した端子属性の欄）に設定する（Ｓ１０〜Ｓ１２）。なお、処理部１２は、Ｓ１１の処理において、双方向バッファ用のライブラリ情報３（図７参照）にアクセスする。
【００４６】
また、図４に示すＨＬＤ情報において、バッファ名称が「インアウトバフ４Ｃ」４２ｃの場合、複数の内部信号を有する。この場合、処理部１２は、内部信号各々の内部信号名および端子属性を特定する。そして、処理部１２は、インタフェース情報テーブル１５の入力の内部信号名９４に「ＢＩＢ１」を、出力の内部信号名９４に「ＢＯＢ１」を、そして、双方向の内部信号名９４に「ＢＥＮＢ１」を設定する。
【００４７】
そして、処理部１２は、全ての外部端子についてＳ１からＳ１２の処理を行ったか否かを判別する（Ｓ１３）。図３に示す外部端子情報の場合、処理部１２は、端子番号「０１３」まで処理を行ったか否かを判別する。未処理の外部端子が存在する場合（Ｓ１３：ＮＯ）、処理部１２は、Ｓ１に進み、次の外部端子を選択し以降の処理を行う。
【００４８】
一方、全ての外部端子の処理を行った場合（Ｓ１３：ＹＥＳ）、処理部１２は、Ｓ１からＳ１３の処理により作成されたインタフェース情報テーブル（図１０参照）に用いて、後述するＬＳＩ内部インタフェース情報１６（図１１参照）を生成する。そして、出力部１３は、処理部１２が生成したＬＳＩ内部インタフェース情報１６を出力装置に出力する（Ｓ１４）。
【００４９】
図１０は、処理後のインタフェース情報テーブル１５の一例を示したものである。図示するインタフェース情報テーブル１５は、図３に示す外部端子情報と、図４に示すＨＤＬと、図５から図７に示すライブラリ情報３と、を用いて図９に示す処理（Ｓ１〜Ｓ１３）を行った後に作成される。
【００５０】
図１１は、ＬＳＩ内部インタフェース情報１６の一例を示したものである。図示するＬＳＩ内部インタフェース情報１６は、ＣＯＲＥセクション１１１と、ポートセクション１１２とを有する。ＣＯＲＥセクション１１１には、内部信号名の一覧（リスト）が記述されている。ポートセクション１１２には、内部端子各々の、端子属性と内部端子名とが記述されている。なお、図示するＬＳＩ内部インタフェース情報１６は、Verilog−ＨＤＬにより記述されている。
【００５１】
処理部１２は、Ｓ１４の処理において、インタフェース情報テーブル１５の内部信号名９４の欄に設定された内部信号名各々を、上から順に（端子番号の小さい順に）ＣＯＲＥセクション１１１に出力する。そして、処理部１２は、インタフェース情報テーブル１５の内部信号名９４の欄に設定された各内部信号名と、当該内部信号名の端子属性をポートセクション１１２に、上から順に出力する。
【００５２】
なお、端子属性は、内部信号名が設定されている内部信号名９４の欄により判別される。すなわち、処理部１２は、インタフェース情報テーブル１５において、入力の内部信号名９４の欄に設定されている内部端子の場合は「ｉｎｐｕｔ」、出力の内部信号名９４の欄に設定されている内部端子の場合は「ｏｕｔｐｕｔ」、双方向制御の内部信号名９４の欄に設定されている内部端子の場合は「ｉｎｏｕｔ」を、出力する。
【００５３】
以上で本実施形態について説明した。
【００５４】
本実施形態では、端末１が、ＬＳＩ内部インタフェース部分の設計に必要なＬＳＩ内部インタフェース情報を生成する。これにより、ＬＳＩ内部インタフェース部分の設計に要する時間を短縮することができる。また、設計者の作業負荷を軽減し、人為的なミスを低減することができる。
【００５５】
また、本実施形態では、ＬＳＩ内部インタフェース情報を、Verilog−ＨＤＬなどのＨＤＬにより生成することができる。
【００５６】
なお、本発明は上記の実施形態に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。例えば、上記の実施形態では、インタフェース情報２およびライブラリ情報３は、ネットワーク４に接続されたストレージシステムに記憶されているものとした。しかしながら、端末１各々が、インタフェース情報２およびライブラリ情報３を記憶部１４に格納することとしてもよい。
【図面の簡単な説明】
【００５７】
【図１】本発明の一実施形態が適用されたＬＳＩ設計支援システムの全体構成を示す図である。
【図２】端末の機能構成を示す図である。
【図３】外部端子情報の一例を示す図である。
【図４】ＨＤＬ情報の一例を示す図である。
【図５】ライブラリ情報（入力バッファ）のデータ構造の一例を示す図である。
【図６】ライブラリ情報（出力バッファ）のデータ構造の一例を示す図である。
【図７】ライブラリ情報（双方向バッファ）のデータ構造の一例を示す図である。
【図８】インタフェース情報テーブル（初期状態）の一例を示す図である。
【図９】ＬＳＩ内部インタフェース情報の生成処理フロー図である。
【図１０】インタフェース情報テーブル（処理後）の一例を示す図である。
【図１１】ＬＳＩ内部インタフェース情報の一例を示す図である。
【図１２】ＬＳＩの設計処理を示す図である。
【符号の説明】
【００５８】
１：端末、１１：入力受付部、１２：処理部、１３：出力部、１４：記憶部、１５：インタフェース情報テーブル、１６：ＬＳＩ内部インタフェース情報、２：インタフェース情報、３：ライブラリ情報、４：ネットワーク
【図１】
2006185168.tif 000003
【図２】
2006185168.tif 000004
【図３】
2006185168.tif 000005
【図４】
2006185168.tif 000006
【図５】
2006185168.tif 000007
【図６】
2006185168.tif 000008
【図７】
2006185168.tif 000009
【図８】
2006185168.tif 000010
【図９】
2006185168.tif 000011
【図１０】
2006185168.tif 000012
【図１１】
2006185168.tif 000013
【図１２】
2006185168.tif 000014