(57)【要約】【課題】  ゲート保護ダイオードを介さずにゲート酸化膜のみに通電することができるようにして、ゲート酸化膜の保護ダイオードを作り込んだMOS型半導体装置であっても、ゲート酸化膜の測定を可能にする。【解決手段】  ゲート酸化膜上にゲート電極が形成され、そのゲート電極と接続されるとともに前記酸化膜を保護するためのダイオードと接続される電極バッドが形成される半導体装置の製造方法において、ゲート酸化膜に接続されるパッドとダイオードに接続されるパッドとを近接して別個に形成する。【選択図】  図２
2006156736.tif 000002
【特許請求の範囲】
【請求項１】
ゲート酸化膜上にゲート電極が形成され、そのゲート電極と接続されるとともに前記酸化膜を保護するためのダイオードと接続される電極バッドが形成される半導体装置の製造方法において、
ゲート酸化膜に接続されるパッドとダイオードに接続されるパッドとを近接して別個に形成することを特徴とする半導体装置の製造方法。
【請求項２】
ゲート酸化膜上にゲート電極が形成され、そのゲート電極と接続されるとともに前記酸化膜を保護するためのダイオードと接続される電極バッドが形成される半導体装置の製造方法において、
ゲート酸化膜に接続されるパッドとダイオードに接続されるパッドとを近接して別個に形成し、
同じボンディングワイヤに接続することを特徴とする半導体装置の製造方法。
【請求項３】
ゲート酸化膜上にゲート電極が形成され、そのゲート電極と接続されるとともに前記酸化膜を保護するためのダイオードと接続される電極バッドが形成される半導体装置の製造方法において、
ゲート酸化膜に接続されるパッドとダイオードに接続されるパッドとを近接して別個に形成し、
ワイヤボンディングにおいて押し潰されたワイヤの先端をそれぞれのパッドに接続することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワーMOS−FETやIGBT等のディスクリートMOS半導体素子の製造方法に係るもので、検査を容易にするための電極パッドの形成方法に関するものである。
【背景技術】
【０００２】
MOS半導体素子は各種コンバータ、インバータ、電力スイッチ等のパワーエレクトロニクスの分野で使用される割合が多くなっている。電子機器が小型、軽量化されるに従がってそれに使用される電子デバイスも小型、軽量化の道を歩んでいる。MOS型の半導体素子の小型化が進むと、そこに形成されるMOSキャパシタ（図５参照）も小さくなり、蓄積できる電荷の量も少なくなる。
【０００３】
MOSキャパシタが小さくなって容量が小さくなると、MOS素子のゲート端子に静電気がチャージされたときに、そのキャパシタを充電し切ってしまい、キャパシタの帯電電圧が大きくなるとキャパシタ内のゲート酸化膜に電流が流れてゲート酸化膜が静電破壊されてしまう。この静電破壊を防ぐために、図６に示すように、MOS−FEＴ（M）のゲートとソース間にゲートを保護するための保護ダイオード（D）を並列に作り込んでバイパスを形成している。
【特許文献１】特開２００４−３１８０４号公報
【特許文献２】特開２００４−３１８０５号公報
【特許文献３】特開２００１−２８４２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、MOS型半導体素子に保護ダイオードを作り込むと、ゲートがバイパスによって保護されてしまうために、ゲート酸化膜の破壊耐圧を測定することができなくなるという問題が生じる。本発明は、ゲート保護ダイオードを介さずにゲート酸化膜のみに通電することができるようにして、ゲート酸化膜の保護ダイオードを作り込んだMOS型半導体装置であっても、ゲート酸化膜の測定を可能にするものである。
【課題を解決するための手段】
【０００５】
本発明は、ゲート酸化膜に接続されるゲートパッドを２分割することによって、上記の課題を解決するものである。すなわち、ゲート酸化膜上にゲート電極が形成され、そのゲート電極と接続されるとともに前記酸化膜を保護するためのダイオードと接続される電極バッドが形成される半導体装置の製造方法において、ゲート酸化膜に接続されるパッドとダイオードに接続されるパッドとを近接して別個に形成することに特徴を有するものである。
【発明の効果】
【０００６】
本発明によれば、保護ダイオード用とは独立してゲート電極に接続できるゲートパッドを形成するので、保護ダイオードを有するMOS型半導体素子でもゲート酸化膜の破壊耐圧を測定することができる。また、ワイヤボンディング工程において金線によって２つのパッドを短絡させるので、並列接続させて保護ダイオードを機能させることができる。
【発明を実施するための最良の形態】
【０００７】
本発明によるMOS型の半導体素子の製造方法を示す等価回路を図１に示す。従来の図6に示した回路とことなって、保護ダイオード（D）に接続される端子（パッド）と、MOS
−FETに接続される端子（パッド）とが別個に形成されていることを示している。これらの２つの端子（パッド）は、ワイヤボンディングの工程において同じボンディングワイヤに接続されて、実質的に１つのパッドとなる。
【実施例】
【０００８】
以下、図面を参照して、本発明の実施例について説明する。図２は、本発明の実施例を示す平面図で、ゲート酸化膜上の電極に接続されるパッド21と保護ダイオードに接続されるパッド23を別個に形成している。この例では、ゲート電極に接続するパッド21を長方形に形成し、その周囲に保護ダイオード23に接続されるパッド23を狭い間隔で配置している。これらの2つのパッド21、23は形成時には分離し、絶縁された状態となっている。
図３は、ゲート電極に接続されるパッド31が円形に形成されたもので、それに伴って保護ダイオードに接続されるパッド33の形状も変えたものである。
【０００９】
図4はワイヤボンディング後の状態を示す平面図で、ボンディングワイヤ15の先端は押し潰されて２つのパッドに跨って接続された状態を示すものである。これによって、静電気がチャージされた場合には保護ダイオードを機能させることができ、ゲート酸化膜を保護することができる。
【００１０】
本発明は上記の例に限られるものではなく、パッドの形状は任意に選択することができる。図２あるいは図３のように内外に配置するだけでなく、左右に二分する等の形状であってもよい。ただし、ゲートに接続されるパッドに検査用の探針（プローブ）を当てるのに十分な面積は必要であるし、ボンディングワイヤとの接触面積が極端に狭くならないように配慮する必要はある。また、２つのパッドの間隔も任意に選択できるがあまり広くなるとパッドの面積が大きくなるので、絶縁を保てる範囲の最小限のものとすることが望ましい。
【産業上の利用可能性】
【００１１】
本発明は、パワー用のMOS−FET等のＭＯＳ型の半導体素子全般に利用することができ、ワイヤボンディングあるいは他のボンディングにおいてゲート酸化膜上の電極に接続されるボンディングパッドの形成の際に用いることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施例を示す等価回路図
【図２】ボンディング前の本発明の実施例を示す平面図
【図３】ボンディング前の本発明の実施例を示す平面図
【図４】ボンディング後の本発明の実施例を示す平面図
【図５】従来のMOS型半導体装置の説明図
【図６】従来のMOS−FETとその保護ダイオードの等価回路図
【符号の説明】
【００１３】
21、31：ゲート電極接続用ボンディングパッド
23、33：保護ダイオード接続用ボンディングパッド
15：ボンディングワイヤ
M：MOS−FET
D：保護ダイオード
【図１】
2006156736.tif 000003
【図２】
2006156736.tif 000004
【図３】
2006156736.tif 000005
【図４】
2006156736.tif 000006
【図５】
2006156736.tif 000007
【図６】
2006156736.tif 000008