(57)【要約】【課題】  コアに形成される貫通孔の微細化にも容易に対応することができ、ひいてはコアの加工コストや不良率を低減できる中間基板を提供する。【解決手段】  中間基板２００は、高分子材料又は高分子材料と無機材料との複合材料により板状に構成され、第一主表面に自身の厚さを減ずる形で副コア収容部１００ｈが開口形成されたコア本体部１００ｍと、分子材料又は高分子材料と無機材料との複合材料であって、コア本体部とは異なる材料により板状に構成され、副コア収容部１００ｈ内にコア本体部１００ｍと厚さ方向を一致させる形で収容されたセラミック副コア部１とからなる基板コア１００を有する。副コア部１とコア本体部１００ｍとは、いずれも第一端子アレー５及び第二端子アレー７の対応する端子同士を電気的に結合するコア導体１０９ｓ，５１ａ，５１ｂを形成するための貫通孔を有し、副コア部１の無機材料の体積含有比率が、コア本体部１００ｍの無機材料の体積含有比率よりも小さく設定されている。【選択図】      図４
2006066737.tif 000002
【特許請求の範囲】
【請求項１】
高分子材料又は高分子材料と無機材料との複合材料により板状に構成され、第一主表面に自身の厚さを減ずる形で副コア部収容部が開口形成されたコア本体部と、高分子材料又は高分子材料と無機材料との複合材料であって、前記コア本体部とは異なる材料により板状に構成され、前記副コア部収容部内に前記コア本体部と厚さ方向を一致させる形で収容された副コア部とからなる基板コアと、
前記基板コアの第一主表面側に形成され、一方が電源端子、他方がグランド端子として機能する第一側第一種端子及び第一側第二種端子と、第一側信号端子とからなる第一端子アレーと、
前記基板コアの第二主表面側に形成され、前記第一側第一種端子及び第二種端子にそれぞれ導通する第二側第一種端子及び第二側第二種端子と、前記第一側信号端子に導通する第二側信号端子とからなる第二端子アレーとを有し、
前記副コア部と前記コア本体部とは、いずれも前記第一端子アレー及び前記第二端子アレーの対応する端子同士を電気的に結合するコア導体を形成するための貫通孔を有し、前記副コア部の無機材料の体積含有比率が、前記コア本体部の無機材料の体積含有比率よりも小さく設定されていることを特徴とする中間基板。
【請求項２】
前記第一端子アレーが、前記基板コアの板面と平行な基準面への正射投影において、前記副コア部の投影領域と重なる位置関係にて形成されてなる請求項１記載の中間基板。
【請求項３】
前記副コア部において前記コア本体部よりも前記貫通孔が密集して配置されている請求項１又は請求項２に記載の中間基板。
【請求項４】
前記コア本体部はガラス繊維と高分子材料との複合材料にて構成され、前記副コア部はガラス繊維を含有しない材料からなる請求項１ないし請求項３のいずれか１項に記載の中間基板。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は中間基板に関する。
【背景技術】
【０００２】
【特許文献１】特開２００４−１３４６７９号公報
【０００３】
ＣＰＵやその他のＬＳＩなどの高速動作する半導体集積回路素子は近年ますます小型化しており、信号端子、電源端子あるいはグランド端子の数が増加し、端子間距離も縮小しつつある。多数の端子が密集した集積回路側の端子アレーは、フリップチップ形態でマザーボード側に接続する技術が一般化しているが、集積回路側の端子アレーとマザーボード側の端子アレーとは端子間隔に大きな差があり、これを変換するための中間基板が必要となる。
【０００４】
上記のような中間基板のうち、オーガニックパッケージ基板と称されるもの（例えば特許文献１）は、高分子材料からなる誘電体層と導体層とが交互に積層された配線積層部を有し、該配線積層部の誘電体層にて形成された第一主表面上に、フリップチップ接続用の端子アレーが配置される。配線積層部は、ガラス繊維にて強化されたエポキシ樹脂など、高分子材料を主体とする基板コア上に形成される。ＩＣ側の端子間隔と、接続先となる主基板（マザーボード）側の端子間隔との間に相当の開きがある場合、その変換のための配線やビアの配設パターンは、端子数が増加していることも相まって、微細化及び複雑化する傾向にあるが、オーガニックパッケージ基板は、フォトリソグラフィー技術とメッキ技術との組み合わせにより、このように微細で複雑な配線パターンも高精度かつ容易に形成できる利点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＩＣ側の端子間隔が縮小するにつれ、配線積層部を形成するコアに形成する導通路形成用の貫通孔の内径も微小化し、また、隣接する貫通孔間の距離も小さくなりつつある。オーガニックパッケージ基板のコアの材質は、一般的にはガラス繊維にて強化したガラス繊維強化エポキシ樹脂などが使用され、貫通孔の形成にはドリリング加工が使用されるが、硬質で脆い機械的特性を有していることから、上記のように微細化した貫通孔を形成する際に、以下のような問題を生じやすい。
(1)加工時間が長時間化して、製造能率の低下を来たす。
(2)クラックやチッピングが発生しやすくなるため、微細な貫通孔形成の精度が確保できない。
(3)工具が細径化しているので、硬質のコアのドリリングを無理に行なうと寿命が短くなりやすい。
【０００６】
本発明の課題は、コアに形成される貫通孔の微細化にも容易に対応することができ、ひいてはコアの加工コストや不良率を低減できる中間基板を提供することにある。
【発明を解決するための手段及び発明の効果】
【０００７】
上記の課題を解決するために、本発明の中間基板は、
高分子材料又は高分子材料と無機材料との複合材料により板状に構成され、第一主表面に自身の厚さを減ずる形で副コア部収容部が開口形成されたコア本体部と、高分子材料又は高分子材料と無機材料との複合材料であって、コア本体部とは異なる材料により板状に構成され、副コア部収容部内にコア本体部と厚さ方向を一致させる形で収容された副コア部とからなる基板コアと、
基板コアの第一主表面側に形成され、一方が電源端子、他方がグランド端子として機能する第一側第一種端子及び第一側第二種端子と、第一側信号端子とからなる第一端子アレーと、
基板コアの第二主表面側に形成され、第一側第一種端子及び第二種端子にそれぞれ導通する第二側第一種端子及び第二側第二種端子と、第一側信号端子に導通する第二側信号端子とからなる第二端子アレーとを有し、
副コア部とコア本体部とは、いずれも第一端子アレー及び第二端子アレーの対応する端子同士を電気的に結合するコア導体を形成するための貫通孔を有し、副コア部の無機材料の体積含有比率が、コア本体部の無機材料の体積含有比率よりも小さく設定されていることを特徴とする。
【０００８】
上記構成によると、コア導体を形成するための貫通孔を、無機材料の体積含有比率がコア本体部よりも小さい副コア部に形成するようにした。副コア部は無機材料の体積含有比率が小さいので加工性が良好であり、ドリリングにより貫通孔を形成する場合でも、その加工時間を短縮でき、製造能率が向上する。また、高分子材料の体積比率が増大することで、材料の可撓性が増し、クラックやチッピングも発生しにくく、微細な貫通孔形成の精度も容易に確保できる。また、加工負荷が減じられるので、工具が細径化しても寿命低下が生じにくい。さらに、高融点の無機材料の含有率が減少するので、レーザー穿孔による貫通孔形成も容易となる。
【０００９】
第一端子アレーは、基板コアの板面と平行な基準面への正射投影において、副コア部の投影領域と重なる位置関係にて形成することができる。第一端子アレーの直下領域はコア導体が密集配置されるので、この部分を、高分子材料の体積含有率が高い副コア部として構成されることで、コア導体配置用の貫通孔形成をより効率良く行なうことができ、寸法精度も確保しやすく、不良も発生しにくくなる。特に、副コア部においてコア本体部よりも貫通孔が密集して配置されている場合に、該効果がより顕著になる。
【００１０】
コア本体部は、従来周知のガラス繊維と高分子材料との複合材料にて構成することができる。この場合、ガラス繊維を含有しない材料にて副コア部を構成するとよい。繊維強化されたコアは非常に強靭であり、また、機械的特性に方向性が生ずるため、細い貫通孔を精度よく形成するのは特に困難であるが、ガラス繊維を含有しない材質で副コア部を構成すれば、貫通孔形成のための加工性を劇的に改善することができる。なお、副コア部は高分子材料のみで構成してもよいし、無機材料粒子をフィラーとして分散させてもよい。後者の場合も、フィラー粒子が分散しているだけであれば、繊維強化されたコアに比べれば加工性は格段に良好である。この場合、適度にフィラー粒子を分散させることで副コア部の機械的強度を高めることができるほか、副コア部を構成する高分子材料よりも線膨張係数が小さいフィラー粒子を使用すれば、後述のごとく、第一端子アレー上にフリップチップ接続される半導体集積回路素子との線膨張係数差を縮小でき、熱応力による断線等を効果的に防止できる。
【００１１】
副コア部においは、コア本体部よりも貫通孔の内径を小さく形成する場合に、加工能率向上及び加工精度確保の観点において、本発明の効果を特に顕著に発揮することができる。また、コア本体部に貫通孔を形成する／しないの如何にかかわらず、副コア部に形成される貫通孔の内径が８０μｍ以上１５０μｍ以下の場合にも、上記の効果を特に顕著に発揮することができる。
【００１２】
また、副コア部においは、コア本体部よりも、最も近接する貫通孔同士の軸間距離が小さい場合に、本発明の採用により、ドリリング等による貫通孔穿孔時のクラックや孔間壁部の破壊が抑制され、貫通孔同士の短絡などを効果的に抑制できる。また、コア本体部に貫通孔を形成する／しないの如何にかかわらず、副コア部において、貫通孔同士の軸間距離が１２０μｍ以上２５０μｍ以下の場合にも、上記の効果を特に顕著に発揮することができる。
【００１３】
副コア部を構成する高分子材料はコア本体部を構成する高分子材料と同じ材質を採用してもよいし、異なる材質を採用してもよい。後者の場合、副コア部を構成する高分子材料の線膨張係数が、コア本体部を構成する高分子材料の線膨張係数よりも小さくなるように、材質選定することができる。この場合、半導体集積回路素子側とフリップチップ接続される第一端子アレーの領域と重なるように、高分子材料からなるコア本体部よりも線膨張係数の小さい材料からなる副コア部を、基板コア内に埋設した構造とすることで、第一端子アレー内の端子に対し、半導体集積回路素子側との線膨張係数差を十分に縮小することができ、ひいては熱応力による断線等を大幅に生じにくくすることができる。また、第一の中間基板に相当するコア本体部に、第二の中間基板に相当する副コア部を埋設するので、中間基板を用いた半導体集積回路素子と主基板との接続構造全体の低背化を図ることができ、接続工数も削減できる。この場合、第一端子アレーが、基板コアの板面と平行な基準面への正射投影において、副コア部の投影領域内に全体が包含される位置関係にて形成されていると、熱応力による断線等をさらに生じにくくすることができる。該効果は、副コア部が第一端子アレーの形成領域と同等もしくは大面積にて形成されている場合に特に著しい。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を、図面を用いて説明する。
図１は、本発明の一実施形態をなす中間基板１を、半導体集積回路素子２と主基板３との間に配置される中間基板として構成した例である。また、本実施形態において板状部材の第一主表面は、図中にて上側に表れている面とし、第二主表面は下側に表れている面とする。半導体集積回路素子２は例えばシリコンＩＣであり、第二主表面に各々複数の信号端子、電源端子及びグランド端子からなる素子側端子アレー４を有し、中間基板１の第一主表面に形成された第一端子アレー５に対し、半田接続部６を介してフリップチップ接続されている。他方、主基板３はマザーボード、あるいは２段目の中間基板をなすオーガニック積層パッケージ基板であり、いずれもセラミック粒子あるいは繊維をフィラーとして強化された高分子材料を主体に構成されており、半田ボールあるいは金属ピンからなる主基板側端子アレー８において、中間基板１の第二主表面に形成された第二端子アレー７に対し、半田接続部６を介して接続されている。
【００１５】
図３に示すように、中間基板２００は板状に構成され、第一主表面に副コア部収容部１００ｈが開口形成されたコア本体部１００ｍと、副コア部収容部１００ｈ内にコア本体部１００ｍと厚さ方向を一致させる形で収容された副コア部１とからなる基板コア１００を有する。コア本体部１００ｍは、高分子材料と無機材料との複合材料、本実施形態では、繊維強化樹脂板（例えばガラス繊維強化エポキシ樹脂）により構成される。
【００１６】
他方、副コア部１は、高分子材料又は高分子材料と無機材料との複合材料（ただし、コア本体部とは異なる材料）により板状に構成されている。本実施形態にて、副コア部１は、ガラス繊維を含有しない材質、具体的には高分子材料単体にて構成されている。該高分子材料は、コア本体部１００ｍと同様のエポキシ樹脂を採用することもできるが、成形性が良好な材料であれば他の材質を採用することも可能であり、例えばポリイミド樹脂や液晶ポリマーを採用することができる。本実施形態では、コア本体部１００ｍを構成するエポキシ樹脂よりも線膨張係数が低い高分子材料を採用する。
【００１７】
例えば、コア本体部１００ｍにはエポキシ樹脂を使用し、副コア部１にはエポキシ樹脂以外の高分子材料を使用する場合、コア本体部１００ｍに使用するエポキシ樹脂は、ＵＶ硬化型の一般的なエポキシ樹脂の線膨張係数（例えば、ガラス転移点以上で１５０〜２００ｐｐｍ／℃、ガラス転移点未満で３０〜８０ｐｐｍ：ガラス転移点は、５０℃〜１５０℃）を採用できる。この場合、副コア部１を構成する高分子材料は、前者のエポキシ樹脂よりもガラス転移点の高い樹脂（望ましくはガラス転移点が２００℃以上３００℃以下）で構成することができる。このような樹脂として、例えばポリイミド樹脂、ポリベンゾイケンダゾール樹脂、ポリアミドイミド樹脂あるいはポリエーテルイミド樹脂等を好適に使用できる。
【００１８】
副コア部１は、ロール成形あるいはドクターブレード法等により板状に成形した樹脂板に貫通孔をドリリングにより複数形成し、グランド用及び電源用の副コア部導体５１ａ，５１ｂを形成したものである副コア部導体５１ａ，５１ｂは、上記樹脂板を板厚方向に貫く形でドリル等により貫通孔を穿設し、その内面をＣｕメッキ等による金属層にて覆うことにより形成できる。また、導体の内側はエポキシ樹脂等の樹脂製穴埋め材５１ｆにより充填される。さらに、貫通孔導体の両端面は、導体パッド２１０により封止される。
【００１９】
一方、コア本体部１００ｍに形成される後述の貫通孔導体１０９ｓ（信号用）は、副コア部導体５１ａ，５１ｂよりも軸断面径が大である。このような貫通孔導体１０９ｓも、繊維強化樹脂版からなるコア本体部１００ｍを板厚方向に貫く形でドリル等により貫通孔を穿設し、その内面をＣｕメッキ等による金属層にて覆うことにより形成できる。貫通孔導体の内側はエポキシ樹脂等の樹脂製穴埋め材１０９ｆにより充填される。さらに、貫通孔導体の両端面は、導体パッド１１０により封止される。なお、ビア導体１０７や導体パッド１１０と、電源層やグランド層などの面導体との直流的な分離を図りたい場合は、該面導体に形成した孔部１０７ｉを形成し、その内側に円環状の隙間を隔てた形でビア導体１０７あるいは導体パッド１１０を配置すればよい。
【００２０】
副コア部１に形成される副コア部導体５１ａ，５１ｂ、つまり貫通孔は、内径が８０μｍ以上１５０μｍ以下（例えば１００μｍ）と微細に形成されている。他方、コア本体部１００ｍ側の貫通孔導体１０９は、内径が２００μｍ以上３５０μｍ以下（例えば３００μｍ）と比較的大きい。そして、副コア部１は、ガラス繊維を含有しないので加工工性が良好であり、ドリリングによる貫通孔の加工時間を短縮でき、製造能率が向上する。また、ドリリング時にクラックやチッピングも発生しにくく、微細な貫通孔形成の精度も容易に確保できる。また、加工負荷が減じられるので、工具が細径化しても寿命低下が生じにくい。なお、副コア部１はコア本体部１００ｍよりも高分子材料の体積比率が大きいので、ドリリングに代えてレーザー穿孔により貫通孔形成することも容易である。
【００２１】
副コア部１に使用されるポリイミド樹脂のガラス転位温度は２００℃以上であり、ガラス転移点以下での線膨張係数は２０〜３０ｐｐｍ／℃と、コア本体部１００ｍに使用されるエポキシ樹脂よりもはるかに小さい。つまり、副コア部１の位置から、線膨張係数の大きいエポキシ樹脂が主体となるコア本体部１００ｍが排除され、代わって、エポキシ樹脂よりも線膨張係数の小さい樹脂（例えばポリアミド樹脂）を主体とする副コア部１が配置されている。これにより、半田リフロー温度が２００℃前後に設定される場合でも、エポキシ樹脂を用いた繊維強化樹脂板でコア全体を構成する場合と比較して、半導体集積回路素子２と副コア部１との間の線膨張係数差を相当程度縮小することができ、リフロー後の冷却時における熱応力発生を大幅に軽減することができる。
【００２２】
なお、コア本体部１００ｍと副コア部１とにそれぞれ使用する高分子材料を、双方ともエポキシ樹脂とすることも可能であり、この場合、副コア部１ｂに使用するエポキシ樹脂を、コア本体部１００ｍに使用するエポキシ樹脂よりも線膨張係数の小さいものにて構成することができる。
【００２３】
基板コア１００の第一主表面側には、一方が電源端子、他方がグランド端子として機能する第一側第一種端子５ａ及び第一側第二種端子５ｂと、第一側信号端子５ｓとからなる第一端子アレー５が形成されている。そして、第一端子アレー５は、基板コア１００の板面と平行な基準面への正射投影において、副コア部１の投影領域内に全体が包含される位置関係にて形成されて形成されている。つまり、第一側第一種端子５ａ、第一側第二種端子５ｂ及び第一側信号端子５ｓの全てが、副コア部１上にて半導体集積回路素子２（の素子側端子アレー４）とフリップチップ接合される。図３の中間基板２００においては、副コア部１が第一端子アレー５の形成領域よりも大面積とされ、熱応力低減効果がより高められている。
【００２４】
また、基板コア１００の第二主表面側には、第一側第一種端子５ａ及び第一側第二種端子５ｂにそれぞれ導通する第二側第一種端子７ａ及び第二側第二種端子７ｂと、第一側信号端子５ｓに導通する第二側信号端子７ｓとからなる第二端子アレー７が形成されている。そして、第一端子アレー５が、基板コア１００の板面と平行な基準面（例えば、基板コア１００の第一主表面ＭＰ１自身に設定できる）への正射投影において、副コア部１の投影領域内に全体が包含される位置関係にて形成されてなる。なお、副コア部収容部１００ｈ内にて副コア部１とコア本体部１００ｍとの隙間をなす空間には、高分子材料からなる充填結合層５５が形成されている。この充填結合層５５は、副コア部１をコア本体部１００ｍに対して固定するとともに、副コア部１とコア本体部１００ｍとの面内方向及び厚さ方向の線膨張係数差を自身の弾性変形により吸収する役割を果たす。
【００２５】
図２に示すように、第一端子アレー５において、第一側第一種端子５ａと第一側第二種端子５ｂとは互い違いの格子状（あるいは千鳥状でもよい）に配列されている。同様に第二端子アレー７においても、第二側第一種端子７ａと第二側第二種端子７ｂとが、第一端子アレー５の端子配列に対応した互い違いの格子状（あるいは千鳥状でもよい）に配列されている。なお、いずれのアレー５，７も、電源端子とグランド端子との格子状配列を取り囲む形態で複数の第一側信号端子５ｓ及び第二側信号端子７ｓを有している。
【００２６】
図３において基板コア１００は、コア本体部１００ｍの第一主表面とともに副コア部１の第一主表面が、高分子材料からなる誘電体層１０２と、配線又はグランド用もしくは電源用の面導体を含む導体層とが交互に積層された第一配線積層部６１（いわゆるビルドアップ配線層）にて覆われてなり、第一端子アレー５が該第一配線積層部６１の第一主表面（ＭＰ１）に露出形成されてなる。この構成によると、コア本体部１００ｍとともに副コア部１を第一配線積層部６１にて一括して覆うため、第一配線積層部６１及び第一端子アレー５を、一般のビルドアップ型オーガニックパッケージ基板とほとんど同一の工程にて形成でき、製造工程の簡略化に寄与する。
【００２７】
また、基板コア１００の第二主表面（ＭＰ２）は、高分子材料からなる誘電体層１０２と、配線又はグランド用もしくは電源用の面導体を含む導体層とが交互に積層された第二配線積層部６２にて覆われてなり、第二端子アレー７が該第二配線積層部６２の第一主表面に露出形成されてなる。
【００２８】
いずれの配線積層部６１，６２においても誘電体層１０２は、エポキシ樹脂などの樹脂組成物からなるビルドアップ層として、厚さが例えば２０μｍ以上５０μｍ以下に形成される。本実施形態において誘電体層１０２はエポキシ樹脂にて構成され、ＳｉＯ２からなる誘電体フィラーを１０質量％以上３０質量％以下の比率にて配合したものであり、比誘電率εが２〜４（例えば３程度）に調整されている。また、導体層は、配線及び面導体のいずれも、誘電体層１０２上へのパターンメッキ層（例えば電解Ｃｕメッキ層である）として、厚さが例えば１０μｍ以上２０μｍ以下に形成される。
【００２９】
図３においては、第一端子アレー５の第一側第一種端子５ａ及び第一側第二種端子５ｂに対応し、かつ第二端子アレー７の第二側第一種端子７ａ及び第二側第二種端子７ｂにそれぞれ導通する第一種副コア部導体及び第二種副コア部導体５１ｂが、副コア部１の厚さ方向に形成されている。また、それら第一種副コア部導体５１ａ及び第二種副コア部導体５１ｂが、第一配線積層部６１の各誘電体層１０２を貫く形で形成されたビア導体１０７を介して第一側第一種端子５ａ及び第一側第二種端子５ｂにそれぞれ導通してなる。副コア部１内に、グランド用及び電源用の導体５１ａ，５１ｂを並列形成することで、グランド用及び電源用の経路の低インダクタンス化ひいては低インピーダンス化を図ることができる。なお、第一種副コア部導体５１ａ及び第二種副コア部導体５１ｂは、いずれもビア導体１０７を介して、第二配線積層部６２内の第二側第一種面導体２１１ａ及び第二側第二種面導体２１１ｂに結合されている。さらに、これら第二側第一種面導体２１１ａ及び第二側第二種面導体２１１ｂに、前述の第二端子アレー７の第二側第一種端子７ａ及び第二側第二種端子７ｂがそれぞれ接続されている。
【００３０】
配線積層部６１，６２のビア導体１０７は、誘電体層１０２にフォトビアプロセス（誘電体層１０２は感光性樹脂組成物、例えば紫外線硬化型エポキシ樹脂にて構成される）、あるいはレーザー穿孔ビアプロセス（誘電体層１０２は非感光性樹脂組成物にて構成される）などの周知の手法によりビアホールを穿設し、その内側をメッキ等によるビア導体で充填もしくは覆った構造を有する。なお、いずれの配線積層部６１，６２も、端子アレー５，７を露出させる形で、感光性樹脂組成物よりなるソルダーレジスト層１０１にて覆われている。
【００３１】
図２に示すように、第一端子アレー５（及び第二端子アレー７）においては、第一側第一種端子５ａ及び第一側第二種端子５ｂがアレー内側領域に、第一側信号端子５ｓがアレー外側領域にそれぞれ配置されている。図３に示すように、第一配線積層部６１内には、第一側信号端子５ｓに導通する形で、副コア部１の配置領域の外側に信号伝達経路を引き出す第一側信号用配線１０８が設けられている。該第一側信号用配線１０８の末端は、副コア部１を迂回する形でコア本体部１００ｍの厚さ方向に形成された信号用貫通孔導体１０９ｓに導通してなる。
【００３２】
半導体集積回路素子２の素子側端子アレー４は、信号端子４ｓが電源用及びグランド用の端子４ａ，４ｂと同様に狭間隔で配置されており、アレーの外周部に位置する信号端子４ｓは、中間基板２００の裏面側に形成された第二端子アレー内の、対応する第二側信号端子７ｓまでの面内方向距離も大きくなり、多くの場合、副コア部１の外にはみ出さざるを得ない。しかし、上記の構成によれば、半田接続される素子側信号端子４ｓと第一側信号端子５ｓとは、線膨張係数差縮小効果が顕著な副コア部１の直上に位置させることができ、かつ、十分遠方の第二側信号端子７ｓに対しても問題なく導通状態を形成できる。
【００３３】
以下、本発明の中間基板の種々の変形例について説明する。なお、以下の構成において、図３の中間基板２００と同様に構成されている部分は、共通の符号を付与して詳細な説明は省略する。図４の中間基板３００は、副コア部１においてコア本体部１００ｍよりも、最も近接する貫通孔（副コア部導体５１ａ，５１ｂ）同士の軸間距離が小さく設定されている。副コア部１における貫通孔同士の軸間距離は１２０μｍ以上２５０μｍ以下（例えば２００μｍ）である。他方、コア本体部１００ｍ側の貫通孔（貫通孔導体１０９）同士の軸間距離は５００μｍ以上１２００μｍ以下（例えば６００μｍ）と比較的大きい。また、副コア部１はコア本体部１００ｍよりも貫通孔が密集して配置されている。本発明の採用により、副コア部１は、ガラス繊維を含有しないので加工工性が良好であり、副コア部１において上記のように貫通孔が密集配置される場合でも、ドリリング等による貫通孔穿孔時のクラックや孔間壁部の破壊が抑制され、貫通孔同士の短絡などを効果的に抑制できる。また、図２の構成と同様に、ドリリングによる貫通孔の加工時間を短縮でき、製造能率が向上する。また、ドリリング時にクラックやチッピングも発生しにくく、微細な貫通孔形成の精度も容易に確保できる。また、加工負荷が減じられるので、工具が細径化しても寿命低下が生じにくい。
【００３４】
図５の中間基板４００は、副コア部１を、高分子材料のみで構成するのではなく、無機材料粒子をフィラーとして分散させた複合材料にて構成する。ただし、ガラス繊維は含有しておらず、フィラー粒子が分散しているだけなので、コア本体部１００ｍをなす繊維強化樹脂板に比べれば加工性は格段に良好である。適度にフィラー粒子を分散させることで副コア部１の機械的強度を高めることができる。また、副コア部１を構成する高分子材料（ここではポリアミド樹脂）よりも線膨張係数が小さいフィラー粒子を使用すれば、半導体集積回路素子との線膨張係数差を縮小する効果が高められる。
【００３５】
フィラー粒子をなす無機材料は、例えばアルミナ（７〜８ｐｐｍ／℃）を使用できる。アルミナは線膨張係数が種々のセラミックの中でも特に小さく、接続するべき半導体集積回路素子との間の線膨張係数差の縮小効果に優れる。また、その他のセラミック材料としては、窒化アルミニウム、窒化珪素、ムライト、二酸化珪素、酸化マグネシウムなども使用可能である。さらに、半導体集積回路素子がシリコン素子である場合、フィラー粒子をシリコン粒子で構成することも効果的である。
【００３６】
また、フィラー粒子をなす無機材料は、Ｓｉ成分の含有率がＳｉＯ２換算にて６８質量％以上９９質量％以下であり、Ｓｉ以外のカチオン成分が、室温から２００℃までの温度範囲においてＳｉＯ２よりも線膨張係数の大きい酸化物を形成する酸化物形成カチオンにて構成されることにより、１ｐｐｍ／℃室温から２００℃までの平均の線膨張係数が１ｐｐｍ／℃以上７ｐｐｍ／℃以下に調整されてなる酸化物系ガラス材料で構成することもできる。室温から２００℃までの温度範囲におけるＳｉＯ２の線膨張係数は１ｐｐｍ／℃前後と非常に小さく、それよりも線膨張係数の大きい酸化物を形成する酸化物形成カチオンを含有した上記のようなガラス材料は、その酸化物形成カチオンの種類と含有量に応じて１ｐｐｍ／℃以上の任意の値に自由に調整できる。その結果、該ガラス材料を用いたフィラー粒子は、線膨張係数の縮小効果に優れる。
【００３７】
この場合、上記酸化物系ガラス材料は、ＳｉＯ２の含有率が６８質量％未満では、ガラス材料の線膨張係数を７ｐｐｍ／℃以下に留めることが困難となり、半導体部品との間の線膨張係数差を十分に縮小できなくなる。９９質量％を超えると、ガラス融点が上昇し、気泡残留等の小さい良質のガラスをガラスの製造コストが増大する。また、ガラス材料の線膨張係数１ｐｐｍ／℃以上に確保することが難しくなる場合もある。
【００３８】
以下は、本発明に採用可能なガラス組成の具体例である：
ＳｉＯ２：８０．９質量％、Ｂ２Ｏ３：１２．７質量％、Ａｌ２Ｏ３：２．３質量％、Ｎａ２Ｏ：４．０質量％、Ｋ２Ｏ：０．０４質量％、Ｆｅ２Ｏ３：０．０３質量％
軟化点：８２１℃、線膨張係数（２０℃から２００℃までの平均値）：３．２５ｐｐｍ／℃
【図面の簡単な説明】
【００３９】
【図１】本発明の中間基板の使用形態の一例を示す側面模式図。
【図２】図１の中間基板の第一端子アレーの配置形態の一例を示す平面図。
【図３】本発明の中間基板の第一実施形態を示す断面模式図。
【図４】同じく第二実施形態を示す断面模式図。
【図５】同じく第三実施形態を示す断面模式図。
【符号の説明】
【００４０】
１  副コア部
５  第一端子アレー
５ａ  第一側第一種端子
５ｂ  第一側第二種端子
７  第二端子アレー
７ａ  第二側第一種端子
７ｂ  第二側第二種端子
５１ａ  第一種副コア部導体
５１ｂ  第二種副コア部導体
５１ｓ  信号用副コア部導体
６１  第一配線積層部
１００  基板コア
１００ｈ  副コア部収容部
１００ｍ  コア本体部
１０２  誘電体層
１０７  ビア導体
１０８  第一側信号用配線
１０９ａ  第一種貫通孔導体
１０９ｂ  第二種種貫通孔導体
１０９ｓ  信号用貫通孔導体
１１１ａ  第一側第一種面導体
１１１ｂ  第一側第二種面導体
２００，３００，４００  中間基板
【図１】
2006066737.tif 000003
【図２】
2006066737.tif 000004
【図３】
2006066737.tif 000005
【図４】
2006066737.tif 000006
【図５】
2006066737.tif 000007