(57)【要約】      （修正有）【課題】半導体装置を薄型化する。【解決手段】半導体チップ２を封止体３によって被覆し、前記封止体の底面に半導体装置の外部端子が露出する半導体装置において、上面に半導体チップとの接続を行なう接続領域を有し、下面に半導体装置の外部端子領域を有する複数の金属膜４と、封止体底面の略全域に拡がり前記複数の金属膜及び絶縁体の上面或いは下面の少なくとも何れかに固定された絶縁性のフィルム６とからなるフィルムリードを用い、前記金属膜の接続領域に半導体チップの接続端子８が接続導通し、前記外部端子領域が封止体底面に露出して、半導体装置の外部端子となる。【選択図】図４
2006156881.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップを封止体によって被覆し、前記封止体の底面に半導体装置の外部端子が露出する半導体装置において、
上面に半導体チップとの接続を行なう接続領域を有し、下面に半導体装置の外部端子領域を有する複数の金属膜と、封止体底面の略全域に拡がり前記複数の金属膜及び絶縁体の上面或いは下面の少なくとも何れかに固定された絶縁性のフィルムとからなるフィルムリードを用い、
前記金属膜の接続領域に半導体チップの接続端子が接続導通し、前記外部端子領域が封止体底面に露出して、半導体装置の外部端子となることを特徴とする半導体装置。
【請求項２】
前記複数の金属膜間には絶縁体が充填されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体チップの接続端子がスタッドバンプであり、半導体チップがフェイスダウン実装されていることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記金属膜の上面及び下面がフィルムによって覆われており、前記フィルムは金属膜の上面の半導体チップ接続領域及び下面の外部端子領域を開口し、前記金属膜は外部端子領域が下面方向に厚くなっていることを特徴とする請求項１乃至請求項３の何れか一項に記載の半導体装置。
【請求項５】
半導体チップを封止体によって被覆し、前記封止体の底面に半導体装置の外部端子が露出する半導体装置の製造方法において、
上面に半導体チップとの接続を行なう接続領域を有し、下面に半導体装置の外部端子領域を有する複数の金属膜と、封止体底面の略全域に拡がり前記複数の金属膜及び絶縁体の上面或いは下面の少なくとも何れかに固定された絶縁性のフィルムとからなるフィルムリードを用い、
前記フィルムリードの半導体チップ接続領域に半導体チップの接続端子を接続導通させる工程と、
前記半導体チップとフィルムリードの上面とを封止体によって封止する工程とを有することを特徴とする半導体装置の製造方法。
【請求項６】
（ａ）互いに対向する主面及び裏面と、前記主面上に配置された複数の接続端子を有する半導体チップを準備する工程、
（ｂ）複数の金属膜と、前記複数の金属膜の間に充填される絶縁体と、前記複数の金属膜及び前記絶縁膜を固定するフィルムを有するフィルムリードを準備する工程、
（ｃ）前記フィルムリードの上面に前記半導体チップの主面を向かい合わせて搭載する工程、
（ｄ）前記半導体チップ及び前記フィルムリードの上面を封止体によって封止する工程、
を有することを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法であって、
前記金属膜の一部は前記フィルムから露出し、
前期金属膜の一部は前記半導体チップの前記接続端子と電気的に接続されていることを特徴とする半導体装置の製造方法。
【請求項８】
請求項６記載の半導体装置の製造方法であって、
前記フィルムは、前記金属膜及び前記絶縁膜の上下に固定されていることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、薄型の半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体装置では、半導体チップの微細化が進展し、半導体チップ面積に対して搭載する回路の規模を増大させる高集積化が行なわれており、こうした高集積化によって、半導体装置にはより多くの回路が搭載され、半導体装置を搭載する電子装置も多機能化が進められている。
【０００３】
例えば、無線による移動体通信の端末機器いわゆる携帯電話では、カメラ機能の搭載等に見られる多機能化が進められており、今後更に多くの機能を携帯電話に内蔵することが予想される。しかし多機能化によって端末機の外形寸法を増加させることは望ましくないので、付加される機能に必要な回路を搭載するために、携帯電話に用いられる構成要素については、更なる小型化が求められている。
【０００４】
こうした小型化によって、例えば、抵抗やキャパシタ等の電子部品では、０６０３と呼称される厚さが０．３ｍｍのものが用いられており、更に０４０２と呼称される厚さが０．２ｍｍのものの採用が進められている。このため、搭載される半導体装置にも、薄型化が求められており、その厚さを０．３ｍｍ以下にすることが望ましい。
【０００５】
下記特許文献１には、半導体チップ実装後にリードを研削して半導体装置を薄型化する技術が記載されている。
【０００６】
【特許文献１】特開平１１−１９５７３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
リードフレームを用いた半導体装置では、例えばリードの厚みが１１０μｍ、半導体チップ接続部分のタブ上げに１００μｍ、半導体チップの厚みが１００μｍ、ボンディングワイヤのループ高さが１００μｍ程度必要となり、半導体チップを被覆する封止体を含めた半導体装置の厚みは５００μｍ程度となってしまう。半導体装置の薄型化の要求に伴い、上記特許文献１では研削することでリードの厚みを薄く形成し、半導体装置を薄型化することを開示している。しかし、例えば１００μｍ以下の厚さまでリードを薄くした場合には、リードが変形しやすくなり、リード先端の高さが一定の範囲に収まらなくなる（ばらつく）といった問題が生じる。リードの先端がばらつくことにより、後のワイヤボンディング工程において、リードの先端（半導体チップ側に位置する端部）とボンディングワイヤの接続不良が発生する。
【０００８】
また、エポキシ樹脂，アラミド樹脂，ポリイミド樹脂等の絶縁性樹脂の基体に銅等の金属膜からなる配線を形成したテープ基板の一方の面に半導体チップを搭載し、他方の面に半導体装置の外部端子となり実装基板等との接続に用いられる外部端子を形成し、テープ基板に形成された配線の一端に半導体チップを接続し配線の他端を外部端子とする半導体装置がある。
【０００９】
こうした半導体装置では、基体の両面に配線を形成するテープ基板の厚さが２００μｍ程度必要であり、半導体チップを被覆する封止体を含めた半導体装置の厚みは４００μｍ程度となってしまう。加えて、テープ基板は、両面に配線を形成し、これらの配線を導通させる貫通配線を形成しなければならないので、価格が高価になり、半導体装置の価格を上昇させてしまうことになる。
【００１０】
本発明の課題は、これらの問題点を解決し、半導体装置を薄型化することが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
半導体チップを封止体によって被覆し、前記封止体の底面に半導体装置の外部端子が露出する半導体装置において、上面に半導体チップとの接続を行なう接続領域を有し、下面に半導体装置の外部端子領域を有する複数の金属膜と、封止体底面の略全域に拡がり前記複数の金属膜及び絶縁体の上面或いは下面の少なくとも何れかに固定された絶縁性のフィルムとからなるフィルムリードを用い、前記金属膜の接続領域に半導体チップの接続端子が接続導通し、前記外部端子領域が封止体底面に露出して、半導体装置の外部端子となる。
【００１２】
またその製造方法において、上面に半導体チップとの接続を行なう接続領域を有し、下面に半導体装置の外部端子領域を有する複数の金属膜と、封止体底面の略全域に拡がり前記複数の金属膜及び絶縁体の上面或いは下面の少なくとも何れかに固定された絶縁性のフィルムとからなるフィルムリードを用い、前記フィルムリードの半導体チップ接続領域に半導体チップの接続端子を接続導通させる工程と、前記半導体チップとフィルムリードの上面とを封止体によって封止する工程とを有する。
【発明の効果】
【００１３】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）本発明によれば、金属膜にフィルムを積層したフィルムリードを用いることによって、半導体装置の厚みを低減させることができるという効果がある。
（２）本発明によれば、前記フィルムリードの構成が簡素なことから、半導体装置の価格上昇を防止することができるという効果がある。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１５】
図１は、本発明の一実施の形態である半導体装置を示す底面図であり、図２はその側面図であり、図３は図２とは異なるその側面図であり、図４は、図１中のａ‐ａ線に沿った縦断面図である。本実施の形態の半導体装置は、インターポーザとなるフィルムリード１に半導体チップ２をフェイスダウンで搭載し、フィルムリード１の上面及び半導体チップ２をエポキシ樹脂等の封止体３によって被覆してある。
【００１６】
フィルムリード１は、図５に平面図を、図６に底面図を示し、図７に図５中のａ‐ａ線に沿った縦断面図を、図８に図５中のｂ‐ｂ線に沿った縦断面図を示すように、例えば銅を用いた複数の金属膜４と、複数の金属膜４間に充填されたポリイミド樹脂等の絶縁体５と、封止体底面の略全域に拡がり複数の金属膜４及び絶縁体５の上面に固定されたポリイミド樹脂等の絶縁性のフィルム６と、同様に下面に固定された絶縁性のフィルム７とからなっている。
【００１７】
金属膜４は、図５及び図６に破線にて示すように、半導体チップ２との接続を行なう接続領域４ａと、半導体装置の外部端子領域４ｂとを包含した平面形状となっており、上面のフィルム６を開口して、半導体チップ２との接続を行なう金属膜４の接続領域４ａを露出させ、下面フィルム７を開口して半導体装置の外部端子領域４ｂを露出させており、金属膜４は外部端子領域４ｂを下面方向に厚くしてある。なお、本実施の形態では、フィルムリード１の半導体チップ２搭載面を上面といい、基板実装面を下面という。また、本実施の形態では、フィルムリード１の厚さと交差する平面形状は、四角形である。
【００１８】
半導体チップ２は、図９に底面図を図１０に側面図を示すように、単結晶シリコン等の半導体基板２ａの素子形成面に設けられたパッド２ｂに、半導体チップ２の接続端子となるバンプ電極として金線を用いたスタッドバンプ８を形成してある。スタッドバンプ８は、半導体チップ２のパッド２ｂに融着する球状部分と、この球状部分から連続した円錐状の突起部分とからなり、半導体チップ２のスタッドバンプ８とフィルムリード１の金属膜４とを接続し、半導体チップ２をフェイスダウン実装している。
【００１９】
通常のテープ基板等では絶縁性の母体に金属膜を積層しているが、本実施の形態のフィルムリード１では、母体となる絶縁体５が金属膜４間に充填され、金属膜４及び絶縁体５がフィルム６，７に固定されている。このため、フィルムリード１の厚さを金属膜４の厚さにフィルム６，７の厚さを加えても、１００μｍ以下にすることが容易であり、金属膜４の水平方向及び垂直方向の変形は絶縁体５及びフィルム６，７によって防止することができる。リードの場合、ある所定の厚さから研削工程により期待の厚さまで薄く形成するため、研削工程においてばらつきが生じ易く、１００μｍ以下の薄型化は困難である。これに対し、フィルム６，７はリードに比べその厚さが薄く、また平坦性に優れている。金属膜４は電気的特性が確保できるだけの厚みがあれば良い。しかし、例えば厚さ２０〜３０μｍ以下の金属膜４は剛性がなく、更には厚さがばらついた状態のままである。そこで本実施の形態のように、予め薄く、また平坦なフィルム６，７により金属膜４を固定することで、フィルムリード１の剛性を確保できる。更には、予め薄いもの同士を貼り合わせるため、フィルムリード１となる合計の厚さは１００μｍ以下の薄型化を実現できる。更には、リードの場合、研削工程による薄型化において、期待する厚さで研削工程を終了させるためには、その管理および制御が難しい。これに対し、予めフィルム６，７の厚さは制御されているため、製造プロセスが容易である。リードの厚さが１００μｍ以下の場合には、本実施の形態のようなフィルムリードを用いることが好ましい。
【００２０】
このため、本実施の形態の半導体装置では、フィルムリード１の厚みが１００μｍ、スタッドバンプ８の高さが２０μｍ、半導体チップ２の厚みが１００μｍ、半導体チップ２を被覆する封止体３の厚みが５０μｍとして半導体装置の厚みは３００μｍ以下とすることが容易である。半導体チップ２はその主面をフィルムリード１の上面と向い合わせて、スタッドバンプ８を介して実装（フリップチップ実装）するため、ワイヤのループ高さが低減できる。半導体チップ２は、現在５０μｍ程度まで薄くすることが可能であり、フィルムリード１、封止体３を更に薄くする或いはスタッドバンプ８の高さを低くする等の手段によって、更に５０μｍの薄型化を行なえば、半導体装置の厚みを２００μｍ程度とすることも可能である。
【００２１】
また、フィルム６，７については上面又は下面の一方のみとすることも可能であり、フィルムの使用に替えてソルダーレジストを塗布する等の方法も可能である。フィルムを使用する場合は、薄型化だけでなく、平坦性にも優れているため、上記課題で説明したような、半導体チップの接続端子とフィルムリードの金属膜との接続不良が生じることはない。一方、ソルダーレジストを使用することで、フィルムを使用する場合に比べ製造プロセスを容易にできる。
【００２２】
続いて、本実施の形態の半導体装置の製造方法について、図１１乃至図１９を用いて工程ごとに説明する。
【００２３】
先ず、半導体チップ２は、前述した図９に底面図を図１０に側面図を示すように、単結晶シリコン等の半導体基板２ａに各種素子を形成し、各素子を半導体基板に形成されたアルミニュウム等を用いた配線によって接続したものであり、最上層の配線の端部が、保護絶縁膜に設けられた開口から露出してパッド２ｂとなっており、このパッド２ｂにスタッドバンプ８を形成する。
【００２４】
スタッドバンプ８では、ワイヤボンディングに用いられるキャピラリから露出させた径が１５μｍ程度の金の細線を放電トーチ等によって溶融させて、溶融した金が表面張力により５０μｍ程度の径の球状になった金ボールを半導体チップ２のパッド２ｂに圧着させた状態で球状部分を形成し、ワイヤを繰り出さずにキャピラリを離隔させると、溶融部分が分離されて突起部分が形成される。
【００２５】
フィルムリード１の製造では、何れかのフィルム、例えばここでは下面のフィルム７の全面にメッキ或いは蒸着等により銅膜を形成し、図１１に縦断面図を示すように、この銅膜をエッチングによってパターニングして複数の金属膜４を形成する。金属膜４として、メッキ等の他に金属の薄板をフィルム７に接着してもよい。
【００２６】
次に、図１２に縦断面図を示すように、この複数の金属膜４の間に絶縁体５を充填し、図１３に縦断面図を示すように、複数の金属膜４及び絶縁体５の全面に上面のフィルム６を接着する。
【００２７】
次に、半導体チップ２接続領域に位置する上面のフィルムを開口し、図１４に縦断面図を示すように、銅メッキ等により金属膜４の外部端子領域を下面方向に厚くする。なお、フィルム６，７の開口は、接着前に予め加工してもよい。また、半導体チップ２のサイズ等が変更された場合には、フィルム６の開口位置を変更することにより対応することも可能である。
【００２８】
また、半導体装置の外部端子としてバンプ電極を形成する場合等であれば、外部端子領域４ｂのメッキ処理で、同に変えて例えばバリアメタルとなるニッケル／金の膜等のように、他の金属膜を形成してもよい。
【００２９】
製造過程では、フィルムリード１が、図１５に平面図を図１６に底面図を示すように縦横に複数連続した短冊状に形成されており（複数の製品形成領域を有する）、個々のフィルムリード１に半導体チップ２のダイボンディングを行なう。ダイボンディングでは、半導体チップ２のスタッドバンプ８を金属膜４の接続領域４ａに押圧し、超音波振動を加えることにより、半導体チップ２のスタッドバンプ８とフィルムリード１の金属膜４とを接続し、図１７に縦断面図を示すように、半導体チップ２をフェイスダウン実装している。
【００３０】
なお、スタッドバンプ８では先端に突起部分が形成されており、上面フィルム６の材質によって接続領域４ａがフィルム６から露出していない場合は、スタッドバンプ８の押圧によりこの突起部分でフィルムを６開口し、超音波振動によって前記開口を拡張してスタッドバンプ８と金属膜４とを接続することも可能であり、上面のフィルム６の開口工程を省略することが可能になる。
【００３１】
他に半導体チップ２の実装では、スタッドバンプ８とフィルムリード１の金属膜４とをフィルム状の熱硬化性接着剤であるＮＣＦ(Non Conductive Film)等によって接着固定し、スタッドバンプ８と金属層４とを接触導通させてもよいし、異方導電性フィルム(ＡＣＦ:Anisotropic Conductive Film)を用いて半導体チップ２と金属膜４とを接続してもよい。
【００３２】
次に、図１８に縦断面図を示すように、半導体チップ２を実装したフィルムリード１を、上金型９と下金型１０との間に固定して、封止体の形成されるキャビティ９ａに半導体チップ２を収容し、上金型９のゲート９ｂからエポキシ樹脂等の封止樹脂を注入し、ランナ９ｃでつながっている複数のキャビティ９ａに封止樹脂を順次充填して、半導体チップ２及びフィルムリード１の上面を覆う封止体３を形成する。
【００３３】
次に、図１９に縦断面図を示すように、フィルムリード１をダイシングテープ１１に貼り付けた状態で、ダイシングブレード１２によって封止体間のフィルムリード１及びゲート９ｂ，ランナ９ｃの樹脂を縦横に切断して短冊状に一体化されていたフィルムリード１を分離させた後に、ダイシングテープ１１を剥離すれば、夫々の半導体装置が個片化されて図１乃至図４に示す状態となる。
【００３４】
本実施の形態では、樹脂封止に関して、パッケージサイズの小さな場合に、個別の半導体装置ごとにキャビティ９ａが設けられた金型９を用いてトランスファーモールドによって封止体３を形成する方法を説明したが、複数の封止体３を一体にして樹脂封止を行ない、樹脂封止後に封止体３をダイシングによって切断して、個別半導体装置を個片化するＭＡＰ(Multi arrayed Package)技術により本実施の形態の半導体装置の封止体３を形成してもよい。これにより、半導体装置の生産効率を向上させることができる。また樹脂の流路となるゲート９ｂは封止体３外形より狭める必要がない。すなわち、封止体３の最小寸法形状が制約されることがない。
【００３５】
また、半導体チップ２は、単結晶シリコン等のウェハに設けられた複数の素子形成領域に、半導体素子或いは配線パターンを一括して形成して所定の回路を構成し、図２０に斜視図を示すように、ウェハをダイシングテープ１３に貼り付けた状態で、隣接する素子形成領域間のスクライビング領域にて切断するダイシングを行ない、夫々の素子形成領域を個々の半導体チップ２として分離している。
【００３６】
こうしたウェハのダイシングが終了した状態で、図２１に縦断面図を示すように、半導体チップ２のスタッドバンプ８にフィルムリード１の金属膜４の接続領域４ａに重ね合わせて、ボンディングツール１４によって加圧して超音波振動を加えることにより、半導体チップ２のスタッドバンプ８とフィルムリード１の金属膜４とを接続し、半導体チップ２をフェイスダウン実装することも可能である。
【００３７】
この後、ＭＡＰにより封止体を形成し、半導体チップ２間を切断分離して、半導体装置を個片化する。また、半導体チップ２の裏面を被覆する必要がない場合には、ＮＣＦ或いはＡＣＦによって半導体チップ２とフィルムリード１とを接続し、同時に半導体チップ２とフィルムリード１との間の隙間を充填して、樹脂封止の工程を省略することができる。
【００３８】
また、前述した説明では半導体チップ２の接続端子が６ピンの場合について説明したが、接続端子が６ピン未満の場合例えば、図２２に半導体チップ２の底面図を示す５ピンの半導体チップ２の場合には、前述したフィルムリード１を用いて、半導体チップ２の接続されない金属膜４を使用しないＮＣピンとしてもよいが、図２３にフィルムリード１の平面図を図２４に底面図を示すように、５ピンのフィルムリード１を用いて、図２５に底面図を示す５ピンの半導体装置とすることもできる。
【００３９】
また、前述した説明では半導体チップ２の接続端子が６ピンの場合について説明したが、接続端子が６ピンよりも多い場合例えば、図２６に半導体チップ２の底面図を示す８ピンの半導体チップ２の場合には、図２７にフィルムリード１の平面図を図２８に底面図を示すように、８ピンのフィルムリード１を用いて、図２９に底面図を示す８ピンの半導体装置とすることもできる。
【００４０】
以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば、半導体チップの接続端子として、スタッドバンプ以外に半球状或いは柱状のバンプ電極を採用することも可能である。
【図面の簡単な説明】
【００４１】
【図１】本発明の一実施の形態である半導体装置を示す底面図である。
【図２】本発明の一実施の形態である半導体装置を示す側面図である。
【図３】本発明の一実施の形態である半導体装置を示す図２とは異なる側面図である。
【図４】図１中のａ-ａ線に沿った縦断面図である。
【図５】本発明一実施の形態である半導体装置に用いるフィルムリードを示す平面図である。
【図６】本発明一実施の形態である半導体装置に用いるフィルムリードを示す底面図である。
【図７】図５中のａ-ａ線に沿った縦断面図である。
【図８】図５中のｂ-ｂ線に沿った部分拡大縦断面図である。
【図９】本発明一実施の形態である半導体装置に用いる半導体チップを示す底面図である。
【図１０】本発明一実施の形態である半導体装置に用いる半導体チップを示す側面図である。
【図１１】本発明の一実施の形態である半導体装置の製造方法を工程ごとに示す縦断面図である。
【図１２】本発明の一実施の形態である半導体装置の製造方法を工程ごとに示す縦断面図である。
【図１３】本発明の一実施の形態である半導体装置の製造方法を工程ごとに示す縦断面図である。
【図１４】本発明の一実施の形態である半導体装置の製造方法を工程ごとに示す縦断面図である。
【図１５】本発明の一実施の形態である半導体装置の製造方法を工程ごとに示す平面図である。
【図１６】本発明の一実施の形態である半導体装置の製造方法を工程ごとに示す底面図である。
【図１７】本発明の一実施の形態である半導体装置の製造方法を工程ごとに示す縦断面図である。
【図１８】本発明の一実施の形態である半導体装置の製造方法を工程ごとに示す縦断面図である。
【図１９】本発明の一実施の形態である半導体装置の製造方法を工程ごとに示す縦断面図である。
【図２０】本発明の一実施の形態である半導体装置の製造方法を工程ごとに示す斜視図である。
【図２１】本発明の一実施の形態である半導体装置の製造方法を工程ごとに示す縦断面図である。
【図２２】本発明一実施の形態である半導体装置に用いる半導体チップを示す底面図である。
【図２３】本発明一実施の形態である半導体装置に用いるフィルムリードを示す平面図である。
【図２４】本発明一実施の形態である半導体装置に用いるフィルムリードを示す底面図である。
【図２５】本発明の一実施の形態である半導体装置を示す底面図である。
【図２６】本発明一実施の形態である半導体装置に用いる半導体チップを示す底面図である。
【図２７】本発明一実施の形態である半導体装置に用いるフィルムリードを示す平面図である。
【図２８】本発明一実施の形態である半導体装置に用いるフィルムリードを示す底面図である。
【図２９】本発明の一実施の形態である半導体装置を示す底面図である。
【符号の説明】
【００４２】
１…フィルムリード、２…半導体チップ、２ａ…半導体基板、２ｂ…パッド、３…封止体、４…金属膜、４ａ…接続領域、４ｂ…外部端子領域、５…絶縁体、６，７…フィルム、８…スタッドバンプ、９…上金型、９ａ…キャビティ、９ｂ…ゲート、９ｃ…ランナ、１０…下金型、１１，１３…ダイシングテープ、１２…ダイシングブレード、１４…ボンディングツール。
【図１】
2006156881.tif 000003
【図２】
2006156881.tif 000004
【図３】
2006156881.tif 000005
【図４】
2006156881.tif 000006
【図５】
2006156881.tif 000007
【図６】
2006156881.tif 000008
【図７】
2006156881.tif 000009
【図８】
2006156881.tif 000010
【図９】
2006156881.tif 000011
【図１０】
2006156881.tif 000012
【図１１】
2006156881.tif 000013
【図１２】
2006156881.tif 000014
【図１３】
2006156881.tif 000015
【図１４】
2006156881.tif 000016
【図１５】
2006156881.tif 000017
【図１６】
2006156881.tif 000018
【図１７】
2006156881.tif 000019
【図１８】
2006156881.tif 000020
【図１９】
2006156881.tif 000021
【図２０】
2006156881.tif 000022
【図２１】
2006156881.tif 000023
【図２２】
2006156881.tif 000024
【図２３】
2006156881.tif 000025
【図２４】
2006156881.tif 000026
【図２５】
2006156881.tif 000027
【図２６】
2006156881.tif 000028
【図２７】
2006156881.tif 000029
【図２８】
2006156881.tif 000030
【図２９】
2006156881.tif 000031