(57)【要約】【課題】出力部の飽和状態から非飽和状態への変化応答時間を改善する。【解決手段】第２の増幅部１１の利得を大きくとることにより、第３，第４出力端子１１ａ，１１ｂの出力が飽和しても第１，第２出力端子１０ａ，１０ｂからの出力は飽和せず、入力の変動に合わせた帰還電流を入力側に帰還でき、飽和しても仮想短絡が持続し、反転入力端子２の電位が非反転入力端子３に対して乖離しない。このため第３，第４出力端子１１ａ，１１ｂの出力を飽和状態にして、入力部１の電位をステップ入力して飽和した出力を入力範囲内に戻したとき、第３，第４出力端子１１ａ，１１ｂの出力の過渡応答時間を短縮できる。【選択図】図１
2006020126.tif 000002
【特許請求の範囲】
【請求項１】
入力部から入力抵抗を直列に介し、前記入力抵抗と接続された反転入力端子と基準電位を与えられた非反転入力端子を持ち、第１の出力端子から増幅信号と第２の出力端子から反転増幅信号を出力する第１の増幅部と、前記第１の増幅部から出力の前記増幅信号と前記反転増幅信号の差を増幅する第２の増幅部と、前記第２の増幅部の第３，第４の出力端子に両端を接続した負荷と、前記第１の増幅部から出力の前記増幅信号と前記反転増幅信号の差を電流に変換する第１の帰還部と、前記入力抵抗と前記反転入力端子との接続部に一端を接続し、前記第１の帰還部の出力端子に他端を接続した抵抗と、前記第１の帰還部の出力端子に一端を接続し、基準電位に他端を接続した容量とを備えたことを特徴とするアクチュエータ駆動回路。
【請求項２】
前記第１の増幅部の第１，第２の出力端子と第１の帰還部の第１，第２の入力端子との間に接続されたスイッチ回路と、前記第２の増幅部の第３，第４の出力端子と前記第１の帰還部の第１，第２の入力端子との間に接続された第２の帰還部と、前記第２の増幅部と前記スイッチ回路と前記第２の帰還部に接続された制御回路とを設けたことを特徴とする請求項１記載のアクチュエータ駆動回路。
【請求項３】
前記第２の増幅部の第３，第４の出力端子と第１の帰還部の出力端子との間に接続された第２の帰還部と、前記第２の増幅部と前記第１の帰還部に接続された制御回路とを設けたことを特徴とする請求項１記載のアクチュエータ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力の飽和状態から非飽和状態への応答時間を短縮したアクチュエータ駆動回路に関するものである。
【背景技術】
【０００２】
従来のアクチュエータ駆動回路は図５に示すように構成されている。図５を参照しながらアクチュエータ駆動回路について説明する。図５に示すように入力部１に入力信号を得て、帰還部８のコンダクタンスと入力抵抗４によって、入力部１に対する出力の利得が決まり、増幅部７の反転入力端子２の電位と非反転入力端子３の基準電位との差が増幅部７の利得倍され負荷９に出力される。
【０００３】
増幅部７は負荷９の両端と接続の第１，第２出力端子７ａ，７ｂから電位差を出力し、この出力した電位差を帰還部８によって電流に変換し、反転入力端子２に帰還抵抗５を介して負帰還を行う。帰還抵抗５は帰還容量６と帰還部８の出力に対するローパスフィルタ（以下、ＬＰＦという）を形成しており位相補償も行うことができる（例えば、特許文献１参照）。
【特許文献１】特開平１０−１３５８０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、このような構成のアクチュエータ駆動回路では、増幅部７の第１，第２出力端子７ａ，７ｂは、ある出力限界値を持つ。その出力限界値に達すると入力部１の電位を増加させても増幅部７の出力が固定してしまう。入力部１の入力電位の増大に対して、帰還電流も出力と同様に固定されるため、入力部１の電位から入力抵抗４と帰還電流との電圧降下による反転入力端子２の電位は、入力部１の増加に応じて増加していく。このような現象を飽和状態と呼ぶことにする。よって、帰還部８の出力端子８ｃの電位も限界帰還電流と帰還抵抗５との積だけ反転入力端子２より電圧降下した値になるので反転入力端子２と同様、入力部１の電位が増加した分と等しい値で増加する。
【０００５】
帰還抵抗５と帰還容量６からなるＬＰＦで帰還電流が十分に平滑化されているとし、第１，第２出力端子７ａ，７ｂが非飽和の状態の場合、入力部１の電位の変化に対して反転入力端子２の電位の変化は、入力部１に対する第１，第２出力端子７ａ，７ｂの差動出力での利得を増幅部７の利得で割った値倍になる。
【０００６】
通常、増幅部７の利得は入力部１に対する第１，第２出力端子７ａ，７ｂの差動出力の利得より十分に大きいため、反転入力端子２の変位は十分小さく帰還容量６の充放電はわずかになり、入力部１の変化に対して第１，第２出力端子７ａ，７ｂの応答時間の悪化はほとんどない。しかしながら、第１，第２出力端子７ａ，７ｂが飽和状態で入力部１の電位が変化した場合、入力値が変動した値分、帰還容量６が入力部１をシンク（吸収）もしくはソース（供給）源とし充放電することになる。その結果、第１，第２出力端子７ａ，７ｂが飽和状態から非飽和状態へと入力部１の指令値が変化した場合、飽和状態からの復帰時間が長くなるという問題があった。
【０００７】
本発明は、前記従来技術の問題を解決することに指向するものであり、出力部の飽和状態から非飽和状態への変化応答時間を改善したアクチュエータ駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記の目的を達成するために、本発明に係るアクチュエータ駆動回路は、入力部から入力抵抗を直列に介し、入力抵抗と接続された反転入力端子と基準電位を与えられた非反転入力端子を持ち、第１の出力端子から増幅信号と第２の出力端子から反転増幅信号を出力する第１の増幅部と、第１の増幅部から出力の増幅信号と反転増幅信号の差を増幅する第２の増幅部と、第２の増幅部の第３，第４の出力端子に両端を接続した負荷と、第１の増幅部から出力の増幅信号と反転増幅信号の差を電流に変換する第１の帰還部と、入力抵抗と反転入力端子との接続部に一端を接続し、第１の帰還部の出力端子に他端を接続した抵抗と、第１の帰還部の出力端子に一端を接続し、基準電位に他端を接続した容量とを備えたことを特徴とする。
【０００９】
また、前記アクチュエータ駆動回路に、第１の増幅部の第１，第２の出力端子と第１の帰還部の第１，第２の入力端子との間に接続されたスイッチ回路と、第２の増幅部の第３，第４の出力端子と第１の帰還部の第１，第２の入力端子との間に接続された第２の帰還部と、第２の増幅部とスイッチ回路と第２の帰還部に接続された制御回路とを設けたこと、または、第２の増幅部の第３，第４の出力端子と第１の帰還部の出力端子との間に接続された第２の帰還部と、第２の増幅部と第１の帰還部に接続された制御回路とを設けたことを特徴とする。
【００１０】
前記の構成によれば、最終出力段の増幅率より十分に低い増幅率の中間出力点を帰還することで、最終出力が飽和した場合でも入力の変化に応じ、帰還量が頭打ちしなくなり、仮想短絡の電位が乖離することを防ぐことができる。
【発明の効果】
【００１１】
本発明によれば、出力の飽和状態から非飽和状態への応答時間の遅れを短縮したアクチュエータ駆動回路を提供できるという効果を奏する。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００１３】
図１は本発明の実施の形態１におけるアクチュエータ駆動回路の概略構成を示す回路図である。ここで、前記従来例を示す図５において説明した構成要件に対応して同等機能を有するものには同一の符号を付してこれを示し、以下の各図においても同様とする。
【００１４】
図１に示すように、入力部１に入力信号を得て、第１の帰還部１２のコンダクタンスと入力抵抗４によって、入力部１に対する第３，第４出力端子１１ａ，１１ｂから出力の利得が決まる。
【００１５】
第１の増幅部１０の反転入力端子２の電位と非反転入力端子３の基準電位の差が第１の増幅部１０の利得倍され、第１，第２出力端子１０ａ，１０ｂから増幅信号と反転増幅信号の差電圧として出力される。第１，第２出力端子１０ａ，１０ｂの出力電圧が第２の増幅部１１に入力され、さらに第２の増幅部１１の利得倍増幅された電圧差が負荷９の両端と接続の第３，第４出力端子１１ａ，１１ｂに出力される。
【００１６】
また、第１の帰還部１２の第１，第２入力端子１２ａ，１２ｂに第１の増幅部１０の第１，第２出力端子１０ａ，１０ｂからの電位差が入力され、この電位差を電流に変換して出力端子１２ｃから出力し、反転入力端子２に帰還抵抗５を介して負帰還を行う。また帰還抵抗５は帰還容量６と併せて、ＬＰＦを形成している。このＬＰＦは同時に位相補償を行うこともできる。
【００１７】
本実施の形態１では第２の増幅部１１の利得を大きくとることで、第３，第４出力端子１１ａ，１１ｂ出力が飽和した場合でも第１，第２出力端子１０ａ，１０ｂからの出力は飽和せず、入力の変動に合わせた帰還電流を入力側に帰還できるので、飽和しても仮想短絡が持続し、反転入力端子２の電位が非反転入力端子３に対して乖離しない。このためいったん第３，第４出力端子１１ａ，１１ｂの出力を飽和状態にし、入力部１の電位をステップ入力にて飽和した出力を入力範囲内に戻した場合の第３，第４出力端子１１ａ，１１ｂ出力の過渡応答時間を短縮することができる。
【００１８】
図２は本発明の実施の形態２におけるアクチュエータ駆動回路の概略構成を示す回路図である。図２に示すように、入力部１に入力信号を得て、第１の帰還部１２と第２の帰還部１５の合計でのコンダクタンスと入力抵抗４によって、入力部１に対する第３，第４出力端子１１ａ，１１ｂから出力の利得が決まる。
【００１９】
第１の増幅部１０の反転入力端子２の電位と非反転入力端子３の基準電位の差が第１の増幅部１０の利得倍され、第１，第２出力端子１０ａ，１０ｂから差電圧として出力される。さらに第１，第２出力端子１０ａ，１０ｂの電圧は第２の増幅部１１に入力され、第２の増幅部１１の利得倍増幅された電圧差が負荷９の両端と接続の第３，第４出力端子１１ａ，１１ｂから出力される。
【００２０】
また、第２の帰還部１５に第２の増幅部１１の第３，第４出力端子１１ａ，１１ｂの電位差が入力される。この第２の帰還部１５は第２の増幅部１１の利得の逆数倍の利得を持つ。また、第２の帰還部１５は制御回路の飽和検知回路１６によって飽和を検知した場合にはオフ状態にするように制御される。第２の帰還部１５の出力は第１の帰還部１２の第１，第２入力端子１２ａ，１２ｂに入力される。
【００２１】
第１の増幅部１０の第１，第２出力端子１０ａ，１０ｂの出力はスイッチ回路１４に入力される。このスイッチ回路１４は飽和検知回路１６によって制御されており、第３，第４出力端子１１ａ，１１ｂの出力が飽和している場合はオン状態であり、飽和していない場合はオフ状態となる。スイッチ回路１４の出力は第１の帰還部１２の第１，第２入力端子１２ａ，１２ｂに入力される。
【００２２】
第１の帰還部１２は入力された差電圧を電流に変換し反転入力端子２に帰還抵抗５を介して負帰還を行う。また帰還抵抗５は帰還容量６と併せて、ＬＰＦを形成している。このＬＰＦは同時に位相補償を行うこともできる。
【００２３】
本実施の形態２では第２の増幅部１１の利得を、例えば１０ｄＢ以上とることで第３，第４出力端子１１ａ，１１ｂからの出力が飽和していても、第１，第２出力端子１０ａ，１０ｂの出力は飽和せずに、入力の変動に合わせた帰還電流を入力側に帰還でき、反転入力端子２の電位が非反転入力端子３の電位に対して乖離しない。
【００２４】
このためいったん第３，第４出力端子１１ａ，１１ｂの出力を飽和状態にし、入力部１の電位をステップ入力にて出力を非飽和の入力範囲内に戻した場合の第３，第４出力端子１１ａ，１１ｂ出力の過渡応答時間を改善することができる。
【００２５】
また、第３，第４出力端子１１ａ，１１ｂの出力が飽和していない場合は、飽和していないことを飽和検知回路１６が検知し、スイッチ回路１４が信号を遮断し、第２の帰還部１５が第３，第４出力端子１１ａ，１１ｂの出力を第１の帰還部１２に伝達する。これにより、第３，第４出力端子１１ａ，１１ｂが非飽和の場合に最終出力段を帰還することで出力変化の線形性を犠牲にすることなく飽和からの応答時間の改善が可能である。
【００２６】
飽和検知回路１６は、第２の増幅部１１の出力電圧の最大値となる基準電圧と出力電圧を比較することや第２の増幅部１１の利得と出力範囲により決まる入力範囲と入力電圧（第１，第２出力端子１０ａ，１０ｂからの出力）の電位比較することで検知が可能である。
【００２７】
負荷９への第３，第４出力端子１１a，１１ｂ出力がＰＷＭ（パルス幅変調）出力の場合は、図４に示すようにＰＷＭタイミングを生成する三角波の最大値と最小値に同期するにクロック（三角波ピークタイミング）を用いて三角波と基準電圧によって作られたＰＷＭ波形の論理をラッチすることで飽和状態を検知することができる。
【００２８】
図４を参考に説明すると、ＰＷＭ出力の波形は基準となる基準電圧Ａもしくは基準電圧Ｂ（図２における第１，第２出力端子１０ａ,１０ｂ出力に相当する）と三角波との比較後の波形によって生成される。前記三角波の頂点（最大値）と下端（最小値）に達するタイミングでそれぞれ立ち上がり、立ち下りするクロック波形を生成し、立ち上がりタイミングで基準電圧Ａと三角波を比較した波形の論理を保持し、この信号の論理によってＰＷＭ波形が飽和しているかの是非を確認することができる。また、立ち下りタイミングで基準電圧Ｂと三角波を比較した波形の論理を保持することでもＰＷＭ波形が飽和しているかの是非を確認することができる。  
【００２９】
図３は本発明の実施の形態３におけるアクチュエータ駆動回路の概略構成を示す回路図である。図３に示すように、入力部１に入力信号を得て、第２の帰還部１７のコンダクタンスと入力抵抗４によって、入力部１に対する第３，第４出力端子１１ａ，１１ｂから出力の利得が決まる。
【００３０】
第１の増幅部１０の反転入力端子２の電位と非反転入力端子３の基準電位の差が第１の増幅部１０の利得倍され、第１，第２出力端子１０ａ，１０ｂから差電圧として出力される。第１，第２出力端子１０ａ，１０ｂの出力電圧は第２の増幅部１１に入力され、さらに第２の増幅部１１の利得倍増幅された電圧差が負荷９の両端と接続の第３，第４出力端子１１ａ，１１ｂに出力される。
【００３１】
第２の帰還部１７は、第２の増幅部１１の第３，第４出力端子１１ａ，１１ｂから出力の電位差が入力され、第２の帰還部１７のコンダクタンスによって電流に変換され、反転入力端子２に帰還抵抗５を介して負帰還を行う。また、第１の帰還部１２には第１の増幅部１０の第１，第２出力端子１０ａ，１０ｂから出力の電位差が入力され、第１の帰還部１２のコンダクタンスによって電流に変換され反転入力端子２に帰還抵抗５を介して負帰還を行う。第２の帰還部１７は第３，第４出力端子１１ａ，１１ｂの出力状態が飽和，非飽和に関わらず負帰還をかけるように動作する。
【００３２】
いま、第３，第４出力端子１１ａ，１１ｂの出力が飽和した場合、飽和検知回路１８は第３，第４出力端子１１ａ，１１ｂの出力が飽和したことを検知して第１の帰還部１２を動作状態にする。この飽和検知回路１８は前述した実施の形態２の説明と同様の方法で検知することができる。
【００３３】
第１の帰還部１２は、第３，第４出力端子１１ａ，１１ｂの出力が飽和を始め、第１の帰還部１２が動作状態になった時点で帰還電流が０となるようにオフセットを与えられており、さらに入力される第１，第２出力端子１０ａ，１０ｂ出力の電位差が広がるにつれ、これに比例して帰還電流を増加させるように動作する。また帰還抵抗５は帰還容量６と併せて、ＬＰＦを形成している。このＬＰＦは同時に位相補償を行うこともできる。
【００３４】
本実施の形態３では第３，第４出力端子１１ａ，１１ｂの出力が飽和した場合、第２の帰還部１７が頭打ちとなるが、飽和中の帰還量と入力のバランスを出力よりも利得が低い部分でとることで帰還量が頭打ちすることを防ぎ、帰還容量６の過大な充放電を行わなくてすむ。このため飽和から非飽和状態への復帰応答速度が向上する。また、第３，第４出力端子１１ａ，１１ｂの出力が非飽和の場合は従来の方法によって動作しているため、出力変化の線形性を犠牲にすることがない。
【産業上の利用可能性】
【００３５】
本発明に係るアクチュエータ駆動回路は、出力の飽和状態から非飽和状態への応答時間を改善でき、アクチュエータ駆動回路における飽和状態から非飽和状態への変化応答時間遅れの短縮等に有用である。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施の形態１におけるアクチュエータ駆動回路の概略構成を示す回路図
【図２】本発明の実施の形態２におけるアクチュエータ駆動回路の概略構成を示す回路図
【図３】本発明の実施の形態３におけるアクチュエータ駆動回路の概略構成を示す回路図
【図４】ＰＷＭ駆動時の飽和検知方法を説明するタイミングチャート
【図５】従来のアクチュエータ駆動回路の概略構成を示す回路図
【符号の説明】
【００３７】
１  入力部
２  反転入力端子
３  非反転入力端子
４  入力抵抗
５  帰還抵抗
６  帰還容量
７  増幅部
７ａ  第１出力端子
７ｂ  第２出力端子
８  帰還部
８ａ  第１入力端子
８ｂ  第２入力端子
８ｃ，１２ｃ  出力端子
９  負荷
１０  第１の増幅部
１０ａ  第１出力端子
１０ｂ  第２出力端子
１１  第２の増幅部
１１ａ  第３出力端子
１１ｂ  第４出力端子
１２  第１の帰還部
１２ａ  第１入力端子
１２ｂ  第２入力端子
１４  スイッチ回路
１５，１７  第２の帰還部
１６，１８  飽和検知回路
【図１】
2006020126.tif 000003
【図２】
2006020126.tif 000004
【図３】
2006020126.tif 000005
【図４】
2006020126.tif 000006
【図５】
2006020126.tif 000007