(57)【要約】【課題】駆動制御素子のゲートに接続したＦＥＴで優れたオフ特性を実現すると共に、その絶縁破壊やスロートラッピング現象を防止する。【解決手段】本発明の表示装置は、基板ＳＵＢと、前記基板ＳＵＢ上でマトリクス状に配列した複数の画素ＰＸとを具備し、前記複数の画素ＰＸのそれぞれは、表示素子ＯＬＥＤと、第１及び第２電源端子ＮＤ１，ＮＤ２間で前記表示素子ＯＬＥＤと直列に接続された第１電界効果トランジスタＤＲと、ソースが前記第１電界効果トランジスタＤＲのゲートに接続された第２電界効果トランジスタＳＷ１とを備え、前記第１電界効果トランジスタＤＲは、前記第２電界効果トランジスタＳＷと比較して、閾値電圧がより深いことを特徴とする。【選択図】      図１
2006251049.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板上でマトリクス状に配列した複数の画素とを具備し、前記複数の画素のそれぞれは、表示素子と、第１及び第２電源端子間で前記表示素子と直列に接続された第１電界効果トランジスタと、ソースが前記第１電界効果トランジスタのゲートに接続された第２電界効果トランジスタとを備え、前記第１電界効果トランジスタは、前記第２電界効果トランジスタと比較して、閾値電圧がより深いことを特徴とする表示装置。
【請求項２】
前記第１電界効果トランジスタは、前記第２電界効果トランジスタと比較して、チャネル長がより長いことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第１及び第２電界効果トランジスタのうち、前記第１電界効果トランジスタのチャネルにのみ、その閾値電圧をより深くする不純物がドープされていることを特徴とする請求項１又は２に記載の表示装置。
【請求項４】
前記第１及び第２電界効果トランジスタのうち、前記第２電界効果トランジスタのチャネルにのみ、その閾値電圧をより浅くする不純物がドープされていることを特徴とする請求項１乃至３の何れか１項に記載の表示装置。
【請求項５】
基板と、前記基板上でマトリクス状に配列した複数の画素とを具備し、前記複数の画素のそれぞれは、表示素子と、第１及び第２電源端子間で前記表示素子と直列に接続された第１電界効果トランジスタと、ソースが前記第１電界効果トランジスタのゲートに接続された第２電界効果トランジスタとを備え、前記第１電界効果トランジスタは、前記第２電界効果トランジスタと比較して、チャネル長がより長いことを特徴とする表示装置。
【請求項６】
基板と、前記基板上でマトリクス状に配列した複数の画素とを具備し、前記複数の画素のそれぞれは、表示素子と、第１及び第２電源端子間で前記表示素子と直列に接続された第１電界効果トランジスタと、ソースが前記第１電界効果トランジスタのゲートに接続された第２電界効果トランジスタとを備え、前記第１及び第２電界効果トランジスタのうち、前記第１電界効果トランジスタのチャネルにのみ、その閾値電圧をより深くする不純物がドープされていることを特徴とする表示装置。
【請求項７】
基板と、前記基板上でマトリクス状に配列した複数の画素とを具備し、前記複数の画素のそれぞれは、表示素子と、第１及び第２電源端子間で前記表示素子と直列に接続された第１電界効果トランジスタと、ソースが前記第１電界効果トランジスタのゲートに接続された第２電界効果トランジスタとを備え、前記第１及び第２電界効果トランジスタのうち、前記第２電界効果トランジスタのチャネルにのみ、その閾値電圧をより浅くする不純物がドープされていることを特徴とする表示装置。
【請求項８】
前記表示素子は有機ＥＬ素子であることを特徴とする請求項１乃至７の何れか１項に記載の表示装置。
【請求項９】
基板と、前記基板上でマトリクス状に配列した複数の画素回路とを具備し、前記複数の画素回路のそれぞれは、第１及び第２電源端子間で表示素子と直列に接続される第１電界効果トランジスタと、ソースが前記第１電界効果トランジスタのゲートに接続された第２電界効果トランジスタとを備え、前記第１電界効果トランジスタは、前記第２電界効果トランジスタと比較して、閾値電圧がより深いことを特徴とするアレイ基板。
【請求項１０】
基板と、
前記基板上にマトリクス状に配置され、対向電極間に光活性層を挟持した複数の電流駆動型表示素子と、
前記電流駆動型表示素子の各々に対応して設けられると共に、前記電流駆動型表示素子へ供給する電流信号量を制御する第１電界効果トランジスタと、前記第１電界効果トランジスタのゲートおよびドレイン間に接続される第２電界効果トランジスタとを含む画素回路と、
前記電流駆動型表示素子および前記第１電界効果トランジスタを直列接続する一対の電源端子とを具備し、
前記第１電界効果トランジスタの閾値は、前記第２電界効果トランジスタの閾値よりも深いことを特徴とする表示装置。
【請求項１１】
基板と、
前記基板上にマトリクス状に配置され、対向電極間に光活性層を挟持した複数の電流駆動型表示素子と、
前記電流駆動型表示素子の各々に対応して設けられると共に、前記電流駆動型表示素子へ供給する電流信号量を制御する第１電界効果トランジスタと、前記第１電界効果トランジスタのゲートおよびドレイン間に接続される第２電界効果トランジスタとを含む画素回路と、
前記電流駆動型表示素子および前記第１電界効果トランジスタを直列接続する一対の電源端子とを具備し、
前記第１電界効果トランジスタのチャネル長は、前記第２電界効果トランジスタのチャネル長よりも長いことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びアレイ基板に関する。
【背景技術】
【０００２】
有機ＥＬ（エレクトロルミネッセンス）表示装置は、表示素子の光学特性をそれに流す駆動電流によって制御する表示装置である。そのような表示装置には、画素に様々な構造を採用することができる。例えば、以下の特許文献１には、カレントコピー型の回路を画素に採用した有機ＥＬ表示装置が記載されている。
【０００３】
この有機ＥＬ表示装置に代表されるように、表示素子に駆動電流を流すアクティブマトリクス型の表示装置では、電界効果トランジスタ（ＦＥＴ）を駆動制御素子として使用し、そのゲートと映像信号線とを１つ以上のスイッチを介して接続する。なお、このスイッチにもＦＥＴを使用する。
【０００４】
そして、書込期間においては、このスイッチを閉じて、駆動制御素子のゲートに映像信号を供給し、これに続く保持期間においては、先のスイッチを開き、駆動制御素子のゲート−ソース間電圧を一定に保つ。駆動制御素子は、表示素子を流れる駆動電流を、そのゲート−ソース間電圧に対応した大きさに制御する。
【０００５】
ところで、このスイッチは、通常、ガラス基板などの絶縁体上に形成する。そのため、このスイッチは、その閾値電圧にばらつきを生じ易い。それゆえ、例えば、先のスイッチにｐチャネルＦＥＴを使用した場合、保持期間におけるスイッチのゲート−ソース間電圧がサブスレッショルド領域内になるのを全ての画素で防止するためには、このスイッチを閉じるオフ信号として、そのゲートに高い電圧を印加する必要がある。しかしながら、ｐチャネルＦＥＴの絶縁破壊やスロートラッピング現象を防止する観点では、オフ信号は低電圧であることが望まれる。
【特許文献１】米国特許第６，３７３，４５４Ｂ１号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、駆動制御素子のゲートに接続したＦＥＴで優れたオフ特性を実現すると共に、その絶縁破壊やスロートラッピング現象を防止することにある。
【課題を解決するための手段】
【０００７】
本発明の第１側面によると、基板と、前記基板上でマトリクス状に配列した複数の画素とを具備し、前記複数の画素のそれぞれは、表示素子と、第１及び第２電源端子間で前記表示素子と直列に接続された第１電界効果トランジスタと、ソースが前記第１電界効果トランジスタのゲートに接続された第２電界効果トランジスタとを備え、前記第１電界効果トランジスタは、前記第２電界効果トランジスタと比較して、閾値電圧がより深いことを特徴とする表示装置が提供される。
【０００８】
本発明の第２側面によると、基板と、前記基板上でマトリクス状に配列した複数の画素とを具備し、前記複数の画素のそれぞれは、表示素子と、第１及び第２電源端子間で前記表示素子と直列に接続された第１電界効果トランジスタと、ソースが前記第１電界効果トランジスタのゲートに接続された第２電界効果トランジスタとを備え、前記第１電界効果トランジスタは、前記第２電界効果トランジスタと比較して、チャネル長がより長いことを特徴とする表示装置が提供される。
【０００９】
本発明の第３側面によると、基板と、前記基板上でマトリクス状に配列した複数の画素とを具備し、前記複数の画素のそれぞれは、表示素子と、第１及び第２電源端子間で前記表示素子と直列に接続された第１電界効果トランジスタと、ソースが前記第１電界効果トランジスタのゲートに接続された第２電界効果トランジスタとを備え、前記第１及び第２電界効果トランジスタのうち、前記第１電界効果トランジスタのチャネルにのみ、その閾値電圧をより深くする不純物がドープされていることを特徴とする表示装置が提供される。
【００１０】
本発明の第４側面によると、基板と、前記基板上でマトリクス状に配列した複数の画素とを具備し、前記複数の画素のそれぞれは、表示素子と、第１及び第２電源端子間で前記表示素子と直列に接続された第１電界効果トランジスタと、ソースが前記第１電界効果トランジスタのゲートに接続された第２電界効果トランジスタとを備え、前記第１及び第２電界効果トランジスタのうち、前記第２電界効果トランジスタのチャネルにのみ、その閾値電圧をより浅くする不純物がドープされていることを特徴とする表示装置が提供される。
【００１１】
本発明の第５側面によると、基板と、前記基板上でマトリクス状に配列した複数の画素回路とを具備し、前記複数の画素回路のそれぞれは、第１及び第２電源端子間で表示素子と直列に接続される第１電界効果トランジスタと、ソースが前記第１電界効果トランジスタのゲートに接続された第２電界効果トランジスタとを備え、前記第１電界効果トランジスタは、前記第２電界効果トランジスタと比較して、閾値電圧がより深いことを特徴とするアレイ基板が提供される。
【００１２】
本発明の第６側面によると、基板と、前記基板上にマトリクス状に配置され、対向電極間に光活性層を挟持した複数の電流駆動型表示素子と、前記電流駆動型表示素子の各々に対応して設けられると共に、前記電流駆動型表示素子へ供給する電流信号量を制御する第１電界効果トランジスタと、前記第１電界効果トランジスタのゲートおよびドレイン間に接続される第２電界効果トランジスタとを含む画素回路と、前記電流駆動型表示素子および前記第１電界効果トランジスタを直列接続する一対の電源端子とを具備し、前記第１電界効果トランジスタの閾値は、前記第２電界効果トランジスタの閾値よりも深いことを特徴とする表示装置が提供される。
【００１３】
本発明の第７側面によると、基板と、前記基板上にマトリクス状に配置され、対向電極間に光活性層を挟持した複数の電流駆動型表示素子と、前記電流駆動型表示素子の各々に対応して設けられると共に、前記電流駆動型表示素子へ供給する電流信号量を制御する第１電界効果トランジスタと、前記第１電界効果トランジスタのゲートおよびドレイン間に接続される第２電界効果トランジスタとを含む画素回路と、前記電流駆動型表示素子および前記第１電界効果トランジスタを直列接続する一対の電源端子とを具備し、前記第１電界効果トランジスタのチャネル長は、前記第２電界効果トランジスタのチャネル長よりも長いことを特徴とする表示装置が提供される。
【発明の効果】
【００１４】
本発明によると、駆動制御素子のゲートに接続したＦＥＴで優れたオフ特性を実現すると共に、その絶縁破壊やスロートラッピング現象を防止することが可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１６】
図１は、本発明の一態様に係る表示装置を概略的に示す平面図である。  
この表示装置は、アクティブマトリクス駆動方式の表示装置，例えばアクティブマトリクス駆動方式の有機ＥＬ表示装置，であり、複数の画素ＰＸを含んでいる。これら画素ＰＸは、例えばガラス基板などの絶縁基板ＳＵＢ上にマトリクス状に配置されている。
【００１７】
基板ＳＵＢ上には、映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲさらに配置されている。
【００１８】
この基板ＳＵＢ上では、走査信号線ドライバＹＤＲに接続された走査信号線ＳＬ１及びＳＬ２が、画素ＰＸの行方向（Ｘ方向）に延在している。これら走査信号線ＳＬ１及びＳＬ２には、走査信号線ドライバＹＤＲから走査信号が電圧信号として供給される。
【００１９】
また、基板ＳＵＢ上では、映像信号線ドライバＸＤＲに接続された映像信号線ＤＬが、画素ＰＸの列方向（Ｙ方向）に延在している。これら映像信号線ＤＬには、映像信号線ドライバＸＤＲから映像信号が供給される。
【００２０】
さらに、この基板ＳＵＢ上には、電源線ＰＳＬが配置されている。
【００２１】
画素ＰＸは、駆動制御素子ＤＲと、ダイオード接続スイッチＳＷ１と、映像信号供給制御スイッチＳＷ２と、出力制御スイッチＳＷ３と、キャパシタＣと、表示素子ＯＬＥＤとを含んでいる。ダイオード接続スイッチＳＷ１と映像信号供給制御スイッチＳＷ２とは、スイッチ群ＳＷＧを構成している。
【００２２】
表示素子ＯＬＥＤは、互いに向き合った陽極及び陰極とそれらの間に流れる電流に応じて光学特性が変化する活性層とを含んでいる。ここでは、一例として、表示素子ＯＬＥＤは、活性層として有機材料からなる発光層を含んだ有機ＥＬ素子とする。また、ここでは、一例として、陽極は、画素ＰＸに対応して独立島状に設けられた下部電極であり、陰極は、全画素ＰＸに共通であり且つ活性層を挟んで下部電極と向き合って配置された上部電極であることとする。
【００２３】
駆動制御素子ＤＲは、ソースとドレインとチャネルとが半導体層中に形成された薄膜トランジスタ（以下、ＴＦＴという）である。ここでは、一例として、駆動制御素子ＤＲに、半導体層として多結晶シリコン層を用いたｐチャネルＴＦＴを使用している。駆動制御素子ＤＲのソースは電源線ＰＳＬに接続している。なお、電源線ＰＳＬ上のノードＮＤ１は、第１電源端子に相当している。
【００２４】
ダイオード接続スイッチＳＷ１は、駆動制御素子ＤＲのゲートとドレインとの間に接続されている。ダイオード接続スイッチＳＷ１のスイッチング動作は、例えば、走査信号線ドライバＹＤＲから走査信号線ＳＬ２を介して供給される走査信号によって制御する。ここでは、一例として、ダイオード接続スイッチＳＷ１としてｐチャネルＴＦＴを使用し、そのゲートを走査信号線ＳＬ２に接続し、ソース及びドレインは駆動制御素子ＤＲのゲート及びドレインにそれぞれ接続している。
【００２５】
映像信号供給制御スイッチＳＷ２は、駆動制御素子ＤＲのドレインと映像信号線ＤＬとの間に接続されている。映像信号供給制御スイッチＳＷ２のスイッチング動作は、例えば、走査信号線ドライバＹＤＲから走査信号線ＳＬ２を介して供給される走査信号によって制御する。ここでは、一例として、映像信号供給制御スイッチＳＷ２としてｐチャネルＴＦＴを使用し、そのゲートは走査信号線ＳＬ２に接続し、ソース及びドレインは駆動制御素子ＤＲのドレインと映像信号線ＤＬとにそれぞれ接続している。
【００２６】
出力制御スイッチＳＷ３と表示素子ＯＬＥＤとは、駆動制御素子ＤＲのドレインとノードＮＤ２との間に直列に接続されている。なお、ノードＮＤ２は、第２電源端子に相当している。ここでは、出力制御スイッチＳＷ３としてｐチャネルＴＦＴを使用し、そのゲートは走査信号線ＳＬ１に接続し、ソース及びドレインは駆動制御素子ＤＲのドレインと表示素子ＯＬＥＤの陽極とにそれぞれ接続している。また、ここでは、第２電源端子ＮＤ２は、第１電源端子ＮＤ１よりも低電位とする。
【００２７】
キャパシタＣは、定電位端子と駆動制御素子ＤＲのゲートとの間に接続されている。ここでは、一例として、キャパシタＣは、ノードＮＤ１と駆動制御素子ＤＲのゲートとの間に接続している。キャパシタＣは、書込期間に続く表示期間において、駆動制御素子ＤＲのゲート−ソース間電圧をほぼ一定に保つ役割を果たす。
【００２８】
図２は、図１の表示装置に採用可能な構造の一例を示す断面図である。なお、図２には、ＴＦＴとして出力制御スイッチＳＷ３のみを描いているが、ダイオード接続スイッチＳＷ１及び映像信号供給制御スイッチＳＷ２は出力制御スイッチＳＷ３と同様の構造を有している。また、駆動制御素子ＤＲも、出力制御スイッチＳＷ３とほぼ同様の構造を有している。
【００２９】
図２に示すように、絶縁基板ＳＵＢの一主面上には、アンダーコート層ＵＣが形成されている。アンダーコート層ＵＣとしては、例えば、ＳｉＮx層とＳｉＯ2層との積層体などを使用することができる。
【００３０】
アンダーコート層ＵＣ上には、半導体層ＳＣとして、パターニングされた多結晶シリコン層が配置されている。各半導体層ＳＣ中には、ＴＦＴのソースＳ及びドレインＤが互いから離間して形成されている。半導体層ＳＣ中のソースＳとドレインＤとの間の領域ＣＨは、チャネルとして使用する。
【００３１】
半導体層ＳＣ上には、ゲート絶縁膜ＧＩが形成されており、このゲート絶縁膜ＧＩ上には第１導体パターン及び絶縁膜Ｉ１が順次形成されている。第１導体パターンは、ＴＦＴのゲートＧ、キャパシタＣの第１電極（図示せず）、走査信号線ＳＬ１及びＳＬ２、これらを接続する配線などとして利用する。また、絶縁膜Ｉ１は、層間絶縁膜及びキャパシタＣの誘電体層として利用する。
【００３２】
絶縁膜Ｉ１上には、第２導体パターンが形成されている。第２導体パターンは、ソース電極ＳＥ、ドレイン電極ＤＥ、キャパシタＣの第２電極（図示せず）、映像信号線ＤＬ、電源線ＰＳＬ、これらを接続する配線などとして利用する。ソース電極ＳＥ及びドレイン電極ＤＥは、絶縁膜ＧＩ及びＩ１に設けられた貫通孔の位置でＴＦＴのソースＳ及びドレインＤにそれぞれ接続されている。
【００３３】
第２導体パターン及び絶縁膜Ｉ１上には、絶縁膜Ｉ２及び第３導体パターンが順次形成されている。絶縁膜Ｉ２は、パッシベーション膜及び／または平坦化層として利用する。他方、第３導体パターンは、各有機ＥＬ素子ＯＬＥＤの画素電極ＰＥとして利用する。ここでは、一例として、画素電極ＰＥは陽極であることとする。
【００３４】
絶縁膜Ｉ２には、出力制御スイッチＳＷ３のドレインＤに接続されたドレイン電極ＤＥへと連絡する貫通孔が画素ＰＸ毎に設けられている。各画素電極ＰＥは、この貫通孔の側壁及び底面を被覆しており、これにより、ドレイン電極ＤＥを介して出力制御スイッチＳＷ３のドレインＤへと接続されている。
【００３５】
絶縁膜Ｉ２上には、隔壁絶縁層ＳＩが形成されている。ここでは、一例として、隔壁絶縁層ＳＩを無機絶縁層ＳＩ１と有機絶縁層ＳＩ２との積層体で構成しているが、無機絶縁層ＳＩ１は省略してもよい。
【００３６】
隔壁絶縁層ＳＩには、画素電極ＰＥの位置に貫通孔が設けられている。隔壁絶縁層ＳＩの貫通孔内では、発光層を含んだ有機物層ＯＲＧが画素電極ＰＥを被覆している。発光層は、例えば、発光色が赤色、緑色、または青色のルミネセンス性有機化合物を含んだ薄膜である。有機物層ＯＲＧは、発光層に加え、例えば、正孔注入層、正孔輸送層、電子注入層、電子輸送層などをさらに含むことができる。有機物層ＯＲＧを構成している各層は、例えば、マスク蒸着法やインクジェット法により形成することができる。
【００３７】
隔壁絶縁層ＳＩ及び有機物層ＯＲＧ上には、共通電極ＣＥが配置されている。共通電極ＣＥは、絶縁膜Ｉ１、絶縁膜Ｉ２及び隔壁絶縁層ＳＩに設けられたコンタクトホール（図示せず）を介して、ノードＮＤ２を提供する電極配線に電気的に接続されている。ここでは、一例として、共通電極ＣＥは陰極であることとする。
【００３８】
それぞれの有機ＥＬ素子ＯＬＥＤは、これら画素電極ＰＥ、有機物層ＯＲＧ及び共通電極ＣＥで構成されている。
【００３９】
なお、この表示装置では、基板ＳＵＢと、画素電極ＰＥと、それらの間に介在した部材とが、アレイ基板を構成している。図１に示すように、このアレイ基板は、隔壁絶縁層ＳＩや走査信号線ドライバＹＤＲや映像信号線ドライバＸＤＲなどをさらに含むことができる。
【００４０】
図３は、図１に示す表示装置の駆動方法の一例を概略的に示すタイミングチャートである。
【００４１】
図３において、横軸は時間を示し、縦軸は電位又は電流の大きさを示している。また、図３において、「ＸＤＲ出力（Ｉout）」で示す波形は映像信号線ドライバＸＤＲが或る映像信号線ＤＬに流す電流を示し、「ＳＬ１電位」及び「ＳＬ２電位」で示す波形は走査信号線ＳＬ１及びＳＬ２の電位をそれぞれ示している。「ＤＲゲート−ソース間電圧」で示す波形は、駆動制御素子ＤＲのゲート−ソース間電圧を示している。
【００４２】
図３の方法では、図１の表示装置を以下の方法により駆動する。
【００４３】
ｍ行目の画素ＰＸで或る階調を表示する場合、ｍ行目の画素ＰＸを選択する期間，すなわち、ｍ行目選択期間，では、まず、例えば、走査信号線ＳＬ１の電位を、スイッチＳＷ３をオン状態とする第２電位からスイッチＳＷ３をオフ状態とする第１電位へと変化させることにより、スイッチＳＷ３を開く（非導通状態）。スイッチＳＷ３を開いている書込期間内に、以下の書込動作を実施する。
【００４４】
すなわち、まず、例えば、走査信号線ＳＬ２の電位をスイッチＳＷ１及びＳＷ２をオフ状態とする第３電位からスイッチＳＷ１及びＳＷ２をオン状態とする第４電位へと変化させることにより、スイッチＳＷ１及びＳＷ２を閉じる（導通状態）。これにより、駆動制御素子ＤＲのゲートと、駆動制御素子ＤＲのドレインと、映像信号線ＤＬとを互いに接続する。
【００４５】
この状態で、選択した画素ＰＸに映像信号線ドライバＸＤＲから映像信号線ＤＬを介して映像信号を供給する。すなわち、映像信号線ドライバＸＤＲにより、電源端子ＮＤ１から映像信号線ＤＬへと電流Ｉoutを流す。この電流Ｉoutの大きさは、選択した画素ＰＸの表示素子ＯＬＥＤに流すべき駆動電流に対応した大きさ，すなわち、選択した画素ＰＸで表示すべき階調，に対応している。この書込動作を行うと、駆動制御素子ＤＲのゲート電位は、そのソース−ドレイン間に電流Ｉoutが流れる時の値に設定される。
【００４６】
次に、例えば、走査信号線ＳＬ２の電位を第４電位から第３電位と変化させることにより、スイッチＳＷ１及びＳＷ２を開く（非導通状態）。すなわち、駆動制御素子ＤＲのゲートと、駆動制御素子ＤＲのドレインと、映像信号線ＤＬとの間の各接続を断つ。続いて、この状態で、走査信号線ＳＬ１の電位を第１電位から第２電位へと変化させることにより、出力制御スイッチＳＷ３を閉じる（導通状態）。
【００４７】
上記の通り、書込動作によって、駆動制御素子ＤＲのゲート電位は、電流Ｉoutが流れる時の値に設定されている。このゲート電位は、スイッチＳＷ１及びＳＷ２を閉じるまで維持される。したがって、スイッチＳＷ３が閉じている有効表示期間では、表示素子ＯＬＥＤには電流Ｉoutに対応した大きさの駆動電流が流れ、この表示素子ＯＬＥＤは駆動電流の大きさに対応した階調を表示する。
【００４８】
さて、本態様では、駆動制御素子ＤＲの閾値電圧を十分に深くする。ここでは、駆動制御素子ＤＲの閾値電圧は、ダイオード接続スイッチＳＷ１の閾値電圧よりも深くする。こうすると、以下に説明するように、ダイオード接続スイッチＳＷ１のゲートに供給するオフ信号が比較的低い電圧であったとしても、そのゲート−ソース間電圧がサブスレッショルド領域内になるのを防止することができる。
【００４９】
ダイオード接続スイッチＳＷ１のオフ動作は、ノードＮＤ４の電位の影響を受ける。具体的には、保持期間において、ノードＮＤ４の電位がより低ければ、ダイオード接続スイッチＳＷ１のゲート電位が比較的低くても、ゲート−ソース間電圧がサブスレッショルド領域内になるのを防止することができる。
【００５０】
また、保持期間におけるノードＮＤ４の電位は、駆動制御素子ＤＲの閾値電圧の影響を受ける。具体的には、駆動制御素子ＤＲの閾値電圧がより深ければ、保持期間におけるノードＮＤ４の電位はより低くなる。
【００５１】
したがって、駆動制御素子ＤＲの閾値電圧を十分に深くすること，例えばダイオード接続スイッチＳＷ１の閾値電圧よりも深くすること，により、ダイオード接続スイッチＳＷ１のゲートに供給するオフ信号が比較的低い電圧であったとしても、そのゲート−ソース間電圧がサブスレッショルド領域内になるのを防止することができる。
【００５２】
駆動制御素子ＤＲの閾値電圧とダイオード接続スイッチＳＷ１の閾値電圧との差の絶対値は、例えば約０．５Ｖ乃至約１．５Ｖの範囲内とする。典型的には、この差は約１Ｖとする。
【００５３】
駆動制御素子ＤＲの閾値電圧をダイオード接続スイッチＳＷ１の閾値電圧よりも深くするために、例えば、以下の構造を採用することができる。
【００５４】
図４は、駆動制御素子に採用可能な構造の一例を概略的に示す断面図である。図５は、ダイオード接続スイッチに採用可能な構造の一例を概略的に示す断面図である。
【００５５】
図４の駆動制御素子ＤＲと図５のダイオード接続スイッチＳＷ１とは、チャネル長が異なっていること以外は、ほぼ同様の構造を有している。すなわち、図４の駆動制御素子ＤＲのチャネル長Ｌ1は、図５のダイオード接続スイッチＳＷ１のチャネル長Ｌ2と比較してより長い。例えば、チャネル長Ｌ1は１２μｍであり、チャネル長Ｌ2は４．５μｍである。このような構造を採用すると、駆動制御素子ＤＲの閾値電圧をダイオード接続スイッチＳＷ１の閾値電圧よりも深くすることができる。
【００５６】
チャネル長Ｌ2に対するチャネル長Ｌ1の比Ｌ1／Ｌ2は、例えば、２乃至５の範囲内とする。こうすると、駆動制御素子ＤＲの閾値電圧とダイオード接続スイッチＳＷ１の閾値電圧との差の絶対値を上記範囲内に設定し易い。なお、ダイオード接続スイッチＳＷ１にマルチゲート構造を採用した場合、ダイオード接続スイッチＳＷ１の最も短いチャネル長をチャネル長Ｌ2とする。
【００５７】
なお、本態様のようにドライバ回路を内蔵する場合、アレイ基板上にスイッチング素子としてｎチャネルＴＦＴやｐチャネルＴＦＴを一体的に形成することがあり、スイッチング素子のＴＦＴ特性の安定化のため、ＴＦＴのチャネルに不純物を微量注入するチャネルドープ技術が知られている。スイッチング素子と画素回路とは同一工程で形成することができるが、この場合、駆動制御素子ＤＲのチャネルへはチャネルドープを選択的に行わないことが望ましい。これによりチャネルドープ時のドーピング量のムラが表示品位に与える影響を削減することができる。つまり、ドーピングムラに起因の駆動制御素子の閾値ムラを抑制し、映像信号線方向の駆動制御素子ＤＲの閾値ムラによる輝度ばらつきを低減することが可能となる。
【００５８】
駆動制御素子ＤＲの閾値電圧をダイオード接続スイッチＳＷ１の閾値電圧よりも深くするために、例えば、以下のプロセスを採用してもよい。
【００５９】
例えば、駆動制御素子ＤＲ及びダイオード接続スイッチＳＷ１のうち、駆動制御素子ＤＲのチャネルＣＨにのみ、その閾値電圧をより深くする不純物をドープする。ここでは、駆動制御素子ＤＲはｐチャネルＦＥＴであるので、駆動制御素子ＤＲのチャネルＣＨにのみ、例えば、ＰＨ3を原料ガスとして用いてＰイオンをドープする。こうすると、駆動制御素子ＤＲの閾値電圧をダイオード接続スイッチＳＷ１の閾値電圧よりも深くすることができる。
【００６０】
或いは、駆動制御素子ＤＲ及びダイオード接続スイッチＳＷ１のうち、ダイオード接続スイッチＳＷ１のチャネルＣＨにのみ、その閾値電圧をより浅くする不純物をドープする。ここでは、ダイオード接続スイッチＳＷ１はｐチャネルＦＥＴであるので、ダイオード接続スイッチＳＷ１のチャネルＣＨにのみ、例えば、Ｂ2Ｈ6を原料ガスとして用いてＢイオンをドープする。こうすると、駆動制御素子ＤＲの閾値電圧をダイオード接続スイッチＳＷ１の閾値電圧よりも深くすることができる。このように駆動制御素子ＤＲにチャネルドープを行わない場合には、チャネルドープ起因の駆動制御素子ＤＲの閾値ムラの発生を防止することができ、表示ムラが生じるのを低減することが可能となる。
【００６１】
閾値電圧の設定に関して上述した技術は、互いに組み合わせることができる。例えば、駆動制御素子ＤＲのチャネルＣＨにのみ、その閾値電圧をより深くする不純物をドープし、且つ、ダイオード接続スイッチＳＷ１のチャネルＣＨにのみ、その閾値電圧をより浅くする不純物をドープしてもよい。或いは、駆動制御素子ＤＲ及びダイオード接続スイッチＳＷ１に図４及び図５の構造をそれぞれ採用すると共に、駆動制御素子ＤＲのチャネルＣＨにのみ、その閾値電圧をより深くする不純物をドープしてもよい。或いは、駆動制御素子ＤＲ及びダイオード接続スイッチＳＷ１に図４及び図５の構造をそれぞれ採用すると共に、ダイオード接続スイッチＳＷ１のチャネルＣＨにのみ、その閾値電圧をより浅くする不純物をドープしてもよい。或いは、駆動制御素子ＤＲ及びダイオード接続スイッチＳＷ１に図４及び図５の構造をそれぞれ採用すると共に、駆動制御素子ＤＲのチャネルＣＨにのみ、その閾値電圧をより深くする不純物をドープし、且つ、ダイオード接続スイッチＳＷ１のチャネルＣＨにのみ、その閾値電圧をより浅くする不純物をドープしてもよい。
【００６２】
以上、カレントコピー型の回路を画素ＰＸに採用した有機ＥＬ表示装置を例示したが、画素ＰＸには他の回路を採用してもよい。例えば、映像信号として電流信号を書き込む構成を採用する代わりに、映像信号として電圧信号を書き込む構成を採用してもよい。
【００６３】
以上説明したように、駆動制御素子の閾値電圧をダイオード接続スイッチの閾値電圧よりも深くすることにより、ダイオード接続スイッチのオフ電圧を高くすることなくダイオード接続スイッチのオフ特性を改善することが可能となる。したがって、ダイオード接続スイッチのオフ時のリーク電流に起因する表示不良を抑制することができる。
【図面の簡単な説明】
【００６４】
【図１】本発明の一態様に係る表示装置を概略的に示す平面図。
【図２】図１の表示装置に採用可能な構造の一例を示す断面図。
【図３】図１に示す表示装置の駆動方法の一例を概略的に示すタイミングチャート。
【図４】駆動制御素子に採用可能な構造の一例を概略的に示す断面図。
【図５】ダイオード接続スイッチに採用可能な構造の一例を概略的に示す断面図。
【符号の説明】
【００６５】
Ｃ…キャパシタ、ＣＥ…共通電極、ＣＨ…チャネル、Ｄ…ドレイン、ＤＥ…ドレイン電極、ＤＬ…映像信号線、ＤＲ…駆動制御素子、Ｇ…ゲート、ＧＩ…ゲート絶縁膜、Ｉ１…絶縁膜、Ｉ２…絶縁膜、ＮＤ１…第１電源端子、ＮＤ２…第２電源端子、ＮＤ３…ノード、ＮＤ４…ノード、ＯＬＥＤ…表示素子、ＯＲＧ…有機物層、ＰＥ…画素電極、ＰＳＬ…電源線、ＰＸ…画素、Ｓ…ソース、ＳＣ…半導体層、ＳＥ…ソース電極、ＳＩ…隔壁絶縁層、ＳＩ１…無機絶縁層、ＳＩ２…有機絶縁層、ＳＬ１…走査信号線、ＳＬ２…走査信号線、ＳＵＢ…絶縁基板、ＳＷ１…ダイオード接続スイッチ、ＳＷ２…映像信号供給制御スイッチ、ＳＷ３…出力制御スイッチ、ＳＷＧ…スイッチ群、ＵＣ…アンダーコート層、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ。
【図１】
2006251049.tif 000003
【図２】
2006251049.tif 000004
【図３】
2006251049.tif 000005
【図４】
2006251049.tif 000006
【図５】
2006251049.tif 000007