(57)【要約】【課題】  画素間での感度ずれを防ぐ。【解決手段】  複数のフォトダイオード101a、101bと、複数のフォトダイオードに各々対応して設けられた複数の転送MOSFET102a、102bと、複数のフォトダイオードから読み出された信号を増幅して出力する共通の増幅MOSFET104と、を有する単位セルを、複数配列し、単位セル内の、フォトダイオードと該フォトダイオードに対応して設けられた転送MOSFETとで構成される各々の組は、互いに並進対称である。単位セル内にリセットMOSFET、選択MOSFETを有する。【選択図】      図１
2006073733.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換領域と、
前記複数の光電変換領域に各々対応して設けられた複数の転送スイッチ手段と、
前記複数の光電変換領域から読み出された信号を増幅して出力する共通の増幅手段と、を有する単位セルを、複数配列してなる固体撮像装置であって、
前記単位セル内の、前記光電変換領域と該光電変換領域に対応して設けられた前記転送スイッチ手段とで構成される各々の組は、互いに並進対称であることを特徴とする固体撮像装置。
【請求項２】
前記増幅手段の入力をリセットするリセット手段が、前記単位セルに含まれることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記増幅手段の出力を選択、非選択する選択スイッチ手段が、前記単位セルに含まれることを特徴とする請求項１記載の固体撮像装置。
【請求項４】
更に、前記各光電変換領域に対応して設けられた浮遊拡散領域を有し、該浮遊拡散領域が導電体により接続されていることを特徴とする請求項１〜３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記増幅手段は、単位となる素子を複数並列接続して、１つの増幅手段として構成されていることを特徴とする請求項１記載の固体撮像装置。
【請求項６】
前記リセット手段は、単位となる素子を複数並列接続して、１つのリセット手段として構成されていることを特徴とする請求項２記載の固体撮像装置。
【請求項７】
前記選択スイッチ手段は、単位となる素子を複数並列接続して、１つの選択スイッチ手段として構成されていることを特徴とする請求項３記載の固体撮像装置。
【請求項８】
前記単位となる素子は絶縁ゲート型トランジスタである請求項５から７のいずれか１項に記載の固体撮像装置。
【請求項９】
入射光に対する分光透過率が異なる複数種のフィルタを組み合わせたカラーフィルタを有し、前記単位セルの配置される周期は、前記カラーフィルタの配置される周期と一致していることを特徴とする請求項１から８のいずれか１項に記載の固体撮像装置。
【請求項１０】
前記カラーフィルタはベイヤ配列であることを特徴とする請求項９記載の固体撮像装置。
【請求項１１】
請求項１から１０のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置へ光を結像する光学系と、
前記固体撮像装置からの出力信号を処理する信号処理回路とを有することを特徴とする固体撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像装置及び固体撮像システムに係わり、特に複数の光電変換領域と、複数の光電変換領域に各々対応して設けられた複数の転送スイッチ手段と、複数の光電変換領域から読み出された信号を増幅して出力する共通の増幅手段と、を有する単位セルを、複数配列してなる固体撮像装置に関するものである。
【背景技術】
【０００２】
近年CMOSプロセスを利用したCMOSセンサと呼ばれる固体撮像装置が注目されている。CMOSセンサは、周辺回路混載の容易性、低電圧駆動等の理由から、とくに携帯情報機器分野への応用が進んでいる。
【０００３】
高S/N比のCMOSセンサの画素構成として、例えば、特許文献１に開示されているように、フォトダイオードと画素アンプの入力との間に転送スイッチを設けた画素構成が知られている。しかし、この画素構成の欠点として、トランジスタ数が多いため、画素を縮小すると、トランジスタに必要な面積が制約となり、フォトダイオードに十分な面積を残すことが困難なことが挙げられる。この弱点を克服するため、近年例えば特許文献２に開示されているように隣接する複数の画素でトランジスタを共有する形態が提案されている。図１２（同公報の図８と同一）に、この従来技術の固体撮像装置を示す。同図において、３は転送スイッチとしてはたらく転送用ＭＯＳトランジスタ、４はリセット電位を供給するリセット用ＭＯＳトランジスタ、５はソースフォロワアンプＭＯＳトランジスタ、６は選択的にソースフォロワアンプＭＯＳトランジスタ５から信号を出力させるための水平選択用ＭＯＳトランジスタ、７はソースフォロワの負荷ＭＯＳトランジスタ、８は暗出力信号を転送するための暗出力転送用ＭＯＳトランジスタ、９は明出力信号を転送するための明出力転送用ＭＯＳトランジスタ、１０は暗出力信号を蓄積するための暗出力蓄積容量CTN、１１は明出力信号を蓄積するための明出力蓄積容量CTS、１２は暗出力信号及び明出力信号を水平出力線に転送するための水平転送用ＭＯＳトランジスタ、１３は水平出力線をリセットするための水平出力線リセット用ＭＯＳトランジスタ、１４は差動出力アンプ、１５は水平走査回路、１６は垂直走査回路、２４は埋め込みｐ＋ｎｐフォトダイオードである。ここで、暗出力信号とは、ソースフォロワアンプＭＯＳトランジスタ５のゲート領域をリセットすることにより生じる信号であり、明出力信号とは、フォトダイオード２４で光電変換された信号と暗出力信号とが加わった信号である。そして、差動出力アンプからは、ソースフォロワアンプＭＯＳトランジスタ５のばらつきのない信号が得られる。
【０００４】
同図から解る様に垂直方向の２つのフォトダイオード２４に対して１つのソースフォロワアンプ５が転送用ＭＯＳトランジスタ３を介して接続される。従って、従来、２画素で８個のＭＯＳトランジスタを必要としていたのに対し、５個で済む様になるため、微細化に対して有利となる。トランジスタの共有化をすることにより、１画素あたりのトランジスタ数が減り、十分なフォトダイオード面積の確保が可能となる。
【０００５】
また、共有トランジスタ構成の画素レイアウトの例として、特許文献３に開示された構成がある。
【特許文献１】特開平11−122532号公報
【特許文献２】特開平09-046596号公報
【特許文献３】特開2000-232216号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明者は、上述した特許文献２に開示される共有トランジスタ構成のCMOSセンサにおいては、特許文献１に開示されるトランジスタを共有しない構成のCMOSセンサに比べて、画素の感度ずれが発生しやすいことを見出した。
【０００７】
本発明の目的は、共有トランジスタ構成による微細化を実現しつつ、感度ずれを防止することである。
【課題を解決するための手段】
【０００８】
本発明者は、共有トランジスタ構成のCMOSセンサは共有しない構成のCMOSセンサに比べて、画素の感度ずれが発生しやく、その原因はフォトダイオードと共有化しているトランジスタ、特にフォトダイオードと転送用ＭＯＳトランジスタの並進対称性にあることを見出した。
【０００９】
すなわち、共有トランジスタ構成のCMOSセンサでは、共有化しているトランジスタの配置の並進対称は考慮されていなかった。共有トランジスタ構成の画素レイアウトの例が開示された特許文献３では、複数の画素で共有している行選択スイッチ、およびリセットスイッチが、共有化して単一であるが故に、共有している各画素からみた相対位置は対称とならない。すなわち、並進対称でない。さらに、同公報では、転送スイッチについても並進対称性がない。
【００１０】
本発明者は、単位セル内のレイアウト（特にフォトダイオードと転送用ＭＯＳトランジスタ）の並進対称性が崩れると、画素間の特性ずれ、特に、フォトダイオードからの電荷転送特性のずれが発生しやすく、活性領域とゲートとのアライメントずれがあると、ゲートからのフリンジ電界に差が生じ、感度ずれが発生することがあることを見出した。並進対称性が保たれていれば活性領域とゲートとのアライメントずれがあっても画素間で同じようにずれが生ずるので感度ずれが生じにくい。
【００１１】
本発明は上述した技術的背景に基づきなされたものであって、
複数の光電変換領域と、
前記複数の光電変換領域に各々対応して設けられた複数の転送スイッチ手段と、
前記複数の光電変換領域から読み出された信号を増幅して出力する共通の増幅手段と、を有する単位セルを、複数配列してなる固体撮像装置であって、
前記単位セル内の、前記光電変換領域と該光電変換領域に対応して設けられた前記転送スイッチ手段とで構成される各々の組は、互いに並進対称であることを特徴とするものである。
【００１２】
ここで、並進対称とは、一組の光電変換領域と転送スイッチとが同一方向に一定間隔（画素ピッチ；光電変換領域のピッチ）で並行移動したときに、当該一組の光電変換領域、転送スイッチと、他の組の光電変換領域、転送スイッチとが重なることをいう。
【発明の効果】
【００１３】
本発明によれば、単位セル内における感度ずれの発生を防止することができる。そのことにより、感度ずれに起因する固定パターンノイズの無い良好な画像を得ることができる。
【発明を実施するための最良の形態】
【００１４】
本発明の実施形態について以下に詳細に説明する。
［実施形態１］
本発明の第１実施形態の固体撮像装置について説明する。図１は、第１実施形態の固体撮像装置の単位セルの平面図である。図２は、本実施形態の固体撮像装置の等価回路図であり、図１で示したレイアウトの画素を２次元状に配列している。
【００１５】
図２において、単位セルは、光電変換素子であるフォトダイオード101a、101bと、フォトダイオード101a、101bで発生した信号を増幅する共有の増幅MOSFET104と、増幅MOSFET104の入力を所定電圧にリセットする共有のリセットスイッチとなるリセットMOSFET103、および増幅MOSFET104のソース電極と垂直出力線106との導通を制御する共有の行選択スイッチとなる行選択MOSFET105を備えている。さらに、フォトダイオード101a、101bに対応して、画素転送スイッチとなる画素転送MOSFET102a、102bがそれぞれ設けられている。ここでは、単位セルには二つのフォトダイオードが形成されているので、単位セルは２つの画素からなる。
【００１６】
なお、図１においては、101a、101bはＰウエル層に設けられたフォトダイオードのＮ型拡散層（ＰウエルとＮ型拡散層とでＰＮ接合部を形成する）、104は増幅MOSFETのゲート電極、103はリセットMOSFETのゲート電極、105は行選択MOSFETのゲート電極、102a、102bは画素転送MOSFETのゲート電極を示す。また、130は電源（ＶDD）と接続されたN型不純物領域、131は接地されたP型不純物領域（ウエルコンタクト）を示す。
【００１７】
フォトダイオード101a、101bに蓄積された電荷はそれぞれ画素転送MOSFET102a、102bを介して各浮遊拡散層132に転送される。これらの浮遊拡散層132は配線133によって、増幅MOSFET104のゲート電極と、リセットMOSFET103のソース電極に共通接続されている。図１から明らかなように、画素転送MOSFET102a、102bとフォトダイオード101a、101bの相対位置は並進対称となっている。画素転送MOSFET102a、102bはフォトダイオードのＮ型拡散層101a、101bの一部をソース領域、浮遊拡散層132をドレイン領域として構成され、光電変換領域と転送スイッチの組が並進対称であるとは、フォトダイオードのＮ型拡散層101a、画素転送MOSFET102aのゲート電極、画素転送MOSFET102aのドレイン領域となる浮遊拡散領域が、画素ピッチ分列方向に移動したときに、それぞれフォトダイオードのＮ型拡散層101b、画素転送MOSFET102bのゲート電極、画素転送MOSFET102bのドレイン領域となる浮遊拡散領域と重なることをいう。
【００１８】
すなわち、画素転送MOSFET102aとフォトダイオード101aとを画素ピッチ分移動（並進）させた場合、画素転送MOSFET102a、フォトダイオード101aと、画素転送MOSFET102b、フォトダイオード101bとは重なりあうことになる。このように、並進対称となるように配置することにより、系統的な転送特性の差は発生せず、感度ずれの問題を防止することができる。
【００１９】
フォトダイオード101aは奇数行、フォトダイオード101bは偶数行に配置され、これが繰り返し配列され、エリアセンサを構成している。画素転送MOSFET102aは転送パルスPTX1、画素転送MOSFET102bは転送パルスPTX2によって駆動される。共有されるリセットMOSFET103はリセットパルスPRESによって駆動される。また、共有される行選択MOSFET105は行選択パルスPSELによって駆動される。
【００２０】
固体撮像装置の動作を図３、図４の駆動パルスタイミング図を用いて説明する。読み出し動作に先だって、所定の露光時間が経過し、フォトダイオード101a、101bには光電荷が蓄積されているものとする。図３に示すように、垂直走査回路123によって選択された行について、まず画素リセットパルスPRESがハイレベルからローレベルとなり、増幅MOSFET104のゲート電極のリセットが解除される。このとき、ゲート電極に接続された浮遊拡散層の容量（以後Cfdとする）に、暗時に対応する電圧が保持される。つづいて行選択パルスPSELがハイレベルとなると、暗時出力が垂直出力線106上に現れる。このとき演算増幅器120は電圧フォロワ状態にあり、演算増幅器120の出力はほぼ基準電圧VREFに等しい。所定の時間経過後、クランプパルスPC0Rがハイレベルからローレベルとなり、垂直出力線106上の暗時出力がクランプされる。つづいて、パルスPTNがハイレベルとなり転送ゲート110aがオンし、演算増幅器120のオフセットを含む形で、ダーク信号が保持容量112aに記憶される。その後、転送パルスPTX1によって、画素転送MOSFET102aが一定期間ハイレベルとなり、フォトダイオード101aに蓄積された光電荷が増幅MOSFET104のゲート電極に転送される。一方、画素転送MOSFET102bは、ローレベルのままでフォトダイオード101bの光電荷は保持された状態で待機している。ここで転送電荷は電子であり、転送された電荷量の絶対値をQとすると、ゲート電位はQ/Cfdだけ低下する。これに対応して、垂直出力線106上には明時出力が現れるが、ソースフォロワゲインをGsfとすると、垂直出力線電位Vvlの、暗時出力からの変化分ΔVvlは次式で表される。
【００２１】
【数１】
2006073733.tif 000003
【００２２】
この電位変化は演算増幅器120、クランプ容量108および帰還容量121によって構成される反転増幅回路によって増幅され、出力Vctは式１と合わせて、次式であらわされる。
【００２３】
【数２】
2006073733.tif 000004
【００２４】
ここでC0はクランプ容量、Cfは帰還容量を示している。この出力VctはパルスPTSがハイレベルとなり転送ゲート110bがオンとなっている期間中に、もう一方の保持容量112bに記憶される。しかるのち、水平シフトレジスタ119によって発生される走査パルスH1、H2、・・・によって水平転送スイッチ114b,114aが順番に選択され、蓄積容量112b,112aに保持されていた信号が水平出力線116b,116aに読み出されたあと、出力アンプ118に入力され差動出力される。ここまでで、フォトダイオード101aが配置されている奇数行の一行の読み出しが完了する。
【００２５】
次に奇数行とほぼ同様な読み出し動作が、偶数行のフォトダイオード101bについて、繰り返される。奇数行との差異は、図４に示すように、転送パルスPTX1のかわりに転送パルスPTX2がハイレベルとなり画素転送MOSFET102bがオンされる点である。偶数行に配置されたフォトダイオード101bの光電荷読み出しが終了した時点で、2行分の画素出力が読み出されており、この動作が画面全体にわたり繰り返し行われ、1枚の画像を出力する。並進対称を有しない、特許文献３のFig. 4に示された２画素からなる単位セルを有する固体撮像装置においては、フォトダイオード、画素転送MOSFETの並進対称性がなく、単位セルの一方のフォトダイオードから読み出される電荷量と、他方のフォトダイオードから読み出される電荷量に差が生じていたため、光出力が奇数行と偶数行において異なり、周期的なノイズとして画質を悪化していたが、本発明の実施形態の固体撮像装置では、そのような周期的ノイズが発生せず、良好な画像を得ることができる。
なお、ここでは単位セル内の並進対称について説明しているが、行方向、列方向に隣接する単位セルどうしも単位セルピッチについて並進対称であることは勿論である。
［実施形態２］
本発明の第２実施形態の固体撮像装置について説明する。図５は、第2実施形態の固体撮像装置の等価回路図であり、2次元的に画素を配列したうちのある2×4画素にかかわる部分を図示している。本実施形態の固体撮像装置においては、4画素が増幅MOSFET、リセットMOSFET、行選択MOSFETを共有し、単位セルを構成している。図６は、これらの画素のレイアウトを示す平面図である。図５、図６において図２、図１と同一構成部材について同一符号を付し、重複する説明を省略する。図６の画素転送MOSFETのゲート電極の形状は図１の画素転送MOSFETのゲート電極の形状と見かけ上異なっているが、これは図面の簡略化のためであり、実際は図６の画素転送MOSFETのゲート電極の形状は図１の画素転送MOSFETのゲート電極の形状と同一の形状となっている（実施形態３、４についても同様である。）。
【００２６】
図６において、101a〜101dはＰウエル層に設けられたフォトダイオードのＮ型拡散層（ＰウエルとＮ型拡散層とでＰＮ接合部を形成する）、102a〜102dは画素転送MOSFETのゲート電極を示す。
【００２７】
リセットMOSFET103、増幅MOSFET104、行選択MOSFET105を、４つの画素で共有しており、フォトダイオード101a、101b、101c、101dはそれぞれ、4n-3、4n-2、4n-1、4n行に配置されている（ここでnは自然数とする）。画素転送MOSFET102a、102b、102c、102dは、それぞれフォトダイオード101a、101b、101c、101dに対し等価な位置に配置され、並進対称となっている。この結果、これら4画素間で感度差は生じない。また、単位セル内のトランジスタ数は７個であり、1画素あたりのトランジスタ数は1.75個となり、画素縮小に有利になっている。並進対称を有しない固体撮像装置では、4画素の共有トランジスタ構成をおこなうと、感度差による4行周期の固定パターンノイズが発生していた。本実施形態の固体撮像装置においては、そのような周期的ノイズは発生せず、良好な画像を得ることができる。
［実施形態３］
本発明の第3実施形態の固体撮像装置について説明する。第3実施形態の固体撮像装置は、等価回路としては、第2実施形態と同様である。図7は、これらの画素のレイアウトを示す平面図である。図７において図６と同一構成部材について同一符号を付し、重複する説明を省略する。リセットMOSFET103、増幅MOSFET104、行選択MOSFET105を、４つの画素で共有しており、フォトダイオード101a、101b、101c、101dはそれぞれ、4n-3、4n-2、4n-1、4n行に配置されている（ここでnは自然数）。画素転送スイッチ102a、102b、102c、102dは、それぞれフォトダイオード101a、101b、101c、101dに対し等価な位置に配置され、並進対称となっている。この結果、これら4画素間で感度差は生じない。また、本実施形態の固体撮像装置に特徴的な点として、リセットMOSFET103、増幅MOSFET104、行選択MOSFET105が図８に示すように、単位素子となるMOSFETが２つ並列に接続されることで構成され、実施形態２に比べて実効的に2倍のゲート幅を有している点である。このことにより、トランジスタの最小寸法に対する制約が発生し、第2実施形態の固体撮像装置よりも画素縮小に対してやや不利となるが、MOSFETの駆動力が上がるため、より高速の画素読み出しが可能となる。第2実施形態の固体撮像装置と同様に、並進対称を有しない固体撮像装置では、感度差による4行周期の固定パターンノイズが発生していたところを、本実施形態の固体撮像装置においては、そのような周期的ノイズは発生せず、良好な画像を得ることができる。
【００２８】
２つのリセットスイッチ103、２つの行選択スイッチ105のゲート電極はそれぞれ共通の駆動線に接続される。
［実施形態４］
本発明の第4実施形態の固体撮像装置について説明する。第4実施形態の固体撮像装置は、等価回路としては、第2、第3実施形態と同様である。図９は、これらの画素のレイアウトを示す平面図である。図９において図１と同一構成部材について同一符号を付し、重複する説明を省略する。リセットMOSFET103、増幅MOSFET104、行選択MOSFET105を、４つの画素で共有しており、フォトダイオード101a、101b、101c、101dは2×2の矩形を単位セルとするように配置されており、図１０で示す緑フィルタが市松状に配されたベイヤ配列のカラーフィルタ構成と一致するようにしている。図１０において、Ｇｂ，Ｇｒは緑（グリーン）フィルタ、Ｂは青（ブルー）フィルタ、Ｒは赤（レッド）フィルタを示す。このことにより、4画素で共通接続されている浮遊拡散層132の容量が変動した場合や、共通の増幅MOSFET104の増幅ゲインが変動した場合でも、絵素内が同じ比率でゲインが変動するため、絵素内で色比が変化しない。また、画素転送MOSFET102a、102b、102c、102dは、それぞれフォトダイオード101a、101b、101c、101dに対し等価な位置に配置され、並進対称となっている。このことにより、同じ色で同じ感度であるべきGr、Gbのフィルタに対応するフォトダイオード101b、101cにおいて感度差が生じない。このことにより、並進対称を有しない固体撮像装置では、感度差による周期的な固定パターンノイズが発生していたところを、本実施形態の固体撮像装置においては、そのような周期的ノイズは発生せず、良好な画像を得ることができる。
［実施形態５］
図１１は、前述した各実施形態の固体撮像装置を用いた固体撮像装システムの構成図である。固体撮像システムは、レンズのプロテクトとメインスイッチを兼ねるバリア１００１、被写体の光学像を固体撮像素子１００４に結像させるレンズ１００２、レンズ１００２を通った光量を可変するための絞り１００３、レンズ１００２で結像された被写体を画像信号として取り込むための固体撮像素子１００４（上記の各実施形態で説明した固体撮像装置に相当する）、固体撮像素子１００４から出力される画像信号に各種の補正、クランプ等の処理を行う撮像信号処理回路１００５、固体撮像素子１００４より出力される画像信号のアナログ−ディジタル変換を行うＡ／Ｄ変換器１００６、Ａ／Ｄ変換器１００６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部１００７、固体撮像素子１００４及び撮像信号処理回路１００５及びＡ／Ｄ変換器１００６及び信号処理部１００７に各種タイミング信号を出力するタイミング発生部１００８で構成される。なお、１００５〜１００８の各回路は固体撮像素子１００４と同一チップ上に形成しても良い。また、各種演算とスチルビデオカメラ全体を制御する全体制御・演算部１００９、画像データを一時的に記憶するためのメモリ部１０１０、記録媒体に記録又は読み出しを行うための記録媒体制御インターフェース部１０１１、画像データの記録又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体１０１２、外部コンピュータ等と通信するための外部インターフェース（Ｉ／Ｆ）部１０１３で固体撮像システムは構成される。
【００２９】
次に、図１１の動作について説明する。バリア１００１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、さらに、Ａ／Ｄ変換器１００６などの撮像系回路の電源がオンされる。それから、露光量を制御するために、全体制御・演算部１００９は絞り１００３を開放にし、固体撮像素子１００４から出力された信号は、撮像信号処理回路１００５をスルーしてＡ／Ｄ変換器１００６へ出力される。Ａ／Ｄ変換器１００６は、その信号をＡ／Ｄ変換して、信号処理部１００７に出力する。信号処理部１００７は、そのデータを基に露出の演算を全体制御・演算部１００９で行う。
【００３０】
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部１００９は絞りを制御する。次に、固体撮像素子１００４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部１００９で行う。その後、レンズ１００２を駆動して合焦か否かを判断し、合焦していないと判断したときは、再びレンズ１００２を駆動し測距を行う。
【００３１】
そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像素子１００４から出力された画像信号は、撮像信号処理回路１００５において補正等がされ、さらにＡ／Ｄ変換器１００６でＡ／Ｄ変換され、信号処理部１００７を通り全体制御・演算１００９によりメモリ部１０１０に蓄積される。その後、メモリ部１０１０に蓄積されたデータは、全体制御・演算部１００９の制御により記録媒体制御Ｉ／Ｆ部１０１１を通り半導体メモリ等の着脱可能な記録媒体１０１２に記録される。また外部Ｉ／Ｆ部１０１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【産業上の利用可能性】
【００３２】
本発明は、スキャナ、ビデオカメラ、デジタルスチルカメラ等の固体撮像システムに用いられる固体撮像装置に関するものである。
【図面の簡単な説明】
【００３３】
【図１】本発明の第1実施形態の固体撮像装置の単位セルのレイアウトを示す平面図である。
【図２】本発明の第1実施形態の固体撮像装置の等価回路図である。
【図３】本発明の第1実施形態の固体撮像装置における駆動パルスタイミング図である。
【図４】本発明の第1実施形態の固体撮像装置における駆動パルスタイミング図である。
【図５】本発明の第2実施形態の固体撮像装置の等価回路図である。
【図６】本発明の第2実施形態の固体撮像装置の単位セルのレイアウトを示す平面図である。
【図７】本発明の第3実施形態の固体撮像装置の単位セルのレイアウトを示す平面図である。
【図８】並列接続された絶縁ゲート型トランジスタを示す図である。
【図９】本発明の第4実施形態の固体撮像装置の単位セルのレイアウトを示す平面図である。
【図１０】本発明の第4実施形態の固体撮像装置のカラーフィルタ構成を示す平面図である。
【図１１】本発明の第5実施形態の撮像システムを示す概念図である。
【図１２】従来技術の固体撮像装置の等価回路図である。
【符号の説明】
【００３４】
３  転送スイッチＭＯＳトランジスタ
４  リセットＭＯＳトランジスタ
５  ソースフォロワアンプ
６  水平線選択スイッチＭＯＳトランジスタ
７  ソースフォロワ負荷ＭＯＳトランジスタ
８  暗出力転送ＭＯＳトランジスタ
９  明出力転送ＭＯＳトランジスタ
１０  暗出力蓄積容量
１１  明出力蓄積容量
１２  水平転送ＭＯＳトランジスタ
１３  水平出力線リセットＭＯＳトランジスタ
１４  差動アンプ
１５  水平走査回路
１６  垂直走査回路
１７  Ｐウェル
２４  Ｐｎフォトダイオード
１０１  フォトダイオード
１０２  画素転送スイッチ
１０３  リセットスイッチ
１０４  ドライバMOS
１０５  行選択スイッチ
１０６  垂直出力線
１０７  負荷MOSトランジスタ
１０８  クランプ容量
１０９  クランプスイッチ
１１０  転送ゲート
１１２  蓄積容量
１１４  水平転送スイッチ
１１６  水平出力線
１１８  出力アンプ
１１９  水平走査回路
１２０  演算増幅器
１２１  帰還容量
１２３  垂直走査回路
１３０  電源と接続されたN型不純物領域
１３１  接地されたP型不純物領域
１３２  浮遊拡散層
１３３  金属配線
１００１  バリア
１００２  レンズ
１００３  絞り
１００４  固体撮像素子
１００５  撮像信号処理回路
１００６  Ａ／Ｄ変換器
１００７  信号処理部
１００８  タイミング発生部
１００９  全体制御・演算部
１０１０  メモリ部
１０１１  記録媒体制御インターフェース（Ｉ／Ｆ）部
１０１２  記録媒体
１０１３  外部インターフェース（Ｉ／Ｆ）部
【図１】
2006073733.tif 000005
【図２】
2006073733.tif 000006
【図３】
2006073733.tif 000007
【図４】
2006073733.tif 000008
【図５】
2006073733.tif 000009
【図６】
2006073733.tif 000010
【図７】
2006073733.tif 000011
【図８】
2006073733.tif 000012
【図９】
2006073733.tif 000013
【図１０】
2006073733.tif 000014
【図１１】
2006073733.tif 000015
【図１２】
2006073733.tif 000016