(57)【要約】【課題】  バイアス回路ＶＢの発生する雑音の影響を抑え、受信部のＳ／Ｎ比を改善して最小受信感度特性の良好な受信プリアンプを備えたＡＭ変調信号検波回路を提供する。【解決手段】  本発明のＡＭ変調信号受信回路においては、差動入力型アンプをプリアンプ（ＰＡ）として使用するＡＭ変調信号受信回路において、このプリアンプＰＡの入力バイアスを、アンテナコイルＬに設けたセンタータップから供給する構成としたことにより、バイアス回路の発する雑音は、差動入力アンプのコモンモード入力雑音となり、差動入力プリアンプＰＡの出力には現れなくなる。従って、バイアス回路の発する熱雑音等を除去したＡＭ変調信号受信回路を実現できる。【選択図】図１７
2006067607.tif 000002
【特許請求の範囲】
【請求項１】
アンテナコイルＬを差動入力端子間に接続する差動入力形プリアンプ（ＰＡ）を用いるＡＭ変調信号受信回路において、
前記アンテナコイルＬにセンタータップを設け、前記差動入力形プリアンプ（ＰＡ）の入力バイアスを、該センタータップより供給する構成としたことを特徴とするＡＭ変調信号受信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電波時計のラジオフリケンシー受信部（以後、ＲＦ受信部と記す）など、ＡＭ変調を用いたＲＦ通信の受信部回路に関するものである。
【背景技術】
【０００２】
従来のオートゲインコントロール（以後、ＡＧＣと記す）用の可変ゲインアンプの具体例を示す回路図を、図４〜６に示す。また、従来の電波時計のＲＦ受信部の基本構成例を示す回路図を図７に示す。
【０００３】
図４の可変ゲインアンプでは、トランジスタＴ１及びＴ２で第１の差動対を構成し該第１の差動対の吸込み電流をトランジスタＴ５のドレインに流す構成の差動アンプ１と、ソースにソース抵抗ＲＳ１を接続するトランジスタＴ３とソースにソース抵抗ＲＳ２を接続するトランジスタＴ４で第２の差動対を構成し該第２の差動対の吸込み電流をトランジスタＴ６のドレインに流す構成の差動アンプ２とし、前記差動アンプ１と差動アンプ２の入出力が並列接続となるよう、正入力同士（トランジスタＴ１及びＴ３のゲート）及び負入力同士（トランジスタＴ２及びＴ４のゲート）をそれぞれ接続（差動アンプ１と差動アンプ２とが、同じ差動入力となる）し、更に、正相電流出力同士（トランジスタＴ１及びＴ３のドレイン）及び逆相電流出力同士（トランジスタＴ２及びＴ４のドレイン）をそれぞれ接続（差動アンプ１と差動アンプ２の差動出力電流が加算される）し、一端を電源ＶＤＤに接続する負荷抵抗ＲＬ１に前記加算した正相出力電流を流して逆相出力電圧Ｖｏ−に変換し、一端を電源ＶＤＤに接続する負荷抵抗ＲＬ２に前記加算した逆相出力電流を流して正相出力電圧Ｖｏ＋に変換する。
【０００４】
前記差動アンプ１の吸込み電流トランジスタＴ５と前記差動アンプ２の吸込み電流トランジスタＴ６もソース同士が接続され、更に、吸込み電流回路である定電流回路Ｉｓに接続されて、第３の差動アンプを構成している。
【０００５】
上記の構成では、定電流回路Ｉｓの定電流Ｉｓの一部であるＩｓ×Ｍ（Ｍは、０〜１）がトランジスタＴ５に流れ、該定電流Ｉｓの残り部分であるＩｓ（１−Ｍ）がトランジスタＴ６に流れる。この配分比率Ｍは、前記第３の差動アンプの入力間（トランジスタＴ５及びＴ６のゲート間）に印加されるゲインコントロール差動電圧Ｖｇｃにより任意に変えられる。
【０００６】
また上記の構成では、前記差動アンプ１のトランスファコンダクタンスＧｍ１は第１の差動対に流れる吸込み電流で決定され、前記差動アンプ２のトランスファコンダクタンスＧｍ２は第２の差動対に流れる吸込み電流と前記ソース抵抗Ｒｓ１及びＲｓ２とで決定され、差動入力（Ｖｉ＋とＶｉ−の差）から差動出力（Ｖｏ＋とＶｏ−の差）までのゲインは、該合成コンダクタンスＧｍ＝（Ｇｍ１＋Ｇｍ２）と前記負荷抵抗ＲＬ１とＲＬ２で決定される。
【０００７】
トランジスタＴ５及びＴ６に流れる電流をＩ１及びＩ２とし、該電流Ｉ１によって決まるトランジスタＴ１及びＴ２のトランスファコンダクタンスをＧｍ（Ｉ１）とし、該電流Ｉ２によって決まるトランジスタＴ３及びＴ４のトランスファコンダクタンスをＧｍ（Ｉ２）とすると、
Ｉｓ＝Ｉ１＋Ｉ２  （Ｉ１＝Ｉｓ×Ｍ  ，Ｉ２＝Ｉｓ（１−Ｍ），０＜Ｍ＜１  ）
Ｇｍ１＝Ｇｍ（Ｉ１）／２
Ｇｍ２＝１／（Ｒｓ１＋Ｒｓ２＋（２／Ｇｍ（Ｉ２）））
の関係が成立する。したがって、前述の電流配分比Ｍを制御して前記トランスファコンダクタンスＧｍ１及びＧｍ２を適宜に変化させることにより、前記定電流Ｉｓが差動アンプ１に流れた時（Ｍ≒１）に最大ゲインとなり、前記定電流Ｉｓが差動アンプ２に流れた時（Ｍ≒０）に最小ゲインとなるようにできる、すなわち、ゲインコントロール差動電圧Ｖｇｃにより差動アンプ１と差動アンプ２に流れる電流配分比Ｍをコントロールすることにより、前記最大ゲインと最少ゲイン間の任意のゲインが得られる可変ゲインアンプとすることができる。
【０００８】
図５の可変ゲインアンプ回路は、トランジスタＴ１〜Ｔ４及び負荷抵抗ＲＬ１〜ＲＬ２を、図４の回路と同じトランジスタ及び負荷抵抗ＲＬ１〜ＲＬ２とし、図５のＲｓを図４のＲｓ１とＲｓ２の和の値（Ｒｓ＝ＲＳ１＋Ｒｓ２）とし、図５のＴ６ａとＴ６ｂの和のサイズを図４のＴ６と同じ（Ｔ６ａサイズ＝Ｔ６ｂサイズ、Ｔ６サイズ＝Ｔ６ａサイズ＋Ｔ６ｂサイズ）とすることで、図４の回路と等価な動作となる。
【０００９】
図６の可変ゲインアンプ回路では、差動入力電圧Ｖｉ＋及びＶｉ−が入力されるトランジスタＴ１およびＴ２で構成される第１の差動対に流れる吸込み電流と、該差動入力電圧Ｖｉ＋及びＶｉ−が入力されないトランジスタＴ３およびＴ４で構成される第２の差動対とに流れる吸込み電流との配分を、該差動入力へ接続する直流バイアスＶＢ（図２４に等価回路例を示す。抵抗Ｒ又はチョークコイルＬのいずれかが省略される場合がある）と、ゲインコントロール電圧Ｖｇｃとの電位差を変化させて、増幅に関わる第１の差動対のトランスファコンダクタンスＧｍ１を変えることにより、差動入力（Ｖｉ＋とＶｉ−の差）から差動出力（Ｖｏ＋とＶｏ−の差）までのゲインを変化させる可変ゲインアンプであり、トランジスタＴ３およびＴ４で構成される第２の差動対は、出力Ｖｏ＋及びＶｏ−の直流バイアスを変化させず一定に保つ働きをする。
【００１０】
直流バイアスＶＢは、差動入力電圧Ｖｉ＋及びＶｉ−に含まれている場合もある。
【００１１】
図４〜図６は、ＭＯＳタイプのトランジスタで構成した例を示しているが、接合形電界効果タイプやバイポーラタイプのトランジスタで構成することもできる。
【００１２】
日本においては、通信総合研究所が、福島県の送信所から４０ＫＨｚで、佐賀県の送信所からは６０ＫＨｚで、周波数標準となる標準電波を日夜送信している。
【００１３】
この標準電波には、ＡＭ変調信号による時刻情報（日本標準時）が重畳されており、この標準電波を受信して時刻コードを復元解読することで、電波発信から到達までの遅延時間程度（数ｍｅｓｓ程度）の確度の時刻を知ることができる。  
これを用いて時刻を補正する機能を時計に持たせれば、常に前述の時刻確度が保たれた時計を実現できる。いわゆる電波時計である。
【００１４】
標準電波のイメージを図３５に示す。日本の標準電波は、前述の送信周波数をキャリアとし、大振幅１に対して小振幅０．１（変調度：９０％）の２振幅状態のみのＡＭ変調信号で、通信速度は１ｂｉｔ／ｓｅｃであり、該１ｂｉｔ長の中が、（大振幅状態が２００ｍｓｅｃで残り８００ｍｓｅｃが小振幅状態）→符号”Ｍ”（マーク信号）を表現し、（大振幅状態が８００ｍｓｅｃで残り２００ｍｓｅｃが小振幅状態）→符号”０”を表現し、（大振幅状態が５００ｍｓｅｃで残り５００ｍｓｅｃが小振幅状態）→符号”１”を表現する。この状態３値を組み合わせて時刻コードを構成している。
【００１５】
時刻コードは、”Ｍ”符号から開始して、分、時、元日からの通算日、西暦年、曜日情報等を”Ｍ”で区切り、最後に”Ｍ”符号で終る、６０ビット長を単位とする符号列である。したがって、”Ｍ”符号連続（前符号列の最後と、次符号列の先頭）となる位置を検出することで、時刻コードの区切り及び先頭位置を識別できる。
【００１６】
図７の電波時計ＲＦ受信部回路では、バーアンテナＬと同調キャパシターＣを前記の標準電波に同調させ、標準電波を選択受信しプリアンプＰＡに入力する、バイアス回路ＶＢ（等価回路例を図２４に示す）は、前記プリアンプＰＡに入力バイアスを供給する。
【００１７】
可変ゲインアンプＧＣＡは、前記プリアンプＰＡの出力を入力Ｖｉとしゲイン制御端子からの制御に応じたゲインで増幅する。
【００１８】
バンドパスフィルタＢＰＦは、前記可変ゲインアンプＧＣＡの出力の必要帯域外雑音成分である低域周波数成分と高域周波数成分を除去する。
【００１９】
第１の整流回路Ｒｅｃ１と第１のピーク保持キャパシターＣ１と第１の放電抵抗Ｒ１とで構成するピーク検出回路ＰＤｅｔは、前記バンドパスフィルタＢＰＦの出力Ｖｏのピーク値を検出しピーク値電圧Ｖｐを出力する。
【００２０】
ゲインコントロールアンプＤＡは、前記可変ゲインアンプＧＣＡのゲイン制御端子に対して、前記ピーク検出回路ＰＤｅｔの出力Ｖｐが第１の基準電圧ＶＲ１より大きい場合に前記可変ゲインアンプＧＣＡのゲインを下げる直流電圧を出力し、小さい場合に該ゲインを上げる直流電圧を出力する、これによりピーク検出回路ＰＤｅｔの出力Ｖｐと第１の基準電圧ＶＲ１との間の電位差がほぼゼロとなるように制御（負帰還制御）され、その結果、前記バンドパスフィルタＢＰＦ出力振幅Ｖｏの大振幅側がほぼ一定レベルとなる。
【００２１】
前記ゲインコントロールアンプＤＡの出力に挿入接続されるローパスフィルタＬＰＦは、前記可変ゲインアンプＧＣＡへのゲイン制御が不安定にならないように時定数を持たせる。
【００２２】
第２の整流回路Ｒｅｃ２と第２のピーク保持キャパシターＣ２と第２の放電抵抗Ｒ２とで構成する包絡線検波回路ＳＤｅｔは、前記バンドパスフィルタＢＰＦ出力ＶｏのＲＦ振幅値のピーク値包絡線となるような電圧を出力（図３０の破線波形）する。
【００２３】
比較器Ｃｏｍｐは、前記包絡線検波回路ＳＤｅｔの出力と第２の基準電圧ＶＲ２（包絡線検波出力の高低電圧の中間値に設定されている）とを比較して、包絡線検波回路ＳＤｅｔの出力が第２の基準電圧ＶＲ２より大きい場合に論理信号”Ｈ”を出力し、小さい場合に論理信号”Ｌ”を出力する。
【００２４】
図示しないマイコンなどにて、論理信号”Ｈ”又は論理信号”Ｌ”の時間長を識別することにより、前記の時刻コード列の”Ｍ”／”０”／”１”のいずれであるかを識別する。このマイコンは、受信した時刻コードを解読することで現時刻を認識し、時刻を補正し表示（電波時計機能）する。
【００２５】
時刻合わせは、１日に数回で十分なので、外部電源ＶＤＤより前記各回路への電源供給を制御信号ＰＯＮより制御（電源オン／オフ、定電圧供給など）する電源回路Ｒｅｇを設け、無駄な電力消費をなくすようにしている。
【００２６】
図７において、可変ゲインアンプＧＣＡの出力ノイズが小さい場合にバンドパスフィルタＢＰＦが省略される場合もある。また、バンドパスフィルタＢＰＦと第１の整流回路Ｒｅｃ１及び第２の整流回路Ｒｅｃ２との間には、このバンドパスフィルタＢＰＦの終端条件を満足し、第１の整流回路Ｒｅｃ１及び第２の整流回路Ｒｅｃ２を駆動できる、適宜なバッファ回路が置かれる。さらにまた、ゲインコントロールアンプＤＡが適宜なローパスフィルタ特性を含んでいる場合には、ローパスフィルタＬＰＦが省略される場合もある。
【００２７】
電波時計は概略１ｕＶｒｍｓ〜１００ｍＶｒｍｓ程度の広い範囲の入力に対応できるＡＧＣが要求されるため、受信プリアンプＰＡをも可変ゲインアンプの一部とする場合（図７、受信プリアンプＰＡへの破線で示す制御）もある。
【００２８】
以後の記述の中では、図７の可変ゲインアンプＧＣＡと、ゲインコントロールアンプＤＡと、ローパスフィルタＬＰＦと、を含む部分に相当する回路を可変ゲインアンプブロックＧＣＡｂと表記する場合があり、これにバンドパスフィルタＢＰＦを加えた部分に相当する回路をゲインコントロールアンプ部ＧＣＡ−Ｂと表記する場合がある。さらに、ゲインコントロールアンプ部ＧＣＡ−Ｂと、ピーク検出回路ＰＤｅｔを含む部分に相当する回路をオートゲインコントロール回路ＡＧＣ、あるいはＡＧＣ回路と表記する場合がある。
【００２９】
その他にも、可変利得増幅器の出力特性の線形性を向上させた可変ゲインアンプや、ＡＭ変調信号の受信回路、検波回路の例として、以下のような文献がある。
【００３０】
【特許文献１】特開平１１−２２５０２８号公報
【特許文献２】特開平１０−２０９９０４号公報
【特許文献３】特開平６−２５２６４９号公報
【発明の開示】
【発明が解決しようとする課題】
【００３１】
電波時計が受信する標準電波は、ＡＭ変調方式のため前記オートゲインコントロール回路ＡＧＣの増幅は線形性が要求される。また、標準電波の送信所数が少ないため送信アンテナ直下から超遠距離まで受信可能にする必要があり広いＡＧＣ範囲が要求される。従って、常に線形性が確保され、かつ、可変ゲイン範囲の広い可変ゲインアンプの実現が望まれる。
【００３２】
図４及び図５の可変ゲインアンプは、トランジスタＴ１〜Ｔ４のトランスファコンダクタンスＧｍ（Ｉｓ）及びＲｓ１及びＲｓ２（或いは、合成Ｒｓ）で決定される最小ゲインが存在し、トランジスタＴ１〜Ｔ４のトランスファコンダクタンスＧｍ（Ｉｓ）がソース抵抗Ｒｓの逆数に比べて十分大きくできないと可変ゲイン範囲が狭くなる。また、トランジスタＴ１〜Ｔ４による各差動対とトランジスタＴ５〜Ｔ６の差動対とが電源間に直列的に接続されるために最小動作電源電圧を小さくできないため、電池駆動（１．５Ｖ電源）など低電源電圧動作に不向きである。可変ゲイン範囲が広く、最小動作電圧を下げられる可変ゲインアンプの実現が望まれる。
【００３３】
図６の可変ゲインアンプ回路は、電源間に差動対が１つのために低電源電圧動作に適しているが、入力電圧が増大してＡＧＣ動作でゲインを下げようとゲインコントロール電圧Ｖｇｃを上げると、ゲインに関わる差動対（トランジスタＴ１及びＴ２）の電流が減少（これによりゲインを下げるのだが）するのに伴い、出力ダイナミックレンジと線形入力範囲が小さくなるため、大入力電圧（低ゲイン動作）領域に入っていくに従いＡＧＣ動作からリミットアンプ動作に移行してしまい、線形性が悪くなる。
【００３４】
大入力電圧（低ゲイン動作）領域においても出力ダイナミックレンジが維持され、入力電圧の増大に伴って線形入力範囲も拡大され、常に線形性が維持できる可変ゲインアンプの実現が望まれる。
【００３５】
壁掛け時計タイプの電波時計などは、設置場所により時計の向きが変わり該受信部のバーアンテナの向きも変わる。バーアンテナの向きによってアンテナ受信ゲインが変化し、図７の電波時計受信部のように単一アンテナでは、向きによって受信レベルがゼロといった状態にもなる。電波時計の向きが変化しても一定以上の受信レベルが確保できるバーアンテナ設置方法・受信方法の実現が望まれる。
【００３６】
受信プリアンプＰＡを差動入力アンプとした場合、バイアス回路ＶＢが、差動入力の双方、或いは、一方の入力に接続されていると、該バイアス回路ＶＢのそれぞれが発生する雑音成分も差動増幅されることになり、受信部のＳ／Ｎ比（信号対雑音比）が劣化する。バイアス回路ＶＢの発生する雑音の影響を抑え、受信部のＳ／Ｎ比を改善して最小受信感度特性の良好な受信プリアンプの実現が望まれる。
【００３７】
標準電波は、ＡＭ変調方式であり、また、１ビットの情報伝送に１秒と非常に遅いため、大小の振幅レベル比が長時間正しく保たれるＡＧＣ方式が要求される。このため、ピーク検出回路ＰＤｅｔの保持時定数、或いは、前記ローパスフィルタＬＰＦの時定数を大きくする必要が生じる。この時定数を大きくすると、大きな時定数容量が必要になり、また、受信開始からＡＧＣが安定するまでの時間が長くなり、さらにまた、受信レベルが変動した場合のＡＧＣ追随速度が低下することになる。
【００３８】
時定数容量の増大を抑え、大小の振幅レベル比を長時間正しく保つことができ、かつ、受信開始からＡＧＣが安定するまでの時間が短く、受信レベルが変動した場合の追随速度が速い、ＡＧＣ動作が得られるＡＧＣ回路の実現が望まれる。
【００３９】
整流器を用いたＡＭ変調波ピーク値包絡線検波では、図３０の破線波形のように検波波形が、立上りは速く、立下りが遅くなるため時刻コードを判別するためのパルス幅精度が劣化して受信時刻確度が低下する。よって、ピーク値包絡線に正確に対応した出力が得られる検波回路の実現が望まれる。
【００４０】
この発明は、バイアス回路ＶＢの発生する雑音の影響を抑え、受信部のＳ／Ｎ比を改善して最小受信感度特性の良好な受信プリアンプを備えたＡＭ変調信号検波回路を提供することを目的とする。
【課題を解決するための手段】
【００４１】
上記課題を解決するために、本発明のＡＭ変調信号受信回路は、差動入力型アンプをプリアンプ（ＰＡ）として使用するＡＭ変調信号受信回路において、このプリアンプＰＡの入力バイアスを、アンテナコイルＬに設けたセンタータップから供給する構成としている。このようにすることにより、バイアス回路の発する雑音は、差動入力アンプのコモンモード入力雑音となり、差動入力プリアンプＰＡの出力には現れなくなる。従って、バイアス回路の発する熱雑音等を除去したＡＭ変調信号受信回路を実現できる。
【発明の効果】
【００４２】
本発明のＡＭ変調信号受信回路によれば、差動入力型アンプをプリアンプ（ＰＡ）として使用するＡＭ変調信号受信回路において、このプリアンプＰＡの入力バイアスを、アンテナコイルＬに設けたセンタータップから供給する構成としたことにより、バイアス回路の発する雑音は、差動入力アンプのコモンモード入力雑音となり、差動入力プリアンプＰＡの出力には現れなくなる。従って、バイアス回路の発する熱雑音等を除去したＡＭ変調信号受信回路を実現できるという効果がある。
【発明を実施するための最良の形態】
【００４３】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
【００４４】
［第１の実施の形態］
［構成］
図１〜３は、本発明の第１の実施の形態における可変ゲインアンプ回路の具体例を示した図である。
【００４５】
図１の可変ゲインアンプ回路は、差動対をなすトランジスタＴ１及びＴ２のそれぞれのゲートが入力Ｖｉ＋及びＶｉ−（バイアスＶＢ）に接続され、該トランジスタＴ１及びＴ２のソースに吸込み電流回路Ｉｓが接続され、該トランジスタＴ１及びＴ２のそれぞれのドレインに、一端が電源ＶＤＤに接続される負荷抵抗ＲＬ１及びＲＬ２が接続されて構成される差動アンプの、前記差動対トランジスタＴ１及びＴ２のそれぞれのソースと吸込み電流回路Ｉｓとの間に、トランジスタＴ３及びＴ４のドレイン及びソースを挿入接続し、該トランジスタＴ３及びＴ４のゲートにゲイン制御電圧Ｖｇｃを接続して構成する。
【００４６】
ＭＯＳトランジスタＴ１及びＴ２は飽和領域で動作し、ＭＯＳトランジスタＴ３及びＴ４は線形領域（飽和しづらい短チャンネルＭＯＳが望ましい）で動作をするように、トランジスタＴ１及びＴ２とトランジスタＴ３及びＴ４のゲート形状を設定してある。
【００４７】
［動作］
図１のＭＯＳトランジスタＴ１及びＴ２は飽和領域で動作し、ＭＯＳトランジスタＴ３及びＴ４は線形領域で動作するように、トランジスタＴ１及びＴ２とトランジスタＴ３及びＴ４のゲート形状を設定してあるので、ＭＯＳトランジスタＴ１及びＴ２は差動アンプのアクティブ増幅素子として動作し、ＭＯＳトランジスタＴ３及びＴ４は、ＭＯＳトランジスタＴ１及びＴ２のソースに接続される負帰還用抵抗として動作（図１の破線内）する。
【００４８】
ＭＯＳトランジスタＴ１及びＴ２のトランスファコンダクタンスＧｍ１とゲートとソース間電圧ＶＧＳ１とは、自身の形状と、自身に流れるバイアス電流（吸込み電流Ｉｓの１／２）とにより決定され、該トランジスタのソース電位は、ゲートバイアス電圧ＶＢから前記ゲート・ソース間電圧ＶＧＳ１を差し引くことで求められ、固定の電圧Ｖｓ１になる。即ち、
Ｖｓ１＝ＶＢ−ＶＧＳ１
である。
【００４９】
一方、ＭＯＳトランジスタＴ３及びＴ４は、ドレイン・ソース間の電位差がほぼゼロになるようなゲートサイズ設定により線形領域動作、すなわち、可変抵抗素子Ｒｓ３及びＲｓ４として動作（通常、ＲＳ３＝Ｒｓ４）する。その抵抗値Ｒｓ３は、自身の形状と自身のゲートとソース間に印加される電圧ＶＧＳ３とにより決定される。該ゲート・ソース間電圧ＶＧＳ３は、前記ゲイン制御電圧Ｖｇｃから前記固定の電圧Ｖｓ１を差し引いた値となる。即ち、
ＶＧＳ３＝Ｖｇｃ−Ｖｓ１＝Ｖｇｃ−（ＶＢ−ＶＧＳ１）＝Ｖｇｃ−ＶＢ＋ＶＧＳ１
である。したがって、ゲイン制御電圧Ｖｇｃ（あるいは、ゲートバイアス電圧ＶＢ）を変化させることによりトランジスタＴ３及びＴ４のゲート・ソース間電圧ＶＧＳ３を変化させることができ、その結果、トランジスタＴ３及びＴ４の抵抗Ｒｓ３及びＲｓ４を変化させることができる。
【００５０】
以上、トランジスタＴ１〜Ｔ４を含めた差動回路のトランスファコンダクタンスＧｍ及び差動電圧ゲインＡは、
Ｇｍ＝１／（Ｒｓ３＋Ｒｓ４＋２／Ｇｍ１）
Ａ＝Ｇｍ×（ＲＬ１＋ＲＬ２）＝（ＲＬ１＋ＲＬ２）／（Ｒｓ３＋Ｒｓ４＋２／Ｇｍ１）
となり、ゲイン制御電圧Ｖｇｃ（あるいは、ゲートバイアス電圧ＶＢ）を変化させることによりトランスファコンダクタンスＧｍ及び差動電圧ゲインＡを変化させることができ、該差動回路は可変ゲインアンプとして動作する。
【００５１】
図２の可変ゲインアンプ回路は、図１の回路の吸い込み電流回路Ｉｓを２つに分割（電流値１／２）して、トランジスタＴ１及びＴ２のそれぞれのソースに接続した構成で、基本的には図１と同様に動作する。図２の回路では、トランジスタＴ３及びＴ４にバイアス電流が流れないので、該トランジスタのソース・ドレイン間線形動作領域としては±両電圧領域が使えるので、可変インピーダンス動作の線形性が良く入出力間の線形性が良好になる。
【００５２】
図１及び図２の可変ゲインアンプ回路では、トランジスタＴ３及びＴ４のゲート・ソース間電圧ＶＧＳ３をゼロに近づけると、前記抵抗Ｒｓ３及びＲｓ４が限りなく増大し、前記差動電圧ゲインＡが限りなくゼロに近づいていくが、図３のように、前記トランジスタＴ３及びＴ４で構成する可変抵抗に並列に固定抵抗Ｒｓを接続しておくと、該抵抗と前記トランジスタＴ３及びＴ４の並列合成抵抗は、固定抵抗値Ｒｓより小さくならないので、この構成の可変ゲインアンプは最小ゲインを持つことになる。
【００５３】
図１のトランジスタＴ１及びＴ２のソース間に、固定抵抗Ｒｓを接続しても同様効果が得られる。
【００５４】
トータルゲイン及び可変ゲイン幅を大きく取れるように可変ゲインアンプを多段接続する構成において、該可変ゲインアンプの入力レベルを最小レベルから大きくしていく場合、各段のゲインを一様に下げるよりも後段側から順にゲインを下げる方が、ゲインを下げると雑音特性に大きな影響がある初段アンプのゲインを確保でき、信号／雑音比が向上する。このような構成にするには、図３のような、最小ゲインを持つ可変ゲインアンプが必要となる。
【００５５】
トランジスタＴ３及びＴ４は、可変抵抗として動作すると説明してきたが、現実のＭＯＳトランジスタでは、ゲート・ソース間及びゲート・ドレイン間に容量成分があり、この容量が合成される（直列接続容量）形で、前記可変抵抗に並列接続される。この容量と可変抵抗の時定数で決まる周波数を極として高域ピーキングが生じる。
【００５６】
図３の可変ゲインアンプ回路のように、トランジスタＴ３及びＴ４の各ゲートにゲート抵抗ＲＧ１及びＲＧ２を接続すると、前記のゲート・ソース間及びゲート・ドレイン間合成容量のピーキング効果を軽減できる。
【００５７】
図２及び図３の可変ゲインアンプ回路のトランジスタＴ３及びＴ４は、合成した値が同じであれば、１個のトランジスタに置き換えても良いし、逆に、３個以上複数個を、直列、あるいは、並列接続としても良い。前記のゲート・ソース間及びゲート・ドレイン間合成容量のピーキング効果等を考慮して、適宜な選択設定をする。
【００５８】
図１〜３の可変ゲインアンプ回路例は、Ｎ−ＭＯＳ素子で構成しているが、Ｐ−ＭＯＳでの構成、Ｐ−ＭＯＳ、Ｎ−ＭＯＳの混成構成、接合形電界効果素子を用いた構成としても良い。トランジスタＴ１及びＴ２に関しては、バイポーラ形トランジスタとしても良い。トランジスタＴ３及びＴ４に関しては、Ｎ−ＭＯＳ素子とＰ−ＭＯＳ素子とを組みあわせても良い。また、短チャンネル形にすると、最小抵抗値が下げられるし、飽和特性が弱まるか無くなるため、可変抵抗として使える領域が広がる。
【００５９】
以上説明したように、第１の実施の形態によれば、以下の効果が得られる。
（１）差動回路が電源とグランド間に立て積みされないので、最小動作電源電圧が下がる。（図４及び図５の構成との比較）
（２）アンプ動作となる差動対トランジスタ（Ｔ１とＴ２）に常に全吸込み電流（Ｉｓ）を流す構成なので、ゲインを下げても出力ダイナミックレンジが一定で、小さくなることがない。（図６の構成との比較）
（３）ゲインを下げるに伴い、入力の線形入力範囲が広くなる。（図６の構成との比較）
（４）吸い込み電流Ｉｓと負荷抵抗ＲＬ１及びＲＬ２で決定される出力ダイナミックレンジ範囲内であれば、入出力間の線形性（或いは大小関係の一様性）が保たれる。（図６の構成との比較）
（５）最小ゲインが無限小となる構成も、固定値の最小ゲインを持つ構成も、実現できる。
【００６０】
［第２の実施の形態］
［構成］
図８（ａ）〜（ｄ）は、本発明の第２の実施の形態に於けるＡＭ変調信号受信回路の具体例を示す図である。
【００６１】
図８（ａ）のＡＭ変調信号受信回路は、ピーク値入力端子からの入力電圧Ｖｐが内蔵基準値より大なる場合にゲインを下げ、小なる場合にゲインを上げ、このゲインで入力ＡＭ変調信号Ｖｉを増幅して出力信号Ｖｏを出力するゲインコントロールアンプ部ＧＣＡ−Ｂと、ゲインコントロールアンプ部ＧＣＡ−Ｂの出力信号Ｖｏを包絡線検波する包絡線検波回路ＳＤｅｔと、この包絡線検波回路ＳＤｅｔの出力と基準電圧ＶＲ２とを比較して比較結果信号ＴＣＯを出力する比較回路Ｃｏｍｐと、この比較回路Ｃｏｍｐ出力信号ＴＣＯを制御入力として、比較回路Ｃｏｍｐの出力信号が大振幅入力状態に対応する出力信号の時にゲインコントロールアンプ部ＧＣＡ−Ｂの出力信号Ｖｏのピーク値を検出する状態となって、この検出ピーク値Ｖｐをゲインコントロールアンプ部ＧＣＡ−Ｂのピーク値入力端子に出力し、比較回路Ｃｏｍｐの出力信号ＴＣＯが小振幅入力状態に対応する出力信号に変化した時には、変化直前の検出ピーク値Ｖｐを保持して、この保持検出ピーク値Ｖｐをゲインコントロールアンプ部ＧＣＡ−Ｂのピーク値入力端子に出力するピーク検出回路ＰＤｅｔとから構成される。
【００６２】
前述の入力ＡＭ変調信号Ｖｉは、図７に例示される、バーアンテナＬと、同調キャパシターＣと、プリアンプＰＡと、等により生成される。ゲインコントロールアンプ部ＧＣＡ−Ｂと、包絡線検波回路ＳＤｅｔの構成は、図７と同様である。
【００６３】
図８（ａ）のピーク検出回路ＰＤｅｔは、ゲインコントロールアンプ部ＧＣＡ−Ｂの出力信号を整流する整流回路Ｒｅｃ１と、この整流回路Ｒｅｃ１の出力とグランド（或いは電源）間に接続する放電経路用抵抗Ｒ１（或いは定電流回路Ｉ１としても良い）と、整流回路Ｒｅｃ１の出力に導通端子の一端を接続し、比較回路Ｃｏｍｐの出力信号ＴＣＯを制御入力として、比較回路Ｃｏｍｐの出力信号ＴＣＯが大振幅入力状態に対応する出力の時に導通状態になり比較回路Ｃｏｍｐの出力信号ＴＣＯが小振幅入力状態に対応する出力に変化した時に非導通状態になるトランスファゲートＴＧ１と、このトランスファゲートＴＧ１の導通端子の他端とゲインコントロールアンプ部ＧＣＡ−Ｂのピーク値入力端子に一端が接続され他端がグランド（或いは電源）に接続されるピークホールド容量Ｃ１とより構成される。
図８（ｂ）は、図８（ａ）の放電経路用抵抗Ｒ１を、放電経路用定電流回路Ｉ１に置き換えられることを示している。
【００６４】
［動作］
図８（ａ）のＡＭ変調信号受信回路が受信するＡＭ変調信号Ｖｉは、定常受信状態では大振幅状態と小振幅状態の２つの状態のみが存在し、大振幅状態を受信している時は比較回路Ｃｏｍｐ出力ＴＣＯを”Ｈ”状態（あるいは”Ｌ”状態）とし、小振幅状態を受信している時は比較回路Ｃｏｍｐ出力ＴＣＯを”Ｌ”状態（あるいは”Ｈ”状態）とする。送信所からの距離によって受信するＡＭ変調信号Ｖｉのレベルは大きく変動する。
【００６５】
大振幅状態と小振幅状態の２つの状態のみが存在するＡＭ変調信号Ｖｉの具体的な例として、従来回路の説明でも述べた通信総合研究所から送信される標準電波がある。
【００６６】
図８（ａ）の回路では、比較回路Ｃｏｍｐの出力ＴＣＯが”Ｈ”状態（あるいは”Ｌ”状態）の時、ピーク検出回路ＰＤｅｔ内のトランスファゲートＴＧ１が導通となるので、ピーク検出回路ＰＤｅｔは通常のピーク検出回路として動作する。従って、ピーク検出回路ＰＤｅｔとゲインコントロールアンプ部ＧＣＡ−Ｂとは連携して通常のＡＧＣアンプとして動作するので、ゲインコントロールアンプ部ＧＣＡ−Ｂの出力振幅Ｖｏが一定となるように制御される。
【００６７】
比較回路Ｃｏｍｐの出力信号ＴＣＯが”Ｌ”状態（あるいは”Ｈ”状態）の時は、ピーク検出回路ＰＤｅｔ内のトランスファゲートＴＧ１が非導通となるので、このトランスファゲートＴＧ１が非導通となる直前のピークホールド容量Ｃ１への蓄積電荷に基づく固定した電圧がピーク検出回路ＰＤｅｔの出力Ｖｐとして出力される。
【００６８】
図７の従来回路で、ゲインコントロールアンプ部ＧＣＡ−Ｂの出力振幅が大きくなった場合のピーク検出回路ＰＤｅｔの出力応答は整流回路Ｒｅｃ１のオン抵抗（小抵抗）とピークホールド容量Ｃ１との小時定数の速い応答となるが、ゲインコントロールアンプ部ＧＣＡ−Ｂの出力振幅が小さくなった場合のピーク検出回路ＰＤｅｔの出力応答の方は放電経路用抵抗Ｒ１（大抵抗）とピークホールド容量Ｃ１との大時定数での遅い応答となる。
【００６９】
ゲインコントロールアンプ部ＧＣＡ−Ｂの出力振幅が小さくなった場合の応答を早めるには、放電経路用抵抗Ｒ１（大抵抗）とピークホールド容量Ｃ１との時定数を小さくすれば良いが、こうすると、ＡＭ変調波の小振幅状態を受信中に、ピーク検出回路ＰＤｅｔの出力Ｖｐが急速に小さくなるので、ゲインコントロールアンプ部ＧＣＡ−Ｂのゲインが急速に増大することになり、小振幅状態の受信時間が長い場合（図３５の”Ｍ”など）ゲインコントロールアンプ部ＧＣＡ−Ｂの出力信号Ｖｏも急速に増大していき、小振幅入力状態にもかかわらず前記包絡線検波回路ＳＤｅｔ出力が基準電圧ＶＲ２（比較器Ｃｏｍｐのスレッショルド電圧）を超え、比較器Ｃｏｍｐの出力信号ＴＣＯが大振幅入力状態に相当する”Ｈ”状態（あるいは”Ｌ”状態）へと反転してしまい誤動作となる。
【００７０】
このような該誤動作を防ぐために、図７の回路では、放電経路用抵抗Ｒ１とピークホールド容量Ｃ１とのホールド時定数は、数ビット分に相当するような大きい時定数に設定する必要がある。
【００７１】
標準電波に重畳される時刻コードは、１ｂｉｔ／ｓｅｃと非常に遅いので、数ビット分の時間でも非常に長い時間となる。
【００７２】
図８（ａ）の回路では、電源投入時はピークホールド容量Ｃ１の蓄積電荷がゼロなので、ゲインコントロールアンプ部ＧＣＡ−Ｂは最大ゲインの状態で受信を始め、このゲインコントロールアンプ部ＧＣＡ−Ｂの出力振幅ＶｏはＡＧＣ安定状態の振幅より必ず大きいレベルから始まる。このため、この出力を検波した検波出力信号は必ず基準電圧ＶＲ２より大となるため、比較器Ｃｏｍｐの出力信号ＴＣＯが大振幅入力状態に相当する”Ｈ”状態（あるいは”Ｌ”状態）となって、トランスファゲートＴＧ１が導通となり、ゲインコントロールアンプ部ＧＣＡ−Ｂの出力振幅Ｖｏが大きいこともプラスしてピークホールド容量Ｃ１への充電が急速に行われ、ゲインコントロールアンプ部ＧＣＡ−Ｂの制御電圧Ｖｐが急上し、それによりゲインが急低し、高速にＡＧＣ安定状態に達する。
【００７３】
小振幅入力状態になると、検波出力は基準電圧ＶＲ２より小となり、比較器Ｃｏｍｐの出力信号ＴＣＯが”Ｌ”状態（あるいは”Ｈ”状態）となって、トランスファゲートＴＧ１が非導通となり、ピークホールド容量Ｃ１の充放電が停止し、ゲインコントロールアンプ部ＧＣＡ−Ｂの制御電圧Ｖｐが固定値となり、ゲインコントロールアンプ部ＧＣＡ−Ｂは固定ゲイン動作となり、小振幅入力状態の継続時間の長短に関係なく安定した小振幅受信動作が行われる。
【００７４】
再び、大振幅受信状態になると、検波出力信号は基準電圧ＶＲ２より大となり、比較器Ｃｏｍｐの出力信号ＴＣＯが”Ｈ”状態（あるいは”Ｌ”状態）に戻り、トランスファゲートＴＧ１が導通に戻り、出力振幅を一定値に調整する通常のＡＧＣ動作に戻る。以後、前述の動作が継続される。
【００７５】
小振幅入力状態ではピークホールド容量Ｃ１の充放電が停止するので、放電経路用抵抗Ｒ１とピークホールド容量Ｃ１のホールド時定数を小さくしても安定したＡＧＣ動作ができる。
【００７６】
この時定数を小さくすると、電源オンからの受信時のＡＧＣ安定状態に達する時間を短縮でき、また、フェージング等による受信レベル変動に対する応答が早くゲインコントロールアンプ部ＧＣＡ−Ｂの出力信号Ｖｏの振幅が安定する。
【００７７】
図８（ａ）の回路例では、放電経路用として抵抗Ｒ１を用いたが、この抵抗の代わりに放電経路用として定電流回路Ｉ１を用いてもよい（この例は、図示していない）。
【００７８】
また、図８（ａ）の回路例では、ピークホールド容量Ｃ１の充放電動作をオン／オフするトランスファゲートＴＧ１を用いたが、図８（ｃ）では、放電経路用抵抗Ｒ１に流れる放電電流をオン／オフするトランスファゲートＴＧ１として、小振幅入力状態におけるピークホールド容量Ｃ１の放電を停止させるようにして、図８（ａ）と同等の効果を得ている。
【００７９】
図８（ｄ）では、放電経路用定電流回路Ｉ１に流れる放電電流Ｉ１をオン／オフする構成として、図８（ａ）と同等の効果を得ている。
【００８０】
トランスファゲートは、ＮチャンネルタイプとＰチャンネルタイプを組み合わせた形にすると、このトランスファゲートのオン／オフ時における、ゲートとチャンネル間の容量の充放電によるピークホールド容量Ｃ１の充電電荷の変動（Ｖｐの変動につながる）を軽減できる。
【００８１】
以上説明したように、第２の実施の形態によれば、下記の効果が得られる。
（１）放電経路用抵抗Ｒ１（或いは定電流回路Ｉ１の定電流Ｉ１）とピークホールド容量Ｃ１で決定されるＡＧＣ用ホールド時定数決定に、小振幅入力状態の継続時間を考慮する必要がないので、ホールド時定数を小さくでき、ピークホールド容量Ｃ１を、小容量化できる。
（２）ＡＧＣ用ホールド時定数を小さくできるので、大振幅入力状態でのＡＧＣ応答を高速化できる。
（３）（２）により、電源オンからの受信時のＡＧＣ安定状態に達する時間を短縮でき、また、フェージング等による受信レベル変動に対する応答が早くゲインコントロールアンプ部ＧＣＡ−Ｂの出力Ｖｏの振幅が安定する。
（４）小振幅入力状態の継続時間が長い場合でも、ゲインコントロールアンプ部ＧＣＡ−Ｂのゲインが増大していく現象が発生せず、ゲインコントロールアンプ部ＧＣＡ−Ｂの出力信号Ｖｏの振幅を固定振幅に保持できるので、小振幅入力状態の継続時間が長い場合でも比較器Ｃｏｍｐの出力信号ＴＣＯの誤動作が生じない。
（５）小振幅入力状態の継続時間が長い場合でも、ゲインコントロールアンプ部ＧＣＡ−Ｂのゲインが増大していく現象が発生しないので、比較器Ｃｏｍｐの出力信号ＴＣＯのパルス幅誤差が小さくなる。
【００８２】
［第３の実施の形態］
［構成］
図９（ａ）〜（ｅ）は、本発明の第３の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【００８３】
第３の実施の形態のＡＭ変調信号受信回路は、第１の構成として、第２の実施の形態のＡＭ変調信号受信回路において、ピーク検出回路ＰＤｅｔのピークホールド容量Ｃ１に、放電経路用抵抗Ｒ１（或いは放電経路用定電流回路Ｉ１）より小さな電流を流す第２の放電経路Ｒ３（或いは定電流Ｉ３）を付加した構成（図９（ａ））を示す。
図９（ｂ）は、図９（ａ）の第２の放電経路用抵抗Ｒ３を、第２の放電経路用定電流回路Ｉ３に置き換えられることを示している。
【００８４】
第２の構成としては、比較器Ｃｏｍｐの出力信号ＴＣＯを入力して時計動作等を行う図示しないマイコン等からの制御信号ＨＳ−ＡＧＣと比較器Ｃｏｍｐの出力信号ＴＣＯとをＯＲ合成してトランスファゲートＴＧ１の導通／非導通を制御する構成（図９（ｃ））を示す。
【００８５】
第３の構成としては、比較器Ｃｏｍｐの出力信号ＴＣＯを入力して時計動作等を行う図示しないマイコン等からの制御信号ＲＥＳＥＴにより、ピークホールド容量Ｃ１を強制放電させる構成（図９（ｄ））を示す。
【００８６】
第４の構成としては、比較器Ｃｏｍｐの出力信号ＴＣＯが、大振幅受信時に相当する出力状態に変化した時には直ちに”０”を出力し、小振幅受信時に相当する出力状態に変化してからは、所定の時間が経過した時に”１”を出力するタイマー回路ＴＭを設け、該タイマー回路ＴＭの出力と、比較器Ｃｏｍｐの出力信号ＴＣＯ出力とを、ＯＲ合成した信号でトランスファゲートＴＧ１の導通／非導通を制御する構成（図９（ｅ））を示す。
【００８７】
［動作］
図８（ａ）のＡＭ変調信号受信回路では、小振幅受信中に電波時計の向きが変更されたなど、ＡＧＣ動作が追随できない状態で受信レベルが大きく低下し、大振幅受信時の前記包絡線検波回路ＳＤｅｔ出力が基準電圧ＶＲ２を超えられない状態になると、トランスファゲートＴＧ１が非導通状態のままとなり、永続的にＡＧＣ動作とならずゲインコントロールアンプ部ＧＣＡ−Ｂのゲインが固定され、比較器Ｃｏｍｐ論理出力ＴＣＯは小振幅受信時に相当する出力状態に固定されることになる。
【００８８】
このような場合、図９（ａ）の回路では、前記第２の放電経路用抵抗Ｒ３（あるいは第２の放電経路用定電流回路Ｉ３）に流れる微小電流が、ピークホールド容量Ｃ１の蓄積電荷を放電させてゲインコントロールアンプ部ＧＣＡ−Ｂのゲインをゆっくりと増大させて正常なＡＧＣ動作に復帰させ、比較器Ｃｏｍｐの出力信号ＴＣＯの固定状態から脱却する。
【００８９】
図９（ｃ）の回路では、図示しないマイコン等が、比較器Ｃｏｍｐ論理出力ＴＣＯが前記の小振幅受信時に相当する出力状態に固定されたと判断した場合に、前記トランスファゲートＴＧ１を強制導通させる制御信号ＨＳ−ＡＧＣを出力し、この制御信号ＨＳ−ＡＧＣがＯＲ合成部を通ってトランスファゲートＴＧ１を強制的に導通状態にさせて正常なＡＧＣ動作に復帰させ、比較器Ｃｏｍｐの出力信号ＴＣＯの固定状態から脱却する。
【００９０】
図９（ｄ）の回路では、図示しないマイコン等が、比較器Ｃｏｍｐ論理出力ＴＣＯが小振幅受信時に相当する出力状態に固定されたと判断した場合に、ピークホールド容量Ｃ１を強制放電させる制御信号ＲＥＳＥＴを出力し、ピークホールド容量Ｃ１を強制放電させてゲインコントロールアンプ部ＧＣＡ−Ｂを初期の大ゲイン状態に戻し、正常なＡＧＣ動作に復帰させ、比較器Ｃｏｍｐの出力信号ＴＣＯの固定状態から脱却する。
【００９１】
前記制御端子ＲＥＳＥＴを、従来の回路（図７）で説明した電源回路Ｒｅｇの制御端子ＰＯＮに接続（図９（ｄ）破線）して、ＰＯＮ／ＲＥＳＥＴ端子としておき、各部への電源供給をオフ（ＰＯＮ端子からの制御）する時に、合わせてピークホールド容量Ｃ１を強制放電（ＲＥＳＥＴ端子からの制御）させる構成としてもよい。
【００９２】
図９（ｅ）の回路では、比較器Ｃｏｍｐの出力信号ＴＣＯが小振幅受信時に相当する出力状態に変わって後、前記所定の時間以内（例えば、１ｓｅｃ以内）に比較器Ｃｏｍｐの出力信号ＴＣＯが大振幅受信時に相当する出力状態に、その都度変化していればタイマー回路ＴＭ出力は“０”状態が継続し、前記ＯＲ合成結果は、比較器Ｃｏｍｐの出力信号ＴＣＯと同じとなり、図８（ａ）の動作説明と同様な動作となる。
【００９３】
前記所定の時間を超えても比較器Ｃｏｍｐの出力信号ＴＣＯが大振幅受信時に相当する出力状態とならない（前記の障害状態に陥った）場合、タイマー回路ＴＭ出力が“１”に反転し、ＯＲ合成部を通った該“１”信号がトランスファゲートＴＧ１を強制導通させることで、従来回路と同様なＡＧＣ動作になり、比較器Ｃｏｍｐの出力信号ＴＣＯの固定状態から脱却する。比較器Ｃｏｍｐの出力信号ＴＣＯとして大振幅受信時に相当する出力状態が現れるまで、タイマー回路ＴＭ出力  “１”状態が継続し従来回路と同様なＡＧＣ動作が継続する。従来回路と同様なＡＧＣ動作が継続する中で大振幅受信時に相当する出力状態が現れると、直ちにタイマー回路ＴＭ出力は“０”状態となり、冒頭の図８（ａ）と同様な動作に戻る。
【００９４】
図９（ｃ）〜（ｅ）の回路では、トランスファゲートＴＧ１と放電経路用抵抗Ｒ１とを、図８（ｂ）〜（ｄ）のように置き換えても同じ効果が得られる。また、図９（ａ）〜図９（ｅ）までの回路方式を併用しても良い。
【００９５】
尚、図２５に示した回路図は、図９（ｃ），（ｅ）におけるＯＲ回路とトランスファゲートＴＧ１の回路が、二つのトランスファゲートＴＧ１及びＴＧ２の並列回路に置き換え可能であることを示す回路例である。
【００９６】
また、図２８に示した回路図は、図９（ｅ）のタイマー回路ＴＭの具体例を示したものであり、図２８のＱｉが"H"入力に変化した時はトランジスタＴ１によりコンデンサＣに急速充電され、Ｑｏが急速に"L"に変わる。Ｑｉが"L"入力に変化した時は、トランジスタＴ１がオフし、定電流回路の定電流ＩｓによるコンデンサＣの放電が開始され、Ｑｏが該放電時間（前記の所定時間に相当する）を置いて"H"に変わる。該放電時間（所定時間）以内にＱｉが"H"入力に変化すれば、トランジスタＴ１によりコンデンサＣが再び急速充電されるので、Ｑｏが"L"に維持される。
【００９７】
以上説明したように、第３の実施の形態によれば、第２の実施の形態の効果に加えて、受信中に、ＡＧＣ動作が追随できない状態で受信レベルが低下し、比較器Ｃｏｍｐの出力信号ＴＣＯが小振幅受信時に相当する出力状態に固定されてしまった（誤動作状態）場合に、該状態から脱出して正常動作に戻ることができるという効果がある。
【００９８】
［第４の実施の形態］
［構成］
図１０（ａ）〜（ｄ）は、本発明の第４の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【００９９】
第４の実施の形態のＡＭ変調信号受信回路では、第２、或いは、第３の実施の形態のＡＭ変調信号受信回路において、ＡＭ変調信号受信回路のピーク検出回路ＰＤｅｔのピークホールド容量Ｃ１の充放電を、外部制御信号ＡＧＣＨにより強制的に停止させる機能を付加して構成する。
【０１００】
図１０（ａ）に示すＡＭ変調信号受信回路例は、第２の実施の形態の図８（ａ）の回路において、比較器Ｃｏｍｐの出力信号ＴＣＯと外部制御信号ＡＧＣＨとをＡＮＤ合成し、このＡＮＤ合成した信号でトランスファゲートＴＧ１を制御する例を示している。
【０１０１】
比較器Ｃｏｍｐの出力信号ＴＣＯと外部制御信号ＡＧＣＨとをＡＮＤ合成し、このＡＮＤ合成した信号にてトランスファゲートＴＧ１を制御する方法は、また、図９（ｄ）についても適用できるし、図８（ｂ），（ｄ）に順じた適用もできる。（図示せず）
【０１０２】
図１０（ｂ）に示すＡＭ変調信号受信回路例は、第３の実施の形態の図９（ａ）の回路において、トランスファゲートＴＧ１及び第２の放電経路用抵抗Ｒ３（或いは第２の放電経路用定電流回路Ｉ３）の接続と、ピークホールド出力となるピークホールド容量Ｃ１端子との接続点に、第２のトランスファゲートＴＧ２を挿入し、この第２のトランスファゲートＴＧ２の導通／非導通を、外部制御信号ＡＧＣＨにて制御する例を示している。
【０１０３】
図１０（ｃ）に示すＡＭ変調信号受信回路例は、第３の実施の形態の図９（ｃ）の回路において、比較器Ｃｏｍｐの出力信号ＴＣＯと前述の外部制御信号ＨＳ−ＡＧＣのＯＲ合成出力と、外部制御信号ＡＧＣＨとをＡＮＤ合成し、このＡＮＤ合成出力にてトランスファゲートＴＧ１を制御する例を示している。
【０１０４】
図１０（ｃ）の外部制御信号ＨＳ−ＡＧＣを、図９（ｅ）に示すタイマー回路ＴＭにおきかえれば、同様に適用できる。
【０１０５】
尚、図２６に示した回路は、図１０（ａ）、図１０（ｃ）のＡＮＤ回路とトランスファゲートＴＧ１の回路を、２つのトランスファゲートＴＧ１及びＴＧ２の直列回路に置き換えが可能であることを示す回路例である。
【０１０６】
また、図２７に示した回路は、図１０（ｂ）の具体的な回路例であり、図２７の可変ゲインアンプＧＣＡ（１段構成の例）とゲインコントロールアンプＤＡとで、図１０（ｂ）のゲインコントロールアンプブロックＧＣＡ−Ｂを構成している。
【０１０７】
［動作］
外部制御信号ＡＧＣＨが”Ｌ”となっている間、図１０（ａ）及び図１０（ｃ）の回路ではトランスファゲートＴＧ１が、図１０（ｂ）の回路では第２のトランスファゲートＴＧ２が、それぞれ非導通となり、ピークホールド容量Ｃ１の充放電経路が切断状態となり、ゲインコントロールアンプ部ＧＣＡ−Ｂを固定ゲイン動作とすることができる。
【０１０８】
時分秒の針表示をステッピングモータなどで駆動する電波時計では、駆動時に大きなノイズが発生する可能性があり、ＡＧＣ動作用のピークホールド容量Ｃ１を小さくしてＡＧＣ応答速度を改善する第２及び第３の実施の形態の回路のＡＭ変調信号増幅経路に、このノイズが重畳すると、ピークホールド容量Ｃ１の充電電荷量が異常となり、ゲインコントロールアンプ部ＧＣＡ−Ｂの出力振幅が異常になる場合が起こり得る。
【０１０９】
こうしたノイズ発生タイミングは予測がつけられるので、このタイミング時に、外部制御信号ＡＧＣＨを”Ｌ”とすれば、ピークホールド容量Ｃ１の充電電荷量が異常となることを防止でき、ゲインコントロールアンプ部ＧＣＡ−Ｂの出力振幅を正常に保つことができる。
【０１１０】
第２〜第４の実施の形態では、ハード的に、前記トランスファゲートＴＧ１や、第２のトランスファゲートＴＧ２を制御する例を示してきたが、比較器Ｃｏｍｐの出力信号ＴＣＯを入力して時計動作等をしているマイコン（図示しない）等が十分な動作速度を持っているならば、比較器Ｃｏｍｐの出力信号ＴＣＯが前記の小振幅受信時に相当する出力となっている時には、該マイコン等からの制御信号ＡＧＣＨを使ってトランスファゲートＴＧ１を非導通にさせる等、制御の全てを該マイコン等で行っても良い。図１０（ｄ）のＡＭ変調信号受信回路は、その例を示している。
【０１１１】
以上説明したように、第４の実施の形態によれば、第２及び第３の実施の形態の効果に加えて、時分秒の針表示用ステッピングモータ駆動時ノイズなど、大振幅ではあるが発生タイミングが予測可能なノイズのＡＧＣに与える影響を軽減できるという効果がある。
【０１１２】
［第５の実施の形態］
［構成］
図１１（ａ）、（ｂ）は、本発明の第５の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【０１１３】
図１１（ａ）に示す第５の実施の形態におけるＡＭ変調信号受信回路では、第２〜第４の実施の形態のＡＭ変調信号受信回路において、比較器Ｃｏｍｐの出力信号ＴＣＯを遅延させる遅延回路Ｄと、この遅延回路Ｄの出力信号から所定の時間幅のパルスを出力するモノステーブルマルチバイブレーターＭＭと、該モノステーブルマルチバイブレーターＭＭの出力と比較器Ｃｏｍｐの出力信号ＴＣＯとを切り換えて前記トランスファゲートＴＧ１の制御信号とする切り換えスイッチＳとを付加して構成する。
【０１１４】
図１１（ｂ）に示す第５の実施の形態におけるＡＭ変調信号受信回路では、第２〜第４の実施の形態のＡＭ変調信号受信回路において、比較器Ｃｏｍｐの出力信号ＴＣＯを遅延させる遅延回路Ｄと、この遅延回路Ｄの出力信号から所定の時間幅のパルスを出力するモノステーブルマルチバイブレーターＭＭと、該モノステーブルマルチバイブレーターＭＭの出力と比較器Ｃｏｍｐの出力信号ＴＣＯとをＡＮＤ処理するＡＮＤ回路と、該ＡＮＤ回路出力と比較器Ｃｏｍｐの出力信号ＴＣＯとを切り換えて前記トランスファゲートＴＧ１の制御信号とする切り換えスイッチＳとを付加して構成する。
【０１１５】
図１１（ａ）の回路は、ピーク検出回路ＰＤｅｔの出力から基準電圧ＶＲ２を生成できることも示した図であり、図８（ａ）〜図１０（ｄ）に示すように、独立した基準電圧ＶＲ２としてもよい。また、前記トランスファゲートＴＧ１の代わりに、図８（ｃ）の例のように、放電経路用定電流回路Ｉ１に流れる放電電流Ｉ１をオン／オフする構成としても良い。
【０１１６】
［動作］
第５の実施の形態におけるＡＭ変調信号受信回路では、第２〜第４の実施の形態におけるＡＧＣ方法の他に、切換スイッチＳにより該遅延回路Ｄ及びモノステーブルマルチバイブレーターＭＭを介する経路とすることにより、比較器Ｃｏｍｐの出力ＴＣＯが大振幅入力状態に対応する出力に変化してから、前記遅延回路Ｄが設定する遅延時間をおいて、前記モノステーブルマルチバイブレーターＭＭによって設定される所定のパルス幅時間だけ、前記トランスファゲートＴＧ１（あるいはオン／オフ可能な定電流Ｉ１）が導通状態となり、この導通状態の間だけＡＧＣ動作をさせ、その他の時間領域では、ピーク検出回路ＰＤｅｔが直前の状態を保持しゲインコントロールアンプ部ＧＣＡ−Ｂのゲインを固定にするＡＧＣ方法が行える。
【０１１７】
遅延回路Ｄは、所定の待ち時間をつくるものであり、モノステーブルマルチバイブレーターで構成してもよい。切換スイッチも、前述の２方法のＡＧＣが使えるようにするものであり、他の論理構成や複数のトランスファゲートを用いた構成にしてもよい。この切換制御は、このＡＭ変調信号受信回路に付属するマイコン等で行う。
【０１１８】
図１１（ａ）の回路では、スイッチＳを比較器Ｃｏｍｐの出力信号ＴＣＯを直接前記トランスファゲートＴＧ１の制御に使う側としてアイドル受信を開始し、比較器Ｃｏｍｐの出力信号ＴＣＯが"H"/"L"の交番出力となる状態を確認できるようになったところで、スイッチＳを遅延回路Ｄ及びモノステーブルマルチバイブレーターＭＭを介する経路となる接続に切り換えて本受信を行う。これにより、比較器Ｃｏｍｐの出力信号ＴＣＯの"H"出力の継続時間が正確な受信（"L"出力の継続時間も正確になる）を実現することができる。
【０１１９】
以下、その動作を詳述する。
【０１２０】
電波時計用のＡＭ変調信号受信回路では、帯域外雑音を除去して最小レベル側の受信感度を高めるために帯域幅１０Ｈｚ前後の狭帯域のバンドパスフィルタＢＰＦが使用され、そのため、ゲインコントロールアンプ部ＧＣＡ−Ｂの出力信号のピーク値の包絡線が帯域幅１０Ｈｚ前後の狭帯域に対応した緩やかな変化（変化に１００ｍｓｅｃ前後の時間を要する）となる。
【０１２１】
図３６に、前記ゲインコントロールアンプ部ＧＣＡ−Ｂ内のバンドパスフィルタＢＰＦの入出力の波形例を模式的に示す。図３６の、領域Ａは小振幅入力状態の最後尾部分、領域Ｂは大振幅入力状態に変わりバンドパスフィルタＢＰＦの帯域制限特性（帯域幅１０Ｈｚ前後の狭帯域）によって暫時振幅が増加していく部分、領域Ｃは大振幅入力が継続しＡＧＣ制御により出力振幅Ｖｏが所定のレベル（レベル一定状態）に安定制御されている部分、領域Ｄは小振幅入力状態に変わりバンドパスフィルタＢＰＦの帯域制限特性によって暫時振幅が減少していく部分、領域Ｅは小振幅入力状態の初頭部分、であり、領域Ｅから所定の時間後は領域Ａに接続し、繰り返される。
【０１２２】
従来回路のＡＧＣ動作、及び、第２〜４の各実施の形態のＡＭ変調信号受信回路のトランスファゲートＴＧ１の導通状態におけるＡＧＣ動作（通常のＡＧＣ動作）は、前記ゲインコントロールアンプ部ＧＣＡ−Ｂの出力振幅Ｖｏを、常にＣ領域に示される振幅に揃えようと動作する。すなわち、Ｃ領域以外の振幅の小さい領域では、ＡＧＣ回路の時定数で制限される応答速度でＣ領域の振幅目指して振幅が増大する。
【０１２３】
従って、従来回路のＡＧＣ動作の前記ゲインコントロールアンプ部ＧＣＡ−Ｂの出力振幅Ｖｏは、図３６の、Ｅ領域振幅よりＡ領域振幅の方が大きく、Ｂ領域の立ち上がりはバンドパスフィルタＢＰＦの帯域制限特性がありながらもＡＧＣ動作により加速され、Ｃ領域の立ち下がりはバンドパスフィルタＢＰＦの帯域制限特性による緩い立ち下がりがＡＧＣ動作により更に減速される。この現象により、比較器Ｃｏｍｐの入力基準電圧ＶＲ２を、Ｃ領域のレベルとその１／１０のレベル（日本の標準電波受信の場合）の中位に対応する値に設定すると、比較器Ｃｏｍｐの出力信号ＴＣＯは、大振幅に対応する側のパルス幅が必ず伸びる（ｔｄ１＜ｔｄ２）ことになる。
【０１２４】
図３５からも解かるように、大振幅に対応する論理出力ＴＣＯのパルス幅で”Ｍ”／”０”／”１”を識別するので、パルス幅の正確さが該識別の正確さにつながっていく。
【０１２５】
第２〜４の各実施の形態におけるＡＧＣ動作でも、比較器Ｃｏｍｐの出力信号ＴＣＯが小振幅に対応する出力になっている前記領域では、前記ゲインコントロールアンプ部ＧＣＡ−Ｂが固定ゲインになっており、この間は、前記ゲインコントロールアンプ部ＧＣＡ−Ｂの出力振幅Ｖｏの振幅増大現象が生じないが、領域Ｂ後半と領域Ｄ前半では比較器Ｃｏｍｐの出力信号ＴＣＯが大振幅に対応する出力になっており、やはり前記の振幅増大現象が生じることになり、従来回路より大幅に改善はされているものの、大振幅に対応する側のパルス幅が必ず伸びることになる。
【０１２６】
従来の回路でこの振幅増大現象による影響を抑えるためには、振幅増大現象が生じる間のＡＧＣ回路の時定数（前記ピーク検出回路ＰＤｅｔの時定数、あるいは、低域通過フィルターＬＰＦの時定数）を、バンドパスフィルタＢＰＦの帯域制限特性による緩い立ち上り立ち下り時間より、十分大きく設定しておく必要がある。
【０１２７】
更に、微小入力まで受信範囲を広げるためには、ＡＧＣアンプの最大ゲインを大きくし、可変ゲイン範囲を広げる必要がある。この改善をすると、前記ピーク検出回路ＰＤｅｔの出力Ｖｐの変化に対するゲインの変化が大きくなるので、前記振幅増大現象を抑えるためには、ＡＧＣ回路の時定数を更に大きくする必要が生じる。
【０１２８】
図１１（ａ）の回路において、前記遅延回路Ｄの遅延時間をおおむね領域Ｂに相当する時間に設定し、モノステーブルマルチバイブレーターＭＭのパルス幅を大振幅の最小継続時間（図３５の”Ｍ”符合に相当する時間）に設定しておくと、完全フラットレベルとなる前記Ｃ領域の最小継続時間だけ通常のＡＧＣ動作をさせ、その他の時間は前記ゲインコントロールアンプ部ＧＣＡ−Ｂを固定ゲイン動作させることができ、前期の振幅増大現象を完全になくすことができるので、大振幅状態と小振幅状態の時間幅が正確なものになる。
【０１２９】
完全フラットレベルとなる前記Ｃ領域の最小継続時間だけ通常のＡＧＣ動作をさせるだけなので、前記最大ゲイン、あるいは、可変ゲイン範囲を大きくしても、ＡＧＣの時定数を大きくする必要がない。
【０１３０】
このように、ピーク検出回路ＰＤｅｔの時定数を大幅に小さくすることが可能となり、ＡＧＣレスポンスの高速化と時定数容量Ｃ１の低容量化が実現する。
【０１３１】
図１１（ａ）の回路で受信回路の電源オン直後に、いきなり前記遅延回路Ｄ等を介する本受信とすると、前期の領域Ｅから領域Ａの小振幅入力状態でＡＧＣ動作が行われ、小振幅入力状態のゲインコントロールアンプ部ＧＣＡ−Ｂの出力振幅Ｖｏを図３６のＣ領域に相当するレベルに合わせてゲインを固定にしてしまう可能性がある。この状態では、比較器Ｃｏｍｐの入力が常に大振幅入力状態に対応する入力レベル以上となってしまうため、比較器Ｃｏｍｐの出力信号ＴＣＯも大振幅入力状態に対応するレベルに固定されてしまうこと（誤動作）になる。
【０１３２】
前記アイドル受信は、まず大振幅入力状態を選び出して、該状態の出力振幅Ｖｏを前記Ｃ領域に相当するレベルに合わせるＡＧＣ状態をつくる。その後に前記遅延回路Ｄ等を介する本受信を行うことで、比較器Ｃｏｍｐの出力信号ＴＣＯのパルス幅が正確な受信が可能になる。
【０１３３】
また、基準電圧ＶＲ２は包絡線検波回路ＳＤｅｔの出力ピーク値とボトム値との中間値に設定するのが最適である。図１１（ａ）の回路では、ピーク検出回路ＰＤｅｔの保持容量が小さくても、ピーク検出回路ＰＤｅｔの出力ＶＰが、従来回路、あるいは、第２〜４の実施の形態に比べて安定であり、ピーク検出回路ＰＤｅｔから基準電圧ＶＲ２を決める方法がより有効になる。
【０１３４】
遅延回路Ｄの遅延時間は、おおむね領域Ｂに相当する時間に設定され、この間のゲイン増大による出力振幅Ｖｏの過剰な振幅増大を防止するものである。基準電圧ＶＲ２を固定値にするなど、この間のゲイン増大による前期出力振幅Ｖｏの振幅増大が問題にならない構成では、前記遅延回路Ｄを省略しても良い。
【０１３５】
また、何らかの原因で前記モノステーブルマルチバイブレーターＭＭが誤パルスを発した場合にＡＧＣ動作が異常動作となってしまうが、図１１（ｂ）に示すように、モノステーブルマルチバイブレーターＭＭの出力と比較器Ｃｏｍｐの出力信号ＴＣＯとをＡＮＤ合成する構成とすると、何らかの原因でモノステーブルマルチバイブレーターＭＭが誤パルスを発した場合の誤動作を防止できる。
【０１３６】
以上説明したように、第５の実施の形態によれば、下記の効果が得られる。
（１）前記ピーク検出回路ＰＤｅｔの時定数を大幅に小さくすることが可能となり、ＡＧＣレスポンスの高速化と該時定数容量Ｃ１の低容量化が実現する。
（２）定数前記ゲインコントロールアンプ部ＧＣＡ−Ｂの出力振幅が安定に制御され、大振幅状態小振幅状態の時間幅が正確になる。
（３）ピーク検出回路ＰＤｅｔから基準電圧ＶＲ２を決める方法が有効になる。
（４）可変ゲインアンプの最大ゲイン、可変ゲイン範囲を大きくするのに伴うＡＧＣ時定数の増大を防止できる。
（５）上記（１）〜（４）により、受信レベル範囲の広い、誤動作の少ないＡＭ信号受信回路を実現できる。
【０１３７】
［第６の実施の形態］
［構成］
図１２は、本発明の第６の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【０１３８】
図１２のＡＭ変調信号受信回路は、複数局の同時受信が可能なＡＭ変調信号受信回路であり、キャリア周波数ｆ１の電波を同調受信するアンテナコイルＬ１及び同調容量Ｃ１等とで構成する第１の同調回路と、この第１の同調回路の出力信号を増幅して出力するプリアンプＰＡ１と、キャリア周波数ｆ２の電波を同調受信するアンテナコイルＬ２及び同調容量Ｃ２等とで構成する第２の同調回路と、この第２の同調回路の出力信号を増幅して出力するプリアンプＰＡ２と、プリアンプＰＡ１とプリアンプＰＡ２の出力を加算して出力する加算回路Ａｄｄと、外部ＤＣ制御電圧Ｖｐが上昇するとゲインを下げ、下降するとゲイン上げて加算回路Ａｄｄの出力を入力信号Ｖｉとして増幅し中心周波数がｆ１の帯域幅Δｆ１の帯域信号Ｖｏ１及び中心周波数がｆ２の帯域幅Δｆ２の帯域信号Ｖｏ２とを抽出して出力するゲインコントロールアンプ部ＧＣＡ−Ｂと、帯域信号Ｖｏ１を整流し、ピーク保持キャパシターＣ１に充電する整流回路Ｒｅｃ１ａと帯域信号Ｖｏ２を整流し、ピーク保持キャパシターＣ１に充電する整流回路Ｒｅｃ１ｂとピーク保持キャパシターＣ１の充電電荷を放電させる放電抵抗Ｒ１とで構成し、この保持キャパシターＣ１の充電電圧をゲインコントロールアンプ部ＧＣＡ−ＢにＤＣ制御電圧Ｖｐとして出力するピーク検出回路ＰＤｅｔと、帯域信号Ｖｏ１を整流しピーク保持キャパシターＣ２に充電する整流回路Ｒｅｃ２ａと、帯域信号Ｖｏ２を整流しピーク保持キャパシターＣ２に充電する整流回路Ｒｅｃ２ｂと、ピーク保持キャパシターＣ２の充電電荷を放電させる放電抵抗Ｒ２とで構成しピーク保持キャパシターＣ２の充電電圧を包絡線検波出力として出力する包絡線検波回路ＳＤｅｔと、この包絡線検波回路ＳＤｅｔの出力と基準電圧ＶＲ２とを比較して比較信号ＴＣＯを出力する比較器Ｃｏｍｐとより構成する。
【０１３９】
尚、図２１は、本実施の形態に於ける前記加算回路の具体例を示したもので、
プリアンプＰＡ１及びＰＡ２の出力を破線内回路で差動電流信号に変換し、ワイヤード電流加算し、加算した電流を負荷抵抗ＲＬ１及びＲＬ２にて電圧信号に変換している。
【０１４０】
ゲインコントロールアンプ部ＧＣＡ−Ｂは、制御電圧Ｖｐを図示しない内部基準電圧ＶＲ１と比較してゲインを制御し入力信号Ｖｉを増幅する可変ゲインアンプブロックＧＣＡｂと、中心周波数がｆ１の帯域幅Δｆ１の帯域信号Ｖｏ１を抽出する手段としてバンドパスフィルタＢＰＦ１と、中心周波数がｆ２の帯域幅Δｆ２の帯域信号Ｖｏ２を抽出する手段としてバンドパスフィルタＢＰＦ２とを、含んで構成している。
【０１４１】
従来回路基本構成例（図７）説明で記したと同様に、前記プリアンプＰＡ１とＰＡ２を可変ゲインアンプとし、ＡＧＣ動作ループに組み込んでもよい、また、各バンドパスフィルタＢＰＦと各整流回路Ｒｅｃとの間には、バンドパスフィルタＢＰＦの終端条件を満足し各整流回路Ｒｅｃを駆動するバッファ回路があるが、当業者にとっては容易に類推できることであるので図１２では省略している。
【０１４２】
［動作］
アンテナコイルＬ１はバーアンテナ構造をしている場合、あるいは、外部アンテナに接続される場合があるが、キャリア周波数ｆ１近傍の電波を受信し電圧（電流）信号に変換する、アンテナコイルＬ１と同調容量Ｃ１はキャリア周波数ｆ１に同調しており共振動作により周波数ｆ１の電圧（電流）信号を強調し、プリアンプＰＡ１は更にこの電圧（電流）信号を増幅し、加算回路Ａｄｄに出力する。
【０１４３】
アンテナコイルＬ２と同調容量Ｃ２とプリアンプＰＡ２も、前記同様に、キャリア周波数ｆ２の電波を受信し、電圧（電流）信号に変換・増幅して加算回路Ａｄｄに出力する。
【０１４４】
加算回路Ａｄｄは、キャリア周波数ｆ１及びキャリア周波数ｆ２の増幅された電圧（電流）信号をアナログ加算して前記ゲインコントロールアンプ部ＧＣＡ−Ｂに出力する。
【０１４５】
可変ゲインアンプブロックＧＣＡｂは、外部ＤＣ制御Ｖｐを一定にするようなゲインで加算回路Ａｄｄの出力Ｖｉを増幅し、バンドパスフィルタＢＰＦ１は増幅した信号から中心周波数がｆ１の帯域幅Δｆ１の帯域信号Ｖｏ１を抽出し出力する。同様に、バンドパスフィルタＢＰＦ２は増幅した信号から中心周波数がｆ２の帯域幅Δｆ２の帯域信号Ｖｏ２を抽出し、出力する。
【０１４６】
帯域信号Ｖｏ１は整流回路Ｒｅｃ１ａを通り、帯域信号Ｖｏ２は整流回路Ｒｅｃ１ｂを通り、整流されてピーク保持キャパシターＣ１に充電され充電電荷によりＤＣ制御Ｖｐが生成される。
【０１４７】
この充電動作と放電抵抗Ｒ１によりピーク保持キャパシターＣ１の充電電荷をＲ１×Ｃ１の時定数で放電させる動作とでピーク検出回路ＰＤｅｔとしての機能となる。
【０１４８】
ここで、前記帯域信号Ｖｏ１とＶｏ２の電圧振幅は、一般に、一方が他方より大きいので、ピーク検出回路ＰＤｅｔの出力Ｖｐは、大きい側の振幅レベルのみで決まり、小さい側の振幅レベルには依存しない。
【０１４９】
ゲインコントロールアンプ部ＧＣＡ−Ｂとピーク検出回路ＰＤｅｔとで、ＡＧＣ動作を行うが、ピーク検出回路ＰＤｅｔの出力信号Ｖｐが、２つの帯域信号の大きい側の振幅レベルのみに依存するので、ＡＧＣ動作としては、大きい側の振幅レベルを一定にするように動作し、小さい側のレベルは、そのゲインで増幅される。したがって、受信振幅レベルの比が出力振幅の比として維持される。
【０１５０】
包絡線検波回路ＳＤｅｔでは、帯域信号Ｖｏ１は整流回路Ｒｅｃ２ａを通り、帯域信号Ｖｏ２は整流回路Ｒｅｃ２ｂを通り、整流されてピーク保持キャパシターＣ２に充電される。この充電動作と、放電抵抗Ｒ２によりピーク保持キャパシターＣ２の充電電荷をＲ２×Ｃ２の時定数で放電させる動作とで包絡線検波回路ＳＤｅｔとしての機能となる。
【０１５１】
ピーク検出回路ＰＤｅｔでの説明同様に、包絡線検波回路ＳＤｅｔの出力は、前記帯域信号Ｖｏ１とＶｏ２の電圧振幅の大きい側の振幅レベルを連ねたものになる。この包絡線検波回路ＳＤｅｔの出力と基準電圧ＶＲ２とを比較器Ｃｏｍｐにて比較して比較信号ＴＣＯに変換する。
【０１５２】
日本の標準電波として、福島県（４０ＫＨｚ）と佐賀県（６０ＫＨｚ）から同一タイムコードを同一時刻に同一ＡＭ変調で送信している。この２局の電波信号を国内で受信した場合、受信点までの到達距離の差による時間差が生じることになるが、その差は数ｍｓｅｃ程度であり、図３５の標準電波波形例でも判るように、各ビットの時間幅が数１００ｍｓｅｃオーダーであるのに対しては無視できるので、この２局を同時受信してもタイムコードが崩れることはない。
【０１５３】
受信入力レベルが極端に小さい側は、見えるレベルに増幅されずに結果的に無視され、受信入力レベルが似通っている場合は、フェージング現象などで受信入力レベルが個別に揺らいでも、常に受信状況の良い側が自動的に選択されて受信されることになるので、安定した受信が実現する。
【０１５４】
以上説明したように、第６の実施の形態によれば、下記の効果が得られる。
（１）受信入力レベルが極端に小さい側の入力信号は無視され、受信入力レベルが似通っている場合は、フェージング現象などで受信入力レベルが揺らいでも安定した受信が実現する。
（２）２局同時受信回路であるが共用部が多いので、部品点数や消費電力の増加が少ない。
（３）２局を個別に受信し良い方の結果を採用する方法に比べて、短時間での受信が実現する。
（４）２局を個別に受信する方法に比べ、上記（２）及び（３）により、トータルの消費電力が減少する。
【０１５５】
［第７の実施の形態］
［構成］
図１３は、本発明の第７の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【０１５６】
図１３の複数局同時受信ＡＭ変調信号受信回路は、前述の第６の実施の形態における複数局同時受信ＡＭ変調信号受信回路において、ゲインコントロールアンプ部ＧＣＡ−Ｂの、中心周波数がｆ１の帯域幅Δｆ１の帯域信号Ｖｏ１を抽出するバンドパスフィルタＢＰＦ１と、中心周波数がｆ２の帯域幅Δｆ２の帯域信号Ｖｏ２を抽出するバンドパスフィルタＢＰＦ２との出力を加算する第２の加算回路Ａｄｄ２を付加し、この第２の加算回路Ａｄｄ２の出力を、ピーク検出回路ＰＤｅｔと包絡線検波回路ＳＤｅｔとに入力する構成としている。
【０１５７】
従来回路基本構成例（図７）の説明と同様に、プリアンプＰＡ１とＰＡ２を可変ゲインアンプとし、ＡＧＣ動作回路に組み込んでもよい。
【０１５８】
尚、図２１は、本実施の形態に於ける前記加算回路Ａｄｄ１，Ａｄｄ２の具体例を示したもので、プリアンプＰＡ１及びＰＡ２の出力を破線内の回路で差動電流信号に変換し、ワイヤード電流加算し、加算した電流を負荷抵抗ＲＬ１及びＲＬ２にて電圧信号に変換している。
【０１５９】
［動作］
複数局同時受信ＡＭ変調信号受信回路としての基本的動作は、前述の第６の実施の形態と同様であるので、説明を省略する。
【０１６０】
第７の実施の形態では、バンドパスフィルタＢＰＦ１の出力Ｖｏ１と、バンドパスフィルタＢＰＦ２の出力Ｖｏ２とを、第２の加算回路Ａｄｄ２にて加算している。
【０１６１】
周波数の異なる波のアナログ加算合成例を図３７から図４１に示す。図３７から図４１は、それぞれ振幅値０．５のｓｉｎ波を、初期位相を変えて合成した例であるが、おおむね２波の差の周波数の頻度で、各振幅値の和の振幅値が現れる。その結果、合成された振幅値が所定のレベルとなるようにＡＧＣ動作が行われ、この振幅値のピーク値の包絡線に基づく検波が行われる。
【０１６２】
第６の実施の形態では、２つのプリアンプＰＡ１とＰＡ２の入力換算雑音が加算されて出力に現れる（雑音が増加する）が、第７の実施の形態では、おおむね２波の和の振幅となるため、その分、可変ゲインアンプが低いゲインで動作すればすむようになるので、雑音増加が軽減される。
【０１６３】
また、２波を同じゲインで増幅するので、第６の実施の形態と同様に、受信入力レベルが極端に小さい側は、見えるレベルに増幅されずに結果的に無視され、受信入力レベルが近い場合は、フェージング現象などで受信入力レベルが個別に揺らいでも、常に受信状況の良い側を中心に加算されて受信するので、安定した受信が実現する。
【０１６４】
更に、２局同時受信回路であるが共用部が多いので、部品点数や消費電力の増加が少ない。
【０１６５】
また、２局を個別に受信して良い方の結果を採用する方法に比べて、半分の時間で受信でき、前記と合わせ考えると全受信に要する消費電力も少なくてすむことになる。
【０１６６】
また、第２〜５の実施の形態を適用すると、それぞれの効果がそのまま効果となって現れる。
【０１６７】
また、電波の取りこみ方法については、アンテナコイルをバーアンテナにしても、外部アンテナからアンテナケーブルで引き込んでもよい。
【０１６８】
以上説明したように、第７の実施の形態によれば第６の実施の形態の効果に加えて、雑音が軽減される効果がある。
【０１６９】
［第８の実施の形態］
［構成］
図１４は、本発明の第８の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【０１７０】
図１４のＡＭ変調信号受信回路は、前記第６の実施の形態のＡＭ変調信号受信回路において、アンテナコイルＬ１及びアンテナコイルＬ２をバーアンテナとし、水平面上に直交するように配置する、また、アンテナコイルＬ１と同調容量Ｃ１の同調周波数と、アンテナコイルＬ２と同調容量Ｃ２の同調周波数とを、同一同調周波数ｆとし、プリアンプＰＡ２の出力位相を正相／逆相に切り換える位相切換スイッチＳを、プリアンプＰＡ２の出力と加算回路Ａｄｄの入力端子との間に挿入して構成する。
【０１７１】
この実施の形態においては、同調周波数ｆが単一なので、図１４のＡＧＣ回路内にあるバンドパスフィルタＢＰＦは単一でよく、ＡＧＣ回路以降は、従来回路もしくは第２〜５の実施の形態の回路と同様の回路を用いることができる。
【０１７２】
従来回路基本構成例（図７）の説明と同様に、プリアンプＰＡ１とＰＡ２が可変ゲインアンプであり、ＡＧＣ回路に組み込まれていてもよい。
【０１７３】
尚、図２２、２３はプリアンプＰＡ２の極性切換を含む加算回路の具体例であり、図２２の加算回路においては、トランスファゲートＴＧ１又はＴＧ２のいずれかを導通状態にすることにより、プリアンプＰＡ２の正相又は逆相の出力と、プリアンプＰＡ１の出力とを加算する。また、図２３の加算回路においては、トランジスタＴ５及びＴ６のいずれかを導通状態にすることにより、トランジスタＴ３及びＴ４の差動対か、トランジスタＴ１及びＴ２の差動対かの、いずれかがアクティブ状態となり、プリアンプＰＡ２の出力が、正相又は逆相でプリアンプＰＡ１の出力と加算される。
【０１７４】
［動作］
２つのアンテナコイルＬ１及びＬ２、同調容量Ｃ１及びＣ２、２つのプリアンプＰＡ１及びＰＡ２で構成する受信部は、同一周波数の受信、すなわち、同一送信局からの送信電波を受信し出力する。
【０１７５】
２つの直交配置されたバーアンテナの相互間距離が送信電波の波長より十分に小さければ、２つのアンテナコイルＬ１及びＬ２に生じる受信電圧は、コイルの巻腺方向により同相か逆相かのいずれかになり、電波到来方向に対する角度θ（θは、０〜３６０度。図１６参照）によって、受信レベルだけが変わる。
【０１７６】
アンテナコイルＬ１の受信レベルを、Ｖ１＝Ｖｏ×ｃｏｓθとすると、アンテナコイルＬ２の受信レベルは、Ｖ２＝Ｖｏ×ｓｉｎθとなり、単純加算（Ｖ＝Ｖ１＋Ｖ２）すると大きさが等しく位相が逆となり加算結果がゼロとなる角度が生じるが、前記位相切換スイッチＳを操作して常に同位相となるように加算（Ｖ＝｜Ｖ１｜＋｜Ｖ２｜）すると、加算Ｖは常に、Ｖｏ〜１．４Ｖｏとなる。（図４２参照）
【０１７７】
壁掛けの電波時計等は、設置壁等の向きによって電波時計内のバーアンテナ方向が決められることになり、単一バーアンテナであると角度によっては全く受信できなくなってしまうが、本実施の形態によるＡＭ変調信号受信回路を用いることにより、いかなる角度であっても、単一のバーアンテナを最良の方向に向けて得られる受信レベル以上の受信感度が得られる。
【０１７８】
スイッチＳの操作は、該電波時計設置後あるいは電源電池交換後など、初めての受信時は、切り換えてプリアンプＰＡ２の正相／逆相における受信の良好度をテストし、以後の受信は、前回受信で良好であった位相で受信を試みて受信に成功すれば、この受信成功タイムコードを使用し、失敗した場合に位相を反転して受信を試みるようにする。
【０１７９】
この実施の形態においても、第２〜５の実施の形態を適用すると、それぞれの効果がそのまま生きることになる。
【０１８０】
以上説明したように、第８の実施の形態によれば、ＡＭ変調信号受信回路がいかなる方向を向いていても、単一のバーアンテナを最良の方向に向けて得られる受信レベル以上の受信感度が得られる。
【０１８１】
［第９の実施の形態］
［構成］
図１５は、本発明の第９の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【０１８２】
図１５のＡＭ変調信号受信回路は、第７の実施の形態におけるＡＭ変調信号受信回路において、アンテナコイルＬ１及びアンテナコイルＬ２をバーアンテナとし、水平面上に直交するように配置する。また、アンテナコイルＬ１と同調容量Ｃ１の同調周波数と、アンテナコイルＬ２と同調容量Ｃ２の同調周波数とを、同一同調周波数ｆ１とし、同調容量Ｃ１にスイッチＳ１で接続がオン／オフできる同調容量Ｃ３を付加し、同調容量Ｃ２にスイッチＳ２で接続がオン／オフできる同調容量Ｃ４を付加し、アンテナコイルＬ１と同調容量Ｃ１およびＣ３との同調周波数と、アンテナコイルＬ２と同調容量Ｃ２およびＣ４との同調周波数とを、同一同調周波数ｆ２とし、プリアンプＰＡ２の出力位相を正相／逆相に切り換える位相切換スイッチＳを、プリアンプＰＡ２の出力と加算回路Ａｄｄの入力端子との間に挿入して構成する。
【０１８３】
周波数の異なる波のアナログ加算合成例を図３７から図４１に示す。図３７から図４１は、それぞれ振幅値０．５のｓｉｎ波を、初期位相を変えて合成した例であるが、おおむね２波の差の周波数の頻度で、各振幅値の和の振幅値が現れる。その結果、合成された振幅値が所定のレベルとなるようにＡＧＣ動作が行われ、この振幅値のピーク値の包絡線に基づく検波が行われる。
【０１８４】
尚、図２２、２３はプリアンプＰＡ２の極性切換を含む加算回路の具体例であり、図２２の加算回路においては、トランスファゲートＴＧ１又はＴＧ２のいずれかを導通状態にすることにより、プリアンプＰＡ２の正相又は逆相の出力と、プリアンプＰＡ１の出力とを加算する。また、図２３の加算回路においては、トランジスタＴ５及びＴ６のいずれかを導通状態にすることにより、トランジスタＴ３及びＴ４の差動対か、トランジスタＴ１及びＴ２の差動対かの、いずれかがアクティブ状態となり、プリアンプＰＡ２の出力が、正相又は逆相でプリアンプＰＡ１の出力と加算される。
【０１８５】
［動作］
スイッチＳ１およびＳ２のオン／オフの組み合わせで、プリアンプＰＡ１に接続する同調周波数とプリアンプＰＡ２に接続する同調周波数とを、双方が同調周波数ｆ１もしくはｆ２に、あるいは、一方が同調周波数ｆ１であり他方が同調周波数ｆ２に、自由に選択できる。
【０１８６】
また、スイッチＳにて、プリアンプＰＡ２の出力位相を正相／逆相に、自由に選択できる。
【０１８７】
従って、スイッチＳおよびＳ１およびＳ２のオン／オフの組み合わせで、実施の形態７の受信方法も、同調周波数ｆ１もしくはｆ２に対する実施の形態８の受信方法も、いずれも可能になる。
【０１８８】
スイッチＳおよびＳ１およびＳ２の操作は、電波時計設置後あるいは電源電池交換後など、初めての受信時は、切り換えて受信の良好度をテストし、以後の受信は、前回受信で良好であったオン／オフ組み合わせで受信を試み、受信に成功すれば該受信成功タイムコードを使用し、失敗した場合にオン／オフの組み合わせを変えて受信を試みるようにする。各組み合わせの成功率を記憶しておき、成功率の高い組み合わせを優先するようにすると効率的である。
【０１８９】
この実施の形態においても、前述の第２〜５の実施の形態を適用すると、それぞれの効果がそのまま生きることになる。
【０１９０】
以上説明したように、第９の実施の形態においては、スイッチＳおよびＳ１およびＳ２のオン／オフの組み合わせで、実施の形態７の受信方法も、同調周波数ｆ１もしくはｆ２に対する実施の形態８の受信方法も、いずれも可能になり、この２つの実施の形態の効果を合わせた効果が得られる。
【０１９１】
［第１０の実施の形態］
［構成］
図１７は、本発明の第１０の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【０１９２】
図１７のＡＭ変調信号受信回路は、差動入力アンプをプリアンプＰＡとして使用する、従来回路および第２〜９の実施の形態におけるＡＭ変調信号受信回路において、このプリアンプＰＡの入力バイアスを、アンテナコイルＬに設けたセンタータップから供給する構成としている。
【０１９３】
［動作］
ＡＭ変調信号受信回路としての動作は、前述の各実施の形態と同様であるので説明を省略する。ＡＭ変調信号受信回路の入力最小感度を向上させるには、プリアンプＰＡを低雑音化する必要がある。従来回路のように、差動入力の双方にバイアス回路を設けバイアス供給する方法や、作動入力の一方側にバイアス回路を設け、他方はアンテナコイルを介してバイアスを供給する方法では、バイアス回路の発する熱雑音等をそのままプリアンプで増幅することになり、この雑音が混入する。
【０１９４】
アンテナコイルＬのセンタータップより差動入力プリアンプＰＡの入力にバイアスを供給する方法では、バイアス回路の発する雑音は、差動入力アンプのコモンモード入力雑音となり、差動入力プリアンプＰＡの出力には現れなくなる。従って、バイアス回路の発する熱雑音等を除去したＡＭ変調信号受信回路を実現できる。
【０１９５】
以上説明したように、第１０の実施の形態によれば、第２〜９の実施の形態における効果に加えて、バイアス回路の発する熱雑音等を除去したＡＭ変調信号受信回路を実現できる。
【０１９６】
［第１１の実施の形態］
［構成］
図１８（ａ）〜（ｄ）は、本発明の第１１の実施の形態におけるＡＭ変調信号用検波回路の具体例を示した図である。
【０１９７】
第１１の実施の形態におけるＡＭ変調信号用検波回路は、従来回路、及び、第２〜１０の実施の形態におけるＡＭ変調信号受信回路の検波回路ＳＤｅｔに対応する回路である。
【０１９８】
図１８（ａ）のＡＭ変調信号用検波回路は、前記従来回路、及び、第２〜第１０の実施の形態におけるＡＭ変調信号受信回路のＡＧＣ回路の出力信号Ｖｏからキャリア周波数成分を抽出し該周波数のクロックパルスＣＬを出力するタイミング抽出部と、このタイミング抽出部からのクロックパルスＣＬを受けてサンプリングクロックパルスＳＣＬを出力するクロック生成部と、比較基準電圧ＶＲ２を出力する基準電圧設定部と、サンプリングクロックパルスＳＣＬの入力時にＡＧＣ回路の出力信号Ｖｏと比較基準電圧ＶＲ２とをサンプリング比較して比較信号ＴＣＯを出力し次のサンプリングクロックパルスＳＣＬが入力されるまで保持するサンプリング比較保持部とから構成される。
【０１９９】
図１８（ｂ）のＡＭ変調信号用検波回路は、前記基準電圧設定部を、基準電圧発生回路で構成し、タイミング抽出部を、ＡＧＣ回路の出力信号Ｖｏをリミット増幅するリミットアンプＬＩＭと、このリミットアンプＬＩＭの出力をトリガーとしてクロックパルスＣＬ出力する第１のモノマルチバイブレータＭＭ１とで構成し、クロック生成部を、第１のモノマルチバイブレータＭＭ１のクロックパルスＣＬを受けてサンプリングクロックパルスＳＣＬを発生する第２のモノマルチバイブレータＭＭ２で構成し、サンプリング比較保持部を、一端をグランドに接続する保持容量Ｃと、サンプリングクロックパルスＳＣＬ入力時にＡＭ変調信号受信回路のＡＧＣ回路の出力Ｖｏと保持容量Ｃの他端とを導通状態にさせるトランスファゲートＴＧと、保持容量Ｃの他端電圧と比較基準電圧ＶＲ２とを比較する比較器Ｃｏｍｐとで構成している。
【０２００】
第１のモノマルチバイブレータＭＭ１は、タイミング位相を合わせるための所定の待ち時間をつくるものであり、遅延回路で構成してもよい。
【０２０１】
図１８（ｃ）のＡＭ変調信号用検波回路は、基準電圧設定部を、ＡＧＣ回路内のピーク検出回路ＰＤｅｔ（図示せず）の出力Ｖｐを分圧して基準電圧ＶＲ２を出力する分圧回路で構成し、タイミング抽出部を、ＡＧＣ回路の出力Ｖｏの位相を進相（遅相）させて出力Ｖｏ１を出力する第１の移相回路ＰＳ１と、ＡＧＣ回路の出力Ｖｏの位相を遅相（進相）させて出力する第２の移相回路ＰＳ２と、この第２の移相回路ＰＳ２の出力をリミット増幅してクロックパルスＣＬを出力するリミットアンプＬＩＭで構成し、クロック生成部を、クロックパルスＣＬを反転・遅延させる遅延回路Ｄｔと、この遅延回路Ｄｔの出力とクロックパルスＣＬをＮＯＲ或いはＡＮＤ合成してサンプリングクロックパルスＳＣＬとして出力する論理合成回路ＮＯＲ／ＡＮＤとで構成し、サンプリング比較保持部を、差動入力に応じて出力信号ＴＣＯが決定され入力開放状態では開放直前の出力状態を保持するヒステリシス形比較器Ｃｏｍｐと、サンプリングクロックパルスＳＣＬが入力された時に導通状態となって第１の移相回路ＰＳ１の出力Ｖｏ１と基準電圧ＶＲ２とをヒステリシス形比較器Ｃｏｍｐの差動入力に接続するトランスファゲートＴＧとで構成されている。
第１の移相回路ＰＳ１と、第２の移相回路ＰＳ２とは、リミットアンプＬＩＭの遅延を含めて、図２９に示すように、位相がπ／２ずれた波形を得るためのものであり、第２の移相回路ＰＳ２による移相（遅相）と、リミットアンプＬＩＭの遅延とで位相をπ／２ずらすことができる場合、第１の移相回路ＰＳ１を省略できる。
【０２０２】
図１８（ｄ）のＡＭ変調信号用検波回路は、サンプリング比較保持部を、第１の移相回路ＰＳ１の出力Ｖｏ１と基準電圧ＶＲ２とを比較して比較結果信号を出力する比較器Ｃｏｍｐと、この比較器Ｃｏｍｐの出力をデータ入力ＤとしサンプリングクロックパルスＳＣＬをクロック入力ＣＫとし論理出力ＱをＡＭ変調信号用検波回路の出力信号ＴＣＯとして出力するＤタイプフリップフロップとより構成し、タイミング抽出部を、水晶振動子等を用いたタンク同調回路を含み出力ＣＬのタイミングを安定化させる構成としている。
【０２０３】
図１８（ｂ）〜図１８（ｄ）の各部は、それぞれ機能が独立しており、図面間で入れ換えてもよい。
【０２０４】
前記クロックＣＬ、或いは、前記サンプリングクロックパルスＳＣＬを外部に取り出して、図示しない機器で受信信号からの再生クロックとして利用することもできる。
【０２０５】
［動作］
この実施の形態における検波回路の動作を説明する波形を、図２９に示す。前記従来回路、及び、第２〜１０の実施の形態におけるＡＭ変調信号受信回路のＡＧＣ回路のＡＭ変調信号出力Ｖｏは、大振幅状態か、小振幅状態かの２状態のみをとる。（図２９の１段目の波形参照）
【０２０６】
図１８（ａ）の基本回路では、基準電圧設定部は、ＡＭ変調信号出力Ｖｏの大振幅状態のピーク値（又はボトム値）と小振幅状態のピーク値（又はボトム値）との中間となる電圧を基準電圧値ＶＲ２として出力する。
【０２０７】
タイミング抽出部は、ＡＭ変調信号出力Ｖｏから、立ち上がりエッジ（又は立ち下がりエッジ）が、ＡＭ変調信号出力Ｖｏのピーク値近辺（又はボトム値近辺）にタイミングを合わせた（ＡＭ変調信号出力Ｖｏから位相がπ／２ずれる）キャリア周波数のクロックパルスＣＬを生成する。
【０２０８】
クロック生成部は、前記キャリア周波数クロックパルスＣＬから、ＡＭ変調信号出力Ｖｏのピーク値近辺（又はボトム値近辺）のタイミング時に、サンプリングクロックパルスＳＣＬを出力する。
【０２０９】
サンプリング比較保持部は、前記サンプリングクロックパルスＳＣＬが”Ｈ”（又は”Ｌ”）の時、ＡＭ変調信号出力Ｖｏと、基準電圧値ＶＲ２とをサンプリング比較して比較結果を信号ＴＣＯとして出力し、前記サンプリングクロックパルスＳＣＬが”Ｌ”（又は”Ｈ”）の時、サンプリングクロックパルスＳＣＬの変化直前の比較結信号ＴＣＯを保持する。
【０２１０】
以上の動作により、ＡＭ変調信号出力信号Ｖｏの大振幅状態のピーク値（又はボトム値）と小振幅状態のピーク値（又はボトム値）を、サンプリングクロックパルスＳＣＬのタイミングで抽出し、この包絡線にあたる信号が得られ、大振幅状態か小振幅状態かの２状態のＡＭ変調信号出力Ｖｏから、この状態に対応する２値の論理信号ＴＣＯを取り出すことができる。
【０２１１】
整流器Ｒｅｃ２とコンデンサＣ２と抵抗Ｒ２を用いた従来の検波回路ＳＤｅｔでは、標準電波タイムコード（図３５参照）の大振幅と小振幅の２状態のＡＭ変調波形のキャリア周波数成分を除去すべくＣ２とＲ２の積で決まる時定数を大きくすると、大振幅状態から小振幅状態に移行する場合の包絡線に、いわゆる「ダレ」を生じ、その結果比較器Ｃｏｍｐの大振幅状態に相当する出力信号ＴＣＯの時間幅が広がってしまうことになる。（図３０参照）
【０２１２】
第１１の実施の形態に於ける検波回路では、各キャリア振幅のピーク値（又はボトム値）を次々にサンプリングしていくので、比較器Ｃｏｍｐの大振幅状態に相当する出力信号ＴＣＯの時間幅に前記のような「ダレ」を生じず、正確なＴＣＯの時間幅が得られる。
【０２１３】
また、図１８（ｃ）や図１８（ｄ）に示すようなサンプリング比較保持部を用いれば、検波回路ＳＤｅｔのコンデンサＣ２のような容量素子を不要にでき、ＩＣ化に適している。
【０２１４】
ＡＭ変調信号出力信号Ｖｏから位相をπ／２ずらす移相回路例を図３１および図３２に示す。これら移相回路や、π／２相当の時間幅をつくるモノステーブルマルチバイブレーターに容量素子が必要になるが、これらは、キャリア周波数の１／４程度の時間領域に関係する値であり、小容量ですむのでＩＣ化できる可能性が高い。
【０２１５】
以上説明したように、第１１の実施の形態における検波回路によれば、以下の効果が得られる。
（１）大振幅と小振幅の２状態の時間幅で送信される標準電波タイムコードを受信する際に、従来の包絡線検波回路に比べて、正確な時間幅の検波出力が得られる。
（２）従来の包絡線検波回路に必要だった容量素子を不要にできる。
【０２１６】
［第１２の実施の形態］
［構成］
図１９（ａ），（ｂ）は、本発明の第１２の実施の形態に於けるＡＭ変調信号用検波回路の具体例を示した図である。
【０２１７】
第１２の実施の形態におけるＡＭ変調信号用検波回路は、第１１の実施の形態におけるサンプリング比較保持部を、基準電圧ＶＲ２とＡＧＣ回路の出力信号Ｖｏ（或いは前記第１の移相回路ＰＳ１の出力Ｖｏ１）とを比較し比較結果信号を出力する比較器Ｃｏｍｐと、この比較器Ｃｏｍｐの出力をデータＤとし前記サンプリングクロックパルスＳＣＬをクロックＣＫとする奇数ｎビットのシリアルインパラレルアウトのシフトレジスターＳＨＲと、該シフトレジスターＳＨＲのパラレル出力Ｑ１〜Ｑｎの”Ｈ”／”Ｌ”出力を多数決処理し”Ｈ”出力のビット数が多い場合は”Ｈ”を”Ｈ”出力のビット数が少ない場合は”Ｌ”を出力する多数決回路で構成する。
【０２１８】
［動作］
第１２の実施の形態における検波回路の動作は、多数決処理を除けば、第１１の実施の形態における検波回路と同様なので説明を省略する。
【０２１９】
サンプリングクロックパルスＳＣＬのタイミングで前記ＡＭ変調信号出力信号Ｖｏに雑音が重畳されていると、比較器Ｃｏｍｐの出力が誤出力状態（ＴＣＯ出力が、いわゆる歯抜け状態になる）となることがあるが、平均値を取ることでこの誤出力状態となることを防止、ないしは、軽減できる。
【０２２０】
また、ＡＭ変調信号出力Ｖｏの振幅が、ＡＧＣ回路内の狭帯域バンドパスフィルタＢＰＦの影響で緩やかに増大減小をしていれば、シフトレジスターＳＨＲのパラレル出力の”Ｈ”／”Ｌ”の多数決判定が逆転するタイミングは、立ち上がり立ち下がり共に、パラレルビット数の１／２にサンプリング速度を乗じた時間だけ正確に遅れるので、シフトレジスターＳＨＲのビット数を増やしても、時間補正をすることにより正確なＡＭ変調信号出力Ｖｏの変化点の時間が求められる。
【０２２１】
図３３に多数決回路例を示す。電波時計等では、前記論理出力ＴＣＯをマイコン等で取り込んで時刻情報に変換していく。マイコン等による論理出力取り込みを前提にするならば、図３４に示すように、直接に前記シフトレジスターＳＨＲの並列ビット出力（あるいはシリアルビット出力）を取り込み処理するようにしてもよい。
【０２２２】
デジタルビットの多数決処理は、アナログ信号の平均化処理にも通じ、図１８（ｂ）の容量Ｃの前に、抵抗Ｒを接続してＣＲによる平均値回路（図１９（ｂ）参照）として、ＡＭ変調信号出力Ｖｏを平均化して基準電圧ＶＲ２と比較するようにしても良い。
【０２２３】
以上説明したように、第１２の実施の形態における検波回路においては、前記ＡＭ変調信号出力Ｖｏに雑音が重畳されている場合に、比較器Ｃｏｍｐの出力が誤出力状態となるのを防止、ないしは、軽減できる。
【０２２４】
図２０の回路は、第１１の実施の形態あるいは第１２の実施の形態に於ける検波回路に、第５の実施の形態における受信回路の考えをプラスしたものであり、ＡＧＣ回路内のピーク検出回路ＰＤｅｔの、整流器Ｒｅｃ１及び放電経路用抵抗Ｒ１を不要にでき、ピークホールド容量Ｃ１もＩＣに内蔵できる程度まで低容量化できる。
【０２２５】
外部電源ＶＤＤより前記各回路への電源供給を、制御信号ＰＯＮにより制御（動作オン状態と待機スタンバイ状態の創出、或いは、供給電源電圧の定電圧化など）できる電源回路Ｒｅｇの使用は、前記第２〜１２の各実施の形態に適用し有効である。
【図面の簡単な説明】
【０２２６】
【図１】第１の実施の形態における可変ゲインアンプ回路の具体例を示した図である。
【図２】第１の実施の形態における可変ゲインアンプ回路の具体例を示した図である。
【図３】第１の実施の形態における可変ゲインアンプ回路の具体例を示した図である。
【図４】従来のＡＧＣ用の可変ゲインアンプの具体例を示した回路図である。
【図５】従来のＡＧＣ用の可変ゲインアンプの具体例を示した回路図である。
【図６】従来のＡＧＣ用の可変ゲインアンプの具体例を示した回路図である。
【図７】従来の電波時計のＲＦ受信部の基本構成例を示す回路図である。
【図８】第２の実施の形態に於けるＡＭ変調信号受信回路の具体例を示す図である。
【図９】第３の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【図１０】第４の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【図１１】第５の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【図１２】第６の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【図１３】第７の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【図１４】第８の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【図１５】第９の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【図１６】電波到来方向に対するアンテナコイルの角度θを示した図である。
【図１７】第１０の実施の形態におけるＡＭ変調信号受信回路の具体例を示した図である。
【図１８】第１１の実施の形態におけるＡＭ変調信号用検波回路の具体例を示した図である。
【図１９】第１２の実施の形態に於けるＡＭ変調信号用検波回路の具体例を示した図である。
【図２０】第１１の実施の形態あるいは第１２の実施の形態に於ける検波回路に、第５の実施の形態における受信回路の考えを付加した回路例を示す図である。
【図２１】第６及び第７の実施の形態における図１２，図１３の加算回路の具体例を示す図である。
【図２２】第８及び第９の実施の形態における図１４，１５のプリアンプＰＡ２の極性切換を含む加算回路の具体例を示す図である。
【図２３】第８及び第９の実施の形態における図１４，１５のプリアンプＰＡ２の極性切換を含む加算回路の具体例を示す図である。
【図２４】バイアス回路例を示す図である。
【図２５】第３の実施の形態における図９（ｃ），（ｅ）のＯＲ回路とトランスファゲートＴＧ１の回路を、２つのトランスファゲートＴＧ１、ＴＧ２の並列回路で置き換えた図である。
【図２６】第４の実施の形態における図１０（ａ），（ｃ）のＡＮＤ回路とトランスファゲートＴＧ１の回路を、２つのトランスファゲートＴＧ１、ＴＧ２の直列回路で置き換えた図である。
【図２７】第４の実施の形態における図１０（ｂ）の詳細回路図である。
【図２８】第３の実施の形態における図１４のタイマー回路ＴＭの具体例を示す図である。
【図２９】検波回路の各部の波形図である。
【図３０】大振幅状態における従来のＣｏｍｐ出力波形と第１１の実施の形態におけるＣｏｍｐ出力波形とを比較した図である。
【図３１】第１１の実施の形態における図１８（ｃ），図１８（ｄ）の移相回路の具体例を示す図である。
【図３２】第１１の実施の形態における図１８（ｃ），図１８（ｄ）の移相回路の具体例を示す図である。
【図３３】第１２の実施の形態における図２７の多数決回路の具体例を示す図である。
【図３４】第１２の実施の形態における図２７の多数決回路の具体例を示す図である。
【図３５】標準電波の波形図である。
【図３６】第５の実施の形態におけるゲインコントロールアンプ部ＧＣＡ−Ｂ内のバンドパスフィルタＢＰＦの入出力の波形例を模式的に示した図である。
【図３７】第７の実施の形態及び第９の実施の形態において２波をアナログ加算した場合の波形例を示した図である。
【図３８】第７の実施の形態及び第９の実施の形態において２波をアナログ加算した場合の波形例を示した図である。
【図３９】第７の実施の形態及び第９の実施の形態において２波をアナログ加算した場合の波形例を示した図である。
【図４０】第７の実施の形態及び第９の実施の形態において２波をアナログ加算した場合の波形例を示した図である。
【図４１】第７の実施の形態及び第９の実施の形態において２波をアナログ加算した場合の波形例を示した図である。
【図４２】第７の実施の形態及び第９の実施の形態において２波をアナログ加算した場合の波形例を示した図である。
【符号の説明】
【０２２７】
Ｔ，Ｔ２                差動対をなすトランジスタ
ＲＬ１，ＲＬ２            付加抵抗
Ｉｓ，Ｉｓ１，Ｉｓ２            吸い込み電流回路
Ｔ３，Ｔ４              トランジスタ
Ｖｇｃ                制御電圧
ＧＣＡ−Ｂ              ゲインコントロールアンプ部
ＳＤｅｔ                包絡線検波回路
Ｃｏｍｐ                比較回路
ＰＤｅｔ                ピーク検出回路
Ｒｅｃ１，Ｒｅｃ１ａ，Ｒｅｃ１ｂ，Ｒｅｃ２ａ，ＲＥｃ２ｂ  整流回路
ＴＧ１，ＴＧ２            トランスファゲート
ＴＭ                  タイマー回路
Ｄ                    遅延回路
ＰＡ１，ＰＡ２              プリアンプ
Ａｄｄ                  加算回路
ＧＣＡｂ                可変ゲインアンプ
ＢＰＦ１，ＢＰＦ２            バンドパスフィルタ
ＰＳ１，ＰＳ２              移相回路
ＬＩＭ                  リミットアンプ
ＳＨＲ                  シフトレジスタ
ＭＭ，ＭＭ１              モノマルチバイブレータ
【図１】
2006067607.tif 000003
【図２】
2006067607.tif 000004
【図３】
2006067607.tif 000005
【図４】
2006067607.tif 000006
【図５】
2006067607.tif 000007
【図６】
2006067607.tif 000008
【図７】
2006067607.tif 000009
【図８】
2006067607.tif 000010
【図９】
2006067607.tif 000011
【図１０】
2006067607.tif 000012
【図１１】
2006067607.tif 000013
【図１２】
2006067607.tif 000014
【図１３】
2006067607.tif 000015
【図１４】
2006067607.tif 000016
【図１５】
2006067607.tif 000017
【図１６】
2006067607.tif 000018
【図１７】
2006067607.tif 000019
【図１８】
2006067607.tif 000020
【図１９】
2006067607.tif 000021
【図２０】
2006067607.tif 000022
【図２１】
2006067607.tif 000023
【図２２】
2006067607.tif 000024
【図２３】
2006067607.tif 000025
【図２４】
2006067607.tif 000026
【図２５】
2006067607.tif 000027
【図２６】
2006067607.tif 000028
【図２７】
2006067607.tif 000029
【図２８】
2006067607.tif 000030
【図２９】
2006067607.tif 000031
【図３０】
2006067607.tif 000032
【図３１】
2006067607.tif 000033
【図３２】
2006067607.tif 000034
【図３３】
2006067607.tif 000035
【図３４】
2006067607.tif 000036
【図３５】
2006067607.tif 000037
【図３６】
2006067607.tif 000038
【図３７】
2006067607.tif 000039
【図３８】
2006067607.tif 000040
【図３９】
2006067607.tif 000041
【図４０】
2006067607.tif 000042
【図４１】
2006067607.tif 000043
【図４２】
2006067607.tif 000044