(57)【要約】 【課題】ＤＣ出力設定電圧を高くすることができるＤＣ／ＤＣコンバータの提供。【解決手段】このＤＣ／ＤＣコンバータ１は、外部電源電圧ＶＩＮを入力するスイッチングトランジスタ１１と、平滑化回路１２と、内部電源電圧ＶＤＤを供給され、スイッチングトランジスタ１１を制御するスイッチング制御回路１３と、ＤＣ出力電圧ＶＯＵＴを第１の基準電圧ＶＲＥＦ１と比較して切換信号ＣＨを出力する比較回路１４と、切換信号ＣＨに従い、それぞれ外部電源電圧ＶＩＮ又はＤＣ出力電圧ＶＯＵＴが入力されて内部電源制御電圧ＶＣに応じた電圧を内部電源電圧ＶＤＤとして出力する第１及び第２のリニアトランジスタ１６、１７と、内部電源電圧ＶＤＤが入力されて第２の基準電圧ＶＲＥＦ２と比較し、その誤差を増幅して内部電源制御電圧ＶＣを出力する誤差増幅回路１８と、を備える。【選択図】  図１
2006020434.tif 000002
【特許請求の範囲】
【請求項１】
入力する外部電源電圧を降下させて所定のＤＣ出力電圧を得るＤＣ／ＤＣコンバータにおいて、
スイッチング制御信号に応じてオン・オフすることにより外部電源電圧を断続的に通過させるスイッチングトランジスタと、
スイッチングトランジスタの出力を平滑化してＤＣ出力電圧を得る平滑化回路と、
内部電源電圧を供給され、フィードバック入力されるＤＣ出力電圧に基づいて前記スイッチング制御信号を出力するスイッチング制御回路と、
ＤＣ出力電圧を第１の基準電圧と比較して第１又は第２の状態の切換信号を出力する比較回路と、
内部電源電圧をフィードバック入力して第２の基準電圧と比較し、その誤差を増幅して内部電源制御電圧を出力する誤差増幅回路と、
切換信号が第１の状態のときにオンし、外部電源電圧を入力して内部電源制御電圧に応じた電圧を内部電源電圧として出力する第１のリニアトランジスタと、
切換信号が第２の状態のときにオンし、ＤＣ出力電圧を入力して内部電源制御電圧に応じた電圧を内部電源電圧として出力する第２のリニアトランジスタと、
を備えてなることを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
請求項１に記載のＤＣ／ＤＣコンバータにおいて、
前記スイッチング制御回路は第２のリニアトランジスタよりも低耐圧の製造プロセスの半導体集積回路に内蔵されることを特徴とするＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングトランジスタをオン・オフすることにより入力する外部電源電圧を降下させて所定のＤＣ出力電圧を得るＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
ＤＣ／ＤＣコンバータの１つの方式として、スイッチングトランジスタを設け、このスイッチングトランジスタをオン・オフすることにより外部電源電圧を降下させて所定のＤＣ電圧を出力するものがある。このスイッチング方式のＤＣ／ＤＣコンバータは、小型で高効率を達成できることから広く使用されてきた（例えば、特許文献１、２）。また、一般的に、スイッチング方式のＤＣ／ＤＣコンバータには、スイッチングトランジスタを制御するスイッチング制御回路の正常動作が保証される内部電源電圧を出力するリニアレギュレータが用いられている（例えば、特許文献３）。
【０００３】
従来のＤＣ／ＤＣコンバータの一例を図２に示す。このＤＣ／ＤＣコンバータ１０１において、スイッチングトランジスタ１１１は、スイッチング制御回路１１３が出力するスイッチング制御信号に応じてオン・オフすることにより、後続の平滑化回路１１２と共に、入力する外部電源電圧ＶＩＮを降下させてＤＣ出力電圧ＶＯＵＴをＤＣ出力端子ＯＵＴから出力する。スイッチング制御回路１１３は、ＤＣ出力電圧ＶＯＵＴをフィードバック入力し、それに基づいてスイッチングトランジスタ１１１を制御する。また、リニアレギュレータ１１６は外部電源電圧ＶＩＮが入力され、オン状態では、すなわち後述の比較回路１１４によりオフ状態にされなければ、内部電源電圧ＶＤＤとして一定のＤＣ電圧をスイッチング制御回路１１３に供給する。比較回路１１４は、ＤＣ出力電圧ＶＯＵＴを基準電圧ＶＲＥＦと比較し、ＤＣ出力電圧ＶＯＵＴが基準電圧ＶＲＥＦよりも低ければ、スイッチ１１５をオフにしてリニアレギュレータ１１６をオン状態にする。逆に、ＤＣ出力電圧ＶＯＵＴが基準電圧ＶＲＥＦよりも高ければ、スイッチ１１５をオンにしてリニアレギュレータ１１６をオフ状態にする。
【０００４】
このＤＣ／ＤＣコンバータ１０１が外部電源電圧ＶＩＮの立ち上がりに従って起動すると、リニアレギュレータ１１６はオン状態であるので、内部電源電圧ＶＤＤはリニアレギュレータ１１６から供給される。ＤＣ出力電圧ＶＯＵＴが上昇して基準電圧ＶＲＥＦよりも高くなると、比較回路１１４の出力によりスイッチ１１５はオンしてリニアレギュレータ１１６はオフ状態になる。そうすると内部電源電圧ＶＤＤとしてＤＣ出力電圧ＶＯＵＴが供給される。そして、ＤＣ出力電圧ＶＯＵＴは、ＤＣ出力設定電圧まで上昇して安定、すなわち、通常動作状態となる。
【０００５】
ここで、スイッチング制御回路１１３に流れる総電流をＩＳ（例えば１０ｍＡ）とすると、リニアレギュレータ１１６がオン状態である場合（起動時）、リニアレギュレータ１１６とスイッチング制御回路１１３が消費する電力は、ＶＩＮ×ＩＳ（例えばＶＩＮを２０Ｖとすると、２００ｍＷ）である。一方、リニアレギュレータ１１６がオフ状態である場合（通常動作時）、リニアレギュレータ１１６が消費する電力は０であり、スイッチング制御回路１１３が消費する電力は、ＶＯＵＴ×ＩＳ（例えばＶＯＵＴを５．５Ｖとすると、５５ｍＷ）である。ＤＣ出力電圧ＶＯＵＴは、外部電源電圧ＶＩＮよりも低いので、通常動作時の消費電力は低減されることになる。
【０００６】
【特許文献１】特開平７−３３６９９９号公報
【特許文献２】特開平１１−３３２２２２号公報
【特許文献３】米国特許第５５２８１３２号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、このＤＣ／ＤＣコンバータ１０１は、ＤＣ出力設定電圧を比較的高く（例えば７Ｖに）した場合、通常動作時にはこの電圧が内部電源電圧ＶＤＤとしてスイッチング制御回路１１３に印加されることになる。一方、スイッチング制御回路１１３を半導体集積回路に内蔵してその半導体集積回路を通常の製造プロセス、すなわち低耐圧の製造プロセスで製造した場合、それに印加可能な電源電圧は低く（例えば５．５Ｖ）、微細化プロセスを使用すると更に低くなる。従って、通常の製造プロセスを使用して半導体集積回路を製造すると、ＤＣ出力設定電圧は低いものとする必要がある。また、ＤＣ出力設定電圧を比較的高くしようとすると、高耐圧プロセスを使用して素子数の多いスイッチング制御回路１１３を内蔵した半導体集積回路を製造することになるが、チップサイズやプロセスコストの増大により製造コストは高くなる。
【０００８】
本発明は、以上の事由に鑑みてなされたもので、その目的とするところは、ＤＣ出力設定電圧を高くしてもスイッチング制御回路を低耐圧の通常の製造プロセスの半導体集積回路に内蔵することができるＤＣ／ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、請求項１に係るＤＣ／ＤＣコンバータは、入力する外部電源電圧を降下させて所定のＤＣ出力電圧を得るＤＣ／ＤＣコンバータにおいて、スイッチング制御信号に応じてオン・オフすることにより外部電源電圧を断続的に通過させるスイッチングトランジスタと、スイッチングトランジスタの出力を平滑化してＤＣ出力電圧を得る平滑化回路と、内部電源電圧を供給され、フィードバック入力されるＤＣ出力電圧に基づいて前記スイッチング制御信号を出力するスイッチング制御回路と、ＤＣ出力電圧を第１の基準電圧と比較して第１又は第２の状態の切換信号を出力する比較回路と、内部電源電圧をフィードバック入力して第２の基準電圧と比較し、その誤差を増幅して内部電源制御電圧を出力する誤差増幅回路と、切換信号が第１の状態のときにオンし、外部電源電圧を入力して内部電源制御電圧に応じた電圧を内部電源電圧として出力する第１のリニアトランジスタと、切換信号が第２の状態のときにオンし、ＤＣ出力電圧を入力して内部電源制御電圧に応じた電圧を内部電源電圧として出力する第２のリニアトランジスタと、を備えてなることを特徴とする。
【００１０】
請求項２に係るＤＣ／ＤＣコンバータは、請求項１に記載のＤＣ／ＤＣコンバータにおいて、前記スイッチング制御回路は第２のリニアトランジスタよりも低耐圧の製造プロセスの半導体集積回路に内蔵されることを特徴とする。
【発明の効果】
【００１１】
本発明に係るＤＣ／ＤＣコンバータは、切換信号に従って内部電源制御電圧に応じた電圧を内部電源電圧として出力する第１及び第２のリニアトランジスタを備えることにより、スイッチング制御回路に印加される内部電源電圧がＤＣ出力設定電圧に係わらず高くならないので、ＤＣ出力設定電圧を高くしてもスイッチング制御回路を低耐圧の通常の製造プロセスの半導体集積回路に内蔵することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本願発明を実施するための最良の形態であるＤＣ／ＤＣコンバータを説明する。このＤＣ／ＤＣコンバータ１は、外部電源電圧ＶＩＮ（例えば２０Ｖ）を入力し、それを降下させてＤＣ出力電圧ＶＯＵＴをＤＣ出力端子ＯＵＴから出力する。ＤＣ出力端子ＯＵＴには負荷（図示せず）が接続され、ＤＣ／ＤＣコンバータ１から電力が供給される。
【００１３】
１１はスイッチングトランジスタであり、このスイッチングトランジスタ１１は、Ｎ型ＭＯＳトランジスタであり、制御端、すなわちゲートにスイッチング制御信号ＳＣが入力され、入力端、すなわちドレインに外部電源電圧ＶＩＮが入力される。そして、スイッチング制御信号ＳＣに応じてオン・オフすることにより外部電源電圧ＶＩＮを断続的に通過させる。１２は平滑化回路であり、この平滑化回路１２は、スイッチングトランジスタ１１の出力端、すなわちソースの電圧を平滑化してＤＣ出力電圧ＶＯＵＴを得る。このＤＣ出力電圧ＶＯＵＴはＤＣ出力端子ＯＵＴから出力されて負荷（図示せず）に電力が供給される。平滑化回路１２は、具体的には、カソードがスイッチングトランジスタ１１のソースに接続され、アノードが接地されたダイオード２１と、一端がスイッチングトランジスタ１１のソースに接続されたコイル２２と、一端がコイル２２の他端に接続され、他端が接地されたコンデンサ２３と、から構成され、コイル２２の他端がＤＣ出力端子ＯＵＴに接続されている。１３はスイッチング制御回路であり、このスイッチング制御回路１３は、内部電源電圧ＶＤＤを供給され、フィードバック入力されるＤＣ出力電圧ＶＯＵＴに基づいてスイッチング制御信号ＳＣを出力するものであり、これによりスイッチングトランジスタ１１を制御する。
【００１４】
１４は比較回路であり、この比較回路１４は、非反転入力端子にＤＣ出力電圧ＶＯＵＴを入力し、反転入力端子に第１の基準電圧ＶＲＥＦ１（例えば４．５Ｖ）を入力してそれらを比較し、大小に応じて出力端子からローレベル（第１の状態）又はハイレベル（第２の状態）の切換信号ＣＨを出力する。１５は切換スイッチであり、この切換スイッチ１５は、後述の誤差増幅回路１８から内部電源制御電圧ＶＣが入力され、切換信号ＣＨがローレベルのときには、後述の第１のリニアトランジスタ１６のゲートに内部電源制御電圧ＶＣを出力すると共に後述の第２のリニアトランジスタ１７をオフするようにそのゲートに外部電源電圧ＶＩＮを出力する。切換信号ＣＨがハイレベルのときには、第１のリニアトランジスタ１６をオフするようにそのゲートに外部電源電圧ＶＩＮを出力すると共に第２のリニアトランジスタ１７のゲートに内部電源制御電圧ＶＣを出力する。
【００１５】
第１のリニアトランジスタ１６は、Ｐ型ＭＯＳトランジスタであり、入力端、すなわちソースに外部電源電圧ＶＩＮが入力され、切換信号ＣＨがローレベルのとき、切換スイッチ１５によりオンし、制御端、すなわちゲートに入力される内部電源制御電圧ＶＣに応じた電圧を出力端、すなわちドレインから内部電源電圧ＶＤＤとして出力する。第２のリニアトランジスタ１７は、Ｐ型ＭＯＳトランジスタであり、入力端、すなわちソースにＤＣ出力電圧ＶＯＵＴが入力され、切換信号ＣＨがハイレベルのとき、切換スイッチ１５によりオンし、制御端、すなわちゲートに入力される内部電源制御電圧ＶＣに応じた電圧を出力端、すなわちドレインから内部電源電圧ＶＤＤとして出力する。１８は誤差増幅回路であり、この誤差増幅回路１８は、非反転入力端子に内部電源電圧ＶＤＤがフィードバック入力され、反転入力端子に第２の基準電圧ＶＲＥＦ２（例えば５Ｖ）が入力され、それらを比較し、その誤差を増幅して出力端子から内部電源制御電圧ＶＣを出力する。１９はコンデンサであり、このコンデンサ１９は内部電源電圧ＶＤＤを安定化する。
【００１６】
次に、ＤＣ／ＤＣコンバータ１の動作を説明する。外部電源電圧ＶＩＮが立ち上がった直後の起動時には、ＤＣ出力電圧ＶＯＵＴはほぼ接地電位であるので、比較回路１４はローレベルを出力する。よって、第１のリニアトランジスタ１６はゲートに内部電源制御電圧ＶＣが入力されるので、それに応じた電圧を内部電源電圧ＶＤＤとして出力し、一方、第２のリニアトランジスタ１７はゲートに外部電源電圧ＶＩＮが入力されるのでオフする。従って、内部電源電圧ＶＤＤは、外部電源電圧ＶＩＮから第１のリニアトランジスタ１６を通って供給される。内部電源電圧ＶＤＤは誤差増幅回路１８において第２の基準電圧ＶＲＥＦ２と比較され、その誤差がなくなるように誤差増幅回路１８と第１のリニアトランジスタ１６が動作するので、内部電源電圧ＶＤＤは第２の基準電圧ＶＲＥＦ２とほぼ同じ電圧になる。
【００１７】
内部電源電圧ＶＤＤが供給されたスイッチング制御回路１３は、ハイレベル又はローレベルのスイッチング制御信号ＳＣを出力してスイッチングトランジスタ１１を制御し、その結果、ＤＣ出力電圧ＶＯＵＴは徐々に上昇する。ＤＣ出力電圧ＶＯＵＴが上昇して第１の基準電圧ＶＲＥＦ１よりも高くなると、比較回路１４はハイレベルを出力する。よって、第１のリニアトランジスタ１６はゲートに外部電源電圧ＶＩＮが入力されるのでオフし、一方、第２のリニアトランジスタ１７はゲートに内部電源制御電圧ＶＣが入力されるので、それに応じた電圧を内部電源電圧ＶＤＤとして出力する。従って、内部電源電圧ＶＤＤは、ＤＣ出力端子ＯＵＴから第２のリニアトランジスタ１７を通って供給される。そして、前述と同様に、内部電源電圧ＶＤＤは誤差増幅回路１８において第２の基準電圧ＶＲＥＦ２と比較され、その誤差がなくなるように誤差増幅回路１８と第２のリニアトランジスタ１７が動作する。このとき、ＤＣ出力電圧ＶＯＵＴが第２の基準電圧ＶＲＥＦ２よりも低い場合は、内部電源電圧ＶＤＤはＤＣ出力電圧ＶＯＵＴとほぼ同じになり、ＤＣ出力電圧ＶＯＵＴが第２の基準電圧ＶＲＥＦ２よりも高い場合は、内部電源電圧ＶＤＤは第２の基準電圧ＶＲＥＦ２とほぼ同じ電圧になる。
【００１８】
更にＤＣ出力電圧ＶＯＵＴが上昇して所定のＤＣ電圧（ＤＣ出力設定電圧）（例えば５．５Ｖ）に至ると安定する（通常動作状態になる）が、そのときの内部電源電圧ＶＤＤはＤＣ出力端子ＯＵＴから供給されることになる。もしＤＣ出力設定電圧を高く（例えば７V以上に）設定しても、内部電源電圧ＶＤＤは第２の基準電圧ＶＲＥＦ２より高くはならない。
【００１９】
このように、ＤＣ出力電圧ＶＯＵＴを第２のリニアトランジスタ１７を介することで、スイッチング制御回路１３に印加される内部電源電圧ＶＤＤがＤＣ出力設定電圧に係わらず高くならない。従って、ＤＣ出力設定電圧を高くしても、スイッチング制御回路１３を低耐圧の通常の（第２のリニアトランジスタ１７よりも低耐圧の）製造プロセスの半導体集積回路に内蔵することができる。なお、第２のリニアトランジスタ１７は高耐圧が要求されるが、それによるコスト増大は僅かである。また、背景技術で述べたＤＣ／ＤＣコンバータ１０１に比べ、誤差増幅回路１８は常にオンしているのでその分だけ全体の消費電力は増加するが、誤差増幅回路１８を構成する素子数が少ないため、その増加は僅かである。
【００２０】
また、ＤＣ／ＤＣコンバータ１において、コンデンサ１９は内部電源ラインの安定化のために有効であるが、寄生容量で補える場合は省略が可能である。また、誤差増幅回路１８の非反転入力端子には内部電源電圧ＶＤＤが直接入力されているが、抵抗分割により減衰して入力させることも可能である。
【００２１】
以上、本発明の実施形態であるＤＣ／ＤＣコンバータについて説明したが、本発明は、実施形態に記載したものに限られることなく、特許請求の範囲に記載した事項の範囲内でのさまざまな設計変更が可能である。例えば、平滑化回路１２のダイオード２１は、いわゆる同期整流型の場合はスイッチングトランジスタ１１とほぼ逆にオン・オフするトランジスタに置き換えることが可能である。また、第１及び第２のリニアトランジスタ１６、１７の両方又は片方をＮ型ＭＯＳトランジスタにすることも可能である。この場合、そのＮ型ＭＯＳトランジスタをオフするときはゲートに接地電位が入力されるようにする。また、切換スイッチ１５は、第１及び第２のリニアトランジスタ１６、１７を前述したように動作させるものであればその態様は任意に選択できる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施形態に係るＤＣ／ＤＣコンバータの回路図。
【図２】背景技術のＤＣ／ＤＣコンバータの回路図。
【符号の説明】
【００２３】
１    ＤＣ／ＤＣコンバータ
１１    スイッチングトランジスタ
１２    平滑化回路
１３    スイッチング制御回路
１４    比較回路
１６    第１のリニアトランジスタ
１７    第２のリニアトランジスタ
１８    誤差増幅回路
ＶＩＮ      外部電源電圧
ＶＯＵＴ    ＤＣ出力電圧（ＤＣ出力端子ＯＵＴの電圧）
ＶＤＤ      内部電源電圧
ＶＲＥＦ１  第１の基準電圧
ＶＲＥＦ２  第２の基準電圧
ＶＣ        内部電源制御電圧
【図１】
2006020434.tif 000003
【図２】
2006020434.tif 000004