(57)【要約】【課題】熱暴走の抑制とさらなる周波数特性の確保との両立を図る半導体装置の提供。【解決手段】半導体基板上に形成されたｎ＋型半導体層と、ｎ＋型半導体層上に形成された第１のｎ型半導体層と、第１のｎ型半導体層上に形成され、第１のバンドギャップを有する材料のｐ型半導体層と、ｐ型半導体層上に形成され、ｐ型半導体層より面積が小さくかつ第１のバンドギャップより大きな第２のバンドギャップを有する材料の第２のｎ型半導体層と、第２のｎ型半導体層が形成されていない領域のｐ型半導体層から第１のｎ型半導体層およびｎ＋型半導体層を貫通して半導体基板に達して形成され、ｐ型半導体層、第１のｎ型半導体層、およびｎ＋型半導体層を２つの領域に分断するインプラント部と、第２のｎ型半導体層が形成されていない領域のｐ型半導体層上に、かつ少なくともインプラント部をまたいで形成された電極とを具備する。【選択図】図１
2006156776.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成されたｎ＋型半導体層と、
前記ｎ＋型半導体層上に形成された第１のｎ型半導体層と、
前記第１のｎ型半導体層上に形成され、第１のバンドギャップを有する材料のｐ型半導体層と、
前記ｐ型半導体層上に形成され、前記ｐ型半導体層より面積が小さくかつ前記第１のバンドギャップより大きな第２のバンドギャップを有する材料の第２のｎ型半導体層と、
前記第２のｎ型半導体層が形成されていない領域の前記ｐ型半導体層から前記第１のｎ型半導体層および前記ｎ＋型半導体層を貫通して前記半導体基板に達して形成され、前記ｐ型半導体層、前記第１のｎ型半導体層、および前記ｎ＋型半導体層を２つの領域に分断するインプラント部と、
前記第２のｎ型半導体層が形成されていない領域の前記ｐ型半導体層上に、かつ少なくとも前記インプラント部をまたいで形成された電極と
を具備することを特徴とする半導体装置。
【請求項２】
前記電極が、前記インプラント部をまたいでいる部位でくびれた平面形状を有することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記ｐ型半導体層の前記第１のバンドギャップを有する前記材料が、ＧａＡｓを主要な組成とすることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記ｐ型半導体層の前記第１のバンドギャップを有する前記材料が、ＧａＡｓＳｂを主要な組成とすることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記電極が、前記第２のｎ型半導体層を挟んで前記インプラント部の反対側までの広がりで形成され、該反対側に信号入力接続部を有することを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特に、高周波電力用途に好適な半導体装置に関する。
【背景技術】
【０００２】
高周波電力用途、例えば携帯電話の最終出力段の電力増幅には、ＩｎＧａＰ／ＧａＡｓのヘテロ接合を有するＨＴＢ（heterojunction bipolar transistor）が用いられている。携帯電話のような分野では電力増幅器としてその効率の向上は通話可能時間の延長につながり重要である。ＨＢＴを用いた電力増幅器で効率を向上するには、ＨＢＴのコレクタ・エミッタ間電圧対コレクタ電流の特性における、いわゆるニー電圧（ゼロから立ち上がったコレクタ電流がほぼ一定の値に移行するときのコレクタ・エミッタ間電圧）を下げることが効果的である。一般的にニー電圧は、エミッタ抵抗およびコレクタ抵抗を下げることで小さくできる。
【０００３】
電力用途のデバイスでは特に、半導体基板上に形成された複数の素子を並列に接続してひとつのデバイスとして用いる場合が多く、このような場合、エミッタ抵抗を下げると熱暴走が発生しやすくなる。熱暴走とは、デバイスなどが発生する熱により温度が上昇するとわずかに温度が高い素子に電流が集中し始めこれによりその素子がさらに熱を発生して電流集中し故障もしくは破壊に至る現象である。
【０００４】
熱暴走を抑制するには、各素子のベースに抵抗（バラスト抵抗）を挿入する構成が有効であるが、一方で挿入した抵抗によって周波数特性は劣化する。周波数特性の確保と熱暴走の抑制を両立するための技術には例えば下記特許文献１に記載のものがある。この技術では、ベースへのＲＦ信号の入力のための電極とバイアス電圧を印加のための電極とが別々に設けられ、バイアス印加の電極からベース層までのベース層延設部がバラスト抵抗として機能するようにしている。この構成は、ベース層の延設によりベース・コレクタ間容量が増加し、さらなる周波数特性の確保には困難が伴うと考えられる。
【特許文献１】特開２００１−１２７０７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、上記した事情を考慮してなされたもので、熱暴走の抑制とさらなる周波数特性の確保との両立を図ることが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る半導体装置は、半導体基板と、前記半導体基板上に形成されたｎ＋型半導体層と、前記ｎ＋型半導体層上に形成された第１のｎ型半導体層と、前記第１のｎ型半導体層上に形成され、第１のバンドギャップを有する材料のｐ型半導体層と、前記ｐ型半導体層上に形成され、前記ｐ型半導体層より面積が小さくかつ前記第１のバンドギャップより大きな第２のバンドギャップを有する材料の第２のｎ型半導体層と、前記第２のｎ型半導体層が形成されていない領域の前記ｐ型半導体層から前記第１のｎ型半導体層および前記ｎ＋型半導体層を貫通して前記半導体基板に達して形成され、前記ｐ型半導体層、前記第１のｎ型半導体層、および前記ｎ＋型半導体層を２つの領域に分断するインプラント部と、前記第２のｎ型半導体層が形成されていない領域の前記ｐ型半導体層上に、かつ少なくとも前記インプラント部をまたいで形成された電極とを具備することを特徴とする。
【発明の効果】
【０００７】
本発明の半導体装置によれば、熱暴走の抑制とさらなる周波数特性の確保との両立を図ることができる。
【発明を実施するための最良の形態】
【０００８】
本発明の一態様に係る半導体装置によれば、ｐ型半導体層が、第１のｎ型半導体層およびｎ＋型半導体層とともにインプラント部により２つの領域に分断されている。そして、第２のｎ型半導体層が形成されていない領域のｐ型半導体層上に、かつ少なくともインプラント部をまたいで電極が形成されている。このような構造により、ｐ型半導体層の一方の領域をバラスト抵抗としての領域にすることが可能であり、しかも、この領域のｐ型半導体層とその下側のｎ型半導体層との接合が、インプラント部により活性領域とは分離されるので、トランジスタとしてのベース・コレクタ間容量となるのが防止されている。よって、熱暴走の抑制とさらなる周波数特性の確保との両立を図ることができる。
【０００９】
本発明の実施態様として、前記電極は、前記インプラント部をまたいでいる部位でくびれた平面形状を有する、としてもよい。電極とｎ＋型半導体層とにより寄生的に形成される容量分をできるだけ小さくするためである。これによりさらにベース・コレクタ間容量が減少し好ましい。
【００１０】
また、実施態様として、前記ｐ型半導体層の前記第１のバンドギャップを有する前記材料は、ＧａＡｓまたはＧａＡｓＳｂを主要な組成とする、とすることができる。また、前記第２のｎ型半導体層の前記第２のバンドギャップを有する前記材料は、ＩｎＧａＰを主要な組成とする、とすることができる。ＨＢＴのヘテロジャンクションを実現する一例である。
【００１１】
また、実施態様として、前記電極は、前記第２のｎ型半導体層を挟んで前記インプラント部の反対側までの広がりで形成され、該反対側に信号入力接続部を有する、とすることができる。ＲＦ入力のための接続をインプラント部の反対側で行うものである。カップリングコンデンサを内蔵する場合のレイアウトが容易になる。
【００１２】
また、実施態様として、前記ｐ型半導体層は、ほぼ５０ｎｍの厚さで形成されている、とすることができる。高周波用途に適合させるためである。
【００１３】
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図１は、本発明の一実施形態に係る半導体装置（ＨＢＴ）の模式的構造を示す平面図である。図１に示すように、このＨＢＴ１０は、素子分離膜１３により他の領域と素子分離されて形成され、ｎ＋−ＧａＡｓ層（ｎ＋型半導体層）１２、コレクタ電極１４、ｐ＋−ＧａＡｓ層（ｐ型半導体層）１６、ベース電極１７、信号入力接続部（ＲＦ入力ポート）１８、直流入力電極（ＤＣ入力ポート）１９、ｎ−ＧａＡｓ層２１、エミッタ電極２２、インプラント部２３を有する。
【００１４】
図２は、図１中に示すＡ−Ａａにおける矢視方向の模式的な断面図である。このＨＢＴは、図１に図示された構成要素のほか縦方向に重畳してさらに、絶縁性（半絶縁性）の半導体基板（ＧａＡｓ基板）１１、ｎ−ＧａＡｓ層（第１のｎ型半導体層）１５、ｎ−ＩｎＧａＰ層（第２のｎ型半導体層）２０を有する。インプラント部２３は、ｐ＋−ＧａＡｓ層１６へのインプラント部２３ａと、ｎ−ＧａＡｓ層とｎ＋−ＧａＡｓ層へのインプラント部２３ｂとに便宜上分けて図示している。
【００１５】
図３は、図１中に示すＢ−Ｂａにおける矢視方向の模式的な断面図である。図４は、図１中に示すＣ−Ｃａにおける矢視方向の模式的な断面図である。図３、図４中に使用される符号は図１、図２のものと共通する。
【００１６】
図１ないし図４に示されるように、このＨＢＴ１０は、半導体基板１１上に形成されたｎ＋−ＧａＡｓ層１２（厚さ例えば５００ｎｍ）上一部にコレクタ電極１４を有する。ｎ＋−ＧａＡｓ層１２上のコレクタ電極１４のない領域はコレクタ電極１４の近傍を除いて、ｎ−ＧａＡｓ層１５層（厚さ例えば７００ｎｍ）が積層形成され、ｎ−ＧａＡｓ層１５層上にはｐ＋−ＧａＡｓ層１６（厚さ例えば５０ｎｍ）が積層形成されている。さらに、ｐ＋−ＧａＡｓ層１６上の一部にｎ−ＩｎＧａＰ層２０（厚さ例えば２０ｎｍ）が積層形成され、ｎ−ＩｎＧａＰ層２０上にはｎ−ＧａＡｓ層２１（厚さ例えば１００ｎｍ）が積層形成されている。また、ｎ−ＧａＡｓ層２１上にはエミッタ電極２２が積層形成されている。
【００１７】
ｐ＋−ＧａＡｓ層１６、ｎ−ＧａＡｓ層１５、ｎ＋−ＧａＡｓ層１２は、半導体基板１１に達して形成されたインプラント部２３によりふたつの領域に分断されており、図示左側のｎ−ＩｎＧａＰ層２０、ｎ−ＧａＡｓ層２１を有する側が実質のトランジスタとして機能する領域（＝活性領域）である。ここで、ｎ＋−ＧａＡｓ層１２はコレクタコンタクト層として、ｎ−ＧａＡｓ層１５はコレクタ層として、ｐ＋−ＧａＡｓ層１６はベース層として、ｎ−ＩｎＧａＰ層２０はエミッタ層として、ｎ−ＧａＡｓ層２１はエミッタコンタクト層としてそれぞれ機能する。ｐ＋−ＧａＡｓ層１６のベース層とｎ−ＩｎＧａＰ層２０のエミッタ層との接合がヘテロ接合である。
【００１８】
ベース電極１７は、ｐ＋−ＧａＡｓ層１６上の、ｎ−ＩｎＧａＰ層２０が形成されていない領域上に形成されており、より詳しくは、ｎ−ＩｎＧａＰ層２０を取り囲むようにかつインプラント部２３をまたぐように形成されている。ベース電極１７の、エミッタ電極２２をはさんでインプラント部２３の形成された側と反対の側一部が信号入力接続部１８となる。直流入力電極１９は、インプラント部２３により分断されたｐ＋−ＧａＡｓ層１６の、インプラント部２３から離れた端部近傍上に設けられる。
【００１９】
各層における不純物ドーピング濃度を例示すると、ｎ＋−ＧａＡｓ層１２が５×１０１８ｃｍ−３、ｎ−ＧａＡｓ層１５が１×１０１６ｃｍ−３、ｐ＋−ＧａＡｓ層１６が４×１０１９ｃｍ−３、ｎ−ＩｎＧａＰ層２０が４×１０１７ｃｍ−３、ｎ−ＧａＡｓ層２１が５×１０１８ｃｍ−３である。インプラント部２３は、ｎ＋−ＧａＡｓ層１２、ｎ−ＧａＡｓ層１５層、ｐ＋−ＧａＡｓ層１６が積層形成されたあとに、ｐ＋−ＧａＡｓ層１６上側から半導体基板１１中に達するイオン注入を行いこれらの層を高抵抗化した部位である。ｐ＋−ＧａＡｓ層１６へのインプラント部２３ａは、もともとの不純物濃度が高いため他のインプラント部２３ｂに比較して抵抗値は低い。
【００２０】
各部の平面的なサイズは、ｐ＋−ＧａＡｓ層１６の上下最大が例えば５μｍ、同じくｐ＋−ＧａＡｓ層１６の活性領域における左右最大が例えば２０μｍである。ベース電極１７の上下最大が例えば４μｍ、エミッタ電極２２の上下最大が例えば２μｍである。
【００２１】
ｐ＋−ＧａＡｓ層１６の、直流入力電極１９直下から、インプラント部２３をまたいで直流入力電極１９の側に延長形成されたベース電極１７に至る部位、およびｐ＋−ＧａＡｓ層１６へのインプラント部２３ａは、ベースに挿入された抵抗として機能する部位である。ただしこのうちｐ＋−ＧａＡｓ層１６へのインプラント部２３ａはベース電極１７が並列するので抵抗としての寄与は小さい。
【００２２】
ベース抵抗としての値は、この部位のｐ＋−ＧａＡｓ層１６の不純物濃度や、長さや幅、厚さなどの形状を制御して必要な値に設計することができる。必要な値の具体例として例えば１ｋΩ程度を挙げることができる。このベース抵抗としての部位はｎ−ＧａＡｓ層１５とのｐｎ接合を有するが、インプラント部２３により分断され活性でないｎ−ＧａＡｓ層１５領域とのｐｎ接合なので、コレクタ・ベース間容量の増加にはならない。しがたって高周波特性を劣化される恐れがない。
【００２３】
このＨＢＴ１０を携帯電話の出力最終段のパワーアンプに使用するとき、動作条件としては例えば、電源電圧Ｖｃｃ＝３．５Ｖ、コレクタ電流Ｉｃ＝５ｍＡ、周波数帯域ｆ＝８００ＭＨｚ〜５ＧＨｚにすることができる。この場合実際には、ＨＢＴ１０を同一半導体チップ上に複数（例えば５０ないし１００）作り込み、これらを並列に接続して高周波で大電流、大出力（例えば１Ｗないし３Ｗ）のデバイスとして使用する。
【００２４】
図５は、このような態様を説明するもので、図１に示した半導体装置（ＨＢＴ１０）をパラレルに複数使用する場合の例示的な模式的レイアウト図である。図５においてすでに説明した部位と同一相当のものには同一符号を付してある。図５に示すように、各ＨＢＴ１０は、ｐ＋−ＧａＡｓ層１６の長手方向が互いに平行になるようにかつエミッタ電極２２とコレクタ電極１４とを結ぶ線が一直線に並ぶように配置される。これにより、各直流入力電極１９をコンタクト５１を介して配線５２により電気的接続する。配線５２により各直流入力電極１９には同一の直流電圧が供給される。
【００２５】
また、ベース電極１７の、エミッタ電極２２をはさんでインプラント部２３の側とは反対の側に設けられた信号入力接続部１８には、キャパシタ（カップリングコンデンサ）５３を介して配線５４が配置され接続される。キャパシタ５３は周知の構造でＨＢＴ１０と同一チップ上に作り込むことができる。配線５４により電力増幅すべき信号が各キャパシタ５３を介して各ベース電極１８に供給される。なお、配線５４は、キャパシタ５３を作り込む領域の確保がレイアウト上やや難しくなるが、エミッタ電極２２をはさんで図示とは反対側に配置することも可能である。
【００２６】
以上説明したように、本実施携帯の半導体装置（ＨＢＴ１０）によれば、ｐ＋−ＧａＡｓ層１６が、ｎ−ＧａＡｓ層１５およびｎ＋−ＧａＡｓ層１２とともにインプラント部２３により２つの領域に分断されている。そして、ｎ−ＩｎＧａＰ層２０が形成されていない領域のｐ＋−ＧａＡｓ層１６上に、かつ少なくともインプラント部２３をまたいでベース電極１７が形成されている。このような構造により、ｐ＋−ＧａＡｓ層１６の一方の領域をバラスト抵抗としての領域にすることが可能であり、しかも、この領域のｐ＋−ＧａＡｓ層１６とその下側のｎ−ＧａＡｓ層１５との接合が、インプラント部２３により活性領域とは分離されるので、トランジスタとしてのベース・コレクタ間容量の増加となるのが防止されている。よって、熱暴走の抑制とさらなる周波数特性の確保との両立を図ることができる。
【００２７】
次に、本発明の別の実施形態に係る半導体装置（ＨＢＴ）について図６を参照して説明する。図６は、本発明の別の実施形態に係る半導体装置（ＨＢＴ）の模式的構造を示す平面図である。図６において、すでに説明した部位には同一符号を付しその説明を省略する。さらに、図２ないし図４に相当する断面図の表示も図６に示す平面図から自明なので図示省略する。
【００２８】
この実施形態では、インプラント部２３Ａが形成される領域で、ｐ＋−ＧａＡｓ層１６Ａおよびベース電極１７Ａが平面図としてくびれを有している。他の部分は上記の実施形態と同じである。このような形状にｐ＋−ＧａＡｓ層１６Ａおよびベース電極１７Ａを形成することで、ベース電極１７Ａとコレクタコンタクト層であるｎ＋−ＧａＡｓ層１２との対向面積（やや斜めに対向ではあるが）を減少させることができる。したがって、ベース・コレクタ間容量を上記の実施形態の場合より小さくできる。よって、さらに高周波特性の向上が見込める。
【００２９】
この実施形態は、ｐ＋−ＧａＡｓ層１６Ａとベース電極１７Ａとの接触面積が、インプラント部２３をまたいだ両側では、ふたつに分断されたｐ＋−ＧａＡｓ層１６Ａを電気的導通させるためそれなりに確保される必要があるところ、インプラント部２３Ａ上では接触面積が小さくてもよいことに着目して得られたものである。
【００３０】
なお、以上の実施形態では、ｐ型半導体層（ベース層）としてｐ＋−ＧａＡｓ層１６、同１６Ａを有するＨＢＴの場合を示したが、ベース層としてはほかにｐ＋−ＧａＡｓＳｂを用いることも可能である。
【図面の簡単な説明】
【００３１】
【図１】本発明の一実施形態に係る半導体装置（ＨＢＴ）の模式的構造を示す平面図。
【図２】図１中に示すＡ−Ａａにおける矢視方向の模式的な断面図。
【図３】図１中に示すＢ−Ｂａにおける矢視方向の模式的な断面図。
【図４】図１中に示すＣ−Ｃａにおける矢視方向の模式的な断面図。
【図５】図１に示した半導体装置をパラレルに複数使用する場合の例示的な模式的レイアウト図。
【図６】本発明の別の実施形態に係る半導体装置（ＨＢＴ）の模式的構造を示す平面図。
【符号の説明】
【００３２】
１０…ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、１１…半導体基板（ＧａＡｓ基板）、１２…ｎ＋−ＧａＡｓ層、１３…素子分離膜、１４…コレクタ電極、１５…ｎ−ＧａＡｓ層、１６、１６Ａ…ｐ＋−ＧａＡｓ層、１７、１７Ａ…ベース電極、１８…信号入力接続部、１９…直流入力電極、２０…ｎ−ＩｎＧａＰ層、２１…ｎ−ＧａＡｓ層、２２…エミッタ電極、２３、２３Ａ…インプラント部、２３ａ…ｐ＋−ＧａＡｓ層へのインプラント部、２３ｂ…ｎ−ＧａＡｓ層とｎ＋−ＧａＡｓ層へのインプラント部、５１…コンタクト、５２…配線、５３…キャパシタ（カップリングコンデンサ）、５４…配線。
【図１】
2006156776.tif 000003
【図２】
2006156776.tif 000004
【図３】
2006156776.tif 000005
【図４】
2006156776.tif 000006
【図５】
2006156776.tif 000007
【図６】
2006156776.tif 000008