(57)【要約】【課題】  電圧制御発振器のｆ／ｖ感度のばらつきによらず、送信周波数帯域幅を最大限に利用して音声信号を高い送信品質で伝送するとともに、変調時の周波数偏移を所定の送信周波数帯域幅に収める。【解決手段】  制御信号に応じて増幅率を変化させる可変アンプ２で音声信号を増幅し、制御信号に応じて振幅制限幅を変化させる可変リミッタ１４で可変アンプ２から出力される音声信号を振幅制限し、送信信号を生成するＰＬＬ回路の構成要素である電圧制御発振器４に変調信号として与える。制御信号生成部１７は、ＰＬＬ回路の構成要素であるローパスフィルタ８の出力を基に、電圧制御発振器４のｆ／ｖ感度を検出して可変アンプ２および可変リミッタ１４の制御信号を生成する。【選択図】        図３
2006140582.tif 000002
【特許請求の範囲】
【請求項１】
制御電圧に応じて発振周波数が制御され、音声信号によってＦＭ変調された送信信号を生成する電圧制御発振器を含むフェーズロックドループと、
前記電圧制御発振器における音声信号の入力部に設けられ、制御信号に応じて音声信号の振幅を制御する振幅制御手段と、
前記電圧制御発振器に与えられる前記制御電圧を基に前記電圧制御発振器の周波数／電圧感度を検出し、前記振幅制御手段に与える前記制御信号を生成する制御信号生成部とを備えた送信信号生成装置。
【請求項２】
前記振幅制御手段が前記制御信号に応じて増幅率を変化させた状態で音声信号を増幅する可変アンプである請求項１記載の送信信号生成装置。
【請求項３】
前記制御信号生成部は、前記電圧制御発振器に与えられる前記制御電圧の大きさを所定の閾値との比較により検出する電圧検知回路と、前記電圧検知回路による電圧検知結果を保持して前記可変アンプに制御信号として出力するデータラッチ回路とから構成されている請求項２記載の送信信号生成装置。
【請求項４】
前記可変アンプは、演算増幅器と、前記演算増幅器の入力部に設けた入力抵抗と、前記演算増幅器の出力部と入力部との間に設けた帰還回路とからなり、
前記帰還回路は、前記演算増幅器の出力部と入力部との間に接続された第１の帰還抵抗と、前記演算増幅器の出力部と入力部との間に接続された少なくとも一つのスイッチ付き帰還抵抗回路とからなり、
前記スイッチ付き帰還抵抗回路は、第２の帰還抵抗とスイッチとの直列回路からなり、
前記スイッチは、前記制御信号生成部から出力される前記制御信号に応じてオン／オフ制御される請求項２記載の送信信号生成装置。
【請求項５】
前記振幅制御手段が前記制御信号に応じて振幅制限幅を変化させた状態で音声信号を振幅制限する可変リミッタである請求項１記載の送信信号生成装置。
【請求項６】
前記制御信号生成部は、前記電圧制御発振器に与えられる前記制御電圧の大きさを所定の閾値との比較により検出する電圧検知回路と、前記電圧検知回路による電圧検知結果を保持して前記可変リミッタに制御信号として出力するデータラッチ回路とから構成されている請求項５記載の送信信号生成装置。
【請求項７】
前記可変リミッタは、音声信号が一端から入力される抵抗と、前記抵抗の他端に接続され上限制限電圧に従って音声信号の振幅の上限値を制限する上限電圧制限回路と、前記抵抗の他端に接続され下限制限電圧に従って音声信号の振幅の下限値を制限する下限電圧制限回路と、前記抵抗の他端に入力端が接続されたバッファと、前記制御信号生成部から出力される前記制御信号に応じて前記上限制限電圧を増減制御し、前記上限制限電圧を前記上限電圧制限回路に与える上限制限電圧源と、前記制御信号生成部から出力される前記制御信号に応じて前記下限制限電圧を増減制御し、前記下限制限電圧を前記下限電圧制限回路に与える下限制限電圧源とからなる請求項５記載の送信信号生成装置。
【請求項８】
前記振幅制御手段が前記制御信号に応じて増幅率を変化させた状態で音声信号を増幅する可変アンプと、前記制御信号に応じて振幅制限幅を変化させた状態で前記可変アンプから出力された音声信号の振幅を制限する可変リミッタとからなる請求項１記載の送信信号生成装置。
【請求項９】
前記制御信号生成部は、前記電圧制御発振器に与えられる前記制御電圧の大きさを所定の閾値との比較により検出する電圧検知回路と、前記電圧検知回路による電圧検知結果を保持して前記可変アンプおよび前記可変リミッタに制御信号として出力するデータラッチ回路とから構成されている請求項８記載の送信信号生成装置。
【請求項１０】
前記可変アンプの入力部に音声信号を電気信号に変換するマイクが備えられ、
前記可変アンプと前記可変リミッタとの間に前記可変アンプから出力される音声信号の高音域を強調するプリエンファシス回路が備えられ、
前記可変リミッタと前記電圧制御発振器との間に前記可変リミッタからから出力される音声信号の不要な高音域を制限するスプラッタフィルタが備えられ、
前記電圧制御発振器の出力部に前記電圧制御発振器の出力を増幅しかつ帯域制限する送信器と、前記送信器の出力を送信波として空間に出力するアンテナとが備えられた請求項８記載の送信信号生成装置。
【請求項１１】
前記制御信号生成部は、前記電圧制御発振器に与えられる前記制御電圧の大きさを所定の閾値との比較により検出する電圧検知回路と、前記電圧検知回路による電圧検知結果に応じた所定のシリアルデータを出力するＣＰＵと、前記ＣＰＵから出力される前記シリアルデータを基に前記可変アンプおよび前記可変リミッタに与える前記制御信号を生成するシリアルデコーダとからなる請求項８記載の送信信号生成装置。
【請求項１２】
送信信号生成装置のＦＭ変調における周波数偏移の調整方法であって、電圧制御発振器の周波数／電圧感度のばらつきを検出する第１のステップと、前記第１のステップによる検出結果を基に音声信号の振幅を調整する第２のステップとを含む周波数偏移の調整方法。
【請求項１３】
前記音声信号の振幅は前記音声信号の増幅率の調整によって行う請求項１２記載の周波数偏移の調整方法。
【請求項１４】
前記音声信号の振幅は音声信号の振幅制限幅の調整によって行う請求項１２記載の周波数偏移の調整方法。
【請求項１５】
前記音声信号の振幅は音声信号の増幅率と振幅制限幅の調整によって行う請求項１２記載の周波数偏移の調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電圧制御発振器を用いてＦＭ変調を行う送信信号生成装置に関するものである。特にフェーズロックドループ（以下、ＰＬＬと記す）の構成要素である電圧制御発振器の周波数／電圧感度（以下、ｆ／ｖ感度という）を検出して、ＦＭ変調時の周波数偏移を自動調整する送信信号生成装置に関するものである。なお、ｆ／ｖ感度は、電圧制御発振器において、制御電圧の変化に対する周波数の変化の割合を示すものである。
【背景技術】
【０００２】
従来のＦＭ変調を行う送信信号生成装置は、変調時の周波数偏移を自動調整することなく、ＦＭ変調を行う方式を採用していた。
【０００３】
図６を用いて、ＦＭ変調を行う従来の送信信号生成装置について説明する。図６は、非特許文献１に開示されている、公知の送信信号生成装置を簡略化して示している。図６において、符号１は音声信号を示し、符号３はリミッタを示し、符号４は電圧制御発振器（ＶＣＯ）を示し、符号５は分周器を示し、符号６は基準信号を示し、符号７は位相比較器（ＰＤ）を示し、符号８はローパスフィルタ（ＬＰＦ）を示し、符号１３はアンプを示し、符号１９はプリエンファシス回路を示し、符号２０はスプラッタフィルタを示す。
【０００４】
この送信信号生成装置は、位相比較器７は、基準信号６の位相と電圧制御発振器４の出力周波数を分周する分周器５の出力信号の位相とを比較し、その位相差に応じた出力をローパスフィルタ８に出力し、ローパスフィルタ８は位相比較器７の出力を積分し、および不要な高周波成分を取り除いて電圧制御発振器４の制御電圧として出力する構成であり、公知のＰＬＬとして機能している。
【０００５】
音声信号１は、アンプ１３により増幅され、図７に示す周波数特性を持つプリエンファシス回路１９により高音域が強調され、リミッタ３を通過して振幅制限を受け、図８に示す周波数特性をもつスプラッタフィルタ２０を通過して音声信号の不要な高音域が制限され、変調信号として電圧制御発振器４に出力される。そして、電圧制御発振器４にて、ＦＭ変調が行われる。ＦＭ変調された電圧制御発振器４の出力は、送信信号として送信器（図示せず）へと出力される。
【０００６】
また、従来技術として特許文献１には、データ信号を主信号に重畳して送信するＦＭ送信装置において、データ信号と主信号とが重畳されたベースバンド信号の周波数分布を検出し、検出結果に応じた制御信号によって振幅制限幅を可変する可変リミッタを調整する方法が開示されている。
【特許文献１】特開平５−１２２０９８号公報（３頁、図１）
【非特許文献１】トランジスタ技術ＳＰＥＣＩＡＬ  Ｎｏ．４７  第３版  １９９７年  Ｐ６３
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記従来の技術では、送信信号の変調が所定の周波数偏移になるように、アンプ１３により音声信号を増幅し、また所定の周波数帯域幅に収まるように、リミッタ３により変調信号となる音声信号の振幅を制限していた。しかしながら、電圧制御発振器４のｆ／ｖ感度がその構成素子のばらつきや温度変化によるばらつきを持った場合、変調時の周波数偏移もばらつきを持つことになる。
【０００８】
図２１は、電圧制御発振器のｆ／ｖ感度がばらつきを持った場合の変調時の周波数偏移を示している。図２１のｆ／ｖ感度基準特性Ａ（変調が最大周波数偏移の最大値に設定された最良の状態）を電圧制御発振器のｆ／ｖ感度の基準とした場合、図２１のｆ／ｖ感度が低い特性Ｂのように、ｆ／ｖ感度が低い方へばらついた場合、変調時の周波数偏移が小さくなり、送信信号の信号レベルが低下し、したがって送信信号のＳ／Ｎが低下して送信品質の低下が課題となる。
【０００９】
また、図２１のｆ／ｖ感度が高い特性Ｃのように、ｆ／ｖ感度が高い方へばらついた場合、変調時の周波数偏移が大きくなり、送信信号の周波数が許容される最大周波数偏移を超えることになり、すなわち所定の周波数帯域幅に収まらないという課題が発生する。
【００１０】
本発明の目的は、電圧制御発振器のｆ／ｖ感度のばらつきによらず、送信周波数帯域幅を最大限に利用して音声信号を高い送信品質で伝送することができる送信信号生成装置を提供することである。
【００１１】
本発明の他の目的は、変調時の周波数偏移を所定の送信周波数帯域幅に収めることができる送信信号生成装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明の送信信号生成装置は、制御電圧に応じて発振周波数が制御され、音声信号によってＦＭ変調された送信信号を生成する電圧制御発振器を含むフェーズロックドループと、電圧制御発振器における音声信号の入力部に設けられ、制御信号に応じて音声信号の振幅を制御する振幅制御手段と、電圧制御発振器に与えられる制御電圧を基に電圧制御発振器の周波数／電圧感度を検出し、振幅制御手段に与える制御信号を生成する制御信号生成部とを備えている。
【００１３】
この構成によれば、制御信号生成部はｆ／ｖ感度がばらついた場合、音声信号の振幅を調整することにより、送信周波数帯域幅を最大限に利用して音声信号を高い送信品質で伝送することができ、また変調時の周波数偏移を所定の送信周波数帯域幅に収めることができる。
【００１４】
上記の振幅制御手段は、例えば、制御信号に応じて増幅率を変化させた状態で音声信号を増幅する可変アンプからなる。
【００１５】
この構成によれば、制御信号生成部はｆ／ｖ感度が低い方へばらついた場合、可変アンプの増幅率を高くし、ｆ／ｖ感度が高い方へばらついた場合、増幅率を低くする制御信号を生成するように機能し、送信周波数帯域幅を最大限に利用して音声信号を高い送信品質で伝送することができる。
【００１６】
ここで、制御信号生成部は、例えば電圧制御発振器に与えられる制御電圧の大きさを所定の閾値との比較により検出する電圧検知回路と、電圧検知回路による電圧検知結果を保持して可変アンプに制御信号として出力するデータラッチ回路とから構成されている。
【００１７】
また、可変アンプは、演算増幅器と、演算増幅器の入力部に設けた入力抵抗と、演算増幅器の出力部と入力部との間に設けた帰還回路とからなる。帰還回路は、演算増幅器の出力部と入力部との間に接続された第１の帰還抵抗と、演算増幅器の出力部と入力部との間に接続された少なくとも一つのスイッチ付き帰還抵抗回路とからなる。スイッチ付き帰還抵抗回路は、第２の帰還抵抗とスイッチとの直列回路からなる。スイッチは、制御信号生成部から出力される前記制御信号に応じてオン／オフ制御される。
【００１８】
上記の振幅制御手段は、例えば、制御信号に応じて振幅制限幅を変化させた状態で音声信号を振幅制限する可変リミッタであってもよい。
【００１９】
この構成によれば、制御信号生成部はｆ／ｖ感度が低い方へばらついた場合、可変リミッタの振幅制限幅を広くし、ｆ／ｖ感度が高い方へばらついた場合、振幅制限幅を狭くする制御信号を生成するように機能し、変調時の周波数偏移を所定の送信周波数帯域幅に収めることができる。
【００２０】
ここで、制御信号生成部は、電圧制御発振器に与えられる制御電圧の大きさを所定の閾値との比較により検出する電圧検知回路と、電圧検知回路による電圧検知結果を保持して可変リミッタに制御信号として出力するデータラッチ回路とから構成されている。
【００２１】
また、可変リミッタは、音声信号が一端から入力される抵抗と、抵抗の他端に接続され上限制限電圧に従って音声信号の振幅の上限値を制限する上限電圧制限回路と、抵抗の他端に接続され下限制限電圧に従って音声信号の振幅の下限値を制限する下限電圧制限回路と、抵抗の他端に入力端が接続されたバッファと、制御信号生成部から出力される制御信号に応じて上限制限電圧を増減制御し、上限制限電圧を上限電圧制限回路に与える上限制限電圧源と、制御信号生成部から出力される制御信号に応じて下限制限電圧を増減制御し、下限制限電圧を下限電圧制限回路に与える下限制限電圧源とからなる。
【００２２】
上記の振幅制御手段は、制御信号に応じて増幅率を変化させた状態で音声信号を増幅する可変アンプと、制御信号に応じて振幅制限幅を変化させた状態で可変アンプから出力された音声信号の振幅を制限する可変リミッタとからなる構成でもよい。
【００２３】
この構成によれば、制御信号生成部はｆ／ｖ感度が低い方へばらついた場合、可変アンプの増幅率を高くするとともに可変リミッタの振幅制限幅を広くし、ｆ／ｖ感度が高い方へばらついた場合、可変アンプの増幅率を低くするとともに可変リミッタの振幅制限幅を狭くする制御信号を生成するように機能し、送信周波数帯域幅を最大限に利用して音声信号を高い送信品質で伝送しかつ、変調時の周波数偏移を所定の周波数帯域幅に収めることができる。
【００２４】
ここで、制御信号生成部は、電圧制御発振器に与えられる制御電圧の大きさを所定の閾値との比較により検出する電圧検知回路と、電圧検知回路による電圧検知結果を保持して可変アンプおよび可変リミッタに制御信号として出力するデータラッチ回路とから構成されている。
【００２５】
また、可変アンプと可変リミッタとを有する構成の送信信号生成装置においては、可変アンプの入力部に音声信号を電気信号に変換するマイクが備えられ、可変アンプと可変リミッタとの間に可変アンプから出力される音声信号の高音域を強調するプリエンファシス回路が備えられ、可変リミッタと電圧制御発振器との間に可変リミッタからから出力される音声信号の不要な高音域を制限するスプラッタフィルタが備えられ、電圧制御発振器の出力部に電圧制御発振器の出力を増幅しかつ帯域制限する送信器と、送信器の出力を送信波として空間に出力するアンテナとが備えられた構成もある。
【００２６】
また、制御信号生成部は、電圧制御発振器に与えられる制御電圧の大きさを所定の閾値との比較により検出する電圧検知回路と、電圧検知回路による電圧検知結果に応じた所定のシリアルデータを出力するＣＰＵと、ＣＰＵから出力されるシリアルデータを基に可変アンプおよび可変リミッタに与える制御信号を生成するシリアルデコーダとからなる構成でもよい。
【００２７】
つぎに、本発明の周波数偏移の調整方法は、送信信号生成装置のＦＭ変調における周波数偏移を調整する方法であり、電圧制御発振器の周波数／電圧感度のばらつきを検出する第１のステップと、第１のステップによる検出結果を基に音声信号の振幅を調整する第２のステップとを含む。
【００２８】
この方法によれば、ｆ／ｖ感度がばらついた場合、音声信号の振幅を調整することにより、送信周波数帯域幅を最大限に利用して音声信号を高い送信品質で伝送し、また、変調時の周波数偏移を所定の周波数帯域幅に収めることができる。
【００２９】
ここで、音声信号の振幅は例えば音声信号の増幅率の調整によって行う。
【００３０】
この方法によれば、ｆ／ｖ感度が低い方へばらついた場合、音声信号の増幅率を高くし、ｆ／ｖ感度が高い方へばらついた場合、音声信号の増幅率を低くすることにより、送信周波数帯域幅を最大限に利用して音声信号を高い送信品質で伝送することができる。
【００３１】
あるいは、信号の振幅は音声信号の振幅制限幅の調整によって行う。
【００３２】
この方法によれば、ｆ／ｖ感度が低い方へばらついた場合、音声信号の振幅制限幅を広くし、ｆ／ｖ感度が高い方へばらついた場合、音声信号の振幅制限幅を狭くすることにより、変調時の周波数偏移を所定の周波数帯域幅に収めることができる。
【００３３】
あるいは、信号の振幅は音声信号の増幅率と振幅制限幅の調整によって行う。
【００３４】
この方法によれば、ｆ／ｖ感度が低い方へばらついた場合、音声信号の増幅率を高くするとともに振幅制限幅を広くし、ｆ／ｖ感度が高い方へばらついた場合、音声信号の増幅率を低くするとともに振幅制限幅を狭くすることにより、送信周波数帯域幅を最大限に利用して音声信号を高い送信品質で伝送しかつ、変調時の周波数偏移を所定の周波数帯域幅に収めることができる。
【発明の効果】
【００３５】
本発明の送信信号生成装置は、上記構成を有し、制御信号生成部で電圧制御発振器のｆ／ｖ感度を検出して可変アンプの増幅率及び、可変リミッタの振幅制限幅を制御することによって、電圧制御発振器のｆ／ｖ感度のばらつきによらず、送信周波数帯域幅を最大限に利用して音声信号を高い送信品質で伝送することができ、また変調時の周波数偏移を所定の送信周波数帯域幅に収めることができる。
【００３６】
また、本発明の周波数偏移の調整方法によれば、この方法によれば、ｆ／ｖ感度がばらついた場合、音声信号の振幅を調整するので、送信周波数帯域幅を最大限に利用して音声信号を高い送信品質で伝送し、また変調時の周波数偏移を所定の周波数帯域幅に収めることができる。
【発明を実施するための最良の形態】
【００３７】
以下、本発明の実施の形態について、図１から図２４を参照しながら説明する。
【００３８】
（実施の形態１）
図１は、本発明の実施の形態１における送信信号生成装置を示すブロック図である。図１において、図６と同じ構成要素については同じ符号を用いているので、説明を省略する。
【００３９】
図１において、符号２は可変アンプを示し、符号１１は可変アンプ制御信号生成部を示し、符号１２は可変アンプ自動調整部を示す。
【００４０】
位相比較器７と、基準信号６と、電圧制御発振器４と、分周器５と、ローパスフィルタ８とで構成される公知のＰＬＬについては、図６と同じであるため、説明を省略する。
【００４１】
可変アンプ自動調整部１２は、制御信号に応じて増幅率を可変させて音声信号を増幅する可変アンプ２と、上記ＰＬＬの構成要素であるローパスフィルタ８の出力を入力とし、上記電圧制御発振器４のｆ／ｖ感度を検出して前記可変アンプ２の制御信号を生成する可変アンプ制御信号生成部１１とから構成される。リミッタ３は、音声信号の振幅を制限してＰＬＬの構成要素である電圧制御発振器４に変調信号として音声信号を出力するものである。
【００４２】
また、上記可変アンプ制御信号生成部１１は、ｆ／ｖ感度が低い方へばらついた場合に可変アンプ２の増幅率を高くし、ｆ／ｖ感度が高い方へばらついた場合に可変アンプ２の増幅率を低くする制御信号を生成するように機能する。
【００４３】
つぎに、可変アンプ制御信号生成部１１の内部構成について説明する。この可変アンプ制御信号生成部１１は、上記ＰＬＬの構成要素であるローパスフィルタ８の出力を入力とし、ローパスフィルタ８の出力電圧レベルを検知して所定の閾値電圧との比較を行う電圧検知回路９と、上記電圧検知回路９の比較結果を入力とし、電圧検知回路９の比較結果を保持して可変アンプ２へ制御信号として出力するデータラッチ回路１０とで構成される。
【００４４】
ここで、可変アンプ制御信号生成部１１により、電圧制御発振器４のｆ／ｖ感度を検知し、制御信号を出力する動作を説明する。電圧制御発振器４は、送信信号生成装置を製造する調整工程において、その出力を基準周波数とした場合、入力は基準電圧でＰＬＬとしてループが動作するように調整される。
【００４５】
次に、テストモードとして、電圧制御発振器４を検知周波数にした時のローパスフィルタ８の出力電圧を電圧検知回路９により検知し、その検知電圧の所定の閾値電圧に対する比較結果を、データラッチ回路１０に出力する。データラッチ回路１０は、電圧検知回路９からの入力を出力として保持し、それを可変アンプ２へ制御信号として出力する。これによって、テストモードが終了する。
【００４６】
次に、電圧検知回路９の具体構成について図９を参照しながら説明する。図９において、符号２６−１〜２６−ｎはそれぞれコンパレータを示し、符号２７はローパスフィルタ出力を示し、符号ＶＲ１は第１閾値電圧源を示し、符号ＶＲ２は第２閾値電圧源を示し、符号ＶＲｎは第ｎ閾値電圧源を示し、符号Ｄ１は第１コンパレータ出力を示し、符号Ｄ２は第２コンパレータ出力を示し、符号Ｄｎは第ｎコンパレータ出力を示す。
【００４７】
この電圧検出回路９では、ローパスフィルタ出力２７がｎ個のコンパレータ２６−１〜２６−ｎの検知入力に共通に接続されている。また、ｎ個のコンパレータ２６−１〜２６−ｎの基準入力には、第１閾値電圧源ＶＲ１、第２閾値電圧源ＶＲ２、・・・、第ｎ閾値電圧源ＶＲｎがそれぞれ接続されている。第１コンパレータ出力Ｄ１、第２コンパレータ出力Ｄ２、・・・、第ｎコンパレータ出力Ｄｎがコンパレータ２６−２〜２６−ｎの出力となる。
【００４８】
図１０は、電圧検知回路が２個のコンパレータ２６−１、２６−２が接続されて２つの閾値でローパスフィルタ出力２７のレベルを検知する構成であった場合の入出力特性を表に示している。ローパスフィルタ出力２７の電圧（表では、この電圧をＶｔと記す）が、第１閾値電圧源ＶＲ１の閾値電圧（表では、第１閾値をＶＲ１と記す）よりも小さい場合は、第１コンパレータ出力Ｄ１がＬレベルとなり、第２コンパレータ出力Ｄ２がＬレベルとなる。また、ローパスフィルタ出力２７の電圧が、第１閾値電圧源ＶＲ１の閾値電圧と同じかまたはそれより大きく、かつ第２閾値電圧源ＶＲ２の閾値電圧（表では第２閾値をＶＲ２と記す）よりも小さい場合は、第１コンパレータ出力Ｄ１がＨレベルとなり、第２コンパレータ出力Ｄ２がＬレベルとなる。さらに、ローパスフィルタ出力２７の電圧が、第２閾値電圧源ＶＲ２の閾値電圧と同じかまたはそれより大きい場合は、第１コンパレータ出力Ｄ１がＨレベル、第２コンパレータ出力Ｄ２がＨレベルとなる。以上のようにして、電圧を検知することができる。
【００４９】
次に、データラッチ回路１０の具体構成について図１２を参照しながら説明する。図１２において、図９と同じ構成要素については同じ符号を用いているので、説明を省略する。図１２において、符号２８−１〜２８−ｎはそれぞれデータフリップフロップを示し、符号２９はラッチ信号を示し、符号Ｑ１は第１制御信号出力を示し、符号Ｑ２は第２制御信号出力を示し、符号Ｑｎは第ｎ制御信号出力を示す。
【００５０】
このデータラッチ回路１０では、ラッチ信号２９がｎ個のデータフリップフロップ２８−１〜２８−ｎのクロック入力ＣＫとなる。また、ｎ個のデータフリップフロップ２８−１〜２８−ｎのデータ入力Ｄには、図９に示されるｎ個のコンパレータ２６−１〜２６−ｎの出力である第１コンパレータ出力Ｄ１、第２コンパレータ出力Ｄ２、・・・、第ｎコンパレータ出力Ｄｎがそれぞれ接続されている。さらに、ｎ個のデータフリップフロップ２８−１〜２８−ｎの出力Ｑには第１制御信号出力Ｑ１、第２制御信号出力Ｑ２、・・・、第ｎ制御信号出力Ｑｎがそれぞれ接続されている。
【００５１】
データラッチ回路１０は、ｎ個のコンパレータ２６−１〜２６−ｎの出力である第１コンパレータ出力Ｄ１、第２コンパレータ出力Ｄ２、・・・、第ｎコンパレータ出力Ｄｎから入力される信号を、ラッチ信号２９の立ち上がりエッジを受けて、第１制御信号出力Ｑ１、第２制御信号出力Ｑ２、・・・、第ｎ制御信号出力Ｑｎに出力し、次にラッチ信号２９から入力があるまで出力信号を保持する。
【００５２】
次に、可変アンプ２の具体構成について図１３を参照しながら説明する。図１３において、図１および図１２と同じ構成要素については同じ符号を用いているので、説明を省略する。符号３０はオペアンプを示し、符号３１は可変アンプ出力を示し、符号Ｒ１は第１抵抗器を示し、符号Ｒ２は第２抵抗器を示し、符号Ｒ３は第３抵抗器を示し、符号Ｒ４は第４抵抗器を示し、符号Ｒ（ｎ＋２）は第ｎ＋２抵抗器を示し、符号ＳＷ１は第１スイッチを示し、符号ＳＷ２は第２スイッチを示し、符号ＳＷｎは第ｎスイッチを示す。
【００５３】
この可変アンプ２では、図１２に示されるデータラッチ回路１０からの第１制御信号出力Ｑ１によりオン／オフ制御される第１スイッチＳＷ１と第３抵抗器Ｒ３とを直列に接続し、同じく第２制御信号出力Ｑ２によりオン／オフ制御される第２スイッチＳＷ２と第４抵抗器Ｒ４とを直列に接続し、同じく第ｎ制御信号出力Ｑｎによりオン／オフ制御される第ｎスイッチＳＷｎと第（ｎ＋２）抵抗器Ｒｎ＋２とを直列に接続し、これらｎ個のスイッチと抵抗器の直列回路と第２抵抗器Ｒ２とを並列接続し、この並列回路をオペアンプ３０のフィードバック部としている。また、オペアンプ３０の入力には第１抵抗器Ｒ１が接続され、音声信号１を第１抵抗器Ｒ１を介してオペアンプ３０に入力し、可変アンプ出力３１に増幅された音声信号を出力する。
【００５４】
また、第１スイッチＳＷ１、第２スイッチＳＷ２、・・・、第ｎスイッチＳＷｎは、第１制御信号出力Ｑ１、第２制御信号出力Ｑ２、・・・、第ｎ制御信号出力ＱｎがＬレベルの場合、ショート状態となり、Ｈレベルの場合、オープン状態となるように構成される。
【００５５】
図１４は図１３に示される可変アンプ２において、制御信号出力が２個入力されることによって、３段階の増幅率の調整が可能な場合の可変アンプ２の増幅率変化表を示している。
【００５６】
ここで、Ｑ１＝Ｌ、Ｑ２＝Ｌの場合、可変アンプ２の増幅率を式に表すと、（１）式となる。
【００５７】
増幅率＝（１／（１／Ｒ２＋１／Ｒ３＋１／Ｒ４））／Ｒ１・・・（１）
また、Ｑ１＝Ｈ、Ｑ２＝Ｌの場合、可変アンプ２の増幅率を式に表すと、（２）式となる。
【００５８】
増幅率＝（１／（１／Ｒ２＋１／Ｒ４））／Ｒ１・・・（２）
さらに、Ｑ１＝Ｈ、Ｑ２＝Ｈの場合、可変アンプ２の増幅率を式に表すと、（３）式となる。
増幅率＝Ｒ２／Ｒ１・・・（３）
（１）式、（２）式、（３）式において、図１３と同じ構成要素については同じ符号を用いているので、説明を省略する。
【００５９】
次に、可変アンプ自動調整部１２の具体的な構成について、図１８を参照しながら説明する。この可変アンプ自動調整部１２は、図１８に示すように、電圧検知回路９として図９の構成を用い、データラッチ回路１０として図１２の構成を用い、可変アンプ２として図１３の構成を用いている。
【００６０】
電圧制御発振器４の入力であるローパスフィルタ８の出力は、図９に示す電圧検知回路９のローパスフィルタ出力２７に入力される。電圧検知回路９の検知結果は、第１コンパレータ出力Ｄ１、第２コンパレータ出力Ｄ２、・・・、第ｎコンパレータ出力Ｄｎに出力され、図１２に示すデータラッチ回路１０の同じ符号で示される入力に接続される。データラッチ回路１０は、ラッチ信号２９の立ち上がりエッジを受けて、第１制御信号出力Ｑ１、第２制御信号出力Ｑ２、・・・、第ｎ制御信号出力Ｑｎに入力された信号を出力し、次にラッチ信号２９から入力があるまで出力信号を保持し、図１３に示す可変アンプ２の第１スイッチＳＷ１、第２スイッチＳＷ２、・・・、第ｎスイッチＳＷｎに出力する。
【００６１】
図１１は、図９に示す電圧検知回路９が、２個のコンパレータ２６−１、２６−２が接続されて２個の閾値を電圧レベルを検知する電圧検知回路であった場合の、電圧制御発振器４のｆ／ｖ感度を検知する特性図例を示している。
【００６２】
図１１を用いて、図９に示す電圧検知回路９と、図１２に示すデータラッチ回路１０とを用いて、電圧制御発振器４のｆ／ｖ感度を検知し、制御信号を出力する動作を説明する。
【００６３】
電圧制御発振器４は、送信信号生成装置を製造する調整工程において、図１１中、記号Fini（セットの基準チャンネル）で示される基準周波数において、ＰＬＬロック電圧Ｖｔが記号Viniで示される基準電圧に調整される。この状態において、電圧制御発振器４のｆ／ｖ感度を検知するテストモードとして、ＰＬＬのロック周波数をftestで示される検知周波数に設定する。そして、ＰＬＬをロックさせたときのローパスフィルタ８の出力を電圧検知回路９により電圧検知し、２値の閾値のうち、どの閾値で動作するかで、電圧制御発振器４のｆ／ｖ感度が、図１１中のｆ／ｖ感度基準特性Ａ、ｆ／ｖ感度が低い特性Ｂ、ｆ／ｖ感度が高い特性Ｃのどの感度であるか検知する。
【００６４】
データラッチ回路１０は、電圧検知回路９の出力を入力とし、ラッチ信号２９の立ち上がりエッジを受けて、第１制御信号出力Ｑ１、第２制御信号出力Ｑ２に、入力信号である第１コンパレータ出力Ｄ１、第２コンパレータ出力Ｄ２をそれぞれ出力し、次にラッチ信号２９の立ち上がりエッジが入力されるまで出力信号を保持し、これを可変アンプ２の制御信号を出力する。これによって、テストモードが終了し、制御信号を出力する動作が終了する。
【００６５】
かかる構成によれば、可変アンプ２の増幅率を制御することにより、従来、図２１のｆ／ｖ感度が低い特性Ｂのように、電圧制御発振器４のｆ／ｖ感度が低い方へばらついた場合でも、図２２のｆ／ｖ感度が低い特性Ｂのように、可変アンプの増幅率を高くすることで、変調時の周波数偏移が低くなるのを防ぐことができる。その結果、図２１のｆ／ｖ感度基準特性Ａで示される所定の周波数帯域幅の最大値に設定することができ、送信周波数帯域幅を最大限に利用して音声信号を高い送信品質で伝送することができる。
【００６６】
（実施の形態２）
図２は、本発明の実施の形態２における送信信号生成装置を示すブロック図である。図２において、図１、図６と同じ構成要素については同じ符号を用いているので、説明を省略する。
【００６７】
図１において、符号１４は可変リミッタを示し、符号１５は可変リミッタ制御信号生成部を示し、符号１６は可変リミッタ自動調整部を示す。
【００６８】
位相比較器７と、基準信号６と、電圧制御発振器４と、分周器５と、ローパスフィルタ８とで構成される公知のＰＬＬについては、図６と同じであるため、説明を省略する。
【００６９】
音声信号１は、アンプ１３により増幅され、可変リミッタ自動調整部１６の構成要素である可変リミッタ１４に出力される。
【００７０】
可変リミッタ自動調整部１６は、制御信号に応じて振幅制限幅を可変させて音声信号を振幅制限し、電圧制御発振器４に変調信号として出力する可変リミッタ１４と、上記ＰＬＬの構成要素であるローパスフィルタ８の出力を入力とし、上記電圧制御発振器４のｆ／ｖ感度を検出して上記可変リミッタ１４の制御信号を生成する可変リミッタ制御信号生成部１５とから構成される。
【００７１】
また、上記可変リミッタ制御信号生成部１５はｆ／ｖ感度が低い方へばらついた場合、可変リミッタ１４の振幅制限幅を広くし、ｆ／ｖ感度が高い方へばらついた場合、振幅制限幅を狭くする制御信号を生成するように機能する。
【００７２】
つぎに、可変リミッタ制御信号生成部１５の内部構成について説明する。この可変リミッタ制御信号生成部１５は、上記ＰＬＬの構成要素であるローパスフィルタ８の出力を入力とし、ローパスフィルタ８の出力電圧レベルを検知して所定の閾値電圧との比較を行う電圧検知回路９と、上記電圧検知回路９の比較結果を入力とし、電圧検知回路９の比較結果を保持して可変リミッタ１４へ制御信号として出力するデータラッチ回路１０とを備える。
【００７３】
ここで、可変リミッタ制御信号生成部１５により、電圧制御発振器４のｆ／ｖ感度を検知し、制御信号を出力する動作を説明する。電圧制御発振器４は、送信信号生成装置を製造する調整工程において、出力を基準周波数にした場合、入力は基準電圧でＰＬＬとしてループが動作するように調整される。
【００７４】
次に、テストモードとして、電圧制御発振器４を検知周波数にした時のローパスフィルタ８の出力を電圧検知回路９により検知し、その検知電圧の所定の閾値電圧に対する比較結果を、データラッチ回路１０に出力する。データラッチ回路１０は、電圧検知回路９からの入力を出力として保持し、それを可変リミッタ１４へ制御信号を出力する。これによって、テストモードが終了する。
【００７５】
次に、可変リミッタ１４の具体的な構成について図１５を参照しながら説明する。図１５において、符号３２はリミッタ入力を示し、符号３３はバッファを示し、符号３４は上限電圧制限回路を示し、符号３５は下限電圧制限回路を示し、符号３６はリミッタ出力を示し、符号Ｒ５は抵抗器５を示し、符号ＶＨ１は上限制限電圧源を示し、符号ＶＬ１は下限制限電圧源を示す。
【００７６】
音声信号が入力されるリミッタ入力３２は、第５抵抗器Ｒ５の一端に接続されている。第５抵抗器Ｒ５の他端は、振幅の上限値を制限する上限電圧制限回路３４と、振幅の下限値を制限する下限電圧制限回路３５と、バッファ３３の入力とに接続されている。バッファ３３の出力はリミッタ出力３６に接続される。
【００７７】
また、上限電圧制限回路３４は、第１制御信号出力Ｑ１、第２制御信号出力Ｑ２、・・・、第ｎ制御信号出力Ｑｎにより、上限制限電圧を制御する上限制限電圧源ＶＨ１に接続される。下限電圧制限回路３５は、第１制御信号出力Ｑ１、第２制御信号２出力Ｑ２、・・・、第ｎ制御信号出力Ｑｎにより、下限制限電圧を制御する下限制限電圧源ＶＬ１に接続される。
【００７８】
音声信号は、第５抵抗器Ｒ５を通過した後、第１制御信号出力Ｑ１、第２制御信号出力Ｑ２、・・・、第ｎ制御信号出力Ｑｎにより、上限の制限電圧を制御するＨｉ制限電圧源ＶＨ１で設定された上限振幅にＨｉ電圧制限回路３４で制限されるとともに、第１制御信号出力Ｑ１、第２制御信号出力Ｑ２、・・・、第ｎ制御信号出力Ｑｎにより、下限の制限電圧を制御する下限制限電圧源ＶＬ１で設定された下限振幅に下限電圧制限回路３５により制限され、この状態でバッファ３３の出力であるリミッタ出力３６に出力される。
【００７９】
図１６は、図１５の可変リミッタにおいて、制御信号が２個入力され、３段階の振幅制限幅が調整が可能な場合の可変リミッタ１４の入出力特性図であり、図１７は図１５の可変リミッタにおいて、制御信号が２個入力され、３段階の振幅制限幅が調整可能な場合の可変リミッタ１４の振幅制限幅変化表である。
【００８０】
Ｑ１＝Ｌ、Ｑ２＝Ｌの場合、可変リミッタ１４の振幅制限幅は、図１６、図１７の振幅幅１となる。
【００８１】
Ｑ１＝Ｈ、Ｑ２＝Ｌの場合、可変リミッタ１４の振幅制限幅は、図１６、図１７の振幅幅２となる。
【００８２】
Ｑ１＝Ｈ、Ｑ２＝Ｈの場合、可変リミッタ１４の振幅制限幅は、図１６、図１７の振幅幅３となる。
【００８３】
次に、可変リミッタ自動調整部１６の具体的な構成について、図１９を参照しながら説明する。この可変リミッタ自動調整部１６は、電圧検知回路９として図９の構成を用い、データラッチ回路１０として図１２の構成を用い、可変リミッタ１４として図１５の構成を用いている。
【００８４】
電圧制御発振器４の入力であるローパスフィルタ８の出力は、図９に示す電圧検知回路９のローパスフィルタ出力２７に入力される。電圧検知回路９の検知結果は、第１コンパレータ出力Ｄ１、第２コンパレータ出力Ｄ２、・・・、第ｎコンパレータ出力Ｄｎに出力され、図１２に示すデータラッチ回路１０の同じ符号で示される入力に接続される。データラッチ回路１０は、ラッチ信号２９の立ち上がりエッジを受けて、第１制御信号出力Ｑ１、第２制御信号出力Ｑ２、・・・、第ｎ制御信号出力Ｑｎに入力された信号を出力し、次にラッチ信号２９から入力があるまで出力信号を保持し、図１５に示す可変リミッタ１４の上限制限電圧源ＶＨ１と、下限制限電圧源ＶＬ１とに出力する。
【００８５】
図９に示す電圧検知回路９と、図１２に示すデータラッチ回路１０とを用いて、電圧制御発振器４のｆ／ｖ感度を検知し、制御信号を出力する動作は実施の形態１と同じであるため、説明を省略する。
【００８６】
かかる構成によれば、図１２に示すデータラッチ回路１０より出力される制御信号により、可変リミッタ１４の振幅制限幅を制御することにより、図２１のｆ／ｖ感度が高い特性Ｃのように、電圧制御発振器４のｆ／ｖ感度が高い方へばらついた場合は、図２２のｆ／ｖ感度が高い特性Ｃのように、可変リミッタの振幅制限幅を狭くすることで、変調時の周波数偏移が大きくなって所定の周波数帯域幅を超えてしまうのを防ぐことができる。その結果、図２１のｆ／ｖ感度基準特性Ａで示される所定の周波数帯域幅の最大値に設定することができ、変調時の周波数偏移を所定の送信周波数帯域幅に収めることができる。
【００８７】
（実施の形態３）
図３は、本発明の実施の形態３における送信信号生成装置を示すブロック図である。図３において、図１、図２、図６と同じ構成要素については同じ符号を用いているので、説明を省略する。図３において、符号１７は制御信号生成部を示し、符号１８は自動調整部を示す。
【００８８】
位相比較器７と、基準信号６と、電圧制御発振器４と、分周器５と、ローパスフィルタ８とで構成される公知のＰＬＬについては、図６と同じであるため、説明を省略する。
【００８９】
自動調整部１８は、制御信号に応じて増幅率を可変させて音声信号を増幅する可変アンプ２と、制御信号に応じて振幅制限幅を可変させて音声信号を振幅制限し、電圧制御発振器４に変調信号として音声信号を出力する可変リミッタ１４と、上記ＰＬＬの構成要素であるローパスフィルタ８の出力を入力とし、上記電圧制御発振器４のｆ／ｖ感度を検出して上記可変アンプ２および上記可変リミッタ１４の制御信号を生成する制御信号生成部１７とから構成される。
【００９０】
また、上記制御信号生成部１７はｆ／ｖ感度が低い方へばらついた場合、可変アンプ２の増幅率を高くし、ｆ／ｖ感度が高い方へばらついた場合、増幅率を低くするように制御信号を生成し、かつ、ｆ／ｖ感度が低い方へばらついた場合、可変リミッタ１４の振幅制限幅を広くし、ｆ／ｖ感度が高い方へばらついた場合、振幅制限幅を狭くするように制御信号を生成する機能を有する。
【００９１】
ここで、制御信号生成部１７の内部構成について説明する。この制御信号生成部１７は、上記ＰＬＬの構成要素であるローパスフィルタ８の出力を入力とし、ローパスフィルタ８の出力電圧レベルを検知して所定の閾値電圧との比較を行う電圧検知回路９と、上記電圧検知回路９の比較結果を入力とし、電圧検知回路９の比較結果を保持して可変アンプ２および可変リミッタ１４へ制御信号として出力するデータラッチ回路１０とを備える。
【００９２】
ここで、制御信号生成部１７により、電圧制御発振器４のｆ／ｖ感度を検知し、制御信号を出力する動作を説明する。電圧制御発振器４は、送信信号生成装置を製造する調整工程において、出力を基準周波数とした場合、入力は基準電圧でＰＬＬとしてループが動作するように調整される。
【００９３】
次に、テストモードとして、電圧制御発振器４を検知周波数にした時のローパスフィルタ８の出力電圧を電圧検知回路９により検知し、その検知電圧の所定の閾値電圧に対する比較結果を、データラッチ回路１０に出力する。データラッチ回路１０は、電圧検知回路９からの入力を出力として保持し、それを可変アンプ２および可変リミッタ１４へ制御信号として出力する。これによって、テストモードが終了する。
【００９４】
次に、自動調整部１８の具体的な構成について、図２０を参照しながら説明する。この自動調整部１８は、電圧検知回路９として図９の構成を用い、データラッチ回路１０として図１２の構成を用い、可変アンプ２として図１３の構成を用い、可変リミッタ１４として図１５の構成を用いている。
【００９５】
電圧制御発振器４の入力であるローパスフィルタ８の出力は、図９に示す電圧検知回路９のローパスフィルタ出力２７に入力される。電圧検知回路９の検知結果は、第１コンパレータ出力Ｄ１、第２コンパレータ出力Ｄ２、・・・、第ｎコンパレータ出力Ｄｎに出力され、図１２に示すデータラッチ回路１０の同じ符号で示される入力に接続される。データラッチ回路１０は、ラッチ信号２９の立ち上がりエッジを受けて、第１制御信号出力Ｑ１、第２制御信号出力Ｑ２、・・・、第ｎ制御信号出力Ｑｎに入力された信号を出力し、次にラッチ信号２９から入力があるまで出力信号を保持し、図１３に示す可変アンプと、図１５に示す可変リミッタの上限制限電圧源ＶＨ１と、下限制限電圧源ＶＬ１とに出力する。
【００９６】
図９に示す電圧検知回路９と、図１２に示すデータラッチ回路１０とを用いて、電圧制御発振器４のｆ／ｖ感度を検知し、制御信号を出力する動作は、実施の形態１と同じであるため説明を省略する。
【００９７】
図２３は、図９に示す電圧検知回路９の検知結果と、図１２に示すデータラッチ回路１０の出力とにより、図１２に示される可変アンプ２において、制御信号が２個入力され、３段階の増幅率の調整が可能な場合の可変アンプの増幅率変化と、図１５に示される可変リミッタ１４において、制御信号が２個入力され、３段階の振幅制限幅の調整が可能な場合の可変リミッタの振幅制限幅変化との対応表を示す。
【００９８】
可変アンプ２の動作については、実施の形態５と同じであり、可変リミッタ１４の動作については、実施の形態９と同じであるため、説明を省略する。
【００９９】
かかる構成によれば、図１２に示すデータラッチ回路１０より出力される制御信号により、可変アンプ２の増幅率と可変リミッタ１４の振幅制限幅とを制御することにより、図２１のｆ／ｖ感度が低い特性Ｂのように、電圧制御発振器４のｆ／ｖ感度が低い方へばらついた場合は、図２２のｆ／ｖ感度が低い特性Ｂのように、可変アンプの増幅率を高くすることで、変調時の周波数偏移が小さくなるのを防ぐことができる。その結果、図２１のｆ／ｖ感度基準特性Ａで示される所定の周波数帯域幅の最大値に設定することができる。
【０１００】
また、図２１のｆ／ｖ感度が高い特性Ｃのように、電圧制御発振器４のｆ／ｖ感度が高い方へばらついた場合は、図２２のｆ／ｖ感度が高い特性Ｃのように、可変リミッタの振幅制限幅を狭くすることで、変調時の周波数偏移が大きくなって所定の周波数帯域幅を超えてしまうのを防ぐことができる。その結果、図２１のｆ／ｖ感度基準特性Ａで示される所定の周波数帯域幅の最大値に設定することができる。したがって、送信周波数帯域幅を最大限に利用して音声信号を高い送信品質で伝送しかつ、変調時の周波数偏移を所定の周波数帯域幅に収めることができる。
【０１０１】
（実施の形態４）
図４は、本発明の実施の形態４における送信信号生成装置を示すブロック図である。図４において、図３、図６と同じ構成要素については同じ符号を用いているので、説明を省略する。図４において、符号２１はマイクを示し、符号２２は送信器を示し、符号２３はアンテナを示す。
【０１０２】
実施の形態４は、実施の形態３における送信信号生成装置において、可変アンプ２の入力にマイク２１を接続し、可変アンプ２と可変リミッタ１４との間にプリエンファシス回路１９を挿入し、可変リミッタ１４と電圧制御発振器４との間にスプラッタフィルタ２０を挿入し、電圧制御発振器４の出力に送信器２２とアンテナ２３とを接続した構成である。そのため、実施の形態３における送信信号生成装置と同じ構成要素については、説明を省略する。
【０１０３】
音声信号１はマイク２１に入力され、マイク２１の出力は可変アンプ２に入力され、増幅されて、図７に示す周波数特性を持つプリエンファシス回路１９により高音域が強調され、可変リミッタ１４を通過して振幅制限を受け、図８に示す周波数特性をもつスプラッタフィルタ２０を通過して音声信号の不要な高音域が制限され、変調信号として電圧制御発振器４に出力される。電圧制御発振器４から出力される変調された送信信号は、送信器２２により所定の送信周波数帯域幅に制限を受け、増幅されてアンテナ２３より空間に伝送される。
【０１０４】
この実施の形態の効果は、実施の形態３と同様である。
【０１０５】
（実施の形態５）
図５は、本発明の実施の形態５における送信信号生成装置を示すブロック図である。図５において、図３と同じ構成要素については同じ符号を用いているので、説明を省略する。図５において、符号２４はシリアルデコーダを示し、符号２５はＣＰＵを示す。
【０１０６】
実施の形態５は、実施の形態３における制御信号生成部１７を変更したものであるため、変更点について説明する。
【０１０７】
この実施の形態では、上記ＰＬＬの構成要素であるローパスフィルタ８の出力を入力とし、ローパスフィルタ８の出力電圧レベルを検知して所定の閾値電圧との比較を行う電圧検知回路９と、この電圧検知回路９による閾値電圧に対する比較結果により所定のシリアルデータを出力するＣＰＵ２５と、上記ＣＰＵ２５の出力するシリアルデータを入力とし、シリアルパラレル変換を行い可変アンプ２の増幅率と可変リミッタ１４の振幅制限幅とを制御するシリアルデコーダ２４とが設けられている。
【０１０８】
また、ＣＰＵ２５はｆ／ｖ感度が低い方へばらついた場合、可変アンプ２の増幅率を高くし、ｆ／ｖ感度が高い方へばらついた場合、可変アンプ２の増幅率を低くするようにシリアルデータを生成しかつ、ｆ／ｖ感度が低い方へばらついた場合、可変リミッタ１４の振幅制限幅を広くし、ｆ／ｖ感度が高い方へばらついた場合、可変リミッタ１４の振幅制限幅を狭くするようにシリアルデータを生成する機能を有する。
【０１０９】
かかる構成によれば、図２１のｆ／ｖ感度が低い特性Ｂのように、電圧制御発振器４のｆ／ｖ感度が低くばらつく場合は、図２２のｆ／ｖ感度が低い特性Ｂのように、可変アンプの増幅率を高くすることで、変調時の周波数偏移が小さくなるのを防ぎ、図２１のｆ／ｖ感度基準特性Ａで示される所定の周波数帯域幅の最大値に設定することができる。
【０１１０】
また、図２１のｆ／ｖ感度が高い特性Ｃのように、電圧制御発振器４のｆ／ｖ感度が高くばらつく場合は、図２２のｆ／ｖ感度が高い特性Ｃのように、可変リミッタの振幅制限幅を狭くすることで、変調時の周波数偏移が大きく所定の周波数帯域幅を超えてしまうのを防ぎ、図２１のｆ／ｖ感度基準特性Ａで示される所定の周波数帯域幅の最大値に設定することができる。その結果、送信周波数帯域幅を最大限に利用して音声信号を高い送信品質で伝送しかつ、変調時の周波数偏移を所定の周波数帯域幅に収めることができる。
【０１１１】
（実施の形態６）
図２４は、本発明の実施の形態６における、送信信号生成装置のＦＭ変調における周波数偏移の調整方法を示すフローチャートである。この送信信号生成装置のＦＭ変調における周波数偏移の調整方法は、例えば、実施の形態１〜５で説明した送信信号生成装置に適用される。
【０１１２】
電圧制御発振器のｆ／ｖ感度のばらつきを検出する手段として、以下のような手順が実施される。第１の工程Ｓ１において、ＰＬＬ回路を図１１中、記号Ｆｉｎｉで示される基準周波数に設定する。第２の工程Ｓ２において、ＰＬＬ回路の構成要素である電圧制御発振器を、基準周波数Ｆｉｎｉにおいて記号Ｖｉｎｉで示される基準電圧に調整する。第３の工程Ｓ３において、ＰＬＬ回路を図１１中、記号ｆｔｅｓｔで示される検知周波数に設定する。第４の工程Ｓ４において、ローパスフィルタの出力を所定の閾値で電圧検知し、どの閾値で動作するかで、電圧制御発振器のｆ／ｖ感度が、図１１中のｆ／ｖ感度基準特性Ａ、ｆ／ｖ感度が低い特性Ｂ、ｆ／ｖ感度が高い特性Ｃのどの感度であるか検知する。第５の工程Ｓ５において、電圧検知の結果を出力として保持する。
【０１１３】
検出結果により音声信号の増幅率と振幅制限幅を調整する手段として、第６の工程Ｓ６において、ｆ／ｖ感度が低い方へばらついた場合、音声信号の増幅率を高くするとともに、振幅制限幅を広くし、ｆ／ｖ感度が高い方へばらついた場合、増幅率を低くするとともに、振幅制限幅を狭くする。
【０１１４】
かかる調整方法によれば、図２１のｆ／ｖ感度が低い特性Ｂのように、電圧制御発振器４のｆ／ｖ感度が低い方へばらついた場合は、図２２のｆ／ｖ感度が低い特性Ｂのように、音声信号の増幅率を高くすることで、変調時の周波数偏移が低くなるのを防ぎ、図２１のｆ／ｖ感度基準特性Ａで示される所定の周波数帯域幅の最大値に設定することができる。
【０１１５】
また、図２１のｆ／ｖ感度が高い特性Ｃのように、電圧制御発振器４のｆ／ｖ感度が高い方へばらついた場合は、図２２のｆ／ｖ感度が高い特性Ｃのように、音声信号の振幅制限幅を狭くすることで、変調時の周波数偏移が高く、所定の周波数帯域幅を超えてしまうのを防ぎ、図２１のｆ／ｖ感度基準特性Ａで示される所定の周波数帯域幅の最大値に設定することができる。その結果、送信周波数帯域幅を最大限に利用して音声信号を高い送信品質で伝送しかつ、変調時の周波数偏移を所定の周波数帯域幅に収めることができる。
【０１１６】
なお、上記の説明では、音声信号の増幅率と振幅制限幅の両方を調整する方法を示したが、いずれか一方のみを調整するだけでもよい。
【産業上の利用可能性】
【０１１７】
本発明の送信信号生成装置は、電圧制御発振器のｆ／ｖ感度のばらつきによらず、送信周波数帯域幅を最大限に利用して音声信号を高い送信品質で伝送しかつ、変調時の周波数偏移を所定の送信周波数帯域幅に収めることを実現するものとして有用である。
【図面の簡単な説明】
【０１１８】
【図１】本発明の実施の形態１における送信信号生成装置のブロック図である。
【図２】本発明の実施の形態２における送信信号生成装置のブロック図である。
【図３】本発明の実施の形態３における送信信号生成装置のブロック図である。
【図４】本発明の実施の形態４における送信信号生成装置のブロック図である。
【図５】本発明の実施の形態５における送受信装置のブロック図である。
【図６】従来の送信信号生成装置のブロック図である。
【図７】プリエンファシス回路の周波数特性図である。
【図８】スプラッタフィルタの周波数特性図である。
【図９】本発明の実施の形態１における電圧検知回路の具体例の回路図である。
【図１０】本発明の実施の形態１における電圧検知回路の動作表である。
【図１１】本発明の実施の形態１における電圧制御発振器のｆ／ｖ感度を検知する特性図である。
【図１２】本発明の実施の形態１におけるデータラッチ回路の具体例の回路図である。
【図１３】本発明の実施の形態１における可変アンプの具体例の回路図である。
【図１４】本発明の実施の形態１における可変アンプの増幅率変化表である。
【図１５】本発明の実施の形態２における可変リミッタの具体例の回路図である。
【図１６】本発明の実施の形態２における可変リミッタの入出力特性図である。
【図１７】本発明の実施の形態２における可変リミッタの振幅制限幅変化表である。
【図１８】本発明の実施の形態１における可変アンプ自動調整部の詳細回路の接続図である。
【図１９】本発明の実施の形態２における可変リミッタ自動調整部の詳細回路の接続図である。
【図２０】本発明の実施の形態３における自動調整部の詳細回路の接続図である。
【図２１】ｆ／ｖ感度ばらつきによる周波数偏移の変化の説明図である。
【図２２】本発明の効果の説明図である。
【図２３】本発明の実施の形態３における自動調整部の詳細回路の動作対応表である。
【図２４】本発明の実施の形態６における処理内容を示すフローチャートである。
【符号の説明】
【０１１９】
１  音声信号
２  可変アンプ
３  リミッタ
４  電圧制御発振器
５  分周器
６  基準信号
７  位相比較器
８  ローパスフィルタ
９  電圧検知回路
１０  データラッチ回路
１１  可変アンプ制御信号生成部
１２  可変アンプ自動調整部
１３  アンプ
１４  可変リミッタ
１５  可変リミッタ制御信号生成部
１６  可変リミッタ自動調整部
１７  制御信号生成部
１８  自動調整部
１９  プリエンファシス
２０  スプラッタフィルタ
２１  マイク
２２  送信器
２３  アンテナ
２４  シリアルデコーダ
２５  ＣＰＵ
２６  コンパレータ
２７  ローパスフィルタ出力
２８  データフリップフロップ
２９  ラッチ信号
３０  オペアンプ
３２  可変アンプ出力
３２  リミッタ入力
３３  バッファ
３４  上限電圧制限回路
３５  下限電圧制限回路
３６  リミッタ出力
Ｄ１  第１コンパレータ出力
Ｄ２  第２コンパレータ出力
Ｄｎ  第ｎコンパレータ出力
ＶＲ１  第１閾値電圧源
ＶＲ２  第２閾値電圧源
ＶＲｎ  第ｎ閾値電圧源
Ｑ１  第１制御信号出力
Ｑ２  第２制御信号出力
Ｑｎ  第ｎ制御信号出力
Ｒ１  第１抵抗器
Ｒ２  第２抵抗器
Ｒ３  第３抵抗器
Ｒ４  第４抵抗器
Ｒ５  第５抵抗器
Ｒｎ＋２  第（ｎ＋２）抵抗器
ＶＨ１  上限制限電圧源
ＶＬ１  下限制限電圧源
ＳＷ１  第１スイッチ
ＳＷ２  第２スイッチ
ＳＷｎ  第ｎスイッチ
Ｓ１  第１の工程
Ｓ２  第２の工程
Ｓ３  第３の工程
Ｓ４  第４の工程
Ｓ５  第５の工程
Ｓ６  第６の工程
【図１】
2006140582.tif 000003
【図２】
2006140582.tif 000004
【図３】
2006140582.tif 000005
【図４】
2006140582.tif 000006
【図５】
2006140582.tif 000007
【図６】
2006140582.tif 000008
【図７】
2006140582.tif 000009
【図８】
2006140582.tif 000010
【図９】
2006140582.tif 000011
【図１０】
2006140582.tif 000012
【図１１】
2006140582.tif 000013
【図１２】
2006140582.tif 000014
【図１３】
2006140582.tif 000015
【図１４】
2006140582.tif 000016
【図１５】
2006140582.tif 000017
【図１６】
2006140582.tif 000018
【図１７】
2006140582.tif 000019
【図１８】
2006140582.tif 000020
【図１９】
2006140582.tif 000021
【図２０】
2006140582.tif 000022
【図２１】
2006140582.tif 000023
【図２２】
2006140582.tif 000024
【図２３】
2006140582.tif 000025
【図２４】
2006140582.tif 000026