(57)【要約】      （修正有）【課題】半導体装置のせん断強度の劣化を抑制しつつ、衝撃に対する耐性を向上させる。【解決手段】キャリア基板１１の裏面には複数のランド１２ａ、１２ａ´が形成され、ランド１２ａ´にはメッキ層１９を形成するとともに、ランド１２ａにはメッキ層１９が形成されないようにして素地が露出されたままの状態にし、突出電極１８をランド１２ａ、１２ａ´にそれぞれ接合させる。ランド１２ａの素地に突出電極１８を直接接合させた上で、メッキ層１９が形成されたランド１２ａ´に突出電極１８を接合させる。【選択図】図１
2006073954.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップが実装されたキャリア基板と、
前記半導体チップの実装面と異なる領域に配置されるようにして前記キャリア基板に形成され、接合面の素地が露出された第１のランドと、
前記半導体チップの実装面と異なる領域に配置されるようにして前記キャリア基板に形成され、接合面上にメッキ層が積層された第２のランドとを備えることを特徴とする半導体装置。
【請求項２】
前記第１のランドは、前記キャリア基板において引っ張り応力がよりかかり易い領域に配置され、前記第２のランドは、前記キャリア基板においてせん断応力がよりかかり易い領域に配置されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１のランドは、前記第２のランドが配置された領域よりも引っ張り応力がかかり易い領域に配置され、
前記第２のランドは、前記第１のランドが配置された領域よりもせん断応力がかかり易い領域に配置されていることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記第１および第２のランドに接合された突出電極と、
前記第１および第２の突出電極を介して前記キャリア基板が搭載されたマザーボードとをさらに備えることを特徴とする請求項１から３のいずれれか１項記載の半導体装置。
【請求項５】
前記第１および第２のランドの素地はＣｕ、前記メッキ層は、Ｐｄの単層構造、Ａｕの単層構造、Ｓｎの単層構造、Ｎｉ／Ａｕの積層構造、Ｐｄ／Ｎｉの積層構造またはＰｄ／Ｎｉ／Ａｕの積層構造、前記突出電極は半田ボールまたは鉛フリーボールであることを特徴とする請求項４記載の半導体装置。
【請求項６】
半導体チップの実装面と異なる領域に配置された第１および第２のランドをキャリア基板上に形成する工程と、
第１のランドをレジストで覆った状態でメッキ処理を行うことにより、前記第２のランドの接合面上にメッキ層を形成する工程と、
前記キャリア基板上に半導体チップを実装する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項７】
前記第１および第２のランドにそれぞれ接合された突出電極を介し、前記半導体チップが実装されたキャリア基板をマザーボード上に搭載する工程をさらに備えることを特徴とする請求項６記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置および半導体装置の製造方法に関し、特に、チップサイズパッケージ（ＣＳＰ）またはボールグリッドアレイ（ＢＧＡ）などに適用して好適なものである。
【背景技術】
【０００２】
従来の半導体装置では、半導体パッケージの小型化を図るために、チップサイズパッケージまたはボールグリッドアレイを用いる方法がある。これらのチップサイズパッケージまたはボールグリッドアレイでは、半導体チップが実装されたキャリア基板を用いることにより、半導体パッケージを構成することができる。ここで、半導体チップが実装されたキャリア基板をマザーボード上に搭載する場合、半田ボールまたは鉛フリーボールを用いることにより、キャリア基板とマザーボードとの接合が行われる。そして、半田ボールまたは鉛フリーボールをキャリア基板およびマザーボードに接合させるために、キャリア基板およびマザーボードにランドが形成されている。
【０００３】
ここで、ランドの素材としては銅が一般的に用いられる。そして、温度サイクル耐性およびボールシェア強度を確保するために、ニッケルおよび金メッキをランドの素地上に施すことが行われている。
また、近年では、携帯電話などの小型化、高性能化および高機能化に対応して、チップサイズパッケージまたはボールグリッドアレイなどの半導体パッケージが携帯電話に搭載されるようになっている。このため、製品落下時の衝撃に対する耐性を向上させるため、ニッケルおよび金メッキをランドの素地上に施すことなく、半田ボールまたは鉛フリーボールを銅の素地上に直接接合させることが行われている。
【０００４】
また、例えば、特許文献１には、温度サイクル時に半田ボールにクラックが発生することを防止するため、ソルダーレジスト層の開口部の端部の形状をテーパ状に形成する方法が開示されている。
【特許文献１】特開平１０−３４０９７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、半田ボールまたは鉛フリーボールを銅の素地上に直接接合させると、製品落下時の衝撃に対する耐性は向上するものの、せん断強度（横方向の強度）、温度サイクル耐性およびボールシェア強度が劣化するという問題があった。
一方、ニッケルおよび金メッキをランドに施すと、せん断強度、温度サイクル耐性およびボールシェア強度は確保することができるが、（Ｃｕ，Ｎｉ）6Ｓｎ5という合金の引き剥がし方向の強度が弱いため、製品落下時の衝撃に対する耐性が劣化するという問題があった。
【０００６】
そこで、本発明の目的は、せん断強度の劣化を抑制しつつ、衝撃に対する耐性を向上させることが可能な半導体装置および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、半導体チップが実装されたキャリア基板と、前記半導体チップの実装面と異なる領域に配置されるようにして前記キャリア基板に形成され、接合面の素地が露出された第１のランドと、前記半導体チップの実装面と異なる領域に配置されるようにして前記キャリア基板に形成され、接合面上にメッキ層が積層された第２のランドとを備えることを特徴とする。
【０００８】
これにより、第１のランドを第１の突出電極に接合させることで、引き剥がし方向の強度を確保することが可能となるとともに、第２のランドを第２の突出電極に接合させることで、せん断強度を確保することが可能となる。このため、せん断強度の劣化を抑制しつつ、引き剥がし方向の強度を確保することが可能となり、温度サイクル耐性およびボールシェア強度を確保することが可能となるとともに、衝撃に対する耐性を向上させることができる。
【０００９】
また、本発明の一態様に係る半導体装置によれば、前記第１のランドは、前記キャリア基板において引っ張り応力がよりかかり易い領域に配置され、前記第２のランドは、前記キャリア基板においてせん断応力がよりかかり易い領域に配置されていることを特徴とする。
これにより、引っ張り応力がかかり易い領域では、引っ張り応力に対する耐性を向上させることが可能となるとともに、せん断応力がかかり易い領域では、せん断応力に対する耐性を向上させることが可能となる。このため、せん断強度の劣化を抑制しつつ、衝撃に対する耐性を向上させることが可能となる。
【００１０】
また、本発明の一態様に係る半導体装置によれば、前記第１のランドは、前記第２のランドが配置された領域よりも引っ張り応力がかかり易い領域に配置され、前記第２のランドは、前記第１のランドが配置された領域よりもせん断応力がかかり易い領域に配置されていることを特徴とする。
これにより、引っ張り応力がかかり易い領域では、引っ張り応力に対する耐性を向上させることが可能となるとともに、せん断応力がかかり易い領域では、せん断応力に対する耐性を向上させることが可能となる。このため、せん断強度の劣化を抑制しつつ、衝撃に対する耐性を向上させることが可能となる。
【００１１】
また、本発明の一態様に係る半導体装置によれば、前記第１および第２のランドに接合された突出電極と、前記第１および第２の突出電極を介して前記キャリア基板が搭載されたマザーボードとをさらに備えることを特徴とする。
これにより、半導体パッケージの実装面積を低減することを可能としつつ、せん断強度および衝撃に対する耐性を確保することができ、携帯電話などの携帯機器の小型化、高性能化および高機能化を図ることができる。
【００１２】
また、本発明の一態様に係る半導体装置によれば、前記第１および第２のランドの素地はＣｕ、前記メッキ層は、Ｐｄの単層構造、Ａｕの単層構造、Ｓｎの単層構造、Ｎｉ／Ａｕの積層構造、Ｐｄ／Ｎｉの積層構造またはＰｄ／Ｎｉ／Ａｕの積層構造、前記突出電極は半田ボールまたは鉛フリーボールであることを特徴とする。
これにより、半田ボールまたは鉛フリーボールをメッキ層に安定して接合させることが可能となり、メッキ層との間の接合部分にてせん断強度を確保することが可能となるとともに、半田ボールまたは鉛フリーボールを銅の素地上にも直接接合させることが可能となり、製品落下時の衝撃に対する耐性を向上させることが可能となる。
【００１３】
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体チップの実装面と異なる領域に配置された第１および第２のランドをキャリア基板上に形成する工程と、第１のランドをレジストで覆った状態でメッキ処理を行うことにより、前記第２のランドの接合面上にメッキ層を形成する工程と、前記キャリア基板上に半導体チップを実装する工程とを備えることを特徴とする。
【００１４】
これにより、第２のランドの接合面上にメッキ層を選択的に形成することが可能となり、第１のランドの素地上に第１の突出電極を接合させた上で、メッキ層が設けられた第２のランドに第２の突出電極を接合させることが可能となる。このため、半導体パケージの小型化を図りつつ、せん断強度の劣化を抑制することが可能となるとともに、衝撃に対する耐性を向上させることが可能となる。
【００１５】
また、本発明の一態様に係る半導体装置の製造方法によれば、前記第１および第２のランドにそれぞれ接合された突出電極を介し、前記半導体チップが実装されたキャリア基板をマザーボード上に搭載する工程をさらに備えることを特徴とする。
これにより、半導体パッケージの実装面積を低減することを可能としつつ、せん断強度および衝撃に対する耐性を確保することができ、携帯電話などの携帯機器の小型化、高性能化および高機能化を図ることができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１は、本発明の一実施形態に係る半導体装置の概略構成を示す断面図である。
図１において、キャリア基板１１の表面には導電パターン１２ｃが形成されるとともに、キャリア基板１１の裏面には複数のランド１２ａ、１２ａ´が形成されている。ここで、ランド１２ａ´にはメッキ層１９を形成するとともに、ランド１２ａにはメッキ層１９が形成されないようにして素地が露出されたままの状態にすることができる。なお、メッキ層１９としては、例えば、Ｐｄの単層構造、Ａｕの単層構造、Ｓｎの単層構造、Ｎｉ／Ａｕの積層構造、Ｐｄ／Ｎｉの積層構造またはＰｄ／Ｎｉ／Ａｕの積層構造を用いることができる。
【００１７】
また、キャリア基板１１内には内部配線１２ｂが形成され、導電パターン１２ｃとランド１２ａ、１２ａ´とは内部配線１２ｂを介して接続されている。また、キャリア基板１１上には、ランド１２ａ、１２ａ´の周囲を被覆するソルダーレジスト層１３が形成されている。そして、キャリア基板１１上には、接着層１５を介し半導体チップ１４がフェースアップ実装されている。ここで、半導体チップ１４には、パッド電極１４ａが設けられ、パッド電極１４ａは、ボンディングワイヤ１６を介して導電パターン１２ｃに接続されている。また、キャリア基板１１上に実装された半導体チップ１４は封止樹脂１７で封止されている。なお、封止樹脂１７で半導体チップ１４を封止する場合、例えば、エポキシ樹脂などの熱硬化性樹脂を用いたモールド成形などを用いることができる。
【００１８】
また、キャリア基板１１の裏面に設けられたランド１２ａ、１２ａ´上には、キャリア基板１１をマザーボード１上に実装するための突出電極１８、１８´がそれぞれ設けられている。そして、マザーボード１上に設けられたランド２に突出電極１８、１８´をそれぞれ接合させることにより、キャリア基板１１がマザーボード１上に実装されている。
なお、キャリア基板１１としては、例えば、両面基板、多層配線基板、ビルドアップ基板、テープ基板またはフィルム基板などを用いることができ、キャリア基板１１の材質としては、例えば、ポリイミド樹脂、ガラスエポキシ樹脂、ＢＴレジン、アラミドとエポキシのコンポジットまたはセラミックなどを用いることができる。また、導電パターン１２ｃおよびランド２、１２ａ、１２ａ´の素材としては、例えば、Ｃｕを用いることができる。また、突出電極１８としては、例えば、半田ボールや鉛フリーボールの他、Ａｕバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプなどを用いることができ、ボンディングワイヤ１６としては、例えば、ＡｕワイヤやＡｌワイヤなどを用いることができる。また、接着層１５としては、例えば、Ａｇペーストなどを用いることができる。鉛フリーボールとしては、Ｓｎ−Ａｇ−Ｃｕの合金や、Ｓｎ−Ａｇ−Ｃｕ−Ｂｉの合金を用いてもよい。
【００１９】
また、半導体チップ１４をキャリア基板１１上にフェースアップ実装する方法の他、半導体チップ１４をキャリア基板１１上にフリップチップ実装するようにしてもよい。例えば、半導体チップ１４をキャリア基板１１上にフリップチップ実装する場合、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）、ＮＣＦ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）接合、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）接合、ＮＣＰ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）接合などの圧接接合を用いるようにしてもよく、半田接合や合金接合などの金属接合を用いるようにしてもよい。
【００２０】
そして、突出電極１８、１８´をランド１２ａ、１２ａ´にそれぞれ接合させることにより、ランド１２ａの素地に突出電極１８を直接接合させた上で、メッキ層１９が形成されたランド１２ａ´に突出電極１８´を接合させることができる。
ここで、ランド１２ａの素地としてＣｕを用いることにより、Ｎｉ／Ａｕなどのメッキ層１９をランド１２ａに施した場合に比べて、引き剥がし方向の強度を確保することが可能となり、衝撃に対する耐性を向上させることができる。また、ランド１２ａ´にメッキ層１９を形成することにより、メッキ層１９がない場合に比べて、せん断強度を向上させることができる。このため、ランド１２ａを突出電極１８に接合させることで、引き剥がし方向の強度を確保することが可能となるとともに、ランド１２ａ´を突出電極１８´に接合させることで、せん断強度を確保することが可能となる。この結果、せん断強度の劣化を抑制しつつ、引き剥がし方向の強度を確保することが可能となり、温度サイクル耐性およびボールシェア強度を確保することが可能となるとともに、衝撃に対する耐性を向上させることができる。
【００２１】
なお、Ｃｕを素地とするランド１２ａに半田ボールや鉛フリーボールを接合させる場合、ＣｕＯＳＰなどの有機皮膜をランド１２ａ上に形成するようにしてもよい。また、マザーボード１上に設けられたランド２に突出電極１８を接合させる場合、ランド２の素地に突出電極１８を直接接合させるようにしてもよい。あるいは、マザーボード１上に設けられたランド２についても、メッキが施されたランドとメッキが施されていないランドとを設けるようにしてもよい。
【００２２】
また、ランド１２ａは、キャリア基板１１に引っ張り応力がかかり易い領域に配置し、ランド１２ａ´は、キャリア基板１１にせん断応力がかかり易い領域に配置することが好ましい。特に、ランド１２ａは、ランド１２ａ´が設けられた領域よりも引っ張り応力がかかり易い領域に配置し、ランド１２ａ´は、ランド１２ａが設けられた領域よりもせん断応力がかかり易い領域に配置することがより好ましい。
【００２３】
図２は、本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
図２（ａ）において、キャリア基板１１の両面に銅箔１２、１２´をそれぞれ貼り付ける。そして、図２（ｂ）に示すように、銅箔１２、１２´をそれぞれパターニングすることにより、キャリア基板１１上に導電パターン１２ｃを形成するとともに、キャリア基板１１の裏面にランド１２ａ、１２ａ´を形成する。
【００２４】
なお、キャリア基板１１上に導電パターン１２ｃを形成する場合、フォトリソグラフィー技術を用いることにより、導電パターン１２ｃの形状に対応した第１のフォトレジストを銅箔１２上に形成する。そして、第１のフォトレジストをマスクとして銅箔１２をエッチングすることにより、キャリア基板１１上に導電パターン１２ｃを形成することができる。また、キャリア基板１１の裏面にランド１２ａ、１２ａ´を形成する場合、フォトリソグラフィー技術を用いることにより、ランド１２ａ、１２ａ´の形状に対応した第２のフォトレジストを銅箔１２´上に形成する。そして、第２のフォトレジストをマスクとして銅箔１２´をエッチングすることにより、キャリア基板１１の裏面にランド１２ａ、１２ａ´を形成することができる。
【００２５】
ここで、導電パターン１２ｃ上には、例えば、Ｎｉ／Ａｕの積層構造からなるメッキ層を形成するようにしてもよい。なお、ランド１２ａの厚みは、例えば、１０〜３０μｍ程度、ランド１２ａの径は、例えば、３００〜４００μｍ程度とすることができる。
次に、図２（ｃ）に示すように、キャリア基板１１を貫通させる開口部を形成し、導電性材料を開口部内に埋め込むことにより、キャリア基板１１に内部配線１２ｂを形成する。なお、開口部内に埋め込む導電性材料としては、例えば、Ｃｕペーストなどを用いることができる。
【００２６】
次に、図２（ｄ）に示すように、ランド１２ａの周囲を被覆するソルダーレジスト層１３をキャリア基板１１上に形成する。なお、キャリア基板１１上にソルダーレジスト層１３を形成する場合、ランド１２ａ、１２ａ´上を覆うように構成されたマスクを介して、キャリア基板１上に絶縁性樹脂を塗布することができる。
次に、図２（ｅ）に示すように、導電パターン１２ｃを覆うマスキングテープＭをキャリア基板１１上に貼り付ける。また、フォトリソグラフィー技術を用いることにより、ランド１２ａの接合面を覆うとともに、ランド１２ａ´の接合面を露出させるレジストパターンＲをキャリア基板１１の裏面に形成する。そして、レジストパターンＲが形成されたキャリア基板１１のメッキ処理を行うことにより、図２（ｆ）に示すように、ランド１２ａ´上にメッキ層１９を選択的に形成する。なお、導電パターン１２ｃにメッキ層を形成する場合、マスキングテープＭをキャリア基板１１上に貼り付けることなく、キャリア基板１１のメッキ処理を行うようにしてもよい。そして、ランド１２ａ´上にメッキ層１９が選択的に形成されると、レジストパターンＲおよびマスキングテープＭをキャリア基板１１から除去する。
【００２７】
次に、図２（ｇ）に示すように、接着層１５を介し半導体チップ１４をキャリア基板１１上に実装する。そして、ボンディングワイヤ１６を介してパッド電極１４ａと導電パターン１２ｃとを接続した後、封止樹脂１７にて半導体チップ１４を封止する。そして、図１に示すように、突出電極１８をランド２、１２ａに接合させるとともに、突出電極１８´をランド２、１２ａ´に接合させることにより、キャリア基板１１をマザーボード１上に実装する。
【００２８】
図３は、本発明の実施形態に係るメッキ層が形成されたランドの配置方法を示す平面図である。
図３（ａ）において、キャリア基板２１上には、素地が露出されたランド２２と接合面にメッキが施されたランド２３とが交互に配置されている。これにより、せん断強度が劣るランド２２をせん断強度が優れるランド２３で取り囲むことが可能となるとともに、引き剥がし方向の強度が劣るランド２３を引き剥がし方向の強度が優れるランド２２で取り囲むことが可能となる。この結果、せん断強度が劣るランド２２の接合部分を、せん断強度が優れるランド２３の接合部分で支えることが可能となるとともに、引き剥がし方向の強度が劣るランド２３の接合部分を、引き剥がし方向の強度が優れるランド２２の接合部分で支えることが可能となり、半導体パケージの小型化を図りつつ、せん断強度の劣化を抑制することが可能となるとともに、衝撃に対する耐性を向上させることが可能となる。
【００２９】
なお、図３（ｂ）に示すように、メッキが施されたランド３３をキャリア基板３１上に配置するとともに、素地が露出されたランド３２をキャリア基板３１の四隅に配置するようにしてもよい。
また、図３（ｃ）に示すように、メッキが施されたランド４３をキャリア基板４１の内側に配置するとともに、素地が露出されたランド４２をキャリア基板４１の外周部に配置するようにしてもよい。
【００３０】
また、図３（ｄ）に示すように、メッキが施されたランド５３をキャリア基板５１に配置するとともに、素地が露出されたランド５２をキャリア基板５１の対角線上に配置するようにしてもよい。
【図面の簡単な説明】
【００３１】
【図１】本発明の一実施形態に係る半導体装置の概略構成を示す断面図。
【図２】本発明の一実施形態に係る半導体装置の製造方法を示す断面図。
【図３】メッキ層が形成されたランドの配置方法を示す平面図。
【符号の説明】
【００３２】
１  マザーボード、２、１２ａ、１２ａ´、２２、３２、４２、５２、２３、３３、４３、５３  ランド、１１、２１、３２、４１、５１  キャリア基板、１２ｂ  内部配線、１２ｃ  導電パターン、１２、１２´  銅箔、１３  ソルダーレジスト層、１４  半導体チップ、１４ａ  パッド電極、１５  接着層、１６  ボンディングワイヤ、１７  封止樹脂、１８、１８´  突出電極、１９  メッキ層
【図１】
2006073954.tif 000003
【図２】
2006073954.tif 000004
【図３】
2006073954.tif 000005