(57)【要約】【課題】処理する画像データの形式に応じて簡便な構成で効率的なメモリアクセスを実行することができる画像形成コントローラ装置を提供すること。【解決手段】画像形成コントローラ装置において、メモリ素子と、メモリコントローラと、メモリアクセスコマンドの発行を要求する１つ又は複数のＤＭＡコントローラと、画像データがメモリ素子上に点順次形式で格納されるか線順次形式で格納されるかを判断する画像データ形式判断手段と、前記画像データ形式判断手段により画像データが前記メモリ素子上に点順次形式で格納されると判断された場合は前記メモリコントローラが前記メモリ素子に対して前記第１のメモリアクセスコマンドを発行し、画像データが線順次形式で格納されると判断された場合は前記メモリコントローラがメモリ素子に前記第２のメモリアクセスコマンドを発行するように制御するメモリアクセス制御手段とを備える。【選択図】図１
2006142490.tif 000002
【特許請求の範囲】
【請求項１】
入力画像データに画像処理を施し画像形成データを生成して出力する画像形成コントローラ装置において、
画像データを記憶するメモリ素子と、
前記メモリ素子に対して第１のメモリアクセスコマンド及び第２のメモリアクセスコマンドの少なくとも２つのメモリアクセスコマンドを発行可能なメモリコントローラと、
前記メモリコントローラに対してメモリアクセスコマンドの発行を要求する１つ又は複数のＤＭＡコントローラと、
画像データがメモリ素子上に点順次形式で格納されるか線順次形式で格納されるかを判断する画像データ形式判断手段と、
前記ＤＭＡコントローラが前記メモリコントローラに対してメモリアクセスコマンドの発行を要求した際に、前記画像データ形式判断手段により画像データが前記メモリ素子上に点順次形式で格納されると判断された場合は前記メモリコントローラが前記メモリ素子に対して前記第１のメモリアクセスコマンドを発行し、画像データが線順次形式で格納されると判断された場合は前記メモリコントローラがメモリ素子に前記第２のメモリアクセスコマンドを発行するように制御するメモリアクセス制御手段と
を備えたことを特徴とする画像形成コントローラ装置。
【請求項２】
前記複数のＤＭＡコントローラのうち予め指定した１つ又は複数のＤＭＡコントローラのメモリアクセス要求に対して前記メモリアクセス制御手段による制御を行い、前記指定したＤＭＡコントローラ以外のＤＭＡコントローラのメモリアクセス要求に対しては前記メモリコントローラが前記第１のメモリアクセスコマンド又は前記第２のメモリアクセスコマンドの何れか一方のみを発行することを特徴とする請求項１記載の画像形成コントローラ装置。
【請求項３】
前記第１のメモリアクセスコマンド及び前記第２のメモリアクセスコマンドは、前記メモリ素子に格納されたデータを読み出すメモリリードコマンドであることを特徴とする請求項１又は２記載の画像形成コントローラ装置。
【請求項４】
前記第１のメモリアクセスコマンド及び前記第２のメモリアクセスコマンドは、前記メモリ素子にデータを書き込むメモリライトコマンドであることを特徴とする請求項１又は２記載の画像形成コントローラ装置。
【請求項５】
行アドレスと列アドレスの組によってアクセス対象となる記憶要素を特定し、入力されるクロック信号に同期してコマンドの入力及びデータの入出力を行う同期ＤＲＡＭを制御する機能を前記メモリコントローラが有することを特徴とする請求項１〜４の何れか１項記載の画像形成コントローラ装置。
【請求項６】
前記第１のメモリアクセスコマンドは、同期ＤＲＡＭのオートプリチャージなしリードを指示するＲＥＡＤコマンドであり、前記第２のメモリアクセスコマンドは、同期ＤＲＡＭのオートプリチャージ付きリードを指示するＲＥＡＤＡコマンドであることを特徴とする請求項５記載の画像形成コントローラ装置。
【請求項７】
前記第１のメモリアクセスコマンドは、同期ＤＲＡＭのオートプリチャージなしライトを指示するＷＲＩＴＥコマンドであり、前記第２のメモリアクセスコマンドは、同期ＤＲＡＭのオートプリチャージ付きライトを指示するＷＲＩＴＥＡコマンドであることを特徴とする請求項５記載の画像形成コントローラ装置。
【請求項８】
前記ＤＭＡコントローラは、メモリコントローラに対するメモリアクセスコマンドの発行要求とともに、それぞれの前記ＤＭＡコントローラに固有のマスタＩＤを発行することを特徴とする請求項１〜７の何れか１項記載の画像形成コントローラ装置。
【請求項９】
１つ又は複数の前記ＤＭＡコントローラにおいて、前記メモリ素子に点順次形式で画像データが格納される場合に発行する前記マスタＩＤと前記メモリ素子に線順次形式で画像データが格納される場合に発行するマスタＩＤとが異なることを特徴とする請求項８記載の画像形成コントローラ装置。
【請求項１０】
前記画像データ形式判断手段は、前記ＤＭＡコントローラがメモリアクセスコマンドの発行要求とともに発行するマスタＩＤによって画像データが点順次形式で格納されるか線順次形式で格納されるかを判断することを特徴とする請求項９記載の画像形成コントローラ装置。
【請求項１１】
画像データがメモリ素子に格納される形式を表す画像データ形式情報を格納するレジスタを備えたことを特徴とする請求項１〜１０の何れか１項記載の画像形成コントローラ装置。
【請求項１２】
前記画像データ形式判断手段は、前記レジスタに格納された画像データ形式情報によって画像データが点順次形式で格納されるか線順次形式で格納されるかを判断することを特徴とする請求項１１記載の画像形成コントローラ装置。
【請求項１３】
画像形成コントローラ装置と、前記画像形成コントローラ装置が出力する画像形成データに基づき印刷を行う画像形成エンジンとを有するプリンタ装置において、
前記画像形成コントローラ装置が、画像データを記憶するメモリ素子と、前記メモリ素子に対して第１のメモリアクセスコマンド及び第２のメモリアクセスコマンドの少なくとも２つのメモリアクセスコマンドを発行可能なメモリコントローラと、前記メモリコントローラに対してメモリアクセスコマンドの発行を要求する１つ又は複数のＤＭＡコントローラと、画像データがメモリ素子上に点順次形式で格納されるか線順次形式で格納されるかを判断する画像データ形式判断手段と、前記ＤＭＡコントローラが前記メモリコントローラに対してメモリアクセスコマンドの発行を要求した際に、前記画像データ形式判断手段により画像データが前記メモリ素子上に点順次形式で格納されると判断された場合は前記メモリコントローラが前記メモリ素子に対して前記第１のメモリアクセスコマンドを発行し、画像データが線順次形式で格納されると判断された場合は前記メモリコントローラが前記第２のメモリアクセスコマンドを発行するように制御するメモリアクセス制御手段とを備えたことを特徴とするプリンタ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成エンジンと接続して画像形成装置を構成可能な画像形成コントローラ装置及び該画像形成コントローラ装置と画像形成エンジンから構成されるプリンタ装置に関し、特に画像データをメモリ素子上に格納する際の格納形式に応じて適切にメモリアクセスを行うことが可能な画像形成コントローラ装置及びプリンタ装置に関する。
【背景技術】
【０００２】
情報通信技術の急速な発達に伴い、パーソナルコンピュータ等の情報機器がオフィス用途及び家庭用途共に広く普及している。又、こうした機器の普及によって、出力装置としてのプリンタ装置の需要も益々増大してきている。特に近年は、複数色の微小なインク液滴を吐出して記録媒体上に画像を形成するインクジェットプリンタ装置の高機能化が進み、カラー写真のような高精細なカラー画像を出力可能なプリンタ装置や、Ａ０幅やＢ０幅の大型の記録媒体に出力可能なプリンタ装置が開発されている。
【０００３】
こうしたプリンタ装置は、画像処理を行う画像形成コントローラ装置と印刷処理を行う画像形成エンジン（プリンタエンジン、印刷機構）によって構成される。画像形成コントローラ装置は、接続されたパーソナルコンピュータ等のホスト装置から印刷用の画像データを受信し、受信したデータを画像形成エンジンで印刷可能な構成のデータ形式に変換するための画像処理を行い、変換後のデータを画像形成エンジンへ送出して印刷を行っている。このとき、ホスト装置から受信した画像データや、画像処理後の出力データは、画像形成コントローラ装置内のメモリ素子に一時的に記憶されている。
【０００４】
メモリ素子に記憶されるこれらのデータは、印刷画像の高精細化や出力用紙サイズの大型化によって、そのデータ容量が従前に比べて増大しているとともに、画像形成エンジンの高機能化によってより高速なメモリアクセスが必要になってきている。こうした要求から、画像形成コントローラ装置に搭載するメモリ素子としては、クロック信号に同期してデータの入出力を行う同期ＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ  ＤＲＡＭ；ＳＤＲＡＭ）が広く使用されている。
【０００５】
同期ＤＲＡＭは、図１０に示すように多数の記憶要素が二次元格子状に配置され、外部から入力される行アドレス及び列アドレスの組によってアクセス対象となる記憶要素が特定される。図１０では網掛けを施して示した記憶要素が特定される様子を表している。
【０００６】
同期ＤＲＡＭへのデータの入出力は、以下に示すコマンドを発行することによって行う。同期ＤＲＡＭには、（Ａ）列アドレスを指定して活性化するＡＣＴＩＶＥコマンド、（Ｂ）行アドレスの指定とデータの出力を指示するＲＥＡＤコマンド、（Ｃ）行アドレスの指定とデータの格納を指示するＷＲＩＴＥコマンド、（Ｄ）非活性化（プリチャージ）を行うＰＲＥコマンド、（Ｅ）行アドレスの指定とデータの出力及びデータの出力後に自動的にプリチャージを行うＲＥＡＤＡコマンド、（Ｆ）行アドレスの指定とデータの格納及びデータの格納後に自動的にプリチャージを行うＷＲＩＴＥＡコマンド等のコマンドがある。この他、同期ＤＲＡＭにはリフレッシュを指示するＲＥＦＲＥＳＨコマンド等がある。
【０００７】
同期ＤＲＡＭからのデータの読み出しは、（１）ＡＣＴＩＶＥコマンドによって列アドレスを指定し、（２）ＲＥＡＤコマンドによって行アドレスを指定してデータを出力させることにより実現できる。又、同期ＤＲＡＭへのデータの書き込みは、（１）ＡＣＴＩＶＥコマンド（列アドレスの指定）、（２）ＷＲＩＴＥコマンド（行アドレスの指定とデータの入力）により実現できる。このとき、図１０で斜線を施して示した記憶要素のように、同一の列アドレスに対応する記憶要素へ続けてアクセスする場合は、２番目以降の読み出し又は書き込みでは、（１）のＡＣＴＩＶＥコマンドを省略し、直前のＲＥＡＤコマンド又はＷＲＩＴＥコマンドに続けて次のＲＥＡＤコマンドまたはＷＲＩＴＥコマンドを発行することが可能である。従って、同期ＤＲＡＭでは同一の列アドレス上の記憶要素に連続アクセスする場合、高速なメモリアクセスが可能であるという特徴がある。
【０００８】
一方、直前のメモリアクセスとは異なる列アドレス上の記憶要素へアクセスする場合は、一旦ＰＲＥコマンドを発行して非活性化した後、ＡＣＴＩＶＥコマンドを発行して当該列アドレスを活性化し、ＲＥＡＤ又はＷＲＩＴＥを実行することになる。即ち、上述の（１）及び（２）に続けて、（３）ＰＲＥコマンドによって非活性化を指示し、（４）ＡＣＴＩＶＥコマンドによって異なる列アドレスを指定し、（５）ＲＥＡＤコマンド又はＷＲＩＴＥコマンドによってデータのリード又はライトを行う。
【０００９】
従って、異なる列アドレスに連続してアクセスする場合にＲＥＡＤコマンド及びＷＲＩＴＥコマンド使用すると、図１１（ａ）に示すコマンド列を発行することが必要になる。このようなメモリアクセスの場合には、自動的にプリチャージを行うＲＥＡＤＡコマンド及びＷＲＩＴＥＡコマンドを使用すると、図１１（ｂ）に示すコマンド列を発行することで同じアクセスを実現できることになる。即ち、ＰＲＥコマンドの発行を省略できるので、ＲＥＡＤコマンド及びＷＲＩＴＥコマンドを使った場合に比べてアクセス速度の向上を実現することができる。
【００１０】
画像形成コントローラ装置が扱う画像データは、例えばシアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）の４つの色要素のデータが図１２に示すように線順次形式で同期ＤＲＡＭ上に格納される。このとき、画像処理を行うためにメモリからデータを読み出す場合や、画像形成エンジンにデータを転送するためにデータを読み出す場合、或は画像処理を行った出力データをメモリに書き込む場合には、図１２中に符した記号［１］、［２］、［３］、…の順にアクセスされることになるから、前述したメモリアクセス方法のうち、後者のＲＥＡＤＡコマンド及びＷＲＩＴＥＡコマンドによるアクセスを行う方が効率的であることが一般に知られている。
【００１１】
メモリアクセスを高速化する技術として、特許文献１においては、ＣＰＵとＳＤＲＡＭとの間に設けた中間バッファにＳＤＲＡＭから読み出したデータを保持する構成とし、ＣＰＵからのリード要求に対してバッファが保持しているデータを供給することで高速にリードデータを供給することができる画像処理装置が開示されている。
【００１２】
又、特許文献２においては、ＤＲＡＭへアクセスするためのアクセスコマンドを複数保持する構成とし、異なるバンクアドレスへのアクセスコマンドが連続するようにアクセスコマンドの並べ替えを行ってＤＲＡＭのアクセスを高速化してメモリアクセス時間を短縮することができるメモリアクセスシステムが開示されている。
【００１３】
【特許文献１】特開２００１−２５６１０６号公報
【特許文献２】特開平７−２３０３６６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上述したＲＥＡＤＡコマンド及びＷＲＩＴＥＡコマンドによるメモリアクセスを行う画像形成コントローラ装置では、メモリ素子から画像データを読み出す場合やメモリ素子に画像データを書き込む際に、メモリ素子に格納される画像データの形式によっては非効率なメモリアクセスになるといった問題があった。
【００１５】
例えば、点順次形式で画像データがメモリ素子上に格納される場合、画像データはメモリ素子上に図１３に示すように格納される。この場合、画像データの読み出しや書き込みは、同一の列アドレス上の記憶要素への連続アクセスであるから、ＲＥＡＤＡコマンド及びＷＲＩＴＥＡコマンドによるメモリアクセスは、ＰＲＥコマンドを実行しないでＲＥＡＤコマンド及びＷＲＩＴＥコマンドを連続的に行う場合よりもメモリアクセスに掛かる時間が増大することになる。
【００１６】
又、このような問題は前記特許文献１，２によっても解決されるものではない。
【００１７】
そこで、本発明は上記従来例の問題に鑑みてなされたもので、メモリ素子上に格納された画像データの形式を判別し、画像データが点順次形式で格納される場合はメモリ素子である同期ＤＲＡＭに対してＲＥＡＤコマンド及びＷＲＩＴＥコマンドによるメモリアクセスを行い、画像データが線順次形式で格納される場合は同期ＤＲＡＭに対してＲＥＡＤＡコマンド及びＷＲＩＴＥＡコマンドによってメモリアクセスを行うことにより、処理する画像データの形式に応じて簡便な構成で効率的なメモリアクセスを実行することができる画像形成コントローラ装置及びプリンタ装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記目的を達成するために、本発明は、入力画像データに画像処理を施し画像形成データを生成して出力する画像形成コントローラ装置において、
画像データを記憶するメモリ素子と、
前記メモリ素子に対して第１のメモリアクセスコマンド及び第２のメモリアクセスコマンドの少なくとも２つのメモリアクセスコマンドを発行可能なメモリコントローラと、
前記メモリコントローラに対してメモリアクセスコマンドの発行を要求する１つ又は複数のＤＭＡコントローラと、
画像データがメモリ素子上に点順次形式で格納されるか線順次形式で格納されるかを判断する画像データ形式判断手段と、
前記ＤＭＡコントローラが前記メモリコントローラに対してメモリアクセスコマンドの発行を要求した際に、前記画像データ形式判断手段により画像データが前記メモリ素子上に点順次形式で格納されると判断された場合は前記メモリコントローラが前記メモリ素子に対して前記第１のメモリアクセスコマンドを発行し、画像データが線順次形式で格納されると判断された場合は前記メモリコントローラがメモリ素子に前記第２のメモリアクセスコマンドを発行するように制御するメモリアクセス制御手段と
を備えたことを特徴とする。
【００１９】
又、本発明は、画像形成コントローラ装置と、前記画像形成コントローラ装置が出力する画像形成データに基づき印刷を行う画像形成エンジンとを有するプリンタ装置において、前記画像形成コントローラ装置が、画像データを記憶するメモリ素子と、前記メモリ素子に対して第１のメモリアクセスコマンド及び第２のメモリアクセスコマンドの少なくとも２つのメモリアクセスコマンドを発行可能なメモリコントローラと、前記メモリコントローラに対してメモリアクセスコマンドの発行を要求する１つ又は複数のＤＭＡコントローラと、画像データがメモリ素子上に点順次形式で格納されるか線順次形式で格納されるかを判断する画像データ形式判断手段と、前記ＤＭＡコントローラが前記メモリコントローラに対してメモリアクセスコマンドの発行を要求した際に、前記画像データ形式判断手段により画像データが前記メモリ素子上に点順次形式で格納されると判断された場合は前記メモリコントローラが前記メモリ素子に対して前記第１のメモリアクセスコマンドを発行し、画像データが線順次形式で格納されると判断された場合は前記メモリコントローラが前記第２のメモリアクセスコマンドを発行するように制御するメモリアクセス制御手段とを備えたことを特徴とする。
【発明の効果】
【００２０】
本発明によれば、処理する画像データが点順次形式でメモリに格納される場合は同期ＤＲＡＭに対してＲＥＡＤコマンド及びＷＲＩＴＥコマンドによってアクセスを行い、画像データが線順次形式でメモリに格納される場合は同期ＤＲＡＭに対してＲＥＡＤＡコマンド及びＷＲＩＴＥＡコマンドによってアクセスを行うことで、画像データのフォーマットに応じた効率的なメモリアクセスを行うことが可能になる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明をプリンタ装置の画像形成コントローラ装置に適用した場合の好適な実施の形態について図面を参照して説明する。
【００２２】
図１は本実施の形態に係る画像形成コントローラ装置の構成を示すブロック図である。画像形成コントローラ装置は、パーソナルコンピュータ等のホスト装置から印刷用のデータを受信し、受信したデータをプリンタエンジンで印刷可能な構成のデータに変換して出力する機能を提供する。
【００２３】
図中の符号１００は画像形成コントローラ装置であり、ＣＰＵ１０１、画像処理部１０２、プリンタエンジンインターフェース部１０３、通信インターフェース部１０４、拡張バス回路部１０５、メモリコントローラ１０６を備えており、これらの各ブロックはそれぞれバスライン１０８ａ〜１０８ｆを介してシステムバスブリッジ１０７に接続されている。本実施の形態では、これらのブロックはシステムＬＳＩとして１つのパッケージに封止された画像形成コントローラＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）１０９として実現されている。
【００２４】
又、画像形成コントローラ装置１００は、画像形成コントローラＡＳＩＣ１０９の他、機能拡張ユニットを接続する拡張スロット１１０及びＲＡＭ部１１２を備えている。
【００２５】
この他、画像形成コントローラ装置１００は、図示しないＲＯＭ部、操作部、表示部等から構成される。
【００２６】
ＣＰＵ１０１は、画像形成コントローラ装置１００全体の制御を司るもので、図示しないＲＯＭ部又はＲＡＭ部１１２に格納された制御手順（プログラム）を順次読み出し実行することによって、ホスト装置との通信のための通信インターフェース部１０４の制御や通信プロトコルの解釈、ホスト装置から受信した画像データをプリンタエンジンで印刷可能な構成のデータに変換するための画像処理部１０２の制御、画像処理部１０２で生成された画像形成データをプリンタエンジンへ転送するためのプリンタエンジンインターフェース部１０３の制御等を行う。
【００２７】
画像処理部１０２は、ホスト装置から受信した印刷用データをプリンタエンジンで印刷可能な構成の出力画像データに変換処理する機能を備えている。
【００２８】
プリンタエンジンインターフェース部１０３は、画像形成コントローラ装置１００とプリンタエンジンとの間でデータの送受信を行う機能を備えている。
【００２９】
尚、画像処理部１０２及びプリンタエンジンインターフェース部１０３の詳細な構成については図を参照して後述する。
【００３０】
通信インターフェース部１０４は、パーソナルコンピュータやワークステーション等のホスト装置との間でデータの送受信を行う機能を備え、ホスト装置から受信した印刷用データを、メモリコントローラ１０６を介してＲＡＭ部１１２に格納する機能を備えている。通信インターフェース部１０４の通信方式としては、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅ  ｒｉａｌ  Ｂｕｓ）やＩＥＥＥ１３９４等の高速シリアル通信や、ＩＥＥＥ１２８４等のパラレル通信、或は１００ＢＡＳＥ−ＴＸ等のネットワーク通信等、何れの方式であっても良く、又、これらの複数の通信方式を有していても良い。更には、有線による通信方式に限らず、無線による通信方式であっても本発明を構成する。
【００３１】
拡張バス回路部１０５は、拡張スロット１１０に装着した機能拡張ユニットを制御する機能を備え、拡張バス１１１を介して機能拡張ユニットにデータを送信する制御及び機能拡張ユニットが出力するデータを受信する制御を行う。拡張スロットに装着される機能拡張ユニットとしては、ＵＳＢやＩＥＥＥ１３９４、ＩＥＥＥ１２８４、或はネットワーク通信等、ホスト装置との通信機能を提供する通信ユニットや、大容量記憶機能を提供するハードディスクドライブユニット等が装着可能である。
【００３２】
画像処理部１０２、プリンタエンジンインターフェース部１０３、通信インターフェース部１０４及び拡張バス回路部１０５の各ブロックは、それぞれＤＭＡＣ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌｌｅｒ、ダイレクトメモリアクセスコントローラ）を有し、メモリアクセス要求を発行する機能を備えている。各ブロックのＤＭＡＣは、メモリアクセス要求を発行する際にそれぞれのブロックに固有のマスタＩＤをメモリアクセス要求と共に発行する機能を備えており、メモリコントローラ１０６やシステムバスブリッジ１０７は、マスタＩＤによってメモリアクセス要求を発行したブロックを識別することが可能である。
【００３３】
メモリコントローラ１０６は、メモリバス１１３を介して接続されたＲＡＭ部１１２の制御を行う機能を備えている。メモリコントローラ１０６は、ＣＰＵ１０１及びＤＭＡＣを有する各ブロックからシステムバスブリッジ１０７を介して、ＲＡＭ部１１２への書き込み要求やＲＡＭ部１１２からの読み出し要求に応じて必要な制御信号を生成してＲＡＭ部１１２へデータの書き込み並びにＲＡＭ部１１２からのデータの読み出しを行い、ＣＰＵ１０１及び各ブロックとの間でデータの中継を行う。
【００３４】
ＲＡＭ部１１２がＤＤＲ（Ｄｏｕｂｌｅ  Ｄａｔａ  Ｒａｔｅ）型ＳＤＲＡＭやＳＤＲ（Ｓｉｎｇｌｅ  Ｄａｔａ  Ｒａｔｅ）型ＳＤＲＡＭ等の同期ＤＲＡＭで構成される場合、メモリコントローラ１０６は、データの読み出しとしてＲＥＡＤコマンド及びＲＥＡＤＡコマンドの２種類のコマンドを発行する機能を備え、メモリ素子上に格納される画像データの形式に応じて発行するコマンドを選択的に切り替えることが可能である。又、同様にメモリコントローラ１０６はデータ書き込みコマンドとしてＷＲＩＴＥコマンド及びＷＲＩＴＥＡコマンドの２種類のコマンドを選択して発行することが可能である。
【００３５】
システムバスブリッジ１０７は、画像形成コントローラＡＳＩＣ１０９を構成する各ブロック間を接続する機能を備える他、複数のブロックから同時にアクセス要求が発行された場合に、バス権を調停する機能を備えている。ＣＰＵ１０１及びＤＭＡＣを有する各ブロックがメモリコントローラ１０６を介してＲＡＭ部１１２へのアクセス要求を同時に発行する場合があり、システムバスブリッジ１０７は、予め指定されたプライオリティーに従って適切に調停を行うことができる。
【００３６】
ＲＡＭ部１１２は、同期ＤＲＡＭ等で構成され、ＣＰＵ１０１が実行する制御手順の格納、画像処理部１０２において変換処理された出力データの一時的な記憶、通信インターフェース部１０４によりホスト装置から受信した印刷用データの一時的なバッファリング、拡張バス１１１を介して接続された機能拡張ユニットとの間で受け渡しされるデータの一時保存及びＣＰＵ１０１のワークメモリ等の機能を提供するメモリブロックである。
【００３７】
尚、本実施の形態に係る画像形成コントローラ装置のバスライン１０８ａ〜１０８ｆのデータバス幅は２５６ビットであり、メモリバス１１３のデータバス幅は６４ビットであるとする。
【００３８】
次に、本実施の形態に係る画像形成コントローラ装置の画像処理部について図面を参照して説明する。
【００３９】
図２は画像形成コントローラ装置１００の画像処理部１０２の構成を示すブロック図である。画像処理部１０２は、レジスタ部２０１、制御回路２０２、リードＤＭＡＣ２０３、画像処理回路２０４及びライトＤＭＡＣ２０５から概略構成される。
【００４０】
レジスタ部２０１は、図３に示すように、画像処理の開始を指示する画像処理起動レジスタ３０１、実行する画像処理の内容及びパラメータを指定するコマンド・パラメータレジスタ３０２、画像処理する画像データのフォーマットを指定する入力画像フォーマットレジスタ３０３、処理する画像データの長さ（画素数）を指定する入力ライン長レジスタ３０４、画像データが格納されているメモリ領域の先頭アドレスを指定する入力メモリアドレスレジスタ３０５、線順次形式でＲＡＭ部１１２に格納されている画像データの色要素ごとのメモリアドレスオフセットを指定する入力オフセットレジスタ３０６、画像処理後の出力データのフォーマットを指定する出力画像フォーマットレジスタ３０７、出力画像データの長さを指定する出力ライン長レジスタ３０８、出力画像データを格納するメモリ領域の先頭アドレスを指定する出力メモリアドレスレジスタ３０９及び画像データを線順次形式でＲＡＭ部１１２に格納する場合に色要素ごとのメモリアドレスのオフセットを指定する出力オフセットレジスタ３１０から構成される。
【００４１】
各画素が、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のそれぞれ８ビットで表現され、ライン長が３２７６８画素である入力画像データが図４に示すように点順次形式でＲＡＭ部１１２に格納されている場合には、入力画像フォーマットレジスタ３０３には３色８ビット点順次形式を示す内容を設定し、入力ライン長レジスタ３０４には、３２７６８（１６進表記では０×８０００）を、入力メモリアドレスレジスタ３０５には先頭アドレスの０×８０１０＿００００を設定する。このとき、画像データが点順次形式で格納されているので入力オフセットレジスタの設定は必要ない。
【００４２】
又、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）及び黒（Ｋ）の４色に二値化した出力画像データ（１ビットデータ）を図５に示すように線順次形式でＲＡＭ部１１２に格納するには、出力画像フォーマットレジスタ３０７には４色１ビット線順次形式を表す内容を、出力ライン長レジスタ３０８には画素数の３２７６８を、出力メモリアドレスレジスタ３０９にはシアンの先頭アドレス０×８１１０＿００００を、出力オフセットレジスタ３１０には各色ごとのオフセットである０×０００１＿００００を設定する。
【００４３】
制御回路２０２は、画像処理部１０２全体の制御を行う機能を備える。
【００４４】
リードＤＭＡＣ２０３は、画像処理するデータをＲＡＭ部１１２から読み出すために、内部バスライン２０６を介してシステムバスブリッジ１０７に対してリード要求を発行する機能を備える。
【００４５】
画像処理回路２０４は、リードＤＭＡＣ２０３によって読み出した画像データに対して、コマンド・パラメータレジスタ３０２の内容に従い色空間変換処理や、ガンマ補正処理及び誤差拡散法による量子化処理等を行って、プリンタエンジンで印刷可能な二値化したデータを生成する。
【００４６】
ライトＤＭＡＣ２０５は、画像処理回路２０４により生成された二値化データをＲＡＭ部１１２へ格納するためにシステムバスブリッジ１０７に対してライト要求を発行する機能を備える。
【００４７】
次に、リードＤＭＡＣ２０３およびライトＤＭＡＣ２０５の動作について図面を参照して説明する。
【００４８】
図４のようにＲＡＭ部１１２に入力画像データが点順次形式で格納され、又、上述のようにレジスタ部２０１の各レジスタが設定されているときに、ＣＰＵ１０１が画像処理起動レジスタ３０１に画像処理の起動の指示を書き込むと、制御回路２０２はリードＤＭＡＣ２０３に対して画像データのリード要求発行を指示する。
【００４９】
リード指示を受けたリードＤＭＡＣ２０３は、入力メモリアドレスレジスタ３０５で指定されるアドレス０×８０１０＿００００から３バイトのデータ、即ち１画素目のＲ、Ｇ、Ｂのデータを読み出す。次に、リードＤＭＡＣ２０３は、アドレス０×８０１０＿０００３から３バイトのデータ、即ち２画素目のＲ、Ｇ、Ｂのデータを読み出す。同様に、リードＤＭＡＣ２０３は、０×８０１０＿０００６から３画素目のデータを読み出し、以下、順次各画素のデータを読み出す。
【００５０】
画素ごとのデータを読み出すと、制御回路２０２は、画像処理回路２０４に対して制御信号を発行し、画像処理回路２０４は、コマンド・パラメータレジスタ３０２等の内容に従って各画素に対して色空間変換等の処理を行い、出力データを生成する。以下、制御回路２０２は、順次入力データの読み出し及び画像処理を入力ライン長レジスタ３０４に設定した画素数分だけ繰り返すよう制御する。
【００５１】
一方、画像処理回路２０４によって各色のデータが２５６ビット、即ち２５６画素分のデータが生成されると、ライトＤＭＡＣ２０５によって、生成された二値化画像データをＲＡＭ部１１２に書き込むように制御回路２０２が制御を行う。ライトＤＭＡＣ２０５は、制御回路２０２の指示に従い、Ｃの１画素目から２５６画素目のデータ、即ち３２バイトのデータを出力メモリアドレスレジスタ３０９で指定されるアドレス０×８１１０＿００００に書き込む要求を発行する。同様にライトＤＭＡＣ２０５は、出力オフセットレジスタ３１０に格納されたオフセット値０×０００１＿００００を加えたアドレス０×８１１１＿００００にＭの３２バイトのデータを、アドレス０×８１１２＿００００にＹの３２バイトのデータを、アドレス０×８１１３＿００００にＫの３２バイトのデータを、それぞれ書き込むようにシステムバスブリッジ１０７に対してライト要求を順次発行する。以下、同様にして生成された二値化画像データをＲＡＭ部１１２に書き込んでいく。
【００５２】
リードＤＭＡＣ２０３及びライトＤＭＡＣ２０５がメモリアクセス要求を発行する際、制御回路２０２は併せてマスタＩＤを発行するように制御を行う。このとき、制御回路２０２は、入力画像フォーマットレジスタ３０３の内容によってリードＤＭＡＣ２０３が発行するマスタＩＤを切り替えるように制御する。
【００５３】
同様に、出力画像フォーマットレジスタ３０７の内容によってライトＤＭＡＣ２０５が異なるマスタＩＤを発行するように制御を行う。
【００５４】
次に、本実施の形態に係る画像形成コントローラ装置のプリンタエンジンインターフェース部について図面を参照して説明する。
【００５５】
図６はプリンタエンジンインターフェース部の構成を示すブロック図である。プリンタエンジンインターフェース部１０３は、レジスタ部６０１、制御回路６０２、ＤＭＡＣ６０３及びエンジン転送回路６０４から概略構成される。
【００５６】
レジスタ部６０１は、図７に示すように、プリンタエンジンへ画像データの転送の開始を指示するエンジン転送起動レジスタ７０１、プリンタエンジンへ転送する画像データのフォーマットを指定する転送画像フォーマットレジスタ７０２、転送する画像データの長さを指定する転送ライン長レジスタ７０３、画像データが格納されているメモリ領域の先頭アドレスを指定するメモリアドレスレジスタ７０４及びＲＡＭ部１１２に格納される画像データの色ごとのアドレスオフセットを指定するオフセットレジスタ７０５から構成される。
【００５７】
制御回路６０２は、プリンタエンジンインターフェース部１０３全体の制御を行う回路ブロックである。
【００５８】
ＤＭＡＣ６０３は、プリンタエンジンに転送するデータをＲＡＭ部１１２から読み出すために、内部バスライン６０５を介してシステムバスブリッジ１０７に対してリード要求を発行する機能を備える。
【００５９】
エンジン転送回路６０４は、ＤＭＡＣ６０３によって読み出したデータを、エンジンインターフェースを介してプリンタエンジンに転送する。
【００６０】
ＤＭＡＣ６０３がメモリアクセス要求を発行する際、制御回路６０２はマスタＩＤを同時に発行するように制御を行う。このとき発行するマスタＩＤは、転送画像フォーマットレジスタの内容に応じて切り替えるように制御回路６０２が制御する。
【００６１】
次に、本発明の実施の形態に係る画像形成コントローラ装置のメモリコントローラの動作を図を参照して説明する。
【００６２】
図８は画像形成コントローラ装置１００を構成するＣＰＵ１０１及び各ブロックのＤＭＡＣがメモリコントローラ１０６を介してＲＡＭ部１１２にアクセス要求を発行する際、同時に出力するマスタＩＤを示したものである。
【００６３】
ＣＰＵ１０１や、通信インターフェース部１０４及び拡張バス回路部１０５のＤＭＡＣは処理内容によらず固定のマスタＩＤを使用する。一方、上述したように画像処理部１０２のリードＤＭＡＣ２０３及びライトＤＭＡＣ２０５は、処理する画像データのフォーマットに応じてマスタＩＤを選択的に切り替えてアクセス要求とともに発行する。即ち、ＲＡＭ部に格納される画像データの形式が点順次形式の場合と線順次形式の場合とで異なるマスタＩＤを使用する。
【００６４】
プリンタエンジンインターフェース部１０３も同様に、点順次形式で格納された画像データを転送するときと、線順次形式で格納された画像データを転送するときとで異なるマスタＩＤを使用して、メモリコントローラ１０６に対してアクセス要求を発行する。
【００６５】
メモリコントローラ１０６は、図９に示すようにＣＰＵ１０１や各ブロックのＤＭＡＣからのメモリアクセス要求と共に受け取ったマスタＩＤに応じてＲＡＭ部１１２に発行するメモリアクセスコマンドを選択して発行する。即ち、ＣＰＵ１０１や通信インターフェース部１０４及び拡張バス回路部１０５からのメモリアクセス要求や、点順次形式の画像データを扱う場合の画像処理部１０２やプリンタエンジンインターフェース部１０３からのメモリアクセス要求に対しては、ＲＡＭ部１１２の同期ＤＲＡＭに対してＲＥＡＤコマンドおよびＷＲＩＴＥコマンドを発行する。一方、線順次形式の画像データを扱う場合には、画像処理部１０２やプリンタエンジンインターフェース部１０３からのメモリ要求に対して、ＲＥＡＤＡコマンドおよびＷＲＩＴＥＡコマンドを発行してＲＡＭ部１１２のメモリへアクセスを行う。
【００６６】
上述のようにメモリコントローラ１０６がＲＡＭ部１１２に対してメモリアクセスコマンドを発行することで、画像処理部１０２やプリンタエンジンインターフェース部１０３が点順次形式の画像データを扱うときはＲＥＡＤコマンドおよびＷＲＩＴＥコマンドによってメモリアクセスを行い、線順次形式の画像データを扱うときはＲＥＡＤＡコマンド及びＷＲＩＴＥＡコマンドによってメモリアクセスを行うことで、何れの画像フォーマットであっても効率的にメモリアクセスを行うことが可能になる。
【００６７】
尚、上述の実施の形態では、各ブロックのＤＭＡＣが画像フォーマットによって異なるマスタＩＤを発行し、メモリコントローラがメモリアクセス要求と共に受信したマスタＩＤによってメモリ素子に発行するメモリアクセスコマンドを決定する場合を説明したが、本発明はこれに限定されるものではなく、メモリコントローラと各ブロックの画像フォーマットを設定するレジスタとをそれぞれ結線し、メモリアクセス要求とともに受信したマスタＩＤに対応するブロックの画像フォーマットレジスタの内容に応じてメモリコントローラがメモリ素子に発行するメモリアクセスコマンドを決定する画像形成コントローラ装置であっても本発明を構成することは言うまでもない。
【００６８】
この場合、各ブロックのＤＭＡＣは画像データのフォーマットによって発行するマスタＩＤを切り替えることなく本発明を構成し得る。
【００６９】
又、メモリコントローラ自身が画像データのフォーマットを表す内容を格納するレジスタを備え、メモリアクセス要求を受信すると当該レジスタの内容に応じてメモリコントローラがメモリ素子に発行するメモリアクセスコマンドを決定する画像形成コントローラ装置であっても本発明を構成することは言うまでもない。
【００７０】
又、上述の実施の形態では、ＣＰＵ及び各ブロックが１つのパッケージに封止されたシステムＬＳＩとして構成される場合を説明したが、本発明はこれに限定されるものではなく、一部のブロック又は全部のブロックをそれぞれ個別のＩＣ等によって構成する画像形成コントローラ装置であっても本発明を構成することは言うまでもない。
【００７１】
又、上述の実施の形態では、システムバスブリッジによって各ブロックが接続される構成の場合について説明したが、本発明はこれに限定されるものではなく、各ブロックがバスラインを共有する構成とし、各ブロックが発行するバス権リクエスト信号と応答信号によってバス権の調停を行う画像形成コントローラ装置であっても本発明を構成することは言うまでもない。
【図面の簡単な説明】
【００７２】
【図１】本発明の実施の形態に係る画像形成コントローラ装置の構成を示すブロック図である。
【図２】本発明の実施の形態に係る画像形成コントローラ装置の画像処理部の構成を示すブロック図である。
【図３】図２に示す画像処理部のレジスタ部の構成を示す図である。
【図４】本発明の実施の形態に係る画像形成コントローラ装置において各画素が３色８ビットで表される画像データが点順次形式でＲＡＭ部に格納される様子を示す図である。
【図５】本発明の実施の形態に係る画像形成コントローラ装置において各画素が４色１ビットで表される画像データが線順次形式でＲＡＭ部に格納される様子を示す図である。
【図６】本発明の実施の形態に係る画像形成コントローラ装置のプリンタエンジンインターフェース部の構成を示すブロック図である。
【図７】図６に示すプリンタエンジンインターフェース部のレジスタ部の構成を示す図である。
【図８】本発明の実施の形態に係る画像形成コントローラ装置において各ブロックが発行するマスタＩＤを説明する図である。
【図９】本発明の実施の形態に係る画像形成コントローラ装置のメモリコントローラが発行するメモリアクセスコマンドとマスタＩＤの関係を説明する図である。
【図１０】同期ＤＲＡＭの構成を説明する図である。
【図１１】（ａ）はＲＥＡＤコマンド及びＷＲＩＴＥコマンドによるメモリアクセス手順、（ｂ）はＲＥＡＤＡコマンド及びＷＲＩＴＥＡコマンドによるメモリアクセス手順をそれぞれ説明する図である。
【図１２】ＣＭＹＫ４色で構成される画像データが線順次形式で同期ＤＲＡＭに格納される様子を説明する図である。
【図１３】ＣＭＹＫ４色で構成される画像データが点順次形式で同期ＤＲＡＭに格納される様子を説明する図である。
【符号の説明】
【００７３】
１００    画像形成コントローラ装置
１０１    ＣＰＵ
１０２    画像処理部
１０３    プリンタエンジンインターフェース部
１０４    通信インターフェース部
１０５    拡張バス回路部
１０６    メモリコントローラ
１０７    システムバスブリッジ
１０８    バスライン
１０９    画像形成コントローラＡＳＩＣ
１１０    拡張スロット
１１１    拡張バス
１１２    ＲＡＭ部
１１３    メモリバス
２０１    レジスタ部
２０２    制御回路
２０３    リードＤＭＡＣ
２０４    画像処理回路
２０５    ライトＤＭＡＣ
２０６    内部バスライン
３０１    画像処理起動レジスタ
３０２    コマンド・パラメータレジスタ
３０３    入力画像フォーマットレジスタ
３０４    入力ライン長レジスタ
３０５    入力メモリアドレスレジスタ
３０６    入力オフセットレジスタ
３０７    出力画像フォーマットレジスタ
３０８    出力ライン長レジスタ
３０９    出力メモリアドレスレジスタ
３１０    出力オフセットレジスタ
６０１    レジスタ部
６０２    制御回路
６０３    ＤＭＡＣ
６０４    エンジン転送回路
６０５    内部バスライン
７０１    エンジン転送起動レジスタ
７０２    転送画像フォーマットレジスタ
７０３    転送ライン長レジスタ
７０４    メモリアドレスレジスタ
７０５    オフセットレジスタ
【図１】
2006142490.tif 000003
【図２】
2006142490.tif 000004
【図３】
2006142490.tif 000005
【図４】
2006142490.tif 000006
【図５】
2006142490.tif 000007
【図６】
2006142490.tif 000008
【図７】
2006142490.tif 000009
【図８】
2006142490.tif 000010
【図９】
2006142490.tif 000011
【図１０】
2006142490.tif 000012
【図１１】
2006142490.tif 000013
【図１２】
2006142490.tif 000014
【図１３】
2006142490.tif 000015