(57)【要約】【課題】入力電圧を昇圧して出力する昇圧スイッチング電源回路において、入力電源の劣化、破損、及びチョークコイル、スイッチング用パワートランジスタの劣化、破損を防止するスイッチング電源回路を提供する。【解決手段】入力電源６の電圧で動作し所定のパルス幅を有する第１のパルスＰ１を出力する第１の信号発生回路２７と、昇圧出力で動作し前記昇圧出力に応じたパルス幅を有する第２のパルスＰ２を出力する第２の信号発生回路１と、前記昇圧出力に応じて前記第１のパルスＰ１と前記第２のパルスＰ２のいずれかを選択してスイッチング手段２６を駆動する駆動回路２とを有し、前記第２の信号発生回路１は、前記駆動回路２が前記第２のパルスＰ２を選択してからの所定のパルス制限期間には、前記第２のパルスＰ２のパルス幅を前記昇圧出力に依らず制限するエラーアンプ出力電圧制限回路３４を備えて、入力電源とスイッチング手段２６の劣化、破損を防止する。【選択図】図１
2006148987.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧をスイッチング手段でスイッチングして昇圧して出力する昇圧型スイッチング電源回路であって、
前記入力電圧で動作し、所定のパルス幅を有する第１のパルスを出力する第１の信号発生回路と、
前記昇圧出力で動作し前記昇圧出力に応じたパルス幅を有する第２のパルスを出力する第２の信号発生回路と、
前記昇圧出力に応じて前記第１のパルスと前記第２のパルスのいずれかを選択してスイッチング手段を駆動する駆動回路と
を有し、前記第２の信号発生回路は、
前記駆動回路が前記第２のパルスを選択してからの所定のパルス制限期間だけ前記第２のパルスのパルス幅を前記昇圧出力に依らず制限するよう構成した
スイッチング電源回路。
【請求項２】
前記第２の信号発生回路は、
前記駆動回路が前記第１のパルスを選択している時は休止状態であり、前記パルス制限期間を少なくとも前記第２の信号発生回路が安定動作するまでの期間に設定した
請求項１記載のスイッチング電源回路。
【請求項３】
前記第２の信号発生回路は、
前記パルス制限期間をカウンタ回路またはＣＲ遅延回路で設定した
請求項２記載のスイッチング電源回路。
【請求項４】
前記第２の信号発生回路は、
前記パルス制限期間において前記第２のパルスを発生させないよう構成した
請求項１記載のスイッチング電源回路。
【請求項５】
前記第２の信号発生回路は、
前記駆動回路が前記第２のパルスを選択してからの時間の経過とともに前記第２のパルスのパルス幅を徐々に広くするよう構成した
請求項１に記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧を昇圧して出力する昇圧スイッチング電源回路において、スイッチング電源回路の起動時の突入電流の低減技術に関する。
【背景技術】
【０００２】
近年、電子機器の小型化に伴い、その電子機器の電力供給源にバッテリーが使用されるのが一般的になっている。バッテリーの電圧は、その放電時間（使用時間）によって変化するため、通常は電子機器にスイッチング電源回路を内蔵し、電圧を安定化する必要がある。また、長時間動作を達成するために、より低いバッテリーの電圧での動作が、近年ますます強く要望されている。
【０００３】
従来のスイッチング電源回路としては（特許文献１）などを挙げることができる。
【特許文献１】特公平７−３４６５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら（特許文献１）の構成では、起動の直後に大きなパルス幅で発振を開始することになり、回路起動の直後から大きなパルス幅で発振を開始すると、スイッチング電源回路を駆動する入力電源からは流れ出す入力電源電流として大きな電流が必要になる。また、この大きな入力電源電流は突入電流となり、入力電源としてバッテリーを使用する場合に、起動時に大電流を消費すると、バッテリーの劣化、破損の恐れがある。
【０００５】
そこで、低入力電圧でも動作する起動発振回路を用いた場合においても、起動の直後の突入電流を防止でき、スイッチング電源回路の構成要素であるチョークコイル、スイッチング用パワートランジスタの劣化、破損から保護できる電源回路として図９と図１０に示す構成が考えられる。
【０００６】
図９に示したスイッチング電源回路は、入力電源６からの入力電源電流Ｉ６によって駆動されて出力端子２５に出力電圧を出力するように構成されている。スイッチング手段２６は、Ｎ型ＭＯＳなどによって構成されるスイッチング用パワートランジスタ５と、チョークコイル７と、整流用ダイオード８と、出力平滑容量９とで構成されている。
【０００７】
パワートランジスタ５に入力されるゲート信号は、第１の信号発生回路２７の出力に発生する第１のパルスＰ１と第２の信号発生回路１の出力に発生する第２のパルスＰ２のうちのいずれかを、駆動回路２が選択してスイッチング手段２６のパワートランジスタ５を駆動する。駆動回路２の切り替えは、出力電圧モニタ回路４によって制御されている。１１は基準電圧である。
【０００８】
駆動回路２は、出力電圧によりパルス幅制御を行う発振器の一例である第２の信号発生回路１の出力信号または第１の信号発生器２７の出力の何れかをパワートランジスタ５のゲートに供給する。第２の信号発生回路１の出力信号は、出力端子２５に出力電圧を抵抗２１で分圧した分圧電圧Ｖ２１が目標電圧値に近づくようにパルス幅が変化する。
【０００９】
起動用発振器２６は、定電流源１３と、コンデンサ１４と、リングオシレータ１５と、コンパレータ１６と、インバータ１７，１８，１９と、ＡＮＤ回路２０とで構成されている。
【００１０】
図１０に基づいてさらに詳しく説明する。
起動の直後においては、定電流源１３によりコンデンサ１４が充電される。これにより、コンデンサ１４の端子電圧は図１０に示すように所定の傾きで電圧（ｂ）が上昇する。また、リングオシレータ１５のノード電圧（ａ）も起動の直後から図１０（ａ）に示すように発振を開始する。
【００１１】
インバータ１７，１８，１９の直列回路は、リングオシレータ１５のノード電圧（ａ）を入力信号とし、出力には図１０のように一定のパルス幅の信号（ｄ）が発生する。
電圧（ｂ）が非反転入力（＋）に印加され反転入力（−）にリングオシレータ１５のノード電圧（ａ）が印加されたコンパレータ１６の出力には、図１０の信号（ｃ）に示すように、前記信号（ｄ）と同相で動作すると共に前記電圧（ｂ）の上昇に伴ってパルス幅が徐々に広がって行き、コンデンサ１４が所定の値まで充電した後は“Ｈ”レベルのままの状態となる。
【００１２】
そのため、前記信号（ｄ）と前記信号（ｃ）を入力とするＡＮＤ回路２０の出力（ｅ）は、図１０に示すように初期充電時には、信号（ｃ）が信号（ｄ）に比べパルス幅が小さいため支配的になりパルス幅が徐々に広がっていき、所定充電の後には信号（ｃ）が“Ｈ”レベルのままになるため一定のパルス幅で動作する（ｄ）が支配的になりパルス幅が一定になり、その結果、出力（ｅ）はソフトスタート動作をする。
【００１３】
したがって、起動の直後には駆動回路２がパワートランジスタ５のゲートにソフトスタート動作の出力（ｅ）を供給し、その後に第２の信号発生回路１の出力信号をパワートランジスタ５のゲートに供給するので、低入力電圧の場合でも動作する強制発振回路を前記第２の信号発生回路１として用いた場合においても、入力電源６からスイッチング手段２６への突入電流を防止することができ、入力電源６の保護、及びチョークコイル７、パワートランジスタ５を保護できる。
【００１４】
図９の第１の信号発生器２７の動作中は、スイッチングパルス幅が徐々に広がっていくソフトスタート動作を行うので、入力電源６からスイッチング手段２６への突入電流を防止することができるが、出力電圧によりパルス幅制御を行う第２の信号発生回路１の出力に駆動回路２がゲート信号を切り替えるタイミングで、突入電流が流れてしまうという不具合が発生してしまう。この不具合発生について、図１１を用いて説明する。
【００１５】
図１１において、３０はエラーアンプ、１２は基準電圧、３１はＰＷＭコンパレータ、３２は前記リングオシレータ１５などで構成される三角波発振回路、３３は最大デューティ比設定電圧である。
【００１６】
ここでデューティ比とは、ＰＷＭコンパレータ３１から出力されるパルスにおいて、次の比を示したものである。
デューティ比  ＝  （“Ｈ”パルス幅 ）／（パルス周期）
以降、この定義のもとにデューティ比という言葉を使用する。
【００１７】
スイッチング電源回路の起動の直後は、第１の信号発生器２７が前記のようにフトスタート動作して出力電圧は昇圧されて行き、エラーアンプ３０、三角波発振回路３２、ＰＷＭコンパレータ３１で構成される信号発生回路の動作下限電圧である出力電圧モニタ回路４のスレッシュ電圧に到達するため、スイッチング制御は駆動回路２が切り替わることにより第１の信号発生回路２７からＰＷＭコンパレータ３１の制御側に切り替わる。
【００１８】
このとき、初めてエラーアンプ３０、基準電圧１２、ＰＷＭコンパレータ３１、三角波発生回路３２が、起動開始するので、完全に起動するまでにはある一定時間を要する。この起動時間中は、エラーアンプ３０の出力は不定となり、その結果、ＰＷＭコンパレータ３１から出力されるパルスのデューティ比も不定となっている。また、エラーアンプ３０、基準電圧１２、ＰＷＭコンパレータ３１、三角波発生回路３２の起動後も、昇圧出力電圧と抵抗２１で決定されるエラーアンプ３０の反転入力端子の電圧は、基準電圧１２より低いので、エラーアンプ３０の出力は、“Ｈ”レベルに張り付いている。ＰＷＭコンパレータ３１から出力されるパルスのデューティ比は、エラーアンプ３０の出力電圧レベルに応じて変化する。
【００１９】
具体的には、図１１に示すように、エラーアンプ３０の出力と三角波発振回路３２と最大デューティ設定電圧３１がＰＷＭコンパレータ３１に入力され、デューティ信号を生成している。エラーアンプ３０の起動直後は、前記説明のとおり、エラーアンプ３０の出力は“Ｈ”に張り付いているので、三角波発振回路３２の三角波出力のピーク電圧より高くなっている。このため、ＰＷＭコンパレータ３１の出力であるパルスのデューティ比は、最大デューティ設定電圧３３と三角波発振回路３２で決定される最大デューティ比となる。
【００２０】
つまり、エラーアンプ３０の起動直後は、スイッチング用パワートランジスタ５が最大デューティ比のパルスでスイッチングされ、スイッチング用パワートランジスタ５のオン時に入力電源６から突入電流が流れてしまうのである。このときの突入電流が、入力電源６の劣化、破損、及び、チョークコイル７、スイッチング用パワートランジスタ５の劣化、破損の原因となる。
【００２１】
突入電流流入後、昇圧出力電圧が上昇し、所定の制御電圧に到達すると、エラーアンプ３０は仮想接地状態となり、突入電流も解消する。
本発明は、突入電流を低減してスイッチング手段を保護できるスイッチング電源回路を提供することを目的とする。
【課題を解決するための手段】
【００２２】
本発明の請求項１に記載のスイッチング電源回路は、入力電圧をスイッチング手段でスイッチングして昇圧して出力する昇圧型スイッチング電源回路であって、前記入力電圧で動作し、所定のパルス幅を有する第１のパルスを出力する第１の信号発生回路と、前記昇圧出力で動作し前記昇圧出力に応じたパルス幅を有する第２のパルスを出力する第２の信号発生回路と、前記昇圧出力に応じて前記第１のパルスと前記第２のパルスのいずれかを選択してスイッチング手段を駆動する駆動回路とを有し、前記第２の信号発生回路は、前記駆動回路が前記第２のパルスを選択してからの所定のパルス制限期間だけ前記第２のパルスのパルス幅を前記昇圧出力に依らず制限するよう構成したことを特徴とする。
【００２３】
本発明の請求項２に記載のスイッチング電源回路は、請求項１において、前記第２の信号発生回路は、前記駆動回路が前記第１のパルスを選択している時は休止状態であり、前記パルス制限期間を少なくとも前記第２の信号発生回路が安定動作するまでの期間に設定したことを特徴とする。
【００２４】
本発明の請求項３に記載のスイッチング電源回路は、請求項２において、前記第２の信号発生回路は、前記パルス制限期間をカウンタ回路またはＣＲ遅延回路で設定したことを特徴とする。
【００２５】
本発明の請求項４に記載のスイッチング電源回路は、請求項１において、前記第２の信号発生回路は、前記パルス制限期間において前記第２のパルスを発生させないよう構成したことを特徴とする。
【００２６】
本発明の請求項５に記載のスイッチング電源回路は、請求項１において、前記第２の信号発生回路は、前記駆動回路が前記第２のパルスを選択してからの時間の経過とともに前記第２のパルスのパルス幅を徐々に広くするよう構成したことを特徴とする。
【発明の効果】
【００２７】
本発明によれば、突入電流を低減することができ、入力電源の保護、及びスイッチング手段を構成するチョークコイル、スイッチング用パワートランジスタの保護ができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の各実施の形態を図１〜図８に基づいて説明する。
なお、図９，図１１で説明したものと同様の作用をなすものには同一の符号を付けて説明する。
【００２９】
（実施の形態１）
図１と図２と図３と図４は本発明の（実施の形態１）を示す。
入力電源６で駆動されるスイッチング手段２６は、スイッチング用パワートランジスタ５と、チョークコイル７と、整流用ダイオード８と、出力平滑用容量９とで構成されている。パワートランジスタ５のゲートに入力される信号は、駆動回路２によって選択される。駆動回路２の入力には、第１の信号発生回路２７が発生する第１のパルスＰ１と第２の信号発生回路１が発生する第２のパルスＰ２が供給されている。出力端子２５に発生する昇圧出力を電源電圧として動作している駆動回路２の切替制御は、出力電圧モニタ回路４が前記スイッチング手段２６の出力端子２５の昇圧出力電圧をモニターして切り替えている。
【００３０】
ここで第１の信号発生回路２７は電源ライン１０１を介して入力電源６から電源電圧が印加されて動作し、所定のパルス幅を有する第１のパルスＰ１を出力する。第２の信号発生回路１は、出力端子２５の昇圧出力電圧が電源ライン１０２を介して電源として印加されて動作し、出力電圧モニタ回路４の出力をモニターして前記駆動回路２が第２のパルスＰ２を選択してからの所定のパルス制限期間だけ第２のパルスＰ２のパルス幅を出力端子２５の昇圧出力電圧に依らずパルス幅を制限して出力し、その後は出力端子２５の昇圧出力電圧に応じたパルス幅を有する第２のパルスＰ２を出力するよう構成されている。
【００３１】
上記のように構成されたスイッチング電源回路の起動時の動作を説明する。
スイッチング電源回路の起動の直後は、出力端子２５の昇圧出力電圧が、
（入力電源６の電圧  −  整流用ダイオード８の順方向電圧Ｖｆ）
で決定されており、例えば入力電源６が乾電池２本直列の場合には、乾電池１本の終止電圧を０．８ボルトとすると、起動直後の昇圧出力電圧は
１．６ボルト  −  ０．２ボルト  ＝  １．４ボルト
と低い電圧となっている。
【００３２】
この低い電圧は、第２の信号発生回路１の動作下限電圧以下なので、起動の直後は、第２の信号発生回路１は動作しない。このため、他の経路で、出力電圧を上げる必要がある。このため、入力電源６を直接の電源とし、前記乾電池２本の終止電圧１．６ボルトにおいても動作可能な第１の信号発生回路２７を使用する。
【００３３】
スイッチング電源回路の起動の直後は、この低い電源電圧でも動作可能な第１の信号発生回路２７が所定のデューティ比の第１のパルスＰ１を出力し、駆動回路２を介してパワートランジスタ５のゲートに第１のパルスＰ１が印加されてスイッチングし、パワートランジスタ５がオンしている区間においては、入力電源６から電流がチョークコイル７に流れてエネルギーが蓄積され、パワートランジスタ５がオフしている区間においては、チョークコイル７に蓄積されたエネルギーが整流用ダイオード８を経て出力平滑容量９に移動されることにより、出力電圧が上昇する。
【００３４】
この一連の第１の信号発生回路２７が出力する所定デューティ比のパルスのスイッチング動作によって、出力電圧は上昇していく。出力電圧が上昇していき、第２の信号発生回路１の動作可能な電圧である出力電圧モニタ回路４のスレッシュ電圧まで到達すると、駆動回路２が第２の信号発生回路１の側に切り替わる。
【００３５】
この切り替わりの直後から所定の期間には、第２の信号発生回路１の出力パルスのデューティ比を出力端子２５の昇圧出力電圧だけで決定せずに制限するように構成されているので、図１１で説明したような接続タイミングでのパルスのデューティ比の跳ね上がりを抑えることができる。
【００３６】
前記所定の期間の後に、第２の信号発生回路１の出力パルスのデューティ比の制限は解除されるが、解除後からスイッチング電源回路の起動が終了し、定常状態に到達するまでのパルスのデューティ比変化は、第２の信号発生回路１、パワートランジスタ５、チョークコイル７、整流用ダイオード８、出力平滑容量９、で構成されるスイッチング電源回路全体のループ周波数特性で決定される動作をするため、第２の信号発生回路１の出力パルスのデューティ比は徐々に増加していき、定常状態に到達し、パルスのデューティ比が高い領域を通過することはない。
【００３７】
これによってパワートランジスタ５のオン時間が制限されるため、入力電源６からの突入電流を低減することが可能となる。結果として、入力電源６の保護、及びチョークコイル７、スイッチング用パワートランジスタ５の保護をすることが可能となる。
【００３８】
第２の信号発生回路１は、図２に示すように構成されている。
１２は基準電圧、３０はエラーアンプ、３１はＰＷＭ信号を生成するＰＷＭコンパレータ、３２は三角波発振回路、３３は最大デューティ比設定電圧、３４は所定の期間にわたって前記エラーアンプ３０の出力を制限するエラーアンプ出力電圧制限回路、２１は出力電圧を決定する抵抗である。
【００３９】
スイッチング電源回路の起動時には、第１の信号発生回路２７の所定デューティ比の第１のパルスＰ１でスイッチングして昇圧していき、出力電圧モニタ回路４によって、駆動回路２を第２の信号発生回路１側に切替るまでは、図１で説明したように動作する。この切替り直後より、第２の信号発生回路１、すなわち、基準電圧１２、エラーアンプ３０、ＰＷＭコンパレータ３１、三角波発振回路３２が動作開始するため、これらのブロックが安定動作するまでの起動時間が必要になる。
【００４０】
また、これらのブロックが起動後も昇圧出力電圧と抵抗２１で決定されるエラーアンプ３０の反転入力端子の電圧は、基準電圧１２よりも低い電圧となっているため、エラーアンプ３０の動作として、エラーアンプ３０の出力電圧は“Ｈ”レベル、つまりエラーアンプ３０として出力できる最大電圧となろうとする。エラーアンプ出力電圧制限回路３４を設けなかった場合には、エラーアンプ３０の出力の“Ｈ”レベルを後段のＰＷＭコンパレータ３１に伝達すると、図３（ａ）に示すように、エラーアンプ３０の出力電圧は４４のようになり、最大デューティ比設定電圧４３よりも高い電圧になってしまい、ＰＷＭコンパレータ３１から出力される第２のパルスＰ２のデューティ比は４５のように三角波発振回路３２の出力と最大デューティ比設定電圧４３のみで決定される最大デューティ比となってしまう。
【００４１】
これに対して、エラーアンプ出力電圧制限回路３４を設けた構成では、図３（ｂ）に示すように駆動回路２が第２の信号発生回路１の側に切り替わった直後から所定の期間（図３（ｂ）の期間Ａ）、エラーアンプ３０の出力電圧を所定の低い電圧に制限し、期間Ａの終了の後に、エラーアンプ３０の出力電圧の制限は解除される。
【００４２】
期間Ａにおいては、ＰＷＭコンパレータ３１から出力される第２のパルスＰ２のデューティ比は低い値に制限されているため、この期間Ａにおいて、突入電流は抑制することができる。
【００４３】
エラーアンプ３０の出力電圧解除後は期間Ｂに移行するが、期間Ａにおいてエラーアンプ３０の出力電圧を所定の低い電圧に制限していたため、期間Ｂの開始時は、エラーアンプ３０の出力電圧は所定の低い電圧から開始する。
【００４４】
この状態から定常状態に向けてデューティ比が増加していくのであるが、この動作は、エラーアンプ３０、ＰＷＭコンパレータ３１、スイッチング用パワートランジスタ５、チョークコイル７、出力平滑容量９、抵抗２１で構成されるスイッチング電源回路全体のループ周波数特性で決定される応答速度でエラーアンプ３０の出力電圧は増加していく。この増加に伴って、ＰＷＭコンパレータ３１の出力パルスのデューティ比は徐々に増加し、出力電圧も増加していき、定常状態Ｃの期間に到達する。
【００４５】
このように、高いデューティ比の領域を通過することなく、起動から定常状態まで到達するので、突入電流は抑制され、結果として、入力電源６の保護、及びチョークコイル７、スイッチング用パワートランジスタ５の保護をすることが可能となる。
【００４６】
図４は図２におけるエラーアンプ出力電圧制限回路３４を示す。
３５はカウンタ、３６はＳ−Ｒラッチ、３７はエラーアンプ出力制限回路、４８は図２の三角波発振回路３２から生成されるクロックである。
【００４７】
このようにエラーアンプ出力電圧制限回路３４を構成したため、昇圧出力電圧が第１の信号発生回路２７によって上昇して出力電圧モニタ回路４のスレッシュ電圧まで到達すると、Ｓ−Ｒラッチ３６がセットされ、エラーアンプ出力制限回路３７が動作し、エラーアンプ３０の出力が所定の電圧に制限されると同時に、カウンタ３５はクロック４８で所定の期間のカウントを開始する。
【００４８】
カウンタ３５が、所定の期間をカウント終了するとＳ−Ｒラッチ３６はリセットされ、エラーアンプ出力制限回路３７は動作停止し、エラーアンプ３０の出力制限は解除される。
【００４９】
（実施の形態２）
図５は図２におけるエラーアンプ出力電圧制限回路３４の別の例を示す。
３８はインバータ、３９はスイッチトランジスタ、４０は遅延時間設定容量、４１は遅延時間設定抵抗、４２はシュミットバッファ、３６はＳ−Ｒラッチ、３７はエラーアンプ出力制限回路である。
【００５０】
このようにエラーアンプ出力電圧制限回路３４を構成したため、昇圧出力電圧が第１の信号発生回路２７によって上昇して出力電圧モニタ回路４のスレッシュ電圧まで到達すると、Ｓ−Ｒラッチ３６はセットされ、エラーアンプ出力制限回路３７が動作し、エラーアンプ３０の出力が所定の電圧に制限されると同時に、スイッチトランジスタ３９はオフし、遅延時間設定抵抗４１、遅延時間設定容量４０のＣＲによる遅延時間設定容量４０への充電が開始される。
【００５１】
遅延時間設定容量４０の電圧がシュミットバッファ４２のスレッシュ電圧を越えるとＳ−Ｒラッチ３６はリセットされ、エラーアンプ出力制限回路３７は動作停止し、エラーアンプ３０の出力制限は解除される。
【００５２】
（実施の形態３）
図６と図７は図２におけるエラーアンプ出力電圧制限回路３４の別の例を示す。
３５はカウンタ、３６はＳ−Ｒラッチ、４６はエラーアンプ出力スイッチトランジスタ、４８は図２の三角波発振回路３２から生成されるクロックである。
【００５３】
このようにエラーアンプ出力電圧制限回路３４を構成したため、昇圧出力電圧が図２の第１の信号発生回路２７によって上昇して出力電圧モニタ回路４のスレッシュ電圧まで到達すると、Ｓ−Ｒラッチ３６はセットされ、エラーアンプ出力スイッチトランジスタ４６がオンし、エラーアンプ３０の出力が接地と導通されると同時に、カウンタ３５はクロック４８で所定の期間のカウントを開始する。カウンタ３５が所定の期間をカウント終了するとＳ−Ｒラッチ３６はリセットされ、エラーアンプ出力スイッチトランジスタ４６はオフし、エラーアンプ３０の出力制限は解除される。
【００５４】
図７は、駆動回路２が第２の信号発生回路１の側に切り替わった直後からのデューティ比の変化を示す。
所定の期間（図７の期間Ａ）エラーアンプ３０の出力電圧を接地と導通し、期間Ａの終了の後、エラーアンプ３０の出力電圧の制限は解除される。期間Ａにおいては、ＰＷＭコンパレータ３１から出力されるパルスのデューティ比はゼロに制限されているため、この期間Ａにおいて、突入電流は抑制することができる。エラーアンプ３０の出力電圧解除後は期間Ｂに移行するが、期間Ａにおいてエラーアンプ３０の出力電圧を接地電圧に導通していたため、期間Ｂの開始時は、エラーアンプ３０の出力電圧は接地電圧から開始する。この状態から定常状態に向けてデューティ比が増加していくのであるが、この動作は、エラーアンプ３０、ＰＷＭコンパレータ３１、スイッチング用パワートランジスタ５、チョークコイル７、出力平滑容量９、抵抗２１で構成されるスイッチング電源回路全体のループ周波数特性で決定される応答速度でエラーアンプ３０の出力電圧は増加していく。この増加に伴って、ＰＷＭコンパレータ３１の出力パルスのデューティ比は徐々に増加し、出力電圧も増加していき、定常状態Ｃの期間に到達する。
【００５５】
このように高いデューティ比の領域を通過することなく、起動から定常状態まで到達するので突入電流は抑制され、結果として入力電源６の保護、及びチョークコイル７、スイッチング用パワートランジスタ５の保護をすることが可能となる。
【００５６】
（実施の形態４）
図８は図１に示した（実施の形態１）の第１の信号発生器２７の具体的な構成を示している。
【００５７】
１３は定電流源、１４はコンデンサ、１５はリングオシレータ、１６はコンパレータ、１７，１８，１９はインバータ、２０はＡＮＤ回路であり、これらの構成要素で第１の信号発生回路２７を形成している。
【００５８】
スイッチング電源回路の起動の直後においては定電流源１３によりコンデンサ１４が充電される。これにより、コンデンサ電圧（ｂ）は図１０のように上昇する。リングオシレータにより、（ａ）（ｄ）のノードの電圧は図１０のように動作し、（ｄ）は一定のパルス幅で動作する。一方、（ａ）（ｂ）を入力とするコンパレータ１６の出力（ｃ）は、一定のパルス幅で動作する（ｄ）と同相で動作し、また、前記コンデンサ電圧（ｂ）が上昇するため、その結果パルス幅が徐々に広がっていき、コンデンサ１４が所定の値まで充電した後はハイのままの状態となる。そのため、一定のパルス幅で動作する（ｄ）と、この（ｄ）と同相で動作するコンパレータ１６の出力（ｃ）を入力とするＡＮＤ回路の出力（ｅ）は、初期充電時にはコンパレータ１６の出力（ｃ）が一定のパルス幅で動作する（ｄ）に比べパルス幅が小さいため支配的になりパルス幅が徐々に広がっていき、所定充電の後にはコンパレータ１６の出力（ｃ）が“Ｈ”レベルのままになるため一定のパルス幅で動作する（ｄ）が支配的になりパルス幅が一定になり、その結果、前記ＡＮＤ回路２０出力（ｅ）はソフトスタート動作をする。このようにスイッチング電源回路起動直後から動作する第１の信号発生回路２７の出力パルスのデューティ比が徐々に大きくなるので、第１の信号発生回路動作中の突入電流も低減することができる。
【００５９】
出力電圧が上昇し、第２の信号発生回路１に駆動回路２が切り替わった後の動作は（実施の形態１）と同一であるためここでは説明を省略する。
このように、高いデューティ比の領域を通過することなく、起動から定常状態まで到達するので、突入電流は抑制され、結果として、入力電源６の保護、及びチョークコイル７、スイッチング用パワートランジスタ５の保護をすることが可能となる。
【産業上の利用可能性】
【００６０】
本発明は、低入力電圧アプリケーションに使用できるスイッチング電源回路を搭載した各種の携帯用装置の信頼性の向上に寄与できる。
【図面の簡単な説明】
【００６１】
【図１】本発明の（実施の形態１）に係るスイッチング電源回路を示す回路図
【図２】同実施の形態のさらに具体的な回路図
【図３】同実施の形態の最大デューティ比動作とデューティ比時間変化の説明図
【図４】同実施の形態のエラーアンプ出力電圧制限回路の構成図
【図５】本発明の（実施の形態２）に係るエラーアンプ出力電圧制限回路
【図６】本発明の（実施の形態３）に係るエラーアンプ出力電圧制限回路
【図７】同実施の形態のデューティ比時間の変化図
【図８】本発明の（実施の形態４）に係るスイッチング電源回路を示す回路図
【図９】発明が解決しようとする課題を説明する回路図
【図１０】図９のソフトスタート動作を示す波形図
【図１１】図９の説明図
【符号の説明】
【００６２】
１    第２の信号発生回路
２    駆動回路
４    出力電圧モニタ回路
５    スイッチング用パワートランジスタ
６    入力電源
７    チョークコイル
８    整流用ダイオード
９    出力平滑容量
２５    出力端子
２６    スイッチング手段
２７    第１の信号発生回路
Ｐ１    第１のパルス
Ｐ２    第２のパルス
３４    エラーアンプ出力電圧制限回路
３５    カウンタ回路
３６    Ｓ−Ｒラッチ
３７    エラーアンプ出力制限回路
４１    遅延時間設定抵抗
４２    シュミットバッファ
【図１】
2006148987.tif 000003
【図２】
2006148987.tif 000004
【図３】
2006148987.tif 000005
【図４】
2006148987.tif 000006
【図５】
2006148987.tif 000007
【図６】
2006148987.tif 000008
【図７】
2006148987.tif 000009
【図８】
2006148987.tif 000010
【図９】
2006148987.tif 000011
【図１０】
2006148987.tif 000012
【図１１】
2006148987.tif 000013