(57)【要約】【課題】  複数のデータ信号線を有する情報処理装置において、余剰な通信経路を持たずに、データ転送の堅牢性を確保する。【解決手段】  開示されるデータ転送装置は、データパス３の送端の送信側装置２に、受信データ格納用のデータバッファ６と、転送データのエラー検出時テストパターンを生成するテストパターン生成部８と、データバッファ６の格納データの障害パスのデータを他のビットに配列した補完用データを生成するデータアライン制御部９を備え、データパス３の受端の受信側装置に、データパスからのテストパターンと所定テストパターンを比較して障害パスを特定するエラー検出部１１と、データパス３の転送データを格納する受信データバッファ１２と、補完用データを格納する受信データバッファ１３と、受信データバッファ１２のデータの障害パスのビットに補完用データの対応ビットのデータを配置してデータを再生する出力制御部１４とを備える。【選択図】  図１
2006251924.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータ信号線を有するデータパスの送端に設けられた送信側装置と前記データパスの受端に設けられた受信側装置とからなるデータ転送装置であって、
前記送信側装置に、受信データを格納するデータ格納手段と、受信側装置における転送データのエラー検出時所定のテストパターンを生成するテストパターン生成手段と、前記データ格納手段に格納されているデータにおける前記障害パスに該当するビットのデータを前記障害パス以外のビットにワードごとに順次配列してなる補完用データを生成するデータアライン制御手段とを備えるとともに、
前記受信側装置に、前記データパスを介して転送されたテストパターンと前記所定のテストパターンとを比較して障害パスを特定するエラー検出手段と、前記データパスを介する転送データを格納する第１の受信データ格納手段と、前記送信側装置からの前記補完用データを格納する第２の受信データ格納手段と、前記第１の受信データ格納手段に格納されている各ワードのデータにおける前記障害パスに該当するビットに、前記第２のデータ格納手段に格納された補完用データにおける各ワードの前記障害パスに該当するビットのデータを順次配列してエラーのないデータを再生する出力制御手段とを備えてなることを特徴とするデータ転送装置。
【請求項２】
複数のデータ信号線を有するデータパスの送端に設けられた送信側装置と前記データパスの受端に設けられた受信側装置とからなるデータ転送装置であって、
前記送信側装置に、受信データを格納するデータ格納手段と、受信側装置における転送データのエラー検出時所定のテストパターンを生成するテストパターン生成手段と、前記データ格納手段に格納されているデータを前記データパスにおける障害パス以外の有効パスに順次並べ替えてなる再送データを生成するデータアライン制御手段とを備えるとともに、
前記受信側装置に、前記データパスを介して転送されたテストパターンと前記所定のテストパターンとを比較して障害パスを特定するエラー検出手段と、前記データパスを介する転送データを格納する受信データ格納手段と、前記受信データ格納手段に格納された前記再送データを障害パスを含むすべてのパスに再並べ替えを行ってエラーのないデータを再生する出力制御手段とを備えてなることを特徴とするデータ転送装置。
【請求項３】
前記テストパターンが、対応する各ビットが互いに反転したデータで構成されている２ワードのデータからなることを特徴とする請求項１または２記載のデータ転送装置。
【請求項４】
前記テストパターンが、各ワードを構成する各ビットがすべて "０”または "１”からなり、各ワードごとに順次対応するそれぞれのビットが反転している３ワード以上のデータからなることを特徴とする請求項１または２記載のデータ転送装置。
【請求項５】
前記テストパターンが、同一パターンからなる複数ワードのデータと、該各複数ワードに対して対応するビットのデータがそれぞれ反転している一又は複数ワードのデータとから構成された３ワード以上のデータからなることを特徴とする請求項１または２記載のデータ転送装置。
【請求項６】
送信側装置と受信側装置とを複数のデータ信号線を有するデータパスを介して接続したシステムにおいて、
前記受信側装置が前記送信側装置からの受信データにエラーを検出したことを前記送信側装置に通知したとき前記送信側装置から受信側装置に所定のテストパターンを送出し、受信側装置で受信したテストパターンと前記所定のテストパターンとを比較して障害パスを特定して該障害パスの情報を前記送信側装置に通知し、送信側装置から送信データにおける前記障害パスに該当するビットのデータのみを送信データの前記障害パス以外のビットに配列してなる補完用データを受信側装置に送出することによって、受信側装置では保持していたエラーを含む各ワードの受信データにおける前記障害パスに該当するビットに前記補完用データの対応するビットのデータを配置してエラーのないデータを再生することを特徴とするデータ転送方法。
【請求項７】
送信側装置と受信側装置とを複数のデータ信号線を有するデータパスを介して接続したシステムにおいて、
前記受信側装置が前記送信側装置からの受信データにエラーを検出したことを前記送信側装置に通知したとき前記送信側装置から受信側装置に所定のテストパターンを送出し、受信側装置で受信したテストパターンと前記所定のテストパターンとを比較して障害パスを特定して該障害パスの情報を前記送信側装置に通知し、送信側装置から障害パス以外の有効パスのみでデータ転送を行うように１トランザクションの各ワードのデータを並べ替えて受信側装置へ再送することによって、受信側装置では前記有効パスで送信されたデータのみによって各ワードの障害パスを含む各ビットのデータに再並べ替えを行ってエラーのない転送データを再生することを特徴とするデータ転送方法。
【請求項８】
前記テストパターンが、対応する各ビットが互いに反転したデータで構成されている２ワードのデータからなることを特徴とする請求項６または７記載のデータ転送方法。
【請求項９】
前記テストパターンが、各ワードを構成する各ビットがすべて "０”または "１”からなり、各ワードごとに順次対応するそれぞれのビットが反転している３ワード以上のデータからなることを特徴とする請求項６または７記載のデータ転送方法。
【請求項１０】
前記テストパターンが、同一パターンからなる複数ワードのデータと、該各複数ワードに対して対応するビットのデータがそれぞれ反転している一又は複数ワードのデータとから構成された３ワード以上のデータからなることを特徴とする請求項６または７記載のデータ転送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、情報処理装置等におけるデータ転送機構に関し、特に複数のデータ信号線を有する場合に、信号経路の冗長化を必要とせずに、信号経路の障害時に障害回復を行って信号経路の堅牢性を確保することが可能な、データ転送装置及び方法に関する。
【背景技術】
【０００２】
従来、情報処理装置等におけるデータ転送機構では、予め冗長経路を用意しておき、データ転送経路の多重化を行って、データ障害発生時には冗長経路に切り替えることによって、データ転送の堅牢性を確保する方法が一般的であった。
また、データの暗号化等を行う場合にも、単にデータ経路の入れ替えによって目的を達成するのが一般的であった。
【０００３】
例えば特許文献１記載の発明においては、並列データパス１に障害が発生したことを検出した場合、診断回路６において障害情報を解析した結果に基づいてデータセレクタ３を制御して、障害を発生したビットを別のパスに切り換えて並列データパス１０に出力することによって、伝送路の障害を復旧することが記載されいてる。
【０００４】
また、特許文献２記載の発明においては、バス切換回路９において、データテーブル１１に予め格納されているデータに応じてスイッチマトリクス１０を切り換えることによって、内部バス側のｎ本の信号線と外部バス側のｎ本の信号線とを、組み合わせを変更可能に接続して、データやプログラムの暗号化，復号化を行うことが記載されている。
【０００５】
また、特許文献３記載の発明においては、メモリにデータを書き込む際に、ビット入れ替え部５２においてデータに定められた変換を行うデータスクランブルを施し、メモリからデータを読み出す際に、ビット入れ替え部５２においてデータに書き込み時と逆の変換を行うデータスクランブルを施すことによって、変換方式を知らない者に対してメモリ内のデータの機密性保持を可能にすることが記載されている。
【特許文献１】特開平０４−１７０６５７
【特許文献２】特開平０４−１４９６５２
【特許文献３】特開平０７−１６８７６４
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１記載の発明は、並列データパスに障害が発生したとき、他の経路を用いてデータを転送することによって障害からの回復を図るものであり、予め冗長経路を用意しておくことが必要であって、ハードウェア資源の無駄が発生するという問題がある。
また、特許文献２記載の発明および特許文献３記載の発明は、複数本のデータ信号線の入れ替えと復元とによって暗号化等の目的を達成する方法を提案するだけであって、冗長経路を用いることなしに、障害からの回復を可能にすることについては何ら記載されていない。
【０００７】
この発明は上述の事情に鑑みてなされたものであって、複数のデータ信号線を備えたデータ転送機構において、信号経路の冗長化を必要とせずに、信号経路の障害時にデータの障害回復を行って、信号経路の堅牢性を確保することが可能な、データ転送装置及び方法を提供することを目的としている。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、請求項１記載の発明はデータ転送装置に係り、複数のデータ信号線を有するデータパスの送端に設けられた送信側装置と上記データパスの受端に設けられた受信側装置とからなるデータ転送装置であって、上記送信側装置に、受信データを格納するデータ格納手段と、受信側装置における転送データのエラー検出時所定のテストパターンを生成するテストパターン生成手段と、上記データ格納手段に格納されているデータにおける上記障害パスに該当するビットのデータを上記障害パス以外のビットにワードごとに順次配列してなる補完用データを生成するデータアライン制御手段とを備えるとともに、上記受信側装置に、上記データパスを介して転送されたテストパターンと上記所定のテストパターンとを比較して障害パスを特定するエラー検出手段と、上記データパスを介する転送データを格納する第１の受信データ格納手段と、上記送信側装置からの上記補完用データを格納する第２の受信データ格納手段と、上記第１の受信データ格納手段に格納されている各ワードのデータにおける上記障害パスに該当するビットに、上記第２のデータ格納手段に格納された補完用データにおける各ワードの上記障害パスに該当するビットのデータを順次配列してエラーのないデータを再生する出力制御手段とを備えてなることを特徴としている。
【０００９】
また、請求項２記載の発明はデータ転送装置に係り、複数のデータ信号線を有するデータパスの送端に設けられた送信側装置と上記データパスの受端に設けられた受信側装置とからなるデータ転送装置であって、上記送信側装置に、受信データを格納するデータ格納手段と、受信側装置における転送データのエラー検出時所定のテストパターンを生成するテストパターン生成手段と、上記データ格納手段に格納されているデータを上記データパスにおける障害パス以外の有効パスに順次並べ替えてなる再送データを生成するデータアライン制御手段とを備えるとともに、上記受信側装置に、上記データパスを介して転送されたテストパターンと上記所定のテストパターンとを比較して障害パスを特定するエラー検出手段と、上記データパスを介する転送データを格納する受信データ格納手段と、上記受信データ格納手段に格納された上記再送データを障害パスを含むすべてのパスに再並べ替えを行ってエラーのないデータを再生する出力制御手段とを備えてなることを特徴としている。
【００１０】
また、請求項３記載の発明は、請求項１または２記載のデータ転送装置に係り、上記テストパターンが、対応する各ビットが互いに反転したデータで構成されている２ワードのデータからなることを特徴としている。
【００１１】
また、請求項４記載の発明は、請求項１または２記載のデータ転送装置に係り、上記テストパターンが、各ワードを構成する各ビットがすべて "０”または "１”からなり、各ワードごとに順次対応するそれぞれのビットが反転している３ワード以上のデータからなることを特徴としている。
【００１２】
また、請求項５記載の発明は、請求項１または２記載のデータ転送装置に係り、上記テストパターンが、同一パターンからなる複数ワードのデータと、該各複数ワードに対して対応するビットのデータがそれぞれ反転している一又は複数ワードのデータとから構成された３ワード以上のデータからなることを特徴としている。
【００１３】
また、請求項６記載の発明はデータ転送方法に係り、送信側装置と受信側装置とを複数のデータ信号線を有するデータパスを介して接続したシステムにおいて、上記受信側装置が上記送信側装置からの受信データにエラーを検出したことを上記送信側装置に通知したとき上記送信側装置から受信側装置に所定のテストパターンを送出し、受信側装置で受信したテストパターンと上記所定のテストパターンとを比較して障害パスを特定して該障害パスの情報を上記送信側装置に通知し、送信側装置から送信データにおける上記障害パスに該当するビットのデータのみを送信データの上記障害パス以外のビットに配列してなる補完用データを受信側装置に送出することによって、受信側装置では保持していたエラーを含む各ワードの受信データにおける上記障害パスに該当するビットに上記補完用データの対応するビットのデータを配置してエラーのないデータを再生することを特徴としている。
【００１４】
また、請求項７記載の発明はデータ転送方法に係り、送信側装置と受信側装置とを複数のデータ信号線を有するデータパスを介して接続したシステムにおいて、上記受信側装置が上記送信側装置からの受信データにエラーを検出したことを上記送信側装置に通知したとき上記送信側装置から受信側装置に所定のテストパターンを送出し、受信側装置で受信したテストパターンと上記所定のテストパターンとを比較して障害パスを特定して該障害パスの情報を上記送信側装置に通知し、送信側装置から障害パス以外の有効パスのみでデータ転送を行うように１トランザクションの各ワードのデータを並べ替えて受信側装置へ再送することによって、受信側装置では上記有効パスで送信されたデータのみによって各ワードの障害パスを含む各ビットのデータに再並べ替えを行ってエラーのない転送データを再生することを特徴としている。
【００１５】
また、請求項８記載の発明は、請求項６または７記載のデータ転送方法に係り、上記テストパターンが、対応する各ビットが互いに反転したデータで構成されている２ワードのデータからなることを特徴としている。
【００１６】
また、請求項９記載の発明は、請求項６または７記載のデータ転送方法に係り、上記テストパターンが、各ワードを構成する各ビットがすべて "０”または "１”からなり、各ワードごとに順次対応するそれぞれのビットが反転している３ワード以上のデータからなることを特徴としている。
【００１７】
また、請求項１０記載の発明は、請求項６または７記載のデータ転送方法に係り、上記テストパターンが、同一パターンからなる複数ワードのデータと、該各複数ワードに対して対応するビットのデータがそれぞれ反転している一又は複数ワードのデータとから構成された３ワード以上のデータからなることを特徴としている。
【発明の効果】
【００１８】
本発明のデータ転送装置及び方法によれば、複数のデータ信号線を有するデータ転送経路におけるデータ通信障害を、余剰な経路を用意することなしに救済することができ、従って、ハードウェア資源を削減することが可能となる。
【発明を実施するための最良の形態】
【００１９】
この発明のデータ転送装置は、複数のデータ信号線を有するデータパスの送端に設けられた送信側装置とデータパスの受端に設けられた受信側装置とからなるデータ転送装置であって、送信側装置に、受信データを格納するデータ格納手段と、受信側装置における転送データのエラー検出時所定のテストパターンを生成するテストパターン生成手段と、データ格納手段に格納されているデータにおける障害パスに該当するビットのデータを障害パス以外のビットにワードごとに順次配列してなる補完用データを生成するデータアライン制御手段とを備えるとともに、受信側装置に、データパスを介して転送されたテストパターンと所定のテストパターンとを比較して障害パスを特定するエラー検出手段と、データパスを介する転送データを格納する第１の受信データ格納手段と、送信側装置からの補完用データを格納する第２の受信データ格納手段と、第１の受信データ格納手段に格納されている各ワードのデータにおける障害パスに該当するビットに、第２のデータ格納手段に格納された補完用データにおける各ワードの障害パスに該当するビットのデータを順次配列してエラーのないデータを再生する出力制御手段とを備えている。
【実施例１】
【００２０】
図１は、この発明の第１実施例であるデータ転送装置の構成を示すブロック図、図２は、本実施例のデータ転送装置におけるテストパターンを例示する図、図３は、本実施例のデータ転送装置における転送データと補完用データとを示す図、図４は、テストパターンの他の例を示す図、図５は、テストパターンのさらに他の例を示す図である。
【００２１】
この例のデータ転送装置は、図１に示すように、データパス１を介して図示されない下位装置から受信したデータを送信する送信側装置２と、送信側装置２からデータパス３を介してデータを受信する受信側装置４と、図示されない上位装置へデータを転送するデータパス５とから概略構成されている。
データパス３は本発明による障害回復の対象となる、複数のデータ信号線（パス）を有するデータパスであって、その構成はパラレルでもよくシリアルでもよい。送信側装置２はデータパス３の送端側にあって、データパス１を介して下位装置に接続されている。受信側装置４はデータパス３の受端側にあって、データパス５を介して上位装置に接続されている。
【００２２】
さらに送信側装置２は、ＦＩＦＯ（First In First Out）メモリからなるデータバッファ６と、データバッファ６からのデータとテストパターン生成部８からのデータとデータアライン制御部９からのデータとの調停動作を行ってデータパス３に出力するポートセレクタ７と、障害検出に使用するためのテストパターンを生成するテストパターン生成部８と、データを並べ替えて出力する機能を有するデータアライン制御部９と、データバッファ６とテストパターン生成部８とデータアライン制御部９の動作を制御する送信制御部１０とから構成されている。
【００２３】
また、受信側装置４は、パリティチェックやデータパターンによるデータの障害検出機能を持つエラー検出部１１と、転送データを格納する受信データバッファ１２と、補完用データを格納する受信データバッファ１３と、受信データを並べ替えて出力する機能を持つ出力制御部１４と、出力制御部１４と送信制御部１０に対する制御を行う受信制御部１５とから構成されている。
【００２４】
図２は、この例のデータ転送装置においてテストパターン生成部８が生成するテストパターンを例示し、１ワードが８ビットの２進データからなる転送データに対応して、８ビットの２進データ２ワードから構成されることが示されている。
図３は、この例のデータ転送装置における転送データと、これに対して図２に示されたテストパターンを適用した場合の補完用データとを示している。
以下、図１乃至図３を参照して、この例のデータ転送装置の動作を説明する。
【００２５】
最初、エラーが発生しない状態における、通常時の動作を説明する。
〔１〕下位装置からデータパス１を介して図３（ａ）に示すようなデータが転送されてきた場合、送信側装置２では、転送されたデータをデータバッファ６に格納して、データパス１６，ポートセレクタ７およびデータパス３を経て受信側装置４へ送出する。
〔２〕受信側装置４は、データパス３を介してデータを受信すると、エラー検出部１１においてパリティチェックを行う。チェック結果、エラーが検出されなかったときは、データをデータパス１７を経て受信データバッファ１２へ送出する。
〔３〕１トランザクションのデータが受信データバッファ１２に格納されると、受信データバッファ１２からのデータ送信が可能であることを示す通知が、データパス１８を経て出力制御部１４に送出される。
【００２６】
〔４〕出力制御部１４が、受信データバッファ１２からデータの送信可能を示す通知を受信し、それまでにデータパス１９を経て受信制御部１５からエラー発生の通知を受けていない場合には、データパス２０を介して受信データバッファ１２の読み出し制御を行って、読み出したデータをデータパス５を経て上位装置へ送信する。
これと同時に、データパス２５を介して受信制御部１５へデータ転送完了通知を送出する。
〔５〕受信制御部１５がデータ転送完了通知を受信すると、データパス２１を経て送信制御部１０へデータ転送完了通知を送出する。
〔６〕送信制御部１０はデータ転送完了通知を受信すると、データパス２２を介してデータバッファ６を制御して、次トランザクションの送信動作に移行させる。
【００２７】
次に、転送データにエラーが発生した場合における、１ビット単位での縮退動作を説明する。
〔１〕データパス３におけるデータ転送時、障害パスの存在によって転送データにエラーが発生し、エラー検出部１１でエラー検出が行われた場合、エラー検出部１１は、データパス２３を経て受信制御部１５へエラー検出通知を送出する。
エラーが検出された後も、データパス３，エラー検出部１１およびデータパス１７を介して、受信データバッファ１２に対する、仕掛かり中トランザクションのデータ転送が行われている。
受信データバッファ１２に転送された仕掛かり中の１トランザクションのデータには、図３（ｂ）において黒表示して表されているように、データパス３の固定障害に基づいて、各ワードごとに、０位〜７位の８ビット幅のデータ中に、１位と７位の２ビットの障害ビットのデータが含まれている。
【００２８】
〔２〕受信制御部１５はエラー検出通知を受信したとき、データパス２１を経て送信制御部１０へエラー発生を通知する。
これと同時に、受信制御部１５はデータパス１９を経て出力制御部１４にもエラー検出を通知する。
〔３〕送信制御部１０は受信制御部１５からエラー通知を受けたとき、データパス２４を経てテストパターン生成部８に対してテストパターン送信指示を送出する。
〔４〕テストパターン生成部８は、送信制御部１０からテストパターン送信指示を受けると、１トランザクションのデータ転送完了後に、データパス２５，ポートセレクタ７及びデータパス３を経て、受信側装置４へテストパターンを送信する。
テストパターンは、受信側装置４のエラー検出部１１と送信側装置２のテストパターン生成部８との間で予め仕様として定められている、例えば図２に示すようなパターンのものを使用する。図２に例示されたテストパターンにおいては、第１ワードはすべて "０”からなり、第２ワードはすべて "１”からなっている。
【００２９】
〔５〕エラー検出部１１が、データパス３を経てテストパターンを受信すると、受信したテストパターンにも、図３（ｂ）に示すように、各ワードごとに、黒表示して表されたように１位と７位の２ビットの障害ビットが含まれている。
エラー検出部１１では、転送データと、仕様によって定められている障害ビットを含まないテストパターンとの比較を行って、固定故障となっているデータパスが各ワードの何ビット目であるかの特定を行い、特定された障害パスの情報をデータパス２３を経て受信制御部１５に通知する。
〔６〕受信制御部１５がエラー検出部１１から障害パス情報を受信すると、この情報をデータパス２１を経て送信制御部１０へ通知する。
これと同時に、受信制御部１５はデータパス１９を経て出力制御部１４にも障害パス情報を送出する。
【００３０】
〔７〕送信制御部１０は障害パス情報を受信すると、データパス２６を経てデータアライン制御部９に障害パス情報を送出する。
〔８〕データアライン制御部９は、障害パス情報に応じて、障害パスに該当するパスを介して送信した有効データ（エラーとなる前のデータ）を、データパス２７，２８を経てデータバッファ６から読み出し、データパス３を形成する各パスのうちの障害パス以外のパスに、読み出された有効データが載るように並べ替えて形成した、図３（ｂ）に示す補完用データのワードを、データパス２９，ポートセレクタ７及びデータパス３を経て受信側装置４へ送出する。
図３（ｂ）に示す、データパス３を経て送られる補完用ワードにおいては、黒表示して表された１位と７位の２ビットの障害ビットを除く部分に、転送データにおける障害ビットに対応する位置にあるべき１位と７位の２ビットのデータが、１トランザクションを構成する各ワードの順に配列されている。
〔９〕エラー検出部１１は、データパス３を介して補完用データを受信すると、これをデータパス３０を経て受信データバッファ１３へ送出する。
【００３１】
〔10〕受信データバッファ１３は、１トランザクション分の補完用データを受信して格納すると、データパス３１を介して出力制御部１４へ受信完了を通知する。
出力制御部１４は、受信データバッファ１３から１トランザクション分の補完用データの受信が完了したことを示す通知を受けると、データパス１８，２０を用いて受信データバッファ１２から障害パスを用いて受信した転送データを読み出し、この転送データを、データパス３１，３２を用いて受信データバッファ１３から読み出した補完用データを用いて補う形でデータのマージ整形を行う。
具体的には、図３（ｂ）に示す障害ビットを含む１トランザクションのデータに対して、各ワードにおいて黒表示して表された１位と７位の２ビットの障害ビットの位置に、補完用データの対応するワードの１位と７位の２ビットのデータをそれぞれ配列すればよい。
その後、出力制御部１４は、マージされたデータによって、データパス５を介して上位装置へのデータ転送を行う。出力制御部１４は、データ転送が完了すると、データパス２５を介して受信制御部１５へデータ転送完了の通知を行う。
【００３２】
〔11〕以降のデータ転送においては、送信側装置２からの１トランザクションのデータ転送ごとに、同様の補完用データが送出され、出力制御部１４において前回と同様にマージ整形が行われる。
【００３３】
図４においては、テストパターンの他の例が示されている。図４（ａ）に示す例においては、各ワードにおいて、 "０”と "１”とが交互に配列されているが、第１ワードと第２ワードとでは、 "０”と "１”の位置が入れ代わっている。
図４（ｂ）に示す例においては、各ワードにおいて、 "０”と "１”とが２ビットずつ交互に配列されているが、第１ワードと第２ワードとでは、 "０”と "１”の位置が入れ代わっている。
図４（ｃ）に示す例においては、各ワードにおいて、 "０”と "１”とが４ビットずつ交互に配列されているが、第１ワードと第２ワードとでは、 "０”と "１”の位置が入れ代わっている。
図４（ｄ）に示す例においては、各ワードにおいて、 "０”と "１”とが３ビットと１ビットの割合で交互に配列されているが、第１ワードと第２ワードとでは、 "０”と "１”の位置が入れ代わっている。
【００３４】
このように、図２，図４に示されたテストパターンにおいては、２ワードからなるパターンにおいて、第１ワードと第２ワードとにおける、対応するビット位置のデータが必ず反転したものとなるように構成されているので、障害パスに基づいて転送データがエラーして固定的に "０”になる場合でも、または "１”になる場合でも、エラー検出部１１では、転送データともとのテストパターンとのデータの違いによって必ずエラーを検出することが可能になる。
なお、以上の説明から理解されるように、２ワードからなるテストパターンの場合は、異なるワードにおける対応するビット位置のデータが必ず反転したものとなるように構成されていればよいので、このようなテストパターンの例は、図２，図４に示されたものに限らず、他の構成も可能であることが明らかである。
また、１ワードのテストパターンでは正しくエラーを検出することができず、従って使用不可能であることも、上述の説明から明らかである。
【００３５】
図５においては、テストパターンのさらに他の例が示されている。図５に示す例は、転送データがアナログ的要素に基づく間欠的故障によってエラーを発生するような場合に、適用可能なテストパターンを例示している。
すなわち、転送データの "０”と "１”とが、トランザクションごとに切り替わるような高負荷な場合にのみ発生する間欠的な障害の場合や、特定のパターンで障害が発生するような場合には、障害パスを検出するために３ワード以上のテストパターンが必要となることが考えられる。
【００３６】
図５（ａ）においては、トランザクションごとに転送データの "０”， "１”が反転するデータ転送装置において高負荷に基づいてエラーが発生するような場合に、障害パスの検出に有効なテストパターンを例示し、第１ワードから第６ワードを構成するビットがすべて "０”またはすべて "１”からなり、各ワードごとに順次対応するビットが反転している例が示されている。
また、図５（ｂ）においては、転送データがあるワード期間安定した後に反転するワードがあるとエラーが発生するような場合に有効なテストパターンの例を示し、第１ワードから第４ワードまでは同じパターンとなり、第５ワードで "０”と "１”が反転し、第６ワードで再びもとのパターンに戻る例が示されている。
【００３７】
このように、この例のデータ転送装置では、受信側装置でデータパスの転送データにエラーが検出されたとき、送信側装置からテストパターンを送出し、受信側装置でテストパターン上のエラー位置によって障害パスを特定することによって、送信側装置から障害パス情報に応じて転送前のデータにおける障害パス位置のデータを補完用データとして送信し、受信側装置で転送データのエラービットを補完用データによってマージして、エラーのないデータを再生するので、複数のデータ信号線を有するデータ転送経路におけるデータ通信障害を、余剰な経路を用意することなしに救済することができ、従って、ハードウェア資源の浪費を防止することが可能となる。
【実施例２】
【００３８】
図６は、本発明の第２実施例であるデータ転送装置における転送データと再送データとを示したものである。
この例の場合のデータ転送装置の構成は、図１に示された第１実施例の場合とほぼ同様であるが、受信データバッファ１３と、これから各部に接続されるデータパス３０，３１，３２が不要になる点が異なっている。それ以外の各部の構成とそれぞれの機能は、第１実施例の場合と同様である。
また、この例において使用されるテストパターンの構成も、図２，図４，図５に示されたものと同様である。
【００３９】
以下、図６を参照して、この例のデータ転送装置の動作を説明する。
この例において、障害パスが存在しない場合のデータ転送装置の動作は、第１実施例の場合と同様であり、図６（ａ）に示す転送データは、送信側装置２からデータパス３および受信側装置４を経て、そのままデータパス５から上位装置へ送出される。
以下においては、この例のデータ転送装置において、障害パスの存在によってエラーが発生した場合の動作について説明する。
【００４０】
〔１〕エラー検出部１１で転送データにエラーが検出された場合、エラー検出部１１は、データパス２３を経て受信制御部１５へエラー検出通知を送出する。
図６（ｂ）においては、１トランザクションの転送データの３ワード目において、黒表示して表された１位と７位の２ビットに障害が発生した場合を例示しているが、障害の発生は何ワード目であってもよい。
エラーが検出された後は、データパス３，エラー検出部１１およびデータパス１７を経て送られた、受信データバッファ１２における、仕掛かり中トランザクションの転送済みデータを無効とする。
〔２〕受信制御部１５はエラー検出通知を受信したとき、データパス２１を経て送信制御部１０へエラー発生を通知する。
これと同時に、受信制御部１５はデータパス１９を経て出力制御部１４にもエラー発生を通知する。
【００４１】
〔３〕送信制御部１０は受信制御部１５からエラー発生の通知を受けたとき、データパス２４を経てテストパターン生成部８に対してテストパターン送信指示を送出する。
〔４〕テストパターン生成部８は、送信制御部１０からテストパターン送信指示を受信すると、データパス２５，ポートセレクタ７及びデータパス３を経て、受信側装置４へテストパターンを送信する。
テストパターンは、受信側装置４のエラー検出部１１と送信側装置２のテストパターン生成部８との間で予め仕様として定められている、例えば図２に示すようなパターンのものを使用する。図２に例示するパターンにおいては、第１ワードはすべて "０”からなり、第２ワードはすべて "１”からなっている。
【００４２】
〔５〕エラー検出部１１が、データパス３を経てテストパターンを受信すると、このテストパターンにも、図６（ｂ）に示すように、各ワードごとに、黒表示して表されたように１位と７位の２ビットの障害ビットが含まれている。
エラー検出部１１では、転送データと、仕様によって定められている障害ビットを含まないテストパターンとの比較を行って、固定故障となっているデータパスが各ワードの何ビット目であるかの特定を行い、特定された障害パスの情報をデータパス２３を経て受信制御部１５に通知する。
〔６〕受信制御部１５がエラー検出部１１から障害パス情報を受信すると、この情報をデータパス２１を経て送信制御部１０へ通知する。
これと同時に、受信制御部１５はデータパス１９を経て出力制御部１４にも障害パス情報を通知する。
【００４３】
〔７〕送信制御部１０は障害パス情報を受信すると、データパス２６を経てデータアライン制御部９に障害パス情報を通知する。
〔８〕データアライン制御部９では、使用可能なデータパス上に有効データ（エラーとなる前のデータ）が載るようにデータの並べ替えを行って、データパス２９，ポートセレクタ７およびデータパス３を経て再送し、受信データバッファ１２はこのデータを保持する。
図６（ｂ）に示す１トランザクションの再送データにおいては、各ワードにおいて、黒表示して表されている障害パスに相当する１位と７位の２ビットの位置を除く各ビットに有効データが送出されていることが示されている。
〔９〕出力制御部１４においては、受信データバッファ１２から再送データを読み出し、障害パス以外の信号線に送出されている有効データのみによって各ワードのデータが形成されるように、再並べ替えを行って転送データを再生する。
【００４４】
〔10〕出力制御部１４では、このようにした再生されたデータによって、データパス５を介して上位装置へのデータ転送を行う。
出力制御部１４は、データ転送が完了すると、データパス２５を介して受信制御部１５へデータ転送完了を通知し、これによって受信制御部１５からデータパス２１を経て送信制御部１０へデータ転送完了が通知される。
〔11〕以降のデータ転送においては、１トランザクションのデータ転送ごとに、障害パスの情報に基づくデータアライン制御部９におけるデータの並べ替えと、出力制御部１４におけるデータの再並べ替えとが行われてエラーのないデータが再生され、データパス５を介して上位装置に送信される。
【００４５】
このように、この例のデータ転送装置によれば、受信側装置で転送データにエラーが検出されたとき、送信側装置からテストパターンを送出し、受信側装置ではテストパターン上のエラー検出によって障害パスを特定する。送信側装置では障害パスを使用しないように１トランザクションのデータを並べ替えて受信側装置に再送し、受信側装置では再送データによって各ワードのデータを形成するように再並べ替えを行って、エラーのない転送データを再生するので、複数のデータ信号線を有するデータ転送経路におけるデータ通信障害を、余剰な経路を用意することなしに救済することができる。
この例の場合、第１実施例に示された補完用データ送信の場合と比較して転送データ量が増加するが、受信データバッファ１３が不要になるので、ハードウェア量を削減することが可能になる。
【００４６】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、転送データの１トランザクションを形成するワード数には制限がなく、また１ワードを構成するビット数にも制限はない。
【産業上の利用可能性】
【００４７】
開示したデータ転送装置の発明は、複数のデータ信号線を有する各種情報処理装置において利用可能なものであり、余剰な通信経路を持つことなしに、転送データの堅牢性を確保することが望ましい各種の場合に適用することができる。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１実施例であるデータ転送装置の構成を示すブロック図である。
【図２】同実施例のデータ転送装置におけるテストパターンを例示する図である。
【図３】同実施例のデータ転送装置における転送データと補完用データとを示す図である。
【図４】テストパターンの他の例を示す図である。
【図５】テストパターンのさらに他の例を示す図である。
【図６】本発明の第２実施例であるデータ転送装置における転送データと再送データとを示す図である。
【符号の説明】
【００４９】
２    送信側装置
６    データバッファ（データ格納手段）
７    ポートセレクタ
８    テストパターン生成部（テストパターン生成手段）
９    データアライン制御部（データアライン制御手段）
１０    送信制御部
４    受信側装置
１１    エラー検出部（エラー検出手段）
１２    受信データバッファ（受信データ格納手段）
１３    受信データバッファ（受信データ格納手段）
１４    出力制御部（出力制御手段）
１５    受信制御部
１，３，５，１６〜３２    データパス
【図１】
2006251924.tif 000003
【図２】
2006251924.tif 000004
【図３】
2006251924.tif 000005
【図４】
2006251924.tif 000006
【図５】
2006251924.tif 000007
【図６】
2006251924.tif 000008