(57)【要約】【課題】  本発明は、ＥＳＤデバイスモデルの指定の能力を必要とせず、且つ、ＥＳＤ回路シミュレーション結果の精度を確保しつつ、収束性を向上させた半導体集積回路のＥＳＤ耐性の回路シミュレーション装置を提供することを目的とする。【解決手段】  標準デバイスモデル６に過電圧・過電流特性を追加記述したＥＳＤデバイスモデル７と、標準デバイスモデル６をＥＳＤデバイスモデル７に置き換えるための条件を記したＥＳＤ動作適合判定条件１２とが設定され、回路動作の過渡解析中に半導体デバイスの各端子電圧を抽出し、この抽出された半導体デバイスの各端子電圧とＥＳＤ動作適合判定条件１２とを比較して、ＥＳＤ動作適合判定条件１２に適合したＥＳＤデバイスモデル７を選択し、すなわちＥＳＤ信号に最適なＥＳＤデバイスモデル７を割り当て、このＥＳＤデバイスモデル７を使用して回路シミュレーションを実行する。【選択図】      図１
2006148029.tif 000002
【特許請求の範囲】
【請求項１】
静電破壊保護回路の半導体デバイスの接続情報を記述した回路接続情報を備え、前記半導体デバイスのデバイスモデルとして、通常のデバイス動作を記述した標準デバイスモデルが設定され、まずデバイスモデルとして標準デバイスモデルを使用して、前記静電破壊保護回路への過電圧・過電流入力に対する回路動作の過渡解析を行う回路シミュレーションを実行する回路シミュレーション装置であって、
前記標準デバイスモデルに過電圧・過電流特性を追加記述したＥＳＤデバイスモデルと、
前記標準デバイスモデルを前記ＥＳＤデバイスモデルに置き換えるための条件を記したＥＳＤ動作適合判定条件と
が設定され、
前記回路動作の過渡解析中に前記半導体デバイスの各端子電圧を抽出する端子電圧抽出手段と、
前記端子電圧抽出手段により抽出された半導体デバイスの各端子電圧と、前記ＥＳＤ動作適合判定条件とを比較して、該ＥＳＤ動作適合判定条件に適合した半導体デバイスのデバイスモデルとして前記ＥＳＤデバイスモデルを選択するモデル選択手段と
を備え、
前記モデル選択手段により選択されたＥＳＤデバイスモデルを使用して、前記回路シミュレーションを実行すること
を特徴とする回路シミュレーション装置。
【請求項２】
前記モデル選択手段において前記ＥＳＤ動作適合判定条件に適合する新たな半導体デバイスが見つかると、前記ＥＳＤデバイスモデルを選択して回路シミュレーションを繰り返し実行すること
を特徴とする請求項１に記載の回路シミュレーション装置。
【請求項３】
前記ＥＳＤ動作適合判定条件がデバイス種類毎に各々複数条件が用意され、各条件に対応した過電圧・過電流特性のみを追加記述したＥＳＤデバイスモデルを備えること
を特徴とする請求項１または請求項２に記載の回路シミュレーション装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の性能を検証する回路シミュレーション装置に係り、特に静電気放電（ＥＳＤ：ＥｌｅｃｔｒｏＳｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）に対する半導体集積回路のＥＳＤ耐性をシミュレーションするＥＳＤ回路シミュレーション装置に関するものである。
【背景技術】
【０００２】
ＥＳＤは、通常、半導体集積回路装置の梱包や取り付け等の取り扱い時に生じ、そのＥＳＤの源は人体、梱包材料、パッケージ挿入装置等である。
半導体集積回路の入力端子にＥＳＤの過大電圧が印加された場合、例えば、ＥＳＤの源を人体から発生する静電荷をモデルとする場合、この静電荷の放電は電流ピーク値が数アンペアにもおよぶことになる。このような静電荷による過渡的な過電圧・過電流（サージ電圧・サージ電流）が、半導体集積回路の内部回路へ伝わり内部回路を破壊させることを防ぐために静電荷を逃がす放電経路を設ける等の静電破壊保護が必要となる。通常、半導体集積回路の入出力パッドと内部回路との間に、ＰＮ接合の順方向特性あるいはブレークダウン特性を利用した保護素子と抵抗体によって構成された静電破壊保護回路により内部回路への静電荷の伝播を防いでいることが多い。この静電破壊保護回路のＥＳＤ耐性を向上するためには、保護素子の面積を拡大し、放電能力を向上すればよいが、チップの製造コストを抑制するためには、逆に保護素子面積を低減することが求められる。そのため、小面積で十分なＥＳＤ耐性を確保するための静電破壊保護回路の高性能化が求められている。また、ＥＳＤ耐性は入出力端子に繋がる内部回路の形態によって変化するために、内部回路の形態に合わせて静電破壊保護回路を検討し、ＥＳＤ耐性を確保することが要求される。
【０００３】
一方、半導体集積回路の静電破壊評価は最終的な製品に対し実施されるために、そのＥＳＤ耐性の不足は静電破壊保護回路の再設計、静電破壊評価の繰り返しによる半導体集積回路開発のロスを発生し、製品開発期間の増大を招くことになる。そこで、半導体集積回路のＥＳＤ耐性をシミュレーションによって高精度に予測し、予め高性能化を図ることが重要である。
【０００４】
半導体集積回路のＥＳＤ耐性は概ね、静電破壊保護回路の放電経路設計と、静電破壊保護回路を構成する保護素子のスナップバック特性と高電流領域の電流能力によって決定される。
【０００５】
なお、ＥＳＤを評価するための等価モデルはいくつか存在し、静電気の発生種類で分類され、人体帯電モデル（ＨＢＭ：Ｈｕｍａｎ  Ｂｏｄｙ  Ｍｏｄｅｌ）、機械モデル（Ｍａｃｈｉｎｅ  Ｍｏｄｅｌ）、デバイス帯電モデル（ＣＤＭ：Ｃｈａｒｇｅｄ  Ｄｅｖｉｃｅ  Ｍｏｄｅｌ）、パッケージ帯電モデル（ＣＰＭ：Ｃｈａｒｇｅｄ  Ｐａｃｋａｇｅ  Ｍｏｄｅｌ）などがある。
【０００６】
図３は、保護素子の一例である、静電破壊保護回路で使用されるＮＰＮバイポーラトランジスタの電流電圧特性であり、スナップバック特性を説明する図である。また、図４はＥＳＤ耐性の回路シミュレーションで使用される前記ＮＰＮバイポーラトランジスタのデバイスモデル（ＥＳＤデバイスモデル）の等価回路である（たとえば、非特許文献１を参照）。
【０００７】
ＥＳＤ耐性の回路シミュレーションのために使用されるデバイスモデル（ＥＳＤデバイスモデル）は、通常動作の回路特性をシミュレーションするために使用される、半導体デバイスの通常のデバイス動作を記述したデバイスモデル（標準デバイスモデル）と比較して、図４に示すとおりスナップバック特性と高電流領域の特性を考慮するためのデバイス動作の記述の拡張が施されており、デバイスモデルの複雑性が非常に増大している。なお、標準デバイスモデルは、回路シミュレータ（ＳＰＩＣＥおよびその改良プログラム）で標準的に備えられているデバイスモデルであり、バイポーラトランジスタではＧｕｍｍｅｌ−Ｐｏｏｎモデルが有名である。図３に示すスナップバック特性は電流電圧の急峻な変化を持ち、且つ、負性抵抗を示す非常に非線形性の強い特性であり、回路シミュレーションでの収束性の課題を引き起こす特性である。ＥＳＤ耐性の回路シミュレーションではこれらの過電圧、過電流に対する応答を記述したＥＳＤデバイスモデルを使用することが必須であり、収束性の課題が常に内在している。
【０００８】
図５は従来の一般的な回路シミュレーション装置の構成を示すブロック図である。
従来の回路シミュレーション装置は、図５に示すように、回路図入力装置１と、回路接続情報部２と、入力記述解析部３と、回路行列生成部４と、標準デバイスモデル６が設定された素子特性計算部５と、過渡解析手段９を有するシミュレーション実行部８と、解析結果出力部１３から構成されている。
【０００９】
前記回路図入力装置１は、集積回路を構成する被試験回路である静電破壊保護回路の回路図を入力する。
前記回路接続情報部２は、回路図入力装置１により入力された回路図より、回路シミュレーション実行のための入力データである、半導体デバイスの接続情報を記述した回路接続情報を作成する。
【００１０】
前記入力記述解析部３は、回路接続情報部２により作成された回路接続情報により、回路構成と解析種類を解析する。
前記素子特性計算部５は、シミュレーション実行前に、たとえば回路図入力装置１により静電破壊保護回路の回路図中の半導体デバイス毎に使用すべき標準デバイスモデル６が設定され、設定された標準デバイスモデル６を使用して予め、静電破壊保護回路を構成する各半導体デバイスの各端子電圧条件における半導体デバイス特性を計算する。
【００１１】
前記回路行列生成部４は、入力記述解析部３により解析された回路構成と解析種類、および素子特性計算部５により計算された各半導体デバイスの半導体デバイス特性に応じて、静電破壊保護回路の行列方程式（関数）を作成する。
【００１２】
前記過渡解析手段９は、集積回路を構成する被試験回路への過電圧・過電流入力に対する該回路動作の過渡解析を行うための手段である。
前記シミュレーション実行部８は、過渡解析手段９を使用して回路行列生成部４により作成された回路行列方程式を解くことにより、静電破壊保護回路への過電圧・過電流入力に対する回路動作の過渡解析（動作解析）を行う回路シミュレーションを実行する。
【００１３】
前記解析結果出力部１３は、シミュレーション実行部８により求められた回路の動作解析の結果を出力する。
上記構成により、回路シミュレーション装置では、入力記述解析部３により解析された回路構成と解析種類に応じて、回路行列生成部４において入力回路の行列方程式（関数）が作成され、この回路行列方程式をシミュレーション実行部８において解くことにより、回路の動作解析が行われる。
【００１４】
前記回路行列方程式は、実際の半導体デバイス特性を記述した標準デバイスモデル６を使用して素子特性計算部５において予め、回路を構成する半導体デバイスの各端子電圧条件における半導体デバイス特性を計算することにより作成される。したがって、前記デバイスモデルが必要とする実際のデバイス特性を記述していないと、所望する回路特性のシミュレーションを実行することができない。
【００１５】
また一般的な回路シミュレーション装置では、回路図中の半導体デバイス毎に使用すべきデバイスモデル（標準デバイスモデルあるいはＥＳＤデバイスモデル）を、回路図入力部１にてシミュレーション実行前に記述設定しておき、設定されたデバイスモデルを使用して任意の端子電圧条件における各半導体デバイス特性を記述する構成となっている。
【非特許文献１】G. Bertrand et al.,「Analysis and Compact Modeling of a Vertical Grounded-Base NPN Bipolar Transistor used as an ESD Protection in a Smart Power Technology」 IEEE BCTM, pp. 28-31, Sept., 2000
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、従来の一般的な回路シミュレーション装置では、回路シミュレーション結果の精度を確保しようとすると、必要とする実際のデバイス特性を記述したＥＳＤデバイスモデルの設定を予め設計者が指定し、回路シミュレーションを実行する必要がある。ＥＳＤ電流の放電経路はＥＳＤ試験内容（たとえば、サージ印加基準、サージ極性、ＥＳＤ発生源のモデル）によって変わり、またＥＳＤに影響を受ける半導体デバイスは保護回路と被保護回路の形式によっても変わるために、ＥＳＤデバイスモデルの設定をＥＳＤ試験内容や保護回路と被保護回路形式によって設計者がシミュレーション実行前に個別に設定するには多大な労力と経験を必要とし、且つＥＳＤに影響を受ける半導体デバイスの選定に要する知見を必要とする。したがって、誰もが回路シミュレーションを使って簡単にＥＳＤ耐性の予測シミュレーションを実行することができない。また、回路シミュレーションする全半導体デバイスをＥＳＤデバイスモデルに置き換えた場合、ＥＳＤデバイスモデルの持つモデルの複雑性の増大と強い非線形特性のために回路シミュレーションの収束性の困難さが増大し、最悪、解析結果を得ることができないという問題を有する。
【００１７】
そこで、本発明は、ＥＳＤデバイスモデルの指定の能力を必要とせず、且つＥＳＤ回路シミュレーション結果の精度を確保しつつ、収束性を向上させた半導体集積回路のＥＳＤ耐性の回路シミュレーション装置を提供することを目的としたものである。
【課題を解決するための手段】
【００１８】
前述した目的を達成するために、本発明のうち請求項１に記載の回路シミュレーション装置は、静電破壊保護回路の半導体デバイスの接続情報を記述した回路接続情報を備え、前記半導体デバイスのデバイスモデルとして、通常のデバイス動作を記述した標準デバイスモデルが設定され、まずデバイスモデルとして標準デバイスモデルを使用して、前記静電破壊保護回路への過電圧・過電流入力に対する回路動作の過渡解析を行う回路シミュレーションを実行する回路シミュレーション装置であって、前記標準デバイスモデルに過電圧・過電流特性を追加記述したＥＳＤデバイスモデルと、前記標準デバイスモデルを前記ＥＳＤデバイスモデルに置き換えるための条件を記したＥＳＤ動作適合判定条件とが設定され、前記回路動作の過渡解析中に前記半導体デバイスの各端子電圧を抽出する端子電圧抽出手段と、前記端子電圧抽出手段により抽出された半導体デバイスの各端子電圧と、前記ＥＳＤ動作適合判定条件とを比較して、該ＥＳＤ動作適合判定条件に適合した半導体デバイスのデバイスモデルとして前記ＥＳＤデバイスモデルを選択するモデル選択手段とを備え、前記モデル選択手段により選択されたＥＳＤデバイスモデルを使用して、前記回路シミュレーションを実行することを特徴とするものである。
【００１９】
上記構成によれば、回路動作の過渡解析中に抽出される半導体デバイスの各端子電圧とＥＳＤ動作適合判定条件とが比較され、適合すると、デバイスモデルが標準デバイスモデルよりＥＳＤデバイスモデルへ変換され（ＥＳＤデバイスモデルが選択して割り当てられ）、選択して割り当てられたＥＳＤデバイスモデルを使用して、回路シミュレーションが実行される。よって、設計者がＥＳＤデバイスモデルを指定する必要がなく、回路シミュレーション解析過程で、ＥＳＤに影響を受ける半導体デバイスに必要なＥＳＤデバイスモデルを割り当てシミュレーションすることが可能になる。
【００２０】
また、請求項２に記載の回路シミュレーション装置は、上記請求項１に記載の回路シミュレーション装置であって、前記モデル選択手段において前記ＥＳＤ動作適合判定条件に適合する新たな半導体デバイスが見つかると、前記ＥＳＤデバイスモデルを選択して回路シミュレーションを繰り返し実行することを特徴とするものである。
【００２１】
上記構成によれば、回路シミュレーション解析過程で、ＥＳＤに影響を受ける必要最低限のデバイスについて、必要なＥＳＤデバイスモデルが自動的に順次選択して割り当てられ、回路シミュレーションが実行される。よって、ＥＳＤ耐性のシミュレーションの解析精度と収束性の両立を図ることが可能となる。
【００２２】
また、請求項３に記載の回路シミュレーション装置は、請求項１または請求項２に記載の回路シミュレーション装置であって、前記ＥＳＤ動作適合判定条件がデバイス種類毎に各々複数条件が用意され、各条件に対応した過電圧・過電流特性のみを追加記述したＥＳＤデバイスモデルを備えることを特徴とするものである。
【００２３】
上記構成によれば、回路シミュレーション解析過程で、必要な特性のみを追加記述したＥＳＤデバイスモデルを選択して割り当てられ、回路シミュレーションが実行される。よって、ＥＳＤデバイスモデルの持つ複雑性を軽減し、ＥＳＤ耐性のシミュレーションの収束性をより高めることが可能となる。
【発明の効果】
【００２４】
本発明のＥＳＤ回路シミュレーション装置は、回路シミュレーション解析過程で、ＥＳＤに影響を受ける必要最低限のデバイスについてのみ、必要なＥＳＤデバイスモデルを自動的に選択して割り当てることができ、ＥＳＤ耐性のシミュレーションの解析精度と収束性を両立させることが可能になる、という効果を有している。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態を、図面を参照しながら説明する。なお、従来例の図５に示す回路シミュレーション装置の構成と同一の構成には同一の符号を付して説明を省略する。
【００２６】
図１は本発明の実施の形態における回路シミュレーション装置の構成を示すブロック図である。
本発明の回路シミュレーション装置は、図１に示すように、新たに、素子特性計算部５にＥＳＤデバイスモデル７を設定し、標準デバイスモデル６をＥＳＤデバイスモデル７に置き換えるための条件を記したＥＳＤ動作適合判定条件１２を設定し、端子電圧抽出部（端子電圧抽出手段の一例）１０とデバイスモデル選択部（モデル選択手段の一例）１１を備えている。
【００２７】
前記端子電圧抽出手段１０は、過渡解析手段９による過渡解析中に得られる、各解析時間での過渡解析結果から各半導体デバイスの各端子に印加された電圧（デバイス端子電圧）を抽出する。
【００２８】
前記デバイスモデル選択部１１は、ＥＳＤ動作適合判定条件１２と、端子電圧抽出手段１０で抽出されたデバイス端子電圧とを比較し、ＥＳＤ動作適合判定条件１２に適合する半導体デバイスを見つけると、デバイスモデルとしてＥＳＤデバイスモデル７を選択し（端子電圧抽出手段１０により抽出されたデバイスの端子電圧を、ＥＳＤ動作適合判定条件１２に照らしてＥＳＤデバイスモデル７を選択し）、素子特性計算部５へ出力する。このとき、素子特性計算部５は、デバイスモデルを標準デバイスモデル６より、選択して割り当てられたＥＳＤデバイスモデル７へ置き換え、ＥＳＤデバイスモデル７を使用して、回路を構成する半導体デバイスの各端子電圧条件における半導体デバイス特性を計算して回路行列生成部４へ出力する。
【００２９】
図２（ａ）に、素子特性計算部５に予め設定され、ＥＳＤデバイスモデル７の一例として使用される、バイポーラトランジスタのＥＳＤ信号に対する動作を全て記述したＥＳＤデバイスモデルの等価回路を示す。
【００３０】
図２に示すＥＳＤデバイスモデルの等価回路１１０は、標準的な動作を記述するＧｕｍｍｅｌ−Ｐｏｏｎモデル１０４と、高電流密度における抵抗値変調を表現する端子抵抗１０１と、ＰＮ接合の順方向高電流密度特性を記述するダイオード１０２と、ＰＮ接合の逆電圧時のブレークダウン電流を記述するアバランシェ電流源１０３で構成されている。
【００３１】
このようなＥＳＤデバイスモデル７を、素子特性計算部５に予め準備しておく。
上記構成の回路シミュレーション装置の作用を説明する。
回路図入力装置１から入力された回路図は回路接続情報部２において、回路シミュレーション実行のための入力データである回路接続情報に変換され、この回路接続情報２から入力記述解析部３において回路構成と解析種類が解析され、この解析された回路構成と解析種類に応じて回路行列生成部４において静電破壊保護回路の行列方程式が作成される。このとき、半導体デバイスの特性を計算する素子特性計算部５で使用するデバイスモデルは、各解析時間での過渡解析結果から端子電圧抽出手段１０で抽出された半導体デバイスの各端子に印加される電圧と、ＥＳＤ動作適合判定条件１２とを逐次比較した結果に基づいて選択され、ＥＳＤ動作適合判定条件１２に適合した半導体デバイスのデバイスモデルの指定を、標準デバイスモデル６よりＥＳＤデバイスモデル７に置き換え、回路行列を再度作成し、選択されたデバイスモデルを使用してデバイス特性を計算する。この処理をＥＳＤ動作適合判定条件１２に適合する半導体デバイスが新たに見つかった場合に繰り返し適用する。すなわち、ＥＳＤ動作適合判定条件１２に応じてＥＳＤ信号に応答すべき半導体デバイスを判定し、ＥＳＤ信号に最適なデバイスモデルを割り当て、回路シミュレーションを繰り返し実行する。
【００３２】
以上のように、本実施の形態によれば、半導体デバイスに印加される端子電圧条件によりＥＳＤ信号に影響を受ける半導体デバイスにのみ、自動的にＥＳＤデバイスモデル７を選択し割り当てて半導体デバイス特性を計算することが可能となり、従来の技術に比べてＥＳＤ試験内容や回路形式によって設計者がＥＳＤデバイスモデルの適用の指定をする必要をなくすことができる。
【００３３】
また本実施の形態によれば、回路シミュレーション解析過程で、ＥＳＤに影響を受ける必要最低限の半導体デバイスについて、必要なＥＳＤデバイスモデルを自動的に順次割り当てることができ、すなわちＥＳＤデバイスモデル７の適用数を必要最低限に抑えることが可能となり、よって、高精度のＥＳＤ耐性のシミュレーションの解析と収束性の両立を図ることができる。
【００３４】
なお、上記実施の形態においては、素子特性計算部５に、使用されるＥＳＤデバイスモデル７の一例として、バイポーラトランジスタのＥＳＤ信号に対する動作を全て記述したＥＳＤデバイスモデルの等価回路を設定しているが、素子特性計算部５に、ＥＳＤ動作適合判定条件の１つにのみ適合したときの特性を記述したモデル（簡略化ＥＳＤデバイスモデル）を設定することもできる。図２（ｂ），（ｃ）にこの簡略化ＥＳＤデバイスモデルの一例を示す。
【００３５】
図２（ｂ）に示す１１１は、コレクタ・ベース端子間の逆接合電圧がブレークダウン電圧値（ＢＶＣＢＯ）を超えた条件時に使用される簡略化ＥＳＤデバイスモデル、図２（ｃ）に示す１１２は、ベース・エミッタ間の順方向電圧が閾値（たとえば、１．５Ｖ）を超えた条件時に使用される簡略化ＥＳＤデバイスモデルであり、ＥＳＤ動作適合条件下においてはＥＳＤ信号に対する動作を全て記述したＥＳＤデバイスモデルと同じ特性表現能力を持っている。
【００３６】
これら各ＥＳＤ動作適合判定条件に対応した簡略化ＥＳＤデバイスモデル１１１，１１２を、使用されるＥＳＤデバイスモデル７の一例として、素子特性計算部５に予め設定しておき、ＥＳＤデバイスモデル選択時に適用する。
【００３７】
このようにＥＳＤ動作適合判定条件の１つにのみ適合したときの特性を記述した、簡略化されたモデル１１１，１１２を使用することにより、デバイスのＥＳＤ信号に対する動作を全て記述したＥＳＤデバイスモデルに比較して、明らかにシミュレーション負荷の軽減を図ることが可能となり、よって、収束課題を抑えつつ、ＥＳＤ動作解析が行えることになる。
【産業上の利用可能性】
【００３８】
本発明にかかるＥＳＤ回路シミュレーション装置は、高精度のＥＳＤ耐性のシミュレーションの解析と収束性の両立を図ることができる優れた効果を有し、集積回路の静電破壊の幅広い検証に有用である。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施の形態における回路シミュレーション装置のブロック図である。
【図２】同回路シミュレーション装置で使用するバイポーラトランジスタのＥＳＤデバイスモデル例である。
【図３】ＮＰＮバイポーラトランジスタのスナップバック特性図である。
【図４】ＥＳＤ回路シミュレーションで使用されるデバイスモデル例である。
【図５】従来の一般的な回路シミュレーション装置のブロック図である。
【符号の説明】
【００４０】
１      回路図入力装置
２      回路接続情報部
３      入力記述解析部
４      回路行列生成部
５      素子特性計算部
６      標準デバイスモデル
７      ＥＳＤデバイスモデル
８      シミュレーション実行部
９      過渡解析手段
１０    端子電圧抽出手段
１１    デバイスモデル選択部
１２    ＥＳＤ動作適合判定条件
１３    解析結果出力部
１０１  変調端子抵抗
１０２  高電流密度特性ダイオード
１０３  アバランシェ電流源
１０４  Ｇｕｍｍｅｌ−Ｐｏｏｎモデル
１１０，１１１，１１２  ＥＳＤデバイスモデル等価回路
【図１】
2006148029.tif 000003
【図２】
2006148029.tif 000004
【図３】
2006148029.tif 000005
【図４】
2006148029.tif 000006
【図５】
2006148029.tif 000007