(57)【要約】【課題】  本発明は半導体素子で発生する熱を放熱する放熱部材を有した半導体装置に関し、、低コスト化、高信頼性化、狭ピッチ化、及び小型化を図りつつ半導体素子で発生する熱を効率良く放熱することを課題とする。【解決手段】  半導体素子１と、この半導体素子１と電気的に接続される回路基板４と、この回路基板４の一面に固定されると共に半導体素子１と熱的に接続される放熱部材６と、回路基板４の放熱板６の配設面と反対側の面に配設されると共に回路基板４と電気的に接続されるインターポーザ５Ａとを有した半導体装置であって、前記回路基板４及びインターポーザ５Ａに開口部２５，２６を形成し、この開口部２５，２６を介して半導体素子１を放熱板６に直接熱的に接合した構成とする。【選択図】  図１
2006073651.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、
該半導体素子と電気的に接続される回路基板と、
該回路基板の一面に固定されると共に、前記半導体素子と熱的に接続される放熱部材と、
前記回路基板の前記放熱部材の配設面と反対側の面に配設されると共に、該回路基板と電気的に接続されるインターポーザとを有した半導体装置であって、
前記回路基板及び前記インターポーザに開口部を形成し、該開口部を介して前記半導体素子を前記放熱部材に直接熱的に接合した構成としたことを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記放熱部材は、平板である事を特徴とする半導体装置。
【請求項３】
請求項１または２記載の半導体装置において、
前記放熱部材は、炭素を主成分として含有する炭素含有物質であることを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか１項に記載の半導体装置において、
前記放熱部材を導電性材料により形成し、かつ前記回路基板と電気的に接続したことを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか１項に記載の半導体装置において、
前記開口部内に前記半導体素子を複数個配設したことを特徴とする半導体装置。
【請求項６】
請求項１乃至５のいずれか１項に記載の半導体装置において、
前記インターポーザの基材は、回路基板の基材と同じ材質である事を特徴とする半導体装置。
【請求項７】
請求項１乃至６のいずれか１項に記載の半導体装置において、
前記インターポーザは、受動素子が内設された構成であることを特徴とする半導体装置。
【請求項８】
請求項１乃至７のいずれか１項に記載の半導体装置において、
前記インターポーザに設けられた外部接続端子の配設位置と、前記回路基板に接続するための端子の配設位置とが、前記インターポーザを平面視した場合に重なっていることを特徴とする半導体装置。
【請求項９】
請求項１乃至７のいずれか１項に記載の半導体装置において、
前記インターポーザに設けられた外部接続端子の配設位置と前記回路基板に接続するための端子の配設位置とが、前記インターポーザを平面視した場合に異なっていることを特徴とする半導体装置。
【請求項１０】
請求項１乃至９のいずれか１項に記載の半導体装置において、
前記開口部を複数形成すると共に、各開口部内に前記半導体素子を配置したことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に係り、特に半導体素子で発生する熱を放熱する放熱部材を有した半導体装置に関する。
【０００２】
近年、半導体装置に内設される半導体素子は高密度化及び高速化してきており、これに伴い動作中に発生する発熱量も増大する傾向にある。一方において、半導体装置は小型化が望まれている。
【０００３】
よって、小型化を図りつつ効率よく半導体素子で発生する熱を放熱しうる半導体装置が望まれている。
【背景技術】
【０００４】
従来、放熱部材を設けた半導体装置として、例えば特許文献１〜４に開示されたものがある。特許文献１に開示された半導体装置は、絶縁基板上に一端が半導体素子にワイヤー接続されると共に、他端に外部電極が配設される配線が形成されている。また、半導体素子は絶縁基板に配設された金属板（放熱板）に熱的に接続された構成とされている。しかしながら、特許文献１に開示された半導体装置は、配線及び絶縁基板からなる回路基板をプレス加工するため、回路基板の材質に制約を受け、またプレス加工によるため狭ピッチ対応可能な寸法精度を得ることが困難であるという問題点があった。
【０００５】
また、特許文献２に開示さたれ半導体装置はＢＧＡ(Ball Grid Array)であり、半導体素子部に凹みを持たす為に第１及び第２のヒートシンク及び回路基板をプレス打ち込み加工した構成とされている。よって、特許文献２の半導体装置においても、回路基板やヒートシンク材質の制約を受ける問題点があった。
【０００６】
また半導体素子と電気回路基板はワイヤーボンディング接続されているが、半導体素子の電極面とはんだボール（外部接続端子）の配設面とが同一面であるため、互いの干渉を防止するためにはんだボールのボールサイズが制約されたり、またワイヤーボンディングのループ形状が制約されたりする問題点があった。
【０００７】
また、特許文献３に開示された半導体装置もＢＧＡであり、ヒートスプレッダに半導体素子部を収納する凹みを形成するためにやはりプレス加工が必要となり、このため特許文献３においても装置が大型化してしまう問題点がある。また、半導体素子と電気回路基板はワイヤーボンディング接続されているが、はんだボールの配設面とワイヤーの配設面が同一面であるため、半導体素子を樹脂封止する際にボールサイズが制約されたり、ワイヤーボンディングのループ形状が制約されたりするという問題点がある。
【０００８】
これに対し、特許文献４に開示された半導体装置は、放熱板となるベースメタルは平板状でありプレス加工は行わない構成である。また、半導体素子と絶縁層上に形成された配線はワイヤー接続されるが、配線が形成された絶縁層上にはインターポーザ基板が配設される。はんだボールはインターポーザ基板に形成されるため、ワイヤーボンディングのループ高さはインターポーザ基板の厚さで相殺される。よって、ワイヤーボンディングのループ高さ及びはんだボールのボールサイズは互いに干渉されることなく、任意に設定することができる。このため、特許文献４に開示された半導体装置によれば、上記した第１〜第３特許文献に開示された各半導体装置の問題点を解決でき、低コスト化、高信頼性化、狭ピッチ化、及び小型化を図ることができる。
【特許文献１】国際公開番号ＷＯ９８／４９７２６号
【特許文献２】特開２０００−２１６２８４号公報
【特許文献３】特開２００１−１６８２４４号公報
【特許文献４】特開２００３−２０４０１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献４に開示された半導体装置は、上記のように低コスト化、高信頼性化、狭ピッチ化、及び小型化を図ることができるものの、半導体素子と放熱板となるベースメタルとの間に樹脂基板が介在した構成とされている。このため、半導体素子で発生した熱が効率よくベースメタルに放熱されず、放熱特性が不良であるという問題点があった。
【００１０】
本発明は上記の点に鑑みてなされたものであり、低コスト化、高信頼性化、狭ピッチ化、及び小型化を図りつつ半導体素子で発生する熱を効率良く放熱しうる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００１２】
請求項１記載の発明は、
半導体素子と、
該半導体素子と電気的に接続される回路基板と、
該回路基板の一面に固定されると共に、前記半導体素子と熱的に接続される放熱部材と、
前記回路基板の前記放熱部材の配設面と反対側の面に配設されると共に、該回路基板と電気的に接続されるインターポーザとを有した半導体装置であって、
前記回路基板及び前記インターポーザに開口部を形成し、該開口部を介して前記半導体素子を前記放熱部材に直接熱的に接合した構成としたことを特徴とするものである。
【００１３】
上記発明によれば、半導体素子は回路基板及びインターポーザに形成された開口部を介して放熱部材に直接熱的に接合した構成であるため、回路基板及びインターポーザが設けられていても放熱に対し低熱抵抗が得られ、半導体素子で発生する熱を効率的に放熱することができる。
【００１４】
また、請求項２記載の発明は、
請求項１記載の半導体装置において、
前記放熱部材は、平板である事を特徴とするものである。
【００１５】
上記発明によれば、放熱部材が平板で、よって両面が平面であることにより、放熱部材を加工するに際し、エッチング処理や折り曲げ加工等の面倒な作業が不要となり、半導体装置の低コスト化を図ることができる。
【００１６】
また、請求項３記載の発明は、
請求項１または２記載の半導体装置において、
前記放熱部材は、炭素を主成分として含有する炭素含有物質であることを特徴とするものである。
【００１７】
上記発明によれば、放熱部材として炭素を主成分として含有する炭素含有物質を用いたことにより、放熱部材を超低熱抵抗とすることが可能となり、放熱効率を更に高めることができる。
【００１８】
また、請求項４記載の発明は、
請求項１乃至３のいずれか１項に記載の半導体装置において、
前記放熱部材を導電性材料により形成し、かつ前記回路基板と電気的に接続したことを特徴とするものである。
【００１９】
上記発明によれば、例えば導電性材料よりなる放熱部材を回路基板のグランド端子と電気的に接続することにより外部ノイズに強い半導体装置を実現することができる。
【００２０】
また、請求項５記載の発明は、
請求項１乃至４のいずれか１項に記載の半導体装置において、
前記開口部内に前記半導体素子を複数個配設したことを特徴とするものである。
【００２１】
上記発明によれば、複数の半導体素子を配設することにより、半導体素子全体から発生する熱が増大しても、各半導体素子は放熱部材に直接熱的に接続されているため、確実に放熱を行うことができる。また、複数の半導体素子を配設することができるため、電気回路の設計の自由性を高めることができる。
【００２２】
また、請求項６記載の発明は、
請求項１乃至５のいずれか１項に記載の半導体装置において、
前記インターポーザの基材は、回路基板の基材と同じ材質である事を特徴とするものである。
【００２３】
上記発明によれば、インターポーザの基材と回路基板の基材とを同じ材質としたことにより、環境の温度変化等があってもインターポーザと回路基板との間で応力が発生することを防止でき、よって疲労破壊等が発生することもなく、半導体装置の信頼性を高めることができる。
【００２４】
また、請求項７記載の発明は、
請求項１乃至６のいずれか１項に記載の半導体装置において、
前記インターポーザは、受動素子が内設された構成であることを特徴とするものである。
【００２５】
上記発明によれば、インターポーザに受動素子を内設したことにより、インターポーザの多機能化を図ることができ、半導体装置の小型化及び高機能化を図ることができる。
【００２６】
また、請求項８記載の発明は、
請求項１乃至７のいずれか１項に記載の半導体装置において、
前記インターポーザに設けられた外部接続端子の配設位置と、前記回路基板に接続するための端子の配設位置とが、前記インターポーザを平面視した場合に重なっていることを特徴とするものである。
【００２７】
上記発明によれば、インターポーザに設けられる外部接続端子と回路基板と接続するための端子とが対向した状態となるため、インターポーザの構造を簡単化することができると共に低コスト化を図ることができる。
【００２８】
また、請求項９記載の発明は、
請求項１乃至７のいずれか１項に記載の半導体装置において、
前記インターポーザに設けられた外部接続端子の配設位置と前記回路基板に接続するための端子の配設位置とが、前記インターポーザを平面視した場合に異なっていることを特徴とするものである。
【００２９】
上記発明によれば、インターポーザの外部接続端子の端子ピッチと、回路基板に接続するための端子の端子ピッチを変える事が可能となり、端子レイアウトの自由度を高めることができる。
【００３０】
また、請求項１０記載の発明は、
請求項１乃至９のいずれか１項に記載の半導体装置において、
前記開口部を複数形成すると共に、各開口部内に前記半導体素子を配置したことを特徴とするものである。
【００３１】
上記発明によれば、各半導体素子に対応した開口部が形成されるため、半導体素子の搭載時に開口部形状に基づき搭載する半導体素子を特定することが可能となる。また、半導体素子をインターポーザ或いは回路基板と接続する際、接続に要する配線長を短くすることができる。
【発明の効果】
【００３２】
上述の如く本発明によれば、回路基板及びインターポーザが設けられていても放熱に対し低熱抵抗が得られ、半導体素子で発生する熱を効率的に放熱することができる。
【発明を実施するための最良の形態】
【００３３】
次に、本発明を実施するための最良の形態について図面と共に説明する。
【００３４】
図１及び図２は、本発明の第１実施例である半導体装置を示している。図１は第１実施例に係る半導体装置の断面図であり、図２（Ａ）は平面図、図２（Ｂ）は正面図、図２（Ｃ）は底面図である。各図に示すように、第１実施例に係る半導体装置は、大略すると半導体素子１、回路基板４、インターポーザ５Ａ、放熱板６、及び封止樹脂７等により構成されている。
【００３５】
回路基板４は、本実施例では多層配線基板を用いており、よって樹脂よりなる基材１４の内部及び表面に配線１５及びビア１６が形成された構成とされている。回路基板４として多層配線基板を用いることにより、配線１５及びビア１６の高密度化を図ることができ、設計の自由度を高めることができる。これにより、回路基板４の小型化を図ることができると共に、はんだバンプ２２を狭ピッチで配設することが可能となる。
【００３６】
また、回路基板４の上面にはソルダーレジスト１７が形成されるが、後述するワイヤー１２及びはんだバンプ２２が接続される部位においては、ソルダーレジスト１７は除去されて、基材１４の表面に形成された配線１５が露出した状態となっている。このソルダーレジスト１７から露出した配線１５は、ワイヤー１２が接合されるボンディングパッド、及びはんだバンプ２２がされる電極パッドとなる。
【００３７】
回路基板４の略中央位置には、開口部２５が形成されている。この開口部２５は回路基板４を貫通して形成されており、その大きさは半導体素子１を内部に収納しうる大きさとされている。この開口部２５は、例えばパンチング加工またはルータ加工等の機械加工を用いて形成される。このように、パンチング加工またはルータ加工を用いて開口部２５を形成することにより、開口部２５を容易かつ精度良く形成することができる。
【００３８】
上記構成とされた回路基板４は、熱硬化シート１３を用いて放熱板６に固定される。具体的には、回路基板４と放熱板６との間に熱硬化シート１３を挟持させ、加熱して熱硬化シート１３を硬化処理することにより、回路基板４と放熱板６とを接合する。従って、半導体素子１の搭載前の状態においては、開口部２５を介して放熱板６の表面は露出した状態となっている。
【００３９】
インターポーザ５Ａは、基材１８に複数のスルーホール１９が貫通して形成された構成とされている。各スルーホール１９の上部には上部電極２０が形成されており、下部には下部電極２１が形成されている。上部電極２０は外部接続端子８が形成され、下部電極２１にははんだバンプ２２が配設される。更に、基材１８の上面には上部電極２０の形成位置を除きソルダーレジスト２３が形成されており、基材１８の下面には下部電極２１の形成位置を除きソルダーレジスト２４が形成されている。このインターポーザ５Ａは、はんだバンプ２２により回路基板４に機械的に固定されると共に電気的に接続される。
【００４０】
インターポーザ５Ａを構成する基材１８は、樹脂により形成されている。本実施例では、この基材１８の熱膨張率を、前記した回路基板４の基材１４の熱膨張率と略等しくなるよう設定している。具体的には、回路基板４を構成する基材１４と、インターポーザ５Ａを構成する基材１８とを同一材料としている。これにより、環境の温度変化等があってもインターポーザ５Ａと回路基板４との間で応力が発生することを防止でき、よって回路基板４とインターポーザ５Ａとの接合部分（特に、はんだバンプ２２）において疲労破壊が発生することを防止でき、半導体装置の信頼性を高めることができる。
【００４１】
また、基材１８の熱膨張率を回路基板４の基材１４の熱膨張率と略等しくなるよう設定できれば、基材１４と基材１８の材質は必ずしも同一とする必要はない。このように基材１４，１８を異なる材質とした場合には、材料選択の自由性が増し、回路基板４及びインターポーザ５Ａの低コスト化を図ることができる。また、本実施例に係る半導体装置を実装する実装基板の熱膨張率も考慮して基材１４，１８の材質を選定することも可能となる。
【００４２】
この際、具体的な基材１８の材質としては、セラミックを用いることができる。この場合には、半導体素子１１の発熱をインターポーザからも放熱することが可能となり、半導体装置の低熱抵抗化を図ることができる。また、セラミックのなかでも、焼成温度の低い低温焼結セラミックを用いることが望ましい。
【００４３】
一方、インターポーザ５Ａの中央位置には、開口部２６が形成されている。この開口部２６は、回路基板４に形成された開口部２５と同様に、パンチング加工またはルータ加工等の機械加工を用いて形成される。よって、開口部２６の形成も、容易かつ精度良く行うことができる。
【００４４】
このインターポーザ５Ａに形成される開口部２６は、回路基板４に形成される開口部２５よりも大きく形成される。これは、図１に示すように、開口部２６の内部に半導体素子１と回路基板４とをワイヤーボンディングする領域を確保するためである。
【００４５】
また、インターポーザ５Ａの厚さ（図１における上下方向の高さ）は、インターポーザ５Ａを回路基板４に接合した状態で、ワイヤー１２が形成するワイヤーループの高さよりも大きくなるよう構成されている。即ち、ワイヤー１２はインターポーザ５Ａから突出することはなく、開口部２６の内部に位置する構成とされている。
【００４６】
また、前記したように上部電極２０には外部接続端子８が、下部電極２１にははんだバンプ２２が配設されるが、本実施例では外部接続端子８の数とはんだバンプ２２の数を同数としている。更に、インターポーザ５Ａを平面視して透視した場合、インターポーザ５Ａに設けられた外部接続端子８の配設位置とはんだバンプ２２が接続される下部電極２１の配設位置が重なるよう構成されている。即ち、外部接続端子８と下部電極２１は、互いに対向した構成となっている。これにより、インターポーザ５Ａの構造を簡単化することができ、インターポーザ５Ａの低コスト化を図ることができる。
【００４７】
半導体素子１は、回路基板４に形成された開口部２５内にフェイスアップ状態で挿入され、導電性接着剤１１を用いて放熱板６に固定される。また、半導体素子１と回路基板４との間は、ワイヤー１２により接続される。これにより、半導体素子１は回路基板４及びインターポーザ５Ａを介して外部接続端子８と電気的に接続された状態となる。このように、半導体素子１と回路基板４との電気的接合にワイヤー１２を用いることにより、フリップチップ接合のように半導体素子１にバンプ等を設ける必要はなく、よって電気的接続に要するコスト低減を図ることができる。
【００４８】
放熱板６は平板形状を有し、本実施例ではその材質として銅を用いている。放熱板６として、両面が平面である平板形状のものを用いることにより、その製造に際しては切断のみの加工となり、凹部を形成する等のプレス加工が不要となり低コスト化を図ることができる。また、放熱板６の外側面（図１における下面）には、放熱板６の変質防止のために表面処理膜２７が形成されている。
【００４９】
この放熱板６の熱伝導率は、半導体素子１で発生する熱を良好に放熱するためには、１０Ｗ／ｍ／Ｋ以上３０００Ｗ／ｍ／Ｋ以下の材質とすることが望ましい。具体的には、本実施例で用いている銅以外の金属としては、ニッケル或はアルミニウムを考えられる。また、金属以外の材質としてはセラミックを用いることが考えられる。セラミックの場合、熱膨張係数が半導体素子１に近いものが存在するため、このセラミックを用いた場合には高い信頼性を有する半導体装置を実現することができる。
【００５０】
更に、放熱板６の材質としては、炭素を主成分として含有する炭素含有物質を用いることができる。炭素含有物質を用いることにより、放熱板６を超低熱抵抗とすることが可能となり、放熱効率を更に高めることができる。この際、具体的な炭素含有物質としては、ダイヤモンド或はカーボンナノチューブが考えられる。
【００５１】
尚、本実施例では放熱板６を両面が平面である平板形状とした例を示したが、放熱部材の形状は必ずしも両面が平面である必要はなく、少なくとも半導体素子１が接合される面が平坦面であればよい。例えば、フィン形状の放熱板６にすることも可能であり、この場合には放熱特性を向上させることができる。
【００５２】
封止樹脂７は、回路基板４に形成された開口部２５内、及びインターポーザ５Ａに形成された開口部２６内に形成される。これにより、各開口部２５，２６内に配設された半導体素子１及びワイヤー１２は、封止樹脂７により保護される。
【００５３】
外部接続端子８は、前記のようにインターポーザ５Ａに形成された上部電極２０に配設される。この際、図２（Ｃ）に示されるように、外部接続端子８は回路基板４に充填された封止樹脂７を囲繞するよう格子状（マトリックス）に配設される。従って、本実施例に係る半導体装置は、ＢＧＡ(Ball Grid Array)構造の半導体装置となる。よって、外部接続端子８を高密度に配置することができ、半導体装置の小型化を図ることができる。
【００５４】
上記したように本実施例に係る半導体装置は、回路基板４及びインターポーザ５Ａに開口部２５，２６を形成し、この開口部２５，２６に露出している放熱板６の表面に半導体素子１を直接熱的に接合した構成としている。この構成とすることにより、半導体装置内に回路基板４及びインターポーザ５Ａが設けられていても、半導体素子１を放熱板６に直接直接熱的に接合することにより放熱に対し低熱抵抗が得られ、半導体素子１で発生する熱を効率的に放熱することができる。
【００５５】
また、本実施例に係る半導体装置は、放熱板６は平板状でありプレス加工は行わない構成である。更に、ワイヤー１２のループ高さはインターポーザ５Ａの厚さより小さく設定されており、よってワイヤー１２は開口部２６の内部に位置した構成となっている。従って、図１及び図２（Ｂ）に示されるように、封止樹脂７の表面はインターポーザ５Ａの表面と略面一となり突出していない。
【００５６】
このため、ワイヤー１２のループ高さ及び外部接続端子８（はんだボール）のボールサイズは互いに干渉されることなく、任意に設定することが可能となる。よって、本実施例に係る半導体装置によれば、低コスト化、高信頼性化、狭ピッチ化、及び小型化を図ることができる。
【００５７】
また、本実施例では図２に示されるように、回路基板４，インターポーザ５Ａ，及び放熱板６は、平面視した形状が同一形状とされている。このため、ハンドリング時等の搬送時における半導体装置の取り扱いを容易化することができる。また、不要な外力が印加され難く、半導体装置の信頼来を高めることができる。
【００５８】
次に、本発明の第２乃至第２０実施例について説明する。図３乃至図２１は、第２乃至第２０実施例である半導体装置を示している。尚、図３乃至図２１において、図１及び図２に示した構成と同一構成については同一符号を付し、その説明を省略するものとする。
【００５９】
図３乃至図７に示される第２乃至第６実施例に係る半導体装置は、いずれも半導体装置に複数の半導体素子を搭載した構成としたことを特徴とするものである。このように、半導体装置に複数の半導体素子を組み込むことにより、ＳｉＰ（システムインパッケージ）として機能させることができ、半導体装置の高機能化、及び電気回路の設計の自由度を高めることができる。また各実施例に係る半導体装置は、第１実施例に係る半導体装置と同様に複数の半導体素子が放熱板６に直接熱的に接続した構成とされているため、複数の半導体素子を設けることにより半導体素子全体から発生する熱が増大しても、確実に放熱を行うことができる。以下、各実施例について説明する。
【００６０】
図３に示す第２実施例に係る半導体装置は、開口部２５内に２個の半導体素子１，２を並設した構成としたものである。各半導体素子１，２と回路基板４との間、及び半導体素子１と半導体素子２との間はワイヤー１２により接続した構成とされている。本実施例の構成では、半導体素子１，２が並設されるため、半導体装置の薄型化を図ることができる。
【００６１】
図４に示す第３実施例に係る半導体装置は、開口部２５内に半導体素子１を搭載すると共に、この半導体素子１の上部に半導体素子２を積層（スタック）した構成とされている。本実施例においても、半導体素子１，２と回路基板４はワイヤー１２で接続された構成とされている。本実施例の構成では、半導体素子１，２がスタックされているため、平面視した状態の半導体装置の面積を小さくすることができる。
【００６２】
図５に示す第４実施例に係る半導体装置は、３個の半導体素子１〜３を設け、その内の半導体素子１，２を開口部２５内に並設する。また、半導体素子３は、この一対の半導体素子１，２を跨ぐように各半導体素子１，２上に積層する。半導体素子１，２と回路基板４はワイヤー１２で接続された構成とされており、半導体素子１，２と半導体素子３はバンプ２８によりフリップチップ接合された構成とされている。この構成とすることにより、更に高機能化を図ることができる。
【００６３】
図６に示す第５実施例に係る半導体装置は、半導体素子１の上部に半導体素子２を積層した構成とされている。半導体素子１と回路基板４はワイヤー１２により接続され、半導体素子２と半導体素子１はバンプ２８を用いてフリップチップ接合された構成とされている。
【００６４】
図７に示す第６実施例に係る半導体装置は、半導体素子１の上部に半導体素子２を積層した構成とされている。本実施例では、半導体素子２が半導体素子１よりも大きい形状とされている。具体的には、半導体素子２は回路基板４に形成された開口部２５よりも大きい形状とされている。よって、半導体素子２を半導体素子１上に積層した状態において、その両端部分は回路基板４の重なった状態となっている。
【００６５】
この半導体素子２と回路基板４とが重なった部分にもバンプ２８が設けられており、よって半導体素子２は半導体素子１と共に回路基板４にもフリップチップ接合された構成とされている。本実施例では、半導体素子１と回路基板４との接続は、半導体素子２を介して行われる構成となる。
【００６６】
図８及び図９に示す半導体装置は、半導体素子１，２と回路基板４とを接続するのに電気回路基板３０を用いたものである。
【００６７】
図８に示す第７実施例に係る半導体装置は、半導体素子１の上部に電気回路基板３０を積層した構成とされている。この電気回路基板３０は、例えばプリント配線基板或はセラミック回路基板等の回路基板であり、両面基板であっても多層基板であってもかまわない。
【００６８】
本実施例では、電気回路基板３０は半導体素子１よりも大きい形状とされている。具体的には、電気回路基板３０は回路基板４に形成された開口部２５よりも大きい形状とされている。
【００６９】
よって、電気回路基板３０を半導体素子１上に積層した状態において、その両端部分は回路基板４の重なった状態となっている。この電気回路基板３０と回路基板４とが重なった部分にもバンプ２８が設けられており、よって電気回路基板３０は半導体素子１と共に回路基板４にもフリップチップ接合される。本実施例では、半導体素子１と回路基板４との接続は、電気回路基板３０を介して行われる構成となる。
【００７０】
図９に示す第８実施例に係る半導体装置は、半導体素子１，２を並設すると共に、この一対の半導体素子１，２を跨ぐように電気回路基板３０を積層した構成とされている。半導体素子１，２と回路基板４はワイヤー１２で接続された構成とされており、半導体素子１，２と電気回路基板３０はバンプ２８によりフリップチップ接合された構成とされている。このように、半導体素子１と半導体素子２の電気的な接続はワイヤー１２に限定されるものではなく、電気回路基板３０を用いることも可能である。
【００７１】
電気回路基板３０を用いた場合には、電気回路基板３０上で配線の引き回しを行うことができるため、接続の自由度を高めることができる。また、ワイヤー１２に比べて電気回路基板３０に形成された配線のインピーダンスを低減でき、よって半導体素子１，２が高速化してもこれに対応することができる。
【００７２】
図１０は、本発明の第９実施例に係る半導体装置を示している。本実施例に係る半導体装置は、前記半導体素子と前記回路基板とをＴＡＢ(Tape Automated Bonding)テープ３１により接続したことを特徴としている。
【００７３】
このＴＡＢテープ３１は、絶縁性を有した樹脂フィルムに導電材料よりなる配線パターンが形成された構成を有している。このＴＡＢテープ３１に形成された配線パターンを半導体素子１及び回路基板４に接合することにより、半導体素子１と回路基板４は電気的に接続される。ＴＡＢテープ３１は、配線パターンを微細化することが可能であるため、半導体素子１の電極及び回路基板４のＴＡＢテープ３１が接続される電極パッドの微細化に対応することができる。よって、半導体素子１及び回路基板４の高密度化に対応することができる。
【００７４】
図１１は、本発明の第１０実施例に係る半導体装置を示している。本実施例に係る半導体装置は、回路基板４に複数（本実施例では２つ）の開口部２５Ａ，２５Ｂを形成すると共に、各々の開口部２５Ａ，２５Ｂ内に半導体素子１，２を配置したことを特徴とするものである。
【００７５】
この開口部２５Ａ，２５Ｂは、前記した開口部２５と同様にパンチング加工またはルータ加工により形成される。また、各開口部２５Ａ，２５Ｂは回路基板４を貫通して形成されるため、よって回路基板４を放熱板６に配設した状態で、各開口部２５Ａ，２５Ｂから放熱板６が露出した状態となる。従って、本実施例においても、半導体素子１，２は放熱板６に直接熱的に接続された状態となる。
【００７６】
本実施例に係る半導体装置によれば、各半導体素子１，２に対応した開口部２５Ａ，２５Ｂが形成されるため、半導体素子１，２の搭載時に開口部形状に基づいて搭載する半導体素子１，２を特定することが可能となる。これにより、半導体素子１，２の開口部２５Ａ，２５Ｂへの装着処理の容易化を図ることができる。また、半導体素子１，２をインターポーザ５Ａ或いは回路基板４と接続する際、接続に要する配線長が短くなりインピーダンスの低減を図ることができる。これにより、半導体装置の電気的特性の向上（特に高速化）を図ることができる。
【００７７】
図１２は、本発明の第１１実施例に係る半導体装置を示している。本実施例に係る半導体装置は、回路基板４に形成されているグランドパッドと放熱板６との間に放熱板接続用ワイヤー３２を設けたことを特徴とするものである。
【００７８】
前記したように、放熱板６は導電性材料である銅により形成されている。よって、放熱板接続用ワイヤー３２を設けることにより、放熱板６と回路基板４のグランド配線は電気的に接続された構成となる。尚、放熱板接続用ワイヤー３２は、ワイヤー１２のワイヤーボンディング時に同時形成が可能である。
【００７９】
本実施例に係る半導体装置によれば、放熱板６が回路基板４のグランド配線と接続されることによりグランド電位となることにより、放熱板６は放熱機能と共にシールド機能も奏することとなる。よって、外部ノイズが１に影響することを防止でき、信頼性の高い半導体装置を実現することができる。また、シールド板を別個に設ける構成に比べ、部品点数の削減、装置の小型化、及びコストの低減を図ることができる。尚、上記した実施例では放熱板６を回路基板４のグランド配線に接続したが、電源配線に接続することも可能である。
【００８０】
図１３は、本発明の第１２実施例に係る半導体装置を示している。尚、本実施例に係る半導体装置はインターポーザの構成に特徴を有するため、図１３では本実施例に係る半導体装置を構成するインターポーザ５Ｂを拡大して示し、他の構成の図示は省略するものとする。また後述する第１３乃至１６実施例の説明で用いる図１４乃至図１７においても同様とする。更に、図１４乃至図１７において、ソルダーレジスト２３，２４の図示は省略している。
【００８１】
本実施例に係る半導体装置は、インターポーザ５Ｂに受動素子を内設した構成としたことを特徴とするものである。具体的には、本実施例ではインターポーザ５Ｂ内にデカップリングコンデンサ３４を形成している。デカップリングコンデンサ３４は、スルーホール１９Ａに接続されたプレート部３３Ａと、スルーホール１９Ｂに接続されたプレート部３３Ｂとにより構成される。また、基材１８とてしては、誘電率の高い材質を選定している。
【００８２】
上記発明によれば、インターポーザ５Ｂにデカップリングコンデンサ３４を内設したことにより、電源ノイズの低減を図ることができ、半導体装置の信頼性を高めることができる。また、別部品としてデカップリングコンデンサを設ける構成に比べて装置の小型化を図れると共に、デカップリングコンデンサ３４を半導体素子１に近い位置に設けることが可能となり、有効なノイズ低減を図ることが可能となる。
【００８３】
尚、本実施例では受動素子としてデカップリングコンデンサ３４を設けた構成を示したが、インターポーザ５Ｂに設ける受動素子はコンデンサに限定されるものではなく、抵抗、コイル、アンテナ等を設けることも可能である。これにより、半導体装置の高機能化及び多機能化を図ることができる。
【００８４】
図１４及び図１５は、本発明の第１３及び１４実施例に係る半導体装置を示している。各実施例に係る半導体装置は、インターポーザ５Ｃ，５Ｄに設けられた上部電極２０の数と、下部電極２１との数を異ならせたことを特徴とするものである。これにより、インターポーザ５Ｃ，５Ｄの上面に配設された上部電極２０に設けられる外部接続端子８の配設数と、下面に配設された下部電極２１に設けられるはんだバンプ２２の配設数は異なった構成となる。
【００８５】
具体的には、図１４に示す半導体装置では、スルーホール１９に内層配線３５及びビア３６が接続される構成とすることにより、インターポーザ５Ｃの上面に配設された上部電極２０（外部接続端子８）の配設数が、下面に配設された下部電極２１（はんだバンプ２２）の配設数より少ない構成とされている。
【００８６】
これに対して図１５に示す半導体装置では、スルーホール１９に内層配線３５及びビア３６が接続される構成とすることにより、インターポーザ５Ｄの上面に配設された上部電極２０（外部接続端子８）の配設数が、下面に配設された下部電極２１（はんだバンプ２２）の配設数より多い構成とされている。このように、外部接続端子８の配設数とはんだバンプ２２の配設数は必ずしも同数とする必要はなく、回路基板４の配線構成や外部接続端子８の端子レイアウト等により適宜変更することが可能である。
【００８７】
図１６及び図１７は、本発明の第１５及び１６実施例に係る半導体装置を示している。各実施例に係る半導体装置は、インターポーザ５Ｅ，５Ｆに設けられた外部接続端子８の配設位置と、回路基板４に接続するためのはんだバンプ２２の配設位置とが、インターポーザ５Ｅ，５Ｆを平面視した場合に異なるよう構成したことを特徴としている。
【００８８】
具体的には、図１６に示す第１５実施例に係る半導体装置は、上部電極２０及び下部電極２１を大きく形成し、これにより外部接続端子８とはんだバンプ２２とが対向する位置（図１に示す第１実施例に示される位置）からずらした構成としている。図１６に示す例では、図中左右方向に矢印ΔＬ１で示す寸法だけ外部接続端子８とはんだバンプ２２はずれた構成となる（この構成は、平面視した場合に外部接続端子８とはんだバンプ２２とが異なることと等価の構成である）。
【００８９】
一方、図１７に示す第１６実施例に係る半導体装置は、外部接続端子８が接続されるビア３６と、上部電極２０が接続されるビア３６の位置をずらすと共に、このビア３６，３６間を内層配線３５で接続することにより、外部接続端子８とはんだバンプ２２とが対向する位置からずらした構成としている。図１７に示す例では、図中左右方向に矢印ΔＬ２で示す寸法だけ外部接続端子８とはんだバンプ２２はずれた構成となる（この構成も、平面視した場合に外部接続端子８とはんだバンプ２２とが異なることと等価の構成である）。
【００９０】
上記した各実施例に係る半導体装置によれば、外部接続端子８の端子ピッチとはんだバンプ２２の端子ピッチを変える事が可能となり、端子レイアウトの自由度を高めることができる。
【００９１】
図１８は、本発明の第１７実施例に係る半導体装置を示している。本実施例に係る半導体装置は、回路基板４とインターポーザ５Ａとを異方性導電性部材４０を用いて電気的に接続したことを特徴とするものである。この異方性導電性部材４０は、絶縁フィルム内に導電性粒子を混入した構成を有し、圧接した部位でのみ圧接方向に電気的導通を図ることができる機能を有したものである。
【００９２】
本実施例に係る半導体装置によれば、回路基板４とインターポーザ５Ａとの間に空隙が形成されることがなく、異方性導電性部材４０は回路基板４及びインターポーザ５Ａに密着する。このため、温度変化が発生したとしても、空隙の膨張により不都合が発生することを防止することができ、信頼性の高い半導体装置を実現することができる。
【００９３】
また、はんだバンプ２２により回路基板４とインターポーザ５Ａとを接続する場合、はんだバンプ２２の溶融時にインターポーザ５Ａの高さバラツキが発生する。しかしながら、異方性導電性部材４０を用いた場合には、この高さバラツキが発生することはなく、これによっても信頼性の高い半導体装置を実現することができる。
【００９４】
図１９は、本発明の第１８実施例に係る半導体装置を示している。本実施例に係る半導体装置は、回路基板４とインターポーザ５Ｇとを金属拡散を利用して電気的に接続したことを特徴とするものである。具体的には、インターポーザ５Ｇに形成されたスルーホール１９の下端と回路基板４上の電極とが直接接するようにし、この状態において加圧・加熱処理を行う。これにより、スルーホール１９の下端の金属面と回路基板４の電極表面との間に結合力が発生し、スルーホール１９の下端の金属面と回路基板４の電極表面は結合した状態となる。
【００９５】
本実施例に係る半導体装置によれば、はんだバンプ２２や異方性導電性部材４０等は不要となり、部品点数の削減及び低コスト化を図ることができる。また、インターポーザ５Ｇを直接回路基板４に接合する構成であるため、半導体装置の薄型化を図ることも可能となる。
【００９６】
図２０及び図２１は、本発明の第１９及び２０実施例に係る半導体装置を示している。各実施例に係る半導体装置は、回路基板４の外形に対してインターポーザ５Ｈ或は放熱板６の大きさを変化させたことを特徴とするものである。図２０に示す半導体装置は、回路基板４の面積がＳ１であるのに対し、インターポーザ５Ｉの面積がこれより小さいＳ３とされた構成を示している（Ｓ２＜Ｓ１）。これに対し、図２１に示す半導体装置は、回路基板４の面積がＳ１であるのに対し、放熱板６の面積がこれより小さいＳ３とされた構成を示している（Ｓ３＜Ｓ１）。
【００９７】
上記発明によれば、図２０に示す半導体装置では、放熱板６と回路基板４との間に段差が形成されるため、これを用いてハンドリングすることが可能となり、半導体装置の搬送処理を良好に行うことが可能となる。一方、図２１に示す半導体装置では、放熱板６の大きさがインターポーザ５Ｉよりも大きいため、放熱効率を高めることができる。
【００９８】
以上の説明に関し、更に以下の項を開示する。
(付記１）
半導体素子と、
該半導体素子と電気的に接続される回路基板と、
該回路基板の一面に固定されると共に、前記半導体素子と熱的に接続される放熱部材と、
前記回路基板の前記放熱部材の配設面と反対側の面に配設されると共に、該回路基板と電気的に接続されるインターポーザとを有した半導体装置であって、
前記回路基板及び前記インターポーザに開口部を形成し、該開口部を介して前記半導体素子を前記放熱部材に直接熱的に接合した構成としたことを特徴とする半導体装置。
(付記２）
付記１記載の半導体装置において、
前記放熱部材は、平板である事を特徴とする半導体装置。
(付記３）
付記１または２記載の半導体装置において、
前記放熱部材は、少なくとも前記半導体素子が接合される面が平坦面とされていることを特徴とする半導体装置。
(付記４）
付記１乃至３のいずれか１項に記載の半導体装置において、
前記放熱部材の熱伝導率が、１０Ｗ／ｍ／Ｋ以上３０００Ｗ／ｍ／Ｋ以下の材質よりなることを特徴とする半導体装置。
(付記５）
付記４記載の半導体装置において、
前記放熱部材は、銅、ニッケル、及びアルミニウムから選定される一の金属であることを特徴とする半導体装置。
(付記６）
付記４記載の半導体装置において、
前記放熱部材は、セラミックスであることを特徴とする半導体装置。
(付記７）
付記４記載の半導体装置において、
前記放熱部材は、炭素を主成分として含有する炭素含有物質であることを特徴とする半導体装置。
(付記８）
付記７記載の半導体装置において、
前記炭素含有物質は、ダイヤモンド或はカーボンナノチューブであることを特徴とする半導体装置。
(付記９）
付記１乃至８のいずれか１項に記載の半導体装置において、
前記回路基板は、多層回路基板であることを特徴とする半導体装置。
(付記１０）
付記１乃至９のいずれか１項に記載の半導体装置において、
前記放熱部材を導電性材料により形成し、かつ前記回路基板と電気的に接続したことを特徴とする半導体装置。
(付記１１）
付記１乃至１０のいずれか１項に記載の半導体装置において、
前記半導体素子と前記回路基板とをワイヤーにより接続したことを特徴とする半導体装置。
(付記１２）
付記１乃至１０のいずれか１項に記載の半導体装置において、
前記半導体素子と前記回路基板とをＴＡＢにより接続したことを特徴とする半導体装置。
(付記１３）
付記１乃至１０のいずれか１項に記載の半導体装置において、
前記半導体素子と前記電気回路基板とをフリップチップ接続したことを特徴とする半導体装置。
(付記１４）
付記１乃至１３のいずれか１項に記載の半導体装置において、
前記開口部内に前記半導体素子を複数個配設したことを特徴とする半導体装置。
(付記１５）
付記１４記載の半導体装置において、
前記開口部内で前記半導体素子を積層した構成としたことを特徴とする半導体装置。
(付記１６）
付記１乃至１５のいずれか１項に記載の半導体装置において、
前記インターポーザの基材は、回路基板の基材と同じ材質である事を特徴とする半導体装置。
(付記１７）
付記１乃至１５のいずれか１項に記載の半導体装置において、
前記インターポーザの基材の熱膨張率と、前記回路基板の基材の熱膨張率が略等しくなるよう設定したことを特徴とする半導体装置。
(付記１８）
付記１乃至１７のいずれか１項に記載の半導体装置において、
前記インターポーザの基材がセラミックであることを特徴とする半導体装置。
(付記１９）
付記１８記載の半導体装置において、
前記セラミックは、低温焼結セラミックである事を特徴とする半導体装置。
(付記２０）
付記１乃至１９のいずれか１項に記載の半導体装置において、
前記インターポーザは、受動素子が内設された構成であることを特徴とする半導体装置。
(付記２１）
付記１乃至２０のいずれか１項に記載の半導体装置において、
前記インターポーザに設けられた外部接続端子数と、前記回路基板の前記インターポーザと接続するための端子数とが同数であることを特徴とする半導体装置。
(付記２２）
付記１乃至２０のいずれか１項に記載の半導体装置において、
前記インターポーザに設けられた外部接続端子数と、前記回路基板の前記インターポーザと接続するための端子数とを異ならせたことを特徴とする半導体装置。
(付記２３)
請求項１乃至７のいずれか１項に記載の半導体装置において、
前記インターポーザに設けられた外部接続端子の配設位置と、前記回路基板に接続するための端子の配設位置とが、前記インターポーザを平面視した場合に重なっていることを特徴とする半導体装置。
(付記２４）
付記１乃至２１のいずれか１項に記載の半導体装置において、
前記インターポーザに設けられた外部接続端子の配設位置と、前記回路基板に設けられた前記インターポーザと接続するための端子の配設位置とが、前記インターポーザを平面視した場合に異なっていることを特徴とする半導体装置。
(付記２５）
付記１乃至２４のいずれか１項に記載の半導体装置において、
前記開口部を複数形成すると共に、各開口部内に前記半導体素子を配置したことを特徴とする半導体装置。
(付記２６）
付記１乃至２５のいずれか１項に記載の半導体装置において、
前記開口部は、パンチング加工またはルータ加工により形成されてなることを特徴とする半導体装置。
(付記２７）
付記１乃至２６のいずれか１項に記載の半導体装置において、
前記回路基板と前記インターポーザを、はんだを用いて電気的に接続したことを特徴とする半導体装置。
(付記２８）
付記１乃至２６のいずれか１項に記載の半導体装置において、
前記回路基板と前記インターポーザを、異方性導電性物質を用いて電気的に接続したことを特徴とする半導体装置。
(付記２９）
付記１乃至２６のいずれか１項に記載の半導体装置において、
前記回路基板と前記インターポーザを、金属拡散を利用して電気的に接続したことを特徴とする半導体装置。
(付記３０）
付記１乃至２９のいずれか１項に記載の半導体装置において、
前記外部接続端子をボールにより構成したことを特徴とする半導体装置。
(付記３１）
付記１乃至３０のいずれか１項に記載の半導体装置において、
前記インターポーザの外径を、前記回路基板の外形と等しくしたことを特徴とする半導体装置。
(付記３２）
付記１乃至３０のいずれか１項に記載の半導体装置において、
前記インターポーザの外径を、前記回路基板の外形より大きくしたことを特徴とする半導体装置。
(付記３３）
付記１乃至３０のいずれか１項に記載の半導体装置において、
前記インターポーザの外径を、前記回路基板の外形より小さくしたことを特徴とする半導体装置。
【図面の簡単な説明】
【００９９】
【図１】図１は、本発明の第１実施例である半導体装置の断面図である。
【図２】図２は、本発明の第１実施例である半導体装置を示す図であり、（Ａ）は平面図、（Ｂ）は正面図、（Ｃ）は底面図である。
【図３】図３は、本発明の第２実施例である半導体装置の要部断面図である。
【図４】図４は、本発明の第３実施例である半導体装置の要部断面図である。
【図５】図５は、本発明の第４実施例である半導体装置の要部断面図である。
【図６】図６は、本発明の第５実施例である半導体装置の要部断面図である。
【図７】図７は、本発明の第６実施例である半導体装置の要部断面図である。
【図８】図８は、本発明の第７実施例である半導体装置の要部断面図である。
【図９】図９は、本発明の第８実施例である半導体装置の要部断面図である。
【図１０】図１０は、本発明の第９実施例である半導体装置の要部断面図である。
【図１１】図１１は、本発明の第１０実施例である半導体装置の要部断面図である。
【図１２】図１２は、本発明の第１１実施例である半導体装置の要部断面図である。
【図１３】図１３は、本発明の第１２実施例である半導体装置の要部断面図である。
【図１４】図１４は、本発明の第１３実施例である半導体装置の要部断面図である。
【図１５】図１５は、本発明の第１４実施例である半導体装置の要部断面図である。
【図１６】図１６は、本発明の第１５実施例である半導体装置の要部断面図である。
【図１７】図１７は、本発明の第１６実施例である半導体装置の要部断面図である。
【図１８】図１８は、本発明の第１７実施例である半導体装置の要部断面図である。
【図１９】図１９は、本発明の第１８実施例である半導体装置の要部断面図である。
【図２０】図２０は、本発明の第１９実施例である半導体装置の要部断面図である。
【図２１】図２１は、本発明の第２０実施例である半導体装置の要部断面図である。
【符号の説明】
【０１００】
１〜３  半導体素子
４  回路基板
５Ａ〜５Ｇ  インターポーザ
６  放熱板
７  封止樹脂
８  外部接続端子
１２  ワイヤー
１４，１８  基材
１５，３５  内層配線
１６，３６  ビア
１９，１９Ａ，１９Ｂ  スルーホール
２５，２５Ａ，２５Ｂ，２６  開口部
２８  バンプ
３０  電気回路基板
３１  ＴＡＢテープ
３２  放熱板接続用ワイヤー
３４  デカップリングコンデンサ
３５  内層配線
４０  異方性導電性部材
４１  拡散接合部
【図１】
2006073651.tif 000003
【図２】
2006073651.tif 000004
【図３】
2006073651.tif 000005
【図４】
2006073651.tif 000006
【図５】
2006073651.tif 000007
【図６】
2006073651.tif 000008
【図７】
2006073651.tif 000009
【図８】
2006073651.tif 000010
【図９】
2006073651.tif 000011
【図１０】
2006073651.tif 000012
【図１１】
2006073651.tif 000013
【図１２】
2006073651.tif 000014
【図１３】
2006073651.tif 000015
【図１４】
2006073651.tif 000016
【図１５】
2006073651.tif 000017
【図１６】
2006073651.tif 000018
【図１７】
2006073651.tif 000019
【図１８】
2006073651.tif 000020
【図１９】
2006073651.tif 000021
【図２０】
2006073651.tif 000022
【図２１】
2006073651.tif 000023