(57)【要約】【課題】  ダイオードパッケージなどの半導体パッケージにおいて、ヒートサイクルによる熱衝撃が付与された場合にも半導体素子にクラックや剥離が発生しない構成を提供する。【解決手段】  半導体素子とこの半導体素子に接続されたリードフレームとを樹脂で被覆した、アノード電極とカソード電極とを有するダイオードパッケージ１であって、リードフレームは、半導体素子４が載置されて電気的に接続されるタブ側リードフレーム２と、半導体素子４に対して金線５により電気的に接続されるポスト側リードフレーム３とからなり、タブ側リードフレーム２は、載置される半導体素子４との境界部に沿って溝７が設けられている。【選択図】  図１
2006156538.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と前記半導体素子に接続されたリードフレームとを樹脂で被覆した、アノード電極とカソード電極とを有する半導体パッケージであって、
前記リードフレームは、前記半導体素子が載置されて電気的に接続される第１のリードフレームと、前記半導体素子に対して配線により電気的に接続される第２のリードフレームとからなり、
前記第１のリードフレームは、前記載置される半導体素子との境界部に沿って溝が設けられていることを特徴とする半導体パッケージ。
【請求項２】
半導体素子と前記半導体素子に接続されたリードフレームとを樹脂で被覆した、アノード電極とカソード電極とを有する半導体パッケージであって、
前記リードフレームは、前記半導体素子が載置されて電気的に接続される第１のリードフレームと、前記半導体素子に対して配線により電気的に接続される第２のリードフレームとからなり、
前記第１のリードフレームは、前記載置される半導体素子との境界部のうち、前記第１のリードフレームの長手方向に対して垂直な方向の境界部に沿って溝が設けられていることを特徴とする半導体パッケージ。
【請求項３】
請求項１または２記載の半導体パッケージにおいて、
前記溝は、複数からなることを特徴とする半導体パッケージ。
【請求項４】
アノード電極とカソード電極とを有する半導体パッケージに用いられるリードフレームであって、
前記リードフレームは、半導体素子が載置されて電気的に接続される第１のリードフレームと、前記半導体素子に対して配線により電気的に接続される第２のリードフレームとからなり、
前記第１のリードフレームは、前記載置される半導体素子との境界部に沿って溝が設けられていることを特徴とするリードフレーム。
【請求項５】
アノード電極とカソード電極とを有する半導体パッケージに用いられるリードフレームであって、
前記リードフレームは、半導体素子が載置されて電気的に接続される第１のリードフレームと、前記半導体素子に対して配線により電気的に接続される第２のリードフレームとからなり、
前記第１のリードフレームは、前記載置される半導体素子との境界部のうち、前記第１のリードフレームの長手方向に対して垂直な方向の境界部に沿って溝が設けられていることを特徴とするリードフレーム。
【請求項６】
請求項４または５記載のリードフレームにおいて、
前記溝は、複数からなることを特徴とするリードフレーム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アノード電極とカソード電極とを有するダイオードパッケージなどの半導体パッケージに適用して有効な技術に関する。
【背景技術】
【０００２】
本発明者が、本発明の前提として検討した半導体パッケージについて、図８を用いて説明する。図８は、本発明の前提として検討した半導体パッケージとして、ダイオードパッケージの構成例を示す。
【０００３】
図８に示すように、半導体の中でも、例えばアノード電極とカソード電極の２電極を有するダイオードパッケージ１は、２個のリードフレーム２，３を、同一直線上に間隔をあけて互いに突き合わせるように配置してある。一方のリードフレーム２（タブ側リードフレーム）の平面上にはダイオードとしての半導体素子４が載置され、共晶接合や圧着によりボンディングされている。また、他方のリードフレーム３（ポスト側リードフレーム）の平面上には金線５が熱圧着され、この金線５により半導体素子４と電気的に接続されている。
【０００４】
さらに、半導体素子４、金線５、及び各リードフレーム２，３の一部を覆うように樹脂６が設けられ、この樹脂の外形は略直方体となるように成形されている。タブ側リードフレーム２は、半導体素子４を載置する部分では半導体素子４を載置可能な平面積を有する構成とされ、ポスト側リードフレーム３は、金線５を熱圧着する面積を有した構成とされ、ポスト側リードフレーム３はタブ側リードフレーム２よりも平面積が小さい。前記構造は、ダイオードパッケージとしては一般的であり、前記ダイオードパッケージ１の樹脂封止部の底面に緩衝材を設けた例として、特許文献１などが挙げられる。
【特許文献１】特開平７−２３０９０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、前記のダイオードパッケージのように、樹脂で覆われているような半導体パッケージは、はんだなどで電子基板に実装されて使用されている。近年、電子機器の小形化や複雑化に伴い、実装用基板が多層であったり、使用する半導体パッケージの数が増加する傾向にある。その際、上記半導体パッケージは、はんだなどにより基板に実装するために、例えば、リフロー炉を何度も通過したりして、ヒートサイクルによる熱衝撃を何度も受けることになる。
【０００６】
また、鉛を含まない鉛フリーはんだなどの採用により、リフロー温度が高温になる傾向にある。このような状況において、上記半導体パッケージを構成する半導体素子、リードフレーム、及び樹脂はそれぞれ熱膨張係数が異なるため、上記熱衝撃を受けることで、熱による半導体素子、リードフレーム、及び樹脂の変形量が異なり、特にこの変形量の違いが大きいと半導体パッケージの不良となる。
【０００７】
このような半導体パッケージでは、電気的特性機能を有するのは半導体素子であり、この半導体素子は熱膨張係数は非常に小さい。逆に、この半導体素子が搭載されるリードフレームは金属材料であり、熱膨張係数は非常に大きい。半導体素子とリードフレームの熱膨張係数の違いが要因となり、半導体素子にクラックが発生したり、半導体素子とリードフレームに剥離が発生する。このような不良は半導体パッケージメーカーからすると、半導体パッケージ納入先である顧客での実装工程で生じるため、品質低下はもちろん信頼性の低下にもつながり、市場競争力を低下させる原因となる。
【０００８】
そこで、本発明は、上記課題を解決し、ダイオードパッケージなどの半導体パッケージにおいて、ヒートサイクルによる熱衝撃が付与された場合にも半導体素子にクラックや剥離が発生しない構成を提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１０】
本発明では、上記目的を達成するために、樹脂に外力が加わったときに、半導体パッケージの内部において、クラックを発生し易い部分におけるパッケージのたわみまたは樹脂部に生じる応力を抑える構成とする。
【００１１】
すなわち、本発明において、リードフレームは、半導体素子が載置されて電気的に接続される第１のリードフレームと、半導体素子に対して配線により電気的に接続される第２のリードフレームとからなり、第１のリードフレームは、載置される半導体素子との境界部に沿って溝を設けるようにする。または、第１のリードフレームは、載置される半導体素子との境界部のうち、第１のリードフレームの長手方向に対して垂直な方向の境界部に沿って溝を設けるようにする。具体的には、以下の通りである。
【００１２】
（１）半導体素子とこの半導体素子に接続されたリードフレームとを樹脂で被覆した、アノード電極とカソード電極とを有する半導体パッケージにおいて、半導体素子が載置される電極側のリードフレームであり、このリードフレーム上に、載置された半導体素子との境界部に沿って溝が設置されている第１のリードフレームと、この半導体素子に対して配線により接続された第２のリードフレームとを有して構成されるようにする。
【００１３】
（２）上記（１）において、第１のリードフレーム上に載置された半導体素子の外形寸法と略同等である外周形状である溝が設置されるようにする。
【００１４】
（３）上記（１）において、第１のリードフレームの半導体素子を載置する平面上に交差角度が略直角になるように複数個の溝が格子状に設置され、かつ少なくとも複数個の溝のうち４個の溝が載置された半導体素子との境界部に設置されるようにする。
【００１５】
（４）半導体素子とこの半導体素子に接続されたリードフレームとを樹脂で被覆した、アノード電極とカソード電極とを有する半導体パッケージにおいて、半導体素子が載置された電極側のリードフレームであり、このリードフレーム上に、載置された半導体素子との境界部のうち、リードフレームの長手方向に対して垂直な方向の境界部に沿って２個の溝が設置されている第１のリードフレームと、この半導体素子に対して配線により接続された第２のリードフレームとを有して構成されるようにする。
【００１６】
（５）上記（４）において、少なくとも複数個の溝のうち２個の溝が載置された半導体素子との境界部に設置されるようにする。
【００１７】
（６）半導体素子とこの半導体素子に接続されたリードフレームとを樹脂で被覆した、アノード電極とカソード電極とを有する半導体パッケージにおいて、この半導体パッケージが組み立てられる前に、半導体素子が載置される電極側の第１のリードフレームの半導体素子を載置する平面上に、金型を押込むことにより型形状を転写して溝を設置するようにする。
【００１８】
（７）半導体素子とこの半導体素子に接続されたリードフレームを樹脂で被覆した、アノード電極とカソード電極とを有する半導体パッケージにおいて、この半導体パッケージが組み立てられる前に、半導体素子が載置される電極側の第１のリードフレームの半導体素子を載置する平面上に、切欠き工具による切削により溝を設置するようにする。
【００１９】
（８）上記（６）および（７）において、半導体パッケージが組み立てられる前に、半導体素子を搭載時に半導体素子との境界部に溝が設置されるようにする。
【００２０】
（９）上記（６）、（７）および（８）によるリードフレームにより半導体パッケージが構成されるようにする。
【００２１】
（１０）上記（６）、（７）および（８）において、半導体素子を搭載する半導体素子のマウント工程で、リードフレーム上の溝形状を検出し、半導体素子を溝付きリードフレームに搭載したときに、半導体素子との境界部に溝が位置するようにする。
【００２２】
（１１）上記（１０）において、半導体素子を搭載する半導体素子のマウント工程でリードフレーム上の溝形状を検出し、半導体素子を溝付きリードフレームに搭載したときに、半導体素子との境界部に溝が位置するようなマウント装置を用いるようにする。
【００２３】
（１２）上記（１）および（４）による半導体パッケージをはんだ接合により基板に実装されるようにする。
【００２４】
（１３）上記（１２）により実装された半導体パッケージを電子機器や電子モジュールに用いるようにする。
【発明の効果】
【００２５】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２６】
本発明によれば、ヒートサイクルによる耐熱衝撃性に優れた高信頼性のダイオードパッケージなどの半導体パッケージを実現することができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２８】
本実施の形態では、アノード電極とカソード電極の２電極を有するダイオードパッケージに適用した例を示している。本実施の形態のダイオードパッケージの構成は、前述した本発明の前提として検討したダイオードパッケージ（図８）と同様であるので、重複する説明は省略する。
【００２９】
図１に示すように、本実施の形態の樹脂封止型のダイオードパッケージ１は、タブ側リードフレーム（第１のリードフレーム）２、ポスト側リードフレーム（第２のリードフレーム）３、半導体素子４、金線５、樹脂６などからなり、一定間隔をあけて同一軸線上に配置されたリードフレームに対し、一方のタブ側リードフレーム２側に半導体素子４を共晶接合や圧着によりボンディングし、この半導体素子４より、例えば金線５を用いて、他方のポスト側リードフレーム３側に金線５を熱圧着することにより、電気的に接続を行い、半導体素子４及びこの半導体素子４が搭載されたタブ側リードフレーム２及び半導体素子４から金線５により電気的に接続されたポスト側リードフレーム３を略直方体形状の樹脂６で封止した構造を有する。この樹脂封止型のダイオードパッケージ１は、樹脂６から突出されたリード部分がアノード電極とカソード電極となる。
【００３０】
例えば、本実施の形態のダイオードパッケージ１は、図２に示すように、略直方体形状の樹脂６は、長さが１．２ｍｍ、幅が０．８ｍｍ、高さが０．６ｍｍであり、樹脂６で被覆されている半導体素子４は、０．３ｍｍ×０．３ｍｍ×０．１５ｍｍである。また、半導体素子４の長さを０．３２ｍｍ、幅を０．３２ｍｍ、高さを０．１２ｍｍとすると、この半導体素子４が搭載されるタブ側リードフレーム２の半導体素子４を搭載する平面の長さは０．４４ｍｍ、幅は０．５ｍｍである。
【００３１】
上記樹脂封止タイプのダイオードパッケージ１を電子機器あるいは電子モジュールに適用する場合、このダイオードパッケージ１を電子機器あるいは電子モジュールに用いられる基板上に実装する。このとき多くの場合、予めダイオードパッケージ１において樹脂６に覆われていないタブ側リードフレーム２、およびポスト側リードフレーム３に表面処理によりはんだが塗布された状態のダイオードパッケージ１を基板の実装位置であるフットマウントに合わせて、基板上にマウントさせる。
【００３２】
表面処理によるタブ側リードフレーム２、およびポスト側リードフレーム３にはんだを塗布する方法としては、ディップ方式とメッキ方式が挙げられる。このダイオードパッケージ１と基板をリフロー炉と呼ばれる炉内を通すことにより、タブ側リードフレーム２、およびポスト側リードフレーム３に塗布されたはんだの溶融、固化により、このダイオードパッケージ１は基板に実装される。
【００３３】
上記ダイオードパッケージ１の基板への実装において、実際には基板上には多くの半導体パッケージやモジュールが実装されるため、リフロー炉内を複数回通過することがある。また、近年、鉛（Ｐｂ）を含まない鉛フリーはんだ化が進み、様々な組成のはんだが開発、適用されている。鉛フリーはんだでは、組成の違いにより融点が異なるので、実装するための温度が異なり、一般には鉛フリーはんだ化により高温になる。
【００３４】
リフロー炉内では、常温（２５℃）から２００〜３００℃の高温に加熱され、また常温まで冷却される。本実施の形態のダイオードパッケージ１は、前述のように、半導体素子４、タブ側リードフレーム２、およびポスト側リードフレーム３、金線５、樹脂６から構成されており、各々の部材において、熱膨張係数が異なる。例えば、半導体素子４はシリコン（Ｓｉ）であり、熱膨張係数はおよそ３×１０-6である。また、タブ側リードフレーム２、およびポスト側リードフレーム３は、金属部材であり、例えば銅（Ｃｕ）フレームとすると、熱膨張係数はおよそ１７×１０-6である。
【００３５】
例えば、前述した本発明の前提として検討したダイオードパッケージ（図８）において、半導体素子４とこの半導体素子４が搭載されているタブ側リードフレーム２に着目すると、図３（ｂ）のような断面図になる。ここで、熱膨張係数の異なる半導体素子４がタブ側リードフレーム２に、例えば共晶結合による接合されていた場合、リフロー炉内への投入により、雰囲気温度が、例えば２６０℃の高温になると、熱膨張係数により、半導体素子４およびタブ側リードフレーム２は膨張し、各膨張量が異なる。
【００３６】
しかし、半導体素子４とタブ側リードフレーム２は接合されているため、接合部８では膨張（変形）が拘束される。上記状況を数値解析により評価した結果を図４（ｂ）に示す。つまり、半導体素子４、タブ側リードフレーム２、樹脂６が境界する点２１で大きな応力が発生し、この点２１から半導体素子４にクラックが発生したり、半導体素子４とこの半導体素子４が搭載されているタブ側リードフレーム２の接合部８で剥離現象が発生する。このクラックや剥離といった不良現象は、電気特性に欠陥が生じるため、致命的な問題となる。
【００３７】
そこで、本実施の形態によるダイオードパッケージ１は、パッケージ構成は図８と同じであるが、前記図１に示すように、半導体素子４が搭載されているタブ側リードフレーム２において、半導体素子４と境界をなす箇所に、半導体素子４の外形寸法と略同等である外周形状で４個の溝７を設けたタブ側リードフレーム２を用いる。半導体素子４とこの半導体素子４が搭載されているタブ側リードフレーム２に着目すると、図３（ａ）のような断面図になる。
【００３８】
ここで、上記同様に、熱膨張係数の異なる半導体素子４がタブ側リードフレーム２に、例えば共晶結合による接合されていた場合、リフロー炉内への投入により、雰囲気温度が、例えば２６０℃の高温になったときのダイオードパッケージ１の内部を数値解析により評価した結果を図４（ａ）に示す。これより、半導体素子４、タブ側リードフレーム２、樹脂６が境界する点２２に着目すると、半導体素子４に近接する溝７の底部に大きな引張り応力が発生している。このため、半導体素子４に生じる応力が抑制される結果となっている。
【００３９】
ここで、ダイオードパッケージ１において、半導体素子４が搭載されるタブ側リードフレーム２に関して、溝７の有無による半導体素子４に生じる応力の比較結果を図５に示す。条件は上記リフロー炉内の通過を過程しており、測定箇所は図４（ａ）および図４（ｂ）で示す半導体素子４、タブ側リードフレーム２、樹脂６の境界する点での半導体素子４に生じる応力を縦軸に、横軸には温度をとる。これより、タブ側リードフレーム２に溝がない本発明の前提技術よりもタブ側リードフレーム２に溝７がある本発明の技術の応力が小さくなっていることが分かり、これより、タブ側リードフレーム２へ溝７を設けることで、半導体素子４に生じる応力低減を図ることが可能であることが分かる。
【００４０】
また、上記のダイオードパッケージ１においては、半導体素子４が搭載されているタブ側リードフレーム２において、半導体素子４との境界部に溝７を設けるものであったが、図６に示すように、半導体素子４の下面部分へも溝７ａを設けたり、半導体素子４との境界部から離れた箇所へ溝７ｂを設けるなど、複数個の溝の交差角度が略直角になるように格子状に設けるようにしても構わない。ただし、上記リフロー炉への投入による熱履歴条件下における半導体素子４への応力低減効果があるのは、半導体素子４との境界部の溝７であって、その他の溝７ａ，７ｂの影響はない。この溝７ａ，７ｂの効果としては、例えば接合面積増加による接合強度向上が挙げられる。
【００４１】
このタブ側リードフレーム２への溝の形成は、例えばダイオードパッケージ１が組み立てられる前に、金型を押込むことにより型形状を転写して溝を設けたり、切欠き工具による切削により溝を設ける方法などがある。
【００４２】
また、上記のダイオードパッケージ１においては、半導体素子４が搭載されているタブ側リードフレーム２において、半導体素子４との境界部に溝７を設けることに関して、図７に示すように、溝７の上に半導体素子４の角部が位置する場合、上記リフロー炉への投入による熱履歴条件、あるいはダイオードパッケージ１に外力が付与されることにより、クラック２０が発生する可能性がある。したがって、半導体素子４が搭載されているタブ側リードフレーム２においては、半導体素子４との境界部に溝７を設けたタブ側リードフレーム２に半導体素子４をマウント（搭載）する精度が重要である。
【００４３】
例えば、半導体素子４のタブ側リードフレーム２へのマウント工程においては、タブ側リードフレーム２に設けられた溝７の形状を検出し、半導体素子４をタブ側リードフレーム２に搭載したときに、半導体素子４との境界部に溝７が位置するように位置合わせして搭載する。
【００４４】
上記実施の形態によれば、ダイオードパッケージ１を基板に実装するためのリフロー工程において、このダイオードパッケージ１に熱衝撃が付与された場合でも、半導体素子４にクラックや剥離が生じることを抑制できるため、電気的特性を保持することができる。
【００４５】
なお、上記実施の形態では、半導体素子４が搭載されているタブ側リードフレーム２への溝７の形成は、半導体素子４の全周に及んでいるが、ダイオードのような２電極のリードフレーム型半導体パッケージの場合、熱による変形は、主にリードフレームの長さ方向であるため、タブ側リードフレーム２に載置された半導体素子４との境界部のうち、ダイオードパッケージのリードフレーム方向に対して垂直な方向の境界部に沿って２個、さらにはこれらに平行により多くの溝が設けられているタブ側リードフレームを採用しても、上記ダイオードパッケージ１を基板に実装するためのリフロー工程における半導体素子４への応力低減効果は十分得ることができる。
【００４６】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４７】
例えば、前記実施の形態では、アノード電極及びカソード電極の２電極を有するダイオードパッケージの例で説明したが、ダイオード以外のトランジスタなどのリードフレーム型半導体パッケージにも適用可能であることはいうまでもない。
【産業上の利用可能性】
【００４８】
本発明は、リードフレーム型半導体パッケージに適用可能であり、特に、アノード電極とカソード電極とを有するダイオードパッケージなどの半導体パッケージに適用して有効である。
【図面の簡単な説明】
【００４９】
【図１】本発明の一実施の形態における樹脂封止型のダイオードパッケージの概略を示す図である。
【図２】本発明の一実施の形態における樹脂封止型のダイオードパッケージの断面示す図である。
【図３】本発明の技術と本発明の前提技術との比較において、（ａ）は本発明の一実施の形態における溝付きリードフレームに半導体素子を搭載した断面を示す図、（ｂ）は本発明の前提技術におけるリードフレームに半導体素子を搭載した断面を示す図である。
【図４】本発明の技術と本発明の前提技術との比較において、（ａ）は本発明の一実施の形態における溝付きリードフレームによる数値解析結果の主応力分布を示す図、（ｂ）は本発明の前提技術におけるリードフレームによる数値解析結果の主応力分布を示す図である。
【図５】本発明の技術と本発明の前提技術との比較において、熱履歴を付与したときの半導体素子に生じる最大主応力履歴を示す図である。
【図６】本発明の一実施の形態の変形例において、半導体素子の下面部にも溝を形成した溝付きリードフレームに半導体素子を搭載した断面を示す図である。
【図７】本発明の一実施の形態の変形例において、溝付きリードフレームの溝の上部に半導体素子が搭載された場合の断面を示す図である。
【図８】本発明の前提技術における樹脂封止型のダイオードパッケージの概略を示す図である。
【符号の説明】
【００５０】
１…ダイオードパッケージ、２…タブ側リードフレーム、３…ポスト側リードフレーム、４…半導体素子、５…金線、６…樹脂、７…溝、８…接合部。
【図１】
2006156538.tif 000003
【図２】
2006156538.tif 000004
【図３】
2006156538.tif 000005
【図４】
2006156538.tif 000006
【図５】
2006156538.tif 000007
【図６】
2006156538.tif 000008
【図７】
2006156538.tif 000009
【図８】
2006156538.tif 000010