(57)【要約】【課題】  高速な乗算回路が不要で、小規模かつ安価な歪補償装置を得る。【解決手段】  入力信号を記憶する入力信号記憶部１０９と、送信電力増幅器１０３の出力側から帰還されるフィードバック信号を記憶するフィードバック信号記憶部１１０と、入力信号記憶部１０９に記憶された入力信号と、フィードバック信号記憶部１１０に記憶されたフィードバック信号に基づいて歪補償係数を演算する歪補償係数演算部１０８と、歪補償係数演算部１０８によって演算された歪補償係数を入力信号のパワーに対応させて記憶する歪補償係数記憶部１０６と、入力信号に、歪補償係数記憶部１０６から取得した歪補償係数を乗算して歪補償処理を施すプリディストーション部１０１を備える。【選択図】        図１
2006148691.tif 000002
【特許請求の範囲】
【請求項１】
歪デバイスによって入力信号と出力信号の間に生ずる歪を補償する歪補償装置であって、
上記入力信号を記憶する入力信号記憶部と、
上記歪デバイスの出力側から帰還されるフィードバック信号を記憶するフィードバック信号記憶部と、
上記入力信号記憶部に記憶された上記入力信号と、上記フィードバック信号記憶部に記憶された上記フィードバック信号に基づいて上記歪補償係数を演算する歪補償係数演算部と、
上記歪補償係数演算部によって演算された歪補償係数を入力信号のパワーに対応させて記憶する歪補償係数記憶部と、
上記入力信号に、上記歪補償係数記憶部から取得した歪補償係数を乗算して歪補償処理を施し、この歪補償された入力信号を上記歪デバイスへ出力するプリディストーション部を備えたことを特徴とする歪補償装置。
【請求項２】
フィードバック信号記憶部に記憶されたフィードバック信号に対して遅延時間補正を施す遅延時間補正部を備え、
歪補償係数演算部は、入力信号記憶部に記憶された入力信号と、上記遅延時間補正部によって遅延時間補正されたフィードバック信号に基づいて歪補償係数を演算することを特徴とする請求項１記載の歪補償装置。
【請求項３】
入力信号記憶部に記憶された入力信号に対して遅延時間補正を施す遅延時間補正部を備え、
歪補償係数演算部は、上記遅延時間補正部によって遅延時間補正された入力信号と、フィードバック信号記憶部に記憶されたフィードバック信号に基づいて歪補償係数を演算することを特徴とする請求項１記載の歪補償装置。
【請求項４】
遅延時間補正部は、ある時間範囲内でサンプリングされた入力信号とフィードバック信号の差分が最小となる時間を遅延時間とすることを特徴とする請求項２または請求項３記載の歪補償装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、歪補償装置に関するものである。
【背景技術】
【０００２】
近年、携帯電話の普及とその高速通信への要望とが相俟って周波数資源が逼迫し、無線通信のディジタル化が進展してきている。そのため、送信時の電力増幅器を線形化して隣接チャネル漏洩電力を低減すると共に、電力増幅器の低消費電力化を図るための歪補償装置が必須となってきている。
【０００３】
特許文献１に記載された従来の歪補償装置は、歪補償前の入力信号と歪デバイス（送信電力増幅器）の出力側からフィードバックされるフィードバック信号とに基づいて歪補償係数を演算し、その歪補償係数を用いて入力信号に歪補償処理を施す。この時、歪デバイスとフィードバックループにより生じる遅延時間を、入力信号とフィードバック信号との最大相関に基づいて決定し、決定した遅延時間を歪補償装置のタイミング合わせ用遅延回路に設定している。
【０００４】
【特許文献１】特開２００１−１８９６８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載された歪補償装置では、サンプリング時間単位で動作する高速な乗算器が必要である。また、歪補償係数を計算するためにサンプリング時間単位で動作する専用の歪補償係数計算部が必要になる。このため、回路規模が増大し、コストアップにつながるという問題があった。
【０００６】
この発明は上記のような課題を解決するためになされたもので、小規模かつ安価な歪補償装置を得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係る歪補償装置は、入力信号を記憶する入力信号記憶部と、歪デバイスの出力側から帰還されるフィードバック信号を記憶するフィードバック信号記憶部と、入力信号記憶部に記憶された入力信号と、フィードバック信号記憶部に記憶されたフィードバック信号に基づいて歪補償係数を演算する歪補償係数演算部と、歪補償係数演算部によって演算された歪補償係数を入力信号のパワーに対応させて記憶する歪補償係数記憶部と、入力信号に、歪補償係数記憶部から取得した歪補償係数を乗算して歪補償処理を施し、この歪補償された入力信号を歪デバイスへ出力するプリディストーション部を備えたものである。
【発明の効果】
【０００８】
この発明によれば、入力信号記憶部に記憶された入力信号とフィードバック信号記憶部に記憶されたフィードバック信号を用いて歪補償係数を決定するようにしたので、リアルタイム演算を行うための高速な乗算回路が不要で、小規模かつ安価な歪補償装置を得ることができる。
【発明を実施するための最良の形態】
【０００９】
以下、この発明の実施の様々な形態を説明する。
実施の形態１．
図１は、この発明の実施の形態１による、歪補償装置１００の構成を示すブロック図である。図に示すように、歪補償装置１００は、プリディストーション部１０１、ＤＡ変換器１０２、送信電力増幅器（歪デバイス）１０３、帰還系１０４、ＡＤ変換器１０５、歪補償係数記憶部１０６、振幅演算部１０７、歪補償係数演算部１０８、入力信号記憶部１０９、フィードバック信号記憶部１１０を備えている。
【００１０】
次に、動作について説明する。
入力信号ｘ（ｔ）（ｔは時刻）が入力されると、振幅演算部１０７は入力信号ｘ（ｔ）のパワーｐ（ｐ２＝Ｉ２＋Ｑ２）を演算する。プリディストーション部１０１は、振幅演算部１０７で算出されたｐをアドレスとして歪補償係数記憶部１０６から歪補償係数ｈｎ（ｐ）（ｎはサンプリング時間）を取得し、ｘ（ｔ）にｈｎ（ｐ）を複素乗算する。複素乗算されたｘ（ｔ）はＤＡ変換器１０２を介して送信電力増幅器１０３に供給される。送信電力増幅器１０３からは増幅された信号がＲＦ出力されると共に帰還系１０４にも供給され、ＡＤ変換器１０５を介してフィードバック信号記憶部１１０にフィードバック信号として格納される。
【００１１】
歪補償係数演算部１０８は、ＬＭＳ（最小二乗平均）アルゴリズムを用いて、以下の演算式により歪補償係数ｈｎ（ｐ）を演算する。
【数１】
2006148691.tif 000003
ここで、ｘｎは入力信号、ｙｎはフィードバック信号、ｅｎは誤差信号、μは収束定数、ｐは入力信号ｘｎの振幅、ｈｎ（ｐ）は入力信号ｘｎの振幅がｐの場合の歪補償係数、ｆ（ｐ）は歪関数である。ただし、ｘｎ、ｙｎ、ｆ、ｕｎ、ｅｎは複素数であり、＊は共役複素数を表している。
入力信号ｘｎは、入力信号記憶部１０９に、フィードバック信号ｙｎはフィードバック信号記憶部１１０に格納されている。式（１）の演算に用いられる変数は総て歪補償装置１００のメモリ上に保持されているため、歪補償係数演算部１０８はオフラインでの演算処理が可能である。
【００１２】
以上のように、実施の形態１によれば、入力信号記憶部１０９に入力信号ｘｎを格納し、フィードバック信号記憶部１１０にフィードバック信号ｙｎを格納するようにしたので、歪補償係数演算部１０８において歪補償係数ｈｎ（ｐ）のリアルタイム演算を行う必要がない。このため、高速の乗算器等を実装しなくても、低速の演算回路やプロセッサのソフトウェア処理によって歪補償係数ｈｎ（ｐ）の演算が可能である。これにより、小規模で安価な歪補償装置１００を得ることができる。
なお、歪補償係数ｈｎ（ｐ）の更新については、送信電力増幅器１０３の特性が温度等の要因で変動するものであるため、高速な補正を行う必要はない。
【００１３】
実施の形態２．
図２は、実施の形態２による歪補償装置２００の構成を示すブロック図である。図１と同一の符号は同一の構成要素を表している。歪補償装置２００は、遅延時間補正部１１１を備えている。
【００１４】
また、図３は遅延時間補正部１１１の構成を示すブロック図である。図に示すように、遅延時間補正部１１１は、遅延時間更新部１１１１、絶対値演算部１１１２、絶対値演算部１１１３、遅延補正部１１１４、差分計算部１１１５、積算部１１１６、係数メモリ１１１７、差分和記憶部１１１８、遅延時間設定部１１１９を備えている。
【００１５】
次に、動作について説明する。
入力信号ｘ（ｔ）（ｔは時刻）が入力されると、振幅演算部１０７は入力信号ｘ（ｔ）の振幅ｐを演算する。プリディストーション部１０１は、振幅演算部１０７で算出されたｐをアドレスとして歪補償係数記憶部１０６から歪補償係数ｈｎ（ｐ）（ｎは時刻）を取得し、ｘ（ｔ）にｈｎ（ｐ）を複素乗算する。複素乗算されたｘ（ｔ）はＤＡ変換器１０２を介して送信電力増幅器１０３に供給される。送信電力増幅器１０３からは増幅された信号がＲＦ出力されると共に帰還系１０４にも供給され、ＡＤ変換器１０５を介してフィードバック信号記憶部１１０にフィードバック信号として格納される。
【００１６】
図４は実施の形態２による遅延時間補正処理のフローチャートである。
入力信号記憶部１０９とフィードバック信号記憶部１１０に時刻ｎの入力信号ｘｎとフィードバック信号ｙｎが格納されると（ステップＳＴ３０１）、遅延時間補正部１１１の遅延時間更新部１１１１において、遅延時間ｔｉに初期値−ｔｓが設定される（ステップＳＴ３０２）。ここでｔｓはサンプリング間隔である。
【００１７】
遅延時間補正部１１１は、入力信号ｘｎとフィードバック信号ｙｎの差分和を計算する（ステップＳＴ３０４）。まず、絶対値演算部１１１２において入力信号ｘｎの絶対値を取得し、差分計算部１１１５に供給する。また、絶対値演算部１１１３においてフィードバック信号ｙｎの絶対値を取得し、遅延補正部１１１４へ供給する。遅延補正部１１１４は、遅延時間更新部１１１１から供給される遅延時間ｔｉをインデックスとしてｙｎを遅延補正し、ｙ’ｎを出力する。
【００１８】
ここで、遅延補正部１１１４による遅延補正処理について説明する。遅延補正部１１１４は、フィードバック信号ｙｎを入力として式（２）によりＦＩＲフィルタ演算を行い、遅延補正後のフィードバック信号ｙ’ｎを算出する。
【数２】
2006148691.tif 000004
ここでｔはタップ係数である。係数メモリ１１１７には、図５に示すようなｓｉｎｃ関数記憶されており、遅延補正部１１１４は係数メモリ１１１７からタップ係数ｔを取得する。なお、式（２）及び図５には、１６倍オーバーサンプリングの場合の例を示している。
【００１９】
次に、差分計算部１１１５は、差分｜ｘｎ−ｙ’ｎ｜を算出し、積算部１１１６に供給する。積算部１１１６は、ｎ＝１〜Ｎ（ここではＮ＝１６）までの｜ｘｎ−ｙ’ｎ｜を積算し、遅延時間ｔｉにおける差分和Ｄｉとして出力する。Ｄｉは、差分和記憶部１１１８に格納される。
【００２０】
遅延時間ｔｉにおける差分和Ｄｉが差分和記憶部１１１８に記憶されると、遅延時間更新部１１１１において遅延時間ｔｉが更新され（ステップＳＴ３０５）、再びステップＳＴ３０３に戻って差分和Ｄｉが算出される。遅延時間更新部１１１１は、ｔｉを−ｔｓ〜＋ｔｓの範囲で掃引する（ステップＳＴ３０３）。−ｔｓ〜＋ｔｓの範囲での差分和Ｄｉの算出が終了したら、遅延時間設定部１１１９は、差分和記憶部１１１８に記憶されている差分和Ｄｉが最小となる時のｔｉ（＝ｔｍｉｎ）を求める（ステップＳＴ３０６）。図６は、遅延時間ｔｉと差分和Ｄｉの関係を示す図である。遅延時間ｔｉを−ｔｓ〜＋ｔｓの範囲で掃引すると、差分和Ｄｉは最小値Ｄｍｉｎを持ち、そのときのｔｍｉｎが入力信号ｘｎとフィードバック信号ｙｎの遅延時間を示している。
遅延時間ｔｍｉｎが得られたら、遅延補正部１１１４はｔｍｉｎをインデックスとしてｎ＝１〜Ｎまでのｙｎを遅延補正し、ｙ’ｎ（ｎ＝１〜Ｎ）を出力する（ステップＳＴ３０７）。
【００２１】
歪補償係数演算部１０８は、遅延時間補正部１１１で遅延補正された入力信号ｙ’ｎを用いて、以下の演算式により歪補償係数ｈｎ（ｐ）を演算する。
【数３】
2006148691.tif 000005
ここで、ｘｎは入力信号、ｙ’ｎは遅延補正されたフィードバック信号、ｅｎは誤差信号、μは収束定数、ｐは入力信号ｘｎの振幅、ｈｎ（ｐ）は入力信号ｘｎの振幅がｐの場合の歪補償係数、ｆ（ｐ）は歪関数である。ただし、ｘｎ、ｙ’ｎ、ｆ、ｕｎ、ｅｎは複素数であり、＊は共役複素数を表している。
式（３）の演算に用いられる変数は総て歪補償装置２００のメモリ上に保持されているため、歪補償係数演算部１０８はオフラインでの演算処理が可能である。
【００２２】
以上のように、実施の形態２によれば、遅延時間補正部１１１においてフィードバック信号記憶部１１０に格納されたフィードバック信号ｙｎを遅延補正するようにしたので、遅延時間補正用の回路を別途設けることなく、遅延時間合わせを行うことができる。なお、実施の形態２では、遅延時間ｔｉの範囲を−ｔｓ〜ｔｓとし、１６倍オーバーサンプリングで遅延補正を行ったが、ｔｉの範囲及びオーバーサンプリングの倍数は任意の値とすることができる。
【００２３】
実施の形態３．
図７は、実施の形態３による歪補償装置の遅延時間補正部１１２の構成を示すブロック図である。図３と同一の符号は同一の構成要素を表している。実施の形態３による歪補償装置の他の構成については実施の形態２と同様である。実施の形態２では、フィードバック信号ｙｎに対して遅延補正を行ったが、実施の形態３では、入力信号記憶部１０９に格納された入力信号ｘｎに対して遅延補正を行う。遅延時間補正部１１２は、入力信号ｘｎに対して遅延補正を行い、ｘ’ｎに変換する。
【００２４】
実施の形態３による遅延時間補正処理は、図４に示す実施の形態２と同様である。異なるのは、ステップＳＴ３０４において、絶対値演算部１１１２でフィードバック信号ｙｎの絶対値が取得されて差分計算部１１１５に供給され、絶対値演算部１１１３で入力信号ｘｎの絶対値が取得されて、遅延補正部１１１４へ供給され、遅延補正されたｘ’ｎが差分計算部１１１５に供給される点である。遅延補正部１１１４による遅延補正処理は実施の形態２と同様である。
また、ステップＳＴ３０７においては、遅延補正部１１１４は、−ｔｍｉｎをインデックスとしてｎ＝１〜Ｎまでのｘｎを遅延補正し、ｘ’ｎ（ｎ＝１〜Ｎ）を出力する。
【００２５】
歪補償係数演算部１０８は、遅延時間補正部１１１で遅延補正された入力信号ｘ’ｎを用いて、以下の演算式により歪補償係数ｈｎ（ｐ）を演算する。
【数４】
2006148691.tif 000006
ここで、ｘ’ｎは遅延補正された入力信号、ｙｎはフィードバック信号、ｅｎは誤差信号、μは収束定数、ｐは入力信号ｘｎの振幅、ｈｎ（ｐ）は入力信号ｘｎの振幅がｐの場合の歪補償係数、ｆ（ｐ）は歪関数である。ただし、ｘ’ｎ、ｙｎ、ｆ、ｕｎ、ｅｎは複素数であり、＊は共役複素数を表している。
式（４）の演算に用いられる変数は総て歪補償装置のメモリ上に保持されているため、歪補償係数演算部１０８はオフラインでの演算処理が可能である。
【００２６】
以上のように、実施の形態３によれば、遅延時間補正部１１２において入力信号記憶部１０９に格納された入力信号ｘｎを遅延補正するようにしたので、遅延時間補正用の回路を別途設けることなく、遅延時間合わせを行うことができる。
【図面の簡単な説明】
【００２７】
【図１】この発明の実施の形態１による、歪補償装置の構成を示すブロック図である。
【図２】この発明の実施の形態２による、歪補償装置の構成を示すブロック図である。
【図３】この発明の実施の形態２による、遅延時間補正部の構成を示すブロック図である。
【図４】この発明の実施の形態２による、遅延時間補正処理のフローチャートである。
【図５】この発明の実施の形態２による、係数メモリに格納されているｓｉｎｃ関数を示す図である。
【図６】この発明の実施の形態２による、遅延時間と差分和の関係を示す図である。
【図７】この発明の実施の形態３による、遅延時間補正部の構成を示すブロック図である。
【符号の説明】
【００２８】
１００，２００  歪補償装置、１０１  プリディストーション部、１０２  ＤＡ変換器、１０３  送信電力増幅器（歪デバイス）、１０４  帰還系、１０５  ＡＤ変換器、１０６  歪補償係数記憶部、１０７  振幅演算部、１０８  歪補償係数演算部、１０９  入力信号記憶部、１１０  フィードバック信号記憶部、１１１，１１２  遅延時間補正部、１１１１  遅延時間更新部、１１１２，１１１３  絶対値演算部、１１１４  遅延補正部、１１１５  差分計算部、１１１６  積算部、１１１７  係数メモリ、１１１８  差分和記憶部、１１１９  遅延時間設定部。
【図１】
2006148691.tif 000007
【図２】
2006148691.tif 000008
【図３】
2006148691.tif 000009
【図４】
2006148691.tif 000010
【図５】
2006148691.tif 000011
【図６】
2006148691.tif 000012
【図７】
2006148691.tif 000013