(57)【要約】【課題】縦続接続されたそれぞれのパルサーが出力するパルスのパルス幅を精度よく測定できるパルス発生器を提供する。【解決手段】  所定のパルス幅のパルスを生成するパルス発生器であって、入力されるパルスのパルス幅をそれぞれ所定のパルス幅に変更して出力する、縦続接続された複数のパルサーと、複数のパルサーに対応して設けられ、対応するパルサーの出力端の直近から、対応するパルサーが出力するパルスを取り出す複数の信号取出部と、複数の信号取出部が取り出したパルスのいずれかを選択する選択部と、選択部が選択したパルスを、複数のパルサーの初段のパルサーに入力する帰還経路と、選択部が選択したパルスが帰還経路を通過するループ周期に基づいて、選択部が選択したパルスのパルス幅を測定する測定部とを備えるパルス発生器を提供する。【選択図】図１
2006067383.tif 000002
【特許請求の範囲】
【請求項１】
所定のパルス幅のパルスを生成するパルス発生器であって、
入力されるパルスのパルス幅をそれぞれ所定のパルス幅に変更して出力する、縦続接続された複数のパルサーと、
前記複数のパルサーに対応して設けられ、対応する前記パルサーの出力端の直近から、対応する前記パルサーが出力する前記パルスを取り出す複数の信号取出部と、
前記複数の信号取出部が取り出した前記パルスのいずれかを選択する選択部と、
前記選択部が選択したパルスを、前記複数のパルサーの初段の前記パルサーに入力する帰還経路と、
前記選択部が選択したパルスが前記帰還経路を通過するループ周期に基づいて、前記選択部が選択したパルスのパルス幅を測定する測定部と
を備えるパルス発生器。
【請求項２】
それぞれの前記信号取出部は、対応する前記パルサーが出力する前記パルスを反転するか否かを切り替えるエッジ切替部を有し、
前記測定部は、前記エッジ切替部が当該パルスを反転した場合の前記ループ周期と、前記エッジ切替部が当該パルスを反転しない場合の前記ループ周期との差分に基づいて、当該パルスのパルス幅を測定する
請求項１に記載のパルス発生器。
【請求項３】
前記複数のパルサーは、通過するパルスのエッジが、立ち上がりエッジか立ち下がりエッジかによって遅延時間の異なる素子によって縦続接続され、
それぞれの前記信号取出部は、それぞれの前記パルサーの出力端から、前記素子を介さずに前記パルスを取り出す
請求項２に記載のパルス発生器。
【請求項４】
前記選択部は、前記複数の信号取出部が取り出した前記パルスのうち、初段の前記パルサーが出力する前記パルスから、最終段の前記パルサーが出力する前記パルスまで順次選択し、
前記測定部は、前記選択部が前記パルスを選択する毎に、当該パルスのパルス幅を測定し、
前記パルス発生器は、前記測定部が前記パルスのパルス幅を測定する毎に、対応する前記パルサーを制御して、当該パルサーが出力する前記パルスのパルス幅を調整する調整部を更に備える
請求項１に記載のパルス発生器。
【請求項５】
所定の周期のタイミング信号を生成するタイミング発生器であって、
与えられるセット信号に応じて前記タイミング信号の立ち上がりエッジを生成し、与えられるリセット信号に応じて前記タイミング信号の立ち下がりエッジを生成するセットリセットラッチと、
前記セットリセットラッチに、前記セット信号を供給するセット部と、
前記セットリセットラッチに、前記リセット信号を供給するリセット部と
を備え、
前記セット部は、
与えられる基準クロックを遅延させた第１セット信号を出力する第１可変遅延回路と、
与えられる基準クロックを遅延させ、前記第１セット信号の位相に対して、前記基準クロックの周期以下だけ位相が異なる第２セット信号を出力する第２可変遅延回路と、
前記第１可変遅延回路及び前記第２可変遅延回路が出力する信号のパルス幅を、予め定められたパルス幅にそれぞれ調整する第１パルサーと、
前記第１セット信号と前記第２セット信号との論理和を、前記セット信号として生成する論理和回路と、
前記論理和回路が出力する前記セット信号を遅延させて出力する第３可変遅延回路と、
前記第３可変遅延回路が出力する信号のパルス幅を、予め定められたパルス幅に調整する第２パルサーと、
前記第１パルサーに対応して設けられ、前記第１パルサーの出力端の直近から、前記第１パルサーが出力する前記パルスを取り出す第１信号取出部と、
前記第２パルサーに対応して設けられ、前記第２パルサーの出力端の直近から、前記第２パルサーが出力する前記パルスを取り出す第２信号取出部と、
前記第１信号取出部又は前記第２信号取出部が取り出した前記パルスのいずれかを選択する選択部と、
前記選択部が選択したパルスを、前記第１パルサーに入力する帰還経路と、
前記選択部が選択したパルスが前記帰還経路を通過するループ周期に基づいて、前記選択部が選択したパルスのパルス幅を測定する測定部と
を有するタイミング発生器。
【請求項６】
入力されるパルスのパルス幅をそれぞれ所定のパルス幅に変更して出力する、縦続接続された複数のパルサーを備えるパルス発生器において、それぞれの前記パルサーが出力するパルス幅を調整するパルス幅調整方法であって、
前記複数のパルサーの出力端の直近から、それぞれの前記パルサーが出力する前記パルスを取り出す信号取出段階と、
前記信号取出段階において取り出した前記パルスのいずれかを選択する選択段階と、
前記選択段階において選択したパルスを、前記複数のパルサーの初段の前記パルサーに帰還経路を用いて帰還入力する帰還段階と、
前記選択段階において選択したパルスが前記帰還経路を通過するループ周期に基づいて、前記選択段階において選択したパルスのパルス幅を測定する測定段階と
を備えるパルス幅調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所望のパルス幅のパルスを発生するパルス発生器、所望の周期の信号を生成するタイミング発生器、及びパルス発生器が生成するパルスのパルス幅を調整するパルス幅調整方法に関する。
【背景技術】
【０００２】
従来、所望のパルス幅のパルスを生成するパルサーとして、入力パルスを遅延させる遅延回路と、入力パルスと遅延パルスとを論理演算して所望のパルス幅のパルスを生成する論理演算回路とを備えるパルサーが知られている（例えば、特許文献１の図３参照）。
【０００３】
このようなパルサーは、例えば信号の伝送経路が長くなる場合に、パルスが伝送中に減衰して消滅しないために複数縦続接続して用いられる場合がある。また、直列に設けられた回路に入力するパルス幅をそれぞれ精度よく制御したい場合に、これらの回路の入力毎にパルサーを設ける場合もある。このような場合、それぞれのパルサーが出力するパルス幅を精度よく調整する必要がある。
【０００４】
図４は、複数のパルサーを有する従来のパルス発生器４００の構成の一例を示す図である。図４に示すように、複数のパルサーが縦続接続されているときに、従来のパルス発生器４００は、最終段のパルサー４３０が出力する出力パルスのパルス幅を測定し、それぞれのパルサーにおける遅延量を調整している。次に、従来のパルス幅測定について説明する。
【０００５】
論理和回路４７０は、パルスを生成するためのトリガパルスを受け取り、固定パルサー４８０、遅延回路４９０を介してパルサー４１０に入力する。それぞれのパルサー（４１０、４２０、４３０）は、入力されたパルスを所定のパルス幅に調整して出力する。
【０００６】
パルサー４３０が出力する出力パルスは、排他論理和回路４４０、フリップフロップ４５０、カウンタ４６０、論理和回路４７０、固定パルサー４８０、及び遅延回路４９０を介してパルサー４１０に帰還入力される。
【０００７】
フリップフロップ４５０は、入力されるパルスの立ち上がりエッジ又は立ち下がりエッジのいずれかに応じてＨ論理の信号を出力する。当該信号は論理和回路４７０及び固定パルサー４８０を介してフリップフロップ４５０のリセット端子に供給され、フリップフロップ４５０の出力をＬ論理にする。これにより、フリップフロップ４５０はパルスを出力し、当該パルスがパルサー４１０に帰還入力される。
【０００８】
排他論理和回路４４０は、パルサー４３０の出力パルスを反転させてフリップフロップ４５０に入力するか否かを制御する。出力パルスを反転させた場合のフリップフロップ４５０の動作は、出力パルスを反転させない場合のフリップフロップ４５０の動作に比べ、出力パルスのパルス幅に応じて時間だけ遅延するため、出力パルスを反転させた場合のループ周期と、出力パルスを反転させない場合のループ周期との差分により、出力パルスのパルス幅を測定することができる。このようにして測定したパルス幅に基づいて、それぞれのパルサーを調整している。
【０００９】
【特許文献１】特許第３４９９０５１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、従来のパルス発生器４００では、パルス幅を測定するためにパルスをループさせる場合にも、複数のパルサー（４１０、４２０、４３０）をパルスが通過する。それぞれのパルサーにおける遅延時間は、パルスの立ち上がりエッジと立ち下がりエッジでバラツキが生じてしまう。このため、出力パルスを反転させた場合のループ周期と、出力パルスを反転させない場合のループ周期との差分によりパルス幅を求めると、誤差が生じてしまい、パルス幅を精度よく測定することができなかった。また、パルス発生器４００の用途に応じて、複数のパルサー（４１０、４２０、４３０）間に様々な素子が存在する場合がある。このような場合、上述した遅延時間のバラツキはより顕著になり、パルス幅を制度よく測定することができなかった。
【００１１】
このため本発明は、上述した課題を解決することのできるパルス発生器、タイミング発生器、及びパルス幅調整方法を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明の第１の形態においては、所定のパルス幅のパルスを生成するパルス発生器であって、入力されるパルスのパルス幅をそれぞれ所定のパルス幅に変更して出力する、縦続接続された複数のパルサーと、複数のパルサーに対応して設けられ、対応するパルサーの出力端の直近から、対応するパルサーが出力するパルスを取り出す複数の信号取出部と、複数の信号取出部が取り出したパルスのいずれかを選択する選択部と、選択部が選択したパルスを、複数のパルサーの初段のパルサーに入力する帰還経路と、選択部が選択したパルスが帰還経路を通過するループ周期に基づいて、選択部が選択したパルスのパルス幅を測定する測定部とを備えるパルス発生器を提供する。
【００１３】
それぞれの信号取出部は、対応するパルサーが出力するパルスを反転するか否かを切り替えるエッジ切替部を有し、測定部は、エッジ切替部が当該パルスを反転した場合のループ周期と、エッジ切替部が当該パルスを反転しない場合のループ周期との差分に基づいて、当該パルスのパルス幅を測定してよい。
【００１４】
複数のパルサーは、通過するパルスのエッジが、立ち上がりエッジか立ち下がりエッジかによって遅延時間の異なる素子によって縦続接続され、それぞれの信号取出部は、それぞれのパルサーの出力端から、素子を介さずにパルスを取り出してよい。
【００１５】
選択部は、複数の信号取出部が取り出したパルスのうち、初段のパルサーが出力するパルスから、最終段のパルサーが出力するパルスまで順次選択し、測定部は、選択部がパルスを選択する毎に、当該パルスのパルス幅を測定し、パルス発生器は、測定部がパルスのパルス幅を測定する毎に、対応するパルサーを制御して、当該パルサーが出力するパルスのパルス幅を調整する調整部を更に備えてよい。
【００１６】
本発明の第２の形態においては、所定の周期のタイミング信号を生成するタイミング発生器であって、与えられるセット信号に応じてタイミング信号の立ち上がりエッジを生成し、与えられるリセット信号に応じてタイミング信号の立ち下がりエッジを生成するセットリセットラッチと、セットリセットラッチに、セット信号を供給するセット部と、セットリセットラッチに、リセット信号を供給するリセット部とを備え、セット部は、与えられる基準クロックを遅延させた第１セット信号を出力する第１可変遅延回路と、与えられる基準クロックを遅延させ、第１セット信号の位相に対して、基準クロックの周期以下だけ位相が異なる第２セット信号を出力する第２可変遅延回路と、第１可変遅延回路及び第２可変遅延回路が出力する信号のパルス幅を、予め定められたパルス幅にそれぞれ調整する第１パルサーと、第１セット信号と第２セット信号との論理和を、セット信号として生成する論理和回路と、論理和回路が出力するセット信号を遅延させて出力する第３可変遅延回路と、第３可変遅延回路が出力する信号のパルス幅を、予め定められたパルス幅に調整する第２パルサーと、第１パルサーに対応して設けられ、第１パルサーの出力端の直近から、第１パルサーが出力するパルスを取り出す第１信号取出部と、第２パルサーに対応して設けられ、第２パルサーの出力端の直近から、第２パルサーが出力するパルスを取り出す第２信号取出部と、第１信号取出部又は第２信号取出部が取り出したパルスのいずれかを選択する選択部と、選択部が選択したパルスを、第１パルサーに入力する帰還経路と、選択部が選択したパルスが帰還経路を通過するループ周期に基づいて、選択部が選択したパルスのパルス幅を測定する測定部とを有するタイミング発生器を提供する。
【００１７】
本発明の第３の形態においては、入力されるパルスのパルス幅をそれぞれ所定のパルス幅に変更して出力する、縦続接続された複数のパルサーを備えるパルス発生器において、それぞれのパルサーが出力するパルス幅を調整するパルス幅調整方法であって、複数のパルサーの出力端の直近から、それぞれのパルサーが出力するパルスを取り出す信号取出段階と、信号取出段階において取り出したパルスのいずれかを選択する選択段階と、選択段階において選択したパルスを、複数のパルサーの初段のパルサーに帰還経路を用いて帰還入力する帰還段階と、選択段階において選択したパルスが帰還経路を通過するループ周期に基づいて、選択段階において選択したパルスのパルス幅を測定する測定段階とを備えるパルス幅調整方法を提供する。
【００１８】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明を実施するための最良の形態】
【００１９】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００２０】
図１は、本発明の実施形態に係るパルス発生器１００の構成の一例を示す図である。パルス発生器１００は、所定のパルス幅のパルスを生成する回路であって、縦続接続された複数のパルサー（１０−１、１０−２、１０−３、以下１０と総称する）、複数のパルサー１０に対応して設けられた複数の信号取出部（２６−１、２６−２、２６−３、以下２６と総称する）、選択部３０、フリップフロップ３２、測定部３４、論理和回路３１、固定パルサー３３、及び遅延回路３６を備える。また、パルス発生器１００は、それぞれのパルサー１０におけるパルス幅を測定し、調整する機能を有する。
【００２１】
論理和回路３１は、パルスを生成するためのトリガパルスを受け取り、固定パルサー３３に入力する。固定パルサー３３は、トリガパルスに応じて所定のパルス幅のパルスを生成し、遅延回路３６を介して、複数のパルサー１０のうちの初段のパルサー１０−１に入力する。
【００２２】
複数のパルサー１０のそれぞれは、例えば、入力パルスを当該所望のパルス幅に応じて遅延させ、遅延パルスを反転し、反転パルスと入力パルスとの論理積を演算することにより、所望のパルス幅を生成する微分パルサーであってよく、また、入力パルスを当該所望のパルス幅に応じて遅延させ、遅延パルスと入力パルスとの論理和を演算することにより、所望のパルス幅を生成する積分パルサーであってもよい。複数のパルサー１０は、入力されるパルスをそれぞれ所定のパルス幅に変更し、次段のパルサーに入力する。最終段のパルサー１０−３が出力する出力パルスは、パルス発生器１００の外部に出力される。
【００２３】
次に、それぞれのパルサー１０におけるパルス幅の測定及び調整について説明する。複数の信号取出部２６は、対応するパルサー１０の出力端の直近から、対応するパルサー１０が出力するパルスを取り出す。それぞれの信号取出部２６は、対応するパルサー１０の出力端に接続された伝送線と、当該伝送線を介してパルスが入力されるエッジ切替部２０を有する。それぞれのエッジ切替部２０は、対応するパルサー１０が出力するパルスを反転するか否かを制御する制御信号（ＣＯＮＴ１、２、３）が与えられ、当該制御信号に応じて、対応するパルサー１０が出力するパルスを反転するか否かを切り替えて出力する。本例においてエッジ切替部２０は排他論理和回路である。
【００２４】
選択部３０は、複数の信号取出部２６が取り出したパルスのいずれかを選択する。つまり選択部３０は、出力パルスのパルス幅を測定するべきパルサー１０に対応する信号取出部２６が取り出したパルスを選択する。また、フリップフロップ３２、論理和回路３１、固定パルサー３３、及び遅延回路３６は、選択部３０が選択したパルスを、複数のパルサー１０の初段のパルサー１０−１に帰還入力する帰還経路を構成する。
【００２５】
フリップフロップ３２は、選択部３０が選択したパルスの立ち上がりエッジ又は立ち下がりエッジのいずれかに応じて、Ｈ論理の信号を出力する。論理和回路３１は、フリップフロップ３２が出力する信号と、与えられるトリガパルスとの論理和を出力する。また、フリップフロップ３２が出力したＨ論理の信号は、論理和回路３１及び固定パルサー３３を介してフリップフロップ３２のリセット端子に供給される。これにより、フリップフロップ３２は、当該Ｈ論理の信号の伝送時間に応じたパルス幅のパルスを出力する。そして測定部３４は、選択部３０が選択したパルスが当該帰還経路を通過するループ周期に基づいて、選択部３０が選択したパルスのパルス幅を測定する。測定部３４は、所定の期間内に当該パルスが当該帰還経路を通過した回数を計数するカウンタを有してよい。
【００２６】
測定部３４は、選択部３０にいずれのパルサー１０の出力パルスを選択させるかを制御してよい。また、測定部３４は、エッジ切替部２０に制御信号を供給し、パルス幅を測定するべきパルサー１０に対応するエッジ切替部２０が、当該パルスを反転した場合のループ周期と、当該パルスを反転しない場合のループ周期との差分に基づいて、当該パルスのパルス幅を測定してよい。
【００２７】
本例におけるパルス発生器１００は、それぞれのパルサー１０の出力端の直近から出力パルスを取り出し、当該パルスをループさせることによりパルス幅を測定する。このため、パルスの立ち上がりエッジの遅延時間と、パルスの立ち下がりエッジの遅延時間の違いによる、パルス幅の測定誤差を低減することができる。
【００２８】
また、それぞれのパルサー１０は、後述する図２に示されるように、通過するパルスのエッジが、立ち上がりエッジか立ち下がりエッジかによって遅延時間の異なる素子を介して縦続接続されてよい。この場合、それぞれの信号取出部２６は、対応するパルサー１０の出力端から、当該素子を介さずに出力パルスを取り出すことが好ましい。
【００２９】
また、選択部３０は、複数の信号取出部２６が取り出した出力パルスのうち、初段のパルサー１０−１が出力するパルスから、最終段のパルサー１０−３が出力する出力パルスまでを順次選択することが好ましい。この場合、測定部３４は、選択部３０がいずれかの出力パルスを選択する毎に、当該パルスのパルス幅を測定する。そして、パルス発生器１００は、測定部３４が出力パルスのパルス幅を測定する毎に、対応するパルサー１０を制御して、当該パルサー１０が出力する出力パルスのパルス幅を調整する調整部を備えることが好ましい。本例においては、測定部３４が、当該調整部として更に機能する。
【００３０】
このように、初段のパルサー１０−１から順にパルス幅を調整することにより、後段のパルサー１０に入力されるパルスのパルス幅を所定のパルス幅に調整することができ、それぞれのパルサー１０のパルス幅を精度よく調整することができる。
【００３１】
また、それぞれのパルサー１０は、与えられる入力パルスのパルス幅を調整して出力する経路と、与えられる入力パルスを通過させる経路とを有し、いずれかの経路を選択して出力パルスを出力してよい。この場合、測定部３４は、パルス幅を測定するべきパルサー１０より前段に設けられたパルサー１０に、入力パルスを通過させる経路を選択させてよい。当該入力パルスを通過させる経路には、通過するパルスのエッジが、立ち上がりエッジか立ち下がりエッジかによって遅延時間の異なる素子が設けられていないことが好ましい。
【００３２】
図２は、本発明の他の実施形態に係るタイミング発生器２００の構成の一例を示す図である。タイミング発生器２００は、所定の周期のタイミング信号を生成する回路であって、セットリセットラッチ６２、セット部４０、及びリセット部６０を備える。
【００３３】
セットリセットラッチ６２は、セット部４０から与えられるセット信号に応じてタイミング信号の立ち上がりエッジを生成し、リセット部６０から与えられるリセット信号に応じてタイミング信号の立ち下がりエッジを生成する。
【００３４】
セット部４０とリセット部６０とは、略同一の構成を有し、位相が予め定められた値だけ異なるセット信号とリセット信号とを生成する。本例においては、セット部４０の構成について説明する。
【００３５】
セット部４０は、２個の論理積回路４２、第１可変遅延回路４４、第２可変遅延回路４５、２個の第１パルサー１０−１、２個の第１信号取出部２６−１、論理和回路４６、第３可変遅延回路４８、第２パルサー１０−２、第２信号取出部２６−２、選択部３０、固定パルサー１６、測定部３４、論理和回路５０、及びプリパルサー５２を有する。
【００３６】
第１可変遅延回路４４は、与えられる基準クロックを遅延させた第１セット信号を出力する。また、第２可変遅延回路４５は、第１可変遅延回路と並列に設けられ、与えられる基準クロックを遅延させ、第１セット信号の位相に対して、基準クロックの周期以下だけ位相が異なる第２セット信号を出力する。
【００３７】
第１可変遅延回路４４及び第２可変遅延回路４５の入力端には、それぞれ論理積回路４２が接続される。論理積回路４２は、基準クロック及びイネーブル信号が与えられ、これらの論理積を出力する。タイミング信号を生成する場合や、パルサーにおけるパルス幅測定を行う場合にはＨ論理のイネーブル信号が与えられる。
【００３８】
また、第１可変遅延回路４４及び第２可変遅延回路４５の入力端には、それぞれ第１パルサー１０−１が接続される。第１パルサー１０−１は、第１可変遅延回路４４及び第２可変遅延回路４５が出力する信号のパルス幅を、予め定められたパルス幅にそれぞれ調整して出力する。
【００３９】
論理和回路４６は、第１可変遅延回路４４及び第２可変遅延回路４５が出力する、第１セット信号と第２セット信号との論理和を、セット信号として生成して出力する。第３可変遅延回路４８は、論理和回路４６が出力するセット信号を遅延させて出力する。第３可変遅延回路４８には、セットリセットラッチ６２に入力されるべきセット信号とリセット信号との位相差に応じた、遅延設定信号が与えられる。
【００４０】
また、第２パルサー１０−２は、第３可変遅延回路１０−２が出力するセット信号のパルス幅を、予め定められたパルス幅に調整してセットリセットラッチ６２に供給する。このような構成により、与えられる基準クロックをインターリーブした高周波のセット信号及びリセット信号に基づいて、所望のパターンのタイミング信号を生成することができる。
【００４１】
また、それぞれのパルサーは、パルスが結合することを防ぐために、後段の回路におけるパルス近接制限の条件を満たすパルス幅のパルスを出力する必要がある。このため、それぞれのパルサーにおけるパルス幅を精度よく調整する必要がある。本例のタイミング発生器２００は、図１において説明したパルス発生器１００と同様の方法で、それぞれの第１パルサー１０−１、及び第２パルサー１０−２のパルス幅を測定し、調整する。パルス幅を測定する場合、まず、論理和回路５０が、基準クロックに代えて測定用のトリガパルスを受け取り、それぞれの論理積回路４２に入力する。
【００４２】
第１信号取出部２６−１は、第１パルサー１０−１に対応して設けられ、第１パルサー１０−１の出力端の直近から、第１パルサー１０−１が出力する出力パルスを取り出す。また、第２信号取出部２６−２は、第２パルサー１０−２に対応して設けられ、第２パルサー１０−２の出力端の直近から、第２パルサー１０−２が出力する出力パルスを取り出す。第１信号取出部２６−１及び第２信号取出部２６−２の機能及び構成は、図１において説明した信号取出部２６と同様である。
【００４３】
選択部３０は、それぞれの第１信号取出部２６−１、又は第２信号取出部２６−２が取り出した３個の出力パルスのいずれかを選択する。選択部３０の機能は、図１において説明した選択部３０と同様である。また、固定パルサー１６、論理和回路５０、プリパルサー５２は、選択部３０が選択したパルスを、論理積回路４２を介してそれぞれの第１パルサー１０−１に帰還入力する帰還経路を構成する。
【００４４】
測定部３４は、選択部３０が選択したパルスが帰還経路を通過するループ周期に基づいて、選択部３０が選択したパルスのパルス幅を測定する。測定部３４は、図１において説明した測定部３４と同一の方法で、それぞれのパルサーにおけるパルス幅を測定し、調整してよい。例えば、まずそれぞれの第１パルサー１０−１のパルス幅の測定及び調整を行い、次に第２パルサー１０−２のパルス幅の測定及び調整を行う。
【００４５】
遅延回路や論理演算回路は、通過するパルスの立ち上がりエッジと立ち下がりエッジとで、遅延時間にバラツキが生じる。しかし、本例におけるタイミング発生器２００によれば、複数のパルサーが、これらの素子を介して縦続接続されていても、それぞれのパルサーのパルス幅を精度よく測定し、調整することができる。
【００４６】
図３は、図１において説明したパルス発生器１００において、それぞれのパルサー１０が出力するパルス幅を調整するパルス幅調整方法の一例を示すフローチャートである。まず、複数のパルサー１０の出力端の直近から、それぞれのパルサー１０が出力する出力パルスを取り出す（信号取出段階Ｓ３００）。
【００４７】
次に、信号取出段階Ｓ３００において取り出した出力パルスのいずれかを選択する（選択段階Ｓ３０２）。そして、選択段階Ｓ３０２において選択した出力パルスを、複数のパルサー１０の初段のパルサー１０に帰還経路を用いて帰還入力する（帰還段階Ｓ３０４）。そして、選択段階Ｓ３０２において選択した出力パルスが帰還経路を通過するループ周期に基づいて、選択段階Ｓ３０２において選択した出力パルスのパルス幅を測定する（測定段階Ｓ３０６）。
【００４８】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【産業上の利用可能性】
【００４９】
以上から明らかなように、本発明によれば、縦続接続された複数のパルサーがそれぞれ出力する出力パルスのパルス幅を、当該出力パルスをそれぞれループさせる方法を用いて精度よく測定することができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施形態に係るパルス発生器１００の構成の一例を示す図である。
【図２】本発明の他の実施形態に係るタイミング発生器２００の構成の一例を示す図である。
【図３】図１において説明したパルス発生器１００において、それぞれのパルサー１０が出力するパルス幅を調整するパルス幅調整方法の一例を示すフローチャートである。
【図４】複数のパルサーを有する従来のパルス発生器４００の構成の一例を示す図である。
【符号の説明】
【００５１】
１０・・・パルサー、１６・・・固定パルサー、２０・・・エッジ切替部、２６・・・信号取出部、３０・・・選択部、３１・・・論理和回路、３２・・・フリップフロップ、３３・・・固定パルサー、３４・・・測定部、３６・・・遅延回路、４０・・・セット部、４２・・・論理積回路、４４・・・第１可変遅延回路、４６・・・第２可変遅延回路、４８・・・第３可変遅延回路、５０・・・論理和回路、５２・・・プリパルサー、６０・・・リセット部、１００・・・パルス発生器、２００・・・タイミング発生器、４００・・・パルス発生器、４１０、４２０、４３０・・・パルサー、４４０・・・排他論理和回路、４５０・・・フリップフロップ、４６０・・・カウンタ、４７０・・・論理和回路、４８０・・・固定パルサー、４９０・・・遅延回路
【図１】
2006067383.tif 000003
【図２】
2006067383.tif 000004
【図３】
2006067383.tif 000005
【図４】
2006067383.tif 000006