(57)【要約】【課題】  配線パターンを微細化した上で、露光工程において容易に認識できる位置合わせマークを形成することができる位置合わせマーク及び配線パターンの形成方法、これを用いた半導体装置の製造方法並びに半導体装置を提供する。【解決手段】  絶縁層(105)の表面を平坦化し、絶縁層(105)上にマスキング膜(106)を形成し、マスキング膜(106)及び絶縁層(105)の一部をエッチングして第１及び第２のパターン(107,108)を形成し、絶縁層(105)及びマスキング膜(106)を覆って金属膜(109)を形成し、一部の金属膜(109)を除去して第３のパターン(110)及び第１の配線パターン(111)を形成し、マスキング膜(106)を除去して、第３のパターン(110)の一部を絶縁層(105)の主面から突出させて位置合わせマーク(112)を形成する。【選択図】      図１
2006032853.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の位置合わせマーク形成領域に位置合わせマークを形成し、前記半導体基板上の配線パターン形成領域に配線パターンを形成する位置合わせマーク及び配線パターンの形成方法であって、
前記配線パターン形成領域に半導体素子が設けられた前記半導体基板を準備し、
前記配線パターン形成領域及び前記位置合わせマーク形成領域を含む前記半導体基板上に絶縁層を形成し、
前記絶縁層の表面を平坦化し、
前記位置合わせマーク形成領域の前記絶縁層上にマスキング膜を形成し、
前記マスキング膜の一部及び前記位置合わせマーク形成領域の前記絶縁層の一部をエッチングして溝からなる第１のパターンを形成するとともに、前記配線パターン形成領域の前記絶縁層の一部をエッチングして溝からなる第２のパターンを形成し、
前記第１及び第２のパターンの溝を埋め込み、かつ前記絶縁層及び前記マスキング膜を覆って第１の金属からなる金属膜を形成し、
前記第１及び第２のパターンに埋め込まれた箇所以外の前記金属膜を除去して、前記第１のパターンに埋め込まれた前記第１の金属からなる第３のパターンを形成するとともに、前記第２のパターンに埋め込まれた前記第１の金属からなる第１の配線パターンを形成し、
前記マスキング膜を除去して、前記第３のパターンの一部を前記絶縁層の主面から突出させて位置合わせマークを形成することを特徴とする位置合わせマーク及び配線パターンの形成方法。
【請求項２】
半導体基板上の位置合わせマーク形成領域に位置合わせマークを形成し、前記半導体基板上の配線パターン形成領域に配線パターンを形成する位置合わせマーク及び配線パターンの形成方法であって、
前記配線パターン形成領域に半導体素子が設けられた前記半導体基板を準備し、
前記配線パターン形成領域及び前記位置合わせマーク形成領域を含む前記半導体基板上に絶縁層を形成し、
前記絶縁層の表面を平坦化し、
前記位置合わせマーク形成領域の前記絶縁層の一部をエッチングして溝からなる第１のパターンを形成するとともに、前記配線パターン形成領域の前記絶縁層の一部をエッチングして溝からなる第２のパターンを形成し、
前記第１及び第２のパターンの溝を埋め込み、かつ前記絶縁層を覆って第１の金属からなる金属膜を形成し、
前記第１及び第２のパターンに埋め込まれた箇所以外の前記金属膜を除去して、前記第１のパターンに埋め込まれた前記第１の金属からなる第３のパターンを形成するとともに、前記第２のパターンに埋め込まれた前記第１の金属からなる第１の配線パターンを形成し、
前記第１の配線パターン及び前記配線パターン形成領域の前記絶縁層上にマスキング膜を形成し、
前記位置合わせマーク形成領域の前記絶縁層の一部をエッチングして、前記第３のパターンの一部を前記絶縁層の主面から突出させて位置合わせマークを形成した後、前記マスキング膜を除去して前記第１の配線パターンを露出させることを特徴とする位置合わせマーク及び配線パターンの形成方法。
【請求項３】
半導体基板上の位置合わせマーク形成領域に位置合わせマークを形成し、前記半導体基板上の配線パターン形成領域に配線パターンを形成する位置合わせマーク及び配線パターンの形成方法であって、
前記配線パターン形成領域に半導体素子が設けられた前記半導体基板を準備し、
前記配線パターン形成領域及び前記位置合わせマーク形成領域を含む前記半導体基板上に絶縁層を形成し、
前記絶縁層の表面を平坦化し、
前記位置合わせマーク形成領域の前記絶縁層の一部をエッチングして溝からなる第１のパターンを形成するとともに、前記配線パターン形成領域の前記絶縁層の一部をエッチングして溝からなる第２のパターンを形成し、
前記第１及び第２のパターンの溝を埋め込み、かつ前記絶縁層を覆って第１の金属からなる金属膜を形成し、
前記第１及び第２のパターンに埋め込まれた箇所以外の前記金属膜を除去して、前記第１のパターンに埋め込まれた前記第１の金属からなる第３のパターンを形成するとともに、前記第２のパターンに埋め込まれた前記第１の金属からなる第１の配線パターンを形成し、
前記第１の配線パターン及び前記配線パターン形成領域の前記絶縁層上にマスキング膜を形成し、
前記第３のパターンを形成する第１の金属を除去して溝からなる位置合わせマークを形成した後、前記マスキング膜を除去して前記第１の配線パターンを露出させることを特徴とする位置合わせマーク及び配線パターンの形成方法。
【請求項４】
半導体基板上に形成された絶縁層上に、請求項１〜３のいずれか１項に記載の位置合わせマーク及び配線パターンの形成方法によって位置合わせマーク及び第１の配線パターンが形成された基板を準備し、
前記基板の表面形状に沿って第２の金属からなる金属膜を形成し、
前記半導体基板上の配線パターン形成領域の前記金属膜上にレジスト膜を形成し、
前記位置合わせマークによって形成された前記金属膜上の段差を位置合わせパターンとして、フォトリソグラフィ法により前記レジスト膜をパターニングし、
パターニングされた前記レジスト膜をマスクとして、前記配線パターン形成領域の前記金属膜の一部をエッチングして第２の金属からなる第２の配線パターンを形成する半導体装置の製造方法。
【請求項５】
半導体素子が設けられた半導体基板と、
前記半導体基板上に形成された絶縁層と、
前記絶縁層に形成された溝に埋め込まれた第１の金属からなる第１の配線パターンと、
前記絶縁層の主面から一部が突出して形成された位置合わせマークと、
前記絶縁層上に形成された第２の金属からなる第２の配線パターンとを備えた半導体装置。
【請求項６】
半導体素子が設けられた半導体基板と、
前記半導体基板上に形成された絶縁層と、
前記絶縁層に形成された溝に埋め込まれた第１の金属からなる第１の配線パターンと、
前記絶縁層に形成された溝からなる位置合わせマークと、
前記絶縁層上に形成された第２の金属からなる第２の配線パターンとを備えた半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に設けられる位置合わせマーク及び配線パターンの形成方法、これを用いた半導体装置の製造方法並びに半導体装置に関する。
【背景技術】
【０００２】
従来、半導体装置の製造において露光工程に使用される位置合わせマークは、例えば特許文献１に提案された方法によって形成されていた。図４は、特許文献１に提案された従来の位置合わせマークの形成方法を用いた半導体装置の製造方法の一部を示す断面図である。なお、図４Ａ〜Ｆにおいて、破線の右側を位置合わせマーク形成領域７０１とし、破線の左側を配線パターン形成領域７０２とする。
【０００３】
図４Ａに示すように、まず、シリコン基板７００上の位置合わせマーク形成領域７０１に窒化膜からなる第１のパターン７０３ａを形成する。次に、図４Ｂに示すように、シリコン基板７００上にＳｉＯ2等の酸化膜７０４を形成する。そして、図４Ｃに示すように、フォトリソグラフィ法及び酸化膜７０４のエッチング処理により、配線パターン形成領域７０２にコンタクトホールパターン７０５を形成するとともに、位置合わせマーク形成領域７０１の第１のパターン７０３ａ上に第２のパターン７０３ｂを形成して位置合わせマーク７０３を設ける。
【０００４】
次に、図４Ｄに示すように、タングステン膜７０６を積層した後、図４Ｅに示すように、タングステン膜７０６の表面を化学機械研磨法（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ、以下、単に「ＣＭＰ法」という）により平坦化する。これにより、コンタクトホールパターン７０５（図５Ｃ参照）にタングステンプラグ７０７を形成する。そして、図４Ｆに示すように、アルミ膜７０８を積層する。更に、図示はしないが、アルミ膜７０８上にレジスト膜を形成し、露光工程において、位置合わせマーク７０３によって形成されたアルミ膜７０８の段差部７０８ａ（図４Ｆ参照）を位置合わせパターンとして位置合わせし、前記レジスト膜をパターニングした後、アルミ膜７０８をエッチングする。
【特許文献１】特開２０００−２０８４０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述のような従来の位置合わせマーク形成方法では、シリコン基板７００上にＳｉＯ2等の酸化膜７０４（図４Ｂ参照）を形成した状態では、酸化膜７０４の表面に凹凸が存在しているため、コンタクトホールパターン７０５の微細化が困難となる。一方、コンタクトホールパターン７０５を微細化するため、ＣＭＰ法等により酸化膜７０４を平坦化すると、位置合わせマーク７０３の段差部が消滅してしまうので、その後の露光工程においてフォトマスクとの位置合わせが出来なくなる。
【０００６】
本発明は、前記従来の課題を解決するもので、配線パターンを微細化した上で、露光工程において容易に認識できる位置合わせマークを形成することができる位置合わせマーク及び配線パターンの形成方法、これを用いた半導体装置の製造方法並びに半導体装置を提供する。
【課題を解決するための手段】
【０００７】
本発明の第１の位置合わせマーク及び配線パターンの形成方法は、半導体基板上の位置合わせマーク形成領域に位置合わせマークを形成し、前記半導体基板上の配線パターン形成領域に配線パターンを形成する位置合わせマーク及び配線パターンの形成方法であって、
前記配線パターン形成領域に半導体素子が設けられた前記半導体基板を準備し、
前記配線パターン形成領域及び前記位置合わせマーク形成領域を含む前記半導体基板上に絶縁層を形成し、
前記絶縁層の表面を平坦化し、
前記位置合わせマーク形成領域の前記絶縁層上にマスキング膜を形成し、
前記マスキング膜及び前記位置合わせマーク形成領域の前記絶縁層の一部をエッチングして溝からなる第１のパターンを形成するとともに、前記配線パターン形成領域の前記絶縁層の一部をエッチングして溝からなる第２のパターンを形成し、
前記第１及び第２のパターンの溝を埋め込み、かつ前記絶縁層及び前記マスキング膜を覆って第１の金属からなる金属膜を形成し、
前記第１及び第２のパターンに埋め込まれた箇所以外の前記金属膜を除去して、前記第１のパターンに埋め込まれた前記第１の金属からなる第３のパターンを形成するとともに、前記第２のパターンに埋め込まれた前記第１の金属からなる第１の配線パターンを形成し、
前記マスキング膜を除去して、前記第３のパターンの一部を前記絶縁層の主面から突出させて位置合わせマークを形成することを特徴とする。
【０００８】
本発明の第２の位置合わせマーク及び配線パターンの形成方法は、半導体基板上の位置合わせマーク形成領域に位置合わせマークを形成し、前記半導体基板上の配線パターン形成領域に配線パターンを形成する位置合わせマーク及び配線パターンの形成方法であって、
前記配線パターン形成領域に半導体素子が設けられた前記半導体基板を準備し、
前記配線パターン形成領域及び前記位置合わせマーク形成領域を含む前記半導体基板上に絶縁層を形成し、
前記絶縁層の表面を平坦化し、
前記位置合わせマーク形成領域の前記絶縁層の一部をエッチングして溝からなる第１のパターンを形成するとともに、前記配線パターン形成領域の前記絶縁層の一部をエッチングして溝からなる第２のパターンを形成し、
前記第１及び第２のパターンの溝を埋め込み、かつ前記絶縁層を覆って第１の金属からなる金属膜を形成し、
前記第１及び第２のパターンに埋め込まれた箇所以外の前記金属膜を除去して、前記第１のパターンに埋め込まれた前記第１の金属からなる第３のパターンを形成するとともに、前記第２のパターンに埋め込まれた前記第１の金属からなる第１の配線パターンを形成し、
前記第１の配線パターン及び前記配線パターン形成領域の前記絶縁層上にマスキング膜を形成し、
前記位置合わせマーク形成領域の前記絶縁層の一部をエッチングして、前記第３のパターンの一部を前記絶縁層の主面から突出させて位置合わせマークを形成した後、前記マスキング膜を除去して前記第１の配線パターンを露出させることを特徴とする。
【０００９】
本発明の第３の位置合わせマーク及び配線パターンの形成方法は、半導体基板上の位置合わせマーク形成領域に位置合わせマークを形成し、前記半導体基板上の配線パターン形成領域に配線パターンを形成する位置合わせマーク及び配線パターンの形成方法であって、
前記配線パターン形成領域に半導体素子が設けられた前記半導体基板を準備し、
前記配線パターン形成領域及び前記位置合わせマーク形成領域を含む前記半導体基板上に絶縁層を形成し、
前記絶縁層の表面を平坦化し、
前記位置合わせマーク形成領域の前記絶縁層の一部をエッチングして溝からなる第１のパターンを形成するとともに、前記配線パターン形成領域の前記絶縁層の一部をエッチングして溝からなる第２のパターンを形成し、
前記第１及び第２のパターンの溝を埋め込み、かつ前記絶縁層を覆って第１の金属からなる金属膜を形成し、
前記第１及び第２のパターンに埋め込まれた箇所以外の前記金属膜を除去して、前記第１のパターンに埋め込まれた前記第１の金属からなる第３のパターンを形成するとともに、前記第２のパターンに埋め込まれた前記第１の金属からなる第１の配線パターンを形成し、
前記第１の配線パターン及び前記配線パターン形成領域の前記絶縁層上にマスキング膜を形成し、
前記第３のパターンを形成する第１の金属を除去して溝からなる位置合わせマークを形成した後、前記マスキング膜を除去して前記第１の配線パターンを露出させることを特徴とする。
【００１０】
本発明の半導体装置の製造方法は、半導体基板上に形成された絶縁層上に、請求項１〜３のいずれか１項に記載の位置合わせマーク及び配線パターンの形成方法によって位置合わせマーク及び第１の配線パターンが形成された基板を準備し、
前記基板の表面形状に沿って第２の金属からなる金属膜を形成し、
前記半導体基板上の配線パターン形成領域の前記金属膜上にレジスト膜を形成し、
前記位置合わせマークによって形成された前記金属膜上の段差を位置合わせパターンとして、フォトリソグラフィ法により前記レジスト膜をパターニングし、
パターニングされた前記レジスト膜をマスクとして、前記配線パターン形成領域の前記金属膜の一部をエッチングして第２の金属からなる第２の配線パターンを形成する。
【００１１】
本発明の第１の半導体装置は、半導体素子が設けられた半導体基板と、
前記半導体基板上に形成された絶縁層と、
前記絶縁層に形成された溝に埋め込まれた第１の金属からなる第１の配線パターンと、
前記絶縁層の主面から一部が突出して形成された位置合わせマークと、
前記絶縁層上に形成された第２の金属からなる第２の配線パターンとを備えている。
【００１２】
本発明の第２の半導体装置は、半導体素子が設けられた半導体基板と、
前記半導体基板上に形成された絶縁層と、
前記絶縁層に形成された溝に埋め込まれた第１の金属からなる第１の配線パターンと、
前記絶縁層に形成された溝からなる位置合わせマークと、
前記絶縁層上に形成された第２の金属からなる第２の配線パターンとを備えている。
【発明の効果】
【００１３】
本発明の位置合わせマーク及び配線パターンの形成方法によれば、絶縁層の表面を平坦化した後で第１の配線パターンを形成するための溝パターンを形成するので、第１の配線パターンの微細化が可能となる。また、絶縁層の主面に対して段差を有する位置合わせマークを形成するため、露光工程において容易に認識できる位置合わせマークが得られる。これにより、露光工程の位置合わせ精度が向上し、半導体装置を歩留まりよく製造することができる。また、本発明の半導体装置の製造方法によれば、絶縁層の主面に対して段差を有する位置合わせマークによって形成された金属膜上の段差を利用して、フォトリソグラフィ法によりレジスト膜をパターニングし、第２の配線パターンを形成するため、第１の配線パターンに対し精度よく位置合わせされた第２の配線パターンを形成することができる。これにより、半導体装置を歩留まりよく製造することができる。また、本発明の半導体装置によれば、絶縁層の主面に対して段差を有する位置合わせマークを備えているため、第１の配線パターンに対し精度よく位置合わせされた第２の配線パターンを備えた半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１４】
本発明の第１の位置合わせマーク及び配線パターンの形成方法は、まず、配線パターン形成領域に配線やトランジスタ等の半導体素子が設けられたシリコン基板等の半導体基板を準備する。この半導体基板には、位置合わせマークを形成するための位置合わせマーク形成領域と、配線パターンを形成するための配線パターン形成領域が予め定められており、例えば、位置合わせマーク形成領域に形成する位置合わせマークと、配線パターン形成領域に形成する配線パターンとの最短距離が数１０μｍ程度となるように、それぞれの前記形成領域が配置されている。
【００１５】
そして、配線パターン形成領域及び位置合わせマーク形成領域を含む半導体基板上に、例えば酸化シリコン層等の絶縁層を化学蒸着法（ＣＶＤ法）等によって形成し、この絶縁層の表面を例えばＣＭＰ法等によって平坦化する。これにより、後述する第１の配線パターンの微細化が可能となる。なお、絶縁層の平坦化の手段はＣＭＰ法に限定されず、例えばエッチング、熱フロー等で行ってもよい。
【００１６】
次に、位置合わせマーク形成領域の絶縁層上にＣＶＤ法等によりマスキング膜を形成した後、マスキング膜及び位置合わせマーク形成領域の絶縁層の一部をエッチングして溝からなる第１のパターンを形成するとともに、配線パターン形成領域の絶縁層の一部をエッチングして溝からなる第２のパターンを形成する。マスキング膜としては、絶縁層に対しエッチングレートが異なる材料のものを使用することが好ましい。例えば、絶縁層として酸化シリコン層を使用する場合は、マスキング膜として窒化シリコン膜等が使用できる。また、絶縁層として酸化シリコン層を使用する場合は、酸化シリコン層をエッチングする際、例えばドライエッチング法によりエッチングすることができる。
【００１７】
続いて、第１及び第２のパターンの溝を埋め込み、かつ絶縁層及びマスキング膜を覆って第１の金属からなる金属膜を形成する。例えば、第１の金属として、銅を使用する場合は、銅ダマシン法によりめっき処理して金属膜を形成することができる。
【００１８】
そして、第１及び第２のパターンに埋め込まれた箇所以外の金属膜をＣＭＰ法等により除去して、第１のパターンに埋め込まれた第１の金属からなる第３のパターンを形成するとともに、前記第２のパターンに埋め込まれた第１の金属からなる第１の配線パターンを形成する。続いて、マスキング膜を除去して、第３のパターンの一部を絶縁層の主面からマスキング膜の厚み分だけ突出させて位置合わせマークを形成する。ここで、「主面」とは、主たる表面をいい、絶縁層を平面視した際において正面に位置する表面をいう。これにより、絶縁層の主面に対して段差を有する位置合わせマークが得られるため、露光工程において容易に認識できる位置合わせマークを形成することができる。なお、マスキング膜として窒化シリコン膜を使用する場合は、窒化シリコン膜を除去する際、例えばドライエッチング法によりエッチングして除去することができる。
【００１９】
本発明の第２の位置合わせマーク及び配線パターンの形成方法は、まず、絶縁層の表面を平坦化する工程までを前述した本発明の第１の位置合わせマーク及び配線パターンの形成方法と同様に行う。次に、位置合わせマーク形成領域の絶縁層の一部をエッチングして溝からなる第１のパターンを形成するとともに、配線パターン形成領域の絶縁層の一部をエッチングして溝からなる第２のパターンを形成する。
【００２０】
次に、第１及び第２のパターンの溝を埋め込み、かつ絶縁層を覆って第１の金属からなる金属膜を形成し、第１及び第２のパターンに埋め込まれた箇所以外の金属膜を除去して、第１のパターンに埋め込まれた第１の金属からなる第３のパターンを形成するとともに、第２のパターンに埋め込まれた第１の金属からなる第１の配線パターンを形成する。
【００２１】
続いて、第１の配線パターン及び配線パターン形成領域の絶縁層上にマスキング膜を形成し、位置合わせマーク形成領域の絶縁層の一部をエッチングして、第３のパターンの一部を絶縁層の主面から突出させて位置合わせマークを形成する。続いて、マスキング膜を除去して第１の配線パターンを露出させる。これにより、絶縁層の主面に対して段差を有する位置合わせマークが得られるため、露光工程において容易に認識できる位置合わせマークを形成することができる。なお、本発明の第２の位置合わせマーク及び配線パターンの形成方法において、絶縁層をエッチングする方法、第１の金属からなる金属膜の形成方法及び除去方法、マスキング膜の形成方法及び除去方法は、前述した本発明の第１の位置合わせマーク及び配線パターンの形成方法と同様に行うことができる。
【００２２】
本発明の第３の位置合わせマーク及び配線パターンの形成方法は、まず、第１の配線パターン及び配線パターン形成領域の絶縁層上にマスキング膜を形成する工程までを、前述した本発明の第２の位置合わせマーク及び配線パターンの形成方法と同様に行う。次に、第３のパターンを形成する第１の金属をウェットエッチング法等により除去して溝からなる位置合わせマークを形成した後、ドライエッチング法等によりマスキング膜を除去して第１の配線パターンを露出させる。これにより、絶縁層の主面に対して段差を有する位置合わせマークが得られるため、露光工程において容易に認識できる位置合わせマークを形成することができる。
【００２３】
本発明の半導体装置の製造方法は、まず、半導体基板上に形成された絶縁層上に、前述した本発明の第１〜第３の位置合わせマーク及び配線パターンの形成方法のうちいずれか１つの方法によって位置合わせマーク及び第１の配線パターンが形成された基板を準備する。次に、基板の表面形状に沿って第２の金属からなる金属膜を形成する。例えば、第２の金属として、アルミニウムを使用する場合は、ＣＶＤ法等により金属膜を形成することができる。次に、半導体基板上の配線パターン形成領域の金属膜上にレジスト膜を形成し、フォトリソグラフィ法によりレジスト膜をパターニングする。この際、露光工程において、位置合わせマークによって形成された金属膜上の段差を位置合わせパターンとして、基板とフォトマスクとを位置合わせする。そして、パターニングされたレジスト膜をマスクとして、配線パターン形成領域の金属膜の一部を例えばドライエッチング法等によりエッチングして第２の金属からなる第２の配線パターンを形成する。
【００２４】
本発明の半導体装置の製造方法によれば、絶縁層の主面に対して段差を有する位置合わせマークによって形成された金属膜上の段差を利用して、フォトリソグラフィ法によりレジスト膜をパターニングし、第２の配線パターンを形成するため、第１の配線パターンに対し精度よく位置合わせされた第２の配線パターンを形成することができる。これにより、半導体装置を歩留まりよく製造することができる。なお、レジスト膜の形成方法は特に限定されず、例えば、液状レジストを金属膜上にコーティングしてレジスト膜を形成する方法等を採用することができる。
【００２５】
本発明の第１の半導体装置は、半導体素子が設けられた半導体基板と、半導体基板上に形成された絶縁層と、絶縁層に形成された溝に埋め込まれた第１の金属からなる第１の配線パターンと、絶縁層の主面から一部が突出して形成された位置合わせマークと、絶縁層上に形成された第２の金属からなる第２の配線パターンとを備えている。また、本発明の第２の半導体装置は、半導体素子が設けられた半導体基板と、半導体基板上に形成された絶縁層と、絶縁層に形成された溝に埋め込まれた第１の金属からなる第１の配線パターンと、絶縁層に形成された溝からなる位置合わせマークと、絶縁層上に形成された第２の金属からなる第２の配線パターンとを備えている。本発明の第１及び第２の半導体装置はいずれも、絶縁層の主面に対して段差を有する位置合わせマークを備えているため、第１の配線パターンに対し精度よく位置合わせされた第２の配線パターンを備えた半導体装置を提供することができる。以下、本発明の実施形態を詳細に説明する。
【００２６】
［第１実施形態］
まず、本発明の第１実施形態に係る半導体装置の製造方法について図面を参照して説明する。参照する図１は、第１実施形態に係る半導体装置の製造方法を示す断面図である。なお、図１Ａ〜Ｌにおいて、破線の右側を位置合わせマーク形成領域１０１とし、破線の左側を配線パターン形成領域１０２とする。また、第１実施形態に係る半導体装置の製造方法は、前述した本発明の第１の位置合わせマーク及び配線パターンの形成方法を用いた半導体装置の製造方法の一実施形態である。
【００２７】
図１Ａに示すように、まず、配線パターン形成領域１０２に半導体素子１０３が設けられた半導体基板１０４を準備する。なお、半導体基板１０４は、その内部に更に別の半導体素子が設けられていてもよい。
【００２８】
次に、図１Ｂに示すように、配線パターン形成領域１０２及び位置合わせマーク形成領域１０１を含む半導体基板１０４上に、絶縁層１０５をＣＶＤ法等によって形成する。この段階では、絶縁層１０５の表面には、半導体素子１０３に起因する凸部１０５ａ等の凹凸が存在している。そして、図１Ｃに示すように、絶縁層１０５の表面をＣＭＰ法等によって平坦化する。これにより、後述する第１の配線パターン１１１（図１Ｇ参照）の微細化が可能となる。
【００２９】
続いて、図１Ｄに示すように、位置合わせマーク形成領域１０１の絶縁層１０５上にＣＶＤ法等によりマスキング膜１０６を形成する。次に、図１Ｅに示すように、マスキング膜１０６の一部及び位置合わせマーク形成領域１０１の絶縁層１０５の一部をエッチングして溝からなる第１のパターン１０７を形成するとともに、配線パターン形成領域１０２の絶縁層１０５の一部をエッチングして溝からなる第２のパターン１０８を形成する。この際、例えば絶縁層１０５及びマスキング膜１０６を覆ってレジスト膜（図示せず）を形成し、フォトリソグラフィ法により前記レジスト膜をパターニングした後、エッチングにより、第１及び第２のパターン１０７，１０８を形成すればよい。
【００３０】
次に、図１Ｆに示すように、第１及び第２のパターン１０７，１０８の溝を埋め込み、かつ絶縁層１０５及びマスキング膜１０６を覆うようにして、第１の金属からなる金属膜１０９をダマシン法等により形成する。そして、図１Ｇに示すように、第１及び第２のパターン１０７，１０８に埋め込まれた箇所以外の金属膜１０９（図１Ｆ参照）をＣＭＰ法等により除去して、第１のパターン１０７に埋め込まれた第１の金属からなる第３のパターン１１０を形成するとともに、第２のパターン１０８に埋め込まれた第１の金属からなる第１の配線パターン１１１を形成する。ここで、マスキング膜１０６の膜厚が厚い場合は、金属膜１０９の除去にＣＭＰ法を用いると、マスキング膜１０６の側壁部１０６ａに第１の金属が残ることがある。このような場合は、ＣＭＰ工程後にドライエッチング法、ウェットエッチング法等により金属膜１０９の残留箇所をエッチングして、残存した第１の金属を除去すればよい。
【００３１】
そして、図１Ｈに示すように、ドライエッチング法等によりマスキング膜１０６を除去して、第３のパターン１１０の一部を絶縁層１０５の主面からマスキング膜１０６の厚み分だけ突出させて位置合わせマーク１１２を形成する。これにより、絶縁層１０５の主面に対して段差を有する位置合わせマーク１１２が得られるため、後述する露光工程において容易に認識できる位置合わせマークを形成することができる。
【００３２】
次に、図１Ｉに示すように、絶縁層１０５、第１の配線パターン１１１及び位置合わせマーク１１２の表面形状に沿ってＣＶＤ法等により第２の金属からなる金属膜１１３を形成する。
【００３３】
続いて、図１Ｊに示すように、配線パターン形成領域１０２の金属膜１１３上にレジスト膜１１４を形成する。そして、図１Ｋに示すように、フォトリソグラフィ法によりレジスト膜１１４をパターニングする。この際、露光工程において、位置合わせマーク１１２によって形成された金属膜１１３上の段差１１３ａを位置合わせパターンとして、半導体基板１０４とフォトマスク（図示せず）とを位置合わせする。なお、本実施形態においては、位置合わせマーク１１２上に光を透過しない金属膜１１３が設けられても、金属膜１１３上の段差１１３ａにより、精度良く位置合わせを行うことが出来る。続いて、パターニングされたレジスト膜１１４をマスクとして、配線パターン形成領域１０２の金属膜１１３の一部をドライエッチング法等によりエッチングして、第２の金属からなる第２の配線パターン１１５（図１Ｌ参照）を形成し、レジスト膜１１４を除去する。これにより、図１Ｌに示すように、半導体素子１０３が設けられた半導体基板１０４と、半導体基板１０４上に形成された絶縁層１０５と、絶縁層１０５に形成された溝に埋め込まれた第１の金属からなる第１の配線パターン１１１と、絶縁層１０５の主面から一部が突出して形成された位置合わせマーク１１２と、絶縁層１０５上に形成された第２の金属からなる第２の配線パターン１１５とを備えた半導体装置１００が得られる。なお、半導体装置１００は、前述した本発明の第１の半導体装置の一実施形態である。
【００３４】
［第２実施形態］
次に、本発明の第２実施形態に係る半導体装置の製造方法について図面を参照して説明する。参照する図２は、第２実施形態に係る半導体装置の製造方法の一部を示す断面図である。なお、図２において、図１と同一の構成要素には同一の符号を付し、その説明は省略する。また、第２実施形態に係る半導体装置の製造方法は、前述した本発明の第２の位置合わせマーク及び配線パターンの形成方法を用いた半導体装置の製造方法の一実施形態である。
【００３５】
第２実施形態に係る半導体装置の製造方法は、まず、絶縁層１０５の表面を平坦化する工程までを第１実施形態に係る半導体装置の製造方法と同様に行う（図１Ａ〜Ｃ参照）。次に、図２Ａに示すように、位置合わせマーク形成領域１０１の絶縁層１０５の一部をエッチングして溝からなる第１のパターン２０１を形成するとともに、配線パターン形成領域１０２の絶縁層１０５の一部をエッチングして溝からなる第２のパターン１０８を形成する。
【００３６】
次に、図２Ｂに示すように、第１及び第２のパターン２０１，１０８の溝を埋め込み、かつ絶縁層１０５を覆って第１の金属からなる金属膜１０９を形成する。そして、図２Ｃに示すように、第１及び第２のパターン２０１，１０８に埋め込まれた箇所以外の金属膜１０９を除去して、第１のパターン２０１に埋め込まれた第１の金属からなる第３のパターン２０２を形成するとともに、第２のパターン１０８に埋め込まれた第１の配線パターン１１１を形成する。
【００３７】
続いて、図２Ｄに示すように、第１の配線パターン１１１及び配線パターン形成領域１０２の絶縁層１０５上にマスキング膜２０３を形成する。そして、図２Ｅに示すように、位置合わせマーク形成領域１０１の絶縁層１０５の一部をエッチングして、第３のパターン２０２の一部を絶縁層１０５の主面から突出させて位置合わせマーク２０４を形成した後、図２Ｆに示すように、マスキング膜２０３を除去して第１の配線パターン１１１を露出させる。これにより、絶縁層１０５の主面に対して段差を有する位置合わせマーク２０４が得られるため、露光工程において容易に認識できる位置合わせマークを形成することができる。
【００３８】
次に、図２Ｇに示すように、絶縁層１０５、第１の配線パターン１１１及び位置合わせマーク２０４の表面形状に沿って第２の金属からなる金属膜１１３を形成する。以降の工程は、前述した第１実施形態に係る半導体装置の製造方法と同様（図１Ｊ〜Ｌ参照）なので、省略する。
【００３９】
［第３実施形態］
次に、本発明の第３実施形態に係る半導体装置の製造方法について図面を参照して説明する。参照する図３は、第３実施形態に係る半導体装置の製造方法の一部を示す断面図である。なお、図３において、図１及び図２と同一の構成要素には同一の符号を付し、その説明は省略する。また、第３実施形態に係る半導体装置の製造方法は、前述した本発明の第３の位置合わせマーク及び配線パターンの形成方法を用いた半導体装置の製造方法の一実施形態である。
【００４０】
第３実施形態に係る半導体装置の製造方法は、まず、第１の配線パターン１１１及び配線パターン形成領域１０２の絶縁層１０５上にマスキング膜２０３を形成する工程までを、前述した第２実施形態に係る半導体装置の製造方法と同様に行う（図２Ａ〜Ｄ参照）。次に、図３Ａに示すように、第３のパターン２０２（図２Ｄ参照）を形成する第１の金属をウェットエッチング法等により除去して溝からなる位置合わせマーク３０１を形成した後、図３Ｂに示すように、マスキング膜２０３をドライエッチング法等により除去して第１の配線パターン１１１を露出させる。これにより、絶縁層１０５の主面に対して段差を有する位置合わせマーク３０１が得られるため、露光工程において容易に認識できる位置合わせマークを形成することができる。
【００４１】
次に、図３Ｃに示すように、絶縁層１０５、第１の配線パターン１１１及び位置合わせマーク３０１の表面形状に沿って第２の金属からなる金属膜１１３を形成する。続いて、前述した第１実施形態に係る半導体装置の製造方法と同様（図１Ｊ〜Ｌ参照）の工程を経て、図３Ｄに示すように、半導体素子１０３が設けられた半導体基板１０４と、半導体基板１０４上に形成された絶縁層１０５と、絶縁層１０５に形成された溝に埋め込まれた第１の金属からなる第１の配線パターン１１１と、絶縁層１０５に形成された溝からなる位置合わせマーク３０１と、絶縁層１０５上に形成された第２の金属からなる第２の配線パターン１１５とを備えた半導体装置３００が得られる。なお、半導体装置３００は、前述した本発明の第２の半導体装置の一実施形態である。
【産業上の利用可能性】
【００４２】
本発明の位置合わせマーク及び配線パターンの形成方法並びに半導体装置の製造方法は、半導体装置を歩留まりよく製造することができるため、半導体装置が組み込まれる半導体集積回路や液晶ドライバ等の製造に有用である。また、本発明の半導体装置によれば、各配線パターン間が精度よく位置合わせされた半導体装置を提供することができるため、例えば半導体装置の設計寸法を小さくすることができる。これにより、例えば半導体装置の微細化が可能となるため、半導体装置が組み込まれる半導体集積回路や液晶ドライバ等に有用となる。
【図面の簡単な説明】
【００４３】
【図１】Ａ〜Ｌは、本発明の第１実施形態に係る半導体装置の製造方法を示す断面図である。
【図２】Ａ〜Ｇは、本発明の第２実施形態に係る半導体装置の製造方法の一部を示す断面図である。
【図３】Ａ〜Ｄは、本発明の第３実施形態に係る半導体装置の製造方法の一部を示す断面図である。
【図４】Ａ〜Ｆは、従来の位置合わせマークの形成方法を用いた半導体装置の製造方法の一部を示す断面図である。
【符号の説明】
【００４４】
１００，３００  半導体装置
１０１  位置合わせマーク形成領域
１０２  配線パターン形成領域
１０３  半導体素子
１０４  半導体基板
１０５  絶縁層
１０６，２０３  マスキング膜
１０７，２０１  第１のパターン
１０８  第２のパターン
１０９，１１３  金属膜
１１０，２０２  第３のパターン
１１１  第１の配線パターン
１１２，２０４，３０１  位置合わせマーク
１１３ａ  段差
１１４  レジスト膜
１１５  第２の配線パターン
【図１】
2006032853.tif 000003
【図２】
2006032853.tif 000004
【図３】
2006032853.tif 000005
【図４】
2006032853.tif 000006