(57)【要約】  【課題】  直流バイアスによる容量変化率を大きくしつつ、高周波信号による容量変化率は小さい可変コンデンサを提供すること。  【解決手段】  直列に接続された、直流バイアス電圧により容量の変化する複数の可変容量素子Ｃ１〜Ｃ５と、これら各可変容量素子Ｃ１〜Ｃ５に接続された、直流バイアス電圧を印加するバイアスラインＢ11〜Ｂ15，Ｂ21〜Ｂ25とを具備する可変コンデンサであって、バイアスラインＢ11〜Ｂ15，Ｂ21〜Ｂ25は抵抗成分およびインダクタンス成分の少なくとも一方を有するとともに抵抗成分およびインダクタンス成分が高周波信号を遮断する大きさであり、かつバイアスラインＢ11〜Ｂ15，Ｂ21〜Ｂ25にかかる直流バイアス電圧の分圧は可変容量素子Ｃ１〜Ｃ５にかかる直流バイアス電圧の分圧よりも小さく、バイアスラインＢ11〜Ｂ15，Ｂ21〜Ｂ25の抵抗値は温度が上がるとともに下がる可変コンデンサとする。【選択図】  図１
2006066647.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続された、直流バイアス電圧により容量の変化する複数の可変容量素子と、これら各可変容量素子に接続された、前記直流バイアス電圧を印加するバイアスラインとを具備する可変コンデンサであって、前記バイアスラインは、抵抗成分およびインダクタンス成分の少なくとも一方を有するとともに前記抵抗成分および前記インダクタンス成分が高周波信号を遮断する大きさであり、かつ前記バイアスラインにかかる前記直流バイアス電圧の分圧は前記可変容量素子にかかる前記直流バイアス電圧の分圧よりも小さく、前記バイアスラインの抵抗値は温度が上がるとともに下がることを特徴とする可変コンデンサ。
【請求項２】
前記バイアスラインの前記抵抗成分は、１００ＭＨｚ以上の高周波信号を遮断し、かつ使用温度範囲内で前記可変容量素子の絶縁抵抗の１／１００以下の大きさであることを特徴とする請求項１に記載の可変コンデンサ。
【請求項３】
直列に接続された、直流バイアス電圧により容量の変化する複数の可変容量素子と、これら各可変容量素子に接続された、前記直流バイアス電圧を印加する個別バイアスラインと、これら個別バイアスラインに接続された共通バイアスラインとを具備する可変コンデンサであって、前記共通バイアスラインおよび前記個別バイアスラインは、抵抗成分およびインダクタンス成分の少なくとも一方を有するとともに前記抵抗成分および前記インダクタンス成分が高周波信号を遮断する大きさであり、かつ前記共通バイアスラインおよび前記個別バイアスラインにかかる前記直流バイアス電圧の分圧は前記可変容量素子にかかる前記直流バイアス電圧の分圧よりも小さく、前記共通バイアスラインおよび前記個別バイアスラインの抵抗値は温度が上がるとともに下がることを特徴とする可変コンデンサ。
【請求項４】
前記共通バイアスラインおよび前記個別バイアスラインの抵抗成分は、１００ＭＨｚ以上の高周波信号を遮断し、かつ使用温度範囲内で前記共通バイアスラインの前記個別バイアスラインに分配された抵抗成分と前記個別バイアスラインの抵抗成分との合計が前記可変容量素子の絶縁抵抗の１／１００以下の大きさであることを特徴とする請求項３に記載の可変コンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波領域においても誘電損失が小さく良好に動作することができる可変コンデンサに関するものであり、特に直流バイアス電圧の印加により容量を大きく変化できるが、高周波信号による容量の変化，ノイズ，非線形歪みは小さく抑えることができる可変コンデンサに関するものである。
【背景技術】
【０００２】
常誘電体であるチタン酸ストロンチウム（ＳｒＴｉＯ３）薄膜や、強誘電体であるチタン酸ストロンチウムバリウム（（Ｂａ，Ｓｒ）ＴｉＯ３）薄膜は、ＩＣ用誘電体薄膜コンデンサとして従来より使用されているＳｉＯ２薄膜，Ｓｉ３Ｎ４薄膜，Ｔａ２Ｏ５薄膜に比べ誘電率が高く、ＩＣ用誘電体薄膜コンデンサの小面積化に好適な誘電体材料として期待されている。
【０００３】
そして、これらチタン酸ストロンチウムやチタン酸ストロンチウムバリウム等のペロブスカイト構造を有する強誘電体酸化物薄膜を誘電体層として用いた薄膜コンデンサが提案されている（例えば、特許文献１を参照。）。
【０００４】
特許文献１に開示された薄膜コンデンサでは、図20に断面図で示すように、支持基板201上に、第１電極層202と、薄膜誘電体層203と、第２電極層204とを順次被着形成している。具体的には、支持基板201上の略全面に第１電極層202となる導体層を被着形成した後、第１電極層202の電極形状にパターン加工を行ない、所定形状の第１電極層202を形成する。次に、第１電極層202上に薄膜誘電体層203を形成する。この薄膜誘電体層203は、所定位置にマスクを載置して薄膜形成法により形成したり、あるいはスピンコート法により形成し、その後、所定形状にパターニングしたりして形成する。なお、必要に応じて薄膜誘電体層203について加熱硬化を行なう。
【０００５】
次に、第２電極層204は、薄膜誘電体層203上の略全面に導体層を形成した後、第２電極204の電極形状にパターン加工を施して形成する。なお、ここで、薄膜誘電体層203のうち、実際に第１電極層202と第２電極層204とで挟持される対向領域が容量発生領域となる。
【０００６】
このような薄膜コンデンサ200は、実際の使用時においては、薄膜誘電体層203に所定のバイアス信号（バイアス電圧）を印加することにより、薄膜誘電体層203の誘電率を所望の値に制御することができ、もって容量特性を制御することができ、可変コンデンサとして機能するものとなる。
【特許文献１】特開平11−260667号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述のような可変コンデンサを高周波用電子部品で用いる場合には、可変コンデンサには容量可変用の直流バイアス電圧と、高周波信号の電圧（高周波電圧）とが同時に印加されることになる。その際、高周波電圧が高い場合は、高周波電圧によっても可変コンデンサの容量が変化するようになる。このような可変コンデンサを高周波用電子部品に用いると、高周波電圧による容量変化のため、波形歪みや相互変調歪みに起因するノイズが生じるようになる。波形歪みや相互変調歪みに起因するノイズを小さくするには、高周波電界強度を下げ、高周波電圧による容量変化を小さくする必要があり、そのためには、誘電体層の厚みを厚くすることが有効であるが、誘電体層の厚みを厚くすると直流電界強度も小さくなるので、容量変化率も下がってしまうという問題点がある。
【０００８】
また、高周波ではコンデンサには電流が流れやすくなるため、可変コンデンサを高周波で使用中にはコンデンサの損失抵抗により発熱して破壊されてしまうことがある。このような耐電力の問題に対しても、誘電体層の厚みを厚くし、単位体積当たりの発熱量を小さくすることが有効であるが、前述のように単純に誘電体層の厚みを厚くすると、直流電界強度も小さくなるため、直流バイアスによる容量変化率も下がってしまうという問題点がある。
【０００９】
本発明は，以上のような従来の技術における問題点に鑑みて案出されたものであり、その目的は、印加される直流バイアス電圧を効率的に誘電体層に印加できるようにすることにより、直流バイアスによる容量変化率を大きくしつつも、高周波信号による容量変化率は小さく、相互変調歪みが小さく、耐電力に優れた可変コンデンサを提供することにある。
【００１０】
また、本発明の別の目的は、使用可能な周波数領域が広く、かつ小型集積化が可能な可変コンデンサを提供することにある。
【課題を解決するための手段】
【００１１】
本発明の第１の可変コンデンサは、１）直列に接続された、直流バイアス電圧により容量の変化する複数の可変容量素子と、これら各可変容量素子に接続された、前記直流バイアス電圧を印加するバイアスラインとを具備する可変コンデンサであって、前記バイアスラインは抵抗成分およびインダクタンス成分の少なくとも一方を有するとともに前記抵抗成分および前記インダクタンス成分が高周波信号を遮断する大きさであり、かつ前記バイアスラインにかかる前記直流バイアス電圧の分圧は前記可変容量素子にかかる前記直流バイアス電圧の分圧よりも小さく、前記バイアスラインの抵抗値は温度が上がるとともに下がることを特徴とするものである。
【００１２】
また、本発明の第１の可変コンデンサは、２）上記１）の構成において、前記バイアスラインの前記抵抗成分は、100ＭＨｚ以上の高周波信号を遮断し、かつ使用温度範囲内で前記可変容量素子の絶縁抵抗の１／100以下の大きさであることを特徴とするものである。
【００１３】
また、本発明の第２の可変コンデンサは、３）直列に接続された、直流バイアス電圧により容量の変化する複数の可変容量素子と、これら各可変容量素子に接続された、前記直流バイアス電圧を印加する個別バイアスラインと、これら個別バイアスラインに接続された共通バイアスラインとを具備する可変コンデンサであって、前記共通バイアスラインおよび前記個別バイアスラインは、抵抗成分およびインダクタンス成分の少なくとも一方を有するとともに前記抵抗成分および前記インダクタンス成分が高周波信号を遮断する大きさであり、かつ前記共通バイアスラインおよび前記個別バイアスラインにかかる前記直流バイアス電圧の分圧は前記可変容量素子にかかる前記直流バイアス電圧の分圧よりも小さく、前記共通バイアスラインおよび前記個別バイアスラインの抵抗値は温度が上がるとともに下がることを特徴とするものである。
【００１４】
また、本発明の第２の可変コンデンサは、４）上記３）の構成において、前記共通バイアスラインおよび前記個別バイアスラインの抵抗成分は、100ＭＨｚ以上の高周波信号を遮断し、かつ使用温度範囲内で前記共通バイアスラインの前記個別バイアスラインに分配された抵抗成分と前記個別バイアスラインの抵抗成分との合計が前記可変容量素子の絶縁抵抗の１／100以下の大きさであることを特徴とするものである。
【００１５】
なお、本発明の第１および第２の可変コンデンサは、５）上記１）〜４）の構成のいずれかにおいて、前記可変容量素子は、（Ｂａｘ，Ｓｒ１−ｘ）ｙＴｉ１−ｙＯ３−ｚ（ただし、０＜ｘ＜１，０＜ｙ＜１，ｚは０よりわずかに大きい値であり、１よりかなり小さい値である。）からなる薄膜誘電体層を備えているものとするとよい。
【発明の効果】
【００１６】
本発明の第１の可変コンデンサによれば、上記１）のように構成したので、直流バイアス電圧はバイアスラインを介して各可変容量素子に単独に印加されることになるため、直流的には複数の可変容量素子が並列に接続された可変コンデンサとなり、バイアス信号の直流バイアス電圧による各可変容量素子の容量変化率を最大限に利用することができる。一方、バイアス信号に加わる高周波信号は十分な大きさの抵抗成分およびインダクタンス成分の一方を有するバイアスラインにより遮断されるため、複数の可変容量素子がこの可変コンデンサに入力される高周波信号に対して高周波的には直列に接続された可変コンデンサとなる。従って、高周波電圧（高周波信号の電圧）は各可変容量素子に分圧されるため、高周波信号による容量変化を小さくすることができ、波形歪みや相互変調歪み等を抑制することができる。
【００１７】
さらに、バイアスラインにかかる直流バイアス電圧の分圧は、可変容量素子にかかる直流バイアス電圧の分圧よりも小さくなっている。すなわち、バイアスラインの抵抗成分と可変容量素子の絶縁抵抗との抵抗値の比により直流バイアス電圧は分圧されるため、これにより、印加される直流バイアス電圧はより効率的に可変容量素子に印加され、良好な容量変化率を有するものとなる。
【００１８】
さらにまた、可変容量素子の抵抗成分の温度係数は通常は負であり、これとバイアスラインの抵抗値の温度係数はともに負であり、同じ符号をとるため、温度が変わってもバイアスラインの抵抗値と可変容量素子の絶縁抵抗との比を同程度に維持できるため、印加される直流バイアス電圧は、温度が変わっても効率的に可変容量素子に印加されることとなる。
【００１９】
また、本発明の第１の可変コンデンサによれば、上記２）のように構成したときには、100ＭＨｚ以上の高周波信号を遮断することにより、100ＭＨｚ以上の高周波領域において各可変容量素子が直列に接続されたものとみなせるため、近年の通信分野において活発に利用されているＧＨｚ帯の高周波領域において、波形歪みや相互変調歪みが小さく、かつ耐電力の優れた可変コンデンサとなる。
【００２０】
さらに、使用温度範囲内でバイアスラインの抵抗成分を可変容量素子の絶縁抵抗の１／100以下とすることにより、印加される直流バイアスの95％以上を可変容量素子に印加することができ、より効率的に容量を変化させて所望の容量値を得ることができる。
【００２１】
また、本発明の第２の可変コンデンサによれば、上記３）のように構成したので、本発明の第１の可変コンデンサと同様の効果を得ることができるとともに、複数の個別バイアスラインに共通に接続された共通バイアスラインを具備しており、それら共通バイアスラインおよび個別バイアスラインが抵抗成分およびインダクタンス成分の少なくとも一方を有するので、同じ大きさのバイアスラインの抵抗成分およびインダクタンス成分の少なくとも一方を、本発明の第１の可変コンデンサにおけるように可変容量素子に接続されたそれぞれの個別バイアスラインのみで構成するよりも、共通バイアスラインを含んで両者で確保する構成にした方が、それら抵抗成分およびインダクタンス成分を実現する部分の形状を小さくすることができるため、個別バイアスラインを作製する際に、個別バイアスラインの抵抗成分およびインダクタンス成分の少なくとも一方のそれを実現する部分の大きさを可変容量素子の素子形状等に対する制約のため大きくできない場合でも、それを補って十分な大きさの抵抗成分およびインダクタンス成分を確保することができる。
【００２２】
さらにまた、可変容量素子の抵抗成分の温度係数は通常は負であり、これと共通バイアスラインおよび個別バイアスラインの抵抗値の温度係数はともに負で同じ符号をとるため、温度が変わっても共通バイアスラインおよび個別バイアスラインの抵抗値と可変容量素子の絶縁抵抗との比を同程度に維持できるため、印加される直流バイアス電圧は、温度が変わっても効率的に可変容量素子に印加されることとなる。
【００２３】
また、本発明の第２の可変コンデンサによれば、上記４）のように構成したときには、本発明の第１の可変コンデンサと同様に、近年の通信分野において活発に利用されているＧＨｚ帯の高周波領域において、波形歪みや相互変調歪みが小さく、かつ耐電力の優れた可変コンデンサとなる。さらに、使用温度範囲内で共通バイアスラインの個別バイアスラインに分配された抵抗成分と個別バイアスラインの抵抗成分との合計を可変容量素子の絶縁抵抗の１／100以下とすることにより、印加される直流バイアス電圧の95％以上を可変容量素子に印加することができ、より効率的に容量を変化させて所望の容量値を得ることができる。
【００２４】
なお、本発明の第１および第２の可変コンデンサは、上記５）のように、可変容量素子が（Ｂａｘ，Ｓｒ１−ｘ）ｙＴｉ１−ｙＯ３−ｚからなる薄膜誘電体層を備えているものとするとよく、これにより、可変容量素子の容量変化率を大きく、かつ損失が小さいものとすることができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の可変コンデンサの実施の形態の例について、図面を用いて詳細に説明する。
【００２６】
図１は、５個の可変容量素子が直列に接続されている場合の本発明の第１の可変コンデンサの実施の形態の一例を示す回路図である。図１において、Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５は可変容量素子（第１の可変容量素子Ｃ１，第２の可変容量素子Ｃ２，第３の可変容量素子Ｃ３，第４の可変容量素子Ｃ４，第５の可変容量素子Ｃ５）であり、各々の絶縁抵抗はＲc1，Ｒc2，Ｒc3，Ｒc4，Ｒc5となっている。また、Ｂ11，Ｂ12，Ｂ21，Ｂ22は抵抗成分およびインダクタ成分の少なくとも一方を有するバイアスライン（図では、抵抗成分Ｒ11，Ｒ12，Ｒ21，Ｒ22を示す。）である。また、図１では、高周波信号および直流バイアス電圧は共通端子から印加される構成となっており、符号Ｉは入力端子を、符号Ｏは出力端子を表わす。
【００２７】
そして、第１の可変容量素子Ｃ１の入力側端子部と、第２の可変容量素子Ｃ２−第３の可変容量素子Ｃ３の直列接続点および第４の可変容量素子Ｃ４−第５の可変容量素子Ｃ５の直列接続点との間に、抵抗成分Ｒ11，Ｒ12を有するバイアスラインＢ11，Ｂ12をそれぞれ設けている。
【００２８】
また、第５の可変容量素子Ｃ５の出力側端子部と、第３の可変容量素子Ｃ３−第４の可変容量素子Ｃ４の直列接続点および第１の可変容量素子Ｃ１−第２の可変容量素子Ｃ２の直列接続点との間に、抵抗成分Ｒ21，Ｒ22を有するバイアスラインＢ21，Ｂ22をそれぞれ設けている。
【００２９】
図１において、バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗成分Ｒ11，Ｒ12，Ｒ21，Ｒ22は、直列接続した可変容量素子Ｃ１〜Ｃ５の高周波信号の周波数領域でのインピーダンスよりも大きな抵抗成分となっており、高周波信号を遮断するため、高周波信号は直列接続した可変容量素子Ｃ１〜Ｃ５を通り、直流バイアス電圧は各可変容量素子Ｃ１〜Ｃ５に独立に印加されることになる。
【００３０】
これにより、直流バイアス電圧は各可変容量素子Ｃ１〜Ｃ５にそれぞれ単独に印加されることになるため、直流的には可変容量素子Ｃ１〜Ｃ５が並列に接続された可変コンデンサとなり、バイアス信号による各可変容量素子Ｃ１〜Ｃ５の容量変化率を最大限に利用することができる。一方、高周波信号はバイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22により遮断されるため、高周波的には可変容量素子Ｃ１〜Ｃ５が直列に接続された可変コンデンサとなる。従って、高周波電圧は各可変容量素子Ｃ１〜Ｃ５に分圧されるため、高周波信号による容量変化を小さくでき、波形歪みや相互変調歪み等を抑制することができる。
【００３１】
ここで、バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗成分Ｒ11，Ｒ12，Ｒ21，Ｒ22が小さすぎると、高周波信号もバイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22を流れることとなり、各可変容量素子Ｃ１〜Ｃ５の高周波信号による容量変化が大きくなり、位相が−90°より大きく離れて、Ｑ値が低下することとなる。一方、バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗成分Ｒ11，Ｒ12，Ｒ21，Ｒ22が大きすぎると、分圧により各可変容量素子Ｃ１〜Ｃ５に印加される直流バイアス電圧が減少し、容量変化が小さくなることとなる。従って、バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗成分Ｒ11，Ｒ12，Ｒ21，Ｒ22の大きさは適切な範囲の大きさ、例えば次に例示するような大きさとする必要がある。
【００３２】
図２はバイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗成分Ｒ11，Ｒ12，Ｒ21，Ｒ22の下限値を設定するために、図１において各可変容量素子Ｃ１〜Ｃ５の絶縁抵抗をＲc1＝Ｒc2＝Ｒc3＝Ｒc4＝Ｒc5＝10ＧΩとし、Ｒ11＝Ｒ12＝Ｒ21＝Ｒ22＝Ｒとして、バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗成分Ｒ11，Ｒ12，Ｒ21，Ｒ22の大きさと、位相との関係をシミュレーションにより求めた結果を示す線図である。図２において、横軸は周波数Frequency（単位：Ｈｚ）を、縦軸は位相Phase（単位：ｄｅｇ）を表し、特性曲線はＲをそれぞれ500ｋΩ，１ＭΩ，５ＭΩ，10ＭΩおよび50ＭΩに設定した場合の位相の周波数特性を示している。なお、図２中の横軸の1.0E+05とは、10５すなわち100ｋを示し、1.0E+06とは、10５すなわち１Ｍを示す。
【００３３】
図２に示す結果より、バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗成分Ｒ11，Ｒ12，Ｒ21，Ｒ22が大きくなるほど、低周波領域においても位相が−90°に近づいていくことがわかる。そして、バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗値Ｒが１ＭΩ以上のときには、100ＭＨｚ以上の高周波信号はほぼ遮断され、高周波信号はバイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22に漏れることなく直列接続された可変容量素子Ｃ１〜Ｃ５を通ることとなるため、近年の通信分野において活発に利用されているＧＨｚ帯の高周波領域においても、波形歪みや相互変調歪みが小さく、かつ耐電力の優れた可変コンデンサとなる。
【００３４】
また、図３はバイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗成分Ｒ11，Ｒ12，Ｒ21，Ｒ22の上限値を設定するために、図１に示す構成において、各可変容量素子Ｃ１〜Ｃ５の絶縁抵抗Ｒc1〜Ｒc5の抵抗値ＲcとバイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗値Ｒとの比に対する、各可変容量素子Ｃ１〜Ｃ５に印加される直流バイアス電圧の電圧の割合の変化をシミュレーションにより求めた結果を示す線図である。すなわち、バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗成分であるＲ11，Ｒ12，Ｒ21，Ｒ22により、入出力端子Ｉ，Ｏ間に印加された直流バイアス電圧は、バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22と各可変容量素子Ｃ１〜Ｃ５とに分圧されるが、その分圧比は、バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗成分Ｒ11，Ｒ12，Ｒ21，Ｒ22の抵抗値Ｒと、各可変容量素子Ｃ１〜Ｃ５の絶縁抵抗Ｒc1〜Ｒc5の抵抗値Ｒcとの比で決定される。ここでは、Ｒc1＝Ｒc2＝Ｒc3＝Ｒc4＝Ｒc5＝Ｒc、Ｒ11＝Ｒ12＝Ｒ21＝Ｒ22＝Ｒとし、各々の抵抗成分の比Ｒc／Ｒと、各可変容量素子Ｃ１〜Ｃ５に印加される直流バイアス電圧の電圧の割合の変化をシミュレーションにより求めた。なお、図３において、横軸は抵抗成分の比Ｒc／Ｒを、縦軸は可変容量素子に印加される電圧の割合を表し、黒点および特性曲線はその変化の様子を示している。
【００３５】
図３に示す結果より、Ｒc／Ｒが小さくなるほど、すなわち可変容量素子Ｃ１〜Ｃ５の絶縁抵抗Ｒc1〜Ｒc5が小さくなるほど、もしくはバイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗成分Ｒ11，Ｒ12，Ｒ21，Ｒ22が大きくなるほど、各可変容量素子Ｃ１〜Ｃ５に印加される直流バイアス電圧の割合が減少することがわかる。
【００３６】
そして、可変容量素子Ｃ１〜Ｃ５の絶縁抵抗Ｒc1〜Ｒc5とバイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗成分Ｒ11，Ｒ12，Ｒ21，Ｒ22との比Ｒc／Ｒを５以上とすることにより、可変容量素子Ｃ１〜Ｃ５に印加される直流バイアス電圧の分圧がバイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22に印加される直流バイアス電圧の分圧よりも大きくなるため、入出力端子Ｉ，Ｏ間に印加される直流バイアス電圧の半分以上は可変容量素子Ｃ１〜Ｃ５に印加され、所望の容量値を効率よく得ることができるものとなる。
【００３７】
さらに、入出力端子Ｉ，Ｏ間に印加された直流バイアス電圧の95％以上が可変容量素子Ｃ１〜Ｃ５に印加され、これによって極めて効率よく所望の容量値を得るには、可変容量素子Ｃ１〜Ｃ５の絶縁抵抗Ｒc1〜Ｒc5とバイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗成分Ｒ11，Ｒ12，Ｒ21，Ｒ22との比Ｒc／Ｒを100以上、すなわち、バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗成分Ｒ11，Ｒ12，Ｒ21，Ｒ22の大きさを、各可変容量素子Ｃ１〜Ｃ５の絶縁抵抗Ｒc1〜Ｒc5の１／100以下とする必要があることがわかった。
【００３８】
以上、図２および図３に示す結果よりわかるように、図１に示す構成において、バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗成分Ｒ11，Ｒ12，Ｒ21，Ｒ22の大きさを１ＭΩ以上とし、かつ各可変容量素子Ｃ１〜Ｃ５の絶縁抵抗Ｒc1〜Ｒc5の１／100以下とすればよい。
【００３９】
これにより、近年の通信分野において活発に利用されているＧＨｚ帯の高周波領域において、波形歪みや相互変調歪みが小さく、かつ耐電力の優れた可変コンデンサとなるとともに、印加される直流バイアス電圧の95％以上を可変容量素子Ｃ１〜Ｃ５に印加することができ、より効率的に容量を変化させ、所望する容量値を得ることができる。
【００４０】
次に、図４〜図８のそれぞれは、図１に示す構成に基づいて作製される実際の可変コンデンサ素子を示しており、図４は透視状態を示す平面図であり、図５は作製途中での平面図であり、図６は図４でのＡ−Ａ’線における断面図であり、図７は図４でのＢ−Ｂ’線における断面図であり、図８は図４でのＣ−Ｃ’線における断面図である。
【００４１】
図４〜図８において、１は支持基板であり、２は下部電極層であり、31，32，33，34はそれぞれ導体ラインであり、４は薄膜誘電体層であり、５は上部電極層であり、61，62，63，64はそれぞれ薄膜抵抗であり、７は絶縁層であり、８は引き出し電極層であり、９は保護層であり、10は半田拡散防止層であり、111，112はそれぞれ半田端子部である。なお、この半田拡散防止層10および半田端子部111，112で、入力端子Ｉ，出力端子Ｏを構成している。また、図４および図６において、Ｃ１〜Ｃ５は、それぞれ直流バイアス電圧により容量が変化する可変容量素子を示す。
【００４２】
支持基板１は、アルミナ等のセラミック基板、あるいはサファイア等の単結晶基板等である。そして、支持基板１の上に下部電極層２、薄膜誘電体層４および上部電極層５を、順次、支持基板１の全面に成膜する。全層の成膜終了後、上部電極層５、薄膜誘電体層４および下部電極層２を、順次、所定の形状にエッチングする。
【００４３】
下部電極層２は、薄膜誘電体層４の形成に高温スパッタリングが必要となるため、高融点であることが必要である。具体的には、Ｐｔ，Ｐｄ等を用いればよい。さらに、下部電極層２は、スパッタリング終了後、薄膜誘電体層４のスパッタリング温度である700〜900℃へ加熱され、薄膜誘電体層４のスパッタリング開始まで一定時間保持することにより、平坦な膜となる。
【００４４】
下部電極層２の厚みは、出力端子（半田端子部112，半田拡散防止層10）から第５の可変容量素子Ｃ５までの抵抗成分や、第１の可変容量素子Ｃ１から第２の可変容量素子Ｃ２、第３の可変容量素子Ｃ３から第４の可変容量素子Ｃ４、第５の可変容量素子Ｃ５から第６の可変容量素子Ｃ６までの抵抗成分、および、下部電極層２の連続性を考慮した場合は、厚いほうが望ましいが、支持基板１との密着性を考慮した場合は、相対的に薄い方が望ましく、両方を考慮して決定される。具体的には、0.1μｍ〜10μｍである。なぜなら、0.1μｍよりも薄くなると、下部電極層２自身の抵抗が大きくなるほか、下部電極層２の連続性が確保できなくなる可能性があるからであり、一方、10μｍより厚くすると、支持基板１との密着性が低下したり、支持基板１の反りを生じるおそれがあるからである。
【００４５】
薄膜誘電体層４は、少なくともＢａ，Ｓｒ，Ｔｉを含有するペロブスカイト型酸化物結晶粒子からなる高誘電率の誘電体層であることが好ましい。この薄膜誘電体層４は、上述の下部電極層２の表面に形成されている。例えば、ペロブスカイト型酸化物結晶粒子が得られる誘電体材料をターゲットとして、スパッタリングを所望の厚みになる時間まで行なう。基板温度を高く、例えば800℃としてスパッタリングを行なうことにより、スパッタリング後の熱処理を行なうことなく、高誘電率で容量変化率の大きい、低損失の薄膜誘電体層４が得られる。
【００４６】
上部電極層５の材料としては、電極の抵抗を下げるため、抵抗率の小さなＡｕが望ましいが、薄膜誘電体層４との密着性向上のために、Ｐｔ等を密着層として用いることが望ましい。この上部電極層５の厚みは0.1μｍ〜10μｍとなっている。この厚みの下限については、下部電極層２と同様に、上部電極層５自身の抵抗を考慮して設定される。また、厚みの上限については、密着性を考慮して設定される。
【００４７】
バイアスラインＢ11は、導体ライン32，33および薄膜抵抗61から構成されており、第１の可変容量素子Ｃ１の入力端子部である入力端子（半田端子部111，半田拡散防止層10）と、第２の可変容量素子Ｃ２と第３の可変容量素子Ｃ３との接続点、すなわち、第２の可変容量素子Ｃ２の上部電極層５と第３の可変容量素子Ｃ３の上部電極層５とを接続する引き出し電極層８との間に設けられている。同様に、バイアスラインＢ12は、導体ライン32、34および薄膜抵抗62から構成され、前記入力端子と、第４の可変容量素子Ｃ４と第５の可変容量素子Ｃ５との接続点との間に設けられている。
【００４８】
バイアスラインＢ21は、導体ライン31と薄膜抵抗63とから構成されており、第３の可変容量素子Ｃ３と第４の可変容量素子Ｃ４との接続点、すなわち、第３の可変容量素子Ｃ３および第４の可変容量素子Ｃ４の共通的な下部電極層２と、第５の可変容量素子Ｃ５の出力端部である出力端子（半田端子部112、半田拡散防止層10）との間に設けられている。同様に、バイアスラインＢ22は、導体ライン31と薄膜抵抗64とから構成され、第１の可変容量素子Ｃ１と第２の可変容量素子Ｃ２との接続点と、前記出力端子との間に設けられている。
【００４９】
この導体ライン31，32，33，34は、上述の下部電極層２、薄膜誘電体層４および上部電極層５を形成した後、新たに成膜して得ることができる。その際には、リフトオフ法を用いることが望ましい。さらには、下部電極層２のパターニングの際に導体ライン31，32，33，34を有する形状にパターニングを行なうことによっても形成できる。
【００５０】
この導体ライン31，32，33，34の材料としては、バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗値のばらつきを抑制するために、低抵抗であるＡｕ（金）が望ましいが、薄膜抵抗61〜64の抵抗が十分に高いので、Ｐｔ（白金）等の下部電極層２と同一の材料，同一工程で形成してもよい。
【００５１】
次に、バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22を構成する薄膜抵抗61〜64の材料は、その比抵抗が１Ωｃｍ以上で、抵抗値の温度特性が負であることが望ましい。このような高抵抗の材料を用いることにより、バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22を付与しても素子の形状を大きくすることなく、素子を作製することができ、小型集積化に有利となる。薄膜抵抗61〜64の具体的な材料としては、窒化タンタル，ＴａＳｉＮ，Ｔａ−Ｓｉ−Ｏ，ＮｉＣｒを例示することができる。例えば、窒化タンタルの場合であれば、Ｔａ（タンタル）をターゲットとして窒素を加えてスパッタリングを行なうリアクティブスパッタリング法により、所望する組成比，抵抗率の抵抗膜を成膜することができる。このスパッタリングの条件を適宜選択することにより、比抵抗が１Ωｃｍ以上の抵抗膜を作製することができる。さらに、スパッタリング終了後、レジストを塗布し、所定の形状に加工した後、反応性イオンエッチング（ＲＩＥ）等のエッチングプロセスにより、簡便にパターニングすることができる。
【００５２】
また、図４に示す可変コンデンサにおいて、バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗成分が100ＭＨｚ以上の高周波信号を遮断し、かつ可変容量素子Ｃ１〜Ｃ５の絶縁抵抗の１／100以下の大きさとするには、薄膜抵抗61〜64の抵抗値は、可変容量素子Ｃ１〜Ｃ５の絶縁抵抗が１ＧΩとすると、10ＭΩ以下である必要がある。薄膜抵抗61〜64の材料として、その比抵抗が１Ωｃｍ以上の材料を用いた場合には、前記抵抗値を実現するには、膜厚を40ｎｍとして、アスペクト比（長さ／幅）を４以上40以下とすればよく、これにより素子形状を大きくすることなく実現可能なアスペクト比を有する薄膜抵抗61〜64を作製することができる。
【００５３】
これら薄膜抵抗61〜64を含むバイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22は、支持基板１上に直接形成されている。これにより、薄膜抵抗61〜64を可変容量素子Ｃ１〜Ｃ５上に形成する際に必要となる、下部電極層２，上部電極層５および引き出し電極層８との絶縁を確保するための絶縁層が不要となり、可変コンデンサを構成する層の数を低減することが可能となる。
【００５４】
次に、絶縁層７は、この上に形成する引き出し電極層８と下部電極層２との絶縁を確保するために必要である。さらに、この絶縁層７はバイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22を被覆しており、これにより薄膜抵抗61〜64が酸化されるのを防止できるため、バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗値を経時的に一定とすることができ、信頼性が向上する。絶縁層７の材料は耐湿性を向上させるために、例えば、窒化ケイ素および酸化ケイ素の少なくとも１種類よりなるものとすればよい。これらは、被覆性を考慮して、化学気相堆積（ＣＶＤ）法等により成膜することが望ましい。
【００５５】
絶縁層７は、通常のレジストを用いるドライエッチング法等により、所望の形状にすることができる。そして、絶縁層７には、薄膜抵抗61，62と引き出し電極層８との結合を確保するために、導体ライン33，34の一部を露出させる貫通孔を設けている。その他でこの絶縁層７から露出させる部位としては、上部電極層５および半田端子部111，112のみとしておくことが、耐湿性向上の観点から好ましい。
【００５６】
次に、引き出し電極層８は、第１の可変容量素子Ｃ１の上部電極層５と一方の半田端子部111、または上部電極層５同士を連結させて、第１の可変容量素子Ｃ１を半田端子部111に接続するとともに、第２の可変容量素子Ｃ２と第３の可変容量素子Ｃ３と、また第４の可変容量素子Ｃ４と第５の可変容量素子Ｃ５との各々を直列接続するものである。さらには、第２の可変容量素子Ｃ２と第３の可変容量素子Ｃ３と、また第４の可変容量素子Ｃ４と第５の可変容量素子Ｃ５との各々にまたがる引き出し電極層８は、絶縁層７の貫通孔によってそれぞれ導体ライン33，34と結合している。
【００５７】
この引き出し電極層８の材料としては、Ａｕ，Ｃｕ（銅）等の低抵抗な金属を用いることが望ましい。また、絶縁層７との密着性を考慮して、Ｔｉ（チタン），Ｎｉ（ニッケル）等の密着層を使用してもよい。
【００５８】
次に、保護層９を形成する。保護層９は素子を外部から機械的に保護するほか、薬品等による汚染から保護する。この保護層９の形成時には、半田端子部111，112を露出するようにする。保護層９の材料としては、耐熱性が高く段差に対する被覆性が優れたものが良く、具体的には、ポリイミド樹脂やＢＣＢ（ベンゾシクロブテン）樹脂等を用いる。
【００５９】
半田拡散防止層10は、半田端子部111，112を形成する際のリフローや実装の際に、半田の電極への拡散を防止するために形成する。材料としては、Ｎｉが好適である。また、半田拡散防止層10の表面には、半田濡れ性を向上させるために、半田濡れ性の高いＡｕ，Ｃｕ等を0.1μｍ程度形成する場合もある。
【００６０】
最後に、半田端子部111，112を形成する。これは、実装を容易にするために形成する。半田拡散防止層10の上に半田ペーストを印刷した後、リフローを行なうことにより、形成するのが一般的である。
【００６１】
以上のようにして作製される可変コンデンサは、直流バイアス電圧の印加により容量を大きく変化させることができるが、高周波信号による容量の変化，ノイズ，非線形歪みは小さく抑えることができる可変コンデンサとなる。
【００６２】
さらに、図９に、11個の可変容量素子が直列に接続されている場合の本発明の第１の可変コンデンサの実施の形態の別の一例を示す。この例によれば、直列に接続される可変容量素子が多くなることで、高周波的には誘電体層の膜厚を厚くしたのと同じ効果があり、より高周波信号による相互変調歪みなどが低減され、かつ耐電力が向上する。
【００６３】
図９に示す例においては、Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７，Ｃ８，Ｃ９，Ｃ10，Ｃ11はそれぞれ可変容量素子であり、各々の絶縁抵抗はＲc1，Ｒc2，Ｒc3，Ｒc4，Ｒc5，Ｒc6，Ｒc7，Ｒc8，Ｒc9，Ｒc10，Ｒc11となっている。また、バイアスラインＢ11，Ｂ12，Ｂ13，Ｂ14，Ｂ15，Ｂ21，Ｂ22，Ｂ23，Ｂ24，Ｂ25は、抵抗成分およびインダクタ成分の少なくとも一方を有するバイアスライン（図では、抵抗成分Ｒ11，Ｒ12，Ｒ13，Ｒ14，Ｒ15，Ｒ21，Ｒ22，Ｒ23，Ｒ24，Ｒ25を示す。）である。また、図９に示す例では、高周波信号および直流バイアス電圧の印加は共通端子からとなっており、符号Ｉは入力端子、符号Ｏは出力端子をそれぞれ表わす。
【００６４】
各バイアスラインＢ11，Ｂ12，Ｂ13，Ｂ14，Ｂ15，Ｂ21，Ｂ22，Ｂ23，Ｂ24，Ｂ25の接続方法等は、図４に示した５個の可変容量素子Ｃ１〜Ｃ５が直列に接続されている場合と同様である。
【００６５】
図９に示す例についても、図４に示す例についての場合と同様に、バイアスラインＢ11，Ｂ12，Ｂ13，Ｂ14，Ｂ15，Ｂ21，Ｂ22，Ｂ23，Ｂ24，Ｂ25の抵抗成分Ｒ11，Ｒ12，Ｒ13，Ｒ14，Ｒ15，Ｒ21，Ｒ22，Ｒ23，Ｒ24，Ｒ25の上下限値を求めた。
【００６６】
図10は、バイアスラインＢ11，Ｂ12，Ｂ13，Ｂ14，Ｂ15，Ｂ21，Ｂ22，Ｂ23，Ｂ24，Ｂ25の抵抗成分Ｒ11，Ｒ12，Ｒ13，Ｒ14，Ｒ15，Ｒ21，Ｒ22，Ｒ23，Ｒ24，Ｒ25の下限値を設定するために、図９に示す例において各可変容量素子Ｃ１〜Ｃ11の絶縁抵抗をＲc1＝Ｒc2＝Ｒc3＝Ｒc4＝Ｒc5＝Ｒc6＝Ｒc7＝Ｒc8＝Ｒc9＝Ｒc10＝Ｒc11＝10ＧΩとし、Ｒ11＝Ｒ12＝Ｒ13＝Ｒ14＝Ｒ15＝Ｒ21＝Ｒ22＝Ｒ23＝Ｒ24＝Ｒ25＝Ｒとして、バイアスラインの抵抗成分の大きさと位相との関係をシミュレーションにより求めた結果を示す、図２と同様の線図である。図10において、横軸は周波数Frequency（単位：Ｈｚ）を、縦軸は位相Phase（単位：ｄｅｇ）を表し、特性曲線はＲをそれぞれ１ＭΩ，５ＭΩ，10ＭΩ，20ＭΩ，30ＭΩおよび50ＭΩに設定した場合の位相の周波数特性を示している。
【００６７】
図10に示すように、バイアスラインの抵抗値Ｒが１ＭΩ以上のとき、100ＭＨｚ以上の高周波信号はほぼ遮断されるため、高周波信号はバイアスラインＢ11，Ｂ12，Ｂ13，Ｂ14，Ｂ15，Ｂ21，Ｂ22，Ｂ23，Ｂ24，Ｂ25に漏れることなく直列接続された可変容量素子Ｃ１〜Ｃ11を通ることとなり、バイアスラインＢ11，Ｂ12，Ｂ13，Ｂ14，Ｂ15，Ｂ21，Ｂ22，Ｂ23，Ｂ24，Ｂ25の抵抗成分Ｒ11，Ｒ12，Ｒ13，Ｒ14，Ｒ15，Ｒ21，Ｒ22，Ｒ23，Ｒ24，Ｒ25の下限値は20ＭΩとなる。
【００６８】
また、図11はバイアスラインＢ11，Ｂ12，Ｂ13，Ｂ14，Ｂ15，Ｂ21，Ｂ22，Ｂ23，Ｂ24，Ｂ25の抵抗成分Ｒ11，Ｒ12，Ｒ13，Ｒ14，Ｒ15，Ｒ21，Ｒ22，Ｒ23，Ｒ24，Ｒ25の上限値を設定するために、図９に示す例において、各可変容量素子Ｃ１〜Ｃ11の絶縁抵抗Ｒc1〜Ｒc11＝ＲcとバイアスラインＢ11，Ｂ12，Ｂ13，Ｂ14，Ｂ15，Ｂ21，Ｂ22，Ｂ23，Ｂ24，Ｂ25の抵抗成分Ｒ11，Ｒ12，Ｒ13，Ｒ14，Ｒ15，Ｒ21，Ｒ22，Ｒ23，Ｒ24，Ｒ25の抵抗値Ｒとの比に対する、各可変容量素子Ｃ１〜Ｃ11に印加される直流バイアス電圧の変化をシミュレーションにより求めた結果を示す、図３と同様の線図である。ここでも、Ｒc1＝Ｒc2＝Ｒc3＝Ｒc4＝Ｒc5＝Ｒc6＝Ｒc7＝Ｒc8＝Ｒc9＝Ｒc10＝Ｒc11＝Ｒcとし、Ｒ11＝Ｒ12＝Ｒ13＝Ｒ14＝Ｒ15＝Ｒ21＝Ｒ22＝Ｒ23＝Ｒ24＝Ｒ25＝Ｒとした。図11においても、横軸は抵抗成分の比Ｒc／Ｒを、縦軸は可変容量素子に印加される電圧の割合を表し、黒点および特性曲線はその変化の様子を示している。
【００６９】
図11に示すように、可変容量素子Ｃ１〜Ｃ11の絶縁抵抗ＲcとバイアスラインＢ11，Ｂ12，Ｂ13，Ｂ14，Ｂ15，Ｂ21，Ｂ22，Ｂ23，Ｂ24，Ｂ25の抵抗Ｒとの比Ｒc／Ｒを５以上とすることにより、可変容量素子Ｃ１〜Ｃ11に印加される直流バイアス電圧の分圧がバイアスラインＢ11，Ｂ12，Ｂ13，Ｂ14，Ｂ15，Ｂ21，Ｂ22，Ｂ23，Ｂ24，Ｂ25に印加される直流バイアス電圧の分圧よりも大きくなるため、入出力端子Ｉ，Ｏ間に印加される直流バイアス電圧の半分以上は可変容量素子Ｃ１〜Ｃ11に印加され、所望の容量値を効率よく得ることができる。さらに、入出力端子Ｉ，Ｏ間に印加された直流バイアス電圧の95％以上が可変容量素子Ｃ１〜Ｃ11に印加され、極めて効率よく所望の容量値を得るには、可変容量素子Ｃ１〜Ｃ11の絶縁抵抗ＲcとバイアスラインＢ11，Ｂ12，Ｂ13，Ｂ14，Ｂ15，Ｂ21，Ｂ22，Ｂ23，Ｂ24，Ｂ25の抵抗Ｒとの比を100以上とし、すなわち、バイアスラインＢ11，Ｂ12，Ｂ13，Ｂ14，Ｂ15，Ｂ21，Ｂ22，Ｂ23，Ｂ24，Ｂ25の抵抗成分Ｒ11，Ｒ12，Ｒ13，Ｒ14，Ｒ15，Ｒ21，Ｒ22，Ｒ23，Ｒ24，Ｒ25の大きさを、各可変容量素子Ｃ１〜Ｃ１1の絶縁抵抗Ｒc1，Ｒc2，Ｒc3，Ｒc4，Ｒc5，Ｒc6，Ｒc7，Ｒc8，Ｒc9，Ｒc10，Ｒc11の１／100以下とする必要がある。
【００７０】
以上、図10および図11に示す結果より、図９に示す例において、バイアスラインＢ11，Ｂ12，Ｂ13，Ｂ14，Ｂ15，Ｂ21，Ｂ22，Ｂ23，Ｂ24，Ｂ25の抵抗成分Ｒ11，Ｒ12，Ｒ13，Ｒ14，Ｒ15，Ｒ21，Ｒ22，Ｒ23，Ｒ24，Ｒ25の大きさを20ＭΩ以上とし、各可変容量素子Ｃ１〜Ｃ11の絶縁抵抗Ｒc1，Ｒc2，Ｒc3，Ｒc4，Ｒc5，Ｒc6，Ｒc7，Ｒc8，Ｒc9，Ｒc10，Ｒc11の１／100以下とすればよい。これにより、近年の通信分野において活発に利用されているＧＨｚ帯の高周波領域において波形歪みや相互変調歪みが小さく、かつ耐電力の優れた可変コンデンサとなるとともに、印加される直流バイアスの約95％を可変容量素子Ｃ１〜Ｃ11に印加することができ、より効率的に容量を変化させ、所望する容量値を得ることができる。
【００７１】
図12および図13は、それぞれ図９に示す例に基づいて作製される実際の可変コンデンサ素子を示している。図12は図４と同様の透視状態を示す平面図であり、図13は図５と同様の作製途中での平面図である。
【００７２】
これらの図において、図４および図５と同様の箇所には同じ符号を付してあり、それらについての説明は省略する。
【００７３】
図12および図13において、Ｃ１〜Ｃ11は、直流バイアスにより容量が変化する奇数個の可変容量素子を示している。バイアスラインＢ11は、導体ライン32，33および薄膜抵抗61から、バイアスラインＢ12は、導体ライン32，34および薄膜抵抗62から、バイアスラインＢ13は、導体ライン32，35および薄膜抵抗63から、バイアスラインＢ14は、導体ライン32，36および薄膜抵抗64から、バイアスラインＢ15は、導体ライン32，37および薄膜抵抗65からそれぞれ構成されている。バイアスラインＢ11は、第１の可変容量素子Ｃ１の入力端子部である入力端子（半田端子部111，半田拡散防止層10）から第２の可変容量素子Ｃ２と第３の可変容量素子Ｃ３との接続点、すなわち、第２の可変容量素子Ｃ２の上部電極層５と第３の可変容量素子Ｃ３の上部電極層５とを接続する引き出し電極層８との間に設けられており、以下、バイアスラインＢ12〜Ｂ15についても同様である。
【００７４】
バイアスラインＢ21は、導体ライン31と薄膜抵抗66とから、バイアスラインＢ22は、導体ライン31と薄膜抵抗67とから、バイアスラインＢ23は、導体ライン31と薄膜抵抗68とから、バイアスラインＢ24は、導体ライン31と薄膜抵抗69とから、バイアスラインＢ25は、導体ライン31と薄膜抵抗70とからそれぞれ構成されている。バイアスラインＢ21は、第３の可変容量素子Ｃ３と第４の可変容量素子Ｃ４との接続点、すなわち、第３の可変容量素子Ｃ３および第４の可変容量素子Ｃ４の共通的な下部電極層２と、第５の可変容量素子Ｃ５の出力端子部である出力端子（半田端子部112，半田拡散防止層10）との間に設けられており、以下、バイアスラインＢ22〜Ｂ25についても同様である。
【００７５】
図12および図13に示す例の可変コンデンサについても、図４〜図８に示す例の場合と同様に作製することにより、直流バイアス電圧の印加により容量を大きく変化させることができるが、高周波信号による容量の変化、ノイズ、非線形歪はさらに小さく抑えることができる可変コンデンサとなる。
【００７６】
図14は、５個の可変容量素子が直列に接続されている場合の本発明の第２の可変コンデンサの実施の形態の一例を示す回路図である。図14において、Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５は可変容量素子（第１の可変容量素子Ｃ１，第２の可変容量素子Ｃ２，第３の可変容量素子Ｃ３，第４の可変容量素子Ｃ４，第５の可変容量素子Ｃ５）であり、各々の絶縁抵抗はＲc1，Ｒc2，Ｒc3，Ｒc4，Ｒc5となっている。また、Ｂ11，Ｂ12，Ｂ21，Ｂ22は抵抗成分およびインダクタ成分の少なくとも一方を有する個別バイアスライン（図では、抵抗成分Ｒ11，Ｒ12，Ｒ21，Ｒ22を示す。）であり、ＢＩ，ＢＯは抵抗成分およびインダクタ成分の少なくとも一方を有する共通バイアスライン（図では、抵抗成分ＲＩ，ＲＯを示す。）である。
【００７７】
また、図14に示す例では、高周波信号および直流バイアス電圧の印加は共通端子からとなっており、符号Ｉは入力端子、符号Ｏは出力端子をそれぞれ表わす。
【００７８】
そして、第１の可変容量素子Ｃ１の入力端子部と、第２の可変容量素子Ｃ２−第３の可変容量素子Ｃ３の直列接続点、第４の可変容量素子Ｃ４−第５の可変容量素子Ｃ５の直列接続点との間に、抵抗成分ＲＩを有する共通バイアスラインＢＩを介して、抵抗成分Ｒ11，Ｒ12を有する個別バイアスラインＢ11，Ｂ12をそれぞれ設けている。
【００７９】
また、第５の可変容量素子Ｃ５の出力端子部と、第３の可変容量素子Ｃ３−第４の可変容量素子Ｃ４の直列接続点、第１の可変容量素子Ｃ１−第２の可変容量素子Ｃ２の直列接続点との間に、抵抗成分ＲＯを有する共通バイアスラインＢＯを介して、抵抗成分Ｒ21，Ｒ22を有するバイアスラインＢ21，Ｂ22をそれぞれ設けている。
【００８０】
図14に示す例において、バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗成分Ｒ11，Ｒ12，Ｒ21，Ｒ22は、直列接続した可変容量素子Ｃ１〜Ｃ５の高周波信号の周波数領域でのインピーダンスよりも大きな抵抗成分となっており、高周波信号を遮断するため、高周波信号は直列接続した可変容量素子Ｃ１〜Ｃ５を通り、直流バイアス電圧は、各可変容量素子Ｃ１〜Ｃ５に独立に印加されることになる。
【００８１】
これにより、直流バイアス電圧は各可変容量素子Ｃ１〜Ｃ５に単独に印加されることになるため、直流的には奇数個の可変容量素子Ｃ１〜Ｃ５が並列に接続された可変コンデンサとなり、バイアス信号による各可変容量素子Ｃ１〜Ｃ５の容量変化率を最大限に利用することができる。一方、高周波信号はバイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22により遮断されるため、可変容量素子Ｃ１〜Ｃ５が高周波的には直列に接続された可変コンデンサとなる。従って、高周波電圧は各可変容量素子Ｃ１〜Ｃ５に分圧されるため、高周波信号による容量変化を小さくでき、波形歪みや相互変調歪み等を抑制することができる。
【００８２】
ここで、個別バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗成分Ｒ11，Ｒ12，Ｒ21，Ｒ22が小さすぎると、高周波信号も個別バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22を流れることとなり、高周波信号による容量変化が大きくなり、位相が−90°より大きく離れてＱ値が低下することとなる。一方、個別バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗成分Ｒ11，Ｒ12，Ｒ21，Ｒ22および共通バイアスラインＢＩ，ＢＯの抵抗成分ＲＩ，ＲＯが大きすぎると、分圧により各可変容量素子Ｃ１〜Ｃ５に印加される直流バイアス電圧が減少し、容量変化が小さくなることとなる。従って、個別バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗成分Ｒ11，Ｒ12，Ｒ21，Ｒ22および共通バイアスラインＢＩ，ＢＯの抵抗成分ＲＩ，ＲＯの大きさは、適切な範囲の大きさとする必要がある。
【００８３】
図15は、個別バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗成分Ｒ11，Ｒ12，Ｒ21，Ｒ22および共通バイアスラインＢＩ，ＢＯの抵抗成分ＲＩ，ＲＯの下限値を設定するために、図14に示す例において各可変容量素子Ｃ１〜Ｃ５の絶縁抵抗をＲc1＝Ｒc2＝Ｒc3＝Ｒc4＝Ｒc5＝10ＧΩ、ＲＩ＝ＲＯ＝Ｒ11＝Ｒ12＝Ｒ21＝Ｒ22＝Ｒとして、バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22，ＢＩ，ＢＯの抵抗成分の大きさと位相との関係をシミュレ−ションにより求めた結果を示す、図２および図９と同様の線図である。なお、図15中の1.0E+05とは、10５すなわち100ｋを示し、1.0 E+06とは、10６すなわち１Ｍを示す。
【００８４】
図15に示すように、バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22，ＢＩ，ＢＯの抵抗成分Ｒが大きくなるほど、低周波領域においても位相が−90°に近づいていくことがわかる。そして、バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22，ＢＩ，ＢＯの抵抗値Ｒが0.5ＭΩ以上のとき、100ＭＨｚ以上の高周波信号はほぼ遮断され、高周波信号はバイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22，ＢＩ，ＢＯに漏れることなく直列接続された可変容量素子Ｃ１〜Ｃ５を通ることとなるため、近年の通信分野において活発に利用されているＧＨｚ帯の高周波領域においても、波形歪みや相互変調歪みが小さく、かつ耐電力の優れた可変コンデンサとなる。
【００８５】
さらに、前記の図１に示す例において共通バイアスラインＢＩ，ＢＯに抵抗成分のないときと比較して、下限値が１ＭΩから0.5ＭΩへと低減できている。これは、抵抗成分を有する共通バイアスラインＢＩ，ＢＯを設けた場合は、共通バイアスラインＢＩ，ＢＯの抵抗成分が個別バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22に分配され、共通バイアスラインＢＩ，ＢＯに抵抗成分のない場合において、バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22，ＢＩ，ＢＯの抵抗値を｛（個別バイアスラインの数）／２｝＋１倍とした場合と同等にできるためであり、実際の素子を作製する場合において、素子形状等によるバイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22，ＢＩ，ＢＯの抵抗値への制約に対して効果的である。
【００８６】
また、図16は、個別バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗成分Ｒ11，Ｒ12，Ｒ21，Ｒ22および共通バイアスラインＢＩ，ＢＯの抵抗成分ＲＩ，ＲＯの上限値を設定するために、図14に示す例において、共通バイアスラインＢＩ，ＢＯの抵抗成分を個別バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22に分配した場合の抵抗成分と個別バイアスラインの抵抗成分との和と、各可変容量素子Ｃ１〜Ｃ５の絶縁抵抗ＲcとのバイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22，ＢＩ，ＢＯの抵抗値Ｒとの比に対する、各可変容量素子Ｃ１〜Ｃ５に印加される直流バイアス電圧の変化をシミュレ−ションにより求めた結果を示す線図である。ここでは、Ｒc1＝Ｒc2＝Ｒc3＝Ｒc4＝Ｒc5＝Ｒc、ＲＩ＝ＲＯ＝Ｒ’、Ｒ11＝Ｒ12＝Ｒ21＝Ｒ22＝Ｒとし、抵抗成分の比Ｒc／（２Ｒ’＋Ｒ）と、各可変容量素子Ｃ１〜Ｃ５に印加される直流バイアス電圧の割合の変化とをシミュレーションにより求めた。
【００８７】
図16に示す結果により、抵抗成分の比Ｒc／（２Ｒ’＋Ｒ）が小さくなるほど、すなわち可変容量素子Ｃ１〜Ｃ５の絶縁抵抗Ｒcが小さくなるほど、もしくはバイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22，ＢＩ，ＢＯの抵抗が大きくなるほど、各可変容量素子Ｃ１〜Ｃ５に印加される直流バイアス電圧の割合が減少することがわかる。そして、可変容量素子Ｃ１〜Ｃ５の絶縁抵抗Ｒcと、共通バイアスラインＢＩ，ＢＯの各個別バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22に分配された抵抗成分と個別バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗成分との合計との比Ｒc／Ｒを５以上とすることにより、可変容量素子Ｃ１〜Ｃ５に印加される直流バイアス電圧の分圧がバイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22，ＢＩ，ＢＯに印加される直流バイアス電圧の分圧よりも大きくなるため、入出力端子Ｉ，Ｏ間に印加される直流バイアス電圧の半分以上は可変容量素子Ｃ１〜Ｃ５に印加され、所望の容量値を効率よく得ることができる。さらに、入出力端子Ｉ，Ｏ間に印加された直流バイアス電圧の95％以上が可変容量素子Ｃ１〜Ｃ５に印加され、極めて効率よく所望の容量値を得るには、可変容量素子Ｃ１〜Ｃ５の絶縁抵抗Ｒcと、共通バイアスラインＢＩ，ＢＯの各個別バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22に分配された抵抗成分と個別バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗成分との合計Ｒとの比Ｒc／Ｒを100以上、すなわち、共通バイアスラインＢＩ，ＢＯの各個別バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22に分配された抵抗成分２ＲＩ，２ＲＯと個別バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗成分Ｒ11，Ｒ12，Ｒ21，Ｒ22との合計を、各可変容量素子Ｃ１〜Ｃ５の絶縁抵抗Ｒc1，Ｒc2，Ｒc3，Ｒc4，Ｒc5の１／100以下とする必要がある。
【００８８】
以上、図15および図16に示す結果より、図14に示す例において、共通および個別バイアスラインＢＩ，ＢＯ，Ｂ11，Ｂ12，Ｂ21，Ｂ22の抵抗成分ＲＩ，ＲＯ，Ｒ11，Ｒ12，Ｒ21，Ｒ22の大きさは、0.5ＭΩ以上とすればよい。
【００８９】
これにより、近年の通信分野において活発に利用されているＧＨｚ帯の高周波領域において波形歪みや相互変調歪みが小さく、かつ耐電力の優れた可変コンデンサとなるとともに、印加される直流バイアス電圧の95％以上を可変容量素子Ｃ１〜Ｃ５に印加することができ、より効率的に容量を変化させ、所望する容量値を得ることができる。
【００９０】
一方、共通バイアスラインＢＩ，ＢＯの各個別バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22に分配された抵抗成分は、直列に接続される可変容量素子Ｃ１〜Ｃ５の個数、すなわち、個別バイアスラインの数により異なる。しかし、本発明の第２の可変コンデンサのように、可変容量素子Ｃ１〜Ｃ５との絶縁抵抗Ｒcと、共通バイアスラインＢＩ，ＢＯの各個別バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22に分配された抵抗成分と個別バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗成分との合計Ｒとの比Ｒc／Ｒによって規定することにより、個別バイアスラインの数に関係なく、すなわち、直列接続される可変容量素子の数に関係なく、直流バイアス電圧がより効率的に可変容量素子に印加される条件を決定することができる。
【００９１】
図17は、このことを示すシミュレ−ション結果を示す線図であり、直列接続される可変容量素子の数を変化させ、その他の条件は、上述した図16におけるシミュレ−ションと同一にしている。
【００９２】
図17に示すように、直列接続される可変容量素子の数に関係なく、可変容量素子との絶縁抵抗Ｒcと、共通バイアスラインの各個別バイアスラインに分配された抵抗成分と個別バイアスラインの抵抗成分との合計Ｒとの比Ｒc／Ｒによって、直流バイアス電圧がより効率的に可変容量素子に印加される条件を決定することができる。
【００９３】
図18および図19は、図14に示す例に基づいて作製される実際の可変コンデンサ素子を示している。図18は図４および図12と同様の透視状態の平面図であり、図19は図５および図13と同様の作製途中での平面図である。
【００９４】
これらの図において、図４，図12および図５，図13と同様の箇所には同じ符号を付してあり、それらについての説明は省略する。
【００９５】
図18および図19において、１は支持基板であり、２は下部電極層であり、31，32，33，34は導体ラインであり、４は薄膜誘電体層であり、５は上部電極層であり、61，62，63，64，65，66は薄膜抵抗であり、７は絶縁層であり、８は引き出し電極層であり、９は保護層であり、10は半田拡散防止層であり、111，112は半田端子部である。なお、この半田拡散防止層10および半田端子部111，112で、入力端子Ｉ，出力端子Ｏを構成している。また図18および図19において、Ｃ１〜Ｃ５は、直流バイアスにより容量が変化する可変容量素子を示す。
【００９６】
支持基板１は、アルミナ等のセラミック基板、あるいはサファイア等の単結晶基板等である。そして、支持基板１の上に下部電極層２、薄膜誘電体層４および上部電極層５を、順次、支持基板１の全面に成膜する。全層成膜の終了後、上部電極層５、薄膜誘電体層４、下部電極層２を順次所定の形状にエッチングする。
【００９７】
下部電極層２は、薄膜誘電体層４の形成に高温スパッタリングが必要となるため、高融点であることが必要である。具体的には、Ｐｔ，Ｐｄ（パラジウム）等である。さらに、下部電極層２は、スパッタリング終了後、薄膜誘電体層４のスパッタリング温度である700〜900℃へ加熱され、薄膜誘電体層４のスパッタリング開始まで一定時間保持することにより、平坦な膜となる。
【００９８】
下部電極層２の厚みは、出力端子（半田端子部112，半田拡散防止層10）から第５の可変容量素子Ｃ５までの抵抗成分や、第１の可変容量素子Ｃ１から第２の可変容量素子Ｃ２、第３の可変容量素子Ｃ３から第４の可変容量素子Ｃ４、第５の可変容量素子Ｃ５から第６の可変容量素子Ｃ６までの抵抗成分、および下部電極層２の連続性を考慮した場合は厚いほうが望ましいが、支持基板１との密着性を考慮した場合は相対的に薄い方が望ましく、両方を考慮して決定される。具体的には、0．1μｍ〜10μｍである。なぜなら、0.1μｍよりも薄くなると、下部電極層２自身の抵抗が大きくなるほか、下部電極層２の連続性が確保できなくなる可能性があるからであり、一方、10μｍより厚くすると、支持基板１との密着性が低下したり、支持基板１の反りを生じるおそれがあるからである。
【００９９】
薄膜誘電体層４は、少なくともＢａ，Ｓｒ，Ｔｉを含有するペロブスカイト型酸化物結晶粒子からなる高誘電率の誘電体層であることが好ましい。この薄膜誘電体層４は、上述の下部電極層２の表面に形成されている。例えば、ペロブスカイト型酸化物結晶粒子が得られる誘電体材料をタ−ゲットとして、スパッタリングを所望の厚みになる時間まで行なう。基板温度を高く、例えば800℃としてスパッタリングを行なうことにより、スパッタリング後の熱処理を行なうことなく、高誘電率で容量変化率の大きい、低損失の薄膜誘電体層４が得られる。
【０１００】
上部電極層５の材料としては、電極の抵抗を下げるため、抵抗率の小さなＡｕが望ましいが、薄膜誘電体層４との密着性向上のために、Ｐｔ等を密着層として用いることが望ましい。この上部電極層５の厚みは0.1μｍ〜10μｍとなっている。厚みの下限については、下部電極層２と同様に、上部電極層５自身の抵抗を考慮して設定される。厚みの上限については、密着性を考慮して設定される。
【０１０１】
個別バイアスラインＢ11は、導体ライン32，33および薄膜抵抗63から構成されており、第１の可変容量素子Ｃ１の入力端子部である入力端子（半田端子部111，半田拡散防止層10）から第２の可変容量素子Ｃ２と第３の可変容量素子Ｃ３との接続点、すなわち、第２の可変容量素子Ｃ２の上部電極層５と第３の可変容量素子Ｃ３の上部電極層５とを接続する引き出し電極層８との間に設けられている。同様に、個別バイアスラインＢ12は、導体ライン32，34および薄膜抵抗64から構成され、前記入力端子Ｉから第４の可変容量素子Ｃ４と第５の可変容量素子Ｃ５との接続点との間に設けられている。
【０１０２】
これら個別バイアスラインＢ11，Ｂ12と、入力端子Ｉとの間には、共用する共通バイアスラインＢＩが設けられている。共通バイアスラインＢＩは、導体ライン32と薄膜抵抗61とから構成されており、この共通バイアスラインＢＩを介して、個別バイアスラインＢ11とＢ12は、前記入力端子Ｉに対して並列に接続されている。
【０１０３】
個別バイアスラインＢ21は、導体ライン31と薄膜抵抗65とから構成されており、第３の可変容量素子Ｃ３と第４の可変容量素子Ｃ４との接続点、すなわち、第３の可変容量素子Ｃ３および第４の可変容量素子Ｃ４の共通的な下部電極層２と、第５の可変容量素子Ｃ５の出力端部である出力端子（半田端子部112，半田拡散防止層10）との間に設けられている。同様に、個別バイアスラインＢ22は、導体ライン31と薄膜抵抗66とから構成され、第１の可変容量素子Ｃ１と第２の可変容量素子Ｃ２との接続点と、前記出力端子Ｏとの間に設けられている。
【０１０４】
これら個別バイアスラインＢ21、Ｂ22と、出力端子Ｏとの間には、共用する共通バイアスラインＢＯが設けられている。共通バイアスラインＢＯは、導体ライン31と薄膜抵抗62とから構成されており、この共通バイアスラインＢＯを介して、個別バイアスラインＢ21とＢ22は、前記入力端子Ｉに対して並列に接続されている。
【０１０５】
この導体ライン31，32，33，34は、上述の下部電極層２、薄膜誘電体層４および上部電極層５を形成した後、新たに成膜して得ることができる。その際には、リフトオフ法を用いることが望ましい。さらには、下部電極層２のパタ−ニングの際に導体ライン31，32，33，34を有する形状にパタ−ニングを行なうことによっても形成できる。
【０１０６】
この導体ライン31，32，33，34の材料としては、バイアスラインの抵抗値のばらつきを抑制するために、低抵抗であるＡｕが望ましいが、薄膜抵抗61〜66の抵抗が十分に高いので、Ｐｔ等の下部電極層２と同一の材料，同一工程で形成してもよい。
【０１０７】
次に、バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22，ＢＩ，ＢＯを構成する薄膜抵抗61〜66の材料は、その比抵抗が１Ωｃｍ以上であることが望ましい。このような高抵抗の材料を用いることにより、バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22，ＢＩ，ＢＯを付与しても素子の形状を大きくすることなく素子を作製することができ、小型集積化に有利となる。薄膜抵抗61〜66の具体的な材料として、窒化タンタル，ＴａＳｉＮ、Ｔａ−Ｓｉ−Ｏを例示することができる。例えば、窒化タンタルの場合であれば、Ｔａをタ−ゲットとして、窒素を加えてスパッタリングを行なう、リアクティブスパッタリング法により、所望する組成比および抵抗率の抵抗膜を成膜することができる。このスパッタリングの条件を適宜選択することにより、比抵抗が１Ωｃｍ以上の抵抗膜を作製することができる。さらに、スパッタリング終了後、レジストを塗布し、所定の形状にした後、反応性イオンエッチング（ＲＩＥ）等のエッチングプロセスにより、簡便にパタ−ニングすることができる。
【０１０８】
また、図18に示す例の可変コンデンサにおいて、バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22，ＢＩ，ＢＯの抵抗成分が、100ＭＨｚ以上の高周波信号を遮断し、かつ可変容量素子Ｃ１〜Ｃ５の絶縁抵抗の１／100以下の大きさとするには、薄膜抵抗の61〜66の抵抗値は、上述のように0.５ＭΩ以上である必要がある。薄膜抵抗61〜64の材料として、その比抵抗が１Ωｃｍ以上の材料を用いた場合は、前記抵抗値を実現するには、膜厚を40ｎｍとして、アスペクト比（長さ／幅）を２以上とすればよく、素子形状を大きくすることなく実現可能なアスペクト比を有する薄膜抵抗61〜66を作製することができる。
【０１０９】
これら薄膜抵抗61〜66を含むバイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22，ＢＩ，ＢＯは、支持基板１上に直接形成されている。これにより、薄膜抵抗61〜64を可変容量素子Ｃ１〜Ｃ５上に形成する際に必要となる、下部電極層２，上部電極層５および引き出し電極層８との絶縁を確保するための絶縁層が不要となり、可変コンデンサを構成する層の数を低減することが可能となる。
【０１１０】
次に、絶縁層７は、この上に形成する引き出し電極層８と下部電極層２との絶縁を確保するために必要である。さらに、この絶縁層７は、バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22，ＢＩ，ＢＯを被覆しており、薄膜抵抗61〜66が酸化されるのを防止できるため、バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22，ＢＩ，ＢＯの抵抗値を経時的に一定とすることができ、信頼性が向上する。絶縁層７の材料は耐湿性を向上させるために、例えば、窒化ケイ素および酸化ケイ素の少なくとも１種類よりなるものとすればよい。これらは、被覆性を考慮して、化学気相堆積（ＣＶＤ）法等により、成膜することが望ましい。
【０１１１】
絶縁層７は、通常のレジストを用いるドライエッチング法等により、所望の形状にすることができる。そして、絶縁層７には、薄膜抵抗61、62と引き出し電極層８との結合を確保するために、導体ライン33，34の一部を露出させる貫通孔を設けている。その他でこの絶縁層７から露出させる部位としては、上部電極層５および半田端子部111，112のみとしておくことが、耐湿性向上の観点から好ましい。
【０１１２】
次に、引き出し電極層８は、第１の可変容量素子Ｃ１の上部電極層５と一方の端子形成部111、または上部電極層５同士を連結させて、第１の可変容量素子Ｃ１を端子形成部111に接続するとともに、第２の可変容量素子Ｃ２と第３の可変容量素子Ｃ３、第４の可変容量素子Ｃ４と第５の可変容量素子Ｃ５、各々を直列接続するものである。さらには、Ｃ２とＣ３、Ｃ４とＣ５の各々にまたがる引き出し電極層８は、絶縁層７の貫通孔によってそれぞれ導体ライン33、34と結合している。
【０１１３】
この引き出し電極層８の材料としては、Ａｕ，Ｃｕ等の低抵抗な金属を用いることが望ましい。また、絶縁層７との密着性を考慮して、Ｔｉ，Ｎｉ等の密着層を使用してもよい。
【０１１４】
次に、保護層９を形成する。保護層９は、素子を外部から機械的に保護するほか、薬品等による汚染から保護する。この保護層９の形成時には、半田端子部111、112を露出するようにする。保護層９の材料としては、耐熱性が高く、段差に対する被覆性が優れたものが良く、具体的には、ポリイミド樹脂やＢＣＢ（ベンゾシクロブテン）樹脂等を用いる。
【０１１５】
半田拡散防止層10は、半田端子部111，112を形成する際のリフローや実装の際に、半田の電極への拡散を防止するために形成する。材料としては、Ｎｉが好適である。また、半田拡散防止層10の表面には、半田濡れ性を向上させるために、半田濡れ性の高いＡｕ，Ｃｕ等を0.1μｍ程度形成する場合もある。
【０１１６】
最後に、半田端子部111、112を形成する。これは、実装を容易にするために形成する。半田拡散防止層10の上に半田ペーストを印刷後、リフローを行なうことにより、形成するのが一般的である。
【０１１７】
以上のように、本発明によれば、直流バイアス電圧による容量変化率を大きくしつつも、高周波信号による容量変化率は小さく、相互変調歪みが小さく、耐電力に優れ、かつ使用可能な周波数領域が広く、かつ小型集積化が可能な可変コンデンサを提供できる。
【実施例】
【０１１８】
次に、本発明の可変コンデンサをより具体化した実施例について説明する。実施例として、図18および図19に示す本発明の第２の可変コンデンサを例にとり説明する。
【０１１９】
直列に接続された可変容量素子の個数を５個として以下のように作製した。
【０１２０】
支持基板１としてサファイアのＲ基板上に、下部電極層２としてＰｔを、基板温度500℃でスパッタリング法にて成膜した。薄膜誘電体層４として（Ｂａ０．５Ｓｒ０．５）ＴｉＯ３からなるターゲットを用い、基板温度は800℃，成膜時間は15分で、同一バッチで成膜した。成膜開始前に、Ｐｔ電極の平坦化のためのアニールとして800℃で15分間保持した。その上に上部電極層５としてＰｔを同一バッチで成膜した。次に、フォトレジストを塗布し、フォトリソグラフィの手法によりこのフォトレジストを所定の形状に加工した後、ＥＣＲ装置により上部電極層５をエッチングした。その後、同様に薄膜誘電体層４、下部電極層２をエッチングした。下部電極層２の形状は、導体ライン31〜34を含むものとした。次に、薄膜抵抗61〜66として、窒化タンタルをスパッタ法にて100℃で成膜した。スパッタリング後、フォトレジストをフォトリソグラフィにより所定の形状にした後、ＲＩＥ装置を用いてエッチングを行ない、フォトレジストの層を除去した。薄膜抵抗61〜66のアスペクト比は全て2.5とした。
【０１２１】
次に、絶縁層７として、ＳｉＯ２膜をＴＥＯＳガスを原料とするＣＶＤ装置により成膜した。レジストを加工した後、ＲＩＥ装置により所定の形状にエッチングを行なった。
【０１２２】
次に、引き出し電極層８として、ＰｔおよびＡｕをスパッタリングにて成膜し、所定の形状に加工した。
【０１２３】
最後に保護層９、半田拡散防止層10、半田端子部111，112を順次形成した。保護層９にはポリイミド樹脂を、半田拡散防止層10にはＮｉをそれぞれ用いた。
【０１２４】
薄膜抵抗61〜66の膜厚は43ｎｍであり、25℃の室温でシート抵抗値を別途測定した結果、510ｋΩ／□であった。これにより、薄膜抵抗61〜66の比抵抗は約２Ωｃｍであり、薄膜抵抗61〜66の抵抗値は1.2ＭΩであることが確認された。さらに、共通バイアスラインＢＩ，ＢＯの各個別バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22に分配した抵抗と、個別バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗との合計は3.5ＭΩとなった。
【０１２５】
さらに、同じ雰囲気温度で、可変容量素子Ｃ１〜Ｃ５の絶縁抵抗を測定したところ、ＤＣ３Ｖ印加時の絶縁抵抗値は１ＧΩであった。
【０１２６】
従って、共通バイアスラインＢＩ，ＢＯの各個別バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22に分配した抵抗と、個別バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗との合計は3.5ＭΩであるため、ＤＣ３Ｖ印加時の絶縁抵抗値１ＧΩの１／285となり、１／100以下であった。
【０１２７】
上記素子の抵抗値を、雰囲気温度を変えて測定した。−30℃の場合、前記バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22の抵抗値の合計は7.8ＭΩであり、ＤＣ３Ｖ印加時の可変容量素子Ｃ１〜Ｃ５の絶縁抵抗値は５ＧΩであった。この場合、両抵抗値の比Ｒc／Ｒは１／641となり、１／100以下であった。
【０１２８】
雰囲気温度が85℃の場合は、前記バイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22，ＢＩ，ＢＯの抵抗値Ｒcの合計は1.5ＭΩであり、ＤＣ３Ｖ印加時の可変容量素子Ｃ１〜Ｃ５の絶縁抵抗値Ｒは0.25ＧΩであった。この場合、両抵抗値の比Ｒc／Ｒは１／166となり、１／100以下であった。
【０１２９】
使用温度範囲内で、可変容量素子Ｃ１〜Ｃ５の絶縁抵抗ＲcとバイアスラインＢ11，Ｂ12，Ｂ21，Ｂ22，ＢＩ，ＢＯの抵抗はともに温度が上がるとともに下がっており、両者の抵抗値の比Ｒc／Ｒは１／100以下であった。そのため、可変容量素子Ｃ１〜Ｃ５に印加される直流バイアス電圧は、−30℃の場合は供給電圧の99％、25℃の場合は98％、85℃の場合は97％といずれも高く、しかも、使用温度範囲内でほぼ等しくすることができた。
【０１３０】
以上のように、本実施例においても、本発明の可変コンデンサが直流バイアス電圧による容量変化率を大きくしつつも、高周波信号による容量変化率は小さく、相互変調歪みが小さく、耐電力に優れ、かつ使用可能な周波数領域が広く、かつ小型集積化が可能であることを確認できた。
【図面の簡単な説明】
【０１３１】
【図１】可変容量素子が５個直列接続された本発明の第１の可変コンデンサの実施の形態の一例を示す回路図である。
【図２】図１に示す例における位相特性図である。
【図３】図２に示す例における印加電圧特性図である。
【図４】可変容量素子が５個直列接続された本発明の第１の可変コンデンサの実施の形態の一例を示す透視状態の平面図である。
【図５】可変容量素子が５個直列接続された本発明の第１の可変コンデンサの実施の形態の一例の作製途中の状態を示す平面図である。
【図６】図４のＡ−Ａ’線断面図である。
【図７】図４のＢ−Ｂ’線断面図である。
【図８】図４のＣ−Ｃ’線断面図である。
【図９】可変容量素子が11個直列接続された本発明の第１の可変コンデンサの実施の形態の一例を示す回路図である。
【図１０】図９における位相特性図である。
【図１１】図９における印加電圧特性図である。
【図１２】可変容量素子が11個直列接続された本発明の第１の可変コンデンサの実施の形態の一例を示す透視状態の平面図である。
【図１３】可変容量素子が11個直列接続された本発明の第１の可変コンデンサの実施の形態の一例の作製途中の状態を示す平面図である。
【図１４】可変容量素子が５個直列接続された、共通バイアスラインを有する本発明の第２の可変コンデンサの実施の形態の一例を示す回路図である。
【図１５】図14における位相特性図である。
【図１６】図14における印加電圧特性図である。
【図１７】可変容量素子が５個、11個および15個、直列接続された、共通バイアスラインを有する本発明の第２の可変コンデンサの実施の形態の第３の例における印加電圧特性図である。
【図１８】可変容量素子が５個直列接続された、共通バイアスラインを有する本発明の第２の可変コンデンサの実施の形態の一例を示す透視状態の平面図である。
【図１９】可変容量素子が５個直列接続された、共通バイアスラインを有する本発明の第２の可変コンデンサの実施の形態の一例の作製途中の状態を示す平面図である。
【図２０】従来の薄膜コンデンサの例を示す断面図である。
【符号の説明】
【０１３２】
１・・・支持基板
２・・・下部電極層
31，32，33，34，35，36，37・・・導体ライン
４・・・薄膜誘電体層
５・・・上部電極層
61，62，63，64，65，66，67，68，69，70・・・薄膜抵抗
７・・・絶縁体層
８・・・引き出し電極層
９・・・保護層
10・・・半田拡散防止層
111，112・・・半田端子部
Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ7，Ｃ8，Ｃ9，Ｃ１0，Ｃ１1・・・可変容量素子
Ｂ11，Ｂ12，Ｂ13，Ｂ14，Ｂ15・・・バイアスラインもしくは個別バイアスライン
Ｂ21，Ｂ22，Ｂ23，Ｂ24，Ｂ25・・・バイアスラインもしくは個別バイアスライン
ＢＩ，ＢＯ・・・共通バイアスライン
Ｒ11，Ｒ12，Ｒ13，Ｒ21，Ｒ22，Ｒ23，ＲＩ，ＲＯ・・・バイアスラインの抵抗成分
Ｒc1，Ｒc2，Ｒc3，Ｒc4，Ｒc5，Ｒc6，Ｒc7，Ｒc8，Ｒc9，Ｒc10，Ｒc11・・・可変容量素子の絶縁抵抗
Ｉ・・・入力端子
Ｏ・・・出力端子
【図１】
2006066647.tif 000003
【図２】
2006066647.tif 000004
【図３】
2006066647.tif 000005
【図４】
2006066647.tif 000006
【図５】
2006066647.tif 000007
【図６】
2006066647.tif 000008
【図７】
2006066647.tif 000009
【図８】
2006066647.tif 000010
【図９】
2006066647.tif 000011
【図１０】
2006066647.tif 000012
【図１１】
2006066647.tif 000013
【図１２】
2006066647.tif 000014
【図１３】
2006066647.tif 000015
【図１４】
2006066647.tif 000016
【図１５】
2006066647.tif 000017
【図１６】
2006066647.tif 000018
【図１７】
2006066647.tif 000019
【図１８】
2006066647.tif 000020
【図１９】
2006066647.tif 000021
【図２０】
2006066647.tif 000022