(57)【要約】【課題】  高耐圧素子や高耐圧ＩＣの接合終端部での耐圧を安定化する。【解決手段】  高耐圧ダイオード２０では、Ｎ＋層１上にＮ−層２が設けられ、カソードとしてのシリコン基板３を有している。Ｎ−層２の表面にはＰ層４、Ｐ＋層５、Ｐ−リサーフ層６がそれぞれ選択的に設けられ、Ｐ−リサーフ層６と離間して、Ｎ−層２の表面にはＮ＋ストッパ層７が設けられている。Ｐ−リサーフ層６の表面上には、シリカ微粒子２１とシリカ微粒子２１間に充填された多結晶シリコン２２から構成された半絶縁性膜８がＰ＋層５及びＮ＋ストッパ層７の表面上の一部まで延在して設けられている。【選択図】  図１
2006140169.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１の半導体層を有する半導体基板と、
前記第１の半導体層に選択的に設けられた第２導電型の第２の半導体層と、
シリカ微粒子と前記シリカ微粒子間に充填された多結晶シリコン、アモルファスシリコン、或いは多結晶シリコン及びアモルファスシリコンの混合物とから構成され、直接又は絶縁膜を介して、一端が前記第２の半導体層と接し、且つ他端が前記第１の半導体層と接して形成された半絶縁膜と
を具備することを特徴とする半導体装置。
【請求項２】
第１導電型の第１の半導体層を有する半導体基板と、
前記第１の半導体層に選択的に設けられた第２導電型の第２の半導体層と、
シリカ微粒子と前記シリカ微粒子間に充填された前記シリカ微粒子よりも粒径の小さい多結晶シリコン粒とから構成され、直接又は絶縁膜を介して、一端が前記第２の半導体層と接し、且つ他端が前記第１の半導体層と接して形成された半絶縁膜と
を具備することを特徴とする半導体装置。
【請求項３】
第１導電型の半導体基板と、
前記半導体基板に選択的に設けられた第２導電型の第１の半導体層と、
前記第１の半導体層の一端と接し、前記半導体基板に選択的に設けられた第２導電型の前記第１の半導体層よりも不純物が高濃度の第２の半導体層と、
前記第２の半導体層と接し、前記第１の半導体層と相対向し、前記半導体基板に選択的に設けられた前記第１の半導体層よりも不純物が低濃度の第２導電型のリサーフ層と、
前記リサーフ層と離間し、前記半導体基板に選択的に設けられた第１導電型の前記半導体基板よりも不純物が高濃度のストッパ層と、
直接又は絶縁膜を介して、前記リサーフ層上に、前記第２の半導体層及び前記ストッパ層上の一部まで延在して設けられ、シリカ微粒子と前記シリカ微粒子間に充填された前記シリカ微粒子よりも粒径の小さい多結晶シリコン粒とから構成された半絶縁性膜と
を具備することを特徴とする半導体装置。
【請求項４】
前記半絶縁性膜のシリカ微粒子の粒径が、０．０１μｍ以上、０．１μｍ以下の範囲であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
半導体基板上に絶縁膜を形成し、前記絶縁膜を選択的にエッチングし、前記半導体基板上に開口部を設ける工程と、
前記絶縁膜及び前記開口部上にシリカ微粒子を溶媒に分散させた溶液を塗布する工程と、
前記溶液の溶媒を揮発除去し、熱処理により前記シリカ微粒子と前記半導体基板とを固着する工程と、
前記シリカ微粒子よりも粒径の小さい多結晶シリコン粒を半導体基板上に堆積し、前記シリカ微粒子間の空隙に前記多結晶シリコン粒が埋め込まれた前記シリカ微粒子及び前記多結晶シリコン粒から構成される半絶縁性膜を形成する工程と、
前記絶縁膜上及び開口部上の前記半絶縁性膜を除去し、前記開口部内の前記半絶縁性膜を選択的に残置する工程と
を具備することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高耐圧素子や高耐圧ＩＣに係り、特に素子の接合終端部に半絶縁性膜を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
高耐圧ダイオード、ＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）、或いはサイリスタなどの高耐圧素子や高耐圧ＩＣの耐圧を安定化させるために素子の接合終端部には、Ｐ＋ガードリング層やＳＩＰＯＳ（Semi-Insulating  Polycrystalline  Silicon）膜が設けられている（例えば、非特許文献１参照。）。通常、ＳＩＰＯＳ膜は、例えば、ＳｉＨ４ガス及びＮ２Ｏガスなどを用いたＣＶＤ法により形成される。ＣＶＤ法により形成されたＳＩＰＯＳ膜は、膜中の酸素濃度を制御することが困難であり、膜質の変化によりＳＩＰＯＳ膜の導電率及び抵抗率が変化し、素子耐圧が不安定になるという問題点がある。
【０００３】
また、ＳＩＰＯＳ膜を８００℃以上の高温熱処理を行うと膜質が劣化し、素子耐圧が低下するので、ＳＩＰＯＳ膜形成後に８００℃以上の高温熱処理を行うことができないという問題点がある。
【非特許文献１】社団法人  電気学会編者［パワーデバイス・ＩＣハンドブック］（株）コロナ社１９９６年7月３０日発行（Ｐ６０  図３．６７、Ｐ６１  図３．７２）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、素子の接合終端部に耐圧を安定化させる半絶縁性膜を有する半導体装置及びその製造方法を提供する。
【課題を解決するための手段】
【０００５】
本発明の一態様の半導体装置は、第１導電型の第１の半導体層を有する半導体基板と、前記第１の半導体層に選択的に設けられた第２導電型の第２の半導体層と、シリカ微粒子と前記シリカ微粒子間に充填された多結晶シリコン、アモルファスシリコン、或いは多結晶シリコン及びアモルファスシリコンの混合物とから構成され、直接又は絶縁膜を介して、一端が前記第２の半導体層と接し、且つ他端が前記第１の半導体層と接して形成された半絶縁膜とを具備することを特徴とする。
【０００６】
更に、本発明の一態様の半導体装置の製造方法は、半導体基板の第１主面上に絶縁膜を形成し、前記絶縁膜をエッチングし、半導体基板の第１主面上に開口部を設ける工程と、シリカ微粒子を分散させた溶液を前記絶縁膜及び前記開口部上に塗布する工程と、高温熱処理を行い、前記溶液の溶媒を半導体基板の第１主面上から揮発除去し、前記シリカ微粒子と前記半導体基板とを固着する工程と、前記シリカ微粒子よりも粒径の小さい多結晶シリコンを半導体基板の第１主面上に堆積し、前記シリカ微粒子間の空隙に前記多結晶シリコンが埋め込まれた前記シリカ微粒子及び前記多結晶シリコンから構成される半絶縁性膜を形成する工程と、ＣＭＰ法を用いて、前記絶縁膜上の前記半絶縁性膜及び前記半導体基板の第１主面上の前記半絶縁性膜の一部を除去し、選択的に前記半導体基板の第１主面上の前記半絶縁性膜を残置する工程とを具備することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、素子の接合終端部に耐圧を安定化させる半絶縁性膜を有する半導体装置及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【０００９】
まず、本発明の実施例１に係る半導体装置としての高耐圧ダイオード及びその製造方法について、図面を参照して説明する。図１は高耐圧ダイオードを示す断面図、図２は半絶縁性膜を拡大して示す断面模式図である。本実施例では、高耐圧ダイオードの接合終端部に半絶縁性膜を設けている。
【００１０】
図１に示すように、３．３ＫＶ用の高耐圧ダイオード２０では、Ｎ＋層１上にＮ−層２が設けられ、カソードとしてのシリコン基板３を有している。Ｎ−層２の表面（第１主面）にはＰ＋層５が設けられている。Ｐ＋層５は、一端がＰ＋層５よりも浅いＰ層４と接し、他端がＰ＋層５よりも浅いＰ−リサーフ層６と接している。一方、Ｐ−リサーフ層６と離間して、Ｎ−層２の表面にはＰ＋層５よりも浅いＮ＋ストッパ層７が設けられている。このＰ層４、Ｐ＋層５及びＰ−リサーフ層６は、高耐圧ダイオード２０のアノードとして機能する。なお、Ｐ−リサーフ層６は、高耐圧ダイオード２０の耐圧を向上するために設けられたものであり、Ｐ層４よりも低濃度に形成されている。
【００１１】
そして、Ｐ−リサーフ層６の表面（第１主面）上には、半絶縁性膜８がＰ＋層５及びＮ＋ストッパ層７の表面上の一部まで延在して設けられている。半絶縁性膜８を覆う絶縁膜９に、コンタクト開口部１６ａがＰ層４及びＰ＋層５の一部を露出するように設けられ、コンタクト開口部１６ｂがＮ＋ストッパ層７の一部を露出するように設けられている。
【００１２】
この露出されたＰ層４及びＰ＋層５にアノード電極１０が設けられ、露出されたＮ＋ストッパ層７にストッパ電極１１が設けられている。シリコン基板３のＮ＋層１の裏面（第２主面）には、カソード電極１２が設けられている。
【００１３】
図２に示すように、半絶縁性膜８は、シリカ微粒子（コロイダルシリカとも呼称される）２１とシリカ微粒子２１間に充填された多結晶シリコン２２から構成され、厚さは、例えば、１μｍに形成されている。シリカ微粒子２１は絶縁性を有し、その粒径は、例えば、０．１〜０．０１μｍの範囲が好ましい。多結晶シリコン２２は、シリカ微粒子２１間の空隙部分を埋めるように形成され、多結晶シリコン２２の粒径の最大寸法Bはシリカ微粒子２１の粒径Aよりも小さい。ここで、多結晶シリコンとは、シリコン単結晶粒が集合したものであり、多結晶シリコンの粒径とは、シリコン基板３に対して垂直方向に成長するシリコン単結晶粒の最大寸法を言う。ここでは、シリコン基板３に対して垂直方向の寸法が一番大きいのでこれを多結晶シリコンの粒径としている。ここで、シリカ微粒子２１及び多結晶シリコン２２の粒径は、ＴＥＭや断面ＳＥＭなどを用いて確認している。
【００１４】
なお、シリカ微粒子２１の粒径が０．１μｍ以上の場合、半絶縁性膜８中の多結晶シリコン２２の割合が増加するので半絶縁性膜８の抵抗率が低下する。このため、接合終端部での高耐圧ダイオード２０の耐圧が低下し、リーク電流が増大する。一方、シリカ微粒子２１の粒径が０．０１μｍ以下の場合、シリカ微粒子２１の粒径と多結晶シリコン２２の粒径との差が小さくなり、シリカ微粒子２１の空隙部分に多結晶シリコン２２を充分埋めることが困難となる。このため、半絶縁性膜８中に空隙部分が残存し、半絶縁性膜８の膜質が不安定になり、高耐圧ダイオード２０の耐圧やリーク電流レベルが変化する。
【００１５】
ここで、シリカ微粒子２１の空隙部分に多結晶シリコン２２を埋めているが、多結晶シリコン２２の代わりにアモルファスシリコン、或いは多結晶シリコン及びアモルファスシリコンの混合物を用いてシリカ微粒子２１間を充填してもよい。この場合、アモルファスシリコン中の水素を脱離させるために、半絶縁性膜８を形成した後に高温熱処理を行うことが好ましい。高温熱処理を施すことにより半絶縁性膜８の抵抗率を大きくすることができる。
【００１６】
次に、高耐圧ダイオードの製造方法について、図３乃至図５を参照して説明する。図３乃至図５は高耐圧ダイオードの製造工程を示す断面図である。
【００１７】
図３に示すように、まず、Ｎ＋層１上にＮ−層２が形成されたシリコン基板３の表面に、Ｐ層４、Ｐ＋層５、Ｐ−リサーフ層６、及びＮ＋ストッパ層７をそれぞれ選択的に形成する。Ｐ層４、Ｐ＋層５、Ｐ−リサーフ層６、及びＮ＋ストッパ層７はそれぞれ、例えば、イオン注入法及び高温アニールを用いて形成する。
【００１８】
次に、シリコン基板３の表面上に、たとえば、厚さ１μｍの絶縁膜１３を形成し、Ｐ＋層５の一部、Ｐ−リサーフ層６、Ｎ−層２、及びＮ＋ストッパ層７の表面上の絶縁膜１３をエッチング除去し、Ｐ＋層５の一部、Ｐ−リサーフ層６、Ｎ−層２、及びＮ＋ストッパ層７の一部を露出させる。続いて、シリカ微粒子２１を分散させた溶液を、例えば、スピンコート法を用いてシリコン基板３の表面上に塗布する。ここで、例えば、１μｍ以上の塗布厚にしているので、絶縁膜１３上にもシリカ微粒子２１が塗布される。
【００１９】
次に、高温熱処理を行い、残留している溶媒を揮発除去し、シリカ微粒子２１と半導体基板３とを固着させる。続いて、例えば、ＳｉＨ４ガスを用いたＣＶＤ法により、多結晶シリコン２２を堆積し、半導体基板３の表面上に半絶縁性膜８を形成する。ここで、多結晶シリコン２２の粒径はシリカ微粒子２１よりも小さいので、半絶縁性膜８中では多結晶シリコン２２がシリカ微粒子２１の空隙部分を埋めている。
【００２０】
次に、図４に示すように、例えば、ＣＭＰ（Chemical  Mechanical  Polishing）法を用いて、絶縁膜１３上の半絶縁性膜８を除去して絶縁膜１３を露出し、Ｐ＋層５の一部、Ｐ−リサーフ層６、Ｎ−層２、及びＮ＋ストッパ層７表面上の半絶縁性膜８を残置する。ここで、半絶縁性膜８の厚さは、例えば、１μｍに形成される。
【００２１】
続いて、図５に示すように、絶縁膜９を半絶縁性膜８上に堆積する。そして、Ｐ層４及びＰ＋層５の一部表面上の絶縁膜９をエッチングしてコンタクト開口部１６ａを形成し、Ｎ＋ストッパ層７の一部表面上の絶縁膜９をエッチングしてコンタクト開口部１６ｂを形成する。次に、周知の技術を用いて、電極形成を行い、高耐圧ダイオード２０が完成する。
【００２２】
上述したように、本実施例の半導体装置では、Ｐ＋層５の一部、Ｐ−リサーフ層６、Ｎ−層２、及びＮ＋ストッパ層７上に半絶縁性膜８を有する高耐圧ダイオード２０が設けられている。そして、半絶縁性膜８中のシリカ微粒子２１の空隙には多結晶シリコン２２が埋められている。このため、半絶縁性膜８中の酸素濃度を制御でき、且つ半絶縁性膜８中の空隙をなくすことができるので、半絶縁性膜８の抵抗率を安定して大きくすることができる。したがって、素子のリーク電流増大や素子の耐圧低下などを従来よりも大幅に抑制することができる。
【００２３】
更に、半絶縁性膜８中のシリカ微粒子２１と多結晶シリコン２２は、８００℃以上の高温熱処理を行っても反応しないので、半絶縁性膜８の膜質は変化しない。したがって、半絶縁性膜８形成後に８００℃以上の高温熱処理を行うことができ、半絶縁性膜８形成後のプロセス条件を柔軟に変更することができる。
【００２４】
なお、本実施例では、半絶縁性膜８は、一端がＰ＋層５及びＰ−リサーフ層６を介してアノード電極１０に接続され、他端がＮ＋ストッパ層７を介してストッパ電極１１に接続されているが、直接アノード電極１０及びストッパ電極１１と接続させてもよい。また、半絶縁性膜８中のシリカ微粒子２１にＣ（カーボン）やＮ（窒素）を添加させてもよい。
【実施例２】
【００２５】
次に、本発明の実施例２に係る半導体装置としての高耐圧ダイオードについて、図面を参照して説明する。図６は高耐圧ダイオードを示す断面図である。本実施例では、高耐圧ダイオードの接合終端部に絶縁膜を介して半絶縁性膜を設けている。
【００２６】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００２７】
図６に示すように、高耐圧ダイオード２０ａでは、Ｐ＋層５の一部、Ｐ−リサーフ層６、及びＮ＋ストッパ層７の一部表面上に絶縁膜１４が設けられ、この絶縁膜１４を覆うように半絶縁性膜８が設けられている。そして、半絶縁性膜８は、一端がＰ＋層５に接し、他端がＮ＋ストッパ層７に接している。半絶縁性膜８を覆う絶縁膜９に、コンタクト開口部１６ｃがＰ層４及びＰ＋層５の一部を露出するように設けられ、コンタクト開口部１６ｄがＮ＋ストッパ層７の一部を露出するように設けられている。
【００２８】
上述したように、本実施例の半導体装置では、絶縁膜１４上に一端がＰ＋層５に接し、他端がＮ＋ストッパ層７に接している半絶縁性膜８を有する高耐圧ダイオード２０ａが設けられている。そして、半絶縁性膜８中のシリカ微粒子２１の空隙には多結晶シリコン２２が埋められている。このため、半絶縁性膜８中の酸素濃度を制御でき、且つ半絶縁性膜８中の空隙をなくすことができるので、半絶縁性膜８の抵抗率を安定して大きくすることができる。したがって、素子のリーク電流増大や素子の耐圧低下などを従来よりも大幅に抑制することができる。
【００２９】
更に、半絶縁性膜８中のシリカ微粒子２１と多結晶シリコン２２は、８００℃以上の高温熱処理を行っても反応しないので、半絶縁性膜８の膜質は変化しない。したがって、半絶縁性膜８形成後に８００℃以上の高温熱処理を行うことができ、半絶縁性膜８形成後のプロセス条件を柔軟に変更することができる。
【実施例３】
【００３０】
次に、本発明の実施例３に係る半導体装置としての高耐圧ダイオード及びその製造方法について、図面を参照して説明する。図７は高耐圧ダイオードを示す断面図、図８は半絶縁性膜を拡大して示す断面模式図である。本実施例では、半絶縁性膜の構造を変更している。
【００３１】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００３２】
図７に示すように、高耐圧ダイオード２０ｂでは、Ｐ−リサーフ層６の表面（第１主面）上には、半絶縁性膜１５がＰ＋層５及びＮ＋ストッパ層７の表面上の一部まで延在して設けられている。
【００３３】
図８に示すように、半絶縁性膜１５は、シリカ微粒子２１とシリカ微粒子間に充填されたＳＩＰＯＳ２３から構成され、厚さは、例えば、１μｍに形成されている。なお、ＳＩＰＯＳとは多結晶シリコンとＳｉＯｘが混在する半絶縁性多結晶シリコンを表現した名称である。シリカ微粒子２１は絶縁性を有し、その粒径は、例えば、０．１〜０．０１μｍの範囲が好ましい。ＳＩＰＯＳ２３は、シリカ微粒子２１間の空隙部分を埋めるように形成され、その粒径はシリカ微粒子２１よりも小さい。
【００３４】
次に、高耐圧ダイオードの製造方法について、図９を参照して説明する。図９は高耐圧ダイオードの製造工程を示す断面図である。
【００３５】
図９に示すように、シリカ微粒子２１を分散させた溶液を、例えば、スピンコート法を用いてシリコン基板３の表面上に塗布する。ここで、例えば、１μｍ以上の塗布厚にしているので、絶縁膜１３上にもシリカ微粒子２１が塗布される。
【００３６】
次に、高温熱処理を行い、残留している溶媒を揮発除去し、シリカ微粒子２１と半導体基板３とを固着させる。続いて、例えば、ＳｉＨ４ガス及びＮ２Ｏガスを用いたＣＶＤ法により、ＳＩＰＯＳ２３を堆積し、半導体基板３の表面上に半絶縁性膜８を形成する。ここで、ＳＩＰＯＳ２３の粒径はシリカ微粒子２１よりも小さいので、半絶縁性膜８中ではＳＩＰＯＳ２３がシリカ微粒子２１の空隙部分を埋めている。次のステップ以降は実施例１と同様なので説明を省略する。
【００３７】
上述したように、本実施例の半導体装置では、Ｐ＋層５の一部、Ｐ−リサーフ層６、Ｎ−層２、及びＮ＋ストッパ層７表面上に半絶縁性膜８を有する高耐圧ダイオード２０が設けられている。そして、半絶縁性膜８中のシリカ微粒子２１の空隙にはＳＩＰＯＳ２３が埋められている。このため、半絶縁性膜８中の酸素濃度を制御でき、且つ半絶縁性膜８中の空隙をなくすことができるので、半絶縁性膜８の抵抗率を実施例１よりも更に大きくすることができる。したがって、素子のリーク電流増大や素子の耐圧低下などを大幅に抑制することができる。
【００３８】
更に、半絶縁性膜８中のシリカ微粒子２１とＳＩＰＯＳ２３は、８００℃以上の高温熱処理を行っても反応しない。したがって、半絶縁性膜８形成後に８００℃以上の高温熱処理を行うことができ、半絶縁性膜８形成後のプロセス条件を柔軟に変更することができる。
【００３９】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００４０】
例えば、本実施例では、アノード部にＰ−リサーフ層６を設けているが、Ｐ−リサーフ層６の代わりに複数のＰ＋ガードリングを設けてもよい。また、高耐圧ダイオードの終端部にシリカ微粒子を含む半絶縁性膜を設けているが、ＩＧＢＴ、サイリスタなどの終端部にシリカ微粒子を含む半絶縁性膜を設けてもよい。また、シリコンデバイスばかりでなく、ＳｉＣなどの化合物デバイスにシリカ微粒子を含む半絶縁性膜を用いてもよい。
【００４１】
本発明は、以下の付記に記載されているような構成が考えられる。  
（付記１）  半導体基板の第１主面に選択的に設けられた高耐圧素子と、前記高耐圧素子の接合終端部と接し、シリカ微粒子と前記シリカ微粒子間に充填されたＳＩＰＯＳとから構成され、前記半導体基板の第１主面上に直接又は絶縁膜を介して形成された半絶縁性膜とを具備する半導体装置。
【００４２】
（付記２）  第１導電型の半導体基板と、前記半導体基板の第１主面に選択的に設けられた第２導電型の高濃度半導体層と、前記高濃度半導体層の一端と接し、前記半導体基板の第１主面に選択的に設けられた第２導電型の半導体層と、前記高濃度半導体層の他端と接し、前記半導体基板の第１主面に選択的に設けられた前記半導体層よりも低濃度の第２導電型のリサーフ層と、前記リサーフ層と離間し、前記半導体基板の第１主面に選択的に設けられた第１導電型の高濃度ストッパ層と、前記リサーフ層の第１主面上に、前記高濃度半導体層及び前記高濃度ストッパ層の第１主面上の一部まで延在して設けられた絶縁膜と、前記絶縁膜上に設けられ、一端が前記高濃度半導体層と接し、他端が前記高濃度ストッパ層と接し、シリカ微粒子と前記シリカ微粒子間に充填された前記シリカ微粒子よりも粒径の小さい多結晶シリコンとから構成された半絶縁性膜とを具備する半導体装置。
【００４３】
（付記３）  第１導電型の半導体基板と、前記半導体基板の第１主面に選択的に設けられた第２導電型の高濃度半導体層と、前記高濃度半導体層の一端と接し、前記半導体基板の第１主面に選択的に設けられた第２導電型の半導体層と、前記高濃度半導体層の他端と接し、前記半導体基板の第１主面に選択的に設けられた前記半導体層よりも低濃度の第２導電型のリサーフ層と、前記リサーフ層と離間し、前記半導体基板の第１主面に選択的に設けられた第１導電型の高濃度ストッパ層と、前記リサーフ層の第１主面上に、前記高濃度半導体層及び前記高濃度ストッパ層の第１主面上の一部まで延在して設けられ、シリカ微粒子と前記シリカ微粒子間に充填された前記シリカ微粒子よりも粒径の小さいアモルファスシリコンとから構成された半絶縁性膜とを具備する半導体装置。
【００４４】
（付記４）  第１導電型の半導体基板と、前記半導体基板の第１主面に選択的に設けられた第２導電型の高濃度半導体層と、前記高濃度半導体層の一端と接し、前記半導体基板の第１主面に選択的に設けられた第２導電型の半導体層と、前記高濃度半導体層の他端と接し、前記半導体基板の第１主面に選択的に設けられた前記半導体層よりも低濃度の第２導電型のリサーフ層と、前記リサーフ層と離間し、前記半導体基板の第１主面に選択的に設けられた第１導電型の高濃度ストッパ層と、前記リサーフ層の第１主面上に、前記高濃度半導体層及び前記高濃度ストッパ層の第１主面上の一部まで延在して設けられた絶縁膜と、前記絶縁膜上に設けられ、一端が前記高濃度半導体層と接し、他端が前記高濃度ストッパ層と接し、シリカ微粒子と前記シリカ微粒子間に充填されたアモルファスシリコンとから構成された半絶縁性膜とを具備する半導体装置。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施例１に係る高耐圧ダイオードを示す断面図。
【図２】本発明の実施例１に係る半絶縁性膜を拡大して示す断面模式図。
【図３】本発明の実施例１に係る高耐圧ダイオードの製造工程を示す断面図。
【図４】本発明の実施例１に係る高耐圧ダイオードの製造工程を示す断面図。
【図５】本発明の実施例１に係る高耐圧ダイオードの製造工程を示す断面図。
【図６】本発明の実施例２に係る高耐圧ダイオードを示す断面図。
【図７】本発明の実施例３に係る高耐圧ダイオードを示す断面図。
【図８】本発明の実施例３に係る半絶縁性膜を拡大して示す断面模式図。
【図９】本発明の実施例３に係る高耐圧ダイオードの製造工程を示す断面図。
【符号の説明】
【００４６】
１  Ｎ＋層
２  Ｎ−層
３  シリコン基板
４  Ｐ層
５  Ｐ＋層
６  Ｐ−リサーフ層
７  Ｎ＋ストッパ層
８、１５  半絶縁性膜
９、１３、１４  絶縁膜
１０  アノード電極
１１  ストッパ電極
１２  カソード電極
１３  ドレイン電極
１６ａ、１６ｂ、１６ｃ、１６ｄ  コンタクト開口部
２０、２０ａ、２０ｂ  高耐圧ダイオード
２１  シリカ微粒子
２２  多結晶シリコン
２３  ＳＩＰＯＳ
【図１】
2006140169.tif 000003
【図２】
2006140169.tif 000004
【図３】
2006140169.tif 000005
【図４】
2006140169.tif 000006
【図５】
2006140169.tif 000007
【図６】
2006140169.tif 000008
【図７】
2006140169.tif 000009
【図８】
2006140169.tif 000010
【図９】
2006140169.tif 000011