(57)【要約】【課題】  柱状電極を有するＣＳＰと呼ばれる半導体装置において、柱状電極の個数をより多くする。【解決手段】  複数の柱状電極１２はシリコン基板４上において大きさが異なる４つの平面方形枠状の仮想周回線上にそれぞれ配置されている。この場合、内側から２番目の仮想周回線上に配置された柱状電極１２の間隔は、内側から１番目の仮想周回線上に配置された柱状電極１２から引き出された上層配線１８を１本引き回すことができる間隔となっている。内側から３番目の仮想周回線上に配置された柱状電極１２の間隔は、内側から１番目及び２番目の仮想周回線上に配置された柱状電極１２から引き出された上層配線１８を２本引き回すことができる間隔となっている。内側から４番目の仮想周回線上に配置された柱状電極１２の間隔は、内側から１番目、２番目及び３番目の仮想周回線上に配置された柱状電極１２から引き出された上層配線１８を３本引き回すことができる間隔となっている。【選択図】  図１
2006073844.tif 000002
【特許請求の範囲】
【請求項１】
上面に複数の接続パッドが設けられた平面方形状の半導体基板と、前記半導体基板上において前記接続パッドを除く部分に設けられた絶縁膜と、前記絶縁膜上に前記接続パッドに接続されて設けられた複数の外部接続用電極とを備えた半導体装置において、前記外部接続用電極は、前記半導体基板上において大きさが異なる３つ以上の平面方形枠状の仮想周回線上にそれぞれ配置され、且つ、内側からｎ（２以上）番目の仮想周回線上に配置された前記外部接続用電極間の少なくとも一部の間隔は、その内側に配置された前記外部接続用電極から引き出される上層配線を（ｎ−１）本またはそれ以上引き回し可能な間隔となっていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の発明において、内側から２番目の仮想周回線上に配置された前記外部接続用電極間の間隔は、その内側に配置された前記外部接続用電極から引き出される上層配線を１本引き回し可能となっていることを特徴とする半導体装置。
【請求項３】
請求項２に記載の発明において、内側から１番目の仮想周回線上に配置された前記外部接続用電極間の間隔は、前記内側から２番目の仮想周回線上に配置された外部接続用電極間の間隔と同一であることを特徴とする半導体装置。
【請求項４】
請求項１に記載の発明において、内側から３番目及びそれ以降の仮想周回線上に配置された前記外部接続用電極間の間隔は、角部に位置する外部接続用電極と該外部接続用電極の隣に位置する外部接続用電極との間隔を除いて、一定であり、同数の上層配線を引き回し可能な間隔となっていることを特徴とする半導体装置。
【請求項５】
請求項１に記載の発明において、内側から３番目及びそれ以降の仮想周回線上に配置された前記外部接続用電極は、（ｎ−１）本の上層配線を引き回し可能な間隔とそれとは異なる本数の上層配線を引き回し可能な間隔で配置されていることを特徴とする半導体装置。
【請求項６】
請求項１に記載の発明において、前記半導体基板は平面正方形状であることを特徴とする半導体装置。
【請求項７】
請求項１に記載の発明において、前記外部接続用電極は、前記絶縁膜上に前記接続パッドに接続されて設けられた配線の接続パッド部上に設けられた柱状電極であることを特徴とする半導体装置。
【請求項８】
請求項１に記載の発明において、前記外部接続用電極は、前記絶縁膜上に前記接続パッドに接続されて設けられた配線の接続パッド部上に設けられた上層接続パッドであることを特徴とする半導体装置。
【請求項９】
ベース板と、前記ベース板上に設けられ、且つ、平面方形状の半導体基板及び該半導体基板上に設けられた複数の外部接続用電極を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板上に設けられた絶縁層と、前記半導体構成体及び前記絶縁層上に前記半導体構成体の外部接続用電極にビアホールを介して接続された上層配線とを備えた半導体装置において、前記半導体構成体の外部接続用電極は前記半導体基板上において大きさが異なる３つ以上の平面方形枠状の仮想周回線上にそれぞれ配置され、且つ、前記上層配線は、内側からｎ（２以上）番目の仮想周回線上に配置された前記外部接続用電極間の少なくとも一部において、その内側に配置された前記外部接続用電極から引き出された前記上層配線を（ｎ−１）本以上引き回されていることを特徴とする半導体装置。
【請求項１０】
請求項９に記載の発明において、前記上層配線は、前記半導体構成体の内側から２番目の仮想周回線上に配置された前記外部接続用電極間の間隔において、１本引き回されていることを特徴とする半導体装置。
【請求項１１】
請求項１０に記載の発明において、前記半導体構成体の内側から１番目の仮想周回線上に配置された前記外部接続用電極間の間隔は、前記半導体構成体の内側から２番目の仮想周回線上に配置された前記外部接続用電極間の間隔と同一であることを特徴とする半導体装置。
【請求項１２】
請求項９に記載の発明において、前記半導体構成体の内側から３番目及びそれ以降の仮想周回線上に配置された前記外部接続用電極間の間隔は、角部に位置する外部接続用電極と該外部接続用電極の隣に位置する外部接続用電極との間隔を除いて、一定であり、それぞれ、前記上層配線が同数引き回されていることを特徴とする半導体装置。
【請求項１３】
請求項９に記載の発明において、前記半導体構成体の内側から３番目及びそれ以降の仮想周回線上に配置された前記外部接続用電極間には、他の一部に対して前記上層配線（ｎ−１）本とは異なるの本数が引き回されていることを特徴とする半導体装置。
【請求項１４】
請求項９に記載の発明において、前記ベース板及び前記半導体基板は平面正方形状であることを特徴とする半導体装置。
【請求項１５】
請求項９に記載の発明において、前記上層配線の接続パッド部以外を覆うオーバーコート膜を有することを特徴とする半導体装置。
【請求項１６】
請求項１５に記載の発明において、前記上層配線の接続パッド部上に半田ボールが設けられていることを特徴とする半導体装置。
【請求項１７】
請求項１６に記載の発明において、前記半田ボールは前記絶縁層に対応する領域上のみに配置されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置に関する。
【背景技術】
【０００２】
従来の半導体装置には、ＣＳＰ(chip size package)と呼ばれるもので、上面に複数の接続パッドを有する半導体基板上に絶縁膜を介して配線を前記接続パッドに接続させて設け、配線の接続パッド部上に柱状電極を設け、配線を含む絶縁膜上に封止膜をその上面が柱状電極の上面と面一となるように設けたものがある（例えば、特許文献１参照）。
【０００３】
また、従来の他の半導体装置には、半導体基板のサイズ外にも外部接続用接続端子としての半田ボールを備えるため、上面に複数の接続パッドを有する半導体基板をベース板の上面に設け、半導体基板の周囲におけるベース板の上面に絶縁層を設け、半導体基板及び絶縁層の上面に上層絶縁膜を設け、上層絶縁膜の上面に上層配線を上層絶縁膜に設けられた開口部を介して半導体基板の接続パッドに接続させて設け、上層配線の接続パッド部を除く部分をオーバーコート膜で覆い、上層配線の接続パッド部上に半田ボールを設けたものがある（例えば、特許文献２参照）。
【０００４】
【特許文献１】特開２０００−２２０５２号公報（図８）
【特許文献２】特開２００３−２９８００５号公報
【０００５】
ところで、特許文献２に記載のものにおいて、ベース板の上面に、半導体基板の代わりに、特許文献１に記載の柱状電極を有する半導体装置（以下、便宜上、半導体構成体という）を設けることが考えられている。すなわち、柱状電極を有する半導体構成体をベース板の上面に設け、半導体構成体の周囲におけるベース板の上面に絶縁層を設け、半導体構成体及び絶縁層の上面に上層絶縁膜を設け、上層絶縁膜の上面に上層配線を上層絶縁膜に設けられた開口部を介して半導体構成体の柱状電極に接続させて設け、上層配線の接続パッド部を除く部分をオーバーコート膜で覆い、上層配線の接続パッド部上に半田ボールを設けることが考えられている。
【０００６】
ここで、現在の加工技術では、柱状電極の直径を１２０μｍ程度とした場合、柱状電極の配置ピッチの限界は２００μｍ程度であり、上層配線の配線ピッチの限界は７０μｍ程度（配線幅３５μｍ程度、配線間隔３５μｍ程度）である。そして、直径１２０μｍの柱状電極上における上層絶縁膜に形成する開口部の直径を９５μｍとすると、配置ピッチ２００μｍで配置された柱状電極上の開口部間の間隔は１０５μｍであるため、この間隔に対応する上層絶縁膜の上面に引き回すことができる配線幅３５μｍ、配線間隔３５μｍの上層配線の本数は１本である。
【０００７】
この条件において、５ｍｍ×５ｍｍの半導体基板上の周辺部に柱状電極を最大限に配置すると、図２１に示すようになる。すなわち、半導体基板４１の一辺の長さは５ｍｍであるため、この一辺部に直径１２０μｍの柱状電極４２を配置ピッチ２００μｍで配置すると、その個数は、（５０００÷２００）−１＝２４個となり、四辺部では合計９２個となる。
【０００８】
また、図２２に示すように、四辺部に配置された９２個の柱状電極４２の各間における上層絶縁膜４３の上面に上層配線４４を１本ずつ引き回すことができるので、図２１に示すように、四辺部に配置された９２個の柱状電極４２の内側に同数の９２個の柱状電極４２を配置することができる。この場合、四辺部に配置された９２個の柱状電極４２の内側に２列目として８４個の柱状電極４２が配置され、その内側に３列目として８個の柱状電極４２が配置されている。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
以上のように、上記柱状電極配置構造の半導体装置では、四辺部に配置された９２個の柱状電極４２の内側に同数の９２個の柱状電極４２を配置することができるので、全体として１８４個の柱状電極４２を配置することができるが、これが限界であり、それよりも多い個数の柱状電極４２を配置することができない。
【００１０】
そこで、この発明は、より多い個数の柱状電極等からなる外部接続用電極を配置することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
この発明は、複数の柱状電極等からなる外部接続用電極を大きさが異なる３つ以上の平面方形枠状の仮想周回線上にそれぞれ配置し、且つ、内側からｎ（２以上）番目の仮想周回線上に配置された外部接続用電極間の少なくとも一部の間隔を、その内側に配置された外部接続用電極から引き出される上層配線を（ｎ−１）本またはそれ以上引き回し可能な間隔としたことを特徴とするものである。
【発明の効果】
【００１２】
この発明によれば、複数の柱状電極等からなる外部接続用電極を大きさが異なる３つ以上の平面方形枠状の仮想周回線上にそれぞれ配置し、且つ、内側からｎ（２以上）番目の仮想周回線上に配置された外部接続用電極間の少なくとも一部の間隔を、その内側に配置された前記接続用電極から引き出される上層配線を（ｎ−１）本またはそれ以上引き回し可能な間隔とすると、例えば図２１に示す場合と比較して、より多い個数の柱状電極等からなる外部接続用電極を配置することができる。
【発明を実施するための最良の形態】
【００１３】
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の要部の平面図を示し、図２は図１に示す半導体装置における半導体構成体の平面図を示し、図３は図１に示す半導体装置の適当な部分の縦断面図を示す。この場合、図示の都合上、図１及び図２と図３とでは各部の寸法は一致していない。まず、図３を参照して説明すると、この半導体装置は、ガラス布基材エポキシ樹脂等からなる平面正方形状のベース板１を備えている。
【００１４】
ベース板１の上面中央部には、ベース板１のサイズよりもある程度小さいサイズの平面正方形状の半導体構成体２の下面がダイボンド材からなる接着層３を介して接着されている。この場合、半導体構成体２は、後述する配線１１、柱状電極１２、封止膜１３を有しており、一般的にはＣＳＰと呼ばれるものであり、特に、後述の如く、シリコンウエハ上に配線１１、柱状電極１２、封止膜１３を形成した後、ダイシングにより個々の半導体構成体２を得る方法を採用しているため、特に、ウエハレベルＣＳＰ（Ｗ−ＣＳＰ）とも言われている。以下に、半導体構成体２の構成について説明する。
【００１５】
半導体構成体２はシリコン基板（半導体基板）４を備えている。シリコン基板４の下面は接着層３を介してベース板１の上面に接着されている。シリコン基板４の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド５が集積回路に接続されて設けられている。接続パッド５の中央部を除くシリコン基板４の上面には酸化シリコン等からなる絶縁膜６が設けられ、接続パッド５の中央部は絶縁膜６に設けられた開口部７を介して露出されている。
【００１６】
絶縁膜６の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜（絶縁膜）８が設けられている。この場合、絶縁膜６の開口部７に対応する部分における保護膜８には開口部９が設けられている。保護膜８の上面には銅等からなる下地金属層１０が設けられている。下地金属層１０の上面全体には銅からなる配線１１が設けられている。下地金属層１０を含む配線１１の一端部は、両開口部７、９を介して接続パッド５に接続されている。
【００１７】
配線１１の接続パッド部上面には銅からなる柱状電極（外部接続用電極）１２が設けられている。配線１１を含む保護膜８の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１３がその上面が柱状電極１２の上面と面一となるように設けられている。このように、Ｗ−ＣＳＰと呼ばれる半導体構成体２は、シリコン基板４、接続パッド５、絶縁膜６を含み、さらに、保護膜８、配線１１、柱状電極１２、封止膜１３を含んで構成されている。
【００１８】
半導体構成体２の周囲におけるベース板１の上面には平面方形枠状の絶縁層１４がその上面が半導体構成体２の上面とほぼ面一となるように設けられている。絶縁層１４は、例えば、エポキシ系樹脂等の熱硬化性樹脂、あるいは、このような熱硬化性樹脂中にシリカフィラー等からなる補強材が混入されたものからなっている。
【００１９】
半導体構成体２及び絶縁層１４の上面には上層絶縁膜１５がその上面を平坦とされて設けられている。上層絶縁膜１５は、ビルドアップ基板に用いられる、通常、ビルドアップ材と言われるもので、例えば、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラー等からなる補強材が混入されたものからなっている。
【００２０】
柱状電極１２の上面中央部に対応する部分における上層絶縁膜１５にはビアホール１６が設けられている。上層絶縁膜１５の上面には銅等からなる上層下地金属層１７が設けられている。上層下地金属層１７の上面全体には銅からなる上層配線１８が設けられている。上層下地金属層１７を含む上層配線１８の一端部は、上層絶縁膜１５のビアホール１６を介して柱状電極１２の上面に接続されている。
【００２１】
上層配線１８を含む上層絶縁膜１５の上面にはソルダーレジスト等からなるオーバーコート膜１９が設けられている。上層配線１８の接続パッド部に対応する部分におけるオーバーコート膜１９には開口部２０が設けられている。開口部２０内及びその上方には半田ボール２１が上層配線１８の接続パッド部に接続されて設けられている。
【００２２】
ここで、現在の加工技術では、柱状電極１２の直径を１２０μｍ程度とした場合、柱状電極１２の配置ピッチの限界は２００μｍ程度であり、上層配線１８の配線ピッチの限界は７０μｍ程度（配線幅３５μｍ程度、配線間隔３５μｍ程度）である。そして、直径１２０μｍの柱状電極１２上における上層絶縁膜１５に形成するビアホール１６の直径を９５μｍとすると、配置ピッチ２００μｍで配置された柱状電極１２上のビアホール１６間の間隔は１０５μｍであるため、この間隔に対応する上層絶縁膜１５の上面に引き回すことができる配線幅３５μｍ、配線間隔３５μｍの上層配線１８の本数は１本である。
【００２３】
ところで、この実施形態では、図２に示すように、複数の柱状電極１２はシリコン基板４上において大きさが異なる４つの平面方形枠状の仮想周回線上にそれぞれ配置されている。この場合、内側から１番目及び２番目の仮想周回線上には柱状電極１２が一定の配置ピッチ（２００μｍ）で配置されている。内側から３番目の仮想周回線上には柱状電極１２が一定の配置ピッチ（２７０μｍ）で配置されている。内側から４番目の仮想周回線上には柱状電極１２が一定の配置ピッチ（３４０μｍ）で配置されている。
【００２４】
すなわち、内側から１番目の仮想周回線上に配置された柱状電極１２の配置ピッチは、可及的に小さく、加工限界の２００μｍとしている。内側から２番目の仮想周回線上に配置された柱状電極１２の配置ピッチは、図１に示すように、内側から１番目の仮想周回線上に配置された柱状電極１２から引き出された上層配線１８を１本引き回すために、（最小配線幅）＋（最小配線間隔）×２＋（ビアホール１６の直径）＝２００μｍとしている。
【００２５】
内側から３番目の仮想周回線上に配置された柱状電極１２の配置ピッチは、図１に示すように、内側から１番目及び２番目の仮想周回線上に配置された柱状電極１２から引き出された上層配線１８を２本引き回すために、（最小配線幅）×２＋（最小配線間隔）×３＋（ビアホール１６の直径）＝２７０μｍとしている。
【００２６】
内側から４番目の仮想周回線上に配置された柱状電極１２の配置ピッチは、図１に示すように、内側から１番目、２番目及び３番目の仮想周回線上に配置された柱状電極１２から引き出された上層配線１８を３本引き回すために、（最小配線幅）×３＋（最小配線間隔）×４＋（ビアホール１６の直径）＝３４０μｍとしている。
【００２７】
換言すれば、内側からｎ（２以上）番目の仮想周回線上に配置された柱状電極１２の間隔は、その内側に配置された柱状電極１２から引き出された上層配線１８を（ｎ−１）本引き回し可能な間隔としている。
【００２８】
以上の条件において、５ｍｍ×５ｍｍのシリコン基板４上において大きさが異なる４つの平面方形枠状の仮想周回線上にそれぞれ柱状電極１２を配置すると、図２に示すようになる。すなわち、内側から１番目の仮想周回線上には柱状電極１２を５２個配置し、内側から２番目の仮想周回線上には柱状電極１２を６０個配置し、内側から３番目の仮想周回線上には柱状電極１２を５２個配置し、内側から４番目の仮想周回線上には柱状電極１２を５２個配置する。
【００２９】
すると、柱状電極１２は合計２１６個となるが、図１に示すように、内側から１番目の仮想周回線上に配置された１２個の柱状電極１２からの上層配線１８の引き出しができないため、実質的に使用可能な柱状電極１２は２０４個となる。しかし、これでも、図２１に示す場合と比較して、より多い個数（２０４−１８４＝２０）の柱状電極１２を配置することができる。
【００３０】
ところで、ベース板１のサイズを半導体構成体２のサイズよりもある程度大きくしているのは、シリコン基板４上の接続パッド５の数の増加に応じて、半田ボール２１の配置領域を半導体構成体２のサイズよりもある程度大きくし、これにより、上層配線１８の接続パッド部（オーバーコート膜１９の開口部２０内の部分）のサイズ及びピッチを柱状電極１４のサイズ及びピッチよりも大きくするためである。
【００３１】
この場合、図１に示すように、上層配線１８を半導体構成体２に対応する領域上からその外側に向かって引き出しているため、図３に示すように、半田ボール２１は、半導体構成体２の周囲におけるベース板１の上面に設けられた絶縁層１４に対応する領域上のみに配置されている。
【００３２】
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体２の製造方法の一例について説明する。この場合、まず、図４に示すように、ウエハ状態のシリコン基板（半導体基板）４上にアルミニウム系金属等からなる接続パッド５、酸化シリコン等からなる絶縁膜６及びエポキシ系樹脂やポリイミド系樹脂等からなる保護膜８が設けられ、接続パッド５の中央部が絶縁膜６及び保護膜８に形成された開口部７、９を介して露出されたものを用意する。上記において、ウエハ状態のシリコン基板４には、各半導体構成体が形成される領域に所定の機能の集積回路が形成され、接続パッド５は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。
【００３３】
次に、図５に示すように、両開口部７、９を介して露出された接続パッド５の上面を含む保護膜８の上面全体に下地金属層１０を形成する。この場合、下地金属層１０は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
【００３４】
次に、下地金属層１０の上面にメッキレジスト膜３１をパターン形成する。この場合、配線１１形成領域に対応する部分におけるメッキレジスト膜３１には開口部３２が形成されている。次に、下地金属層１０をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜３１の開口部３２内の下地金属層１０の上面に配線１１を形成する。次に、メッキレジスト膜３１を剥離する。
【００３５】
次に、図６に示すように、配線１１を含む下地金属層１０の上面にメッキレジスト膜３３をパターン形成する。この場合、柱状電極１２形成領域に対応する部分におけるメッキレジスト膜３３には開口部３４が形成されている。次に、下地金属層１０をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜３３の開口部３４内の配線１１の接続パッド部上面に柱状電極１２を形成する。次に、メッキレジスト膜３３を剥離し、次いで、配線１１をマスクとして下地金属層１０の不要な部分をエッチングして除去すると、図７に示すように、配線１１下にのみ下地金属層１０が残存される。
【００３６】
次に、図８に示すように、スクリーン印刷法、スピンコーティング法、ダイコート法等により、柱状電極１２及び配線１１を含む保護膜８の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１３をその厚さが柱状電極１２の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１２の上面は封止膜１３によって覆われている。
【００３７】
次に、封止膜１３及び柱状電極１２の上面側を適宜に研磨し、図９に示すように、柱状電極１２の上面を露出させ、且つ、この露出された柱状電極１２の上面を含む封止膜１３の上面を平坦化する。ここで、柱状電極１２の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極１２の高さにばらつきがあるため、このばらつきを解消して、柱状電極１２の高さを均一にするためである。
【００３８】
次に、図１０に示すように、シリコン基板４の下面全体に接着層３を接着する。接着層３は、エポキシ系樹脂、ポリイミド系樹脂等のダイボンド材からなるものであり、加熱加圧により、半硬化した状態でシリコン基板４に固着する。次に、シリコン基板４に固着された接着層３をダイシングテープ（図示せず）に貼り付け、図１１に示すダイシング工程を経た後に、ダイシングテープから剥がすと、図３に示すように、シリコン基板４の下面に接着層３を有する半導体構成体２が複数個得られる。
【００３９】
このようにして得られた半導体構成体２では、シリコン基板４の下面に接着層３を有するため、ダイシング工程後に各半導体構成体２のシリコン基板４の下面にそれぞれ接着層を設けるといった極めて面倒な作業が不要となる。なお、ダイシング工程後にダイシングテープから剥がす作業は、ダイシング工程後に各半導体構成体２のシリコン基板４の下面にそれぞれ接着層を設ける作業に比べれば、極めて簡単である。
【００４０】
次に、このようにして得られた半導体構成体２を用いて、図３に示す半導体装置を製造する場合の一例について説明する。まず、図１２に示すように、図３に示す完成された半導体装置を複数個形成することが可能な面積を有するベース板１を用意する。ベース板１は、限定する意味ではないが、例えば、平面方形状である。次に、ベース板１の上面の所定の複数箇所にそれぞれ半導体構成体２のシリコン基板４の下面に接着された接着層３を接着する。ここでの接着は、加熱加圧により、接着層３を本硬化させる。
【００４１】
次に、図１３に示すように、半導体構成体２の周囲におけるベース板１の上面に、例えばスクリーン印刷法やスピンコーティング法等により、絶縁層形成用層１４ａを形成する。絶縁層形成用層１４ａは、例えば、エポキシ系樹脂等の熱硬化性樹脂、あるいは、このような熱硬化性樹脂中にシリカフィラー等からなる補強材が混入されたものである。
【００４２】
次に、半導体構成体２及び絶縁層形成用層１４ａの上面に上層絶縁膜形成用シート１５ａを配置する。上層絶縁膜形成用シート１５ａは、限定する意味ではないが、シート状のビルドアップ材が好ましく、このビルドアップ材としては、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラーを混入させ、熱硬化性樹脂を半硬化状態にしたものがある。なお、上層絶縁膜形成用シート１５ａとして、ガラス繊維にエポキシ系樹脂等の熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたプリプレグ材、または、シリカフィラーが混入されない、熱硬化性樹脂のみからなるシート状のものを用いるようにしてもよい。
【００４３】
次に、図１４に示すように、一対の加熱加圧板３５、３６を用いて上下から絶縁層形成用層１４ａ及び上層絶縁膜形成用シート１５ａを加熱加圧する。すると、半導体構成体２の周囲におけるベース板１の上面に絶縁層１４が形成され、半導体構成体２及び絶縁層１４の上面に上層絶縁膜１５が形成される。この場合、上層絶縁膜１５の上面は、上側の加熱加圧板３５の下面によって押さえ付けられるため、平坦面となる。したがって、上層絶縁膜１５の上面を平坦化するための研磨工程は不要である。
【００４４】
次に、図１５に示すように、レーザビームを照射するレーザ加工により、柱状電極１２の上面中央部に対応する部分における上層絶縁膜１５にビアホール１６を形成する。次に、必要に応じて、ビアホール１６内等に発生したエポキシスミア等をデスミア処理により除去する。次に、図１６に示すように、ビアホール１６を介して露出された柱状電極１２の上面を含む上層絶縁膜１５の上面全体、銅の無電解メッキにより、上層下地金属層１７を形成する。次に、上層下地金属層１７の上面にメッキレジスト膜３７をパターン形成する。この場合、上層配線１８形成領域に対応する部分におけるメッキレジスト膜３７には開口部３８が形成されている。
【００４５】
次に、上層下地金属層１８をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜３７の開口部３８内の上層下地金属層１７の上面に上層配線１８を形成する。次に、メッキレジスト膜３７を剥離し、次いで、上層配線１８をマスクとして上層下地金属層１７の不要な部分をエッチングして除去すると、図１７に示すように、上層配線１８下にのみ上層下地金属層１７が残存される。
【００４６】
次に、図１８に示すように、スクリーン印刷法等により、上層配線１８を含む上層絶縁膜１５の上面全体にソルダーレジスト等からなるオーバーコート膜１９を形成する。この場合、上層配線１８の接続パッド部に対応する部分におけるオーバーコート膜１９には開口部２０が形成されている。次に、開口部２０内及びその上方に半田ボール２１を上層配線１８の接続パッド部に接続させて形成する。次に、互いに隣接する半導体構成体２間において、オーバーコート膜１９、上層絶縁膜１５、絶縁層１４及びベース板１を切断すると、図３に示す半導体装置が複数個得られる。
【００４７】
以上のように、上記製造方法では、ベース板１上に複数の半導体構成体２を配置し、複数の半導体構成体２に対して、上層配線１８及び半田ボール２１の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。また、図１４に示す製造工程以降では、ベース板１と共に複数の半導体構成体２を搬送することができるので、これによっても製造工程を簡略化することができる。
【００４８】
ところで、上記実施形態では、図１に示すように、柱状電極１２が合計２１６個となるが、内側から１番目の仮想周回線上に配置された１２個の柱状電極１２からの上層配線１８の引き出しができないため、実質的に使用可能な柱状電極１２は２０４個となる。そこで、次に、内側から１番目の仮想周回線上に配置された柱状電極１２を全て使用可能とすることができる実施形態について説明する。
【００４９】
（第２実施形態）
図１９はこの発明の第２実施形態としての半導体装置の要部の平面図を示し、図２０は図１９に示す半導体装置における半導体構成体の平面図を示す。この半導体装置では、内側から１番目及び２番目の仮想周回線上に配置された柱状電極１２の配置ピッチは一定であるが、内側から３番目及び４番目の仮想周回線上に配置された柱状電極１２の配置ピッチは異なっている。
【００５０】
すなわち、内側から１番目の仮想周回線上に配置された柱状電極１２の配置ピッチは、可及的に小さく、加工限界の２００μｍとしている。内側から２番目の仮想周回線上に配置された柱状電極１２の配置ピッチは、内側から１番目の仮想周回線上に配置された柱状電極１２から引き出された上層配線１８を１本引き回すために、２００μｍとしている。
【００５１】
内側から３番目の仮想周回線上に配置された柱状電極１２の配置ピッチは、内側から１番目及び２番目の仮想周回線上に配置された柱状電極１２から引き出された上層配線１８を１本、２本、６本引き回すために、２００μｍ、２７０μｍ、５５０μｍの３種類としている。
【００５２】
内側から４番目の仮想周回線上に配置された柱状電極１２の配置ピッチは、内側から１番目、２番目及び３番目の仮想周回線上に配置された柱状電極１２から引き出された上層配線１８を１本、２本、３本、１３本引き回すために、２００μｍ、２７０μｍ、３４０μｍ、１０４０μｍの４種類としている。
【００５３】
換言すれば、内側からｎ（２以上）番目の仮想周回線上に配置された柱状電極１２の少なくとも一部の間隔は、その内側に配置された柱状電極１２から引き出された上層配線１８を（ｎ−１）本以上引き回し可能な間隔としている。
【００５４】
以上の条件において、５ｍｍ×５ｍｍのシリコン基板４上において大きさが異なる４つの平面方形枠状の仮想周回線上にそれぞれ柱状電極１２を配置すると、図２０に示すようになる。すなわち、内側から１番目の仮想周回線上には柱状電極１２を５２個配置し、内側から２番目の仮想周回線上には柱状電極１２を６０個配置し、内側から３番目の仮想周回線上には柱状電極１２を４８個配置し、内側から４番目の仮想周回線上には柱状電極１２を５２個配置する。
【００５５】
すると、柱状電極１２は合計２１２個となり、図１９に示すように、内側から１番目の仮想周回線上に配置された柱状電極１２の全てから上層配線１８を引き出すことができる。そして、この場合、実質的に使用可能な柱状電極１２は、図１に示す場合と比較して、より多い個数（２１２−２０４＝８）となる。
【００５６】
（その他の実施形態）
上記実施形態では、半導体構成体２として、外部接続用電極としての柱状電極１２を有するものとしたが、これに限らず、柱状電極１２及び封止膜１３を有せず、配線１１の接続パッド部以外を覆うソルダーレジスト等からなるオーバーコート膜を有し、配線１１の接続パッド部上及びその近傍のオーバーコート膜上に外部接続用電極としての下地金属層を含む上層接続パッドが設けられたものであってもよい。また、半導体構成体２のシリコン基板４及びベース板１は長方形状であってもよい。
【図面の簡単な説明】
【００５７】
【図１】この発明の第１実施形態としての半導体装置の要部の平面図。
【図２】図１に示す半導体装置における半導体構成体の平面図。
【図３】図１に示す半導体装置の適当な部分の縦断面図。
【図４】図３に示す半導体構成体の製造に際し、当初用意したものの断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の断面図。
【図７】図６に続く工程の断面図。
【図８】図７に続く工程の断面図。
【図９】図８に続く工程の断面図。
【図１０】図８に続く工程の断面図。
【図１１】図１０に続く工程の断面図。
【図１２】図１１に続く工程の断面図。
【図１３】図１２に続く工程の断面図。
【図１４】図１３に続く工程の断面図。
【図１５】図１３に続く工程の断面図。
【図１６】図１５に続く工程の断面図。
【図１７】図１６に続く工程の断面図。
【図１８】図１７に続く工程の断面図。
【図１９】この発明の第２実施形態としての半導体装置の要部の平面図。
【図２０】図１９に示す半導体装置における半導体構成体の平面図。
【図２１】背景技術を説明するための図２同様の平面図。
【図２２】背景技術を説明するための図１同様の平面図。
【符号の説明】
【００５８】
１  ベース板
２  半導体構成体
３  接着層
４  シリコン基板
５  接続パッド
６  絶縁膜
８  保護膜
１１  配線
１２  柱状電極
１３  封止膜
１４  絶縁層
１５  上層絶縁膜
１８  上層配線
１９  オーバーコート膜
２１  半田ボール
【図１】
2006073844.tif 000003
【図２】
2006073844.tif 000004
【図３】
2006073844.tif 000005
【図４】
2006073844.tif 000006
【図５】
2006073844.tif 000007
【図６】
2006073844.tif 000008
【図７】
2006073844.tif 000009
【図８】
2006073844.tif 000010
【図９】
2006073844.tif 000011
【図１０】
2006073844.tif 000012
【図１１】
2006073844.tif 000013
【図１２】
2006073844.tif 000014
【図１３】
2006073844.tif 000015
【図１４】
2006073844.tif 000016
【図１５】
2006073844.tif 000017
【図１６】
2006073844.tif 000018
【図１７】
2006073844.tif 000019
【図１８】
2006073844.tif 000020
【図１９】
2006073844.tif 000021
【図２０】
2006073844.tif 000022
【図２１】
2006073844.tif 000023
【図２２】
2006073844.tif 000024