(57)【要約】【課題】  電源ノイズおよび電波として放射されるノイズ自体を低減することや、半導体装置内部における電源ノイズをカットすることが可能な半導体装置および半導体装置の調整方法を提供すること。【解決手段】  オープンスタブＯＳ１は、半導体装置１における上層配線層に形成される。スタブ長Ｌ１は、ノイズのピーク成分を有する既知の周波数の波長の１／４の長さに設定される。また、ノイズ受信部ＡＴ１がオープンスタブＯＳ１に隣接するように配置される。オープンスタブＯＳ１は、層間配線６によって電源配線４に接続される。またノイズ受信部ＡＴ１は、接地電位にバイアスされる。ＰＬＬ回路１１から発生して電源配線４を伝播（図２、矢印Ｙ１）するノイズの基本波成分および奇数高調波は、オープンスタブＯＳ１によってＰＬＬ回路１１に戻るように反射（図２、矢印Ｙ２）されるため、フィルタ回路１２に到達しない。【選択図】  図１
2006185936.tif 000002
【特許請求の範囲】
【請求項１】
所定周波数成分を含むノイズが伝達される電源配線に接続され、前記所定周波数の１／４波長の長さを備えるオープンスタブと、
所定電位にバイアスされ、前記オープンスタブに隣接して備えられる第１導電部と
を備えることを特徴とする半導体装置。
【請求項２】
前記ノイズは２以上の異なる前記所定周波数成分を含み、
前記オープンスタブは、前記ノイズの各々に対して前記所定周波数の１／４波長の長さを備えることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記導電部は、インピーダンス成分を備えることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第１導電部と絶縁され、該第１導電部に隣接して備えられる第２導電部を備え、
前記第１導電部と前記第２導電部とによってキャパシタが構成されることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記オープンスタブは、少なくとも１箇所の屈曲部を備えることを特徴とする請求項１に記載の半導体装置。
【請求項６】
所定周波数成分を含むノイズが伝達される電源配線に接続されるオープンスタブを備える半導体装置の調整方法であって、
前記ノイズのノイズ最大値を測定するステップと、
該ノイズ最大値を測定するステップで得られる前記ノイズ最大値と所定のノイズ許容規格値とを比較するステップと、
該比較するステップの結果に応じて、前記電源配線に接続される少なくとも１つのオープンスタブの長さを調整するステップとを備え、
該ノイズ最大値を測定するステップと該比較するステップと該オープンスタブの長さを調整するステップとが繰り返されることを特徴とする半導体装置の調整方法。
【請求項７】
前記オープンスタブの長さは前記所定周波数の１／４波長の長さに対して予め所定量長くされ、
前記オープンスタブの長さを調整するステップでは、該オープンスタブの長さが短くされることを特徴とする請求項６に記載の半導体装置の調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の電源ノイズ制御に関し、特にオープンスタブを用いるノイズ制御に関するものである。
【背景技術】
【０００２】
近年の半導体集積回路は高集積、高速同期動作が進み、高速・安定動作を実現するためにクロックスキューが低減されている。そのため、貫通電流等のタイミングが揃うことになり、電源ノイズが増大する傾向にある。また多ピン化した集積回路の高速化に伴い、出力バッファ等がスイッチングすると電源が揺れる同時スイッチング・ノイズなどが発生するする傾向にある。
【０００３】
特許文献１の回路を図９に示す。図９は、半導体素子をマウントした絶縁物から成る外囲器及びボードに固着する際の等価回路の一例である。この図では集積回路ａ、ＰＧＡ外囲器がｂ、ボードがｃとして表わされている。例えばＰＧＡ外囲器ｂならびにボードｃには、寄生的にインダクタンスＬ１０１、Ｌ１０２や抵抗などが生じ、更に集積回路ａ内には入力バッファ１０２及び出力バッファ１０３が形成され、前者は集積回路ａ内に形成するパッド１０４に電気的に接続される。更にボードｃには、ＶＤＤ端子１０５、ＶＳＳ端子６、及び５Ｖの電源１０７を設けると共に、ＰＧＡ外囲器に設置する帯域フィルタ１０８をＶＤＤ端子１０５に電気的に接続する。従って本願では、ノイズの主成分の周波数を帯域フィルタ１０８によりカットして、Ｄ点におけるノイズが減少される。以上のように入出力電源間に４０ｍｍの帯域フィルタ１０８を配置することにより、ノイズの主成分の周波数だけを遮断してノイズの伝搬が防止される。
【０００４】
尚、上記の関連技術として特許文献２、３が開示されている。
【特許文献１】特開平９−２６０５２２号公報
【特許文献２】特開２００２−７６９６７号公報
【特許文献３】特開平８−１６２８０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら上記特許文献１に示す従来技術では、ノイズの中心周波数成分を帯域フィルタ８（オープンスタブ）により反射してノイズの伝播を防止する方法については記載があるが、ノイズ成分自体を低減する方法については記載がない。すると反射したノイズ成分が定在波として存在することになり、半導体装置の安定動作を損なうおそれがあるため問題である。
【０００６】
また特許文献１では、帯域フィルタ１０８から電波として放射されるノイズについての低減方法については記載がない。すると、電波として放射されるノイズがチップ内の回路等を含む周辺部に影響を与えるおそれがあり、またその事態を防止することができないため問題である。
【０００７】
また特許文献１では、集積回路１００から入出力されるノイズを帯域フィルタ１０８（オープンスタブ）によってカットすることが出来るが、集積回路１００内におけるブロック回路間でのノイズをカットすることができない。すると、集積回路１００と他の機器との間におけるノイズに起因する誤動作は防止できても、集積回路１００内部で発生するノイズに起因する集積回路１００自体の誤動作等を防止することができないため問題である。
【０００８】
また特許文献１では、帯域フィルタ１０８（オープンスタブ）のスタブ長の調整方法については記載がない。すると、半導体装置ごとに、実際に発生するノイズの最大値が存在する周波数に応じて、オープンスタブによりカットする中心周波数を調整することができない。よって半導体装置が発生するノイズの中心周波数ばらつきの影響を受けやすくなるため、電源ノイズの影響をより効果的に抑えることができずに問題である。
【０００９】
本発明は前記背景技術の課題の少なくとも１つを解消するためになされたものであり、オープンスタブを用いて、電源ノイズおよび電波として放射されるノイズ自体を低減することや、半導体装置内部における電源ノイズをカットすることや、半導体装置の電源ノイズのカットする中心周波数を調整することが可能な半導体装置および半導体装置の調整方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前記目的を達成するために、本発明に係る第１の思想では、半導体装置において、所定周波数成分を含むノイズが伝達される電源配線に接続され、所定周波数の１／４波長の長さを備えるオープンスタブと、所定電位にバイアスされ、オープンスタブに隣接して備えられる第１導電部とを備えることを特徴とする。
【００１１】
オープンスタブは、電源配線に接続される。電源配線には所定周波数成分を含むノイズが伝達される。オープンスタブの長さは、ノイズが含む所定周波数の波長の１／４波長とされる。第１導電部は、所定電位にバイアスされ、オープンスタブに隣接して備えられる。
【００１２】
１／４波長の長さを備えるオープンスタブは、ノイズに含まれる所定周波数成分に対しＢＥＦ（バンドエリミネートフィルタ）特性を示し、当該所定周波数成分のノイズを反射する。よって所定周波数成分を有するノイズは、オープンスタブを通過することが防止される。またオープンスタブからはノイズが電波として放射され、放射されたノイズは第１導電部により受信され、所定バイアスへ伝播される。
【００１３】
これにより、半導体装置内部における電源配線でのノイズの伝播を防止することができる。すなわち、半導体装置間におけるノイズ伝播の防止のみならず、半導体装置内においてのブロック回路間でのノイズ伝播による誤動作の防止が可能となる。よって、ノイズカット動作を、より小さな単位であるブロックレベル間でピンポイントに行うことができるため、より効果的にノイズの伝播防止を図ることができ、半導体装置の誤動作防止を図ることが可能となる。オープンスタブは、所定周波数（基本波成分）だけでなく奇数高調波成分に対してもＢＥＦ特性を示す為、奇数高調波成分を含む方形波に近いＣＬＫのノイズ伝播防止に効果がある。
【００１４】
また第１導電部で、電波として放射されるノイズを受信し、また受信したノイズを所定バイアスへ逃がすことにより、電源配線に存在するノイズ成分自体を低減することが可能となる。
【００１５】
また本発明に係る第２の思想では、所定周波数成分を含むノイズが伝達される電源配線に接続されるオープンスタブを備える半導体装置の調整方法であって、ノイズのノイズ最大値を測定するステップと、該ノイズ最大値を測定するステップで得られるノイズ最大値と所定のノイズ許容規格値とを比較するステップと、該比較するステップの結果に応じて、電源配線に接続される少なくとも１つのオープンスタブの長さを調整するステップとを備え、該ノイズ最大値を測定するステップと該比較するステップと該オープンスタブの長さを調整するステップとが繰り返されることを特徴とする。
【００１６】
ノイズ最大値を測定するステップでは、全周波数帯域における最大のノイズ値が測定される。測定で得られたノイズ最大値は、半導体装置の設計規格や要求スペックに応じて予め設定される所定のノイズ許容規格値と比較される。比較するステップの結果において、ノイズ最大値がノイズ許容規格値に比して小さい場合には、そのノイズ値が許容されるため、オープンスタブの長さを調整するステップへは移行されない。一方、ノイズ最大値がノイズ許容規格値に比して大きい場合には、オープンスタブの長さを調整するステップに移行し、オープンスタブの長さ調節が行われる。オープンスタブの長さが短くされると、反射することができる電源ノイズの周波数成分が高くなり、逆にオープンスタブの長さが長くされると、反射することができる電源ノイズの周波数成分が低くなる。オープンスタブの長さを調整するステップが行われると、ノイズ最大値を測定するステップへ戻る。そして、ノイズ最大値がノイズ許容規格値に比して小さくされるか、または予め定められる繰り返し回数に達するまで、ノイズ最大値を測定するステップと比較するステップとオープンスタブの長さを調整するステップとが繰り返される。
【００１７】
これにより、カットしたいノイズの周波数成分を、半導体装置の完成後に事後的に調整することが可能となる。また半導体装置ごとに、実測されるノイズ最大値に応じて、オープンスタブのＢＥＦ特性の中心周波数を調整することが可能となる。よって、ノイズに含まれる所定周波数成分にばらつきがある場合においても、当該ばらつきに応じてノイズをカットできるため、ばらつきによらず電源ノイズの影響をより効果的に抑えることができる。よって半導体装置の歩留まりを上げることや、半導体装置のノイズ耐性を高めることが可能となる。
【発明の効果】
【００１８】
本発明によれば、半導体装置間におけるノイズ伝播による誤動作の防止のみならず、半導体装置内においてのブロック回路間でのノイズ伝播による誤動作の防止が可能となる。よって、ノイズカット動作を、より小さな単位であるブロックレベル間でピンポイントに行うことができるため、より効果的にノイズの伝播防止を図ることができ、半導体装置の誤動作防止を図ることが可能となる。オープンスタブは、所定周波数(基本波成分)だけでなく奇数高調波成分に対してもＢＥＦ特性を示す為、奇数高調波成分を含む方形波に近いＣＬＫのノイズを低減する効果がある。また第１導電部で、電波として放射されるノイズを受信し、また受信したノイズを所定バイアスへ逃がすことにより、電源配線に存在するノイズ成分自体を低減することが可能となり、半導体装置の安定動作に寄与することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の半導体記憶装置について具体化した実施形態を図１乃至図８に基づき図面を参照しつつ詳細に説明する。本発明の第１実施形態を図１乃至図３を用いて説明する。第１実施形態は、オープンスタブを半導体装置のチップ内の電源配線に配置する場合の実施形態である。
【００２０】
本発明に係る半導体装置１の内部における、多層配線化された金属配線の模式図を図１に示す。半導体装置１には電源パッド２、接地パッド３が備えられる。電源パッド２には電源配線４が接続され、接地パッド３には接地配線５が接続される。電源配線４および接地配線５は、電源配線網を構成するように、第１配線層に配置されている。そして電源配線４と接地配線５との間には多数の回路ブロックが接続される。本実施形態では、回路ブロックの例示として、ＰＬＬ回路１１、フィルタ回路１２が接続されている場合を示す。
【００２１】
オープンスタブＯＳ１は、半導体装置１における上層配線層に、金属配線を作成する方法を用いて形成される。また、ノイズ受信部ＡＴ１が、オープンスタブＯＳ１が形成されている配線層の一つ下層の配線層に、金属配線を作成する方法で形成されることで、オープンスタブＯＳ１に隣接するように配置される。なお、ノイズ受信部ＡＴ１の形成される位置は、オープンスタブＯＳ１に隣接する位置であればよく、オープンスタブＯＳ１と同一配線層または上側配線層でもよい。オープンスタブＯＳ１は、層間配線６によって電源配線４に接続される。またノイズ受信部ＡＴ１は、層間配線７によって接地配線５に接続され、接地電位にバイアスされる。
【００２２】
図２に、図１の半導体装置１の等価回路１０を示す。等価回路１０は、ＰＬＬ回路１１、フィルタ回路１２、オープンスタブＯＳ１、ノイズ受信部ＡＴ１を備える。電源ＶＣＣは電源配線４を介して、ＰＬＬ回路１１およびフィルタ回路１２に供給される。ＰＬＬ回路１１とフィルタ回路１２とを接続する電源配線４の経路上には、オープンスタブＯＳ１が接続される。ノイズ受信部ＡＴ１はオープンスタブＯＳ１に隣接して備えられる。ノイズ受信部ＡＴ１は抵抗Ｒ１を介して接地電圧ＶＳＳへ接続されることで、接地電位にバイアスされる。ここで抵抗Ｒ１は、抵抗器を備えることで構成されてもよいし、図１の層間配線７が有するビア抵抗等の抵抗成分で構成されてもよい。
【００２３】
ＰＬＬ回路１１から、所定周波数成分を有する複数のノイズが発生し、電源配線４を介して伝播する。ここでＰＬＬ回路１１から発生されるノイズにおける、ピーク成分を有する中心周波数は、ＰＬＬ回路１１の動作周波数やタイミング設計等により既知とされる。よってオープンスタブＯＳ１のスタブ長Ｌ１は、ノイズのピーク成分を有する既知の周波数における波長の１／４の長さとなるように設定すればよい。
【００２４】
作用を説明する。オープンスタブＯＳ１の先端が開放されているので、オープンスタブＯＳ１の先端では電圧振幅が最大となる。スタブ長Ｌ１は、ノイズの中心周波数における１／４波長の長さに設定されているので、オープンスタブＯＳ１の先端とその付け根では位相が90度違うことになる。よって先端で振幅最大なので、付け根では電圧振幅は０になっている。すると中心周波数においてスタブの付け根があたかもＧＮＤのように振る舞う為、オープンスタブＯＳ１はＢＥＦ（バンドエリミネートフィルタ）として作用する。
【００２５】
オープンスタブＯＳ１の通過特性を図３のグラフを用いて説明する。図３のグラフは、オープンスタブＯＳ１のスタブ長Ｌ１を、ノイズの中心周波数＝３（ＧＨｚ）に合わせた場合のシミュレーション結果である。グラフより、基本波である３（ＧＨｚ）および第３高調波である９（ＧＨｚ）の周波数においてＢＥＦ特性が顕著に見られ、ノイズ値が約２０（ｄＢ）減少していることが分かる。ここで基本波のみならず奇数高調波である第３高調波（９ＧＨｚ）においてもノイズ値が減少するのは、３（ＧＨｚ）で１／４波長のオープンスタブＯＳ１は、９（ＧＨｚ）では３／４波長に相当するため、９（ＧＨｚ）でもオープンスタブＯＳ１の付け根の電圧振幅は０になっていることに起因する。よって、ＰＬＬ回路１１から発生して電源配線４を伝播（図２、矢印Ｙ１）するノイズの基本波成分および奇数高調波は、オープンスタブＯＳ１によってＰＬＬ回路１１に戻るように反射（図２、矢印Ｙ２）されるため、フィルタ回路１２に到達しない。
【００２６】
またＰＬＬ回路１１から出力されるノイズは、ＰＬＬ回路１１を動作するクロック周波数に応じた周波数成分を有する。クロックは方形波に近く、また方形波は奇数高調波成分を多く含むため、ＰＬＬ回路１１から出力されるノイズも奇数高調波成分を多く含んでいる。それに対しオープンスタブＯＳ１は、上記の通り奇数高調波に対してＢＥＦ特性を示すため、ノイズの基本波成分だけでなく、ノイズの奇数高調波成分も反射することができる。すなわちオープンスタブＯＳ１は、高調波を多く含むノイズをカットするのに適するため、効果的にＰＬＬ回路１１から出力されるノイズをカットすることができる。
【００２７】
これによりオープンスタブＯＳ１によって、ＰＬＬ回路１１から発生した電源ノイズの基本波成分および奇数高調波成分を反射することが可能となり、ノイズがフィルタ回路１２へ伝播しないため、フィルタ回路１２の電源を安定化することが出来る。するとフィルタ回路１２の動作自体も安定し、半導体装置１全体としての誤動作を防ぐことが可能となる。なおノイズの発生源となる回路は、ＰＬＬ回路１１に限られない。周期的に電流を消費するような回路であれば周波数成分を有するノイズを発生し得る。
【００２８】
またオープンスタブＯＳ１からはノイズが電波として放射される。電波として放射されたノイズはノイズ受信部ＡＴ１により受信され、抵抗Ｒ１のインピーダンスで消費される。これにより、オープンスタブＯＳ１によってノイズの中心周波数成分を反射することに加え、ノイズ受信部ＡＴ１によってノイズ成分自体を低減することができる。
【００２９】
また、ノイズ受信部ＡＴ１がない場合には、ノイズ自体を減らすことはできないため、電源配線４に電源ノイズに起因する定在波が存在することになり、半導体装置の安定動作の観点上好ましくない。しかしノイズ受信部ＡＴ１を備えることにより、電源ノイズ成分自体を減少させることができるため、定在波を減らすことが可能となり、半導体装置の安定動作を図ることが可能となる。
【００３０】
以上詳細に説明したとおり第１実施形態に係る半導体装置１によれば、半導体装置内部のブロック間電源配線における電源ノイズの伝播を、オープンスタブによって防止することができる。よって、半導体装置間におけるノイズ伝播による誤動作の防止のみならず、半導体装置内のブロック回路間でのノイズ伝播による誤動作の防止が可能となる。よって、ノイズカット動作を、より小さな単位であるブロックレベル間でピンポイントに行うことができるため、より効果的にノイズの伝播防止を図ることができ、半導体装置の誤動作防止を図ることが可能となる。
【００３１】
また抵抗成分を有するノイズ受信部を備えることにより、ノイズの周波数成分を反射するだけでなく、ノイズ成分自体をインピーダンスで低減することができる。すなわち、ノイズ受信部がない場合に比して、電源ノイズ成分自体を減らすことが可能となる。よって電源配線に存在する電源ノイズに起因する定在波を減らすことが可能となり、半導体装置１の安定動作に資することが可能となる。
【００３２】
本発明の第２実施形態を図４を用いて説明する。第２実施形態は、電源配線に接続するオープンスタブを半導体装置のチップ内に配置する場合に、チップ内にシールドを備える実施形態である。本実施形態に係る半導体装置１ａの内部を模式化した図を、図４に示す。半導体装置１ａは、第１実施形態で説明したノイズ受信部ＡＴ１に代えて、シールド部２１と、電源電極部２２とを備える。シールド部２１は、オープンスタブＯＳ１から放射される電波を遮断できるように、シールド部２１を覆うように広い面積を備えている。シールド部２１が、オープンスタブＯＳ１が形成されている配線層の一つ下層の配線層に、金属配線を作成する方法で形成されることで、オープンスタブＯＳ１に隣接するように配置される。また電源電極部２２が、シールド部２１が形成されている配線層の一つ下層の配線層に、金属配線を作成する方法で形成されることで、シールド部２１と絶縁された状態でかつシールド部２１に隣接する位置に配置される。シールド部２１は接地配線５に接続され、電源電極部２２は電源配線４に接続される。その他の構造は第１実施形態に係る半導体装置１（図１）と同様であるため、ここでは説明を省略する。なお、シールド部２１の形成される位置は、オープンスタブＯＳ１に隣接する位置であればよいため、オープンスタブＯＳ１の上層配線層に形成されてもよい。
【００３３】
作用を説明する。オープンスタブＯＳ１からはノイズが電波として放射される。そしてシールド部２１がシールドの役割を有し、電波を遮断する。よって当該電波はＰＬＬ回路１１等が配置された第１配線層までは到達しないため、これらの回路への悪影響を防止することができる。
【００３４】
また広い面積を有するシールド部２１および電源電極部２２が、互いに絶縁された状態で近接することで、ＭＩＭキャパシタ部２０が構成される。そしてＭＩＭキャパシタ部２０は、電源配線４と接地配線５との間に接続されているため、デカップリング容量として機能し、ノイズ等に起因して発生する電源電位や接地電位の揺れを吸収することができる。よって当該ノイズに起因する半導体装置１の誤動作を防止できる。
【００３５】
ここで、シールド部２１は広い面積を有する導電体である必要がある。またＭＩＭキャパシタは構造上、広い面積の電極が必要である。よってシールド部２１を、ＭＩＭキャパシタの電極としても流用することにより、チップ内の占有面積を新たに増やすことなくＭＩＭキャパシタ部２０を構成できるため、ＭＩＭキャパシタを省スペースで構成することが可能となる。
【００３６】
以上詳細に説明したとおり、第２実施形態に係る半導体装置によれば、チップ内にシールド部を備えることにより、オープンスタブから電波として放射されるノイズを遮断し、当該電波がチップ内の回路等を含む周辺部に影響を与えることを防止できる。また、シールド部を一部に含むキャパシタを構成し、デカップリング容量として機能させることができるため、ノイズ等に起因して発生する電源電位や接地電位の揺れを吸収することができるため、当該ノイズに起因する半導体装置の誤動作を防止できる。
【００３７】
なお図４の半導体装置１ａは、シールド部２１のみを備え、電源電極部２２を備えない構成であってもよい。この場合には、シールド部２１によるシールド効果が得られる。またシールド部２１の形成される位置は、オープンスタブＯＳ１に隣接する位置であればよく、オープンスタブＯＳ１の上側配線層でもよい。この場合には、半導体装置１ａから外部への電波の漏れを防止することができ、外部機器への影響を防止することができる。
【００３８】
本発明の第３実施形態を図５を用いて説明する。第３実施形態は、半導体装置のパッケージと外部機器との電源配線にオープンスタブを配置する場合の実施形態である。本実施形態に係る半導体装置１ｃのパッケージとして、例えばＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）のパッケージが用いられる場合を模式化した図を図５に示す。図５に示すように、パッケージの裏面には、接続端子であるボール端子がアレイ状に配置されている。このうち、電源が供給されるボール端子ＢＡ１にオープンスタブＯＳ３が接続される。オープンスタブＯＳ３は、複数の屈曲部を有するように渦巻き形状を備えるようにパッケージの裏面に配置される。またオープンスタブＯＳ３のスタブ長は、半導体装置１ｃが発生するノイズの中心周波数における１／４波長の長さを有するように設定される。
【００３９】
作用を説明する。半導体装置１ｃが動作することにより発生した電源ノイズは、ボール端子ＢＡ１を介して外部へ出力される。当該電源ノイズは、電源を共通にする不図示の他の機器に影響を及ぼすため、当該半導体装置１ｃを搭載した機器自体が誤動作するおそれがある。しかし、オープンスタブＯＳ３がボール端子ＢＡ１に接続されているため、前述した通りオープンスタブＯＳ３はＢＥＦとして作用し、ノイズの基本波成分および奇数高調波成分を半導体装置１ｃへ戻るように反射することができ、半導体装置１ｃの外部へノイズが漏れることを防止することができる。
【００４０】
またオープンスタブＯＳ３が複数の屈曲部を有するように備えられることで、オープンスタブＯＳ３が配置される場所の形状を自由に設定できるようになることから、所定のスペース内に、所定の１／４波長の長さを保つようにして配置することが可能となる。例えばＢＧＡでは、図５に示すように、一般にチップ裏面の中央部にボール端子が設置されずに空きスペースが作られる場合が多く、また電源端子はアレイの内側（空きスペース側）に設置される場合が多い。よってオープンスタブＯＳ３を渦巻き形状にすることで、当該空きスペースを有効利用するように、所定の１／４波長の長さを保つようにしてオープンスタブＯＳ３を配置することが可能となる。
【００４１】
以上詳細に説明したとおり、第３実施形態に係る半導体装置によれば、半導体装置の入出力端子と外部機器との電源配線間にオープンスタブを配置することにより、ノイズの基本波成分および奇数高調波成分が半導体装置から外部へ漏れることを防止することができる。よって、当該半導体装置を搭載した機器自体が誤動作するおそれを防止することができる。また複数の屈曲部を有するようにオープンスタブを形成することにより、所定の電源ノイズの中心周波数における１／４波長の長さを保ちながら、設置場所に必要な領域の最大辺長を抑えることが可能となる。よってオープンスタブ設置場所の形状の自由度が増すため、設置場所が得られないことでオープンスタブが配置できなくなる事態を防止できる。
【００４２】
本発明の第４実施形態を図６、図７を用いて説明する。第４実施形態は、オープンスタブでカットする電源ノイズの中心周波数を、チップごとに調整することが可能な実施形態である。半導体装置にはオープンスタブが備えられる。半導体装置がパッケージされている場合には、図４に例示するようにオープンスタブはパッケージ表面に備えられる。また半導体装置がパッケージされていない場合には、オープンスタブはチップ表面に備えられる。そして不図示のテスタ等によって、完成後の半導体装置の機能試験が行われる。機能試験の結果に応じて、冗長救済等と同様の手法によって、オープンスタブがレーザーカットされる。レーザーカットが行われる度に、オープンスタブのスタブ長は所定長ずつ短くされる。
【００４３】
半導体装置で発生する電源ノイズの中心周波数成分の値は、半導体装置の動作周波数や回路設計に応じた値となるため、予想することが可能である。そしてオープンスタブのスタブ長の初期長さは、電源ノイズの中心周波数成分予想値よりも所定量低い周波数に対してＢＥＦ特性を有するように設定される。例えばノイズ中心周波数成分予想値が３．０（ＧＨｚ）の場合には、スタブ長初期長さは、２．８（ＧＨｚ）の周波数に対してＢＥＦ特性が得られる長さに設定される。また１回のレーザーカットでカットされるスタブの所定長は、後述する調整回数上限値ＣＵＬやノイズ規格値ＮＳＴとの関係で定められる。
【００４４】
オープンスタブ長の調整作業の手順について、図６のフローチャートを用いて説明する。ステップ１０（以下Ｓ１０と記す）において、スタブ長調整作業が開始されると、Ｓ１１において、調整回数カウント値ＣＮが０にリセットされると共に、ノイズ規格値ＮＳＴが設定される。ノイズ規格値ＮＳＴは、許容することできる電源ノイズ値を定める規格値であり、半導体装置の設計規格や要求スペックに応じて定められる。そしてノイズ規格値ＮＳＴが低く設定されるほど、誤動作等に対する信頼性は高くなる。Ｓ１２では、調整回数カウント値ＣＮが１カウントアップされる。
【００４５】
Ｓ１４では、実際に半導体装置で発生する電源ノイズのノイズピーク値ＰＫが取得される。ノイズピーク値ＰＫは、電源ノイズの全周波数成分における最大値であり、例えばピークホールド回路を用いることにより得ることができる。例として、３．０（ＧＨｚ）の周波数成分において、電源ノイズの実測時における最大値（ノイズピーク値ＰＫ１）が得られる場合を図７に示す。
【００４６】
Ｓ１６において、ノイズピーク値ＰＫ１がノイズ規格値ＮＳＴ以下であるか否かが判断される。ノイズピーク値ＰＫ１がノイズ規格値ＮＳＴ以下である場合には、Ｓ１９へ進み、検査対象とされている半導体装置は規格および製品スペックを満たし、良品であると判断される。そしてＳ２１へ進み、調整ステップが終了される。一方、ノイズピーク値ＰＫ１がノイズ規格値ＮＳＴ以上である場合には、Ｓ１７へ進み、調整回数カウント値ＣＮが調整回数上限値ＣＵＬよりも小さいか否かが判断される。調整回数上限値ＣＵＬは、テスタのスループット、機能試験のＴＡＴ等、半導体装置の歩留まり等を考慮して予め定められる値である。
【００４７】
Ｓ１７において、調整回数カウント値ＣＮが調整回数上限値ＣＵＬ以上である場合には、所定回数内のレーザーカットでスタブ長調整が出来なかったことになり、Ｓ２０へ進み、半導体装置１は規格外品であるとして不良品とされる。一方、調整回数カウント値ＣＮが調整回数上限値ＣＵＬよりも小さい場合には、Ｓ１８へ進み、不図示の切断装置によってレーザーカットが行われることで、オープンスタブの長さが所定長短くされる。
【００４８】
図７に示すようにノイズピーク値ＰＫ１はノイズ規格値ＮＳＴ以上である。よって調整回数カウント値ＣＮ（現時点では１回）が、調整回数上限値ＣＵＬよりも小さい場合には、Ｓ１８へ進んでレーザーカットが行われる。レーザーカットによりスタブ長が所定長短くされると、オープンスタブで反射することができるノイズの周波数成分が高くされる。ここで、１回のレーザーカットで周波数成分が０．１（ＧＨｚ）分高くなるように、カットされる長さが設定されている場合には、オープンスタブのＢＥＦ特性の中心周波数が２．８（ＧＨｚ）から２．９（ＧＨｚ）へ変化する。また同時に奇数高調波に対するＢＥＦ特性もシフトする。
【００４９】
そして再度Ｓ１２へ戻り、調整回数カウント値ＣＮが１カウントアップされ、ＣＮ＝２回とされた上で、再度Ｓ１４でノイズピーク値ＰＫが取得される。ここで、オープンスタブのＢＥＦ特性の中心周波数が２．９（ＧＨｚ）に変更され、実際のノイズピーク周波数（３．０ＧＨｚ）に近づいている。よって周波数３．０（ＧＨｚ）における電源ノイズ値は、ノイズピーク値ＰＫ１からノイズピーク値ＰＫ２へ低減される。そしてＳ１６において、ノイズピーク値ＰＫ２がノイズ規格値ＮＳＴ以下であるか否かが判断される。
【００５０】
以後、前述したＳ１２乃至Ｓ１８のループが繰り返される。そしてレーザーカットが２回行われ、オープンスタブのＢＥＦ特性が３．０（ＧＨｚ）に変更されると、実際のノイズピーク周波数と一致する。このとき最もノイズ削減効果が得られ、図７に示すようにノイズピーク値ＰＫ３が得られる。そしてノイズピーク値ＰＫ３はノイズ規格値ＮＳＴよりも低いため、Ｓ１６において良品と判断され、Ｓ１９で良品判定が得られ、Ｓ２１に進んでフローが終了される。
【００５１】
以上詳細に説明したとおり、第４実施形態に係る半導体装置の調整方法によれば、オープンスタブを半導体装置の電源ノイズ削減のために用い、またオープンスタブをパッケージ表面またはチップ表面に配置した上でスタブ長を調整することによって、カットしたいノイズの中心周波数を事後的に調整することが可能となる。よって半導体装置ごとに、実際のノイズ最大値に応じて、オープンスタブのＢＥＦ特性の中心周波数を調整することが可能となるため、半導体装置の発生ノイズの中心周波数ばらつきによらず、電源ノイズの影響をより効果的に抑えることができる。よって半導体装置の歩留まりを上げることや、半導体装置のノイズ耐性を高めることが可能となる。
【００５２】
またオープンスタブのスタブ長を短くすることによる、ＢＥＦ特性の中心周波数の調整は、中心周波数を高くする一方向への不可逆の調整方法である。よって、電源ノイズの中心周波数成分予想値よりも所定量低い周波数に対してＢＥＦ特性を有するように、スタブ初期長さを設定することにより、中心周波数を高くする方向への調整によって、必ずノイズの極小点を見つけることを可能とすることができる。
【００５３】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。第１実施形態では、図２の等価回路１０に示すように、ＰＬＬ回路１１とフィルタ回路１２との接続経路間の電源配線４にオープンスタブＯＳ１を１つ備えるとしたが、この形態に限られず、オープンスタブを複数備えてもよい。例えば図８の等価回路１０ａに示すように、電源配線４に、オープンスタブＯＳ１とは異なるスタブ長Ｌ２と抵抗Ｒ２とを備えるオープンスタブＯＳ２と、オープンスタブＯＳ２に対応したノイズ受信部ＡＴ２とを備える構成としてもよい。スタブ長Ｌ２は、オープンスタブＯＳ１でカットしたい周波数と異なる周波数のノイズの中心周波数における１／４波長の長さに設定される。この場合には、ＰＬＬ回路１１から、所定周波数で発生する複数のノイズの各々をカットすることができる。また図８や図４に示すように、電源配線４に複数接続されるブロック回路であるＰＬＬ回路１１とロジック回路１３との各々からノイズが発生するような場合においても、例えばオープンスタブＯＳ１をＰＬＬ回路１１用のノイズフィルタと設定し、オープンスタブＯＳ２をロジック回路１３用のノイズフィルタと設定すれば、複数の所定周波数で発生するノイズの各々をカットすることができる。
【００５４】
また第３実施形態（図５）では、オープンスタブＯＳ３をＢＧＡパッケージに配置する場合を例示したが、この形態に限られない。パッケージ上にオープンスタブＯＳ３を配置する場合には、パッケージの種類およびパッケージ上の場所は限定されず、自由に配置できることは言うまでもない。ＰＧＡ（ピングリッドアレイ）、ＱＦＰ（クアッドフラットパッケージ）、ＤＩＰ等の各種パッケージにおいても、オープンスタブＯＳ３を配置することが可能であり、同等の効果を得ることができる。また、オープンスタブＯＳ３を配置するパッケージ上の場所は限定されない。ＢＧＡ、ＰＧＡ等においては、端子が存在するパッケージの裏面のみならず、表面に配置してもよい。端子が存在しない表面の方が、オープンスタブの配置可能な面積が広いため、オープンスタブの配置の自由度を高めることができる。またＱＦＰ等に代表される、端子がパッケージ側面に存在するパッケージでは、パッケージの表面、裏面何れの位置においてもオープンスタブＯＳ３を配置できることは言うまでもない。
【００５５】
また、オープンスタブＯＳ３はパッケージ表面やチップ表面のみならず、パッケージが装着される基板に構成されてもよいことは言うまでもない。この場合には、基板配線を作成する方法を流用してオープンスタブＯＳ３を作成することができるため、オープンスタブＯＳ３作成のための別途新たな工程を必要とせず、安価にオープンスタブＯＳ３を作ることが可能となる。また、基板の方がパッケージに比して面積が広いため、オープンスタブ配置の自由度をより高めることが可能とされる。
【００５６】
また、オープンスタブをパッケージ表面や基板に作成する際に、第２実施形態で前述したシールドを備える構成としてもよい。このとき、オープンスタブと半導体装置との間に第１シールドを備え、半導体装置を挟んで第１シールドと反対側に第２シールドを備える形態とすればより好ましい。これにより、第１シールドにより、オープンスタブから放射される電波が半導体装置に影響を与えることを防止できる。また第２シールドにより、当該電波が他の機器に影響することを防止することができる。よって、半導体装置や半導体装置を搭載した機器の誤動作等を防ぐことが可能となる。そして、多層配線基板を作成する方法を用いて、上記第１および第２シールドを構成してもよい。例えば、上層配線層と下層配線層とに第１および第２シールドを形成し、当該シールドに挟まれるように中間配線層にオープンスタブを形成すれば、オープンスタブおよびシールド作成のための別途新たな工程を必要とせず、安価に作成することが可能となる。
【００５７】
また第４実施形態では、１本のオープンスタブの長さを調整するフローを説明したが、調整されるオープンスタブは単数に限られない。複数のオープンスタブを備え、その各々に対してスタブ長を調整するとしてもよいことはいうまでもない。この場合には、各々異なる中心周波数を有する複数のノイズに対して、個別にノイズ値を低減することが可能とされる。またオープンスタブの長さ調整は、レーザーカットにより短くする調整方法としたがこれに限られない。例えば、オープンスタブの先端に、予め飛び石状に未結線の配線を形成しておき、機能試験結果に応じてワイヤボンディング等の手法によりそれらを結線する形態としてもよい。これにより、オープンスタブの調整方法については、長くする場合と短くする場合の双方向の調整が可能となり、自由度を増すことができる。
【００５８】
また本発明では、電源配線におけるノイズ削減にオープンスタブを用いる形態を説明したが、信号配線等の他の配線に用いても良いことはいうまでもない
【００５９】
なお、ノイズ受信部ＡＴ１およびＡＴ２、シールド部２１は第１導電部の一例である。また電源電極部２２は第２導電部の一例である。
【図面の簡単な説明】
【００６０】
【図１】半導体装置１の内部配線の模式図である。
【図２】半導体装置１の等価回路１０を示す図である。
【図３】オープンスタブＯＳ１の通過特性を示す図である。
【図４】半導体装置１ａの内部を模式化した図である。
【図５】半導体装置１ｃのＢＧＡパッケージを模式化した図である。
【図６】オープンスタブ長さの調整作業の手順を示すフローチャートである。
【図７】ノイズピーク値ＰＫを示すグラフである。
【図８】半導体装置１の等価回路１０ａを示す図である。
【図９】従来技術におけるオープンスタブを備える回路図である。
【符号の説明】
【００６１】
２  電源パッド
３  接地パッド
４  電源配線
５  接地配線
２０  ＭＩＭキャパシタ部
２１  シールド部
２２  電源電極部
ＯＳ１乃至ＯＳ３  オープンスタブ
ＡＴ１、ＡＴ２  ノイズ受信部
ＣＮ  調整回数カウント値
ＣＵＬ  調整回数上限値
Ｌ１、Ｌ２  スタブ長
ＮＳＴ  ノイズ規格値
ＰＫ１乃至ＰＫ３  ノイズピーク値
【図１】
2006185936.tif 000003
【図２】
2006185936.tif 000004
【図３】
2006185936.tif 000005
【図４】
2006185936.tif 000006
【図５】
2006185936.tif 000007
【図６】
2006185936.tif 000008
【図７】
2006185936.tif 000009
【図８】
2006185936.tif 000010
【図９】
2006185936.tif 000011