(57)【要約】【課題】ウエルコンタクトのｐ型不純物導入領域の不純物濃度、コンタクト部の大きさ、光電変換部のｎ型領域の形成位置等を適正化することで、白点の低減を可能とする。【解決手段】半導体基板１１に光電変換部２１を含む画素を複数配置した画素領域を備えるとともに、各画素に共通の画素ウエル１２を備えた固体撮像装置において、画素ウエル１２に基準電圧を供給するウエルコンタクト１４は、基準電圧を供給する電極１５と、画素ウエル１２の表層に形成されたｐ型不純物導入領域１６と、電極１５が接続されるようにｐ型不純物導入領域１６に形成されたものでｐ型不純物導入領域１６よりも高濃度のコンタクト部１７とからなり、ｐ型不純物導入領域１６は少なくともｐ型不純物が導入されその不純物濃度が１×１０19ｃｍ-3以下であるものである。【選択図】図１
2006073607.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に信号電荷蓄積部とトランジスタとを含む画素を複数配置した画素領域と画素領域の外部の周辺回路領域とを備え、
前記画素領域は第１導電形の画素ウエルと前記画素ウエルに基準電圧を供給する画素ウエルコンタクトとを備え、
前記周辺回路領域は第２導電形の第１の周辺ウエルと前記第１の周辺ウエルの領域に置かれた第１導電形のＭＩＳトランジスタとを備えた固体撮像装置において、
前記画素ウエルコンタクトは、
基準電圧を供給する電極と、
前記画素ウエルの表層に形成された第１導電形の第１の不純物導入領域と、
前記電極が接続されるように前記第１の不純物導入領域に形成されたもので前記第１の不純物導入領域よりも高濃度の第１導電形のコンタクト部とを備え、
前記第１の不純物導入領域の不純物濃度が、前記ＭＩＳトランジスタのソース・ドレインの不純物濃度よりも低い
ことを特徴とする固体撮像装置。
【請求項２】
前記第１の不純物導入領域は少なくとも第１導電形の不純物が導入されその不純物濃度が１×１０19ｃｍ-3以下である
ことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記第１導電形はｐ型であり、第２導電形はｎ型である
ことを特徴とする請求項１記載の固体撮像装置。
【請求項４】
前記信号電荷蓄積部と前記コンタクト部とが離間して形成されている
ことを特徴とする請求項１記載の固体撮像装置。
【請求項５】
前記信号電荷蓄積部は、第１導電形の表面領域と、その下部に形成された第２導電形の蓄積領域を備え、前記表面領域が第１の不純物導入領域に含まれる
ことを特徴とする請求項１記載の固体撮像装置。
【請求項６】
前記信号電荷蓄積部は、前記コンタクト部の下部にまで延在して形成されている
ことを特徴とする請求項５記載の固体撮像装置。
【請求項７】
前記周辺回路領域は、第１導電形の第２の周辺ウエルを備え、前記第２の周辺ウエルに基準電圧を供給する周辺コンタクトの少なくとも１つは、
基準電圧を供給する周辺電極と、
前記第２の周辺ウエルの表層に形成された第１導電形の第２の不純物導入領域と、
前記周辺電極が接続されるように前記第２の不純物導入領域に形成された第１導電形のコンタクト部を備え、
前記第２の不純物導入領域の不純物濃度は、前記第１の不純物導入領域の不純物濃度よりも高い
ことを特徴とする請求項１記載の固体撮像装置。
【請求項８】
半導体基板に信号電荷蓄積部とトランジスタとを含む画素を複数配置した画素領域を備えるとともに、前記各画素に共通の、第１導電形の画素ウエルを備えた固体撮像装置において、
前記画素ウエルに基準電圧を供給する画素ウエルコンタクトを前記画素領域に備え、
前記画素ウエルコンタクトは、
基準電圧を供給する電極と、
前記画素ウエルの表層に形成された第１導電形の第１の不純物導入領域と、
前記電極が接続されるように前記第１の不純物導入領域に形成されたもので前記第１の不純物導入領域よりも高濃度の第１導電形のコンタクト部を備え、
前記第１の不純物導入領域は少なくとも第１導電形の不純物が導入されその不純物濃度が１×１０19ｃｍ-3以下である
ことを特徴とする固体撮像装置。
【請求項９】
前記第１導電形はｐ型である
ことを特徴とする請求項８記載の固体撮像装置。
【請求項１０】
前記信号電荷蓄積部と前記コンタクト部が離間して形成されている
ことを特徴とする請求項８記載の固体撮像装置。
【請求項１１】
前記信号電荷蓄積部は、第１導電形の表面領域と、その下部に形成された第２導電形の蓄積領域を備え、前記表面領域の一部が第１の不純物導入領域に含まれる
ことを特徴とする請求項８記載の固体撮像装置。
【請求項１２】
前記信号電荷蓄積部は前記コンタクト部の下部にまで延在して形成されている
ことを特徴とする請求項１１記載の固体撮像装置。
【請求項１３】
半導体基板に信号電荷蓄積部とトランジスタとを含む画素を複数配置した画素領域を備えるとともに、前記各画素に共通の第１導電形の画素ウエルを備えた固体撮像装置の製造方法において、
前記半導体基板の表層に、前記画素ウエルを含めて第１導電形の不純物を合計１×１０14ｃｍ-2以下の面密度でイオン注入して第１の不純物導入領域を形成する第１工程と、
前記第１工程の後に層間膜を形成する第２工程と、
前記第１の不純物領域上の前記層間膜にコンタクト電極を形成するための孔を形成する第３工程と、
前記孔を通して第１導電形の不純物をイオン注入してコンタクト部を形成する第４工程と、
前記孔を埋め込んでコンタクト電極を形成する第５工程とを備えた
ことを特徴とする固体撮像装置の製造方法。
【請求項１４】
前記固体撮像装置が、前記画素領域の外部に周辺回路領域を備え、前記周辺回路領域は第２導電形の第１の周辺ウエルを備え、前記第１の周辺ウエルの領域に第１導電形のＭＩＳトランジスタを備えたものであって、
前記第２工程の前に、前記第１の不純物導入領域にマスクを形成した上で、前記ＭＩＳトランジスタのソース・ドレインに、１×１０14ｃｍ-2よりも高い面密度でイオン注入を行う、第６工程を備えた
ことを特徴とする請求項１３記載の固体撮像装置の製造方法。
【請求項１５】
前記固体撮像装置が、前記周辺回路領域に第１導電形の第２の周辺ウエルを備えたものであって、
前記第６工程で、前記第２の周辺ウエルに基準電圧を与える部分の表層に同時にイオン注入を行うことで第２の不純物導入領域を形成する
ことを特徴とする請求項１４記載の固体撮像装置の製造方法。
【請求項１６】
前記第１導電形がｐ型であり、前記第２導電形がｎ型であり、前記第４工程でイオン注入するイオン種がホウ素である
ことを特徴とする請求項１４記載の固体撮像装置の製造方法。
【請求項１７】
前記第６の工程でイオン注入するイオン種はホウ素を除くｐ形不純物である
ことを特徴とする請求項１６記載の固体撮像装置の製造方法。
【請求項１８】
前記第６の工程でイオン注入するイオン種は２フッ化ホウ素である
ことを特徴とする請求項１７記載の固体撮像装置の製造方法。
【請求項１９】
前記信号電荷蓄積部の第１導電形の表面領域を形成するためのイオン注入を前記第１工程で行い、
前記第１導電形の表面領域の下部に形成された第２導電形の信号電荷蓄積部を形成するためのイオン注入を行う工程とを備えた
ことを特徴とする請求項１３記載の固体撮像装置の製造方法。
【請求項２０】
前記信号電荷蓄積部を前記孔の下まで延在して形成する
ことを特徴とする請求項１９記載の固体撮像装置の製造方法。
【請求項２１】
半導体基板に信号電荷蓄積部とトランジスタとを含む画素を複数配置した画素領域を備えるとともに、前記各画素に共通のｐ形の画素ウエルを備えた固体撮像装置の製造方法において、
前記画素ウエルを形成する第１工程と、
層間膜を形成する第２工程と、
前記画素ウエルのコンタクトとなる位置の前記層間膜にコンタクト電極を形成するための孔を形成する第３工程と、
前記孔を通してホウ素をイオン注入してコンタクト部を形成する第４工程と、
前記孔を埋め込んでコンタクト電極を形成する第５工程とを備えた
ことを特徴とする固体撮像装置の製造方法。
【請求項２２】
前記固体撮像装置が、前記画素領域の外部に周辺回路領域を備え、前記周辺回路領域はｎ形の第１の周辺ウエルを備え、前記第１の周辺ウエルの領域にｐ形のＭＩＳトランジスタを備えた固体撮像装置の製造方法において、
前記ＭＩＳトランジスタのソース・ドレインを、ホウ素を除くｐ形不純物のイオン注入で形成する第６工程を備える
ことを特徴とする請求項２１記載の固体撮像装置の製造方法。
【請求項２３】
前記第６の工程のイオン種が２フッ化ホウ素である
ことを特徴とする請求項２２記載の固体撮像装置の製造方法。
【請求項２４】
前記周辺回路領域はｐ形の第２の周辺ウエルを備え、
前記第２の周辺ウエルに基準電位を供給する周辺コンタクトの形成工程において、
前記周辺コンタクトのコンタクト電極を形成するための孔を形成した後、
前記周辺コンタクトの孔に前記コンタクト電極を形成するためのホウ素を除くｐ形不純物のイオン注入を行う第７工程を備えた
ことを特徴とする請求項２１記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、暗時白点欠陥を低減することが容易な固体撮像装置および固体撮像装置の製造方法に関するものである。
【背景技術】
【０００２】
固体撮像装置、特にＣＭＯＳセンサーにおいては、画素をアレイ状に多数配置し（アレイ状に多数配置している領域を画素領域と呼ぶことにする）、共通となるｐウエルのウエル電位を画素領域周辺部のすぐ外側、すなわち最外周画素のすぐ外側から与える場合、ｐウエルコンタクトに近い画素領域周辺部と遠い画素領域中心部ではその時定数が異なる。例えば、全面ドレイン配線で電源を供給しているときに、ドレイン電圧が変化すると全面ドレイン配線とｐウエルとのカップリングによって、ｐウエルのウエル電位が変化する。その結果、時定数の大きい画素領域中心部では画素領域周辺部と比較して長時間にわたってウエル電位が変動する。よって、画素領域中心部と画素領域周辺部で基準電圧が異なる瞬間が存在することになることから画素領域の中心部と周辺部で出力が異なり、いわゆるシェーディングとよばれる現象が見られることがある。
【０００３】
このシェーディングを防止する方法として、ウエル電位を安定化させることを目的に各画素内にウエルコンタクトを形成する方法がある（例えば、特許文献１参照）。このようにウエルコンタクトを画素内に取ることによって、ドレイン端子の電圧変化時等においてもウエル電位が安定し、画素領域の中央部と周辺部での基準電圧が同じとなり、シェーディングを抑制することが可能となる。
【０００４】
従来は、上記ウエルコンタクトを通常のＣＭＯＳプロセスで形成していた。まず画素領域で共通となるｐウエルを形成した後、ｐウエルに対してよりｐ型不純物濃度が高いｐ+領域を形成した後に層間膜を形成し、その後上記ｐ+領域上の層間膜に孔を開けるエッチングを行い、上記孔に高濃度のコンタクトイオン注入を行った後、上記孔を電極で埋め込んでいた。上記ｐ+領域は、画素領域の外部にある周辺回路部（単に周辺部と呼ぶことにする）のＰチャネルトランジスタのソース・ドレインを形成する工程と同じイオン注入工程を含んで形成され、１×１０20ｃｍ-3程度またはそれ以上の高濃度となっていた。また、このイオン注入と、コンタクトイオン注入は、浅い接合を作る要請のため、近年のＣＭＯＳプロセスではホウ素フッ素化合物、特にＢＦ2をイオン種として選んでいる。
【０００５】
図１３に示すように、単位画素において、ｐウエル１１２内のアクティブ領域１１３には、光電変換を行うフォトダイオード１２１と光電変換された信号電荷を転送する転送トランジスタ１３１とが形成されている。また、ｐウエル１１２のアクティブ領域１１３には、ウエルコンタクト１１４が形成されている。なお、画素内に形成される他のトランジスタの図示は省略した。ウエルコンタクト１１４はフォトダイオードと同じアクティブ領域１１３に形成する場合もあるが、いずれの場合においてもｐウエル上に形成される。
【０００６】
上記のように、画素内にウエルコンタクトをとるためには、フォトダイオード部直近に、あるいはフォトダイオードと同じアクティブ領域にＢ、ＢＦ2などの不純物をイオン注入技術などを用いて多量に注入することが必要となる。ここで、高濃度なイオン注入の結果、注入損傷（例えば、結晶欠陥）が誘起されたり、所望以外の重金属などの不純物原子が混入する可能性が非常に高い。結晶欠陥や、重金属原子は暗電流の発生原因となりうるために、画素内にウエルコンタクトをとることで暗電流が発生し、その発生量が多い画素は撮像画像上で暗時白点（以下、単に白点という）として観測される。
【０００７】
また、高濃度のｐ型ドーピング領域がフォトダイオードに隣接している場合、フォトダイオードのｎ型層との間の強電界に起因する暗電流が発生し、白点の原因となりえる。これらの白点は画質劣化につながるので問題となっていた。
【０００８】
【特許文献１】特公平８−２１７０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
解決しようとする問題点は、画素内にコンタクトをとる場合、イオン注入技術などを用いて不純物を多量に注入することが必要となるので、結晶欠陥が誘起されたり、所望でない不純物が混入すること等によって暗電流が発生し、白点が発生することである。
【課題を解決するための手段】
【００１０】
本発明の固体撮像装置は、半導体基板に信号電荷蓄積部とトランジスタとを含む画素を複数配置した画素領域と画素領域の外部の周辺回路領域とを備え、前記画素領域は第１導電形の画素ウエルと前記画素ウエルに基準電圧を供給する画素ウエルコンタクトとを備え、前記周辺回路領域は第２導電形の第１の周辺ウエルと前記第１の周辺ウエルの領域に置かれた第１導電形のＭＩＳトランジスタとを備えた固体撮像装置において、前記画素ウエルコンタクトは、基準電圧を供給する電極と、前記画素ウエルの表層に形成された第１導電形の第１の不純物導入領域と、前記電極が接続されるように前記第１の不純物導入領域に形成されたもので前記第１の不純物導入領域よりも高濃度の第１導電形のコンタクト部とを備え、前記第１の不純物導入領域の不純物濃度が、前記ＭＩＳトランジスタのソース・ドレインの不純物濃度よりも低いことを主要な特徴とする。
【００１１】
本発明の固体撮像装置は、半導体基板に信号電荷蓄積部とトランジスタとを含む画素を複数配置した画素領域を備えるとともに、前記各画素に共通の、第１導電形の画素ウエルを備えた固体撮像装置において、前記画素ウエルに基準電圧を供給する画素ウエルコンタクトを前記画素領域に備え、前記画素ウエルコンタクトは、基準電圧を供給する電極と、前記画素ウエルの表層に形成された第１導電形の第１の不純物導入領域と、前記電極が接続されるように前記第１の不純物導入領域に形成されたもので前記第１の不純物導入領域よりも高濃度の第１導電形のコンタクト部を備え、前記第１の不純物導入領域は少なくとも第１導電形の不純物が導入されその不純物濃度が１×１０19ｃｍ-3以下であることを主要な特徴とする。
【００１２】
本発明の固体撮像装置の製造方法は、半導体基板に信号電荷蓄積部とトランジスタとを含む画素を複数配置した画素領域を備えるとともに、前記各画素に共通の第１導電形の画素ウエルを備えた固体撮像装置の製造方法において、前記半導体基板の表層に、前記画素ウエルを含めて第１導電形の不純物を合計１×１０14ｃｍ-2以下の面密度でイオン注入して第１の不純物導入領域を形成する第１工程と、前記第１工程の後に層間膜を形成する第２工程と、前記第１の不純物領域上の前記層間膜にコンタクト電極を形成するための孔を形成する第３工程と、前記孔を通して第１導電形の不純物をイオン注入してコンタクト部を形成する第４工程と、前記孔を埋め込んで前記コンタクト電極を形成する第５工程とを備えたことを主要な特徴とする。
【００１３】
本発明の固体撮像装置の製造方法は、半導体基板に信号電荷蓄積部とトランジスタとを含む画素を複数配置した画素領域を備えるとともに、前記各画素に共通のｐ形の画素ウエルを備えた固体撮像装置の製造方法において、前記画素ウエルを形成する第１工程と、
層間膜を形成する第２工程と、前記画素ウエルのコンタクトとなる位置の前記層間膜にコンタクト電極を形成するための孔を形成する第３工程と、前記孔を通してホウ素をイオン注入してコンタクト部を形成する第４工程と、前記孔を埋め込んでコンタクト電極を形成する第５工程とを備えたことを主要な特徴とする。
【発明の効果】
【００１４】
本発明の固体撮像装置は、第１の不純物導入領域の不純物濃度が、前記ＭＩＳトランジスタのソース・ドレインの不純物濃度よりも低いため、基板に発生する結晶欠陥が減少されているので、暗電流の発生が減少して白点個数が大幅に減少するという利点がある。また、第１の不純物導入領域は少なくとも第１導電形の不純物が導入されその不純物濃度が１×１０19ｃｍ-3以下である本発明の固体撮像装置では、基板に発生する結晶欠陥が減少されているので、暗電流の発生が減少して白点個数が大幅に減少するという利点がある。さらに、信号電荷蓄積部とコンタクト部が離間して形成されることにより、信号電荷蓄積部とコンタクト部の間の強電界による影響が少なくなるので、白点個数が大幅に減少するという利点がある。
【００１５】
本発明の固体撮像装置の製造方法は、不純物濃度が合計１×１０19ｃｍ-3以下となるように第１導電形の不純物を導入して第１の不純物導入領域を形成するため、基板に発生する結晶欠陥を低減し、所望でない不純物の導入量を低減できるので、結晶欠陥や重金属の混入などに起因する暗電流の発生を抑制することができ、この結果、白点個数を大幅に減少させることができるという利点がある。これを、第１の不純物導入領域をマスクして、周辺回路の第１導電形のＭＩＳトランジスタのソース・ドレイン形成用のイオン注入を行うことで、実現することができる。さらに、層間膜形成後、コンタクト部の孔を通したイオン注入はボロンとすることで、白点個数を大幅に減少することができる。
【発明を実施するための最良の形態】
【００１６】
画素部にウエル電位安定化を目的とした画素内ウエルコンタクトを形成する際に、副作用として生じるもので画質劣化につながる白点を低減化するという目的を、画素ウエルコンタクトの第１導電形の第１の不純物導入領域の不純物濃度を１×１０19ｃｍ-3以下にすること、コンタクト部と光電変換部のｎ型領域とを離間して形成すること、画素ウエルコンタクト部をマスクして周辺回路の第１導電形のＭＩＳトランジスタのソース・ドレイン用のイオン注入を行うこと、コンタクト部の高濃度不純物としてＢＦ2ではなくボロンを注入すること、等により、新たな構成要素を付加することなく実現した。
【実施例１】
【００１７】
本発明の第１固体撮像装置およびその製造方法に係る実施例を、図１の概略構成断面図および図２の平面レイアウト図によって説明する。なお、図１および図２では１画素について発明の主要部のみを示す。以下の説明では第１導電形をｐ型、第２導電形をｎ型として説明する。
【００１８】
図１および図２に示すように、半導体基板１１には、光電変換部２１と転送トランジスタ３１（図１には図示せず）とを含む画素を複数配置した画素領域を備えるとともに、各画素に共通の画素ウエル１２を備えている。上記光電変換部２１は、例えばフォトダイオードからなり、上記転送トランジスタ３１は例えばｎチャネルＭＯＳトランジスタからなる。光電変換部２１はｎ型領域であり、光電変換を行うとともに、信号電荷蓄積部をなす。信号電荷蓄積部とは、常に信号電荷を蓄積している領域ではなく、ここに入った電子または正孔が、信号電荷として近い領域に貯められるという領域である。つまり、暗電流などのように本来の信号ではない発生した電荷がここに入ってしまうと、ノイズとして検出されてしまう。
【００１９】
上記画素ウエル１２には、ウエル電位安定化を目的として、基準電圧を供給するウエルコンタクト１４が備えられている。このウエルコンタクト１４は、層間膜３２中に形成された基準電圧を供給する電極１５と、上記画素ウエル１２の表層に形成されたｐ型不純物導入領域１６と、上記ｐ型不純物導入領域１６内に形成されて上記電極１５が接続されるものでｐ型不純物導入領域１６よりも高濃度のコンタクト部１７とからなる。そして、上記ｐ型不純物導入領域１６は少なくともｐ型不純物が導入されその不純物濃度が１×１０19ｃｍ-3以下に形成されている。また、上記電極１５は、例えばタングステンプラグ５１からなり、その側面にはチタン、窒化チタン、チタンの３層膜からなるバリアメタル層５２が形成されている。さらに電極１５には、図示はしないが、その上部にウエルコンタクト用配線が接続されている。
【００２０】
ここで、ｐ型不純物導入領域１６は、電極１５の下とその周囲に広がった、シリコン表面から０．１μｍ程度までの深さのｐ型領域とする。製造工程では、電極１５用の孔であるコンタクトホールを開けるよりも前に形成されるものであり、電極１５の下とその周囲に最低限合わせずれ（０．０５μｍ程度）以上広く形成された領域となる。光電変換部２１の無い側では、図面には記していない素子分離まで形成することが通常である。ｐ型不純物導入領域１６は、画素ウエル１２の表面付近の不純物成分と、そこに追加でイオン注入された不純物成分の合計で構成される。
【００２１】
上記コンタクト部１７は、通常のＣＭＯＳプロセスと同じく、電極１５用のコンタクトホールを開けた後、そのコンタクトホールを埋め込んで電極１５を形成する前に、イオン注入により形成するものである。よって、コンタクト部１７は電極１５とほぼ同程度の径を持ち、ｐ型不純物導入領域１６の内側に存在する。深さは、ｐ型不純物導入領域１６より浅い場合も、深い場合も有る。
【００２２】
上記ウエルコンタクト１４は、図２（１）によって示すように、光電変換部２１と離して形成してもよく、また図２（２）に示すように、光電変換部２１、転送トランジスタ３１等が形成されているアクティブ領域１３内に形成してもよい。このように、アクティブ領域１３内に形成することにより、画素面積の低減がなされ、より高集積な固体撮像装置を形成することができる。前記図１は、この場合の例である。
【００２３】
上記ｐ型不純物導入領域１６〔前記図１参照〕を不純物濃度が１×１０19ｃｍ-3以下になるように形成するには、例えばイオン種にホウ素フッ素化合物であるＢＦ2を用いたイオン注入法により、ドーズ量を１×１０14ｃｍ-2以下に設定して、画素ウエル１２にイオン注入すればよい。さらに、ｐ型ＭＯＳトランジスタのソース・ドレイン用のイオン注入の工程では、この部分をマスクしておく。これにより、従来の、ｐ型ＭＯＳトランジスタ用のソース・ドレイン用のイオン注入によりｐ型不純物導入領域１６をｐ型ＭＯＳトランジスタのソース・ドレインと同等の濃度で形成していたのと異なり、ｐ不純物導入領域１６の濃度はｐ型ＭＯＳトランジスタ用のソース・ドレインよりも低く形成される。コンタクト抵抗がやや高くなるが、コンタクト部１７によりオーミックコンタクトは取れ、画素部ではコンタクトが画素ピッチまたはその数倍程度のピッチで密に配列されているので、通常の製品では問題無い。画素部以外の周辺回路でもウエルコンタクトの構造を画素に合わせても良いが、その場合は周辺回路の設計環境を変更したり特性や信頼性の再確認が必要になる。通常、画素は特性を出すために最適化を図るが、周辺のロジック回路などは構造の変更をしたくない場合が多いので、周辺回路のウエルコンタクトは従来どおりの製造方法とし、画素部のウエルコンタクトと作り分けることができる。その他の構成部品（例えば画素ウエル１２、光電変換部２１、転送トランジスタ３１等）の製造方法は従来と同様である。
【００２４】
次に、上記ｐ型不純物導入領域１６と上記コンタクト部１７の深さ方向への不純物濃度分布を図３によって説明する。
【００２５】
図３に示すように、表面に近い側においては、上記コンタクト部１７の不純物濃度は約１０20ｃｍ-3であり、その周辺に相当する上記ｐ型不純物導入領域１６の不純物濃度は約１０19ｃｍ-3である。
【００２６】
次に、上記ｐ型不純物導入領域１６の不純物濃度と白点個数との関係を図４に示す。
【００２７】
図４に示すように、不純物濃度が約１０20ｃｍ-3よりも不純物濃度が約１０19ｃｍ-3のほうが、白点出力レベル全体にわたって白点個数はほぼ一桁減少する。特に白点出力レベル３ｍＶ付近では二桁近く減少する。これは、イオン注入による結晶欠陥などの注入損傷が軽減されるためや、意図しない原子の注入が減少するためと考えられる。ちなみに、オーミックコンタクトを取るためには、コンタクト部１７の不純物濃度を落とすことは得策ではないので、約１０20ｃｍ-3の不純物濃度としている。よって、前記図１に示したように、光電変換部２１をコンタクト部１７から離間して配置している。例えばコンタクト部１７からマージン幅ｗ＝０．１μｍの範囲には光電変換部２１を形成するｎ型不純物は導入されていない。これらが近接すると、強電界部分が生じ、これに起因する白点がある確率で発生する。ここではｎ型領域である光電変換部２１は、高濃度のｐ型領域であるコンタクト部１７と離間されて形成されているため、強電界による影響が少なくなるので、白点個数が大幅に減少するという利点がある。もちろん、ウエルコンタクト１４周辺での不純物注入による結晶欠陥を抑制したり、意図しない原子の注入拡散を防ぐという観点からも白点個数の低減が図られる。ここで０．１μｍとしたマージン幅ｗは、０．１μｍに限定されるものではないが、マスクの合わせズレ、線幅のばらつき等を考慮すると現状では０．１μｍ程度の幅となる。今後のプロセス技術の向上によって、マージン幅ｗはもっと狭い幅でも差し支えなくなる。ｐ型不純物導入領域１６の濃度は薄くしているので、光電変換部２１と隣接させることができている。ｐ型不純物導入領域の濃度が従来と異なり、薄くなっていることが重要である。
【００２８】
次に、光電変換部２１が埋め込み型の場合の例を、図５によって説明する。埋め込み型の光電変換部２１の表面側はｐ型層で覆われているが、このｐ型層をウエルコンタクト下まで延伸して、ｐ型不純物導入領域１６に用いている。
【００２９】
図５（１）に示すように、ｎ型の信号電荷蓄積領域である光電変換部２１は、コンタクト部１７から離間して形成されることが望ましいことは前述と同じ理由である。ただし、白点よりも飽和信号量を優先する場合は、図５（２）に示すように、光電変換部２１をコンタクト部１７の下まで延伸することもできる。
【００３０】
埋め込み型の光電変換部２１の表面側のｐ型層は１０18ｃｍ-3のオーダーの不純物濃度を持ち、画素ウエル１２の表面付近の不純物濃度は１０17ｃｍ-3のオーダーなので、それらの合計であるｐ型不純物領域１６の濃度は、１０18ｃｍ-3のオーダーとなる。
【００３１】
ｐ型不純物導入領域１６を形成する工程では、周辺回路のｐ型トランジスタのソース・ドレインを形成するイオン注入をマスクするが、コンタクト部１７を形成する工程では、周辺回路のｐ型トランジスタのソース・ドレインのコンタクト部を形成するイオン注入をマスクせずに、イオン注入を同一工程で行うことができる。つまり、コンタクト部１７の濃度は、通常の製造工程におけるｐ型トランジスタのソース・ドレインのコンタクト部の濃度とほぼ同じでよい。もちろん、工程を分けて、コンタクト部１７へのドーズ量を減らしたりイオン種を変えたりしてもよい。
【実施例２】
【００３２】
次に、本発明の第２固体撮像装置およびその製造方法に係る実施例を、図６の概略構成断面図によって説明する。なお、図６では１画素について発明の主要部のみを示す。
【００３３】
図６に示すように、半導体基板１１には、光電変換部２１と転送トランジスタ（図示せず）とを含む画素を複数配置した画素領域を備えるとともに、各画素に共通の画素ウエル１２を備えている。上記光電変換部２１は、例えばフォトダイオードからなり、上記転送トランジスタは例えばｎチャネルＭＯＳトランジスタからなる。光電変換部２１はｎ型領域であり、光電変換を行うとともに、信号電荷蓄積部をなす。
【００３４】
上記画素ウエル１２には、ウエル電位安定化を目的として、基準電圧を供給するウエルコンタクト１４が備えられている。このウエルコンタクト１４は、層間膜３２に形成された基準電圧を供給する電極１５と、上記電極１５が接続されるもので上記画素ウエル１２の表層に形成されたコンタクト部１７とからなる。ここで、本発明の第２固体撮像装置の特徴は、前記第１固体撮像装置のようなｐ型不純物導入領域１６として周辺と明確に区別される不純物分布を持たず、画素ウエル１２の表面近くの不純物が、前述の意味でｐ型不純物導入領域１６を成していることである。上記電極１５は、例えばタングステンプラグ５１からなり、その側面にはチタン、窒化チタン、チタンの３層膜からなるバリアメタル層５２が形成されている。さらに電極１５には、図示はしないが、ウエルコンタクト用配線が接続されている。コンタクト部１７は、通常のＣＭＯＳプロセスと同じく、電極１５用のコンタクトホールを開けた後、そのコンタクトホールを埋め込んで電極１５を形成する前に、イオン注入により形成するものである。よって、コンタクト部１７は電極１５とほぼ同程度の径を持つ。
【００３５】
上記ウエルコンタクト１４は、前記図２（１）によって示すように、光電変換部と離して形成してもよく、また前記図２（２）に示すように、光電変換部２１、転送トランジスタ３１等が形成されているアクティブ領域１３内に形成してもよい。このように、アクティブ領域１３内に形成することにより、画素面積の低減がなされ、より高集積な固体撮像装置を形成することができる。図６は、この場合の例である。
【００３６】
上記第２固体撮像装置は、第１固体撮像装置と異なり、ｐ型不純物導入領域１６として画素ウエル１２に追加してのイオン注入を行わないことから、画素ウエル形成工程以外にはここにホウ素（Ｂ）や二フッ化ホウ素（ＢＦ2）をイオン注入することがなく、画素ウエル１２に結晶欠陥などが誘起され難く、またその工程で重金属原子等が混入して拡散することも無いので、さらに白点個数の減少が図れる。また、周辺回路のウエルコンタクトと作り分ける場合に、ｐ型不純物導入領域１６として画素ウエル以外のイオン注入を行う必要が無いので、工程の増加が無い。製造工程において、ｐ型ＭＯＳトランジスタのソース・ドレイン用のイオン注入の工程では、電極１５が形成される近傍の部分に同時にイオン注入されないように、ここをマスクすることは、第１固体撮像装置と同じである。
【００３７】
本例は、第１固体撮像装置よりもコンタクト抵抗がやや高くなるが、コンタクト部１７によりオーミックコンタクトは取れ、画素部ではコンタクトが画素ピッチまたはその数倍程度のピッチで密に配列されているので、通常の製品ではやはり問題無い。画素部以外の周辺回路においても、ウエルコンタクトの構造を画素に合わせても良いが、その場合は周辺回路の設計環境を変更したり特性や信頼性の再確認が必要になる。通常画素は特性を出すために最適化をはかるが、周辺のロジック回路などは構造の変更をしたくない場合が多いので、周辺回路のウエルコンタクトは従来どおりの製造方法とし、画素部のウエルコンタクトと作り分けることができる。その他の構成部品（例えば画素ウエル１２、光電変換部２１、転送トランジスタ３１等）の製造方法は従来と同様である。
【００３８】
もちろん、図７のように、光電変換部２１が埋め込み型でもよい。埋め込み型の光電変換部２１の表面側にはｐ型層２２が配置されている。このｐ型層２２は、延伸してコンタクト部１７に一部かかってもよい。しかし、光電変換部２１はコンタクト部１７から離間して配置されている。この理由は第１固体撮像装置の場合と同じである。
【００３９】
上記各実施例において、ウエルコンタクト１４を構成するｐ型のコンタクト部１７を形成する際、イオン注入法により形成する場合には、そのイオン種にホウ素を用いることが好ましい。ホウ素を用いたイオン注入により上記コンタクト部１７を形成することによって白点数をさらに低減することができる。次に、図８に、イオン種にホウ素（Ｂ）を用いてコンタクト部１７を形成した場合と、その比較として、浅いｐ型層の形成に通常用いられる二フッ化ホウ素（ＢＦ2）を用いてコンタクト部１７を形成した場合の白点個数と白点出力レベルとの関係を示す。
【００４０】
図８に示すように、白点出力レベルが５ｍＶ〜５０ｍＶにおいては、イオン種にホウ素（Ｂ）を用いたほうがイオン種に二フッ化ホウ素（ＢＦ2）を用いた場合より、最大２桁低減する結果が得られた。また、白点出力レベルが１５０ｍＶを超えるような出力レベルの高い白点においても、イオン種にホウ素（Ｂ）を用いたほうがイオン種に二フッ化ホウ素（ＢＦ2）を用いた場合よりも半桁から１桁少ないという結果が得られた。
【００４１】
上記結果は、本発明の全ての実施例について言えることであり、本発明の全ての実施例について、イオン注入法によってコンタクト部１７を形成する際には、そのイオン種にホウ素（Ｂ）を用いることが好ましい。それによって、白点の発生を激減させることができる。二フッ化ホウ素（ＢＦ2）などのホウ素化合物は、イオンの質量が大きいため、これをイオン注入するときの重金属などの混入が多いが、ホウ素（Ｂ）では近い質量を持つ金属原子が無いため、その混入が少なく、白点を増加させにくい。
【００４２】
近年のＣＭＯＳプロセスでは、接合深さを浅くするために、シリコン表面にｐ型層を形成する場合のイオン種は二フッ化ホウ素（ＢＦ2）が用いられている。ｐウエルに基準電圧を印加するコンタクトを形成するためのコンタクトインプラも二フッ化ホウ素（ＢＦ2）が用いられる。通常のＣＭＯＳプロセスでは、ｐ型トランジスタのソース・ドレインの接合深さを浅くするために、ソース・ドレインは二フッ化ホウ素（ＢＦ2）のイオン注入で形成し、そこに落とすコンタクトのコンタクトインプラも接合深さをあまり深くしないように、二フッ化ホウ素（ＢＦ2）のイオン注入で形成する。また、ｐウエルに基準電圧を与えるためのコンタクトも、同一工程を利用して、二フッ化ホウ素（ＢＦ2）によるソース・ドレイン用イオン注入と、二フッ化ホウ素（ＢＦ2）によるコンタクトインプラを受けて形成される。
【００４３】
しかし、固体撮像装置の白点を低減するためには、画素においてはホウ素（Ｂ）を用いることが重要である。通常のＣＭＯＳプロセスとしてｐ型のコンタクトインプラにボロン化合物などの重いイオンを注入している場合においても、少なくとも固体撮像装置の画素には異なる扱いをしなければならない。もちろん、画素部以外の周辺回路もウエルコンタクトの構造を画素に合わせても良いが、その場合は周辺回路の設計環境を変更したり特性や信頼性の再確認が必要になる。通常、画素は特性を出すために最適化をはかるが、周辺のロジック回路などは構造の変更をしたくない場合が多いので、周辺回路のウエルコンタクトと画素部のウエルコンタクトのコンタクトインプラを異なる工程で作り、周辺回路は従来どおり二フッ化ホウ素（ＢＦ2）をイオン注入し、画素はホウ素（Ｂ）をイオン注入することができる。
【００４４】
これらの実施例の製造方法の例を、図９〜図１２を用いて説明する。図９〜図１２は、画素のウエルコンタクト１４近傍、周辺回路のｐ型ＭＯＳトランジスタのソース・ドレイン部、周辺回路のｐウエルコンタクト部の各断面を示した概略構成断面図である。全工程のうち、本発明の説明に本質的な工程のみを説明する。なお、図９〜図１２においては、コンタクトホール以外の全ての構成部品が断面を示すものであるので、断面を示すハッチング等の記載は省略した。
【００４５】
図９（１）に示すように、シリコン基板５１に通常のＣＭＯＳプロセスにより、Ｐウエル５２（前記図１の画素ウエル１２に相当）、５４、Ｎウエル５３を形成する。
【００４６】
図９（２）に示すように、画素ウエルコンタクト部のＰウエル５２の表面側に光電変換部２１を形成する。ここでは、埋め込み型のフォトダイオードをｎ型とｐ型のイオン注入によりｐ層２１ｐとその下層にｎ層２１ｎを形成している。もちろん、ｎ型のイオン注入のみを行って、埋め込み型でない光電変換部を形成しても良い。
【００４７】
図９（３）に示すように、ｐ型のイオン注入により、Ｎウエル５３表層にｐ型ＭＯＳトランジスタのソース・ドレインとなるｐ+層６１を形成する。このときに、周辺回路のＰウエルに基準電圧を与えるコンタクトを形成する部分にも、同時にイオン注入を行って、Ｐウエル５４表層にｐ+層７１を形成している。しかし、画素ウエルコンタクト部近傍は、レジスト等でマスク（図示せず）を形成しておくことによりイオン注入されない。ここで、イオン種は浅い接合を形成するために、二フッ化ホウ素（ＢＦ2）である。ドーズ量は、通常のＣＭＯＳプロセスのものであり、１×１０15ｃｍ-2か、それ以上である。この高濃度のイオン注入を画素ウエルコンタクト部近傍に入れないことが重要である。
【００４８】
図１０（４）に示すように、ホウ素フッ素化合物である二フッ化ホウ素（ＢＦ2）を用いたイオン注入法により、画素のＰウエル５２にｐ型不純物導入領域１６を形成する。このイオン注入におけるドーズ量は１×１０14ｃｍ-2以下に設定する。このイオン種はホウ素（Ｂ）とすることも可能である。このイオン注入は、前述のように、図９（２）における光電変換部２１のｐ層２１ｐを形成するイオン注入と兼ねることも可能である。また、要求される特性によっては無くすことも可能である。ｐ型不純物導入領域１６は、層間膜を形成するより前のイオン注入により形成される。
【００４９】
図１０（５）に示すように、通常のＣＭＯＳプロセスにより、シリコン基板５１上に層間膜３２を形成する。
【００５０】
図１１（６）に示すように、通常のＣＭＯＳプロセスにより、層間膜３２にコンタクトホール３３、３４、３５を開口する。
【００５１】
図１１（７）に示すように、通常のＣＭＯＳプロセスにより、ＰＭＯＳ部および周辺回路部にコンタクトホール３４、３５を通して１×１０15ｃｍ-2か、それ以上のドーズ量で二フッ化ホウ素（ＢＦ2）をイオン注入して、ｐ+層６２、７２を形成する。このときに、画素部はマスク（図示せず）を形成しておき、二フッ化ホウ素（ＢＦ2）が入らないようにする。
【００５２】
図１２（８）に示すように、画素部に、コンタクトホールを通して１×１０15ｃｍ-2程度のドーズ量でＢをイオン注入し、ｐ型不純物導入領域１６にコンタクト部１７を形成する。このコンタクト部１７は、ほぼコンタクトホールと同じ径でできる。図のように、コンタクト部１７は、光電変換部２１のｎ層２１ｎと離間して配置するように形成される。
【００５３】
図１２（９）に示すように、通常のＣＭＯＳプロセスにより、各コンタクトホール３３、３４、３５内にバリアメタル層８２を介して導電性材料８１を埋め込む。この製造方法、もしくは当該技術者には容易な変更を加えた製造方法を用いることで、前述の実施例における固体撮像装置を製造することができる。
【００５４】
以上のように、本発明を説明したが、本発明は、本質を逸脱しない範囲で種々に適用できる。例えば、画素が共通のウエルを備えるとしているが、全画素に共通でなくとも、幾つかに分かれていても良い。半導体基板上に光電変換部を備えているとしたが、例えば積層型と呼ばれる、光電変換膜を別に備えるものでは、信号電荷を蓄積する部分が半導体基板に形成されているので、同じ作用が期待できる。信号電荷を蓄積しておき、トランジスタで読み出す画素を２次元状に多く配置したものならば、信号が光によるものでなくとも、同じ議論で本発明を同様に適用することができる。
【産業上の利用可能性】
【００５５】
本発明の固体撮像装置および固体撮像装置の製造方法は、各種撮像装置、複写装置等の画像を撮像する固体撮像装置に適用することが好適である。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１固体撮像装置およびその製造方法に係る実施例を示した概略構成断面図である。
【図２】本発明の第１固体撮像装置およびその製造方法に係る実施例を示した平面レイアウト図である。
【図３】ｐ型不純物導入領域とコンタクト部の深さ方向への不純物濃度分布図である。
【図４】ｐ型不純物導入領域の不純物濃度をパラメータとした白点個数と白点出力レベルとの関係図である。
【図５】本発明の第１固体撮像装置およびその製造方法に係る他の例を示した概略構成断面図である。
【図６】本発明の第２固体撮像装置およびその製造方法に係る実施例を示した概略構成断面図である。
【図７】本発明の第２固体撮像装置およびその製造方法に係る他の例を示した概略構成断面図である。
【図８】不純物の種類をパラメータとした白点個数と白点出力レベルとの関係図である。
【図９】本発明の固体撮像装置の製造方法に係る一実施例を示した概略構造断面図である。
【図１０】本発明の固体撮像装置の製造方法に係る一実施例を示した概略構造断面図である。
【図１１】本発明の固体撮像装置の製造方法に係る一実施例を示した概略構造断面図である。
【図１２】本発明の固体撮像装置の製造方法に係る一実施例を示した概略構造断面図である。
【図１３】従来の画素におけるウエルコンタクトの位置関係を示した平面レイアウト図である。
【符号の説明】
【００５７】
１１…半導体基板、１２…画素ウエル、１４…ウエルコンタクト、１５…電極、１６…ｐ型不純物導入領域、１７…コンタクト部、２１…光電変換部、３１…転送トランジスタ
【図１】
2006073607.tif 000003
【図２】
2006073607.tif 000004
【図３】
2006073607.tif 000005
【図４】
2006073607.tif 000006
【図５】
2006073607.tif 000007
【図６】
2006073607.tif 000008
【図７】
2006073607.tif 000009
【図８】
2006073607.tif 000010
【図９】
2006073607.tif 000011
【図１０】
2006073607.tif 000012
【図１１】
2006073607.tif 000013
【図１２】
2006073607.tif 000014
【図１３】
2006073607.tif 000015