(57)【要約】【課題】  含ハロゲン芳香族化合物のうち、重合後に水分や酸素の遮断性に優れた膜を形成することのできる化合物を見出して、高性能なパッシベーション膜を備えた半導体装置および有機ＥＬ素子を提供する。【解決手段】  下記式（１）で示される繰り返し単位を有するフッ素含有重合体からなることを特徴とするパッシベーション膜である。    −（Ｘ2Ｃ−Ａｒ−ＣＸ2）−        …（１）  （ただし、式中、Ｘは水素かフッ素を示し、Ａｒはフッ素で置換されていてもよい２価の芳香環を示し、Ａｒがフッ素を有していないときはＸのいずれか１個以上がフッ素である。）【選択図】  図５
2006066450.tif 000002
【特許請求の範囲】
【請求項１】
下記式（１）で示される繰り返し単位を有するフッ素含有重合体からなることを特徴とするパッシベーション膜。
−（Ｘ2Ｃ−Ａｒ−ＣＸ2）−        …（１）
（ただし、式中、Ｘは水素かフッ素を示し、Ａｒはフッ素で置換されていてもよい２価の芳香環を示し、Ａｒがフッ素を有していないときはＸのいずれか１個以上がフッ素である。）
【請求項２】
上記パッシベーション膜が最上部に形成されていることを特徴とする半導体装置。
【請求項３】
上記パッシベーション膜が最上部に形成されていることを特徴とする有機電界発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置や有機電界発光素子の最上部に表面保護膜として形成されるパッシベーション膜、およびこのパッシベーション膜を備える半導体装置ならびに有機電界発光素子（有機ＥＬ素子）に関するものである。
【背景技術】
【０００２】
有機ＥＬ素子は自己発光型で見やすいため、各種表示装置（ディスプレィ）における発光素子として近年大いに注目されている。有機ＥＬ素子は、基本的には、有機の発光物質を含む発光層とこの発光層を挟む一対の電極から構成されるが、実際には、発光効率を上げること等を目的として、正孔注入層、正孔輸送層、電子注入層、電子輸送層が設置されている。つまり、一般的には、有機電界発光素子は、正孔注入層、正孔輸送層、発光層、電子注入層、電子輸送層が、１対の電極層に挟まれた構造である。また、ディスプレィにおいては、正孔注入層に近い陽極が透明電極で、電子輸送層に近い陰極が背面電極（対極電極）であることが多い。
【０００３】
しかしながら、ディスプレィに用いられる有機ＥＬ素子において、その正孔注入層、正孔輸送層、発光層、電子注入層、電子輸送層等を形成する有機材料は、一般的に水分や酸素等に弱く、また、背面電極にはＬｉ、Ｎａ、Ｍｇ等の金属が用いられるが、この背面電極も水分や酸素に非常に弱いという欠点を有しており、有機ＥＬ素子ディスプレィの普及の妨げになっている。また、ＭＯＳ等の半導体装置においても水分や酸素を遮断する必要がある。
【０００４】
このため、半導体装置や有機ＥＬ素子の最上層には、パッシベーション膜と呼ばれる表面保護層が設けられる。このパッシベーション膜には、通常、窒化シリコンや酸化シリコン、あるいは金属等の無機系の絶縁膜が利用されていることが多い。例えば、特許文献１には、特性の異なる窒化シリコン膜を積層したパッシベーション膜を有する半導体装置が示されている。これらの無機膜は、形成するための装置が高価であったり、高温での熱処理を行う必要があるため、半導体や有機ＥＬ素子に熱負荷がかかるというデメリットがある。
【０００５】
ところで、本願出願人は、層間絶縁膜に有用な低誘電率の重合体が得られる含ハロゲン芳香族化合物について研究を続けており、高収率で安価に製造することのできる新規な製造方法を開発し、その成果を既に出願している（特許文献２〜４）。
【特許文献１】特開平５−６８９０号
【特許文献２】特開２０００−３０９５５１号
【特許文献３】特開２００２−８０４１２号
【特許文献４】特開２００３−８９６６４号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明では、含ハロゲン芳香族化合物のうち、重合後に水分や酸素の遮断性に優れた膜を形成することのできる化合物を見出して、高性能なパッシベーション膜を備えた半導体装置および有機ＥＬ素子を提供することを課題として掲げた。
【課題を解決するための手段】
【０００７】
上記課題は、下記式（１）で示される繰り返し単位を有するフッ素含有重合体からなるパッシベーション膜の採用により解決された。
−（Ｘ2Ｃ−Ａｒ−ＣＸ2）−        …（１）
（ただし、式中、Ｘは水素かフッ素を示し、Ａｒはフッ素で置換されていてもよい２価の芳香環を示し、Ａｒがフッ素を有していないときはＸのいずれか１個以上がフッ素である。）
【０００８】
本発明には、上記パッシベーション膜が最上部に形成されている半導体装置並びに有機電界発光素子が含まれる。
【発明の効果】
【０００９】
上記特定のフッ素含有重合体によりパッシベーション膜を形成したため、水分や酸素の遮断性に優れ、半導体装置や有機ＥＬ素子にダメージを与えることなく、半導体装置や有機ＥＬ素子の各特性を長期間に亘って保護することができるようになった。特に、本発明のパッシベーション膜は水蒸気遮断性に優れているので、別途、無機膜を有機系パッシベーション膜の上部に高温で形成する必要がなく、このことも、半導体装置や有機ＥＬ素子へのダメージの低減につながった。また、工程減・コスト減を達成することができた。
【発明を実施するための最良の形態】
【００１０】
本発明は、下記式（１）で示される繰り返し単位を有するフッ素含有重合体によってパッシベーション膜を構成したところに特徴がある。
−（Ｘ2Ｃ−Ａｒ−ＣＸ2）−        …（１）
（ただし、式中、Ｘは水素かフッ素を示し、Ａｒはフッ素で置換されていてもよい２価の芳香環を示し、Ａｒがフッ素を有していないときはＸのいずれか１個以上がフッ素である。）。なお、上記（１）中のＡｒは、ベンゼン環、ナフタレン環、アントラセン環のいずれをも含む意味である。
【００１１】
上記式（１）において、好ましいのは、Ｘが全てフッ素で、Ａｒが置換されていないベンゼン環またはナフタレン環の組み合わせか、Ｘが全て水素で、Ａｒがフッ素原子を４個有するベンゼン環または６個有するナフタレン環の組み合わせである。Ｘが全てフッ素で、Ａｒがフッ素原子を４個有するベンゼン環または６個有するナフタレン環を組み合わせてもよい。また、重合体膜としての諸特性を考慮すると、−ＣＸ2の位置は、環状骨格部において対称となることが好ましく、ベンゼン環であれば１位と４位、ナフタレン環であれば２位と６位にあることが好ましい。実質的なフッ素含有重合体の原料化合物は、上記式（１）で示される繰り返し単位のブロム化物；ＢｒＸ2Ｃ−Ａｒ−ＣＸ2Ｂｒ、または、上記式（１）で示される繰り返し単位の二量体である。これらの単量体のブロム化物や二量体の有用な製造方法は、前記した特許文献２〜４に詳しく説明されている。
【００１２】
式（１）で示される繰り返し単位を有するフッ素含有重合体の好ましい例としては、α，α’−ジブロモ−α，α，α’，α’−テトラフルオロ−ｐ−キシレンを重合するか、α，α’−ジブロモ−α，α，α’，α’−テトラフルオロ−ｐ−キシレンから二量体であるパー−α−フルオロ［２．２］パラシクロファンを合成し、これを重合することで得られるポリ（α，α，α’，α’−テトラフルオロ−ｐ−キシレン）や、オクタフルオロ［２，２］パラシクロファンを重合することで得られるポリ（２，３，５，６−テトラフルオロキシレン）、あるいは下記のいずれかまたは両方の繰り返し単位を有するナフタレン環含有重合体が挙げられる。
【００１３】
【化１】
2006066450.tif 000003
【００１４】
これらの重合体は、酸化・還元的重合方法によっても得られる他、ＣＶＤ法によって得ることができる。ＣＶＤ法としては、熱、光、プラズマ等を用いる公知の化学的蒸着法がいずれも採用できるが、上記原料化合物は熱によって活性種を容易に生成するため、熱ＣＶＤ法の採用が好ましい。熱ＣＶＤ法では、原料化合物を、例えば、１〜１００Ｐａの圧力下、蒸発室では０〜３００℃（好ましくは１００〜２００℃）、二量体の分解室では４００〜１０００℃（好ましくは６００〜８００℃）、蒸着室では−５０〜３００℃（好ましくは室温程度）に調整することにより、基体上に重合体膜を形成させることができる。温度調整には、抵抗線、高周波誘導、赤外線ランプやレーザービーム等の加熱手段を用いることができる。
【００１５】
ＣＶＤ工程を実施するための反応装置としては特に制限されず、例えば特開平６−３３２２４号に記載された装置；縦型常圧ＣＶＤ装置、インライン型常圧ＣＶＤ装置、ベルトコンベア型常圧ＣＶＤ装置等の常圧ＣＶＤ装置；ホットウォール型減圧ＣＶＤ装置、コールドウォール型減圧ＣＶＤ装置等の減圧ＣＶＤ装置を用いることができる。中でも、特開平６−３３２２４号に記載された装置が好ましい。なお、プラズマＣＶＤを採用する場合には、丸型平行平板電極型プラズマＣＶＤ装置、誘導コイル型プラズマＣＶＤ装置、ホットウォール型プラズマＣＶＤ装置、マイクロ波電子サイクロトロン共鳴（ＥＣＲ）型プラズマＣＶＤ装置等のプラズマＣＶＤ装置を用いればよい。また、光ＣＶＤを行うときは、低圧水銀ランプ、エキシマレーザ、アルゴンレーザ、超高圧ランプ、重水素ランプ、希ガス共鳴線、ハロゲンランプ、Ｆｅ／Ｈｇ金属・ハロゲンランプ等を光源として用いたＣＶＤ装置や、これらの２種以上のフォトンを同時に吸収させて所定のエネルギー順位まで電子を励起させる多光子吸収法等が採用できる。
【００１６】
ＣＶＤ工程を行うにあたっては、必要であれば、重合開始剤等の他の添加剤を添加してもよく、「イルガキュア１８４」、「イルガキュア９０７」、「イルガキュア６５１」（「イルガキュア」は、チバ・スペシャルティ・ケミカルズの登録商標；これらはいずれもチバ・スペシャルティ・ケミカルズ社製）、ベンゾフェノン、「ダロキュア（登録商標）」（メルク社製）等が使用可能である。
【００１７】
また、ＣＶＤ工程中に、アルゴン、窒素、ヘリウムガス等のキャリアガスを使用してもよい。このとき、キャリアガスと原料化合物との量比は、目的とする膜厚や堆積速度等に応じて調整すればよいが、原料化合物の濃度を０．０１〜１０体積％（より好ましくは０．１〜１．５体積％）とすることが好ましい。本発明のパッシベーション膜の膜厚は、特に限定されないが、水蒸気や酸素を遮断するという目的の点からは、０．１μｍ以上が望ましい。
【００１８】
本発明のパッシベーション膜は、半導体装置あるいは有機ＥＬ素子の最上部に配設されるパッシベーション膜として用いられる。本発明のフッ素系重合体からなるパッシベーション膜は、水蒸気の遮断性に特に優れているため、この膜の上にさらに無機蒸着膜等を形成する必要はない。よって、本発明には、本発明のフッ素系重合体からなるパッシベーション膜が最上部に配設された半導体装置および有機ＥＬ素子が含まれ、半導体装置および有機ＥＬ素子の構成は特に限定されない。
【００１９】
例えば、有機ＥＬ素子であれば、基本的には、有機の発光物質を含む発光層とこの発光層を挟む一対の電極から構成されるあらゆる有機ＥＬ素子が含まれる。また、発光効率を上げること等を目的として、正孔注入層、正孔輸送層、電子注入層、電子輸送層が設置されていてもよい。このときは、正孔注入層、正孔輸送層、発光層、電子注入層、電子輸送層が、１対の電極層に挟まれた構造となる。なお、ディスプレィにおいては、正孔注入層に近い陽極が透明電極で、電子輸送層に近い陰極が背面電極（対極電極）であることが多い。
【００２０】
半導体装置の場合は、半導体層と共に、各種絶縁層、導電体層、配線部等を有するあらゆる半導体装置が含まれる。より具体的には、以下の実施例において説明する。
【実施例】
【００２１】
〈パッシベーション膜の製造条件〉
各実施例においては、ＢｒＦ2Ｃ−Ｃ6Ｈ4−ＣＦ2Ｂｒを熱ＣＶＤ法にて重合し、被着体表面に−Ｆ2Ｃ−Ｃ6Ｈ4−ＣＦ2−を繰り返し単位とするフッ素系重合体膜を形成した。具体的には、上記単量体をアルゴンガス中に０．５体積％含有させ、蒸発室では、１７５℃で１．３３×１０2Ｐａ（１Ｔｏｒｒ）の圧力下、分解室では６８０℃で０．６６×１０2Ｐａ（０．５Ｔｏｒｒ）の圧力下、蒸着室では−４０℃（膜形成温度）、１３．３Ｐａ（０．１Ｔｏｒｒ）の圧力下で熱ＣＶＤ処理することによって、製膜した。
【００２２】
実施例１
まず、本発明のフッ素系重合体からなるパッシベーション膜の水蒸気遮断特性を調べた。ｐ型Ｓｉ基板上に、層間絶縁膜として用いられる各頂点のＳｉにメチル基が結合したカゴ型ＳｉＯ骨格を基本とした多孔質のガラス膜を膜厚３００ｎｍで形成し、この上に各種パッシベーション膜を３０ｎｍの厚みで形成した。ガラス膜は多孔質のため、いわゆる“シリカゲル”効果により水分を吸着して、絶縁性の劣化を招く。このため、このガラス膜の絶縁性を評価することで、その上に形成されたパッシベーション膜の水蒸気遮断特性が評価できる。
【００２３】
具体的には、上記パッシベーション膜の上にＡｌ電極を形成して、Ａｌ電極とＳｉ基板間に流れる電流密度と印加電圧との関係、Ｉ−Ｅ特性を調べた。測定は、試料を１週間、大気放置した後に行った。室温での電流密度は、印加電圧０．４ＭＶ／ｃｍで１０-10Ａ／ｃｍ2以下であったが、高温になるにつれて電流密度は増加した。電流密度の上昇は、多孔質ガラス膜の空穴に付着する水分によって絶縁性が低下したことを示す。１５０℃でのＩ−Ｅ特性の測定結果を図１に示した。Ａはガラス膜の上にＡｌ電極を形成したパッシベーション膜がない試料、Ｂは比較のために用いたＰ−ＳｉＯ2（プラズマＣＶＤ法により形成したＳｉＯ2膜）をパッシベーション膜として用いた試料、Ｃは防水効果が比較的高いＰ−ＳｉＮ（プラズマＣＶＤ法により形成したＳｉＮ膜；膜形成温度：６００℃）を用いた試料、Ｄは本発明のフッ素系重合体からなるパッシベーション膜を前記条件で形成した試料である。
【００２４】
Ｂは、Ａに比べると、水蒸気遮断特性がかなり向上しているが、ＣやＤと比較するとその効果は小さく、充分に水蒸気を遮断できているとは言えない。本発明例であるＤは、その膜形成温度が−４０℃と室温以下であるにもかかわらず、ＣのＰ−ＳｉＮ膜にほぼ匹敵する水蒸気遮断効果があることがわかる。
【００２５】
実施例２
実施例２では、本発明の半導体装置例を図面を用いて説明する。この実施例ではシリコンＭＯＳトランジスタを用いて説明するが、他の半導体材料を用いたＭＩＳ型半導体素子装置でも動作原理は同じである。また、実施例では主にｎ形ＭＯＳトランジスタを例に説明するが、用いる不純物を反対導電形に変えれば同様にして本発明のｐ形ＭＯＳトランジスタを形成することができる。
【００２６】
図２には、本発明の半導体装置の構造例（一般的な論理演算素子）を示す。以下、アイソレーション絶縁膜とは、Ｓｉ基板の拡散層を絶縁分離するために基板に溝部を形成し、該溝部に埋込まれた絶縁膜を意味する。トランジスター絶縁膜とは、ＭＯＳトランジスターを形成するゲート電極（DRAMの場合にはワード線も意味する）の基板水平方向の絶縁および基板に接続するプラグとの絶縁をなす膜を意味する。層間絶縁膜とは、配線およびプラグを電気的に絶縁する膜を意味する。キャパシタ誘電体膜とは、DRAMおよびFeRAMに用いられる誘電体膜を意味する。キャパシタ電極絶縁膜とは、DRAMおよびFeRAMに用いられるキャパシタ電極（下部電極およびプレート電極）を絶縁する膜を意味する。パッシベーション膜とは、最上層の配線の上部に形成される膜で、バンプ等の外部配線に結合する接点との絶縁をなす膜を意味する。Ｃｕ配線において、拡散バリアとは、Ｃｕの拡散を防止する絶縁膜を意味し、バリア金属とは、Ｃｕの拡散を防止する金属膜を意味する。シード膜はＣｕめっきを成長させるための下地となる伝導膜である。
【００２７】
図２の半導体装置では、素子分離には、トレンチアイソレーションと呼ばれる、基板に溝を形成してその間を絶縁膜で埋込こんだ構造を用いてある。配線はＭ１からＭ６の６層配線で、最下層２層（Ｍ１、Ｍ２）は局所配線（ブロック内短距離配線）、次の２層（Ｍ３、Ｍ４）は信号配線（Ｘ、Ｙ軸方向）、上層の２層（Ｍ５，Ｍ６）は、クロック、電源、ブロック間配線を形成している。下層４層は０．５μｍピッチ、バリア金属分を含めて配線高さは０．４μｍ、プラグ径０．２５μｍ、高さ０．４μｍである。上層の２層はＡｌ配線とＷプラグを用いて、倍ピッチの０．５μｍ配線で、配線高さは０．８μｍ、プラグ径０．５μｍ、高さ０．８μｍである。
【００２８】
図２において、１はｐ型シリコン基板、２は素子分離するアイソレーション絶縁膜、３、４は拡散層、５はゲート電極、６はコバルトシリサイド、７は回路を構成するＭＯＳトランジスタのゲート絶縁膜、８はＭＯＳトランジスタを絶縁するトランジスタ絶縁膜、１０は上層の配線と拡散層を接続するコンタクトプラグである。このコンタクトプラグ１０の拡散層側には、抵抗を下げるため、シリサイド層６がある。９は上層のＣｕ配線形成の際に用いるエッチングストッパー、１２はローカル配線を形成するＣｕ配線（Ｍ１）である。Ｍ１のＣｕ配線下方および側壁には、Ｃｕ拡散防止用のバリア金属がある。本実施例ではＴａを用いたが、ＴｉＮ、ＴａＮ、ＷＮ、ＷＣ等でも同じ効果がある。このバリア金属堆積後に、Ｃｕシードをスパッタで堆積させた後、めっきにてＣｕを堆積させ、その後、余剰のＣｕとバリア金属をＣＭＰ等で除去してＭ１を形成した。１３はＣｕ拡散を防止する拡散バリアである。１１はＣｕ配線１２を絶縁する層間絶縁膜である。
【００２９】
１６はＣｕ配線のＭ１とＭ２を繋ぐプラグ（ＴＨ１）、１５はプラグ形成の際に用いるエッチングストッパー、１４はプラグ層を絶縁し、かつプラグ形成のための絶縁層である。１９はローカル配線を形成するＣｕ配線（Ｍ２）である。１７はＣｕ配線１９を絶縁する層間絶縁膜、１８はＣｕ拡散防止の拡散バリア（絶縁膜）である。なお、図３には、ＴＨ１とＭ２の配線構造を示した。図３中、１０１と１０２はＭ２配線１９を構成するバリア金属と配線の主要部であるＣｕである。
【００３０】
実施例３
本発明のパッシベーション膜を用いると、その水蒸気遮断効果によって、層間絶縁膜への水分吸収量が低減するため、層間絶縁膜の誘電率の低減がなされるはずである。このことから、上記実施例２の半導体装置において、パッシベーション膜を実施例１の場合と同様にして形成し、Ｍ２配線層に設置された一対の櫛形配線パターンの配線間の容量を調べた。結果を図４に示す。なお、図中Ａが◇、Ｂが□、Ｃが○、Ｄが●である。ＡとＢを比較すると、ＢのＰ−ＳｉＯ2膜では大した効果は認められなかったが、水蒸気遮断性能に優れたＣおよびＤでは、容量の低下が見られる。この結果から、水蒸気遮断性能に優れたパッシベーション膜を用いると、リーク電流の低減といった信頼性ばかりでなく、配線の容量を低下させ、信号遅延の低減といった配線の高速化にも寄与することがわかった。
【００３１】
実施例４
次に、パッシベーション膜が、ＮＭＯＳトランジスタの相互コンダクタンス、すなわちｇｍ特性に与える影響を調べた。図２のＭ１からＭ６までの全ての層間絶縁膜としてＣＶＤ−ＳｉＯＦを用い、パッシベーション膜のない試料Ａ、Ｐ−ＳｉＯ2をパッシベーション膜として用いた試料Ｂ、Ｐ−ＳｉＮをパッシベーション膜として用いた試料Ｂ、本発明のフッ素系重合体をパッシベーション膜として用いた試料Ｄ、Ｐ−ＳｉＮの上にさらに本発明のフッ素系重合体を積層した構成のパッシベーション膜を用いた試料Ｅについて、ｇｍ特性を調べた。特性評価は大気中に１ヶ月放置してから行った。これまであまり特性のよくなかったＢでも、Ａに比べるとｇｍ劣化が低減され、層間膜のホットキャリアー耐性が向上していることがわかる。水蒸気遮断性に優れるＣ、Ｄ、Ｅは、Ａに比べると、ホットキャリアー耐性が著しく向上していることがわかる。水蒸気遮断性としては積層タイプのＥが最も高いと考えられたが、Ｅのホットキャリアー耐性はＤよりも劣っていることがわかる。これは、Ｐ−ＳｉＮをプラズマＣＶＤ法で形成するときの６００℃の高温処理によるダメージ、あるいは、プラズマによるダメージが、下部のトランジスタに加えられたためであると推測される。この結果から、低温で形成できる水蒸気遮断性に優れた本発明のフッ素系重合体膜を半導体装置のパッシベーション膜に適用すると、トランジスタ特性の劣化抑制に有効であることがわかる。
【００３２】
実施例５
図６に、本発明をDRAM(Dynamic Random Access Memory)に適用した一例を示す。この例ではシリコンＭＯＳトランジスタを用いて説明するが、他の半導体材料を用いたＭＩＳ型半導体装置でも動作原理は同じである。図面において、１はＰ型シリコン基板、２は素子分離層、３，４は拡散層、５はゲート電極、１０６はメモリセル部を構成するトランジスタ、１０７は周辺回路を構成するＭＯＳトランジスタ、８は各ＭＯＳトランジスタを絶縁する絶縁膜、１０９はキャパシタのストレージノードと拡散層を接続するコンタクトプラグ、１０’は配線と拡散層を接続するコンタクトプラグ、このコンタクトプラグ１０’の拡散層側には、抵抗を下げるためのシリサイド層６’がある。１１２はメモリ部のビット線ＢＬ、１１３は周辺回路部の金属配線層Ｍ１である。１１４はＢＬ、Ｍ１を絶縁する絶縁膜層、１１５はストレージノードに接続するプラグ、ＳＮプラグである。１１６はキャパシタストレージノード形成時に用いるエッチングストッパーのＳｉＮ膜である。１１７，１１８，１１９は、キャパシタを構成するストレージノードＳＮと、キャパシタ絶縁膜と、プレート電極ＰＬである。１２０はキャパシタ工程以後に形成される配線Ｍ２であり、１２１はＭ１とＭ２を接続するプラグＴＨ１である。１２２と１２３はキャパシタを絶縁する絶縁膜層である。１２５、１２９はメタル配線Ｍ３で、１２６はＭ３を絶縁する絶縁層、１２７はＭ３とプレート電極ＰＬを接続するプラグで、１２８はＭ２とＭ３を接続するプラグＴＨ２である。３は酸化珪素膜、１３２はデバイスを保護する本発明のパッシベーション膜である。本例は、２５６ＭＤＲＡＭでチップサイズは１２×５（ｍｍ）でメモリ占有率は５８％である。
【００３３】
メモリセルの形成方法は以下の通りである。まず、Ｐ型Ｓｉ基板１に溝を形成した後、酸化珪素膜を埋込み、その後、ＣＭＰにより、余分な酸化珪素膜を除去して、素子分離層２を形成する。所定の場所にゲート電極５、拡散層３、４からなるトランジスタ１０６と周辺回路部のトランジスタ１０７を形成した。次に、基板１の全面にＳＯＧ膜を塗布し、４００℃でキュアした後、８００℃で熱処理を施して安定化させた。このＳＯＧ膜上に、プラズマＣＶＤ法を用いて、酸化珪素膜を、基板からの高さが１．３μｍになるよう積層した。ゲート電極高さに基づく段差をなくすため、ＣＭＰを施し、高さ０．８μｍの絶縁膜層８を形成した。次に、ホト工程にて、レジストパターンを形成した後、ドライエッチングにより、メモリセル部の拡散層への接続孔を形成し、その後、ポリシリコンを接続孔に堆積させ、絶縁膜８上の余分なポリシリコンをＣＭＰで除去して、コンタクトプラグ１０９を形成した。次に、ホト工程にて、レジストパターンを形成した後、ドライエッチングにより、周辺回路部の拡散層への接続孔を形成し、その後、Ｔｉ、ＴｉＮ、Ｗの順に、それぞれ、スパッタ、ＣＶＤ法、スパッタで、接続孔に堆積させ、絶縁膜８上の余分の上記金属材をＣＭＰで除去して、コンタクトプラグ１０’を形成した。次に、ＴｉＮ、Ｗの順にスパッタ法で膜を堆積させ、ホト工程にて、レジストパターンを形成した後、ドライエッチングにより、メモリセル部のＢｌ（１２）と、周辺回路部のＭ１（１１３）を形成した。その後、全面にＳＯＧ膜を塗布し、４００℃でキュアした後に、このＳＯＧ膜上にプラズマＣＶＤ法を用いて、酸化珪素膜を、基板からの高さが０．８μｍになるよう積層し、ＢＬとＭ１の段差をなくすため、ＣＭＰを施し、高さ０．６μｍの絶縁膜層１１４を形成した。次に、２００ｎｍ厚さのＳｉＮ（１１６）を堆積させた。この絶縁膜にレジストパターンを形成した後、ドライエッチングにより、接続孔を形成し、その後、ポリシリコンをＣＶＤ法で接続孔に堆積させ、絶縁膜層１１４上の余分材をＣＭＰで除去して、ＳＮプラグ１１５を形成した。
【００３４】
次にキャパシタ工程以降を説明する。必要なキャパシタ容量は３０ｆＦである。初めに、プラズマＣＶＤにより、酸化珪素膜を１．２μｍ堆積させ、ホト工程にて、レジストパターンを形成した後、ドライエッチングにより、メモリセル部に０．７５×０．２５μｍの凹部を形成し、その後、リンをドープしたポリシリコンを０．０３μｍの厚さで、凹部内に堆積させた。次に、絶縁膜１２２上の余分なポリシリコンをＣＭＰで除去して、ストレージノードＳｎ（１１７）を形成した。次に、所定領域以外をレジストで被覆して、ウェットエッチングにより、ＳｉＯ2膜１２２を除去して、ストレージノードの外側にも容量が形成できるようにした。次に、キャパシタ容量膜となる五酸化タンタルＴａ2Ｏ5１１８をＴａＣｌ5を原料としてＣＶＤ法で堆積させ、続いて、さらに、ＣＶＤ法でＴｉＮ膜１１９を堆積させた。次に、所望の部分をレジストで被覆して、ドライエッチングにて、余分のＴａ2Ｏ5とＴｉＮを除去して、キャパシタ部を形成した。キャパシタプレートを絶縁するため、プラズマＣＶＤで厚さ０．３μｍのＳｉＯ2膜１２３を形成した後、ＣＭＰにて平坦化した。この段階で、絶縁膜上面とＭ１配線上面の距離は、１．４μｍである。
【００３５】
Ｍ２、Ｍ３としてＡｌ配線を用いる場合のキャパシタ工程以後の配線工程を説明する。Ｍ１とＭ２を接続するスルーホールを形成するため、レジストでパターニングをして、ドライエッチングにより、ホールを形成し、その後、ＴｉＮ膜をＣＶＤ法で堆積させた後、ＣＶＤ法でＷ膜を形成し、ＣＭＰにてプラグ以外の余分のＴｉＮとＷを除去することで、Ｗプラグ１２１を形成した。プラグの深さは１．４μｍである。続いて、スパッタ法で、ＴｉＮ、Ａｌ、ＴｉＮの順に堆積させ、レジストでパターニングして、ドライエッチングすることで、Ｍ２配線を形成した。次に、ＳｉＯ2膜をスパッタを重畳させたＣＶＤ法で堆積させ、Ｍ２の層間絶縁膜１２６を形成した。その後、ホト工程にて、プラグ形成用レジストパターンを形成して、これをマスクにして、エッチングにて、Ｍ３とプレート、Ｍ２とＭ３を接続するスルーホールを形成した。次に、ＴｉＮ膜をＣＶＤ法で堆積させた後、ＣＶＤ法でＷ膜を形成し、ＣＭＰにてプラグ以外の余分のＴｉＮとＷを除去することで、Ｗプラグ１２８を形成した。続いて、スパッタ法で、ＴｉＮ、Ａｌ、ＴｉＮの順に堆積させ、レジストでパターニングして、ドライエッチングすることで、Ｍ３配線１２９を形成した。Ｍ３の層間絶縁膜となるＳｉＯ2膜をスパッタを重畳させたＣＶＤ法で堆積させ、Ｍ３の層間絶縁膜１３１を形成した。層間絶縁膜トランジスタのダメージ回復を図るため、４００℃の水素アニールを施し、最後に前記条件でパッシベーション膜１３２を形成した。
【００３６】
実施例６
上記実施例５で作成したDRAMを用いて、パッシベーション膜が、ストレージ電極とプレート電極間に流れる電流密度に及ぼす影響を調べた。図７にその結果を示す。図７では、ＡはＰ−ＳｉＮをパッシベーション膜として用いたもの、Ｂが本発明のフッ素系重合体をパッシベーション膜として用いたもの、ＣがＰ−ＳｉＮの上にさらに本発明のフッ素系重合体を積層した構成のパッシベーション膜を用いたものである。測定はパッシベーション膜形成後、１ヶ月の大気放置後に実施した。図７から、本発明のＢでは、特性の向上が見られる。Ｐ−ＳｉＮ膜を用いた場合（Ａ）よりもその効果は高い。これは、本発明のフッ素系重合体からなるパッシベーション膜は、その形成温度が著しく低いため、キャパシタにダメージを与えないためであると考えられる。キャパシタ膜（強誘電体膜としても用いられる）をＰＺＴ［Ｐｂ（Ｔｉ，Ｚｒ）Ｏ3］に変えて、上記ＢとＣについて同様の実験を行ったところ、Ｔａ2Ｏ5の場合と同じ傾向が見られた。すなわち、本発明のパッシベーション膜は、低温で形成されており水蒸気遮断性も高いため、リーク電流の低減、及びＱ−Ｖヒステリシスの劣化防止に著しい効果があった。
【産業上の利用可能性】
【００３７】
本発明のパッシベーション膜は、半導体装置のパッシベーション膜として、あるいは有機ＥＬ素子のパッシベーション膜として、有用である。
【図面の簡単な説明】
【００３８】
【図１】層間絶縁膜のＩ−Ｅ特性を示すグラフである。
【図２】本発明の半導体装置に係る基本的な構造のＬＳＩの断面構造図である。
【図３】Ｍ２の配線構造の断面図である。
【図４】配線間容量特性を示すグラフである。
【図５】トランジスタのｇｍ特性を示すグラフである。
【図６】本発明の半導体装置に係るDRAMの断面構造図である。
【図７】キャパシタ誘電体膜のＩ−Ｅ特性を示すグラフである。
【符号の説明】
【００３９】
１…シリコン基板
２…アイソレーション絶縁膜
３、４…拡散層
５…ゲート電極
７…ゲート絶縁膜
８…トランジスター絶縁膜
１０、１０’…コンタクトプラグ
１１、１７、２３、２９、３５、４１、１２６、１３１…配線層の層間絶縁膜
１６、２２、２８、３４、４０、１２３…プラグ層の層間絶縁膜
１２、１９、２５、３１、３７、４３…Ｍ１−Ｍ６配線
１６、２２、２８、３４、４０…ＴＨ１−ＴＨ５プラグ
９、１３、１８、２４、３０、３６…拡散バリア
１５、２１、２７、３３、３９…エッチングストッパー（拡散バリア）
１１８…キャパシタ誘電体膜
４２、１３２…パッシベーション膜
【図１】
2006066450.tif 000004
【図２】
2006066450.tif 000005
【図３】
2006066450.tif 000006
【図４】
2006066450.tif 000007
【図５】
2006066450.tif 000008
【図６】
2006066450.tif 000009
【図７】
2006066450.tif 000010