(57)【要約】【課題】  高速応答にも対応可能な増幅回路と、広ダイナミック化を実現可能なバースト信号を受信する光受信装置とを作製すること。【解決手段】  可変抵抗となるトランジスタ１３及び１４とが並列接続された増幅器１１を用い、バースト信号を受光素子１０により入力電流信号Ｉｉｎに変換し、この入力電流信号Ｉｉｎを増幅器１１にて出力電圧Ｖｏに変換し、この出力電圧Ｖｏが判別回路２０にて閾値となる直流電圧Ｖ１を超えたかを判別して、判別結果をレジスタ回路１５に記憶し、レジスタ回路１５から出力される判別結果に応じて、制御電圧発生回路１６で予め生成しておいた複数の電圧の中から所望の電圧を選択し、この選択された電圧により、トランジスタ１３及び１４に印加するための制御電圧Ｖｇ１又はＶｇ２を生成し、増幅器１１のトランジスタ１３又は１４へ入力する。【選択図】  図１
2006148651.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を、可変増幅された出力信号に変換する第１の増幅手段と、
前記第１の増幅手段の入出力端子間に接続され、制御信号に応じて抵抗値が変化する少なくとも１つの可変抵抗生成手段と、
前記第１の増幅手段から出力される前記出力信号が、所定の閾値を超えているか否かを判別する判別手段と、
前記判別手段により判別された判別結果を記憶する記憶手段と、
前記記憶手段に記憶された前記判別結果に基づいて、前記可変抵抗生成手段に入力される前記制御信号を生成する制御信号生成手段と
を具えたことを特徴とする増幅回路。
【請求項２】
前記可変抵抗生成手段は、前記制御信号の値に応じて抵抗値が線形的に変化する少なくとも１つのトランジスタからなることを特徴とする請求項１記載の増幅回路。
【請求項３】
前記制御信号生成手段は、
所定の大きさの電圧を作成する電圧作成手段と、
前記作成された電圧を、前記記憶手段に記憶された前記判別結果に基づいて所定の大きさに変換して前記制御信号として出力する信号出力手段と
を具えたことを特徴とする請求項１又は２記載の増幅回路。
【請求項４】
前記電圧作成手段は、
基準電流を生成する基準電流生成手段と、
前記基準電流生成手段により生成された前記基準電流を、可変増幅された出力信号に変換する第２の増幅手段と、
前記第２の増幅手段の入出力端子間に接続され、基準抵抗を生成する基準抵抗生成手段と、
所定の閾値に対する前記第２の増幅手段から出力される前記出力信号の差が小さくなるように基準信号を生成し、該生成された基準信号を前記基準抵抗生成手段の入力制御端子に入力する第３の増幅手段と、
前記第３の増幅手段から前記基準信号が入力され、所定の大きさの電圧を発生する電圧発生手段と
を具えたことを特徴とする請求項３記載の増幅回路。
【請求項５】
前記電圧発生手段は、
所定の大きさの複数の電圧信号を発生するものであり、
前記信号出力手段は、
前記記憶手段に記憶された前記判別結果に基づいて、所定の選択信号を生成する論理回路と、前記選択信号に従って、前記複数の電圧信号から所定の電圧信号を選択し、前記制御信号として出力する出力選択手段と
を具えたことを特徴とする請求項３記載の増幅回路。
【請求項６】
前記入力信号として通信信号を受信して、所定の電気信号に変換する受信手段をさらに具えたことを特徴とする請求項１ないし５のいずれかに記載の増幅回路。
【請求項７】
請求項１ないし６のいずれかに記載の増幅回路を具え、
該増幅回路は、光信号を前記入力信号とすることを特徴とする光受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信技術の分野で用いられる増幅回路、および、光受信装置に関する。
【背景技術】
【０００２】
図１０は、バースト信号用の初段増幅回路として提案された増幅回路の第１の従来例を示す（特許文献１参照）。
【０００３】
この初段増幅回路は、受光素子１０からの入力電流信号を電圧に変化する増幅回路１１と、この増幅回路１１の入出力端子間に接続されている帰還抵抗１０１と抵抗１０２または１０３に直列接続されたスイッチ１０４または１０５が帰還抵抗１０１と並列に接続されている。
【０００４】
増幅回路１１によって増幅された出力信号Ｖｏが基準電圧１１１を超えているかどうかを判別回路１１０で判別する。出力信号Ｖｏが基準電圧１１１を超えている場合は、判別結果が記憶素子１１２または１１３に取り込まれる。この記憶素子の出力がスイッチ１０４または１０５の制御信号となりスイッチを開閉させることで帰還抵抗１０１と並列抵抗を作り、初段増幅回路のゲインが切り変わるようになっている。
【０００５】
このような構成の初段増幅回路では、受光素子１０にパルス状の入力光が入射されるとその光強度に応じた振幅の光電流がパルス状に発生し、これが増幅回路１１に入力される。入力された電流は帰還抵抗１０１の抵抗値に応じた電圧振幅となって出力信号Ｖｏに現れる。この出力信号Ｖｏの振幅値が判別回路１１０で基準電圧１１１と比較される。出力振幅値が基準電圧を超えると判別回路１１０の出力が変化し、それがトリガとなりＶＣＣ電圧が記憶素子１１２に取り込まれ、記憶素子１１２の出力が変わりスイッチ１０４が閉じる。
【０００６】
スイッチ１０４が閉じることにより、帰還抵抗値は帰還抵抗１０１と抵抗１０２の並列抵抗値となり、結果として初段増幅回路のゲインが低下する。次のパルス状の入力光が入射されると帰還抵抗１０１と抵抗１０２の並列抵抗値に応じた電圧振幅が出力信号Ｖｏに現れ、判別回路１１０で基準電圧１１１と比較される。また、基準電圧を超えた場合は記憶素子１１３にＶＣＣ電圧がシフトし、スイッチ１０５が閉じ、さらに初段増幅回路のゲインが低下する。
【０００７】
このようにパルス状の入力光の光強度に応じてスイッチ１０４および１０５を制御することにより、初段増幅回路のゲインを切り変えて、初段増幅回路の出力が飽和しないように制御することで広ダイナミックレンジを可能としている。また、制御がシンプルなため、高速応答も可能な回路構成となっている。
【０００８】
図１１は、スイッチの開閉制御を用いない第２の従来例を示す（特許文献２参照）。
初段増幅回路は受光素子１０からの入力電流信号を電圧に変化する増幅回路１１と、この増幅回路１１の入出力端子間に接続されている帰還抵抗１０１と、帰還抵抗１０１と並列に接続された制御電圧により抵抗値が変化する可変抵抗２０１がある。
【０００９】
受光素子１０からの入力電流信号があると電流検出回路２０２は入力電流のピーク値に等しいダミー直流電流を発生させるための直流電圧を発生させ、ダミー電流発生回路２０３に入力する。ダミー電流発生回路２０３は、そのダミー直流電流を増幅回路１１に入力した場合に得られる直流電圧Ｖｐを出力する。直流電圧Ｖｐは振幅制御回路２０４に入力され基準電圧と比較され、その差に応じた制御電圧Ｖｃを発生させる。制御電圧Ｖｃは可変抵抗２０１の制御電圧となり、帰還抵抗１０１と可変抵抗２０１からなる並列抵抗を変化させる。この可変抵抗２０１の制御により、増幅回路１１の出力振幅は受光素子１０からの入力電流信号の大きさによらず一定となる。
【００１０】
このように入力電流のピーク値を検出して、それから可変抵抗の制御電圧Ｖｃを生成するため、並列帰還抵抗値を無段階に制御でき、一定振幅の増幅回路１１の出力電圧Ｖｏを実現できる。また、第１の従来例のようなスイッチノイズの影響もない。
【００１１】
【特許文献１】特開２０００−１５１２９０号公報
【特許文献２】特開２００３−１９８２９６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、図１０の第１の従来例のような抵抗とスイッチを直列接続してスイッチを開閉制御する方式では、スイッチのオン抵抗を直列接続した抵抗に比べて小さくしないと帰還抵抗値の精度が悪くなる。そのため、スイッチサイズを大きくすることでスイッチのオン抵抗を低下させると、スイッチの切り換え時のノイズの影響や切り換え速度の低下の問題が生じる。
【００１３】
図１２は、第１の従来例のスイッチ切り換え時のノイズ発生例を示す。
図１２において、受光素子１０からの入力電流Ｉｉｎと増幅回路の出力電圧Ｖｏと、さらにスイッチ１０４とスイッチ１０５の開閉状態（ＯＮ／ＯＦＦ状態）のみ表している。また、入力電流Ｉｉｎは大きな電流値を想定し、ゲインが２段階切り換わるようになっている。
【００１４】
この図１２から明らかなように、スイッチ１０４，１０５が切り換わった直後に出力電圧Ｖｏに切り換わりノイズが表れる。回路的な工夫で切り換わりノイズをある程度小さくすることは可能であるが、スイッチ１０４，１０５が開閉する以上、このノイズを全く表れないようにすることはかなり困難である。
【００１５】
一方、図１１のスイッチの開閉制御を用いない第２の従来例のような構成では、回路構成が複雑となることや、また、入力電流のピーク値を検出し、そのピーク値から帰還制御で制御電圧を生成するため、帰還回路のループ時定数の制約で高速応答に限界があるなどの問題もある。
【００１６】
そこで、本発明の目的は、高速応答にも対応可能な広ダイナミックレンジ化を実現した増幅回路を提供することにある。
【００１７】
また、本発明の目的は、広ダイナミックレンジ化に加え、スイッチの切り替え時のノイズの影響を無くし、小型化、低コスト化が可能な増幅回路を提供することにある。
【００１８】
さらに、本発明の目的は、光通信用のバースト信号にも対応可能な増幅回路を具えた光受信装置を提供することにある。
【課題を解決するための手段】
【００１９】
本発明は、入力信号を、可変増幅された出力信号に変換する第１の増幅手段と、前記第１の増幅手段の入出力端子間に接続され、制御信号に応じて抵抗値が変化する少なくとも１つの可変抵抗生成手段と、前記第１の増幅手段から出力される前記出力信号が、所定の閾値を超えているか否かを判別する判別手段と、前記判別手段により判別された判別結果を記憶する記憶手段と、前記記憶手段に記憶された前記判別結果に基づいて、前記可変抵抗生成手段に入力される前記制御信号を生成する制御信号生成手段とを具えることによって、増幅回路を構成する。
【００２０】
前記可変抵抗生成手段は、前記制御信号の値に応じて抵抗値が線形的に変化する少なくとも１つのトランジスタにより構成してもよい。
【００２１】
前記制御信号生成手段は、所定の大きさの電圧を作成する電圧作成手段と、前記作成された電圧を、前記記憶手段に記憶された前記判別結果に基づいて所定の大きさに変換して前記制御信号として出力する信号出力手段とを具えてもよい。
【００２２】
前記電圧作成手段は、基準電流を生成する基準電流生成手段と、前記基準電流生成手段により生成された前記基準電流を、可変増幅された出力信号に変換する第２の増幅手段と、前記第２の増幅手段の入出力端子間に接続され、基準抵抗を生成する基準抵抗生成手段と、所定の閾値に対する前記第２の増幅手段から出力される前記出力信号の差が小さくなるように基準信号を生成し、該生成された基準信号を前記基準抵抗生成手段の入力制御端子に入力する第３の増幅手段と、前記第３の増幅手段から前記基準信号が入力され、所定の大きさの電圧を発生する電圧発生手段とを具えてもよい。
【００２３】
前記電圧発生手段は、所定の大きさの複数の電圧信号を発生するものであり、前記信号出力手段は、前記記憶手段に記憶された前記判別結果に基づいて、所定の選択信号を生成する論理回路と、前記選択信号に従って、前記複数の電圧信号から所定の電圧信号を選択し、前記制御信号として出力する出力選択手段とを具えてもよい。
【００２４】
前記入力信号として通信信号を受信して、所定の電気信号に変換する受信手段をさらに具えてもよい。
【００２５】
本発明は、上記記載の増幅回路を具え、該増幅回路が光信号を前記入力信号とすることによって、光受信装置を構成する。
【発明の効果】
【００２６】
本発明によれば、第１の従来例のような抵抗と直列に接続したスイッチの開閉により帰還抵抗値を変える方式とは異なり、トランジスタからなる可変抵抗に印加される制御電圧値は制御電圧切り換え前後で非常に小さな電圧変動で済むので、スイッチの切り換え時のノイズを、従来のスイッチの開閉時に比べて小さくすることができる。
【００２７】
また、本発明によれば、制御電圧値の変動幅自体が小さく、可変抵抗をトランジスタで実現した場合には、トランジスタサイズが比較的小さくて済むので、抵抗値の切り換え制御を高速に行うことができる。
【００２８】
さらに、本発明によれば、集積回路上の面積を比較しても、帰還抵抗として例えば数１０ＫΩの抵抗を精度良く作る場合には、抵抗素子とスイッチを直列接続した時は、抵抗素子自体の面積も小さくできないばかりではなく、スイッチのＯＮ抵抗値が抵抗素子よりも十分に小さくなるようにスイッチサイズも大きくする必要があるので、抵抗をトランジスタで実現した方が面積的にも有利となり、その結果、スイッチ回路の小型化を図ることができる。
【００２９】
さらに、本発明によれば、可変抵抗を制御する制御電圧は予め直流電圧を生成しておき、これを切り換える方式をとるので、第２の従来例のように動的な帰還回路により生成する方式と比べて、高速応答に対応しやすい回路を実現できる。
【００３０】
さらに、本発明によれば、可変抵抗を制御する直流電圧を予め生成しているので、１つの入力パルス期間で利得調整を完了することも可能である。
【００３１】
以上より、本発明によれば、高速応答が可能で、利得切り換え時に不要なノイズが出にくい、バースト信号の受信にも適した、小型で低コストな増幅回路を作製することができる。
【００３２】
また、本発明によれば、帰還抵抗と可変抵抗との抵抗絶対値精度を高くできるので、広いダイナミックレンジを実現した光受信装置を作製することができる。
【発明を実施するための最良の形態】
【００３３】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。
［第１の例］
本発明の第１の実施の形態を、図１〜図４に基づいて説明する。
＜回路構成＞
図１は、本発明に係る増幅回路１００の構成例を示す。
【００３４】
本発明に係る増幅回路１００は、受光素子１０から出力された入力電流信号を電圧に変換する第１の増幅器１１と、この第１の増幅器１１の入出力端子間に接続され、制御電圧に応じて抵抗値が変化する少なくとも１つの可変抵抗１３，１４を有する帰還抵抗と、第１の増幅器１１によって電圧に変換された出力信号が所定の閾値を超えているか否かを判別する判別回路２０と、判別回路２０の判別結果を記憶する記憶回路(レジスタ回路)１５と、レジスタ回路１５の出力信号に応じて可変抵抗１３，１４に供給する制御電圧を変化させる制御電圧生成回路１６とを備えたことを特徴とする。
この増幅回路において、可変抵抗１３，１４は、制御電圧生成回路１６の出力電圧をゲート又はベースに印加されるトランジスタからなることを特徴とする。
【００３５】
制御電圧生成回路１６は、第１の増幅器１１と同じ入出力特性を有する第２の増幅器３０と、第２の増幅器３０の入出力端子間に接続された基準抵抗値を生成する基準トランジスタ３１と、第２の増幅器３０の入力信号となる直流基準電流Ｉｉｎ２と、第２の増幅器３０の出力電圧と基準電圧との差が小さくなるように基準トランジスタ３１のゲート又はベースに出力電圧を印加する第３の増幅器３２とを備え、第３の増幅器３２の出力電圧を基に可変抵抗１３，１４に供給される制御電圧を生成することを特徴とする。
【００３６】
以下、増幅回路１００の構成を、図１に基づいて具体的に説明する。
受光素子１０から出力された入力電流信号Ｉｉｎを出力電圧Ｖｏに変換する増幅器１１と、増幅器１１の入出力端子間に接続され初期状態の利得を決める帰還抵抗１２と、入力される信号振幅により抵抗値が変化する可変抵抗となるトランジスタ１３及び１４と、増幅器１１の出力電圧Ｖｏが判別基準電圧Ｖ１と比較して判別基準電圧を超えた場合には超えている期間だけ出力電圧値Ｖｊが変わる判別回路２０と、判別回路２０の判別結果を記憶するレジスタ回路１５と、レジスタ回路１５の出力Ｄ０及びＤ１によってトランジスタ１３及び１４を制御する制御電圧Ｖｇ１及びＶｇ２が変化する制御電圧生成回路１６とを備えたものである。
【００３７】
トランジスタ１３及び１４はｎチャネル型ＭＯＳトランジスタからなる。またレジスタ回路１５は外部からのリセット信号Ｒｅｓｅｔが入力されるとレジスタ回路１５内部の記憶素子は初期状態に戻るようになっている。
【００３８】
レジスタ回路１５は、ＤＦＦ２１と２２がシフトレジスタ構成で接続されており、ＤＦＦ２１の入力ＤはＶＣＣが、ＤＦＦ２２の入力ＤにはＤＦＦ２１の出力Ｄ０が接続されている。
【００３９】
また、ＤＦＦ２１及び２２の入力Ｃには判別回路２０の出力Ｖｊが接続されており、初めに判別回路２０の出力Ｖｊが変化するとＶＣＣがＤＦＦ２１の出力Ｄ０に現われ、２回目の変化があるとＤＦＦ２２の出力Ｄ１にＶＣＣがシフトする。
【００４０】
制御電圧生成回路１６は、増幅器１１と同じ入出力特性を有する増幅器３０と、増幅器３０の入出力端子間に接続された基準抵抗値を生成する基準トランジスタ３１と、増幅器３０の入力となる直流電流入力Ｉｉｎ２と、増幅器３０の出力と基準電圧Ｖｒ１との差が小さくなるように基準トランジスタ３１のゲート基準電圧Ｖｇ０１を出力する増幅器３２と、増幅器３２の出力電圧よりトランジスタ１３及び１４のゲートに印加する制御電圧を生成するゲート電圧生成部３３を備えている。
【００４１】
ゲート電圧生成部３３は、ＶＣＣとゲート基準電圧Ｖｇ０１の間を抵抗で分割した電圧Ｖｇ０２を出力する部分と、ＶＳＳとゲート基準電圧Ｖｇ０１の間を抵抗で分割した電圧Ｖｇ０３を出力する部分と、スイッチＳＷ１及び２，３，４が図１のように接続されており、レジスタ回路１５の出力Ｄ０及びＤ１より各スイッチの制御信号を生成する論理回路部３４を備えている。
【００４２】
＜動作例１＞
図１の回路動作について説明する。
リセット信号Ｒｅｓｅｔが入力されると、レジスタ回路１５内部の記憶素子が初期状態となり、そのレジスタ回路１５の出力Ｄ０及びＤ１が論理回路部３４に入力されると、ＳＷ１及び３が閉じ、ＳＷ２及び４が開き、結果としてトランジスタ１３及び１４のゲート制御電圧Ｖｇ１及びＶｇ２には電圧Ｖｇ０３が印加された状態となる。
ここで、固定帰還抵抗１２の抵抗値をＲ１２、ゲート電圧Ｖｇ１及びＶｇ２に電圧Ｖｇ０３が印加された状態のトランジスタ１３及び１４の抵抗値をＲ１３（Ｖｇ０３）及びＲ１４（Ｖｇ０３）とすると、各抵抗の関係は、Ｒ１２≪Ｒ１３（Ｖｇ０３）またはＲ１４（Ｖｇ０３）となり、固定帰還抵抗１２とトランジスタ１３及び１４による合成抵抗はほぼＲ１２そのままの値となるように電圧Ｖｇ０３は決める。
【００４３】
電圧Ｖｇ０１及びＶｇ０２はトランジスタ１３及び１４に印加した場合に固定帰還抵抗１２とトランジスタ１３及び１４による合成抵抗がＲ１２の値よりも十分に小さくなるような電圧値とする。具体的な電圧値は、入力電流信号Ｉｉｎの入力範囲やトランジスタ１３及び１４の大きさなどにより適当な値に決める。
【００４４】
入力電流信号Ｉｉｎが増幅器１１に入力され、判別回路２０の出力Ｖｊが変化すると、その出力の変化に応じてレジスタ回路１５の出力Ｄ０及びＤ１が変わり、さらにその出力を受けて論理回路部３４の出力も変化するため、ＳＷ１，２，３，４の開閉状態が変わり、結果的にトランジスタ１３及び１４の抵抗値が変化することで固定帰還抵抗１２とトランジスタ１３及び１４による合成抵抗が変化するため増幅回路の利得が調整されることになる。
【００４５】
以上の例において、トランジスタからなる可変抵抗１３，１４に印加する制御電圧は、第１の増幅器１１に入力される入力電流信号が無いもしくは非常に小さい場合には、帰還抵抗値が十分大きな抵抗値となるような電圧値であり、第１の増幅器１１に比較的大きい入力電流信号があり、判別回路２０の判定閾値を超えたと判断された場合は帰還抵抗と可変抵抗１３，１４からなる並列抵抗が所定の抵抗値となるように予め制御電圧生成回路１６内で用意されている直流電圧値に切り替わる。
【００４６】
このように大きな入力電流信号が入力されると可変抵抗１３，１４の制御電圧が切り替わり帰還抵抗が小さくなることで増幅回路の利得を下げ、出力が飽和をすることなく広範囲な入力電流信号レベルに対応できる。
基準トランジスタ３１のゲート又はベースに印加する電圧を用いて可変抵抗１３，１４の制御電圧を生成するため、基準トランジスタ３１の抵抗値と可変抵抗１３，１４の抵抗値はトランジスタのサイズ比に反比例した関係となる。
【００４７】
さらに、直流基準電流と、第２の基準電圧をバンドギャップ回路などの高精度な基準電圧回路の出力を用いて生成すれば、基準トランジスタ３１の抵抗値の絶対精度は高まり、結果的に可変抵抗１３，１４の抵抗値の絶対精度も高めることができる。
【００４８】
図２は、バースト信号を受信した時の動作例を示すタイミングチャートである。
本例では、最大で入力パルス２つを使って利得調整を行う構成となっている。以下、図１及び図２に基づき動作の説明をする。
なお、タイミングチャートには信号の変化だけではなく、ＳＷ１〜４の開閉状態（ＯＮ／ＯＦＦ状態）と増幅回路１１の入出力端子間に接続された帰還抵抗１２とトランジスタ１３及び１４からなる帰還合成抵抗値の定性的な変化状態も表している。
【００４９】
リセット信号Ｒｅｓｅｔが入力後、最初の受光素子１０から出力されたパルス状の入力電流信号Ｉｉｎは、増幅回路１１で信号出力電圧Ｖｏに変換され、信号出力電圧Ｖｏは判別回路２０で判別基準電圧Ｖ１と比較される。比較した結果、出力電圧Ｖｏが判別基準電圧Ｖ１を超えていた場合は、判別回路２０の出力電圧Ｖｊが変化し、その結果が記憶素子であるＤＦＦ２１の出力Ｄ０に反映される。出力Ｄ０及びＤ１は、論理回路部３４に入力され、その出力信号はＳＷ１〜４を制御する。
【００５０】
図２では、ＤＦＦ２１の出力Ｄ０が論理値ＬからＨになり、論理回路部３４の制御信号出力を受けＳＷ１はＯＮからＯＦＦにＳＷ２がＯＦＦからＯＮに切り換わることでトランジスタ１３のゲート制御電圧Ｖｇ１は電圧Ｖｇ０３からＶｇ０１に変化し、可変抵抗としてのトランジスタ１３の抵抗値が変わり、結果として帰還合成抵抗値は初期状態の大きい抵抗値から小さい抵抗値に変化し、初段増幅回路の利得が下がることで出力電圧Ｖｏの振幅も小さくなる。
【００５１】
図２の動作例は、入力電流信号Ｉｉｎが大きな大レベルの場合を想定しており、１度の利得調整ではまだ利得低下が不十分となるケースである。このため２つ目の受光素子１０から出力されたパルス状の入力電流信号Ｉｉｎの増幅回路１１で電圧変換された信号出力電圧Ｖｏは、判別回路２０の判別基準電圧Ｖ１をまだ超えているため、判別回路の出力電圧Ｖｊが変化しＤＦＦ２１の出力Ｄ０は、ＤＦＦ２２にシフトし、ＤＦＦ２２の出力Ｄ１が論理値ＬからＨになり論理回路部３４の制御信号出力を受けＳＷ３はＯＮからＯＦＦにＳＷ４がＯＦＦからＯＮに切り換わる。トランジスタ１４のゲート制御電圧Ｖｇ２は、電圧Ｖｇ０３からＶｇ０２に変化し、可変抵抗としてのトランジスタ１４の抵抗値が変わり、結果として帰還合成抵抗値はさらに小さい抵抗値に変化し、初段増幅回路の利得がさらに下がり出力電圧Ｖｏの振幅も小さくなる。３つ目以降のパルス状の入力電流信号Ｉｉｎに対して増幅回路１１の信号出力電圧Ｖｏは、判別回路２０の判別基準電圧Ｖ１を超えなくなり、最適な利得調整が行われたことを示している。
【００５２】
なお、タイミングチャートに示してある信号の中で、ゲート制御電圧Ｖｇ１及びＶｇ２の信号変化が、ある傾きを持って変化しているのは、ゲート電圧生成部３３内の抵抗分割している回路の抵抗分とＳＷのＯＮ抵抗分、さらにトランジスタのゲート容量があるため、その時定数によって傾きが表れる。この影響で合成帰還抵抗値の変化と出力電圧Ｖｏの変化も急峻な変化ではなく、ある傾きを持って変化する。
【００５３】
可変抵抗１３，１４と判別回路２０は、それぞれ１つでも複数でも本発明の目的となる動作を実現できることを意味する。また、具備するのが適当であるかの指標となるのは、最大入力電流信号レベルがどの程度であるかと、可変抵抗の切り換わる前後の第１の増幅器の出力振幅範囲をどの程度に設定したいのかで任意に決めることができる。つまり、増幅器１１の出力振幅が飽和しないように可変抵抗１３，１４の切り換え閾値を設定し、切り換わった時の増幅器１１の出力振幅が小さくなり過ぎるとノイズの影響を受け後段回路の誤動作を招く可能性があるため、出力振幅が小さくなり過ぎないように可変抵抗１３，１４を設定すると、想定する最大入力電流信号レベルを何段階の可変抵抗１３，１４で利得調整すれば良いかが決まる。
【００５４】
さらに、増幅回路の利得が安定するまでに何パルスの入力電流信号を使用できるかによって判別回路２０の数とレジスタ回路１５の構成が決まる。
【００５５】
例えば、１パルスで３段階の帰還抵抗値切り換えが必要な場合（無入力状態の帰還抵抗だけで利得が決まる状態も１段階とする）には、判別回路数：２、記憶素子数：２、可変抵抗数：２となる。ただし制御電圧値の種類を増やして可変抵抗の数を減らすことも可能である。
【００５６】
次の例として、２パルスで３段階の切り換えが必要な場合は、判別回路数：１、記憶素子数：２、可変抵抗数：２となる。すなわち、１パルスで３段階以上の切り換えを行うには、異なる閾値電圧で出力信号を判別する判別回路２０を並列に複数配置して同時に判別させる。
【００５７】
その判別結果はおのおの判別回路２０に接続された記憶素子に取り込まれ、記憶素子の出力に対応した制御電圧に切り換え、一気に利得を変更する。
【００５８】
２パルスで３段階の場合は、１つの判別回路で２回判別を行う。１つめのパルスの判別結果が閾値を超えていた場合は、結果が記憶素子に取り込まれ１つめの可変抵抗の制御電圧が切り換わり利得を下げる。２つめのパルスが入力されたときにまだ判別閾値を超えている場合には、その判別結果が２つめの記憶素子に取り込まれもう２つめの可変抵抗１３，１４の制御電圧も切り換わり利得をさらに下げるように動作する。例として取上げた３段階の切り換えが限界ではなく、これよりも多く、または少なく設定することもできる。
【００５９】
以上説明したように、帰還抵抗１２と、利得を調整するための可変抵抗となるトランジスタ１３及び１４とが並列接続された増幅器１１を用いて、入力信号としてのバースト信号を受光素子１０により入力電流信号Ｉｉｎに変換し、この入力電流信号Ｉｉｎを増幅器１１にて出力電圧Ｖｏに変換し、この出力電圧Ｖｏが判別回路２０にて閾値となる直流電圧Ｖ１を超えたかを判別し、その判別結果をレジスタ回路１５に記憶する。
【００６０】
そして、レジスタ回路１５から出力される判別結果に応じて、制御電圧発生回路１６で予め生成しておいた複数の電圧の中から所望の電圧を選択し、この選択された電圧により、トランジスタ１３及び１４に印加するための制御電圧Ｖｇ１又はＶｇ２を生成する。
【００６１】
このようにして生成された制御電圧Ｖｇ１又はＶｇ２を増幅器１１のトランジスタ１３又は１４へ入力することにより、トランジスタ１３及び１４は、入力される制御電圧Ｖｇ１又はＶｇ２に応じて、出力が線形的すなわちアナログ的に変化するので、増幅器１１の入出力端子間の合成抵抗値を制御することができる。その結果、増幅器１１の利得調整を行うことができ、増幅器１１の出力が飽和しないように制御することができる。
【００６２】
このような制御により、高速応答にも対応可能な増幅回路を作製することができると共に、広ダイナミック化を実現可能なバースト信号を受信する光受信装置として構成することができる。また、本例の増幅回路は、入力信号の広ダイナミックレンジ化、高速応答を実現できるので、光伝送の通信分野で好適に利用することができる。
【００６３】
従って、本例の増幅回路は、第１の従来例のようなスイッチの開閉制御を用いた構成に比べて、スイッチのノイズを無くすことができる。また、本例の増幅回路は、第２の従来例のようなスイッチの開閉制御を用いない構成に比べて、可変抵抗を制御するための制御信号を生成する回路の構成を簡素化することができる。
【００６４】
＜動作例２＞
図３の回路動作について説明する。
図３は、図２で示した場合より入力電流信号Ｉｉｎが若干小さな中レベルの場合のタイミングチャートの例である。
【００６５】
リセット信号Ｒｅｓｅｔが入力後の最初の受光素子１０から出力されたパルス状の入力電流Ｉｉｎ入力時のみ増幅器１１の信号出力電圧Ｖｏは判別回路２０の判別基準電圧Ｖ１を超え、トランジスタ１３へのゲート印加電圧が切り換わり利得調整がおこなわれる。
【００６６】
２つ目以降のパルス状の入力電流信号Ｉｉｎに対して増幅器１１の信号出力電圧Ｖｏは、判別回路２０の判別基準電圧Ｖ１を超えなくなり、最適な利得調整が行われたことが分かる。
【００６７】
＜動作例３＞
図４の回路動作について説明する。
図４は、入力電流信号Ｉｉｎが比較的小さな小レベルの場合のタイミングチャートの例である。
【００６８】
リセット信号Ｒｅｓｅｔが入力後の最初の受光素子１０から出力されたパルス状の入力電流Ｉｉｎ入力時も増幅器１１の信号出力電圧Ｖｏは判別回路２０の判別基準電圧Ｖ１を超えておらず、トランジスタ１３及び１４へのゲート印加電圧が切り換わらない。つまり、この場合はリセット信号Ｒｅｓｅｔ入力後の初期状態が最適な利得であることを示している。
【００６９】
このようにパルス状の入力電流信号Ｉｉｎに対して増幅器１１の信号出力電圧Ｖｏを判別回路２０で判別し、判別結果をレジスタ回路１５から制御電圧生成回路１６に与えることで判別結果に応じた直流電圧を可変抵抗１３，１４に印加して最適な利得に調整しており、これにより、広ダイナミックレンジ化を実現している。
また、可変抵抗１３，１４に印加する直流電圧は予め生成されているものを切り換えて与えており、切り換わる電圧幅も比較的小さいため、切り換わり時に発生するノイズも小さく、高速応答に適した回路構成となっている。
【００７０】
［第２の例］
本発明の第２の実施の形態を、図５〜図８に基づいて説明する。なお、前述した第１の例と同一部分については、その説明を省略し、同一符号を付す。
【００７１】
図５は、本発明に係る増幅回路１００の回路構成を示す。
受光素子１０から出力された入力電流信号Ｉｉｎを出力電圧Ｖｏに変換する増幅器１１と、増幅器１１の入出力端子間に接続され初期状態の利得を決める固定帰還抵抗１２と、入力される信号振幅により抵抗値が変化する可変抵抗となるトランジスタ１３及び１４とを備えていることは第１の実施形態と同様である。ただし、第２の実施形態では固定帰還抵抗１２もトランジスタとなっておりそのゲートには制御電圧生成回路１６で発生したゲート基準電圧Ｖｇ０１が印加されている（以降、固定帰還抵抗１２をトランジスタ１２と言い換える）。
【００７２】
増幅器１１の出力電圧Ｖｏは並列に接続された判別回路２０及び２３で電圧値の異なる判別基準電圧Ｖ１及びＶ２とそれぞれ比較され、それぞれの判別基準電圧を超えた場合には超えている期間だけそれぞれの出力電圧値Ｖｊ０及びＶｊ１が変化する。判別回路２０及び２３の判別結果を記憶するレジスタ回路１５と、レジスタ回路１５の出力Ｄ０及びＤ１によってトランジスタ１３及び１４を制御する制御電圧Ｖｇ１及びＶｇ２が変化する制御電圧生成回路１６とを第１の実施形態と同様に備えたものである。
【００７３】
トランジスタ１２及び１３及び１４はｎチャネル型ＭＯＳトランジスタからなる。またレジスタ回路１５は外部からのリセット信号Ｒｅｓｅｔが入力されるとレジスタ回路１５内部の記憶素子は初期状態に戻る。
【００７４】
レジスタ回路１５は、判別回路２０の出力がＤＦＦ２１の入力Ｃに、判別回路２３の出力がＤＦＦ２２の入力Ｃにそれぞれ接続されており、ＤＦＦ２１及び２２の入力ＤはそれぞれＶＣＣに接続されている構成となっている。
【００７５】
制御電圧生成回路１６は、第１の実施形態と同様に増幅器３０及び３２とトランジスタ３１と直流電流入力Ｉｉｎ２と基準電圧Ｖｒ１とからゲート基準電圧Ｖｇ０１を生成するようになっており、ゲート基準電圧Ｖｇ０１よりトランジスタ１３及び１４のゲートに印加する制御電圧を生成するゲート電圧生成部３３を備えている。ゲート電圧生成部３３は、ＶＳＳとゲート基準電圧Ｖｇ０１の間を抵抗で分割した電圧Ｖｇ０３を出力する部分と、スイッチＳＷ１及び２，３，４が図５のように接続されており、レジスタ回路１５の出力Ｄ０及びＤ１から各スイッチの制御信号を生成する論理回路部３４を備えている。
【００７６】
リセット信号Ｒｅｓｅｔが入力されるとレジスタ回路１５内部の記憶素子が初期状態となり、レジスタ回路１５の出力Ｄ０及びＤ１が論理回路部３４に入力されると、ＳＷ１及び３が閉じ、ＳＷ２及び４が開き、結果としてトランジスタ１３及び１４のゲート制御電圧Ｖｇ１及びＶｇ２には電圧Ｖｇ０３が印加された状態となる。トランジスタ１２のゲート電圧には制御電圧生成回路１６で生成したゲート基準電圧Ｖｇ０１が直接印加された状態となる。
【００７７】
ここで、ゲートにゲート基準電圧Ｖｇ０１が印加されたトランジスタ１２の抵抗値をＲ１２、ゲート制御電圧Ｖｇ１及びＶｇ２に電圧Ｖｇ０３が印加された状態のトランジスタ１３及び１４の抵抗値をＲ１３（Ｖｇ０３）及びＲ１４（Ｖｇ０３）とすると、各抵抗の関係は、Ｒ１２≪Ｒ１３（Ｖｇ０３）またはＲ１４（Ｖｇ０３）となり、トタンジスタ１２及び１３及び１４による合成抵抗はほぼＲ１２そのままの値となるように電圧Ｖｇ０３は決める。スイッチ制御によりゲート基準電圧Ｖｇ０１がトランジスタ１３及び１４に印加された場合にはトランジスタ１２及び１３及び１４による合成抵抗がＲ１２の値よりも十分に小さくなるようにトランジスタ１３及び１４のサイズを決める。
【００７８】
＜トランジスタサイズの決定方法＞
ここで、具体的なトランジスタサイズの決定方法の例について説明する。
制御電圧生成回路１６の基準トランジスタ３１の抵抗値Ｒ３１は、増幅器３０の直流電流入力がゼロの時の増幅器３０の出力電圧をＶ３０とし、増幅器３０の直流電流入力がＩｉｎ２の時の出力電圧をＶ３０ｉｎとする。増幅器３０及び３１による帰還回路は直流電圧Ｖｒ１と出力電圧Ｖ３０ｉｎが等しくなるような直流電圧Ｖｇ０１にする。ここで、基準電圧Ｖｒ１は増幅器３０の電流入力がゼロの時の出力電圧Ｖ３０を考慮した電圧とすることで可変抵抗の抵抗値の精度を高めることができる。
ゲート基準電圧Ｖｇ０１がゲートに印加されている基準トランジスタ３１の抵抗値Ｒ３１は、Ｒ３１＝（Ｖ３０ｉｎ−Ｖ３０）÷Ｉｉｎ２となる。
仮にトランジスタ１２の抵抗値Ｒ１２をＲ３１と同じ値にする場合には、トランジスタのサイズを基準トランジスタ３１と同じにするだけでよい。
【００７９】
ゲート制御電圧Ｖｇ１及びＶｇ２にゲート基準電圧Ｖｇ０１が印加された状態のトランジスタ１３及び１４の抵抗値をＲ１３（Ｖｇ０１）及びＲ１４（Ｖｇ０１）とし、各トランジスタの抵抗比をＲ１２：Ｒ１３（Ｖｇ０１）：Ｒ１４（Ｖｇ０１）＝６：３：１と設定する場合のトランジスタサイズ比は１：２：６とすれば良く、トランジスタ３１を基準にトランジスタのサイズを変えるだけで簡単に所望の抵抗値を実現でき、同じタイプのトランジスタを用いることで相対精度の高い抵抗値となる。
【００８０】
本例で利得調整した場合の並列合成抵抗の値を示す。
初期状態の帰還抵抗値がほぼＲ１２である場合を基準の１とすると、Ｒ１２：（Ｒ１２とＲ１３（Ｖｇ０１）が並列接続時）：（Ｒ１２とＲ１３（Ｖｇ０１）とＲ１４（Ｖｇ０１）が並列接続時）＝９：３：１となる。
【００８１】
さらに、制御電圧生成回路１６内部の直流電圧Ｖｒ１と直流電流Ｉｉｎ２をバンドギャップリファレンス回路のような絶対精度の良い基準電圧発生回路から生成したものを用いれば、Ｒ３１の抵抗値絶対精度が向上するため、Ｒ１２及びＲ１３（Ｖｇ０１）とＲ１４（Ｖｇ０１）の抵抗値は相対精度だけではなく絶対精度も良くすることができる。
【００８２】
入力電流信号Ｉｉｎが増幅器１１に入力され、判別回路２０及び２３の出力Ｖｊ０及びＶｊ１が変化すると、その出力の変化に応じてレジスタ回路１５の出力Ｄ０及びＤ１が変わり、その出力を受けて論理回路部３４の出力も変化するため、ＳＷ１，２，３，４の開閉状態が変わり、結果的にトランジスタ１３及び１４の抵抗値が変化することでトランジスタ１２及び１３及び１４による合成抵抗が変化するため増幅回路の利得が調整されることになる。
【００８３】
＜動作例１＞
図６は、バースト信号を受信した時の動作例を示すタイミングチャートである。
本例では、１つの入力パルスで利得調整を完了する構成となっている。以下、図５及び図６に基づいて動作を説明する。
【００８４】
リセット信号Ｒｅｓｅｔが入力後、最初の受光素子１０から出力されたパルス状の入力電流信号Ｉｉｎは、増幅器１１で信号出力電圧Ｖｏに変換され、信号出力電圧Ｖｏは判別回路２０及び２３で判別基準電圧Ｖ１及びＶ２とそれぞれ比較される。
【００８５】
図６では比較した結果、出力電圧Ｖｏが判別基準電圧Ｖ１及びＶ２を超えている場合のため、判別回路２０及び２３の出力電圧Ｖｊ０及びＶｊ１の両方が変化し、その結果が記憶素子であるＤＦＦ２１の出力Ｄ０とＤＦＦ２２の出力Ｄ１に反映される。出力Ｄ０及びＤ１は、論理回路部３４に入力され、その出力信号はＳＷ１〜４を制御する。
【００８６】
図６の場合では、ＤＦＦ２１の出力Ｄ０及びＤＦＦ２２の出力Ｄ１の両方が論理値ＬからＨになりトランジスタ１３及び１４のゲート制御電圧Ｖｇ１及びＶｇ２は、それぞれ直流電圧Ｖｇ０３からＶｇ０１に変化し、可変抵抗としてのトランジスタ１３及び１４の抵抗値が変わり、結果として増幅回路の利得が低下し出力電圧Ｖｏの振幅が小さくなる。
【００８７】
図６の動作例は、入力電流信号Ｉｉｎが大きな大レベルの場合を想定しており、２つある判別回路の出力が同時に変化し大きく利得を下げるケースである。２つ目以降のパルス状の入力電流信号Ｉｉｎに対して増幅器１１の信号出力電圧Ｖｏは、判別回路２０または２３の判別基準電圧Ｖ１またはＶ２を超えなくなり、最適な利得調整が行われたことを示している。
【００８８】
以上により、本例の増幅回路は、高速応答にも対応可能な増幅回路を作製することができると共に、広ダイナミック化を実現可能なバースト信号を受信する光受信装置として構成することができ、光伝送の分野で好適に利用できる。
【００８９】
＜動作例２＞
図７の回路動作について説明する。
図７は、図６で示した場合より入力電流信号Ｉｉｎが若干小さな中レベルの場合のタイミングチャートの例である。
【００９０】
ここで判別基準電圧Ｖ１及びＶ２の関係はＶ１＞Ｖ２であるとする。
リセット信号Ｒｅｓｅｔが入力後、最初の受光素子１０から出力されたパルス状の入力電流信号Ｉｉｎは、増幅器１１で信号出力電圧Ｖｏに変換され、信号出力電圧Ｖｏは判別回路２０及び２３で判別基準電圧Ｖ１及びＶ２とそれぞれ比較される。
【００９１】
比較した結果、出力電圧Ｖｏが判別基準電圧Ｖ１のみを超えているため、判別回路２０の出力電圧Ｖｊ０のみが変化し、その結果が記憶素子であるＤＦＦ２１の出力Ｄ０に反映される。
【００９２】
結果として、トランジスタ１３のゲート制御電圧Ｖｇ１のみが、直流電圧Ｖｇ０３からＶｇ０１に変化し、可変抵抗としての抵抗値が変わり、増幅回路の利得が低下し出力電圧Ｖｏの振幅が小さくなる。
【００９３】
２つ目以降のパルス状の入力電流信号Ｉｉｎに対して増幅器１１の信号出力電圧Ｖｏは、判別回路２０の判別基準電圧Ｖ１を超えなくなり、最適な利得調整が行われたことが分かる。
【００９４】
＜動作例３＞
図８の回路動作について説明する。
図８は、入力電流信号Ｉｉｎが小さな小レベルの場合のタイミングチャートの例である。
【００９５】
リセット信号Ｒｅｓｅｔが入力後の最初の受光素子１０から出力されたパルス状の入力電流Ｉｉｎ入力時も増幅器１１の信号出力電圧Ｖｏは判別回路２０及び２３の判別基準電圧Ｖ１及びＶ２のどちらも超えておらず、トランジスタ１３及び１４へのゲート印加電圧が切り換わらない。つまり、この場合はリセット信号Ｒｅｓｅｔ入力後の初期状態が最適な利得であることを示している。
【００９６】
このように第２の実施形態は、帰還抵抗１２がトランジスタとなることで調整利得の精度を高めることができ、より広ダイナミックレンジ化に適しているといえる。また利得切り換わり時に発生するノイズが小さく、高速応答に適しているという特徴に加え、判別回路を並列に配置することで利得調整に必要なビットが最小の１つでよく、通信データの有効利用も可能な回路となっている。
【００９７】
なお、第１の例及び第４の例では、制御電圧生成回路１６内部でゲートに印加するゲート基準電圧Ｖｇ０１を増幅器１１と同じ入出力特性を有する増幅器３０と、入出力端子間に接続された基準トランジスタ３１と、直流電流入力Ｉｉｎ２と、基準電圧Ｖｒ１とから生成しているが、これは可変抵抗の絶対値精度を高めるための例であり、電源ＶＣＣとＶＳＳの間に複数の抵抗を接続し、抵抗による分割された直流電圧を用いても良く、特に実施形態で示した回路に限定されるものではない。
【００９８】
また、第１の例では固定帰還抵抗１２を抵抗素子として示したが、第４の例のように固定帰還抵抗１２をトタンジスタとしてもよい。
【００９９】
また、第１の例及び第４の例では、可変抵抗が２つの場合を例としているが、２つに限定されるものではない。本発明の回路方式では可変抵抗を１つまたは３つ以上用いて構成することもできる。ただしこのような場合には、幾つの入力パルス数内で利得調整を完了する必要があるかにより、判別回路の必要数が異なると伴に、記憶素子の必要数と接続形態も異なる。
【０１００】
［第３の例］
本発明の第３の実施の形態を、図９に基づいて説明する。について説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
【０１０１】
本例は、第１の例および第２の例の増幅回路を含む光受信装置の例である。
近年、インターネットの急速な普及と発展に見られるように情報伝送には高速・大容量化が求められている。その中で主流となってきているのが光を用いた光伝送である。光伝送方式として種々の方式が提案されているが、受信装置に共通して求められる特性は伝送距離が短距離から長距離まで安定して受信できること（ダイナミックレンジ広いこと）である。
【０１０２】
経済的高速広帯域光伝送方式としてファイバ・ツー・ザ・ホーム（Ｆｉｂｅｒ−Ｔｏ−Ｔｈｅ−Ｈｏｍｅ：ＦＴＴＨ）システムに採用されているＡＴＭ−ＰＯＮ（Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｔｒａｎｓｆｅｒ  Ｍｏｄｅ  ｂａｓｅｄ  Ｐａｓｓｉｖｅ  Ｏｐｔｉｃａｌ  Ｎｅｔｗｏｒｋ  ｕｎｉｔ）では、局側で複数ユーザを収容する光加入者終端装置（ＯＬＴ：Ｏｐｔｉｃａｌ  Ｌｉｎｅ  Ｔｅｒｍｉｎａｌ）とユーザ側で光加入者線を終端する光アクセス装置（ＯＮＵ：Ｏｐｔｉｃａｌ  Ｎｅｔｗｏｒｋ  Ｕｎｉｔ）との間が光ファイバで結ばれ、信号が双方向伝送される。特にＯＮＵからＯＬＴへの信号はバースト信号となり、さらに各ＯＮＵはＯＬＴから見て短距離および長距離さまざまな位置にある。
【０１０３】
したがって、ＯＬＴの受信装置にはバースト信号に対応できる高速応答特性とさまざまな位置にあるＯＮＵから送信される光信号レベルが異なった信号を受信できるような広ダイナミックレンジ特性が必要となる。
【０１０４】
ＡＴＭ−ＰＯＮのような距離の異なる複数の信号送信者からの信号を受信する場合、どのくらいの送信者の距離に対応できるかが受信装置の重要な特性の１つとなる。送信者の距離が近い場合には、伝送路でのパワー損失が小さいため、信号レベルが大きくなる。この場合には受信装置の内部回路の出力が飽和しないようにする必要がある。一方送信者の距離が遠い場合にはパワーの損失が伝送距離に応じて大きくなるため、信号レベルは小さくなる。この場合には十分な利得が必要となる。
【０１０５】
このように近距離送信者と長距離送信者の両方に対応するためには、信号が大きい場合には自動的に利得を下げて飽和を避け、信号が小さい場合には大きな利得で受信するような機能（ＡＧＣ）を付加する必要がある。ＡＧＣ機能を付加することで入力信号に対する広ダイナミックレンジ化（広い入力信号レベル範囲に対応すること）を実現できる。
【０１０６】
なお、光信号レベルで言うと数百倍から千倍程度のレベル差を受信する。光ファイバの距離で言うと、数百メートルから数十キロメートル程度になる。ただし、規格などにより大きくこの値は変わる。
【０１０７】
図９は、光受信装置２００の構成を示す。
光受信装置２００は、プリアンプ部４０と、リミッタアンプ部４１と、ＣＤＲ（クロックデータリカバリ）部４２とからなる。
【０１０８】
プリアンプ部４０は、前述した第１の例〜第６の例の増幅回路１００（図１、図５参照）を含み、さらに他の回路としてはポストアンプや自動閾値調整回路を含む。
リミッタアンプ部４１は、前段の出力をさらに増幅し、信号をディジタル信号化する部分である。
【０１０９】
ＣＤＲ部４２は、入力信号からクロック成分を抽出しデータをこのクロックに同期させて出力する回路である。
【０１１０】
なお、このＣＤＲ部４２の後段にも、ＣＤＲ部４２からのクロックとデータを受けて処理する部分があるが、ここでの説明は省略する。
【０１１１】
また、本例では、入力信号として光通信分野に利用される光信号を用い、この光信号を受光素子１０により受光して得られた電流信号Ｉinに基づいて増幅変換する例について説明したが、これに限るものではない。
【０１１２】
１例として、入力信号が有線放送の分野に利用されるものであれば、その放送用の入力信号を抵抗を介して電圧信号に変換し、この電圧信号に基づいて増幅変換する機能をもつ増幅回路を含む光受信装置として構成することも可能であり、この場合の増幅回路の構成としては、図１又は図５の回路構成を応用して作製することが可能である。
【図面の簡単な説明】
【０１１３】
【図１】本発明の第１の実施の形態である、増幅回路の構成を示す回路図である。
【図２】図１の増幅回路における大レベル入力時の動作例を示すタイミングチャートである。
【図３】図１の増幅回路における中レベル入力時の動作例を示すタイミングチャートである。
【図４】図１の増幅回路における小レベル入力時の動作例を示すタイミングチャートである。
【図５】本発明の第２の実施の形態である、増幅回路の構成を示す回路図である。
【図６】図５の増幅回路における大レベル入力時の動作例を示すタイミングチャートである。
【図７】図５の増幅回路における中レベル入力時の動作例を示すタイミングチャートである。
【図８】図５の増幅回路における小レベル入力時の動作例を示すタイミングチャートである。
【図９】本発明の第３の実施の形態である、増幅回路を含む光受信装置の構成を示すブロック図である。
【図１０】増幅回路の第１の従来例を示す回路図である。
【図１１】増幅回路の第２の従来例を示す回路図である。
【図１２】初段増幅回路の第１の従来例におけるスイッチ切り換え時のノイズ発生例を示すタイミングチャートである。
【符号の説明】
【０１１４】
１、２，３，４  スイッチ
１０  受光素子
１１  増幅器（第１の増幅器）
１２、帰還抵抗
１３，１４  トランジスタ（可変抵抗）
１５  レジスタ回路
１６  制御電圧生成回路
２０，２３  コンパレータ（判別回路）
２１，２２  ＤＦＦ（記憶素子）
３０  増幅器（第２の増幅器）
３１  トランジスタ（基準トランジスタ）
３２  増幅器（第３の増幅器）
３３  ゲート電圧生成部
３４  論理回路部
４０  プリアンプ部
４１  リミッタアンプ部
４２  ＣＤＲ部
Ｄ０，Ｄ１  信号出力（レジスタ回路出力）
Ｉｉｎ  入力信号電流
Ｉｉｎ２  直流電流（直流基準電流）
Ｖ１、Ｖ２  直流電圧
Ｖｒ１  直流電圧（第２の基準電圧）
Ｖｇ０１  直流電圧（第１の基準電圧）
Ｖｇ０２，Ｖｇ０３  直流電圧
Ｖｇ１，Ｖｇ２  直流電圧（制御電圧）
Ｖｊ，Ｖｊ１，Ｖｊ２  信号電圧（判別回路出力電圧）
Ｖｏ  信号電圧（第１の増幅器出力電圧）
ＶＣＣ  電源電圧
ＶＳＳ  グランド電圧
【図１】
2006148651.tif 000003
【図２】
2006148651.tif 000004
【図３】
2006148651.tif 000005
【図４】
2006148651.tif 000006
【図５】
2006148651.tif 000007
【図６】
2006148651.tif 000008
【図７】
2006148651.tif 000009
【図８】
2006148651.tif 000010
【図９】
2006148651.tif 000011
【図１０】
2006148651.tif 000012
【図１１】
2006148651.tif 000013
【図１２】
2006148651.tif 000014