(57)【要約】      （修正有）【課題】  保持電荷の減少による画像表示への影響を軽減した電気泳動表示装置装置を提供する。【解決手段】電気泳動素子により画像を表示する電気泳動表示装置において、画素毎に設けられた電気泳動素子と、電気泳動素子を駆動する薄膜トランジスタと、電気泳動素子に印加される電圧を保持する保持容量と、を備え、電気泳動素子は、画素毎に独立した画素電極17と、複数の画素に電気的に共通な共通電極と220、画素電極と共通電極とに狭持された電気泳動材料と、を含み、薄膜トランジスタTFTは、信号線23に電気的に接続されたドレインと、画素電極17に電気的に接続されたソースと、走査線に電気的に接続されたゲート電極14aと、を含み、保持容量は、保持容量第１電極と、保持容量第２電極と、保持容量第１電極と保持容量第２電極との間に設けられた保持容量誘電体膜と、を含み、保持容量第２電極は、ゲート電極と同一の金属層により形成されている。【選択図】  図４
2006251093.tif 000002
【特許請求の範囲】
【請求項１】
電気泳動素子により画像を表示する電気泳動表示装置において、
画素毎に設けられた電気泳動素子と、
該電気泳動素子を駆動する薄膜トランジスタと、
該電気泳動素子に印加される電圧を保持する保持容量と、を備え、
該電気泳動素子は、該画素毎に独立した画素電極と、複数の画素に電気的に共通な共通電極と、該画素電極と該共通電極とに狭持された電気泳動材料と、を含み、
該薄膜トランジスタは、信号線に電気的に接続されたドレインと、該画素電極に電気的に接続されたソースと、走査線に電気的に接続されたゲート電極と、を含み、
該保持容量は、保持容量第１電極と、保持容量第２電極と、該保持容量第１電極と該保持容量第２電極との間に設けられた保持容量誘電体膜と、を含み、
該保持容量第２電極は、該ゲート電極と同一の金属層により形成されている、電気泳動表示装置。
【請求項２】
請求項１に記載の電気泳動表示装置において、
前記保持容量第１電極は、前記薄膜トランジスタの前記ソースを構成する半導体膜の一部によって形成されており、
前記保持容量は、前記半導体膜の一部と前記保持容量第２電極とが、平面上で重なることで形成されており、
前記保持容量誘電体膜は、ゲート絶縁膜と同一の絶縁膜層によって形成されている、電気泳動表示装置。
【請求項３】
請求項２に記載の電気泳動表示装置において、
前記半導体膜の一部と前記保持容量第２電極とが重なった領域の面積は、前記電気泳動素子の表示面積の５０％以上を占める、電気泳動表示装置。
【請求項４】
請求項１に記載の電気泳動表示装置において、
前記保持容量第１電極は、前記画素電極の一部によって形成されており、
前記保持容量は、前記画素電極の一部と前記保持容量第２電極とが、平面上で重なることで形成されている、電気泳動表示装置。
【請求項５】
請求項４に記載の電気泳動表示装置において、
前記画素電極と前記保持容量第２電極とが重なった領域の面積は、前記電気泳動素子の表示面積の５０％以上を占める、電気泳動表示装置。
【請求項６】
請求項４に記載の電気泳動表示装置において、
前記ゲート電極と前記画素電極との間に絶縁膜が形成されており、
前記保持容量第１電極は、当該絶縁膜が相対的に薄膜化された領域に形成された前記画素電極により形成されており、
前記保持容量誘電体膜は、当該薄膜化された絶縁膜により形成されている、電気泳動表示装置。
【請求項７】
請求項６に記載の電気泳動表示装置において、
前記薄膜化された領域における前記絶縁膜の誘電率は、薄膜化されていない領域における前記絶縁膜の誘電率より高く設定されている、電気泳動表示装置。
【請求項８】
請求項６に記載の電気泳動表示装置において、
前記薄膜化された前記絶縁膜の厚みは、３００μｍより小さく、薄膜化されていない領域の絶縁膜の厚みは、３００μｍ以上である、電気泳動表示装置。
【請求項９】
電気泳動材料に印加させる電圧を制御して画像を表示する電気泳動表示装置において、
画素毎に設けられた電気泳動素子と、
該電気泳動素子を駆動する薄膜トランジスタと、
該電気泳動素子に印加される電圧を保持する保持容量と、を備え、
該電気泳動素子は、該画素毎に独立した画素電極と、複数の画素に電気的に共通な共通電極と、該画素電極と該共通電極とに狭持される該電気泳動材料と、を含み、
該薄膜トランジスタは、信号線に電気的に接続されたドレインと、該画素電極に電気的に接続されたソースと、走査線に電気的に接続されたゲート電極と、を含み、
該保持容量は、保持容量第１電極と、保持容量第２電極と、該保持容量第１電極と該保持容量第２電極との間に設けられた保持容量誘電体膜と、を含み、
該保持容量第２電極は、該ゲート電極と同一の金属層により形成されており、
該保持容量第１電極は、
１）該薄膜トランジスタの該ソースを構成する半導体膜の一部と、
２）該ゲート電極と該画素電極との間に形成された絶縁膜のうち、相対的に薄膜化された領域における画素電極の一部と、により形成されており、
該保持容量は、
１）該半導体膜の一部と該保持容量第２電極とで形成された下側保持容量と、
２）前記画素電極の一部と前記保持容量第２電極とで形成される上側保持容量と、の並列接続により形成されており、
該下側保持容量では、ゲート絶縁膜と同一の絶縁膜層が、該保持容量誘電体膜となっており、
該上側保持容量では、前記ゲート電極と前記画素電極との間に形成された絶縁膜のうち、相対的に薄膜化された領域における絶縁膜が、該保持容量誘電体膜となっている、電気泳動表示装置。
【請求項１０】
請求項９に記載の電気泳動表示装置において、
前記保持容量における、前記半導体膜の一部、前記保持容量第２電極、および前記画素電極の一部が、平面上で重なるように形成されている、電気泳動表示装置。
【請求項１１】
請求項１乃至１０のいずれか一項に記載の電気泳動表示装置において、
前記保持容量第２電極は、容量線に電気的に接続されており、当該容量線は、低インピーダンス源に電気的に接続されている、電気泳動表示装置。
【請求項１２】
電気泳動素子により画像を表示する電気泳動表示装置の製造方法であって、
薄膜トランジスタの半導体膜を形成する工程と、
該半導体膜をパターニングして保持容量第１電極下部を形成する工程と、
該半導体膜上にゲート絶縁膜を形成する工程と、
該ゲート絶縁膜上に金属層を形成してからパターニングし、該薄膜トランジスタのゲート電極と保持容量第２電極とを形成する工程と、
該ゲート電極および該保持容量第２電極が形成された上に、第１絶縁膜を形成する工程と、
該第１絶縁膜に、該半導体膜へのコンタクトホールと該保持容量第２電極に達する凹部とを形成する工程と、
該第１絶縁膜上に、該凹部内を含めて第２絶縁膜を形成する工程と、
該第２絶縁膜上に、該凹部内を含めて、該半導体膜に電気的に接続する画素電極を形成し、保持容量第１電極上部を形成する工程と、
を備えたことを特徴とする電気泳動表示装置の製造方法。
【請求項１３】
請求項１２に記載の電気泳動表示装置の製造方法において、
前記第２絶縁膜の誘電率は、前記第１絶縁膜の誘電率より高く設定されている、電気泳動表示装置の製造方法。
【請求項１４】
請求項１２に記載の電気泳動表示装置において、
前記第２絶縁膜の厚みは、前記第１絶縁膜の厚みより薄く形成される、電気泳動表示装置の製造方法。
【請求項１５】
請求項１乃至１１のいずれか一項に記載の電気泳動表示装置を備える、電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、帯電した粒子に電界に対する電界印加を制御することにより視認状態を変化させる電気泳動表示装置の改良に関する。
【背景技術】
【０００２】
電気泳動表示装置は、マトリクス状に配列された複数の画素電極等が形成された半導体等の素子基板と、平面状の共通電極等が形成された対向基板とから構成されている。素子基板と対向基板とは一定の間隙を保って各々の電極形成面が対向するように貼り合わされている。この間隙には、電気泳動層が設けられている。電気泳動層は分散媒に電気泳動粒子を分散させたものである。
【０００３】
この構成において、画素電極と共通電極との電極間に電位差を与えると、電界の方向によって帯電した電気泳動粒子がどちらか一方の電極に引き寄せられる。電気泳動粒子を着色粒子で構成し、共通電極および対向基板として透過性を有する材料を用いると、対向基板側に引き寄せられた電気泳動粒子の色が見える。従って、各画素電極に印加する電圧を制御することによって画像を表示することができる。
【特許文献１】特開２００２−１６２６５１号公報
【特許文献２】特開２００２−１６９１９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、電気泳動表示装置では、画像保持（維持）期間に電力供給を停止すると、薄膜トランジスタ（以下、「ＴＦＴ」という。）や電気泳動材料におけるリーク電流によって共通電極及び画素電極の保持電荷が減少し、電極間の電位差が減少して電気泳動粒子の分散が生じる。これにより、表示画像のコントラストが徐々に低下する。また、電位差のない状態が長時間継続すると電気泳動粒子の拡散によって画像が消失する。
【０００５】
よって、本発明は保持電荷の減少による画像表示への影響を軽減した電気泳動表示装置装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため本発明の電気泳動表示装置は、電気泳動素子により画像を表示する電気泳動表示装置において、画素毎に設けられた電気泳動素子と、該電気泳動素子を駆動する薄膜トランジスタと、該電気泳動素子に印加される電圧を保持する保持容量と、を備え、
該電気泳動素子は、該画素毎に独立した画素電極と、複数の画素に電気的に共通な共通電極と、該画素電極と該共通電極とに狭持された電気泳動材料と、を含み、
該薄膜トランジスタは、信号線に電気的に接続されたドレインと、該画素電極に電気的に接続されたソースと、走査線に電気的に接続されたゲート電極と、を含み、
該保持容量は、保持容量第１電極と、保持容量第２電極と、該保持容量第１電極と該保持容量第２電極との間に設けられた保持容量誘電体膜と、を含み、該保持容量第２電極は、該ゲート電極と同一の金属層により形成されている。
【０００７】
かかる構成とすることによって、大容量の保持容量を形成することが可能となる。
【０００８】
好ましくは、上記保持容量第１電極は、上記薄膜トランジスタの上記ソースを構成する半導体膜の一部によって形成されており、上記保持容量は、上記半導体膜の一部と上記保持容量第２電極とが、平面上で重なることで形成されており、上記保持容量誘電体膜は、ゲート絶縁膜と同一の絶縁膜層によって形成されている。
【０００９】
好ましくは、上記半導体膜の一部と上記保持容量第２電極とが重なった領域の面積は、上記電気泳動素子の表示面積の５０％以上を占める。
【００１０】
好ましくは、上記保持容量第１電極は、上記画素電極の一部によって形成されており、上記保持容量は、上記画素電極の一部と上記保持容量第２電極とが、平面上（平面視）で重なることで形成されている。
【００１１】
好ましくは、上記画素電極と上記保持容量第２電極とが重なった領域の面積は、上記電気泳動素子の表示面積の５０％以上を占める。
【００１２】
好ましくは、上記ゲート電極と上記画素電極との間に絶縁膜が形成されており、上記保持容量第１電極は、当該絶縁膜が相対的に薄膜化された領域に形成された上記画素電極により形成されており、上記保持容量誘電体膜は、当該薄膜化された絶縁膜により形成されている。
【００１３】
好ましくは、上記薄膜化された領域における上記絶縁膜の誘電率は、薄膜化されていない領域における上記絶縁膜の誘電率より高く設定されている。
【００１４】
好ましくは、上記薄膜化された前記絶縁膜の厚みは、３００μｍより小さく、薄膜化されていない領域の絶縁膜の厚みは、３００μｍ以上である。
【００１５】
また、本発明の電気泳動表示装置は、電気泳動材料に印加させる電圧を制御して画像を表示する電気泳動表示装置において、画素毎に設けられた電気泳動素子と、該電気泳動素子を駆動する薄膜トランジスタと、該電気泳動素子に印加される電圧を保持する保持容量と、を備え、該電気泳動素子は、該画素毎に独立した画素電極と、複数の画素に電気的に共通な共通電極と、該画素電極と該共通電極とに狭持される該電気泳動材料と、を含み、該薄膜トランジスタは、信号線に電気的に接続されたドレインと、該画素電極に電気的に接続されたソースと、走査線に電気的に接続されたゲート電極と、を含み、該保持容量は、保持容量第１電極と、保持容量第２電極と、該保持容量第１電極と該保持容量第２電極との間に設けられた保持容量誘電体膜と、を含み、該保持容量第２電極は、該ゲート電極と同一の金属層により形成されており、該保持容量第１電極は、
１）該薄膜トランジスタの該ソースを構成する半導体膜の一部と、
２）該ゲート電極と該画素電極との間に形成された絶縁膜のうち、相対的に薄膜化された領域における画素電極の一部と、により形成されており、
該保持容量は、
１）該半導体膜の一部と該保持容量第２電極とで形成された下側保持容量と、
２）前記画素電極の一部と前記保持容量第２電極とで形成される上側保持容量と、の並列接続により形成されており、
該下側保持容量では、ゲート絶縁膜と同一の絶縁膜層が、該保持容量誘電体膜となっており、
該上側保持容量では、前記ゲート電極と前記画素電極との間に形成された絶縁膜のうち、相対的に薄膜化された領域における絶縁膜が、該保持容量誘電体膜となっている。
【００１６】
好ましくは、上記保持容量における、上記半導体膜の一部、上記保持容量第２電極、および上記画素電極の一部が、平面上（平面視）で、重なるように形成されている。
【００１７】
かかる構成とすることによって保持容量を大容量化することができる。
【００１８】
好ましくは、上記保持容量第２電極は、容量線に電気的に接続されており、当該容量線は、低インピーダンス源に電気的に接続されている。
【００１９】
また、本発明の電気泳動表示装置の製造方法は、電気泳動素子により画像を表示する電気泳動表示装置の製造方法において、薄膜トランジスタの半導体膜を形成する工程と、該半導体膜をパターニングして保持容量第１電極下部を形成する工程と、該半導体膜上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上に金属層を形成してからパターニングし、該薄膜トランジスタのゲート電極と保持容量第２電極とを形成する工程と、該ゲート電極および該保持容量第２電極が形成された上に、第１絶縁膜を形成する工程と、該第１絶縁膜に、該半導体膜へのコンタクトホールと該保持容量第２電極に達する凹部とを形成する工程と、該第１絶縁膜上に、該凹部内を含めて第２絶縁膜を形成する工程と、該第２絶縁膜上に、該凹部内を含めて、該半導体膜に電気的に接続する画素電極を形成し、保持容量第１電極上部を形成する工程と、を備えたことを特徴とする。
【００２０】
好ましくは、上記電気泳動表示装置の製造方法において、上記第２絶縁膜の誘電率は、上記第１絶縁膜の誘電率より高く設定されている。
【００２１】
好ましくは、上記第２絶縁膜の厚みは、上記第１絶縁膜の厚みより薄く形成される。
【００２２】
また、本発明の電子機器は、上述した電気泳動表示装置を表示器として備える。
【００２３】
ここで、「電子機器」は、電気泳動材料による表示を利用する表示部を備えるあらゆる機器を含むもので、ディスプレイ装置、テレビジョン装置、電子ペーパ、時計、電卓、携帯電話、携帯情報端末等を含む。また、「機器」という概念からはずれるもの、例えば可撓性のある紙状／フィルム状の物体、これら物体が貼り付けられた壁面等の不動産に属するもの、車両、飛行体、船舶等の移動体に属するものも含む。
【００２４】
本発明の電気泳動表示装置によれば、保持容量を大容量に形成することができるので電荷の保持特性が良好となる。また、相対的に保持容量を小型にすることが可能となり、画素電極を小さくすることが可能となるので、高精細の画面を形成することが可能となる。これは、面積階調に好都合である。
【発明を実施するための最良の形態】
【００２５】
次に、本発明の好適な実施形態を、図面を参照しながら説明する。
【００２６】
以下の実施形態はあくまで例示に過ぎず、本発明は本発明の趣旨の範囲で種々に変更可能なものである。
【００２７】
なお、本明細書では半導体装置のソース電極とドレイン電極とを区別しないが、便宜上、一方の電極をソース電極と名付け、他方の電極をドレイン電極と名付ける。物理的に厳密を期すならば、トランジスタのソース電極とドレイン電極とは、Ｎ型トランジスタでは電位の低い方がソース電極と定義され、Ｐ型トランジスタでは電位の高い方がソース電極と定義される。しかしどちらの電極の電位が高くなるかは動作状態に応じて変化する。そのために厳密にはソース電極とドレイン電極とは一つのトランジスタ内で常に入れ替わり得る。本明細書では説明を明瞭とする目的でこうした厳密性を排し、便宜上一方の電極をソース電極と呼び、他方の電極をドレイン電極と呼ぶことにする。
【００２８】
本実施例の電気泳動表示装置は電気泳動表示パネルと周辺回路とを備えている。本実施例においては、大容量の保持容量が画素電極下に２つ形成されて、リーク電流の影響を受け難くしている。
【００２９】
図１は、電気泳動表示装置の電気的な全体構成を示すブロック図である。素子基板１００の表面には、電気泳動表示パネルＡとその周辺領域とが設けられている。この図は、移動度の高い素子（低温ポリシリコン等）を想定して周辺領域にある駆動回路を一体としているが、もちろん移動度の低い素子（アモルファスシリコン等）でも本発明は適用できる。その場合の駆動回路は、移動度の高い素子（単結晶シリコン等）で構成されて、電気泳動表示パネルＡとデータ線駆動回路１４０や走査線駆動回路１３０は別部品となる。この例の電気泳動表示パネルＡは複数の画素から構成されており、この画素は、後述するスイッチング素子としてのＴＦＴ１０３や、このＴＦＴ１０３に接続された画素電極１０４を含んで構成されている。一方、素子基板１００の周辺領域には、走査線駆動回路１３０やデータ線駆動回路１４０が形成されている。
【００３０】
電気泳動表示装置の周辺回路には、コントローラ３００が設けられている。このコントローラ３００は画像信号処理回路およびタイミングジェネレータを含んでいる。ここで、画像信号処理回路は、画像データ及び対向電極制御信号を生成し、それぞれ及びデータ線駆動回路１４０及び対向電極変調回路１５０に入力する。対向電極変調回路１５０は画素の共通電極及び保持容量の対向電極にそれぞれバイアス信号Ｖcom及び電源電圧Ｖsを供給する。例えば、正又は負の高レベルのバイアス信号Ｖcom（リセット信号）によって画像のリセットが設定される。リセット信号は、データ駆動回路１４０が画像データを出力する前の所定期間に出力される。リセットは、分散媒中を泳動している電気泳動粒子を画素電極又は共通電極に引き寄せ、空間的な状態を初期化するために用いられる。
【００３１】
また、タイミングジェネレータは、リセット設定や画像データが画像信号処理回路から出力されるときに、走査線駆動回路１３０やデータ線駆動回路１４０を制御するための各種タイミング信号を生成する。
【００３２】
素子基板１００の電気泳動表示パネルＡには、図示のＸ方向に沿って平行に複数本の走査線１０１が形成されている。また、これと直交するＹ方向に沿って平行に複数本のデータ線１０２が形成されている。そして、各画素は走査線１０１とデータ線１０２との交差に対応してマトリクス状に配列されている。
【００３３】
図２は、上記画素の構造を示している。ｉ行、ｊ列目の画素（ｉ，ｊ）はＴＦＴ１０３、画素電極１０４及び保持容量Ｃsを含んで構成されている。ＴＦＴ１０３のゲート端子が走査線１０１に接続され、そのソース端子がデータ線１０２に接続されている。さらに、ＴＦＴ１０３のドレイン端子が画素電極１０４及び保持容量Ｃsに接続されている。保持容量ＣsはＴＦＴ１０３によって画素電極１０４に印加された電圧を保持する。
【００３４】
画素は、画素電極１０４と共通電極Ｃomとの間に電気泳動層を挟持して構成されているので、電極面積、電極間の距離、および電気泳動層の誘電率に応じた画素容量Ｃepdを形成している。上述のように、共通電極Ｃomは配線２０１を介して対向電極変調回路１５０に接続されている。また、保持容量Ｃsの他方は保持容量線１０６に接続されている。保持容量線１０６は対向電極変調回路１５０で電源Ｖsに接続されている。
【００３５】
このような電気泳動表示パネルＡにおいて、まず、リセットタイミングで全走査線信号がアクティブになると、ｊ番目の走査線１０１に接続されたＴＦＴ１０３もオン状態になる。リセット動作では、全データ信号が白あるいは黒のレベルに設定され、共通電極Ｃomに対向電極変調回路１５０からリセット信号が印加されて全電気泳動素子が白又は黒表示に設定される（２値表示の場合）。その後、走査線１０１が順次に選択されて画像の書込みが行われる。ｊ番目の走査線１０１に接続されたＴＦＴ１０３がオン状態になると、走査線選択に同期してデータ線駆動回路１４０から供給されるデータ信号Ｘｉ（画像信号）が画素電極１０４に書き込まれる。このとき、データ信号Ｘｉの電圧レベルで保持容量Ｃｓも充電され、ＴＦＴ１０３の遮断後も画素（画素電極と共通電極）の電荷保持を図り、電気泳動粒子による画像の維持を図る。各画素がデータ信号の電圧レベルに応じた表示を行うことによって画像が表示される。
【００３６】
図３は、本実施例における保持容量を説明する説明図である。既述したように、保持容量Ｃｓにおけるリーク電流は共通電極Ｃom及び画素電極１０４間の保持電荷を減少させ、電気泳動粒子の拡散の原因となる。そこで、実施例では保持容量Ｃｓを大容量としてリーク電流の影響を少なくする。
【００３７】
本実施例では、画素領域内に大容量の保持容量Ｃｓを構成する。このため、画素電極下に２つの保持容量ＣSL及びＣSUを配置し、これ等を電気泳動素子の透過容量Ｃepdに対して並列に接続する。
【００３８】
図４は、素子基板に形成された２つの保持容量ＣSL及びＣSU（保持容量Ｃｓ）を説明する電気泳動表示装置の断面図である。
【００３９】
同図に示されるように、電気泳動表示装置は大別して素子基板１００と共通電極基板２００によって構成されている。電気泳動層は説明の簡単のために省略している。
【００４０】
素子基板組１００は、絶縁基板１１、半導体層１２、ゲート絶縁層１３、ゲート電極層１４ａ、ゲート電極配線層１４、ゲート層、第１層間絶縁層１５、第２層間絶縁層１６、画素電極層１７、コンタクト２１及び２２、配線層（データ線）２３を含んでいる。
【００４１】
例えば、絶縁基板１１は、カラス、樹脂などの絶縁基板である。半導体層１２は不純物が高濃度で注入されたｎ＋又はｐ＋のポリシリコンであり、ＴＦＴのソース・ドレイン領域及び保持容量ＣSLの下部電極を兼ねている。ゲート絶縁層１３はシリコン酸化膜（ＳｉＯ２）によって構成されており、ＴＦＴのゲート絶縁膜及び保持容量ＣSLの誘電体層を兼ねている。ゲート電極層配線１４はアルミニウムなどの金属膜によって形成されており、保持容量ＣSLの上部電極及び保持容量ＣSUの下部電極を兼ねている。また、ゲート電極配線層１４と同じ膜でＴＦＴのゲート電極層１４ａが形成される。
【００４２】
第１層間絶縁層１５は、３００ｎｍ以上の膜厚のシリコン酸化膜であり、配線相互間を絶縁する。第２層間絶縁層１６は１００ｎｍ〜３００ｎｍの薄いシリコン窒化膜（ＳｉＮ）であり、保持容量ＣSUの誘電体層を兼ねている。画素電極層１７は、共通電極Ｃomとの間に電界を形成する電極であり、ＩＴＯ等の金属膜で形成される。この画素電極層１７は、保持容量ＣSUの上部電極を兼ねている。コンタクト２１は第１層間絶縁層１５に開口されたコンタクトホールに堆積された金属材料であり、ＴＦＴのドレイン領域と配線層２３を接続する。同様に、コンタクト２２はＴＦＴのソース領域と画素電極層１７を接続する。
【００４３】
素子基板組１００は、ガラスや樹脂などの透明基板２１０の表面にＩＴＯなどの透明電極層２２０を形成して共通電極Ｃomとしている。透明電極層２２０は対向電極変調回路１５０に接続されている。
【００４４】
上記構成において、ゲート電極配線層１４の右端側はゲート絶縁層１３をオーバーラップしないので半導体層１２が破壊されることが防止される。また、ゲート電極配線層１４の両端は第２層間絶縁膜１６の凹部底部のエッジ部よりもオーバーラップしているので配線間の短絡が防止される。
【００４５】
上述した構成の保持容量Ｃｓは下側の保持容量ＣSLと上側の保持容量ＣSUの和となる。ここで、真空の誘電率をεo、ゲート絶縁層の非誘電率をεG、ゲート絶縁層の膜厚ｔG、保持容量ＣSLの２つの電極間の有効面積（上部電極及び下部電極の重複領域）ＳL、保持容量ＣSUの２つの電極間の有効面積ＳU、第２層間絶縁膜の非誘電率をεI、第２層間絶縁膜の膜厚をｔIとすると、以下のように示される。
【００４６】
Ｃｓ＝ＣSL＋ＣSU＝（εo・εG・ＳL/ｔG）＋（εo・εI・ＳL/ｔI）
例えば、後述する実施例では、
εo＝８．８５×１０-12［Ｆ/ｍ］、εG＝３．９、ＳL＝３０８０μｍ2、ｔG＝７５ｎｍ、より
ＣSL＝（εo・εG・ＳL/ｔG）
＝８．８５×１０-12［Ｆ/ｍ］×３．９×３０８０μｍ2/０．０７５μｍ
＝１．４１７［ｐＦ］
εI＝７．５、ＳU＝２５００、ｔI＝２００ｎｍ
ＣSU＝εo・εI・ＳL/ｔI＝８．８５×１０-12［Ｆ/ｍ］×７．５×２５００μｍ2/０．２μｍ＝０．８３０［ｐＦ］
Ｃｓ＝ＣSL＋ＣSU＝１．４１７＋０．８３０＝２．２４７［ｐＦ］
このように、保持容量が極めて大きいので、保持特性が良好の電気泳動表示素子が得られる。
【００４７】
（電気泳動表示装置の製造方法）
本発明の実施例に係る電気泳動表示装置の製造方法について図５及び図６の工程図、図７図乃至図１４の成膜パターンの平面視図を参照して説明する。
【００４８】
まず、図５（Ａ）に示されるように、ガラスあるいは樹脂などの絶縁基板１１上にＣＶＤ法によってシリコンを厚さ５０ｎｍに堆積し、エキシマレーザ照射による熱処理を施してポリシリコン層（半導体層）１２を形成する。
【００４９】
次に、同図（Ｂ）に示すように、ポリシリコン層１２をパターニングして素子領域及び保持容量ＣSLの下部電極部分を形成する（図７参照）。
【００５０】
同図（Ｃ）に示すように、ポリシリコン層１２の上にプラズマＣＶＤ法によってＴＥＯＳを材料としてシリコン酸化膜を７５ｎｍ程度堆積する。ポリシリコン層１を熱酸化してもよい。ＴＦＴのチャネル領域をマスクしてポリシリコン層１２にイオン注入を行う。例えば、ｐ＋イオンを５×１０20ｃｍ-3の濃度で注入する。
【００５１】
その後熱処理を行って不純物を活性化し、ＴＦＴのソース領域、ドレイン領域、保持容量ＣSLの下部電極を形成する（図８参照）。
【００５２】
同図（Ｄ）に示すように、スパッタ法にて、金属材料、例えば、タンタルを７００ｎｍ程度堆積して金属膜を形成する。次に、この金属膜のパターニングを行って、ＴＦＴのゲート電極層１４ａ、保持容量ＣSLの上側電極層１４、配線１０６の配線層を形成する（図９参照）。
【００５３】
図６（Ａ）に示すように、基板１１、ゲート絶縁層１３、ゲート電極層１４ａ及びゲート電極配線層１４の上に、プラズマＣＶＤ法によってＴＥＯＳを材料として酸化シリコンを堆積し、８００ｎｍ程度の膜厚のシリコン酸化膜を成膜して第１層間絶縁層１５を形成する。
【００５４】
図６（Ｂ）に示すように、ＴＦＴ上のソース領域及びドレイン領域、ゲート電極配線層１４上の第１層間絶縁層に異方性エッチングを施し、ＴＦＴ上にコンタクトホール２１ａ及び２２ａを開口する。また、ゲート電極配線層１４上にコンタクト領域２５を開口する（第１コンタクト開口）。ゲート電極配線層１４をエッチングストッパとして利用することにより、コンタクトホール２１ａ及び２２ａとコンタクト領域２５とを同一工程で開口することができる。ゲート電極配線層１４上の開口面積（凹部の底部）の面積は、例えば、２５００μｍ2程度である（図１０参照）。
【００５５】
図６（Ｃ）に示すように、スパッタ法などによってアルミニウムなどの金属を基板全面に成膜し、コンタクトホール２１ａ及び２２ａを埋設する。この金属膜をパターニングして配線層２３及び接続用パッド電極２４を形成する（図１１参照）。
【００５６】
更に、基板全面にプラズマＣＶＤ法によってシリコン窒化膜を２００ｎｍ程度成膜し、第２層間絶縁膜１６を形成する。
【００５７】
図６（Ｄ）に示すように、第２層間絶縁膜１６にコンタクトホール２５を開口し、ＴＦＴのソース電極２４を露出させる（図１２参照）。
【００５８】
次に、基板全面にスパッタ法などによってＩＴＯを成膜し、パターニングを行って画素電極層１７を形成する（図１３参照）。画素電極層１７は保持容量ＣSUの上部電極を構成している。
【００５９】
図１５に示すように、梨地で示される半導体層１２と、右上から左下方向に延在する斜線で示されるゲート電極配線層１４と、左上から右下方向に延在する斜線で示される画素電極層１７が膜厚方向において重なり合い、画素電極層下に２つの並列容量が形成される。
【００６０】
このように、保持容量が大きいために画素電極と共通電極間のリーク電流が生じても両電極間電荷の減少が少なく、電気泳動粒子の拡散が防止される。
【００６１】
図１５（Ａ）及び同図（Ｂ）は、このような電気泳動表示装置を適用した電子機器（電気光学装置）の例示である。図１5（Ａ）は、大型テレビジョン装置９００の表示面に電気泳動表示装置６００を適用した例である。図１5（Ｂ）は、ロール型テレビジョン装置９１０の表示面に電気泳動装置６００を適用した例である。
【００６２】
なお、本発明を適用可能な電子機器の範囲はこれに限定されず、帯電粒子の移動に伴う視覚上の色調の変化を利用した装置を広く含むものである。例えば、上記のような装置例の他、電気泳動フィルムが貼り合わせられた壁面等の不動産に属するもの、車両、飛行体、船舶等の移動体に属するものも含む。
【図面の簡単な説明】
【００６３】
【図１】本発明の電気泳動表示装置の全体構成を説明するブロック図である。
【図２】本発明の電気泳動表示装置における画素回路を説明する回路図である。
【図３】本発明の電気泳動表示装置の画素回路の保持容量を説明する回路図である。
【図４】電気泳動表示装置の保持容量の構成を説明する断面図である。
【図５】実施例の電気泳動表示装置の製造工程を説明する断面図である。
【図６】実施例の電気泳動表示装置の製造工程を説明する断面図である。
【図７】実施例の電気泳動表示装置の下側保持容量ＣSLの下側電極形成工程を説明する平面図である。
【図８】実施例の電気泳動表示装置の下側保持容量ＣSLの下側電極形成工程を説明する平面図である。
【図９】実施形態の電気泳動表示装置のゲート電極・保持容量（保持容量の共通電極）を説明する平面図。
【図１０】実施形態の電気泳動表示装置の第１コンタクトホール・凹部同時形成工程を説明する平面図である。
【図１１】実施形態の電気泳動表示装置の配線層形成工程を説明する平面図である。
【図１２】電気泳動表示装置の第２層間絶縁膜形成（第２コンタクトホール形成）工程の平面図である。
【図１３】電気泳動表示装置の保持容量第１電極上部形成（画素電極形成）工程の平面図
【図１４】２つの保持容量を構成する３つの電極位置を説明する平面図である。
【図１５】図１５は電子機器の例であり、同図（Ａ）は電気泳動表示装置を大型テレビジョン装置に用いた例を示す図である。同図（Ｂ）は電気泳動表示装置をロール型テレビジョン装置に用いた例を示す図である。
【符号の説明】
【００６４】
１１  絶縁基板、１２  半導体層、１３  ゲート絶縁層、１４ａ  ゲート電極層、１４  ゲート電極層配線層、１５  第１層間絶縁層、１６  第２層間絶縁層、１７  画素電極層
【図１】
2006251093.tif 000003
【図２】
2006251093.tif 000004
【図３】
2006251093.tif 000005
【図４】
2006251093.tif 000006
【図５】
2006251093.tif 000007
【図６】
2006251093.tif 000008
【図７】
2006251093.tif 000009
【図８】
2006251093.tif 000010
【図９】
2006251093.tif 000011
【図１０】
2006251093.tif 000012
【図１１】
2006251093.tif 000013
【図１２】
2006251093.tif 000014
【図１３】
2006251093.tif 000015
【図１４】
2006251093.tif 000016
【図１５】
2006251093.tif 000017