(57)【要約】【課題】ボールの径に関わらず、任意の高さのバンプを形成することが可能な半導体装置及びその製造方法を提供する。【解決手段】バンプ形成用のワイヤ（３）における第１の所定部分に第１の放電電圧を印加してボール（３１）を形成し、前記ワイヤにおける前記ボールの上方の第２の所定部分（３２）に前記第１の放電電圧以下の第２の放電電圧を印加して前記第２の所定部分を延ばし、前記ボールをボンディング対象（Ｅ）に接合し、前記ワイヤを切断することで前記ボンディング対象上にバンプを形成する。【選択図】      図３
2006066792.tif 000002
【特許請求の範囲】
【請求項１】
バンプ形成用のワイヤにおける第１の所定部分に第１の放電電圧を印加してボールを形成し、
前記ワイヤにおける前記ボールの上方の第２の所定部分に前記第１の放電電圧以下の第２の放電電圧を印加して前記第２の所定部分を延ばし、
前記ボールをボンディング対象に接合し、
前記ワイヤを切断することで前記ボンディング対象上にバンプを形成することを特徴とする半導体装置の製造方法。
【請求項２】
複数の前記第２の所定部分にそれぞれ前記第１の放電電圧以下の任意の放電電圧を印加することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
第１のバンプと該第１のバンプよりも高い第２のバンプとを備える第１の半導体素子と、
スルーホールを備え、前記第１の半導体素子と対向する第２の半導体素子と、からなり、
前記第１のバンプにより前記第１の半導体素子と前記第２の半導体素子とが接続され、
前記第２のバンプが前記スルーホールを貫通することを特徴とする半導体装置。
【請求項４】
前記第１のバンプはメッキバンプであることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第２のバンプは前記第２の半導体素子の裏面から露出しており、外部接続用端子となることを特徴とする請求項３または４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特にスタッドバンプを用いた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来のスタッドバンプ形成プロセスでは、Ａｕのワイヤにて形成したボールを半導体チップの電極等に接合させた後、ワイヤを引っ張ることによりワイヤの再結晶領域を破断させ、電極等にバンプを形成している。
【０００３】
この種のバンプ形成方法が、特許文献１に開示されている。
【特許文献１】特開平１０−１３５２２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前述したワイヤの再結晶領域の長さは、ボール形成時の放電電圧によって決まるものであり、ボールの径とバンプの高さは１対１の関係になる。したがって、バンプの高さを制御することはできず、微細なボールで高いバンプを形成することは不可能であった。
【０００５】
また、半導体チップやインターポーザを積層する場合、各層ごとにバンプ形成を行うため、バンプ形成プロセスのインデックスが増加するという欠点がある。さらに、従来のＣｈｉｐ  Ｏｎ  Ｃｈｉｐ（以下ＣＯＣ）パッケージは、利用される金属材料としてスルーホール充填用のＣｕ、チップ間内部接続用のはんだメッキ、及び実装基板への外装用はんだボールの３種類が必要で、コストが高い。
【０００６】
また、半導体チップのスルーホール部に電極を形成した場合、充填されたＣｕの硬度が高いために、ウェハ裏面の研削用の砥石の寿命が短くなり、この砥石で研削した場合にウェハ裏面に面焼けが生じる。あるいは、ウェハ裏面の研削時に、砥石がスルーホール部の電極を噛むことによって生じるウェハーチャックの破壊に起因し、チップに表面割れが生じる。このように、スルーホール部に電極を形成した場合、ウェハの研削に関連した不具合がある。
【０００７】
本発明の目的は、ボールの径に関わらず、任意の高さのバンプを形成することが可能な半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
課題を解決し目的を達成するために、本発明の態様の半導体装置及びその製造方法は以下の如く構成されている。
【０００９】
本発明の一態様の半導体装置の製造方法は、バンプ形成用のワイヤにおける第１の所定部分に第１の放電電圧を印加してボールを形成し、前記ワイヤにおける前記ボールの上方の第２の所定部分に前記第１の放電電圧以下の第２の放電電圧を印加して前記第２の所定部分を延ばし、前記ボールをボンディング対象に接合し、前記ワイヤを切断することで前記ボンディング対象上にバンプを形成する。
【００１０】
本発明の一態様の半導体装置は、第１のバンプと該第１のバンプよりも高い第２のバンプとを備える第１の半導体素子と、スルーホールを備え、前記第１の半導体素子と対向する第２の半導体素子と、からなり、前記第１のバンプにより前記第１の半導体素子と前記第２の半導体素子とが接続され、前記第２のバンプが前記スルーホールを貫通する。
【発明の効果】
【００１１】
本発明の半導体装置の製造方法によれば、ボールの径に関わらず、任意の高さのバンプを形成することが可能になる。また、本発明の半導体装置によれば、バンプをその高さに応じて内部接続または外部接続に利用可能となり、外部接続専用の配線を設ける必要がなくなりコスト面で有利になる。
【発明を実施するための最良の形態】
【００１２】
以下、実施の形態を図面を参照して説明する。本実施の形態では、半導体チップに形成された接続用電極上にスタッドバンプを形成する。
【００１３】
図１〜図８は、本実施の形態に係るスタッドバンプ形成方法の手順を示す側断面図である。以下、図１〜図８を基に本スタッドバンプ形成方法を説明する。図１に示すように、半導体チップに形成された電極（Ａｌ電極）Ｅの上方には、キャピラリ１とクランパ２が配置される。Ａｕからなるバンプ形成用のワイヤ３は、キャピラリ１の中空部に挿通されており、かつキャピラリ１の上方でクランパ２により保持されている。キャピラリ１の下端部付近には、トーチ電極４が配置される。なお、以下の動作は制御部５の制御により行われる。
【００１４】
まず、図１に示すように、クランパ２を下降させ、キャピラリ１の先端部からワイヤ３の下端３０を露出させる。次に、図２に示すように、キャピラリ１の先端部から露出したワイヤ３の下端３０に対して、トーチ電極４からボール形成用の第１の放電電圧（４００Ｖ）を印加してボール３１を形成する。
【００１５】
次に、図３に示すように、ワイヤ３を保持したクランパ２を降下させ、キャピラリ１の先端部からボール３１上方のワイヤ部３２を露出させる。次に、図４に示すように、第１の放電電圧以下の第２の放電電圧（４００Ｖ以下）をワイヤ部３２に印加する。なお、第２の放電電圧として第１の放電電圧を超える電圧を印加すると、ワイヤ部３２にボール３１よりも径の大きいボールが形成されてしまう。
【００１６】
これにより、図５に示すように、ワイヤ部３２の再結晶領域が延びる。さらに必要に応じて、ワイヤ３を保持したクランパ２を降下させ、キャピラリ１の先端部からから新たなワイヤ部を露出させ、第２の放電電圧をそのワイヤ部に印加する。すなわち、形成すべきバンプの高さに応じて、ワイヤ部の露出と第２の放電電圧の印加とを１回以上行なう。このとき、露出するワイヤ部の位置と印加する第２の放電電圧値は、毎回任意に設定できる。
【００１７】
次に、図６に示すように、クランパ２によるワイヤ３の保持を解除してボール３１を被ボンディング材の電極Ｅ上に着地させ、キャピラリ１を下降させて電極Ｅに対してボール３１を加圧する。さらに、超音波の印加または加熱により電極Ｅにボール３１を接合（ボンディング）する。その後、図７に示すように、クランパ２でワイヤ３を保持し、ワイヤ３を保持したクランパ２を上昇させ、引っ張り力によってワイヤ３を切断する（プルカット）。
【００１８】
続いて、図８に示すように、クランパ２を下降させ、キャピラリ１の先端部から露出するワイヤ３の長さ（テール長さ）を所定長にする（ワイヤ繰り出し）。この後、図示しない次の電極に対して上述と同様の動作が行われる。このようにワイヤ３のテール長さを各電極に対して一定にしてバンプ形成を行うことで、各バンプの高さの制御を正確に行うことができる。
【００１９】
なお、本実施の形態のスタッドバンプ形成方法により形成されたバンプの高さは、従来のスタッドバンプ形成方法により形成されるバンプの高さよりも高くなる。具体的には、本実施の形態のバンプの高さとして、従来のバンプの１．５倍〜３倍程度が実用的である。
【００２０】
このように本実施の形態では、ワイヤボンディング法を用いたバンプボンディング法により、半導体チップに形成された接続用電極にスタッドバンプを形成する。外部接続される電極用のバンプに関しては、ボール３１形成後にトーチ電極４によりワイヤ部への放電を１回以上行う。放電回数が２回以上の場合には、各放電毎にワイヤ３における放電箇所と放電電圧を適宜変えることで、ワイヤ部の再結晶領域を変化させ意図的に延ばすことができる。そして、ワイヤ３を上方へ引っ張り切断することにより、任意の高さのスタッドバンプを形成することができ、スタッド部の高いバンプが得られる。この際、ワイヤ材質に再結晶領域を長くする成分元素を添加してスタッドバンプを形成してもよい。
【００２１】
図９及び図１０は、本実施の形態のスタッドバンプ形成方法により形成したスタッドバンプを用いた半導体パッケージの製造過程を示す側断面図である。
【００２２】
図９に示すように、半導体チップ１１には複数の電極Ｅ１，Ｅ２，Ｅ３が形成されている。電極Ｅ１，Ｅ３には外部接続用のスタッドバンプＢ１，Ｂ３が形成されており、電極Ｅ２には内部接続用のスタッドバンプＢ２が形成されている。外部接続用のスタッドバンプＢ１，Ｂ３は上述した本実施の形態のスタッドバンプ形成方法により形成され、内部接続用のスタッドバンプＢ２は、従来のスタッドバンプ形成方法により形成される。スタッドバンプＢ１，Ｂ３の高さはスタッドバンプＢ２の高さの１．５倍程度である。
【００２３】
半導体チップ１２は半導体チップ１１と対向している。半導体チップ１２には、複数の電極Ｅ４，Ｅ５が形成されている。また、半導体チップ１２の表面には、あらかじめ接着用樹脂１２３が塗布方法や転写方法などによりコーティングされている。さらに半導体チップ１２には、スルーホール１２１，１２２が形成されているとともに、スルーホール１２１，１２２の内部には絶縁膜１２４，１２５が形成されている。
【００２４】
図１０に示すように、加圧装置１０により半導体チップ１１に対して半導体チップ１２を加圧することにより、スルーホール１２１，１２２にそれぞれ外部接続用のスタッドバンプＢ１，Ｂ３が挿通されるとともに、スタッドバンプＢ２が接着用樹脂１２３を貫通して電極Ｅに接する。スタッドバンプＢ１の下部とスタッドバンプＢ２は、それぞれ電極Ｅ４，Ｅ５により押圧され平坦化する。
【００２５】
その後、接着用樹脂１２３を加熱することにより半導体チップ１１と半導体チップ１２とが接着され、さらに超音波を印加することにより、スタッドバンプＢ１の下部とスタッドバンプＢ２がそれぞれ電極Ｅ４，Ｅ５と接続される。スルーホール１２１，１２２の内部には接着用樹脂が充填される。
【００２６】
これにより、スタッドバンプＢ１は、その下部がスルーホール１２１の形成された電極Ｅ４に接続されるとともに、その頭頂部が半導体チップ１２の裏面から露出する。スタッドバンプＢ３は、その頭頂部がスルーホール１２２を介して半導体チップ１２の裏面から露出する。なお、接着用樹脂１２３は後から充填してもよい。
【００２７】
以上のように製造された半導体パッケージにおいて、スタッドバンプ部が露出している半導体チップ１２の裏面に樹脂を貼付もしくは塗布して硬化させた後、研削やエッチィング等によりスタッドバンプ部を露出させることで、外部接続用端子を形成することができる。また、内部接続用のスタッドバンプＢ２の代わりにメッキバンプを利用することもできる。これにより、外部接続用のスタッドバンプと内部接続用のメッキバンプとを併用したＣＯＣパッケージ構造を実現できる。
【００２８】
図１１は、本実施の形態に係るＳＩＰ（Ｓｙｓｔｅｍ  Ｉｎ  Ｐａｃｋａｇｅ）である半導体チップ混載型ＣＯＣパッケージの構造を示す側断面図である。図１１に示すように、このＣＯＣパッケージは半導体チップ１１，１２，１３が接着用樹脂１２３により接着されて積層されている。
【００２９】
半導体チップ１１には複数の電極Ｅ１，Ｅ２，Ｅ３，Ｅ４が形成されている。電極Ｅ１，Ｅ４には外部接続用のスタッドバンプＢ１，Ｂ４が形成されており、電極Ｅ２，Ｅ３には内部接続用のスタッドバンプＢ２，Ｂ３が形成されている。スタッドバンプＢ１，Ｂ３，Ｂ４は上述した本実施の形態のスタッドバンプ形成方法により形成され、スタッドバンプＢ２は、従来のスタッドバンプ形成方法により形成される。
【００３０】
スタッドバンプＢ１は、その頭頂部が半導体チップ１３のスルーホール１３１を介して半導体チップ１３の裏面から露出している。スタッドバンプＢ２は、半導体チップ１２に形成された電極Ｅ５に接続されている。スタッドバンプＢ３は、その頭頂部が半導体チップ１２のスルーホール１２４を介して、半導体チップ１３に形成された電極Ｅ６に接続されている。スタッドバンプＢ４は、その頭頂部が半導体チップ１３のスルーホール１３２を介して半導体チップ１３の裏面から露出している。
【００３１】
このように、上述したＣＯＣパッケージ構造では、半導体チップ１１，１２，１３間に高さの異なる３種類のスタッドバンプを用い、接着材を介在させて多層積層化している。
【００３２】
以上のように本実施の形態によれば、各接続用電極に長さの異なる内部接続用及び外部接続用のスタッドバンプを形成した半導体チップと、前記外部接続用のスタッドバンプを貫通させるためのスルーホールを有しかつ表面に接着用樹脂を塗布した半導体チップとを対向させ、これら半導体チップ同士を加圧および加熱や超音波の印加によって接続することで、ＣＯＣパッケージやＳＩＰ（Ｓｙｓｔｅｍ  Ｉｎ  Ｐａｃｋａｇｅ）を構成できる。
【００３３】
従来のＣＯＣでは、メタル材としてスルーホール充填用、チップ積層接続用、及び外装用の３種類が必要であったが、本実施の形態によれば、スタッドバンプ材を内部接続用と外部接続用の両方に利用可能であるため、コスト面で有利である。さらに、従来のＣＯＣでは、スルーホール充填用金属とシリコンの線膨張係数差や硬度差により、裏面研削や接続の後にスルーホール部にクラックが発生しやすいが、本実施の形態によれば、裏面研削後にスルーホール形成することで、これらの不具合が解消される。
【００３４】
また本実施の形態では、内部接続用にメッキバンプを用いることにより、接続の高さが低くなるため、薄厚パッケージ構造に好適である。
【００３５】
また、実装基板のメッキに低融点はんだを用いると、はんだ融点以下の実装温度でスタッドバンプとの固層拡散接合が行われ、結合力の弱い合金層が形成されるが、導通確認は可能であるため、ＮＧパッケージをすぐに取り外せるというリペア性に優れる。
【００３６】
また、本実施の形態によるＣＯＣパッケージをＬＧＡタイプとすることで、従来の実装形態が可能となる。
【００３７】
なお、本発明は上記実施の形態のみに限定されず、要旨を変更しない範囲で適宜変形して実施できる。
【図面の簡単な説明】
【００３８】
【図１】本実施の形態に係るスタッドバンプ形成方法の手順を示す側断面図。
【図２】本実施の形態に係るスタッドバンプ形成方法の手順を示す側断面図。
【図３】本実施の形態に係るスタッドバンプ形成方法の手順を示す側断面図。
【図４】本実施の形態に係るスタッドバンプ形成方法の手順を示す側断面図。
【図５】本実施の形態に係るスタッドバンプ形成方法の手順を示す側断面図。
【図６】本実施の形態に係るスタッドバンプ形成方法の手順を示す側断面図。
【図７】本実施の形態に係るスタッドバンプ形成方法の手順を示す側断面図。
【図８】本実施の形態に係るスタッドバンプ形成方法の手順を示す側断面図。
【図９】本実施の形態のスタッドバンプ形成方法により形成したスタッドバンプを用いた半導体パッケージの製造過程を示す側断面図。
【図１０】本実施の形態のスタッドバンプ形成方法により形成したスタッドバンプを用いた半導体パッケージの製造過程を示す側断面図。
【図１１】本実施の形態に係る半導体チップ混載型ＣＯＣパッケージ構造を示す側断面図。
【符号の説明】
【００３９】
１…キャピラリ  ２…クランパ  ３…ワイヤ  ３１…ボール  ３２…ワイヤ部４…トーチ電極  ５…制御部  １０…加圧装置  １１…半導体チップ  １２…半導体チップ  １２１，１２２…スルーホール  １２３…接着用樹脂  １２４，１２５…絶縁膜  １３…半導体チップ  １３１，１３２…スルーホール  Ｅ…電極  Ｅ１，Ｅ２，Ｅ３，Ｅ４，Ｅ５，Ｅ６…電極  Ｂ１，Ｂ２，Ｂ３，Ｂ４…スタッドバンプ
【図１】
2006066792.tif 000003
【図２】
2006066792.tif 000004
【図３】
2006066792.tif 000005
【図４】
2006066792.tif 000006
【図５】
2006066792.tif 000007
【図６】
2006066792.tif 000008
【図７】
2006066792.tif 000009
【図８】
2006066792.tif 000010
【図９】
2006066792.tif 000011
【図１０】
2006066792.tif 000012
【図１１】
2006066792.tif 000013