(57)【要約】【課題】  発振を抑えながら、ローパスフィルタに起因する各種の悪影響を軽減する。【解決手段】  少なくとも１つ以上の演算増幅器を有し、出力部分にローパスフィルタを備え、当該出力部分から帰還をかける帰還回路において、当該ローパスフィルタの入力端子から、前記演算増幅器の反転入力端子へ信号を帰還させて負帰還をかけるための第１の負帰還回路部と、当該ローパスフィルタの出力端子から、前記演算増幅器の反転入力端子へ信号を帰還させて負帰還をかけるための第２の負帰還回路部とを備える。この構成において、前記第２の負帰還回路部には、第１および第２の２つの帰還用演算増幅器を設け、この第１の帰還用演算増幅器の非反転入力端子には所定の入力信号を接続して、反転入力端子には、前記ローパスフィルタの出力端子を接続することも好ましい。【選択図】  図１
2006066998.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つ以上の演算増幅器を有し、出力部分にローパスフィルタを備え、当該出力部分から帰還をかける帰還回路において、
当該ローパスフィルタの入力端子から、前記演算増幅器の反転入力端子へ信号を帰還させて負帰還をかけるための第１の負帰還回路部と、
当該ローパスフィルタの出力端子から、前記演算増幅器の反転入力端子へ信号を帰還させて負帰還をかけるための第２の負帰還回路部とを備えたことを特徴とする帰還回路。
【請求項２】
請求項１の帰還回路において、
前記第２の負帰還回路部には、第１および第２の２つの帰還用演算増幅器を設け、
この第１の帰還用演算増幅器の非反転入力端子には所定の入力信号を接続して、反転入力端子には、前記ローパスフィルタの出力端子を接続し、
この第１の帰還用演算増幅器の出力端子には、前記第２の帰還用演算増幅器の反転入力端子および前記演算増幅器の非反転入力端子を接続し、
当該第２の帰還用演算増幅器の出力端子は抵抗を介して前記演算増幅器の反転入力端子に接続し、
前記第１の帰還用演算増幅器の出力端子と演算増幅器の非反転入力端子のあいだには、時定数回路を介在させることを特徴とする帰還回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は帰還回路に関し、例えば、ディジタルアンプなどに適用し得るものである。
【背景技術】
【０００２】
近年、電力増幅器（アンプ）のディジタル化が急速に進みつつある。特に、オーディオアンプにおいては、本格的な採用に目覚ましいものがある。ディジタルアンプ（いわゆるスイッチングアンプ）を搭載する機器としては、ＤＶＤプレーヤ、ミニコンポ、テレビ受像機、パソコン、携帯電話機などがある。
【０００３】
ディジタルアンプでは、相補的にオンオフ制御されるスイッチング素子により、高域の歪みを含む矩形波状のディジタル波形が得られるので、スピーカなどに供給するために当該ディジタル波形から高域の歪みを除去してアナログ波形に変換する必要がある。この変換は、ローパスフィルタ（ＬＰＦ）を利用して行われる。
【０００４】
このローパスフィルタとしては、コイルとコンデンサからなるＬＣの２次以上のフィルタが用いられる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、上述したローパスフィルタの部分では、前記スピーカなどの負荷に対する負荷インピーダンスによる周波数特性の変動、ローパスフィルタ中のコイル（ＬＰＦコイル）による歪み増大、ダンピングファクタの悪化など各種の悪影響が発生する可能性がある。
【０００６】
これらの悪影響を軽減するためには、ローパスフィルタの出力端子（ローパスフィルタと負荷（例えば、前記スピーカ）の接続点）から負帰還をかけることが有効であると考えられるが、ローパスフィルタがＬＣの２次以上のフィルタであればこの部分だけで位相が１８０°遅れ、一般的には負帰還をかけることは困難である。この状態で負帰還をかければ発振してしまうからである。
【課題を解決するための手段】
【０００７】
かかる課題を解決するために、本発明では、少なくとも１つ以上の演算増幅器を有し、出力部分にローパスフィルタを備え、当該出力部分から帰還をかける帰還回路において、当該ローパスフィルタの入力端子から、前記演算増幅器の反転入力端子へ信号を帰還させて負帰還をかけるための第１の負帰還回路部と、当該ローパスフィルタの出力端子から、前記演算増幅器の反転入力端子へ信号を帰還させて負帰還をかけるための第２の負帰還回路部とを備えたことを特徴とする。
【発明の効果】
【０００８】
以上に説明したように、本発明によれば、発振を抑えながら、ローパスフィルタに起因する各種の悪影響を軽減できる可能性がある。
【発明を実施するための最良の形態】
【０００９】
（Ａ）実施形態
以下、本発明にかかる帰還回路をディジタルアンプに適用した場合を例に、実施形態について説明する。
【００１０】
（Ａ−１）実施形態の構成
本実施形態のディジタルアンプ１０の全体構成例を図１に示す。
【００１１】
図１において、当該ディジタルアンプ１０は、入力端子１１，１２と、抵抗１３，１４，２６〜２８、３０，３１，３４と、オペアンプ１５〜１７と、コンパレータ１８と、パルスドライバ１９と、ＦＥＴ（電界効果トランジスタ）２０，２１と、コンデンサ２３，２５，２９，３２，３３と、負荷３５とを備えている。
【００１２】
このディジタルアンプ１０がオーディオ用である場合には、入力端子１１，１２間には、Ｖｉとして、オーディオ信号が供給される。
【００１３】
入力端子１１には接地された抵抗１３を介してオペアンプ１５の非反転入力端子が接続されており、当該オペアンプ１５の反転入力端子には、接地された抵抗１４と、コンデンサ２５、３３と、抵抗３４とが接続されている。これにより、この反転入力端子を介して、本実施形態に特徴的な負帰還が行われる。
【００１４】
すなわち、当該ディジタルアンプ１０の出力部分に配置されたコイル２２とコンデンサ２３から構成されたローパスフィルタ（ＬＰＦ）２４の出力側の接点２４Ａから、前記コンデンサ３３、抵抗３４、当該オペアンプ１５の反転入力端子を介して負帰還が行われている。なお、図示の例では当該ＬＰＦ２４は１次のフィルタであるが、上述した２次以上のフィルタとすることも望ましい。
【００１５】
当該ＬＰＦ２４の入力側の接点２４Ｂからオペアンプ３４に対しても負帰還が施されているため、これにより２重に負帰還が施された構成となる。通常のディジタルアンプでは、この入力側接点２４Ｂからの負帰還しか存在しない。
【００１６】
前記オペアンプ１５やオペアンプ１６などは、当該出力側接点２４Ａからの負帰還のための構成要素である。
【００１７】
前記オペアンプ１５の反転入力端子には、前記コンデンサ２５を介して、抵抗２６，２７，２８，コンデンサ３２がこの順番に接続されており、オペアンプ１５の出力端子には前記コンデンサ２５と抵抗２６の接点と、コンデンサ２９が接続されている。
【００１８】
当該コンデンサ２９は抵抗３０とともに時定数回路を構成し、この時定数回路がオペアンプ１７の非反転入力端子に接続されている。
【００１９】
前記オペアンプ１６の非反転入力端子は接地されており、反転入力端子は前記抵抗２６と２７の接点に接続されている。また、当該オペアンプ１６の出力端子は抵抗２７と２８の接点に接続されている。
【００２０】
前記オペアンプ１７の出力端子は、前記コンデンサ３２とコンパレータ１８の非反転入力端子の接点に接続され、当該オペアンプ１７の出力端子と反転入力端子のあいだに上述したコンデンサ３２が挿入された形になっている。
【００２１】
当該コンパレータ１８はオペアンプを使ったコンパレータ（比較器）であり、その反転入力端子には、例えば、所定の周波数（例えば、５００ｋＨｚ）で振動するキャリア信号ＣＹ１が供給されているので、コンパレータ１８の非反転入力端子に当該キャリア信号ＣＹ１のピーク電圧より絶対値の小さな信号が供給されると、コンパレータ１８の出力端子から出力される信号も当該周波数に応じて振動することになる。キャリア信号ＣＹ１としては後述する三角波を用いることができる。
【００２２】
当該コンパレータ１８の出力端子には、ＦＥＴ２０および２１からなる相補形ＭＯＳ（ＣＭＯＳ）構成によるスイッチング回路を駆動するためのドライバ１９が接続されている。ドライバ１９に駆動されることにより、前記ＦＥＴ２０と２１が交互にオンオフするので、前記ＬＰＦ２４の入力側接点２４Ｂに矩形波状のＰＷＭ（パルス幅変調）信号が供給される。
【００２３】
すなわち、ＦＥＴ２０がオンでＦＥＴ２１がオフのときには、前記入力側接点２４Ｂに電圧ＶＨが供給され、反対に、ＦＥＴ２０がオフでＦＥＴ２１がオンのときには、前記入力側接点２４Ｂに電圧ＶＬが供給される。ここで、例えば、電圧ＶＨは前記ＦＥＴ２０のソースに接続されたハイレベル側の電圧であり、電圧ＶＬは前記ＦＥＴ２１のソースに接続されたローレベル側の電圧である。
【００２４】
したがって、入力側接点２４Ｂから帰還されるのは、矩形波状のディジタル信号（ＰＷＭ信号）となる。また、ＬＰＦ２４によってこのディジタル信号から高域の歪みを除去されたアナログ信号が、負荷３５へ供給されるとともに前記出力側接点２４Ａから帰還される。
【００２５】
負荷３５は例えば上述したスピーカなどであってよい。
【００２６】
以下、上記のような構成を有する本実施形態の動作について、シミュレーションの結果を示す図２〜図６を参照しながら説明する。
【００２７】
（Ａ−２）実施形態の動作
図２は通常の位相補正に対応するシミュレーション結果である。
【００２８】
図２において、Ａ０・β特性（コンパレータ１８に戻ってくる信号特性）が０ｄＢになる場所Ｐ１１で位相Φが−１７０°程度遅れている。これは発振する可能性が極めて高いことを意味する。発振させないためには、帰還量を減らして、例えば１０ＫＨｚ前後でＡ０・β特性が０ｄＢになるようにする必要がある。
【００２９】
図３は、図２と同じ回路定数を持つディジタルアンプに対し、帰還ループ内にコンデンサ（キャパシタ）を１個追加して、帰還ループ内でフィードフォワードを行った場合のシミュレーション結果である。このコンデンサは、図１に示すコンデンサ２９に当たる。このコンデンサの追加により、回路構成は、まったく図１に示したディジタルアンプ１０と同じになる。
【００３０】
図２と比べると、図３では、Ａ０・β特性が０ｄＢになる場所Ｐ１２が２００ＫＨｚ弱まで伸びたにもかかわらず、その場所Ｐ１２における位相遅れが−９０°以内におさまっているため、発振のおそれはなく、負帰還をかけることができ、ディジタルアンプとしての安定した動作を期待することが可能である。
【００３１】
図４は、図３の回路定数を持つディジタルアンプに対し、ＮＦＢ（ネガティブフィードバック）後のオーバーオール特性を示すものである。このとき負荷３５の値としては、８Ωを用いた。
【００３２】
図５は、無負荷時の特性を示す。負荷３５の値が０Ωであること以外、回路定数も含め、図４と同じである。このシミュレーション結果によれば、無負荷時にも発振することなく、安定に動作することになる。
【００３３】
図６は、図１に示すディジタルアンプ１０における各部の波形を示す。
【００３４】
図６において、横軸は、０．５ｕｓ／ｄｉｖ（ここで、前記キャリア信号ＣＹ１の周波数は５００ＫＨｚとする）であり、ゼロライン近傍にあって何度もゼロラインと交差している波形Ｗ１は、ＬＰＦ２４の出力波形であり、前記電圧ＶＨが３０ボルト、ＶＬが−３０ボルトの場合、前記入力側接続点２４Ｂには６０ＶＰ−ＰのＰＷＭ矩形波が供給されるが、このＰＷＭ矩形波を、図６に示したレベルまで下げることができる。
【００３５】
また図６では、キャリア信号ＣＹ１を示す三角波形Ｗ２とゼロラインが交差する位置でＰＷＭ矩形波のパルス幅が決まることも分かる。このＰＷＭ矩形波が、前記ＦＥＴ２０および２１により構成されるスイッチング回路から前記入力側接点２４Ｂに供給される。
【００３６】
（Ａ−３）実施形態の効果
本実施形態によれば、ＬＰＦ（２４）の入力側接続点（２４Ｂ）だけでなく出力側接続点（２４Ａ）からも負帰還をかけることにより、発振を抑えながら、ＬＰＦに起因する各種の悪影響を軽減して、ディジタルアンプ（１０）の性能を高めることができる。
【００３７】
例えば、負荷（３５）に対する負荷インピーダンスによる周波数特性の変動、ＬＰＦ中のコイル（２２）による歪み増大、ダンピングファクタの悪化など各種の悪影響を軽減することが可能である。
【００３８】
（Ｂ）他の実施形態
上記実施形態では、具体的な多くの定数を例示したが、本発明は、例示した以外の定数にも適用できることは当然である。
【００３９】
また、上記実施形態では、スイッチング回路は一対のＦＥＴのみからなる１段構成であったが、２段または多段構成としてもよいことは当然である。このスイッチング回路の段数を増やせば、負荷駆動能力を高めることが可能となる。
【００４０】
さらに、上記実施形態にかかわらず、本発明では、ＦＥＴ以外のスイッチング素子を用いてもよいことは当然である。
【００４１】
なお、上記実施形態にかかわらず、本発明は、電源回路（ＤＣ−ＤＣコンバータ等）などにも適用することが可能である。
【図面の簡単な説明】
【００４２】
【図１】実施形態に係るディジタルアンプの回路構成例を示す概略図である。
【図２】実施形態に関する動作例を示すシミュレーション結果である。
【図３】実施形態に関する動作例を示すシミュレーション結果である。
【図４】実施形態に関する動作例を示すシミュレーション結果である。
【図５】実施形態に関する動作例を示すシミュレーション結果である。
【図６】実施形態に関する動作例を示すシミュレーション結果である。
【符号の説明】
【００４３】
１０…ディジタルアンプ、１１，１２…入力端子、１３，１４，２６〜２８、３０，３１，３４…抵抗、１５〜１７…オペアンプ、１８…コンパレータ、１９…パルスドライバ、２０，２１…ＦＥＴ（電界効果トランジスタ）、２３，２５，２９，３２，３３…コンデンサ、３５…負荷（スピーカ）。
【図１】
2006066998.tif 000003
【図２】
2006066998.tif 000004
【図３】
2006066998.tif 000005
【図４】
2006066998.tif 000006
【図５】
2006066998.tif 000007
【図６】
2006066998.tif 000008