(57)【要約】【課題】  微小開口の孔の形成が容易で、断線が発生しにくく、且つオーバーエッチングによる電極等の再付着現象を発生させないようにする。【解決手段】  有機系の第２の絶縁層２２を珪素系の第１の絶縁層２１と第３の絶縁層２３で挟んで絶縁膜２０を形成し、その絶縁膜に対して、異方性エッチングと異方性の強いエッチングを交互に繰り返すことにより、第２の絶縁層２２部分に段部２９を有し、基板側に向かって凸型の孔３０を形成し、回路素子１の電極１ａと絶縁膜表面との間を接続する配線部として蒸着される導電材が、段部２９に堆積する導電材を介して一体化するようにしている。【選択図】        図４
2006156768.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を含む回路素子（１）が形成されている基板（１０）の表面を絶縁膜で覆って平坦化する絶縁膜形成工程（Ｓ２）と、前記絶縁膜に対するエッチング処理で孔（３０）を形成し、前記回路素子の一部（１ａ）を露出させる孔形成工程（Ｓ３）と、前記絶縁膜の表面側から前記孔を埋めるように導電材（３１）を蒸着して、前記回路素子の一部に導通する配線部（３２）を形成する配線部形成工程（Ｓ４）とを含む半導体装置の製造方法において、
前記絶縁膜形成工程は、
前記基板の表面を珪素系の第１の絶縁層で覆う段階（Ｓ２ａ）と、
前記第１の絶縁層の表面を有機系の第２の絶縁層で覆って該表面全体を平坦化する段階（Ｓ２ｂ）と、
前記第２の絶縁層の表面を珪素系の第３の絶縁層で覆う段階（Ｓ２ｃ）とを含み、
前記孔形成工程は、
前記第３の絶縁層の表面に、前記孔の形成予定部を除く部分にレジスト（２４）を形成する段階（Ｓ３ａ）と、
前記レジストの表面側から異方性エッチング処理を行い、前記第３の絶縁層のうち前記レジストで覆われていない部分を除去して前記第２の絶縁層を露出させる第１エッチング段階（Ｓ３ｂ）と、
前記レジストの表面側から異方性の強いエッチング処理を行い、前記露出した前記第２の絶縁層を除去して前記第１の絶縁層を露出させるとともに、前記レジストを後退させる第２エッチング段階（Ｓ３ｃ）と、
前記レジストの表面側から異方性エッチング処理を行い、前記露出した前記第１の絶縁層を除去して前記回路素子の一部を露出させるととともに、前記第３の絶縁層のうち前記後退したレジストから露出している部分を除去し、さらに、前記第２の絶縁層に段部（２９）を形成し、前記基板側に向かって凸型の孔を形成する第３エッチング段階（Ｓ３ｄ）とを含んでいることを特徴とする半導体装置の製造方法。
【請求項２】
前記孔形成工程は、
前記第３エッチング段階の後に異方性の強いエッチング処理を行い、前記第２の絶縁層の前記段部の位置を前記第１の絶縁層側に移動させる第４エッチング段階（Ｓ３ｅ）を含んでいることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記回路素子にはヘテロ接合バイポーラトランジスタが含まれ、該トランジスタの電極が前記配線部の導通対象であることを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
【請求項４】
前記第２の絶縁層がベンゾシクロブテンによって形成されていることを特徴とする請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記第１の絶縁層および第３の絶縁層が、酸化珪素、窒化珪素、酸化窒化珪素のいずれかによって形成されていることを特徴とする請求項１〜４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記第１エッチング段階および第３エッチング段階の前記異方性エッチングがフッ素系ガスを用いたエッチングであることを特徴とする請求項１〜５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記第２エッチング段階および第４エッチング段階の前記異方性の強いエッチングが酸素ガスを用いたエッチングであることを特徴とする請求項１〜６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記請求項１〜７のいずれかに記載の半導体装置の製造方法によって製造された半導体装置。
【請求項９】
表面に回路素子（１）が形成された基板（１０）と、
前記基板の表面を覆う絶縁膜（２０）と、
前記絶縁膜に対するエッチングにより形成され、前記回路素子の一部を露出させる孔（３０）と、
前記孔の内部と前記絶縁膜の表面に対する導電材の蒸着により形成され、前記絶縁膜の表面側から前記回路素子の一部までの間を導通させる配線部（３２）とを有する半導体装置において、
前記絶縁膜は、
前記基板の表面を覆う珪素系の第１の絶縁層（２１）と、
前記第１の絶縁層を覆い、その表面が平坦化された有機系の第２の絶縁層（２２）と、
前記第２の絶縁層を覆う珪素系の第３の絶縁層（２３）とにより構成され、
前記絶縁膜を貫通する前記孔は、前記基板側に向かって凸型で、且つ該凸型の段部（２９）が前記第２の絶縁層の中間部分に形成されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体を含む回路素子が形成された基板の表面を絶縁材で覆って平坦化し、その絶縁膜に対しエッチング処理を行って回路素子の一部を露出させる孔を形成し、その孔を埋めるように導電材を蒸着して、回路素子の一部に導通する配線部を形成する半導体装置の製造方法において、微小開口の孔の形成が容易で、配線部の接触不良を発生させず、また、電極等の再付着現象を生じさせないようにするための技術に関する。
【背景技術】
【０００２】
半導体装置の基板（ウエハ）上に形成される回路素子のうち、例えば、ヘテロ接合バイポーラトランジスタ（以下、ＨＢＴと記す）は、エミッタ、ベース、コレクタの各層と、それら各層の表面に形成された電極とからなるメサ構造を有している。
【０００３】
このようなメサ構造のＨＢＴの各電極には比較的大きな段差があり、ＨＢＴと同一基板上に形成される他の回路素子との間を直接配線しようとすると、上記段差に起因して配線の断線を招く。
【０００４】
これを解消するために、従来では、ＨＢＴ等の回路素子が形成されている基板の凹凸のある表面を、ベンゾシクロブテン（ＢＣＢ）やポリイミド等の低誘電率の有機材からなる絶縁膜で覆ってその表面全体を平坦化し、この絶縁膜にエッチング処理により孔を開けて回路素子の電極部等を露出させ、その孔の内部と絶縁膜の表面に金属等の導電材を蒸着して、絶縁膜の表面側から各回路素子の電極部に導通する配線部を形成している。
【０００５】
この孔は、有機系の絶縁膜に対して例えばフッ素系ガスによる異方性エッチングを行うことで得られるが、孔が深い場合（絶縁膜が厚い場合）、その孔の内部に蒸着する導電材と、絶縁膜表面の孔の周りに蒸着する導電材との間に隙間が生じやすく、断線が発生する。
【０００６】
これを解決する方法として、孔の形状として、電極側の開口が狭く絶縁膜表面側の開口が広いテーパー形状となるようにエッチングする技術が知られている。
【０００７】
図１０はその製造例を示すもので、始めに、図１０の（ａ）のように、回路素子１の電極１ａをＢＣＢ等の有機系の絶縁膜３で覆ってその表面全体を平坦化した後、その表面のうち、孔の形成予定部（レジスト穴４ａ）を除く領域をレジスト４により覆う。
【０００８】
次に、図１０の（ｂ）、（ｃ）のように、三フッ化メタン（ＣＨＦ３）と酸素（Ｏ２）の混合ガスを用いた等方性エッチング行い、絶縁膜３にテーパー状の孔３ａを形成した後、レジスト４を除去して、図１０の（ｄ）のように、導電材を蒸着して配線部６を形成する。
【０００９】
このようにテーパー状の孔３ａを形成することで、回路素子１の電極１ａ表面だけでなく、孔３ａの傾斜面にも導電材が蒸着されて、絶縁膜３の表面の孔３ａの周りの導電材との間の隙間が生じにくくなり、断線の発生を防ぐことができる。
【００１０】
なお、上記のように有機系の絶縁膜３にテーパー状の孔３ａを形成してから配線部５を形成する技術は、例えば次の特許文献１に開示されている。
【００１１】
【特許文献１】特開平６−２９１０９７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記のように等方性エッチングによって有機系の絶縁膜３にテーパー状の孔３ａを形成する方法では、エッチングレートが絶縁膜３と変わらないレジスト４も大きく後退して、目的の孔より大きな開口となってしまうため、微小開口の孔を近接して設けることができないという問題がある。
【００１３】
また、回路素子１の電極間に段差がある場合、絶縁膜３の表面から各電極の間に介在する絶縁膜３の厚さが異なるが、その膜厚が大きい部分に合わせてエッチング時間を設定すると、膜厚が小さい部分ではオーバーエッチングとなって、回路素子１の電極自体が再スパッタ等により孔３ａの側壁やレジスト４に再付着するという問題があった。
【００１４】
本発明は、これらの問題を解決し、微小開口の孔の形成が容易で、断線が発生しにくく、且つオーバーエッチングによる電極等の再付着現象を発生させない半導体装置の製造方法および半導体装置を提供することを目的としている。
【課題を解決するための手段】
【００１５】
前記目的を達成するために、本発明の請求項１の半導体装置の製造方法は、
半導体素子を含む回路素子（１）が形成されている基板（１０）の表面を絶縁膜で覆って平坦化する絶縁膜形成工程（Ｓ２）と、前記絶縁膜に対するエッチング処理で孔（３０）を形成し、前記回路素子の一部（１ａ）を露出させる孔形成工程（Ｓ３）と、前記絶縁膜の表面側から前記孔を埋めるように導電材（３１）を蒸着して、前記回路素子の一部に導通する配線部（３２）を形成する配線部形成工程（Ｓ４）とを含む半導体装置の製造方法において、
前記絶縁膜形成工程は、
前記基板の表面を珪素系の第１の絶縁層で覆う段階（Ｓ２ａ）と、
前記第１の絶縁層の表面を有機系の第２の絶縁層で覆って該表面全体を平坦化する段階（Ｓ２ｂ）と、
前記第２の絶縁層の表面を珪素系の第３の絶縁層で覆う段階（Ｓ２ｃ）とを含み、
前記孔形成工程は、
前記第３の絶縁層の表面に、前記孔の形成予定部を除く部分にレジスト（２４）を形成する段階（Ｓ３ａ）と、
前記レジストの表面側から異方性エッチング処理を行い、前記第３の絶縁層のうち前記レジストで覆われていない部分を除去して前記第２の絶縁層を露出させる第１エッチング段階（Ｓ３ｂ）と、
前記レジストの表面側から異方性の強いエッチング処理を行い、前記露出した前記第２の絶縁層を除去して前記第１の絶縁層を露出させるとともに、前記レジストを後退させる第２エッチング段階（Ｓ３ｃ）と、
前記レジストの表面側から異方性エッチング処理を行い、前記露出した前記第１の絶縁層を除去して前記回路素子の一部を露出させるととともに、前記第３の絶縁層のうち前記後退したレジストから露出している部分を除去し、さらに、前記第２の絶縁層に段部（２９）を形成し、前記基板側に向かって凸型の孔を形成する第３エッチング段階（Ｓ３ｄ）とを含んでいることを特徴としている。
【００１６】
また、本発明の請求項２の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法において、
前記孔形成工程は、
前記第３エッチング段階の後に異方性の強いエッチング処理を行い、前記第２の絶縁層の前記段部の位置を前記第１の絶縁層側に移動させる第４エッチング段階（Ｓ３ｅ）を含んでいることを特徴とする。
【００１７】
また、本発明の請求項３の半導体装置の製造方法は、請求項１または請求項２記載の半導体装置の製造方法において、
前記回路素子にはヘテロ接合バイポーラトランジスタが含まれ、該トランジスタの電極が前記配線部の導通対象であることを特徴とする。
【００１８】
また、本発明の請求項４の半導体装置の製造方法は、請求項１〜３のいずれかに記載の半導体装置の製造方法において、
前記第２の絶縁層がベンゾシクロブテンによって形成されていることを特徴とする。
【００１９】
また、本発明の請求項５の半導体装置の製造方法は、請求項１〜４のいずれかに記載の半導体装置の製造方法において、
前記第１の絶縁層および第３の絶縁層が、酸化珪素、窒化珪素、酸化窒化珪素のいずれかによって形成されていることを特徴とする。
【００２０】
また、本発明の請求項６の半導体装置の製造方法は、請求項１〜５のいずれかに記載の半導体装置の製造方法において、
前記第１エッチング段階および第３エッチング段階の前記異方性エッチングがフッ素系ガスを用いたエッチングであることを特徴とする。
【００２１】
また、本発明の請求項７の半導体装置の製造方法は、請求項１〜６のいずれかに記載の半導体装置の製造方法において、
前記第２エッチング段階および第４エッチング段階の前記異方性の強いエッチングが酸素ガスを用いたエッチングであることを特徴とする。
【００２２】
また、本発明の請求項８の半導体装置は、
前記請求項１〜７のいずれかに記載の半導体装置の製造方法によって製造されていることを特徴とする。
【００２３】
また、本発明の請求項９の半導体装置は、
表面に回路素子（１）が形成された基板（１０）と、
前記基板の表面を覆う絶縁膜（２０）と、
前記絶縁膜に対するエッチングにより形成され、前記回路素子の一部を露出させる孔（３０）と、
前記孔の内部と前記絶縁膜の表面に対する導電材の蒸着により形成され、前記絶縁膜の表面側から前記回路素子の一部までの間を導通させる配線部（３２）とを有する半導体装置において、
前記絶縁膜は、
前記基板の表面を覆う珪素系の第１の絶縁層（２１）と、
前記第１の絶縁層を覆い、その表面が平坦化された有機系の第２の絶縁層（２２）と、
前記第２の絶縁層を覆う珪素系の第３の絶縁層（２３）とにより構成され、
前記絶縁膜を貫通する前記孔は、前記基板側に向かって凸型で、且つ該凸型の段部（２９）が前記第２の絶縁層の中間部分に形成されていることを特徴とする。
【発明の効果】
【００２４】
上記のように、本発明の半導体装置の製造方法では、有機系の第２の絶縁層を珪素系の第１および第３の絶縁層で挟んで構成される絶縁膜に対して、異方性エッチングと異方性の強いエッチングを交互に行い、第２の絶縁層の中間部に段部を有し基板側に向かって凸型の孔を形成し、この孔に対して導電材を蒸着して配線部を形成している。
【００２５】
このため、孔の底に堆積する導電材と絶縁膜表面に堆積する導電材が段部に堆積する導電材を介して一体化されることになり、狭い開口で確実な導通を得ることができる。
【発明を実施するための最良の形態】
【００２６】
以下、図面に基づいて本発明の実施の形態を説明する。
図１は、本発明を適用した半導体装置の製造方法を示すフローチャートであり、図２〜図５は、製造過程中の半導体装置の局部的な断面図である。以下、図１のフローチャートと図２〜図５に基づいて本発明の実施形態を説明する。
【００２７】
先ず始めに、図２のように、ベースとなる基板１０（例えばＧａＡｓ基板）の上にＨＢＴ等を含む回路素子１を、その電極１ａを含めて形成する（Ｓ１）。
【００２８】
次に、絶縁膜形成工程Ｓ２に移行する。この絶縁膜形成工程では、図３の（ａ）のように、回路素子１の表面を、所定厚（例えば１５０ｎｍ）の珪素系の第１の絶縁層２１で覆う（Ｓ２ａ）。この珪素系の第１の絶縁層２１としては、酸化珪素（ＳｉＯ２）、窒化珪素（ＳｉＮ）、酸化窒化珪素（ＳｉＮｘＯｙ）のいずれかが使用できる。また、この処理は例えば周知のＣＶＤ法によって行う。
【００２９】
続いて、図３の（ｂ）のように、第１の絶縁層２１の表面に、前記したＢＣＢやポリイミド等の有機材を塗布し、遠心処理により表面を平坦化して、有機系の第２の絶縁層２２を形成する（Ｓ２ｂ）。ここで、第２の絶縁層２２の厚さは、電極１ａの表面を基準として例えば５００ｎｍとなるようにしている。
【００３０】
最後に、図３の（ｃ）のように、第２の絶縁層２２の表面を、第１の絶縁層２１と同様の処理により、所定厚（例えば２７５ｎｍ）の珪素系の第３の絶縁層２３で覆う（Ｓ２ｃ）。これにより、３層構造の絶縁膜２０が形成される。なお、第１の絶縁層２１および第３の絶縁層２３は、珪素系のものであれば多層構造であってもよい。
【００３１】
次に、孔形成工程Ｓ３に移行する。この孔形成工程では、始めに、図４の（ａ）に示しているように、第３の絶縁層２３の表面のうち、孔の形成予定部（レジスト穴２４ａから露出している部分）を除く領域にレジスト２４を形成する（Ｓ３ａ）。
【００３２】
続いて、フッ素系ガス（ＳＦ６）による異方性エッチングを厚み方向に行い、図４の（ｂ）のように、第３の絶縁層２３のうちレジスト穴２４ａから露出している部分を除去して、レジスト穴２４ａと連続する層穴２３ａを形成し、第２の絶縁層２２を露出させる（Ｓ３ｂ）。
【００３３】
さらに、酸素ガスによる異方性の強い反応性イオンエッチング処理（即ち、酸素プラズマエッチング処理）を行い、図４の（ｃ）のように、第２の絶縁層２２のうち、層穴２３ａから露出している部分を除去して、層穴２３ａと連続する層穴２２ａを形成し、第１の絶縁層２１を露出させる（Ｓ３ｃ）。なお、異方性の強いエッチングとは、等方性エッチングと異方性エッチングとの中間のエッチングで、厚さ方向へのエッチングの強さが、それと直交する方向へのエッチングの強さより大である。
【００３４】
よって、レジスト２４は、酸素ガスにより厚み方向だけでなく、斜め方向のイオン成分によってエッチングされて後退する。
【００３５】
また、酸素プラズマでは珪素系の絶縁層２１、２３はエッチングされないため、第２の絶縁層２２がエッチングされる際に、第３の絶縁層２３がエッチングマスクとして働くことになる。また、層穴の下部には斜め方向のイオン成分が達しにくいため、絶縁膜２２は後退しない。
【００３６】
したがって、第２の絶縁層２２の層穴２２ａの大きさは、第３の絶縁層２３の層穴２３ａの大きさと等しく、図４の（ａ）の状態におけるレジスト２４のレジスト穴２４ａから広がることはない。
【００３７】
さらに、第２の絶縁層２２がエッチアウトされても、第１の絶縁層２１がエッチングストッパ層として働くので、オーバーエッチングによる電極１ａの再付着を防止できる。
【００３８】
続いて、フッ素系ガスにより珪素系膜厚４００ｎｍ相当の異方性エッチング処理を行い、図４の（ｄ）のように、第１の絶縁層２１を除去して回路素子１の電極１ａの一部を露呈させる（Ｓ３ｄ）。
【００３９】
このエッチング処理は異方性であるので、第１の絶縁層２１の層穴２１ａの大きさは第２の絶縁層２２の層穴２２ａの下部の大きさと等しく、図４の（ａ）の状態におけるレジスト穴２４ａの大きさが維持される。
【００４０】
ただし、前処理でレジスト２４が後退した分だけ、第３の絶縁層２３の表面が露出しているので、この第３の絶縁層２３の層穴２３ａがレジスト穴２４ａと一致する位置まで広がる。
【００４１】
そして、この層穴２３ａが拡大した分、第２の絶縁層２２もエッチングされて、層穴２２ａの上部側が大きくなり、上から１００ｎｍの位置に段部２９が形成されることになる。
【００４２】
続いて、有機系膜厚１００ｎｍ相当の酸素ガスによる異方性エッチングを行って、図４の（ｅ）のように、第２の絶縁層２２の段部２９を上から２００ｎｍの深さに下げる（Ｓ３ｅ）。
【００４３】
このとき、レジスト２４は後退するが、珪素系の第３の絶縁層２３はエッチングされないので、第２の絶縁層２２のエッチングは深さ方向にのみ進行することになり、このエッチング時間を選ぶことにより、段部２９の深さを任意に設定できる。なお、第２の絶縁層２２が薄い場合には、この４番目のエッチング処理を省略することもできる。
【００４４】
このようにして、電極１ａの一部を露出させる基板側に向かって凸型の孔３０が形成された後、レジスト２４を除去して（Ｓ３ｆ）、配線部形成工程Ｓ４に移行する。
【００４５】
この配線部形成工程Ｓ４では、図５の（ａ）に示すように、第３の絶縁層２３の表面側から孔３０の中およびその周りに導電材３１を蒸着する（なお、蒸着マスク処理は省略している）。
【００４６】
ここで、孔３０の底部（即ち電極１ａの表面）に蒸着される導電材３１ａ、段部２９に蒸着される導電材３１ｂおよび第３の絶縁層２３の表面の蒸着される導電材３１ｃは、図５の（ｂ）のように、時間の経過とともに上方に堆積してその厚さが増加する。
【００４７】
そして、所定時間が経過すると、孔３０の底部上に堆積した導電材３１ａと段部２９の上に堆積した導電材３１ｂとが、互いの側方位置でオーバラップして確実に一体化し、同様に、段部２９の上に堆積した導電材３１ｂと第３の絶縁層２３の表面上に堆積した導電材３１ｃについても互いの側方位置でオーバラップして確実に一体化し、図５の（ｃ）のように、回路素子１の電極１ａと第３の絶縁層２３の表面との間が、孔３０の内周に沿って階段状に連続する導電材により接続されて、電極１ａに対して電気的に確実に導通する配線部３２が形成される。
【００４８】
このように、本発明の半導体装置の製造方法では、有機系の第２の絶縁層２２を珪素系の第１の絶縁層２１と第３の絶縁層２３で挟んで絶縁膜２０を形成し、その絶縁膜に対して、異方性エッチングと異方性の強いエッチングを交互に繰り返すことにより、第２の絶縁層２２部分に段部２９を有し、基板側に向かって凸型の孔３０を形成している。
【００４９】
このため、回路素子１の電極１ａと絶縁膜表面との間を接続する配線部として蒸着される導電材が、段部２９に堆積する導電材を介して一体化し、断線のない導通路を形成することができる。
【００５０】
また、エッチングによって形成される凸型の孔３０の下部側の開口の大きさは、初期のレジスト穴とほぼ等しく、また、上部側の開口の大きさは、レジスト２４の後退量が少なく且つ第３の絶縁層２３によるマスク作用により大きく広がらないので、微小な開口で狭い領域に断線のない多数の配線部を設けることができ、集積度の高い半導体装置にも適用できる。
【００５１】
上記例は、回路素子１の一つの電極１ａに対する動作であったが、段差のある複数の電極に配線を行う場合でも、上記処理工程がそのまま使用できる。
【００５２】
その一例として、図６に示すように、ＧａＡｓ等の基板１０上に回路素子１としてエミッタアップ型ＨＢＴが形成され、そのベース電極１ａ、エミッタ電極１ｂおよびコレクタ電極１ｃに対する配線を行う場合について説明する。
【００５３】
絶縁膜形成工程Ｓ２では、図７の（ａ）〜（ｃ）のように、回路素子１の表面を前記同様に珪素系の所定厚（例えば１５０ｎｍ）の第１の絶縁層２１で覆い、続いて、第１の絶縁層２１の表面を、前記したＢＣＢ等の有機系の第２の絶縁層２２で覆い、その表面全体を平坦化し、最後に、第２の絶縁層２２の表面を珪素系の所定厚（例えば２７５ｎｍ）の第３の絶縁層２３で覆う。
【００５４】
このとき、第２の絶縁層２２の厚さは各電極の高さによって異なるが、ここでは、最も低い位置のコレクタ電極１ｃに重なる部分の厚さが５００ｎｍとする。
【００５５】
孔形成工程Ｓ３では、始めに、図８の（ａ）に示しているように、第３の絶縁層２３の表面のうち、孔の形成予定部（レジスト穴２４ａ〜２４ｃ）を除く部分にレジスト２４を形成する（Ｓ３ａ）。
【００５６】
続いて、フッ素系ガス（ＳＦ６）による異方性エッチングを行い、図８の（ｂ）のように、第３の絶縁層２３のうちレジスト穴２４ａ〜２４ｃから露出している部分を除去し、各レジスト穴２４ａ〜２４ｃに連続する層穴２３ａ〜２３ｃを形成し、第２の絶縁層２２を露出させる（Ｓ３ｂ）。
【００５７】
さらに、酸素ガスによる異方性の強いエッチング処理を行い、図８の（ｃ）のように、第２の絶縁層２２のうち、層穴２３ａ〜２３ｃから露出している部分を除去し、層穴２３ａ〜２３ｃにそれぞれ連続する層穴２２ａ〜２２ｃを形成し、第１の絶縁層２１をそれぞれ露出させる（Ｓ３ｃ）。
【００５８】
このとき、前記同様にレジスト２４は第３の絶縁層２３に対して後退し、層穴２３ａ〜２３ｃが広がるが、酸素プラズマでは珪素系の絶縁層２１、２３はエッチングされないため、第２の絶縁層２２は、第３の絶縁層２３をエッチングマスクとしてエッチングされることになる。したがって、各層穴２２ａ〜２２ｃの大きさ図８の（ａ）の状態におけるレジスト穴２４ａ〜２４ｃの孔径から広がることはない。
【００５９】
さらに、第２の絶縁層２２に対するエッチングは、最初にエミッタ電極１ｂの上部が完了し、続いてベース電極１ａの上部が完了し、最後にコレクタ電極１ｃの上部が完了することになり、コレクタ電極１ｃの上部のエッチングが完了するまでに、エミッタ電極１ｂおよびコレク電極１ａの上部側はオーバーエッチングとなるが、その電極表面を覆っている第１の絶縁層２１がエッチングストッパ層として働くので、オーバーエッチングによる電極１ａ、１ｂの再付着を防止できる。また、同様にコレクタ電極１ｃの再付着も防止できる。
【００６０】
続いて、フッ素系ガスにより珪素系膜厚４００ｎｍ相当の異方性エッチング処理を行い、図８の（ｄ）のように、第１の絶縁層２１のうち、層穴２２ａ〜２２ｃから露出している部分を除去して、層穴２２ａ〜２２ｃと連続する層穴２１ａ〜２１ｃを形成し、回路素子１の各電極１ａ〜１ｃの一部をそれぞれ露出させる（Ｓ３ｄ）。
【００６１】
このエッチング処理は異方性であるので、第１の絶縁層２１の穴が第２の絶縁層２２の穴より広がることはなく、図８の（ａ）の状態におけるレジスト２４の各穴径が維持される。
【００６２】
一方、前処理で各レジスト穴２４ａ〜２４ｃが広がった分だけ、第３の絶縁層２３の表面が露出しているので、第３の絶縁層２３の各層穴２３ａ〜２３ｃがそれぞれレジスト穴２４ａ〜２４ｃと一致する位置まで広がる。そして、層穴２３ａ〜２３ｃが拡大した分、第２の絶縁層２２もエッチングされて、層穴２２ａ〜２２ｃの上部側が大きくなり、上から１００ｎｍの位置にそれぞれ段部２９ａ〜２９ｃが形成されることになる。
【００６３】
続いて、第２の絶縁層（有機系膜）厚１００ｎｍ相当の酸素ガスによる異方性の強いエッチングを行って、図８の（ｅ）のように、第２の絶縁層２２の段部２９ａ〜２９ｃを上から２００ｎｍの深さに下げる（Ｓ３ｅ）。
【００６４】
このとき、各レジスト穴２４ａ〜２４ｃは広がるが、珪素系の第３の絶縁層２３はエッチングされないので、第２の絶縁層２２に対するエッチングは深さ方向にのみ進行することになる。よって、このエッチング時間を選ぶことにより、段部２９ａ〜２９ｃの深さを任意に設定できる。また、前記同様に、第２の絶縁層２２が全体的に薄い場合（即ち、電極間の段差が小さいとき）には、この４番目のエッチング処理を省略することもできる。
【００６５】
また、この処理で、最も高い位置のエミッタ電極１ｂの上部側の第２の絶縁層２２は薄いためエッチングが下端まで進み段部２９ｂは無くなるが、第１の絶縁層２１がエッチングされずに残り、この第１の絶縁層２１が段部を形成することになる。
【００６６】
このようにして、各電極１ａ〜１ｃの一部を露呈させ、内部に段部を有する孔３０ａ〜３０ｃが形成された後、図８の（ｆ）のようにレジスト２４を除去して（Ｓ３ｆ）、配線部形成工程Ｓ４に移行する。
【００６７】
この配線部形成工程Ｓ４では、図８の（ｆ）の状態で、第３の絶縁層２３の表面側から各孔３０ａ〜３０ｃの中およびその周りに導電材を所定時間蒸着する（蒸着マスク処理は省略）。
【００６８】
この蒸着処理により、前記同様に、孔３０ａ、３０ｃの底部（即ち各電極１ａ、１ｃの表面）に堆積する導電材と、その段部２９ａ、２９ｃに堆積する導電材とは、互いの側方位置でオーバラップして確実に一体化し、同様に、段部２９ａ、２９ｃに堆積する導電材と、第３の絶縁層２３の表面の孔３０ａ、３０ｃの周りに堆積する導電材との間も互いの側方位置でオーバラップして確実に一体化する。
【００６９】
したがって、回路素子１のベース電極１ａ、コレクタ電極１ｃと、孔３０ａ、３０ｃの周りの導電材との間は、孔３０ａ、３０ｃの内周に沿って階段状に連続する導電材により接続されて、図９に示すように、電気的に確実に接続された階段状の配線部３２ａ、３２ｃが形成される。
【００７０】
また、孔３０ｂにおいて、回路素子１のエミッタ電極１ｂの表面に堆積する導電材と、第１の絶縁層２１の上に堆積する導電材とが、互いの側方位置でオーバラップして確実に一体化し、第１の絶縁層２１の上に堆積する導電材と、第３の絶縁層２３の表面の孔３０ｂの周りに堆積する導電材との間も互いの側方位置でオーバラップして確実に一体化する。
【００７１】
したがって、回路素子１のエミッタ電極１ｂと孔３０ｂの周りの導電材との間は、孔３０ｂの内周に沿って階段状に連続する導電材により接続されて、図９に示しているように、電気的に確実に接続された階段状の配線部３２ｂが形成される。
【００７２】
このように、段差のある複数の電極１ａ〜１ｃに対しても、確実に導通する配線部３２ａ〜３２ｃを形成することができ、また、開口が広がらないので各配線部３２ａ〜３２ｃを近接して設けることができる。
【００７３】
上記方法により構成された半導体装置は、配線部が確実に回路素子に接続されているので信頼性が高く、また、孔の開口が小さくて済むので、高い集積度で構成することができる。
【００７４】
なお、図９のように形成された半導体装置の各配線部３２ａ〜３２ｃは、例えば外部接続用端子（図示せず）に配線され、樹脂モールドされてＨＢＴ素子となる。また、ＨＢＴ以外にダイオード、抵抗、コンデンサ等の回路素子が形成されている半導体素子についても上記同様の処理により、各回路素子に対して確実に導通する配線部を形成することができる。
【図面の簡単な説明】
【００７５】
【図１】本発明の実施形態の処理手順を示すフローチャート
【図２】本発明の実施形態の工程を説明するための断面図
【図３】本発明の実施形態の工程を説明するための断面図
【図４】本発明の実施形態の工程を説明するための断面図
【図５】本発明の実施形態の工程を説明するための断面図
【図６】本発明の実施形態の工程を説明するための断面図
【図７】本発明の実施形態の工程を説明するための断面図
【図８】本発明の実施形態の工程を説明するための断面図
【図９】本発明の実施形態の工程を説明するための断面図
【図１０】従来方法の工程を説明するための断面図
【符号の説明】
【００７６】
１……回路素子、１ａ〜１ｃ……電極、１０……基板、２０……絶縁膜、２１……第１の絶縁層、２１ａ〜２１ｃ……層穴、２２……第２の絶縁層、２２ａ〜２２ｃ……層穴、２３……第３の絶縁層、２３ａ〜２３ｃ……層穴、２４……レジスト、２４ａ〜２４ｃ……レジスト穴、２９、２９ａ〜２９ｃ……段部、３０、３０ａ〜３０ｃ……孔、３１、３１ａ〜３１ｃ……導電材、３２、３２ａ〜３２ｃ……配線部
【図１】
2006156768.tif 000003
【図２】
2006156768.tif 000004
【図３】
2006156768.tif 000005
【図４】
2006156768.tif 000006
【図５】
2006156768.tif 000007
【図６】
2006156768.tif 000008
【図７】
2006156768.tif 000009
【図８】
2006156768.tif 000010
【図９】
2006156768.tif 000011
【図１０】
2006156768.tif 000012