(57)【要約】【課題】  半導体基板の上に設置された半導体素子に対して、アルミ配線層を設けるだけでは、インピーダンスが大きくなってしまうので、所定のスペックを満たせない場合があった。【解決手段】  半導体基板は、複数のトランジスタＴｒを面上に設置する。複数のトランジスタＴｒをふたつのグループに分割したときに、第１グループに属するトランジスタＴｒが、半導体基板を形成する第１辺の側に設置されつつ、第２グループに属するトランジスタＴｒが、半導体基板のうち、第１辺に対向した第２辺の側に設置される。第１グループに属するトランジスタＴｒには、第１辺側の外部から配線されたワイヤを接続可能なパッドが設けられ、第２グループに属するトランジスタＴｒには、第２の辺側の外部から配線されたワイヤを接続可能なパッドが設けられている。【選択図】  図１
2006140171.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面に形成されつつ、所定の信号を出力する複数の出力回路であって、かつパワー用あるいはドライバ用の複数の出力回路と、
前記複数の出力回路による信号の出力を制御する制御回路とを備え、
前記複数の出力回路は、前記半導体基板を構成する辺のうちの対向する２辺付近に離れて形成されているとともに、略対称な配置に形成されており、
前記制御回路は、前記半導体基板の表面において、対向する２辺付近に離れて形成された複数の出力回路の間に位置するように形成されていることを特徴とする半導体集積回路。
【請求項２】
前記複数の出力回路のそれぞれは、複数のトランジスタによって構成されており、
本半導体集積回路はさらに、前記複数のトランジスタのそれぞれに備えられた複数種類の端子のうち、複数のトランジスタ間において互いに共通する端子を接続する第１の配線層と、
前記第１の配線層のうちの少なくともひとつの共通端子を接続する配線の上方に形成され、かつ前記第１の配線層に接続された第２の配線層とを備えることを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記第１の配線層および前記第２の配線層とスルーホールを介して接続されるパッドをさらに備え、
前記パッドは、前記対向する２辺の外側に向かうようにワイヤを接続することを特徴とする請求項２に記載の半導体集積回路。
【請求項４】
前記複数の出力回路は、４つのトランジスタを一組として構成されるブリッジ回路を複数含み、それら複数のブリッジ回路が、前記対向する２辺に沿って配置されていることを特徴とする請求項１から３のいずれかに記載の半導体集積回路。
【請求項５】
前記第２の配線層は、金配線であることを特徴とする請求項２または３に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に関し、特に半導体素子に重なるように配線を形成する半導体集積回路に関する。
【背景技術】
【０００２】
Ｈブリッジ回路は、一般的に４個の出力トランジスタによって構成される。このようなＨブリッジ回路が半導体集積回路に集積される場合、半導体基板中に４つの出力トランジスタを形成する。さらに、出力トランジスタの上に絶縁層を設け、絶縁層の上にアルミ配線層を設ける。また、出力トランジスタに備えられたパッド電極は、電源電位やグランド電位などの所定の信号に接続される。（例えば、特許文献１参照。）。
【特許文献１】特開平５−２３５０８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
４個の出力トランジスタを一組としたＨブリッジ回路は、ひとつのモータを制御したり、ひとつの周波数の信号を検出したりするので、１ｃｈ（チャネル）のＨブリッジ回路といえる。さらに、車載用のスマートキーレスアンテナのように、複数の周波数の信号を検出する場合には、複数ｃｈに対応したＨブリッジ回路が必要とされる。そのような場合に、複数ｃｈに対応したＨブリッジ回路がひとつの半導体集積回路に形成されていれば、車載が容易になり、好ましい。しかし、半導体基板の上に形成された出力トランジスタに対して、アルミ配線層を設けるだけでは、インピーダンスが大きくなってしまうので、所定のスペックを満たせなくなり、その結果、半導体集積回路の動作が不安定になる可能性がある。また、Ｈブリッジ回路がひとつの半導体集積回路に形成される場合、半導体集積回路のうちの所定の部分に、回路によって発生された熱が集中してしまい、半導体集積回路の動作が不安定になる可能性がある。
【０００４】
本発明はこうした状況に鑑みてなされたものであり、その目的は、複数の出力トランジスタを設置した場合であっても、安定した動作の半導体集積回路を提供することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明のある態様の半導体集積回路は、半導体基板の表面に形成されつつ、所定の信号を出力する複数の出力回路であって、かつパワー用あるいはドライバ用の複数の出力回路と、複数の出力回路による信号の出力を制御する制御回路とを備える。複数の出力回路は、半導体基板を構成する辺のうちの対向する２辺付近に離れて形成されているとともに、略対称な配置に形成されており、制御回路は、半導体基板の表面において、対向する２辺付近に離れて形成された複数の出力回路の間に位置するように形成されている。
【０００６】
「略対称」とは、線対称や点対称を含み、厳密に対称になっている必要はなく、対応する部分が分かる程度に対称になっていればよい。
この態様によると、半導体基板のうちの対向する２辺付近に、複数の出力回路を離して配置させるので、半導体基板の全体に熱が分散し、その結果、半導体基板の一部分での熱集中を低減できるので、安定した動作の半導体集積回路を提供できる。
【０００７】
複数の出力回路のそれぞれは、複数のトランジスタによって構成されており、本半導体集積回路はさらに、複数のトランジスタのそれぞれに備えられた複数種類の端子のうち、複数のトランジスタ間において互いに共通する端子を接続する第１の配線層と、第１の配線層のうちの少なくともひとつの共通端子を接続する配線の上方に形成され、かつ第１の配線層に接続された第２の配線層とを備えてもよい。この場合、第１の配線層と、第２の配線層を重ねるので、インピーダンスを小さくできる。
【０００８】
第１の配線層および第２の配線層とスルーホールを介して接続されるパッドをさらに備えてもよい。パッドは、対向する２辺の外側に向かうようにワイヤを接続してもよい。この場合、ワイヤが接続された位置からそれぞれのトランジスタまでの距離の差が小さくなるので、インピーダンスのばらつきを小さくできる。
【０００９】
複数の出力回路は、４つのトランジスタを一組として構成されるブリッジ回路を複数含み、それら複数のブリッジ回路が、対向する２辺に沿って配置されていてもよい。この場合、ブリッジ回路に適用できる。また、第２の配線層は、金配線であってもよい。
【発明の効果】
【００１０】
本発明によれば、複数の出力トランジスタを設置した場合であっても、安定した動作の半導体集積回路を提供できる。
【発明を実施するための最良の形態】
【００１１】
本発明を具体的に説明する前に、概要を述べる。本発明の実施例は、複数のＨブリッジ回路を実装した半導体集積回路に関する。半導体集積回路に複数のＨブリッジ回路を集積する場合、複数のＨブリッジが局所的に集中して配置されると、熱集中によって半導体集積回路の動作が不安定になるおそれがある。また、複数のＨブリッジ回路を集積する場合、アルミニウム配線（以下、「アルミ配線」という）だけではインピーダンスが大きく、所定の仕様に規定された条件を満たせない。さらに、ボンディングワイヤの長さに制限がある場合、トランジスタに電源電圧とグランド電位を直接印加できないので、印加するための配線を半導体集積回路内に設ける必要がある。その際に、Ｈブリッジ回路の数が多くなれば、配線の短いトランジスタと配線の長いトランジスタが存在し、それらの間でインピーダンスのばらつきが生じる。さらに、Ｈブリッジ回路において、回路全体のインピーダンスは、インピーダンスの大きいトランジスタの影響を受けるので、前述の場合においても、回路全体のインピーダンスが大きくなる。さらに、Ｈブリッジ回路の数が多くなれば、半導体集積回路のレイアウトが複雑になる。
【００１２】
ここでは、Ｈブリッジ回路を制御するための制御回路を半導体基板の中央部分に配置し、半導体基板のうちで制御回路を挟んだ両側の部分（以下、一方を「第１領域」といい、他方を「第２領域」という）にＨブリッジ回路をふたつずつ配置して、４つのＨブリッジ回路を設けるものとする。すなわち、半導体基板が長方形の形状を有していれば、長方形の長辺の両端部分に位置する第１領域と第２領域に、Ｈブリッジ回路をそれぞれ設ける。その結果、４つのＨブリッジ回路が半導体基板全体に分散されて配置されるので、熱集中を低減できる。また、ひとつの領域あたりのＨブリッジ回路の数が少なくなるので、トランジスタに対する配線の長さの差が小さくなって、インピーダンスのばらつきが小さくなる。また、レイアウトも簡潔になる。さらに、本実施例に係る半導体集積回路は、アルミ配線の上に少なくとも一部が重なるように、別の層にて金配線を設ける。金のインピーダンスは、アルミのインピーダンスよりも小さいので、配線層の増加を抑えつつ、全体のインピーダンスを小さくできる。また、金配線のレイアウトは、アルミ配線のレイアウトと異なるように設計できるので、ここでは、ボンディングワイヤの長さを短くするように、金配線のレイアウトを設計する。
【００１３】
図１（ａ）−（ｃ）は、本発明の実施例に係る半導体集積回路２００の製造工程途中での平面図である。具体的にいえば、半導体集積回路２００は、複数の配線層を有しており、図１（ａ）−（ｃ）では、各配線層における平面図を示した。これらは、図１（ａ）から（ｃ）の順に、上方になるように配置されているが、このような上下の関係は、便宜的なものであり、例えば上下の関係を反対にしてもよい。図１（ａ）は、第１のアルミ配線層の平面図を示す。半導体集積回路２００は、トランジスタＴｒ１からトランジスタＴｒ１６、制御回路１０、パッド２０からパッド１０２を含む。なお、各図において、トランジスタＴｒ１からトランジスタＴｒ１６を形成するための微細な配線は、省略しており、領域のみを示している。
【００１４】
トランジスタＴｒ１からＴｒ４、トランジスタＴｒ５からＴｒ８、トランジスタＴｒ９からトランジスタＴｒ１２、トランジスタＴｒ１３からＴｒ１６は、４つのトランジスタをそれぞれ一組にしてＨブリッジ回路を構成している。すなわち、半導体集積回路２００は、４つのＨブリッジ回路を含み、これらを前から順に、第１Ｈブリッジ回路、第２Ｈブリッジ回路、第３Ｈブリッジ回路、第４Ｈブリッジ回路というものとする。トランジスタＴｒ１からトランジスタＴｒ１６は、図示しない半導体基板の表面に形成されている。また、トランジスタＴｒ１からトランジスタＴｒ１６は、所定の信号を出力する。さらに、制御回路１０は、トランジスタＴｒ１からトランジスタＴｒ１６による信号の出力を制御する。
【００１５】
ここで、半導体集積回路２００は図示のごとく長方形の形状を有しているが、その長辺の両端に直交したふたつの短辺、すなわち第１Ｈブリッジ回路、第２Ｈブリッジ回路の端部が接するように沿った辺と、第３Ｈブリッジ回路、第４Ｈブリッジ回路の端部が接するように沿った辺をそれぞれを第１辺、第２辺とする。このように第１辺と第２辺は、対向した位置関係にある。さらに、第１辺の側において、第１Ｈブリッジ回路と第２Ｈブリッジ回路が設置された領域が第１領域であり、第２辺の側において、第３Ｈブリッジ回路と第４Ｈブリッジ回路が設置された領域が第２領域である。また、第１領域と第２領域に設置されたＨブリッジ回路あるいはトランジスタをそれぞれ第１グループあるいは第２グループとしてもよい。また、トランジスタＴｒ１からトランジスタＴｒ１６には、パッド２０からパッド１０２が設けられている。パッド２０からパッド１０２は、所定の信号に対して割り当てられているが、その詳細は後述する。このように、第１グループと第２グループは、半導体基板を構成すべき辺のうちの対向する２辺付近に離れて形成されているとともに、制御回路１０を中心にして略対称な配置に形成されている。ここで、「略対象」は、トランジスタＴｒ１からトランジスタＴｒ１６が対象に配置されているものの、パッド２０からパッド１０２が対象に配置されていない構成に対応する。
【００１６】
図２は、半導体集積回路２００の等価回路図である。図は、ひとつのＨブリッジ回路に対応しており、ここでは第１Ｈブリッジ回路について説明する。第１Ｈブリッジ回路は、前述のごとく、トランジスタＴｒ１からトランジスタＴｒ４によって構成されている。これらは、ＰＭＯＳ（Ｐｏｓｉｔｉｖｅ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）あるいはＮＭＯＳ（Ｎｅｇａｔｉｖｅ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタに対応する。また、パッド５２が電源電圧に接続され、パッド２０がグランド電位に接続されており、パッド５２とパッド２０は、トランジスタＴｒ１からトランジスタＴｒ４のソース端子あるいはドレイン端子に接続されている。さらに、トランジスタＴｒ１からトランジスタＴｒ４のゲート端子は、制御回路１０に接続されている。制御回路１０は、トランジスタＴｒ１からトランジスタＴｒ４の動作を制御する。
【００１７】
トランジスタＴｒ１からトランジスタＴｒ４のソース端子あるいはドレイン端子のうち、パッド５２とパッド２０に接続されていない端子は、パッド３２またはパッド３４に接続されている。パッド３２とパッド３４は、図２に示されるように、モータＭに接続されている。第１Ｈブリッジ回路は、モータＭに対して、モータドライバとして機能する。そのため、トランジスタＴｒ１からトランジスタＴｒ４はドライバ用のトランジスタといえる。このような構成において、パッド３２とパッド３４間のモータＭを含む信号線のインピーダンスは、後述の第２のアルミ配線層と金配線層の影響を受ける。
【００１８】
図１（ａ）に戻る。制御回路１０は、図２での説明のごとく、トランジスタＴｒ１からトランジスタＴｒ１６のゲート端子に対して、所定の電圧を印加する。制御回路１０は、半導体集積回路２００の中央部分、すなわち第１領域と第２領域の間に位置するように形成される。これは、第１グループと第２グループの間に設けられることと等価である。
【００１９】
図１（ｂ）は、第１のアルミ配線層の上方に形成された第２のアルミ配線層の平面図を示す。アルミ配線１１０からアルミ配線１３２は、トランジスタＴｒ１からトランジスタＴｒ１６の上に重なるように形成されている。第１領域において、アルミ配線１１０は、トランジスタＴｒ１、Ｔｒ３、Ｔｒ５、Ｔｒ７の上に重ねられ、各トランジスタの端子をＧＮＤまたはＶＤＤに接続している。アルミ配線１１２は、トランジスタＴｒ１、Ｔｒ２の上に重ねられ、アルミ配線１１４は、トランジスタＴｒ３、Ｔｒ４の上に重ねられ、アルミ配線１１６は、トランジスタＴｒ５、Ｔｒ６の上に重ねられ、アルミ配線１１８は、トランジスタＴｒ７、Ｔｒ８の上に重ねられ、各トランジスタの出力端子が接続されている。アルミ配線１２０は、トランジスタＴｒ２、Ｔｒ４、Ｔｒ６、Ｔｒ８の上に重ねられ、各トランジスタのＶＤＤまたはＧＮＤに接続されている。さらに、トランジスタＴｒ１からトランジスタＴｒ８のそれぞれには、複数種類の端子が備えられており、アルミ配線１１０からアルミ配線１２０は、トランジスタＴｒ１からトランジスタＴｒ８のそれぞれに備えられた複数種類の端子のうち、互いに共通する端子を接続する。ここで、複数種類とは、例えば、ドレイン、ゲート、ソースを示す。その際、第２のアルミ配線層は、第１のアルミ配線層と図示しないスルーホールを介して接続される。また、アルミ配線１１０からアルミ配線１２０は、パッドにも接続されている。その結果、パッドは、トランジスタに設けられた複数種類の端子のうちのいずれかに対応する。なお、スルーホールは、ビアホール（貫通孔）ともよばれる。ここでは、説明の明瞭化のために、図１（ａ）における電源パッドを第２のアルミ配線層に投影させて表示し、対応するものには同一の符号を付与する。また、これに関しては、後述の図１（ｃ）についても同様である。
【００２０】
第２領域において、アルミ配線１２２は、トランジスタＴｒ９、Ｔｒ１１、Ｔｒ１３、Ｔｒ１５の上に重ねられ、各トランジスタのＶＤＤまたはＧＮＤに接続されている。アルミ配線１２４は、トランジスタＴｒ９、Ｔｒ１０の上に重ねられ、アルミ配線１２６は、トランジスタＴｒ１１、Ｔｒ１２の上に重ねられ、アルミ配線１２８は、トランジスタＴｒ１３、Ｔｒ１４の上に重ねられ、アルミ配線１３０は、トランジスタＴｒ１５、Ｔｒ１６の上に重ねられ、各トランジスタの出力端子が接続されている。アルミ配線１３２は、トランジスタＴｒ１０、Ｔｒ１２、Ｔｒ１４、Ｔｒ１６の上に重ねられ、各トランジスタの端子をＧＮＤまたはＶＤＤに接続している。さらに、トランジスタＴｒ９からトランジスタＴｒ１６のそれぞれには、複数種類の端子が備えられており、アルミ配線１２２からアルミ配線１３２は、トランジスタＴｒ９からトランジスタＴｒ１６のそれぞれに備えられた複数種類の端子のうち、互いに共通する端子を接続する。また、アルミ配線１２２からアルミ配線１３２は、パッドにも接続されている。その結果、パッドは、トランジスタに設けられた複数種類の端子のうちのいずれかに対応する。
【００２１】
第１領域において、アルミ配線１１０は、パッド２０、２２、２４、２６、２８、３０を接続し、アルミ配線１１２は、パッド３２、３４を接続し、アルミ配線１１４は、パッド３６、３８を接続し、アルミ配線１１６は、パッド４４、４６を接続し、アルミ配線１１８は、パッド４８、５０を接続し、アルミ配線１２０は、パッド５２、５４、５６、５８、６０を接続する。ここで、アルミ配線１１０に接続されたそれぞれのパッドは、グランド電位に割り当てられており、アルミ配線１１２からアルミ配線１１８に接続されたそれぞれの電源パッドは、入出力される信号に割り当てられており、アルミ配線１２０に接続されたそれぞれの電源パッドは、電源電圧に割り当てられている。入出力される信号とは、図２でのモータＭとの間で入出力される信号に対応する。
【００２２】
第２領域において、アルミ配線１２２は、パッド６２、６４、６６、６８、７０を接続し、アルミ配線１２４は、パッド７２、７４を接続し、アルミ配線１２６は、パッド７６、７８を接続し、アルミ配線１２８は、パッド８４、８６を接続し、アルミ配線１３０は、パッド８８、９０を接続し、アルミ配線１３２は、パッド９２、９４、９６、９８、１００、１０２を接続する。ここで、アルミ配線１２２に接続されたそれぞれのパッドは、電源電圧に割り当てられており、アルミ配線１２４からアルミ配線１３０に接続されたそれぞれの電源パッドは、入出力される信号に割り当てられており、アルミ配線１３２に接続されたそれぞれの電源パッドは、グランド電位に割り当てられている。なお、パッド４０、４２、８０、８２の上には、アルミ配線が設けられていない。
【００２３】
図１（ｃ）は、半導体集積回路２００を形成した後に、第２のアルミ配線層上の絶縁層の上方に設けられた金配線層の平面図を示す。金配線層は、第２のアルミ配線層よりもインピーダンスが低いという特性を有する。ここで、図１（ｃ）では、図１（ａ）と（ｂ）に図示した電源パッドのうち、金配線層の上側の面において、ボンディングワイヤとつながる電源パッドを示した。また、金配線層と第２のアルミ配線層は、図示しないスルーホールによって接続されている。第１領域において、金配線１４０は、パッド２４とパッド２６によりボンディングワイヤを行うようになっている。金配線１４２は、パッド４０とパッド４２によりボンディングワイヤを行うようになっている。
【００２４】
第２領域において、金配線１４４は、パッド８０とパッド８２によりボンディングワイヤを行うようになっている。金配線１４６は、パッド９４とパッド９６によりボンディングワイヤを行うようになっている。このように、図１（ａ）のトランジスタＴｒ１からトランジスタＴｒ１６にそれぞれ設けられたパッド２０からパッド１０２は、図１（ｂ）と（ｃ）に示されたような第２のアルミ配線層と金配線層を介して、ボンディングワイヤを行うように構成されている。また、トランジスタＴｒ１からトランジスタＴｒ１６を第１領域と第２領域に分けて配置するので、それぞれの領域においてワイヤをボンディングする位置、例えば、所定のパッドからトランジスタまでの距離が、第１領域と第２領域に分けない場合の距離よりも、小さくなる。すなわち、第１領域と第２領域に分けない場合には、第２領域が第１領域に接するように配置されるので、前述のごとく、所定のパッドからトランジスタまでの距離が長くなってしまう。その結果、本実施例によれば、図２において説明したようなインピーダンスに対して、ばらつきが小さくなる。
【００２５】
なお、第１領域に属するトランジスタＴｒ１からトランジスタＴｒ８に設けられたパッド２４、パッド２６、パッド３２からパッド５０は、第１辺の側の外部から配線されたワイヤによりボンディングされ、第２領域に属するトランジスタＴｒ９からトランジスタＴｒ１６に設けられたパッド７２からパッド９０、パッド９４、パッド９６は、第２辺の側の外部から配線されたワイヤによりボンディングされる。すなわち、パッドは、対向する２辺の外側に向かうようにワイヤを接続する。ここで、金配線１４０と金配線１４６が、グランド電位に割り当てられており、金配線１４２と金配線１４４が電源電位に割り当てられている。また、入出力される信号に割り当てられたパッド３２等は、金配線によって接続されていない。
【００２６】
第１のアルミ配線層での第１領域に設けられた複数の配線のうち、第１辺から遠い位置に形成されたアルミ配線１２０が、金配線層において対応する金配線１４２に接続されているが、金配線１４２の少なくとも一部がアルミ配線１２０よりも第１辺に近づくよう形成されている。すなわち、図１（ｃ）に示したように、金配線１４２は、パッド３８とパッド４０に対応した部分が第１辺に近づくような形状になっている。図１（ａ）において、第１辺からの距離が等しいパッド５２からパッド６０（以下、「第１パッド群」という）と、第１辺からの距離が第１パッド群と異なっているが、互いに第１辺からの距離が等しいパッド４０、パッド４２（以下、「第２パッド群」という）が金配線層において接続されるように、金配線１４２は形成されている。前述のごとく、第１領域において、ボンディングワイヤは第１辺の側から配線されるが、金配線１４２が第１辺に近づくことによって、ボンディングワイヤの長さを短くできる。
【００２７】
第１のアルミ配線層での第２領域に設けられた複数の配線のうち、第２辺から遠い位置に形成されたアルミ配線１２２が、金配線層において対応する金配線１４４に接続されているが、金配線１４４の少なくとも一部がアルミ配線１２２よりも第２辺に近づくよう形成されている。すなわち、図１（ｃ）に示したように、金配線１４４は、パッド８０とパッド８２に対応した部分が第２辺に近づくような形状になっている。また、パッド６２からパッド７０が前述の第１パッド群に対応し、パッド８０とパッド８２が前述の第２パッド群に対応する。
【００２８】
図３は、半導体集積回路２００の模式的な断面図である。図３は、図１（ａ）−（ｃ）でのＡ−Ａ’における断面である。半導体基板１７０には、ドレインＤとソースＳが形成されている。ドレインＤは、スルーホール１７４を介して、第１のアルミ配線層１７２に接続されている。なお、図１（ａ）において、第１のアルミ配線層１７２は、トランジスタＴｒ１３と示されている。また、半導体基板１７０と第１のアルミ配線層１７２の間に、ゲートＧが形成されている。第１のアルミ配線層１７２の上方には、絶縁層１６０が形成されている。アルミ配線１２８は、第１のアルミ配線層１７２の上方に形成され、ソースＳと接続されている。さらにその上に、金配線１４４が形成されており、金配線１４４は、パッド８０およびスルーホール１７４を介して、第１のアルミ配線層１７２に接続されている。第１のアルミ配線層１７２には、パッド８０が設けられ、パッド８０においてワイヤがボンディングされている。なお、スルーホール１７４は省略してもよい。
【００２９】
図４は、半導体集積回路２００の出力トランジスタの一部の平面図である。図４は、図１（ａ）−（ｃ）において、Ａ−Ａ’と示した部分の周辺における平面図であり、図３のゲートＧ、ドレインＤ、ソースＳをひとつの平面上に示す。図の上から下に、ドレインＤとソースＳが交互に形成されている。また、ドレインＤとソースＳの間に、ゲートＧが配置されている。ここでは、一部分のみを示したが、図示された構成が繰り返されている。各ソースＳは、スルーホールを介して、第２のアルミ配線層につながっている。
【００３０】
図５（ａ）−（ｂ）は、半導体集積回路２００におけるワイヤボンディングを示す図である。図５（ａ）は、本実施例における半導体集積回路２００を示す。ここで、図を明瞭にするために、第１領域のトランジスタをトランジスタＴｒ２０と総称し、第２領域のトランジスタをトランジスタＴｒ２２と総称する。また、トランジスタＴｒ２０には、パッド５０が配置され、トランジスタＴｒ２２には、パッド５２が配置されている。ここで、図５（ａ）には、図１（ａ）−（ｃ）に示された第１のアルミ配線層から金配線層のうち、第１のアルミ配線層を示し、さらに、ワイヤボンディングでの効果を説明するために、パッドも示した。図５（ａ）では、半導体集積回路２００を構成する辺のうち、互いに対向する第１辺と第２辺の方向にボンディングされたワイヤ１５４等が配線されている。すなわち、トランジスタＴｒ２０については、第１辺の方向にワイヤ１５４が配線され、トランジスタＴｒ２２については、第２辺の方向にワイヤが配線されている。
【００３１】
図５（ｂ）は、本実施例と異なり、複数のトランジスタを連続的に配置した場合を示す。なお、図５（ｂ）のうち、図５（ａ）と対応する構成要素に対しては、図５（ａ）と同一の符号を使用する。図示のごとく、トランジスタＴｒ２０とトランジスタＴｒ２２が接しながら配置されている。そのため、トランジスタＴｒ２０とトランジスタＴｒ２２の両者とも、第１辺の方向にワイヤが配線されている。このように、図５（ａ）によれば、図５（ｂ）に比べて、ワイヤの配線が簡易になる。また、ワイヤの長さを均等にできる。また、トランジスタＴｒ２０とトランジスタＴｒ２２が分離されるので、熱集中も低減できる。
【００３２】
なお、本発明と実施例に係る構成の対応を例示する。「複数の出力回路」は、Ｈブリッジ回路に対応する。これは、例えば、トランジスタＴｒ１からトランジスタＴｒ４に相当する。「制御回路」は、制御回路１０に対応する。「複数のトランジスタ」は、トランジスタＴｒ１からトランジスタＴｒ１６に対応する。「第１の配線層」は、アルミ配線１１０からアルミ配線１３２に対応する。「第２の配線層」は、金配線１４０から金配線１４６に対応する。「パッド」は、パッド２０からパッド１０２に対応する。
【００３３】
本発明の実施例によれば、第１辺と第２辺の付近に、複数のＨブリッジ回路を離して配置させるので、半導体基板の全体に熱が分散する。また、熱が分散する結果、半導体基板の一部分での熱集中を低減できるので、安定した動作の半導体集積回路を提供できる。
また、第２のアルミ配線層と、金配線層を重ねるので、インピーダンスを小さくできる。また、ワイヤが接続された位置からそれぞれのトランジスタまでの距離の差が小さくなるので、インピーダンスのばらつきを小さくできる。また、複数のトランジスタを第１領域と第２領域に分けて配置するので、ひとつの領域に配置されたトランジスタ数が少なくなり、複数のトランジスタを半導体基板上に容易にレイアウトできる。また、Ｈブリッジ回路の構成において、全体のインピーダンスはインピーダンスの大きい部分に影響されるので、インピーダンスのばらつきを小さくすることによって、全体のインピーダンスを小さくできる。
【００３４】
また、電流量を増加できる。また、金配線層が、第１辺あるいは第２辺からの距離が小さくなるように、ワイヤをボンディングする位置を形成するので、ボンディングワイヤの長さを短くできる。また、それによってレイアウトが容易になる。また、Ｈブリッジ回路に適用できる。また、複数のＨブリッジ回路を備えた半導体集積回路を実現できるので、例えば、これを車載する際の工程を少なくできる。また、工程を少なくするので、コストを低減できる。
【００３５】
以上、本発明を実施例をもとに説明した。この実施例は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００３６】
本発明の実施例において、トランジスタＴｒ１からトランジスタＴｒ１６は、４つのトランジスタを一組にして構成されたＨブリッジ回路を複数含むものとして説明した。しかしながらこれに限らず例えば、トランジスタＴｒ１からトランジスタＴｒ１６は、Ｈブリッジ回路を形成しなくてもよい。本変形例によれば、さまざまな回路構成に本発明を適用できる。つまり、複数の大電流出力のトランジスタが設置されていればよい。
【００３７】
本発明の実施例において、トランジスタの数を１６とした。しかしながらこれに限らず例えば、１６以上であるような、他のトランジスタの数であってもよい。また、本発明の実施例において、第１のアルミ配線層の上に、第２のアルミ配線層と金配線層を設置した。しかしながらこれに限らず例えば、銅などを使用してもよい。本変形例によれば、さまざまな回路構成に本発明を適用できる。つまり、複数の大電流出力のトランジスタが設置されていればよい。
【００３８】
本発明の実施例において、Ｈブリッジ回路にモータＭを接続している。しかしながらこれに限らず例えば、Ｈブリッジ回路にインダクタンスＬとキャパシタＣを接続してもよい。その場合、Ｈブリッジ回路は、インダクタンスＬとキャパシタＣによって共振回路を構成し、インダクタンスＬとキャパシタＣによって特定される共振周波数の信号を抽出する機能を有する。さらに、第１Ｈブリッジ回路から第４Ｈブリッジ回路にそれぞれ接続されたインダクタンスＬとキャパシタＣの値を変えることによって、第１Ｈブリッジ回路から第４Ｈブリッジ回路の共振周波数を別の値に設定できる。本変形例によれば、様々な回路に本発明を適用できる。すなわち、半導体集積回路２００に複数のＨブリッジが形成されていればよい。
【００３９】
実施例に記載された発明の特徴は、次の項目によって規定されてもよい。
（項目１）
複数の半導体素子と、
複数の半導体素子を面上に設置する半導体基板とを備え、
複数の半導体素子をふたつのグループに分割したときに、第１グループに属する半導体素子が、半導体基板を形成する第１の辺の側に設置されつつ、第２グループに属する半導体素子が、半導体基板のうち、第１の辺に対向した第２の辺の側に設置されており、
第１グループに属する半導体素子には、第１の辺の側の外部から配線されたワイヤを接続可能なパッドが設けられ、第２グループに属する半導体素子には、第２の辺の側の外部から配線されたワイヤを接続可能なパッドが設けられていることを特徴とする半導体集積回路。
【００４０】
（項目２）
複数の半導体素子に重ねられた第１の配線層と、
第１の配線層よりもインピーダンスが小さく、かつ第１の配線層に重ねられた第２の配線層をさらに備え、
複数の半導体素子にそれぞれ設けられたパッドは、第１の配線層と第２の配線層を介して、外部から配線されたワイヤを接続可能に構成されたことを特徴とする項目１に記載の半導体集積回路。
【００４１】
（項目３）
複数の半導体素子にそれぞれ設けられたパッドは、所定の信号に割り当てられ、
第１の配線層には、複数の半導体素子にそれぞれ設けられたパッドのうち、同一の信号に割り当てられたパッドどうしを接続するように複数の配線が形成され、
複数の配線のうち、第１グループのために設けられた配線であって、かつ第１の辺から遠い位置に形成された第１グループ用第１遠置配線が、第２の配線層において対応する第１グループ用第２遠置配線に接続され、第１グループ用第２遠置配線の少なくとも一部は第１グループ用第１遠置配線よりも第１の辺に近づくよう形成され、
複数の配線のうち、第２グループのために設けられた配線であって、かつ第２の辺から遠い位置に形成された第２グループ用第１遠置配線が、第２の配線層において対応する第２グループ用第２遠置配線に接続され、第２グループ用第２遠置配線の少なくとも一部は第２グループ用第１遠置配線よりも第２の辺に近づくよう形成されていることを特徴とする項目２に記載の半導体集積回路。
【００４２】
（項目４）
半導体基板と、
半導体基板の面上に設置された複数の半導体素子と、
複数の半導体素子に重ねられた第１の配線層と、
第１の配線層よりもインピーダンスが小さく、かつ第１の配線層に重ねられた第２の配線層を備え、
複数の半導体素子には、第１の配線層と第２の配線層を介して、外部から配線されたワイヤを接続可能なパッドが設けられていることを特徴とする半導体集積回路。
【００４３】
項目１によると、複数の半導体素子を第１グループと第２グループに分けるので、ひとつのグループ当たりの半導体素子数が少なくなって、半導体素子を容易にレイアウトできる。また、ワイヤが接続された位置からそれぞれの半導体素子までの距離の差が小さくなるので、インピーダンスのばらつきを小さくできる。
項目２によると、第１の配線層と、第１の配線層よりもインピーダンスの小さい第２の配線層を重ねるので、インピーダンスを小さくできる。「重ねられた」とは、配線層が完全に重ねられている場合だけでなく、その一部が重ねられている場合も含む。
【００４４】
項目３によると、第１の辺あるいは第２の辺からの距離を小さくできるので、ワイヤの長さを短くできる。
項目４によると、第１の配線層と、第１の配線層よりもインピーダンスの小さい第２の配線層を重ねるので、インピーダンスを小さくできる。
【００４５】
なお、本発明と実施例に係る構成の対応を例示する。「複数の半導体素子」は、トランジスタＴｒ１からトランジスタＴｒ１６に対応する。「半導体基板」は、半導体基板１７０に対応する。「第１の配線層」は、アルミ配線１１０からアルミ配線１３２に対応する。「第２の配線層」は、金配線１４０から金配線１４６に対応する。「パッド」は、パッド２０からパッド１０２に対応する。また、パッド３２からパッド３８、パッド４４からパッド５０、パッド７２からパッド７８、パッド８４からパッド９０を含んでもよい。「第１グループ」は、第１領域および第１領域に配置されたトランジスタに対応し、「第１グループ用第１遠置配線」は、アルミ配線１２０に対応し、「第１グループ用第２遠置配線」は、金配線１４２に対応し、「第２グループ」は、第２領域および第２領域に配置されたトランジスタ、「第２グループ用第１遠置配線」は、アルミ配線１２２に対応し、「第２グループ用第２遠置配線」は、金配線１４４に対応する。
【図面の簡単な説明】
【００４６】
【図１】図１（ａ）−（ｃ）は、本発明の実施例に係る半導体集積回路の平面図である。
【図２】図１（ａ）−（ｃ）の半導体集積回路の等価回路図である。
【図３】図１（ａ）−（ｃ）の半導体集積回路の断面図である。
【図４】図１（ａ）−（ｃ）の半導体集積回路の一部の平面図である。
【図５】図５（ａ）−（ｂ）は、図１（ａ）−（ｃ）の半導体集積回路におけるワイヤボンディングを示す図である。
【符号の説明】
【００４７】
Ｔｒ１〜１６  トランジスタ、  １０  制御回路、  ２０〜１０２  パッド、  １１０〜１３２  アルミ配線、  １４０〜１４６  金配線、  １６０  絶縁層、  １７０  半導体基板、  ２００  半導体集積回路。
【図１】
2006140171.tif 000003
【図２】
2006140171.tif 000004
【図３】
2006140171.tif 000005
【図４】
2006140171.tif 000006
【図５】
2006140171.tif 000007