(57)【要約】【課題】  動作を高速化させるとともに、小型化を図ったバイポーラトランジスタを備えた半導体装置及びこの半導体装置の製造方法を提供する。【解決手段】  バイポーラトランジスタのコレクタ領域の上部に開口を設け、この開口に凹部を有する真性ベース層を設けるとともに、この真性ベース層の凹部にエミッタ層を設ける。さらに、ベース引出し層の開口に、コレクタ領域の上面に形成した絶縁膜の開口部の端縁よりも張出した張出し部を形成し、この張出し部で、真性ベース層とベース引出し層とを接続する。【選択図】図2
2006073807.tif 000002
【特許請求の範囲】
【請求項１】
コレクタ領域の上部に開口を設け、この開口に凹部を有する真性ベース層を設けるとともに、この真性ベース層の凹部にエミッタ層を設けたバイポーラトランジスタを備えたことを特徴とする半導体装置。
【請求項２】
前記バイポーラトランジスタは、ベース引出し層の開口に、前記コレクタ領域の上面に形成した絶縁膜の開口部の端縁よりも張出した張出し部を形成し、この張出し部で、前記真性ベース層と前記ベース引出し層とを接続したことを特徴とする請求項1に記載の半導体装置。
【請求項３】
バイポーラトランジスタを備えた半導体装置の製造方法において、
前記バイポーラトランジスタの埋め込みコレクタ領域と素子分離用絶縁膜を形成した半導体層の表面に、絶縁膜と多結晶シリコン層とを順次積層する工程と、
前記多結晶シリコン層に前記バイポーラトランジスタの第１のベース形成用開口を形成する工程と、
前記絶縁膜に前記第１のベース形成用開口より径が大きい第２のベース形成用開口を形成する工程と、
前記第１と第２のベース形成用開口及び前記多結晶シリコン層の表面に非選択にてエピタキシャルベース層を形成する工程と、
前記エピタキシャルベース層の表面に第１のシリコン酸化膜とシリコン窒化膜と第２のシリコン酸化膜とを順次積層する工程と、
前記第１と第２のベース形成用開口の表面に形成した前記第１のシリコン酸化膜及び前記シリコン窒化膜以外の前記第１のシリコン酸化膜と前記シリコン窒化膜と前記第２のシリコン酸化膜とを除去することにより多結晶のベース引出し層の表面を露出させる工程と、
この表面を露出させた部分の前記ベース引出し層の表面のみを選択的に酸化させる工程と、
前記エピタキシャルベース層上に残存する前記第１のシリコン酸化膜と前記シリコン窒化膜とを除去することによりエミッタ用開口を形成する工程とを有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイポーラトランジスタを備えた半導体装置及び同半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、携帯電話をはじめとする移動通信装置は、音声データだけではなく画像データや動画データ等といった膨大なデータを高速で送受信できるようになっている。
【０００３】
そのため、この移動通信装置には、高周波、広帯域での動作が可能なヘテロ接合バイポーラトランジスタ（以下、「HBT（Hetero junction Bipolar Transistor）」という。）を備えた半導体装置が内蔵されている。
【０００４】
このHBTは、それぞれ材質の異なる半導体により形成したベース領域とエミッタ領域とを接合（ヘテロ接合）させ、ベース領域のバンドギャップを小さくすることにより高周波、広帯域での動作を可能にした半導体装置である。
【０００５】
そして、このHBTを製造する際は、N型の単結晶Si（シリコン）層をエピタキシャル成長させたコレクタ領域の表面に、P型の単結晶SiGe（シリコン・ゲルマニウム）層をエピタキシャル成長させたベース領域を形成し、このベース領域の表面に、ベース領域とは材質の異なるN型の単結晶Si層をエピタキシャル成長させたエミッタ領域を形成することによってヘテロ接合させたベース領域とエミッタ領域とを形成していた。
【０００６】
具体的には、図4(a）に示すように、まず、P型のSi基板の内部にN型の不純物をドーピングした埋め込みコレクタ領域を有する半導体基板を用意し、この半導体基板の表面にN型の単結晶Si層をエピタキシャル成長させたコレクタ領域100を形成する。
【０００７】
なお、図4中の符号101は、SiO２（酸化シリコン）からなる素子分離膜である。
【０００８】
この素子分離膜101とコレクタ領域の上面にSiO２膜102を形成した後、フォトリソグラフィーとエッチングにより、コレクタ領域とベース領域との接合部となるベース形成用開口103を形成する。
【０００９】
次に、図4(b）に示すように、このベース形成用開口103とSiO２膜102の上面に、P型の単結晶SiGe（シリコン・ゲルマニウム）層をエピタキシャル成長させたベース領域104を形成する。
【００１０】
次に、図4(c）に示すように、ベース領域の上面に厚膜のSiO２層105を形成する。
【００１１】
次に、図4（d）に示すように、厚膜のSiO２層105の表面にフォトリソグラフィによるマスク処理を施した後、選択的にウェットエッチングを行うことによってベース領域104まで達するエミッタ用開口106を形成する。
【００１２】
最後に、図4(e）に示すように、エミッタ用開口106に、N型の単結晶Si層をエピタキシャル成長させたエミッタ領域107を形成し、このエミッタ領域107の上面にエミッタ電極108を形成することによってヘテロ接合させたベース領域とエミッタ領域とを形成していた。
（たとえば、特許文献１参照。）
【特許文献１】特開2001−319935号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
このように、上記従来のHBTは、SiO２層の表面にフォトリソグラフィによるマスク処理を施した後、選択的にウェットエッチングを行うことによってベース領域まで達するエミッタ用開口を形成し、このエミッタ用開口にN型の単結晶Si層をエピタキシャル成長させたエミッタ領域を形成することによってヘテロ接合させたベース領域とエミッタ領域とを形成していた。
【００１４】
そのため、上記マスク処理を施す際に、エミッタ用開口位置と、ベース領域の位置とにずれが生じるおそれがあった。
【００１５】
このようにエミッタ用開口位置と、ベース領域の位置とにずれが生じてしまうと、エミッタ領域とベース領域とを正常に接触させることができずにHBTの特性を劣化させてしまうので、この位置ずれを考慮して予めベース領域を大きめに形成しなければならず、HBTを小型化することが困難であったため、このHBTを備えた半導体装置の小型化を図ることも困難であった。
【課題を解決するための手段】
【００１６】
そこで、請求項１に係る本発明では、コレクタ領域の上部に開口を設け、この開口に凹部を有する真性ベース層を設けるとともに、この真性ベース層の凹部にエミッタ層を設けたバイポーラトランジスタを備えた半導体装置を提供することとした。
【００１７】
また、請求項２に係る本発明では、バイポーラトランジスタは、ベース引出し層の開口に、コレクタ領域の上面に形成した絶縁膜の開口部の端縁よりも張出した張出し部を形成し、この張出し部で、真性ベース層とベース引出し層とを接続することとした。
【００１８】
また、請求項３に係る本発明では、  バイポーラトランジスタを備えた半導体装置の製造方法において、バイポーラトランジスタの埋め込みコレクタ領域と素子分離用絶縁膜を形成した半導体層の表面に、絶縁膜と多結晶シリコン層とを順次積層する工程と、多結晶シリコン層にバイポーラトランジスタの第１のベース形成用開口を形成する工程と、絶縁膜に第１のベース形成用開口より径が大きい第２のベース形成用開口を形成する工程と、第１と第２のベース形成用開口及び多結晶シリコン層の表面に非選択にてエピタキシャルベース層を形成する工程と、エピタキシャルベース層の表面に第１のシリコン酸化膜とシリコン窒化膜と第２のシリコン酸化膜とを順次積層する工程と、第１と第２のベース形成用開口の表面に形成した第１のシリコン酸化膜及びシリコン窒化膜以外の第１のシリコン酸化膜とシリコン窒化膜と第２のシリコン酸化膜とを除去することにより多結晶のベース引出し層の表面を露出させる工程と、この表面を露出させた部分のベース引出し層の表面のみを選択的に酸化させる工程と、エピタキシャルベース層上に残存する第１のシリコン酸化膜とシリコン窒化膜とを除去することによりエミッタ用開口を形成する工程とを有することとした。
【発明の効果】
【００１９】
本発明では、以下に記載するような効果を奏する。
【００２０】
請求項１に係る本発明では、コレクタ領域の上部に開口を設け、この開口に凹部を有する真性ベース層を設けるとともに、この真性ベース層の凹部にエミッタ層を設けたバイポーラトランジスタを備えた半導体装置を提供することとしたため、真性ベース層の形成位置とエミッタ層の形成位置との位置ずれを考慮して予め真性ベース層を大きめに形成する必要がなくなるので、バイポーラトランジスタを小型化することができ、これにより、このバイポーラトランジスタを備えた半導体装置を小型化することが可能となる。
【００２１】
また、請求項２に係る本発明では、バイポーラトランジスタは、ベース引出し層の開口に、コレクタ領域の上面に形成した絶縁膜の開口部の端縁よりも張出した張出し部を形成し、この張出し部で、真性ベース層とベース引出し層とを接続することとしたため、真性ベース層の形成位置とエミッタ層の形成位置とを一層正確に合わせることができ、バイポーラトランジスタをさらに小型化して、このバイポーラトランジスタを備えた半導体装置をより一層小型化することができる。
【００２２】
また、請求項３に係る本発明では、バイポーラトランジスタを備えた半導体装置の製造方法において、バイポーラトランジスタの埋め込みコレクタ領域と素子分離用絶縁膜を形成した半導体層の表面に、絶縁膜と多結晶シリコン層とを順次積層する工程と、多結晶シリコン層にバイポーラトランジスタの第１のベース形成用開口を形成する工程と、絶縁膜に第１のベース形成用開口より径が大きい第２のベース形成用開口を形成する工程と、第１と第２のベース形成用開口及び多結晶シリコン層の表面に非選択にてエピタキシャルベース層を形成する工程と、エピタキシャルベース層の表面に第１のシリコン酸化膜とシリコン窒化膜と第２のシリコン酸化膜とを順次積層する工程と、第１と第２のベース形成用開口の表面に形成した第１のシリコン酸化膜及びシリコン窒化膜以外の第１のシリコン酸化膜とシリコン窒化膜と第２のシリコン酸化膜とを除去することにより多結晶のベース引出し層の表面を露出させる工程と、この表面を露出させた部分のベース引出し層の表面のみを選択的に酸化させる工程と、エピタキシャルベース層上に残存する第１のシリコン酸化膜とシリコン窒化膜とを除去することによりエミッタ用開口を形成する工程とを有することとしたため、エミッタ層を形成する際に、真性ベース層の形成位置とエミッタ層の形成位置とを正確に合わせることができるので、真性ベース層の形成位置とエミッタ層の形成位置との位置ずれを考慮して予め真性ベース層を大きめに形成する必要がなくなり、バイポーラトランジスタを形成する面積を縮小することによって小型化を図った半導体装置を製造することができる。
【発明を実施するための最良の形態】
【００２３】
本発明に係るバイポーラトランジスタを備えた半導体装置の製造方法では、予めコレクタ領域を形成した半導体基板の表面に、絶縁膜を介してベース引出し層を形成する。
【００２４】
次に、このベース引出し層に開口部を形成し、この開口部にコレクタ領域と接合させた真性ベース領域を形成する。
【００２５】
そのため、ベース引出し層に形成する開口部の形成位置が真性ベース層の形成位置となり、この開口部が真性ベース層の形成位置を規制できるようにしている。
【００２６】
また、この開口を形成する際は、ベース引出し層の開口に、コレクタ領域の上面に形成した絶縁膜の開口部の端縁よりも張出した張出し部を形成するようにしている。
【００２７】
そのため、この開口部に真性ベース層を形成した場合は、真性ベース層とベース引出し層とがこの張出し部によって接続されることになる。
【００２８】
これにより、真性ベース層とベース引出し層との接触面積が拡大するので、ベース抵抗が低減され、この半導体装置に備えたバイポーラトランジスタの動作を高速化することができる。
【００２９】
また、この真性ベース層は、ベース引出し層に設けた開口に形成するため、ベース引出し層の表面と、このベース引出し層に設けた開口の底面との段差によって真性ベース層の略中央に、開口の形状に応じた凹部が形成される。
【００３０】
そして、この真性ベース層に形成された凹部にエミッタ層を形成するようにしている。
【００３１】
そのため、この凹部が形成される位置がエミッタ層の形成位置となり、この凹部がエミッタ層の形成位置を規制できるようにしている。
【００３２】
このように、ベース引出し層に形成する開口部の形成位置を決定することにより真性ベース層の形成位置が決定され、この真性ベース層に形成される凹部の位置によりエミッタ層の形成位置が決定されるようにしている。
【００３３】
つまり、開口部の形成位置がすなわち真性ベース層及びエミッタ層の形成位置となるのである。
【００３４】
このようにして真性ベース層とエミッタ層とを形成するため、真性ベース層の形成位置とエミッタ層の形成位置とを正確に合わせることができる。
【００３５】
そのため、この半導体装置に備えたバイポーラトランジスタは、真性ベース層の形成位置とエミッタ層の形成位置との位置ずれを考慮して予め真性ベース層を大きめに形成しておく必要がなくなるので、真性ベース層とエミッタ層との接合容量が低減され、高速での動作が可能になるだけでなく、バイポーラトランジスタのサイズを小型化することができる。
【００３６】
以下に、本発明に係る半導体装置が有するバイポーラトランジスタ１の構造、及びこのバイポーラトランジスタ１を備えた半導体装置の製造方法について、図面を参照して具体的に説明する。
【００３７】
バイポーラトランジスタ1は、図1に示すように、P型のSi（シリコン）基板2の表面に、N型の単結晶Si層3をエピタキシャル成長させた半導体基板4を用いて形成したものである。
【００３８】
そして、この半導体基板4の内部の所定位置に、N型の埋め込みコレクタ領域5を備えており、この埋め込みコレクタ領域5とこの埋め込みコレクタ領域5の上方の単結晶Si層3とによってコレクタ領域6を形成している。
【００３９】
また、コレクタ領域6の上面の所定位置にP型の不純物をドーピングした単結晶SiGe（シリコン・ゲルマニウム）層をエピタキシャル成長させた真性ベース層7とベース引出し層8とを備えている。
【００４０】
そして、この真性ベース層7の上面の所定位置にN型の不純物をドーピングした単結晶Siからなるエミッタ層9を備えており、このエミッタ層9と真性ベース層7とコレクタ領域6とによってNPN型のトランジスタを形成している。
【００４１】
また、このバイポーラトランジスタ1は、上記のように、単結晶SiGeにより形成した真性ベース層7と、その上部に、この真性ベース層7とは異なる導電型の不純物をドーピングして形成したエミッタ層9とを接合させたヘテロ接合型のバイポーラトランジスタ1である。
【００４２】
なお、図1中の符号10は多結晶Siにより形成したエミッタ引出し層であり、符号11は真性ベース層7とエミッタ引き出し層10とを分離する分離層であり、符号12は単結晶Si層3の所定位置にN型の不純物をドーピングして形成したコレクタ引出し領域である。
【００４３】
また、符号13はベース電極、符号14はエミッタ電極、符号15はコレクタ電極である。
【００４４】
また、符号16は、LOCOS法によって形成した分離絶縁膜であり、符号17は、単結晶Si層3の所定位置にＰ型の不純物をドーピングして形成した素子分離領域である。
【００４５】
また、符号18はSiO２（酸化シリコン）により形成した表面酸化膜であり、符号29は同じくSiO２により形成した保護酸化膜である。
【００４６】
このように構成したバイポーラトランジスタ1は、以下に説明する製造方法により真性ベース層7とエミッタ層9とを形成することにより、エミッタ層9の形成位置と真性ベース層7の形成位置とを自己整合させて正確に位置合わせすることができるので、真性ベース層の形成位置とエミッタ層の形成位置との位置ずれを考慮して予め真性ベース層を大きめに形成する必要がなくなり、小型化を図ることができる。
【００４７】
さらに、バイポーラトランジスタ1を小型化することにより、真性ベース層7とコレクタ領域6との接合容量が低減されるので、動作の高速化を図ることができる。
【００４８】
以下に、このバイポーラトランジスタ1の真性ベース層7とエミッタ層9とを形成する製造工程について、図1〜図3を参照して具体的に説明する。なお、図2及び図3では、説明を簡潔に行うために、コレクタ領域6を構成する単結晶Si層3よりも下側の半導体基板部分と、真性ベース層7及びエミッタ層9の形成領域の両側部分に関しては説明を省略する。
【００４９】
まず、図1及び図2に示すように、P型のSi（シリコン）基板2の表面に、N型の単結晶Si層3をエピタキシャル成長させた半導体基板4を用意する。
【００５０】
この半導体基板4の内部の所定位置には、N型の埋め込みコレクタ領域5を予め形成しておく。
【００５１】
この埋め込みコレクタ領域5は、半導体基板4の内部の所定位置に設けたSiO２領域にSb２O３（酸化アンチモン）を拡散させることによって形成している。
【００５２】
そして、この埋め込みコレクタ領域5と、この埋め込みコレクタ領域5の上方の単結晶Si層3とによってコレクタ領域6を形成している。
【００５３】
このように構成した半導体基板4のコレクタ領域6と素子分離用絶縁膜16との表面に絶縁膜として、図2（a）に示すように、SiO２により構成した表面酸化膜18を形成する。
【００５４】
次に、図2（b）に示すように、表面酸化膜18の表面に100nm程度の厚さの多結晶Si層を積層させることにより第１のベース引出し層8を形成する。
【００５５】
次に、この第１のベース引出し層8の表面に、フォトリソグラフィーを用いて真性ベース層7を形成する位置をパターニングしたマスク層（図示略）を形成した後、このマスク層を用いて第１のベース引出し層8の所定位置をドライエッチングすることにより、図2（c）に示すように、第１のベース形成用開口１９を形成する。
【００５６】
次に、第１のベース引出し層8をマスクとして第１のベース形成用開口１９部分の表面酸化膜18をウエットエッチングすることにより、図2（d）に示すように、コレクタ領域6の表面まで達する第２のベース形成用開口１９ａを形成する。
【００５７】
特に、この第２のベース形成用開口１９ａは、異方性ウエットエッチングにより形成しているので第１のベース形成用開口１９よりも径が大きく形成される。
【００５８】
そのため、図２（ｄ）に示すように、第１のベース形成用開口１９は、コレクタ領域6の上面に形成した表面酸化膜の開口部（第２のベース形成用開口１９ａ）の端縁よりも張出した張出し部20が形成された構造としている。
【００５９】
次に、第１のベース形成用開口１９と第２のベース形成用開口１９ａと第１のベース引出し層8の表面に、エピタキシャルベース層を形成する。
【００６０】
このエピタキシャルベース層は、図2（e）に示すように、第１のベース形成用開口１９と第２のベース形成用開口１９ａと第１のベース引出し層8の表面に、B（ホウ素）を添加したSiGe層21を非選択エピタキシャル成長させることにより形成している。
【００６１】
このとき、非選択エピタキシャル成長によりSiGe層21を形成するため、第１のベース引出し層8の表面には、第２のベース引出し層となる多結晶のSiGe層21が形成され、第２のベース形成用開口１９ａの内部には、真性ベース層7となる単結晶のSiGe層21が自然に形成される。
【００６２】
このようにして、第２のベース形成用開口１９ａの内部に真性ベース層7が形成され、第２のベース形成用開口１９ａで真性ベース層7の形成位置を規制できるようにしている。
【００６３】
また、この真性ベース層7は、第１のベース形成用開口１９と第２のベース形成用開口１９ａと第１のベース引出し層8の表面にSiGe層21を非選択エピタキシャル成長させて形成しているため、第１のベース引出し層8の表面と、この第１のベース引出し層8に設けた第２のベース形成用開口１９ａの底面との段差によって、真性ベース層7の略中央に、第２のベース形成用開口１９ａの形状に応じた凹部22が形成される。
【００６４】
次に、図3（a）に示すように、非選択エピタキシャル成長させたSiGe層21の表面に、TEOS（テトラエトキシシラン）を用いて第1のTEOS酸化膜23を形成した後、この第1のTEOS酸化膜23の表面にSi３N４（窒化シリコン）膜24を形成し、その後、このSi３N４膜24の表面に第2のTEOS酸化膜25を形成する。
【００６５】
次に、図3（b）に示すように、第１のベース形成用開口１９及び第２のベース形成用開口１９ａに形成した第1のTEOS酸化膜23とSi３N４膜24以外の第1のTEOS酸化膜23とSi３N４膜24と第2のTEOS酸化膜25を除去する。
【００６６】
これにより、真性ベース層7の上部に第1のTEOS酸化膜23とSi３N４膜24だけを残すようにしている。
【００６７】
このとき、まず、非選択エピタキシャル成長により形成したSiGe層21の上段部分26が露出するまで、第2のTEOS酸化膜25とSi３N４膜24と第1のTEOS酸化膜23とをポリッシングにより順次研磨する。
【００６８】
次に、SiGe層21の下段部分27が露出するまで第2のTEOS酸化膜25とSi３N４膜24と第1のTEOS酸化膜23とをドライエッチングにより除去する。
【００６９】
このとき行うドライエッチングは、第1のTEOS酸化膜23とSi３N４膜24と第2のTEOS酸化膜25との選択比がない条件のもとで行うようにしている。
【００７０】
このようにして、第２のベース引出し層となる部分のSiGe層21の表面を露出させる。
【００７１】
次に、第1のTEOS酸化膜23だけをエッチング可能なエッチング液を用いてSi３N４膜24の凹部に残留している第1のTEOS酸化膜23をウエットエッチングにより除去する。
【００７２】
次に、図3（c）に示すように、Si３N４膜24をマスクとして、第２のベース引出し層となる部分のSiGe層21の表面のみを選択的に酸化することによって真性ベース層7とエミッタ引き出し層10とを分離する分離層11を形成する。
【００７３】
このとき分離層11は、第1のTEOS酸化膜23よりも十分厚く形成することによって真性ベース層7とエミッタ引き出し層10とを確実に分離できるようにしている。
【００７４】
次に、図3（d）に示すように、断面凹状に残ったSi３N４膜24の底部をドライエッチングにより除去して第1のTEOS酸化膜23の表面を露出させた後、ウエットエッチングにより第1のTEOS酸化膜23を除去することによって真性ベース層7の表面を露出させる。
【００７５】
ここで、真性ベース層7の表面が露出する位置は、真性ベース層7を形成する際に、この真性ベース層7の上面略中央に形成された凹部22の形成位置である。
【００７６】
このようにして、真性ベース層7の凹部22の上面にエミッタ用開口28を形成している。
【００７７】
次に、図3（e）に示すように、このエミッタ用開口28を含む上部全面に、P（リン）をドーピングした多結晶Si層を形成し、その後、この多結晶Si層の表面にフォトリソグラフィーを用いて所定のパターンを形成したマスク（図示略）を形成した後、ドライエッチングすることにより、不要な部分の多結晶Si層と分離層11とを除去してエミッタ引出し層10を形成する。
【００７８】
次に、第１のベース引出し層8及び第２のベース引出し層となる部分のSiGe層21にB（ホウ素）をイオン注入した後、不要な部分のSiGe層21を除去し、その後、アニール処理を施すことによって第１のベース引出し層8にイオン注入したBを活性化させるとともに、エミッタ引出し層10から真性ベース層7内の所定領域にエミッタ不純物を拡散させることによってエミッタ層9を形成する。
【００７９】
したがって、エミッタ層9は、真性ベース層7の凹部22に形成したエミッタ用開口28の底面部に形成される。
【００８０】
つまり、真性ベース層7を形成した際に、この真性ベース層7の上面略中央に形成された凹部22でエミッタ層９の形成位置を規制している。
【００８１】
このように、本発明では、第２のベース形成用開口１９ａの形成位置に真性ベース層7が形成され、この真性ベース層7が形成される際に真性ベース層7の上面略中央に凹部22が形成される。そして、この凹部22の形成位置にエミッタ層9を形成するようにしている。
【００８２】
そのため、第２のベース形成用開口１９ａを形成した時点で、真性ベース層7の形成位置とエミッタ層9の形成位置とが決定されることになるため、エミッタ層9の形成位置と真性ベース層7の形成位置とを自己整合させて正確に位置合わせすることができる。
【００８３】
これにより、真性ベース層7の形成位置とエミッタ層9の形成位置との位置ずれを考慮して予め真性ベース層7を大きめに形成する必要がなくなり、このバイポーラトランジスタ1の小型化を図ることができるので、このバイポーラトランジスタを備えた半導体装置を小型化することができる。
さらに、バイポーラトランジスタ1を小型化することにより、真性ベース層7とコレクタ領域6との接合容量が低減されるので、動作の高速化を図ったバイポーラトランジスタを備えた半導体装置を提供することができる。
【図面の簡単な説明】
【００８４】
【図１】本発明に係る半導体装置が有するバイポーラトランジスタを示す断面図である。
【図２】本発明に係る半導体装置が有するバイポーラトランジスタの製造方法を示す説明図である。
【図３】本発明に係る半導体装置が有するバイポーラトランジスタの製造方法を示す説明図である。
【図４】従来のバイポーラトランジスタの製造方法を示す説明図である。
【符号の説明】
【００８５】
１  バイポーラトランジスタ
４  半導体基板
５  埋め込みコレクタ領域
６  コレクタ領域
７  真性ベース層
８  第１のベース引出し層
９  エミッタ層
１０  エミッタ引出し層
１１  分離層
１２  コレクタ引出し領域
１３  ベース電極
１４  エミッタ電極
１５  コレクタ電極
１９  第１のベース形成用開口
１９ａ  第２のベース形成用開口
２０  張出し部
２１  SiGe層
２２  凹部
２８  エミッタ用開口
【図１】
2006073807.tif 000003
【図２】
2006073807.tif 000004
【図３】
2006073807.tif 000005
【図４】
2006073807.tif 000006