(57)【要約】      （修正有）【課題】実質的な情報電荷の転送段数を低減した固体撮像装置を提供する。【解決手段】複数の転送電極１４−１〜１４−３を含み、転送電極１４−１〜１４−３に交差する複数の垂直シフトレジスタと、これらの垂直シフトレジスタからの出力に各ビットが対応付けられ、情報電荷を水平方向へ転送する水平シフトレジスタとを備え、複数の垂直シフトレジスタの各列で共通となり、奇数列と偶数列とで配列順序が逆転する第１の出力ゲート電極１６及び第２の出力ゲート電極１８と、複数の垂直シフトレジスタの各列で共通となり、第１の出力ゲート電極１６及び第２の出力ゲート電極１８より出力側に配置された第３の出力ゲート電極３０とが垂直シフトレジスタと水平シフトレジスタとの接続部に配置され、垂直クロックパルスとは独立に制御される出力制御クロックを第３の出力ゲート電極３０に対して印加可能である固体撮像装置により上記課題を解決できる。【選択図】図３
2006073988.tif 000002
【特許請求の範囲】
【請求項１】
水平方向に延伸されて所定の間隔をもって配置された複数の転送電極を含み、複数の転送電極に交差する垂直方向の列として配置され、転送電極に印加される転送クロックパルスを制御することで外部から入射された光に応答して生成された情報電荷を垂直方向へ転送する複数の垂直シフトレジスタと、
これら複数の垂直シフトレジスタからの出力に各ビットが対応付けられ、垂直シフトレジスタから出力された情報電荷を水平方向へ転送する水平シフトレジスタと、
この水平シフトレジスタから順次転送出力される情報電荷を出力信号として出力する出力部と、を備えた固体撮像装置であって、
複数の垂直シフトレジスタの各列で共通となり、奇数列と偶数列とで配列順序が逆転する第１及び第２の出力ゲート電極と、
複数の垂直シフトレジスタの各列で共通となり、第１及び第２の出力ゲート電極より出力側に配置された第３の出力ゲート電極と、
を垂直シフトレジスタと水平シフトレジスタとの接続部に備え、
転送電極に印加される垂直クロックパルスとは独立に制御される出力制御クロックを第３の出力ゲート電極に対して印加可能であることを特徴とする固体撮像装置。
【請求項２】
請求項１に記載の固体撮像装置において、
第１及び第２の出力ゲート電極に対して、第３の出力ゲート電極に対して印加される出力制御クロックとは独立に制御される出力制御クロックを印加可能であることを特徴とする固体撮像装置。
【請求項３】
請求項１又は２に記載の固体撮像装置の制御方法であって、
複数の垂直シフトレジスタにおいて情報電荷の蓄積位置を奇数列と偶数列とで互いに１ビットずらし、第１の期間に、垂直シフトレジスタの奇数列から水平シフトレジスタの奇数列のビットに情報電荷を出力させ、第１の期間の後に、垂直シフトレジスタの偶数列から水平シフトレジスタの偶数列のビットに情報電荷を出力させることを特徴とする固体撮像装置の制御方法。
【請求項４】
請求項３に記載の固体撮像装置の制御方法において、
複数の垂直シフトレジスタを多相の垂直クロックパルスで共通に駆動することを特徴とする固体撮像装置の制御方法。
【請求項５】
水平方向に延伸されて所定の間隔をもって配置された複数の転送電極を含み、複数の転送電極に交差する垂直方向の列として配置され、転送電極に印加される転送クロックパルスを制御することで外部から入射された光に応答して生成された情報電荷を垂直方向へ転送する複数の垂直シフトレジスタと、
これら複数の垂直シフトレジスタからの出力に各ビットが対応付けられ、垂直シフトレジスタから出力された情報電荷を水平方向へ転送する水平シフトレジスタと、
この水平シフトレジスタから順次転送出力される情報電荷を出力信号として出力する出力部と、を備えた固体撮像装置であって、
複数の垂直シフトレジスタの各列で共通である複数の前段出力ゲート電極と、
複数の垂直シフトレジスタの各列で共通であり、前記複数の前段出力ゲート電極より出力側に配置され、転送電極に印加される垂直クロックパルスとは独立に制御される出力制御クロックを印加可能である後段出力ゲート電極と、
を垂直シフトレジスタと水平シフトレジスタとの接続領域に備え、
隣接する所定数の垂直シフトレジスタを１組とし、前記前段出力ゲート電極に印加される電圧の作用によって、１組の垂直シフトレジスタ群のうちのいずれか１つの垂直シフトレジスタから情報電荷を選択的に前記後段出力ゲート電極へ転送することを特徴とする固体撮像装置。
【請求項６】
請求項５に記載の固体撮像装置において、
前記前段出力ゲート電極をｎ（ただし、ｎは２以上の整数）本備え、
隣接するｎ列の垂直シフトレジスタを１組とし、１組の垂直シフトレジスタ群のうちのいずれか１つの垂直シフトレジスタから情報電荷を選択的に前記後段出力ゲート電極へ転送することを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＣＤ固体撮像素子及びその制御方法に関し、特に情報電荷の転送の高速化に関する。
【背景技術】
【０００２】
図９は、フレーム転送方式のＣＣＤ固体撮像素子を含む固体撮像装置の構成図である。フレーム転送方式のＣＣＤ固体撮像素子２は、撮像部２ｉ、蓄積部２ｓ、水平転送部２ｈ及び出力部２ｄを含んで構成される。撮像部２ｉは、外部からの光を受けて、その入射光の強度に応じた量の情報電荷を生成する受光画素を備える。撮像部２ｉには、クロックパルス生成部４から垂直クロックパルスが入力され、この垂直クロックパルスの変化に応じて撮像及び情報電荷の転送が行われる。情報電荷は垂直クロックパルスの印加によって蓄積部２ｓへ高速に転送される。蓄積部２ｓにはクロックパルス生成部４から垂直クロックパルス及び出力制御クロックが入力される。蓄積部２ｓでは、垂直クロックパルス及び出力制御クロックが印加されることによって、情報電荷が保持されると共に、水平転送部２ｈへ転送される。水平転送部２ｈにはクロックパルス生成部４から水平クロックパルスが入力される。水平転送部２ｈでは、水平クロックパルスを受けて、１画素単位で情報電荷が出力部２ｄへ転送される。出力部２ｄは１画素毎の情報電荷量を電圧値に変換し、その電圧値の変化がＣＣＤ出力とされる。
【０００３】
図１０に蓄積部２ｓ及び水平転送部２ｈの内部構造の一部の平面図を示す。蓄積部２ｓは互いに平行に延伸された垂直シフトレジスタを複数含んで構成される。垂直シフトレジスタは以下のように形成される。Ｎ型半導体基板内にＰ型拡散層であるＰウェル（ＰＷ）が形成され、その上にＮ型拡散層であるＮウェルが形成される。また、垂直シフトレジスタの延伸方向に沿ってＰ型の不純物が添加された分離領域１０が所定の間隔をもって互いに平行に設けられる。Ｎウェルは、隣接する分離領域１０によって電気的に区画される。分離領域１０に挟まれた領域が情報電荷の転送経路であるチャネル領域１２となる。分離領域１０は、隣接するチャネル領域の間にポテンシャル障壁を形成し、各チャネル領域１２を電気的に分離する。さらに、半導体基板の表面上には絶縁膜が成膜される。この絶縁膜を介してチャネル領域１２の延伸方向に直交するように、ポリシリコン膜からなる複数の転送電極１４が互いに平行に配置される。隣接する３つの転送電極１４−１，１４−２，１４−３の組が１つの画素に相当する。撮像部２ｉの垂直シフトレジスタも同様に構成することができ、蓄積部２ｓの各垂直シフトレジスタと連続するように配設される。
【０００４】
第１の出力ゲート電極１６は、奇数列のチャネル領域１２から離れ、偶数列のチャネル領域１２に近づくように蛇行して垂直シフトレジスタの出力側に転送電極１４に並列に配置される。第２の出力ゲート電極１８は、第１の出力ゲート電極１６とは逆に、奇数列のチャネル領域１２に近づき、偶数列のチャネル領域１２から離れるように蛇行して、分離領域１０上で第１の出力ゲート電極１６と絶縁膜を介して交差するように配置される。第３の出力ゲート電極２０は、第１の出力ゲート電極１６及び第２の出力ゲート電極１８よりもさらに出力側に配置される。出力ゲート電極２０は、奇数列で第１の出力ゲート電極１６に近接し、偶数列で第２の出力ゲート電極１８と絶縁膜を介して重なり合うように配置される。
【０００５】
水平転送部２ｈは、蓄積部２ｓの垂直シフトレジスタから出力される情報電荷を受けて転送する水平シフトレジスタを含んで構成される。水平シフトレジスタは、チャネル領域２２及び水平転送電極２４−１，２４−２から構成される。チャネル領域２２は、蓄積部２ｓの垂直シフトレジスタから延伸された分離領域１０と蓄積部２ｓと対向して設けられたＰ型拡散層である水平分離領域２６とにより垂直シフトレジスタの延伸方向に対して直交する方向に区画される。垂直シフトレジスタのチャネル領域１２と水平シフトレジスタのチャネル領域２２は延伸された分離領域１０の間隙を介して接続される。第１の水平転送電極２４−１は、出力ゲート電極２０と水平分離領域２６との間を跨るように、垂直シフトレジスタのチャネル領域１２と連続するように絶縁膜を介して半導体基板上に配置される。第１の水平転送電極２４−１は、絶縁膜を介して出力ゲート電極２０の近傍まで延伸される。第２の水平転送電極２４−２は、第１の水平転送電極２４−１の間隙を覆い、その一部が第１の水平転送電極２４−１と絶縁膜を介して重なり合うようにしてチャネル領域２２と交差するように配置される。
【０００６】
転送電極１４−１〜１４−３には、それぞれ垂直クロックパルスφ1〜φ3が印加される。また、第１の出力ゲート電極１６及び第２の出力ゲート電極１８には、それぞれ出力制御クロックＴＧ１及びＴＧ２が印加される。さらに、第３の出力ゲート電極２０には、転送電極１４−１に印加される垂直クロックパルスφ1が印加される。
【０００７】
図１１に、情報電荷を垂直転送する際の垂直クロックパルスφ1〜φ3及び出力制御クロックＴＧ１，ＴＧ２のタイミングチャートを示す。また、図１２に、図１１の各時刻に対応する転送電極１４−１〜１４−３及び第１〜第４の出力ゲート電極１６，１８，２０下のポテンシャル井戸の形成状況及び情報電荷の転送の様子を示す。このように奇数列と偶数列とが交互に水平シフトレジスタに出力されるように垂直転送を行うことによって、カラー撮像を行った場合の異色の情報電荷の混合を防ぐと共に、水平シフトレジスタのビット数を少なくしている。
【０００８】
【特許文献１】特開平８−１３９９９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記従来技術のＣＣＤ固体撮像素子では、図１２に示したように、奇数列と偶数列との情報電荷が同時に水平シフトレジスタへ出力されることがないように何れか一方の列に蓄積されている情報電荷を出力側とは逆の方向へ一旦戻すようにパルスの制御を行っている。すなわち、実質的に蓄積部２ｓにおける垂直シフトレジスタの転送段数が増加したのと等価となる。なお、図１２において黒丸（ドット）で示した位置において情報電荷の移動が起こっている。例えば、時刻ｔ1から最初の時刻ＦＨにおいて垂直シフトレジスタの奇数列から水平シフトレジスタへ緑（Ｇ）の情報電荷が転送出力されるまでに、図１２に示した垂直シフトレジスタの情報電荷は合計２１回の実質的な転送段階を経ることとなる。また、時刻ｔ１５から二回目の時刻ＦＨにおいて垂直シフトレジスタの偶数列から水平シフトレジスタへ青（Ｂ）の情報電荷が転送出力されるまでに、図１２に示した垂直シフトレジスタの情報電荷は合計１０回の実質的な転送段階を経ることとなる。
【００１０】
およそ最大飽和量の情報電荷が蓄積される場合、このように情報電荷の移動が起こる度に、移動先となるポテンシャル井戸において電子−正孔の再結合が発生する。従って、実質的な転送段数が増加すると電子−正孔再結合による情報電荷の減少が頻繁に発生することとなり、最終的に水平転送部２ｈへ出力される情報電荷量が減少してしまう。さらに、出力信号の線形性が悪化すると共に、信号の飽和出力が低下してしまう要因となる。
【００１１】
本発明は、上記従来技術の問題を鑑み、上記課題の少なくとも一つを解決すべく、情報電荷の実質的な転送回数を低減した固体撮像装置及びその制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、水平方向に延伸されて所定の間隔をもって配置された複数の転送電極を含み、複数の転送電極に交差する垂直方向の列として配置され、転送電極に印加される転送クロックパルスを制御することで外部から入射された光に応答して生成された情報電荷を垂直方向へ転送する複数の垂直シフトレジスタと、これら複数の垂直シフトレジスタからの出力に各ビットが対応付けられ、垂直シフトレジスタから出力された情報電荷を水平方向へ転送する水平シフトレジスタと、この水平シフトレジスタから順次転送出力される情報電荷を出力信号として出力する出力部と、を備えた固体撮像装置であって、複数の垂直シフトレジスタの各列で共通となり、奇数列と偶数列とで配列順序が逆転する第１及び第２の出力ゲート電極と、複数の垂直シフトレジスタの各列で共通となり、第１及び第２の出力ゲート電極より出力側に配置された第３の出力ゲート電極と、を垂直シフトレジスタと水平シフトレジスタとの接続部に備え、転送電極に印加される垂直クロックパルスとは独立に制御される出力制御クロックを第３の出力ゲート電極に対して印加可能であることを特徴とする。
【００１３】
ここで、第１及び第２の出力ゲート電極に対して、第３の出力ゲート電極に対して印加される出力制御クロックとは独立に制御される出力制御クロックを印加可能とすることが好適である。
【００１４】
第１〜第３の出力ゲート電極に加えてさらに出力ゲート電極を配置することも好適である。このとき、増設された出力ゲート電極に印加される出力制御クロックは、転送電極に印加される垂直クロックパルス及び他の出力ゲート電極に印加される出力制御クロックとは独立に制御されるようにすることが好適である。
【００１５】
また、本発明は、上記本発明における固体撮像装置の制御方法であって、複数の垂直シフトレジスタにおいて情報電荷の蓄積位置を奇数列と偶数列とで互いに１ビットずらし、第１の期間に、垂直シフトレジスタの奇数列から水平シフトレジスタの奇数列のビットに情報電荷を出力させ、第１の期間の後に、垂直シフトレジスタの偶数列から水平シフトレジスタの偶数列のビットに情報電荷を出力させることを特徴とする。
【００１６】
ここで、複数の垂直シフトレジスタを多相の垂直クロックパルスで共通に駆動することが好適である。
【００１７】
本発明をより一般化すると、水平方向に延伸されて所定の間隔をもって配置された複数の転送電極を含み、複数の転送電極に交差する垂直方向の列として配置され、転送電極に印加される転送クロックパルスを制御することで外部から入射された光に応答して生成された情報電荷を垂直方向へ転送する複数の垂直シフトレジスタと、これら複数の垂直シフトレジスタからの出力に各ビットが対応付けられ、垂直シフトレジスタから出力された情報電荷を水平方向へ転送する水平シフトレジスタと、この水平シフトレジスタから順次転送出力される情報電荷を出力信号として出力する出力部と、を備えた固体撮像装置であって、複数の垂直シフトレジスタの各列で共通である複数の前段出力ゲート電極と、複数の垂直シフトレジスタの各列で共通であり、前記複数の前段出力ゲート電極より出力側に配置され、転送電極に印加される垂直クロックパルスとは独立に制御される出力制御クロックを印加可能である後段出力ゲート電極と、を垂直シフトレジスタと水平シフトレジスタとの接続領域に備え、隣接する所定数の垂直シフトレジスタを１組とし、前記前段出力ゲート電極に印加される電圧の作用によって、１組の垂直シフトレジスタ群のうちのいずれか１つの垂直シフトレジスタから情報電荷を選択的に前記後段出力ゲート電極へ転送することを特徴とする。
【００１８】
前記前段出力ゲート電極をｎ（ただし、ｎは２以上の整数）本備える場合、隣接するｎ列の垂直シフトレジスタを１組とし、前記前段出力ゲート電極に印加される電圧の作用によって、１組の垂直シフトレジスタ群のうちのいずれか１つの垂直シフトレジスタから情報電荷を選択的に前記後段出力ゲート電極へ転送することを特徴とする。
【発明の効果】
【００１９】
本発明によれば、ＣＣＤ固体撮像素子における情報電荷の転送回数を減少させることができ、これによって情報電荷量の減少を防ぐことができる。
【発明を実施するための最良の形態】
【００２０】
＜第１の実施の形態＞
本発明の第１の実施の形態におけるＣＣＤ固体撮像素子及びその制御方法について図を参照して以下に説明する。図１に、本実施の形態における固体撮像装置の構成を示す。本実施の形態におけるＣＣＤ固体撮像素子は、図９に示した従来のＣＣＤ固体撮像素子と同様に、撮像部６ｉ、蓄積部６ｓ、水平転送部６ｈ及び出力部６ｄを含んで構成される。撮像部６ｉには、図２に示すように、奇数列に赤（Ｒ）と緑（Ｇ）の波長領域を透過するカラーフィルタが垂直シフトレジスタの転送方向に沿って各受光画素に対応付けられて交互に配置され、偶数列に青（Ｂ）と緑（Ｇ）の波長領域を透過するカラーフィルタが垂直シフトレジスタの転送方向に沿って各受光画素に対応付けられて交互に配置される。各受光画素は、外部からの光を受けてその波長成分の強度に応じた情報電荷を生成する。撮像部６ｉには、クロックパルス生成部８から垂直クロックパルスが入力され、この垂直クロックパルスの変化に応じて撮像及び情報電荷の転送が行われる。撮像時に生成された情報電荷は、この垂直クロックパルスを制御することによって蓄積部６ｓへ高速に転送される。蓄積部６ｓにはクロックパルス生成部８から垂直クロックパルス及び出力制御クロックが入力される。本実施の形態では、蓄積部６ｓが垂直クロックパルスとは独立に制御される少なくとも３相の出力制御クロックによって制御されることに特徴を有する。これら垂直クロックパルス及び出力制御クロックを制御することによって、蓄積部６ｓに情報電荷が保持されると共に、水平転送部６ｈへ転送される。水平転送部６ｈにはクロックパルス生成部８から水平クロックパルスが入力される。水平転送部６ｈでは、水平クロックパルスを受けて、１画素単位で情報電荷が出力部６ｄへ転送される。出力部６ｄは１画素毎の情報電荷量を電圧値に変換し、その電圧値の変化がＣＣＤ出力とされる。
【００２１】
図３は、本実施の形態におけるＣＣＤ固体撮像素子の主要部である蓄積部６ｓ及び水平転送部６ｈの内部構造の平面図である。図３において、上記従来技術と同様の構成部については同一の符号を付している。
【００２２】
本実施の形態におけるＣＣＤ固体撮像素子の蓄積部６ｓ及び水平転送部６ｈの構成は上記従来技術とほぼ同様であるが、第３の出力ゲート電極３０に垂直クロックパルスφ1〜φ3及び出力制御クロックＴＧ１，ＴＧ２とは独立に制御可能な出力制御クロックＴＧ３が印加されている点で相違する。なお、本実施の形態における第３の出力ゲート電極３０は従来の第３の出力ゲート電極２０と同様に形成することができる。
【００２３】
図４に、情報電荷を垂直転送する際の垂直クロックパルスφ1〜φ3及び出力制御クロックＴＧ１，ＴＧ２，ＴＧ３のタイミングチャートを示す。また、図５に、図４の各時刻に対応する転送電極１４−１〜１４−３及び第１〜第４の出力ゲート電極１６，１８，３０下のポテンシャル井戸の形成状況及び情報電荷の転送の様子を示す。なお、異なる波長成分に対応する情報電荷は異なるハッチングを用いることによって区別して示している。各転送電極１４−１〜１４−３及び出力ゲート電極１６，１８，３０は、印加されるクロックパルスがハイレベル（Ｈ）のときにオンし、ローレベル（Ｌ）のときにオフするものとする。
【００２４】
時刻ｔ1〜ｔ12では、奇数列の緑（Ｇ）の波長成分に対応する情報電荷、すなわち水平シフトレジスタに最も近い情報電荷、が水平転送部６ｈへ転送・出力される。時刻ｔ1〜ｔ9では、従来の固体撮像装置における時刻ｔ1〜ｔ9同様に制御が行われる。時刻ｔ10では、垂直クロックパルスφ2，φ3及び出力制御クロックＴＧ２，ＴＧ３をハイレベル（Ｈ）とし、垂直クロックパルスφ1及び出力制御クロックＴＧ１をローレベル（Ｌ）とする。これによって、奇数列の転送電極１４−２及び１４−３下に形成されるポテンシャル井戸４０に赤（Ｒ）に対応する情報電荷を保持し、偶数列の転送電極１４−２及び１４−３下に形成されるポテンシャル井戸４１に緑（Ｇ）に対応する情報電荷を保持し、及び、偶数列の転送電極１４−２及び出力ゲート電極１８下に形成されるポテンシャル井戸４２に青（Ｂ）に対応する情報電荷を保持しつつ、出力ゲート電極３０下に形成されるポテンシャル井戸４３へ奇数列の緑（Ｇ）に対応する情報電荷を移動させることができる。時刻ｔ11では、垂直クロックパルスφ2，φ3及び出力制御クロックＴＧ３をハイレベル（Ｈ）に維持し、垂直クロックパルスφ1及び出力制御クロックＴＧ１，ＴＧ２をローレベル（Ｌ）とする。また、時刻ｔ12では、垂直クロックパルスφ2，φ3、出力制御クロックＴＧ３及び奇数列に繋がる水平転送電極２４−１，２４−２に印加される水平クロックパルスＨＳ１をハイレベル（Ｈ）とし、垂直クロックパルスφ1及び出力制御クロックＴＧ１，ＴＧ２をローレベル（Ｌ）とする。これによって、奇数列の転送電極１４−２及び１４−３下に形成されるポテンシャル井戸４０、偶数列の転送電極１４−２及び１４−３下に形成されるポテンシャル井戸４１、偶数列の転送電極１４−２に形成されるポテンシャル井戸４２に情報電荷を保持したまま、奇数列の緑（Ｇ）に対応する情報電荷を水平転送電極２４−１，２４−２下に形成されるポテンシャル井戸４４に出力することができる。時刻ＦＨでは、水平転送電極２４−１，２４−２下に形成されたポテンシャル井戸に転送された情報電荷が水平シフトレジスタに沿って水平転送される。
【００２５】
時刻ｔ1から一回目の時刻ＦＨにおいて垂直シフトレジスタの奇数列から水平シフトレジスタへ情報電荷が出力されるまでに、図５に示した垂直シフトレジスタの情報電荷は実質的に１７回の転送段階を経ることとなる。なお、図５において黒丸（ドット）で示した位置において情報電荷の移動が起こっている。このように、出力制御クロックＴＧ１，ＴＧ２とは独立に制御される出力制御クロックＴＧ３を新たに加えることによって、実質的な転送段階を従来の２１回から１７回に減少させることができる。
【００２６】
時刻ｔ13〜ｔ18では、偶数列の青（Ｂ）の波長成分に対応する情報電荷、すなわち水平シフトレジスタに最も近い情報電荷、が水平転送部６ｈへ転送・出力される。時刻ｔ13では、垂直クロックパルスφ3及び出力制御クロックＴＧ２のみハイレベル（Ｈ）とし、垂直クロックパルスφ1，φ2及び出力制御クロックＴＧ１，ＴＧ３をローレベル（Ｌ）とする。これによって、奇数列の転送電極１４−３下に形成されるポテンシャル井戸４５に赤（Ｒ）に対応する情報電荷を保持し、偶数列の転送電極１４−３下に形成されるポテンシャル井戸４６に緑（Ｇ）に対応する情報電荷を保持しつつ、偶数列の出力ゲート電極１８下に形成されるポテンシャル井戸４７に青（Ｂ）に対応する情報電荷を纏める。時刻ｔ14では、新たに出力制御クロックＴＧ１，ＴＧ３をハイレベル（Ｈ）とし、時刻ｔ15では、出力制御クロックＴＧ２をローレベル（Ｌ）とする。これによって、偶数列の青（Ｂ）の情報電荷を出力ゲート電極１６，３０下に形成されるポテンシャル井戸４８に移動させる。時刻ｔ16では、垂直クロックパルスφ3及び出力制御クロック，ＴＧ１，ＴＧ３をハイレベル（Ｈ）に維持しつつ、垂直クロックパルスφ2をハイレベル（Ｈ）とする。これによって、奇数列の赤（Ｒ）の波長に対応する情報電荷及び偶数列の緑（Ｇ）の波長に対応する情報電荷を転送電極１４−２，１４−３下に形成されたポテンシャル井戸４９，５０にそれぞれ退避させる。時刻ｔ17，ｔ18では、垂直クロックパルスφ2，φ3をハイレベル（Ｈ）に維持しつつ、出力制御クロックＴＧ２をローレベル（Ｌ）とし、続いて偶数列に繋がる水平転送電極２４−１，２４−２に印加される水平クロックパルスＨＳ２をハイレベル（Ｈ）とする。これによって、偶数列の転送電極１４−２及び１４−３下に形成されるポテンシャル井戸４９、偶数列の転送電極１４−２及び１４−３下に形成されるポテンシャル井戸５０に情報電荷を保持したまま、偶数列の青（Ｂ）に対応する情報電荷を水平転送電極２４−１，２４−２下に形成されるポテンシャル井戸５１に出力することができる。時刻ＦＨでは、水平転送電極２４−１，２４−２下に形成されたポテンシャル井戸に転送された情報電荷が水平シフトレジスタに沿って水平転送される。
【００２７】
時刻ｔ13から２回目の時刻ＦＨにおいて垂直シフトレジスタの偶数列から水平シフトレジスタへ情報電荷が転送出力されるまでに、図５に示した垂直シフトレジスタの情報電荷は実質的に４回の転送段階を経ることとなる。このように、出力制御クロックＴＧ１，ＴＧ２とは独立に制御される出力制御クロックＴＧ３を新たに加えることによって、実質的な転送段階を従来の１１回から４回に減少させることができる。
【００２８】
このように奇数列と偶数列とが交互に水平シフトレジスタに出力されるように垂直転送を行うことによって、カラー撮像を行った場合に異なる波長成分に対応する情報電荷の混合を防ぐと共に、水平シフトレジスタのビット数を少なくしている。
【００２９】
およそ最大飽和量の情報電荷が蓄積される場合、情報電荷の転送が起こる度にポテンシャル井戸では電子−正孔の再結合が発生し、そこに蓄積された情報電荷が減少する。本実施の形態によれば、実質的な転送段数を低減することによって、情報電荷の劣化を抑制することができる。また、奇数列と偶数列における実質的な転送段数の差を小さくすることができる。
【００３０】
また、情報電荷の減少に伴う出力信号の線形性の悪化も防ぐことができると共に、信号の飽和出力を増加させることができる。
【００３１】
なお、従来ではＣＣＤ固体撮像素子の小型化の要請が高く、出力制御クロックの増加はチップのピン数の増大やクロックパルス生成回路の複雑化及び大型化を招き困難であった。しかしながら、近年のＣＣＤ固体撮像素子の高解像度化に伴ってチップサイズが増大しており、出力制御クロックを増加させたとしてもピン数の増大やクロックパルス生成回路の複雑化及び大型化は大きな問題とならなくなってきている。
【００３２】
また、本実施の形態では、垂直クロックパルスφ1，φ2，φ3とは独立に制御可能な出力制御クロックを３相とすることによって実質的な転送段階を減少させている。さらに、垂直クロックパルスφ1，φ2，φ3とは独立に制御可能な出力制御クロックを４相とすることによって実質的な転送段階をさらに減少させることもできる。
【００３３】
出力制御クロックを４相とする場合、図６に示すように、蓄積部６ｓの最終段の転送電極１４−２を第４の出力ゲート電極３２とする。また、クロックパルス生成部８は、垂直クロックパルスφ1，φ2，φ3とは独立に制御可能な４相の出力制御クロックＴＧ１〜ＴＧ４を生成できるものとする。第４の出力ゲート電極３２に、垂直クロックパルスφ1，φ2，φ3とは独立に制御可能な出力制御クロックＴＧ４を印加することによって実質的な転送段階を減少させることができる。
【００３４】
図７に、情報電荷を垂直転送する際の垂直クロックパルスφ1〜φ3及び出力制御クロックＴＧ１，ＴＧ２，ＴＧ３，ＴＧ４のタイミングチャートを示す。また、図８に、図７の各時刻に対応する転送電極１４−１〜１４−３及び第１〜第４の出力ゲート電極１６，１８，３０，３２下のポテンシャル井戸の形成状況及び情報電荷の転送の様子を示す。なお、異なる波長成分に対応する情報電荷は異なるハッチングを用いることによって区別して示している。各転送電極１４−１〜１４−３及び出力ゲート電極１６，１８，３０，３２は、印加されるクロックパルスがハイレベル（Ｈ）のときにオンし、ローレベル（Ｌ）のときにオフするものとする。
【００３５】
時刻ｔ1〜ｔ12では、奇数列の緑（Ｇ）の波長成分に対応する情報電荷、すなわち水平シフトレジスタに最も近い情報電荷、が水平転送部６ｈへ転送・出力される。時刻ｔ1〜ｔ7では、従来の固体撮像装置における時刻ｔ1〜ｔ7同様に制御が行われる。時刻ｔ8では、垂直クロックパルスφ2，φ3及び出力制御クロックＴＧ１，ＴＧ２をハイレベル（Ｈ）に維持したまま、垂直クロックパルスφ1及び出力制御クロックＴＧ４をローレベル（Ｌ）とする。時刻ｔ9では、垂直クロックパルスφ2，φ3及び出力制御クロックＴＧ２をハイレベル（Ｈ）に維持したまま出力制御クロックＴＧ１をローレベル（Ｌ）とする。時刻ｔ10では、垂直クロックパルスφ2，φ3及び出力制御クロックＴＧ２をハイレベル（Ｈ）に維持し、出力制御クロックＴＧ３，ＴＧ４をハイレベル（Ｈ）に変更する。時刻ｔ11では、垂直クロックパルスφ2，φ3及び出力制御クロックＴＧ３，ＴＧ４をハイレベル（Ｈ）に維持し、出力制御クロックＴＧ２をローレベル（Ｌ）に変更する。時刻ｔ12では、垂直クロックパルスφ2，φ3、出力制御クロックＴＧ４及び奇数列に繋がる水平転送電極２４−１，２４−２に印加される水平クロックパルスＨＳ１をハイレベル（Ｈ）とし、垂直クロックパルスφ1及び出力制御クロックＴＧ１，ＴＧ２をローレベル（Ｌ）とする。これによって、奇数列の転送電極１４−２及び１４−３下に形成されるポテンシャル井戸５２に赤（Ｒ）に対応する情報電荷を保持し、偶数列の転送電極１４−２及び１４−３下に形成されるポテンシャル井戸５３に緑（Ｇ）に対応する情報電荷を保持し、及び、偶数列の出力ゲート電極１６，１８，３２下に形成されるポテンシャル井戸５４に青（Ｂ）に対応する情報電荷を保持しつつ、出力ゲート電極１６，１８，３０下に形成されるポテンシャル井戸５５を利用して奇数列の緑（Ｇ）に対応する情報電荷を水平シフトレジスタへ転送出力させることができる。時刻ＦＨでは、水平転送電極２４−１，２４−２下に形成されたポテンシャル井戸に転送された情報電荷が水平シフトレジスタに沿って水平転送される。
【００３６】
時刻ｔ1から１回目の時刻ＦＨにおいて垂直シフトレジスタの奇数列から水平シフトレジスタへ情報電荷が転送出力されるまでに、図８に示した垂直シフトレジスタの情報電荷は実質的に１５回の転送段階を経ることとなる。なお、図５において黒丸（ドット）で示した位置において情報電荷の移動が起こっている。このように、出力制御クロックＴＧ１，ＴＧ２とは独立に制御される出力制御クロックＴＧ３，ＴＧ４を新たに加えることによって、実質的な転送段階を従来の２１回から１５回に減少させることができる。
【００３７】
時刻ｔ13〜ｔ17では、偶数列の青（Ｂ）の波長成分に対応する情報電荷、すなわち水平シフトレジスタに最も近い情報電荷、が水平転送部６ｈへ転送・出力される。時刻ｔ13では、垂直クロックパルスφ2，φ3及び出力制御クロックＴＧ２のみハイレベル（Ｈ）とし、垂直クロックパルスφ1及び出力制御クロックＴＧ１，ＴＧ３，ＴＧ４をローレベル（Ｌ）とする。時刻ｔ14では、垂直クロックパルスφ2，φ3及び出力制御クロックＴＧ２をハイレベル（Ｈ）に維持しつつ、出力制御クロックＴＧ１，ＴＧ３をハイレベル（Ｈ）に変更する。時刻ｔ15では、垂直クロックパルスφ2，φ3及び出力制御クロックＴＧ１，ＴＧ３をハイレベル（Ｈ）に維持しつつ、出力制御クロックＴＧ２をローレベル（Ｌ）に変更する。時刻ｔ16では、垂直クロックパルスφ2，φ3及び出力制御クロックＴＧ３をハイレベル（Ｈ）に維持しつつ、出力制御クロックＴＧ１をローレベル（Ｌ）に変更する。時刻ｔ17では、垂直クロックパルスφ2，φ3をハイレベル（Ｈ）に維持しつつ、偶数列に繋がる水平転送電極２４−１，２４−２に印加される水平クロックパルスＨＳ２をハイレベル（Ｈ）に変更する。これによって、奇数列の転送電極１４−３下に形成されるポテンシャル井戸５２に赤（Ｒ）に対応する情報電荷を保持し、偶数列の転送電極１４−３下に形成されるポテンシャル井戸５３に緑（Ｇ）に対応する情報電荷を保持しつつ、偶数列の出力ゲート電極１８下に形成されるポテンシャル井戸５４を利用して青（Ｂ）に対応する情報電荷を水平シフトレジスタへ転送出力できる。時刻ＦＨでは、水平転送電極２４−１，２４−２下に形成されたポテンシャル井戸に転送された情報電荷が水平シフトレジスタに沿って水平転送される。
【００３８】
時刻ｔ13から２回目の時刻ＦＨにおいて垂直シフトレジスタの偶数列から水平シフトレジスタへ情報電荷が転送出力されるまでに、図８に示した垂直シフトレジスタの情報電荷は実質的に２回の転送段階を経ることとなる。このように、出力制御クロックＴＧ１，ＴＧ２とは独立に制御される出力制御クロックＴＧ３，ＴＧ４を新たに加えることによって、実質的な転送段階を従来の１１回から２回に減少させることができる。
【００３９】
＜第２の実施の形態＞
第２の実施の形態におけるＣＣＤ固体撮像素子及びその制御方法について図を参照して以下に説明する。本実施の形態では、連続する３つの垂直シフトレジスタを１組として、各組から１つの垂直シフトレジスタを順に選択して情報電荷を出力する。図１３に、本実施の形態における固体撮像装置の構成を示す。本実施の形態におけるＣＣＤ固体撮像素子は、第１の実施の形態と同様に、撮像部６ｉ、蓄積部６ｓ、水平転送部６ｈ及び出力部６ｄを含んで構成される。クロックパルス生成部８からは、蓄積部６ｓに対して出力制御クロックＴＧ１〜ＴＧ４が入力される。
【００４０】
図１４は、本実施の形態におけるＣＣＤ固体撮像素子の主要部である蓄積部６ｓ及び水平転送部６ｈの内部構造の平面図である。図１４において、上記従来技術と同様の構成部については同一の符号を付している。
【００４１】
本実施の形態では、４つの出力ゲート電極が垂直シフトレジスタと水平シフトレジスタとの境界領域に配置される。第１の出力ゲート電極６０は、３ｎ＋１列のチャネル領域１２に最も近づき、３ｎ＋２列では中間位置、３ｎ＋３列のチャネル領域１２から最も離れるように蛇行して垂直シフトレジスタの出力側に転送電極１４に並列に配置される。第２の出力ゲート電極６２は、３ｎ＋１列では中間位置、３ｎ＋２列のチャネル領域１２から最も離れ、３ｎ＋３列のチャネル領域１２に最も近づくように蛇行して垂直シフトレジスタの出力側に転送電極１４に並列に配置される。第３の出力ゲート電極６４は、３ｎ＋１列のチャネル領域１２から最も離れ、３ｎ＋２列のチャネル領域１２に最も近づき、３ｎ＋３列では中間位置となるように蛇行して垂直シフトレジスタの出力側に転送電極１４に並列に配置される。第１〜第３の出力ゲート電極６０，６２，６４は、分離領域１０上で絶縁膜を介して互いに交差するように配置される。これら第１〜第３の出力ゲート電極が前段出力ゲート電極となる。第４の出力ゲート電極６６は、第１〜第３の出力ゲート電極６０，６２，６４よりもさらに出力側に配置される。出力ゲート電極６６は、３ｎ＋１列では第３の出力ゲート電極６４に近接し、３ｎ＋２列では第２の出力ゲート電極６２に近接し、３ｎ＋３列では第1の出力ゲート電極６０と近接する。出力ゲート電極６６は、第１〜第３の出力ゲート電極６０，６２，６４とは絶縁膜を介して配置される。第４の出力ゲート電極が後段出力ゲート電極となる。ここで、ｎは０又は１以上の整数である。
【００４２】
なお、上記第１の実施の形態では、第１及び第２の出力ゲート電極１６，１８が前段出力ゲート電極に相当し、第３の出力ゲート電極３０が後段出力ゲート電極に相当する。
【００４３】
ＣＣＤ固体撮像素子の蓄積部６ｓ及び水平転送部６ｈの構成は第１の実施の形態とほぼ同様であるが、第１〜第４の出力ゲート電極６０，６２，６４，６６に垂直クロックパルスφ1〜φ3とはそれぞれ独立に制御可能な出力制御クロックＴＧ１〜ＴＧ４が印加されている点で相違する。
【００４４】
図１５に、情報電荷を垂直転送する際の垂直クロックパルスφ1〜φ3及び出力制御クロックＴＧ１〜ＴＧ４のタイミングチャートを示す。また、図１６に、図１５の各時刻に対応する転送電極１４−１〜１４−３及び第１〜第４の出力ゲート電極６０，６２，６４，６６下のポテンシャル井戸の形成状況及び情報電荷の転送の様子を示す。各転送電極１４−１〜１４−３及び出力ゲート電極６０，６２，６４，６６は、印加されるクロックパルスがハイレベル（Ｈ）のときにオンし、ローレベル（Ｌ）のときにオフするものとする。
【００４５】
時刻ｔ1〜ｔ9では、３ｎ＋１列の情報電荷が水平転送部６ｈへ転送・出力される。時刻ｔ1〜ｔ3では、各列の情報電荷が転送電極１４−２に転送される。時刻ｔ4では、垂直クロックパルスφ2，φ3及び出力制御クロックＴＧ１，ＴＧ２，ＴＧ３をハイレベル（Ｈ）とし、垂直クロックパルスφ1及び出力制御クロックＴＧ４をローレベル（Ｌ）とする。これによって、水平シフトレジスタとの境界にある情報電荷は転送電極１４−２及び出力ゲート電極６０，６２，６４下に形成されたポテンシャル井戸に保持される。時刻ｔ5では、垂直クロックパルスφ2がローレベルに変更される。これによって、水平シフトレジスタとの境界にある情報電荷は出力ゲート電極６０，６２，６４下に形成されたポテンシャル井戸に転送される。時刻ｔ6では、垂直クロックパルスφ3及び出力制御クロックＴＧ３をハイレベル（Ｈ）とし、垂直クロックパルスφ1，φ2及び出力制御クロックＴＧ１，ＴＧ２，ＴＧ４をローレベル（Ｌ）とする。これによって、３ｎ＋１列の情報電荷は出力ゲート電極６６に隣接するポテンシャル井戸に保持され、３ｎ＋２列の情報電荷は出力ゲート電極６６から出力ゲート電極６０分だけ離れたポテンシャル井戸に保持され、３ｎ＋３列の情報電荷は転送電極１４−２に隣接するポテンシャル井戸に保持される。
【００４６】
時刻ｔ7では、垂直クロックパルスφ3及び出力制御クロックＴＧ１，ＴＧ３，ＴＧ４をハイレベル（Ｈ）とする。また、時刻ｔ8では出力制御クロックＴＧ３がローレベル（Ｌ）に変更され、時刻ｔ9では出力制御クロックＴＧ４がローレベル（Ｌ）に変更される。ここで、３ｎ＋１列に接続された水平シフトレジスタの水平転送電極に印加される水平クロックパルスＨＳ１がハイレベル（Ｈ）とされているので、３ｎ＋１列から情報電荷が水平シフトレジスタへ転送される。一方、３ｎ＋２列及び３ｎ＋３列の情報電荷は出力ゲート電極６４下のポテンシャル井戸から出力ゲート電極６０下のポテンシャル井戸へ移動される。時刻ＦＨでは、３ｎ＋１列の垂直シフトレジスタから水平シフトレジスタへ転送された情報電荷が水平シフトレジスタに沿って水平転送される。
【００４７】
時刻ｔ10〜ｔ13では、３ｎ＋２列の情報電荷が水平転送部６ｈへ転送・出力される。時刻ｔ10では、３ｎ＋２列に接続された水平シフトレジスタの水平転送電極に印加される水平クロックパルスＨＳ２がハイレベル（Ｈ）とされる。時刻ｔ11では、垂直クロックパルスφ3及び出力制御クロックＴＧ１がハイレベル（Ｈ）に維持されつつ、出力制御クロックＴＧ２，ＴＧ４がハイレベル（Ｈ）に変更される。また、時刻ｔ12では出力制御クロックＴＧ１がローレベル（Ｌ）に変更され、時刻ｔ13では出力制御クロックＴＧ４がローレベル（Ｌ）に変更される。ここで、３ｎ＋２列に接続された水平シフトレジスタの水平転送電極に印加される水平クロックパルスＨＳ２がハイレベル（Ｈ）とされているので、３ｎ＋２列から情報電荷が水平シフトレジスタへ転送される。一方、３ｎ＋３列の情報電荷は出力ゲート電極６０下のポテンシャル井戸から出力ゲート電極６２下のポテンシャル井戸へ移動される。時刻ＦＨでは、３ｎ＋２列の垂直シフトレジスタから水平シフトレジスタへ転送された情報電荷が水平シフトレジスタに沿って水平転送される。
【００４８】
時刻ｔ14〜ｔ17では、３ｎ＋３列の情報電荷が水平転送部６ｈへ転送・出力される。時刻ｔ14では、３ｎ＋３列に接続された水平シフトレジスタの水平転送電極に印加される水平クロックパルスＨＳ３がハイレベル（Ｈ）とされる。時刻ｔ15では、垂直クロックパルスφ3及び出力制御クロックＴＧ２がハイレベル（Ｈ）に維持されつつ、出力制御クロックＴＧ４がハイレベル（Ｈ）に変更される。また、時刻ｔ16では出力制御クロックＴＧ２がローレベル（Ｌ）に変更され、時刻ｔ17では出力制御クロックＴＧ４がローレベル（Ｌ）に変更される。ここで、３ｎ＋３列に接続された水平シフトレジスタの水平転送電極に印加される水平クロックパルスＨＳ３がハイレベル（Ｈ）とされているので、３ｎ＋３列から情報電荷が水平シフトレジスタへ転送される。時刻ＦＨでは、３ｎ＋３列の垂直シフトレジスタから水平シフトレジスタへ転送された情報電荷が水平シフトレジスタに沿って水平転送される。
【００４９】
時刻ｔ18，ｔ19では、垂直クロックパルスφ1がハイレベル（Ｈ）にされた後、垂直クロックパルスφ3がローレベル（Ｌ）にされる。これによって、各列において、転送電極１４−３下のポテンシャル井戸に保持されていた情報電荷が転送電極１４−２下のポテンシャル井戸に転送される。
【００５０】
このように３つの前段出力ゲート電極６０，６２，６４と１つの後段出力ゲート電極６６とを備えることによって、３列の垂直シフトレジスタを１組として、各組から１つの垂直シフトレジスタを順に選択して情報電荷を出力させることができる。なお、同様に、前段出力ゲート電極をｎ本設けると共に後段出力ゲート電極を１本設け、各出力ゲート電極に垂直クロックパルスとそれぞれ独立に制御可能な出力制御クロックを印加可能とすることによって、ｎ列の垂直シフトレジスタから垂直シフトレジスタを１つずつ順に選択して情報電荷を出力させることができる。
【００５１】
また、本実施の形態によれば、実質的な転送段数が低減される。これによって、情報電荷の劣化を抑制することができる。また、各列における実質的な転送段数の差を小さくすることができる。さらに、情報電荷の減少に伴う出力信号の線形性の悪化も防ぐことができると共に、信号の飽和出力を増加させることができる。
【図面の簡単な説明】
【００５２】
【図１】第1の実施の形態における固体撮像装置の構成を示す図である。
【図２】第1の実施の形態における固体撮像素子の画素の配列構成を示す図である。
【図３】第1の実施の形態における固体撮像素子の内部構成を示す平面図である。
【図４】第1の実施の形態における垂直クロックパルス、出力制御クロック及び水平クロックパルスのタイミングチャートを示す図である。
【図５】第1の実施の形態における蓄積部及び水平転送部のポテンシャルの変化を示す図である。
【図６】第1の実施の形態に係る別例における固体撮像素子の内部構成を示す平面図である。
【図７】第1の実施の形態に係る別例における垂直クロックパルス、出力制御クロック及び水平クロックパルスのタイミングチャートを示す図である。
【図８】第1の実施の形態に係る別例における蓄積部及び水平転送部のポテンシャルの変化を示す図である。
【図９】従来の固体撮像装置の構成を示す図である。
【図１０】従来の固体撮像素子の内部構成を示す平面図である。
【図１１】従来の固体撮像装置における垂直クロックパルス、出力制御クロック及び水平クロックパルスのタイミングチャートを示す図である。
【図１２】従来の固体撮像装置における蓄積部及び水平転送部のポテンシャルの変化を示す図である。
【図１３】第２の実施の形態における固体撮像装置の構成を示す図である。
【図１４】第２の実施の形態における固体撮像素子の内部構成を示す平面図である。
【図１５】第２の実施の形態における垂直クロックパルス、出力制御クロック及び水平クロックパルスのタイミングチャートを示す図である。
【図１６】第２の実施の形態における蓄積部及び水平転送部のポテンシャルの変化を示す図である。
【符号の説明】
【００５３】
２  固体撮像素子、２ｄ  出力部、２ｉ  撮像部、２ｈ  水平転送部、２ｓ  蓄積部、４  クロックパルス生成部、６ｄ  出力部、６ｉ  撮像部、６ｈ  水平転送部、６ｓ  蓄積部、８  クロックパルス生成部、１０  分離領域、１２  チャネル領域、１４  転送電極、１６  第１の出力ゲート電極、１８  第２の出力ゲート電極、２０  第３の出力ゲート電極、２２  チャネル領域、２４  水平転送電極、２６  水平分離領域、３０  第３の出力ゲート電極、３２  第４の出力ゲート電極、４０〜５５  ポテンシャル井戸、６０，６２，６４  前段出力ゲート電極（第１〜第３の出力ゲート電極）、６６  後段出力ゲート電極（第４の出力ゲート電極）。
【図１】
2006073988.tif 000003
【図２】
2006073988.tif 000004
【図３】
2006073988.tif 000005
【図４】
2006073988.tif 000006
【図５】
2006073988.tif 000007
【図６】
2006073988.tif 000008
【図７】
2006073988.tif 000009
【図８】
2006073988.tif 000010
【図９】
2006073988.tif 000011
【図１０】
2006073988.tif 000012
【図１１】
2006073988.tif 000013
【図１２】
2006073988.tif 000014
【図１３】
2006073988.tif 000015
【図１４】
2006073988.tif 000016
【図１５】
2006073988.tif 000017
【図１６】
2006073988.tif 000018