(57)【要約】【課題】  非定振幅変調と定振幅変調の二つの変調方式を扱うデュアルモード送信機の低雑音化と、低コストを実現する無線通信端末を提供する。【解決手段】  直交変調器の出力信号に対して位相同期ループ、及び、包絡線に対する同期ループを適用することで、定振幅変調及び非定振幅変調に対応可能で低雑音な送信機を実現する。さらに、包絡線変調を実現するための可変利得増幅器と電力増幅器の出力電力制御を実現するための可変利得増幅器をそれぞれ用意することで、固定利得の汎用ＰＡを使用可能とし、無線通信端末の低コスト化を実現する。【選択図】  図１
2006067574.tif 000002
【特許請求の範囲】
【請求項１】
参照信号の位相に同期し、前記参照信号とフィードバック信号との位相及び周波数が同一になるように制御される第１のフィードバックループと、
前記参照信号の包絡線に同期し、前記参照信号とフィードバック信号の包絡線とが同一になるように制御される第２のフィードバックループとを有し、
前記参照信号に同期した位相情報と、前記参照信号に同期した包絡線情報との合成により出力信号を形成する送信機であって、
前記第１のフィードバックループは、前記参照信号が定包絡線変調の場合と非定包絡線変調の場合とで共用されることを特徴とする送信機。
【請求項２】
請求項１記載の送信機において、
前記位相情報と前記包絡線情報との合成を行うための第１の可変利得増幅器と、
前記出力信号の平均電力を制御するための第２の可変利得増幅器とを有し、
前記第１の可変利得増幅器は、前記第１のフィードバックループ及び前記第２のフィードバックループの内側に接続され、
前記第２の可変利得増幅器は、前記第１のフィードバックループ及び前記第２のフィードバックループの外側に接続されることを特徴とする送信機。
【請求項３】
請求項２記載の送信機において、
前記第１の可変利得増幅器は、自己バイアス型インバータ回路であり、その利得制御はインバータの電源電圧端子の電位を変えることで行われることを特徴とする送信機。
【請求項４】
請求項３記載の送信機において、
前記第１のフィードバックループは、前記参照信号と前記フィードバック信号との位相比較を行うための位相比較器を有し、
前記位相比較器は、アナログ型位相比較器とデジタル型位相比較器とを有し、
前記第１のフィードバックループは、最初に前記デジタル型位相比較器を用いて収束を行い、その後、前記デジタル型位相比較器を非動作状態にし、前記アナログ型位相比較器を動作状態にして、前記アナログ型位相比較器を用いて収束を行うことを特徴とする送信機。
【請求項５】
請求項４記載の送信機において、
前記第１のフィードバックループ、または前記第２のフィードバックループ、またはその両者の帯域幅は、前記参照信号が前記定包絡線変調の場合と前記非定包絡線変調の場合とで制御されることを特徴とする送信機。
【請求項６】
請求項５記載の送信機において、
前記第１のフィードバックループは、前記位相比較器と、第１の低域通過フィルタと、電圧制御発振器と、前記第１の可変利得増幅器とを有し、
前記第２のフィードバックループは、包絡線比較器と、第２の低域通過フィルタと、電圧電流変換器と、前記第１の可変利得増幅器と、前記第１の可変利得増幅器の制御端子を駆動するためのドライバ回路とを有し、
前記第１の低域通過フィルタは、前記参照信号が前記定包絡線変調の場合と前記非定包絡線変調の場合とで、前記第１のフィードバックループの帯域幅を変えるためのスイッチを有することを特徴とする送信機。
【請求項７】
ベースバンド回路と、前記ベースバンド回路から送信ベースバンド信号が入力される送信機と、前記送信機の出力に接続された電力増幅器と、前記ベースバンド回路に受信ベースバンド信号を出力する受信機と、前記受信機の入力に接続された帯域通過フィルタ部と、アンテナと、前記アンテナと前記帯域通過フィルタ部の入力と前記電力増幅器の出力とが接続されるセレクタと、前記送信機と前記受信機とにローカル信号を供給するローカル信号生成回路とを有する無線通信端末であって、
前記ベースバンド回路と前記送信機と前記電力増幅器と前記受信機と前記帯域通過フィルタ部と前記アンテナと前記ローカル信号生成回路とは、１つあるいは複数の周波数帯域に対応し、１つあるいは複数の無線通信システムに対応した機能を有するものであり、
前記送信機は、請求項１記載の送信機からなることを特徴とする無線通信端末。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定振幅変調方式と非定振幅変調方式のデュアルモードに対応し、かつ、出力雑音を低減できる送信機に適用して有効な技術に関する。
【背景技術】
【０００２】
本発明者が検討したところによれば、送信機及びそれを用いた無線通信端末に関しては、以下のような技術が考えられる。
【０００３】
例えば、移動体通信は、ここ十年の間に音声サービスを中心として爆発的に加入者数を増やしてきた。そのような通信システムとして、ＧＳＭ（Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）が挙げられる。一方、近年、音声サービスだけではなく高速データ通信へのニーズが高まっており、ＧＳＭシステムにおいても、定振幅変調である従来のＧＭＳＫ（Ｇａｕｓｓｉａｎ  Ｍｉｎｉｍｕｍ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）変調を用いた方式から、多値変調で非定振幅の８値ＰＳＫ（Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）変調を用いるＥＤＧＥ（Ｅｎｈａｎｃｅｄ  Ｄａｔａ  ｆｏｒ  Ｇｌｏｂａｌ  Ｅｖｏｌｕｔｉｏｎ）システムへの移行が予定されている。このＥＤＧＥ方式に対応した端末では、従来のＧＳＭ方式（定振幅ＧＭＳＫ変調）とＥＤＧＥ方式（非定振幅８ＰＳＫ変調）の二つの方式に対応したデュアルモード端末であることが必須である。
【０００４】
なお、上記移動体通信の変調方式の詳細は、例えば、非特許文献１にその動作の詳細が記述されている。
【非特許文献１】Ｂｅｈｚａｄ  Ｒａｚａｖｉ，”ＲＦ  Ｔｒａｎｓｍｉｔｔｅｒ  Ａｒｃｈｉｔｅｃｔｕｒｅｓ  ａｎｄ  Ｃｉｒｃｕｉｔｓ”，ＩＥＥＥ  １９９９  Ｃｕｓｔｏｍ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ  Ｃｏｎｆｅｒｅｎｃｅ，ｐｐ．１９７−２０４
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、前記のような送信機及びそれを用いた無線通信端末に関しては、本発明者が検討した結果、以下のようなことが明らかとなった。
【０００６】
例えば、ＧＳＭ方式で用いられている送信方式として、デュアルＩＦ方式が挙げられる。図１０は、本発明の前提として検討した技術において、その代表的な送信機の構成を示すブロック図である。デュアルＩＦ方式の送信機は、直交変調器（以下、ＭＯＤと記す）１００、低域通過フィルタ（以下、ＬＰＦと記す）１０１ａ、ミキサ１０２ａ、帯域通過フィルタ（以下、ＢＰＦと記す）１０３、中間周波数の電圧制御発振器（以下、ＩＦＶＣＯと記す）１０５、分周器１０４ａ、ＲＦ周波数の電圧制御発振器（以下、ＲＦＶＣＯと記す）１０６、分周器１０４ｂから構成される。
【０００７】
この送信機において、ＭＯＤ１００は、ベースバンド信号Ｉ，Ｑの中心周波数を第１搬送波周波数へと変換する。ミキサ１０２ａは、第２搬送波を用いてその出力周波数を所望の周波数へと変換する。第１搬送波周波数は、ＩＦＶＣＯ１０５及び分周器１０４ａを用いて生成される。第２搬送波は、ＲＦＶＣＯ１０６及び分周器１０４ｂを用いて生成される。上記ＲＦＶＣＯ１０６、ＩＦＶＣＯ１０５は通常シンセサイザを用いることで出力周波数の安定化が行われる。回路から発生する雑音、不要信号を抑圧するために、ＬＰＦ１０１ａ，１０３が用いられる。
【０００８】
また、ＧＳＭ方式で用いられている他の送信方式として、オフセットＰＬＬ方式が挙げられる。図１１は、本発明の前提として検討した技術において、その代表的な送信機の構成を示すブロック図である。オフセットＰＬＬ方式の送信機は、図１０と同様の、ＭＯＤ１００、ＬＰＦ１０１ａ、ＩＦＶＣＯ１０５、分周器１０４ａと、ＲＦＶＣＯ１０６及び分周器１０４ｂと、位相比較器（以下、ＰＤと記す）２００、ＬＰＦ１０１ｂ、電圧制御発振器（以下、ＴＸＶＣＯと記す）２０１、ミキサ１０２ｂ、ＬＰＦ１０１ｃから構成される。
【０００９】
この送信機において、ＰＤ２００には、ＬＰＦ１０１ａの出力の変調信号が参照信号として入力される。ＴＸＶＣＯ２０１は、所望の送信周波数を出力するための電圧制御発振器である。ミキサ１０２ｂは、第２搬送波を用いてその出力周波数を所望の周波数へと変換し、その出力信号はフィードバック信号としてＰＤ２００に入力される。ＰＤ２００、ＬＰＦ１０１ｂ、ＴＸＶＣＯ２０１、ミキサ１０２ｂ、ＬＰＦ１０１ｃは位相フィードバックループ（以下、ＰＭループと記す）を形成し、ＰＤ２００に入力される該参照信号と該フィードバック信号の周波数及び位相が等しくなるように制御される。該フィードバックループは、ＰＤ２００の入力信号に対して狭帯域の帯域通過フィルタとして動作するため、その出力、すなわち、ＴＸＶＣＯ２０１の出力を低雑音化することが容易である。
【００１０】
上記デュアルＩＦ方式の例においては、構成回路を十分に線形に設計することで、ＧＳＭ方式及びＥＤＧＥ方式の両者に対応させることが可能である。しかし、周波数を２段階で変換する方式を用いているために、雑音の大きい周波数変換回路（ＭＯＤ１００、ミキサ１０２ａ）と搬送波生成回路（分周器１０４ａ，１０４ｂ、ＩＦＶＣＯ１０５、ＲＦＶＣＯ１０６）が必要で、送信機の出力での低雑音化が困難であった。したがって、ＧＳＭのように雑音仕様の厳しいシステム（送信周波数から２０ＭＨｚ離調で−１６２ｄＢｃ／Ｈｚ）では、ミキサ１０２ａの出力、もしくはミキサ１０２ａの入出力にＩＣ集積化が困難なＳＡＷ（Ｓｕｒｆａｃｅ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ）フィルタが必要で、端末の面積、コストが増大するという課題があった。
【００１１】
一方、上記オフセットＰＬＬ方式の例においては、前記フィードバックループの狭帯域帯域通過特性を用いることで、前記ＳＡＷフィルタなしに低雑音化することが可能である。しかし、ＴＸＶＣＯ２０１は発振器であり、一般的に発振器の出力振幅は一定であることから、該オフセットＰＬＬ方式は定振幅ＧＭＳＫ変調を用いるＧＳＭ方式には適用可能であるが、非定振幅８ＰＳＫ変調を用いるＥＤＧＥ方式には適用不可能であるという課題があった。
【００１２】
本発明の目的は、上記課題を解決し、非定振幅変調と定振幅変調の２つの変調方式を扱うデュアルモード送信機の低雑音化をＩＣ集積化困難なＳＡＷフィルタなしで実現する。さらに、該送信機の出力に接続され、通信規格で規定される所望のアンテナ出力電力を該送信機の出力信号に与えるための電力増幅器として汎用ＰＡを使用可能にすることで、低コストな無線通信端末を提供することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１５】
すなわち、本発明では上記課題を解決するため、上記ＭＯＤの出力信号に対して、上記ＰＭループのみならず、包絡線に対するフィードバックループ（以下、ＡＭループと記す）を適用することで、定振幅変調及び非定振幅変調に対応可能で低雑音な送信機を実現する。さらに、包絡線変調を実現するための可変利得増幅器（以下、ＶＧＡと記す）と、電力増幅器（以下、ＰＡと記す）の出力電力制御を実現するための可変利得増幅器をそれぞれ用意することで、固定利得の汎用ＰＡを使用可能とする。ここで言う汎用ＰＡとは、一般的に使用されているＰＡのことを指し、該送信機専用の追加機能を持たないＰＡのことを示す。
【発明の効果】
【００１６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１７】
すなわち、本発明の送信機によれば、定振幅変調方式と非定振幅変調方式のデュアルモードに対応できる低雑音な送信機を構成でき、かつ、低コストな無線通信端末を実現できるという効果がある。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の構成要素には原則として同一の符号を付し、その繰り返しの説明は省略する。また、上記で示した図１０及び図１１と同一の構成要素についても同様である。
【００１９】
本発明の一実施の形態では、以下において、定振幅変調方式としてＧＭＳＫ変調を用いるＧＳＭシステムを、非定振幅変調方式として８ＰＳＫ変調を用いるＥＤＧＥシステムをそれぞれ用いて説明を行うが、実際の実施にあたってはこれらの通信システムに限られるものでないことは言うまでもない。
【００２０】
まず、図１により、本発明の一実施の形態による送信機の一例を説明する。図１は、本実施の形態による送信機の一例を示すブロック図である。
【００２１】
本実施の形態の送信機は、ＭＯＤ１００、ＬＰＦ１０１ａ、ＩＦＶＣＯ１０５及び８分周（１／８）の分周器１０４ｄから構成される第１搬送波周波数生成回路と、ＲＦＶＣＯ１０６及び４分周（１／４）の分周器１０４ｃから構成される第２搬送波周波数生成回路と、ＰＤ２００、ＬＰＦ１０１ｄ、ＴＸＶＣＯ２０１、ＶＧＡ３００ａ、ミキサ１０２ｂ及びＬＰＦ１０１ｃから構成されるＰＭループと、包絡線比較器（以下、ＡＭＤと記す）３０１、ＬＰＦ１０１ｅ、電圧電流変換器（以下、ＶＩＣと記す）３０２、ＬＰＦ１０１ｆ、ＶＧＡ３００ａの制御端子を駆動するためのドライバ回路（以下、ＤＲＶと記す）３０３、ＶＧＡ３００ａ、ミキサ１０２ｂ及びＬＰＦ１０１ｃから構成されるＡＭループと、ＶＧＡ３００ｂと、ＰＡ３０４と、ＰＡ３０４の出力信号の検波器（以下、ＤＥＴと記す）３０５と、制御回路（以下、ＣＴＲＬと記す）３０６とから構成される。
【００２２】
この送信機において、３０７で囲まれた回路はＩＣに集積化され、３０８で囲まれた回路はモジュールに集積化される。
【００２３】
ＬＰＦ１０１ｄは、スイッチ（以下、ＳＷと記す）１、抵抗Ｒ２ｂ，Ｒ２ｂ’、容量Ｃ１ｂ，Ｃ２ｂから構成される。ＳＷ１は、ＬＰＦ１０１ｄの周波数帯域を変えるために、非定振幅変調動作時はオープン状態、定振幅変調動作時はショート状態で使用される。ＬＰＦ１０１ｅは、抵抗Ｒ２ａ、容量Ｃ１ａ，Ｃ２ａから構成される。ＬＰＦ１０１ｆは、抵抗Ｒ３、容量Ｃ０，Ｃ３から構成される。
【００２４】
特に、本実施の形態の送信機においては、ＰＭループは参照信号の位相に同期し、ＡＭループは参照信号の包絡線に同期し、参照信号に同期した位相情報と包絡線情報との合成により出力信号を形成するような構成で、ＰＭループは参照信号が定包絡線変調の場合と非定包絡線変調の場合とで共用されるようになっている。さらに、位相情報と包絡線情報との合成を行うためのＶＧＡ３００ａと、出力信号の平均電力を制御するためのＶＧＡ３００ｂとを有し、ＶＧＡ３００ａはＰＭループ及びＡＭループの内側に接続され、ＶＧＡ３００ｂはＰＭループ及びＡＭループの外側に接続されている。そして、ＶＧＡ３００ａは、自己バイアス型インバータ回路で構成される。また、ＰＭループは、参照信号とフィードバック信号との位相比較を行うためのＰＤ２００を有し、ＰＤ２００はアナログ型位相比較器とデジタル型位相比較器とを有して構成されている。
【００２５】
次に、前述した図１と図２により、本実施の形態の送信機において、非定振幅変調と定振幅変調との各変調方式による動作の一例を説明する。図２は、ＡＭループ及びＰＭループの設定の一例を示す説明図である。
【００２６】
まず、Ｉ，Ｑベースバンド信号として、非定振幅変調（ＥＤＧＥ）が用いられる場合の動作について説明する。
【００２７】
Ｉ，Ｑベースバンド信号は、ＭＯＤ１００において第１搬送波周波数を中心周波数とする信号に変換され、不要信号がＬＰＦ１０１ａで抑圧される。ＬＰＦ１０１ａの出力信号は、ＰＤ２００及びＡＭＤ３０１の参照入力信号となる。
【００２８】
前記ＰＭループにより、該参照入力信号とＰＤ２００へのフィードバック入力信号の位相及び周波数が同一になるように制御され、その結果、ＶＧＡ３００ａの出力において、該参照入力信号に含まれる位相もしくは周波数変調成分が再生され、また、中心周波数は、第１、第２搬送波周波数によって決まる周波数に変換される。例えば、ＩＦＶＣＯ１０５の出力周波数が６４０ＭＨｚの場合、前記第１搬送波周波数は８０ＭＨｚとなり、該参照入力信号の中心周波数もまた８０ＭＨｚとなる。したがって、ＰＤ２００へのフィードバック信号の中心周波数は８０ＭＨｚとなる。一方、ＲＦＶＣＯ１０６の周波数を３９２０ＭＨｚとすると、前記第２搬送波周波数は９８０ＭＨｚとなる。ＶＧＡ３００ａの出力の中心周波数をミキサ１０２ｂでダウンコンバートした結果が８０ＭＨｚとなるので、結局、ＶＧＡ３００ａの出力の中心周波数は９００ＭＨｚとなる。
【００２９】
同様に、前記ＡＭループにより前記参照入力信号とＡＭＤ３０１へのフィードバック入力信号の包絡線が同一になるように制御され、その結果、ＶＧＡ３００ａの出力において、該参照入力信号に含まれる包絡線が再生される。ただし、前記ＡＭループに含まれる回路は、ＶＧＡ３００ａの出力で包絡線が忠実に再現されるように十分に線形に設計されている。
【００３０】
前述の通り、該ＰＭループはＰＤ２００の入力信号に対し、狭帯域帯域通過フィルタ特性を有する。また、該ＡＭループに関しても、ＡＭＤ３０１の入力信号に対し、狭帯域帯域通過フィルタ特性を有する。この２つのフィルタ特性によって、該送信機の低雑音化が実現する。
【００３１】
該ＡＭループの帯域幅は、該ＡＭループに含まれる回路の利得と、ＬＰＦ１０１ｅ、ＬＰＦ１０１ｆの周波数特性によって決まる。ループの雑音低減効果と包絡線変調の再現精度の兼ね合いから、ＥＤＧＥの場合、１．８ＭＨｚ程度に設計される。他方、該ＰＭループの帯域幅は、ＴＸＶＣＯ２０１の感度、ＰＤ２００の利得、及びＬＰＦ１０１ｄの周波数特性によって決まる。ループの雑音低減効果と該ＡＭループとの遅延量マッチングの観点から、ＥＤＧＥの場合、該ＰＭループの帯域幅はやはり１．８ＭＨｚ程度に設計される。なお、この場合、ＬＰＦ１０１ｄのＳＷ１はオープン状態で使用される。
【００３２】
ＴＸＶＣＯ２０１の出力信号は、前述の通り、定包絡線信号であるから、前記包絡線の再生は、ＶＧＡ３００ａの利得制御により実現される。したがって、ＶＧＡ３００ａの可変利得範囲は、変調信号の包絡線変動をカバーするだけでよく、ＥＤＧＥの場合には、およそ１８ｄＢあればよく、簡便な回路を用いることができる。
【００３３】
一方、ＧＳＭ及びＥＤＧＥでは、アンテナ出力電力を少なくとも４０ｄＢ可変できることが要求されている。この要求を満たすため、ＶＧＡ３００ｂが用いられる。ＶＧＡ３００ｂは、可変利得範囲が４０ｄＢ以上の線形増幅器である。アンテナ出力電力の制御は、ＤＥＴ３０５及びＣＴＲＬ３０６を用いて行われる。ＰＡ３０４の出力電力がＤＥＴ３０５で検波され、検波信号が出力される。該検波信号はＣＴＲＬ３０６で参照信号ＲＡＭＰと比較され、該検波信号と該参照信号が同じになるようなＶＧＡ３００ｂの利得制御信号が生成され、ＶＧＡ３００ｂ、ＰＡ３０４、ＤＥＴ３０５、ＣＴＲＬ３０６でアンテナ出力電力制御ループを形成する。この様に、アンテナ出力電力制御に必要な可変利得特性は、ＶＧＡ３００ｂが実現するため、ＰＡ３０４は固定利得で十分に線形な特性を有すればよく、該送信機の実現のために専用の機能を追加する必要がなく、汎用ＰＡを用いることが可能である。ただし、ＰＡ３０４の特性、例えば、利得は、ＧＳＭ動作、ＥＤＧＥ動作によって変わる場合もある。
【００３４】
続いて、Ｉ，Ｑベースバンド信号として、定振幅変調（ＧＳＭ）が用いられる場合の動作について説明する。
【００３５】
この場合、前述のＡＭループ動作にのみ必要な回路は非動作状態に設定される。すなわち、ＡＭＤ３０１、ＶＩＣ３０２である。ＤＲＶ３０３は、ＶＧＡ３００ａに所望の固定電位を与えるように動作し、その結果、ＶＧＡ３００ａは固定利得増幅器として動作する。該ＰＭループは、前述の説明と同様に動作し、該送信機は前記オフセットＰＬＬと同等の動作をし、低雑音信号を出力することができる。ただし、ＧＳＭの場合、ＥＤＧＥに比べて出力Ｃ／Ｎ仕様が約６ｄＢと厳しいため、ＥＤＧＥ動作時に比べて該送信機の出力雑音を低減する必要がある。１つには、ＡＭＤ３０１、ＶＩＣ３０２が非動作状態になることによって低雑音化が行われる。さらに、ＥＤＧＥ動作時に比べて、ＰＭループ帯域を狭くすることで低雑音化が行われる。前述のＰＭループ帯域の設計に際し、ＥＤＧＥ動作の場合のような該ＡＭループとの遅延量マッチングを考慮する必要がなく、雑音抑圧特性と変調信号再現精度との兼ね合いだけで決めることが可能であり、１．２ＭＨｚ程度に設計される。ＥＤＧＥ動作時と該ＰＭループ帯域を変えるため、ＬＰＦ１０１ｄのＳＷ１をショート状態としてＬＰＦ１０１ｄの周波数帯域を広げると共に、ＬＰＦ１０１ｄの周波数特性変化による該ＰＭループ位相余裕の変動を抑えるため、ＰＤ２００の利得もまた変化させる。
【００３６】
図２に、ＧＳＭ動作時、ＥＤＧＥ動作時での該ＡＭループ、及び該ＰＭループの設計値を纏める。ＧＳＭ動作時では、ＰＭループ帯域が１．２ＭＨｚ、ＰＤ２００の利得がＡ、抵抗Ｒ２ｂ，Ｒ２ｂ’の合成抵抗がＢである。ＥＤＧＥ動作時では、ＰＭループ帯域が１．８ＭＨｚ、ＰＤ２００の利得がＡ×（１．８／１．２）２、抵抗Ｒ２ｂ，Ｒ２ｂ’の合成抵抗がＢ／（１．８／１．２）、ＡＭループ帯域が１．８ＭＨｚである。なお、Ａ，Ｂはある所望の値であり、それらの実際の値は、ＴＸＶＣＯ２０１やノイズ特性等によって決定される。
【００３７】
以上、本実施の形態の送信機によれば、以下のように要点及び効果を纏めることができる。
【００３８】
（１）ＬＰＦ１０１ａの出力信号に対して、ＰＭループ及びＡＭループを適用することで、定振幅変調（ＧＳＭ）及び非定振幅変調（ＥＤＧＥ）に対応可能な低雑音の送信機を実現する。また、ＧＳＭ動作、ＥＤＧＥ動作によりそれぞれ最適なＰＭループ帯域にすることで、さらなる低雑音化を実現する。これらにより、ＩＣ集積化困難なＳＡＷフィルタが不要となり、低コストな送信機を実現できる。
【００３９】
（２）非定振幅変調に対応するためのＶＧＡ３００ａとＰＡ３０４の出力電力制御を実現するためのＶＧＡ３００ｂを用いることで、固定利得の汎用ＰＡを使用可能とする。これにより、低コストな送信機を実現できる。
【００４０】
なお、ＩＣ３０７、モジュール３０８に集積化される回路は、前記実施の形態の例に限られるものではなく、例えば、制御回路３０６がモジュール３０８に集積化される場合もある。
【００４１】
次に、図３〜図５により、本実施の形態の送信機において、ＶＧＡ３００ａの一例を説明する。図３は、ＶＧＡ３００ａの一例を示す回路図である。図４は、ＶＧＡ３００ａの一例を示す特性図である。図５は、ＶＧＡ３００ａの他の一例を示す回路図である。
【００４２】
図３に示すように、ＶＧＡ３００ａは、ＰＭＯＳトランジスタＭＰ１、ＮＭＯＳトランジスタＭＮ１及び抵抗Ｒ１から構成される。ＭＰ１及びＭＮ１はインバータ回路を構成し、Ｒ１により自己バイアスがかかる。ＶＧＡ３００ａの利得制御は、ＤＲＶ３０３に接続されたＣＴＲＬ１端子にかかる電位を変化させることで行われる。自己バイアスが行われているため、ＣＴＲＬ１端子の電位が変化した場合でも、ＩＮ端子、ＯＵＴ端子のバイアスを常にＣＴＲＬ１電位とグランド電位のほぼ中点に維持することが可能で、そのため、広いＣＴＲＬ１電位範囲に対して線形に利得を変化させることができ、また、ＩＮ端子からの入力信号に対して大きな利得を与えることができる。
【００４３】
図４に示すように、ＣＴＲＬ１電位に対するＯＵＴ端子の出力電力依存性をシミュレーションした結果、ＣＴＲＬ１電位がおよそ０．４Ｖ以上においてはＯＵＴ端子の出力電力を線形に増加できることが分かった。
【００４４】
図５に示すように、ＶＧＡ３００ａのもう１つの例は、前記図３の例に対し、ＰＭＯＳトランジスタＭＰ２、ＮＭＯＳトランジスタＭＮ２及び抵抗Ｒ２を追加し、回路の差動化を実施したことを特徴とする。差動入力信号がＩＮ端子、ＩＮＢ端子から入力され、差動出力信号がＯＵＴ端子、ＯＵＴＢ端子から出力される。利得制御は、ＣＴＲＬ１電位により行われる。前記図３の例に比べて、回路規模が増大するが、差動化により同相雑音除去特性が向上する。
【００４５】
以上のように、ＰＭループ及びＡＭループ内のＶＧＡ３００ａは、図３及び図５に示すように比較的簡単な回路構成で実現できる。例えば、後述する、ＰＭループ及びＡＭループの外部に接続されるＶＧＡ３００ｂに比べて、回路の構成要素が少なく、回路規模を小さくできることが分かる。その理由は、ループ外のＶＧＡ３００ｂの方は、ＰＡ３０４の出力電力に因るため、このＰＡ３０４の出力平均電力の時間変化に合わせて可変幅を大きくする必要があり、ループ内のＶＧＡ３００ａの方は、ＰＡ３０４の出力電力に因らないため、一定の出力平均電力に合わせて可変幅を小さくすることができるためである。
【００４６】
次に、図６により、本実施の形態の送信機において、ＶＧＡ３００ｂの一例を説明する。図６は、ＶＧＡ３００ｂの一例を示す回路図である。
【００４７】
ＶＧＡ３００ｂは、バイポーラトランジスタＱ１〜Ｑ６、ＮＭＯＳトランジスタＭＮ１〜ＭＮ６、ＰＭＯＳトランジスタＭＰ１，ＭＰ２、インダクタＬ１，Ｌ２、容量Ｃ１，Ｃ２，Ｃ３、抵抗Ｒ１、電圧源６０２、電流源６００ａ，６００ｂ、バイアス回路（以下、ｂｉａｓと記す）６０１から構成される。Ｃ１，Ｃ２はＤＣカット容量であり、ｂｉａｓ６０１はＭＮ１，ＭＮ２にゲートバイアス電圧を供給する。Ｌ１，Ｌ２、Ｃ３はＬＣ共振型の負荷を構成する。
【００４８】
電流源６００ａ，６００ｂ、Ｒ１、ＭＰ１，ＭＰ２、電圧源６０２は、電圧電流変換回路であり、前述のＣＴＲＬ３０６から入力される制御電圧ＶｃｔｒｌをＭＰ１，ＭＰ２の差動ドレイン出力電流へと変換する。ＭＮ５とＭＮ６、ＭＮ３とＭＮ４はそれぞれカレントミラー回路を構成し、前述のＭＰ１，ＭＰ２の差動ドレイン出力電流が該カレントミラー回路の入力電流となる。ＭＮ３，ＭＮ５の出力電流はそれぞれＱ５，Ｑ６に入力され、該ＭＮ３，ＭＮ５の出力電流に応じた電位Ｖｃ１，Ｖｃ２が生成される。
【００４９】
一方、ＶＧＡ３００ａから入力される差動入力信号ＩＮ，ＩＮＢはＣ１，Ｃ２を通してＭＮ１，ＭＮ２のゲートに入力され、ドレイン出力電流へと変換される。ＭＮ１のドレイン出力電流は、Ｑ１のコレクタ出力電流とＱ２のコレクタ出力電流へと分岐されるが、Ｑ１のコレクタ電流のみがＬ１、Ｃ３で電流電圧変換され、出力信号ＯＵＴとして前述のＰＡ３０４へと出力される。ＭＮ１のドレイン出力電流のうち何割がＱ１のコレクタ電流となるかはＶｃ１，Ｖｃ２に応じて決まる。例えば、Ｖｃ１が十分大きく、Ｖｃ２が十分小さい場合、Ｑ２はカットオフ状態、Ｑ１はオン状態となり、ＭＮ１のドレイン出力電流のすべてがＱ１コレクタ電流となり、ＯＵＴの電圧振幅は最も大きな値となる。一方、Ｖｃ１が十分小さく、Ｖｃ２が十分大きい場合、Ｑ１はカットオフ状態、Ｑ２はオン状態となり、ＭＮ１のドレイン出力電流のすべてがＱ２のコレクタ電流となり、ＯＵＴの電圧振幅は最も小さな値となる。
【００５０】
ＭＮ２、Ｑ３，Ｑ４に関しても、同様の動作により入力信号ＩＮＢから出力信号ＯＵＴＢの電圧を生成する。Ｖｃ１，Ｖｃ２はＶｃｔｒｌによって決まるので、結局、本実施の形態のＶＧＡ３００ｂの出力信号レベルをＶｃｔｒｌによって制御することができる。
【００５１】
制御電圧ＶｃｔｒｌとＶＧＡ３００ｂの出力信号レベルの関係をより詳細に説明するために、ＶｃｔｒｌとＱ１のコレクタ出力電流Ｉｏ１との関係を式を用いて説明する。
【００５２】
Ｉｏ１はＩ１を用いて、
Ｉｏ１＝Ｉ１／［１＋ｅｘｐ｛（Ｖｃ２−Ｖｃ１）／ＶＴ｝］      式（１）
式（１）のように表すことができる。ただし、ＶＴ＝ｋＴ／ｑであり、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子電荷である。
【００５３】
一方、Ｖｃ１，Ｖｃ２はＩｄ１，Ｉｄ２を用いて、
Ｖｃ１＝Ｖｃｃ−ＶＴ・ｌｏｇ（Ｉｄ１／Ｉｓ）      式（２）
Ｖｃ２＝Ｖｃｃ−ＶＴ・ｌｏｇ（Ｉｄ２／Ｉｓ）      式（３）
式（２），（３）のように表すことができる。ただし、Ｉｓは飽和電流である。
【００５４】
上記の式（１）〜（３）より、
Ｉｏ１＝Ｉ１・Ｉｄ２／（Ｉｄ１＋Ｉｄ２）      式（４）
式（４）を導出することができる。
【００５５】
ここで、Ｉｄ１＋Ｉｄ２は電流源６００ａ，６００ｂの出力電流値によって決まり、固定値であるから、結局、Ｉｏ１はＩｄ２に比例することが分かる。一方、Ｉｄ２はＶｃｔｒｌに比例することから、Ｉｏ１はＶｃｔｒｌに比例し、したがって、Ｉｏ１はＶｃｔｒｌに比例するということが分かる。通常、本実施の形態に示した回路で実現できる出力信号レベルの可変範囲は５０〜６０ｄＢである。
【００５６】
なお、上記説明で用いた回路構成、トランジスタ種類はあくまで一例を示したものであって、同等の機能を実現できるものであれば、これに限られたものでないことは言うまでもない。
【００５７】
次に、図７及び図８により、本実施の形態の送信機において、ＰＤ２００の一例を説明する。図７は、ＰＤ２００の一例を示すブロック図である。図８は、ＰＤ２００の一例を示す動作タイミング図である。
【００５８】
図７に示すように、ＰＤ２００は、アナログ型位相比較器５０１（以下、ＡＰＤと記す）、デジタル型位相周波数比較器５０２（以下、ＤＰＤと記す）、切り替え回路（以下、ＳＷＣと記す）５００ａ，５００ｂ、制御回路（以下、ＣＴＲＬと記す）５０３とから構成される。
【００５９】
ＳＷＣ５００ａは、ＬＰＦ１０１ａの出力信号をＣＴＲＬ５０３からの制御信号に応じてＡＰＤ５０１またはＤＰＤ５０２の入力に接続する。ＳＷＣ５００ｂは、ＬＰＦ１０１ｃの出力信号をＣＴＲＬ５０３からの制御信号に応じてＡＰＤ５０１またはＤＰＤ５０２の入力に接続する。
【００６０】
ＣＴＲＬ５０３は、上記ＳＷＣ５００ａ，５００ｂの制御と、ＡＰＤ５０１、ＤＰＤ５０２の動作・非動作の制御を行う。ＡＰＤ５０１は、出力不要信号がＤＰＤ５０２に比べて小さいという利点があり、参照入力信号に含まれる変調信号を該送信機の出力において忠実に再現するために有利である。しかし、キャプチャレンジが狭く、前述のＰＭループの収束初期条件によっては収束ができない可能性がある。そこで、図８に示すような制御が実施される。
【００６１】
図８に示すように、該ＰＭループの収束開始時（ｔ１）には、ＬＰＦ１０１ａの出力信号及びＬＰＦ１０１ｃの出力信号をＤＰＤ５０２の入力に接続し、ＤＰＤ５０２を動作状態（ｏｎ）にし、ＡＰＤ５０１を非動作状態（ｏｆｆ）にし、ＤＰＤ５０２を用いてＰＭループの収束を完了する。その後（ｔ２）、ＬＰＦ１０１ａの出力信号及びＬＰＦ１０１ｃの出力信号をＡＰＤ５０１の入力に接続し、ＤＰＤ５０２を非動作状態にし、ＡＰＤ５０１を動作状態にする。この時、ＤＰＤ５０２からＡＰＤ５０１への切替えにより再収束動作が生じるが、一旦、ＤＰＤ５０２を用いてＰＭループを収束させてＡＰＤ５０１のロックレンジ内に入れているため、問題は生じない。そして、ＡＰＤ５０１を用いてＰＭループを再収束させた後、送信スロットタイミング、すなわち、送信データを送るタイミングｔ３となる。上記のＤＰＤ５０２、ＡＰＤ５０１の動作タイミングにおいて、タイミングｔ２は、例えば、ＩＣ３０７に内蔵されるタイマーによって決定される。
【００６２】
次に、図９により、本実施の形態の送信機を用いた無線通信端末の一例を説明する。図９は、本実施の形態による送信機を用いた無線通信端末の一例を示すブロック図である。
【００６３】
本実施の形態の無線通信端末は、４つの周波数帯域（ＧＳＭ８５０：８２４ＭＨｚ−８４９ＭＨｚ、ＧＳＭ９００：８８０ＭＨｚ−９１５ＭＨｚ、ＤＣＳ１８００：１７１０ＭＨｚ−１７８５ＭＨｚ、ＰＣＳ１９００：１８５０−１９１０ＭＨｚ）と、２つのモード（ＧＳＭ：ＧＭＳＫ変調、ＥＤＧＥ：８ＰＳＫ変調）に対応可能である。
【００６４】
この無線通信端末において、３０７はＩＣとして、４００及び３０８はモジュールとして集積化されることを示す。４０６は、ベースバンド（Ｂａｓｅ  ｂａｎｄ）ＬＳＩを示し、送信データや受信データを適切に処理し、送信時にはＩ／Ｑベースバンド信号をＭＯＤ１００に入力し、受信時には受信機４０７のプログラマブルゲイン増幅器（以下、ＰＧＡと記す）４０４からＩ／Ｑベースバンド信号が入力される。また、制御信号（ＣＴＲＬ  ＤＡＴＡ）をＩＣ３０７に送信することで、所望の制御を実行する。
【００６５】
この無線通信端末の送信機は、前記図１に示した送信機に対し、２分周（１／２）の分周器１０４ｅ、ＶＧＡ３００ｃ、ＶＧＡ３００ｄ、ＰＡ３０４ａを追加し、４分周の分周器１０４ｃの代わりに４分周（１／４）と２分周（１／２）の切替えが可能な分周器１０４ｆを用いたことを特徴とする送信機である。
【００６６】
ＧＳＭ８５０、ＧＳＭ９００の場合には、２分周の分周器１０４ｅ、ＶＧＡ３００ａ、ＶＧＡ３００ｂ、ＰＡ３０４が動作し、ＶＧＡ３００ｃ、ＶＧＡ３００ｄ、ＰＡ３０４ａは非動作状態に設定される。また、分周器１０４ｆは４分周の分周器として動作する。その他の動作は、前記図１の送信機と同様である。
【００６７】
ＤＣＳ１８００、ＰＣＳ１９００の場合には、ＶＧＡ３００ｃ、ＶＧＡ３００ｄ、ＰＡ３０４ａが動作し、２分周の分周器１０４ｅ、ＶＧＡ３００ａ、ＶＧＡ３００ｂ、ＰＡ３０４は非動作状態に設定される。また、分周器１０４ｆは４分周の分周器として動作する。その他の動作は、前記図１の送信機と同様である。また、ＴＸＶＣＯ２０１はＧＳＭ８５０、ＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００のすべてにおいて１．８ＧＨｚ帯で発振する。
【００６８】
この無線通信端末において、４０７は無線通信端末に含まれるダイレクトコンバージョン受信機を示し、ＳＡＷフィルタ４０１ａ〜４０１ｄ、低雑音増幅器（以下、ＬＮＡと記す）４０２ａ〜４０２ｄ、ダイレクトコンバージョンミキサ４０３ａ〜４０３ｈ、２分周（１／２）の分周器１０４ｇ〜１０４ｋ、及び利得を離散的に可変できるＰＧＡ４０４ａ，４０４ｂとから構成される。なお、ＰＧＡ４０４ａ，４０４ｂの代わりに利得を連続的に可変できるＶＧＡタイプが用いられる場合もある。
【００６９】
動作周波数帯域によって、所望のＳＡＷフィルタ４０１（４０１ａ〜４０１ｄ）に受信信号が入力され、出力をベースバンドＬＳＩ４０６に出力する。例えば、ＧＳＭ８５０の場合には、受信信号がＳＡＷフィルタ４０１ａに入力され、ＬＮＡ４０２ａ、ダイレクトコンバージョンミキサ４０３ａ，４０３ｂ、ＰＧＡ４０４へと伝達されていく。ダイレクトコンバージョンミキサ４０３ａ，４０３ｂに入力されるローカル信号は、ＲＦＶＣＯ１０６、２分周の分周器１０４ｇ，１０４ｈを用いて生成される。
【００７０】
４０５はアンテナスイッチであり、送信時にはＰＡ３０４ａもしくはＰＡ３０４から送信される信号とアンテナとを接続し、受信時にはアンテナと適切なＳＡＷフィルタ４０１とを接続する。
【００７１】
以上、本実施の形態の無線通信端末によれば、以下のように要点及び効果を纏めることができる。
【００７２】
すなわち、本実施の形態の無線通信端末は、ベースバンド回路を含むベースバンドＬＳＩ４０６と、ベースバンドＬＳＩ４０６から送信ベースバンド信号が入力される送信機と、送信機の出力に接続されたＰＡ３０４，３０４ａと、ベースバンドＬＳＩ４０６に受信ベースバンド信号を出力する受信機４０７と、受信機４０７の入力に接続された帯域通過フィルタ部であるＳＡＷフィルタ４０１と、アンテナと、アンテナとＳＡＷフィルタ４０１の入力とＰＡ３０４の出力とが接続されるセレクタであるアンテナスイッチ４０５と、送信機と受信機とにローカル信号を供給するローカル信号生成回路であるＲＦＶＣＯ１０６及び分周器１０４ｇ，１０４ｈとを有し、ベースバンドＬＳＩと送信機とＰＡと受信機とＳＡＷフィルタとアンテナとＲＦＶＣＯ及び分周器とは、４つの周波数帯域に対応し、２つのモードに対応した機能を実現できる。
【００７３】
なお、周波数帯域及びモードについては、４つの周波数帯域、２つのモードに限られるものではなく、１つあるいはその他の複数の数に対応した機能を有する場合にも適用可能であることは言うまでもない。
【００７４】
また、前述したように、送信機自体で、定振幅変調方式と非定振幅変調方式のデュアルモードに対応できる低雑音な送信機を構成でき、かつ、低コストな送信機を実現できるので、無線通信端末としての低コスト化を実現できる。
【００７５】
なお、本実施の形態の無線通信端末において、ＩＣ３０７、モジュール３０８，４００に集積化される回路は図９の例に限られるものではなく、例えば、制御回路３０６がモジュール３０８に集積化される場合もある。また、受信機４０７の一例としてダイレクトコンバージョン受信機を示したが、それに限られるものではなく、例えば、低ＩＦ受信機やスーパーヘテロダイン受信機を用いることが可能であることは言うまでもない。
【００７６】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【図面の簡単な説明】
【００７７】
【図１】本発明の一実施の形態による送信機の一例を示すブロック図である。
【図２】本発明の一実施の形態において、ＡＭループ及びＰＭループの設定の一例を示す説明図である。
【図３】本発明の一実施の形態において、第１のＶＧＡの一例を示す回路図である。
【図４】本発明の一実施の形態において、第１のＶＧＡの一例を示す特性図である。
【図５】本発明の一実施の形態において、第１のＶＧＡの他の一例を示す回路図である。
【図６】本発明の一実施の形態において、第２のＶＧＡの一例を示す回路図である。
【図７】本発明の一実施の形態において、ＰＤの一例を示すブロック図である。
【図８】本発明の一実施の形態において、ＰＤの一例を示す動作タイミング図である。
【図９】本発明の一実施の形態による送信機を用いた無線通信端末の一例を示すブロック図である。
【図１０】本発明の前提として検討した技術において、送信機の一例を示すブロック図である。
【図１１】本発明の前提として検討した技術において、送信機の他の一例を示すブロック図である。
【符号の説明】
【００７８】
１００  直交変調器（ＭＯＤ）
１０１ａ〜１０１ｆ  低域通過フィルタ（ＬＰＦ）
１０２ａ，１０２ｂ  ミキサ
１０３  帯域通過フィルタ（ＢＰＦ）
１０４ａ〜１０４ｋ  分周器
１０５  電圧制御発振器（ＩＦＶＣＯ）
１０６  電圧制御発振器（ＲＦＶＣＯ）
２００  位相比較器（ＰＤ）
２０１  電圧制御発振器（ＴＸＶＣＯ）
３００ａ〜３００ｄ  可変利得増幅器（ＶＧＡ）
３０１  包絡線比較器（ＡＭＤ）
３０２  電圧電流変換器（ＶＩＣ）
３０３  ドライバ回路（ＤＲＶ）
３０４，３０４ａ  電力増幅器（ＰＡ）
３０５  検波器（ＤＥＴ）
３０６  制御回路（ＣＴＲＬ）
３０７  ＩＣ
３０８，４００  モジュール
４０１ａ〜４０１ｄ  ＳＡＷフィルタ
４０２ａ〜４０１ｄ  低雑音増幅器（ＬＮＡ）
４０３ａ〜４０３ｈ  ダイレクトコンバージョンミキサ
４０４ａ，４０４ｂ  プログラマブルゲイン増幅器（ＰＧＡ）
４０５  アンテナスイッチ
４０６  ベースバンドＬＳＩ
４０７  受信機
５００ａ，５００ｂ  切り替え回路（ＳＷＣ）
５０１  アナログ型位相比較器（ＡＰＤ）
５０２  デジタル型位相周波数比較器（ＤＰＤ）
５０３  制御回路（ＣＴＲＬ）
６００ａ，６００ｂ  電流源
６０１  バイアス回路（ｂｉａｓ）
６０２  電圧源
【図１】
2006067574.tif 000003
【図２】
2006067574.tif 000004
【図３】
2006067574.tif 000005
【図４】
2006067574.tif 000006
【図５】
2006067574.tif 000007
【図６】
2006067574.tif 000008
【図７】
2006067574.tif 000009
【図８】
2006067574.tif 000010
【図９】
2006067574.tif 000011
【図１０】
2006067574.tif 000012
【図１１】
2006067574.tif 000013