(57)【要約】      （修正有）【課題】寄生インダクタンスによる共振周波数のばらつきを抑え、挿入損失特性が劣化するのを防ぐ。【解決手段】第１入出力ポートＰ１と第２入出力ポートＰ２、第１中心導体Ｌ１と第２中心導体Ｌ２とをフェライト５に配置した中心導体組立体３と、フェライトに直流磁界を印加する永久磁石３０と、中心導体組立体を搭載する多層基板１０を備え、第１中心導体と第２中心導体とはフェライトの一主面側で電気的絶縁状態で交差するとともに、フェライトの他の主面側で第１中心導体及び第２中心導体が広がりを有する共通電極と接続し、多層基板の一方の主面には、共通電極と接続する第１のパッド１５を形成し、第１のパッドの周縁に、第１中心導体の他端を接続した第２のパッド１７と、第２中心導体の他端を接続した第３のパッド１８を形成し、第１のパッドを第２入出力ポートと接続し、第２のパッドを第１入出力ポートに接続した。【選択図】図２
2006020052.tif 000002
【特許請求の範囲】
【請求項１】
第１入出力ポートと第２入出力ポートとの間に接続される第１中心導体と、第２入出力ポートとアースとの間に接続される第２中心導体とをフェライトに配置した中心導体組立体と、
前記フェライトに直流磁界を印加する永久磁石と、
前記中心導体組立体を搭載する多層基板を備えた２ポートアイソレータであって、
前記第１中心導体と前記第２中心導体とは前記フェライトの一主面側において、電気的絶縁状態で交差するとともに、前記フェライトの一主面と対向する他の主面側においては前記第１中心導体及び第２中心導体の一端どうしが広がりを有する共通電極と接続し、
前記多層基板の一方の主面には、前記共通電極と接続する第１のパッドが形成され、第１のパッドの周縁に、前記第１中心導体の他端が接続される第２のパッドと、前記第２中心導体の他端が接続される第３のパッドが形成され、
前記第１のパッドが前記第２入出力ポートと接続し、前記第２のパッドが前記第１入出力ポートに接続していることを特徴とする２ポートアイソレータ。
【請求項２】
前記第１入出力ポートと前記第２入出力ポートの間に電気的に接続された第１整合用コンデンサと、
前記第２入出力ポートとアースの間に電気的に接続され、前記第２中心電極と並列共振回路を構成する第２整合用コンデンサとを備え、
前記第１整合用コンデンサと前記第２整合用コンデンサとは、前記多層基板に形成された電極パターンで構成されることを特徴とする請求項１に記載の２ポートアイソレータ。
【請求項３】
前記第１整合用コンデンサと前記第２整合用コンデンサとは、その電極パターンの少なくとも一部を共通の電極パターンとし、前記共通の電極パターンは、多層基板に形成されたビアホール電極で、前記第１のパッドと接続されていることを特徴とする請求項２に記載の２ポートアイソレータ。
【請求項４】
前記多層基板の主面形状は略矩形状に形成されており、その略中央部には前記第１のパッドが設けられ、前記第１のパッドの周縁に前記第２のパッドと前記第３のパッドとが設けられており、
前記第２のパッドと前記第３のパッドは、前記多層基板の連続する２側面で、かつ、それぞれ異なる側面に臨むように設けられていることを特徴とする請求項２又は３に記載の２ポートアイソレータ。
【請求項５】
前記第１のパッドは、前記多層基板の側面に向かって延長する接続電極を有することを特徴とする請求項２又は３に記載の２ポートアイソレータ。
【請求項６】
前記共通電極はその面積Ｓ１が、前記フェライトの主面面積Ｓ２の０．５倍以上に形成されていることを特徴とする請求項１乃至５のいずれかに記載の２ポートアイソレータ。
【請求項７】
前記第１のパッドは、前記共通電極の面積Ｓ１以上、前記フェライトの主面面積Ｓ２以下の面積で形成されていることを特徴とする請求項６に記載の２ポートアイソレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主にマイクロ波帯で使用するフェライトを用いた非可逆回路素子に関し、特には２ポートアイソレータに関する。
【背景技術】
【０００２】
非可逆回路素子は、伝送方向で信号をほとんど減衰させないが、逆方向では大きく減衰させるものであり、例えば携帯電話等の移動体通信機器に用いられている。このような非可逆回路素子としては、図１０に示すアイソレータが良く知られている。このアイソレータは、フェライト３８の一主面に３つの中心導体３１，３２，３３を互いに電気的絶縁状態で、かつ１２０度の角度なすよう交差させて配置し、この各中心導体の一端をアースに接続し、他端に整合コンデンサＣ１〜Ｃ３を接続し、各中心導体３１，３２，３３の何れか１つのポート（例えばＰ３）に終端抵抗Ｒｔを接続し、上記フェライト３８の軸方向に直流磁界Ｈｄｃを印加するように構成されている。
このアイソレータは、ポートＰ１から入力された高周波信号をポートＰ２に伝送し、ポート２から進入する反射波を終端抵抗Ｒｔで吸収してポートＰ１への伝送を阻止する機能を有しており、これにより不要な反射波が電力増幅器等に進入するのを防止している。
【０００３】
最近、このようなアイソレータとは異なる等価回路で構成され、挿入損失特性、リターンロス特性に優れたアイソレータが注目されるようになった（特許文献１）。このアイソレータは、２つの中心導体をも用いて構成されるものであり２ポートアイソレータと呼ばれる。以降３つの中心導体で構成されたものを単にアイソレータと呼び区別する。
以下２ポートアイソレータについて、図１１，１２に示す等価回路図と、図１３，１４に示す分解斜視図とを用いて説明する。この２ポートアイソレータは、図１１に示すように、第１入出力ポートＰ１と第２入出力ポートＰ２との間に電気的に接続されている第１中心電極Ｌ１と、前記第１中心電極Ｌ１と電気的絶縁状態で交差して配置され、第２入出力ポートＰ２とアースとの間に電気的に接続されている第２中心電極Ｌ２と、前記第１入出力ポートＰ１と前記第２入出力ポートＰ２の間に電気的に接続された第１整合用コンデンサＣｉ及び抵抗素子Ｒと、前記第２入出力ポートＰ２とアースの間に電気的に接続され、前記第２中心電極Ｌ２と並列共振回路を構成する第２整合用コンデンサとを有し、図１２に示す等価回路を基本構成としている。
図１３に示すように、第１中心導体Ｌ１と第２中心導体Ｌ２とは、それぞれ２つの帯状導体で構成され、永久磁石３０により直流磁界が印加されるフェライト５の主面もしくは内部に、互いに絶縁状態で交差するように配置される。図１４に示すように、第１整合用コンデンサＣｉと、第２整合用コンデンサＣｆは、セラミック多層基板１０の内部に電極パターンで形成されており、前記セラミック多層基板１０の主面には、前記第１中心導体Ｌ１、第２中心導体Ｌ２の両端部が電気的に接続される接続パッド１５，１７，１８が形成されている。前記接続パッド１７はビアホール電極、側面電極を介して、セラミック多層基板１０の側面に形成された端子電極ＩＮ（Ｐ１）と接続される。接続パッド１８はビアホール電極、側面電極を介して他の端子電極ＧＮＤと接続されている。また、電極パッド１５は、ビアホール電極、側面電極を介して端子電極ＯＵＴ（Ｐ２）と接続している。そして、前記永久磁石３０、中心導体組立体３、セラミック多層基板１０を、磁性金属材料で形成された上ケース２２と下ケース２５との間に形成される空間に配置して構成されている。
【０００４】
この２ポートアイソレータは、従来のアイソレータと比べて回路素子数を少なく構成出来、第１入出力ポートＰ１と第２入出力ポートＰ２との間が第１中心導体Ｌ１で接続される構成であるので、挿入損失特性に優れ、かつ小型化に適した回路構成となっている。
【特許文献１】特開２００４−１５４３０
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、前記アイソレータが用いられる携帯電話は、その小型化・軽量化が常に求められるとともに、多機能化に伴う構成部品点数の増加に伴い、アイソレータも小型化が強く求められている。現在では外形寸法が４ｍｍ×４ｍｍ×１．７ｍｍといったアイソレータが広く用いられるが、さらに３．２ｍｍ×３．２ｍｍ×１．６ｍｍといった外形寸法のアイソレータの要求があり、このような要求に対しては小型化に適した２ポートアイソレータを用いる場合が多くなってきた。
しかしながら、このような小型化に伴い、２ポートアイソレータを構成するフェライト、セラミック多層基板、中心導体等も小型化せざるを得ず、セラミック多層基板に形成される接続パッドも小面積化し、中心導体を信頼性よく接続するのが困難となるとともに、接続面積が減少して振動や衝撃に対する接続信頼性が乏しくなるといった問題があった。
【０００６】
また、第１中心導体Ｌ１の一端と第２中心導体Ｌ２の一端は、セラミック多層基板に形成された電極パターンなどの接続手段（例えば、図１２では接続パッド１５）により電気的に接続されるが、前記接続手段による寄生インダクタンスが、第１中心導体Ｌ１、第２中心導体Ｌ２と直列に接続される場合があり、その結果、第１整合用コンデンサＣｉ、第２整合用コンデンサＣｆとの共振周波数がばらつき挿入損失特性が劣化する場合があった。
【０００７】
そこで本発明は、２ポートアイソレータにおいて、接続パッドと中心導体との接続が容易で、かつ強固に行える２ポートアイソレータを提供することを第１の目的とし、第１中心導体Ｌ１の一端と第２中心導体Ｌ２との接続手段により生じる寄生インダクタンスを低減することで、挿入損失特性が劣化するのを防いだ２ポートアイソレータを提供することを第２の目的とする。
【課題を解決するための手段】
【０００８】
本発明は、第１入出力ポートと第２入出力ポートとの間に接続される第１中心導体と、第２入出力ポートとアースとの間に接続される第２中心導体とをフェライトに配置した中心導体組立体と、
前記フェライトに直流磁界を印加する永久磁石と、
前記中心導体組立体を搭載する多層基板を備えた２ポートアイソレータであって、
前記第１中心導体と前記第２中心導体とは前記フェライトの一主面側において、電気的絶縁状態で交差するとともに、前記フェライトの一主面と対向する他の主面側においては前記第１中心導体及び第２中心導体の一端どうしが広がりを有する共通電極と接続し、
前記多層基板の一方の主面には、前記共通電極と接続する第１のパッドが形成され、第１のパッドの周縁に、前記第１中心導体の他端が接続される第２のパッドと、前記第２中心導体の他端が接続される第３のパッドが形成され、
前記第１のパッドが前記第２入出力ポートと接続し、前記第２のパッドが前記第１入出力ポートに接続している２ポートアイソレータである。
【０００９】
本発明の２ポートアイソレータは、前記第１入出力ポートと前記第２入出力ポートの間に電気的に接続された第１整合用コンデンサと、
前記第２入出力ポートとアースの間に電気的に接続され、前記第２中心電極と並列共振回路を構成する第２整合用コンデンサとを備え、
前記第１整合用コンデンサと前記第２整合用コンデンサとを、前記多層基板に形成された電極パターンで構成するのが好ましい。
【００１０】
前記第１整合用コンデンサと前記第２整合用コンデンサとは、その電極パターンの少なくとも一部を共通の電極パターンとし、前記共通の電極パターンは、多層基板に形成されたビアホール電極で、前記第１のパッドと接続するのが好ましい。
前記第１整合用コンデンサ及び前記第２整合用コンデンサを構成する電極パターンと前記第１のパッドとは、多層基板に形成されたビアホール電極を介して電気的に接続される。前記第１整合用コンデンサと前記第２整合用コンデンサの、ホット側の電極パターンの少なくとも一部を共通の電極パターンとし、電極パターンを共通化することで、その必要数を減じている。
また前記共通の電極パターンを、多層基板に形成されたビアホール電極で前記共通電極と接続することで、第１中心電極と第１整合用コンデンサの接続、第２中心導体と第２整合用コンデンサの接続を、それぞれ短い導体パターンで行い共振電流の経路を短くすることが出来、もって接続のための導体パターンによる損失を低減することが出来るので好ましい。
【００１１】
前記多層基板の主面形状は略矩形状に形成されており、その略中央部には前記第１のパッドが設けられ、前記第１のパッドの周縁に前記第２のパッドと前記第３のパッドとが設けられており、
前記第２のパッドと前記第３のパッドは、前記多層基板の連続する２側面で、かつ、それぞれ異なる側面に臨むように設けるのが好ましい。
更に前記第１のパッドに、前記多層基板の側面に向かって延長する接続電極を形成しても良い。前記多層基板に形成された第１のパッドに中心導体組立体を搭載すると、前記第１のパッドは前記フェライトと重なり覆い隠された状態となるが、前記第１のパッド周縁から帯状の接続電極を前記フェライトと重なり合わない領域まで延出させても良い。
また、多層基板の主面に第２整合用コンデンサＣｆの電極パターンを形成し、延出形成した第１のパッドと接続するようにしても良い。この様に構成することで、延長形成した第１のパッドと、第２中心導体の端部との間での電気抵抗をテスター等で確認することで、第１のパッドと共通電極との電気的接続の確認が容易となる。前記延長方向は、前記第２のパッドと前記第３のパッドが臨む２側面とは、異なる側面に向かう方向とするのが好ましい。
【００１２】
本発明においては、前記共通電極の面積Ｓ１を、前記フェライトの主面面積Ｓ２の０．５倍以上に形成するのが好ましい。
本発明においては、前記共通電極を第１中心導体Ｌ１の一端と第２中心導体Ｌ２の一端との接続手段として用いている。前記共通電極はフェライト主面の略中央部を含む領域に形成される。その面積Ｓ１を、前記フェライトの主面面積Ｓ２の０．５倍以上とすることで、共通電極が誘導性を持たない様にして挿入損失特性が劣化するのを防ぐとともに、多層基板に形成された接続パッド（第１のパッド）との接続面積を確保している。また、第１のパッドの周縁に形成された接続パッド（第２のパッド、第３のパッド）を、多層基板の異なる側面に沿って帯状に形成することで、特許文献１に開示されている２ポートアイソレータの接続パッドと比較し、相対的に広面積の接続パッドを形成することが出来、第１中心導体、第２中心導体の他端部との接続信頼性を向上させ、振動や衝撃によって容易に電気的接続が切断されることが無いようにしている。
また、中心導体組立体を多層基板に実装する際に、実装位置が回転方向に位置ずれした場合でも、半田の表面張力を利用した所謂セルフアライメント効果により中心導体と接続パッドとを精度良く接合することができる。
【００１３】
また、前記第１のパッドは、前記共通電極の面積Ｓ１以上、前記フェライトの主面面積Ｓ２以下の面積で形成するのが好ましい。
前記第１のパッドは、例えば円形状、矩形状などの平面形状で形成され、その形状は特に限定されるものでは無いが、前記共通電極との間で十分な接続強度を得る為には、前記フェライトの主面面積Ｓ２の０．５倍以上で、中心導体の他端部との不要な接続（短絡）を避けるために、前記フェライトの主面面積Ｓ２以下の面積で形成するのが好ましい。
【００１４】
前記多層基板は２ポートアイソレータの低背化のため、厚みを０．３ｍｍ以下に形成されている。その裏面側には第１入出力ポートと接続する第１端子と、第２入出力ポートと接続する第２端子と、前記多層基板の裏面を覆うグランド電極が形成されている。
従来技術のように、前記多層基板にマザーボートとの接続のための外部端子を設けると、マザーボードの撓みなどにより、多層基板が容易に破壊してしまうが、本発明の２ポートアイソレータにおいては、前記多層基板を、マザーボートと接続するための外部端子を備えた樹脂ケースに収容し、前記第１端子、前記第２端子、前記グランド電極の各電極を、前記樹脂ケースの所定の部位とはんだ接続する構造なので、樹脂ケースが有する剛性によって撓むのを防ぎ、多層基板が破壊するのを防いでいる。
【発明の効果】
【００１５】
本発明の２ポートアイソレータによれば、接続パッドと中心導体との接続が容易で、かつ強固に行え、第１中心導体Ｌ１の一端と第２中心導体Ｌ２の一端との接続手段によって生じる寄生インダクタンスによる共振周波数のばらつきを抑え、挿入損失特性が劣化するのを防いだ２ポートアイソレータを提供することが出来る。
【発明を実施するための最良の形態】
【００１６】
以下、図面に基づいて本発明の２ポートアイソレータについて説明する。
図１は、本発明の一実施例に係る２ポートアイソレータの斜視図であり、図２はその構造を示す斜視図である。この２ポートアイソレータは、フェライト５と、このフェライトに近接して互いに電気的絶縁状態で交差するように配置された第１及び第２中心導体Ｌ１，Ｌ２を有する中心導体組立体３と、第１及び第２整合用コンデンサが形成された多層基板１０と、前記多層基板１０、中心導体組立体３等を収容し、外側にはマザーボードとの接続を行う６つの外部端子ＩＮ（Ｐ１）、ＯＵＴ（Ｐ２）、ＧＮＤを有する樹脂一体型下ケース２５と、フェライト５に直流磁界を供給する永久磁石３０と、前記永久磁石３０を収容して磁気回路を形成する上ケース２２とを備えている。なお、本発明の２ポートアイソレータの等価回路は図１１、図１２と同じなので、その説明を省く。
【００１７】
図３は図２に示した中心導体組立体３の斜視図であり、（ａ）は主面側から見た斜視図であり、（ｂ）は裏面側から見た斜視図である。また図４に、中心導体部の展開平面図を示す。
本実施例の第１中心導体Ｌ１，第２中心導体Ｌ２は、広がりを有する矩形の共通電極２０の２辺から、互いに略９０°の角度で放射状に延出する帯状の薄板状金属板で構成される。第１中心導体Ｌ１は途中で３本の薄板状金属板が並列に接続されており、第２中心導体Ｌ２は１本の金属板で形成され、それぞれの端部Ｌ１ａ、Ｌ２ａは、多層基板の主面に形成された第２のパッド１７、第３のパッド１８と接続するように幅広に形成されている。前記のように、第１中心導体Ｌ１、第２中心導体Ｌ２を構成することで、第１中心導体Ｌ１で形成されるインダクタンスを第２中心導体Ｌ２よりも小さく構成している。
薄板金属板は、例えば厚さ５０μｍ以下の銅などの金属板を所定の形状に打ち抜き、あるいはエッチングして形成され、その表面は電気的特性を向上するために銀めっきが施されている。本実施例においては、共通電極２０は、フェライト５の主面面積Ｓ２（Ａ×Ｂ）をほぼ全面を覆うような面積Ｓ１（ａ×ｂ）で構成している。なお、その平面視形状はフェライト５と近似形状の矩形としているが、円形や他の多角形状でも良く特に限定されるものではない。
【００１８】
中心導体組立体３は、中心導体部の共通電極２０上に矩形のフェライト５の下面を当接し、各中心導体Ｌ１、Ｌ２をフェライト５の上面に折り曲げ、絶縁シートＧＰを介在させて略９０°に交差させて配置し、各中心導体Ｌ１，Ｌ２のそれぞれの先端を、フェライト５の外周縁から外方に突出して配置し、各中心導体Ｌ１、Ｌ２の先端側を、フェライト５の側面に沿って下側に折り曲げ、さらに各中心導体Ｌ１、Ｌ２の先端部Ｌ１ａ、Ｌ１ｂがフェライト５の下面と略並行となるように、Ｌ字上に折り曲げて構成される。
【００１９】
図５に示す中導体組立体の裏面斜視図は、中心導体組立体３の他の態様を示すものである。図３に示した中心導体組立体３との差異は、第１中心導体Ｌ１、第２中心導体Ｌ２が裏面側まで及んでいる点にある。上面側は図３に示したものと同一に形成されている。このように構成することで、第１中心導体Ｌ１は長さＬｇ１分、第２中心導体Ｌ２は長さＬｇ２分長くなり、それに応じてインダクタンスＬ１、Ｌ２も増加する。２ポートアイソレータが小型化し、フェライトも小型化していく中で、必要なインダクタンスを得るのが容易となる。
【００２０】
図６に中心導体組立体３の他の態様を示す。この中心導体組立体３は、フェライト５にＡｇ、Ｃｕなどの導体を印刷塗布し焼付けて第１中心導体Ｌ１，第２中心導体Ｌ２、共通電極２０等を形成したものである。
第１中心導体Ｌ１と第２中心導体Ｌ２との間には、オーバーコートガラスＯＣＧにより絶縁されている。第１中心導体Ｌ１と第２中心導体Ｌ２との交差角度がずれると、２ポートアイソレータとした時の入出力インピーダンスがばらつき、これにともない電気的特性もばらつくが、このような印刷方法によれば中心導体他を精度良く形成できるので、入出力インピーダンスのばらつきが小さく出来るので好ましい。
【００２１】
図３、５、６で示した中心導体組立体３を構成するフェライト５は、ガーネット構造を有するものであり、ＹＩＧ（イットリウム・鉄・ガーネット）などが用いられる。また、ＹＩＧのＹの一部をＧｄ，Ｃａ，Ｖ等で、Ｆｅの一部をＡｌやＧａ等で置換したものも用いることができる。
【００２２】
中心導体組立体３の構成方法は、予め焼結したフェライト５に中心導体を形成配置する方法の他に、ガーネットなどの磁性体を用いたグリーンシートをドクターブレード法にて作成し、このグリーンシートに所定パターンの第１中心導体、第２中心導体をそれぞれＡｇやＣｕ等の導電性のペ−ストを印刷して形成して中心導体組立体とする場合もある。
前記磁性体は、例えばＢｉ、Ｇｄ、Ｃａ，Ｙ、Ｆｅ、Ｉｎ、Ｖ、Ｚｒを含み、最終組成が一般式：ＢｉｐＧｄｘＣａｙ＋ｖＹ３−ｘ−ｙ−ｖ−ｐＦｅ５−ｕ−ｖ−０．５ｙＩｎｕＺｒｖＶ０．５ｙＯ１２（原子％）で、例えばｐ＝１．０、ｘ＝０．５、ｙ＝０．８、ｖ＝０．０２、ｕ＝０．２の磁性体材料である。
各酸化物を出発原料として、これをボールミルにて湿式混合し、得られたスラリーを乾燥した後、７００℃〜８５０℃の温度で仮焼し、ボールミルにて湿式粉砕し、得られたスラリーを乾燥して酸化物磁性材料粉末を得る。この磁性材料粉末と有機バインダー、可塑材、および、有機溶剤をボールミルにて混合し粘度を調整した後、ドクターブレード法にて４０μｍ〜２５０μｍの磁性体セラミックグリーンシートを作製し、そして、前記グリーンシートに第１中心導体Ｌ１、第２中心導体Ｌ２を構成する導電性ペーストを印刷し、ビアホールを形成して、さらにグリーンシートを重ねて熱圧着して積層体とした後、所定の大きさ、形状となるように、例えばダイシングソーや鋼刃で前記積層体を切断した後、９００℃〜９４０℃で、２時間〜８時間焼成して、第１中心導体Ｌ１、第２中心導体Ｌ２や他の電極パターンを一体的に形成した中心導体組立体３とすることも出来る。
【００２３】
次に、多層基板１０について説明する。この多層基板１０は、例えばセラミック積層体として構成される。図７は多層基板１０の分解斜視図である。誘電体材料とバインダーを用い、ドクターブレード法などの周知のシート化技術により所定の厚みに成形されたセラミックグリーンシート１００ａ〜１００ｅに、整合用コンデンサを形成する電極パターン１１，１２，１３，１４、グランド電極を形成するパターンＧＮＤを印刷し、積層、圧着した後、焼結して形成される。
【００２４】
前記誘電体材料としては、例えばＡｌ２Ｏ３、ＳｉＯ２、ＳｒＯを主成分とし、ＣａＯ、ＰｂＯ、Ｎａ２Ｏ及びＫ２Ｏの副成分として含む低温焼結誘電体磁器組成物や、Ａｌ２Ｏ３主成分としＭｇＯ、ＳｉＯ２及びＧｄＯを副成分として含む低温焼結誘電体磁器組成物、Ａｌ２Ｏ３、ＳｉＯ２、ＳｒＯ、Ｔｉを主成分とし、Ｂｉ２Ｏ３を副成分として含む低温焼結誘電体磁器組成物等、様々な低温焼結誘電体磁器組成物を用いることが出来る。
【００２５】
多層基板１０の積層数は、第１整合コンデンサＣｉ、第２整合コンデンサＣｆが必要とするコンデンサ容量値に応じて変化する。前記コンデンサ用の電極パターンは、ビアホール電極（図では黒丸表示）によって導通される。
図７に示すように、多層基板１０の下面には、第１端子ＧＴ１，第２端子ＧＴ２、グランド電極ＧＮＤが形成されるが、これらは樹脂一体型下ケース２５に形成された、接続端子（例えば、後述する第１接続端子ＴＴ１、第２接続端子ＴＴ２）とはんだ接続され、外部端子（ＩＮ，ＯＵＴ，ＧＮＤ）と電気的に接続される。また、多層基板１０の表面には、中心導体組立体３の共通電極２０と接続する第１のパッド１５、第１中心導体Ｌ１、第２中心導体Ｌ２の端部Ｌ１ａ、Ｌ２ａと接続する第２のパッド１７、第３のパッド１８が印刷形成されている。
【００２６】
以下、多層基板１０の構造について詳細に説明する。本実施例で用いた多層基板１０は、５層のセラミックグリーンシート１００ａ〜１００ｅを積層して構成される。グリーンシート１００ａ〜１００ｅには導電性ペーストで電極パターンが印刷され、各層の電極パターンは、導電性ペーストを充填したビアホール電極４０ａ〜４０ｏで電気的に接続され、多層基板１０の裏面に形成されたグランド電極ＧＮＤ、第１端子ＧＴ１、あるいは第２端子ＧＴ２と適宜接続される。
セラミックグリーンシート１００ａ〜１００ｅの各層毎に、電極パターンの機能を説明する。セラミックグリーンシート１００ａにはビアホール電極４０ｎ、４０ｏ、４０ｐと電極パターン１１が形成され、前記電極パターン１１に形成された複数のビアホール電極４０ｎを介して裏面に形成されたグランド電極パターンＧＮＤと接続される。
その上層に積層されるセラミックグリーンシート１００ｂには、ビアホール電極４０ｋ、４０ｌ、４０ｍと電極パターン１２が形成され、前記電極パターン１１との間で第２整合用コンデンサＣｆを形成する。
セラミックグリーンシート１００ｃには、ビアホール電極４０ｈ、４０ｉ、４０ｊと、電極パターン１３が形成され、その上層のセラミックグリーンシート１００ｄには、ビアホール電極４０ｅ、４０ｆ、４０ｇと、電極パターン１４が形成されている。前記電極パターン１２と電極パターン１４は、ビアホール電極４０ｇ、４０ｊで接続され、前記電極パターン１３と第１整合用コンデンサＣｉを形成している。
最上層のセラミックグリーンシート１００ｅには、ビアホール電極４０ａ、４０ｂ、４０ｃ、４０ｄと、第１のパッド１５、第２のパッド１７、第３のパッド１８、接続パターン１９、及び印刷抵抗Ｒが形成されている。前記第１のパッド１５は矩形状に形成され、前記中心導体の共通電極の面積Ｓ１と略等しく、前記フェライトの主面面積Ｓ２以下の面積で形成されている。
このように構成することで、前記第１のパッド１５と共通電極２０とのはんだ接続強度を確保している。また、第１のパッド１５の連続する２辺の周縁に位置する第２のパッド１７、及び第３のパッド１８を帯状とすることで、その形成面積を大きくし、第１中心導体の端部Ｌ１ａ、第２中心導体の端部Ｌ２ａとの接続を容易とするとともに、接続強度を確保している。
【００２７】
前記抵抗Ｒは、印刷等の方法により形成されている。その材料としてはルテニウム等が使用される。前記抵抗Ｒを多層基板の内層に形成したり、チップ抵抗を用いて多層基板に実装しても良い。前記多層基板１０の外表面の電極パターンは、はんだ接続時における耐熱性付与のため、適宜めっき処理される。前記めっき処理としては、Ｎｉ、Ｎｉ−Ｐめっきを下地層とし、はんだめっき、Ａｕめっき等を上層めっきとして行われる。
【００２８】
図８は、多層基板１０においてその側面側に第１のパッドを延長した接続電極を形成した場合の一例である。前記接続電極の端部にはチップ抵抗が搭載され、はんだ接続される。更に、前記接続電極と連続して第２整合用コンデンサＣｆの電極パターンの一部を形成しても良い。以上の様に、多層基板１０は本発明の範囲内において、様々な形態をとることが出来る。
【００２９】
図２に示した樹脂一体型下ケース２５の平面図を図９に示す。図２及び図９に示すように、樹脂一体型下ケース２５は、６つの外部端子ＩＮ（Ｐ１），ＯＵＴ（Ｐ２），ＧＮＤを備えるものであり、各構成部品を収容するとともに、磁気ヨークとしても機能する。
底面から立設する二つの側壁２５ａ１を形成する金属部２５ａ（以降下ヨークと呼ぶ）と、前記６つの外部端子を保持し、他の二つの側壁を形成する樹脂部２５ｂ（図中斜線で示す）で構成される。      
【００３０】
下ヨーク２５ａと樹脂部２５ｂは、インサート成形などの周知の成形方法によって一体化される。
例えば、磁性金属材料からなるシート状部材を、プレス加工機で所定の形状に打ち抜き、折り曲げ加工し、下ヨーク２５ａと、外部端子ＩＮ（Ｐ１），ＯＵＴ（Ｐ２）とがフレームに連接した状態のフープ状の部材とし、これを金型内に配置し、液晶ポリマーやポリフェニレンサルファイド等の高耐熱の熱可塑性エンジニアリングプラスチックを用いてインサート成形する。成形後、フレームと下ヨーク２５ａ、外部端子ＩＮ（Ｐ１）及びＯＵＴ（Ｐ２）とを接続しているリード部を金型で切断し、下ヨーク２５ａの一部を外部端子ＧＮＤとなるようにしている。
本実施例では、金属部２５ａと４つの外部端子ＧＮＤは一体の金属板で形成されるが、他の外部端子ＩＮ（Ｐ１），ＯＵＴ（Ｐ２）の様に分離して形成しても良い。
【００３１】
樹脂一体型下ケース２５の４つの側壁で囲まれた領域の底面には、下ヨーク２５ａと第１接続端子ＴＴ１，第２接続端子ＴＴ２が露出している。前記底面は平たく形成されており、矩形平板状の多層基板１０を前記内側に収容して、その裏面に形成されたグランド電極ＧＮＤと前記下ヨーク２５ａの内側底面２５ａ２とをはんだ接続するとともに、第１端子ＧＴ１，第２端子ＧＴ２と前記第１接続端子ＴＴ１，第２接続端子ＴＴ２もはんだ接続する。
【００３２】
前記下ヨーク２５ａと外部端子ＩＮ，ＯＵＴ，ＧＮＤを構成する磁性金属材料は、ＳＰＣＣ，４２アロイ，Ｆｅ−Ｃｏ合金から選ばれる１種であって、７０〜３００μｍ程度に冷間圧延又は熱間圧延された薄板となっている。さらに、その表面に、電気抵抗率が５．５μΩｃｍ以下、好ましくは３．０μΩｃｍ、更に好ましくは１．８μΩｃｍ以下である導電性の高い金属皮膜を形成している。このときの皮膜厚さは０．５〜２５μｍ、好ましくは０．５〜１０μｍ、更に好ましくは１〜８μｍとする。前記導電性の高い金属皮膜として、銀、銅、金、アルミニウムのうち少なくとも一つを含む金属または合金がある。下ヨークはグランドとしても機能するが、このように構成することで前記金属皮膜が高周波電流のアース端子への経路となり、よって高周波信号の伝送効率を高めるとともに、外部との相互干渉を抑制して損失を低減することができる。
【００３３】
上ケース２２は、前記下ヨーク２５ａとともに磁気回路の一部として用いられるので、下ヨーク２５ａと同様に、磁気特性に優れたＳＰＣＣやＦｅ−Ｃｏ合金、４２アロイ等の磁性金属材料を使用するのが望ましい。４２アロイを用いれば耐酸化性に優れるので好ましい。上ケース、下ヨークは互いに同じ材質を用いても良いし、異なる材質の磁性金属材料を使用しても良い。
【００３４】
前記上ケース２２に収容される永久磁石３０としては、フェライト磁石（ＳｒＯ・ｎＦｅ２Ｏ３）が最も安価であり、且つフェライト５との特性の相性も良い。より好ましくは、Ｓｒおよび／またはＢａの一部をＲ元素（Ｒ元素は、Ｙを含む希土類元素の少なくとも１種）で置換し、Ｆｅの一部をＭ元素（Ｍ元素は、Ｃｏ、Ｍｎ、Ｎｉ及びＺｎからなる群から選ばれた少なくとも１種）で置換したマグネトプランバイト型結晶構造を有しているフェライト磁石である。従来のフェライト磁石（ＳｒＯ・ｎＦｅ２Ｏ３）に比較し、高い磁束密度を有するので集中定数型の非可逆回路素子の小型、薄型化を可能にする。
【００３５】
前記上ケースの四隅には切り欠き部２２ａ〜２２ｄが形成されており、樹脂一体型下ケース２５の四隅に形成された樹脂柱状部２６ａ〜２６ｄに沿って挿入することで、上ケースと樹脂一体型下ケースとが正確に合うように構成されている。そして、樹脂一体型下ケース２５の下ヨーク２５ａの一方の側壁と上ケース２２の合わせ面を半田付けし、あるいは接着剤で固定し、下ケースの他方の側壁と上ケースとの合わせ面は、接着剤により固定する。前記接着剤は絶縁性を有するものを使用することで、接着された側では上ケースと下ヨークとは電気的につながっていない。
このように構成することで、中心導体に流れる電流によって上ケースに誘導電流が流れないように上下ヨークの電気的な接続を、一部切断することでも２ポートアイソレータの挿入損失特性が劣化するのを防いでいる。また、上ケースと下ヨークとの合わせ面の一方を半田付けする場合には、上ケースは下ヨークとともにグランドとして機能し、外部との相互干渉を抑制して損失を低減する。このようにして、図１に示した２ポートアイソレータを構成した。
【実施例】
【００３６】
本実施例の２ポートアイソレータは、８３０ＭＨｚ〜８４０ＭＨｚの周波数に対応するように構成されており、その外形寸法は３．２ｍｍ×３．２ｍｍ×１．５ｍｍに構成されている。
中心導体組立体３を構成するフェライト５は、外形寸法が１．９ｍｍ×１．９ｍｍ×０．３ｍｍ（主面面積Ｓ２：３．６１ｍｍ２）の矩形状であって、これに共通電極２０の面積が異なる中心導体を巻回して形成されている。
実施例１乃至３の中心導体は、厚さ３０μｍの薄板金属板をエッチングして形成し、比較例１の中心導体は、図６に示した中心導体組立体と同様の工法にて作製されたものであり、フェライトに中心導体となる導電性ペーストをフェライトに印刷し、焼き付けて形成される。
【００３７】
実施例１乃至３の中心導体は共通電極２０を有し、図４に示した形状に形成され、前記共通電極２０は表１に示す面積Ｓ１にて形成されている。そして前記中心導体の端部Ｌ１ａ、Ｌ１ｂは、それぞれ０．３ｍｍ×０．６ｍｍの寸法で形成されている。
【００３８】
比較例１のものは、図１５にその裏面側の斜視図を示すように、共通電極２０を有さず、各中心導体の端部Ｌ１ａ、Ｌ１ｂ，Ｌ２ａ、Ｌ２ｂは相互に分離している。中心導体の各端部は、フェライト５に印刷形成され、それぞれ０．３ｍｍ×０．６ｍｍに形成されている。なお、主面側は図６に示したものと同様に形成されている。
【００３９】
実施例１乃至３の２ポートアイソレータで用いる多層基板１０は、図３に示したものと同様の構成とし、３．１ｍｍ×３．１ｍｍ×０．２ｍｍの板状とした。多層基板１０の主面に形成される第１のパッド１５は、各資料の共通電極２０と同じ寸法に形成し、第２のパッド１７は０．３ｍｍ×１．０ｍｍ、第３のパッド１８は０．３ｍｍ×０．７ｍｍとした。他の構成は図１乃至４等に開示したものと同様に構成した。
【００４０】
比較例１の２ポートアイソレータで用いる多層基板１０は、中心導体の端部Ｌ１ｂ，Ｌ２ｂが分離している関係で、多層基板１０に形成される第１のパッド１５を、図１６の多層基板の主面斜視図に示すような、０．３ｍｍ幅の帯状電極１５としたものを作製し、前記帯状電極１５に前記端部Ｌ１ｂ，Ｌ２ｂをはんだ接続するようにした。
【００４１】
このように形成された中心導体組立体３、多層基板１０を用いて２ポートアイソレータ−を作製し、電気的特性（挿入損失）の評価を行った。
本発明の実施例１乃至３では、目標の周波数８３０〜８４０ＭＨｚで良好な結果を得ている。これに対し比較例１では、特に挿入損失特性がかなり悪くなり、ピーク周波数もずれ、他の特性でもピーク周波数のずれや、特性値が悪くなっている。この結果より、本発明の構造によって、目的周波数に合致し、低損失の非可逆回路素子を得ることができることがわかる。
【００４２】
さらに、実施例１乃至３、及び比較例１の２ポートアイソレータを用いて以下の様に落下試験を行った。
前記２ポートアイソレータを所定の評価基板にはんだ接続し、前記評価基板をアルミダイキャストで構成された試験治具内に螺子止め固定して、１．８ｍｍの高さからコンクリート板に自由落下させた。これを１００回繰り返した後、中心導体組立体５と多層基板１０との接合状況を拡大鏡で目視評価するともに、ミリオーム計を用いて多層基板の第２のパッド１７と樹脂一体型下ケース２５の端子電極ＧＮＤとの間の導通評価を行った。なお落下試験においては、試験後の観察を容易とするように、上ケース、永久磁石を予め取り除いた状態に構成した試料で試験を行った。試験結果を表１に示す。
比較例１のものでは、目視評価で多層基板の第１〜第３パッドで、中心導体の共通電極、端部で剥離が観察され、導通評価においても断線、あるいは直流抵抗が著しく増加するものがあった。また、実施例１のものでは、実用に供し得ない程度では無いものの、試験前後で僅かに直流抵抗が増加するものがあった。実施例２，３では、剥離等は観察されず、試験前後での直流抵抗の増加は見られなかった。
【００４３】
【表１】
2006020052.tif 000003
【産業上の利用可能性】
【００４４】
本発明の２ポートアイソレータによれば、接続パッドと中心導体との接続が容易で、かつ強固に行え、第１中心導体Ｌ１の一端と第２中心導体Ｌ２の一端との接続手段によって生じる寄生インダクタンスによる共振周波数のばらつきを抑え、挿入損失特性が劣化するのを防いだ２ポートアイソレータを提供することが出来る。
【図面の簡単な説明】
【００４５】
【図１】本発明の一実施例に係る２ポートアイソレータの斜視図である。
【図２】本発明の一実施例に係る２ポートアイソレータの分解斜視図である。
【図３】本発明の一実施例に係る２ポートアイソレータに用いる中心導体組体の斜視図である。
【図４】本発明の一実施例に係る２ポートアイソレータに用いる中心導体の平面展開図である。
【図５】本発明の他の実施例に係る２ポートアイソレータに用いる中心導体組体の裏面平面図である。
【図６】本発明の他の実施例に係る２ポートアイソレータに用いる中心導体組体の斜視図である。
【図７】本発明の一実施例に係る２ポートアイソレータに用いる多層基板の分解斜視図である。
【図８】本発明の他の実施例に係る２ポートアイソレータに用いる多層基板の斜視図である。
【図９】本発明の一実施例に係る２ポートアイソレータに用いる樹脂一体型下ケースの平面図である。
【図１０】従来のアイソレータの等価回路図である。
【図１１】２ポートアイソレータの等価回路である。
【図１２】２ポートアイソレータの等価回路である。
【図１３】従来の２ポートアイソレータの分解斜視図である。
【図１４】従来の２ポートアイソレータに用いる多層基板の分解斜視図である。
【図１５】比較例の２ポートアイソレータに用いた中心導体組立体の裏面斜視図である。
【図１６】比較例の２ポートアイソレータに用いた多層基板の斜視図である。
【符号の説明】
【００４６】
１  ２ポートアイソレータ
３  中心導体組立体
５  フェライト
１０  多層基板
１５  第１のパッド
１７  第２のパッド
１８  第３のパッド
２０  共通電極
２２  上ケース
２５  樹脂一体型下ケース
３０  永久磁石
Ｌ１  第１中心導体
Ｌ２  第２中心導体
【図１】
2006020052.tif 000004
【図２】
2006020052.tif 000005
【図３】
2006020052.tif 000006
【図４】
2006020052.tif 000007
【図５】
2006020052.tif 000008
【図６】
2006020052.tif 000009
【図７】
2006020052.tif 000010
【図８】
2006020052.tif 000011
【図９】
2006020052.tif 000012
【図１０】
2006020052.tif 000013
【図１１】
2006020052.tif 000014
【図１２】
2006020052.tif 000015
【図１３】
2006020052.tif 000016
【図１４】
2006020052.tif 000017
【図１５】
2006020052.tif 000018
【図１６】
2006020052.tif 000019