(57)【要約】【課題】また、ＣＷレーザまたは擬似ＣＷレーザを用いてレーザアニールを行った場合、エキシマレーザを用いた場合に比べ生産性が悪く、更なる生産性の向上が必要である。【解決手段】レーザ光を非線形光学素子に通すことなく基本波のままとし、高強度、且つ、繰り返し周波数の高いパルスのレーザ光を半導体薄膜に照射してレーザアニールを行うことを特徴とする。非線形光学素子を用いず、且つ、高調波に変換しないため、大きな出力を有するレーザ発振器をレーザアニール法に用いることが可能となる。従って、一度の走査で形成される大粒径結晶の領域の幅を拡大することができるため、格段に生産性を向上させることができる。【選択図】  図１
2006148086.tif 000002
【特許請求の範囲】
【請求項１】
レーザの繰り返し周波数が１０ＭＨｚ以上のレーザ発振器から射出した基本波である第１のレーザビームを集光レンズを用いて整形して第２のレーザビームとし、
前記第２のレーザビームを照射面に照射し、
前記第２のレーザビームを前記照射面に対して相対的に移動させることを特徴とするレーザ照射方法。
【請求項２】
レーザの繰り返し周波数が１０ＭＨｚ以上のレーザ発振器から射出した基本波である第１のレーザビームを集光レンズを用いて整形して第２のレーザビームとし、
前記第２のレーザビームを被照射体に照射して多光子吸収を生じさせて溶融させ、
前記第２のレーザビームを前記被照射体に対して相対的に移動させることを特徴とするレーザ照射方法。
【請求項３】
請求項１または請求項２において、前記第１のレーザビームは、パルス幅が１フェムト秒以上１０ピコ秒以下で発振することを特徴とするレーザ照射方法。
【請求項４】
請求項１乃至３のいずれか一において、前記第１のレーザビームは、Ｎｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒのドーパントをいずれか１つまたは複数添加したＳａｐｐｈｉｒｅ、ＹＡＧ、セラミックスＹＡＧ、セラミックスＹ２Ｏ３、ＫＧＷ、ＫＹＷ、Ｍｇ２ＳｉＯ４、ＹＬＦ、ＹＶＯ４、またはＧｄＶＯ４から選ばれる一種の結晶を有するレーザ発振器から射出されるレーザビームであることを特徴とするレーザ照射方法。
【請求項５】
請求項１乃至４のいずれか一において、前記レーザビームの尖頭出力の範囲は、１ＧＷ／ｃｍ２以上１ＴＷ／ｃｍ２以下であることを特徴とするレーザ照射方法。
【請求項６】
基本波であるレーザビームを半導体の表面にて長いビームに加工し、前記長いビームに対して前記半導体の表面を相対的に移動しながら照射して、前記半導体の結晶化を行う工程を含むことを特徴とする半導体装置の作製方法。
【請求項７】
半導体に不純物領域を形成する工程と、
基本波であるレーザビームを半導体の表面にて長いレーザビームに加工し、前記長いレーザビームに対して前記半導体の表面を相対的に移動しながら照射して、前記半導体に形成された不純物領域の活性化を行う工程と、を含むことを特徴とする半導体装置の作製方法。
【請求項８】
ガラス基板上に導電層を形成する工程と、
前記導電層を覆う絶縁層を形成する工程と、
前記絶縁層上に半導体層を形成する工程と、
基本波であるレーザビームを半導体層の表面にて長いレーザビームに加工し、前記長いレーザビームに対して前記半導体層の表面を相対的に移動しながら照射する工程と、を含むことを特徴とする半導体装置の作製方法。
【請求項９】
請求項６乃至８のいずれか一において、前記基本波であるレーザビームは、パルス幅が１フェムト秒〜１０ピコ秒で発振することを特徴とする半導体装置の作製方法。
【請求項１０】
請求項６乃至９のいずれか一において、前記基本波であるレーザビームは、Ｓａｐｐｈｉｒｅ、ＹＡＧ、セラミックスＹＡＧ、セラミックスＹ２Ｏ３、ＫＧＷ、ＫＹＷ、Ｍｇ２ＳｉＯ４、ＹＬＦ、ＹＶＯ４、またはＧｄＶＯ４の結晶に、Ｎｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒのドーパントをいずれか１つまたは複数添加したレーザから選ばれる１種のレーザ発振器から射出されるレーザビームであることを特徴とする半導体装置の作製方法。
【請求項１１】
請求項６乃至１０のいずれか一において、前記レーザビームの尖頭出力の範囲は、１ＧＷ／ｃｍ２以上１ＴＷ／ｃｍ２以下であることを特徴とする半導体装置の作製方法。
【請求項１２】
基本波を射出するレーザ発振器と、前記レーザ発振器から射出されるレーザビームを照射面にて長いレーザビームに加工する光学部材と、前記レーザビームに対して前記照射面を相対的に移動させる手段と、を有することを特徴とするレーザ照射装置。
【請求項１３】
基本波を射出するレーザ発振器と、前記レーザ発振器から射出されるレーザビームを整形する集光レンズとを有し、
前記レーザビームを前記集光レンズによって照射面に投影し、照射する機構を有し、
前記レーザビームに対して前記照射面を相対的に移動させる手段とを有することを特徴とするレーザ照射装置。
【請求項１４】
請求項１３において、前記集光レンズは、２枚の凸型シリンドリカルレンズであることを特徴とするレーザ照射装置。
【請求項１５】
請求項１２乃至１４のいずれか一において、前記レーザ発振器から射出されるレーザビームは、パルス幅が１フェムト秒以上１０ピコ秒以下で発振することを特徴とするレーザ照射装置。
【請求項１６】
請求項１２乃至１５のいずれか一において、レーザ発振器から射出されるレーザビームは、Ｓａｐｐｈｉｒｅ、ＹＡＧ、セラミックスＹＡＧ、セラミックスＹ２Ｏ３、ＫＧＷ、ＫＹＷ、Ｍｇ２ＳｉＯ４、ＹＬＦ、ＹＶＯ４、またはＧｄＶＯ４の結晶に、Ｎｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒのドーパントをいずれか１つまたは複数添加したレーザから選ばれる１種のレーザ発振器から射出されるレーザビームであることを特徴とするレーザ照射装置。
【請求項１７】
請求項１２乃至１６のいずれか一において、前記レーザビームの尖頭出力の範囲は、１ＧＷ／ｃｍ２以上１ＴＷ／ｃｍ２以下であることを特徴とするレーザ照射装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザ光を被処理物に照射するためのレーザ照射装置およびそれを用いた結晶構造を有する半導体膜の製造方法および半導体装置の作製方法に関する。加えて、本発明は薄膜トランジスタ（以下、ＴＦＴという）や、光起電力素子（光センサや太陽電池など）で構成された回路を有する半導体装置に関する。例えば、液晶表示パネルに代表される電気光学装置や、有機発光素子を有する発光表示装置や、ラインセンサなどのセンサ装置、ＳＲＡＭなどのメモリ装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【０００４】
また、昨今では画像表示装置やイメージセンサの大型化、画素の高密度化（高精細化）が進み、より高速な駆動に追随できる半導体薄膜が要求されている。また、軽量化や低コスト化を図るため、画像表示装置のスイッチング素子だけでなく、表示領域の周辺のドライバ素子にも薄膜トランジスタが適用されるようになっている。
【０００５】
そこで、結晶構造を有する半導体薄膜を形成し、電界効果移動度（モビリティともいう）等の電気的特性を向上させる手法、例えば、固相成長法やレーザアニール法が研究されている。
【０００６】
固相成長法は、基板上にアモルファスシリコン薄膜を形成し、加熱して多結晶シリコン薄膜を形成するもので、主として６００℃〜１０００℃程度の温度で長時間熱処理を行うものであり、高温に耐える高価な石英基板が必要とされる。
【０００７】
基板は、コストの面から石英基板や単結晶半導体基板よりも、ガラス基板が有望視されている。ガラス基板は耐熱性に劣り、熱変形しやすいため、ガラス基板上に多結晶半導体膜を用いたＴＦＴを形成する場合には、ガラス基板の熱変形を避けるために、半導体膜の結晶化にレーザアニール法が適している。
【０００８】
レーザアニール法の特徴は、輻射加熱あるいは伝導加熱を利用するアニール法と比較して処理時間を大幅に短縮できることや、半導体基板又は半導体膜を選択的に加熱して、基板に殆ど熱的損傷を与えないことなどがあげられている。
【０００９】
レーザアニール法に用いられるレーザ発振器はその発振方法により、パルス発振と連続発振の２種類に大別される。レーザアニール法には、しばしばパルス発振のエキシマレーザから発振されたレーザ光(レーザビームともいう)が用いられる。エキシマレーザは出力が大きく、高周波数での繰り返し照射が可能であるという利点を有している。
【００１０】
また、エキシマレーザから発振されるレーザ光は半導体薄膜としてよく用いられるシリコン薄膜に対する吸収係数が高いという利点を有する。
【００１１】
例えば、レーザ光の照射の際には、照射面におけるレーザ光の形状が線状となるように光学系（ビームホモジナイザーなど）にて整形し、レーザ光の照射位置を照射面に対し相対的に移動させて照射する。この方法は、一度に広い面積のアモルファスシリコン膜を結晶化させることができ、高い生産性を持つため工業的に優れている。以下、照射面において、線状の形状を有するレーザ光を線状ビームと称する。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
パルス発振のエキシマレーザから発振されたレーザ光を用いた従来のレーザアニール法においても解決すべきいくつかの課題を抱えており、例えば結晶粒径や結晶化度の均一性が悪く、ＴＦＴの電気的特性が安定しないといった課題を抱えている。
【００１３】
そこで、これらの課題を解決するための方法の一つとして、ＡｒレーザやＹＶＯ４レーザのような連続発振のレーザ発振器（以下、ＣＷレーザと称す。）、あるいは繰り返し周波数が１０ＭＨｚ以上と非常に高いパルス発振のレーザ発振器（以下、擬似ＣＷレーザと称す）を用いる方法が挙げられる。
【００１４】
ＣＷレーザまたは擬似ＣＷレーザからのレーザ光を用いることによって、半導体膜に形成される結晶の粒径が大きくなることが見出されている。一般に多結晶シリコン薄膜では結晶の粒径が大きければ大きいほど移動度などの電気的特性が高くなる。また、半導体膜の結晶粒径が大きくなると、該半導体膜を用いて形成されるＴＦＴのチャネル形成領域に位置する粒界の数が減るので移動度が高くなり、より高性能なデバイスの開発に利用できる。以下、そのような結晶粒径の大きな結晶を大粒径結晶と称する。
【００１５】
しかし、レーザ媒質が固体であるＣＷレーザまたは擬似ＣＷレーザを適用する場合、その基本波の波長域は赤から近赤外域であり、半導体膜での吸収効率は極めて低い。ちなみに、半導体膜への吸収効率が良いレーザ光は、可視あるいは紫外域の波長を持ったレーザ光である。
【００１６】
従って、ＣＷレーザまたは擬似ＣＷレーザをレーザアニール法に使用する場合は、非線形光学素子を用いて波長を可視域以下の高調波に変換して用いる。例えば、大出力を得やすい近赤外の基本波を第二高調波であるグリーンのレーザ光に変換する方法において、最も変換効率が高くなると考えられている。
【００１７】
高調波はレーザ媒質から発振した基本波を非線形光学素子に入射させることで得られる。しかし、レーザの出力が大きくなると、多光子吸収などの非線形光学効果により、非線形光学素子にダメージが与えられ、ブレークダウンにつながるなどの問題がある。よって、現在、生産されている可視域のＣＷレーザは、非線形光学素子の問題から、最大でも１５Ｗ程度である。
【００１８】
また、ＣＷレーザまたは擬似ＣＷレーザを用いてレーザアニールを行った場合、エキシマレーザを用いた場合に比べ生産性が悪く、更なる生産性の向上が必要である。例えば、１０Ｗの５３２ｎｍのＣＷレーザを長手方向が３００μｍ、短手方向が１０μｍ程度の線状に整形してレーザアニールを行う場合、一度の走査で形成される大粒径結晶の領域の幅は２００μｍ程度となる。このため、量産プロセスで用いられる１辺が数百ｍｍ以上の長方形状の半導体膜全面を結晶化するためには、ビームスポットの走査を数千回繰り返す必要がある。
【課題を解決するための手段】
【００１９】
そこで、本発明は、レーザ光を非線形光学素子に通すことなく基本波のままとし、高強度、且つ、繰り返し周波数の高いパルスのレーザ光を半導体薄膜に照射してレーザアニールを行うことを特徴とする。なお、本発明で用いるレーザの繰り返し周波数は１０ＭＨｚ以上とすることも特徴の一つである。
【００２０】
なお、高強度とは、単位時間あたり単位面積あたりに高い尖頭出力を持つことを指しており、本発明におけるレーザ光の尖頭出力の範囲は、１ＧＷ／ｃｍ２〜１ＴＷ／ｃｍ２とする。
【００２１】
波長が１μｍ程度の基本波は、半導体薄膜に照射してもあまり吸収されず、吸収効率が低いが、本発明者らは、パルス幅をピコ秒台、或いはフェムト秒（１０−１５秒）台のパルスレーザから射出される基本波であれば、高強度のレーザ光が得られ、非線形光学効果（多光子吸収）が生じ、半導体薄膜に吸収させることができることを見いだした。
【００２２】
本発明は、非線形光学素子を用いず、且つ、高調波に変換しないため、１５Ｗよりも大きな出力、例えば４０Ｗの出力を有するレーザ発振器をレーザアニール法に用いることが可能となる。従って、一度の走査で形成される大粒径結晶の領域の幅を拡大することができるため、格段に生産性を向上させることができる。
【００２３】
また、本発明は、多光子吸収を生じさせて溶融させるため、半導体薄膜の膜厚が薄く、例えば１００ｎｍ以下であっても高強度なレーザ光を半導体薄膜に吸収させることができる。従って、半導体薄膜の膜厚を薄くすることによって、半導体薄膜の成膜時間を短縮することができる。
【００２４】
本明細書で開示するレーザ照射方法に関する発明の構成は、
レーザの繰り返し周波数が１０ＭＨｚ以上のレーザ発振器から射出した基本波である第１のレーザビームを集光レンズを用いて整形して第２のレーザビームとし、前記第２のレーザビームを照射面に照射し、前記第２のレーザビームを前記照射面に対して相対的に移動させることを特徴とするレーザ照射方法である。
【００２５】
また、他のレーザ照射方法に関する発明の構成は、
レーザの繰り返し周波数が１０ＭＨｚ以上のレーザ発振器から射出した基本波である第１のレーザビームを集光レンズを用いて整形して第２のレーザビームとし、
前記第２のレーザビームを被照射体に照射して多光子吸収を生じさせて溶融させ、
前記第２のレーザビームを前記被照射体に対して相対的に移動させることを特徴とするレーザ照射方法である。
【００２６】
また、上記各構成において、前記第１のレーザビームは、パルス幅が１フェムト秒以上１０ピコ秒以下で発振することを特徴の一つとしている。パルス幅を１フェムト秒以上１０ピコ秒以下の範囲とすることで、多光子吸収を引き起こすのに十分な高強度を得ることができる。パルス幅が１０ピコ秒より長い数十ピコ秒のレーザビームでは多光子吸収が生じない。また、パルス幅が１５０フェムト秒のレーザビームを用いて半導体膜の加熱を行う実験を実施したところ、加熱されたことが確認でき、このことから多光子吸収が引き起こされたと思われる。
【００２７】
また、非線形光学素子を内蔵していないレーザ発振器と光学部材とで構成したレーザ照射装置も本発明の一つであり、その構成は、
基本波を射出するレーザ発振器と、前記レーザ発振器から射出されるレーザビームを照射面にて長いレーザビームに加工する光学部材と、前記レーザビームに対して前記照射面を相対的に移動させる手段と、を有することを特徴とするレーザ照射装置である。
【００２８】
また、他の構成は、基本波を射出するレーザ発振器と、前記レーザ発振器から射出されるレーザビームを整形する集光レンズとを有し、前記レーザビームを前記集光レンズによって照射面に投影し、照射する機構を有し、前記レーザビームに対して前記照射面を相対的に移動させる手段とを有することを特徴とするレーザ照射装置である。
【００２９】
上述した本発明のレーザ照射装置は、非線形光学素子を内蔵しないため、その分、レーザ照射装置作製にかかるコストを削減できる。
【００３０】
通常、半導体膜のエネルギーギャップに比べ、１光子あたりのエネルギーが小さい場合には、光子は半導体膜に吸収されない。そのため、従来では前述したように非線形光学素子を用いて基本波を高調波に変換することで、１光子あたりのエネルギーを増大させて用いている。波長λのｎ次の高調波を用いた場合、１光子あたりのエネルギーＥはプランク定数
、光速ｃを用いて次式で表すことができる。
【００３１】
【数１】
2006148086.tif 000003
【００３２】
例えば、波長１０６４ｎｍの光は１．１７ｅＶのエネルギーに相当するため、半導体膜にエネルギーバンドギャップ１．６〜１．８ｅＶの非晶質珪素膜を用いた場合には吸収が起こらない。波長５３２ｎｍの光は２．３４ｅＶのエネルギーに相当するため、非晶質珪素膜にも吸収が起こる。
【００３３】
しかし、高強度のレーザ光を用いると、レーザ光が照射された材料中で高電磁場が生じ、非線形光学効果（多光子吸収）が起こる。多光子吸収により、１光子あたりのエネルギーが半導体膜のエネルギーバンドギャップに比べて小さい場合にも、光子を同時に多段的に吸収することができ、光を通過することなく吸収することができる。
【００３４】
例えば、波長１０６４ｎｍのレーザ光を非晶質珪素膜に照射した場合、１光子あたりのエネルギーは１．１７ｅＶであるため、非晶質珪素膜への吸収は起こらないが、多光子吸収により同時に２光子の吸収が起こることで第二高調波と同じ２．３４ｅＶとなり、光の吸収が生じる。
【００３５】
多光子吸収を引き起こすのに十分な高強度を得ることができるレーザとして、パルス幅の単位がピコ秒あるいはフェムト秒という短いパルスレーザがある。該パルスレーザとして用いることができるのは、Ｓａｐｐｈｉｒｅ、ＹＡＧ、セラミックスＹＡＧ、セラミックスＹ２Ｏ３、ＫＧＷ、ＫＹＷ、Ｍｇ２ＳｉＯ４、ＹＬＦ、ＹＶＯ４、ＧｄＶＯ４などの結晶に、Ｎｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒなどのドーパントを添加したものが挙げられる。
【００３６】
また、上記構成において、前記集光レンズは、２枚の凸型シリンドリカルレンズであることを特徴としている。また、集光レンズで代表される屈折光学部材に限定されず、レーザ発振器から照射面への経路に光学部材を適宜配置してもよい。本発明に用いることができる他の光学部材として、ミラーなどの反射光学部材や、回折格子などの回折光部材が挙げられる。
【００３７】
また、本発明において、繰り返し周波数１０ＭＨｚ以上のパルスレーザを用いるのは、半導体膜として非晶質珪素膜を用いた場合、非晶質珪素膜がレーザ光を吸収し溶融後、熱拡散によって冷却され、再結晶化するまでの時間が１００ナノ秒程度のためである。この１００ナノ秒の時間内に同一箇所に再びレーザ光が照射されれば、溶融状態を保つことができるため、１０ＭＨｚ以上の繰り返し周波数のパルスレーザであれば、擬似的にＣＷレーザと同様に考えることができ、そのようなレーザは、擬似ＣＷレーザと呼ぶ。
【００３８】
また、基本波を照射するレーザアニール法を用いて半導体装置を作製することも本発明の一つであり、その作製方法に関する構成は、
基本波であるレーザビームを半導体の表面にて長いレーザビームに加工し、前記長いレーザビームに対して前記半導体の表面を相対的に移動しながら照射して、前記半導体の結晶化を行う工程を含むことを特徴とする半導体装置の作製方法である。
【００３９】
また、基本波を照射するレーザアニール法を用いて、半導体に添加した不純物元素の活性化を行うことができ、他の半導体装置の作製方法に関する構成は、
半導体に不純物領域を形成する工程と、基本波であるレーザビームを半導体の表面にて長いビームに加工し、前記長いビームに対して前記半導体の表面を相対的に移動しながら照射して、前記半導体に形成された不純物領域の活性化を行う工程と、を含むことを特徴とする半導体装置の作製方法である。
【００４０】
また、絶縁膜を介して導電層上方に設けられた半導体層に対しても基本波を照射するレーザアニール法を用いることができ、他の半導体装置の作製方法に関する構成は、
ガラス基板上に導電層を形成する工程と、前記導電層を覆う絶縁層を形成する工程と、前記絶縁層上に半導体層を形成する工程と、基本波であるレーザビームを半導体層の表面にて長いビームに加工し、前記長いビームに対して前記半導体層の表面を相対的に移動しながら照射する工程と、を含むことを特徴とする半導体装置の作製方法である。
【００４１】
なお、本明細書でいうレーザアニール法とは、半導体基板又は半導体膜に形成された損傷層やアモルファス層を再結晶化する技術や、基板上に形成された非晶質半導体膜を結晶化させる技術を指している。また、半導体基板又は半導体膜の平坦化や表面改質に適用される技術も含んでいる。
【００４２】
また、本明細書で「多光子吸収」とは、２つ以上の光子の同時吸収のことで、その２つの光子と同じエネルギーの一光子の吸収ではエネルギー的に到達できない反応性のある電子励起状態に達するようなものを意味する。なお、「同時」とは１０−１４秒以下の時間内に発生する２つの事象を意味する。また、「電子励起状態」とは分子の電子基底状態より高いエネルギーにある分子の電子的状態のことであり、電磁放射の吸収により達成され、寿命が１０−１３秒より長い状態を意味する。
【発明の効果】
【００４３】
本発明により、波長変換のための非線形光学素子を必要とせず、非常に大出力なレーザビーム、例えば高調波の２倍以上のエネルギーをもつもの、を得ることができる。従って、半導体膜の結晶粒径を大きくすることができ、該半導体膜を用いて形成されるＴＦＴのチャネル形成領域に位置する粒界の数が減るので移動度が高くなり、より高性能なデバイスの開発に利用できる。
【００４４】
また、非線形光学素子は変質しやすいため、固体レーザの利点であるメンテフリーの状態を長く保てないという欠点があったが、本発明は非線形光学素子を用いないため、その欠点を克服することができる。即ち、本発明によりレーザ照射装置自体の安定性および信頼性が向上する。
【発明を実施するための最良の形態】
【００４５】
本発明の実施形態について、以下に説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更できる。
【００４６】
（実施の形態１）
図１は、本発明のレーザ照射装置の一例を示す斜視図である。
【００４７】
図１に示すレーザ発振器１０１は、パルス幅がフェムト秒（１０−１５秒）台で発振するレーザ（フェムト秒レーザともいう）のレーザ発振器を用いる。該レーザ発振器として用いることができるのは、Ｓａｐｐｈｉｒｅ、ＹＡＧ、セラミックスＹＡＧ、セラミックスＹ２Ｏ３、ＫＧＷ、ＫＹＷ、Ｍｇ２ＳｉＯ４、ＹＬＦ、ＹＶＯ４、ＧｄＶＯ４などの結晶に、Ｎｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒなどのドーパントを添加したレーザなどが挙げられる。なお、レーザ発振器１０１は、非線形光学素子を内蔵しておらず、レーザビームの基本波が射出される。パルスレーザ発振器１０１は、レーザ媒質より発振された光を高調波に変換するための非線形光学素子を含まないが、半導体膜において十分に非線形光学効果（多光子吸収）を起こすだけの光の強度を持つものである。
【００４８】
まず、レーザ発振器１０１から射出されたレーザビームは、スリット１０２を通る。スリット１０２は、レーザビームにおけるエネルギーの弱い部分を遮断することができ、照射面におけるレーザビームの長尺方向の長さを調整することができる。本発明において使用するスリット１０２については特に制限されることはなく、スリットを通過した際に強度の弱い部分を遮断できる構造あるいは形状のものを使用することができる。
【００４９】
次いで、スリット１０２を通ったレーザビームはミラー１０３で方向を変えられて、ガラス基板表面に設けられた半導体膜１０６の方向に偏向される。なお、方向を変えた後のレーザビームの方向は、基板に対して垂直方向でも斜め方向でも構わない。
【００５０】
次いで、ミラー１０３で方向を変えられたレーザビームは、一方向にのみ作用する第１のシリンドリカルレンズ１０４によって、スリット１０２の像を照射面である半導体膜１０６上に投影する。さらに、レーザビームは第１のシリンドリカルレンズ１０４と９０度回転した一方向にのみ作用する第２のシリンドリカルレンズ１０５によって集光され、半導体膜１０６に照射される。第１のシリンドリカルレンズ１０４、と第２のシリンドリカルレンズ１０５により、照射面にて線状または楕円状または矩形状のビーム照射領域１１１が得られる。第１のシリンドリカルレンズ１０４は、ビーム照射領域１１１の長尺方向にビームの整形を行い、第２のシリンドリカルレンズ１０５は、ビーム照射領域１１１の短尺方向にビームの整形を行っている。本発明で用いるシリンドリカルレンズとしては、入射側、出射側のいずれか一方に凸面が形成されているものでも、両側に凸面が形成されているものでもよいが、低収差、精度の面で入射側に凸面が形成されているものを使用することが好ましい。
【００５１】
図２を用いて、本発明の光学系について詳しく説明する。なお、図２中にて用いている符号は、図１で用いたものと共通の符号を用いている。図２（ａ）はビーム照射領域の長尺方向を表し、図２（ｂ）は短尺方向を表している。レーザ発振器１０１から射出したレーザビームはスリット１０２によってレーザビームの一部を遮られ、レーザビームの強度が強い部分のみが通過する。通過したレーザビームは第１のシリンドリカルレンズ１０４によってスリット１０２でできた像を半導体膜１０６に投影するものである。なお、図１中の実線で示すレーザビーム１１０は、ビーム照射領域１１１の中心を通るレーザビームを示している。
【００５２】
ここで、本発明の特徴の一つである、第１のシリンドリカルレンズ１０４と、スリット１０２と、照射面となる半導体膜１０６との間の位置関係について詳しく説明する。スリット１０２を用いる理由は、レーザビームにおけるエネルギーの弱い部分が半導体膜に照射されるのを防ぐためである。そのようなレーザビームが半導体膜に照射されると表面に凹凸を多く有する比較的結晶粒の小さな多結晶の領域（ここでは結晶性不良領域と称する。）が形成され、好ましくない。そこで、スリット１０２を用い、そのような領域が半導体膜に形成されないようにする。なお、通常、レーザビームをスリットで一部遮光するとレーザの干渉性に起因する回折と呼ばれる現象が起こるが、これによりレーザビームに回折縞が発生する。以下は、そのような回折縞が照射面において発生しない方法について説明する。
【００５３】
第１のシリンドリカルレンズ１０４の焦点距離を
とし、スリット１０２の開口の幅を
とする。このとき、スリット１０２と第１のシリンドリカルレンズ１０４の間隔をＭ１とし、第１のシリンドリカルレンズ１０４と半導体膜１０６の間隔をＭ２とする。また、照射面となる半導体膜１０６上での長尺方向の長さをＬとする。このとき、次の２式が成り立つ。
【００５４】
【数２】
2006148086.tif 000004
【００５５】
【数３】
2006148086.tif 000005
【００５６】
上記２つの数式より、次の２式が成り立つ。
【００５７】
【数４】
2006148086.tif 000006
【００５８】
【数５】
2006148086.tif 000007
【００５９】
これらの関係を満たす位置にスリット、第１のシリンドリカルレンズ、照射面を配置することで、回折による縞は半導体膜に伝達されなくなる。これにより、結晶性不良領域がほとんど発生しないレーザ照射が実現できる。
【００６０】
また、射出したレーザビームのビーム径、出力、ビームの形状をそのまま用いることができる場合は、シリンドリカルレンズを必ずしも２つ用いる必要はない。また、射出したレーザビームの長尺と短尺の長さの比を保ったまま集光を行う場合は、シリンドリカルレンズの代わりに、球面レンズを用いても良い。
【００６１】
そして、半導体膜１０６を成膜したガラス基板を適切な速度にて移動させて基板全面にレーザ照射を行う。半導体膜１０６が成膜された基板はガラスを材料としており、レーザ照射の際に基板が落ちないように、吸着手段または機械的に固定する手段によって基板固定ステージ１０７に固定されている。また、基板固定ステージ１０７は、Ｘステージ１０８、Ｙステージ１０９を用いて半導体膜の表面と平行な面上をＸ方向またはＹ方向に移動させることができるようになっている。Ｘステージ１０８、およびＹステージ１０９は、基板固定ステージ１０７に固定されたガラス基板を１００〜１０００ｍｍ／ｓｅｃの速度で移動させることが可能である。ここでは、固定されたレーザビームの照射領域に対して、基板が設置されたステージをＸ方向（またはＹ方向）に移動させてレーザ光を走査させる方式としている。なお、本発明人らの経験から予想される最適な走査の速度は、４００ｍｍ／ｓｅｃ前後である。
【００６２】
また、Ｘステージ１０８、およびＹステージ１０９を移動させる方式に限定されず、ガルバノミラーやポリゴンミラーによりレーザ光を走査させてもよく、基板の縦方向（Ｙ方向）に沿って帯状に形成されたレーザビームを照射し、その照射領域を基板に対して相対的に横方向（Ｘ方向）に移動させてレーザ光を走査させることができればよい。
【００６３】
実際にガラス基板上に形成したアモルファスシリコン膜に対して本発明のレーザアニール法によりレーザビーム（レーザ媒質をＴｉ：サファイアとし、出力を１．３Ｗとし、波長を８００ｎｍとし、パルス幅を１５０フェムト秒とし、繰り返し周波数を９０ＭＨｚとする条件）の照射を行ったところ、結晶化が可能であった。なお、ビームスポットは８μｍ×４０μｍとし、ステージの走査速度を１００ｍｍ／ｓｅｃとした。図３に得られた半導体膜表面の光顕観察写真（倍率１０００倍）を示す。また、図４に得られた半導体膜のＳＥＭ観察写真を示す。この実験により、本発明により結晶化させて大粒径結晶を作製できることが確認できた。
【００６４】
ただし、図３は、照射領域と非照射領域とをわかりやすくするため、一方向にレーザ光を走査した照射領域のみを結晶化させた半導体膜表面の写真である。図３では、部分的にしか走査を行っていないが、勿論、適切な速度にて走査移動させることにより、基板全面に大粒径結晶を作製できる。
【００６５】
本発明により得られる大粒径結晶を形成した半導体膜を用いて、適宜、ＴＦＴなどの半導体素子を作製することで、より高性能なデバイスの開発に利用できる。
【００６６】
また、ここでは非晶質構造を有する半導体膜（アモルファスシリコン膜）にレーザ光を照射して結晶構造を有する半導体膜（以下、結晶性半導体膜という）を得る結晶化に用いた例を示したが、特に限定されず、活性化処理やシリサイド形成処理などで代表される様々なレーザアニール処理に適用することができる。
【００６７】
また、固相成長法や、Ｎｉなどの結晶化を助長する元素を添加して加熱させる方法（特開平７−１３０６５２号公報、特開平８−７８３２９号公報に記載の技術）によって結晶化させた結晶構造を有する半導体膜に対して、さらに結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザー光照射を行う処理に適用してもよい。
【００６８】
（実施の形態２）
以下に本発明を用いたトップゲート型ＴＦＴの作製手順を簡略に図５を用いて示す。ここでは非晶質構造を有する半導体膜(以下、非晶質半導体膜ともいう)に対して、基本波であり、且つ、繰り返し周波数が１０ＭＨｚ以上のレーザ光を照射し、非線形光学効果（多光子吸収）が生じさせて結晶化を行う例を示す。
【００６９】
まず、図５（Ａ）に示すように、絶縁表面を有する基板１０上に、ブロッキング層となる下地絶縁膜１１と、非晶質構造を有する半導体膜１２を形成する。
【００７０】
絶縁表面を有する基板１０としてはバリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基板を用いる。また、本工程の処理温度に耐えうる耐熱性を有するプラスチック基板、例えば直径数ｎｍの無機粒子が有機ポリマーマトリックスに分散した材料をシート状に加工したプラスチック基板を用いてもよい。
【００７１】
絶縁表面を有する基板１０上に形成する下地絶縁膜１１としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯｘＮｙ）等の絶縁膜を用いる。代表的な一例は下地絶縁膜１１として２層構造から成り、ＳｉＨ４、ＮＨ３、及びＮ２Ｏを反応ガスとして成膜される窒化酸化珪素膜を５０〜１００ｎｍ、ＳｉＨ４、及びＮ２Ｏを反応ガスとして成膜される酸化窒化珪素膜を１００〜１５０ｎｍの厚さに積層形成する構造が採用される。また、下地絶縁膜１１の一層として膜厚１０ｎｍ以下の窒化シリコン膜（ＳｉＮ膜）、或いは酸化窒化珪素膜（ＳｉＮｘＯｙ膜（Ｘ＞Ｙ））を用いることが好ましい。また、窒化酸化珪素膜、酸化窒化珪素膜、窒化シリコン膜とを順次積層した３層構造を用いてもよい。
【００７２】
また、非晶質構造を有する半導体膜１２としては、シリコンを主成分とする半導体材料を用いる。代表的には、非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などを公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜することによって得る。
【００７３】
また、非晶質構造を有する半導体膜１２に代えて、別途結晶化を行わずに成膜を行うだけで結晶構造を有する半導体膜（多結晶シリコン膜、微結晶半導体膜（マイクロクリスタル半導体膜、セミアモルファス半導体膜とも呼ぶ）など）を用いてもよい。
【００７４】
次いで、図１に示すレーザ照射装置を用い、非晶質構造を有する半導体膜１２に対して、基本波であり、且つ、繰り返し周波数が１０ＭＨｚ以上のレーザ光を照射する。なお、図１に示すレーザ照射装置のレーザ発振器は非線形光学素子を内蔵しておらず、基本波であるレーザ光を大出力で射出できる。図５（Ｂ）は非晶質構造を有する半導体膜１２にレーザ照射を行っている様子を示す工程断面図である。図５（Ｂ）において、光学系３０ａ、３０ｂによって集光したレーザ光１６を照射して、照射領域１３を形成するとともに、基板を固定したステージを矢印１５の方向に移動させて基板全面の結晶化を行っている。
【００７５】
実施の形態１に示したレーザ照射方法を用いると、基本波であるレーザ光でも、高強度のレーザ光を照射することによって多光子吸収を生じさせて、非晶質構造を有する半導体膜１２に吸収させ、結晶構造を有する半導体膜１４を得ることができる。実施の形態１に示すレーザ照射方法により、結晶性不良領域がほとんど発生しないレーザ照射が実現できる。従って、ＴＦＴのチャネル形成領域として使うことができない領域が大幅に減少するため、歩留まりが向上し、コスト削減に大きく役立つ。
【００７６】
また、非晶質構造を有する半導体膜１２に代えて、別途結晶化を行わずに成膜を行うだけで結晶構造を有する半導体膜を用いた場合、基本波であるレーザ光の照射により、成膜後の結晶よりも大粒径の結晶が得られる。
【００７７】
いずれにおいてもレーザ光が照射されると、結晶構造を有する半導体膜１４の表面には薄い表面酸化膜が形成される。この薄い表面酸化膜の膜厚や均一性は不明であるため、除去することが好ましいが、撥水面での乾燥になるため、ウォーターマークが発生しやすく、除去した後はオゾン含有水溶液で酸化膜を形成してウォーターマークの発生防止をすることが好ましい。また、工程数削減のため、レーザ光の照射により形成される表面酸化膜は、除去しなくともよい。
【００７８】
次いで、フォトリソ技術を用いて選択的にエッチングを行い、半導体層１７を得る。（図５（Ｃ））レジストマスク形成を行う前には半導体層を保護するためにオゾン含有水溶液、または酸素雰囲気でのＵＶ照射によってオゾンを発生させて酸化膜を形成している。ここでの酸化膜はレジストのぬれ性を向上させる効果もある。
【００７９】
なお、必要があれば、レジストを用いた選択的なエッチングを行う前に、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを上記酸化膜を介して行う。上記酸化膜を介してドーピングを行った場合には、酸化膜を除去し、再度オゾン含有水溶液によって酸化膜を形成する。
【００８０】
次いで、レジストを用いた選択的なエッチング時に発生する不要物（レジスト残りやレジスト剥離液など）を除去する洗浄を行った後、半導体層１７の表面を覆って、ゲート絶縁膜１８となる酸化珪素を主成分とする絶縁膜を形成する。（図５（Ｄ））
【００８１】
次いで、ゲート絶縁膜１８の表面を洗浄した後、ゲート電極１９を形成する。ゲート電極１９としては、ヒロックの発生が少ない高融点金属を含む材料を用いることが好ましい。ヒロックの発生が少ない高融点金属は、Ｗ、Ｍｏ、Ｔｉ、Ｔａ、Ｃｏなどから選ばれる１種、またはこれらの合金を用いる。また、これらの高融点金属の窒化物（ＷＮ、ＭｏＮ、ＴｉＮ、ＴａＮなど）を用いて２層以上の積層としてもよい。
【００８２】
次いで、半導体にｎ型を付与する不純物元素（Ｐ、Ａｓ等）、ここではリンを適宜添加して、ソース領域２０及びドレイン領域２１を形成する。添加した後、不純物元素を活性化するために加熱処理、強光の照射、またはレーザ光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。
【００８３】
また、不純物元素を活性化するために図１に示すレーザ照射装置を用い、実施の形態１に示すレーザ照射方法によってレーザ光を照射してもよい。図１のレーザ照射装置を用いると、半導体膜中に添加された不純物元素の活性化を偏り無く良好に行うことができる。
【００８４】
以降の工程は、層間絶縁膜２３を形成し、水素化を行って、ソース領域20、ドレイン領21域に達するコンタクトホールを形成し、導電膜を成膜し、レジストを用いた選択的なエッチングを導電膜に行ってソース電極２４、ドレイン電極２５を形成してＴＦＴ（ｎチャネル型ＴＦＴ）を完成させる。（図５（Ｅ））ソース電極２４、ドレイン電極２５は、Ｍｏ、Ｔａ、Ｗ、Ｔｉ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料の単層、またはこれらの積層で形成する。例えば、Ｔｉ膜と、純Ａｌ膜と、Ｔｉ膜との３層構造、或いはＴｉ膜と、ＮｉとＣを含むＡｌ合金膜と、Ｔｉ膜との３層構造を用いる。さらに後の工程で層間絶縁膜等を形成することを考慮して、電極断面形状をテーパー形状とすることが好ましい。
【００８５】
また、ここではトップゲート型ＴＦＴを例として説明したが、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型（逆スタガ型）ＴＦＴや順スタガ型ＴＦＴに適用することが可能である。
【００８６】
また、本発明は図５（Ｅ）のＴＦＴ構造に限定されず、必要があればチャネル形成領域とドレイン領域（またはソース領域）との間にＬＤＤ領域を有する低濃度ドレイン（ＬＤＤ：Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造としてもよい。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。さらにゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Ｇａｔｅ−ｄｒａｉｎ  Ｏｖｅｒｌａｐｐｅｄ  ＬＤＤ）構造としてもよい。
【００８７】
また、図６（Ａ）および図６（Ｂ）にＧＯＬＤ構造のＴＦＴの例を図示する。なお、図５（Ｅ）とはゲート電極構造などが一部異なるだけであるので図６（Ａ）における同一の箇所には同一の符号を用いる。図６（Ａ）に示すＧＯＬＤ構造のＴＦＴは、チャネル形成領域２２とソース領域２０との間に第１のＬＤＤ領域２６と、チャネル形成領域２２とドレイン領域２１との間に第２のＬＤＤ領域２７とを有している。また、第１のＬＤＤ領域２６および第２のＬＤＤ領域２７は、ゲート絶縁膜１８を介してゲート電極の下層２９ｂと重ねて配置されている。なお、ゲート電極は上層２９ａと、上層２９ａよりも幅の広い下層２９ｂとの積層で構成されている。また、図６（Ａ）に示すＧＯＬＤ構造のＴＦＴは、窒化珪素膜からなる保護膜２８を設けている。保護膜２８としては、ＰＣＶＤ法による緻密な無機絶縁膜（ＳｉＮ、ＳｉＮＯ膜など）、スパッタ法による緻密な無機絶縁膜（ＳｉＮ、ＳｉＮＯ膜など）、炭素を主成分とする薄膜（ＤＬＣ膜、ＣＮ膜、アモルファスカーボン膜）、金属酸化物膜（ＷＯ２、Ａｌ２Ｏ３、ＡｌＮＸＯＹなど）やＣａＦ２などを用いることが好ましい。
【００８８】
また、図６（Ｂ）に示すＧＯＬＤ構造のＴＦＴは、チャネル形成領域３２とソース領域３１ａとの間に第１のＬＤＤ領域３６と、チャネル形成領域３２とドレイン領域３１ｂとの間に第２のＬＤＤ領域３７とを有している。図６（Ａ）ではＬＤＤ領域が全部ゲート電極と重なっているのに対し、図６（Ｂ）では、第１のＬＤＤ領域３６および第２のＬＤＤ領域３７は、ゲート電極３９と一部重なっている。なお、図６（Ｂ）に示すＴＦＴは、ゲート絶縁膜が２層となっており、酸化珪素膜からなる第１のゲート絶縁膜３８ａと、窒化珪素膜からなる第２のゲート絶縁膜３８ｂとの積層となっている。窒化珪素膜からなる第２のゲート絶縁膜３８ｂを用いることでゲート絶縁膜の薄膜化ができる。
【００８９】
また、図６（Ｂ）に示すＴＦＴは、第１の層間絶縁膜３３ａが窒化珪素膜となっており、窒化珪素膜で単層のゲート電極３９を囲むように第２のゲート絶縁膜３８ｂと第１の層間絶縁膜３３ａが設けられている。特にゲート電極３９をＭｏなどのような酸化しやすい導電材料を用いる場合には、酸化膜と接しないように窒化珪素膜で囲むことは有効である。また、第１の層間絶縁膜３３ａを窒化珪素膜とすることによって、保護膜の機能を果たすとともに同じ材料からなる第２のゲート絶縁膜３８ｂとの密着性を向上させることができる。
【００９０】
また、図６（Ｂ）に示すＴＦＴは、第２の層間絶縁膜３３ｂは酸化珪素膜とし、第２の層間絶縁膜３３ｂ上にソース電極２４、ドレイン電極２５を設けている。なお、図５（Ｅ）とはＴＦＴ構造が一部異なるだけであるので図６（Ｂ）における同一の箇所には同一の符号を用いている。
【００９１】
また、図５や図６ではｎチャネル型ＴＦＴを用いて説明したが、ｎ型不純物元素に代えてｐ型不純物元素を用いることによってｐチャネル型ＴＦＴを形成することができることは言うまでもない。
【００９２】
また、シングルゲート構造のＴＦＴに限定されず、ＴＦＴのオフ電流値のバラツキをさらに低減するため、複数のチャネル形成領域を有するマルチゲート型ＴＦＴ、例えばダブルゲート型ＴＦＴとしてもよい。
【００９３】
また、同一基板上にｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを形成することができ、これらのＴＦＴを組み合わせることによってＣＭＯＳ回路を構成することもできる。ＣＭＯＳ回路とは、少なくとも一つのｎチャネル型ＴＦＴと一つのｐチャネル型ＴＦＴとを有する回路（インバータ回路、ＮＡＮＤ回路、ＡＮＤ回路、ＮＯＲ回路、ＯＲ回路、シフトレジスタ回路、サンプリング回路、Ｄ／Ａコンバータ回路、Ａ／Ｄコンバータ回路、ラッチ回路、バッファ回路など）を指している。加えて、これらのＣＭＯＳ回路を組み合わせることによってＳＲＡＭやＤＲＡＭなどのメモリ素子やその他の素子を基板上に構成することができる。また、さまざまな素子や回路を集積してＣＰＵを基板上に構成することも可能である。
【００９４】
また、本実施の形態は実施の形態１と自由に組み合わせることができる。
【００９５】
（実施の形態３）
以下に、本発明を用いたデュアルゲート構造のＴＦＴの一例を図７を用いて示す。
【００９６】
図７に示すＴＦＴは、絶縁表面を有する基板７１０上に下地絶縁膜７１１が設けられ、下地絶縁膜７１１上に下部電極７１２が設けられている。
【００９７】
下部電極７１２は、金属又は一導電型の不純物を添加した多結晶半導体で形成することができる。金属を用いる場合は、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）などを用いることができる。ここでは、下部電極７１２としてタングステンを用い、タングステン層を５０ｎｍの厚さで形成する。なお、下部電極７１２の厚さは、２０ｎｍ〜５０ｎｍの厚さであればよい。
【００９８】
その後、マスク（例えばレジストマスク）を用いてタングステン層をエッチングすることによって下部電極７１２を形成する。このとき、例えば、酸素プラズマをあてることにより、レジストマスクを細めることができる。このような工程を経た後にエッチングを行うと、ゲート電極となる下部電極７１２の側面をテーパー形状とすることができる。
【００９９】
なお、所定の場所に材料を吐出することが可能な印刷法や、インクジェット法に代表される液滴吐出法により、下部電極７１２を直接形成することも可能である。この方法を用いると、マスクを用いることなく下部電極７１２を形成することができる。
【０１００】
また、下部電極７１２は、第１のゲート絶縁膜となる第１絶縁膜７１３および第２絶縁膜７１４で覆われている。第１絶縁膜７１３は少なくとも酸素または窒素を有する絶縁膜である。なお、ここでは、第１絶縁膜７１３として窒化酸化珪素膜（ＳｉＮｘＯｙ（ただし、ｘ＞ｙ））を５０ｎｍの厚さで成膜し、第２絶縁膜７１４として酸化窒化珪素膜（ＳｉＯｘＮｙ（ただし、ｘ＞ｙ））を１００ｎｍの厚さで形成するが、これに限定されるものではない。
【０１０１】
第２絶縁膜７１４上には、第１絶縁膜を介して下部電極７１２と重なる半導体層が設けられている。この半導体層は、減圧熱ＣＶＤ法、プラズマＣＶＤ法またはスパッタ法などの成膜法で形成された半導体膜を実施の形態１に示すレーザ照射方法によって結晶化し、その後、マスクを用いて選択的にエッチングされたものである。実施の形態１に示す多光子吸収効果を利用したレーザ照射方法により、結晶性不良領域がほとんど発生しないレーザ照射が実現できる。従って、ＴＦＴのチャネル形成領域として使うことができない領域が大幅に減少するため、歩留まりが向上し、コスト削減に大きく役立つ。
【０１０２】
また、半導体層は、少なくとも酸素または窒素を有する絶縁膜からなる第２のゲート絶縁膜７１８で覆われている。また、結晶化のためのレーザ光照射を行わずに第２のゲート絶縁膜７１８を形成し、第２のゲート絶縁膜７１８によって半導体層を物理的に押さえつけ、図１に示すレーザ装置でレーザ照射を行ってもよい。その場合、第２のゲート絶縁膜７１８によりレーザ照射による膜飛びを防止できる。
【０１０３】
また、第２のゲート絶縁膜７１８上に上部電極の下層７２０ｂと、上部電極の上層７２０ａとが設けられている。なお、上部電極の下層７２０ｂは上部電極の上層７２０ａよりも幅が広いパターンとなっている。上部電極の下層７２０ｂと、上部電極の上層７２０ａはともに導電性を有する材料を用いればよい。
【０１０４】
また、半導体層は、高濃度に不純物元素が添加されたソース領域７１６と、チャネル形成領域７１５と、高濃度に不純物元素が添加されたドレイン領域７１７を少なくとも有している。ここでは、上部電極の上層７２０ａ及び上部電極の下層７２０ｂを設けた状態で、上部電極の下層７２０ｂを通過させて不純物元素を添加することによって、上部電極の下層７２０ｂに重なる第１低濃度不純物領域（第１ＬＤＤ領域）７１９ａをソース領域７１６とチャネル形成領域７１５との間に形成している。また、同様に上部電極の下層７２０ｂに重なる第２低濃度不純物領域（第２ＬＤＤ領域）７１９ｂをドレイン領域７１７とチャネル形成領域７１５との間に形成している。
【０１０５】
また、上部電極の下層７２０ｂと、上部電極の上層７２０ａを覆う絶縁膜７２１が設けられ、絶縁膜７２１上には平坦性を高める絶縁膜７２２が設けられている。平坦性を高める絶縁膜７２２としては、有機材料や無機材料を用いることができる。有機材料としては、レジスト、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。シロキサンとは、シロキサン系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちＳｉ−Ｏ−Ｓｉ結合を含む無機シロキサン、珪素に結合する水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶縁材料である。またポリシラザンとは、珪素（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料、いわゆるポリシラザンを含む液体材料を出発原料として形成される。無機材料としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ（ただし、ｘ＞ｙ））、窒化酸化珪素（ＳｉＮｘＯｙ（ただし、ｘ＞ｙ））等の、少なくとも酸素又は窒素を有する絶縁膜を用いることができる。また、平坦性を高める絶縁膜７２２として、これらの絶縁膜を積層したものを用いてもよい。特に、有機材料を用いて平坦性を高める絶縁膜を形成すると、平坦性は高まる一方で、有機材料によって水分や酸素が吸収されてしまう。これを防止するため、有機材料上に、無機材料を有する絶縁膜を形成するとよい。無機材料に窒素を有する絶縁膜を用いると、Ｎａ等のアルカリイオンの侵入を防ぐことができる。
【０１０６】
また、平坦性を高める絶縁膜７２２上には、ソース領域７１６に達するコンタクトホールを介してソース配線７２３が設けられている。同様に平坦性を高める絶縁膜７２２上には、ドレイン領域７１７に達するコンタクトホールを介してドレイン配線７２４が設けられている。
【０１０７】
図７に示す構造を有するＴＦＴは、一つの半導体層の上下にチャネルを形成するデュアルゲート構造のＴＦＴである。デュアルゲート構造のＴＦＴの下部電極７１２は、上部電極と別にＴＦＴを制御できる特徴を有しており、閾値のばらつきを抑えることができ、なおかつオフ電流を抑えることができる。また、デュアルゲート構造のＴＦＴは、絶縁膜を挟んだ下部電極と半導体層とで容量を形成することができる。
【０１０８】
また、本実施の形態は、実施の形態１または実施の形態２と自由に組み合わせることができる。
【０１０９】
（実施の形態４）
本発明は、液晶表示装置または発光表示装置の作製方法に適用することができる。ここでは、画素部と駆動回路と端子部とを同一基板上に形成した表示装置の例を示す。本発明により、高速な駆動に追随できる半導体薄膜が得られ、より高性能なＴＦＴを用いて駆動回路を構成することができる。図８では表示装置として有機発光素子を有する発光装置の一例を示す。
【０１１０】
基板６１０上に下地絶縁膜を形成した後、各半導体層を形成する。半導体層の結晶化は実施の形態１または実施の形態２に従って行う。実施の形態１に従って結晶化を行えば、結晶性不良領域がほとんど発生しないレーザ照射が行うことができ、大粒径結晶を形成した半導体膜を用いて駆動回路の一部を構成するＴＦＴの半導体層を形成することができる。従って、高速駆動可能な駆動回路が実現できる。
【０１１１】
次いで、半導体層を覆うゲート絶縁膜を形成した後、各ゲート電極、端子電極を形成する。次いで、ｎチャネル型ＴＦＴ６３６を形成するため、半導体にｎ型を付与する不純物元素（代表的にはリン、またはＡｓ）をドープし、ｐチャネル型ＴＦＴ６３７を形成するため、半導体にｐ型を付与する不純物元素（代表的にはボロン）をドープしてソース領域およびドレイン領域、必要であればＬＤＤ領域を適宜形成する。次いで、ＰＣＶＤ法により得られる水素を含む窒化酸化珪素膜（ＳｉＮＯ膜）を形成した後、半導体層に添加された不純物元素の活性化および水素化を行う。
【０１１２】
次いで、層間絶縁膜となる平坦化絶縁膜６１６を形成する。平坦化絶縁膜６１６としては、塗布法によって得られるシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が形成されている絶縁膜を用いる。
【０１１３】
次いで、マスクを用いて平坦化絶縁膜にコンタクトホールを形成すると同時に周縁部の平坦化絶縁膜を除去する。
【０１１４】
次いで、平坦化絶縁膜６１６をマスクとしてエッチングを行い、露呈している水素を含むＳｉＮＯ膜またはゲート絶縁膜を選択的に除去する。
【０１１５】
次いで、導電膜を形成した後、マスクを用いてエッチングを行い、ドレイン配線やソース配線を形成する。
【０１１６】
次いで、第１の電極６２３、即ち、有機発光素子の陽極（或いは陰極）を形成する。第１の電極６２３としては、仕事関数の高い導電膜を用いることが好ましく、インジウム錫酸化物（ＩＴＯ）の他、例えば、Ｓｉ元素を含むインジウム錫酸化物（ＩＴＳＯ）や酸化インジウムに２〜２０原子％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）などの透明導電材料、もしくはこれらを組み合わせた化合物を含む膜を用いることができる。中でもＩＴＳＯは、ベークを行ってもＩＴＯのように結晶化せず、アモルファス状態のままである。従って、ＩＴＳＯは、ＩＴＯよりも平坦性が高く、有機化合物を含む層が薄くとも陰極とのショートが生じにくく、発光素子の陽極として適している。
【０１１７】
次いで、塗布法により得られるＳＯＧ膜（例えば、アルキル基を含むＳｉＯｘ膜）を選択的にエッチングして、第１の電極６２３の端部を覆う絶縁物６２９（バンク、隔壁、障壁、土手などと呼ばれる）を形成する。絶縁物６２９は、珪素を含む材料、有機材料及び化合物材料を用いて形成する。また、多孔質膜を用いても良い。但し、アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。また、絶縁物６２９の材料として、黒色顔料やカーボンブラックを分散させてなる感光性または非感光性の有機材料を用いてもよく、ブラックマトリクス（ＢＭ）として機能させてもよい。
【０１１８】
次いで、有機化合物を含む層６２４を、蒸着法、熱転写法、液滴吐出法、またはスクリーン印刷法を用いて形成する。有機化合物を含む層６２４は、積層構造であり、例えば、電子輸送層（電子注入層）、発光層、正孔輸送層、正孔注入層と順次積層する。
【０１１９】
ここでは、蒸着法を用いてモリブデン酸化物（ＭｏＯｘ）と、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（α−ＮＰＤ）と、ルブレンとを共蒸着して第１の有機化合物を含む層（第１の層）を第１の電極６２３上に形成する。次いで、蒸着マスクを用いて選択的にα−ＮＰＤを蒸着し、第１の有機化合物を含む層の上に正孔輸送層（第２の層）を形成する。また、モリブデン酸化物（ＭｏＯｘ）に代えて、ＭｏＮｘ、ＶＯｘ、ＲｕＯｘ、ＣｏＯｘ、ＣｕＯｘ、ＺｎＮｘ、ＷＮｘ、ＩｎＯｘ、ＩｎＮｘ、ＳｎＯｘ、ＳｎＮｘ、ＳｂＯｘ、ＳｂＮｘから選ばれる１種または複数腫を用いることができる。
【０１２０】
次いで、選択的に発光層（第３の層）を形成する。発光層は、有機化合物又は無機化合物を含む電荷注入輸送物質及び発光材料で形成し、その分子数から分類された低分子系有機化合物、中分子系有機化合物（昇華性を有さず、且つ分子数が２０以下、又は連鎖する分子の長さが１０μｍ以下の有機化合物を指していう）、高分子系有機化合物から選ばれた一種又は複数種の層を含み、電子注入輸送性又は正孔注入輸送性の無機化合物と組み合わせても良い。さらに、発光層は、一重項励起発光材料の他、金属錯体などを含む三重項励起発光材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。
【０１２１】
三重項励起発光材料の一例としては、金属錯体をドーパントとして用いたものがあり、第三遷移系列元素である白金を中心金属とする金属錯体、イリジウムを中心金属とする金属錯体などが知られている。三重項励起発光材料としては、これらの化合物に限られることはなく、上記構造を有し、且つ中心金属に周期表の８〜１０属に属する元素を有する化合物を用いることも可能である。
【０１２２】
フルカラー表示装置とするためには発光色（Ｒ、Ｇ、Ｂ）ごとに蒸着マスクのアライメントを行ってそれぞれ選択的に蒸着する。典型的には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を画素毎に形成する。
【０１２３】
次いで、蒸着マスクを用いて選択的にＡｌｑ３（トリス（８−キノリノラト）アルミニウム）を蒸着し、発光層上に電子輸送層（第４の層）を形成する。次いで、４，４−ビス（５−メチルベンズオキサゾル−２−イル）スチルベン（略称：ＢｚＯｓ）とリチウム（Ｌｉ）とを共蒸着し、電子輸送層および絶縁物を覆って全面に電子注入層（第５の層）を形成する。なお、有機化合物を含む層６２４（第１の層〜第５の層）の各材料は適宜選択し、各膜厚も調整する。
【０１２４】
以上に掲げる有機化合物を含む層６２４を形成する物質は一例であり、正孔注入輸送層、正孔輸送層、電子注入輸送層、電子輸送層、発光層、電子ブロック層、正孔ブロック層などの機能性の各層を適宜積層することで発光素子を形成することができる。また、これらの各層を合わせた混合層又は混合接合を形成しても良い。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、もっぱらこの目的用の電極を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。
【０１２５】
次いで、有機化合物を含む層６２４上に透明導電膜からなる第２の電極６２５、即ち、有機発光素子の陰極（或いは陽極）を形成する。次いで、蒸着法またはスパッタ法により透明保護層６２６を形成する。透明保護層６２６は、第２の電極６２５を保護する。透明保護層６２６としては、ＰＣＶＤ法による緻密な無機絶縁膜（ＳｉＮ、ＳｉＮＯ膜など）、スパッタ法による緻密な無機絶縁膜（ＳｉＮ、ＳｉＮＯ膜など）、炭素を主成分とする薄膜（ＤＬＣ膜、ＣＮ膜、アモルファスカーボン膜）、金属酸化物膜（ＷＯ２、ＣａＦ２、Ａｌ２Ｏ３、ＡｌＮＸＯＹなど）などを用いることが好ましい。透明とは、可視光の透過率が８０〜１００％であることを指す。
【０１２６】
次いで、透明な封止基板６３３をシール材６２８で貼り合わせて発光素子を封止する。即ち、発光表示装置は、表示領域の外周をシール材で囲み、一対の基板で封止される。ＴＦＴの層間絶縁膜は、基板全面に設けられているため、シール材のパターンが層間絶縁膜の外周縁よりも内側に描画された場合、シール材のパターンの外側に位置する層間絶縁膜の一部から水分や不純物が浸入する恐れがある。従って、ＴＦＴの層間絶縁膜として用いる平坦化絶縁膜の外周は、シール材のパターンの内側、好ましくは、シール材パターンと重なるようにして平坦化絶縁膜の端部をシール材が覆うようにする。なお、シール材６２８で囲まれた領域には透明な充填材６２７を充填する。透明な充填材６２７としては、紫外線硬化樹脂、熱硬化樹脂、シリコーン樹脂、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、フェノール樹脂、ＰＶＣ（ポリビニルクロライド）、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることが可能である。
【０１２７】
また、シール材６２８で囲まれた領域に透明な充填材を充填する代わりに、乾燥した不活性ガスを充填してもよく、その場合には、表示を妨げない箇所に酸化カルシウムや酸化バリウムなどのような化学吸着によって水分を吸収する乾燥剤を配置する。
【０１２８】
最後にＦＰＣ６３２を異方性導電膜６３１により公知の方法で端子電極と貼りつける。端子電極は、透明導電膜を用いることが好ましく、ゲート配線と同時に形成された端子電極上に形成する。（図８）
【０１２９】
以上の工程によって、画素部と駆動回路と端子部とを同一基板上に形成することができる。
【０１３０】
また、発光素子の光は、基板６１０及び封止基板６３３を通過して両側に取り出される。図８に示す構造は、基板と封止基板の両方を通過させて光を取り出す構造の発光装置である。
【０１３１】
基板と封止基板の両方を通過させて光を取り出す構造の発光装置の構成に応じて、偏光板、円偏光板、またはそれらを組み合わせて設けることができる。その結果、きれいな黒表示を行え、コントラストが向上する。さらに、円偏光板を設けることにより反射光を防止することができる。
【０１３２】
また、透明導電膜のかわりに第２の電極６２５に反射性の金属材料を用いれば、下方発光型の発光装置とすることができる。また、第２の電極６２５として透明導電膜を用いれば上方発光型の発光装置とすることができる。
【０１３３】
また、必要であれば、偏光板や円偏光板だけでなく、他の光学フィルム（位相差板、カラーフィルタ、色変換フィルターなど）やマイクロレンズアレイを設けてもよい。例えば、表示領域と重なる封止基板の発光素子側の面あるいは、観察者側の面にカラーフィルタを設け、表示部に設けたＲＧＢの発光素子からそれぞれの発光の色純度を向上させてもよい。また、表示部に白色の発光素子を設け、カラーフィルター、又はカラーフィルター及び色変換層などを別途設けることによってフルカラー表示を可能とさせてもよい。
【０１３４】
また、発光装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、発光装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
【０１３５】
さらに、ビデオ信号がデジタルの発光装置において、画素に入力されるビデオ信号が定電圧（ＣＶ）のものと、定電流（ＣＣ）のものとがある。ビデオ信号が定電圧のもの（ＣＶ）には、発光素子に印加される電圧が一定のもの（ＣＶＣＶ）と、発光素子に印加される電流が一定のもの（ＣＶＣＣ）とがある。また、ビデオ信号が定電流のもの（ＣＣ）には、発光素子に印加される電圧が一定のもの（ＣＣＣＶ）と、発光素子に印加される電流が一定のもの（ＣＣＣＣ）とがある。
【０１３６】
また、発光装置において、静電破壊防止のための保護回路（保護ダイオードなど）を設けてもよい。
【０１３７】
さらに、上記作製方法によって作製される発光表示パネルにＦＰＣや、駆動用の駆動ＩＣを実装する例について説明する。
【０１３８】
図９（Ａ）に示す図は、ＦＰＣ１２０９を４カ所の端子部１２０８に貼り付けた発光装置の上面図の一例を示している。基板１２１０上には発光素子及びＴＦＴを含む画素部１２０２と、ＴＦＴを含むゲート側駆動回路１２０３と、ＴＦＴを含むソース側駆動回路１２０１とが形成されている。ＴＦＴの活性層が結晶構造を有する半導体膜で構成されており、同一基板上にこれらの回路を形成している。従って、システムオンパネル化を実現したＥＬ表示パネルを作製することができる。
【０１３９】
なお、基板１２１０はコンタクト部以外において保護膜で覆われており、保護膜上に光触媒機能を有する物質を含む下地層が設けられている。
【０１４０】
また、画素部を挟むように２カ所に設けられた接続領域１２０７は、発光素子の第２の電極を下層の配線とコンタクトさせるために設けている。なお、発光素子の第１の電極は画素部に設けられたＴＦＴと電気的に接続している。
【０１４１】
また、封止基板１２０４は、画素部および駆動回路を囲むシール材１２０５、およびシール材に囲まれた充填材料によって基板１２１０と固定されている。また、透明な乾燥剤を含む充填材料を用いて空間を充填してもよい。また、画素部と重ならない領域に乾燥剤を配置してもよい。
【０１４２】
また、図９（Ａ）に示した構造は、例えばＸＧＡの比較的大きなサイズ（例えば対角４．３インチ）の発光装置で好適な例を示したが、図９（Ｂ）は、狭額縁化させた小型サイズ（例えば対角１．５インチ）で好適なＣＯＧ方式を採用した例である。
【０１４３】
図９（Ｂ）において、基板１３１０上に駆動ＩＣ１３０１が実装され、駆動ＩＣの先に配置された端子部１３０８にＦＰＣ１３０９を実装している。実装される駆動ＩＣ１３０１は、生産性を向上させる観点から、一辺が３００ｍｍから１０００ｍｍ以上の矩形状の基板上に複数個作り込むとよい。つまり、基板上に駆動回路部と入出力端子を一つのユニットとする回路パターンを複数個形成し、最後に分割して駆動ＩＣを個別に取り出せばよい。駆動ＩＣに用いるＴＦＴの半導体層は、図１に示すレーザ照射装置で結晶化させたものを用いると高性能な駆動ＩＣが得られる。駆動ＩＣの長辺の長さは、画素部の一辺の長さや画素ピッチを考慮して、長辺が１５〜８０ｍｍ、短辺が１〜６ｍｍの矩形状に形成してもよいし、画素部の一辺、又は画素部の一辺と各駆動回路の一辺とを足した長さに形成してもよい。
【０１４４】
駆動ＩＣのＩＣチップに対する外形寸法の優位性は長辺の長さにあり、長辺が１５〜８０ｍｍで形成された駆動ＩＣを用いると、画素部に対応して実装するのに必要な数がＩＣチップを用いる場合よりも少なくて済み、製造上の歩留まりを向上させることができる。また、ガラス基板上に駆動ＩＣを形成すると、母体として用いる基板の形状に限定されないので生産性を損なうことがない。これは、円形のシリコンウエハからＩＣチップを取り出す場合と比較すると、大きな優位点である。
【０１４５】
また、ＴＡＢ方式を採用してもよく、その場合は、複数のテープを貼り付けて、該テープに駆動ＩＣを実装すればよい。ＣＯＧ方式の場合と同様に、単数のテープに単数の駆動ＩＣを実装してもよく、この場合には、強度の問題から、駆動ＩＣを固定する金属片等を一緒に貼り付けるとよい。
【０１４６】
また、基板１３１０もコンタクト部以外において保護膜で覆われており、保護膜上に光触媒機能を有する物質を含む下地層が設けられている。
【０１４７】
また、画素部１３０２と駆動ＩＣ１３０１の間に設けられた接続領域１３０７は、発光素子の第２の電極を下層の配線とコンタクトさせるために設けている。なお、発光素子の第１の電極は画素部に設けられたＴＦＴと電気的に接続している。
【０１４８】
また、封止基板１３０４は、画素部１３０２を囲むシール材１３０５、およびシール材に囲まれた充填材料によって基板１３１０と固定されている。
【０１４９】
また、画素部のＴＦＴの活性層として非晶質半導体膜を用いる場合には、駆動回路を同一基板上に形成することは困難であるため、大きなサイズであっても図９（Ｂ）の構成となる。
【０１５０】
また、ここでは表示装置としてアクティブマトリクス型の発光装置の例を示したが、アクティブマトリクス型の液晶表示装置にも適用できることはいうまでもない。アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極とに電圧が印加されることによって、素子基板に設けられた画素電極と対向基板に設けられた対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。対向基板と素子基板は、等間隔で配置され、液晶材料が充填されている。液晶材料は、シール材を閉パターンとして気泡が入らないように減圧下で液晶の滴下を行い、両方の基板を貼り合わせる方法を用いてもよいし、開口部を有するシールパターンを設け、ＴＦＴ基板を貼りあわせた後に毛細管現象を用いて液晶を注入するディップ式（汲み上げ式）を用いてもよい。
【０１５１】
また、カラーフィルタを用いずに、光シャッタを行い、ＲＧＢの３色のバックライト光源を高速で点滅させるフィールドシーケンシャル方式の駆動方法を用いた液晶表示装置にも本発明は、適用できる。
【０１５２】
また、本実施の形態は実施の形態１、実施の形態２、または実施の形態３と自由に組み合わせることができる。
【０１５３】
（実施の形態５）
本実施の形態では、本発明を用いてＣＰＵ（中央演算装置：Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）を作製した例を図１０（Ａ）〜図１０（Ｃ）、図１１（Ａ）〜図１１（Ｃ）、図１２（Ａ）〜図１２（Ｃ）、図１３（Ａ）、図１３（Ｂ）、及び、図１４を用いて示す。
【０１５４】
図１０（Ａ）に示すように、絶縁表面を有する基板１４００上に下地絶縁膜１４０１を形成する。基板１４００には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板を用いることができる。また、ＰＥＴ、ＰＥＳ、ＰＥＮに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板は、一般的に他の基板と比較して耐熱温度が低い傾向にあるが、本作製工程における処理温度に耐え得るのであれば用いることが可能である。
【０１５５】
下地絶縁膜１４０１は基板１４００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒素を含む酸化珪素などの絶縁膜を用いて形成する。
【０１５６】
下地絶縁膜１４０１上に非晶質半導体膜１４０２を形成する。非晶質半導体膜１４０２の膜厚は２５〜１００ｎｍ（好ましくは３０〜６０ｎｍ）とする。また非晶質半導体は珪素だけではなくシリコンゲルマニウムも用いることができ、シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。ここでは６６ｎｍの珪素を主成分とする半導体膜（非晶質珪素膜、アモルファスシリコンとも表記する）を用いる。
【０１５７】
その後、実施の形態１で説明したように、非晶質半導体膜１４０２に基本波であるレーザ光（レーザビーム）１４０５を照射して多光子吸収を生じさせる。（図１０（Ｂ）参照）。なお、多光子吸収を生じさせるためには、レーザ光のパルス幅をピコ秒台、或いはフェムト秒台とする。このレーザ照射により、非晶質半導体膜１４０２は結晶化され、結晶構造を有する半導体膜（ここではポリシリコン膜）が形成される。
【０１５８】
次いで、図１０（Ｃ）に示すように、結晶構造を有する半導体膜を所定の形状に選択的にエッチングし、島状の半導体層１４０６ａ〜１４０６ｅを得る。
【０１５９】
次いで、必要があれば、薄膜トランジスタの電気特性であるしきい値をよりゼロに近づかせるために不純物元素（ボロンなど）を微量に添加する。
【０１６０】
次いで、島状の半導体層１４０６ａ〜１４０６ｅを覆う絶縁膜、いわゆるゲート絶縁膜１４０８を形成する。なお、ゲート絶縁膜１４０８の形成前に、島状の半導体膜の表面をフッ酸等により洗浄する。ゲート絶縁膜１４０８はプラズマＣＶＤ法またはスパッタ法を用い、厚さを１０〜１５０ｎｍ、好ましくは２０〜４０ｎｍとしてシリコンを含む絶縁膜で形成する。勿論、ゲート絶縁膜は酸化珪素膜に限定されるものでなく、他のシリコンを含む絶縁膜（窒化珪素膜や酸化窒化珪素膜など）を単層または積層構造として用いてもよい。
【０１６１】
その後、ゲート絶縁膜１４０８上にゲート電極となる導電膜１４０９ａ、１４０９ｂを形成する。ここではゲート電極を２層構造としたが、勿論、単層であっても３層以上の積層であってもよい。導電膜１４０９ａ、１４０９ｂは、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。
【０１６２】
次いで、図１１（Ａ）に示すように、第１の導電膜１４０９ａ、第２の導電膜１４０９ｂを、エッチングするためのレジストマスク１４１０を形成する。なお、レジストマスク１４１０の端部はテーパー形状を有すればよく、レジストマスクの形状は扇形、又は台形となってもよい。
【０１６３】
次いで、図１１（Ｂ）に示すように、レジストマスク１４１０を用いて、第２の導電膜１４０９ｂを選択的にエッチングする。なお、第１の導電膜１４０９ａは、ゲート絶縁膜や半導体膜がエッチングされないよう、いわゆるエッチングストッパーとして機能する。エッチングされた第２の導電膜１４０９ｂは、０．２μｍ以上１．０μｍ以下のゲート長１４１３を有する。
【０１６４】
次いで、図１１（Ｃ）に示すように、レジストマスク１４１０を設けた状態で、第１の導電膜１４０９ａをエッチングする。このとき、ゲート絶縁膜１４０８と、第１の導電膜１４０９ａとの選択比の高い条件で第１の導電膜１４０９ａをエッチングする。この工程により、レジストマスク１４１０、第２の導電膜１４０９ｂも多少エッチングされ、さらに細くなることがある。以上のようにゲート長が１．０μｍ以下と非常に小さいゲート電極が形成される。
【０１６５】
次いで、レジストマスク１４１０をＯ２アッシングやレジスト剥離液により除去し、不純物添加用のレジストマスク１４１５を適宜、形成する。ここでは、ｐチャネル型ＴＦＴとなる領域を覆うようにレジストマスク１４１５を形成する。
【０１６６】
次いで、図１２（Ａ）に示すように、ｎチャネル型ＴＦＴとなる領域に、ゲート電極をマスクとして自己整合的に不純物元素であるリン（Ｐ）を添加する。ここでは、ホスフィン（ＰＨ３）を６０〜８０ｋｅＶでドーピングする。この工程によって、ｎチャネル型のＴＦＴとなる領域に、不純物領域１４１６ａ〜１４１６ｃが形成される。
【０１６７】
次いで、レジストマスク１４１５を除去して、ｎチャネル型ＴＦＴとなる領域を覆うようにレジストマスク１４１７を形成する。次いで、図１２（Ｂ）に示すように、ゲート電極をマスクとして、自己整合的に不純物元素であるボロン（Ｂ）を添加する。この工程によって、ｐチャネル型ＴＦＴとなる領域に不純物領域１４１８ａ、１４１８ｂが形成される。
【０１６８】
次いで、レジストマスク１４１７を除去した後、図１２（Ｃ）に示すように、ゲート電極の側面を覆う絶縁膜、いわゆるサイドウォール１４１９ａ〜１４１９ｃを形成する。サイドウォールは、プラズマＣＶＤ法や減圧ＣＶＤ（ＬＰＣＶＤ）法を用いて、珪素を有する絶縁膜を形成した後、適宜、エッチングを行うことにより形成することができる。
【０１６９】
次いで、ｐチャネル型のＴＦＴ上にレジストマスク１４２１を形成し、フォスフィン（ＰＨ３）を１５〜２５ｋｅＶでドーピングし、高濃度不純物領域、いわゆるソース領域及びドレイン領域を形成する。この工程によって、図１２（Ｃ）に示すように、サイドウォール１４１９ａ〜１４１９ｃをマスクとして、自己整合的に高濃度不純物領域１４２０ａ〜１４２０ｃが形成される。
【０１７０】
次いで、レジストマスク１４２１をＯ２アッシングやレジスト剥離液により除去する。
【０１７１】
次いで、各不純物領域を活性化するための加熱処理を行う。ここでは、実施の形態１に示したレーザ照射方法を用いて不純物領域の活性化を行う。また、基板を窒素雰囲気中で５５０℃に加熱することにより不純物領域の活性化を行ってもよい。
【０１７２】
次いで、ゲート絶縁膜１４０８およびゲート電極を覆う第１の層間絶縁膜１４２２を形成する。第１の層間絶縁膜１４２２は水素を有する無機絶縁膜、例えば窒化珪素膜を用いる。
【０１７３】
その後、加熱処理を行い、水素化を施す。第１の層間絶縁膜１４２２である窒化珪素膜から放出される水素により、酸化珪素膜や珪素膜のダングリングボンドを終端する。
【０１７４】
次いで、図１３（Ａ）に示すように、第１の層間絶縁膜１４２２を覆うように第２の層間絶縁膜１４２３を形成する。第２の層間絶縁膜１４２３は、無機材料（酸化珪素、窒化珪素、酸素を含む窒化珪素など）、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む、または置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料、いわゆるシロキサン、及びそれらの積層構造を用いることができる。
【０１７５】
次いで、ゲート絶縁膜１４０８、第１の層間絶縁膜１４２２、第２の層間絶縁膜１４２３に開口部、いわゆるコンタクトホールを形成する。そして、図１３（Ｂ）に示すように各不純物領域と接続する配線１４２５ａ〜１４２５ｅを形成する。また、必要であれば、同時にゲート電極と接続する配線も形成する。なお、これらの配線は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）もしくはシリコン（Ｓｉ）の元素からなる膜又はこれらの元素を用いた合金膜を用いればよい。加えて、これらの配線は、ニッケル、コバルト、鉄のうち少なくとも１種の元素、及び炭素を含むアルミニウム合金膜で形成してもよい。
【０１７６】
以上のようにして、低濃度不純物領域を有するように形成するＬＤＤ構造からなり、ゲート長が１．０μｍ以下となるｎチャネル型の薄膜トランジスタを形成することができる。また、低濃度不純物領域を有さないように形成するいわゆるシングル・ドレイン構造からなり、ゲート長が１．０μｍ以下となるｐチャネル型の薄膜トランジスタが完成する。なおゲート長が１．０μｍ以下となるＴＦＴをサブミクロンＴＦＴとも表記できる。ｐチャネル型の薄膜トランジスタは、ホットキャリアによる劣化や短チャネル効果が生じにくいことから、シングル・ドレイン構造とすることができる。
【０１７７】
なお本発明において、ｐチャネル型の薄膜トランジスタをＬＤＤ構造としてもよい。さらにｎチャネル型の薄膜トランジスタ、及びｐチャネル型の薄膜トランジスタにおいて、ＬＤＤ構造に代えて、低濃度不純物領域がゲート電極と重なる、いわゆるＧＯＬＤ構造を有してもよい。
【０１７８】
以上のように形成された薄膜トランジスタを有する半導体装置、本実施の形態においてはＣＰＵを作製することができ、駆動電圧５Ｖで、動作周波数３０ＭＨｚと高速動作が可能となる。
【０１７９】
次に、上述の薄膜トランジスタを適宜用いて各種回路を構成する例を図１４を用いて説明する。図１４はガラス基板１６００上に形成したＣＰＵのブロック図を示している。
【０１８０】
図１４に示すＣＰＵは、ガラス基板１６００上に、演算回路（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ）１６０１、演算回路用の制御部（ＡＬＵ  Ｃｏｎｔｒｏｌｌｅｒ）１６０２、命令解析部（Ｉｎｓｔｒｕｃｔｉｏｎ  Ｄｅｃｏｄｅｒ）１６０３、割り込み制御部（Ｉｎｔｅｒｒｕｐｔ  Ｃｏｎｔｒｏｌｌｅｒ）１６０４、タイミング制御部（Ｔｉｍｉｎｇ  Ｃｏｎｔｒｏｌｌｅｒ）１６０５、レジスタ（Ｒｅｇｉｓｔｅｒ）１６０６、レジスタ制御部（Ｒｅｇｉｓｔｅｒ  Ｃｏｎｔｒｏｌｌｅｒ）１６０７、バスインターフェース（Ｂｕｓ  Ｉ／Ｆ）１６０８、書き換え可能なＲＯＭ１６０９、ＲＯＭインターフェース（ＲＯＭ  Ｉ／Ｆ）１６２０とを主に有している。またＲＯＭ１６０９及びＲＯＭ  Ｉ／Ｆ１６２０は、別チップに設けても良い。
【０１８１】
勿論、図１４に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
【０１８２】
バスインターフェース１６０８を介してＣＰＵに入力された命令は、命令解析部１６０３に入力され、デコードされた後、演算回路用の制御部１６０２、割り込み制御部１６０４、レジスタ制御部１６０７、タイミング制御部１６０５に入力される。
【０１８３】
演算回路用の制御部１６０２、割り込み制御部１６０４、レジスタ制御部１６０７、タイミング制御部１６０５は、デコードされた命令に基づき、各種制御を行う。具体的に演算回路用の制御部１６０２は、演算回路１６０１の動作を制御するための信号を生成する。また、割り込み制御部１６０４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタ制御部１６０７は、レジスタ１６０６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１６０６の読み出しや書き込みを行う。
【０１８４】
また、タイミング制御部１６０５は、演算回路１６０１、演算回路用の制御部１６０２、命令解析部１６０３、割り込み制御部１６０４、レジスタ制御部１６０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部１６０５は、基準クロック信号ＣＬＫ１（１６２１）を元に、内部クロック信号ＣＬＫ２（１６２２）を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。
【０１８５】
本発明により、一度のレーザ光走査で広い面積のレーザ光照射を行うことができるので、低コストなＣＰＵを作製することができる。
【０１８６】
また、本実施の形態は実施の形態１、実施の形態２、実施の形態３、または実施の形態４と自由に組み合わせることができる。
【０１８７】
（実施の形態６）
ここでは、本発明を用いてＩＣタグを作製した例を図１５（Ａ）〜図１５（Ｅ）、図１６（Ａ）〜図１６（Ｅ）、図１７（Ａ）〜図１７（Ｃ）、図１８（Ａ）、及び図１８（Ｂ）を用いて示す。
【０１８８】
なお、ＩＣタグの集積回路に用いられる半導体素子として絶縁分離されたＴＦＴを用いた例を以下に示すが、ＩＣタグの集積回路に用いられる半導体素子はＴＦＴに限定されず、あらゆる素子を用いることができる。例えば、ＴＦＴの他に、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタなどが代表的に挙げられる。
【０１８９】
まず、図１５（Ａ）に示すように、スパッタ法を用いてガラス基板（第１の基板）１５００上に剥離層１５０１を形成する。剥離層１５０１は、スパッタ法、減圧ＣＶＤ法、プラズマＣＶＤ法等を用いて形成することができる。本実施の形態では、膜厚５０ｎｍ程度の非晶質シリコンを減圧ＣＶＤ法で形成し、剥離層１５０１として用いる。なお剥離層１５０１はシリコンに限定されず、エッチングにより選択的に除去できる材料（例えば、Ｗ、Ｍｏなど）で形成すれば良い。剥離層１５０１の膜厚は、５０〜６０ｎｍとするのが望ましい。
【０１９０】
次いで、剥離層１５０１上に、下地絶縁膜１５０２を形成する。下地絶縁膜１５０２は第１の基板中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、ＴＦＴなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。また、下地絶縁膜１５０２は、後の半導体素子を剥離する工程において、半導体素子を保護する役目も有している。下地絶縁膜１５０２は単層であっても複数の絶縁膜を積層したものであっても良い。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒素を含む酸化珪素（ＳｉＯＮ）、酸素を含む窒化珪素（ＳｉＮＯ）などの絶縁膜を用いて形成する。
【０１９１】
次に、下地絶縁膜１５０２上に半導体膜を形成する。半導体膜１５０３は、下地絶縁膜１５０２を形成した後、大気に曝さずに形成することが望ましい。半導体膜の膜厚は２０〜２００ｎｍ（望ましくは４０〜１７０ｎｍ、好ましくは５０〜１５０ｎｍ）とする。
【０１９２】
そして、実施の形態１に従って、半導体膜１５０３に対して、基本波であるレーザ光を照射し、多光子吸収を生じさせることによって結晶化する。半導体膜1503へのレーザ光の照射により、結晶構造を有する半導体膜１５０４が形成される。なお、図１５（Ａ）は、レーザ光の走査途中を示す断面図である。
【０１９３】
次いで、図１５（Ｂ）に示すように、結晶構造を有する半導体膜１５０４を選択的にエッチングして、島状の半導体膜１５０６〜１５０８を形成した後、ゲート絶縁膜１５０９を形成する。ゲート絶縁膜１５０９は、プラズマＣＶＤ法又はスパッタリング法などを用い、窒化珪素、酸化珪素、窒素を含む酸化珪素又は酸素を含む窒化珪素を含む膜を、単層で、又は積層させて形成することができる。
【０１９４】
なお、ゲート絶縁膜１５０９を形成した後、水素を３％以上含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理（この処理を水素化とも呼ぶ）を行ない、島状の半導体膜１５０６〜１５０８を水素化する工程を行なっても良い。また、水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１９５】
次に図１５（Ｃ）に示すように、ゲート電極１５１０〜１５１２を形成する。ここでは、ＳｉとＷをスパッタ法で積層するように形成した後、レジスト１５１３をマスクとしてエッチングを行なうことにより、ゲート電極１５１０〜１５１２を形成した。勿論、ゲート電極１５１０〜１５１２の導電材料、構造、作製方法は、これに限定されるものではなく、適宜選択することができる。例えば、ゲート電極は、ｎ型を付与する不純物がドーピングされたＳｉとＮｉＳｉ（ニッケルシリサイド）との積層構造や、ＴａＮ（窒化タンタル）とＷ（タングステン）の積層構造としてもよい。また、種々の導電材料を用いて単層でゲート電極を形成しても良い。また、ゲート電極とアンテナとを同時に形成する場合には、それらの機能を考慮して材料を選択すればよい。
【０１９６】
また、レジストマスクの代わりに、ＳｉＯｘ等のマスクを用いてもよい。この場合、選択的にエッチングしてＳｉＯｘ、ＳｉＯＮ等のマスク（ハードマスクと呼ばれる。）を形成する工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の幅のゲート電極１５１０〜１５１２を形成することができる。また、レジスト１５１３を用いずに、液滴吐出法を用いて選択的にゲート電極１５１０〜１５１２を形成しても良い。
【０１９７】
次いで、図１５（Ｄ）に示すように、ｐチャネル型ＴＦＴとなる島状の半導体膜１５０７をレジスト１５１５で覆い、ゲート電極１５１０、１５１２をマスクとして、島状の半導体膜１５０６、１５０８に、ｎ型を付与する不純物元素（代表的にはＰ（リン）又はＡｓ（砒素））を低濃度にドープする。このドーピング工程によって、ゲート絶縁膜１５０９を介してドーピングがなされ、島状の半導体膜１５０６、１５０８に、一対の低濃度不純物領域１５１６、１５１７が形成される。なお、このドーピング工程は、ｐチャネル型ＴＦＴとなる島状の半導体膜１５０７をレジストで覆わずに行っても良い。
【０１９８】
次いで、図１５（Ｅ）に示すように、レジスト１５１５をアッシング等により除去した後、ｎチャネル型ＴＦＴとなる島状の半導体膜１５０６、１５０８を覆うように、レジスト１５１８を新たに形成し、ゲート電極１５１１をマスクとして、島状の半導体膜1５０７に、ｐ型を付与する不純物元素（代表的にはＢ（ホウ素））を高濃度にドープする。このドーピング工程によって、ゲート絶縁膜１５０９を介してドーピングがなされ、島状の半導体膜１５０７に、一対のｐ型の高濃度不純物領域１５２０が形成される。
【０１９９】
次いで、図１６（Ａ）に示すように、レジスト１５１８をアッシング等により除去した後、ゲート絶縁膜１５０９及びゲート電極１５１０〜１５１２を覆うように、絶縁膜１５２１を形成する。
【０２００】
その後、エッチバック法により、絶縁膜１５２１、ゲート絶縁膜１５０９を部分的にエッチングし、図１６（Ｂ）に示すように、ゲート電極１５１０〜１５１２の側壁に接するサイドウォール１５２２〜１５２４を自己整合的（セルフアライン）に形成する。エッチングガスとしては、ＣＨＦ３とＨｅの混合ガスを用いた。なお、サイドウォールを形成する工程は、これらに限定されるものではない。
【０２０１】
次いで、図１６（Ｃ）に示すように、ｐチャネル型ＴＦＴとなる島状の半導体膜１５０７を覆うように、レジスト１５２６を新たに形成し、ゲート電極１５１０、１５１２及びサイドウォール１５２２、１５２４をマスクとして、ｎ型を付与する不純物元素（代表的にはＰ又はＡｓ）を高濃度にドープする。このドーピング工程によって、ゲート絶縁膜１５０９を介して島状の半導体膜１５０６、１５０８にドーピングがなされ、一対のｎ型の高濃度不純物領域１５２７、１５２８が形成される。
【０２０２】
次に、レジスト１５２６をアッシング等により除去した後、不純物領域の熱活性化を行っても良い。例えば、５０ｎｍのＳｉＯＮ膜を成膜した後、５５０℃、４時間、窒素雰囲気下において、加熱処理を行なえばよい。また、水素を含むＳｉＮｘ膜を、１００ｎｍの膜厚に形成した後、４１０℃、１時間、窒素雰囲気下において、加熱処理を行なうことにより、多結晶半導体膜の欠陥を改善することができる。これは、例えば、多結晶半導体膜中に存在するダングリングボンドを終端させるものであり、水素化工程などと呼ばれる。
【０２０３】
上述した一連の工程により、ｎチャネル型ＴＦＴ１５３０、ｐチャネル型ＴＦＴ１５３１、ｎチャネル型ＴＦＴ１５３２が形成される。上記作製工程において、エッチバック法の条件を適宜変更し、サイドウォールのサイズを調整することで、チャネル長０．２μｍ〜２μｍのＴＦＴを形成することができる。
【０２０４】
さらに、この後、ＴＦＴ１５３０〜１５３２を保護するためのパッシベーション膜を形成しても良い。
【０２０５】
次いで、図１６（Ｄ）に示すように、ＴＦＴ１５３０〜１５３２を覆うように、第１の層間絶縁膜１５３３を形成する。
【０２０６】
さらに、第１の層間絶縁膜１５３３上に、第２の層間絶縁膜１５３４を形成する。なお、第１の層間絶縁膜１５３３又は第２の層間絶縁膜１５３４と、後に形成される配線を構成する導電材料等との熱膨張率の差から生じる応力によって、第１の層間絶縁膜１５３３又は第２の層間絶縁膜１５３４の膜剥がれや割れが生じるのを防ぐために、第１の層間絶縁膜１５３３又は第２の層間絶縁膜１５３４中にフィラーを混入させておいても良い。
【０２０７】
次いで、図１６（Ｄ）に示すように、第１の層間絶縁膜１５３３、第２の層間絶縁膜１５３４及びゲート絶縁膜１５０９にコンタクトホールを形成し、ＴＦＴ１５３０〜１５３２に接続する配線１５３５〜１５３９を形成する。なお、配線１５３５、１５３６はｎチャネル型ＴＦＴ１５３０の高濃度不純物領域１５２７に、配線１５３６、１５３７はｐチャネル型ＴＦＴ１５３１の高濃度不純物領域１５２０に、配線１５３８、１５３９はｎチャネル型ＴＦＴ１５３２の高濃度不純物領域１５２８に、それぞれ接続されている。さらに配線１５３９は、ｎチャネル型ＴＦＴ１５３２のゲート電極１５１２にも接続されている。ｎチャネル型ＴＦＴ１５３２は、乱数ＲＯＭのメモリ素子として用いることができる。
【０２０８】
次いで、図１６（Ｅ）に示すように、配線１５３５〜１５３９を覆うように、第２の層間絶縁膜１５３４上に第３の層間絶縁膜１５４１を形成する。第３の層間絶縁膜１５４１は、配線１５３５が一部露出する様な位置に開口部を有するように形成する。なお、第３の層間絶縁膜１５４１は、第１の層間絶縁膜１５３３と同様の材料を用いて形成することが可能である。
【０２０９】
次に、第３の層間絶縁膜１５４１上にアンテナ１５４２を形成する。アンテナ１５４２は、Ａｇ、Ａｕ、Ｃｕ、Ｐｄ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ａｌ、Ｆｅ、Ｃｏ、Ｚｎ、Ｓｎ、Ｎｉなどの金属、金属化合物を１つまたは複数有する導電材料を用いることができる。そしてアンテナ１５４２は、配線１５３５と接続されている。なお、図１６（Ｅ）では、アンテナ１５４２が配線１５３５と直接接続されているが、本発明のＩＣタグはこの構成に限定されない。例えば別途形成した配線を用いて、アンテナ１５４２と配線１５３５とを電気的に接続するようにしても良い。
【０２１０】
アンテナ１５４２は印刷法、フォトリソグラフィ法、蒸着法または液滴吐出法などを用いて形成することができる。図１６（Ｅ）では、アンテナ１５４２が単層の導電膜で形成されているが、複数の導電膜が積層されたアンテナ１５４２を形成することも可能である。例えば、Ｎｉなどで形成した配線に、Ｃｕを無電解めっきでコーティングして、アンテナ１５４２を形成しても良い。
【０２１１】
なお液滴吐出法とは、所定の組成物を含む液滴をノズルの細孔から吐出して所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。また印刷法にはスクリーン印刷法、オフセット印刷法などが含まれる。印刷法、液滴吐出法を用いることで、露光用のマスクを用いずとも、アンテナ１５４２を形成することが可能になる。また、液滴吐出法、印刷法だと、フォトリソグラフィ法と異なり、エッチングにより除去されてしまうような材料の無駄がない。また高価な露光用のマスクを用いなくとも良いので、ＩＣタグの作製に費やされるコストを抑えることができる。
【０２１２】
液滴吐出法または各種印刷法を用いる場合、例えば、ＣｕをＡｇでコートした導電粒子なども用いることが可能である。なお液滴吐出法を用いてアンテナ１５４２を形成する場合、該アンテナ１５４２の密着性が高まるような処理を、第３の層間絶縁膜１５４１の表面に施すことが望ましい。
【０２１３】
密着性を高めることができる方法として、具体的には、例えば触媒作用により導電膜または絶縁膜の密着性を高めることができる金属または金属化合物を第３の層間絶縁膜１５４１の表面に付着させる方法、形成される導電膜または絶縁膜との密着性が高い有機系の絶縁膜、金属、金属化合物を第３の層間絶縁膜１５４１の表面に付着させる方法、第３の層間絶縁膜１５４１の表面に大気圧下または減圧下においてプラズマ処理を施し、表面改質を行なう方法などが挙げられる。
【０２１４】
第３の層間絶縁膜１５４１に付着させる金属または金属化合物が導電性を有する場合、アンテナの正常な動作が妨げられないように、そのシート抵抗を制御する。具体的には、導電性を有する金属または金属化合物の平均の厚さを、例えば１〜１０ｎｍとなるように制御したり、該金属または金属化合物を酸化により部分的に、または全体的に絶縁化したりすれば良い。或いは、密着性を高めたい領域以外は、付着した金属または金属化合物をエッチングにより選択的に除去しても良い。また金属または金属化合物を、予め基板の全面に付着させるのではなく、液滴吐出法、印刷法、ゾル−ゲル法などを用いて特定の領域にのみ選択的に付着させても良い。なお金属または金属化合物は、第３の層間絶縁膜１５４１の表面において完全に連続した膜状である必要はなく、ある程度分散した状態であっても良い。
【０２１５】
そして、図１７（Ａ）に示すように、アンテナ１５４２を形成した後、アンテナ１５４２を覆うように、第３の層間絶縁膜１５４１上に保護層１５４５を形成する。保護層１５４５は、後に剥離層１５０１をエッチングにより除去する際に、アンテナ１５４２を保護することができる材料を用いる。例えば、水またはアルコール類に可溶なエポキシ系、アクリレート系、シリコン系の樹脂を全面に塗布することで保護層１５４５を形成することができる。
【０２１６】
次いで、図１７（Ｂ）に示すように、ＩＣタグを個別に分離するために溝１５４６を形成する。溝１５４６は、剥離層１５０１が露出する程度であれば良い。溝１５４６の形成は、ダイシング、スクライビングなどを用いることができる。なお、第１の基板１５００上に形成されているＩＣタグを分離する必要がない場合、必ずしも溝１５４６を形成する必要はない。
【０２１７】
次いで、図１７（Ｃ）に示すように、剥離層１５０１をエッチングにより除去する。ここでは、エッチングガスとしてフッ化ハロゲンを用い、該ガスを溝１５４６から導入する。例えばＣｌＦ３（三フッ化塩素）を用い、温度を３５０℃とし、流量を３００ｓｃｃｍとし、気圧を７９８パスカル（７９８Ｐａ）とし、処理時間を３時間とした条件で行なう。また、ＣｌＦ３ガスに窒素を混ぜたガスを用いても良い。ＣｌＦ３等のフッ化ハロゲンを用いることで、剥離層１５０１が選択的にエッチングされ、第１の基板１５００をＴＦＴ１５３０〜１５３２から剥離することができる。なおフッ化ハロゲンは、気体であっても液体であってもどちらでも良い。
【０２１８】
ＴＦＴを含む集積回路を絶縁基板から剥離する方法は、本実施の形態で示したようにアモルファスシリコン膜のエッチングを用いる方法に限定されず、他の様々な方法を用いることができる。例えば、耐熱性の高い基板と集積回路の間に金属酸化膜を設け、該金属酸化膜を脆弱化した後、剥離を行えば金属酸化膜上に設けられたＴＦＴを含む集積回路を剥離することができる。また例えば、剥離層をレーザ光の照射により少なくとも１部破壊し、ＴＦＴを含む集積回路を基板から剥離することもできる。また例えば、ＴＦＴを含む集積回路が形成された基板を機械的に削除、または基板を溶液やガスによるエッチングで除去することで、ＴＦＴを含む集積回路を基板から剥離することもできる。
【０２１９】
次に図１８（Ａ）に示すように、剥離されたＴＦＴ１５３０〜１５３２及びアンテナ１５４２を、接着剤１５５０を用いて第２の基板１５５１に貼り合わせる。接着剤１５５０は、第２の基板１５５１と下地絶縁膜１５０２とを貼り合わせることができる材料を用いる。接着剤１５５０は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
【０２２０】
なお、第２の基板１５５１として、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。
【０２２１】
次いで、図１８（Ｂ）に示すように、保護層１５４５を除去した後、アンテナ１５４２を覆うように接着剤１５５２を第３の層間絶縁膜１５４１上に塗布し、カバー材１５５３を貼り合わせる。カバー材１５５３は第２の基板１５５１と同様に、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。接着剤１５５２の厚さは、例えば１０〜２００μｍとすれば良い。
【０２２２】
また接着剤１５５２は、カバー材１５５３と第３の層間絶縁膜１５４１及びアンテナ１５４２とを貼り合わせることができる材料を用いる。接着剤１５５２は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
【０２２３】
上述した各工程を経て、ＩＣタグが完成する。上記作製方法によって、トータルの膜厚０．３μｍ以上３μｍ以下、代表的には２μｍ程度の飛躍的に薄い集積回路を第２の基板１５５１とカバー材１５５３との間に形成することができる。
【０２２４】
なお、集積回路の厚さは、半導体素子自体の厚さのみならず、接着剤１５５０と接着剤１５５２との間に形成された各種絶縁膜及び層間絶縁膜の厚さを含めるものとする。また、ＩＣタグが有する集積回路の占める面積を、５ｍｍ四方（２５ｍｍ２）以下、より望ましくは０．３ｍｍ四方（０．０９ｍｍ２）〜４ｍｍ四方（１６ｍｍ２）程度とすることができる。
【０２２５】
なお、本実施の形態では、耐熱性の高い第１の基板１５００と集積回路の間に剥離層を設け、エッチングにより該剥離層を除去することで基板と集積回路とを剥離する方法について示したが、本発明のＩＣタグの作製方法は、この構成に限定されない。例えば、耐熱性の高い基板と集積回路の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して集積回路を剥離しても良い。或いは、耐熱性の高い基板と集積回路の間に、水素を含む非晶質半導体膜を用いた剥離層を設け、レーザ光の照射により該剥離層を除去することで基板と集積回路とを剥離しても良い。或いは、集積回路が形成された耐熱性の高い基板を機械的に削除または溶液やガスによるエッチングで除去することで集積回路を基板から切り離しても良い。
【０２２６】
なお、本実施の形態では、アンテナを集積回路と同じ基板上に形成している例について説明したが、本発明はこの構成に限定されない。別の基板上に形成したアンテナと集積回路とを、後に貼り合わせることで、電気的に接続するようにしても良い。
【０２２７】
なお一般的にＲＦＩＣで用いられている電波の周波数は、１３．５６ＭＨｚ、２．４５ＧＨｚが多く、該周波数の電波を検波できるようにＩＣタグを形成することが、汎用性を高める上で非常に重要である。
【０２２８】
また本実施の形態のＩＣタグでは、半導体基板を用いて形成されたＲＦＩＣよりも電波が遮蔽されにくく、電波の遮蔽により信号が減衰するのを防ぐことができるというメリットを有している。よって、半導体基板を用いずに済むので、ＩＣタグのコストを大幅に低くすることができる。
【０２２９】
なお、本実施の形態では、集積回路を剥離して、可撓性を有する基板に貼り合わせる例について説明したが、本発明はこの構成に限定されない。例えばガラス基板のように、集積回路の作製工程における熱処理に耐えうるような、耐熱温度を有している基板を用いる場合、必ずしも集積回路を剥離する必要はない。
【０２３０】
また、本実施の形態は実施の形態１、実施の形態２、実施の形態３、実施の形態４、または実施の形態５と自由に組み合わせることができる。
【０２３１】
（実施の形態７）
本発明のレーザ照射装置を用いて作製したＴＦＴを用いて様々な電子機器を完成させることができる。そのような電子機器としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ））等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。
【０２３２】
本発明を用いることにより、半導体膜に対して良好にレーザ照射処理を行うことができるため、基板上において半導体素子のレイアウトや大きさの自由度を高くすることや、集積度を向上することが可能となる。また、製作した半導体素子の製品品質は良好な状態であり、かつばらつきをなくすことが可能になる。その具体例を図１９を用いて説明する。
【０２３３】
図１９（Ａ）は表示装置であり、筐体１９０１、支持台１９０２、表示部１９０３、スピーカー部１９０４、ビデオ入力端子１９０５などを含む。この表示装置は、他の実施の形態で示した作製方法により形成した薄膜トランジスタをその表示部１９０３および駆動回路に用いることにより作製される。なお、表示装置には液晶表示装置、発光装置などがあり、具体的にはコンピュータ用、テレビ受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０２３４】
図１９（Ｂ）はコンピュータであり、筐体１９１１、表示部１９１２、キーボード１９１３、外部接続ポート１９１４、ポインティングマウス１９１５などを含む。上述した実施の形態で示した作製方法を用いることにより、表示部１９１２やその他の回路への適用が可能である。さらに、本発明は本体内部のＣＰＵ、メモリなどの半導体装置にも適用が可能である。
【０２３５】
また、図１９（Ｃ）は携帯電話であり、携帯情報端末の１つの代表例である。この携帯電話は筐体１９２１、表示部１９２２、センサ部１９２４、操作キー１９２３などを含む。センサ部１９２４は、光センサ素子を有しており、センサ部１９２４で得られる照度に合わせて表示部１９２２の輝度コントロールを行ったり、センサ部１９２４で得られる照度に合わせて操作キー１９２３の照明制御を行うことで携帯電話の消費電流を抑えることができる。また、ＣＣＤなどの撮像機能を有する携帯電話であれば、光学ファインダーの近くに設けられたセンサ部１９２４のセンサ受光量が変化することで撮影者が光学ファインダーを覗いたか否かを検出する。撮影者が光学ファインダーを覗いている場合には、表示部１９２２をオフとすることで消費電力を抑えることができる。
【０２３６】
上記の携帯電話を初めとして、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ、情報携帯端末）、デジタルカメラ、小型ゲーム機などの電子機器は携帯情報端末であるため、表示画面が小さい。従って、上述した実施の形態で示した微細なトランジスタを用いてＣＰＵ、メモリ、センサなどの機能回路を形成することによって、小型・軽量化を図ることができる。
【０２３７】
また、本発明のレーザ照射装置を用いて作成したＴＦＴを薄膜集積回路、または非接触型薄膜集積回路装置（無線ＩＣタグ、ＲＦＩＤ（無線認証、Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）とも呼ばれる）として用いることもできる。また、ＩＣタグを様々な電子機器に貼り付けることにより、電子機器の流通経路などを明確にすることができる。
【０２３８】
図１９（Ｄ）は、パスポート１９４１に無線ＩＣタグ１９４２を付けている状態を示している。また、パスポート１９４１に無線ＩＣタグを埋め込んでもよい。同様にして、運転免許証、クレジットカード、紙幣、硬貨、証券、商品券、チケット、トラベラーズチェック（Ｔ／Ｃ）、健康保険証、住民票、戸籍謄本などに無線ＩＣタグを付けたり埋め込むことができる。この場合、本物であることを示す情報のみを無線ＩＣタグに入力しておき、不正に情報を読み取ったり書き込んだりできないようにアクセス権を設定する。これは、他の実施の形態で示したメモリを用いることにより実現できる。このようにタグとして利用することによって、偽造されたものと区別することが可能になる。
【０２３９】
このほかに、無線ＩＣタグをメモリとして用いることも可能である。図１９（Ｅ）は無線ＩＣタグ１９５１を野菜の包装に貼り付けるラベルに用いた場合の例を示している。また、包装そのものに無線ＩＣタグを貼り付けたり埋め込んだりしても構わない。無線ＩＣタグ１９５１には、生産地、生産者、製造年月日、加工方法などの生産段階のプロセスや、商品の流通プロセス、価格、数量、用途、形状、重量、賞味期限、各種認証情報などを記録することが可能になる。無線ＩＣタグ１９５１からの情報は、無線式のリーダ１９５２のアンテナ部１９５３で受信して読み取り、リーダ１９５２の表示部１９５４に表示することによって、卸売業者、小売業者、消費者が把握することが容易になる。また、生産者、取引業者、消費者のそれぞれに対してアクセス権を設定することによって、アクセス権を有しない場合は読み込み、書き込み、書き換え、消去ができない仕組みになっている。
【０２４０】
また、無線ＩＣタグは以下のように用いることができる。会計の際に無線ＩＣタグに会計を済ませたことを記入し、出口にチェック手段を設け、会計済みであることを無線ＩＣタグに書き込まれているかをチェックする。会計を済ませていないで店を出ようとすると、警報が鳴る。この方法によって、会計のし忘れや万引きを予防することができる。
【０２４１】
さらに、顧客のプライバシー保護を考慮すると、次のような方法にすることも可能である。レジで会計をする段階で、（１）無線ＩＣタグに入力されているデータを暗証番号などでロックする、（２）無線ＩＣタグに入力されているデータそのものを暗号化する、（３）無線ＩＣタグに入力されているデータを消去する、（４）無線ＩＣタグに入力されているデータを破壊する、のいずれかを行う。これらは上記実施の形態にて挙げたメモリを用いることによって実現することができる。そして、出口にチェック手段を設け、（１）〜（４）のいずれかの処理が行われたか、または無線ＩＣタグのデータに何も処理が行われていない状態であるかをチェックすることによって、会計の有無をチェックする。このようにすると、店内では会計の有無を確認することが可能であり、店外では所有者の意志に反して無線ＩＣタグの情報を読み取られることを防止することができる。
【０２４２】
以上に挙げた無線ＩＣタグは、従来用いているバーコードより製造コストが高いため、コスト低減を図る必要がある。本発明を用いることによって、一度の走査で形成される大粒径結晶の領域の幅を拡大することができ、隣り合う結晶化領域の境界部（すなわち微結晶領域）の割合が従来と比較して大幅に減少し、無駄なく半導体素子を形成することができるため、コストの低減に有効である。また、どの無線ＩＣタグも品質が高く、かつ性能のばらつきがないように製作することができる。
【０２４３】
以上のように、本発明により作製された半導体装置の適用範囲は極めて広く、本発明により作製された半導体装置を様々な分野の電子機器に用いることができる。
【０２４４】
また、本実施の形態は、実施の形態１、実施の形態２、実施の形態３、実施の形態４、実施の形態５、または実施の形態６と自由に組み合わせることができる。
【産業上の利用可能性】
【０２４５】
本発明により、波長変換のための非線形光学素子を必要とせず、非常に大出力なレーザビームを得ることができる。従って、一度の走査で形成される大粒径結晶の領域の幅を拡大することができるため、格段に生産性を向上させることができる。
【図面の簡単な説明】
【０２４６】
【図１】本発明のレーザ照射装置の一例を示す斜視図。
【図２】本発明の光学系を示す図である。
【図３】光学顕微鏡で得られた写真図である。
【図４】ＳＥＭで得られた写真図である。
【図５】トップゲート型ＴＦＴの作製工程の断面図である。
【図６】ＧＯＬＤ構造のＴＦＴの一例を示す断面図である。
【図７】デュアルゲート構造のＴＦＴの一例を示す断面図である。
【図８】表示装置の断面図の一例を示す図である。
【図９】表示装置の上面図を示す図である。
【図１０】ＣＰＵの作製工程を示す断面図。
【図１１】ＣＰＵの作製工程を示す断面図。
【図１２】ＣＰＵの作製工程を示す断面図。
【図１３】ＣＰＵの作製工程を示す断面図。
【図１４】ＣＰＵのブロック図。
【図１５】ＩＣタグの作製工程を示す断面図。
【図１６】ＩＣタグの作製工程を示す断面図。
【図１７】ＩＣタグの作製工程を示す断面図。
【図１８】ＩＣタグの作製工程を示す断面図。
【図１９】電子機器の一例を示す図。
【符号の説明】
【０２４７】
１０  基板
１１  下地絶縁膜
１２  非晶質構造を有する半導体膜
１３  照射領域
１４  結晶構造を有する半導体膜
１５  矢印
１６  レーザ光
１７  半導体層
１８  ゲート絶縁膜
１９  ゲート電極
２０  ソース領域
２１  ドレイン領域
２２  チャネル形成領域
２３  層間絶縁膜
２４  ソース電極
２５  ドレイン電極
２６  第１のＬＤＤ領域
２７  第２のＬＤＤ領域
２８  保護膜
２９ａ  上層
２９ｂ  下層
３０ａ  光学系
３０ｂ  光学系
３１ａ  ソース領域
３１ｂ  ドレイン領域
３２  チャネル形成領域
３３ａ  第１の層間絶縁膜
３３ｂ  第２の層間絶縁膜
３６  第１のＬＤＤ領域
３７  第２のＬＤＤ領域
３８ａ  第１のゲート絶縁膜
３８ｂ  第２のゲート絶縁膜
３９  ゲート電極
１０１  レーザ発振器
１０２  スリット
１０３  ミラー
１０４  第１のシリンドリカルレンズ
１０５  第２のシリンドリカルレンズ
１０６  半導体膜
１０７  基板固定ステージ
１０８  Ｘステージ
１０９  Ｙステージ
１１０  レーザビーム
１１１  ビーム照射領域
６１０  基板
６１６  平坦化絶縁膜
６２３  第１の電極
６２４  有機化合物を含む層
６２５  第２の電極
６２６  透明保護層
６２７  透明な充填材
６２８  シール材
６２９  絶縁物
６３１  異方性導電膜
６３２  ＦＰＣ
６３３  封止基板
６３６  ｎチャネル型ＴＦＴ
６３７  ｐチャネル型ＴＦＴ
７１０  絶縁表面を有する基板
７１１  下地絶縁膜
７１２  下部電極
７１３  第１絶縁膜
７１４  第２絶縁膜
７１５  チャネル形成領域
７１６  ソース領域
７１７  ドレイン領域
７１８  第２のゲート絶縁膜
７１９ａ  第１低濃度不純物領域
７１９ｂ  第２低濃度不純物領域
７２０ａ  上部電極の上層
７２０ｂ  上部電極の下層
７２１  絶縁膜
７２２  絶縁膜
７２３  ソース配線
７２４  ドレイン配線
１２０１  ソ−ス側駆動回路
１２０２  画素部
１２０３  ゲート側駆動回路
１２０４  封止基板
１２０５  シール材
１２０７  接続領域
１２０８  端子部
１２０９  ＦＰＣ
１２１０  基板
１３０１  駆動ＩＣ
１３０２  画素部
１３０４  封止基板
１３０５  シール材
１３０７  接続領域
１３０８  端子部
１３０９  ＦＰＣ
１３１０  基板
１４００  基板
１４０１  下地絶縁膜
１４０２  非晶質半導体膜
１４０５  レーザ光
１４０６ａ  島状の半導体層
１４０６ｂ  島状の半導体層
１４０６ｃ  島状の半導体層
１４０６ｄ  島状の半導体層
１４０６ｅ  島状の半導体層
１４０８  ゲート絶縁膜
１４０９ａ  導電膜
１４０９ｂ  導電膜
１４１０  レジストマスク
１４１３  ゲート長
１４１５  レジストマスク
１４１６ａ  不純物領域
１４１６ｂ  不純物領域
１４１６ｃ  不純物領域
１４１７  レジストマスク
１４１８ａ  不純物領域
１４１８ｂ  不純物領域
１４１９ａ  サイドウォール
１４１９ｂ  サイドウォール
１４１９ｃ  サイドウォール
１４２０ａ  高濃度不純物領域
１４２０ｂ  高濃度不純物領域
１４２０ｃ  高濃度不純物領域
１４２１  レジストマスク
１４２２  第１の層間絶縁膜
１４２３  第２の層間絶縁膜
１４２５ａ  配線
１４２５ｂ  配線
１４２５ｃ  配線
１４２５ｄ  配線
１４２５ｅ  配線
１５００  第１の基板
１５０１  剥離層
１５０２  下地絶縁膜
１５０３  半導体膜
１５０４  結晶構造を有する半導体膜
１５０６  島状の半導体膜
１５０７  島状の半導体膜
１５０８  島状の半導体膜
１５０９  ゲート絶縁膜
１５１０  ゲート電極
１５１１  ゲート電極
１５１２  ゲート電極
１５１３  レジスト
１５１５  レジスト
１５１６  低濃度不純物領域
１５１７  低濃度不純物領域
１５１８  レジスト
１５２０  高濃度不純物領域
１５２１  絶縁膜
１５２２  サイドウォール
１５２３  サイドウォール
１５２４  サイドウォール
１５２６  レジスト
１５２７  高濃度不純物領域
１５２８  高濃度不純物領域
１５３０  ｎチャネル型ＴＦＴ
１５３１  ｐチャネル型ＴＦＴ
１５３２  ｎチャネル型ＴＦＴ
１５３３  第１の層間絶縁膜
１５３４  第２の層間絶縁膜
１５３５  配線
１５３６  配線
１５３７  配線
１５３８  配線
１５３９  配線
１５４１  第３の層間絶縁膜
１５４２  アンテナ
１５４５  保護層
１５４６  溝
１５５０  接着剤
１５５１  第２の基板
１５５２  接着剤
１５５３  カバー材
１６００  ガラス基板
１６０１  演算回路
１６０２  演算回路用の制御部
１６０３  命令解析部
１６０４  割り込み制御部
１６０５  タイミング制御部
１６０６  レジスタ
１６０７  レジスタ制御部
１６０８  バスインターフェイス
１６０９  ＲＯＭ
１６２０  ＲＯＭインターフェイス
１６２１  ＣＬＫ１
１６２２  ＣＬＫ２
１９０１  筐体
１９０２  支持台
１９０３  表示部
１９０４  スピーカー部
１９０５  ビデオ入力端子
１９１１  筐体
１９１２  表示部
１９１３  キーボード
１９１４  外部接続ポート
１９１５  ポインティングマウス
１９２１  筐体
１９２２  表示部
１９２３  操作キー
１９２４  センサ部
１９４１  パスポート
１９４２  無線ＩＣタグ
１９５１  無線ＩＣタグ
１９５２  リーダ
１９５３  アンテナ部
１９５４  表示部
【図１】
2006148086.tif 000008
【図２】
2006148086.tif 000009
【図５】
2006148086.tif 000010
【図６】
2006148086.tif 000011
【図７】
2006148086.tif 000012
【図８】
2006148086.tif 000013
【図９】
2006148086.tif 000014
【図１０】
2006148086.tif 000015
【図１１】
2006148086.tif 000016
【図１２】
2006148086.tif 000017
【図１３】
2006148086.tif 000018
【図１４】
2006148086.tif 000019
【図１５】
2006148086.tif 000020
【図１６】
2006148086.tif 000021
【図１７】
2006148086.tif 000022
【図１８】
2006148086.tif 000023
【図１９】
2006148086.tif 000024
【図３】
2006148086.tif 000025
【図４】
2006148086.tif 000026