(57)【要約】    【課題】  本発明の課題は、カルコゲナイド膜を用いた相変化メモリ半導体集積回路装置において、相変化温度が低いため長期間記憶保持を保証可能な動作温度が低いという問題と同時に抵抗が低いためメモリ情報書き換えに大電流を要するため装置の消費電力が高いという問題を解決することにある。    【解決手段】  カルコゲナイドの構成元素の一部を窒化物、酸化物あるいは炭化物にするとともに、これらをカルコゲナイド膜と下地電極である金属プラグ界面およびカルコゲナイド結晶の粒界に形成せしめることにより相変化温度を上昇させるとともに該膜の抵抗を高くすることにより低電流でも高いジュール熱を発生可能とすることにより書き換えに要する電力を低減する。【選択図】  図１
2006156886.tif 000002
【特許請求の範囲】
【請求項１】
テルルを主成分とし、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも２者を含有したカルコゲナイド化合物層と、
前記カルコゲナイド化合物層内に電流通路を構成する第１の電極層と、第２の電極層とを少なくとも有し、
前記カルコゲナイド化合物層は、非晶質状態と結晶質状態との２つの状態の相変化が可能であり、且つ
前記カルコゲナイド化合物層は、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の酸化物、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の窒化物、及びゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の炭化物の群から選ばれた少なくとも１者が含有することを特徴とするメモリ素子。
【請求項２】
前記第１の電極層がプラグ電極であることを特徴とする請求項１に記載のメモリ素子。
【請求項３】
前記カルコゲナイド膜が含有するところの、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の酸化物、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の窒化物、及びゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の炭化物の群から選ばれた少なくとも１者が、当該カルコゲナイド膜と前記第１電極との界面或いは界面近傍において、高濃度の含有されることを特徴とする請求項２に記載のメモリ素子。
【請求項４】
半導体基板と、
前記半導体基板に形成されたスイッチ部と、
前記スイッチ部の上部に形成されたシリコンを含有する第１の絶縁膜と、
前記スイッチ素子に直接的或いは間接的に電気的接続がなされたカルコゲナイド化合物層を有するメモリ部と、を有し、
前記メモリ部は、
前記シリコンを含有する第１の絶縁膜の、部分的に除去された領域内に形成された第１の導体層と、
前記第１の導体層に接して形成された、テルルを主成分とし、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも２者を含有したカルコゲナイド化合物層と、
前記カルコゲナイド化合物層上に第２の導体層とを有し、且つ
前記カルコゲナイド化合物層は、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の酸化物、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の窒化物、及びゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の炭化物の群から選ばれた少なくとも１者が含有することを特徴とする半導体集積回路装置。
【請求項５】
前記半導体基板上に
シリコンを含有する第１の絶縁膜と、
シリコンを含有する第１の絶縁膜の部分的に除去された領域と、
前記第１の絶縁膜の部分的に除去された領域内に形成され且つ前記スイッチ素子に電気的に接続された第３の導体層と、
前記第１の絶縁膜上に形成された少なくとも第２の絶縁物層と、
前記第２の絶縁膜の部分的に除去された領域内に形成され且つ前記カルコゲナイド化合物層に電気的に接して形成された第１の導体層と、を有することを特徴とする請求項４に記載の半導体集積回路装置。
【請求項６】
前記カルコゲナイド膜が含有するところの、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の酸化物、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の窒化物、及びゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の炭化物の群から選ばれた少なくとも１者が、当該カルコゲナイド膜と前記第１電極との界面或いは界面近傍において、高濃度の含有されることを特徴とする請求項４に記載の半導体集積回路装置。
【請求項７】
前記カルコゲナイド膜は多結晶体であり、且つ粗大結晶粒の周りを小さな結晶粒が取り囲むようにして存在する結晶粒の集合体からなることを特徴とする請求項４に記載の半導体集積回路装置。
【請求項８】
前記カルコゲナイド膜が含有するところの、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の酸化物、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の窒化物、及びゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の炭化物の群から選ばれた少なくとも１者が、当該カルコゲナイド膜と前記第１電極との界面或いは界面近傍において、高濃度の含有されることを特徴とする請求項５に記載の半導体集積回路装置。
【請求項９】
前記第２の絶縁膜の部分的に除去された領域内に存在する第１の導体層は、前記カルコゲナイド化合物層が電気的に接する側面以外の側壁に、不純物のバリア層を有することを特徴とする請求項５に記載の半導体集積回路装置。
【請求項１０】
前記第１の導体層上に形成されるカルコゲナイド化合物層の一部が、前記第２の絶縁膜の部分的に除去された領域内に延在し、当該前記第２の絶縁膜の部分的に除去された領域内で、前記第１の導体層と前記カルコゲナイド化合物層が電気的に接することを特徴とする請求項５に記載の半導体集積回路装置。
【請求項１１】
前記第１の導体層と前記カルコゲナイド化合物層のとの界面に有するところの、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の酸化物、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の窒化物、及びゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の炭化物の群から選ばれた少なくとも１者は、当該カルコゲナイド膜と前記第１電極との界面或いは界面近傍において、連続層もしくは島状或いは多孔を有するカルコゲナイド化合物層の孔内に存在することを特徴とする請求項５に記載の半導体集積回路装置。
【請求項１２】
前記カルコゲナイド層に対する前記第１の導体層及び第２の導体層の相対的位置が、半導体基板の主面に沿った面内の異なる位置に存在することを特徴とする請求項５に記載の半導体集積回路装置。
【請求項１３】
シリコンを含有する絶縁膜を上部に有する半導体基板を準備する工程、
前記シリコンを含有する絶縁膜の所望領域を部分的に除去する工程、
前記部分的に除去された領域内に金属、金属化合物、及び不純物を含有するシリコンの群から選ばれた少なくとも一者の層を形成する工程、
これまでの工程によって準備された前記半導体基板上に、テルルを主成分とし、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも２者を含有したカルコゲナイド化合物層を形成する工程、
前記カルコゲナイド化合物層上に導体層を形成する工程を有し、且つ
前記カルコゲナイド化合物層を形成するに際して、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の酸化物、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の窒化物、及びゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の炭化物の群から選ばれた少なくとも１者を含有せしめて形成することを特徴とする半導体集積回路装置の製造方法。
【請求項１４】
前記カルコゲナイド化合物層上に導体層を形成する工程の後、半導体集積回路装置の製造に係わる熱処理工程を有することを特徴とする請求項１３に記載の半導体集積回路装置の製造方法。
【請求項１５】
前記カルコゲナイド化合物層を形成する工程は、アルゴンガスに、酸素、水分、窒素、窒素酸化物のガス、及び炭素化合物のガスの群から選ばれた少なくとも一者を含有させたアルゴンガスを用いたスパッタ法によることを特徴とする請求項１３に記載の半導体集積回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路装置およびその製造技術に関し、特に導電性プラグ上にカルコゲナイド膜を積層した構造部分を含む半導体集積回路装置およびその製造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体メモリには揮発性のDRAM（ダイナミックランダムアクセスメモリ）とフラッシュメモリのような不意揮発性のメモリ半導体集積回路装置がある。各メモリの高集積化は記憶素子（セル）の微細化を必要とし、そのテクノロジーノード（設計寸法技術世代）は０．２μｍから０．１μｍに達しようとしている。そして、微細化にともない、セルに保持できる記憶量、例えば、DRAMのキャパシタセルでは蓄積電荷量が急激に少なくなる。このため、取り出し信号強度が小さくなり、１と０の記憶状態判定が難しくなる。この対策として、セルキャパシタ構造の複雑化（凹凸を設けるなど）や高誘電率を持つタンタル酸化物などの技術開発が行われ、その実用化が進められている。しかし、更に、次の世代のテクノロジーノードに向けては、微細化にともなうセルの複雑化や該高誘電体膜の適用だけでは限界に近づきつつある。不揮発メモリであるフラッシュメモリは、構造が簡単であるためセル構造の複雑化はDRAMほどではないが、微細化にともない電荷保持のためのトンネル絶縁膜の薄膜化は数ナノメータに達しようとしており、その膜特性の制御が大きな課題になりつつある。又、フラッシュメモリは、DRAMと比較すると記憶の書き換え速度が遅いという欠点がある。このような技術背景のもとに高速書き換えが可能で、且つ不揮発性であり構造が単純な新しいメモリを搭載した半導体集積回路装置への期待が高まっている。
【０００３】
このような要求を満たすことができる新メモリ半導体集積回路装置として、光書き込み式記録媒体であるＤＶＤ（デジタル  バーサタイル  ディスク  Digital Versatile Disk）に用いられているカルコゲナイド膜（テルルなどのＶＩb族元素を主成分とした膜）を記憶素子とした半導体集積回路装置の技術の開発が進められている。この記憶素子はこの膜が非晶質状態と結晶状態で抵抗が1桁〜3桁異なることを利用して、記憶情報とする。この記憶素子では、ＤＶＤと異なりパルス電流によるジュール熱を利用して結晶化あるいは非晶質化する。このような相変化を利用することより相変化メモリと呼ばれ。該メモリは技術開発段階と言えるが、いずれもカルコゲナイド材料としてゲルマニウム（Ge）、アンチモン（Sb）そしてテルル（Te）の合金膜（以後、GST膜と呼ぶ）が用いられている。これらの相変化メモリに関しては、特許文献１や非特許文献１ないし２などがある。
【０００４】
尚、カルコゲナイドの製造に関して、アルゴンガスに添加する窒素流量比の例については、例えば、下記の文献に見られる。
【０００５】
R. Kojima et al, “Jpn. J. Appl. Phys.”, Vol. 37, pp.2098-2103, 1998には、アルゴンガスに添加する窒素添加流量比は３０％ないし４０％程度となしている（非特許文献４）。T. H. Jeong et al,”Jpn. J. Appl. Phys.” Vol.39, pp.2775-2779, 2000には、アルゴンガスに添加する窒素添加流量比は上記文献と同程度を示している（非特許文献５）。又、A. Ebina et al, Vac. Sci. Technol. A”, Vol. 17, pp.3463-3466, 1999には、酸素添加が示され、添加ガス流量比は５％ないし１０％程度である（非特許文献６）。
【０００６】
【特許文献１】米国特許第５１６６７５８号明細書
【特許文献２】米国特許第４８４５５３３号明細書
【特許文献３】米国特許第５４０６５０９号明細書
【特許文献４】特開２００２−２０３３９２明細書
【非特許文献１】Stefan Lai et al、“IEEE IEDM Tech. Dig.”、p.803-806, 2001.
【非特許文献２】Y. C. Chen et al、“Proc. IEEE Custom Integrated Circuits Conference ”2003、p.395-398.
【非特許文献３】H. Horii et al,“2003 Sympo. VLSI Technology Dig. Tech. Papers”, T12B-5, p.177-178,2003.
【非特許文献４】R. Kojima et al, 笛pn. J. Appl. Phys.   Vol. 37, pp.2098-2103, 1998
【非特許文献５】T. H. Jeong et al,寧pn. J. Appl. Phys.  Vol.39, pp.2775-2779, 2000
【非特許文献６】A. Ebina et al, Vac. Sci. Technol. A   Vol. 17, pp.3463-3466, 1999
【発明の開示】
【発明が解決しようとする課題】
【０００７】
相変化メモリを半導体集積回路に適用するには種々の要件を満たす必要がある。その中でも、非晶質状態と結晶化状態の相変化を起こす温度は、このメモリを実用化する上で最も重要である。上記GST膜の相変化温度は１５０℃程度と比較的低温である。このような相変化温度であると、メモリに記憶された情報を長期間保障（例えば１０年）できる半導体集積回路を稼動する場合の周辺温度は７０℃ないし８０℃となる。これは相変化温度より、低温でも長時間保持すると非晶質膜の中に結晶核が成長して徐々に抵抗が減少するためである。このような現象を相変化メモリの熱リテンション特性と呼ぶ。長期間記憶を保障できる温度が、このような低温では相変化メモリを搭載した半導体集積回路装置の利用範囲は極めて限定されたものとなる。
【０００８】
またGST膜の抵抗率は1ｍΩ・ｃｍ弱と低いため、ジュール熱により融点付近まで過熱して相変化を生じさせるためには、数ミリアンペアという大きな電流を要する。このような電流は大容量の相変化メモリを実現するうえで大きな障害となる。
【０００９】
DVDでは相変化温度を高くするため、遷移金属を添加する方法が試みられている。しかし、相変化メモリ半導体集積回路装置にこのような材料を応用した結果、相変化温度を高めるには数パーセントの金属を添加する必要があり、この場合はカルコゲナイド膜構成元素と反応して金属化合物が形成され、これが電流パスを形成して所望の電流でメモリを書き換えできないという問題があった。
【００１０】
一方、相変化メモリを用いた半導体集積回路装置では、窒素や酸素を添加することにより相変化温度を高める方法や、相変化材料と電極の間にアモルファスカーボン層を挟むことで、相変化部の組成変動を防止する方法などが検討されている。例えば、上記特許文献２ないし特許文献４及び非特許文献３などがある。
【００１１】
しかし、報告例に明示されているような５％ないし７％程度の窒素を添加したGST膜は、半導体集積回路装置を作製するうえで経る300℃ないし650℃の温度で、窒素を添加しない場合より昇華が顕著になり、又、テルルあるいはアンチモンとテルルの化合物が析出して正常な相変化メモリ動作を示さなくなることがわかった。さらに膜内に多数のボイドが発生し、ビット欠け頻度が高くなるなどの問題があることがわかった。
【課題を解決するための手段】
【００１２】
本発明の課題は、上記の問題を発生せず、且つ相変化温度を150℃より高温化するとともに、GST膜の抵抗を高めることによりメモリの書き換えに要する消費電力を低減した相変化メモリ搭載の半導体集積回路装置を実現することにある。
【００１３】
こうした課題は、前記の特許文献２ないし特許文献４、或いは非特許文献３に示されているように単に酸素、窒素などを添加するだけでなく、カルコゲナイド構成材料であるゲルマニウムあるいは亜鉛やアンチモンと酸素、窒素もしくは炭素との化合物を形成させ、且つ図１に示したカルコゲナイド膜１９に含有されるこうした元素の該化合物形成に消費される量を限定することにより解決できることをみいだした。又、該化合物をカルコゲナイド結晶の粒界あるいはプラグ電極１８界面近傍に偏析させることによっても解決できる。
【００１４】
以下、本願の主な形態を示せば、次の通りである。
【００１５】
先ず、メモリ素子基本構成は、次の通りである。
【００１６】
テルルを主成分とし、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも２者を含有したカルコゲナイド化合物層と、
前記カルコゲナイド化合物層内に電流通路を構成する第１の電極層と、第２の電極層とを少なくとも有し、
前記カルコゲナイド化合物層は、非晶質状態と結晶質状態との２つの状態の相変化が可能であり、且つ
前記カルコゲナイド化合物層は、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の酸化物、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の窒化物、及びゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の炭化物の群から選ばれた少なくとも１者が含有することを特徴とするメモリ素子である。
【００１７】
素子の実際的な形態としては、前記第１の電極層がプラグ電極であることが有用である。
【００１８】
又、前記カルコゲナイド膜が含有するところの、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の酸化物、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の窒化物、及びゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の炭化物の群から選ばれた少なくとも１者が、当該カルコゲナイド膜と前記第１電極との界面或いは界面近傍において、高濃度の含有されることが実際的である。
【００１９】
次に、本願の半導体集積回路装置の基本構成は次の通りである。
【００２０】
半導体基板と、
前記半導体基板に形成されたスイッチ部と、
前記スイッチ部の上部に形成されたシリコンを含有する第１の絶縁膜と、
前記スイッチ素子に直接的或いは間接的に電気的接続がなされたカルコゲナイド化合物層を有するメモリ部と、を有し、
前記メモリ部は、
前記シリコンを含有する第１の絶縁膜の、部分的に除去された領域内に形成された第１の導体層と、
前記第１の導体層に接して形成された、テルルを主成分とし、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも２者を含有したカルコゲナイド化合物層と、
前記カルコゲナイド化合物層上に第２の導体層とを有し、且つ
前記カルコゲナイド化合物層は、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の酸化物、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の窒化物、及びゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の炭化物の群から選ばれた少なくとも１者が含有することを特徴とする半導体集積回路装置である。
【００２１】
勿論、前述したように、前記半導体基板上に、シリコンを含有する第１の絶縁膜と、シリコンを含有する第１の絶縁膜の部分的に除去された領域と、前記第１の絶縁膜の部分的に除去された領域内に形成され且つ前記スイッチ素子に電気的に接続された第３の導体層と、前記第１の絶縁膜上に形成された少なくとも第２の絶縁物層と、前記第２の絶縁膜の部分的に除去された領域内に形成され且つ前記カルコゲナイド化合物層に電気的に接して形成された第１の導体層と、を有する形態も有用である。
【００２２】
又、半導体集積回路装置においても、前記カルコゲナイド膜が含有するところの、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の酸化物、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の窒化物、及びゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の炭化物の群から選ばれた少なくとも１者が、当該カルコゲナイド膜と前記第１電極との界面或いは界面近傍において、高濃度の含有されることが有用である。
【００２３】
又、実際的な形態として、前記第２の絶縁膜の部分的に除去された領域内に存在する第１の導体層（いわゆる、プラグ電極）は、前記カルコゲナイド化合物層が電気的に接する側面以外の側壁に、不純物のバリア層を有することが有用である。前記カルコゲナイド化合物層の上部に形成されるプラグ電極の場合も同様である。
【００２４】
本願の半導体集積回路装置の製造方法は次の通りである。
【００２５】
シリコンを含有する絶縁膜を上部に有する半導体基板を準備する工程、
前記シリコンを含有する絶縁膜の所望領域を部分的に除去する工程、
前記部分的に除去された領域内に金属、金属化合物、及び不純物を含有するシリコンの群から選ばれた少なくとも一者の層を形成する工程、
これまでの工程によって準備された前記半導体基板上に、テルルを主成分とし、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも２者を含有したカルコゲナイド化合物層を形成する工程、
前記カルコゲナイド化合物層上に導体層を形成する工程を有し、且つ
前記カルコゲナイド化合物層を形成するに際して、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の酸化物、ゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の窒化物、及びゲルマニウム、アンチモン、及び亜鉛の群から選ばれた少なくとも１者の炭化物の群から選ばれた少なくとも１者を含有せしめて形成することを特徴とする半導体集積回路装置の製造方法。
【００２６】
具体的には、前記カルコゲナイド化合物層上に導体層を形成する工程の後、半導体集積回路装置の製造に係わる熱処理工程は通例行なわれる。
【００２７】
前記カルコゲナイド化合物層を形成する工程は、アルゴンガスに、酸素、水分、窒素、窒素酸化物のガス、及び炭素化合物のガスの群から選ばれた少なくとも一者を含有させたアルゴンガスを用いたスパッタ法が代表的な方法である。
【発明の効果】
【００２８】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２９】
相変化温度の高温化により相変化メモリの熱リテンション特性が改善され、メモリの記憶保持保証（10年間情報保持）稼動温度を向上させることができ、相変化メモリを適用できる半導体集積回路品種が大幅に拡大する。また本願により記憶書き換えに要する電流を少なくできるため、相変化メモリ搭載集積回路装置の消費電力を大幅に低減することができる。
【発明を実施するための最良の形態】
【００３０】
具体的な実施の諸形態を説明するに先立って、本願発明の趣旨について、更に詳細な説明を行なう。
【００３１】
先ず、カルコゲナイド薄膜材料への添加元素の観点である。より具体的には以下のとおりである。例えば、カルコゲナイド薄膜材料に窒素を添加する場合、従来の報告例では、５％より７％の窒素を含有させるのにスパッタアルゴンガスに添加する窒素ガス流量は３０％程度であった。しかし、この添加ガス流量比では先に述べたような問題を生じる。これは膜中に必要以上の窒素が含有されているため、後の熱工程で過剰窒素が放出されることにより生じた。本発明ではこのような過剰な窒素が含有されないようにし、かつ窒化テルルの形成を極力抑制し、主としてゲルマニウム、アンチモンあるいは亜鉛の窒化物を形成せしめるようにした。そのためにはスパッタ時のアルゴンガスに添加する窒素ガスの流量比として０．０５％より３％の範囲に制限することが必要である。この範囲の最大値はテルルやアンチモン・テルル化合物の析出物が一部観察される場合を許容した場合である。こうした析出が観察されないより好ましい範囲は１％以下である。この量範囲の場合は、ゲルマニウム窒化物が形成され、それらがＧｅ２Ｓｂ２Ｔｅ５の結晶粒界に析出するとともに、この結晶構造における格子間位置に窒素が侵入した状態を形成する。こうした状態が、結晶成長を抑制して相変化温度の上昇と膜の抵抗を高める効果を発揮する。そして、粗大結晶の成長が抑制され、又、半導体装置製造で経る熱工程や書き換え時の熱によるカルコゲナイド構成元素の移動が抑制される。この為、ボイドの少ない密な膜が形成される。又、これらは相変化メモリ素子の書き換え過程での元素移動を抑制するため相変化メモリ半導体装置の長寿命化に効果を発揮する。
【００３２】
上記の効果は、窒素化合物だけでなく酸素及び炭素についても同様に膜に含有させる当該元素を極微量に制限することにより膜抵抗および相変化および相変化温度の改善に有効に作用する化合物を形成でき、かつボイドや膨れなどの発生が少なく均一なカルコゲナイド膜を得ることができる。このような効果を酸素を含有させることにより得る場合は、窒素添加の場合と同様にスパッタアルゴンガス流量に対する添加酸素流量の比を０．０５％より４％以内に限定する必要がある。炭素添加の場合はスパッタアルゴンガスに添加するガスとしてＣＯやＣＯ２あるいは炭素水化物など種々考えられるため、一義的に添加量を記述するに難点もあるが、０．１％より５％の範囲で所望の効果が得られる。
【００３３】
なお、上記の窒素、酸素および炭素ともに膜形成時にスパッタアルゴンガスに当該元素ガスを添加することによりカルコゲナイド膜に所望量の該元素を含有させた。これらの元素は膜形成後の半導体装置を形成するための熱処理工程によりゲルマニウム、アンチモンあるいは亜鉛の化合物を形成する。それらの化合物を形成するのに消費されるゲルマニウム、アンチモンあるいは亜鉛の量は、前記の添加ガス流量比範囲内であれば熱処理前に膜に含有されていたゲルマニウム、アンチモンあるいは亜鉛などの元素量の５０％を超えない量に制限できる。なお、消費量が、５０％近傍になれば過剰になったテルルは表面に析出する場合があるが、半導体装置を製造する上で障害となる量ではない。
【００３４】
上記では、主にカルコゲナイド膜全体の構造により相変化メモリにカルコゲナイド膜を適用する上での課題であった相変化温度を高める方法と消費電力を低減するための抵抗増大法について述べた。
【００３５】
図１は、プラグ電極上にカルコゲナイド膜を設けた相変化メモリ素子の主要部の断面図である。この図では、各電気的要素の接続、配置の関係のみを示した。半導体装置の第１の配線１１に接続して第２のプラグ１８、更にこの上部に設けられた相変化メモリ素子２１が配置される。第２のプラグ１８は、第１の金属配線上に設けた第２の開口部内に形成したチタン窒化物バリア膜１６及びこのバリア膜によって側面と底面とを覆われたタングステン膜１７で構成される。又、相変化メモリ素子２１は、カルコゲナイド膜１９とこの上部の上部電極２０を有する。符号２２はカルコゲナイド膜１９内の電流を示す。
【００３６】
相変化メモリは、図１に示したように、プラグ電極１８のカルコゲナイド膜１９との界面の面積は、カルコゲナイド膜１９上部に設ける電極２０面積より小さいことが多い。従って、プラグ近傍の電流２２密度は上部電極近傍より高くなる。このことを考慮に入れれば、カルコゲナイド膜全体の抵抗を高める必要はなく、プラグ界面近傍域のカルコゲナイドだけ高抵抗化すれば、低電流でも相変化を生じせしめることが可能になる。図２はこの例の構成を示す断面図である。尚、この図も図１と同様に、各電気的要素の接続、配置の関係のみを示した。即ち、図２に示すように、高抵抗化にはプラグ近傍のカルコゲナイド膜内のみ上記の化合物２３を形成せしめて高抵抗化する方法によっても消費電力低減効果を得ることができる。尚、他の構成要素は図１と同様で、これらは、図１と同一符号で示す。
【００３７】
又、図３は、相変化メモリの消費電力を低減するための別な構成を示す主要部断面図である。尚、この図も図１と同様に、各電気的要素の接続、配置の関係のみを示した。この例の構成は、カルコゲナイド膜１９の、下地電極となる金属などの導体プラグ１８との界面に、極薄の上記窒素、酸素或いは炭素の化合物層２３を形成する。この化合物層２３の高抵抗を利用したジュール熱を利用し、カルコゲナイド膜の抵抗率が1ｍΩ・ｃｍ弱と低い場合でも、大電流を流さなくても相変化を生じさせることが可能となる。尚、この方法は、相変化温度を高めるという課題に対しては、上記より効果が少ないのは言うまでもない。
【００３８】
更に、この手法を発展させ、プラグ材或いはその表面に酸化物、窒化物或いは炭化物の生成エネルギーが負で、その絶対値がカルコゲナイド構成元素の当該化合物生成エネルギーより大きい材料、即ち、シリコンやチタン、タングステン、タンタル、ＩＩＩａ族ないしＶＩａ族の金属元素を含有させておくことも有効である。これはカルコゲナイド膜に含有させておいた酸素、窒素、炭素はもちろんのこと、半導体集積回路装置製造のための熱工程によりプラグ或いはその表面に設けておいた前記金属元素がカルコゲナイド構成元素との化合物から、酸素、窒素或いは炭素を奪い、抵抗の高いこうした金属の酸化物、窒化物、炭化物をプラグ表面域に自己整合的に形成することができるためである。
【００３９】
上記の酸素、窒素及び炭素の化合物を含有させたカルコゲナイド膜の形成法として、主なものに、スパッタ法とイオン打ち込み法或いはCVD（化学蒸着法）がある。カルコゲナイド膜形成には、主にスパッタ法が適しており、イオン打ち込み法は、スパッタ法やCVD法で形成されたカルコゲナイド膜の所望域に酸素、窒素或いは炭素を添加して化合物を形成する方法として適している。CVD法によりカルコゲナイド膜を形成するのは可能であるが、相変化メモリに用いられるカルコゲナイドのような多元素系複合化合物形成は技術が複雑になりすぎるという難点がある。スパッタ法の場合、当該膜形成に際しアルゴンガスに適量の酸素、窒素、炭素の単体ガス及びそれらの化合物ガスを膜形成のためのスパッターチャンバーに導入して、当該混合ガスのプラズマによりカルコゲナイド膜を形成し、更に、半導体集積回路装置製造に必要な熱工程などの熱処理により本発明の構造が実現する。しかし、スパッタ法の場合、カルコゲナイド膜形成のためのスパッタターゲット材に、あらかじめ所望量のゲルマニウム、亜鉛或いはアンチモンの酸化物、窒化物、炭化物或いはこれらの複合物を含有させておくことによっても本発明の目的を達成できるのは言うまでもない。
【００４０】
イオン打ち込み法は、カルコゲナイド膜面内の所望域或いは所望の膜内深さに所望量の酸素、窒素、炭素或いはこれらの複数の元素をドーピングして上記の化合物を形成することができる。従って、所望領域は、前記の課題に適した量の酸素、窒素或いは炭素をドーピングし、その周辺は更に高濃度ドーピングすることにより、絶縁物に近い膜を実現することが可能である。このようにすることにより、従来の相変化メモリ素子では、図１に示したようにカルコゲナイド膜の膜厚方向に電流２２を流していたが、カルコゲナイド膜の面内の所望経路に電流を流すことが可能になる。
【００４１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。尚、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。又、以下の実施の形態では、特に必要なとき以外は、同一又は同様な部分の説明を原則として繰り返さない。
【００４２】
更に、以下の実施の形態では、便宜上その必要があるときは、複数のセクション又は実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。又、以下の実施の形態において、要素の数等（個数、数値、量、範囲などを含む）に言及する場合、特に明示したとき、及び原理的に明らかに特定の数に限定されるときを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。更に、以下の実施の形態において、その構成要素（要素ステップ等を含む）は、特に明示した場合及び原理的に明らかに必須であると考えられる場合を除き、必ずしも必須のものではないことは言うまでもない。
【００４３】
同様に、以下の実施の形態において、構成要素などの形状、位置関係などに言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合を除き、実質的にその形状などに近似又は類似するものなどを含むものとする。このことは、上記数値及び範囲についても同様である。
【００４４】
又、半導体集積回路ウエハ又は半導体ウエハとは、半導体集積回路の製造に用いるシリコン単結晶基板（一般にほぼ円形）、サファイア基板、ガラス基板、その他の絶縁、半絶縁又は半導体基板など、並びにそれらの複合的基板をいう。又、「半導体集積回路装置」（或いは「電子装置」、「電子回路装置」など）というときは、単結晶シリコン基板上に作られるものだけでなく、特にそうでない旨が明示された場合を除き、上記した各種基板、或いは、更にＳＯＩ (Silicon On Insulator)基板、ＴＦＴ(Thin Film Transistor)液晶製造用基板、ＳＴＮ(Super Twisted Nematic)液晶製造用基板などといった他の基板上に作られるものを含むものとする。
【００４５】
材料、ガス組成等に言及する時、特に明示した場合を除き、純粋なものの外、その材料を主要な構成要素とする材料等を示し、他の要素の追加を許容するものとする。
【００４６】
例えば、ガス組成については、主要な反応ガス、処理ガスの外、副次的な作用をする添加ガス、希釈ガス、補助ガス等の追加を許容する。
【００４７】
更に、酸化シリコン膜というときは、特にそうでない旨特定する場合を除き、一般に各種の添加剤、補助成分を含む各種のシリコン酸化物系膜、即ち、ＰＳＧ(Phospho Silicate Glass)膜、ＢＰＳＧ(Boro-Phospho Silicate Glass)膜、ＴＥＯＳ(Tetra-Ethoxy Silane)酸化膜、シリコンオキシナイトライド膜等、その他の単一膜または複合膜を含むものとする。
【００４８】
更に、シリコンナイトライド、窒化ケイ素又は窒化シリコンというときは、Ｓｉ3Ｎ4のみではなく、シリコンの窒化物で類似組成の絶縁膜（ここで類似組成とは、即ち、例えばＳｉ３Ｎ４の化学量論組成からずれたＳｉＮｘ、あるいはプラズマＣＶＤでみられるＨなどＳｉ、Ｎ以外の元素を含んだ絶縁膜）を含むものとする。
【００４９】
ゲート酸化膜については、シリコン熱酸化膜、シリコンオキシナイトライド膜のほか、その他の熱酸化膜、堆積膜、塗布系膜を含み、材料的にはシリコン酸化膜以外の非シリコン系金属酸化物、シリコンナイトライド等の絶縁性の窒化物、或いはそれらの複合膜を含む。
【００５０】
又、基板表面の導電領域や堆積膜の導電領域の材質について、「シリコン」、「シリコンベース」というときは、特に特定した場合等を除き、比較的純粋なシリコン部材の外、シリコンに不純物や添加剤を添加したもの、シリコンを主要な構成要素とする導電部材（例えば、シリコンベース合金で５０％以上のＧｅを含むＳｉＧｅ合金等も含まれるものとする。例えば、ゲートポリシリコン部やチャンネル領域をＳｉＧｅにする等）等を含むものとする。又、これらは、技術的に矛盾しない限り、形成当初は高抵抗であることも許容する。
【００５１】
又、堆積膜等で堆積当初はアモルファスであるが、後の熱処理ですぐに多結晶となるものがあるが、これらは特に必要があると認めるとき以外、表現上の矛盾を避けるため、当初から後の形態で表示する場合がある。例えば、多結晶シリコン（ポリシリコン）は、堆積当初はアモルファス状態であり、後の熱処理により多結晶シリコンに変わる。
【００５２】
但し、当初から多結晶シリコンを使用することも出来ることは言うまでもない。堆積当初はアモルファス状態であると、イオン注入におけるチャネリングの防止、ドライエッチング等の際の粒塊形状に依存した加工性の困難さの回避、熱処理後の低シート抵抗等のメリットがある。
【００５３】
本発明は、カルコゲナイド膜の非晶質と結晶状態間の抵抗差を利用した相変化メモリをＭＯＳトランジスタなどとともに併用し、３次元配置した半導体集積回路装置及びその製造するに必要な構造と製造方法に関する。当該装置の断面構造例を図１及び図４に示した。
【００５４】
シリコン単結晶基板の主面に形成したＭＯＳトランジスタと、層間絶縁膜上に形成したタングステン配線、更に、その上の層間絶縁膜上に形成した相変化素子、そして、それらが当該層間絶縁膜を介して接続されている。尚、後述の各実施例では、当該半導体集積回路装置において、本発明が解決すべき課題とした部分のみについて説明する。それ以外の構成要素は本課題と直接的に関係しない。このため、構成要素及びそれらを形成するためのプロセスは各実施例で共通なため、次にそれらの構成部および関連するプロセスの概要についてのみ説明する。これらの半導体集積回路装置では、シリコン単結晶基板の主面に形成された溝にシリコン酸化物が埋め込まれた素子間分離領域が形成されている。
【００５５】
図４は、本発明の相変化メモリ素子とトランジスタとで構成したメモリセルの構成例を示す主要部の断面図である。図４の例では、シリコン単結晶基板１の主面に350ｎｍ深さの溝に、シリコン酸化物が埋め込まれた素子間分離領域２が形成されている。又、基板主面にはｎチャンネルとｐチャンネルのＭＯＳトランジスタが形成されている。こうした構成に対して、図４には、ゲート長が100ｎｍのｎチャンネルＭＯＳトランジスタ３のみが例示されている。そして、当該トランジスタのソース、ドレイン（４又は５）及び、基板表面にはゲート絶縁膜６とゲート電極７、ゲート電極側壁部に設けたシリコン窒化膜８を利用して通例の自己整合シリサイド技術（Salicide Technology: Self Aligned silicidation Technology）により20ｎｍ厚さのコバルト珪化物（シリサイド）９が形成されている。そしてその上に、CVD技術を用いて600nm厚さのシリコン酸化膜層間絶縁層１０を形成し、その表面が下に該トランジスタが存在することにより生じる凸部をCMP(Chemical Mechanical Polishing)技術を用いて研磨することにより平坦化されている。その上に60nmのシリコン窒化膜１２が形成される。
【００５６】
そして、当該トランジスタのソース、ドレイン或いはゲート電極とタングステンからなる第１の配線層１１を接続するためのコンタクト孔などの開口部が形成される。その開口部に、10ｎｍのチタン窒化物バリア膜１３とタングステン膜１４を有する金属プラグ１５を設ける。層間絶縁膜表面域に所望の第１配線のパターンで、深さ120ｎｍの溝をドライエッチング技術などにより形成し、スパッター法とＣＶＤ法を併用してタングステンを埋め込んだ後、溝内以外に存在するタングステンをＣＭＰ（Chemical Mechanical Polishing）技術により研磨して除去することによりタングステンからなる第一配線１１が形成されている。尚、このような方法により絶縁膜の表面域に配線を形成する方法はダマシン技術と呼ばれている。
【００５７】
更に、その上にプラズマＣＶＤ技術を用いて100ｎｍ厚さのシリコン酸化物層間絶縁膜２４をＣＶＤなどの技術を用いて形成する。この層間絶縁膜の表面の凹凸部を、ＣＭＰ技術により研磨することにより平坦化する。続いて、この上部に50ｎｍのシリコン窒化合膜２５を形成する。第１配線層１１上の所望箇所のシリコン酸化物層間絶縁膜にコンタクト孔となる開口部を設ける。その開口部の中に、CVD装置を用いて厚さ10ｎｍのチタン窒化物バリア膜１６、更にその上にCVD装置によりタングステン膜１７を厚さ100ｎｍに形成した。次に、孔内以外の余分な領域のタングステン膜とチタン窒化バリアを、CMP技術を用いて除去することにより、金属（タングステン）プラグ１８が形成される。このプラグ径は0.15μｍとした。本発明の要点は、タングステンプラグ１８上に形成する相変化メモリ２１、及び更に、その後の層間絶縁膜及びＭＯＳトランジスターの閾値電圧を整えるために加えられる450℃の水素アニールなどの半導体集積回路の製造に必要な３００℃〜５００℃の熱処理プロセスを経ても、タングステンプラグ１８と100ｎｍのGSTカルコゲナイド膜１９の反応や剥離を防止するとともに、カルコゲナイド膜の相変化温度を高くするためのゲルマニウム酸化物、窒化物或いは炭化物を含有させ、又、界面での接触抵抗の増大やプラグ接触部近傍のカルコゲナイド膜の抵抗を高くすることにより、該含有化合物或いはプラグ近傍の高抵抗領域のヒータ効果により、微少電流でもプラグ近傍のカルコゲナイド膜を効率よく加熱して該膜の相変化を生じやすくする。
【００５８】
以上、本願発明の趣旨を説明したが、本願発明の実施の諸形態は多岐にわたるので、その主な形態を列挙する。
（１）半導体基板表面領域に形成されたＭＯＳトランジスタ素子、抵抗素子、容量素子あるいは第１配線上に形成されたシリコンを含有する絶縁膜と該絶縁膜の所定域を除去し前記該素子あるいは第１配線に到達するようにした開口部と該開口部に埋め込まれた金属、金属化合物あるいはｎ型又はｐ型不純物を含有するシリコンなどからなるプラグとを備え、前記プラグの上にテルルを主成分とし、かつゲルマニウム、アンチモンそして亜鉛の３元素或いは該３元素のうち２元素を副主成分としたカルコゲナイド化合物を堆積し、その上に電極となる金属膜を形成し、所望のパターン形状にこれらの膜を加工して相変化素子とし、かつカルコゲナイド化合物膜にゲルマニウム、亜鉛或いはアンチモンの酸化物、窒化物もしくは炭化物のうち一種以上を含有させたことを特徴とする半導体集積回路装置及びその製造方法。
（２）前項（１）において、カルコゲナイド膜に該酸化物、窒化物或いは炭化物を含有させるにあたり、該膜に添加した酸素、窒素及び炭素などの供給源添加物が該化合物を形成せずに、一部が残存し、カルコゲナイド結晶を形成した際、結晶の格子間位置もしくは結晶格子位置に存在せしめたことを特徴とする半導体集積回路装置及びその製造方法。
（３）前項（１）及び（２）において、カルコゲナイド膜を形成する方法として、スパッタ法を用い、スパッタガスであるアルゴンガスに酸素、水分、窒素、窒素酸化合物もしくは炭素化合物ガスを添加したプラズマ雰囲気で該膜を形成したことを特徴とする半導体集積回路装置およびその製造方法。
（４）前項において、該膜形成後の半導体集積回路装置製造で経る熱プロセスにより、該膜に含有させた酸素、窒素及び炭素成分をカルコゲナイド構成元素との化合物としたことを特徴とする半導体集積回路装置およびその製造方法。
（５）前記各項において、半導体集積回路装置製造のために必要な300℃以上の熱処理を経ることにより、カルコゲナイド膜構成元素であるゲルマニウムあるいは亜鉛の反応により酸化物、窒化物或いは炭化物として消費される量が膜全体に存在するゲルマニウ或いは亜鉛の各元素量の５０％を超えないことを特徴とする半導体集積回路装置及びその製造方法。
（６）前記各項において、半導体集積回路装置製造のために必要な300℃以上の熱処理を経ることにより、カルコゲナイド結晶化した該膜において、該結晶構造のテルル原子配置位置のテルルを酸素で置き換えた量が、膜全体のなかで３０％を超えないことを特徴とする半導体集積回路装置およびその製造方法。
（７）前記各項において、酸素添加量を半導体集積回路装置製造のために必要な300℃以上の熱処理を経た後において、カルコゲナイド膜表面域にテルル或いはアンチモンテルル化合物を析出させない、或いは析出する場合においても析出物が連続膜を形成せず少なくとも島状に存在せしめるように制限したことを特徴とする半導体集積回路装置及びその製造方法。
（８）前記各項において、酸素添加量を半導体集積回路装置製造のために必要な300℃以上の熱処理によりカルコゲナイド膜構成元素であるテルルの昇華或いは添加酸素の離脱により、該膜の上に形成した電極用金属膜に膨れや剥がれが生じにくい条件に制限したことを特徴とする半導体集積回路装置及びその製造方法。
（９）前項（５）より前項（８）において、制限要件を満たす範囲内にカルコゲナイド膜内の添加酸素量を抑制するために、スパッタ法でカルコゲナイド膜を形成するに際し、アルゴンガスに酸素ガスを混合しながら放電させるにあたり、放電室に導入する酸素ガス流量のアルゴンガス流量に対する比を0.05／99.95から4.00／96.0以下の範囲内に制限したことを特徴とする半導体集積回路装置及びその製造方法。
（１０）前記各項において、該カルコゲナイド膜に添加した酸素および酸素化合物が該膜の下地層界面或いはその近傍の膜内、特に下部のプラグ電極界面近傍で高濃度になるようにしたことを特徴とする半導体集積回路装置及びその製造方法。
（１１）前記各項において、該カルコゲナイド膜とプラグ電極界面にゲルマニウム酸化物、亜鉛酸化物、アンチモン酸化物或いはこれらの酸化物の混合物を存在せしめたことを特徴とする半導体集積回路装置及びその製造方法。
（１２）前項において、該酸化物が前記プラグ表面に存在した付着酸素或いは金属酸化物もしくは該カルコゲナイド膜に添加した酸素、水分、窒素酸化物或いは炭素酸化物から供給された酸素と該カルコゲナイド膜を構成するゲルマニウム、亜鉛或いはアンチモンと反応させることにより形成したことを特徴とする半導体集積回路装置及びその製造方法。
（１３）前記各項において、カルコゲナイド膜の下部プラグ電極と上部電極間にパルス電流を流し、該膜の抵抗に起因したジュール熱により該膜を瞬時に過熱して結晶状態或いは非晶質状態を実現し、各状態間の抵抗値の違いを異なる記憶状態とする相変化素子を構成し、パルス電流によるジュール熱により状態変化を生じさせられるプラグ電極近傍のカルコゲナイド膜内領域と電流加熱の影響が少ないカルコゲナイド膜内領域で、前者領域に存在する該酸化物濃度が後者領域より高いことを特徴とする半導体集積回路装置及びその製造方法。
（１４）前記各項において、該カルコゲナイド膜は多結晶体であり、且つ粗大結晶粒の周りを小さな結晶粒が取り囲むようにして存在する結晶粒の集合体からなることを特徴とする半導体集積回路装置及びその製造方法。
（１５）前項において、粗大結晶粒の周囲にある小さい結晶粒群の該酸化物により構成される割合が粗大結晶粒より高いことを特徴とする半導体集積回路装置及びその製造方法。
（１６）前記各項において、該カルコゲナイド膜は多結晶体であり、且つ各結晶粒はその粒界に酸素を主成分とする化合物、とくにゲルマニウム、亜鉛或いはアンチモンの酸化物が偏析していることを特徴とする半導体集積回路装置及びその製造方法。
（１７）前項（１）より前項（６）において、主添加元素を窒素としたことを特徴とする半導体集積回路装置及びその製造方法。
（１８）前項において、窒素供給源として窒素、窒素酸化物或いはアンモニアなどのガスのうち一種以上を用いたことを特徴と半導体集積回路装置及びその製造方法。
（１９）前項において、窒素添加量を半導体集積回路製造のために必要な300℃以上の熱処理を経た後においてカルコゲナイド膜表面域にテルル或いはアンチモンテルル化合物を析出させない、或いは析出する場合においても析出物が連続膜を形成せず少なくとも島状に存在せしめるように制限したことを特徴とする半導体集積回路およびその製造方法。
（２０）前項（１）より前項（６）、前項（１７）及び前項（１８）において、窒素添加量を半導体集積回路製造のために必要な300℃以上の熱処理によりカルコゲナイド膜構成元素であるテルルの昇華或いは添加窒素の離脱により、該膜の上に形成した電極用金属膜に膨れや剥がれが生じにくい範囲に制限したことを特徴とする半導体集積回路装置及びその製造方法。
（２１）前項（１９）及び前項（２０）において、該要件範囲内に窒素添加量を抑制するため、スパッタ法でカルコゲナイド膜を形成するに際し、アルゴンガスに窒素ガスを混合しながら放電させるにあたり、放電室に導入する窒素ガス流量のアルゴンガス流量に対する比を0.05／99.95から3.00／97.0の範囲内に制限したことを特徴とする半導体集積回路装置及びその製造方法。
（２２）前項（１）より前項（６）、前項（１７）及び前項（２１）において、該カルコゲナイド膜に添加した窒素及び窒素化合物が下部のプラグ界面近傍で高濃度になるようにしたことを特徴とする半導体集積回路装置及びその製造方法。
（２３）前項において、該カルコゲナイド膜とプラグ界面にゲルマニウム、亜鉛或いはアンチモンの窒化物を存在せしめたことを特徴とする半導体集積回路装置及びその製造方法。
（２４）前項において、該ゲルマニウム窒化物が前記プラグ表面に形成した金属窒化物もしくは該カルコゲナイド膜に添加した窒素或いは窒素化合物から供給された窒素と該カルコゲナイド膜を構成するゲルマニウム、亜鉛或いはアンチモンと反応させることにより形成したことを特徴とする半導体集積回路装置及びその製造方法。
（２５）前記各項において、該カルコゲナイド膜は多結晶体であり、且つ窒素を添加しない場合に形成される結晶粒の大きさより少なくとも1／2以下、即ち膜内の結晶粒の50％以上が40ナノメーター以下の小さな結晶粒からなる集合体からなることを特徴とする半導体集積回路装置及びその製造方法。
（２６）前項（１）より前項（６）、前項（１７）及び前項（２５）において、半導体集積回路製造のために必要な300℃以上の熱処理を経ることにより結晶化した該膜は、最密六方構造カルコゲナイド結晶粒が30%以下で、70%以上の結晶粒は面心立法構造あるいは塩化ナトリウム結晶構造のカルコゲナイド結晶からなることを特徴とする半導体集積回路装置およびその製造方法。
（２７）前項（１）より前項（６）、及び前項（１７）及び前項（２６）において、半導体集積回路製造のために必要な300℃以上の熱処理を経ることによりカルコゲナイド膜の密度は、窒素を添加しない場合の該カルコゲナイド膜密度より1.5倍以上、或いは4.5ｇ／ｃｍ３以上としたことを特徴とする半導体集積回路装置及びその製造方法。
（２８）前項（１）より前項（６）において、主添加元素を炭素としたことを特徴とする半導体集積回路装置及びその製造方法。
（２９）前項において、炭素供給源として炭素或いは炭酸ガス、メチルアルコール、エチルアルコール、アセトン或いは他の炭化水素化合物などの有機物ガスを用いたことを特徴と半導体集積回路装置及びその製造方法。
（３０）前項において、炭素添加量を半導体集積回路製造のために必要な300℃以上の熱処理を経た後において、カルコゲナイド膜表面域にテルル或いはアンチモンテルル化合物を析出させない、或いは析出する場合においても析出物が連続膜を形成せず少なくとも島状に存在せしめるように制限したことを特徴とする半導体集積回路及びその製造方法。
（３１）前項（１）より前項（６）、及び前項（２８）より前項（２９）において、炭素添加量を半導体集積回路製造のために必要な300℃以上の熱処理によりカルコゲナイド膜構成元素であるテルルの昇華或いは添加酸素の離脱により、該膜の上に形成した電極用金属膜に膨れや剥がれが生じにくい範囲に制限したことを特徴とする半導体集積回路装置及びその製造方法。
（３２）前項（３０）、前項（３１）において、前項要件範囲内に炭素添加量を抑制するため、スパッタ法でカルコゲナイド膜を形成するに際し、アルゴンガスに前項（２９）における炭素及び炭素化合物ガスを混合しながら放電させるにあたり、放電室に導入する該ガス流量のアルゴンガス流量に対する比を0.01／99.99から5.00／95.0の範囲内に制限したことを特徴とする半導体集積回路装置及びその製造方法。
（３３）請求項２８ないし請求項３２において、該カルコゲナイド膜に添加した炭素及び炭素化合物が下部のプラグ界面近傍で高濃度になるようにしたことを特徴とする半導体集積回路装置及びその製造方法。
（３４）前記各項において、該カルコゲナイド膜とプラグ電極界面にゲルマニウム、亜鉛或いはアンチモンの炭化物を存在せしめたことを特徴とする半導体集積回路装置及びその製造方法。
（３５）前項において、該ゲルマニウム炭化物が前記プラグ表面に形成した金属炭化物もしくは該カルコゲナイド膜に添加した炭素或いは炭素化合物から供給された炭素と該カルコゲナイド膜を構成するゲルマニウム、亜鉛或いはアンチモンを反応させることにより形成したことを特徴とする半導体集積回路装置及びその製造方法。
（３６）前記各項において、該カルコゲナイド膜は多結晶体であり、且つ炭素を添加しない場合に形成される結晶粒の大きさより少なくとも1／2以下、即ち膜内の結晶粒の50％以上が40ナノメーター以下の小さな結晶粒からなる集合体からなることを特徴とする半導体集積回路装置及びその製造方法。
（３７）前記各項において、該カルコゲナイド膜は多結晶体であり、且つ各結晶粒はその粒界に炭素が偏析し、該偏析領域では炭素を主成分とする化合物、とくにゲルマニウム、亜鉛或いはアンチモンの炭化物が存在することを特徴とする半導体集積回路装置及びその製造方法。
（３８）前項（２８）より前項（３７）において、半導体集積回路製造のために必要な300℃以上の熱処理を経ることにより結晶化した該膜は、最密六方構造カルコゲナイド結晶粒が30%以下で、70％以上の結晶粒は面心立法構造或いは塩化ナトリウム結晶構造をカルコゲナイド結晶からなることを特徴とする半導体集積回路装置及びその製造方法。
（３９）前記各項において、酸素、窒素、炭素或いはこれらの２種以上の元素をカルコゲナイド膜の所望位置に含有させるに際して、イオン打ち込みを用いたことを特徴とする半導体集積回路装置及びその製造方法。
（４０）前項において、カルコゲナイド膜の下地プラグ直上界面近傍にのみ該イオン打ち込み元素の濃度を高めたことを特徴とする半導体集積回路装置及びその製造方法。
（４１）前項（３９）において、カルコゲナイド膜面内でプラグ直上域への該打ち込みイオン量をその周辺領域へのイオン打ち込み量より少なくしたことを特徴とする半導体集積回路装置及びその製造方法。
（４２）前項において、周辺域へ高濃度イオン打ち込みすることにより導体集積回路製造のために必要な300℃以上の熱処理を経た後も抵抗率が１００キロオーム・センチメータ以上とし、プラグ直上の低濃度打ち込み域を周辺域より低抵抗化することにより、電流通過領域を該低抵抗域に制限できるようにしたことを特徴とする半導体集積回路装置及びその製造方法。
（４３）前項（３９）において、カルコゲナイド膜の所望パターン域に該打ち込みイオン濃度を低くし、且つその周辺域をより高濃度化することにより、膜面内で電流通過域を制限したことを特徴とする半導体集積回路装置及びその製造方法。
（４４）前記各項において、下地プラグ電極近傍のカルコゲナイド膜内においてゲルマニウム、亜鉛或いはアンチモン化合物の濃度を書き換え領域以外及び上部電極或いはプラグ電極面積より大なる電極近傍より高濃度化したことを特徴とする半導体集積回路及びその製造方法。
（４５）前記各項において、下地プラグ電極近傍のカルコゲナイド膜内において、アンチモン濃度を書き換え領域以外及び上部電極近傍より高濃度化したことを特徴とする半導体集積回路及びその製造方法。
（４６）前記各項において、下地プラグ電極近傍のカルコゲナイド膜内において、テルル濃度を書き換え領域以外および上部電極近傍より低濃度化したことを特徴とする半導体集積回路及びその製造方法。
（４７）前記各項において、酸素、窒素、炭素のゲルマニウム、亜鉛或いはアンチモン化合物からなる薄膜をあらかじめ形成しておいた後にカルコゲナイド膜を形成ことを特徴とする半導体集積回路及びその製造方法。
（４８）前記各項において、酸素、窒素、炭素の化合物がゲルマニウムを主とする化合物で構成されていることを特徴とする半導体集積回路及びその製造方法。
（４９）前記各項において、下地層およびプラグ電極界面に形成されるゲルマニウム、亜鉛或いはアンチモンの酸素、窒素、炭素の化合物が、連続層、もしくは島状或いは膜に多数の孔の開いた状態などの不連続体であるカルコゲナイド化合物の孔内に存在することを特徴とする半導体集積回路及びその製造方法。
【００５９】
上記、酸化物、窒化物、炭化物は非晶質、結晶状態いずれも可能であり、結晶状態では、ゲルマニウムではＧｅＯ２、Ｇｅ３Ｎ４、ＧｅＣ、アンチモンでは、Ｓｂ２Ｏ３、Ｓｂ２Ｏ４、Ｓｂ２Ｏ５、アンモニウムアンチモナイド、アンチモンカーバイド、亜鉛では、ＺｎＯ、ＺｎＯ２、ＺｎＮ２、ＺｎＣＯ３、ＺｎＣ２Ｏ４、およびＧｅ、Ｓｂ、Ｚｎの化合物、酸化物、窒化物、炭化物である。また、これらの化学量論的組成からずれた化合物も同様である。更に、酸素、窒素、および炭素の２元素以上を含有した化合物も含まれる。
【００６０】
上記諸形態の具体的例は、下記実施例によって更に具体的に説明されよう。
【００６１】
＜実施例１＞
本実施例は、本発明の課題を解決するための実験過程及びその中で発見された現象を、主に説明する。本願発明の主要部分であるカルコゲナイド膜の製造には、スパッタ装置を用いた。その概略を図１４に示す。装置自体は通例のもので充分である。例えば、真空容器５０内に試料保持基板５２、及びヒータ５５、ターゲット５１が対向して配置され、一端から真空排気端５４が設けられる。温度は、摂氏−３３度から３００度位の変化を可能とする。又、他端に各種ガス導入端５３が設けられている。本例では、例えば、Ａｒ、窒素、酸素、ＣＨ３、ＣＯ２などである。
【００６２】
上記のタングステンプラグ１８上に、GST膜からなる相変化メモリ素子２１を作製するために、スパッタ装置を用いてGST膜１９を形成した。この際、通例のごとく、窒素ガス／（アルゴンガス＋窒素ガス）流量混合比（以後、窒素ガス混合流量比と呼ぶ）を５％より７％の範囲内の値に制御したガスを、膜形成室であるスパッタチャンバーに導入しながら高周波プラズマを発生させてGST膜を形成した。この高周波プラズマ発生に必要な電力を５０Ｗから４００Ｗの範囲とし、カルコゲナイド膜形成時の基板温度は室温から150℃とした。その後、室温でタングステン膜を50ｎｍ堆積して相変化メモリ素子の上部電極２０とした。続いて、GST膜１９とタングステン膜２０を相変化素子２１パターン形状に加工するためにハードマスク材として390℃でPTEOS膜２６を100ｎｍ堆積した。この際、直径が数ミクロから数十ミクロンのドーム状膨れが頻発し、一部は破裂するなどの問題を生じた。この状態を走査型電子顕微鏡（SEM：Scaning Electron Microscope）を用いて調べた。
【００６３】
その結果、GST膜に多数のボイド及び当該膜の表面に多数の析出結晶が観察された。そこで、Ｘ線回折測定（XRD:X-ray Diffraction）を行った結果、析出物はTe結晶であることがわかった。そして、析出物以外は非晶質状態でGSTの結晶の成長は見られなかった。更に、２次元オージェ分光分析（AES:Auger Electron spectroscope）により元素分布を解析した。その結果、析出物はテルルであり、残りの領域はゲルマニウム、アンチモンそしてテルルからなることがわかった。又、加熱時にGST膜から放射される元素に関するガス分析により、膜に含有されていた窒素の大部分は、PTEOS膜形成のための熱プロセスで離脱するとともに、テルルも昇華が促進されることがわかった。これらがGST膜を被覆しているタングステン膜を押し上げてドーム状膨れ、或いは破裂をもたらしたものと考えられる。
【００６４】
そこで、更に窒素の影響を検討するために次の実験を行った。GST膜１９上にタングステン膜２０やPTEOS膜２６を形成しない状態で100℃より600℃で窒素雰囲気の熱処理を行った。その結果以下のことを明らかにした。
【００６５】
窒素ガス流量混合比（窒素ガス／（アルゴンガス＋窒素ガス）であり、以後は添加窒素ガス流混合比と呼ぶ）４％以上で形成した膜は、250℃以上の熱処理を施すと光学顕微鏡でも識別できるレベルの面内不均一性が観察され、窒素添加GST膜は窒素添加していない膜よりテルルなどのカルコゲナイド膜構成元素の昇華が顕著になることがわかった。テルルはいったん膜表面に析出した後、昇華が生じたものと考えられる。また昇華したテルルがGST膜表面に再度堆積してTe結晶が成長したものと考えられる。
【００６６】
上に述べたように４％以上の該ガス流量混合比で形成された膜は、構成元素の昇華そして窒素の離脱が顕著になるため、GST膜に多数のボイド及び当該膜の表面に多数の析出結晶が生じたと考えられる。しかし、この一連の実験で以下のことを発見した。即ち、当該ガス流量比が４％より少なくなると様子が一変した。
【００６７】
窒素ガス流量混合比が、0.05％の微量から相変化温度及びGST膜に影響が現れた。図５Ａは、GST膜形成時の添加窒素ガスの流量比とGST膜の相変化温度との関係を示す図である。横軸が添加する窒素ガスの流量比、縦軸が相変化温度である。図５Ｂは、GST膜形成時の添加窒素ガスの流量比と４００℃、１０分の熱処理後のGST膜の抵抗率との関係を示す図である。横軸が添加する窒素ガスの流量比、縦軸が抵抗率である。両図から明らかなように、添加窒素ガスの流量比にともなう相変化温度は顕著であり、膜の抵抗率は更に飛躍的に増大した。又、当該混合ガスを用いないで、アルゴンガスのみで形成した、いわゆる標準的なGST膜では相変化が約150℃である。又、150℃から220℃の熱処理温度範囲では面心立方構造（FCC）または塩化ナトリウム（NaCl）構造のGe2Sb2Te5結晶、それ以上の温度では最密六方構造(hcp)のGe2Sb2Te5結晶になるのが一般的である。そして、非晶質から結晶状態への相変化速度は前者の結晶構造のほうが速いため、高速書き換えを要するメモリには後者より前者の結晶が形成されることが望まれる。上記の窒素ガス流量混合比が0.05％から4％弱の範囲で形成したGST膜は相変化温度が上昇する（1％から4％の範囲では相変化温度の上昇率が飽和する傾向にある）とともにFCC結晶構造からhcp結晶構造に遷移する温度も上昇し、該流量比が0.5%以上になると半導体集積回路装置の製造プロセスで経る水素アニールなどの450℃の熱処理を経てもhcp構造結晶は形成されず、FCC構造結晶のみが成長することをみいだした。
【００６８】
尚、こうした混合ガス流量比の範囲においては、全ての領域でFCC結晶構造のみが形成あれるわけではない。0.05％より0.5％の前記混合ガス流量範囲では、半導体集積回路製造のために必要な300℃以上の熱処理を経た当該膜は、70％以上の結晶粒は面心立法構造或いは塩化ナトリウム結晶構造をカルコゲナイド結晶からなり、30％程度は最密六方構造カルコゲナイド結晶粒が形成される。100％の結晶粒が面心であることが望ましいが70％以上あれば、相変化メモリ搭載半導体集積回路装置の高速動作に支障をきたすことはない。
【００６９】
従って、本範囲内の混合ガス流量比で形成することは相変化メモリ素子の高速書き換えの観点からも利点がある。
【００７０】
当該カルコゲナイド膜は多結晶体であり、且つ窒素を添加しない場合に形成される結晶粒の大きさより少なくとも1/2以下、即ち膜内の結晶粒の50％以上が40ナノメーター以下の小さな結晶粒で構成されている。各結晶粒はさらに10ｎｍ以下の微細な副結晶粒を含む場合がある。こうした状態は、微細な相変化素子をドライエッチング技術などを用いて形成するうえで好都合であり、更に、膜が均一になるため半導体集積回路装置製造歩留まりの向上にも好適である。
【００７１】
又、半導体集積回路装置製造のために必要な300℃以上の熱処理を経たカルコゲナイド膜の、密度と窒素ガス混合流量比の関係を調べた。密度測定にはＸ線干渉法を適用した。この方法では密度とともに膜の表面粗さも同時に求めることができる。
【００７２】
アルゴンガスのみを用いた膜の熱処理前後で密度及び凹凸はほとんど変化せず、密度は約3.0ｇ／ｃｍ３であり、表面粗さを表す凹凸は0.4ｎｍ程度であった。一方、熱処理前の膜密度は窒素ガス混合流量比とともに単調に増大し、そして膜表面の粗さは流量比にはほとんど依存しなかった。しかし、GST膜が半導体集積回路装置製造のための300℃より500℃の範囲の温度での熱工程を経た場合、混合ガス流量比4％弱までは密度が急速に増大して4.5ｇ／ｃｍ３に達した。しかし、当該ガス混合流量比が4％を超えると、密度が2.5ｇ／ｃｍ３まで急に減少した。そして、表面粗さは急に増大し、凹凸は1ｎｍ以上に達した。従って、膜密度及び表面粗さの観点からも、アルゴンガスに混合できる窒素ガス流量比は4％より超えて膜を形成することは利点がないことがわかった。尚、膜密度の上昇とともに熱処理による膜内ボイドが急激に少なくなることを確認した。
【００７３】
このように、低混合ガス流量比領域と4％以上の高い領域で熱処理にともなう膜の状態が極端に異なるのか。このことを明らかにするために、上記の各混合ガス流量比で形成した膜の熱処理前後の膜構造を高エネルギー放射光設備（シンクロトロン放射光）を用いて膜構成元素のエネルギー吸収端スペクトル評価（XAFS）や光電子分光(XPS)を行った。その結果、混合ガス流量比が4％より少ない領域で膜中に取り込まれた窒素は主としてゲルマニウと相関があり、遊離した窒素はほとんど存在しない。そして、一部は結合してゲルマニウム窒化物を形成した。そして、混合比とともにGST膜含有ゲルマニウム量の窒素と結合した割合が増大することが明らかになった。しかし、当該ガス流量混合比が4％に達すると、膜中のゲルマニウムはほとんど窒化物を形成してGST結晶が形成できなくなる。これにともないGST結晶を構成できなくなったアンチモンとテルルは、アンチモンテルル化合物を形成するとともに、膜組成の約５０％を占めるテルルは、その融点及び蒸気圧が高い性質の影響もあり、昇華及び膜表面に再付着したテルルが結晶化したものと考えられる。
【００７４】
上記の当該実施例では、主に膜性質の改善を目的とした実験結果を述べた。以下はこれらの膜を、図４の半導体集積回路装置に応用した結果について述べる。カルコゲナイド膜の形成はすでに述べたとおりであるが、スパッタチャンバーに導入する添加窒素ガス混合流量比を0.05％より1％の範囲の微量に制御する場合、アルゴンガスと窒素ガスを通常通り別々のマスフローメータを用いて行うことは、メーターの制御保障範囲外になるため困難をともなう。本例では、アルゴンガスに１％窒素ガスを添加したボンベを用意し、このボンベガスと純アルゴンのラインガスを別々のマスフローメーターを用いて流量制御することにより実現した。流量比0.5％に設定し、基板温度70℃で100ｎｍ厚さのGST膜１９を形成した。
【００７５】
相変化メモリセルのGST膜抵抗率は、450℃、10分の水素アニールなどの熱工程後で10×0-２Ω・ｃｍの値を示した。この値は、アルゴンガスのみを用いて形成した標準的なGST膜の抵抗率より約１桁高い値である。その結果、先に示したと同じタングステンプラグ径を有する相変化メモリセルにおいて、結晶状態から非晶質状態に書き換えるに要するパルス電流は、200ナノ秒パルス幅で110μＡとアルゴンガスのみを用いて形成したGST膜を用いた場合より約1桁電流を下げるのに成功した。又、結晶化してもFCC構造のGe2Sb2Te5の結晶が形成されるため、hcp結晶が形成される従来膜を用いたメモセルより、パルス電流の立ち上がり及び降下時間を短くできたため、相変化メモリの書き換え速度を約１０％高速化できた。
【００７６】
又、相変化温度も従来の標準的なGST膜を用いた場合より約50℃上昇し、記憶保持10年保障しながら動作させることができる温度を120℃より140℃の温度範囲まで上昇させることができた。
【００７７】
＜実施例２＞
上記の実施例１の相変化メモリでは、カルコゲナイド膜全体に所定量のゲルマニウム窒化物を所定量生成せしめた。本例は複合ＧＳＴ膜を用いた例である。
【００７８】
本実施例では、図６に示すように2％の窒素ガスとアルゴンガスの混合比で、まず20ｎｍの第一GST膜２７を形成し、続いてアルゴンガスのみを用い80ｎｍ厚さの第二GST膜２８を形成した複合GST膜を相変化メモリの記憶膜とした。この構造では該複合膜形成後の450℃の熱工程で、第一のGST膜から第二のGST膜に窒素が拡散してプラグ界面近傍から第二のGST膜にわたってゲルマニウム窒化合物の濃度勾配ができた。界面近傍では存在ゲルマニウムの約50％が窒素化合物を形成しており、残りがGST結晶に寄与していたが、第二のGST膜の表面近傍では、数パーセントまで減少した。本実施では、実施例１と同じ幅のパルス電流を用いたにもかかわらず、結晶状態から非晶質状態に書き換えるに要するパルス電流は、80μＡまで低減できた。これは先に述べたようにプラグ近傍の電流運密度が他領域より高くなり、且つ実施例１より、より界面近傍のカルコゲナイド膜の抵抗率が高くできたため、より低電流で書き換えが実現できたものである。
【００７９】
相変化温度は、実施例１より１０℃低い程度ですみ、記憶保持動作の10年保障温度を約120℃まで高くすることができた。
【００８０】
本実施例では、半導体集積回路製造プロセスにともなうGST膜の結晶状態、即ち、結晶粒も形成されたゲルマニウム窒化物の濃度分布に対応して、プラグ界面に近いほど粒径が小さくなった。従って、これに対応して界面近傍ほどGST膜の抵抗が高くなっていると考えられる。
【００８１】
尚、本実施例では、第２のGST膜形成にあたってはアルゴンのみのガスを用いてGST膜を形成したが、この膜形成時に添加窒素ガス流混合比を0.05％にすることにより、実施例１より約10℃高めることができた。
【００８２】
＜実施例３＞
実施例２では、プラグ界面近傍のGST膜内ゲルマニウム窒化物濃度を高めるようにGST膜を2段階に分けて形成した。本例は、前記タングステンプラグ表面にタングステン窒化物を形成した例を示すものである。
【００８３】
本実施例ではタングステンプラグ表面を窒素プラズマであらかじめ窒化し、約10ｎｍのタングステン窒化物を形成した。次に、アルゴンガスに混合する窒素ガスの流量混合比を0.1％として100ｎｍ厚のGST膜を形成した。本実施例ではGST膜は単層とした。タングステン窒化物は、非常に不安定であり窒素を容易に離脱する。従って、このような構造を用いて形成された相変化メモリ素子では、半導体集積回路装置製造に必要な熱工程において、タングステン窒化物から離脱した窒素とGST膜のゲルマニウムが主として反応し、自己整合的にプラグ界面近傍にのみゲルマニウム窒化物を形成し、抵抗の高いヒータ層を形成することができた。尚、本実施例ではGST膜形成時の窒素ガス混合流量比を0.1％とした。これは、相変化温度をアルゴンガスのみで形成した場合より、相変化温度を約30℃高める効果があった。
【００８４】
尚、上記の実施例では、いずれもアルゴンガスに窒素ガスを混合したプラズマ雰囲気でGST膜を形成したが、窒素ガスの変わりにアンモニアガスを利用できることは言うまでもない。又、窒素酸化物ガスも用いることができる。この場合は、以下の実施例で述べるアルゴンガスに酸素ガスを混合させた場合得られる効果も重畳して現れた。
【００８５】
＜実施例４＞
本実施例では、上記の実施例と異なりアルゴンガスに混合するガスを酸素とした。酸素の場合も、アルゴンガスに１％の酸素を添加したボンベおよび５０％の酸素を添加したボンベを用意し、これらのボンベがスとアルゴン配管ガスを異なるマスフローメーターで制御することにより、0.05％から10％の範囲の酸素ガス／（アルゴンガス＋酸素ガス）流量比（以後、酸素ガス混合流量比と呼ぶ）を実現した。
【００８６】
図７Ａ及び図７Ｂに、酸素ガス流量混合比と400℃、10分窒素雰囲気で熱処理したGST膜の抵抗率及び相変化温度の関係を示す。図７Ａは、GST膜形成時の添加酸素ガスの流量比とGST膜の相変化温度との関係を示す図である。横軸が添加する酸素ガスの流量比、縦軸が相変化温度である。図７Ｂは、GST膜形成時の添加酸素ガスの流量比と４００℃、１０分の熱処理後のGST膜の抵抗率との関係を示す図である。横軸が添加する酸素ガスの流量比、縦軸が抵抗率である。両図から明らかなように、抵抗率の酸素ガス流量混合比の依存性は、先の実施例で図５Ａ及び図５Ｂとして示した窒素ガス混合のような顕著な依存性を示さなかった。即ち、酸素ガス混合流量比４％弱まではアルゴンガスのみで形成したGST膜の約0.6ｍΩ・ｃｍの2倍程度まで増大するに過ぎなかった。尚、4％以上になると急激に抵抗が増大した。そこで、この依存性を検討するためＸ線回折測定を行った。3％まではアルゴンガスのみで形成した標準GST膜とほとんどかわらず、400℃の熱処理後にGe2Sb2Te5のhcp結晶構造を示し、かつ回折ピークから求めた結晶粒径は90ｎｍないし120ｎｍであり、標準GST膜とほぼ同等であった。しかし、当該流量比が4％になるとGe2Sb2Te5のhcp結晶構造は形成されず、Sb2Te3の結晶のみ成長した。そして、5％になるとSb2Te3結晶も成長せず、テルルの結晶が成長した。この結果は、相変化メモリに適用できる酸素ガス流量混合比条件は4％以下であることを示している。尚、2％から4％弱の範囲では半導体集積回路装置製造熱工程により極微細な析出物が膜表面に成長する場合があった。従って、範囲をより限定する場合は、2％以下が相変化メモリのGST膜形成により望ましいといえる。
【００８７】
一方、相変化温度は酸素混合流量比とともに顕著な高温化を示した。0.2％までは温度上昇が顕著でないが、0.5％になると急に変化を示し始めた。そして、1％になると標準GST膜の相変化温度150℃より50℃高い210℃まで上昇した。3％では260℃程度までに達した。このように、相変化温度は酸素ガス流量混合比に依存するが、抵抗率及び熱処理により形成される結晶構造は4％弱までほとんど変化しないことがわかった。尚、これらの抵抗率測定は4探針抵抗測定器を用いて求めた。添加酸素ガス流量比に対する相変化温度と抵抗率の依存性が異なる現象を検討するため、窒素ガス混合流量比の実験で行ったと同様に、高エネルギー放射光設備を用いたXAFSおよびXPS測定を行った。又、透過電子顕微鏡（TEM）によるGST膜にの結晶粒観察及び電子線エネルギー損失スペクトル分光（EELLS）、TEM-エネルギー分散蛍光Ｘ線(EDX)分光による酸素元素面内分布マッピング測定を行った。EELS, EDXによる評価より、酸素ガス混合流量比0.05％より4％弱までの範囲では、粒内に存在する酸素量より結晶粒界に偏析した酸素量が多いことがわかった。これは、先の窒素混合流量比の検討実験では、窒素は粒界とともに粒内に多数存在していたのと比較すると顕著な違いと言える。又、XAFS測定結果を用いた結晶構造シミュレーション解析結果より、粒内に存在する酸素は、Ge2Sb2Te5結晶構造のTe位置に置換した状態で存在していることが明らかになった。そして、4％弱の酸素ガス流量混合比では、膜に含有させたテルル量の約30％程度まで置換されていると考えられる。尚、先に述べたように、2％より4％弱の範囲の酸素ガス流量混合比の範囲では、膜表面に析出物が観察された。これはGe2Sb2Te5結晶構造のTe位置を酸素置換により占められ、追われたテルルが析出したものである。また粒界にゲルマニウム酸化物が形成されて、膜形成時にGe2Sb2Te5組成であったGST膜はSbおよびTeが余剰になりこれらの元素が析出した。酸素ガス混合流量比が4％になると酸素と結合して酸化物として消費されるゲルマニウムの量は50％に達する。このように大量のゲルマニウムが消費されると、アンチモン及びテルルは、もはやGe2Sb2Te5結晶を形成するよりSb2Te3などのアンチモンテルライド結晶或いはテルル析出結晶を形成したほうがエレルギー的に安定になる。
【００８８】
窒素と異なり酸素は、テルルと同じカルコゲナイド族に属している。このため、混合ガスが酸素の場合はある量以内であれば、Ge2Sb2Te5結晶の構造を乱すことなくテルル位置を酸素が置換することが可能である。これが酸素ガス混合流量比4％弱まで結晶構造及び抵抗率があまり変化しない理由と考えられる。その許容限度がGST結晶全体のテルル位置の30％程度であったと考えられる。
【００８９】
上記検討結果をもとに、酸素混合ガス流量比2％以下で形成したGST膜を用いて相変化メモリを搭載した半導体集積回路装置を作製した。ガス流量比1％で形成したGST膜を用いた相変化メモリの書き換え電流は、実施例１と同じパルス条件で70μＡであった。このように、GST膜の抵抗率がアルゴンガスのみで形成したGST膜とほとんどかわらないにもかかわらず、それを用いた場合より一桁以上低い電流で書き換えられた理由は、素子の断面のTEM観察及びTEMを用いたEDX分析による、元素マッピング解析よりプラグ界面に形成されたゲルマニウム酸化物層の存在によることが明らかになった。この酸化物層の厚さは0.5ｎｍより3ｎｍの範囲であった。そして相変化温度は約210℃であった。
【００９０】
尚、酸素ガス混合ガス流量比が3％程度まで増大すると析出物の生成と関連してビット欠けなどによる歩留まり低下傾向がみられた。
【００９１】
＜実施例５＞
本実施例では、実施例２と同様にGST膜を2回に分けて形成することによりプラグ界面近傍のゲルマニウム酸化物濃度が高くなるようにした。第一のGST膜は酸素ガス混合流量比を3％として5ｎｍ堆積し、その後に95ｎｍの厚さの第二GST膜を該ガス混合流量比0.2％で形成した。このように多層GST膜にすることにより析出物の生成を抑制でき、且つ書き換え電流を実施例４よりやや少ないレベルに制御した相変化メモリ搭載集積回路装置を作製することができた。
【００９２】
＜実施例６＞
本実施例では、図１に示した金属プラグ１８を形成するにあたって、孔内にチタン窒化物バリア１６、タングステン１７そしてタングステンシリサイドを堆積した後、CMP法で孔部以外の平坦部の余分な該金属膜を除去した。このようにすることにより、プラグ表面の材料をタングステンシリサイドとした(タングステンシリサイドの周囲で開口部側壁領域にはチタン窒化物がリング状に存在する)。この上に、実施例５と同様の２層構造のGST膜を形成して相変化メモリ搭載の半導体集積回路装置を作製した。
【００９３】
本実施例では、半導体集積回路装置製造にかかわる300℃以上の熱処理過程でGST膜中のゲルマニウム酸化物の酸素がシリサイドのシリコンにより奪われ、プラグのシリサイド表面にシリコン酸化物が自己整合的に形成された。そして、この極薄シリコン酸化物層がヒータ層として働き、相変化メモリの書き換え電流を実施例５よりさらに低い50μＡまで低減することに成功した。
【００９４】
尚、実施例４より実施例６では、アルゴンガスに混合するガスとして酸素を用いた。このガスは酸化性ガスであればよく、先に述べた窒素酸化物ガス、水分、炭素酸化物ガスなどを用いることによっても同様の効果が得られる。これらの場合、GST膜を構成するゲルマニウムの酸化物形成に消費される量及びGe2Sb2Te5結晶におけるテルル位置の酸素置換率を先に述べた範囲内に制限できるように、当該ガスのアルゴンガス流に混合する割合を制御することが重要であることは言うまでもない。
【００９５】
＜実施例７＞
本実施例では前期の窒素化合物および酸素化合物と同様に、炭素化合物をGST膜内に生成することによる、相変化温度の高温化そして抵抗増大による相変化メモリの書き換え電流の抑制効果について検討した。
【００９６】
一般に、軽元素と金属の化合物の中で、最も熱力学的に安定なのは炭素化合物であり、かつ抵抗が高い。従って、炭素も窒素及び酸素と同様の効果がある。アルゴンガスに混合するガスは、COやCO2などの炭酸ガス、有機物ガスなどを用いることができる。本実施例では取り扱いが容易なCO2ガスを用いた。炭素の場合は先に述べた窒素と同様な傾向を示すが、炭酸ガスを用いているため酸素ガスを混合した場合と類似の様子も示した。但し、炭素化合物は安定なため、アルゴンガスに混合する炭酸ガス流量比は5％程度までアンチモンテルライドの化合物やテルルなどの析出物は生じなかった。尚、CO2の場合、酸素の影響も考えられたため、エタンガスを用いて同様の検討を行った。その結果、この場合もアルゴンガスに対するエタンガス混合流量比が約5％まで窒素ガス混合流量比の約3％までの膜で述べたと同様の相変化温度上昇及び結晶粒径などの結晶化特性を示した。膜の抵抗は窒素ガス混合流量比依存性よりさらに大きかった。
【００９７】
この他、窒素ガス混合及び酸素ガス混合に関する実施例で述べた構造についても、炭素関連ガスを用いて検討を行った。即ち、GST膜2層構造及びプラグ界面金属の炭化などについても同様に検討を行い、ほぼ同様の効果を確認した。
＜実施例８＞
本例は、GST膜を形成した後にイオン打ち込み法により窒素、酸素、炭素などのイオンを膜内の所望位置にドーピングする例を示す。
【００９８】
これまでの実施例では、GST膜形成時に窒素、酸素或いは炭酸ガスをアルゴンガスに混入させ、半導体集積回路装置の製造工程で経る熱プロセスによりこれらの元素とゲルマニウムなどの化合物形成或いはGe2Sb2Te5結晶のテルルを置換する方法とその結果得られる効果について述べた。本実施例では、いったんアルゴンガスのみを用いてGST膜を形成した後に、イオン打ち込み法により窒素、酸素或いは炭素のイオンを該膜内の所望の深さ或いは面内所望の特定位置にドーピングした。
【００９９】
各イオンの打ち込みエネルギーを選定して、プラグ界面或いは界面近傍のGST膜内にドーピングし、半導体集積回路製造のための熱プロセスを経ることにより前記各実施例と同様の効果を得た。ここでは、前記各実施例では得られないイオン打ち込みによるドーピング法の応用例について図８を用いて説明する。図８は本例の半導体装置を製造工程順に示した断面図である。
【０１００】
タングステンプラグ１８を形成する工程までは、図１の工程と同じである（図８の（ａ））。次に、アルゴンガスのみを用いて、室温で100ｎｍ厚の標準的なGST膜２９を形成した（図８の（ｂ））。次にPTEOS膜２９を5ｎｍ厚さ形成した（図８の（ｃ））。続いて、当該PTEOS膜を通して10keVで窒素イオン３０を5×１０14/cm2のドーズ量打ち込んだ。次に、再びPTEOS膜３１を100ｎｍ堆積し、通常のリソグラフィ技術とPTEOSのドライエッチング技術により、ホトレジスト３２をマスクとして所望形状にPTEOSを加工した（図８の（ｄ））。
【０１０１】
次に加工されたPTEOS膜３１をマスクとして、酸素イオン３３をドーズ量２×1016／cm2で打ち込んだ（図８の（ｅ））。
【０１０２】
続いて、通常のアッシング技術などを用いてレジストを除去した後に、イオン打ち込み工程で汚れたPTEOSの極表面をフッ酸／水（＝１／５００）のエッチング液で除去した。この後に、再度PTEOS膜３４を形成した。そしてCMP技術を用いて、PTEOS表面の凹凸部を除去して平坦化した。続いて、当該PTEOS膜の所望域に、リソグラフィ技術とドライエッチング技術を用いて開口部を設け、次に10ｎｍ厚のチタン窒化物バリア３５を形成し、その上にタングステン膜３６を形成した。そして開口部以外にあるこれらの膜を、CMP技術を用いて除去して金属プラグ３７とした（図８の（ｆ））。
【０１０３】
この後、0.5μｍ厚のアルミニウム配線４０、更に層間絶縁物層４１を形成した（図８の（ｇ））。以後の多層配線形成プロセスは半導体集積回路装置の多層配線形成に用いられている一般的なプロセスを適用した。
【０１０４】
本実施例によると、低濃度の窒素イオン３８を打ち込んだ領域は前記の実施例とほとんど同じ相変化メモリ用GST膜と同じ特性を示した。一方、高濃度の酸素イオン３９を打ち込んだ領域は、ほとんど絶縁性を示した。従って、同図に示すように、書き換えや信号伝達のための電流は、その通路が低濃度イオン打ち込み領域に限定される。
【０１０５】
GST膜などのカルコゲナイド膜は、ドライエッチングで微細加工するのが難しい。このため、0.1μｍ以下の微細な相変化メモリ素子を形成するのが難しかった。しかし、本実施例ではカルコゲナイド膜を加工する必要がない。そして、微細加工が容易なPTEOSなどの加工技術を要するだけである。
【０１０６】
本実施例では、前記実施例と異なり、カルコゲナイド膜の下の金属プラグ開口径を0.12μｍまで微細にし、且つプラグ上の低濃度窒素イオン打ち込み域３８の径を0.7μｍとした。そして、当該域３８上に設ける金属プラグ電極３７径を0.12μｍとした。この状態の部分的に拡大した断面図を図９に示した。尚、図９も電気的な主要構成部材のみが示される。第１の配線１１上に第２のプラグ１８、この第２のプラグ１８上にカルコゲナイド膜（３８、３９）が搭載される。更に、このカルコゲナイド膜上に第３のプラグ３７、この第３のプラグ上に第２層配線４０が形成されている。第１及び第２の各プラグは、タングステン膜１７、３５、及びこのタングステンの側部及び下面を覆ってチタン窒化物バリア膜が設けられている。又、カルコゲナイド膜は、低濃度のイオン打ち込み領域３８及びこれより高濃度のイオン打ち込み領域３９の二つの領域で構成される。この構造でのカルコゲナイド膜内での電流は符号２２で示される。これまでのような電流の広がりは見られない。
【０１０７】
前記実施例では、微細カルコゲナイドパターン形成のためのドライエッチング技術開発が必要であった。しかし、本実施例では、このように、特別な技術を開発することなく、0.1μｍ技術以後の世代の半導体集積回路装置に搭載可能な相変化メモリを実現できた。本実施例では、相変化が生じる領域はプラグ上に限られているため、メモリのビット間距離を前記各実施例より近づけることができ、半導体集積回路の高密度化が図ることが出来る。
【０１０８】
又、図１０に示したように相変化素子配線を形成することができる。尚、図１０も電気的な主要構成部材のみが示される。第１の配線１１上に第２のプラグ１８、この第２のプラグ１８上にカルコゲナイド膜（３８、３９）が搭載される。更に、このカルコゲナイド膜上に第３のプラグ３７、この第３のプラグ上に第２層配線４０が形成されている。第１及び第２の各プラグは、タングステン膜１７、３５、及びこのタングステンの側部及び下面を覆ってチタン窒化物バリア膜が設けられている。又、カルコゲナイド膜は、低濃度のイオン打ち込み領域３８及びこれより高濃度のイオン打ち込み領域３９の二つの領域で構成される。そして、この例では、図９の例と異なり、電流の通路となる低濃度のイオン打ち込み領域３８が、基板面に沿って横方向に長く延びている。こうして、カルコゲナイド膜を配線としても用いることが出来る。この構造でのカルコゲナイド膜内での電流は符号２２で示される。符号４２の部分が、相変化メモリ配線における高電流密度領域（いわゆる、情報書き換え領域）である。
【０１０９】
このような相変化記憶配線を用いることにより、チップ内に形成された複数の半導体集積回路間を自由に結線或いは離脱させることが出来る。且つ、数１０ナノ秒の高速でこれらを行うことができる。従って、ユーザが自分の目的にあった半導体回路装置複合システムを実現できる。
【０１１０】
尚、本実施例をDRAMのヒューズとして応用し、従来のヒューズでは溶断するため大面積と開口部を要していたが、本実施例では0.1μｍ程度の領域を要するだけであり、開口部などの一切の余分なものを設ける必要がなかった。又、ヒューズでは、いったん切断すると回復できなかったが、本実施例では何度でも前の状態に復元できるなどの長所がある。
【０１１１】
以上の実施例では、カルコゲナイド膜として、ゲルマニウム、アンチモンそしてテルルからなる化合物を用いた。半導体集積回路装置の相変化メモリに適用できる材料には種々あるが、ＤＶＤに用いられている材料の中から選ぶのがわけても好ましい。それらの中でもGSTに亜鉛、銀、インジウム、ニッケル或いは硫黄、セレンを添加する場合があるが、特に、亜鉛は実用性が高いと考えられる。この場合も、上記のゲルマニウムと同様に酸素、窒素そして炭素との化合物の形成が、相変化温度及び膜の抵抗率を高める効果がある。
【０１１２】
そして、XAFSを用いた構造解析によると亜鉛は、GST結晶構造において、ゲルマニウム或いはアンチモン位置を占める可能性が高く、それが相変化温度及び膜の抵抗を高める効果を有する。従って、亜鉛を添加した場合は、前記各実施例よりゲルマニウムの窒化物、酸化物或いは炭化物を形成する量を少なくしてもよい。又、亜鉛もゲルマニウムと同様に窒化物、酸化物或いは炭化物を形成しやすいため、含有させた亜鉛の一部を該化合物とすることによっても相変化温度及び膜の抵抗率を高めることができる。
【０１１３】
尚、上記実施例において、プラグ界面近傍に酸化物および炭化物を形成せしめるにさいし、プラグ電極界面近傍のGST膜内のゲルマニウム及びアンチモン濃度が、他の領域より自己整合的に高くなり、これに対応してテルル濃度を低くできる。この生成した濃度分布はプラグ近傍での膜抵抗を高め、且つ相変化温度を高める効果がある。
【０１１４】
又、上記実施例ではカルコゲナイド層と下地層は平坦であったが、図１１及び図１２に示すように、カルコゲナイド膜１９の一部がプラグ開口部に侵入（図１１を参酌）させる形態、或いは開口部内でプラグ電極１８に接触する近傍のカルコゲナイド膜内或いは界面に前記の酸化物、窒化物或いは炭化物２３を形成する形態（図１２を参酌）によっても、本願の目的を達成できた。特に当該構造では、平坦カルコゲナイド膜を用いた前記実施例より、通電時の電流広がりが抑制できるため、プラグ近傍の電流密度をより高くする効果がある。従って、前記の各実施例より書き換え電流を約5％程度低減できた。尚、図１１、１２の各部は、これまでの符号と同様である。
【０１１５】
以上の実施例では、界面或いは界面近傍に形成される酸化物、窒化物或いは炭化物は、連続とした。しかし、図１３に示すように、当該化合物を不連続な島状或いは当該化合物層に多数の孔が開いた状態にすることにより、プラグ表面で該化合物を介さないでカルコゲナイドが直接接触する箇所を設けることができる。このような状態で極微小の直接接触部を優先的に電流が流れるため、より微小電流で相変化メモリ素子の書き換えを行うことができた。前記の各実施例において本構造を適用した場合、5％より10％の範囲での書き換え電流低減できることを確認した。尚、このような不連続化合物は、下地のプラグ電極表面に凹凸（緩やかでよい）を設けた後に、前記の実施例を適用することにより得ることができた。或いは1ｎｍより10ｎｍの厚さの化合物を別途スパッタ法で形成した後に、カルコゲナイド膜を形成することにより実現することもできた。この場合、当該化合物を形成した後に、300℃より700℃の範囲の温度で熱処理しておくことにより、島状化を促進することができた。
【０１１６】
なお、上記各実施例では窒素、酸素あるいは炭素を単独で添加することを主として述べたが、これらの元素のうち２種あるいは全元素を同時に添加することによっても本発明の効果が得られることは言うまでもない。これらの場合、前記の当該元素を単独で含有させるに可能な範囲まで各元素を同時に含有させると、先に述べたボイドや膨れあるいはテルルやテルル化合物の析出が顕著になる。少なくともこれらの添加元素により半導体装置の製造のための熱工程で消費されるゲルマニウム、アンチモンあるいは亜鉛の量が、熱処理前に存在した該元素の５０％未満に制限できる範囲とすることが重要であるのは述べるまでもない。
【図面の簡単な説明】
【０１１７】
【図１】図１は、本発明に係るプラグ電極上に形成されたカルコゲナイド膜からなる相変化メモリ素子の要部断面図である。
【図２】図２は、本発明の実施の形態である相変化メモリ素子において、カルコゲナイド膜内で下地層界面近傍にカルコゲナイド構成元素からなる酸化物、窒化物あるいは炭化物からなる化合物の偏析させた状態を示すメモリセルの要部断面図である。
【図３】図３は、本発明の実施の形態である相変化メモリ素子において、カルコゲナイド膜内でプラグ電極界面或いはその近傍にカルコゲナイド構成元素からなる酸化物、窒化物或いは炭化物からなる化合物を形成させたメモリセルの要部断面図である。
【図４】図４は、本発明の各実施形態である相変化メモリ素子とトランジスターとで構成した代表的なメモリセル構成の概略断面図である。
【図５Ａ】図５Ａは、本発明のGST膜形成時のスパッタアルゴンガスに添加した窒素ガス流量混合比と得られた膜の相変化温度との関係例を示す図である。
【図５Ｂ】図５Ｂは、本発明のGST膜形成時のスパッタアルゴンガスに添加した窒素ガス流量混合比と、得られた膜を更に400℃で熱処理したときの抵抗率との関係例を示す図である。
【図６】図６は、実施例２の相変化メモリ素子要部断面図である。
【図７Ａ】図７は、本発明のGST膜形成時のスパッタアルゴンガスに添加した酸素ガス流量混合比と得られた膜の相変化温度との関係例を示す図である。
【図７Ｂ】図７は、本発明のGST膜形成時のスパッタアルゴンガスに添加した酸素ガス流量混合比と、得られた膜を更に400℃で熱処理したときの抵抗率との関係例を示す図である。
【図８】図８は、本発明の相変化メモリ素子を、その製造工程順に示す素子の断面図である。
【図９】図９は、実施例８に示す相変化メモリ素子要部断面図である。
【図１０】図１０は、実施例８において例示する、GST膜を配線に応用した記憶性能を有する配線を説明する断面図である。
【図１１】図１１は、カルコゲナイド膜の一部をプラグ電極開口部に埋め込み、且つ下地近傍のカルコゲナイド膜内にその構成元素からなる酸化物、窒化物あるいは炭化物を偏析或いは該化合物を高濃度化せしめた本発明の相変化メモリ素子例の要部断面図である。
【図１２】図１２は、カルコゲナイド膜の一部をプラグ電極開口部に埋め込み、且つプラグ電極界面にカルコゲナイド構成元素からなる酸化物、窒化物あるいは炭化物を偏析或いは該化合物を高濃度化せしめた本発明の相変化メモリ素子例の要部断面図である。
【図１３】図１３は、界面近傍あるいはプラグ電極界面に形成させたカルコゲナイド構成元素からなる酸化物、窒化物或いは炭化物を連続層とすることなく、不連続な島状あるいは多数の孔の開いた層とした相変化メモリ素子例の要部断面図である。
【図１４】図１４は、は、本発明のメモリ素子の製造に用いるスパッタ装置を示す概略説明図である。
【符号の説明】
【０１１８】
１…シリコン単結晶基板（ウエハ）、２…素子分領域、３…基板主面に形成したＭＯＳトランジスタ、４…基板主面に形成したトランジスタのソース、５…基板主面に形成したトランジスタのドレイン、６…基板主面に形成したトランジスタのゲート絶縁膜、７…基板主面に形成したトランジスタのゲート電極、８…基板主面に形成したトランジスタのゲート電極側壁窒化膜、９…基板主面に形成したトランジスタのソース,ドレイン,ゲート電極表面に自己整合的に形成したコバルト珪化物、１０…基板主面上トランジスタの上に設けた第１のシリコン酸化物層間絶縁膜、１１…第一の配線層、１２…シリコン窒化膜、１３…チタン窒化物バリア、１４…タングステン膜、１５…上記チタン窒化物とタングステン膜の積層からなる第一の金属プラグ、１６…第１の金属配線上に設けた第二の開口部内に形成したチタン窒化物バリア膜、１７…第１の金属配線上に設けた第二の開口部内に形成したタングステン膜、１８…第二の金属プラグ、１９…カルコゲナイド膜、２０…相変化メモリ素子の上部電極、２１…相変化メモリ素子、２２…電流、２３…ゲルマニウム、亜鉛、またはアンチモンの酸化物、窒化物あるいは炭化物、２４…第二の層間絶縁膜、２５…シリコン窒素化膜、２６…相変化素子パターン加工用PTEOS膜、２７…実施例２における高濃度添加ガス混合流量比で形成したカルコゲナイド膜、２８…実施例２における低濃度添加ガス混合流量比で形成したカルコゲナイド膜、２９…イオン打ち込み時の汚染防止用極薄PTEOS膜、３０…低濃度打ち込みのための窒素、酸素あるいは炭素のイオン、３１…イオン打ち込みマスク用PTEOS膜、３２…ホトレジスト、３３…高濃度打ち込みのための窒素、酸素あるいは炭素のイオン、３４…相変化メモリ上の層間絶縁膜３５…相変化メモリ上に設けた第三の開口部内に形成したチタン窒化物バリア膜、３６…相変化メモリ上に設けた第三の開口部内に形成したタングステン膜、３７…第三の金属プラグ、３８…カルコゲナイド膜内の低濃度イオン打ち込み領域、３９…カルコゲナイド膜内の高濃度イオン打ち込み領域、４０…第二層配線、４１…層間絶縁膜、４２…実施例８における相変化メモリ配線における高電流密度領域（情報書き換え領域）。
【図１】
2006156886.tif 000003
【図２】
2006156886.tif 000004
【図３】
2006156886.tif 000005
【図４】
2006156886.tif 000006
【図５Ａ】
2006156886.tif 000007
【図５Ｂ】
2006156886.tif 000008
【図６】
2006156886.tif 000009
【図７Ａ】
2006156886.tif 000010
【図７Ｂ】
2006156886.tif 000011
【図８】
2006156886.tif 000012
【図９】
2006156886.tif 000013
【図１０】
2006156886.tif 000014
【図１１】
2006156886.tif 000015
【図１２】
2006156886.tif 000016
【図１３】
2006156886.tif 000017
【図１４】
2006156886.tif 000018