(57)【要約】【課題】電子部品を基材上に搭載した電子部品搭載装置とその製造方法において、制約なく多様な電子部品を搭載可能で、配線パターン形成に際して基板や電子部品の汚染が発生することがなく、洗浄などの手間がかからず、工程が短く低コストとなる。【解決手段】電子部品３０をベース基材１０の表面に接着層１２を介して搭載する電子部品搭載工程と、ベース基材１０の裏面に搭載した電子部品３０の端子が露出するように裏面側よりベース基材１０に孔加工を施す孔加工工程と、金属ナノペーストを使用して、孔加工した孔内に、露出した電子部品３０の端子と電気接続する導電路２１を形成すると共に、ベース基材１０の裏面に孔内の導電路２１と電気接続した回線パターン２２を形成する回路パターン形成工程と、を備えた。【選択図】図１
2006156438.tif 000002
【特許請求の範囲】
【請求項１】
電子部品を基材上に搭載した電子部品搭載装置の製造方法において、
電子部品を基材の表面に接着層を介して接着して搭載する電子部品搭載工程と、
前記基材の裏面に前記搭載した電子部品の端子が露出するように裏面側より基材に孔加工を施す孔加工工程と、
金属ナノペーストを使用して、前記孔加工した孔内に、前記露出した電子部品の端子と電気接続する導電路を形成すると共に、基材裏面に前記孔内導電路と電気接続した回線パターンを形成する回路パターン形成工程と、を備えたことを特徴とする電子部品搭載装置の製造方法。
【請求項２】
前記電子部品搭載工程において、複数の電子部品の端子部は、端子接着面高さが略均一となるように、接着層を有するシート材を介して基材に接着されることを特徴とする請求項１記載の電子部品搭載装置の製造方法。
【請求項３】
前記回路パターン形成工程において使用される金属ナノペーストは、導電性材料に３００℃以下の熱処理またはプラズマ照射をして電気導通性が比抵抗１×１０Ｅ−３Ω・ｃｍ以下となるものであることを特徴とする請求項１又は請求項２に記載の電子部品搭載装置の製造方法。
【請求項４】
前記電子部品搭載工程と孔加工工程との間に、搭載された電子部品を絶縁樹脂で埋設しプレート状にする工程をさらに備えたことを特徴とする請求項１乃至請求項３のいずれかに記載の電子部品搭載装置の製造方法。
【請求項５】
前記形成した回路パターン上に、さらに絶縁層を形成する工程と、
前記形成された絶縁層に孔加工する工程と、
前記加工された孔内に導電路を形成すると共に前記絶縁層上に前記導電路に電気接続した回路パターンを形成する多層回路形成工程とを、備えたことを特徴とする請求項１乃至請求項４のいずれかに記載の電子部品搭載装置の製造方法。
【請求項６】
外部入力端子を持つ各種電子部品と、この電子部品の端子が接続される回路パターンが形成された絶縁性の基材とを備え、この基材上に前記電子部品を搭載した電子部品搭載装置において、
前記回路パターンが前記基材の電子部品搭載側とは反対面に形成されており、
前記基材の電子部品端子位置に施された孔の孔内導電路と、前記回路パターンとが、導電性材料に３００℃以下の熱処理またはプラズマ照射をして電気導通性が比抵抗１×１０Ｅ−３Ω・ｃｍ以下となる金属ナノペーストを用いて形成されていることを特徴とする電子部品搭載装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微細化、多層化の容易な電子部品搭載装置の製造方法及び電子部品搭載装置に関する。
【背景技術】
【０００２】
従来から、この種の、電子部品（半導体素子）を３次元的に配置構成し、電子部品相互間の電気接続を容易に可能とする電子部品搭載装置として、パッケージ内に半導体素子を樹脂で埋設して実装し、パッケージの両面に外部接続端子を設け、または外部接続端子が接続されるべき配線パターンの端子形成部分を露出させ、多層的に積み重ねることができるようにすることが知られている（例えば、特許文献１参照）。
【０００３】
このような電子部品搭載装置の製造方法について、図５を参照して説明する。先ず、図５（ａ）に示すように、ベース基板１上に半導体チップ２を実装し、その後、同図（ｂ）に示すように、半導体チップ２を絶縁層３で埋設し、絶縁層３の表面に銅箔４を形成する。次いで、同図（ｃ）に示すように、同チップ２の端子部を狙ってレーザー加工でビアホール（ＶＨ）５を形成し、その後、同図（ｄ）に示すように、ビアホール５と銅箔４上にメッキ等により導体層６を形成し、その後、同図（ｅ）に示すように、銅箔４に対してエッチングして配線パターン７を形成する。半導体チップ２は、その電極端子が、ビアホール５を形成してなる面側の配線パターン７の端子形成部分に導体層６を介して電気接続される。
【０００４】
また、微細化した多層配線板の形成方法として、金属ナノペーストを用いることが知られている（例えば、特許文献２参照）。この文献には電子部品を基材上に接着層を介して搭載することは示されていない。
【０００５】
ところで、上述のような電子部品搭載装置及びその製造方法においては、
（１）半導体チップ２の厚みを（端子高さ）をなるべく合わせるために半導体チップ厚みを研磨や研削で処理する必要がある。
（２）さらに高さが変る表面実装用デバイス、例えばチップ抵抗やＱＦＰの埋設に関しては不向きであり、搭載可能な電子部品に制約がある。
（３）ビアホール５へメッキ等により導体層６を形成し、さらにフォトリソ法等によりエッチングして配線パターン７を得ている。このように、配線パターン形成に、メッキやエッチングといった湿式法を用いるため、基板やチップの汚染が発生し、その洗浄なども含め工程が長くなるといった課題がある。
【特許文献１】特開２００１−２１７３３７号公報
【特許文献２】特開２００２−２９９８３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記問題を解消するものであり、搭載可能な電子部品に制約がなく、多様な電子部品を搭載可能で、配線パターン形成に際して基板や電子部品の汚染が発生することがなく、洗浄などの手間がかからず、工程が短く低コストな電子部品搭載装置の製造方法及び電子部品搭載装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述目的を達成するため、本発明は、電子部品を基材上に搭載した電子部品搭載装置の製造方法において、電子部品を基材の表面に接着層を介して接着して搭載する電子部品搭載工程と、前記基材の裏面に前記搭載した電子部品の端子が露出するように裏面側より基材に孔加工を施す孔加工工程と、金属ナノペーストを使用して、前記孔加工した孔内に、前記露出した電子部品の端子と電気接続する導電路を形成すると共に、基材裏面に前記孔内導電路と電気接続した回線パターンを形成する回路パターン形成工程と、を備えたものである。
【０００８】
前記電子部品搭載工程において、複数の電子部品の端子部は、端子接着面高さが略均一となるように、接着層を有するシート材を介して基材に接着されるものとすればよい。
【０００９】
前記回路パターン形成工程において使用される金属ナノペーストは、導電性材料に３００℃以下の熱処理またはプラズマ照射をして電気導通性が比抵抗１×１０Ｅ−３Ω・ｃｍ以下となるものとすればよい。
【００１０】
前記電子部品搭載工程と孔加工工程との間に、搭載された電子部品を絶縁樹脂で埋設しプレート状にする工程をさらに備えたものとしてもよい。
【００１１】
前記形成した回路パターン上に、さらに絶縁層を形成する工程と、前記形成された絶縁層に孔加工する工程と、前記加工された孔内に導電路を形成すると共に前記絶縁層上に前記導電路に電気接続した回路パターンを形成する多層回路形成工程とを、備えたものとすることができる。
【００１２】
また、本発明は、外部入力端子を持つ各種電子部品と、この電子部品の端子が接続される回路パターンが形成された絶縁性の基材とを備え、この基材上に前記電子部品を搭載した電子部品搭載装置において、前記回路パターンが前記基材の電子部品搭載側とは反対面に形成されており、前記基材の電子部品端子位置に施された孔の孔内導電路と、前記回路パターンとが、導電性材料に３００℃以下の熱処理またはプラズマ照射をして電気導通性が比抵抗１×１０Ｅ−３Ω・ｃｍ以下となる金属ナノペーストを用いて形成されている電子部品搭載装置である。
【発明の効果】
【００１３】
本発明の電子部品搭載装置及びその製造方法によれば、プリント配線板を必要とせず、多品種な異形状の電子部品の実装が一度に同様な方法で実現でき、従来のフォトリソで使用するレジストや銅箔のエッチングが不要となり、廃棄物の削減が図れると共に、半田を使わないなど環境負荷が低い製造方法を提供することができる。また、工程が短く生産性に優れる。また、電子部品実装にインターコネクション技術を使うことが必要なくインフラが少なくて済み、安価に電子部品搭載装置を提供可能となり、ひいては、オンデマンドで電子部品搭載装置を製造することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態に係る電子部品搭載装置の製造方法及び電子部品搭載装置を図面を参照して説明する。図１（ａ）〜（ｅ）及び図２（ｆ）〜（ｈ）は、本実施形態の電子部品搭載装置を製造する方法についての製造工程を示す。
【００１５】
まず、第１の工程（図１（ａ））では、絶縁材１１（絶縁層）として、５０μｍ厚みのポリイミドフィルム（ニカフレックスＣＩＳＶ）を用意して、その片面に熱硬化型絶縁性接着材であるエポキシ樹脂（ペルノックスＸＭ−２１００／ＸＹ−２１１０）を塗布して接着層１２を形成したベース基材１０（基材）を準備する。接着材にはＵＶ硬化型樹脂や最初から粘着性のある片面熱可塑型粘着フィルムなどを用いてもよい。
【００１６】
第２の工程（図１（ｂ））では、この接着層１２の上に所要の電子部品３０（本例ではチップ部品３１とＱＦＰ３２）を適宜配置し、実装した後、エポキシ接着材の推奨硬化条件８０℃、８０分で硬化させ電子部品３０を接着固定させた実装基板４０を得る（電子部品搭載工程）。
【００１７】
第３の工程（図１（ｃ））では、実装基板４０の部品搭載側にその実装基板４０の外形の形状に樹脂流れ防止枠５１を設けて熱硬化型絶縁性封止材であるエポキシ樹脂（ペルノックスＸＭ−２１００／ＸＹ−２１１０）を流し込み、その後、エポキシ樹脂の推奨硬化条件８０℃、８０分で硬化させ絶縁性の補強層１３を形成し、ハンドリングしやすい実装基板４１を得る。樹脂流れ防止枠５１は後で取り外しても、そのまま付けた状態で用いてもよい。補強層１３のエポキシ樹脂はＵＶ硬化型の樹脂などを用いることもできる。
【００１８】
第４の工程（図１（ｄ））では、実装基板４１のベース基材１０側の面に電子部品３０の接続が必要な端子に達するようにＣＯ２レーザーやエキシマレーザーなどで穴あけ処理により端子結線用ビアホール２１ａを形成する。すなわち、ベース基材１０の裏面に搭載電子部品の端子が露出するように裏面側より同基材１０に孔加工を施す（孔加工工程）。
【００１９】
第５の工程（図１（ｅ））では、端子結線用ビアホール２１ａ内に端子と電気接続する導電路２１と、ビアホール２１ａ間やベース基材１０上（基材裏面）の配線となる回路パターン２２を、金属ナノペースト（ハリマ化成ナノ銀ペーストＮＰＳ）をスクリーン印刷法で印刷し、その後、金属ナノペーストを処理する推奨条件である熱処理２５０℃、６０分を与え、金属ナノペーストから安定分散材を除去し、金属ナノ粒子を露出させ、電気的導通性の比抵抗１×１０Ｅ−３Ω・ｃｍ以下を得てパターン化する（回路パターン形成工程）。これにより、電子部品搭載用装置４２を形成することができる。
【００２０】
続いて、多層回路化の実施形態を説明する。
上記電子部品搭載用装置４２において配線パターンが多層化を必要とする場合、第６の工程（図２（ｆ））では、回路パターン２２面の表層の最低限必要な場所に絶縁性樹脂であるエポキシ樹脂をスクリーン印刷で形成し、熱処理１７０℃、３０分間、硬化させることで、絶縁層１４を得る。
【００２１】
第７の工程（図２（ｇ））では、絶縁層１４面に回路パターン２２の層に達するように、ＣＯ２レーザーやエキシマレーザーなどで穴あけ処理によりビアホール２３を形成する。
【００２２】
第８の工程（図２（ｈ））では、この回路パターン２２の層への結線や、ビアホール間やその他回路２４を第５の工程と同様に形成し、多層型電子部品搭載用装置４３を形成する。回路パターン形成においては、導電性材料をインクジェット、またはディスペンス、またはスクリーン印刷、または転写などで塗布して回路を描けばよい。
【００２３】
図３（ａ）（ｂ）は、上記図１（ｅ）に相当する電子部品搭載用装置４２の具体例を示す。また、図４（ａ）（ｂ）は、上記図２（ｈ）に相当する多層回路化した多層型電子部品搭載用装置４３の具体例を示す。なお、本発明は、上記実施例の構成に限られることなく、発明の趣旨を変更しない範囲で種々の変形が可能である。
【図面の簡単な説明】
【００２４】
【図１】（ａ）〜（ｅ）は、本発明の一実施形態に係る電子部品搭載装置を製造する方法についての製造工程図。
【図２】（ｆ）〜（ｈ）は、多層回路化する場合の電子部品搭載装置を製造する方法についての製造工程図。
【図３】（ａ）（ｂ）は上記電子部品搭載用装置の具体例を示す図。
【図４】（ａ）（ｂ）は多層回路化した場合の電子部品搭載用装置の具体例を示す図。
【図５】従来の電子部品搭載装置の製造方法を示す工程図。
【符号の説明】
【００２５】
１０  ベース基材（基材）
１１  絶縁材
１２  接着層（接着材）
１４  絶縁層
２１ａ  端子結線用ビアホール
２１  導電路
２２  回路パターン
２３  ビアホール
３０  電子部品（チップ部品３１とＱＦＰ３２）
４０，４１  実装基板
４２  電子部品搭載用装置
４３  多層型電子部品搭載用装置
【図１】
2006156438.tif 000003
【図２】
2006156438.tif 000004
【図３】
2006156438.tif 000005
【図４】
2006156438.tif 000006
【図５】
2006156438.tif 000007