(57)【要約】【課題】  基板表面の付着物を十分に除去することができる半導体装置の製造方法を提供する。【解決手段】  Ｓｉ基板１の上に、Ｓｉ酸化膜２及びＳｉ窒化膜３を順次形成する。次に、Ｓｉ窒化膜３上に、素子分離領域を形成する部分を露出するレジストマスク４を形成する。次いで、Ｓｉ窒化膜３及びＳｉ酸化膜２をエッチングする。このエッチングは、例えば磁場印加型平行平板ドライエッチング装置を用いて行う。この結果、ｉ基板１上にデポ膜５が生成する。デポ膜５は、例えばフロロカーボンを主成分とする膜である。その後、磁場印加型平行平板ドライエッチング装置のチャンバ内の圧力を３．３ｋＰａ程度とし、磁場の強度を２ｍＴ程度とし、ＲＦパワーを２００Ｗ程度とする。また、チャンバ内に、ＳＦ6ガスを１０ｓｃｃｍ程度の流速で供給する。処理時間は、例えば１０秒間程度とする。この処理の結果、副生成物が発生することなく、デポ膜５が完全に除去される。【選択図】  図１Ｂ
2006156666.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に膜を形成する工程と、
前記膜をパターニングすることにより、前記半導体基板の一部を露出する工程と、
前記半導体基板に対し、炭素を含有しないフッ素化合物ガスをプロセスガスとしてプラズマ雰囲気中で洗浄を行う工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記プロセスガスとして、更にＯ2ガスを含むものを用いることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記フッ素化合物ガスとして、ＳＦ6ガス及びＮＦ3ガスからなる群から選択された少なくとも１種のガスを用いることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記膜を形成する工程と前記膜をパターニングする工程との間に、前記膜上にレジストマスクを形成する工程を有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記膜として、Ｓｉ酸化膜及びＳｉ窒化膜を順次形成することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板の清浄度の向上を図った半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、絶縁分離の方法の一つとして、シャロートレンチアイソレーション（ＳＴＩ：Shallow Trench Isolation）がある。ＳＴＩでは、Ｓｉ基板上にマスクを形成した後に、Ｓｉ基板をエッチングすることが必要とされる。また、マスクを形成する際に、Ｓｉ基板上にデポ膜が生成するため、これを除去することも必要である。この除去の際には、ＣＦ4がクリーニングガスとして用いられることが多い。ＣＦ4はＣＦ3のラジカルとＦのラジカルとに解離し、主にＦのラジカルがクリーニング種として作用する。
【０００３】
しかしながら、このような従来の方法では、十分にＳｉ基板の表面を洗浄することができず、デポ膜が残存することがある。デポ膜が残存すると、ＳＴＩのために形成するトレンチの底部が平坦にならず、所望の特性を得にくくなる。
【０００４】
【特許文献１】特開２００２−６４０８９号公報
【特許文献２】特開平１０−２３３３８７号公報
【特許文献３】特開２００４−８７７３８号公報
【特許文献４】特開２００２−３６７９６０号公報
【特許文献５】特公平６−３８４０６号公報
【特許文献６】特開２００４−７１９９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、基板表面の付着物を十分に除去することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本願発明者は、従来の方法によっても十分にＳｉ基板の表面を洗浄することができない原因を探求した結果、従来の方法では、ＣＦ3のラジカルがＳｉ基板の表面に吸着してポリマー層が生成していることを見出した。そして、この知見に基づいて、前記課題を解決すべく鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
【０００７】
本発明に係る半導体装置の製造方法では、半導体基板上に膜を形成した後、前記膜をパターニングすることにより、前記半導体基板の一部を露出する。そして、前記半導体基板に対し、炭素を含有しないフッ素化合物ガスをプロセスガスとしてプラズマ雰囲気中で洗浄を行う。
【発明の効果】
【０００８】
本発明によれば、副生成物の発生を抑えながら半導体基板の洗浄を行うことができる。このため、基板表面の付着物を十分に除去することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。図１Ａ乃至図１Ｈは、本発明の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００１０】
本実施形態では、先ず、図１Ａに示すように、Ｓｉ基板１の上に、Ｓｉ酸化膜２及びＳｉ窒化膜３を順次形成する。Ｓｉ酸化膜２及びＳｉ窒化膜３の厚さは、例えば、夫々１２ｎｍ、１２０ｎｍとする。次に、Ｓｉ窒化膜３上に、素子分離領域を形成する部分を露出するレジストマスク４を形成する。
【００１１】
次いで、図１Ｂに示すように、Ｓｉ窒化膜３及びＳｉ酸化膜２をエッチングする。このエッチングは、例えば図２に示すような磁場印加型平行平板ドライエッチング装置を用いて行う。磁場印加型平行平板ドライエッチング装置では、チャンバ１０１内に電極１０２及び１０３が互いに対向して配置されている。電極１０２上にＳｉ基板１等のウェハが載置される。また、電極１０２及び１０３には電源１０４が接続されている。更に、チャンバ１０１の外部には磁石１０５が備えられている。このような装置では、電極１０２及び１０３の間にプラズマを発生させることができる。
【００１２】
Ｓｉ窒化膜３及びＳｉ酸化膜２をエッチングする際には、例えば、チャンバ１０１内の圧力を４ｋＰａ（３０ｍＴｏｒｒ）程度とし、磁場の強度を１ｍＴ（１０Ｇ）程度とし、ＲＦパワーを４００Ｗ程度とする。また、チャンバ１０１内には、ＣＨＦ3ガス及びＯ2ガスを、夫々７０ｓｃｃｍ程度、６ｓｃｃｍ程度の流速で供給する。エッチング時間は、例えば６０秒間程度とする。この結果、図１Ｂに示すように、Ｓｉ基板１上にデポ膜５が生成する。デポ膜５は、例えばフロロカーボンを主成分とする膜である。
【００１３】
その後、磁場印加型平行平板ドライエッチング装置のチャンバ１０１内の圧力を３．３ｋＰａ（２５ｍＴｏｒｒ）程度とし、磁場の強度を２ｍＴ（２０Ｇ）程度とし、ＲＦパワーを２００Ｗ程度とする。また、チャンバ１０１内に、ＳＦ6ガスを１０ｓｃｃｍ程度の流速で供給する。処理時間は、例えば１０秒間程度とする。この処理の結果、図１Ｃに示すように、副生成物が発生することなく、デポ膜５が完全に除去される。
【００１４】
従来の方法では、ＣＦ4ガスを用いて洗浄を行うとしているが、上述のように、これでは新たな堆積物が生じるため、十分な洗浄を行うことができない。これに対し、本実施形態では、炭素を含有するＣＦ4ガスを用いずに、炭素を含有しないＳＦ6ガスを用いているため、新たな堆積物が生じることはなく、十分な洗浄を行うことができる。
【００１５】
続いて、図１Ｄに示すように、レジストマスク４をマスクとしてＳｉ基板１をエッチングすることにより、トレンチ６を形成する。トレンチ６を形成する際には、例えば、チャンバ１０１内の圧力を１１．３ｋＰａ（８５ｍＴｏｒｒ）程度とし、磁場の強度を２ｍＴ（２０Ｇ）程度とし、ＲＦパワーを４００Ｗ程度とする。また、チャンバ１０１内には、ＨＢｒガス、Ｃｌ2ガス及びＣＦ4ガスを、夫々９０ｓｃｃｍ程度、１０ｓｃｃｍ程度、４０ｓｃｃｍ程度の流速で供給する。エッチング時間は、例えば１５５秒間程度とする。
【００１６】
次に、図１Ｅに示すように、レジストマスク４、Ｓｉ窒化膜３及びＳｉ酸化膜２を除去する。なお、トレンチ６を形成する前にレジストマスク４を除去してもよい。この場合、例えば、Ｓｉ窒化膜３をハードマスクとしてＳｉ基板１をエッチングすることにより、トレンチ６を形成することができる。
【００１７】
次いで、図１Ｆに示すように、トレンチ６内に素子分離絶縁膜７を埋め込む。
【００１８】
その後、図１Ｇに示すように、素子分離絶縁膜７により区画された素子活性領域内にゲート絶縁膜８、ゲート電極９及び不純物拡散層１０を形成する。即ち、ＭＯＳトランジスタを形成する。
【００１９】
続いて、図１Ｆに示すように、全面に層間絶縁膜１１を形成し、これにコンタクトホールを形成した後、コンタクトプラグ１２をその中に埋め込む。更に、層間絶縁膜１１上に、コンタクトプラグ１２に接続される配線１３を形成する。そして、上層の配線等を形成して、半導体装置を完成させる。
【００２０】
このような第１の実施形態によれば、デポ膜５を除去する際に２次的な反応が生じないため、Ｓｉ基板１の表面を十分に洗浄することができる。即ち、ポリマー層の再生成を回避しながら、デポ膜５を除去することができる。従って、その後に形成するトレンチ６の底部の平坦度も十分なものとなる。
【００２１】
図３Ａに、上述の実施形態に沿って実際に形成したトレンチのＳＥＭ写真（走査型電子顕微鏡写真）を示す。また、比較のために、図３Ｂに、従来の方法で形成したトレンチのＳＥＭ写真を示す。図３Ｂに示すトレンチの形成に当たっては、デポ膜を除去するために、チャンバ１０１内に、ＣＦ4ガスを１０ｓｃｃｍ程度の流速で供給した。他の条件は、図３Ａに示すトレンチを形成する際の条件と一致させた。
【００２２】
図３Ａと図３Ｂとを比較すると明確なように、従来の方法では、トレンチの底部に多数の針状残渣が存在した（図３Ｂ）。これは、トレンチを形成する前にＳｉ基板の表面が十分に洗浄されておらず、この部分のエッチングが遅れたためである。このような残渣が存在すると、例えば、電界集中等が生じやすく、耐圧が不十分となる。これに対し、本発明の実施形態に沿った方法では、全く針状残渣が存在しなかった（図３Ａ）。
【００２３】
なお、デポ膜の除去の際に用いるプロセスガスは、ＳＦ6ガスに限定されることはなく、ＮＦ3ガス等の炭素を含有しないフッ素化合物ガスであれば用いることができる。また、プロセスガス中にＯ2ガスを含有させてもよい。
【００２４】
更に、本発明は、Ｓｉ基板をエッチングする前の洗浄に対してのみでなく、例えばコンタクトホールを形成した後のＳｉ基板の洗浄等にも適用することができる。
【００２５】
以下、本発明の諸態様を付記としてまとめて記載する。
【００２６】
（付記１）
半導体基板上に膜を形成する工程と、
前記膜をパターニングすることにより、前記半導体基板の一部を露出する工程と、
前記半導体基板に対し、炭素を含有しないフッ素化合物ガスをプロセスガスとしてプラズマ雰囲気中で洗浄を行う工程と、
を有することを特徴とする半導体装置の製造方法。
【００２７】
（付記２）
前記プロセスガスとして、更にＯ2ガスを含むものを用いることを特徴とする付記１に記載の半導体装置の製造方法。
【００２８】
（付記３）
前記フッ素化合物ガスとして、ＳＦ6ガス及びＮＦ3ガスからなる群から選択された少なくとも１種のガスを用いることを特徴とする付記１又は２に記載の半導体装置の製造方法。
【００２９】
（付記４）
前記膜を形成する工程と前記膜をパターニングする工程との間に、前記膜上にレジストマスクを形成する工程を有することを特徴とする付記１乃至３のいずれか１項に記載の半導体装置の製造方法。
【００３０】
（付記５）
前記膜として、Ｓｉ酸化膜及びＳｉ窒化膜を順次形成することを特徴とする付記１乃至４のいずれか１項に記載の半導体装置の製造方法。
【００３１】
（付記６）
前記洗浄を行う工程の後に、
前記膜を残存させたまま前記半導体基板をエッチングすることにより、トレンチを形成する工程と、
前記トレンチ内に絶縁膜を埋め込む工程と、
を有することを特徴とする付記１乃至５のいずれか１項に記載の半導体装置の製造方法。
【００３２】
（付記７）
前記洗浄を、磁場印加型平行平板ドライエッチング装置内で行うことを特徴とする付記１乃至６のいずれか１項に記載の半導体装置の製造方法。
【図面の簡単な説明】
【００３３】
【図１Ａ】本発明の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１Ｂ】図１Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図１Ｃ】図１Ｂに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図１Ｄ】図１Ｃに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図１Ｅ】図１Ｄに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図１Ｆ】図１Ｅに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図１Ｇ】図１Ｆに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図１Ｈ】図１Ｇに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図２】磁場印加型平行平板ドライエッチング装置を示す模式図である。
【図３Ａ】本発明の実施形態に沿った方法で形成したトレンチを示すＳＥＭ写真である。
【図３Ｂ】従来の方法で形成したトレンチを示すＳＥＭ写真である。
【符号の説明】
【００３４】
１：Ｓｉ基板
２：Ｓｉ酸化膜
３：Ｓｉ窒化膜
４：レジストマスク
５：デポ膜
６：トレンチ
７：素子分離絶縁膜
８：ゲート絶縁膜
９：ゲート電極
１０：不純物拡散層
１１：層間絶縁膜
１２：コンタクトプラグ
１３：配線
【図１Ａ】
2006156666.tif 000003
【図１Ｂ】
2006156666.tif 000004
【図１Ｃ】
2006156666.tif 000005
【図１Ｄ】
2006156666.tif 000006
【図１Ｅ】
2006156666.tif 000007
【図１Ｆ】
2006156666.tif 000008
【図１Ｇ】
2006156666.tif 000009
【図１Ｈ】
2006156666.tif 000010
【図２】
2006156666.tif 000011
【図３Ａ】
2006156666.tif 000012
【図３Ｂ】
2006156666.tif 000013