(57)【要約】      （修正有）【課題】  共通データパスでのデータ転送回数を減らすことが可能であるとともに、意図しない画面表示をなくすことを可能としたディスプレイコントローラを提供することである。【解決手段】  本発明ディスプレイコントローラは、タイミングパルスに基づいて、画面データをコンピュータのディスプレイ部に出力する処理を行う。コンピュータのＶＲＡＭ１２に新たに格納された画面データを取得するＶＲＡＭ読み出し制御部２７と、取得した画面データを格納するフレームキャッシュ２１と、取得した画面データをそのままスルーしてディスプレイ部に出力するか、フレームキャッシュ２１に格納される画面データをディスプレイ部に出力するかを選択するセレクタ１５あり。ＶＲＡＭ１２内に新たに画面データが格納されると、ディスプレイ部に出力する画面データとして取得済み画面データを用いるか、新しい画面データを用いるかを決めるフラグ信号の生成手段とを備える。【選択図】図２
2006251505.tif 000002
【特許請求の範囲】
【請求項１】
タイミング生成手段によって生成されたタイミングパルスに基づいて、画面データをコンピュータのディスプレイ部に出力する処理を行うディスプレイコントローラにおいて、
前記コンピュータの一次記憶内の第一の記憶手段に新たに格納された画面データを取得するデータ取得手段と、
前記取得した画面データを格納することができる一次記憶内の第二の記憶手段と、
前記取得した画面データをそのままスルーして前記ディスプレイ部に出力するか前記第二の記憶手段に格納される画面データを前記ディスプレイ部に出力するかを選択することが可能なセレクタと、
前記第一の記憶手段内に新たに画面データが格納されたことを示す信号に基づいて、ディスプレイ部に出力する画面データとして取得済みの画面データを用いるか新しい画面データを用いるかを決めるフラグを生成するフラグ信号生成手段と、を備え、
前記タイミングパルスと前記フラグとに基づいて、前記データ取得手段の起動可否が決定されるとともに、前記セレクタの出力が切り替わることを特徴とするディスプレイコントローラ。
【請求項２】
前記フラグ信号生成手段に前記第一の記憶手段内に新たに画面データが格納されたことを示す信号が入力された後、最初の前記タイミングパルスが入力されると、該フラグ信号生成手段によって、新しい画面データを用いることを示す信号が生成され、
前記データ取得手段、前記セレクタ、前記第二の記憶手段の書き込み制御部に、前記新しい画面データを用いることを示す信号が入力されている状態で、前記タイミングパルスが入力されると、前記データ取得手段によって、前記新たな画面データが取得され、その取得した画面データをそのままスルーして前記ディスプレイ部に出力するように前記セレクタが切り替えられ、前記第二の記憶手段の書き込み制御部によって、そのディスプレイ部に出力される画面データが前記第二の記憶手段に格納されることを特徴とする請求項１記載のディスプレイコントローラ。
【請求項３】
前記フラグ信号生成手段に前記第一の記憶手段内に新たに画面データが格納されたことを示す信号が該フラグ信号生成手段に入力された後、最初のタイミングパルスの次のタイミングパルスが入力されると、該フラグ信号生成手段によって、取得済みの画面データを繰り返し用いることを示す信号が生成され、
前記セレクタに、前記取得済みの画面データを繰り返し用いることを示す信号が入力されている状態で、前記タイミングパルスが入力されると、前記第二の記憶手段に格納される画面データを前記ディスプレイ部に出力するように前記セレクタが切り替えられることを特徴とする請求項１記載のディスプレイコントローラ。
【請求項４】
タイミング生成手段によって生成されたタイミングパルスに基づいて、画面データをディスプレイ部に出力する処理をコンピュータが行うディスプレイコントロール方法において、
前記第一の記憶手段内に新たに画面データが格納されたことを示す信号に基づいて、ディスプレイ部に出力する画面データとして取得済みの画面データを用いるか新しい画面データを用いるかを決めるフラグを生成するフラグ信号生成手段によって生成されたフラグと、前記タイミングパルスとに基づいて、前記コンピュータの一次記憶内の第一の記憶手段に新たに格納された画面データを取得するデータ取得手段の起動可否が決定されるとともに、
前記取得した画面データをそのままスルーして前記ディスプレイ部に出力するか前記コンピュータの一次記憶内の第二の記憶手段に格納される画面データを前記ディスプレイ部に出力するかを選択することが可能なセレクタの出力が切り替わる、ことを特徴とするディスプレイコントロール方法。
【請求項５】
前記フラグ信号生成手段に前記第一の記憶手段内に新たに画面データが格納されたことを示す信号が入力された後、最初の前記タイミングパルスが入力されると、該フラグ信号生成手段によって、新しい画面データを用いることを示す信号が生成され、
前記データ取得手段、前記セレクタ、前記第二の記憶手段の書き込み制御部に、前記新しい画面データを用いることを示す信号が入力されている状態で、前記タイミングパルスが入力されると、前記データ取得手段によって、前記新たな画面データが取得され、その取得した画面データをそのままスルーして前記ディスプレイ部に出力するように前記セレクタが切り替えられ、前記第二の記憶手段の書き込み制御部によって、そのディスプレイ部に出力される画面データが前記第二の記憶手段に格納されることを特徴とする請求項４記載のディスプレイコントロール方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、タイミングパルスに基づいて、コンピュータのディスプレイ部に画面データを出力する処理を行うディスプレイコントローラおよびディスプレイコントロール方法に関する。
【背景技術】
【０００２】
タイミング生成手段によって生成されたタイミングパルスに基づいて、画面データをコンピュータのディスプレイ部に出力する処理を行うディスプレイコントローラがある。ディスプレイコントローラが行う画面データをディスプレイ部に出力して表示させる処理に関しては、ＣＰＵの負荷をいかに軽減させるかということが問題となることが多い。
【０００３】
例えば、特許文献１では、ディスプレイ部に１画面として出力されるデータに対応して、ＶＲＡＭ内に複数の画面（表画面、裏画面）を記憶させ、いずれかを表示させるようにすることで、ディスプレイ部に表示される画面を変更する技術が開示されている。この技術によれば、ＶＲＡＭの書き換え回数を減らすことができるので、その書き換えを行うＣＰＵの負荷を軽減させることも可能となる。
【０００４】
また、特許文献２では、静止画と動画を併せてディスプレイ部で表示する場合に、静止画用の領域に出力される画面データに対してＶＲＡＭを設けている。このＶＲＡＭに対しては、静止画を変更する場合だけ新たな画像データが書き込まれることになるので、ＣＰＵの処理負荷や消費電力が低減できる。
【特許文献１】特開平６−２９００１０号公報  「表示装置」
【特許文献２】特開２００２−２４４６１１号公報  「駆動回路、表示パネル、表示装置、および電子機器」
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図４は、第一の従来技術のディスプレイコントローラを含んだシステムの構成を示すブロック図である。
図４において、ＣＰＵ５１は、ディスプレイ部（不図示）に出力されることになる画面データをコンピュータの記憶部（ＶＲＡＭ５２）に格納する処理、その画面データのＶＲＡＭ５２への格納が完了したことを示す情報をディスプレイコントローラに対して通知する処理をはじめとして、各種演算・算出処理を行う。
【０００６】
タイミングジェネレータ（Ｔｉｍｉｎｇ Ｇｅｎｅｒａｔｏｒ）５４は、ディスプレイ部に画面データを出力するタイミングを決めるタイミングパルスを生成する。
ディスプレイコントローラは、タイミングジェネレータ５４によって生成されたタイミングパルス（Ｓｙｎｃ Ｐｕｌｓｅ）に基づいて、画面データ（Ｐｉｘｅｌ Ｄａｔａ）をコンピュータのディスプレイ部に出力する処理を行う。ディスプレイコントローラは、コンピュータの記憶部（例えばＶＲＡＭ５２）内に新たに格納された画面データを取得するＶＲＡＭ読み出し制御部（ＶＲＡＭ Ｒｅａｄ Ｃｏｎｔｒｏｌ）５８、ＶＲＡＭ読み出し制御部５８が起動したことをトリガとして起動され、その取得した画面データをバッファ（Ｄａｔａ Ｂｕｆｆｅｒ）５５に格納するバッファ書き込み制御部（Ｂｕｆｆｅｒ Ｗｒｉｔｅ Ｃｏｎｔｒｏｌ）５６、バッファ５５から画面データの例えば１画素分ずつを読み出すバッファ読み出し制御部（Ｂｕｆｆｅｒ Ｒｅａｄ Ｃｏｎｔｒｏｌ）５７、から構成される。
【０００７】
第一の従来技術のディスプレイコントローラの動作について以下に説明する。
まず、ＶＲＡＭ読み出し制御部５８にタイミングパルスが入力されると、ＶＲＡＭ読み出し制御部５８が起動され、ＣＰＵ５１から通知されている画面データが格納された記憶手段（例えばＶＲＡＭ５２）内の画面データが取得されるとともに、ＶＲＡＭ読み出し制御部５８が起動されたことをトリガとしてバッファ書き込み制御部５６、バッファ読み出し制御部５７が起動され、取得された画面データ（格納が完了した画面データ）がバッファ５５を介して順次、ディスプレイ部に出力される。
【０００８】
しかし、この第一の従来技術においては、タイミングパルスが入力される毎にＶＲＡＭ読み出し制御部５８によるＶＲＡＭ５２からの画面データの取得が行われるので、共通データバス５３がそのタイミングパルスの都度、画面データによって占有されてしまい、例えば、ＣＰＵ５１がディスプレイ部に出力されることになる画面データ（絵）を作成する作業が遅れ、ＣＰＵ５１に余分な負荷がかかってしまうという問題がある。
【０００９】
そこで、タイミングパルスが出力される毎にＶＲＡＭからの画面データの取得が行われるという不都合を回避すべく第二の従来技術のディスプレイコントローラが考えられている。
【００１０】
図５は、第二の従来技術のディスプレイコントローラを含んだシステムの構成を示すブロック図である。
図５において、ＣＰＵ７１は、ディスプレイ部（不図示）に出力されることになる画面データをコンピュータの記憶部（ＶＲＡＭ７２）に格納する処理、その画面データのＶＲＡＭ７２への格納が完了したことを示す情報をディスプレイコントローラに対して通知する処理をはじめとして、各種演算・算出処理を行う。
【００１１】
タイミングジェネレータ（Ｔｉｍｉｎｇ Ｇｅｎｅｒａｔｏｒ）７４は、ディスプレイ部に画面データを出力するタイミングを決めるタイミングパルスを生成する。
ディスプレイコントローラは、タイミングジェネレータ７４によって生成されたタイミングパルス（Ｓｙｎｃ Ｐｕｌｓｅ）に基づいて、画面データ（Ｐｉｘｅｌ Ｄａｔａ）をコンピュータのディスプレイ部に出力する処理を行う。
【００１２】
図５において、フレームバッファ（Ｆｒａｍｅ Ｂｕｆｆｅｒ）７５は、１画面（１フレーム）分のデータを格納することが可能なバッファである。そして、ディスプレイに表示すべきデータは、ＣＰＵ７１によって、ＶＲＡＭ７２からフレームバッファ７５に順次転送されている。
【００１３】
図６は、第二の従来技術のディスプレイコントローラにおける問題点を説明する図である。
図６において、まず、ＦｒａｍｅＡの画面データがＣＰＵによって作成され、続いて、ＦｒａｍｅＢの画面データがＣＰＵによって作成されたものとする。
【００１４】
これら作成された画面データ（ＦｒａｍｅＡ、ＦｒａｍｅＢ）のフレームバッファ７５へのＣＰＵ７１による転送処理は、画面表示とは非同期で行われる。このため、ＦｒａｍｅＡからＦｒａｍｅＢに画面表示が切り替わる場合には、ＦｒａｍｅＢのデータのフレームバッファ７５への転送開始（図では、「Ｆｒａｍｅ Ｂｕｆｆｅｒの書き換え開始」と表記）からその転送が完了しないまでの期間において、ＦｒａｍｅＢがＦｒａｍｅＡの一部に混在したデータがフレームバッファ７５に存在し、その混在したデータ（意図しない画面）がディスプレイに表示されてしまうという問題がある。なお、図では、ＶＲＡＭ７２からフレームバッファ７５への転送速度が画面表示より遅い場合を前提としているが、上述の画面データのフレームバッファ７５への転送処理と画面表示とが非同期で行われることを考慮すると、転送速度が画面表示以上に速い場合でも意図しない画面がディスプレイに表示されることになる。
【００１５】
本発明の課題は、共通データパスでのデータ転送回数を減らすことが可能であるとともに、意図しない画面表示をなくすことを可能としたディスプレイコントローラおよびディスプレイコントロール方法を提供することである。
【課題を解決するための手段】
【００１６】
本発明の第１態様のディスプレイコントローラは、タイミング生成手段によって生成されたタイミングパルスに基づいて、画面データをコンピュータのディスプレイ部に出力する処理を行うディスプレイコントローラにおいて、前記コンピュータの一次記憶内の第一の記憶手段に新たに格納された画面データを取得するデータ取得手段と、前記取得した画面データを格納することができる一次記憶内の第二の記憶手段と、前記取得した画面データをそのままスルーして前記ディスプレイ部に出力するか前記第二の記憶手段に格納される画面データを前記ディスプレイ部に出力するかを選択することが可能なセレクタと、前記第一の記憶手段内に新たに画面データが格納されたことを示す信号に基づいて、ディスプレイ部に出力する画面データとして取得済みの画面データを繰り返し用いるか新しい画面データを用いるかを決めるフラグを生成するフラグ信号生成手段と、を備え、前記タイミングパルスと前記フラグとに基づいて、前記データ取得手段の起動可否が決定されるとともに、前記セレクタの出力が切り替わることを特徴とするディスプレイコントローラである。
【００１７】
ここで、第一の記憶手段に新たに格納された画面データについて、例えば、最初に取得したときにディスプレイ部に出力するとともに第二の記憶手段内に格納して、タイミングパルスによるディスプレイ部への２回目以降の出力タイミングでは、その第二の記憶手段に格納された画面データをディスプレイ部に出力するようにすれば、出力すべき画面データが変更されていないのに、その都度、第一の記憶手段から画面データを転送することがなくなり、共通データパスでのデータ転送回数を減らすことができる。
【００１８】
また、出力すべき画面データが現在出力している画面データから新しい画面データに変わっても、ディスプレイコントローラが、ディスプレイ部へ出力する２つの経路（取得した画面データをそのままスルーしてディスプレイ部に出力する経路、第二の記憶手段に格納される画面データをディスプレイ部に出力する経路）を持ち、それら２つの経路をセレクタで切り替えていることから、その現在の画面データと新しい画面データが混在する画面（意図しない画面）をディスプレイコントローラ内に生成しないようにすることができ、意図しない画面がディスプレイに表示されないようにできる。
【００１９】
本発明の第２態様のディスプレイコントロール方法は、タイミング生成手段によって生成されたタイミングパルスに基づいて、画面データをディスプレイ部に出力する処理をコンピュータが行うディスプレイコントロール方法において、前記第一の記憶手段内に新たに画面データが格納されたことを示す信号に基づいて、ディスプレイ部に出力する画面データとして取得済みの画面データを繰り返し用いるか新しい画面データを用いるかを決めるフラグを生成するフラグ信号生成手段によって生成されたフラグと、前記タイミングパルスとに基づいて、前記コンピュータの一次記憶内の第一の記憶手段に新たに格納された画面データを取得するデータ取得手段の起動可否が決定されるとともに、前記取得した画面データをそのままスルーして前記ディスプレイ部に出力するか前記コンピュータの一次記憶内の第二の記憶手段に格納される画面データを前記ディスプレイ部に出力するかを選択することが可能なセレクタの出力が切り替わる、ことを特徴とするディスプレイコントロール方法である。
【発明の効果】
【００２０】
本発明によれば、出力すべき画面データが変更されていないのに、その都度、第一の記憶手段から画面データを転送することがなくなり、共通データパスでのデータ転送回数を減らすことができる。
【００２１】
また、本発明によれば、現在の画面データと新しい画面データが混在する画面（意図しない画面）をディスプレイコントローラ内に生成しないようにすることができ、意図しない画面がディスプレイに表示されないようにできる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態を、図面を参照しながら詳細に説明する。
図１は、本発明の第１実施形態のディスプレイコントローラを含んだシステムの構成を示すブロック図である。
【００２３】
図１において、ＣＰＵ１１は、ディスプレイ部（不図示）に出力されることになる画面データをコンピュータの記憶部に格納する処理をはじめとして、各種演算・算出処理を行う。ここでは、ＣＰＵ１１は、例えば、ＶＲＡＭ１２に画面データを格納する処理を行うとともに、その画面データのＶＲＡＭ１２への格納が完了したことを示す情報をディスプレイコントローラに対して通知する。
【００２４】
タイミングジェネレータ（Ｔｉｍｉｎｇ Ｇｅｎｅｒａｔｏｒ）１４は、ディスプレイ部に画面データを出力するタイミングを決めるタイミングパルスを生成する。
ディスプレイコントローラは、タイミングジェネレータによって生成されたタイミングパルス（Ｓｙｎｃ Ｐｕｌｓｅ）に基づいて、画面データ（Ｐｉｘｅｌ Ｄａｔａ）をコンピュータのディスプレイ部に出力する処理を行う。ディスプレイコントローラは、コンピュータの記憶部（例えばＶＲＡＭ１２）内に新たに格納された画面データを取得するデータ取得部、その取得した画面データを格納するフレームキャッシュ（その読み書き制御部を含む）１６、その取得した画面データをそのままスルーしてディスプレイ部に出力するかフレームキャッシュ１６に保持される画面データをディスプレイ部に出力するかを選択することが可能なセレクタ１５を備える。なお、バッファ（その読み書き制御部を含む）１７には、キャッシュ１６に格納されるデータや取得してそのままスルーするデータが一時的に保持される。
【００２５】
図２は、図１のシステム構成図のうち、ディスプレイコントローラの構成をより詳細に示すブロック図である。
図２において、ディスプレイコントローラは、画面データをＶＲＡＭ１２から取得するＶＲＡＭ読み出し制御部（ＶＲＡＭ Ｒｅａｄ Ｃｏｎｔｒｏｌ）２７、ＶＲＡＭ１２からの画面データをバッファ（Ｄａｔａ Ｂｕｆｆｅｒ）２４に書き込むバッファ書き込み制御部（Ｂｕｆｆｅｒ Ｗｒｉｔｅ Ｃｏｎｔｒｏｌ）２５、バッファ２４に格納された画面データを読み出すバッファ読み出し制御部（Ｂｕｆｆｅｒ Ｒｅａｄ Ｃｏｎｔｒｏｌ）２６、バッファ２４にバッファリングされた画面データの少なくとも１画素（１ピクセル）分に対して、フレームキャッシュ（Ｆｒａｍｅ Ｃａｃｈｅ）２１への書き込みを行うキャッシュ書き込み制御部（Ｃａｃｈｅ Ｗｒｉｔｅ Ｃｏｎｔｒｏｌ）２２、フレームキャッシュ２１に格納された画面データを読み出すキャッシュ読み出し制御部（Ｃａｃｈｅ Ｒｅａｄ Ｃｏｎｔｒｏｌ）２３、取得された画面データをバッファ２４を介してそのままスルーしてディスプレイ部に出力するかフレームキャッシュ２１に格納された画面データをディスプレイ部に出力するかを選択するセレクタ（Ｓｅｌｅｃｔｏｒ）１５、ＶＲＡＭ１２に新しい画面データの格納が完了したことを示す情報（信号）をＣＰＵ１１から受信したときに、その情報に基づいて、セレクタ１５、ＶＲＡＭ読み出し制御部２７、バッファ読み出し制御部２６、キャッシュ読み出し制御部２３、キャッシュ書き込み制御部２２に入力されるデータ・リニュー信号（データ・リニュー・フラグ）を生成するデータ・リニュー信号生成部（Ｄａｔａ Ｒｅｎｅｗ  Ｆｌａｇ  Ｇｅｎｅｒａｔｏｒ）２８、を備える。なお、バッファ２４は、取得した画面データの少なくとも１画素（１ピクセル）分を保持することが可能なバッファである。
【００２６】
上述したように、ＶＲＡＭ１２に新たな画面データの格納が完了したことを示す情報をＣＰＵ１１からディスプレイコントローラが受信すると、その情報はデータ・リニュー信号生成部２８に入力される。この新たな画面データの格納が完了したことを示す情報が入力されている状態で、タイミングジェネレータによるタイミングパルス、すなわち、新たな画面データの格納が完了したことを示す情報の受信後の最初のタイミングパルスがデータ・リニュー信号生成部２８に入力されると、データ・リニュー信号生成部２８は、データを新しくすることを示すデータ・リニュー・フラグがオンである信号を生成し、各部、すなわち、セレクタ１５、ＶＲＡＭ読み出し制御部２７、バッファ読み出し制御部２６、キャッシュ読み出し制御部２３、キャッシュ書き込み制御部２２に対して出力する。
【００２７】
ＶＲＡＭ読み出し制御部２７、セレクタ１５、キャッシュ書き込み制御部２２、キャッシュ読み出し制御部２３、バッファ読み出し制御部２６に、データ・リニュー・フラグがオンである信号が入力されている状態で、タイミングパルスが入力されると、まず、ＶＲＡＭ読み出し制御部２７が起動され、ＶＲＡＭ１２内の新たな画面データが取得されるとともに、ＶＲＡＭ読み出し制御部２７が起動されたことをトリガとしてバッファ書き込み制御部２５が起動され、取得された画面データ（格納が完了した画面データ）がバッファ２４に書き込まれる。
【００２８】
そして、取得された画面データが上述の一瞬のバッファ２４をそのままスルーしてディスプレイ部に出力されるようにセレクタ１５の出力が切り替わるとともに、キャッシュ書き込み制御部２２が起動されて、バッファ２４に書き込まれたデータ（取得された画面データの例えば１画素ずつ）が、その（一瞬の）バッファ２４を介してフレームキャッシュ２１に格納される（書き込まれる）。
【００２９】
さらに、バッファ読み出し制御部２６が起動され、バッファ２４に書き込まれ、かつ、フレームキャッシュ２１へ格納済みの、画面データの例えば１画素分がバッファ２４からセレクタ１５を介してディスプレイ部に順次出力される（読み出される）。なお、この場合、キャッシュ読み出し制御部２３は起動しない。
【００３０】
セレクタ１５から出力された画面データ（Ｐｉｘｅｌ Ｄａｔａ）、および、タイミングジェネレータ１４が生成するタイミングパルス（Ｓｙｎｃ Ｐｕｌｓｅ）を受け取ったディスプレイ部では、そのタイミングパルスに示されるタイミングでその画面データをディスプレイに表示する。
【００３１】
続いて、タイミングジェネレータ１４によって、次のタイミングパルスが出力されると、データ・リニュー信号生成部２８は、その新たな画面データの格納が完了したことを示す情報の受信後の最初のタイミングパルスの次のタイミングパルスを入力して、データ・リニュー・フラグがオフである信号を生成し、各部、すなわち、セレクタ１５、ＶＲＡＭ読み出し制御部２７、バッファ読み出し制御部２６、キャッシュ読み出し制御部２３、キャッシュ書き込み制御部２２に対して出力する。
【００３２】
セレクタ１５、ＶＲＡＭ読み出し制御部２７、バッファ読み出し制御部２６、キャッシュ読み出し制御部２３、キャッシュ書き込み制御部２２に、データ・リニュー・フラグがオフである信号が入力されている状態で、タイミングパルスが入力されると、フレームキャッシュ２１に格納された画面データをディスプレイ部に出力するようにセレクタ１５の出力が切り替わるとともに、キャッシュ読み出し制御部２３が起動されて、フレームキャッシュ２１に格納された画面データがセレクタ１５を介してディスプレイ部に出力される（読み出される）。なお、この場合、ＶＲＡＭ読み出し制御部２７、バッファ読み出し制御部２６、キャッシュ書き込み制御部２５は起動しない。
【００３３】
セレクタ１５から出力された画面データ（Ｐｉｘｅｌ Ｄａｔａ）、および、タイミングジェネレータ１４が生成するタイミングパルス（Ｓｙｎｃ Ｐｕｌｓｅ）を受け取ったディスプレイ部では、そのタイミングパルスに示されるタイミングでその画面データをディスプレイに表示する。
【００３４】
図３は、第一の従来技術のディスプレイコントローラに対して本実施形態のディスプレイコントローラが共通バスを通過する画面データ量を削減することを示す図であり、（ａ）は、第一の従来技術のディスプレイコントローラの共通バスのデータ量を、（ｂ）は、本実施形態のディスプレイコントローラの共通バスのデータ量をそれぞれ示す図である。
【００３５】
図３（ａ）に示すように、第一の従来技術のディスプレイコントローラにおいては、画面データが新しいものに変更されたか否かを問わず、タイミングパルスによるディスプレイ部への出力タイミングで常に、ＶＲＡＭから画面データを取得していたため、Ｄａｔａ ＢｕｓをＶＲＡＭデータが絶えず通過していた。
【００３６】
一方、図３（ｂ）に示すように、本実施形態のディスプレイコントローラにおいては、ＶＲＡＭに新しい画面データが格納されたことを示すＶＲＡＭ更新情報を受信した後の最初のタイミングパルスで、ＶＲＡＭからその新しい画面データを取得し、それ以外の場合は、取得時にキャッシュに格納した新しい画面データをそのキャッシュから読み出してディスプレイ部に出力しているので、第一の従来技術と比較し、Ｄａｔａ Ｂｕｓを通過するＶＲＡＭデータの量を削減することが可能となる。
【００３７】
以上説明したように、本実施形態によれば、コンピュータの第一の記憶手段（例えばＶＲＡＭ）に新たに格納された画面データについて、最初に取得したときにディスプレイ部に出力するとともにコンピュータの第二の記憶手段（フレームキャッシュ）内に格納して、タイミングパルスによるディスプレイ部への２回目以降の出力タイミングでは、その第二の記憶手段に格納された画面データをディスプレイ部に出力している。これにより、出力すべき画面データが変更されていないのに、その都度、第一の記憶手段から画面データを転送することがなくなり、共通データパスでのデータ転送回数を減らすことができる。
【００３８】
また、本実施形態によれば、出力すべき画面データが現在出力している画面データから新しい画面データに変わっても、ディスプレイコントローラが、ディスプレイ部へ出力する２つの経路（取得された画面データをそのままスルーしてディスプレイ部に出力する経路、フレームキャッシュに格納された画面データをディスプレイ部に出力する経路）を持ち、それら２つの経路をセレクタで切り替えていることから、その現在の画面データと新しい画面データが混在する画面（意図しない画面）をディスプレイコントローラ内に生成しないようにすることができ、意図しない画面がディスプレイに表示されないようにできる。
【００３９】
（付記１）  タイミング生成手段によって生成されたタイミングパルスに基づいて、画面データをコンピュータのディスプレイ部に出力する処理を行うディスプレイコントローラにおいて、
前記コンピュータの一次記憶内の第一の記憶手段に新たに格納された画面データを取得するデータ取得手段と、
前記取得した画面データを格納することができる一次記憶内の第二の記憶手段と、
前記取得した画面データをそのままスルーして前記ディスプレイ部に出力するか前記第二の記憶手段に格納される画面データを前記ディスプレイ部に出力するかを選択することが可能なセレクタと、
前記第一の記憶手段内に新たに画面データが格納されたことを示す信号に基づいて、ディスプレイ部に出力する画面データとして取得済みの画面データを用いるか新しい画面データを用いるかを決めるフラグを生成するフラグ信号生成手段と、を備え、
前記タイミングパルスと前記フラグとに基づいて、前記データ取得手段の起動可否が決定されるとともに、前記セレクタの出力が切り替わることを特徴とするディスプレイコントローラ。
【００４０】
（付記２）  前記フラグ信号生成手段に前記第一の記憶手段内に新たに画面データが格納されたことを示す信号が入力された後、最初の前記タイミングパルスが入力されると、該フラグ信号生成手段によって、新しい画面データを用いることを示す信号が生成され、
前記データ取得手段、前記セレクタ、前記第二の記憶手段の書き込み制御部に、前記新しい画面データを用いることを示す信号が入力されている状態で、前記タイミングパルスが入力されると、前記データ取得手段によって、前記新たな画面データが取得され、その取得した画面データをそのままスルーして前記ディスプレイ部に出力するように前記セレクタが切り替えられ、前記第二の記憶手段の書き込み制御部によって、そのディスプレイ部に出力される画面データが前記第二の記憶手段に格納されることを特徴とする付記１記載のディスプレイコントローラ。
【００４１】
（付記３）  前記フラグ信号生成手段に前記第一の記憶手段内に新たに画面データが格納されたことを示す信号が該フラグ信号生成手段に入力された後、最初のタイミングパルスの次のタイミングパルスが入力されると、該フラグ信号生成手段によって、取得済みの画面データを繰り返し用いることを示す信号が生成され、
前記セレクタに、前記取得済みの画面データを繰り返し用いることを示す信号が入力されている状態で、前記タイミングパルスが入力されると、前記第二の記憶手段に格納される画面データを前記ディスプレイ部に出力するように前記セレクタが切り替えられることを特徴とする付記１記載のディスプレイコントローラ。
【００４２】
（付記４）  前記取得した画面データを少なくとも１画素だけ保持することが可能なバッファをさらに備えることを特徴とする付記１記載のディスプレイコントローラ。
（付記５）  前記第二の記憶手段は、１画面分のデータを格納することが可能なキャッシュであることを特徴とする付記１記載のディスプレイコントローラ。
【００４３】
（付記６）  前記一次記憶内の第二の記憶手段はフレームキャッシュであることを特徴とする付記１記載のディスプレイコントローラ。
（付記７）  タイミング生成手段によって生成されたタイミングパルスに基づいて、画面データをディスプレイ部に出力する処理をコンピュータが行うディスプレイコントロール方法において、
前記第一の記憶手段内に新たに画面データが格納されたことを示す信号に基づいて、ディスプレイ部に出力する画面データとして取得済みの画面データを用いるか新しい画面データを用いるかを決めるフラグを生成するフラグ信号生成手段によって生成されたフラグと、前記タイミングパルスとに基づいて、前記コンピュータの一次記憶内の第一の記憶手段に新たに格納された画面データを取得するデータ取得手段の起動可否が決定されるとともに、
前記取得した画面データをそのままスルーして前記ディスプレイ部に出力するか前記コンピュータの一次記憶内の第二の記憶手段に格納される画面データを前記ディスプレイ部に出力するかを選択することが可能なセレクタの出力が切り替わる、ことを特徴とするディスプレイコントロール方法。
【００４４】
（付記８）  前記フラグ信号生成手段に前記第一の記憶手段内に新たに画面データが格納されたことを示す信号が入力された後、最初の前記タイミングパルスが入力されると、該フラグ信号生成手段によって、新しい画面データを用いることを示す信号が生成され、
前記データ取得手段、前記セレクタ、前記第二の記憶手段の書き込み制御部に、前記新しい画面データを用いることを示す信号が入力されている状態で、前記タイミングパルスが入力されると、前記データ取得手段によって、前記新たな画面データが取得され、その取得した画面データをそのままスルーして前記ディスプレイ部に出力するように前記セレクタが切り替えられ、前記第二の記憶手段の書き込み制御部によって、そのディスプレイ部に出力される画面データが前記第二の記憶手段に格納されることを特徴とする付記７記載のディスプレイコントロール方法。
【００４５】
（付記９）  前記フラグ信号生成手段に前記第一の記憶手段内に新たに画面データが格納されたことを示す信号が該フラグ信号生成手段に入力された後、最初のタイミングパルスの次のタイミングパルスが入力されると、該フラグ信号生成手段によって、取得済みの画面データを繰り返し用いることを示す信号が生成され、
前記セレクタに、前記取得済みの画面データを繰り返し用いることを示す信号が入力されている状態で、前記タイミングパルスが入力されると、前記第二の記憶手段に格納される画面データを前記ディスプレイ部に出力するように前記セレクタが切り替えられることを特徴とする付記７記載のディスプレイコントロール方法。
【００４６】
（付記１０）  前記一次記憶内の第二の記憶手段はフレームキャッシュであることを特徴とする付記７記載のディスプレイコントロール方法。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１実施形態のディスプレイコントローラを含んだシステムの構成を示すブロック図である。
【図２】図１のシステム構成図のうち、ディスプレイコントローラの構成をより詳細に示すブロック図である。
【図３】第一の従来技術のディスプレイコントローラに対して本実施形態のディスプレイコントローラが共通バスを通過する画面データ量を削減することを示す図であり、（ａ）は、第一の従来技術のディスプレイコントローラの共通バスのデータ量を、（ｂ）は、本実施形態のディスプレイコントローラの共通バスのデータ量をそれぞれ示す図である。
【図４】第一の従来技術のディスプレイコントローラを含んだシステムの構成を示すブロック図である。
【図５】第二の従来技術のディスプレイコントローラを含んだシステムの構成を示すブロック図である。
【図６】第二の従来技術のディスプレイコントローラにおける問題点を説明する図である。
【符号の説明】
【００４８】
１１  ＣＰＵ
１２  ＶＲＡＭ
１３  共通データバス
１４  タイミングジェネレータ
１５  セレクタ
１６  フレームキャッシュ（読み書き部含む）
１７  バッファ（読み書き部含む）
２１  フレームキャッシュ
２２  キャッシュ書き込み制御部
２３  キャッシュ読み込み制御部
２４  バッファ
２５  バッファ書き込み制御部
２６  バッファ読み込み制御部
２７  ＶＲＡＭ読み込み制御部
２８  データ・リニュー信号生成部
【図１】
2006251505.tif 000003
【図２】
2006251505.tif 000004
【図３】
2006251505.tif 000005
【図４】
2006251505.tif 000006
【図５】
2006251505.tif 000007
【図６】
2006251505.tif 000008