(57)【要約】【課題】ＣＭＯＳイメージセンサを用いた固体撮像装置において、各ピクセルの光電変換素子から漏れる電荷の量を少なくすること。また、ピクセル間の光電変換素子からの電荷の漏れ量の差を小さくすること。【解決手段】同一行のピクセルＰj1，Ｐjnの転送用トランジスタ２が接続されたＴＧ信号線６の一端をドライバＤjに接続し、他端をホールド回路Ｈjに接続する。ホールド回路Ｈjは、同一行のピクセルＰj1，Ｐjnの選択用トランジスタ４またはリセット用トランジスタ５がそれぞれ接続されたＳＥＬ信号線７またはＲＳＴ信号線８の電位をハイにするときに、ＴＧ信号線６の他端を接地電位に短絡する。また、ホールド回路Ｈjは、ＴＧ信号線６の電位がハイであるときに、ＴＧ信号線６の他端をオープン状態にする。【選択図】        図２
2006020174.tif 000002
【特許請求の範囲】
【請求項１】
複数のピクセルを有し、かつ各ピクセルが光電変換素子、同一の転送制御信号線に接続された転送素子、同一の選択制御信号線に接続された選択素子、および同一のリセット制御信号線に接続されたリセット素子を有し、前記選択素子により選択されたピクセルのリセット素子により、当該ピクセルに接続された検出部をリセットした後、当該ピクセルの光電変換素子の光電変換により蓄積された電荷を当該ピクセルの転送素子により前記検出部へ転送する動作を行う固体撮像装置において、
前記転送制御信号線の一端は駆動部に接続され、かつ前記転送制御信号線の他端はホールド回路に接続されており、
前記ホールド回路は、前記選択制御信号線の電位が当該ピクセルを選択しない電位から選択する電位に変化するとき、および前記リセット制御信号線の電位が前記検出部をリセットしない電位からリセットする電位に変化するときの一方または両方のときに、前記転送制御信号線の他端の電位が接地電位または負電位であり、一方、前記駆動部により前記転送制御信号線の電位が電荷を転送する電位であるときに、前記転送制御信号線の他端がオープン状態であるように制御することを特徴とする固体撮像装置。
【請求項２】
複数のピクセルを有し、かつ各ピクセルが光電変換素子、同一の転送制御信号線に接続された転送素子、同一の選択制御信号線に接続された選択素子、および同一のリセット制御信号線に接続されたリセット素子を有し、前記選択素子により選択されたピクセルのリセット素子により、当該ピクセルに接続された検出部をリセットした後、当該ピクセルの光電変換素子の光電変換により蓄積された電荷を当該ピクセルの転送素子により前記検出部へ転送する動作を行う固体撮像装置において、
前記転送制御信号線の一端は駆動部に接続され、かつ前記転送制御信号線の他端はホールド回路に接続されており、
前記ホールド回路は、前記選択制御信号線の電位が当該ピクセルを選択しない電位から選択する電位に変化するとき、および前記リセット制御信号線の電位が前記検出部をリセットしない電位からリセットする電位に変化するときの一方または両方のときに、前記転送制御信号線の他端の電位が電源電位であり、一方、前記駆動部により前記転送制御信号線の電位が電荷を転送する電位であるときに、前記転送制御信号線の他端がオープン状態であるように制御することを特徴とする固体撮像装置。
【請求項３】
前記転送制御信号線は複数本設けられ、かつ前記ホールド回路は前記転送制御信号線ごとに設けられており、すべてのホールド回路は、単一の駆動部から供給される制御信号により駆動されることを特徴とする請求項１または２に記載の固体撮像装置。
【請求項４】
前記転送制御信号線は複数本設けられ、かつ前記ホールド回路は前記転送制御信号線ごとに設けられており、すべてのホールド回路は、同一の駆動部から供給される制御信号により駆動される複数のグループに分けられ、各グループを駆動する前記駆動部は、さらに別の駆動部から供給される制御信号により駆動されることを特徴とする請求項１または２に記載の固体撮像装置。
【請求項５】
前記転送制御信号線は複数本設けられ、かつ前記ホールド回路は前記転送制御信号線ごとに設けられており、各ホールド回路にはシフトレジスタが接続されており、すべてのホールド回路は、前記シフトレジスタにより順次供給される制御信号により駆動されることを特徴とする請求項１または２に記載の固体撮像装置。
【請求項６】
前記ホールド回路は、前記制御信号がゲート端子に入力されるＭＯＳトランジスタで構成されていることを特徴とする請求項３〜５のいずれか一つに記載の固体撮像装置。
【請求項７】
複数のピクセルを有し、かつ各ピクセルが光電変換素子、同一の転送制御信号線に接続された転送素子、同一の選択制御信号線に接続された選択素子、および同一のリセット制御信号線に接続されたリセット素子を有し、前記選択素子により選択されたピクセルのリセット素子により、当該ピクセルに接続された検出部をリセットした後、当該ピクセルの光電変換素子の光電変換により蓄積された電荷を当該ピクセルの転送素子により前記検出部へ転送する動作を行う固体撮像装置において、選択されたピクセルから電荷を前記検出部へ転送するにあたって、
前記選択制御信号線の電位が当該ピクセルを選択しない電位から選択する電位に変化するとき、および前記リセット制御信号線の電位が前記検出部をリセットしない電位からリセットする電位に変化するときの一方または両方のときに、前記転送制御信号線の他端の電位が接地電位または負電位であり、一方、前記駆動部により前記転送制御信号線の電位が電荷を転送する電位であるときに、前記転送制御信号線の他端がオープン状態であるように制御することを特徴とする固体撮像装置の制御方法。
【請求項８】
前記転送制御信号線の電位が電荷を転送しない電位から転送する電位に変化するタイミングよりも前に、前記転送制御信号線の他端を、接地電位または負電位からオープン状態に切り替えるように制御することを特徴とする請求項７に記載の固体撮像装置の制御方法。
【請求項９】
複数のピクセルを有し、かつ各ピクセルが光電変換素子、同一の転送制御信号線に接続された転送素子、同一の選択制御信号線に接続された選択素子、および同一のリセット制御信号線に接続されたリセット素子を有し、前記選択素子により選択されたピクセルのリセット素子により、当該ピクセルに接続された検出部をリセットした後、当該ピクセルの光電変換素子の光電変換により蓄積された電荷を当該ピクセルの転送素子により前記検出部へ転送する動作を行う固体撮像装置において、選択されたピクセルから電荷を前記検出部へ転送するにあたって、
前記選択制御信号線の電位が当該ピクセルを選択しない電位から選択する電位に変化するとき、および前記リセット制御信号線の電位が前記検出部をリセットしない電位からリセットする電位に変化するときの一方または両方のときに、前記転送制御信号線の他端の電位が電源電位であり、一方、前記駆動部により前記転送制御信号線の電位が電荷を転送する電位であるときに、前記転送制御信号線の他端がオープン状態であるように制御することを特徴とする固体撮像装置の制御方法。
【請求項１０】
前記転送制御信号線の電位が電荷を転送しない電位から転送する電位に変化するタイミングよりも前に、前記転送制御信号線の他端を、電源電位からオープン状態に切り替えるように制御することを特徴とする請求項９に記載の固体撮像装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、固体撮像装置および固体撮像装置の制御方法に関し、特にＣＭＯＳイメージセンサを用いた固体撮像装置および固体撮像装置の制御方法に関する。
【背景技術】
【０００２】
従来より、ＡＰＳ（アクティブ・ピクセル・センサ）型のＣＭＯＳイメージセンサを用いた固体撮像装置が公知である（例えば、特許文献１参照。）。図１１は、従来のＣＭＯＳイメージセンサの画素部およびその周辺部の概略構成を示すブロック図である。図１１に示すように、画素部には、複数のピクセルＰ11〜Ｐmnがｍ行ｎ列のマトリクス状に配置されている。各ピクセルＰ11〜Ｐmnの内部の構造は同じである。そして、各行ごとにドライバＤ1〜Ｄmが接続されている。また、各列ごとに相関二重サンプリング回路（以下、ＣＤＳ回路とする）Ｃ1〜Ｃnが接続されている。
【０００３】
図１２は、図１１の一行分（ｊ番目の行）を拡大して示す等化回路図である。図１２に示すように、各ピクセルＰj1，Ｐjnは、フォトダイオード１、転送用トランジスタ２、増幅用トランジスタ３、選択用トランジスタ４およびリセット用トランジスタ５を備えている。ここでは、転送用、増幅用、選択用およびリセット用の各トランジスタ２，３，４，５は、ｎチャネルのＭＯＳトランジスタであるとして説明する。
【０００４】
同一行のピクセルＰj1，Ｐjnでは、転送用トランジスタ２、選択用トランジスタ４およびリセット用トランジスタ５は、それぞれ同一の転送制御信号線（以下、ＴＧ信号線とする）６、同一の選択制御信号線（以下、ＳＥＬ信号線とする）７および同一のリセット制御信号線（以下、ＲＳＴ信号線とする）８に接続されている。これらＴＧ信号線６、ＳＥＬ信号線７およびＲＳＴ信号線８は、この行に対して設けられたドライバＤjにより駆動される。他の行についても同様である。
【０００５】
図１３は、図１２に示す回路構成においてピクセル信号を読み出す際のＴＧ信号線６、ＳＥＬ信号線７およびＲＳＴ信号線８の電位変化を示すタイミングチャートである。時刻ｔ１以前は、ＳＥＬ信号線７、ＲＳＴ信号線８およびＴＧ信号線６の電位は、すべてロー（Ｏｆｆ）である。時刻ｔ１でＲＳＴ信号線８のみがハイ（Ｏｎ）に切り替わる。その後、時刻ｔ２でＲＳＴ信号線８がロー（Ｏｆｆ）に切り替わると同時に、ＳＥＬ信号線７がハイ（Ｏｎ）に切り替わる。つづいて、時刻ｔ３でＴＧ信号線６がハイ（転送）に切り替わり、その後の時刻ｔ４でＴＧ信号線６がロー（Ｏｆｆ）に切り替わる。つづいて、時刻ｔ５でＳＥＬ信号線７がロー（Ｏｆｆ）に切り替わり、時刻ｔ１以前の状態に復帰する。
【０００６】
時刻ｔ１〜ｔ３は、ノイズ読み出し（Ｎｏｉｓｅ  Ｒｅａｄ）期間であり、電源電圧が、リセット用トランジスタ５、増幅用トランジスタ３および選択用トランジスタ４を介してＣＤＳ回路Ｃ1〜Ｃnに印加される。それによって、ＣＤＳ回路Ｃ1〜Ｃnがリセットされる。時刻ｔ３〜ｔ５は、信号読み出し（Ｓｉｇｎａｌ  Ｒｅａｄ）期間であり、フォトダイオード１の光電変換により蓄積された電荷が、転送用トランジスタ２、増幅用トランジスタ３および選択用トランジスタ４を介してＣＤＳ回路Ｃ1〜Ｃnに転送される。時刻ｔ５以降の期間は、アナログ信号をデジタル信号に変換する（ＡＤＣ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｓｉｏｎ））期間である。
【０００７】
【特許文献１】特開２００３−１６９２５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した従来の固体撮像装置では、ＲＳＴ信号線８およびＳＥＬ信号線７がＴＧ信号線６に近接して平行に配線されているので、図１２に示すように、ＴＧ信号線６は、ＲＳＴ信号線８との間の寄生容量９によりＲＳＴ信号線８に容量結合された状態となる。ＳＥＬ信号線７についても同様であり、ＳＥＬ信号線７とＴＧ信号線６とは、その間の寄生容量１０により容量結合された状態となる。そのため、ノイズ読み出し期間において、ＲＳＴ信号線８やＳＥＬ信号線７の電位がローからハイに切り替わると、ＴＧ信号線６の電位がわずかに上昇し、フォトダイオード１に蓄積された電荷が転送用トランジスタ２の出力側にてわずかに漏れてしまう。
【０００９】
図１４は、容量結合により上昇したＴＧ信号線６の電位変化を示す概念図である。図１４に示すように、ドライバＤjから遠いピクセルほど、ＴＧ信号線６のインピーダンスが大きくなる。そのため、符号１１で示すように、ＴＧ信号線６の電位は高くなり、電荷の漏れ量も大きくなる。従って、例えば撮影した画像を表示したときに、その画像の、ドライバＤjから遠いピクセルに対応する部分が、ドライバＤjに近いピクセルに対応する部分よりも暗く表示されるという画質の低下を招く。
【００１０】
従来のように、画素数が３０万画素程度である場合には、ドライバＤjから遠いピクセルでもＴＧ信号線６のインピーダンスはあまり大きくならず、ＴＧ信号線６の電位変化量が小さいので、上述した不具合はあまり問題ではなかった。しかし、近似のように画素数が１００万画素を超えると、ＴＧ信号線６が長くなるので、ドライバＤjから遠いピクセルでは、ＴＧ信号線６のインピーダンスが従来よりも大きくなり、ＴＧ信号線６の電位がより高くなる。そのため、ドライバＤjから遠いピクセルでは、フォトダイオード１からの電荷の漏れ量が大きくなり、また、ドライバＤjに近いピクセルと遠いピクセルとでは、フォトダイオード１からの電荷の漏れ量が大きく異なることになり、上述した不具合が顕著に現れることになる。
【００１１】
この発明は、上述した従来技術による問題点を解消するため、各ピクセルの光電変換素子から漏れる電荷の量を少なくすることができる固体撮像装置および固体撮像装置の制御方法を提供することを目的とする。また、この発明は、ピクセル間の光電変換素子からの電荷の漏れ量の差を小さくすることができる固体撮像装置および固体撮像装置の制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上述した課題を解決し、目的を達成するため、本発明は、光電変換素子（フォトダイオード）、転送素子（転送用トランジスタ）、選択素子（選択用トランジスタ）およびリセット素子（リセット用トランジスタ）を有する複数のピクセルを有し、複数のピクセルの転送素子、選択素子およびリセット素子がそれぞれ同一のＴＧ信号線、同一のＳＥＬ信号線および同一のＲＳＴ信号線に接続され、かつＴＧ信号線の一端が駆動部（ドライバ）に接続され、他端がホールド回路に接続された固体撮像装置において、ＲＳＴ信号線の電位を切り替えてリセット素子（リセット用トランジスタ）をオン状態にするとき、およびＳＥＬ信号線の電位を切り替えて選択素子（選択用トランジスタ）をオン状態にするときの一方または両方のときに、ホールド回路は、ＴＧ信号線の終端の電位を接地電位または負電位とする。また、ＴＧ信号線の電位を切り替えて転送素子（転送用トランジスタ）をオン状態にするときに、ホールド回路は、ＴＧ信号線の他端をオープン状態にする。
【００１３】
この発明によれば、ＲＳＴ信号線の電位またはＳＥＬ信号線の電位が、リセット素子（リセット用トランジスタ）または選択素子（選択用トランジスタ）をオン状態にするような電位に切り替わっても、ＴＧ信号線の他端は接地電位または負電位になっているので、駆動部（ドライバ）からの距離にかかわらず、ＴＧ信号線のインピーダンスは低いままであり、ＴＧ信号線の電位はほとんど高くならない。従って、各ピクセルの光電変換素子（フォトダイオード）から漏れる電荷の量が少なくなる。また、ピクセル間でＴＧ信号線の電位の差が小さいので、ピクセル間の光電変換素子（フォトダイオード）からの電荷の漏れ量の差が小さくなる。
【発明の効果】
【００１４】
本発明によれば、各ピクセルの光電変換素子から漏れる電荷の量を少なくすることができるという効果を奏する。また、ピクセル間の光電変換素子からの電荷の漏れ量の差を小さくすることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１５】
以下に添付図面を参照して、この発明の好適な実施の形態を詳細に説明する。なお、本明細書においては、ｍは１以上の整数とし、ｎは２以上の整数とする。また、ｊは１以上ｍ以下の整数とする。
【００１６】
（実施の形態１）
図１は、本発明の実施の形態１にかかるＣＭＯＳイメージセンサの画素部およびその周辺部の概略構成を示すブロック図である。図１に示すように、このＣＭＯＳイメージセンサは、ｍ行ｎ列のマトリクス状に配置された複数のピクセルＰ11〜Ｐmnよりなる画素部と、周辺回路を備えている。周辺回路は、各ピクセルＰ11〜Ｐmnを駆動する駆動部であるｍ個のドライバＤ1〜Ｄmと、後述するように各行のＴＧ信号線の状態の制御を行うｍ個のホールド回路Ｈ1〜Ｈmと、ホールド回路Ｈ1〜Ｈmを駆動する駆動部である複数のドライバ（以下、１次ドライバとする）２１，２２と、１次ドライバ２１，２２を駆動する駆動部であるドライバ（２次ドライバとする）２３と、各ピクセルＰ11〜Ｐmnから転送されてきた電荷に基づいて所望の信号を検出する検出部であるｎ個のＣＤＳ回路Ｃ1〜Ｃnを備えている。
【００１７】
ドライバＤ1，Ｄ2，Ｄm-1，Ｄmは、行方向（図１の横方向）に並ぶｎ個のピクセルＰ11〜Ｐ1n，Ｐ21〜Ｐ2n，Ｐ(m-1)1〜Ｐ(m-1)n，Ｐm1〜Ｐmnごとに設けられており、それぞれ各行の１列目のピクセルＰ11，Ｐ21，Ｐ(m-1)1，Ｐm1に接続されている。また、ホールド回路Ｈ1，Ｈ2，Ｈm-1，Ｈmは、各行ごとに設けられており、それぞれ各行のｎ列目のピクセルＰ1n，Ｐ2n，Ｐ(m-1)n，Ｐmnに接続されている。ＣＤＳ回路Ｃ1，Ｃ2，Ｃn-1，Ｃnは、列方向（図１の縦方向）に並ぶｍ個のピクセルＰ11〜Ｐm1，Ｐ12〜Ｐm2，Ｐ1(n-1)〜Ｐm(n-1)，Ｐ1n〜Ｐmnごとに設けられている。
【００１８】
各１次ドライバ２１，２２は、ｍ個のホールド回路Ｈ1〜Ｈmのうちの一部ずつを駆動する。例えば図１に示す例では、第１の１次ドライバ２１は、２個のホールド回路Ｈ1，Ｈ2を駆動し、第２の１次ドライバ２２は、２個のホールド回路Ｈm-1，Ｈmを駆動する。なお、各１次ドライバ２１，２２が駆動するホールド回路の数は、１個でもよいし３個以上でもよい。そして、すべてのホールド回路Ｈ1〜Ｈmが１次ドライバにより駆動されるように、適当数の１次ドライバが設けられる。
【００１９】
２次ドライバ２３には、各ホールド回路Ｈ1〜Ｈmを制御する信号（以下、ＨＯＬＤ信号とする）が入力される。このように適当数の１次ドライバ２１，２２を２次ドライバ２３で駆動する構成には、各ホールド回路Ｈ1〜Ｈmを制御する信号（以下、ＨＯＬＤ信号とする）のタイミングを取りやすいという利点がある。なお、適当数の１次ドライバを複数のグループに分け、各グループをそれぞれ別の２次ドライバで駆動し、さらに３次となるドライバが複数の２次ドライバを駆動するというように、より次元の高い階層構造としてもよい。
【００２０】
図２は、図１の一行分（ｊ番目の行）を拡大して示す等化回路図である。図２に示すように、各ピクセルＰj1，Ｐjnは、光電変換素子としてフォトダイオード１を有する。フォトダイオード１のアノードは、接地されており、そのカソードは、転送素子である例えばｎチャネルのＭＯＳトランジスタよりなる転送用トランジスタ２のソースに接続されている。
【００２１】
転送用トランジスタ２のゲートは、ＴＧ信号線６に接続されており、そのドレインは、リセット素子である例えばｎチャネルのＭＯＳトランジスタよりなるリセット用トランジスタ５のソースと、例えばｎチャネルのＭＯＳトランジスタよりなる増幅用トランジスタ３のゲートに接続されている。
【００２２】
リセット用トランジスタ５のゲートは、ＲＳＴ信号線８に接続されており、そのドレインは、電源線（ＶＲ線）１２に接続されている。増幅用トランジスタ３のドレインは、電源線（ＶＲ線）１２に接続されており、そのソースは、選択素子である例えばｎチャネルのＭＯＳトランジスタよりなる選択用トランジスタ４のドレインに接続されている。選択用トランジスタ４のゲートは、ＳＥＬ信号線７に接続されており、そのドレインは、当該ピクセルを含む列に対応するＣＤＳ回路Ｃ1〜Ｃnに接続されている。すべてのピクセルＰ11〜Ｐmnの構造は同じである。
【００２３】
ＴＧ信号線６、ＳＥＬ信号線７およびＲＳＴ信号線８は、行ごとに設けられており、画素部を横切るように行方向（図２の横方向）に互いに平行に伸びている。そして、同一行のピクセルＰj1，Ｐjnは、同一のＴＧ信号線６、同一のＳＥＬ信号線７および同一のＲＳＴ信号線８に接続されている。ＴＧ信号線６、ＳＥＬ信号線７およびＲＳＴ信号線８は、ドライバＤjに接続されている。また、ＴＧ信号線６は、ドライバＤjと反対側において、ホールド回路Ｈjに接続されている。
【００２４】
ホールド回路Ｈjは、例えばｎチャネルのＭＯＳトランジスタ（以下、ホールド用トランジスタとする）３１により構成されている。ホールド用トランジスタ３１のソースは、ＴＧ信号線６に接続されており、そのドレインは、接地されている。ホールド用トランジスタ３１のゲートは、ＨＯＬＤ信号線１３に接続されている。ホールド回路Ｈjには、このＨＯＬＤ信号線１３を介して、１次ドライバ２１，２２（図１参照）からＨＯＬＤ信号が供給される。
【００２５】
図３は、図２に示す回路構成においてピクセル信号を読み出す際のＴＧ信号線６、ＳＥＬ信号線７、ＲＳＴ信号線８およびＨＯＬＤ信号線１３の電位変化を示すタイミングチャートである。時刻Ｔ１以前は、ＳＥＬ信号線７、ＲＳＴ信号線８およびＴＧ信号線６の電位は、すべてロー（Ｏｆｆ）であり、ＨＯＬＤ信号線１３の電位は、ハイ（Ｏｎ）である。時刻Ｔ１でＲＳＴ信号線８のみがハイ（Ｏｎ）に切り替わる。
【００２６】
その後、時刻Ｔ２でＲＳＴ信号線８がロー（Ｏｆｆ）に切り替わると同時に、ＳＥＬ信号線７がハイ（Ｏｎ）に切り替わる。その後、時刻Ｔ３でＨＯＬＤ信号線１３がロー（Ｏｆｆ）に切り替わる。つづいて、時刻Ｔ４でＴＧ信号線６がハイ（転送）に切り替わり、その後の時刻Ｔ５でＴＧ信号線６がロー（Ｏｆｆ）に切り替わる。つづいて、時刻Ｔ６でＨＯＬＤ信号線１３がハイ（Ｏｎ）に切り替わる。その後、時刻Ｔ７でＳＥＬ信号線７がロー（Ｏｆｆ）に切り替わり、時刻Ｔ１以前の状態に復帰する。
【００２７】
時刻Ｔ１〜Ｔ４は、ノイズ読み出し期間（Ｎｏｉｓｅ  Ｒｅａｄ）であり、電源電圧が、リセット用トランジスタ５、増幅用トランジスタ３および選択用トランジスタ４を介してＣＤＳ回路Ｃ1〜Ｃnに印加される。それによって、ＣＤＳ回路Ｃ1〜Ｃnがリセットされる。上述したように、時刻Ｔ１〜Ｔ２の期間では、ＲＳＴ信号線８の電位がハイ（Ｏｎ）であり、また時刻Ｔ２〜Ｔ７の期間では、ＳＥＬ信号線７の電位がハイ（Ｏｎ）である。
【００２８】
そのため、時刻Ｔ１〜Ｔ４の期間では、ＴＧ信号線６の電位は、ドライバＤjによりロー（Ｏｆｆ）にされているが、ＲＳＴ信号線８との間の寄生容量９（図２参照）およびＳＥＬ信号線７との間の寄生容量１０（図２参照）による容量結合によって徐々に上昇し、ドライバＤjから遠ざかるほど高くなる。
【００２９】
その一方で、時刻Ｔ１〜Ｔ３の期間では、ＨＯＬＤ信号線１３の電位がハイ（Ｏｎ）であるので、ホールド用トランジスタ３１がオン状態であり、ＴＧ信号線６の、ホールド用トランジスタ３１との接続ノードの電位は接地電位である。つまり、図４にＴＧ信号線６の電位変化を概念的に示すように、ＴＧ信号線６の電位１４は、その両端で接地電位となり、中央部でわずかに高くなる。
【００３０】
従って、従来に比べて、ノイズ読み出し期間中にフォトダイオード１から漏れる電荷の量を少なくすることができる。また、同一行内のピクセルＰj1，Ｐjn間で、ノイズ読み出し期間にフォトダイオード１から漏れる電荷の量に差ができるのを抑制することができ、ピクセルＰj1，Ｐjn間での電荷の漏れ量の差を小さくすることができる。
【００３１】
時刻Ｔ４〜Ｔ７は、信号読み出し（Ｓｉｇｎａｌ  Ｒｅａｄ）期間であり、フォトダイオード１の光電変換により蓄積された電荷が、転送用トランジスタ２、増幅用トランジスタ３および選択用トランジスタ４を介してＣＤＳ回路Ｃ1〜Ｃnに転送される。時刻Ｔ４〜Ｔ５の期間では、ＴＧ信号線６の電位をハイ（Ｏｎ）にして転送用トランジスタ２をオン状態にする必要があるので、少なくともこの期間では、ＨＯＬＤ信号線１３の電位をロー（Ｏｆｆ）に保ち、ホールド用トランジスタ３１をオフ状態にしておく。図３に示す例では、実際の電荷の転送期間（時刻Ｔ４〜Ｔ５の期間）に対して、その前後に時刻Ｔ３〜Ｔ４の期間と時刻Ｔ５〜Ｔ６の期間の余裕をもたせて、ホールド用トランジスタ３１をオフ状態にしている。
【００３２】
なお、図５に示すように、時刻Ｔ４でＴＧ信号線６の電位をハイ（転送）に切り替えると同時に、ＨＯＬＤ信号線１３の電位をロー（Ｏｆｆ）に切り替え、時刻Ｔ５でＴＧ信号線６の電位をロー（Ｏｆｆ）に切り替えると同時に、ＨＯＬＤ信号線１３の電位をハイ（Ｏｎ）に切り替えるようにしてもよい。いずれの場合でも、時刻Ｔ７以降の期間は、アナログ信号をデジタル信号に変換する（ＡＤＣ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｓｉｏｎ））期間である。
【００３３】
（実施の形態２）
図６は、本発明の実施の形態２にかかるＣＭＯＳイメージセンサの画素部およびその周辺部の概略構成を示すブロック図である。図６に示すように、実施の形態２が実施の形態１と異なるのは、すべてのホールド回路Ｈ1〜Ｈmを単一のドライバ（駆動部）２４で駆動するようにしたことである。
【００３４】
その他の構成および動作タイミング等は実施の形態１と同じであるので、説明を省略する。実施の形態２によれば、ホールド回路Ｈ1〜Ｈmを駆動するドライバの占める面積が小さくなるので、ＣＭＯＳイメージセンサ全体の面積縮小を図ることができる。
【００３５】
（実施の形態３）
図７は、本発明の実施の形態３にかかるＣＭＯＳイメージセンサの画素部およびその周辺部の概略構成を示すブロック図である。図７に示すように、実施の形態３が実施の形態１と異なるのは、制御回路２５から供給されたＨＯＬＤ信号をシフトレジスタＳ1〜Ｓmにより順次送り、各シフトレジスタＳ1〜Ｓmから各ホールド回路Ｈ1〜ＨmにＨＯＬＤ信号を供給するようにしたことである。
【００３６】
その他の構成および動作タイミング等は実施の形態１と同じであるので、説明を省略する。実施の形態３によれば、低消費電力化を図ることができる。
【００３７】
（実施の形態４）
図８は、本発明の実施の形態４にかかる動作タイミングを示すタイミングチャートである。図８に示すように、時刻Ｔ１と時刻Ｔ２との間のある時刻をＴ１１とすると、実施の形態４が実施の形態１と異なるのは、ＨＯＬＤ信号線１３の電位を、時刻Ｔ１１〜Ｔ３の期間だけハイ（Ｏｎ）にし、その他の期間ではロー（Ｏｆｆ）にすることである。
【００３８】
このようにすると、ＲＳＴ信号線８の電位がハイ（Ｏｎ）に切り替わるときには、ホールド用トランジスタ３１はオフ状態であるので、ＴＧ信号線６は、ＲＳＴ信号線８との間の寄生容量９による容量結合の影響を受けることになる。従って、この動作タイミングが適するのは、ＴＧ信号線６とＲＳＴ信号線８との間の寄生容量９が小さく、その容量結合の影響が小さいときである。
【００３９】
（実施の形態５）
図９は、本発明の実施の形態５にかかる動作タイミングを示すタイミングチャートである。図９に示すように、時刻Ｔ１以前のある時刻をＴ０とし、時刻Ｔ１と時刻Ｔ２との間のある時刻をＴ１１とすると、実施の形態５が実施の形態１と異なるのは、ＨＯＬＤ信号線１３の電位を、時刻Ｔ０〜Ｔ１１の期間だけハイ（Ｏｎ）にし、その他の期間ではロー（Ｏｆｆ）にすることである。
【００４０】
このようにすると、ＳＥＬ信号線７の電位がハイ（Ｏｎ）に切り替わるときには、ホールド用トランジスタ３１はオフ状態であるので、ＴＧ信号線６は、ＳＥＬ信号線７との間の寄生容量１０による容量結合の影響を受けることになる。従って、この動作タイミングが適するのは、ＴＧ信号線６とＳＥＬ信号線７との間の寄生容量１０が小さく、その容量結合の影響が小さいときである。
【００４１】
（実施の形態６）
図１０は、本発明の実施の形態６にかかる動作タイミングを示すタイミングチャートである。図１０に示すように、時刻Ｔ１以前のある時刻をＴ０とすると、実施の形態６が実施の形態１と異なるのは、ＨＯＬＤ信号線１３の電位を、時刻Ｔ０〜Ｔ３の期間だけハイ（Ｏｎ）にし、その他の期間ではロー（Ｏｆｆ）にすることである。
【００４２】
このようにすると、実施の形態１と同様に、ＲＳＴ信号線８の電位がハイ（Ｏｎ）に切り替わるときも、ＳＥＬ信号線７の電位がハイ（Ｏｎ）に切り替わるときも、ホールド用トランジスタ３１をオン状態にしておくことができる。
【００４３】
以上において、本発明は、上述した実施の形態に限らず、種々変更可能である。例えば、上記各実施の形態では、４行分のピクセルと４列分のピクセルを示したが、ｍ行ｎ列の画素部の行数と列数はこれに限らない。また、行数は１でもよく、その場合にはラインセンサとなる。
【００４４】
また、ホールド用トランジスタ３１のドレインの電位を接地電位にする代わりに、負電位にしてもよい。トランジスタの微細化が進み、それによってリーク電流が増えた場合、ＴＧ信号線６の電位を接地電位にしても十分にリーク電流を抑えることができないおそれがある。そのような場合に、ＴＧ信号線６の電位を負電位にすれば、リーク電流を抑えることができる。さらに、転送用トランジスタ２、増幅用トランジスタ３、選択用トランジスタ４、リセット用トランジスタ５およびホールド用トランジスタ３１をｐチャネルのＭＯＳトランジスタで構成してもよい。
【産業上の利用可能性】
【００４５】
以上のように、本発明にかかる固体撮像装置および固体撮像装置の制御方法は、ＣＭＯＳイメージセンサを用いた撮像装置に有用であり、特に、デジタルカメラや、デジタルカメラ付き携帯電話のカメラ部や、スキャナ等の画像読み取り装置に適している。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態１にかかるＣＭＯＳイメージセンサの画素部およびその周辺部の概略構成を示すブロック図である。
【図２】図１の要部を拡大して示す等化回路図である。
【図３】図２に示す回路構成においてピクセル信号を読み出す際の動作タイミングを示すタイミングチャートである。
【図４】図２に示す回路構成において容量結合により上昇したＴＧ信号線の電位変化を示す概念図である。
【図５】図３に示す動作タイミングの変形例を示すタイミングチャートである。
【図６】本発明の実施の形態２にかかるＣＭＯＳイメージセンサの画素部およびその周辺部の概略構成を示すブロック図である。
【図７】本発明の実施の形態３にかかるＣＭＯＳイメージセンサの画素部およびその周辺部の概略構成を示すブロック図である。
【図８】本発明の実施の形態４にかかるＣＭＯＳイメージセンサの動作タイミングを示すタイミングチャートである。
【図９】本発明の実施の形態５にかかるＣＭＯＳイメージセンサの動作タイミングを示すタイミングチャートである。
【図１０】本発明の実施の形態６にかかるＣＭＯＳイメージセンサの動作タイミングを示すタイミングチャートである。
【図１１】従来のＣＭＯＳイメージセンサの画素部およびその周辺部の概略構成を示すブロック図である。
【図１２】図１１の要部を拡大して示す等化回路図である。
【図１３】図１２に示す回路構成においてピクセル信号を読み出す際の動作タイミングを示すタイミングチャートである。
【図１４】図１２に示す回路構成において容量結合により上昇したＴＧ信号線の電位変化を示す概念図である。
【符号の説明】
【００４７】
Ｃ1〜Ｃn  検出部（ＣＤＳ回路）
Ｄ1〜Ｄm，Ｄj  駆動部（ドライバ）
Ｈ1〜Ｈm，Ｈj  ホールド回路
Ｐ11〜Ｐmn，Ｐj1，Ｐjn  ピクセル
Ｓ1〜Ｓm  シフトレジスタ
１  光電変換素子（フォトダイオード）
２  転送素子（転送用トランジスタ）
４  選択素子（選択用トランジスタ）
５  リセット素子（リセット用トランジスタ）
６  転送制御信号線（ＴＧ信号線）
７  選択制御信号線（ＳＥＬ信号線）
８  リセット制御信号線（ＲＳＴ信号線）
２１，２２  駆動部（１次ドライバ）
２３  駆動部（２次ドライバ）
２４  駆動部（ドライバ）
３１  ホールド用トランジスタ
【図１】
2006020174.tif 000003
【図２】
2006020174.tif 000004
【図３】
2006020174.tif 000005
【図４】
2006020174.tif 000006
【図５】
2006020174.tif 000007
【図６】
2006020174.tif 000008
【図７】
2006020174.tif 000009
【図８】
2006020174.tif 000010
【図９】
2006020174.tif 000011
【図１０】
2006020174.tif 000012
【図１１】
2006020174.tif 000013
【図１２】
2006020174.tif 000014
【図１３】
2006020174.tif 000015
【図１４】
2006020174.tif 000016