(57)【要約】【課題】  著作権保護すべきディジタル信号のデータ転送を、安全かつ効率的に行う信号処理装置を提供する。【解決手段】  ディジタル信号を入出力する入出力インタフェース部（１０２、１０４、１０６）と、入出力するディジタル信号を暗号化及び復号化する暗号復号部（１１２，１１３）と、ディジタル信号をメモリに格納するメモリインタフェース（１１４）と、ディジタル信号を調停し時分割に処理するアービタ（調停部）（１１３）とを設ける。アービタは、前の暗号復号部における暗号処理と復号処理を時分割に並列処理するようにした。記録再生部（２００，３００）は暗号化された信号を記録再生する。【選択図】  図１
2006140547.tif 000002
【特許請求の範囲】
【請求項１】
ディジタル信号が入出力される入出力部と、
ディジタル信号及び制御信号が入出力される第１の入出力バス部と、
ディジタル信号及び制御信号が入出力される第２の入出力バス部と、
前記ディジタル信号を前記制御信号に基づいて暗号化及び復号化する暗号復号部と、
前記制御信号に基づいてメモリに前記ディジタル信号を格納するメモリインタフェース部と、
前記入出力部、前記入出力バス部、前記暗号復号部及び前記メモリとの間で前記ディジタル信号を前記制御信号に基づいて調停し時分割に処理する調停部と、
を備えたことを特徴とする信号処理装置。
【請求項２】
請求項１に記載の信号処理装置において、
前記調停部は、前記第１又は第２の入出力バス部に入力された複数の制御信号に基づき、前記暗号復号部において前記ディジタル信号の暗号化及び復号化を並列処理することを特徴とする信号処理装置。
【請求項３】
請求項１記載の信号処理装置において、
前記調停部は、前記第１又は第２の入出力バス部に入力された複数の制御信号に基き、前記暗号復号部で前記ディジタル信号を暗号化するとともに、前記暗号復号部において前記暗号復号部で暗号化されたディジタル信号とは別のディジタル信号を復号化することを特徴とする信号処理装置。
【請求項４】
ディジタル信号が入出力される入出力部と、
ディジタル信号及び制御信号が入出力される第１の入出力バス部と、
ディジタル信号及び制御信号が入出力される第２の入出力バス部と、
前記ディジタル信号を前記制御信号に基づいて暗号化及び復号化する複数の暗号復号部と、
前記制御信号に基づいてメモリに前記ディジタル信号を格納するメモリインタフェース部と、
前記入出力部、前記入出力バス部、前記暗号復号部及び前記メモリとの間で前記ディジタル信号を前記制御信号に基づいて調停し時分割に処理する調停部と、
を備えたことを特徴とする信号処理装置。
【請求項５】
請求項４記載の信号処理装置において、
前記複数の暗号復号部の内の１つの暗号復号部は、前記第１又は第２の入出力バス部に入力された制御信号に基づき、前記入出力部に入力されたディジタル信号を暗号化することを特徴とする信号処理装置。
【請求項６】
請求項４記載の信号処理装置において、
前記複数の暗号復号部の内の１つの暗号復号部は、前記第１又は第２の入出力バス部に入力された制御信号に基づき、前記第２の入出力バス部に入力されたディジタル信号を復号化することを特徴とする信号処理装置。
【請求項７】
請求項４に記載の信号処理装置において、
前記第１又は第２の入出力バス部に入力された制御信号に基づき、前記複数の暗号復号部の内の１つの暗号復号部は、前記第２の入出力バス部に入力されたディジタル信号を復号化し、前記複数の暗号化復号部の内の暗号復号部以外の他の１つの暗号復号部は、前記復号化されたディジタル信号を暗号化することを特徴とする信号処理装置。
【請求項８】
請求項５乃至７のいずれか１項に記載の信号処理装置において、
前記複数の暗号復号部は、互いに異なる暗号アルゴリズムにて暗号化及び復号化することを特徴とする信号処理装置。
【請求項９】
請求項１又は４記載の信号処理装置において、
前記入出力部、前記第１及び第２の入出力バス部、前記暗号復号部、前記メモリインタフェース部及び前記調停部は、１つの集積回路に搭載されることを特徴とする信号処理装置。
【請求項１０】
ディジタル信号が入出力される入出力部と、
ディジタル信号及び制御信号が入出力される第１の入出力バス部と、
ディジタル信号及び制御信号が入出力される第２の入出力バス部と、
前記ディジタル信号を前記制御信号に基づいて暗号化及び復号化する制御回路に前記ディジタル信号を出力するバスインタフェース部と、
前記制御信号に基づいてメモリに前記ディジタル信号を格納するメモリインタフェース部と、
前記入出力部、前記入出力バス部、前記制御回路及び前記メモリとの間で前記ディジタル信号を前記制御信号に基づいて調停し時分割に処理する調停部と、
を備えたことを特徴とする信号処理装置。
【請求項１１】
メモリ、信号処理回路及び記録再生回路を備えた記録再生装置であって、
前記メモリは、ディジタル信号を格納する格納部を有し、
前記信号処理回路は、ディジタル信号が入出力される入出力部と、ディジタル信号及び制御信号が入出力される第１の入出力バス部と、ディジタル信号及び制御信号が入出力される第２の入出力バス部と、前記第２の入出力バスを介して前記記録再生回路へ前記ディジタル信号を出力するバスインタフェース部と、前記ディジタル信号を前記制御信号に基づいて暗号化及び復号化する暗号復号部と、前記制御信号に基づいて前記メモリに前記ディジタル信号を格納するメモリインタフェース部と、前記入出力部、前記入出力バス部、前記暗号復号部及び前記メモリとの間で前記ディジタル信号を前記制御信号に基づいて調停し時分割に処理する調停部を有し、
前記記録再生回路は、前記ディジタル信号を記録媒体へ記録し、記録媒体から再生する記録再生部を有することを特徴とした記録再生装置。
【請求項１２】
請求項１１記載の記録再生装置であって、
前記記録再生回路は複数の記録再生回路であり、
前記複数の記録再生回路のうち１つの記録再生回路から前記１つの記録再生回路とは別の記録再生回路へディジタル信号が複製又は移動される場合、前記ディジタル信号は、汎用バスを介することなく、前記信号処理回路の前記暗号復号部において暗号化及び復号化されて複製又は移動されることを特徴とする記録再生装置。
【請求項１３】
メモリ、信号処理回路、制御回路及び記録再生回路を備えた記録再生装置であって、
前記メモリは、ディジタル信号を格納する格納部を有し、
前記信号処理回路は、ディジタル信号が入出力される入出力部と、ディジタル信号及び制御信号が入出力される第１の入出力バス部と、前記第１の入出力バスを介して前記制御回路へ前記ディジタル信号を出力する第１のバスインタフェース部と、ディジタル信号及び制御信号が入出力される第２の入出力バス部と、前記第２の入出力バスを介して前記記録再生回路へ前記ディジタル信号を出力する第２のバスインタフェース部と、前記制御信号に基づいて前記メモリに前記ディジタル信号を格納するメモリインタフェース部と、前記入出力部、前記入出力バス部、前記暗号復号部及び前記メモリとの間で前記ディジタル信号を前記制御信号に基づいて調停し時分割に処理する調停部を有し、
前記制御回路は、前記制御信号に基いて、前記第２のバスインタフェース部を介して入力されてきたディジタル信号を暗号化又は復号化する暗号復号部を有し、
前記記録再生回路は、前記ディジタル信号を記録媒体へ記録し、記録媒体から再生する記録再生部を有することを特徴とした記録再生装置。
【請求項１４】
請求項１３記載の記録再生装置であって、
前記記録再生回路は複数の記録再生回路であり、
前記複数の記録再生回路のうち１つの記録再生回路から前記１つの記録再生回路とは別の記録再生回路へディジタル信号が複製又は移動される場合、前記ディジタル信号は、汎用バスを介することなく、前記制御回路の前記暗号復号部において暗号化及び復号化されて複製又は移動されることを特徴とする記録再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入出力するディジタル信号の暗号・復号処理を行う信号処理装置及びこれを用いた記録再生装置に関する。
【背景技術】
【０００２】
近年、家庭用のビデオテープレコーダに代えて、ハードディスクを記録媒体とするいわゆるＨＤＤレコーダが急速に普及しつつある。中でも、ＤＶＤ−ＲＡＭ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等の記録型光ディスクへの記録再生を可能とした一体型レコーダの需要が大きい。また、このような一体型レコーダにおいてはＰＣＩバスを有しているものが多い。
【０００３】
このようなＰＣＩバスを有している一体型レコーダにおいては、ＰＣＩバス上に流れるストリームの著作権を保護するために、当該ストリームを暗号化している(特許文献１参照)。
【０００４】
【特許文献１】特開２００３−４２０３２４
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前記特許文献１記載の技術では、ＰＣＩバス上に流れるストリームは暗号化されているものの、窃取される可能性が残されており、より強固な著作権保護がなされることが望ましい。
【０００６】
本発明は、このような課題を解決し、著作権保護すべきディジタル信号のデータ転送を、安全かつ効率的に行う装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、かかる課題を解決するために、ディジタル信号が入出力される入出力部と、ディジタル信号及び制御信号が入出力される第１の入出力バス部と、ディジタル信号及び制御信号が入出力される第２の入出力バス部と、前記ディジタル信号を前記制御信号に基づいて暗号化及び復号化する暗号復号部と、前記制御信号に基づいてメモリに前記ディジタル信号を格納するメモリインタフェース部と、前記入出力部、前記入出力バス部、前記暗号復号部及び前記メモリとの間で前記ディジタル信号を前記制御信号に基づいて調停し時分割に処理する調停部を備える構成とした。
【発明の効果】
【０００８】
本発明によれば、ディジタル信号の著作権を保護することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明による信号処理装置と、これを用いた記録再生装置の実施形態について説明する。
【実施例１】
【００１０】
図１は本発明による信号処理装置の一実施形態を示すブロック図である。１００は信号処理装置であり、１０１はディジタル信号を入力するための入力端子であり、１０３はディジタル信号を出力するための出力端子、１０５はディジタル信号を入出力するための入出力端子である。１０７、１０９はディジタル信号及び制御信号を入出力するための入出力バス端子である。１１５はディジタル信号を格納するメモリ（図示しない）を接続するメモリバス端子、１１４はメモリバス端子１１５に接続されたメモリにディジタル信号を格納するための制御を行うメモリインタフェース部である。１１１はメモリへの書き込み及び読み出しを時分割に処理するアービタ（調停部）である。１０２は入力端子１０１から入力されたディジタル信号を受け取り、アービタ１１１に渡す入力インタフェース部、１０４は、アービタ１１１から受け取ったディジタル信号を出力端子１０３に出力する出力インタフェース部である。１０６は、入出力端子１０５から入力されたディジタル信号を受け取り、アービタ１１１に渡し、アービタ１１１から受け取ったディジタル信号を入出力端子１０５に出力する入出力インタフェース部である。１０８、１１０は、アービタ１１１と入出力バス端子１０７、１０９の間でディジタル信号を入出力し、また、図示しないホストからの制御信号を入力する入出力バスインタフェース部であり、例えばＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスが用いられる。１１２及び１１３は、ディジタル信号の暗号及び復号処理を行う暗号復号部であり、ここでは２個の暗号処理部を備えるものとする。
【００１１】
ここで、入力端子１０１から入力されるディジタル信号を入出力バス端子１０９に出力する動作について説明する。前述のように、ホストからの制御信号は、たとえば入出力バス端子１０７を介して入出力バスインタフェース部１０８から供給される。
【００１２】
まず、入力端子１０１を介して入力インタフェース部１０２から入力されるディジタル信号は、アービタ１１１を介してメモリインタフェース部１１４を介しメモリに格納される。ここで、受け取った制御信号が暗号復号部１１２による暗号化を指示している場合、メモリに格納されたディジタル信号は、一旦アービタ１１１によりメモリインタフェース部１１４を介し読み出され、暗号復号部１１２において暗号化されてメモリインタフェース部１１４を介し再度メモリに格納される。続いてアービタ１１１は、暗号復号部１１２により暗号化されメモリに格納されたディジタル信号をメモリインタフェース部１１４を介し入出力バスインタフェース部１１０に供給し、ディジタル信号が入出力バス端子１０９から出力される。
【００１３】
また、受け取った制御信号が、暗号復号部１１３による暗号化を指示している場合、メモリに格納されたディジタル信号は、一旦アービタ１１１によりメモリインタフェース部１１４を介し読み出され、暗号復号部１１３において暗号化されて再度メモリにメモリインタフェース部１１４を介し格納される。続いてアービタ１１１は、暗号復号部１１３により暗号化されメモリに格納されたディジタル信号をメモリインタフェース部１１４を介し入出力バスインタフェース部１１０に供給し、ディジタル信号が入出力バス端子１０９から出力される。
【００１４】
さらに、受け取った制御信号が、暗号化を指示していない場合、入力インタフェース部１０１から入力されメモリに格納されたディジタル信号が、メモリインタフェース部１１４を介しアービタ１１１から読み出され、メモリインタフェース部１１４を介し入出力バスインタフェース部１１０に供給され、ディジタル信号が入出力バス端子１０９から出力される。
【００１５】
次に、入出力バス端子１０９から入力されるディジタル信号を出力端子１０３に出力する動作について説明する。前述のように、ホストからの制御信号は、入出力バス端子１０７を介して入出力バスインタフェース部１０８から供給される。
【００１６】
まず、入出力バス端子１０９を介して入出力バスインタフェース部１１０から入力されるディジタル信号は、アービタ１１１、メモリインタフェース部１１４を介してメモリに格納される。ここで、受け取った制御信号が暗号復号部１１２による復号化を指示している場合、メモリに格納されたディジタル信号は、一旦メモリインタフェース部１１４を介しアービタ１１１により読み出され、暗号復号部１１２において復号化されてメモリインタフェース部１１４を介し再度メモリに格納される。続いて、アービタ１１１は暗号復号部１１２により復号化されメモリに格納されたディジタル信号をメモリインタフェース部１１４を介し出力インタフェース部１０４に供給し、ディジタル信号が出力端子１０３から出力される。
【００１７】
また、受け取った制御信号が、暗号復号部１１３による復号化を指示している場合、メモリに格納されたディジタル信号は、一旦メモリインタフェース部１１４を介しアービタ１１１により読み出され、暗号復号部１１３において復号化されてメモリインタフェース部１１４を介し再度メモリに格納される。続いて、アービタ１１１は暗号復号部１１３により復号化されメモリに格納されたディジタル信号をメモリインタフェース部１１４を介し出力インタフェース部１０４に供給し、ディジタル信号が出力端子１０３から出力される。
【００１８】
さらに、受け取った制御信号が、復号化を指示していない場合、入出力バスインタフェース部１１０から入力されメモリに格納されたディジタル信号が、メモリインタフェース部１１４を介しアービタ１１１から読み出され、出力インタフェース１０４に供給され、ディジタル信号が出力端子１０３から出力される。
【００１９】
入出力端子１０５で入出力されるディジタル信号を入出力バス端子１０９で入出力する動作については、上記で説明した入力端子１０１から入力されるディジタル信号を入出力バス端子１０９に出力する動作と、入出力バス端子１０９から入力されるディジタル信号を出力端子１０３に出力する動作と同様の動作が、受け取った制御信号により切り換えて行われるものである。
【００２０】
次に、入出力バス端子１０９から入力されるディジタル信号を復号及び暗号化して再度入出力バス端子１０９に出力する動作について説明する。前述のように、ホストからの制御信号は、入出力バス端子１０７を介して入出力バスインタフェース部１０８から供給される。
【００２１】
まず、入出力バス端子１０９を介して入出力バスインタフェース部１１０から入力されるディジタル信号は、アービタ１１１、メモリインタフェース部１１４を介してメモリに格納される。ここで、メモリに格納されたディジタル信号は、一旦アービタ１１１によりメモリインタフェース部１１４を介し読み出され、暗号復号部１１２において復号化されてメモリインタフェース部１１４を介し再度メモリに格納される。さらに、暗号復号部１１２により復号化され格納されたディジタル信号をメモリインタフェース部１１４を介し読み出し、暗号復号部１１３において暗号化されてメモリインタフェース部１１４を介し再度メモリに格納される。続いて、アービタ１１１は暗号復号部１１３により暗号化されメモリに格納されたディジタル信号をメモリインタフェース部１１４を介し入出力バスインタフェース部１１０に供給し、ディジタル信号が入出力バス端子１０９から出力される。
【００２２】
また、上述の動作を時分割で並列処理する場合を説明する。ホストからの制御信号が、入出力バス端子１０７を介して入出力バスインタフェース部１０８から供給されるが、さらに別の制御信号をホストから供給することで、複数の処理を並列処理することが可能である。
【００２３】
例えば、前述した暗号復号部１１２による暗号化を指示する制御信号と、暗号復号部１１３による復号化を指示する制御信号とを重ねて受け取った場合を説明する。入力端子１０１を介して入力インタフェース部１０２から入力されるディジタル信号（以下、第１信号と呼ぶ）がアービタ１１１、メモリインタフェース部１１４を介してメモリに格納されると共に、入出力バス端子１０９を介して入出力バスインタフェース部１１０から入力されるディジタル信号（以下、第２信号と呼ぶ）がアービタ１１１、メモリインタフェース部１１４を介してメモリに格納される。この場合、アービタ１１１はそれぞれのインタフェース部から入力される第１、第２信号をメモリインタフェース部１１４を介して、メモリの異なる領域に時分割で格納する。
【００２４】
次にアービタ１１１は、メモリに格納されたディジタル信号をメモリインタフェース部１１４を介して読み出し、第１信号については暗号復号部１１２に供給し、該暗号復号部１１２において暗号化された第１信号を再度メモリに格納する。また、第２信号については暗号復号部１１３に供給し、該暗号復号部１１３において復号化された第２信号を再度メモリに格納する。この場合も、メモリインタフェース部１１４を介して上記とは異なる領域に時分割で格納する。
【００２５】
さらにアービタ１１１は、メモリから、暗号復号部１１２において暗号化された第１信号を入出力バスインタフェース部１１０に供給し、また、暗号復号部１１３において復号化された第２信号を出力インタフェース部１０４に供給する。この場合も時分割に読み出しが行われる。
【００２６】
以上のように、本実施例のアービタ１１１により、暗号化と復号化の複数並列処理を実現することができる。
その他、前述した入出力バス端子１０９から入力されるディジタル信号を復号及び暗号化して再度入出力バス端子１０９に出力する動作において、暗号復号部１１２で復号化し、さらに同じ暗号復号部１１２において復号時とは異なる鍵で暗号化することも可能である。
さらに、前述した入出力バス端子１０９から入力されるディジタル信号を復号及び暗号化して再度入出力バス端子１０９に出力する動作をしながら、例えば、入出力バス端子１０９から入力されるディジタル信号を暗号復号部１１２により復号し入出力インタフェース部１０６を介し入出力端子１０５からの出力等、同様に並列処理を行うことが可能である。
【実施例２】
【００２７】
図２は、信号処理装置１００をディジタルレコーダに適用した一実施形態を示す。４００はディジタルレコーダ、４０１は映像信号入力端子、４０２は音声信号入力端子、４０３は映像信号Ａ／Ｄコンバータ、４０４は音声信号Ａ／Ｄコンバータ、４０５はコピー制限情報検出回路、４０７は映像信号圧縮回路、４０８は音声信号圧縮回路、４０９はシステムエンコーダ、４１０はＰＣＩバス、４１１はバスインタフェースでありいわゆるサウスブリッジ、２００は例えばハードディスクドライブなどの記録再生部、３００は例えば光ディスクドライブなどの記録再生部、１００は前述の信号処理装置でありバスインタフェース４１１との専用バスが入出力端子１０９で接続されるいわゆるノースブリッジ、４１２はメモリ、４２１は制御回路でありいわゆるＣＰＵ、４１４はシステムデコーダ、４１５は映像信号伸張回路、４１６は音声信号伸張回路、４１７は映像信号Ｄ／Ａコンバータ、４１８は音声信号Ｄ／Ａコンバータ、４１９は映像信号出力端子、４２０は音声信号出力端子である。
【００２８】
まず、記録再生部２００、及び記録再生部３００での記録及び再生動作について説明する。映像信号入力端子４０１から入力された映像信号は、映像信号Ａ／Ｄコンバータ４０３においてディジタル信号に変換され、コピー制限情報検出回路４０５に入力されるとともに、映像信号圧縮回路４０７に入力される。コピー制限情報検出回路４０５では、例えば、映像信号の垂直帰線区間に重畳されているコピー制限情報を検出する。コピー制限情報としては、コピー可、一世代コピー可、コピー禁止の意味を持つ情報であり、コピー禁止の場合は、以下の動作は行わない。
【００２９】
なお、検出したコピー制限情報は、ＰＣＩバス４１０、バスインタフェース４１１、信号処理装置１００を経て制御装置４２１に伝えられる。
【００３０】
映像信号圧縮回路４０７では、例えば、映像圧縮符号化方式としてＩＳＯ／ＩＥＣ１３８１８−２（通称ＭＰＥＧ２Ｖｉｄｅｏ）ＭＰ＠ＭＬ（Ｍａｉｎ  Ｐｒｏｆｉｌｅ＠Ｍａｉｎ  Ｌｅｖｅｌ）規格に準拠した圧縮符号化データを生成する。映像圧縮符号化方式としては、これに限定するものではなく、ＪＰＥＧ規格方式などでもよい。生成した圧縮符号化映像データは、システムエンコーダ４０９に入力される。
【００３１】
また、音声信号入力端子４０２から入力された音声信号は、音声信号Ａ／Ｄコンバータ４０４において所定のサンプリングレートによりアナログ／ディジタル変換が行われる。ディジタル信号に変換された音声信号は、音声信号圧縮回路４０８に入力される。音声信号圧縮回路４０８では、例えば、音声圧縮符号化方式としてＩＳＯ／ＩＥＣ１３８１８−１（通称ＭＰＥＧ２Ａｕｄｉｏ）規格に準拠した圧縮符号化データを生成する。音声圧縮符号化方式についても特にこれ限定するものではない。生成した圧縮符号化音声データは、システムエンコーダ４０９に入力される。
【００３２】
システムエンコーダ４０９に入力された圧縮符号化映像データ及び圧縮符号化音声データは、それぞれパケット化及び多重化され、一本のシステムストリームに変換された後、信号処理装置１００に入力される。システムストリームには、付加情報として、元映像のサイズ、縦横比、システムストリーム中の圧縮符号化映像データ及び圧縮符号化音声データのビットレート、コピー制限情報等が追加される。ここで、コピー制限情報検出回路４０５で一世代コピー可の検出がされた場合、例えば、システムストリームに追加されるコピー制限情報としては、コピー禁止の情報に変更されて追加される。
【００３３】
また、制御回路４２１はコピー制限情報検出回路４０５の検出結果をもとに、信号処理装置１００に対し、入出力バス端子１０７を介し制御信号を発行する。一世代コピー可の検出がされた場合、暗号化処理の指示を行う。
【００３４】
入力端子１０１から信号処理装置１００に入力されたシステムストリームは、制御回路４２１から受け取った制御信号に従い処理され、一旦メモリ４１２に格納された後、入出力バス端子１０９から、バスインタフェース４１１を介して、記録再生部２００、又は記録再生部３００にて記録される。
【００３５】
この際、例えば、記録再生部２００で記録する場合は、図１の暗号復号部１１２により暗号化を行い、記録再生部３００で記録する場合は、図１の暗号復号部１１３により暗号化を行う。信号処理装置１００の動作については前述した通りである。当然同じ暗号復号部で暗号化をおこなってもよい。
【００３６】
なお、信号処理装置１００内部の暗号復号部１１２、暗号復号部１１３に供給する暗号復号鍵を生成するための鍵情報として、制御回路４２１が保有している固有情報を用いてもよい。また、暗号復号部１１２、暗号復号部１１３に供給する暗号復号鍵を生成するための鍵情報として、上記に加えて、記録再生部３００の光ディスクが持つ固有情報を用いてもよい。
【００３７】
ここで、システムストリームが暗号復号部（１１２，１１３）において暗号化されるのは、前述のコピー制限情報検出回路４０５において、例えば一世代コピー可の情報を検出した場合であり、コピー可の場合は暗号化されなくてもよい。
【００３８】
一方、記録再生部２００、又は記録再生部３００にて再生されるシステムストリームは、バスインタフェース４１１、入出力端子１０９を経由して信号処理装置１００に入力されメモリ４１２に格納される。
【００３９】
信号処理装置１００に入力されたシステムストリームは、制御回路４２１から受け取った制御信号に従い処理され、出力端子１０３を介してシステムデコーダ４１４に入力される。信号処理装置１００の動作については前述した通りであり、暗号復号部１１２、又は暗号復号部１１３に供給する暗号復号鍵は記録時と同一のものとなる。
【００４０】
システムデコーダ４１４に入力されたシステムストリームは、圧縮符号化映像データ、及び圧縮符号化音声データのパケットにそれぞれ分離され、各々のパケットから取り出した圧縮符号化映像データは映像信号伸張回路４１５に、また圧縮符号化音声データは音声信号伸張回路４１６に入力される。伸張が施された映像信号は映像信号Ｄ／Ａコンバータ４１７に、音声信号は音声信号Ｄ／Ａコンバータ４１８に入力され、アナログ信号に変換され、映像信号出力端子４１９、音声信号出力端子４２０から出力される。
【００４１】
以上のように、記録する映像音声信号のコピー制限情報に基づいて信号処理装置１００において、記録媒体に応じて暗号化、復号化処理が行われ、記録媒体上には暗号化されたシステムストリームが記録されるので記録媒体上での著作権が保護できる。また、ＰＣＩバス４１０上にはシステムストリームが伝送されないので、安全にデータ転送が行える。
【００４２】
次に記録再生部２００から記録再生部３００へのダビング動作について説明する。記録再生部２００から再生されるシステムストリームは、バスインタフェース４１１、入出力端子１０９を経由して信号処理装置１００に入力されメモリ４１２に格納される。
【００４３】
信号処理装置１００に入力されたシステムストリームは、制御回路４２１から受け取った制御信号に従い、復号処理、暗号処理がなされ、入出力バス端子１０９から出力される。信号処理装置１００の動作については前述した通りである。出力システムストリームは、入出力バス端子１０９からバスインタフェース４１１を介して、記録再生部３００にて記録される。
【００４４】
以上のように、記録媒体間のダビング動作においても、信号処理装置１００において、記録媒体に応じて暗号化、復号化処理が行われ、記録媒体上には暗号化されたシステムストリームが記録されるので記録媒体上での著作権が保護できる。また、ＰＣＩバス４１０上にはシステムストリームが伝送されないので、安全にデータ転送が行える。
【００４５】
また、記録動作を行いながらの再生動作を行うことも可能である。例えば、記録再生部２００にて記録しながら、記録再生部３００からの再生を行う場合を説明する。信号処理装置１００に入力されるシステムエンコーダ４０９からのシステムストリームは、制御回路４２１から受け取った制御信号に従い、入出力バス端子１０９からバスインタフェース４１１を経由し、記録再生部２００にて記録される。これととともに、制御回路４２１から受け取った制御信号に従い、記録再生部３００から再生されたシステムストリームを、バスインタフェース４１１を経由し、入出力バス端子１０９から入力して、システムデコーダ４１４に供給する。これにより、記録再生部２００での記録動作とは独立して、記録再生部３００での再生動作が実現できる。
【００４６】
又はまた、記録再生部２００から記録再生部３００へのダビング動作中に、例えば記録再生部２００からダビングしているシステムストリームとは別のシステムストリームの再生動作を行うことも可能である。
これらの動作は、前述の信号処理装置１００における並列処理に基づくものである。
【実施例３】
【００４７】
図３は、信号処理装置１００をディジタルレコーダに適用した他の実施形態である。４２１は、ディジタル放送信号入力端子、４２２はディジタルチューナ、４２３はＩＥＥＥ１３９４に代表されるデジタルインタフェース端子、４２４はディジタルインタフェース、４２５はグラフィックス回路、４２６はＨＤＭＩ（Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ  Ｍｕｌｔｉｍｅｄｉａ  Ｉｎｔｅｒｆａｃｅ）などのグラフィクス出力端子、１０１ａ、１０１ｂは入力端子、１０３ａ、１０３ｂは出力端子である。
【００４８】
本実施形態では、ディジタル放送信号入力端子４２１からは、衛星、ケーブル等から放送されたディジタル放送信号が入力され、ディジタルチューナ４２２において復調、選局処理がなされシステムストリームとして、入力端子１０１ｂを介して、信号処理装置１００に入力され、記録再生部２００、記録再生部３００への記録再生動作等が行われる。
【００４９】
また、ディジタルインタフェース端子４２３にはシステムストリームが入出力され、デジタルインタフェース４２４、入出力端子１０５を介して信号処理への入出力が行われる。
【００５０】
この場合、コピー制限情報はディジタルチューナ４２２、ディジタルインタフェース４２４において検出し、制御装置４２１に伝達する方法がある。その他、信号処理装置１００によりメモリ４１２に格納されたシステムストリームのなかから制御装置４２１が検出してもよい。
【００５１】
その他、ディジタルチューナ４２２、ディジタルインタフェース４２４で扱われるシステムストリームがＭＰＥＧ２トランスポートパケットストリームの場合、到来するトランスポートパケットの間隔を維持するための時間情報を付加する処理を信号処理装置１００で行ってもよい。
【００５２】
また、例えばシステムストリームを制御装置４２１により伸張処理し、出力端子１０３ｂからグラフィクス回路、グラフィクス出力端子４２６に出力することも可能である。
【００５３】
本実施形態においても、記録するシステムストリームのコピー制限情報に基づいて信号処理装置１００において、記録媒体に応じて暗号化、復号化処理が行われ、記録媒体上には暗号化されたシステムストリームが記録されるので記録媒体上での著作権が保護できる。また、ＰＣＩバス４１０上にはシステムストリームが伝送されないので、安全にデータ転送が行える。
【実施例４】
【００５４】
次に、暗号化・復号化の処理をソフトウェアにて実行する場合について述べる。
【００５５】
図４は本発明による信号処理装置の一実施形態を示すブロック図である。図１と同様に、１００は信号処理装置であり、１０１はディジタル信号を入力するための入力端子であり、１０３はディジタル信号を出力するための出力端子、１０５はディジタル信号を入出力するための入出力端子である。１０７、１０９はディジタル信号及び制御信号を入出力するための入出力バス端子である。１１５はディジタル信号を格納するメモリ（図示しない）を接続するメモリバス端子、１１４はメモリバス端子１１５に接続されたメモリにディジタル信号を格納するための制御を行うメモリインタフェース部である。１１１はメモリへの書き込み及び読み出しを時分割に処理するアービタ（調停部）である。１０２は入力端子１０１から入力されたディジタル信号を受け取り、アービタ１１１に渡す入力インタフェース部、１０４は、アービタ１１１から受け取ったディジタル信号を出力端子１０３に出力する出力インタフェース部である。１０６は、入出力端子１０５から入力されたディジタル信号を受け取り、アービタ１１１に渡し、アービタ１１１から受け取ったディジタル信号を入出力端子１０５に出力する入出力インタフェース部である。１０８、１１０は、アービタ１１１と入出力バス端子１０７、１０９の間でディジタル信号を入出力し、また、図示しないホストからの制御信号を入力する入出力バスインタフェース部であり、例えばＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスが用いられる。暗号化・復号化の処理は４２１のＣＰＵで行われる。
【００５６】
ここで、入力端子１０１から入力されるディジタル信号を入出力バス端子１０９に出力する動作について説明する。この制御信号は、ＣＰＵ４２１にも送られる。前述のように、ホストからの制御信号は、たとえば入出力バス端子１０７を介して入出力バスインタフェース部１０８から供給される。
【００５７】
まず、入力端子１０１を介して入力インタフェース部１０２から入力されるディジタル信号は、アービタ１１１を介してメモリインタフェース部１１４を介しメモリに格納される。その後、受け取った制御信号が暗号化を指示している場合、メモリに格納されたディジタル信号は、一旦アービタ１１１によりメモリインタフェース部１１４を介し読み出され、バスＩ／Ｆ１０８を介して入出力バス端子１０７からＣＰＵ４２１に出力される。続いて、ＣＰＵ４２１では送られてきた制御信号に基いて、受け取ったディジタル信号を暗号化する。ＣＰＵ４２１において暗号化されたディジタル信号は、バスＩ／Ｆ１０８、アービタ１１１及びメモリインタフェース部１１４を介し再度メモリに格納される。
【００５８】
続いてアービタ１１１は、ＣＰＵ４２１により暗号化されメモリに格納されたディジタル信号をメモリインタフェース部１１４を介し入出力バスインタフェース部１１０に供給し、ディジタル信号が入出力バス端子１０９から出力される。
【００５９】
さらに、受け取った制御信号が、暗号化を指示していない場合、入力インタフェース部１０１から入力されメモリに格納されたディジタル信号が、メモリインタフェース部１１４を介しアービタ１１１から読み出され、メモリインタフェース部１１４を介し入出力バスインタフェース部１１０に供給され、ディジタル信号が入出力バス端子１０９から出力される。
【００６０】
次に、入出力バス端子１０９から入力されるディジタル信号を出力端子１０３に出力する動作について説明する。前述のように、ホストからの制御信号は、入出力バス端子１０７を介して入出力バスインタフェース部１０８から供給される。
【００６１】
まず、入出力バス端子１０９を介して入出力バスインタフェース部１１０から入力されるディジタル信号は、アービタ１１１、メモリインタフェース部１１４を介してメモリに格納される。ここで、受け取った制御信号がＣＰＵ４２１による復号化を指示している場合、メモリに格納されたディジタル信号は、一旦メモリインタフェース部１１４を介しアービタ１１１により読み出され、バスＩ／Ｆ１０８を介して入出力バス端子１０７からＣＰＵ４２１に出力される。ＣＰＵ４２１において復号されたディジタル信号は、バスＩ／Ｆ１０８、アービタ１１１及びメモリインタフェース部１１４を介し再度メモリに格納される。続いて、アービタ１１１はＣＰＵ４２１により復号化されメモリに格納されたディジタル信号をメモリインタフェース部１１４を介し出力インタフェース部１０４に供給し、ディジタル信号が出力端子１０３から出力される。
【００６２】
さらに、受け取った制御信号が、復号化を指示していない場合、入出力バスインタフェース部１１０から入力されメモリに格納されたディジタル信号が、メモリインタフェース部１１４を介しアービタ１１１から読み出され、出力インタフェース１０４に供給され、ディジタル信号が出力端子１０３から出力される。
【００６３】
入出力端子１０５で入出力されるディジタル信号を入出力バス端子１０９で入出力する動作については、上記で説明した入力端子１０１から入力されるディジタル信号を入出力バス端子１０９に出力する動作と、入出力バス端子１０９から入力されるディジタル信号を出力端子１０３に出力する動作と同様の動作が、受け取った制御信号により切り換えて行われるものである。
【００６４】
また、このＣＰＵのソフトウェア処理によって暗号化・復号化を行うことによって、他の実施例と同様に、ＰＣＩバス４１０を介さずに、記録再生部２００と記録再生部３００との間において複製・移動を実現することができる。
【００６５】
本実施例によれば、効率的にデータ転送を行うことができるとともに、ＣＰＵによるソフトウェア処理なので、バージョンアップや他の処理に書き換えることが可能となり、使い勝手が良い。
【図面の簡単な説明】
【００６６】
【図１】本発明に係る信号処理装置の一実施例のブロック構成を示す図である。
【図２】本発明に係るディジタルレコーダの一実施例のブロック構成を示す図である。
【図３】本発明に係るディジタルレコーダの他の実施例のブロック構成を示す図である。
【図４】本発明に係る信号処理装置及びＣＰＵの一実施例のブロック図を示す図である。
【符号の説明】
【００６７】
１００…信号処理装置、１０１…入力端子、１０２…入力インタフェース部、１０３…出力端子、１０４…出力インタフェース部、１０５…入出力端子、１０６…入出力インタフェース部、１０７…入出力バス端子、１０８…入出力バスインタフェース部、１０９…入出力バス端子、１１０…入出力バスインタフェース部、１１１…アービタ（調停部）回路、１１２、１１３…暗号復号部，１１４…メモリインタフェース部、１１５…メモリバス端子、２００，３００…記録再生部、４００…ディジタルレコーダ、４０３、４０４…Ａ／Ｄコンバータ、４０５…コピー制限情報検出回路、４０７…映像信号圧縮回路、４０８…音声信号圧縮回路、４０９…システムエンコーダ、４１０…ＰＣＩバス、４１１…バスインタフェース、４１２…メモリ、４１４…システムデコーダ、４１５…映像信号伸張回路、４１６…音声信号伸張回路、４１７，４１８…Ｄ／Ａコンバータ、４２１…制御回路、４２１…ディジタル放送信号入力端子、４２２…ディジタルチューナ、４２３…ディジタルインタフェース端子、４２４…ディジタルインタフェース、４２５…グラフィックス回路、４２６…グラフィクス出力端子。
【図１】
2006140547.tif 000003
【図２】
2006140547.tif 000004
【図３】
2006140547.tif 000005
【図４】
2006140547.tif 000006