(57)【要約】【課題】  アナログ復調信号をディジタル信号に変換するΣΔ型Ａ／Ｄ変換回路を備えた通信用半導体集積回路において、複数の通信方式の受信信号をＡ／Ｄ変換するために、各通信方式に適した入力ダイナミックレンジを有する複数のΣΔ型Ａ／Ｄ変換回路を設けなくても済むようにする。【解決手段】  アナログ復調信号をディジタル信号に変換するΣΔ型Ａ／Ｄ変換回路（２３０）を内蔵した通信用半導体集積回路（高周波ＩＣ）において、ΣΔ型Ａ／Ｄ変換回路の入力部に入力ダイナミックレンジを切り替え可能な入力回路（２３１）を設け、例えばＷ−ＣＤＭＡまたはＧＳＭ方式のいずれの信号を扱うか指定するモード情報に従って入力回路を切り替えてモードに適した入力ダイナミックレンジでΣΔ型Ａ／Ｄ変換回路を動作させるようにした。【選択図】  図１
2006060673.tif 000002
【特許請求の範囲】
【請求項１】
復調されたアナログ受信信号をディジタル信号に変換するＡ／Ｄ変換回路を内蔵し、第１の周波数帯の受信信号を復調する第１の動作モードと、前記第１の周波数帯と異なる第２の周波数帯の受信信号を復調する第２の動作モードと、を備えた通信用半導体集積回路であって、前記Ａ／Ｄ変換回路は入力ダイナミックレンジが可変であり、前記第１の動作モードと前記第２の動作モードとで前記Ａ／Ｄ変換回路の入力ダイナミックレンジが異なることを特徴とする通信用半導体集積回路。
【請求項２】
前記Ａ／Ｄ変換回路は、ΣΔ型Ａ／Ｄ変換回路であり、互いに容量値の異なる複数個の並列形態の容量素子と、これらの容量素子と直列に設けられたスイッチ素子とからなる入力回路を備え、前記スイッチ素子のオン、オフ状態に応じて入力ダイナミックレンジが決定されることを特徴とする請求項１に記載の通信用半導体集積回路。
【請求項３】
外部から供給される情報に従って前記第１の動作モードまたは第２の動作モードのいずれで動作するか判定し、前記スイッチ素子のオン、オフ状態を設定する制御信号を生成する制御回路を備えることを特徴とする請求項２に記載の通信用半導体集積回路。
【請求項４】
前記第１の動作モードの受信信号と所定の周波数の発振信号とを合成して該発振信号の周波数と前記受信信号の周波数との差に相当する周波数成分を含む復調信号を生成する復調回路と、利得制御可能な可変利得増幅回路を有し前記復調回路で復調された受信信号を増幅する増幅回路と、該増幅回路で増幅された信号または所定の外部端子から入力された信号を選択的に前記Ａ／Ｄ変換回路に供給する信号切替え手段とを備え、前記信号切替え手段の状態に応じて前記Ａ／Ｄ変換回路は入力ダイナミックレンジが変更されることを特徴とする請求項１〜３のいずれかに記載の通信用半導体集積回路。
【請求項５】
前記第１の動作モードはＧＳＭ方式の受信信号を復調する動作モードであり、前記第２の動作モードはＣＤＭＡ方式の受信信号を復調する動作モードであることを特徴とする請求項１〜４のいずれかに記載の通信用半導体集積回路。
【請求項６】
利得制御可能な可変利得増幅回路を有し受信信号を増幅する増幅回路と、該増幅回路で増幅されたアナログ受信信号をディジタル信号に変換するＡ／Ｄ変換回路を内蔵した通信用半導体集積回路であって、
前記Ａ／Ｄ変換回路は、互いに容量値の異なる複数個の並列形態の容量素子とこれらの容量素子と直列に設けられたスイッチ素子とからなる入力回路を備え、前記スイッチ素子のオン、オフ状態に応じて入力ダイナミックレンジおよび利得が可変であり、
利得制御情報に従って前記増幅回路の利得と前記Ａ／Ｄ変換回路の利得が決定されることを特徴とする通信用半導体集積回路。
【請求項７】
前記増幅回路は、それぞれ交互に接続された２以上の可変利得増幅回路と２以上のロウパスフィルタを有し、前記Ａ／Ｄ変換回路の出力の振幅が所定のレベルになるように、前記可変利得増幅回路の利得と前記Ａ／Ｄ変換回路の利得が決定されることを特徴とする請求項６に記載の通信用半導体集積回路。
【請求項８】
前記Ａ／Ｄ変換回路は、入力信号とローカルＤ／Ａ変換回路からのフィードバック信号との差分を積分する積分回路と、該積分回路の出力をＡ／Ｄ変換するローカルＡ／Ｄ変換回路と、該ローカルＡ／Ｄ変換回路の量子化出力をＤ／Ａ変換して前記積分回路へ供給するローカルＤ／Ａ変換回路とを備えたΣΔ型Ａ／Ｄ変換回路であることを特徴とする請求項６または７に記載の通信用半導体集積回路。
【請求項９】
受信信号と所定の周波数の発振信号とを合成して該発振信号の周波数と前記受信信号の周波数との差に相当する周波数成分を含む復調信号を生成する復調回路を備え、前記増幅回路は該復調回路で復調された受信信号を増幅することを特徴とする請求項６〜８のいずれかに記載の通信用半導体集積回路。
【請求項１０】
第１の周波数帯の受信信号を復調する第１の復調回路と、前記第１の周波数帯と異なる第２の周波数帯の受信信号を復調する第２の復調回路と、利得制御可能な可変利得増幅回路を有し前記第１の復調回路で復調された受信信号を増幅する第１の増幅回路と、利得制御可能な可変利得増幅回路を有し前記第２の復調回路で復調された受信信号を増幅する第２の増幅回路と、前記第１の増幅回路で増幅された受信信号または前記第２の増幅回路で増幅された受信信号をディジタル信号に変換するＡ／Ｄ変換回路と、前記第１の増幅回路で増幅された受信信号または前記第２の増幅回路で増幅された受信信号のいずれかを選択的に前記Ａ／Ｄ変換回路に供給する信号切替え手段と、を備え、前記Ａ／Ｄ変換回路は、入力ダイナミックレンジおよび利得が可変であり、利得制御情報に従って前記増幅回路の利得と前記Ａ／Ｄ変換回路の利得が決定される通信用半導体集積回路。
【請求項１１】
前記Ａ／Ｄ変換回路は、ΣΔ型Ａ／Ｄ変換回路であり、互いに容量値の異なる複数個の並列形態の容量素子と、これらの容量素子と直列に設けられたスイッチ素子とからなる入力回路を備え、前記スイッチ素子のオン、オフ状態に応じて入力ダイナミックレンジおよび利得が決定されることを特徴とする請求項１０に記載の通信用半導体集積回路。
【請求項１２】
前記増幅回路は、それぞれが交互に接続された２以上の可変利得増幅回路と２以上のロウパスフィルタを有し、前記Ａ／Ｄ変換回路の出力の振幅が所定のレベルになるように、前記可変利得増幅回路の利得と前記Ａ／Ｄ変換回路の利得が決定されることを特徴とする請求項１０または１１に記載の通信用半導体集積回路。
【請求項１３】
前記第１の復調回路はＧＳＭ方式の受信信号を復調する復調回路であり、前記第２の復調回路はＣＤＭＡ方式の受信信号を復調する復調回路であることを特徴とする請求項１０〜１２のいずれかに記載の通信用半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信アナログ信号をディジタル信号に変換するためのアナログ−ディジタル（Ａ／Ｄ）変換回路を備えた通信用半導体集積回路に関し、例えば携帯電話器のような無線通信システムにおいて受信信号を復調した信号をディジタル信号に変換して出力するＡ／Ｄ変換回路を内蔵した通信用半導体集積回路に利用して有効な技術に関するものである。
【背景技術】
【０００２】
現在、携帯電話器のような無線通信システムは、一般に、送信信号の変調機能および受信信号の復調機能を有する半導体集積回路（ＲＦ−ＩＣ）や送信データを基本波に対し同相成分のＩ信号および直交成分のＱ信号に変換したり受信信号から復調されたＩ，Ｑ信号を処理してデータを復元したりするベースバンド回路などの半導体集積回路と、送信信号を電力増幅してアンテナより出力させるパワーアンプなどにより構成されている。従来、上記ＲＦ−ＩＣとベースバンドＩＣとの間で伝達されるＩ，Ｑ信号はアナログ信号であることが多かった。
【０００３】
一方、ベースバンドＩＣは、内部処理のほとんどがディジタル処理で行なわれるため、ベースバンドＩＣ側に、入力された受信アナログＩ，Ｑ信号をディジタル信号に変換するＡＤ変換回路や送信ディジタルＩ，Ｑ信号をアナログ信号に変換するＤＡ変換回路が設けられていた。この場合、ベースバンドＩＣは、大部分がディジタル回路であるにもかかわらずアナログ回路であるＡＤ変換回路やＤＡ変換回路を内蔵するため、ＩＣの製造プロセスにアナログ回路を構成する素子を形成するための工程を含むことになり、それによりチップコストが高くなるという不具合がある。
【０００４】
そこで、本発明者等は、上記ＲＦ−ＩＣ側にＡＤ変換回路とＤＡ変換回路を設けて、ＲＦ−ＩＣとベースバンドＩＣとの間で、Ｉ，Ｑ信号をディジタル信号で伝達することを検討した。ＲＦ−ＩＣ側にＡＤ変換回路とＤＡ変換回路を設けることにより、ベースバンドＩＣ側にはＡＤ変換回路やＤＡ変換回路が不要になり、ベースバンドＩＣのプロセスにアナログ回路素子を形成するための工程が不要になって、チップコストを低減することができるとともに、ＲＦ−ＩＣの受信系回路においては復調回路の後段に設けられる高利得増幅回路やフィルタを簡略化してチップサイズの低減が可能になるためである。また、Ｉ，Ｑ信号をディジタル化することにより、ＳＮ比（Signal to Noise Ratio）を向上させることができる。
【０００５】
なお、ＲＦ−ＩＣ側にＡＤ変換回路とＤＡ変換回路を設けたとしても、ＲＦ−ＩＣはもともとアナログ回路を含むためチップサイズは増大するもののプロセスが複雑にならないため、コストアップはベースバンドＩＣ側にＡＤ変換回路とＤＡ変換回路を設ける場合よりも小さくて済む。
【０００６】
本発明者等は、上記ＲＦ−ＩＣに内蔵されて、復調回路で復調されたＩ，Ｑ信号をディジタル信号に変換するＡ／Ｄ変換器としては、変調精度および変換速度の点からオーバーサンプリング型Ａ／Ｄ変換器、その中でも特にΣΔ変調方式のＡ／Ｄ変換器（以下、ΣΔ型Ａ／Ｄ変換器と称する）が適していると考えた。なお、ＲＦ−ＩＣ側にΣΔ型Ａ／Ｄ変換器を設けて、復調回路で復調されたＩ，Ｑ信号をディジタル信号に変換してベースバンド回路へ伝達するようにした発明としては例えば特許文献１に記載の発明がある。
【０００７】
また、本発明に関連のある先願発明として特許文献２に記載の発明がある。この先願発明は受信器にダイナミックレンジを変更可能なΣΔ型Ａ／Ｄ変換回路を設け消費電流を低減するようにしたものであるが、バイアス電流を変えることでダイナミックレンジを変更するようにしており、ダイナミックレンジの変更の仕方が本願発明とは異なっているとともに、ＰＧＡ（高利得増幅回路）のゲインの一部をＡ／Ｄ変換回路に持たせてＰＧＡの消費電流を低減するという思想については開示されていない。
【特許文献１】特開２００２−３６８６２１号公報
【特許文献２】特表２００１−５２６４８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
近年の携帯電話機においては、例えば８８０〜９１５ＭＨｚ帯のＧＳＭ（Global System for Mobile Communication）９００方式と１７１０〜１７８５ＭＨｚ帯のＤＣＳ（Digital Cellular System）１８００方式のような２つの周波数帯の信号を扱えるデュアルバンドの携帯電話機がある。また、最近は、ＧＳＭ９００やＤＣＳ１８００方式の他に例えば１８５０〜１９１０ＭＨｚ帯のＰＣＳ（Personal Communication System）方式の信号を扱えるトリプルバンドの携帯電話機や、８２４〜８４９ＭＨｚ帯のＧＳＭ方式まで扱えるクワッドバンドあるいは前記ＧＳＭ方式とＣＤＭＡ（Code Division Multiple Access）方式の信号を扱えるデュアルモードの携帯電話機に対する要求がある。
【０００９】
かかる携帯電話機に用いられ受信した信号を復調する機能を有する高周波ＩＣに、復調された信号をディジタル信号に変換するＡＤ変換回路を、通信方式ごとに設けたのではチップサイズが非常に大きくなってしまうという課題がある。そこで、本発明者らは、複数の通信方式間でＡ／Ｄ変換回路を共用させる技術について検討を行なった。その結果、特にＷ−ＣＤＭＡ（ワイドバンドＣＤＭＡ）方式とＧＳＭ方式とでは、受信系回路に要求される仕様がかなり異なっているおり、Ａ／Ｄ変換回路に必要とされる入力ダイナミックレンジも異なることが分かった。
【００１０】
具体的には、図５（Ａ）に示すように、Ｗ−ＣＤＭＡ方式では入力信号レベル範囲（４８ｄＢ）内で希望波に許容されるレンジの割合が比較的小さいのに対し、ＧＳＭ方式では図５（Ｂ）に示すように、入力信号レベル範囲（８６ｄＢ）内で希望波に許容されるレンジの割合が比較的大きい。なお、図５において、"Signal"は希望波、"Blocker"は希望波から４００ｋＨｚ，６００ｋＨｚ，１．６ＭＨｚ等離れた周波数の信号（妨害波）、"Peak Factor"は信号の最大ピーク値と平均信号レベルとの差である。図５のレベル配分は、本発明者が設計上、設定したものであり、絶対的なものではない。
【００１１】
図５（Ａ），（Ｂ）に示す"Signal"と "Blocker&Peak Factor"の比は、ΣΔ型Ａ／Ｄ変換回路の前段にあるフィルタとＰＧＡ（高利得増幅回路）の特性に大きく依存している。そのため、Ｗ−ＣＤＭＡ方式のフィルタおよびＰＧＡとＧＳＭ方式のフィルタおよびＰＧＡの特性に最適な入力ダイナミックレンジを有するΣΔ型Ａ／Ｄ変換回路が必要となる。
【００１２】
本発明の目的は、アナログ復調信号をディジタル信号に変換するΣΔ型Ａ／Ｄ変換回路を備えた通信用半導体集積回路において、複数の通信方式の受信信号をＡ／Ｄ変換するために、各通信方式に適した入力ダイナミックレンジを有する複数のΣΔ型Ａ／Ｄ変換回路を設けなくても済むようにすることにある。
本発明の他の目的は、複数の通信方式の信号を扱えるマルチバンドの通信システムの小型化を図ることができる通信用半導体集積回路を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、アナログ復調信号をディジタル信号に変換するΣΔ型Ａ／Ｄ変換回路を内蔵した通信用半導体集積回路（高周波ＩＣ）において、ΣΔ型Ａ／Ｄ変換回路の入力部に入力ダイナミックレンジを切り替え可能な入力回路を設け、例えばＷ−ＣＤＭＡまたはＧＳＭ方式のいずれの信号を扱うか指定するモード情報に従って入力回路を切り替えてモードに適した入力ダイナミックレンジでΣΔ型Ａ／Ｄ変換回路を動作させるようにしたものである。
【００１４】
ΣΔ型Ａ／Ｄ変換回路が１つでその入力ダイナミックレンジが固定であると、いずれか一方の信号にとっては最適であっても、他の信号にとっては適切でないため良好なＡ／Ｄ変換が得られなくなるおそれがあるが、上記した手段によれば、扱う信号に応じてΣΔ型Ａ／Ｄ変換回路の入力ダイナミックレンジが変更されるため、"Signal"と"Blocker&Peak Factor"の比をモード（ＧＳＭまたはＷ−ＣＤＭＡ）に適したものに設定するように設計されたフィルタとＰＧＡの特性に合わせた入力ダイナミックレンジの異なる複数のΣΔ型Ａ／Ｄ変換回路を設ける必要がなくなる。
【００１５】
また、本願の他の発明は、アナログ復調信号を増幅する利得可変増幅回路と、該増幅回路により増幅された信号をディジタル信号に変換するΣΔ型Ａ／Ｄ変換回路とを内蔵した通信用半導体集積回路（高周波ＩＣ）において、ΣΔ型Ａ／Ｄ変換回路の入力部に互いに容量値の異なる複数の容量素子を備え容量素子の切替えで入力ダイナミックレンジを切り替えることが可能な入力回路を設け、受信信号に対する増幅情報に従って利得可変増幅回路の利得の切替えとＡ／Ｄ変換回路の入力ダイナミックレンジの切替えを行なうようにしたものである。
【００１６】
入力部に容量素子の切替えで入力ダイナミックレンジを切り替えることが可能な入力回路を備えたΣΔ型Ａ／Ｄ変換回路にあっては、入力ダイナミックレンジを変更するとそれに応じてＡ／Ｄ変換回路の利得も変化してしまうため所望のレベルの出力信号を得ることができなくなるが、上記した手段によれば、増幅情報に従って利得可変増幅回路の利得の切替えとＡ／Ｄ変換回路の入力ダイナミックレンジの切替えを行なうため、ΣΔ型Ａ／Ｄ変換回路の入力ダイナミックレンジを変化させても所望のレベルを有しＳＮ比の良好な出力信号を得ることができる。
【００１７】
さらに、望ましくは、ΣΔ型Ａ／Ｄ変換回路の入力部に入力ダイナミックレンジを切り替え可能な入力回路を設けるとともに、内部の復調回路からの信号に変えて外部から入力されたアナログ信号をΣΔ型Ａ／Ｄ変換回路に入力させる切替えスイッチを設け、該切替えスイッチの切替えに応じてＡ／Ｄ変換回路の入力ダイナミックレンジを切り替えるように構成する。これにより、他の通信方式の高周波ＩＣがＡ／Ｄ変換回路を内蔵していない場合にも、その高周波ＩＣで復調された受信信号をディジタル信号に変換してベースバンド回路へ渡すことができ、当該通信用半導体集積回路を使用したマルチバンドの通信システムの小型化を達成することができる。
【発明の効果】
【００１８】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、アナログ復調信号をディジタル信号に変換するΣΔ型Ａ／Ｄ変換回路を備えた通信用半導体集積回路において、複数の通信方式の受信信号をＡ／Ｄ変換するために、各通信方式に適した入力ダイナミックレンジを有する複数のΣΔ型Ａ／Ｄ変換回路を設けなくても済むようになる。さらに、本発明に従うと、複数の通信方式の信号を扱えるマルチバンドの通信システムの小型化を図ることができる通信用半導体集積回路が得られるという効果がある。
【発明を実施するための最良の形態】
【００１９】
以下、図面を用いて本発明の実施形態を説明する。
図１には、本発明を無線通信システムの受信信号の復調およびダウンコンバート機能を有する高周波用半導体集積回路（ＲＦ−ＩＣ）の受信系回路に適用した場合の一実施例の概略が示されている。
図１において、２００は受信信号を復調したりダウンコンバートしたりする受信系回路を有する高周波ＩＣ、３００は復調された受信Ｉ，Ｑ信号を処理して音声データやテキストデータを復元したり送信データをＩ，Ｑ信号に変換したりするベースバンド回路である。高周波ＩＣ２００とベースバンド回路３００は、各々別個の半導体チップ上に半導体集積回路として構成されている。図１には示されていないが、高周波ＩＣ２００には、送信信号を変調したりアップコンバートしたりする送信系回路が設けられる。ベースバンド回路３００には、受信データの復号処理等を行なうＤＳＰ（ディジタル・シグナル・プロセッサ）３１０などが設けられている。
【００２０】
高周波ＩＣ２００の受信系回路は、受信信号を増幅するロウノイズアンプ２１０と、局部発振信号φRFを生成する高周波発振回路（ＲＦＶＣＯ）を有するＲＦ−ＰＬＬ２５０と、該ＲＦ−ＰＬＬで生成された局部発振信号φRFを分周し互いに９０°位相がずれた直交信号を生成する分周移相回路２１１と、ロウノイズアンプ２１０で増幅された受信信号に分周移相回路２１１で生成された直交信号をミキシングすることにより復調およびダウンコンバートを行なうミキサ回路２１２ａ，２１２ｂと、前記ミキサ回路２１２ａ，２１２ｂにより復調されたＩ，Ｑ信号をそれぞれ増幅する高利得増幅部（ＰＧＡ）２２０ａ，２２０ｂと、該高利得増幅部２２０ａ，２２０ｂ内のアンプの入力ＤＣオフセットをキャンセルするためのオフセットキャンセル回路２１３と、高利得増幅部２２０ａ，２２０ｂで増幅されたＩ，Ｑ信号をそれぞれ例えば３ビットのディジタル信号に変換するＡ／Ｄ変換回路２３０ａ，２３０ｂなどを備える。
【００２１】
高利得増幅部２２０ａは、複数（例えば２個）のロウパスフィルタＬＰＦ１１，ＬＰＦ１２と可変利得アンプ（可変利得増幅回路）ＰＧＡ１１，ＰＧＡ１２とが交互に直列形態に接続された構成を有しており、復調されたI信号を不要波を除去しつつ所定の振幅レベルまで増幅する。高利得増幅部２２０ｂも同様に、複数のロウパスフィルタＬＰＦ２１，ＬＰＦ２２と可変利得アンプＰＧＡ２１，ＰＧＡ２２とが交互に直列形態に接続された構成を有しており、復調されたＱ信号を所定の振幅レベルまで増幅する。
【００２２】
オフセットキャンセル回路２１３は、各可変利得アンプＰＧＡ１１〜ＰＧＡ２２に対応して設けられ入力端子間を短絡した状態におけるそれらの出力電位差をディジタル信号に変換するＡ／Ｄ変換回路（ＡＤＣ）と、これらのＡ／Ｄ変換回路による変換結果に基づき、対応する可変利得アンプＰＧＡ１１〜ＰＧＡ２２の出力のＤＣオフセットを「０」とするような入力オフセット電圧を生成し差動入力に対して与えるＤ／Ａ変換回路（ＤＡＣ）と、これらのＡ／Ｄ変換回路（ＡＤＣ）とＤ／Ａ変換回路（ＤＡＣ）を制御してオフセットキャンセル動作を行なわせる制御回路などから構成される。
【００２３】
本実施例では、Ａ／Ｄ変換回路２３０ａ，２３０ｂは２次のΣΔ変調方式のＡ／Ｄ変換回路（ΣΔ型Ａ／Ｄ変換回路）により構成されている。また、Ａ／Ｄ変換回路２３０ａ，２３０ｂは、入力部に入力ダイナミックレンジを切り替え可能な入力回路２３１ａ，２３１ｂが設けられており、この入力回路による入力ダイナミックレンジを切り替える信号と高利得増幅部２２０ａ，２２０ｂの利得を切り替える信号は、制御回路からのゲイン制御情報ＧＣＤをデコードする共通のデコーダ２１５から与えられるように構成されている。
【００２４】
入力回路２３１ａ，２３１ｂによる入力ダイナミックレンジの切替えをゲイン制御情報ＧＣＤに基づいて行なっているのは、本実施例で使用した入力回路では、入力ダイナミックレンジを変更するとそれに応じてＡ／Ｄ変換回路の利得も変化するためである。そこで、図１においては、Ａ／Ｄ変換回路２３０ａ，２３０ｂの入力回路２３１ａ，２３１ｂが等価的に可変利得アンプで示されている。
【００２５】
図２には、図１に示されているΣΔ型Ａ／Ｄ変換回路２３０ａ，２３０ｂの構成例が示されている。
図２のΣΔ型Ａ／Ｄ変換回路は、前記入力回路２３１と、該入力回路２３１により取り込まれたアナログ入力信号Ｖｉｎと帰還信号Ｖｆ１との差分をとる第１加算回路２３２と、該第１加算回路２３２の出力の積分を行なう第１積分回路２３３と、該第１積分回路２３３の出力と帰還信号Ｖｆ２との差分をとる第２加算回路２３４と、該第２加算回路２３４の出力の積分を行なう第２積分回路２３５と、該第２積分回路２３５の出力をＮビット（Ｎは２以上の整数）のディジタル信号に変換して出力するローカルＡ／Ｄ変換回路２３６と、該Ａ／Ｄ変換回路２３６の出力をそれぞれＤ／Ａ変換して前記第１加算回路２３２と第２加算回路２３４へ供給する第１のローカルＤ／Ａ変換回路（ＤＡＣ１）２３７と第２のローカルＤ／Ａ変換回路（ＤＡＣ２）２３８とにより構成されている。
【００２６】
ローカルＡ／Ｄ変換回路２３６は、第２積分回路２３５の出力を基準電圧と比較して量子化する量子化回路２３６ａと、該量子化回路２３６ａの出力をエンコードするエンコーダ２３６ｂとから構成することができる。エンコーダ２３６ｂの出力がＮビットの場合、量子化回路２３６ａの出力信号は２のＮ乗個である。量子化回路２３６ａは第２積分回路２３５の出力電圧を２のＮ乗個の基準電圧と比較する電圧比較回路により構成される。そして、これらの電圧比較回路の出力信号が、エンコーダ２３６ｂによりＮビットの信号にエンコードされて本実施例のΣΔ型Ａ／Ｄ変換回路の出力信号としてベースバンド回路３００に伝達される。特に制限されるものでないが、この実施例では、Ｎ＝３とされている。
【００２７】
これとともに、上記電圧比較回路からなる量子化回路２３６ａの出力信号はローカルＤ／Ａ変換回路２３７，２３８へも伝達され、ローカルＤ／Ａ変換回路２３７，２３８でアナログ信号に変換された信号が、帰還信号Ｖｆ１，Ｖｆ２として上記第１加算回路２３２と第２加算回路２３４に供給されるようにされている。なお、ある値ａからｂを減算する減算回路は、ａに−ｂを加算する加算回路とみることができるので、この明細書では減算回路を加算回路と記すこととした。
【００２８】
図３には上記積分回路２３３の具体的な回路例が示されている。特に制限されるものでないが、本実施例では、積分回路２３３として、差動型のスイッチド・キャパシタ回路が用いられている。
【００２９】
入力回路２３１は、互いに容量値の異なる並列形態の容量素子Ｃ１１，Ｃ１２，Ｃ１３およびＣ２１，Ｃ２２，Ｃ２３と、これらの容量素子と各々直列に設けられたスイッチ素子ＳＷ１１，ＳＷ１２，ＳＷ１３およびＳＷ２１，ＳＷ２２，ＳＷ２３とから構成されている。容量素子Ｃ１１とＣ２１は同一容量値、Ｃ１２とＣ２２は同一容量値、Ｃ１３とＣ２３は同一容量値であり、Ｃ１２（Ｃ２２）はＣ１１（Ｃ２１）の２倍の容量値、Ｃ１３（Ｃ２３）はＣ１１（Ｃ２１）の４倍の容量値とされている。スイッチ素子ＳＷ１１，ＳＷ１２，ＳＷ１３およびＳＷ２１，ＳＷ２２，ＳＷ２３は、前記デコーダ２１５からの選択信号ＳＥＬ１，ＳＥＬ２によりそれぞれ３個の中からいずれかひとつが選択的にオン状態にされる。
【００３０】
積分回路２３３は、入力回路２３１と、差動アンプＡＭＰと、その差動出力端子と差動入力端子との間に接続された積分容量ＣＭ１，ＣＭ２と、上記入力回路２３１と差動アンプＡＭＰの差動入力端子との間に接続されたスイッチＳＩ３，ＳＩ４などから構成されている。さらに、前段の可変利得アンプＰＧＡ１２（ＰＧＡ２２）と上記入力回路２３１の入力側のノードＮ１１，Ｎ１２との間には一対のスイッチＳＩ１，ＳＩ２が、また上記入力回路２３１の入力側のノードＮ１１，Ｎ１２とグランド端子との間には一対のスイッチＳＧ１，ＳＧ２が、さらに入力回路２３１の出力側のノードすなわち積分回路２３３の入力ノードＮ２１，Ｎ２２とグランド端子との間には一対のスイッチＳＧ３，ＳＧ４が接続されている。そして、積分回路２３３の入力ノードＮ２１，Ｎ２２に、ローカルＤ／Ａ変換回路２３７ａと２３７ｂの出力端子が接続されている。これにより、図３の積分回路は、図２の加算回路２３２と積分回路２３３とを含んだような回路として構成されている。
【００３１】
なお、ローカルＤ／Ａ変換回路２３７ａと２３７ｂは、それぞれ単位容量ＣUNと該容量に基準電圧ＶRT，ＶRM，ＶRBのいずれかの電圧を印加するスイッチＳＳＷを８組備え、ローカルＡ／Ｄ変換回路２３６からの信号によってこれら８個のスイッチＳＳＷ１〜ＳＳＷ８が制御されて単位容量ＣUN１〜ＣUN８の蓄積電荷を合計した電荷を積分回路の入力ノードＮ２１，Ｎ２２に転送する。ＶRMはＶRTとＶRBの中間の電位である。ローカルＤ／Ａ変換回路２３７ａと２３７ｂとは、準電圧ＶRMを中心電位（０Ｖ）として絶対値が同一である正電圧（＋）と負電圧（−）を出力する回路である。
【００３２】
図３の積分回路は、動作クロックφ０によって第１フェーズ（φ０の１周期の前半）でＳＩ１，ＳＩ２とスイッチＳＧ３，ＳＧ４とがオン状態にされて入力回路２３１の容量Ｃ１１〜Ｃ１３、Ｃ２１〜Ｃ２３のいずれかに、前段の可変利得アンプＰＧＡ１２の出力電圧に応じた電荷が蓄積された後、第２フェーズ（φ０の１周期の後半）でスイッチＳＩ１，ＳＩ２とＳＧ３，ＳＧ４がオフされ、代わってＳＧ１，ＳＧ２とＳＩ３，ＳＩ４がオン状態にされる。そして、これと同時にローカルＤ／Ａ変換回路２３７ａと２３７ｂからの出力電圧がノードＮ２１，Ｎ２２に印加されて、容量Ｃ１１〜Ｃ１３、Ｃ２１〜Ｃ２３の電荷による電圧と加算された電圧が、スイッチＳＩ３，ＳＩ４を介して差動アンプＡＭＰの差動入力端子に供給されて、入力容量Ｃ１１〜Ｃ１３、Ｃ２１〜Ｃ２３と積分容量ＣＭ１，ＣＭ２との間の電荷再配分によって、入力電圧を積分した電圧を出力するように動作する。
【００３３】
このとき、例えば選択信号ＳＥＬ１，ＳＥＬ２によりスイッチ素子ＳＷ１２，ＳＷ２２がオン状態にされて容量素子Ｃ１２とＣ２２が接続されると、Ａ／Ｄ変換回路の入力ダイナミックレンジは、Ｃ１１とＣ２１が接続されているときの２倍にされ、スイッチ素子ＳＷ１３，ＳＷ２３がオン状態にされて容量素子Ｃ１３とＣ２３が接続されると３倍にされる。そして、このように容量を切り替えて入力ダイナミックレンジを変化させると、実施例のΣΔ型Ａ／Ｄ変換回路２３０は、入力レベルとＳＮ比との関係が、図４に実線Ａで示すようになり、ダイナミックレンジが固定であるΣΔ型Ａ／Ｄ変換回路を使用した場合の破線Ｂに比べて入力ダイナミックレンジが広がるとともに、広い範囲の入力レベルに対してＳＮ比が向上するという利点がある。
【００３４】
ところで、入力回路２３１が図３のようなスイッチド・キャパシタ回路により構成されていると、容量の切替えによりダイナミックレンジが変化すると同時にゲインも変化することとなるが、図１の実施例においては、Ａ／Ｄ変換回路２３０ａ，２３０ｂのゲインが増加するとその分前段の高利得増幅回路２２０ａ，２２０ｂのゲインを下げて、高利得増幅回路２２０ａ，２２０ｂとＡ／Ｄ変換回路２３０ａ，２３０ｂのトータルのゲインが所望のゲインになるように構成されている。
【００３５】
Ａ／Ｄ変換回路２３０ａ，２３０ｂのダイナミックレンジを変化させる方式としては、図３の実施例のように、スイッチド・キャパシタ回路により構成された入力回路２３１を設ける他に、特開２００４−１５９２２１号の図５や図６に示されているようなダイナミックレンジ可変の増幅回路を使用する方式もある。上記先願の図５や図６に示されている増幅回はダイナミックレンジが可変であるがゲインは固定である。従って、先願のアンプを使用した場合は、高利得増幅回路２２０ａ，２２０ｂ全体の最大ゲインを下げることはできないが、本願の図３の実施例のようなスイッチド・キャパシタ回路からなる入力回路２３１を使用した場合には、Ａ／Ｄ変換回路２３０ａ，２３０ｂのダイナミックレンジの変更と同時にゲインも変化する。
【００３６】
そのため、その分前段の高利得増幅回路２２０ａ，２２０ｂの最大ゲインを下げる、つまり高利得増幅回路２２０ａ，２２０ｂの可変利得アンプの段数を減らすことができるようになる。具体的には、本実施例のＡ／Ｄ変換回路２３０ａ，２３０ｂを設けない場合には、３段の可変利得アンプを有する高利得増幅回路が必要であったものが、本実施例のＡ／Ｄ変換回路２３０ａ，２３０ｂを設けることにより、高利得増幅回路２２０ａ，２２０ｂの可変利得アンプの段数を２段とすることができるようになる。
【００３７】
図６には上記ローカルＡ／Ｄ変換回路１５の具体的な回路例が示されている。
ローカルＡ／Ｄ変換回路１５は、図６に示されているように、差動アンプからなる８個の比較器ＣＭＰ１〜ＣＭＰ８と、同一容量値の８対の入力容量Ｃ１１，Ｃ１２；……Ｃ８１，Ｃ８２と、８組のスイッチＳＷ１１〜ＳＷ１４；……ＳＷ８１〜ＳＷ８４とからなるマルチビット構成とされている。各比較器ＣＭＰ１〜ＣＭＰ８には、基準電圧Ｖref(+)，Ｖｃｍ，Ｖref(-)をラダー抵抗Ｒ１〜Ｒ７からなる分圧回路で分割して生成した参照電圧Ｖr1(+)，Ｖr1(-)；……Ｖr4(+)，Ｖr4(-)がスイッチＳＷ１１，ＳＷ１４；……ＳＷ８１，ＳＷ８４を介して入力容量Ｃ１１，Ｃ１２；……Ｃ８１，Ｃ８２に印加可能にされているとともに、積分回路１４からの差動出力が差動入力Ｖin(+)，Ｖin(-)としてスイッチＳＷ１２，ＳＷ１３；……ＳＷ８２，ＳＷ８３を介して入力容量Ｃ１１，Ｃ１２；……Ｃ８１，Ｃ８２に印加可能にされている。
【００３８】
図６のローカルＡ／Ｄ変換回路１５は、第１フェーズ（基準クロックφ０の１周期の前半）でスイッチＳＷ１１，ＳＷ１４；……ＳＷ８１，ＳＷ８４がオン状態にされて入力容量Ｃ１１，Ｃ１２……Ｃ８１，Ｃ８２に参照電圧Ｖr1(+)，Ｖr1(-)；……Ｖr4(+)，Ｖr4(-)に応じた電荷が蓄積された後、第２フェーズ（基準クロックφ０の１周期の後半）でスイッチＳＷ１１，ＳＷ１４；……ＳＷ８１，ＳＷ８４がオフされ、代わってＳＷ１２，ＳＷ１３；……ＳＷ８２，ＳＷ８３がオン状態にされて入力容量Ｃ１１，Ｃ１２；……Ｃ８１，Ｃ８２に入力Ｖin，Ｖin(-)が供給されＶin(-)，Ｖin(-)と参照電圧Ｖr1(+)，Ｖr1(-)；……Ｖr4(+)，Ｖr4(-)との差電圧に応じた電荷がＣ１１，Ｃ１２；……Ｃ８１，Ｃ８２に残ることで、比較器ＣＭＰ１〜ＣＭＰ８がそれぞれいずれの入力電圧が高いかを判定し、８個の比較結果Ｊ１〜Ｊ８を出力するように動作する。
【００３９】
具体的には、Ｖin>Ｖr1(+)のときはＪ１〜Ｊ８がオール"１"、Ｖr1(+)>Ｖin>Ｖr2(+)のときはＪ１〜Ｊ７＝"１"，Ｊ８＝"０"に、Ｖr2(+)>Ｖin>Ｖr3(+)のときはＪ１〜Ｊ６＝"１"，Ｊ７，Ｊ８＝"０"に、Ｖr2(+)>Ｖin>Ｖr3(+)のときはＪ１〜Ｊ５＝"１"，Ｊ６〜Ｊ８＝"０"に、……Ｖr3(-)>Ｖin>Ｖr4(-)のときはＪ１＝"１"，Ｊ２〜Ｊ８＝"０"に、Ｖr4(-)>ＶinのときはＪ１〜Ｊ８＝"０"になる。
【００４０】
図７には上記高利得増幅部２２０ａ（２２０ｂ）の可変利得アンプＰＧＡの具体的な回路例が示されている。
この実施例の増幅回路は、一対の入力差動トランジスタＱ１，Ｑ２と、該トランジスタＱ１，Ｑ２のコレクタと電源電圧端子Ｖccとの間に接続されたコレクタ負荷抵抗Ｒc1、Ｒc2と、トランジスタＱ１，Ｑ２のエミッタと接地点との間に接続された定電流源ＣＳ１，ＣＳ２と、入力差動トランジスタＱ１，Ｑ２のエミッタ端子間に並列に設けられた複数の抵抗Ｒｅ１１，Ｒｅ１２，……Ｒｅ１ｎとから構成されている。そして、Ｑ１，Ｑ２のエミッタ端子間の複数の抵抗Ｒｅ１１，Ｒｅ１２，……Ｒｅ１ｎが、スイッチＳＷ１１，ＳＷ１２；ＳＷ２１，ＳＷ２２……ＳＷｎ１，ＳＷｎ２により接続／離反可能に構成され、制御回路からの利得制御情報ＧＣＤをデコードするデコーダ２１５からのデコード信号によって前記スイッチＳＷ１１，ＳＷ１２；ＳＷ２１，ＳＷ２２……ＳＷｎ１，ＳＷｎ２のオン、オフ状態が設定され、オン状態にさせるスイッチの組合せに応じてゲインを変えることができるように構成されている。抵抗Ｒｅ１１，Ｒｅ１２，……Ｒｅ１ｎは互いに同一の抵抗値でも良いが、例えば２のｎ倍のような重みを持つように形成することにより、抵抗の数の減らすことができる。
【００４１】
図７の可変利得アンプは、差動バイポーラトランジスタＱ１，Ｑ２のエミッタ端子間に接続される抵抗の値が大きいほど利得が小さなアンプとして動作し、接続される抵抗の値が小さいほど利得が大きなアンプとして動作する。そこで、この実施例の可変利得アンプでは、利得制御情報ＧＣＤによって指定されるゲインが高いほど前記スイッチＳＷ１１，ＳＷ１２；ＳＷ２１，ＳＷ２２……ＳＷｎ１，ＳＷｎ２のうちオン状態にされるものが多くなる、もしくは重み抵抗の小さな抵抗に対応したスイッチがオンされるようにデコーダ２１５の出力が前記スイッチＳＷ１１，ＳＷ１２；ＳＷ２１，ＳＷ２２……ＳＷｎ１，ＳＷｎ２に配分されている。
【００４２】
なお、制御回路から供給される利得制御情報（バイナリコード）ＧＣＤをデコードするデコーダ２１５を設けているが、デコーダの代わりに、ゲイン制御電圧をディジタルコードに変換するＡＤ変換回路を設け、制御回路からのアナログ電圧でゲイン制御を行なうように構成しても良い。
【００４３】
図７の可変利得アンプの代わりに、互いに対をなす複数組の差動バイポーラトランジスタと、各対のトランジスタのエミッタ端子間にそれぞれ互いに抵抗値が同一もしくは異なる抵抗が接続され、上記差動トランジスタのエミッタはスイッチを介して共通の電流源に接続／離反可能に構成し、オン状態されるスイッチすなわち電流源に接続されるバイポーラトランジスタの数が少ないほど利得が小さなアンプとして動作し、接続されるトランジスタの数が多いほど利得が大きなアンプとして動作する可変利得アンプを用いても良い。
【００４４】
次に、上記実施例の受信系回路を内蔵した高周波ＩＣ（ＲＦ−ＩＣ）および無線通信システムの一実施例を、図８を用いて説明する。この実施例の高周波ＩＣは、ＧＳＭ方式の通信（ＧＭＳＫ変調によるモードとＰＳＫ変調によるＥＤＧＥモードを含む）およびＷ−ＣＤＭＡ方式の通信の２つの信号を扱えるように構成されている。
【００４５】
図８に示されているように、この実施例の無線通信システムは信号電波の送受信用アンテナ１００、送受信切替え用のアンテナスイッチ１１０、受信信号から不要波を除去するＳＡＷフィルタなどからなるＧＳＭ用とＷ−ＣＤＭＡ用の高周波フィルタ１２１，１２２、送信信号を増幅するＧＳＭ用とＷ−ＣＤＭＡ用の高周波電力増幅回路（パワーアンプ）１３１，１３２、受信信号を復調したり送信信号を変調したりする高周波ＩＣ２００、受信データを復号したり送信データをＩ，Ｑ信号に変換したりするベースバンド回路３００などで構成される。高周波ＩＣ２００とベースバンド回路３００は、各々別個の半導体チップ上に半導体集積回路として構成される。アンテナスイッチ１１０には、Ｗ−ＣＤＭＡの送信信号と受信信号を分離するデュプレクサが含まれる。
【００４６】
本実施例の高周波ＩＣ２００は、大きく分けると、受信系回路ＲＸＣと、送信系回路ＴＸＣと、それ以外の制御回路やクロック生成回路など送受信系に共通の回路からなる制御系回路ＣＴＣとで構成される。
【００４７】
受信系回路ＲＸＣは、ＧＳＭとＷ−ＣＤＭＡの受信信号をそれぞれ増幅するロウノイズアンプ２１０Ａ，２１０Ｂと、局部発振信号φRFを生成するＲＦ−ＰＬＬ２５０で生成された局部発振信号φRFを分周し互いに９０°位相がずれた直交信号を生成する分周移相回路２１１と、ロウノイズアンプ２１０Ａで増幅されたＧＳＭの受信信号に分周移相回路２１１で生成された直交信号をミキシングすることにより復調およびダウンコンバートを行なうミキサ回路２１２Ａａ，２１２Ａｂと、ロウノイズアンプ２１０Ｂで増幅されたＷ−ＣＤＭＡの受信信号に分周移相回路２１１で生成された直交信号をミキシングすることにより復調およびダウンコンバートを行なうミキサ回路２１２Ｂａ，２１２Ｂｂを備える。
【００４８】
受信系回路ＲＸＣは、さらに、可変利得アンプとフィルタとからなり前記ミキサ回路２１２Ａａ，２１２Ｂａ；２１２Ａｂ，２１２Ｂｂにより復調されたＩ，Ｑ信号をそれぞれ増幅するＧＳＭ用とＷ−ＣＤＭＡ用の高利得増幅部２２０Ａ，２２０Ｂと、高利得増幅部２２０Ａ，２２０Ｂで増幅されたＩ，Ｑ信号をそれぞれ例えば３ビットのディジタル信号に変換する前記実施例のような構成を有するＡ／Ｄ変換回路２３０と、高利得増幅部２２０Ａで増幅されたＩ，Ｑ信号または高利得増幅部２２０Ｂで増幅されたＩ，Ｑ信号のいずれかの信号をＡ／Ｄ変換回路２３０へ供給するように切替えを行なう切替えスイッチ２１４と、Ａ／Ｄ変換回路２３０で変換された３ビットの時間軸方向に高い解像度を有する信号を１４ビットの電圧方向に高い解像度を有する信号に変換するデシメーションフィルタ回路２１４などを備える。３ビットの信号を１４ビットの低周波数の信号に変換することにより、高周波ＩＣ２００からベースバンド回路３００へのデータの転送速度を落とすことができる。デシメーションフィルタ回路２１４により変換された１４ビットのディジタルＩ，Ｑ信号は、ディジタルインタフェース回路２４０を介してベースバンドＩＣ３００へ出力される。
【００４９】
送信系回路ＴＸＣは、ベースバンド回路３００から供給されるディジタルＩ，Ｑ信号をアナログＩ，Ｑ信号に変換するＤ／Ａ変換回路２６１と、変換されたＩ，Ｑ信号に直交変調をかけるとともにアップコンバートするミキサなどからなる変調回路２６２と、変調回路２６２でＩ，Ｑ信号とミキシングされる直交信号を生成するＴＸ−ＰＬＬ２６３および分周移相回路２６４、変調回路２６２で変調およびアップコンバートされた信号を増幅するＧＳＭ用とＷ−ＣＤＭＡ用可変利得アンプ２６５Ａ，２６５Ｂなどから構成されている。
【００５０】
制御系回路ＣＴＣには、ディジタルインタフェース回路２４０を介してベースバンドＩＣ３００から受け取ったコマンドに応じて前記切替えスイッチ２１４を切り替えたり前記高利得増幅部２２０Ａ，２２０ＢとＡ／Ｄ変換回路２３０Ａ，２３０Ｂのゲインを指定する利得制御コードＧＣＤを生成して供給したりする制御回路２７０が設けられている。ＲＦ−ＰＬＬ２５０およびＴＸ−ＰＬＬ２６３は、それぞれ電圧制御発振器（ＲＦＶＣＯ）、分周器、位相比較器、チャージポンプ、ループフィルタなどで構成される。
【００５１】
本実施例の高周波ＩＣ２００においては、受信系回路の最終段にＡ／Ｄ変換回路２３０を設けてＩ，Ｑ信号をディジタル化するようにしているため、ベースバンド回路３００への伝送ロスがなく、ＳＮ比を向上させることができる。また、切替えスイッチ２１４を設けてＧＳＭの受信信号とＷ−ＣＤＭＡの受信信号を共通のＡ／Ｄ変換回路２３０でディジタル信号に変換しているため、別々にＡ／Ｄ変換回路を設ける場合に比べて高周波ＩＣ２００のチップサイズを低減することができる。なお、切替えスイッチ２１４によるＧＳＭの受信信号とＷ−ＣＤＭＡの受信信号の切替えは、コンプレックスモードとなる。つまり、Ｗ−ＣＤＭＡの信号を圧縮して基地局から無線端末に送り、空いた時間でＧＳＭの受信信号を処理するように構成される。
【００５２】
図９は、本発明を適用した受信系回路を内蔵した高周波ＩＣ（ＲＦ−ＩＣ）および無線通信システムの他の実施例を示す。
この実施例は、ＧＳＭ用の高周波ＩＣとＷ−ＣＤＭＡ用の高周波ＩＣを別個に設け、ＧＳＭ用の高周波ＩＣ２００Ａに復調された受信信号をディジタル信号に変換するＡ／Ｄ変換回路２３０を設けるとともに、ＧＳＭ用の高周波ＩＣ２００ＡにはＷ−ＣＤＭＡ用の高周波ＩＣ２００Ｂ内の受信系回路で復調された受信Ｉ，Ｑ信号を入力可能な外部端子２８０と、該外部端子２８０より入力されたＩ，Ｑ信号またはＧＳＭ用の高周波ＩＣ２００Ａ内の高利得増幅部２２０で増幅されたＩ，Ｑ信号のいずれかを選択してＡ／Ｄ変換回路２３０へ供給する切替えスイッチ２１４を設けたものである。図示しないが、送信系回路に関しても、Ｄ／Ａ変換回路２６１をＷ−ＣＤＭＡ用の高周波ＩＣと供与できるようにするためのスイッチと外部端子が設けられている。
【００５３】
この実施例に従うと、すでに市場に提供されているＡ／Ｄ変換回路を内蔵しないＷ−ＣＤＭＡ用の高周波ＩＣをそのまま使用してＧＳＭ方式の通信とＷ−ＣＤＭＡ方式の通信の両方が可能で、しかもＲＦ−ＩＣとベースバンドＩＣとの間はディジタル信号で情報の伝達を行なえ、それによってベースバンドＩＣ３００にはＡ／Ｄ変換回路やＤ／Ａ変換回路が不要となり、システム全体としてのコストダウンが可能な無線通信システムを実現することができるようになる。
【００５４】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。例えば、前記実施例においては、ΣΔ型Ａ／Ｄ変換回路の入力回路２３１として並列形態の３組の容量素子（Ｃ１１〜Ｃ１３；Ｃ２１〜Ｃ２３）とスイッチ素子（ＳＷ１１〜ＳＷ１３；ＳＷ２１〜ＳＷ２３）からなるものを用いたが、容量素子とスイッチ素子は４組以上あっても良いし、容量素子とスイッチ素子の代わりに並列形態の抵抗素子とスイッチ素子の組からなる入力回路すなわち可変抵抗回路を設けてΣΔ型Ａ／Ｄ変換回路のダイナミックレンジを可変とすることも可能である。
【００５５】
また、実施例においては、高利得増幅部２２０の可変利得アンプＰＧＡとロウパスフィルタＬＰＦの段数を２段としているが、１段とすることも可能である。ただし、可変利得アンプとロウパスフィルタの段数を１段とすると、後段のΣΔ型Ａ／Ｄ変換回路に要求されるダイナミックレンジが広くなり消費電力もかなり多くなってしまうので、Ａ／Ｄ変換回路の解像度（１４ビット）との関係上現状では２段が最適であると判断して実施例では２段を採用することとした。
【００５６】
さらに、実施例においては、ΣΔ型Ａ／Ｄ変換回路として２次のΣΔ型Ａ／Ｄ変換回路に使用した場合について説明したが、本発明は、１次のΣΔ型Ａ／Ｄ変換回路や３次以上のΣΔ型Ａ／Ｄ変換回路を使用した高周波ＩＣにも適用することができる。また、実施例においては、ローカルＡ／Ｄ変換回路やローカルＤ／Ａ変換回路がスイッチド・キャパシタ型の回路で構成されている場合を説明したが、スイッチド・キャパシタ型でないローカルＡ／Ｄ変換回路やローカルＤ／Ａ変換回路を使用する場合にも適用することが可能である。また、ΣΔ型Ａ／Ｄ変換回路でなく、パイプライン型のＡ／Ｄ変換回路である場合にも適用することができる。
【産業上の利用可能性】
【００５７】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機に用いられる高周波ＩＣに適用した場合について説明したが、本発明はそれに限定されるものでなく、無線ＬＡＮなどを構成する復調機能を有する通信用半導体集積回路に対しても本発明を適用することができる。
【図面の簡単な説明】
【００５８】
【図１】本発明を無線通信システムの受信信号の復調およびダウンコンバート機能を有する高周波用半導体集積回路（ＲＦ−ＩＣ）の受信系回路に適用した場合の一実施例を示すブロック図である。
【図２】図１の実施例の受信系回路に用いられるΣΔ型Ａ／Ｄ変換器の具体例を示す回路構成図である。
【図３】図２のΣΔ型Ａ／Ｄ変換回路における積分回路の具体例を示す回路構成図である。
【図４】実施例のΣΔ型Ａ／Ｄ変換回路における入力信号レベルとＳＮ比との関係を示す特性図である。
【図５】（ａ）はＷ−ＣＤＭＡ方式の通信システムにおける受信系回路の入力レベルの仕様の一例を示す説明図、（ｂ）はＧＳＭ方式の通信システムにおける受信系回路の入力レベルの仕様の一例を示す説明図である。
【図６】図２のΣΔ型Ａ／Ｄ変換回路におけるローカルＡ／Ｄ変換回路の具体例を示す回路構成図である。
【図７】図１の実施例の受信系回路に用いられる高周波電力増幅部に設けられる可変利得アンプの具体例を示す回路構成図である。
【図８】本発明を適用した受信系回路を内蔵した高周波ＩＣ（ＲＦ−ＩＣ）および無線通信システムの構成例を示すブロック図である。
【図９】本発明を適用した受信系回路を内蔵した高周波ＩＣ（ＲＦ−ＩＣ）および無線通信システムの他の実施例を示す。
【符号の説明】
【００５９】
１００  アンテナ
１３１，１３２  パワーアンプ
２００  高周波ＩＣ（ＲＦ−ＩＣ）
２１０  ロウノイズアンプ
２１２  ミキサ
２２０  高利得増幅部
２３０  ΣΔ型Ａ／Ｄ変換回路
２３１  入力回路
２３２，２３４  加算回路
２３３，２３５  積分回路
２３６  ローカルＡ／Ｄ変換回路
２３７，２３８  ローカルＤ／Ａ変換回路
【図１】
2006060673.tif 000003
【図２】
2006060673.tif 000004
【図３】
2006060673.tif 000005
【図４】
2006060673.tif 000006
【図５】
2006060673.tif 000007
【図６】
2006060673.tif 000008
【図７】
2006060673.tif 000009
【図８】
2006060673.tif 000010
【図９】
2006060673.tif 000011