(57)【要約】【課題】  信頼性が高く、製作コストを抑制した半導体装置及びその作製方法を提供する。【解決手段】  本発明は、チャネル形成領域となる島状半導体膜と、前記島状半導体膜の側面に接し、ソース領域又はドレイン領域となる半導体膜を有する半導体装置及びその作製方法に関する。チャネル形成領域となる島状半導体膜とソース領域又はドレイン領域となる半導体膜をドーピング装置を用いないで形成することにより、製造コストを抑制することができる。かつチャネル形成領域である島状半導体膜の側面にソース領域又はドレイン領域が接することにより、空乏層が膜厚方向だけでなく横方向に広がり、ドレイン電圧による電界が緩和されるため信頼性の高い半導体装置を作製することができる。【選択図】  図１
2006156972.tif 000002
【特許請求の範囲】
【請求項１】
基板上にゲート電極と、
前記ゲート電極上にゲート絶縁膜と、
前記ゲート絶縁膜上に、１３属の元素を含む島状半導体膜と、
前記１３属の元素を含む島状半導体膜の上面の一部及び側面に接する、１５属の元素を含む半導体膜と、
前記１５属の元素を含む半導体膜上に電極と、
を有し、
前記１３属の元素を含む島状半導体膜はチャネル形成領域であり、
前記１５属の元素を含む半導体膜はソース領域又はドレイン領域であることを特徴とする半導体装置。
【請求項２】
基板上にゲート電極と、
前記ゲート電極上にゲート絶縁膜と、
前記ゲート絶縁膜上に、１３属の元素を含む島状半導体膜と、
前記１３属の元素を含む島状半導体膜の上面の一部及び側面に接し、前記島状半導体膜よりも高い濃度の１３属の元素を含む半導体膜と、
前記１３属の元素を含む半導体膜上に電極と、
を有し、
前記１３属の元素を含む島状半導体膜はチャネル形成領域であり、
前記１３属の元素を含む半導体膜はソース領域又はドレイン領域であることを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において、
前記島状半導体膜は、結晶性半導体膜であることを特徴とする半導体装置。
【請求項４】
基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に１３属の元素を含む島状半導体膜を形成し、
前記１３属の元素を含む島状半導体膜の上面の一部及び側面に接して、１５属の元素を含む半導体膜を形成し、
前記１５属の元素を含む半導体膜上に電極を形成し、
前記１３属の元素を含む島状半導体膜はチャネル形成領域であり、
前記１５属の元素を含む半導体膜はソース領域又はドレイン領域であることを特徴とする半導体装置の作製方法。
【請求項５】
基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に１３属の元素を含む島状半導体膜を形成し、
前記１３属の元素を含む島状半導体膜の上面の一部及び側面に接して、前記１３属の元素を含む島状半導体膜よりも高い濃度の１３属の元素を含む半導体膜を形成し、
前記１３属の元素を含む半導体膜上に電極を形成し、
前記１３属の元素を含む島状半導体膜はチャネル形成領域であり、
前記１３属の元素を含む半導体膜はソース領域又はドレイン領域であることを特徴とする半導体装置の作製方法。
【請求項６】
基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に１３属の元素を含む非晶質半導体膜を形成し、
前記１３属の元素を含む非晶質半導体膜に、結晶化を促進する触媒元素を導入し、
前記１３属の元素を含む非晶質半導体膜を加熱して、結晶性半導体膜を形成し、
前記結晶性半導体膜を用いて、島状結晶性半導体膜を形成し、
前記島状結晶性半導体膜の上面の一部及び側面に接して、１５属の元素を含む半導体膜を形成し、
前記島状結晶性半導体膜及び前記１５属の元素を含む半導体膜を加熱して、前記島状結晶性半導体膜中の前記触媒元素を前記１５属の元素を含む半導体膜に移動させることによって除去し、
前記１５属の元素を含む半導体膜上に電極を形成し、
前記島状結晶性半導体膜はチャネル形成領域であり、
前記１５属の元素を含む半導体膜はソース領域又はドレイン領域であることを特徴とする半導体装置の作製方法。
【請求項７】
請求項６において、
前記触媒元素は、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）から選ばれた一つの元素、又は複数の元素であることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、本発明は薄膜トランジスタ（以下、（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ（ＴＦＴ）という）等の半導体素子、またそのような半導体素子で構成された回路を有する半導体装置の作製方法に関する。例えば、液晶表示パネル、ＥＬ（エレクトロルミネッセンス）表示装置、ＥＣ表示装置等に代表される電気光学装置に関する。またＴＦＴを用いて形成された、処理速度を向上させるための電気装置、例えば中央処理装置（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ（ＣＰＵ））、及びその作製方法に関する。さらにこれら電気光学装置、電気装置を部品として搭載した電子機器に関する。
【背景技術】
【０００２】
近年、ディスプレイパネルの大型化、ドライバー内蔵型のディスプレイパネル、ＥＬディスプレイパネルの駆動などの要請から、より移動度の高いＴＦＴが求められている。
【０００３】
そのため非晶質半導体膜を用いたＴＦＴよりも特性が高く、結晶粒の大きな結晶性半導体膜を用いて形成するＴＦＴが開発されている。結晶性半導体膜を用いたＴＦＴは非晶質半導体膜を用いたＴＦＴよりも移動度が高いという利点がある。
【０００４】
しかしその反面、移動度が高いために、結晶性半導体膜を用いたＴＦＴで発生するホットキャリアのエネルギーは非晶質半導体膜を用いたＴＦＴで発生するものよりも大きくなってしまう。
【０００５】
その結果、結晶性半導体膜を用いたＴＦＴは非晶質半導体膜を用いたＴＦＴよりもホットキャリア劣化などのデバイス劣化が大きくなってしまう。
【０００６】
さらに半導体膜の結晶性が向上し移動度が単結晶半導体に近づけば、デバイスの信頼性が大きな問題となってくるため、デバイスの劣化を抑制することが必要となってきている。
【０００７】
ホットキャリア劣化等に対するデバイスの信頼性を向上させるためには、ソース領域またはドレイン領域の接合領域における電界緩和が重要である。
【０００８】
ソース領域またはドレイン領域の形成方法として、ＣＶＤ装置などを用いてドナー不純物（ｎ型の導電性を付与する不純物）もしくはアクセプター不純物（ｐ型の導電性を付与する不純物）を含む膜を成膜して、ソース領域又はドレイン領域を形成する方法がある（図２（Ａ））。
【０００９】
図２（Ａ）にドナー不純物もしくはアクセプター不純物を含む膜を成膜して、ソース領域又はドレイン領域を形成したｎチャネル型ＴＦＴを示す。図２（Ａ）において、１００１は基板、１００２はゲート電極、１００３はゲート絶縁膜、１００４は１３属の元素（アクセプター不純物、ｐ型の導電性を付与する不純物）を含む半導体膜、１００５は１５属の元素（ドナー不純物、ｎ型の導電性を付与する不純物）を含む半導体膜、１００６はソース電極又はドレイン電極である。
【００１０】
１５属の元素を含む半導体膜１００５はソース領域又はドレイン領域となり、１３属の元素を含む半導体膜１００４のソース領域又はドレイン領域１００５に挟まれた領域がチャネル形成領域となる。なお図２（Ａ）中、Ｌｏｖで示す領域は、ソース領域又はドレイン領域１００５がゲート電極１００２とオーバーラップする領域である。
【００１１】
しかしこの構造ではドレイン電圧を印加すると空乏層１００７は図中の矢印で示すように半導体膜１００４の膜厚（〜２００ｎｍ）程度しか広がらないため（図２（Ｂ））、空乏層１００７に大きな電界が生じる。そしてこの電界から大きなエネルギーを受け取ったキャリアはホットキャリアとなり、アバランシェを起こしたり、ゲート絶縁膜１００３と半導体膜１００４との界面またはゲート絶縁膜１００３中に注入され素子の劣化を引き起こす問題がある。
【００１２】
またボトムゲートＴＦＴの別の作製方法として、ソース領域またはドレイン領域を形成する領域にドーピング装置を用いてドナー不純物もしくはアクセプター不純物を注入する方法がある（図２（Ｃ））。
【００１３】
図２（Ｃ）において、１１０１は基板、１１０２はゲート電極、１１０３はゲート絶縁膜、１１０４は１５属の元素を含む半導体膜、１１０６は半導体膜１００４のうち１３属の元素が添加された領域、１１０５は半導体膜１１０４のうち１３属の元素が添加されない領域、１１０７はソース電極又はドレイン電極である。
【００１４】
半導体膜１１０４のうち１３属の元素が添加された領域１１０６はチャネル形成領域であり、半導体膜１１０４のうち１３属の元素が添加されない領域１１０５はソース領域又はドレイン領域である。なお図２（Ｃ）中、Ｌｏｖで示す領域は、ソース領域又はドレイン領域１１０５がゲート電極１１０２とオーバーラップする領域である。
【００１５】
チャネル形成領域１１０６は１５属の元素を含む半導体膜１１０４をプラズマＣＶＤ法等で成膜した後、ドーピング装置を用いて１３属の元素を導入することによって形成すればよい。もしくは、真性半導体膜を形成した後、１３属の元素及び１５属の元素を選択的に添加することによって、チャネル形成領域１１０６、ソース領域又はドレイン領域１１０５を形成してもよい（特許文献１参照）。
【００１６】
しかしドーピング装置は高価なものであるので、ドーピング装置を用いず、不純物を含む半導体膜を成膜する方法のほうが製造コストを抑えることができる。
【特許文献１】特開平１１−１５４７１４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明ではＴＦＴを作製する方法において、ドーピング装置の使用を抑制することにより製造コストを抑えること、かつドレイン電圧による電界を緩和しＴＦＴの信頼性を向上させることを課題とする。
【課題を解決するための手段】
【００１８】
本発明により、ドレイン領域近傍の不純物を含む半導体膜とチャネル形成領域が重なる領域を増やすことにより、ドレイン電圧による空乏層の広がりを大きくすることが可能である。
【００１９】
本発明は、基板上にゲート電極と、前記ゲート電極上にゲート絶縁膜と、前記ゲート絶縁膜上に、１３属の元素を含む島状半導体膜と、前記１３属の元素を含む島状半導体膜の上面の一部及び側面に接する、１５属の元素を含む半導体膜と、前記１５属の元素を含む半導体膜上に電極とを有し、前記１３属の元素を含む島状半導体膜はチャネル形成領域であり、前記１５属の元素を含む半導体膜はソース領域又はドレイン領域であることを特徴とする半導体装置に関するものである。
【００２０】
また本発明は、基板上にゲート電極と、前記ゲート電極上にゲート絶縁膜と、前記ゲート絶縁膜上に、１３属の元素を含む島状半導体膜と、前記１３属の元素を含む島状半導体膜の上面の一部及び側面に接し、前記島状半導体膜よりも高い濃度の１３属の元素を含む半導体膜と、前記１３属の元素を含む半導体膜上に電極とを有し、前記１３属の元素を含む島状半導体膜はチャネル形成領域であり、前記１３属の元素を含む半導体膜はソース領域又はドレイン領域であることを特徴とする半導体装置に関するものである。
【００２１】
また本発明は、基板上にゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に１３属の元素を含む島状半導体膜を形成し、前記１３属の元素を含む島状半導体膜の上面の一部及び側面に接して、１５属の元素を含む半導体膜を形成し、前記１５属の元素を含む半導体膜上に電極を形成し、前記１３属の元素を含む島状半導体膜はチャネル形成領域であり、前記１５属の元素を含む半導体膜はソース領域又はドレイン領域であることを特徴とする半導体装置の作製方法に関するものである。
【００２２】
また本発明は、基板上にゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に１３属の元素を含む島状半導体膜を形成し、前記１３属の元素を含む島状半導体膜の上面の一部及び側面に接して、前記１３属の元素を含む島状半導体膜よりも高い濃度の１３属の元素を含む半導体膜を形成し、前記１３属の元素を含む半導体膜上に電極を形成し、前記１３属の元素を含む島状半導体膜はチャネル形成領域であり、前記１３属の元素を含む半導体膜はソース領域又はドレイン領域であることを特徴とする半導体装置の作製方法に関するものである。
【００２３】
また本発明は、基板上にゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に１３属の元素を含む非晶質半導体膜を形成し、前記１３属の元素を含む非晶質半導体膜に、結晶化を促進する触媒元素を導入し、前記１３属の元素を含む非晶質半導体膜を加熱して、結晶性半導体膜を形成し、前記結晶性半導体膜を用いて、島状結晶性半導体膜を形成し、前記島状結晶性半導体膜の上面の一部及び側面に接して、１５属の元素を含む半導体膜を形成し、前記島状結晶性半導体膜及び前記１５属の元素を含む半導体膜を加熱して、前記島状結晶性半導体膜中の前記触媒元素を前記１５属の元素を含む半導体膜に移動させることによって除去し、前記１５属の元素を含む半導体膜上に電極を形成し、前記１３属の元素を含む島状結晶性半導体膜はチャネル形成領域であり、前記１５属の元素を含む半導体膜はソース領域又はドレイン領域であることを特徴とする半導体装置の作製方法に関するものである。
【００２４】
本発明において、前記島状半導体膜は、結晶性半導体膜である。
【００２５】
また本発明において、前記触媒元素は、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）から選ばれた一つの元素、又は複数の元素である。
【発明の効果】
【００２６】
本発明により、空乏層に印加されるドレイン電圧による電界が緩和されてＴＦＴの信頼性が向上する。
【００２７】
またドーピング装置の使用を抑えてＴＦＴを作製できるため、製作コストを低減させることができる。
【発明を実施するための最良の形態】
【００２８】
本実施の形態を、図１（Ａ）及び図１（Ｂ）を用いて説明する。
【００２９】
図１（Ａ）において、１０１は基板、１０２はゲート電極、１０３はゲート絶縁膜、１０４は１３属の元素を含む島状結晶性半導体膜、１０５は１５属の元素を含む半導体膜、１０６はソース電極又はドレイン電極である。半導体膜１０５はソース領域又ドレイン領域であり、島状結晶性半導体膜１０４はチャネル形成領域となる。なお図１（Ａ）中、Ｌｏｖで示す領域は、ソース領域又はドレイン領域１０５がゲート電極１０２とオーバーラップする領域である。
【００３０】
図１（Ａ）に示すＴＦＴ構造では、チャネル形成領域である島状結晶性半導体膜１０４の上面の一部及び側面に、ソース領域又はドレイン領域である半導体膜１０５が接している。すなわちソース領域又はドレイン領域１０５とチャネル形成領域１０４が、島状結晶性半導体膜１０４の膜厚方向と横方向（基板と平行方向）に隣り合っている。ドレイン電圧を印加した際のドレイン電界はソース領域又はドレイン領域１０５からチャネル形成領域１０４の方向に働くが、空乏層１０７は図中の矢印で示すように膜厚方向だけでなく横方向にも広がることができるためドレイン電圧が緩和される（図１（Ｂ））。
【００３１】
その結果、ホットキャリアの発生が抑えられＴＦＴの信頼性が向上する。通常、ソース領域とドレイン領域の間の長さ（チャネル長）は数μｍある。それに対してチャネル形成領域１０４の膜厚は２００ｎｍ程度である。そのため空乏層１０７は縦方向には十分に広がることは出来ないが、横方向には大きく広がることができる。本明細書では、「縦方向」とは膜が積層される方向であり、「横方向」とは基板と平行な方向をそれぞれ意味する。従って図１（Ａ）のようにソース領域又はドレイン領域１０５とチャネル形成領域１０４が横に隣り合う構造の方がデバイスの信頼性は高い。
【００３２】
本実施の形態で示したＴＦＴは、ｎチャネル型ＴＦＴであるがｐチャネル型ＴＦＴの場合は図中のソース領域又はドレイン領域１０５を１５属の元素を含む半導体膜ではなく、１３属の元素を含む半導体膜で形成すればよい。ただしこのときソース領域又はドレイン領域１０５中のｐ型不純物の濃度をチャネル形成領域１０４中の濃度よりも高くする必要がある。
【実施例１】
【００３３】
図１（Ａ）〜図１（Ｂ）、図２（Ａ）〜図２（Ｂ）、図４〜図７を用いて、本実施例を説明する。
【００３４】
本実施例では、従来の方法で作成されたＴＦＴと本発明を用いて作製されたＴＦＴについてその特性を比較する。
【００３５】
図２（Ａ）（Ｔｙｐｅ  Ａ）、図２（Ｃ）（Ｔｙｐｅ  Ｂ）、図１（Ａ）（Ｔｙｐｅ  Ｃ）それぞれのｎチャネル型ＴＦＴについて次のようにパラメータを設定し、ドレイン電流のドレイン電圧依存性およびドレイン電流のゲート電圧依存性を計算した。
【００３６】
図２（Ａ）に示すＴＦＴ（Ｔｙｐｅ  Ａ）には、上述したようにチャネル形成領域を含む１３属の元素を含む半導体膜１００４上に、ソース領域又はドレイン領域となる１５属の元素を含む半導体膜１００５が形成されている。
【００３７】
また図２（Ｃ）に示すＴＦＴ（Ｔｙｐｅ  Ｂ）には、上述したように半導体膜１１０４中に、１３属の元素が添加されることによって形成されるチャネル形成領域１１０６、１５属の元素を含むソース領域又はドレイン領域１１０５が形成されている。
【００３８】
図１（Ａ）に示すＴＦＴ（Ｔｙｐｅ  Ｃ）は、実施の形態で述べたように、チャネル形成領域である島状結晶性半導体膜１０４、チャネル形成領域１０４の側面に接するソース領域又はドレイン領域１０５が形成されている。
【００３９】
各部の膜厚および長さ、ドーパントの注入量は以下のように設定した。
ゲート絶縁膜：酸化珪素膜、厚さ１００ｎｍ、
チャネル形成領域：シリコン膜、厚さ１００ｎｍ、ボロンドープ１×１０１６ｃｍ−３、Ｌｏｖの長さ１μｍ、
ゲート電極：モリブデン（Ｍｏ）、厚さ１００ｎｍ、長さ６μｍ、
ソース領域又はドレイン領域：リンドープ１×１０２０ｃｍ−３、長さ１μｍ、
ただし、ＴＦＴの幅は１μｍとした。
【００４０】
物理モデルはアバランシェ、バンド間再結合、バンド間トンネル電流、高電界飽和モデルを用いた。ただし、半導体シリコンは欠陥のない理想的な状態を想定して計算した。計算ソフトはＩＳＥ社製ＴＣＡＤ  ＧＥＮＥＳＩＳｅ  ７．０を用いた。
【００４１】
図４はＴｙｐｅ  Ａ〜Ｔｙｐｅ  ＣのＴＦＴにおいて、ドレイン電流―ドレイン電圧依存性を計算した結果を表す。ここで、ゲート電圧は全て３．０Ｖとした。
【００４２】
図４からわかるように、Ｔｙｐｅ  ＡのＴＦＴ（図２（Ａ））のドレイン電流はドレイン電圧が８Ｖ付近から他の構造を有するＴＦＴに比べて大きく上昇する。このようにドレイン電圧が高い領域は飽和領域であるため理想的にはドレイン電流はドレイン電圧に依らず一定になる。ドレイン電流が一定にならないのは高いドレイン電圧によりキャリアが加速され、ホットキャリアとなってアバランシェ（ホットキャリアが結晶格子に散乱されエネルギーを失い、そのエネルギーを結晶が受け取り電子―正孔対を生成する）等が起こり、チャネル形成領域に余剰キャリアが発生するためである。そしてこの余剰キャリアがドレイン電流を上昇させる。加えて高いドレイン電界によりエネルギーバンドが大きく曲げられ、ドレイン領域近傍の空乏層のバンドギャップが極端に狭まることによってバンド間（価電子帯―伝導帯）にトンネル電流が生じるためである。
【００４３】
図４に表されるように、飽和領域における飽和電流がドレイン電圧の増加とともに上昇することはチャネル形成領域にホットキャリアが発生していることを示し、そのホットキャリアはチャネル形成領域の結晶格子を破壊したり、ゲート絶縁膜界面およびゲート絶縁膜中に注入されてしきい値電圧、移動度等を劣化させる。さらにＴＦＴが飽和領域で動作する場合にはＴＦＴ特性のばらつき、動作不良の原因となる。従って、ＴＦＴの信頼性を確保するためにはホットキャリアの発生を抑制することが必要である。
【００４４】
図４からＴｙｐｅ  ＡのＴＦＴ（図２（Ａ））ではホットキャリアが十分に抑制されていないことがわかる。それに対し本実施例のＴｙｐｅ  ＣのＴＦＴ（図１（Ａ））の特性はＴｙｐｅ  ＢのＴＦＴ（図２（Ｃ））の特性に近く、ホットキャリアが抑えられていることがわかる。
【００４５】
次に図５〜図７を用いて、Ｔｙｐｅ  Ａ〜Ｔｙｐｅ  ＣのＴＦＴについて、ドレイン電流のゲート電圧依存性を計算した結果を示す。
【００４６】
図５はＴｙｐｅ  ＡのＴＦＴ（図２（Ａ））のドレイン電流（Ｉｄ）―ゲート電圧（Ｖｇ）依存性を表す。
【００４７】
特性曲線が立ち上がるＶｇ＝０Ｖ付近の飽和領域では、理想的にはドレイン電流はドレイン電圧に依存せず一定になることが望まれる。一定にならない場合は先に述べたように、ドレイン領域付近にホットキャリアが発生していることを示す。図５からわかるように、Ｔｙｐｅ  ＡのＴＦＴ（図２（Ａ））では飽和領域の電流値がドレイン電圧の増加とともに大きくなっている。
【００４８】
一方図７に示すとおり、本発明を用いて形成されたＴｙｐｅ  ＣのＴＦＴ（図１（Ａ））では飽和領域のドレイン電流のドレイン電圧依存は小さくなっている。この特性はＴｙｐｅ  ＢのＴＦＴ（図２（Ｃ））とほぼ同じことが分かる（図６）。従って本発明により、ドーピング装置を用いないでＴＦＴを形成しても、ドーピング装置を用いて形成したＴＦＴと同様の特性を持つことが可能ということが分かる。
【００４９】
本実施例のボトムゲート型ＴＦＴの作製方法を図１（Ａ）及び図１（Ｂ）を用いて以下に説明する。
【００５０】
まず基板１０１として、ガラス基板、もしくは単結晶半導体基板上に絶縁膜、例えば酸化珪素膜を１５０ｎｍ成膜し、その上にゲート電極の材料として、金属膜、例えばモリブデン（Ｍｏ）を１００ｎｍを成膜する。そしてレジストを用いて金属膜を用いて、ドライエッチングによりゲート電極１０２を形成する。
【００５１】
次にゲート絶縁膜１０３として酸化珪素膜を１００ｎｍ成膜する。さらにその上に非晶質半導体膜、例えばアモルファスシリコン膜を１００ｎｍ成膜する。そして非晶質半導体膜の結晶化を促進する触媒元素、例えばニッケル（Ｎｉ）をアモルファスシリコン膜に添加し、熱処理またはレーザー照射を行って結晶化させる。ゲート絶縁膜１０３上に成膜するシリコン膜はアモルファスシリコンに限らず微結晶を成膜することもできる。その後、必要に応じてしきい値制御のためホウ素原子を１×１０１６ｃｍ−３の密度でイオンドープする。
【００５２】
次に結晶化したシリコン膜を用いて、ドライエッチングを行い、島状結晶性半導体膜１０４を形成する。
【００５３】
次に、１５属の元素を含む半導体膜を成膜する。その際に１５属の元素を含む半導体膜が島状結晶性半導体膜１０４を覆うように成膜することが重要である。その後導電膜、例えばモリブデン（Ｍｏ）を２００ｎｍ成膜する。次に導電膜をエッチングして電極１０６を形成し、電極１０６をマスクとしてさらに１５属の元素を含む半導体膜をエッチングしてソース領域又はドレイン領域１０５を形成する。
【００５４】
本発明は単結晶ウエハ、ＳＯＩウエハ、またはガラス基板上、または絶縁膜上に成膜した非晶質の半導体、非晶質の半導体を結晶化させた多結晶の半導体、または多結晶の半導体に適用することができる。さらに半導体膜はシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などの単体のほかＧａＡｓ、ＩｎＰ、ＳｉＣ、ＺｎＳｅ、ＧａＮなどのような化合物半導体、およびＳｉＧｅ、ＡｌｘＧａＡｓ１−ｘのような混晶半導体に適用することができる。
【００５５】
結晶化を促進する触媒元素としては、ニッケル（Ｎｉ）以外に、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）から選ばれた一つの元素、又は複数の元素を用いることができる。
【００５６】
１５属の元素を含む半導体膜を形成する場合はリン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）などのドナーとして働く不純物を注入する。そして１３属の元素を含む半導体膜を形成する場合はホウ素（Ｂ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）などのアクセプターとして働く不純物を注入する。
【００５７】
また、絶縁膜としては、熱酸化膜、酸化珪素膜、窒素を含む酸化珪素膜、窒化珪素膜などの単層膜およびそれらの組み合わせによる多層膜を使うことができる。
【００５８】
ゲート電極としては多結晶珪素膜、モリブデン（Ｍｏ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）等の単層膜およびそれらの組み合わせによる多層膜を使うことができる。
【００５９】
なお本実施例は必要であれば実施の形態のいかなる記載と組み合わせることが可能である。
【実施例２】
【００６０】
本実施例では、実施例１とは別のボトムゲート型ＴＦＴの作製方法の例を、図３（Ａ）〜図３（Ｅ）を用いて説明する。
【００６１】
まず基板２００上に導電膜を形成し、これを用いてゲート電極２０１を形成する。基板２００には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板等を用いることができる。また、ＰＥＴ、ＰＥＳ、ＰＥＮに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。
【００６２】
ゲート電極２０１は、導電膜を単層または２層以上積層させた構造を用いて形成する。導電膜として、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）から選ばれた元素、または前記元素を主成分とする合金材料、若しくはその窒化物等の化合物材料を積層したものを用いてもよい。また、リン（Ｐ）等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてゲート電極２０１を形成してもよい。本実施例では、窒化タンタル（ＴａＮ）及びタングステン（Ｗ）をそれぞれ３０ｎｍ、１２０ｎｍ積層した膜を用いてゲート電極２０１を形成する。
【００６３】
ゲート電極２０１は、配線と一体形成してもよいし、ゲート電極２０１とゲート配線を別々に形成して電気的に接続させてもよい。
【００６４】
ゲート電極２０１を形成後、ゲート絶縁膜２０２をゲート電極２０１及び基板２００上に形成する。ゲート絶縁膜２０２としては、窒化珪素膜、酸素を含む窒化珪素膜、または窒素を含む酸化珪素膜などの絶縁膜を用いることができる。ゲート絶縁膜２０２は、基板２００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐ役割もある。
【００６５】
このような積層膜をゲート絶縁膜２０２として用いると、後の工程で完成されるＴＦＴの容量が増加する一方、ＴＦＴの動作時のしきい値変化は、ゲート絶縁膜２０２に酸化珪素膜を用いたときと比べてほとんどないので有用である。薄い窒化珪素膜、酸化珪素膜及び酸素を含む窒化珪素膜は、例えばＣＶＤ法でそれぞれ、５ｎｍ、１００ｎｍ、５０ｎｍの膜厚で成膜すればよい。
【００６６】
ここではゲート絶縁膜２０２として積層膜を用いた例を示したが、単層の絶縁膜を用いても良い。
【００６７】
次いで、ゲート絶縁膜２０２上に１３属から選択された元素を含む半導体膜を成膜する。この１３属から選択された元素を含む半導体膜として、非晶質半導体膜や微結晶半導体膜、もしくは非晶質半導体膜を形成した後加熱により結晶化した結晶性半導体膜を用いてもよい。
【００６８】
本実施例では、１３属から選択された元素を含む半導体膜として、まず非晶質半導体膜を形成し、結晶化を促進する触媒元素を用いて結晶化した結晶性半導体膜を用いる。以下に結晶性半導体膜を得るための作製工程を示す。
【００６９】
まず、１３属から選択された元素を微量に含む非晶質半導体膜２０３を形成する。非晶質半導体膜２０３としては、シリコン（Ｓｉ）、またはシリコンゲルマニウム（ＳｉＧｅ）合金を用いればよい。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。本実施例では、プラズマＣＶＤ法により、１３属から選択された元素、例えばホウ素（Ｂ）を微量に含むアモルファスシリコン膜を１００ｎｍ成膜する。
【００７０】
次に、非晶質半導体膜２０３の表面に薄い酸化膜を形成する。前記酸化膜は後の工程で塗布される触媒元素を含む溶液が、非晶質半導体膜２０３の表面に均一に塗布されるために形成される。
【００７１】
この薄い酸化膜は、オゾンを水に溶解した状態の水（オゾン水）による酸化処理、酸化雰囲気での熱処理またはＵＶ光の照射等により形成する。本実施例では、オゾン水を塗布することにより薄い酸化膜を形成する。
【００７２】
次いで、非晶質半導体膜２０３の表面に半導体膜の結晶化を促進する触媒元素を導入する。導入の方法は、触媒元素を水溶液に分散させてスピンコート法にて導入する方法や、触媒元素を含む電極を用いてプラズマ処理することで触媒元素を導入する方法がある。
【００７３】
触媒元素としては、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）から選ばれた一つの元素、又は複数の元素を用いることができる。
【００７４】
本実施例では、触媒元素としてニッケル（Ｎｉ）を用い、液相のニッケル酢酸溶液２０４をスピンコート法で非晶質半導体膜２０３の表面に塗布する（図３（Ａ））。
【００７５】
次に窒素雰囲気中において、４５０〜５００℃の温度で１時間保持することにより、非晶質半導体膜２０３中の水素を離脱させる。これは、非晶質半導体膜２０３中に不対結合手を意図的に形成することにより、後の結晶化に際してのしきい値エネルギーを下げるためである。
【００７６】
そして窒素雰囲気中において、５５０〜６００℃、４〜８時間の加熱処理を施すことにより、非晶質半導体膜２０３を結晶化させ、結晶性半導体膜２０５を形成する（図３（Ｂ）参照）。この触媒元素により、非晶質半導体膜２０３の結晶化の温度を５５０〜６００℃という比較的低温とすることができる。
【００７７】
または触媒元素を非晶質半導体膜２０３に導入後、レーザ照射により非晶質半導体膜２０３を結晶化してもよい。
【００７８】
このレーザ照射には連続発振のレーザ光またはパルス発振のレーザ光を用いることが出来る。具体的には、連続発振のレーザ光として、Ａｒレーザ光、Ｋｒレーザ光、ＣＯ２レーザ光、ＹＡＧレーザ光、ＹＶＯ４レーザ光、ＹＬＦレーザ光、ＹＡｌＯ３レーザ光、ＧｄＶＯ４レーザ光、Ｙ２Ｏ３レーザ光、ルビーレーザ光、アレキサンドライトレーザ光、Ｔｉ：サファイアレーザ光、ヘリウムカドミウムレーザ光などが挙げられる。
【００７９】
またパルス発振のレーザ光として、Ａｒレーザ光、Ｋｒレーザ光、エキシマレーザ光、ＣＯ２レーザ光、ＹＡＧレーザ光、Ｙ２Ｏ３レーザ光、ＹＶＯ４レーザ光、ＹＬＦレーザ光、ＹＡｌＯ３レーザ光、ＧｄＶＯ４レーザ光、ガラスレーザ光、ルビーレーザ光、アレキサンドライトレーザ光、Ｔｉ：サファイアレーザ光、銅蒸気レーザ光または金蒸気レーザ光を用いることができる。
【００８０】
このようなパルス発振レーザは、発振周波数を増加させていくといずれは連続発振レーザと同等の効果を示すものである。
【００８１】
例えば連続発振が可能な固体レーザを用いる場合、第２高調波〜第４高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。代表的には、ＹＡＧレーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いるのが望ましい。例えば、連続発振のＹＡＧレーザから射出されたレーザ光を非線形光学素子により高調波に変換して、非晶質半導体膜２０３に照射する。エネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）とすれば良い。
【００８２】
なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ照射による半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じるしきい値電圧のばらつきを抑えることができる。
【００８３】
次に結晶性半導体膜２０５を用いて、島状結晶性半導体膜２０６を形成する（図３（Ｃ）参照）。この島状結晶性半導体膜２０６はＴＦＴのチャネル形成領域となる。
【００８４】
次に、ゲート絶縁膜２０２及び島状結晶性半導体膜２０６上に１５属から選ばれた元素が導入された半導体膜２０７をプラズマＣＶＤ法で形成する。本実施例では、１５属から選ばれた元素としてリン（Ｐ）を用いる。
【００８５】
次いで、結晶成長に用いた触媒元素を島状結晶性半導体膜２０６から除去（ゲッタリング）する。本実施例においては、１５属から選ばれた元素が導入された半導体膜２０７を形成後、窒素雰囲気中で５５０℃で４時間加熱することにより、島状結晶性半導体膜２０６中に存在していた触媒元素を、１５属から選ばれた元素が導入された半導体膜２０７に移動させる。この加熱処理により島状結晶性半導体膜２０６中の触媒元素を減少する。
【００８６】
その後、半導体膜２０７上に導電膜２０８を形成する（図３（Ｄ））。導電膜に金属膜を用いると、後の熱工程で半導体膜２０７と反応しシリサイドを形成するので、導電率が向上する。
【００８７】
この導電膜２０８としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）から選ばれた元素、または前記元素を主成分とする合金材料、若しくは化合物材料を積層したものを用いてもよい。本実施例では、導電膜としてタングステン（Ｗ）又はモリブデン（Ｍｏ）を用いる。
【００８８】
次に、導電膜上にレジストマスクを形成し、導電膜を用いて、ソース電極又はドレイン電極２１２を形成する。さらにソース電極又はドレイン電極２１２をマスクとして、半導体膜２０７をエッチングしてソース領域又はドレイン領域２１１を形成する（図３（Ｅ））。本実施例では、水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液を用いてウェットエッチングする。ただし、下層の島状結晶性半導体膜２０６が完全に無くならないように、エッチング時間を調整する。勿論、ドライエッチングを用いてエッチングしても構わない。
【００８９】
ソース電極又はドレイン電極２１２は、配線と一体形成してもよいし、ソース電極又はドレイン電極２１２と配線を別々に形成して電気的に接続させてもよい。
【００９０】
本実施例ではｎチャネル型ＴＦＴが作製されたが、ｐチャネル型ＴＦＴを作製するのであれば、１５属から選ばれた元素が導入された半導体膜２０７の代わりに１３属から選ばれた元素を導入された半導体膜を形成すればよい。
【００９１】
１３属から選ばれた元素としては、ホウ素（Ｂ）またはガリウム（Ｇａ）を用いることができる。
【００９２】
ただし、１３属から選ばれた元素を導入された半導体膜を用いてソース領域又はドレイン領域２１１を形成する場合は、チャネル形成領域２０６よりもソース領域又はドレイン領域２１１の方が、不純物濃度が高くなるように不純物量を調整する。
【００９３】
以上から、ソース領域又はドレイン領域２１１及びチャネル形成領域２０６を有するボトムゲート型ＴＦＴを形成することができる。
【００９４】
また、本実施例は、必要であれば実施の形態及び実施例１のいかなる記載とも自由に組み合わせることが可能である。
【実施例３】
【００９５】
本発明はボトムゲート型ＴＦＴだけでなく、トップゲート型ＴＦＴにも適用することができる。
【００９６】
図８（Ａ）〜図８（Ｄ）に本実施例のトップゲート型ＴＦＴの作製工程を示す。
【００９７】
まず、基板３０１上に下地膜３０２を形成する。基板３０１には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板等を用いることができる。また、ＰＥＴ、ＰＥＳ、ＰＥＮに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。
【００９８】
下地膜３０２は、窒化珪素膜、酸素を含む窒化珪素膜、または窒素を含む酸化珪素膜などの絶縁膜を用いることができる。また、下地膜３０２として薄い窒化珪素膜、酸化珪素膜及び酸素を含む窒化珪素膜を積層したものを用いてもよい。薄い窒化珪素膜、酸化珪素膜及び酸素を含む窒化珪素膜は、例えばＣＶＤ法でそれぞれ、５ｎｍ、１００ｎｍ、５０ｎｍの膜厚で成膜すればよい。
【００９９】
次に、下地膜３０２上にチャネル形成領域となる島状半導体膜３０３を形成する。島状半導体膜３０３は、図３（Ｃ）の島状結晶性半導体膜２０６と同様の材料を用いて形成すればよい。本実施例では、まず非晶質半導体膜、例えばアモルファスシリコン膜に半導体膜の結晶化を促進する触媒元素を導入し、レーザ照射により結晶化して結晶性半導体膜を得る。次に得られた結晶性半導体膜にｐ型の導電性を付与する不純物、例えばホウ素（Ｂ）を導入し、用いて島状半導体膜３０３を形成する。
【０１００】
次に下地膜３０２及び島状半導体膜３０３を覆ってｎ型の導電性を付与する不純物（以下「ｎ型不純物」という）を含む半導体膜を形成し、ｎ型不純物半導体膜３０４を形成する。本実施例では、ｎ型不純物としてリン（Ｐ）を含むセミアモルファス半導体膜、例えばセミアモルファスシリコン膜を形成する。
【０１０１】
なおセミアモルファスシリコンに代表されるセミアモルファス半導体とは、非晶質半導体と結晶構造を有する半導体（単結晶、多結晶を含む）の中間的な構造の半導体を含む膜である。このセミアモルファス半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体中に分散させて存在せしめることが可能である。セミアモルファス半導体は、そのラマンスペクトルが５２０ｃｍ−１よりも低波数側にシフトしており、またＸ線回折ではＳｉ結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。また、未結合手（ダングリングボンド）の終端化するために、水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。ここでは便宜上、このような半導体をセミアモルファス半導体（ＳＡＳ）と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体が得られる。
【０１０２】
またＳＡＳは珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ４であり、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪化物気体を希釈して用いることで、ＳＡＳの形成を容易なものとすることができる。希釈率は２倍〜１０００倍の範囲で珪化物気体を希釈することが好ましい。
【０１０３】
なお、本実施例ではｎチャネル型ＴＦＴを形成するのでｎ型不純物を含む半導体膜を形成したが、ｐチャネル型ＴＦＴを形成する場合は、ｎ型不純物を含む半導体膜の代わりにｐ型の導電性を付与する不純物（以下「ｐ型不純物」という）を含む半導体膜を形成、もしくは真性半導体膜を成膜した後、ｐ型不純物を導入した半導体膜を形成すればよい。
【０１０４】
ｎ型不純物半導体膜３０４形成後、下地膜３０２及びｎ型不純物半導体膜３０４を覆って第１の導電膜３０５を形成する。第１の導電膜３０５として、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）から選ばれた元素、または前記元素を主成分とする合金材料、若しくはその窒化物等の化合物材料を積層したものを用いてもよい。また、リン（Ｐ）等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いて第１の導電膜３０５を形成してもよい。本実施例では、窒化タンタル（ＴａＮ）及びタングステン（Ｗ）をそれぞれ３０ｎｍ、１２０ｎｍ積層した膜を第１の導電膜３０５として形成する（図８（Ａ））。
【０１０５】
次にｎ型不純物半導体膜３０４及び第１の導電膜３０５から、それぞれソース領域又はドレイン領域３０６、及びソース電極又はドレイン電極３０７を形成する（図８（Ｂ））。このとき島状半導体膜３０３が完全に無くならないように、エッチング時間を調整する。勿論、ドライエッチングを用いてエッチングしても構わない。
【０１０６】
次に島状半導体膜３０３、ソース領域又はドレイン領域３０６、及びソース電極又はドレイン電極３０７を覆ってゲート絶縁膜３０８及び第２の導電膜３０９を形成する（図８（Ｃ））。ゲート絶縁膜３０８及び第２の導電膜３０９はそれぞれ、下地膜３０２及び第１の導電膜３０５と同様の物質を用いればよい。
【０１０７】
そして第２の導電膜３０９を用いてゲート電極３１０を形成する（図８（Ｄ））。
【０１０８】
以上に述べた作製工程により、トップゲート型ＴＦＴが形成される。本実施例のトップゲート型ＴＦＴは、チャネル形成領域３０３とソース領域又はドレイン領域３０６が、膜厚方向だけでなく横方向でも重なっている。そのため空乏層が横方向にも広がることができ、ドレイン電圧を緩和することが可能になる。このようなＴＦＴはホットキャリアの発生が抑えられるので信頼性が向上する。
【０１０９】
またこのような信頼性の向上したＴＦＴを形成するのに、ドーピング装置を用いないので、作製コストを削減することができる。
【実施例４】
【０１１０】
本実施例では、本発明を用いて液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ（ＬＣＤ））を作製する例を図９（Ａ）〜図９（Ｂ）、図１０、図１１、図１２、図１３を用いて示す。
【０１１１】
本実施例で説明する液晶表示装置の作製方法は画素ＴＦＴを含む画素部とその周辺に設けられる駆動回路部のＴＦＴを同時に作製する方法である。但し、説明を簡単にするために、駆動回路に関しては基本単位であるｎチャネル型ＴＦＴとｐチャネル型ＴＦＴからなるＣＭＯＳ回路を図示することとする。
【０１１２】
まず実施例２に基づいて、ボトムゲート型のｎチャネル型ＴＦＴ５４５及びｐチャネル型ＴＦＴ５４６からなるＣＭＯＳ回路５４８、及びｎチャネル型ＴＦＴ５４７を形成する（図９（Ａ））。本実施例において、ｎチャネル型ＴＦＴ５４７は画素ＴＦＴとして用いられ、ＣＭＯＳ回路５４８は駆動回路の基本単位として用いられる。
【０１１３】
ただし、図９（Ａ）において、５０１は基板、５０２〜５０４はゲート電極、５０５はゲート絶縁膜、５１１〜５１３は１３属の元素（ｐ型の導電性を付与する不純物）を含む島状半導体膜でありそれぞれのＴＦＴのチャネル形成領域である。また５２１及び５２３は１５属の元素（ｎ型の導電性を付与する不純物）を含む半導体膜であり、ｎチャネル型ＴＦＴ５４５及び５４７それぞれのソース領域又はドレイン領域である。半導体膜５２２には１３属の元素が添加されておりｐチャネル型ＴＦＴ５４６のソース領域又はドレイン領域である。
【０１１４】
また５３１〜５３５はソース電極又はドレイン電極であり、それぞれのＴＦＴのソース領域又はドレイン領域に電気的に接続されている。特に電極５３２はｎチャネル型ＴＦＴ５４５のソース領域又はドレイン領域５２１の一方と、ｐチャネル型ＴＦＴ５４６のソース領域又はドレイン領域５２２の一方を電気的に接続している。
【０１１５】
なお、ｎチャネル型ＴＦＴ５４５及び５４７、並びにｐチャネル型ＴＦＴ５４６は実施例２に記載の方法で作製されたものに限定されるものではなく、実施例１、トップゲート型ＴＦＴの場合は実施例３に記載の方法を用いて作製することが可能である。
【０１１６】
次にＴＦＴ５４５〜５４７を覆って、第１層間絶縁膜５４１を形成する。
【０１１７】
第１層間絶縁膜５４１としては、プラズマＣＶＤ法またはスパッタ法を用いて、シリコンを含む絶縁膜、例えば酸化珪素膜（ＳｉＯｘ）、窒化珪素膜（ＳｉＮ）、窒素を含む酸化珪素膜（ＳｉＯＮ）、またはその積層膜で形成する。勿論、第１層間絶縁膜５４１は窒素を含む酸化珪素膜や窒化珪素膜、またはその積層膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【０１１８】
なお、第１層間絶縁膜５４１を窒化珪素膜、酸素を含む窒化珪素膜で形成し、加熱処理を行い、第１層間絶縁膜５４１からの水素によって島状半導体膜５１１〜５１３及び半導体膜５２１〜５２３を水素化してもよい。すなわち、水素によって島状半導体膜５１１〜５１３及び半導体膜５２１〜５２３中に存在するダングリングボンドを終端化させることができる。
【０１１９】
次に、第１層間絶縁膜５４１上に平坦化膜として機能する第２層間絶縁膜５４２を形成する。
【０１２０】
第２層間絶縁膜５４２としては、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、シロキサン、及びそれらの積層構造を用いることができる。
【０１２１】
シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造で構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０１２２】
さらに有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。
【０１２３】
本実施例では、第２層間絶縁膜５４２としてシロキサンをスピンコート法で形成する。
【０１２４】
第１層間絶縁膜５４１及び第２層間絶縁膜５４２の一部をエッチングして、電極５３５に到達するコンタクトホールを形成する。このコンタクトホール形成においては、エッチングガスとして四フッ化炭素（ＣＦ４）、酸素（Ｏ２）、ヘリウム（Ｈｅ）を、ＣＦ４、Ｏ２、Ｈｅをそれぞれ５０ｓｃｃｍ、５０ｓｃｃｍ、３０ｓｃｃｍの流量で用いる。
【０１２５】
次いで、第２層間絶縁膜５４２上に導電膜を成膜する。次いでフォトマスクを用いて、導電膜から、電極５３５に電気的に接続される画素電極５４３を形成する（図９（Ｂ））。
【０１２６】
本実施例では透過型の液晶表示パネルを作製するので、インジウム錫酸化物（（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ（ＩＴＯ））、酸化珪素を含むインジウム錫酸化物、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ２）などの透明導電膜を用い、画素電極５４３を形成する。
【０１２７】
また、反射型の液晶表示パネルを作製する場合は、画素電極５４３をスパッタ法によりＡｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の光反射性を有する金属材料を用いて形成すればよい。
【０１２８】
なお、図１１に画素部７０１の一部を拡大した上面図を示す。また、図１１は画素電極の形成途中を示しており、左側の画素においては画素電極が形成されているが、右側の画素においては画素電極を形成していない状態を示している。図１１において、実線Ａ−Ａ’で切断した図が、図９（Ｂ）の画素ＴＦＴ５４７の断面と対応しており、図９（Ｂ）と対応する箇所には同じ符号を用いている。また、容量配線５７２が設けてあり、保持容量は、第１層間絶縁膜５４１を誘電体とし、画素電極５４３と、該画素電極と重なる容量配線５７２とで形成されている。
【０１２９】
なお本実施例においては、画素電極５４３と容量配線５７２が重なる領域は、第２層間絶縁膜５４２をエッチングし、保持容量は画素電極５４３、第１層間絶縁膜５４１及び容量配線５７２によって形成されている。しかし第２層間絶縁膜５４２も誘電体として用いることが可能であれば、第２層間絶縁膜５４２をエッチングしなくてもよい。その場合第１層間絶縁膜５４１及び第２層間絶縁膜５４２が誘電体として機能する。
【０１３０】
図１１において、ゲート電極５０４は、ゲート電極５０４とは別に形成されたゲート配線５７１と接続されている。また電極５３４はソース配線と一体形成されているが、電極５３４とソース配線は別々に形成してお互いを接続してもよい。
【０１３１】
以上の工程により、基板５０１上に逆スタガ型の画素ＴＦＴ５４７、逆スタガ型のｎチャネル型ＴＦＴ５４５及びｐチャネル型ＴＦＴ５４６からなるＣＭＯＳ回路５４８および画素電極５４３が形成された液晶表示パネル用のＴＦＴ基板が完成する。
【０１３２】
次いで、画素電極５４３を覆うように、配向膜５５１ａを形成する。なお、配向膜５５１ａは、液滴吐出法やスクリーン印刷法やオフセット印刷法を用いればよい。その後、配向膜５５１ａの表面にラビング処理を行う。
【０１３３】
そして、対向基板５６１には、着色層５６２ａ、遮光層（ブラックマトリクス）５６２ｂ、及びオーバーコート層５６３からなるカラーフィルタを設け、さらに透明電極もしくは反射電極からなる対向電極５６４と、その上に配向膜５５１ｂを形成する（図１０）。
【０１３４】
そして、閉パターンであるシール材５８１を液滴吐出法により画素部７０１と重なる領域を囲むように形成する。ここでは液晶５５５を滴下するため、閉パターンのシール材を描画する例を示すが、開口部を有するシールパターンを設け、ＴＦＴ基板を貼りあわせた後に毛細管現象を用いて液晶を注入するディップ式（汲み上げ式）を用いてもよい（図１２（Ａ））。
【０１３５】
次いで、気泡が入らないように減圧下で液晶５５５の滴下を行い（図１２（Ｂ））、基板５０１及び対向基板５６１を貼り合わせる（図１２（Ｃ））。閉ループのシールパターン内に液晶を１回若しくは複数回滴下する。液晶の配向モードとしては、液晶分子の配列が光の入射から射出に向かって９０°ツイスト配向したＴＮモードを用いる場合が多い。ＴＮモードの液晶表示装置を作製する場合には、基板のラビング方向が直交するように貼り合わせる。
【０１３６】
なお、一対の基板間隔は、球状のスペーサを散布したり、樹脂からなる柱状のスペーサを形成したり、シール材にフィラーを含ませることによって維持すればよい。上記柱状のスペーサは、アクリル、ポリイミド、ポリイミドアミド、エポキシの少なくとも１つを主成分とする有機樹脂材料、もしくは酸化珪素、窒化珪素、窒素を含む酸化珪素のいずれか一種の材料、或いはこれらの積層膜からなる無機材料であることを特徴としている。
【０１３７】
次いで、基板の分断を行う。多面取りの場合、それぞれのパネルを分断する。また、１面取りの場合、予めカットされている対向基板を貼り合わせることによって、分断工程を省略することもできる（図１２（Ｄ））。
【０１３８】
そして、異方性導電体層を介し、公知の技術を用いてＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）７０４を貼りつける。以上の工程で液晶表示装置が完成する。また、必要があれば光学フィルムを貼り付ける。透過型の液晶表示装置とする場合、偏光板は、アクティブマトリクス基板と対向基板の両方に貼り付ける。
【０１３９】
以上の工程によって得られた液晶表示装置の断面図を図１０に、上面図を図１３（Ａ）に示すとともに、他の液晶表示装置の上面図の例を図１３（Ｂ）に示す。
【０１４０】
図１３（Ａ）中、５０１は基板、５６１は対向基板、７０１は画素部、５８１はシール材、７０４はＦＰＣである。なお、液晶を液滴吐出法により吐出させ、減圧下で一対の基板５０１及び５６１をシール材５８１で貼り合わせている。
【０１４１】
図１３（Ｂ）中、７０２はソース信号線駆動回路、７０３はゲート信号線駆動回路、５８１ａは第１シール材、５８１ｂは第２シール材である。なお、液晶を液滴吐出法により吐出させ、一対の基板５０１及び５６１を第１シール材５８１ａおよび第２シール材５８１ｂで貼り合わせている。駆動回路部７０２及び７０３には液晶は不要であるため、画素部７０１のみに液晶を保持させており、第２シール材５８１ｂはパネル全体の補強のために設けられている。
【０１４２】
以上示したように、本実施例では、ＴＦＴの作製工程を従来よりも短縮できるので、液晶表示装置の作製工程も短縮することが可能となる。本実施例で作製される液晶表示装置は各種電子機器の表示部としても用いることができる。
【０１４３】
なお、本実施例では、ＴＦＴをシングルゲート構造としたが、これに限定されず、複数のチャネル形成領域を有するマルチゲート型ＴＦＴ、例えばダブルゲート型ＴＦＴとしてもよい。
【０１４４】
また、本実施例は、必要であれば実施の形態及び実施例１〜実施例３のいかなる記載とも自由に組み合わせることが可能である。
【実施例５】
【０１４５】
本実施例では、液晶滴下に液滴吐出法を用いる例を示す。本実施例では、大面積基板１３１０を用い、パネル４枚取りの作製例を図１４（Ａ）〜図１４（Ｄ）、図１５（Ａ）〜図１５（Ｂ）、図１６（Ａ）〜図１６（Ｂ）及び図１７（Ａ）〜図１７（Ｂ）に示す。
【０１４６】
図１４（Ａ）は、ディスペンサ（またはインクジェット）による液晶層形成の途中の断面図を示しており、シール材１３１２で囲まれた画素部１３１１を覆うように液晶材料１３１４を液滴吐出装置１３１６のノズル１３１８から吐出、噴射、または滴下させている。液滴吐出装置１３１６は、図１４（Ａ）中の矢印方向に移動させる。なお、ここではノズル１３１８を移動させた例を示したが、ノズルを固定し、基板を移動させることによって液晶層を形成してもよい。
【０１４７】
また、図１４（Ｂ）には斜視図を示している。シール材１３１２で囲まれた領域のみに選択的に液晶材料１３１４を吐出、噴射、または滴下させ、ノズル走査方向１３１３に合わせて滴下面１３１５が移動している様子を示している。
【０１４８】
また、図１４（Ａ）の点線で囲まれた部分１３１９を拡大した断面図が図１４（Ｃ）及び図１４（Ｄ）である。液晶材料の粘性が高い場合は、連続的に吐出され、図１４（Ｃ）のように繋がったまま付着される。一方、液晶材料の粘性が低い場合には、間欠的に吐出され、図１４（Ｄ）に示すように液滴が滴下される。
【０１４９】
なお、図１４（Ｃ）及び図１４（Ｄ）中、１３１０は大面積基板、１３２０は画素ＴＦＴ、１３２１は画素電極をそれぞれ指している。画素部１３１１は、マトリクス状に配置された画素電極と、該画素電極と接続されているスイッチング素子、ここでは実施例１〜実施例４の記載に基づいて作製されたＴＦＴと、保持容量とで構成されている。
【０１５０】
ここで、図１５（Ａ）〜図１５（Ｂ）及び図１６（Ａ）〜図１６（Ｂ）を用いて、パネル作製の流れを以下に説明する。
【０１５１】
まず、絶縁表面に画素部１３１１が形成された第１基板１３１０を用意する。第１基板１３１０は、予め、配向膜の形成、ラビング処理、球状スペーサ散布、或いは柱状スペーサ形成、またはカラーフィルタの形成などを行っておく。次いで、図１５（Ａ）に示すように、不活性気体雰囲気または減圧下で第１基板１３１０上にディスペンサ装置またはインクジェット装置でシール材１３１２を所定の位置（画素部１３１１を囲むパターン）に形成する。半透明なシール材１３１２としてはフィラー（直径６μｍ〜２４μｍ）を含み、且つ、粘度４０〜４００Ｐａ・ｓのものを用いる。なお、後に接する液晶に溶解しないシール材料を選択することが好ましい。シール材としては、アクリル系光硬化樹脂やアクリル系熱硬化樹脂を用いればよい。また、簡単なシールパターンであるのでシール材１３１２は、印刷法で形成することもできる。
【０１５２】
次いで、シール材１３１２に囲まれた領域に液晶材料１３１４をインクジェット法により滴下する（図１５（Ｂ））。液晶材料１３１４としては、インクジェット法によって吐出可能な粘度を有する公知の液晶材料を用いればよい。また、液晶材料は温度を調節することによって粘度を設定することができるため、インクジェット法に適している。インクジェット法により無駄なく必要な量だけの液晶材料１３１４をシール材１３１２に囲まれた領域に保持することができる。
【０１５３】
次いで、画素部１３１１が設けられた第１基板１３１０と、対向電極や配向膜が設けられた第２基板１３３１とを気泡が入らないように減圧下で貼りあわせる（図１６（Ａ））。ここでは、貼りあわせると同時に紫外線照射や熱処理を行って、シール材１３１２を硬化させる。なお、紫外線照射に加えて、熱処理を行ってもよい。
【０１５４】
また、図１７（Ａ）〜図１７（Ｂ）に貼り合わせ時または貼り合わせ後に紫外線照射や熱処理が可能な貼り合わせ装置の例を示す。
【０１５５】
図１７（Ａ）〜図１７（Ｂ）中、１３４１は第１基板支持台、１３４２は第２基板支持台、１３４４は窓、１３４８は下側定盤、１３４９は光源である。なお、図１７（Ａ）〜図１７（Ｂ）において、図１４（Ａ）〜図１４（Ｄ）、図１５（Ａ）〜図１５（Ｂ）、図１６（Ａ）〜図１６（Ｂ）と対応する部分は同一の符号を用いている。
【０１５６】
下側定盤１３４８は加熱ヒータが内蔵されており、シール材を硬化させる。また、第２基板支持台１３４２には窓１３４４が設けられており、光源１３４９からの紫外光などを通過させるようになっている。ここでは図示していないが窓１３４４を通して基板の位置アライメントを行う。また、対向基板となる第２基板１３３１は予め、所望のサイズに切断しておき、第２基板支持台１３４２に真空チャックなどで固定しておく。図１７（Ａ）は貼り合わせ前の状態を示している。
【０１５７】
貼り合わせ時には、第１基板支持台１３４１と第２基板支持台１３４２とを下降させた後、圧力をかけて第１基板１３１０と第２基板１３３１を貼り合わせ、そのまま紫外光を照射することによって硬化させる。貼り合わせ後の状態を図１７（Ｂ）に示す。
【０１５８】
次いで、スクライバー装置、ブレイカー装置、ロールカッターなどの切断装置を用いて第１基板１３１０を切断する（図１６（Ｂ））。こうして、１枚の基板から４つのパネルを作製することができる。そして、公知の技術を用いてＦＰＣを貼りつける。
【０１５９】
なお、第１基板１３１０、第２基板１３３１としてはガラス基板、またはプラスチック基板を用いることができる。
【０１６０】
以上の工程によって大面積基板を用いた液晶表示装置が作製される。
【０１６１】
また、本実施例は、必要であれば実施の形態、実施例１〜実施例４のいかなる記載と自由に組み合わせることが可能である。
【実施例６】
【０１６２】
本実施例では、本発明を用いて両面射出型ＥＬ（エレクトロルミネセンス：Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置を作製する例を、図１８、図１９（Ａ）〜図１９（Ｂ）、図２０を用いて説明する。
【０１６３】
まず実施例２に基づいて、ｎチャネル型ＴＦＴ１４５１及び１４５２、ｐチャネル型ＴＦＴ１４５３を作製する（図１８）。また本実施例の作製条件、作製工程、成膜材料等について、特に記載のないものは実施例２と同様の作製条件、作製工程、成膜材料等を用いている。
【０１６４】
ただし、ＴＦＴ１４５１〜１４５３は実施例１や実施例３に基づいて形成してもよい。その場合作製条件、作製工程、成膜材料等は各実施例に記載されたものと同様である。
【０１６５】
図１８において、１４０１は基板、１４０２〜１４０４はゲート電極、１４０５はゲート絶縁膜である。なお、基板１４０１は光透過性を有する基板を用いればよい。
【０１６６】
ｎチャネル型ＴＦＴ１４５１は、チャネル形成領域１４４３、ソース領域又はドレイン領域１４４２、ソース電極又はドレイン電極１４４１を有している。またｎチャネル型ＴＦＴ１４５２は、チャネル形成領域１４４６、ソース領域又はドレイン領域１４４５、ソース電極又はドレイン電極１４４４を有している。またｐチャネル型ＴＦＴ１４５３は、チャネル形成領域１４４９、ソース領域又はドレイン領域１４４８、ソース電極又はドレイン電極１４４７を有している（図１８）。
【０１６７】
本実施例においては、ｐチャネル型ＴＦＴ１４５３は本両面射出型ＥＬ表示装置の画素ＴＦＴとして用いられる。またｎチャネル型ＴＦＴ１４５１及び１４５２は、画素ＴＦＴ１４５３を駆動する駆動回路のＴＦＴとして用いられる。ただし画素ＴＦＴは必ずしもｐチャネル型ＴＦＴである必要はなく、ｎチャネル型ＴＦＴを用いてもよい。また駆動回路も複数のｎチャネル型ＴＦＴを組み合わせた回路である必要はなく、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを相補的に組み合わせた回路、もしくは複数のｐチャネル型ＴＦＴを組み合わせた回路であってもよい。
【０１６８】
次にＴＦＴ１４５１〜１４５３を覆って、第１層間絶縁膜１４６１を形成する。
【０１６９】
第１層間絶縁膜１４６１としては、プラズマＣＶＤ法またはスパッタ法を用いて、シリコンを含む絶縁膜、例えば酸化珪素膜（ＳｉＯｘ）、窒化珪素膜（ＳｉＮ）、窒素を含む酸化珪素膜（ＳｉＯＮ）、またはその積層膜で形成する。勿論、第１層間絶縁膜１４６１は窒素を含む酸化珪素膜や窒化珪素膜、またはその積層膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【０１７０】
次に、第１層間絶縁膜１４６１上に平坦化膜として機能する第２層間絶縁膜１４６２を形成する。
【０１７１】
第２層間絶縁膜１４６２としては、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、シロキサンを用いることができる。
【０１７２】
シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造で構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０１７３】
さらに有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。
【０１７４】
本実施例では、第２層間絶縁膜１４６２としてシロキサンをスピンコート法で形成する。
【０１７５】
次いで、第２層間絶縁膜１４６２上に透光性を有する第３層間絶縁膜１４６３を形成する。第３層間絶縁膜１４６３は、後の工程で画素電極１４６４を形成する際、第２層間絶縁膜１４６２である平坦化膜を保護するためのエッチングストッパー膜として設けるものである。ただし、画素電極１４６４を形成する際、第２層間絶縁膜１４６２がエッチングストッパー膜となるのであれば第３層間絶縁膜１４６３は不要である。
【０１７６】
次いで、第１層間絶縁膜１４６１、第２層間絶縁膜１４６２及び第３層間絶縁膜１４６３にコンタクトホールを形成する。
【０１７７】
次いで第３層間絶縁膜１４６３上に、画素電極（本実施例では透明電極）１４６４、即ち、有機発光素子の画素電極を膜厚１０ｎｍ〜８００ｎｍの範囲で形成する。画素電極としては、インジウム錫酸化物（ＩＴＯ）の他、例えば、Ｓｉ元素を含むインジウム錫酸化物や、酸化インジウムに、さらに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したターゲットを用いて形成された導電材料などの仕事関数の高い（仕事関数４．０ｅＶ以上）透明導電材料を用いることができる（図１９（Ａ））。
【０１７８】
次いで、新たなマスクを用いて画素電極の端部を覆う絶縁物１４６５（隔壁、障壁などと呼ばれる）を形成する。絶縁物１４６５としては、塗布法により得られる感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、またはＳＯＧ膜（例えば、アルキル基を含む酸化珪素膜）を膜厚０．８μｍ〜１μｍの範囲で用いる。
【０１７９】
次いで、第１の有機化合物を含む層１４７１、第２の有機化合物を含む層１４７２、第３の有機化合物を含む層１４７３、第４の有機化合物を含む層１４７４及び第５の有機化合物を含む層１４７５を、蒸着法または塗布法を用いて形成する。
【０１８０】
そして、蒸着マスクを用いて選択的に画素電極上にモリブデン酸化物（ＭｏＯｘ）と、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（α−ＮＰＤ）と、ルブレンとを共蒸着して第１の有機化合物を含む層１４７１（正孔注入層）を形成する。
【０１８１】
なお、ＭｏＯｘの他、銅フタロシアニン（ＣｕＰＣ）やバナジウム酸化物（ＶＯｘ）、ルテニウム酸化物（ＲｕＯｘ）、タングステン酸化物（ＷＯｘ）等の正孔注入性の高い材料を用いることができる。また、ポリ（エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）水溶液（ＰＥＤＯＴ／ＰＳＳ）等の正孔注入性の高い高分子材料を塗布法によって成膜したものを正孔注入層１４７１として用いてもよい。
【０１８２】
なお、発光素子の信頼性を向上させるため、第１の有機化合物を含む層１４７１の形成前に真空加熱を行って脱気を行うことが好ましい。例えば、有機化合物材料の蒸着を行う前に、基板に含まれるガスを除去するために減圧雰囲気や不活性雰囲気で２００℃〜３００℃の加熱処理を行うことが望ましい。なお、層間絶縁膜と隔壁とを高耐熱性を有する酸化珪素膜で形成した場合には、さらに高い加熱処理（４１０℃）を加えることもできる。
【０１８３】
次いで、蒸着マスクを用いて選択的にα−ＮＰＤを蒸着し、正孔注入層１４７１の上に第２の有機化合物を含む層（正孔輸送層）１４７２を形成する。なお、α−ＮＰＤの他、４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）等の芳香族アミン系化合物に代表される正孔輸送性の高い材料を用いることができる。
【０１８４】
次いで、選択的に第３の有機化合物を含む層（発光層）１４７３を形成する。フルカラー表示装置とするためには発光色（Ｒ、Ｇ、Ｂ）ごとに蒸着マスクのアライメントを行ってそれぞれ選択的に蒸着する。
【０１８５】
次いで、蒸着マスクを用いて選択的にＡｌｑ３（トリス（８−キノリノラト）アルミニウム）を蒸着し、発光層１４７３上に第４の有機化合物を含む層（電子輸送層）１４７４を形成する。なお、Ａｌｑ３の他、トリス（５−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等のキノリン骨格またはベンゾキノリン骨格を有する金属錯体等に代表される電子輸送性の高い材料を用いることができる。また、この他ビス［２−（２−ヒドロキシフェニル）−ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）−ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、チアゾール系配位子を有する金属錯体なども用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）や、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）なども電子輸送性が高いため、電子輸送層１４７４として用いることができる。
【０１８６】
次いで、４，４−ビス（５−メチルベンズオキサゾル−２−イル）スチルベン（略称：ＢｚＯｓ）とリチウム（Ｌｉ）とを共蒸着し、電子輸送層１４７４および絶縁物１４６５を覆って全面に第５の有機化合物を含む層（電子注入層）１４７５を形成する。ベンゾオキサゾール誘導体（ＢｚＯＳ）を用いることで、後の工程に行われる透明電極１４７６形成時におけるスパッタ法に起因する損傷を抑制している。なお、ＢｚＯｓ：Ｌｉ以外に、ＣａＦ２、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）等のようなアルカリ金属又はアルカリ土類金属の化合物等の電子注入性の高い材料を用いることができる。また、この他、Ａｌｑ３とマグネシウム（Ｍｇ）とを混合したものも用いることができる。
【０１８７】
次に、電子注入層１４７５の上に透明電極１４７６、即ち、有機発光素子の画素電極１４７６を膜厚１０ｎｍ〜８００ｎｍの範囲で形成する。透明電極１４７６としては、インジウム錫酸化物（ＩＴＯ）の他、例えば、Ｓｉ元素を含むインジウム錫酸化物や、酸化インジウムに、さらに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したターゲットを用いて形成された導電材料を用いることができる。
【０１８８】
以上のようにして、発光素子が作製される。発光素子を構成する画素電極１４６４、第１の有機化合物を含む層〜第５の有機化合物を含む層１４７１〜１４７５、および画素電極１４７６の各材料は適宜選択し、各膜厚も調整する。画素電極１４６４及び１４７６は同じ材料を用い、且つ、同程度の膜厚、好ましくは１００ｎｍ程度の薄い膜厚とすることが望ましい。
【０１８９】
また、必要であれば、発光素子を覆って、水分の侵入を防ぐ透明保護層１４７７を形成する。透明保護層１４７７としては、スパッタ法またはＣＶＤ法により得られる窒化珪素膜、酸化珪素膜、酸素を含む窒化珪素膜（ＳｉＮＯ膜（組成比Ｎ＞Ｏ））または窒素を含む酸化珪素膜（ＳｉＯＮ膜（組成比Ｎ＜Ｏ））、炭素を主成分とする薄膜（例えばダイヤモンドライクカーボン膜（ＤＬＣ膜）、窒化炭素膜（ＣＮ膜））などを用いることができる（図１９（Ｂ））。
【０１９０】
次いで、基板間隔を確保するためのギャップ材を含有するシール材を用い、第２の基板１４８１と基板１４０１とを貼り合わせる。第２の基板１４８１も、光透過性を有するガラス基板や石英基板を用いればよい。なお、一対の基板の間は、空隙（不活性気体）として乾燥剤を配置してもよいし、透明なシール材（紫外線硬化または熱硬化のエポキシ樹脂など）を一対の基板間に充填してもよい。
【０１９１】
発光素子は、画素電極１４６４及び１４７６が透光性材料で形成されるため、一つの発光素子から２方向、即ち両面側から採光することができる。
【０１９２】
以上に示すパネル構成とすることで上面からの発光と、下面からの発光とでほぼ同一とすることができる。
【０１９３】
最後に光学フィルム（偏光板、または円偏光板）１４８２及び１４８３を設けてコントラストを向上させる（図２０）。
【０１９４】
図２１に画素部の画素ＴＦＴをＲＧＢによって作り分けた例を示す。赤色（Ｒ）用の画素には、画素ＴＦＴ１４５３Ｒが画素電極１４６４Ｒに接続されており、第１の有機化合物を含む層（正孔注入層）１４７１Ｒ，第２の有機化合物を含む層（正孔輸送層）１４７２Ｒ、第３の有機化合物を含む層（発光層）１４７３Ｒ、第４の有機化合物を含む層（電子輸送層）１４７４Ｒ、第５の有機化合物を含む層（電子注入層）１４７５、透明電極（画素電極）１４７６、透明保護層１４７７が形成される。
【０１９５】
また緑色（Ｇ）用の画素には、画素ＴＦＴ１４５３Ｇが画素電極１４６４Ｇに接続されており、第１の有機化合物を含む層（正孔注入層）１４７１Ｇ，第２の有機化合物を含む層（正孔輸送層）１４７２Ｇ、第３の有機化合物を含む層（発光層）１４７３Ｇ、第４の有機化合物を含む層（電子輸送層）１４７４Ｇ、第５の有機化合物を含む層（電子注入層）１４７５、透明電極（画素電極）１４７６、透明保護層１４７７が形成される。
【０１９６】
さらに青色（Ｂ）用の画素には、画素ＴＦＴ１４５３Ｂが画素電極１４６４Ｂに接続されており、第１の有機化合物を含む層（正孔注入層）１４７１Ｂ、第２の有機化合物を含む層（正孔輸送層）１４７２Ｂ、第３の有機化合物を含む層（発光層）１４７３Ｂ、第４の有機化合物を含む層（電子輸送層）１４７４Ｂ、第５の有機化合物を含む層（電子注入層）１４７５、透明電極（画素電極）１４７６、透明保護層１４７７が形成される。
【０１９７】
このうち発光層１４７３Ｒ、１４７３Ｇ及び１４７３Ｂについて、赤色の発光を示す発光層１４７３Ｒとしては、Ａｌｑ３：ＤＣＭ、またはＡｌｑ３：ルブレン：ＢｉｓＤＣＪＴＭなどの材料を用いる。また、緑色の発光を示す発光層１４７３Ｇとしては、Ａｌｑ３：ＤＭＱＤ（Ｎ，Ｎ’−ジメチルキナクリドン）、またはＡｌｑ３：クマリン６などの材料を用いる。また、青色の発光を示す発光層１４７３Ｂとしては、α―ＮＰＤ、またはｔＢｕ−ＤＮＡなどの材料を用いる。
【０１９８】
なお、本実施例では、ＴＦＴをシングルゲート構造としたが、これに限定されず、複数のチャネル形成領域を有するマルチゲート型ＴＦＴ、例えばダブルゲート型ＴＦＴとしてもよい。
【０１９９】
なお本実施例では、両面射出型パネル（デュアルエミッションパネル）について説明したが、片面射出型パネルである上面射出型パネル（トップエミッションパネル）、もしくは下面射出型パネル（ボトムエミッションパネル）の構成を用いてももちろんよい。
【０２００】
上面射出型パネルを作製するには、有機発光素子の下部画素電極を透明電極でなく、遮光性のある材料で形成すればよい。例えば、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造とすると、配線としての抵抗も低く、且つ、良好なオーミックコンタクトがとれ、且つ、画素電極として機能させることができる。またそれ以外にも、有機発光素子の画素電極を窒化チタン膜、クロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層としてもよいし、３層以上の積層を用いてもよい。
【０２０１】
また、上面射出型パネルの上部画素電極は、透明または半透明であることが好ましく、上記の透明電極と同じ材料を用いて形成することができる。
【０２０２】
また下面射出型パネルを作製するには、有機発光素子の下部画素電極は上記の透明電極と同じ材料を用いて形成することができる。
【０２０３】
一方下面射出型パネルの上部画素電極としては、遮光性があり仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、またはＣａ３Ｎ２）を用いればよい。
【０２０４】
なお上面射出型パネル又は下面射出型パネルを作製する際、有機発光素子中の有機化合物を含む層は、それぞれの画素電極の材料に合わせて適宜変えてもよい。
【０２０５】
また発光素子から発せられる光には、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれて、本実施例においてはその一方又は両方を用いることができる。
【０２０６】
また、本実施例は、実施例２の工程を利用して実施されることは既に説明したが、必要であれば実施の形態、実施例１、実施例３〜実施例５のいかなる記載とも自由に組み合わせることが可能である。
【実施例７】
【０２０７】
本実施例では、本発明を用いて物体の識別に利用される集積回路を作製した例を図２２（Ａ）〜図２２（Ｂ）、図２３（Ａ）〜図２３（Ｂ）、図２４（Ａ）〜図２４（Ｂ）及び図２５（Ａ）〜図２５（Ｂ）を用いて示す。
【０２０８】
なお本実施例では、半導体素子として絶縁分離されたＴＦＴを例示するが、集積回路に用いられる半導体素子はこれに限定されず、あらゆる回路素子を用いることができる。例えば、ＴＦＴの他に、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタなどが代表的に挙げられる。
【０２０９】
なお、本明細書では物体の識別に利用される集積回路を、ＩＤチップと呼ぶ。ＩＤチップにはそれ自身に識別するための情報が記録されている。ＩＤチップは、電波や電磁波により管理システムや読み取り器と、情報を送信又は受信、或いはその両方をすることが可能である。ＩＤチップの持つ情報により、ＩＤチップを取り付けられた物の産地、賞味期限、流通経路等が分かるようになり、また医療薬品分野におうようした場合、医薬品や患者にＩＤチップを付けることによって、安全を管理したりすることができる。
【０２１０】
まず図２２（Ａ）に示すように、スパッタ法を用いて耐熱性を有する基板（第１の基板）４０００上に剥離層４００１を形成する。第１の基板４０００として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレス基板を含む金属基板または半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。
【０２１１】
剥離層４００１は、非晶質シリコン、多結晶シリコン、単結晶シリコン、微結晶シリコン（セミアモルファスシリコンを含む）等、シリコンを主成分とする層を用いることができる。剥離層４００１は、スパッタ法、減圧熱ＣＶＤ法、プラズマＣＶＤ法等を用いて形成することができる。本実施例では、膜厚５０ｎｍ程度の非晶質シリコンを減圧熱ＣＶＤ法で形成し、剥離層４００１として用いる。なお剥離層４００１はシリコンに限定されず、エッチングにより選択的に除去できる材料で形成すれば良い。剥離層４００１の膜厚は、５０〜６０ｎｍとするのが望ましい。セミアモルファスシリコンに関しては、３０〜５０ｎｍとしてもよい。
【０２１２】
次に、剥離層４００１上に、下地膜４００２を形成する。下地膜４００２は第１の基板４０００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、ＴＦＴなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。また下地膜４００２は、後の半導体素子を剥離する工程において、半導体素子を保護する役目も有している。下地膜４００２は単層であっても複数の絶縁膜を積層したものであっても良い。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒化酸化珪素などの絶縁膜を用いて形成する。
【０２１３】
本実施例では、第１層下地膜（下層下地膜）４００２ａとして膜厚１００ｎｍの窒素を含む酸化珪素膜（ＳｉＯＮ膜）、第２層下地膜（中層下地膜）４００２ｂとして膜厚５０ｎｍの酸素を含む窒化珪素膜（ＳｉＮＯ膜）、第３層下地膜（上層下地膜）４００２ｃとして膜厚１００ｎｍの窒素を含む酸化珪素膜（ＳｉＯＮ膜）を順に積層して下地膜４００２を形成するが、各膜の材質、膜厚、積層数は、これに限定されるものではない。例えば、下層下地膜４００２ａをＳｉＯＮ膜に代えて、膜厚０．５〜３μｍのシロキサン系樹脂をスピンコート法、スリットコーター法、液滴吐出法などによって形成しても良い。また、中層下地膜４００２ｂをＳｉＮＯ膜に代えて、窒化珪素膜（ＳｉＮｘ）を用いてもよい。また、上層下地膜４００２ｃをＳｉＯＮ膜に代えて、酸化珪素膜を用いていても良い。また、それぞれの膜厚は、０．０５〜３μｍとするのが望ましく、その範囲から自由に選択することができる。
【０２１４】
或いは、剥離層４００１に最も近い、下地膜４００２の下層下地膜４００２ａをＳｉＯＮ膜または酸化珪素膜で形成し、中層下地膜４００２ｂをシロキサン系樹脂で形成し、上層下地膜４００２ｃを酸化珪素膜で形成しても良い。
【０２１５】
ここで、酸化珪素膜は、ＳｉＨ４とＯ２、又はＴＥＯＳ（テトラエトキシシラン）とＯ２等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の方法によって形成することができる。また、窒化珪素膜は、代表的には、ＳｉＨ４とＮＨ３の混合ガスを用い、プラズマＣＶＤによって形成することができる。また、窒素を含む酸化珪素膜（ＳｉＯＮ：Ｏ＞Ｎ）、酸素を含む窒化珪素膜（ＳｉＮＯ：Ｎ＞Ｏ）は、代表的には、ＳｉＨ４とＮ２Ｏの混合ガスを用い、プラズマＣＶＤによって形成することができる。
【０２１６】
下地膜４００２を形成したら、次に実施例２と同様の作製工程により、ＴＦＴ形成を行う。また本実施例の作製条件、作製工程、成膜材料等について、特に記載のないものは実施例２と同様の作製条件、作製工程、成膜材料等を用いている（図２２（Ａ））。
【０２１７】
ただし、本実施例においては、基板４０００上にｎチャネル型ＴＦＴ４０１１及び４０１３、ｐチャネル型ＴＦＴ４０１２を形成する。ｎチャネル型ＴＦＴ４０１１は、下地膜４００２にゲート電極４１０１、ゲート絶縁膜４１０４、チャネル形成領域４１１３、ソース領域又はドレイン領域４１１２を有している。
【０２１８】
ｐチャネル型ＴＦＴ４０１２は、下地膜４００２にゲート電極４１０２、ゲート絶縁膜４１０４、チャネル形成領域４１１６、ソース領域又はドレイン領域４１１５を有している。
【０２１９】
ｎチャネル型ＴＦＴ４０１３は、下地膜４００２にゲート電極４１０３、、ゲート絶縁膜４１０４、チャネル形成領域４１１９、ソース領域又はドレイン領域４１１８を有している。
【０２２０】
また、配線４３００、４３０１はｎチャネル型ＴＦＴ４０１１のソース領域又はドレイン領域４１１２に、配線４３０１、４３０２はｐチャネル型ＴＦＴ４０１２のソース領域又はドレイン領域４１１５に、配線４３０３、４３０４はｎチャネル型ＴＦＴ４０１３のソース領域又はドレイン領域４１１８に、それぞれ接続されている。さらに配線４３０４は、図示しないがｎチャネル型ＴＦＴ４０１３のゲート電極４１０３にも接続されている。ｎチャネル型ＴＦＴ４０１３は、乱数ＲＯＭのメモリ素子として用いることができる。
【０２２１】
さらに、この後、ＴＦＴ４０１１〜４０１３及び配線４３００〜４３０４を保護するための第１層間絶縁膜４２００を形成する。第１層間絶縁膜は、アルカリ金属やアルカリ土類金属のＴＦＴ４０１１〜４０１３への侵入を防ぐことができる、窒化珪素、窒素を含む酸化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。具体的には、例えば膜厚６００ｎｍ程度の窒素を含む酸化珪素膜（ＳｉＯＮ膜）を、第１層間絶縁膜４２００として用いることができる。この場合、水素化処理工程は、該ＳｉＯＮ膜形成後に行っても良い。このように、ＴＦＴ４０１１〜４０１３上には、酸素を含む窒化珪素膜（ＳｉＯＮ膜）、窒化珪素膜（ＳｉＮｘ）及び窒素を含む酸化珪素膜（ＳｉＯＮ膜）の３層の絶縁膜が形成されることになるが、その構造や材料はこれらに限定されるものではない。上記構成を用いることで、ＴＦＴ４０１１〜４０１３が下地膜４００２と第１層間絶縁膜４２００とで覆われるため、Ｎａなどのアルカリ金属やアルカリ土類金属が、半導体素子に用いられている半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのをより防ぐことができる。
【０２２２】
次に第１層間絶縁膜４２００上に、第２層間絶縁膜４２０１を形成する。第２層間絶縁膜４２０１は、ポリイミド、アクリル、ポリアミド等の、耐熱性を有する有機樹脂を用いることができる。また上記有機樹脂の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサンを含む樹脂を用いることが可能である。
【０２２３】
シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造で構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０２２４】
第２層間絶縁膜４２０１の形成には、その材料に応じて、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を採用することができる。また、無機材料を用いてもよく、その際には、酸化珪素、窒化珪素、窒素を含む酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ膜等を用いることができる。なお、これらの絶縁膜を積層させて、第２層間絶縁膜４２０１を形成しても良い。
【０２２５】
さらに本実施例では、第２層間絶縁膜４２０１上に、第３層間絶縁膜４２０２を形成する（図２２（Ｂ））。第３層間絶縁膜４２０２としては、ＤＬＣ（ダイヤモンドライクカーボン）或いは窒化炭素（ＣＮ）等の炭素を有する膜、又は、酸化珪素膜、窒化珪素膜或いは窒素を含む酸化珪素膜等を用いることができる。形成方法としては、プラズマＣＶＤ法や、大気圧プラズマ等を用いることができる。あるいは、ポリイミド、アクリル、ポリアミド、レジスト又はベンゾシクロブテン等の感光性又は非感光性の有機材料や、シロキサン系樹脂等を用いてもよい。
【０２２６】
なお、第２層間絶縁膜４２０１又は第３層間絶縁膜４２０２の膜剥がれや割れが生じるのを防ぐために、第２層間絶縁膜４２０１又は第３層間絶縁膜４２０２中にフィラーを混入させておいても良い。
【０２２７】
次に、第１層間絶縁膜４２００、第２層間絶縁膜４２０１及び第３層間絶縁膜４２０２にコンタクトホールを形成する。さらに第３層間絶縁膜４２０２上に導電性材料膜を形成し、これを用いてアンテナ４３０５を形成する（図２３（Ａ））。アンテナ４３０５は、Ａｇ、Ａｕ、Ｃｕ、Ｐｄ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ａｌ、Ｆｅ、Ｃｏ、Ｚｎ、Ｓｎ、Ｎｉなどの金属、金属化合物を１つまたは複数有する導電性材料を用いることができる。
【０２２８】
アンテナ４３０５は、配線４３００と接続されている。なお図２３（Ａ）では、アンテナ４３０５が配線４３００と直接接続されているが、本発明のＩＤチップはこの構成に限定されない。例えば別途形成した配線を用いて、アンテナ４３０５と配線４３００とを電気的に接続するようにしても良い。
【０２２９】
アンテナ４３０５は印刷法、フォトリソグラフィ法、蒸着法または液滴吐出法などを用いて形成することができる。本実施例では、アンテナ４３０５が単層の導電膜で形成されているが、複数の導電膜が積層されたアンテナ４３０５を形成することも可能である。例えば、Ｎｉなどで形成した配線に、Ｃｕを無電解めっきでコーティングして、アンテナ４３０５を形成しても良い。
【０２３０】
なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出して所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。また印刷法にはスクリーン印刷法、オフセット印刷法などが含まれる。印刷法、液滴吐出法を用いることで、露光用のマスクを用いずとも、アンテナ４３０５を形成することが可能になる。また、液滴吐出法、印刷法だと、フォトリソグラフィ法と異なり、エッチングにより除去されてしまうような材料の無駄がない。また高価な露光用のマスクを用いなくとも良いので、ＩＤチップの作製に費やされるコストを抑えることができる。
【０２３１】
液滴吐出法または各種印刷法を用いる場合、例えば、ＣｕをＡｇでコートした導電粒子なども用いることが可能である。なお液滴吐出法を用いてアンテナ４３０５を形成する場合、該アンテナ４３０５の密着性が高まるような処理を、第３層間絶縁膜４２０２の表面に施すことが望ましい。
【０２３２】
密着性を高めることができる方法として、具体的には、例えば触媒作用により導電膜または絶縁膜の密着性を高めることができる金属または金属化合物を第３層間絶縁膜４２０２の表面に付着させる方法、形成される導電膜または絶縁膜との密着性が高い有機系の絶縁膜、金属、金属化合物を第３層間絶縁膜４２０２の表面に付着させる方法、第３層間絶縁膜４２０２の表面に大気圧下または減圧下においてプラズマ処理を施し、表面改質を行なう方法などが挙げられる。また、上記導電膜または絶縁膜との密着性が高い金属として、チタン、チタン酸化物の他、３ｄ遷移元素であるＳｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎなどが挙げられる。また金属化合物として、上述した金属の酸化物、窒化物、酸窒化物などが挙げられる。上記有機系の絶縁膜として、例えばポリイミド、シロキサン系樹脂等が挙げられる。
【０２３３】
第３層間絶縁膜４２０２に付着させる金属または金属化合物が導電性を有する場合、アンテナの正常な駆動が妨げられないように、そのシート抵抗を制御する。具体的には、導電性を有する金属または金属化合物の平均の厚さを、例えば１〜１０ｎｍとなるように制御したり、該金属または金属化合物を酸化により部分的に、または全体的に絶縁化したりすれば良い。或いは、密着性を高めたい領域以外は、付着した金属または金属化合物をエッチングにより選択的に除去しても良い。また金属または金属化合物を、予め基板の全面に付着させるのではなく、液滴吐出法、印刷法、ゾル−ゲル法などを用いて特定の領域にのみ選択的に付着させても良い。なお金属または金属化合物は、第３層間絶縁膜４２０２の表面において完全に連続した膜状である必要はなく、ある程度分散した状態であっても良い。
【０２３４】
そして図２３（Ｂ）に示すように、アンテナ４３０５を形成した後、アンテナ４３０５を覆うように、第３層間絶縁膜４２０２上に保護層４４００を形成する。保護層４４００は、後に剥離層４００１をエッチングにより除去する際に、アンテナ４３０５を保護することができる材料を用いる。例えば、水またはアルコール類に可溶なエポキシ系、アクリレート系、シリコン系の樹脂を全面に塗布することで保護層４４００を形成することができる。
【０２３５】
本実施例では、スピンコート法で水溶性樹脂（東亜合成製：ＶＬ−ＷＳＨＬ１０）を膜厚３０μｍとなるように塗布し、仮硬化させるために２分間の露光を行ったあと、ＵＶ光を裏面から２．５分、表面から１０分、合計１２．５分の露光を行って本硬化させて、保護層４４００を形成する。なお、複数の有機樹脂を積層する場合、有機樹脂同士では使用している溶媒によって塗布または焼成時に一部溶解したり、密着性が高くなりすぎたりする恐れがある。従って、第３層間絶縁膜４２０２と保護層４４００を共に同じ溶媒に可溶な有機樹脂を用いる場合、後の工程において保護層４４００の除去がスムーズに行なわれるように、第３層間絶縁膜４２０２を覆うように、無機絶縁膜（ＳｉＮＸ膜、ＳｉＮＸＯＹ膜、ＡｌＮＸ膜、またはＡｌＮＸＯＹ膜）を形成しておくことが好ましい。
【０２３６】
次に図２４（Ａ）に示すように、ＩＤチップどうしを分離するために溝４４０１を形成する。溝４４０１は、剥離層４００１が露出する程度であれば良い。溝４４０１の形成は、ダイシング、スクライビングなどを用いることができる。なお、第１の基板４０００上に形成されているＩＤチップを分離する必要がない場合、必ずしも溝４４０１を形成する必要はない。
【０２３７】
次に図２４（Ｂ）に示すように、剥離層４００１をエッチングにより除去する。本実施例では、エッチングガスとしてフッ化ハロゲンを用い、該ガスを溝４４０１から導入する。本実施例では、例えば三フッ化塩素（ＣｌＦ３）を用い、温度：３５０℃、流量：３００ｓｃｃｍ、気圧：８００Ｐａ、時間：３ｈの条件で行なう。また、ＣｌＦ３ガスに窒素を混ぜたガスを用いても良い。ＣｌＦ３等のフッ化ハロゲンを用いることで、剥離層４００１が選択的にエッチングされ、第１の基板４０００をＴＦＴ４０１１〜４０１３から剥離することができる。なおフッ化ハロゲンは、気体であっても液体であってもどちらでも良い。
【０２３８】
次に図２５（Ａ）に示すように、剥離されたＴＦＴ４０１１〜４０１３及びアンテナ４３０５を、接着剤４５０１を用いて第２の基板４５００に貼り合わせる。接着剤４５０１は、第２の基板４５００と下地膜４００２とを貼り合わせることができる材料を用いる。接着剤４５０１は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
【０２３９】
第２の基板４５００として、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。または第２の基板４５００として、フレキシブル無機材料を用いていても良い。プラスチック基板は、極性基のついたポリノルボルネンからなるＡＲＴＯＮ（ＪＳＲ製）を用いることができる。また、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。第２の基板４５００は集積回路において発生した熱を拡散させるために、２〜３０Ｗ／ｍＫ程度の高い熱伝導率を有する方が望ましい。
【０２４０】
次に図２５（Ｂ）に示すように、保護層４４００を除去した後、アンテナ４３０５を覆うように接着剤４５０３を第３層間絶縁膜４２０２上に塗布し、カバー材４５０２を貼り合わせる。カバー材４５０２は第２の基板４５００と同様に、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。接着剤４５０３の厚さは、例えば１０〜２００μｍとすれば良い。
【０２４１】
また接着剤４５０３は、カバー材４５０２と第３層間絶縁膜４２０２及びアンテナ４３０５とを貼り合わせることができる材料を用いる。接着剤４５０３は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
【０２４２】
上述した各工程を経て、ＩＤチップが完成する。上記作製方法によって、トータルの膜厚０．３μｍ以上３μｍ以下、代表的には２μｍ程度の飛躍的に薄い集積回路を第２の基板４５００とカバー材４５０２との間に形成することができる。なお集積回路の厚さは、半導体素子自体の厚さのみならず、接着剤４５０１と接着剤４５０３間に形成された各種絶縁膜及び層間絶縁膜の厚さを含めるものとする。またＩＤチップが有する集積回路の占める面積を、５ｍｍ四方（２５ｍｍ２）以下、より望ましくは０．３ｍｍ四方（０．０９ｍｍ２）〜４ｍｍ四方（１６ｍｍ２）程度とすることができる。
【０２４３】
なお集積回路を、第２の基板４５００とカバー材４５０２の間のより中央に位置させることで、ＩＤチップの機械的強度を高めることができる。具体的には、第２の基板４５００とカバー材４５０２の間の距離をｄとすると、第２の基板４５００と、集積回路の厚さ方向における中心との距離ｘが、以下の数１を満たすように、接着剤４５０１、接着剤４５０３の厚さを制御することが望ましい。
【０２４４】
【数１】
2006156972.tif 000003
【０２４５】
また好ましくは、以下の数２を満たすように、接着剤４５０１、接着剤４５０３の厚さを制御する。
【０２４６】
【数２】
2006156972.tif 000004
【０２４７】
なお図２５（Ｂ）では、カバー材４５０２を用いる例を示しているが、本発明はこの構成に限定されない。例えば図２５（Ａ）に示した工程までで終了としても良い。
【０２４８】
なお本実施例では、耐熱性の高い第１の基板４０００と集積回路の間に剥離層を設け、エッチングにより該剥離層を除去することで基板と集積回路とを剥離する方法について示したが、本発明のＩＤチップの作製方法は、この構成に限定されない。例えば、耐熱性の高い基板と集積回路の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して集積回路を剥離しても良い。或いは、耐熱性の高い基板と集積回路の間に、水素を含む非晶質半導体膜を用いた剥離層を設け、レーザ光の照射により該剥離層を除去することで基板と集積回路とを剥離しても良い。或いは、集積回路が形成された耐熱性の高い基板を機械的に削除または溶液やガスによるエッチングで除去することで集積回路を基板から切り離しても良い。
【０２４９】
またＩＤチップの可撓性を確保するために、下地膜４００２に接する接着剤４５０１に有機樹脂を用いる場合、下地膜４００２として窒化珪素膜または窒素を含む酸化珪素膜を用いることで、有機樹脂からＮａなどのアルカリ金属やアルカリ土類金属が半導体膜中に拡散するのを防ぐことができる。
【０２５０】
また対象物の表面が曲面を有しており、それにより該曲面貼り合わされたＩＤチップの第２の基板４５００が、錐面、柱面など母線の移動によって描かれる曲面を有するように曲がってしまう場合、該母線の方向とＴＦＴ４０１１〜４０１３のキャリアが移動する方向とを揃えておくことが望ましい。上記構成により、第２の基板４５００が曲がっても、それによってＴＦＴ４０１１〜４０１３の特性に影響が出るのを抑えることができる。また、島状の半導体膜が集積回路内において占める面積の割合を、１〜３０％とすることで、第２の基板４５００が曲がっても、それによってＴＦＴ４０１１〜４０１３の特性に影響が出るのをより抑えることができる。
【０２５１】
なお本実施例では、アンテナを集積回路と同じ基板上に形成している例について説明したが、本発明はこの構成に限定されない。別の基板上に形成したアンテナと集積回路とを、後に貼り合わせることで、電気的に接続するようにしても良い。
【０２５２】
なお一般的にＩＤチップで用いられている電波の周波数は、１３．５６ＭＨｚ、２．４５ＧＨｚが多く、該周波数の電波を検波できるようにＩＤチップを形成することが、汎用性を高める上で非常に重要である。
【０２５３】
また本実施例のＩＤチップでは、半導体基板を用いて形成されたＩＤチップよりも電波が遮蔽されにくく、電波の遮蔽により信号が減衰するのを防ぐことができるというメリットを有している。よって、半導体基板を用いずに済むので、ＩＤチップのコストを大幅に低くすることができる。例えば、直径１２インチのシリコン基板を用いた場合と、７３０×９２０ｍｍ２のガラス基板を用いた場合とを比較する。前者のシリコン基板の面積は約７３０００ｍｍ２であるが、後者のガラス基板の面積は約６７１６００ｍｍ２であり、ガラス基板はシリコン基板の約９．２倍に相当する。後者のガラス基板の面積は約６７１６００ｍｍ２では、基板の分断により消費される面積を無視すると、１ｍｍ四方のＩＤチップが約６７１６００個形成できる計算になり、該個数はシリコン基板の約９．２倍の数に相当する。そしてＩＤチップの量産化を行なうための設備投資は、７３０×９２０ｍｍ２のガラス基板を用いた場合の方が直径１２インチのシリコン基板を用いた場合よりも工程数が少なくて済むため、額を３分の１で済ませることができる。さらに本発明では、集積回路を剥離した後、ガラス基板を再び利用できる。よって、破損したガラス基板を補填したり、ガラス基板の表面を清浄化したりする費用を踏まえても、シリコン基板を用いる場合より大幅にコストを抑えることができる。またガラス基板を再利用せずに廃棄していったとしても、７３０×９２０ｍｍ２のガラス基板の値段は、直径１２インチのシリコン基板の半分程度で済むので、ＩＤチップのコストを大幅に低くすることができることがわかる。
【０２５４】
従って、７３０×９２０ｍｍ２のガラス基板を用いた場合、直径１２インチのシリコン基板を用いた場合よりも、ＩＤチップの値段を約３０分の１程度に抑えることができることがわかる。ＩＤチップは、使い捨てを前提とした用途も期待されているので、コストを大幅に低くすることができる本発明のＩＤチップは上記用途に非常に有用である。
【０２５５】
なお本実例では、集積回路を剥離して、可撓性を有する基板に貼り合わせる例について説明したが、本発明はこの構成に限定されない。例えばガラス基板のように、集積回路の作製工程における熱処理に耐えうるような、耐熱温度を有している基板を用いる場合、必ずしも集積回路を剥離する必要はない。
【０２５６】
また、本実施例は、必要であれば実施の形態、実施例１〜実施例６のいかなる記載とも自由に組み合わせることが可能である。
【実施例８】
【０２５７】
本発明が適用される電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図２６、図２７、図２８（Ａ）〜図２８（Ｂ）、図２９（Ａ）〜図２９（Ｂ）、図３０、図３１（Ａ）〜図３１（Ｅ）に示す。
【０２５８】
図２６は表示パネル５００１と、回路基板５０１１を組み合わせた液晶モジュールもしくはＥＬモジュールを示している。回路基板５０１１には、コントロール回路５０１２や信号分割回路５０１３などが形成されており、接続配線５０１４によって表示パネル５００１と電気的に接続されている。
【０２５９】
この表示パネル５００１には、複数の画素が設けられた画素部５００２と、走査線駆動回路５００３、選択された画素にビデオ信号を供給する信号線駆動回路５００４を備えている。なお液晶モジュールを作製する場合は実施例４もしくは実施例５、ＥＬモジュールを作製する場合は実施例６を用いて表示パネル５００１を作製すればよい。また、走査線駆動回路５００３や信号線駆動回路５００４等制御用駆動回路部を、本発明により形成されたＴＦＴを用いて作製することが可能である。
【０２６０】
図２６に示す液晶モジュールもしくはＥＬモジュールにより液晶テレビ受像器又はＥＬテレビ受像機を完成させることができる。図２７は、液晶テレビ受像機もしくはＥＬテレビ受像機の主要な構成を示すブロック図である。チューナ５１０１は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路５１０２と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路５１０３と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路５０１２により処理される。コントロール回路５０１２は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路５０１３を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。
【０２６１】
チューナ５１０１で受信した信号のうち、音声信号は音声信号増幅回路５１０５に送られ、その出力は音声信号処理回路５１０６を経てスピーカー５１０７に供給される。制御回路５１０８は受信局（受信周波数）や音量の制御情報を入力部５１０９から受け、チューナ５１０１や音声信号処理回路５１０６に信号を送出する。
【０２６２】
図２８（Ａ）に示すように、液晶モジュールもしくはＥＬモジュールを筐体５２０１に組みこんで、テレビ受像機を完成させることができる。液晶モジュールもしくはＥＬモジュールにより、表示画面５２０２が形成される。また、スピーカー５２０３、操作スイッチ５２０４などが適宜備えられている。
【０２６３】
また図２８（Ｂ）に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を示す。筐体５２１２にはバッテリー及び信号受信器が内蔵されており、そのバッテリーで表示部５２１３やスピーカ部５２１７を駆動させる。バッテリーは充電器５２１０で繰り返し充電が可能となっている。また、充電器５２１０は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することでができる。筐体５２１２は操作キー５２１６によって制御する。また、図２８（Ｂ）に示す装置は、操作キー５２１６を操作することによって、筐体５２１２から充電器５２１０に信号を送ることも可能であるため映像音声双方向通信装置とも言える。また、操作キー５２１６を操作することによって、筐体５２１２から充電器５２１０に信号を送り、さらに充電器５２１０が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能であり、汎用遠隔制御装置とも言える。本発明は表示部５２１３及び制御用回路部等に適用することができる。
【０２６４】
本発明を図２６、図２７、図２８（Ａ）〜図２８（Ｂ）に示すテレビ受像器使用することにより、より少ない工程で本テレビ受像器を作製することができ、作製時間、作製コスト等を抑えることができる。また実施例７に記載された方法で作製されるＩＤチップを本テレビ受像器に貼り付けることにより、流通経路などを明確にすることができる。
【０２６５】
勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。
【０２６６】
図２９（Ａ）は表示パネル５３０１とプリント配線基板５３０２を組み合わせたモジュールを示している。表示パネル５３０１は、複数の画素が設けられた画素部５３０３と、第１の走査線駆動回路５３０４、第２の走査線駆動回路５３０５と、選択された画素にビデオ信号を供給する信号線駆動回路５３０６を備えている。
【０２６７】
プリント配線基板５３０２には、コントローラ５３０７、中央処理装置（ＣＰＵ）５３０８、メモリ５３０９、電源回路５３１０、音声処理回路５３１１及び送受信回路５３１２などが備えられている。プリント配線基板５３０２と表示パネル５３０１は、フレキシブル・プリント・サーキット（ＦＰＣ）５３１３により接続されている。プリント配線基板５３０２には、容量素子、バッファ回路などを設け、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることを防ぐ構成としても良い。また、コントローラ５３０７、音声処理回路５３１１、メモリ５３０９、ＣＰＵ５３０８、電源回路５３１０などは、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式を用いて表示パネル５３０１に実装することもできる。ＣＯＧ方式により、プリント配線基板５３０２の規模を縮小することができる。
【０２６８】
プリント配線基板５３０２に備えられたインターフェース（Ｉ／Ｆ）５３１４を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行なうためのアンテナ用ポート５３１５が、プリント配線基板５３０２に設けられている。
【０２６９】
図２９（Ｂ）は、図２９（Ａ）に示したモジュールのブロック図を示す。このモジュールは、メモリ５３０９としてＶＲＡＭ５３１６、ＤＲＡＭ５３１７、フラッシュメモリ５３１８などが含まれている。ＶＲＡＭ５３１６にはパネルに表示する画像のデータが、ＤＲＡＭ５３１７には画像データまたは音声データが、フラッシュメモリには各種プログラムが記憶されている。
【０２７０】
電源回路５３１０は、表示パネル５３０１、コントローラ５３０７、ＣＰＵ５３０８、音声処理回路５３１１、メモリ５３０９、送受信回路５３１２を動作させる電力を供給する。またパネルの仕様によっては、電源回路５３１０に電流源が備えられている場合もある。
【０２７１】
ＣＰＵ５３０８は、制御信号生成回路５３２０、デコーダ５３２１、レジスタ５３２２、演算回路５３２３、ＲＡＭ５３２４、ＣＰＵ５３０８用のインターフェース５３１９などを有している。インターフェース５３１９を介してＣＰＵ５３０８に入力された各種信号は、一旦レジスタ５３２２に保持された後、演算回路５３２３、デコーダ５３２１などに入力される。演算回路５３２３では、入力された信号に基づき演算を行ない、各種命令を送る場所を指定する。一方デコーダ５３２１に入力された信号はデコードされ、制御信号生成回路５３２０に入力される。制御信号生成回路５３２０は入力された信号に基づき、各種命令を含む信号を生成し、演算回路５３２３において指定された場所、具体的にはメモリ５３０９、送受信回路５３１２、音声処理回路５３１１、コントローラ５３０７などに送る。
【０２７２】
メモリ５３０９、送受信回路５３１２、音声処理回路５３１１、コントローラ５３０７は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。
【０２７３】
入力手段５３２５から入力された信号は、インターフェース５３１４を介してプリント配線基板５３０２に実装されたＣＰＵ５３０８に送られる。制御信号生成回路５３２０は、ポインティングデバイスやキーボードなどの入力手段５３２５から送られてきた信号に従い、ＶＲＡＭ５３１６に格納してある画像データを所定のフォーマットに変換し、コントローラ５３０７に送付する。
【０２７４】
コントローラ５３０７は、パネルの仕様に合わせてＣＰＵ５３０８から送られてきた画像データを含む信号にデータ処理を施し、表示パネル５３０１に供給する。またコントローラ５３０７は、電源回路５３１０から入力された電源電圧やＣＰＵ５３０８から入力された各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交流電圧（ＡＣ  Ｃｏｎｔ）、切り替え信号Ｌ／Ｒを生成し、表示パネル５３０１に供給する。
【０２７５】
送受信回路５３１２では、アンテナ５３２８において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路を含んでいる。送受信回路５３１２において送受信される信号のうち音声情報を含む信号が、ＣＰＵ５３０８からの命令に従って、音声処理回路５３１１に送られる。
【０２７６】
ＣＰＵ５３０８の命令に従って送られてきた音声情報を含む信号は、音声処理回路５３１１において音声信号に復調され、スピーカ５３２７に送られる。またマイク５３２６から送られてきた音声信号は、音声処理回路５３１１において変調され、ＣＰＵ５３０８からの命令に従って、送受信回路５３１２に送られる。
【０２７７】
コントローラ５３０７、ＣＰＵ５３０８、電源回路５３１０、音声処理回路５３１１、メモリ５３０９を、本実施例のパッケージとして実装することができる。本実施例は、アイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。
【０２７８】
図３０は、図２９（Ａ）〜図２９（Ｂ）に示すモジュールを含む携帯電話機の一態様を示している。表示パネル５３０１はハウジング５３３０に脱着自在に組み込まれる。ハウジング５３３０は表示パネル５３０１のサイズに合わせて、形状や寸法を適宜変更することができる。表示パネル５３０１を固定したハウジング５３３０はプリント基板５３３１に嵌着されモジュールとして組み立てられる。
【０２７９】
表示パネル５３０１はＦＰＣ５３１３を介してプリント基板５３３１に接続される。プリント基板５３３１には、スピーカ５３３２、マイクロフォン５３３３、送受信回路５３３４、ＣＰＵ及びコントローラなどを含む信号処理回路５３３５が形成されている。このようなモジュールと、入力手段５３３６、バッテリ５３３７、アンテナ５３４０を組み合わせ、筐体５３３９に収納する。表示パネル５３０１の画素部は筐体５３３９に形成された開口窓から視認できように配置する。
【０２８０】
本実施例に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得る。例えば、表示パネルを複数備えたり、筐体を適宜複数に分割して蝶番により開閉式とした構成としても、上記した作用効果を奏することができる。
できる。
【０２８１】
本発明を図２９（Ａ）〜図２９（Ｂ）、図３０に示す携帯電話に使用することにより、より少ない工程で携帯電話を作製することができ、作製時間、作製コスト等を抑えることができる。また実施例７に記載された方法で作製されるＩＤチップを本携帯電話に貼り付けることにより、流通経路などを明確にすることができる。
【０２８２】
図３１（Ａ）は液晶ディスプレイもしくはＯＬＥＤディスプレイであり、筐体６００１、支持台６００２、表示部６００３などによって構成されている。本発明は図２６に示す液晶モジュールもしくはＥＬモジュール、図２９（Ａ）に示す表示パネルの構成を用いて、表示部６００３に適用が可能である。また、本発明を制御用回路部等に用いることも可能である。
【０２８３】
本発明を使用することにより、より少ない工程で本ディスプレイを作製することができ、作製時間、作製コスト等を抑えることができる。また実施例７に記載された方法で作製されるＩＤチップを本ディスプレイに貼り付けることにより、流通経路などを明確にすることができる。
【０２８４】
図３１（Ｂ）はコンピュータであり、本体６１０１、筐体６１０２、表示部６１０３、キーボード６１０４、外部接続ポート６１０５、ポインティングマウス６１０６等を含む。本発明は図２６に示す液晶モジュールもしくはＥＬモジュール、図２９（Ａ）に示す表示パネルの構成を用いて、表示部６１０３に適用することができる。また、本発明を制御用回路部等に用いることも可能である。
【０２８５】
本発明を使用することにより、より少ない工程で本コンピュータを作製することができ、作製時間、作製コスト等を抑えることができる。また実施例７に記載された方法で作製されるＩＤチップを本コンピュータに貼り付けることにより、流通経路などを明確にすることができる。
【０２８６】
図３１（Ｃ）は携帯可能なコンピュータであり、本体６２０１、表示部６２０２、スイッチ６２０３、操作キー６２０４、赤外線ポート６２０５等を含む。本発明は図２６に示す液晶モジュールもしくはＥＬモジュール、図２９（Ａ）に示す表示パネルの構成を用いて、表示部６２０２に適用することができる。また、本発明を制御用回路部等に用いることも可能である。
【０２８７】
本発明を使用することにより、より少ない工程で本コンピュータを作製することができ、作製時間、作製コスト等を抑えることができる。また実施例７に記載された方法で作製されるＩＤチップを本コンピュータに貼り付けることにより、流通経路などを明確にすることができる。
【０２８８】
図３１（Ｄ）は携帯型のゲーム機であり、筐体６３０１、表示部６３０２、スピーカー部６３０３、操作キー６３０４、記録媒体挿入部６３０５等を含む。本発明は図２６に示す液晶モジュールもしくはＥＬモジュール、図２９（Ａ）に示す表示パネルの構成を用いて、表示部６３０２に適用することができる。また、本発明を制御用回路部等に用いることも可能である。
【０２８９】
本発明を使用することにより、より少ない工程で本ゲーム機を作製することができ、作製時間、作製コスト等を抑えることができる。また実施例７に記載された方法で作製されるＩＤチップを本ゲーム機に貼り付けることにより、流通経路などを明確にすることができる。
【０２９０】
図３１（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体６４０１、筐体６４０２、表示部Ａ６４０３、表示部Ｂ６４０４、記録媒体（ＤＶＤ等）読込部６４０５、操作キー６４０６、スピーカー部６４０７等を含む。表示部Ａ６４０３は主として画像情報を表示し、表示部Ｂ６４０４は主として文字情報を表示する。本発明は図２６に示す液晶モジュールもしくはＥＬモジュール、図２９（Ａ）に示す表示パネルの構成を用いて、表示部Ａ６４０３、表示部Ｂ６４０４及び制御用回路部等に適用することができる。また、本発明を制御用回路部等に用いることも可能である。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０２９１】
本発明を使用することにより、より少ない工程で本画像再生装置を作製することができ、作製時間、作製コスト等を抑えることができる。また実施例７に記載された方法で作製されるＩＤチップを本画像再生装置に貼り付けることにより、流通経路などを明確にすることができる。
【０２９２】
これらの電子機器に使われる表示装置は、大きさや強度、または使用目的に応じて、ガラス基板だけでなく耐熱性のプラスチック基板を用いることも可能である。それによってよりいっそうの軽量化を図ることができる。
【０２９３】
なお、本実施例に示した例はごく一例であり、これらの用途に限定するものではないこを付記する。
【０２９４】
また本実施例は、実施の形態及び実施例１〜実施例７のいかなる記載とも自由に組み合せて実施することが可能である。
【実施例９】
【０２９５】
本実施例では、実施例１及び実施例２とは異なるボトムゲート型ＴＦＴ及びその作製方法について、図３２（Ａ）〜図３２（Ｄ）及び図３３（Ａ）〜図３３（Ｄ）を用いて説明する。なお特に説明のないものは実施例１及び実施例２の記載に基づいて本実施例のボトムゲート型ＴＦＴは作製される。
【０２９６】
基板８０１上にゲート電極８０２、ゲート絶縁膜８０３及び非晶質半導体膜８０４を形成する（図３２（Ａ）参照）。なお基板８０１、ゲート電極８０２、ゲート絶縁膜８０３及び非晶質半導体膜８０４の材料及び作製工程等は実施例１及び実施例２と同様に選択すればよい。本実施例では、基板８０１としてガラス基板を用い、ゲート電極８０２としてモリブデン（Ｍｏ）を１００ｎｍ成膜する。ゲート電極８０２形成後、ゲート絶縁膜８０３として酸化珪素膜を１００ｎｍ形成する。また非晶質半導体膜８０４として、アモルファスシリコン膜を１００ｎｍ成膜する。このアモルファスシリコン膜は１３
属から選択された元素、たとえばホウ素（Ｂ）を含んでいてもよい。
【０２９７】
次に非晶質半導体膜８０４を結晶化する。結晶化する方法は、非晶質半導体膜８０４に触媒元素８０５を導入し加熱して結晶化する方法や（図３２（Ｂ）参照）、レーザビーム８０７を照射することにより非晶質半導体膜８０４を結晶化する方法（図３２（Ｃ）参照）がある。もちろん触媒元素８０５を導入した上でレーザビーム８０７を照射して非晶質半導体膜８０４を結晶化してもよい。
【０２９８】
非晶質半導体膜８０４を結晶化して結晶性半導体膜８０６を得て（図３２（Ｄ）参照）、結晶性半導体膜８０６のチャネル形成領域となる領域上に保護膜８０８を形成する。保護膜８０８は絶縁膜、例えば酸化珪素膜や窒化珪素膜等で形成すればよい。本実施例では保護膜８０８として酸化珪素膜を５０ｎｍ成膜し、ＨＦ水溶液等でエッチングする（図３３（Ａ）参照）。
【０２９９】
次に保護膜８０８をマスクとして、結晶性半導体膜８０６をエッチングする。このエッチングにより、チャネル形成領域８２１を有する段差のある結晶性半導体膜８０９が形成される（図３３（Ｂ）参照）。
【０３００】
次いで段差のある結晶性半導体膜８０９及び保護膜８０８上に、１５属の不純物を含む半導体膜８１１及び導電膜８１２を形成する（図３３（Ｃ）参照）。本実施例では１５属の不純物としてリンを用いる。また導電膜８１２としては、モリブデン（Ｍｏ）を２００ｎｍ成膜する。ただし半導体膜８１１及び導電膜８１２はこれに限定されるものではなく、実施例１及び実施例２の記載に基づいて選べばよい。
【０３０１】
さらには導電膜８１２をエッチングし、ソース電極又はドレイン電極８１４を得る。次にソース電極又はドレイン電極８１４をマスクとして半導体膜８１１をエッチングして、ソース領域又はドレイン領域８１３を形成する（図３３（Ｄ）参照）。このような構成によりドレイン電圧による空乏層はドレイン領域からソース領域に向かって横に広がることができるためドレイン電界を緩和することができる。
【０３０２】
なお本実施例は、実施例１及び２の工程を利用して実施されることは既に説明したが、必要であれば実施の形態実施例３〜実施例８のいかなる記載とも自由に組み合わせることが可能である。
【産業上の利用可能性】
【０３０３】
本発明により、ドーピング装置を用いなくても信頼性の高いＴＦＴ及びそのようなＴＦＴを有する半導体装置を形成することができる。これにより製作コストを抑制することができる。
【図面の簡単な説明】
【０３０４】
【図１】本発明のＴＦＴの断面図。
【図２】従来のＴＦＴの断面図。
【図３】本発明のＴＦＴの作製工程を示す図。
【図４】ＴＦＴのドレイン電流−ドレイン電圧依存性を示す図。
【図５】従来のＴＦＴのドレイン電流−ゲート電圧依存性を示す図。
【図６】従来のＴＦＴのドレイン電流−ゲート電圧依存性を示す図。
【図７】本発明のＴＦＴのドレイン電流−ゲート電圧依存性を示す図。
【図８】本発明のＴＦＴの作製工程を示す図。
【図９】本発明の液晶表示装置の作製工程を示す図。
【図１０】本発明の液晶表示装置の作製工程を示す図。
【図１１】本発明の液晶表示装置の作製工程を示す図。
【図１２】本発明の液晶表示装置の作製工程を示す図。
【図１３】本発明の液晶表示装置の作製工程を示す図。
【図１４】本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す図。
【図１５】本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す図。
【図１６】本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す図。
【図１７】本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す図。
【図１８】本発明のＥＬ表示装置の作製工程を示す図。
【図１９】本発明のＥＬ表示装置の作製工程を示す図。
【図２０】本発明のＥＬ表示装置の作製工程を示す図。
【図２１】本発明のＥＬ表示装置の作製工程を示す図。
【図２２】本発明のＩＤチップの作製工程を示す図。
【図２３】本発明のＩＤチップの作製工程を示す図。
【図２４】本発明のＩＤチップの作製工程を示す図。
【図２５】本発明のＩＤチップの作製工程を示す図。
【図２６】本発明が適用される電子機器の例を示す図。
【図２７】本発明が適用される電子機器の例を示す図。
【図２８】本発明が適用される電子機器の例を示す図。
【図２９】本発明が適用される電子機器の例を示す図。
【図３０】本発明が適用される電子機器の例を示す図。
【図３１】本発明が適用される電子機器の例を示す図。
【図３２】本発明のＴＦＴの作製工程を示す図。
【図３３】本発明のＴＦＴの作製工程を示す図。
【符号の説明】
【０３０５】
１０１    基板
１０２    ゲート電極
１０３    ゲート絶縁膜
１０４    島状結晶性半導体膜
１０５    半導体膜
１０６    電極
１０７    空乏層
【図１】
2006156972.tif 000005
【図２】
2006156972.tif 000006
【図３】
2006156972.tif 000007
【図４】
2006156972.tif 000008
【図５】
2006156972.tif 000009
【図６】
2006156972.tif 000010
【図７】
2006156972.tif 000011
【図８】
2006156972.tif 000012
【図９】
2006156972.tif 000013
【図１０】
2006156972.tif 000014
【図１１】
2006156972.tif 000015
【図１２】
2006156972.tif 000016
【図１３】
2006156972.tif 000017
【図１４】
2006156972.tif 000018
【図１５】
2006156972.tif 000019
【図１６】
2006156972.tif 000020
【図１７】
2006156972.tif 000021
【図１８】
2006156972.tif 000022
【図１９】
2006156972.tif 000023
【図２０】
2006156972.tif 000024
【図２１】
2006156972.tif 000025
【図２２】
2006156972.tif 000026
【図２３】
2006156972.tif 000027
【図２４】
2006156972.tif 000028
【図２５】
2006156972.tif 000029
【図２６】
2006156972.tif 000030
【図２７】
2006156972.tif 000031
【図２８】
2006156972.tif 000032
【図３０】
2006156972.tif 000033
【図３１】
2006156972.tif 000034
【図３２】
2006156972.tif 000035
【図３３】
2006156972.tif 000036
【図２９】
2006156972.tif 000037