(57)【要約】【課題】本発明の目的は、簡単な回路構成で、高速動作が可能な電圧比較器回路を提供することにある。【解決手段】  電圧比較器回路は、差動増幅器と波形整形回路を具備する。差動増幅器は、第１の差動対と、第２の差動対と、第１から第４のカレントミラー回路とを備える。第１の差動対は、１対の入力信号に基づいて第１１出力電流と第１２出力電流とを出力する。第２の差動対は、第１の差動対と相補であり、１対の入力信号に基づいて第２１出力電流と第２２出力電流とを出力する。第１のカレントミラー回路は、第１１出力電流に基づいて第１電流を出力する。第３のカレントミラー回路は、第２１出力電流に基づいて第３電流を出力する。第２のカレントミラー回路は、第１２出力電流と、第３電流とに基づいて第２電流を出力する。第４のカレントミラー回路は、第２２出力電流と、第１電流とに基づいて第４電流を出力する。【選択図】図６
2006148364.tif 000002
【特許請求の範囲】
【請求項１】
１対の入力信号の電圧の差分を増幅する差動増幅器を具備する電圧比較器回路であって、
前記差動増幅器の出力を波形整形する波形整形回路を備え、
前記差動増幅器は、
前記１対の入力信号に基づいて第１１出力電流と第１２出力電流とを出力する第１の差動対と、
前記第１の差動対と相補であり、前記１対の入力信号に基づいて第２１出力電流と第２２出力電流とを出力する第２の差動対と、
前記第１１出力電流に基づいて第１電流を出力する第１のカレントミラー回路と、
前記第１のカレントミラー回路と相補であり、前記第２１出力電流に基づいて第３電流を出力する第３のカレントミラー回路と、
前記第１２出力電流と前記第３電流とに基づいて第２電流を出力する第２のカレントミラー回路と、
前記第２のカレントミラー回路と相補であり、前記第２２出力電流と前記第１電流とに基づいて第４電流を出力する第４のカレントミラー回路と
を備え、
前記第２電流と前記第４電流との合成電流を出力する電圧比較器回路。
【請求項２】
前記第１のカレントミラー回路と前記第３のカレントミラー回路とは、入力電流に等しい出力電流を出力し、
前記第２のカレントミラー回路と前記第４のカレントミラー回路とは、入力電流のｋ倍の出力電流を出力する
請求項１に記載の電圧比較器回路。
【請求項３】
前記波形整形回路は、少なくとも１つのインバータ回路を備える
請求項１または請求項２に記載の電圧比較器回路。
【請求項４】
前記第１の差動対は、
第１のＭＯＳトランジスタと、
第２のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタのソースと前記第２のＭＯＳトランジスタのソースとが接続されるノードに接続される第１定電流源と
を備え、
前記第２の差動対は、
前記第１のＭＯＳトランジスタと相補である第３のＭＯＳトランジスタと、
前記第２のＭＯＳトランジスタと相補である第４のＭＯＳトランジスタと、
前記第３のＭＯＳトランジスタのソースと前記第４のＭＯＳトランジスタのソースとが接続されるノードに接続される第２定電流源と
を備え、
前記第１のＭＯＳトランジスタのドレインは、前記第１のカレントミラー回路の入力に接続され、
前記第２のＭＯＳトランジスタのドレインは、前記第２のカレントミラー回路の入力に接続され、
前記第３のＭＯＳトランジスタのドレインは、前記第３のカレントミラー回路の入力に接続され、
前記第４のＭＯＳトランジスタのドレインは、前記第４のカレントミラー回路の入力に接続され、
前記第１のＭＯＳトランジスタのゲートと前記第３のＭＯＳトランジスタのゲートは、接続されて前記差動増幅器の入力端子の一方に接続され、
前記第２のＭＯＳトランジスタのゲートと前記第４のＭＯＳトランジスタのゲートは、接続されて前記差動増幅器の入力端子の他方に接続される
請求項１から請求項３のいずれかに記載の電圧比較器回路。
【請求項５】
前記第１のカレントミラー回路から前記第４のカレントミラー回路の各々は、
互いのゲートが接続され、互いのソースが接続された第５のＭＯＳトランジスタと、第６のＭＯＳトランジスタと、
第５のＭＯＳトランジスタのゲートと第６のＭＯＳトランジスタのゲートが接続されるノードにドレインが接続され、前記第５のＭＯＳトランジスタのドレインにソースが接続される第７のＭＯＳトランジスタと、
前記第７のＭＯＳトランジスタのゲートに接続される定電圧源と、
前記第７のＭＯＳトランジスタのドレインに接続される定電流源と
を備え、
前記第５のＭＯＳトランジスタのドレインと前記第７のＭＯＳトランジスタのソースとを電流入力端子とし、
前記第５のＭＯＳトランジスタのソースと前記第６のＭＯＳトランジスタのソースとの接続ノードを共通端子とし、
前記第６のＭＯＳトランジスタのドレインを電流出力端子とする
請求項１から請求項４のいずれかに記載の電圧比較器回路。
【請求項６】
前記インバータ回路は、ＰチャンネルＭＯＳトランジスタとＮチャンネルＭＯＳトランジスタとを備え、
前記ＰチャンネルＭＯＳトランジスタのドレインと前記ＮチャンネルＭＯＳトランジスタのドレインは、前記インバータ回路の出力に接続され、
前記ＰチャンネルＭＯＳトランジスタのゲートと前記ＮチャンネルＭＯＳトランジスタのゲートは、前記インバータ回路の入力に接続され、
前記ＰチャンネルＭＯＳトランジスタのソースは、正電源に接続され、
前記ＮチャンネルＭＯＳトランジスタのソースは、負電源に接続される
請求項３から請求項５のいずれかに記載の電圧比較器回路。
【請求項７】
第１のＰチャンネルＭＯＳトランジスタと第２のＰチャンネルＭＯＳトランジスタとを備える第１の差動段と、
第１のＮチャンネルＭＯＳトランジスタと第２のＮチャンネルＭＯＳトランジスタを備える第２の差動段と、
前記第１のＰチャンネルＭＯＳトランジスタのドレイン出力を折り返す第１のカレントミラー回路と、
前記第２のＰチャンネルＭＯＳトランジスタのドレイン出力を折り返す第２のカレントミラー回路と、
前記第１のＮチャンネルＭＯＳトランジスタのドレイン出力を折り返す第３のカレントミラー回路と、
前記第２のＮチャンネルＭＯＳトランジスタのドレイン出力を折り返す第４のカレントミラー回路と
を具備し、
前記第１のカレントミラー回路の出力ノードが前記第４のカレントミラー回路の入力ノードに接続され、
前記第３のカレントミラー回路の出力ノードが前記第２のカレントミラー回路の入力ノードに接続され、
前記第２のカレントミラー回路と前記第４のカレントミラー回路との各々の出力ノードを接続して出力端子とし、
前記第１のＰチャンネルＭＯＳトランジスタのゲートと前記第１のＮチャンネルＭＯＳトランジスタのゲートを接続して反転入力端子とし、
前記第２のＰチャンネルＭＯＳトランジスタのゲートと前記第２のＮチャンネルＭＯＳトランジスタのゲートを接続して正転入力端子とする
差動増幅器を備え、
前記出力端子に多段接続されるＣＭＯＳインバータ回路が接続され、
前記多段接続されるＣＭＯＳインバータ回路の最終段のＣＭＯＳインバータ回路の出力を電圧比較結果とする電圧比較器回路。
【請求項８】
請求項７に記載の電圧比較器回路において、
前記第２のカレントミラー回路と第４のカレントミラー回路は、入力電流と出力電流との比が１：ｋ（ｋ＞１）である電圧比較器回路。
【請求項９】
前記第１から前記第４のカレントミラー回路は、
互いのゲートが接続され、互いのソースが接続される第１のＭＯＳトランジスタと、第２のＭＯＳトランジスタと、
ソースが前記第１のＭＯＳトランジスタのドレインに接続され、ドレインが前記第１と第２のＭＯＳトランジスタのゲートに接続される第３のＭＯＳトランジスタと、
前記第３のＭＯＳトランジスタのゲートに接続される第１の定電圧源と、
前記第３のＭＯＳトランジスタのドレインに接続される第１の定電流源と
を備え、
前記第１のＭＯＳトランジスタのドレインと前記第３のＭＯＳトランジスタのソースとを電流入力端子とし、
前記第１のＭＯＳトランジスタのソースと第２のＭＯＳトランジスタのソースとを共通端子とし、
前記第２のＭＯＳトランジスタのドレインを電流出力端子とする
請求項７または請求項８に記載の電圧比較器回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧比較器に関し、特に、高速の差動インターフェース回路に用いて好適な電圧比較器回路に関する。
【背景技術】
【０００２】
昨今、信号の高速化に伴い、高速の差動インターフェース回路が使われている。例えば、ＴＦＴ＿ＬＣＤ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）分野ではＬＣＤドライバＬＳＩとタイミングコントローラＬＳＩとの間のインターフェースとして、ＲＳＤＳ（登録商標：Ｒｅｄｕｃｅｄ  Ｓｗｉｎｇ  Ｄｉｆｆｅｒｅｎｃｉａｌ  Ｓｉｇｎａｌｉｎｇ）やｍｉｎｉ−ＬＶＤＳ（登録商標：ｍｉｎｉ  Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｃｉａｌ  Ｓｉｇｎａｌｉｎｇ）等が標準化されつつある。これらのレシーバ回路には差動入力をもった電圧比較器回路が使われている。これらの回路に入力される信号の周波数は、ＲＳＤＳで約８５ＭＨｚ、ｍｉｎｉ−ＬＶＤＳでは約２００ＭＨｚの差動信号である。また、その入力差動電圧は、差動信号成分で±５０ｍＶ、同相信号成分で０．３Ｖ〜ＶＤＤ−０．５Ｖ程度である。電圧比較器回路には、これらの仕様を満たす回路が要求される。しかし、現在発表されている回路構成では、この同相信号成分の規格を満足し、かつ、動作速度をも満足することは困難である。
【０００３】
このような差動信号を扱う電圧比較器は、差動増幅器を応用したものである。差動増幅回路の例として、特開平３−６２７１２号公報に記載されている回路を図１に示す。この差動増幅回路は、第１の差動対ＤＦ１１と第２の差動対ＤＦ１２とを備える差動増幅回路であり、第１のカレントミラー回路ＣＭ１１と第２のカレントミラー回路ＣＭ１２と第３のカレントミラー回路ＣＭ１３と第４のカレントミラー回路ＣＭ１４と第５のカレントミラー回路ＣＭ１５と第１の定電流源Ｉ１１と第２の定電流源Ｉ１２とから構成される。
【０００４】
第１の差動対ＤＦ１１は、第１のＰチャンネルＭＯＳトランジスタＭＰ１１と第２のＰチャンネルＭＯＳトランジスタＭＰ１２で構成される。第２の差動対ＤＦ１２は、第１のＮチャンネルＭＯＳトランジスタＭＮ１１と第２のＮチャンネルＭＯＳトランジスタＭＮ１２で構成される。
【０００５】
第１のカレントミラー回路ＣＭ１１は、入力端子が第１のＰチャンネルＭＯＳトランジスタＭＰ１１のドレインに接続され、共通端子が負電源ＶＳＳ（ＧＮＤ）に接続され、出力端子が第５のカレントミラー回路ＣＭ１５の入力端子に接続される。第２のカレントミラー回路ＣＭ１２は、入力端子が第２のＰチャンネルＭＯＳトランジスタＭＰ１２のドレインに接続され、共通端子が負電源ＶＳＳ（ＧＮＤ）に接続され、出力端子が本差動増幅器の出力端子ＯＵＴに接続される。
【０００６】
第３のカレントミラー回路ＣＭ１３は、入力端子が第１のＮチャンネルＭＯＳトランジスタＭＮ１１のドレインに接続され、共通端子が正電源ＶＤＤに接続され、出力端子が第２のＰチャンネルＭＯＳトランジスタＭＰ１２のドレインと第２のカレントミラー回路ＣＭ１２の入力端子とに共通接続される。第４のカレントミラー回路ＣＭ１４は、入力端子が第２のＮチャンネルＭＯＳトランジスタＭＮ１２のドレインに接続され、共通端子が正電源ＶＤＤに接続され、出力端子が第１のカレントミラー回路の入力端子と第１のＰチャンネルＭＯＳトランジスタＭＰ１１のドレインに共通接続される。第５のカレントミラー回路ＣＭ１５は、入力端子が第１のカレントミラー回路ＣＭ１１の出力端子に接続され、共通端子が正電源ＶＤＤに接続され、出力端子が第２のカレントミラー回路ＣＭ１２の出力端子と本差動増幅器の出力端子ＯＵＴとに共通接続される。
【０００７】
第１の定電流源Ｉ１１は、第１のＰチャンネルＭＯＳトランジスタＭＰ１１と第２のＰチャンネルＭＯＳトランジスタＭＰ１２との共通接続されるソースと正電源ＶＤＤ間に接続される。第２の定電流源Ｉ１２は、第１のＮチャンネルＭＯＳトランジスタＭＮ１１と第２のＮチャンネルＭＯＳトランジスタＭＮ１２の共通接続されるソースと負電源ＶＳＳ（ＧＮＤ）間に接続される。
【０００８】
この差動増幅回路は、第１のＰチャンネルＭＯＳトランジスタＭＰ１１のゲートと第１のＮチャンネルＭＯＳトランジスタＭＮ１１のゲートとを共通接続して本差動増幅器の反転入力端子Ｉｎ−とし、第２のＰチャンネルＭＯＳトランジスタＭＰ１２のゲートと第２のＮチャンネルＭＯＳトランジスタＭＮ１２のゲートとを共通接続して本差動増幅器の正転入力端子Ｉｎ＋とすることを特徴とする。この差動増幅器を電圧比較器回路として用いる場合は、波形整形が必要となる。
【０００９】
【特許文献１】特開平３−６２７１２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、簡単な回路構成で、高速動作が可能な電圧比較器回路を提供することにある。
【課題を解決するための手段】
【００１１】
以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１２】
本発明の観点では、電圧比較器回路は、１対の入力信号の電圧の差分を増幅する差動増幅器（４０）と波形整形回路（４１／４２／４３）を具備する電圧比較器回路である。波形整形回路（４１／４２／４３）は、差動増幅器（４０）の出力を波形整形する。差動増幅器（４０）は、第１の差動対（ＤＦ６１）と、第２の差動対（ＤＦ６２）と、第１のカレントミラー回路（ＣＭ６１）と、第３のカレントミラー回路（ＣＭ６３）と、第２のカレントミラー回路（ＣＭ６２）と、第４のカレントミラー回路（ＣＭ６４）とを備える。第１の差動対（ＤＦ６１）は、１対の入力信号に基づいて第１１出力電流と第１２出力電流とを出力する。第２の差動対（ＤＦ６２）は、第１の差動対（ＤＦ６１）と相補であり、１対の入力信号に基づいて第２１出力電流と第２２出力電流とを出力する。第１のカレントミラー回路（ＣＭ６１）は、第１１出力電流に基づいて第１電流を出力する。第３のカレントミラー回路（ＣＭ６３）は、第２１出力電流に基づいて第３電流を出力し、第１のカレントミラー回路（ＣＭ６１）と相補である。第２のカレントミラー回路（ＣＭ６２）は、第１の差動対（ＤＦ６１）の一方の出力である第１２出力電流と、第３のカレントミラー回路（ＣＭ６３）の出力である第３電流とに基づいて第２電流を出力する。第４のカレントミラー回路（ＣＭ６４）は、第２の差動対（ＤＦ６２）の一方の出力である第２２出力電流と、第１のカレントミラー回路（ＣＭ６１）の出力である第１電流とに基づいて第４電流を出力する。この第４のカレントミラー回路（ＣＭ６４）は、第２のカレントミラー回路（ＣＭ６２）と相補の関係にある。このように構成される差動増幅器は、第２電流と第４電流との合成電流を出力する。このように、相補関係にある素子により同じ段数で構成されるため、電圧比較器回路は対称性に優れる。
【００１３】
本発明の電圧比較器回路において、第１のカレントミラー回路（ＣＭ６１）と第３のカレントミラー回路（ＣＭ６３）とは、入力電流に等しい出力電流を出力するように構成される。第２のカレントミラー回路（ＣＭ６２）と第４のカレントミラー回路（ＣＭ６４）とは、入力電流のｋ倍の出力電流を出力するように構成される。このように構成することにより、駆動能力を向上させ、高速動作を可能とすることができる。
【００１４】
本発明の電圧比較器回路において、波形整形回路（４１／４２／４３）は、少なくとも１つのインバータ回路（４１、４２、４３）を備える。このように、インバータ回路を多段することにより、完全な波形整形をすることができる。
【００１５】
本発明の電圧比較器回路において、第１の差動対（ＤＦ６１）は、第１のＭＯＳトランジスタ（ＭＰ６１）と第２のＭＯＳトランジスタ（ＭＰ６２）と第１定電流源（Ｉ６１）とを備える。第１定電流源（Ｉ６１）は、第１のＭＯＳトランジスタ（ＭＰ６１）のソースと第２のＭＯＳトランジスタ（ＭＰ６２）のソースとが接続されるノードに接続される。第１のＭＯＳトランジスタ（ＭＰ６１）のドレインは、第１のカレントミラー回路（ＣＭ６１）の入力に接続される。第２のＭＯＳトランジスタ（ＭＰ６２）のドレインは、第２のカレントミラー回路（ＣＭ６２）の入力に接続される。第２の差動対（ＤＦ６２）は、第１のＭＯＳトランジスタ（ＭＰ６１）と相補である第３のＭＯＳトランジスタ（ＭＮ６１）と、第２のＭＯＳトランジスタ（ＭＰ６２）と相補である第４のＭＯＳトランジスタ（ＭＮ６２）と、第２定電流源（Ｉ６２）とを備える。第２定電流源（Ｉ６２）は、第３のＭＯＳトランジスタ（ＭＮ６１）のソースと第４のＭＯＳトランジスタ（ＭＮ６２）のソースとが接続されるノードに接続される。第３のＭＯＳトランジスタ（ＭＮ６１）のドレインは、第３のカレントミラー回路（ＣＭ６３）の入力に接続され、第４のＭＯＳトランジスタ（ＭＮ６２）のドレインは、第４のカレントミラー回路（ＣＭ６４）の入力に接続される。また、第１のＭＯＳトランジスタ（ＭＰ６１）のゲートと第３のＭＯＳトランジスタ（ＭＮ６１）のゲートは、接続されて差動増幅器の入力端子の一方（Ｉｎ−）に接続され、第２のＭＯＳトランジスタ（ＭＰ６２）のゲートと第４のＭＯＳトランジスタ（ＭＮ６２）のゲートは、接続されて差動増幅器の入力端子の他方（Ｉｎ＋）に接続される。
【００１６】
また、本発明の電圧比較器回路において、第１のカレントミラー回路から第４のカレントミラー回路（ＣＭ６１〜ＣＭ６４）の各々は、第５のＭＯＳトランジスタ（ＭＮ８１、ＭＰ８１）と、第６のＭＯＳトランジスタ（ＭＮ８２、ＭＰ８２）と、第７のＭＯＳトランジスタ（ＭＮ８３、ＭＰ８３）と、定電圧源（Ｖ８ａ、Ｖ８ｂ）と、定電流源（Ｉ８ａ、Ｉ８ｂ）とを備える。第５のＭＯＳトランジスタ（ＭＮ８１、ＭＰ８１）と第６のＭＯＳトランジスタ（ＭＮ８２、ＭＰ８２）は、互いのゲートが接続され、互いのソースが接続される。第７のＭＯＳトランジスタ（ＭＮ８３、ＭＰ８３）は、第５のＭＯＳトランジスタ（ＭＮ８１、ＭＰ８１）のドレインにソースが接続され、第５のＭＯＳトランジスタ（ＭＮ８１、ＭＰ８１）のゲートと第６のＭＯＳトランジスタ（ＭＮ８２、ＭＰ８２）のゲートが接続されるノードにドレインが接続される。定電圧源（Ｖ８ａ、Ｖ８ｂ）は、第７のＭＯＳトランジスタ（ＭＮ８３、ＭＰ８３）のゲートに接続される。定電流源（Ｉ８ａ、Ｉ８ｂ）は、第７のＭＯＳトランジスタ（ＭＮ８３、ＭＰ８３）のドレインに接続される。これらのカレントミラー回路は、第５のＭＯＳトランジスタ（ＭＮ８１、ＭＰ８１）のドレインと、第７のＭＯＳトランジスタ（ＭＮ８３、ＭＰ８３）のソースとを電流入力端子とする。また、これらのカレントミラー回路は、第５のＭＯＳトランジスタ（ＭＮ８１、ＭＰ８１）のソースと第６のＭＯＳトランジスタ（ＭＮ８２、ＭＰ８２）のソースとの接続ノードを共通端子とする。さらに、これらのカレントミラー回路は、第６のＭＯＳトランジスタ（ＭＮ８２、ＭＰ８２）のドレインを電流出力端子とする。このような構成のカレントミラー回路を用いることにより差動増幅器は、入力電圧範囲を拡大することができる。
【００１７】
本発明の電圧比較器回路において、インバータ回路（４１、４２、４３）は、ＰチャンネルＭＯＳトランジスタ（ＭＰ５１）とＮチャンネルＭＯＳトランジスタ（ＭＮ５１）とを備える。ＰチャンネルＭＯＳトランジスタ（ＭＰ５１）のドレインとＮチャンネルＭＯＳトランジスタ（ＭＮ５１）のドレインは、インバータ回路の出力に接続される。ＰチャンネルＭＯＳトランジスタ（ＭＰ５１）のゲートとＮチャンネルＭＯＳトランジスタ（ＭＮ５１）のゲートは、インバータ回路の入力に接続される。ＰチャンネルＭＯＳトランジスタ（ＭＰ５１）のソースは、正電源に接続される。ＮチャンネルＭＯＳトランジスタ（ＭＮ５１）のソースは、負電源に接続される。このようなインバータ回路を用いることにより低消費電力で、完全な波形整形を行うことができる。
【発明の効果】
【００１８】
本発明によれば、簡単な回路構成で、高速動作が可能な電圧比較器回路を提供することができる。
【発明を実施するための最良の形態】
【００１９】
発明を実施するための最良の形態を説明するにあたり、まず図１に示される回路を解析する。図１は、特開平３−６２７１２号公報に記載されている差動増幅回路である。この差動増幅回路は、第１の差動対ＤＦ１１と第２の差動対ＤＦ１２とを備える差動増幅回路であり、第１のカレントミラー回路ＣＭ１１と第２のカレントミラー回路ＣＭ１２と第３のカレントミラー回路ＣＭ１３と第４のカレントミラー回路ＣＭ１４と第５のカレントミラー回路ＣＭ１５と第１の定電流源Ｉ１１と第２の定電流源Ｉ１２とを備える。
【００２０】
第１の差動対ＤＦ１１は、第１のＰチャンネルＭＯＳトランジスタＭＰ１１と第２のＰチャンネルＭＯＳトランジスタＭＰ１２で構成される。第２の差動対ＤＦ１２は、第１のＮチャンネルＭＯＳトランジスタＭＮ１１と第２のＮチャンネルＭＯＳトランジスタＭＮ１２で構成される。
【００２１】
第１のカレントミラー回路ＣＭ１１は、入力端子が第１のＰチャンネルＭＯＳトランジスタＭＰ１１のドレインに接続され、共通端子が負電源ＶＳＳ（ＧＮＤ）に接続され、出力端子が第５のカレントミラー回路ＣＭ１５の入力端子に接続される。第２のカレントミラー回路ＣＭ１２は、入力端子が第２のＰチャンネルＭＯＳトランジスタＭＰ１２のドレインに接続され、共通端子が負電源ＶＳＳ（ＧＮＤ）に接続され、出力端子が本差動増幅器の出力端子ＯＵＴに接続される。
【００２２】
第３のカレントミラー回路ＣＭ１３は、入力端子が第１のＮチャンネルＭＯＳトランジスタＭＮ１１のドレインに接続され、共通端子が正電源ＶＤＤに接続され、出力端子が第２のＰチャンネルＭＯＳトランジスタＭＰ１２のドレインと第２のカレントミラー回路の入力端子とに共通接続される。第４のカレントミラー回路ＣＭ４は、入力端子が第２のＮチャンネルＭＯＳトランジスタＭＮ１２のドレインに接続され、共通端子が正電源ＶＤＤに接続され、出力端子が第１のカレントミラー回路の入力端子と第1のＰチャンネルＭＯＳトランジスタＭＰ１１のドレインに共通接続される。第５のカレントミラー回路ＣＭ１５は、入力端子が第１のカレントミラー回路ＣＭ１１の出力端子に接続され、共通端子が正電源ＶＤＤに接続され、出力端子が第２のカレントミラー回路ＣＭ１２の出力端子と本差動増幅器の出力端子ＯＵＴとに共通接続される。
【００２３】
第１の定電流源Ｉ１１は、第１のＰチャンネルＭＯＳトランジスタＭＰ１１と第２のＰチャンネルＭＯＳトランジスタＭＰ１２との共通接続されるソースと正電源ＶＤＤ間に接続される。第２の定電流源Ｉ１２は、第１のＮチャンネルＭＯＳトランジスタＭＮ１１と第２のＮチャンネルＭＯＳトランジスタＭＮ１２の共通接続されるソースと負電源ＶＳＳ（ＧＮＤ）間に接続される。
【００２４】
この差動増幅回路は、第１のＰチャンネルＭＯＳトランジスタＭＰ１１のゲートと第１のＮチャンネルＭＯＳトランジスタＭＮ１１のゲートとを接続して反転入力端子Ｉｎ−とし、第２のＰチャンネルＭＯＳトランジスタＭＰ１２のゲートと第２のＮチャンネルＭＯＳトランジスタＭＮ１２のゲートとを接続して正転入力端子Ｉｎ＋とする。
【００２５】
以下、この差動増幅器を電圧比較器回路として使った場合について解析を行う。
【００２６】
まず、ＭＯＳトランジスタで構成された差動増幅器についての基本動作について図２と図３を参照しながら説明する。図２は差動増幅回路の基本回路構成であり、図３はその入力電圧対出力電流の直流伝達特性を示したものある。ＮチャンネルＭＯＳトランジスタＭＮ２１、ＭＮ２２は各々のソースが共通接続される。その共通接続されたソースと負電源ＶＳＳ（ＧＮＤ）間に電流Ｉｓｓを供給する定電流源ＩＳＳが接続されている。ＮチャンネルＭＯＳトランジスタＭＮ２１のゲートに電圧Ｖｉ１を供給する電圧源Ｖｉ１が接続され、ＮチャンネルＭＯＳトランジスタＭＮ２２のゲートに電圧Ｖｉ２を供給する電圧源Ｖｉ２が接続されている。ここで、ＮチャンネルＭＯＳトランジスタＭＮ２１とＮチャンネルＭＯＳトランジスタＭＮ２２のゲート−ソース間電圧をそれぞれＶＧＳ１とＶＧＳ２とすると、入力電圧の関係から（１）式が成り立つ。
【数１】
2006148364.tif 000003
【００２７】
ドレイン電流をそれぞれＩｄ１、Ｉｄ２とし、ＮチャンネルＭＯＳトランジスタＭＮ２１、ＭＮ２２のゲート幅とゲート長をそれぞれＷとＬ、移動度をμ、単位面積当たりのゲート酸化膜容量をＣｏ、閾値をＶＴとすると、次式が導き出せる。
【数２】
2006148364.tif 000004
【数３】
2006148364.tif 000005
【数４】
2006148364.tif 000006
【００２８】
ここで、定電流源ＩＳＳにより供給されるバイアス電流Ｉｓｓが完全にＮチャンネルＭＯＳトランジスタＭＮ２１を流れるようになる差動電圧ΔＶｉｄは、（１），（２），（３），（４）式より（５）式となる。
【数５】
2006148364.tif 000007
【００２９】
電圧源Ｖｉ１と電圧源Ｖｉ２との電圧が等しい時、即ちＶｉ１＝Ｖｉ２の時のトランジスタのゲート−ソース間電圧ＶＧＳをＶＧＳ０とする。このとき、ＮチャンネルＭＯＳトランジスタＭＮ２１、ＭＮ２２のドレイン電流Ｉｄ１、Ｉｄ２はそれぞれＩｓｓ／２となり、次式が成立する。
【数６】
2006148364.tif 000008
【００３０】
したがって、（５）式と（６）式より、バイアス電流Ｉｓｓが完全にＮチャンネルＭＯＳトランジスタＭＮ２１を流れるようになる差動電圧ΔＶｉｄは次式で求められる。
【数７】
2006148364.tif 000009
【００３１】
この（７）式はＭＯＳ差動対を流れる電流が一方のトランジスタに流れ、完全に切り替わる条件式となる。
【００３２】
このようにして入力差動電圧が（７）式で表された値以上の時は、差動対のバイアス電流源が片方のトランジスタに流れ、もう片方のトランジスタに電流は流れない。この動作が比較器動作の基になる。但し、このように完全に切り替わらなくても、差動対の次段の構成によっては、これ以下の差動電圧でも充分比較器の動作をする。これは、この差動対が充分な利得を持っているからである。この差動対において、入力電圧と差動対を構成するドレイン電流との関係は図３に示されるグラフのようになる。
【００３３】
次に図１の差動増幅器回路を解析する。図１に示される回路は、入力電圧範囲によって３つの動作モードをもつ。即ち、１．第１の差動対ＤＦ１１と第２の差動対ＤＦ１２の両方が動作している場合、２．第１の差動対ＤＦ１１のみが動作している場合、３．第２の差動対ＤＦ１２のみが動作している場合の３動作モードである。
【００３４】
（１．第１の差動対ＤＦ１１と第２の差動対ＤＦ１２の両方が動作している場合）
反転入力端子Ｉｎ−、正転入力端子Ｉｎ＋の入力電圧をＶｉｎとしたとき、次式の条件が成り立つ場合に第１の差動対ＤＦ１１と第２の差動対ＤＦ１２両方が動作状態となる。
【数８】
2006148364.tif 000010
ここで、ＶＧＳ（ＭＰ）はＰチャンネルＭＯＳトランジスタＭＰ１１、ＭＰ１２のゲート−ソース間電圧、ＶＤＳ（ｓａｔ）（Ｉ１１）は電流源Ｉ１１を構成するＰチャンネルＭＯＳトランジスタ（図示せず）の飽和点でのドレイン−ソース間電圧、ＶＧＳ（ＭＮ）はＮチャンネルＭＯＳトランジスタＭＮ１１、ＭＮ１２のゲート−ソース間電圧、ＶＤＳ（ｓａｔ）（Ｉ１２）は電流源Ｉ１２を構成するＮチャンネルＭＯＳトランジスタ（図示せず）の飽和点でのドレイン−ソース間電圧を示す。ＭＯＳトランジスタの飽和点でのドレイン−ソース間電圧は、ＭＯＳトランジスタが５極管領域で動作するぎりぎりの電圧である。
【００３５】
（１．ａ．  Ｖｉｎ−＞Ｖｉｎ＋  の場合）
まず、反転入力端子Ｉｎ−側の電圧が正転入力端子Ｉｎ＋の電圧より高く、かつ、（７）式以上の電圧が入力される場合を説明する。本回路は電圧比較器回路動作をするため、差動対ＤＦ１１のバイアス電流Ｉ１は、全てＰチャンネルＭＯＳトランジスタＭＰ１２を流れ、第１のＰチャンネルＭＯＳトランジスタＭＰ１１を流れる電流はゼロとなる。差動対ＤＦ１２のバイアス電流Ｉ２は、全てＮチャンネルＭＯＳトランジスタＭＮ１１を流れ、ＮチャンネルＭＯＳトランジスタＭＮ１２を流れる電流はゼロとなる。
【００３６】
このときの各カレントミラー回路の電流状態は次のようになる。ＮチャンネルＭＯＳトランジスタＭＮ１１に電流Ｉ２が流れるため、カレントミラー回路ＣＭ１３には電流Ｉ２の入力があり、カレントミラー回路ＣＭ１３の出力に電流Ｉ２が流れる。第２のカレントミラー回路ＣＭ１２の入力電流は、第２のＰチャンネルＭＯＳトランジスタＭＰ１２のドレイン電流Ｉ１と第３のカレントミラー回路ＣＭ１３の出力電流Ｉ２の和である。カレントミラー回路ＣＭ１２の入出力電流比は、「ｋ」倍の関係にあり、カレントミラー回路ＣＭ１２の出力には入力電流のｋ倍の電流が流れる。従って、その出力電流ＩＯ（ＣＭ１２）は、次式となる。
【数９】
2006148364.tif 000011
【００３７】
一方、ＮチャンネルＭＯＳトランジスタＭＮ１２を流れる電流がゼロであるから、カレントミラー回路ＣＭ１４の入力電流はゼロになり、カレントミラー回路ＣＭ１４の出力電流はゼロになる。また、カレントミラー回路ＣＭ１１の入力電流は、カレントミラー回路ＣＭ１４の出力電流とＰチャンネルＭＯＳトランジスタＭＰ１１のドレイン電流との和である。カレントミラー回路ＣＭ１４の出力電流とＰチャンネルＭＯＳトランジスタＭＰ１１のドレイン電流は共にゼロであり、カレントミラー回路ＣＭ１１の入力電流はゼロとなる。従って、カレントミラー回路ＣＭ１１の出力電流はゼロとなる。カレントミラー回路ＣＭ１１の出力電流がゼロであるため、カレントミラー回路ＣＭ１５の入力電流がゼロとなって、その出力電流もゼロになる。
【００３８】
以上から、本差動増幅器の出力端子ＯＵＴは、カレントミラー回路ＣＭ１２による電流吸い込み能力を持つ。その電流値ＩＯＵＴは、次式に示されるようになり、出力電圧はローレベル（ＧＮＤ）になる。
【数１０】
2006148364.tif 000012
【００３９】
（１．ｂ．  Ｖｉｎ−＜Ｖｉｎ＋  の場合）
次に、Ｉｎ＋側の電圧がＩｎ−側の電圧より高く、かつ、（７）式以上の電圧が入力される場合を説明する。本回路は比較器回路動作をするため、差動対ＤＦ１１のバイアス電流Ｉ１は全てＰチャンネルＭＯＳトランジスタＭＰ１１を流れ、ＰチャンネルＭＯＳトランジスタＭＰ１２を流れる電流はゼロとなる。差動対ＤＦ１２のバイアス電流Ｉ２は、全てＮチャンネルＭＯＳトランジスタＭＮ１２を流れ、ＮチャンネルＭＯＳトランジスタＭＮ１１を流れる電流はゼロとなる。
【００４０】
このときの各カレントミラー回路の電流状態は次のようになる。ＮチャンネルＭＯＳトランジスタＭＮ１２のドレイン電流が流れるため、カレントミラー回路ＣＭ１４の入力に電流Ｉ２が流れ、カレントミラー回路ＣＭ１４の出力には電流Ｉ２が流れる。カレントミラー回路ＣＭ１１の入力電流は、ＰチャンネルＭＯＳトランジスタＭＰ１１のドレイン電流Ｉ１とカレントミラー回路ＣＭ１４の出力電流Ｉ２の和である。従って、その出力電流ＩＯ（ＣＭ１１）は、次式となる。
【数１１】
2006148364.tif 000013
【００４１】
カレントミラー回路ＣＭ１１の出力は、カレントミラー回路ＣＭ１５の入力となるため、カレントミラー回路ＣＭ１５の入力電流は、（Ｉ１＋Ｉ２）となる。ここで、カレントミラー回路ＣＭ１５の入出力電流比は「ｋ」倍の関係にあり、カレントミラー回路ＣＭ１５の出力には入力電流のｋ倍の電流が流れる。従って、カレントミラー回路ＣＭ１５の出力電流ＩＯ（ＣＭ１５）は、次式となる。
【数１２】
2006148364.tif 000014
【００４２】
一方、ＮチャンネルＭＯＳトランジスタＭＮ１１のドレイン電流がゼロであるため、カレントミラー回路ＣＭ１３の入力電流は、ゼロである。従って、カレントミラー回路ＣＭ１３の出力電流はゼロとなる。カレントミラー回路ＣＭ１２の入力電流は、カレントミラー回路ＣＭ１３の出力電流とＰチャンネルＭＯＳトランジスタＭＰ１２のドレイン電流との和である。そのどちらもゼロであるので、カレントミラー回路ＣＭ１２の入力電流はゼロであり、その出力電流もゼロとなる。
【００４３】
以上から、本差動増幅器の出力端子ＯＵＴは、カレントミラー回路ＣＭ１５による電流吐き出し能力を持つ。その電流値は、次式となり、出力電圧はハイレベル（ＶＤＤ）になる。
【数１３】
2006148364.tif 000015
【００４４】
このように、第１の差動対ＤＦ１１と第２の差動対ＤＦ１２の両方が動作している場合は、差動増幅器の反転入力端子Ｉｎ−、正転入力端子Ｉｎ＋の入力電圧差に応じて、出力端子ＯＵＴは、電流吸い込み能力、或いは電流吐き出し能力を持ち、その電流値は、（１０）式、（１３）式に示されるようになる。
【００４５】
（２．第１の差動対ＤＦ１１のみが動作している場合）
反転入力端子Ｉｎ−、正転入力端子Ｉｎ＋の入力電圧Ｖｉｎが次式の条件が成り立つ場合には、第１の差動対ＤＦ１１のみしか動作しない。
【数１４】
2006148364.tif 000016
ここで、ＶＧＳ（ＭＮ）はＮチャンネルＭＯＳトランジスタＭＮ１１、ＭＮ１２のゲート−ソース間電圧、ＶＤＳ（ｓａｔ）（Ｉ１２）は電流源Ｉ１２を構成するＮチャンネルＭＯＳトランジスタ（図示せず）の飽和点でのドレイン−ソース間電圧を示す。
【００４６】
このような入力電圧範囲では、定電流源Ｉ１２を構成するＭＯＳトランジスタのドレインとソース間電圧がとれなくなって電流Ｉ２＝０となり、結果として差動対ＤＦ１２が動作しなくなる。
【００４７】
（２．ａ．  Ｖｉｎ−＞Ｖｉｎ＋  の場合）
まず、反転入力端子Ｉｎ−側の電圧が正転入力端子Ｉｎ＋の電圧より高く、かつ、（７）式以上の電圧が入力される場合を説明する。この条件では、差動対ＤＦ１１のバイアス電流Ｉ１は、全てＰチャンネルＭＯＳトランジスタＭＰ１２を流れ、第１のＰチャンネルＭＯＳトランジスタＭＰ１１を流れる電流はゼロとなる。また、差動対ＤＦ１２のバイアス電流Ｉ２はゼロである。
【００４８】
各カレントミラー回路の電流状態は、差動対ＤＦ１２のバイアス電流Ｉ２＝０であるから、カレントミラー回路ＣＭ１３、ＣＭ１４には電流が流れない。カレントミラー回路ＣＭ１４の出力電流がゼロとなり、ＰチャンネルＭＯＳトランジスタＭＰ１１のドレイン電流がゼロであるため、カレントミラー回路ＣＭ１１の入力電流がゼロになり、カレントミラー回路ＣＭ１５の入力となるカレントミラー回路ＣＭ１１の出力電流もゼロとなる。カレントミラー回路ＣＭ１５は、入力電流がゼロであるため、出力電流もゼロになる。
【００４９】
カレントミラー回路ＣＭ１２では、カレントミラー回路ＣＭ１３の出力電流がゼロになるが、差動対ＤＦ１１のＰチャンネルＭＯＳトランジスタＭＰ１２のドレイン電流が流れる。即ち、カレントミラー回路ＣＭ１２の入力電流は、ＰチャンネルＭＯＳトランジスタＭＰ１２のドレイン電流Ｉ１となり、カレントミラー回路ＣＭ１２の出力には入力電流のｋ倍の電流が流れる。このカレントミラー回路ＣＭ１２の出力電流により、本差動増幅器の出力端子ＯＵＴは電流を引き込む。その電流値ＩＯＵＴは、ＩＯＵＴ＝ｋＩ１となり、出力電圧はローレベル（ＧＮＤ）になる。
【００５０】
（２．ｂ．  Ｖｉｎ−＜Ｖｉｎ＋  の場合）
次に、Ｉｎ＋側の電圧がＩｎ−側の電圧より高く、かつ、（７）式以上の電圧が入力される場合を説明する。この条件下では、差動対ＤＦ１１のバイアス電流Ｉ１は全てＰチャンネルＭＯＳトランジスタＭＰ１１を流れ、ＰチャンネルＭＯＳトランジスタＭＰ１２を流れる電流はゼロとなる。また、差動対ＤＦ１２のバイアス電流Ｉ２はゼロである。
【００５１】
各カレントミラー回路の電流状態は、差動対ＤＦ１２のバイアス電流Ｉ２＝０であるから、カレントミラー回路ＣＭ１３、ＣＭ１４には電流が流れない。カレントミラー回路ＣＭ１３の出力電流がゼロとなり、ＰチャンネルＭＯＳトランジスタＭＰ１２のドレイン電流がゼロであるため、カレントミラー回路ＣＭ１２の入力電流がゼロになり、カレントミラー回路ＣＭ１２の出力電流もゼロとなる。
【００５２】
カレントミラー回路ＣＭ１１では、カレントミラー回路ＣＭ１４の出力電流がゼロになるが、差動対ＤＦ１１のＰチャンネルＭＯＳトランジスタＭＰ１１のドレイン電流が流れる。即ち、カレントミラー回路ＣＭ１１の入力電流は、ＰチャンネルＭＯＳトランジスタＭＰ１１のドレイン電流Ｉ１となり、カレントミラー回路ＣＭ１５の入力となるカレントミラー回路ＣＭ１１の出力は電流Ｉ１が流れる。カレントミラー回路ＣＭ１５は、入力電流Ｉ１が流れ、カレントミラー回路ＣＭ１５の出力には入力電流のｋ倍の電流が流れる。このカレントミラー回路ＣＭ１５の出力電流により、本差動増幅器の出力端子ＯＵＴは電流を吐き出す。その電流値ＩＯＵＴは、ＩＯＵＴ＝ｋＩ１となり、出力電圧はハイレベル（ＶＤＤ）になる。
【００５３】
このように、第１の差動対ＤＦ１１のみが動作している場合は、差動増幅器の反転入力端子Ｉｎ−、正転入力端子Ｉｎ＋の入力電圧差に応じて、出力端子ＯＵＴは、電流吸い込み能力、或いは電流吐き出し能力を持つ。その出力端子ＯＵＴにおける駆動電流は、吐き出し電流／吸い込み電流とも次式となる。
【数１５】
2006148364.tif 000017
【００５４】
（３．第２の差動対ＤＦ１２のみが動作している場合）
反転入力端子Ｉｎ−、正転入力端子Ｉｎ＋の入力電圧Ｖｉｎが次式の条件が成り立つ場合には、第２の差動対ＤＦ１２のみしか動作しない。
【数１６】
2006148364.tif 000018
ここで、ＶＧＳ（ＭＰ）はＰチャンネルＭＯＳトランジスタＭＰ１１、ＭＰ１２のゲート−ソース間電圧、ＶＤＳ（ｓａｔ）（Ｉ１１）は電流源Ｉ１１を構成するＰチャンネルＭＯＳトランジスタ（図示せず）の飽和点でのドレイン−ソース間電圧を示す。
【００５５】
このような入力電圧範囲では、定電流源Ｉ１１を構成するＭＯＳトランジスタのドレインとソース間電圧がとれなくなって電流Ｉ１＝０となり、結果として差動対ＤＦ１１が動作しなくなる。このときの出力端子（ＯＵＴ）における駆動電流は、上記と同様にして解析すると、吐き出し電流／吸い込み電流とも、次式となる。
【数１７】
2006148364.tif 000019
【００５６】
このように、出力端子（ＯＵＴ）における駆動能力は、全て差動入力段のバイアス電流値に直接依存する。駆動能力を上げるには差動対のバイアス電流を上げるしか方法はない。また、この駆動電流は電圧比較器の出力端子に繋がる寄生容量をチャージ／ディスチャージするのに使われる。そのため、動作速度はこのバイアス電流に依存する。即ち、電圧比較器の動作速度を上げるには、差動入力段のバイアス電流を増加させなければならない。
【００５７】
次に、図１に示される回路の消費電力について解析する。まず、入力端子Ｉｎ−側の電圧が入力端子Ｉｎ＋側の電圧より高く、かつ、（７）式以上の電圧が入力される場合、出力端子ＯＵＴに流れる電流を無視すると、正電源ＶＤＤから流れる電流は、定電流源Ｉ１１を流れる電流（電流値：Ｉ１）と、カレントミラー回路ＣＭ１３の共通端子に流れる電流（電流値：２Ｉ２）とである。従って、全体の静的な消費電力Ｐ（Ｔｏｔａｌ）は、次式となる。
【数１８】
2006148364.tif 000020
【００５８】
一方、入力端子Ｉｎ−側の電圧が入力端子Ｉｎ＋側の電圧より低く、かつ（７）式以上の電圧が入力される場合、出力端子ＯＵＴに流れる電流を無視すると、正電源ＶＤＤから流れる電流は、定電流源Ｉ１１を流れる電流（電流値：Ｉ１）と、カレントミラー回路ＣＭ１４の共通端子に流れる電流（電流値：２Ｉ２）と、カレントミラー回路ＣＭ１５の入力端子に流れる電流（電流値：Ｉ１＋Ｉ２）とである。従って、全体の静的な消費電力Ｐ（Ｔｏｔａｌ）は、次式となる。
【数１９】
2006148364.tif 000021
【００５９】
ところで、上述したようにこの差動増幅器を高速に動作させるためには、定電流源Ｉ１１と定電流源Ｉ１２の電流値を大きくする必要がある。また、差動対ＤＦ１２を動作させるためにカレントミラー回路で電流反転するなど回路が複雑で、多くの素子が必要になる。更に、この定電流源の電流を基準として、カレントミラー回路ＣＭ１１〜１５に電流が流れるため、結果として多くに電流が流れる。ひいては消費電力増大になる。
【００６０】
また、図１に示される回路構成ではこれまで説明したように、差動対ＤＦ１１から出力端子ＯＵＴまでの信号パスと、差動対ＤＦ１２から出力端子ＯＵＴまでの信号パスとでは、トランジスタの段数が異なっている。すなわち、差動対ＤＦ１２からの信号パスは、一度カレントミラー回路ＣＭ１３、ＣＭ１４で電流反転した後、差動対ＤＦ１１の出力に電流加算している。その分、信号パスとしては長い。このことは、差動対ＤＦ１１のみが動作している場合と差動対ＤＦ１２のみが動作している場合とでは、特性が異なることを意味している。
【００６１】
このような差動増幅器回路の解析を踏まえて、本発明を実施するための最良の形態を説明する。電圧比較器は、差動増幅器を応用したものである。図４は、差動増幅器を用いた電圧比較器の構成を示す図である。差動増幅器を電圧比較器回路として使う場合には、波形整形が必要である。その波形整形のため、図４に示されるように、差動増幅回路の後段にＣＭＯＳインバータを接続する。図４を参照すると、差動増幅器４０の出力に第１のＣＯＭＳインバータ４１の入力を接続する。更に第２のＣＭＯＳインバータ４２と第３のＣＭＯＳインバータ４３を直列接続し、第３のＣＭＯＳインバータ４３の出力を最終出力とする。
【００６２】
このＣＯＭＳインバータ４１〜４３の具体的な回路構成例は、図５に示される。図５を参照すると、ＣＭＯＳインバータは、ＮチャンネルＭＯＳトランジスタＭＮ５１とＰチャンネルＭＯＳトランジスタＭＰ５１を備える。ＮチャンネルＭＯＳトランジスタＭＮ５１のゲートとＰチャンネルＭＯＳトランジスタＭＰ５１のゲートを共通接続して入力端子とし、各々のドレインを共通接続して出力端子とする。ＰチャンネルＭＯＳトランジスタＭＰ５１のソースは正電源ＶＤＤに接続し、ＮチャンネルＭＯＳトランジスタＭＮ５１のソースは負電源ＶＳＳ（ＧＮＤ）に接続する。
【００６３】
図６は、本発明に係る差動増幅器４０の等価回路を示す回路図である。差動増幅器は、ＰチャンネルＭＯＳトランジスタＭＰ６１、ＭＰ６２を備える第１の差動対ＤＦ６１と、ＮチャンネルＭＯＳトランジスタＭＮ６１、ＭＮ６２を備える第２の差動対ＤＦ６２と、第１のカレントミラー回路ＣＭ６１と、第２のカレントミラー回路ＣＭ６２と、第３のカレントミラー回路ＣＭ６３と、第４のカレントミラー回路ＣＭ６４と、定電流源Ｉ６１と、定電流源Ｉ６２とを具備する。
【００６４】
カレントミラー回路ＣＭ６１は、入力端子が差動対ＤＦ６１のＰチャンネルＭＯＳトランジスタＭＰ６１のドレインに接続され、共通端子が負電源ＶＳＳ（ＧＮＤ）に接続され、出力端子がカレントミラー回路ＣＭ６４の入力端子に接続される。カレントミラー回路ＣＭ６２は、入力端子が差動対ＤＦ６１のＰチャンネルＭＯＳトランジスタＭＰ６２のドレインに接続され、共通端子が負電源ＶＳＳ（ＧＮＤ）に接続され、出力端子が本差動増幅器の出力端子ＯＵＴに接続される。
【００６５】
カレントミラー回路ＣＭ６３は、入力端子が差動対ＤＦ６２のＮチャンネルＭＯＳトランジスタＭＮ６１のドレインに接続され、共通端子が正電源ＶＤＤに接続され、出力端子がカレントミラー回路ＣＭ６２の入力端子にＰチャンネルＭＯＳトランジスタＭＰ６２のドレインと共に接続される。カレントミラー回路ＣＭ６４は、入力端子が差動対ＤＦ６２のＮチャンネルＭＯＳトランジスタＭＮ６２のドレインとカレントミラー回路ＣＭ６１の出力と共に接続され、共通端子が正電源ＶＤＤに接続され、出力端子が本差動増幅器の出力端子ＯＵＴにカレントミラー回路ＣＭ６２の出力端子と共に接続される。
【００６６】
定電流源Ｉ６１は、ＰチャンネルＭＯＳトランジスタＭＰ６１とＰチャンネルＭＯＳトランジスタＭＰ６２との共通接続されるソースと、正電源ＶＤＤとの間に接続される。定電流源Ｉ６２は、ＮチャンネルＭＯＳトランジスタＭＮ６１とＮチャンネルＭＯＳトランジスタＭＮ６２との共通接続されるソースと、負電源ＶＳＳとの間に接続される。
【００６７】
この差動増幅器は、ＰチャンネルＭＯＳトランジスタＭＰ６１のゲートとＮチャンネルＭＯＳトランジスタＭＮ６１のゲートとを接続して反転入力端子Ｉｎ−とし、ＰチャンネルＭＯＳトランジスタＭＰ６２のゲートとＮチャンネルＭＯＳトランジスタＭＮ６２のゲートとを接続して正転入力端子Ｉｎ＋とする。このように、入力差動対をＮチャンネルＭＯＳ差動対とＰチャンネルＭＯＳ差動対の抱き合わせ回路とすることにより、入力電圧範囲がほぼ負電源から正電源まで入力可能となる。
【００６８】
カレントミラー回路ＣＭ６１とカレントミラー回路ＣＭ６２は、差動対ＤＦ６１の各々のドレイン出力を電流反転させる。カレントミラー回路ＣＭ６３とカレントミラー回路ＣＭ６４は、差動対ＤＦ６２の各々のドレイン出力を電流反転させる。カレントミラー回路ＣＭ６１の出力がカレントミラー回路ＣＭ６４の入力に接続される。カレントミラー回路ＣＭ６３の出力がカレントミラー回路ＣＭ６２の入力に接続される。カレントミラー回路ＣＭ６２とカレントミラー回路ＣＭ６４の出力同士が共通接続されて、出力端子ＯＵＴとなる。
【００６９】
この差動増幅器の後段に複数個のインバータが縦続接続され、比較器回路となる。カレントミラー回路ＣＭ６２とカレントミラー回路ＣＭ６４の入力電流と出力電流との比は、１：ｋとし、駆動能力を向上させる。これにより高速動作が可能となる。また、このように構成することにより、Ｐチャン差動が動作する信号パス段数とＮチャン差動が動作する信号パス段数が同じとなり、特性の対称性がよくなる。
【００７０】
以下、図６の差動増幅器回路の動作を説明する。図６の回路は、Ｒａｉｌ−ｔｏ−Ｒａｉｌの入力をもつ差動増幅器を応用したものである。定電流源Ｉ６１、Ｉ６２の動作状態に応じて、入力信号の電圧範囲を分けて説明する。
【００７１】
定電流源Ｉ６１が動作するためには、定電流源Ｉ６１を構成するＰチャンネルＭＯＳトランジスタ（図示せず）のドレイン−ソース間電圧を確保しなければならない。電流源Ｉ６１を構成するＰチャンネルＭＯＳトランジスタの飽和点でのドレイン−ソース間電圧をＶＤＳ（ｓａｔ）（Ｉ６１）とし、ＰチャンネルＭＯＳトランジスタＭＰ６１、ＭＰ６２のゲート−ソース間電圧をＶＧＳ（ＭＰ）とすると、反転入力端子Ｉｎ−、正転入力端子Ｉｎ＋の入力電圧Ｖｉｎは、Ｖｉｎ＜ＶＤＤ−（ＶＧＳ（ＭＰ）＋ＶＤＳ（ｓａｔ）（Ｉ６１））でなければならない。
【００７２】
同様に、定電流源Ｉ６２が動作するためには、定電流源Ｉ６２を構成するＮチャンネルＭＯＳトランジスタ（図示せず）のドレイン−ソース間電圧を確保しなければならない。電流源Ｉ６２を構成するＮチャンネルＭＯＳトランジスタの飽和点でのドレイン−ソース間電圧をＶＤＳ（ｓａｔ）（Ｉ６２）とし、ＮチャンネルＭＯＳトランジスタＭＮ６１、ＭＮ６２のゲート−ソース間電圧をＶＧＳ（ＭＮ）とすると、反転入力端子Ｉｎ−、正転入力端子Ｉｎ＋の入力電圧Ｖｉｎは、Ｖｉｎ＞ＶＧＳ（ＭＮ）＋ＶＤＳ（ｓａｔ）（Ｉ６２）でなければならない。
【００７３】
即ち、ＶＧＳ（ＭＮ）＋ＶＤＳ（ｓａｔ）（Ｉ６２）＜Ｖｉｎ＜ＶＤＤ−（ＶＧＳ（ＭＰ）＋ＶＤＳ（ｓａｔ）（Ｉ６１））のとき、差動対ＤＦ６１、ＤＦ６２が動作する。また、入力電圧ＶｉｎがＶＤＤ−（ＶＧＳ（ＭＰ）＋ＶＤＳ（ｓａｔ）（Ｉ６１））より高くなると、差動対ＤＦ６２は動作するが、差動対ＤＦ６１は入力電圧に応答した動作が出来なくなる。さらに、入力電圧Ｖｉｎが（ＶＧＳ（ＭＮ）＋ＶＤＳ（ｓａｔ）（Ｉ６２））より低くなると、差動対ＤＦ６１は動作するが、差動対ＤＦ６２は入力電圧に応答した動作が出来なくなる。
【００７４】
（１．第１と第２の差動対の両方が動作している場合）
差動対ＤＦ６１、ＤＦ６２が動作している状態で、反転入力端子Ｉｎ−側の電圧が正転入力端子Ｉｎ＋より高い電圧が入力され、かつ、その差動入力電圧が（７）式で示した以上である場合の動作を説明する。第１の差動対ＤＦ６１のバイアス電流Ｉ１は、全てＰチャンネルＭＯＳトランジスタＭＰ６２を流れ、ＰチャンネルＭＯＳトランジスタＭＰ６１を流れる電流はゼロとなる。一方、第２の差動対ＤＦ６２のバイアス電流Ｉ２は、全てＮチャンネルＭＯＳトランジスタＭＮ６１を流れ、ＮチャンネルＭＯＳトランジスタＭＮ６２を流れる電流はゼロとなる。
【００７５】
このとき、各カレントミラー回路のバイアス状態は次のようになる。カレントミラー回路ＣＭ６１の入力端子は、ＰチャンネルＭＯＳトランジスタＭＰ６１のドレインが接続され、このドレイン電流がゼロであるので、カレントミラー回路ＣＭ６１の出力電流もゼロになる。カレントミラー回路ＣＭ６３の入力端子はＮチャンネルＭＯＳトランジスタＭＮ６１のドレインに接続されている。ＮチャンネルＭＯＳトランジスタＭＮ６１のドレイン電流はＩ２であるから、カレントミラー回路ＣＭ６３の出力電流ＩＯＵＴ（ＣＭ６３）はＩ２となる。
【００７６】
カレントミラー回路ＣＭ６２の入力端子は、ＰチャンネルＭＯＳトランジスタＭＰ６２のドレインと、カレントミラー回路ＣＭ６３の出力端子とが接続されている。ＰチャンネルＭＯＳトランジスタＭＰ６２のドレイン電流はＩ１、カレントミラー回路ＣＭ６３の出力電流はＩ２であるから、カレントミラー回路ＣＭ６２の入力端子には電流（Ｉ１＋Ｉ２）が流れ込む。また、カレントミラー回路ＣＭ６２の入力電流と出力電流との比は、１：ｋであるから、カレントミラー回路ＣＭ６２の出力電流ＩＯＵＴ（ＣＭ６２）は、次式となる。即ち、カレントミラー回路ＣＭ６２の出力端子には、出力電流ＩＯＵＴ（ＣＭ６２）が流入し、出力電圧はローレベル、即ち、電位的にほぼ負電源電圧ＶＳＳ（ＧＮＤ）となる。
【数２０】
2006148364.tif 000022
【００７７】
カレントミラー回路ＣＭ６４の入力端子は、ＮチャンネルＭＯＳトランジスタＭＮ６２のドレインとカレントミラー回路ＣＭ６１の出力端子が接続されている。この各々の電流がゼロであるから、カレントミラー回路ＣＭ６４の出力電流もゼロとなる。したがって、差動増幅器の出力端子ＯＵＴは、電流ｋ（Ｉ１＋Ｉ２）が流れ込み、出力電圧はローレベル、即ち、電位的にほぼ負電源電圧ＶＳＳ（ＧＮＤ）となる。
【００７８】
次に、反転入力端子Ｉｎ−側の電圧が正転入力端子Ｉｎ＋側の電圧より低く、その差動入力電圧が（７）式で示した以上の場合の動作を説明する。第１の差動対ＤＦ６１のバイアス電流Ｉ１は全てＰチャンネルＭＯＳトランジスタＭＰ６１を流れる。ＰチャンネルＭＯＳトランジスタＭＰ６２を流れる電流はゼロとなる。一方、第２の差動対ＤＦ６２のバイアス電流Ｉ２は、全てＮチャンネルＭＯＳトランジスタＭＮ６２を流れる。ＮチャンネルＭＯＳトランジスタＭＮ６１を流れる電流はゼロとなる。
【００７９】
このとき、各カレントミラー回路のバイアス状態は次のようになる。カレントミラー回路ＣＭ６１の入力端子は、ＰチャンネルＭＯＳトランジスタＭＰ６１のドレインが接続され、このドレイン電流がＩ１であるので、第１のカレントミラー回路ＣＭ６１の出力電流もＩ１となる。カレントミラー回路ＣＭ６３の入力端子は、ＮチャンネルＭＯＳトランジスタＭＮ６１のドレインが接続され、このドレイン電流がゼロであるから、第３のカレントミラー回路ＣＭ６３の出力電流もゼロとなる。第２のカレントミラー回路ＣＭ６２の入力電流は、ＰチャンネルＭＯＳトランジスタＭＰ６２のドレイン電流と第３のカレントミラー回路ＣＭ６３の出力電流の加算である。そのどちらもゼロであるので、入力電流がゼロとなり、第２のカレントミラー回路ＣＭ６２の出力電流は、ゼロとなる。第４のカレントミラー回路ＣＭ６４の入力端子は、ＮチャンネルＭＯＳトランジスタＭＮ６２のドレインと第１のカレントミラー回路ＣＭ６１の出力端子が接続されている。その各々の電流の加算電流（Ｉ２＋Ｉ１）が第４のカレントミラー回路ＣＭ６４の入力電流となる。この第４のカレントミラー回路ＣＭ６４は、入力電流と出力電流との比が１：ｋになっているため、第４のカレントミラー回路ＣＭ６４の出力電流ＩＯＵＴ（ＣＭ６４）は、次式となる。
【数２１】
2006148364.tif 000023
【００８０】
したがって、差動増幅器の出力端子ＯＵＴは、電流ＩＯＵＴ＝ｋ（Ｉ２＋Ｉ１）を出力し、ハイレベル即ち、ほぼ正電源電圧（ＶＤＤ）となる。
【００８１】
ここで、（２０）式と（２１）式からわかるように、差動増幅器のローレベル時の吸い込み電流値とハイレベル時の吐き出し電流値は同じになる。そのため、負荷に寄生容量がある場合でも立ち上がりと立ち下がりが対称の波形となる。従って、これを波形整形したディジタル波形もデューティー５０％の出力が得られる。
【００８２】
以上はＮチャンネルＭＯＳトランジスタで構成される差動対とＰチャンネルＭＯＳトランジスタで構成される差動対の両方が動作している場合の説明である。入力差動信号の同相信号電圧が下がってくるとＮチャンネルで構成される差動対が動作しなくなる。逆に入力差動信号の同相信号電圧が上がってくるとＰチャンネルで構成された差動対が動作しなくなる。それぞれの場合の動作を次に説明する。
【００８３】
（２．第１の差動対のみが動作している場合）
まず、入力差動信号の同相信号電圧が下がって、第２の差動対ＤＦ６２が動作しなくなり、第１の差動対ＤＦ６１のみが動作している場合を説明する。
【００８４】
図６において、Ｎチャンネル差動対をバイアスする定電流源Ｉ６２は通常ＮチャンネルＭＯＳトランジスタで構成される。この時、Ｎチャンネル差動対が入力信号に応答して動作する入力電圧の最低電圧Ｖｉｎ（ｍｉｎ．）は、次式となる。
【数２２】
2006148364.tif 000024
ここで、ＶＧＳ（ＭＮ）はＮチャンネルＭＯＳトランジスタＭＮ１／ＭＮ２のゲート−ソース間電圧、ＶＤＳ（ｓａｔ）（Ｉ６２）は定電流源Ｉ６２を構成するＮチャンネルＭＯＳトランジスタの飽和点でのドレイン−ソース間電圧である。ＮチャンネルＭＯＳトランジスタの飽和点でのドレイン−ソース間電圧は、５極管領域で動作するぎりぎりの電圧である。
【００８５】
入力電圧がこのＶｉｎ（ｍｉｎ．）以下の時はＮチャンネルトランジスタ差動対ＤＦ６２が入力に対応する動作をしない。したがって、この時はＰチャンネルトランジスタ差動対ＤＦ６１のみの動作となる。この状況において、まず、反転入力端子Ｉｎ−側の電圧が正転入力端子Ｉｎ＋側の電圧より高い場合を説明する。この場合、第１の差動対ＤＦ６１のバイアス電流Ｉ１は、全て第２のＰチャンネルＭＯＳトランジスタＭＰ６２を流れる。第１のＰチャンネルＭＯＳトランジスタＭＰ６１を流れる電流はゼロとなる。一方、第２の差動対ＤＦ６２は、入力電圧範囲外なので動作しない。即ち、第１のＮチャンネルＭＯＳトランジスタＭＮ６１と第２のＮチャンネルＭＯＳトランジスタＭＮ６２のドレイン電流はゼロとなる。
【００８６】
このとき、各カレントミラー回路のバイアス電流状態は次のようになる。第２の差動対ＤＦ６２が動作していないため、第２の差動対ＤＦ６２に接続されている第３のカレントミラー回路ＣＭ６３の入力電流はゼロとなる。したがって、カレントミラー回路ＣＭ６３の出力電流はゼロとなる。また、カレントミラー回路ＣＭ６４に入力するＮチャンネルＭＯＳトランジスタＭＮ６２のドレイン電流もゼロになる。
【００８７】
また、入力端子が第１のＰチャンネルＭＯＳトランジスタＭＰ６１のドレインに接続されている第１のカレントミラー回路ＣＭ６１は、入力電流がゼロであるため、出力電流もゼロとなる。したがって、カレントミラー回路６１の出力電流とＮチャンネルＭＯＳトランジスタＭＮ６２のドレイン電流の和電流を入力とするカレントミラー回路ＣＭ６４の入力電流はゼロとなり、出力電流もゼロになる。
【００８８】
入力端子が第２のＰチャンネルＭＯＳトランジスタＭＰ６２のドレインと第３のカレントミラー回路の出力端子に接続されている第２のカレントミラー回路ＣＭ６２は、ＰチャンネルＭＯＳトランジスタＭＰ６２のドレイン電流が入力電流となる。したがって、第２のカレントミラー回路ＣＭ６２の出力電流ＩＯＵＴ（ＣＭ６２）は、次式となる。
【数２３】
2006148364.tif 000025
【００８９】
即ち、差動増幅器は、出力端子ＯＵＴから電流ＩＯＵＴ＝ｋＩ１を引き込む。出力端子ＯＵＴの電圧はローレベルとなり、電位的にほぼ負電源電圧ＶＳＳ（ＧＮＤ）となる。
【００９０】
次に、反転入力端子Ｉｎ−側の入力電圧が正転入力端子Ｉｎ＋側の入力電圧より低い場合を説明する。差動電圧が（７）式を満足していると、第１の差動対ＤＦ６１のバイアス電流Ｉ１は、全て第１のＰチャンネルＭＯＳトランジスタＭＰ６１を流れる。第２のＰチャンネルＭＯＳトランジスタＭＰ６２を流れる電流はゼロとなる。一方、第２の差動対ＤＦ６２は入力電圧範囲外の入力電圧のため、動作しない。即ち、第１のＮチャンネルＭＯＳトランジスタＭＮ６１と第２のＮチャンネルＭＯＳトランジスタＭＮ６２のドレイン電流はゼロとなる。
【００９１】
このとき、各カレントミラー回路のバイアス電流状態は次のようになる。第２の差動対ＤＦ６２が動作していないため、第２の差動対ＤＦ６２に接続されている第３のカレントミラー回路ＣＭ６３の入力電流はゼロになる。したがって、第３のカレントミラー回路ＣＭ６３の出力電流はゼロになる。また、カレントミラー回路ＣＭ６４に入力されるＮチャンネルＭＯＳトランジスタＭＮ６２のドレイン電流もゼロになる。
【００９２】
また、入力端子が第１のＰチャンネルＭＯＳトランジスタＭＰ６１のドレインに接続されている第１のカレントミラー回路ＣＭ６１は、入力電流がＰチャンネルＭＯＳトランジスタＭＰ６１のドレイン電流であり、Ｉ１が流れるため、第１のカレントミラー回路ＣＭ６１の出力電流もＩ１となる。
【００９３】
入力端子が第２のＰチャンネルＭＯＳトランジスタＭＰ６２のドレインと第３のカレントミラー回路ＣＭ６３の出力端子に接続されている第２のカレントミラー回路ＣＭ６２は、接続される各々の電流が共にゼロで入力電流がゼロとなるため、出力電流もゼロとなる。入力端子が第２のＮチャンネルＭＯＳトランジスタＭＮ６２のドレインと第１のカレントミラー回路ＣＭ６１の出力端子に接続されている第４のカレントミラー回路ＣＭ６４では、第２のＮチャンネルＭＯＳトランジスタＭＮ６２のドレイン電流がゼロ、第１のカレントミラー回路の出力電流がＩ１であるため、第４のカレントミラー回路ＣＭ６４の入力電流はＩ１となる。また、第４のカレントミラー回路ＣＭ６４の入力電流と出力電流比は、１：ｋとなっている。したがって、第４のカレントミラー回路ＣＭ６４の出力電流ＩＯＵＴ（ＣＭ６４）は、次式となる。
【数２４】
2006148364.tif 000026
【００９４】
即ち、差動増幅器は、出力端子ＯＵＴから電流ＩＯＵＴ＝ｋＩ１を吐き出す。出力端子ＯＵＴの電圧はハイレベルとなり、電位的にほぼ正電源電圧（ＶＤＤ）となる。
【００９５】
ここで、（２３）式と（２４）式からわかるように、差動増幅器のローレベル時の吸い込み電流値とハイレベル時の吐き出し電流値は同じになる。そのため、負荷に寄生容量がある場合でも立ち上がりと立ち下がりが対称の波形となる。従って、これを波形整形したディジタル波形もデューティー５０％の出力が得られる。
【００９６】
（３．第２の差動対のみが動作している場合）
次に、入力差動信号の同層信号電圧が高くなり、第１の差動対ＤＦ６１が動作しなくなり、第２の差動対ＤＦ６２のみが動作している場合を説明する。
【００９７】
図６において、Ｐチャンネル差動対をバイアスする定電流源Ｉ６１は通常ＰチャンネルＭＯＳトランジスタで構成される。この時、Ｐチャンネル差動対が入力信号に応答して動作する入力電圧の最高電圧Ｖｉｎ（ｍａｘ．）は、次式となる。
【数２５】
2006148364.tif 000027
ここで、ＶＧＳ（ＭＰ）はＰチャンネルＭＯＳトランジスタＭＰ１／ＭＰ２のゲート−ソース間電圧、ＶＤＳ（ｓａｔ）（Ｉ６１）は定電流源Ｉ６１を構成するＰチャンネルＭＯＳトランジスタの飽和点でのドレイン−ソース間電圧である。ＰチャンネルＭＯＳトランジスタの飽和点でのドレイン−ソース間電圧は、５極管領域で動作するぎりぎりの電圧である。
【００９８】
入力電圧がこのＶｉｎ（ｍａｘ．）以上の時はＰチャンネルトランジスタ差動対ＤＦ６１が入力に対応する動作をしない。したがって、この時はＮチャンネルトランジスタ差動対ＤＦ６２のみの動作となる。この状況において、まず、反転入力端子Ｉｎ−側の電圧が正転入力端子Ｉｎ＋側の電圧より高い場合を説明する。この場合、第２の差動対ＤＦ６２のバイアス電流Ｉ２は、全て第１のＮチャンネルＭＯＳトランジスタＭＮ６１を流れる。第２のＮチャンネルＭＯＳトランジスタＭＮ６２を流れる電流はゼロとなる。一方、第１の差動対ＤＦ６１は、入力電圧範囲外なので動作しない。即ち、第１のＰチャンネルＭＯＳトランジスタＭＰ６１と第２のＰチャンネルＭＯＳトランジスタＭＰ６２のドレイン電流はゼロとなる。
【００９９】
このとき、各カレントミラー回路のバイアス電流状態は次のようになる。第１の差動対ＤＦ６１が動作していないため、第１の差動対ＤＦ６１に接続されている第１のカレントミラー回路ＣＭ６１の入力電流はゼロとなる。したがって、カレントミラー回路ＣＭ６１の出力電流はゼロとなる。また、カレントミラー回路ＣＭ６２に入力するＰチャンネルＭＯＳトランジスタＭＰ６２のドレイン電流もゼロになる。
【０１００】
第３のカレントミラー回路ＣＭ６３は、入力が第１のＮチャンネルＭＯＳトランジスタＭＮ１のドレインに接続される。そのドレイン電流がＩ２であるため、第３のカレントミラー回路ＣＭ６３の出力電流はＩ２となる。第２のカレントミラー回路ＣＭ６２の入力端子には、第３のカレントミラー回路ＣＭ６３の出力端子と第２のＰチャンネルＭＯＳトランジスタＭＰ６２のドレインが接続されている。第２のＰチャンネルＭＯＳトランジスタは、入力に対応した動作をしていないので、ドレイン電流はゼロである。したがって、第２のカレントミラー回路ＣＭ６２の入力電流はＩ２となり、その出力電流ＩＯＵＴ（ＣＭ６２）は、次式となる。
【数２６】
2006148364.tif 000028
【０１０１】
入力端子が第２のＮチャンネルＭＯＳトランジスタＭＮ６２のドレインと第１のカレントミラー回路ＣＭ６１の出力端子に接続されている第４のカレントミラー回路ＣＭ６４は、その各々の電流がゼロである。従って、第４のカレントミラー回路の出力電流もゼロである。
【０１０２】
したがって、差動増幅器の出力端子ＯＵＴは出力電流ＩＯＵＴ＝ｋＩ２を引き込み、結果として出力端子ＯＵＴの電圧はローレベルとなり、電位的にほぼ負電源電圧ＶＳＳ（ＧＮＤ）となる。
【０１０３】
次に、反転入力端子Ｉｎ−側の入力電圧が正転入力端子Ｉｎ＋側の入力電圧より低い場合を説明する。差動電圧が（７）式を満足していると、第２の差動対ＤＦ６２のバイアス電流Ｉ２は、全て第２のＮチャンネルＭＯＳトランジスタＭＮ６２を流れる。第１のＮチャンネルＭＯＳトランジスタＭＮ６１を流れる電流はゼロとなる。一方、第１の差動対ＤＦ６１は入力電圧範囲外の入力電圧のため、動作しない。即ち、第１のＰチャンネルＭＯＳトランジスタＭＰ６１と第２のＰチャンネルＭＯＳトランジスタＭＰ２の両方のドレイン電流はゼロとなる。
【０１０４】
このとき、各カレントミラー回路のバイアス電流状態は次のようになる。第１の差動対ＤＦ６１が動作していないため、第１の差動対ＤＦ６１に接続されている第１のカレントミラー回路ＣＭ６１の入力電流はゼロになる。したがって、第１のカレントミラー回路ＣＭ６１の出力電流はゼロとなる。また、カレントミラー回路ＣＭ６２に入力されるＰチャンネルＭＯＳトランジスタＭＰ６２のドレイン電流もゼロになる。
【０１０５】
また、第３のカレントミラー回路ＣＭ６３は、入力端子が第１のＮチャンネルＭＯＳトランジスタＭＮ６１のドレインに接続されている。第１のＮチャンネルＭＯＳトランジスタＭＮ６１のドレイン電流はゼロであるため、第３のカレントミラー回路ＣＭ６３の入力電流はゼロになり、その出力電流もゼロとなる。
【０１０６】
第２のカレントミラー回路ＣＭ６２の入力端子には、第３のカレントミラー回路ＣＭ６３の出力端子と第２のＰチャンネルＭＯＳトランジスタＭＰ６２のドレインが接続されている。第２のＰチャンネルＭＯＳトランジスタＭＰ６２は、このときは動作していないので、ドレイン電流はゼロになる。また、第３のカレントミラー回路ＣＭ６３の出力電流もゼロである。従って、第２のカレントミラー回路ＣＭ６２の入力電流はゼロとなり、結果としてその出力電流ＩＯＵＴ（ＣＭ２）＝０となる。
【０１０７】
第４のカレントミラー回路ＣＭ６４の入力端子は、第１のカレントミラー回路ＣＭ６１の出力端子と第２のＮチャンネルＭＯＳトランジスタＭＮ６２のドレインに接続されている。第１のカレントミラー回路ＣＭ６１の出力電流がゼロであり、第２のＮチャンネルＭＯＳトランジスタＭＮ６２のドレイン電流がＩ２であるため、第４のカレントミラー回路ＣＭ６４の入力電流はＩ２となる。また、第４のカレントミラー回路ＣＭ６４の入力電流と出力電流の比は、１：ｋとなっている。したがって、第４のカレントミラー回路ＣＭ６４の出力電流ＩＯＵＴ（ＣＭ４）は、次式となる。
【数２７】
2006148364.tif 000029
【０１０８】
即ち、差動増幅器は、出力端子ＯＵＴから電流ＩＯＵＴ＝ｋＩ１を吐き出す。出力端子ＯＵＴの電圧はハイレベルとなり、電位的にほぼ正電源電圧ＶＤＤとなる。
【０１０９】
ここで、（２６）式と（２７）式からわかるように、差動増幅器のローレベル時の吸い込み電流値とハイレベル時の吐き出し電流値は同じになる。そのため、負荷に寄生容量がある場合でも立ち上がりと立ち下がりが対称の波形となる。従って、これを波形整形したディジタル波形もデューティー５０％の出力が得られる。
【０１１０】
このように、第１の差動対ＤＦ６１、第２の差動対ＤＦ６２の動作が変化した場合においても、差動増幅器のローレベル時の吸い込み電流値とハイレベル時の吐き出し電流値は同じになる。即ち、対称性が保たれているため、デューティー５０％の出力が得られることになる。
【０１１１】
ここで、図６に示される回路における消費電力を解析する。差動対ＤＦ６１、ＤＦ６２は共に動作している状態において解析する。まず、反転入力端子Ｉｎ−側の入力電圧が正転入力端子Ｉｎ＋側の入力電圧より高く、かつ、その差動電圧が（７）式以上である場合を解析する。このとき、カレントミラー回路ＣＭ４を流れる電流はゼロである。次段の回路の動作が影響する出力端子ＯＵＴから流れ出る、或いは出力端子から流れ込む電流を無視すると、正電源ＶＤＤ（電圧ＶＤＤ）から流れ込む電流は、第１の定電流源Ｉ６１を流れるＩ１と第３のカレントミラー回路ＣＭ６３の共通端子に流れる２Ｉ２とである。従って、全体の静的な消費電力Ｐ（Ｔｏｔａｌ）は、次式となる。
【数２８】
2006148364.tif 000030
【０１１２】
一方、反転入力端子Ｉｎ−側の入力電圧が正転入力端子Ｉｎ＋側の入力電圧より低く、かつ、その差動電圧が（７）式以上である場合は、第３のカレントミラー回路ＣＭ６３を流れる電流はゼロである。次段の回路が影響する出力端子ＯＵＴから流れ出る、或いは出力端子から流れ込む電流を無視すると、正電源ＶＤＤ（電圧ＶＤＤ）から流れ込む電流は、第１の定電流源Ｉ６１を流れるＩ１と第４のカレントミラー回路ＣＭ４の入力端子に流れるＩ１＋Ｉ２とである（第４のカレントミラー回路ＣＭ４の出力端子に流れる電流は、出力端子ＯＵＴから外に流れる電流である）。従って、全体の静的な消費電力Ｐ（Ｔｏｔａｌ）は、次式となる。
【数２９】
2006148364.tif 000031
【０１１３】
これら（２８）（２９）式を（１８）（１９）式と比較する。（２８）式は（１８）式と同じであるが、（２９）式は（１９）式より低消費電力になっていることがわかる。即ち、図６に示される回路は、図１に示される回路より低消費電力になっている。
【０１１４】
比較器回路は、出力波形が矩形波であることが求められる。しかし、図６に示される回路の出力は、入力周波数が上がってくると正弦波に近くなってくる。従って、この出力正弦波を矩形波に変換するための、いわゆる波形整形するためのＣＭＯＳインバータ回路がこの差動増幅器の後段に接続される。ＣＭＯＳインバータの出力レベルを決定する入力信号の閾値は、約ＶＤＤ／２に設定されている。したがって、インバータの入力波形がこの閾値（約ＶＤＤ／２）を横切った時を境として、これ以下の時は出力がハイレベル（ＶＤＤ）となり、これ以上の時は出力がローレベル（ＶＳＳ（ＧＮＤ））になる。このようにして、波形整形が行われる。このＣＭＯＳインバータが多段（ここでは３段）で使用されるのは、１段で完全な波形整形ができない場合に備えるためである。
【０１１５】
次に図６に示されるカレントミラー回路の具体回路例について説明する。図７は、ワイドラー型カレントミラー回路である。図７（ａ）には電流を引き込むタイプのカレントミラー回路ＣＭ７ａが示される。カレントミラー回路ＣＭ７ａは、ＮチャンネルＭＯＳトランジスタＭＮ７１とＮチャンネルＭＯＳトランジスタＭＮ７２とを備える。ＮチャンネルＭＯＳトランジスタＭＮ７１のゲートとＮチャンネルＭＯＳトランジスタＭＮ７２のゲートは、ＮチャンネルＭＯＳトランジスタＭＮ７１のドレインと接続され、カレントミラー回路ＣＭ７ａの入力端子となる。ＮチャンネルＭＯＳトランジスタＭＮ７１のソースとＮチャンネルＭＯＳトランジスタＭＮ７２のソースは接続され、カレントミラー回路ＣＭ７ａの共通端子となる。ＮチャンネルＭＯＳトランジスタＭＮ７２のドレインはカレントミラー回路ＣＭ７ａの出力端子となる。
【０１１６】
図７（ｂ）には電流を吐き出すタイプのカレントミラー回路ＣＭ７ｂが示される。カレントミラー回路ＣＭ７ｂは、ＰチャンネルＭＯＳトランジスタＭＰ７１とＰチャンネルＭＯＳトランジスタＭＰ７２とを備える。ＰチャンネルＭＯＳトランジスタＭＰ７１のゲートとＰチャンネルＭＯＳトランジスタＭＰ７２のゲートは、ＰチャンネルＭＯＳトランジスタＭＰ７１のドレインと接続され、カレントミラー回路ＣＭ７ｂの入力端子となる。ＰチャンネルＭＯＳトランジスタＭＰ７１のソースとＰチャンネルＭＯＳトランジスタＭＰ７２のソースは接続され、カレントミラー回路ＣＭ７ｂの共通端子となる。ＰチャンネルＭＯＳトランジスタＭＰ７２のドレインは出力端子となる。
【０１１７】
ＮチャンネルＭＯＳトランジスタＭＮ７１／ＰチャンネルＭＯＳトランジスタＭＰ７１のゲート幅をＷＭ１、ゲート長をＬＭ１とし、ＮチャンネルＭＯＳトランジスタＭＮ７２／ＰチャンネルＭＯＳトランジスタＭＰ７２のゲート幅をＷＭ２、ゲート長をＬＭ２とするとき、次式の関係が成り立つものとする。
【数３０】
2006148364.tif 000032
【０１１８】
このとき、カレントミラー回路ＣＭ７ａ／ＣＭ７ｂの入力電流Ｉｉｎと出力電流ＩＯＵＴの関係は、次式で示される。
【数３１】
2006148364.tif 000033
【０１１９】
これは、ＭＯＳトランジスタのゲート−ソース間電圧ＶＧＳとドレイン電流ＩＤの関係を示した（２）〜（４）式からわかるように、ドレイン電流ＩＤは、Ｗ／Ｌに比例するからである。したがって、入力電流と出力電流との比を１：ｋにするには、ＭＯＳトランジスタのゲート幅（Ｗ）／ゲート長（Ｌ）の比を調整するとよいことがわかる。
【０１２０】
図１０に示される回路は、図７に示されるカレントミラー回路を図６に示される差動増幅器に用いた回路である。図６のカレントミラー回路を図７に示されるカレントミラー回路に置き換えるだけであるので、その詳細な接続関係の説明は省略し、図１０の各々のトランジスタと図６との対応関係を示す。
【０１２１】
図６の第１の差動対ＤＦ６１は、図１０の差動対ＤＦ１０１に対応し、差動対を構成するＰチャンネルＭＯＳトランジスタＭＰ６１、ＭＰ６２は、ＰチャンネルＭＯＳトランジスタＭＰ１０１、ＭＰ１０２に対応する。第２の差動対ＤＦ６２は、差動対ＤＦ１０２に対応し、差動対を構成するＮチャンネルＭＯＳトランジスタＭＮ６１、ＭＮ６２は、ＮチャンネルＭＯＳトランジスタＭＮ１０１、ＭＮ１０２に対応する。
【０１２２】
第１のカレントミラー回路ＣＭ６１は、カレントミラー回路ＣＭ１０１に対応し、入力端子はＮチャンネルＭＯＳトランジスタＭＮ１０３のドレインに、出力端子はＮチャンネルＭＯＳトランジスタＭＮ１０４のドレインに対応する。第２のカレントミラー回路ＣＭ６２は、カレントミラー回路１０２に対応し、入力端子はＮチャンネルＭＯＳトランジスタＭＮ１０５のドレインに、出力端子はＮチャンネルＭＯＳトランジスタＭＮ１０６のドレインに対応する。第３のカレントミラー回路ＣＭ６３は、カレントミラー回路１０３に対応し、入力端子はＰチャンネルＭＯＳトランジスタＭＰ１０３のドレインに、出力端子はＰチャンネルＭＯＳトランジスタＭＰ１０４のドレインに対応する。第４のカレントミラー回路ＣＭ６４は、カレントミラー回路１０４に対応し、入力端子はＰチャンネルＭＯＳトランジスタＭＰ１０５のドレインに、出力端子はＰチャンネルＭＯＳトランジスタＭＰ１０６のドレインに対応する。定電流源Ｉ６１は定電流源Ｉ１０１に、定電流源Ｉ６２は定電流源Ｉ１０２に対応する。
【０１２３】
この図１０における入力電圧範囲は、カレントミラー回路の入力端電圧の影響によりＲａｉｌ−ｔｏ−ｒａｉｌ動作の電圧範囲とはならない。すなわち、入力電圧が負電源電圧ＶＳＳ（ＧＮＤ）近辺や正電源電圧ＶＤＤ近辺では動作しない領域がある。例えば、負電源電圧ＶＳＳ（ＧＮＤ）近辺の入力電圧範囲を求めると、入力電圧をＶｉｎとし、カレントミラー回路の入力端電圧をＶ（ＣＭ）とすると、次式となる。
【数３２】
2006148364.tif 000034
ここで、ＶＧＳ（ＭＰ）は、ＰチャンネルＭＯＳトランジスタＭＰ１０１／ＭＰ１０２のゲート−ソース間電圧であり、ＶＤＳ（ｓａｔ）は、この入力構成するＰチャンネルＭＯＳトランジスタの飽和点でのドレイン−ソース間電圧である。ＰチャンネルＭＯＳトランジスタの飽和点でのドレイン−ソース間電圧は、５極管領域で動作するぎりぎりの電圧を示す。
【０１２４】
この条件を満たさない範囲の入力電圧では、所望の特性が得られない。図７のカレントミラー回路における入力端電圧Ｖ（ＣＭ）は、次式となる。
【数３３】
2006148364.tif 000035
ここで、ＶＧＳはＭＯＳトランジスタのゲート−ソース間電圧であり、次式で表される。
【数３４】
2006148364.tif 000036
【０１２５】
（３３）式におけるＶ（ＣＭ）は、ＮチャンネルＭＯＳトランジスタのＶＧＳになる。（３２）式のＶＧＳ（ＭＰ）は、ＰチャンネルＭＯＳトランジスタのＶＧＳである。素子のばらつきによって入力電圧Ｖｉｎが負電源電圧ＶＳＳ（ＧＮＤ）からの入力ができない。同様にして正電源電圧ＶＤＤ近辺での動作も解析ができ、結果は同じである。すなわち、入力電圧Ｖｉｎは正電源電圧ＶＤＤまで入力することができない。
【０１２６】
（３２）式で示されるカレントミラー回路の入力端電圧Ｖ（ＣＭ）は、図８に示されるカレントミラー回路によれば、小さくすることができる。即ち、図７に示されるカレントミラー回路を用いるより入力電圧範囲を広げることが可能となる。
【０１２７】
図８に示されるカレントミラー回路について説明する。図８（ａ）には電流を引き込むタイプのカレントミラー回路ＣＭ８ａが示される。カレントミラー回路ＣＭ８ａは、ＮチャンネルＭＯＳトランジスタＭＮ８１、ＭＮ８２、ＭＮ８３と、定電流源Ｉ８ａと、定電圧源Ｖ８ａとを備える。カレントミラー回路ＣＭ８ａの入力端子は、ＮチャンネルＭＯＳトランジスタＭＮ８１のドレインとＮチャンネルＭＯＳトランジスタＭＮ８３のソースとに接続される。ＮチャンネルＭＯＳトランジスタＭＮ８３のドレインは、ＮチャンネルＭＯＳトランジスタＭＮ８１のゲートとＮチャンネルＭＯＳトランジスタＭＮ８２のゲートと定電流源Ｉ８ａとに接続される。ＮチャンネルＭＯＳトランジスタＭＮ８３のゲートは、定電圧源Ｖ８ａに接続され、共通端子に対して電圧Ｖ１だけ高い電圧に設定される。ＮチャンネルＭＯＳトランジスタＭＮ８２のドレインは、カレントミラー回路ＣＭ８ａの出力端子となる。ＮチャンネルＭＯＳトランジスタＭＮ８２のソースとＮチャンネルＭＯＳトランジスタＭＮ８１のソースとが接続され、その接続点がカレントミラー回路ＣＭ８ａの共通端子となる。
【０１２８】
図８（ｂ）には電流を引き込むタイプのカレントミラー回路ＣＭ８ｂが示される。カレントミラー回路ＣＭ８ｂは、ＰチャンネルＭＯＳトランジスタＭＰ８１、ＭＰ８２、ＭＰ８３と、定電流源Ｉ８ｂと、定電圧源Ｖ８ｂとを備える。カレントミラー回路ＣＭ８ｂの入力端子は、ＰチャンネルＭＯＳトランジスタＭＰ８１のドレインとＰチャンネルＭＯＳトランジスタＭＰ８３のソースとに接続される。ＰチャンネルＭＯＳトランジスタＭＰ８３のドレインは、ＰチャンネルＭＯＳトランジスタＭＰ８１のゲートとＰチャンネルＭＯＳトランジスタＭＰ８２のゲートと定電流源Ｉ８ｂとに接続される。ＰチャンネルＭＯＳトランジスタＭＰ８３のゲートは、定電圧源Ｖ８ｂに接続され、共通端子に対して電圧Ｖ１だけ低い電圧に設定される。ＰチャンネルＭＯＳトランジスタＭＰ８２のドレインは、カレントミラー回路ＣＭ８ｂの出力端子となる。ＰチャンネルＭＯＳトランジスタＭＰ８２のソースとＰチャンネルＭＯＳトランジスタＭＰ８１のソースとが接続され、その接続点がカレントミラー回路ＣＭ８ｂの共通端子となる。
【０１２９】
このカレントミラー回路ＣＭ８ａ／ＣＭ８ｂの入力電流（Ｉｉｎ）と出力電流（Ｉｏｕｔ）の関係は次のようになる。ＮチャンネルＭＯＳトランジスタＭＮ８１／ＰチャンネルＭＯＳトランジスタＭＰ８１のドレインには、入力端子から入力される電流Ｉｉｎと、定電流源Ｉ８ａ／Ｉ８ｂから出力され、ＮチャンネルＭＯＳトランジスタＭＮ８３／ＰチャンネルＭＯＳトランジスタＭＰ８３を介して入力される電流Ｉ１とが流れる。したがって、ＮチャンネルＭＯＳトランジスタＭＮ８１／ＰチャンネルＭＯＳトランジスタＭＰ８１のドレイン電流ＩＤ（Ｍ１）は、電流Ｉｉｎと電流Ｉ１との加算電流であり、次式となる。
【数３５】
2006148364.tif 000037
【０１３０】
ここで、ＮチャンネルＭＯＳトランジスタＭＮ８１とＮチャンネルＭＯＳトランジスタＭＮ８２の素子ディメンジョンを前述した（３０）式のようにしたと仮定すると、カレントミラー回路ＣＭ８ａ／ＣＭ８ｂの入力電流Ｉｉｎと出力電流Ｉｏｕｔの関係は、次式となる。
【数３６】
2006148364.tif 000038
【０１３１】
更に、入力電流Ｉｉｎと定電流源Ｉ１との関係がＩｉｎ＞＞Ｉ１ならば、次式となる。
【数３７】
2006148364.tif 000039
【０１３２】
このように、図８に示されるカレントミラー回路においても、入力電流と出力電流の関係は保てることがわかる。このカレントミラー回路は、図７に示されるカレントミラー回路と比較すると、入力端電圧を小さくすることが可能である。すなわち、カレントミラー回路の入力端電圧Ｖ（ＣＭ）は、定電圧源Ｖ８ａ／Ｂ８ｂの電圧をＶ１、ＮチャンネルＭＯＳトランジスタＭＮ８３／ＰチャンネルＭＯＳトランジスタＭＰ８３のゲート−ソース間電圧をＶＧＳ（Ｍ３）とすると、次式で表される。
【数３８】
2006148364.tif 000040
【０１３３】
ここで定電圧源Ｖ８ａ／Ｖ８ｂの電圧Ｖ１を小さくすればカレントミラー回路の入力端電圧Ｖ（ＣＭ）をいくらでも小さくできるかというと、そうではなく限界がある。それはＮチャンネルＭＯＳトランジスタＭＮ８１／ＰチャンネルＭＯＳトランジスタＭＰ８１が五極管領域で動作する条件を満たす必要があるからである。そのための条件は、次式のようになる。
【数３９】
2006148364.tif 000041
ここで、ＶＧＳ（Ｍ３）は、ＭＯＳトランジスタＭＮ８３／ＭＰ８３のゲート−ソース間電圧、ＶＤＳ（ｓａｔ）（Ｍ１）は、ＭＯＳトランジスタＭＮ８１／ＭＰ８１の飽和点でのドレイン−ソース間電圧（５極管領域で動作するぎりぎりの電圧）である。
【０１３４】
これは定電圧源電圧Ｖ１の下限の条件であるが、同時に上限の制限もある。定電圧源電圧Ｖ１を上げすぎると、ＭＯＳトランジスタＭＮ８３／ＭＰ８３が３極管領域に入ってしまい、所望の動作をしなくなるという不具合が生じる。そのための条件は、次式である。
【数４０】
2006148364.tif 000042
ここで、ＶＧＳ（Ｍ１）は、ＭＯＳトランジスタＭＮ８１／ＭＰ８１のゲート−ソース間電圧、ＶＧＳ（Ｍ３）は、ＭＯＳトランジスタＭＮ８３／ＭＰ８３のゲート−ソース間電圧、ＶＤＳ（ｓａｔ）（Ｍ３）は、ＭＯＳトランジスタＭＮ８３／ＭＰ８３の飽和点でのドレイン−ソース間電圧（５極管領域で動作するぎりぎりの電圧）である。
【０１３５】
（３９）式、（４０）式に示される２つの条件を満たすようなＶ１を設定する必要がある。このようにＶ１を設定した場合、カレントミラー回路の入力端電圧Ｖ（ＣＭ）は一般的には０．２Ｖ程度である。そのため、結果として差動増幅器の入力電圧Ｖｉｎは、ほぼＧＮＤ〜ＶＤＤまで入力することが可能になる。即ち、図８に示されるカレントミラー回路を図６に示される差動増幅器に用いると、入力電圧範囲を広げることができる。
【０１３６】
図９に示される回路は、図６におけるカレントミラー回路を図８に示されるカレントミラー回路に置き換えた例である。図６のカレントミラー回路ＣＭ６１、ＣＭ６２を図８（ａ）に示されるカレントミラー回路に、カレントミラー回路ＣＭ６３、ＣＭ６４を図８（ｂ）に示されるカレントミラー回路に置き換えただけである。そのため、その詳細な接続説明は省略し、図９の各々のトランジスタと図６との対応関係を以下に示す。
【０１３７】
図６の第１の差動対ＤＦ６１は、図９の差動対ＤＦ９１に対応し、差動対を構成するＰチャンネルＭＯＳトランジスタＭＰ６１、ＭＰ６２は、ＰチャンネルＭＯＳトランジスタＭＰ９１、ＭＰ９２に対応する。第２の差動対ＤＦ６２は、差動対ＤＦ９２に対応し、差動対を構成するＮチャンネルＭＯＳトランジスタＭＮ６１、ＭＮ６２は、ＮチャンネルＭＯＳトランジスタＭＮ９１、ＭＮ９２に対応する。定電流源Ｉ６１は定電流源Ｉ９１に、定電流源Ｉ６２は定電流源Ｉ９２に対応する。
【０１３８】
第１のカレントミラー回路ＣＭ６１は、ＮチャンネルＭＯＳトランジスタＭＮ９３、ＭＮ９４、ＭＮ９５、定電流源Ｉ９５、定電圧源Ｖ９１に対応する。入力端子はＮチャンネルＭＯＳトランジスタＭＮ９４のドレインとＮチャンネルＭＯＳトランジスタＭＮ９５とのソースの接続点に、出力端子はＮチャンネルＭＯＳトランジスタＭＮ９３のドレインに対応する。図８（ａ）のカレントミラー回路との対応関係は、次のようになる。定電流源Ｉ９５は図８（ａ）の定電流源Ｉ８ａに、定電圧源Ｖ９１は定電圧源Ｖ８ａに対応する。ＮチャンネルＭＯＳトランジスタＭＮ９４、ＭＮ９３、ＭＮ９５は、各々図８（ａ）のＮチャンネルＭＯＳトランジスタＭＮ８１、ＭＮ８２、ＭＮ８３に対応する。
【０１３９】
第２のカレントミラー回路ＣＭ６２は、ＮチャンネルＭＯＳトランジスタＭＮ９６、ＭＮ９７、ＭＮ９８、定電流源Ｉ９６、定電圧源Ｖ９１に対応する。定電圧源Ｖ９１は、バイアスを供給しているだけであり、第１のカレントミラー回路と共有している。入力端子はＮチャンネルＭＯＳトランジスタＭＮ９６のドレインとＮチャンネルＭＯＳトランジスタＭＮ９８のソースとの接続点に、出力端子はＮチャンネルＭＯＳトランジスタＭＮ９７のドレインに対応する。第３のカレントミラー回路からの電流は、ＮチャンネルＭＯＳトランジスタＭＮ９８を介して入力される。図８（ａ）のカレントミラー回路との対応関係は、次のようになる。定電流源Ｉ９６は図８（ａ）の定電流源Ｉ８ａに、定電圧源Ｖ９１は定電圧源Ｖ８ａに対応する。ＮチャンネルＭＯＳトランジスタＭＮ９６、ＭＮ９７、ＭＮ９８は、各々図８（ａ）のＮチャンネルＭＯＳトランジスタＭＮ８１、ＭＮ８２、ＭＮ８３に対応する。
【０１４０】
第３のカレントミラー回路ＣＭ６３は、ＰチャンネルＭＯＳトランジスタＭＰ９３、ＭＰ９４、ＭＰ９５、定電流源Ｉ９３、定電圧源Ｖ９２に対応する。入力端子はＰチャンネルＭＯＳトランジスタＭＰ９４のドレインとＰチャンネルＭＯＳトランジスタＭＰ９５とのソースの接続点に、出力端子はＰチャンネルＭＯＳトランジスタＭＰ９３のドレインに対応する。図８（ｂ）のカレントミラー回路との対応関係は、次のようになる。定電流源Ｉ９３は図８（ｂ）の定電流源Ｉ８ｂに、定電圧源Ｖ９２は定電圧源Ｖ８ｂに対応する。ＰチャンネルＭＯＳトランジスタＭＰ９４、ＭＰ９３、ＭＰ９５は、各々図８（ｂ）のＰチャンネルＭＯＳトランジスタＭＰ８１、ＭＰ８２、ＭＰ８３に対応する。
【０１４１】
第４のカレントミラー回路ＣＭ６４は、ＰチャンネルＭＯＳトランジスタＭＰ９６、ＭＰ９７、ＭＰ９８、定電流源Ｉ９４、定電圧源Ｖ９２に対応する。定電圧源Ｖ９２は、バイアスを供給しているだけであり、第３のカレントミラー回路と共有している。入力端子はＰチャンネルＭＯＳトランジスタＭＰ９６のドレインとＰチャンネルＭＯＳトランジスタＭＰ９８のソースとの接続点に、出力端子はＰチャンネルＭＯＳトランジスタＭＰ９７のドレインに対応する。第１のカレントミラー回路からの電流は、ＰチャンネルＭＯＳトランジスタＭＰ９８を介して入力される（電流はＰチャンネルＭＯＳトランジスタＭＰ９８からＮチャンネルＭＯＳトランジスタＭＮ９３に向かって流れる）。図８（ｂ）のカレントミラー回路との対応関係は、次のようになる。定電流源Ｉ９４は図８（ｂ）の定電流源Ｉ８ｂに、定電圧源Ｖ９２は定電圧源Ｖ８ｂに対応する。ＰチャンネルＭＯＳトランジスタＭＰ９６、ＭＰ９７、ＭＰ９８は、各々図８（ｂ）のＰチャンネルＭＯＳトランジスタＭＰ８１、ＭＰ８２、ＭＰ８３に対応する。
【０１４２】
このようにして設計した差動増幅器を用い、図４に示されるようにインバータ回路により波形整形する電圧比較器回路の動作をシミュレーションした波形を図１１に示す。
【０１４３】
このように本発明の電圧比較器回路は、特に電源電圧が低く、かつ広い入力電圧範囲である高速の差動インターフェース回路に適する。本発明の回路を使えば、少ない素子数で、かつ低消費電力で入力電圧範囲が広くかつ高速の電圧比較器回路が実現できることになる。
【図面の簡単な説明】
【０１４４】
【図１】従来例の差動増幅器回路を示す図である。
【図２】差動増幅段を説明する回路図である。
【図３】図２における入出力特性図である。
【図４】差動増幅器を用いた電圧比較器回路を示す図である。
【図５】ＣＭＯＳインバータの具体回路例を示す図である。
【図６】本発明に係る差動増幅器の等価回路を示す図である。
【図７】本発明のカレントミラー回路の具体回路例を示す図である。
【図８】本発明の他のカレントミラー回路の具体例を示す図である。
【図９】本発明に係る差動増幅器のカレントミラー回路を図８に示される具体回路に展開した回路を示す図である。
【図１０】本発明に係る差動増幅器のカレントミラー回路を図７に示される具体回路に展開した回路を示す図である。
【図１１】本発明に係る回路のシミュレーションの入出力波形図である。
【符号の説明】
【０１４５】
４０  差動増幅器
４１〜４３  インバータ回路
ＤＦ１１、ＤＦ１２、ＤＦ６１、ＤＦ６２、ＤＦ９１、ＤＦ９２  差動対
ＭＰ１１、ＭＰ１２、ＭＰ５１、ＭＰ６１、ＭＰ６２、ＭＰ７１、ＭＰ７２、ＭＰ８１、ＭＰ８２、ＭＰ８３、ＭＰ９１〜ＭＰ９８  ＰチャンネルＭＯＳトランジスタ
ＭＮ１１、ＭＮ１２、ＭＮ２１、ＭＮ２２、ＭＮ５１、ＭＮ６１、ＭＮ６２、ＭＮ７１、ＭＮ７２、ＭＮ８１、ＭＮ８２、ＭＮ８３、ＭＮ９１〜ＭＮ９８  ＮチャンネルＭＯＳトランジスタ
ＣＭ１１〜ＣＭ１５、ＣＭ６１〜ＣＭ６４、ＣＭ７ａ、ＣＭ７ｂ、ＣＭ８ａ、ＣＭ８ｂ  カレントミラー回路
Ｉ１１、Ｉ１２、ＩＳＳ、Ｉ６１、Ｉ６２、Ｉ８ａ、Ｉ８ｂ、Ｉ９１〜Ｉ９６  定電流源
Ｖｉ１、Ｖｉ２、Ｖ８ａ、Ｖ８ｂ、Ｖ９１、Ｖ９２  定電圧源
【図１】
2006148364.tif 000043
【図２】
2006148364.tif 000044
【図３】
2006148364.tif 000045
【図４】
2006148364.tif 000046
【図５】
2006148364.tif 000047
【図６】
2006148364.tif 000048
【図７】
2006148364.tif 000049
【図８】
2006148364.tif 000050
【図９】
2006148364.tif 000051
【図１０】
2006148364.tif 000052
【図１１】
2006148364.tif 000053