(57)【要約】【課題】  半導体素子などに対しての配線接続の精度及び配線パターンの形成精度を向上させることができる半導体装置、半導体装置の製造方法および電子機器を提供する。【解決手段】  半導体素子１を、凹部を有してなる型１０のその凹部に載置する素子載置工程と、半導体素子１が型１０に載置された状態のままで、その半導体素子１に接続されている配線パターン５と接続対象である表示体２０の配線端子とを電気的に接合する接合工程とを有することを特徴とする。【選択図】    図２
2006066500.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を、凹部を有してなる型の該凹部に載置する素子載置工程と、
前記半導体素子が前記型に載置された状態のままで、該半導体素子に接続されている配線パターンと接続対象の配線端子とを電気的に接合する接合工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記型は、セラミックス又はシリコンの線膨張係数以下の線膨張係数を有する材料からなることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記型は、炭化珪素又はシリコンの熱伝導率以上の熱伝導率を有する材料からなることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記半導体素子の能動面を含む範囲に絶縁膜を配置する絶縁膜形成工程と、
前記絶縁膜上に前記配線パターンを配置する配線パターン形成工程とを有し、
前記絶縁膜形成工程及び配線パターン形成工程を、前記接合工程の前に行うことを特徴とする請求項１から３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記絶縁膜は、有機膜からなり、
前記絶縁膜形成工程及び配線パターン形成工程では、前記有機膜及び配線パターンの一部を、前記半導体素子の外周からはみ出すように配置することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記絶縁膜形成工程は、前記半導体素子を前記型の凹部に載置した状態で行うとともに、該半導体素子の露出面の少なくとも一部及び該型の上面の少なくとも一部に、前記有機膜を配置する工程を有することを特徴とする請求項４又は５に記載の半導体装置の製造方法。
【請求項７】
前記絶縁膜形成工程の前に、前記半導体素子に電極を形成し、
前記絶縁膜形成工程では、前記電極が露出するように前記有機膜を配置し、
前記配線パターン形成工程は、前記電極上及び絶縁膜上に、前記配線パターンをなす金属膜を被覆する金属膜被覆工程を有することを特徴とする請求項４から６のいずれか一項に記載の半導体装置の製造方法。
【請求項８】
前記配線パターン形成工程は、前記金属膜の一部をエッチングして配線パターンを形成するエッチング工程を有することを特徴とする請求項４から７のいずれか一項に記載の半導体装置の製造方法。
【請求項９】
前記接合工程の後に、前記半導体素子を前記型から剥離する離型工程を有することを特徴とする請求項１から８のいずれか一項に記載の半導体装置の製造方法。
【請求項１０】
前記接合工程は、異方性導電膜、導電接着剤、金属圧着、共晶金属接続のいずれかを用いて前記接合をするとともに、該接合の部位について加熱及び加圧処理を行うことを特徴とする請求項１から９のいずれか一項に記載の半導体装置の製造方法。
【請求項１１】
前記型における凹部の平面形状は、前記半導体素子の平面形状よりも若干大きく、該半導体素子が該凹部に載置されたときに、該凹部の側面と該半導体素子の側面との間に隙間が生じ、
前記絶縁膜形成工程では、前記隙間についても前記絶縁膜を配置することを特徴とする請求項４から１０のいずれか一項に記載の半導体装置の製造方法。
【請求項１２】
請求項１から１１のいずれか一項に記載の半導体装置の製造方法を用いて製造されたことを特徴とする半導体装置。
【請求項１３】
半導体素子と、
前記半導体素子の能動面を含む範囲上に配置された絶縁性を有する有機膜と、
前記有機膜上に配置された配線パターンと、
前記配線パターンに電気的に接合された配線端子を有する接続対象とを有し、
前記有機膜及び配線パターンの一部は、前記半導体素子の外周からはみ出しており、
前記有機膜の一部は、前記半導体素子の側面にも配置されていることを特徴とする半導体装置。
【請求項１４】
請求項１２又は１３に記載の半導体装置を有してなることを特徴とする電子機器。
【請求項１５】
前記接続対象は、表示体、静電アクチュエータ、圧電アクチュエータのいずれかであることを特徴とする請求項１４に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、半導体装置の製造方法および電子機器に関するものである。
【背景技術】
【０００２】
近年、電子機器の小型軽量化が加速的に進められている。これに伴い、電子機器に用いる部品の小型化、低コスト化の要求が強くなっている。これら小型化の要求に応えるものとして、マイクロマシニングといわれる微細加工技術が開発され、小型でありながら高度な機能を有するマイクロマシンが製造されるようになっている。このマイクロマシンの例としては、例えば、圧電素子を内蔵し、この内蔵した圧電素子を振動させることによってインクの吹出を行うプリンタヘッドがある。
【０００３】
従来、これら小型部品と外部基板との接続には、例えば材質がポリイミドからなるフレキシブル基板によって形成されたコネクタを介在させる方法が行われていた。そしてこのコネクタの一端側には小型部品の端部に形成された端子電極と重ね合わせが可能な端子電極が形成され、他端側には、外部基板と接続が可能な幅広で且つ広い間隔の端子電極が形成されている。そして両端子電極間を結ぶように配線が設けられ、当該配線の引き回し途中で幅や間隔の変更を行うようにしている。
【０００４】
また、コネクタの中には接続対象物となる小型部品の駆動をなすため例えばドライバーＩＣのような半導体装置が搭載されたものもある。この場合、半導体装置は、コネクタのほぼ中央部に設けられたデバイスホールに収納され、コネクタの両端子電極を形成する配線の他方端部側を穴部より突出させ、これをインナリードとし、当該インナリードと半導体装置に設けられた端子とを接続させることで、両端子電極と半導体装置との導通を図るようにしている。
【０００５】
以上のように構成されたコネクタと接続対象物との接続は、接続対象物の端子電極とコネクタの端子電極に導電性粒子を含んだ接着剤を塗布し、これらをボンディングステージ上で重ね合わせ、ボンディングツールによって加熱押圧することによって行っている。
【０００６】
また、従来においては、各端子電極間のピッチが微小になった場合であっても、端子電極間の短絡を防止しようとするコネクタが考え出されている。このコネクタは、複数の第１端子電極と複数の第２端子電極が基板上に形成されてなり、第端子電極と第２端子電極間のピッチを変換する機能を有するものである。さらにこのコネクタは、各第１端子電極間に溝部を有するとともに、少なくとも基板の縁部に絶縁膜を有する（例えば、特許文献１参照）。
【特許文献１】特開２００２−１１０２６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記特許文献１を含む従来のコネクタでは、コネクタと接続対象物との接続においてボンディングツールなどによる加熱及び加圧処理を要している。この加熱及び加圧処理により、コネクタをなすフレキシブル基板が変形・膨張し、端子電極間のピッチ寸法などが変化してしまう。これにより、従来のコネクタでは、端子電極間の短絡が生じるおそれがあり、コネクタの微細化及び高信頼性化が阻害されているという問題点がある。
【０００８】
また、フレキシブル基板を用いた従来のコネクタでは、端子ピッチが細密になるにつれて、そのフレキシブル基板製造における位置ずれ、接続時の歪みが無視できなくなる。すなわち、ＴＡＢ（Tape Automated Bonding）工法又はＣＯＦ（Chip on Film）工法などによるフレキシブル基板を用いた従来のコネクタでは、配線接続の微細化及び高信頼化に対応することが困難であるという問題点がある。
【０００９】
本発明は、上記事情に鑑みてなされたものであり、半導体素子などに対しての配線接続の精度を向上させることができる半導体装置、半導体装置の製造方法および電子機器を提供することを目的とする。
また、本発明は、半導体素子などに対しての配線接続の精度及び配線パターンの形成精度を向上させることができ、さらにその配線パターンが容易に曲げられる部材からなる半導体装置、半導体装置の製造方法および電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の半導体装置の製造方法は、半導体素子を、凹部を有してなる型の該凹部に載置する素子載置工程と、前記半導体素子が前記型に載置された状態のままで、該半導体素子に接続されている配線パターンと接続対象の配線端子とを電気的に接合する接合工程とを有することを特徴とする。
本発明によれば、例えば、配線パターンと配線端子とを加熱及び加圧処理を用いて接合しても、その接合時の熱を型で分散放熱することができる。また、型の上で接合工程を行うので、接合箇所を型によって固定し易くなる。これらにより、本発明によれば、接合時における配線接続箇所及びその周辺部位について、熱膨張及び変形することを低減することができる。そこで、本発明は、配線パターン及び配線端子のピッチ寸法などが変化することを低減でき、半導体素子などに対しての配線接続の高精度化及び高信頼性化を実現することができる。
【００１１】
また、本発明の半導体装置の製造方法は、前記型がセラミックス又はシリコンの線膨張係数以下の線膨張係数を有する材料からなることが好ましい。
本発明によれば、接合工程において接続箇所の固定台となりうる型自体が接続時の熱によって変形することを低減できる。そこで、本発明は、接合時において配線接続箇所及びその周辺部位が変形することを低減でき、より高精度な配線接続をすることができる。
【００１２】
また、本発明の半導体装置の製造方法は、前記型が炭化珪素又はシリコンの熱伝導率以上の熱伝導率を有する材料からなることが好ましい。
本発明によれば、接合工程において生じる熱を、型によって効果的に放熱することができる。そこで、本発明は、接合時において配線接続箇所及びその周辺部位が変形することを低減でき、より高精度な配線接続をすることができる。
【００１３】
また、本発明の半導体装置の製造方法は、前記半導体素子の能動面を含む範囲に絶縁膜を配置する絶縁膜形成工程と、前記絶縁膜上に前記配線パターンを配置する配線パターン形成工程とを有し、前記絶縁膜形成工程及び配線パターン形成工程を、前記接合工程の前に行うことが好ましい。
本発明によれば、半導体素子上に直接配線パターンを形成するので、その配線パターンと半導体素子の電極などとの接続精度を向上させることができる。また、本発明においては、絶縁膜（有機膜など）の厚みをＴＡＢ工法又はＣＯＦ工法で用いられるフレキシブル基板の厚みと比較して、薄くすることも厚くすることもできる。さらに、絶縁膜を薄くしても、型による放熱及び位置固定などで、接続箇所が変形することを回避できる。そこで、本発明によれば、ＴＡＢ工法又はＣＯＦ工法を用いてフレキシブル基板上の配線パターンと半導体素子の電極とを接続する手法よりも、配線接続時の位置ずれ及び歪みなどを低減でき、より微細な配線接続を高い信頼性を持って実現することができる。
さらに、本発明は、例えば半導体素子を形成した後に、その半導体素子の能動面を含む範囲に有機膜を形成する。これにより、半導体素子の能動面上のみならず、その能動面から外周よりも外側の領域に至るまで延伸させて前記有機膜を形成することができる。そして、有機膜上には配線パターンを形成することができる。したがって、本発明によれば、配線パターン形成領域を半導体素子の能動面上からその外側まで広げることができ、配線パターンの線幅を大きくすることができる。そこで、本発明は、配線パターンを介して、半導体素子と接続対象とを簡便にかつ精密に接続することができる。また、半導体素子の外周よりも外側に配置された有機膜とその有機膜上に形成した配線パターンとは、可撓性に富む構造となる。これにより、本発明は、半導体素子と接続対象とを電気的に接続する接続部材を簡便に形成できるとともに、その接続部材が容易に曲げられる半導体装置を簡便に製造することができる。
【００１４】
また、本発明の半導体装置の製造方法は、前記絶縁膜が有機膜からなり、前記絶縁膜形成工程及び配線パターン形成工程では、前記有機膜及び配線パターンの一部を前記半導体素子の外周からはみ出すように配置することが好ましい。
本発明によれば、半導体素子の外周からはみ出した有機膜及び配線パターンにより、半導体素子と接続対象とを電気的に接続することができる。さらに、半導体素子の外周からはみ出した有機膜及び配線パターンは、可撓性に富む配線構造となる。そこで、本発明は、半導体素子と接続対象とを電気的に接続する接続構造を有するとともに、その接続構造が容易に曲げられる半導体装置を簡便に製造することができる。したがって、本発明は、接続対象に対する半導体素子の配置について、設計自由度を向上させることができ、半導体素子を用いた装置についてのコンパクト化及びデザインの向上化を促進させることができる。
【００１５】
また、本発明の半導体装置の製造方法は、前記絶縁膜形成工程が、前記半導体素子を前記型の凹部に載置した状態で行うとともに、該半導体素子の露出面の少なくとも一部及び該型の上面の少なくとも一部に、前記有機膜を配置する工程を有することが好ましい。
本発明によれば、例えば、半導体素子の上面と型の上面とが同レベルとなるように、型の凹部に半導体素子を載置する。そして、例えば、半導体素子及び型の上面に有機材料を塗布し、次いでその有機材料を硬化させることで、前記有機膜を形成することができる。すなわち、半導体素子上からその半導体素子上よりも外側まで延びた有機膜を簡便に且つ精密に形成することができる。
ここで、型における凹部の深さと半導体素子の厚みとが一致しているのが好ましい。このようにすると、半導体素子の露出面と型の上面とのレベルが一致し、前記有機膜及び配線パターンに段差が生じることを回避でき、断線等が生じにくいより高性能な配線構造を形成することができる。
また、型における凹部の平面形状（縦横の大きさ）は、半導体素子の平面形状よりも若干、大きいことが好ましい。このようにすると、半導体素子を型の凹部に簡便に載置できるとともに、その凹部から半導体素子を簡便に取り出すことができる。
【００１６】
また、本発明の半導体装置の製造方法は、前記絶縁膜形成工程の前に、前記半導体素子に電極を形成し、前記絶縁膜形成工程では、前記電極が露出するように前記有機膜を配置し、前記配線パターン形成工程は、前記電極上及び絶縁膜上に、前記配線パターンをなす金属膜を被覆する金属膜被覆工程を有することが好ましい。
本発明によれば、半導体素子の電極と配線パターンとを電気的に接続して、その他の部分がショートすることを有機膜で防ぐ構造の半導体装置を簡便にかつ高精度に形成することができる。また、本発明は、金属膜からなる低抵抗な配線パターンを簡便に形成することができる。
【００１７】
また、本発明の半導体装置の製造方法は、前記配線パターン形成工程が、前記金属膜の一部をエッチングして配線パターンを形成するエッチング工程を有することが好ましい。
本発明によれば、前記配線パターンについて、従来からあるフォト・エッチング装置などを用いて簡便に且つ高精度に形成できる。
【００１８】
また、本発明の半導体装置の製造方法は、前記接合工程の後に、前記半導体素子を前記型から剥離する離型工程を有することが好ましい。
本発明によれば、型を用いて高精度に配線パターンを配線端子に接合した後に、その型を取り外す。そこで、本発明は、配線接続の高精度化及び高信頼性化を実現しながら、配線接続構造の薄型化、フレキシブル化及びコンパクト化をも実現することができる。
【００１９】
また、本発明の半導体装置の製造方法は、前記接合工程において、異方性導電膜、導電接着剤、金属圧着、共晶金属接続のいずれかを用いて前記接合をするとともに、該接合の部位について加熱及び加圧処理を行うことが好ましい。
本発明によれば、配線パターンについての電気的な接続を、加熱及び加圧処理を用いた各種手法により、信頼性高くかつ精密に実行することができる。また、本発明は、配線接続構造をなす配線パターン及び有機膜を非常に薄くしても、かかる電気的な接続を信頼性高くかつ精密に実行することができる。
【００２０】
また、本発明の半導体装置の製造方法は、前記型における凹部の平面形状が前記半導体素子の平面形状よりも若干大きく、該半導体素子が該凹部に載置されたときに、該凹部の側面と該半導体素子の側面との間に隙間が生じ、前記絶縁膜形成工程では、前記隙間についても前記絶縁膜を配置することが好ましい。
本発明によれば、半導体素子の側面をも絶縁膜（有機膜）で覆うことができ、より信頼性の高い半導体装置を製造することができる。
【００２１】
上記目的を達成するために、本発明の半導体装置は、前記半導体装置の製造方法を用いて製造されたことを特徴とする。
本発明によれば、配線接合時の熱を型で放熱できるので、高精度な配線接続構造を有した半導体装置を提供することができる。また、本発明は、半導体素子上に直接配線パターンを配置しているので、その配線パターンと半導体素子の電極などとの接続精度を向上させることもできる。また、本発明においては、有機膜の厚みをＴＡＢ工法又はＣＯＦ工法で用いられるフレキシブル基板の厚みと比較して、薄くすることができる。そこで、本発明によれば、ＴＡＢ工法又はＣＯＦ工法を用いてフレキシブル基板上の配線パターンと半導体素子の電極とを接続する構成よりも、配線接続時の位置ずれ及び歪みなどを低減でき、より微細な配線接続を高い信頼性を持って実現することができる。
また、本発明によれば、有機膜及び配線パターンが半導体素子と接続対象とを電気的に接続する接続部材となる。そこで、本発明は、容易に曲げられる接続部材を備えた半導体装置を簡便に提供することができる。
【００２２】
上記目的を達成するために、本発明の半導体装置は、半導体素子と、前記半導体素子の能動面を含む範囲上に配置された絶縁性を有する有機膜と、前記有機膜上に配置された配線パターンと、前記配線パターンに電気的に接合された配線端子を有する接続対象（表示体など）とを有し、前記有機膜及び配線パターンの一部は、前記半導体素子の外周からはみ出しており、前記有機膜の一部は、前記半導体素子の側面にも配置されていることを特徴とする。
本発明によれば、有機膜及び配線パターンが半導体素子と接続対象とを電気的に接続する接続部材となる。そこで、本発明は、容易に曲げられる接続部材を備えた半導体装置を簡便に製造することができる。また、本発明は、配線パターンがショートすることを有機膜により回避することができる。そして、有機膜は可撓性に富むとともに、非常に薄くすることも容易である。そこで本発明は、ショートなどの発生を回避しながら微細に形成することができ、且つ、容易に曲げられる接続部材を備えた半導体装置を簡便に製造することができる。さらに、本発明は、半導体素子の側面をも有機膜で覆われているので、かかる側面でのショートなども回避でき、より信頼性の高い半導体装置を提供することができる。
【００２３】
上記目的を達成するために、本発明の電子機器は、前記半導体装置を有してなることを特徴とする。
本発明によれば、絶縁膜（有機膜）上に形成された配線パターンからなる接続部材であって、半導体素子と接続対象とを精密に電気的に接続できるとともに、折り曲げ可能な接続部材を有する電子機器を、簡便に提供することができる。そこで、本発明によれば、半導体素子などの配置自由度が大きくなり、よりコンパクトな電子機器又はデザインの自由度が大きい電子機器を簡便に且つ低コストで提供することができる。
【００２４】
また、本発明の電子機器は、前記接続対象が表示体、静電アクチュエータ、圧電アクチュエータのいずれかであることが好ましい。
本発明によれば、半導体素子などと表示部、静電アクチュエータ又は圧電アクチュエータなどとの位置関係及び向きなどの設計自由度が大きくなる。そこで、本発明は、表示部又は各種アクチュエータを有してなる電子機器であって、信頼性が高くコンパクトでデザイン的に優れた電子機器を簡便に且つ低コストで提供することができる。したがって、本発明は、例えば、コンパクトでデザイン的に優れ、かつ不具合が生じ難くて信頼性の高いインクジェットプリンタを、簡便に且つ低コストで提供することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施形態に係る半導体装置及びその製造方法について、図面を参照して説明する。
【００２６】
（半導体装置の製造方法）
図１から図３は、本発明の実施形態に係る半導体装置の製造方法の一例を示す模式断面図である。また、図３は、本発明の実施形態に係る半導体装置を示している。
【００２７】
先ず、半導体素子１を製造する。半導体素子１は、半導体チップであり、シリコン半導体及び化合物半導体のどちらからなるものでもよい。本実施形態では、半導体素子１が表示体の駆動用集積回路をなすものとする。半導体素子１の製造方法としては、各種の製法を用いることができる。例えば、半導体ウエハ上に、トランジスタ、コンデンサ、抵抗、配線などを形成して複数組の集積回路を形成する。その後、その半導体ウエハを碁盤の目のように設定したダイシングラインに沿って切断することで、長方形の半導体チップをなす半導体素子１を形成する。
【００２８】
この半導体素子１の形成工程では、半導体素子１の能動面に電極２も形成する。電極２は、半導体素子１に形成されている表示体の駆動用集積回路の入出力端子をなすものである。また半導体素子１の形成工程において、電極２上に金属膜３を形成してもよい。この金属膜３を形成することで、後工程で形成される配線パターン５と電極２との密着強度を高めることができ、その密着強度の経年劣化も抑えることができる。半導体素子１に形成する複数の電極２の配置は、例えば４０μｍピッチとする。
【００２９】
また、上記半導体素子１の製造とは別に、凹部を有してなる型１０を製造する。型１０は、セラミックス又はシリコンなどの線膨張係数の小さい材料からなることが好ましい。また、型１０は、炭化珪素又はシリコンなどの熱伝導率の大きい材料からなることが好ましい。したがって、型１０は、シリコン、セラミックス、炭化珪素などからなるものとする。
【００３０】
そして、型１０の凹部に半導体素子１を載置する。このとき半導体素子１の能動面が露出されるようにその能動面を上向き（図面上方向き）にして載置する（素子載置工程、図１（ａ）。
【００３１】
型１０の凹部の深さは、予め、半導体素子１の厚みとほぼ同一としておく。これにより型１０の凹部に半導体素子１を載置したとき、半導体素子１の能動面の高さと型１０の表面の高さがほぼ等しくなる。また、型１０の凹部の平面形状（縦横の大きさ）は、半導体素子の外形よりも０．０１ｍｍから０．２ｍｍ位だけ大きいことが好ましい。このようにすると、型１０の凹部に半導体素子１を載置し易くなるとともに、後工程により、半導体素子１の側面に有機膜（絶縁膜）が形成でき、図３に示す樹脂補強部４Ａを形成することができる。
【００３２】
さらに、型１０の表面（露出面全体）は、フッ素樹脂加工が施されていることが好ましい。このフッ素樹脂加工により、型１０に対して半導体素子１など（有機膜４及び配線パターン５を含む）を着脱し易くなる。なお、半導体素子１の載置容易性の観点より型１０の凹部の断面はテーパ形状としてもよい。
【００３３】
次いで、型１０に載置された半導体素子１の電極２上に、金属膜３を形成する（図１（ｂ））。
この金属膜３の形成は、上記のように半導体ウエハにおける半導体素子１の製造工程で行ってもよい。
【００３４】
次いで、型１０に載置された半導体素子１の能動面を含む型１０の表面全体に、ポリイミドの被覆をすることで、絶縁性を有する有機膜４を形成する（絶縁膜形成工程、図１（ｃ））。
ここで、ポリイミドの代わりに、ポリエステル、ウレタン、液晶ポリマのいずれかを用いてもよい。また、有機膜４の代わりに、絶縁性及び可撓性を有する絶縁膜を、半導体素子１の能動面を含む型１０の表面全体に形成してもよい。上記有機膜４の形成では、例えばスピンナ又はコータなどの塗布装置を用いてもよい。そして、有機膜４の厚みは、例えば５μｍから３０μｍとすることができが、望ましくは２０μｍ以下とする。有機膜４の厚みの一例としては、１２μｍとする。
【００３５】
そして、上記のように有機膜４を形成することで、その有機膜４の一部が半導体素子１の外周からはみ出すような構造を形成することができる。また、このような有機膜４の形成によれば、型１０の凹部の側面と半導体素子１の側面との隙間にもポリイミドなどが侵入して、半導体素子１の側面をも覆うように有機膜４を形成することができる。すなわち図３に示す樹脂補強部４Ａを形成することができる。これにより、半導体素子１の側面での短絡などを樹脂補強部４Ａで回避することができ、より信頼性の高い半導体装置を製造することができる。
【００３６】
次いで、有機膜４における電極２の上方に位置する部分をエッチングにより除去して、その有機膜４に電極２（金属膜３）まで貫通する穴部４’を形成する（図１（ｄ））。
この穴部４’の形成は、レーザを用いた穿孔加工で行ってもよい。また、穴部４’を形成した後に、電極２（又は金属膜３）の露出面上及び有機膜４上の不純物を除去する不純物除去工程を行ってもよい。これにより、電極２（又は金属膜３）及び有機膜４の密着力を増加させることができ、後工程で形成される配線パターン５が電極２又は有機膜４から剥離することなども回避することができる。
【００３７】
次いで、有機膜４の表面及び電極２（金属膜３）の露出面の全体に、金属膜５ａを被覆する（金属膜被覆工程、図１（ｅ））。
この金属膜５ａの配置は、スパッタなどを用いて行うことができる。金属膜５ａは、クロム又はニッケルなどの金属からなる膜である。また、金属膜被覆工程では、金属膜５ａの上にメッキなどで金属層を積層する金属積層工程を行うことが好ましい。金属膜５ａと金属層とを合わせた厚みは例えば９μｍとする。
【００３８】
次いで、フォト・エッチング処理により金属膜５ａ（及び金属層）をエッチングして、配線パターン５を形成する（エッチング工程、図１（ｆ））。
すなわち、上記金属膜５ａのエッチングにより、有機膜４上に配線パターン５が形成される。その有機膜４上に形成された配線パターン５は、半導体素子１の能動面からその半導体素子１の外周の外側まで延伸された配線構造となり、可撓性に富む配線構造となる。また、配線パターン５の露出部分に金メッキを施すことで、配線パターン５の酸化を防止する構成としてもよい。図１（ｆ）に示すように有機膜４上に配線パターン５を形成する工程までが、本発明に係る配線パターン形成工程に該当する。
【００３９】
次いで、半導体素子１が型１０に載置された図１（ｆ）の状態のままで、その半導体素子１に接続されている配線パターン５と接続対象の配線端子とを電気的に接合する（接合工程、図２）。
本実施形態では、接続対象として、表示体２０と外部基板３０とを一例として挙げている。表示体２０は、例えば液晶パネル、プラズマ・ディスプレイ・パネル又は有機ＥＬ（エレクトロルミネッセンス）パネルなどをなすものである。半導体素子１は、表示体２０を駆動する駆動用集積回路をなす。外部基板３０は、表示体２０に表示させる画像を規定する映像信号などを出力するものである。外部基板３０には配線３１が設けられており、その配線３１上にはバンプをなす球状半田６が設けられている。
【００４０】
そして、配線パターン５と表示体２０との電気的接合は、次のように行う。表示体２０の入出力端子のピッチは例えば３５μｍとする。ここで、半導体素子１に接続されている配線パターン５における表示体２０の入出力端子に接続される部分の配線ピッチは、表示体２０の入出力端子のピッチに整合されている。そして、配線パターン５と表示体２０の入出力端子との接続手段７としては、異方性導電膜を用いることができる。具体的には、半導体素子１が型１０に載置された図１（ｆ）の状態のままで、その半導体素子１に接続されている配線パターン５と表示体２０の入出力端子とを対向させ、その配線パターン５と入出力端子との間に異方性導電膜を挟持させる。そして、表示体２０における入出力端子の形成面の逆側面（又は型１０の底面（図面の上方）より、異方性導電膜の温度が約１６０℃から２３０℃となるように加熱及び加圧する。
【００４１】
これで異方性導電膜中の導電粒子により、表示体２０の入出力端子と配線パターン５との電気的接続がなされる。ここで、上記接合時の熱は型１０によって良好に放熱されることとなり、配線パターン５及び有機膜４の寸法変化及び変形が回避される。また、配線パターン５と表示体２０の入出力端子との接続手段７としては、導電接着剤、金属圧着、共晶金属接続などを用いることもできる。
【００４２】
外部基板３０の配線３１と半導体素子１の配線パターン５との接合も、半導体素子１が型１０に載置された図１（ｆ）の状態のままで、配線パターン５と配線３１上の球状半田６とを接触され、その球状半田を加熱することで行う。これにより、配線パターン５が球状半田６を介して配線３１に電気的に接合する。この接合時の熱も、型１０によって良好に放熱され、配線パターン５及び有機膜４の寸法変化及び変形が回避される。
【００４３】
これらの接合工程により、外部基板３０から出力された映像信号などが半導体素子１に伝わり、半導体素子１内で映像信号に基づいて生成された駆動信号が表示体２０に伝わることとなる。そして、表示体２０は映像信号に応じた画像を表示できることとなる。
【００４４】
次いで、有機膜４及び配線パターン５とともに半導体素子１を、型１０から取り出す（離型工程、図３）。
この離型工程により、図３に示す本実施形態の半導体装置１００が完成する。離型工程は、圧縮空気を所望箇所（半導体素子１の側面と型１０の凹部の側面との隙間など）に吹き付けるエアーナイフを用いて行うことができる。また、型１０の凹部の底面に貫通孔を設けておき、その貫通孔に棒状部材を差し込んで半導体素子１を突き上げることで、離型工程を実行してもよい。また、電磁石などを用いて、半導体素子１、有機膜４又は配線パターン５に電磁力を作用させることで、離型工程を実行してもよい。
【００４５】
これらにより、本実施形態によれば、配線パターン５と表示体２０の入出力端子などとを加熱及び加圧処理を用いて接合しても、その接合時の熱を型１０で放熱することができる。また、型１０の上に接合箇所を置いて接合工程を行うので、接合箇所を型１０によって固定し易くなる。したがって、本実施形態によれば、接合時における配線接続箇所及びその周辺部位について、熱膨張及び変形することを低減することができる。そこで本実施形態は、配線パターン５及び入出力端子のピッチ寸法などが変化することを低減でき、半導体素子１などに対しての配線接続の高精度化及び高信頼性化を実現することができる。
【００４６】
本実施形態によれば、半導体素子１上に直接配線パターン５を形成するので、その配線パターン５と半導体素子１の電極２などとの接続精度を向上させることができる。また、本実施形態においては、有機膜４の厚みをＴＡＢ工法又はＣＯＦ工法で用いられるフレキシブル基板の厚みと比較して、薄くすることができる。そして、有機膜４を薄くしても、型１０による放熱及び位置固定などで、接続箇所が変形することを回避できる。そこで、本実施形態によれば、ＴＡＢ工法又はＣＯＦ工法を用いてフレキシブル基板上の配線パターンと半導体素子の電極とを接続する手法よりも、配線接続時の位置ずれ及び歪みなどを低減でき、より微細な配線接続を高い信頼性を持って実現することができる。
【００４７】
さらに、本実施形態によれば、半導体素子１の能動面上のみならず、その半導体素子１の外周よりも外側の領域に至るまで延伸させて有機膜４を形成することができる。そして有機膜４上には配線パターン５を形成することができる。したがって、本実施形態は、配線パターン５の形成領域を半導体素子１の能動面上からその外側まで広げることができ、配線パターン５の線幅を大きくすることができる。そこで、本実施形態によれば、配線パターン５を介して、半導体素子１と表示体２０などの接続対象とを簡便にかつ精密に接続することができる。
【００４８】
また、半導体素子１の外周よりも外側に配置された有機膜４とその有機膜４上に形成した配線パターン５とは、可撓性に富む構造となる。これにより、本実施形態は、半導体素子１と接続対象とを電気的に接続する接続部材を簡便に形成できるとともに、その接続部材が容易に曲げられる半導体装置１００を簡便に製造することができる。したがって、本実施形態の半導体装置１００は、表示体２０に対する半導体素子１の配置を自由に設定・変更でき、コンパクトでデザイン的に優れた表示体装置となることができる。
【００４９】
（電子機器）
＜インクジェットプリンタ＞
図４は本発明の実施形態に係る電子機器を示す説明図であり、図４（ａ）は断面図、図４（ｂ）は平面図である。本実施形態の電子機器４００は、静電アクチュエータ５９とインクジェットヘッド本体部６０とを有してなるものであり、インクジェットプリンタの構成要素をなすものである。電子機器４００は、図１から図３に示す本実施形態の製造方法を用いて製造されたものである。ただし、電子機器４００では、半導体素子１の接続対象を、表示体２０及び外部基板３０の代わりに、インクジェットヘッド本体部６０としている。したがって、電子機器４００は、半導体素子１が型１０に載置された状態のままで、その半導体素子１の配線パターン５とインクジェットヘッド本体部６０の端子電極８６とを電気的に接合する接合工程を施して、製造されたものである。また、本実施形態の半導体素子１は、静電アクチュエータ５９を駆動する駆動用集積回路をなすものとする。次に、電子機器４００の構成について、具体的に説明する。
【００５０】
静電アクチュエータ５９はインクジェットプリンタにおけるインクジェットヘッドに用いられるものであり、マイクロマシニング技術による微細加工により形成された微小構造のアクチュエータである。そして、本実施形態のインクジェットヘッドは、フェイスイジェクトタイプのインクジェットヘッド本体部６０と、これを駆動する半導体素子１と外部配線を行うための有機膜４及び配線パターン５とを有してなる半導体装置を個別に製作して、これらを接続したものである。
【００５１】
インクジェットヘッド本体部６０は、図４に示すように、シリコン基板７０を挟み、上側に同じくシリコン製のノズルプレート７２を有するとともに、下側にはホウ珪酸ガラス製のガラス基板７４がそれぞれ積層された３層構造になっている。ここで中央のシリコン基板７０には、独立した複数のインク室７６と、この複数のインク室７６を結ぶ１つの共通インク室７８と、この共通インク室７８と各インク室７６に連通するインク供給路８０として機能する溝が設けられている。そして、これらの溝がノズルプレート７２によって塞がれることによって、各部分が区画形成されてインク室７６あるいは供給路８０になっている。
【００５２】
また、シリコン基板７０の裏側には、各インク室７６に対応して独立した複数の凹部が設けられ、この凹部がガラス基板７４によって塞がれることによって、所定の高さを有する振動室７１が形成されている。そして、シリコン基板７０における各インク室７６と振動室７１の隔壁は、弾性変形可能な振動子となる振動板６６になっている。ノズルプレート７２には、各インク室７６の先端部に対応する位置にノズル６２が形成され各インク室７６に連通している。なお、シリコン基板７０に設ける溝、ノズルプレート７２に設けるノズル６２は、マイクロマシニング技術による微細加工技術を用いて形成する。
【００５３】
振動板６６およびガラス基板７４上には、それぞれ対向する対向電極９０が設置されている。なお、シリコン基板７０と対向電極９０とで形成される微細な隙間は、封止部８４によって封止されている。また、それぞれのガラス基板７４上の対向電極９０は、図中左側の端部側に引き出され、端子電極８６を形成している。
【００５４】
そして、端子電極８６に、図１から図３に示す方法により別途制作した半導体素子１、有機膜４及び配線パターン５が接続され、駆動用集積回路およびフレキシブルな外部配線部を有するインクジェットヘッドになる。この接続では、半導体素子１を型１０に載置された状態として、その半導体素子１の配線パターン５とインクジェットヘッド本体部６０の端子電極８６とを対向させ、その対向部分に異方性導電膜などを配置して加熱・加圧処理を施すことで行う。
【００５５】
これにより半導体素子１に接続されている配線パターン５が端子電極８６に接続され、駆動用集積回路およびフレキシブルな外部配線部を有するインクジェットヘッドになる。なお、上記のように構成される各インクジェットヘッド本体部６０は、ウエハ状態で複数個製造され、それをダイシングラインに沿って切断するようにして製造される。
【００５６】
本実施形態の半導体素子１の形状は、例えば長辺が２５ｍｍから４０ｍｍ、短辺が０．５ｍｍから２ｍｍ位の細長い長方形状とする。そして、有機膜４は、長辺が３０ｍｍから６０ｍｍ、短辺が１０ｍｍから３０ｍｍの長方形状としている。
【００５７】
このように、有機膜４の平面形状が半導体素子１の平面形状と比較して大きくなっており、その有機膜４の一方面に半導体素子１が配置されており、その有機膜４の他方面に配線パターン５が配置されている。そして、半導体素子１は、有機膜４の平面形状の中央ではなく端子電極８６側に寄った位置に配置されている。また、配線パターン５における端子電極８６に接続されるもののピッチはその端子電極８６のピッチに一致している。配線パターン５における端子電極８６に接続されるもの以外については、インクジェットプリンタの制御回路側に接続され、これらの配線パターン５は図４（ｂ）に示すように線幅およびピッチが接続対象に近づくについて徐々に大きくなるように形成されている。これにより、配線パターン５とインクジェットプリンタの制御回路側との配線接続が容易になるとともに信頼性を高めることができる。
【００５８】
上記のように構成されたインクジェットヘッド本体部６０の動作を説明する。共通インク室７８には図示しないインクタンクから、インクがインク供給口８２を通り供給される。そして、共通インク室７８に供給されたインクは、インク供給路８０を通り、各インク室７６に供給される。この状態において、対向電極に電圧を印加すると、それらの間に発生する静電気力によって振動板６６はガラス基板７４側に静電吸引され振動する。この振動板６６の振動によって、発生するインク室７６の内圧変動により、ノズル６２からインク液滴６１が吐出される。
【００５９】
これらにより、本実施形態によれば、フレキシブルな配線接続部をなす有機膜４及び配線パターン５を介して、インクジェットヘッド本体部６０をインクジェットプリンタの制御回路側に接続している。そして、本実施形態によれば、配線パターン５と端子電極８６とを接合するときの熱を、型１０により放熱することができる。また、型１０の上でこの接合を行うので、接合箇所を良好に固定することができる。そこで、本実施形態によれば、接合時において、配線パターン５と端子電極８６とを接合箇所が熱膨張及び変形することを低減できる。そこで、本実施形態は、配線パターン５及び端子電極８６のピッチ寸法及び位置が変化することを低減でき、配線パターン５及び端子電極８６のピッチ間隔の低減化及び配線接続の高信頼性化を促進することができる。
【００６０】
また、本実施形態によれば、インクジェットプリンタの制御回路側に対するインクジェットヘッド本体部６０の位置関係及び向きなどの設計自由度が大きくなる。さらに、有機膜４の厚みをＴＡＢ工法又はＣＯＦ工法で用いられるフレキシブル基板の厚みよりも薄くすることができ、ＴＡＢ工法又はＣＯＦ工法よりも配線パターン５の精度を簡便に向上させることができる。したがって、本実施形態によれば、静電アクチュエータ５９を有して、コンパクトでデザイン的に優れたインクジェットプリンタを簡便に且つ低コストで提供することができる。
【００６１】
また、本実施形態のインクジェットプリンタにおいては、静電アクチュエータ５９の代わりに圧電アクチュエータを用いることもでき、この場合も上記と同様の効果を発揮することができる。
【００６２】
＜他の電子機器＞
次に上記実施形態の表示体装置をなす半導体装置１００を構成要素とする他の電子機器について説明する。
図５（ａ）は、携帯電話の一例を示した斜視図である。図５（ａ）において、符号５００は携帯電話本体を示し、符号５０１は上記実施形態の半導体装置１００を有してなる表示部を示している。図５（ｂ）は、腕時計型電子機器の一例を示した斜視図である。図５（ｂ）において、符号６００は時計本体を示し、符号６０１は上記実施形態の半導体装置１００を有してなる表示部を示している。図５（ｃ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図５（ｃ）において、符号７００は情報処理装置、符号７０１はキーボードなどの入力部、符号７０２は上記実施形態の半導体装置１００を有してなる表示部、符号７０３は情報処理装置本体を示している。
【００６３】
図５に示す電子機器は、上記実施形態の半導体装置１００を有しているので、信頼性が高く、高性能であり、コンパクトでデザイン的に優れたものであり、かつ製造コストを低減できる電子機器となることができる。
【００６４】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【００６５】
例えば、上記実施形態では、図１に示すように型１０を用いて有機膜４及び配線パターン５を形成しているが、本発明はこれに限定されるものではなく、型１０を用いずに有機膜４及び配線パターン５を形成したものに、本発明を適用することもできる。すなわち、型１０を用いずに、半導体素子１に対して有機膜４及び配線パターン５を形成し、その後、半導体素子１を有機膜４及び配線パターン５と共に型１０に載置する。その後は、図２及び図３に示す製造方法で、型１０を用いて配線接合して、半導体装置１００を完成させる。型１０を用いずに、半導体素子１に対して有機膜４及び配線パターン５を形成する方法の一例について、次に説明する。
【００６６】
半導体基板に犠牲層を形成する。次いで、犠牲層の上層に半導体素子（半導体素子１に相当）を形成する。次いで、半導体素子を含む領域上に有機膜（有機膜４に相当）を形成する。次いで、有機膜上に配線パターン（配線パターン５に相当）を形成する。次いで、半導体基板における各半導体装置をなす領域の境界について、半導体基板の露出面（配線パターン形成面）から犠牲層に達する溝を、ダイシング又はエッチングなどで形成する。次いで、犠牲層をエッチングなどで除去するとともに、配線パターン及び有機膜の下層の一部であって半導体素子が形成されていない領域の層（半導体基板の一部）もエッチングなどで除去する。これにより、半導体素子が有機膜及び配線パターンとともに半導体基板から切り離され、その切り離された部分を型１０に載置すると図１（ｆ）に示す状態となる。
【００６７】
また、型を用いない製造方法としては、次の手法をとってもよい。先ず、半導体基板に犠牲層と半導体素子（半導体素子１に相当）とを形成する。また、他の基板に犠牲層と有機膜（有機膜４に相当）と配線パターン（配線パターン５に相当）とを形成する。次いで半導体素子と有機膜とが向かい合うようにして、前記半導体基板と他の基板とを貼り合わせる。次いで、半導体基板の犠牲層をエッチングなどしてその半導体基板を分離する。また、他の基板の犠牲層をエッチングなどしてその他の基板を分離する。このようにして、半導体素子１上に有機膜４及び配線パターン５を積層した構造を形成でき、その構造を型１０に載置すると図１（ｆ）に示す状態となる。
【図面の簡単な説明】
【００６８】
【図１】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３】本発明の実施形態に係る半導体装置を示す断面図である。
【図４】本発明の実施形態に係る電子機器を示す図である。
【図５】本発明の実施形態に係る電子機器の他の例を示す斜視図である。
【符号の説明】
【００６９】
１…半導体素子、２…電極、３…金属膜、４…有機膜、５…配線パターン、１０…型、２０…表示体、３０…外部基板、６０…インクジェットヘッド本体部、１００…半導体装置、４００…電子機器
【図１】
2006066500.tif 000003
【図２】
2006066500.tif 000004
【図３】
2006066500.tif 000005
【図４】
2006066500.tif 000006
【図５】
2006066500.tif 000007