(57)【要約】【課題】  光学特性や飽和電荷量等の面でセンサ性能を悪化させない固体撮像装置及びカメラを提供することを目的とする。【解決手段】  複数の画素を有する画素領域を含む固体撮像装置において、画素領域内に、少なくともフォトダイオード１０２と、フォトダイオード１０２から出力される光電荷を増幅する増幅部とを有し、かつ、増幅部が配置されているウェル領域のウェル電位を取るためのウェル電極１０１を有し、ウェル電極１０１とフォトダイオード１０２との間には、絶縁膜による素子分離領域が配置されていない。また、フォトダイオード１０２が電荷蓄積する第１半導体領域の表面に、第１半導体領域とは反対導電型の第２半導体層が配置されている。【選択図】  図１
2006073737.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を有する画素領域を含む固体撮像装置において、
前記画素領域内に、少なくとも受光部と、当該受光部から出力される光電荷を増幅する増幅部とを備え、かつ、該増幅部が配置されているウェル領域の電位を規定するための第１の半導体領域を備え、前記第１の不純物領域と前記受光部との間には、絶縁体による素子分離領域が配置されていないことを特徴とする固体撮像装置。
【請求項２】
前記受光部はフォトダイオードを含み、当該フォトダイオードは電荷蓄積する第２の半導体領域を含んで形成され、該第２の半導体領域の表面に、前記第２の半導体領域とは反対導電型の第３の半導体領域が配置されていることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記第３の半導体領域が前記第１の半導体領域上にも配置されていることを特徴とする請求項２記載の固体撮像装置。
【請求項４】
前記フォトダイオード表面の少なくとも一部に形成されたフォトダイオード保護膜を備え、前記第１の半導体領域の一部は当該フォトダイオード保護膜で被覆されることを特徴とする請求項２記載の固体撮像装置。
【請求項５】
前記フォトダイオード保護膜の一部に窒化シリコン膜が含まれることを特徴とする請求項４記載の固体撮像装置。
【請求項６】
半導体基板に、複数の画素を有する画素領域を含む固体撮像装置において、
前記画素領域内には、少なくとも受光部と、当該受光部からの光電荷を増幅する増幅部とを備え、
かつ、前記増幅部が配置されているウェル領域の電位を規定するための第１の半導体領域を有し、
かつ、前記半導体基板と配線層との間にあり、前記受光部のすくなくとも一部を覆うように配置された窒化シリコン膜を有し、
前記第１の半導体領域上には前記窒化シリコン膜が配置されていないことを特徴とする固体撮像装置。
【請求項７】
光学系と、当該光学系を通過する光量を制限する絞りと、当該絞りを通過する光を受ける、請求項１から６のいずれか１項記載の固体撮像装置と、を備えることを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びカメラに関し、特に、ＡＰＳ（Ａｃｔｉｖｅ  Ｐｉｘｅｌ  Ｓｅｎｓｏｒ）のように、画素領域内で電荷を電圧変換し、電圧信号として読み出される固体撮像装置及びカメラに関する。
【背景技術】
【０００２】
近年、デジタル一眼レフカメラがその需要をのばしており、そこで用いられるセンサは、ＡＰＳ−Ｃサイズから３５ｍｍフィルムサイズと大きなサイズとなっている。
【０００３】
また、用いられるセンサもＣＣＤやＡＰＳなど多岐にわたっている。
【０００４】
特許文献１には、光電変換素子と増幅用トランジスタとを含む画素が２次元状に複数、配列された増幅型の固体撮像装置において、第一導電型の半導体基板内に形成された第二導電型の半導体からなる共通ウェル内に、各光電変換素子となる第一導電型の半導体受光領域が設けられ、共通ウェル内に、各増幅用トランジスタのソース・ドレインとなる第一導電型の半導体領域が設けられ、共通ウェルに基準電圧を供給するためのコンタクトが、共通ウェルの画素配列エリアの内側に複数設けられている固体撮像装置が開示されている。
【０００５】
特許文献１に開示されている通り、上記のような大きな撮像面を有するＡＰＳセンサにおいては、ある基準電位をもとに電荷を電圧変換する必要があり、この基準電位が撮像面内で分布すると、それに応じて電圧変換された光信号もシェーディングを持つことになり、画像性能が大きく損なわれる問題があった。
【０００６】
この問題に対し、特許文献１においては、例えば画素内の増幅部としてソースフォロワを用いた場合、ソースフォロワが配置されているウェル電位を基準電位に固定するための電極を設けている。
【０００７】
図１０は、従来技術の断面構造を示す断面図である。図１０において、ウェル電位をとるための電極領域は２である。
【０００８】
図１１は、従来技術の平面構造を示す平面図である。図１０のウェル電極領域２は、図１１中ウェル電極領域１１０１に対応している。
【特許文献１】特開２００１−２３０４００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
一般的には、ウェル電極と受光部の間には、ＬＯＣＯＳやＳＴＩなどで代表される絶縁分離領域が配置される。図１０においては、このような素子分離領域としてＬＯＣＯＳ１２が配置されている。
【００１０】
これを配置するにあたり、作製上、特に露光工程の観点から以下の制限が与えられる。（１）最小分離幅  Ｌｍｉｎの確保  （２）最小電極面積  Ｓｍｉｎの確保
画素の縮小化を行うにあたり、上述の制限により、受光部となるフォトダイオードの受光面積が小さくなり、光学特性や飽和電荷量などの面でセンサ性能を悪化させていた。
【００１１】
そこで、本発明は、光学特性や飽和電荷量等の面でセンサ性能を悪化させない固体撮像装置及びカメラを提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記の課題を解決するための手段として、本発明は、複数の画素を有する画素領域を含む固体撮像装置において、前記画素領域内に、少なくとも受光部と、当該受光部から出力される光電荷を増幅する増幅部とを備え、かつ、該増幅部が配置されているウェル領域の電位を規定するための第１の半導体領域を備え、前記第１の不純物領域と前記受光部との間には、絶縁体による素子分離領域が配置されていないことを特徴とする。
【００１３】
また、本発明は、前記受光部はフォトダイオードを含み、当該フォトダイオードは電荷蓄積する第２の半導体領域を含んで形成され、該第２の半導体領域の表面に、前記第２の半導体領域とは反対導電型の第３の半導体領域が配置されていることを特徴とする。
【００１４】
また、本発明は、前記第３の半導体領域が前記第１の半導体領域上にも配置されていることを特徴とする。
【００１５】
また、本発明は、前記フォトダイオード表面の少なくとも一部に形成されたフォトダイオード保護膜を備え、前記第１の半導体領域の一部は当該フォトダイオード保護膜で被覆されることを特徴とする。
【００１６】
また、本発明は、前記フォトダイオード保護膜の一部に窒化シリコン膜が含まれることを特徴とする。
【００１７】
また、本発明は、半導体基板に、複数の画素を有する画素領域を含む固体撮像装置において、前記画素領域内には、少なくとも受光部と、当該受光部からの光電荷を増幅する増幅部とを備え、かつ、前記増幅部が配置されているウェル領域の電位を規定するための第１の半導体領域を有し、かつ、前記半導体基板と配線層との間にあり、前記受光部のすくなくとも一部を覆うように配置された窒化シリコン膜を有し、前記第１の半導体領域上には前記窒化シリコン膜が配置されていないことを特徴とする。
【００１８】
また、本発明は、光学系と、当該光学系を通過する光量を制限する絞りと、当該絞りを通過する光を受ける、上述の固体撮像装置と、を備えることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、シェーディングを抑制することにより高い性能を維持しつつ、画素を縮小することが可能になり多画素固体撮像装置を提供することができる。また、暗電流ムラの少ない固体撮像装置を提供することができる。
【発明を実施するための最良の形態】
【００２０】
以下、添付図面を参照して本発明を実施するための最良の実施の形態を説明する。
【００２１】
［第１の実施の形態］
図１は、本発明の第１の実施の形態の平面図であり、図２は、本発明の第１の実施の形態の断面図である。
【００２２】
本実施の形態は、Ｐ型半導体層内（ウェル）にＮ型不純物領域２０２を形成し、これらにより形成されたフォトダイオードを有するセンサである。
【００２３】
図１及び図２において、１０１はウェル電極領域（Ｐ型不純物領域）、１０２はフォトダイオード、１０３はフォトダイオードからの電荷を転送する転送スイッチ、１０４は信号電荷を電圧に変換するための電荷変換部、１０５は電荷変換部のリセット用、信号電荷の増幅用等の用途に応じて設けられたＭＯＳトランジスタ部、２０２はフォトダイオードを形成するＮ型不純物領域である。実際には、ウェル電極領域１０１にコンタクトホールを介してウエル電極が接続される。ウェル電極領域１０１は、信号電荷を増幅するための増幅素子が形成されたウェルの電位を規定するために設けられている。
【００２４】
図２に示すように、ウェル電極領域１０１とフォトダイオード１０２の間にはＬＯＣＯＳなどの素子分離領域を配置していない。
【００２５】
それに対し、ＭＯＳトランジスタ部１０５間にはＬＯＣＯＳによる素子分離領域１０６を配置している。
【００２６】
Ｎ型不純物領域２０２は、ＬＯＣＯＳ端の欠陥に起因した暗電流を避けるため、ＬＯＣＯＳ端から離して配置している。
【００２７】
本実施の形態によれば、ウェル電極領域１０１とフォトダイオード１０２の受光部間にＬＯＣＯＳによる素子分離領域を配置しないため、暗電流抑制用のオフセット領域を設ける必要がなくなり、その代わりに、Ｎ型不純物領域２０２とウェル電極領域１０１との間にオフセット領域を設けた。
【００２８】
この理由は、Ｎ型不純物領域１０２とウェル電極領域１０１を直接接触させると暗電流の原因になるからである。
【００２９】
この結果、素子分離領域１０６の距離分が省スペースすることができる。素子分離領域１０６の距離分は、本実施の形態においては、０．７μｍとなる。
【００３０】
また、従来技術においては、ウェル電極領域として、２μｍ２の面積が必要だった。
【００３１】
しかし、本実施の形態によれば、ウェル電極用の活性領域はフォトダイオードの活性領域と接続するため、合計で２μｍ２以上を満たせば良く、ウェル電極用の不純物領域の面積は、０．６４μｍ２でも可能となった。
【００３２】
結果、この効果により１μｍ２以上のスペースを減らすことができた。
【００３３】
［第２の実施の形態］
図３は、本発明の第２の実施の形態の断面図である。第１の実施の形態と同様の機能を有するものには同様の符号を付し、説明を省略する。
【００３４】
第１の実施の形態と異なるのは、Ｐ型半導体層内に埋め込みフォトダイオード１０２を形成したセンサとした点である。
【００３５】
フォトダイオード表面にＰ型不純物領域５０７を配置することによって、埋め込みフォトダイオード構造を採用している。
【００３６】
本実施形態においても、ウェル電極領域１０１とフォトダイオード１０２の間にＬＯＣＯＳによる素子分離領域１０６を配置しないため、暗電流抑制用のオフセット領域を設ける必要がなくなり、その代わりに、Ｎ型不純物領域１０２とウェル電極領域１０１の間にオフセット領域を設けた。
【００３７】
本実施の形態による省スペースの効果としては１．７μｍを得ることができた。
【００３８】
［第３の実施の形態］
図４は、本発明の第３の実施の形態の断面図である。
【００３９】
本実施形態においては、第２の実施の形態に対してＰ型不純物領域をウェル電極領域上にも延在して設けている点が異なっている。すなわち、図５の通りに表面Ｐ層６０６を配置した。
【００４０】
このような構成とすることによって、暗電流のムラを抑制することが可能となる。
【００４１】
フォトダイオード１０２の暗電流は、空乏層内に存在する欠陥から発生する発生電流成分ものと、ＰＮ接合面の電子及び正孔濃度差から生じる拡散電流成分のものが存在する。この拡散電流成分の源の一つとしてウェル電極領域１０１がある。
【００４２】
すなわち、ウェル電極領域１０１の位置やウェル電極領域１０１からＮ型不純物領域２０２までの不純物濃度が拡散電流成分を決定する要因の一つである。
【００４３】
第２の実施の形態のように、表面Ｐ層３０７を図中のＸの位置でとめた場合、すなわち図３のようにした場合、面内において表面Ｐ層の位置が合わせ精度（Ｘ方向、Ｙ方向、Θ方向のズレ）や寸法バラツキによりウェル電極１０１と重なったり、重ならなかったりなどし、暗電流のムラとして見えることがある。
【００４４】
すなわち、ウェル電極領域１０１とＮ型不純物領域１０２間の濃度が画素ごとに異なり、ムラとして見えてしまう場合がある。このムラは、数％のオーダーになる。全体的に暗電流値がこの程度増減する場合は問題にならないが、同一センサ内で場所により暗電流差が生じた場合は、この数％でも目立つ場合がある。
【００４５】
本実施の形態においては、この表面Ｐ型不純物領域３０７をウェル電極領域１０１まで延在させているため、画素ごとでウェル電極領域１０１とＮ型不純物領域２０２間の濃度がバラツくことがなくなる。
【００４６】
結果として、約１．７μｍの画素縮小が達成できたとともに暗電流ムラも抑制することができた。
【００４７】
［第４の実施の形態］
図６は、本発明の第４の実施の形態の断面図である。
【００４８】
基本的には、第３の実施の形態の通りであるが、ウェル電極領域１０１として、一般的なＭＯＳのソース・ドレイン領域を形成するためのＰ＋イオン（例えばボロン）注入工程で形成するＰ＋領域は使用せずに、金属配線と半導体領域を接続するためのコンタクトホールを形成したのちコンタクトホールをマスクにしてＰ＋イオン注入を行い形成した。
【００４９】
これにより、さらにコンタクトと活性領域のマージン約０．２μｍを省スペースすることができ、結果として１．９μｍの画素縮小を達成することができた。
【００５０】
［第５の実施の形態］
図７は、本発明の第５の実施の形態の断面図である。
【００５１】
本実施の形態の特徴はフォトダイオードをＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）のエッチバック工程のダメージから保護するためにフォトダイオード保護層４０７を設けた点である。
【００５２】
本実施の形態においては、ＬＤＤエッチバックの際にフォトダイオード保護膜４０７の位置にレジスト膜を堆積した状態でＬＤＤのエッチバック処理を行った。
【００５３】
図８は、本実施の形態の平面図である。フォトダイオードの上にＬＤＤ用の酸化膜が残った構造が得られた。
【００５４】
図中一点破線７０７で囲まれた領域にフォトダイオード保護膜が配置されている。
【００５５】
本実施の形態においては、ウェル電極領域１０１が保護膜を境に形成される。
【００５６】
即ち、ウェル電極領域１０１を形成するためのＰ＋イオン注入するためのレジスト開口部をフォトダイオード保護膜上も一部かかるようにしている。
【００５７】
こうすることで、エッチバックダメージを受けた活性領域は、すべてウェル電極領域になるようにしている。
【００５８】
本実施の形態の構成によれば、省スペースは達成され且つ、第３の実施の形態で説明したような暗電流ムラに対しても改善された構成となる。理由は以下の通りである。
【００５９】
ウェル電極面内においてウェル電極用のＰ＋不純物領域の位置が合わせ精度（Ｘ方向、Ｙ方向、Θ方向のズレ）や寸法バラツキにより、ウェル電極領域１０１とＮ型不純物領域１０２の間に画素ごとにダメージを受けた活性領域が存在したり、存在しなかったりなどし、暗電流のムラとして見えることがあった。
【００６０】
すなわち、ウェル電極領域１０１とＮ型不純物領域１０２間の半導体層のダメージ状態が画素ごとに異なるため、ムラとして見えてしまう。
【００６１】
以上の理由から、ウェル電極領域１０１を形成するためのＰ＋イオン注入するためのレジスト開口部をフォトダイオード保護膜上も一部かかるようにしたため、暗電流のムラをより抑制することができた。
【００６２】
［第６の実施の形態］
第５の実施の形態において、フォトダイオード保護膜を以下の通り形成した。
【００６３】
半導体表面から順に酸化シリコン膜８ｎｍ、窒化シリコン膜５０ｎｍ、酸化シリコン膜５００ｎｍとした。
【００６４】
この結果、第５の実施の形態の効果に加え、酸化シリコン膜と窒化シリコン膜の積層構造が反射防止機能を果たし、２０％程度感度向上も達成することができた。
【００６５】
［第７の実施の形態］
図９は、本発明による固体撮像装置をカメラに応用する場合の回路ブロックの例を示したものである。
【００６６】
撮影レンズ１００２の手前にはシャッター１００１があり、露出を制御する。絞り１００３により必要に応じ光量を制御し、固体撮像装置１００４に結像させる。
【００６７】
固体撮像装置１００４から出力された信号は信号処理回路１００５で処理され、Ａ／Ｄ変換器１００６によりアナログ信号からディジタル信号に変換される。
【００６８】
出力されるディジタル信号はさらに信号処理部１００７で演算処理される。
【００６９】
処理されたディジタル信号はメモリ１０１０に蓄えられたり、外部Ｉ／Ｆ１０１３を通して外部の機器に送られる。
【００７０】
固体撮像装置１００４、撮像信号処理回路１００５、Ａ／Ｄ変換器１００６、信号処理部１００７は、タイミング発生部１００８により制御される他、システム全体は全体制御部・演算部１００９で制御される。
【００７１】
記録媒体１０１２に画像を記録するために、出力ディジタル信号は全体制御部・演算部で制御される記録媒体制御Ｉ／Ｆ部１０１１を通して記録される。
【産業上の利用可能性】
【００７２】
本発明は、デジタルカメラなどの撮像装置の分野で利用される。
【図面の簡単な説明】
【００７３】
【図１】本発明の第１の実施の形態の平面図である。
【図２】本発明の第１の実施の形態の断面図である。
【図３】本発明の第２の実施の形態の断面図である。
【図４】本発明の第３の実施の形態の断面図である。
【図５】本発明の第３の実施の形態の平面図である。
【図６】本発明の第４の実施の形態の断面図である。
【図７】本発明の第５の実施の形態の断面図である。
【図８】本発明の第５の実施の形態の平面図である。
【図９】本発明による固体撮像装置をカメラに応用する場合の回路ブロックの例を示したものである。
【図１０】従来技術の断面構造を示す断面図である。
【図１１】従来技術の平面構造を示す平面図である。
【符号の説明】
【００７４】
１０１  ウェル電極領域
１０２  Ｎ型不純物領域
１０３  転送スイッチ
１０４  電荷変換部
１０５  ＭＯＳトランジスタ部
【図２】
2006073737.tif 000003
【図３】
2006073737.tif 000004
【図４】
2006073737.tif 000005
【図６】
2006073737.tif 000006
【図７】
2006073737.tif 000007
【図１】
2006073737.tif 000008
【図５】
2006073737.tif 000009
【図８】
2006073737.tif 000010
【図９】
2006073737.tif 000011
【図１０】
2006073737.tif 000012
【図１１】
2006073737.tif 000013