(57)【要約】【課題】  シリサイド膜を有する半導体装置において配線抵抗を低減し、また配線抵抗のばらつきを低減する。【解決手段】  コバルトシリサイドあるいはニッケルシリサイドを使う超高速半導体装置において、シリサイド膜形成のためシリコン表面に金属膜を堆積する前に、シリコン表面から自然酸化膜をウェットエッチングプロセスで除去した後、化学酸化膜を形成する。【選択図】  図３
2006066520.tif 000002
【特許請求の範囲】
【請求項１】
自己整合シリサイド形成プロセスを含む半導体装置の製造方法であって、
シリコン基板上にポリシリコンゲート電極と拡散領域とを有する素子構造を形成する工程と、
前記シリコン基板上に、前記ポリシリコンゲート電極と拡散領域とを覆うように金属膜を堆積する工程と、
前記ポリシリコンゲート電極の表面および前記金属膜と前記拡散領域の表面を、前記金属膜と反応させてシリサイド層を形成する工程と、
前記シリサイド層形成工程の後、前記金属膜を除去する工程とを含み、
前記金属膜の堆積工程の前に、
前記ポリシリコンゲート電極表面と前記拡散領域表面から自然酸化膜を除去する工程と、
前記自然酸化膜除去工程の後、前記ポリシリコンゲート電極表面および前記拡散領域表面に化学酸化膜を形成する工程とを含み、
前記金属膜はコバルト膜またはニッケル膜よりなることを特徴とする半導体装置の製造方法。
【請求項２】
前記自然酸化膜を除去する工程と前記化学酸化膜を形成する工程とは、液中において連続して実行されることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記化学酸化膜は、室温以上のアンモニア水と過酸化水素の水溶液中において形成されることを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記自然酸化膜除去工程はフッ酸水溶液を満たした容器中において実行され、前記化学酸化膜形成工程は、前記容器中において前記フッ酸水溶液を、前記容器が液で満たされた状態を維持しながら、前記アンモニア水と過酸化水素の水溶液に置換する工程を含むことを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記半導体装置は、９０ｎｍ以下のゲート長を有することを特徴とする請求項１〜４記載の半導体装置の製造方法。
【請求項６】
シリコン基板と、
前記シリコン基板表面に、ゲート絶縁膜を介して形成されたポリシリコンゲート電極と、
前記シリコン基板中、前記ポリシリコンゲート電極の両側に形成された拡散領域と、
前記拡散領域および前記ポリシリコンゲート電極の表面に形成された化学酸化膜と、
を含む半導体装置。
【請求項７】
前記シリコン基板上には、前記拡散領域および前記ポリシリコンゲート電極を、前記化学酸化膜を介して覆うように金属膜が堆積されていることを特徴とする請求項６記載の半導体装置。
【請求項８】
前記金属膜はコバルト膜またはニッケル膜よりなることを特徴とする請求項７記載の半導体装置。
【請求項９】
前記化学酸化膜は、室温以上のアンモニア水と過酸化水素水の水溶液で満たされた容器中において形成されることを特徴とする請求項６〜８のうち、いずれか一項記載の半導体装置。
【請求項１０】
前記ポリシリコンゲート電極は、９０ｎｍ以下のゲート長を有することを特徴とする請求項６から９記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に半導体装置に係り、特にシリサイド膜を有する高速半導体装置の製造に関する。
【背景技術】
【０００２】
自己整合シリサイド（サリサイド）技術はシリコン基板表面に形成された拡散領域あるいはポリシリコンゲート電極の表面に低抵抗シリサイド膜を形成する技術であり、論理素子および記憶素子を含む今日の高速半導体装置の製造に不可欠のものとなっている。
【０００３】
サリサイド技術では、シリコン基板上に前記拡散領域およびポリシリコンゲート電極を覆うようにＣｏやＮｉなどの金属膜を堆積し、前記金属膜と拡散領域表面あるいはポリシリコンゲート電極表面を反応させることにより、前記拡散領域あるいはポリシリコンゲート電極の表面に自己整合的に、非常に薄いシリサイド膜を形成する。
【０００４】
従来の高速半導体装置では、このようなシリサイド膜としてチタンシリサイドが広く使われていたが、最近のゲート長が９０ｎｍ以下の超高速半導体装置では、シリサイド形成の際の熱処理温度を低減できることから、コバルトシリサイドあるいはニッケルシリサイドが使われている。
【０００５】
このようなサリサイド技術では、金属膜の堆積に先立って拡散領域やポリシリコンゲート電極表面の不純物、特に自然酸化膜を除去することが重要であると考えられている。
【特許文献１】特開２００２−３３４８５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
一般に自然酸化膜の除去はサリサイド技術も含め、素子構造が形成されたシリコン基板を希フッ酸水溶液により処理することによりなされる。希フッ酸処理を行うことにより、シリコン表面から自然酸化膜が除去されるのみならず、このように自然酸化膜が除去されたシリコン表面は水素終端により安定化され、不純物の吸着が抑制される。
【０００７】
一方、本発明の発明者は、最近のゲート長が９０ｎｍ以下、例えばゲート長が５０ｎｍの超高速半導体装置などで、サリサイド工程の際に、希フッ酸処理による自然酸化膜除去工程の後、不均一な自然酸化膜の形成が生じてしまう問題が生じることを見出した。これは、拡散領域に注入される不純物元素、例えば砒素（Ａｓ）やリン（Ｐ）、硼素（Ｂ）の分布が、このような最近の超高速半導体装置では非常に浅くなっており、またソース抵抗を低減させるため、拡散領域に注入される不純物元素の濃度も高くなっており、その結果、シリコン表面に露出される不純物元素の濃度が増加し、希フッ酸処理を行った場合、このような部分においては水素終端が生じないためであると考えられる。
【０００８】
このような水素終端が生じないシリコン表面では不純物、例えば酸素との結合が生じやすく、その結果、かかる最近の超高速半導体装置では、先に述べた不均一な自然酸化膜の形成が生じやすいものと考えられる。
【０００９】
図１は、このような超高速半導体装置１０において希フッ酸処理による自然酸化膜の除去工程の後で発生した、不均一な自然酸化膜形成の様子を概略的に示す図である。
【００１０】
図１を参照するに、半導体装置１０はシリコン基板１１上にＳＴＩ型素子分離構造１１Ｂにより画成された素子領域１１Ａ中に形成されており、前記素子領１１Ａ中のチャネル領域に対応してゲート絶縁膜１２を介して形成されたポリシリコンゲート電極１３を含んでいる。
【００１１】
前記ポリシリコンゲート電極１３の両側には側壁絶縁膜１３Ａ，１３Ｂが形成されており、前記シリコン基板１１中、前記側壁絶縁膜１３Ａ，１３Ｂの外側には拡散領域１１ａ，１１ｂが形成されている。
【００１２】
例えば前記拡散領域１１ａ，１１ｂはｎ+型にドープされており、またしきい値制御のため前記ポリシリコンゲート電極１３も同じｎ+型にドープされている。
【００１３】
先にも説明したように前記シリコン基板１１では希フッ酸処理により、前記拡散領域１１ａ，１１ｂおよびポリシリコンゲート電極１３の表面から自然酸化膜がいったんは除去されているが、これらの表面にはドープされた不純物元素が高濃度に含まれているため水素終端が不十分で、その結果、その後空気中に保持されると図１に示すように、不均一な自然酸化膜１４ｘが形成されてしまう。
【００１４】
このような状態で金属膜を堆積し、シリコン表面と反応させるとシリサイド膜の形成が不均一になり、ソース電極、ドレイン電極あるいはゲート引き出し電極を形成した場合、コンタクト抵抗の増大あるいはばらつきなどの問題が生じる。
【課題を解決するための手段】
【００１５】
本発明は一の観点において、自己整合シリサイド形成プロセスを含む半導体装置の製造方法であって、シリコン基板上にポリシリコンゲート電極と拡散領域とを有する素子構造を形成する工程と、前記シリコン基板上に、前記ポリシリコンゲート電極と拡散領域とを覆うように金属膜を堆積する工程と、前記ポリシリコンゲート電極の表面および前記金属膜と前記拡散領域の表面を、前記金属膜と反応させてシリサイド層を形成する工程と、前記シリサイド層形成工程の後、前記金属膜を除去する工程とを含み、前記金属膜の堆積工程の前に、前記ポリシリコンゲート電極表面と前記拡散領域表面から自然酸化膜を除去する工程と、前記自然酸化膜除去工程の後、前記ポリシリコンゲート電極表面および前記拡散領域表面に化学酸化膜を形成する工程とを含むことを特徴とする半導体装置の製造方法を提供する。
【００１６】
本発明は他の観点において、シリコン基板と、前記シリコン基板表面に、ゲート絶縁膜を介して形成されたポリシリコンゲート電極と、前記シリコン基板中、前記ポリシリコンゲート電極の両側に形成された拡散領域とよりなり、前記拡散領域および前記ゲート絶縁膜の表面には、化学酸化膜が形成されていることを特徴とする半導体装置を提供する。
【００１７】
さらに本発明は他の観点において、複数の素子領域が画成された半導体基板であって、前記複数の素子領域の各々には、前記いずれかの半導体構造が形成されていることを特徴とする半導体基板を提供する。
【発明の効果】
【００１８】
本発明によれば、自己整合シリサイド形成プロセスを含む半導体装置の製造方法であって、シリコン基板上にポリシリコンゲート電極と拡散領域とを有する素子構造を形成する工程と、前記シリコン基板上に、前記ポリシリコンゲート電極と拡散領域とを覆うように金属膜を堆積する工程と、前記ポリシリコンゲート電極の表面および前記金属膜と前記拡散領域の表面を、前記金属膜と反応させてシリサイド層を形成する工程と、前記シリサイド層形成工程の後、前記金属膜を除去する工程とを含み、前記金属膜の堆積工程の前に、前記ポリシリコンゲート電極表面と前記拡散領域表面から自然酸化膜を除去する工程と、前記自然酸化膜除去工程の後、前記ポリシリコンゲート電極表面および前記拡散領域表面に化学酸化膜を形成する工程とを含むことを特徴とする半導体装置の製造方法により、前記金属膜の堆積工程の前に、前記ポリシリコンゲート電極表面および前記拡散領域表面が一様な膜厚の非常に薄い化学酸化膜により覆われ、このため前記金属膜形成後に実行されるシリサイド形成工程において、前記ポリシリコンゲート電極表面および前記拡散領域表面に一様なシリサイド膜を形成することが可能になる。
【００１９】
特に前記自然酸化膜除去工程の後、前記化学酸化膜形成工程を液中において、シリコン基板を大気に暴露することなく実行することにより、前記拡散領域あるいはポリシリコンゲート電極が高濃度の不純物によりドープされていても、これらの部分のシリコン表面に不均一な自然酸化膜が形成される問題が回避される。前記化学酸化膜は非常に薄い（０．５〜０．６ｎｍ）ため、前記シリサイド層形成工程においては前記金属膜からの金属元素は容易にかかる化学酸化膜を介してシリコン表面に達し、所望のシリサイド形成がなされる。その際、前記化学酸化膜の膜厚が一様であるため、シリサイド形成も一様となり、一様な膜厚のシリサイド膜が得られる。
【００２０】
さらに本発明によれば、シリコン基板と、前記シリコン基板表面に、ゲート絶縁膜を介して形成されたポリシリコンゲート電極と、前記シリコン基板中、前記ポリシリコンゲート電極の両側に形成された拡散領域とよりなる半導体装置において、前記拡散領域および前記ゲート絶縁膜の表面に、化学酸化膜を形成することにより、あるいはかかる半導体構造を有する半導体基板において、前記拡散領域および前記ゲート絶縁膜の表面に、化学酸化膜を形成することにより、前記半導体構造のうち、反応性の高いシリコン表面が安定な化学酸化膜で覆われるため、半導体基板の取り扱いが容易になる。例えば半導体基板を空気中に取り出しても、不均一な自然酸化膜が形成されることはなく、この状態で半導体基板の搬送などを行うことができる。特に前記化学酸化膜上に金属膜を形成しておくことにより、大気中において半導体基板の搬送を安定して行うことが可能になる。
【発明を実施するための最良の形態】
【００２１】
図２（Ａ）〜（Ｃ），図３（Ｄ）〜（Ｆ），図４（Ｇ）は、本発明の一実施例によるｎチャネルＭＯＳトランジスタ２０の製造工程を示す。
【００２２】
図２（Ａ）を参照するに、シリコン基板２１上にはＳＴＩ型の素子分離領域２１Ｂにより素子領域２１Ａが画成され、図２（Ｂ）の工程において前記素子領域２１Ａ上には所定のチャネル領域に対応して、ゲート絶縁膜２２を介してポリシリコンゲート電極２３が形成される。図示の例では、前記ポリシリコンゲート電極２３は５０ｎｍのゲート長を有している。
【００２３】
図２（Ｂ）の工程において前記ゲート電極２３は実際には、図２（Ａ）の構造上にＳｉＯＮ膜を２ｎｍ程度の厚さに形成し、さらにその上にポリシリコン膜を形成した後、前記ポリシリコン膜およびその下のＳｉＯＮ膜を電子ビームリソグラフィなどによりパターニングすることにより形成される。
【００２４】
次に図２（Ｃ）の工程において前記ゲート電極２３の両側壁面には側壁絶縁膜２３Ａ，２３Ｂが形成され、さらに前記素子領域２１Ａ中、前記側壁絶縁膜２３Ａ，２３Ｂの外側にはＡｓ+あるいはＰ+などのｎ型不純物元素のイオン注入工程により、ｎ+型拡散領域２１ａ，２１ｂが、前記ＭＯＳトランジスタ２０のソース領域およびドレイン領域として形成されている。また図示はしないが、前記素子領域２１Ａ中、前記ゲート電極２３の両側において前記側壁絶縁膜２３Ａ，２３Ｂ直下の領域にはｎ型のソースエクステンション領域およびドレインエクステンション領域が、前記ｎ+型拡散領域２３ａ，２１ｂからそれぞれ延在して形成されている。また図２（Ｃ）の工程では、前記ｎ+型拡散領域２３ａ，２３ｂの形成と同時に前記ポリシリコンゲート電極２３がｎ+型にドープされる。かかるイオン注入工程は、例えば前記ｎ型不純物元素としてＰ+を使う場合、典型的には１０ｋｅＶの加速電圧下、１×１０10ｃｍ-2のドーズ量で行われる。
【００２５】
次に図３（Ｄ）の工程において図２（Ｃ）の構造は、図５（Ａ）に示すアンモニアと過酸化水素水よりなる水溶液（ＡＰＭ）を保持したウェット処理槽４１中に導入され、前記シリコン基板２１、特に前記拡散領域２１ａ，２１ｂおよび前記ゲート電極２３表面に、先に形成された図１で説明したような不均一な自然酸化膜に加えて、化学酸化膜が形成される。
【００２６】
図５（Ａ）を参照するに、前記ウェット処理槽４１中には図２（Ｃ）の構造を形成されたシリコンウェハＷが、容器４２中に保持されて浸漬されている。このようなウェット処理は、室温以上、好ましくは６０〜８０℃の温度で実行される。典型的には、前記アンモニアと過酸化水素水の割合は１：１に設定される。
【００２７】
図５（Ａ）の化学酸化膜工程の後、図５（Ｂ）の工程において前記ウェット処理槽４１中に、前記容器４２およびウェハＷを前記槽４１中に保持したまま、ポート４３Ａより純水を供給し、前記槽４１中に保持されていたＡＰＭ水溶液を、オーバーフローにより槽内から排除する。これにより、前記槽４１内の液体が純水に置換される。
【００２８】
さらに図６（Ｃ）の工程において前記ウェット処理槽４１中に、前記容器４２およびウェハＷを前記槽４１中に保持したまま、別のポート４３Ｂより希ＨＦ水溶液を供給し、前記純水をオーバーフローにより槽４１から排出し、前記層４１内の液体を前記希ＨＦ水溶液に置換する。図６（Ｃ）のウェット処理により前記自然酸化膜および化学酸化膜はエッチング除去され、前記拡散領域２１ａ，２１ｂおよび前記ポリシリコンゲート電極２３において新鮮なシリコン表面が露出される。図６（Ｃ）のウェットエッチング処理は、熱酸化膜を５ｎｍエッチングする程度の条件で実行される。
【００２９】
図６（Ｃ）のエッチング工程の後、図６（Ｄ）の工程において前記ウェット処理槽４１中に、前記容器４２およびウェハＷを前記槽４１中に保持したまま、前記ポート４３Ａより再び純水を供給し、前記槽４１中に保持されていた希ＨＦ水溶液を、オーバーフローにより槽内から排除する。これにより、前記槽４１内の液体が再び純水に置換される。
【００３０】
さらに図７（Ｅ）の工程において前記ウェット処理槽４１中に、前記容器４２およびウェハＷを前記槽４１中に保持したまま、別のポート４３Ｃより前記ＡＰＭ水溶液を供給し、前記純水をオーバーフローにより槽４１から排出し、前記層４１内の液体を前記ＡＰＭ水溶液に置換する。これにより、 前記図６（Ｃ）の工程で前記拡散領域２１ａ，２１ｂおよび前記ポリシリコンゲート電極２３において露出されていた新鮮なシリコン面上に、０．５〜０．６ｎｍの化学酸化膜２４が一様な厚さで形成される。図７（Ｅ）のウェット処理は、図５（Ａ）の工程と同様に室温以上、好ましくは６０〜８０℃の温度で１０分間実行される。また前記アンモニアと過酸化水素水の割合は、典型的には１：１に設定される。
【００３１】
このようにして形成された化学酸化膜２４の前記０．５〜０．６ｎｍの膜厚は、図６（Ｃ）の工程における浸漬時間を増加させてもほとんど変化することはなく、上記の厚さでセルフリミティング効果が生じているものと考えられる。このため、仮に図６（Ｃ）の浸漬工程の初期に仮に何らかの不均一反応が前記化学酸化膜２４に生じても、結局のところ膜厚の薄い部分も厚い部分も上記の値に収斂するため、膜厚の不均一は解消する。
【００３２】
さて、図７（Ｅ）の浴から引き上げられた図３（Ｄ）の構造を有するシリコン基板２１は、乾燥工程の後、スパッタ装置（図示せず）中に導入され、図３（Ｅ）に示すようにコバルト（Ｃｏ）膜やニッケル（Ｎｉ）膜などの金属膜２５が、前記化学酸化膜２４を覆うように、スパッタリングにより、一様に堆積される。さらに、図示は省略するが、前記金属膜２５上にはＴｉＮよりなるキャップ層が、引き続き連続して、スパッタリングにより堆積されている。その際、前記拡散領域２１ａ，２１ｂあるいはポリシリコンゲート電極２３の表面は前記化学酸化膜２４により覆われているため、このような乾燥工程や真空蒸着装置への搬送を大気中において行っても、不均一な自然酸化膜が形成されることはなく、図１で説明した問題は解消している。
【００３３】
さらに図３（Ｆ）の工程において図３（Ｅ）の構造を窒素雰囲気中、約５００℃の温度で３０秒間熱処理を行うことにより、前記金属膜２５からは金属原子が前記化学酸化膜２４を介して前記拡散領域２１ａ，２１ｂあるいは前記ゲート電極２３中に拡散し、シリサイド膜２６が前記拡散領域２１ａ，２１ｂの表面および前記ポリシリコンゲート電極２３の表面に、自己整合的に形成される。またかかる反応の際に前記化学酸化膜２４を構成していた酸素原子は前記金属膜２５中に拡散して吸収される。前記化学酸化膜２４は０．５〜０．６ｎｍ程度の非常に薄い膜であり（ＳｉＯ2の１分子層程度）、前記化学酸化膜２４を構成する酸素原子は前記金属膜２５に吸収される。したがって、このような薄い化学酸化膜２５が前記シリサイド形成反応の際にシリサイド形成の障害になることはない。
【００３４】
さらに図３（Ｆ）の工程では前記シリサイド形成工程の後、残ったＴｉＮキャップ膜および金属膜２５を、それぞれ前記ＡＰＭ水溶液および硫酸と過酸化水素の水溶液を使ったウェットエッチングにより除去している。特に前記金属膜２５がＣｏ膜で、前記シリサイド層２６がコバルトシリサイドよりなる場合には、前記金属膜２５の除去工程の後、さらなる熱処理を約８００℃の温度で３０秒間行うことにより、形成されたシリサイド層２５が、コバルトモノシリサイド（ＣｏＳｉ）から、さらに低抵抗のコバルトダイシリサイド（ＣｏＳｉ2）に変換される。一方、前記金属膜２５がＮｉ膜の場合には、前記金属膜２５のエッチング後に、さらに熱処理を５００℃で３０秒間程度行う場合もある。
【００３５】
同様な工程は、図示は省略するが、前記シリコン基板２１上に形成されるｐチャネルＭＯＳトランジスタについても実行される。
【００３６】
さらに図４（Ｇ）の工程において前記シリコン基板２１上に、前記ゲート電極２３を覆うように絶縁膜２７が形成され、さらに前記絶縁膜２７中に前記シリサイド層２６を介してそれぞれ前記拡散領域２１ａ，２１ｂにコンタクトするように、コンタクトプラグ２８Ａ，２８Ｂが形成される。
【００３７】
図８は、このようにして形成された図４（Ｇ）に示すｎチャネルＭＯＳトランジスタ２０の配線抵抗分布を示す。ただし図中、横軸はシート抵抗を、縦軸は累積頻度を示す。また図中、黒四角は図７（Ｅ）の工程を経て形成された図４（Ｇ）のｎチャネルＭＯＳトランジスタ２０についての結果を、白丸は、図７（Ｅ）の工程を省略した、従来の方法で形成されたｎチャネルＭＯＳトランジスタについての結果を示す。
【００３８】
図８を参照するに、本実施例によれば、トランジスタの配線シート抵抗がほとんど１０〜１２Ω／ｓｑの範囲に収まるのに対し、従来の方法で形成されたｎチャネルＭＯＳトランジスタでは配線シート抵抗の値が全体的に増加し、しかも大きくばらついているのがわかる。この従来の方法で形成されたｎチャネルＭＯＳトランジスタにおいて見られる配線抵抗の増加およびばらつきは、図１で説明した不均一な自然酸化膜１４ｘの形成に起因するものと考えられる。
【００３９】
図９は、図２（Ａ）〜図４（Ｇ）の工程により形成されたｐチャネルＭＯＳトランジスタの配線抵抗分布を示す。図８と同様に横軸はシート抵抗を、縦軸は累積頻度を示す。また図中、黒四角は図７（Ｅ）の工程を経て形成された図４（Ｇ）のｐチャネルＭＯＳトランジスタ２０についての結果を、白丸は、図７（Ｅ）の工程を省略した、従来の方法で形成されたｎチャネルＭＯＳトランジスタについての結果を示す。
【００４０】
図９を参照するに、ｐチャネルもＭＯＳトランジスタの場合には配線抵抗のばらつきは従来の工程で形成した場合でも小さいが、本発明の工程を採用することにより、さらなる抵抗値の低減が実現できているのがわかる。
【００４１】
図１０は、図２（Ａ）〜図４（Ｇ）の工程により、前記拡散領域２１ａ，２１ｂおよびゲート電極２３のドープを行うことなく図４（Ｇ）の構造を形成した場合の配線シート抵抗分布を示す図である。図８と同様に横軸はシート抵抗を、縦軸は累積頻度を示す。また図中、黒四角は図７（Ｅ）の工程を経て形成された図４（Ｇ）の構造ついての結果を、白丸は、図７（Ｅ）の工程を省略した、従来の方法で形成された構造についての結果を示す。ただし、いずれの構造においても、図１０の例では前記拡散領域２１ａ，２１ｂおよびゲート電極２３のドープは行っていない。
【００４２】
図１０を参照するに、上記ドープを行わなかった場合には、希フッ酸処理により自然酸化膜除去工程を行うことにより、露出したシリコン表面は水素終端される事情を反映して、配線抵抗の値が本願実施例の工程を行った場合よりも減少している。一方、配線抵抗のばらつきは、本願実施例の工程を行った場合とほぼ同程度、あるいは本願実施例の工程を行った場合の方がやや優れていることがわかる。しかしもちろん、図１０のようなドープ工程を行わない場合には、活性な半導体素子は形成できない。
【００４３】
このように、本願発明ではＭＯＳトランジスタのソース・ドレイン領域となる拡散領域およびポリシリコンゲート電極上にシリサイド層を形成する際に、図６（Ｃ）のＨＦによる自然酸化膜除去工程の後、図７（Ｅ）の化学酸化膜形成工程を行うことにより、図４（Ｄ）に示すように活性な拡散領域２１ａ，２１ｂの表面およびポリシリコンゲート電極２３の表面が安定な化学酸化膜２４により覆われ、その結果、図７（Ｅ）の処理を終えたシリコンウェハＷは、大気中に取り出しても図１で説明したような不均一な自然酸化膜１４ｘの形成が生じることがない。
【００４４】
このため本発明によれば、図７（Ｅ）の工程を終了したシリコンウェハＷを貯蔵したり、あるいはユーザに搬送したりすることが可能になる。その際に、さらに図７（Ｅ）の工程の直後に図４（Ｅ）の金属膜２５の形成工程まで終えておくと、さらに前記拡散領域２１ａ，２１ｂの表面およびポリシリコンゲート電極２３の表面を安定化させることが可能になる。
【００４５】
本発明は特にゲート長が９０ｎｍ以下、例えばゲート長が５０ｎｍあるいは４０ｎｍの超高速半導体装置において有効である。このような超高速半導体装置には、図示は省略するが、ｎチャネルＭＯＳトランジスタとｐチャネルＭＯＳトランジスタとを直列接続したＣＭＯＳ素子が含まれる。また本発明は、このような微細なＭＯＳトランジスタを有する半導体記憶装置をも含むものである。
【００４６】
以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【００４７】
（付記１）
自己整合シリサイド形成プロセスを含む半導体装置の製造方法であって、
シリコン基板上にポリシリコンゲート電極と拡散領域とを有する素子構造を形成する工程と、
前記シリコン基板上に、前記ポリシリコンゲート電極と拡散領域とを覆うように金属膜を堆積する工程と、
前記ポリシリコンゲート電極の表面および前記金属膜と前記拡散領域の表面を、前記金属膜と反応させてシリサイド層を形成する工程と、
前記シリサイド層形成工程の後、前記金属膜を除去する工程とを含み、
前記金属膜の堆積工程の前に、
前記ポリシリコンゲート電極表面と前記拡散領域表面から自然酸化膜を除去する工程と、
前記自然酸化膜除去工程の後、前記ポリシリコンゲート電極表面および前記拡散領域表面に化学酸化膜を形成する工程とを含み、
前記金属膜はコバルト膜またはニッケル膜よりなることを特徴とする半導体装置の製造方法。
【００４８】
（付記２）
前記自然酸化膜を除去する工程と前記化学酸化膜を形成する工程とは、液中において連続して実行されることを特徴とする付記１記載の半導体装置の製造方法。
【００４９】
（付記３）
前記化学酸化膜は、室温以上のアンモニア水と過酸化水素の水溶液中において形成されることを特徴とする付記１または２記載の半導体装置の製造方法。
【００５０】
（付記４）
前記自然酸化膜除去工程はフッ酸水溶液を満たした容器中において実行され、前記化学酸化膜形成工程は、前記容器中において前記フッ酸水溶液を、前記容器が液で満たされた状態を維持しながら、前記アンモニア水と過酸化水素の水溶液に置換する工程を含むことを特徴とする付記３記載の半導体装置の製造方法。
【００５１】
（付記５）
前記半導体装置は、９０ｎｍ以下のゲート長を有することを特徴とする付記１〜４記載の半導体装置の製造方法。
【００５２】
（付記６）
シリコン基板と、
前記シリコン基板表面に、ゲート絶縁膜を介して形成されたポリシリコンゲート電極と、
前記シリコン基板中、前記ポリシリコンゲート電極の両側に形成された拡散領域と、
前記拡散領域および前記ゲート絶縁膜の表面に形成された化学酸化膜と、
を含む半導体装置。
【００５３】
（付記７）
前記シリコン基板上には、前記拡散領域および前記ポリシリコンゲート電極を、前記化学酸化膜を介して覆うように金属膜が堆積されていることを特徴とする付記６記載の半導体装置。
【００５４】
（付記８）
前記金属膜はコバルト膜またはニッケル膜よりなることを特徴とする付記７記載の半導体装置。
【００５５】
（付記９）
前記化学酸化膜は、前記ポリシリコンゲート電極表面と前記拡散領域表面から自然酸化膜を除去した後形成されることを特徴とする付記６または７記載の半導体装置。
【００５６】
（付記１０）
前記化学酸化膜は、液中にて前記自然酸化膜を除去して連続に形成されてなることを特徴とする付記９記載の半導体装置。
【００５７】
（付記１１）
前記化学酸化膜は、室温以上のアンモニア水と過酸化水素水の水溶液で満たされた容器中において形成されることを特徴とする付記９または１０記載の半導体装置。
【００５８】
（付記１２）
前記化学酸化膜は、前記容器に満たされたフッ酸水溶液を室温以上のアンモニア水と過酸化水素水の水溶液に連続して置換してなることを特徴とする付記１１記載の半導体装置。
【００５９】
（付記１３）
前記ポリシリコンゲート電極は、９０ｎｍ以下のゲート長を有することを特徴とする付記６から１２記載の半導体装置。
【００６０】
（付記１４）
複数の素子領域が画成された半導体基板であって、
前記複数の素子領域の各々には、請求項６〜９のうち、いずれか一項記載の半導体装置が形成されていることを特徴とする半導体基板。
【図面の簡単な説明】
【００６１】
【図１】従来技術の問題点を示す図である。
【図２】（Ａ）〜（Ｃ）は、本発明の一実施例による半導体装置の製造方法を説明する工程図（その１）である。
【図３】（Ｄ）〜（Ｆ）は、本発明の一実施例による半導体装置の製造方法を説明する工程図（その２）である。
【図４】（Ｇ）は、本発明の一実施例による半導体装置の製造方法を説明する工程図（その３）である。
【図５】（Ａ），（Ｂ）は、図２（Ｃ）〜図３（Ｄ）の間の工程を説明する図（その１）である。
【図６】（Ｃ），（Ｄ）は、図２（Ｃ）〜図３（Ｄ）の間の工程を説明する図（その２）である。
【図７】（Ｅ）は、図２（Ｃ）〜図３（Ｄ）の間の工程を説明する図（その３）である。
【図８】本発明方法により製造されたｎチャネルＭＯＳトランジスタの配線抵抗を示す図である。
【図９】本発明方法により製造されたｐチャネルＭＯＳトランジスタの配線抵抗を示す図である。
【図１０】本発明方法により製造された非ドープ半導体構造の配線抵抗を示す図である。
【符号の説明】
【００６２】
１０，２０  半導体装置
１１，２１  基板
１１Ａ，２１Ａ  素子領域
１１Ｂ，２１Ｂ  素子分離領域
１１ａ．１１ｂ，２１ａ，２１ｂ  拡散領域
１２，２２  ゲート絶縁膜
１３，２３  ゲート電極
１３Ａ，１３Ｂ，２３Ａ，２３Ｂ  ゲート側壁絶縁膜
１４ｘ  自然酸化膜
２４    化学酸化膜
２５    金属膜
２６    シリサイド層
２７    層間絶縁膜
２８Ａ，２８Ｂ  コンタクトプラグ
４１    ウェット処理槽
４２    容器
４３Ａ〜４３Ｃ  ポート
【図１】
2006066520.tif 000003
【図２】
2006066520.tif 000004
【図３】
2006066520.tif 000005
【図４】
2006066520.tif 000006
【図５】
2006066520.tif 000007
【図６】
2006066520.tif 000008
【図７】
2006066520.tif 000009
【図８】
2006066520.tif 000010
【図９】
2006066520.tif 000011
【図１０】
2006066520.tif 000012