(57)【要約】【課題】安価に製造ができ、しかも安価な方法でシリコン基板を伝搬するノイズを低減することが可能な半導体装置、およびその半導体装置の製造方法を提供する。【解決手段】シリコン基板１上のゲート電極２と、シリコン基板１表面のソース領域３およびドレイン領域４とによってトランジスタ素子を形成する。さらに、該シリコン基板１中に、前記トランジスタ素子の形成面とは反対の面から溝８を設け、該溝８内に絶縁物９を埋め込む。【選択図】図１
2006148002.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の上に形成された半導体素子を備えた半導体装置であって、
前記半導体基板における前記半導体素子を備えた面に対する反対面に溝を形成し、かつ前記溝を前記半導体基板を貫通しないように形成したことを特徴とする半導体装置。
【請求項２】
前記溝を機械的な切削により生成したことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記溝を、ノイズ発生源となる領域を他の部位に対して隔てるように形成したことを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記溝を、ノイズ発生源となる領域を取り囲むように形成したことを特徴とする請求項１または２記載の半導体装置。
【請求項５】
前記溝を、ノイズを低減させたい領域を取り囲むように形成したことを特徴とする請求項１または２記載の半導体装置。
【請求項６】
前記溝に、絶縁物あるいは接地された金属物を埋設したことを特徴とする請求項１〜５いずれか１項記載の半導体装置。
【請求項７】
前記溝を複数個並列させて設けたことを特徴とする請求項１〜６いずれか１項記載の半導体装置。
【請求項８】
前記溝を、平面形状において四角形状あるいは多角形状の形態に形成したことを特徴とする請求項１〜７いずれか１項記載の半導体装置。
【請求項９】
前記半導体基板としてシリコン基板を用いたことを特徴とする請求項１記載の半導体装置。
【請求項１０】
半導体基板と、前記半導体基板の上に形成された半導体素子を備えた半導体装置を製造する半導体装置の製造方法であって、
前記半導体基板における前記半導体素子を備えた面に対して反対面から、前記半導体基板を貫通しない深さの溝を形成することを特徴とする半導体装置の製造方法。
【請求項１１】
前記溝を、ダイシング装置を利用して機械的な切削により形成することを特徴とする請求項１０記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置を製造する製造方法に係り、特に高周波用集積回路を具備した半導体装置に関するものである。
【背景技術】
【０００２】
図１１は従来の高周波用シリコン半導体装置の断面図であって、シリコン基板１上のトランジスタのゲート電極２と、シリコン基板１表面のソース領域３およびドレイン領域４によりトランジスタ素子が形成され、金属配線５で電極引き出しがなされている。
【０００３】
シリコン基板１上にトランジスタ素子あるいは金属配線５間の絶縁のために、絶縁膜６が形成されている。さらに、シリコン基板１の中に酸化膜層１１が形成され、該酸化膜層１１上にトレンチ分離７が形成されている。
【０００４】
このように、従来の高周波用シリコン半導体装置においては、高抵抗シリコン基板をベースとしたＳＯＩ（Silicon on Insulator）基板による酸化膜層１１を利用し、トレンチ分離６などの分離技術と組み合せることにより、ノイズを発生する回路ブロックからノイズの影響を小さくしたい回路ブロックを分離し、シリコン基板１を伝搬するノイズを低減する構造となっている（特許文献１参照）。
【特許文献１】特開２００３−１７４０８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前記構成の高周波用シリコン半導体装置は、送受信用の数ＧＨｚ帯の高周波を発生し、携帯電話に代表される高速通信用機器などに利用されるＲＦＩＣ設計では重要な部品である。
【０００６】
ＳＯＩ基板は、イオン注入あるいはシリコン基板の貼り合わせなど、複雑な工程により製造されるため、従来のシリコン基板に対して、価格が高いというデメリットがある。
【０００７】
本発明は、前記従来の課題の解決のためになされたものであり、安価に製造ができ、しかも安価な方法でシリコン基板を伝搬するノイズを低減することができるようにした半導体装置、およびその半導体装置を製造する製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記目的を達成するため、請求項１に記載の発明は、半導体基板と、前記半導体基板の上に形成された半導体素子を備えた半導体装置であって、前記半導体基板における前記半導体素子を備えた面に対する反対面に溝を形成し、かつ前記溝を前記半導体基板を貫通しないように形成したことを特徴とし、この構成によって、ノイズが半導体基板を透過しにくい構造とすることができる。
【０００９】
請求項２に記載の発明は、請求項１記載の半導体装置において、溝を機械的な切削により生成したことを特徴とし、この構成によって、機械的に溝を生成することにより、従来装置の流用が可能になり、低価格かつ短時間で半導体装置を製造することができる。
【００１０】
請求項３に記載の発明は、請求項１または２記載の半導体装置において、溝を、ノイズ発生源となる領域を他の部位に対して隔てるように形成したことを特徴とし、この構成によって、ノイズが半導体基板を透過しにくい構造とすることができる。
【００１１】
請求項４に記載の発明は、請求項１または２記載の半導体装置において、溝を、ノイズ発生源となる領域を取り囲むように形成したことを特徴とし、この構成によって、ノイズの発生範囲を限定することができる構造とすることができる。
【００１２】
請求項５に記載の発明は、請求項１または２記載の半導体装置において、溝を、ノイズを低減させたい領域を取り囲むように形成したことを特徴とし、この構成によって、ノイズを低減させたい領域を限定することができる構造とすることができる。
【００１３】
請求項６に記載の発明は、請求項１〜５いずれか１項記載の半導体装置において、溝に、絶縁物あるいは接地された金属物を埋設したことを特徴とし、この構成によって、チップ強度が強く、かつノイズを低減させることができる構造とすることができる。
【００１４】
請求項７に記載の発明は、請求項１〜６いずれか１項記載の半導体装置において、溝を複数個並列させて設けたことを特徴とし、この構成によって、よりノイズを低減させることができる構造とすることができる。
【００１５】
請求項８に記載の発明は、請求項１〜７いずれか１項記載の半導体装置において、溝を、平面形状において四角形状あるいは多角形状の形態に形成したことを特徴とし、この構成によって、低価格で基板にノイズを通しにくくなる構造とすることができる。
【００１６】
請求項９に記載の発明は、請求項１記載の半導体装置において、半導体基板としてシリコン基板を用いたことを特徴とし、この構成のようにシリコン基板を用いることにより、低価格な半導体装置を製造することができる。
【００１７】
請求項１０に記載の発明は、半導体基板と、前記半導体基板の上に形成された半導体素子を備えた半導体装置を製造する半導体装置の製造方法であって、前記半導体基板における前記半導体素子を備えた面に対して反対面から、前記半導体基板を貫通しない深さの溝を形成することを特徴とし、この方法によって、ノイズが半導体基板を透過しにくい構造の半導体装置を容易に製造することができる。
【００１８】
請求項１１に記載の発明は、請求項１０記載の半導体装置の製造方法において、溝を、ダイシング装置を利用して機械的な切削により形成することを特徴とし、この方法によって、従来の装置を利用することができ、高品質かつ低価格の半導体装置を製造することができる。
【発明の効果】
【００１９】
本発明によれば、基板部分に分離溝を設けたため、素子間の電気的な絶縁機能が向上した半導体装置が得られる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、図１１にて説明した部材に対応する部材には同一符号を付して詳しい説明は省略する。
【００２１】
図１は本発明の実施の形態１による半導体装置の構造を示す断面図、図２は図１の半導体装置の底面図であって、シリコン基板１中に、該シリコン基板１における回路形成面とは反対の面から溝８が設けられ、溝８内には絶縁物９が埋め込まれている。
【００２２】
トランジスタ素子は、シリコン基板１上のゲート電極２と、シリコン基板１表面のソース領域３およびドレイン領域４とで形成され、金属配線５で電極引き出しがなされている。またシリコン基板１上に、前記トランジスタ素子および金属配線５間の絶縁のために、絶縁膜６が形成されている。
【００２３】
前記溝８は、ノイズを発生する回路ブロックまたはノイズレベルを低く抑えたい回路ブロックを取り囲むように設けられている。また、溝８の深さは、シリコン基板１の表面より５ミクロンから１５ミクロン程度残すような深さが望ましい。
【００２４】
実施の形態１では、溝８によってシリコン基板１は２つに分離され、相互間のノイズの伝搬が抑制される。また本実施の形態によれば、基板は通常のシリコン基板でよく、高価なＳＯＩ基板を使用する必要がない。したがって、安価にかつノイズの伝搬が低減されるように改良された高周波用シリコン半導体装置が得られる。
【００２５】
なお、実施の形態１において、シリコン基板１に形成された溝８は、絶縁物９で埋め込まれた構成にしたが、このような固体絶縁物を埋設するような構成にしなくてもよく、中空にしてもよい。この場合、溝８を絶縁物９で埋め込む工程を省略することができ、製造工程を簡略化することができるという利点がある。
【００２６】
半導体装置内に、ノイズを発生する部分と、ノイズを低減させたい部分とがあるとき、ノイズを発生する部分からのノイズが、ノイズを低減させたい部分に影響を与えないようにすることがよい。
【００２７】
図３は本発明の実施の形態２を説明するための半導体装置の底面図であって、ノイズを発生している回路ブロック１３を溝８で囲み、該溝８の外に設置され、かつノイズを低減させたい回路ブロック１２へのノイズ伝搬を低減させている。
【００２８】
図４は、実施の形態２の変形例を説明するための半導体装置の底面図であって、ノイズを低減させたい回路ブロック１２の周囲を溝８で取り囲む構成によって、ノイズの低減を図ることができる。
【００２９】
ノイズ強度が大きい場合、あるいはノイズをより一層低減化したい場合には、前記のような溝８を複数設けることによって、ノイズレベルをさらに低減させることができる。
【００３０】
図５は本発明の実施の形態３による半導体装置の構造を示す断面図（図６のＡ−Ａ断面図）、図６は図５の半導体装置の底面図であって、溝８−１，８−２のように溝８を複数並設することによって、漏洩するノイズレベルを低減化することができる。図５，図６では溝８が２本の場合について示したが、溝設置数を増やせば、さらに大きな効果が得られる。
【００３１】
図７（ａ）〜（ｅ）は本発明に係る高周波用シリコン半導体装置の製造方法の実施形態における製造工程を説明する断面図であって、図７（ａ）に示すシリコン基板１を、例えばバックグラインド装置を利用して、シリコン基板１の厚みを所定の厚さにまで削る（図７（ｂ））。例えばシリコン基板１の厚みは７０ミクロンに設定し溝８の形成が容易足らしめるよう、またはバックグラインドの過程でウエハー割れが生じないような厚みで決定される。
【００３２】
次に、図７（ｃ）に示すよう、シリコン基板１に、例えばダイシング装置により溝８を形成する。溝８を形成するためのダイシング時には、ウエハーの裏面から溝８を形成するためにシリコン基板１の表裏を逆にして加工する。シリコン基板１は、ダイシング時に、シリコン基板１が割れないような厚み設定が必要である。
【００３３】
溝８を形成した後、図７（ｄ）に示すように、溝８に絶縁物９を埋設する。
【００３４】
次に、図７（ｅ）に示すように、例えばダイシング装置を利用してウエハーを個別チップに分割する。図７（ｅ）はダイシング後の個別チップに分けられた状態を示す。
【００３５】
ダイシング時には、シリコン基板１の裏面から溝８を形成するために、再びシリコン基板１を表裏逆にして加工する。シリコン基板１の表裏の逆転を行う場合には、例えば光硬化性樹脂からなるポリイミドテープを利用する。
【００３６】
これにより、高周波用シリコン半導体装置が完成する。
【００３７】
以上に説明した実施形態は一例を掲げたものであり、本発明を限定するものではない。例えば、各々の実施形態における材料，その膜厚，幅，堆積方法など、仕様などに応じて変える必要がある。
【００３８】
なお、本実施形態では、基板としてシリコン基板を用いたが、ＧａＡｓなどの半絶縁性半導体基板でも同様の効果をもたらす。
【００３９】
次に、電磁界シミュレータを用いて、シリコン基板１裏面からの前記溝８の効果について検討した結果について説明する。
【００４０】
図８，図９に示すように、シリコン基板１の厚みを３００ミクロン、端子１４と端子１５間の距離を３００ミクロンとし、幅８０ミクロンでシリコン基板１の裏面から表面に、１５ミクロンの距離を残す深さの溝８が形成された構造（図９）と、溝が無い構造（図８）とで効果の比較を行った。
【００４１】
実際に採用される形状を想定し、図１０に示すように、端子１４，１５間の通過特性Ｓ１２を周波数を横軸として表した。解析条件の結果は、溝８がある構造の場合に、全周波数にわたって５ｄＢのアイソレーション効果を確認することができた。
【産業上の利用可能性】
【００４２】
本発明は、高周波用集積回路を具備した半導体装置、およびその半導体装置を製造する製造方法に適用され、特に素子領域の分離によるノイズ伝播低減化が要求される半導体装置、およびその半導体装置の製造方法に実施して有効である。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施の形態１による半導体装置の構造を示す断面図
【図２】図１の半導体装置の底面図
【図３】本発明の実施の形態２を説明するための半導体装置の底面図
【図４】実施の形態２の変形例を説明するための半導体装置の底面図
【図５】本発明の実施の形態３による半導体装置の構造を示す断面図
【図６】図５の半導体装置の底面図
【図７】（ａ）〜（ｅ）は本発明に係る高周波用シリコン半導体装置の製造方法の実施形態における製造工程を説明する断面図
【図８】本発明の効果を考察するための溝が無い構造例の概略説明図
【図９】本発明の効果を考察するための溝が形成された構造例の概略説明図
【図１０】図８と図９との構成例における効果の比較結果を示す図
【図１１】従来の高周波用シリコン半導体装置の断面図
【符号の説明】
【００４４】
１  半導体基板（シリコン基板）
２  ゲート電極
３  ソース領域
４  ドレイン領域
５  金属配線
６  絶縁膜
７  トレンチ分離
８  溝
９  絶縁物
１１  酸化膜層
１２  ノイズを低減させたい回路ブロック
１３  ノイズを発生している回路ブロック
【図１】
2006148002.tif 000003
【図２】
2006148002.tif 000004
【図３】
2006148002.tif 000005
【図４】
2006148002.tif 000006
【図５】
2006148002.tif 000007
【図６】
2006148002.tif 000008
【図７】
2006148002.tif 000009
【図８】
2006148002.tif 000010
【図９】
2006148002.tif 000011
【図１０】
2006148002.tif 000012
【図１１】
2006148002.tif 000013