(57)【要約】【課題】生産性を向上させることができるプラズマＣＶＤ装置、基板処理システム、及びプラズマＣＶＤ装置における製膜・セルフクリーニング方法を提供すること【解決手段】プラズマＣＶＤ装置１００は、製膜室１０と、その製膜室１０内に配置された放電電極２０と、その放電電極２０上の複数の給電点６、７のそれぞれに接続された複数の高周波ケーブル８、９と、電力分配器５２を通してそれら複数の高周波ケーブル８、９に高周波電力を供給する高周波電源５０と、それら複数の高周波ケーブル８、９のそれぞれに設けられた複数のインピーダンス変更機構４、５と、それら複数のインピーダンス変更機構４、５に接続された調整部６０とを備える。この調整部６０は、複数のインピーダンス変更機構４、５のそれぞれのインピーダンスＺを調整することによって、複数の給電点６、７のそれぞれに供給される高周波電力を自動的に調整する。【選択図】      図２
2006066779.tif 000002
【特許請求の範囲】
【請求項１】
製膜室と、
前記製膜室内に配置された放電電極と、
前記放電電極上の複数の給電点のそれぞれに接続された複数の高周波ケーブルと、
電力分配器を通して前記複数の高周波ケーブルに高周波電力を供給する高周波電源と、
前記複数の高周波ケーブルのそれぞれに設けられた複数のインピーダンス変更機構と、
前記複数のインピーダンス変更機構に接続された調整部と
を具備し、
前記調整部は、前記複数のインピーダンス変更機構のそれぞれのインピーダンスを調整することによって、前記複数の給電点のそれぞれに供給される前記高周波電力を調整する
プラズマＣＶＤ装置。
【請求項２】
請求項１に記載のプラズマＣＶＤ装置であって、
前記複数のインピーダンス変更機構は、前記製膜室の外に設けられた
プラズマＣＶＤ装置。
【請求項３】
請求項１又は２に記載のプラズマＣＶＤ装置であって、
前記複数のインピーダンス変更機構の各々は、
前記複数の高周波ケーブルのうち対応する一に接続された分岐ケーブルと、
前記分岐ケーブルの端に接続された受動素子と
を備え、
前記調整部は、複数の前記受動素子のそれぞれのインピーダンスを調整することによって、前記複数のインピーダンス変更機構のそれぞれのインピーダンスを調整する
プラズマＣＶＤ装置。
【請求項４】
請求項３に記載のプラズマＣＶＤ装置であって、
前記受動素子は、可変コンデンサであり、
前記調整部は、複数の前記可変コンデンサのそれぞれの静電容量を調整することによって、前記複数のインピーダンス変更機構のそれぞれのインピーダンスを調整する
プラズマＣＶＤ装置。
【請求項５】
請求項３又は４に記載のプラズマＣＶＤ装置であって、
前記分岐ケーブルの長さは、前記高周波電源から供給される高周波の波長の半分である
プラズマＣＶＤ装置。
【請求項６】
請求項３乃至５のいずれかに記載のプラズマＣＶＤ装置であって、
前記分岐ケーブルの特性インピーダンスは、前記一の高周波ケーブルの特性インピーダンスと等しい
プラズマＣＶＤ装置。
【請求項７】
請求項１乃至６のいずれかに記載のプラズマＣＶＤ装置であって、
前記放電電極は、
第１横方向電極と、
前記第１横方向電極に略平行に配置された第２横方向電極と、
前記第１横方向電極と前記第２横方向電極を接続するように略平行に配置された複数の縦方向電極と
を備え、
前記複数の給電点は、前記第１横方向電極及び前記第２横方向電極上に形成された
プラズマＣＶＤ装置。
【請求項８】
請求項１乃至７のいずれかに記載のプラズマＣＶＤ装置と、
前記プラズマＣＶＤ装置の前記調整部に接続された制御装置と
を具備し、
前記制御装置は、前記複数のインピーダンス変更機構のそれぞれにおける前記インピーダンスの調整量と、前記プラズマＣＶＤ装置による基板への処理量とを対応付けて格納する製膜データベースを有し、
前記プラズマＣＶＤ装置における製膜処理時、
前記制御装置は、前記製膜データベースを参照することによって所望の前記インピーダンスの調整量を決定し、前記調整量を示す制御信号を前記調整部に出力し、
前記調整部は、前記制御信号に応答して、前記複数のインピーダンス変更機構のそれぞれの前記インピーダンスを調整する
基板処理システム。
【請求項９】
請求項８に記載の基板処理システムであって、
前記処理量は、前記基板への製膜速度の分布を示す
基板処理システム。
【請求項１０】
請求項８に記載の基板処理システムであって、
前記処理量は、前記基板への製膜速度の基準値に対する変化量の分布を示す
基板処理システム。
【請求項１１】
請求項８乃至１０のいずれかに記載の基板処理システムであって、
前記制御装置に接続された膜厚分布測定装置を更に具備し、
前記膜厚分布測定装置は、前記プラズマＣＶＤ装置によって前記基板に形成された膜の厚さ分布を測定し、前記厚さ分布を示す膜厚分布データを前記制御装置に出力し、
前記制御装置は、前記製膜データベースを参照し、前記膜厚分布データが示す前記厚さ分布の分散がより小さくなるように、前記インピーダンスの調整量を更新し、更新された前記調整量を示す前記制御信号を前記調整部に出力する
基板処理システム。
【請求項１２】
請求項１１に記載の基板処理システムであって、
前記制御装置は、前記膜厚分布データが示す前記厚さ分布と、更新前の前記調整量とに基づき、前記製膜データベースを更新する
基板処理システム。
【請求項１３】
請求項８乃至１２のいずれかに記載の基板処理システムであって、
前記制御装置は、前記複数のインピーダンス変更機構のそれぞれにおける前記インピーダンスの調整量と、前記放電電極に付着した付着膜の分布とを対応付けて格納するクリーニングデータベースを更に有し、
前記プラズマＣＶＤ装置におけるセルフクリーニング処理時、
前記制御装置は、前記クリーニングデータベースを参照することによって所望の前記インピーダンスの調整量を決定し、前記調整量を示す制御信号を前記調整部に出力し、
前記調整部は、前記制御信号に応答して、前記複数のインピーダンス変更機構のそれぞれの前記インピーダンスを調整する
基板処理システム。
【請求項１４】
請求項１３に記載の基板処理システムであって、
前記製膜処理から前記セルフクリーニング処理への転換時、
前記制御装置は、前記クリーニングデータベースを参照することによって、前記複数のインピーダンス変更機構のそれぞれにおける前記インピーダンスの調整量を自動的に決定し、前記調整量を示す前記制御信号を前記調整部に出力し、
前記セルフクリーニング処理から前記製膜処理への転換時、
前記制御装置は、前記製膜データベースを参照することによって、前記複数のインピーダンス変更機構のそれぞれにおける前記インピーダンスの調整量を自動的に決定し、前記調整量を示す前記制御信号を前記調整部に出力する
基板処理システム。
【請求項１５】
プラズマＣＶＤ装置における製膜方法であって、
前記プラズマＣＶＤ装置は、製膜室内に配置された放電電極と、前記放電電極に接続された複数の高周波ケーブルと、前記複数の高周波ケーブルのそれぞれに設けられた複数のインピーダンス変更機構とを備え、
前記製膜方法は、
（Ａ）前記複数のインピーダンス変更機構のそれぞれにおけるインピーダンスの調整量と、前記プラズマＣＶＤ装置による基板への処理量とを対応付けて格納する製膜データベースを提供するステップと、
（Ｂ）前記製膜データベースを参照することによって、所望の前記インピーダンスの調整量を決定するステップと、
（Ｃ）決定された前記調整量に従い、前記複数のインピーダンス変更機構のそれぞれの前記インピーダンスを一括して調整するステップと、
（Ｄ）前記複数の高周波ケーブル及び調整された前記複数のインピーダンス変更機構を介して、高周波電力を前記放電電極に供給するステップと
を具備する
プラズマＣＶＤ装置における製膜方法。
【請求項１６】
プラズマＣＶＤ装置におけるセルフクリーニング方法であって、
前記プラズマＣＶＤ装置は、製膜室内に配置された放電電極と、前記放電電極に接続された複数の高周波ケーブルと、前記複数の高周波ケーブルのそれぞれに設けられた複数のインピーダンス変更機構とを備え、
前記セルフクリーニング方法は、
（ａ）前記複数のインピーダンス変更機構のそれぞれにおけるインピーダンスの調整量と、前記放電電極に付着した付着膜の分布とを対応付けて格納するクリーニングデータベースを提供するステップと、
（ｂ）前記クリーニングデータベースを参照することによって、所望の前記インピーダンスの調整量を決定するステップと、
（ｃ）決定された前記調整量に従い、前記複数のインピーダンス変更機構のそれぞれの前記インピーダンスを一括して調整するステップと、
（ｄ）前記複数の高周波ケーブル及び調整された前記複数のインピーダンス変更機構を介して、高周波電力を前記放電電極に供給するステップと
を具備する
プラズマＣＶＤ装置におけるセルフクリーニング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板処理技術に関し、特に、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｕｒ  Ｄｅｐｏｓｉｔｉｏｎ）装置、それを用いた基板処理システム、及びプラズマＣＶＤ装置における製膜・セルフクリーニング方法に関する。
【背景技術】
【０００２】
太陽電池などの製造プロセスにおける半導体層の生成に使用される装置として「プラズマＣＶＤ装置」が知られている。プラズマＣＶＤ装置は、放電電極と、その放電電極に対向するように配置された接地電極とを、製膜室内に備えている。その放電電極として、一対の横方向電極と複数の縦方向電極が梯子状に組み立てられた「ラダー電極」が知られている。また、接地電極にはヒータが接続され、半導体膜が蒸着される被処理体としての基板は、その接地電極上に保持される。所望の半導体膜の材料を含む材料ガスを製膜室内に導入し、放電電極に高周波電力を印加すると、放電電極と基板との間の領域の材料ガスがプラズマ状態になる。気相の材料ガスが活性化されることにより、基板表面に所望の半導体膜、例えばアモルファスシリコン膜が蒸着する。
【０００３】
このようなプラズマＣＶＤ装置によって、高効率かつ大面積の太陽電池モジュールを高速に製造することが望まれている。太陽電池モジュールの高効率化のための技術としては、例えば、アモルファスシリコン（ａ−Ｓｉ）によるトップセルと、微結晶シリコン（微結晶Ｓｉ）によるボトムセルとが積層状に形成されるタンデム構造が知られている。この微結晶Ｓｉの製膜条件は、従来のａ−Ｓｉの製膜条件と大きく異なる。発電効率向上のためには、生成される微結晶Ｓｉ膜の更なる高品質化が必要不可欠である。
【０００４】
一方、製造する太陽電池モジュールの面積が大きくなるにつれ、プラズマＣＶＤ装置において、より大きな放電電極を用いる必要がある。ここで、放電電極の大型化に伴い、放電電極上の電圧分布の不均一化の問題が顕著となる。例えば、ラダー電極上に発生する定在波の問題が顕著となる。例として、周波数が６０ＭＨｚの場合、定在波の腹と節の間隔は約１ｍ以下となる。従って、１ｍ角以上（例えば１．４ｍ×１．１ｍ）の大面積半導体膜を生成する際、ラダー電極上に定在波による電圧分布が生じ、結果として生成膜の厚さが不均一になる。このような膜厚分布の不均一化は、発電効率の低下の原因となる。
【０００５】
このように、発電効率を向上させるために、放電電極に供給される高周波の電圧分布を均一化し、生成される微結晶Ｓｉ膜等の半導体膜の膜質を向上させる必要がある。
【０００６】
特許文献１に開示されたプラズマＣＶＤ装置は、放電電極の給電点から高周波電源の方向を見た時のインピーダンスを変更するためのインピーダンス変更手段を備えている。そして、そのインピーダンス変更手段は、高周波電源から複数の放電電極へ高周波電力を供給するための複数の高周波ケーブルの中の少なくとも１つに設けられている。このように、このプラズマＣＶＤ装置によれば、インピーダンスの不均一を調整することによって、放電電極上の電圧分布、すなわち生成膜の膜厚分布の不均一を抑制することを目的としている。
【０００７】
ここで、この特許文献１に開示されたプラズマＣＶＤ装置によれば、インピーダンスは、手作業によって調整されていた。このようなインピーダンスの調整は、例えば、製膜処理と装置のセルフクリーニング処理との間で必要である。それは、両処理間で装置に導入されるガスの種類が異なっており、プラズマ特性、ひいては適正インピーダンスも異なってくるからである。このようなインピーダンスの調整を手作業によって行う場合、約４０分の時間が必要であった。このことは、太陽電池モジュールの生産性の低下の原因となる。
【０００８】
【特許文献１】特開２００４−１２４１５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、生産性を向上させることができるプラズマＣＶＤ装置、基板処理システム、及びプラズマＣＶＤ装置における製膜・セルフクリーニング方法を提供することにある。
【００１０】
本発明の他の目的は、生成される半導体膜の膜質を向上させることができるプラズマＣＶＤ装置、基板処理システム、及び製膜方法を提供することにある。
【００１１】
本発明の更に他の目的は、セルフクリーニング時の放電電極のオーバーエッチングを抑制することができるプラズマＣＶＤ装置、基板処理システム、及びセルフクリーニング方法を提供することにある。
【課題を解決するための手段】
【００１２】
以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、［課題を解決するための手段］を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１３】
本発明に係るプラズマＣＶＤ装置（１００）は、製膜室（１０）と、その製膜室（１０）内に配置された放電電極（２０）と、その放電電極（２０）上の複数の給電点（６、７）のそれぞれに接続された複数の高周波ケーブル（８、９）と、電力分配器（５２）を通してそれら複数の高周波ケーブル（８、９）に高周波電力を供給する高周波電源（５０）と、それら複数の高周波ケーブル（８、９）のそれぞれに設けられた複数のインピーダンス変更機構（４、５）と、それら複数のインピーダンス変更機構（４、５）に接続された調整部（６０）とを備える。この調整部（６０）は、複数のインピーダンス変更機構（４、５）のそれぞれのインピーダンス（Ｚ）を調整することによって、複数の給電点（６、７）のそれぞれに供給される高周波電力を自動的に調整する。
【００１４】
このように本発明によれば、複数のインピーダンス変更機構（４、５）のインピーダンス（Ｚ）の調整は自動的に実行されるため、その調整時間が大幅に削減される。すなわち、製膜処理時間が大幅に削減され、半導体装置の生産性が向上する。ここで、これら複数のインピーダンス変更機構（４、５）は、製膜室（１０）の外に設けられると好ましい。
【００１５】
本発明に係るプラズマＣＶＤ装置（１００）において、上記複数のインピーダンス変更機構（４、５）の各々は、複数の高周波ケーブル（８、９）のうち対応する一に接続された分岐ケーブル（４１）と、その分岐ケーブル（４１）の端に接続された受動素子（４２）とを備え、「スタブ」を構成する。上述の調整部（６０）は、複数の受動素子（４２）のそれぞれのインピーダンス（ＺＲ）を調整することによって、複数のインピーダンス変更機構（４、５）のそれぞれのインピーダンス（Ｚ）を自動的に調整する。そのため、この受動素子（４２）として、可変コンデンサ（４５）が用いられると好適である。この時、調整部（６０）は、複数の可変コンデンサ（４５）のそれぞれの静電容量を調整することによって、複数のインピーダンス変更機構（４、５）のそれぞれのインピーダンス（Ｚ）を調整する。また、分岐ケーブル（４１）の長さ（ｄ）は、高周波電源（５０）から供給される高周波の波長（λ）の半分に設定される。また、分岐ケーブル（４１）の特性インピーダンス（Ｚ０）は、高周波ケーブル（８、９）の特性インピーダンス（Ｚ０）と等しい。
【００１６】
本発明に係る基板処理システム（１）は、このようなプラズマＣＶＤ装置（１００）と、そのプラズマＣＶＤ装置（１００）の調整部（６０）に接続された制御装置（２００）とを備える。この制御装置（２００）は、製膜データベース（２４２）を有している。この製膜データベース（２４２）は、複数のインピーダンス変更機構（４、５）のそれぞれにおけるインピーダンス（Ｚ）の調整量と、プラズマＣＶＤ装置（１００）による基板（３０）への処理量とを対応付けて格納する。この処理量は、基板（３０）への製膜速度の分布を示す。また、この処理量は、基板（３０）への製膜速度の基準値に対する変化量（ΔＲ）の分布を示してもよい。
【００１７】
プラズマＣＶＤ装置（１００）における製膜処理時、制御装置（２００）は、この製膜データベース（２４２）を参照することによって、所望のインピーダンス（Ｚ）の調整量を決定し、その調整量を示す制御信号（ＳＣ）を調整部（６０）に出力する。調整部（６０）は、その制御信号（ＳＣ）に応答して、複数のインピーダンス変更機構（４、５）のそれぞれのインピーダンス（Ｚ）を自動的に調整する。
【００１８】
このように、本発明によれば、放電電極（２０）上の電圧分布の不均一を抑制することが可能となる。つまり、基板（３０）上の膜厚分布の不均一を抑制することが可能となる。よって、生成される半導体膜の膜質が向上する。更に、複数のインピーダンス変更機構（４、５）のインピーダンス（Ｚ）の調整は自動的に実行されるため、その調整時間が大幅に削減される。すなわち、製膜処理時間が大幅に削減され、半導体装置の生産性が向上する。
【００１９】
本発明に係る基板処理システム（１）は、制御装置（２００）に接続された膜厚分布測定装置（３００）を更に備える。この膜厚分布測定装置（３００）は、プラズマＣＶＤ装置（１００）によって基板（３０）に形成された半導体膜の膜厚分布を測定し、その膜厚分布を示す膜厚分布データ（Ｄ１）を制御装置（２００）に出力する。制御装置（２００）は、上記製膜データベース（２４２）を参照し、膜厚分布データ（Ｄ１）が示す膜厚分布の分散がより小さくなるように、インピーダンス（Ｚ）の調整量を決定・更新する。そして、制御装置（２００）は、その決定・更新された調整量を示す制御信号（ＳＣ）を調整部（６０）に出力する。調整部（６０）は、その制御信号（ＳＣ）に応答して、複数のインピーダンス変更機構（４、５）のそれぞれのインピーダンス（Ｚ）を自動的に調整する。この時、制御装置（２００）は、膜厚分布データ（Ｄ１）が示す膜厚分布と、更新前の調整量とに基づき、製膜データベース（２４２）を更新してもよい。これにより、製膜データベース（２４２）の精度が向上する。
【００２０】
本発明に係る基板処理システム（１）において、制御装置（２００）は、クリーニングデータベース（２４３）を更に有してもよい。このクリーニングデータベース（２４３）は、複数のインピーダンス変更機構（４、５）のそれぞれにおけるインピーダンス（Ｚ）の調整量と、放電電極（２０）に付着した付着膜の分布とを対応付けて格納する。プラズマＣＶＤ装置（１００）におけるセルフクリーニング処理時、制御装置（２００）は、このクリーニングデータベース（２４３）を参照することによって、所望のインピーダンス（Ｚ）の調整量を決定し、その調整量を示す制御信号（ＳＣ）を調整部（６０）に出力する。調整部（６０）は、その制御信号（ＳＣ）に応答して、複数のインピーダンス変更機構（４、５）のそれぞれのインピーダンス（Ｚ）を自動的に調整する。
【００２１】
従って、セルフクリーニング処理時におけるインピーダンス（Ｚ）の調整時間が大幅に削減され、生産性が向上する。また、付着膜の除去が全体としてほぼ同時に終了するように、放電電極（２０）上の電圧分布を適切に調整することが可能となる。よって、付着膜が剥離しやすい傾向を有するオーバーエッチング領域の発生が抑制される。従って、製品不良が抑制され、クリーニング頻度の上昇及び稼働率の低下が抑制される。これらにより、生産性が向上する。
【００２２】
更に、本発明に係る基板処理システム（１）によれば、製膜処理からセルフクリーニング処理への転換時、制御装置（２００）は、上記クリーニングデータベース（２４３）を参照することによって、複数のインピーダンス変更機構（４、５）のそれぞれにおけるインピーダンス（Ｚ）の調整量を自動的に決定する。また、セルフクリーニング処理から製膜処理への転換時、制御装置（２００）は、上記製膜データベース（２４２）を参照することによって、複数のインピーダンス変更機構（４、５）のそれぞれにおけるインピーダンス（Ｚ）の調整量を自動的に決定する。制御装置（２００）は、それら決定された調整量を示す制御信号（ＳＣ）を、調整部（６０）に出力する。調整部（６０）は、この制御信号（ＳＣ）に応答して、複数のインピーダンス調整機構（４、５）のそれぞれのインピーダンス（Ｚ）を一括して自動的に調整する。
【００２３】
このように、両処理間の転換時において、複数のインピーダンス調整機構（４、５）のそれぞれのインピーダンス（Ｚ）の調整に要する時間が大幅に削減される。具体的には、従来約４０分の時間を要していた調整時間が、ほぼ零になる。よって、プラズマＣＶＤ装置（１００）の稼働率が向上し、非生産時間が短縮される。従って、生産性が向上する。
【００２４】
本発明に係るプラズマＣＶＤ装置（１００）における製膜方法は、（Ａ）複数のインピーダンス変更機構（４、５）のそれぞれにおけるインピーダンス（Ｚ）の調整量と、プラズマＣＶＤ装置（１００）による基板（３０）への処理量とを対応付けて格納する製膜データベース（２４２）を提供するステップと、（Ｂ）その製膜データベース（２４２）を参照することによって、所望のインピーダンス（Ｚ）の調整量を決定するステップと、（Ｃ）決定された調整量に従い、複数のインピーダンス変更機構（４、５）のそれぞれのインピーダンス（Ｚ）を一括して調整するステップと、（Ｄ）複数の高周波ケーブル（８、９）及び調整された複数のインピーダンス変更機構（４、５）を介して、高周波電力を放電電極（２０）に供給するステップとを備える。
【００２５】
本発明に係るプラズマＣＶＤ装置（１００）におけるセルフクリーニング方法は、（ａ）複数のインピーダンス変更機構（４、５）のそれぞれにおけるインピーダンス（Ｚ）の調整量と、放電電極（２０）に付着した付着膜の分布とを対応付けて格納するクリーニングデータベース（２４３）を提供するステップと、（ｂ）そのクリーニングデータベース（２４３）を参照することによって、所望のインピーダンス（Ｚ）の調整量を決定するステップと、（ｃ）決定された調整量に従い、複数のインピーダンス変更機構（４、５）のそれぞれのインピーダンス（Ｚ）を一括して調整するステップと、（ｄ）複数の高周波ケーブル（８、９）及び調整された複数のインピーダンス変更機構（４、５）を介して、高周波電力を放電電極（２０）に供給するステップとを備える。
【発明の効果】
【００２６】
本発明に係るプラズマＣＶＤ装置、基板処理システム、及び製膜・セルフクリーニング方法によれば、生産性が向上する。
【００２７】
本発明に係るプラズマＣＶＤ装置、基板処理システム、及び製膜方法によれば、生成される半導体膜の膜質が向上する。
【００２８】
本発明に係るプラズマＣＶＤ装置、基板処理システム、及びセルフクリーニング方法によれば、セルフクリーニング時の放電電極のオーバーエッチングが抑制される。
【発明を実施するための最良の形態】
【００２９】
添付図面を参照して、本発明によるプラズマＣＶＤ装置、基板処理システム、及びプラズマＣＶＤ装置における製膜・セルフクリーニング方法を説明する。
【００３０】
図１は、本発明に係る基板処理システムの構成を示すブロック図である。この基板処理システム１は、基板処理装置としてのプラズマＣＶＤ装置１００、制御装置２００、及び膜厚分布測定装置３００を有している。制御装置２００は、プラズマＣＶＤ装置１００及び膜厚分布測定装置３００に接続されている。
【００３１】
このような基板処理システム１において、プラズマＣＶＤ装置１００によって処理された基板３０は、膜厚分布測定装置３００に搬入される。膜厚分布測定装置３００は、その基板３０上に形成された半導体膜の膜厚分布を検出し、検出した膜厚分布を示す膜厚分布データＤ１を制御装置２００に出力する。制御装置２００は、膜厚分布データＤ１と共に、プラズマＣＶＤ装置１００の運転環境を示す運転環境データＤＣを受け取る。後に詳しく説明されるように、製膜処理時、制御装置２００は、膜厚分布データＤ１や運転環境ＤＣに基づいて、プラズマＣＶＤ装置１００の運転を制御する制御信号ＳＣを出力する。
【００３２】
図２は、本発明に係るプラズマＣＶＤ装置１００の構成を概略的に示すブロック図である。このプラズマＣＶＤ装置１００は、製膜室（真空容器）１０、その製膜室１０内に配置された放電電極２０、及びその放電電極２０に高周波電力を供給する高周波電源５０を備えている。
【００３３】
製膜室１０には、ガス供給管１１及びガス排気管１２が備えつけられている。ガス供給管１１は、図示しないガス供給源に接続されており、このガス供給管１１を通して、製膜室１０内に所定のガスが導入される。また、ガス排気管１２は、図示しない排気装置に接続されており、このガス排気管１２を通して製膜室１０内から反応後ガスが排気される。
【００３４】
放電電極２０は、複数の電極棒が梯子状に組み合わされた「ラダー電極」である。具体的には、放電電極２０は、第１Ｘ方向電極２１、第２Ｘ方向電極２２、及び複数のＹ方向電極２３を備えている。第１Ｘ方向電極２１と第２Ｘ方向電極２２は、図中のＸ方向に沿って略平行に配置されている。複数のＹ方向電極２３は、第１Ｘ方向電極２１と第２Ｘ方向電極とを接続するように、図中のＹ方向に沿って略平行に配置されている。このようなラダー電極は、高周波電圧の制御、また電界分布の均一化において優れた特性を有する。基板処理時、基板３０は、放電電極２０に対向するように、接地電極（図示されない）に保持される。
【００３５】
また、この放電電極２０には、高周波電力が供給される複数の給電点（入力部）が形成されている。より具体的には、それら複数の給電点６、７は、第１Ｘ方向電極２１及び第２Ｘ方向電極２２に形成されている。例えば、図２において、複数の給電点６ａ〜６ｈが第１Ｘ方向電極２１上に形成され、複数の給電点７ａ〜７ｈが第２Ｘ方向電極２２上に形成されている。このように、放電電極２０は、上下に入力部を８個ずつ有し、これにより、複数のＹ方向電極２３には、上下から挟むように高周波電力が供給される。尚、複数の給電点の数は、８個に限られず、任意の数に設定され得る。
【００３６】
高周波電源５０は、マッチングボックス５１を介して電力分配器５２に接続されている。マッチングボックス５１は、インピーダンスの整合を行う。この電力分配器５２と複数の給電点６、７のそれぞれとの間は、複数の同軸ケーブル（高周波ケーブル）８、９によって接続されている。高周波電源５０からの高周波電力は、電力分配器５２によって複数の同軸ケーブル８、９に分配され、複数の給電点６、７を介して放電電極２０に供給される。
【００３７】
より具体的には、本実施の形態において、プラズマＣＶＤ装置１００は、第１高周波電源５０Ａと第２高周波電源５０Ｂとを備えている。この第１高周波電源５０Ａは、マッチングボックス５１Ａを介して第１電力分配器５２Ａに接続されている。この第１電力分配器５２Ａは、複数の同軸ケーブル８ａ〜８ｈのそれぞれを介して、第１Ｘ方向電極２１に形成された複数の給電点６ａ〜６ｈに接続されている。このように、第１高周波電源５０Ａは、第１Ｘ方向電極２１の側から放電電極２０に高周波電力を供給する。一方、第２高周波電源５０Ｂは、マッチングボックス５１Ｂを介して第２電力分配器５２Ｂに接続されている。この第２電力分配器５２Ｂは、複数の同軸ケーブル９ａ〜９ｈのそれぞれを介して、第２Ｘ方向電極２２に形成された複数の給電点７ａ〜７ｈに接続されている。このように、第２高周波電源５０Ｂは、第２Ｘ方向電極２２の側から放電電極２０に高周波電力を供給する。これら第１及び第２高周波電源５０Ａ、５０Ｂから供給される高周波の周波数は、例えば、６０．０ＭＨｚである。
【００３８】
本発明に係るプラズマＣＶＤ装置１００は、複数のインピーダンス変更機構を備えている。これら複数のインピーダンス変更機構は、複数の同軸ケーブル８、９のそれぞれに備え付けられている。例えば、図２に示されるように、複数のインピーダンス変更機構４ａ〜４ｈが、複数の同軸ケーブル８ａ〜８ｈのそれぞれに設けられ、複数のインピーダンス変更機構５ａ〜５ｈが、複数の同軸ケーブル９ａ〜９ｈのそれぞれに設けられている。これら複数のインピーダンス変更機構４、５のインピーダンスは可変である。つまり、複数のインピーダンス変更機構４、５のそれぞれのインピーダンスを変更することによって、複数の給電点６、７のそれぞれに供給される高周波電力を調整することが可能となる。
【００３９】
また、本発明に係るプラズマＣＶＤ装置１００は、上記複数のインピーダンス変更機構４、５に接続された調整部６０を更に備える。この調整部６０は、制御装置２００（図１参照）からの制御信号ＳＣに応答して、調整信号ＳＡを複数のインピーダンス変更機構４、５に出力する。この調整信号ＳＡは、インピーダンス変更機構４、５のインピーダンスを調整するための信号であり、その調整量を示している。この調整信号ＳＡに応答して、複数のインピーダンス変更機構４、５のそれぞれのインピーダンスが、自動的に一括して適正な値に調整される。これにより、複数の給電点６、７のそれぞれに供給される高周波電力を自動的に一括して調整することが可能となる。
【００４０】
ここで、調整された複数のインピーダンス変更機構４、５のインピーダンスは、必ずしも均一ではない。製膜室１０内における放電電極２０の配置や形状に依存して、複数の同軸ケーブル８、９にかかる負荷は異なり得る。従って、本発明によれば、放電電極２０における「電圧分布」が均一になるように、インピーダンスが自動的に「調整」される。
【００４１】
また、図２に示されるように、このプラズマＣＶＤ装置１００は、製膜室１０内外の運転環境をセンサ群７１によりモニタする測定部７０を更に備えてもよい。この測定部７０は、プラズマＣＶＤ装置１００の運転環境を示す運転環境データＤＣを、制御装置２００に出力する（図１参照）。
【００４２】
図３は、本発明に係るプラズマＣＶＤ装置１００の一部を示す拡大図である。電力分配器５２に接続された同軸ケーブル８は、製膜室１０の壁面に設けられたフランジ１５を通して製膜室１０内に導入され、給電点６に接続されている。図３に示されるように、インピーダンス変更機構４は、電力分配器５２とフランジ１５との間の同軸ケーブル８に備え付けられている。つまり、本発明において、複数のインピーダンス変更機構４、５は、製膜室１０の外（大気側）に設けられている。これにより、インピーダンス変更機構４、５の製膜室１０内部への影響が防止される。
【００４３】
また、本実施の形態において、インピーダンス変更機構４として、「スタブ」が例示される。つまり、各インピーダンス変更機構４は、対応する同軸ケーブル８から分岐した分岐ケーブル４１と、負荷（受動素子）４２とを備えている。図３に示されるように、分岐ケーブル４１の一端は、負荷４２に接続され、その他端はＴ字コネクタ４３を介して対応する同軸ケーブル８に接続されている。
【００４４】
図４は、モデル化された「スタブ」の構成を示す回路図である。ここで、同軸ケーブルの特性インピーダンスをＺ０とする。また、分岐ケーブルの長さをｄとし、その特性インピーダンスは、同軸ケーブルと同じくＺ０であるとする。また、分岐ケーブルの端に接続された負荷（受動素子）のインピーダンスをＺＲとする。更に、同軸ケーブルに供給される高周波の波長をλとする。この時、スタブのインピーダンスＺは、次の式で与えられる。
【００４５】
【数１】
2006066779.tif 000003
尚、数式中の記号上部に付された点は、その記号で表される量が複素数であることを意味する。
【００４６】
このように、スタブのインピーダンスＺは、分岐ケーブル４１の長さｄ、あるいは負荷４２のインピーダンスＺＲを変更することによって、調整可能である。本発明において、分岐ケーブル４１の長さｄは固定される。その代わり、図３に示されるように、調整部６０は、調整信号ＳＡを負荷４２に出力し、その負荷４２のインピーダンスＺＲを調整する。このようにして、調整部６０は、複数のスタブ（インピーダンス変更機構４、５）のそれぞれのインピーダンスＺを自動的に調整する。これにより、複数の給電点６、７に供給される高周波電力が調整される。供給される高周波電力を制御することは、基板３０に対する製膜速度を制御することを意味する。
【００４７】
図５は、本発明に係るインピーダンス変更機構４の構成例を更に詳しく示す回路図である。図５において、分岐ケーブル４１の長さは、高周波電源５０から供給される高周波の波長λの半分（１／２λ）に設定される。この時、分岐ケーブル４１の電気的な影響が無くなり好適である。また、本実施の形態において、負荷４２は、可変コンデンサ４５を含む。そして、調整部６０からの調整信号ＳＡは、可変コンデンサ４５の静電容量を変更し調整する。静電容量の変更はスタブの長さｄの変更と等価であり、このようにして複数のスタブ（インピーダンス変更機構４、５）のインピーダンスＺが調整される。調整部６０によってインピーダンスＺＲを自動的に制御できる点において、可変コンデンサ４５は好適である。
【００４８】
図６は、インピーダンスＺを調整することによる製膜速度への影響を示すグラフである。図６において、横軸は、基板３０のＸ方向に沿った位置（図２中における線Ｓ−Ｓ’に対応）を示し、縦軸は、基板３０への製膜速度の変化量ΔＲを示す。ここで変化量ΔＲは、インピーダンスＺを調整しなかった場合の製膜速度を基準として算出される。また、図６には、複数の給電点６、７に対応した複数の可変コンデンサ４５の静電容量の調整量が示されている。ここで、その静電容量の調整量は、ある値（以下、基準容量と参照される）からの変動量として定義される。
【００４９】
例えば、給電点６ｃ〜６ｆ、７ｃ〜７ｆに対応する可変コンデンサ４５の静電容量が基準容量からＣだけ増加したとする。この時、図６に示されるように、それら給電点６ｃ〜６ｆ、７ｃ〜７ｆに対応する位置、すなわち基板３０の中央付近において、製膜速度が増加する。それ以外の位置、すなわち基板３０の端部付近において、製膜速度が減少する。このように、ある可変コンデンサ４５の静電容量を基準容量から増加させると、それにつながる給電点（６、７）に対応する位置において、製膜速度が増加する。逆に、ある可変コンデンサ４５の静電容量を基準容量から減少させると、それにつながる給電点（６、７）に対応する位置において、製膜速度が減少する。以上の特性を利用することにより、任意の位置における製膜速度を所望の値に制御することが可能となる。また、場合によっては、この特性が逆になることもあり得る。つまり、ある可変コンデンサ４５の静電容量を基準容量から減少（増加）させると、それにつながる給電点に対応する位置において、製膜速度が増加（減少）する場合もある。
【００５０】
次に、基板処理システム１における制御装置２００の構成を説明する。
図７は、本発明に係る制御装置２００の構成例を示すブロック図である。この制御装置２００は、入力部２１０、出力部２２０、演算処理部（ＣＰＵ）２３０、及び記憶部２４０を備えている。また、記憶部２４０には、制御プログラム２４１、製膜データベース２４２、クリーニングデータベース２４３が格納されている。
【００５１】
入力部２１０には、膜厚分布データＤ１、付着膜分布データＤ２、運転環境データＤＣが入力される（図１参照）。膜厚分布データＤ１は、基板３０に形成された半導体膜の膜厚分布を示す。付着膜分布データＤ２は、放電電極２０に付着した付着膜の分布を示す。運転環境データＤＣは、プラズマＣＶＤ装置１００の運転環境を示す。また、出力部２２０からは、プラズマＣＶＤ装置１００の運転を制御する制御信号ＳＣが出力される（図１参照）。この制御信号ＳＣは、プラズマＣＶＤ装置１００の調整部６０に入力される。
【００５２】
製膜データベース２４２は、図６に示されたような製膜データを複数含んでいる。すなわち、製膜データベース２４２は、複数のインピーダンス調整機構４、５のそれぞれにおけるインピーダンスＺの調整量（可変コンデンサ４５の調整量）と、基板３０への処理量とを対応付けて格納している。ここで、「インピーダンスＺの調整量」とは、図６に示されたように、インピーダンスＺの変更箇所やインピーダンスＺ（可変容量）の変更量を含んでいる。また、「基板３０への処理量」とは、図６に示されたように、基板３０への製膜速度の変化量ΔＲの分布を示している。あるいは、「基板３０への処理量」とは、基板３０への製膜速度そのものの分布を示してもよい。製膜データベース２４２が含んでいる複数の製膜データは、それぞれ異なる調整量と処理量を対応付けている。また、図６においては、１次元的なデータが示されているが、この製膜データは、実際には基板３０の面に対応した“２次元データ”であってもよい。更に、製膜データベース２４２は、「運転環境データＤＣが示す運転環境」と、「インピーダンスＺの調整量」と、「基板３０への処理量」とを関連付けて格納してもよい。
【００５３】
クリーニングデータベース２４３は、製膜データベース２４２と同様である。但し、このクリーニングデータベース２４３は、プラズマＣＶＤ装置１００のセルフクリーニング処理時に参照される。すなわち、クリーニングデータベース２４３は、複数のインピーダンス調整機構４、５のそれぞれにおけるインピーダンスＺの調整量（可変コンデンサ４５の調整量）と、放電電極２０に付着した付着膜の分布とを対応付けて格納している。この付着膜の分布は、付着膜分布データＤ２によって制御装置２００に供給される。
【００５４】
制御プログラム２４１は、演算処理部（ＣＰＵ）２３０によって実行されるプログラムであり、上述の製膜データベース２４２やクリーニングデータベース２４３を参照することによって、製膜処理時やセルフクリーニング時におけるインピーダンスＺの適正な調整量を決定する。そして、制御プログラム２４１は、決定されたインピーダンスＺの調整量を示す制御信号ＳＣを、出力部２２０を介してプラズマＣＶＤ装置１００の調整部６０に出力する。
【００５５】
以上のような構成を有する基板処理システム１の動作を、更に詳しく説明する。
【００５６】
（製膜処理）
プラズマＣＶＤ装置１００において、ある時、ある基板３０（以下、第１基板３０と参照される）の処理が終了したとする。処理後、その第１基板３０は、膜厚分布測定装置３００に搬入される。膜厚分布測定装置３００は、プラズマＣＶＤ装置１００によって第１基板３０に形成された半導体膜の膜厚分布を測定する。そして、膜厚分布測定装置３００は、その膜厚分布を示す膜厚分布データＤ１を制御装置２００に出力する。また、プラズマＣＶＤ装置１００の測定部７０は、第１基板３０に対する製膜処理時の運転環境を示す運転環境データＤＣを制御装置２００に出力してもよい。ここで、運転環境とは、プラズマＣＶＤ装置１００内の圧力や温度等を示す。
【００５７】
制御装置２００は、入力部２１０を介して、上記膜厚分布データＤ１や運転環境データＤＣを受け取る。その後、制御プログラム２４１は、膜厚分布データＤ１が示す膜厚分布の分散がより小さくなるような製膜データ（図６参照）を、製膜データベース２４２から検索する。
【００５８】
例えば、第１基板３０に形成された半導体膜が、図８Ａに示されるような膜厚分布を有していたとする。図８Ａにおいて、縦軸は製膜量を示し、横軸は第１基板３０のＸ方向に沿った位置を示している。図８Ａに示されるように、第１基板３０への製膜処理の結果、基板中央部よりも基板端部に対して多くの半導体膜が蒸着されたとする。この時、制御プログラム２４１は、製膜データベース２４２を参照し、基板中央部に対する製膜速度が増加するような製膜データを選び出す。ここでは、図６に示されたような製膜データが好適である。この製膜データは、基板中央部に対応するインピーダンス変更機構４、５のインピーダンスＺを適宜調整すると、基板中央部における製膜速度が増加し、基板端部における製膜速度が減少することを示している。従って、生成される半導体膜の膜厚分布の分散がより小さくなることが予測される（図８Ｂ参照）。
【００５９】
このように、制御装置２００の制御プログラム２４１は、製膜データベース２４２を参照し、膜厚分布データＤ１が示す膜厚分布の分散がより小さくなるように、複数のインピーダンス変更機構４、５に対する調整量を決定する、あるいは更新する。また、製膜データがプラズマＣＶＤ装置１００の運転環境と関連付けられている場合、制御プログラム２４１は、膜厚分布データＤ１だけでなく運転環境データＤＣをも考慮にいれて、複数のインピーダンス変更機構４、５に対する調整量を決定する。具体的には、現在の運転環境と比較的近い場合の製膜データが選び出される。これにより、インピーダンスＺのより高精度な制御が可能となる。制御装置２００は、以上のように決定・更新された調整量を示す制御信号ＳＣを、出力部２２０を介して、プラズマＣＶＤ装置１００の調整部６０に出力する。
【００６０】
次に、プラズマＣＶＤ装置１００には、被処理対象である次の基板３０（以下、第２基板３０と参照される）が搬入される。製膜処理時、その第２基板３０は、放電電極２０に対向するように接地電極（図示されない）に保持される。その後、製膜室１０にはガス供給管１１を通してシラン（ＳｉＨ４）が供給される。また、放電電極２０には、第１高周波電源５０Ａから複数の給電点６ａ〜６ｈを介して第１高周波が供給され、同時に第２高周波電源５０Ｂから複数の給電点７ａ〜７ｈを介して第２高周波が供給される。これにより、放電電極２０と第２基板３０との間の領域にプラズマが発生し、第２基板３０上に所望の半導体膜が形成される。
【００６１】
ここで、第１高周波と第２高周波の周波数は同一に設定され、その値は例えば６０．０ＭＨｚである。第１高周波と第２高周波の位相も等しい場合、Ｙ方向電極２３の中間点付近に定在波の腹（最大点）が形成されてしまう。そのため、本実施の形態において、第１高周波と第２高周波との位相差Δθは、時間的に変動するように制御される（位相変調法）。これにより、定在波の最大点はＹ方向に沿って往復し、放電電極２０上のＹ方向電極２３に沿った電圧分布の時間平均は均一となる。つまり、第２基板３０上のＹ方向に沿った膜厚分布の不均一が抑制される。
【００６２】
同時に、調整部６０は、制御装置２００から受け取った制御信号ＳＣに応答して、複数のインピーダンス変更機構４、５に調整信号ＳＡを一括して出力する。この調整信号ＳＡは、制御信号ＳＣが指示するインピーダンスＺ（可変コンデンサ４５の静電容量）の調整量を示している。そして、この調整信号ＳＡによって、複数のインピーダンス変更機構４、５のインピーダンスＺが、所望の値に自動的に設定される。図６に示されたような製膜データに従った結果、第２基板３０のＸ方向に沿った膜厚分布は、例えば図８Ｂに示されたような分布になる。これにより、Ｘ方向に沿った膜厚分布の分散は、およそ半分の値に低減されることが確認された。
【００６３】
このように、本発明によれば、放電電極２０上のＸ方向に沿った電圧分布の不均一を抑制することが可能となる。つまり、基板３０上のＸ方向に沿った膜厚分布の不均一を抑制することが可能となる。よって、生成される半導体膜の膜質、すなわち太陽電池の発電効率が向上する。更に、本発明によれば、複数のインピーダンス変更機構４、５のインピーダンスＺの調整は、自動的に実行されるため、その調整時間が大幅に削減される。すなわち、製膜処理時間が大幅に削減され、半導体装置の生産性が向上する。
【００６４】
製膜処理後、第２基板３０も膜厚分布測定装置３００に搬入される。膜厚分布測定装置３００は、第２基板３０に形成された半導体膜の膜厚分布（図８Ｂ参照）を測定し、その膜厚分布を示す膜厚分布データＤ１を制御装置２００に出力する。また、プラズマＣＶＤ装置１００の測定部７０は、第２基板３０に対する製膜処理時の運転環境を示す運転環境データＤＣを制御装置２００に出力してもよい。
【００６５】
制御部２００は、第２基板３０に対する製膜条件及び製膜結果を表すインピーダンスＺの調整量及び膜厚分布データＤ１に基づいて、製膜データベース２４２を更新する。これにより、製膜データベース２４２の精度は向上していく。そして、制御部２００は、次に処理される基板３０に対して、製膜データベース２４２から最適な製膜データを再度選択し、インピーダンスＺの調整量を決定・更新していく。このように、本発明によれば、インピーダンスＺの調整量がフィードバック制御される。よって、生成される半導体膜の膜質は、製造バッチごとに向上していく。
【００６６】
（セルフクリーニング処理）
基板３０に対して繰り返し製膜処理を続けると、放電電極２０や製膜室１０の内壁に半導体膜が付着してくる。この付着した半導体膜は、以下「付着膜」と参照される。このような付着膜は、放電電極２０から剥離し、処理中の基板３０に降り注ぐ可能性がある。このことは、不良品発生の原因となる。従って、製膜処理を所定の回数繰り返した後、プラズマＣＶＤ装置１００内を清掃する必要がある。この作業は、「セルフクリーニング」と呼ばれている。
【００６７】
セルフクリーニング処理時、製膜室１０内にはガス供給管１１を通してＮＦ３が供給される。また、放電電極２０には、第１高周波電源５０Ａ及び第２高周波電源５０Ｂから高周波電力が供給される。これにより、放電電極２０と接地電極との間の領域にＦラジカルが発生し、そのＦラジカルと付着膜が反応することにより、放電電極２０等から付着膜が除去される。
【００６８】
本発明によれば、このセルフクリーニング時においても、複数のインピーダンス変更機構４、５のインピーダンスＺが調整される。具体的には、制御装置２００の記憶部２４０に格納されたクリーニングデータベース２４３は、複数のインピーダンス変更機構４、５のそれぞれにおけるインピーダンスＺの調整量と、放電電極２０に付着した付着膜の分布とを対応付けている。この付着膜の分布を示す付着膜分布データＤ２は、プラズマＣＶＤ装置１００から自動的に入力されてもよいし、オペレータによって入力されてもよい。
【００６９】
セルフクリーニング処理時、制御装置２００は、クリーニングデータベース２４３を参照することによって、複数のインピーダンス変更機構４、５のインピーダンスＺの調整量を自動的に決定する。そして、制御装置２００は、その調整量を示す制御信号ＳＣをプラズマＣＶＤ装置１００の調整部６０に出力する。調整部６０は、この制御信号ＳＣに応答して、複数のインピーダンス調整機構４、５のそれぞれのインピーダンスＺを一括して自動的に調整する。よって、インピーダンスＺの調整時間が大幅に削減される。
【００７０】
本発明によれば、付着膜の分布とインピーダンスＺの調整量がデータベース化されているため、複数のパターンの中から放電電極２０上の電圧分布を適切に選択するることが可能である。つまり、付着膜が放電電極２０に不均一に付着している場合においても、付着膜の除去が全体としてほぼ同時に終了するように、電圧分布を適切に調整することが可能である。付着膜が適切に除去されるので、放電電極２０とＦラジカルとの反応によるオーバーエッチングが抑制される。付着膜が剥離しやすい傾向を有するオーバーエッチング領域の発生が抑制されるため、製品不良が抑制される。更に、クリーニング頻度の上昇及び稼働率の低下が抑制される。従って、生産性が向上する。
【００７１】
（転換時の動作）
上記のように、製膜処理においてはＳｉＨ４が用いられ、セルフクリーニング処理においてはＮＦ３が用いられる。両処理において用いられるガスが異なるため、製膜室１０内に発生するプラズマの特性も異なってくる。従って、放電電極２０に対する適正なインピーダンスも両処理間で異なってくる。
【００７２】
本発明によれば、製膜処理からセルフクリーニング処理への転換時、制御装置２００は、上記クリーニングデータベース２４３を参照することによって、複数のインピーダンス変更機構４、５のそれぞれのインピーダンスＺの調整量を自動的に決定する。また、セルフクリーニング処理から製膜処理への転換時、制御装置２００は、上記製膜データベース２４２を参照することによって、複数のインピーダンス変更機構４、５のそれぞれのインピーダンスＺの調整量を自動的に決定する。そして、制御装置２００は、決定された調整量を示す制御信号ＳＣを、プラズマＣＶＤ装置１００の調整部６０に出力する。調整部６０は、この制御信号ＳＣに応答して、複数のインピーダンス調整機構４、５のそれぞれのインピーダンスＺを一括して自動的に調整する。
【００７３】
このように、両処理間の転換時において、複数のインピーダンス調整機構４、５のそれぞれのインピーダンスＺの調整に要する時間が大幅に削減される。具体的には、従来約４０分の時間を要していた調整時間が、ほぼ零になる。よって、プラズマＣＶＤ装置１００の稼働率が向上し、非生産時間が短縮される。従って、生産性が向上する。
【００７４】
以上に説明されたように、本発明に係るプラズマＣＶＤ装置１００、基板処理システム１、及び製膜・セルフクリーニング方法によれば、生産性が向上する。また、本発明に係るプラズマＣＶＤ装置１００、基板処理システム１、及び製膜方法によれば、生成される半導体膜の膜質が向上する。更に、本発明に係るプラズマＣＶＤ装置１００、基板処理システム１、及びセルフクリーニング方法によれば、セルフクリーニング時の放電電極のオーバーエッチングが抑制される。本発明は、優れた膜質が要求される微結晶シリコン膜を用いるタンデム型太陽電池モジュールの製造や、膜厚分布の均一化が困難な大面積太陽電池モジュールの製造に対して、特に有効である。
【図面の簡単な説明】
【００７５】
【図１】図１は、本発明に係る基板処理システムの構成を示すブロック図である。
【図２】図２は、本発明に係るプラズマＣＶＤ装置の構成を示す概略図である。
【図３】図３は、本発明に係るプラズマＣＶＤ装置の構成の一部を示す拡大概略図である。
【図４】図４は、本発明に係るインピーダンス変更機構のモデル化された構成を示す回路図である。
【図５】図５は、本発明に係るインピーダンス変更機構の構成例を示す回路図である。
【図６】図６は、本発明に係る製膜データベースの内容を示すグラフである。
【図７】図７は、本発明に係る制御装置の構成を示すブロック図である。
【図８Ａ】図８Ａは、本発明に係る基板処理システムの動作を説明するためのグラフである。
【図８Ｂ】図８Ｂは、本発明に係る基板処理システムの動作を説明するためのグラフである。
【符号の説明】
【００７６】
１    基板処理システム
４、５    インピーダンス変更機構
６、７    給電点
８、９    同軸ケーブル
１０    製膜室
１１    ガス供給管
１２    ガス排気管
１５    フランジ
２０    放電電極
２１    第１Ｘ方向電極
２２    第２Ｘ方向電極
２３    Ｙ方向電極
３０    基板
４１    分岐ケーブル
４２    負荷
４３    Ｔ字コネクタ
４５    可変コンデンサ
５０    高周波電源
５１    マッチングボックス
５２    電力分配器
６０    調整部
７０    測定部
７１    センサ群
１００    プラズマＣＶＤ装置
２００    制御装置
２１０    入力部
２２０    出力部
２３０    ＣＰＵ
２４０    記憶部
２４１    制御プログラム
２４２    製膜データベース
２４３    クリーニングデータベース
【図１】
2006066779.tif 000004
【図２】
2006066779.tif 000005
【図３】
2006066779.tif 000006
【図４】
2006066779.tif 000007
【図５】
2006066779.tif 000008
【図６】
2006066779.tif 000009
【図７】
2006066779.tif 000010
【図８Ａ】
2006066779.tif 000011
【図８Ｂ】
2006066779.tif 000012