(57)【要約】【課題】接続不良などの不具合を抑制して、半導体チップからの熱の放散性を高めることができる半導体装置（半導体内蔵モジュール）とその製造方法を提供する。【解決手段】パッケージ基板上に、樹脂絶縁膜が積層して形成されており、この中に半導体チップが埋め込まれて設けられている。ここで、樹脂絶縁膜に開口部が開口されており、この開口部を介して半導体チップおよび他の半導体領域を熱的に接続して、半導体チップにおいて発生した熱を他の半導体領域に放散させる導電性の熱伝導層ＨＷが樹脂絶縁膜上に形成されている構成とする。【選択図】図１
2006140194.tif 000002
【特許請求の範囲】
【請求項１】
パッケージ基板と、
前記パッケージ基板上に積層して形成された樹脂絶縁膜と、
前記樹脂絶縁膜中に埋め込まれて設けられた半導体チップと、
前記樹脂絶縁膜上に形成され、前記樹脂絶縁膜に開口された開口部を介して前記半導体チップおよび他の半導体領域を熱的に接続して、前記半導体チップにおいて発生した熱を前記他の半導体領域に放散させる導電性の熱伝導層と
を有する半導体装置。
【請求項２】
前記半導体チップとして複数の半導体チップが前記樹脂絶縁膜中に埋め込まれて設けられており、
前記熱伝導層が、前記半導体チップおよび前記他の半導体領域として、前記複数の半導体チップ間を熱的に接続する
請求項１に記載の半導体装置。
【請求項３】
前記パッケージ基板が半導体基板であり、
前記熱伝導層が、前記半導体チップおよび前記他の半導体領域として、前記半導体チップと前記パッケージ基板の間を熱的に接続する
請求項１に記載の半導体装置。
【請求項４】
前記熱伝導層が前記半導体チップに熱的に接続する領域において、前記半導体チップの表面に形成された保護膜により前記熱伝導層と前記半導体チップとが電気的には絶縁されている
請求項１に記載の半導体装置。
【請求項５】
前記熱伝導層が前記半導体チップに熱的に接続する領域において、前記熱伝導層として複数の導電層が積層して形成されている
請求項１に記載の半導体装置。
【請求項６】
パッケージ基板上に、内部に半導体チップを埋め込みながら、樹脂絶縁膜を積層して形成する工程と、
前記樹脂絶縁膜に前記半導体チップおよび他の半導体領域に達する開口部を形成する工程と、
前記樹脂絶縁膜上に、前記開口部を介して前記半導体チップおよび前記他の半導体領域を熱的に接続して、前記半導体チップにおいて発生した熱を前記他の半導体領域に放散させる導電性の熱伝導層を形成する工程と
を有する半導体装置の製造方法。
【請求項７】
内部に前記半導体チップを埋め込みながら、前記樹脂絶縁膜を積層して形成する工程において、前記半導体チップとして複数の半導体チップを前記樹脂絶縁膜中に埋め込みながら形成し、
前記開口部を形成する工程において、前記半導体チップおよび前記他の半導体領域として前記複数の半導体チップに達する開口部を形成し、
前記熱伝導層を形成する工程において、前記複数の半導体チップ間を熱的に接続するように形成する
請求項６記載の半導体装置の製造方法。
【請求項８】
前記パッケージ基板が半導体基板であり、
前記開口部を形成する工程において、前記半導体チップおよび前記他の半導体領域として前記半導体チップおよび前記パッケージ基板に達する開口部を形成し、
前記熱伝導層を形成する工程において、前記半導体チップおよび前記他の半導体領域として、前記半導体チップと前記パッケージ基板の間を熱的に接続するように形成する
請求項６記載の半導体装置の製造方法。
【請求項９】
前記熱伝導層を形成する工程において、前記半導体チップの表面に形成された保護膜により前記熱伝導層と前記半導体チップとが電気的には絶縁されるように、前記熱伝導層を形成する
請求項６に記載の半導体装置の製造方法。
【請求項１０】
前記熱伝導層を形成する工程において、前記熱伝導層として複数の導電層を積層して形成する
請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関し、特にシステムインパッケージと呼ばれる形態の半導体を内蔵してモジュール化された半導体装置と、その製造方法に関するものである。
【背景技術】
【０００２】
近年の電気製品は、例えば携帯電話やＰＤＡ（Personal Digital Assistant）などのように、持ち運びに便利なように小型化や軽量化が進められてきている。このため、これらの電気製品に搭載される半導体内蔵モジュール（ＡＳＩＴ）などの半導体装置に対しても小型化や軽量化が求められている。
【０００３】
上記の従来の半導体内蔵モジュールは、例えば、シリコン基板上に絶縁層としてポリイミドなどの樹脂絶縁膜をパターン形成し、めっきによって銅配線を形成し、発熱体となる半導体チップを厚さ２５μｍなどに薄型化して搭載し、その上層に再び絶縁層としてポリイミドなどの樹脂絶縁膜をパターン形成し、さらにめっきによって銅配線を形成するという方法で形成していた。
【０００４】
上記のようにして形成した半導体内蔵モジュールは、薄型化によって半導体チップの体積が小さいことにより熱容量も小さくなっていることに加えて、半導体チップが熱伝導性の低い樹脂層に挟まれた構成となっていることから、半導体チップで発生される熱は外部に伝わりにくく、モジュールの内部にこもってしまうことになる。
【０００５】
上記のようにモジュールの小型化が進められれば、結局半導体チップのような高発熱体を小さい体積中に封じ込めることになり、上記の構成の半導体内蔵モジュールにおいて半導体チップからの熱が放散しにくい場合、半導体チップ周辺が部分的に高温となって、誤動作や動作しなくなるなどの不具合をもたらしたり、半導体の寿命を縮めることになる傾向があった。
【０００６】
図１３（ａ）および（ｂ）は高発熱半導体チップと低発熱半導体チップを搭載した半導体内蔵モジュールにおける上記の問題に関連する温度分布を示す図であり、図１３（ａ）は平面図、図１３（ｂ）は断面図である。図中、細線のハッチングの密度は動作時の温度を示し、温度が高い場所ほど密度の高いハッチングで示している。
シリコンのパッケージ基板５０上において、高発熱半導体チップ５１と低発熱半導体チップ５２には、その一方のチップに接続された銅配線（５３ａ、５３ｂ）や両チップに接続された銅配線５３ｃが形成された状態で、ポリイミドなどの樹脂絶縁膜５４で全体が被覆されてモジュール化されており、これが筐体５５に収められて電気製品を構成している。
【０００７】
上記の構成において、高発熱半導体チップ５１で発生した熱の一部は両チップに接続された銅配線５３ｃにより低発熱半導体チップ５２側に伝えられるものの、樹脂絶縁膜５４が高発熱半導体チップ５１全体を被覆して形成されていることから、大部分の熱は高発熱半導体チップ５１の近傍にこもってしまい、筐体５５への熱の放散も高発熱半導体チップ５１側のみで生じるので効率が低く、高発熱半導体チップ５１近傍での温度は非常に高くなってしまう。
【０００８】
特許文献１において、第１のチップ表面の微細な発熱部と第２のチップが接している構成の半導体装置が開示されている。
しかし、上記の半導体装置では第１および第２のチップの金属膜同士が物理的に接しているだけであるので、この状態での第１および第２のチップ同士の熱拡散は不十分であり、さらに樹脂封止時に第１および第２のチップの隙間に樹脂が入り込んで断熱されやすい構造となっている。また、第１および第２のチップが物理的に接しているだけなので、その後の樹脂封止の工程で第１および第２のチップの隙間に樹脂がさらに入り込むと、一方のチップがあおられて接続不良となってしまう。
【特許文献１】特開２００３−２８２８２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
解決しようとする問題点は、半導体内蔵モジュールにおいて、半導体チップからの熱の放散が十分ではなく、接続不良などの不具合を抑制して熱放散性を高めることが困難であるという点である。
【課題を解決するための手段】
【００１０】
本発明の半導体装置は、パッケージ基板と、前記パッケージ基板上に積層して形成された樹脂絶縁膜と、前記樹脂絶縁膜中に埋め込まれて設けられた半導体チップと、前記樹脂絶縁膜上に形成され、前記樹脂絶縁膜に開口された開口部を介して前記半導体チップおよび他の半導体領域を熱的に接続して、前記半導体チップにおいて発生した熱を前記他の半導体領域に放散させる導電性の熱伝導層とを有する。
【００１１】
上記の本発明の半導体装置は、パッケージ基板上に、樹脂絶縁膜が積層して形成されており、この中に半導体チップが埋め込まれて設けられている。ここで、樹脂絶縁膜に開口部が開口されており、この開口部を介して半導体チップおよび他の半導体領域を熱的に接続して、半導体チップにおいて発生した熱を他の半導体領域に放散させる導電性の熱伝導層が樹脂絶縁膜上に形成されている。
【００１２】
上記の本発明の半導体装置は、好適には、前記半導体チップとして複数の半導体チップが前記樹脂絶縁膜中に埋め込まれて設けられており、前記熱伝導層が、前記半導体チップおよび前記他の半導体領域として、前記複数の半導体チップ間を熱的に接続する。
また、好適には、前記パッケージ基板が半導体基板であり、前記熱伝導層が、前記半導体チップおよび前記他の半導体領域として、前記半導体チップと前記パッケージ基板の間を熱的に接続する。
【００１３】
また、本発明の半導体装置の製造方法は、パッケージ基板上に、内部に半導体チップを埋め込みながら、樹脂絶縁膜を積層して形成する工程と、前記樹脂絶縁膜に前記半導体チップおよび他の半導体領域に達する開口部を形成する工程と、前記樹脂絶縁膜上に、前記開口部を介して前記半導体チップおよび前記他の半導体領域を熱的に接続して、前記半導体チップにおいて発生した熱を前記他の半導体領域に放散させる導電性の熱伝導層を形成する工程とを有する。
【００１４】
上記の本発明の半導体装置の製造方法は、まず、パッケージ基板上に、内部に半導体チップを埋め込みながら、樹脂絶縁膜を積層する。次に、樹脂絶縁膜に半導体チップおよび他の半導体領域に達する開口部を形成する。次に、樹脂絶縁膜上に、開口部を介して半導体チップおよび他の半導体領域を熱的に接続して、半導体チップにおいて発生した熱を他の半導体領域に放散させる導電性の熱伝導層を形成する。
【００１５】
上記の本発明の半導体装置の製造方法は、好適には、内部に前記半導体チップを埋め込みながら、前記樹脂絶縁膜を積層して形成する工程において、前記半導体チップとして複数の半導体チップを前記樹脂絶縁膜中に埋め込みながら形成し、前記開口部を形成する工程において、前記半導体チップおよび前記他の半導体領域として前記複数の半導体チップに達する開口部を形成し、前記熱伝導層を形成する工程において、前記複数の半導体チップ間を熱的に接続するように形成する。
また、好適には、  前記パッケージ基板が半導体基板であり、前記開口部を形成する工程において、前記半導体チップおよび前記他の半導体領域として前記半導体チップおよび前記パッケージ基板に達する開口部を形成し、前記熱伝導層を形成する工程において、前記半導体チップおよび前記他の半導体領域として、前記半導体チップと前記パッケージ基板の間を熱的に接続するように形成する。
【発明の効果】
【００１６】
本発明の半導体装置は、樹脂絶縁膜の開口部を介して、熱伝導層が半導体チップと他の半導体領域を熱的に接続するように形成されており、接続不良などの不具合を抑制して、半導体チップからの熱の放散性を高めることができる。
【００１７】
また、本発明の半導体装置の製造方法は、樹脂絶縁膜の開口部を介して、半導体チップと他の半導体領域を熱的に接続するように熱伝導層を形成することにより、接続不良などの不具合を抑制して、半導体チップからの熱の放散性を高めた半導体装置を製造することができる。
【発明を実施するための最良の形態】
【００１８】
以下に、本発明の半導体装置（半導体内蔵モジュール）およびその製造方法の実施の形態について、図面を参照して説明する。
【００１９】
図１は本実施形態に係るＳｉＰ（システムインパッケージ）と呼ばれる半導体装置（半導体内蔵モジュール）の模式断面図である。
例えば、シリコンからなるパッケージ基板１０の表面に酸化シリコンなどの層間絶縁膜１１が形成されており、その上層に、アルミニウムなどの導電層からなる下部電極１２およびＴａ2Ｏ5などの絶縁層からなる容量絶縁膜１３が積層してパターン加工されており、その上層を被覆して酸化シリコンなどの層間絶縁膜１４が容量絶縁膜１３の一部を露出する開口部を設けて形成され、開口部内にアルミニウムなどの導電層からなる上部電極１５が形成されている。また、下部電極１２に接続して、アルミニウムなどの導電層からなる下部電極取り出し層１６が形成されている。
以上のようにして、例えば複数の静電容量素子Ｃが形成されている。図面上は４個形成されている状態を示している。また、抵抗素子やインダクタンスなどのその他の受動素子が形成されていてもよい。
【００２０】
上記の静電容量素子Ｃを被覆して、例えばポリイミドなどからなる第１樹脂絶縁膜１７が形成されている。
第１樹脂絶縁膜１７には、静電容量素子Ｃの上部電極１５および下部電極取り出し層１６ａに達する第１開口部Ｖ１が形成されており、シード層１８および銅層２０からなる第１配線Ｗ１が第１開口部Ｖ１内に埋め込まれたプラグ部分と一体に第１樹脂絶縁膜１７上にパターン形成されている。
【００２１】
上記の第１樹脂絶縁膜１７上に、ダイアタッチフィルム（ＤＡＦ）２１を介して、トランジスタなどの能動素子やその他の回路などが形成された半導体チップ２２が複数個（図面上は２個）貼り合わされている。
半導体チップ２２には、パッド２２ａが形成されており、パッド以外の表面に保護層２２ｂが形成されている。
【００２２】
上記の半導体チップ２２および第１配線Ｗ１を被覆して、例えばポリイミドなどからなる第２樹脂絶縁膜２３が形成されている。
第２樹脂絶縁膜２３には、半導体チップ２２のパッド２２ａおよび第１配線Ｗ１の銅層２０に達する第２開口部Ｖ２が形成されており、シード層２４および銅層２５からなる第２配線Ｗ２が第２開口部Ｖ２内に埋め込まれたプラグ部分と一体に第２樹脂絶縁膜２３上にパターン形成されている。
【００２３】
また、第２樹脂絶縁膜２３には、半導体チップ２２の保護膜２２ｂに達する半導体チップ熱放散用開口部Ｈ２が形成されている。
半導体チップ熱放散用開口部Ｈ２内において、半導体チップ２２の保護膜２２ｂに接するように、第２配線Ｗ２を構成するシード層２４および銅層２５と同一の層であるシード層２４ａおよび銅層２５ａからなるチップ被覆熱伝導層Ｗ２ａが形成されている。
【００２４】
上記の第２配線Ｗ２を被覆して、例えばポリイミドなどからなる第３樹脂絶縁膜２６が形成されている。第３樹脂絶縁膜２６は平坦化して形成されている。
第３樹脂絶縁膜２６には、上記のチップ被覆熱伝導層Ｗ２ａを露出させる開口部が形成されており、さらに、上記の層間絶縁膜（１１，１４）、第１樹脂絶縁膜１７、第２樹脂絶縁膜２３および第３樹脂絶縁膜２６に、パッケージ基板１０の表面に達する基板熱放散用開口部Ｈ１が形成されている。
【００２５】
上記の基板熱放散用開口部Ｈ１においてパッケージ基板１０に接して、半導体チップ熱放散用開口部Ｈ２においてチップ被覆熱伝導層Ｗ２ａに接して、これらの開口部内を被覆するように、第３樹脂絶縁膜２６の上層に、シード層２７および銅層２８からなる熱伝導層ＨＷが形成されている。
半導体チップ熱放散用開口部Ｈ２内壁においては、チップ被覆熱伝導層Ｗ２ａと熱伝導層ＨＷが積層して形成されていることから、半導体チップの表面での熱容量を確保してチップ内の熱のばらつきを抑えることができる。
熱伝導層ＨＷは、２個の半導体チップ２２間および半導体チップ２２とパッケージ基板１０の間を熱的に接続する。
【００２６】
半導体チップ熱放散用開口部Ｈ２において熱伝導層ＨＷはチップ被覆熱伝導層Ｗ２ａに接続して形成されており、チップ被覆熱伝導層Ｗ２ａは半導体チップ２２の保護膜２２ａに接している。即ち、熱伝導層ＨＷは半導体チップ２２と電気的に接続はされていない。
一方、基板熱放散用開口部Ｈ１においては、熱伝導層ＨＷはパッケージ基板１０に熱的にも電気的にも接続して形成されているが、電気的な接続は必ずしも必要ではない。
【００２７】
上記の熱伝導層ＨＷは、導電性を有し、上記のように、例えばシード層２７と銅層２８の積層体からなる。他の導電性材料を用いることもできる。
一般に、導電層は熱伝導性が高く、例えば銅の熱伝導度は３９８Ｗ／ｍ・℃であって、シリコンの熱伝導度（１５０Ｗ／ｍ・℃）の２倍以上の材料であり、ポリイミド樹脂の熱伝導度（０．１Ｗ／ｍ・℃以下）よりはるかに大きな値を有している。
【００２８】
上記の熱伝導層ＨＷが形成されていない領域において、第３樹脂絶縁膜２６に第２配線Ｗ２に達する開口部が形成されており、内壁面を被覆してシード層２７が形成され、シード層２７上に銅ポスト３０が形成されている。
さらに、熱伝導層ＨＷの上層に、銅ポスト３０の周囲を被覆し、基板熱放散用開口部Ｈ１および半導体チップ熱放散用開口部Ｈ２を埋め込んで全面に、例えばエポキシ樹脂からなるバッファ層３１が形成されている。バッファ層３１の表面から銅ポスト３０の頂部が露出しており、ハンダボールからなる突起電極（バンプ）３２が銅ポスト３０に接続して形成されている。
【００２９】
上記の本実施形態に係る半導体装置は、シリコンからなるパッケージ基板１０上に第１、第２および第３樹脂絶縁膜（１７，２３，２６）が積層して形成されており、この内部に埋め込まれて複数個の半導体チップ２２が設けられている。これらの樹脂絶縁膜に半導体チップ２２とパッケージ基板１０に達する開口部が形成されており、これらの開口部を介して導電性の熱伝導層が形成されており、この熱伝導層により、半導体チップ２２および他の半導体チップあるいはシリコンからなるパッケージ基板などの他の半導体領域を熱的に接続して、半導体チップにおいて発生した熱を他の半導体領域に放散させる構成となっている。
【００３０】
本実施形態の半導体装置は、シリコンより熱伝導性の高い銅を熱伝導体として利用した構造であって、この銅パターンはチップ表面の微小な発熱部とチップ表面全体および、隣接チップを熱的に接続した構造であって、またさらにシリコン基板にも直接、接しておりモジュール全体に渡って熱を運ぶことができるものである。結局モジュール全体で熱を共有し、その結果半導体チップからの熱は、モジュール全体に分散することができ、パッケージの熱抵抗を下げることができる。これにより、熱がこもりやすくなる小型化および軽量化が進められた半導体装置に対応することができる。
【００３１】
次に、本実施形態に係る半導体装置の製造方法について説明する。
まず、図２（ａ）に示すように、シリコンからなるパッケージ基板１０上に、例えばＣＶＤ（Chemical Vapor Deposition）法などにより酸化シリコンを堆積させて層間絶縁膜１１を形成し、さらに例えばスパッタリング法などによりアルミニウムを堆積させ、パターン加工して下部電極１２を形成し、その上層に例えばスパッタリング法によりＴａ2Ｏ5などの絶縁材量を成膜して容量絶縁膜１３を形成する。さらに例えばＣＶＤ法などで酸化シリコンを成膜して層間絶縁膜１４を形成し、エッチングなどで容量絶縁膜１３を露出する開口部を形成し、露出した容量絶縁膜１３上および下部電極１２上にアルミニウムを堆積させて上部電極１５および下部電極取り出し層１６を形成する。以上のようにして、図面上４個の静電容量素子Ｃを形成する。また、アルミニウム層のパターン加工やその他の材料のパターン加工などにより、抵抗素子やインダクタンスなどのその他の受動素子を形成してもよい。
ここで、レジスト膜をパターン形成してドライエッチングなどのエッチングを施し、層間絶縁膜（１１，１４）に、例えば直径１．５〜２ｍｍの基板熱放散用開口部Ｈ１を形成しておく。
【００３２】
次に、図２（ｂ）に示すように、例えばスピン塗布などの方法によって静電容量素子Ｃを被覆して、全面に感光性ポリイミド（東レ社製ＰＷ−１０００）を塗布して、例えば１０μｍの膜厚で第１樹脂絶縁膜１７を形成する。第１樹脂絶縁膜１７には、パターン露光および現像などの処理により、上部電極１５および下部電極取り出し層１６に達する第１開口部Ｖ１を形成する。
ここでも、第１樹脂絶縁膜１７には層間絶縁膜（１１，１４）部分と連通するように基板熱放散用開口部Ｈ１を形成する。
上記のパターン露光および現像などの処理としては、例えば、ステッパーにおいて４００ｍＪ／ｃｍ2のブロードバンド光で露光し、スピンディベロッパを用いてＪ．Ｅ．Ｔ．（Just Etching Time）の１．５倍でスプレー現像し、インスペクションマシンで現像検査し、１５０℃で３０分＋２５０℃で２時間の硬化処理を行い、アッシャー（Ｏ2：１００ｓｃｃｍ，ＲＦ：１００ｍＷ，１０分）でディスカム処理する。
【００３３】
次に、図３（ａ）に示すように、例えばスパッタリング法により第１開口部Ｖ１の内部を被覆して、全面にＴｉ／Ｃｕ膜を成膜し、銅のめっき処理のためのシード層１８とする。
上記のＴｉ／Ｃｕ膜のスパッタリング処理としては、例えば、（圧力：２×１０Ｐａ、１００Ｗ、５分）の条件で逆スパッタリングを行い、続けて（圧力：０．７Ｐａ、Ａｒ：４０ｓｅｃｍ、ＤＣ５００Ｗ）の条件で１６０ｎｍの膜厚のＴｉ膜を形成し、さらに（圧力：０．７Ｐａ、Ａｒ：４０ｓｅｃｍ、ＤＣ５００Ｗ）の条件で６００ｎｍの膜厚のＣｕ膜を形成する。
【００３４】
次に、図３（ｂ）に示すように、例えばフォトリソグラフィー工程により、レジスト膜材料を塗布、露光および現像して、めっき用のレジスト膜１９をパターン形成する。このとき、基板熱放散用開口部Ｈ１内は、レジスト膜１９で保護しておく。
上記のレジスト膜１９のパターン形成としては、例えば、レジスト膜材料としてＰＭＥＲ  Ｐ−ＬＡ９００（シプレー社製）を用い、（５００ｒｐｍで１０秒、４０００ｒｐｍで３０秒、５０００ｒｐｍで０．５秒、Ｓｌｏｐｅ３秒）のスピンコートにより塗布し、スピンディベロッパを用いて、（Ｐ−７Ｇ：（５０ｒｐｍで３秒、０ｒｐｍで３０秒）×７、リンス（純水）：５００ｒｐｍで６０秒、スピンドライ：３０００ｒｐｍで３０秒）で現像し、アッシャー（Ｏ2：１００ｓｃｃｍ，ＲＦ：１００ｍＷ，１０分）でディスカム処理し、インスペクションマシンで現像検査する。
【００３５】
次に、図４（ａ）に示すように、例えばシード層１８を一方の電極に接続した電解めっき処理により銅を堆積させ、レジスト膜１９の開口部内においてシード層１８の上層に約５μｍの膜厚の銅層２０をパターン形成する。
【００３６】
次に、図４（ｂ）に示すように、例えばアッシング処理などによりレジスト膜１９を除去する。
上記のレジスト膜１９の除去は、例えば、レジスト剥離装置を用いてアルカリ液で剥離し、さらに残査をアッシャーを用いて（ＣＦ4（５０ｓｃｃｍ）＋Ｏ2（５０ｓｃｃｍ），ＲＦ：２５Ｗ，５＋５分）の条件でアッシング処理する。このとき、銅のエッチング装置により（ＳＯ−ＹＯ：５０ｒｐｍで１５秒、リンス：５００ｒｐｍで６０秒、ドライ：３０００ｒｐｍで３０秒）の処理を行い、シード層１８を構成する銅膜も除去して、線幅測定器で配線幅を測定する。
【００３７】
次に、図５（ａ）に示すように、例えば酸性溶液処理などによりＴｉ膜を除去して、銅層２０の形成領域を除く領域のシード層１８を完全に剥離する。
上記の酸性溶液処理は、例えば（Ｔｉエッチング：１６０ｎｍ、ＳＯ−１で２５秒、水洗１分）の処理で行う。
以上のようにして、シード層１８および銅層２０からなる第１配線Ｗ１が第１開口部Ｖ１内に埋め込まれたプラグ部分と一体に形成される。
【００３８】
次に、図５（ｂ）に示すように、ダイアタッチフィルム２１を介して、半導体チップ２２を熱圧着し、搭載する。半導体チップ２２には、パッド２２ａが形成されており、パッド以外の表面に保護層２２ｂが形成されている。
上記の半導体チップの搭載は、例えば、荷重１Ｎ／Ｄｉｅ、１１０℃で行う。
【００３９】
次に、図６（ａ）に示すように、第１樹脂絶縁膜１７と同様に、半導体チップ２２および第１配線Ｗ１を被覆して、全面に例えば１０μｍの膜厚で第２樹脂絶縁膜２３を形成する。第２樹脂絶縁膜２３には、パターン露光および現像などの処理により、半導体チップ２２のパッド２２ａおよび第１配線Ｗ１の銅層２０に達する第２開口部Ｖ２を形成する。
ここでも、第２樹脂絶縁膜２３には層間絶縁膜（１１，１４）部分および第１樹脂絶縁膜１７部分と連通するように基板熱放散用開口部Ｈ１を形成する。
さらに、第２樹脂絶縁膜２３には半導体チップ２２の保護膜２２ｂに達する半導体チップ熱放散用開口部Ｈ２を形成する。
上記のパターン露光および現像などの処理としては、例えば、ステッパーにおいて４００ｍＪ／ｃｍ2のブロードバンド光で露光し、スピンディベロッパを用いてＪ．Ｅ．Ｔ．の１．５倍でスプレー現像し、インスペクションマシンで現像検査し、１５０℃で３０分＋２５０℃で２時間の硬化処理を行い、アッシャー（Ｏ2：１００ｓｃｃｍ，ＲＦ：１００ｍＷ，１０分）でディスカム処理する。
【００４０】
次に、図６（ｂ）に示すように、図３（ａ）に示す工程から図５（ａ）に示す工程までを繰り返し、シード層２４および銅層２５からなる第２配線Ｗ２を第２開口部Ｖ２内に埋め込まれたプラグ部分と一体に形成する。
このとき、同時に、半導体チップ熱放散用開口部Ｈ２内において、半導体チップ２２の保護膜２２ｂに接するように、第２配線Ｗ２を構成するシード層２４および銅層２５と同一の層であるシード層２４ａおよび銅層２５ａからなるチップ被覆熱伝導層Ｗ２ａを形成する。
【００４１】
次に、図７（ａ）に示すように、第１および第２樹脂絶縁膜１７，２３と同様に、第２配線Ｗ２を被覆して、全面に例えば１０μｍの膜厚で第３樹脂絶縁膜２６を形成する。例えば、第３樹脂絶縁膜２６は、半導体チップ２２を埋め込んだことにより生じる凹凸を緩和して平坦化するように形成する。
【００４２】
次に、図７（ｂ）に示すように、第３樹脂絶縁膜２６に、パターン露光および現像などの処理により、第２配線Ｗ２に達するポスト用開口部Ｐを形成し、さらに、層間絶縁膜（１１，１４）部分および第１および第２樹脂絶縁膜（１７，２３）部分と連通するように基板熱放散用開口部Ｈ１を形成し、チップ被覆熱伝導層Ｗ２ａに達するように半導体チップ熱放散用開口部Ｈ２を形成する。
【００４３】
次に、図８（ａ）に示すように、例えば図３（ａ）に示す工程と同様にしてスパッタリング法により、基板熱放散用開口部Ｈ１、半導体チップ熱放散用開口部Ｈ２およびポスト用開口部Ｐ内を被覆して全面にＴｉ／Ｃｕ膜を成膜し、銅のめっき処理のためのシード層２７とする。
【００４４】
次に、図８（ｂ）に示すように、図３（ｂ）〜図５（ｂ）に示す工程と同様にして、例えばフォトリソグラフィー工程により、レジスト膜材料を塗布、露光および現像して、めっき用のレジスト膜をパターン形成し、シード層２７を一方の電極に接続した電解めっき処理により銅を堆積させ、レジスト膜の開口部内においてシード層２７の上層に約５μｍの膜厚の銅層２８をパターン形成し、さらにアッシング処理などによりレジスト膜を除去する。
以上のように、基板熱放散用開口部Ｈ１と半導体チップ熱放散用開口部Ｈ２の内壁を被覆する銅層２８を形成する。
【００４５】
次に、図９（ａ）に示すように、シード層２７および銅層２８を被覆して、感光性のドライフィルム２９をラミネートし、ポスト用開口部Ｐに連通するように開口部を形成する。
このとき、基板熱放散用開口部Ｈ１および半導体チップ熱放散用開口部Ｈ２は、ドライフィルム２９で塞がれた空隙ＶＤとなる。
【００４６】
次に、図９（ｂ）に示すように、例えばシード層２７を一方の電極に接続した電解めっき処理により銅を堆積させ、ドライフィルム２９の開口部内においてシード層２７の上層に１００μｍ程度の膜厚の銅ポスト３０をパターン形成する。
【００４７】
次に、図１０（ａ）に示すように、ドライフィルム２９を剥離する。
【００４８】
次に、図１０（ｂ）に示すように、銅ポスト３０および銅層２８をマスクとして、これらが形成された領域以外のシード層２７を上記と同様にして剥離する。
このようにシード層がパターン加工されることで、銅層２８とシード層２７からなる熱伝導層ＨＷが構成される。熱伝導層ＨＷは、基板熱放散用開口部Ｈ１においてパッケージ基板１０に接して、半導体チップ熱放散用開口部Ｈ２においてチップ被覆熱伝導層Ｗ２ａに接して、これらの開口部内を被覆するように形成され、２個の半導体チップ２２間および半導体チップ２２とパッケージ基板１０の間を熱的に接続する。
【００４９】
次に、図１１（ａ）に示すように、例えば印刷法により、１５０μｍ膜厚でエポキシ樹脂を供給し、熱伝導層ＨＷの上層に、銅ポスト３０を被覆し、基板熱放散用開口部Ｈ１および半導体チップ熱放散用開口部Ｈ２を埋め込んで全面にバッファ層３１を形成する。
上記のエポキシ樹脂の印刷は、例えば、自動印刷装置を用いて、ＣＲＰ−５３００の樹脂を用いて行い、真空オーブン中で脱泡し、さらに真空オーブン中、１２０℃で１時間、１５０℃で２時間のキュア処理を行う。
【００５０】
次に、図１１（ｂ）に示すように、バッファ層３１の表面から研削処置を行って平坦化し、銅ポスト３０の表面を露出させる。
上記の研削処理はバックグラインダーを用いて行い、ＷのＮｏ刻印処理を行い、端子となる銅ポストの表面処理を行う。
次に、例えば、フラックス塗布、ハンダボール（直径０．３ｍｍ）の搭載、リフローなどの処理により、銅ポスト３０の表面にハンダボールからなる突起電極（バンプ）３２を搭載し、図１に示す構成とする。その後、フラックス洗浄などを行う。
【００５１】
上記の本実施形態に係る半導体装置の製造方法においては、パッケージ基板１０上に第１、第２および第３樹脂絶縁膜（１７，２３，２６）を積層して、この内部に複数個の半導体チップ２２を埋め込んで設けており、これらの樹脂絶縁膜に半導体チップ２２とパッケージ基板１０に達する開口部を形成し、これらの開口部を介して導電性の熱伝導層を形成する。この熱伝導層により、半導体チップ２２および他の半導体チップあるいはシリコンからなるパッケージ基板などの他の半導体領域を熱的に接続して、半導体チップにおいて発生した熱を他の半導体領域に放散させることができる。
【００５２】
図１２（ａ）および（ｂ）は、高発熱半導体チップと低発熱半導体チップを搭載した半導体内蔵モジュールにおいて、本実施形態に従って窒化アルミニウムなどの熱伝導層を形成した場合の熱放散性に相当する温度分布を示す図であり、図１２（ａ）は平面図、図１２（ｂ）は断面図である。図中、細線のハッチングの密度は動作時の温度を示し、温度が高い場所ほど密度の高いハッチングで示している。
シリコンのパッケージ基板４０上において、高発熱半導体チップ４１と低発熱半導体チップ４２には、その一方のチップに接続された銅配線（４３ａ、４３ｂ）や両チップに接続された銅配線４３ｃが形成されている。ここで、高発熱半導体チップ４１と低発熱半導体チップ４２が銅層などからなる熱伝導層４６により熱的に接続されている。さらに、高発熱半導体チップ４１と低発熱半導体チップ４２がパッケージ基板４０に対して熱伝導層コンタクト４６ｃによって熱的に接続されている。
上記の状態で、ポリイミドなどの樹脂絶縁膜４４で全体を被覆されてモジュール化されており、これが筐体４５に収められて電気製品を構成している。
【００５３】
上記の構成において、銅層などからなる熱伝導層により、高発熱半導体チップ４１で発生した熱が効率よく熱伝導層を介してパッケージ基板４０や低発熱半導体チップ４２へと伝導され、熱がモジュール全体に均等に伝えられており、モジュール全体から筐体４５へと放熱されるので、電気製品として熱を一部にこもらせずに効率よく放散することができる。
また、図１２（ａ）および図１２（ｂ）に示すように、熱伝導層は、半導体チップに対してパッドなどの邪魔にならない限りできるだけ広い面積で熱的に接続する構成とした方が熱放散性の観点から好ましい。
【００５４】
本実施形態に係る半導体装置（ＳｉＰ）は、以下の効果を享受することができる。
１．熱伝導性の高い銅などの導電性を有する熱伝導層のパターンで熱を放散することによって、発熱するチップ上の微小部分からチップ全体と隣接するチップおよびシリコンなどのパッケージ基板まで熱が伝わり、その結果、熱がモジュール全体に放散され、部分的に高温になることがない。例えば、同様な構造で熱伝導層が設けられていない場合に比べ、この効果によって、そのパッケージの熱抵抗値（θJa）が、約1／３に低減した。
２．上記のようなモジュールがセットの内部に搭載された場合、広い範囲にわたり比較的低い温度になっているので、熱が部分的にこもった状態よりも熱を逃がし易く、結局セットの寿命を長くさせることが出来る。
【００５５】
本発明は上記の説明に限定されない。
例えば、パッケージ基板は単なるシリコン基板であってもよく、さらにトランジスタやその他の回路などが形成された基板であってもよい。
絶縁樹脂層中に内蔵する半導体チップは種々の種類を適用でき、例えばシリコン系のチップやＧａＡｓ系のチップなどを内蔵することができる。例えばＧａＡｓ系のチップなどは高発熱性であるので、本発明により熱放散性を高める効果が特に大きい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【産業上の利用可能性】
【００５６】
本発明の半導体装置は、ＳｉＰなどの半導体装置（半導体内蔵モジュール）に適用できる。
本発明の半導体装置の製造方法は、ＳｉＰなどの半導体装置（半導体内蔵モジュール）を製造する方法に適用できる。
【図面の簡単な説明】
【００５７】
【図１】図１は本発明の実施形態に係る半導体装置の断面図である。
【図２】図２（ａ）および図２（ｂ）は本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【図３】図３（ａ）および図３（ｂ）は本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【図４】図４（ａ）および図４（ｂ）は本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【図５】図５（ａ）および図５（ｂ）は本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【図６】図６（ａ）および図６（ｂ）は本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【図７】図７（ａ）および図７（ｂ）は本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【図８】図８（ａ）および図８（ｂ）は本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【図９】図９（ａ）および図９（ｂ）は本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【図１０】図１０（ａ）および図１０（ｂ）は本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【図１１】図１１（ａ）および図１１（ｂ）は本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【図１２】図１２（ａ）は本発明の実施形態において熱放散性に相当する温度分布を示した平面図であり、図１２（ｂ）は断面図である。
【図１３】図１３（ａ）は高発熱半導体チップと低発熱半導体チップを搭載した半導体内蔵モジュールにおける熱放散性の問題に関連する温度分布を示す平面図であり、図１３（ｂ）は断面図である。
【符号の説明】
【００５８】
１０…パッケージ基板、１１…層間絶縁膜、１２…下部電極、１３…容量絶縁膜、１４…層間絶縁膜、１５…上部電極、１６…下部電極取り出し層、１７…第１樹脂絶縁膜、１８…シード層、１９…レジスト膜、２０…銅層、２１…ダイアタッチフィルム、２２…半導体チップ、２２ａ…パッド、２２ｂ…保護層、２３…第２樹脂絶縁膜、２４，２４ａ…シード層、２５，２５ａ…銅層、２６…第３樹脂絶縁膜、２７…シード層、２８…銅層、２９…ドライフィルム、３０…銅ポスト、３１…バッファ層、３２…突起電極（バンプ）、４０，５０…パッケージ基板、４１，５１…高発熱半導体チップ、４２，５２…低発熱半導体チップ、４３ａ，４３ｂ，４３ｃ，５３ａ，５３ｂ，５３ｃ…銅配線、４４，５４…樹脂絶縁膜、４５，５５…筐体、４６…熱伝導層、４６ｃ…熱伝導層コンタクト、Ｃａ，Ｃｂ…静電容量素子、Ｈ１…基板熱放散用開口部、Ｈ２…半導体チップ熱放散用開口部、ＨＷ…熱伝導層、Ｖ１…第１開口部、Ｖ２…第２開口部、Ｗ１…第１配線、Ｗ２…第２配線、Ｗ２ａ…チップ被覆熱伝導層
【図１】
2006140194.tif 000003
【図２】
2006140194.tif 000004
【図３】
2006140194.tif 000005
【図４】
2006140194.tif 000006
【図５】
2006140194.tif 000007
【図６】
2006140194.tif 000008
【図７】
2006140194.tif 000009
【図８】
2006140194.tif 000010
【図９】
2006140194.tif 000011
【図１０】
2006140194.tif 000012
【図１１】
2006140194.tif 000013
【図１２】
2006140194.tif 000014
【図１３】
2006140194.tif 000015