(57)【要約】【課題】  絶縁膜上に形成可能な半導体層の幅の制限を緩和しつつ、半導体層を絶縁体上に安価に形成する。【解決手段】  第１半導体層２上に第２半導体層３をエピタキシャル成長にて形成し、第２半導体層３を介して第１半導体層２にレーザ光Ｒを照射することにより、第１半導体層２を構成する元素の結合を解離させ、半導体基板１上に形成された溝６の側壁に支持体５を設けた後、第２半導体層３を露出させる溝８を形成し、溝８を介してエッチングガスまたはエッチング液を第１半導体層２に接触させることにより、半導体基板１と第２半導体層３との間に空洞部９を形成し、半導体基板１、第２半導体層３および支持体５の熱酸化を行うことにより、半導体基板１と第２半導体層３との間の空洞部９に酸化膜１０を形成する。【選択図】      図５
2006156842.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に第１半導体層を形成する工程と、
前記第１半導体層よりもエッチングレートが小さな第２半導体層を前記第１半導体層上に形成する工程と、
前記第２半導体層を介して前記第１半導体層にレーザ照射することにより、前記第１半導体層を構成する元素の結合を解離させる工程と、
前記第１半導体層の一部を前記第２半導体層から露出させる露出部を形成する工程と、
前記第１半導体層よりもエッチングレートが小さな材料で構成され、前記第２半導体層を前記半導体基板上で支持する支持体を形成する工程と、
前記レーザ照射された第１半導体層を前記露出部を介して選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記半導体基板と前記第２半導体層との間に形成する工程と、
前記露出部を介して、前記空洞部内の半導体基板および前記第２半導体層の熱酸化を行うことにより、前記空洞部内に埋め込まれた絶縁膜を形成する工程とを備えることを特徴とする半導体基板の製造方法。
【請求項２】
半導体基板上に第１半導体層を形成する工程と、
前記第１半導体層よりもエッチングレートが小さな第２半導体層を前記第１半導体層上に形成する工程と、
前記第２半導体層を介して前記第１半導体層にレーザ照射することにより、前記第１半導体層を構成する元素の結合を解離させる工程と、
前記第１半導体層および第２半導体層を貫通して前記半導体基板を露出させる第１溝を形成する工程と、
前記第１半導体層および第２半導体層の側壁に成膜され、前記第１半導体層よりもエッチングレートが小さな支持体を前記第１溝内に形成する工程と、
前記支持体が側壁に形成された前記第１半導体層の少なくとも一部を前記第２半導体層から露出させる第２溝を形成する工程と、
前記レーザ照射された第１半導体層を前記第２溝を介して選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記半導体基板と前記第２半導体層との間に形成する工程と、
前記第１溝および前記第２溝を介して、前記半導体基板および前記第２半導体層の熱酸化を行うことにより、前記空洞部内に埋め込まれた絶縁膜を形成する工程とを備えることを特徴とする半導体基板の製造方法。
【請求項３】
前記レーザの波長は、第１半導体層を構成する元素の結合エネルギー以上で、第２半導体層を構成する元素の結合エネルギー以下であることを特徴とする請求項１または２記載の半導体基板の製造方法。
【請求項４】
前記レーザ照射する工程は、
第１半導体層を構成する元素の結合エネルギーより小さく、前記第１半導体層の方が前記第２半導体層よりも吸光係数の大きな波長を有する第１レーザを照射する工程と、
前記第１レーザの照射により励起状態にある前記第１半導体層に第２レーザを照射することにより、前記第１半導体層の電子状態を前記第１半導体層の構成元素の反結合励起状態に遷移させる工程とを備えることを特徴とする請求項１または２記載の半導体基板の製造方法。
【請求項５】
前記レーザ照射する工程は、
第１半導体層を構成する元素間のみに固有な振動周波数に一致する波長を有するレーザを照射しながら、前記第１半導体層を多光子吸収にて高振動励起状態に励起させることにより、前記第１半導体層の構成元素の結合エネルギーよりも高い励起状態に遷移させることを特徴とする請求項１または２記載の半導体基板の製造方法。
【請求項６】
前記レーザ照射する工程は、
第１半導体層を構成する元素間のみに固有な振動周波数に一致する波長を有する第１レーザを照射しながら、前記第１半導体層を多光子吸収にて高振動励起状態に励起させる工程と、
前記第１レーザの照射により高振動励起状態にある前記第１半導体層に第２レーザを照射することにより、前記第１半導体層の構成元素の結合エネルギーよりも高い励起状態に遷移させる工程とを備えることを特徴とする請求項１または２記載の半導体基板の製造方法。
【請求項７】
半導体基板上に第１半導体層を形成する工程と、
前記第１半導体層にレーザ照射することにより、前記第１半導体層を構成する元素の結合を解離させる工程と、
前記レーザ照射された第１半導体層上に前記第１半導体層よりもエッチングレートが小さな第２半導体層を形成する工程と、
前記第１半導体層の一部を前記第２半導体層から露出させる露出部を形成する工程と、
前記第１半導体層よりもエッチングレートが小さな材料で構成され、前記第２半導体層を前記半導体基板上で支持する支持体を形成する工程と、
前記露出部を介して第１半導体層を選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記半導体基板と前記第２半導体層との間に形成する工程と、
前記露出部を介して、前記空洞部内の半導体基板および前記第２半導体層の熱酸化を行うことにより、前記空洞部内に埋め込まれた絶縁膜を形成する工程とを備えることを特徴とする半導体基板の製造方法。
【請求項８】
半導体基板上に第１半導体層を形成する工程と、
前記第１半導体層にレーザ照射することにより、前記第１半導体層を構成する元素の結合を解離させる工程と、
前記レーザ照射された前記第１半導体層よりもエッチングレートが小さな第２半導体層を前記第１半導体層上に形成する工程と、
前記第２半導体層を介して前記第１半導体層にレーザ照射することにより、前記第１半導体層を構成する元素の結合を解離させる工程と、
前記第１半導体層および第２半導体層を貫通して前記半導体基板を露出させる第１溝を形成する工程と、
前記第１半導体層および第２半導体層の側壁に成膜され、前記第１半導体層よりもエッチングレートが小さな支持体を前記第１溝内に形成する工程と、
前記支持体が側壁に形成された前記第１半導体層の少なくとも一部を前記第２半導体層から露出させる第２溝を形成する工程と、
前記第２溝を介して第１半導体層を選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記半導体基板と前記第２半導体層との間に形成する工程と、
前記第１溝および前記第２溝を介して、前記半導体基板および前記第２半導体層の熱酸化を行うことにより、前記空洞部内に埋め込まれた絶縁膜を形成する工程とを備えることを特徴とする半導体基板の製造方法。
【請求項９】
前記半導体基板および前記第２半導体層は単結晶Ｓｉ、前記第１半導体層は単結晶ＳｉＧｅであることを特徴とする請求項１から８のいずれか１項記載の半導体基板の製造方法。
【請求項１０】
前記第１半導体層のフッ硝酸処理により、前記第１半導体層を選択的にエッチングすることを特徴とする請求項９記載の半導体基板の製造方法。
【請求項１１】
半導体基板上に第１半導体層を形成する工程と、
前記第１半導体層よりもエッチングレートが小さな第２半導体層を前記第１半導体層上に形成する工程と、
前記第２半導体層を介して前記第１半導体層にレーザ照射することにより、前記第１半導体層を構成する元素の結合を解離させる工程と、
前記第１半導体層の一部を前記第２半導体層から露出させる露出部を形成する工程と、
前記第１半導体層よりもエッチングレートが小さな材料で構成され、前記第２半導体層を前記半導体基板上で支持する支持体を形成する工程と、
前記レーザ照射された第１半導体層を前記露出部を介して選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記半導体基板と前記第２半導体層との間に形成する工程と、
前記露出部を介して、前記空洞部内の半導体基板および前記第２半導体層の熱酸化を行うことにより、前記空洞部内に埋め込まれた絶縁膜を形成する工程と、
前記第２半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極の両側にそれぞれ配置されたソース／ドレイン層を前記第２半導体層に形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１２】
半導体基板上に第１半導体層を形成する工程と、
前記第１半導体層にレーザ照射することにより、前記第１半導体層を構成する元素の結合を解離させる工程と、
前記レーザ照射された第１半導体層上に前記第１半導体層よりもエッチングレートが小さな第２半導体層を形成する工程と、
前記第１半導体層の一部を前記第２半導体層から露出させる露出部を形成する工程と、
前記第１半導体層よりもエッチングレートが小さな材料で構成され、前記第２半導体層を前記半導体基板上で支持する支持体を形成する工程と、
前記露出部を介して第１半導体層を選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記半導体基板と前記第２半導体層との間に形成する工程と、
前記露出部を介して、前記空洞部内の半導体基板および前記第２半導体層の熱酸化を行うことにより、前記空洞部内に埋め込まれた絶縁膜を形成する工程と、
前記第２半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極の両側にそれぞれ配置されたソース／ドレイン層を前記第２半導体層に形成する工程とを備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体基板の製造方法および半導体装置の製造方法に関し、特に、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板上に形成された電界効果型トランジスタに適用して好適なものである。
【背景技術】
【０００２】
ＳＯＩ基板上に形成された電界効果型トランジスタは、素子分離の容易性、ラッチアップフリー、ソース／ドレイン接合容量が小さいなどの点から、その有用性が注目されている。特に、完全空乏型ＳＯＩトランジスタは、低消費電力かつ高速動作が可能で、低電圧駆動が容易なため、ＳＯＩトランジスタを完全空乏モードで動作させるための研究が盛んに行われている。ここで、ＳＯＩ基板としては、例えば、特許文献１、２に開示されているように、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｇｅｎ）基板や貼り合わせ基板などが用いられている。
【０００３】
また、非特許文献１には、バルク基板上にＳＯＩ層を形成することで、ＳＯＩトランジスタを低コストで形成できる方法が開示されている。この非特許文献１に開示された方法では、Ｓｉ基板上にＳｉ／ＳｉＧｅ層を成膜し、ＳｉとＳｉＧｅとの選択比の違いを利用してＳｉＧｅ層のみを選択的に除去することにより、Ｓｉ基板とＳｉ層との間に空洞部を形成する。そして、空洞部内に露出したＳｉの熱酸化を行うことにより、Ｓｉ基板とＳｉ層との間にＳｉＯ2層を埋め込み、Ｓｉ基板とＳｉ層との間にＢＯＸ層を形成する。
【特許文献１】特開２００２−２９９５９１号公報
【特許文献２】特開２０００−１２４０９２号公報
【非特許文献１】Ｔ．Ｓａｋａｉ  ｅｔ  ａｌ．，Ｓｅｃｏｎｄ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  ＧｉＧｅ  Ｔｅｃｈｎｏｌｏｇｙ  ａｎｄ  Ｄｅｖｉｃｅ  Ｍｅｅｔｉｎｇ，Ｍｅｅｔｉｎｇ  Ａｂｓｔｒａｃｔ，ｐｐ．２３０−２３１，Ｍａｙ（２００４）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＳＩＭＯＸ基板を製造するには、シリコンウェハに高濃度の酸素をイオン注入することが必要となる。また、貼り合わせ基板を製造するには、２枚のシリコンウェハを貼り合わせた後、シリコンウェハの表面を研磨する必要がある。このため、ＳＯＩトランジスタでは、バルク半導体に形成された電界効果型トランジスタに比べてコストアップを招くという問題があった。
【０００５】
また、イオン注入や研磨では、ＳＯＩ層の膜厚のばらつきが大きく、完全空乏型ＳＯＩトランジスタを作製するためにＳＯＩ層を薄膜化すると、電界効果型トランジスタの特性を安定化させることが困難であるという問題があった。
一方、非特許文献１に開示された方法では、ＳｉとＳｉＧｅとの選択比を利用してＳｉＧｅ層のみを選択的に除去するため、ＳｉＧｅ層のエッチング距離に制限が発生し、ＳＯＩ層の幅が制約されるという問題があった。ここで、ＳｉＧｅ層におけるＧｅ濃度を上げれば、ＳｉとＳｉＧｅとの選択比を上昇させることができるが、ＳｉＧｅ層におけるＧｅ濃度を上げると、結晶品質を維持したままＳｉＧｅ層を厚くすることが困難になり、ＢＯＸ層が薄くなるとともに、ＳｉＧｅ層上に形成されるＳｉ層の結晶品質も劣化し、ＳＯＩトランジスタの特性が悪化するという問題があった。
【０００６】
そこで、本発明の目的は、絶縁膜上に形成可能な半導体層の幅の制限を緩和しつつ、半導体層を絶縁体上に安価に形成することが可能な半導体基板の製造方法および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
上述した課題を解決するために、本発明の一態様に係る半導体基板の製造方法によれば、半導体基板上に第１半導体層を形成する工程と、前記第１半導体層よりもエッチングレートが小さな第２半導体層を前記第１半導体層上に形成する工程と、前記第２半導体層を介して前記第１半導体層にレーザ照射することにより、前記第１半導体層を構成する元素の結合を解離させる工程と、前記第１半導体層の一部を前記第２半導体層から露出させる露出部を形成する工程と、前記第１半導体層よりもエッチングレートが小さな材料で構成され、前記第２半導体層を前記半導体基板上で支持する支持体を形成する工程と、前記レーザ照射された第１半導体層を前記露出部を介して選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記半導体基板と前記第２半導体層との間に形成する工程と、前記露出部を介して、前記空洞部内の半導体基板および前記第２半導体層の熱酸化を行うことにより、前記空洞部内に埋め込まれた絶縁膜を形成する工程とを備えることを特徴とする。
【０００８】
これにより、第１半導体層上に第２半導体層を形成した後、第１半導体層の構成元素の結合を切断することが可能となり、第１半導体層上に第２半導体層をエピタキシャル成長させることを可能としつつ、第２半導体層と第１半導体層との間のエッチングレートを大きくすることができる。このため、第２半導体層がエッチングされることを抑制しつつ、第１半導体層を選択的にエッチングすることができ、第２半導体層下の第１半導体層のエッチング面積の制限を緩和することができる。この結果、第２半導体層の結晶品質の劣化を抑制しつつ、絶縁膜上に形成可能な第２半導体層の幅を拡大することができ、結晶品質の良い第２半導体層を絶縁膜上に安価に形成することが可能となる。
【０００９】
また、第１半導体層よりも第２半導体層のエッチングレートを小さくすることにより、第２半導体層を残したまま第１半導体層を除去することが可能となり、第２半導体層下に空洞部を形成することが可能となる。さらに、第２半導体層を半導体基板上で支持する支持体を設けることにより、第２半導体層下に空洞部が形成された場合においても、第２半導体層が陥没することを防止することが可能となる。このため、第２半導体層の欠陥の発生を低減させつつ、第２半導体層を絶縁膜上に配置することが可能となり、第２半導体層の品質を損なうことなく、第２半導体層と半導体基板との間の絶縁を図ることが可能となる。
【００１０】
また、本発明の一態様に係る半導体基板の製造方法によれば、半導体基板上に第１半導体層を形成する工程と、前記第１半導体層よりもエッチングレートが小さな第２半導体層を前記第１半導体層上に形成する工程と、前記第２半導体層を介して前記第１半導体層にレーザ照射することにより、前記第１半導体層を構成する元素の結合を解離させる工程と、前記第１半導体層および第２半導体層を貫通して前記半導体基板を露出させる第１溝を形成する工程と、前記第１半導体層および第２半導体層の側壁に成膜され、前記第１半導体層よりもエッチングレートが小さな支持体を前記第１溝内に形成する工程と、前記支持体が側壁に形成された前記第１半導体層の少なくとも一部を前記第２半導体層から露出させる第２溝を形成する工程と、前記レーザ照射された第１半導体層を前記第２溝を介して選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記半導体基板と前記第２半導体層との間に形成する工程と、前記第１溝および前記第２溝を介して、前記半導体基板および前記第２半導体層の熱酸化を行うことにより、前記空洞部内に埋め込まれた絶縁膜を形成する工程とを備えることを特徴とする。
【００１１】
これにより、第１半導体層上に第２半導体層を形成した後、第１半導体層の構成元素の結合を切断することが可能となる。このため、第１半導体層および第２半導体層の構成成分を変化させることなく、第２半導体層と第１半導体層との間のエッチングレートを大きくすることができ、第２半導体層の結晶品質の劣化を抑制しつつ、絶縁膜上に形成可能な第２半導体層の幅を拡大することができる。
【００１２】
また、第１溝内に形成された支持体を介して、第２半導体層を半導体基板上で支持することが可能となるとともに、第２溝を介して、第２半導体層下の第１半導体層にエッチングガスまたはエッチング液を接触させることが可能となる。このため、第２半導体層を半導体基板上で安定して支持することを可能としつつ、第２半導体層と半導体基板との間の第１半導体層を除去することが可能となり、第２半導体層の品質を損なうことなく、第２半導体層と半導体基板との間の絶縁を図ることが可能となるとともに、第２半導体層の熱酸化により、第２半導体層の裏面側に絶縁膜を形成することが可能となり、第２半導体層の膜厚を精度よく制御することができる。
【００１３】
また、本発明の一態様に係る半導体基板の製造方法によれば、前記レーザの波長は、第１半導体層を構成する元素の結合エネルギー以上で、第２半導体層を構成する元素の結合エネルギー以下であることを特徴とする。
これにより、第２半導体層の構成元素の結合が切断されることを抑制しつつ、第１半導体層の構成元素の結合を切断することができる。このため、第１半導体層上に第２半導体層を形成した場合においても、第２半導体層の結晶品質の劣化を抑制しつつ、第１半導体層のエッチングレートを高めることが可能となり、絶縁膜上に形成可能な第２半導体層の幅を拡大しつつ、結晶品質の良い第２半導体層を絶縁膜上に安価に形成することが可能となる。
【００１４】
また、本発明の一態様に係る半導体基板の製造方法によれば、前記レーザ照射する工程は、第１半導体層を構成する元素の結合エネルギーより小さく、前記第１半導体層の方が前記第２半導体層よりも吸光係数の大きな波長を有する第１レーザを照射する工程と、前記第１レーザの照射により励起状態にある前記第１半導体層に第２レーザを照射することにより、前記第１半導体層の電子状態を前記第１半導体層の構成元素の反結合励起状態に遷移させる工程とを備えることを特徴とする。
【００１５】
これにより、第１レーザの照射にて第１半導体層を選択的に励起状態にすることが可能となり、第１半導体層を反結合状態に遷移させるために必要な第２レーザのエネルギーを小さくすることができる。このため、第１半導体層の構成元素の結合エネルギーと第２半導体層の構成元素の結合エネルギーとが近い場合においても、第２半導体層の構成元素の結合が切断されることを抑制しつつ、第１半導体層の構成元素の結合を切断することができる。この結果、第１半導体層上に第２半導体層を形成した場合においても、第２半導体層の結晶品質の劣化を抑制しつつ、第１半導体層のエッチングレートを高めることが可能となり、絶縁膜上に形成可能な第２半導体層の幅を拡大しつつ、結晶品質の良い第２半導体層を絶縁膜上に安価に形成することが可能となる。
【００１６】
また、本発明の一態様に係る半導体基板の製造方法によれば、前記レーザ照射する工程は、第１半導体層を構成する元素間のみに固有な振動周波数に一致する波長を有するレーザを照射しながら、前記第１半導体層を多光子吸収にて高振動励起状態に励起させることにより、前記第１半導体層の構成元素の結合エネルギーよりも高い励起状態に遷移させることを特徴とする。
【００１７】
これにより、第１半導体層を選択的に振動励起状態に移行させながら、第１半導体層の構成元素の結合エネルギーよりも高い励起状態に遷移させることができ、第１半導体層を反結合状態に遷移させるために必要なレーザのエネルギーを小さくすることができる。このため、第１半導体層の構成元素の結合エネルギーと第２半導体層の構成元素の結合エネルギーとが近い場合においても、第２半導体層の構成元素の結合が切断されることを抑制しつつ、第１半導体層の構成元素の結合を切断することができる。この結果、第１半導体層上に第２半導体層を形成した場合においても、第２半導体層の結晶品質の劣化を抑制しつつ、第１半導体層のエッチングレートを高めることが可能となり、絶縁膜上に形成可能な第２半導体層の幅を拡大しつつ、結晶品質の良い第２半導体層を絶縁膜上に安価に形成することが可能となる。
【００１８】
また、本発明の一態様に係る半導体基板の製造方法によれば、前記レーザ照射する工程は、第１半導体層を構成する元素間のみに固有な振動周波数に一致する波長を有する第１レーザを照射しながら、前記第１半導体層を多光子吸収にて高振動励起状態に励起させる工程と、前記第１レーザの照射により高振動励起状態にある前記第１半導体層に第２レーザを照射することにより、前記第１半導体層の構成元素の結合エネルギーよりも高い励起状態に遷移させる工程とを備えることを特徴とする。
【００１９】
これにより、第１レーザの照射にて第１半導体層を選択的に振動励起状態に移行させることが可能となり、第１半導体層を反結合状態に遷移させるために必要な第２レーザのエネルギーを小さくすることができる。このため、第１半導体層の構成元素の結合エネルギーと第２半導体層の構成元素の結合エネルギーとが近い場合においても、第２半導体層の構成元素の結合が切断されることを抑制しつつ、第１半導体層の構成元素の結合を切断することができる。この結果、第１半導体層上に第２半導体層を形成した場合においても、第２半導体層の結晶品質の劣化を抑制しつつ、第１半導体層のエッチングレートを高めることが可能となり、絶縁膜上に形成可能な第２半導体層の幅を拡大しつつ、結晶品質の良い第２半導体層を絶縁膜上に安価に形成することが可能となる。
【００２０】
また、本発明の一態様に係る半導体基板の製造方法によれば、半導体基板上に第１半導体層を形成する工程と、前記第１半導体層にレーザ照射することにより、前記第１半導体層を構成する元素の結合を解離させる工程と、前記レーザ照射された第１半導体層上に前記第１半導体層よりもエッチングレートが小さな第２半導体層を形成する工程と、前記第１半導体層の一部を前記第２半導体層から露出させる露出部を形成する工程と、前記第１半導体層よりもエッチングレートが小さな材料で構成され、前記第２半導体層を前記半導体基板上で支持する支持体を形成する工程と、前記露出部を介して第１半導体層を選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記半導体基板と前記第２半導体層との間に形成する工程と、前記露出部を介して、前記空洞部内の半導体基板および前記第２半導体層の熱酸化を行うことにより、前記空洞部内に埋め込まれた絶縁膜を形成する工程とを備えることを特徴とする。
【００２１】
これにより、第１半導体層上に第２半導体層をエピタキシャル成長させる前に、第１半導体層にレーザ照射することが可能となり、第１半導体層の構成元素の結合を切断してから、第１半導体層上に第２半導体層をエピタキシャル成長させることが可能となる。このため、第２半導体層の構成元素の結合を切断することなく、第２半導体層と第１半導体層との間のエッチングレートを大きくすることができ、第２半導体層下の第１半導体層のエッチング面積の制限を緩和することができる。この結果、第２半導体層の結晶品質の劣化を抑制しつつ、絶縁膜上に形成可能な第２半導体層の幅を拡大することができ、結晶品質の良い第２半導体層を絶縁膜上に安価に形成することが可能となる。
【００２２】
また、本発明の一態様に係る半導体基板の製造方法によれば、半導体基板上に第１半導体層を形成する工程と、前記第１半導体層にレーザ照射することにより、前記第１半導体層を構成する元素の結合を解離させる工程と、前記レーザ照射された前記第１半導体層よりもエッチングレートが小さな第２半導体層を前記第１半導体層上に形成する工程と、前記第２半導体層を介して前記第１半導体層にレーザ照射することにより、前記第１半導体層を構成する元素の結合を解離させる工程と、前記第１半導体層および第２半導体層を貫通して前記半導体基板を露出させる第１溝を形成する工程と、前記第１半導体層および第２半導体層の側壁に成膜され、前記第１半導体層よりもエッチングレートが小さな支持体を前記第１溝内に形成する工程と、前記支持体が側壁に形成された前記第１半導体層の少なくとも一部を前記第２半導体層から露出させる第２溝を形成する工程と、前記第２溝を介して第１半導体層を選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記半導体基板と前記第２半導体層との間に形成する工程と、前記第１溝および前記第２溝を介して、前記半導体基板および前記第２半導体層の熱酸化を行うことにより、前記空洞部内に埋め込まれた絶縁膜を形成する工程とを備えることを特徴とする。
【００２３】
これにより、第１半導体層上に第２半導体層をエピタキシャル成長させる前に、第１半導体層にレーザ照射することが可能となり、第２半導体層の構成元素の結合を切断することなく、第２半導体層と第１半導体層との間のエッチングレートを大きくすることができる。このため、第２半導体層の結晶品質の劣化を抑制しつつ、絶縁膜上に形成可能な第２半導体層の幅を拡大することができ、結晶品質の良い第２半導体層を絶縁膜上に安価に形成することが可能となる。
【００２４】
また、本発明の一態様に係る半導体基板の製造方法によれば、前記半導体基板および前記第２半導体層は単結晶Ｓｉ、前記第１半導体層は単結晶ＳｉＧｅであることを特徴とする。
これにより、半導体基板、第１半導体層および第２半導体層間の格子整合をとることを可能としつつ、半導体基板および第２半導体層よりも第１半導体層のエッチングレートを大きくすることが可能となる。このため、結晶品質の良い第２半導体層を第１半導体層上に形成することが可能となり、第２半導体層の品質を損なうことなく、第２半導体層と半導体基板との間の絶縁を図ることが可能となる。
【００２５】
また、本発明の一態様に係る半導体基板の製造方法によれば、前記第１半導体層のフッ硝酸（フッ酸、硝酸、水の混合液）処理により、前記第１半導体層を選択的にエッチングすることを特徴とする。
これにより、半導体基板および第２半導体層よりも第１半導体層のエッチングレートを大きくすることが可能となるとともに、ウェットエッチングにて第１半導体層を除去することが可能となり、第２半導体層の品質を損なうことなく、第２半導体層と半導体基板との間の絶縁を図ることが可能となる。
【００２６】
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板上に第１半導体層を形成する工程と、前記第１半導体層よりもエッチングレートが小さな第２半導体層を前記第１半導体層上に形成する工程と、前記第２半導体層を介して前記第１半導体層にレーザ照射することにより、前記第１半導体層を構成する元素の結合を解離させる工程と、前記第１半導体層の一部を前記第２半導体層から露出させる露出部を形成する工程と、前記第１半導体層よりもエッチングレートが小さな材料で構成され、前記第２半導体層を前記半導体基板上で支持する支持体を形成する工程と、前記レーザ照射された第１半導体層を前記露出部を介して選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記半導体基板と前記第２半導体層との間に形成する工程と、前記露出部を介して、前記空洞部内の半導体基板および前記第２半導体層の熱酸化を行うことにより、前記空洞部内に埋め込まれた絶縁膜を形成する工程と、前記第２半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極の両側にそれぞれ配置されたソース／ドレイン層を前記第２半導体層に形成する工程とを備えることを特徴とする。
【００２７】
これにより、第２半導体層を半導体基板上で安定して支持することを可能としつつ、第２半導体層と半導体基板との間の第１半導体層を広範囲に渡って除去することが可能となるとともに、第２半導体層の熱酸化により、第２半導体層の裏面側に絶縁膜を形成することができる。このため、バルク基板を用いることで、絶縁膜上に第２半導体層を形成することが可能となるとともに、絶縁膜上に形成可能な第２半導体層の幅を拡大することが可能となり、コスト増を抑制しつつ、品質の良いＳＯＩトランジスタを形成することが可能となる。
【００２８】
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板上に第１半導体層を形成する工程と、前記第１半導体層にレーザ照射することにより、前記第１半導体層を構成する元素の結合を解離させる工程と、前記レーザ照射された第１半導体層上に前記第１半導体層よりもエッチングレートが小さな第２半導体層を形成する工程と、前記第１半導体層の一部を前記第２半導体層から露出させる露出部を形成する工程と、前記第１半導体層よりもエッチングレートが小さな材料で構成され、前記第２半導体層を前記半導体基板上で支持する支持体を形成する工程と、前記露出部を介して第１半導体層を選択的にエッチングすることにより、前記第１半導体層が除去された空洞部を前記半導体基板と前記第２半導体層との間に形成する工程と、前記露出部を介して、前記空洞部内の半導体基板および前記第２半導体層の熱酸化を行うことにより、前記空洞部内に埋め込まれた絶縁膜を形成する工程と、前記第２半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極の両側にそれぞれ配置されたソース／ドレイン層を前記第２半導体層に形成する工程とを備えることを特徴とする。
【００２９】
これにより、第２半導体層を半導体基板上で安定して支持することを可能としつつ、第２半導体層と半導体基板との間の第１半導体層を広範囲に渡って除去することが可能となるとともに、第２半導体層の熱酸化により、第２半導体層の裏面側に絶縁膜を形成することができる。このため、バルク基板を用いることで、絶縁膜上に第２半導体層を形成することが可能となるとともに、絶縁膜上に形成可能な第２半導体層の幅を拡大することが可能となり、コスト増を抑制しつつ、品質の良いＳＯＩトランジスタを形成することが可能となる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
図１（ａ）および図２（ａ）は、本発明の一実施形態に係る半導体装置の製造方法を示す斜視図、図１（ｂ）および図２（ｂ）は、図１（ａ）のＡ１１−Ａ１１´および図２（ａ）のＡ１２−Ａ１２´線でそれぞれ切断した断面図、図１（ｃ）および図２（ｃ）は、図１（ａ）のＢ１１−Ｂ１１´および図２（ａ）のＢ１２−Ｂ１２´線でそれぞれ切断した断面図である。また、図７（ａ）〜図１４（ａ）は、本発明の一実施形態に係る半導体装置の製造方法を示す斜視図、図７（ｂ）〜図１４（ｂ）は、図７（ａ）〜図１４（ａ）のＡ１−Ａ１´〜Ａ８−Ａ８´線でそれぞれ切断した断面図、図７（ｃ）〜図１４（ｃ）は、図７（ａ）〜図１４（ａ）のＢ１−Ｂ１´〜Ｂ８−Ｂ８´線でそれぞれ切断した断面図である。
【００３１】
図１において、半導体基板１上には第１半導体層２がエピタキシャル成長にて形成され、第１半導体層２上には第２半導体層３がエピタキシャル成長にて形成されている。なお、第１半導体層２は、半導体基板１および第２半導体層３よりもエッチングレートが大きな材質を用いることができ、半導体基板１、第１半導体層２および第２半導体層３の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択された組み合わせを用いることができる。特に、半導体基板１がＳｉの場合、第１半導体層２としてＳｉＧｅ、第２半導体層３としてＳｉを用いることが好ましい。これにより、第１半導体層２と第２半導体層３との間の格子整合をとることを可能としつつ、第１半導体層２と第２半導体層３との間の選択比を確保することができる。なお、第１半導体層２としては、単結晶半導体層の他、他結晶半導体層、アモルファス半導体層または多孔質半導体層を用いるようにしてもよい。
【００３２】
次に、図２に示すように、第２半導体層３を介して第１半導体層２にレーザ光Ｒを照射することにより、第１半導体層２を構成する元素の結合を解離させ、第１半導体層２に解離点Ｋを選択的に形成する。ここで、レーザ光Ｒの波長は、第１半導体層２を構成する元素の結合エネルギー以上で、第２半導体層３を構成する元素の結合エネルギー以下であることが好ましい。例えば、“大木道則  他編集  化学大辞典  第６刷  （２００１年）”に開示されているように、Ｓｉ−Ｓｉ間の結合エネルギーは４５０．６ｋＪ／ｍｏｌ（４．６７ｅＶ）、Ｇｅ−Ｇｅ間の結合エネルギーは１６７．２ｋＪ／ｍｏｌ（１．７３ｅＶ）である。Ｓｉ−Ｇｅ間の結合エネルギーは、ＳｉＧｅの組成比によって異なり、これらのエネルギーの間にある。このため、半導体基板１および第２半導体層３がＳｉ、第１半導体層２がＳｉＧｅの場合、Ｇｅの組成比に応じて対応する波長を有する可視、または紫外線レーザの照射を行うことができる。
【００３３】
これにより、第２半導体層３の構成元素の結合が切断されることを抑制しつつ、第１半導体層２の構成元素の結合を切断することができる。このため、第１半導体層２上に第２半導体層３を形成した場合においても、第２半導体層３の結晶品質の劣化を抑制しつつ、第１半導体層２のエッチングレートを高めることが可能となる。
なお、ＳｉとＳｉＧｅの組み合わせなどのように、第１半導体層２の構成元素の結合エネルギーと第２半導体層３の構成元素の結合エネルギーとが近い場合、２段階励起にて第１半導体層２の構成元素の結合を選択的に解離させるようにしてもよい。
【００３４】
図３は、本発明の一実施形態に係る２段階励起方法を示す図である。
図３において、第１半導体層２を構成する元素の結合エネルギーより小さく、第１半導体層２の方が第２半導体層３よりも吸光係数の大きな波長λ1を有するレーザ光を照射する。そして、波長λ1のレーザ光の照射により電子励起状態にある第１半導体層２に波長λ2のレーザを照射することにより、第１半導体層２の電子状態を第１半導体層２の構成元素の反結合励起状態に遷移させることができる。
【００３５】
図４は、本発明の一実施形態に係るＳｉおよびＳｉＧｅの可視紫外吸収スペクトルを示す図である。
図４において、“Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ，Ｖｏｌｕｍｅ  ６５，ｐｐ２８２７−２８３２（１９８９年）”に記載されている誘電率関数からＳｉおよびＳｉＧｅの可視紫外吸収スペクトルを計算すると、５００〜７００ｎｍ（２．４８〜１．５５ｅＶ）にＳｉＧｅに固有の吸収ピークがあることが判る。このため、例えば、半導体基板１および第２半導体層３がＳｉ、第１半導体層２がＳｉＧｅの場合、５００〜７００ｎｍの領域に波長λ1を有するレーザ光を照射し、さらに、波長λ2のレーザを照射することにより、Ｓｉ−Ｇｅの結合エネルギーよりも大きなエネルギーを２段階励起にて第１半導体層２に与えることができる。
【００３６】
これにより、波長λ1のレーザ光の照射にて第１半導体層２を選択的に励起状態にすることが可能となり、第１半導体層２を反結合状態に遷移させるために必要な波長λ2のレーザ光のエネルギーを小さくすることができる。このため、第１半導体層２の構成元素の結合エネルギーと第２半導体層３の構成元素の結合エネルギーとが近い場合においても、第２半導体層３の構成元素の結合が切断されることを抑制しつつ、第１半導体層２の構成元素の結合を切断することができ、第１半導体層２のエッチングレートを高めることができる。
【００３７】
なお、第１半導体層２の構成元素の結合エネルギーと第２半導体層３の構成元素の結合エネルギーとが近い場合、２段階励起にて第１半導体層２の構成元素の結合を選択的に解離させる方法以外にも、第１半導体層２の構成元素間の振動状態を多光子吸収にて高振動状態に励起し、第１半導体層２の構成元素の結合を選択的に解離させるようにしてもよい。
【００３８】
図５は、本発明の一実施形態に係る多光子吸収による励起方法を示す図である。
図５において、第１半導体層２を構成する元素間のみに固有な振動周波数に一致する波長を有するレーザを照射しながら、第１半導体層２を多光子吸収にて次々と高い振動励起状態に励起させることにより、第１半導体層２の構成元素の結合エネルギーよりも高い電子励起状態に遷移させることができる。
【００３９】
図６は、本発明の一実施形態に係るＳｉおよびＳｉＧｅの赤外吸収スペクトルを示す図である。
図６において、“Ｐｈｙｓｉｃａｌ  Ｒｅｖｉｅｗ  Ｂ，Ｖｏｌｕｍｅ  ５９，ｐｐ１０６１４−１０６２１（１９９９年）”に開示されているように、ＳｉＧｅの赤外吸収スペクトルには、３９０ｃｍ-1（４８ｍｅＶ）付近に吸収ピークが現れる。従って、例えば、半導体基板１および第２半導体層３がＳｉ、第１半導体層２がＳｉＧｅの場合、３９０ｃｍ-1付近に波長λ1を有する赤外レーザ光を照射し、多光子吸収にて次々と高い振動励起状態に励起させることにより、Ｓｉ−Ｇｅの結合エネルギーよりも大きなエネルギーを第１半導体層２に与えることができる。
【００４０】
これにより、第１半導体層２を選択的に振動励起状態に移行させながら、第１半導体層２の構成元素の結合エネルギーよりも高い励起状態に遷移させることができ、第１半導体層２を反結合状態に遷移させるために必要なレーザのエネルギーを小さくすることができる。このため、第１半導体層２の構成元素の結合エネルギーと第２半導体層３の構成元素の結合エネルギーとが近い場合においても、第２半導体層３の構成元素の結合が切断されることを抑制しつつ、第１半導体層１の構成元素の結合を切断することができ、第１半導体層２のエッチングレートを高めることができる。
【００４１】
なお、第１半導体層２を構成する元素の結合エネルギーより小さく、第１半導体層２の方が第２半導体層３よりも吸光係数の大きな波長を有する第１レーザを照射し、多光子吸収にて振動励起状態に励起させた上で、第１レーザの照射により振動励起状態にある第１半導体層２に第２レーザを照射することにより、第１半導体層２の構成元素の結合エネルギーよりも高い励起状態に遷移させるようにしてもよい。
【００４２】
次に、図７に示すように、第２半導体層３の熱酸化またはＣＶＤなどの方法により第２半導体層３の表面に下地酸化膜４を形成する。この酸化膜は、次に行うドライエッチングの保護膜となる。次に、図８に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、下地酸化膜４、犠牲酸化膜４、第２半導体層３および第１半導体層２をパターニングすることにより、半導体基板１の一部を露出させる溝６を形成する。なお、半導体基板１の一部を露出させる場合、半導体基板１の表面でエッチングを止めるようにしてもよいし、半導体基板１をオーバーエッチングして半導体基板１に凹部を形成するようにしてもよい。また、溝６の配置位置は、第２半導体層３の素子分離領域の一部に対応させることができる。
【００４３】
次に、ＣＶＤなどの方法により基板全面に、支持体５を成膜する。支持体５は、図９に示すように、溝６内の、第１半導体層２および第２半導体層３の側壁にも成膜され、第２半導体層３を半導体基板１上で支持する。支持体５の材質としては、シリコン酸化膜やシリコン窒化膜などの絶縁体を用いる。
次に、図１０に示すように、フォトリソグラフィー技術およびエッチング技術を用いて支持体５、下地酸化膜４、第２半導体層３および第１半導体層２をパターニングすることにより、第１半導体層２の一部を露出させる溝８を形成する。ここで、溝８の配置位置は、第２半導体層３の素子分離領域の残りの部分に対応させることができる。
【００４４】
なお、第１半導体層２の一部を露出させる場合、第１半導体層２の表面でエッチングを止めるようにしてもよいし、第１半導体層２をオーバーエッチングして第１半導体層に凹部を形成するようにしてもよい。あるいは、溝８内の第１半導体層２を貫通させて半導体基板１の表面を露出させるようにしてもよい。ここで、第１半導体層２のエッチングを途中で止めることにより、溝８内の半導体基板１の表面が露出されることを防止することができる。このため、第１半導体層２をエッチング除去する際に、溝８内の半導体基板１がエッチング液またはエッチングガスに晒される時間を減らすことが可能となり、溝８内の半導体基板１のオーバーエッチングを抑制することができる。
【００４５】
次に、図１１に示すように、溝８を介してエッチングガスまたはエッチング液を第１半導体層２に接触させることにより、第１半導体層２をエッチング除去し、半導体基板１と第２半導体層３との間に空洞部９を形成する。
ここで、レーザ照射にて第１半導体層２に解離点Ｋを選択的に形成することにより、第２半導体層３に及ぶダメージを抑制しつつ、第１半導体層２のエッチングレートを高めることが可能となる。このため、第２半導体層３がエッチングされることを抑制しつつ、第１半導体層２を選択的にエッチングすることができ、第２半導体層３下の第１半導体層２のエッチング面積の制限を緩和することができる。この結果、第２半導体層３の結晶品質の劣化を抑制しつつ、酸化膜１０上に形成可能な第２半導体層３の幅を拡大することができ、結晶品質の良い第２半導体層３を酸化膜１０上に安価に形成することが可能となる。
【００４６】
また、溝６内に支持体５を設けることにより、第１半導体層２が除去された場合においても、第２半導体層３を半導体基板１上で支持することが可能となるとともに、溝６とは別に溝８を設けることにより、第２半導体層３下の第１半導体層２にエッチングガスまたはエッチング液を接触させることが可能となる。このため、第２半導体層３の品質を損なうことなく、第２半導体層３と半導体基板１との間の絶縁を図ることが可能となる。
【００４７】
なお、半導体基板１および第２半導体層３がＳｉ、第１半導体層２がＳｉＧｅの場合、第１半導体層２のエッチング液としてフッ硝酸（フッ酸、硝酸、水の混合液）を用いることが好ましい。これにより、ＳｉとＳｉＧｅの選択比として１：１００〜１０００程度を得ることができ、半導体基板１および第２半導体層３のオーバーエッチングを抑制しつつ、第１半導体層２を除去することが可能となる。
【００４８】
次に、図１２に示すように、半導体基板１および第２半導体層３の熱酸化を行うことにより、半導体基板１と第２半導体層３との間の空洞部９に酸化膜１０を形成するとともに、溝８内の第２半導体層３の側壁に酸化膜１１を形成する。
これにより、エピタキシャル成長時の第２半導体層３の膜厚および第２半導体層３の熱酸化時の酸化膜１１の膜厚により、素子分離後の第２半導体層３の膜厚を規定することができる。このため、第２半導体層３の膜厚を精度よく制御することができ、第２半導体層３の膜厚のバラツキを低減させることを可能としつつ、第２半導体層３を薄膜化することができる。
【００４９】
また、エッチングレートが互いに異なる第１半導体層２および第２半導体層３を半導体基板１上に順次成膜するとともに、溝６、８の形成を２回に分けて行うことにより、半導体基板１と第２半導体層３との間の空洞部９に酸化膜１０を形成することが可能となる。このため、工程増を抑止しつつ、品質の良いＳＯＩ基板を安定して作製することが可能となり、コストアップを抑制しつつ、ＳＯＩトランジスタを安定して作製することが可能となる。
【００５０】
また、第２半導体層３上に支持体５を設けることで、第２半導体層３の表面が熱酸化されることを防止しつつ、第２半導体層３の裏面側に酸化膜１０を形成することが可能となる。このため、溝６、８内にそれぞれ形成された酸化膜１１が侵食されることを防止しつつ、第２半導体層３の表面を露出させることができ、素子分離を安定して行うことを可能としつつ、第２半導体層３にトランジスタを形成することが可能となる。
【００５１】
また、溝６、８の配置位置を第２半導体層３の素子分離領域に対応させることにより、第２半導体層３の横方向および縦方向の素子分離を一括して行うことが可能となるとともに、第２半導体層３下の第１半導体層２を除去するための溝を別途設ける必要がなくなる。このため、工程増を抑制しつつ、ＳＯＩトランジスタを形成することが可能となるとともに、チップサイズの増大を抑制することができ、ＳＯＩトランジスタのコストダウンを図ることが可能となる。
【００５２】
なお、酸化膜１０、１１を形成した後、高温アニールを行うようにしてもよい。これにより、支持体５をリフローさせることが可能となり、空洞部９の上下から成長した酸化膜１０を隙間なく接着することができる。
次に、図１３に示すように、ＣＶＤなどの方法により溝６、８内に埋め込み絶縁層１３を埋め込んだ後、下地酸化膜４および下地酸化膜４上の支持体５を除去する。これにより、溝６、８内に埋め込み絶縁層１３を一括して埋め込むことが可能となり、工程増を抑制しつつ、素子分離を安定して行うことができる。なお、下地酸化膜４および下地酸化膜４上の支持体５を除去してから、溝６、８内に埋め込み絶縁層１３を埋め込むようにしてもよい。また、必要に応じて、ＣＭＰ（化学的機械的研磨）などの方法により、埋め込み絶縁層１３を平坦化するようにしてもよい。
【００５３】
次に、図１４に示すように、第２半導体層３の表面の熱酸化を行うことにより、第２半導体層３の表面にゲート絶縁膜２１を形成する。そして、ＣＶＤなどの方法により、ゲート絶縁膜２１が形成された第２半導体層３上に多結晶シリコン層を形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いて多結晶シリコン層をパターニングすることにより、第２半導体層３上にゲート電極２２を形成する。
【００５４】
次に、ゲート電極２２をマスクとして、Ａｓ、Ｐ、Ｂなどの不純物を第２半導体層３内にイオン注入することにより、ゲート電極２２の両側にそれぞれ配置された低濃度不純物導入層からなるＬＤＤ層２３ａ、２３ｂを第２半導体層３に形成する。そして、ＣＶＤなどの方法により、ＬＤＤ層２３ａ、２３ｂが形成された第２半導体層３上に絶縁層を形成し、ＲＩＥなどの異方性エッチングを用いて絶縁層をエッチバックすることにより、ゲート電極２２の側壁にサイドウォール２４ａ、２４ｂをそれぞれ形成する。そして、ゲート電極２２およびサイドウォール２４ａ、２４ｂをマスクとして、Ａｓ、Ｐ、Ｂなどの不純物を第２半導体層３内にイオン注入することにより、サイドウォール２４ａ、２４ｂの側方にそれぞれ配置された高濃度不純物導入層からなるソース／ドレイン層２５ａ、２５ｂを第２半導体層３に形成する。
【００５５】
これにより、第２半導体層３を半導体基板１上で安定して支持することを可能としつつ、第２半導体層３と半導体基板１との間の第１半導体層を広範囲に渡って除去することが可能となるとともに、第２半導体層３の熱酸化により、第２半導体層３の裏面側に酸化膜１０を形成することができる。このため、バルク基板を用いることで、酸化膜１０上に第２半導体層３を形成することが可能となるとともに、酸化膜１０上に形成可能な第２半導体層３の幅を拡大することが可能となり、コスト増を抑制しつつ、品質の良いＳＯＩトランジスタを形成することが可能となる。
【００５６】
なお、上述した実施形態では、酸化膜１０、１１を形成した後、溝６、８内に埋め込み絶縁層１３を一括して埋め込む方法について説明したが、溝８を形成する前に、支持体５が形成された溝６内に絶縁体を埋め込むようにしてもよい。これにより、支持体５を絶縁体で補強することが可能となり、溝６の幅が狭い場合においても、第２半導体層３を半導体基板１上で安定して支持することができる。
【００５７】
また、上述した実施形態では、酸化膜１０を介して半導体基板１上に第２半導体層３を１層分だけ積層する方法について説明したが、酸化膜をそれぞれ介して複数の半導体層を半導体基板１上に積層するようにしてもよい。
また、上述した実施形態では、体層３上に下地酸化膜４を形成する方法について説明したが、第２半導体層３の表面にエッチングダメージが入る恐れのある場合、第２半導体層３上に下地酸化膜４を形成することなく、支持体５を形成するようにしてもよい。
【００５８】
また、上述した実施形態では、第１半導体層２上に第２半導体層３をエピタキシャル成長させた後、溝６、８を形成する前に第１半導体層２にレーザ照射する方法について説明したが、溝６または溝８を形成した後に第１半導体層２にレーザ照射するようにしてもよく、第１半導体層２をエッチング除去する前ならいつでもよい。
また、上述した実施形態では、第１半導体層２上に第２半導体層３をエピタキシャル成長させた後、第１半導体層２にレーザ照射する方法について説明したが、第１半導体層２上に第２半導体層３をエピタキシャル成長させる前に第１半導体層２にレーザ照射するようにしてもよい。
【図面の簡単な説明】
【００５９】
【図１】本発明の一実施形態に係る半導体装置の製造方法を示す図。
【図２】本発明の一実施形態に係る半導体装置の製造方法を示す図。
【図３】本発明の一実施形態に係る２段階励起方法を示す図。
【図４】ＳｉおよびＳｉＧｅの可視紫外吸収スペクトルを示す図。
【図５】本発明の一実施形態に係る多光子吸収による励起方法を示す図。
【図６】ＳｉおよびＳｉＧｅの赤外吸収スペクトルを示す図。
【図７】本発明の一実施形態に係る半導体装置の製造方法を示す図。
【図８】本発明の一実施形態に係る半導体装置の製造方法を示す図。
【図９】本発明の一実施形態に係る半導体装置の製造方法を示す図。
【図１０】本発明の一実施形態に係る半導体装置の製造方法を示す図。
【図１１】本発明の一実施形態に係る半導体装置の製造方法を示す図。
【図１２】本発明の一実施形態に係る半導体装置の製造方法を示す図。
【図１３】本発明の一実施形態に係る半導体装置の製造方法を示す図。
【図１４】本発明の一実施形態に係る半導体装置の製造方法を示す図。
【符号の説明】
【００６０】
１  半導体基板、２  第１半導体層、３  第２半導体層、４  下地酸化膜、５  支持体、６、８  素子分離用溝、７  支持体、９  空洞部、１０、１１、１２  酸化膜、１３  埋め込み絶縁層、２１  ゲート絶縁膜、２２  ゲート電極、２３ａ、２３ｂ  ＬＤＤ層、２４ａ、２４ｂ  サイドウォールスペーサ、２５ａ、２５ｂ  ソース／ドレイン層、Ｋ  解離点
【図１】
2006156842.tif 000003
【図２】
2006156842.tif 000004
【図３】
2006156842.tif 000005
【図４】
2006156842.tif 000006
【図５】
2006156842.tif 000007
【図６】
2006156842.tif 000008
【図７】
2006156842.tif 000009
【図８】
2006156842.tif 000010
【図９】
2006156842.tif 000011
【図１０】
2006156842.tif 000012
【図１１】
2006156842.tif 000013
【図１２】
2006156842.tif 000014
【図１３】
2006156842.tif 000015
【図１４】
2006156842.tif 000016