(57)【要約】【課題】  ＨＤＰ−ＣＶＤなどにより層間絶縁膜を形成するに際に発生する水素イオンを除去し、デバイスへの水素イオンの影響を解消する。【解決手段】  ゲート電極を形成した半導体基板上に、コンタクト層と、金属配線と、層間絶縁膜とを備える半導体装置であって、層間絶縁膜は、水素原子を含む原料ガスを用いて、バイアス印加したプラズマＣＶＤにより金属配線上に形成し、金属配線および層間絶縁膜の下層にシリコン酸窒化膜を有することを特徴とする。【選択図】        図１
2006156952.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極を形成した半導体基板上に、コンタクト層と、金属配線と、層間絶縁膜とを備える半導体装置であって、
前記層間絶縁膜は、水素原子を含む原料ガスを用いて、バイアス印加したプラズマＣＶＤにより前記金属配線上に形成し、
前記金属配線および前記層間絶縁膜の下層にシリコン酸窒化膜を有することを特徴とする半導体装置。
【請求項２】
前記シリコン酸窒化膜は、前記金属配線の直下に形成した請求項１に記載の半導体装置。
【請求項３】
前記シリコン酸窒化膜は、前記ゲート電極のエッチストッパ膜の直上に形成した請求項１に記載の半導体装置。
【請求項４】
前記シリコン酸窒化膜は、前記コンタクト層内に形成した請求項１に記載の半導体装置。
【請求項５】
前記シリコン酸窒化膜は、プラズマＣＶＤにより形成した請求項１に記載の半導体装置。
【請求項６】
前記シリコン酸窒化膜は、Ｎ2ＯまたはＯ2のいずれか一方と、ＳｉＨ4とを含む原料ガスにより形成した請求項５に記載の半導体装置。
【請求項７】
前記シリコン酸窒化膜は、Ｓｉが３４原子数％〜４０原子数％、Ｏが４８原子数％〜６０原子数％、Ｎが５原子数％〜１２原子数％である請求項６に記載の半導体装置。
【請求項８】
前記シリコン酸窒化膜は、４５０℃以上で熱処理をした請求項１に記載の半導体装置。
【請求項９】
前記シリコン酸窒化膜は、Ｓｉ−Ｈ結合のＨがＦＴ−ＩＲ法で８×１０21原子数／ｃｍ3以下である請求項１に記載の半導体装置。
【請求項１０】
前記シリコン酸窒化膜は、Ｎ、Ｂ、ＰまたはＡｓを注入した請求項１に記載の半導体装置。
【請求項１１】
前記シリコン酸窒化膜は、Ｓｉ−Ｈ結合のＨがＦＴ−ＩＲ法で１×１０21原子数／ｃｍ3以下であり、ＦＴ−ＩＲ法でＳｉ−Ｏ結合のピークが１０２０ｃｍ-1以上１０７５ｃｍ-1以下にあり、ＦＴ−ＩＲ法でＳｉ−Ｎ結合のピーク（８３５ｃｍ-1）が検出されないことを特徴とする請求項１または８に記載の半導体装置。
【請求項１２】
前記シリコン酸窒化膜は、引張応力を有する請求項１１に記載の半導体装置。
【請求項１３】
前記シリコン酸窒化膜は、厚さが１００ｎｍ以上６００ｎｍ以下である請求項１に記載の半導体装置。
【請求項１４】
前記層間絶縁膜は、高密度プラズマＣＶＤにより形成した請求項１に記載の半導体装置。
【請求項１５】
前記金属配線と前記層間絶縁膜とが複数層形成された請求項１に記載の半導体装置。
【請求項１６】
前記半導体装置は、トンネル絶縁膜と、制御電極と、浮遊電極と、第１の金属配線とを備え、該第１の金属配線は、配線の高さＨと、隣接する配線間の距離Ｗとの比Ｈ／Ｗが、１．０以上であることを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、シリコン酸窒化膜の挿入により、水素トラップ機能を有する半導体装置に関する。
【背景技術】
【０００２】
デバイスの高集積化および高機能化を図るため、配線構成の多層化が進んでいる。多層配線を有する半導体装置は、たとえば、下層アルミニウム配線を形成した後、下層アルミニウム配線上に、ＣＶＤ（ Chemical Vapor Deposition ；化学気相成長）またはＳＯＧ(Spin On Glass )により、層間絶縁膜としてシリコン酸化膜を形成し、シリコン酸化膜上に上層アルミニウム配線を形成する。
【０００３】
配線構成の多層化は、素子の表面段差部の複雑化および高アスペクト比化をもたらし、断線の原因となるため、配線歩留りの向上および信頼性を高める観点から、平坦化および平滑化が重要である。現在、平坦化および平滑化のため、ＴＥＯＳ（ Tetra Ethoxy Silane ）／Ｏ3酸化膜またはＳＯＧ膜などが使用されている。
【０００４】
しかし、このようなＣＶＤまたはＳＯＧにより形成されるシリコン酸化膜は、多量の水分（Ｈ2ＯまたはＯＨ）を含んでいるため、デバイスの信頼性、特に、ＭＯＳＦＥＴのホットキャリア耐性が劣化する。ＴＥＯＳ／Ｏ3酸化膜からの水分による劣化を抑止するには、ＥＣＲ（ Electron Cyclotron Resonance )−ＳｉＯ2膜をＴＥＯＳ／Ｏ3酸化膜の下に堆積し、ＥＣＲ−ＳｉＯ2膜中に多数存在するダングリングボンドが、ＴＥＯＳ／Ｏ3酸化膜からの水分を捕獲し、デバイスへの水分の浸入を防止できるとある（非特許文献１参照）。
【０００５】
また、この水分による問題を解決するために、プラズマＣＶＤにより第１の配線上に酸化膜を堆積し、その上層にある絶縁膜から脱離する水分をブロックする方法がある。１．５Ｔｏｒｒの低圧下、ＳｉＨ4、Ｎ2Ｏガスを用いてプラズマＣＶＤにより形成したＳｉＯ2膜、およびＴＥＯＳ／Ｏ3の流量比を下げてプラズマＣＶＤにより形成したＴＥＯＳ膜は、水分をブロックし、ＭＯＳＦＥＴのホットキャリア耐性の劣化を抑制することができるとある（非特許文献２参照）。
【０００６】
一方、ＳｉリッチでＮリッチなプラズマＣＶＤ膜は、ＳＯＧ膜などの層間絶縁膜からの水分をブロックすることが知られている。この膜は、低圧下、Ｎ2ガスを添加し、ＳｉＨ4とＮ2Ｏガスにより容易に形成することができ、水分を吸収し、水素を放出する機能を有する（非特許文献３参照）。
【０００７】
また、Ｓｉ−Ｈ結合を有する原料ガスを用いてＣＶＤにより形成される絶縁膜を有する半導体装置において、絶縁膜中のＳｉ−Ｈ結合量を０．６×１０21ｃｍ-3以下とし、Ｎ濃度を３×１０21ｃｍ-3以上とすることにより、耐湿性が向上し、半導体装置の完成後、水分がアルミニウムなどの金属配線に達することがなくなり、半導体装置の信頼性を向上することができると報告されている。この絶縁膜は、配線上に形成し、またはパッシベーション膜として使用する（特許文献１参照）。
【０００８】
さらに、下部金属配線上に、Ｓｉリッチ酸化膜と、Ｓｉ酸化膜と、ＳＯＧ膜と酸化膜を順に形成する半導体装置が知られている。層間絶縁膜であるＳｉリッチ酸化膜は、金属配線上に形成され、またはパッシベーション膜として使用する。この半導体装置は、ホットキャリアの信頼性が確保され、半導体素子の動作特性が高いとある（特許文献２参照）。
【特許文献１】特許第３４３２９９７号明細書
【特許文献２】特許第２９３７８８６号明細書
【非特許文献１】下山展弘  外５名、「ＴＥＯＳ／Ｏ3酸化膜中の水分によるホットキャリア耐性劣化とＥＣＲ−ＳｉＯ2膜を用いた劣化防止法」、ＳＤＭ92−33、ｐ51−56
【非特許文献２】Kimiaki Shimokawa et al., “Water Desorption Control of Interlayer Dielectrics to Reduce MOSFET Hot Carrier Degradation,” IEICE TRANS ELECTRON, VOL. E77-C, NO. 3, MARCH 1944.
【非特許文献３】Peter Lee et al., “MOISTURE TRAPPING AND PINHOLE SUPPRESSION BY THE USE OF HIGH REFRACTIVE INDEX PECVD SIO2THIN FILM,”VMIC Conference, 1994, ISMIC-103/94/0299.
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ＣＶＤまたはＳＯＧにより形成されるシリコン酸化膜には、多量の水分を含んでいるため、デバイスの信頼性が低下する。この水分の問題を解決するために、ＴＥＯＳ、ＳｉＨ4、Ｏ2、Ｎ2Ｏ、Ａｒなどを原料ガスとしてプラズマＣＶＤ法により、層間絶縁膜としてＰ−ＳｉＯ膜を形成する方法がある。また、ＳｉＨ4、Ｎ2Ｏなどを原料ガスとしてＣＣＰ（ Capacitively Coupled Plasma；容量結合プラズマ）ＣＶＤにより、Ｐ−ＳｉＯ膜を形成する方法がある。これらの方法により、ＣＶＤまたはＳＯＧにより形成された層間絶縁膜から脱離して、下層へ侵入しようとする水分をＰ−ＳｉＯ膜によりブロックすることができる。
【００１０】
しかしながら、近年、デバイスの微細化が進行し、配線の高さＨと、隣接する配線間の距離Ｗとの比Ｈ／Ｗが１．０以上となる狭ピッチアルミニウム配線間を絶縁膜で埋め込むために、上記のＣＶＤまたはＳＯＧに代わり、ＨＤＰ（ High Density Plasma;高密度プラズマ）ＣＶＤが採用されている。ＨＤＰ−ＣＶＤは、基板側にＲＦ（ radio frequncy；高周波)バイアスをかけ、イオンを積極的に引き込むことにより、埋め込み性能を飛躍的に向上させることができるが、ＨＤＰ−ＣＶＤによる成膜過程において、ＳｉＨ4から解離した水素イオン（Ｈ+）がＲＦバイアスによりドリフトし、下層へ侵入し、デバイスを劣化させるという問題が新たに発生する。さらに、バイアスにより、下層酸化膜に侵入する水素は多量となり、下層に水素のトラップ機能を有する膜を形成する必要がある。
【００１１】
本発明の課題は、ＨＤＰ−ＣＶＤなどにより層間絶縁膜を形成するに際に発生する水素イオンを除去し、水素イオンの影響のない半導体装置を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の半導体装置は、ゲート電極を形成した半導体基板上に、コンタクト層と、金属配線と、層間絶縁膜とを備える。層間絶縁膜は、水素原子を含む原料ガスを用いて、バイアス印加したプラズマＣＶＤにより金属配線上に形成し、金属配線および層間絶縁膜の下層にシリコン酸窒化膜を有することを特徴とする。
【００１３】
シリコン酸窒化膜は、金属配線の直下に、または、ゲート電極のエッチストッパ膜の直上に、または、コンタクト層内に形成するのが好ましい。シリコン酸窒化膜は、Ｎ2ＯまたはＯ2のいずれか一方と、ＳｉＨ4とを含む原料ガスを用いて、プラズマＣＶＤにより形成することができ、Ｓｉが３４原子数％〜４０原子数％、Ｏが４８原子数％〜６０原子数％、Ｎが５原子数％〜１２原子数％であるシリコン酸窒化膜を形成することができる。
【００１４】
シリコン酸窒化膜は、４５０℃以上で熱処理をし、Ｎ、Ｂ、ＰまたはＡｓを注入する態様が望ましく、Ｓｉ−Ｈ結合のＨはＦＴ−ＩＲ法で８×１０21原子数／ｃｍ3以下が好ましく、１×１０21原子数／ｃｍ3以下がより好ましい。また、ＦＴ−ＩＲ法でＳｉ−Ｏ結合のピークが１０２０ｃｍ-1以上１０７５ｃｍ-1以下にあり、Ｓｉ−Ｎ結合のピーク（波数８３５ｃｍ-1）が検出されない膜が好適である。
【００１５】
シリコン酸窒化膜は、引張応力を有し、厚さが１００ｎｍ以上６００ｎｍ以下のものが好ましい。また、層間絶縁膜は、高密度プラズマＣＶＤにより形成し、金属配線と層間絶縁膜とを複数層形成し、多層型の半導体装置を提供することができる。また、トンネル絶縁膜と、制御電極と、浮遊電極と、第１の金属配線とを備える半導体装置であって、第１の金属配線の高さＨと、隣接する配線間の距離Ｗとの比Ｈ／Ｗが、１．０以上である半導体装置全般に適用できる。
【発明の効果】
【００１６】
金属配線上に層間絶縁膜を形成する際に解離する水素イオンをトラップし、水素イオンによるホットキャリア耐性の劣化、ＮＢＴＩ耐性の劣化およびトンネル絶縁膜の劣化を抑制することができる。
【発明を実施するための最良の形態】
【００１７】
本発明の半導体装置の典型的な例を図１に示す。図１に示すように、この半導体装置は、ゲート電極１を形成した半導体基板２上に、コンタクト層３と、金属配線４と、層間絶縁膜５とを備え、金属配線４および層間絶縁膜５の下層にシリコン酸窒化膜６を有することを特徴とする。層間絶縁膜５を、ＳｉＨ4などの水素原子を含む原料ガスを用いて、バイアス印加したプラズマＣＶＤにより金属配線４上に形成すると、成膜過程においてバイアスにより水素イオンがドリフトし、下層へ侵入する。本発明においては、金属配線４および層間絶縁膜５の下層に、水素イオンのトラップ効果を有するシリコン酸窒化膜を備えるため、水素イオンによるデバイスの劣化を未然に防止することができる。また、金属配線と層間絶縁膜とが複数層形成される多層型の半導体装置においても、シリコン酸窒化膜が水素イオンを効果的にトラップし、デバイスの信頼性を高めることができる。
【００１８】
デバイスの微細化に伴ない、配線間ピッチが狭くなる９０ｎｍノード以降の金属配線間の埋め込みにはＨＤＰ−ＣＶＤが用いられ、ＨＤＰ−ＣＶＤによる成膜においては、基板側に高周波バイアスをかけるために、ＳｉＨ4から解離した多量の水素イオンが下層へ侵入する。本発明によれば、ＨＤＰ−ＣＶＤによる層間絶縁膜の形成時においても有効に水素イオンをトラップし、ゲート絶縁膜への侵入を防止することができる。したがって、ホットキャリア耐性の劣化、ＮＢＴＩ耐性の劣化およびトンネル絶縁膜の劣化を抑制することができる。
【００１９】
本発明は、半導体装置全般において有効であるが、特に、ＮＯＲ型またはＡＮＤ型などのフラッシュメモリデバイスにおいて、狭ピッチでアルミ配線を埋め込むためにＨＤＰ−ＣＶＤにより層間絶縁膜を形成する必要がある半導体装置においても有効である。また、たとえば、ＭＲＡＭ（ Magnetic RAM ）およびＰＲＡＭ（ Phase Change RAM ）ならびにそれらを混載する半導体装置のように、４００℃以下の低温プロセスを適用する製品においては、ＨＤＰ−ＣＶＤによる層間絶縁膜のみならず、他の層間膜に含まれる水素量が増加するため、特に、本発明は有効である。
【００２０】
図６に、ＡＮＤ型フラッシュメモリデバイスに本発明を適用した例を示す。図６（ａ）はメモリ部であり、図６（ｂ）は選択トランジスタ部であり、図６（ｃ）は周辺回路である。メモリ部は、図６（ａ）に示すように、トンネル絶縁膜６１と、制御電極６４と、浮遊電極６３により構成され、アシスト電極６２とシリコン酸窒化膜６５を備える。また、選択トランジスタ部は、図６（ｂ）に示すように、Ｗ製の第１の金属配線６６と、Ａｌ製の第２の金属配線６９とを有し、これらの金属配線６６，６９は、コンタクトビア６０ａ，６０ｂにより接続されている。また、水素ガスを含む原料ガスを用いてバイアス印加したプラズマＣＶＤにより第１の金属配線６６上に層間絶縁膜６７ａが形成され、第１の金属配線６６の直下にシリコン酸窒化膜６５が形成されている。図６（ｂ）に示すように、第１の金属配線６６の高さＨと、隣接する配線間の距離Ｗとの比Ｈ／Ｗが、１．０以上の狭ピッチで配線を埋め込むために、ＨＤＰ−ＣＶＤにより層間絶縁膜を形成する必要がある半導体装置においても本発明は有効である。周辺回路は、図６（ｃ）に示すように、コンタクト層（ＴＥＯＳ膜）６８ｂ上にシリコン酸窒化膜６５を備え、また、層間膜（ｐ−ＴＥＯＳ膜）６８ａ上に層間絶縁膜（ＨＤＰ−ＣＶＤ膜）６７ｂを形成したものを例示する。
【００２１】
シリコン酸窒化膜は、層間絶縁膜から下層へ侵入する水素イオンをトラップするため、層間絶縁膜の下層に設ける。また、層間絶縁膜の下方であって金属配線の上方に、シリコン酸窒化膜を形成しても、層間絶縁膜からの水素イオンをトラップすることができるが、かかる態様では、配線間ピッチが狭くなると、通常のＣＶＤではシリコン酸窒化膜にボイルが生じるため、配線の狭ピッチ化に対応することができない。したがって、本発明の半導体装置において、シリコン酸窒化膜は、層間絶縁膜および金属配線の下層に形成する。
【００２２】
具体的には、図１に示すように、シリコン酸窒化膜６を金属配線４の直下に形成する。または、図２に示すように、シリコン酸窒化膜２６をゲート電極２１のエッチストッパ膜２７の直上に形成する。または、図３に示すように、シリコン酸窒化膜３６をコンタクト層３３ａ、３３ｂ内に形成する。これらのいずれの態様であっても、同様の水素イオントラップ機能を発揮するが、金属配線の直下に形成する態様は、コンタクト層に電極用のコンタクトホールを形成する際のエッチングが容易になる点で好ましい。
【００２３】
図７は、シリコン酸窒化膜７５とコンタクト層７１に電極用のコンタクトホール７２を形成した後の態様を示す。図７（ａ）は、シリコン酸窒化膜７５を金属配線の直下に形成するために、コンタクト層７１の直上に形成した態様を表し、図７（ｂ）は、シリコン酸窒化膜７５をコンタクト層７１内に形成した態様を示す。図７（ａ）に示すように、シリコン酸窒化膜７５をコンタクト層７１の直上に形成した場合、コンタクトホール７２の形成は、まず、シリコン酸窒化膜７５をエッチングして開口し（第１のステップ）、つぎにＴＥＯＳなどの酸化膜からなるコンタクト層７１をエッチングして開口する（第２のステップ）。シリコン酸窒化膜７５とコンタクト層７１とは、エッチングレートが異なるため、このように２つのステップに分けてエッチングする。一方、図７（ｂ）に示すように、シリコン酸窒化膜７５をコンタクト層７１内に形成した場合、コンタクトホールの形成は、コンタクト層（ＴＥＯＳなどの酸化膜）のエッチングと、シリコン酸窒化膜のエッチングと、コンタクト層のエッチングの３つのステップに切替える必要があり、エッチング工程が複雑となり、図７（ｂ）に示すように、コンタクトホールの開口不良が発生しやすい。したがって、図７（ａ）に示すように、シリコン酸窒化膜７５をコンタクト層７１の直上に形成する態様が好ましい。
【００２４】
図８は、第１の金属配線と第２の金属配線を接続するためのコンタクトビア形成用にエッチングをした後の態様を示す。図８（ｂ）に示すように、デバイスの微細化に伴ない、第１の金属配線８６に落とすビア８３の踏み外しが回避できなくなり、踏み外した箇所でスリット状の突き抜け８７が発生し、その後のＷプラグ形成時に短絡不良が発生する。しかし、シリコン酸窒化膜８５のエッチングレートは他の酸化膜より遅いため、図８（ａ）に示すように、第１の配線８６の直下にシリコン酸窒化膜８５を挿入することにより、ビア８３の踏み外しがあっても、シリコン酸窒化膜８５がエッチストッパ膜として機能し、コンタクト層８１への突き抜けを防止することができる。
【００２５】
製造上は、コンタクト層を形成し、電極を形成した後、ＴＥＯＳ層とシリコン酸窒化膜などからなるＳＶ層を形成し、ＳＶ層に電極を埋め込み、コンタクト層内の電極と接合した後、その上に金属配線を形成する方法も考えられる。しかし、かかる方法は、ＳＶ層内の電極の落し込みが難しく、製造工程数が増えるという問題がある。したがって、コンタクト層とシリコン酸窒化膜を形成後、コンタクトホールを形成し、電極を形成し、その上に金属配線を形成する態様が、製造が容易で、製造コストを低減できる点で好ましい。
【００２６】
シリコン酸窒化膜は、ＳｉＯＮの組成からなるが、Ｓｉが多くなると、シリコン酸窒化膜内における未結合状態のＳｉの割合が大きくなり、水素イオンのトラップ機能が大きくなる点で好ましい。このような観点から、本発明のシリコン酸窒化膜は、Ｓｉが３４原子数％〜４０原子数％であり、Ｏが４８原子数％〜６０原子数％であり、Ｎが５原子数％〜１２原子数％である組成が好ましい。かかる組成のシリコン酸窒化膜は、Ｎ2ＯまたはＯ2のいずれか一方と、ＳｉＨ4とを含む原料ガスを用い、プラズマＣＶＤにより形成することができる。
【００２７】
シリコン酸窒化膜は、ＳｉＨ4を含む原料ガスを用いてプラズマＣＶＤにより形成すると、Ｓｉ−Ｈ結合が生じるが、水素イオントラップ機能を高める点で、Ｓｉ−Ｈ結合のＨは、ＦＴ−ＩＲ法で８×１０21原子数／ｃｍ3以下とすることが好ましく、４×１０21原子数／ｃｍ3以下がより好ましく、１×１０21原子数／ｃｍ3以下が特に好ましい。水素イオンをトラップする水素イオントラップサイトは、シリコン酸窒化膜の形成後、熱処理を施すことにより増加させることができ、トラップした水素イオンの再放出を抑制し、水素イオントラップ機能を飛躍的に向上することができる。加熱温度は、４５０℃以上が好ましく、６００℃以上がより好ましく、７００℃以上が特に好ましい。
【００２８】
水素イオントラップサイトは、シリコン酸窒化膜中に、Ｎ、Ｂ、ＰまたはＡｓをイオン注入することによっても増加させることができる。また、シリコン酸窒化膜に引張応力を形成することによっても増加させることができる。その他、ダングリングボンド密度の増加、Ｘ線照射またはＵＶ照射などによっても水素イオントラップサイトを増加することができる。これらの方法により、Ｓｉ−Ｈ結合のＨが、ＦＴ−ＩＲ法で１×１０21原子数／ｃｍ3以下のシリコン酸窒化膜を得ることができる。また、ＦＴ−ＩＲ法でＳｉ−Ｏ結合のピークが１０２０ｃｍ-1以上１０７５ｃｍ-1以下にあり、Ｓｉ−Ｎ結合のピーク（波数８３５ｃｍ-1）が検出されないシリコン酸窒化膜を形成することができ、かかるシリコン酸窒化膜は、水素イオントラップ能力が大きい点で好ましい。
【００２９】
図４に、シリコン酸窒化膜のＦＴ−ＩＲ法によるデータを示す。図４（ａ）は、未処理品のＦＴ−ＩＲデータであり、図４（ｂ）は約８００℃で熱処理したシリコン酸窒化膜のデータである。約８００℃で熱処理したシリコン酸窒化膜では、Ｓｉ−Ｈ結合のＨがＦＴ−ＩＲ法で０．８×１０21原子数／ｃｍ3であり、Ｓｉ−Ｏ結合のピークがＦＴ−ＩＲ法で１０２０ｃｍ-1以上１０７５ｃｍ-1以下にあり、Ｓｉ−Ｎ結合のピーク（波数８３５ｃｍ-1）が検出されない。
【００３０】
シリコン酸窒化膜の好ましい厚さは、シリコン酸窒化膜の化学組成などにより異なるが、一般的には水素イオントラップ機能が高い点で、１００ｎｍ以上が好ましく、２５０ｎｍ以上がより好ましい。一方、シリコン酸窒化膜は厚いほどトラップ機能は増大するが、厚くすると、クラックが生じやすくなるため、６００ｎｍ以下が好ましく、３５０ｎｍ以下がより好ましい。
【００３１】
実施例１
本実施例で製造した半導体装置の構造を図１および図５に示す。図１は、本発明を把握しやすいように、また、図２および図３に示す半導体装置と比較しやすいように、図５に示す構成要素のうち基本的なもののみを示す。
【００３２】
図５に示すように、まず、半導体基板５２上に、ｐ型ウェル５２ａを形成し、ｐ型ウェル５２ａの表面にフィールド酸化膜５８を形成した。つぎに、ｐ型ウェル５２ａ上に、ゲート酸化膜５８ｃと、ゲート酸化膜５８ｃ上にゲート電極５１を形成し、ゲート電極５１の側面に、側壁スペーサ５１ａを形成した。
【００３３】
ゲート電極５１上にエッチストッパ膜５７として、ＳｉＮ膜を形成した後、ゲート電極５１と側壁スペーサ５１ａをマスクにして、不純物イオンを注入し、ゲート電極５１の両側に、ソース領域５８ａとドレイン領域５８ｂを形成した。その後、コンタクト層５３としてＴＥＯＳ膜を形成し、コンタクト層５３上に、シリコン酸窒化膜５６を形成した。
【００３４】
シリコン酸窒化膜５６は、原料ガスとしてＳｉＨ4（流量１００ｃｍ3／分）とＮ2Ｏ（流量１Ｌ／分）を用い、プラズマＣＶＤにより形成し、その後、Ｎ2雰囲気下、４５０℃で熱処理した。このシリコン酸窒化膜は、Ｓｉが３７原子数％、Ｏが５５原子数％、Ｎが９原子数％の組成を有し、Ｓｉ−Ｈ結合のＨがＦＴ−ＩＲ法で６×１０21原子数／ｃｍ3であり、厚さは２５０ｎｍであった。
【００３５】
つぎに、シリコン酸窒化膜５６上に、Ａｌからなる金属配線５４を形成し、金属配線５４上に層間絶縁膜５５を形成した。層間絶縁膜５５は、原料ガスとしてＳｉＨ4（流量１００ｃｍ3／分）とＯ2（流量１００ｃｍ3／分）とＡｒ（流量１００ｃｍ3／分）を用い、ＨＤＰ−ＣＶＤにより形成した。ＨＤＰ−ＣＶＤは、１３．５６ＭＨｚの高周波バイアスを印加し、１ｋＷで行なった。
【００３６】
ＨＤＰ−ＣＶＤにより層間絶縁膜５５を形成すると、形成の過程においてＳｉＨ4から解離した水素イオンが、高周波バイアスによりドリフトし、下層に侵入する。ＳＩＭＳ（Secondary Ion Mass Spectroscopy；２次イオン質量分析）によれば、下層に侵入する水素イオンは１×１０21原子数／ｃｍ3以上であった。しかし、本実施例において、金属配線直下にシリコン酸窒化膜を形成すると、下層に侵入する水素イオンは確認できなかった。
【００３７】
実施例２
実施例１では、図１に示すように、シリコン酸窒化膜６を金属配線４の直下に形成した。これに対して、本実施例では、図２に示すように、シリコン酸窒化膜２６をゲート電極２１のエッチストッパ膜２７の直上に形成した。すなわち、本実施例では、ゲート電極２１を形成した半導体基板２２上に、エッチストッパ膜２７と、シリコン酸窒化膜２６と、コンタクト層２３と、金属配線２４と、層間絶縁膜２５とを形成し、このように層構成の順序が相違する以外は、実施例１と同様にして半導体装置を製造した。
【００３８】
製造した半導体装置において、シリコン酸窒化膜は、Ｓｉが３８原子数％、Ｏが５３原子数％、Ｎが１０原子数％の組成を有し、Ｓｉ−Ｈ結合のＨがＦＴ−ＩＲ法で５×１０21原子数／ｃｍ3であり、厚さは３００ｎｍであった。ＳＩＭＳにより、本実施例においては、シリコン酸窒化膜から下層に侵入する水素イオンは確認できなかった。
【００３９】
実施例３
実施例１では、図１に示すように、シリコン酸窒化膜６を金属配線４の直下に形成した。これに対して、本実施例では、図３に示すように、シリコン酸窒化膜３６をコンタクト層３３ａ、３３ｂ内に形成した。すなわち、本実施例では、ゲート電極３１を形成した半導体基板３２上に、エッチストッパ膜３７と、コンタクト層３３ｂと、シリコン酸窒化膜３６と、コンタクト層３３ａと、金属配線３４と、層間絶縁膜３５とを形成し、このように層構成の順序が相違する以外は、実施例１と同様にして半導体装置を製造した。
【００４０】
製造した半導体装置において、シリコン酸窒化膜は、Ｓｉが３６原子数％、Ｏが５２原子数％、Ｎが１０原子数％の組成を有し、Ｓｉ−Ｈ結合のＨがＦＴ−ＩＲ法で７×１０21原子数／ｃｍ3であり、厚さは２８０ｎｍであった。ＳＩＭＳにより、本実施例においては、シリコン酸窒化膜から下層に侵入する水素イオンは確認できなかった。
【００４１】
今回開示された実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００４２】
ＭＯＳＦＥＴデバイスのホットキャリア耐性の劣化、ＡＶＤ、ＮＯＲ型フラッシュメモリのトンネル酸化膜の劣化による閾値変動、またはＭＲＡＭなどの４００℃以下の低温プロセスを必要とするデバイスなどへの水素イオンの悪影響を防止することができる。
【図面の簡単な説明】
【００４３】
【図１】実施例１において製造した本発明の半導体装置の構造を示す概念図である。
【図２】実施例２において製造した本発明の半導体装置の構造を示す概念図である。
【図３】実施例３において製造した本発明の半導体装置の構造を示す概念図である。
【図４】本発明のシリコン酸窒化膜のＦＴ−ＩＲ法によるデータを示す図である。
【図５】実施例１において製造した本発明の半導体装置の構造を示す概念図である。
【図６】本発明におけるＡＮＤ型フラッシュメモリデバイスの構造を例示する概念図である。
【図７】シリコン酸窒化膜とコンタクト層に電極用のコンタクトホールを形成した後の態様を示す概念図である。
【図８】第１の金属配線と第２の金属配線を接続するためのコンタクトビア形成用にエッチングをした後の態様を示す概念図である。
【符号の説明】
【００４４】
１  ゲート電極、２  半導体基板、３  コンタクト層、４  金属配線、５  層間絶縁膜、６  シリコン酸窒化膜、２７  エッチストッパ膜。
【図１】
2006156952.tif 000003
【図２】
2006156952.tif 000004
【図３】
2006156952.tif 000005
【図４】
2006156952.tif 000006
【図５】
2006156952.tif 000007
【図６】
2006156952.tif 000008
【図７】
2006156952.tif 000009
【図８】
2006156952.tif 000010