(57)【要約】【課題】  簡素な回路でパルス同期が取れた状態を維持することができる受信装置、パルス同期回路、及びこれに用いられる通信方法を提供する。【解決手段】  オンオフキーイングにより変調されたパルス列との同期を取るためのパルス同期用パルス列とデータを表すデータ用パルス列とを備え、データ用パルス列は所定の間隔毎にパルスとの同期を補正するための同期補正用パルス列を備え、同期補正用パルス列は一のパルス毎に付与される時間であるパルス区間を複数の時間スロットに細分化したチャンネルのうち、指定チャンネルにパルスを備えたものである通信フレームを受信して、同期補正用パルス列を、指定チャンネルに対応する期間である標準期間と進行期間と遅延期間とについてそれぞれ積分する積分回路２０１と、積分回路２０１による積分値が最大となった積分期間にパルス同期タイミングを一致させるパルス同期補正制御部とを備えた。【選択図】  図６
2006060737.tif 000002
【特許請求の範囲】
【請求項１】
オンオフキーイング方式により変調されたパルス列を用いて通信を行う通信方法であって、
前記パルス列におけるパルス位置の同期を取るためのパルス同期用パルス列と、データを表すデータ用パルス列とを備えた通信フレームを用いてデータの送受信を行い、
前記データ用パルス列は、予め定められた所定の間隔毎に前記パルス位置の同期を補正するための同期補正用パルス列を備えることを特徴とする通信方法。
【請求項２】
前記同期補正用パルス列は、一のパルス毎に付与される時間であるパルス区間を複数の時間スロットに細分化した各時間スロットに割り付けられたチャンネルのうち、予め定められたチャンネルにパルスを備えるものであることを特徴とする通信方法。
【請求項３】
オンオフキーイング方式により変調されたパルス列におけるパルスとの同期を取るためのパルス同期用パルス列とデータを表すデータ用パルス列とを備え、前記データ用パルス列は、予め定められた所定の間隔毎に前記パルスとの同期を補正するための同期補正用パルス列を備え、前記同期補正用パルス列は、一のパルス毎に付与される時間であるパルス区間を複数の時間スロットに細分化した各時間スロットに割り付けられたチャンネルのうち、予め定められた指定チャンネルにパルスを備えるものである通信フレームを受信してパルス同期を行うパルス同期回路であって、
前記同期補正用パルス列を、前記指定チャンネルに対応する期間である標準期間と前記標準期間を進めた進行期間と前記標準期間を遅延させた遅延期間とについてそれぞれ積分する積分回路と、
前記積分回路による、前記標準期間についての積分値が最大であった場合は前記パルス同期のタイミングを維持し、前記進行期間についての積分値が最大であった場合は前記パルス同期のタイミングを進ませ、前記遅延期間についての積分値が最大であった場合は前記パルス同期のタイミングを遅延させることにより前記パルス同期のタイミングを補正する同期タイミング補正部と、
を備えることを特徴とするパルス同期回路。
【請求項４】
前記積分回路による積分値を記憶する積分値記憶部をさらに備え、
前記積分回路は、前記同期補正用パルス列を、前記標準期間と前記進行期間と前記遅延期間とについて、逐次それぞれ積分を行いその積分値をそれぞれ前記積分値記憶部に記憶させるものであり、
前記同期タイミング補正部は、前記積分値記憶部に記憶された各期間についての積分値に基づいて、前記補正を行うものであることを特徴とする請求項３記載のパルス同期回路。
【請求項５】
前記積分回路は、
前記同期補正用パルス列を、前記標準期間について積分する標準積分回路と、
前記同期補正用パルス列を、前記進行期間について積分する進行積分回路と、
前記同期補正用パルス列を、前記遅延期間について積分する遅延積分回路と、
を備え、
前記同期タイミング補正部は、前記標準積分回路による標準期間についての積分値と前記進行積分回路による進行期間についての積分値と前記遅延積分回路による遅延期間についての積分値とに基づいて、前記補正を行うものであることを特徴とする請求項３記載のパルス同期回路。
【請求項６】
前記同期タイミング補正部は、前記標準期間についての積分値と、前記進行期間についての積分値と、前記遅延期間についての積分値とに基づいて、前記パルス同期のタイミングを補正する補正量を変化させるものであることを特徴とする請求項３〜５のいずれかに記載のパルス同期回路。
【請求項７】
前記同期タイミング補正部は、前記同期補正用パルス列のうち一部を用いて前記補正を行った後、当該同期補正用パルス列の他のパルスが当該補正後の標準期間における中央位置に位置するタイミングを探索し、当該探索されたタイミングに基づいて、前記パルス同期のタイミングをさらに補正することを特徴とする請求項３〜６のいずれかに記載のパルス同期回路。
【請求項８】
オンオフキーイング方式により変調されたパルス列を用いた通信信号を受信する受信部と、
前記受信部により受信された通信信号との間でパルス同期を行うパルス同期回路と、
前記パルス同期回路によるパルス同期に基づいて、前記受信部により受信された通信信号からデータを復元するデータ復元部とを備え、
前記パルス同期回路は、請求項３〜７のいずれかに記載のパルス同期回路であることを特徴とする受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウルトラワイドバンド通信の通信方法に関する。そして、このような通信方法を利用する受信装置、及びパルス同期回路に関する。
【背景技術】
【０００２】
近年、高速無線伝送方式の一つとして、所定の周期タイミングに同期したパルス信号からなるパルス信号列を用いて超広帯域な通信を行うウルトラワイドバンド（ＵＷＢ：Ultra Wide Band）通信方式が注目されている。ＵＷＢ通信の一態様では、搬送波を用いず、例えばパルス幅が１ｎｓｅｃ以下等の極めて細かいパルス信号からなるパルス信号列を用いて通信を行うものである。このようなＵＷＢ通信に用いられる変調方式として、パルスの発生タイミングを微妙に前後にずらした信号を用いて、「０」、「１」情報を表現するパルス位置変調（Ｐｕｌｓｅ  Ｐｏｓｉｔｉｏｎ  Ｍｏｄｕｌａｔｉｏｎ  ：  ＰＰＭ）が知られている（例えば、特許文献１参照。）。また、別の変調方式として、パルス信号の有無によって「１」、「０」情報を表現するオンオフキーイング（Ｏｎ−Ｏｆｆ  Ｋｅｙｉｎｇ  ：  ＯＯＫ）や、パルスの位相の変化で「０」、「１」情報を表現するバイフェーズ変調（Ｂｉ−ｐｈａｓｅ  Ｍｏｄｕｌａｔｉｏｎ）が知られている。
【０００３】
図１６は、背景技術に係るＵＷＢ通信の受信装置１０１を示すブロック図である。また、図１７は、図１６に示す受信装置１０１の動作を説明するための信号波形図である。図１６に示す受信装置１０１は、ＵＷＢ通信による送信装置から送られてきたＵＷＢ通信信号を受信するアンテナ１０２と、その送信装置でＵＷＢ通信信号を生成するために用いられたものと同じ既知のＰＮ（Pseudorandom Noise）コードに対応するデコード制御信号を生成するデコーダソース１０３と、受信した信号の各パルスと実質的に等価な波形を有するテンプレート信号１１０のパルス列を含む周期タイミング信号を発生する調整可能時間ベース１０４と、デコード制御信号及び周期タイミング信号に基づき送信装置の既知のＰＮコードと時間的に一致したデコード信号を生成するデコード時間変調器１０５と、アンテナ１０２で受信された受信信号１１１とデコード信号との相関を取って相関電圧１１２を生成する相互相関器１０６と、その相関電圧１１２を調整可能時間ベース１０４へフィードバックするローパスフィルタ１０７と、相関電圧１１２からサブキャリアを除去して受信データを復元するサブキャリア復調器１０８とを備えている。
【０００４】
そして、相互相関器１０６によって、アンテナ１０２によって受信された受信信号１１１と、送信装置の既知のＰＮコードと時間的に一致したデコード信号との間で相関が取られることにより、その相関値に基づき受信信号１１１に含まれる受信対象のパルス信号を取得可能なタイミングに受信装置１０１を同期させるパルス同期が行われ、受信信号１１１を復調することができるようになっている。
【特許文献１】特表平１０−５０８７２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、上述のような受信装置１０１では、受信信号１１１を復調するためには受信信号１１１のパルス信号とＰＮコードから生成されたデコード信号との間で相関を取ることによって、受信信号１１１における受信対象のパルス信号を認識し、パルス同期が取られるようになっているので、パルス同期を取るためにＰＮコードが必要となり、ＰＮコードを生成するデコーダソース１０３の回路規模が増大するという不都合があった。また、送信機側、受信機側でそれぞれタイミングを生成するクロック信号の精度誤差によって、時間の経過に伴い受信信号とデコード信号との間のタイミングがずれてしまい、パルス同期が取れなくなる結果、受信信号の復元が困難になるという不都合があった。
【０００６】
本発明は、このような問題に鑑みて為された発明であり、簡素な回路でパルス同期が取れた状態を維持することができる受信装置、パルス同期回路、及びこれに用いられる通信方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述の目的を達成するために、本発明の第１の手段に係る通信方法は、オンオフキーイング方式により変調されたパルス列を用いて通信を行う通信方法であって、前記パルス列におけるパルス位置の同期を取るためのパルス同期用パルス列と、データを表すデータ用パルス列とを備えた通信フレームを用いてデータの送受信を行い、前記データ用パルス列は、予め定められた所定の間隔毎に前記パルス位置の同期を補正するための同期補正用パルス列を備えることを特徴としている。
【０００８】
また、上述の通信方法において、前記同期補正用パルス列は、一のパルス毎に付与される時間であるパルス区間を複数の時間スロットに細分化した各時間スロットに割り付けられたチャンネルのうち、予め定められたチャンネルにパルスを備えるものであることを特徴としている。
【０００９】
そして、本発明の第２の手段に係るパルス同期回路は、オンオフキーイング方式により変調されたパルス列におけるパルスとの同期を取るためのパルス同期用パルス列とデータを表すデータ用パルス列とを備え、前記データ用パルス列は、予め定められた所定の間隔毎に前記パルスとの同期を補正するための同期補正用パルス列を備え、前記同期補正用パルス列は、一のパルス毎に付与される時間であるパルス区間を複数の時間スロットに細分化した各時間スロットに割り付けられたチャンネルのうち、予め定められた指定チャンネルにパルスを備えるものである通信フレームを受信してパルス同期を行うパルス同期回路であって、前記同期補正用パルス列を、前記指定チャンネルに対応する期間である標準期間と前記標準期間を進めた進行期間と前記標準期間を遅延させた遅延期間とについてそれぞれ積分する積分回路と、前記積分回路による、前記標準期間についての積分値が最大であった場合は前記パルス同期のタイミングを維持し、前記進行期間についての積分値が最大であった場合は前記パルス同期のタイミングを進ませ、前記遅延期間についての積分値が最大であった場合は前記パルス同期のタイミングを遅延させることにより前記パルス同期のタイミングを補正する同期タイミング補正部と、を備えることを特徴としている。
【００１０】
さらに、上述のパルス同期回路において、前記積分回路による積分値を記憶する積分値記憶部をさらに備え、前記積分回路は、前記同期補正用パルス列を、前記標準期間と前記進行期間と前記遅延期間とについて、逐次それぞれ積分を行いその積分値をそれぞれ前記積分値記憶部に記憶させるものであり、前記同期タイミング補正部は、前記積分値記憶部に記憶された各期間についての積分値に基づいて、前記補正を行うものであることを特徴としている。
【００１１】
また、上述のパルス同期回路において、前記積分回路は、前記同期補正用パルス列を、前記標準期間について積分する標準積分回路と、前記同期補正用パルス列を、前記進行期間について積分する進行積分回路と、前記同期補正用パルス列を、前記遅延期間について積分する遅延積分回路と、を備え、前記同期タイミング補正部は、前記標準積分回路による標準期間についての積分値と前記進行積分回路による進行期間についての積分値と前記遅延積分回路による遅延期間についての積分値とに基づいて、前記補正を行うものであることを特徴としている。
【００１２】
そして、上述のパルス同期回路において、前記同期タイミング補正部は、前記標準期間についての積分値と、前記進行期間についての積分値と、前記遅延期間についての積分値とに基づいて、前記パルス同期のタイミングを補正する補正量を変化させるものであることを特徴としている。
【００１３】
さらに、上述のパルス同期回路において、前記同期タイミング補正部は、前記同期補正用パルス列のうち一部を用いて前記補正を行った後、当該同期補正用パルス列の他のパルスが当該補正後の標準期間における中央位置に位置するタイミングを探索し、当該探索されたタイミングに基づいて、前記パルス同期のタイミングをさらに補正することを特徴としている。
【００１４】
また、本発明の第３の手段に係る受信装置は、オンオフキーイング方式により変調されたパルス列を用いた通信信号を受信する受信部と、前記受信部により受信された通信信号との間でパルス同期を行うパルス同期回路と、前記パルス同期回路によるパルス同期に基づいて、前記受信部により受信された通信信号からデータを復元するデータ復元部とを備え、前記パルス同期回路は、上述のパルス同期回路であることを特徴としている。
【発明の効果】
【００１５】
このような構成の通信方法は、データを表すデータ用パルス列において、予め定められた所定の間隔毎にパルス位置の同期を補正するための同期補正用パルス列を備えた通信フレームを用いるので、パルス同期が取れた状態を維持することが容易であると共に、パルス同期を取る回路を簡素化することができる。
【００１６】
そして、このような構成のパルス同期回路及び受信装置は、データを表すデータ用パルス列において、予め定められた所定の間隔毎にパルス位置の同期を補正するための同期補正用パルス列を備えた通信フレームが、積分回路によって標準期間と進行期間と遅延期間とについてそれぞれ積分され、同期タイミング補正部によって、標準期間についての積分値が最大であった場合はパルス同期のタイミングが維持され、進行期間についての積分値が最大であった場合はパルス同期のタイミングが進められ、遅延期間についての積分値が最大であった場合はパルス同期のタイミングが遅延されるので、簡素な回路によって、パルス同期が取れた状態を維持することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において同一の符号を付した構成は、同一の構成であることを示し、その説明を省略する。
【００１８】
（第１実施形態）
図１は、本発明の一実施形態に係る通信方法に用いられる通信フレームの一例を示す図である。図１に示す通信フレームＰ１は、オンオフキーイング方式によって変調されており、通信フレームＰ１におけるパルス位置の同期を取るためのパルス同期用パルス列Ｐ２と、パルス同期後に通信フレームＰ１におけるビット位置の同期を取るためのビット同期用パルス列Ｐ３と、データを表すデータ用パルス列Ｐ４とを備えている。
【００１９】
図２は、データ用パルス列Ｐ４の区間構成の一例を示す図である。図２に示すデータ用パルス列Ｐ４において、データを表す部分であるデータ区間Ｐ５と、パルス同期状態を維持するべくパルス位置の同期を補正するための同期補正用パルス列の一例に相当する同期区間Ｐ６とが一定の間隔で交互に配置されている。
【００２０】
図３は、図２に示すデータ区間Ｐ５におけるパルス配列の一例を示す図である。図３に示すデータ区間Ｐ５は、パルス同士の最少の間隔であると共に、一のパルス毎に付与される一定の時間であるパルス区間Ｐ５１に区分され、複数のパルス区間Ｐ５１、例えば１２７個のパルス区間Ｐ５１によって、１ビットのデータを表す１ビット区間Ｐ５２が構成されている。さらに各パルス区間Ｐ５１は、それぞれ複数の時間スロット、例えばｎ個の時間スロットに区分され、その各時間スロットに１、２、３、・・・、ｎとチャンネルが割り付けられている。
【００２１】
そして、オンオフキーイング方式による変調によって、予め定められたチャンネル、例えばチャンネル１にパルスが配置されており、１ビット区間Ｐ５２が「１」を示す場合にはその１ビット区間Ｐ５２に含まれるパルス区間Ｐ５１のチャンネル１にパルスが有り、１ビット区間Ｐ５２が「０」を示す場合にはその１ビット区間Ｐ５２に含まれるパルス区間Ｐ５１にはパルスが無い。
【００２２】
図４は、図２に示す同期区間Ｐ６におけるパルス配列の一例を示す図である。図４に示す同期区間Ｐ６は、パルス同士の最少の間隔であり、一のパルス毎に付与される一定の時間であるパルス区間Ｐ５１に区分され、複数のパルス区間Ｐ５１、例えば９９個のパルス区間Ｐ５１によって、同期区間Ｐ６が構成されている。さらに各パルス区間Ｐ５１は、それぞれ複数の時間スロット、例えばｎ個の区間に細分化され、その各時間スロットに１、２、３、・・・、ｎとチャンネルが割り付けられている。
【００２３】
そして、同期区間Ｐ６における各パルス区間Ｐ５１には、予め定められた指定チャンネル、例えばチャンネル１にパルスが有る。また、パルス区間Ｐ５１の期間は、通信に要求される信頼性の程度に応じて定められるが、例えばパルス区間Ｐ５１は１００ｎｓｅｃ（ナノ秒）、１チャンネルの時間は１０ｎｓｅｃ（ナノ秒）、チャンネル数ｎは１０としてもよい。この場合、例えば後述の受信装置２における受信タイミングを生成する発振器の精度が４０ｐｐｍであるとすると、パルス同期タイミングのずれを１チャンネルの１／２以下に維持するためには、データ用パルス列Ｐ４において、データ区間Ｐ５を１２５μｓｅｃ以下にして、同期区間Ｐ６が１２５μｓｅｃ以下の間隔で配置される構成とすることが望ましい。
【００２４】
なお、データ区間Ｐ５と同期区間Ｐ６とで、いずれもパルス区間Ｐ５１のチャンネル１にパルスが配置される例を示したが、チャンネル１以外のチャンネルにパルスが配置される構成であってもよく、データ区間Ｐ５と同期区間Ｐ６とで異なるチャンネルにパルスが配置される構成であってもよい。
【００２５】
図５は、上述のような通信フレームＰ１を送信する送信装置の一例を示すブロック図である。図５に示す送信装置１は、送信データを作成するデータ生成器１１と、データ生成器１１で作成された送信データに基づいてパルスを発生し、通信フレームＰ１を生成するパルス生成器１２と、パルス生成器１２で生成されたパルスの帯域制限を行うバンドパスフィルタ（ＢＰＦ）１３と、バンドパスフィルタ１３から出力された送信パルスを放射する送信用アンテナ１４とを備えて構成される。
【００２６】
図６は、本発明の第１の実施形態に係る受信装置２、及び後述する受信装置２ｂ，２ｃの構成の一例を示すブロック図である。図６に示す受信装置２は、受信部の一例である受信用のアンテナ２１、受信信号を増幅する増幅器２２、受信信号を検波する検波器２３、高周波ノイズを除去する低域通過フィルタ（ＬＰＦ）２４、及びパルス同期回路２５を備えている。また、パルス同期回路２５は、積分器２０１（積分回路）、タイミング制御部２０２、パルス位置情報記憶部２０３、データ復元部の一例に相当するＡＤ変換器２０４、及び積分値記憶部２０５を備えている。
【００２７】
積分器２０１は、タイミング制御部２０２からの制御信号に応じた積分区間で、低域通過フィルタ２４から出力された信号を積分し、その積分信号ＳＤをタイミング制御部２０２及びＡＤ変換器２０４へ出力する。
【００２８】
パルス位置情報記憶部２０３は、例えばＲＯＭ（Read Only Memory）によって構成された記憶部で、通信フレームＰ１のフォーマットに従って、通信フレームＰ１におけるパルス同期用パルス列Ｐ２、ビット同期用パルス列Ｐ３、データ用パルス列Ｐ４、及びデータ用パルス列Ｐ４におけるデータ区間Ｐ５、同期区間Ｐ６の位置を示す位置情報が、予め記憶されている。
【００２９】
ＡＤ変換器２０４は、積分器２０１から出力された積分信号をデジタル値に変換し、受信装置２によって受信された復調信号として外部へ出力すると共に、そのデジタル変換された積分値をタイミング制御部２０２からの制御信号に応じて例えばレジスタを用いて構成された積分値記憶部２０５へ記憶させる。
【００３０】
タイミング制御部２０２は、例えば同期を取るためのシーケンス動作を制御する順序回路や積分器２０１から得られた積分信号から同期タイミングを取得するためのコンパレータ等を備えて構成されており、パルス同期を行うパルス同期制御部２０６と、ビット同期を行うビット同期制御部２０７と、パルス同期のタイミングを補正する同期タイミング補正部の一例であるパルス同期補正制御部２０８とを備えている。
【００３１】
次に、上述のように構成された受信装置２の動作について説明する。まず、送信装置１のアンテナ１４から放射された信号、例えば通信フレームＰ１が、アンテナ２１によって受信され増幅器２２によって増幅され検波器２３によって例えば包絡線検波あるいはピーク検波により検波される。さらに、検波器２３によって検波された信号は、低域通過フィルタ２４によって高周波帯域の雑音成分が除去され、パルス同期回路２５における積分器２０１へ出力される。
【００３２】
パルス同期回路２５においては、受信信号とパルス同期を取るべくパルス同期制御部２０６によって、パルス同期用パルス列Ｐ２を検出するための制御信号が積分器２０１へ出力され、積分器２０１によって、パルス同期制御部２０６からの制御信号に応じたタイミングで低域通過フィルタ２４から出力された受信信号が積分される。そして、その積分信号ＳＤがパルス同期制御部２０６へフィードバックされ、積分信号ＳＤに基づきパルス同期制御部２０６によってパルス同期用パルス列Ｐ２が検出されることにより、アンテナ２１で受信された信号から、受信対象となるパルスを識別するためのタイミングであるパルス同期タイミングが取得される。
【００３３】
パルス同期タイミングは、データ区間Ｐ５においてオンオフキーイング方式による変調によってパルスが配置されるタイミング、例えばチャンネル１のタイミングである。そして、同期区間Ｐ６における指定チャンネル、例えばチャンネル１のタイミングを検出し、その検出されたタイミングに基づき、パルス同期タイミング、すなわちチャンネル１の時間を、積分器２０１の積分期間として設定することにより、パルス同期が取られる。
【００３４】
次に、ビット同期制御部２０７によって、パルス同期制御部２０６により同期されたパルス同期タイミングに基づき、ビット同期用パルス列Ｐ３を検出するための制御信号が積分器２０１へ出力され、積分器２０１によって、ビット同期制御部２０７からの制御信号に応じたタイミングで低域通過フィルタ２４から出力された受信信号が積分される。そして、その積分信号ＳＤがビット同期制御部２０７へフィードバックされ、ビット同期制御部２０７によってその積分信号ＳＤに基づきビット同期用パルス列Ｐ３が検出されることによりビットを検出するためのビット同期タイミング、すなわちビット区間Ｐ５２のタイミングが取得され、ビット同期が確保される。
【００３５】
次に、パルス同期補正制御部２０８によって、データ用パルス列Ｐ４に基づいて、データの復元とパルス同期タイミングの補正を行うべく以下の動作が行われる。図７は、データ用パルス列Ｐ４の受信時において積分器２０１から出力される積分信号ＳＤの一例を説明するための説明図である。なお、図７において、データ区間Ｐ５については波形Ａによって、積分信号ＳＤが一定の閾値を超えた状態を「Ｈ」、積分信号ＳＤが一定の閾値に満たない状態を「Ｌ」で表し、同期区間Ｐ６については積分信号ＳＤの電圧波形を示している。また、図７においてデータ区間Ｐ５は、積分信号ＳＤをマンチェスタ符号として扱うことにより、ビット区間Ｐ５２内で波形ＡがＬからＨへ変化した場合にビットデータ「１」を表し、ビット区間Ｐ５２内で波形ＡがＨからＬへ変化した場合にビットデータ「０」を表わす例を示している。なお、データ区間Ｐ５は、マンチェスタ符号を用いず、例えば波形ＡがＬの場合ビットデータ「０」を表わし、波形ＡがＨの場合ビットデータ「１」を表わす等、他の表現方法を用いてデータを表すものであってもよい。
【００３６】
まず、パルス同期補正制御部２０８によって、パルス位置情報記憶部２０３からデータ区間Ｐ５及び同期区間Ｐ６の位置情報が読み出される。そして、パルス同期補正制御部２０８によって、その位置情報に基づきデータ区間Ｐ５が検出されると、パルス同期制御部２０６で取得されたパルス同期タイミングとビット同期制御部２０７で取得されたビット同期タイミングとに応じた制御信号が積分器２０１へ出力され、積分器２０１によって、低域通過フィルタ２４から出力された受信信号が積分されてＡＤ変換器２０４へ出力され、ＡＤ変換器２０４によって、デジタル値に変換され、データが復元された復調信号が外部へ出力される。
【００３７】
この場合、まず、ビット区間Ｐ５２が「１」を示す場合、パルス同期補正制御部２０８からの制御信号に応じて、ＡＤ変換器２０４によってビット区間Ｐ５２の期間中例えばチャンネル１が積分されることにより、波形ＡがＬ状態から積分信号ＳＤが上昇し、予め設定された所定の閾値を超えることにより波形ＡがＨ状態へ変化することにより、当該ビット区間Ｐ５２から「１」が検出される。一方、ビット区間Ｐ５２が「０」を示す場合、パルス同期補正制御部２０８からの制御信号に応じて、ＡＤ変換器２０４によってビット区間Ｐ５２の期間中例えばチャンネル１が積分されることにより、積分信号ＳＤが低下し、予め設定された所定の閾値を下回ることにより、波形ＡがＨからＬへ変化し、当該ビット区間Ｐ５２から「０」が検出される。
【００３８】
また、このようにしてビット区間Ｐ５２からビット情報「０」及び「１」を取得することができるので、ＲＮ符号の生成回路を必要とせず、受信装置２の回路を簡素化することができる。
【００３９】
図８は、同期区間Ｐ６のタイミング位置におけるパルス同期補正処理を説明するためのフローチャートである。まず、ステップＳ１において、パルス同期補正制御部２０８によって、パルス位置情報記憶部２０３から読み出された同期区間Ｐ６の位置情報に基づいて、同期区間Ｐ６に入ったことが検出されると（ステップＳ１でＹＥＳ）、パルス同期補正制御部２０８によって、積分器２０１の積分タイミングが設定される（ステップＳ２）。
【００４０】
具体的には、まず、パルス同期補正制御部２０８によって、指定チャンネル、例えばチャンネル１に対応する期間である標準期間Ｐを例えば標準期間Ｐの１／２の時間だけ進めた進行期間Ｅが、積分器２０１の積分期間として設定される。この場合、標準期間Ｐは、現状のパルス同期タイミングに対応し、進行期間Ｅは現状のパルス同期タイミングより１チャンネルの１／２の時間だけ進んだ時間に対応している。
【００４１】
そして、積分器２０１によって、所定の期間、例えば同期区間Ｐ６の１／３の期間、進行期間Ｅについて受信信号が積分され、その積分信号ＳＤがＡＤ変換器２０４によってＡＤ変換されて得られた積分値が、進行期間Ｅについての積分値として積分値記憶部２０５に記憶される（ステップＳ３）。
【００４２】
次に、再びステップＳ２へ移行して（ステップＳ４でＮＯ）、パルス同期補正制御部２０８によって、標準期間Ｐが積分器２０１の積分期間として設定される。そして、積分器２０１によって、例えば同期区間Ｐ６の１／３の期間、標準期間Ｐについて受信信号が積分され、その積分信号ＳＤがＡＤ変換器２０４によってＡＤ変換されて得られた積分値が、標準期間Ｐについての積分値として積分値記憶部２０５に記憶される（ステップＳ３）。
【００４３】
次に、再びステップＳ２へ移行して（ステップＳ４でＮＯ）、パルス同期補正制御部２０８によって、パルス同期補正制御部２０８によって、指定チャンネル、例えばチャンネル１に対応する期間である標準期間Ｐを例えば標準期間Ｐの１／２の時間だけ遅延させた遅延期間Ｌが、積分器２０１の積分期間として設定される。そして、積分器２０１によって、例えば同期区間Ｐ６の１／３の期間、遅延期間Ｌについて受信信号が積分され、その積分信号ＳＤがＡＤ変換器２０４によってＡＤ変換されて得られた積分値が、遅延期間Ｌについての積分値として積分値記憶部２０５に記憶される（ステップＳ３）。
【００４４】
次に、標準期間Ｐ、進行期間Ｅ、遅延期間Ｌについての積分値が積分値記憶部２０５に記憶されたのでステップＳ５へ移行し（ステップＳ４でＹＥＳ）、パルス同期補正制御部２０８によって、積分値記憶部２０５から標準期間Ｐ、進行期間Ｅ、遅延期間Ｌについての積分値が読み出され、その最大値が判定される（ステップＳ５）。
【００４５】
この場合、標準期間Ｐ、進行期間Ｅ、及び遅延期間Ｌのうち積分値が最大になるタイミングが現在のパルス位置であると考えられるので、パルス同期タイミングをその最大になるタイミングに合致させるべく、パルス同期補正制御部２０８によって以下の処理が実行される。
【００４６】
まず、パルス同期補正制御部２０８によって、標準期間Ｐの積分値が最大であった場合は現状のパルス同期タイミングが維持され（ステップＳ６）、進行期間Ｅの積分値が最大であった場合は現状のパルス同期タイミングは適正なパルス同期タイミング（受信対象のパルスが存在するタイミング）から遅れていると推定されるので、パルス同期タイミングが例えば進行期間Ｅに対応するタイミングに変更されることにより進められ（ステップＳ７）、遅延期間Ｌの積分値が最大であった場合は現状のパルス同期タイミングは適正なパルス同期タイミングから進んでいると推定されるので、パルス同期タイミングが例えば遅延期間Ｌに対応するタイミングに変更されることにより遅延され（ステップＳ８）、再びステップＳ１〜Ｓ８の処理が繰り返される。
【００４７】
以上、ステップＳ１〜Ｓ８の処理により、データ用パルス列Ｐ４において、一定の間隔で設けられている同期区間Ｐ６を用いてパルス同期タイミングを補正することができるので、長時間にわたってパルス同期が取れた状態を維持することができる。また、パルス同期タイミングを補正するためにＲＮ符号の生成回路を必要とせず、標準期間Ｐ、進行期間Ｅ、遅延期間Ｌについての積分が一つの積分器２０１によって逐次実行されるので、回路構成も簡素である。
【００４８】
（第２実施形態）
次に、本発明の第２の実施形態に係る受信装置について説明する。図９は、本発明の第２の実施形態に係る受信装置２ａの構成の一例を示すブロック図である。図６に示す受信装置２と図９に示す受信装置２ａとでは、下記の点で異なる。すなわち、図９に示す受信装置２ａは、同期用進行積分器２０９と、同期用遅延積分器２１０とをさらに備え、積分値記憶部２０５を備えない。その他の構成は図６に示す受信装置２と同様であるのでその説明を省略し、以下、図９に示す受信装置２ａの動作について説明する。
【００４９】
まず、パルス同期制御部２０６、ビット同期制御部２０７、及びパルス同期補正制御部２０８ａにおけるデータ区間Ｐ５の受信動作は図６に示す受信装置２と同様であるのでその説明を省略する。次に、同期区間Ｐ６においては、パルス同期補正制御部２０８ａによって、進行期間Ｅ、標準期間Ｐ、及び遅延期間Ｌがそれぞれ同期用進行積分器２０９、積分器２０１、及び同期用遅延積分器２１０に積分期間として設定される。
【００５０】
図１０は、積分器２０１、同期用進行積分器２０９、及び同期用遅延積分器２１０から出力される積分信号ＳＰ，ＳＥ，ＳＬの一例を示す図である。図１０に示すように、同期区間Ｐ６において、低域通過フィルタ２４から出力された受信信号が、同期用進行積分器２０９、積分器２０１、及び同期用遅延積分器２１０によって並行して積分され、その積分信号ＳＥ，ＳＰ，ＳＬがＡＤ変換器２０４へ出力される。
【００５１】
そして、その積分信号ＳＥ，ＳＰ，ＳＬがＡＤ変換器２０４によってそれぞれＡＤ変換され、進行期間Ｅ、標準期間Ｐ、及び遅延期間Ｌについての積分値がそれぞれパルス同期補正制御部２０８ａへ出力される。
【００５２】
さらに、パルス同期補正制御部２０８ａによって、図８におけるステップＳ５〜Ｓ８と同様にして、標準期間Ｐの積分値が最大であった場合は現状のパルス同期タイミングが維持され、進行期間Ｅの積分値が最大であった場合は現状のパルス同期タイミングは適正なパルス同期タイミングから遅れていると推定されるので、パルス同期タイミングが例えば進行期間Ｅに対応するタイミングに変更されることにより進められ、遅延期間Ｌの積分値が最大であった場合は現状のパルス同期タイミングは適正なパルス同期タイミングから進んでいると推定されるので、パルス同期タイミングが例えば遅延期間Ｌに対応するタイミングに変更されることにより遅延される。
【００５３】
これにより、データ用パルス列Ｐ４において、一定の間隔で設けられている同期区間Ｐ６を用いてパルス同期タイミングを補正することができるので、長時間にわたってパルス同期が取れた状態を維持することができる。また、進行期間Ｅ、標準期間Ｐ、遅延期間Ｌについての積分が、同期用進行積分器２０９、積分器２０１、及び同期用遅延積分器２１０によって平行して実行されるので、進行期間Ｅ、標準期間Ｐ、遅延期間Ｌについての積分を逐次実行する図６に示す受信装置２よりも、パルス同期タイミングの補正処理を高速化することができる。
【００５４】
（第３実施形態）
次に、本発明の第３の実施形態に係る受信装置２ｂについて説明する。本発明の第３の実施形態に係る受信装置２ｂは、図６に示す受信装置２と同様に構成されており、図６で示される。図６に示す受信装置２ｂは、受信装置２とは、パルス同期補正制御部２０８ｂの動作が異なる。その他の構成は図６に示す受信装置２と同様であるのでその説明を省略し、以下、図６に示す受信装置２ｂの動作について説明する。
【００５５】
図６に示す受信装置２では、進行期間Ｅ、標準期間Ｐ、遅延期間Ｌについての積分値が最大となるタイミングが現在のパルス位置であると推定し、該当する期間に対応するタイミングをパルス同期タイミングとすることで、パルス同期タイミングの補正を行っている。
【００５６】
一方、図６に示す本実施形態に係る受信装置２ｂでは、パルス同期補正制御部２０８ｂは、進行期間Ｅ、標準期間Ｐ、遅延期間Ｌについて、逐次、例えば同期区間Ｐ６の１／３の期間ずつ、積分を行った積分値である進行積分値Ｓｅ、標準積分値Ｓｐ、及び遅延積分値Ｓｌのレベルに応じてパルス同期タイミングの補正を行う補正量を変化させることにより、パルス同期タイミングの微調整を行うものである。補正量は、例えば、進行積分値Ｓｅ、標準積分値Ｓｐ、及び遅延積分値Ｓｌのレベルの組み合わせパターンに応じて予め設定しておくことにより、進行積分値Ｓｅ、標準積分値Ｓｐ、及び遅延積分値Ｓｌのレベルに応じたパルス同期タイミングの補正量が得られる。
【００５７】
図１１は、進行積分値Ｓｅ、標準積分値Ｓｐ、及び遅延積分値Ｓｌのレベルに応じたパルス同期タイミングの補正量の一例を示す表形式の説明図である。図１１において、「積分値」の欄における進行積分値Ｓｅ、標準積分値Ｓｐ、及び遅延積分値Ｓｌのレベルは、例えば高、中、低の３段階の閾値と比較することにより、高い閾値レベル以上の積分値を二重丸、中の閾値レベル以上で高い閾値レベル未満の積分値を丸、低い閾値レベル以上で中の閾値レベル未満の積分値を三角、低い閾値レベル未満の積分値を×で表している。また、「タイミング」の欄は、積分値が最大となった積分期間を示している。そして、「方向」の欄は、「−」が進み方向にパルス同期タイミングを補正することを示し、「＋」が遅延方向にパルス同期タイミングを補正することを示している。
【００５８】
さらに、「変化量×Δｔ」の欄は、補正量が、タイミング補正の最小単位Δｔの何倍であるかを示している。この場合、最小単位Δｔは、標準期間Ｐより短い期間、例えば標準期間Ｐの１／６、すなわち１チャンネルの時間スロットの１／６にされている。また、図１１における参照符Ｂは、パルスＰ６１が標準期間Ｐの中央位置に有る場合の積分値を示し、参照符Ｃは、パルスＰ６１が進行期間Ｅの中央位置に有る場合の積分値を示し、参照符Ｄは、パルスＰ６１が遅延期間Ｌの中央位置に有る場合の積分値を示している。
【００５９】
図１２は、図６に示す受信装置２ｂの動作を説明するためのタイミング図である。図１２（ａ）は、パルスＰ６１が、標準期間Ｐの中央位置から遅れ方向にずれている場合、すなわちパルス同期タイミングが実際のパルスよりも進んでいる場合を示している。図１２において、進行期間Ｅは標準期間Ｐの１／２だけ標準期間Ｐよりも進み、遅延期間Ｌは標準期間Ｐの１／２だけ標準期間Ｐよりも遅延するように設定されている例を示している。
【００６０】
そして、同期区間Ｐ６において、例えば図１２（ａ）に示すように、パルスＰ６１が標準期間Ｐの中央位置から遅れ方向にずれている場合、図１１に参照符Ｅで示すように、パルス同期補正制御部２０８ｂによって、進行積分値Ｓｅとして低い閾値レベル未満の積分値（×印）が得られ、標準積分値Ｓｐとして高い閾値レベル以上の積分値（二重丸印）が得られ、遅延積分値Ｓｌとして中の閾値レベル以上で高い閾値レベル未満の積分値（丸印）が得られる結果、図１２（ｂ）に示すように、パルス同期補正制御部２０８ｂによって、パルス同期タイミングが「＋」方向、すなわち遅延方向にΔｔ×１の時間だけ補正される。
【００６１】
これにより、進行積分値Ｓｅ、標準積分値Ｓｐ、及び遅延積分値Ｓｌのレベルに基づいて、パルス同期タイミングの補正量が増減されるので、パルス同期タイミングの補正精度を向上させることができる。
【００６２】
（第４実施形態）
次に、本発明の第４の実施形態に係る受信装置２ｃについて説明する。本発明の第４の実施形態に係る受信装置２ｃは、図６に示す受信装置２と同様に構成されており、図６で示される。図６に示す受信装置２ｃは、受信装置２とは、パルス同期補正制御部２０８ｃの動作が異なる。その他の構成は図６に示す受信装置２と同様であるのでその説明を省略し、以下、図６に示す受信装置２ｃの動作について説明する。
【００６３】
図１３は、図６に示す受信装置２ｃの動作を説明するための説明図である。図６に示す受信装置２ｃにおいて、パルス同期補正制御部２０８ｃは、同期区間Ｐ６のうち一部、例えば１／２の期間において、図６に示す受信装置２と同様にしてパルス同期タイミングの補正を行った後、さらにパルス同期タイミングを微調整する微調整モードＦを有する。
【００６４】
図１４は、微調整モードＦにおけるパルス同期補正制御部２０８ｃの制御動作を説明するための説明図である。微調整モードＦにおいて、パルス同期補正制御部２０８ｃによって、例えばチャンネル１に対応する期間である積分期間ｔｓが積分器２０１に設定され、積分器２０１によって積分期間ｔｓについての積分信号ＳＤがパルス同期補正制御部２０８ｃへ出力される。そして、パルス同期補正制御部２０８によって、その積分信号ＳＤが予め設定されたパルスの有無を判定するための所定の判定閾値を超えているか否かが判定される。これにより、パルス同期補正制御部２０８ｃによって、積分期間ｔｓにパルスＰ６１があるか否かが判定される。
【００６５】
まず、図１４（ａ）に示す初期状態においては、積分期間ｔｓは標準期間Ｐと一致している。次に、パルス同期補正制御部２０８ｃによって、パルスＰ６１の位置を探索するべく積分器２０１による積分信号ＳＤが判定閾値以下、すなわち積分期間ｔｓにパルスＰ６１がなくなるまで積分期間ｔｓのタイミングが例えば進み方向に変更される。図１４（ｂ）に示す例では、単位時間Δｔ2だけ、積分期間ｔｓのタイミングが例えば進み方向に変更される。単位時間Δｔ2は、パルス同期タイミングを微調整するための最小単位時間であり、例えば積分期間ｔｓすなわち各チャンネルの時間スロットの１／ｎにされており、図１４に示す例では、積分期間ｔｓの１／３にされている。
【００６６】
そして、パルス同期補正制御部２０８ｃによって積分期間ｔｓにパルスＰ６１がなくなったことが検出されると、パルス同期補正制御部２０８ｃによって、ｎ／２を切り上げて整数にした数と単位時間Δｔ2とを乗じた時間、図１４（ｃ）においてはΔｔ2×２、だけ、積分期間ｔｓが図１４（ｂ）と逆方向、すなわち遅れ方向に変更される。そうすると、積分期間ｔｓの中央位置にパルスＰ６１が位置することとなるので、パルス同期補正制御部２０８ｃによって、パルス同期タイミングが当該積分期間ｔｓに一致するように変更される。
【００６７】
これにより、パルスＰ６１が標準期間Ｐの中央位置に位置するタイミングが探索され、当該探索されたタイミングに基づいてパルス同期タイミングが補正されるので、パルス同期タイミングの補正精度を向上させることができる。
【００６８】
なお、図１４においては、パルスＰ６１を一方向に探索する例を示したが、図１５に示すように、進み、遅れの２方向について交互に探索するようにしてもよい。図１５において、まず、図１５（ａ）に示す初期状態では、積分期間ｔｓ内にパルスＰ６１があるが、積分期間ｔｓの中央位置からはパルスＰ６１がずれている可能性がある。そこで、例えば図１５（ｂ）に示すように、パルス同期補正制御部２０８ｃによって、まず、積分期間ｔｓがΔｔ2×１の時間だけ進められる。図１５（ｂ）のタイミングでは積分期間ｔｓ内にパルスＰ６１があるので、図１５（ｃ）に示すように、パルス同期補正制御部２０８ｃによって積分期間ｔｓがΔｔ2×２の時間だけ遅延され、すなわち図１５（ａ）に示す初期状態からΔｔ2×１の時間だけ遅延される。
【００６９】
次に、図１５（ｃ）のタイミングでは積分期間ｔｓ内にパルスＰ６１があるので、図１５（ｄ）に示すように、パルス同期補正制御部２０８ｃによって積分期間ｔｓがΔｔ2×３の時間だけ進められ、すなわち図１５（ａ）に示す初期状態からΔｔ2×２の時間だけタイミングが進められる。そうすると、積分期間ｔｓ内にパルスＰ６１がないので、パルス同期補正制御部２０８ｃによって積分期間ｔｓにパルスＰ６１がなくなったことが検出され、ｎ／２を切り上げて整数にした数と単位時間Δｔ2とを乗じた時間、すなわちΔｔ2×２だけ、積分期間ｔｓが遅れ方向に変更される。そうすると、積分期間ｔｓの中央位置にパルスＰ６１が位置することとなるので、パルス同期補正制御部２０８ｃによって、パルス同期タイミングが当該積分期間ｔｓと一致するように変更される。
【００７０】
これにより、パルスＰ６１が標準期間Ｐの中央位置に位置するタイミングが探索され、当該探索されたタイミングに基づいてパルス同期タイミングが補正されるので、パルス同期タイミングの補正精度を向上させることができる。また、進み、遅れの２方向について交互にパルスＰ６１のタイミングが探索されるので、パルスＰ６１が標準期間Ｐの中央位置から進んでいる場合、及び遅れている場合のいずれであっても、略同等の時間でパルスＰ６１のタイミングを探索することができる。
【００７１】
なお、図６に示すパルス同期補正制御部２０８ｂ，２０８ｃにおいて、進行期間Ｅ、標準期間Ｐ、及び遅延期間Ｌについて積分器２０１により逐次積分を行って進行積分値Ｓｅ、標準積分値Ｓｐ、及び遅延積分値Ｓｌを取得する例を示したが、図９に示す受信装置２ａと同様に、積分器２０１、同期用進行積分器２０９、及び同期用遅延積分器２１０を用いて進行積分値Ｓｅ、標準積分値Ｓｐ、及び遅延積分値Ｓｌを同時に取得する構成としてもよい。
【図面の簡単な説明】
【００７２】
【図１】本発明の一実施形態に係る通信方法に用いられる通信フレームの一例を示す図である。
【図２】図１に示すデータ用パルス列の区間構成の一例を示す図である。
【図３】図２に示すデータ区間におけるパルス配列の一例を示す図である。
【図４】図２に示す同期区間におけるパルス配列の一例を示す図である。
【図５】図１に示す通信フレームを送信する送信装置の一例を示すブロック図である。
【図６】本発明の第１、第３、及び第４の実施形態に係る受信装置の構成の一例を示すブロック図である。
【図７】図６に示す積分器の動作を説明するための説明図である。
【図８】図６に示すパルス同期補正制御部の動作を説明するためのフローチャートである。
【図９】本発明の第２の実施形態に係る受信装置の構成の一例を示すブロック図である。
【図１０】図９に示す積分器の動作を説明するための説明図である。
【図１１】本発明の第３の実施形態に係る進行積分値、標準積分値、及び遅延積分値のレベルに応じたパルス同期タイミングの補正量の一例を示す表形式の説明図である。
【図１２】本発明の第３の実施形態に係る受信装置の動作を説明するための説明図である。
【図１３】本発明の第４の実施形態に係る受信装置の動作を説明するための説明図である。
【図１４】本発明の第４の実施形態に係る受信装置の動作を説明するための説明図である。
【図１５】本発明の第４の実施形態に係る受信装置の動作を説明するための説明図である。
【図１６】背景技術に係る受信装置の構成を示すブロック図である。
【図１７】背景技術に係る受信装置の動作を説明するための説明図である。
【符号の説明】
【００７３】
１    送信装置
２，２ｂ，２ｃ  受信装置
２１  アンテナ
２２  増幅器
２３  検波器
２４  低域通過フィルタ
２５  パルス同期回路
２０１  積分器
２０２  タイミング制御部
２０３  パルス位置情報記憶部
２０４  ＡＤ変換器
２０５  積分値記憶部
２０６  パルス同期制御部
２０７  ビット同期制御部
２０８，２０８ａ，２０８ｂ，２０８ｃ  パルス同期補正制御部
２０９  同期用進行積分器
２１０  同期用遅延積分器
Ｃ    微調整モード
Ｐ１  通信フレーム
Ｐ２  パルス同期用パルス列
Ｐ３  ビット同期用パルス列
Ｐ４  データ用パルス列
Ｐ５  データ区間
Ｐ５１  パルス区間
Ｐ５２  ビット区間
Ｐ６  同期区間
Ｐ６１  パルス
【図１】
2006060737.tif 000003
【図２】
2006060737.tif 000004
【図３】
2006060737.tif 000005
【図４】
2006060737.tif 000006
【図５】
2006060737.tif 000007
【図６】
2006060737.tif 000008
【図７】
2006060737.tif 000009
【図８】
2006060737.tif 000010
【図９】
2006060737.tif 000011
【図１０】
2006060737.tif 000012
【図１１】
2006060737.tif 000013
【図１２】
2006060737.tif 000014
【図１３】
2006060737.tif 000015
【図１４】
2006060737.tif 000016
【図１５】
2006060737.tif 000017
【図１６】
2006060737.tif 000018
【図１７】
2006060737.tif 000019