(57)【要約】【課題】  素子の転写不良を防止するとともに素子転写領域の境界が視認されるのを可及的に防止することを可能にする。【解決手段】  素子２が周期的に形成された、少なくとも２組の対向する境界線２２を有する素子形成ブロック２１を備え、対向する境界線は直線とは異なる補完される形状である。【選択図】  図３
2006156455.tif 000002
【特許請求の範囲】
【請求項１】
素子が周期的に形成された、少なくとも２組の対向する境界線を有する素子形成ブロックを備え、前記対向する境界線は直線とは異なる補完される形状であることを特徴とする素子形成基板。
【請求項２】
前記素子形成ブロックの端部は前記素子形成ブロックの中央から前記境界線に近づくにつれて前記素子の密度が漸減する形状であることを特徴とする請求項１記載の素子形成基板。
【請求項３】
前記素子は、薄膜トランジスタであることを特徴とする請求項１または２記載の素子形成基板。
【請求項４】
素子が周期的に形成された、少なくとも２組の対向する境界線を有する素子形成ブロックを備え、前記対向する境界線は直線とは異なる補完される形状であることを特徴とする中間転写基板。
【請求項５】
前記素子形成ブロックの端部は前記素子形成ブロックの中央から前記境界線に近づくにつれて前記素子の密度が漸減する形状であることを特徴とする請求項４記載の中間転写基板。
【請求項６】
前記素子は、薄膜トランジスタであることを特徴とする請求項４または５記載の中間転写基板。
【請求項７】
複数の第１の配線と、前記複数の第１の配線に交差する複数の第２の配線と、前記第１の配線と前記第２の配線の交差領域毎に設けられ、前記第１および第２の配線と接続される素子とを備えているアクティブマトリクス基板であって、
前記アクティブマトリクス基板は、前記素子を含む複数の遷移領域によって分割され、前記複数の遷移領域のそれぞれにおいては前記素子が前記遷移領域の境界に近づくにつれて前記素子と前記第１および第２の配線のいずれか一方との距離が漸増または漸減するように遷移し、前記複数の遷移領域のうち隣接する遷移領域の境界部における前記素子と前記第１および第２の配線のいずれか一方との位置関係が前記隣接する遷移領域において異なることを特徴とするアクティブマトリクス基板。  
【請求項８】
前記隣接する遷移領域のそれぞれの境界線は、直線とは異なる補完される形状であることを特徴とする請求項７記載のアクティブマトリクス基板。  
【請求項９】
前記素子は、接着層によってアクティブマトリクス基板に接着されていることを特徴とする請求項７または８記載のアクティブマトリクス基板。
【請求項１０】
前記素子は、薄膜トランジスタであることを特徴とする請求項７乃至９のいずれかに記載のアクティブマトリクス基板。
【請求項１１】
少なくとも２組の対向する境界線を有し、前記対向する境界線は直線とは異なる補完される形状である、素子が周期的に形成された素子形成ブロックを第１の基板上に形成する工程と、
第１の配線と、この第１の配線に交差する第２の配線とが形成された第２の基板上に、前記第１の基板上の前記素子形成ブロックを転写する工程とを備えたことを特徴とするアクティブマトリクス基板の製造方法。
【請求項１２】
前記第２の基板上に前記素子形成ブロックを転写する工程は、複数回にわたって行うことを特徴とする請求項１１記載のアクティブマトリクス基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は転写法によるマトリクス基板形成のための素子形成基板、中間転写基板、転写先基板、アクティブマトリクスおよびその製造方法に関する。
【背景技術】
【０００２】
液晶ディスプレイ（ＬＣＤ）や有機ＥＬディスプレイ（ＯＬＥＤ）は、薄型で低消費電力でありカラー表示も可能であるため、ノート型パソコンや情報携帯端末、モニター、テレビ、携帯電話の表示画面など、多くの表示装置に用いられている。より高品位な表示が可能となるＬＣＤやＯＬＥＤには、ガラス基板上に、アモルファスシリコン（ａ−Ｓｉ）や多結晶シリコン（ｐｏｌｙ−Ｓｉ）を活性層とした、薄膜トランジスタ（ＴＦＴ）がマトリクス状に配置された、アクティブマトリクス基板が用いられている。アクティブマトリクス基板への要求として、低消費電力、高品位な表示などとともに、大画面化、軽量化、薄型化、製造コストの低減などがある。
【０００３】
これらの要求を満たすため、素子転写型のアクティブマトリクス基板の製造方法が提案されている（例えば、特許文献１参照）。図を参照して、従来の素子転写型のアクティブマトリクス基板の製造方法を説明する。この製造方法は、アモルファスシリコンＴＦＴ（以下ＴＦＴとする）を素子形成基板に形成し、中間転写基板に転写した後、さらに配線などを形成した転写先基板に転写してアクティブマトリクス基板を作製している。
【０００４】
従来の製造方法によって製造されるＴＦＴ２が形成された素子形成基板の断面図を図４０（ａ）に、平面図を図４０（ｂ）に示す。まず、ガラスからなる素子形成基板４１上に分離層（エッチングストッパ層とも云う）４２、アンダーコート層４３を形成した後、ＴＦＴ２をマトリクス状に形成する。
【０００５】
続いて、図４１に示すように、ＴＦＴ２上に保護層６１を形成した後、図４２に示すように、ＴＦＴ２直下の領域以外の分離層４２、アンダーコート層４３を除去し、ＴＦＴ２毎に分離する。
【０００６】
次に、図４３に示すように、透明なガラスから成る中間転写基板７１上に、ＴＦＴ２に対応する位置に光吸収体７２を形成し、全体に接着・剥離層７３を形成する。続いて、図４４に示すように、光吸収体７２と各ＴＦＴ２の保護層６１を位置合せし、接着・剥離層７３と保護層６１を接着する。その後、素子形成基板４１をエッチングして除去することにより、図４５（ａ）、図４５（ｂ）に示すような、ＴＦＴ１０２が転写された中間転写基板７１を得ることができる。なお、図４５（ａ）は中間転写基板７１の断面図であり、図４５（ｂ）は中間転写基板７１の平面図である。
【０００７】
続いて、中間転写基板７１から転写先基板３１へのＴＦＴ２の転写について説明する。転写先基板３１の大きさは中間転写基板７１の大きさと異なっていてもよく、この例では転写先基板３１の方が中間転写基板７１より大きい。
【０００８】
まず、図４６に示すように、転写先基板３１上に信号線４、走査線５を形成する。信号線４および走査線５はそれぞれ周期的に形成し、それぞれの周期は素子形成基板４１上にＴＦＴ２を形成する周期の整数倍とする。この例では、信号線４および走査線５を形成する周期はともに素子形成基板４１上にＴＦＴ２を形成する周期の２倍としている。さらに、図４７に示すように、転写先基板３１上に接着層８１を形成した後に、図４８に示す転写先基板３１の第１の素子転写領域９１と中間転写基板７１を、位置合せを行いながら重ね合わせる。その後、中間転写基板７１と転写先基板３１の間に一定の圧力を加え、中間転写基板７１に形成されたＴＦＴ２のうち一部のみを選択的に転写することで１回目の転写を行う。１回目の転写が終わった後の中間転写基板７１の平面図を図４９に示す。図４９の破線で示す部分のＴＦＴ２が転写先基板３１に転写され、実線で示すＴＦＴ２のみが転写されずに中間転写基板７１に残っている。
【０００９】
続いて中間転写基板７１の位置をずらして転写をおこなうことで、図５０に示す転写先基板３１の第２の素子転写領域９２へＴＦＴ２の２回目の転写を行う。
【００１０】
２回目の転写が終わった後の中間転写基板７１の平面図を図５１に示す。図５１の破線で示す部分のＴＦＴ２のみが転写先基板３１に転写され、実線で示すＴＦＴ２のみが中間転写基板７１に残っている。同様の転写を繰り返して、図５２に示す転写先基板３１の第３の素子転写領域９３、第４の素子転写領域９４へＴＦＴ２の転写を行い、中間転写基板７１にＴＦＴ２を形成した周期より長い周期で転写先基板３１にマトリクス状にＴＦＴ２を形成している。
【００１１】
ここで、第１乃至第４の素子転写領域９１〜９４は全て矩形となっている。さらに図５３に示すように、ＴＦＴ２の各電極（図示せず）と、信号線４および走査線５とを接続することでアクティブマトリクス基板を作製している。
【００１２】
上記方法ではＴＦＴの個数が少ない図面を用いてＴＦＴの転写方法を原理的に説明しているが、実際にはＸ、Ｙ方向にそれぞれ数１０〜数１００個のＴＦＴがマトリクス状に形成された素子形成基板を用いて転写先基板へのＴＦＴの転写を繰り返すことで、より大きいアクティブマトリクス基板を効率よく形成することができる。例えば、図５４に示すように素子形成基板４１上にマトリクス状に形成したＴＦＴ２のうち、１回の転写工程で転写先基板へ転写するＴＦＴを１２個当たり１個とし、１２回の転写工程を繰り返し、素子形成基板上に高密度に形成したＴＦＴを、大きな転写先基板上に転写することで、図５５に示すように、素子形成領域が１２倍となったアクティブマトリクス基板を形成することができる。この場合、１回目の転写工程でＴＦＴが転写される素子転写領域９１は図５５の斜線部に示されるように矩形となり、それぞれの転写工程でＴＦＴが転写される領域の境界は直線となる。上記の方法でアクティブマトリクス基板を作製した場合、転写先基板は素子形成基板の大きさに制約されずに大きくすることができる。
【００１３】
また、アクティブマトリクス基板の作製において、高温プロセスが必要となるＴＦＴは耐熱性の高い素子形成基板に高密度に形成しておき、転写先基板にＴＦＴを間引いて転写することにより、配線形成と比較してコストの高いＴＦＴ形成の寄与分を減らすことができる。その上、転写先基板としては耐熱性の低いプラスチックフィルムを用いることも可能であり、ロールトゥロールの印刷技術などとの組み合わせによりローコストでアクティブマトリクス基板を形成することが可能である。
【００１４】
一方で、上記の方法のように、中間転写基板７１と転写先基板３１の間に一定の圧力を加えることで、中間転写基板７１上に形成したＴＦＴ２を転写先基板３１の矩形の領域に転写した場合、転写する領域の内側と外側とでＴＦＴ２に加わる圧力が急峻に変化することとなる。このため、転写する領域の最外周のＴＦＴ２に過剰な圧力が加わり、所望のＴＦＴ１０２以外のＴＦＴが転写される転写過多や、転写する領域の内側のＴＦＴに必要な圧力がかからず、所望のＴＦＴが転写されない転写不足などの素子転写不良が生じる、という問題がある。
【００１５】
また、素子形成基板４１にＴＦＴ２を形成した場合、形成された金属や絶縁体のパターン幅や膜厚、膜質、さらにはＴＦＴ２の電気特性や寄生容量は基板内で連続的に変動する。ＴＦＴ２の距離が近ければその変動は小さいが、遠くなるにつれて変動が大きくなることが多く、素子形成基板４１上の両端部での差は大きくなる。そのため、転写先基板３１上に、素子形成基板４１上に形成されたＴＦＴ２を繰り返し転写する方法により形成されたアクティブマトリクス基板においては、１回の転写プロセスによりＴＦＴが転写される領域内では電気特性や寄生容量の値は連続的に変化するが、隣接する領域の境界では電気特性や寄生容量の値が不連続的に変化する。
【００１６】
転写先基板３１にＴＦＴを繰り返し転写して得られたアクティブマトリクス基板を用いた液晶ディスプレイにおいて、１回の転写でＴＦＴが転写される領域内ではＴＦＴの電気特性や寄生容量は連続的に変動するので輝度も連続的に変動するため変動が視認されにくいが、隣接する領域との境界では輝度が不連続的に急峻に変化するため、直線の境界部が視認されやすくなる、ということが問題となる。
【００１７】
さらには、上述のようなＴＦＴ内での電気特性や寄生容量の他に、配線とＴＦＴ上の電極との間の寄生容量によっても境界が認識されることがある。上記方法では、ＴＦＴ２を素子形成基板４１に形成し、さらに素子形成基板４１をエッチングして除去することで中間転写基板７１にＴＦＴ２を転写した後に、中間転写基板７１と転写先基板３１を重ね合わせて圧力を加えることでＴＦＴ２を転写している。ＴＦＴの転写を複数回繰り返した場合、隣接する素子転写領域の境界部での転写先基板上の配線に対するＴＦＴのずれは、ＴＦＴを転写する際のずれと基板の変形によるずれを合わせたものとなる。
【００１８】
まず、基板の変形によるずれは以下のように考えられる。前述のＴＦＴ形成プロセスやエッチングプロセスによる基板の変形、またそれぞれの基板の材料が違う場合には、熱膨張、吸湿による変形量の違いのため、基板の収縮や膨張などの変形が生じてしまい、素子形成基板から転写先基板に転写されたＴＦＴの周期と、転写先基板に形成した配線などの周期が異なってしまう。素子転写領域内でのＴＦＴの周期が配線の周期と等しい場合のＴＦＴと配線との位置関係を図５６に示し、ＴＦＴの周期が配線の周期よりわずかに大きい場合のＴＦＴと配線との位置関係を図５７に示す。図５６では、ＴＦＴの周期Ｌａは配線の周期Ｌｂと同じであるため、配線に対するＴＦＴの位置は一定となるが、図５７ではＴＦＴの周期Ｌａ’はＬｂよりわずかに大きいため、配線に対するＴＦＴの位置は徐々に変化している。一つの素子転写領域１０１に転写されるＴＦＴの一方向の数をＮとすると、素子転写領域１０１の両端での配線に対するＴＦＴの位置の差ｄ１は、
ｄ１＝Ｎ×（Ｌａ’−Ｌｂ）
となる。
【００１９】
一方で、ＴＦＴを転写する際のずれは以下のように考えられる。中間転写基板７１と転写先基板３１を重ね合わせてＴＦＴ２の転写をおこなう場合、重ね合わせの精度や圧力を加える際の基板のずれのために、配線に対するＴＦＴの位置は転写のずれ分だけずれてしまう。隣接する領域間での転写のずれの差をΔｄとすると、基板の変形がなく、一つの素子転写領域１０１内でのＴＦＴの周期と配線の周期が等しい場合には、隣接する素子転写領域の境界部でのＴＦＴの周期Ｌａ１は、ＬａとΔｄ分だけ異なり、
Ｌａ１＝Ｌａ±Δｄ
となる。基板の変形がある場合には、隣接する素子転写領域１０１の境界部でのＴＦＴの周期Ｌａ２は、基板の変形の項が加わり、  
Ｌａ２＝Ｌａ±Δｄ−ｄ１
となり、素子転写領域１０１内の周期との差はさらに大きくなる。図５８に素子転写領域１０１の境界１０２でのＴＦＴの周期の様子を示す。素子転写領域１０１内でＴＦＴの間隔が配線の間隔より大きい分ため、素子転写領域１０１の境界１０２を挟んだ部分のＴＦＴの間隔が狭くなっていることがわかる。配線に対するＴＦＴの位置のずれは、ＴＦＴ上の電極と配線との間で形成される寄生容量の値の差につながる。一つの素子転写領域１０１内では配線に対するＴＦＴの位置は連続的に変化するため、寄生容量も連続的に変化しているが、隣接する素子転写領域１０１の境界部１０２では、ＴＦＴ上の電極と配線との位置関係は不連続的に変動するため、寄生容量は急峻に変動する。このため、ＴＦＴの繰り返し転写をおこなって得られたアクティブマトリクス基板を用いて液晶ディスプレイを作製した場合、転写時の位置ずれや基板変形によっても境界が視認されやすくなる、という問題が生じる。
【特許文献１】特開２００１−７３４０号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
上に述べたように、中間転写基板から転写先基板に矩形の領域ごとに素子を転写するアクティブマトリクス製造方法においては、所望のＴＦＴ以外が転写される転写過多や所望のＴＦＴが転写されない転写不足といった素子転写不良が生じる問題、さらには隣接する領域の境界で電気特性や寄生容量が急激に変動するため、ディスプレイにした場合に領域の境界部での輝度差が視認されやすい、という問題があった。
【００２１】
本発明は、上記事情を考慮してなされたものであって、素子の転写不良を防止するとともに素子転写領域の境界が視認されるのを可及的に防止することのできる素子形成基板、アクティブマトリクス基板、およびアクティブマトリクス基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２２】
本発明の第１の態様による素子形成基板は、素子が周期的に形成された、少なくとも２組の対向する境界線を有する素子形成ブロックを備え、前記対向する境界線は直線とは異なる補完される形状であることを特徴とする。
【００２３】
また、本発明の第２の態様による中間転写基板は、素子が周期的に形成された、少なくとも２組の対向する境界線を有する素子形成ブロックを備え、前記対向する境界線は直線とは異なる補完される形状であることを特徴とする。
【００２４】
なお、前記素子形成ブロックの端部は前記素子形成ブロックの中央から前記境界線に近づくにつれて前記素子の密度が漸減する形状であってもよい。
【００２５】
また、本発明の第３の態様によるアクティブマトリクス基板は、複数の第１の配線と、前記複数の第１の配線に交差する複数の第２の配線と、前記第１の配線と前記第２の配線の交差領域毎に設けられ、前記第１および第２の配線と接続される素子とを備えているアクティブマトリクス基板であって、前記アクティブマトリクス基板は、前記素子を含む複数の遷移領域によって分割され、前記複数の遷移領域のそれぞれにおいては前記素子が前記遷移領域の境界に近づくにつれて前記素子と前記第１および第２の配線のいずれか一方との距離が漸増または漸減するように遷移し、前記複数の遷移領域のうち隣接する遷移領域の境界部における前記素子と前記第１および第２の配線のいずれか一方との位置関係が前記隣接する遷移領域において異なることを特徴とする。  
なお、前記隣接する遷移領域のそれぞれの境界線は、直線とは異なる補完される形状であることが好ましい。  
なお、前記素子は、接着層によってアクティブマトリクス基板に接着されていてもよい。
【００２６】
なお、前記素子は、薄膜トランジスタであってもよい。
【００２７】
また、本発明の第４の態様によるアクティブマトリクス基板の製造方法は、少なくとも２組の対向する境界線を有し、前記対向する境界線は直線とは異なる補完される形状である、素子が周期的に形成された素子形成ブロックを第１の基板上に形成する工程と、第１の配線と、この第１の配線に交差する第２の配線とが形成された第２の基板上に、前記第１の基板上の前記素子形成ブロックを転写する工程とを備えたことを特徴とする。
【００２８】
なお、前記第２の基板上に前記素子形成ブロックを転写する工程は、複数回にわたって行ってもよい。
【発明の効果】
【００２９】
本発明によれば、素子の転写不良を防止するとともに素子転写領域の境界が視認されるのを可及的に防止することができる。
【発明の実施の形態】
【００３０】
以下に、本発明の実施形態を図面を参照して詳細に説明する。
【００３１】
（第１実施形態）
まず、本発明の第１実施形態によるアクティブマトリクス基板の製造方法を図を参照して説明する。
【００３２】
本実施形態によるアクティブマトリクス基板の製造方法は、素子形成基板上に分離層、アンダーコート層を形成した後、素子、例えばアモルファスシリコンからなる薄膜トランジスタ（以下、ＴＦＴという）を素子形成基板に形成し、その後、ＴＦＴを中間転写基板に転写し、さらに転写先基板に転写してアクティブマトリクス基板を形成するものである。
【００３３】
まず、図１（ａ）に示すように、無アルカリガラスからなる素子形成基板４１上に分離層４２、アンダーコート層４３を形成する。この分離層４２は、後におこなう分離工程でＴＦＴを素子形成基板４１から分離する機能を持てばよい。レーザー照射により密着力が低下することによりＴＦＴが素子形成基板４１から剥離する方法を用いる場合は、分離層４２としてはアモルファスシリコンなどの膜を用いればよい。また素子形成基板４１をエッチング除去する方法を用いる場合には、分離層４２は素子形成基板４１をエッチングする際のエッチングストッパーとして機能すればよく、例えばタンタル酸化膜等の金属酸化膜や窒化膜などで形成する。また、アンダーコート層４３としてはシリコン酸化膜やシリコン窒化膜などを用いればよい。なお、素子形成基板４１はガラスに限定されず、シリコンなど他の材料からなる基板を用いてもよい。
【００３４】
続いて、ＴＦＴ２を形成する方法を図１（ｂ）乃至図２（ｃ）を参照して説明する。まず、アンダーコート層４３が形成された素子形成基板４１上に、Ｍｏ−Ｗ合金、Ｍｏ−Ｔａ合金、Ａｌ−Ｎｄ合金などの金属薄膜をスパッタ法などにより成膜後、パターニングすることによりゲート電極６を形成する（図１（ｂ）参照）。
【００３５】
続いて、ゲート電極６を覆うように、プラズマＣＶＤ法によりシリコン酸化膜やシリコン窒化膜などからなるゲート絶縁層７を厚さ４００ｎｍ程度形成し、半導体層８としてアモルファスシリコン膜を厚さ５０ｎｍ程度、チャネル保護絶縁層９としてシリコン窒化膜を２００ｎｍ程度順次積層し、裏面露光によりチャネル保護絶縁膜９をゲート電極６に自己整合させて加工する（図１（ｃ）参照）。
【００３６】
次に、燐をドープしたｎ型半導体１０をＣＶＤで形成し、その上に金属薄膜を成膜した後、チャネル保護絶縁膜９上に開口１４が形成されるように上記金属薄膜をパターニングすることにより、ソース電極１１とドレイン電極１２を形成する。その後、ｎ型半導体１０、アモルファスシリコン膜の半導体層８をパターニングする。このパターニングにより開口１４の底部にチャネル保護絶縁層９が露出する（図１（ｄ）参照）。
【００３７】
さらに、プラズマＣＶＤにより、シリコン窒化膜からなるパッシベーション膜１５を成膜し、ソース電極１１、ドレイン電極１２、ゲート電極６に接続するためコンタクトホール１６をパッシベーション膜１５に形成する。このようにしてＴＦＴ２が形成される（図２（ａ）参照）。
【００３８】
続いて、図２（ｂ）に示すように、ＴＦＴ２の外側の分離端１８より外側にあるゲート絶縁層７やアンダーコート層４３、分離層４２をエッチングにより除去し、ＴＦＴ２毎に面内で分離する。このときの素子形成基板４１の平面図を図２（ｃ）に示す。なお、図２（ｃ）においては、パッシベーション膜１５は表示されていない。また、図２（ｂ）は、図２（ｃ）に示す切断線Ａ−Ａで切断したときの断面図である。なお、ＴＦＴ２の上に有機樹脂などの保護層を形成してもよい。分離端１８で分離されたそれぞれのＴＦＴ２の大きさは４０μｍ×４０μｍとなった。
【００３９】
このとき、素子形成基板４１上にＴＦＴ２を形成するための素子形成ブロック２１を、図３に模式的に示すような形状とする。ここで、素子形成基板４１の大きさは縦２００ｍｍ、横２００ｍｍとすればよい。点線で示した長方形の領域を基準領域１９と呼ぶことにすると、素子形成ブロック２１内のＴＦＴの配置は、基準領域１９内でＸ、Ｙ方向に周期的にＴＦＴ２をマトリクス状に形成した配置に対し、基準領域１９の境界で凹凸があるようにＴＦＴ２を加えたり取り除いたりした配置となっており、素子形成ブロック２１内の向い合う辺では素子が補完される形状となっている。つまり、素子形成ブロック２１をマトリクス上に並べると、図４に示すように、隙間ができない形状となる。基準領域１９内ではＴＦＴ２は縦、横方向ともに６０μｍ周期で形成されており、基準領域１９ではＴＦＴ２が横方向に２５００個、縦方向に２５００個並んでおり、基準領域１９の大きさは縦、横ともに１５０ｍｍである。素子形成ブロック２１は基準領域１９に対して各行、各列でＴＦＴを１〜２０個程度加えたり取り除いたりしている。
【００４０】
素子形成ブロック２１の下方の境界部の拡大図を図５に示す。素子形成ブロック２１の境界線２２の内側にのみ素子は形成されており、境界線２２の外側は隣接する素子間と同様にゲート絶縁層７やアンダーコート層４３、分離層４２が除去されている。図５を模式的に示したものを図６（ａ）に示す。同様に、素子形成ブロック２１の上方の境界部の模式図を図６（ｂ）に示す。素子形成ブロック２１の向い合う辺では境界線の凹凸の形状が同一となっており、ＴＦＴは補完されるように配置されているため、素子形成ブロック２１を上下に隣接させた場合、図７に示すように隙間なくＴＦＴ２を配置できる形状となる。
【００４１】
また、図３の素子形成ブロック２１の４隅部のみ拡大した模式図を図８に示す。素子形成ブロック２１の４隅部にもＴＦＴ２は補完されるように配置されており、素子形成ブロック２１を上下左右に隣接させた場合、４つの素子形成ブロック２１の境界部２２は図９に示すようになり、隙間なくＴＦＴ２を配置できる形状となる。以上のようにして素子形成基板４１を形成する。上述したことから分かるように、本実施形態においては、素子形成ブロックの端部は素子形成ブロックの中央から境界線に近づくにつれて素子の密度が漸減する形状となっている。
【００４２】
次に、素子形成基板４１から中間転写基板７１へのＴＦＴ２の転写方法について説明する。
【００４３】
まず、図１０（ａ）に示すように中間転写基板７１上に仮着層７４を形成する。仮着層７４は表面の粘着力や接着力を変化できるものが好ましく、外部から熱や光を加えることで粘着力や接着力が低下する材料を用いればよい。中間転写基板７１としては、無アルカリガラスや石英、ソーダライム、シリコン基板、ステンレス板、アルミ板、アルミホイル、あるいはＰＥＴやＰＥＮ、ポリエステルなどのプラスチックフィルムなどを用いることができる。光照射で粘着力や接着力を低下させる仮着層を用いる場合には、所望の波長の光を透過する材質を選択すればよい。
【００４４】
次に、素子形成基板４１と中間転写基板７１とを、ＴＦＴ２と仮着層７４が向い合うように接着する（図１０（ｂ）参照）。続いて、素子形成基板４１の分離を行う。分離層４２としてアモルファスシリコンを用い、エキシマレーザーを照射すると、アモルファスシリコンにアブレーションが生じ、分離層４２とアンダーコート層４３の密着力が低下するために、ＴＦＴ２を素子形成基板４１から剥離することができる。素子形成基板４１の分離は、この他にも、素子形成基板４１としてガラスを用い、素子形成基板４１を弗酸を含むエッチャントでエッチング除去してもよい。エッチング除去する場合、分離層４２としては素子形成基板４１をエッチングする際のエッチングストッパーとして機能すればよく、例えばタンタル酸化膜等の金属酸化膜や窒化膜、シリコン膜やシリコン窒化膜などを用いればよい。なお、素子形成基板４１はガラスに限定されず、シリコンなど他の材料からなる基板を用いてもよい。このような方法により、図１０（ｃ）に示すように、中間転写基板７１にＴＦＴ２を転写することができる。
【００４５】
素子形成基板４１から中間転写基板７１にＴＦＴ２を転写する際にパターンが左右反転となるため、ＴＦＴ２が転写された面を上に見た場合の中間転写基板７１上でのＴＦＴ２の素子形成ブロック２１ａは図１１に示すように、図３の素子形成ブロック２１を左右反転させた形状となる。中間転写基板７１上の素子形成ブロック２１ａにおいても素子形成ブロック２１ａの境界線２２は直線ではなく、矩形となる基準領域１９に対して凹凸があり、かつ素子形成ブロック２１ａ内の向い合う辺では素子が補完される形状となっている。よって、素子形成ブロック２１ａを上下に隣接させた場合、隙間なくＴＦＴ２を配置できる形状となる。また、素子形成ブロック２１ａの４隅部にもＴＦＴ２は補完されるように配置されており、素子形成ブロック２１ａを上下左右隣接させた場合、隙間なくＴＦＴ２を配置できる形状となる。以上のようにして中間転写基板７１上に所望の配置であるＴＦＴ２のブロックを形成する。
【００４６】
次に、転写先基板３１にＴＦＴ２を転写し、アクティブマトリクス基板を形成する。図１２に転写先基板３１の全体図を、図１３（ａ）に一部を拡大した平面図を、図１３（ｂ）にその断面図を示す。なお、図１３（ｂ）は図１３（ａ）に示す切断線Ａ−Ａで切断したときの断面図である。まず、転写先基板３１上に走査線５を周期的に形成するのと同時に、蓄積容量線２３も形成する。転写先基板３１としては無アルカリガラス、プラスチックフィルムなどを用いることができる。転写先基板３１上に蒸着やスパッタにより金属薄膜を形成し、露光プロセスによりレジストパターンを形成後に金属薄膜をエッチングすることにより膜厚０．１μｍ〜５μｍ、線幅１０μｍ〜３０μｍ程度の走査線５を形成すればよい。走査線５は、他にもスクリーン印刷法またはインクジェット法により、導電性ペーストのパターンを形成し、１５０℃〜６００℃程度でアニールすることで形成してもよい。走査線５を形成する周期は、素子形成基板４１上にＴＦＴ２を形成する周期の整数倍にすると効率的にＴＦＴを転写することができる。本実施形態では、転写先基板３１の上に走査線５を形成する周期は３６０μｍ、後に述べる信号線４を形成する周期は１２０μｍとしている。素子形成基板４１上にＴＦＴ２を形成する周期は縦、横ともに６０μｍであるので、走査線５の周期はＴＦＴ２の周期の６倍、信号線４の周期はＴＦＴ２の周期の２倍となっている。
【００４７】
続いて、図１４（ａ）、（ｂ）に示すように、走査線５の上に層間絶縁膜３２を形成した後、転写先基板３１のうち、ＴＦＴ２を転写する部分に接着層２５を形成する。なお、１４（ａ）は転写先基板３１の平面図、図１４（ｂ）は図１４（ａ）に示す切断線Ａ−Ａで切断したときの断面図である。層間絶縁膜３２は無機絶縁膜をプラズマＣＶＤやスパッタにより形成してもよいし、ポリイミドやアクリル樹脂、ベンゾシクロブテン（ＢＣＢ）等の有機膜を用いてもよく、層間絶縁膜３２を形成する際に、ＴＦＴ２を転写する部分の近傍において、走査線５の上の層間絶縁膜３２にコンタクト用のスルーホール２４を形成しておく。接着層２５を形成するのは図１２に示す素子転写領域２６内のみである。接着層２５の形成方法としてはスクリーン印刷などで塗布して形成してもよいし、感光性アクリルを塗布後に露光して形成してもよい。また、接着層２５中には、Ｃｒなどのメタルの微粒子を分散させたものや黒色レジストを用いても良い。これらの方法でレジストを黒色化又は不透明化することで、この上に転写されるアクティブ素子中への光漏れが低減し、トランジスタのスイッチング比を向上することができ、最終的に形成された表示装置の画質が向上する。接着層２５としては、感光性を有する有機樹脂を用いると容易にパターニングが可能であり、感光性のない樹脂を用いるよりもコストが低減する。もちろん、感光性のない有機樹脂を用いた場合はエッチングや印刷等によりパターニング形成が可能である。接着層２５の厚さは１μｍ〜５μｍ程度である。例えば形成する周期が横方向に１２０μｍ、縦方向に３６０μｍの場合で、横方向に５７６０個、縦方向に１０８０個マトリクス状に形成するとすれば、素子転写領域は対角３１．２インチとなる。
【００４８】
次に、中間転写基板７１上のＴＦＴ２を転写先基板３１に転写する。図１５に示すように転写先基板３１（端面を図示せず）の素子転写領域２６の一部分である第１の素子転写領域３６と、中間転写基板７１の素子形成ブロック２１ａが重なるように、転写先基板３１と中間転写基板７１を重ねる。このときの平面図を図１６に、断面図を図１７に示す。転写先基板３１上の接着層２５と中間転写基板７１上のＴＦＴ２とが重なるようにする。転写先基板３１と中間転写基板７１に一定の圧力を加え、外部から熱や光を加えるなどして仮着層の粘着力や接着力を低下させ、転写先基板３１と中間転写基板７１とを離すことで中間転写基板７１から転写先基板３１へＴＦＴ２の転写をおこなう。転写した後の中間転写基板７１の平面図を図１８に、転写先基板３１の平面図を図１９に、断面図を図２０に示すようになる。なお、図２０は図１９に示す切断線Ａ−Ａで切断したときの断面図である。中間転写基板７１に形成されたＴＦＴ２のうち、１２分の１のＴＦＴ２が転写先基板３１に転写されており、中間転写基板７１上から無くなっている。中間転写基板７１からＴＦＴ２が転写された跡３８を図１８の点線で示す。この際、ＴＦＴ２が転写される領域の境界が直線ではないため、領域の境界が直線である場合に比べて領域の端部でＴＦＴ２にかかる圧力の変化がなだらかとなる。圧力変化が急峻な場合には、所望のＴＦＴ以外が転写される転写過多や所望のＴＦＴが転写されない転写不足といった素子転写不良が起こりやすいが、本実施形態ではそのような素子転写不良が発生する割合を大幅に低減することができる。
【００４９】
本実施形態では、同一の中間転写基板を１５枚用意しておき、２枚目の中間転写基板を１枚目の中間転写基板とブロック同士が隣接するように重ねあわせ、１枚目の場合の転写プロセスと同様のプロセスをおこなうことで、図２１に示すように、１枚目の中間転写基板からＴＦＴを転写した領域のすぐ隣にある第２の素子転写領域３７に、２枚目の中間転写基板からＴＦＴを転写することができる。同様にして、図２２に示すように、素子転写領域２６の中の全ての領域を覆うように中間転写基板７１の素子形成ブロック２１ａを１５個並べてＴＦＴ２の転写プロセスを繰り返すことで、転写先基板３１の全ての接着層の上にＴＦＴ２を選択的に転写することができ、横方向に５７６０個、縦方向に１０８０個のＴＦＴ２をマトリクス状に配置することができる。
【００５０】
１度使用した中間転写平坦化膜３４の基板７１は図１８に示すように、形成されたＴＦＴ２のうちの１２分の１のみ転写されているので、図２３に示すように中間転写基板７１上のまだ転写していないＴＦＴ３９を転写すれば繰り返して別の転写先基板３１に同様にマトリクス状にＴＦＴを配置することができる。図２３の点線で囲んだ部分は転写先基板上での１画素分の領域と同じ大きさに相当する領域４０である。１枚の転写先基板３１には１５個の素子転写領域２６が含まれているので、１５枚の中間転写基板７１を用いれば１２枚の転写先基板３１にＴＦＴ２をマトリクス状に形成できる。
【００５１】
次に、ＴＦＴ２をマトリクス状に配置した転写先基板３１に信号線、平坦化膜、画素電極を形成する。信号線４を走査線５と同様な材料、方法で形成する。信号線４を形成した後の平面図を図２４に、断面図を図２５に示す。なお、図２５は図２４に示す切断線Ａ−Ａで切断したときの断面図である。信号線４はＴＦＴ２のドレイン電極１２と接続されている。信号線４を形成するのと同時に走査線５とＴＦＴ２のゲート電極６を接続するためのコンタクト配線２７、蓄積容量電極２８、および蓄積容量電極２８とソース電極１１を接続するためのコンタクト配線２９も同時に形成する。蓄積容量線２３と蓄積容量電極２８との間で蓄積容量が形成される。
【００５２】
次に、平坦化膜３４を形成する。この平坦化膜３４を形成した後の平面図を図２６に、断面図を図２７に示す。平坦化膜３４はアクリル系樹脂を２μｍ〜２０μｍ程度塗布後にアニールすることにより形成し、表面の凹凸を約０．５μｍ以下とした。平坦化膜３４としては、無機絶縁膜を形成し、研磨してもよい。蓄積容量電極２８に接続するためのコンタクトホール３５を平坦化膜３４に形成する。コンタクトホール３５の形成方法としては、平坦化膜３４を形成後に平坦化膜３４上にレジストを塗布し、露光現像工程後にエッチングすることにより形成すればよい。また、平坦化膜３４として感光性のある樹脂材料を用いる場合には、平坦化膜３４を塗布後に露光現像をおこなうことで形成してもよい。
【００５３】
続いて、平坦化膜３４上にＩＴＯをスパッタにより成膜し、パターニングすることで画素電極３を形成する。この画素電極３を形成後の平面図を図２８に、断面図を図２９に示す。なお、図２９は、図２８に示す切断線Ａ−Ａで切断したときの断面図である。
【００５４】
このようにしてアクティブマトリクス基板１を完成する。この際、２０ｃｍ角の１５枚の中間転写基板７１を用いて対角３１．２インチのアクティブマトリクス基板１を１２枚形成することができる。
【００５５】
なお、走査線や信号線などの配線の形成、接着層の形成、層間絶縁膜のスルーホールの形成、中間転写基板から転写先基板への素子の転写の順序は上記実施形態とは異なってもよいことは明らかである。
【００５６】
上記方法によりアクティブマトリクス基板１を形成した場合、隣接する素子転写領域の境界には、素子形成基板４１の離れた部分に形成されたＴＦＴ２が配置されるため、ＴＦＴ２の電気特性や寄生容量の値は不連続的に変化する。また、ＴＦＴを転写する際のずれや、基板の変形のために、配線に対するＴＦＴの位置は素子転写領域の境界部で不連続的に変動するため、配線とＴＦＴとの間の寄生容量も境界部で不連続的に変化する。図３０に、転写先基板３１に４回の転写プロセスで転写された素子転写領域１１２〜１１５の位置関係を示す。
【００５７】
上記方法で形成したアクティブマトリクス基板を用いて液晶ディスプレイを作製した場合、転写先基板３１上へＴＦＴ２が転写される素子転写領域１１２〜１１５の境界線２２が直線ではなくなり、隣接する領域間でＴＦＴの電気特性や寄生容量などが不連続的に変動しても、輝度は直線的にではなく徐々に変化するため、領域の境界が視認されにくくなる。
【００５８】
次に、アクティブマトリクス基板１において、転写されたＴＦＴと配線との位置関係について説明する。
【００５９】
第１回目の転写プロセスでＴＦＴ２が転写された第１の素子転写領域１１２と、第２回目の転写プロセスでＴＦＴ２が転写された第２の素子転写領域１１３との境界２２は図３１の点線で示される。配線（例えば信号線４）の周期Ｌｂは第１の素子転写領域１１２、第２の素子転写領域１１３で共通であり、第１の素子転写領域１１２と第２の素子転写領域１１３の境界２２でも同じ値となる。
【００６０】
一方、それぞれの素子転写領域内でＴＦＴが転写される周期Ｌａ’とすると、プロセス時の熱変形などにより、Ｌａ’はＬｂとわずかに異なってしまう。今、Ｌａ’がＬｂよりわずかに大きい場合を想定すると、それぞれの素子転写領域内での配線に対するＴＦＴの位置は徐々に変化する。一つの素子転写領域に転写されるＴＦＴの一方向の数をＮとすると、素子転写領域の両端での配線に対するＴＦＴの位置の差ｄ１は
ｄ１＝Ｎ×（Ｌａ’−Ｌｂ）
となる。
【００６１】
このため、隣接する素子転写領域の境界部でのＴＦＴの周期Ｌａ２は、それぞれの素子転写領域内でのＴＦＴの周期Ｌａ’と異なり、
Ｌａ２＝Ｌａ−ｄ１
となるため、配線に対するＴＦＴの位置は隣接する素子転写領域の境界部で不連続的に変化する。すなわち、素子が素子転写領域の境界に近づくにつれて素子と配線との距離が漸増または漸減するように遷移し、複数の素子転写領域のうち隣接する素子転写領域の境界部における素子と配線との位置関係が隣接する素子転写領域において異なることになる。このように、上述の素子転写領域は、素子が素子転写領域の境界に近づくにつれて素子と配線との距離が漸増または漸減するように遷移するため、遷移領域とも呼ばれる。なお、図３１では、配線として信号線４を例にとって説明したが、走査線の場合も同様である。
【００６２】
このため、隣接する素子転写領域の境界部で寄生容量も急峻に変動するが、隣接する素子転写領域の境界が直線ではないので、上記プロセスによって得られたアクティブマトリクス基板を用いて液晶ディスプレイを作成した場合でも、ブロックで見た場合には人間の目には境界が視認されにくい。
【００６３】
以上説明したように、本実施形態によれば、素子の転写不良を防止するとともに素子転写領域の境界が視認されるのを可及的に防止することができる。
【００６４】
（第２実施形態）
次に、本発明の第２実施形態によるアクティブマトリクス基板の製造方法について図を参照して説明する。本実施形態においては、第１実施形態と異なる部分のみを説明し、同様の部分については省略する。
【００６５】
本実施形態では、素子形成基板上にＴＦＴを形成する際の素子形成ブロックの形状を、素子が転写先基板のうちの転写される部分に合わせて複数種類形成している点と、素子転写領域の周辺にスペーサー層を形成している点が第１実施形態とは異なる。
【００６６】
ＴＦＴ２を素子形成基板４１上に形成する際に、ＴＦＴ２を配置する素子形成ブロックの形状を、素子が転写先基板のうちの転写される部分にあわせて複数形成する。すなわち、素子形成基板４１上には、図３に示すような素子形成ブロック内の向い合う辺では素子が補完される形状の素子形成ブロック２１の他に、図３２（ａ）〜図３２（ｄ）に示すような、一辺が直線となった形状の素子形成ブロック１３０や、図３２（ｅ）〜図３２（ｈ）に示すような、二辺が直線となった形状の素子形成ブロック１３１を形成しておく。ここで、素子形成ブロック１３０は素子形成ブロック２１を１本の直線で切断した形状に、素子形成ブロック１３１は素子形成ブロック２１を２本の直線で切断した形状になっており、素子形成ブロック２１や素子形成ブロック１３０、１３１を組み合わせることで、転写先基板３１上で図３３に示すような長方形の素子転写領域２６を素子ブロック間の隙間や端部の凹凸がなく形成することができる。この場合、例えば図３２（ａ）の素子形成ブロック１３０の上端部は直線となり、素子形成ブロック１３０の左右端、下端は、隣接する素子形成ブロックとの間で隙間なく補完されるように境界が形成されている。また、図３２（ｅ）の素子形成ブロック１３１の上端部および左端部は直線となり、素子形成ブロック１３１の右端、下端は、隣接する素子形成ブロックとの間で隙間なく補完されるように境界が形成されている。なお、本実施形態においては、素子形成ブロックの端部は素子形成ブロックの中央から境界線に近づくにつれて素子の密度が漸減する形状となっている。
【００６７】
次に、第１実施形態と同様の方法により、素子形成基板４１から中間転写基板７１へのＴＦＴ２の転写をおこない、中間転写基板７１上に所望の配置であるＴＦＴ２からなるブロックを形成する。素子形成基板４１上の素子形成ブロックの形状は複数種類あるため、それに対応して中間転写基板７１も複数種類となる。
【００６８】
続いて、転写先基板３１にＴＦＴ２を転写し、アクティブマトリクス基板を形成する。第１実施形態と同様の方法により、転写先基板３１上に走査線５を周期的に形成するのと同時に、蓄積容量線２３も形成した後、層間絶縁膜（図示せず）を形成する（図３４参照）。
【００６９】
次に、転写先基板３１のうち、素子転写領域２６の内側のＴＦＴを転写する部分に接着層２５を形成し、さらに素子転写領域の周辺にスペーサー層５２を形成する。スペーサー層５２は接着層２５と同じ材料で、接着層２５を形成するのと同時に形成してもよい。図３４に示すように、素子転写領域２６の周辺近傍で、走査線５や蓄積容量線２３、信号線４などと平面的に重ならない周辺領域５３に形成し、スペーサー層５２を形成する幅を０．１ｍｍ〜１ｍｍ程度とすればよい。スペーサー層５２を形成する周期は、接着層２５を形成する周期と同程度であることが好ましいが、これに限らない。
【００７０】
続いて、中間転写基板７１上のＴＦＴ２を転写先基板３１に転写する。中間転写基板７１の素子形成ブロックが図３３の対応する位置に重なるように、転写先基板３１と中間転写基板７１を重ねる。転写先基板３１と中間転写基板７１に一定の圧力を加え、外部から熱や光を加えるなどして仮着層の粘着力や接着力を低下させ、転写先基板３１と中間転写基板７１とを離すことで中間転写基板７１から転写先基板３１へＴＦＴ２の転写をおこなう。この際、素子ブロックの端部に凹凸のある領域では、ＴＦＴが転写される領域の境界が直線ではないため、領域の境界が直線である場合に比べて領域の端部でＴＦＴにかかる圧力の変化がなだらかとなる。
【００７１】
また、素子ブロックの端部が直線となる、素子転写領域の端部でも、素子転写領域の周辺領域５３にスペーサー層５２を設けており、転写先基板３１を中間転写基板７１に押し付けて転写する際に、素子転写領域２６の端部においても実質的に素子転写領域２６の中心部とほぼ同様な圧力状態となるため、転写過多や転写不足などの素子転写不良を防ぐことができる。
【００７２】
続いて、第１実施形態と同様の方法でＴＦＴ２をマトリクス状に配置した転写先基板３１に信号線、平坦化膜、画素電極を形成する。このようにして、アクティブマトリクス基板１を形成する。
【００７３】
以上説明したように、本実施形態によれば、素子の転写不良を防止するとともに素子転写領域の境界が視認されるのを可及的に防止することができる。
【００７４】
（第３実施形態）
次に、本発明の第３実施形態によるアクティブマトリクス基板の製造方法を図を参照して説明する。素子形成基板４１上にＴＦＴを形成する際の素子形成ブロックの境界の形状が第１実施形態および第２実施形態と異なっているので、その部分についてのみ説明する。
【００７５】
素子形成基板４１上にＴＦＴ２を形成する素子形成ブロック２１Ａの一例を図３５に模式的に示す。素子形成ブロック２１Ａは基準領域１９に対して各行、各列でＴＦＴを１〜２０個程度加えたり取り除いたりしており、その境界は階段状になっている。素子形成ブロック２１Ａ内の向い合う辺では素子が補完される形状となっているため、基準領域が接するように複数の素子形成ブロックを並べて配置すると、図３６に示すように、隙間ができない形状に並べることができる。素子形成ブロックの境界が階段状になっている場合、素子形成ブロックの中央から境界に近づくにつれて素子の密度が徐々に低くなるため、ＴＦＴを転写する際のＴＦＴと接着層との間の圧力が急峻に変化することによる転写不良を防ぐことができる。
【００７６】
また、素子形成ブロック２１Ａ内の向い合う辺で素子が補完される形状となっていれば、素子形成ブロック２１Ａの端部において、素子が離散的に配置されていてもよい。すなわち、素子形成ブロック２１Ａの下辺、上辺における素子を配置する部分をそれぞれ図３７、図３８に示すようにした場合、素子形成ブロック内の向い合う辺で素子が補完されている。図３７および図３８に示す隣接する素子形成ブロックを、基準領域１９が接するように配置すると、図２６に示すように素子形成ブロック間で隙間なくＴＦＴが配置できる。なお、図３７および図３８に示す素子形成ブロックの端部は素子形成ブロックの中央から境界線に近づくにつれて素子の密度が漸減する形状となっている。
【００７７】
以上説明したように、本実施形態によれば、素子の転写不良を防止するとともに素子転写領域の境界が視認されるのを可及的に防止することのできる。
【００７８】
以上説明したように、本発明の各実施形態によれば、中間転写基板から転写先基板に矩形の領域ごとに素子を転写する際には、所望のＴＦＴ以外が転写される転写過多や所望のＴＦＴが転写されない転写不足といった素子転写不良の問題や、さらには隣接する領域の境界で電気特性や寄生容量が急激に変動するため、ディスプレイにした場合に領域の境界部での輝度差が視認されやすい、という問題を防ぐことができる。
【図面の簡単な説明】
【００７９】
【図１】本発明の第１実施形態によるアクティブマトリクス基板の製造方法を説明する図。
【図２】本発明の第１実施形態によるアクティブマトリクス基板の製造方法を説明する図。
【図３】第１実施形態の製造方法によって製造された素子形成基板を示す平面図。
【図４】第１実施形態の製造方法によって製造されたアクティブマトリクス基板の構成を示す模式図。
【図５】第１実施形態の製造方法によって製造された素子形成ブロックの端部を示す平面図。
【図６】第１実施形態の製造方法によって製造された隣接する素子形成ブロックの相対する端部を示す模式図。
【図７】第１実施形態の製造方法に製造された隣接する素子形成ブロックを組み合わせた場合の模式図。
【図８】第１実施形態の製造方法に製造された素子形成ブロックの４つの端部を拡大した模式図。
【図９】第１実施形態の製造方法に製造された４個の素子形成ブロックを組み合わせたときの模式図。
【図１０】第１実施形態の製造方法によって製造される中間転写基板の製造工程を示す断面図。
【図１１】第１実施形態の製造方法によって製造された中間転写基板の平面図。
【図１２】第１実施形態の製造方法によって製造される転写先基板の製造工程を示す平面図。
【図１３】第１実施形態の製造方法によって製造される転写先基板の製造工程を示す図。
【図１４】第１実施形態の製造方法によって製造される転写先基板の製造工程を示す図。
【図１５】第１実施形態の製造方法によって製造される転写先基板の素子転写領域に転写された素子形成ブロックを示す図。
【図１６】第１実施形態の製造方法によって製造される転写先基板に中間転写基板からＴＦＴを転写する場合を説明する平面図。
【図１７】第１実施形態の製造方法によって製造される転写先基板に中間転写基板からＴＦＴを転写する場合を説明する断面図。
【図１８】第１実施形態の製造方法の製造工程途中での中間転写基板を示す平面図。
【図１９】第１実施形態の製造方法によって製造される転写先基板の製造途中段階の平面図。
【図２０】第１実施形態の製造方法によって製造される転写先基板の製造途中段階の断面図。
【図２１】第１実施形態の製造方法を説明する図。
【図２２】転写先基板の素子転写領域を覆うように複数の素子形成ブロックを転写したとき転写基板の平面図。
【図２３】中間転写基板の平面図。
【図２４】転写先基板の製造途中段階の平面図。
【図２５】図２４に示す切断線Ａ−Ａで切断したときの断面図。
【図２６】転写先基板の製造途中段階の平面図。
【図２７】図２６に示す切断線Ａ−Ａで切断したときの断面図。
【図２８】転写先基板の製造途中段階の平面図。
【図２９】図２８に示す切断線Ａ−Ａで切断したときの断面図。
【図３０】４回の転写プロセスで転写されたそれぞれ素子転写領域の位置関係を示す図。
【図３１】４回の転写プロセスで転写されたそれぞれ素子転写領域の位置関係を示す図。
【図３２】本発明の第２実施形態によるアクティブマトリクス基板の製造方法に用いられる素子形成ブロックの構成を示す平面図。
【図３３】第２実施形態の製造方法によって製造される転写先基板の素子転写領域を覆うように素子形成ブロックを転写したときの転写先基板の平面図。
【図３４】第２実施形態の製造方法によって製造される転写先基板の製造途中段階の平面図。
【図３５】本発明の第３実施形態に製造方法に用いられる素子形成ブロックの構成を示す模式図。
【図３６】第３実施形態の製造方法に用いられる複数の素子形成ブロックを基準領域が接するように配置したときの模式図。
【図３７】第３実施形態の製造方法に用いられる素子形成ブロックの端部を示す模式図。
【図３８】図３７に示す素子形成ブロックに隣接する素子形成ブロックの端部を示す模式図。
【図３９】図３７および図３８に示す素子形成ブロックを基準領域が接するように配置したときの模式図。
【図４０】従来の製造方法によって製造される素子形成基板の構成を示す図。
【図４１】従来の製造方法によって製造される素子形成基板の製造工程を示す断面図。
【図４２】従来の製造方法によって製造される素子形成基板の製造工程を示す断面図。
【図４３】従来の製造方法によって製造される中間転写基板の製造工程を示す断面図。
【図４４】従来の製造方法によって製造される中間転写基板の製造工程を示す断面図。
【図４５】従来の製造方法によって製造される中間転写基板の製造工程を示す図。
【図４６】従来の製造方法によって製造される転写先基板の製造工程を示す平面図。
【図４７】従来の製造方法によって製造される転写先基板の製造工程を示す平面図。
【図４８】従来の製造方法によって製造される転写先基板の製造工程を示す平面図。
【図４９】従来の製造方法によって製造された中間転写基板の転写途中段階の平面図。
【図５０】従来の製造方法によって製造される転写先基板の製造工程を示す平面図。
【図５１】従来の製造方法によって製造された中間転写基板の転写途中段階の平面図。
【図５２】従来の製造方法によって製造される転写先基板の製造工程を示す平面図。
【図５３】従来の製造方法によって製造される転写先基板の製造工程を示す平面図。
【図５４】マトリクス状に高密度にＴＦＴが形成された素子形成基板の平面図
【図５５】１回目の転写工程で転写される素子転写領域を示す図。
【図５６】従来の製造方法によって製造されたアクティブマトリクス基板の平面図。
【図５７】従来の製造方法によって製造されたアクティブマトリクス基板の平面図。
【図５８】従来の製造方法によって製造されたアクティブマトリクス基板の平面図。
【符号の説明】
【００８０】
２  ＴＦＴ
３  画素電極
４  信号線
５  走査線
６  ゲート電極
７  ゲート絶縁層
８  半導体層
９  チャネル保護絶縁層
１０  ｎ型半導体
１１  ソース電極
１２  ドレイン電極
１５  パッシベーション膜
１６  コンタクトホール
１８  分離端
１９  基準領域
２１、２１ａ、２１Ａ  素子形成ブロック
２２  境界線
２３  蓄積容量線
２４  走査線コンタクト用スルーホール
２５  接着層
２６  素子転写領域
２７  ゲート電極とのコンタクト配線
２８  蓄積容量電極
２９  蓄積容量電極とのコンタクト配線
３１  転写先基板
３２  層間絶縁膜
３４  平坦化膜
３５  コンタクトホール
３６  第１の素子転写領域
３７  第２の素子転写領域
３８  ＴＦＴが転写された跡
３９  まだ転写していないＴＦＴ
４０  転写先基板上での１画素分の領域と同じ大きさに相当する領域
４１  素子形成基板
４２  分離層
４３  アンダーコート層
５２  スペーサー層
５３  周辺領域
６１  保護層
７１  中間転写基板
７２  光吸収体
７３  接着・剥離層
８１  接着層
９１  第１の素子転写領域
９２  第２の素子転写領域
９３  第３の素子転写領域
９４  第４の素子転写領域
１１２  第１の素子転写領域
１１３  第２の素子転写領域
１１４  第３の素子転写領域
１１５  第４の素子転写領域
１３０  一辺が直線となった形状の素子形成ブロック
１３１  二辺が直線となった形状の素子形成ブロック
【図１】
2006156455.tif 000003
【図２】
2006156455.tif 000004
【図３】
2006156455.tif 000005
【図４】
2006156455.tif 000006
【図５】
2006156455.tif 000007
【図６】
2006156455.tif 000008
【図７】
2006156455.tif 000009
【図８】
2006156455.tif 000010
【図９】
2006156455.tif 000011
【図１０】
2006156455.tif 000012
【図１１】
2006156455.tif 000013
【図１２】
2006156455.tif 000014
【図１３】
2006156455.tif 000015
【図１４】
2006156455.tif 000016
【図１５】
2006156455.tif 000017
【図１６】
2006156455.tif 000018
【図１７】
2006156455.tif 000019
【図１８】
2006156455.tif 000020
【図１９】
2006156455.tif 000021
【図２０】
2006156455.tif 000022
【図２１】
2006156455.tif 000023
【図２２】
2006156455.tif 000024
【図２３】
2006156455.tif 000025
【図２４】
2006156455.tif 000026
【図２５】
2006156455.tif 000027
【図２６】
2006156455.tif 000028
【図２７】
2006156455.tif 000029
【図２８】
2006156455.tif 000030
【図２９】
2006156455.tif 000031
【図３０】
2006156455.tif 000032
【図３１】
2006156455.tif 000033
【図３２】
2006156455.tif 000034
【図３３】
2006156455.tif 000035
【図３４】
2006156455.tif 000036
【図３５】
2006156455.tif 000037
【図３６】
2006156455.tif 000038
【図３７】
2006156455.tif 000039
【図３８】
2006156455.tif 000040
【図３９】
2006156455.tif 000041
【図４０】
2006156455.tif 000042
【図４１】
2006156455.tif 000043
【図４２】
2006156455.tif 000044
【図４３】
2006156455.tif 000045
【図４４】
2006156455.tif 000046
【図４５】
2006156455.tif 000047
【図４６】
2006156455.tif 000048
【図４７】
2006156455.tif 000049
【図４８】
2006156455.tif 000050
【図４９】
2006156455.tif 000051
【図５０】
2006156455.tif 000052
【図５１】
2006156455.tif 000053
【図５２】
2006156455.tif 000054
【図５３】
2006156455.tif 000055
【図５４】
2006156455.tif 000056
【図５５】
2006156455.tif 000057
【図５６】
2006156455.tif 000058
【図５７】
2006156455.tif 000059
【図５８】
2006156455.tif 000060