(57)【要約】【課題】  電源モジュールの故障を迅速に検出し、他のユニットへの影響を最小限に抑えることができるようにする。【解決手段】複数の電源モジュール２０ａ，２０ｂからそれぞれ発信されうる故障検出信号の論理和をとり、これらの複数の電源モジュール２０ａ，２０ｂの少なくとも１つから故障検出信号が発信された際に、アラーム信号を出力するＯＲ回路２１をそなえて構成する。【選択図】        図１
2006020465.tif 000002
【特許請求の範囲】
【請求項１】
複数の電源モジュールからそれぞれ発信されうる故障検出信号の論理和をとり、前記複数の電源モジュールの少なくとも１つから該故障検出信号が発信された際に、アラーム信号を出力するＯＲ回路をそなえたことを特徴とする、電源故障検出装置。
【請求項２】
複数の電源モジュールから供給される電力によって駆動される電子部品と、
該電子部品と当該電子部品に通信可能に接続されうる外部装置との間の接続／切断を制御可能な制御部と、
前記複数の電源モジュールからそれぞれ発信されうる故障検出信号の論理和をとり、前記複数の電源モジュールの少なくとも１つから該故障検出信号が発信された際に、該制御部に対して接続遮断指示信号を出力するＯＲ回路とをそなえ、
該制御部が、該接続遮断指示信号を受信すると、該電子部品と該外部装置との間を切断状態にすることを特徴とする、電子回路。
【請求項３】
外部装置と通信可能に接続されうる電子部品と、
該電子部品に電力を供給可能な複数の電源モジュールと、
該電子部品と該外部装置との間の接続／切断を制御可能な制御部と、
前記複数の電源モジュールからそれぞれ発信されうる故障検出信号の論理和をとり、前記複数の電源モジュールの少なくとも１つから該故障検出信号が発信された際に、該制御部に対して接続遮断指示信号を出力するＯＲ回路とをそなえ、
該制御部が、該接続遮断指示信号を受信すると、該電子部品と該外部装置との間を切断状態にすることを特徴とする、電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源モジュールの故障を検出する技術に関する。
【背景技術】
【０００２】
近年、複数の電源モジュールを並列運転させることにより、回路基板（ユニット）上のＬＳＩ（Large Scale Integration）等の電子部品に所定の電力を供給する手法が知られている。例えば、あるＬＳＩを駆動するために２０Ａ（アンペア）の電力が必要である場合に、１台で１０Ａの電力を供給可能なＤＤＣ（DC - DC converter；電源モジュール）を２台そなえ、これらのＤＤＣを並列運転させることにより２０Ａの電力をＬＳＩに供給するのである。
【０００３】
このような電力供給手法において、並列運転されている複数のＤＤＣのうち少なくとも１台が故障したときには、ＬＳＩ（負荷）への電力供給能力が不足し、その結果としてＬＳＩに供給される電圧が下がりＬＳＩが動作不能となる。このとき、電圧が下がり気味の状態ではＬＳＩの動作保証を行なうことができない。
そして、このようなユニットが他のユニットとともに電子装置内に組み込まれ、そのＬＳＩが他のユニットと通信可能に接続されている場合には、ＬＳＩが電圧低下の影響により異常信号（ゴミ）を送出すると、この異常信号が他のユニットや装置全体に悪影響を与えるおそれがある。
【０００４】
このような電源モジュールの故障によって生じる他のユニットや装置への影響を最小限にすべく、電源モジュールの故障を迅速に検出して、他ユニットに対する異常信号の伝搬を未然に阻止する必要がある。
従来においては、電源モジュールから供給される電力の電圧低下を検出することにより、電源モジュールの故障を検出している。
【０００５】
図３は従来の電源故障検出手法を実現する電子回路の構成を模式的に示す図である。
この図３に示す電子回路は、ＤＤＣ１０ａ，１０ｂ，電圧低下検出部１１，バス制御部１２およびＬＳＩ１３をそなえて構成されており、２つのＤＤＣ１０ａ，１０ｂからそれぞれ供給される電力が、図示しない電源ラインを介してＬＳＩ１３に供給されるようになっている。
【０００６】
ＬＳＩ１３はＤＤＣ１０ａ，１０ｂから供給される電力で駆動され、種々の処理を行なうものであり、バス１５ａおよびバス１５ｂを介して他ユニット（図示省略）と通信可能に接続されている。バス制御部１２は、ＬＳＩ１３に接続されているバス１５ａと他ユニットに接続されるバス１５ｂとの間を接続／切断可能なスイッチ１４をそなえ、このスイッチ１４の接続／切断状態を制御することにより、ＬＳＩ１３と他ユニットとの接続／切断を制御するものである。具体的には、バス制御部１２は、電圧低下検出部１１からバス切断指示信号を受信した場合に、ＬＳＩ１３と他ユニットとの間を切断状態にするように制御するようになっている。
【０００７】
電圧低下検出部１１は、ＤＤＣ１０ａ，１０ｂから供給される電力の電圧低下を検出し、電圧低下を検出した場合に、バス制御部１２に対してバス切断指示信号を出力するようになっている。
図４は従来の電源故障検出装置の電圧低下検出部１１によるＤＤＣ１０ａ，１０ｂの故障検出のタイミングを示す図である。
【０００８】
電圧低下検出部１１においては、予めＤＤＣ１０ａ，１０ｂにおける故障の発生を判断するための閾値（電圧低下検出値）が設定されている。なお、この電圧低下検出値は、ＬＳＩ１３の動作を保証可能な電圧の下限値である動作可能電圧下限値よりも高い値に設定されるようになっている。
そして、電圧低下検出部１１は、ＤＤＣ１０ａ，１０ｂから供給される電力の電圧を電圧低下検出値と比較して、ＤＤＣ１０ａ，１０ｂから供給される電力の電圧が電圧低下検出値よりも小さくなった時に、バス切断指示信号をバス制御部１２に出力するようになっている。
【０００９】
このように、従来の電源故障検出装置をそなえた電子回路においては、電圧低下検出部１１が、ＤＤＣ１０ａ，１０ｂから供給される電力の電圧を調べ、電圧低下ＤＤＣ１０ａ，１０ｂから供給される電力の電圧が電圧低下検出値よりも小さくなった時に、バス切断指示信号をバス制御部１２に出力し、このバス切断指示信号を受信したバス制御部１２が、ＬＳＩ１３と他ユニットとの間を接続するバス１５ａ，１５ｂを切断状態にする。
【００１０】
これにより、ＤＤＣ１０ａもしくはＤＤＣ１０ｂにおいて何らかの理由により故障が発生し、その供給電力に電圧低下が生じた場合に、その電圧低下によってＬＳＩ１３が誤動作を行ない何らかの異常信号を出力した場合においても、その異常信号が他ユニットに伝搬されることがない。
【特許文献１】特開平３−１０３０７１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、このような従来の電源故障の検出手法においては、以下の理由から、電圧低下検出値の設定が困難であるという課題がある。
図４に示すように、ＤＤＣ１０ａ，ＤＤＣ１０ｂからの供給電力に電圧低下が生じた場合に、この供給電力の電圧値が電力低下検出値よりも小さくなったことを電圧低下検出部１１が検出した時点（すなわち故障が検出された時点）から、バス制御部１２によってバス切断が行なわれるまでには、所定の時間（バス切断所要時間）がかかる。従って、ＬＳＩ１３が供給電圧の降下により誤動作を行ない何らかの異常信号を出力する前にバス切断を行ない、その異常信号が他ユニットに伝搬されることを防止するためには、このバス切断所要時間を考慮して電圧低下検出値を設定する必要がある。
【００１２】
すなわち、電圧低下検出値は、ＬＳＩ１３の動作可能電圧下限よりも少し高い値に設定されるものであるが、この電圧低下検出値を、例えばＬＳＩ１３の動作可能電圧下限値に近付け過ぎて設定した場合には、供給電圧がＬＳＩ動作可能電圧下限よりも低くなった後にバス切断が行なわれるおそれがあり、又、電圧低下検出値をＬＳＩ１３の動作可能電圧下限値から遠く設定すると、ＤＤＣ１０ａ，１０ｂの通常動作の範囲内で生じる電圧変動によってバス切断が行なわれるおそれがある。また、電源故障検出回路自体が有する信号遅延速度のばらつきも考慮する必要がある。
【００１３】
本発明は、このような課題に鑑み創案されたもので、電力低下検出値の設定を行なうことなく、電源モジュールの故障を迅速かつ確実に検出し、他のユニットへの影響を最小限に抑えることができるようにすることを目的とする。
【課題を解決するための手段】
【００１４】
このため、本発明の電源故障検出装置（請求項１）は、複数の電源モジュールからそれぞれ発信されうる故障検出信号の論理和をとり、前記複数の電源モジュールの少なくとも１つから該故障検出信号が発信された際に、アラーム信号を出力するＯＲ回路をそなえたことを特徴としている。
また、本発明の電子回路（請求項２）は、複数の電源モジュールから供給される電力によって駆動される電子部品と、該電子部品と当該電子部品に通信可能に接続されうる外部装置との間の接続／切断を制御可能な制御部と、前記複数の電源モジュールからそれぞれ発信されうる故障検出信号の論理和をとり、前記複数の電源モジュールの少なくとも１つから該故障検出信号が発信された際に、該制御部に対して接続遮断指示信号を出力するＯＲ回路とをそなえ、該制御部が、該接続遮断指示信号を受信すると、該電子部品と該外部装置との間を切断状態にすることを特徴としている。
【００１５】
さらに、本発明の電子回路（請求項３）は、外部装置と通信可能に接続されうる電子部品と、該電子部品に電力を供給可能な複数の電源モジュールと、該電子部品と該外部装置との間の接続／切断を制御可能な制御部と、前記複数の電源モジュールからそれぞれ発信されうる故障検出信号の論理和をとり、前記複数の電源モジュールの少なくとも１つから該故障検出信号が発信された際に、該制御部に対して接続遮断指示信号を出力するＯＲ回路とをそなえ、該制御部が、該接続遮断指示信号を受信すると、該電子部品と該外部装置との間を切断状態にすることを特徴としている。
【発明の効果】
【００１６】
本発明によれば、電源モジュールの故障を迅速に検出して、アラーム信号を出力したり、他のユニットへの影響を最小限に抑えたりすることができる利点がある。又、電源モジュールから供給される電力の電圧低下を検出する必要がないので、繁雑な電力低下検出値の設定を行なう必要もない。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して本発明の実施の形態を説明する。
図１は本発明の一実施形態としての電子回路の構成を模式的に示す図である。
この図１に示す電子回路１は、電源故障検出機能をそなえるものであって、ＤＤＣ（DC - DC converter；電源モジュール）２０ａ，２０ｂ，ＯＲ回路２１，バス制御部２２およびＬＳＩ２３をそなえて構成されており、２つのＤＤＣ２０ａ，２０ｂからそれぞれ供給される電力が、図示しない電源ラインを介してＬＳＩ２３に供給されるようになっている。
【００１８】
ＤＤＣ（電源モジュール）２０ａ，２０ｂは、それぞれＬＳＩ２３等に電力を供給するものであり、複数（本実施形態においては２つ）のＤＤＣ２０ａ，２０ｂをそなえ、これらの複数のＤＤＣ２０ａ，２０ｂを並列運転することにより並列運転電源として構成されている。
また、これらのＤＤＣ２０ａ，２０ｂは、何等かの障害が生じた場合に故障検出信号をそれぞれ出力するようになっており、これらの出力された故障検出信号はそれぞれＯＲ回路２１の入力ピンに入力されるようになっている。そして、この故障検出信号は、ＤＤＣ２０ａもしくはＤＤＣ２０ｂの少なくともいずれかの動作が故障等により停止した時にすぐに出力されるようになっている。
【００１９】
なお、本実施形態においては、ＤＤＣ２０ａ，２０ｂが、例えばその内部に有するＦＥＴに動作不良が生じた場合に発振停止信号を出力するようになっており、この発振停止信号が故障検出信号として機能するものである。以下、ＤＤＣ２０ａ，２０ｂが故障停止信号として発振停止信号を出力する例について説明する。
ＯＲ回路２１は、ＤＤＣ２０ａ，２０ｂからそれぞれ発信されうる発振停止信号の論理和をとり、これらの複数のＤＤＣ２０ａ，２０ｂの少なくとも１つから発振停止信号が発信された際に、バス切断指示信号（接続遮断指示信号，アラーム信号）を出力するものである。そして、このＯＲ回路２１から出力されるバス切断指示信号はバス制御部２２に入力されるようになっている。すなわち、本電子回路１においては、ＯＲ回路２１は、ＤＤＣ２０ａ，２０ｂから出力される故障検出信号をハードウェア的に検出し、バス制御部２２に対してバス切断指示を行なうようになっている。
【００２０】
ＬＳＩ（電子部品）２３はＤＤＣ２０ａ，２０ｂから供給される電力で駆動され、種々の処理を行なうものであり、バス２５ａおよびバス２５ｂを介して他ユニット（外部装置；図示省略）と通信可能に接続されるようになっている。バス制御部（制御部）２２は、ＬＳＩ２３に接続されているバス２５ａと他ユニットに接続されるバス２５ｂとの間を接続／切断可能なスイッチ２４をそなえ、このスイッチ２４の接続／切断状態を制御することにより、ＬＳＩ２３と他ユニットとの接続／切断を制御するものである。
【００２１】
そして、このバス制御部２２は、ＯＲ回路２１からバス切断指示信号を受信した場合に、ＬＳＩ２３と他ユニットとの間を切断状態にするように制御するようになっている。
上述の構成により、本発明の一実施形態としての電子回路１においては、ＤＤＣ２０ａもしくはＤＤＣ２０ｂの少なくともいずれかの動作が故障等により停止した時に、故障が生じたＤＤＣ２０ａ，２０ｂから故障検出信号が迅速に出力される。この故障検出信号はＯＲ回路２１に入力され、ＯＲ回路２１においては、ＤＤＣ２０ａ，２０ｂの少なくとも１つから発振停止信号が発信されると、バス制御部２２に対してバス切断指示信号を出力する。
【００２２】
バス制御部２２は、ＯＲ回路２１からバス切断指示信号を受信すると、スイッチ２４を制御して、バス２５ａとバス２５ｂとの接続を遮断することにより、ＬＳＩ２３と他ユニットとの間を切断状態にする。
このように、本発明の一実施形態としての電子回路１によれば、ＤＤＣ２０ａ，２０ｂの故障によって生じる供給電力の電圧低下により、ＬＳＩ２３が誤動作した場合においても、ＬＳＩ２３から出力されうる異常信号が他ユニットに伝搬されることがなく、他ユニットや装置に対する影響を確実且つ容易に阻止することができ、又、製造コストを低減することもできる。
【００２３】
また、ＤＤＣ２０ａ，２０ｂから供給される電力の電圧低下を検出する必要がないので、繁雑な電力低下検出値（電圧値）の設定を行なう必要もない。
図２は本発明の一実施形態としての電子回路１におけるＤＤＣ２０ａ，２０ｂの故障検出のタイミングを示す図である。
本電子回路１においては、ＤＤＣ２０ａ，２０ｂにおいて故障が生じた場合には発振停止信号が出力され、これらのＤＤＣ２０ａ，２０ｂの少なくとも１つから発振停止信号が発信されると、ＯＲ回路２１がバス切断指示信号を出力するようになっている。これにより、図２に示すように、ＤＤＣ２０ａもしくはＤＤＣ２０ｂの少なくともいずれかにおいて故障が生じた時点がバス切断所要時間の開始点となるので、供給電力の電圧が低下してＬＳＩ２３の動作可能電圧下限よりも低くなる前にバス制御部２２によってバス切断を行なうことができるのである。
【００２４】
また、ＯＲ回路２１により、ＤＤＣ２０ａ，２０ｂから出力される故障検出信号の検出とバス制御部２２に対するバス切断指示とをハードウェア的に行ない、そのバス切断指示に従ってバス制御部２２がバス切断を行なうので、ＤＤＣ２０ａもしくはＤＤＣ２０ｂの少なくともいずれかにおいて故障が生じた場合においても、最小限の時間的ロスでバス切断を行なうことができ、装置の信頼性を向上させることができる。
【００２５】
そして、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
例えば、上述した実施形態においては、電子回路１上にＤＤＣ２０ａ，２０ｂの２つの電源モジュールをそなえて構成しているが、これに限定されるものではなく、３以上の電源モジュールをそなえてもよい。その場合、ＯＲ回路２１としては、電源モジュールの数に合った入力ピンをそなえるように複数のＯＲ回路２１を組み合わせて、これらの３以上の電源モジュールからの故障検出信号の論理和をとることができるように構成することが望ましい。
【００２６】
また、上述した実施形態においては、ＤＤＣ２０ａ，２０ｂが、ＦＥＴの動作不良が生じた場合に、故障検出信号として発振停止信号を出力しているが、これに限定されるものではなく、他ＦＥＴの動作不良以外の故障等が生じた場合に、故障検出信号を出力してもよい。
さらに、上述した実施形態においては、電源モジュールとしてＤＤＣをそなえている例を示しているが、これに限定されるものではなく、故障検出信号を出力可能な種々の電源モジュール（AC-DC converter等）を用いてもよい。
【００２７】
そして、本発明の各実施形態が開示されていれば、本発明を当業者によって実施・製造することが可能である。
【産業上の利用可能性】
【００２８】
電源モジュールから供給される電力によって駆動される電子部品をそなえる種々の電子回路に適用できる。
【図面の簡単な説明】
【００２９】
【図１】本発明の一実施形態としての電子回路の構成を模式的に示す図である。
【図２】本発明の一実施形態としての電子回路による故障検出のタイミングを示す図である。
【図３】従来の電源故障検出手法を実現する電子回路の構成を模式的に示す図である。
【図４】従来の電源故障検出装置の電圧低下検出部による故障検出のタイミングを示す図である。
【符号の説明】
【００３０】
１    電子回路
２０ａ，２０ｂ    ＤＤＣ（電源モジュール）
２１    ＯＲ回路
２２    バス制御部（制御部）
２３    ＬＳＩ（電子部品）
２４    スイッチ
２５ａ，２５ｂ    バス
【図１】
2006020465.tif 000003
【図２】
2006020465.tif 000004
【図３】
2006020465.tif 000005
【図４】
2006020465.tif 000006