(57)【要約】【課題】  耐圧に優れたＩＧＢＴを製造するＩＧＢＴ用途のエピタキシャルウェーハおよびその製造方法を提供する。【解決手段】  Ｐ型シリコンウェーハ１１上には、Ｎ型不純物の濃度が高い第１のエピタキシャル層１２が設けられている。また、第１のエピタキシャル層１２上には、第１のエピタキシャル層１２よりも低濃度の第２のエピタキシャル層１３が設けられている。この第２のエピタキシャル層１３は、第１のエピタキシャル層１２側から厚さ方向に連続的にＮ型の不純物濃度が低められる傾斜層１４と、この傾斜層１４の表面側にこの傾斜層１４の表面と略同一濃度のＮ型の不純物濃度を有する定濃度層１５とを備えている。この結果、従来のプロファイルを有するＩＧＢＴに比べて、耐圧に優れたＩＧＢＴを製造するためのエピタキシャルウェーハ１０を得ることができる。【選択図】図１
2006156687.tif 000002
【特許請求の範囲】
【請求項１】
Ｐ型の導電型のシリコンウェーハと、
このシリコンウェーハ表面にＮ型不純物が高濃度にドープされた第１のエピタキシャル層と、
この第１のエピタキシャル層表面に第１のエピタキシャル層のＮ型不純物濃度よりも低濃度にＮ型不純物がドープされた第２のエピタキシャル層とを備えたエピタキシャルウェーハにおいて、
上記第２のエピタキシャル層は、第１のエピタキシャル層側から厚さ方向に連続的にＮ型の不純物濃度が低められる傾斜層と、
この傾斜層の表面側にこの傾斜層の表面と略同一濃度のＮ型の不純物濃度を有する定濃度層とを備えたエピタキシャルウェーハ。
【請求項２】
第２エピタキシャル層の平均Ｎ型不純物の濃度に対して、傾斜層の形成によって生じる第２エピタキシャル層全体のＮ型不純物の減少量を補うように、定濃度層を形成する請求項１に記載のエピタキシャルウェーハ。
【請求項３】
上記傾斜層の厚みは、９〜５０μｍである請求項１または請求項２に記載のエピタキシャルウェーハ。
【請求項４】
上記定濃度層の比抵抗は、３０Ω・ｃｍ以上であり、上記第１のエピタキシャル層の比抵抗は、０．０２〜０．１Ω・ｃｍである請求項１〜請求項３のうちのいずれか１項に記載のエピタキシャルウェーハ。
【請求項５】
Ｐ型の導電型のシリコンウェーハ表面にＮ型不純物が高濃度にドープされた低抵抗エピタキシャル層を成長させる工程と、
次いで、この低抵抗エピタキシャル層の表面にこの低抵抗エピタキシャル層側から厚さ方向に連続的にＮ型の不純物濃度が低められる傾斜層をエピタキシャル成長させる工程と、
この後、この傾斜層の表面側にこの傾斜層の表面と略同一濃度のＮ型の不純物濃度を有する定濃度層をエピタキシャル成長させる工程とを有するエピタキシャルウェーハの製造方法。
【請求項６】
上記定濃度層のＮ型不純物濃度の５倍以下の濃度範囲で上記傾斜層の形成を開始する請求項５に記載のエピタキシャルウェーハの製造方法。
【請求項７】
上記傾斜層の厚みは、９〜５０μｍである請求項５または請求項６に記載のエピタキシャルウェーハの製造方法。
【請求項８】
上記定濃度層の比抵抗は、３０Ω・ｃｍ以上であり、上記第１のエピタキシャル層の比抵抗は、０．０２〜０．１Ω・ｃｍである請求項５〜請求項７のうちのいずれか１項に記載のエピタキシャルウェーハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はエピタキシャルウェーハ、詳しくはそのＩＧＢＴに使用されるエピタキシャルウェーハの改良に関する。
【背景技術】
【０００２】
絶縁ゲート型バイポーラ・トランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）は、ＭＯＳＦＥＴの高入力インピーダンス特性と、バイポーラ・トランジスタの低飽和電圧特性とを合わせ持った素子である。図４に示すように、このＩＧＢＴを形成するための半導体ウェーハとして、Ｐ＋−Ｎ＋−Ｎ−エピタキシャルウェーハ５０が使用される。すなわち、Ｐ＋型シリコンウェーハ（Ｐ＋基板）１１の表面にＮ型不純物が高濃度にドープされた第１のエピタキシャル層（Ｎ＋バッファ層）１２と、この第１のエピタキシャル層１１のＮ型不純物濃度よりも低濃度にＮ型不純物がドープされた第２のエピタキシャル層（Ｎ−エピタキシャル層）１３とを備えたエピタキシャルウェーハである。
ＩＧＢＴ用途のエピタキシャルウェーハ５０は以下の工程により形成される。
まず、ボロンがドーパントとされたＰ＋型シリコンウェーハ１１上にエピタキシャル成長により、厚さが略１０μｍのＮ＋バッファ層１２が形成される。次いで、このＮ＋バッファ層１２の上にエピタキシャル成長により、厚さが略１００μｍのＮ−エピタキシャル層１３が形成される。
または、特許文献１に記載の通り、Ｎ＋バッファ層１２およびＮ−エピタキシャル層１３を別のシリコンウェーハ上で形成し、これらをＰ＋型シリコンウェーハ１１表面に貼り合わせてＩＧＢＴ用途の貼り合わせウェーハを製造する方法が開示されている。
【０００３】
そして、このＰ＋−Ｎ＋−Ｎ−エピタキシャルウェーハを用いて、図５に示すようなＩＧＢＴが製造される。このＩＧＢＴは以下のようにして製造される。
まず、上記製造方法により製造されたＰ＋−Ｎ＋−Ｎ−エピタキシャルウェーハ５０を準備する。次いで、Ｎ−エピタキシャル層１３の表面に、Ｐ型の不純物を選択的に導入しＰ型ベース層２６をそれぞれ形成する。この後、各Ｐ型ベース層２６内にＮ＋型エミッタ層２５をそれぞれ形成する。これにより、Ｐ型ベース層２６の表面部分において、各Ｎ＋型エミッタ層２５とＮ−エピタキシャル層１３とに挟まれたチャネル流域２４が形成される。そして、これらの各チャネル領域２４上に、一連のゲート酸化膜２７を介して、ゲート電極２１が形成される。また、各Ｎ＋型エミッタ層２５と、Ｐ型ベース層２６との一部にかけてエミッタ電極２３がそれぞれ形成される。さらに、Ｐ＋型シリコンウェーハ１１を基礎として形成されたＰ＋基板１１の裏面にコレクタ電極２２がそれぞれ形成される。
【０００４】
次に、ＩＧＢＴの動作について説明する。
まず、エミッタ電極２３とコレクタ電極２２との間に所定のコレクタ電圧Ｖｃｅを印加する。また、エミッタ電極２３とゲート電極２１との間に所定のゲート電圧Ｖｇｅをそれぞれに印加する。これにより、Ｎ＋型エミッタ層（Ｎ１＋層）２５とＮ−エピタキシャル層１３に挟まれたチャネル領域２４がＮ型に反転する。そして、このチャネル領域２４を介して、エミッタ電極２３からＮ−エピタキシャル層１３に電子が注入される。その後、電子は、Ｎ−エピタキシャル層１３からＮ＋バッファ層１２を介して、Ｐ＋基板１１に流入する。
これとともに、Ｐ＋基板１１からＮ＋バッファ層１２を介して、Ｎ−エピタキシャル層１３にホールが注入される。その後、ホールは、Ｎ−エピタキシャル層１３からＰ型ベースに流入する。この結果、順方向にバイアスすると、コレクタ電極２２からエミッタ電極２３に電流が流れて、ＩＧＢＴがオン状態となる。
次に、上記オン状態において、ゲート電圧Ｖｇｅの印加を中止あるいは逆バイアスを印加する。すると、チャネル領域２４がＰ型に戻され、チャネルが消滅する。これにより、エミッタ電極２３からＮ−エピタキシャル層１２への電子の注入が中止される。また、Ｎ−エピタキシャル層１２からＰ＋基板１１への電子の流入も中止される。
同時に、Ｐ型ベース層２６とＮ−エピタキシャル層１３との接合部に空乏層が形成される。これにより、Ｎ−エピタキシャル層１３からＰ型ベース層へのホールの注入が中止される。そして、Ｐ＋型シリコンウェーハ１１からＮ−エピタキシャル層１３へのホールの注入が中止される。この結果、ＩＧＢＴがオフ状態となる。
【０００５】
【特許文献１】特開平８−２７９５１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
このように、ＩＧＢＴ用途のエピタキシャルウェーハ５０は、図４に示すように、Ｐ＋層（Ｐ＋基板１１）−Ｎ＋層（Ｎ＋バッファ層１２）−Ｎ−層（Ｎ−エピタキシャル層１３）の３層構造となっている。この３層構造において、それぞれ不純物の濃度は、図２に示す点線のようなプロファイルを形成している。すなわち、Ｎ＋バッファ層１２からＮ−エピタキシャル層１３にかけてＮ型不純物のプロファイルが急峻になっている。よって、このエピタキシャルウェーハ５０を用いてＩＧＢＴを形成し、これに電圧を印加すると、Ｐ＋基板１１からＮ−エピタキシャル層１３へのホールの注入およびＮ−エピタキシャル層１３からＰ＋基板１１への電子の注入が行われる。これにより、Ｎ−エピタキシャル層１３は電導度変調されてＯＮ抵抗が低くなり、コレクタ電極２２−エミッタ電極２３間に大きな電流を流すことができる。
しかしながら、ＩＧＢＴに高電流が流れることは、耐圧には弱いというトレードオフの関係にある。このため、耐圧を向上させるには、Ｎ−エピタキシャル層１３の膜厚を大きくするなどの工夫が必要である。また、Ｐ＋層１１−Ｎ＋層１２−Ｎ−層１３のそれぞれの不純物濃度を適宜選択して製造することが必要である。
例えば、ゲート電極２１に電圧が印加されない状態で、エミッタ電極２２−コレクタ電極２３間にサージ電圧などのある所定電圧以上の電圧が印加される。すると、Ｐ＋基板１１からＮ＋バッファ層１２およびＮ−エピタキシャル層１３を介して、Ｎ型エミッタ層２５にホールが急激に供給され、アバランシェが生じてしまう。そして、アバランシェが生じると、そのジュール熱によりＩＧＢＴの破壊に至ってしまう。
そこで、本願発明者は、上記問題を解決するために鋭意努力した結果、Ｎ−エピタキシャル層１３に、Ｎ＋バッファ層１２との界面からＮ型不純物の濃度が連続的に低められる傾斜層を設ける（ランピングドープする）ことで、Ｐ＋基板１１からＮ−エピタキシャル層１３への急激なホールの注入を抑えることができ、しかも、通常の不純物濃度より低い定濃度層を設けることで空乏層の領域を大きくして、アバランシェ耐量を向上させたＩＧＢＴが得られるエピタキシャルウェーハを製造することを発見し、この発明を完成させた。
【０００７】
この発明は、このような問題点に鑑みなされたもので、アバランシェ電流によるＩＧＢＴ素子の破壊を防止するとともに、サージ耐圧に優れたＩＧＢＴ用途のエピタキシャルウェーハおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１に記載の発明は、Ｐ型の導電型のシリコンウェーハと、このシリコンウェーハ表面にＮ型不純物が高濃度にドープされた第１のエピタキシャル層と、この第１のエピタキシャル層表面に第１のエピタキシャル層のＮ型不純物濃度よりも低濃度にＮ型不純物がドープされた第２のエピタキシャル層とを備えたエピタキシャルウェーハにおいて、上記第２のエピタキシャル層は、第１のエピタキシャル層側から厚さ方向に連続的にＮ型の不純物濃度が低められる傾斜層と、この傾斜層の表面側にこの傾斜層の表面と略同一濃度のＮ型の不純物濃度を有する定濃度層とを備えたエピタキシャルウェーハである。
【０００９】
Ｐ＋型シリコンウェーハには、Ｐ型の不純物がドーパントとされている。このＰ型の不純物は限定されない。例えば、ボロン、ガリウム、インジウムなどである。また、Ｐ型不純物の濃度も限定されない。この不純物の濃度により、Ｐ型シリコンウェーハの比抵抗が決定される。ＩＧＢＴ用途向けのＰ＋型シリコンウェーハの比抵抗は、２０ｍΩ・ｃｍである。
上記Ｐ＋型シリコンウェーハの表面には、エピタキシャル成長により比抵抗の小さい高濃度のＮ型不純物がドープされた第１のエピタキシャル層（Ｎ＋バッファ層）を形成する。Ｎ型不純物は限定されない。例えば、リン、砒素、アンチモンなどが挙げられる。この第１のエピタキシャル層の膜厚は限定されない。ＩＧＢＴ用途としては、Ｎ＋バッファ層の膜厚は、３〜１０μｍであり、比抵抗は０．０２〜０．１Ω・ｃｍである。
そして、上記Ｎ＋バッファ層の表面に、このＮ＋バッファ層よりもＮ型不純物の濃度が低い第２のエピタキシャル層（Ｎ−エピタキシャル層）がエピタキシャル成長により設けられる。このＮ−エピタキシャル層は、上記Ｎ＋バッファ層側から厚さ方向に連続的にＮ型の不純物濃度が低められる傾斜層が設けられ、さらに、この傾斜層の表面側に、この傾斜層の表面と略同一濃度のＮ型の不純物濃度を有する定濃度層が設けられる。
【００１０】
請求項１に記載のエピタキシャルウェーハにあっては、Ｐ＋型シリコンウェーハ上にはＮ型不純物の濃度が高い第１のエピタキシャル層（Ｎ＋バッファ層）が設けられている。また、Ｎ＋バッファ層上には、このＮ＋バッファ層よりも低濃度の第２のエピタキシャル層（Ｎ−エピタキシャル層）が設けられている。そして、このＮ−エピタキシャル層は、Ｎ＋バッファ層側から厚さ方向に連続的にＮ型の不純物濃度が低められる傾斜層が設けられている。さらに、この傾斜層の表面側には、この傾斜層の表面と略同一濃度のＮ型の不純物濃度を有する定濃度層とが設けられている。この傾斜層と定濃度層を形成するには、エピタキシャル成長時に導入されるドーパントガスの制御により行うことにより可能となる。
このエピタキシャルウェーハを用いてＩＧＢＴを形成する。そして、このＩＧＢＴにゲートＶｇｅ電圧、コレクタ電圧を印加する。すると、Ｐ＋基板からＮ＋バッファ層を介してＮ−エピタキシャル層へのホールの注入が行われる。同時に、Ｎ−エピタキシャル層からＮ＋バッファ層を介して、Ｐ＋基板へ電子の注入が行われる。このホールおよび電子の注入において、Ｎ−エピタキシャル層は、Ｎ型不純物がＮ＋バッファ層から厚さ方向に連続的にＮ型の不純物濃度が低められている。よって、電子と再結合するホールの数は、Ｎ＋バッファ層から厚さ方向に少なくなっていく。これにより、コレクタ−エミッタ電極間への急激な電流が抑えられる。
また、ゲート電圧Ｖｇｅをオフ状態にする。すると、注入中の電子は、Ｎ−エピタキシャル層からＮ＋バッファ層を介して、Ｐ＋基板の方に掃き出される。このときの電子の掃き出しの数は、上記不純物濃度のプロファイルにより、Ｎ＋バッファ層から厚さ方向に抑えられる。
さらに、Ｎ−エピタキシャル層は、上記傾斜層の上に通常のプロファイルを有する不純物濃度よりも低い定濃度層が設けられている。この定濃度層にＰ型ベース層およびＮ型エミッタ層が形成される。ゲート電圧Ｖｇｅをオフ状態にすると、Ｎ−エピタキシャル層とＰ型ベース層との接合部に空乏層が形成される。この空乏層は、従来のプロファイルを有するＮ−エピタキシャル層の場合に比べて緩やかに形成されるともに、この領域も大きく形成される。これにより、エピタキシャル層から急激なＰ型ベース層にホールの注入が抑えられる。
この結果、ＩＧＢＴのアバランシェ電流を抑えることができ、サージに対する耐圧を向上させたＩＧＢＴを製造するためのエピタキシャルウェーハを得ることができる。
【００１１】
請求項２に記載の発明は、第２エピタキシャル層の平均Ｎ型不純物の濃度に対して、傾斜層の形成によって生じる第２エピタキシャル層全体のＮ型不純物の減少量を補うように、定濃度層を形成する請求項１に記載のエピタキシャルウェーハである。
【００１２】
請求項２に記載のエピタキシャルウェーハにあっては、定濃度層は、第２エピタキシャル層の平均Ｎ型不純物の濃度に対して、傾斜層の形成によって生じる第２エピタキシャル層全体のＮ型不純物の減少量を補うように形成する。これにより、傾斜層と定濃度層との平均的な濃度と、従来の第２のエピタキシャル層の不純物濃度が同じである。
【００１３】
請求項３に記載の発明は、上記傾斜層の厚みは、９〜５０μｍである請求項１または請求項２に記載のエピタキシャルウェーハである。
【００１４】
請求項３に記載のエピタキシャルウェーハにあっては、第２のエピタキシャル層の傾斜層の膜厚は９〜５０μｍが好ましい。傾斜層の膜厚が９μｍ未満であると、Ｎ−エピタキシャル層全体の不純物濃度が薄くなり、ＩＧＢＴのアバランシェ耐圧が悪化する問題がある。また、傾斜層の膜厚が５０μｍを越えると、これを含む第２のエピタキシャル層の不純物濃度が大きくなり、ＩＧＢＴを形成した場合のスイッチング時間が長くなってしまうなどの問題が生じる。
【００１５】
請求項４に記載の発明は、上記定濃度層の比抵抗は、３０Ω・ｃｍ以上であり、上記第１のエピタキシャル層の比抵抗は、０．０２〜０．１Ω・ｃｍである請求項１〜請求項３のうちのいずれか１項に記載のエピタキシャルウェーハである。
【００１６】
請求項４に記載のエピタキシャルウェーハにあっては、定濃度層の比抵抗は３０Ω・ｃｍ以上である。３０Ω・ｃｍ未満であると、チャネル領域のＯＮ抵抗が小さくなり、この領域での耐圧が劣化するという問題が生じる。
また、第１のエピタキシャル層（Ｎ＋バッファ層）の比抵抗は０．０２〜０．１Ω・ｃｍである。比抵抗が０．０２Ω・ｃｍ未満であると、Ｐ＋層からＮ−エピタキシャル層へのホールの注入がされにくく、熱拡散により傾斜層のプロファイルのコントロールが難しいという問題が生じる。また、比抵抗が０．１Ω・ｃｍを越えると、Ｐ＋基板から第１のエピタキシャル層（Ｎ＋バッファ層）を介してＮ−エピタキシャル層へ流れるホールが生じやすいという問題が生じる。同時に、スイッチング時間が長くなるなどの問題が生じる。
【００１７】
請求項５に記載の発明は、Ｐ型の導電型のシリコンウェーハ表面にＮ型不純物が高濃度にドープされた低抵抗エピタキシャル層を成長させる工程と、次いで、この低抵抗エピタキシャル層の表面にこの低抵抗エピタキシャル層側から厚さ方向に連続的にＮ型の不純物濃度が低められる傾斜層をエピタキシャル成長させる工程と、この後、この傾斜層の表面側にこの傾斜層の表面と略同一濃度のＮ型の不純物濃度を有する定濃度層をエピタキシャル成長させる工程とを有するエピタキシャルウェーハの製造方法である。
【００１８】
請求項６に記載の発明は、上記定濃度層のＮ型不純物濃度の５倍以下の濃度範囲で上記傾斜層の形成を開始する請求項５に記載のエピタキシャルウェーハの製造方法である。
５倍以下の濃度範囲で傾斜層を開始することで、厚さ方向に連続的に不純物を低めた部分の不純物分布を再現性良く、安定して形成できるという利点がある。
【００１９】
請求項７に記載の発明は、上記傾斜層の厚みは、９〜５０μｍである請求項５または請求項６に記載のエピタキシャルウェーハの製造方法である。
【００２０】
請求項８に記載の発明は、上記定濃度層の比抵抗は、３０Ω・ｃｍ以上であり、上記第１のエピタキシャル層の比抵抗は、０．０２〜０．１Ω・ｃｍである請求項５〜請求項７のうちのいずれか１項に記載のエピタキシャルウェーハの製造方法である。
【発明の効果】
【００２１】
この発明によれば、Ｐ型シリコンウェーハ上には、Ｎ型不純物の濃度が高い第１のエピタキシャル層が設けられている。また、第１のエピタキシャル層上には、第１のエピタキシャル層よりも低濃度の第２のエピタキシャル層が設けられている。そして、この第２のエピタキシャル層は、第１のエピタキシャル層側から厚さ方向に連続的にＮ型の不純物濃度が低められる傾斜層と、この傾斜層の表面側にこの傾斜層の表面と略同一濃度のＮ型の不純物濃度を有する定濃度層とを備えている。このエピタキシャルウェーハを用いてＩＧＢＴを製造する。すると、バッファ層から高抵抗層への遷移領域でのホールの注入がインテンショナルに形成されたプロファイルの傾きにより抑えられる。これにより、サージに起因するアバランシェ電流によるＩＧＢＴ素子の破壊を防止することができる。
【実施例】
【００２２】
以下、この発明の一実施例を、図１から図５を参照して説明する。
まず、この発明の一実施例に係るエピタキシャルウェーハ１０の製造方法を説明する。本実施例に係るエピタキシャルウェーハ１０の製造方法は、図３（ａ）〜図３（ｌ）に示すようなフローで行われる。
まず、図３（ａ）に示すように、ＣＺ法により育成されたシリコンインゴットからスライスした直径２００ｍｍのシリコンウェーハ（半導体ウェーハ）を準備する。このシリコンウェーハには、濃度１×１０１８ａｔｏｍｓ／ｃｍ３程度のボロンがドーパントとされている。これにより、シリコンウェーハは、比抵抗が略２０ｍΩ・ｃｍのシリコンウェーハを得ることができる。また、熱処理によるエピタキシャル層への基板ボロン濃度のせり出しが大きくても、傾斜層を適正にすることにより、さらに低比抵抗の概略０．０１Ωのシリコンウェーハを用いてもよい。
【００２３】
次に、図３（ｂ）に示すように、スライスされたシリコンウェーハは面取り工程で、その周縁部が面取り用の砥石を用いて所定形状に面取りされる。その結果、シリコンウェーハの周縁部は、断面が所定の丸みを帯びた形状に成形される。
続く図３（ｃ）に示すラッピング工程においては、ラップ盤により面取りウェーハについてのラップ加工を施す。
そして、次の図３（ｄ）に示すように、エッチング工程では、ラップドウェーハを所定のエッチング液（混酸またはアルカリ＋混酸）に浸漬し、ラップ加工での歪み、面取り工程などの歪みなどを除去する。この場合、通常片面で２０μｍ、両面で４０μｍ程度をエッチングする。
その後、図３（ｅ）に示すように、シリコンウェーハにドナーキラー熱処理工程を施して、酸素ドナーを消去する。このドナーキラー熱処理工程は省略する場合もある。
次いで、図３（ｆ）に示すように、このシリコンウェーハをワックスを使用して研磨盤に接着し、シリコンウェーハの表面に片面鏡面研磨を施す。
そして、図３（ｇ）に示すように、シリコンウェーハが親水面となるように洗浄（エピ前洗浄）する。
以上のようにしてＰ＋型シリコンウェーハ（Ｐ＋基板）１１を得る。
【００２４】
次に、Ｐ＋型シリコンウェーハ１１上に第１のエピタキシャル層（Ｎ＋バッファ層）１２および第２のエピタキシャル層（Ｎ−エピタキシャル層）１３を成膜する成膜方法について説明する。
まず、洗浄後のＰ＋型シリコンウェーハ１１を準備し、これを図示していないエピタキシャル成長装置の反応室内に装入する。次いで、図３（ｈ）に示すように、シリコンウェーハを約８５０℃の水素ガス雰囲気に保持された枚葉式のエピタキシャル成長装置の反応室内に設置する。そして、約５℃／秒の昇温速度で反応室内を略１１５０℃まで昇温した後、６０秒の水素ベークを行う。これにより、Ｐ＋型シリコンウェーハ１１表面の自然酸化膜およびパーティクルが除去されＰ＋型シリコンウェーハ１１表面が清浄化される。
この後、図３（ｉ）に示すように、上記水素ベーク後連続して、平坦化されたシリコンウェーハの表面にエピタキシャル膜を成長させる。すなわち、シリコンソースガスであるＳｉＨＣｌ３（トリクロシラン）およびリンドーパントガスであるＰＨ３を水素ガスで希釈した混合ガスを反応室へ導入する。
１０００℃〜１１５０℃の高温に熱せられたＰ＋型シリコンウェーハ１１上に、原料ガスの熱分解または還元によって生成されたシリコンを、反応速度２．０〜４．５μｍ／分で成長させる。これにより、Ｐ＋型シリコンウェーハ（Ｐ＋基板）１１の表面にリンの濃度が１×１０１７ａｔｏｍｓ／ｃｍ３程度であり、比抵抗が０．０５ｍΩ・ｃｍ〜０．１ｍΩ・ｃｍであり、膜厚が３〜１０μｍのＮ＋バッファ層１２が成長する。
【００２５】
次に、図３（ｊ）に示すように、第２のエピタキシャル層（Ｎ−エピタキシャル層）１３の一部である傾斜層１４を成膜する。すなわち、上記同じ反応室内において、シリコンソースガスであるＳｉＨＣｌ３（トリクロシラン）と、上記リンドーパントガスであるＰＨ３を水素ガスで希釈した混合ガスを反応室へ導入する。最初、ドーパントガスを上記Ｎ＋バッファ層１２の濃度と同じにして導入する。そして、時間の経過とともに、ドーパントガスの量を徐々に低める。これにより、リン濃度が徐々に低められた膜厚が略９〜５０μｍの傾斜層１４を形成することができる。
この後、図３（ｋ）に示すように、第２のエピタキシャル層（Ｎ−エピタキシャル層）１３の一部である定濃度層１５を成膜する。すなわち、ドーパントガスの濃度を一定に導入しながら、上記傾斜層１４の上に定濃度層１５を形成する。このときのドーパントガスの濃度は、第２エピタキシャル層の平均Ｎ型不純物の濃度に対して、傾斜層１４の形成によって生じる第２エピタキシャル層全体のＮ型不純物の減少量を補うように設定する。すなわち、Ｐ＋層からみたＮ−エピタキシャル層１３の平均的な不純物濃度が、従来のプロファイルにより形成された不純物濃度とほぼ同一にすることが好ましい。この定濃度層１５不純物濃度は（７×１０１３ａｔｏｍｓ／ｃｍ３程度）であり、比抵抗は５０〜１００Ω・ｃｍである。
【００２６】
最後に、図３（ｌ）に示すように、エピタキシャル成長後に洗浄（エピ後洗浄）を行う。具体的には、エピタキシャル膜成長前の洗浄工程（エピ前洗浄）と同じＲＣＡ洗浄（ＳＣ−１洗浄およびＳＣ−２洗浄）などである。
以上の工程により、図１に示すようなエピタキシャルウェーハ１０を完成させる。
【００２７】
次に、本発明に係るエピタキシャルウェーハ１０を用いてＩＧＢＴを製造し、この素子の電気的特性の確認を行った。
まず、図３（ａ）〜図３（ｌ）の工程を経て形成されたエピタキシャルウェーハ１０を準備し、ＩＧＢＴを公知のリソグラフィー法を用いて形成した。また、このＩＧＢＴ単体でのＤＣ特性（静特性）を確認するため、図５に示すような回路を作成した。そして、このＩＧＢＴにコレクタ電圧Ｖｃｅおよびゲート電圧Ｖｇｅを印加する。
すると、Ｎ−エピタキシャル層１３からＮ＋バッファ層１２を介して、Ｐ＋基板１１へ電子の注入が行われる。同時に、Ｐ＋基板１１からＮ＋バッファ層１２を介してＮ−エピタキシャル層１３へのホールの注入が行われる。このホールおよび電子の注入において、Ｎ−エピタキシャル層１３は、Ｎ型不純物がＮ＋バッファ層１２から厚さ方向に連続的にＮ型の不純物濃度が低められている。よって、電子と再結合するホールの数は、Ｎ＋バッファ層１２から厚さ方向に少なくなっていく。これにより、コレクタ電極２２−エミッタ電極２３間への急激な電流が抑えられる。
また、ゲート電圧Ｖｇｅをオフ状態（逆バイアス状態）にする。すると、注入中の電子は、Ｎ−エピタキシャル層１３からＮ＋バッファ層１２を介して、Ｐ＋基板１１の方に掃き出される。このときの電子の掃き出しの数は、上記不純物濃度のプロファイルにより、Ｎ＋バッファ層１２から厚さ方向に抑えられる。
さらに、Ｎ−エピタキシャル層１３は、上記傾斜層１４の上に通常のプロファイルを有する不純物濃度よりも低い定濃度層１５が設けられている。この定濃度層１５には、Ｐ型ベース層２６が形成され、このＰ型ベース層２６内にＮ型エミッタ層２５が形成されている。ゲート電圧Ｖｇｅがオフになると、Ｎ−エピタキシャル層１３とＰ型ベース層２６との接合部に空乏層が形成される。この空乏層は、従来のプロファイルを有するＮ−エピタキシャル層１３の場合に比べて緩やかに形成される。また、不純物の濃度が従来に比べて低いが、従来に比べて空乏層は、傾斜部分により、Ｐ型ベース層より若干遠い位置に形成される。これにより、Ｎ−エピタキシャル層１３からＰ型ベース層２６への急激なホールの注入が抑えられる。
なお、ゲートに逆バイアスをかけるターンオフにて、電流を中止させるとき、コレクタ電圧は、電子とホールとの消失に伴い、急激に昇圧する。所定の電圧とサージ電圧及び回生電流分が印加された状態でも素子が破壊しないように注意する必要がある。
【００２８】
本発明に係るエピタキシャルウェーハ１０は、Ｎ−エピタキシャル層１３に傾斜層１４と定濃度層１５を有している。特に、Ｐ型ベース層２６とＮ−エピタキシャル層１３との接合部は、通常のＩＧＢＴより低い不純物濃度を有する定濃度層１５により形成されている。これにより、ターンオフ時にコレクタ電圧が上昇したとき、従来に比べて、上記接合部に形成される空乏層が緩やかに形成されるとともに、この空乏層の領域が大きく形成される。この結果、従来に比べてコレクタ−エミッタ間にサージ電圧が印加された場合、Ｐ型ベース層２６とＮ−エピタキシャル層１３との接合部において、アバランシェ電流が生じにくくなる。
また、Ｎ−エピタキシャル層１３は、不純物の濃度がＮ＋バッファ層１２から連続的に低められる傾斜層１４が設けられている。よって、Ｐ＋基板１１からＮ＋バッファ層１２を介して上記空乏層への急激なホールの注入が抑えられる。
以上の結果、従来のプロファイルを有するＩＧＢＴに比べて、サージに対する耐圧に優れたＩＧＢＴを製造するためのエピタキシャルウェーハ１０を得ることができる。
【図面の簡単な説明】
【００２９】
【図１】この発明の一実施例に係るエピタキシャルウェーハの構造を示す断面図である。
【図２】この発明の一実施例に係るエピタキシャルウェーハの厚み方向における不純物濃度の分布を示すグラフである。
【図３】この発明の一実施例に係るエピタキシャルウェーハを製造するフロー図である。
【図４】従来に係るエピタキシャルウェーハの構造を示す断面図である。
【図５】ＩＧＢＴの構造を示す断面図である。
【符号の説明】
【００３０】
１０  エピタキシャルウェーハ、
１１  Ｐ＋基板（Ｐ型シリコンウェーハ）、
１２  Ｎ＋バッファ層（第１のエピタキシャル層）、
１３  Ｎ−エピタキシャル層（第２のエピタキシャル層）
１４  傾斜層、
１５  定濃度層。
【図１】
2006156687.tif 000003
【図２】
2006156687.tif 000004
【図３】
2006156687.tif 000005
【図４】
2006156687.tif 000006
【図５】
2006156687.tif 000007