(57)【要約】【課題】入力画像をフィールド管理して画素を再配置する場合に、要求された画素が存在しない場合でも確実に出力画像に再配置することができる画素再配置装置を提供する。【解決手段】入力画像をフィールド単位で読み出し可能に格納するバッファ２０と、バッファ２０に格納されている画像データが、奇偶いずれのフィールド画像であるかを判定するフィールド判別部３０ｂと、予め設定されている画素再配置のための画素指定情報に基づいて、バッファ２０の画素を読み出すためのアドレスを発生するアドレス発生部３０ａであって、フィールド判別部３０ｂの判定結果に基づいて読み出すべき画素がバッファ内に存在する第１の場合は、その画素のアドレスを発生し、読み出すべき画素がバッファ内に存在しない第２の場合は、近傍に存在する複数の画素のアドレスを発生するアドレス発生部３０ａと、第１の場合は、読み出された画素を出力し、第２の場合は、読み出された複数の画素から新たな画素を演算手段３０ｆにより演算した上で出力する手段とを備えている。【選択図】図５
2006020232.tif 000002
【特許請求の範囲】
【請求項１】
インターレース方式による入力画像を構成する任意の画素を出力画像の任意の位置に配置（以下、「再配置」という）して出力する画素再配置装置において、
入力画像をフィールド単位で読み出し可能に格納するバッファと、
このバッファに現在格納されている画像データが、奇数フィールドの画像か偶数フィールドの画像であるかを判定するフィールド判別部と、
予め設定されている画素再配置のための画素指定情報に基づいて、前記バッファに格納されている画素を読み出すためのアドレスを発生するアドレス発生部であって、前記フィールド判別部の判定結果に基づいて読み出すべき画素がバッファ内に存在する第１の場合は、その画素のアドレスを発生すると共に、読み出すべき画素がバッファ内に存在しない第２の場合は、近傍に存在する複数の画素のアドレスを発生するアドレス発生部と、
前記第１の場合は、読み出された画素を出力画像を構成する画素として出力する手段と、
前記第２の場合は、読み出された複数の画素から新たな画素を演算手段により演算した上で出力画像を構成する画素として出力する手段とを備えていることを特徴とする画素再配置装置。
【請求項２】
前記演算手段は、読み出された近傍の複数の画素情報に基づいて補間演算することで前記新たな画素を生成することを特徴とする請求項１に記載の画素再配置装置。
【請求項３】
前記第２の場合において、読み出すべき画素の上下の水平走査線上に存在する複数の画素のアドレスを発生することを特徴とする請求項１又は２に記載の画素再配置装置。
【請求項４】
上下の水平走査線上に存在する、読み出すべき画素の真上に位置する画素と真下に位置する画素の２つのアドレスを発生することを特徴とする請求項３に記載の画素再配置装置。
【請求項５】
前記画素指定情報と、フィールドの奇偶とを対応させたルックアップテーブルを備え、このルックアップテーブルとフィールド判別部の判定結果に基づいて、読み出すべき画素がバッファに存在するか否かを判定することを特徴とする請求項１〜４のいずれか１項に記載の画素再配置装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターレース方式による入力画像を構成する任意の画素を出力画像の任意の位置に配置して出力する画素再配置装置に関するものである。
【背景技術】
【０００２】
動画像あるいは静止画像といった入力画像から任意の画素を読み出し、この画素を出力画像の任意の位置に配置する画素再配置装置が知られている。かかる装置は、カメラ監視システム、映像編集システム、パーソナルモニター表示などの技術分野で使用されている。
【０００３】
かかる画素再配置装置の従来技術として、例えば、下記特許文献１に開示される画像合成装置が知られている。この装置では、複数の入力画像が入力される場合に、入力間もしくは入出力間の画像の同期位相ズレによって生じる出力画像への新旧画像の混在を回避する構成を採用している。すなわち、 位相の違う入力画像を１つの出力画像に再配置合成する場合には、入力画像を二重化もしくは三重化したメモリに、時間順次の画像を２枚もしくは３枚取り込んでおき、最新の取り込み画像を画像合成に使用するものである。
【０００４】
しかしながら、入力画像と出力画像がＮＴＳＣのようなインターレース方式の信号を考えた場合、上記構成では新旧画像の混在を回避することができない。すなわち、 ＮＴＳＣのようなインターレース信号は、櫛状に分割された新旧の画像（奇数フィールドの画像、偶数フィールドの画像）を重ねることで１枚の画像（フレーム画像）を構成している。この時間的に新旧のフィールド画像を合わせて処理すると、新旧画像の混在を避けることはできない。ただし、各フィールド画像について、前述の特許文献１の構成を適用すれば、かかる新旧画像の混在の問題を回避することはできる。しかしながら、各フィールド画像で画素の縦方向の位置がずれている（飛び越し走査を行っている）ために、所望の最新画素が、その時点でバッファ内に存在しないという問題に直面する。
【特許文献１】特開２０００−８９７４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、入力画像がＮＴＳＣのようなインターレース画像の画素を再配置して出力画像として出力する画素再配置装置において、上述の画素が存在しないという問題を解決するものであり、画素再配置を指定する側において、入力画像がインターレース方式の信号であることの意識を一切必要としないような技術を提供するものである。以下、本発明の課題について詳細に説明する。
【０００６】
まず、インターレース画像をフレーム管理した場合と、フィールド管理した場合の違いについて説明する。一般的に、複数の画像入力の新旧画像が混在しない様にするためには、前述のように複数のバッファを各入力に持たせて画像を同調させることが行われる。図１２は、３チャンネルの画像入力のフレーム位相と、出力画像のフレーム位相とをチャートにしたものである。
【０００７】
図１３に示すようなＡ，Ｂ，Ｃの３面のフレームバッファに各入力画像が時間順次で取り込まれており、各入力画像は互いに非同期である。なお、図１２においては、便宜上、出力画像はチャンネル１に同期して動作しているものとする。各入力チャンネルは、図１３に示すようなブロック構成となっており、スイッチＡにより書き込み面を指定し、スイッチＢで再配置のための読み出し可能面を指定している。読み出し可能面は、直前に書き込みを完了している面（レディ状態）であり、例えば、図１２のチャート図で出力画像０Ａフレームの時間では、１Ａ，２Ａ，３Ａがレディである。１Ｂ，２Ｂ，３Ｂは、これから書き込みが開始されようとしているか、もしくは、書き込み中の面（ビジー状態）である。また、１Ｃ，２Ｃ，３Ｃは、再配置中に書き込み面が変更になった場合のために用意されている待機面（ウェイト状態）である。これら３つの状態が、サイクリックに各面を移動しており、再配置は絶えずレディな面の画素を用いてなされる。ここで、図１２のチャート図から分かるように、チャンネル３は、約２フレーム遅れで出力画像に画素が配置されることがわかる。すなわち、 チャンネル３についての入出力遅延は、この場合最大６６ｍｓとなる。これが、インターレース画像をフレーム管理することの第１の問題点である。
【０００８】
ＮＴＳＣ信号は奇数フィールドと偶数フィールドの時間的に１／６０秒前後した画像で構成される。ＮＴＳＣ信号をモニター等に映し出したときの画面イメージを図１５に示している。実線が、そのフィールドに依存する走査線（画像データ）で、破線は存在しない走査線である。画面の上から順に第１，２，３、・・・４８０ラインと呼んだ場合、奇数フィールドには奇数ラインの画像データのみが、偶数フィールドには偶数ラインの画像データのみが存在する。この２フィールドが、１／６０秒の時間差で交互に到来する。
【０００９】
例えば、図１６（ａ）に示すように、丸い物体が画面の左から右へ移動する動画像が到来すると考える。奇数フィールドの奇数ライン上での物体の位置と、偶数フィールドの偶数ライン上での物体の位置は、移動に応じて違う位置にある。この２フィールドを重ねて１フレーム画像として取り扱った場合、取り込みフレームにはこの物体の位置のずれた画像が取り込まれる。かかる入力フレーム画像について、ラインを１ラインずらせて出力する再配置を行ったことを考える。
【００１０】
出力画像もＮＴＳＣであった場合を考えると、出力画像の周期も奇数フィールド（ｏｄｄ）→偶数フィールド（ｅｖｅｎ）→奇数フィールド・・・とサイクリックに回っており、奇数フィールドでは奇数ラインが、偶数フィールドでは偶数ラインが出力されている。
【００１１】
１ラインずらして再配置を行うわけであるから、入力画像の第１ラインは第２ラインに、第２ラインは第３ラインに出力されることになる。すなわち、 これは入力画像の奇数フィールドを出力画像の偶数フィールドに出力していることに他ならない。つまり、 入力において時間的に先の情報である奇数フィールドの画像を出力では時間的に後の情報である偶数フィールドに出力していることになる。従って、画像の順番に時間的逆転が起こってしまい、図１６（ａ）の丸い画像は図１６（ｂ）に示すように不自然な動きを再現してしまうことになる。
【００１２】
これを回避するためには、再配置を行う際に、入力画像の奇数ラインの画素は、出力画像の奇数ライン上にしか再配置できないことになる。しかしながら、これでは、再配置できる範囲を制限してしまうことになり、再配置の自由度を損ねることになる。この点が、インターレース画像をフレーム管理して再配置することの第２の問題点である。
【００１３】
そこで、上述のようなインターレース画像のフレーム管理ではなく、フィールド管理を行う様にすれば、入出力間の遅延時間はフレーム管理時の半分となり、動画の不自然な動きも回避することができる。しかしながら、フィールド管理を行うと新たな問題点が発生する。
【００１４】
つまり、入力画像の奇数フィールド画像が取り込まれ再配置可能になった状態で、再配置に偶数フィールドにあるべき画素が要求された場合である。前述の例で言うと、出力画像の第３ラインの再配置に入力画像の第２ラインが要求された場合である。奇数フィールドには、第２ラインの画像情報はないので、出力できないことになる。
【００１５】
本発明は上記実情に鑑みてなされたものであり、その課題は、入力画像をフィールド管理して画素を再配置する場合に、要求された画素が存在しない場合でも確実に出力画像に再配置することができる画素再配置装置を提供することである。
【課題を解決するための手段】
【００１６】
上記課題を解決するため本発明に係る画素再配置装置は、
インターレース方式による入力画像を構成する任意の画素を出力画像の任意の位置に配置して出力する画素再配置装置において、
入力画像をフィールド単位で読み出し可能に格納するバッファと、
このバッファに現在格納されている画像データが、奇数フィールドの画像か偶数フィールドの画像であるかを判定するフィールド判別部と、
予め設定されている画素再配置のための画素指定情報に基づいて、前記バッファに格納されている画素を読み出すためのアドレスを発生するアドレス発生部であって、前記フィールド判別部の判定結果に基づいて読み出すべき画素がバッファ内に存在する第１の場合は、その画素のアドレスを発生すると共に、読み出すべき画素がバッファ内に存在しない第２の場合は、近傍に存在する複数の画素のアドレスを発生するアドレス発生部と、
前記第１の場合は、読み出された画素を出力画像を構成する画素として出力する手段と、
前記第２の場合は、読み出された複数の画素から新たな画素を演算手段により演算した上で出力画像を構成する画素として出力する手段とを備えていることを特徴とするものである。
【００１７】
かかる構成による画素再配置装置の作用・効果を説明する。入力画像をフィールド単位で読み出し可能に格納するバッファを備えている。このバッファに格納されている画像データが、奇数フィールドの画像か、偶数フィールドの画像かをフィールド判別部により判定する。入力画像の任意の画素を再配置するために、画素再配置のための画素指定情報が用意されており、これに基づいて、アドレス発生部は画素を読み出すためのアドレスを発生する。この画素指定情報と、フィールド判別部の判定結果に基づいて、読み出すべき画素がバッファ内に存在するか否かを判定する。
【００１８】
読み出すべき画素がバッファに存在する第１の場合は、この読み出された画素が、そのまま出力画像を構成する画素として再配置のため出力される。また、読み出すべき画素がバッファに存在しない第２の場合、その近傍に存在する複数の画素のアドレスを発生する。そして、この近傍に存在する複数の画素情報から、新たな画素情報を演算して求める。この演算された画素を出力画像を構成する画素として再配置され出力される。その結果、入力画像をフィールド管理して画素を再配置する場合に、要求された画素が存在しない場合でも確実に出力画像に再配置することができる画素再配置装置を提供することができる。
【００１９】
本発明において、前記演算手段は、読み出された近傍の複数の画素情報に基づいて補間演算することで前記新たな画素を生成することが好ましい。近傍の複数の画素から補間演算を行うことで、精度の高い画像情報を得ることができる。
【００２０】
本発明の前記第２の場合において、読み出すべき画素の上下の水平走査線上に存在する複数の画素のアドレスを発生することが好ましい。上下の水平走査線の画素を用いることで、精度の高い画像情報を得ることができる。
【００２１】
本発明において、上下の水平走査線上に存在する、読み出すべき画素の真上に位置する画素と真下に位置する画素の２つのアドレスを発生することが好ましい。これは、図４に示すように、画素Ａと画素Ｂから再配置すべき画素情報を演算するものである。３画素以上を用いて演算する場合に比べると、画素の精度を極端に劣化させることなく、アドレス発生部、演算処理部などを簡単に構成することができる。
【００２２】
本発明において、画素指定情報と、フィールドの奇偶とを対応させたルックアップテーブルを備え、このルックアップテーブルとフィールド判別部の判定結果に基づいて、読み出すべき画素がバッファに存在するか否かを判定することが好ましい。
【００２３】
かかる構成によれば、画素指定情報とフィールドの奇偶とを相関づけたルックアップテーブルを参照することで、フィールドの奇偶を判定することができる。
【発明を実施するための最良の形態】
【００２４】
本発明に係る画素再配置装置の好適な実施形態として、複数入力画像の画素の再配置を複数出力画像に対して行う画像再配置装置のブロック図を図１に示す。以下、この装置について説明する。図１には、複数の画素再配置装置３０が示されており、この複数の画素再配置装置３０の集合体を画像再配置装置と称する。
【００２５】
＜画像再配置装置の構成＞
本発明に係る画像再配置装置は、次のような産業分野で用いられている。例えば、複数台の監視カメラから入力された画像を１つのモニター画面に分割して表示させる監視システムや、ワイプやロールといった画像の差し替え表示、上下左右反転、ピクチャーインピクチャーといったＤＶＥ（デジタルビデオエフェクト）効果を画像の映出に与えた画像（静止画）ファイリングシステムなどである。更には、映像編集の分野やパーソナルモニターへの表示（例えば、カーナビパネル表示）等、入力される画像に変形、回転、つなぎ合わせ、連続効果による動きを与える表示を行うシーンで多用される。
【００２６】
この画像再配置装置は、入力される複数チャンネルの画像（動画像／静止画像）のうち、任意の入力画像の任意の画素を出力画像の任意の位置に配置（再配置）して出力可能である。この構成をとることにより、入力画像に対して非常に時間遅延の少ない再配置画像を得ることができる。
【００２７】
ＮＴＳＣ入力ブロック１には、Ｎチャンネルの入力画像を取り込むことができ、Ｎチャンネル分のＮＴＳＣデコーダー１０が設けられている。本発明としては、チャンネル数Ｎは、適宜設定することができるものであり、また、任意に増減することができる。ＮＴＳＣデコーダー１０によりデコードされた画像データは、例えば、輝度・色信号が各８ビットの４：２：２方式で次段のメモリブロック２へと送られる。
【００２８】
メモリブロック２には、入力した画像をフィールド単位で書き込むためのフィールドバッファ２０が設けられる。フィールドバッファ２０は、各チャンネルの夫々に３面設けられる（図１４参照）。これは、既に図１３で説明したように、レディ状態（書き込み済み）のバッファ、ビジー状態（書き込み中）のバッファ、待機状態のバッファをサイクリックに切り換えて使用するものであり、そのために各入力チャンネルに３面分のフィールドバッファが設けられている。以下、レディ状態のバッファをレディバッファということがある。３面のフィールドバッファを用いることで、各入力画像の非同期状態を吸収することができる。
【００２９】
具体的には、１入力画像あたり、４Ｍビットの高速ＳＲＡＭを３個使用することで、フィールドバッファ３面を構成している。書き込みは、ＮＴＳＣデコーダー１０に同期した周波数（１２．２７２７ＭＨｚ）で行い、読み出しは、同時に複数の再配置ストリーム（出力チャンネルや合成すべき画素数が複数ある場合状態）に出力を必要とするため、書き込みの数倍（例えば、同時に４再配置ストリームに出力するのであれば、４倍速＝４９．０９０８ＭＨｚ）で行われる。再配置ストリームについては後述する。
【００３０】
画像再配置ブロックは３は，再配置テーブルメモリ４０に予め格納されたデータ列（再配置テーブルと称する）から出力画像に同期した数本の再配置ストリームを生成する機能と、各再配置ストリームの画素指定情報を基にフィールドバッファ２０から該当する画素の読み出しを行い当該画素指定情報を当該画素に差しかえる機能を有する。再配置テーブルは出力フレームの形で構成されているが，これについては後で詳しく説明する。
【００３１】
図１では，出力チャンネルは３チャンネルであるため，出力画像を生成する再配置ストリームもＳ１，Ｓ２，Ｓ３と３本示されている。そして，この再配置ストリームによって画素を再配置していくための本発明に係わる画素再配置装置３０が配置される。
【００３２】
出力画像用同期信号発生器３２は、再配置テーブルメモリ４０に予め格納されたデータ列から出力画像に同期した数本の再配置ストリームを生成するための基準同期信号を発生する機能を有する。再配置テーブルブロック４には再配置テーブルを複数格納しておくための再配置テーブルメモリ４０が用意される。１再配置テーブルは出力フレームの形で構成され，１画素指定情報が例えば３バイトで構成されるとすると、６４０×４８０×３＝９２１，６００バイトのサイズになる。再配置テーブルは再配置テーブルメモリ４０から１ライン（走査線）単位で高速で読み出され，ＦＩＦＯバッファ３３に一時格納された後、出力画像に同期した形で再配置ストリームとして後段へ送出される。
【００３３】
ＮＴＳＣエンコーダ６は、画像再配置ブロック３により出力された画素再配置済みのストリームをＮＴＳＣ信号に符号化して出力する。
【００３４】
＜再配置テーブル＞
次に、画素指定情報が記述される再配置テーブルについて説明する。この再配置テーブルを用いて、入力画像から任意の画素を読み出し、出力画像の任意の位置に再配置を行うことができる。まず、再配置テーブルを作成するに先立ち、各入力画像の画素を予めマッピングしておく必要がある。これを図２により説明する。なお、入力画像の構成画素数は６４０×４８０であるものとして説明する。各入力画素は、画像走査に従って、０〜６４０×４８０−１とマッピングできる。複数の画像入力に対応するには、この後にマッピングするか、別に入力画像用アドレスを付加して区別できる。図２に示す例は、連番構成のマッピングを示す。
【００３５】
次に、再配置テーブルの構成を図３により説明する。この図からもわかるように、再配置テーブルは，出力フレーム画像と同じイメージとなっている。図３において、Ｌ１Ｐ１と表記されているのは、第１ラインの第１画素を意味している。これが１画素分の画素指定情報に相当する。出力画像がＶＧＡ(Video Graphics Array)であれば、６４０×４８０の画素指定情報から構成されることになる。夫々の画素指定情報は、図２のようにマッピングされた入力画像の画素位置を指し示すものである。例えば、Ｌ１Ｐ１における画素指定情報は、この位置に再配置するべき入力画像のアドレス情報である。図３に示す再配置テーブルを出力画像に完全同期させた再配置ストリームとして送出し，各画素指定情報は，当該位置の画素により差しかえられ，最終的に出力画像が生成されるものである。
【００３６】
再配置テーブルを構成する各画素指定情報について更に詳しく説明する。入力画像の画素位置は、図２で説明したように、画像の左上を原点とし、右／下（テレビの走査線の要領で）方向にインクリメントされた番地（数字）が与えられている。入力画像がＮＴＳＣの場合、右下の番地は６４０×４８０−１となり、複数の入力に対して、各原点は６４０×４８０×（Ｎ−１）（Ｎ＞０：Ｎは入力画像番号）のオフセット番地を持つ。
【００３７】
例えば、入力画像２の第５画素を指定する場合は、
画素指定情報＝６４０×４８０×（２−１）＋４＝３０７２０４  となる。
【００３８】
例えば、入力が５チャンネルの場合は、次のような番地が各入力の画素に対して与えられている。
【００３９】
入力画像１：            ０〜  ３０７１９９番地
入力画像２：  ３０７２００〜  ６１４３９９番地
入力画像３：  ６１４４００〜  ９２１５９９番地
入力画像４：  ９２１６００〜１２２８７９９番地
入力画像５：１２２８８００〜１５３５９９９番地
無効      ：１５３６０００〜              番地
各画素指定情報が３バイトの大きさの情報である場合、画素指定情報は０〜１６７７７２１５番地までを指し示すことができる。従って、上記例においては、１５３６０００〜１６７７７２１５番地までは無効番地となるわけである。入力画像のチャンネル数を増加させたい場合には、入力画像１〜５と同様に、この無効番地に割り当てて行けばよい。
【００４０】
＜画素再配置装置の構成＞
次に、上述した再配置テーブルデータを用いて画素の再配置を行うための画素再配置装置３０の構成を説明する。既に説明したように、インターレース方式の入力画像をフィールド管理する場合には、読み出そうとする画素がレディバッファに存在しないことがある。例えば、奇数フィールドに存在すべき画素を読み出そうとするときに、レディバッファに偶数フィールド画像が格納されている状態では読み出すべき画素がレディバッファに存在しないことになる。
【００４１】
そこで、本発明では、かかる場合においても画素の読み出しができるような構成を採用している。まず、その概念について図４により説明する。図４において、レディバッファに奇数フィールド画像が格納されていれば、ラインＬ１，Ｌ３は奇数ラインとなる。Ｌ２は偶数ラインに相当するが、この偶数ライン上の画素はバッファに存在しない。仮に、再配置を要求された（読み出し要求された）画素がラインＬ２のＧの位置に存在するものとすれば、画素Ｇの真上にある画素Ａと真下にある画素Ｂを読み出すようにする。そして、これらの画素の値を例えば加算平均（補間演算の一種）することで、バッファに存在しない画素Ｇの値とすることができる。真上と真下の画素を用いて演算することにより、容易に画素を演算して求めることができる。
【００４２】
なお、本発明の構成としては、図４に示す概念図に限定されるものではない。例えば、ラインＬ１の画素Ｃ，Ａ，Ｄと、ラインＬ３の画素Ｅ，Ｂ，Ｆを用いて加算平均をしてもよいし、ラインＬ１の画素Ｃ，ＤとラインＬ２の画素Ｅ，Ｆを用いて加算平均することもできる。演算に用いる画素の数や、画素の位置については、特定の数や位置に限定されるものではなく、種々の変形例が可能である。
【００４３】
次に、図５により画素再配置装置３０の構成を説明する。画素再配置装置３０の各ブロックは、ハードウェア（メモリ、論理回路等）により構成することができる。図５において再配置ストリームとあるのは、前述のように、出力画像に完全に同期して送出された再配置テーブルのデータ列である。この様子を図６に示す。出力画像の同期タイミングに合わせて、画像有効期間内に出力画素速度毎に画素指定情報が送出される。ここでは水平期間に注目して示しているが、垂直期間についても同様に画像有効走査線に合わせて画素指定情報が送出される。
【００４４】
このストリーム中の各画素指定情報に基づいて、入力画像の画素位置が指定され該当する画素がレディバッファ２０から読み出される。この読み出された画素により、再配置ストリームの対応する画素指定情報が順次差し替えられて行き、最終的に再配置ストリームは画素が再配置されたストリームとして出力される（出力画像となる）。
【００４５】
読み出しアドレス発生部３０ａは、再配置ストリームの各画素指定情報に基づいて、１画素指定情報あたり、そのサイクル中に１つ以上のレディバッファ２０上の画素番地（物理アドレスと呼ぶ）を発生する。例えば、当該画素がレディバッファ２０上に存在すれば、発生する物理アドレスは１つで良いし、存在しない場合は、図５の例のように前記画素Ａ、画素Ｂから画素Ｇを作るために画素Ａ用の物理アドレスと画素Ｂ用の物理アドレスの計２物理アドレスを発生してレディバッファ２０に与える。存在しない場合に画素Ｃ，Ｄ，Ｅ，Ｆより画素Ｇを作る場合は当然、計４物理アドレスを発生することになる。
【００４６】
図５では、再配置ストリームの各画素指定情報を該当画素に差しかえて行く方法を示したため、ストリームは１本で示しているが、再配置ストリームとは別の出力画像形成用の専用ストリームを用意し、画素はこちらのストリームに配置して行く方法であっても構わない。（図５の＊２参照）
フィールド判別部３０ｂは、レディ状態のフィールドバッファ２０（レディバッファ）に奇数フィールド画像が取り込まれているか、偶数フィールド画像が取り込まれているかを判断する機能を有する。画素ヒット判別部３０ｃは、再配置ストリームの各画素指定情報がフィールドバッファ２０にヒットしているか否かを判別する機能を有する。
【００４７】
図５において、レディバッファ２０上に指定画素が存在しない場合、画素Ｇを作るために画素Ａ，画素Ｂを一時的に記憶するために用意されているのが第１画素ラッチ部３０ｄと第２画素ラッチ部３０ｅである。当然、画素Ｃ，Ｄ，Ｅ，Ｆより画素Ｇを作る場合は第１〜第４画素ラッチ部が用意されなければならない。以後、図５に沿って話を進めるが、画素演算部３０ｆによる演算内容については説明した通りである。
【００４８】
また、指定画素がレディバッファ２０に存在する場合は、図４に示すような画素Ｇの作成は必要がないため、例えば、画素Ａのみを読み出すようにすれば足りる。この場合、第１画素ラッチ部３０ｄと第２画素ラッチ部３０ｅの双方には同じ画素Ａが一時記憶されるが、この場合後述するスイッチ１をＡ側に切り換えておけば演算結果が再配置ストリーム上に差し変わることはない。
【００４９】
スイッチ１は、再配置ストリームの画素指定情報に基づいて指定された画素がレディバッファ２０内に存在する場合は、Ａに切り換わる。これにより、読み出された画素（第１画素）がスイッチ１を介して出力される。また、同じ入力画像の画素を指定するものであるが、レディバッファ２０内に存在しない場合は、スイッチ１をＢ側に切り替える。これにより、画素演算部３０ｆにより演算された画素がスイッチ１を介して出力される。
【００５０】
スイッチ２は、画素指定情報に基づいて指定された画素が、本入力画像内に存在する場合にはＡに切り換わり、レディバッファ２０から読み出され、スイッチ１により選択された画素を出力画像として再配置させるようにする。また、指定された画素が本入力画像（フレーム）内に存在しない（本チャンネルの入力画像内にない）場合は、Ｂに切り換わり、スイッチ１を介して出力される画素が再配置ストリームに再配置させないようにする。
【００５１】
画素が再配置ストリームの画素指定情報と置き換わった場合には、置き換わったことを示す情報を当該位置に設定して後段に流すのが好ましい。そうすることで、後段の再配置装置は既に置き換わった画素情報を画素指定情報と認識し間違うことがなくなるためである。
【００５２】
出力画像タイミングと、再配置ストリームの関係（図６）は、既に説明したが、次に、この画素指定情報を元に、読み出しアドレス発生部３０ａにより画素を読み出すためのアドレス情報を発生する手順について説明する。ここより先、便宜上、画素指定情報のことを論理アドレスと呼ぶことにする。
【００５３】
入力画像がＮＴＳＣによる場合、フレームイメージ（水平方向有効画素６４０、垂直方向有効画素４８０）で論理アドレスが設定されている。これは図２においても示した通りである。そこで、例えば、画像の左上をアドレス０として走査線の走査順（左から右、上から下）に＋１インクリメントしたアドレスが順次付与されていき、画像の右下の論理アドレスは６４０×４８０−１となる。これを図７に示す。すなわち、再配置テーブルでは、この論理アドレスが指定されることになる。
【００５４】
一方、レディバッファ２０には、実際に画像が画素単位で格納される実際のアドレスが存在する。先に述べたように、この実際の画素番地を物理アドレスと呼ぶが、実際に、レディバッファ２０から画素を読み出す場合には、論理アドレスを物理アドレスに変換してレディバッファ２０に与える必要がある。ここで、レディバッファ２０には、フィールド画像を物理アドレスにベタ詰めにして格納する場合（レディバッファ２０が、フィールド画像を格納するに足りる容量を有する場合）と、１フレーム分の画像が格納される容量のメモリを用意しておき、書き込みフィールドの当該アドレスにのみ画素を書き込む（この場合、反対のフィールドのアドレスにはゴミが残っているものと考える）場合とが考えられる。これら２つの場合では、論理アドレスから物理アドレスへの変換手順は、当然に異なるものとなる。以下、これらについて説明する。
【００５５】
まず、前者の場合について図８により説明する。レディバッファ２０のサイズは、図８に示すように、１フィールド分の画素を格納するため６４０×２４０となっている。各枠の上段が物理アドレスを示し、下段が論理アドレスを示している。図８の上側は、レディバッファ２０に。奇数フィールド画像が取り込まれている場合を示し、下側は偶数フィールド画像が取り込まれている状態を示す。
【００５６】
この場合において、論理アドレス（ＬＡ）から物理アドレス（ＰＡ）を算出すると、
レディバッファ２０が奇数フィールドである場合、
ＬＡ＝６４０ｒ＋ｃ・・・・・・（１）
ＰＡ＝６４０ｒ／２＋ｃ・・・・（２）
０≦ｒ≦４７９（ただし、ｒ＝２ｎ      （０≦ｎ≦２３９）
→レディバッファに画素が存在する。
【００５７】
（ｒ＝２ｎ＋１          （０≦ｎ≦２３９）
→レディバッファに画素は存在しない。
【００５８】
レディバッファが偶数フィールドである場合、
ＬＡ＝６４０ｒ＋ｃ・・・・・・・・・（３）
ＰＡ＝６４０（ｒ−１）／２＋ｃ・・・（４）
０≦ｒ≦４７９（ただし、ｒ＝２ｎ      （０≦ｎ≦２３９）
→レディバッファに画素が存在しない。
【００５９】
（ｒ＝２ｎ＋１          （０≦ｎ≦２３９）
→レディバッファに画素は存在する。
これらを満たすＰＡを求めることになる。例えば、ＬＡ＝１９１７とすると、（１）（３）式より、
ＬＡ＝１９１７＝６４０×２＋６３７  であるので、ｒ＝２、ｃ＝６３７となる。
レディバッファが奇数フィールドである場合、ｒは偶数なので、レディバッファに画素が存在する。
ＰＡ＝６４０×２／２＋６３７＝１２７７
と物理アドレスを求めることができる。
【００６０】
次に、レディバッファが偶数フィールドである場合、ｒは偶数なのでレディバッファに画素は存在しない。この場合は、その画素が存在するであろう上下の画素、つまり、論理アドレス１２７７（＝１９１７−６４０）と２５５７（＝１９１７＋６４０）から論理アドレス１９１７であるべき画素を作ることになる。この考え方は、図４において説明した通りである。
【００６１】
具体的には、論理アドレス１９１７はレディバッファに画素は存在しないので、論理アドレス１２７７と２５５７は存在する。
【００６２】
１２７７＝６４０×１＋６３７（ｒ＝１，ｃ＝６３７）
２５５７＝６４０×３＋６３７（ｒ＝３，ｃ＝６３７）
なので、ＰＡを求めると、
論理アドレス１２７７-->ＰＡ＝６４０（１−１）／２＋６３７＝６３７
論理アドレス２５５７-->ＰＡ＝６４０（３−１）／２＋６３７＝１２７７
この２つの物理アドレスの画素を読み出して、論理アドレス１９１７の画素を作り、画素指定情報を差しかえるのである。
【００６３】
次に、画像バッファにはフレームを格納できるだけの容量を用意しておき、書き込みフィールドの物理アドレスにのみ画素を書き込む方法を説明する。この場合、反対側（例えば書き込みフィールドが奇数なら偶数）のフィールドの物理アドレスには，ゴミが入っていることになる。これを図９により説明する。先ほどとは異なり、６４０×４８０のサイズのバッファとなっている。図９に示すように、上段を物理アドレス、下段を論理アドレスで示しており、図９の上側はレディバッファに奇数フィールド画像が取り込まれている場合を示し、下側はレディバッファに偶数フィールド画像が取り込まれている場合を示す。
【００６４】
図９を見てもわかるように論理アドレスと物理アドレスは一致しており、フィールドバッファを使用した時のようにアドレス変換を行なう必要がない。
【００６５】
図９を見ても分かるように、奇数フィールドが取り込まれている場合は、偶数フィールドのデータがあるべき物理アドレスには、ゴミ（ｄｕｓｔ）が入っていることになる。
【００６６】
先ほどと同様に、論理アドレス１９１７の画素を考える。レディバッファが奇数フィールドである場合、論理アドレス１９１７の画素は物理アドレス１９１７に存在するため、物理アドレス１９１７の画素を読み出す。なお、画素の存在を知るための方法については後述する。一方、レディバッファが偶数フィールドである場合は、論理アドレス１９１７の画素は存在しない（ゴミである）。この場合は、その画素が存在するであろう上下の画素、つまり、物理アドレス１２７７（＝１９１７−６４０）と２５５７（＝１９１７＋６４０）から論理アドレス１９１７であるべき画素を作ることになる。
【００６７】
当該論理アドレスの画素がレディバッファに存在するかどうかを認識する方法として、例えば、次のような方法がある。すなわち、 図１０に示すように、論理アドレスを１２８で割った商でルックアップテーブル（ＬＵＴ）を参照する方法である。６４０（＝１２８×５）アドレスのバウンダリで奇偶が交互に入れ替わるので、１２８の商でテーブルを参照すると、図１０に示すルックアップテーブル参照値が得られるようにしておけば良い。
【００６８】
以上のように構成すれば、レディバッファへ取り込まれている奇偶フィールドの情報と、当該論理アドレスが存在する奇偶情報から当該論理アドレスがレディバッファに存在するか否かを判定し、存在すれば当該アドレスの画素を読み出し、存在しなければ、上下２画素を読み出すアルゴリズムを実現することができる。すなわち、 再配置ストリーム上の画素指定情報は、何ら奇偶フィールドの意識をする必要がない。
【００６９】
以上の点をまとめて、図１１のアドレス発生部３０ａの詳細構成図により説明する。図１１は前述の２方法のうち、論理アドレスから物理アドレスを求めるのが簡単な後者の方法をブロック図化したものである。フィールド判別部３０ｂからのレディバッファ２０に取り込まれているフィールド画像の奇偶の情報と、奇偶判定用ルックアップテーブル３０ｇの参照値が一致していれば、スイッチ３を０側に切り替え、当該アドレスの画素を読み出すための物理アドレス（ＸＡ）をレディバッファに対して出力し、不一致であれば、当該アドレスの上下の画素を読み出すための物理アドレス（ＹＡ−６４０）（ＹＡ＋６４０）を連続して（同一サイクル内で）レディバッファに出力する。（＋６４０）は真下の画素のアドレスを指定するためであり、（−６４０）は真上の画素のアドレスを指定するためである。この場合はスイッチ３は１側に切り替えられており、スイッチ４は２つの物理アドレスを１周期内で切り替えられる。既に説明したように、２つの物理アドレスに対応する画素は、第１画素ラッチ部３０ｄと第２画素ラッチ部３０ｅに格納され、画素演算部３０ｆで加算平均された画素が出力される。画素ヒット判別部３０ｃは、予め当該論理アドレスが本入力画像に対応したものであるかということと、レディバッファに画素が存在したかということを判別済みであるので、前者でスイッチ２を制御し、後者でスイッチ１を制御することができ（図５参照）、これにより、再配置ストリームに所望の画素を再配置することができる。
【００７０】
遅延部３０ｈは、上記画素読み出しと画素演算の遅れ時間を補償するもので、これによって、当該画素指定情報部の位置に読み出した画素が差し込まれるように時間調整を行っている。
【００７１】
＜別実施形態＞
本実施形態では、インターレース方式の一例としてＮＴＳＣを説明したが、これ以外のインターレース方式の場合にも本発明は、応用できるものである。また、本実施形態では、６４０×４８０画素の出力画像を説明したが、これ以外の画素数の場合にも本発明は、適用できるものである。
【図面の簡単な説明】
【００７２】
【図１】画像再配置装置の全体構成を示すブロック図
【図２】入力画像のマッピングを示す図
【図３】再配置テーブルの構成を示す図
【図４】バッファに画素が存在しない場合の画素の再配置を行う方法を説明する概念図
【図５】画素再配置装置の機能を説明するブロック図
【図６】出力画像タイミングと再配置ストリームの関係を示す図
【図７】ＮＴＳＣ入力画像の論理アドレスを示す図
【図８】論理アドレスから物理アドレスへの変換方法（その１）を説明する図
【図９】論理アドレスから物理アドレスへの変換方法（その２）を説明する図
【図１０】論理アドレスがバッファ内に存在するか否かを判定するためのＬＵＴ
【図１１】アドレス発生部の詳細構成を示す図
【図１２】複数チャンネルの入力画像と出力画像の位相関係を示すチャート図
【図１３】３面のフレームバッファの切り替え構成を示す図
【図１４】３面のフィールドバッファの切り替え構成を示す図
【図１５】ＮＴＳＣ画像の奇数フィールドと偶数フィールドの関係を示す図
【図１６】インターレース画像を１ラインずらせて再配置するときの問題を説明する図
【符号の説明】
【００７３】
１        ＮＴＳＣ入力ブロック
２        メモリブロック
３        画素再配置ブロック
６        ＮＴＳＣエンコーダ
１０      ＮＴＳＣデコーダー
２０      フィールドバッファ
３０      画素再配置装置
３０ａ    読み出しアドレス発生部
３０ｂ    フィールド判別部
３０ｃ    画素ヒット判別部
３０ｄ    第１画素ラッチ部
３０ｅ    第２画素ラッチ部
３０ｆ    画素演算部
３０ｇ    奇偶判別用ルックアップテーブル
３２      出力画像用同期信号発生器
３３      ＦＩＦＯバッファ
４０      再配置テーブルメモリ
【図１】
2006020232.tif 000003
【図２】
2006020232.tif 000004
【図３】
2006020232.tif 000005
【図４】
2006020232.tif 000006
【図５】
2006020232.tif 000007
【図６】
2006020232.tif 000008
【図７】
2006020232.tif 000009
【図８】
2006020232.tif 000010
【図９】
2006020232.tif 000011
【図１０】
2006020232.tif 000012
【図１１】
2006020232.tif 000013
【図１２】
2006020232.tif 000014
【図１３】
2006020232.tif 000015
【図１４】
2006020232.tif 000016
【図１５】
2006020232.tif 000017
【図１６】
2006020232.tif 000018