(57)【要約】【課題】  簡単な回路構成でかつ低消費電力で、インダクタ電流に比例した波形を電圧の形で発生させる事。デューティに比例してその傾きが次第に大となり、連続してスムーズに変化するスロープ補償電圧を発生させる事。【解決手段】  充電期間においては、インダクタ電流の流れる出力スイッチ用トランジスタ素子両端の電圧が直線的に変化することを利用し、この電圧をスイッチ素子と増幅手段で抵抗両端の電圧にコピーすることで、抵抗素子に流れる電流を、インダクタ電流に比例させる。また、容量素子に定電流を供給することで容量素子の両端の電圧が直線的に変化するが、この電圧を非線形特性を持つトランジスタに加える事で、２次特性の曲線を持つ出力電流を得て、これをスロープ補償電流として用いる。【選択図】  図１
2006020441.tif 000002
【特許請求の範囲】
【請求項１】
一方の端子が入力電圧源に接続され、制御入力の有無でオンおよびオフ動作を行うスイッチ用トランジスタ素子と、該スイッチ用トランジスタ素子の他方の端子と出力端子との間に接続されたインダクタ素子とを持つ出力回路と、
前記出力回路中の、インダクタ素子に流れる電流を検出し、該電流に比例した電流を発生する電流検出回路と、
一定の割合で変化する電圧の、べき乗に比例した電流を発生するスロープ補償電流発生回路と、
上記両電流を合成し、該合成電流に比例した電圧を発生する電流合成電圧発生回路とを備え、
前記電流検出回路は、前記スイッチ用トランジスタ素子と前記インダクタ素子との接続点と入力電圧源間に、互いに直列に接続される第１および第２のスイッチ素子と、該第１および第２のスイッチ素子の接続点に現れる電圧変化を第１のインピーダンス素子の両端に印加するための増幅手段とを持ち、該第１のインピーダンス素子に流れる電流を出力する事を特徴とするDC−DCコンバータ。
【請求項２】
一方の端子が入力電圧源に接続され、制御入力の有無でオンおよびオフ動作を行うスイッチ用トランジスタ素子と、該スイッチ用トランジスタ素子の他方の端子と出力端子との間に接続されたインダクタ素子とを持つ出力回路と、
前記出力回路中の、インダクタ素子に流れる電流を検出し、該電流に比例した電流を発生する電流検出回路と、
一定の割合で変化する電圧の、べき乗に比例した電流を発生するスロープ補償電流発生回路と、
上記両電流を合成し、該合成電流に比例した電圧を発生する電流合成電圧発生回路とを備え、
前記スロープ補償電流発生回路は、入力電圧源と他の電源間に、容量、電位シフト素子、および一定の電流を供給する電流源を直列に接続し、容量に並列に接続される第３のスイッチ素子と、前記電位シフト素子と前記一定の電流を供給する電流源との接続点における電圧と、入力電圧源間の電圧変化のべき乗に比例した電流を発生させる非線形な電圧-電流変換素子を持つ事を特徴とするDC−DCコンバータ。
【請求項３】
一方の端子が入力電圧源に接続され、制御入力の有無でオンおよびオフ動作を行うスイッチ用トランジスタ素子と、該スイッチ用トランジスタ素子の他方の端子と出力端子との間に接続されたインダクタ素子とを持つ出力回路と、
前記出力回路中の、インダクタ素子に流れる電流を検出し、該電流に比例した電流を発生する電流検出回路と、
一定の割合で変化する電圧の、べき乗に比例した電流を発生するスロープ補償電流発生回路と、
上記両電流を合成し、該合成電流に比例した電圧を発生する電流合成電圧発生回路とを備え、
前記電流合成電圧発生回路は、前記電流検出回路から出力される電流と、前記スロープ補償電流発生回路から出力される電流との合成電流を第２のインピーダンス素子に供給し、該第２のインピーダンス素子の両端に発生する電圧を出力電圧とする事を特徴とするDC−DCコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、DC−DCコンバータに関し、電流帰還形DC−DCコンバータ回路に適した電流検出回路およびスロープ補償回路に関する。
【背景技術】
【０００２】
従来、非特許文献１に示される形式の、電流帰還形DC−DCコンバータ回路が提案され使用されている。非特許文献１に示される電流帰還形DC−DCコンバータ回路では、図２に示すような回路構成が使用され、安定度の高い常に一定の出力電圧が発生される。
【０００３】
図２において、ＶinはDC-DCコンバータに加えられる入力電圧で、ＶoutはDC−DCコンバータの出力電圧であり、RLは負荷を抵抗で置き換えたものである。図はＶin ≧ Ｖoutとなる降圧型を実現する構成となっている。この場合、トランジスタ１０（Ｑ１）は周期Ｔの一部（Ｄ×Ｔ、Ｄはデユーティ）で導通状態となる。ここでＴは発振器２１０（ＯＳＣ）の発振周期である。トランジスタ１０（Ｑ１）がオンするとトランジスタ１０（Ｑ１）およびインダクタ素子１２（L）を通して図示のILf の電流が流れ、同時にインダクタ素子１２（L）にはエネルギーの充電が起こるが、実使用の安定状態においてはＶinおよびＶoutは一定であるので、インダクタ素子１２（L）の両端に加わる電圧は一定で、インダクタ素子１２（L）の電流はこの期間において、負荷RLに流れる電流ILを平均値として、時間と共に増加する波形となる。
【０００４】
一方、時刻（Ｄ×Ｔ）を過ぎＴまでの間では、トランジスタ１０（Ｑ１）はオフとなりダイオード１１（Ｄ）がオンとなる。この時ダイオード１１（Ｄ）およびインダクタ素子１２（L）を通して図示の方向にILbの電流が流れ、インダクタ素子１２（L）に蓄積されていたエネルギーの放電が起こる。この場合もインダクタ素子１２（L）の両端に加わる電圧は一定であり、インダクタ素子１２（L）の電流は、負荷RLに流れる電流を平均値として、時間と共に減少する波形となる。
【０００５】
以上のように発振器２１０（ＯＳＣ）の一発振周期Ｔ内に、入力端子よりインダクタ素子１２（L）にエネルギーが充電され、蓄積されたエネルギーは残りの時間内に放電されて負荷RLにエネルギーが受け渡される。この動作が１秒間にＯＳＣの発振周波数回だけ繰り返されるので、一周期でのエネルギーの授受は小さくとも、大きな負荷電流を供給する事が出来るし、あるいはインダクタ素子１２（L）のインダクタンス値を小さく出来るのである。
【０００６】
なおこのエネルギーの授受は、負帰還ループにより制御されている。例えば負荷抵抗が小さくなった（負荷電流が増大し、負荷での電力消費が大となった場合に相当）場合、前記蓄積されたエネルギーの放電は大となるので、前記充電されるエネルギーも大でなければならない。しかしながらこの充電されるエネルギーの割合はインダクタ素子１２（L）の両端の電圧が変わらなければ、常に一定である。充電されるエネルギーを大とするには、充電時間を長くするしかない。
【０００７】
図２において、負荷での電力消費が大となった（負荷電流が大となった）、という情報はVout電圧とレファレンス電圧との差の電圧を誤差増幅器３００で増幅することにより得られる。負荷電流が大となり、Vout電圧がわずかながら低下すると、誤差増幅器３００の出力電圧Veが大となる。
【０００８】
図２中、OSC（２１０）は時刻Ｔ毎に前記充電時間を開始するためのセットパルスをラッチ２２０に供給する役目を持ち、比較器２３０の出力は前記充電時間を終了するためのリセットパルスをラッチ２２０に供給する役目を持っている。Veが大となれば比較器２３０の逆相入力端子（−で表示）の電圧が大となるので、比較器２３０の正相入力端子（＋で表示）の電圧Vsも大とならねばリセットパルスを発生出来ない。Vsは上述のインダクタ素子１２（L）に流れる電流に比例する電流を、抵抗素子２５０（Rs）に供給して作成する。前記充電時間中には該電流は一定の割合で増大するので、Vsの値が前記比較器２３０の逆相入力端子の電圧より大となった瞬間に、比較器２３０からラッチ２２０にリセットパルスが送出されるが、Veが大の場合は充電時間を長くしてVsの値を大となる必要がある。したがって充電期間が増大し、この結果充電されるエネルギーも大となる。充電されるエネルギーが大となると負荷電流も増大し、その結果Voutも上昇する。以上の動作により、負荷での電力消費が大となった場合においてもVout電圧は一定に保たれる。
【０００９】
しかしながらVsを発生するためには、充電期間中にインダクタ素子１２（L）に流れる電流、に比例する電流ILPを発生させる必要がある。充電期間中にインダクタ素子１２（L）に流れる電流とトランジスタ１０（Ｑ１）に流れる電流は等しいので、一般的には、抵抗素子をトランジスタ１０（Ｑ１）と直列に接続しその両端の電圧を用いてVsを発生させる方法、あるいはトランジスタ１０（Ｑ１）と並列に接続した相似なトランジスタに流れる電流を用いる方法、などがある。
【００１０】
ただしこの場合、挿入した抵抗素子には負荷電流と同一レベルの大きな電流が流れる。負荷電流が大である場合には負荷１００（ＲＬ）の値は小さくなるので、上記抵抗素子の抵抗値が小さくとも、相対的に負荷との抵抗比は大となり、したがって負荷１００（ＲＬ）での電力消費量に比し上記抵抗素子の電力消費量の割合が大となってしまう。これはDC−DCコンバータの効率が下がる事に相当するので、抵抗を挿入せずにインダクタ素子１２（L）に流れる電流に比例した電流を取り出す必要がある。
【００１１】
また並列に相似なトランジスタを接続する方法においては、充電期間中はトランジスタ１０（Ｑ１）がオン状態にあり（線形領域で動作）、並列に接続した相似なトランジスタはその電流出力を得るために飽和領域で動作させるので、上記の２つのトランジスタの動作領域は異なる。したがって、相似なトランジスタに流れる電流は、トランジスタ１０（Ｑ１）の電流すなわちインダクタ素子１２（L）の電流とは異なってしまう。
【００１２】
また更に、非特許文献１と図３に示されるように、図２の構成においては次のような安定性の問題が発生する。
【００１３】
図３は、図２における誤差増幅器３００の出力電圧Ve、スロープ補償電圧Vc、およびインダクタ素子１２（L）に流れる電流に比例した（比例定数をKとする）電流ILPが抵抗２５０（Rs）に流れて発生した電圧Vs、との相互の関係を示すものである。ただし、抵抗２５０（Rs）に電流ILPが流れるのは、前記充電期間のみであるが、図２の系全体の動作は、前記インダクタ素子１２（L）に１周期中の全期間において流れる電流により決定されているので、システムの安定性を論じる目的で、図３に示すように１周期中の全期間においてインダクタ素子１２（L）に流れる電流と相似な電流を考えて、これが抵抗２５０（Rs）に流れVsという電圧が発生している、と考えている。
【００１４】
特に図３（a）は、スロープ補償電圧Vcを導入しなければ、前記充電を行う期間および充放電の１周期の時間Tとの割合（デューティ（Ｄ）と呼ぶ。）が５０％を越した場合において、系の安定性が損なわれる事を示す図である。この場合、インダクタ素子１２（L）の両端に加わる電圧は、前記充電を行う期間および放電を行う期間それぞれについて、一定であると仮定している。図３（a）における実線は、前記インダクタ素子１２（L）の電流と相似な電流ILPが、１周期中の全期間において抵抗Rsに流れたとした場合の抵抗両端の電圧波形（すなわちVs）を表わすものである。実際のILPの波形は、上述の通り、充電を行う期間のみに電流が流れる形で、これは図２に示す波形である。
【００１５】
図２では、時刻ゼロでトランジスタ１０（Q１）がオンとなる。この時図３（a）でVsはVeに比し低い電圧レベルにある。図２において、トランジスタ１０（Q１）がオンするとインダクタ素子１２（L）にVinより電流が供給されるが、この電流ILfはトランジスタ１０（Q１）のエミッタ端子の電圧がVinと一致すると仮定すれば、
【数１】
2006020441.tif 000003
で表され、時間と共に直線的に増加する電流となるので、インダクタ素子Ｌ（１２）に流れる電流に比例した電流ILPが流れて発生するVsの電圧も、図３（a）のように直線的に上昇する形となる。ただし（１）式のIL0は、時刻ゼロにおけるインダクタ素子１２（L）の電流を表わしている。この時のVsの傾きｍ１は、該電流の増加の割合をK倍したものであるから、
【数２】
2006020441.tif 000004
である。
【００１６】
このようにVsは時刻と共に上昇を続け、時刻D×T後にVeと同一の電圧となる。VsがVeと同一電圧となると、図２において比較器２３０の出力が反転し、それ以前の、論理０の状態から論理１の状態に変わるので、ラッチ２２０のリセット端子（R）にパルスが入力され、ラッチ２２０の出力は論理０の状態に変わって、トランジスタ１０（Q１）はオフに変わる。
【００１７】
トランジスタ１０（Q１）がオフとなると、ILPは流れなくなるので図２に示すように、Vsの電圧は０に戻り、比較器２３０の出力は再び論理０の状態に戻るが、ラッチ２２０の出力には変化が無く論理０の状態に保たれるので、時刻D×T以降Tまでは、トランジスタ１０（Q１）はオフとなったままである。
【００１８】
トランジスタ１０（Q１）がオフとなった直後には、インダクタ素子１２（L）には充電期間中に蓄えられたエネルギーが存在している。このエネルギーはトランジスタ１０（Q１）がオフの期間である、時刻D×T以降Tの間で、図２のILbとなり放電する。ILbは、Voutが一定でダイオード１１（D）による電圧降下が無視できるとすれば、
【数３】
2006020441.tif 000005
となる。ただしILDTは時刻D×Tにおけるインダクタ素子１２（L）の電流を示す。（３）式より、ILbは時間と共に減少する電流である事がわかる。この減少する電流に比例する電流が図２の抵抗Rsに流れたと考えて、Vsの変化を模擬的に図３（a）上に描くと、図３（a）の傾きｍ２を持つ直線となる。
【００１９】
したがってｍ２は、
【数４】
2006020441.tif 000006
で表される形である。
【００２０】
なお一周期Tにおける、図２のILfおよびILbの平均値は、負荷１００（RL）に流れる電流IRLに等しい。ILfおよびILbは単調に増加および減少する電流であるので、各時刻において平均値との間に差が生じるが、この差はコンデンサ１３（C）に充電あるいはコンデンサ１３（C）より供給される。定常状態におけるコンデンサ１３（C）への電荷の出入りは、一周期で考えるとゼロである。
【００２１】
以上の動作を繰り返し、図２の回路は負荷１００（RL）に一定の電流を供給し続けるのである。
【００２２】
ここでインダクタ素子１２（L）に流れる電流が時刻ゼロにおいて、何らかの原因（負荷の電流が変わったなど）でΔI０だけ変動した場合を考えて見よう。この場合図２のVsの電圧は、図３（a）の点線で示される波形のように変化する。すなわち、K・ΔI0・Rsの電圧だけVsが変わる。ただし、インダクタ電流が変動しても出力電圧の大きな変動はなく、インダクタ両端の電圧は一定であると考えられるので、図３（a）の点線で示される波形のように、充電を行う期間のインダクタ電流の増加の割合に比例した値ｍ１と、放電を行う期間の減少の割合に比例した値ｍ２には変化がない。
【００２３】
ここで図３（a）において、１周期を経た時刻Ｔにおける安定状態からの変動量K・ΔI1・Rs を計算する。この値が前記時刻ゼロにおいて加わった電圧変動K・ΔI0・Rsより大であれば、一周期を経て変動が大となったわけであり、該変動は周期を経るごとに更に拡大して行くと考えられる。したがってこの系は不安定であると言える。一方、変動量K・ΔI1・Rs が前記時刻ゼロにおいて加わった電圧変動K・ΔI0・Rsより小であれば、一周期を経て変動が小となり、該変動は周期を経るごとに縮少して行く。したがってこのような系は安定であると言える。
【００２４】
図３（a）において、Vs波形の傾きｍ１およびｍ２、時刻ゼロにおける変動量K・ΔI0・Rsを用いると、
【数５】
2006020441.tif 000007
が成り立つ。更に（２）式および（４）式を考慮すると、
【数６】
2006020441.tif 000008
となる。（６）式は、インダクタ素子１２（Ｌ）に起こった電流変動ΔI0が１周期後には（ｍ２/ｍ１）倍だけ増幅されてΔI1となる、という事を示している。ただし、ΔI1はΔI0の方向と逆向きとなっているので、（６）式の第２項にはマイナス符号が付く。デューティ５０％以上の場合には｜ｍ２｜＞｜ｍ１｜となるから（式（６）から考えて言い換えると、Vout＞（Vin/２）の状態）、ΔI1はΔI0より大となる事がわかる。
【００２５】
これは、インダクタ素子１２（Ｌ）に起こった電流変動は、周期を重ねる毎に次第に大きくなり、ついには発散してしまう、すなわち系は不安定である、という事である。
【００２６】
以上の議論は、図２の回路構成がデューティ５０％以上の場合には不安定となり使用出来ない、という事を物語っている。この問題を解決するために、図３（ｂ）に示すように時間と共に直線的に変化するスロープ補償電圧Vcを導入する。このスロープ補償電圧の傾きを−ｍとしよう（ｍは正の値である）。
【００２７】
ここで図３（a）での議論と同様に、インダクタ素子１２（L）に流れる電流が時刻ゼロにおいて、何らかの原因（負荷の電流が変わったなど）でΔI０だけ変動したと考えて見よう。この場合Vsの電圧は、図３（ｂ）の点線で示される波形のように変化する。すなわち、K・ΔI0・Rsの電圧だけVsが変わる。ただし、インダクタ電流が変動しても出力電圧の大きな変動はなく、インダクタ両端の電圧は一定であると考えられるので、図３（ｂ）の点線で示される波形のように、充電を行う期間のインダクタ電流増加の割合に比例した値ｍ１と、放電を行う期間の減少の割合に比例した値ｍ２には変化がない。
【００２８】
一周期を過ぎた時刻Ｔにおける安定状態からの変動量K・ΔI1・Rs は、Vs波形の傾きｍ１、ｍ２、Vc波形の傾き−ｍおよびK・ΔI0・Rsを用いると、
【数７】
2006020441.tif 000009
すなわち、
【数８】
2006020441.tif 000010
と計算される。（８）式は、インダクタ素子１２（Ｌ）に起こった電流変動ΔI0が１周期後には（ｍ２＋ｍ）/（ｍ１＋ｍ）倍だけ増幅されてΔI1となる、という事を示している。
【００２９】
ここで、
【数９】
2006020441.tif 000011
であれば、ΔI1はΔI0より小さくなる。すなわち系が安定となる。実際、ｍ１とｍは正の値を取り、ｍ２は負の値をとるので、（ｍ１＋ｍ）の値はｍ１の値よりも増加し、｜ｍ２＋ｍ｜の値は｜ｍ２｜の値に比し減少する。したがってｍの値を適正に取れば、（９）式を満足させる事が出来る。（ｍ１＋ｍ）が正の値を取り、（ｍ２＋ｍ）の値が負となるとすれば、（９）式の条件は、
【数１０】
2006020441.tif 000012
すなわち、
【数１１】
2006020441.tif 000013
と書ける。
【００３０】
デューティが５０％の場合にはｍ２＝−ｍ１となるので、（１１）式の条件はｍ≧０となり、ｍの値はゼロでも良いが、デューティが１００％となる場合（Vin＝Voutの場合に相当）には、（２）式よりｍ１＝０となるので、
【数１２】
2006020441.tif 000014
とする必要がある。（１１）式および（１２）式は、デユーティに依存して必要なｍの値が変る事、およびデユーティが大となるにしたがってｍの値も増加させる必要のある事、を示している。
【００３１】
しかしながら実際の回路においては、デユーティに依存してｍの値を変化させる事が困難であるため、使用条件下で最大となるｍの値に固定しておく事が通常である。
前述の通り、デユーティの相違により必要なｍの値は異なる。したがって最大となるｍの値を使用した場合には、系の安定性は確保されているものの、各デユーティ値における必要なｍの値を提供しているわけではない。
【００３２】
また特許文献１中の Fig. 5 に示されているように、Ｄ／Ａ変換器やカウンタなどを用い、折れ線グラフのようにｍの値を段階的に変えて行くような方法がとられている。これは、各デユーティ値において必要なｍの値を提供しようとするものであるが、Ｄ／Ａ変換器やカウンタなどの追加機能が必要となり回路の消費電力が増大するため、DC-DCコンバータとしての効率を低下させてしまう。
【００３３】
【非特許文献１】「UNITRODE Application Note、U-97，3-43〜3-48」1999UNITRODE CORPORATION
【特許文献１】米国特許第６１７７７８７号明細書「Circuits and Methods for Controlling Timing and Slope Compensation in Switching Regulators」
【発明の開示】
【発明が解決しようとする課題】
【００３４】
以上のように非特許文献１で提案されている図２の回路構成、および図３のスロープ補償方法では、インダクタ素子１２（Ｌ）に流れる電流に比例した電流を検出するために、スイッチ用トランジスタ素子と直列に抵抗（電力消費が発生）を挿入する必要のある事、あるいは並列に相似なトランジスタを接続してもインダクタ素子１２（Ｌ）に流れる電流を正確に検出出来ない事、デューティの変化に対応した最適なスロープ保証電圧を提供出来ない事、などの問題がある。また特許文献１で提案されているスロープ電圧波形作成方法は、デューティの変化に対応したスロープ補償電圧を作る事が出来るが、ハードウェアの規模が大となり余分な電力の発生が生じる事、などの欠点がある。
【００３５】
そこで本発明では、スイッチ用トランジスタ素子と直列に抵抗を接続する、あるいは並列に相似なトランジスタを接続する、事でインダクタ素子１２（Ｌ）に流れる電流を検出する手法ではなく、より簡便に低消費電力でインダクタ素子１２（Ｌ）に流れる電流を検出する手段を提供することを第１の目的とする。
【００３６】
更にスロープ補償電圧の傾きの最適値はデューティに依存する事より、デューティの変化に対応した傾きを発生させる簡便な手段を提供することを第２の目的とする。
【課題を解決するための手段】
【００３７】
本発明のDC-DCコンバータの第１の形態は、一方の端子が入力電圧源に接続され、制御入力の有無でオンおよびオフ動作を行うスイッチ用トランジスタ素子と、該スイッチ用トランジスタ素子の他方の端子と出力端子との間に接続されたインダクタ素子とを持つ出力回路と、前記出力回路中の、インダクタ素子に流れる電流を検出し、該電流に比例した電流を発生する電流検出回路と、一定の割合で変化する電圧の、べき乗に比例した電流を発生するスロープ補償電流発生回路と、上記両電流を合成し、該合成電流に比例した電圧を発生する電流合成電圧発生回路とを備える。
【００３８】
電流検出回路は、前記スイッチ用トランジスタ素子と前記インダクタ素子との接続点と入力電圧源間に、互いに直列に接続される第１および第２のスイッチ素子と、該第１および第２のスイッチ素子の接続点に現れる電圧変化を第１のインピーダンス素子の両端に印加するための増幅手段とを持ち、第１のインピーダンス素子に流れる電流を出力する。これにより、前記出力回路中のインダクタ素子に流れる電流に比例した電流を発生する。
【００３９】
本発明のDC-DCコンバータの第２の形態は、一方の端子が入力電圧源に接続され、制御入力の有無でオンおよびオフ動作を行うスイッチ用トランジスタ素子と、該スイッチ用トランジスタ素子の他方の端子と出力端子との間に接続されたインダクタ素子とを持つ出力回路と、前記出力回路中の、インダクタ素子に流れる電流を検出し、該電流に比例した電流を発生する電流検出回路と、一定の割合で変化する電圧の、べき乗に比例した電流を発生するスロープ補償電流発生回路と、上記両電流を合成し、該合成電流に比例した電圧を発生する電流合成電圧発生回路とを備える。
【００４０】
スロープ補償電流発生回路は、入力電圧源と他の電源間に、容量、電位シフト素子、および一定の電流を供給する電流源を直列に接続し、容量に並列に接続される第３のスイッチ素子と、前記電位シフト素子と前記一定の電流を供給する電流源との接続点における電圧と、入力電圧源間の電圧変化のべき乗に比例した電流を発生させる非線形な電圧-電流変換素子を持つ。この非線形な電圧-電流変換素子の出力電流は、前記一定の割合で変化する電圧のべき乗に比例した電流となる。
【００４１】
本発明のDC-DCコンバータの第３の形態は、一方の端子が入力電圧源に接続され、制御入力の有無でオンおよびオフ動作を行うスイッチ用トランジスタ素子と、該スイッチ用トランジスタ素子の他方の端子と出力端子との間に接続されたインダクタ素子とを持つ出力回路と、前記出力回路中の、インダクタ素子に流れる電流を検出し、該電流に比例した電流を発生する電流検出回路と、一定の割合で変化する電圧の、べき乗に比例した電流を発生するスロープ補償電流発生回路と、上記両電流を合成し、該合成電流に比例した電圧を発生する電流合成電圧発生回路とを備える。
【００４２】
電流合成電圧発生回路は、前記電流検出回路から出力される電流と、前記スロープ補償電流発生回路から出力される電流との合成電流を第２のインピーダンス素子に供給し、該第２のインピーダンス素子の両端に発生する電圧を出力電圧とする。
【発明の効果】
【００４３】
本発明によれば、簡単な回路構成でかつ低消費電力で、出力スイッチ用トランジスタ素子に直列に抵抗を接続することなく、あるいは出力スイッチ用トランジスタ素子に並列に相似なトランジスタを接続する事なく、インダクタ電流に比例した波形を電圧の形で発生させる事ができる。また、デューティに比例してその傾きが次第に大となるような、しかもその変化は連続でスムーズなものであるような、スロープ補償電圧を発生させる事が出来る。これらの電圧を合成手段により合成して用いれば、高速応答、安定動作、などの特徴を持ったDC-DCコンバータが構成出来る。
【発明を実施するための最良の形態】
【００４４】
以下、本発明の実施の形態を実施例に基づき詳細に説明する。図１は、本発明実施例を示す回路構成図である。
【００４５】
図１において、トランジスタ１０（MP1）および１１（MN1）は、それぞれ出力回路のPMOSスイッチ用トランジスタ素子およびNMOSスイッチ用トランジスタ素子である。出力回路には、外付けのインダクタ素子１２（L）、容量素子１３（C）および負荷１００（RL）が接続される。本発明の図１では、図２のNPNスイッチ用トランジスタ素子（１０）およびスイッチ用ダイオード素子（１１）に代えて、MOSトランジスタが使用されている。
【００４６】
トランジスタ１０（MP1）および１１（MN1）のゲート端子には、それぞれ１９および２０に示す制御波形が加えられているので、D×T期間中はトランジスタ１０（MP1）がオンし、トランジスタ１１（MN1）はオフとなる。したがって、入力VinよりLを通して電流が流れる。この期間が充電期間である。一方、周期TのうちD×Tを除く期間においては、トランジスタ１０（MP1）はオフし、トランジスタ１１（MN1）がオンとなる。インダクタ素子１２（L）に蓄えられたエネルギーは、負荷１００（RL）およびトランジスタ１１（MN1）を通って放電する（放電期間）。図２においてVs電圧波形は、トランジスタ１０（MP1）がオンしている期間の、インダクタ素子１２（L）に流れる電流に比例したものであった。したがって、該期間にインダクタ素子１２（L）に流れる電流に比例した電流を作成する必要がある。
【００４７】
図１においては、電流検出回路２００の出力電流であるIDがインダクタ素子１２（L）に流れる電流に比例した電流となる。IDは、スイッチ素子２０１（SW1）、２０２（SW2）、オペアンプ２０３、トランジスタ２０４（MP2）および抵抗素子２０５（RD）を用いて、以下のようにして発生される。
【００４８】
まずD×T期間中にインダクタ素子１２（L）に流れる電流ILfは、トランジスタ１０（MP1）に流れる電流と等しい事に着目する。該期間におけるトランジスタ１０（MP1）のドレイン電流Idは、MP1がオン状態、すなわち線形領域で動作している事より、
【数１３】
2006020441.tif 000015
と表す事が出来る。ここで
β＝（μpＣoχWMP1）／（ＬMP1）、μp：ホールの移動度、Ｃoχ：MP1の単位面積当りのゲート容量、WMP1：MP1のゲート幅、ＬMP1：MP1のゲート長、ＶGS：MP1のゲート・ソース間電圧、Vth：MP1のスレッショルド電圧、VDS：MP1のドレイン・ソース間電圧であり、それぞれトランジスタ１０（MP1）のデバイスパラメータおよび端子間電圧で規定される量である。
【００４９】
この時、トランジスタ１０（MP1）のオン抵抗Ron（MP1）は、ＶGS＝Ｖinであるため、
【数１４】
2006020441.tif 000016
で計算されるが、MP1はオン状態であり、ＶＤＳ≒０と考えて良いので、
【数１５】
2006020441.tif 000017
で近似される、と考えられる。ここでDC−DCコンバータの通常の使用状態（安定状態を指す）では、β、Vin、Vthpは一定であるので、Ron（MP1）も一定値となる。
【００５０】
一方、インダクタ素子１２（L）に流れる電流ILｆは、（１）式で与えられるので、図１における端子Aの電圧Voは、
【数１６】
2006020441.tif 000018
となる。ただしこの場合のLは、インダクタ素子のインダクタンスを表している。
【００５１】
DC−DCコンバータの通常の使用状態（安定状態を指す）では、（１６）式の、β、L、Vin、Vthp、Voutは全て一定値であり、IL0も負荷１００により定まる一定値となるので、（１６）式はA点の電圧Voが時間と共に一定の割合で降下する事を示すものである。
【００５２】
該期間においてスイッチ素子２０１（SW1）をオンさせスイッチ素子２０２（SW２）をオフさせると、オペアンプ２０３の正相入力端子（＋の表示）の電圧はA点の電圧と一致する。オペアンプ２０３とトランジスタ素子２０４（MP2）、抵抗素子２０５（RD）および電流合成電圧発生回路２５０の唯一の構成要素である抵抗Rs（以下、抵抗素子２５０（Rs）と記述する）、より成る回路では、第１に、オペアンプ２０３の正相入力端子の電圧と、トランジスタ素子２０４（MP2）のソース端子と接続されているオペアンプ２０３の逆相入力端子（−の表示）であるB点の電圧が一致するように動作するので、B点の電圧もA点の電圧に一致する。第２に、抵抗素子２０５（RD）に流れる電流は、トランジスタ素子２０４（MP2）を通って抵抗素子２５０（Rs）に流れるので、IDが抵抗素子２５０（Rs）に流れることにより発生する電圧Vs´は（Vin−A点の電圧Vo）の（Rs/RD）倍されるように動作する。すなわち、
【数１７】
2006020441.tif 000019
で、インダクタ素子に流れる電流ILｆに比例した電圧Vs´が得られる。
【００５３】
なお、トランジスタ素子１１（MN1）がオンする放電期間においては、スイッチ素子２０１（SW1）はオフでスイッチ素子２０２（SW２）はオンとなる。この場合、抵抗素子２０５（RD）の両端の電圧差はゼロとなり、Vsもゼロである。トランジスタ素子１０（MP1）がオフ状態からオン状態に切り替わる際、過大な電流がトランジスタ素子１０（MP1）に流れA点の電圧Voにスパイク上の電圧が現れる事がある。この場合においてもスイッチ素子２０１（SW1）をオンするタイミングをずらす事で、このような異常な電圧をVsに伝達せずに済む。
【００５４】
一方、スロープ補償電圧を発生するためのスロープ補償電流発生回路４００は、容量素子４０１（Cs）、スイッチ素子４０２（SW3）、オフセット電圧源４０３（Vof）、定電流源４０４（Iｃ）およびトランジスタ素子４０５（MP3）より構成される。スロープ補償電流発生回路４００の出力は電流Iｓであり、この電流が抵抗素子２５０（Rs）に流れて、Vsの一部であるスロープ補償分の電圧を発生する。
【００５５】
スイッチ素子４０２（SW3）は、インダクタ電流の充電期間にオフとなり、放電期間に
オンとなるスイッチである。トランジスタ素子１０（MP1）がオンとなる充電期間において、スイッチ素子４０２（SW3）がオフとなると、定電流源４０４（Iｃ）の電流が容量素子４０１（Cs）に流れて、容量素子４０１（Cs）の両端の電圧は時間と共に直線的に増加する。この両端の電圧差Vcsは、
【数１８】
2006020441.tif 000020
である。このVcsとオフセット電圧源４０３（Vof）の電圧の和が、トランジスタ素子４０５（MP3）のゲート・ソース間に加わるので、トランジスタ素子４０５（MP3）が飽和領域で動作する事を仮定すると、スロープ補償電流発生回路４００の出力電流Isは、
【数１９】
2006020441.tif 000021
となり、時間と共に増加する２次曲線となる。
【００５６】
ただし、βMP3＝（μpＣoχWMP3）／（ＬMP3）、μp：ホールの移動度、Ｃoχ：MP３の単位面積当りのゲート容量、WMP3：MP３のゲート幅、ＬMP3：MP３のゲート長、Vth：MP３のスレッショルド電圧であり、それぞれトランジスタ４０５（MP３）のデバイスパラメータである。
【００５７】
Isは抵抗素子２５０（Rs）に供給されるので、Vsのスロープ補償電圧分として、２次曲線の形の電圧波形が得られる。２次曲線の傾きは、時間と共に増大するので、スロープ電圧の傾きも時間と共に増大する。
【００５８】
上述の結果を総合すると、Vsとして図４に示すような所望の電圧波形が得られる。
【００５９】
以上のように、図１の構成によれば、簡単な回路構成でかつ低消費電力で、出力スイッチ用トランジスタ素子に直列に抵抗を接続することなく、あるいは出力スイッチ用トランジスタ素子に並列に相似なトランジスタを接続する事なく、インダクタ電流に比例した波形を電圧の形で発生させる事ができる事がわかる。また、デューティに比例してその傾きが次第に大となるような、しかもその変化は連続でスムーズなものであるような、スロープ補償電圧を発生させる事が出来ることもわかる。これらの電圧を合成した電圧を用いて、高速応答、安定動作、などの特徴を持ったDC-DCコンバータを構成する。
【００６０】
次に本発明の図１の電流検出回路２００およびスロープ補償電流発生回路４００を用いて、実際に降圧型DC−DCコンバータ用ICを構成した例について述べる。図５にこれを示した。図５は、出力のスイッチ用トランジスタ素子であるトランジスタ１０（MP1）、トランジスタ１１（MN1）、帰還回路に抵抗素子２２（Rf）と容量素子２３（Cf）を持つ誤差増幅器３００、レファレンス電圧源２１（VREF）、発振器２１０（OSC）、フリップ・フロップ２２０（FF1）、比較器２３０および、本発明の電流検出回路２００、スロープ補償電流発生回路４００と電流の合成により電圧を発生する抵抗素子２５０（Rs）より成る。出力回路として、外付けにインダクタ素子１２（L）、容量素子１３（C）、負荷１００（RL）、抵抗素子１４（R1）および１５（R２）よりなる電圧分圧器を想定している。
【００６１】
図５のDC−DCコンバータでは、周期Tを持つ発振器２１０（OSC）の出力によりフリップ・フロップ２２０（FF1）がセットされ、その結果Q/出力がローとなりトランジスタ１０（MP1）がオンとなって充電期間が開始される。この時、トランジスタ１１（MN1）はオフとなる。トランジスタ１０（MP1）のゲート端子とトランジスタ１１（MN1）のゲート端子には、両者ともフリップ・フロップ２２０（FF1）のQ/出力が加わるのであるが、トランジスタ１０（MP1）とトランジスタ１１（MN1）が同時にオン状態となりVinからグラウンド端子に貫通電流が流れるのを防ぐために、互いのQ/信号にはわずかな遅延を施してある。フリップ・フロップ２２０（FF1）より２本のQ/およびQ/´信号が出力されているのは、それぞれを区別するためである。
【００６２】
充電期間の開始と同時に、電流検出回路２００およびスロープ補償電流発生回路４００が動作し、抵抗素子２５０（Rｓ）の両端の電圧Vsも上昇し始める。一方、負荷１００（RL）の両端の電圧Voutを抵抗素子１４（R1）および１５（R2）で分圧した電圧は、レファレンス電圧源２１（VREF）の電圧と比較され、誤差増幅器３００で増幅されて比較器２３０の逆相入力端子（−で表示）に入力されている。抵抗素子２５０（Rｓ）の両端の電圧Vsが上昇して、比較器２３０の逆相入力端子（−で表示）に加わっている電圧Veよりも大となると、比較器２３０よりフリップ・フロップ２２０（FF1）にリセットパルスが入力される。リセットパルスが入力されると、フリップ・フロップ２２０（FF1）のQ/出力およびQ/´出力はハイとなるので、トランジスタ１０（MP1）はオフとなりトランジスタ１１（MN1）はオンとなって、図５のDC−DCコンバータは放電期間に入る。この放電期間には、電流検出回路２００およびスロープ補償電流発生回路４００の出力電流はない。比較器２３０の出力はローとなるが、フリップ・フロップ２２０（FF1）の出力には変化がないので、放電期間は、発振器２１０（OSC）より次のトリガパルスがフリップ・フロップ２２０（FF1）に入力されるまで続く。
【００６３】
以上の動作を繰り返し、図５のDC−DCコンバータは、負荷１００（RL）に安定に電流を供給し続ける。
【００６４】
図１の本発明の回路を組み込んだ、図５のDC−DCコンバータの動作を、SPICE回路シミュレーションにて確認した。図６にこれを示す。トランジスタのデバイスパラメータは、０．６μｍ設計ルールのCMOS素子のものを用いた。Vinは３．６VでVoutは２．５Vとした。図５中における各素子のパラメータ値は次のようである。
fosc=4 MHz (T=250 nS)、L=2.2μH、C=10μF、RL=20Ω、R1=400 kΩ、R2=100 kΩ、VREF=0.5 V、Rf=1,200 kΩ、Cf=20 pF、Rs=30 kΩ。
【００６５】
図６（a）は、図５のA点の電圧であるVoの波形およびVout波形を示すものである。Vo波形において、電圧が高い部分はトランジスタ１0(MP1)がオン状態で、インダクタ素子１２（L）にエネルギーが蓄積される充電期間を示している。電圧の低い部分は、トランジスタ１１(MN1)がオン状態で放電期間に相当する。充電期間の方が放電期間より長く、この場合はデューティが５０％以上である事がわかる。充電期間の電圧の高い部分では、電圧が時間と共に直線的に下降する。これは（１６）式に示された通りである。Vout波形は、全期間を通して一定値に保たれている。
【００６６】
図６（b）は、図５のインダクタ素子１２（L）に流れる電流の波形を示している。安定な繰り返し波形が得られている事がわかる。充電期間において、インダクタ素子１２（L）に流れる電流は直線的に増加する。放電期間においては直線的に減少し、図のような波形が得られる事がわかる。
【００６７】
図６（c）は、図５のVs波形およびVe波形を示すものである。Vs波形は充電期間のみに変化し、放電期間においては一定値に保たれる。放電期間においては、図１のスイッチ素子２０１（SW1）はオフで２０２（SW2）および４０２（SW3）が共にオンしている。この時図１中のIDおよびIsは完全にはゼロにはならず、わずかな電流が流れるので、図６（c）のVs波形の電圧もゼロではなく、わずかな電圧が現れている。ただし電流の変化はなくVs波形の電圧値も一定である。充電期間においてVs波形は、時間と共に直線的に増加する図５のインダクタ素子１２（L）に流れる電流に比例する電圧の変化と、２次曲線の形をしたスロープ補償電圧、との和より成り立っている事がわかり、図１の本発明の回路の動作が正しく行われている事がわかる。Vs波形の電圧がVe波形の電圧を超えたところで、図５中の比較器２３０よりリセットパルスが出力され、充電期間が終了するのは、前述の説明の通りである。
【００６８】
以上より、図１の本発明回路を用いた図５のDC−DCコンバータは、デューティが５０％を越えた場合においても安定に動作する事が示される。これは図１の本発明回路の有効性を示している。
【産業上の利用可能性】
【００６９】
本発明の回路は、電流モード型DC−DCコンバータなどの、スロープ電流補償回路を必要とする種々の構成に適用することができる。
【図面の簡単な説明】
【００７０】
【図１】本発明の実施例のスロープ電流補償回路の回路構成を示す図である。
【図２】従来例の電流モード型DC−DCコンバータの回路構成を示す図である。
【図３】従来例の電流モード型DC−DCコンバータにおけるスロープ補償回路の必要性を示す図である。
【図４】本発明の回路により発生されるスロープ補償電圧波形を示す図である。
【図５】本発明の回路を適用した実施例の、電流モード型DC−DCコンバータの回路構成を示す図である。
【図６】本発明の回路を適用した実施例の、電流モード型DC−DCコンバータにおいて、スイッチ用トランジスタ素子とインダクタ素子の接続点の電圧、インダクタ電流およびスロープ補償電圧波形をシミュレーションした結果を示す図である。
【符号の説明】
【００７１】
Vin                 入力電圧源
Vout                DC−DCコンバータに必要な外付け回路を付加した状態での最終出力電圧
Vo                  スイッチ用トランジスタ素子とインダクタ素子の接続点の電圧
Vs                  インダクタ素子に流れる電流に比例する電圧
Ve                  誤差増幅器の出力電圧
Vc                  スロープ補償電圧
T                   周期
D                   デューティ
ILf、ILb          充電期間および放電期間にインダクタ素子に流れる電流
ID、Is              電流検出回路およびスロープ電流発生回路の出力電流
IRL                 負荷に流れる電流
ILP                 従来構成の回路中でインダクタ電流に比例した電流
ｍ１、ｍ２          Vsの傾き
m                   Vcの傾き
K                   比例係数
ΔI0、ΔI１          インダクタ電流の変動量
１０，１１          スイッチング用トランジスタ（またはダイオード）素子
１２                インダクタンス素子（L）
１３                出力回路中の容量素子（C）
１４、１５          出力電圧を分圧する抵抗
１９，２０          スイッチング用トランジスタ素子のゲートに加わる電圧波形
２１                レファレンス電圧源
２２、２３          誤差増幅器の帰還抵抗および帰還容量
１００              負荷（RL）
２００              電流検出回路
２０１、２０２      電流検出回路中のスイッチ
２０３              オペアンプ
２０４              電流検出回路中のトランジスタ素子
２０５              電流検出回路中の抵抗素子
２１０              発振回路（OSC）
２２０              ラッチ
２３０              比較器
２４０              減算器
２５０              Vs電圧を発生する抵抗素子
３００              誤差増幅器
４００              スロープ補償電流発生回路
４０１              スロープ補償電流発生回路中の容量素子
４０２              スロープ補償電流発生回路中のスイッチ素子
４０３              オフセット電圧源
４０４              定電流源
４０５              スロープ補償電流発生回路中のトランジスタ素子
【図１】
2006020441.tif 000022
【図２】
2006020441.tif 000023
【図３】
2006020441.tif 000024
【図４】
2006020441.tif 000025
【図５】
2006020441.tif 000026
【図６】
2006020441.tif 000027