(57)【要約】【課題】  プリンタ、コピー機等の画像形成装置に設けられると好適な無線ＬＡＮ装置であって、プリンタやコピー機等の上位装置の無線ＬＡＮに関する処理負担軽減を図る。【解決手段】  メディアアクセス制御を行うＭＡＣ処理部とベースバンド信号の処理を行うＢＢ処理部とともに、上位装置内の上位ＣＰＵの処理を分担するチップ内ＣＰＵをＩＣチップ内部に設ける。【選択図】  図２
2006140959.tif 000002
【特許請求の範囲】
【請求項１】
メディアアクセス制御を行うＭＡＣ処理部とベースバンド信号の処理を行うＢＢ処理部とともに、上位装置内の上位ＣＰＵの処理を分担するチップ内ＣＰＵをＩＣチップ内部に設けたことを特徴とする無線ＬＡＮ装置。
【請求項２】
上記チップ内ＣＰＵは、上記上位装置におけるオペレーティングシステムの無線ＬＡＮドライバ機能の処理を分担することを特徴とする請求項１に記載の無線ＬＡＮ装置。
【請求項３】
上記チップ内ＣＰＵは、上記上位ＣＰＵの処理すべきアプリケーションの機能の一部もしくは全部を分担することを特徴とする請求項１または２のいずれか一項に記載の無線ＬＡＮ装置。
【請求項４】
上記チップ内ＣＰＵは、上記上位ＣＰＵの処理すべきオペレーティングシステムの機能の一部を分担することを特徴とする請求項１乃至３のいずれか一項に記載の無線ＬＡＮ装置。
【請求項５】
上記無線ＬＡＮ装置は、
上記チップ内ＣＰＵにクロック信号を供給する第１のオシレータと、
高周波信号処理を行うＲＦ処理部と、
上記ＲＦ処理部にクロック信号を供給する第２のオシレータとを備えたことを特徴とする請求項１乃至４のいずれか一項に記載の無線ＬＡＮ装置。
【請求項６】
上記チップ内ＣＰＵは、上記第１のオシレータ、上記第２のオシレータ、上記ＢＢ処理部、上記ＭＡＣ処理部の順に起動を行うことを特徴とする請求項５に記載の無線ＬＡＮ装置。
【請求項７】
上記上位ＣＰＵのクロック信号に基づく信号と上記チップ内ＣＰＵのクロック信号に基づく信号とのデータ交換部分に、異なるクロック信号に基づく信号のタイミング差を吸収する非同期結合ユニットを設けたことを特徴とする請求項１乃至６のいずれか一項に記載の無線ＬＡＮ装置。
【請求項８】
上記非同期結合ユニットは、２種類のクロック信号が供給され、データの書き込みと読み込みとが非同期に行えるデュアルポートＲＡＭにより構成したことを特徴とする請求項７に記載の無線ＬＡＮ装置。
【請求項９】
無線ＬＡＮ装置に用いられる半導体装置において、
メディアアクセス制御を行うＭＡＣ処理部と、
ベースバンド信号の処理を行うＢＢ処理部と、
上位装置内の上位ＣＰＵの処理を分担するチップ内ＣＰＵとを備えたことを特徴とする半導体装置。
【請求項１０】
上記チップ内ＣＰＵは、上記上位装置におけるオペレーティングシステムの無線ＬＡＮドライバ機能の処理を分担することを特徴とする請求項９に記載の半導体装置。
【請求項１１】
上記チップ内ＣＰＵは、上記上位ＣＰＵの処理すべきアプリケーションの機能の一部もしくは全部を分担することを特徴とする請求項９または１０のいずれか一項に記載の半導体装置。
【請求項１２】
上記チップ内ＣＰＵは、上記上位ＣＰＵの処理すべきオペレーティングシステムの機能の一部を分担することを特徴とする請求項９乃至１１のいずれか一項に記載の半導体装置。
【請求項１３】
上記チップ内ＣＰＵは第１のオシレータからクロック信号を供給され、
上記ＢＢ処理部は、高周波信号処理を行い第２のオシレータからクロック信号を供給されるＲＦ処理部と接続されることを特徴とする請求項９乃至１２のいずれか一項に記載の半導体装置。
【請求項１４】
上記チップ内ＣＰＵは、上記第１のオシレータ、上記第２のオシレータ、上記ＢＢ処理部、上記ＭＡＣ処理部の順に起動を行うことを特徴とする請求項１３に記載の半導体装置。
【請求項１５】
上記上位ＣＰＵのクロック信号に基づく信号と上記チップ内ＣＰＵのクロック信号に基づく信号とのデータ交換部分に、異なるクロック信号に基づく信号のタイミング差を吸収する非同期結合ユニットを設けたことを特徴とする請求項９乃至１４のいずれか一項に記載の半導体装置。
【請求項１６】
上記非同期結合ユニットは、２種類のクロック信号が供給され、データの書き込みと読み込みとが非同期に行えるデュアルポートＲＡＭにより構成したことを特徴とする請求項１５に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は上位装置の処理負担軽減を図った無線ＬＡＮ装置に関する。
【背景技術】
【０００２】
無線ＬＡＮ(Local Area Network)技術はＩＥＥＥ８０２．１１(Institute of Electrical and Electronics Engineers 802.11)において標準化が進み、従前の有線式のネットワークに代え、あるいは有線式のネットワークと並存する形で無線ＬＡＮの導入が進んでいる。一般に無線ＬＡＮの機能はＰＣＭＣＩＡ(Personal Computer Memory Card International Association)等の規格に準拠したＰＣカード等により提供され、主にパーソナルコンピュータに装着されて用いられている。
【０００３】
図１は従来における無線ＬＡＮ機能部の構成例を示す図であり、パーソナルコンピュータ１００に装着されたＰＣカード２００上に、集積化されたＩＣチップ２０１、２０４が設けられ、ＩＣチップ２０１にはＣＳＭＡ／ＣＡ(Carrier Sense Multiple Access with Collision Avoidance)等のメディアアクセス制御（MAC: Media Access Control）を行うＭＡＣ処理部２０２と、ベースバンド(BB: Base Band)信号の処理を行うＢＢ処理部２０３とが設けられ、ＩＣチップ２０４には高周波(RF: Radio Frequency)信号処理を行うＲＦ処理部２０５が設けられている。信号の経路としては、送信時はパーソナルコンピュータ１００のＣＰＵ１０１からＩＣチップ２０１のＭＡＣ処理部２０２、ＢＢ処理部２０３、ＩＣチップ２０４のＲＦ処理部２０５を経てアンテナ２０６から無線信号が送出され、受信時はアンテナ２０６、ＩＣチップ２０４のＲＦ処理部２０５、ＩＣチップ２０１のＢＢ処理部２０３、ＭＡＣ処理部２０２を経てパーソナルコンピュータ１００のＣＰＵ１０１に受信信号が到達する。
【０００４】
ここで、パーソナルコンピュータ１００のＣＰＵ１０１は、無線ＬＡＮに関する処理として、上位のアプリケーションの要求する送受信データをＰＣカード２００との間で入出力する処理を含む、ＰＣカード２００のＩＣチップ２０１、２０４の動作を制御するためのドライバ機能としての処理を行う。一般にパーソナルコンピュータ１００のＣＰＵ１０１の処理性能は高いため、これらの処理に伴う負担は少ない。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、昨今の事務機器に対する機能拡大のニーズにより、上記のパーソナルコンピュータ以外の、例えばプリンタやコピー機にも無線ＬＡＮの機能が搭載され始めている。ここで、プリンタやコピー機に搭載されるＣＰＵは、パーソナルコンピュータに搭載されているＣＰＵと比べて処理性能が一般に低い。
【０００６】
従って、パーソナルコンピュータにおいては負担の小さかった無線ＬＡＮに関する処理であっても、これらのプリンタやコピー機に搭載されるＣＰＵには過度の負担となる場合があり、プリンタやコピー機としての本来の機能に影響が出るおそれがあった。
【０００７】
本発明は上記の従来の問題点に鑑み提案されたものであり、その目的とするところは、プリンタやコピー機等の上位装置の無線ＬＡＮに関する処理負担軽減を図ることのできる無線ＬＡＮ装置を提供することにある。
【０００８】
また、本発明の他の目的は、プリンタやコピー機等の上位装置の処理負担軽減を図るための対策により生じる不都合を解決することにある。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、本発明にあっては、請求項１に記載されるように、メディアアクセス制御を行うＭＡＣ処理部とベースバンド信号の処理を行うＢＢ処理部とともに、上位装置内の上位ＣＰＵの処理を分担するチップ内ＣＰＵをＩＣチップ内部に設けるようにしている。
【００１０】
また、請求項２に記載されるように、上記チップ内ＣＰＵは、上記上位装置におけるオペレーティングシステムの無線ＬＡＮドライバ機能の処理を分担することができる。
【００１１】
また、請求項３に記載されるように、上記チップ内ＣＰＵは、上記上位ＣＰＵの処理すべきアプリケーションの機能の一部もしくは全部を分担することができる。
【００１２】
また、請求項４に記載されるように、上記チップ内ＣＰＵは、上記上位ＣＰＵの処理すべきオペレーティングシステムの機能の一部を分担することができる。
【００１３】
また、請求項５に記載されるように、上記無線ＬＡＮ装置は、上記チップ内ＣＰＵにクロック信号を供給する第１のオシレータと、高周波信号処理を行うＲＦ処理部と、上記ＲＦ処理部にクロック信号を供給する第２のオシレータとを備えるようにすることができる。
【００１４】
また、請求項６に記載されるように、上記チップ内ＣＰＵは、上記第１のオシレータ、上記第２のオシレータ、上記ＢＢ処理部、上記ＭＡＣ処理部の順に起動を行うようにすることができる。
【００１５】
また、請求項７に記載されるように、上記上位ＣＰＵのクロック信号に基づく信号と上記チップ内ＣＰＵのクロック信号に基づく信号とのデータ交換部分に、異なるクロック信号に基づく信号のタイミング差を吸収する非同期結合ユニットを設けるようにすることができる。
【００１６】
また、請求項８に記載されるように、上記非同期結合ユニットは、２種類のクロック信号が供給され、データの書き込みと読み込みとが非同期に行えるデュアルポートＲＡＭにより構成することができる。
【００１７】
また、請求項９に記載されるように、無線ＬＡＮ装置に用いられる半導体装置において、メディアアクセス制御を行うＭＡＣ処理部と、ベースバンド信号の処理を行うＢＢ処理部と、上位装置内の上位ＣＰＵの処理を分担するチップ内ＣＰＵとを備える半導体装置として構成することができる。
【発明の効果】
【００１８】
本発明の無線ＬＡＮ装置にあっては、プリンタやコピー機等の上位装置の無線ＬＡＮに関する処理負担軽減を図ることができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の好適な実施形態につき説明する。
【００２０】
図２は本発明の無線ＬＡＮ装置の一実施形態を示す構成図である。図２において、無線ＬＡＮ装置は、プリンタ、コピー機等の装置内の上位ＣＰＵ１と接続されるＩＣチップ２と、ＩＣチップ２にクロック信号を供給するオシレータ３と、ＩＣチップ２と接続されるＩＣチップ４と、ＩＣチップ４にクロック信号を供給するオシレータ５と、アンテナ６とから構成されている。
【００２１】
ＩＣチップ２には、上位ＣＰＵ１との間で信号の入出力を行う外部ＣＰＵインタフェース２１と、上位ＣＰＵ１の処理負担を軽減するためのチップ内ＣＰＵ２２と、ＣＳＭＡ／ＣＡ等のメディアアクセス制御を行うＭＡＣ処理部２３と、ベースバンド信号の処理を行うＢＢ処理部２４と、ＩＣチップ４との間で信号の入出力を行うＲＦインタフェース２５とが設けられている。また、ＩＣチップ４には高周波信号処理を行うＲＦ処理部４１が設けられている。
【００２２】
図３は本発明の無線ＬＡＮ装置をプリンタ、コピー機等の画像形成装置に搭載した状態の例を示す構成図である。図３において、画像形成装置１０には、制御処理を行う機能部を実装したコントローラボード１１と、ユーザの操作を受け付けるとともに動作状態を表示するオペレーションパネル１６と、印刷処理を行うエンジン１７とを備えている。そして、コントローラボード１１には、画像形成装置１０における主たる制御処理を行う上位ＣＰＵ１と、固定的データ／プログラムを格納するＲＯＭ(Read Only Memory)および作業領域となるＲＡＭ(Random Access Memory)を含むメモリ１３と、アプリケーションプログラムおよび印刷データ等を格納するハードディスク装置１４と、画像処理を行うＡＳＩＣ(Application Specific Integrated Circuit)１２と、ＩＣチップ２、４、オシレータ３、５を含み、アンテナ６に接続される無線ＬＡＮインタフェース部１５とが設けられている。
【００２３】
図４は図２および図３に示した上位ＣＰＵ１とチップ内ＣＰＵ２２の処理機能の分担の例を示す図である。図４において、上位ＣＰＵ１は、無線ＬＡＮによる通信を必要とするアプリケーション７１と、このアプリケーション７１に対して基本機能の提供を行うオペレーティングシステム７２の処理を行う。また、チップ内ＣＰＵ２２は、上位ＣＰＵ１のオペレーティングシステム７２の機能の一部としての、無線ＬＡＮドライバの機能の一部を担う無線ＬＡＮ制御機能７３の処理を分担する。なお、チップ内ＣＰＵ２２の処理性能に応じ、上位ＣＰＵ１のアプリケーション７１の機能の一部もしくは全部、更に、オペレーティングシステム７２の他の機能の一部をチップ内ＣＰＵ２２に分担させるようにしてもよい。
【００２４】
このように、プリンタ、コピー機等の画像形成装置１０に搭載される上位ＣＰＵ１の処理の一部をＩＣチップ２のチップ内ＣＰＵ２２が分担するため、上位ＣＰＵ１の負担を大幅に軽減することができ、パーソナルコンピュータ等に比べて一般的に処理性能の低い上位ＣＰＵ１であっても、無線ＬＡＮ機能の追加等に伴う付加処理によって過度な負担がかかることを防止することができる。
【００２５】
次に、上述したプリンタやコピー機等の上位装置（画像形成装置１０）の処理負担軽減を図るためにチップ内ＣＰＵ２２を設けたことにより生じる不都合およびその解決手法について説明する。すなわち、図１に示した従来の無線ＬＡＮ装置にあっては、パーソナルコンピュータ１００のＣＰＵ１０１に用いられるクロック信号と、ＲＦ処理部２０５、ＢＢ処理部２０３、ＭＡＣ処理部２０２において用いられるクロック信号との２系統のクロック信号が存在するが、これらの２系統のクロック信号はそれぞれ異質な処理に用いられているため（一方は上位のパーソナルコンピュータ１００との間のデータおよび制御信号の授受に用いられ、他方は無線信号の送受信に用いられる）、双方のタイミングの調整等についてはあまり問題となることはない。しかし、図２に示した本発明の構成にあっては、上位のプリンタやコピー機等の上位ＣＰＵ１に用いられるクロック信号と、チップ内ＣＰＵ２２において用いられるクロック信号と、ＲＦ処理部４１、ＢＢ処理部２４、ＭＡＣ処理部２３において用いられるクロック信号との３系統のクロック信号が存在することとなり、このうち、上位ＣＰＵ１に用いられるクロック信号とチップ内ＣＰＵ２２において用いられるクロック信号は、同質の分担した処理を行うものであることから、双方のタイミングの調整が不可欠となる。具体的には、各モジュールの起動時におけるタイミングの制御と、モジュール間でのデータ交換とにおいて問題が生ずる。
【００２６】
図５は各モジュールの起動時におけるタイミングの制御を行った起動処理のフローを示す図である。図５において、上位ＣＰＵ１は稼動状態にあるものとし、他のモジュールは停止状態にあるものとする。起動にあっては、上位ＣＰＵ１から外部ＣＰＵインタフェース２１を介し、チップ内ＣＰＵ２２を経由してオシレータ３を起動する（ステップＳ１、Ｓ２）。これによりオシレータ３からチップ内ＣＰＵ２２にクロック信号が供給され、チップ内ＣＰＵ２２は稼動状態に入る。次いで、チップ内ＣＰＵ２２はＲＦ処理部４１を経由してオシレータ５を起動するとともに（ステップＳ３）、ＢＢ処理部２４およびＭＡＣ処理部２３を起動する（ステップＳ４、Ｓ５）。これにより、ＲＦ処理部４１からクロック信号がＢＢ処理部２４に供給され、次いで、ＢＢ処理部２４からＭＡＣ処理部２３にクロック信号が供給され、システム全体が正常な稼動状態に移行することになる。
【００２７】
次に、図６はモジュール間でのデータ交換を行うための、デュアルポートＲＡＭ８による非同期ユニット間の接続方法を示す図である。なお、非同期結合ユニットとしてのデュアルポートＲＡＭ８は主として図２における外部ＣＰＵインタフェース２１に設けられるものであるが、回路設計上、上位ＣＰＵ１とチップ内ＣＰＵ２２との間で非同期にデータの授受が行われる部分が他にある場合にはその部分にも設けられる。
【００２８】
図６において、デュアルポートＲＡＭ８は上位ＣＰＵ１が使用するクロック信号ＣＬＫ１とチップ内ＣＰＵ２２が使用するクロック信号ＣＬＫ２とが同時に供給され、上位ＣＰＵ１がデータを書き込むと（ステップＳ１１）、チップ内ＣＰＵ２２において非同期にデータの読み込みが行え（ステップＳ１２）、同様に、チップ内ＣＰＵ２２がデータを書き込むと（ステップＳ１３）、上位ＣＰＵ１において非同期にデータの読み込みが行えるものである（ステップＳ１４）。図７はデュアルポートＲＡＭ８の動作例を示すタイムチャートであり、上位ＣＰＵ１がクロック信号ＣＬＫ１の所定のタイミングでデータの書き込みを行い（ステップＳ１１）、その後、チップ内ＣＰＵ２２がクロック信号ＣＬＫ２の所定のタイミングでデータの読み込み（ステップＳ１２）を行った状態を示している。このように、デュアルポートＲＡＭ８の保持するデータ（ＤＡＴＡ）を介して非同期にデータ交換が行われるため、独立したクロック信号ＣＬＫ１、ＣＬＫ２に基づいて動作する上位ＣＰＵ１とチップ内ＣＰＵ２２との間でのデータおよび制御信号の授受が問題なく行われるようになる。
【００２９】
以上、本発明の好適な実施の形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に定義された本発明の広範な趣旨および範囲から逸脱することなく、これら具体例に様々な修正および変更を加えることができることは明らかである。すなわち、具体例の詳細および添付の図面により本発明が限定されるものと解釈してはならない。
【図面の簡単な説明】
【００３０】
【図１】従来における無線ＬＡＮ機能部の構成例を示す図である。
【図２】本発明の無線ＬＡＮ装置の一実施形態を示す構成図である。
【図３】本発明の無線ＬＡＮ装置を画像形成装置に搭載した状態の例を示す構成図である。
【図４】上位ＣＰＵとチップ内ＣＰＵの処理機能の分担の例を示す図である。
【図５】起動処理のフローを示す図である。
【図６】デュアルポートＲＡＭによる非同期ユニット間の接続方法を示す図である。
【図７】デュアルポートＲＡＭの動作例を示すタイムチャートである。
【符号の説明】
【００３１】
１          上位ＣＰＵ
１０        画像形成装置
１１        コントローラボード
１２        ＡＳＩＣ
１３        メモリ
１４        ハードディスク装置
１５        無線ＬＡＮインタフェース部
１６        オペレーションパネル
１７        エンジン
２          ＩＣチップ
２１        外部ＣＰＵインタフェース
２２        チップ内ＣＰＵ
２３        ＭＡＣ処理部
２４        ＢＢ処理部
２５        ＲＦインタフェース
３          オシレータ
４          ＩＣチップ
４１        ＲＦ処理部
５          オシレータ
６          アンテナ
７１        アプリケーション
７２        オペレーティングシステム
７３        無線ＬＡＮ制御機能
８          デュアルポートＲＡＭ
ＣＬＫ１    クロック信号
ＣＬＫ２    クロック信号
【図１】
2006140959.tif 000003
【図２】
2006140959.tif 000004
【図３】
2006140959.tif 000005
【図４】
2006140959.tif 000006
【図５】
2006140959.tif 000007
【図６】
2006140959.tif 000008
【図７】
2006140959.tif 000009