(57)【要約】【課題】  固体撮像素子チップに対して基準信号発生回路を設けることなく、列毎の利得ばらつきを補正する補正信号を容易に取得できる固体撮像装置を提供する。【解決手段】  画素が２次元に配列された画素アレイ110 と、該画素アレイの各画素信号を読み出すための水平走査回路101-ａ，101-ｂと、垂直走査回路103 と、行選択線と垂直信号線と列選択スイッチと水平信号線とからなる信号読み出し部とを有する固体撮像装置において、均一光照射下で、同一列に配置された第１の画素と、該第１の画素とは異なる第２の画素とを選択するように前記水平及び垂直走査回路を制御する制御部111 と、前記第１の画素からの出力と前記第２の画素からの出力との出力差に基づき、列毎に利得補正をするための補正信号を生成する演算部112-ａ，112-ｂとを設けて構成する。【選択図】        図  １
2006148613.tif 000002
【特許請求の範囲】
【請求項１】
画素が２次元に配列された画素アレイと、該画素アレイの各画素信号を読み出すための水平及び垂直走査回路と、信号読み出し部とを備えた固体撮像装置において、均一光照射下で、同一列に配置された第１の画素と、該第１の画素とは異なる第２の画素とを選択するように前記水平及び垂直走査回路を制御する制御部と、前記第１の画素からの出力と前記第２の画素からの出力との出力差に基づき、列毎に利得補正をするための補正信号を生成する演算部とを有することを特徴とする固体撮像装置。
【請求項２】
前記第１の画素は、入射光に対して、前記第２の画素の光学特性とは異なる光学特性を有することを特徴とする請求項１に係る固体撮像装置。
【請求項３】
前記第１の画素は、前記光学特性として、入射面に貼付される光学フィルタの透過率が前記第２の画素とは異なることを特徴とする請求項２に係る固体撮像装置。
【請求項４】
前記第１の画素は、前記光学特性として、入射側の開口率が前記第２の画素とは異なることを特徴とする請求項２又は３に係る固体撮像装置。
【請求項５】
前記画素アレイは、撮像領域と常時遮光されている遮光領域とを有し、前記第１の画素は、前記撮像領域に設定され、前記第２の画素は、前記遮光領域に設定されていることを特徴とする請求項２に係る固体撮像装置。
【請求項６】
前記演算部は、複数の前記第１の画素の平均出力値と、複数の前記第２の画素の平均出力値との出力差から前記補正信号を生成することを特徴とする請求項１〜５のいずれか１項に係る固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、特に、画素列毎の利得ばらつきを補正することが可能な固体撮像装置に関する。
【背景技術】
【０００２】
画素を２次元に配列した固体撮像装置においては、一般的に列方向に配列される画素からの出力信号は、同一の垂直信号線もしくは垂直転送路により伝送もしくは転送されるようになっている。このような構成の固体撮像装置においては、特に垂直信号線毎にアンプを有する場合、各アンプの特性を均一にすることが難しいため、この特性ばらつきが縦筋状のノイズとなって映像信号を劣化させていた。
【０００３】
このような問題に対処した固体撮像装置として、特開２０００−２９５５３３号公報開示のものが知られている。図10は、上記公報開示の従来の固体撮像装置の構成を示す概要図である。この固体撮像装置においては、画素Ｐ11〜Ｐaaからの信号は垂直走査回路Ｙ１により行方向の読み出しの選択がなされ、水平読み出し回路Ｘ１によって列方向の選択がなされて信号が出力される。垂直走査回路Ｙ１によって選択された行の画素信号は、列方向の画素に共通に接続された各信号読み出しライン（垂直信号線）を介してそれぞれラインアンプＡ１，Ａ２へと送られる。各ラインアンプＡ１，Ａ２には基準信号発生回路Ｖ１が接続され、該基準信号発生回路Ｖ１にて設定した複数のＤＣバイアスレベルが各ラインアンプＡ１，Ａ２に印加される。各ラインアンプＡ１，Ａ２からは入力された複数のＤＣバイアスを利得倍した信号が出力されるようになっている。
【０００４】
図11は、前記基準信号発生回路Ｖ１の具体的な回路構成を示しており、次にその動作について説明する。図11に示す基準信号発生回路において、ＰchＭＯＳトランジスタＱ３のゲート電極に直流バイアスを切り換えるためのバイアス切換パルスを与えると、ＰchＭＯＳトランジスタＱ１，Ｑ３とＮchＭＯＳトランジスタＱ２の各ドレイン共通接続点の電位が、ＤＣバイアスとして取り出すことができる。すなわち、バイアス切り換えパルスが高レベルのときには、ＰchＭＯＳトランジスタＱ３がオフ状態にあることから、ドレイン共通接続点には、ＭＯＳトランジスタＱ１，Ｑ２の各チャネル抵抗による分圧によって、低レベルの電位がＤＣバイアスとして得られ、またバイアス切り換えパルスが低レベルのときには、ＭＯＳトランジスタＱ３がオン状態となり、ＭＯＳトランジスタＱ１，Ｑ３の各チャネル抵抗が並列になるため、略電源電圧の高レベルの電位がＤＣバイアスとして得られる。
【０００５】
前記基準信号発生回路Ｖ１において、例えば画素信号レベルの黒レベル信号と白レベル信号に相当する複数のＤＣバイアスをラインアンプＡ１，Ａ２に印加し、垂直信号線毎にラインアンプＡ１，Ａ２により利得倍された前記複数のＤＣバイアス出力差を、固体撮像装置の外部において求めることによって、垂直信号線毎のラインアンプＡ１，Ａ２の利得ばらつきを検出することができる。この検出値を用いて補正処理を行うことにより、映像信号中に含まれるラインアンプＡ１，Ａ２の利得ばらつきに起因する縦筋状のノイズ成分を除去することが可能となる。
【特許文献１】特開２０００−２９５５３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の固体撮像装置においても、次のような課題が挙げられる。すなわち、固体撮像装置上に基準信号発生回路を設ける場合、予め固体撮像素子チップ上に基準信号発生回路を設けておく必要がある。更に高精度の基準信号発生回路を構成する場合、回路規模が大きくなり、他の回路のチップ内回路配置に影響を及ぼす可能性もある。
【０００７】
本願発明は、従来の固体撮像装置における上記課題を解消するためになされたもので、固体撮像素子チップに対して基準信号発生回路を特別に設けることなく、また画素への入射光量を制御することを可能とし、列毎の利得補正用信号の容易な取得を可能とする固体撮像装置を提供することを目的とする。更に、列毎の利得補正用信号の高精度な取得を可能とする固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、請求項１に係る発明は、画素が２次元に配列された画素アレイと、該画素アレイの各画素信号を読み出すための水平及び垂直走査回路と、信号読み出し部とを備えた固体撮像装置において、均一光照射下で、同一列に配置された第１の画素と、該第１の画素とは異なる第２の画素とを選択するように前記水平及び垂直走査回路を制御する制御部と、前記第１の画素からの出力と前記第２の画素からの出力との出力差に基づき、列毎に利得補正を補正するための補正信号を生成する演算部とを有することを特徴とするものである。
【０００９】
請求項２に係る発明は、請求項１に係る固体撮像装置において、前記第１の画素は、入射光に対して、前記第２の画素の光学特性とは異なる光学特性を有することを特徴とするものである。
【００１０】
請求項３に係る発明は、請求項２にに係る固体撮像装置において、前記第１の画素は、前記光学特性として、入射面に貼付される光学フィルタの透過率が前記第２の画素とは異なることを特徴とするものである。
【００１１】
請求項４に係る発明は、請求項２又は３に係る固体撮像装置において、前記第１の画素は、前記光学特性として、入射側の開口率が前記第２の画素とは異なることを特徴とするものである。
【００１２】
請求項５に係る発明は、請求項２に係る固体撮像装置において、前記画素アレイは、撮像領域と常時遮光されている遮光領域とを有し、前記第１の画素は、前記撮像領域に設定され、前記第２の画素は、前記遮光領域に設定されていることを特徴とするものである。
【００１３】
請求項６に係る発明は、請求項１〜５のいずれか１項に係る固体撮像装置において、前記演算部は、複数の前記第１の画素の平均出力値と、複数の前記第２の画素の平均出力値との出力差から前記補正信号を生成することを特徴とするものである。
【発明の効果】
【００１４】
請求項１に係る発明によれば、固体撮像素子チップ内に基準信号発生回路等を特別に設けることなく、且つ従来の固体撮像装置の通常の駆動状態において、簡便に列毎の利得補正用の補正信号の生成を行うことが可能となる。請求項２〜５に係る発明によれば、固体撮像素子チップに対して基準信号発生回路を特別に設けることなく、画素への入射光量を制御することを可能にして、列毎の利得補正用の補正信号の容易な取得が可能となる。請求項６に係る発明によれば、列毎の利得補正用の補正信号の高精度な取得が可能となる。
【発明を実施するための最良の形態】
【００１５】
次に、本発明を実施するための最良の形態について説明する。
【実施例】
【００１６】
まず、本発明に係る固体撮像装置の実施例１について説明する。図１は、実施例１に係る固体撮像装置の構成を示すブロック構成図である。図１において、100-11，100-21，100-31，100-41，100-12，100-22，100-32，100-42，100-13，100-23，100-33，100-43，100-14，100-24，100-34，100-44，100-15，100-25，100-35，100-45，100-16，100-26，100-36，100-46は２次元状画素アレイを構成する各画素を表し、画素100-11，100-31，100-13，100-33，100-15，100-35上には、Ｇr のカラーフィルタが、画素100-21，100-41，100-23，100-43，100-25，100-45上には、Ｂのカラーフィルタが、画素100-12，100-32，100-14，100-34，100-16，100-36上には、Ｒのカラーフィルタが、画素100-22，100-42，100-24，100-44，100-26，100-46上には、Ｇb のカラーフィルタが、それぞれ配置形成されている場合を示している。
【００１７】
ここで前記画素部の構成において、110 は撮像のための画素領域（画素アレイ）であり、更に補正信号取得領域109 は列間の画素信号の利得ばらつきを補正するための信号を取得する画素領域であり、該補正信号取得領域109 は前記撮像のための画素領域110 中に包含されて構成されている。
【００１８】
画素100-11，100-21，100-31，100-41は垂直信号線Ｃ１に接続され、画素100-12，100-22，100-32，100-42は垂直信号線Ｃ２に接続され、画素100-13，100-23，100-33，100-43は垂直信号線Ｃ３に接続され、画素100-14，100-24，100-34，100-44は垂直信号線Ｃ４に接続され、画素100-15，100-25，100-35，100-45は垂直信号線Ｃ５に接続され、画素100-16，100-26，100-36，100-46は垂直信号線Ｃ６に接続されている。
【００１９】
また、垂直走査回路103 によって選択され、行選択信号が印加される行選択線Ｌ１には、行方向の画素100-11，100-12，・・・，100-16，行選択線Ｌ２には、画素100-21，100-22，・・・，100-26，行選択線Ｌ３には、画素100-31，100-32，・・・，100-36，行選択線Ｌ４には、画素100-41，100-42，・・・，100-46がそれぞれ接続されている。また、垂直走査回路103 及び水平走査回路101-ａ，101-ｂには、これらの走査回路の駆動及び走査開始を制御するための制御部111 が接続されている。
【００２０】
奇数列の垂直信号線Ｃ１はノイズ除去回路105-ａ及び列選択スイッチ107-ａを介して、垂直信号線Ｃ３はノイズ除去回路105-ｂ及び列選択スイッチ107-ｂを介して、垂直信号線Ｃ５はノイズ除去回路105-ｃ及び列選択スイッチ107-ｃを介して、水平信号線108-ｂにそれぞれ接続されている。
【００２１】
前記水平信号線108-ｂには、出力アンプ102-ｂが接続されている。この出力アンプ102-ｂには、後述する複数画素の出力信号の出力差に基づき、列毎に利得補正を行うための補正信号を生成する演算部112-ｂが接続されている。
【００２２】
偶数列の垂直信号線Ｃ２はノイズ除去回路104-ａ及び列選択スイッチ106-ａを介して、垂直信号線Ｃ４はノイズ除去回路104-ｂ及び列選択スイッチ106-ｂを介して、垂直信号線Ｃ６はノイズ除去回路104-ｃ及び列選択スイッチ106-ｃを介して、水平信号線108-ａにそれぞれ接続されている。
【００２３】
前記水平信号線108-ａには、出力アンプ102-ａが接続されている。この出力アンプ102-ａには、後述する複数画素の出力信号の出力差に基づき、列毎に利得補正を行うための補正信号を生成する演算部112-ａが接続される。なお、演算部112-ａ，112-ｂは、固体撮像素子チップの内部に一体的に構成してもよいし、固体撮像素子の外部に別個に構成してもよい。
【００２４】
次に、上記のように構成された実施例１に係る固体撮像装置の動作について説明する。まず、本実施例に係る固体撮像装置の撮像動作開始時に、画素部の補正信号取得領域109 の全面に亘って、一様な光を照射する（以下特に断らない限り、全ての実施例において、撮像動作開始時に補正信号取得領域109 の全面に亘って一様な光を照射するものとする）。制御部111 による制御のもと、垂直走査回路103 によって生成される行選択信号によって選択された、前記補正信号取得領域109 内の画素における画素信号は、垂直信号線Ｃ１〜Ｃ６に読み出され、それぞれの垂直信号線Ｃ１〜Ｃ６に設けられたノイズ除去回路、列選択スイッチを介して、水平信号線108-ａ，108-ｂに読み出される。水平信号線108-ａ，108-ｂに読み出された画素信号は、各々の水平信号線108-ａ，108-ｂに接続された出力アンプ102-ａ，102-ｂを介して演算部112-ａ，112-ｂに入力される。演算部112-ａ，112-ｂでは、以下のような背景をもとに補正信号が生成される。
【００２５】
本実施例では、奇数列の垂直信号線Ｃ１，Ｃ３，Ｃ５の画素信号は出力アンプ102-ｂを介して読み出されるが、この際読み出される画素配列を図２の（Ａ）に示す。図２の（Ａ）において、Ａ−Ａ′線に沿った補正信号取得領域の画素の出力レベルを図２の（Ｂ）に示し、図２の（Ａ）において、Ｂ−Ｂ′線に沿った補正信号取得領域の画素の出力レベルを図２の（Ｃ）に示す。図２の（Ｂ）において、画素100-31，すなわちこの場合Ｇr フィルタに対応する画素信号出力をＳ１で表し、画素100-41，すなわちこの場合Ｂフィルタに対応する画素信号出力をＳ２で表す。同様に、画素100-33，すなわちこの場合Ｇr フィルタに対応する画素信号出力をＳ３で表し、画素100-43，すなわちこの場合Ｂフィルタに対応する画素信号出力をＳ４で表す。
【００２６】
同様に、偶数列の垂直信号線Ｃ２，Ｃ４，Ｃ６の画素信号は出力アンプ102-ａを介して読み出されるが、この際読み出される画素配列を図３の（Ａ）に示す。図３の（Ａ）において、Ｃ−Ｃ′線に沿った補正信号取得領域の画素の出力レベルを図３の（Ｂ）に示し、図３の（Ａ）において、Ｄ−Ｄ′線に沿った補正信号取得領域の画素の出力レベルを図３の（Ｃ）に示す。図３の（Ｂ）において、画素100-32，すなわちこの場合Ｒフィルタに対応する画素信号出力をＳ５で表し、画素100-42，すなわちこの場合Ｇb フィルタに対応する画素信号出力をＳ６で表す。同様に、画素100-34，すなわちこの場合Ｒフィルタに対応する画素信号出力をＳ７で表し、画素100-44，すなわちこの場合Ｇb フィルタに対応する画素信号出力をＳ８で表す。
【００２７】
ここで、補正信号取得領域109 に一様な光が照射されているとき、該領域内の各画素の画素信号Ｓ１とＳ２，Ｓ３とＳ４の出力差は理想的には同一となる。しかし、各列に配設されているノイズ除去回路104-ａ〜104-ｃ，105-ａ〜105-ｃの特性ばらつきによって列毎に利得ばらつきを生じ、画素信号Ｓ１とＳ２，Ｓ３とＳ４の出力差は同一とはならない。
【００２８】
例えば、図２の（Ａ）においてＡ−Ａ′線に沿った画素列における画素100-31と、Ｂ−Ｂ′線に沿った画素列における画素100-33では、同一の分光透過率を示すＯＣＦ（光学的カラーフィルタ）であるＧr フィルタが配設されていたとしても、各々の列の垂直信号線Ｃ１，Ｃ３に配設されているノイズ除去回路105-ａと105-ｂの特性ばらつきにより出力差が生じる。同様に、Ａ−Ａ′線に沿った画素列における画素100-41と、Ｂ−Ｂ′に沿った画素列における画素100-43では、同一の分光透過率を示すＯＣＦであるＢフィルタが配設されていたとしても、同様に各々の列の垂直信号線Ｃ１，Ｃ３に配設されているノイズ除去回路105-ａと105-ｂの特性ばらつきによって出力差が生じる。
【００２９】
したがって、Ａ−Ａ′線に沿った画素列における画素100-31の画素出力Ｓ１と、画素100-41の画素出力Ｓ２との出力差ΔＳＡ，及びＢ−Ｂ′線に沿った画素列における100-33の画素出力Ｓ３と、画素100-43の画素出力Ｓ４との出力差ΔＳＢを、演算部112-ｂにて検出し処理することで、隣接列間のノイズ除去回路等の信号出力回路に起因する利得ばらつきを補正するための、補正信号を得ることができる。
【００３０】
同様に、図３の（Ａ）においてＣ−Ｃ′線に沿った画素列における画素100-32と、Ｄ−Ｄ′線に沿った画素列における画素100-34では、同一の分光透過率を示すＯＣＦであるＲフィルタが配設されていたとしても、各々の列の垂直信号線Ｃ２，Ｃ４に配設されているノイズ除去回路104-ａと104-ｂの特性ばらつきにより出力差が生じる。また、Ｃ−Ｃ′線に沿った画素列における画素100-42と、Ｄ−Ｄ′線に沿った画素列における画素100-44では、同一の分光透過率を示すＯＣＦであるＧb フィルタが配設されていたとしても、同様に各々の列の垂直信号線Ｃ２，Ｃ４に配設されているノイズ除去回路104-ａと104-ｂの特性ばらつきにより出力差が生じる。
【００３１】
したがって、Ｃ−Ｃ′線に沿った画素列における画素100-32の画素出力Ｓ５と、画素100-42の画素出力Ｓ６との出力差ΔＳＣ，及びＤ−Ｄ′線に沿った画素列における画素100-34の画素出力Ｓ７と、画素100-44の画素出力Ｓ８との出力差ΔＳＤを、演算部112-ａにて検出し処理することで、隣接列間のノイズ除去回路等の信号出力回路に起因する利得ばらつきを補正するための、補正信号を得ることができる。
【００３２】
ここで、図１に示した実施例１では、画素領域に対向するように、それぞれ２つの水平走査回路及び信号読み出し部を配設した２線出力の固体撮像装置を例にあげ説明したが、これに限らず出力信号線（水平信号線）数は何本でもよい。更に補正信号取得のために、列方向の２画素分の信号を用いた例を示したが、２画素以上であればその画素数は問わない。
【００３３】
以上のように構成することで、固体撮像装置に対して、各列間の画素出力の利得ばらつきを補正するための基準信号発生回路を付加しなくても、通常の固体撮像装置の撮像状態及び駆動タイミングにて、各々の垂直信号線の経路における利得ばらつきを補正するための補正信号を、固体撮像装置単体にても簡便に生成することができるように構成することが可能になる。
【００３４】
次に、実施例２について説明する。図４は、実施例２に係る固体撮像装置を示すブロック構成図である。図１に示した実施例１と異なる点は、補正信号取得領域109 の画素上に、ＯＣＦの代わりに濃度の異なるＮＤフィルタを配設した点である。本実施例では、補正信号取得領域109 の画素100-31，100-32，100-33，100-34，100-35，100-36上には任意の濃度のＮＤフィルタＮＤ１が配設され、画素100-41，100-42，100-43，100-44，100-45，100-46上にはＮＤフィルタＮＤ１とは異なる任意の濃度のＮＤフィルタＮＤ２が配置されている例を示している。
【００３５】
このような構成とすることにより、列方向に隣接した画素信号において、ＮＤフィルタの濃度差によって生成される画素信号出力差を、演算部112-ａ及び112-ｂにて検出し処理することで、前記出力差により隣接する列間の画素出力信号の利得ばらつきの補正信号を簡便に得ることができる。更に、奇数列及び偶数列の互いに隣接する列間の画素出力信号の利得のばらつきだけでなく、奇数列及び偶数列の画素出力信号に対応させた出力アンプ102-ａと102-ｂとの間の特性ばらつきをも補正することが可能となる。
【００３６】
次に、実施例３について説明する。図５は、実施例３に係る固体撮像装置を示すブロック構成図である。本実施例は、図１に示した実施例１と同様にＯＣＦを画素上に配設する構成のものであるが、例えば補正信号取得領域109 のＯＣＦ配列を、補正信号取得領域109 以外の撮像のための画素領域とは別の配列に変えたものである。本実施例において、補正信号取得領域109 以外の撮像のための画素領域におけるＯＣＦは、一般的なベイヤー配列であり、補正信号取得領域109 においては、画素100-31，100-32，100-33，100-34，100-35，100-36上にはＧr のカラーフィルタが配設され、画素100-41，100-42，100-43，100-44，100-45，100-46上にはＢのカラーフィルタが配置される例を示している。
【００３７】
このような構成とすることにより、列方向に隣接した画素信号において、ＯＣＦ配列によって生成される画素信号出力差を、演算部112-ａ及び112-ｂにて検出し処理することで、隣接する列間の画素出力信号の利得ばらつきの補正信号を簡便に得ることができる。更に、奇数列及び偶数列の互いに隣接する列間の画素出力信号の利得のばらつきだけでなく、奇数列及び偶数列の画素出力信号に対応させた出力アンプ102-ａと102-ｂとの間の特性ばらつきをも補正することが可能となる。
【００３８】
上記実施例２及び実施例３では、濃度の異なるＮＤフィルタ及びＯＣＦを画素上に配設構成したものを示したが、これに限らず、画素アレイ直上に配設される光学的なフィルタについて、入射する光量を制御するために透過率を変化させるようにしたものを用いるのであれば、何を用いても構わない。更に、偏向フィルタなどを複数組み合わせることによって光量制御を行い、明時信号の出力差を得るように構成しても構わないことは言うもまでもない。
【００３９】
以上のように構成することで、固体撮像素子チップに対して特別な基準信号発生回路の追加を行うことなく、半導体製造プロセス終了後の簡単な追加オンチップフィルタ製造プロセスにて、補正信号取得領域の画素への入射光量を制御するように構成することを可能とし、列毎の利得補正用の補正信号の容易な取得が可能となる。
【００４０】
次に、実施例４について説明する。図６は、実施例４に係る固体撮像装置を示すブロック構成図である。上記実施例１〜３と異なる点は、補正信号取得領域109 の画素上に、透過率を制御する減光手段ではなく、開口を制御するブラックフィルタを配置した点である。補正信号取得領域109 の画素100-31，100-32，100-33，100-34，100-35，100-36上には任意の開口の第１のブラックフィルタＢＦ１が形成され、画素100-41，100-42，100-43，100-44，100-45，100-46上には第１のブラックフィルタＢＦ１とは開口率の異なる任意の開口の第２のブラックフィルタＢＦ２が形成されている。
【００４１】
このような構成とすることにより、列方向に隣接した画素信号において、ブラックフィルタＢＦ１，ＢＦ２の開口率差によって生成される画素信号出力差を、演算部112-ａ及び112-ｂにて検出し処理することで、隣接する列間の画素出力信号の利得ばらつきの補正信号を簡便に得ることができる。更に、奇数列及び偶数列の互いに隣接する列間の画素出力信号の利得のばらつきだけでなく、奇数列及び偶数列の画素出力信号に対応させた出力アンプ102-ａと102-ｂとの間の特性ばらつきをも補正することが可能となる。
【００４２】
次に、実施例５について説明する。図７は、実施例５に係る固体撮像装置を示すブロック構成図である。本実施例は、画素上に構成される開口を変化させる手段として、図６に示した実施例４とは別に、補正信号取得領域109 の画素上に、開口を制御するためのオンチップマイクロレンズ（ＯＭＬ）を配設して構成したものである。通常のＯＭＬであれば、画素アレイ内に、同一曲率で一様に形成されているため、各々の画素においては、信号出力差は生じない。そこで、補正信号取得領域109 内の各画素に配設するＯＭＬの曲率を複数種類設けることにより、信号出力差を得るようにしている。
【００４３】
本実施例では、例えば、補正信号取得領域109 内の画素100-31，100-32，100-33，100-34，100-35，100-36上には任意の曲率のＯＭＬ（ＭＬ１）が形成され、画素100-41，100-42，100-43，100-44，100-45，100-46上にはＯＭＬ（ＭＬ１）とは異なる任意の曲率のＯＭＬ（ＭＬ２）が形成されている例を示している。なお、図７において、補正信号取得領域109 内において、ＯＭＬを形成した行と、ＯＭＬを形成しない行を設けることによって信号出力差を得るように構成しても、勿論構わない。
【００４４】
このような構成とすることにより、列方向に隣接した画素信号において、ＯＭＬ（ＭＬ１）とＯＭＬ（ＭＬ２）の開口率差によって生成される画素信号出力差を、演算部112-ａ及び112-ｂにて検出し処理することで、隣接する列間の画素出力信号の利得ばらつきの補正信号を簡便に得ることができる。更に、奇数列及び偶数列の互いに隣接する列間の画素出力信号の利得のばらつきだけでなく、奇数列及び偶数列の画素出力信号に対応させた出力アンプ102-ａと102-ｂとの間の特性ばらつきをも補正することが可能となる。
【００４５】
上記実施例４及び５では、画素に対する開口率の制御に、ブラックフィルタやＯＭＬを使用して、画素信号の出力差を生じさせる例を示したが、開口率を制御することによって画素へ入射する光量を変化させることで、補正信号生成のための画素信号出力差を得る構成のものであれば、その手段は問わない。
【００４６】
以上のように構成することで、固体撮像素子チップに対して特別な基準信号発生回路の追加を行うことなく、半導体製造プロセス終了後の簡単な追加オンチップフィルタもしくはオンチップレンズ製造プロセスにて、補正信号取得領域の画素への入射光量を制御するように構成することを可能とし、列毎の利得補正用信号の容易な取得が可能となる。
【００４７】
次に、実施例６について説明する。図８は，実施例６に係る固体撮像装置を示すブロック構成図である。上記実施例１〜５と異なる点は、補正信号取得領域の画素上で画素信号出力差を得るために、通常の明時信号と暗時の信号を用いた点である。本実施例では、補正信号取得領域109 内の画素100-31，100-32，100-33，100-34，100-35，100-36としては、通常の画素信号取得領域と同一構成の画素が配置され、画素100-41，100-42，100-43，100-44，100-45，100-46上には遮光層が配置されている例を示している。
【００４８】
遮光層は、画素信号取得領域109 内において任意の画素のみ覆うように配置してもよいし、通常固体撮像素子チップ上の画素アレイ周辺部に配置されている、オプティカルブラック領域を遮光画素として用いてもよい。これにより、列方向に隣接した画素信号において、明時画素信号と遮光画素信号の出力差を、演算部112-ａ及び112-ｂにて検出し処理することで、隣接する列間の画素出力信号の利得ばらつきの補正信号を簡便に得ることができる。
【００４９】
以上のように構成することで、固体撮像素子チップに対して特別な基準信号発生回路の追加を行うことなく、通常の固体撮像素子チップの明時画素出力と遮光画素出力をそのまま利用して利得補正用の補正信号を生成することができるようになり、列毎の利得補正用の補正信号の容易な取得が可能となる。
【００５０】
次に、実施例７について説明する。図９は、実施例７に係る固体撮像装置を示すブロック構成図である。上記実施例１〜６と異なる点は、補正信号取得領域109 での同一列画素上において、略同一出力の複数画素の出力を平均化し、前記平均化した少なくとも２種類以上の画素出力レベルの差を検出することにより、利得補正用の補正信号を取得するように構成した点である。図９において、100-11，100-21，100-31，100-41，100-51，100-61，100-12，100-22，100-32，100-42，100-52，100-62，100-13，100-23，100-33，100-43，100-53，100-63，100-14，100-24，100-34，100-44，100-54，100-64，100-15，100-25，100-35，100-45，100-55，100-65，100-16，100-26，100-36，100-46，100-56，100-66は、画素を表し、各画素100-11，100-31，100-51，100-13，100-33，100-53，100-15，100-35，100-55上には、Ｇr のカラーフィルタが、画素100-21，100-41，100-61，100-23，100-43，100-63，100-25，100-45，100-65上には、Ｂのカラーフィルタが、画素100-12，100-32，100-52，100-14，100-34，100-54，100-16，100-36，100-56上には、Ｒのカラーフィルタが、画素100-22，100-42，100-62，100-24，100-44，100-64，100-26，100-46，100-66上には、Ｇb のカラーフィルタがそれぞれ形成されている場合を示している。
【００５１】
ここで上記各画素は、撮像のための画素領域110 を構成し、更に補正信号取得領域109 は列間の画素出力信号の利得ばらつきの補正用の補正信号を取得するための画素信号出力差を生成する画素領域であり、該補正信号取得領域109 は前記撮像のための画素領域110 中に包含されて構成されているものとする。
【００５２】
上記画素領域110 中の画素100-11，100-21，100-31，100-41，100-51，100-61は垂直信号線Ｃ１に接続され、画素100-12，100-22，100-32，100-42，100-52，100-62は垂直信号線Ｃ２に接続され、画素100-13，100-23，100-33，100-43，100-53，100-63は垂直信号線Ｃ３に接続され、画素100-14，100-24，100-34，100-44，100-54，100-64は垂直信号線Ｃ４に接続され、画素100-15，100-25，100-35，100-45，100-55，100-65は垂直信号線Ｃ５に接続され、画素100-16，100-26，100-36，100-46，100-56，100-66は垂直信号線Ｃ６に接続されている。
【００５３】
また、垂直走査回路103 によって選択され、行選択信号が印加される行選択線Ｌ11には、画素100-11，100-12，・・・，100-16が接続され、行選択線Ｌ12には、画素100-21，100-22，・・・，100-26が接続され、行選択線Ｌ13には、画素100-31，100-32，・・・，100-36が接続され、行選択線Ｌ14には、画素100-41，100-42，・・・，100-46が接続され、行選択線Ｌ15には、画素100-51，100-52，・・・，100-56が接続され、行選択線Ｌ16には、画素100-61，100-62，・・・，100-66が接続されている。ここで、例えば垂直信号線Ｃ１に接続される、補正信号取得領域109 の画素100-31と100-51，100-41と100-61には、それぞれ同一のＯＣＦが配置されている。
【００５４】
通常は同一プロセスで製造された固体撮像素子においても、製造ばらつきにより画素からの信号に微小な出力差及び利得差が生じる。本実施例においては、補正信号取得領域109 において略同一画素出力を有する画素、すなわちＧr のＯＣＦが配置されている画素100-31と100-51の出力を平均化する。更に同一列内において、別の複数の略同一画素出力を有する画素、すなわちＢのＯＣＦが配置されている画素100-41と100-61の出力を平均化する。こうして個々の画素間ばらつきの影響を小さく抑えた後、この２種類の平均値の差を、演算部112-ｂにて検出し処理することで、列間の画素出力信号の利得ばらつきの補正信号の取得に利用する。他の垂直信号線Ｃ２〜Ｃ６についても、同一ＯＣＦ間画素にて同様の処理を行い、列間の画素出力信号の利得ばらつきの補正用の補正信号の取得を行う。
【００５５】
本実施例では、補正信号取得領域109 内において同一列内における２種類の同一ＯＣＦを配置した画素同士の平均を取り、列毎の利得補正用の補正信号の取得を行うものを示したが、これに限らず、平均化する画素出力信号は２種類以上であってもよいし、更に同一列内の画素出力差を得るための手段としては、ＯＣＦのみならず、上記各実施例で示した透過率制御、開口率制御、遮光手段などを用いても勿論構わない。
【００５６】
以上のように構成することで、列毎の画素出力信号の利得補正用の補正信号を、より高精度に取得することが可能となる。
【００５７】
上記各実施例では、補正信号取得領域の画素に対して透過率制御、開口率制御、遮光手段を単独に用いて、画素出力差を得る例を示したが、勿論、これらの手段を組み合わせて使用してもよいのは言うまでもない。また、上記各実施例で、撮像動作開始時すなわち補正信号取得時には、補正信号取得領域109 に一様な光が照射されていることが前提となる。一様な光照射手段としては、例えば、固体撮像装置を備えた機器に光源を内蔵し、撮像開始時に点灯させることなどが考えられる。光源については、ＬＥＤでもよいしランプ光源でもよいが、補正信号取得領域109 の全域に亘って一様な光が照射できるものであれば、特にその種類は問わない。また撮像開始時に、照度ムラのない一様な被写体を撮像する他、焦点位置に対して被写体をデフォーカスさせ、補正信号取得領域に被写体の照度ムラなどのパターンの影響を除いた画像を撮像するなどして、補正用信号の取得を行ってもよい。すなわち補正用信号取得時には、補正信号取得領域109 に一様な光を照射できるような構成であれば、その手段は問わない。
【図面の簡単な説明】
【００５８】
【図１】本発明に係る固体撮像装置の実施例１の構成を示すブロック構成図である。
【図２】図１に示した実施例１における補正信号取得領域における奇数列の画素信号の出力差を求める態様を示す説明図である。
【図３】図１に示した実施例１における補正信号取得領域における偶数列の画素信号の出力差を求める態様を示す説明図である。
【図４】本発明の実施例２に係る固体撮像装置の構成を示すブロック構成図である。
【図５】本発明の実施例３に係る固体撮像装置の構成を示すブロック構成図である。
【図６】本発明の実施例４に係る固体撮像装置の構成を示すブロック構成図である。
【図７】本発明の実施例５に係る固体撮像装置の構成を示すブロック構成図である。
【図８】本発明の実施例６に係る固体撮像装置の構成を示すブロック構成図である。
【図９】本発明の実施例７に係る固体撮像装置の構成を示すブロック構成図である。
【図１０】従来の垂直信号線毎のラインアンプの利得ばらつきを補正する手段を備えた固体撮像装置を示すブロック構成図である。
【図１１】図10に示した従来例における基準信号発生回路の構成を示す回路構成図である。
【符号の説明】
【００５９】
100-11〜100-66  画素
101-ａ，101-ｂ  水平走査回路
102-ａ，102-ｂ  出力アンプ
103   垂直走査回路
104-ａ，104-ｂ，104-ｃ，105-ａ，105-ｂ，105-ｃ  ノイズ除去回路
106-ａ，106-ｂ，106-ｃ，107-ａ，107-ｂ，107-ｃ  列選択スイッチ
108-ａ，108-ｂ  水平信号線
109   補正信号取得領域
110   撮像画素領域（画素アレイ）
111   制御部
112-ａ，112-ｂ  演算部
Ｃ１〜Ｃ６  垂直信号線
Ｌ１〜Ｌ４，Ｌ11〜Ｌ16  行選択線
【図１】
2006148613.tif 000003
【図２】
2006148613.tif 000004
【図３】
2006148613.tif 000005
【図４】
2006148613.tif 000006
【図５】
2006148613.tif 000007
【図６】
2006148613.tif 000008
【図７】
2006148613.tif 000009
【図８】
2006148613.tif 000010
【図９】
2006148613.tif 000011
【図１０】
2006148613.tif 000012
【図１１】
2006148613.tif 000013