(57)【要約】      （修正有）【課題】 半導体素子の電極構造及びその製造方法を提供する。【解決手段】 電極の表面に感光膜（接着強化ポリマー層）２１６Ａが追加で塗布された形態の半導体素子。該感光膜２１６Ａは、電極上でフォトリソグラフィ工程で一部分が均一に除去された特徴がある。該電極は、ソルダボール２１４Ａあるいはソルダバンプであり、該半導体素子は、ウェーハレベルパッケージあるいはフリップチップパッケージでありうる。【選択図】 図５Ｈ
2006060219.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子の電極上を感光膜で覆うステップと、
前記半導体素子の電極上を覆う感光膜の一部を除去するフォトリソグラフィ工程を進めるステップと、を含むことを特徴とする半導体素子の製造方法。
【請求項２】
前記半導体素子の電極は、ソルダボール及びソルダバンプのうち選択された一つであることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記半導体素子電極の下部は、半導体素子にある導電層に接続され、
前記半導体素子電極の上部は、感光膜の一部が除去されたことを特徴とする請求項２に記載の半導体素子の製造方法。
【請求項４】
前記半導体素子にある電極の直径は、前記電極に塗布された感光膜を除去して露出された直径より大きいことを特徴とする請求項３に記載の半導体素子の製造方法。
【請求項５】
前記導電層は、半導体チップ上に設けられた導電層であることを特徴とする請求項３に記載の半導体素子の製造方法。
【請求項６】
前記導電層は、印刷回路基板上に設けられたことを特徴とする請求項３に記載の半導体素子の製造方法。
【請求項７】
前記フォトリソグラフィ工程は、
前記半導体素子の電極上を覆う感光膜に光を照射し、
前記光が照射された部分を現像し、
前記現像が進んだ感光膜を熱処理する工程を備えることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項８】
前記熱処理温度は、前記感光膜に粘着性が生じる温度を超過することを特徴とする請求項７に記載の半導体素子の製造方法。
【請求項９】
前記感光膜は、ポリイミドを含み、前記熱処理温度は３００〜３５０℃範囲であることを特徴とする請求項８に記載の半導体素子の製造方法。
【請求項１０】
前記感光膜は、ポリベンズオキサゾールを含み、前記熱処理温度は２８０〜３５０℃範囲であることを特徴とする請求項８に記載の半導体素子の製造方法。
【請求項１１】
前記感光膜は、前記半導体素子の電極だけでなく隣接する絶縁膜上にも覆われることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項１２】
前記感光膜は、前記半導体素子の導電層上にも覆われることを特徴とする請求項３に記載の半導体素子の製造方法。
【請求項１３】
前記感光膜は、ポリイミド及びポリベンズオキサゾールのうち選択された一つを含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項１４】
外部との連結のために、下部に複数の電極を持つ半導体素子を準備するステップと、
前記外部との連結のために、複数の電極がある半導体素子の下部に感光膜を覆うステップと、
前記半導体素子の電極上を覆う感光膜の一部を除去するフォトリソグラフィ工程を進めるステップと、を含むことを特徴とする半導体素子の製造方法。
【請求項１５】
前記フォトリソグラフィ工程を進めた後に前記感光膜は、
前記半導体素子の複数の電極上で前記電極の直径より小さな均一な直径サイズの露出された開口部を持つことを特徴とする請求項１４に記載の半導体素子の製造方法。
【請求項１６】
前記フォトリソグラフィ工程を進めた後に前記感光膜は、
前記半導体素子の複数の電極の側面は保護し、上部は段々と薄くなって電極表面が露出された丸い面を持つことを特徴とする請求項１５に記載の半導体素子の製造方法。
【請求項１７】
前記フォトリソグラフィ工程は、
前記感光膜に光を照射し、前記感光膜で光が照射された部分を現像し、前記現像が終わった感光膜を熱処理するステップを含むことを特徴とする請求項１４に記載の半導体素子の製造方法。
【請求項１８】
前記熱処理温度は、前記感光膜に粘着性が生じる温度を超過することを特徴とする請求項１７に記載の半導体素子の製造方法。
【請求項１９】
前記感光膜は、ポリイミド及びポリベンズオキサゾールのうち選択された一つを含むことを特徴とする請求項１４に記載の半導体素子の製造方法。
【請求項２０】
前記半導体素子の複数の電極は、ソルダボール及びソルダバンプのうち選択された一つであることを特徴とする請求項１４に記載の半導体素子の製造方法。
【請求項２１】
スクライブラインにより複数のチップに分離され、分離されたそれぞれのチップ領域の底には複数の電極が搭載されたウェーハを準備するステップと、
前記複数の電極がある前記ウェーハの表面に感光膜を覆うステップと、
前記それぞれのチップ領域にある複数の電極が露出されるように、前記感光膜の一部が除去されるフォトリソグラフィ工程を進めるステップと、を含むことを特徴とするウェーハレベルパッケージ製造方法。
【請求項２２】
前記フォトリソグラフィ工程は、前記ウェーハのスクライブライン上にある感光膜の一部を除去する工程をさらに含むことを特徴とする請求項２１に記載のウェーハレベルパッケージ製造方法。
【請求項２３】
前記感光膜の一部を除去した後に、
前記スクライブラインに沿って前記ウェーハを切断するソーイング工程をさらに進めることを特徴とする請求項２２に記載のウェーハレベルパッケージ製造方法。
【請求項２４】
前記フォトリソグラフィ工程は、
前記ウェーハの表面を覆う感光膜に光を照射し、
前記光が照射された部分を現像し、
前記現像が進んた感光膜を熱処理する工程を備えることを特徴とする請求項２１に記載のウェーハレベルパッケージ製造方法。
【請求項２５】
前記熱処理温度は、前記感光膜に粘着性が生じる温度を超過することを特徴とする請求項２４に記載のウェーハレベルパッケージ製造方法。
【請求項２６】
前記感光膜は、ポリイミド及びポリベンズオキサゾールのうち選択された一つを含むことを特徴とする請求項２１に記載のウェーハレベルパッケージ製造方法。
【請求項２７】
前記複数の電極は、ソルダボール及びソルダバンプのうち選択された一つであることを特徴とする請求項２１に記載のウェーハレベルパッケージ製造方法。
【請求項２８】
下部に導電層を持つ半導体素子本体と、
前記半導体素子本体にある導電層に接続された電極と、
前記電極の側面を部分的に覆い、かつ前記電極の上部に露出された開口部が生じるように設けられたプリキュアされた状態の感光膜材質のポリマー層と、を備えることを特徴とする半導体素子。
【請求項２９】
前記電極は、ソルダボール及びソルダバンプのうち選択された一つであることを特徴とする請求項２８に記載の半導体素子。
【請求項３０】
前記電極の直径は、前記ポリマー層にある開口部の直径より大きいことを特徴とする請求項２９に記載の半導体素子。
【請求項３１】
前記ポリマー層は、少なくともポリイミド及びポリベンズオキサゾールのうち選択された一つを含むことを特徴とする請求項２８に記載の半導体素子。
【請求項３２】
表面に付着された複数の電極を備える半導体素子と、
前記電極がある半導体素子の表面を覆い、かつ前記電極の上部を露出する開口部を持ってプリキュアされた感光膜材質からなるポリマー層と、を備えることを特徴とする半導体素子。
【請求項３３】
前記複数の電極は、ソルダボール及びソルダバンプのうち選択された一つであることを特徴とする請求項３２に記載の半導体素子。
【請求項３４】
前記電極の直径は、前記ポリマー層により露出された開口部の直径より大きいことを特徴とする請求項３３に記載の半導体素子。
【請求項３５】
前記半導体素子は、ウェーハレベルパッケージに使われる半導体チップであることを特徴とする請求項３２に記載の半導体素子。
【請求項３６】
前記半導体素子は、フリップチップパッケージに使われる半導体チップであり、露出された電極の上部はフリップチップパッケージの印刷回路基板の第１面と連結されたことを特徴とする請求項３２に記載の半導体素子。
【請求項３７】
前記ポリマー層は、ポリイミド及びポリベンズオキサゾールのうち選択された一つであることを特徴とする請求項３２に記載の半導体素子。
【請求項３８】
前記表面に対向する印刷回路基板の第２面に付着された他の複数の電極と、
前記印刷回路基板の第２面を覆い、かつ前記他の複数電極の上部を露出させる開口部を持つ他のポリマー層と、をさらに備えることを特徴とする請求項３２に記載の半導体素子。
【請求項３９】
前記他のポリマー層は、プリキュアされた感光膜からなることを特徴とする請求項３８に記載の半導体素子。
【請求項４０】
導電層を備え、かつ前記導電層に複数電極の下部がそれぞれ接続された半導体素子と、
前記半導体素子の導電層及び電極と付着され、かつ前記複数の電極の上部を露出させる開口部を備えるが、前記開口部の直径が前記電極の直径より小さな構造のポリマー層と、を備えることを特徴とする半導体素子。
【請求項４１】
前記導電層は、ウェーハレベルパッケージの導電性再配置パターンであることを特徴とする請求項４０に記載の半導体素子。
【請求項４２】
前記ポリマー層は、プリキュアされた状態の感光膜であることを特徴とする請求項４０に記載の半導体素子。
【請求項４３】
前記複数の電極は、ソルダボール及びソルダバンプのうち選択された一つであることを特徴とする請求項４０に記載の半導体素子。
【請求項４４】
前記電極の直径は、前記電極に付着された感光膜にある開口部の直径より大きいことを特徴とする請求項４３に記載の半導体素子。
【請求項４５】
前記ポリマー層は、ポリイミド及びポリベンズオキサゾールのうち選択された一つを含むことを特徴とする請求項４３に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップ及び半導体パッケージに係り、より詳細には、半導体チップ及び半導体素子に感光膜が形成された電極構造及びその製造方法に関する。
【背景技術】
【０００２】
半導体パッケージが高速化するにつれて、外部連結端子が多くなって小型になれば、ワイヤーボンディングのような接続技術は、その採択において物理的限界を表す。したがって、高速化されて多くの外部連結端子を保有した半導体パッケージに適した接続技術の必要性が増大する。このような必要性に応じるために、ワイヤーボンディングと比較して、小型化された半導体パッケージに適した他の接続技術が採択されたフリップチップパッケージ及びウェーハレベルパッケージ（ＷＬＰ：Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）が登場している。
【０００３】
フリップチップパッケージ及びＷＬＰは、ソルダボールあるいはソルダバンプのような電極を備えている。前記ソルダボールあるいはソルダバンプのような電極は、半導体素子において信頼性及び接続の実効性を左右する重要な構成要素である。
【０００４】
従来技術による半導体素子の電極として使われるソルダバンプの構造を、図１及び図２を参照して説明する。図１は、従来技術によるフリップチップパッケージの断面図であり、図２は、図１のフリップチップパッケージに搭載されるソルダバンプについての断面図である。
【０００５】
図１及び図２を参照すれば、半導体チップ１が基板９上のダイパッドに通常の方法によって搭載されている。前記半導体チップ１には、ソルダバンプ５を連結するための開口部が形成されている。前記開口部は、前記半導体チップ１にある一つあるいは二つのパッシベーション層（図２の３、４）をエッチングしてチップパッド２を露出させた部分である。したがって、ソルダバンプ５は、前記開口部を通じてチップパッド２と電気的に連結される。
【０００６】
一般的に、前記ソルダバンプ５とチップパッド２との間には、一つあるいは二つのＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌｌｕｒｇｙ）層７が介在されている。前記ＵＢＭ層７は、前記チップパッド２に接続されたソルダバンプ５の接続信頼性を高めるためのものであり、半導体チップ１への湿気侵入を防止する役割をする。例えば、前記ＵＢＭ層７は、クロム（Ｃｒ）、チタン（Ｔｉ）及びチタンタングステン（ＴｉＷ）を材質とする接着層を備えることができ、銅（Ｃｕ）、ニッケル（Ｎｉ）及びニッケルバニジウム（ＮｉＶ）を材質とするウェッティング層を備えることができる。そして、ソルダバンプ５の円滑な接続のために、金（Ａｕ）材質のメッキ層も備えることができる。
【０００７】
前記ソルダバンプ５は、印刷回路基板９の一面にあるパッド８に再び接続されている。前記パッド８は、再び印刷回路基板９を通じて反対面に存在するソルダボール１０と連結されている。図１の参照符号１２は、半導体チップ１から発生する熱を外部に排出するためのヒートシンクを示し、参照符号１１は、半導体パッケージを物理的に支えるのに使われる補強材をそれぞれ示す。
【０００８】
前記半導体パッケージは、構成要素の熱膨張係数差によって機械的なストレスが発生するが、このような機械的なストレスはソルダバンプ５に集中する。それにより、前記機械的なストレスに起因して前記半導体パッケージの信頼性を低下させる原因となる。図２は、このような熱膨張係数の差に起因した機械的なストレスが原因となって、半導体パッケージのソルダバンプにクラック１３が発生した例を示す。このようなクラック１３の程度がソルダバンプ５で大きければ大きいほど、半導体パッケージが不良になる確率はさらに高くなる。
【０００９】
特許文献１は、このようなソルダバンプの連結特性を強化させる構造の半導体パッケージについて記載している。図３に示すように、このような半導体パッケージの構造４０は、チップパッド１２の一端と連結されたパッド再配置層１７が第１パッシベーション層１４上に拡張されており、ソルダバンプ３２が、前記パッド再配置層１７と連結されて絶縁層２４上に形成されている。そして、ソルダバンプ３２は、周辺に形成された接着強化層３４により、接着特性が強化されている。前記接着強化層３４は、低い粘度を持つポリマーをディスペンシング方式で塗布した後、それを硬化させる方式で形成できる。前記低い粘度を持つポリマーは、表面張力特性によって前記ソルダバンプ３２をいずれも覆わずに上部を露出させる。このような構造で設けられた接着強化層３４は、半導体パッケージが印刷回路基板に搭載された後、ソルダバンプ３２に集中する機械的なストレスを吸収する。
【００１０】
前記ソルダバンプ３２上で一部が露出される接着強化層３４は、ディスペンシング後に硬化させる時に、その露出される大きさを制御することがかなり難しい。これにより、ソルダバンプ３２上に露出される接着強化層３４の開口部が全体的に均一にならないという問題が発生する。このような開口部の大きさが均一でないという問題は、前記ソルダバンプが印刷回路基板に連結される時に連結状態が脆弱になって、印刷回路基板と半導体チップとの電気的連結を不安定にする。このような問題点は、半導体パッケージにソルダバンプの数が多ければ多いほどさらに悪化する。
【特許文献１】米国特許ＵＳ６，１８７，６１５号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明が解決しようとする技術的課題は、前述した問題点を解決できるように、ソルダバンプの接着信頼性を高めるための物質として感光膜を使用し、ソルダバンプの上部をフォトリソグラフィ工程で開口させることによって、一定の直径の開口部を持つ電極を備える半導体素子の製造方法を提供するところにある。
【００１２】
本発明が解決しようとする他の技術的課題は、前述した問題点を解決できるように、ソルダバンプの接着信頼性を高めるための物質として感光膜を使用し、ソルダバンプの上部をフォトリソグラフィ工程で開口させることによって、一定の直径の開口部を持つ電極を備える半導体素子を提供するところにある。
【課題を解決するための手段】
【００１３】
前記技術的課題を達成するために本発明による半導体素子の製造方法は、半導体素子の電極上を感光膜で覆うステップと、前記半導体素子の電極上を覆う感光膜の一部を除去するフォトリソグラフィ工程を進めるステップと、を含むことを特徴とする。
【００１４】
前記技術的課題を達成するために本発明による半導体素子の製造方法は、外部との連結のために、下部に複数の電極を持つ半導体素子を準備するステップと、前記外部との連結のために、複数の電極がある半導体素子の下部に感光膜を覆うステップと、前記半導体素子の電極上を覆う感光膜の一部を除去するフォトリソグラフィ工程を進めるステップと、を含むことを特徴とする。
【００１５】
前記技術的課題を達成するために本発明による半導体素子の製造方法は、スクライブラインにより複数のチップに分離され、分離されたそれぞれのチップ領域の底には複数の電極が搭載されたウェーハを準備するステップと、前記複数の電極がある前記ウェーハの表面に感光膜を覆うステップと、前記それぞれのチップ領域にある複数の電極が露出されるように、前記感光膜の一部が除去されるフォトリソグラフィ工程を進めるステップと、を含むことを特徴とする。
【００１６】
前記他の技術的課題を達成するために本発明による半導体素子は、下部に導電層を持つ半導体素子本体と、前記半導体素子本体にある導電層に接続された電極と、前記電極の側面を部分的に覆い、かつ前記電極の上部に露出された開口部が生じるように設けられたプリキュアされた状態の感光膜材質のポリマー層と、を備えることを特徴とする。
【００１７】
前記他の技術的課題を達成するために本発明による半導体素子は、表面に付着された複数の電極を備える半導体素子と、前記電極がある半導体素子の表面を覆い、かつ前記電極の上部を露出する開口部を持ってプリキュアされた感光膜材質からなるポリマー層と、を備えることを特徴とする。
【００１８】
前記他の技術的課題を達成するために本発明による半導体素子は、ウェーハレベルパッケージであって、導電層を備え、かつ前記導電層に複数電極の下部がそれぞれ接続された半導体素子と、前記半導体素子の導電層及び電極と付着され、かつ前記複数の電極の上部を露出させる開口部を備えるが、前記開口部の直径が前記電極の直径より小さな構造のポリマー層と、を備えることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、第１に、半導体素子で接着強化層として感光性ポリマーを使用し、フォトリソグラフィ工程でソルダボールあるいはソルダバンプの上部を均一な大きさで露出させるために、半導体素子が印刷回路基板に搭載される時に電気的連結の信頼性を高めることができる。第２に、ソルダボールあるいはソルダバンプに接着強化層を使用するために、半導体素子が印刷回路基板に搭載された後、ソルダボールあるいはソルダバンプに集中する機械的なストレスを吸収できる。第３に、図５Ｅのように導電性再配置パターン上に絶縁膜を再び使用せずに感光膜を使用し、それを除去できるために、半導体素子を薄くすることができる。
【発明を実施するための最良の形態】
【００２０】
以下、添付された図面を参照して本発明の望ましい実施形態を詳細に説明する。しかし、下の詳細な説明で開示される実施形態は、本発明を限定しようとする意味ではなく、当業者が本発明を実施することができる程度に明確かつ十分に記載するために提供するものである。
【００２１】
図４Ａないし図４Ｇは、本発明の一実施形態による半導体パッケージの製造方法を説明するために示す断面図である。
【００２２】
図４Ａを参照すれば、半導体チップ１００はウェーハ製造工程によって準備され、前記半導体チップ１００上には集積回路層１０２が形成されており、前記集積回路層１０２上にはチップパッド１０４及びパッシベーション層１０６と絶縁層１０８とが順次に形成されている。
【００２３】
前記絶縁層１０８は、ＢＣＢ（Ｂｅｎｚｏ Ｃｙｃｌｏ Ｂｕｔｅｎｅ）、ポリイミド、エポキシ、酸化膜、窒化膜あるいはそれを備える複合膜になりうる。図面に図示されているように、前記パッシベーション層１０６及び絶縁層１０８の一部がエッチングされて、チップパッド１０４の表面を露出させる開口部が形成されている。
【００２４】
図４Ｂを参照すれば、導電性再配置パターン１１０が前記チップパッド１０４と連結されて、前記パッシベーション層１０６及び前記絶縁層１０８をエッチングして形成した開口部を通じて前記絶縁層１０８上に拡張されている。
【００２５】
図４Ｃを参照すれば、他の絶縁層１１２が前記結果物上に堆積される。その後、フォトリソグラフィ工程を通じて前記他の絶縁層１１２がパターニングされて前記導電性再配置パターン１１０の一部が露出される。前記絶縁層１０８上にある導電性再配置パターン１１０の一部が露出された開口部は、ソルダボールパッド１１５となる。
【００２６】
図４Ｄ及び図４Ｅを参照すれば、ソルダボール１１４が前記ソルダボールパッド１１５上に置かれる。そして、熱を通じるリフロー工程が進み、前記ソルダボール（図４Ｅの１１４Ａ）は、前記ソルダボールパッド１１５上に搭載される。
【００２７】
次いで、図４Ｆを参照すれば、感光性ポリマー層１１６が、前記絶縁層１１２及び前記ソルダボール１１４Ａを備える図４Ｅの結果物上に塗布される。前記感光性ポリマー層１１６は、ポリイミド及びポリベンズオキサゾール（ＰＢＯ：ＰｏｌｙＢｅｎｚＯｘａｚｏｌ）のうち選択されたいずれか一つでありうる。また、前記感光性ポリマー層１１６は、スクリーンプリンティング、スピンコーティング、ディスペンシング技法、あるいは図４Ｅの結果物を液状のポリマー材料に浸漬する方法で形成できる。
【００２８】
図４Ｇを参照すれば、前記感光性ポリマー層１１６に対してフォトリソグラフィ工程を進める。これにより、前記感光性ポリマー層１１６の一部は除去される。これにより、前記ソルダボール１１４Ａの上部には全体的に均一な大きさで露出される開口部１１８が形成される。図面に図示されているように、接着強化用ポリマー層１１６Ａは、ソルダボール１１４Ａの側面を包む形態になっている。望ましくは、前記ソルダボール１１４Ａの直径は、前記接着強化用ポリマー層１１６Ａに形成された開口部の直径より大きい。すなわち、前記接着強化用ポリマー層１１６Ａにある開口部１１８の直径は、前記ソルダボール１１４Ａの直径より小さくしてフォトリソグラフィ工程を進めることが好ましい。
【００２９】
前記フォトリソグラフィ工程は、前記感光性ポリマー層１１６に光を照射し、前記光が照射された領域を現像し、それを熱処理する方式で進む。前記熱処理は、前記感光性ポリマー層１１６が粘着性を持つ温度（ｖｉｓｃｏｓｉｔｙ ｔｅｍｐｅｒａｔｕｒｅ）より高い温度で進むことが好ましい。
【００３０】
このような熱処理は、感光性ポリマー層１１６に対してキュアリング及びリフロー工程を進めて達成できる。図４Ｇにも示すように、リフロー工程を進めれば、接着強化用ポリマー層１１６Ａは、前記ソルダボール１１４Ａの上部でその厚さが段々と薄くなる形態となる。一例として、前記感光性ポリマー層１１６がポリイミドである場合、前記熱処理は３００〜３５０℃の温度範囲で進めることが好ましい。そして、前記感光性ポリマー層１１６がＰＢＯである場合、前記熱処理は、２８０〜３５０℃の温度範囲で進めることができる。図面に図示されていないが、一般的に前記図４Ｇにある半導体チップ１００の構造は、複数のソルダボール１１４Ａを備えうる構造である。
【００３１】
また、本発明は、図４Ｇに示したウェーハレベル工程に限定されず、ウェーハの半導体チップが一つずつ分離された状態でも適用できる。この場合、ウェーハにある個別半導体チップを区分するスクライブラインにも、前記接着強化用ポリマー層１１６に進めた方式と同一にフォトリソグラフィ工程を進める。そして、ウェーハに、スクライブラインに沿って個別半導体チップを切断するソーイング工程を進める必要がある。前記スクライブライン上にある感光性ポリマー層を除去する理由は、前記ソーイング工程で残留ポリマーによる汚染を防止するためである。
【００３２】
本発明で、前記接着強化用ポリマー層１１６Ａは、半導体素子が印刷回路基板に搭載された状態で、経時的に前記ソルダボール１１４Ａに集中する機械的、物理的ストレスを吸収するのに効果的である。
【００３３】
さらに図３で説明したように、半導体パッケージ組立工程で接着強化層を形成せず、ウェーハ製造工程でフォトリソグラフィ工程を通じて開口部を形成すれば、さらに精密にソルダボール１１４Ａの上部を均一な大きさで露出させる接着強化用ポリマー層１１６Ａを形成できる。このような効果は、半導体素子にあるソルダボール１１４Ａの数が多い場合にさらに有効であり、半導体パッケージと印刷回路基板との接着の強さ及び電気的接続能力を改善できる。
【００３４】
図５Ａないし図５Ｈは、本発明の他の実施形態の半導体パッケージの製造方法を説明するために示す断面図である。
【００３５】
図５Ａを参照すれば、半導体チップ２００はウェーハ製造工程によって提供され、前記半導体チップ２００上には集積回路層２０２が形成されており、前記集積回路層２０２上には、チップパッド２０４と、パッシベーション層２０６と絶縁層２０８とが順次に形成されている。前記絶縁層２０８は、ＢＣＢ、ポリイミド、エポキシ、酸化膜、窒化膜あるいはそれを含む複合膜になりうる。図面に示したように、前記パッシベーション層２０６及び絶縁層２０８の一部がエッチングされてチップパッド２０４の表面を露出させる開口部が形成されている。
【００３６】
図５Ｂを参照すれば、導電性再配置パターン２１０が前記チップパッド２０４と連結されている。このような導電性再配置パターン２１０は、前記パッシベーション層２０６及び前記絶縁層２０８をエッチングして形成した開口部を通じて、前記絶縁層２０８上に拡張されている。
【００３７】
図５Ｃを参照すれば、前記結果物上に犠牲感光膜２１３が堆積される。その後、フォトリソグラフィ工程を通じて、前記犠牲感光膜２１３は、前記導電性再配置パターン２１０上でパターニングされる。これにより、導電性再配置パターン２１０の一部が露出される。前記犠牲感光膜２１３により導電性再配置パターン２１０の一部が露出された開口部は、ソルダボールパッド２１５となる。
【００３８】
図５Ｄ及び図５Ｅを参照すれば、ソルダボール２１４が前記ソルダボールパッド２１５上に置かれる。そして熱を通じたリフロー工程が進み、前記ソルダボール（図５Ｅの２１４Ａ）は、前記ソルダボールパッド２１５上に電気的に接続されるように搭載される。
【００３９】
図５Ｆ及び図５Ｇを参照すれば、前記犠牲感光膜２１３は、前記導電性再配置パターン２１０が露出されるようにいずれも除去される。その後、感光性ポリマー層２１６が、図５Ｆの結果物で前記導電性再配置パターン２１０及びソルダボール２１４Ａを完全に覆う構造で塗布される。
【００４０】
前記感光性ポリマー層２１６は、ポリイミド及びＰＢＯのうち選択されたいずれか一つでありうる。また、前記感光性ポリマー層２１６は、スクリーンプリンティング、スピンコーティング、ディスペンシング技法、あるいは前記図５Ｆの結果物を液状のポリマー材料に浸漬する方法で形成できる。
【００４１】
図５Ｈを参照すれば、前記感光性ポリマー層２１６に対してフォトリソグラフィ工程を進める。これにより、前記感光性ポリマー層２１６の一部は除去される。これにより、前記ソルダボール２１４Ａの上部に、前記接着強化用ポリマー層２１６Ａにより全体的に均一な大きさで露出された開口部２１８が形成される。図面に図示されているように、接着強化用ポリマー層２１６Ａは、ソルダボール２１４Ａの側面を包む形態になっている。望ましくは、ソルダボール２１４Ａの直径は、前記接着強化用ポリマー層２１６Ａに形成された開口部の直径より大きいことが好ましい。
【００４２】
前記フォトリソグラフィ工程は、前記感光性ポリマー層２１６に光を照射し、前記光が照射された領域を現像し、それを熱処理する方式で進む。前記熱処理は、前記感光性ポリマー層２１６が粘着性を持つ温度より高い温度で進むことが好ましい。
【００４３】
このような熱処理は、感光性ポリマー層２１６に対してキュアリング及びリフロー工程を進めて達成できる。図５Ｈにも示すように、リフロー工程を進めれば、接着強化用ポリマー層２１６Ａは前記ソルダボール２１４Ａの上部でその厚さが段々と薄くなる形態となる。一例として、前記感光性ポリマー層２１６がポリイミドである場合、前記熱処理は３００〜３５０℃の温度範囲で進めることが好ましい。そして、前記感光性ポリマー層２１６がＰＢＯである場合、前記熱処理は２８０〜３５０℃の温度範囲で進む。
【００４４】
図面に図示されていないが、一般的に前記図５Ｈにある半導体チップ２００の構造は、複数のソルダボール２１４Ａを備えられる構造である。また、本発明は、図５Ｈに示したウェーハレベル工程に限定されるものではなく、ウェーハの半導体チップが一つずつ分離された状態でも適用できる。この場合、ウェーハにある個別半導体チップを区分するスクライブラインにも、前記接着強化用ポリマー層２１６に進めた方式と同一にフォトリソグラフィ工程を進める。そして、ウェーハに、スクライブラインに沿って個別半導体チップを切断するソーイング工程を進める必要がある。前記スクライブライン上にある感光性ポリマー層を除去する理由は、前記ソーイング工程で残留ポリマーによる汚染を防止するためである。
【００４５】
本発明で、前記接着強化用ポリマー層２１６Ａは、半導体素子が印刷回路基板に搭載された状態で、経時的に前記ソルダボール２１４Ａに集中する機械的、物理的ストレスを吸収するのに効果的である。
【００４６】
さらに、図３で説明された従来技術のように半導体パッケージ組立工程ではない、ウェーハ製造工程でフォトリソグラフィ工程を通じて開口部を形成すれば、さらに精密にソルダボール２１４Ａの上部を均一な大きさで露出させる接着強化用ポリマー層２１６Ａを形成できる。このような効果は、半導体素子にあるソルダボール２１４Ａの数が多い場合にさらに有効であり、半導体パッケージと印刷回路基板との接着程度及び電気的接続能力を改善できる。
【００４７】
図６は、本発明のさらに他の実施形態によるフリップチップパッケージの断面図であり、図７は、他の実施形態によって図６のフリップチップパッケージに備えられるソルダバンプの断面図である。
【００４８】
図６及び図７を参照すれば、半導体チップ４００を備えるフリップチップパッケージは、半導体チップ４００上に形成されたパッシベーション層３０６及び絶縁層３０８をエッチングして設けられたそれぞれのチップパッド３０４に接続されたアレイ型のソルダバンプ４１４Ａを備えている。そして、前記ソルダバンプ４１４Ａとチップパッド３０４との間には、接着層３１０及びスタッド層３２０を備えている。前記スタッド層３２０は、ニッケルあるいはニッケル合金を使用して形成できる。
【００４９】
感光性ポリマーを材質とする接着強化層４１６Ａは、前記ソルダバンプ４１４Ａの上部を露出させ、残りの半導体チップ４００の上部を覆っている。前記接着強化層４１６Ａは、プリキュアされた状態の感光性ポリマーを通じて形成でき、前述した図４Ａないし図４Ｇの方法あるいは図５Ａ〜図５Ｈの方法を通じて設けることができる。
【００５０】
図６の参照符号４３０は、アンダーフィルとして使われる保護レジン層を示す。図６に示すように、アレイ型ソルダバンプ４１４Ａは、印刷回路基板５００の一側面にあるコンタクト電極用パッドに接続される。前記印刷回路基板５００の反対面には、アレイ型ソルダボール５１４Ａが接続されている。本発明によれば、前記ソルダボール５１４Ａが接続された印刷回路基板５００の反対面にも、他の接着強化層５１６Ａが形成される。前記他の接着強化層５１６Ａは、ソルダバンプ４１６Ａに形成されたものと同一にプリキュアされた感光性ポリマー層を使用して、図４Ａないし図４Ｇの方法あるいは図５Ａないし図５Ｈの方法を通じて形成できる。
【００５１】
図７に説明された実施形態は、導電性再配置パターン（図４Ｇの１１０、図５Ｈの２１０）を使用しない点で、前述した実施形態とは差がある。そして、接着強化層４１６Ａ、５１６Ａがソルダバンプ４１４Ａ及びソルダボール５１４Ａにいずれも適用される特徴がある。したがって、本発明でいう電極は、半導体チップあるいは半導体パッケージの外部連結端子として使われるソルダボールあるいはソルダバンプをいずれも含む概念である。
【００５２】
本発明は前記実施形態に限定されず、本発明が属する技術的思想内で当業者により多くの変形が可能であるということが明らかである。
【産業上の利用可能性】
【００５３】
本発明は、半導体素子及びその製造方法に適用でき、より詳細には、ソルダボールまたはソルダバンプのような電極を備える半導体素子及びその製造方法に適用できる。
【図面の簡単な説明】
【００５４】
【図１】従来技術によるフリップチップパッケージの断面図である。
【図２】図１のフリップチップパッケージに搭載されるソルダバンプについての断面図である。
【図３】従来技術で、ソルダバンプの接着強化層を備えるフリップチップパッケージの断面図である。
【図４Ａ】本発明の一実施形態による半導体パッケージの製造方法を説明するために示す断面図である。
【図４Ｂ】本発明の一実施形態による半導体パッケージの製造方法を説明するために示す断面図である。
【図４Ｃ】本発明の一実施形態による半導体パッケージの製造方法を説明するために示す断面図である。
【図４Ｄ】本発明の一実施形態による半導体パッケージの製造方法を説明するために示す断面図である。
【図４Ｅ】本発明の一実施形態による半導体パッケージの製造方法を説明するために示す断面図である。
【図４Ｆ】本発明の一実施形態による半導体パッケージの製造方法を説明するために示す断面図である。
【図４Ｇ】本発明の一実施形態による半導体パッケージの製造方法を説明するために示す断面図である。
【図５Ａ】本発明の他の実施形態による半導体パッケージの製造方法を説明するために示す断面図である。
【図５Ｂ】本発明の他の実施形態による半導体パッケージの製造方法を説明するために示す断面図である。
【図５Ｃ】本発明の他の実施形態による半導体パッケージの製造方法を説明するために示す断面図である。
【図５Ｄ】本発明の他の実施形態による半導体パッケージの製造方法を説明するために示す断面図である。
【図５Ｅ】本発明の他の実施形態による半導体パッケージの製造方法を説明するために示す断面図である。
【図５Ｆ】本発明の他の実施形態による半導体パッケージの製造方法を説明するために示す断面図である。
【図５Ｇ】本発明の他の実施形態による半導体パッケージの製造方法を説明するために示す断面図である。
【図５Ｈ】本発明の他の実施形態による半導体パッケージの製造方法を説明するために示す断面図である。
【図６】本発明のさらに他の実施形態によるフリップチップパッケージの断面図である。
【図７】前記図６のフリップチップパッケージに備えられるソルダバンプの断面図である。
【符号の説明】
【００５５】
２００  半導体チップ
２０２  集積回路層
２０４  チップパッド
２０６  パッシベーション層
２０８  絶縁層
２１０  導電性再配置パターン
２１４Ａ  ソルダボール
２１６Ａ  接着強化用ポリマー層
２１８  開口部
【図１】
2006060219.tif 000003
【図２】
2006060219.tif 000004
【図３】
2006060219.tif 000005
【図４Ａ】
2006060219.tif 000006
【図４Ｂ】
2006060219.tif 000007
【図４Ｃ】
2006060219.tif 000008
【図４Ｄ】
2006060219.tif 000009
【図４Ｅ】
2006060219.tif 000010
【図４Ｆ】
2006060219.tif 000011
【図４Ｇ】
2006060219.tif 000012
【図５Ａ】
2006060219.tif 000013
【図５Ｂ】
2006060219.tif 000014
【図５Ｃ】
2006060219.tif 000015
【図５Ｄ】
2006060219.tif 000016
【図５Ｅ】
2006060219.tif 000017
【図５Ｆ】
2006060219.tif 000018
【図５Ｇ】
2006060219.tif 000019
【図５Ｈ】
2006060219.tif 000020
【図６】
2006060219.tif 000021
【図７】
2006060219.tif 000022