(57)【要約】【課題】  所望の電気特性を有する積層セラミックコンデンサなどの積層型電子部品を製造するために最適な焼成温度を、迅速に予測するための方法を提供すること。【解決手段】  複数の内部電極層２がセラミック層３を介して積層してある積層型コンデンサ素子本体１０を製造するための焼成温度を予測する方法である。まず、複数の焼成前素子本体１０ａを準備する。次に、複数の焼成前素子本体１０ａを、それぞれ異なる試験温度で焼成し、焼成後素子本体を形成する。焼成前素子本体の幅寸法に対して、焼成後素子本体における幅寸法ＷのＷ収縮率または長手寸法ＬのＬ収縮率を測定する。試験温度とＷ収縮率またはＬ収縮率との関係を示すグラフから、収縮率の傾きが急に変化する変化点Ｓ１に対応する試験温度を、最適な焼成温度の近傍として決定する。【選択図】        図３
2006156838.tif 000002
【特許請求の範囲】
【請求項１】
複数の内部電極層がセラミック層を介して積層してある積層型電子部品用素子本体を製造するための焼成温度を予測する方法であって、
複数の焼成前素子本体を準備する工程と、
複数の前記焼成前素子本体を、それぞれ異なる試験温度で焼成し、焼成後素子本体を形成する工程と、
前記焼成前素子本体の幅寸法に対して、前記焼成後素子本体における幅寸法の幅寸法収縮率を測定する工程と、
前記試験温度と前記幅寸法収縮率との関係を示すグラフから、前記幅寸法収縮率の傾きが急に変化する変化点に対応する試験温度を、最適な焼成温度の近傍として決定する工程と、を有する
積層型電子部品用素子本体の焼成温度の予測方法。
【請求項２】
複数の内部電極層がセラミック層を介して積層してある積層型電子部品用素子本体を製造するための焼成温度を予測する方法であって、
複数の焼成前素子本体を準備する工程と、
複数の前記焼成前素子本体を、それぞれ異なる試験温度で焼成し、焼成後素子本体を形成する工程と、
前記焼成前素子本体の長手寸法に対して、前記焼成後素子本体における長手寸法の長手寸法収縮率を測定する工程と、
前記試験温度と前記長手寸法収縮率との関係を示すグラフから、前記長手寸法収縮率の傾きが急に変化する変化点に対応する試験温度を、最適な焼成温度の近傍として決定する工程と、を有する
積層型電子部品用素子本体の焼成温度の予測方法。
【請求項３】
前記積層型電子部品用素子本体の内部には、１１層以上の内部電極層がセラミック層を介して積層してあることを特徴とする請求項１または２に記載の積層型電子部品用素子本体の焼成温度の予測方法。
【請求項４】
前記積層型電子部品用素子本体の内部には、１０層以下の内部電極層がセラミック層を介して積層してあることを特徴とする請求項１または２に記載の積層型電子部品用素子本体の焼成温度の予測方法。
【請求項５】
前記変化点に対応する試験温度に、正または負の所定誤差温度を加えた温度を、最適な焼成温度として決定することを特徴とする請求項３または４に記載の積層型電子部品用素子本体の焼成温度の予測方法。
【請求項６】
前記セラミック層が誘電体層である請求項１〜５のいずれかに記載の積層型電子部品用素子本体の焼成温度の予測方法。
【請求項７】
前記セラミック層の厚みが、１．５μｍ以下である請求項１〜６のいずれかに記載の積層型電子部品用素子本体の焼成温度の予測方法。
【請求項８】
請求項１〜７のいずれかに記載の予測方法で予測した焼成温度で素子本体を焼成する工程を有する積層型電子部品の製造方法。
【請求項９】
請求項１〜７のいずれかに記載の予測方法で予測した焼成温度で素子本体を焼成する工程を有する積層セラミックコンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサなどの積層型電子部品における素子本体を焼成するための温度を予測する方法に係り、さらに詳しくは、所望の電気特性を有する積層セラミックコンデンサなどの積層型電子部品を製造するために最適な焼成温度を、迅速に予測するための方法に関する。
【背景技術】
【０００２】
積層セラミックコンデンサなどの電子部品は、複数の内部電極層がセラミック層を介して積層してある積層型電子部品用素子本体を有する。素子本体は、たとえば内部電極ペースト層が印刷してあるグリーンシートを複数積層し、得られた積層体をチップ状に切断し、そのグリーンチップを焼成することで得られる。
【０００３】
グリーンチップを焼成する温度が低すぎると、焼結不足になり、必要な焼結密度が得られないと共に、比誘電率などの必要な電気特性を得ることができない。また、ショート不良率なども増大する。逆に焼成温度が高すぎると、必要な焼結密度は得られるが、Ｎｉ内部電極の太り、球状化などの理由から、ショート不良率が増大する。
【０００４】
しかも、素子本体における内部電極層の積層数の少ない場合と、多い場合とでは、最適な焼成温度は変化する。また、グリーンシートに含まれる誘電体の組成や粒子径、内部電極ペースト層に含まれる導電体粒子の種類やバインダ組成などが変化しても、最適な焼成温度は変化する。
【０００５】
したがって、新規な組成あるいは積層数の誘電体層（セラミック層の一種）を持つ素子本体を新たに開発し、その最適な焼成温度を決定するためには、焼成温度を数点振って焼成した後、それぞれの特性を取って最適焼成温度を決定する必要があった。積層数が少ない素子本体のサンプルは、積層数が多い素子本体のサンプルよりは比較的に作りやすいが、それでも、それらを異なる焼成温度で焼成し、それぞれについて外部電極を形成して電気特性の試験を行い、最適な焼成温度を決定する作業は煩雑である。
【０００６】
また、素子本体における内部電極層の積層数の少ない場合と、多い場合とにおいても、最適な焼成温度は変化することから、積層数が少ない素子本体の最適な焼成温度から、積層数が多い素子本体の最適な焼成温度を予測することは困難である。そこで、積層数が多い素子本体のサンプルをたくさん作り、それらを異なる焼成温度で焼成し、それぞれについて外部電極を形成して電気特性の試験を行い、最適な焼成温度を決定する必要がある。しかも、これらの作業は煩雑である。
【０００７】
すなわち、従来技術では、特性を判断するための試料と、それを評価する時間が必要であった。これを回避するために、試料の焼結密度や厚み方向寸法（Ｔ寸法）収縮率の変化で焼成温度を相対的に判断することが考えられる。しかし、この手法は積層数が少ない、あるいは層間厚みが厚い製品においては有効であるが、薄層多層化が進んでいる近年の積層電子部品においては有効ではない。これは、積層電子部品の製造において、内部電極を構成する金属とセラミックスの同時焼成を行なっており、これらの焼結挙動に違いが生じることに起因している。具体的には、内部電極の割合が増す薄層多層品では、内部電極層の焼結挙動が大きく影響してしまい、その焼結密度やＴ寸法収縮率の変化から、特性に寄与するセラミックスが焼結する温度を判断できなくなっている。
【０００８】
なお、下記の特許文献１に示すように、セラミック製品において、焼結後の寸法を予測する方法については知られている。しかしながら、複数のセラミック層を有する積層型電子部品において、所望の電気特性を持たせることができる素子本体の最適な焼成温度を、簡単に予測することができ方法は、何ら知られていなかった。
【特許文献１】特開２００３−２６２５１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、このような実状に鑑みてなされ、その目的は、所望の電気特性を有する積層セラミックコンデンサなどの積層型電子部品を製造するために最適な焼成温度を、迅速に予測するための方法を提供することである。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の第１の観点に係る積層型電子部品用素子本体の焼成温度の予測方法は、
複数の内部電極層がセラミック層を介して積層してある積層型電子部品用素子本体を製造するための焼成温度を予測する方法であって、
複数の焼成前素子本体を準備する工程と、
複数の前記焼成前素子本体を、それぞれ異なる試験温度で焼成し、焼成後素子本体を形成する工程と、
前記焼成前素子本体の幅寸法に対して、前記焼成後素子本体における幅寸法の幅寸法収縮率を測定する工程と、
前記試験温度と前記幅寸法収縮率との関係を示すグラフから、前記幅寸法収縮率の傾きが急に変化する変化点に対応する試験温度を、最適な焼成温度の近傍として決定する工程と、を有する。
【００１１】
本発明の第２の観点に係る積層型電子部品要素資本体の焼成温度の予測方法は、
複数の内部電極層がセラミック層を介して積層してある積層型電子部品用素子本体を製造するための焼成温度を予測する方法であって、
複数の焼成前素子本体を準備する工程と、
複数の前記焼成前素子本体を、それぞれ異なる試験温度で焼成し、焼成後素子本体を形成する工程と、
前記焼成前素子本体の長手寸法に対して、前記焼成後素子本体における長手寸法の長手寸法収縮率を測定する工程と、
前記試験温度と前記長手寸法収縮率との関係を示すグラフから、前記長手寸法収縮率の傾きが急に変化する変化点に対応する試験温度を、最適な焼成温度の近傍として決定する工程と、を有する。
【００１２】
本発明では、素子本体のサンプルを焼成した後に、その焼成後素子本体に外部電極などを取り付ける必要はなく、最適な焼成温度を予測することができる。すなわち、本発明者等の実験によれば、試験温度と長手寸法収縮率（あるいは幅寸法収縮率）との関係を示すグラフから、温度を上げると縮率が増加して行くが、その傾きが緩和する。そして、これらの収縮率の傾きが急に変化する変化点に対応する試験温度付近が、良好な電気特性を有する素子本体を得るための最適な焼成温度に一致することが判明した。
【００１３】
本発明では、この新たな知見を利用することで、焼成後素子本体に外部電極などを取り付けて電気特性の試験を行う必要はなく、寸法変化を測定するのみで、最適な焼成温度を予測することができる。
【００１４】
なお、本発明者等の実験では、焼成後素子本体の焼結密度を測定することにより、最適な焼成温度を予測したり、焼成後素子本体の厚み方向寸法（Ｔ寸法）収縮率の変化を測定することにより最適な焼成温度を予測することも検討された。しかしながら、これらの手法では、特に多層積層品の場合には、うまく予測できないことが判明した。おそらく、多層積層品では、同時に焼成することになる内部電極層に含まれる金属の影響が大きくなるためと考えられる。
【００１５】
本発明では、同時に焼成している内部電極金属の影響を排除し、より簡単な方法により最適な焼成温度を予測することが可能になる。このことにより、新たな組成のセラミック層あるいは内部電極層を持つ電子部品の試作製造のためのスピードが上がり、新製品開発の効率化を図ることができる。また、製品の製造コストの低下にも寄与する。
【００１６】
本発明おいて、前記積層型電子部品用素子本体の内部に、１１層以上、あるいは２０層以上、あるいは１００層以上の内部電極層がセラミック層を介して積層してある多層積層品の場合においても、最適な焼成温度を容易に予測することができる。
【００１７】
また、本発明では、前記積層型電子部品用素子本体の内部に、１０層以下、あるいは５層以下の内部電極層がセラミック層を介して積層してある少層積層品においても、同様にして最適な焼成温度を容易に予測することができる。
【００１８】
また、本発明では、セラミック層の厚みが、１．５μｍ以下である薄層積層品の場合においても、同様にして最適な焼成温度を容易に予測できることが確認されている。もちろん、セラミック層の厚みが、１．５μｍよりも大きな厚層積層品の場合においても、同様にして最適な焼成温度を容易に予測できることが確認されている。
【００１９】
本発明では、前記変化点に対応する試験温度に、正または負の所定誤差温度を加えた温度を、最適な焼成温度として決定しても良い。たとえば本発明者等の実験によれば、厚層少層積層品の場合には、変化点に対応する試験温度よりも２０°Ｃ（所定誤差温度）ほど高い温度に最適な焼成温度があることが判明した。
【００２０】
本発明において、セラミック層としては、特に限定されず、誘電体層、フェライト層などが例示される。
【００２１】
本発明に係る積層型電子部品の製造方法は、上記のいずれかに記載の予測方法で予測した焼成温度で素子本体を焼成する工程を有する。
【００２２】
また、本発明に係る積層セラミックコンデンサの製造方法は、上記のいずれかに記載の予測方法で予測した焼成温度で素子本体を焼成する工程を有する。
【発明を実施するための最良の形態】
【００２３】
以下、本発明を、図面に示す実施形態に基づき説明する。
【００２４】
図１は本発明の一実施形態に係る積層セラミックコンデンサの断面図、
図２は図１に示すコンデンサを製造するための焼成前素子本体の概念図、
図３〜図６は本発明の実施例に係る焼成温度と収縮率との関係を示すグラフ、
図７は本発明の実施例におけるサンプルの積層数とズレ温度との関係を示すグラフである。
【００２５】
本実施形態では、積層型電子部品として、誘電体層と内部電極層とが交互に複数積層してある積層セラミックコンデンサを例示して説明する。
【００２６】
図１に示すように、この積層セラミックコンデンサ１は、層間誘電体層２と内部電極層３とが交互に積層された構成の素子本体１０を有する。この素子本体１０の両側端部には、素子本体１０の内部で交互に配置された内部電極層３と各々導通する一対の外部電極４が形成してある。
【００２７】
内部電極層３は、各側端面が素子本体１０の対向する２端部の表面に交互に露出するように積層してある。一対の外部電極４は、素子本体１０の両端部に形成され、交互に配置された内部電極層３の露出端面に接続されて、コンデンサ回路を構成する。
【００２８】
素子本体１０において、内部電極層３および層間誘電体層２の積層方向の両外側端部には、外側誘電体層２０が配置してあり、素子本体１０の内部を保護している。
【００２９】
層間誘電体層２および外側誘電体層２０は、誘電体磁器組成物で構成される。誘電体磁器組成物は、本発明では、組成式ＡＢＯ３  で表され、該組成式中の要素ＡがＳｒ、ＣａおよびＢａから選ばれる少なくとも１つの元素で構成され、要素ＢがＴｉおよびＺｒの少なくとも１つの元素で構成されているペロブスカイト型結晶構造を持つ酸化物を含む主成分を有する。この際、酸素（Ｏ）量は、上記式の化学量論組成から若干偏倚してもよい。
【００３０】
本発明では、特に、前記要素ＡをＢａで主として構成し、前記要素ＢをＴｉで主として構成することが好ましい。
【００３１】
以下の説明では、ペロブスカイト型結晶構造を持つ酸化物の一例としてのチタン酸バリウム（好ましくは、組成式Ｂａｍ  ＴｉＯ２＋ｍ  で表され、ｍが０．９９５≦ｍ≦１．０１０であり、ＢａとＴｉとの比が０．９９５≦Ｂａ／Ｔｉ≦１．０１０である）を例示し、かつこのチタン酸バリウムの一例として、ｍ＝１．０００のＢａＴｉＯ３  を例示して説明する。
【００３２】
誘電体磁器組成物中には、副成分も含まれる。誘電体磁器組成物中に主成分と共に含まれる副成分としては、Ｓｒ，Ｚｒ，Ｙ，Ｇｄ，Ｔｂ，Ｄｙ，Ｖ，Ｍｏ，Ｚｎ，Ｃｄ，Ｔｉ，Ｓｎ，Ｗ，Ｂａ，Ｃａ，Ｍｎ，Ｍｇ，Ｃｒ，Ｓｉ，およびＰの酸化物から選ばれる１種類以上が例示される。副成分を添加することにより、主成分の誘電特性を劣化させることなく低温焼成が可能となり、層間誘電体層を薄層化した場合の信頼性不良を低減することができ、長寿命化を図ることができる。ただし、本発明では、層間誘電体層の組成は、上記に限定されない。
【００３３】
層間誘電体層２の積層数や厚み等の諸条件は、目的や用途に応じ適宜決定すればよいが、本実施形態では、層間誘電体層２の厚みは、１〜５０μｍ程度である。外側誘電体層２０の厚みは、たとえば１００μｍ〜数百μｍ程度である。
【００３４】
内部電極層３に含有される導電材は特に限定されないが、層間誘電体層２の構成材料が耐還元性を有するときには、卑金属を用いることができる。卑金属としては、Ｎｉ、Ｃｕ、Ｎｉ合金またはＣｕ合金が好ましい。内部電極層３の主成分をＮｉにした場合には、誘電体が還元されないように、低酸素分圧（還元雰囲気）で焼成するという方法がとられている。一方、誘電体は還元されないようにその組成比をストイキオ組成からずらす等の手法がとられている。内部電極層３の厚さは用途等に応じて適宜決定すればよいが、通常、０．５〜５μｍ程度である。
【００３５】
外部電極４に含有される導電材は特に限定されないが、通常、ＣｕやＣｕ合金あるいはＮｉやＮｉ合金等を用いる。なお、ＡｇやＡｇ−Ｐｄ合金等も、もちろん使用可能である。本実施形態では、安価なＮｉ，Ｃｕや、これらの合金を用いることができる。外部電極の厚さは用途等に応じて適宜決定されればよいが、通常、１０〜５０μｍ程度であることが好ましい。
【００３６】
製造方法
次に、この積層セラミックコンデンサ１の製造方法を説明する。本実施形態では、従来の積層セラミックコンデンサと同様に、ペーストを用いた通常の印刷法やシート法によりグリーンチップを作製し、これを焼成した後、外部電極を印刷または転写して焼成することにより製造される。以下、製造方法について具体的に説明する。
【００３７】
まず、誘電体層用ペーストに含まれる誘電体原料を準備し、これを塗料化して、誘電体層（層間誘電体層２および外側誘電体層２０を含む）用ペーストを調製する。本実施形態では、誘電体層用ペーストは、誘電体原料と有機ビヒクルとを混練した有機系の塗料であってもよく、水系の塗料であってもよい。
【００３８】
誘電体原料には、目的とする誘電体磁器組成物の組成に応じて諸原料が選択され得る。誘電体原料には、上述した主成分原料の他に、上述した目的とする誘電体磁器組成物の組成に応じて、副成分を構成する原料と、必要に応じて焼結助剤を構成する原料とが用いられる。
【００３９】
副成分を構成する原料としては、Ｓｒ，Ｙ，Ｇｄ，Ｔｂ，Ｄｙ，Ｖ，Ｍｏ，Ｚｎ，Ｃｄ，Ｔｉ，Ｓｎ，Ｗ，Ｂａ，Ｃａ，Ｍｎ，Ｍｇ，Ｃｒ，Ｓｉ，およびＰの酸化物および／または焼成により酸化物になる化合物から選ばれる１種類以上、好ましくは３種類以上の単一酸化物または複合酸化物が用いられる。焼成により酸化物になる化合物としては、例えば炭酸塩、硝酸塩、シュウ酸塩、有機金属化合物等が例示される。もちろん、酸化物と、焼成により酸化物になる化合物とを併用してもよい。
【００４０】
塗料化する前の状態で、誘電体原料の粒径は、通常、平均粒径０．１〜３μｍ程度である。
【００４１】
有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。また、用いる有機溶剤も特に限定されず、印刷法やシート法など、利用する方法に応じて、テルピネオール、ブチルカルビトール、アセトン、トルエン等の各種有機溶剤から適宜選択すればよい。
【００４２】
また、誘電体層用ペーストを水系の塗料とする場合には、水溶性のバインダや分散剤などを水に溶解させた水系ビヒクルと、誘電体原料とを混練すればよい。水系ビヒクルに用いる水溶性バインダは特に限定されず、例えば、ポリビニルアルコール、セルロース、水溶性アクリル樹脂などを用いればよい。
【００４３】
内部電極層用ペーストは、上記した各種導電性金属や合金からなる導電材、あるいは焼成後に上記した導電材となる各種酸化物、有機金属化合物、レジネート等と、上記した有機ビヒクルとを混練して調製する。
【００４４】
外部電極用ペーストは、上記した内部電極層用ペーストと同様にして調製すればよい。
【００４５】
上記した各ペースト中の有機ビヒクルの含有量に特に制限はなく、通常の含有量、例えば、バインダは１〜５重量％程度、溶剤は１０〜５０重量％程度とすればよい。また、各ペースト中には、必要に応じて各種分散剤、可塑剤、誘電体、絶縁体等から選択される添加物が含有されていてもよい。これらの総含有量は、１０重量％以下とすることが好ましい。
【００４６】
印刷法を用いる場合、誘電体層用ペーストおよび内部電極層用ペーストを、ＰＥＴ等の基板上に積層印刷し、所定形状に切断した後、基板から剥離してグリーンチップとする。シート法を用いる場合、誘電体層用ペーストを用いてグリーンシートを形成し、この上に内部電極層用ペーストを印刷した後、これらを積層してグリーンチップとする。
【００４７】
グリーンチップには、脱バインダ処理および焼成に供される。そして、誘電体層２および２０を再酸化させるため、熱処理が行われる。
【００４８】
脱バインダ処理は、通常の条件で行えばよいが、内部電極層の導電体材料にＮｉやＮｉ合金等の卑金属を用いる場合、特に下記の条件で行うことが好ましい。
【００４９】
昇温速度：５〜３００℃／時間、
保持温度：２００〜３００℃、
保持時間：０．５〜２０時間
雰囲気  ：空気中。
【００５０】
焼成条件は、下記の条件が好ましい。
【００５１】
昇温速度：５０〜５００℃／時間
保持温度：１０００〜１４００℃、
保持時間：０．５〜８時間
冷却速度：５０〜５００℃／時間
雰囲気ガス：加湿したＮ２  とＨ２  との混合ガス等。
【００５２】
ただし、焼成時の酸素分圧は、１０−２Ｐａ以下、特に１０−２〜１０−１０  Ｐａにて行うことが好ましい。前記範囲を超えると、内部電極層が酸化する傾向にあり、また、酸素分圧があまり低すぎると、内部電極層の電極材料が異常焼結を起こし、途切れてしまう傾向にある。
【００５３】
このような焼成を行った後の熱処理は、保持温度または最高温度を、好ましくは１０００℃以上、さらに好ましくは１０００〜１１００℃として行うことが好ましい。熱処理時の保持温度または最高温度が、前記範囲未満では誘電体原料の酸化が不十分なために絶縁抵抗寿命が短くなる傾向にあり、前記範囲をこえると内部電極のＮｉが酸化し、容量が低下するだけでなく、誘電体素地と反応してしまい、寿命も短くなる傾向にある。熱処理の際の酸素分圧は、焼成時の還元雰囲気よりも高い酸素分圧であり、好ましくは１０−３Ｐａ〜１Ｐａ、より好ましくは１０−２Ｐａ〜１Ｐａである。前記範囲未満では、誘電体層２および２０の再酸化が困難であり、前記範囲をこえると内部電極層３が酸化する傾向にある。そして、そのほかの熱処理条件は下記の条件が好ましい。
【００５４】
保持時間：０〜６時間
冷却速度：５０〜５００℃／時間
雰囲気用ガス：加湿したＮ２  ガス等。
【００５５】
なお、Ｎ２  ガスや混合ガス等を加湿するには、例えばウェッター等を使用すればよい。この場合、水温は０〜７５℃程度が好ましい。また脱バインダ処理、焼成および熱処理は、それぞれを連続して行っても、独立に行ってもよい。これらを連続して行なう場合、脱バインダ処理後、冷却せずに雰囲気を変更し、続いて焼成の際の保持温度まで昇温して焼成を行ない、次いで冷却し、熱処理の保持温度に達したときに雰囲気を変更して熱処理を行なうことが好ましい。一方、これらを独立して行なう場合、焼成に際しては、脱バインダ処理時の保持温度までＮ２  ガスあるいは加湿したＮ２  ガス雰囲気下で昇温した後、雰囲気を変更してさらに昇温を続けることが好ましく、熱処理時の保持温度まで冷却した後は、再びＮ２  ガスあるいは加湿したＮ２  ガス雰囲気に変更して冷却を続けることが好ましい。また、熱処理に際しては、Ｎ２  ガス雰囲気下で保持温度まで昇温した後、雰囲気を変更してもよく、熱処理の全過程を加湿したＮ２  ガス雰囲気としてもよい。
【００５６】
このようにして得られた焼結体（素子本体１０）には、例えばバレル研磨、サンドプラスト等にて端面研磨を施し、外部電極用ペーストを焼きつけて外部電極４を形成する。なお、外部電極用ペーストは、一般に、各種導電性金属や合金から成る導電体材料、あるいは焼成後に導電体材料となる各種酸化物、有機金属化合物、レジネートなどと、有機ビヒクルとを混練して調整する。
【００５７】
このようにして製造された本発明の積層セラミックコンデンサ１は、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。
【００５８】
最適な焼成温度の予測方法
次に、このようにして製造される積層セラミックコンデンサ１における素子本体１０の最適な焼成温度を予測する方法について説明する。
【００５９】
図２に示すように、図１に示す素子本体１０を焼成する前の焼成前素子本体１０ａの内部には、図１に示す層間誘電体層２を形成することになるグリーンシート２ａと、図１に示す内部電極層３を形成することになる電極ペースト層３ａとが交互に積層してある。
【００６０】
まず、本実施形態では、同じ大きさ、同じ組成および同じ積層数を有する図２に示す焼成前素子本体１０ａを多数準備する。次に、焼成前素子本体１０ａのそれぞれ、または代表的なもの一つについて、その幅方向寸法（Ｗ寸法）、長手方向寸法（Ｌ寸法）、および厚み方向寸法（Ｔ寸法）を測定する。なお、本発明においては、Ｔ寸法は、必ずしも測定しなくても良い。
【００６１】
次に、これらの焼成前素子本体１０ａを、相互に異なる試験温度で焼成する。試験温度の温度範囲は、グリーンシート２ａに含まれる誘電体粒子の種類に応じて焼結可能と一般的に考えられる温度範囲内である。たとえば、ある特定の誘電体組成物を含む誘電体粒子の場合には、１１６０°Ｃ〜１２６０°Ｃの範囲である。
【００６２】
グリーンシート２ａに含まれる誘電体粒子の組成物が特定されれば、最適な焼成温度が、どれくらいの温度範囲内にあるかは経験により予想が付く。ただし、正確な最適な焼成温度までは、従来の手法では予測することが困難であった。
【００６３】
本実施形態では、所定の温度範囲の中で、たとえば数度〜十数度間隔で、好ましくは１０度間隔で異なる試験温度で、同様な焼成前素子本体を焼成する。温度以外の焼成条件は、前述したとおりである。
【００６４】
次に、各試験温度での焼成後の素子本体１０ａにおけるＷ寸法、Ｌ寸法およびＴ寸法を測定し、各寸法での収縮率を算出する。収縮率は、焼結前素子本体１０ａの各寸法から、焼結後素子本体の各寸法をそれぞれ引き算し、その値を焼結前素子本体の各寸法で割り、１００を掛けることにより％で表す。たとえば焼結前素子本体１０ａのＷ寸法をＷ０とし、焼結後素子本体のＷ寸法をＷ１とすると、Ｗ寸法の収縮率は、（Ｗ１−Ｗ０）×１００／Ｗ０で表せる。Ｌ寸法縮率、Ｔ寸法縮率も同様である。
【００６５】
次に、試験温度とＷ寸法収縮率（またはＬ寸法収縮率）との関係を示すグラフを作る。そのグラフは、必ずしもプリントアウトする必要はなく、コンピュータ内のデータ自体であっても良い。そのグラフから、Ｗ寸法収縮率（またはＬ寸法収縮率）の傾きが急に変化する変化点に対応する試験温度を、最適な焼成温度の近傍として決定する。たとえば図３では、符号Ｓ１が変化点となる。
【００６６】
図３に示すように、Ｗ寸法収縮率（またはＬ寸法収縮率）は、焼成温度（試験温度）と共にほぼ正比例的に上昇し、ある温度（変化点Ｓ１）以上では、その傾きが変化して鈍化する。その鈍化する始点である変化点Ｓ１を、最適な焼成温度として決定するのである。図３では、１１９０°Ｃが変化点Ｓ１となり、その温度が、最適な焼成温度として決定される。
【００６７】
なお、図３に示す実施例（詳細については後述する）では、Ｗ寸法収縮率の変化点Ｓ１と、Ｌ寸法収縮率の変化点Ｓ１とは略一致するが、Ｔ寸法収縮率の変化点Ｓ２および焼結密度の変化点Ｓ３とは一致しない。なお、焼結密度は、焼結後素子本体の重量を、焼結後素子本体のＬ寸法、Ｗ寸法およびＴ寸法から求められる体積で割った値である。
【００６８】
変化点Ｓ１に対応する焼成温度で、素子本体を焼成し、図１に示すような積層セラミックコンデンサ１を製造すると、比誘電率などの電気特性に優れ、ショート不良率の少ない積層セラミックコンデンサを得ることができることは、後述する本発明者等の実施例から明らかになった。
【００６９】
本実施形態では、素子本体のサンプルを焼成した後に、その焼成後素子本体に外部電極などを取り付ける必要はなく、最適な焼成温度を予測することができる。すなわち、本実施形態では、同時に焼成している電極ペースト層の影響を排除し、より簡単な方法により最適な焼成温度を予測することが可能になる。このことにより、新たな組成の誘電体層あるいは内部電極層を持つ電子部品の試作製造のためのスピードが上がり、新製品開発の効率化を図ることができる。また、製品の製造コストの低下にも寄与する。
【００７０】
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。
【００７１】
たとえば、本発明では、変化点に対応する温度に、正または負の所定誤差温度を加えた温度を、最適な焼成温度として決定しても良い。たとえば後述するように、本発明者等の実験によれば、厚層少層積層品の場合には、変化点に対応する試験温度よりも２０°Ｃ（所定誤差温度）ほど高い温度に最適な焼成温度があることが判明した。
【００７２】
また、上述した実施形態では、本発明に係る予測方法を、積層セラミックコンデンサの製造方法に利用したが、本発明の予測方法は、積層セラミックコンデンサ以外でも、セラミック層と内部電極層とが交互に積層される素子本体を有する全ての積層型電子部品を製造する際に利用することができる。
【実施例】
【００７３】
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
【００７４】
実施例１
１００モルの主成分ＢａＴｉＯ３  に対して、副成分として、０．５モルのＭｇＯ、０．２モルのＭｎＯ、０．０３モルのＶ２Ｏ５  、２モルのＹ２Ｏ３  、３モルのＢａＯ＋ＣａＯ、３モルのＳｉＯ２  の仮焼粉を加え、ボールミルにより１６時湿式混合し、乾燥させて誘電体原料とした。
【００７５】
得られた誘電体原料１００重量部と、アクリル樹脂４．８重量部と、塩化メチレン４０重量部と、酢酸エチル２０重量部と、ミネラルスピリット６重量部と、アセトン４重量部とをボールミルで混合し、ペースト化して誘電体層用ペーストを得た。
【００７６】
平均粒径０．５μｍのＮｉ粒子１００重量部と、有機ビヒクル（エチルセルロース８重量部をブチルカルビトール９２重量部に溶解したもの）４０重量部と、ブチルカルビトール１０重量部とを３本ロールにより混練し、ペースト化して内部電極層用ペーストを得た。
【００７７】
得られた誘電体層用ペーストを用いてＰＥＴフィルム上に１．５μｍのグリーンシートを形成した。この上に内部電極用ペーストを１．０μｍで印刷した後、ＰＥＴフィルムからシートを剥離した。次いで、これらのグリーンシートを積層および圧着して、積層体を得た。内部電極層用ペーストを印刷したグリーンシートの積層数は、６００層であった。
【００７８】
次いで、積層体を所定サイズに切断しグリーンチップとし、脱バインダ処理、焼成およびアニールを下記条件にて行って、積層セラミック焼成体を得た。脱バインダ処理条件は、昇温速度：３０℃／時間、保持温度：２６０℃、温度保持時間：８時間、雰囲気：空気中とした。焼成条件は、昇温速度：２００℃／時間、保持温度：１１６０〜１２３０℃、温度保持時間：２時間、冷却速度：２００℃／時間、雰囲気ガス：加湿したＮ２  ＋Ｈ２  混合ガス（酸素分圧＝３．１５×１０−７Ｐａ）とした。アニール条件は、保持温度：１０５０℃、温度保持時間：２時間、冷却速度：３００℃／時間、雰囲気ガス：加湿したＮ２  ガス（酸素分圧：１０−２Ｐａ）とした。なお、焼成およびアニールの際の雰囲気ガスの加湿には、水温を２０℃としたウエッターを用いた。
【００７９】
焼成時の保持温度を、１１６０〜１２３０℃の範囲で１０度おきに変化させて得られた複数の焼成後素子本体について、図２に示すＷ寸法、Ｌ寸法およびＴ寸法を測定すると共に、その重量を測定した。これらを測定することにより、焼成後素子本体の焼結密度を算出した。また、予め測定した焼成前素子本体のＬ、Ｗ、Ｔ寸法から、焼成後素子本体の各寸法における収縮率（縮率とも言う）を算出した。
【００８０】
その後、端面をサンドブラストにて研磨して、端部にＩｎ−Ｇａ合金を塗布して外部電極として、積層型セラミックチップコンデンササンプルを得た。
【００８１】
このコンデンサチップ体の特性を、基準温度２０℃でデジタルＬＣＲメータ（ＹＨＰ製４２７４Ａ）にて、周波数１２０Ｈｚ、測定電圧０．５Ｖｒｍｓ／μｍの信号を入力し、静電容量を測定し、比誘電率を算出した。
【００８２】
また、得られたコンデンサチップ体のショート不良率を算出した。ショート不良率は、５０個のコンデンササンプルを準備し、ショート不良が発生した個数を調べて測定した。
【００８３】
具体的には、絶縁抵抗計（ＨＥＷＬＥＴＴ  ＰＡＣＫＡＲＤ社製Ｅ２３７７Ａマルチメーター）を使用して、抵抗値を測定し、抵抗値が１００ｋΩ以下となったサンプルをショート不良サンプルとし、全測定サンプルに対する、ショート不良サンプルの比率をショート不良率とした。
【００８４】
焼成温度別に得られたサンプルについてのＬ縮率（Ｌ寸法収縮率）、Ｗ縮率（Ｗ寸法収縮率）、Ｔ縮率（Ｔ寸法収縮率）、焼結密度、ショート不良率、比誘電率の結果を、表１に示す。また、焼成温度別に得られたサンプルについてのＬ縮率、Ｗ縮率、Ｔ縮率、焼結密度の変化を、焼成温度を横軸にして表したグラフを図３に示す。
【表１】
2006156838.tif 000003
【００８５】
表１および図３に示すように、Ｌ縮率およびＷ縮率における傾きが急に変化する変化点（「飽和開始温度」または「飽和点」とも言う）Ｓ１は一致する。しかし、変化点Ｓ１は、Ｔ縮率の変化点Ｓ２と一致しないと共に、焼結密度の変化点Ｓ３とも一致しない。明確な理由は必ずしも明らかではないが、グリーンシートが多数積層してある薄層多層品では、グリーンシートと内部電極層との同時焼成による影響が大きいと考えられる。
【００８６】
表１に示すように、ショート不良率を０とし、比誘電率を３１００以上とする最適な温度は、１１９０°Ｃであり、その温度は、Ｌ縮率およびＷ縮率における傾きが急に変化する変化点Ｓ１に対応する焼成温度と一致することが確認された。すなわち、Ｌ縮率またはＷ縮率における変化点Ｓ１に対応する焼成温度を、特性を満足する最適な焼成温度として予測することができることが確認された。
【００８７】
実施例２
グリーンシートの厚みを４．５μｍとし、その上に印刷される内部電極層用ペーストの厚みを１．２μｍとし、グリーンシートの積層数を５層とした以外は、実施例１と同様にして、１１９０°Ｃ、１２００°Ｃ、１２２０°Ｃおよび１２４０°Ｃの焼成温度で焼成したサンプルを作製し、実施例１と同様な同様な測定を行った。結果を表２および図４に示す。
【表２】
2006156838.tif 000004
【００８８】
図４に示すように、Ｌ縮率の変化点Ｓ１１に対応する焼成温度と、Ｗ縮率の変化点Ｓ１２に対応する焼成温度と、Ｔ縮率の変化点Ｓ２１に対応する焼成温度と、焼結密度の変化点Ｓ３１に対応する焼成温度とは、ほとんど一致することが確認された。
【００８９】
しかしながら、表２に示すように、これらの変化点に対応する焼成温度である１２００°Ｃは、比誘電率を３２００以上とし、ショート不良率を０とする最適な特性を満足する温度１２２０°Ｃとは一致しないことが確認された。これらの変化点に対応する焼成温度は、特性を満足する最適な焼成温度に対して、２０°Ｃほどの所定誤差温度だけ低いことが確認された。
【００９０】
グリーンシートの厚みが厚く、積層数が少ない厚層少層品の場合には、Ｌ縮率の変化点Ｓ１１に対応する焼成温度、またはＷ縮率の変化点Ｓ１２に対応する焼成温度は、特性を満足する最適な焼成温度とは必ずしも一致しない。しかしながら、これらの変化点に対応する温度に２０°Ｃほどの所定誤差温度を足すことで、最適な焼成温度を予測することができる。
【００９１】
実施例３
グリーンシートに含まれる誘電体原料の組成を下記に示すように変化させた以外は、実施例１と同様にして、１１６０°Ｃ、１１８０°Ｃ、１２００°Ｃ、１２２０°Ｃ、１２２０°Ｃおよび１２４０°Ｃの焼成温度で焼成したサンプルを作製し、実施例１と同様な同様な測定を行った。結果を表３および図５に示す。
【００９２】
グリーンシートに含まれる誘電体原料は、次のようにして製造した。すなわち、この実施例では、１００モルの主成分ＢａＴｉＯ３  に対して、副成分として、１．２モルのＭｇ、０．２モルのＭｎ、０．０３モルのＶ２Ｏ５、３モルのＹ２Ｏ３、３モルのＢａＯ＋ＣａＯ、３モルのＳｉＯ２の仮焼粉を加え、ボールミルにより１６時湿式混合し、乾燥させて誘電体原料とした。
【表３】
2006156838.tif 000005
【００９３】
表３および図５に示すように、誘電体原料の組成を変化させても、実施例１と同様な結果が得られることが確認された。
【００９４】
実施例４
グリーンシートに含まれる誘電体原料の組成を実施例３と同じとし、グリーンシートの厚み、内部電極層用ペースト間の厚み、および積層数を実施例２と同じとした以外は、実施例２と同様にして、１２００°Ｃ、１２１０°Ｃ、１２２０°Ｃ、１２４０°Ｃおよび１２６０°Ｃの焼成温度で焼成したサンプルを作製し、実施例１と同様な同様な測定を行った。結果を表４および図６に示す。
【表４】
2006156838.tif 000006
【００９５】
図６に示すように、Ｌ縮率の変化点Ｓ１１に対応する焼成温度と、Ｗ縮率の変化点Ｓ１２に対応する焼成温度と、Ｔ縮率の変化点Ｓ２１に対応する焼成温度と、焼結密度の変化点Ｓ３１に対応する焼成温度とは、ほとんど一致することが確認された。
【００９６】
しかしながら、表４に示すように、これらの変化点に対応する焼成温度である１２２０°Ｃは、比誘電率を２４００以上とし、ショート不良率を０とする最適な特性を満足する温度１２４０°Ｃとは一致しないことが確認された。これらの変化点に対応する焼成温度は、特性を満足する最適な焼成温度に対して、２０°Ｃほどの所定誤差温度だけ低いことが確認された。
【００９７】
グリーンシートの厚みが厚く、積層数が少ない厚層少層品の場合には、Ｌ縮率の変化点Ｓ１１に対応する焼成温度、またはＷ縮率の変化点Ｓ１２に対応する焼成温度は、特性を満足する最適な焼成温度とは必ずしも一致しない。しかしながら、これらの変化点に対応する温度に２０°Ｃほどの所定誤差温度を足すことで、最適な焼成温度を予測することができる。
【００９８】
実施例５
グリーンシートの積層数を５層、１０層、１００層、３００層および６００層と変化させ、変化点Ｓ１の温度に対して、Ｔ縮率の変化点および焼結密度の変化点に対応する温度のズレ温度がどのように変化するかを調べた。その結果を図７と表５に示す。積層数が多くなるほどズレ温度が大きくなり、しかも飽和することが確認された。
【表５】
2006156838.tif 000007
【図面の簡単な説明】
【００９９】
【図１】図１は本発明の一実施形態に係る積層セラミックコンデンサの断面図である。
【図２】図２は図１に示すコンデンサを製造するための焼成前素子本体の概念図である。
【図３】図３は本発明の実施例に係る焼成温度と収縮率との関係を示すグラフである。
【図４】図４は本発明の他の実施例に係る焼成温度と収縮率との関係を示すグラフである。
【図５】図５は本発明の他の実施例に係る焼成温度と収縮率との関係を示すグラフである。
【図６】図６は本発明の他の実施例に係る焼成温度と収縮率との関係を示すグラフである。
【図７】図７は本発明の他の実施例におけるサンプルの積層数とズレ温度との関係を示すグラフである。
【符号の説明】
【０１００】
１…積層セラミックコンデンサ
２…層間誘電体層
２ａ…  グリーンシート
３…内部電極層
３ａ…電極ペースト層
４…外部電極
１０…素子本体
１０ａ…焼成前素子本体
２０…外側誘電体層
【図１】
2006156838.tif 000008
【図２】
2006156838.tif 000009
【図３】
2006156838.tif 000010
【図４】
2006156838.tif 000011
【図５】
2006156838.tif 000012
【図６】
2006156838.tif 000013
【図７】
2006156838.tif 000014