(57)【要約】【課題】  低電圧で安定した増幅作用を行い得る反転増幅器を提供すること。【解決手段】  ＣＭＯＳ型回路のＰチャンネルＭＯＳトランジスタ１のソースＳｐ・ゲートＧｐ間にゲートバイアス発生手段としてのバイアス電源５をバイアス抵抗Ｒｂを介して接続し、このときのバイアス電源５を、（ＶＴＰ＋αｐ（≧βｐ））≦電源電圧ＶＤＤの直流電圧源とした。  ここで、ＶＴＰは、ＰチャンネルＭＯＳトランジスタ１の閾値電圧、αｐは、ＰチャンネルＭＯＳトランジスタ１の動作電圧、βｐはＰチャンネルＭＯＳトランジスタ１のゲートＧｐ・ソースＳｐ間にバイアス電圧（ＶＴＰ＋αｐ）が印加されているときにドレン電流Ｉｄｐが飽和するのに必要なドレン電圧である。【選択図】  図１
2006060606.tif 000002
【特許請求の範囲】
【請求項１】
直列接続したＰチャンネルＭＯＳトランジスタとＮチャンネルＭＯＳトランジスタとを有するＣＭＯＳ型回路の反転増幅器において、
ＮチャンネルＭＯＳトランジスタとＰチャンネルＭＯＳトランジスタのゲートをキャパシタを介して接続し、前記ＰチャンネルＭＯＳトランジスタあるいは前記ＮチャンネルＭＯＳトランジスタのどちらか一方のＭＯＳトランジスタのゲートとドレンを帰還抵抗を介して接続するとともに、他方のＭＯＳトランジスタのゲートにバイアス電圧を印加する一方、
前記ＰチャンネルＭＯＳトランジスタあるいは前記ＮチャンネルＭＯＳトランジスタのどちらか一方のゲートあるいは双方のゲートを入力端子としたことを特徴とする反転増幅器。
【請求項２】
請求項１に記載する反転増幅器において、
バイアス電圧をバイアス抵抗を介して前記ＰチャンネルＭＯＳトランジスタのゲートに印加し、前記ＮチャンネルＭＯＳトランジスタのゲートとドレンを帰還抵抗を介して接続したことを特徴とする反転増幅器。
【請求項３】
請求項２に記載する反転増幅器において、
前記ＰチャンネルＭＯＳトランジスタのゲートのバイアス電圧としてＰチャンネルＭＯＳトランジスタの閾値電圧ＶＴＰより０．１Ｖ〜０．３Ｖ程度大きい電圧を印加したことを特徴とする反転増幅器。
【請求項４】
請求項３に記載する反転増幅器において、
前記バイアス電圧がＰチャンネルＭＯＳトランジスタと定電流源との組み合わせで作られていることを特徴とする反転増幅器。
【請求項５】
請求項２に記載する反転増幅器において、
ＰチャンネルＭＯＳトランジスタのゲートのバイアス電圧として反転増幅器の電源電圧ＶＤＤを用いたことを特徴とする反転増幅器。
【請求項６】
請求項１に記載する反転増幅器において、
バイアス電圧がバイアス抵抗を介して前記ＮチャンネルＭＯＳトランジスタのゲートに印加され、前記ＰチャンネルＭＯＳトランジスタのゲートとドレンが帰還抵抗を介して接続されていることを特徴とする反転増幅器。
【請求項７】
請求項６に記載する反転増幅器において、
前記ＮチャンネルＭＯＳトランジスタのゲートバイアス電圧としてＮチャンネルＭＯＳトランジスタの閾値電圧ＶＴＮより０．１Ｖ〜０．３Ｖ程度大きい電圧を用いたことを特徴とする反転増幅器。
【請求項８】
請求項７に記載する反転増幅器において、
前記バイアス電圧がＮチャンネルＭＯＳトランジスタと定電流源との組み合わせで作られていることを特徴とする反転増幅器。
【請求項９】
請求項６に記載する反転増幅器において、
ＮチャンネルＭＯＳトランジスタのゲートバイアス電圧として反転増幅器の電源電圧ＶＤＤを用いたことを特徴とする反転増幅器。
【請求項１０】
請求項２〜請求項９に記載する反転増幅器において、
反転増幅器の電源電圧ＶＤＤを定電圧源から得るようにしたことを特徴とする反転増幅器。
【請求項１１】
請求項４及び請求項９に記載する反転増幅器において、
定電流源の代わりに抵抗を用いたことを特徴とする反転増幅器。
【請求項１２】
請求項１〜請求項１０に記載する反転増幅器において、
前記バイアス抵抗及び前記帰還抵抗の一部あるいは全てを、ソースとドレンを端子とするＭＯＳトランジスタで置き換えたことを特徴とする反転増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は反転増幅器に関し、特にＣＭＯＳ型回路の交流反転増幅器に適用して有用なものである。
【背景技術】
【０００２】
図７は従来技術に係るＣＭＯＳ型回路の反転増幅器を示す回路図である。同図に示すように、ＰチャンネルＭＯＳトランジスタ１とＮチャンネルＭＯＳトランジスタ２とは直列に接続してあり、両者のゲートＧｐ、Ｇｎに入力端子３が、また両者のドレンＤｐ、Ｄｎの間に出力端子４がそれぞれ接続してある。帰還抵抗Ｒｆが入力端子３と出力端子４との間に接続されて、セルフバイアス回路を構成している。
【０００３】
図８は、図７に示す反転増幅器の入力電圧と、そのＰチャンネルＭＯＳトランジスタ１及びＮチャンネルＭＯＳトランジスタ２のドレン電流Ｉｄｐ、Ｉｄｎとの関係を示す特性図である。同図において、ＶＴＰ、αｐ、Ｉｄｐ（実線）は、順にＰチャンネルＭＯＳトランジスタ１の閾値電圧、反転増幅器の動作点でのＰチャンネルＭＯＳトランジスタ１のゲート・ソース間電圧とＶＴＰの電圧差、ドレン電流をそれぞれ示している。また、ＶＴＮ、αｎ、Ｉｄｎ（一点鎖線）は、順にＮチャンネルＭＯＳトランジスタ２の閾値電圧、反転増幅器の動作点でのＮチャンネルＭＯＳトランジスタ２のゲート・ソース間電圧とＶＴＮの電圧差、ドレン電流をそれぞれ示している。
【０００４】
上記反転増幅器は、ドレン電流Ｉｄｐ、Ｉｄｎの交点を動作点として入力端子３に入力する信号を増幅し、出力端子４を介して取り出すようになっている。反転増幅器が所望の増幅動作をする上で必要なαｐ及びαｎの最小値をそれぞれ０．２Ｖとすると、電源電圧ＶＤＤの最低電圧、すなわち最低動作電圧ＶＤＤｍｉｎは、
ＶＤＤ＝ＶＴＮ＋αｎ＋ＶＴＰ＋αｐ
より、
ＶＤＤｍｉｎ＝ＶＴＮ＋０．２＋ＶＴＰ＋０．２（Ｖ）
である。
【０００５】
本発明に関連する公知技術としては、次の特許文献を挙げることができる。
【０００６】
【特許文献１】特開平５-１４５３４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
近年、例えば水晶発振器に適用する反転増幅器において、その増幅特性を損なうことなくその最低動作電圧を低減させたいとの要望がでてきている。具体的には、最低動作電圧ＶＤＤｍｉｎが１．０Ｖ以下の反転増幅器の出現が待望されている。
【０００８】
上記従来技術の反転増幅器において、最低動作電圧ＶＤＤｍｉｎを低減するには、ＰチャンネルＭＯＳトランジスタ１の閾値電圧ＶＴＰ及びＮチャンネルＭＯＳトランジスタ２の閾値電圧ＶＴＮをともに低減する必要があった。
【０００９】
通常使用されているｎ型ポリシリコンをゲート電極材料としたＣＭＯＳトランジスタにおいて、ＰチャンネルＭＯＳトランジスタの閾値電圧ＶＴＰが０．４Ｖ以下になると、急激にＰチャンネルＭＯＳトランジスタのオフリークが増大する。一般に、低電圧動作を要求されるＩＣにおいては、消費電流に対する要求も厳しく、オフリーク電流の大きい素子の使用は敬遠される。一方、ＮチャンネルＭＯＳトランジスタの閾値電圧ＶＴＮは０．３５Ｖ程度まで低減可能である。
【００１０】
そこで、閾値電圧ＶＴＰが０．４ＶのＰチャンネルＭＯＳトランジスタ１を使用できたとして、ＮチャンネルＭＯＳトランジスタ２の閾値電圧ＶＴＮ＝０．３５Ｖとし、αｐ＝αｎ＝０．２Ｖとすると当該反転増幅器の最低動作電圧ＶＤＤｍｉｎは、
ＶＤＤｍｉｎ＝０．４＋０．２＋０．３５＋０．２＝１．１５（Ｖ）
となり、これでもなお、最低動作電圧ＶＤＤｍｉｎを１．０Ｖ以下とすることはできない。
【００１１】
ＣＭＯＳトランジスタのＰチャンネルＭＯＳトランジスタのゲートをＰ形のポリシリコンで、ＮチャンネルＭＯＳトランジスタのゲートをＮ形のポリシリコンで形成するデュアルゲート技術を適用した場合、閾値電圧ＶＴＰを０．３５程度まで低減することはできる。しかし、この場合でも、なお当該反転増幅器の最低動作電圧ＶＤＤｍｉｎを１．０Ｖ以下にすることは困難である。
【００１２】
一方、最低動作電圧ＶＤＤｍｉｎの１．０Ｖ以下を実現するには、αｐ、αｎの値を０．１Ｖ程度まで低減すれば良いが、この場合にはＣＭＯＳトランジスタのサイズをかなり大きくしない限り、当該反転増幅器に必要な電流駆動能力を確保することが困難になるばかりでなく、ＩＣプロセスのバラツキを考慮すると製造マージンが小さく、安定生産は望めないという問題がある。
【００１３】
本発明は、上記従来技術の問題点に鑑み、反転増幅器を構成するＭＯＳトランジスタの閾値電圧を限界まで下げることなく、低電圧でかつ安定した増幅特性を有する反転増幅器を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成する本発明の構成は、次の点を特徴とする。
【００１５】
１）  直列接続したＰチャンネルＭＯＳトランジスタとＮチャンネルＭＯＳトランジスタとを有するＣＭＯＳ型回路の反転増幅器において、
ＮチャンネルＭＯＳトランジスタとＰチャンネルＭＯＳトランジスタのゲートをキャパシタを介して接続して、ＮチャンネルＭＯＳトランジスタのゲートとＰチャンネルＭＯＳトランジスタのゲートにそれぞれ独立にバイアス電圧を印加できる構成とし、前記ＰチャンネルＭＯＳトランジスタあるいは前記ＮチャンネルＭＯＳトランジスタのどちらか一方のＭＯＳトランジスタにおいて当該ＭＯＳトランジスタのゲートとドレンを帰還抵抗を介して接続し、前記ＰチャンネルＭＯＳトランジスタあるいは前記ＮチャンネルＭＯＳトランジスタのどちらか一方のゲートあるいは双方のゲートを入力端子としたこと。
２）  上記１）に記載する反転増幅器において、
バイアス電圧をバイアス抵抗を介して前記ＰチャンネルＭＯＳトランジスタのゲートに印加し、前記ＮチャンネルＭＯＳトランジスタのゲートとドレンを帰還抵抗を介して接続したこと。
３）  上記２）に記載する反転増幅器において、
前記ＰチャンネルＭＯＳトランジスタのゲートのバイアス電圧としてＰチャンネルＭＯＳトランジスタの閾値電圧ＶＴＰより０．１Ｖ〜０．３Ｖ程度大きい電圧を印加したこと。
４）  上記３）に記載する反転増幅器において、
前記バイアス電圧がＰチャンネルＭＯＳトランジスタと定電流源との組み合わせで作られていること。
５）  上記２）に記載する反転増幅器において、
ＰチャンネルＭＯＳトランジスタのゲートのバイアス電圧として反転増幅器の電源電圧ＶＤＤを用いたことを特徴とする反転増幅器。
６）  上記１）に記載する反転増幅器において、
バイアス電圧が第一の抵抗を介して前記ＮチャンネルＭＯＳトランジスタのゲートに印加され、前記ＰチャンネルＭＯＳトランジスタのゲートとドレンが第二の抵抗を介して接続されていること。
７）  上記６）に記載する反転増幅器において、
前記ＮチャンネルＭＯＳトランジスタのゲートバイアス電圧としてＮチャンネルＭＯＳトランジスタの閾値電圧ＶＴＮより０．１Ｖ〜０．３Ｖ程度大きい電圧を用いたこと。
８）  上記７）に記載する反転増幅器において、
前記バイアス電圧がＮチャンネルＭＯＳトランジスタと定電流源との組み合わせで作られていること。
９）  上記６）に記載する反転増幅器において、
ＮチャンネルＭＯＳトランジスタのゲートバイアス電圧として反転増幅器の電源電圧ＶＤＤを用いたこと。
１０）  上記２）〜９）に記載する反転増幅器において、
反転増幅器の電源電圧ＶＤＤを定電圧源から得るようにしたこと。
１１）  上記４）〜９）に記載する反転増幅器において、
前記バイアス抵抗及び前記帰還抵抗の一部あるいは全てを、ソースとドレンを端子とするＭＯＳトランジスタで置き換えたこと。
【発明の効果】
【００１６】
上述の如き本発明によれば、ＣＭＯＳ型反転増幅器を構成するＭＯＳトランジスタの閾値電圧を下げることなく、低電圧動作の反転増幅器を容易に実現することができる。また、これら閾値電圧を多少低減することで、数十ＭＨｚの発振周波数で１Ｖ以下の電圧で動作して、且つ低消費電流の水晶発振器を作ることもできる。また、動作電圧の低減効果を利用すると、水晶発振回路において、この水晶発振回路の電源電圧にほぼ比例する励振電流を容易に低減することも可能になる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を図面に基づき詳細に説明する。なお、図７と同一部分乃至各実施の形態において同一部分には同一番号を付し、重複する説明は省略する。
【００１８】
＜実施の形態１＞
図１は本発明の実施の形態１に係る反転増幅器を示す回路図である。同図に示すように、本形態に係る反転増幅器は、そのＰチャンネルＭＯＳトランジスタ１のゲートＧｐ・電源ＶＤＤ間にゲートバイアス発生手段としてのバイアス電源５がバイアス抵抗Ｒｂを介して接続してある。バイアス電源５は、ＰチャンネルＭＯＳトランジスタ１の閾値電圧ＶＴＰよりも０．１Ｖ〜０．３Ｖ程度大きく電源電圧ＶＤＤよりも低い電圧の直流電圧源である。以下このバイアス電圧をＶＴＰ＋αｐと表す。
【００１９】
当該反転増幅器において、ゲートＧｐとゲートＧｎの間にキャパシタＣｇが挿入され、それぞれのゲートに別々のバイアス電圧を与えることができる構成になっている。また、ＮチャンネルＭＯＳトランジスタ２側の構成は図７に示す従来技術に係る反転増幅器と同様、ＮチャンネルＭＯＳトランジスタ２のゲートとドレンは帰還抵抗Ｒｆを介して接続されている。
【００２０】
入力信号は入力端子３−１、３−２の双方に供給してもよいが、何れか一方への供給でもよい。双方の入力端子に信号を入力する場合には、キャパシタＣｇは省略可能である。何れか一方の入力端子に信号を入力する場合、その入力信号を減衰させないように他方の入力端子に伝達するには、キャパシタＣｇ、バイアス抵抗Ｒｂ、帰還抵抗Ｒｆの値を以下の条件を満たすように設定する必要がある。
１）バイアス抵抗Ｒｂの値を、１／ωＣｇ（Ｃｇはキャパシタの値）よりも十分大きな値にすること。
２）帰還抵抗Ｒｆの値が、Ａ／ωＣｇよりも十分大きな値にすること。ここでＡは当該反転増幅器のゲインである。
【００２１】
図２は、本形態に係る反転増幅器の入力電圧と、そのＰＭＯＳトランジスタ１及びＮＭＯＳトランジスタ２のドレン電流Ｉｄｐ、Ｉｄｎとの関係を示す特性図である。同図に示すように、ＰＭＯＳトランジスタ１はゲートＧｐにＶＴＰ＋αｐのバイアス電圧が印加されたことで、所定のドレン電流を流すことができるようになる。この時、電源電圧ＶＤＤがＮＭＯＳトランジスタ２の閾値電圧より大きければ、ＰチャンネルＭＯＳトランジスタ１からの電流がセルフバイアス構成のＮチャンネルＭＯＳトランジスタ２を通して流れる。
【００２２】
従来技術の反転増幅器は、ＤＣ動作点においてにＰチャンネルＭＯＳトランジスタ１およびＮチャンネルＭＯＳトランジスタ２は、ともにその飽和領域で動作している。したがって、本形態に係る反転増幅器にあっても、従来技術の反転増幅器と同レベルの増幅率を有するためには、ＰチャンネルＭＯＳトランジスタ１およびＮチャンネルＭＯＳトランジスタ２が、ともに飽和領域で動作している必要がある。ゲート・ソース間電圧とドレン・ソース間電圧が同じで、閾値電圧ＶＴＮが正であるＮチャンネルＭＯＳトランジスタ２は、常に飽和領域で動作する。一方、ＰチャンネルＭＯＳトランジスタ１が飽和領域で動作するためには、図３に示すように、ＰチャンネルＭＯＳトランジスタ１のドレン・ソース間電圧ＶＤＳＰがβｐより大きくなければならない。ここでβｐはＰチャンネルＭＯＳトランジスタ１のゲート・ソース間にバイアス電圧（ＶＴＰ＋αｐ）が印加されている時にドレン電流Ｉｄｐが飽和するのに必要なドレン電圧であり、一般にβｐ≦αｐの関係が成り立っている。ＰチャンネルＭＯＳトランジスタ１に飽和ドレン電流Ｉｄｐｓが流れているときに、ＮチャンネルＭＯＳトランジスタ２のドレン・ソース間にかかる電圧を（ＶＴＮ＋αｎ）と表すと、ＰチャンネルＭＯＳトランジスタ１のドレン・ソース間電圧ＶＤＳＰは
ＶＤＳＰ＝ＶＤＤ−（ＶＴＮ＋αｎ）
となり、反転増幅器に十分な増幅動作をおこなわせる電源電圧ＶＤＤは、
ＶＤＳＰ≧βｐより
ＶＤＤ≧ＶＴＮ＋αｎ＋βｐ
となる。
【００２３】
最低動作電圧ＶＤＤｍｉｎは、（ＶＴＰ＋αｐ）と（ＶＴＮ＋αｎ＋βｐ）の両者のうち、何れか大きい方の値で規定される。すなわち、最低動作電圧ＶＤＤｍｉｎ＝ＭＡＸ（ＶＴＰ＋αｐ、ＶＴＮ＋αｎ＋βｐ）となる。通常のＣＭＯＳにおいては、ＶＴＰとＶＴＮはほぼ等しいため、最低動作電圧ＶＤＤｍｉｎ＝ＶＴＮ＋αｎ＋βｐとなる。ここでβｐ≦αｐの関係を念頭に置き、本形態の反転増幅器の最低動作電圧と従来技術の反転増幅器の最低動作電圧を比較すると、本形態における最低動作電圧は、少なくともＰチャンネルＭＯＳトランジスタ１の閾値電圧ＶＴＰに相当する電圧分を低減できることがわかる。
【００２４】
ここで、本形態に係る反転増幅器における最低動作電圧の具体例を示しておく。ＶＴＰ＝０．５Ｖ、ＶＴＮ＝０．５Ｖ、αｐ＝αｎ＝βｐ＝０．２Ｖの場合、最低動作電圧ＶＤＤｍｉｎは、
ＶＤＤｍｉｎ＝ＭＡＸ（０．５＋０．２、０．５＋０．２＋０．２）
＝０．９（Ｖ）
となり、ＶＴＰ及びＶＴＮに限界値を使用することなく、１Ｖ以下の最低動作電圧ＶＤＤｍｉｎを実現できる。
【００２５】
＜実施の形態２＞
図４は本発明の実施の形態２に係る反転増幅器を示す回路図である。同図に示すように、本形態に係る反転増幅器では、前記実施の形態１におけるゲートバイアス用の電源５を省略し、バイアス電圧として反転増幅器の電源電圧ＶＤＤを用いている。
【００２６】
ここで、βｐ＝αｐ（＝ＶＤＤ−ＶＴＰ）とすると、当該反転増幅器の動作点でＰチャンネルＭＯＳトランジスタ１及びＮチャンネルＭＯＳトランジスタ２がともに飽和領域で動作するためには、ＶＤＤ≧ＶＴＮ＋αｎ＋ＶＤＤ−ＶＴＰ、すなわちＶＴＰ≧ＶＴＮ＋αｎとなるように各閾値電圧ＶＴＰ、ＶＴＮを設定できればよい。この様な閾値電圧ＶＴＰ、ＶＴＮの設定は容易になし得る。
【００２７】
従って、本形態に係る反転増幅器では、ＶＴＰ≧ＶＴＮ＋αｎの条件さえ充足すれば、バイアス電源５を省略した構成であっても実施の形態１と同じ低電圧動作を実現し得る。
【００２８】
＜実施の形態３＞
図５は本発明の実施の形態３に係る反転増幅器を示す回路図である。同図に示すように、本形態に係る反転増幅器では、ＰチャンネルＭＯＳトランジスタ１のゲートバイアス発生手段を定電流源６とＰチャンネルＭＯＳトランジスタ７とで形成している。
【００２９】
上記ゲートバイアス発生手段においては、ＰチャンネルＭＯＳトランジスタ７の閾値電圧ＶＴＰにある一定の電圧αｐを上乗せした電圧（ＶＴＰ＋αｐ）を作ることができ、その電圧は電源電圧に依存しない特性を有する。実施の形態１と等価の回路を実現している。
【００３０】
本形態１〜３に係る反転増幅器では、電源電圧ＶＤＤの変動が動作点の変動となって顕在化し、動作点が変動した場合には、例えば水晶発振器の増幅器として用いた場合、発振周波数の変動を生起してしまう。そこで、電源電圧ＶＤＤを供給する電源としては定電圧電源を用いるのが望ましい。
【００３１】
上記定電流源６は、ゲートにバイアス電圧をかけたＮＭＯＳトランジスタなどで実現できるが、抵抗で代替することもできる。
【実施例１】
【００３２】
図６は図５に示す反転増幅器を適用した水晶発振器を示す回路図である。同図に示すように、この水晶発振器８は、前記反転増幅器で増幅した発振信号により水晶振動子８ａを振動させて、所定の発振周波数の信号を出力端子４より取り出すようになっている。この際、反転増幅器の低電圧動作を実現しており、結果として当該水晶発振器８の励振電流の低減も実現し得るものとなる。
【産業上の利用可能性】
【００３３】
本発明は水晶発振器等の電子機器の電源を製造、販売する産業分野で利用することができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施の形態１に係る反転増幅器を示す回路図である。
【図２】図１に示す反転増幅器の入力電圧と、そのＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのドレン電流Ｉｄｐ、Ｉｄｎとの関係を示す特性図である。
【図３】図１に示す反転増幅器の出力電圧Ｖｏｕｔと、そのＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのドレン電流Ｉｄｐ、Ｉｄｎとの関係を示す特性図である。
【図４】本発明の実施の形態２に係る反転増幅器を示す回路図である。
【図５】本発明の実施の形態３に係る反転増幅器を示す回路図である。
【図６】図５に示す反転増幅器を水晶発振器に適用した状態で示す回路図である。
【図７】従来技術に係るＣＭＯＳ型回路の反転増幅器を示す回路である。
【図８】図７に示す反転増幅器の入力電圧と、そのＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのドレン電流Ｉｄｐ、Ｉｄｎとの関係を示す特性図である。
【符号の説明】
【００３５】
１、７          ＰチャンネルＭＯＳトランジスタ
２              ＮチャンネルＭＯＳトランジスタ
３              入力端子
４              出力端子
５              バイアス電源
６              定電流源
８              水晶発振器
８ａ            水晶振動子
Ｒｆ            帰還抵抗
Ｒｂ            バイアス抵抗
ＶＤＤ          電源電圧
ＶＤＤｍｉｎ    最低動作電圧
【図１】
2006060606.tif 000003
【図２】
2006060606.tif 000004
【図３】
2006060606.tif 000005
【図４】
2006060606.tif 000006
【図５】
2006060606.tif 000007
【図６】
2006060606.tif 000008
【図７】
2006060606.tif 000009
【図８】
2006060606.tif 000010