(57)【要約】【課題】  ＡｓとＮを同時に含んだ複数のＶ族元素からなるIII-Ｖ族混晶半導体層を少なくとも一層含んだ半導体素子において、低しきい値電流で温度特性が良好な構造のものにするために素子の表面をエッチング等により加工する場合にも、エッチング等により加工した素子の加工表面において生じる非発光再結合による無効電流を低減し、デバイスの特性劣化を低減(しきい値電流などが高くなるのを防止)する。【解決手段】  ｎ−ＡｌＧａＡｓ下部クラッド層１０３，ＧａＡｓ光ガイド層１０４，ＩｎＧａＮＡｓ活性層１０５，ＧａＡｓ光ガイド層１０６，ｐ−ＡｌＧａＡｓの第１の上部クラッド層１０７は、この半導体素子の作製過程で、ストライプ領域以外を除去されて露出された状態となり、露出したＩｎＧａＮＡｓ活性層１０５の表面部分は、Ｎ原子がＡｓ原子に置き換えられ、ＩｎＧａＡｓ層１０８になっている。【選択図】      図１
2006066935.tif 000002
【特許請求の範囲】
【請求項１】
ＡｓとＮを含んだ複数のＶ族元素からなるIII-Ｖ族混晶半導体層を少なくとも一層含んだ半導体素子において、前記半導体層は、ストライプ領域以外が除去されて露出された状態となり、露出した前記半導体層の表面部分は、少なくとも一部のＮ原子がＡｓ原子に置き換えられていることを特徴とする半導体素子。
【請求項２】
請求項１記載の半導体素子において、表面が露出した前記半導体層上には、埋め込み層が埋め込み成長されていることを特徴とする半導体素子。
【請求項３】
請求項１または請求項２記載の半導体素子において、上記ＡｓとＮを同時に含んだ複数のＶ族元素からなるIII-Ｖ族混晶半導体層は、ＩｎＧａＮＡｓ層であることを特徴とする半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信用光源などに利用される半導体レーザ等の半導体素子に関する。
【背景技術】
【０００２】
従来、光ファイバーを用いた光通信システムは、主に幹線系で用いられているが、将来は各家庭を含めた加入者系での利用が考えられている。これを実現するためにはシステムの小型化，低消費電力化，低コスト化が必要であり、このためには、光源としての半導体レーザには、低しきい値動作とペルチェフリーが必要である。
【０００３】
しかしながら、現在の１．３μｍ波長帯，１．５μｍ波長帯の半導体レーザにはＩｎＧａＡｓＰ／ＩｎＰ系材料が用いられており、この材料系を用いた半導体レーザは材料的に伝導帯のバンド不連続(ΔＥc)が小さく電子のオーバーフローが多いことが主たる原因で、しきい値電流が大きく、また、温度特性が悪く、光出力が環境温度によって大きく変化するという問題がある。このため温度制御をする必要があり、この種の半導体レーザでは、温度制御用のペルチェ素子を用いていた。
【０００４】
このような問題をＩｎＧａＡｓＰ／ＩｎＰ系材料を用いて改善することは困難であるため、伝導帯のバンド不連続(ΔＥc)が大きくなるようにＧａＡｓ基板上に半導体レーザを形成することが試みられている。ＧａＡｓ基板上のＩｎＧａＡｓはＩｎ組成が大きくなるほどバンドギャップエネルギーは小さくなるが、格子定数がＧａＡｓよりも大きくなり、１．３μｍ，１．５μｍ程度の長波長化を図ることが難かしいという問題があった。すなわち、圧縮歪量の増大により長波長化を図ることができるものの、１．１μｍ程度が限界であった。
【０００５】
そこで、特許文献１では、１．３μｍまたは１．５μｍ帯の波長を与えるＩｎＧａＡｓ活性層と、該活性層を挟んで形成され、かつＧａＡｓの格子定数に近い格子定数を与える半導体層とを有し、伝導帯のバンド不連続(ΔＥc)を大きくした素子が提案されている。
【０００６】
すなわち、特許文献１で提案されている素子は、１．３μｍまたは１．５μｍ帯の波長を与えるため、ＧａＡｓ基板よりも格子定数の大きいＩｎＧａＡｓ活性層を用い、また、活性層にＩｎＧａＡｓを用いているため、緩和バッファ層を用いている。しかしながら、緩和バッファ層を用いても基本的には格子不整合系なので、素子の寿命の点で問題がある。また、格子整合を図るため、基板をＩｎＧａＡｓとすることも考えられるが、基板にＩｎＧａＡｓのような多元材料を用いることは困難である。すなわち、ＩｎＧａＡｓのような多元材料基板は現実には作製が困難である。
【０００７】
そこで、特許文献２では、ＧａＡｓ基板上にＩｎＧａＮＡｓ系材料を用いることが提案されており、ＧａＡｓよりも格子定数が大きいＩｎＧａＡｓにＮを添加して、格子定数を低下させたＩｎＧａＮＡｓ系材料を用いることで、格子定数をＧａＡｓの格子定数に近づけ、ＧａＡｓと格子整合させることが可能であり、更にバンドギャップエネルギーを小さくすることができる。すなわち、ＩｎＧａＮＡｓ系材料は、１．３μｍまたは１．５μｍ帯の波長が可能となる材料系であり、ＧａＡｓ格子整合系なので、ＡｌＧａＡｓをクラッド層に用いることで伝導帯のバンド不連続(ΔＥc)を大きくすることができる。
【０００８】
さらに特許文献３には、ＧａＡｓ基板上のＩｎＧａＮＡｓ系材料の半導体レーザとして、図３に示すような、リッジストライプ部(電流ブロック層６)をＭＯＣＶＤの選択成長で埋め込んだＳＢＲ(SelectivelyBuried Ridge Waveguide)構造の素子が示されている。図３において、１は半導体レーザ素子、２は化合物半導体基板、３は活性層、４は下部クラッド層、５は上部クラッド層、６は電流ブロック層、７はコンタクト層、８はｐ側電極、９はｎ側電極である。ここで、下部クラッド層４，活性層３，上部クラッド層５によってダブルヘテロ接合が形成され、また、電流ブロック層６によってストライプ領域を画定するようになっている。また、図３において、基板２はＧａＡｓで構成され、また、活性層３はＧａＩｎＡｓＮで構成されている。また、この素子の電流ブロック層６には、ＳｉドープＧａＡｓが用いられている。
【０００９】
図３のような構成の半導体レーザでは、下部クラッド層４，活性層３，上部クラッド層５のダブルヘテロ接合によって、光を垂直方向に閉じ込めることができる。また、この種の半導体レーザにおいて、基板に対して水平方向に注入キャリア(図３の例では、ｐ側電極８から活性層３に向けて注入される電流)と光とを閉じ込めることは、低しきい値化するために重要である。ＩｎＧａＮＡｓ系材料は、１．３μｍまたは１．５μｍ帯の波長で発光させることができるが、ＧａＡｓとのバンドギャップエネルギーがＩｎＧａＮＡｓ系材料よりも大きく、長波長の光に対して透明であり、反導波層とはならない。
【００１０】
また、この場合、電流ブロック層６が設けられていることによって、ストライプ領域(電流ブロック層６が設けられていない領域)がストライプ領域外(電流ブロック層６下部の領域)よりも厚いために、ストライプ領域とストライプ領域外との間に、光の屈折率差が生じ、ストライプ領域に光を閉じ込めることができる。
【特許文献１】特開平７−１９３３２７号公報
【特許文献２】特開平６−３７３５５号公報
【特許文献３】特開平７−１５４０２３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、図３のような素子では、活性層３は電流ブロック層６の下部にも存在するので、ｐ側電極８，コンタクト層７の電流ブロック層６間の領域から注入された電流は、ストライプ領域外である電流ブロック層６下部にも拡がってしまい、ストライプ領域に完全には閉じ込めることができず、しきい値電流が大きくなるという問題があった。
【００１２】
このような問題点を解決するには、ダブルヘテロ接合(下部クラッド層，活性層，上部クラッド層)を成長させた後に、エッチングによりストライプ領域以外を除去し、この除去した部分に、活性層よりもバンドギャップエネルギーが大きく、屈折率の小さい別の結晶を再度成長する埋め込み型構造にすることがＩｎＧａＡｓＰ／ＩｎＰ系材料等の他の材料系では一般に行なわれている。このような構造にすることで、垂直方向(積層方向)と同様に、基板に対して水平方向にも注入キャリアと光を閉じ込めることができる。しかしながら、この場合、ダブルヘテロ接合成長後のエッチング等により加工した素子の加工表面において生じる非発光再結合による無効電流が、デバイスの特性を劣化させる(しきい値電流を高めるなどの)要因となっていた。
【００１３】
すなわち、従来では、ＩｎＧａＮＡｓ系材料を用いた長波長半導体レーザにおいて、良好な温度特性をもち、かつ、低しきい値電流の素子を実現するために埋め込み型構造のものにする場合、ダブルヘテロ接合成長後のエッチング等により加工した素子の加工表面において生じる非発光再結合による無効電流によって、しきい値電流を低下させるには限界があった。
【００１４】
本発明は、ＡｓとＮを同時に含んだ複数のＶ族元素からなるIII-Ｖ族混晶半導体層を少なくとも一層含んだ半導体素子において、低しきい値電流で温度特性が良好な構造のものにするために素子の表面をエッチング等により加工する場合にも、エッチング等により加工した素子の加工表面において生じる非発光再結合による無効電流を低減し、デバイスの特性劣化を低減(しきい値電流などが高くなるのを防止)することの可能な半導体素子を提供することを目的としている。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、請求項１記載の発明は、ＡｓとＮを含んだ複数のＶ族元素からなるIII-Ｖ族混晶半導体層を少なくとも一層含んだ半導体素子において、前記半導体層は、ストライプ領域以外が除去されて露出された状態となり、露出した前記半導体層の表面部分は、少なくとも一部のＮ原子がＡｓ原子に置き換えられていることを特徴としている。
【００１６】
また、請求項２記載の発明は、請求項１記載の半導体素子において、表面が露出した前記半導体層上には、埋め込み層が埋め込み成長されていることを特徴としている。
【００１７】
また、請求項３記載の発明は、請求項１または請求項２記載の半導体素子において、上記ＡｓとＮを同時に含んだ複数のＶ族元素からなるIII-Ｖ族混晶半導体層は、ＩｎＧａＮＡｓ層であることを特徴としている。
【発明の効果】
【００１８】
請求項１乃至請求項３記載の発明によれば、ＡｓとＮを含んだ複数のＶ族元素からなるIII-Ｖ族混晶半導体層を少なくとも一層含んだ半導体素子において、前記半導体層は、ストライプ領域以外が除去されて露出された状態となり、露出した前記半導体層の表面部分は、少なくとも一部のＮ原子がＡｓ原子に置き換えられているので、この半導体層とその加工表面との間のバンドギャップ差によるポテンシャル障壁により、この半導体層の加工表面近傍にキャリアが拡散できなくなり、加工表面における非発光再結合を減少させ、素子の無効電流を低減することができる。これにより、しきい値電流が小さく、しかも温度特性の良好な半導体素子を提供できる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明を実施するための最良の形態を図面に基づいて説明する。図１は本発明に係る半導体素子の構成例を示す図である。図１を参照すると、この半導体素子は、ＭＯＣＶＤ法により、ｎ−ＧａＡｓ基板１０１上に、ｎ−ＧａＡｓバッファ層１０２，ｎ−ＡｌＧａＡｓ下部クラッド層１０３，ＧａＡｓ光ガイド層１０４，ＩｎＧａＮＡｓ活性層１０５，ＧａＡｓ光ガイド層１０６，ｐ−ＡｌＧａＡｓの第１の上部クラッド層１０７が形成されている。ＩｎＧａＮＡｓ活性層は、Ｎの原料としてＤＭＨｙ(ジメチルヒドラジン)等の窒素化合物を用いることで形成できる。
【００２０】
ここで、ｎ−ＡｌＧａＡｓ下部クラッド層１０３，ＧａＡｓ光ガイド層１０４，ＩｎＧａＮＡｓ活性層１０５，ＧａＡｓ光ガイド層１０６，ｐ−ＡｌＧａＡｓの第１の上部クラッド層１０７は、この半導体素子の作製過程で、ストライプ領域以外を除去されて露出された状態となり、露出したＩｎＧａＮＡｓ活性層１０５の表面部分は、Ｎ原子がＡｓ原子に置き換えられ、ＩｎＧａＡｓ層１０８になっている。
【００２１】
また、図１の半導体素子において、表面が露出した上記各層上には、ｐ−ＡｌＧａＡｓ電流ブロック層１０９，ｎ−ＡｌＧａＡｓ電流ブロック層１１０が埋め込み成長されており、その上層に、ｐ−ＡｌＧａＡｓ第２の上部クラッド層１１１，ｐ−ＧａＡｓコンタクト層１１２が形成されている。すなわち、この素子全体は、層構造としてはＳＣＨ−ＳＱＷ構造となっている。
【００２２】
また、図１の半導体素子では、素子の表面にｐ側電極１１３であるＡｕＺｎ／Ａｕが形成され、また、素子の裏面にｎ側電極１１４であるＡｕＧｅ／Ｎｉ／Ａｕが形成されている。
【００２３】
図１の半導体素子は、次のような手順によって作製される。すなわち、まず、ＭＯＣＶＤ法により、ｎ−ＧａＡｓ基板１０１上に、ｎ−ＧａＡｓバッファ層１０２，ｎ−ＡｌＧａＡｓ下部クラッド層１０３，ＧａＡｓ光ガイド層１０４，ＩｎＧａＮＡｓ活性層１０５，ＧａＡｓ光ガイド層１０６，ｐ−ＡｌＧａＡｓ第１の上部クラッド層１０７を形成する(１回目の成長を行なう)。そして、ウェットエッチング等によりストライプ領域以外を除去する。
【００２４】
次いで、ＭＯＣＶＤ装置により、ＡｓＨ3雰囲気中で６３０℃で３０分間、加熱処理する。この加熱処理工程により、ＩｎＧａＮＡｓ活性層１０５の表面に露出した部分のＮ原子がＡｓ原子に置き換えられ、ＩｎＧａＡｓ層１０８になる。
【００２５】
続いて、ｐ−ＡｌＧａＡｓ電流ブロック層１０９，ｎ−ＡｌＧａＡｓ電流ブロック層１１０を埋め込み成長させる(２回目の成長を行なう)。しかる後、ｐ−ＡｌＧａＡｓの第２の上部クラッド層１１１，ｐ−ＧａＡｓコンタクト層１１２を成長させる(３回目の成長を行なう)。
【００２６】
次いで、ｐ側電極１１３であるＡｕＺｎ／Ａｕを形成し、また、素子の裏面にｎ側電極１１４であるＡｕＧｅ／Ｎｉ／Ａｕを形成して、図１の半導体素子を作製できる。
【００２７】
次に、図１の半導体素子(半導体レーザ)の特性，動作原理について説明する。一般に、ＩｎＧａＡｓにＮを数％添加すると格子定数が小さくなり、バンドギャップエネルギーが小さくなる。すなわち、ＩｎＧａＡｓにＮを数％添加すると、ＧａＡｓ基板に格子整合する１．３μｍ，１．５μｍ等の長波長に対応する結晶が形成できる。逆に、ＩｎＧａＮＡｓのＮをＡｓに置換したＩｎＧａＡｓはＩｎＧａＮＡｓよりもバンドギャップエネルギーが大きくなる。
【００２８】
図１の半導体素子では、活性層１０５にＩｎＧａＮＡｓを用いているので、活性層１０５は、ＧａＡｓ基板１０１に格子整合しており、ＧａＡｓ基板１０１上に形成でき、また、バンドギャップエネルギーが大きいＡｌＧａＡｓ層をクラッド層に用いることができる。このため伝導帯のバンド不連続(ΔＥc)が大きくなり、注入キャリアのオーバーフローを減らすことができ、しきい値電流を小さくすることができ、さらに、その温度依存性を小さくすることができる。
【００２９】
ところで、図１の半導体素子は、ダブルヘテロ接合(下部クラッド層１０３，光ガイド層１０４，活性層１０５，光ガイド層１０６，上部クラッド層１０７)を成長後に、エッチングによりストライプ領域以外を除去し、この除去した部分に、活性層１０５よりもバンドギャップエネルギーが大きく屈折率の小さい別の結晶を再度成長する埋め込み型構造となっている。このような構造にすることで、垂直方向(積層方向)と同様に基板に対して水平方向にも注入キャリアと光を閉じ込めることができる。
【００３０】
しかしながら、この場合、ダブルヘテロ接合成長後のエッチング等により加工した素子の加工表面において生じる非発光再結合による無効電流が、デバイスの特性を劣化させる(しきい値電流を高めるなどの)原因となっていた。すなわち、加工表面に埋め込み成長しても、その界面は損傷や不純物の付着等により良好ではなく、非発光再結合センターが多くなり、無効電流が増加してしまう。
【００３１】
このような問題を回避するため、図１の半導体素子では、２回目の成長の前に、ＭＯＣＶＤ装置により、ＡｓＨ3雰囲気中で６３０℃で３０分間加熱処理する。この工程により、ＩｎＧａＮＡｓ活性層１０５の表面に露出した部分のＮ原子がＡｓ原子に置き換えられ、ＩｎＧａＡｓ層１０８となる。すなわち、ＡｓＨ3雰囲気中で加熱処理して形成されたＩｎＧａＡｓ層１０８は、ＮがＡｓに置き換わっており、バンドギャップエネルギーがＩｎＧａＮＡｓ活性層１０５よりも大きく、ＩｎＧａＮＡｓ活性層１０５とＩｎＧａＡｓ層１０８との間のバンドギャップ差によるポテンシャル障壁により、活性層１０５の加工表面近傍にキャリアが拡散できなくなり、加工表面における非発光再結合が減少し、素子の無効電流を減少させることができる。これにより、しきい値電流を低減することができる。
【００３２】
上述の例では、ＩｎＧａＮＡｓ活性層１０５の表面のＮを全てＡｓに置換しているが、ＩｎＧａＮＡｓ活性層１０５の表面の全てのＮをＡｓに置換せずとも良い。但し、ＮのＡｓへの置換率は、１００％に近い方が、ＩｎＧａＮＡｓ活性層１０５との間のバンドギャップ差が大きくなり、加工表面近傍へのキャリアの拡散をより一層防止できるので望ましい。
【００３３】
また、露出した半導体層表面のＮをＡｓに置換する工程(置換)は、埋込成長用の装置(例えばＭＯＣＶＤ装置)を用いて、埋め込み成長処理を行なう直前に、ＡｓＨ3雰囲気中で加熱処理することで行なわれ、従って、加熱処理後の埋め込み成長処理と置換処理とを同じ装置で連続して行なうことができるので、置換工程に特別な装置を用いる必要がなく、しかも簡単な工程により、加工表面における非発光再結合を有効に低減することができる。
【００３４】
また、上述の例では、活性層１０５にはＩｎＧａＮＡｓを用いたが、活性層１０５としては、ＮとＡｓを同時に含んだIII-Ｖ族混晶半導体であれば任意の材料を用いることができる。ただし、Ｎ組成を大きくするほど良好な結晶を得るのが困難になるので、長波長レーザ等に用いるのであれば、Ｎ組成を小さくできるＩｎＧａＮＡｓを用いるのが好ましい。
【００３５】
また、上述の例では、活性層１０５に隣接する光ガイド層１０４，１０６にはＧａＡｓを用いており、光ガイド層１０４，１０６にＧａＡｓを用いる場合には、酸素等を取り込んで非発光再結合センターを形成しやすいＡｌを含んだＡｌＧａＡｓを用いる場合に比べて、光ガイド層の加工表面での非発光再結合が減少するので、素子の無効電流をさらに減少させることができる。
【００３６】
また、上述の例では、埋め込み層(図１の例では、電流ブロック層１０９，１１０)には、ＧａＡｓ基板に格子整合するＡｌＧａＡｓを用いたが、この他に、ＧａＡｓ基板に格子整合するＩｎＧａＰ等のＩｎＧａＡｓＰ系材料を用いることもできる。ＩｎＧａＡｓＰ系材料は、活性なＡｌを含んでいないので、ＡｌＧａＡｓと同様に好ましい。なお、ＩｎＧａＰを用いる場合は、ＡｓＨ3雰囲気中で加熱処理した後、Ｖ族原料をＰＨ3に切り替える。また、ＩｎＧａＡｓＰを用いる場合は、ＡｓＨ3雰囲気中で加熱処理した後、ＡｓＨ3＋ＰＨ3にするなどして成長を行なえば良い。もちろん結晶成長および加熱処理は、ＭＯＣＶＤ法以外にもＭＢＥ法などでも可能である。
【００３７】
また、デバイス構造は、ダブルヘテロ接合成長後にエッチングによりストライプ領域以外を除去し、この除去した部分に、活性層よりもバンドギャップエネルギーが大きく屈折率の小さい別の結晶を再度成長する埋め込み型構造のものであれば、本発明を適応できる。もちろん、エッチングによりストライプ領域以外を除去した後、埋め込みを行なわない構造のものでも、本発明を適用することができ、この場合にも、前述したと同様の効果(すなわち、表面の非発光再結合を減少させ、素子の無効電流を低減させるという効果)を得ることができる。
【００３８】
図２は本発明に係る半導体素子の他の構成例を示す図である。図２を参照すると、この半導体素子は、ｎ−ＧａＡｓ基板２０１上に、ｎ−ＡｌＡｓ／ＧａＡｓからなる第一の多層膜反射鏡２０２と、ｎ−ＡｌＧａＡｓクラッド層２０３と、ＧａＡｓ光ガイド層２０４と、ＩｎＧａＮＡｓ活性層２０５と、ＧａＡｓ光ガイド層２０６と、ｐ−ＡｌＧａＡｓクラッド層２０７と、ｐ−ＧａＡｓコンタクト層２０８と、ｐ−ＡｌＡｓ／ＧａＡｓからなる第二の多層膜反射鏡２０９とが順次に形成されたものとなっている。
【００３９】
図２の半導体素子では、さらに、ＩｎＧａＮＡｓ活性層２０５の表面に露出した部分のＮ原子がＡｓ原子に置き換えられＩｎＧａＡｓ層２１０になっている。
【００４０】
また、図２の半導体素子では、第一の多層膜反射鏡２０２の上面にｎ側電極２１１であるＡｕＧｅ／Ｎｉ／Ａｕが形成され、また、ｐ−ＧａＡｓコンタクト層２０８の上面にｐ側電極２１２であるＣｒ／Ａｕが形成されており、図２の半導体素子は、面発光型半導体レーザとして構成されている。
【００４１】
このような構成の半導体素子は、次のように作製される。すなわち、先ず、ｎ−ＧａＡｓ基板２０１上に、ｎ−ＡｌＡｓ／ＧａＡｓからなる第一の多層膜反射鏡２０２と、ｎ−ＡｌＧａＡｓクラッド層２０３と、ＧａＡｓ光ガイド層２０４と、ＩｎＧａＮＡｓ活性層２０５と、ＧａＡｓ光ガイド層２０６と、ｐ−ＡｌＧａＡｓクラッド層２０７と、ｐ−ＧａＡｓコンタクト層２０８と、ｐ−ＡｌＡｓ／ＧａＡｓからなる第二の多層膜反射鏡２０９とを順次に形成する。
【００４２】
次いで、ドライエッチング等により、第一の多層膜反射鏡２０２の上面までの一部と、ｐ−ＧａＡｓコンタクト層２０８の上面までの一部とを除去し、その後、ＡｓＨ3雰囲気中で６３０℃で３０分間加熱処理する。この加熱処理工程により、ＩｎＧａＮＡｓ活性層２０５の表面に露出した部分のＮ原子がＡｓ原子に置き換えられ、ＩｎＧａＡｓ層２１０になる。
【００４３】
そして、第一の多層膜反射鏡２０２の上面にｎ側電極２１１であるＡｕＧｅ／Ｎｉ／Ａｕを形成し、ｐ−ＧａＡｓコンタクト層２０８の上面にｐ側電極２１２であるＣｒ／Ａｕを形成して、図２の半導体素子を作製できる。
【００４４】
次に、図２の半導体素子(面発光型半導体レーザ)の特性，動作原理について説明する。従来のＩｎＧａＡｓＰ／ＩｎＰ系材料の素子では、半導体多層膜ミラーの材料は屈折率差が小さく、例えばＩｎＰ／ＩｎＧａＡｓＰ(１．３μｍに対応する組成)の屈折率差は０．２５程度であり、従って、高反射率を得るためにはペア数(多層膜ミラーを構成するＩｎＰとＩｎＧａＡｓＰとの対の個数(積層個数))を多くする必要があったが、図２の半導体素子では、ＧａＡｓ基板上に形成できるため、多層膜ミラー２０２，２０９に屈折率差の大きいＡｌＡｓ／ＧａＡｓ等のＡｌＧａＡｓ系材料を用いることができる。これにより、高反射率を得る場合にも、ペア数(多層膜ミラーを構成するＡｌＡｓとＧａＡｓとの対の個数(積層個数))を少なくできる。具体的には、ＩｎＰ／ＩｎＧａＡｓＰ系の半分以下にすることができる。これにより、多層膜ミラーを短かい成長時間で形成することができ、また、多層膜ミラーの厚みも薄くなって段差が小さくなり、作製プロセスも容易になる。また、長波長帯面発光型レーザは、従来、高温では良好なレーザ特性が得られなかったが、図２の半導体素子によれば、伝導帯のバンド不連続(ΔＥc)が大きいので、注入キャリアのオーバーフローを減らすことができ、しきい値電流の温度依存性が減少し、高温でも良好なレーザ特性が得られる。
【００４５】
ところで、図２の半導体素子は、その作製工程中、ダブルヘテロ接合成長後にエッチングにより活性層の一部も除去するようにしており、この場合、活性層の加工表面は損傷や不純物等により一般に良好ではなく、非発光再結合センターが多くなり、素子の無効電流が増加するという問題が生ずる。
【００４６】
このような問題を回避するため、図２の半導体素子では、ＡｓＨ3雰囲気中で６３０℃で３０分間加熱処理する。この工程により、ＩｎＧａＮＡｓ活性層２０５の表面に露出した部分のＮ原子がＡｓ原子に置き換えられ、ＩｎＧａＡｓ層２１０になる。すなわち、ＡｓＨ3雰囲気中で加熱処理して形成されたＩｎＧａＡｓ層２１０は、ＮがＡｓに置き換わっており、ＩｎＧａＮＡｓ活性層２０５よりもバンドギャップエネルギーが大きくなっている。
【００４７】
図２の半導体素子では、このバンドギャップ差によるポテンシャル障壁により、活性層２０５の加工表面近傍にキャリアが拡散できなくなり、加工表面における非発光再結合が減少し、素子の無効電流を減少させることができる。これにより、この半導体素子のしきい値電流を低減することができる。
【００４８】
なお、図１または図２の半導体素子の作製工程において、露出した半導体層表面のＮをＡｓに置換する工程は、Ａｓ(砒素)雰囲気中で加熱処理することによってなされ、このような処理は、Ａｓの原料と清浄な雰囲気と加熱源さえあれば簡単に処理することができ、加工表面における非発光再結合を有効に低減することができる。
【００４９】
この場合、加工表面は酸化や汚染が進む前に処理することが望ましいので、Ａｓ雰囲気中での加熱処理はエッチング後、大気にさらす前に行なう方が良い。この場合、ＭＯＣＶＤ，ＭＢＥ法等を用いる結晶成長室とドライエッチング法を用いるエッチング加工室とが真空搬送路等で連結された作製装置を用いることが望ましい。
【００５０】
また、上述の例では、本発明を長波長半導体レーザ等の発光素子に適用した場合について述べたが、発光素子のみならず、受光素子や電子素子などの半導体素子においても、ＡｓとＮを同時に含んだ複数のＶ族元素からなるIII-Ｖ族混晶半導体層をエッチング等により除去した構造のものである場合には、本発明を適用することができ、この場合にも、前述したと同様の効果(すなわち、表面の非発光再結合を減少させ、素子の無効電流を低減させるという効果)が得られる。
【００５１】
換言すれば、本発明は、ＡｓとＮを同時に含んだ複数のＶ族元素からなるIII-Ｖ族混晶半導体層を少なくとも一層含んだ半導体素子において、露出した半導体層表面のＮがＡｓに置換されていることを特徴としている。この際、露出した前記半導体層表面のＮのＡｓへの置換は、Ａｓ雰囲気中で加熱処理することによって行なわれる。
【００５２】
また、本発明は、ＡｓとＮを同時に含んだ複数のＶ族元素からなるIII-Ｖ族混晶半導体層を少なくとも一層含み、半導体層の表面をエッチング等により露出させ、その周囲を埋め込み成長させた構造を有する半導体素子において、埋め込み成長がなされる前に、エッチング等により周囲を除去し露出した半導体層加工面のＮがＡｓに置換されていることを特徴としている。この際、露出した前記半導体層表面のＮのＡｓへの置換は、埋込成長用の装置を用いて、埋め込み成長処理を行なう直前に、Ａｓ雰囲気中で加熱処理することで行なわれる。
【００５３】
上記各半導体素子において、上記ＡｓとＮを同時に含んだ複数のＶ族元素からなるIII-Ｖ族混晶半導体層は、ＧａＡｓ基板上にエピタキシャル成長されたＩｎＧａＮＡｓ層である。
【００５４】
また、上記各半導体素子において、少なくとも活性層と該活性層に隣接する層には、Ａｌが含有されていない。
【００５５】
本発明では、上記のように、ＡｓとＮを同時に含んだ複数のＶ族元素からなるIII-Ｖ族混晶半導体層を少なくとも一層含んだ半導体素子において、露出した前記半導体層表面のＮがＡｓに置換されているので、この半導体層とその加工表面との間のバンドギャップ差によるポテンシャル障壁により、この半導体層の加工表面近傍にキャリアが拡散できなくなり、加工表面における非発光再結合を減少させ、素子の無効電流を低減することができる。
【図面の簡単な説明】
【００５６】
【図１】本発明に係る半導体素子の構成例を示す図である。
【図２】本発明に係る半導体素子の他の構成例を示す図である。
【図３】ＧａＡｓ基板上に形成された従来の長波長半導体レーザを示す図である。
【符号の説明】
【００５７】
１０１          ｎ−ＧａＡｓ基板
１０２          ｎ−ＧａＡｓバッファ層
１０３          ｎ−ＡｌＧａＡｓ下部クラッド層
１０４          ＧａＡｓ光ガイド層
１０５          ＩｎＧａＮＡｓ活性層
１０６          ＧａＡｓ光ガイド層
１０７          ｐ−ＡｌＧａＡｓ第１の上部クラッド層
１０８          ＩｎＧａＡｓ層
１０９          ｐ−ＡｌＧａＡｓ電流ブロック層
１１０          ｎ−ＡｌＧａＡｓ電流ブロック層
１１１          ｐ−ＡｌＧａＡｓ第２の上部クラッド層
１１２          ｐ−ＧａＡｓコンタクト層
１１３          ｐ側電極
１１４          ｎ側電極
２０１          ｎ−ＧａＡｓ基板
２０２          第一の多層膜反射鏡
２０３          ｎ−ＡｌＧａＡｓクラッド層
２０４          ＧａＡｓ光ガイド層
２０５          ＩｎＧａＮＡｓ活性層
２０６          ＧａＡｓ光ガイド層
２０７          ｐ−ＡｌＧａＡｓクラッド層
２０８          ｐ−ＧａＡｓコンタクト層
２０９          第二の多層膜反射鏡
２１０          ＩｎＧａＡｓ層
２１１          ｎ側電極
２１２          ｐ側電極
【図１】
2006066935.tif 000003
【図２】
2006066935.tif 000004
【図３】
2006066935.tif 000005