(57)【要約】【課題】  光電変換信号をアナログ・デジタル変換して出力する撮像装置における画質を向上させる。【解決手段】  ピクセル部２１からの光電変換信号４５のノイズ除去を行って光電変換信号４５ａとしてカラムＡＤＣ回路５０に入力するカラムＣＤＳ回路４０と、カラムＡＤＣ回路５０にランプ波形信号６６を入力するランプ波形発生回路６０とを含む撮像装置において、カラムＣＤＳ回路４０の基準電圧発生回路４１と、ランプ波形発生回路６０の基準電圧発生回路６１を、基準電圧発生回路４１の基準電位ＶＲＥＦの変動分を保持する電位補正容量７３を含む接続回路７０にて接続し、ランプ波形信号６６の出力に先立って、ランプ波形発生回路６０の基準電位出力線６２のランプ波形電圧ＶＲＡＭＰを電位補正容量７３の値で補正して基準電位ＶＲＥＦの変動に起因する光電変換信号４５ａのデジタル変換誤差の発生を抑止する。【選択図】図１
2006020172.tif 000002
【特許請求の範囲】
【請求項１】
第１基準電源を備え、アナログ・デジタル変換回路にランプ波形信号を供給するランプ波形発生回路であって、
前記アナログ・デジタル変換回路に入力されるアナログ入力信号のノイズ除去を行うノイズ除去回路に備えられた第２基準電源の出力電位の変動量を前記第１基準電源の出力電位に反映させるための接続回路を備えたことを特徴とするランプ波形発生回路。
【請求項２】
請求項１記載のランプ波形発生回路において、前記接続回路は、前記第１基準電源の出力線と、前記第２基準電源の出力線とをスイッチを介して短絡する接続線と、前記第１基準電源の前記出力線における前記接続線の接続部位の上流側に設けられた容量素子と、を含むことを特徴とするランプ波形発生回路。
【請求項３】
請求項１記載のランプ波形発生回路において、前記第１基準電源は、前記出力電位を可変に設定するための抵抗列を含むことを特徴とするランプ波形発生回路。
【請求項４】
ランプ波形発生回路から入力されるランプ波形信号と、ノイズ除去回路を経て入力されるアナログ信号と、クロック信号とが入力されるコンパレータを備え、前記ランプ波形発生信号と前記アナログ信号のレベルが一致するまでの前記クロック信号のカウント値に基づいて前記アナログ信号をデジタル信号に変換するアナログ・デジタル変換装置であって、
前記ノイズ除去回路に備えられた第２基準電源の出力電位の変動量を前記ランプ波形発生回路に備えられた前記第１基準電源の出力電位に反映させるための接続回路を備えたことを特徴とするアナログ・デジタル変換装置。
【請求項５】
請求項４記載のアナログ・デジタル変換装置において、前記接続回路は、前記第１基準電源の出力線と、前記第２基準電源の出力線とをスイッチを介して短絡する接続線と、前記第１基準電源の前記出力線における前記接続線の接続部位の上流側に設けられた容量素子と、を含むことを特徴とするアナログ・デジタル変換装置。
【請求項６】
光電変換素子と、前記光電変換素子から出力される光電変換信号の出力経路上に配置され、前記光電変換信号のノイズ除去を行うノイズ除去回路およびノイズ除去後の前記光電変換信号をデジタル信号に変換するアナログ・デジタル変換回路を備えた読み出し回路と、を含む撮像装置であって、
前記アナログ・デジタル変換回路にランプ波形を供給するランプ波形発生回路に備えられた第１基準電源の出力電位に、前記ノイズ除去回路に備えられた第２基準電源の出力電位の変動量を反映させるための接続回路を備えたことを特徴とする撮像装置。
【請求項７】
請求項６記載の撮像装置において、前記接続回路は、前記第１基準電源の出力線と、前記第２基準電源の出力線とをスイッチを介して短絡する接続線と、前記第１基準電源の前記出力線における前記接続線の接続部位の上流側に設けられた容量素子と、を含むことを特徴とする撮像装置。
【請求項８】
請求項６記載の撮像装置において、前記ノイズ除去回路は、前記第２基準電源の出力電位に基づいて前記光電変換信号のノイズ除去を行う相関二重サンプリング回路からなることを特徴とする撮像装置。
【請求項９】
請求項６記載の撮像装置において、前記アナログ・デジタル変換回路は、前記ランプ波形信号と、ノイズ除去後の前記光電変換信号と、クロック信号とが入力され、前記ランプ波形発生信号と前記アナログ信号のレベルが一致するまでの前記クロック信号のカウント値に基づいて前記光電変換信号をデジタル信号に変換するコンパレータを備えたことを特徴とする撮像装置。
【請求項１０】
光電変換素子と、前記光電変換素子から出力される光電変換信号の出力経路上に配置され、前記光電変換信号のノイズ除去を行うノイズ除去回路およびノイズ除去後の前記光電変換信号をデジタル信号に変換するアナログ・デジタル変換回路を備えた読み出し回路と、を含む撮像装置の制御方法であって、
前記アナログ・デジタル変換回路にランプ波形を供給するランプ波形発生回路に備えられた第１基準電源の出力線と、前記ノイズ除去回路に備えられた第２基準電源の出力線とを一時的に短絡させ、前記第１基準電源の出力線に設けられた容量素子に前記第１基準電源と前記第２基準電源の電位差に相当する電荷を蓄積させる工程と、
前記容量素子を経由した前記第１基準電源からの出力電位にて生成されたランプ波形信号を出力する工程と、
を含むことを特徴とする撮像装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ランプ波形発生回路、アナログ・デジタル変換回路、撮像装置、撮像装置の制御方法に関し、特に、ＣＭＯＳ（Complementary Metal Oxide Semiconductor:相補型金属酸化膜半導体）イメージセンサ等の撮像装置における光電変換信号のデジタル化処理等に適用して有効な技術に関する。
【背景技術】
【０００２】
たとえば、ＣＣＤ（Charge Coupled Device：電荷結合素子）イメージセンサに比較して、周辺の画像処理回路との製造プロセスや動作電圧等の整合性がよく、撮像素子部分と画像処理回路やコントローラなどを１チップに集積することが容易である等の観点から、ＣＭＯＳイメージセンサが注目されている。
【０００３】
このＣＭＯＳイメージセンサは、個々の画素部位において光電変換素子のみならず変換信号の増幅も行う構成であるため、光電変換信号の伝送過程でのノイズに強いという利点があるが、個々の画素部位における増幅器の特性のバラツキに起因する固定パターンノイズが問題となる。
【０００４】
このため、直交する行（row：ロー）および列（column：カラム）方向に二次元的に配列された複数の画素の内、カラム方向の画素の組単位に、ＣＤＳ（相関二重サンプリング）回路やＡＤＣ（アナログ−デジタル変換）回路をカラム数分だけ並列に並べて配置した構成の、いわゆるカラムＡＤＣ方式により、固定パターンノイズを低減する構成が知られている。
【０００５】
その場合、ＣＤＳ用の基準電圧発生回路と、ＡＤＣ回路にランプ波形信号を入力するランプ波形発生回路用の基準電圧発生回路は、以下の理由により別個に設けられている。
すなわち、ＣＤＳ回路用の基準電圧発生回路の出力は、画素のリセットノイズや光電変換信号をクランプ／サンプルするための容量素子に基準電位を与えるために、常に一定電圧を出力する必要がある。一方、ランプ波形発生回路用の基準電圧発生回路の出力は、ランプ波形を実現するために、大きな容量素子に外部接続され、この容量素子からのランプ波形の出力時は瞬間的に電圧レベルの低下を生じる。このため、ＣＤＳ回路とランプ波形発生回の各々に独立な基準電圧発生回路を設けることが望ましいためである。
【０００６】
そして、ＣＤＳ回路側の基準電圧発生回路の出力電位を固定し、この固定電位に合わせて、ランプ波形発生回路側の基準電圧発生回路の出力電位を所定の値に初期設定することで、ランプ波形信号を用いたＣＤＳ回路から出力される光電変換信号のデジタル変換の精度を維持するものである。
【０００７】
ところが、ランプ波形発生回路側の基準電圧発生回路の出力電位は、ＣＤＳ回路側の出力電位が一定に固定されていることを前提に初期設定されるため、なんらかの原因でＣＤＳ回路側の出力電位が変動すると、ＡＤ変換処理で誤差が生じるという技術的課題がある。
【０００８】
なお、ランプ波形発生回路としては、たとえば特許文献１に開示されているように、基準電圧源としてオペアンプ、トランジスタおよび温度係数の少ない外付け抵抗からなる定電流源とカレントミラー回路とを併用して、ランプ波形を発生する容量の充電もしくは放電を行わせることで、温度変動によるランプ波形の傾きを補償する技術が開示されているが、ＣＤＳ回路と共にＡＤＣ回路に接続される構成におけるランプ波形発生回路での上述の技術的課題は全く認識されていない。
【０００９】
また、特許文献２には、ＤＣ／ＤＣ変換器（スイッチングレギュレータ）を構成するランプ波形発生回路が開示されているが、上述の技術的課題に関しては言及がない。
【特許文献１】特開平４−４８８１２号公報
【特許文献２】特開平１１−３３２２２２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、ランプ波形信号を用いるアナログ・デジタル変換回路における高精度なアナログ・デジタル変換を可能にするランプ波形発生回路を提供することにある。
本発明の他の目的は、高精度なアナログ・デジタル変換を実現することが可能なアナログ・デジタル変換装置を提供することにある。
【００１１】
本発明の他の目的は、光電変換信号をアナログ・デジタル変換して出力する撮像装置における画質を向上させることにある。
【課題を解決するための手段】
【００１２】
本発明の第１の観点は、第１基準電源を備え、アナログ・デジタル変換回路にランプ波形信号を供給するランプ波形発生回路であって、
前記アナログ・デジタル変換回路に入力されるアナログ入力信号のノイズ除去を行うノイズ除去回路に備えられた第２基準電源の出力電位の変動量を前記第１基準電源の出力電位に反映させるための接続回路を備えたランプ波形発生回路を提供する。
【００１３】
本発明の第２の観点は、ランプ波形発生回路から入力されるランプ波形信号と、ノイズ除去回路を経て入力されるアナログ信号と、クロック信号とが入力されるコンパレータを備え、前記ランプ波形発生信号と前記アナログ信号のレベルが一致するまでの前記クロック信号のカウント値に基づいて前記アナログ信号をデジタル信号に変換するアナログ・デジタル変換装置であって、
前記ノイズ除去回路に備えられた第２基準電源の出力電位の変動量を前記ランプ波形発生回路に備えられた前記第１基準電源の出力電位に反映させるための接続回路を備えたアナログ・デジタル変換装置を提供する。
【００１４】
本発明の第３の観点は、光電変換素子と、前記光電変換素子から出力される光電変換信号の出力経路上に配置され、前記光電変換信号のノイズ除去を行うノイズ除去回路およびノイズ除去後の前記光電変換信号をデジタル信号に変換するアナログ・デジタル変換回路を備えた読み出し回路と、を含む撮像装置であって、
前記アナログ・デジタル変換回路にランプ波形を供給するランプ波形発生回路に備えられた第１基準電源の出力電位に、前記ノイズ除去回路に備えられた第２基準電源の出力電位の変動量を反映させるための接続回路を備えた撮像装置を提供する。
【００１５】
本発明の第４の観点は、光電変換素子と、前記光電変換素子から出力される光電変換信号の出力経路上に配置され、前記光電変換信号のノイズ除去を行うノイズ除去回路およびノイズ除去後の前記光電変換信号をデジタル信号に変換するアナログ・デジタル変換回路を備えた読み出し回路と、を含む撮像装置の制御方法であって、
前記アナログ・デジタル変換回路にランプ波形を供給するランプ波形発生回路に備えられた第１基準電源の出力線と、前記ノイズ除去回路に備えられた第２基準電源の出力線とを一時的に短絡させ、前記第１基準電源の出力線に設けられた容量素子に前記第１基準電源と前記第２基準電源の電位差に相当する電荷を蓄積させる工程と、
前記容量素子を経由した前記第１基準電源からの出力電位にて生成されたランプ波形信号を出力する工程と、
を含む撮像装置の制御方法を提供する。
【００１６】
上記した本発明によれば、アナログ・デジタル変換回路にランプ波形信号を供給するランプ波形発生回路の第１基準電源と、アナログ・デジタル変換回路に入力されるアナログ入力信号のノイズ除去を行うノイズ除去回路に備えられた第２基準電源の出力電位の差分を接続回路によって補償することで、たとえば、アナログ・デジタル変換の基準となるランプ波形信号のレベルを、第２基準電源の出力電位の変動に応じて変化するアナログ入力信号のレベルの変動に追従するように変化させることができ、ノイズ除去回路に備えられた第２基準電源の出力電位の変動等に影響されることなく、ノイズ除去回路を経たアナログ入力信号に対して、高精度なアナログ・デジタル変換を行うことができる。
【００１７】
これにより、撮像装置における光電変換信号の読み出し回路におけるアナログ・デジタル変換に適用することで、アナログの光電変換信号を高精度にデジタル信号に変換でき、光電変換信号に基づく画質を向上させることが可能になる。
【発明の効果】
【００１８】
本発明によれば、ランプ波形信号を用いるアナログ・デジタル変換回路における高精度なアナログ・デジタル変換を可能にするランプ波形発生回路を提供することができる。
また、高精度なアナログ・デジタル変換を実現することが可能なアナログ・デジタル変換装置を提供することができる。
【００１９】
また、光電変換信号をアナログ・デジタル変換して出力する撮像装置における画質を向上させることができる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照しながら、本発明の実施の形態について詳細に説明する。
図１は、本発明の一実施の形態である撮像装置の内部構成の一例を示す回路図であり、図２は、本発明の一実施の形態であるランプ波形発生回路およびアナログ・デジタル変換装置を備えた撮像装置の全体構成の一例を示すブロック図、図３は、本実施の形態の撮像装置の各部の作用の一例を示すタイミングチャートである。本実施の形態では、撮像装置の一例として、ＣＭＯＳイメージセンサに適用した場合を例にとって説明する。
【００２１】
図２に例示されるように、本実施の形態の撮像装置１０は、各々が光電変換素子や増幅用のトランジスタからなる複数のピクセル部２１を、行および列方向に二次元的に配列したピクセルアレイ２０と、このピクセルアレイ２０を走査して映像信号を読み出すための垂直走査回路３１および水平走査回路３２と、この垂直走査回路３１および水平走査回路３２と、後述の各種スイッチの動作タイミングを制御するタイミング発生回路３０と、を備えている。
【００２２】
個々のピクセル部２１は、たとえば、入射する光を電気信号（光電変換信号）に変換する光電変換素子としてのフォトダイオードと、このフォトダイオードの初期化（リセット）や、フォトダイオードから出力される光電変換信号の増幅等の動作を行うトランジスタを備えている。
【００２３】
ピクセルアレイ２０において、複数のピクセル部２１の列（カラム）の各々には、当該カラム内のピクセル部２１から出力される光電変換信号ＶＰＩＸ（光電変換信号４５）のノイズ除去処理を行うカラムＣＤＳ回路４０、ノイズ除去後の光電変換信号ＶＣＤＳをデジタル信号に変換する処理を行うカラムＡＤＣ回路５０、このカラムＡＤＣ回路５０に対してランプ波形電圧ＶＲＡＭＰを供給するためのランプ波形発生回路６０が設けられている。
【００２４】
カラムＣＤＳ回路４０およびランプ波形発生回路６０の各々には、それぞれ基準電圧発生回路４１および基準電圧発生回路６１が設けられている。
カラムＡＤＣ回路５０の出力側には、カラムＡＤＣ回路５０においてデジタル化されたデジタル光電変換信号４５ｂを処理して、たとえば、ＹＵＶ、ＹＣｂＣｒ、ＲＧＢ等の所定の規格の映像信号として出力する映像信号処理論理８０が設けられている。
【００２５】
図１に例示されるように、カラムＣＤＳ回路４０は、基準電圧発生回路４１と、ピクセル部２１からの光電変換信号４５の経路に直列に配置されたスイッチＳＷ２１、増幅器４３、サンプル容量Ｃ２２、増幅器４４と、基準電圧発生回路４１の基準電位出力線４２と、スイッチＳＷ２１および増幅器４３との間に介在するクランプ容量Ｃ２１を備えている。さらに、基準電位出力線４２はスイッチＳＷ２２を介して増幅器４４とサンプル容量Ｃ２２の間に接続されている。
【００２６】
カラムＣＤＳ回路４０の基準電圧発生回路４１は、所定の電位差を持つ電源線ＶＤＤとＶＳＳの間に直列に配列された複数の抵抗素子からなる抵抗列４１ａと、この抵抗列４１ａの基準電位ＶＲＥＦの点から電圧を取り出して基準電位出力線４２に出力する増幅器４１ｂを備えている。
【００２７】
そして、カラムＣＤＳ回路４０は、基準電圧発生回路４１から出力される基準電位ＶＲＥＦを基準とする相関二重サンプリングにより、光電変換信号４５（ＶＰＩＸ）に含まれるリセットノイズ等を除去して光電変換信号４５ａ（ＶＣＤＳ）としてカラムＡＤＣ回路５０に出力する動作を行う。
【００２８】
ランプ波形発生回路６０は、基準電圧発生回路６１からの基準電位出力線６２上に順に配列された増幅器６３、スイッチＳＷ４、増幅器６４、増幅器６４とスイッチＳＷ４との間に接続されたランプ容量Ｃ０および定電流源６５を備えている。
【００２９】
基準電圧発生回路６１は、所定の電位差を持つ電源線ＶＤＤとＶＳＳの間に直列に接続された複数の抵抗素子からなる抵抗列６１ａと、この抵抗列６１ａから所望の出力電位を取り出す複数の電位選択スイッチ６１ｂを備えている。この場合、電位選択スイッチ６１ｂは、上述のカラムＣＤＳ回路４０の基準電圧発生回路４１の基準電位ＶＲＥＦと同じ値に設定された電圧値を基準電位ＶＲＥＦ′として取り出して基準電位出力線６２に出力する電位選択スイッチＳＷ２と、この基準電位ＶＲＥＦ′よりも高い電圧値を取り出して基準電位出力線６２に出力する電位選択スイッチＳＷ３を含んでいる。
【００３０】
本実施の形態の場合、ランプ波形発生回路６０の基準電圧発生回路６１と、カラムＣＤＳ回路４０の基準電圧発生回路４１との間には、接続回路７０が設けられている。この接続回路７０は、ランプ波形発生回路６０における基準電位出力線６２の増幅器６３の手前側と、カラムＣＤＳ回路４０における基準電圧発生回路４１の基準電位出力線４２とを接続する接続線７１と、この接続線７１による接続／切断を制御するスイッチ７２（スイッチＳＷ１）と、基準電位出力線６２における接続線７１の接続点と基準電圧発生回路６１との間に配置された電位補正容量７３（電位補正容量Ｃ）からなる。
【００３１】
カラムＡＤＣ回路５０は、ランプ波形発生回路６０の増幅器６４から出力されるランプ波形信号６６（ランプ波形電圧ＶＲＡＭＰ）と、カラムＣＤＳ回路４０から出力される光電変換信号４５ａ（ＶＣＤＳ）の比較を行って、両者の電圧レベルが一致した時にカウンタ制御信号ＶＡＤＣとして“Ｈ”レベルを出力するコンパレータ５１と、カウンタ制御信号ＶＡＤＣおよびカウントクロック５３を入力とし、ピクセル部２１のリセットを契機として、カウンタ制御信号ＶＡＤＣが“Ｌ”レベルの間カウントアップし、“Ｈ”レベルになった時にカウントアップを停止するとともに、カウンタ値をデジタル光電変換信号４５ｂとして映像信号処理論理８０に出力するカウンタ５２を備えている。
【００３２】
以下、図３のタイミングチャート等を参照して、本実施の形態の作用について説明する。
まず、撮像装置１０の初期化時に、基準電圧発生回路４１の固定の基準電位ＶＲＥＦに一致するように、基準電圧発生回路６１の基準電位ＶＲＥＦ′が設定される。
【００３３】
垂直走査回路３１による垂直同期信号にてピクセルアレイ２０における一つの行が選択され、さらに、この行内において、水平走査回路３２による水平同期信号（ＨＳＹＮＣ）に同期して、当該行内の各列位置の一つのピクセル部２１が選択される。このピクセル部２１では、水平同期信号に同期して、上述の光電変換素子のリセットノイズＶＮがのった光電変換信号レベルＶＳが出力される。
【００３４】
これに同期して、カラムＣＤＳ回路４０では、ＨＳＹＮＣに同期して、まず、ピクセル部２１におけるリセットのタイミングでスイッチＳＷ２１およびスイッチＳＷ２２を閉じて開くことで、基準電位出力線４２の基準電位ＶＲＥＦを基準として、リセットノイズＶＮをクランプ容量Ｃ２１にクランプし、その後、光電変換信号レベルＶＳの到来のタイミングでスイッチＳＷ２１のみを閉じることで、サンプル容量Ｃ２２にはクランプ容量Ｃ２１に保持された基準電位ＶＲＥＦを基準とし、リセットノイズＶＮがキャンセルされた光電変換信号レベルＶＳが保持され、スイッチＳＷ２２を開くと同時に増幅器４４を介して光電変換信号４５ａとしてカラムＡＤＣ回路５０に出力される。
【００３５】
一方、カラムＣＤＳ回路４０におけるスイッチＳＷ２２のみの開閉タイミング（光電変換信号４５ａの出力タイミング）と同期して、ランプ波形発生回路６０では、まず、接続回路７０のスイッチＳＷ１と、基準電圧発生回路６１の基準電位ＶＲＥＦ′の電位選択スイッチＳＷ２を同時に閉じて開く。
【００３６】
この操作により、接続回路７０の電位補正容量Ｃ（７３）には、カラムＣＤＳ回路４０の基準電圧発生回路４１の基準電位ＶＲＥＦと、基準電位ＶＲＥＦ′の電位差（に相当する電荷）が保持される。
【００３７】
その後、まず、ランプ波形発生回路６０における基準電圧発生回路６１の電位選択スイッチＳＷ３と、スイッチＳＷ４を閉じて開くことで、ランプ容量Ｃ０には、電位補正容量Ｃ（７３）の電位分がキャンセルされた所定の基準電圧分の電荷が保持され、その後、スイッチＳＷ５を閉じることで、ランプ容量Ｃ０の電荷は、定電流源６５に流れ込み、ランプ容量Ｃ０による増幅器６４の入力電圧は直線的に低下し、出力としてランプ波形信号６６（ランプ波形電圧ＶＲＡＭＰ）が出力される。
【００３８】
そして、カラムＡＤＣ回路５０のコンパレータ５１は、ランプ波形信号６６と光電変換信号４５ａのレベルがクロスするタイミングでカウンタ制御信号ＶＡＤＣを出力し、カウンタ５２は、ピクセル部２１のリセット契機（カラムＣＤＳ回路４０において、上述のスイッチＳＷ２１およびスイッチＳＷ２２を同時に閉じたタイミング）から開始していたカウントアップ動作を停止し、その時のカウンタ値をデジタル光電変換信号４５ｂとして映像信号処理論理８０に出力する。
【００３９】
ここで、コンパレータ５１に入力される光電変換信号ＶＣＤＳのレベルは、基準電圧発生回路４１の基準電位ＶＲＥＦと光電変換信号レベルＶＳの和であるため、なんらかの原因で基準電圧発生回路４１の基準電位ＶＲＥＦが経時的に変化すると、ランプ波形電圧ＶＲＡＭＰに対するクロスのタイミング（カウンタ制御信号ＶＡＤＣが“Ｈ”レベルになり、カウンタ５２を停止させるタイミング）が変動し、同じ光電変換信号レベルＶＳが異なるデジタル値に変換されることとなり、そのままでは、カラムＡＤＣ回路５０におけるデジタル変換の誤差要因となる。
【００４０】
本実施の形態の場合には、上述のように、ランプ波形発生回路６０とカラムＣＤＳ回路４０の間に設けられた接続回路７０に設けられた電位補正容量７３（電位補正容量Ｃ）により、基準電圧発生回路４１の基準電位出力線４２における基準電位ＶＲＥＦの変動分が、ランプ波形発生回路６０におけるランプ波形電圧ＶＲＡＭＰ発生のための基準電位出力線６２の入力電圧からキャンセル出来るため、図３の破線のように、基準電圧発生回路４１の基準電位ＶＲＥＦの経時的な変動分に正確に追従して当該変動分をキャンセルするように、ランプ波形信号６６のレベルがシフトするので、カウンタ５２におけるカウント誤差、すなわち、光電変換信号ＶＣＤＳのカラムＡＤＣ回路５０におけるデジタル変換の誤差が生じることがない。
【００４１】
この結果、ピクセルアレイ２０における個々のピクセル部２１にて検出される輝度（デジタル光電変換信号４５ｂ）のデジタル変換レベルのばらつき等に起因して、たとえば、映像信号処理論理８０から出力される画像がカラム単位に縞模様になったり、カラー画像では色ムラを生じる等の画質の低下が確実に防止され、高画質の画像を撮影することが可能になる。
【００４２】
なお、本発明は、上述の実施の形態に例示した構成に限らず、その趣旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
たとえば、上述の説明では、ＣＭＯＳイメージセンサにおけるカラムＣＤＳ回路やカラムＡＤＣ回路、ランプ波形発生回路等に適用した場合について説明したが、アナログ・デジタル変換を行う一般の機器に広く適用することができる。
【００４３】
（付記１）
第１基準電源を備え、アナログ・デジタル変換回路にランプ波形信号を供給するランプ波形発生回路であって、
前記アナログ・デジタル変換回路に入力されるアナログ入力信号のノイズ除去を行うノイズ除去回路に備えられた第２基準電源の出力電位の変動量を前記第１基準電源の出力電位に反映させるための接続回路を備えたことを特徴とするランプ波形発生回路。
【００４４】
（付記２）
付記１記載のランプ波形発生回路において、前記接続回路は、前記第１基準電源の出力線と、前記第２基準電源の出力線とをスイッチを介して短絡する接続線と、前記第１基準電源の前記出力線における前記接続線の接続部位の上流側に設けられた容量素子と、を含むことを特徴とするランプ波形発生回路。
【００４５】
（付記３）
付記１記載のランプ波形発生回路において、前記アナログ・デジタル変換回路は、前記ランプ波形信号と、ノイズ除去後の前記アナログ信号と、クロック信号とが入力され、前記ランプ波形発生信号と前記アナログ信号のレベルが一致するまでの前記クロック信号のカウント値に基づいて前記アナログ信号をデジタル信号に変換するコンパレータを備えたことを特徴とするランプ波形発生回路。
【００４６】
（付記４）
付記１記載のランプ波形発生回路において、前記第１基準電源は、前記出力電位を可変に設定するための抵抗列を含むことを特徴とするランプ波形発生回路。
【００４７】
（付記５）
付記１記載のランプ波形発生回路において、前記アナログ信号は、撮像装置の光電変換素子から出力された光電変換信号からなり、前記ノイズ除去回路は、前記第２基準電源の出力電位に基づいて前記光電変換信号のノイズ除去を行う相関二重サンプリング回路からなることを特徴とするランプ波形発生回路。
【００４８】
（付記６）
付記１記載のランプ波形発生回路において、前記アナログ・デジタル変換回路は、複数の光電変換素子が行および列方向に二次元的に配列された撮像装置において前記光電変換素子の前記行または列単位に設けられ、個々の前記光電変換素子から出力される光電変換信号のデジタル化処理を行うアナログ・デジタル変換回路であることを特徴とするランプ波形発生回路。
【００４９】
（付記７）
ランプ波形発生回路から入力されるランプ波形信号と、ノイズ除去回路を経て入力されるアナログ信号と、クロック信号とが入力されるコンパレータを備え、前記ランプ波形発生信号と前記アナログ信号のレベルが一致するまでの前記クロック信号のカウント値に基づいて前記アナログ信号をデジタル信号に変換するアナログ・デジタル変換装置であって、
前記ノイズ除去回路に備えられた第２基準電源の出力電位の変動量を前記ランプ波形発生回路に備えられた前記第１基準電源の出力電位に反映させるための接続回路を備えたことを特徴とするアナログ・デジタル変換装置。
【００５０】
（付記８）
付記７記載のアナログ・デジタル変換装置において、前記接続回路は、前記第１基準電源の出力線と、前記第２基準電源の出力線とをスイッチを介して短絡する接続線と、前記第１基準電源の前記出力線における前記接続線の接続部位の上流側に設けられた容量素子と、を含むことを特徴とするアナログ・デジタル変換装置。
【００５１】
（付記９）
付記７記載のアナログ・デジタル変換装置において、前記第１基準電源は、前記出力電位を可変に設定するための抵抗列を含むことを特徴とするアナログ・デジタル変換装置。
【００５２】
（付記１０）
付記７記載のアナログ・デジタル変換装置において、前記アナログ信号は、撮像装置の光電変換素子から出力された光電変換信号からなり、前記ノイズ除去回路は、前記第２基準電源の出力電位に基づいて前記光電変換信号のノイズ除去を行う相関二重サンプリング回路からなることを特徴とするアナログ・デジタル変換装置。
【００５３】
（付記１１）
付記７記載のアナログ・デジタル変換装置において、前記アナログ・デジタル変換装置は、複数の光電変換素子が行および列方向に二次元的に配列された撮像装置において前記光電変換素子の前記行または列単位に設けられ、個々の前記光電変換素子から出力される光電変換信号のデジタル化処理を行うことを特徴とするアナログ・デジタル変換装置。
【００５４】
（付記１２）
光電変換素子と、前記光電変換素子から出力される光電変換信号の出力経路上に配置され、前記光電変換信号のノイズ除去を行うノイズ除去回路およびノイズ除去後の前記光電変換信号をデジタル信号に変換するアナログ・デジタル変換回路を備えた読み出し回路と、を含む撮像装置であって、
前記アナログ・デジタル変換回路にランプ波形を供給するランプ波形発生回路に備えられた第１基準電源の出力電位に、前記ノイズ除去回路に備えられた第２基準電源の出力電位の変動量を反映させるための接続回路を備えたことを特徴とする撮像装置。
【００５５】
（付記１３）
付記１２記載の撮像装置において、前記接続回路は、前記第１基準電源の出力線と、前記第２基準電源の出力線とをスイッチを介して短絡する接続線と、前記第１基準電源の前記出力線における前記接続線の接続部位の上流側に設けられた容量素子と、を含むことを特徴とする撮像装置。
【００５６】
（付記１４）
付記１２記載の撮像装置において、前記ノイズ除去回路は、前記第２基準電源の出力電位に基づいて前記光電変換信号のノイズ除去を行う相関二重サンプリング回路からなることを特徴とする撮像装置。
【００５７】
（付記１５）
付記１２記載の撮像装置において、前記アナログ・デジタル変換回路は、前記ランプ波形信号と、ノイズ除去後の前記光電変換信号と、クロック信号とが入力され、前記ランプ波形発生信号と前記アナログ信号のレベルが一致するまでの前記クロック信号のカウント値に基づいて前記光電変換信号をデジタル信号に変換するコンパレータを備えたことを特徴とする撮像装置。
【００５８】
（付記１６）
付記１２記載の撮像装置において、前記第１基準電源は、前記出力電位を可変に設定するための抵抗列を含むことを特徴とする撮像装置。
【００５９】
（付記１７）
付記１２記載の撮像装置において、行方向および列方向に二次元的に配列された複数の前記光電変換素子の行または列単位に、前記読み出し回路が設けられていることを特徴とする撮像装置。
【００６０】
（付記１８）
光電変換素子と、前記光電変換素子から出力される光電変換信号の出力経路上に配置され、前記光電変換信号のノイズ除去を行うノイズ除去回路およびノイズ除去後の前記光電変換信号をデジタル信号に変換するアナログ・デジタル変換回路を備えた読み出し回路と、を含む撮像装置の制御方法であって、
前記アナログ・デジタル変換回路にランプ波形を供給するランプ波形発生回路に備えられた第１基準電源の出力線と、前記ノイズ除去回路に備えられた第２基準電源の出力線とを一時的に短絡させ、前記第１基準電源の出力線に設けられた容量素子に前記第１基準電源と前記第２基準電源の電位差に相当する電荷を蓄積させる工程と、
前記容量素子を経由した前記第１基準電源からの出力電位にて生成されたランプ波形信号を出力する工程と、
を含むことを特徴とする撮像装置の制御方法。
【図面の簡単な説明】
【００６１】
【図１】本発明の一実施の形態である撮像装置の内部構成の一例を示す回路図である。
【図２】本発明の一実施の形態であるランプ波形発生回路およびアナログ・デジタル変換装置を備えた撮像装置の全体構成の一例を示すブロック図である。
【図３】本発明の一実施の形態である撮像装置の各部の作用の一例を示すタイミングチャートである。
【符号の説明】
【００６２】
１０  撮像装置
２０  ピクセルアレイ
２１  ピクセル部
３０  タイミング発生回路
３１  垂直走査回路
３２  水平走査回路
４０  カラムＣＤＳ回路
４１  基準電圧発生回路（第２基準電源）
４１ａ  抵抗列
４１ｂ  増幅器
４２  基準電位出力線
４３  増幅器
４４  増幅器
４５  光電変換信号
４５ａ  光電変換信号
４５ｂ  デジタル光電変換信号
Ｃ２１  クランプ容量
Ｃ２２  サンプル容量
ＳＷ２１  スイッチ
ＳＷ２２  スイッチ
５０  カラムＡＤＣ回路
５１  コンパレータ
５２  カウンタ
５３  カウントクロック
６０  ランプ波形発生回路
６１  基準電圧発生回路（第１基準電源）
６１ａ  抵抗列
６１ｂ  電位選択スイッチ（ＳＷ２，ＳＷ３）
６２  基準電位出力線
６３  増幅器
６４  増幅器
６５  定電流源
６６  ランプ波形信号
Ｃ０  ランプ容量
ＳＷ４  スイッチ
ＳＷ５  スイッチ
７０  接続回路
７１  接続線
７２  スイッチ（ＳＷ１）
７３  電位補正容量（Ｃ）
８０  映像信号処理論理
ＶＡＤＣ  カウンタ制御信号
ＶＣＤＳ  光電変換信号
ＶＤＤ，ＶＳＳ  電源線
ＶＰＩＸ  光電変換信号
ＶＲＡＭＰ  ランプ波形電圧
ＶＲＥＦ  基準電位
ＶＲＥＦ′  基準電位
ＶＮ  リセットノイズ
ＶＳ  光電変換信号レベル
【図１】
2006020172.tif 000003
【図２】
2006020172.tif 000004
【図３】
2006020172.tif 000005