(57)【要約】【課題】  半導体チップを配線基板に固定する際に用いられる異方性導電性樹脂と、半導体チップのパッシベーション膜上の樹脂膜とを剥離しにくくする。【解決手段】  絶縁膜上にパッドを形成する工程と、絶縁膜上及びパッド上に、パッシベーション膜を形成する工程と、パッシベーション膜に、パッド上に位置する第１の開口部を形成する工程と、パッシベーション膜上及び第１の開口部内に、樹脂膜を形成する工程と、樹脂膜に、パッド上に位置する第２の開口部を形成する工程と、樹脂膜及び第２の開口部をプラズマ処理することにより、パッドの表面をクリーニングする工程と、樹脂膜を熱処理する工程とを具備する。樹脂膜を熱処理することにより、樹脂膜の表面粗さを適切な大きさに調整することができる。【選択図】      図１
2006156869.tif 000002
【特許請求の範囲】
【請求項１】
絶縁膜上にパッドを形成する工程と、
前記絶縁膜上及び前記パッド上に、パッシベーション膜を形成する工程と、
前記パッシベーション膜に、前記パッド上に位置する第１の開口部を形成する工程と、
前記パッシベーション膜上及び前記第１の開口部内に、樹脂膜を形成する工程と、
前記樹脂膜に、前記パッド上に位置する第２の開口部を形成する工程と、
前記樹脂膜及び前記第２の開口部をプラズマ処理することにより、前記パッドの表面をクリーニングする工程と、
前記樹脂膜を熱処理する工程と、
を具備する半導体装置の製造方法。
【請求項２】
前記樹脂膜は感光性のポリイミド樹脂膜である請求項１に記載の半導体装置の製造方法。
【請求項３】
前記熱処理する工程の後に、前記第２の開口部に、前記パッドに接続するバンプを形成する工程と、
異方性導電性樹脂を用いて、前記バンプを配線基板上の配線に接続する工程と、
を更に具備する請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記パッドの表面をクリーニングする工程において、酸素プラズマ又はＡｒプラズマを用いる請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
異方性導電性樹脂を用いて半導体チップを配線基板に固定することにより、前記半導体チップが有するバンプと、前記配線基板が有する配線とを接続する工程を具備し、
前記半導体チップは、実装面に樹脂膜を具備し、該樹脂膜の表面は、プラズマ処理が行われた後、熱処理が行われている半導体装置の製造方法。
【請求項６】
絶縁膜と、
前記絶縁膜上に形成されたパッドと、
前記絶縁膜上に形成されたパッシベーション膜と、
前記パッシベーション膜上に形成された樹脂膜と、
前記パッシベーション膜及び前記樹脂膜に形成され、前記パッド上に位置する開口部と、
を具備し、前記樹脂膜は、表面にプラズマ処理が行われた後、熱処理が行われている半導体装置。
【請求項７】
絶縁膜と、
前記絶縁膜上に形成されたパッドと、
前記絶縁膜上に形成されたパッシベーション膜と、
前記パッシベーション膜上に形成されたエステル結合型のポリイミド樹脂膜と、
前記パッシベーション膜及び前記樹脂膜に形成され、前記パッド上に位置する開口部と、
を具備し、前記ポリイミド樹脂膜の表面粗さは５ｎｍ以上３０ｎｍ以下である半導体装置。
【請求項８】
絶縁膜と、
前記絶縁膜上に形成されたパッドと、
前記絶縁膜上に形成されたパッシベーション膜と、
前記パッシベーション膜上に形成されたイオン結合型のポリイミド樹脂膜と、
前記パッシベーション膜及び前記樹脂膜に形成され、前記パッド上に位置する開口部と、
を具備し、前記ポリイミド樹脂膜の表面粗さは１０ｎｍ以下である半導体装置。
【請求項９】
半導体チップのバンプと配線基板の配線とを、異方性導電性樹脂で接続した半導体装置であって、
前記半導体チップは、
絶縁膜と、
前記絶縁膜上に形成されたパッドと、
前記絶縁膜上に形成されたパッシベーション膜と、
前記パッシベーション膜上に形成された樹脂膜と、
前記パッシベーション膜及び前記樹脂膜に形成され、前記パッド上に位置する開口部と、
前記開口部に一部が埋め込まれることにより前記パッドに接続するバンプと、
を具備し、前記樹脂膜は、表面にプラズマ処理が行われた後、熱処理が行われている半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置に関する。特に本発明は、半導体チップを配線基板に固定する際に用いられる異方性導電性樹脂と、半導体チップのパッシベーション膜上の樹脂膜との剥離を抑制した半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
図５は、従来の半導体装置の構成を説明する為の断面図である。本図に示す半導体装置は、半導体チップと配線基板とを異方性導電性樹脂を用いて固定したものであり、半導体チップのバンプと配線基板上の配線とは、異方性導電性樹脂のフィラーを介して接続している。
【０００３】
半導体チップのシリコン基板（図示せず）には、トランジスタ等の半導体素子（図示せず）が形成されている。半導体素子上には、層間絶縁膜及び配線層が、この順に繰り返し積層されている。最上層の層間絶縁膜１００上には、Ａｌ合金パッド１０１が形成されている。層間絶縁膜１００上及びＡｌ合金パッド１０１上にはパッシベーション膜１０２が形成されており、パッシベーション膜１０２上にはポリイミド樹脂膜１０３が形成されている。パッシベーション膜１０２にはＡｌ合金パッド１０１上に位置する第１の開口部１０２ａが形成されており、ポリイミド樹脂膜１０３には、第１の開口部１０２ａ上に位置する第２の開口部１０３ａが形成されている。ポリイミド樹脂膜１０３上にはＡｕバンプ１０４が形成されている。Ａｕバンプ１０４は、一部が第１の開口部１０２ａ及び第２の開口部１０３ａ内に埋め込まれることにより、底部がＡｌ合金パッド１０１に接続している。
【０００４】
半導体チップは、異方性導電性樹脂フィルム１２２によって配線基板１２０上に固定されている。異方性導電性樹脂フィルム１２２には、導電性のフィラー１２２ａが多数混ぜられており、これらのフィラー１２２ａの一部を間に挟むことにより、半導体チップのＡｕバンプ１０４は配線基板１２０表面の配線１２０ａに接続している。
【０００５】
配線１２０ａは、配線基板１２０内を上下に走っている配線を介して、配線基板１２０の裏面に設けられた配線１２０ｂに接続している。配線１２０ｂには、配線基板１２０を実装基板（図示せず）に接続するためのソルダーボール１２４が取り付けられている（例えば特許文献１参照）。
【特許文献１】特開平１１−２６０９５４号公報（図１６）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ポリイミド樹脂膜にパッド上に位置する開口部を形成するとき、パッド上にポリイミド樹脂膜が残留することがある。また、バンプを形成する前に、一時的にパッドが露出するため、パッドの表面が酸化されている場合がある。これらの場合、バンプとパッドの接続不良が生じうる。このため、ポリイミド樹脂膜に開口部を形成した後、パッドの表面をクリーニングするために、全体を酸素等のプラズマに晒すことがある。この場合、ポリイミド樹脂膜の表面粗さが大きくなるため、ポリイミド樹脂膜と異方性導電性樹脂とが剥離しやすくなり、隙間（例えば図５の符号１３０で示す部分）が形成されることがある。
【０００７】
本発明は上記のような事情を考慮してなされたものであり、その目的は、パッシベーション膜上の樹脂膜と、異方性導電性樹脂との剥離を抑制した半導体装置の製造方法及び半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、絶縁膜上にパッドを形成する工程と、
前記絶縁膜上及び前記パッド上に、パッシベーション膜を形成する工程と、
前記パッシベーション膜に、前記パッド上に位置する第１の開口部を形成する工程と、
前記パッシベーション膜上及び前記第１の開口部内に、樹脂膜を形成する工程と、
前記樹脂膜に、前記パッド上に位置する第２の開口部を形成する工程と、
前記樹脂膜及び前記第２の開口部をプラズマ処理することにより、前記パッドの表面をクリーニングする工程と、
前記樹脂膜を熱処理する工程とを具備する。
【０００９】
この半導体装置の製造方法によれば、プラズマ処理でパッドの表面をクリーニングした後、プラズマ処理で樹脂膜の表面粗さが大きくなっても、その後の熱処理によって樹脂膜の表面粗さを小さくすることができる。従って、従来と比べて異方性導電性樹脂と樹脂膜の密着性を向上させることができる。樹脂膜は、例えば感光性のポリイミド樹脂膜である。
【００１０】
前記熱処理する工程の後に、前記第２の開口部に、前記パッドに接続するバンプを形成する工程と、異方性導電性樹脂を用いて、前記バンプを配線基板上の配線に接続する工程と、
を更に具備してもよい。パッドの表面をクリーニングする工程において、酸素プラズマ又はＡｒプラズマを用いてもよい。
【００１１】
本発明に係る他の半導体装置の製造方法は、異方性導電性樹脂を用いて半導体チップを配線基板に固定することにより、前記半導体チップが有するバンプと、前記配線基板が有する配線とを接続する工程を具備し、
前記半導体チップは、実装面に樹脂膜を具備し、該樹脂膜の表面は、プラズマ処理が行われた後、熱処理が行われている。
【００１２】
本発明に係る半導体装置は、絶縁膜と、
前記絶縁膜上に形成されたパッドと、
前記絶縁膜上に形成され、前記パッド上に位置する第１の開口部を有するパッシベーション膜と、
前記パッシベーション膜上に形成され、前記第１の開口部上に位置する第２の開口部を有する樹脂膜と、
を具備し、前記樹脂膜は、表面にプラズマ処理が行われた後、熱処理が行われている。
【００１３】
本発明に係る他の半導体装置は、絶縁膜と、
前記絶縁膜上に形成されたパッドと、
前記絶縁膜上に形成され、前記パッド上に位置する第１の開口部を有するパッシベーション膜と、
前記パッシベーション膜上に形成され、前記第１の開口部上に位置する第２の開口部を有するエステル結合型のポリイミド樹脂膜と、
を具備し、前記ポリイミド樹脂膜の表面粗さは５ｎｍ以上３０ｎｍ以下である。
【００１４】
本発明に係る他の半導体装置は、絶縁膜と、
前記絶縁膜上に形成されたパッドと、
前記絶縁膜上に形成され、前記パッド上に位置する第１の開口部を有するパッシベーション膜と、
前記パッシベーション膜上に形成され、前記第１の開口部上に位置する第２の開口部を有するイオン結合型のポリイミド樹脂膜と、
を具備し、前記ポリイミド樹脂膜の表面粗さは１０ｎｍ以下である。
【００１５】
本発明に係る他の半導体装置は、半導体チップのバンプと配線基板の配線とを、異方性導電性樹脂で接続した半導体装置であって、
前記半導体チップは、
絶縁膜と、
前記絶縁膜上に形成されたパッドと、
前記絶縁膜上に形成され、前記パッド上に位置する第１の開口部を有するパッシベーション膜と、
前記パッシベーション膜上に形成され、前記第１の開口部上に位置する第２の開口部を有する樹脂膜と、
前記第１及び前記第２の開口部に一部が埋め込まれることにより前記パッドに接続するバンプと、
を具備し、前記樹脂膜は、表面にプラズマ処理が行われた後、熱処理が行われている。
【発明を実施するための形態】
【００１６】
以下、図面を参照して本発明の実施形態について説明する。図１は、本発明の実施形態に係る半導体チップの製造方法を説明するフローチャートである。図２の各図は、図１に示した半導体チップの製造方法を説明する為の断面図である。本実施形態は、半導体チップ表面上のポリイミド樹脂膜に、パッド上に位置する開口部を形成し、パッド表面をプラズマ処理してクリーニングした後、ポリイミド樹脂膜にアニール処理を行うことにより、ポリイミド樹脂膜の表面粗さを調整するものである。
【００１７】
まず、ウェハ状のシリコン基板（図示せず）上にトランジスタ等の半導体素子を複数形成し、これら半導体素子上に層間絶縁膜（図示せず）及びＡｌ合金配線層（図示せず）を、交互にそれぞれ複数回積層する。
【００１８】
そして、図１のＳ２及び図２（Ａ）それぞれに示すように、最上層の層間絶縁膜１０上に、Ａｌ合金膜をスパッタリング法により形成する。次いで、このＡｌ合金膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、Ａｌ合金膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてＡｌ合金膜をエッチングする。これにより、Ａｌ合金膜はパターニングされ、最上層のＡｌ合金配線（図示せず）及びＡｌ合金パッド１１が形成される。その後、レジストパターンを除去する。
【００１９】
次いで、層間絶縁膜１０上及びＡｌ合金パッド１１上に、酸化シリコン膜及び窒化シリコン膜をこの順に積層したパッシベーション膜１２を、ＣＶＤ法を用いて形成する。次いで、パッシベーション膜１２上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像する。これにより、パッシベーション膜１２上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてパッシベーション膜１２をエッチングする。これにより、パッシベーション膜１２には、Ａｌ合金パッド１１上に位置する第１の開口部１２ａが形成される。その後、レジストパターンを除去する。
【００２０】
次いで、図１のＳ４及び図２（Ｂ）それぞれに示すように、パッシベーション膜１２上及び第１の開口部１２ａ内にポリイミド樹脂膜１３を塗布する。ここで用いるポリイミド樹脂は、例えば感光性のポリイミド樹脂であるが、エステル結合型及びイオン結合型のいずれであってもよい。次いで、ポリイミド樹脂膜１３を露光及び現像する。これにより、ポリイミド樹脂膜１３には、第１の開口部１２ａ上に位置する第２の開口部１３ａが形成される。なお、この処理において、Ａｌ合金パッド１１上にポリイミド樹脂膜１３の残渣が生じる場合がある。
【００２１】
次いで、図１のＳ６に示すように、窒素雰囲気下でポリイミド樹脂膜１３に熱処理を行う。ここでの熱処理の条件は、例えば熱処理温度が３５０℃、熱処理時間が１時間である。これにより、ポリイミド樹脂膜１３は硬化する。
【００２２】
上記したＳ２〜Ｓ６までの処理において、Ａｌ合金パッド１１は大気に晒される場合がある。このため、Ａｌ合金パッド１１の表面に薄い酸化膜が形成される。
【００２３】
次いで、図１のＳ８及び図２（Ｃ）それぞれに示すように、ポリイミド樹脂膜１３をプラズマに晒す。ここで用いるプラズマは、酸素プラズマ又はＡｒプラズマである。これにより、Ａｌ合金パッド１１の表面に位置する酸化膜及びポリイミド樹脂膜１３の残渣はクリーニングされる。なお、この処理において、ポリイミド樹脂膜１３の表面粗さは大きくなる。
【００２４】
次いで、図１のＳ１０に示すように、ポリイミド樹脂膜１３に熱処理を行う。ここでの熱処理の条件は、例えば窒素雰囲気下で、熱処理温度が２５０℃以上３００℃以下、熱処理時間が６時間である。これにより、ポリイミド樹脂膜１３の表面粗さは制御され、配線基板に実装するときに用いられる異方性導電性樹脂とポリイミド樹脂膜１３の剥離が抑制される。
【００２５】
なお、ポリイミド樹脂膜１３がエステル結合型のポリイミド樹脂である場合、熱処理の条件を調整することにより、ポリイミド樹脂膜１３の表面粗さを５ｎｍ以上３０ｎｍ以下にするのが好ましい。また、ポリイミド樹脂膜１３がイオン結合型のポリイミド樹脂である場合、熱処理の条件を調整することにより、ポリイミド樹脂膜１３の表面粗さを１０ｎｍ以下にするのが好ましい。これらのようにすると、特にポリイミド樹脂膜１３は、異方性導電性樹脂とポリイミド樹脂膜１３の剥離が特に抑制される。
【００２６】
次いで、図１のＳ１２に示すように、シリコン基板の裏面を研削し、薄くする。次いで、図１のＳ１４に示すように、シリコン基板をダイシングし、複数のチップに分割する。
【００２７】
図３は、図１及び図２を用いて説明した方法により製造された半導体チップを、配線基板に実装する方法を説明するフローチャートである。図４の各図は、図１に示した半導体チップの製造方法を説明する為の断面図である。本方法はＦＣＢＧＡ実装方法であり、半導体チップにバンプを形成し、その後、異方性導電性樹脂を用いて半導体チップを配線基板に実装する方法である。
【００２８】
まず、図３のＳ２２及び図４（Ａ）に示すように、ボンディングツ−ル（図示せず）を用いることにより、半導体チップの第１の開口部１２ａ及び第２の開口部１３ａに、Ａｕバンプ１４を形成する。Ａｕバンプ１４は、底部がＡｌ合金パッド１１に接続しており、上部が半導体チップのポリイミド樹脂膜１３より上方に位置している。
【００２９】
次いで、図３のＳ２４及び図４（Ｂ）に示すように、配線基板２０上に異方性導電性樹脂フィルム２２を貼り付けておき、この異方性導電性樹脂フィルム２２を介して半導体チップを配線基板２０に熱圧着する。これにより、半導体チップは配線基板２０の表面上に固定される。また、異方性導電性樹脂フィルム２２の導電性のフィラー２２ａが、配線基板２０の表面上に形成された配線２０ａと、半導体チップのＡｕバンプ１４との間に挟まれる。これにより、Ａｕバンプ１４と配線２０ａとが接続される。なお、ポリイミド樹脂膜１３が形成されているため、熱圧着時に半導体チップの配線層やトランジスタに加わる力が緩和される。
【００３０】
また、図１及び図２を用いて説明したように、ポリイミド樹脂膜１３の表面粗さは、熱処理によって調整されている。このため、異方性導電性樹脂フィルム２２とポリイミド樹脂膜１３が剥離することが、従来と比べて抑制される。
【００３１】
次いで、図３のＳ２６及び図４（Ｃ）に示すように、配線基板２０の裏面に位置する配線２０ｃに、ソルダーボール２４を付着する。ソルダーボール２４は、配線２０ｃを実装基板（図示せず）上の配線に接続する端子である。なお、配線２０ｃは、配線基板２０を上下に貫通する配線２０ｂを介して、配線２０ａに接続している。このため、実装基板と半導体チップは、ソルダーボール２４、配線２０ｃ，２０ｂ，２０ａ、及びＡｕバンプ１４を介して互いに接続する。
【００３２】
以上、本発明の実施形態によれば、Ａｌ合金パッド１１の表面をクリーニングするためにプラズマ処理を行い、ポリイミド樹脂膜１３の表面粗さが不適切な状態になっても、プラズマ処理後にポリイミド樹脂膜１３を熱処理しているため、ポリイミド樹脂膜１３の表面粗さを適切な状態にすることができる。従って、異方性導電性樹脂フィルム２２を用いて半導体チップを配線基板２０に実装した場合、ポリイミド樹脂膜１３と異方性導電性樹脂フィルム２２の剥離を、従来と比べて抑制できる。
【００３３】
このため、半導体チップが製造後に吸湿材等と共に封止されていなくても、配線基板に実装された後のポリイミド樹脂膜１３と異方性導電性樹脂フィルム２２の密着性は高くなり、耐熱及び耐湿に関する所定の規格（例えばＪＥＣＥＣ規格のレベル１）をクリアすることができる。従って、半導体チップが実装基板に実装されるまでのコストを低くすることができる。
【００３４】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば、上記した実施形態では、ポリイミド樹脂膜１３として感光性のポリイミド樹脂を用いたが、非感光性ポリイミド樹脂を用いてもよい。
【００３５】
この場合、パッシベーション膜１２の第１の開口部１２ａと、ポリイミド樹脂膜１３の第２の開口部１３ａを同一工程で形成することができる。すなわち、第１の開口部１２ａを形成する前に、パッシベーション膜１２上にポリイミド樹脂膜１３を形成し、ポリイミド樹脂膜１３上にレジストパターンを形成する。次いで、このレジストパターンをマスクとして、ポリイミド樹脂膜１３及びパッシベーション膜１２をエッチングすることにより、第２の開口部１３ａ及び第１の開口部１２ａを連続して形成する。このようにすると、工程数を少なくすることができる。
【図面の簡単な説明】
【００３６】
【図１】実施形態に係る半導体チップの製造方法を説明するフローチャート。
【図２】（Ａ）は図１に示した半導体チップの製造方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図、（Ｃ）は（Ｂ）の次の工程を説明する為の断面図。
【図３】半導体チップを配線基板に実装する方法を説明するフローチャート。
【図４】（Ａ）は図１に示した実装方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図、（Ｃ）は（Ｂ）の次の工程を説明する為の断面図。
【図５】従来の半導体装置の構造を説明する為の断面図。
【符号の説明】
【００３７】
１０，１００…層間絶縁膜、１１，１０１…Ａｌ合金パッド、１２，１０２…パッシベーション膜、１２ａ，１０２ａ…第１の開口部、１３，１０３…ポリイミド樹脂膜、１３ａ，１０３ａ…第２の開口部、１４，１０４…Ａｕバンプ、２０，１２０…配線基板、２０ａ，２０ｂ，２０ｃ，１２０ａ，１２０ｂ…配線、２２，１２２…異方性導電性樹脂フィルム、２２ａ，１２２ａ…フィラー、２４，１２４…ソルダーボール
【図１】
2006156869.tif 000003
【図２】
2006156869.tif 000004
【図３】
2006156869.tif 000005
【図４】
2006156869.tif 000006
【図５】
2006156869.tif 000007