(57)【要約】【課題】サイズの小さいＬＤＤ領域を持ったＴＦＴを、工程数の少ないプロセスで作製し、各回路に応じた構造のＴＦＴを作り分けることを課題とする。【解決手段】本発明は、ゲート電極を積層とし、下層のゲート電極のゲート長を上層のゲート電極のチャネル長方向の長さよりも長くし、ハットシェイプ型のゲート電極を形成する。この際に、レジストの後退幅を利用して上層のゲート電極のみをエッチングし、ハットシェイプ型を形成する。これにより、微細なＴＦＴにおいてもＬＤＤ領域を形成することができるようになり、各回路に応じた構造のＴＦＴを作り分けることが可能となった。【選択図】図１
2006156971.tif 000002
【特許請求の範囲】
【請求項１】
基板上の半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１の導電膜を形成し、
前記第１の導電膜上に第２の導電膜を形成し、
前記第２の導電膜上にレジストを形成し、
前記レジストをマスクとして前記第２の導電膜に第１のエッチングをすることにより、エッチングされた第２の導電膜を形成し、
前記第１の導電膜に第２のエッチングをすることにより、第１のゲート電極を形成し、
第３のエッチングをすることにより、前記レジストを後退させると共に、前記後退するレジストをマスクとして前記エッチングされた第２の導電膜をエッチングして、チャネル長方向の長さが前記第１のゲート電極よりも短い第２のゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項２】
基板上の半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１の導電膜を形成し、
前記第１の導電膜上に第２の導電膜を形成し、
前記第２の導電膜上に第１のレジストを形成し、
前記第１のレジストをマスクとして前記第２の導電膜に第１のエッチングをすることにより、エッチングされた第２の導電膜を形成し、
前記第１の導電膜に第２のエッチングをすることにより、第１のゲート電極を形成するとともに、前記第１のレジストを後退させ第２のレジストを形成し、
第３のエッチングをすることにより、前記第２のレジストを後退させると共に、前記後退する第２のレジストをマスクとして前記エッチングされた第２の導電膜をエッチングして、チャネル長方向の長さが前記第１のゲート電極よりも短い第２のゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項３】
基板上の半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１の導電膜を形成し、
前記第１の導電膜上に第２の導電膜を形成し、
前記第２の導電膜上にレジストを形成し、
前記レジストをマスクとして前記第２の導電膜に第１のエッチングをすることにより、エッチングされた第２の導電膜を形成し、
前記第１の導電膜に第２のエッチングをすることにより第１のゲート電極を形成し、
第３のエッチングをすることにより、前記レジストを後退させると共に、前記後退するレジストをマスクとして前記エッチングされた第２の導電膜をエッチングして、チャネル長方向の長さが前記第１のゲート電極よりも短い第２のゲート電極を形成し、
前記第２のゲート電極をマスクとして不純物元素をドーピングして、前記半導体膜にチャネル形成領域と前記チャネル形成領域に接する低濃度不純物領域を形成し、
前記第１のゲート電極をマスクとして不純物元素をドーピングして、前記低濃度不純物領域に選択的に高濃度不純物領域を形成することを特徴とする半導体装置の作製方法。
【請求項４】
基板上の半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１の導電膜を形成し、
前記第１の導電膜上に第２の導電膜を形成し、
前記第２の導電膜上にレジストを形成し、
前記レジストをマスクとして前記第２の導電膜に第１のエッチングをすることにより、エッチングされた第２の導電膜を形成し、
前記第１の導電膜に第２のエッチングをすることにより、エッチングされた第１の導電膜を形成し、
第３のエッチングをすることにより、前記レジストを後退させると共に、前記後退するレジストをマスクとして前記エッチングされた第２の導電膜をエッチングし、チャネル長方向の長さが前記エッチングされた第１の導電膜よりも短い第１のゲート電極を形成し、
前記第１のゲート電極をマスクとして不純物元素をドーピングして、前記半導体膜にチャネル形成領域と前記チャネル形成領域に接する低濃度不純物領域を形成し、
前記エッチングされた第１の導電膜をマスクとして不純物元素をドーピングして、前記低濃度不純物領域に選択的に高濃度不純物領域を形成し、
前記第１のゲート電極をマスクとして前記エッチングされた第１の導電膜をエッチングし、チャネル長方向の長さが前記第１のゲート電極と等しい第２のゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項５】
基板上の半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１の導電膜を形成し、
前記第１の導電膜上に第２の導電膜を形成し、
前記第２の導電膜上にレジストを形成し、
前記レジストをマスクとして前記第２の導電膜に第１のエッチングをすることにより、エッチングされた第２の導電膜を形成し、
前記第１の導電膜に第２のエッチングをすることにより第１のゲート電極を形成し、
第３のエッチングをすることにより、前記レジストを後退させると共に、前記後退するレジストをマスクとして前記エッチングされた第２の導電膜をエッチングして、チャネル長方向の長さが前記第１のゲート電極よりも短い第２のゲート電極を形成し、
前記第２のゲート電極をマスクとして不純物元素をドーピングして、前記半導体膜にチャネル形成領域と前記チャネル形成領域に接する低濃度不純物領域を形成し、
前記第１のゲート電極及び前記第２のゲート電極の側面に接してサイドウォールを形成し、
前記サイドウォール及び前記第２のゲート電極をマスクとして不純物元素をドーピングして、前記低濃度不純物領域に選択的に高濃度不純物領域を形成することを特徴とする半導体装置の作製方法。
【請求項６】
請求項３において、前記第１のゲート電極をマスクとした前記ドーピングをすることにより、前記低濃度不純物領域は、前記第２のゲート電極と重ならない前記第１のゲート電極部分の下に、前記ゲート絶縁膜を介して位置することを特徴とする半導体装置の作製方法。
【請求項７】
請求項３または６において、前記第１のゲート電極をマスクとした前記ドーピングをすることにより、前記高濃度不純物領域は、前記ゲート絶縁膜を介して前記第１のゲート電極と重ならない半導体膜部分に形成されることを特徴とする半導体装置の作製方法。
【請求項８】
請求項５において、前記サイドウォール及び前記第２のゲート電極をマスクとした前記ドーピングをすることにより、前記第２のゲート電極と重ならない前記第１のゲート電極部分の下に位置する第１の低濃度不純物領域と、前記ゲート絶縁膜と接する前記サイドウォール部分の下に位置する第２の低濃度不純物領域とを形成することを特徴とする半導体装置の作製方法。
【請求項９】
請求項１乃至請求項８のいずれか一項において、前記エッチングされた第２の導電膜は、その側面のテーパー角θが８０°≦θ≦９０°になるように形成されることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項１乃至請求項９のいずれか一項において、前記第１の導電膜はＴａＮ膜であることを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１乃至請求項１０のいずれか一項において、前記第２の導電膜はＷ膜であることを特徴とする半導体装置の作製方法。
【請求項１２】
請求項１乃至請求項１１のいずれか一項において、前記第１乃至前記第３のエッチングはドライエッチング法により行うことを特徴とする半導体装置の作製方法。
【請求項１３】
基板と、
前記基板上に配置され、チャネル形成領域、高濃度不純物領域、第１の低濃度不純物領域及び第２の低濃度不純物領域を有する半導体膜と、
前記半導体膜上のゲート絶縁膜と、
前記ゲート絶縁膜上の第１のゲート電極と、
前記第１のゲート電極上の、チャネル長方向の長さが前記第１のゲート電極よりも短い第２のゲート電極と、
前記第１のゲート電極の側面及び前記第２のゲート電極の側面に接するサイドウォールとを有し、
前記第１の低濃度不純物領域は前記チャネル形成領域に接し、
前記第２の低濃度不純物領域は、前記第１の低濃度不純物領域と前記高濃度不純物領域に接し、
前記第１の低濃度不純物領域は、前記第１のゲート電極と重なり且つ前記第２のゲート電極と重ならず、
前記第２の低濃度不純物領域は、前記第１のゲート電極及び前記第２のゲート電極と重ならず、且つ前記サイドウォールと重なり、
前記高濃度不純物領域は、前記第１のゲート電極、前記第２のゲート電極及び前記サイドウォールと重ならないことを特徴とする半導体装置。
【請求項１４】
請求項１３において、前記第２の低濃度不純物領域は、前記第１の低濃度不純物領域よりも高濃度の一導電型の不純物を含むことを特徴とする半導体装置。
【請求項１５】
請求項１３または請求項１４において、前記第２のゲート電極の端部は、前記第１の低濃度不純物領域と前記第２の低濃度不純物領域との境界と重なることを特徴とする半導体装置。
【請求項１６】
請求項１３乃至１５のいずれか一項において、前記サイドウォールの端部は、前記第２の低濃度不純物領域と前記高濃度不純物領域との境界と重なることを特徴とする半導体装置。
【請求項１７】
請求項１３乃至１６のいずれか一項において、前記半導体装置は、背面投影型表示装置、前面投影型表示装置、携帯電話、デジタルカメラ、或いはパーソナルコンピュータであることを特徴とする半導体装置。
【請求項１８】
請求項１３乃至１６のいずれか一項において、前記半導体装置は、アンテナ回路と、リーダライタ装置からの交信手段により駆動される集積回路とを有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は各種回路を構成する半導体装置及びその作製方法に関する。
【背景技術】
【０００２】
従来の薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：以下、ＴＦＴと言う）は非晶質半導体膜で構成されていたため、１０ｃｍ２／Ｖ・Ｓｅｃ以上の電界効果移動度を持つＴＦＴを得ることはほとんど不可能であった。しかし、結晶性半導体膜で構成されたＴＦＴが登場し、高い電界効果移動度を持つＴＦＴを実現することが可能となった。
【０００３】
結晶性半導体膜のＴＦＴは高い電界効果移動度を持つため、ＴＦＴを使って各種機能回路を同一基板上に同時に作製することが可能である。例えば、表示装置において、以前は表示部にドライバＩＣなどを実装して駆動回路としていたのに対し、結晶性半導体膜のＴＦＴを用いることで、同一基板上に表示部とシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などで構成される駆動回路を配置することが可能となった。駆動回路はｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとからなるＣＭＯＳ回路を基本として形成されている。
【０００４】
同一基板上に各種回路を形成するには、各回路に対応したＴＦＴを形成する必要がある。なぜならば、表示装置で考えると画素部のＴＦＴと駆動回路のＴＦＴとでは動作条件が必ずしも同一ではなく、ＴＦＴに要求される特性も異なるからである。ｎチャネル型ＴＦＴで構成される画素ＴＦＴは、スイッチング素子として液晶に電圧を印加して駆動させている。画素ＴＦＴは、１フレーム期間の間、液晶層に蓄積した電荷を保持するために、オフ電流値を十分低くすることが要求されている。一方、駆動回路のバッファ回路などには高い駆動電圧が印加されるため、高電圧が印加されても素子が壊れないように耐圧を高めておく必要がある。また、オン電流駆動能力を高めるためにオン電流値を十分確保する必要がある。
【０００５】
オフ電流値を低減するためのＴＦＴの構造として、低濃度ドレイン領域（以下、ＬＤＤ（Ｌｉｇｈｔ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域ともいう）を設けた構造がある。この構造はチャネル形成領域と、高濃度に不純物元素が添加されたソース又はドレイン領域との間に低濃度に不純物元素を添加した領域が設けられている。また、ホットキャリアによるオン電流値の劣化を防ぐための手段として、ＬＤＤ領域をゲート絶縁膜を介してゲート電極と重ねて配置させたいわゆるＧＯＬＤ（Ｇａｔｅ−ｄｒａｉｎ  Ｏｖｅｒｌａｐｐｅｄ  ＬＤＤ）構造がある。このような構造とすることで、ドレイン近傍の高電界が緩和されて、ホットキャリアによるオン電流値の劣化を低減することができる。なお、ＬＤＤ領域がゲート絶縁膜を介してゲート電極と重なって配置していない領域をＬｏｆｆ領域、重なって配置している領域をＬｏｖ領域ともいう。
【０００６】
ここで、Ｌｏｆｆ領域はオフ電流値を抑える効果は高いが、ドレイン近傍の電界を緩和してホットキャリアによるオン電流値の劣化を防ぐ効果は低い。一方、Ｌｏｖ領域はドレイン近傍の電界を緩和し、オン電流値の劣化の防止には有効であるが、オフ電流値を抑える効果は低い。よって、種々の回路毎に、求められる特性に応じた構造のＴＦＴを作製する必要がある。
【０００７】
同一基板上に様々な構造のＴＦＴを同時に作製する方法の１つとして、下層のゲート長が上層のゲート長よりも長い形状である所謂ハットシェイプ型の２層構造のゲート電極を使い、同一基板上にＬＤＤ領域を有するＴＦＴを同時に複数作製するものがある（例えば、特許文献１参照）。図１８にその作製方法を示す。
【０００８】
まず、基板１上に、下地絶縁膜２、半導体膜３、ゲート絶縁膜４、ゲート電極となる第１の導電膜５、ゲート電極となる第２の導電膜６を順次積層させ、第２の導電膜上にレジストからなるマスク７を形成する（図１８（Ａ））。次に、ドライエッチングにより、第１の導電膜及び第２の導電膜をエッチングして側壁に傾斜（テーパー）のある形状にし、ゲート電極８、９を形成する（図１８（Ｂ））。続いて、異方性エッチングによりゲート電極９を加工する。これにより、断面形状が帽子のような形をしたハットシェイプ型のゲート電極が形成される（図１８（Ｃ））。その後、２回、不純物元素をドーピングし、ゲート電極８の下に位置するＬＤＤ領域１０ａと、ＬＤＤ領域に接して半導体膜の両端に位置する高濃度不純物領域１０ｂと、チャネル形成領域１０ｃが形成される（図１８（Ｄ））。
【特許文献１】特開２００４−１７９３３０号公報  （第５図〜第８図参照）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
現在、サブミクロンＴＦＴの研究が盛んに行われている。しかし、特許文献１の方法を用いて各種回路に適した微細なＴＦＴを形成することは困難であった。なぜなら、ＬＤＤ領域のゲート長方向（チャネル長方向とも言う）の長さ（以下、ＬＤＤ長と言う）を所望の値まで短くすることが困難であったからである。図１８に示すように、特許文献１は、ゲート電極９側面のテーパーであったところをエッチングして、ハットシェイプ型のゲート電極を形成し、ドーピングすることにより、ＬＤＤ領域１０ａを形成する方法である。従って、図１８（Ｂ）に示すゲート電極９側面のテーパー角（θ）を９０°に近づければＬＤＤ長は短くなる。しかし、テーパー角の調整は難しく、逆にθ＝９０°にしてしまうとＬＤＤ領域自体が形成できなくなるため、ある一定値以下のＬＤＤ長を形成することは困難であった。
【００１０】
ＬＤＤ長を短くできないと、半導体膜のチャネル長方向の長さも短くできず、必然的にある一定値以下のサイズのＬＤＤ構造のＴＦＴは形成できなかった。
【００１１】
また、ＬＤＤ領域はホットキャリアを抑えたり、短チャネル効果を抑える反面、オン電流に対する抵抗としても機能する。従って、各ＴＦＴには、ホットキャリア等を抑えるとともに、所望のオン電流が得られるような最適なＬＤＤ長が存在する。しかしながら、従来の方法では、ゲート長、半導体膜の長さはエッチングによりサブミクロンサイズのものを形成できたが、それらのサイズにあったＬＤＤ長を持つＬＤＤ領域を設けることは困難であった。よって、特性の良いサブミクロンＴＦＴを得ることは困難であった。
【００１２】
さらに、微細化によりゲート長が短くなると短チャネル効果が生じやすいため、Ｌｏｆｆ領域を設ける必要性は高くなる。また、Ｌｏｖ領域はＴＦＴの信頼性向上に寄与し、より特性の良いＴＦＴが得られる。従って、微細化されたＴＦＴでＬＤＤ領域を設ける必要性は非常に高い。つまり、微細化されたＴＦＴにおいても、各ＴＦＴに適したＬＤＤ長を持つＬＤＤ構造、ＧＯＬＤ構造のＴＦＴを同時に形成し、同一基板上に各種回路を同時に作製するという半導体装置作製方法の開発が求められていた。
【００１３】
また、製造コストの点より、工程数が少ないプロセスで各回路に適したＴＦＴを同時に作製するという半導体装置作製方法が求められていた。
【００１４】
以上より、本発明は、微細化されたＴＦＴであっても、ＴＦＴの構造を各種回路の機能に応じて適切なものとし、半導体装置の動作特性および信頼性を向上させることを課題とする。また、工程数を削減して製造コストの低減および歩留まりの向上を図ることを課題とする。
【課題を解決するための手段】
【００１５】
本発明の特徴の一つは、基板上の半導体膜上にゲート絶縁膜、第１の導電膜、第２の導電膜を順次形成し、第２の導電膜上にレジストを形成し、レジストをマスクとして第２の導電膜に第１のエッチングをすることによりエッチングされた第２の導電膜を形成して、第１の導電膜に第２のエッチングをすることにより第１のゲート電極を形成し、第３のエッチングをすることにより、レジストを後退させると共に、後退するレジストをマスクとしてエッチングされた第２の導電膜をエッチングして、チャネル長方向の長さが前記第２のゲート電極よりも短い第２のゲート電極を形成することを特徴とする。
【００１６】
本発明の特徴の一つは、上記第２のエッチングのときに、レジストを後退させることを特徴とする。
【００１７】
本発明の特徴の一つは、上記第２のゲート電極を形成後、第２のゲート電極をマスクとして不純物元素をドーピングして、半導体膜にチャネル形成領域とチャネル形成領域に接する低濃度不純物領域を形成し、第１のゲート電極及び第２のゲート電極の側面を覆うサイドウォールを形成し、サイドウォール及び第２のゲート電極をマスクとして不純物元素をドーピングして、低濃度不純物領域に選択的に高濃度不純物領域を形成することである。
【００１８】
本発明の特徴の一つは、第１のゲート電極をマスクとしたドーピングをすることにより、低濃度不純物領域は、第２のゲート電極と重ならない第１のゲート電極部分の下に、ゲート絶縁膜を介して位置するように形成されることである。
【００１９】
本発明の特徴の一つは、第１のゲート電極をマスクとしたドーピングをすることにより、高濃度不純物領域は、ゲート絶縁膜を介して第１のゲート電極と重ならない半導体膜部分に形成されることである。
【００２０】
本発明の特徴の一つは、サイドウォール及び第２のゲート電極をマスクとしたドーピングをすることにより、第２のゲート電極と重ならない第１のゲート電極部分の下に位置する第１の低濃度不純物領域と、ゲート絶縁膜と接するサイドウォール部分の下に位置する第２の低濃度不純物領域とを形成することである。このとき、第１の低濃度不純物領域と第２の低濃度不純物領域それぞれのチャネル長方向の幅の和は、サイドウォールのチャネル長方向の幅と等しい。また、第１の低濃度不純物領域のチャネル長方向の幅は、第２のゲート電極と重ならない第１のゲート電極部分のチャネル長方向の幅と等しい。
【００２１】
本発明の特徴の一つは、第１のゲート電極は、その側面のテーパー角θが８０°≦θ≦９０°になるように形成されることである。つまり、第１のゲート電極はほぼ垂直なテーパー角を有するように形成される。
【００２２】
本発明の特徴の一つは、第１の導電膜はＴａＮ膜であることである。本発明の特徴の一つは第２の導電膜はＷ膜であることである。また、第１乃至前記第３のエッチングはドライエッチング法により行うことである。
【００２３】
本発明のハットシェイプ型ゲート電極の形成方法は、図１８の第１のゲート電極のテーパー部を利用した形成方法とは異なる。本発明は、エッチング時のレジスト後退幅を利用して、第１のゲート電極のゲート長を第２のゲート電極のゲート長よりも小さくなるようエッチングし、ハットシェイプ型ゲート電極を形成する。本発明のエッチング時のレジスト後退幅とは、第１のゲート電極をエッチングする第３のエッチングの際のレジスト後退幅のことである。もしくは第２のゲート電極を形成する第２のエッチングの際、レジストが同時にエッチングされる場合もあるため、第２及び第３のエッチング時のレジスト後退幅を合算したレジスト後退幅のことである。
【００２４】
さらに、上記のような本発明で形成したハットシェイプ型のゲート電極をマスクとして、半導体膜に不純物元素をドーピングすることで、Ｌｏｖ領域またはＬｏｆｆ領域を有する各種半導体装置を同一基板上に作製することを特徴とする。
【００２５】
また、ハットシェイプ型ゲート電極を形成した後、第２及び第３ゲート電極の側面に共通のサイドウォールを、両ゲート電極の側面を覆うように形成する。サイドウォール及び第３のゲート電極をマスクとして不純物元素をドーピングすることで、Ｌｏｖ領域およびＬｏｆｆ領域の両方を有する半導体装置を作製することを特徴とする。
【００２６】
本発明の第１のエッチング時に形成されるエッチングされた第２の導電膜側面のテーパー角は、８０°〜９０°であることを特徴とする。
【００２７】
本発明の特徴の一つは、基板上の半導体膜上にゲート絶縁膜、第１の導電膜、第２の導電膜を順次形成し、第２の導電膜上にレジストを形成し、レジストをマスクとして第２の導電膜に第１のエッチングをすることにより、エッチングされた第２の導電膜を形成し、第１の導電膜に第２のエッチングをすることにより、エッチングされた第１の導電膜を形成し、第３のエッチングをすることにより、レジストを後退させると共に、後退するレジストをマスクとしてエッチングされた第２の導電膜をエッチングし、チャネル長方向の長さが前記エッチングされた第１の導電膜よりも短い第１のゲート電を形成し、第１のゲート電極をマスクとして不純物元素をドーピングして、半導体膜にチャネル形成領域と前記チャネル形成領域に接する低濃度不純物領域を形成し、エッチングされた第１の導電膜をマスクとして不純物元素をドーピングして、低濃度不純物領域に選択的に高濃度不純物領域を形成し、第１のゲート電極をマスクとしてエッチングされた第１の導電膜をエッチングし、チャネル長方向の長さが第１のゲート電極と等しい第２のゲート電極を形成することを特徴とする。
【００２８】
本発明のＬＤＤ領域のＬＤＤ長は、１０〜３００ｎｍ、好ましくは５０ｎｍ〜２００ｎｍであることを特徴とする。また、本発明のチャネル形成領域のチャネル長は０．１〜０．７μｍの範囲内であることを特徴とする。
【００２９】
なお、本明細書において、ハットシェイプ型ゲート電極とは少なくとも２層でなる積層構造のゲート電極である。そして、下層のゲート電極のゲート長（チャネル長方向の長さ）が上層のゲート電極のゲート長（チャネル長方向の長さ）よりも長く、また上層のゲート電極の厚さが下層のゲート電極の厚さよりも厚い形状のゲート電極を指す。下層のゲート電極はその断面が末広がりになっていても良いし、矩形であっても良い。
【発明の効果】
【００３０】
本発明は、微細なハットシェイプ型ゲート電極を形成でき、このゲート電極をマスクとして不純物元素をドーピングすることで、従来では達成することが困難であったＬＤＤ長を持つＬＤＤ領域を形成できる。そのため、微細化されてもなお、動作特性が良く、高信頼性の半導体装置を実現でき、各種回路に適した半導体装置を作り分けることができる。また、工程数が少ないプロセスで半導体装置を作り分けできるため、製造コストの低減および歩留まりの向上を図ることができる。
【００３１】
さらに、サイズに下限なく所望の大きさのサブミクロンＴＦＴを形成でき、半導体装置自体を非常にコンパクトで且つ軽量にできる。また、各ＴＦＴに適したＬＤＤ長を設計でき、短チャネル効果を抑えたり耐圧を高くするとともに、所望のオン電流を確保できる半導体装置を得ることができる。
【００３２】
また、ハットシェイプ型ゲート電極にサイドウォールを形成し、不純物元素のドーピングをすることで、Ｌｏｆｆ領域とＬｏｖ領域を両方有し、高信頼性で且つ短チャネル効果が抑えられた半導体装置を実現できる。
【００３３】
本発明のハットシェイプ型ゲート電極をマスクとして不純物元素をドーピングすることで、１０〜３００ｎｍ、好ましくは５０〜２００ｎｍといった非常に短いＬＤＤ長を持ったＬＤＤ領域を形成することができる。また、チャネル長が０．１〜０．７μｍといった微細なＴＦＴにおいて、そのＴＦＴサイズに適したＬＤＤ領域を有するＴＦＴを形成することができる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。
【００３５】
また、以下に示す実施の形態１〜６は、実施可能な範囲で自由に組み合わせることが可能である。
【００３６】
（実施の形態１）
以下に、実施の形態１による半導体装置の作製方法を図１〜図２に示す。本実施の形態の半導体装置に用いられるＴＦＴはＬｏｖ領域又はＬｏｆｆ領域であるＬＤＤ領域を有する。
【００３７】
まず、基板１１上に下地絶縁膜１２を１００〜３００ｎｍ形成する。基板１１としてはガラス基板、石英基板、プラスチック基板、セラミックス基板等の絶縁性基板、金属基板、半導体基板等を用いることができる。
【００３８】
下地絶縁膜１２は、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造を用いることができる。特に、基板からの汚染が懸念される場合には、下地絶縁膜を形成するのが好ましい。
【００３９】
また、半導体膜に接する下地絶縁膜１２は、膜厚０．０１〜１０ｎｍ、好ましくは１〜３ｎｍの窒化珪素膜、あるいは窒化酸化珪素膜とすると好ましい。後の結晶化工程で、半導体膜に金属元素を添加して結晶化する方法を用いた場合、金属元素をゲッタリングする必要がある。このときに、下地絶縁膜が酸化珪素膜であると、酸化珪素膜と半導体膜の珪素膜との界面において、珪素膜中の金属元素と酸化珪素膜中の酸素が反応して酸化金属物になり、金属元素がゲッタリングされにくくなる場合がある。よって、半導体膜に接する下地絶縁膜部分は酸化珪素膜ではない層にすることが好ましい。
【００４０】
続いて、半導体膜を１０〜１００ｎｍ形成する。半導体膜の材料はＴＦＴに求められる特性に応じて選択することができ、シリコン膜、ゲルマニウム膜、シリコンゲルマニウム膜のいずれでも良い。半導体膜としては、非晶質半導体膜または微結晶半導体膜を成膜し、エキシマレーザー等を用いたレーザー結晶化法により結晶化した結晶性半導体膜を用いるのが好ましい。微結晶半導体膜は、ＳｉＨ４等の珪化物気体をグロー放電分解することにより得ることができる。珪化物気体を水素又はフッ素の希ガス元素とで希釈して用いることにより、微結晶半導体膜の形成を容易なものとすることができる。
【００４１】
また、結晶化技術としてはハロゲンランプを用いたラピッドサーマルアニール法（ＲＴＡ法）や、加熱炉を使用して結晶化する技術を適用することも可能である。さらに、非晶質半導体膜にニッケル等の金属元素を添加し、添加された金属を結晶核として固相成長させる方法を用いても良い。
【００４２】
次に半導体膜をエッチングにより加工し、島状の半導体膜１３を形成する。島状の半導体膜１３を覆うように、ゲート絶縁膜１４を１０〜２００ｎｍ、好ましくは５〜５０ｎｍ形成する。
【００４３】
ゲート絶縁膜１４としてはＣＶＤ法やスパッタ法により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）などのいずれかを適宜組み合わせて積層構造としてもよい。本実施形態では、ゲート絶縁膜１４は、窒化酸化珪素膜及び酸化窒化珪素膜の積層構造とする。
【００４４】
続いて、ゲート絶縁膜１４上にゲート電極となる第１の導電膜１５及び第２の導電膜１６を形成する。まず、第１の導電膜１５を５〜５０ｎｍ形成する。第１の導電膜１５としては、アルミニウム（Ａｌ）膜、銅（Ｃｕ）膜、アルミニウム又は銅を主成分とする膜、クロム（Ｃｒ）膜、タンタル（Ｔａ）膜、窒化タンタル（ＴａＮ）膜、チタン（Ｔｉ）膜、タングステン（Ｗ）膜、モリブデン（Ｍｏ）膜等を用いることができる。その上に第２の導電膜１６を１５０〜５００ｎｍ形成する。第２の導電膜１６としては、例えば、クロム（Ｃｒ）膜、タンタル（Ｔａ）膜、タンタルを主成分とする膜等を用いることができる。ただし、第１の導電膜１５と第２の導電膜１６は互いのエッチングにおいて選択比の取れる組み合わせにしなければならない。選択比の取れる第１の導電膜と第２の導電膜の組み合わせとして例えば、ＡｌとＴａ、ＡｌとＴｉ、ＴａＮとＷを用いることができる。本実施の形態では第１の導電膜１５をＴａＮ、第２の導電膜１６をＷとする。
【００４５】
続いて、第２の導電膜上にフォトマスクを用い、フォトリソグラフィー技術を使用して第１のレジスト１７を形成する（図１（Ａ））。第１のレジスト１７は側面にテーパー角を有する形状で形成しても良い。第１のレジスト１７がテーパー角を有することで、次の第１のエッチングにおいてテーパー角θを有する第１のゲート電極１８を形成することができる。また、第１のレジスト１７側面にテーパー角を持たせることで、第１のエッチングにおける反応生成物が第１のレジスト１７の側面に付着し、成長するのを抑えることができる。さらに第１のレジスト１７を熱処理することで、断面形状が左右対称で、レジストの両側面において同一のテーパー角を有する第１のレジスト１７を形成しても良い。
【００４６】
続いて、第１のレジスト１７をマスクとして第１のエッチングを行う（図１（Ｂ））。第１のエッチングでは第２の導電膜１６をエッチングし、第２の導電膜１６から第１のゲート電極（エッチングされた第２の導電膜）１８を形成する。このとき、第１の導電膜１５をエッチングしないように、第１の導電膜１５に対し選択比の高いエッチング条件でエッチングすることが好ましい。なお、第１のレジスト１７もエッチングされ第２のレジスト１９になる。但し、図面上では第１のレジスト１７から第２のレジスト１９への後退幅を図示していない。このとき第１のゲート電極１８の側面が有するテーパー角θは８０°≦θ≦９０°であり、ほぼ垂直なテーパー角を有する。
【００４７】
第１のエッチングでは、エッチングガスとしてＣｌ２、ＳＦ６、Ｏ２の混合ガスを用い、混合比はＣｌ２／ＳＦ６／Ｏ２＝３３／３３／１０（ｓｃｃｍ）である。０．６７Ｐａの圧力に調整し、ＩＣＰ／Ｂｉａｓ＝２０００Ｗ／５０Ｗの電圧になるような電力を印加して、プラズマを生成する。
【００４８】
続いて第１のゲート電極１８をマスクにして第１の導電膜に第２のエッチングをする（図１（Ｃ））。第２のエッチングにより、第１の導電膜から第２のゲート電極（エッチングされた第１の導電膜）２０を形成する。このとき、ゲート絶縁膜１４をエッチングしないように、ゲート絶縁膜１４に対し選択比の高いエッチング条件でエッチングすることが好ましい。第２のエッチングの条件は、ＩＣＰ／Ｂｉａｓ＝２０００Ｗ／５０Ｗ、圧力０．６７Ｐａ、エッチングガスはＣｌ２である。なお、第２のレジスト１９もエッチングされ後退し、第３のレジスト２１になるが、その後退している様子は図示していない。
【００４９】
次に、第３のエッチングを行う（図１（Ｄ））。第３のエッチング条件は、ＩＣＰ／Ｂｉａｓ＝２０００Ｗ／０Ｗ、圧力１．３３Ｐａ、エッチングガスはＣｌ２、ＳＦ６、Ｏ２の混合ガスとし、混合比はＣｌ２／ＳＦ６／Ｏ２＝２２／２２／３０（ｓｃｃｍ）である。第３のエッチングでは、第３のレジスト２１を後退させつつ、後退する第３のレジスト２１をマスクとして、第１のゲート電極１８のゲート長（チャネル長方向の長さとも言う）を短くする。そして、第３のゲート電極２２を形成する。なお、後退した第３のレジスト２１は第４のレジスト２３となる。その後、第４のレジスト２３を除去する。
【００５０】
別の第３のエッチング条件として、ＩＣＰ／Ｂｉａｓ＝７５０Ｗ／０Ｗ、圧力０．６７Ｐａ、エッチングガスはＣｌ２、ＳＦ６、Ｏ２の混合ガスとし、混合比はＣｌ２／ＳＦ６／Ｏ２＝２０／１００／３０（ｓｃｃｍ）としても良い。この条件で行うと第１のゲート電極材料であるＷとゲート絶縁膜１４のエッチング選択比が高くなり、第３のエッチング時においてゲート絶縁膜１４がエッチングされるのを抑えることができる。
【００５１】
上記第３のエッチングでは、第３のゲート電極２２の側面がエッチングされやすかった。第３のゲート電極２２側面がエッチングされると、上面や底面のゲート長（チャネル長方向の長さ）よりも中腹部のゲート長が短くなり、第３のゲート電極断面は中腹部でくびれた形状になる。そうなると、第３のゲート電極２２上に成膜する膜のカバレッジが悪くなり、断線が生じやすくなる。また、ＬＤＤ領域を形成するときのドーピングマスクとして第３のゲート電極が使われるため、ＬＤＤ長の制御が難しくなる。この第３のゲート電極２２側面のエッチングは、レジストのエッチングレートに対して第１のゲート電極のエッチングレートが速いため起こる現象である。そのため、本実施形態では、試料ステージ温度を−１０℃以下の低温にして、第１のゲート電極のエッチングレートを下げることで、第３のゲート電極２２側面のエッチングを抑えることができた。
【００５２】
以上の工程により、ハットシェイプ型のゲート電極形状を得る。本発明のハットシェイプ型構造は、エッチング時のレジスト後退幅を利用して形成される。具体的には、第３のエッチング時における第３のレジスト２１から第４のレジスト２３への後退幅が、第３のゲート電極のゲート長と第２のゲート電極のゲート長との差になっている。または第２及び第３のエッチング時におけるレジスト後退幅を合わせたもの、つまり第２のレジスト１９から第４のレジスト２３への後退幅が、第３のゲート電極のゲート長と第２のゲート電極のゲート長との差になっている。
【００５３】
本発明のハットシェイプ型ゲート電極の作製方法では、第２のゲート電極のゲート長と第３のゲート電極のゲート長の差を、１０〜３００ｎｍ、好ましくは５０〜２００ｎｍにすることができ、非常に微細なゲート電極構造を形成することが可能である。
【００５４】
本実施の形態の第１〜第３エッチングは、ドライエッチングで行うことができ、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いて行うことが出来る。
【００５５】
次に、島状の半導体膜１３に第１のドーピングを行う（図２（Ａ））。第２のゲート電極とゲート絶縁膜を通過させて島状の半導体膜１３に低濃度の不純物元素をドーピングし、第２のゲート電極と重なる島状の半導体膜部分に低濃度不純物領域２４ａ、２４ｂを形成する。また、同時にゲート絶縁膜のみを通過させ島状半導体膜の両端部分にも不純物元素をドーピングし、低濃度不純物領域２５ａ、２５ｂを形成する（図２（Ａ））。第１のドーピングによりチャネル形成領域２６も形成される。低濃度不純物領域２４ａ、２４ｂ、２５ａ、２５ｂの元素濃度は１×１０１６〜１×１０２０ａｔｏｍｓ／ｃｍ３（好ましくは１×１０１６〜５×１０１８ａｔｏｍｓ／ｃｍ３）とする。ドーピング法としてはイオンドーピング法、イオン注入法を用いることができる。例えばＰ型の半導体を作製する際には不純物元素として、ボロン（Ｂ）、ガリウム（Ｇａ）等を用い、Ｎ型の半導体を作製する際にはリン（Ｐ）、砒素（Ａｓ）等を用いる。
【００５６】
低濃度不純物領域２４ａ、２４ｂへのドーピングは、ゲート絶縁膜だけでなく第２のゲート電極２０も介して行われる。そのため、低濃度不純物領域２４ａ、２４ｂの不純物元素の濃度は低濃度不純物領域２５ａ、２５ｂよりも低い。
【００５７】
次に、第２のドーピングを行う（図２（Ｂ））。第２のドーピングにより、低濃度不純物領域２５ａ、２５ｂに高濃度の不純物元素をドーピングし、２４ａ、２４ｂ、２５ａ及び２５ｂでなる低濃度不純物領域に選択的に高濃度不純物領域２７ａ、２７ｂを形成する。高濃度不純物領域２７ａ、２７ｂの不純物元素の濃度が１×１０１９〜１×１０２１ａｔｏｍｓ／ｃｍ３になるようにドーピングする。
【００５８】
本実施の形態ではＬＤＤ領域として、ゲート絶縁膜を介して第２のゲート電極と重なる低濃度不純物領域２４ａ、２４ｂが形成され、ＧＯＬＤ構造となっている。従って、本形態で作製した半導体装置は、オン電流値の劣化を防止し高い信頼性を実現することができる。また、ＬＤＤ長が１０〜３００μｍ、好ましくは５０μｍ〜２００μｍといったＬＤＤ領域を形成できる。したがって、チャネル形成領域２６のチャネル長が０．１〜０．７μｍといった非常に微細なＴＦＴであっても、そのサイズに適したＬＤＤ領域を形成することが可能である。
【００５９】
図２（Ｂ）の状態からＬｏｆｆ領域を形成するには、第２のドーピングをした後に、第３のゲート電極２２をマスクとして第２のゲート電極２０をエッチングする。このとき、上記第２のエッチング条件でエッチングすると良い。第３のゲート電極２２よりもゲート長の長い第２のゲート電極部分がエッチングされ、Ｌｏｖ領域であった低濃度不純物領域２４ａ、２４ｂがＬｏｆｆ領域２８ａ、２８ｂとなる（図２（ｃ））。これにより、オフ電流であるリーク電流を抑え短チャネル効果を抑制できる半導体装置を得ることができる。
【００６０】
図１５に従来の方法で形成したハットシェイプ型ゲート電極の断面形状のＳＥＭ写真を示し、図１６に本発明で形成したハットシェイプ型ゲート電極の断面形状のＳＥＭ写真を示す。
【００６１】
図１５（Ａ）は、ドライエッチングによって第１及び第２の導電膜をエッチングした状態であり、テーパー状のレジストと、テーパー状にエッチングされたＷ膜及びＴａＮ膜が写っている。ＴａＮ膜は判別しにくいため、Ｗ膜のみ印を付ける。図１５（Ｂ）には、Ｗ膜の異方性エッチングが行われ、レジストが除去されたハットシェイプ型形状が写っている。
【００６２】
図１６（Ａ）は、第１のエッチングによってＷ膜をエッチングした状態であり、レジストとＷ膜が写っている。図１６（Ｂ）は、第３のエッチングが行われ、レジストが除去されたハットシェイプ型が写っている。
【００６３】
写真の右下にある縮尺からも分かるように、図１５のＴＦＴは図１６のＴＦＴよりもサイズが大きい。図１５（Ｂ）のゲート長は約１．９μｍであるが、図１６（Ｂ）のゲート長は約０．９μｍであり、図１６（Ｂ）のＴＦＴは図１５（Ｂ）のＴＦＴの半分以下のゲート長を持つ。
【００６４】
また、第１の導電膜（ＴａＮ）が第２の導電膜（Ｗ）よりチャネル長方向に出ている長さ（以下、Ｌｏｖ長という）は、図１５（Ｂ）では約１μｍであるのに対し、図１６（Ｂ）では約０．０７μｍと、その差は歴然である。従来法では図１５（Ａ）のＷ膜のテーパー部が長く、その部分が直接Ｌｏｖ長に寄与するため、Ｌｏｖ長が長くなる。一方で、本発明は、図１６（Ａ）に示すとおりＷ膜のテーパー部はほとんどなく、テーパー部を利用せずにレジスト後退幅を用いてＬｏｖ長を形成しているため、非常に短いＬｏｖ長を形成できる。
【００６５】
また、図１５（Ｂ）のＷ膜は側面が多少反っており、Ｗ膜側面がエッチングされているのが分かる。これに対し図１６（Ｂ）のＷ膜の側面は直線であり、Ｗ膜の側面がエッチングされていない。これは、本発明において、第３のエッチング時の試料ステージ基板温度を−１０℃以下と低くしたことによるものである。
【００６６】
さらに、図２８に本発明で形成したハットシェイプ型のゲート電極のＳＥＭ写真を示す。図２８（Ａ）にはレジストと、第３のゲート電極としてＷ膜と、第２のゲート電極としてＴａＮ膜が写っている。図２８（Ｂ）は図２８（Ａ）を拡大したものである。Ｗ膜でなる第３のゲート電極のゲート長は約０．７３μｍ、Ｌｏｖ長は約０．０７μｍであった。
【００６７】
図２９はよりゲート長の小さいハットシェイプ型のゲート電極のＳＥＭ写真であり、第３のゲート電極としてＷ膜と、第２のゲート電極としてＴａＮ膜が写っている。Ｗ膜でなる第３のゲート電極のゲート長は約０．１８μｍであり、非常に微細な構造を形成することができた。一方、Ｌｏｖ長は約０．１μｍであった。
【００６８】
本発明において、第１のレジスト１７の形状によりＬｏｖ長の制御をすることができる。第１のレジスト１７の側面にテーパー角を持たせると、テーパー角を持たず側面が垂直なレジストと比較してエッチングされやすくなるため、第３のエッチングによるレジストの後退幅が大きくなりＬｏｖ長を大きくすることができる。逆に、本発明においてＬｏｖ長を小さくしたいときは、第１のレジスト１７の側面のテーパー角を９０°に近づけることが好ましい。
【００６９】
以上より、本実施形態で作製したＴＦＴを含む半導体装置は非常にＬＤＤ長の短いＬＤＤ領域を有することができ、微細化された半導体装置においても、高信頼性で劣化の少ない半導体装置を実現できる。
【００７０】
（実施の形態２）
本実施の形態では、Ｌｏｆｆ領域を持つ半導体装置の作製方法を図３に示す。
【００７１】
本実施の形態は、図１（Ａ）〜図１（Ｄ）まで実施の形態１と同様な工程でハットシェイプ型ゲート電極を有するＴＦＴを形成し、図３（Ａ）の状態にする。
【００７２】
その後、第２及び第３のゲート電極をマスクとして第１のドーピングをし、第２のゲート電極２０と重ならない島状の半導体膜の部分に不純物元素をドーピングする（図３（Ｂ））。このドーピングにより、低濃度不純物領域３１ａ、３１ｂ、チャネル形成領域３５を形成する。低濃度不純物領域３１ａ、３１ｂの不純物元素の濃度が１×１０１６〜１×１０２０ａｔｏｍｓ／ｃｍ３、好ましくは１×１０１６〜５×１０１８ａｔｏｍｓ／ｃｍ３となるようにドーピングする。
【００７３】
次に、高濃度不純物領域を形成するための第２のドーピングを行う（図３（Ｃ））。高濃度の不純物元素が低濃度不純物領域３１ａ、３１ｂの全てにドーピングされないように、レジスト３２を形成する。レジスト３２は低濃度不純物領域３１ａ、３１ｂの一部を覆うように形成される。レジスト３２をマスクとして、高濃度不純物領域３３ａ、３３ｂにおける濃度が１×１０１９〜１×１０２１ａｔｏｍｓ／ｃｍ３になるように不純物元素をドーピングする。この結果、低濃度不純物領域３１ａ、３１ｂに高濃度不純物領域３３ａ、３３ｂ、低濃度不純物領域３４ａ、３４ｂが形成される。その後、レジスト３２は除去する。
【００７４】
以上により、本実施形態で作製したＴＦＴを含む半導体装置は低濃度不純物領域３４ａ、３４ｂをＬｏｆｆ領域として有することができ、微細化された半導体装置においても、オフ電流であるリーク電流を抑え短チャネル効果を抑制することができる。
【００７５】
本実施の形態で作製されるＴＦＴは、図２（Ｃ）と同様にＬｏｆｆ領域であるＬＤＤ領域を有する。図２（Ｃ）で示すＬｏｆｆ領域の形成方法は工程数が少なくて済むをいう利点がある一方で、チャネル形成領域のチャネル長が短くなるため短チャネル効果の影響が多少強まる。本実施形態で示すＬｏｆｆ領域の形成方法は、チャネル形成領域のチャネル長を長くでき、短チャネル効果を抑制する利点がある。一方で、レジスト３２を形成する工程が一つ増える。どちらの方法を用いてＬｏｆｆ領域を形成するかは適宜選択して実施すれば良い。
【００７６】
（実施形態３）
本実施形態では、Ｌｏｖ領域とＬｏｆｆ領域の両方を有する半導体装置の作製方法を図４を使って説明する。本実施の形態は、図１（Ａ）〜図２（Ａ）まで実施の形態１と同様な工程でハットシェイプ型ゲート電極及び不純物領域を有するＴＦＴを形成する（図４（Ａ））。
【００７７】
次に、公知の成膜方法を用いて、ゲート電極上にシリコン化合物からなる膜４１を１００ｎｍの膜厚に成膜する（図４（Ｂ））。膜４１として本形態では酸化珪素膜を用いる。そして、シリコン化合物からなる膜４１をエッチバックし、図４（Ｃ）に示すサイドウォール４２を形成する。第２のゲート電極のゲート長と第３のゲート電極のゲート長との差が非常に小さい場合は、サイドウォール４２は第３ゲート電極の側面だけでなく第２ゲート電極の側面も覆うように形成される。
【００７８】
次に、図４（Ｄ）に示すように第２のドーピングを行う。第２のドーピングはサイドウォール４２、第３のゲート電極をマスクとして行われる。これにより、サイドウォール４２に覆われていない低濃度不純物領域２５ａ、２５ｂの一部に高濃度不純物領域４３ａ、４３ｂを形成する。同時に、Ｌｏｆｆ領域となる低濃度不純物領域４４ａ、４４ｂも形成する。また、低濃度不純物領域２４ａ、２４ｂはＬｏｖ領域となる。
【００７９】
以上の工程により、本実施形態で作製したＴＦＴを含む半導体装置は、Ｌｏｆｆ領域及びＬｏｖ領域を有するＴＦＴを形成することができる。従って、微細化された半導体装置においても、短チャネル効果を抑制し、且つオン電流値の劣化を防ぐことができる。
【００８０】
図１７に本形態で説明したサイドウォールが形成された状態のハットシェイプ型ゲート電極のＳＥＭ断面写真を示す。図１７（Ａ）は斜めから断面を撮ったＳＥＭ写真であり、図１７（Ｂ）は図１７（Ａ）の倍率をさらに大きくした写真である。Ｗからなる第３のゲート電極のゲート長は０．９μｍであり、非常に小さいゲート長となっている。写真からは、ＴａＮ膜がサイドウォールとどこで接しているかその境界が判別しにくいが、本形態で示したサイドウォール４２のように、ＴａＮ膜からなる第２のゲート電極の側面を覆うようにサイドウォールが形成されることは確認できた。また、Ｗ膜側面の一部であるＷ膜側面の上部がサイドウォールで覆われていないのが確認できる。
【００８１】
（実施の形態４）
本実施の形態では、実施形態１〜３で説明した様々な構成のＴＦＴを用いて表示装置を作製する方法について図５〜８を用いて説明する。本実施の形態で説明する表示装置の作製方法は画素部とその周辺に設けられる駆動回路部のＴＦＴを同時に作製する方法である。なお、本実施の形態は実施可能な範囲で自由に実施の形態１〜３と組み合わせることができる。
【００８２】
まず、図５（Ａ）に示すように、下地絶縁膜５０２を表面に設けた基板５０１を用意する。基板及び下地絶縁膜としては実施の形態１で述べた基板、下地絶縁膜を用いることができる。本実施の形態ではガラス基板上に下地絶縁膜として５０ｎｍ厚の酸化珪素膜と１００ｎｍ厚の窒化酸化珪素膜とを積層して用いる。勿論、下地絶縁膜を設けずに基板上に直接素子を形成しても良い。
【００８３】
次に、下地絶縁膜５０２の上に６６ｎｍの厚さのアモルファスシリコン膜を公知の成膜法で形成する。なお、本発明はアモルファスシリコン膜に限定する必要はなく、実施の形態１で示したような非晶質半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。
【００８４】
次にアモルファスシリコン膜をレーザ結晶化法により結晶化させる。もちろんレーザ結晶化法だけでなく、ＲＴＡやファーネスアニール炉を用いた熱結晶化法や、結晶化を助長する金属元素を用いた熱結晶化法などと組み合わせて行っても良い。
【００８５】
上述したレーザー結晶化によって非晶質半導体膜を結晶化し、結晶性半導体膜にする。次に、結晶性半導体膜を所望の形状に加工して、島状の半導体膜５０３ａ〜５０３ｅを形成する。なお、ＴＦＴのしきい値電圧を制御するため必要であれば、島状の半導体膜５０３ａ〜５０３ｅにチャネルドーピングを行っても良い。
【００８６】
次に、島状の半導体膜５０３ａ〜５０３ｅを覆うゲート絶縁膜５０７を形成する。ゲート絶縁膜５０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを５〜１００ｎｍとして珪素を含む絶縁膜で形成する。本実施の形態では、プラズマＣＶＤ法により、島状の半導体膜に接して酸化窒化珪素膜を形成し、さらにその上に窒化珪素膜を積層した。勿論、ゲート絶縁膜は本形態の積層に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００８７】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ  Ｏｒｔｈｏｓｉｌｉｃａｔｅ）とＯ２とを混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ２で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００８８】
続いて、ゲート絶縁膜５０７上にゲート電極となる第１の導電膜５０８及び第２の導電膜５０９を形成する。まず、第１の導電膜５０８を５〜５０ｎｍの厚さで、第２の導電膜５０９を１５０〜５００ｎｍの厚さで形成する。第１の導電膜５０８及び第２の導電膜５０９としては実施の形態１で述べた材料を用いることができ、本実施の形態では、第１の導電膜と第２の導電膜の組み合わせとしてＴａＮとＷを用いる。
【００８９】
第２の導電膜上にレジスト５１０ａ〜５１０ｅを公知の方法を用いて作製することができる（図５（Ａ））。
【００９０】
続いて、第１のエッチングを行う（図５（Ｂ））。第１のエッチングでは、レジスト５１０ａ〜５１０ｅをマスクとして第２の導電膜５０９にエッチングを行い、第１のゲート電極５１１ａ〜５１１ｅを形成する。第１のゲート電極５１１ａ〜５１１ｅ側面のテーパー角θは８０°≦θ≦９０°となるようにエッチングされ、ほぼ垂直な側面を有する。このとき、レジスト５１０ａ〜５１０ｅもエッチングされレジスト５１２ａ〜５１２ｅとなる。
【００９１】
続いて、図５（Ｃ）に示すように第２のエッチングを行う。第１のゲート電極５１１ａ〜５１１ｅをマスクとして第１の導電膜５０８にエッチングを行い、第２のゲート電極５１３ａ〜５１３ｅを形成する。なお、このときレジスト５１２ａ〜５１２ｅも多少エッチングされる。
【００９２】
次に、第３のエッチングを行う。第３のエッチングにより、レジスト５１２ａ〜５１２ｅを後退させ、後退するレジスト５１２ａ〜５１２ｅをマスクとして第１のゲート電極５１１ａ〜５１１ｅのゲート長を後退させる。これにより、図６（Ａ）に示すように、ゲート長が第２のゲート電極のゲート長よりも短い第３のゲート電極５１４ａ〜５１４ｅが形成される。レジスト５１２ａ〜５１２ｅも後退してレジスト５１５ａ〜５１５ｅになる。以上の第１〜第３のエッチングにより、ゲート電極がハットシェイプ構造となる。
【００９３】
本実施の形態の第１から第３のエッチングは、ドライエッチング法により行うことができ、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いて行うことが出来る。
【００９４】
次に、第１のドーピングを行う。第１のドーピングは、レジスト５１５ａ〜５１５ｅ、第３のゲート電極５１４ａ〜５１４ｅをマスクとして自己整合的に行い、低濃度のｎ型不純物元素（本実施の形態ではリン）を添加する。ゲート絶縁膜を介して第２ゲート電極と重なる低濃度不純物領域６０１ａ〜６０１ｅ、および第２ゲート電極と重ならない低濃度不純物領域６０２ａ〜６０２ｅには１×１０１６〜５×１０１８ａｔｏｍｓ／ｃｍ３（典型的には３×１０１７〜３×１０１８ａｔｏｍｓ／ｃｍ３）の濃度でリンが添加されるようにすることが好ましい。但し、低濃度不純物領域６０１ａ〜６０１ｅは第２のゲート電極を介してドーピングされる分、低濃度不純物領域６０２ａ〜６０２ｅよりは含まれる不純物元素の濃度は低い。
【００９５】
次に、図６（Ｂ）に示すように第２のドーピングを行う。その前に、低濃度不純物領域６０１ｃ及び６０２ｃに高濃度の不純物元素がドーピングされないようにレジスト６０４を形成する。第２のドーピングは、レジスト６０４、レジスト５１５ａ、５１５ｂ、５１５ｄ、５１５ｅ、第３のゲート電極５１４ａ、５１４ｂ、５１４ｄ、５１４ｅ、第２のゲート電極５１３ａ、５１３ｂ、５１３ｄ、５１３ｅをマスクとして自己整合的に行い、低濃度不純物領域に選択的に高濃度のｎ型不純物元素（本実施の形態ではリン）を添加する。こうして形成される高濃度不純物領域６０３ａ〜６０３ｄには１×１０２０〜５×１０２１ａｔｏｍｓ／ｃｍ３（典型的には２×１０２０〜５×１０２１ａｔｏｍｓ／ｃｍ３）の濃度でリンが添加されることが好ましい。
【００９６】
次に、レジスト６０４、レジスト５１５ａ〜５１５ｅを除去し、図６（Ｃ）に示すようにレジスト６０６を形成する。そして、実施の形態１の図２（Ｃ）で示したような第４のエッチングを行う。第２のゲート電極５１３ａ、５１３ｄ、５１３ｅの一部がエッチングされ、第２のゲート電極６０５ａ、６０５ｂ、６０５ｃを得る。その後、レジスト６０６を除去する。
【００９７】
なお、レジスト５１５ａ〜５１５ｅを除去せずにレジスト６０６を形成し、第４のエッチングを行う場合には、エッチングガスとしてＣｌ２を用い、排気系によりチャンバー内の圧力は０．６７Ｐａとし、ＩＣＰ／Ｂｉａｓ＝２０００Ｗ／５０Ｗで行う。
【００９８】
続いてレジスト７０１を形成し、第３のドーピングを行う（図７（Ａ））。第３のドーピングではｎ型不純物領域となっていた高濃度不純物領域６０３ａ、６０３ｄ、低濃度不純物領域６０１ａ、６０１ｅに対して、ジボラン（Ｂ２Ｈ６）を用いたイオンドーピング法によりｐ型不純物元素（本実施の形態ではボロン）を３×１０２０〜３×１０２１ａｔｏｍｓ／ｃｍ３（代表的には５×１０２０〜１×１０２１ａｔｏｍｓ／ｃｍ３）の濃度で添加し、高濃度にボロンを含む不純物領域７０２、７０３を形成する。こうして不純物領域７０２、７０３はｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能する。
【００９９】
次に、図７（Ｂ）に示すように、レジスト７０１を除去する。その後第２のゲート電極６０５ａ〜６０５ｃ、５１３ｂ、５１３ｃおよび第３のゲート電極５１４ａ〜５１４ｅの両サイドにサイドウォール７０４ａ〜７０４ｅを形成する。サイドウォール７０４ａ〜７０４ｅは実施の形態３で示したようにシリコン化合物からなる膜を形成し、エッチバックを行って形成する。
【０１００】
次にレジスト７０５を形成し、続いて第４のドーピングを行う。第４のドーピングはレジスト７０５、サイドウォール７０４ｃ、第３のゲート電極５１４ｃをマスクとして、ｎ型の低濃度不純物領域６０２ｃの一部に不純物元素を添加する。不純物元素としてはリン（ＰＨ３）を用い、イオンドーピング法により高濃度のｎ型不純物元素（本実施の形態ではリン）を３×１０２０〜３×１０２１ａｔｏｍｓ／ｃｍ３（代表的には５×１０２０〜１×１０２１ａｔｏｍｓ／ｃｍ３）の濃度で添加し、高濃度にリンを含む不純物領域７０６を形成する。同時にＬｏｆｆ領域となる低濃度不純物領域７０７を形成する。低濃度不純物領域６０１ｃはＬｏｖ領域となる。
【０１０１】
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化する。活性化処理としてレーザーアニール法にて行う。レーザーアニ−ル法を用いる場合、結晶化の際に用いたレーザーを使用することが可能である。
【０１０２】
次に、図８（Ａ）に示すように、保護膜として、５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さでパッシベ−ション膜８０１を形成する。これは酸化珪素膜、窒化珪素膜、窒化酸化珪素膜又はこれらの積層で代用しても良い。パッシベ−ション膜８０１を設けることにより、酸素や空気中の水分をはじめ、各種イオン性の不純物の侵入を阻止するブロッキング作用を得ることができる。
【０１０３】
次にパッシベ−ション膜８０１上に膜厚１．６μｍの層間絶縁膜８０２を形成する。層間絶縁膜８０２は、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）法またはスピンコート法によって塗布されたポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）、アクリル、シロキサン（シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる物質。置換基としてフルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。）などの有機樹脂膜、無機層間絶縁膜（窒化珪素、酸化珪素などの珪素を含む絶縁膜）、ｌｏｗ−ｋ（低誘電率）材料などでなる膜を用いることができる。層間絶縁膜８０２は、ガラス基板上に形成されたＴＦＴによる凹凸を緩和し、平坦化する意味合いが強いため、平坦性に優れた膜が好ましい。その後さらに層間絶縁膜上にパッシベ−ション膜を形成しても良い。
【０１０４】
次に、図８（Ｂ）に示すように、ゲート絶縁膜５０７、パッシベ−ション膜８０１及び層間絶縁膜８０２に対してコンタクトホールを形成し、ソース及びドレイン配線８０３ａ〜８０３ｉを形成する。なお、本実施の形態ではソース及びドレイン配線を、チタン膜、第１アルミニウム膜、炭素と金属元素を含む第２アルミニウム膜の３層構造、もしくはモリブデン膜、第１アルミニウム膜、炭素と金属元素を含む第２アルミニウム膜の３層構造とする。第１のアルミニウム膜は他の金属元素が混合されたアルミニウム膜でも良い。第２のアルミニウム膜が含む金属元素としては、チタン、モリブデン、ニッケルがある。なお、ソース及びドレイン配線に上記以外の金属を用いてもよいことは勿論である。
【０１０５】
続いてドレイン配線８０３ｈに接するように画素電極８０４を形成する。画素電極８０４は透明導電膜をエッチングして形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズ、又は酸化インジウムを用いることができる。
【０１０６】
画素電極８０４を透明導電膜とするとドレイン配線８０３ｈがアルミニウム膜からなる場合、その界面においてアルミニウムの酸化物が形成される。アルミニウムの酸化物は抵抗が高いため、画素電極８０４とドレイン配線８０３ｈとの間で大きな抵抗が生じてしまう。しかし、本形態では画素電極８０４に接するドレイン配線８０３ｈの層は第２アルミニウム膜であるためアルミニウムの酸化物は形成されない。なぜなら、第２アルミニウム膜に含まれる金属元素が酸化物の形成を抑えるからである。これにより、ドレイン配線８０３ｈと画素電極８０４界面における抵抗を低く保つことができる。
【０１０７】
画素電極を形成後、樹脂材料でなる隔壁８０５を形成する。隔壁８０５は１〜２μｍ厚のアクリル膜又はポリイミド膜をエッチングして画素電極８０４の一部を露出させるように形成する。なお、隔壁８０５の下層に遮蔽膜（図示しない）となる黒色からなる膜を適宜形成してもよい。
【０１０８】
次に、ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）層８０６及び電極（ＭｇＡｇ電極）８０７を、真空蒸着法を用いて大気解放しないで連続形成する。なお、ＥＬ層８０６の膜厚は１００ｎｍ〜１μｍ、電極８０７の厚さは１８０〜３００ｎｍ（典型的には２００〜２５０ｎｍ）とすれば良い。ＥＬ層は他に、インクジェット、スクリーン印刷法などによって成膜されても良い。
【０１０９】
この工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対して順次ＥＬ層及び陰極を形成する。但し、ＥＬ層は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にＥＬ層及び陰極を形成するのが好ましい。各色の少なくとも１つの発色はトリプレット化合物で行う。シングレット化合物に比べるとトリプレット化合物は輝度が明るいため、暗く見える赤色に対応する画素をトリプレット化合物で形成し、その他の画素をシングレット化合物で形成すると良い。
【０１１０】
即ち、まず赤色に対応する画素以外を全て隠すマスクを蒸着装置にセットし、真空蒸着法によりそのマスクを用いて赤色発光のＥＬ層及び電極を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクを蒸着装置にセットし、真空蒸着法によりそのマスクを用いて緑色発光のＥＬ層及び電極を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクを蒸着装置にセットし、真空蒸着法によりそのマスクを用いて青色発光のＥＬ層及び電極を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。また、全画素にＥＬ層及び電極を形成するまで真空を破らずに処理することが好ましい。
【０１１１】
なお、ＥＬ層８０６としては公知の材料を用いることができる。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、発光層及び電子注入層でなる４層構造をＥＬ層とすれば良い。モリブデン酸化物及びα−ＮＰＤを混合した膜（ＯＭＯｘ）をＥＬ層としても良い。有機材料と無機材料とを組み合わせたハイブリット層をＥＬ層としても良い。有機材料をＥＬ層に用いる場合は、低分子材料、中分子材料、高分子材料のそれぞれを使うことができる。また、本実施の形態ではＥＬ素子の陰極としてＭｇＡｇ電極を用いた例を示すが、公知の他の材料であっても良い。
【０１１２】
電極８０７まで形成された時点で発光素子８０８が完成する。その後、発光素子８０８を完全に覆うようにして保護膜８０９を設ける。保護膜８０９としては、炭素膜、窒化珪素膜、もしくは窒化酸化珪素膜を含む絶縁膜を用いることができ、これらの絶縁膜を単層又は積層させて用いることができる。
【０１１３】
さらに保護膜８０９を覆って封止材８１０を設け、カバー材８１１を貼り合わせる。封止材８１０としては紫外線硬化樹脂であり、内部に吸湿効果を有する物質もしくは酸化防止効果を有する物質を用いることが好ましい。また、本実施の形態においてカバー材８１１にはガラス基板、石英基板やプラスチック基板を用いることができる。図示はしないが、封止材８１０とカバー材８１１との間に偏光板を設けても良い。偏光板を設けることでコントラストの高い表示を提供できる。
【０１１４】
こうして図８（Ｃ）に示すようなｐチャネル型ＴＦＴ８１２、ｎチャネル型ＴＦＴ８１３、サンプリング回路用ＴＦＴ８１４、スイッチング用ＴＦＴ８１５及び電流制御用ＴＦＴ８１６を有する構造のアクティブマトリクス型ＥＬ表示装置が完成する。本形態では、ＬＤＤ領域を有さないｐチャネル型ＴＦＴ８１２、電流制御用ＴＦＴ８１６、Ｌｏｖ領域を有するｎチャネル型ＴＦＴ８１３、Ｌｏｆｆ領域を有するスイッチング用ＴＦＴ８１５、Ｌｏｆｆ領域とＬｏｖ領域の両方を有するサンプリング回路用ＴＦＴ８１４を同一基板上に同時に形成できる。なお、ｐチャネル型ＴＦＴである８１２、８１６は、ホットキャリアの影響が少なく、短チャネル効果が少ないため、本形態ではＬＤＤ領域を設けなかった。しかし、その他のｎチャネル型ＴＦＴのようにゲート電極やサイドウォールをマスクとしてｐ型の不純物元素をドーピングすることで、適宜ｐチャネル型ＴＦＴにＬＤＤ領域を設けることができる。その方法として、本形態のｎチャネル型ＴＦＴを形成する方法を参考にし、ドーピング元素をｐ型の不純物元素にすれば、各構造のｐチャネル型ＴＦＴを形成できる。
【０１１５】
また、本形態のＬｏｆｆ領域は実施の形態１の図２（Ｄ）で示した方法により形成したが、実施の形態２の方法でＬｏｆｆ領域を設けても構わない。
【０１１６】
本形態では、画素電極を透明導電膜とし、もう一方の電極をＭｇＡｇ電極として、下方射出のＥＬ表示装置について説明した。しかし本発明はこの構造に限定されず、画素電極を遮光性のある材料で形成し、もう一方の電極を透明導電膜で形成し、上方射出のＥＬ表示装置としても良い。また両方の電極を透明導電膜で形成し上下射出のＥＬ表示装置としても良い。
【０１１７】
図９に表示装置の模式図を示す。基板１１００上にゲート信号線駆動回路１１０１、ソース信号線駆動回路１１０２、複数の画素１１０３を有する画素部１１０４が形成されている。ゲート信号線駆動回路１１０１及びソース信号線駆動回路１１０２はＦＰＣ（フレキシブルプリントサーキット）１１０５と接続されている。図８（Ｃ）のｐチャネル型ＴＦＴ８１２、ｎチャネル型ＴＦＴ８１３はソース信号線駆動回路や、ゲート信号線駆動回路に用いることができる。
【０１１８】
ソース信号線駆動回路１１０２はシフトレジスタ回路、レベルシフタ回路、サンプリング回路を有している。クロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）がシフトレジスタ回路に入力され、シフトレジスタ回路からビデオ信号をサンプリングするためのサンプリング信号が出力される。そしてシフトレジスタから出力されたサンプリング信号はレベルシフタ回路に入力され、信号の電位の振幅を大きくする。そして電位幅が増大されたサンプリング信号はサンプリング回路に入力される。サンプリング回路は外部から入力されるビデオ信号をサンプリング信号によってサンプリングし画素部に入力する。
【０１１９】
これらの駆動回路は高速動作が要求されるため、ＧＯＬＤ構造を有するＴＦＴを用いるのが好ましい。なぜなら、Ｌｏｖ領域はドレイン近傍で発生する高電界を緩和する作用があり、ホットキャリアによる劣化を防ぐことができるからである。また、サンプリング回路についてはホットキャリア対策と低オフ電流対策が求められることからＬｏｖおよびＬｏｆｆ領域を有する構造とすることが好ましい。一方、画素のスイッチング用ＴＦＴや、電流制御用ＴＦＴのゲート電圧を保持する保持用ＴＦＴはオフ電流を低減させることができるＬｏｆｆ領域を有する構造のＴＦＴを用いることが好ましい。
【０１２０】
以上の点から本実施の形態を鑑みると、駆動回路部のｎチャネル型ＴＦＴはＬｏｖ領域を有し、サンプリング回路用のＴＦＴはＬｏｆｆ領域及びＬｏｖ領域を有し、画素部のスイッチング用ＴＦＴはＬｏｆｆ領域を有する。従って、本形態で作製された半導体装置は、高速動作可能でリーク電流の少ない表示装置となる。また、本形態の半導体装置はコンパクト化が可能なため、小さく持ち運びしやすい表示装置を実現できる。
【０１２１】
もちろんこのような構造の表示装置に限らず様々な表示装置の作製においても本発明は適用することができる。
【０１２２】
（実施形態５）
本実施の形態では、実施形態１〜３で説明した様々な構成を持つＴＦＴを高温ポリシリコンで形成し、さらに液晶表示パネルを作製する方法について図１９、図２０を用いて説明する。本形態の液晶表示パネルは同一基板上に周辺駆動回路と画素部を有する構成となっている。なお、本実施の形態は実施可能な範囲で自由に実施の形態１〜４と組み合わせることができる。
【０１２３】
図１９（Ａ）に示すように、石英基板１８０１を用意する。後のプロセスにおいて基板が歪まないように、石英基板を９００〜１２００℃の高温でアニール処理しても良い。
【０１２４】
次に、石英基板１８０１上に遮光膜１８０２を形成する。遮光膜は、スパッタにより膜厚１００〜４００ｎｍの金属膜を成膜し、エッチングすることにより形成される。金属膜としては、タングステン（Ｗ）膜または珪化タングステン（ＷＳｉ）膜が上げられる。
【０１２５】
遮光膜１８０２を覆うように第１層間絶縁膜１８０３を形成する。第１層間絶縁膜１８０３は、常圧ＣＶＤ法または減圧ＣＶＤ法によりＴＥＯＳ（テトラエチルオルソシリケート）ガスを用いて酸化珪素膜を形成することにより形成される。
【０１２６】
第１層間絶縁膜を形成後、石英基板１８０１を１１５０℃の温度の炉内で６０分間の熱処理を施すと、遮光膜がタングステン膜であった場合、珪化タングステン膜にすることができる。
【０１２７】
次に、第１層間絶縁膜１８０３上に非晶質半導体膜を形成する。本形態では非晶質半導体膜としてアモルファスシリコン膜を、減圧ＣＶＤ法により約４５０〜５５０℃で形成する。その後、窒素雰囲気中で、アモルファスシリコン膜を６００〜７００℃で１〜１０時間アニール処理をすることにより、結晶化する。結晶化することにより得られたポリシリコン膜は５０〜２００ｎｍの膜厚を有する。そしてフォトリソグラフィ工程により、ポリシリコンからなる島状の半導体膜１８０４ａ〜１８０４ｃを形成する。なお、半導体膜に不純物元素をドーピングし、低抵抗化させても良い。
【０１２８】
次に、島状の半導体膜１８０４ａ〜１８０４ｃを９００〜１２００℃、好ましくは１０００〜１１５０℃で熱酸化することにより、膜厚３０ｎｍの熱酸化シリコン膜１８０５ａ〜１８０５ｃを形成した。さらに、熱酸化シリコン膜を覆うように、減圧ＣＶＤ法等により膜厚５０ｎｍの窒化シリコン膜１８０６を形成する。熱酸化シリコン膜１８０５ａ〜１８０５ｃ及び窒化シリコン膜１８０６により、ゲート絶縁膜が構成される。
【０１２９】
その後、図１９（Ｂ）のように、実施の形態１及び実施の形態４で示した方法により、窒化シリコン膜１８０６上にハットシェイプ型ゲート電極を形成する。ハットシェイプ型ゲート電極は第２のゲート電極１８０７ａ〜１８０７ｄ、第３のゲート電極１８０８ａ〜１８０８ｄにより構成される。
【０１３０】
次に、図１９（Ｃ）に示すように、実施の形態４と同様に第１乃至第３のドーピングを行い、ｐ型の高濃度不純物領域１８０９、ｎ型の高濃度不純物領域１８１０ａ、１８１０ｂ、ｎ型の低濃度不純物領域１８１１ａ、１８１１ｂを形成する。
【０１３１】
その後、図１９（Ｄ）のようにレジスト１８１２を周辺駆動回路を覆うように形成する。そしてレジスト１８１２、第３のゲート電極１８０８ｃ、１８０８ｄをマスクとして、第２のゲート電極１８０７ｃ、１８０７ｄをエッチングし、第３のゲート電極とゲート長が等しい第２のゲート電極１８１３ａ、１８１３ｂを形成する。
【０１３２】
そして、図２０（Ａ）のように、第３のゲート電極上に、実施の形態４と同様にパッシべーション膜１９０１、第２層間絶縁膜１９０２を形成する。
【０１３３】
次に、熱酸化シリコン膜１８０５ａ〜１８０５ｃ、窒化シリコン膜１８０６、パッシべーション膜１９０１、第２層間絶縁膜１９０２に対してコンタクトホールを形成し、ソース及びドレイン配線１９０３ａ〜１９０３ｅを形成する（図２０（Ｂ））。このとき、ソースまたはドレイン配線１９０３ｄを遮光性を有する材料で形成し、第３のゲート電極１８０８ｃ上に重なるようにすると、島状の半導体膜１８０４ｃへの光の入射を遮光できる。
【０１３４】
次に、図２０（Ｃ）に示すように、ソース及びドレイン配線１９０３ａ〜１９０３ｅ上に第３の層間絶縁膜１９０４を形成する。その後、ソースまたはドレイン配線１９０３ｅを露出するように、第３の層間絶縁膜にコンタクトホールを形成し、画素電極１９０５を形成する。
【０１３５】
以上により、石英基板１８０１上には、周辺駆動回路を構成するｐチャネル型ＴＦＴ１９２０、ｎチャネル型ＴＦＴ１９２１が形成される。画素部には、ｎチャネル型の画素ＴＦＴ１９２２及び蓄積容量１９２３が形成される。
【０１３６】
その後、画素電極１９０５上に配向膜１９０６が形成される。そして、カラーフィルタ１９０７、対向電極１９０８及び配向膜１９０９が形成された基板１９１０を準備し、石英基板１８０１と基板１９１０とをシール材（図示せず）により貼り合わせる。その後、液晶１９１１を注入すると、周辺駆動回路を具備した液晶表示パネルが完成する。
【０１３７】
本形態の液晶表示パネルは、周辺駆動回路にはＬｏｖ領域を有するＧＯＬＤ構造のｎチャネル型ＴＦＴ１９２１を設け、画素部にはＬｏｆｆ領域を有するｎチャネル型の画素ＴＦＴ１９２２を設けることができる。これにより、オン電流の劣化が少なく動作速度の速い周辺駆動回路と、リーク電流の少ない画素部とを有する液晶表示パネルを作製することができる。また、サブミクロンＴＦＴで形成された液晶表示パネルを提供でき、非常にコンパクトで軽量な表示装置を実現できる。
【０１３８】
本形態ではｐチャネル型ＴＦＴにＬＤＤ領域を形成しなかったが、ｎチャネル型ＴＦＴにＬＤＤ領域を形成した方法と同様に、Ｐチャネル型ＴＦＴにもＬＤＤ領域を形成して良い。さらに、周辺駆動回路に実施の形態３で示したような、Ｌｏｖ領域とＬｏｆｆ領域の両方を有するＴＦＴを形成しても良い。そのときは、実施の形態４と同じような方法により形成することができる。また、本形態では、ｎチャネル型の画素ＴＦＴ１９２２のＬｏｆｆ領域を、実施の形態１で示した方法で形成したが、実施の形態２で示した方法で形成しても良い。
【０１３９】
また、本形態では周辺駆動回路一体型の液晶表示パネルの例を示したが、周辺駆動回路だけでなく、ＣＰＵも同時に形成することもできる。その場合、より集積化された液晶表示パネルを形成することができ、コンパクト化された表示装置を提供できる。
【０１４０】
（実施の形態６）
本実施の形態は、実施の形態５の液晶表示パネルを用いる液晶表示装置の例を示す。図２１（Ａ）は液晶表示装置を前面から見た外観図であり、図２１（Ｂ）は液晶表示装置を側面から見た断面図であり、内部構造を示している。図２１（Ａ）及び（Ｂ）に示す背面投影型表示装置２００１は、プロジェクタユニット２００２、ミラー２００３、スクリーン２００４を備えている。その他にスピーカー２００５、操作スイッチ類２００６を備えている場合もある。このプロジェクタユニット２００２は、背面投影型表示装置２００１の筐体２００７の下部に配設され、映像信号に基づいて映像を映し出す投射光をミラー２００３に向けて投射する。背面投影型表示装置２００１はスクリーン２００４の背面から投影される映像を表示する構成となっている。
【０１４１】
一方、図２２は、前面投影型表示装置２１０１を示している。前面投影型表示装置２１０１は、プロジェクタユニット２１０２と投射光学系２１０３を備えている。この投射光学系２１０３は前面に配設するスクリーン等に映像を投影する構成となっている。
【０１４２】
図２１に示す背面投影型表示装置２００１、図２２に示す前面投影型表示装置２１０１に適用されるプロジェクタユニットの構成を以下に説明する。
【０１４３】
図２３は、プロジェクタユニット２２０１の一構成例を示している。このプロジェクタユニット２２０１は、光源ユニット２２０２及び変調ユニット２２０３を備えている。光源ユニット２２０２は、レンズ類を含んで構成される光源光学系２２０４と、光源ランプ２２０５を備えている。光源ランプ２２０５は迷光が拡散しないように筐体内に収納されている。光源ランプ２２０５としては、大光量の光を放射可能な、例えば、高圧水銀ランプやキセノンランプなどが用いられる。光源光学系２２０４は、光学レンズ、偏光機能を有するフィルム、位相差を調節するためのフィルム、ＩＲフィルム等を適宜設けて構成される。そして、光源ユニット２２０２は放射光が変調ユニット２２０３に入射するように配設されている。変調ユニット２２０３は、実施の形態５で示した複数の液晶パネル２２０６、位相差板２２０７、ダイクロイックミラー２２０８、ミラー２２０９、プリズム２２１０、投射光学系２２１１を備えている。光源ユニット２２０２から放射された光は、ダイクロイックミラー２２０８で複数の光路に分離される。
【０１４４】
各光路には、所定の波長若しくは波長帯の光を透過するカラーフィルター２２１２と、液晶パネル２２０６が備えられている。透過型である液晶パネル２２０６は映像信号に基づいて透過光を変調する。液晶パネル２２０６を透過した各色の光は、プリズム２２１０に入射し投射光学系２２１１を通して、スクリーン上に映像を表示する。フレネルレンズは、図２１のミラー２００３とスクリーン２００４の間に配設されている。そして、プロジェクタユニット２２０１によって投射され、図２１（Ｂ）のミラー２００３で反射される投影光は、このフレネルレンズによって概略平行光に変換され、スクリーンに投影される。
【０１４５】
図２４で示すプロジェクタユニット２３０１は、反射型の実施の形態５で示す液晶パネルを備えた構成を示している。反射型液晶パネル２３０２は、実施の形態５の液晶パネルにおいて、画素電極をアルミニウム（Ａｌ）、Ｔｉ（チタン）、あるいはこれらの合金で形成した構成となっている。
【０１４６】
このプロジェクタユニット２３０１は、光源ユニット２３０３と変調ユニット２３０４を備えている。光源ユニット２３０３は、図２２と同様の構成である。光源ユニット２３０３からの光は、ダイクロイックミラー２３０４ａ、２３０４ｂ、全反射ミラー２３０５により、複数の光路に分けられて、偏光ビームスプリッタに入射する。偏光ビームスプリッタ２３０６ａ〜２３０６ｃは、各色に対応する反射型液晶パネル２３０２に対応して設けられている。反射型液晶パネル２３０２は映像信号に基づいて透過光を変調する。反射型液晶パネル２３０２で反射して各色の光は、プリズム２３０７に入射し投射光学系２３０８を通して投射される。
【０１４７】
光源ユニット２３０３から放射された光は、ダイクロイックミラー２３０４ａで赤の波長領域の光のみを透過し、緑および青の波長領域の光を反射する。さらに、ダイクロイックミラー２３０４ｂでは、緑の波長領域の光のみが反射される。ダイクロイックミラー２３０４ａを透過した赤の波長領域の光は、全反射ミラー２３０５で反射され、偏光ビームスプリッタ２３０６ａへ入射する、また、緑の波長領域の光は偏光ビームスプリッタ２３０６ｂへ入射し、青の波長領域の光は偏光ビームスプリッタ２３０６ｃに入射する。偏光ビームスプリッタは、入射光をＰ偏光とＳ偏光とに分離する機能を有し、且つＰ偏光のみを透過させる機能を有している。反射型液晶パネル２３０２は、映像信号に基づいて、入射した光を偏光する。
【０１４８】
各色に対応する反射型液晶パネル２３０２には各色に対応するＳ偏光のみが入射する。反射型液晶パネル２３０２は、電界制御複屈折モード（ＥＣＢ）で動作する。また、液晶分子は基板に対してある角度をもって垂直配向している。よって、各反射型液晶パネル２３０２は画素がオフ状態にある時は入射光の偏光状態を変化させないで入射光を反射させるように液晶分子が配向している。また、画素がオン状態にある時は液晶分子の配向状態が変化し、入射光の偏光状態が変化する。
【０１４９】
図２４に示すプロジェクタユニット２３０１は、図２１に示す背面投影型表示装置２００１及び図２２に示す前面投影型表示装置２１０１に適用することができる。
【０１５０】
図２５で示すプロジェクタユニットは単板式の構成を示している。図２５（Ａ）に示したプロジェクタユニットは、光源ユニット２４０１、液晶パネル２４０２、投射光学系２４０３、位相差板２４０４を備えている。投射光学系２４０３は一つ又は複数のレンズにより構成されている。液晶パネル２４０２にはカラーフィルターが備えられている。
【０１５１】
図２５（Ｂ）は、フィールドシーケンシャル方式で動作するプロジェクタユニットの構成を示している。フィールドシーケンシャル方式は、赤、緑、青などの各色の光を時間的にずらせて順次液晶パネルに入射させて、カラーフィルター無しでカラー表示を行う方式である。特に、高速応答性の液晶パネルと組み合わせると高精細な映像を表示することができる。図２５（Ｂ）では、光源ユニット２４０１と液晶パネル２４０２の間に、赤、緑、青などの複数のカラーフィルターが備えられた回動式のカラーフィルター板を備えている。
【０１５２】
図２５（Ｃ）で示すプロジェクタユニットは、カラー表示の方式として、マクロレンズを使った色分離方式の構成を示している。この方式は、マイクロレンズアレイ２４０５を液晶パネル２４０２の光入射側に備え、各色の光をそれぞれの方向から照明することでカラー表示を実現する方式である。この方式を採用するプロジェクタユニットは、カラーフィルターによる光の損失が少ないので、光源ユニット２４０１からの光を有効に利用することができるという特徴を有している。プロジェクタユニットには、液晶パネル２４０２に対して各色の光をそれぞれの方向から照明するように、Ｂ用ダイクロイックミラー２４０６ａ、Ｇ用ダイクロイックミラー２４０６ｂ、Ｒ用ダイクロイックミラー２４０６ｃを備えている。
【０１５３】
以上、実施の形態５の液晶表示パネルを液晶パネルとして有する液晶表示装置の様々な構成を示した。本発明の液晶表示装置は非常にコンパクトな液晶パネルを内蔵できるため、装置全体としても小さく軽量な液晶表示装置を実現できる。また、液晶表示装置は様々な回路に適した構成を持つ液晶パネルを有するため、信頼性が高く、表示劣化の少ない液晶表示装置を実現できる。
【０１５４】
（実施形態７）
本実施の形態では、Ｌｏｖ領域、Ｌｏｆｆ領域を有するＴＦＴを具備するＩＤチップを作製する方法を、図１０〜図１３を用いて説明する。なお、ここでＩＤチップとは半導体集積回路又は薄膜集積回路に加えてアンテナを有し、無線等でデータの読み出しを行う半導体装置をいう。ＩＤチップはデータを格納し、読み出す機能を有する、所謂電子タグとしての機能を有する。本形態は、実施可能な範囲で実施の形態１〜４と自由に組み合わせることが可能である。
【０１５５】
まず、ガラス基板９１上に剥離層９２を形成する。剥離層としては、非晶質シリコン、多結晶シリコン等のシリコンを主成分とする層を用いることができる。続いて下地膜９３を形成する。下地膜９３としては酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、または酸化窒化珪素（ＳｉＯｘＮｙ）を用いることができる。下地膜９３上に島状の半導体膜９４ａ〜９４ｃを形成する。島状の半導体膜９４ａ〜９４ｃは半導体膜をＣＶＤ法又はスパッタ法などによって成膜した後、エッチングして形成する。その後レーザ光を島状の半導体膜に照射して結晶化を行う。続いて島状の半導体膜９４ａ〜９４ｃを覆うようにゲート絶縁膜９５を形成する。続いて第１のゲート電極となる第１の導電膜９６、第２のゲート電極となる第２の導電膜９７を形成する。第１の導電膜と第２の導電膜は実施形態１であげた材料を用いることができ、選択比のとれる組み合わせにする。第１の導電膜／第２の導電膜としてＴａＮ／Ｗを用いる。そして島状の半導体膜９４ａ〜９４ｃの上部であって第２の導電膜９７上にレジスト９８ａ〜９８ｄを形成する（図１０（Ａ）参照）。
【０１５６】
続いて、第１、第２のエッチングを行う（図１０（Ｂ））。第１のエッチングではレジスト９８ａ〜９８ｄをマスクとして第２の導電膜９７をエッチングし、第１のゲート電極９９ａ〜９９ｄを形成する。このときレジスト９８ａ〜９８ｄもエッチングされる。次に、第２のエッチングでは、第１のゲート電極９９ａ〜９９ｄをマスクとして第１の導電膜９６をエッチングし、第２のゲート電極１００ａ〜１００ｄを形成する。第２のエッチングでもレジスト９８ａ〜９８ｄは多少エッチングされる。
【０１５７】
次に、第３のエッチングを行う（図１０（Ｃ））。第３のエッチングでは、第１のゲート電極９９ａ〜９９ｄのエッチングを行う。このとき、レジスト９８ａ〜９８ｄも同時にエッチングされ後退し、後退しているレジスト９８ａ〜９８ｄをマスクとしながら、第１のゲート電極９９ａ〜９９ｄもエッチングされ後退していく。その結果、第２のゲート電極１００ａ〜１００ｄのゲート長よりも短いゲート長を持つ第３のゲート電極１０１ａ〜１０１ｄが形成される。レジスト９８ａ〜９８ｄは後退し、レジスト１０４ａ〜１０４ｄとなる。
【０１５８】
次に、第１のドーピングを行う（図１０（Ｃ））。ｎ型不純物元素（本実施の形態ではリン）を添加してリンを含む不純物領域１０２ａ〜１０２ｄ、１０３ａ〜１０３ｇを形成する。このとき不純物領域１０２ａ〜１０２ｄ、１０３ａ〜１０３ｇの不純物元素の濃度は１×１０１６〜１×１０２０ａｔｏｍｓ／ｃｍ３（好ましくは１×１０１６〜５×１０１８ａｔｏｍｓ／ｃｍ３）とする。不純物領域１０２ａ〜１０２ｄへのドーピングは第２のゲート電極を介して行われるため、不純物領域１０３ａ〜１０３ｇ中の不純物元素濃度よりも低い濃度でドーピングされる。その後レジスト１０４ａ〜１０４ｄを除去する。レジスト１０４ａ〜１０４ｄの除去は、次の工程の第２のドーピング後に行っても構わないし、前の工程の第３のエッチング後に行っても構わない。
【０１５９】
続いて、島状の半導体膜９４ａ、９４ｂに第２のドーピングを行う（図１０（Ｄ））。島状の半導体膜９４ｃには第２のドーピングが行われぬよう、第３のゲート電極１０１ｄ上にレジスト１０７を形成しておく。第２のドーピングでは、不純物領域１０３ａ〜１０３ｅのみに不純物元素がドーピングされる。フォスフィン（ＰＨ３）を用いたイオンドーピング法で行い、この領域のリンの濃度は１×１０２０〜１×１０２１ａｔｏｍｓ／ｃｍ３（代表的には２×１０２０〜５×１０２１ａｔｏｍｓ／ｃｍ３）となるように調節する。このドーピングにより、ソース、ドレイン領域となる高濃度の不純物領域１０５ａ〜１０５ｅが形成される。なお、第１のドーピングにより不純物領域１０５ａ〜１０５ｅにはある程度の不純物元素が既にドーピングされているが、第２のドーピングのドーズ量は第１のドーピングのドーズ量に比べ非常に多いため、不純物領域１０５ａ〜１０５ｅはソース領域、ドレイン領域として機能する。
【０１６０】
以上の工程により、第１のドーピング及び第２のドーピングが行われない半導体膜の領域、つまり第３のエッチングで形成されたレジスト１０４ａ〜１０４ｄの下に位置する半導体膜がチャネル形成領域１０６ａ〜１０６ｄとなる。また、不純物領域１０２ａ〜１０２ｄがＬＤＤ領域となる。
【０１６１】
次に図１１（Ａ）に示すようにレジスト１１１を形成する。そして、第３のゲート電極１０１ａ、１０１ｂをマスクに第２のゲート電極１００ａおよび１００ｂに対して第４のエッチングを行う。そして第２のゲート電極１００ａ〜１００ｄを第３のゲート電極１０１ａ〜１０１ｄと同じゲート長にし、第２のゲート電極１１２ａおよび１１２ｂを形成する。これにより、ＬＤＤ領域である不純物領域１０２ａ、１０２ｂはＬｏｆｆ領域となる。
【０１６２】
本実施の形態の第１から第４のエッチングは、ドライエッチング法により行うことができ、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いて行うことが出来る。
【０１６３】
続いて、レジスト１１１を除去し、ＣＶＤ法により各ＴＦＴの第３のゲート電極および第２のゲート電極を覆うように酸化珪素膜を形成する。そして、エッチングにより酸化珪素膜をエッチバックし、第３のゲート電極１０１ａ〜１０１ｄ、第２のゲート電極１１２ａ、１１２ｂ、１００ｃ、１００ｄの両サイドにサイドウォール１１４ａ〜１１４ｄを形成する。第３のゲート電極１０１ｃ、１０１ｄのゲート長と第２のゲート電極１００ｃ、１００ｄのゲート長との差が０．０５〜０．２μｍといった非常に小さい場合には、サイドウォールは、第１のゲート電極の側面だけでなく、第２のゲート電極の側面も覆うように形成される。
【０１６４】
そしてレジスト１１３を形成し、レジスト１１３及び第３のゲート電極１０１ｄおよびサイドウォール１１４ｄをマスクに第３のドーピングを行う。このドーピングにより、高濃度の不純物領域１１５ａ、１１５ｂ、Ｌｏｆｆ領域となる低濃度不純物領域１１５ｃ、１１５ｄが形成される（図１１（Ｂ））。不純物領域１１５ａ、１１５ｂはソース領域、ドレイン領域として機能する。不純物領域１０２ｄはＬｏｖ領域となる。
【０１６５】
続いて図１１（Ｃ）に示すようにパッシベ−ション膜１１６を形成し、さらに第１の層間絶縁膜１１７を形成する。パッシベ−ション膜１１６としては窒化珪素膜又は酸化窒化珪素膜などを用いることができる。第１の層間絶縁膜１１７としては有機樹脂膜、無機絶縁膜、シロキサンの有機樹脂膜を用いることができる。
【０１６６】
続いて、第１の層間絶縁膜１１７、パッシベ−ション膜１１６及びゲート絶縁膜９５にコンタクトホールを形成し、ソース及びドレイン領域となる不純物領域１０５ａ、１０５ｃ〜１０５ｅ、１１５ａ〜１１５ｂに接続するソース及びドレイン電極１１８ａ〜１１８ｆを形成する（図１１（Ｄ）参照）。
【０１６７】
次に第１の層間絶縁膜１１７並びにソース及びドレイン電極１１８ａ〜１１８ｆ上に第２の層間絶縁膜１２１を形成する。そして、第２の層間絶縁膜１２１の一部に、ソース及びドレイン電極の一部が露出するような開口部を形成する。そして第２の層間絶縁膜上にアンテナ１２２ａ〜１２２ｅを形成する。アンテナ１２２ｅの一部が開口部にてソース及びドレイン電極と接続するようにする。その後アンテナ１２２ａ〜１２２ｅ及び第２の層間絶縁膜１２１上に保護層１２３を形成する（図１２（Ａ）参照）。
【０１６８】
次に図１２（Ｂ）に示すように、ＩＤチップどうしを分離するために溝１２４を形成する。溝１２４は剥離層９２が露出する程度であれば良い。溝１２４の形成は、ダイシング、スクライビングなどを用いることができる。なお、ガラス基板９１上に形成されているＩＤップを分離する必要がない場合、必ずしも溝１２４を形成する必要はない。
【０１６９】
次に図１３（Ａ）に示すように、剥離層９２をエッチングにより除去する。こうしてガラス基板９１を剥離する。本実施の形態ではエッチングガスとしてフッ化ハロゲンガスを用い、このガスを溝１２４から導入する。本実施の形態では、例えばＣｌＦ３やＣｌＦ３ガスに窒素を混ぜたものを用いても良い。
【０１７０】
次に図１３（Ｂ）に示すように、剥離されたＴＦＴ１３３、１３５、１３７及びアンテナ１２２ａ〜１２２ｅを接着剤１３４を用いて支持体１３６に貼り合わせる。接着剤１３４は支持体１３６と下地膜９３とを貼り合わせることができる材料を用いる。接着剤１３４として例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤などの光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。支持体１３６としてはフレキシブルな紙又はプラスチック等の有機材料を用いることができる。
【０１７１】
また、保護層１２３を除去した後、アンテナ１２２ａ〜１２２ｅを覆うように接着剤１３１を第２の層間絶縁膜１２１上に塗布し、カバー材１３２を貼り合わせる。カバー材１３２は支持体１３６と同様に、フレキシブルな紙又はプラスチックなどの有機材料を用いることができる。また接着剤１３１はカバー材１３２と第２の層間絶縁膜１２１を貼り合わせることができる材料を用いる。接着剤１３１として例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤などの光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
【０１７２】
上述した工程を経てＩＤチップが完成する。なお、本実施の形態はこの作製方法に限定するものではない。本形態は、Ｌｏｖ領域を有する構造、Ｌｏｆｆ領域を有する構造、又はＬｏｖ領域とＬｏｆｆ領域の両方を有する構造を、自由に組み合わせて同一基板上に同時に作製し、ＩＤチップを完成させることができる一例に過ぎない。よって、Ｌｏｖ領域又はＬｏｆｆ領域のみを有する構造のＴＦＴを有するＩＤチップでも構わないし、Ｌｏｖ領域及びＬｏｆｆ領域を共に有する構造のＴＦＴのみからなるＩＤチップを作製しても良い。
【０１７３】
つまり、本発明は、同一基板上に様々な構成のＴＦＴを設けたＩＤチップを作製することができ、目的に応じたＩＤチップを工程数が少ないプロセスで作製することができる。よって、製造コストの低減および歩留まりの向上を図ることができる。
【０１７４】
また、ＩＤチップに用いるＴＦＴは微細加工が要求されるが、本発明により作製したＴＦＴはサブミクロンＴＦＴにも応用可能なため、本発明によりＩＤチップを作製することは最適である。
【０１７５】
ＩＤチップに用いるＴＦＴの微細加工のため、ステッパーを用いたフォトリソ工程により作製されることが好ましい。しかし、ステッパーを用いる場合にはＬＤＤ領域はレジストマスクで形成することになり、全工程でのマスク枚数が増加してしまう。その分製造コストの増加につながる。また、微細なパターンを用いる場合、その微細加工に対するマージンが少ない。例えば、２μｍのゲート電極の片側に０．５μｍのＬｏｖ領域をマスクで形成する場合には０．１μｍ以下のアライメント精度が要求される。ゲート電極を等方性エッチングする場合エッチング時間の最適化が困難である。具体的には、マスクの端から、どれだけ横方向にエッチングされたかが検査できない。つまり終点の検出ができず、横方向のエッチングレート評価が困難である。横方向のエッチングレートが安定しなくては安定したプロセスが確立できない。
【０１７６】
そこで本発明は、特にＩＤチップ、ＣＰＵ、フラッシュメモリ、音声信号処理回路一体型表示装置等のように微細加工が要求されるＴＦＴを有する半導体装置の作製に適している。これらの半導体装置の作製において所望のＴＦＴ構造を有し、製造コストの低減、歩留まりの向上を図ることが可能となる。
【０１７７】
本発明により作製されるＩＤチップの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図２６（Ａ）参照）、包装用品類（包装紙やボトル等、図２６（Ｂ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図２６（Ｃ）参照）、乗物類（自転車等、図２６（Ｄ）参照）、身の回り品（鞄や眼鏡等、図２６（Ｅ）参照）、食品類、衣類、生活用品類、電子機器等に設けて使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。
【０１７８】
なお、ＩＤチップは、物品の表面に貼ったり、物品に埋め込んだりして、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂にＩＤチップを埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等に薄膜集積回路を設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等にＩＤチップを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類にＩＤチップを設けることにより、偽造や盗難を防止することができる。
【０１７９】
また、ＩＤチップを、物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、表示部２９４を含む携帯端末の側面にリーダライタ２９５を設けて、物品２９７の側面にＩＤチップ２９６を設ける場合が挙げられる（図２７（Ａ）参照）。この場合、リーダライタ２９５にＩＤチップ２９６をかざすと、表示部２９４に物品２９７の原材料や原産地、流通過程の履歴等の情報が表示されるシステムになっている。また、別の例として、ベルトコンベアの脇にリーダライタ２９５を設ける場合が挙げられる（図２７（Ｂ）参照）。この場合、物品２９７の検品を簡単に行うことができる。
【０１８０】
（実施の形態８）
実施の形態１乃至実施の形態３に示した半導体装置及び実施の形態４で示した表示装置は、様々な電子機器を作製する際に用いることができる。そのような電子機器の例として、テレビジョン装置、ビデオカメラ、デジタルカメラ等のカメラ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図１４に示す。
【０１８１】
図１４（Ａ）はテレビジョン装置であり、筐体１３００１、支持台１３００２、表示部１３００３、スピーカー部１３００４、ビデオ入力端子１３００５等を含む。実施の形態４で示した表示装置の作製方法等は表示部１３００３などの加工に用いることができ、テレビジョン装置を完成することができる。表示部１３００３は、ＥＬディスプレイや、液晶ディスプレイなどを用いることができる。なお、テレビジョン装置は、コンピュータ用、テレビ放送受信用、広告表示用などの全てのテレビジョン装置が含まれる。以上の構成により、低コストでコンパクトであり、信頼性の高いテレビジョン装置を提供できる。
【０１８２】
図１４（Ｂ）はデジタルカメラであり、本体１３１０１、表示部１３１０２、受像部１３１０３、操作キー１３１０４、外部接続ポート１３１０５、シャッター１３１０６、等を含む。実施の形態４、５で示した表示装置の作製方法等は表示部１３１０２などの加工に用いることができ、デジタルカメラを完成することができる。以上の構成により、低コストでコンパクトであり、信頼性の高いデジタルカメラを提供できる。
【０１８３】
図１４（Ｃ）はコンピュータであり、本体１３２０１、筐体１３２０２、表示部１３２０３、キーボード１３２０４、外部接続ポート１３２０５、ポインティングマウス１３２０６等を含む。実施の形態４で示した表示装置の作製方法等は表示部１３２０３などの加工に用いることができ、コンピュータを完成することができる。以上の構成により、低コストでコンパクトであり、信頼性の高いコンピュータを提供できる。
【０１８４】
図１４（Ｄ）はモバイルコンピュータであり、本体１３３０１、表示部１３３０２、スイッチ１３３０３、操作キー１３３０４、赤外線ポート１３３０５等を含む。実施の形態４で示した表示装置の作製方法等は表示部１３３０２などの加工に用いることができ、モバイルコンピュータを完成することができる。以上の構成により、低コストでコンパクトであり、信頼性の高いモバイルコンピュータを提供できる。
【０１８５】
図１４（Ｅ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体１３４０１、筐体１３４０２、表示部Ａ１３４０３、表示部Ｂ１３４０４、記録媒体（ＤＶＤ等）読込部１３４０５、操作キー１３４０６、スピーカー部１３４０７等を含む。表示部Ａ１３４０３は主として画像情報を表示し、表示部Ｂ１３４０４は主として文字情報を表示するが、実施の形態４で示した表示装置の作製方法等は表示部Ａ１３４０３及び表示部Ｂ１３４０４などの加工に用いることができ、画像再生装置を完成することができる。なお、記録媒体を備えた画像再生装置にはゲーム機器なども含まれる。以上の構成により、低コストでコンパクトであり、信頼性の高い画像再生装置を提供できる。
【０１８６】
図１４（Ｆ）はビデオカメラであり、本体１３６０１、表示部１３６０２、筐体１３６０３、外部接続ポート１３６０４、リモコン受信部１３６０５、受像部１３６０６、バッテリー１３６０７、音声入力部１３６０８、操作キー１３６０９、接眼部１３６１０等を含む。実施の形態４で示した表示装置の作製方法等は表示部１３６０２などの加工に用いることができ、ビデオカメラを完成することができる。以上の構成により、低コストでコンパクトであり、信頼性の高いビデオカメラを提供できる。
【０１８７】
図１４（Ｇ）は携帯電話であり、本体１３７０１、筐体１３７０２、表示部１３７０３、音声入力部１３７０４、音声出力部１３７０５、操作キー１３７０６、外部接続ポート１３７０７、アンテナ１３７０８等を含む。実施の形態４、５で示した表示装置の作製方法等は表示部１３７０３などの加工に用いることができ、携帯電話を完成することができる。なお、表示部１３７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。以上の構成により、低コストでコンパクトであり、信頼性の高い携帯電話を提供できる。
【０１８８】
特にこれらの電子機器の表示部に用いられる表示装置には画素の駆動のために薄膜トランジスタを有しており、用いられている回路により所望のＴＦＴの構造が異なる。本発明を適用することにより各種回路に適した構造のＴＦＴを精度良く作製することができ、高品質の電子機器を歩留まり良く生産することができる
【０１８９】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
【図面の簡単な説明】
【０１９０】
【図１】本発明の実施の形態１を示す図。
【図２】本発明の実施の形態１を示す図。
【図３】本発明の実施の形態２を示す図。
【図４】本発明の実施の形態３を示す図。
【図５】本発明の実施の形態４を示す図。
【図６】本発明の実施の形態４を示す図。
【図７】本発明の実施の形態４を示す図。
【図８】本発明の実施の形態４を示す図。
【図９】本発明の実施の形態４を示す図。
【図１０】本発明の実施の形態７を示す図。
【図１１】本発明の実施の形態７を示す図。
【図１２】本発明の実施の形態７を示す図。
【図１３】本発明の実施の形態７を示す図。
【図１４】本発明の実施の形態８を示す図。
【図１５】従来法で形成したハットシェイプ型ゲート電極の断面のＳＥＭ写真。
【図１６】本発明で形成したハットシェイプ型ゲート電極の断面のＳＥＭ写真。
【図１７】本発明の実施の形態３で形成したハットシェイプ型ゲート電極の断面のＳＥＭ写真。
【図１８】従来例を示す図。
【図１９】本発明の実施の形態５を示す図。
【図２０】本発明の実施の形態５を示す図。
【図２１】本発明の実施の形態６を示す図。
【図２２】本発明の実施の形態６を示す図。
【図２３】本発明の実施の形態６を示す図。
【図２４】本発明の実施の形態６を示す図。
【図２５】本発明の実施の形態６を示す図。
【図２６】本発明の実施の形態７を示す図。
【図２７】本発明の実施の形態７を示す図。
【図２８】本発明で形成したハットシェイプ型ゲート電極の断面のＳＥＭ写真。
【図２９】本発明で形成したハットシェイプ型ゲート電極の断面のＳＥＭ写真。
【符号の説明】
【０１９１】
１１    基板
１２    下地絶縁膜
１３    半導体膜
１４    ゲート絶縁膜
１５    導電膜
１６    導電膜
１７    第１のレジスト
１８    ゲート電極
１９    レジスト
２０    第２のゲート電極
２１    レジスト
２２    第３のゲート電極
２３    レジスト
【図１】
2006156971.tif 000003
【図２】
2006156971.tif 000004
【図３】
2006156971.tif 000005
【図４】
2006156971.tif 000006
【図５】
2006156971.tif 000007
【図６】
2006156971.tif 000008
【図７】
2006156971.tif 000009
【図８】
2006156971.tif 000010
【図９】
2006156971.tif 000011
【図１０】
2006156971.tif 000012
【図１１】
2006156971.tif 000013
【図１２】
2006156971.tif 000014
【図１３】
2006156971.tif 000015
【図１４】
2006156971.tif 000016
【図１８】
2006156971.tif 000017
【図１９】
2006156971.tif 000018
【図２０】
2006156971.tif 000019
【図２１】
2006156971.tif 000020
【図２２】
2006156971.tif 000021
【図２３】
2006156971.tif 000022
【図２４】
2006156971.tif 000023
【図２５】
2006156971.tif 000024
【図２６】
2006156971.tif 000025
【図２７】
2006156971.tif 000026
【図１５】
2006156971.tif 000027
【図１６】
2006156971.tif 000028
【図１７】
2006156971.tif 000029
【図２８】
2006156971.tif 000030
【図２９】
2006156971.tif 000031