(57)【要約】【課題】低電圧下にて電源異常が発生した場合における既存データの破壊を防止する。【解決手段】モータ１の制御データを取得し、このデータをEEPROM９に格納する制御システムに電圧検出回路１１を設け、制御システムに供給される電源電圧を検出する。電圧検出回路１１にてバッテリ４に異常が発生ときは、逆接続防止用のリレー３を閉じ、Ｈブリッジ回路２に設けられたリップル吸収用のコンデンサＣ２をレギュレータ８と接続させる。電源異常発生時には、コンデンサＣ１に加えて、コンデンサＣ２からもＣＰＵ５に対し電力が供給される。これにより、既存のコンデンサＣ２を用いてデータ書込時間を延長でき、電源異常発生時のデータ書込時間が確保され、既存データの保護が図られる。【選択図】図１
2006020427.tif 000002
【特許請求の範囲】
【請求項１】
制御対象に関するデータを取得し該データを記憶手段に格納する制御手段と、前記制御手段に対し電力を供給する電源と、前記電源から前記制御手段に対して印加される電源電圧を検出する電圧検出手段と、前記電源と前記制御手段との間に接続された第１コンデンサと、前記制御対象に接続された第２コンデンサとを有してなる制御システムの制御方法であって、
前記電圧検出手段によって前記電源に異常が検出されたとき、前記第１コンデンサ及び前記第２コンデンサによって前記制御手段に対し電力供給を行うことを特徴とするシステム制御方法。
【請求項２】
請求項１記載のシステム制御方法において、前記制御システムは、前記電源と前記制御対象との間にスイッチ手段を備え、前記電源に異常が発生したとき、前記スイッチ手段を閉じて前記第２コンデンサから前記制御手段に対し電力供給を行うことを特徴とするシステム制御方法。
【請求項３】
請求項２記載のシステム制御方法において、前記制御システムは、前記電源から前記制御システムに対し印加される電源電圧を検出する電圧検出手段を備え、前記電圧検出手段にて前記電源電圧の低下が検出されたとき、前記スイッチ手段を閉じることを特徴とするシステム制御方法。
【請求項４】
請求項１〜３の何れか１項に記載のシステム制御方法において、前記制御対象がモータであり、前記第２コンデンサは、前記モータの駆動回路におけるリップル吸収用に配設されることを特徴とするシステム制御方法。
【請求項５】
請求項５記載のシステム制御方法において、前記スイッチ手段は、前記電源と前記モータ駆動回路との間が逆極性にて接続されたとき両者間の電気的接続を遮断する逆接続防止手段であることを特徴とするシステム制御方法。
【請求項６】
請求項４又は５記載のシステム制御方法において、前記モータは車両用電装部品として車両に組み込まれていることを特徴とするシステム制御方法。
【請求項７】
制御対象に関するデータを取得し該データを記憶手段に格納する制御手段と、
前記制御手段に対し電力を供給する電源と、
前記電源から前記制御システムに対し印加される電源電圧を検出する電圧検出手段と、
前記電源に接続され、前記電源に異常が発生したとき、前記制御手段に対し電力供給が可能な第１コンデンサと、
前記制御対象に接続された第２コンデンサと、
前記制御手段に接続され、前記電圧検出手段によって前記電源の異常が検出されたとき、第２コンデンサから前記制御手段に対する電力供給を可能とするスイッチ手段とを有すること特徴とする制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種制御システムの制御方法に関し、特に、動作時に取得したデータを記憶素子等に書き込みつつ各種装置を駆動制御するシステムにおけるデータ保護技術に関する。
【背景技術】
【０００２】
従来より、動作時に取得したデータをEEPROMやフラッシュマイコンのROM領域などの記憶素子に書き込み、それに基づいてモータ等の動作を制御するシステムが知られている。例えば、自動車用ワイパ装置においても、ワイパブレードの位置や動作速度、動作回数等のデータを随時取得し、リアルタイムでワイパブレードの動作制御を行うシステムが開発され、それを搭載した自動車も上市されている。
【０００３】
図５は、このようなワイパ装置の制御システムの構成を示す説明図である。ワイパ装置はモータ５１によって駆動され、モータ５１の正逆転によりワイパブレードがフロントガラス上にて往復動する。図５に示すように、モータ５１は、FET1〜4を用いたＨブリッジ回路５２に接続されている。Ｈブリッジ回路５２は、逆接続防止用のリレー５３を介してバッテリ５４と接続されている。リレー５３は、ＣＰＵ５５に接続された駆動回路５６によって制御される。
【０００４】
Ｈブリッジ回路５２の各FET1〜4は駆動回路５７によって制御される。駆動回路５７もまたＣＰＵ５５に接続されており、ＣＰＵ５５の指令の下、FET1〜4を適宜ON/OFFさせてモータ５１を正逆転させる。Ｈブリッジ回路５２にはさらに、リップル吸収用のコンデンサＣ２が取り付けられている。コンデンサＣ２の一端側は、Ｈブリッジ回路５２とバッテリ５４との接続点に接続され、他端側は接地されている。
【０００５】
ＣＰＵ５５はレギュレータ５８と接続されており、レギュレータ５８によって電源Vccから電力が供給される。レギュレータ５８はダイオードＤ１を介してバッテリ５４と接続されている。レギュレータ５８とダイオードＤ１の間には、他端側が接地されたコンデンサＣ１が接続されている。ＣＰＵ５５にはまた、EEPROM５９が接続されている。EEPROM５９にはワイパ装置の制御に必要な各種制御データ（例えば、ワイパブレードの位置や動作速度、動作回数等）が随時格納される。
【特許文献１】特開2000-184780号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、先のシステムでは、ＣＰＵ５５がEEPROM５９にデータを書き込んでいる間に、コネクタ外れ等によって突然に電源異常が発生すると、新しいデータが書き込めないばかりか、EEPROM５９内の従前のデータを破壊してしまうおそれがある。このため、図５のような制御システムでは、かかる電源異常の場合には、バックアップ用のコンデンサＣ１の容量を用いてデータ書込時間を確保し、データの保全が図られている。
【０００７】
一方、ＣＰＵ５５やレギュレータ５８は、電圧低下によりリセットされたり、出力停止状態となったりする。このため、供給電圧がリセット等の閾値であるＶ0以下となる前にデータ書き込みを終える必要がある。図５は、図５の制御システムにおける電源異常時の電源電圧の時間変化とデータ書込時間との関係を示す説明図である。図５に示したように、電源電圧が１２Ｖの場合は、コンデンサＣ１の放電特性により、ＣＰＵ５５に供給される電圧は実線のように変化する。この場合には、電源異常発生から電圧がＶ0以下となるまでの時間ＴＶ（以下、この時間は電圧低下時間ＴＶと略記する）はＴ1となり、これはデータ書き込みに必要な時間ＴＤ（以下、この時間はデータ書込時間ＴＤと略記する）を超えている。従って、異常発生後にデータ書込時間ＴＤが確保され、従前のデータを破壊することなくデータの更新が行われる。
【０００８】
これに対し、電源電圧が９Ｖに低下している場合は、ＣＰＵ５５に供給される電圧は一点鎖線のように変化する。この場合には、電圧低下時間ＴＶはＴ2となりデータ書込時間ＴＤよりも短くなる。従って、データ書き込みのための時間が確保されず、データを更新できないばかりか、従前のデータを破壊するおそれもある。この場合、コンデンサＣ１の容量を大きくすれば、その分、電圧低下時間ＴＶを長くでき、電源電圧の低下にも対応できる。しかしながら、そのためには大容量のコンデンサが必要となり、コストや回路スペースなどの面から限界があり、電源電圧の低下に際限なく対応することは困難である。
【０００９】
本発明の目的は、低電圧下にて電源異常が発生した場合における既存データの破壊を防止することにある。
【課題を解決するための手段】
【００１０】
本発明のシステム制御方法は、制御対象に関するデータを取得し該データを記憶手段に格納する制御手段と、前記制御手段に対し電力を供給する電源と、前記電源から前記制御手段に対して印加される電源電圧を検出する電圧検出手段と、前記電源と前記制御手段との間に接続された第１コンデンサと、前記制御対象に接続された第２コンデンサとを有してなる制御システムの制御方法であって、前記電圧検出手段によって前記電源に異常が検出されたとき、前記第１コンデンサ及び前記第２コンデンサによって前記制御手段に対し電力供給を行うことを特徴とする。
【００１１】
本発明にあっては、電源異常発生時に、第１コンデンサのみならず、制御対象に接続された第２コンデンサからも制御手段に電力が供給されるので、バックアップ用の容量が容量が増大し、データ書込時間が増加する。また、第１コンデンサの容量を増やしたり、コンデンサ数を増加させたりすることなく、バックアップコンデンサ容量が増大する。
【００１２】
前記システム制御方法において、前記電源と前記制御対象との間にスイッチ手段を設け、前記電源に異常が発生したとき、前記スイッチ手段を閉じて前記第２コンデンサから前記制御手段に対し電力供給を行うようにしても良い。この場合、前記電源から前記制御システムに対し印加される電源電圧を検出する電圧検出手段を設け、前記電圧検出手段にて前記電源電圧の低下が検出されたとき、前記スイッチ手段を閉じるようにしても良い。
【００１３】
前記システム制御方法において、モータを前記制御対象とし、前記モータの駆動回路におけるリップル吸収用に前記第２コンデンサを配設しても良い。また、前記システム制御方法において、前記スイッチ手段が、前記電源と前記モータ駆動回路との間が逆極性にて接続されたとき両者間の電気的接続を遮断する逆接続防止手段であっても良い。
【００１４】
また、前記システム制御方法において、前記モータを車両用電装部品として車両に組み込んでも良い。当該モータを車両用電装品の制御回路付モータとして使用した場合、新たにバックアップ用コンデンサを設ける必要がなくなり、モータを大型化しなくとも済むため、車両内の限られたスペースに収納される車両用電装部品の軽量化・小型化を図ることができる。
【００１５】
本発明の制御システムは、制御対象に関するデータを取得し該データを記憶手段に格納する制御手段と、前記制御手段に対し電力を供給する電源と、前記電源から前記制御システムに対し印加される電源電圧を検出する電圧検出手段と、前記電源に接続され、前記電源に異常が発生したとき、前記制御手段に対し電力供給が可能な第１コンデンサと、前記制御対象に接続された第２コンデンサと、前記制御手段に接続され、前記電圧検出手段によって前記電源の異常が検出されたとき、第２コンデンサから前記制御手段に対する電力供給を可能とするスイッチ手段とを有すること特徴とする。
【００１６】
本発明にあっては、電源が異常が検出されると、制御手段によってスイッチ手段が制御され、第２コンデンサから制御手段に対する電力供給が可能となる。すなわち、電源異常発生時には、第１コンデンサのみならず、制御対象に接続された第２コンデンサからも制御手段に電力が供給可能となる。このため、電源異常発生時におけるバックアップ用の容量が増大し、データ書込時間が増加する。また、第１コンデンサの容量を増やしたり、コンデンサ数を増加させたりすることなく、バックアップコンデンサ容量が増大する。
【発明の効果】
【００１７】
本発明のシステム制御方法によれば、電源に異常が発生したとき、電源に接続された第１コンデンサと制御対象に接続された第２コンデンサによって制御手段に対し電力供給を行うようにしたので、電源異常発生時におけるバックアップコンデンサ容量が増大し、データ書込時間を延長することが可能となる。従って、電源異常発生に際しデータ書込時間が確保されるので、従前のデータの破壊が未然に防止され、既存データの保護を図ることが可能となる。また、第１コンデンサの容量を増やしたり、コンデンサ数を増加させたりすることなく、バックアップ用の容量を増加させることができ、コストや回路スペースを増大させることなく、データ信頼性の向上を図ることが可能となる。
【００１８】
本発明の制御システムによれば、電源の異常が検出されたとき、制御対象に接続された第２コンデンサから制御手段に対する電力供給を可能とするスイッチ手段を設けたので、電源に異常が発生したとき、第１コンデンサのみならず、第２コンデンサからも制御手段に電力が供給され、電源異常発生時におけるバックアップコンデンサ容量が増大し、データ書込時間を延長することが可能となる。従って、電源異常発生に際しデータ書込時間が確保されるので、従前のデータの破壊が未然に防止され、既存データの保護を図ることが可能となる。また、第１コンデンサの容量を増やしたり、コンデンサ数を増加させたりすることなく、バックアップ用の容量を増加させることができ、コストや回路スペースを増大させることなく、データ信頼性の向上を図ることが可能となる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施例を図面に基づいて詳細に説明する。
【実施例１】
【００２０】
図１は本発明の実施例１であるデータ保護方法が適用される制御システムの構成を示す説明図である。図１の制御システムはモータ１を制御対象としており、例えばワイパ装置の駆動制御に使用される。モータ１は図示しないリンク機構等を介してワイパブレードと接続されており、モータ１の正逆転によりワイパブレードがフロントガラス上にて往復払拭動作を行う。
【００２１】
モータ１は、FET1〜4を用いたＨブリッジ回路２に接続されている。Ｈブリッジ回路２は、逆接続防止用のリレー３を介してバッテリ（電源）４と接続されている。リレー３はＣＰＵ（制御手段）５に接続された駆動回路６によって制御され、通常はオープン状態となっている。リレー３は、バッテリ４が正しく接続されている場合は、モータ１の駆動指令に伴ってクローズされ、Ｈブリッジ回路２とバッテリ４が電気的に接続される。
【００２２】
Ｈブリッジ回路２の各FET1〜4は駆動回路７によって制御される。駆動回路７もまたＣＰＵ５に接続されており、ＣＰＵ５の指令の下、FET1〜4を適宜ON/OFFさせてモータ１を正逆転させる。Ｈブリッジ回路２にはさらに、リップル吸収用のコンデンサＣ２が取り付けられている。コンデンサＣ２の一端側は、Ｈブリッジ回路２とバッテリ４との接続点に接続され、他端側は接地されている。
【００２３】
ＣＰＵ５はレギュレータ８と接続されており、レギュレータ８によって電源Vccから電力が供給される。レギュレータ８はダイオードＤ１を介してバッテリ４と接続されている。レギュレータ８とダイオードＤ１の間には、他端側が接地されたコンデンサ（コンデンサ）Ｃ１が接続されている。レギュレータ８にはこれと並列に電圧検出回路１１（電圧検出手段）が配設されており、バッテリ４からレギュレータ８に対して印加される電圧値を検出できるようになっている。ＣＰＵ５にはまた、EEPROM（記憶手段）９が接続されている。EEPROM９にはワイパ装置の制御に必要な各種データが随時格納される。
【００２４】
このような制御システムでは、前述のように、電源電圧値が低くなるとコンデンサＣ１に蓄えられる電荷も小さくなる。このため、電源異常発生時における電圧低下時間ＴＶが短くなり、データ書込時間が確保できず既存データを破壊するおそれがある。コンデンサＣ１の容量を大きくすれば電圧低下時間ＴＶを延ばすことも可能ではあるが、コストや回路スペース等の問題によりそれも容易ではない。
【００２５】
一方、改めて図１のシステムを見ると、バックアップコンデンサＣ１とは別にコンデンサＣ２がシステム内に設けられている。コンデンサＣ２はモータ動作時のリップル吸収用に設けられており、電源異常が発生しモータ１が停止すると、コンデンサＣ２に蓄えられた電荷はその後自然放電される。従って、この自然放電されてしまうコンデンサＣ２の電荷をバックアップ用に使用できれば、電圧低下時間ＴＶを引き延ばすことができる。
【００２６】
そこで、当該制御システムでは、電源異常発生が検出されると、Ｃ１に加えてＣ２からもＣＰＵ５に電力を供給し電圧低下時間ＴＶの延長を図っている。図２は図１の制御システムにおける電源異常発生時の電源電圧の時間変化とデータ書込時間との関係を示す説明図である。ここでは、電源電圧は電圧検出回路１１によって常時モニタされており、ＣＰＵ５は、電圧低下により電源異常を検知すると、逆接続保護回路である駆動回路６を用いてリレー３のクローズ状態を維持する。これにより、電源異常発生時にコンデンサＣ２がレギュレータ８側と短絡される。
【００２７】
電源電圧が低下すると、それに伴い、コンデンサＣ１,Ｃ２から電荷が放電される。図２に示すように、一点鎖線にて示したＣ１のみの場合の放電特性に比して、Ｃ１＋Ｃ２の場合は実線にて示すように電圧低下が緩やかとなり、電圧低下時間ＴＶも長くなる。つまり、図５に示すように、Ｃ１のみのバックアップでは、電源電圧が９Ｖの場合は電圧低下時間ＴＶがＴ2となりデータ書込時間ＴＤよりも短くなるのに対し、Ｃ１＋Ｃ２によるバックアップではＴＶはＴ3となりデータ書込時間ＴＤよりも長くなる（Ｔ3＞ＴＤ）。従って、電源異常発生時に十分なデータ書込時間ＴＤが確保され、データ書き込み動作中にＣＰＵ５が機能停止する事態を回避でき、既存データの破壊が未然に防止され、データの信頼性が確保される。
【００２８】
また、当該制御方法では、従来より回路中にあるリップル吸収用のコンデンサをバックアップ用に流用するので、コンデンサＣ１の容量を増やしたり、コンデンサ数を増加させたりすることなく、バックアップ用の容量を事実上増加させることができる。従って、コストや回路スペースを増大させることなく、バックアップコンデンサ容量を稼ぐことが可能となる。
【実施例２】
【００２９】
次に、本発明の実施例２として、検出された電源電圧値によって、Ｃ１のみによるバックアップとＣ１＋Ｃ２によるバックアップとを使い分ける制御形態について説明する。図５に示すように、電源電圧が１２Ｖの場合、Ｃ１のみによるバックアップでもＴＶ＞ＴＤとなり、データ書込時間を確保できる。すなわち、電源電圧値がある程度高ければ、Ｃ２によるバックアップを行うことなくデータ書込時間は確保可能である。
【００３０】
そこで、電圧検出回路１１によって検出された電源電圧値によって、コンデンサＣ２の使用の有無を判断し、Ｃ１のみではデータ書込時間が不足する場合のみＣ２によるバックアップを行うようにしても良い。例えば、電源電圧が１０.５Ｖ未満となると、ＴＶ＜ＴＤとなる可能性がある場合には、１０.５Ｖを閾値ＶＳとして設定し、Ｃ２の使用の有無を決定する。すなわち、電源電圧値が１０.５Ｖ（ＶＳ）以上の場合には、リレー３はオープン状態としＣ２によるバックアップは行わない。これに対し、電源電圧値が１０.５Ｖ（ＶＳ）未満となった場合には、リレー３をクローズさせてＣ２によるバックアップを併用する。
【実施例３】
【００３１】
一方、データ書込時間ＴＤはデータの量によって変化する。例えば、ワイパ装置の場合では、ワイパブレードが動作中には速度データと位置データが含まれるが、停止時には位置データのみであり、両者にはデータ量に差が生じ書込時間も相違する。データ書込時間はデータ量が小さければ短くなり、データ量が少なければ電源電圧が低い場合でもデータ書込時間を確保できる可能性がある。そこで、記憶すべきデータの量に応じてバックアップ形態を変化させ、電源異常が発生した場合、その時点で記憶すべきデータの量からデータ書込時間ＴＤを予測し、それに応じてＣ１とＣ１＋Ｃ２を使い分けても良い。
【００３２】
図３は、実施例３の場合におけるＣＰＵ５の電源異常発生時のデータ書込処理に関する機能ブロック図である。図３に示すように、ＣＰＵ５にはまず、電圧検出回路１１に接続され、現在の電圧から電圧低下時間ＴＶを算出する電圧低下時間算出部（電圧低下時間算出手段）１２が設けられている。電圧低下時間算出部１２では、電源電圧に基づき、電源異常発生から電圧がＶ0以下となるまでの時間を示す電圧低下時間ＴＶKを算出する。ＣＰＵ５にはＲＯＭ１６が設けられており、検出電圧値に対応した電圧低下時間ＴＶKがマップ化されて格納されている。ＣＰＵ５は、電圧検出回路１１にて検出された電源電圧に基づいて前記マップを参照し、電圧低下時間ＴＶKを算出する。
【００３３】
ＣＰＵ５にはまた、電源異常発生に際し、現在のデータをEEPROM９に書き込むために要する時間を示すデータ書込予測時間ＴＤPを算出するデータ書込時間算出部（データ書込時間算出手段）１３が設けられている。ＲＯＭ１６には、データ量とデータ書込予測時間ＴＤPとの関係を示すマップ化も格納されており、データ書込時間算出部１３は、ワイパブレードの位置や動作速度、動作回数等の各種制御データの量に応じて前記マップを参照し、データ書込予測時間ＴＤPを算出する。
【００３４】
算出された電圧低下時間ＴＶKとデータ書込予測時間ＴＤPは、ＣＰＵ５内に設けられた比較部（比較手段）１４にて比較される。この際、ＴＶK＞ＴＤPの場合には、Ｃ１のみによるバックアップにて従前データを壊すことなくデータ更新可能である。これに対し、ＴＶK＜ＴＤPの場合は、Ｃ１のみによるバックアップではデータ書込時間が不足し、データ更新を行えず従前データをも破壊するおそれがある。そこで、比較部１４では、ＴＶKとＴＤPを比較し、ＴＶK＜ＴＤPの場合はリレー３をクローズさせてＣ２によるバックアップを併用する。
【００３５】
このように、実施例３の制御方式では、データ量に応じてデータ書込時間を予測し、それに基づいてバックアップ形態を決定しているので、よりデータの実態に即したデータ書込制御が可能となる。
【実施例４】
【００３６】
また、前述の電圧値と電圧低下時間ＴＶKとの関係を示すマップを使用し、実施例２で述べた閾値ＶＳの値を変化させても良い。ここではまず、データ書込時間算出部１３を使用し、データ量からデータ書込予測時間ＴＤPを求める。次に、電圧低下時間ＴＶKのマップを参照し、求めたＴＤPを超える電圧低下時間ＴＶKを有する電圧値をマップから算出して閾値ＶＳKとする。そして、検出電圧値ＶKと閾値ＶＳKとを比較し、ＶKがＶＳK以上の場合（ＶK≧ＶＳK）にはＣ１のみを使用する。逆に、ＶK＜ＶＳKの場合には、リレー３をクローズさせてＣ２によるバックアップを併用する。
【００３７】
本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前述の実施例では、本発明をワイパ装置の制御システムに適用した例を示したが、その適用対象はワイパ装置には限定されず、システム動作中に取得したデータを記憶素子等に書き込むシステムに広く適用可能である。また、制御対象もモータには限定されず、他の電動装置の制御システムに広く適用可能である。さらに、前述の実施例では、取得データをEEPROM９に書き込む構成を示したが、例えばフラッシュマイコンのROM領域など、EEPROM９以外の記憶素子にデータを書き込む構成であっても良い。
【００３８】
また、前述の実施例では、コンデンサがＣ１以外に１個だけ設けられているシステムを例にとって本発明の制御方法を説明したが、Ｃ１以外に２個以上のコンデンサが使用されているシステムに本発明を適用することも可能である。この場合、Ｃ１以外の複数のコンデンサが第２コンデンサとなり、電源異常発生時にバックアップコンデンサとして使用される。なお、データ量に応じて、複数の第２コンデンサを適宜選択してその使用個数を調整しても良い。
【００３９】
さらに、前述の実施例では、電源異常発生時におけるデータ書き込み動作のためにＣＰＵ５に対する供給電力を確保する構成を示したが、コンデンサによって確保された電源を用いてデータ書き込み以外の動作を行っても良い。
【００４０】
なお、自動車用ワイパ装置では、一般にイグニッションスイッチを切った場合、そのＯＦＦ信号により、ＣＰＵ５はデータをEEPROM９に格納した後ＯＦＦとなるため、突然、電源が遮断される事態とはならないが、スイッチによってＣＰＵ５の電源が直接ＯＦＦされるようなシステムにも本発明は有効である。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施例１であるデータ保護方法が適用される制御システムの構成を示す説明図である。
【図２】図１の制御システムにおける電源異常時の電源電圧の時間変化とデータ書き込み時間との関係を示す説明図である。
【図３】実施例３の制御方式におけるＣＰＵ５の電源異常発生時のデータ書込処理に関する機能ブロック図である。
【図４】従来の制御システムの構成を示す説明図である。
【図５】図４の制御システムにおける電源異常時の電源電圧の時間変化とデータ書き込み時間との関係を示す説明図である。
【符号の説明】
【００４２】
１    モータ
２    Ｈブリッジ回路
３    リレー
４    バッテリ（電源）
５    ＣＰＵ（制御手段）
６    駆動回路
７    駆動回路
８    レギュレータ
９    EEPROM（記憶手段）
１１    電圧検出回路（電圧検出手段）
１２    電圧低下時間算出部（電圧低下時間算出手段）
１３    データ書込時間算出部（データ書込時間算出手段）
１４    比較部（比較手段）
１５    データ書込部（データ書込手段）
５１    モータ
５２    Ｈブリッジ回路
５３    リレー
５４    バッテリ
５５    ＣＰＵ
５６    駆動回路
５７    駆動回路
５８    レギュレータ
５９    EEPROM
Ｃ１    コンデンサ（第１コンデンサ）
Ｃ２    コンデンサ（第２コンデンサ）
Ｄ１    ダイオード
ＴＤ    データ書込時間
ＴＤP   データ書込予測時間
ＴＶ,ＴＶK    電圧低下時間
ＶK     検出電圧値
ＶＳ,ＶＳK    閾値
【図１】
2006020427.tif 000003
【図２】
2006020427.tif 000004
【図３】
2006020427.tif 000005
【図４】
2006020427.tif 000006
【図５】
2006020427.tif 000007