(57)【要約】【課題】  超電導回路装置及びその製造方法に関し、工程を工夫することによって、平均表面粗さを安定した回路動作が可能な程度まで小さくするとともに、高速動作化を可能にする。【解決手段】  高温超電導体からなるグランドプレーン２上に、第１の絶縁層３を介して高温超電導体からなるジョセフソン素子４を設けるとともに、グランドプレーン２の側端面をジョセフソン素子４のカウンター電極７を覆う第２の絶縁層１０と直接接触させる。【選択図】          図１
2006066783.tif 000002
【特許請求の範囲】
【請求項１】
高温超電導体からなるグランドプレーン上に、第１の絶縁層を介して高温超電導体からなるジョセフソン素子を設けるとともに、前記グランドプレーンの側端面が前記ジョセフソン素子のカウンタ電極を覆う第２の絶縁層と直接接触していることを特徴とする超電導回路装置。
【請求項２】
上記第２の絶縁層として酸化物誘電体或いは感光性ポリイミドのいずれかを用いたことを特徴とする請求項１記載の超電導回路装置。
【請求項３】
高温超電導体からなるグランドプレーン上に、第１の絶縁層を介して高温超電導体からなるジョセフソン素子を形成したのち、前記グランドプレーンをパターニングする工程を有することを特徴とする超電導回路装置の製造方法。
【請求項４】
上記グランドプレーンのパターニング工程の前に、グランドプレーンコンタクトホールと磁束トラップ用モートとを同時に形成することを特徴とする請求項３記載の超電導回路装置の製造方法。
【請求項５】
上記グランドプレーンのパターニング工程と同時に、磁束トラップ用モートを形成することを特徴とする請求項３記載の超電導回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は超電導回路装置及びその製造方法に関するものであり、特に、ジョセフソン接合の臨界電流密度のばらつきを低減するとともに寄生インダクタンスを低減するためのグランドプレーンの加工手順及びそれに伴う素子構造に特徴のある超電導回路装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、イットリウム系超電導体に代表される酸化物高温超電導体は、液体窒素温度以上で超電導状態を示すため、従来の液体Ｈｅによる冷却が必要な金属系超電導体に比べて冷却機構が簡素化され、センサ、論理回路等への各種の応用が期待されている（例えば、特許文献１参照）。
【０００３】
ここで、図１１乃至図１４を参照して、従来の高温超電導回路装置の製造工程の一例を説明する。
図１１参照  
まず、ＭｇＯ基板４１上にスパッタリング法を用いてグランドプレーンとなるＬａ−ＹＢＣＯ（ＬａドープＹＢａ2 Ｃｕ3 Ｏ7-x ）層４２、及び、ＳｒＳｎＯx からなる第１絶縁層４３を順次成膜する。
次いで、レジストパターン（図示を省略）をマスクとしたイオンミリング法を用いて第１絶縁層４３及びＬａ−ＹＢＣＯ層４２の露出部を除去してグランドプレーン４４を形成する。
【０００４】
次いで、再びスパッタリング法を用いて全面にＳｒＳｎＯx からなる第２絶縁層４５を成膜する。
この成膜工程においてグランドプレーン４４からＯ2 が抜け出て導電性が低下する。
次いで、レジストパターン（図示を省略）をマスクとしたイオンミリング法を用いてＭｇＯ基板４１に達するコンタクトホール４６及びモート４７を形成する。
【０００５】
図１２参照  
次いで、再びスパッタリング法を用いてベース電極となるＬａ−ＹＢＣＯ層４８及びベース絶縁層となるＳｒＳｎＯx 層４９を順次堆積させる。
次いで、レジストパターン（図示を省略）をマスクとしたイオンミリング法を用いてＳｒＳｎＯx 層４９及びＬａ−ＹＢＣＯ層４８の露出部を除去してベース電極５０及びベース絶縁層５１を形成する。
なお、この時、コンタクトホール４６にもＬａ−ＹＢＣＯ層４８を残存させてプラグ５２とする。
【０００６】
この時のイオンミリングによるパターニングは、ランプエッジ接合を形成するため斜め３０°から行い、およそ３０°の斜面を形成する。
レジストを除去したのち、Ｌａ−ＹＢＣＯ層４８の斜面上、いわゆるその上に形成するＹＢＣＯ層との界面に相当する部分に、ジョセフソン接合のバリアをダメージ層としてイオンミリングによる表面改質によって形成する。
これは、表面改質型接合として知られるものであり、ダメージ層の形成は、例えば、基板に対して垂直方向から５００Ｖで加速したＡｒイオンによって形成する。
【０００７】
次いで、レーザアブレーション法を用いて全面にカウンター電極となるＹＢＣＯ層５３を形成したのち、スパッタリング法を用いてＡｕ保護層５４を順次堆積させる。
【０００８】
図１３参照
次いで、レジストパターン（図示を省略）をマスクとしたイオンミリング法を用いてＡｕ保護層５４及びＹＢＣＯ層５３の露出部を除去してカウンター電極５５を形成する。
なお、この時、プラグ５２の周辺部及びモート４７の周辺部にもＹＢＣＯ層５３及びＡｕ保護層５４を残存させる。
【０００９】
次いで、Ｏ2 雰囲気中でアニール処理を行うことによって、モート４７を介してグランドプレーン４４にＯ2 を供給して上述のパターニング工程後の成膜工程で低下したグランドプレーンの導電性を回復させる。
次いで、スパッタリング法を用いて配線層となるＡｕ層５６を全面に成膜する。
【００１０】
図１４参照  
次いで、レジストパターン（図示を省略）をマスクとしたイオンミリング法を用いてＡｕ層５６をパターニングしてＡｕ配線５７を形成するとともに、抵抗形成部５８を形成する。
【００１１】
次いで、スパッタリング法を用いて抵抗となるＶＴｉ層５９を全面に堆積させたのち、最後に、レジストパターン（図示を省略）をマスクとしたイオンミリング法を用いてＶＴｉ層５９をパターニングして抵抗６０を形成することによって、高温超電導回路装置の基本的構成が完成する。
【特許文献１】特開２０００−３５３８３１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、上述のように製造した高温超電導回路装置においては、高温超電導回路を構成するジョセフソン接合の臨界電流Ｉc のばらつきが大きく安定した回路動作が困難になるという問題があるので、図１５及び図１６を参照してこの事情を説明する。
【００１３】
図１５参照  
従来においては、グランドプレーン４４をパターニングした後にジョセフソン接合を形成していたが、ＭｇＯ基板４１の熱伝導率が低いことによってグランドプレーン４４のある場所とない場所とで温度差が生じるとともに、異なる下地の上に同時に結晶成長を行うことになり、ジョセフソン接合を形成する下地となる第２絶縁層の結晶性が不均一になる。
【００１４】
即ち、図１５に示すように、グランドプレーン４４のない領域の占める比率が大きい場合には、その上に堆積する第２絶縁層やベース電極となるＬａ−ＹＢＣＯ層の表面粗さＲａが大きくなる傾向があり、このベース電極となるＬａ−ＹＢＣＯ層の表面粗さは、ジョセフソン接合の臨界電流Ｉc のばらつきと密接な関係にあるため、ジョセフソン接合の臨界電流Ｉc がばらつくことになる。
【００１５】
このように、Ｌａ−ＹＢＣＯ層の表面粗さが大きくなると、Ｌａ−ＹＢＣＯ層をベース電極へとパターニングするイオンミリング工程において、Ｌａ−ＹＢＣＯ層の表面の凹凸がパターニングされるベース電極の端面形状を凹凸にするため、ジョセフソン接合の臨界電流Ｉc がばらつくことになる。
【００１６】
図１６参照  
図１６は、ジョセフソン接合の臨界電流Ｉc のばらつきのＬａ−ＹＢＣＯ層の平均表面粗さＲａ依存性を示したものであり、ほぼ比例関係にある。
【００１７】
従来の製造方法においては、Ｌａ−ＹＢＣＯ層の平均表面粗さＲａ（ＪＩＳ規格による）は平均４．９ｎｍに達し、そのままでは図１６から明らかなようにジョセフソン接合の臨界電流Ｉc のばらつきは５０％を超えてしまう。
【００１８】
回路を安定に動作させるためには、ジョセフソン接合の臨界電流Ｉc のばらつきを１０％以下にすることが望まれているため、ばらつきが５０％を超えると回路が動作しなくなる。
【００１９】
このような問題を改善するために、研磨による平坦化技術で平均表面粗さＲａを１．８ｎｍ程度まで改善することはできるものの、研磨表面は研磨に伴う物理的ダメージを受けるので、ジョセフソン接合の臨界電流Ｉc のばらつきは３０％程度までしか改善されず、安定動作は依然として困難である。
【００２０】
したがって、本発明は、工程を工夫することによって、平均表面粗さを安定した回路動作が可能な程度まで小さくするとともに、高速動作化を可能にすることを目的とする。
【課題を解決するための手段】
【００２１】
図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
図１参照
上記課題を解決するために、本発明は、超電導回路装置において、高温超電導体からなるグランドプレーン２上に、第１の絶縁層３を介して高温超電導体からなるジョセフソン素子４を設けるとともに、グランドプレーン２の側端面がジョセフソン素子４のカウンター電極７を覆う第２の絶縁層１０と直接接触していることを特徴とする。
【００２２】
このように、層間絶縁膜となる第２の絶縁層をグランドプレーン２の側端面と直接接触する形成することによって、グランドプレーン２とベース電極５との間の第１の絶縁層３の膜厚を薄くすることができ、それによって、高速動作が可能になる。
【００２３】
また、この場合、グランドプレーン２のパターニング工程の前、即ち、基板１の表面の大部分をグランドプレーン２で覆った状態で、第１の絶縁層３とジョセフソン素子４を構成するベース電極５及びベース絶縁層６を成膜することになるので、ベース電極５の平均表面粗さＲａを１ｎｍ以下にすることができ、それによって、ジョセフソン素子４の臨界電流のばらつきを１０％以下にすることができる。
【００２４】
この場合、第２の絶縁層１０としては低温成膜が可能な酸化物誘電体或いは露光工程でパターニングすることが可能な感光性ポリイミドのいずれかを用いることが好適であり、酸化物誘電体を用いた場合にはジョセフソン素子４の特性を劣化させることがなく、一方、感光性ポリイミドを用いた場合には、プロセスを簡素化することができる。
【００２５】
また、本発明は、超電導回路装置の製造方法において、高温超電導体からなるグランドプレーン２上に、第１の絶縁層３を介して高温超電導体からなるジョセフソン素子４を形成したのち、グランドプレーン２をパターニングする工程を有することを特徴とする。
【００２６】
上述のように、グランドプレーン２のパターニング工程の前、即ち、基板１の表面の大部分をグランドプレーン２で覆った状態で、第１の絶縁層３とジョセフソン素子４を構成するベース電極５及びベース絶縁層６を成膜することにより、ベース電極５の平均表面粗さＲａを１ｎｍ以下にすることができ、それによって、ジョセフソン素子４の臨界電流のばらつきを１０％以下にすることができる。
【００２７】
この場合、グランドプレーン２のパターニング工程の前に、グランドプレーンコンタクトホール８と磁束トラップ用モート９とを同時に形成しても良いし、或いは、グランドプレーン２のパターニング工程と同時に磁束トラップ用モート９を形成しても良く、後者の方がベース電極５の成膜工程においてグランドプレーン２で覆われている比率が高いのでベース電極５の平均表面粗さＲａをより小さくすることが可能である。
なお、酸素供給用ビアホールは、グランドプレーンコンタクトホール８と同時に形成すれば良い。
【００２８】
また、上述の工程を採用した場合、グランドプレーン２のパターニング工程ののち、少なくともグランドプレーン２の側端面及びジョセフソン素子４のカウンター電極７上に第２の絶縁層１０を設けることになる。
【発明の効果】
【００２９】
本発明によれば、ジョセフソン接合を構成するベース電極となる高温超電導体を成膜する際に、基板の表面の大部分をグランドプレーンで覆っているので、温度が均一になりベース電極の平均表面粗さＲａを１ｎｍ以下にすることができ、それによって、ジョセフソン素子の臨界電流のばらつきを１０％以下にすることができる。
【発明を実施するための最良の形態】
【００３０】
本発明は、基板上にグランドプレーンとなる高温超電導体及びグランドプレーン上絶縁層を形成したのち、少なくともグランドプレーンコンタクトホールを形成し、次いで、ベース電極となる高温超電導体及びベース絶縁層を堆積させたのち、パターニングしてベース電極を形成し、次いで、カウンター電極を形成したのち、グランドプレーンをパターニングし、次いで、３００℃以下の低温成膜が可能な酸化物誘電体或いは感光性ポリイミドからなる層間絶縁膜で表面を被覆するものである。
【００３１】
なお、磁束トラップ用のモート及び酸素供給用ビアホールは、グランドプレーンコンタクトホールと同時に形成しても良いし、或いは、グランドプレーンのパターニング工程と同時に形成しても良く、また、モートに酸素供給用ビアホールを兼ねさせた場合には酸素供給用ビアホールを設ける必要はない。
【実施例１】
【００３２】
ここで、図２乃至図６を参照して、本発明の実施例１の超電導回路装置の製造工程を説明する。
図２参照  
まず、ＭｇＯ基板１１上にスパッタリング法を用いて例えば、６８０℃においてグランドプレーンとなる厚さが、例えば、２００ｎｍのＬａ−ＹＢＣＯ層１２を成膜したのち、例えば、６６０℃においてＳｒＳｎＯx からなる厚さが、例えば、３００ｎｍの第１絶縁層１３を成膜する。
【００３３】
次いで、レジストパターン（図示を省略）をマスクとしたイオンミリング法を用いて第１絶縁層１３及びＬａ−ＹＢＣＯ層１２の露出部を除去してコンタクトホール１４及びモート１５を形成する。
【００３４】
次いで、再びスパッタリング法を用いて例えば、６８０℃においてベース電極となる厚さが、例えば、３００ｎｍのＬａ−ＹＢＣＯ層１６を成膜したのち、６６０℃においてベース絶縁層となる厚さが、例えば、２００のＳｒＳｎＯx 層１７を成膜する。
【００３５】
この場合、Ｌａ−ＹＢＣＯ層１６の成膜工程において、ＭｇＯ基板１１の表面は、コンタクトホール１４及びモート１５の領域を除いてＬａ−ＹＢＣＯ層１２で覆われているので、温度の均一性が向上し、Ｌａ−ＹＢＣＯ層１６の平均表面粗さＲａは、１ｎｍ以下となる。
また、この成膜工程においてグランドプレーンとなるＬａ−ＹＢＣＯ層１２からＯ2 が抜け出て導電性が低下するので、後述する酸素アニールが必要になる。
【００３６】
次いで、レジストパターン（図示を省略）をマスクとしたイオンミリング法を用いてＳｒＳｎＯx 層１７及びＬａ−ＹＢＣＯ層１６の露出部を除去してベース電極１８及びベース絶縁層１９を形成する。
この時、この工程を斜め方向から行って斜面を形成したのち、レジストを除去し、次いで、表面改質ダメージ層によるバリアを超電導体斜面表面に形成するため、改めて垂直方向からＡｒイオンによるミリングを行う。
なお、この時、コンタクトホール１４にもＬａ−ＹＢＣＯ層１６を残存させてプラグ２０とする。
【００３７】
図３参照  
次いで、レーザアブレーション法を用いて例えば、６６０℃において、全面にカウンター電極となる厚さが、例えば、３００ｎｍのＹＢＣＯ層２１を形成したのち、スパッタリング法を用いて厚さが、例えば、２００ｎｍのＡｕ保護層２２を順次堆積させる。
【００３８】
次いで、レジストパターン（図示を省略）をマスクとしたイオンミリング法を用いてＡｕ保護層２２及びＹＢＣＯ層２１の露出部を除去してカウンター電極２３を形成する。
なお、この時、プラグ２０の周辺部及びモート１５の周辺部にもＹＢＣＯ層２１及びＡｕ保護層２２を残存させる。
【００３９】
次いで、レジストパターン（図示を省略）をマスクとしたイオンミリング法を用いてＳｒＳｎＯx 層１３及びＬａ−ＹＢＣＯ層１２の露出部を除去してグランドプレーン２４を形成する。
【００４０】
図４参照  
次いで、Ｏ2 雰囲気中でアニール処理を行うことによって、モート１５及び露出端面を介してグランドプレーン２４にＯ2 を供給して上述の成膜工程で低下したグランドプレーン２４の導電性を回復させる。
【００４１】
次いで、スパッタリング法を用いて、例えば、２００℃において厚さが、例えば、２００ｎｍのＳｒＳｎＯx からなる層間絶縁層２５を全面に堆積させる。
この場合の成膜温度は３００℃以下、具体的には２００℃としているので、グランドプレーン２４の露出部からＯ2 が抜け出すことがないとともに、ジョセフソン接合がダメージを受けることがない。
【００４２】
次いで、レジストパターン（図示を省略）をマスクとしたイオンミリング法を用いて層間絶縁層２５の露出部を除去してコンタクトホール２６，２７，２８を形成する。
この時、低温成長させたＳｒＳｎＯx からなる層間絶縁層２５のエッチングレートはコンタクトホール２６，２７，２８において露出するＡｕ保護層２２のエッチングレートの１．４倍程度であるのでＡｕ保護層２２が消失してカウンター電極２３がダメージを受けることがない。
【００４３】
図５参照  
次いで、スパッタリング法を用いて配線層となる厚さが、例えば、５００ｎｍのＡｕ層２９を全面に成膜する。
【００４４】
次いで、レジストパターン（図示を省略）をマスクとしたイオンミリング法を用いてＡｕ層２９をパターニングしてＡｕ配線３０を形成するとともに、抵抗形成部３１を形成する。
【００４５】
図６参照  
次いで、スパッタリング法を用いて抵抗となる厚さが、例えば、５０ｎｍのＶＴｉ層３２を全面に堆積させたのち、最後に、レジストパターン（図示を省略）をマスクとしたイオンミリング法を用いてＶＴｉ層３２をパターニングして抵抗３３を形成することによって、高温超電導回路装置の基本的構成が完成する。
【００４６】
図７参照  
図７は、上記のベース電極となるＬａ−ＹＢＣＯ層１６の平均表面粗さＲａを従来の製造方法の場合と比較した図であり、本発明の実施例１においては、１ｎｍ以下の平均表面粗さＲａが実現していることが分かる。
【００４７】
したがって、上述の図１６から明らかなように、本発明の実施例１においてはジョセフソン接合の臨界電流Ｉc のばらつきを１０％以下にすることができ、それによって超電導回路を安定に動作させることが可能になる。
【００４８】
また、実施例１においては、Ａｕ層２８及びＶＴｉ層３１の成膜工程においてジョセフソン接合の上部が層間絶縁層２５によって覆われているので、ジョセフソン接合がダメージを受けることがない。
【００４９】
また、グランドプレーン２４とベース電極１８との間には一層の３００ｎｍの第１絶縁層１３が介在するだけであるので、従来より寄生インダクタンスが低減して高速動作が可能になる。
【実施例２】
【００５０】
ここで、図８乃至図１０を参照して、本発明の実施例２の超電導回路装置の製造工程を説明する。
図８参照  
まず、実施例１と同様に、ＭｇＯ基板１１上にスパッタリング法を用いて例えば、６８０℃においてグランドプレーンとなる厚さが、例えば、２００ｎｍのＬａ−ＹＢＣＯ層１２を成膜したのち、例えば、６６０℃においてＳｒＳｎＯx からなる厚さが、例えば、３００ｎｍの第１絶縁層１３を成膜する。
【００５１】
次いで、レジストパターン（図示を省略）をマスクとしたイオンミリング法を用いて第１絶縁層１３及びＬａ−ＹＢＣＯ層１２の露出部を除去してコンタクトホールを形成する。
【００５２】
次いで、再びスパッタリング法を用いて例えば、６８０℃においてベース電極となる厚さが、例えば、３００ｎｍのＬａ−ＹＢＣＯ層１６を成膜したのち、６６０℃においてベース絶縁層となる厚さが、例えば、２００のＳｒＳｎＯx 層１７を成膜する。
【００５３】
図９参照  
次いで、レジストパターン（図示を省略）をマスクとしたイオンミリング法を用いてＳｒＳｎＯx 層１７及びＬａ−ＹＢＣＯ層１６の露出部を除去してベース電極１８及びベース絶縁層１９を形成する。
この時、この工程を斜め方向から行って斜面を形成したのち、レジストを除去し、次いで、表面改質ダメージ層によるバリアを超電導体斜面表面に形成するため、改めて垂直方向からＡｒイオンによるミリングを行う。
なお、この時、コンタクトホール１４にもＬａ−ＹＢＣＯ層１６を残存させてプラグ２０とする。
【００５４】
次いで、レーザアブレーション法を用いて例えば、６６０℃において、全面にカウンター電極となる厚さが、例えば、３００ｎｍのＹＢＣＯ層２１を形成したのち、スパッタリング法を用いて厚さが、例えば、２００ｎｍのＡｕ保護層２２を順次堆積させる。
【００５５】
次いで、レジストパターン（図示を省略）をマスクとしたイオンミリング法を用いてＡｕ保護層２２及びＹＢＣＯ層２１の露出部を除去してカウンター電極２３を形成する。
なお、この時、プラグ２０の周辺部にもＹＢＣＯ層２１及びＡｕ保護層２２を残存させる。
【００５６】
図１０参照  
次いで、レジストパターン（図示を省略）をマスクとしたイオンミリング法を用いて第１絶縁層１３及びＬａ−ＹＢＣＯ層１２の露出部を除去してグランドプレーン２４を形成するとともに、モート１５を同時に形成する。
【００５７】
以降は、上記の実施例１と全く同様に、Ｏ2 雰囲気中でアニール処理を行うことによって、モート１５及び露出端面を介してグランドプレーン２４にＯ2 を供給して上述の成膜工程で低下したグランドプレーン２４の導電性を回復させる。
【００５８】
次いで、スパッタリング法を用いて、例えば、２００℃において厚さが、例えば、２００ｎｍのＳｒＳｎＯx からなる絶縁層を全面に堆積させたのち、レジストパターンをマスクとしたイオンミリング法を用いて絶縁層の露出部を除去してコンタクトホールを形成する。
【００５９】
次いで、スパッタリング法を用いて配線層となる厚さが、例えば、５００ｎｍのＡｕ層を全面に成膜したのち、レジストパターンをマスクとしたイオンミリング法を用いてＡｕ層をパターニングしてＡｕ配線３０を形成するとともに、抵抗形成部を形成する。
【００６０】
次いで、スパッタリング法を用いて抵抗となる厚さが、例えば、５０ｎｍのＶＴｉ層を全面に堆積させたのち、レジストパターン（図示を省略）をマスクとしたイオンミリング法を用いてＶＴｉ層をパターニングして抵抗３３を形成することによって、高温超電導回路装置の基本的構成が完成する。
【００６１】
この実施例２における作用効果は、上記の実施例１と基本的に同様であるが、実施例２においてはベース電極となるＬａ−ＹＢＣＯ層１６の成膜工程においてＭｇＯ基板１１がより広い面積のＬａ−ＹＢＣＯ層１２に覆われているので、Ｌａ−ＹＢＣＯ層１６の平均表面粗さＲａをより小さくすることができる。
【００６２】
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載した条件・構成に限られるものではなく、各種の変更が可能であり、例えば、各実施例に記載した基板、高温超電導体、絶縁体、導電体の材質、及び、膜厚等は任意に変更可能である。
【００６３】
例えば、上記の各実施例においては、基板としてＭｇＯ基板を用いているが、ＭｇＯ基板に限られるものではなく、ＬＳＡＴ、即ち、〔ＬａＡｌＯ3 〕0.3 〔Ｓｒ（Ａｌ，Ｔａ）Ｏ3 〕0.7 或いはＳｒＴｉＯ3 等を用いても良いものである。
【００６４】
また、上記の各実施例においては、ベース電極を相対的に成膜温度の高いＬａ−ＹＢＣＯで形成し、カウンター電極を相対的に成膜温度の低いＹＢＣＯで構成しているが、両方のをＹＢＣＯで構成しても良いし、或いは、両方をＬａ−ＹＢＣＯで構成しても良いものである。
また、グランドプレーンもＬａ−ＹＢＣＯに限られるものではなく、ＹＢＣＯを用いても良いものである。
【００６５】
さらに、グランドプレーン、ベース電極、及び、カウンター電極はＹＢＣＯ或いはＬａ−ＹＢＣＯに限られるものではなく、ＹｂＢａ2 Ｃｕ3 Ｏ7-X やＲＥＢａ2 Ｃｕ3 Ｏ7-X を用いても良いものである。
なお、ＲＥＢａ2 Ｃｕ3 Ｏ7-X におけるＲＥはＰｒ及びＣｅ以外のランタノイド元素であり、これが単独或いは複数混合してＲＥ：Ｂａ：Ｃｕ＝１：２：３の比で含まれるものである。
【００６６】
また、上記の各実施例においては、第１絶縁層、ベース絶縁層、及び層間絶縁膜としてＳｒＳｎＯx を用いているが、ＳｒＳｎＯx に限られるものではなく、ＣｅＯ2 或いはＭｇＯ等の他の酸化物誘電体を用いても良いものである。
【００６７】
また、層間絶縁膜は、酸化物誘電体に限られるものではなく、感光性ポリイミドを用いても良いもであり、この感光性ポリイミドを用いた場合には、層間絶縁膜のパターニング工程をイオンミリングではなく、露光現像工程のみ行うことができ、且つ、オーバーエッチングもないのでプロセスを簡素化することができる。
【００６８】
また、上記の各実施例においては、カウンター電極となるＹＢＣＯのみレーザアブレーション法で成膜し、その他をスパッタリング法で成膜しているが、互いに逆の成膜方法を採用しても良いものであり、或いは、高温超電導体及び誘電体に関しては全てをレーザアブレーション法或いはスパッタリング法のいずれかで成膜しても良いものである。
【００６９】
また、上記の各実施例においては、モートを酸素供給用ビアと兼用させているが、酸素供給用ビアを別個に設けても良いものであり、例えば、実施例１の場合にはコンタクトホール及びモートの形成工程と同時に形成すれば良いし、実施例２の場合にはコンタクトホール或いはモートのいずれかの形成工程と同時形成しても良く、さらには、全く別個の工程形成しても良いものである。
【００７０】
また、上記の各実施例の説明においては、図示を簡単にするために、Ｌａ−ＹＢＣＯ層１６或いは層間絶縁膜２５等がコンタクトホール内或いはモート内を完全に埋め込むように図示しているが、成膜する膜厚にもよるが、コンタクトホール或いはモートの形状に沿った形状に堆積するものであり、コンタクトホール内或いはモート内を完全に埋め込むものではない。
【００７１】
ここで、再び、図１を参照して、本発明の詳細な特徴を改めて説明する。
再び、図１参照  
（付記１）  高温超電導体からなるグランドプレーン２上に、第１の絶縁層３を介して高温超電導体からなるジョセフソン素子４を設けるとともに、前記グランドプレーン２の側端面が前記ジョセフソン素子４のカウンター電極７を覆う第２の絶縁層１０と直接接触していることを特徴とする超電導回路装置。
（付記２）  上記第２の絶縁層１０として酸化物誘電体或いは感光性ポリイミドのいずれかを用いたことを特徴とする付記１記載の超電導回路装置。
（付記３）  高温超電導体からなるグランドプレーン２上に、第１の絶縁層３を介して高温超電導体からなるジョセフソン素子４を形成したのち、前記グランドプレーン２をパターニングする工程を有することを特徴とする超電導回路装置の製造方法。
（付記４）  上記グランドプレーン２のパターニング工程の前に、グランドプレーンコンタクトホール８と磁束トラップ用モート９とを同時に形成することを特徴とする付記３記載の超電導回路装置の製造方法。
（付記５）  上記グランドプレーンコンタクトホール８と同時に、酸素供給用ビアホールを形成することを特徴とする付記４記載の超電導回路装置の製造方法。
（付記６）  上記グランドプレーン２のパターニング工程と同時に、磁束トラップ用モート９を形成することを特徴とする付記３記載の超電導回路装置の製造方法。
（付記７）  上記グランドプレーン２のパターニング工程ののち、少なくとも前記グランドプレーン２の側端面及び上記ジョセフソン素子４のカウンター電極７上に第２の絶縁層１０を設けたことを特徴とする付記３乃至６のいずれか１に記載の超電導回路装置。
【産業上の利用可能性】
【００７２】
本発明の活用例としては、高温超電導高速回路を利用する計測および通信の分野での利用が典型的なものであるが、論理演算を用いた各種の情報処理分野にも適用されるものである。
【図面の簡単な説明】
【００７３】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施例１の超電導回路装置の途中までの製造工程の説明図である。
【図３】本発明の実施例１の超電導回路装置の図２以降の途中までの製造工程の説明図である。
【図４】本発明の実施例１の超電導回路装置の図３以降の途中までの製造工程の説明図である。
【図５】本発明の実施例１の超電導回路装置の図４以降の途中までの製造工程の説明図である。
【図６】本発明の実施例１の超電導回路装置の図５以降の製造工程の説明図である。
【図７】平均表面粗さＲａの比較図である。
【図８】本発明の実施例２の超電導回路装置の途中までの製造工程の説明図である。
【図９】本発明の実施例２の超電導回路装置の図８以降の途中までの製造工程の説明図である。
【図１０】本発明の実施例２の超電導回路装置の図９以降の製造工程の説明図である。
【図１１】従来の超電導回路装置の途中までの製造工程の説明図である。
【図１２】従来の超電導回路装置の図１１以降の途中までの製造工程の説明図である。
【図１３】従来の超電導回路装置の図１２以降の途中までの製造工程の説明図である。
【図１４】従来の超電導回路装置の図１３以降の製造工程の説明図である。
【図１５】従来の超電導回路装置の製造工程におけるベース電極層の成膜工程前の平面図である。
【図１６】ジョセフソン接合の臨界電流Ｉc のばらつきのＬａ−ＹＢＣＯ層の平均表面粗さＲａ依存性の説明図である。
【符号の説明】
【００７４】
１  基板
２  グランドプレーン
３  第１の絶縁層
４  ジョセフソン素子
５  ベース電極
６  ベース絶縁層
７  カウンター電極
８  グランドプレーンコンタクトホール
９  磁束トラップ用モート
１０  第２の絶縁層
１１  ＭｇＯ基板
１２  Ｌａ−ＹＢＣＯ層
１３  第１絶縁層
１４  コンタクトホール
１５  モート
１６  Ｌａ−ＹＢＣＯ層
１７  ＳｒＳｎＯx 層
１８  ベース電極
１９  ベース絶縁層
２０  プラグ
２１  ＹＢＣＯ層
２２  Ａｕ保護層
２３  カウンター電極
２４  グランドプレーン
２５  層間絶縁層
２６  コンタクトホール
２７  コンタクトホール
２８  コンタクトホール
２９  Ａｕ層
３０  Ａｕ配線
３１  抵抗形成部
３２  ＶＴｉ層
３３  抵抗
４１  ＭｇＯ基板
４２  Ｌａ−ＹＢＣＯ層
４３  第１絶縁層
４４  グランドプレーン
４５  第２絶縁層
４６  コンタクトホール
４７  モート
４８  Ｌａ−ＹＢＣＯ層
４９  ＳｒＳｎＯx 層
５０  ベース電極
５１  ベース絶縁層
５２  プラグ
５３  ＹＢＣＯ層
５４  Ａｕ保護層
５５  カウンター電極
５６  Ａｕ層
５７  Ａｕ配線
５８  抵抗形成部
５９  ＶＴｉ層
６０  抵抗
【図１】
2006066783.tif 000003
【図２】
2006066783.tif 000004
【図３】
2006066783.tif 000005
【図４】
2006066783.tif 000006
【図５】
2006066783.tif 000007
【図６】
2006066783.tif 000008
【図７】
2006066783.tif 000009
【図８】
2006066783.tif 000010
【図９】
2006066783.tif 000011
【図１０】
2006066783.tif 000012
【図１１】
2006066783.tif 000013
【図１２】
2006066783.tif 000014
【図１３】
2006066783.tif 000015
【図１４】
2006066783.tif 000016
【図１５】
2006066783.tif 000017
【図１６】
2006066783.tif 000018