(57)【要約】      （修正有）【課題】  製造プロセスが簡単になり、低温多結晶シリコン素子の特性が向上する低温多結晶シリコン素子の製作方法を提供。【解決手段】  基板１０にバッファ層１１を形成し、ａ−Ｓｉ：Ｈ層を成長させ、水素を除去後レーザによりａ−Ｓｉを多結晶シリコン１２に転換する。エッチングにより多結晶シリコンアイランドを形成した後、ゲート酸化層１３と金属層を形成し、エッチングによりゲート電極１４とデータライン１５とを形成する。ゲート電極をマスクとしてイオン注入を行いソース領域１６とドレーン領域１７を形成する。そしてパッシベーション層１８を形成し、エッチングによりパッシベーション層１８にコンタクトホールを形成し、コンタクトホールに透明導電性材料Ａを充填することにより、ソース領域１６とドレーン領域１７とデータライン１５との接続を完成する。【選択図】  図１Ｅ
2006073719.tif 000002
【特許請求の範囲】
【請求項１】
基板にバッファ層を形成し、前記バッファ層に水素含有アモルファスシリコン（ａ−Ｓｉ：Ｈ）層を成長させ、高温オーブンにより水素を除去し、レーザによりアモルファスシリコン（ａ−Ｓｉ）を溶融してアモルファスシリコンを多結晶シリコンに転換し、露光およびエッチングを行った後、多結晶シリコンアイランドが形成され、ゲート酸化層を成長させるステップと、
スパッタリングにより前記ゲート酸化層に金属層を形成し、露光およびエッチングにより、ゲート金属層とデータライン金属層とのゾーンを形成するステップと、
形成されたゲート極を光マスクとして半導体イオン注入を行うことにより、ソース極とドレーン極とのゾーンを形成するステップと、
パッシベーション層を形成し、エッチングによりソース極とドレーン極とデータライン金属層とのゾーンを形成した後、コンタクトホールを形成するステップと、
前記コンタクトホールに透明導電性材料を充填することにより、ソース極とドレーン極とデータライン金属層との接続を完成させ、最後に画素電極のパタンを形成することにより、低温多結晶シリコン素子が作製されるステップと、
を含むことを特徴とする低温多結晶シリコン素子の製作方法。
【請求項２】
前記バッファ層は、ＳｉＯ2やＳｉＮxやＴＥＯＳ酸化物の素材で作製されることを特徴とする請求項１に記載の低温多結晶シリコン素子の製作方法。
【請求項３】
低水素アモルファスシリコンの成長の厚さは、ほぼ５００〜１０００Åであることを特徴とする請求項１に記載の低温多結晶シリコン素子の製作方法。
【請求項４】
高温オーブンにより水素を除去するプロセスでは、４００℃〜５００℃の温度区間で２〜４時間焼いて水素を除去することを特徴とする請求項１に記載の低温多結晶シリコン素子の製作方法。
【請求項５】
前記ゲート酸化層は、ＣＶＤ法により５００〜２０００Å程度の厚さに成長することを特徴とする請求項１に記載の低温多結晶シリコン素子の製作方法。
【請求項６】
前記ゲート酸化層に金属層を形成するプロセスでは、スパッタリング法によりＭｏＷ（モリブデン・タングステン）合金を１０００〜３０００Å程度の厚さに前記ゲート酸化層に成長させることを特徴とする請求項１に記載の低温多結晶シリコン素子の製作方法。
【請求項７】
前記パッシベーション層は、ＣＶＤ法により形成され、シリコン酸化物やシリコン窒化物やＴＥＯＳ酸化物を素材とし、３０００〜５０００Å程度の厚さに成長することを特徴とする請求項１に記載の低温多結晶シリコン素子の製作方法。
【請求項８】
前記透明導電性材料にはＩＴＯやＩＺＯの材料を使用することを特徴とする請求項１に記載の低温多結晶シリコン素子の製作方法。
【請求項９】
前記ゲート酸化層に金属層を成長させるプロセスでは、スパッタリングによりＡｌ／ＣｒやＣｒ／ＡｌやＡｌ／Ｍｏを順に上下に成長させて二層の金属層を成長させ、且つ上下金属層のエッチング速度が異なることにより上層と下層との間にギャップを形成し、上層を光マスクとしてリンを注入してＮ+ゾーンを形成し、上層をエッチングした後、下層を光マスクとしてＮ-の低ドーピングドレーン極を形成することを特徴とする請求項１に記載の低温多結晶シリコン素子の製作方法。
【請求項１０】
Ｎタイプのソース極/ドレーン極にリンを注入して、形成されたゲート金属層とデータライン金属層とを光マスクとしてＮ-を注入することにより、低ドーピングドレーン極が形成され、Ｐタイプのソース極/ドレーン極にホウ素を注入することにより、低ドーピングドレーン極を有するＣＭＯＳが作製されることを特徴とする請求項１に記載の低温多結晶シリコン素子の製作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は低温多結晶シリコン素子の製作方法に係り、特に製造プロセスが簡単になり且つ多結晶シリコンの結晶性がより良くなり、低温多結晶シリコン素子の特性が向上する低温多結晶シリコン素子の製作方法に関するものである。
【背景技術】
【０００２】
図４Ａから図４Ｅに示すのは、従来の低温多結晶シリコン（Low Temperature Poly Silicon）素子を底ゲート極（bottom gate）法により作製するプロセスである。このプロセスでは、図４Ａに示すように、基板８０にＡｌ又はＭｏ金属をスパッタリングにより成長させ、且つ露光とエッチング法によりエッチングし、ゲート極８１とソース極８２とドレーン極８３とを形成する。そして、図４Ｂに示すように、ＣＶＤ法によりゲート酸化層８４と水素含有アモルファスシリコン（ａ−Ｓｉ：Ｈ）を成長させて、レーザによりアモルファスシリコン（ａ−Ｓｉ）を溶融してアモルファスシリコンを多結晶シリコン８５に転換し、露光およびエッチングを行うと、多結晶シリコンアイランドが形成される。そして、図４Ｃに示すように、バック露光法を採用し、ゲート極８１とソース極８２とドレーン極８３とを光マスクとしてＮ+イオンを注入する。そして、図４Ｄに示すように、光阻止剤を除去した後、パッシベーション層８６を成長させ、コンタクトホール８７をエッチングにより形成する。そして、図４Ｅに示すように、前記コンタクトホール８７に透明導電性材料（ＩＴＯ）８８を充填することにより、ソース極/ドレーン極とデータライン金属層との接続が完成し、最後に画素極のパタンを形成すると、低温多結晶シリコン素子の作製プロセスが終了する。
【０００３】
上記底ゲート極（bottom gate）法により作製された低温多結晶シリコン素子は、多結晶シリコンをゲート極の上に形成する構造である。従って、その製造プロセスでは、金属性のゲート極８１にアモルファスシリコンを成長させ、レーザの照射によりアモルファスシリコンを溶融して結晶にする。この過程において、金属性のゲート極８１の熱伝導性がより良いので、熱エネルギーが発散され、アモルファスシリコンから転換した多結晶シリコンは、粒径がより小さく移動率（Mobility）がより低いので、作製された低温多結晶シリコン素子の特性は良くない。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の主な目的は、製造プロセスが簡単になり且つ多結晶シリコンの結晶性がより良くなり、低温多結晶シリコン素子の特性が向上する低温多結晶シリコン素子の製作方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するためになされた本発明は、基板にバッファ層を形成して、前記バッファ層に水素含有アモルファスシリコン（ａ−Ｓｉ：Ｈ）層を成長させ、高温オーブンにより水素を除去して、レーザによりアモルファスシリコン（ａ−Ｓｉ）を溶融してアモルファスシリコンを多結晶シリコンに転換し、露光およびエッチングを行った後、多結晶シリコンアイランドが形成され、ゲート酸化層を成長させるステップと、スパッタリングにより前記ゲート酸化層に金属層を形成して、露光およびエッチングにより、ゲート金属層とデータライン金属層とのゾーンを形成するステップと、形成されたゲート極を光マスクとして半導体イオン注入を行うことにより、ソース極とドレーン極とのゾーンを形成するステップと、パッシベーション層を形成して、エッチングによりソース極とドレーン極とデータライン金属層とのゾーンを形成した後、コンタクトホールを形成するステップと、前記コンタクトホールに透明導電性材料を充填することにより、ソース極とドレーン極とデータライン金属層との接続を完成させ、最後に画素電極のパタンを形成すると、低温多結晶シリコン素子が作製されるステップと、を含むことを特徴とする低温多結晶シリコン素子の製作方法であることを要旨としている。
【発明の効果】
【０００６】
本発明に係る低温多結晶シリコン素子の製作方法によれば、次のような効果がある。
（イ）本発明で多結晶シリコンはゲート極の下に形成されるので、レーザによりアモルファスシリコンを溶融して多結晶シリコンにする過程中で、多結晶シリコンの結晶性がより良くなるため、低温多結晶シリコン素子の特性が向上する。
【０００７】
（ロ）本発明に係る製造方法は、四つの光マスクを使用するだけで、上ゲート極（Top gate）形態のＴＦＴ低温多結晶シリコン素子を作製できるので、製造プロセスが簡単になる。
【発明を実施するための最良の形態】
【０００８】
以下、添付図面を参照して本発明の好適な実施例を詳細に説明する。
まず、図１Ａから図１Ｅを参照する。本発明の実施例に係る低温多結晶シリコン素子の製造方法は、ＰＭＯＳ（Ｐタイプトランジスター）又はＮＭＯＳ（Ｎタイプトランジスター）を例にして製造方法を説明する。
【０００９】
（イ）図１Ａに示すように、基板１０にバッファ層１１を形成する。前記バッファ層１１はＳｉＯ2やＳｉＮxやＴＥＯＳ酸化物などの素材で作製されたものである。前記バッファ層１１にａ−Ｓｉ：Ｈ（水素含有アモルファスシリコン）層を５００〜１０００Å程度に成長させ、高温オーブンにより４００℃〜５００℃の温度区間で２〜４時間焼いてａ−Ｓｉ：Ｈ（水素含有アモルファスシリコン）層から水素を除去し、レーザによりａ−Ｓｉ（アモルファスシリコン）を溶融してアモルファスシリコンを多結晶シリコンに転換し、露光およびエッチングを行った後、多結晶シリコンアイランド１２が形成される。そしてＣＶＤ法によりゲート酸化層１３を５００〜２０００Å程度の厚さに成長させる。
【００１０】
（ロ）図１Ｂに示すように、スパッタリングによりＭｏＷ（モリブデン・タングステン）合金を１０００〜３０００Å程度の厚さに前記ゲート酸化層に成長させて、露光およびエッチングにより、ゲート金属層１４とデータライン金属層１５とのゾーンを形成する。
（ハ）図１Ｃに示すように、形成されたゲート極を光マスクとしてＮ+又はＰ+の注入を行うことにより、ソース極１６とドレーン極１７とのゾーンが形成される。
【００１１】
（ニ）図１Ｄに示すように、前記パッシベーション層１８は、ＣＶＤ法により形成され、シリコン酸化物やシリコン窒化物やＴＥＯＳ酸化物を素材とし、３０００〜５０００Å程度の厚さに成長されるものであり、且つ露光およびエッチングによりソース極とドレーン極とデータライン金属層とのゾーンを形成することにより、コンタクトホール１９が形成される。
【００１２】
（ホ）図１Ｅに示すように、前記コンタクトホール１９に透明導電性材料（例えば、ＩＴＯやＩＺＯなど）を充填することにより、ソース極とドレーン極とデータライン金属層との接続が完成し、最後に画素電極のパタンを形成すると、低温多結晶シリコン素子が作製される。
【００１３】
本発明の構成は、多結晶シリコンをゲート極の下に形成することにより、上ゲート極（Top gate）形態が形成されるので、レーザの照射によりアモルファスシリコンを溶融して多結晶シリコンにする過程中で、金属性のゲート極の熱伝導性がより良いため、従来技術のように熱エネルギーが発散する問題がない。したがって、アモルファスシリコンから転換された多結晶シリコンは、粒径がより大きくなって移動率（Mobility）がより高くなるので、作製された低温多結晶シリコン素子の特性が良くなる。
【００１４】
したがって、本実施例に係る製造方法によれば、次のような効果がある。
（イ）アモルファスシリコンから転換された多結晶シリコンは、粒径がより大きくなって移動率（Mobility）のがより高くなり、結晶性がより良いので、作製された低温多結晶シリコン素子の特性が良くなる。
【００１５】
（ロ）四つの光マスクを使用するだけで、上ゲート極（Top gate）形態のＴＦＴ低温多結晶シリコン素子を作製できるので、製造プロセスが簡単になる。
もちろん、本発明は他に多数の実施例があり、それらは詳細な事項や箇所での変化だけである。
【００１６】
次に、図２Ａから図２Ｆを参照する。これは、本発明の第二実施例であり、低ドーピングドレーン極（ＬＤＤ）を持つＣＭＯＳの製造を例にして説明する。
（イ）図２Ａに示すように、まず、バッファ層とするＳｉＯ2を基板２０に２０００〜５０００Å程度の厚さに成長させて、ＣＶＤ法により前記ＳｉＯ2にａ−Ｓｉ：Ｈ（水素含有アモルファスシリコン）層を５００〜１５００Å程度に成長させ、高温オーブンにより４００℃〜５００℃の温度区間で２〜４時間焼いて、レーザによりａ−Ｓｉ（アモルファスシリコン）を溶融してアモルファスシリコンを多結晶シリコンに転換し、露光およびエッチングを行った後、二つの多結晶シリコンアイランド２１Ａ、２１Ｂが形成される。
【００１７】
（ロ）図２Ｂに示すのはＮ+の注入であり、その工程では、Ｎタイプのソース極２２Ａとドレーン極２３Ａとのゾーンにリンを注入する。
（ハ）図２Ｃに示すように、ＣＶＤ法によりゲート酸化層２４を成長させる。その素材はシリコン酸化物やシリコン窒化物やＴＥＯＳ酸化物などである。
【００１８】
（ニ）スパッタリングによりＭｏＷ（モリブデン・タングステン）合金をゲート酸化層２４に成長させて、露光およびエッチングによりゲート極２５Ａ、２５Ｂとデータライン金属層２６Ａ、２６Ｂとのゾーンを形成し、形成されたゲート極２５Ａとデータライン金属層２６Ａとを光マスクとしてＮ-の注入を行うことにより、低ドーピングドレーン極２７を形成する。
【００１９】
（ホ）図２Ｄに示すのはＮ+の注入であり、その工程では、Ｐタイプのソース極２２Ａとドレーン極２３Ａとのゾーンにホウ素を注入する。
（へ）図２Ｅに示すように、ＣＶＤ法によりゲート極とデータライン金属層とに、パッシベーション層２８とするシリコン酸化物やシリコン窒化物やＴＥＯＳ酸化物を３０００〜５０００Å程度の厚さに成長させて、露光およびエッチングによりソース極とドレーン極とデータライン金属層とのゾーンを形成することにより、コンタクトホール２９を形成する。
【００２０】
（ト）図２Ｆに示すように、前記コンタクトホール２９に透明導電性材料（例えば、ＩＴＯやＩＺＯなど）を充填することにより、ソース極とドレーン極とデータライン金属層との接続が完成し、最後に画素電極のパタンを形成すると、低温多結晶シリコン素子が作製される。
【００２１】
本実施例では、本発明に係る製造方法をＣＭＯＳの低温多結晶シリコン素子の製造に応用する。本実施例によれば、第一実施例と同様に、多結晶シリコンの結晶性がより良くて製造プロセスが簡単になる効果が得られる。
【００２２】
次に、図３Ａから図３Ｆを参照する。これは、本発明の第三実施例であり、低ドーピングドレーン極（ＬＤＤ）を持つＮＭＯＳ（Ｎタイプトランジスター）の製造を例にして説明する。
（イ）図３Ａに示すように、バッファ層３１とする、シリコン酸化物やシリコン窒化物やＴＥＯＳ酸化物などを基板３０に成長させて、ＣＶＤ法により前記バッファ層３１にａ−Ｓｉ：Ｈ（水素含有アモルファスシリコン）層を５００〜１５００Å程度に成長させ、高温オーブンにより４００℃〜５００℃の温度区間で２〜４時間焼いてａ−Ｓｉ：Ｈ（水素含有アモルファスシリコン）層から水素を除去し、レーザによりａ−Ｓｉ（アモルファスシリコン）を溶融してアモルファスシリコンを多結晶シリコンに転換し、露光およびエッチングを行った後、多結晶シリコンアイランド３２が形成される。そしてＣＶＤ法によりゲート酸化層３３を５００〜２０００Å程度の厚さに成長させる。
【００２３】
（ロ）図３Ｂに示すように、スパッタリングにより、ゲート酸化層にＡｌ／ＣｒやＣｒ／ＡｌやＡｌ／Ｍｏを順に上下に成長させて二層の金属層を成長させる。本実施例ではＡｌ／Ｍｏの成長を例にして説明する。露光およびエッチングによりゲート極３４とデータライン金属層３５とのゾーンを形成する。エッチング剤の上記二種類の金属に対するエッチング速度が異なるので、上層Ｍｏと下層Ａｌとの間には、０．５〜１．５μｍのギャップが形成される。
【００２４】
（ハ）図３Ｃに示すように、上層Ｍｏを光マスクとしてリンを注入することにより、Ｎ+ゾーンが形成される。
（ニ）図３Ｄに示すように、前記Ｍｏをエッチングした後、下層Ａｌを光マスクとしてＮ-の低ドーピングドレーン極を形成する。
【００２５】
（ホ）図３Ｅに示すように、ゲート極とデータライン金属層とに、パッシベーション層３６を成長させて、露光およびエッチングによりソース極とドレーン極とデータライン金属層とのゾーンを形成することにより、コンタクトホール３７が形成される。
（へ）図３Ｆに示すように、前記コンタクトホール３７に透明導電性材料（例えば、ＩＴＯやＩＺＯなど）を充填することにより、ソース極とドレーン極とデータライン金属層との接続が完成し、最後に画素電極のパタンを形成すると、低温多結晶シリコン素子が作製される。
【００２６】
本実施例によれば、第一実施例と同様に、多結晶シリコンの結晶性がより良くて製造プロセスが簡単になる効果が得られる。
【図面の簡単な説明】
【００２７】
【図１Ａ】本発明の第一実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図１Ｂ】本発明の第一実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図１Ｃ】本発明の第一実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図１Ｄ】本発明の第一実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図１Ｅ】本発明の第一実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図２Ａ】本発明の第二実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図２Ｂ】本発明の第二実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図２Ｃ】本発明の第二実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図２Ｄ】本発明の第二実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図２Ｅ】本発明の第二実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図２Ｆ】本発明の第二実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図３Ａ】本発明の第三実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図３Ｂ】本発明の第三実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図３Ｃ】本発明の第三実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図３Ｄ】本発明の第三実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図３Ｅ】本発明の第三実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図３Ｆ】本発明の第三実施例による低温多結晶シリコン素子の製作方法を示す模式図である。
【図４Ａ】従来の低温多結晶シリコン素子の製造プロセスを示す模式図である。
【図４Ｂ】従来の低温多結晶シリコン素子の製造プロセスを示す模式図である。
【図４Ｃ】従来の低温多結晶シリコン素子の製造プロセスを示す模式図である。
【図４Ｄ】従来の低温多結晶シリコン素子の製造プロセスを示す模式図である。
【図４Ｅ】従来の低温多結晶シリコン素子の製造プロセスを示す模式図である。
【符号の説明】
【００２８】
１０  基板、１１  バッファ層、１２  多結晶シリコンアイランド、１３  ゲート酸化層、１４  ゲート金属層、１５  データライン金属層、１６  ソース極、１７  ドレーン極、１８  パッシベーション層、１９  コンタクトホール、２０  基板、２１Ａ、２１Ｂ  多結晶シリコンアイランド、２２Ａ、２２Ｂ  ソース極、２３Ａ、２３Ｂ  ドレーン極、２４  ゲート酸化層、２５Ａ、２５Ｂ  ゲート極、２６Ａ、２６Ｂ  データライン金属層、２７  低ドーピングドレーン極、２８  パッシベーション層、２９  コンタクトホール、３０  基板、３１  バッファ層、３２  多結晶シリコンアイランド、３３  ゲート酸化層、３４  ゲート極、３５  データライン金属層、３６  パッシベーション層、３７  コンタクトホール、Ａ  透明導電性材料
【図１Ａ】
2006073719.tif 000003
【図１Ｂ】
2006073719.tif 000004
【図１Ｃ】
2006073719.tif 000005
【図１Ｄ】
2006073719.tif 000006
【図１Ｅ】
2006073719.tif 000007
【図２Ａ】
2006073719.tif 000008
【図２Ｂ】
2006073719.tif 000009
【図２Ｃ】
2006073719.tif 000010
【図２Ｄ】
2006073719.tif 000011
【図２Ｅ】
2006073719.tif 000012
【図２Ｆ】
2006073719.tif 000013
【図３Ａ】
2006073719.tif 000014
【図３Ｂ】
2006073719.tif 000015
【図３Ｃ】
2006073719.tif 000016
【図３Ｄ】
2006073719.tif 000017
【図３Ｅ】
2006073719.tif 000018
【図３Ｆ】
2006073719.tif 000019
【図４Ａ】
2006073719.tif 000020
【図４Ｂ】
2006073719.tif 000021
【図４Ｃ】
2006073719.tif 000022
【図４Ｄ】
2006073719.tif 000023
【図４Ｅ】
2006073719.tif 000024