(57)【要約】【課題】  表面が十分平滑でクラック等の発生も少なく、かつ、十分に高い誘電率を持つ誘電体薄膜キャパシタを得ることのできる誘電体薄膜キャパシタの製造方法を提供する。【解決手段】  基板１０上に下部導体３０を形成する工程と、前記下部導体３０上に原料溶液を塗布して前駆体膜を形成する工程と、前記前駆体膜の結晶化温度よりも５０℃〜１５０℃高い温度で１回目の熱処理を行い、前記前駆体膜を結晶化させて誘電体薄膜４０を得る工程と、前記誘電体薄膜４０上に上部導体５１，５２を形成する工程と、１回目の熱処理温度よりも１００℃以上高い温度で２回目の熱処理を行う工程と、によって誘電体薄膜キャパシタを製造する。【選択図】        図１
2006066542.tif 000002
【特許請求の範囲】
【請求項１】
基板上に下部導体を形成する工程と、
前記下部導体上に原料溶液を塗布して前駆体膜を形成する工程と、
前記前駆体膜の結晶化温度よりも５０℃〜１５０℃高い温度で１回目の熱処理を行い、前記前駆体膜を結晶化させて誘電体薄膜を得る工程と、
前記誘電体薄膜上に上部導体を形成する工程と、
１回目の熱処理温度よりも１００℃以上高い温度で２回目の熱処理を行う工程と、を含むことを特徴とする誘電体薄膜キャパシタの製造方法。
【請求項２】
前記誘電体薄膜は、ぺロブスカイト型構造を有する金属化合物であることを特徴とする請求項１に記載の誘電体薄膜キャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チタン酸バリウムストロンチウムなどの誘電体薄膜を用いた誘電体薄膜キャパシタの製造方法に関する。
【背景技術】
【０００２】
集積回路のデカップリング用や、ＤＲＡＭなどに用いられるキャパシタとして誘電体薄膜キャパシタがある。電子機器の小型化に伴って誘電体薄膜キャパシタも小さい面積で大きな容量を得ることが要求されており、薄い膜厚で誘電率の高い誘電体薄膜を成膜する技術が求められている。
【０００３】
従来より知られている誘電体薄膜キャパシタの製造方法として、特許文献１に記載された発明がある。
【０００４】
特許文献１に記載された発明は、（ａ）基板上に下部電極を形成する工程と、（ｂ）誘電体薄膜の原料溶液を下部電極上に塗布して誘電体膜を形成する工程と、（ｃ）誘電体が結晶化する温度より低い温度で仮焼成する工程と、（ｄ）誘電体膜上に上部電極を形成する工程と、（ｅ）誘電体が結晶化する温度以上の温度で本焼成する工程と、を含んでなる。
【０００５】
この発明は、結晶化温度以下で仮焼し、上部電極を形成したのちに結晶化温度以上で本焼成することにより、本焼成における誘電体の結晶化が上部電極に規制され、表面が平滑な誘電体薄膜を得ることができる。これにより、膜厚が均一な誘電体膜を得ることができ、リーク電流が減少するとされている。
【特許文献１】特開平８−７８６３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１の図２（ｂ）によれば、誘電体膜としてチタン酸バリウムストロンチウムを用いて上述の方法で誘電体薄膜キャパシタを製造した場合、誘電体膜の比誘電率は高くても２２０程度である。
【０００７】
この比誘電率の値はチタン酸バリウムストロンチウムとしては比較的低い値であり、誘電体薄膜キャパシタの小型化を進めるにあたって不利である。
【０００８】
本発明はこの問題に鑑みてなされたものであり、本発明は平滑でありながら十分に高い誘電率を持つ誘電体薄膜キャパシタを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の目的を達成するため本発明に係る誘電体薄膜キャパシタの製造方法は、（ａ）基板上に下部導体を形成する工程と、（ｂ）前記下部導体上に原料溶液を塗布して前駆体膜を形成する工程と、（ｃ）前記前駆体膜の結晶化温度よりも５０℃〜１５０℃高い温度で１回目の熱処理を行い、前記前駆体膜を結晶化させて誘電体薄膜を得る工程と、（ｄ）前記誘電体薄膜上に上部導体を形成する工程と、（ｅ）１回目の熱処理温度よりも１００℃以上高い温度で２回目の熱処理を行う工程と、を含むことを特徴とする
これにより、表面が十分平滑でクラック等の発生も少なく、かつ、十分に高い誘電率を持つ誘電体薄膜キャパシタを得ることができる。
【００１０】
１回目の熱処理温度が結晶化温度よりも５０℃以上高くない場合には、２回目の熱処理を行ってもｔａｎδが大きく、また、十分な絶縁性を得ることができない。一方、１回目の熱処理温度が高すぎると誘電体の結晶粒が成長しすぎて誘電体薄膜の表面が平坦となりにくく、クラックの発生やリーク電流の増大を招く。よって、１回目の熱処理温度は前駆体膜の結晶化温度よりも５０℃〜１５０℃高い温度とすることが好ましい。
【００１１】
また、２回目の熱処理の温度が１回目の熱処理の温度よりも１００℃以上高くない場合には、誘電体の結晶成長が十分に進まず、誘電体薄膜の誘電率が十分に上昇せず、さらにはショート不良も発生しやすい。よって、２回目の熱処理温度は１回目の熱処理温度よりも１００℃以上高い温度とすることが好ましい。
【００１２】
さらに本発明においては、前記誘電体薄膜として、チタン酸バリウム、チタン酸ストロンチウム、チタン酸バリウムストロンチウムなどのぺロブスカイト型構造を有する金属化合物を好適に用いることができる。
【００１３】
ぺロブスカイト型構造を有する金属化合物は誘電率が高いので、小型で大きな容量をもつ誘電体薄膜キャパシタを得ることができる。
【発明の効果】
【００１４】
このように本発明によれば、１回目の熱処理を結晶化温度よりも５０〜１５０℃高い温度で行い、かつ、２回目の熱処理を１回目の熱処理よりも１００℃以上高い温度で行うことにより、表面が十分平滑でクラック等の発生も少なく、かつ、十分に高い誘電率を持つ誘電体薄膜キャパシタを得ることができる。
【発明を実施するための最良の形態】
【００１５】
以下において添付図面を参照しつつ本発明を実施するための最良の形態について説明する。図１は本発明に係る誘電体薄膜キャパシタの製造工程を示す断面図であり、図２は製造工程の要部を示すフローチャートである。
【００１６】
まず、図１（ａ）に示すように単結晶Ｓｉからなる基板１０を用意する。基板１０の表面にはＳｉＯ2膜１２が形成されているため、基板１０はＳｉ層１１とＳｉＯ2膜１２の２層構造となっている。
【００１７】
次に、図１（ｂ）に示すように、Ｂａ，Ｓｒ，Ｔｉの有機化合物を含む原料溶液をスピンコートによって塗布し、乾燥および酸化雰囲気中での熱処理を行い、チタン酸バリウムストロンチウム（ＢａＳｒＴｉＯ3、以下ＢＳＴと省略する）からなる密着層２０を形成する。
【００１８】
密着層２０はＢＳＴに限らず、ＴｉやＴａなどを用いてもよいし、密着層２０を形成しなくてもよい。
【００１９】
次に、図１（ｃ）に示すように、スパッタ法や蒸着法などの任意の成膜方法により、密着層２０上に下部導体３０を形成する。下部導体３０としては酸化雰囲気中で加熱しても高抵抗化しにくい貴金属や導電性酸化物が好適であり、具体的にはＰｔ，ＲｕＯ2，ＩｒＯ2などを用いることができる。
【００２０】
次に、Ｂａ，Ｓｒ，Ｔｉの有機化合物を含みＢａ：Ｓｒ：Ｔｉ＝７：３：１０となるように調製されたＢＳＴの原料溶液を下部導体３０上にスピンコートによって塗布し、ホットプレート上で乾燥させ前駆体膜を形成する。原料溶液の塗布と乾燥は、任意の膜厚が得られるまで繰り返してもよい。そして、前駆体膜に対して、酸化雰囲気中で誘電体（ここではＢＳＴ）の結晶化温度より５０℃〜１５０℃高い温度で熱処理（１回目の熱処理）を行うことによって前駆体膜を結晶化させ、図１（ｄ）に示すように誘電体薄膜４０を得る。
【００２１】
誘電体薄膜４０としては、高い誘電率を有するぺロブスカイト型構造を持つ金属化合物が好ましく、チタン酸バリウムストロンチウム、チタン酸バリウム、チタン酸ストロンチウムなどを用いることができる。
【００２２】
次に、誘電体薄膜４０上にスパッタ法や蒸着法などの任意の成膜方法により、図１（ｅ）に示すように上部導体５１，５２を形成する。上部導体５１，５２としては酸化雰囲気中で加熱しても高抵抗化しにくい貴金属や導電性酸化物が好適であり、具体的にはＰｔ，ＲｕＯ2，ＩｒＯ2などを用いることができる。
【００２３】
図では誘電体薄膜４０上に部分的に上部導体５１，５２が形成されているが、誘電体薄膜４０上の全面に上部導体を形成してもよい。
【００２４】
次に、酸化雰囲気中で、１回目の熱処理よりも１００℃以上高い温度で熱処理（２回目の熱処理）を行うことにより、誘電体薄膜４０の誘電率を上昇させる。このとき、１回目の熱処理よりも１００℃以上高い温度でなければ誘電体薄膜４０の結晶化が十分に進まず、誘電率が上昇しなかったり、絶縁性が低下したりする。
【００２５】
これにより、クラック等の発生が少なく表面が平坦で、かつ十分に高い誘電率を持つ誘電体薄膜キャパシタが完成する。
【実施例】
【００２６】
以下において、再び図１を参照しつつ、本発明のより具体的な実施例について説明する。
【００２７】
図１（ａ）に示すように、単結晶Ｓｉからなり直径４インチの基板１０を用意する。基板１０はＳｉ層１１とＳｉＯ2膜１２の２層構造となっている。
【００２８】
次に、ＢＳＴの原料となる有機化合物を溶解した原料溶液をスピンコートによって塗布し、ホットプレート上で乾燥させた。スピンコートによる塗布と乾燥とを数回繰り返してからＲＴＡ（ラピッド・サーマル・アニーリング）装置を用いて、酸化雰囲気中６５０℃で１０分間の熱処理を行い、図１（ｂ）に示すようにＢＳＴからなる密着層２０を形成した。
【００２９】
次に、図１（ｃ）に示すように、ＲＦスパッタ法によってＰｔからなる下部導体３０を密着層２０上に形成する。下部導体３０の膜厚を厚くすると誘電体薄膜キャパシタの等価直列抵抗が低下する反面、製造コストが高くなるので、所望の等価直列抵抗と製造コストにあわせて適宜膜厚を設定すればよい。
【００３０】
次に、Ｂａ，Ｓｒ，Ｔｉの有機化合物を含みＢａ：Ｓｒ：Ｔｉ＝７：３：１０となるように調製されたＢＳＴの原料溶液を下部導体３０上にスピンコートによって塗布し、ホットプレート上で乾燥させ前駆体膜を形成する。ここでは、所望の膜厚を得るために原料溶液の塗布と乾燥は２回ずつ繰り返した。そしてＲＴＡ装置を用いて、酸化雰囲気中で誘電体の結晶化温度より５０℃〜１５０℃高い温度で熱処理を行う（１回目の熱処理）。これにより前駆体膜を結晶化させて、図１（ｄ）に示すように誘電体薄膜４０を得る。誘電体薄膜４０の膜厚は、エリプソメータ（偏光解析装置）によって測定した結果、１２５〜１３０ｎｍであった。
【００３１】
ここでは、誘電体の結晶化温度が５００〜５５０℃の間に存在することを予め確認してあるので、結晶化温度よりも少なくとも５０℃以上高い温度とするためには６００℃以上で熱処理を行えばよい。また、結晶化温度よりも１５０℃以上高い温度にならないようにするためには、６５０℃以下で熱処理を行えばよい。
【００３２】
誘電体の結晶化温度は誘電体の種類や組成によって異なり、また、同一の組成であっても原料溶液の組成によっても異なってくるので、予め実験によって確認しておくことが好ましい。ここでは、熱処理後にＸ線回折法によって分析を行い、ＢＳＴのぺロブスカイト相に由来するピークを確認することによって、結晶化しているか否かを確認するという方法を取った。
【００３３】
次に、図１（ｅ）に示すように、ステンレス製のメタルマスクを用いＲＦスパッタ法によってＰｔからなる直径１ｍｍの上部導体５１，５２を形成した。
【００３４】
次に、ＲＴＡ装置を用いて、酸化雰囲気中で１回目の熱処理温度より１００℃以上高い温度で所定時間の熱処理（２回目の熱処理）を行うことによって、誘電体薄膜４０の誘電率を上昇させて本発明に係る誘電体薄膜キャパシタが完成する。
（実験１）
上記の工程において、１回目の熱処理を５５０℃から７００℃までの所定の温度で３０分間行って誘電体薄膜キャパシタを作製し、誘電体薄膜４０の比誘電率およびｔａｎδを測定した。測定結果を表１に示す。なお、表１中で試料番号＃１および＃４は本発明の範囲外の比較例である。比誘電率およびｔａｎδの値は、測定周波数１ｋＨｚでの測定値である。
【００３５】
【表１】
2006066542.tif 000003
【００３６】
表１から明らかなように、１回目の熱処理温度を５５０℃とした＃１は、１回目の熱処理温度が結晶化温度よりも５０℃以上高くないため、比誘電率は高いもののｔａｎδが大きくなっており、好ましくない。
【００３７】
また、＃４は１回目の熱処理温度が高すぎるため、誘電体薄膜４０にクラックが発生してショートを起こしてしまい、比誘電率およびｔａｎδを測定することができなかった。
【００３８】
これに対して本発明の範囲内である＃２と＃３は、比誘電率がそれぞれ３９０と３８５であって特許文献１に記載された誘電体薄膜キャパシタと比較して大きな誘電率を得られているとともに、ｔａｎδの値も２．１と低く低損失になっている。
（実験２）
上記の工程において、２回目の熱処理を７００℃から８５０℃までの所定の温度で３０分間行い誘電体薄膜キャパシタを作製し、誘電体薄膜４０の比誘電率、ｔａｎδおよび不良率を測定した。測定結果を表２に示す。なお、表２中で試料番号＃５は本発明の範囲外の比較例である。ｔａｎδの値は、測定周波数１ｋＨｚでの測定値である。また、不良率とは初期ショートによる不良の割合を示している。
【００３９】
【表２】
2006066542.tif 000004
【００４０】
表２から明らかなように、２回目の熱処理温度が１回目の熱処理温度よりも１００℃以上高くない＃５では、誘電体薄膜４０の比誘電率が２５０と比較的低い値に留まっているとともに、不良率が４６％と著しく歩留まりが低下している。これは、２回目の熱処理温度が十分に高くないために、誘電体薄膜４０の結晶化が十分進まなかったことが原因であると考えられる。
【００４１】
これに対して本発明の範囲内である＃６〜＃８では、比誘電率が３２５〜４２０となって特許文献１に記載された誘電体薄膜キャパシタと比較して大きな誘電率を得られているとともに、ｔａｎδの値も１．７〜２．２と低く低損失になっている。また、不良率も４％以下に抑えられており、歩留まりが向上する効果も見られる。
【００４２】
また、＃８の試料の絶縁性を調べるために室温におけるリーク電流を測定したところ、１０ｋＶ／ｃｍの電界強度に対するリーク電流密度が３．１×１０-10Ａ／ｃｍ2と非常に低く、良好な絶縁性を有していることが確認された。
【００４３】
以上説明したように本発明の誘電体薄膜キャパシタの製造方法によれば、表面が平滑でクラック等の発生が少なく、かつ、十分に高い誘電率を持つ誘電体薄膜キャパシタを得ることができる。
【００４４】
なお、本発明は上記の実施例に限定されるものではなく、本発明の作用効果を得られる範囲内で種々の変更を加えてもよい。例えば下部導体、上部導体、誘電体薄膜の形状や膜厚は任意に変更してよいし、さらに別の構成を付加してもよい。
【図面の簡単な説明】
【００４５】
【図１】本発明の製造工程を示す断面図である。
【図２】本発明のを本発明の製造工程の要部を説明するフローチャートである。
【符号の説明】
【００４６】
１０    基板
２０    密着層
３０    下部導体
４０    誘電体薄膜
５１，５２    上部導体
【図１】
2006066542.tif 000005
【図２】
2006066542.tif 000006