(57)【要約】  【課題】  インターレース動画像をサイズ縮小して低ビットレートで符号化する時、符号化対象画像の画質に影響しない高周波成分を低減し、復号した動画像の画質劣化を抑制できる画像符号化装置を提供する。  【解決手段】  本発明の画像符号化装置は、ビデオ入力部１０、画像変換処理ユニット２００、サイズ変換部３０、符号化処理部４０、及び、第２フレームメモリ５０を備える。画像変換処理ユニット２００は、画素データ変換部２１０、セレクタ２２０、動き判定部１３０、及び、第１フレームメモリ２３０を有する。インターレース動画像を、画像の動きを考慮したプログレッシブ動画像に変換し、さらに、画面サイズを縮小して低ビットレートで符号化できる。これにより、縮小サイズの符号化動画像を復号した時、画像内の物体の輪郭に生じるギザギザを抑制できる。【選択図】  図２
2006148191.tif 000002
【特許請求の範囲】
【請求項１】
入力動画像のサイズを縮小して低ビットレートの符号化を行う画像符号化装置であって、
前記入力動画像を格納するメモリと、
前記メモリに格納された前記入力動画像の画素データを変換処理して、変換画素データを出力する画像変換処理ユニットと、
前記画像変換処理ユニットが出力した変換画素データを用いて、前記入力動画像よりも小さいサイズの動画像を生成するサイズ変換部と、
前記サイズ変換部が生成した小さいサイズの動画像を低ビットレートで符号化する符号化処理部とを備える画像符号化装置。
【請求項２】
前記画像変換処理ユニットは、
前記入力動画像の画素データを変換して、複数の変換画素データを出力する画素データ変換部と、
前記入力動画像の動きを検出して、検出した動きを所定の閾値と比較して動き判定結果を出力する動き判定部と、
前記動き判定部の動き判定結果を基に、前記画素データ変換部が出力した複数の変換画素データの内のいずれかを選択する画素データ選択部とを有する、請求項１記載の画像符号化装置。
【請求項３】
前記画素データ変換部は、
前記入力動画像の複数のフィールドの複数の画素の画素データから、新たな画素データを生成して、第１の変換画素データを出力するフィールド間変換部と、
前記入力動画像の単一のフィールドの複数の画素の画素データから、新たな画素データを生成して、第２の変換画素データを出力するフィールド内変換部とを有し、
前記画素データ選択部は、前記動き判定部の動き判定結果を基に、前記第１の変換画素データと前記第２の変換画素データのうちのいずれかを選択する、請求項２記載の画像符号化装置。
【請求項４】
前記入力動画像は、インターレース動画像であって、
前記画素データ変換部は、
前記インターレース動画像の複数のフィールドの複数の画素データから、プログレッシブ動画像の画素データとしての新たな画素データを生成して、第１の変換画素データを出力するフィールド間変換部と、
前記インターレース動画像の単一のフィールドの複数の画素データから、プログレッシブ動画像の画素データとしての新たな画素データを生成して、第２の変換画素データを出力するフィールド内変換部とを有し、
前記画素データ選択部は、前記動き判定部の動き判定結果を基に、前記第１の変換画素データと前記第２の変換画素データのうちのいずれかを選択する、請求項２記載の画像符号化装置。
【請求項５】
前記画素データ変換部は、積和演算部を有し、
前記積和演算部は、前記入力動画像の複数のフィールドの複数の画素の画素データに対して、所定の係数を乗算して和をとり、前記第１の変換画素データを出力し、
前記積和演算部は、前記入力動画像の単一のフィールドの複数の画素の画素データに対して、所定の係数を乗算して和をとり、前記第２の変換画素データを出力する、請求項３から４記載の画像符号化装置。
【請求項６】
前記動き判定部は、異なるフィールドの対応する画素データから、画素単位の動きを検出し、検出した動きを所定の閾値と比較して各画素の動き判定結果を出力し、
前記画素データ選択部は、前記動き判定部の動き判定結果が所定の閾値よりも小さい動きを示す時には、前記第１の変換画素データを選択し、前記動き判定部の動き判定結果が所定の閾値よりも大きい動きを示す時には、前記第２の変換画素データを選択する、請求項３から４記載の画像符号化装置。
【請求項７】
前記画像変換処理ユニットは、
前記入力動画像の複数のフィールドの複数の画素の画素データに対して、係数を乗算して和をとり、変換画素データを出力する積和演算部を有する画素データ変換部と、
前記入力動画像の動きを検出して、画素単位の動き判定結果を出力する動き判定部とを有し、
前記画素データ変換部は、前記動き判定部の動き判定結果を基に、前記積和演算部が用いる係数を決定する、請求項１記載の画像符号化装置。
【請求項８】
前記入力動画像は、インターレース動画像である、請求項７記載の画像符号化装置。
【請求項９】
前記入力動画像は、ＹＣｂＣｒ成分から構成される動画像であリ、前記動き判定部は、各画素のＹ成分データを用いて動き検出を行う、請求項２、３、４、６、及び、７記載の画像符号化装置。
【請求項１０】
前記入力動画像は、ＲＧＢ成分から構成される動画像であリ、前記動き判定部は、各画素のＧ成分データを用いて動き検出を行う、請求項２、３、４、６、及び、７記載の画像符号化装置。
【請求項１１】
入力動画像の画素データを変換して、複数の変換画素データを出力する画素データ変換部と、
前記入力動画像の動きを画素単位に検出して、検出した動きを所定の閾値と比較して動き判定結果を出力する動き判定部と、
前記動き判定部の動き判定結果を基に、前記画素データ変換部が出力した複数の変換画素データの内のいずれかを選択する画素データ選択部とを有する、画像変換処理ユニット。
【請求項１２】
入力動画像を格納するメモリ部と、
前記メモリ部に格納された前記入力動画像の画素データを変換して、複数の変換画素データを出力する画素データ変換部と、
前記入力動画像の動きを画素単位に検出して、検出した動きを所定の閾値と比較して動き判定結果を出力する動き判定部と、
前記動き判定部の動き判定結果を基に、前記画素データ変換部が出力した複数の変換画素データの内のいずれかを選択する画素データ選択部とを有する、画像変換処理ユニット。
【請求項１３】
入力動画像のサイズを縮小して低ビットレートの符号化を行う画像符号化方法であって、
前記入力動画像の画素データを変換して、複数の変換画素データを出力する画素データ変換ステップと、
前記入力動画像の動きを検出して、検出した動きを所定の閾値と比較して動き判定結果を出力する動き判定ステップと、
前記動き判定ステップの動き判定結果を基に、前記画素データ変換ステップにおいて出力された複数の変換画素データの内のいずれかを選択する画素データ選択ステップと、
前記画素データ選択ステップにおいて選択された画素データを用いて、前記入力動画像よりも小さいサイズの動画像を生成するサイズ変換ステップと、
前記サイズ変換ステップにおいて生成された小さいサイズの動画像を低ビットレートで符号化する符号化処理ステップとを含む画像符号化方法。
【請求項１４】
前記入力動画像は、インターレース動画像であって、
前記画素データ変換ステップは、
前記インターレース動画像の複数のフィールドの複数の画素データから、プログレッシブ動画像の画素データとしての新たな画素データを生成して、第１の変換画素データを出力するフィールド間変換ステップと、
前記インターレース動画像の単一のフィールドの複数の画素データから、プログレッシブ動画像の画素データとしての新たな画素データを生成して、第２の変換画素データを出力するフィールド内変換ステップ部とを含み、
前記画素データ選択ステップでは、前記動き判定ステップでの動き判定結果を基に、前記第１の変換画素データと前記第２の変換画素データのうちのいずれかを選択する、請求項１３記載の画像符号化方法。
【請求項１５】
前記画素データ変換ステップでは、前記入力動画像の複数のフィールドの複数の画素の画素データに対して、係数を乗算して和をとり、第１の変換画素データを出力し、前記入力動画像の単一のフィールドの複数の画素の画素データに対して、係数を乗算して和をとり、第２の変換画素データを出力し、  前記動き判定ステップでは、異なるフィールドの対応する画素データから、画素単位の動きを検出し、検出した動きを所定の閾値と比較して各画素の動き判定結果を出力し、
前記画素データ選択ステップでは、前記動き判定ステップにおける動き判定結果が予め定められた閾値よりも小さい動きを示す時には、前記第１の変換画素データを選択し、前記動き判定ステップにおける動き判定結果が予め定められた閾値よりも大きい動きを示す時には、前記第２の変換画素データを選択する、請求項１４記載の画像符号化方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、動画像をサイズ縮小して低ビットレートで符号化する画像符号化装置及びその関連技術に関するものである。
【背景技術】
【０００２】
従来、インターレース動画像を解像度変換して、より小さい画像サイズに変換してた後、符号化を行う画像符号化装置が提案されている。（例えば、特許文献１参照）。
【０００３】
図１３は、従来の画像符号化装置のブロック図であり、特許文献１に開示された技術を基に、当業者の知識でもって構築したものである。図１３に示す画像符号化装置は、ビデオ入力部１、解像度変換部２、フレームメモリ３、及び、符号化処理部４を備える。この画像符号化装置においては、入力端子５からビデオ入力部１に入力されたインターレース動画像は、解像度変換部２において、縮小された画像サイズに適合するように解像度が変換されて、フレームメモリ３に一時的に格納される。解像度が変換された画像は、フレームメモリ３から読み出され、符号化処理部４において符号化された後、符号化データとして、出力端子６に出力される。
【０００４】
入力端子５に入力されるインターレース動画像は、例えば、７０４画素×２４０ラインの画像が毎秒６０フィールドで構成されたものである。このインターレース動画像は、解像度変換部２によって、水平方向を２分の１に縮小した３５２画素×２４０ラインの縮小サイズの画像（符号化対象画像）に変換され、符号化処理部４によって符号化される。解像度変換部２が行う解像度変換方法としては、例えば、７０４画素×２４０ライン×毎秒６０フィールドの動画像を、その画像の奇数フィールドのみ取り出し、水平方向のみ２分の１に縮小して、３５２画素×２４０ライン×毎秒３０フレームの動画像とする方法が最も容易である。
【０００５】
しかしながら、上述した従来の構成と方法でフィールド画像を解像度変換して縮小サイズの画像（符号化対象画像）を生成すると、縮小サイズの画像内の物体の輪郭がギザギザになり、これが符号化時の高周波成分となって、符号化データ量を増大させる。特に、低ビットレートで符号化する場合には、この符号化データ量の増大分が全体に占める割合が大きくなり、問題である。
【特許文献１】特開平６−１８９２７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで本発明は、動画像をサイズ縮小して低ビットレートで符号化する時、符号化対象画像の画質に影響しない高周波成分を低減し、復号した動画像の画質劣化を抑制できる画像符号化装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
請求項１記載の画像符号化装置は、入力動画像のサイズを縮小して低ビットレートの符号化を行う画像符号化装置であって、入力動画像を格納するメモリと、メモリに格納された入力動画像の画素データを変換処理して、変換画素データを出力する画像変換処理ユニットと、画像変換処理ユニットが出力した変換画素データを用いて、入力動画像よりも小さいサイズの動画像を生成するサイズ変換部と、サイズ変換部が生成した小さいサイズの動画像を低ビットレートで符号化する符号化処理部とを備える。
【０００８】
この構成によれば、入力動画像を縮小サイズの動画像に効率よく変換し、符号化することができる。
【０００９】
請求項２記載の画像符号化装置では、画像変換処理ユニットは、入力動画像の画素データを変換して、複数の変換画素データを出力する画素データ変換部と、入力動画像の動きを検出して、検出した動きを所定の閾値と比較して動き判定結果を出力する動き判定部と、動き判定部の動き判定結果を基に、画素データ変換部が出力した複数の変換画素データの内のいずれかを選択する画素データ選択部とを有する。
【００１０】
この構成によれば、入力動画像の動きを画素単位に検出して、その結果を基に、最適な変換を行った縮小サイズの動画像を得ることができる。
【００１１】
請求項３記載の画像符号化装置では、画素データ変換部は、入力動画像の複数のフィールドの複数の画素の画素データから、新たな画素データを生成して、第１の変換画素データを出力するフィールド間変換部と、入力動画像の単一のフィールドの複数の画素の画素データから、新たな画素データを生成して、第２の変換画素データを出力するフィールド内変換部とを有し、画素データ選択部は、動き判定部の動き判定結果を基に、第１の変換画素データと第２の変換画素データのうちのいずれかを選択する。
【００１２】
この構成によれば、入力動画像の動きを検出して、その結果を基に、フィールド間変換とフィールド内変換の内のより好適な変換を行った縮小サイズの動画像を得ることができる。
【００１３】
請求項４記載の画像符号化装置では、入力動画像は、インターレース動画像であって、画素データ変換部は、インターレース動画像の複数のフィールドの複数の画素データから、プログレッシブ動画像の画素データとしての新たな画素データを生成して、第１の変換画素データを出力するフィールド間変換部と、インターレース動画像の単一のフィールドの複数の画素データから、プログレッシブ動画像の画素データとしての新たな画素データを生成して、第２の変換画素データを出力するフィールド内変換部とを有し、画素データ選択部は、動き判定部の動き判定結果を基に、第１の変換画素データと第２の変換画素データのうちのいずれかを選択する。
【００１４】
この構成によれば、インターレース動画像である入力動画像の動きを検出して、その結果を基に、フィールド間変換とフィールド内変換の内のより好適な変換を行った縮小サイズのプログレッシブ動画像を得ることができる。
【００１５】
請求項５記載の画像符号化装置では、画素データ変換部は、積和演算部を有し、積和演算部は、入力動画像の複数のフィールドの複数の画素の画素データに対して、所定の係数を乗算して和をとり、第１の変換画素データを出力し、積和演算部は、入力動画像の単一のフィールドの複数の画素の画素データに対して、所定の係数を乗算して和をとり、第２の変換画素データを出力する。
【００１６】
この構成によれば、入力動画像を縮小サイズの動画像に変換する時、変換して新たに生成する画素の画素データを、入力動画像の複数の画素の画素データに所定の係数を掛け和をとる簡単な演算により、簡便に算出できる。さらに、所定の係数を適宜に変更することにより、より好適な変換画像を得ることができる。
【００１７】
請求項６記載の画像符号化装置では、動き判定部は、異なるフィールドの対応する画素データから、画素単位の動きを検出し、検出した動きを所定の閾値と比較して各画素の動き判定結果を出力し、画素データ選択部は、動き判定部の動き判定結果が所定の閾値よりも小さい動きを示す時には、第１の変換画素データを選択し、動き判定部の動き判定結果が所定の閾値よりも大きい動きを示す時には、第２の変換画素データを選択する。
【００１８】
この構成によれば、入力動画像の動きを画素単位に検出して、その結果を基により好適な変換画素データを選択できるので、きめ細かな画像変換ができる。
【００１９】
請求項７記載の画像符号化装置では、画像変換処理ユニットは、入力動画像の複数のフィールドの複数の画素の画素データに対して、係数を乗算して和をとり、変換画素データを出力する積和演算部を有する画素データ変換部と、入力動画像の動きを検出して、画素単位の動き判定結果を出力する動き判定部とを有し、画素データ変換部は、動き判定部の動き判定結果を基に、積和演算部が用いる係数を決定する。
【００２０】
この構成によれば、入力動画像の動きを検出し、その結果を基に、積和演算に使用する係数を決定して、新たな変換画素データを求めることができる。従って、同一の積和演算部によって、異なる動き量に対応した異なる変換画素データを求めることができる。
【００２１】
請求項９記載の画像符号化装置では、入力動画像は、ＹＣｂＣｒ成分から構成される動画像であリ、動き判定部は、各画素のＹ成分データを用いて動き検出を行う。
【００２２】
請求項１０記載の画像符号化装置では、入力動画像は、ＲＧＢ成分から構成される動画像であリ、動き判定部は、各画素のＧ成分データを用いて動き検出を行う。
【００２３】
これらの構成によれば、入力動画像が、ＹＣｂＣｒ成分から構成される動画像あるいはＲＧＢ成分から構成される動画像であっても、常に好適な縮小サイズの変換画像を得ることができる。
【００２４】
請求項１１記載の画像変換処理ユニットは、入力動画像の画素データを変換して、複数の変換画素データを出力する画素データ変換部と、入力動画像の動きを画素単位に検出して、検出した動きを所定の閾値と比較して動き判定結果を出力する動き判定部と、動き判定部の動き判定結果を基に、画素データ変換部が出力した複数の変換画素データの内のいずれかを選択する画素データ選択部とを有する。
【００２５】
この構成によれば、入力動画像の動きを画素単位に検出して、その結果を基により好適な変換画素データを選択できる画像変換処理ユニットを提供できる。
【００２６】
請求項１２記載の画像変換処理ユニットは、入力動画像を格納するメモリ部と、メモリ部に格納された入力動画像の画素データを変換して、複数の変換画素データを出力する画素データ変換部と、入力動画像の動きを画素単位に検出して、検出した動きを所定の閾値と比較して動き判定結果を出力する動き判定部と、動き判定部の動き判定結果を基に、画素データ変換部が出力した複数の変換画素データの内のいずれかを選択する画素データ選択部とを有する。
【００２７】
この構成によれば、画像変換に必要な画像データを格納するメモリを内蔵し、入力動画像の動きを画素単位に検出して、その結果を基により好適な変換画素データを選択できる画像変換処理ユニットを提供できる。
【発明の効果】
【００２８】
本発明によれば、インターレース動画像をサイズ縮小して低ビットレートで符号化する時、符号化対象画像の画質に影響しない高周波成分を低減し、復号した動画像の画質劣化を抑制できる画像符号化装置を提供することできる。
【発明を実施するための最良の形態】
【００２９】
次に、図面を参照しながら、本発明の実施の形態を説明する。
【００３０】
（実施の形態１）
図１は、本発明の実施の形態１における画像符号化装置のブロック図である。
【００３１】
本形態の画像符号化装置は、ビデオ入力部１０、メモリ２０、画像変換処理ユニット１００、サイズ変換部３０、及び、符号化処理部４０を備え、画像変換処理ユニット１００は、画素データ変換部１１０、画素データ選択部１２０、及び、動き判定部１３０を有する。
【００３２】
以下では、入力画像はインターレース動画像であり、これを縮小サイズのプログレッシブ動画像に変換して符号化する場合を例に挙げて、本形態の画像符号化装置の動作を説明する。
【００３３】
入力端子８０からビデオ入力部１０に入力された入力動画像は、画素データ変換部１１０に送られると同時に、メモリ２０に格納される。
【００３４】
画素データ変換部１１０では、入力動画像から、縮小サイズの変換画像を得るための複数の画素データを生成して、画素データ選択部１２０に出力する。この時、生成される画素データは、一つのフィールドの画素データのみから生成されるものもあるし、一つのフィールドの画素データとその前フィールドの画素データとを用いて生成されるものもある。
【００３５】
動き判定部１３０は、メモリ２０に格納されている現フィールドと前々フィールドの画像から、画素単位の動きを検出し、その結果を画素データ選択部１２０に出力する。動き検出の結果は、動きが激しい「動画モード」、動きがほとんどない「静止画モード」、及び、その中間の「準動画モード」に分類される。
【００３６】
画素データ選択部１２０は、プログレッシブ動画像に変換しようとする画素の画素データとして、動き判定部１３０の動き検出の結果に基づいて、画素データ変換部１１０が出力した複数の画素データの中から、もっとも好適な画素データを選択して、サイズ変換部３０に出力する。例えば、動き検出の結果が「静止画モード」の時は、画素データ選択部１２０は、前フィールドの複数の画素の画素データと前々フィールドの複数の画素の画素データを用いて生成された画素データを選択する。動き検出の結果が「動画モード」の時は、画素データ選択部１２０は、前フィールドのみの複数の画素の画素データを用いて生成された画素データを選択する。
【００３７】
サイズ変換部３０は、画像変換処理ユニット１００によって、インターレース動画像からプログレッシブ動画像に変換された画像のサイズを変換する。例えば、７０４画素×２４０ラインのプログレッシブ動画像を、１／２に縮小して、３５２画素×２４０ラインのプログレッシブ動画像に変換する。
【００３８】
符号化処理部４０は、サイズ変換部３０で縮小サイズに変換された画像を低ビットレートで符号化して、符号化データとして出力端子９０に出力する。
【００３９】
以上説明したように、本形態の画像符号化装置によれば、インターレース動画像を、画像の動きを考慮したプログレッシブ動画像に変換し、さらに、画面サイズを縮小して低ビットレートで符号化できる。これにより、縮小サイズの符号化動画像を復号した時、画像内の物体の輪郭に生じるギザギザを抑制できる。
【００４０】
（実施の形態２）
図２は、本発明の実施の形態２における画像符号化装置のブロック図である。図２において、 図１と同様な構成要素については、同一の符号を付すことにより、説明を省略する。
【００４１】
図２に示す本形態の画像符号化装置は、ビデオ入力部１０、画像変換処理ユニット２００、サイズ変換部３０、符号化処理部４０、及び、第２フレームメモリ５０を備える。画像変換処理ユニット２００は、画素データ変換部２１０、セレクタ２２０、動き判定部１３０、及び、第１フレームメモリ２３０を有する。
【００４２】
本形態の画像符号化装置の特徴は、図１に示した本発明の実施の形態１におけるメモリ２０が、本形態では、第１フレームメモリ２３０として、画像変換処理ユニット２００の内部に設置されていること、及び、サイズ変換部３０でサイズ変換した画像データを一旦格納するメモリとして、第２フレームメモリ５０が設置されていることである。
【００４３】
さらに、本形態の画像符号化装置では、画素データ変換部２１０は、動きが「静止画モード」の時の画素変換を行う第１フィールド間変換部２１１と、動きが「準動画モード」の時の画素変換を行う第２フィールド間変換部２１２と、動きが「動画モード」の時の画素変換を行うフィールド内変換部２１３とを有している。
【００４４】
次に、本形態の画像符号化装置の動作の概略を説明する。
【００４５】
ビデオ入力部１０に入力されたインターレース動画像は、画素データ変換部２１０に出力されると同時に、第１フレームメモリ２３０に格納される。
【００４６】
画素データ変換部２１０では、第１フィールド間変換部２１１と第２フィールド間変換部２１２とは、第１フレームメモリ２３０に格納されている前フィールドの画素データと前々フィールドの画素データとを用いて、フィールド間変換を行い、２種類の変換画素データを出力し、フィールド内変換部２１３は、第１フレームメモリ２３０に格納されている前フィールドの画素データを用いて、フィールド内変換を行ない、変換画素データを出力する。
【００４７】
動き判定部１３０は、第１フレームメモリ２３０に格納されている現フィールドの画像と、前々フィールドの画像とを用いて画像の動きを画素単位で検出し、動きが激しい「動画モード」、動きがほとんどない「静止画モード」、及び、その中間の「準動画モード」に分類し、その結果をセレクタ２２０に出力する。
【００４８】
セレクタ２２０は、動き判定部１３０の動き検出の結果に基づいて、画素データ変換部２１０の３つの出力の内のいずれかを選択する。すなわち、セレクタ２２０は、動き検出の結果が「静止画モード」の時は、第１フィールド間変換部２１１の出力を選択し、「準動画モード」の時は、第２フィールド間変換部２１２の出力を選択し、「動画モ−ド」の時は、フィールド内変換部２１３の出力を選択する。
【００４９】
サイズ変換部３０は、画像変換処理ユニット２００が動きを考慮して変換したプログレッシブ動画像の画像サイズを縮小して、一旦第２フレームメモリ５０に格納する。
【００５０】
符号化処理部４０は、第２フレームメモリ５０に格納されている縮小サイズのプログレッシブ動画像を、低ビットレートで符号化して、符号化データとして出力端子９０に出力する。
【００５１】
本形態の画像変換処理ユニット２００のより具体的な実施例については、次に述べる本発明の実施の形態３で説明する。
【００５２】
以上説明したように、本形態の画像符号化装置によれば、本発明の実施の形態１の画像符号化装置と同様に、インターレース動画像を、画像の動きを考慮したプログレッシブ動画像に変換し、さらに、画面サイズを縮小して低ビットレートで符号化できる。このように、「静止画モード」及び「準動画モード」において、フィールド間変換を行うことにより、変換画素データの高周波成分を抑制できる。その結果、符号化の処理量を低減できる。同時に、縮小サイズの符号化動画像を復号した時、画像内の物体の輪郭に生じるギザギザを抑制できる。
【００５３】
（実施の形態３）
図３は、本発明の実施の形態３における画像変換処理ユニットのブロック図である。本形態の画像変換処理ユニットは、本発明の実施の形態２の画像変換処理ユニット２００のより具体的な実施例である。
【００５４】
本形態の画像変換処理ユニットは、フレームメモリ４１０、ラインメモリ群４２０、動き判定部４３０、積和演算部４４０、及び、セレクタ４５０を備える。積和演算部４４０は、第１モード積和演算部４４１、第２モード積和演算部４４２、及び、第３モード積和演算部４４３を有する。第１モード積和演算部４４１は、図２の第１フィールド間変換部２１１に相当し、第２モード積和演算部４４２は、図２の第２フィールド間変換部２１２に相当し、第３モード積和演算部４４３は、図２のフィールド内変換部２１３に相当する。
【００５５】
以下の説明では、本形態の画像変換処理ユニットに、ＹＣｂＣｒ成分から構成されるインターレース動画像が入力され、それがプログレッシブ動画像に変換される例について述べる。
【００５６】
入力端子４８０には、現フィールド（（２ｎ＋１）フィールド）のＹ成分データが入力されている。また、フレームメモリ４１０には、現フィールドのＹ成分データとともに、前フィールド（（２ｎ）フィールド）のＹ成分データと、前々フィールド（（２ｎ−１）フィールド）のＹ成分データとが格納されている。
【００５７】
ラインメモリ群４２０は、ラインメモリａ〜ｈを有する。
【００５８】
ラインメモリｈには、入力端子４８０に入力された（２ｎ＋１）フィールドの１ライン分のＹ成分データが格納されている。
【００５９】
ラインメモリｇには、フレームメモリ４１０から読み出された（２ｎ）フィールドの１ライン分のＹ成分データが格納されている。ラインメモリｇに格納されている（２ｎ）フィールドの１ライン分のＹ成分データは、１ライン分の処理が終了する毎に、ラインメモリｆ、ラインメモリｅ、さらに、ラインメモリｄへと、順次転送される。
【００６０】
ラインメモリｃには、フレームメモリ４１０から読み出された（２ｎ−１）フィールドの１ライン分のＹ成分データが格納されている。ラインメモリｃに格納されている（２ｎ−１）フィールドの１ライン分のＹ成分データは、１ライン分の処理が終了する毎に、ラインメモリｂ、ラインメモリａへと、順次転送される。
【００６１】
ラインメモリ群４２０のラインメモリａ〜ｈに格納されているＹ成分データは、各ラインの先頭から順次取り出されて、動き判定部４３０と積和演算部４４０に送られる。
【００６２】
動き判定部４３０は、画素単位の動きを検出する差分演算器４３３、動きのクラス分けを行うための閾値を格納する第１レジスタ４３１と第２レジスタ４３２、及び、動きのクラス分けを行う比較器４３４を有する。
【００６３】
第１モード積和演算部４４１は、「静止画モード」の変換画素データを生成し、第２モード積和演算部４４２は、「準動画モード」の変換画素データを生成し、第３モード積和演算部４４３は、「動画モード」の変換画素データを生成する。
【００６４】
セレクタ４５０は、動き判定部４３０の動き検出の結果に基づいて、「静止画モード」の変換画素データと「準動画モード」の変換画素データと「動画モード」の変換画素データの内のいずれか一つを選択し、対象画素の変換画素データＹｔとして出力端子４９０に出力する。
【００６５】
以下に、本形態の画像変換処理ユニットの動作を、図７〜１２を参照して説明する。
【００６６】
図７は、本発明の実施の形態３におけるフィールド画面上のライン配置と画素配置のモデル図である。すなわち、図７は、（２ｎ−１）フィールド、（２ｎ）フィールド、及び、（２ｎ＋１）フィールドそれぞれのライン配置と画素配置を示す。（２ｎ−１）フィールドと（２ｎ＋１）フィールドは、奇数番号のラインからなり、（２ｎ）フィールドは、偶数番号のラインからなると仮定している。
【００６７】
図３のラインメモリ群４２０のラインメモリａには、（２ｎ−１）フィールドの（２ｍ−１）ラインの画素のＹ成分データが格納されており、
ラインメモリｂには、（２ｎ−１）フィールドの（２ｍ＋１）ラインの画素のＹ成分データが格納されており、
ラインメモリｃには、（２ｎ−１）フィールドの（２ｍ＋３）ラインの画素のＹ成分データが格納されており、
ラインメモリｄには、（２ｎ）フィールドの（２ｍ−２）ラインの画素のＹ成分データが格納されており、
ラインメモリｅには、（２ｎ）フィールドの（２ｍ）ラインの画素のＹ成分データが格納されており、
ラインメモリｆには、（２ｎ）フィールドの（２ｍ＋２）ラインの画素のＹ成分データが格納されており、
ラインメモリｇには、（２ｎ）フィールドの（２ｍ＋４）ラインの画素のＹ成分データが格納されており、
ラインメモリｈには、（２ｎ＋１）フィールドの（２ｍ＋１）ラインの画素のＹ成分データが格納されている。
【００６８】
今、各ラインの２番目の画素が処理されると仮定する。すなわち、差分演算器４３３には、
ラインメモリｂから（２ｎ−１）フィールド、（２ｍ＋１）ラインの第２画素の画素データＹｂと、
ラインメモリｈから（２ｎ＋１）フィールド、（２ｍ＋１）ラインの第２画素の画素データＹｈとが取り込まれる。
【００６９】
第１モード積和演算部４４１と第２モード積和演算部４４２とには、
ラインメモリａから（２ｎ−１）フィールド、（２ｍ−１）ラインの第２画素の画素データＹａ、
ラインメモリｂから（２ｎ−１）フィールド、（２ｍ＋１）ラインの第２画素の画素データＹｂ、
ラインメモリｃから（２ｎ−１）フィールド、（２ｍ＋３）ラインの第２画素の画素データＹｃ、
ラインメモリｄから（２ｎ）フィールド、（２ｍ−２）ラインの第２画素の画素データＹｄ、
ラインメモリｅから（２ｎ）フィールド、（２ｍ）ラインの第２画素の画素データＹｅ、
ラインメモリｆから（２ｎ）フィールド、（２ｍ＋２）ラインの第２画素の画素データＹｆ、及び、
ラインメモリｇから（２ｎ）フィールド、（２ｍ＋４）ラインの第２画素の画素データＹｇが取り込まれる。
【００７０】
第３モード積和演算部４４３には
ラインメモリｄから（２ｎ）フィールド、（２ｍ−２）ラインの第２画素の画素データＹｄ、
ラインメモリｅから（２ｎ）フィールド、（２ｍ）ラインの第２画素の画素データＹｅ、
ラインメモリｆから（２ｎ）フィールド、（２ｍ＋２）ラインの第２画素の画素データＹｆ、及び、
ラインメモリｇから（２ｎ）フィールド、（２ｍ＋４）ラインの第２画素の画素データＹｇが取り込まれる。
【００７１】
図８は、本発明の実施の形態３における積和演算を行う画素の配置モデル図である。すなわち、図８は、各ラインの２番目の画素を対象に画像変換処理が行われている時刻に、差分演算器４３３と積和演算部４４０で処理される各フィールド、各ラインの画素の配置を示している。図８の線分ｐ０−ｑ０、線分ｐ１−ｑ１、線分ｐ２−ｑ２それぞれの線分上の各画素は、図７の（２ｎ−１）フィールドの線分ｐ０−ｑ０、（２ｎ）フィールドの線分ｐ１−ｑ１、（２ｎ＋１）フィールドの線分ｐ２−ｑ２それぞれの線分上の各画素に対応する。
【００７２】
図８を参照して、今、プログレッシブ動画像の（２ｍ＋１）ラインにある対象画素ｔの画像データを計算するものとする。この時、参照範囲６００にあるインターリーブ動画の画素ａ〜ｈが参照される。
【００７３】
差分演算器４３３は、画素ｂの画素データＹｂと画素ｈの画素データＹｈの差分絶対値｜Ｙｂ−Ｙｈ｜を求め、比較器４３４に入力する。比較器４３４は、入力された差分絶対値｜Ｙｂ−Ｙｈ｜を、第１レジスタ４３１に格納されている閾値Ａ及び第２レジスタ４３２に格納されている閾値Ｂと比較することによって、対象画素ｔの動きを判定する。
【００７４】
すなわち、閾値Ａ＜閾値Ｂとして、比較器４３４は、対象画素ｔの動きは、差分絶対値｜Ｙｂ−Ｙｈ｜が式（１）を満たす場合は、「静止画モード」、式（２）を満たす場合は、「準動画モード」、式（３）を満たす場合は、「動画モード」であると判定する。そして、比較器４３４の判定結果は、セレクタ４５０に送られる。
【００７５】
｜Ｙｂ−Ｙｈ｜＜Ａ  ・・・・・・・・・（１）
Ａ＝＜｜Ｙｂ−Ｙｈ｜＜Ｂ  ・・・・・・（２）
Ｂ＝＜｜Ｙｂ−Ｙｈ｜  ・・・・・・・・（３）
ここに、記号「＝＜」は、左辺の値が右辺の値に等しいか、小さいことを表す。
【００７６】
セレクタ４５０は、判定結果が「静止画モード」の場合は、静止画モードの変換画素データを生成する第１モード積和演算部４４１の演算結果を選択し、判定結果が「準動画モード」の場合は、準動画モードの変換画素データを生成する第２モード積和演算部４４２の演算結果を選択し、判定結果が「動画モード」の場合は、動画モードの変換画素データを生成する第３モード積和演算部４４３の演算結果を選択する。
【００７７】
閾値Ａと閾値Ｂとは、変換されたプログレッシブ動画像が、画面の動きの大小に拘わらず、もっとも自然となるように、設定される。
【００７８】
次に、積和演算部４４０の動作について説明する。
【００７９】
図９は、本発明の実施の形態３における積和演算の説明図である。対象画素ｔの画素データＹｔは、参照領域６００内の画素ａ、ｂ、ｃ、ｄ、ｅ、ｆ、ｇそれぞれの画素データＹａ、Ｙｂ、Ｙｃ、Ｙｄ、Ｙｅ、Ｙｆ、Ｙｇに、それぞれの画素に対する重み係数Ｗａ、Ｗｂ、Ｗｃ、Ｗｄ、Ｗｅ、Ｗｆ、Ｗｇを掛けて、和をとる。すなわち、画素データＹｔは、一般的に次に示す式（４）によって与えられる。
【００８０】
Ｙｔ＝Ｗａ＊Ｙａ＋Ｗｂ＊Ｙｂ＋Ｗｃ＊Ｙｃ＋Ｗｄ＊Ｙｄ＋Ｗｅ＊Ｙｅ＋Ｗｆ＊Ｙｆ＋Ｗｇ＊Ｙｇ  ・・・・・・・・・（４）
静止画モードの変換画素データを生成する第１モード積和演算部４４１は、重み係数を式（５−１）〜式（５−７）のように設定している。
【００８１】
Ｗａ＝−２／１６  ・・・・・・・・・（５−１）
Ｗｂ＝４／１６  ・・・・・・・・・・（５−２）
Ｗｃ＝−２／１６  ・・・・・・・・・（５−３）
Ｗｄ＝１１６  ・・・・・・・・・・・（５−４）
Ｗｅ＝７／１６  ・・・・・・・・・・（５−５）
Ｗｆ＝７／１６  ・・・・・・・・・・（５−６）
Ｗｇ＝１／１６  ・・・・・・・・・・（５−７）
図１０は、本発明の実施の形態３における静止画モードの積和演算の説明図である。すなわち、図１０は、参照範囲６００の画素のうち、画素ｈを除く画素ａ〜ｇの画素データに、式（５−１）〜式（５−７）で示すそれぞれの重み係数を掛けて和をとり、対象画素ｔの画素データＹｔを求めることを示している。図１０から判るように、動きの少ない動画像の変換においては、対象画素ｔの画素データＹｔは、そのフィールドとその前のフィールド（図１０の例では，（２ｎ）フィールドと（２ｎ−１）フィールド）の対象画素ｔの近傍に位置する複数の画素の画素データの積和で求めている。
【００８２】
このように、対象画素ｔの画素データＹｔを、その近傍の複数の画素の画素データから補完して生成することによリ、画素データＹｔが有する高周波成分を低減できる。さらに、式（５−１）〜式（５−７）で示す重み係数を最適化することにより、画質の劣化を引き起こさない範囲で画素データＹｔの高周波成分を低減できる。その結果、符号化量を低減できるとともに、動きの少ない動画像を変換して得られた縮小サイズの符号化動画像を復号した時、特に目立ちやすい画像内の物体の輪郭に生じるギザギザを抑制できる。
【００８３】
準動画モードの変換画素データを生成する第２モード積和演算部４４２は、重み係数を式（６−１）〜式（６−７）のように設定している。
【００８４】
Ｗａ＝−２／１６  ・・・・・・・・・（６−１）
Ｗｂ＝４／１６  ・・・・・・・・・・（６−２）
Ｗｃ＝−２／１６  ・・・・・・・・・（６−３）
Ｗｄ＝２／１６  ・・・・・・・・・・（６−４）
Ｗｅ＝８／１６  ・・・・・・・・・・（６−５）
Ｗｆ＝８／１６  ・・・・・・・・・・（６−６）
Ｗｇ＝２／１６  ・・・・・・・・・・（６−７）
図１１は、本発明の実施の形態３における準動画モードの積和演算の説明図である。すなわち、図１１は、参照範囲６００の画素のうち、画素ｈを除く画素ａ〜ｇの画素データに、式（６−１）〜式（６−７）で示すそれぞれの重み係数を掛けて和をとり、対象画素ｔの画素データＹｔを求めることを示している。準動画モードでの参照範囲６００の取り方は、静止画モードの時と同様であるが、重み係数は、異なっており、準動画モードでは、積和演算における画素ｄ〜ｇの比重が大きくなっている。
【００８５】
動画モードの変換画素データを生成する第３モード積和演算部４４３は、重み係数を式（７−１）〜式（７−７）のように設定している。
【００８６】
Ｗａ＝０  ・・・・・・・・・・・・・（７−１）
Ｗｂ＝０  ・・・・・・・・・・・・・（７−２）
Ｗｃ＝０  ・・・・・・・・・・・・・（７−３）
Ｗｄ＝２／１６  ・・・・・・・・・・（７−４）
Ｗｅ＝８／１６  ・・・・・・・・・・（７−５）
Ｗｆ＝８／１６  ・・・・・・・・・・（７−６）
Ｗｇ＝２／１６  ・・・・・・・・・・（７−７）
図１２は、本発明の実施の形態３における動画モードの積和演算の説明図である。対象画素の動きが「動画モード」のときは、同じフィールド（図１２の例では、（２ｎ）フィールド）の、対象画素ｔの近傍にある画素ｄ，ｅ，ｆ，ｇの画素データのみから、補間を行って変換画素データを生成していることに注意されたい。こうすることによって、動きのある画像の変換においても、画質の劣化を防止できる。
【００８７】
以上は、画素のＹ成分データの変換についての説明である。次に、画素の色差成分の変換について説明する。
【００８８】
図４は、本発明の実施の形態３における色差成分変換処理ユニットのブロック図である。本形態の色差成分変換処理ユニットは、フレ−ムメモリ４１０、カラーラインメモリ群５１０、及び、色差画素用演算部５２０を備え、カラーラインメモリ群５１０は、カラーラインメモリｅ５１２とカラーラインメモリｆ５１１を有する。
【００８９】
図８を参照して、図４に示す本形態の色差成分変換処理ユニットの動作を説明する。以下の説明では、色差成分Ｃｂ、ＣｒをまとめてＣ成分データと表すことにする。
【００９０】
図８の対象画素ｔに対する色差成分の変換画素データの生成では、先ず、フレ−ムメモリ４１０に（２ｎ）フィールドのＣ成分データが格納されている。カラーラインメモリｆ５１１には、フレ−ムメモリ４１０から読み出された（２ｍ＋２）ラインのＣ成分データが格納されており、カラーラインメモリｅ５１２には、カラーラインメモリｆ５１１から転送された（２ｍ）ラインのＣ成分データが格納されている。図８の対象画素ｔの色差成分Ｃｔを生成するとき、カラーラインメモリｅ５１２から、画素ｅの色差成分Ｃｅが読み出され、カラーラインメモリｆ５１１から、画素ｆの色差成分Ｃｆが読み出され、それぞれ色差画素用演算部５２０に送られる。色差画素用演算部５２０は、次に示す式（８）の演算を行い、対象画素ｔの色差成分Ｃｔを求めて出力端子５９０に出力する。
【００９１】
Ｃｔ＝（Ｃｅ＋Ｃｆ）／２  ・・・・・・・・・（８）
以上述べた色差成分の変換処理が、インターリーブ動画像からプログレッシブ動画像への変換において、実行される。なお、色差成分の変換処理においては、Ｙ成分データの変換で考慮した画像の動きは、考慮しなくても良い。
【００９２】
以上述べたように、図３の画像変換処理ユニットと図４の色差成分変換処理ユニットとを用いることにより、ＹＣｂＣｒ成分から構成されるインターレース動画像を、プログレッシブ動画像に完全に変換できる。
【００９３】
なお、画素データＹｔへの変換を式（４）を用いて行う場合、重み係数が、式（５−１）〜式（５−７）の場合のように、以下に示す式（９）を満足するように設定すると好適である。しかし、式（６−１）〜式（６−７）または式（７−１）〜式（７−７）のように、必ずしも式（９）を満足するように設定する必要はない。
【００９４】
Ｗａ＋Ｗｂ＋Ｗｃ＋Ｗｄ＋Ｗｅ＋Ｗｆ＋Ｗｇ＝１・・・・・（９）
（実施の形態４）
図５は、本発明の実施の形態４における画像変換処理ユニットのブロック図である。図５において、 図３と同様な構成要素については、同一の符号を付すことにより、説明を省略する。
【００９５】
本形態の画像変換処理ユニットは、フレームメモリ４１０、ラインメモリ群４２０、動き判定部４３０、積和演算部４４０、係数レジスタ群４６０、及び、セレクタ４７０を備える。係数レジスタ群４６０は、第１モードレジスタ４６１、第２モードレジスタ４６２、及び、第３モードレジスタ４６３を有する。
【００９６】
本形態の画像変換処理ユニットは、本発明の実施の形態３の画像変換処理ユニットをより簡単な構成で実現したものである。すなわち、本形態の画像変換処理ユニットでは、積和演算部４４０が行う積和演算の係数を、対象画素の動きの区分に対応して、係数レジスタ群４６０の３個のレジスタに予め格納している。セレクタ４７０は、動き判定部４３０から出力される対象画素の動きの判定結果にしたがって、係数レジスタ群４６０の中から対応する係数を選択し、積和演算部４４０に送る。積和演算部４４０は、送られてきた係数を用いて積和演算を行い、
変換画素データを生成して出力する。
【００９７】
以下に、図８に示す対象画素ｔに対して、その近傍の参照範囲６００にある複数の画素の画素データを用いて画像変換を行う場合について、本形態の画像変換処理ユニットの動作をさらに詳しく説明する。
【００９８】
動き判定部４３０は、画素ｂの画素データＹｂと画素ｈの画素データＹｈを用いて、対象画素ｔの動きを検出し、動きの程度によって、「静止画モード」、「準動画モード」、「動画モード」のいずれかの判定結果を出力する。この動作は、本発明の実施の形態３における動作と同様である。
【００９９】
本発明の実施の形態３の第１モード積和演算部４４１と同様に、本形態の積和演算部４４０には、ラインメモリａから画素ａの画素データＹａ、ラインメモリｂから画素ｂの画素データＹｂ、ラインメモリｃから画素ｃの画素データＹｃ、ラインメモリｄから画素ｄの画素データＹｄ、ラインメモリｅから画素ｅの画素データＹｅ、ラインメモリｆから画素ｆの画素データＹｆ、及び、ラインメモリｇから画素ｇの画素データＹｇが取り込まれる。そして、積和演算部４４０は、セレクタ４７０によって選択された各画素の係数の値を用いて、式（４）の演算を行う。
【０１００】
係数レジスタ群４６０には、積和演算部４４０が演算を行う式（４）の係数Ｗａ〜Ｗｇが格納されている。すなわち、第１モードレジスタ４６１には、「静止画モード」の演算を行うための、式（５−１）〜式（５−７）に示す係数Ｗａ〜Ｗｇが格納されている。第２モードレジスタ４６２には、「準動画モード」の演算を行うための、式（６−１）〜式（６−７）に示す係数Ｗａ〜Ｗｇが格納されている。第３モードレジスタ４６３には、「動画モード」の演算を行うための、式（７−１）〜式（７−７）に示す係数Ｗａ〜Ｗｇが格納されている。
【０１０１】
セレクタ４７０は、動き判定部４３０から出力される対象画素の動きの判定結果が「静止画モード」の場合は、第１モードレジスタ４６１に格納されている係数を選択し、「準動画モード」の場合は、第２モードレジスタ４６２に格納されている係数を選択し、「動画モード」の場合は、第３モードレジスタ４６３に格納されている係数を選択して、積和演算部４４０に送る。
【０１０２】
積和演算部４４０は、セレクタ４７０から送られてきた係数を用いて、式（４）の演算を行ない、その結果を対象画素ｔの変換画素データＹｔとして出力端子４９０に出力する。
【０１０３】
以上説明したように、本形態の画像変換処理ユニットは、１個の積和演算部４４０で、「静止画モード」、「準動画モード」、及び、「動画モード」の画像変換を行うことができる。したがって、本形態の画像変換処理ユニットは、本発明の実施の形態３の画像変換処理ユニットと同様の機能と特徴を有している。
（実施の形態５）
図６は、本発明の実施の形態５における画像符号化装置のブロック図である。図６において、 図２と同様な構成要素については、同一の符号を付すことにより、説明を省略する。
【０１０４】
図６に示す本形態の画像符号化装置は、ビデオ入力部１０、画像変換処理ユニット３００、符号化処理部４０、及び、第２フレームメモリ５０を備える。画像変換処理ユニット３００は、画素データ変換部２１０、セレクタ２２０、動き判定部１３０、第１フレームメモリ２３０、及び、サイズ変換制御部２４０を有する。
【０１０５】
本形態の画像符号化装置の特徴は、画像変換処理ユニット３００が、画素データ変換部２１０を制御するサイズ変換制御部２４０をその内部に有していることである。
【０１０６】
上述した本発明の実施の形態１では、画像変換処理ユニット１００で、インターレース動画像をプログレッシブ動画像に一括して変換した後に、サイズ変換部３０で、画面サイズを縮小している。実施の形態２では、画像変換処理ユニット２００で、インターレース動画像をプログレッシブ動画像に一括して変換した後に、サイズ変換部３０で、画面サイズを縮小している。この結果、変換されたプログレッシブ動画像の画素のうちには、縮小サイズの画面に使用されないが画素があり、処理に無駄が生じている。
【０１０７】
本形態の画像符号化装置は、上述した処理の無駄をなくすために考案されたものである。すなわち、本形態の画像変換処理ユニット３００では、サイズ変換制御部２４０は、符号化処理部４０が低ビットレートで符号化する縮小サイズ動画像の画像サイズに関する情報を有している。サイズ変換制御部２４０は、その画像サイズに関する情報を基に、画素データ変換部２１０に対して、縮小サイズ動画像を構成する画素のみを対象画素として選択するように指示する。この結果、画素データ変換部２１０は、対象画素での画像の動き考慮しつつ、対象画素の近傍の参照領域にある画素を用いて、対象画素の変換画素データを生成する。このように、画素データ変換部２１０は、インターレース動画像を、縮小サイズのプログレッシブ動画像に直接変換し、変換結果を、第２フレームメモリ５０に格納する。
【０１０８】
対象画素での画像の動きを考慮した、画像の変換処理のより具体的な実現例は、本発明の実施の形態３の画像変換処理ユニットにサイズ変換制御部２４０を付加したものであるから、更なる説明を省略する。
【０１０９】
上述した本発明の実施の形態３と実施の形態４では、ＹＣｂＣｒ成分からなるインターレース動画像を例に説明したが、ＲＧＢ成分からなるインターレース動画像に対しても、本発明は同様に適用できる。ＲＧＢ成分からなるインターレース動画像の場合には、対象画素の動き検出をＧ成分データに対して行って、「静止画モード」、「準動画モード」、「動画モード」の判定を行い、その判定結果を基に、対象画素のＲＧＢ各成分について変換画素データの生成を同様に行う。
【０１１０】
以上説明したように、本発明の趣旨は、インターレース動画像をサイズ縮小して低ビットレートで符号化する時、画像の動きを画素単位で検出し、その結果を画像の変換に反映して、復号した動画像の画質劣化を抑制できる画像符号化装置を実現することにあるのであって、本発明の趣旨を逸脱しない限り、種々の適用が可能である。
【産業上の利用可能性】
【０１１１】
本発明に係わる画像符号化装置は、例えば、インターネットでの動画像配信など、低ビットレートで符号化される縮小サイズの動画像生成等、及び、その応用分野において利用できる。
【図面の簡単な説明】
【０１１２】
【図１】本発明の実施の形態１における画像符号化装置のブロック図
【図２】本発明の実施の形態２における画像符号化装置のブロック図
【図３】本発明の実施の形態３における画像変換処理ユニットのブロック図
【図４】本発明の実施の形態３における色差成分変換処理ユニットのブロック図
【図５】本発明の実施の形態４における画像変換処理ユニットのブロック図
【図６】本発明の実施の形態５における画像符号化装置のブロック図
【図７】本発明の実施の形態３におけるフィールド画面上のライン配置と画素配置のモデル図
【図８】本発明の実施の形態３における積和演算を行う画素の配置モデル図
【図９】本発明の実施の形態３における積和演算の説明図
【図１０】本発明の実施の形態３における静止画モードの積和演算の説明図
【図１１】本発明の実施の形態３における準動画モードの積和演算の説明図
【図１２】本発明の実施の形態３における動画モードの積和演算の説明図
【図１３】従来の画像符号化装置のブロック図
【符号の説明】
【０１１３】
１、１０  ビデオ入力部
２  解像度変換部
３、４１０  フレームメモリ
４  符号化処理部
５、８０、４８０  入力端子
６、９０、４９０、５９０  出力端子
２０  メモリ
３０  サイズ変換部
４０  符号化処理部
５０  第２フレームメモリ
１００、２００、３００  画像変換処理ユニット
１１０、２１０  画素データ変換部
１２０  画素データ選択部
１３０、４３０  動き判定部
２１１  第１フィールド間変換部
２１２  第２フィールド間変換部
２１３  フィールド内変換部
２２０、４５０、４７０  セレクタ
２３０  第１フレームメモリ
２４０  サイズ変換制御部
４２０  ラインメモリ群
４３１  第１レジスタ
４３２  第２レジスタ
４３３  差分演算器
４３４  比較器
４４０  積和演算部
４４１  第１モード積和演算部
４４２  第２モード積和演算部
４４３  第３モード積和演算部
４６０  係数レジスタ群
４６１  第１モードレジスタ
４６２  第２モードレジスタ
４６３  第３モードレジスタ
５１０  カラーラインメモリ群
５１１  カラーラインメモリｆ
５１２  カラーラインメモリｅ
５２０  色差画素用演算部
【図１】
2006148191.tif 000003
【図２】
2006148191.tif 000004
【図３】
2006148191.tif 000005
【図４】
2006148191.tif 000006
【図５】
2006148191.tif 000007
【図６】
2006148191.tif 000008
【図７】
2006148191.tif 000009
【図８】
2006148191.tif 000010
【図９】
2006148191.tif 000011
【図１０】
2006148191.tif 000012
【図１１】
2006148191.tif 000013
【図１２】
2006148191.tif 000014
【図１３】
2006148191.tif 000015