(57)【要約】【課題】多層化により実装効率を向上して小型化を図り、機能素子体が安定動作を行って信頼性の向上を図る。【解決手段】プリプレグ３を介して積層されたモジュール基板２と配線基板４との層内に凹陥部６に可動部５ｂを設けた機能面５ａを臨ませて機能素子体５を封装する。プリプレグ３を貫通して形成したアースビア１９によって層間接続されるモジュール基板２の第１シールドパターン１２と配線基板４の第２シールドパターン１８との間に機能素子体５を内蔵してシールドする。【選択図】  図１
2006156482.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層を介して配線パターンが多層に形成されるとともに、第１主面に、底部において内層に形成された第１シールドパターンを露出させる凹陥部と、この凹陥部を囲む領域に配列された多数個の素子実装用電極を有する配線パターンが形成された多層配線基板と、
上記多層配線基板の第１主面上に、機能面を実装面として上記凹陥部を被冠するようにして組み合わされ、入出力電極を相対する上記素子実装用電極に接続して上記多層配線基板に実装される機能素子体と、
上記機能素子体の厚みとほぼ等しい厚みを有し、かつ上記機能素子体の外形と略等しい開口部が形成されて、この開口部内に上記機能素子体を収納するようにして上記多層配線基板の第１主面に接合されるプリプレグと、
上記機能素子体と対向する部位に第２シールドパターンが形成され、上記開口部を閉塞して上記プリプレグ上に組み合わされることによって上記機能素子体を封装し、上記プリプレグを介して上記多層配線基板と一体化される配線基板とから構成され、
上記プリプレグを貫通して形成されたアースビアによって層間接続される上記多層配線基板の第１シールドパターンと上記配線基板の第２シールドパターンとの間において上記機能素子体を内層に封装することを特徴とする回路モジュール体。
【請求項２】
上記機能素子体が、機能面に振動子を有する表面弾性波フィルタ素子やバルク弾性波フィルタ素子であることを特徴とする請求項１に記載の回路モジュール体。
【請求項３】
上記第１配線基板及び上記第２配線基板が、有機絶縁基板を基材にして形成されることを特徴とする請求項１に記載の回路モジュール体。
【請求項４】
有機絶縁基板を基材として絶縁層を介して配線パターンを多層に形成してなり、第１主面に、底部において内層に形成された第１シールドパターンを露出させる凹陥部と、この凹陥部を囲む領域に配列された多数個の素子実装用電極を有する配線パターンが形成された多層配線基板を製作する多層配線基板製作工程と、
上記多層配線基板の第１主面上に、機能面を実装面として上記凹陥部を被冠するようにして組み合わせ、入出力電極を相対する上記素子実装用電極に接続して機能素子体を実装する機能素子体実装工程と、
上記機能素子体の外形と略等しい開口部が形成されたプリプレグを、上記開口部内に上記機能素子体を収納するようにして上記多層配線基板の第１主面に積層するプリプレグ積層工程と、
有機絶縁基板を基材として第１主面に第２シールドパターンを有する第１配線パターンを形成するとともに、第２主面に第２配線パターンを形成した配線基板を製作する配線基板製作工程と、
上記配線基板を、上記第１主面を実装面として、上記第２シールドパターンを上記開口部内に収納された上記機能素子体と対向させて上記プリプレグ上に上記開口部を閉塞して組み合わせ、加熱押圧処理が施されることによって硬化する上記プリプレグを介して上記多層配線基板と一体化させる配線基板接合工程と、
上記多層配線基板の第１シールドパターンと上記配線基板の第２シールドパターンとを層間接続するアースビアを形成するアースビア形成工程とを有し、
上記第１シールドパターンと上記第２シールドパターンとの間において上記機能素子体を内層に封装した回路モジュール体を製造することを特徴とする回路モジュール体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、実装基板の内層に形成した機能素子体収納空間部内に機能面に可動部が設けられた機能素子体を封装してなる回路モジュール体及びその製造方法に関する。
【背景技術】
【０００２】
パーソナルコンピュータ、携帯電話機、ビデオ機器、オーディオ機器等の各種モバイル電子機器においては、近年小型軽量化や多機能化、高機能化或いは高速処理化等が図られている。モバイル電子機器等においては、このために微細な配線パターンを有する配線層を多層に形成して高密度配線化を図った実装用基板を用い、この実装用基板に小型で多機能化等が図られた集積回路部品や電子部品或いは各種の半導体ディバイス部品をフリップチップ実装法等の表面実装法によって実装した回路モジュール体が備えられている。
【０００３】
例えば携帯電話機等においては、さらなる小型化や低コスト化或いは多機能化の対応を図るために、例えば高周波アナログ回路に適したＳｉＧｅバイポーラＣＭＯＳ技術或いは低ＩＦ方式やダイレクトコンバージョン方式や等の検討等が進められている。低ＩＦ方式は、ＩＦ周波数（中間周波数）を従来の１００Ｍ〜２００ＭＨｚよりも低い１００ｋＨｚ〜１５０ｋＨｚに設定し、ＩＦフィルタを帯域通過フィルタとして集積化して外付けの表面弾性波フィルタ素子（ＳＡＷ：Surface Acoustic Wave Device）フィルタを不要として１チップ化の実現を目指している。
【０００４】
低ＩＦ方式は、例えば図１０に受信系のみを示すＲＦ回路モジュール１００が備えられる。ＲＦ回路モジュール１００は、アンテナ１０１で受信した所定周波数帯域のＲＦ信号を通過させるＲＦフィルタ１０２、ＬＮＡ（低雑音アンプ）１０３、ＲＦミキサ１０４、９０°位相シフタ１０５、ＶＣＯ（局所発信器）１０６、ＩＦフィルタ１０７、ＩＦミキサ１０８、ＶＧＡ（利得変換アンプ）１０９、アンチエイリアス・フィルタ１１０、Ａ−Ｄ変換器１１１或いは復調信号処理回路１１２等を主たる構成部品とする。ＲＦ回路モジュール１００は、ＩＦフィルタ１０６が主にＳＡＷフィルタにより構成される。
【０００５】
また、ダイレクトコンバージョン方式は、ＲＦ信号をＩＦ周波数に変換することを省略して直接ベースバンド信号に変換することで、チャンネル選択のＩＦフィルタやＩＦミキサ等の部品を削減可能とする。ダイレクトコンバージョン方式は、図１１に受信系のみを示すＲＦ回路モジュール１２０のように、アンテナ１２１で受信したＲＦ信号を直接ＬＮＡ１２２に供給し、９０°位相シフタ１２４やＶＣＯ（局所発信器）１２５で制御されるＲＦミキサ１２３を通過したＲＦ信号を低域通過フィルタ１２６、ＶＧＡ１２７、アンチエイリアス・フィルタ１２８、Ａ−Ｄ変換器１２９を介して復調信号処理回路１３０に供給する。
【０００６】
ところで、回路モジュール体としては、例えば半導体ディバイスが、樹脂モールドやセラミックパッケージから突出された端子片を介する実装方法から、非パッケージ状態のいわゆるベアチップを実装用基板に対して直接実装することによってチップサイズ化を図った実装法も採用されている。回路モジュール体は、実装用基板に形成した多数個の素子実装用電極上に予め半田バンプ等の接続子を設け、この実装用基板に対して位置決めして組み合わされたベアチップを実装する。
【０００７】
回路モジュール体は、実装用基板が素子実装領域をチップサイズとほぼ同等にして実装面積の狭域化や多ピン化の対応を図ることによって電子部品や半導体ディバイス等の高密度実装を可能とする。また、回路モジュール体は、ロスの発生が小さい配線長の短縮化によって、信号伝達の高速化や高周波化等も実現している。回路モジュール体においては、実装用基板に実装したベアチップを絶縁樹脂により封止することによって、他の実装部品との絶縁や機械的保護が図られるようにする。
【０００８】
上述した低ＩＦ方式やダイレクトコンバージョン方式の回路モジュールを含む各種の高周波回路モジュール体には、各種の受動素子を作り込むとともに電子部品や半導体回路部品或いは各種の機能素子体がモジュール基板に実装される。例えば上述したＳＡＷフィルタ素子やバルク弾性波フィルタ素子（ＢＡＷ：Bulk Acoustic Wave Device）等のフィルタ素子或いは微小電子機械部品（ＭＥＭＳ：Micro Electro Mechanical Systems）や圧電薄膜共振素子（ＦＢＡＲ：Film Bulk Acoustic Resonator）は、機能面に振動子や可動子が設けられている。
【０００９】
かかる機能素子は、モジュール基板にベアチップ状態で実装して樹脂で封装した場合に振動子等が固定されて動作不能となる。また、かかる機能素子は、微細な振動子等がパッケージ化工程や回路モジュール体の製造工程時に負荷される温度変化やエッチング液等の影響を受けて特性変化が生じる虞がある。さらに、かかる機能素子は、振動子等が外部環境の影響を受けたり静電気による帯電等によって電気的特性や機能特性が変化し、酸化による寿命の劣化といった問題がある。したがって、かかる機能素子においては、中空構造のパッケージにチップ素子を封装するとともに、中空部を真空或いは不活性ガス雰囲気に保持する特殊な構成が採用される。かかる機能素子は、樹脂パッケージを介して実装基板に実装されることで、実装効率を低下させる。
【００１０】
出願人は、先に特許文献１によって樹脂パッケージを有しないベアチップ状態のフィルタチップをキャリア基板に実装した半導体装置を提供した。先願半導体装置は、キャリア基板の主面に形成した凹陥部を跨ぐようにしてフィルタチップを実装するとともに、フィルタチップの外周部を封止する配線層を形成し、これらフィルタチップと配線層とを金属プレートによって封止する。
【００１１】
また、特許文献２には、チップのアクティブ面を囲んで接着層を構成する絶縁樹脂枠と接続用バンプとを設け、アクティブ面を対向面としてチップを実装用基板に対してフェースダウン実装（表面実装）するマイクロパッケージ構造が開示されている。かかるマイクロパッケージ構造においては、チップのアクティブ面と実装用基板の主面との間に絶縁樹脂枠によって囲まれた中空部が構成される。かかるマイクロパッケージ構造によれば、実装用基板に対してアクティブ面を有するチップを、他の電子部品やベアチップ等と同様にフェースダウン実装することが可能である。したがって、かかるマイクロパッケージ構造によれば、モジュールの薄型化や実装工程の効率が向上されるようになる。
【００１２】
【特許文献１】特開２０００−１１４４１３号公報
【特許文献２】特許第３５１４３４９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ところで、上述した特許文献１に開示された半導体装置は、もっぱらキャリア基板に実装したフィルタチップの寄生インダクタを低減して放熱及びアースが容易に行われて特性や信頼性の向上を図ることを主たる目的とする。半導体装置は、機能素子体を内層に封装して上述したＲＦ回路モジュール等を多層化によって１モジュール化を図ることまでを目的としたものでは無い。
【００１４】
また、特許文献２に開示されるマイクロパッケージにおいては、薄型化では有効であるが、チップに接続バンプを形成する領域と枠状の絶縁樹脂層を形成する領域とを設けることからチップ自体が大型化する。マイクロパッケージにおいては、実装用基板に対して、外形寸法とほぼ同等の領域にチップを実装することが可能ではあるが、このチップの大型化により、モジュール全体の小型化にさほど貢献度し得ない。また、マイクロパッケージにおいては、チップが開放状態で実装されることで、水分や酸化の影響により信頼性が低下するといった問題もある。
【００１５】
一方、上述したＲＦ回路モジュールにおいては、比較的大型部品であるＶＣＯやアンテナ回り部品としてＬＮＡやミキサを１チップ化した部品或いはその他のチップ部品や電子部品を搭載するとともにレジスタやキャパシタ等の受動素子を配線層内に作り込むことから、多層化を図るとともに表面の実装部品を少なくする対応が必須となる。さらに、ＲＦ回路モジュールにおいては、配線層内に搭載したチップ部品等に対して、大型化せずかつ簡易な構成によって内部線路や回路部等への影響を回避するとともに外部ノイズを遮断するシールド構造も必須となる。
【００１６】
したがって、本発明は、多層化による実装効率を向上して小型化を図り、機能素子体が安定動作することで信頼性の向上を図る回路モジュール体及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上述した目的を達成する本発明にかかる回路モジュール体は、多層配線基板と、機能素子体と、プリプレグと、配線基板とから構成される。多層配線基板は、絶縁層を介して配線パターンが多層に形成されるとともに、第１主面に、底部において内層に形成された第１シールドパターンを露出させる凹陥部と、この凹陥部を囲む領域に配列された多数個の素子実装用電極を有する配線パターンが形成されてなる。機能素子体は、例えばＳＡＷフィルタ素子やＢＡＷフィルタ素子或いはＭＥＭＳ素子やＦＢＡＲ素子であり、機能面に可動部や入出力電極が設けられ、機能面を実装面として多層配線基板の第１主面上に凹陥部を被冠するようにして組み合わされ、入出力電極が相対する素子実装用電極に接続されて実装される。プリプレグは、機能素子体の厚みとほぼ等しい厚みを有するとともに機能素子体の外形と略等しい開口部が形成され、開口部内に機能素子体を収納するようにして多層配線基板の第１主面に接合される。配線基板は、機能素子体と対向する部位に第２シールドパターンが形成されており、開口部を閉塞してプリプレグ上に組み合わされることによって機能素子体を封装するとともにプリプレグを介して多層配線基板と一体化される。回路モジュール体は、プリプレグを貫通して形成されたアースビアによって多層配線基板の第１シールドパターンと配線基板の第２シールドパターンとが層間接続され、機能素子体がこれら第１シールドパターンと第２シールドパターンとに挟まれた内層に封装されてシールドされる。
【００１８】
回路モジュール体においては、内蔵された機能素子体が、多層配線基板に形成した凹陥部に臨ませられる機能面に設けられた可動部の動作が可能とされるとともに、気密状態を保持されることで外部環境の影響を排除して安定した動作を行う。回路モジュール体においては、アースビアを介して層間接続された第１シールドパターンと第２シールドパターンとの間に挟まれて内蔵された機能素子体が、内部線路や回路部等への影響を回避するとともに外部ノイズからも遮断される。回路モジュール体においては、機能素子体を内蔵したことから、多層配線基板や配線基板の主面に実装スペースが確保され、電子部品やチップ部品等が実装される。
【００１９】
また、上述した目的を達成する本発明にかかる回路モジュール体の製造方法は、多層配線基板製作工程と、機能素子体実装工程と、プリプレグ積層工程と、配線基板製作工程と、配線基板接合工程と、アースビア形成工程とを有して回路モジュール体を製造する。多層配線基板製作工程は、多層配線基板技術によって、有機絶縁基板を基材として絶縁層を介して配線パターンを多層に形成するとともに、第１主面に、底部において内層に形成された第１シールドパターンを露出させる凹陥部と、この凹陥部を囲む領域に配列された多数個の素子実装用電極を有する配線パターンとを形成した多層配線基板を製作する。機能素子体実装工程は、多層配線基板の第１主面上に、機能面を実装面として凹陥部を被冠するようにして組み合わせ、入出力電極を相対する素子実装用電極に接続して機能素子体を実装する。プリプレグ積層工程は、機能素子体の外形と略等しい開口部が形成されたプリプレグを、開口部内に機能素子体を収納するようにして多層配線基板の第１主面上に積層する。配線基板製作工程は、配線基板技術によって、有機絶縁基板を基材として第１主面に第２シールドパターンを有する第１配線パターンを形成するとともに、第２主面に第２配線パターンを形成した配線基板を製作する。配線基板接合工程は、配線基板を、第２シールドパターンが開口部内に収納された機能素子体と対向するようにプリプレグ上に開口部を閉塞して組み合わせた後に、加熱押圧処理を施すことにより硬化するプリプレグを介して多層配線基板と一体化させる。アースビア形成工程は、多層配線基板の第１シールドパターンと配線基板の第２シールドパターンとを層間接続するアースビアを形成する。
【００２０】
回路モジュール体の製造方法においては、プリプレグを貫通して形成したアースビアによって層間接続された第１シールドパターンと配線基板の第２シールドパターンとの間において機能素子体を内層に封装した回路モジュール体を製造する。回路モジュール体の製造方法においては、内蔵された機能素子体が、多層配線基板に形成した凹陥部に臨ませられる機能面に設けられた可動部の動作が可能とされるとともに、気密状態を保持されることで外部環境の影響を排除して安定した動作を行う回路モジュール体を製造する。回路モジュール体の製造方法においては、第１シールドパターンと第２シールドパターンとの間に挟まれて内蔵された機能素子体が、内部線路や回路部等への影響を回避するとともに外部ノイズからも遮断され、信頼性の向上が図られた回路モジュール体を製造する。回路モジュール体の製造方法においては、機能素子体を内蔵することにより実装スペースを確保された配線基板の主面上に電子部品やチップ部品を実装することで小型化や多機能化が図られる回路モジュール体を製造する。
【発明の効果】
【００２１】
本発明によれば、プリプレグを介して多層配線基板と配線基板とを積層し、プリプレグを貫通して形成したアースビアによって層間接続された第１シールドパターンと配線基板の第２シールドパターンとの間において多層配線基板に形成され気密状態を保持された凹陥部に可動部を設けた機能面を臨ませて機能素子体をベアチップ状態で層内に封装した回路モジュール体を構成する。したがって、本発明によれば、機能素子体が外部環境の影響を排除されるとともに内部線路や回路部等への影響も回避されかつ外部ノイズからも遮断されて安定した動作を行い信頼性の向上や長寿命化が図られるようになる。本発明によれば、機能素子体を省スペース化して内層に実装し、多層配線基板や配線基板の主面に部品実装スペースを確保することから小型化や多機能化が図られるようになる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態として示す回路モジュール体１及びその製造方法について図面を参照して詳細に説明する。回路モジュール体１は、例えば携帯電話機やパーソナルコンピュータ等に備えられる実装ボード上に搭載される高周波回路モジュール体であり、図１に示すようにモジュール基板２と、このモジュール基板２にプリプレグ３を介して積層される配線基板４とによって多層配線基板体を構成し、この多層配線基板体の層内に絶縁樹脂材によって封装されていないいわゆるベアチップの機能素子体５が封装される。
【００２３】
回路モジュール体１は、モジュール基板２が、耐熱性や耐薬品性或いは加工性に優れた基板材、例えば液晶ポリマー、ガラスエポキシ、ポリイミド、ポリフェニレンエーテル、ビスマレイトトリアジン、ポリテトラフルオロエチレン或いは高周波対応を図るブタジエン樹脂等の有機絶縁基板を基材として、従来周知の多層配線基板技術によって絶縁層を介して配線パターンを多層に形成した多層配線基板によって構成される。モジュール基板２には、詳細を省略するが内層に高周波送受信回路部や電源回路部或いは機能素子体５の整合回路部等を構成する適宜の配線層が多層に形成されている。
【００２４】
モジュール基板２には、図１及び図２に示すように第１主面２ａに、機能素子体５の外形寸法よりも小さな開口寸法と所定の深さとを有する凹陥部６が形成されている。モジュール基板２には、第１主面２ａに、凹陥部６を囲んで配列された多数個の機能素子体実装用電極７を有する第１配線パターン８が形成されている。モジュール基板２は、第１配線パターン８が、機能素子体実装用電極７とともにアースパターン８ａや配線基板４側との接続が行われるランド８ｂ等を有している。モジュール基板２は、第１主面２ａの凹陥部６を囲む領域が機能素子体実装領域９として構成され、この機能素子体実装領域９上に後述するように機能素子体５を機能素子体実装用電極７と接続して実装する。
【００２５】
凹陥部６は、詳細を後述する機能素子体実装工程やプリプレグ接合工程或いは配線基板積層工程が真空或いは不活性ガス雰囲気で実施されることにより、内部空間が真空或いは不活性ガスで充填される。凹陥部６は、機能素子体実装領域９上に実装される機能素子体５がその機能面５ａを内部空間に臨ませることにより、所定の動作を可能とさせるとともに外部環境の影響や酸化が抑制されて安定した動作や長寿命化が図られるようにする。
【００２６】
モジュール基板２には、第２主面２ｂ側に、回路モジュール体１が搭載される図示しない実装ボード側の電極と電気的接続が行われて電気信号が入出力される多数個の外部接続電極１０ａやアースパターン１０ｂを有する第２配線パターン１０が形成されている。モジュール基板２には、内層に第１シールドパターン１２が形成されている。第１シールドパターン１２は、機能素子体実装領域９の全域に対向して形成され、図２に示すようにその一部が凹陥部６の底部に露出して外方に臨ませられている。モジュール基板２は、第１シールドパターン１２が、外層の第１配線パターン８のアースパターン８ａ及び第２配線パターン１０のアースパターン１０ｂとビア１１を介して層間接続される。
【００２７】
モジュール基板２は、第１シールドパターン１２やアースパターン８ａ或いはアースパターン１０ｂを形成することによって、これらの形成部位と絶縁層を介して対向する部位に形成された線路パターンをマイクロストリップ線路として構成する。モジュール基板２は、詳細を省略するが、図示しないビアによって第１配線パターン８や第２配線パターン１０或いは内層パターンが適宜層間接続されている。
【００２８】
回路モジュール体１は、機能素子体５として、図３に示すように機能面５ａに微細な振動子５ｂを有するＳＡＷ素子（表面弾性波素子）を備える。回路モジュール体１は、ＳＡＷ素子ばかりでなく必要に応じて例えばＢＡＷ素子（バルク弾性波素子）或いはMEMSチップ（微小電子機械部品チップ）やＦＢＡＲ素子（圧電薄膜共振素子）等の機能面に可動部を有する機能素子体を内蔵するようにしてもよい。また、回路モジュール体１は、同様の構成によって複数個の機能素子体５を層内に封装するようにしてもよい。
【００２９】
機能素子体５は、上述したようにモジュール基板２側に形成した凹陥部６の開口寸法よりも大きな外形寸法を有しており、凹陥部６の開口縁上に跨る外周縁に沿って機能面５ａに各機能素子体実装用電極７とそれぞれ相対するように配列されて多数個の入出力電極１３が設けられている。機能素子体５には、各入出力電極１３上に例えば金ワイヤを用いるボールバンプ形成法やめっき法或いは印刷法等のアディティブ法等によって形成される金バンプ１４がそれぞれ設けられている。
【００３０】
機能素子体５は、後述する機能素子体実装工程によって、モジュール基板２の機能素子体実装領域９上に凹陥部６を被冠するようにして実装される。機能素子体５は、図１に示すように機能面５ａを凹陥部６と対向させて組み合わされ、加熱押圧処理が施されることによって各入出力電極１３が相対する各機能素子体実装用電極７と金バンプ１４によって接続されるフリップチップ実装法により実装される。機能素子体５は、図１に示すように機能面５ａに設けた振動子５ｂが凹陥部６に臨ませられることによって所定の振動動作を行うことが可能とされる。機能素子体５は、モジュール基板２の第１主面２ａ上に実装されることによって、振動子５ｂと凹陥部６の底部に露出された第１シールドパターン１２とが所定の間隔を保持され、寄生容量が低減されて安定した動作が行われるようになる。
【００３１】
なお、機能素子体５は、入出力電極１３と機能素子体実装用電極７との各接合部位にアンダフィル材を充填して固定することにより機械的強度を向上させるようにしてもよい。また、機能素子体５は、例えば各入出力電極１３に半田ボールを接合してリフロー半田工程によってモジュール基板２に実装するようにしてもよい。
【００３２】
プリプレグ３は、周知のように多層配線基板技術において、複数の配線基板を一体に積層したり配線層上に絶縁層を形成する場合に用いられている絶縁接着シートである。プリプレグ３は、例えば補強材のガラス布に熱硬化性樹脂を含浸させた半硬化性のシート材からなり、機能素子体５の厚みとほぼ同等の厚みを有するとともに図４に示すように開口部１５が形成されている。開口部１５は、機能素子体５の外形寸法とほぼ等しい開口寸法を以ってプリプレグ３に厚み方向に貫通して形成される。
【００３３】
なお、プリプレグ３には、モジュール基板２と接合された状態において、ビア形成工程が施されてモジュール基板２側のランド８ｂと接続されるビアが適宜形成される。プリプレグ３は、各ビアを介して積層される配線基板４とモジュール基板２との電気的接続が行われるようにする。
【００３４】
配線基板４は、図５に示すように第１主面４ａと第２主面４ｂとに第１配線パターン１６と第２配線パターン１７とが形成されている。配線基板４は、これら第１配線パターン１６と第２配線パターン１７とが、適宜の位置において図示しないビアを介して適宜に接続される。配線基板４は、後述する配線基板積層工程においてプリプレグ３を介してモジュール基板２と一体化されることから、モジュール基板２と熱膨張率が同一基材の有機絶縁基板が用いられる。
【００３５】
配線基板４は、モジュール基板２に対する積層面を構成する第１主面４ａに形成された第１配線パターン１６が、第２シールドパターン１８やモジュール基板２側の第１配線パターン８と接続される端子部を有する。第２シールドパターン１８は、機能素子体実装領域９の全域に対向する領域に、全面に亘って形成される。第２シールドパターン１８は、機能素子体５の機能面５ａと対向する底面５ｃに圧接される。
【００３６】
配線基板４は、第２主面４ｂが、図示しないアンプやミキサ等の電子部品或いはチップ部品等を実装する実装面を構成する。配線基板４は、第２主面４ｂに形成された第２配線パターン１７が、実装部品用を接続する実装ランド１７ａやアースパターン１７ｂ或いは各パターンを接続する線路パターンを有する。配線基板４は、機能素子体５が層内に実装されることにより、第２主面４ｂにおける部品等の実装スペースが確保されて実装効率の向上が図られるようになる。なお、配線基板４は、両面基板として示したが、上述したモジュール基板２と同様に多層配線基板技術によって内層にも配線層を多層に形成した多層配線基板によって構成するようにしてもよいことは勿論である。
【００３７】
回路モジュール体１は、モジュール基板２に機能素子体５を実装し、このモジュール基板２に対してプリプレグ３を介して配線基板４を積層してなる積層配線基板体２０に対して後述するアースビア形成工程が施され、モジュール基板２側の第１シールドパターン１２と第２シールドパターン１８とがアースビア１９によって層間接続される。アースビア１９は、図１に示すように配線基板４の第２配線パターン１７に形成されたアースパターン１７ｂとモジュール基板２の第１配線パターン８に形成されたアースパターン８ａとを接続する。
【００３８】
回路モジュール体１においては、モジュール基板２の機能素子体実装領域９に実装した機能素子体５が、モジュール基板２側に形成した第１シールドパターン１２と配線基板４側に形成した第２シールドパターン１８との間において内層に封装する。回路モジュール体１は、かかる構成によって機能素子体５が、内部線路や回路部等との相互の電磁的影響を回避され、外部からの電磁的ノイズ（ＥＭＩ）からの遮断或いは静電気の帯電で生じる振動子５ｂの貼り付き等の発生が防止されて安定した動作を行うことで、信頼性の向上が図られる。なお、回路モジュール体１は、機能素子体５を覆う第１シールドパターン１２と第２シールドパターン１８とが凹陥部６の防湿作用も奏する。
【００３９】
上述した回路モジュール体１は、モジュール基板製作工程と機能素子体実装工程とプリプレグ接合工程と配線基板接合工程とアースビア形成工程とを経て製造される。モジュール基板製作工程は、上述した有機絶縁基材の両面に銅箔が貼り付けられた両面基板が用いられ、銅箔上にレジスト層を形成するとともに所定のパターンを開口したマスクを重ね合わせてレジスト層の感光処理を行い、不要なレジストを除去した状態で銅箔にエッチング処理を施して配線パターンを形成する。モジュール基板製作工程においては、両面基板の表面にプリプレグを接合したり絶縁層を形成した後に、スパッタリング等によって金属薄膜層を形成し、この金属薄膜層に上述したパターニング処理を施す。
【００４０】
モジュール基板製作工程においては、各層の配線パターンを接続するビアの形成も行われ、第１主面２ａに形成された第１配線パターン８や第２主面２ｂに形成された第２配線パターン１０或いは内層に形成された第１シールドパターン１２等を有する多層配線基板からなるモジュール基板２を製作する。モジュール基板製作工程においては、モジュール基板２の第１主面２ａに、レーザ加工やルータ加工を施して所定の開口寸法と深さを有する凹陥部６を形成する。モジュール基板製作工程においては、凹陥部６の底部に内層に形成された第１シールドパターン１２の一部を露出させる。モジュール基板製作工程においては、各層の配線パターンを適宜層間接続するビア形成が行われる。
【００４１】
モジュール基板製作工程においては、比較的廉価な材料と簡易な設備を用いる多層配線基板技術によって、廉価なモジュール基板２を効率よく製作する。なお、モジュール基板製作工程は、上述した工程に限定されるものではなく、従来実施されている適宜の多層配線基板技術によってモジュール基板２を製作するようにしてもよい。モジュール基板製作工程においては、例えば第１シールドパターン１２の形成層上に最上層となるプリプレグを接合するが、このプリプレグに予め凹陥部６を構成する開口部をレーザ加工や金型によって形成するようにしてもよい。
【００４２】
機能素子体実装工程は、機能素子体５がモジュール基板２の第１主面２ａに対して、機能面５ａを実装面と第１主面２ａの機能素子体実装領域９上に実装される。機能素子体実装工程においては、機能素子体５が、図６に示すように各入出力電極１３上にそれぞれバンプ１４を形成した後に、各入出力電極１３を相対する機能素子体実装用電極７に位置合わせして機能素子体実装領域９上に組み合わす。機能素子体実装工程においては、機能素子体５が凹陥部６を被冠し、振動子５ｂが内部空間に臨ませられるとともに第１シールドパターン１２と所定の対向間隔に保持されるようにする。
【００４３】
機能素子体実装工程においては、例えば加熱押圧装置によってモジュール基板２に対する機能素子体５の加熱・押圧操作を施すことで、各入出力電極１３と相対する機能素子体実装用電極７とをバンプ１４によって電気的かつ機械的に接続する。なお、機能素子体実装工程は、例えば接合部位に超音波を印加する操作を併用することによって、低温で強固な接合を行うことが可能である。機能素子体実装工程は、必要に応じて接合部位に、例えばフィラー入り液状エポキシ系樹脂材をディスペンサ等によって充填するアンダフィル充填工程を施すようにしてもよい。
【００４４】
機能素子体実装工程においては、上述した金圧着法により入出力電極１３と機能素子体実装用電極７とを接合する方法に限定されるものでは無い。機能素子体実装工程においては、例えば各入出力電極１３上に印刷法等により半田バンプを形成し、モジュール基板２上に機能素子体５を載置した状態でリフロー半田処理を施すことによって機能素子体５をフリップチップ実装するようにしてもよい。
【００４５】
プリプレグ接合工程は、図７に示すように、機能素子体５に対応する開口部１５が形成された半硬化状態のプリプレグ３を開口部１５内に機能素子体５を嵌合させてモジュール基板２の第１主面２ａ上に積層する。プリプレグ接合工程においては、機能素子体５の厚みとほぼ等しい厚みを有するプリプレグ３を用いることによって、機能素子体５が底面５ｃを開口部１５の開口面とほぼ同一面を構成して収納させる。
【００４６】
配線基板製作工程は、例えば有機絶縁基板を基材として両面に銅箔が貼り付けられた両面基板が用いられ、一般的な配線基板技術によって配線基板４を製作する。配線基板製作工程においては、両面基板の銅箔上にレジスト層を形成するとともに所定のパターンを開口したマスクを重ね合わせてレジスト層の感光処理を行い、不要なレジストを除去した状態で銅箔にエッチング処理を施すことによって第１主面４ａに第２シールドパターン１８を有する第１配線パターン１６を形成するとともに、第２主面４ｂに第２配線パターン１７を形成した配線基板４を製作する。
【００４７】
配線基板製作工程においては、第１主面４ａに第２シールドパターン１８やモジュール基板２側の第１配線パターン８と接続される端子部を有する第１配線パターン１６を形成する。配線基板製作工程においては、第２主面４ｂに実装部品用を接続する実装ランド１７ａやアースパターン１７ｂ或いは各パターンを接続する線路パターンを有する第２配線パターン１７を形成する。配線基板製作工程においては、第１配線パターン１６と第２配線パターン１７とを適宜接続するビアが形成される。
【００４８】
なお、配線基板製作工程においては、上述したようにモジュール基板２と同一熱膨張率の有機絶縁基板を基材とするが、かかる有機絶縁基板に限定されるものでは無い。配線基板製作工程においては、モジュール基板２と熱膨張率にさほど大きな差の無い基材を用いて配線基板４を製作することが好ましい。また、配線基板製作工程においては、上述したモジュール基板２と同様に多層配線基板によって配線基板４を製作してもよいことは勿論である。
【００４９】
配線基板接合工程は、図８に示すようにプリプレグ３上に配線基板４を積層して開口部１５を閉塞して組み合わせ、加熱押圧処理を施すことによってプリプレグ３を硬化させて配線基板４をモジュール基板２と一体化させる。配線基板接合工程においては、配線基板４を第１主面４ａを実装面としてプリプレグ３上に積層する。配線基板接合工程においては、配線基板４を介して押圧されたプリプレグ３が、モジュール基板２の第１主面２ａ上において第１配線パターン８の非形成部位に入り込むとともに、配線基板４側の第１主面４ａ上においても第１配線パターン１６の非形成部位に入り込む。配線基板接合工程においては、配線基板４の第１主面４ａに形成された第２シールドパターン１８が機能素子体５の底面５ｃに密着される。
【００５０】
配線基板接合工程においては、加熱されたプリプレグ３が、含浸された熱硬化型接着樹脂が硬化することによってモジュール基板２と配線基板４とに接合することにより、これらモジュール基板２と配線基板４とを一体化して図９に示す積層配線基板体２０を構成させる。積層配線基板体２０は、プリプレグ３が機能素子体５の機能面５ａを除く外周部に密着することにより、この機能素子体５を層内においてしっかりと保持させる。積層配線基板体２０は、層内において機能素子体５が機能面５ａに設けた振動子５ｂを凹陥部６に臨ませることで振動動作を可能な状態にして封装する。積層配線基板体２０は、機能素子体５が、機能面５ａをモジュール基板２の第１シールドパターン１２によってシールドされるとともに底面５ｃを配線基板４の第２シールドパターン１８によってシールドする。
【００５１】
アースビア形成工程は、積層配線基板体２０に、第１シールドパターン１２と第２シールドパターン１８とを接続するアースビア１９を形成する。アースビア形成工程は、図９に示すように配線基板４の第２主面４ｂに形成された第２配線パターン１７のアースパターン１７ｂから、プリプレグ３を貫通してモジュール基板２の第１配線層８に形成されたアースパターン８ａに達するビアホール２１を形成する。アースビア形成工程は、例えばレーザ照射やプラズマ照射或いはこれらを同時に照射するいわゆるドライエッチング加工やドリル加工によってビアホール２１を形成する。
【００５２】
アースビア形成工程においては、ビアホール２１に対して例えば銅めっきによるスルーホールめっき処理を施し、アースパターン８ａとアースパターン１７ｂとを導通するアースビア１９を形成する。アースビア形成工程においては、上述したようにモジュール基板２が層内において第１配線パターン８のアースパターン８ａと第１シールドパターン１２とがビア１１を介して接続されるとともに、配線基板４においてアースパターン１７ｂがビアを介して第２シールドパターン１８と接続されていることで、第１シールドパターン１２と第２シールドパターン１８とを接続するアース１９を形成する。
【００５３】
なお、アースビア形成工程においては、例えばビアホール２１内に金属めっき層を形成した後に樹脂材を充填し、この樹脂層の表面に金属めっきによる蓋閉めを行うようにしてもよく、配線基板技術や多層配線基板技術に実施されている適宜のビア形成方法によってアースビア１９を形成すればよい。アースビア形成工程においては、配線基板４を接合した後にビア形成を行うようにしたが、例えばプリプレグ３の積層工程後に、このプリプレグ３に施される配線パターン接続用のビア形成と同時に行うようにしてもよいことは勿論である。
【図面の簡単な説明】
【００５４】
【図１】実施の形態として示す回路モジュール体の断面図である。
【図２】モジュール基板の断面図である。
【図３】機能素子体の側面図である。
【図４】プリプレグの断面図である。
【図５】配線基板の断面図である。
【図６】モジュール基板に対する機能素子体の実装工程を示す断面図である。
【図７】プリプレグの積層工程を示す断面図である。
【図８】配線基板の接合工程を示す断面図である。
【図９】ビアホールを形成した積層配線基板体の断面図である。
【図１０】低ＩＦ方式のＲＦ回路モジュールの構成図である。
【図１１】ダイレクトコンバージョン方式のＲＦ回路モジュールの構成図である。
【符号の説明】
【００５５】
１  回路モジュール体、２  モジュール基板、３  プリプレグ、４  配線基板、５  機能素子体、６  凹陥部、７  機能素子体実装用電極、８  第１配線パターン、９  機能素子体実装領域、１０  第２配線パターン、１１  ビア、１２  第１シールドパターン、１３  入出力電極、１４  バンプ、１５  開口部、１６  第１配線パターン、１７  第２配線パターン、１８  第２シールドパターン、１９  アースビア、２０  積層配線基板体、２１  ビアホール
【図１】
2006156482.tif 000003
【図２】
2006156482.tif 000004
【図３】
2006156482.tif 000005
【図４】
2006156482.tif 000006
【図５】
2006156482.tif 000007
【図６】
2006156482.tif 000008
【図７】
2006156482.tif 000009
【図８】
2006156482.tif 000010
【図９】
2006156482.tif 000011
【図１０】
2006156482.tif 000012
【図１１】
2006156482.tif 000013