(57)【要約】【課題】高静電容量を有するセラミック材料で誘電層を形成することにより、減結合チップキャパシタの静電容量に相応する高誘電率のキャパシタを内蔵したプリント基板およびその製造方法を提供する。【解決手段】上側と下側間の電気的絶縁のための絶縁材料からなった第１絶縁層と、前記第１絶縁層の一側に積層され、多数の内蔵型キャパシタの下部電極を含む回路パターンが形成された伝導性物質の回路層と、前記回路層のそれぞれの下部電極上に積層される、セラミック材料からなった多数の第２絶縁層と、前記多数の第２絶縁層にそれぞれ積層される、伝導性物質からなった多数の上部電極と、前記回路層と前記多数の上部電極に積層され、前記上部電極と外部間の電気的接続を提供するための通孔を有する第３絶縁層とを含んでなる。【選択図】図４ａ
2006066854.tif 000002
【特許請求の範囲】
【請求項１】
上側と下側間の電気的絶縁のための絶縁材料からなった第１絶縁層と、
前記第１絶縁層の一側に積層され、多数の内蔵型キャパシタの下部電極を含む回路パターンが形成された伝導性物質の回路層と、
前記回路層のそれぞれの下部電極上に積層される、セラミック材料からなった多数の第２絶縁層と、
前記多数の第２絶縁層にそれぞれ積層される、伝導性物質からなった多数の上部電極と、
前記回路層と前記多数の上部電極に積層され、前記上部電極と外部間の電気的接続を提供するための通孔を有する第３絶縁層とを含んでなることを特徴とする高誘電率のキャパシタを内蔵したプリント基板。
【請求項２】
前記回路層と前記第２絶縁層間に、界面接着力を増大させるための接着金属からなる第１接着金属層をさらに含み、
前記第２絶縁層と前記上部電極間に、界面接着力を増大させるための接着金属からなる第２接着金属層をさらに含むことを特徴とする請求項１記載の高誘電率のキャパシタを内蔵したプリント基板。
【請求項３】
前記第２絶縁層が、ＳｒＴｉＯ3、ＢａＴｉＯ3、（Ｂａ，Ｓｒ）ＴｉＯ3、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3、Ｐｂ（Ｔｉ1/3Ｎｂ2/3）Ｏ3、Ｔａ2Ｏ5、およびＡｌ2Ｏ3のなかで少なくとも１種を含むことを特徴とする請求項１または２記載の高誘電率のキャパシタを内蔵したプリント基板。
【請求項４】
上側と下側間の電気的絶縁のための絶縁材料からなった第１絶縁層と、
前記第１絶縁層の一側に積層され、多数の内蔵型キャパシタの下部電極を含む回路パターンが形成された伝導性物質からなり、回路パターン間が絶縁材料で充填された第１回路層と、
前記第１回路層に積層される、セラミック材料からなった第２絶縁層と、
前記第２絶縁層に積層され、前記それぞれの下部電極に対応する多数の上部電極を含む回路パターンが形成された伝導性物質からなった第２回路層と、
前記第２回路層に積層され、前記上部電極と外部間の電気的接続を提供するための通孔を有する第３絶縁層とを含んでなることを特徴とする高誘電率のキャパシタを内蔵したプリント基板。
【請求項５】
前記第１回路層の下部電極と前記第２絶縁層間に、界面接着力を増大させるための接着金属からなる接着金属層をさらに含み、
前記第２絶縁層と前記第２回路層の下部電極間に、界面接着力を増大させるための接着金属からなる接着金属層をさらに含むことを特徴とする請求項４記載の高誘電率のキャパシタを内蔵したプリント基板。
【請求項６】
前記第２絶縁層が、ＳｒＴｉＯ3、ＢａＴｉＯ3、（Ｂａ，Ｓｒ）ＴｉＯ3、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3、Ｐｂ（Ｔｉ1/3Ｎｂ2/3）Ｏ3、Ｔａ2Ｏ5、およびＡｌ2Ｏ3のなかで少なくとも１種を含むことを特徴とする請求項４または５記載の高誘電率のキャパシタを内蔵したプリント基板。
【請求項７】
銅張積層板の一側銅箔に、内蔵型キャパシタの多数の下部電極を含む回路パターンを形成する第１ステップと、
前記多数の下部電極に対応するそれぞれの部分が開いた内蔵型キャパシタの絶縁層形成のためのマスクを前記銅張積層板に積層し、熱溶射法でセラミック誘電体を噴射してセラミック膜を形成する第２ステップと、
前記第２ステップで形成されたセラミック膜に上部電極を形成した後、マスクを除去する第３ステップと、
前記内蔵型キャパシタが形成された銅張積層板に絶縁層を積層し、前記上部電極の外部との電気的接続を提供するための通孔を形成する第４ステップとを含んでなることを特徴とする高誘電率のキャパシタを内蔵したプリント基板の製造方法。
【請求項８】
前記第１ステップの後、界面接着力を増大させるための前処理を行う第５ステップをさらに含むことを特徴とする請求項７記載の高誘電率のキャパシタを内蔵したプリント基板の製造方法。
【請求項９】
前記第２ステップの熱溶射法でセラミック粉末を噴射するときの条件は、熱溶射銃と母材間の距離が３〜４インチ、銃または母材の移動速度が１〜２ｍ／秒、浄化のための環境が空気フィルタリング可能な雰囲気、粗さがナノオーダーの粒径の１／５程度であることを特徴とする請求項７記載の高誘電率のキャパシタを内蔵したプリント基板の製造方法。
【請求項１０】
前記第２ステップのセラミック材料が、ＳｒＴｉＯ3、ＢａＴｉＯ3、（Ｂａ，Ｓｒ）ＴｉＯ3、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3、Ｐｂ（Ｔｉ1/3Ｎｂ2/3）Ｏ3、Ｔａ2Ｏ5、およびＡｌ2Ｏ3のなかで少なくとも１種を含むことを特徴とする請求項７記載の高誘電率のキャパシタを内蔵したプリント基板の製造方法。
【請求項１１】
前記第２ステップの後、界面接着力を増大させるための前処理を行う第６ステップをさらに含むことを特徴とする請求項７記載の高誘電率のキャパシタを内蔵したプリント基板の製造方法。
【請求項１２】
前記第３ステップの上部電極が熱溶射法により形成されることを特徴とする請求項７記載の高誘電率のキャパシタを内蔵したプリント基板の製造方法。
【請求項１３】
前記第３ステップの上部電極が銅鍍金により形成されることを特徴とする請求項７記載の高誘電率のキャパシタを内蔵したプリント基板の製造方法。
【請求項１４】
前記第３ステップの後、絶縁層を前記形成された内蔵型キャパシタの高さに積層する第７ステップをさらに含むことを特徴とする請求項７記載の高誘電率のキャパシタを内蔵したプリント基板の製造方法。
【請求項１５】
銅張積層板の一側銅箔に、内蔵型キャパシタの多数の下部電極を含む回路パターンを形成し、回路パターンの間を絶縁材料で充填する第１ステップと、
前記銅張積層板に熱溶射法でセラミック誘電体を噴射してセラミック膜を形成する第２ステップと、
前記第２ステップで形成されたセラミック膜上に前記多数の下部電極に対応するそれぞれの部分に対応上部電極を含む回路パターンを形成する第３ステップと、
前記第３ステップで形成された回路パターンに絶縁層を積層し、前記上部電極の外部との電気的接続を提供するための通孔を形成する第４ステップとを含んでなることを特徴とする高誘電率のキャパシタを内蔵したプリント基板の製造方法。
【請求項１６】
前記第１ステップの後、界面接着力を増大させるための前処理を行う第５ステップをさらに含むことを特徴とする請求項１５記載の高誘電率のキャパシタを内蔵したプリント基板の製造方法。
【請求項１７】
前記第２ステップの熱溶射法でセラミック粉末を噴射するときの条件は、熱溶射銃と母材間の距離が３〜４インチ、銃または母材の移動速度が１〜２ｍ／秒、浄化のための環境が空気フィルタリング可能な雰囲気、粗さがナノオーダーの粒径の１／５程度であることを特徴とする請求項１５記載の高誘電率のキャパシタを内蔵したプリント基板の製造方法。
【請求項１８】
前記第２ステップのセラミック材料が、ＳｒＴｉＯ3、ＢａＴｉＯ3、（Ｂａ，Ｓｒ）ＴｉＯ3、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3、Ｐｂ（Ｔｉ1/3Ｎｂ2/3）Ｏ3、Ｔａ2Ｏ5、およびＡｌ2Ｏ3のなかで少なくとも１種を含むことを特徴とする請求項１５記載の高誘電率のキャパシタを内蔵したプリント基板の製造方法。
【請求項１９】
前記第２ステップの後、界面接着力を増大させるための前処理を行う第６ステップをさらに含むことを特徴とする請求項７記載の高誘電率のキャパシタを内蔵したプリント基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はキャパシタ内蔵型プリント基板およびその製造方法に係り、より詳しくは高い静電容量を有するセラミック材料で誘電層を形成することにより、減結合チップキャパシタの静電容量に相当する高誘電率のキャパシタを内蔵したプリント基板およびその製造方法に関するものである。
【背景技術】
【０００２】
これまで、大部分のプリント基板（ＰＣＢ）の表面には、一般の個別チップ抵抗（Discrete Chip Resistor）または一般の個別チップキャパシタが実装されているが、最近、抵抗またはキャパシタなどの受動素子を内蔵したプリント基板が開発されている。
【０００３】
このような受動素子内蔵型プリント基板技術は、新材料（新物質）および工程を用いて、基板の外部または内層に抵抗またはキャパシタなどの受動素子を挿入することで、既存のチップ抵抗およびチップキャパシタの役割を代替する技術である。言い換えれば、受動素子内蔵型プリント基板は、基板自体の内層または外部に受動素子、例えばキャパシタが埋め込まれている形態であって、基板自体の大きさにかかわらず、受動素子のキャパシタがプリント基板の一部として統合されていると、これを“内蔵型キャパシタ”といい、このような基板をキャパシタ内蔵型プリント基板（Embedded Capacitor PCB）という。このようなキャパシタ内蔵型プリント基板の最も重要な特徴は、キャパシタがプリント基板の一部として本来備わっているため、基板表面に実装する必要がないことである。
【０００４】
一方、現在までのキャパシタ内蔵型プリント基板技術は３通りの方法に分類できるが、以下にその方法を説明する。
【０００５】
一つ目の方法として、重合体キャパシタペーストを塗布し、熱硬化、すなわち乾燥させてキャパシタを具現する重合体厚膜型（Polymer Thick Film Type）キャパシタを具現する方法がある。この方法は、プリント基板の内層に重合体キャパシタペーストを塗布し、これを乾燥させた後、電極を形成するように、銅ペーストの印刷および乾燥を行うことにより、内蔵型キャパシタを製造するものである。
【０００６】
二つ目の方法として、セラミック充填感光性樹脂（ceramic filled photo-dielectric resin）をプリント基板にコートして個別内蔵型キャパシタ（embedded discrete type capacitor）を具現する方法で、米国モトローラ社が関連特許技術を保有している。この方法は、セラミック粉末を含有する感光性樹脂を基板にコートした後、銅箔を積層させてそれぞれの上部電極および下部電極を形成した後、回路パターンを形成し、感光性樹脂を食刻することで、個別キャパシタを具現する。
【０００７】
三つ目の方法として、プリント基板の表面に実装される減結合キャパシタを代替可能にするため、プリント基板の内層に、容量特性を有する別途の誘電層を介在してキャパシタを具現する方法で、米国サンミナ社（Sanmina）が関連特許技術を保有している。この方法は、プリント基板の内層に、電源電極および接地電極からなる誘電層を介在させることで、電源分散型減結合キャパシタ（power distributed decoupling capacitor）を具現している。
【０００８】
前述した３通りの技術別に多くの工程が開発されており、それぞれの工程によって具現方法に違いがあるが、現在のキャパシタ内蔵型プリント基板の市場は大きく形成されていない。したがって、全世界的にこれら技術に対する標準化は未だなされていなく、商用化に適した程度の工程技術は未だ開発中にある実情である。
【０００９】
以下、添付図面に基づいて従来のキャパシタ内蔵型プリント基板およびその製造方法を具体的に説明する。
【００１０】
まず、従来の第１の技術について、図１ａ〜図１ｅを参照して説明する。
【００１１】
図１ａ〜図１ｅは従来技術による重合体厚膜型キャパシタを内蔵したプリント基板の製造方法を示す図である。これによると、重合体キャパシタペーストを塗布し、熱乾燥（または硬化）させることで、重合体厚膜型キャパシタを内蔵したプリント基板を具現する。
【００１２】
第１ステップにおいて、ＦＲ−４からなるＰＣＢ内層４２の銅箔にドライフィルムを被せ、露光および現像工程を経た後、前記銅箔を食刻して、正（＋）の電極用銅箔４４ａ、４４ｂおよび負（−）の電極用銅箔４３ａ、４３ｂとその間の隙間を形成する（図１ａ）。
【００１３】
第２ステップにおいて、前記のように形成された負（−）の電極用銅箔４３ａ、４３ｂに高誘電率のセラミック粉末を含有した重合体からなったキャパシタペースト４５ａ、４５ｂをスクリーン印刷法で塗布した後、これを乾燥または硬化させる（図１ｂ）。ここで、スクリーン印刷とは、スクィーズ（squeeze）でインクなどの媒体をステンシルスクリーンに通過させて基板表面上にパターンを転写する方法である。
【００１４】
この際、前記キャパシタペースト４５ａ、４５ｂは、前記正（＋）の電極用銅箔４４ａ、４４ｂと負（−）の電極用銅箔４３ａ、４３ｂ間の隙間までも覆うことになる。
【００１５】
つぎに、第３ステップにおいて、銀および銅のような導体ペーストからスクリーン印刷法で正（＋）の電極４６ａ、４６ｂを形成させた後、乾燥または硬化させる（図１ｃ）。
【００１６】
第４ステップにおいて、前記ＰＣＢの内層に前記第１ステップないし第３ステップの過程を行わせてなるキャパシタ層を絶縁体４７ａ、４７ｂ間に介在させた後、積層させる（図１ｄ）。
【００１７】
つぎに、第５ステップにおいて、前記積層された製品に対し、通孔（Through Hole；ＴＨ）およびレーザブラインドビアホール（Laser Blind Via Hole；ＬＢＶＨ）４９ａ、４９ｂを用いて、基板の内層のキャパシタを基板の外部に実装されている集積回路チップ５２ａ、５２ｂの正（＋）の端子５１ａ、５１ｂと負（−）の端子５０ａ、５０ｂを連結して、内蔵型キャパシタとしての役割をさせる（図１ｅ）。
【００１８】
つぎに、従来の第２の技術について、図２ａ〜図２ｆを参照して説明する。
【００１９】
図２ａ〜図２ｆは従来技術による、感光性樹脂のコーティングにより形成された個別キャパシタを内蔵したプリント基板の製造方法を示す図である。ここでは、セラミック充填感光性樹脂（ceramic filled photo-dielectric resin）をプリント基板にコートして個別内蔵型キャパシタを具現する。これについては、特許文献１（モトローラ社に付与された特許）を参照する。
【００２０】
第１ステップにおいて、上部に導体層１２が形成されたプリント基板１０に、セラミック粉末を含有した感光性誘電体樹脂１４をコートした後、露光および熱乾燥を行う（図２ａ）。
【００２１】
第２ステップにおいて、前記のように乾燥された感光性誘電体樹脂１４上に銅箔１６を積層する（図２ｂ）。ここで、図面符号１８は銅箔食刻レジストとして使用するため、銅箔１６の上部にスズを鍍金した犠牲層を示す。
【００２２】
第３ステップにおいて、ドライフィルムを前記のように犠牲層１８の上部に積層し、露光および現像により犠牲層１８と銅箔１６の上部を食刻して上部電極２０を形成する（図２ｃ）。
【００２３】
第４ステップにおいて、前記上部電極２０下層の感光性樹脂１４を露光させた後、前記感光性誘電体樹脂２２を食刻する。このときに形成された上部銅電極２０は感光性誘電体樹脂１４の感光レジストとして用いられる（図２ｄ）。
【００２４】
第５ステップにおいて、前記食刻された感光性誘電体樹脂２２下層の導体層１２を食刻して下部電極２４を形成する(図２ｅ)。
【００２５】
最後の第６ステップにおいて、プリント基板の内層１０に前記第１ステップないし第５ステップの過程を行わせてなるキャパシタ層３２を絶縁体２６間に介在させた後、金属層３０を積層する（図２ｆ）。
【００２６】
その後、このように積層された製品に対し、通孔（ＴＨ）およびレーザブラインドビアホール（ＬＢＶＨ）を用いて、プリント基板の内層のキャパシタ３２をプリント基板の外部に実装されている集積回路チップの電源端子および接地端子と連結することで、個別内蔵型キャパシタを有するプリント基板を製造する。
【００２７】
つぎに、従来の第３の技術について図３ａ〜図３ｃを参照して説明する。
【００２８】
図３ａ〜図３ｃは従来技術による容量特性を有する別途の誘電層を挿入して形成したキャパシタを内蔵したプリント基板の製造方法を示す図である。この方法は、プリント基板の内層に容量特性を有する別途の誘電層を挿入することにより、前記プリント基板の表面に実装された減結合キャパシタを代替する内蔵型キャパシタを具現する。これについては、特許文献２（米国サンミナ社に付与された特許）、特許文献３および特許文献４を参照する。
【００２９】
第１ステップにおいて、銅箔層６３ａと銅箔層６３ｂ間の高誘電率の銅箔コーティング積層板（copper Coated Laminate）６１にドライフィルムを被せ、露光および現像工程により前記銅箔層６３ａ、６３ｂをそれぞれ食刻することで、キャパシタの電源電極および隙間を形成する（図３ａ）。
【００３０】
第２ステップにおいて、前記プリント基板の内層６１に前記第１ステップを行わせてなる製品を絶縁体６４ａ、６４ｂ間に介在させて積層し、前記プリント基板の内層に外層銅箔６５ａ、６５ｂを積層させる（図３ｂ）。
【００３１】
第３ステップにおいて、前記のように積層された製品に対し、通孔（ＴＨ）およびレーザブラインドビアホール（ＬＢＶＨ）を用いて、プリント基板の内層のキャパシタを前記プリント基板の外部に実装された集積回路チップ６８ａ、６８ｂの電源端子および接地端子に連結させることで、電源分散型減結合キャパシタの役割をさせる（図３ｃ）。ここで、図面符号６７ａ、６７ｂはそれぞれ接地電極および電源電極間の隙間を示すもので、前記通孔またはビアホールがこの部分を通過する場合、接触しないほどの離隔距離を有する。
【００３２】
一方、前記のような内蔵型キャパシタは、キャパシタが基板の内部に挿入されているため、チップキャパシタが占める面積を減らすことができるので、チップの実装密度を高めることができるだけでなく、表面にチップキャパシタを実装する必要がないという利点がある。
【００３３】
また、従来技術によると、高周波において素子間の接続距離が長くて電気的寄生成分を誘発して製品の電気的性能を低下させ、半田づけによる接続数が多くなるにつれて製品の信頼性に問題を引き起こしたが、内蔵型キャパシタを使用すると、素子間の接続長が短くなって電気的寄生成分を減少させることにより、電気的性能の向上を期待することができる効果がある。
【００３４】
しかし、従来技術による内蔵型キャパシタは、その使用材料が一例として重合体材料であり、あるいは感光性樹脂にセラミックが充填された形態であるため、プリント基板プロセス（PCB process）に適用するには適するが、チップキャパシタの役割に代えるには誘電容量があまり少ないという問題点があった。
【００３５】
一般に、容量はキャパシタの面積と厚さによって決定されるもので、下記の数学式１のように計算される。
【００３６】
【数１】
2006066854.tif 000003
【００３７】
ここで、εrは誘電体の誘電率（dielectric constant）、ε0は８．８５５×１０-8の定数、Ａは誘電体の表面積、Ｄは誘電体の厚さを示す。すなわち、高容量のキャパシタを具現するためには誘電体の誘電率が高くなければならず、誘電体の厚さが小さいほどかつ表面積が大きいほど高容量のキャパシタが得られる。
【００３８】
従来技術による前記二つのモード(bimodal)の重合体セラミック合成物の容量は、厚さが１０μｍの場合、５〜７ｎＦ／ｃｍ2が得られる。
【００３９】
例えば、特許文献５（３Ｍ社に付与された特許）の場合、電源電極と接地電極として使用される銅箔間に、ＢａＴｉＯ3セラミック粉末と熱硬化性プラスチックのエポキシまたはポリイミドを混合した合成物形態の厚さ８〜１０μｍの薄膜型を使用するが、この場合、単位面積当たり容量の値は１０ｎＦ／ｉｎ2である。
【００４０】
そして、前述した従来技術のうち、第３の技術においても、内蔵型キャパシタ層の低誘電率による低容量を有する。一例として、図３ａに示す１０〜５０μｍの厚さを有する薄膜型の場合、サンミナ社の資材、電源電極および接地電極として使用される銅箔間に厚さ２５μｍまたは５０μｍのＦＲ−４誘電物質で構成され、この場合、ＦＲ−４の誘電率が４〜５であるので、実際の単位面積当たり容量の値は０．５〜１ｎＦ／ｉｎ2である。
【００４１】
このように、従来技術の内蔵型キャパシタの単位面積当たり容量の値は０．５〜１ｎＦ／ｉｎ2または１０ｎＦ／ｉｎ2であるが、これは一般に使用されている減結合用個別チップキャパシタの１００ｎＦ／ｉｎ2に比べてかなり低いものであるため、内蔵型キャパシタの具現に多くの限界があるという問題点がある。
【００４２】
また、従来技術によると、基板全体に誘電層を形成し、回路形成工程で電極を形成し、あるいは感光性絶縁層で露光工程によりパターニングを行う方法を使用する。この方法は、上部電極および下部電極の形成工程だけでなく、絶縁層のパターン工程である露光およびエッチングが付け加わるため、工程費用が増加する原因となる。
【００４３】
【特許文献１】米国特許第６，３４９，４５６号明細書
【特許文献２】米国特許第５，０７９，０６９号明細書
【特許文献３】米国特許第５，２６１，１５３号明細書
【特許文献４】米国特許第５，８００，５７５号明細書
【特許文献５】米国特許第６，２７４，２２４号明細書
【発明の開示】
【発明が解決しようとする課題】
【００４４】
したがって、本発明は前記のような問題点を解決するためになされたもので、その目的は、高静電容量を有するセラミック材料で誘電層を形成することにより、減結合チップキャパシタの静電容量に相応する高誘電率のキャパシタを内蔵したプリント基板およびその製造方法を提供することにある。
【００４５】
また、本発明のほかの目的は、所望部分にだけセラミック材料で誘電層薄膜（厚膜）を形成して内蔵型キャパシタを具現することにより、高価の原資材の損失を減らし、誘電体食刻のような不要な工程をなくして材料費を節減し、製造工程を容易にした高誘電率のキャパシタを内蔵したプリント基板およびその製造方法を提供することにある。
【課題を解決するための手段】
【００４６】
前記目的を達成するため、本発明は、上側と下側間の電気的絶縁のための絶縁材料からなった第１絶縁層と、前記第１絶縁層の一側に積層され、多数の内蔵型キャパシタの下部電極を含む回路パターンが形成された伝導性物質の回路層と、前記回路層のそれぞれの下部電極上に積層される、セラミック材料からなった多数の第２絶縁層と、前記多数の第２絶縁層にそれぞれ積層される、伝導性物質からなった多数の上部電極と、前記回路層と前記多数の上部電極に積層され、前記上部電極と外部間の電気的接続を提供するための通孔を有する第３絶縁層とを含んでなる高誘電率のキャパシタを内蔵したプリント基板を提供する。
【００４７】
また、前記目的を達成するため、本発明は、銅張積層板の一側銅箔に、内蔵型キャパシタの多数の下部電極を含む回路パターンを形成する第１ステップと、前記多数の下部電極に対応するそれぞれの部分が開いた内蔵型キャパシタの絶縁層形成のためのマスクを前記銅張積層板に積層し、熱溶射法でセラミック誘電体を噴射してセラミック膜を形成する第２ステップと、前記第２ステップで形成されたセラミック膜に上部電極を形成した後、マスクを除去する第３ステップと、前記内蔵型キャパシタが形成された銅張積層板に絶縁層を積層し、前記上部電極の外部との電気的接続を提供するための通孔を形成する第４ステップとを含んでなる高誘電率のキャパシタを内蔵したプリント基板の製造方法を提供する。
【００４８】
また、前記目的を達成するため、本発明は、銅張積層板の一側銅箔に、内蔵型キャパシタの多数の下部電極を含む回路パターンを形成し、回路パターンの間を絶縁材料で充填する第１ステップと、前記銅張積層板に熱溶射法でセラミック誘電体を噴射してセラミック膜を形成する第２ステップと、前記第２ステップで形成されたセラミック膜上に前記多数の下部電極に対応するそれぞれの部分に対応上部電極を含む回路パターンを形成する第３ステップと、前記第３ステップで形成された回路パターンに絶縁層を積層し、前記上部電極の外部との電気的接続を提供するための通孔を形成する第４ステップとを含んでなる高誘電率のキャパシタを内蔵したプリント基板の製造方法を提供する。
【発明の効果】
【００４９】
以上のような本発明によるキャパシタ内蔵型プリント基板およびその製造方法は、所望部分にだけペーストを充填して内蔵型キャパシタを具現することにより、高価の原資材損失を減らし、誘電体食刻のような不要な工程をなくして材料費を節減し、製造工程を容易にする。
【００５０】
また、本発明は、ＦＲ−４銅張積層板に形成されたビアホールにより、所定高さおよび広さを有し、より正確な容量を有するキャパシタを確保することができる。
【００５１】
また、本発明は、キャパシタを具現するための付加の新たなプリント基板層の必要なしで既存のプリント基板層に回路および内蔵型キャパシタを同時に具現することができる。
【発明を実施するための最良の形態】
【００５２】
以下、添付図面に基づいて本発明の実施例による高誘電率のキャパシタ内蔵型プリント基板およびその製造方法を説明する。
【００５３】
図４ａは本発明の一実施例による高誘電率のキャパシタを内蔵したプリント基板の断面図である。
【００５４】
同図に示すように、コア層１１０を構成する絶縁層１１１の両側に銅箔の回路パターンが形成された回路層１１２ａ、１１２ｂが形成されている。
【００５５】
ここで、回路層１１２ａ、１１２ｂには、内蔵型キャパシタ１２０ａ、１２０ｂ、１２０ｃ、１２０ｄの下部電極１２１ａ、１２１ｂ、１２１ｃ、１２１ｄが形成されている。
【００５６】
内蔵型キャパシタ１２０ａ、１２０ｂ、１２０ｃ、１２０ｄは、回路層１１２ａ、１１２ｂに形成された下部電極１２１ａ、１２１ｂ、１２１ｃ、１２１ｄと、下部電極１２１ａ、１２１ｂ、１２１ｃ、１２１ｄに積層されたセラミック材料の絶縁層１２２ａ、１２２ｂ、１２２ｃ、１２２ｄと、絶縁層１２２ａ、１２２ｂ、１２２ｃ、１２２ｄに積層された上部電極１２３ａ、１２３ｂ、１２３ｃ、１２３ｄとからなる。
【００５７】
内蔵型キャパシタ１２０ａ、１２０ｂ、１２０ｃ、１２０ｄの回路層１１２ａ、１１２ｂに形成された下部電極１２１ａ、１２１ｂ、１２１ｃ、１２１ｄと絶縁層１２２ａ、１２２ｂ、１２２ｃ、１２２ｄ間には、界面接着力を増大させるため、Ｃｒ、Ｐｔ、Ｔａなどの接着金属からなった接着金属層をさらに含むことができ、絶縁層１２２ａ、１２２ｂ、１２２ｃ、１２２ｄと上部電極１２３ａ、１２３ｂ、１２３ｃ、１２３ｄ間にも、界面接着力を増大させるため、Ｃｒ、Ｐｔ、Ｔａなどの接着金属からなった接着金属層をさらに含むことができる。
【００５８】
回路層１１２ａ、１１２ｂおよび内蔵型キャパシタ１２０ａ、１２０ｂ、１２０ｃ、１２０ｄ上には絶縁層１３１ａ、１３１ｂが形成され、絶縁層１３１ａ、１３１ｂは、上部電極１２３ａ、１２３ｂ、１２３ｃ、１２３ｄと外部間の電気的接続を提供するためのブラインドビアホール１３４ａ、１３４ｂ、１３４ｃ、１３４ｄを含んでいる。
【００５９】
ブラインドビアホール１３４ａ、１３４ｂ、１３４ｃ、１３４ｄには樹脂１３３ａ、１３３ｂ、１３３ｃ、１３３ｄが充填され、その外部にはニッケル−金の鍍金層１３６ａ、１３６ｂ、１３６ｃ、１３６ｄとフォトレジスト１３５ａ、１３５ｂが形成されている。
【００６０】
図４ｂは本発明のほかの実施例による高誘電率のキャパシタを内蔵したプリント基板の断面図である。
【００６１】
同図に示すように、コア層１１０を構成する絶縁層１１１の両側に銅箔の回路パターンが形成された回路層１１２ａ、１１２ｂが形成されている。回路層１１２ａ、１１２ｂにおいて、回路パターンが形成されていない領域は樹脂などの絶縁材１１３ａ、１１３ｂで充填されている。
【００６２】
ここで、回路層１１２ａ、１１２ｂには、内蔵型キャパシタ１２０ａ、１２０ｂ、１２０ｃ、１２０ｄの下部電極１２１ａ、１２１ｂ、１２１ｃ、１２１ｄが形成されている。
【００６３】
回路層１１２ａ、１２２ｂ上には、セラミック材料の絶縁層１２２ａ、１２２ｂが広く積層されている。
【００６４】
絶縁層１２２ａ、１２２ｂには、回路パターンの形成された回路層１２５ａ、１２５ｂが形成され、回路層１２５ａ、１２５ｂには、前記下部電極１２１ａ、１２１ｂ、１２１ｃ、１２１ｄに対応して形成された上部電極１２３ａ、１２３ｂ、１２３ｃ、１２３ｄが形成される。
【００６５】
内蔵型キャパシタ１２０ａ、１２０ｂ、１２０ｃ、１２０ｄは、回路層１１２ａ、１１２ｂに形成された下部電極１２１ａ、１２１ｂ、１２１ｃ、１２１ｄと、回路層１１２ａ、１１２ｂに積層されたセラミック材の絶縁層１２２ａ、１２２ｂと、絶縁層１２２ａ、１２２ｂに積層された回路層１２５ａ、１２５ｂに形成された上部電極１２３ａ、１２３ｂ、１２３ｃ、１２３ｄとからなる。
【００６６】
内蔵型キャパシタ１２０ａ、１２０ｂ、１２０ｃ、１２０ｄの下部電極１２１ａ、１２１ｂ、１２１ｃ、１２１ｄと絶縁層１２２ａ、１２２ｂ間、および絶縁層１２２ａ、１２２ｂと上部電極１２３ａ、１２３ｂ、１２３ｃ、１２３ｄ間には、界面接着力を増大させるための接着金属からなった接着金属層をさらに含むことができる。
【００６７】
回路層１１２ａ、１１２ｂおよび内蔵型キャパシタ１２０ａ、１２０ｂ、１２０ｃ、１２０ｄ上には絶縁層１３１ａ、１３１ｂが形成され、絶縁層１３１ａ、１３１ｂは、上部電極１２３ａ、１２３ｂ、１２３ｃ、１２３ｄと外部間の電気的接続を提供するためのブラインドビアホール１３４ａ、１３４ｂ、１３４ｃ、１３４ｄを含んでいる。
【００６８】
ブラインドビアホール１３４ａ、１３４ｂ、１３４ｃ、１３４ｄには樹脂１３３ａ、１３３ｂ、１３３ｃ、１３３ｄが充填され、その外部にはニッケル−金の鍍金層１３６ａ、１３６ｂ、１３６ｃ、１３６ｄがとフォトレジスト１３５ａ、１３５ｂが形成されている。
【００６９】
図５ａ〜図５ｅは本発明の一実施例による高誘電率のキャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【００７０】
まず、本発明の一実施例による高誘電率のキャパシタを内蔵したプリント基板を製造するためには、図５ａに示すように、絶縁層２１１と、絶縁層２１１の両側に設けられる銅箔２１２ａ、２１２ｂとからなる銅張積層板２１０を準備する。
【００７１】
銅張積層板２１０の絶縁層２１１の材料としては樹脂が使用される。樹脂は、電気的特性には優れているが、機械的強度が足りなく、温度による寸法変化が金属の１０倍くらいと大きい欠点がある。このような欠点を補完するため、紙、ガラス繊維、ガラス不織布などが補強基材として使用される。補強基材を使用することにより、樹脂の縦横方向への強度が増大し、温度による寸法変化も減少する。
【００７２】
銅箔２１２ａ、２１２ｂとしては、通常電解銅箔が使用される。樹脂との接着力を高めるため、銅箔２１２ａ、２１２ｂの形成の際、銅箔２１２ａ、２１２ｂが樹脂と化学的に反応して樹脂を食い込むようにする。
【００７３】
その後、図５ｂに示すように、銅箔２１２ａ、２１２ｂに画像形成工程で配線パターンを形成する。この際、内蔵型キャパシタ２２０ａ〜２２０ｄの下部電極２２１ａ〜２２１ｄも同時に形成する。
【００７４】
画像形成工程は、感光性材料を塗布するラミネーション、露光および現像の順に進行される。画像形成工程は、写真法とスクリーン印刷法に分類される。
【００７５】
このような画像形成工程により、Ｄ／Ｆのような感光材により配線パターンが銅箔２１２ａ、２１２ｂに転写されると、感光材による配線パターンを腐食レジストとして用いて銅箔２１２ａ、２１２ｂの配線パターンを形成する。すなわち、まず、画像形成工程を行って感光材による腐食レジストのパターンを基板上に形成し、腐食液を噴霧することで、腐食レジストにより保護される領域（つまり、配線パターンとなる部分）を除いた残りの領域の銅箔を除去し、役割を果たした腐食レジストを剥離して、最終に銅箔２１２ａ、２１２ｂの配線パターンを形成する。
【００７６】
その後、図５ｃに示すように、銅張積層板２１０の両面（この実施例では両面に対して説明するが、片面も可能である）に、キャパシタ２２０ａ〜２２０ｄのパターニングのためのキャパシタパターニングマスク２１５ａ、２１５ｂを積層する。この際、キャパシタパターニングマスク２１５ａ、２１５ｂの材料としては、金属、ガラス、プラスチックなどを使用することができる。
【００７７】
そして、熱溶射法（thermal spray process）で誘電体セラミック粉末を溶融させてキャパシタパターニングマスク２１５ａ、２１５ｂに噴射することにより、内蔵型キャパシタ２２０ａ〜２２０ｄの誘電薄膜（厚膜も可能である）２２２ａ〜２２２ｄを形成する。
【００７８】
熱溶射法は、ナノオーダーの粒径の噴射材の粉末を高温の熱源で溶融させた後、母材に高速で噴射させて母材に薄膜を形成する技法である。
【００７９】
図６ａは本発明に用いられる熱溶射法を説明するための模式図、図６ｂは本発明に用いられる熱溶射法の概念図である。
【００８０】
図６ａに示すように、銅張積層板３２１にキャパシタマスク３２２ａ、３２２ｂが設けられた母材３２０に熱溶射銃（thermal spray gun）３１０で溶融ナノ粉末を噴射して薄膜を形成する。
【００８１】
この際、前処理として、浄化処理（cleaning）、ブラスティング（blasting）、中間コーティング（bond coating）を行う。ここで、中間コーティングの材料としては、Ｃｒ、Ｐｔ、Ｔａなどの接着金属を使用することができる。
【００８２】
その後、熱溶射銃３１０により溶射を行う。この溶射において、膜の厚さは、銃３１０と母材３２０間の距離、移動速度などの条件により調節される。特に、溶射銃３１０のノズルと母材３２０間の距離は非常に重要なもので、装備、電電レベル、溶射材料などによって決定される。
【００８３】
そして、母材３２０と誘電薄膜間の付着力は清浄さ、粗さ、母材３２０の表面と溶着薄膜の化学的な親和力によって決定される。
【００８４】
一例として、銃３１０と母材３２０間の距離は３〜４インチが適当であり、銃３１０または母材３２０の移動速度は１〜ｍ／秒が適当であり、浄化のための環境は空気フィルタリングが可能な雰囲気であればよく、粗さはナノ粉末の１／５くらいがよい。
【００８５】
このような熱溶射銃３１０により母材３２０にナノ粉末の溶融液を噴射するときに生じるナノ粉末（この実施例では、高誘電率のセラミック粉末）の変化を図６ｂに基づいて説明するとつぎのようである。
【００８６】
まず、数ｎｍ〜数μｍの誘電体微粒子（この実施例では、セラミック粉末）は熱溶射銃３１０の内部で溶融された後、高温、高圧で母材３２０に向かって溶射される。
【００８７】
すると、溶融された誘電体微粒子は母材３２０に付く（付着する）。この際、溶融誘電体微粒子が常温に露出することにより、結晶性の誘電体薄膜２２２ａ〜２２２ｄに焼結される。
【００８８】
この際、誘電体粉末として使用される材料は、ＳｒＴｉＯ3、ＢａＴｉＯ3、（Ｂａ，Ｓｒ）ＴｉＯ3、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3、Ｐｂ（Ｔｉ1/3Ｎｂ2/3）Ｏ3、Ｔａ2Ｏ5、およびＡｌ2Ｏ3などがある。
【００８９】
熱溶射方法により下部電極２２１ａ〜２２１ｄ上に誘電薄膜２２２ａ〜２２２ｄが形成された後、同じ熱溶射法で上部電極２２３ａ〜２２３ｄを形成する。
【００９０】
この際にも、誘電薄膜２２２ａ〜２２２ｄと上部電極２２３ａ〜２２３ｄ間の接着力向上のため、前処理として浄化、ブラスティング、中間コーティングを行う。ここで、中間コーティングの材料としては、Ｃｒ、Ｐｔ、Ｔａなどの接着金属を使用することができる。
【００９１】
ここで、上部電極２２３ａ〜２２３ｄは、熱溶射法で形成しなく、無電解銅鍍金および電解銅鍍金により形成することもできる。
【００９２】
無電解鍍金は、樹脂、セラミック、ガラスなどのような絶縁体の表面に導電性を付与するための唯一の鍍金方法である。
【００９３】
無電解銅鍍金は絶縁体に対する鍍金であるので、電気を帯びたイオンによる反応を期待することができない。無電解銅鍍金は析出反応によりなされ、析出反応は触媒により促進される。
【００９４】
このような無電解銅鍍金により導電性が付与されたので、ついで電気分解を用いる電荷銅鍍金を行う。電解銅鍍金は厚い鍍金皮膜を形成しやすく、膜の物性も無電解銅鍍金に比べて優れている。
【００９５】
つぎに、図５ｄに示すように、銅張積層板２１０上に内蔵型キャパシタ２２０ａ〜２２０ｄが出来上がったので、マスク２１５ａ、２１５ｂを除去する。
【００９６】
そして、絶縁層２３１ａ、２３１ｂの一面に銅箔２３２ａ、２３２ｂが形成されたＲＣＣ２３０ａ、２３０ｂを両側に積層する。
【００９７】
その後、図５ｅに示すように、ビアホール２３３ａ〜２３３ｄを加工し、銅鍍金層２３４ａ〜２３４ｄを形成することで、上部電極２２３ａ〜２２３ｄに導電性を付与する。
【００９８】
そして、銅箔層２３２ａ、２３２ｂに回路パターンを形成し、ソルダレジスト２３５ａ、２３５ｂを形成した後、ニッケル−金の鍍金層２３６ａ〜２３６ｄを形成することで、ビアホール２３３ａ〜２３３ｄに導電性を増大させる。
【００９９】
図７ａ〜図７ｆは本発明の第２実施例による高誘電率のキャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【０１００】
まず、本発明の第２実施例による高誘電率のキャパシタを内蔵したプリント基板を製造するためには、図７ａに示すように、絶縁層４１１と、絶縁層４１１の両側に設けられる銅箔４１２ａ、４１２ｂとからなった銅張積層板４１０を準備する。
【０１０１】
その後、図７ｂに示すように、銅箔４１２ａ、４１２ｂに画像形成工程で配線パターンを形成する。この際、内蔵型キャパシタ４２０ａ〜４２０ｄの下部電極４２１ａ〜４２１ｄも同時に形成する。
【０１０２】
ついで、図７ｃに示すように、銅張積層板４１０の両面（この実施例では両面に対して説明するが、片面も可能である）に、キャパシタ４２０ａ〜４２０ｄのパターニングのためのキャパシタパターニングマスク４１５ａ、４１５ｂを積層する。この際、キャパシタパターニングマスク４１５ａ、４１５ｂの材料としては、金属、ガラス、プラスチックなどを使用することができる。
【０１０３】
そして、熱溶射法で誘電体セラミック粉末を溶融させてキャパシタパターニングマスク４１５ａ、４１５ｂに噴射することにより、内蔵型キャパシタ４２０ａ〜４２０ｄの誘電薄膜（厚膜も可能である）４２２ａ〜４２２ｄを形成する。
【０１０４】
この際、前処理として、浄化処理、ブラスティング、中間コーティングを行う。ここで、中間コーティングの材料としては、Ｃｒ、Ｐｔ、Ｔａなどの接着金属を使用することができる。
【０１０５】
誘電体粉末として使用される材料は、ＳｒＴｉＯ3、ＢａＴｉＯ3、（Ｂａ，Ｓｒ）ＴｉＯ3、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3、Ｐｂ（Ｔｉ1/3Ｎｂ2/3）Ｏ3、Ｔａ2Ｏ5、およびＡｌ2Ｏ3などがある。
【０１０６】
熱溶射方法により下部電極４２１ａ〜４２１ｄ上に誘電薄膜４２２ａ〜４２２ｄが形成された後、同じ熱溶射法で上部電極４２３ａ〜４２３ｄを形成する。
【０１０７】
この際にも、誘電薄膜４２２ａ〜４２２ｄと上部電極４２３ａ〜４２３ｄ間の接着力向上のため、前処理として浄化、ブラスティング、中間コーティングを行う。ここで、中間コーティングの材料としては、Ｃｒ、Ｐｔ、Ｔａなどの接着金属を使用することができる。
【０１０８】
ここで、上部電極４２３ａ〜４２３ｄは、熱溶射法で形成しなく、無電解銅鍍金および電解銅鍍金により形成することもできる。
【０１０９】
ついで、図７ｄに示すように、銅張積層板４１０上に内蔵型キャパシタ４２０ａ〜４２０ｄが出来上がったので、マスク４１５ａ、４１５ｂを除去する。
【０１１０】
その後、本発明の一実施例とは異なり、真空プリントにより樹脂４２５ａ、４２５ｂを平らに充填させる。こうすることにより、本発明の一実施例の場合、ＲＣＣを充填することによって部分的に応力が生じて内部キャパシタ４２０ａ〜４２０ｄに均一でない力が作用してクラックを発生させるか、あるいは積層時にＢステージＲＣＣが内蔵型キャパシタ４２０ａ〜４２０ｄの角部のエッジ部に樹脂が全く充填されなくて生じる空隙欠陥が発生することを防止する役割をする。
【０１１１】
その後、図７ｅに示すように、絶縁層４３１ａ、４３１ｂの片面に銅箔４３２ａ、４３２ｂが形成されたＲＣＣ４３０ａ、４３０ｂを両側に積層する。
【０１１２】
ついで、図７ｆに示すように、ビアホール４３３ａ〜４３３ｄを加工し銅鍍金層４３４ａ〜４３４ｄを形成して上部電極４２３ａ〜４２３ｄに導電性を付与する。
【０１１３】
そして、銅箔層４３２ａ、４３２ｂに回路パターンを形成し、ソルダレジスト４３５ａ、４３５ｂを形成した後、ニッケル−金の鍍金層４３６ａ〜４３６ｄを形成してビアホール４３３ａ〜４３３ｄに導電性を増大させる。
【０１１４】
図８ａないし図８ｆは本発明の第３実施例による高誘電率のキャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【０１１５】
まず、本発明の第３実施例による高誘電率のキャパシタを内蔵したプリント基板を製造するためには、図８ａに示すように、絶縁層５１１と、絶縁層５１１の両側に設けられる銅箔５１２ａ、５１２ｂとからなった銅張積層板５１０を準備する。
【０１１６】
その後、図８ｂに示すように、銅箔５１２ａ、５１２ｂに画像形成工程で配線パターンを形成する。この際、内蔵型キャパシタ５２０ａ〜５２０ｄの下部電極５２１ａ〜５２１ｄも同時に形成する。
【０１１７】
ついで、図８ｃに示すように、回路が形成された銅張積層板５１０に真空プリントで樹脂５１５ａ、５１５ｂを充填する。このような樹脂５１５ａ、５１５ｂによる平坦化は、セラミック材料の境界面の接合力を増大させる。
【０１１８】
ところで、図８ｄに示すように、本発明の第１実施例および第２実施例とは異なり、マスクを使用しないで熱溶射法で誘電体セラミック粉末を溶融させて母材の銅張積層板５１０に噴射することにより、内蔵型キャパシタ５２０ａ〜５２０ｄの誘電薄膜（厚膜も可能である）５２２ａ〜５２２ｄを形成する。
【０１１９】
この際、前処理として、浄化処理、ブラスティング、中間コーティングを行う。ここで、中間コーティングの材料としては、Ｃｒ、Ｐｔ、Ｔａなどの接着金属を使用することができる。
【０１２０】
誘電体粉末として使用される材料は、ＳｒＴｉＯ3、ＢａＴｉＯ3、（Ｂａ，Ｓｒ）ＴｉＯ3、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3、Ｐｂ（Ｔｉ1/3Ｎｂ2/3）Ｏ3、Ｔａ2Ｏ5、およびＡｌ2Ｏ3などがある。
【０１２１】
熱溶射方法により下部電極５２１ａ〜５２１ｄ上に誘電薄膜５２２ａ〜５２２ｄが形成された後、同じ熱溶射法で回路層５２５ａ、５２５ｂを形成し、回路層５２５ａ、５２５ｂをパターニングして上部電極５２３ａ〜５２３ｄを形成する。
【０１２２】
この際にも、誘電薄膜５２２ａ〜５２２ｄと上部電極５２３ａ〜５２３ｄ間の接着力向上のため、前処理として浄化、ブラスティング、中間コーティングを行う。ここで、中間コーティングの材料としては、Ｃｒ、Ｐｔ、Ｔａなどの接着金属を使用することができる。
【０１２３】
ここで、上部電極５２３ａ〜５２３ｄは、熱溶射法で形成しなく、無電解銅鍍金および電解銅鍍金により形成することもできる。
【０１２４】
ついで、図８ｆに示すように、絶縁層５３１ａ、５３１ｂの片面に銅箔５３２ａ、５３２ｂが形成されたＲＣＣ５３０ａ、５３０ｂを両側に積層する。
【０１２５】
ついで、ビアホール５３３ａ〜５３３ｄを加工し銅鍍金層５３４ａ〜５３４ｄを形成して上部電極５２３ａ〜５２３ｄに導電性を付与する。
【０１２６】
そして、銅箔層５３２ａ、５３２ｂに回路パターンを形成し、ソルダレジスト５３５ａ、５３５ｂを形成した後、ニッケル−金の鍍金層５３６ａ〜５３６ｄを形成してビアホール５３３ａ〜５３３ｄに導電性を増大させる。
【図面の簡単な説明】
【０１２７】
【図１ａ】従来技術による重合体厚膜型キャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図１ｂ】従来技術による重合体厚膜型キャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図１ｃ】従来技術による重合体厚膜型キャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図１ｄ】従来技術による重合体厚膜型キャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図１ｅ】従来技術による重合体厚膜型キャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図２ａ】従来技術による、感光性樹脂をコーティングして形成した個別キャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図２ｂ】従来技術による、感光性樹脂をコーティングして形成した個別キャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図２ｃ】従来技術による、感光性樹脂をコーティングして形成した個別キャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図２ｄ】従来技術による、感光性樹脂をコーティングして形成した個別キャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図２ｅ】従来技術による、感光性樹脂をコーティングして形成した個別キャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図２ｆ】従来技術による、感光性樹脂をコーティングして形成した個別キャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図３ａ】従来技術による、容量特性を有する別途の誘電層を介在して形成したキャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図３ｂ】従来技術による、容量特性を有する別途の誘電層を介在して形成したキャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図３ｃ】従来技術による、容量特性を有する別途の誘電層を介在して形成したキャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図４ａ】本発明の一実施例による高誘電率のキャパシタを内蔵したプリント基板の断面図である。
【図４ｂ】本発明のほかの実施例による高誘電率のキャパシタを内蔵したプリント基板の断面図である。
【図５ａ】本発明の一実施例による高誘電率のキャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図５ｂ】本発明の一実施例による高誘電率のキャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図５ｃ】本発明の一実施例による高誘電率のキャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図５ｄ】本発明の一実施例による高誘電率のキャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図５ｅ】本発明の一実施例による高誘電率のキャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図６ａ】本発明に用いられる熱溶射法を示す模式図である。
【図６ｂ】本発明に用いられる熱溶射法の概念図である。
【図７ａ】本発明の第２実施例による高誘電率のキャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図７ｂ】本発明の第２実施例による高誘電率のキャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図７ｃ】本発明の第２実施例による高誘電率のキャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図７ｄ】本発明の第２実施例による高誘電率のキャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図７ｅ】本発明の第２実施例による高誘電率のキャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図７ｆ】本発明の第２実施例による高誘電率のキャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図８ａ】本発明の第３実施例による高誘電率のキャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図８ｂ】本発明の第３実施例による高誘電率のキャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図８ｃ】本発明の第３実施例による高誘電率のキャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図８ｄ】本発明の第３実施例による高誘電率のキャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図８ｅ】本発明の第３実施例による高誘電率のキャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【図８ｆ】本発明の第３実施例による高誘電率のキャパシタを内蔵したプリント基板の製造方法を示す断面図である。
【符号の説明】
【０１２８】
１１０    コア層
１１１、２１１、４１１、５１１    絶縁層
１１２ａ、１１２ｂ    回路層
１２０ａ〜１２０ｄ、２２０ａ〜２２０ｄ、４２０ａ〜４２０ｄ、５２０ａ〜５２０ｄ    内蔵型キャパシタ
１２１ａ〜１２１ｄ、２２１ａ〜２２１ｄ、４２１ａ〜４２１ｄ、５２１ａ〜５２１ｄ    下部電極
１２２ａ〜１２２ｄ、５３１ａ、５３１ｂ    絶縁層
１２３ａ〜１２３ｄ、２２３ａ〜２２３ｄ、４２３ａ〜４２３ｄ、５２３ａ〜５２３ｄ    上部電極
１３１ａ、１３１ｂ、４３１ａ、４３１ｂ    絶縁層
１３３ａ〜１３３ｄ、５１５ａ、５１５ｂ    樹脂
１３４ａ〜１３４ｄ    ブラインドビアホール
１３５ａ、１３５ｂ    フォトレジスト
１３６ａ〜１３６ｄ、２３６ａ〜２３６ｄ、４３６ａ〜４３６ｄ、５３６ａ〜５３６ｄ    ニッケル−金の鍍金層
２１０、３２１、４１０、５１０    銅張積層板
２１２ａ、２１２ｂ、２３２ａ、２３２ｂ、４１２ａ、４１２ｂ、４３２ａ、４３２ｂ、５１２ａ、５１２ｂ、５３２ａ、５３２ｂ    銅箔層
２１５ａ、２１５ｂ、３２２ａ、３２２ｂ、４１５ａ、４１５ｂ    キャパシタパターニングマスク
２２２ａ〜２２２ｄ、４２２ａ〜４２２ｄ、５２２ａ、５２２ｂ    誘電体薄膜
２３０ａ、２３０ｂ、４３０ａ、４３０ｂ、５３０ａ、５３０ｂ    ＲＣＣ
２３１ａ、２３１ｂ    絶縁層
２３３ａ〜２３３ｄ、４３３ａ〜４３３ｄ、５３３ａ〜５３３ｄ    ビアホール
２３４ａ〜２３４ｄ、４３４ａ〜４３４ｄ、５３４ａ〜５３４ｄ    銅鍍金層
２３５ａ、２３５ｂ、４３５ａ、４３５ｂ、５３５ａ、５３５ｂ    ソルダレジスト
３１０    熱溶射銃
３２０    母材
４２５ａ、４２５ｂ    樹脂
【図１ａ】
2006066854.tif 000004
【図１ｂ】
2006066854.tif 000005
【図１ｃ】
2006066854.tif 000006
【図１ｄ】
2006066854.tif 000007
【図１ｅ】
2006066854.tif 000008
【図２ａ】
2006066854.tif 000009
【図２ｂ】
2006066854.tif 000010
【図２ｃ】
2006066854.tif 000011
【図２ｄ】
2006066854.tif 000012
【図２ｅ】
2006066854.tif 000013
【図２ｆ】
2006066854.tif 000014
【図３ａ】
2006066854.tif 000015
【図３ｂ】
2006066854.tif 000016
【図３ｃ】
2006066854.tif 000017
【図４ａ】
2006066854.tif 000018
【図４ｂ】
2006066854.tif 000019
【図５ａ】
2006066854.tif 000020
【図５ｂ】
2006066854.tif 000021
【図５ｃ】
2006066854.tif 000022
【図５ｄ】
2006066854.tif 000023
【図５ｅ】
2006066854.tif 000024
【図６ａ】
2006066854.tif 000025
【図６ｂ】
2006066854.tif 000026
【図７ａ】
2006066854.tif 000027
【図７ｂ】
2006066854.tif 000028
【図７ｃ】
2006066854.tif 000029
【図７ｄ】
2006066854.tif 000030
【図７ｅ】
2006066854.tif 000031
【図７ｆ】
2006066854.tif 000032
【図８ａ】
2006066854.tif 000033
【図８ｂ】
2006066854.tif 000034
【図８ｃ】
2006066854.tif 000035
【図８ｄ】
2006066854.tif 000036
【図８ｅ】
2006066854.tif 000037
【図８ｆ】
2006066854.tif 000038