(57)【要約】【課題】  オーディオアンプまたはヘッドホンアンプにおいて、スタンバイ／スタンバイ解除を短期間で行ったときに発生するポップ音（ボツ音）を簡単な回路で抑制する。【解決手段】  オーディオアンプまたはヘッドホンアンプの出力とＧＮＤ間に抵抗素子を設けて、出力部分のＤＣカットのコンデンサに蓄えられた電荷を２０Ｈｚに相当する時定数よりも充分遅いスピードで放電するとともに、オーディオアンプまたはヘッドホンアンプの出力とアナログ基準電圧を出力するバッファ回路の入力側との間にスタンバイ時に導通するスイッチを設けて、スタンバイ時にＤＣカットのコンデンサの電圧とアナログ基準電圧発生回路の初期電圧を一致させることで、スタンバイ後、短期間でスタンバイ解除を行った場合に発生するポップ音（ボツ音）を抑制する。【選択図】  図２
2006020241.tif 000002
【特許請求の範囲】
【請求項１】
入力段に直流カット用のコンデンサを介して音声信号が供給され、出力段に直流阻止用のコンデンサを介して負荷に接続されたパワーアンプと、
このパワーアンプの出力端と接地間に設けた抵抗素子と、
アナログ基準電圧を出力するバッファ回路と、
を具備し、
上記バッファ回路の入力側と上記パワーアンプの出力間に設けたスイッチから構成されたことを特徴とするポップ音防止回路。
【請求項２】
前記抵抗素子は、少なくともスタンバイ時あるいはパワーのオフ時に、前記直流阻止用のコンデンサに蓄えられた電荷を２０Ｈｚに相当する時定数よりも充分遅い速度で放電する様に成したことをと特徴とする請求項１記載のポップ音防止回路。
【請求項３】
前記スイッチは、スタンバイ時あるいはパワーのオフ時にオンして、スタンバイ解除時あるいはパワーのオン時にオフして、スタンバイ時に前記直流阻止のコンデンサの電圧と前記バッファ回路の初期電圧を一致させることで、スタンバイ後、短期間でスタンバイ解除を行った場合に発生するポップ音を抑制する様に成したことを特徴とする請求項１記載のポップ音防止回路。
【請求項４】
前記抵抗素子と前記スイッチ素子から構成されたポップ音防止回路を設けたことを特徴とする請求項１記載のオーディオアンプまたはヘッドホンアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はオーディオアンプまたはヘッドホンアンプのポップ音（ボツ音）防止回路に係わり、特に、オーディオアンプまたはヘッドホンアンプの、スタンバイ後、短期間でスタンバイ解除を行った場合に発生するポップ音を抑制する様になしたポップ音防止回路に関する。
【背景技術】
【０００２】
近年、携帯電話の多機能化が進み、携帯電話でゲームを行ったりＴＶを見たり音楽を聞いたりすることが行われるようになってきている。周囲に他人がいる場合、利用者はヘッドホンを装着して音声を聴くことになる。この様な従来のヘッドホンアンプの１形態例を図４に示す。通常、ヘッドホンアンプには２ｃｈ分の回路が必要であるが説明を簡単にするために図４では１ｃｈ分に必要な回路のみを示す。
【０００３】
図４Ａに於いて、Ｔ１は音声信号の入力端子で、他のＩＣのデジタルーアナログ変換回路（ＤＡＣ）の出力端等に接続されている。入力端子Ｔ２には着信を知らせる割り込み信号が入力される。入力端子Ｔ１，Ｔ２には、例えば１μＦのＤＣカットのコンデンサＣ１，Ｃ２の１方の電極に接続され、音声信号や割り込み信号が入力される。コンデンサＣ１，Ｃ２の他方の電極には夫々３連のスイッチＳＷ１１，ＳＷ１２，ＳＷ１３およびＳＷ２１，ＳＷ２２，ＳＷ２３の固定接点に接続され、スイッチＳＷ１１とＳＷ２１の可動接点は抵抗Ｒ１１とＲ２１に接続され、抵抗Ｒ１１とＲ２１の他端はオペアンプ１及びオペアンプ２のマイナス端子に接続されている。抵抗Ｒ１１とＲ２１の他端は夫々抵抗Ｒ１２とＲ２２に接続され、抵抗Ｒ１２とＲ２２の他端は夫々オペアンプ１および２の出力端に接続されている。
【０００４】
スイッチＳＷ１２とＳＷ２２の可動接点は夫々抵抗Ｒ１３とＲ２３に接続され、これら抵抗Ｒ１３とＲ２３の他端およびスイッチＳＷ１３とＳＷ２３の可動接点は夫々オペアンプ１および２の出力端に接続されている。
【０００５】
オペアンプ１および２のプラス端子には基準入力端子Ｔ３とＴ７を介してアナログ信号用の基準電圧（ＡＧＮＤ）が供給される。例えば、基準電圧（ＶＲＥＧ）を抵抗分割した電圧、あるいは、ＬＡＭＰ波形発生回路の前段に接続されたバンドギャップレギレータ回路（ＢＧＲ回路）の出力に基づいて発生したＶＲＥＦ＝｛（Ｒｒｅｆ＋Ｒｂｇｒ）／Ｒｂｇｒ｝×ＶＢＧＲ等である。オペアンプ１の電源端子Ｔ４には例えば,電源レギュレータから２.８Ｖの出力電圧が供給され、オペアンプ２の電源端子Ｔ８には電源電圧ＶＤＤ１が供給される。
【０００６】
オペアンプ１及び２の出力は夫々抵抗Ｒ３１Ａと抵抗Ｒ３１Ｂを介して、パワーアンプ用のオペアンプ３のマイナス端子に接続されている。オペアンプ３のマイナス端子と出力間には抵抗Ｒ３２と抵抗Ｒ３３の直列回路が接続されている。オペアンプ３のプラス端子には、アナログ信号用の基準電圧（ＡＧＮＤ）が基準端子Ｔ５を介して供給され、電源端子Ｔ６には電源デバイスを介してバッテリー電圧３.１Ｖ〜４.５Ｖ（ＶＢＡＴ）が供給される。オペアンプ３の出力は出力端子Ｔ９に接続され、抵抗Ｒ３２とＲ３３の接続点からコンデンサＣ４の接続端子Ｔ１０に接続されている。
【０００７】
音声信号の出力端子Ｔ９は、例えば、２２０μＦのＤＣカット用のコンデンサＣ３を介して、内部インピーダンス１６Ωあるいは３２ΩなどのヘッドホンＨＰに接続されている。出力端子Ｔ９と接続端子Ｔ１０間にはコンデンサＣ４が接続されている。このコンデンサＣ４は低域側で減衰した特性を補正するための低域特性補正用のコンデンサで、抵抗Ｒ３３×コンデンサＣ４の値で定まるカットオフ周波数により低い領域でオペアンプ３のゲインが補正される。
【０００８】
オペアンプ１と抵抗Ｒ１１と抵抗Ｒ１２は入力端子Ｔ１側の入力（反転）バッファを構成する。オペアンプ２と抵抗Ｒ２１と抵抗Ｒ２２は割り込み信号側の入力（反転）バッファを構成する。オペアンプ３と抵抗Ｒ３１Ａと抵抗Ｒ３１Ｂと抵抗Ｒ３２と抵抗Ｒ３３は出力（反転）バッファを構成する。
【０００９】
図４Ｂはアナログ基準電圧発生回路を示すもので、ランプ（ＬＡＭＰ）波形発生回路５の出力は抵抗Ｒ２を介してオペアンプ４のプラス端子およびコンデンサＣ５に接続され、オペアンプ４の出力はマイナス入力端子に接続されている。オペアンプ４の出力は出力端子Ｔ１１とコンデンサＣ６に接続され、コンデンサＣ５とＣ６の他端は夫々接地されている。ランプ波形発生回路５は、例えばＢＧＲ回路出力に基づいて参照電圧ＶＲＥＦを発生し、抵抗Ｒ２とコンデンサＣ５はフィルタ回路を構成して参照電圧ＶＲＥＦの立ち上がり波形を滑らかにして安定化してＦＩＬＯＵＴに出力し、オペアンプ４はアナログ基準電圧出力用のアナログバッファで、フィルタ回路出力ＦＩＬＯＵＴと同じ電圧を各アナログ回路に供給する。コンデンサＣ６はアナログ基準電圧ＡＧＮＤを安定化するためのコンデンサである。
【００１０】
上述の構成の音声信号側の経路の動作を説明すると、スタンバイ解除時には、スイッチＳＷ１１＝ＯＦＦ、スイッチＳＷ１２＝ＯＮ、スイッチＳＷ１３＝ＯＮで、小さなＯＮ抵抗を持つスイッチＳＷ１３を介してＤＣカット用のコンデンサＣ１を速やかに充電して、オペアンプ１のアナログ基準電圧ＡＧＮＤのレベルまで立ち上げる。音声信号をミュートする場合には、スイッチＳＷ１１＝ＯＦＦ、スイッチＳＷ１２＝ＯＮ、スイッチＳＷ１３＝ＯＦＦで、オペアンプ１はボルテージフォロワとして動作してアナログ基準電圧ＡＧＮＤを出力して、大きな抵抗値を持つ抵抗Ｒ１３を介してＤＣカット用のコンデンサＣ１のＤＣレベルを保持する。音声信号を入力する場合には、スイッチＳＷ１１＝ＯＮ、スイッチＳＷ１２＝ＯＦＦ、スイッチＳＷ１３＝ＯＦＦで、オペアンプ１はゲインＲ１２／Ｒ１１の反転アンプとして動作する。
【００１１】
同様に、上述の構成の割り込み信号側の経路の動作を説明すると、スタンバイ解除時には、スイッチＳＷ２１＝ＯＦＦ、スイッチＳＷ２２＝ＯＮ、ＳＷ２３＝ＯＮで、小さなＯＮ抵抗を持つＳＷ２３を介してＤＣカット用のコンデンサＣ２を速やかに充電して、オペアンプ２のアナログ基準電圧ＡＧＮＤのレベルまで立ち上げる。割り込み信号をミュートする場合には、スイッチＳＷ２１＝ＯＦＦ、スイッチＳＷ２２＝ＯＮ、スイッチＳＷ２３＝ＯＦＦで、オペアンプ２はボルテージフォロワとして動作してアナログ基準電圧ＡＧＮＤを出力して、大きな抵抗値を持つ抵抗Ｒ２３を介してＤＣカット用のコンデンサのＤＣレベルを保持する。割り込み信号を入力する場合には、スイッチＳＷ２１＝ＯＮ、スイッチＳＷ２２＝ＯＦＦ、スイッチＳＷ２３＝ＯＦＦで、オペアンプ２はゲインＲ２２／Ｒ２１の反転アンプとして動作する。
【００１２】
図４Ａで抵抗Ｒ３１Ａ＝抵抗Ｒ３１Ｂ＝抵抗Ｒ３１としたとき、オペアンプ１の出力をＶｏｐ１、Ｏオペアンプ２の出力をＶｏｐ２とした場合、オペアンプ３は（Ｖｏｐ１＋Ｖｏｐ２）／２を仮想入力源とし、ゲインが抵抗Ｒ３２／抵抗（Ｒ３１／２）の反転アンプとして動作する。音声信号の周波数がＲ３３×Ｃ４の値で定まるカットオフ周波数よりも低い場合には、ゲインは抵抗（Ｒ３２＋Ｒ３３）／抵抗（Ｒ３１／２）に補正される。
【００１３】
音声信号のみを出力する通常の場合は、スイッチＳＷ１１＝ＯＮ、スイッチＳＷ１２＝ＯＦＦ、スイッチＳＷ１３＝ＯＦＦ、スイッチＳＷ２１＝ＯＦＦ、スイッチＳＷ２２＝ＯＮ、スイッチＳＷ２３＝ＯＦＦの状態で、オペアンプ１の出力からは音声信号が出力されて、オペアンプ２の出力からは基準電圧ＡＧＮＤが出力されて、オペアンプ３の出力からは音声信号のみが出力される。
【００１４】
着信時には、スイッチＳＷ２１＝ＯＦＦからＯＮ、スイッチＳＷ２２＝ＯＮからＯＦＦに切り替わり、オペアンプ２の出力からは割り込み音が出力されて、オペアンプ３の出力からは音声信号と割り込み音を重ね合わせた信号が出力されて、利用者に着信があったことが知らされる。
【００１５】
上記した、アナログ基準電圧ＡＧＮＤを出力する基準電圧発生回路から出力される定電圧の立ち上がりを遅くすることが可能な電源電圧発生回路をオーディオ信号処理系の電源回路に用いて電源投入時のポップ音やノイズの発生を防止するようにした電圧発生回路は特許文献１に開示されている。
【００１６】
図５は、上記特許文献１に開示されている電圧発生回路をしめすものであり 電圧発生回路から出力される定電圧の立ち上がりを、スロースタートとするために、 基準電圧回路２０にスロースタート用コンデンサＣ２０を併設し、定電圧回路２１に出力される基準電圧ＶＲＥＦの立ち上がりを遅くしている。また、基準電圧ＶＲＥＦの供給を受ける定電圧回路２１のオペアンプ２２を、基準電圧ＶＲＥＦ の立ち上がり（例えば０Ｖの時）から動作可能とし、基準電圧ＶＲＥＦ に応じた定電圧＋ＶO を出力するようにし、これにより、出力トランジスタＱ９から出力される定電圧＋ＶO がゆっくり立ち上がるので、この定電圧＋ＶO が供給される動作回路等では負荷の大きさに影響を受けることなく、オーディオの信号処理系等の電源回路に用いた場合、電源投入時にポップ音やノイズの発生を防止している。
【特許文献１】特開平８−６９３３２号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【００１７】
一般に携帯電話等の携帯機器においては、待機時の消費電力を極力抑えなければならないので、待機時に、アナログ基準電圧ＡＧＮＤのレベルを保持するための電流を流し続けることは難しい。このため、パワーＯＮ／ＯＦＦ毎に音声信号用の入出力端子Ｔ１，Ｔ９に設けられたＤＣカットのコンデンサＣ１，Ｃ３を充電したり放電したりすることになる。
【００１８】
図６に図４Ａで説明した、出力用のオペアンプ３をスタンバイ時にロウレベルを出力するオペアンプとして設計した場合の従来のヘッドホンアンプの出力波形を示す。図６で縦軸は電圧を横軸は時間を示すもので実線の波形は参照電圧波形ＶＲＥＦ、１点鎖線で示すものは音声出力端子Ｔ９での出力波形（ＨＰＱＵＴ）、破線で示すものは図４ＢのＦＩＬＯＵＴおよびＡＧＮＤならびにＨＰＯＵＴが略同一の電圧とした場合の波形である。図６で、一度動作した後に再びスタンバイになる時間ｔ１のときに、出力電圧が中間レベルから一気にロウレベルに変化するため、ポップ音（ボツ音）２３が発生してしまう。
【００１９】
出力用のオペアンプ３をスタンバイにする前に、アナログ基準電圧発生回路の出力の方をゆっくり下げるようにした場合は、制御信号を受けた後に自動的にアナログ回路のＯＮ／ＯＦＦをシーケンシャル制御する回路が必要となり。一度動作させた後に短期間でスタンバイ／スタンバイ解除を行ったときに誤動作しないようするためには複雑な制御回路が必要になる課題を有する。
【００２０】
図７に図４Ａの出力用のオペアンプ３をスタンバイ時に出力がハイインピーダンスになるオペアンプとして設計した場合の従来のヘッドホンアンプの出力波形を示す。出力用のＤＣカットコンデンサＣ３の値は数百μＦと大きいため、スタンバイになったときにはすぐにコンデンサＣ３に蓄積された電荷が抜けきらないで数十秒の時間でゆっくり放電することになる。このため、出力波形ＨＰＯＵＴＲと基準電圧発生回路の出力波形ＦＩＬＯＵＴは異なる波形で変化する。動作後にスタンバイにしてさらに再び動作させた時間Ｔ２のときに、出力電圧がＤＣカットのコンデンサＣ３に蓄えられていた中間レベルからアナログ基準電圧発生回路が出力しようとするＦＩＬＯＵＴの電圧に一気に変化するため、ポップ音（ボツ音）２４が発生する課題を有している。
【００２１】
即ち、オーディオアンプまたはヘッドホンアンプを構成する出力用のオペアンプをスタンバイ時にロウレベルを出力するオペアンプとして設計した場合、一度動作した後に再びスタンバイになるときに、出力電圧が中間レベルから一気にロウレベルに変化するため、ポップ音（ボツ音）が発生してしまう。出力用のオペアンプをスタンバイにする前にアナログ基準電圧発生回路の出力をゆっくり下げるようにした場合は、一度動作させた後に短期間でスタンバイ／スタンバイ解除を行ったときに誤動作しないよう複雑な制御が必要になる。また、出力用のオペアンプをスタンバイ時に出力がハイインピーダンスになるオペアンプとして設計した場合、動作後にスタンバイにしてさらに動作させるときに、出力電圧がＤＣカットのコンデンサＣ３に蓄えられていた中間レベルからアナログ基準電圧発生回路が出力しようとするレベルに変化するため、ポップ音（ボツ音）が発生してしまうことになる。
【００２２】
また、特許文献１に開示された構成ではパワーＯＦＦした後（基準電圧に０．６Ｖの電圧が掛かった状態）に再びパワーＯＮにすればポップ音が発生する課題を有する。
【００２３】
本発明は、叙上の課題を解決するために成されたもので、オーディオアンプやヘッドホンアンプにおいて、パワーＯＮ／ＯＦＦ時に、耳障りなポップ音が発生し、特に、携帯電話等の携帯機器においては、待機時の消費電力を極力抑えなければならないので、待機状態でアナログ基準電圧のレベルを保持するための電流を流し続けることは難しい。このため、パワーＯＮ、パワーＯＦＦする毎に音声信号用の入出力端子のＤＣカットのコンデンサを充放電することになり、その際にポップ音が発生することとなる。本発明は、スタンバイ／スタンバイ解除を短期間で行った場合に発生するポップ音（ボツ音）を抑制するポップ音防止回路を得ようとするものである。
【課題を解決するための手段】
【００２４】
第１の本発明は、入力段に直流カット用のコンデンサを介して音声信号が供給され、出力段に直流阻止用のコンデンサを介して負荷に接続されたパワーアンプと、このパワーアンプの出力端と接地間に設けた抵抗素子と、アナログ基準電圧を出力するバッファ回路と、を具備し、このバッファ回路の入力側とパワーアンプの出力間に設けたスイッチから構成されたことを特徴とするポップ音防止回路としたものである。
【００２５】
第２の本発明は、第１の発明の抵抗素子とスイッチ素子から構成されたポップ音防止回路を設けたことを特徴とするオーディオアンプまたはヘッドホンアンプとしたものである。
【発明の効果】
【００２６】
本発明によれば、オーディオアンプまたはヘッドホンアンプの出力と接地間に抵抗素子を設けて、出力部分の直流阻止のコンデンサに蓄えられた電荷を２０Ｈｚに相当する時定数よりも充分遅い速度で放電することで、スタンバイ後、数秒でスタンバイ解除を行った場合の直流阻止のコンデンサの電圧とアナログ基準電圧発生回路の出力（バッファ回路の入力電圧）の初期電圧の差を小さくしてポップ音（ボツ音）を抑制できる。また、本発明によれば、オーディオアンプまたはヘッドホンアンプの出力とアナログ基準電圧を出力するバッファ回路の入力側との間にスタンバイ時に導通するスイッチを設けて、スタンバイ時にＤＣカットのコンデンサの電圧とアナログ基準電圧発生回路の初期電圧を一致させることで、スタンバイ後、数百ｍｓｅｃでスタンバイ解除を行った場合に発生するポップ音（ボツ音）を抑制できる効果を有する。
【発明を実施するための最良の形態】
【００２７】
以下、本発明のポップ音防止回路の構成を図１から図３によって説明する。図１は本発明のポップ音防止回路、図２は本発明のポップ音防止回路を設けたヘッドホンアンプの１形態例を示す回路図、図３は本発明のポップ音防止回路を設けたヘッドホンアンプの出力波形を示す波形図である。尚、従来の図４との対応部分には同一符号を付して説明する。
【００２８】
図１に示す様に本発明のポップ音防止回路は、少なくとも、出力端子Ｔ９と接地間に設けた抵抗素子Ｒ４１と、出力端子Ｔ９とアナログ基準電圧を出力するバッファ回路の入力側ＦＩＬＯＵＴや参照電圧側ＶＲＥＦ等との間に設けたスイッチＳＷ４１から構成されている。
【００２９】
また、本発明によれば、上記抵抗素子Ｒ４１は、少なくともスタンバイ時あるいはパワーＯＦＦに、出力部分のＤＣカットのコンデンサＣ３に蓄えられた電荷を２０Ｈｚに相当する時定数よりも充分遅い速度で放電する。好ましくは、抵抗素子Ｒ４１と接地間にスイッチ４２を設けて、スタンバイ解除時にはスイッチ４２をＯＦＦすることで抵抗Ｒ４１に流れる電流をカットすることができる。
【００３０】
さらに、本発明によれば、スイッチＳＷ４１は、スタンバイ時あるいはパワーＯＦＦにＯＮして、スタンバイ解除時あるいはパワーＯＮにＯＦＦして、スタンバイ時にＤＣカットのコンデンサＣ３出力端子Ｔ９のＨＰＯＵＴの電圧とアナログ基準電圧発生回路（ランプ波形発生回路）のＶＲＥＦの初期電圧を一致させることで、スタンバイ後、短期間でスタンバイ解除を行った場合に発生するポップ音（ボツ音）を抑制することができる。
【００３１】
図２に本発明のポップ音防止回路を設けた１ＣＨ分のヘッドホンアンプの１形態例の回路図を示す。図２に於いて、Ｔ１は音声信号の入力端子で、他のＩＣのデジタルーアナログ変換回路（ＤＡＣ）の出力端等に接続されている。入力端子Ｔ２には着信を知らせる割り込み信号が入力される。入力端子Ｔ１，Ｔ２には、例えば１μＦのＤＣカット用のコンデンサＣ１，Ｃ２の１方の電極に接続され、音声信号や割り込み信号が入力される。コンデンサＣ１，Ｃ２の他方の電極には夫々３連のスイッチＳＷ１１，ＳＷ１２，ＳＷ１３およびＳＷ２１，ＳＷ２２，ＳＷ２３の固定接点に接続され、スイッチＳＷ１１とＳＷ２１の可動接点は抵抗Ｒ１１とＲ２１に接続され、抵抗Ｒ１１とＲ２１の他端はオペアンプ１及びオペアンプ２のマイナス端子に接続されている。抵抗Ｒ１１とＲ２１の他端は夫々抵抗Ｒ１２とＲ２２に接続され、抵抗Ｒ１２とＲ２２の他端は夫々オペアンプ１およびオペアンプ２の出力端に接続されている。
【００３２】
スイッチＳＷ１２とスイッチＳＷ２２の可動接点は夫々抵抗Ｒ１３と抵抗Ｒ２３に接続され、これら抵抗Ｒ１３と抵抗Ｒ２３の他端およびスイッチＳＷ１３とスイッチＳＷ２３の可動接点は夫々オペアンプ１およびオペアンプ２の出力端に接続されている。
【００３３】
オペアンプ１およびオペアンプ２のプラス端子には基準入力端子Ｔ３とＴ７を介してアナログ信号用の基準電圧（ＡＧＮＤ）が供給される。例えば、基準電圧（ＶＲＥＧ）を抵抗分割した電圧、あるいは、アナログ基準電圧発生回路を構成する、ＬＡＭＰ波形発生回路５の前段に接続されたバンドギャップレギレータ回路（ＢＧＲ回路）の出力に基づいて発生した参照電圧ＶＲＥＦ＝｛（Ｒｒｅｆ＋Ｒｂｇｒ）／Ｒｂｇｒ｝×ＶＢＧＲ等である。オペアンプ１の電源端子Ｔ４には例えば,電源レギュレータから２.８Ｖの出力電圧が供給され、オペアンプ２の電源端子Ｔ８には電源電圧ＶＤＤ１が供給される。
【００３４】
オペアンプ１及びオペアンプ２の出力は夫々抵抗Ｒ３１Ａと抵抗Ｒ３１Ｂを介して、パワーアンプ用のオペアンプ３のマイナス端子に接続されている。オペアンプ３のマイナス端子と出力間には抵抗Ｒ３２と抵抗Ｒ３３の直列回路が接続されている。オペアンプ３のプラス端子には、アナログ信号用の基準電圧（ＡＧＮＤ）が基準端子Ｔ５を介して供給され、電源端子Ｔ６には電源デバイスを介してバッテリー電圧３.１Ｖ〜４.５Ｖ（ＶＢＡＴ）が供給される。オペアンプ３の出力は出力端子Ｔ９に接続され、抵抗Ｒ３２とＲ３３の接続点および接続端子Ｔ１０間はリードで接続されている。
【００３５】
音声信号の出力端子Ｔ９は、例えば、２２０μＦのＤＣカット用のコンデンサＣ３を介して、内部インピーダンス１６Ωあるいは３２ΩなどのヘッドホンＨＰに接続されている。出力端子Ｔ９と接続端子Ｔ１０間にはコンデンサＣ４が接続されている。このコンデンサＣ４は低域側で減衰した特性を補正するための低域特性補正用のコンデンサで、抵抗Ｒ３３×コンデンサＣ４の値で定まるカットオフ周波数により低い領域でオペアンプ３のゲインが補正される。
【００３６】
オペアンプ１と抵抗Ｒ１１と抵抗Ｒ１２は入力端子Ｔ１側の入力（反転）バッファを構成し、オペアンプ２と抵抗Ｒ２１と抵抗Ｒ２２は割り込み信号側の入力（反転）バッファを構成し、オペアンプ３と抵抗Ｒ３１Ａと抵抗Ｒ３１Ｂと抵抗Ｒ３２と抵抗Ｒ３３は出力（反転）バッファを構成している。
【００３７】
アナログ基準電圧発生回路を構成する、ランプ（ＬＡＭＰ）波形発生回路５の出力は抵抗Ｒ２を介してオペアンプ４のプラス（非反転）入力端子およびコンデンサＣ５に接続され、オペアンプ４の出力はマイナス（反転）入力端子に接続されている。オペアンプ４の出力は出力端子Ｔ１１とコンデンサＣ６に接続され、コンデンサＣ５とＣ６の他端は夫々接地されている。ランプ波形発生回路５は、例えばＢＧＲ回路出力に基づいて参照電圧ＶＲＥＦを発生し、抵抗Ｒ２とコンデンサＣ５はフィルタ回路を構成して参照電圧ＶＲＥＦの立ち上がり波形を滑らかにして安定化してＦＩＬＯＵＴに出力し、オペアンプ４はアナログ基準電圧出力用のアナログバッファで、フィルタ回路出力ＦＩＬＯＵＴと同じ電圧を各アナログ回路に供給する。コンデンサＣ６はアナログ基準電圧ＡＧＮＤを安定化するためのコンデンサである。
【００３８】
本発明では、上述の構成に図１で説明したポップ防止回路６をヘッドホンアンプの出力電圧ＨＰＯＵＴＲの供給される出力端子Ｔ９とアナログ基準電圧を出力するバッファ回路４の入力電圧ＦＩＬＯＵＴが供給されるプラス入力端子の間に配置したものである。Ｔ１２はスタンバイ（ＳＴＡＮＤＢＹ）制御用の入力端子であり、ヘッドホンアンプＨＰの出力用のオペアンプ３はスタンバイ時に出力がハイインピーダンスになる構成と成されている。
【００３９】
即ち、図２において、オペアンプ３の出力端子Ｔ９とバッファ回路４の入力電圧ＦＩＬＯＵＴが供給されるプラス入力端子の間にスイッチＳＷ４１を接続し、スイッチＳＷ４１の固定接点と接地間に抵抗Ｒ４１とスイッチＳＷ２４の直列回路を接続したポップ音防止回路６が配置されている。スイッチＳＷ４１およびスイッチＳＷ４２は制御端子Ｔ１２に供給されるスタンバイ制御信号ＳＴＡＮＤＢＹによってＯＮ、ＯＦＦ制御される。
【００４０】
上述の構成においての動作を以下に説明する。今、アナログ基準電圧発生回路のオペアンプ４の参照電圧ＡＧＮＤ＝１．４Ｖで、出力用のＤＣカットのコンデンサＣ３の容量を２２０μＦとし、ポップ音として許容できる電圧差を３.５ｍすると、少なくともスタンバイ時あるいはパワーＯＦＦ時に、ＤＣカットのコンデンサＣ３に蓄えられた電荷を２０Ｈｚに相当する時定数よりも充分遅い速度で放電すると、周波数ｆ＝１／２πτ＝１／（２π×２２０μF×Ｒ４１）≪２０Ｈｚであるので、抵抗Ｒ４１≫３６．２Ωとなる。
【００４１】
ここで、ヘッドホンアンプ用のオペアンプ１乃至４をＣＭＯＳ集積回路で設計した場合、オペアンプ３の出力ＯＮ抵抗は数百Ω程度となる。このため、抵抗Ｒ４１の値としてオペアンプ３の出力ＯＮ抵抗の１桁上の値として、３６．２Ωの５０倍の１．８１ｋΩを選択すると、ヘッドホンアンプが一度動作した後、スタンバイ状態になって出力電圧ＨＰＯＵＴＲが３.５ｍＶまで放電するには、１.４Ｖ×ｅ（−６）≒３．５ｍＶであるので、約６τの時間がかかる。したがって、６τ＝２２０μＦ×１．８１ｋΩ×６＝約２.４秒で放電が終了する。これ以上の時間を経てから、再びスタンバイ解除すればポップ音を充分小さくすることが出来る。
【００４２】
ところで、抵抗４１に直流的に流れる電流は１.４Ｖ／１.８１ｋΩ≒７７０μＡとなり、携帯機器としては無視できない電流値なので、好ましくは、抵抗Ｒ４１と接地との間にスイッチＳＷ４２を設けて、スタンバイ解除時にはスイッチＳＷ４２をＯＦＦすることで抵抗Ｒ４１に流れる電流をカットするように成す。
【００４３】
通常の場合には、抵抗Ｒ４１を設けるだけで問題ないが、スタンバイ状態にした後、６τより短い期間で再び動作させようとした場合には、出力のＤＣカットのコンデンサＣ３に残っていた電荷をアナログ基準電圧用バッファ回路４の入力側の電圧まで一度引き戻してから充電を再開するので、ポップ音を除去し切れないことになる。
【００４４】
本発明のポップ音防止回路６を構成するスイッチＳＷ４１は、出力端子Ｔ９の出力電圧ＨＰＯＵＴＲとアナログ基準電圧を出力するバッファ回路４の入力側電圧ＦＩＬＯＵＴや参照電圧ＶＲＥＦ等との間に設けられており、スタンバイ時あるいはパワーＯＦＦにＯＮして、スタンバイ解除時あるいはパワーＯＮにＯＦＦして、スタンバイ時にＤＣカットのコンデンサＣ３のＨＰＯＵＴの電圧とアナログ基準電圧発生回路の初期電圧を一致させると、スタンバイ状態である時間ｔ１から時間ｔ２の期間、ＨＰＯＵＴの電圧とＦＩＬＯＵＴの電圧は同じ波形で放電されてゆく。したがって、短期間でスタンバイ解除を行った時間ｔ２のときでも、図３のポップ音防止回路を設けたヘッドホンアンプの出力波形に示す様にＤＣカットのコンデンサＣ３の電圧とアナログ基準電圧用バッファ回路４が出力しようとする初期電圧が一致しているので、ポップ音が発生することを抑制出来る。
【図面の簡単な説明】
【００４５】
【図１】本発明のポップ音防止回路部分を示す回路図である。
【図２】本発明のポップ音防止回路をヘッドホンアンプに適用した１形態例を示す回路図である。
【図３】本発明のポップ音防止回路を設けたヘッドホンアンプの出力波形を示す波形図である。
【図４】従来のヘッドホンアンプに適用した１形態例を示す回路図である。
【図５】従来のポップ音防止効果を有する基準電圧発生回路の１形態例を示す回路図である。
【図６】従来のヘッドホンアンプの出力波形を示す波形図である。
【図７】従来のヘッドホンアンプの出力波形を示す他の波形図である。
【符号の説明】
【００４６】
１，２，３，４，２２Ｌ，２２Ｒ・・・オペアンプ、５・・・ランプ波形発生回路、６・・・ホップ音防止回路、Ｃ１，Ｃ２・・・入力コンデンサ、Ｃ３・・・出力コンデンサ
【図１】
2006020241.tif 000003
【図２】
2006020241.tif 000004
【図３】
2006020241.tif 000005
【図４】
2006020241.tif 000006
【図５】
2006020241.tif 000007
【図６】
2006020241.tif 000008
【図７】
2006020241.tif 000009