(57)【要約】【課題】ベリードチャンネルＭＯＳトランジスタを使用したＣＭＯＳイメージセンサを提供する。【解決手段】ＣＭＯＳイメージセンサは光変換素子、及びソースフォロアトランジスタを具備する。光変換素子は入射する光エネルギに応答して電流信号を発生させフローティングノードの電圧を変化させる。ソースフォロアトランジスタは第１導電型の物質がドーピングされたソース領域及びドレイン領域、第１導電型と反対の第２導電型の物質がドーピングされたゲート領域、ゲート領域下の前記ソース領域とドレイン領域との間に位置する第１導電型ベリードチャンネルを具備する。また、ソースフォロアトランジスタはフローティングノードの電圧信号を増幅し第１信号を出力する。従って、ＣＭＯＳイメージセンサはノイズが減少し、イメージデータを正確で安全に出力することができる。【選択図】    図６
2006157000.tif 000002
【特許請求の範囲】
【請求項１】
入射する光エネルギに応答して電流信号を発生させフローティングノードの電圧を変化させる光変換素子と、
第１導電型の物質がドーピングされたソース領域及びドレイン領域、前記第１導電型と相補的な第２導電型の物質がドーピングされたゲート領域、前記ゲート領域下の前記ソース領域と前記ドレイン領域との間に位置する前記第１導電型のベリードチャンネルを具備し、前記フローティングノードの電圧を増幅し第１信号を出力するソースフォロアトランジスタと、
を具備することを特徴とするＣＭＯＳイメージセンサ。
【請求項２】
前記ベリードチャンネルは、
前記第１導電型の物質がドーピングされ、前記ソース領域または前記ドレイン領域のドーピング濃度より低くドーピングされることを特徴とする請求項１記載のＣＭＯＳイメージセンサ。
【請求項３】
前記第１導電型の物質がＮ型物質であり、前記第２導電型の物質がＰ型物質であるか、又は、前記第１導電型の物質がＰ型物質であり、前記第２導電型の物質がＮ型物質であることを特徴とする請求項２記載のＣＭＯＳイメージセンサ。
【請求項４】
前記第１導電型の物質は、元素周期率表の第５族に属する元素からなる物質であり、前記第２導電型の物質は元素周期率表の第３族に属する元素からなる物質であることを特徴とする請求項３記載のＣＭＯＳイメージセンサ。
【請求項５】
前記ＣＭＯＳイメージセンサは、
ロー選択信号に応答して前記第１信号を出力端子に出力するロー選択トランジスタをさらに具備することを特徴とする請求項１記載のＣＭＯＳセンサ。
【請求項６】
前記ロー選択トランジスタは、
前記第１導電型の物質がドーピングされたソース領域及びドレイン領域、前記第２導電型の物質がドーピングされたゲート領域、前記ゲート領域下の前記ソース領域と前記ドレイン領域との間に位置するベリードチャンネルを具備することを特徴とする請求項５記載のＣＭＯＳイメージセンサ。
【請求項７】
前記ベリードチャンネルは、
前記第１導電型の物質がドーピングされ、前記ソース領域または前記ドレイン領域のドーピング濃度より低くドーピングされることを特徴とする請求項６記載のＣＭＯＳイメージセンサ。
【請求項８】
前記第１導電型の物質がＮ型物質であり、前記第２導電型の物質がＰ型物質であるか、又は、前記第１導電型の物質がＰ型物質であり、前記第２導電型の物質がＮ型物質であることを特徴とする請求項９記載のＣＭＯＳイメージセンサ。
【請求項９】
前記ＣＭＯＳイメージセンサは、
伝達信号に応答して前記光変換素子の出力信号を前記フローティングノードに伝達する伝達トランジスタをさらに具備することを特徴とする請求項１記載のＣＭＯＳイメージセンサ。
【請求項１０】
前記伝達トランジスタは、
前記第１導電型の物質がドーピングされたソース領域及びドレイン領域、前記第２導電型の物質がドーピングされたゲート領域、前記ゲート領域下の前記ソース領域と前記ドレイン領域との間に位置するベリードチャンネルを具備することを特徴とする請求項９記載のＣＭＯＳイメージセンサ。
【請求項１１】
前記ベリードチャンネルは、
前記第１導電型物質がドーピングされ、前記ソース領域または前記ドレイン領域のドーピング濃度より低くドーピングされることを特徴とする請求項１０記載のＣＭＯＳイメージセンサ。
【請求項１２】
前記第１導電型の物質がＮ型物質であり、前記第２導電型の物質がＰ型物質であるか、又は、前記第１導電型の物質がＰ型物質であり、前記第２導電型の物質がＮ型物質であることを特徴とする請求項１１記載のＣＭＯＳイメージセンサ。
【請求項１３】
前記ＣＭＯＳイメージセンサは、
リセット信号に応答して前記フローティングノードをリセットさせるリセットトランジスタをさらに含むことを特徴とする請求項１記載のＣＭＯＳイメージセンサ。
【請求項１４】
前記リセットトランジスタは、
前記第１導電型の物質がドーピングされたソース領域及びドレイン領域、前記第２導電型の物質がドーピングされたゲート領域、前記ゲート領域下の前記ソース領域と前記ドレイン領域との間に位置するベリードチャンネルを具備することを特徴とする請求項１３記載のＣＭＯＳイメージセンサ。
【請求項１５】
前記ベリードチャンネルは、
前記第１導電型の物質がドーピングされ、前記ソース領域または前記ドレイン領域のドーピング濃度より低くドーピングされることを特徴とする請求項１４記載のＣＭＯＳイメージセンサ。
【請求項１６】
前記第１導電型の物質がＮ型物質であり、前記第２導電型の物質がＰ型物質であるか、又は、前記第１導電型の物質がＰ型物質であり、前記第２導電型の物質がＮ型物質であることを特徴とする請求項１５記載のＣＭＯＳイメージセンサ。
【請求項１７】
前記光変換素子は、
フォトダイオードであることを特徴とする請求項１記載のＣＭＯＳイメージセンサ。
【請求項１８】
入射する光エネルギに応答して電流信号を発生させフローティングノードの電圧を変化させる光変換素子と、
第１導電型の物質がドーピングされたソース領域及びドレイン領域、前記第１導電型と相補的な第２導電型の物質がドーピングされたゲート領域、前記ゲート領域下の前記ソース領域と前記ドレイン領域との間に位置する前記第１導電型のベリードチャンネルを具備し、前記フローティングのノードの電圧を増幅し第１信号を出力する第１乃至第５トランジスタと、
を具備することを特徴とするＣＭＯＳイメージセンサ。
【請求項１９】
前記第１トランジスタは前記フローティングノードの電圧を増幅し第１信号を発生させ、前記第２トランジスタはロー選択信号に応答して前記第１信号を出力端子に伝達し、前記第３トランジスタは伝達信号に応答して前記光変換素子の出力信号を前記フローティングノードに伝達し、前記第４トランジスタはリセット信号に応答して前記フローティングノードをリセットさせ、前記第５トランジスタは出力ラインを低電源電圧に電気的に連結することを特徴とする請求項１８記載のＣＭＯＳイメージセンサ。
【請求項２０】
前記ベリードチャンネルは、
前記第１導電型の物質がドーピングされ、前記ソース領域または前記ドレイン領域のドーピング濃度より低くドーピングされることを特徴とする請求項１８記載のＣＭＯＳイメージセンサ。
【請求項２１】
前記ベリードチャンネルは、
イオン注入技術を用いて形成されることを特徴とする請求項２０記載のＣＭＯＳイメージセンサ。
【請求項２２】
前記第１導電型の物質がＮ型物質であり、前記第２導電型の物質がＰ型物質であるか、又は、前記第１導電型の物質がＰ型物質であり、前記第２導電型の物質がＮ型物質であることを特徴とする請求項１８記載のＣＭＯＳイメージセンサ。
【請求項２３】
前記第１導電型の物質は元素周期率表の第５族に属する元素からなる物質であり、前記第２導電型の物質は元素周期率表の第３族に属する元素からなる物質であることを特徴とする請求項１８記載の ＣＭＯＳイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＣＭＯＳイメージセンサに係り、特に、ベリードチャンネルＭＯＳトランジスタを具備したＣＭＯＳイメージセンサに関する。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサは、低電圧動作が可能で、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）に比べて電力消費が少なくて製造費用が安いので、ラップトップコンピュータ、携帯用スキャナ、及びビデオ携帯電話などバッテリを使用する携帯用応用に幅広く使用されている。
【０００３】
図１は一般的なＣＭＯＳ能動ピクセルセンサチップを示すブロック図である。図１に示すように、ＣＭＯＳ能動ピクセルセンサ回路は、制御回路４００、ローデコーダ１００、ロードライバ２００、ピクセルアレイ３００、コラムデコーダ６００、及びコラムドライバ５００を具備する。ピクセルアレイ３００は所定数のコラムとローに配列された複数のピクセルを含む。ピクセルレイ３００内にある各ロー（ｒｏｗ）のピクセルはロー選択ラインによって同時にターンオンされ、ピクセルアレイ３００内にある各コラム（ｃｏｌｕｍｎ）のピクセルはコラム選択ラインによって選択的に出力される。ピクセルアレイ３００内には複数のロー選択ラインと複数のコラム選択ラインとが配置されている（図示せず）。ロー選択ラインはローデコーダ１００の出力信号に応答してロードライバ２００によって選択的に活性化され、コラム選択ラインはコラムデコーダ６００の出力信号に応答してコラムドライバ５００によって選択的に活性化される。制御回路４００はデコーダ１００、６００を制御して適切なローラインとコラムラインとを選択する。従って、ピクセルアレイ３００内の各ピクセルにはデコーダ１００、６００によってローアドレスとコラムアドレスとが提供される。
【０００４】
図２は図１のＣＭＯＳ能動ピクセルセンサ回路内にあるピクセルアレイを構成する一つのＣＭＯＳイメージセンサの例を示す回路図である。図２に示すように、ＣＭＯＳイメージセンサはフォトダイオード１１、伝達トランジスタ１３、リセットトランジスタ１５、ソースフォロアトランジスタ１７、及びロー選択トランジスタ１８を具備する。また、ＣＭＯＳイメージセンサは出力ライン（ＬＯ）を低電源電圧（ＶＳＳ）に電気的に連結するロードトランジスタ１９を具備する。トランジスタ１３、１５、１７、１８、１９はそれぞれ基本ＮＭＯＳ（Ｎ−ｔｙｐｅ  Ｍｅｔｅｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタである。図２に示すように、ＣＭＯＳイメージセンサのフォトダイオード１１に光が入射されると、光の強度によってフォトダイオード１１に流れる電流が変化する。このフォトダイオード１１に流れる電流が変化するとフローティングノードＮＦの電位が変わり、出力ラインＬＯに出力される出力信号ＰＯが変化する。この出力信号ＰＯは即ちイメージデータである。
【０００５】
図２に示されたＣＭＯＳイメージセンサは構成するトランジスタが基本ＮＭＯＳトランジスタを使用して実現されるので、トランジスタ（１３、１５、１７、１８、１９）によってフリッカノイズ（ｆｌｉｃｋｅｒ  ｎｏｉｓｅ）が発生し得る。
【０００６】
特許文献１にはＣＭＯＳイメージセンサを構成するベリードチャンネルＮＭＯＳトランジスタの使用が開示されている。例えば、特許文献１にはＣＭＯＳイメージセンサを構成するトランジスタそれぞれのチャンネル領域にソースとドレイン領域のようなタイプの不純物を低濃度ドーピングしてシリコン表面での電荷損失を減少させる技術が開示されている。
【０００７】
ところで、この技術はＮＭＯＳトランジスタによって発生されるフリッカノイズを十分に減少することができない。また、特許文献１に開示されたＣＭＯＳイメージセンサはしきい電圧が非常に低くてオフ電流が大きいので、ＣＭＯＳイメージセンサから間違った信号が出力されることがあり得る。
【０００８】
図３と図４とはそれぞれ従来の技術によるベリードチャンネルＮＭＯＳトランジスタとベリードチャンネルＰＭＯＳトランジスタとを示し、特許文献２に開示されている。図３及び図４に示されたＮＭＯＳトランジスタとＰＭＯＳトランジスタとは静電気保護回路上のゲート絶縁層に近いところを流れる電流の影響を最小化することができる静電気保護回路と共に使用される。図３に示すように、ベリードチャンネルＮＭＯＳトランジスタはＰ型基板３０、Ｐ＋イオンドーピング領域３２、第１Ｎ＋ドーピング領域３４、第２Ｎ＋ドーピング領域３６、及びＮドーピング領域３８を具備する。Ｐ＋イオン領域３２はＰ型基板３０上に形成され、ゲート端子の機能をする。Ｐ型基板３０内に形成された第１Ｎ＋ドーピング領域３４はソース領域として機能し、Ｐ型基板３０内に形成された第２Ｎ＋ドーピング領域３６はドレイン領域として機能する。Ｎドーピング領域３８はＰ型基板３０内のＰ＋イオンドーピング領域３２下の第１Ｎ＋ドーピング領域３４と第２Ｎ＋ドーピング領域３４との間に形成される。
【０００９】
図４に示すように、ベリードチャンネルＰＭＯＳトランジスタはＮ型基板４０、Ｎ＋イオンドーピング領域４２、第１Ｐ＋ドーピング領域４４、第２Ｐ＋ドーピング領域４６、及びＰドーピング領域４８を具備する。Ｎ＋イオンドーピング領域４２はＮ型基板４０上に形成され、ゲート端子の機能をする。Ｎ型基板３０内に形成された第１Ｐ＋ドーピング領域４４はソース領域として機能し、Ｐ型基板３０内に形成された第２Ｐ＋ドーピング領域４６はドレイン領域として機能する。Ｐドーピング領域４８はＮ型基板４０内のＮ＋イオンドーピング領域４２下の第１Ｐ＋ドーピング領域４４と第２Ｐ＋ドーピング領域４６との間に形成される。特許文献３には、フリッカのノイズを減少させることができるベリードチャンネルＭＯＳトランジスタが開示されている。また、特許文献３に開示されたように、ゲート絶縁層に隣接した基板の表面ではなく、ソース領域とドレイン領域との間のバルク領域にチャンネル層を注入することでベリードチャンネルＭＯＳトランジスタを形成することができる。
【００１０】
また、ベリードチャンネルＭＯＳトランジスタはゲート絶縁層をチャンネル層のすぐ上の基板表面に位置させ、ソース/ドレインと反対の伝導型を有する導電物質でゲート電極をドーピングして形成する。
【００１１】
ＣＭＯＳイメージセンサのフリッカノイズを減少するための多様な技術が開発されたところではあるが、相変わらずフリッカノイズを減少することができ、出力されるイメージデータの正確度を増加させることができるＣＭＯＳイメージセンサが必要である。
【特許文献１】米国特許第６、６３０、７０１号
【特許文献２】米国特許第６、６２１、１２５号
【特許文献３】米国特許第６、２４５、６０７号
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は前述した従来の問題点に鑑みなされたもので、本発明の目的はノイズの少ないＣＭＯＳイメージセンサを提供することにある。
本発明の他の目的は、イメージデータを正確で安全に出力することができるＣＭＯＳイメージセンサを提供することにある。
【課題を解決するための手段】
【００１３】
前記目的を達成するための本発明の一つの実施例によるＣＭＯＳイメージセンサは光変換素子、及びソースフォロアトランジスタを具備する。光変換素子は入射する光エネルギに応答して電流信号を発生させフローティングノードの電圧を変化させる。ソースフォロアトランジスタは第１導電型の物質がドーピングされたソース領域及びドレイン領域、第１導電型と反対の第２導電型の物質のドーピングされたゲート領域、ゲート領域下の前記ソース領域と前記ドレイン領域との間に位置するベリードチャンネルを具備する。また、ソースフォロアトランジスタは前記フローティングノードの電圧信号を増幅し第１信号を出力する。
【００１４】
前記ベリードチャンネルは、前記第１導電型物質がドーピングされ、前記ソース領域または前記ドレイン領域のドーピング濃度より低くドーピングすることができる。前記ベリードチャンネルはイオン注入技術を用いて形成することができる。
前記第１導電型の物質はＮ型物質であり、前記第２導電型物質はＰ型物質であることができる。
前記第１導電型の物質はＰ型物質であり、前記第２導電型の物質はＮ型物質であることができる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明の望ましい一実施例をより詳細に説明する。
【００１６】
図５は本発明の一つの実施例によるＣＭＯＳイメージセンサを示す回路図である。図５に示すように、ＣＭＯＳイメージセンサはフォトダイオード１２１、伝達トランジスタ１２３、リセットトランジスタ１２５、ソースフォロアトランジスタ１２７、及びロー選択トランジスタ１２８を具備する。また、ＣＭＯＳイメージセンサは出力ライン（ＬＯ）を低電源電圧（ＶＳＳ）に電気的に連結するロードトランジスタ１２９を具備する。
【００１７】
ソースフォロアトランジスタ１２７はベリードＣＭＯＳトランジスタＢＣＭＴである。 ソースフォロアトランジスタ１２７は第１導電型の物質がドーピングされたソース領域及びドレイン領域を具備する。また、ソースフォロアトランジスタ１２７は第１導電型と反対の第２導電型の物質がドーピングされたゲート領域、及びゲート領域下のソース領域とドレイン領域との間に位置する第１導電型のベリードチャンネルを具備する。ソースフォロアトランジスタ１２７はフローティングノード（ＮＦ）の電圧（ＶＰ）を増幅する。ソースフォロアトランジスタ１２７の外のトランジスタ１２３、１２５、１２８、１２９もベリードＣＭＯＳトランジスタＢＣＭＴとすることができる。
【００１８】
以下、図５に示された本発明のＣＭＯＳイメージセンサの動作について説明する。
フォトダイオード１２１に光が入射されると、光の強度によってフォトダイオード１２１に流れる電流が変化する。このフォトダイオード１２１に流れる電流が変化するとフローティングノード（ＮＦ）の電位（ＶＰ）が変わり、出力ライン（ＬＯ）に出力される出力信号（ＰＯ）が変化する。この出力信号（ＰＯ）は即ちイメージデータである。
【００１９】
リセット信号（ＲＳＴ）がロジック“ロー”であり伝達信号（ＴＸ）がロジック“ハイ”のとき、フォトダイオード１２１に光が入射されると、フォトダイオード１２１を通じて電流が流れ始める。リセット信号（ＲＳＴ）がロジック“ロー”であり伝達信号ＴＸがロジック“ハイ”であるのでリセットトランジスタ１２５はオフ状態であり伝達トランジスタ１２３はオン状態である。従って、フローティングノード（ＮＦ）の電圧信号（ＶＰ）が低くなる。このとき、ロジック選択信号がロジック“ハイ”であると、ロー選択トランジスタ１２８がオンされソースフォロアトランジスタ１２７のゲート端子の電圧信号（ＶＰ）が出力信号（ＰＯ）として出力ライン（ＬＯ）に出力される。次のイメージをセンシングする前、フローティングノード（ＮＦ）はリセットトランジスタ１２５によってリセットされる。フォトダイオード１２１に入射される光が強いほどソースフォロアトランジスタ１２７のゲート端子の電圧（ＶＰ）は低くなり出力信号（ＰＯ）が低くなる。ロードトランジスタ１２９は信号（ＶＬＮ）によってオン状態にあるようになる。
【００２０】
図６は図５のＣＭＯＳイメージセンサを半導体集積回路で実現したときの断面図であり、図７は図６に回路記号で示された２つのトランジスタの断面図である。
【００２１】
図６に示すように、ＣＭＯＳイメージセンサはＰ型のウェル２４１上に形成される。Ｐ型のウェル２４１は基板であることもでき、他の基板上に形成されたウェルであることもできる。セルを分離するためにフィールド酸化膜層２３２がＰ型のウェル２４１上に形成される。Ｐ型のウェル２４１内には三つのＮ型でドーピングされた領域２３６、２３７、２３８がある。ドーピング領域２３６はフォトダイオード２２１を伝達トランジスタ２２３に電気的に連結させる機能をする。絶縁層２３１はフォトゲート２３３とベリードチャンネル領域２３０との間に形成される。また、絶縁層２３１は伝達トランジスタ２２３のゲートとベリードチャンネル領域２３０との間、及びリセットトランジスタ２２５のゲートとベリードチャンネル領域２３０との間にも形成される。伝達トランジスタ２２３とリセットトランジスタ２２５のゲート２３４は高濃度のＰ型物質がドーピングされたＰ＋ポリシリコンから形成される。ベリードチャンネル領域２３０はＮ型ドーピング領域であり、フォトダイオード２２１、伝達トランジスタ２２３、及びリセットトランジスタ２２５のゲートの下のＰ型ウェル内に形成される。フォトダイオード２２１、伝達トランジスタ２２３、及びリセットトランジスタ２２５は各ゲート２３３、２３４の側面に形成されたスペーサ２３５を有する。三つのＮ型にドーピングされた領域２３６、２３７、２３８は高濃度のＮ型物質がドーピングされたＮ＋シリコンから形成され、ソース領域、ドレイン領域の機能だけではなく素子と素子の間を連結する連結ラインの機能をする。ベリードチャンネル領域２３０はＮ型物質がドーピングされた領域であり。三つのドーピングされた領域２３６、２３７、２３８のドーピング濃度よりは低いドーピング濃度を有する。ソースフォロアトランジスタ２２７とロー選択トランジスタ２２８とは拡散コンタクトライン２４０によってフローティング拡散領域２３７に連結される。
【００２２】
Ｎ型の物質は元素周期率表の第５族に属する元素のうち一つからなる物質であり、Ｐ型物質は元素周期率の第３族に属する原子のうち一つからなる物質とすることができる。ベリードチャンネルはイオン注入技術を用いてドーピングすることができる。
【００２３】
図７に示すように、ソースフォロアトランジスタ２２７とロー選択トランジスタ２２８もベリードＣＭＯＳトランジスタから構成することができる。ソースフォロアトランジスタ２２７とロー選択トランジスタ２２８とは図６に示された伝達トランジスタ２２３またはリセットトランジスタ２２５のような方式に形成することができる。
【００２４】
図８は本発明によるベリードチャンネルＭＯＳトランジスタを使用したＣＭＯＳイメージセンサのソースフォロアトランジスタの電位プロファイル及び基本ＮＭＯＳトランジスタを含むＣＭＯＳイメージセンサにあるソースフォロアトランジスタのプロファイルを示すグラフである。
【００２５】
図８において、ＢＣＮ＿ＰＯＴＥＮＴＩＡＬ＿１．５ＶはベリードチャンネルＭＯＳトランジスタのゲートに１．５Ｖが印加された時の電位プロファイルを示し、ＳＣＮ＿ＰＯＴＥＮＴＩＡＬ＿１．５Ｖは一般ＭＯＳトランジスタ（ｓｉｍｐｌｅ  ＭＯＳ  ｔｒａｎｓｉｓｔｏｒ）のゲートに１．５Ｖが印加されたときの電位プロファイルを示す。ＢＣＮ＿ＰＯＴＥＮＴＩＡＬ＿２．０ＶはベリードチャンネルＭＯＳトランジスタのゲートに２．０Ｖが印加された時の電位プロファイルを示し、ＳＣＮ＿ＰＯＴＥＮＴＩＡＬ＿２．０Ｖは一般ＭＯＳトランジスタ（ｓｉｍｐｌｅ  ＭＯＳ  ｔｒａｎｓｉｓｔｏｒ）のゲートに２．０Ｖが印加されたときの電位プロファイルを示す。ＢＣＮ＿ＰＯＴＥＮＴＩＡＬ＿２．５ＶはベリードチャンネルＭＯＳトランジスタのゲートに２．５Ｖが印加された時の電位プロファイルを示し、ＳＣＮ＿ＰＯＴＥＮＴＩＡＬ＿２．５Ｖは一般ＭＯＳトランジスタ（ｓｉｍｐｌｅ  ＭＯＳ  ｔｒａｎｓｉｓｔｏｒ）のゲートに２．５Ｖが印加されたときの電位プロファイルを示す。
【００２６】
図８に示すように、一般ＭＯＳトランジスタをソースフォロアトランジスタに使用した場合に比べて本発明のベリードチャンネルＭＯＳトランジスタで構成したソースフォロアトランジスタは一般ＭＯＳトランジスタで構成したソースフォロアトランジスタと異なり使用した電位最大値がシリコン表面で所定間隔離れて存在することがわかる。このように、電流の通路であるチャンネルがゲート絶縁層で離れて存在すると、トランジスタを通じて流れる電流が界面状態に影響をより少なく受ける。即ち、本発明のベリードチャンネルＭＯＳトランジスタはフリッカノイズを大きく減少させることができる。
【００２７】
図９は本発明によると、ベリードチャンネルＭＯＳトランジスタを使用したＣＭＯＳイメージセンサのソースフォロアトランジスタに対するフリッカノイズ及び基本ＮＭＯＳトランジスタを含むＣＭＯＳイメージセンサにあるソースフォロアトランジスタに対するフリッカノイズを測定したシミュレーション図である。
【００２８】
図９に示すように、本発明によるベリードチャンネルＭＯＳトランジスタ（ＢＣＮＭＯＳ）を使用したＣＭＯＳイメージセンサのソースフフォロアトランジスタが一般のＭＯＳトランジスタ（ＳＣＮＭＯＳ）で構成したソースフォロアトランジスタよりフリッカノイズが少ないことがわかる。
【００２９】
前記ＣＭＯＳイメージセンサはベリードチャンネルＮＭＯＳトランジスタを含んでいるが、この技術分野の通常の知識を有するものであればベリードチャンネルＮＯＭＳトランジスタの代わりにベリードチャンネルＰＭＯＳトランジスタを使用できることがわかる。
【００３０】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有する者であれば、本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００３１】
【図１】一般的なＣＭＯＳ能動ピクセルセンサ回路を示すブロック図である。
【図２】図１のＣＭＯＳ能動ピクセルセンサ回路内にあるピクセルアレイを構成する一つのＣＭＯＳイメージセンサの例を示す回路図である。
【図３】それぞれ一般的なベリードチャンネルＮＭＯＳトランジスタと一般的なベリードチャンネルＰＭＯＳトランジスタの断面図である。
【図４】それぞれ一般的なベリードチャンネルＮＭＯＳトランジスタと一般的なベリードチャンネルＰＭＯＳトランジスタの断面図である。
【図５】本発明の一つの実施例によるＣＭＯＳイメージセンサを示す回路図である。
【図６】図５のＣＭＯＳイメージセンサを半導体集積回路で実現したときの断面図である。
【図７】図６において回路記号で示された２つのトランジスタの断面図である。
【図８】本発明によるベリードチャンネルＭＯＳトランジスタを用いたＣＭＯＳイメージセンサのソースフォロアトランジスタの電位プロファイル及び基本ＮＭＯＳトランジスタを含むＣＭＯＳイメージセンサにあるソースフォロアトランジスタ内のプロファイルを示すグラフである。
【図９】本発明によるベリードチャンネルＭＯＳトランジスタを使用したＣＭＯＳイメージセンサのソースフォロアトランジスタに対するフリッカノイズ及び基本ＮＭＯＳトランジスタを含むＣＭＯＳイメージセンサにあるソースフォロアトランジスタに対するフリッカノイズを示すシミュレーション図である。
【符号の説明】
【００３２】
１１、１２１、２２１    フォトダイオード
１３、１２３、２２３    伝達トランジスタ
１５、１２５、２２５    リセットトランジスタ
１７、１２７、２２７    ソースフォロアトランジスタ
１８、１２８、２２８    ロー選択トランジスタ
１９、１２９    ロードトランジスタ
１００    ローデコーダ
２００    ロードライバ
３００    ピクセルアレイ
４００    制御回路
５００    コラムドライバ
６００    コラムデコーダ
【図１】
2006157000.tif 000003
【図２】
2006157000.tif 000004
【図３】
2006157000.tif 000005
【図４】
2006157000.tif 000006
【図５】
2006157000.tif 000007
【図６】
2006157000.tif 000008
【図７】
2006157000.tif 000009
【図８】
2006157000.tif 000010
【図９】
2006157000.tif 000011