(57)【要約】【課題】  小型化でき、安価で、性能の良好な非可逆回路素子を提供する。【解決手段】  本発明の非可逆回路素子において、第１，第２，第３の中心導体６，７，８のポート部６ａ、７ａ、８ａに接続されるコンデンサＣ１，Ｃ２，Ｃ３には、チップ型コンデンサＣが使用されると共に、多層基板５の上面には、チップ型コンデンサＣの第２の電極１２ｂに対向する第３の電極１２ｃが設けられて、コンデンサＣ１，Ｃ２，Ｃ３は、第１，第２の電極間１２ａ、１２ｂと第２，第３の電極１２ｂ、１２ｃ間の容量で形成されたため、既存のチップ型コンデンサＣが使用できて、従来に比して、小型で、安価なものが得られると共に、第３の電極１２ｃによって、容量値の大きなものが提供できる。【選択図】        図１
2006148646.tif 000002
【特許請求の範囲】
【請求項１】
平板状のフェライト部材と、このフェライト部材上に位置し、誘電体層を介して所定の角度で交叉した状態で互いに絶縁された第１，第２，第３の中心導体を有する多層基板と、前記中心導体上に配置された磁石と、この磁石の上面を覆うように配置された第１のヨークと、前記フェライト部材の下面側を載置する底板、及びこの底板から折り曲げられて上方に延びる側板を有し、前記第１のヨークとで磁気閉回路を構成する第２のヨークと、この第２のヨーク内に配置され、前記中心導体に接続されるチップ型コンデンサとを備え、前記中心導体は、前記チップ型コンデンサに接続されるポート部と、前記第２のヨークに接地されるアース部を有し、前記チップ型コンデンサは、絶縁体と、この絶縁体を挟んで対向して設けられた第１，第２の電極を有し、前記チップ型コンデンサの前記第１の電極が前記底板に接続されて接地されると共に、前記多層基板の下面に引き出された前記中心導体の前記ポート部は、前記第２の電極に接続され、前記多層基板の上面には、前記第２の電極と対向する位置に設けられ、前記第２のヨークに接地された第３の電極が設けられて、前記ポート部側に形成されるコンデンサは、前記第１，第２の電極間と前記第２，第３の電極間の容量で形成されたことを特徴とする非可逆回路素子。
【請求項２】
前記コンデンサは、前記第３の電極を削る、或いは切断することによって整合容量を調整するようにしたことを特徴とする請求項１記載の非可逆回路素子。
【請求項３】
前記第３の電極は、容量調整用の突出部が設けられ、前記突出の箇所で、容量を調整するようにしたことを特徴とする請求項２記載の非可逆回路素子。
【請求項４】
前記突出部は、前記第３の電極を形成するための導電体、又はこの導電体と前記多層基板にスリット部が設けられて形成されたことを特徴とする請求項３記載の非可逆回路素子。
【請求項５】
前記多層基板の上面には、前記第１，第２，第３の中心導体の前記アース部が設けられ、前記第３の電極と前記アース部が前記第２のヨークの前記側板に接続されて接地されたことを特徴とする前記１から４の何れかに非可逆回路素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアンテナ共用器等に適用されるアイソレータやサーキュレータからなる非可逆回路素子に関する。
【背景技術】
【０００２】
図７は従来の非可逆回路素子の平面図、図８は従来の非可逆回路素子の分解斜視図であり、次に、従来の非可逆回路素子の構成を図７，図８に基づいて説明すると、箱形の第１のヨーク５１の上板５１ａには、複数の孔５１ｂが設けられ、この第１のヨーク５１内には、磁石５２が配置されると共に、Ｕ字状の第２のヨーク５３が第１のヨーク５１に結合されて、第１，第２のヨーク５１，５３とで磁気閉回路が形成されている。
【０００３】
平板状のフェライト部材５４の外周部には、金属薄板からなる第１，第２，第３の中心導体５５，５６，５７が巻き付けられて設けられ、この第１，第２，第３の中心導体５５，５６，５７の一端側には、ポート部５５ａ、５６ａ、５７ａが設けられると共に、他端側には、第２のヨーク５３に接地されるアース部（図示せず）が設けられる。
【０００４】
積層基板５８は、複数枚のセラミックが積層されて構成され、この積層基板５８には、中心に設けられた孔５８ａと、上面に設けられた電極５９ａ、５９ｂ、５９ｃと、電極５９ａ、５９ｂ、５９ｃと対向した状態で下面に設けられた共通電極（図示せず）を有し、電極５９ａ、５９ｂ、５９ｃと共通電極との間に３つのコンデンサが形成されている。
【０００５】
この積層基板５８は、第２のヨーク５３内に配置されると共に、孔５８ａ内には、第１，第２，第３の中心導体５５，５６，５７を取り付けたフェライト部材５４が配置されて、ポート部５５ａ、５６ａ、５７ａのそれぞれが電極５９ａ、５９ｂ、５９ｃに接続される。
そして、第１のヨーク５１の孔５１ｂからは、電極５９ａ、５９ｂ、５９ｃが露出した状態となって、電極５９ａ、５９ｂ、５９ｃをトリミングすることによって、整合容量を調整するようになっている。（例えば、特許文献１参照）
【０００６】
しかし、従来の非可逆回路素子は、コンデンサを形成するために積層基板５８を必要として、コンデンサのコストが高くなるばかりか、大型となって、小型化が図れない。
また、中心導体５５，５６，５７は、フェライト部材５４に巻き付けられて取り付けられるため、振動等によって位置ズレを生じるばかりか、中心導体５５，５６，５７間の位置のバラツキが生じて、性能の悪くなる。
【０００７】
【特許文献１】特開平９−２８９４０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来の非可逆回路素子は、コンデンサを形成するために積層基板５８を必要として、コンデンサのコストが高くなるばかりか、大型となって、小型化が図れないという問題がある。
また、中心導体５５，５６，５７は、フェライト部材５４に巻き付けられて取り付けられるため、振動等によって位置ズレを生じるばかりか、中心導体５５，５６，５７間の位置のバラツキが生じて、性能の悪くなるという問題がある。
【０００９】
そこで、本発明は小型化でき、安価で、性能の良好な非可逆回路素子を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するための第１の解決手段として、平板状のフェライト部材と、このフェライト部材上に位置し、誘電体層を介して所定の角度で交叉した状態で互いに絶縁された第１，第２，第３の中心導体を有する多層基板と、前記中心導体上に配置された磁石と、この磁石の上面を覆うように配置された第１のヨークと、前記フェライト部材の下面側を載置する底板、及びこの底板から折り曲げられて上方に延びる側板を有し、前記第１のヨークとで磁気閉回路を構成する第２のヨークと、この第２のヨーク内に配置され、前記中心導体に接続されるチップ型コンデンサとを備え、前記中心導体は、前記チップ型コンデンサに接続されるポート部と、前記第２のヨークに接地されるアース部を有し、前記チップ型コンデンサは、絶縁体と、この絶縁体を挟んで対向して設けられた第１，第２の電極を有し、前記チップ型コンデンサの前記第１の電極が前記底板に接続されて接地されると共に、前記多層基板の下面に引き出された前記中心導体の前記ポート部は、前記第２の電極に接続され、前記多層基板の上面には、前記第２の電極と対向する位置に設けられ、前記第２のヨークに接地された第３の電極が設けられて、前記ポート部側に形成されるコンデンサは、前記第１，第２の電極間と前記第２，第３の電極間の容量で形成された構成とした。
【００１１】
また、第２の解決手段として、前記コンデンサは、前記第３の電極を削る、或いは切断することによって整合容量を調整するようにした構成とした。
また、第３の解決手段として、前記第３の電極は、容量調整用の突出部が設けられ、前記突出の箇所で、容量を調整するようにした構成とした。
【００１２】
また、第４の解決手段として、前記突出部は、前記第３の電極を形成するための導電体、又はこの導電体と前記多層基板にスリット部が設けられて形成された構成とした。
また、第５の解決手段として、前記多層基板の上面には、前記第１，第２，第３の中心導体の前記アース部が設けられ、前記第３の電極と前記アース部が前記第２のヨークの前記側板に接続されて接地された構成とした。
【発明の効果】
【００１３】
本発明の非可逆回路素子は、平板状のフェライト部材と、このフェライト部材上に位置し、誘電体層を介して所定の角度で交叉した状態で互いに絶縁された第１，第２，第３の中心導体を有する多層基板と、中心導体上に配置された磁石と、この磁石の上面を覆うように配置された第１のヨークと、フェライト部材の下面側を載置する底板、及びこの底板から折り曲げられて上方に延びる側板を有し、第１のヨークとで磁気閉回路を構成する第２のヨークと、この第２のヨーク内に配置され、中心導体に接続されるチップ型コンデンサとを備え、中心導体は、チップ型コンデンサに接続されるポート部と、第２のヨークに接地されるアース部を有し、チップ型コンデンサは、絶縁体と、この絶縁体を挟んで対向して設けられた第１，第２の電極を有し、チップ型コンデンサの第１の電極が底板に接続されて接地されると共に、多層基板の下面に引き出された中心導体のポート部は、第２の電極に接続され、多層基板の上面には、第２の電極と対向する位置に設けられ、第２のヨークに接地された第３の電極が設けられて、ポート部側に形成されるコンデンサは、第１，第２の電極間と第２，第３の電極間の容量で形成された構成とした。
即ち、チップ型コンデンサが使用されると共に、多層基板の上面には、第２の電極に対向する第３の電極が設けられて、コンデンサは、第１，第２の電極間と第２，第３の電極間の容量で形成されたため、既存のチップ型コンデンサが使用できて、従来に比して、小型で、安価なものが得られると共に、第３の電極によって、容量値の大きなものが提供できる。
また、中心導体が多層基板に積層されて形成されたため、従来に比して、中心導体間の位置ズレが無く、且つ、振動等による位置ズレも無く、性能の良好なものが得られる。
【００１４】
また、コンデンサは、第３の電極を削る、或いは切断することによって整合容量を調整するようにしたため、多層基板の上面側から整合容量の調整が容易にできる。
【００１５】
また、第３の電極は、容量調整用の突出部が設けられ、突出の箇所で、容量を調整するようにしたため、整合容量の調整が一層容易にできる。
【００１６】
また、突出部は、第３の電極を形成するための導電体、又はこの導電体と多層基板にスリット部が設けられて形成されたため、突出部の形成が容易で、種々の形状の突出部の形成が過当となる。
【００１７】
また、多層基板の上面には、第１，第２，第３の中心導体のアース部が設けられ、第３の電極とアース部が第２のヨークの側板に接続されて接地されたため、接地作業が同一側から容易にできて、生産性の良好なものが得られる。
【発明を実施するための最良の形態】
【００１８】
本発明の非可逆回路素子の図面を説明すると、図１は本発明の非可逆回路素子の第１実施例に係る要部断面図、図２は本発明の非可逆回路素子の第１実施例に係り、第１のヨークと磁石を取り去った状態を示す平面図、図３は本発明の非可逆回路素子の第１実施例に係る多層基板の下面図、図４は本発明の非可逆回路素子の第２実施例に係る要部の平面図、図５は本発明の非可逆回路素子の第３実施例に係る要部の平面図、図６は本発明の非可逆回路素子の容量調整方法を説明するための説明図である。
【００１９】
次に、本発明の非可逆回路素子の第１実施例について、アイソレータに適用した場合の構成を図１〜図３に基づいて説明すると、Ｕ字型、或いは箱形の磁性板（鉄板等）からなる第１のヨーク１は、正方形（四角形状）の上板１ａと、この上板１ａの辺から下方に折り曲げられた側板１ｂとを有する。
【００２０】
長方形状（四角形状）の磁石２は、第１のヨーク１内に位置した状態で、その上面が上板１ａの内面に接触した状態で、接着剤等の適宜手段によって第１のヨーク１に取り付けられている。
【００２１】
Ｕ字型、或いは箱形の磁性板（鉄板等）からなる第２のヨーク３は、四角形状の底板３ａと、この底板３ａの辺から上方に折り曲げられた側板３ｂと、底板３ａの外周近傍に設けられ、上方に向かって突出した複数の突出部３ｃを有する。
そして、この第２のヨーク３は、底板３ａが上板１ａと対向して配置された状態で、その側板３ｂが第１のヨーク１の側板１ｂと結合されて、磁気閉回路が形成される。
【００２２】
ＹＩＧ（Ｙｔｔｒｉｕｍ  ｉｒｏｎ  ｇａｒｎｅｔ）等からなる平板状のフェライト部材４は、磁石２に対向した状態で第２のヨーク３内で、底板３ａ上に配置されている。
フレキシブル基板等からなる多層基板５は、複数枚の誘電体層が積層されて構成され、厚み方向に貫通した複数個の孔５ａを有する。
【００２３】
薄い導電板等からなる第１、第２，第３の中心導体６，７，８は、多層基板５の誘電体層を介して所定の角度（１２０度）で交叉した状態で互いに絶縁されて形成され、第１の中心導体６は、多層基板５の下面に設けられ、また、第２の中心導体７は、多層基板５の積層内に設けられ、更に、第３の中心導体８は、多層基板５の上面に設けられている。
【００２４】
そして、これ等の第１，第２，第３の中心導体６，７，８は、一端側に設けられたポート部６ａ、７ａ、８ａと、他端側に設けられたアース部６ｂ、７ｂ、８ｂを有しており、第２，第３の中心導体７，８のポート部７ａ、８ａは、多層基板５の孔５ａに設けられたスルーホール等の接続導体９ａを介して多層基板５の下面に引き出されて、第１，第２，第３の中心導体６，７，８のポート部６ａ、７ａ、８ａが多層基板５の下面に配置された状態となっている。
【００２５】
また、第１，第２の中心導体６，７のアース部６ｂ、７ｂは、多層基板５の孔５ａに設けられたスルーホール等の接続導体９ｂを介して多層基板５の上面に引き出されて、第１，第２、第３の中心導体６，７，８のアース部６ｂ、７ｂ、８ｂが多層基板５の上面に配置された状態となっている。
【００２６】
このような構成を有する多層基板５は、第１の中心導体６側を下方にして、フェライト部材４上に載置されて、それぞれのアース部６ｂ、７ｂ、８ｂが第２のヨーク３の側板３ｂに半田１０付けされて、接地される。
なお、接続導体９ａ、９ｂは、この実施例ではスルーホールの形態で説明したが、サイド電極による形態でも良い。
【００２７】
また、多層基板５の上面には、導電体からなる突出部状の３個の第３の電極１２ｃが設けられ、この第３の電極１２ｃは、半田１０によって第２のヨーク３の側板３ｂに接地されて、後述する第１，第２，第３のコンデンサＣ１，Ｃ２，Ｃ３の一部を構成するものである。
【００２８】
３個のチップ型コンデンサＣは、絶縁体１１に設けられた第１の電極１２ａと、絶縁体１１を挟んで第１の電極１２ａに対向して設けられた第２の電極１２ｂを有する。
この３個のチップ型コンデンサＣのそれぞれは、フェライト部材４の外周に配置した状態で、第１の電極１２ａが底板３ａに設けられた突出部３ｃの頂部に載置されて、第１の電極１２ａが突出部３ｃに半田付によって接地された状態となる。
【００２９】
そして、この３個のチップ型コンデンサＣの第２の電極１２ｂのそれぞれは、第１，第２，第３の中心導体６，７，８のポート部６ａ、７ａ、８ａに接続されると共に、ポート部６ａ、７ａ、８ａに接続された第２の電極１２ｂのそれぞれは、多層基板５を介して第３の電極１２ｃに対向して、ポート部６ａ、７ａ、８ａ側のそれぞれには、第１，第２の電極１２ａ、１２ｂ間と第２，第３の電極１２ｂ、１２ｃ間の容量によって形成される整合容量である第１，第２，第３のコンデンサＣ１，Ｃ２，Ｃ３を有する。
【００３０】
更に、第３の電極１２ｃは、後述するように、削る、或いは切断することによって、第２の電極１２ｂとの間の容量（整合容量）を調整できるようになっている。
また、第１，第２，第３のコンデンサＣ１，Ｃ２，Ｃ３の第１の電極１２ａが突出部３ｃの頂部に載置、半田付けされた状態で、多層基板５がフェライト部材４の上面に載置された際、第１，第２，第３のコンデンサＣ１，Ｃ２，Ｃ３の上面と多層基板５の下面が面一状態になるように、突出部３ｃの高さが形成されている。
【００３１】
チップ型の抵抗器Ｒは、対向する端面側に設けられた一対の電極１３ａ、１３ｂを有し、この抵抗器Ｒは、第３のコンデンサＣ３の近傍に配置された状態で、一方の電極１３ａが底板３ａに設けられた突出部３の頂部に載置されて、第１の電極１３ａが突出部３ｃに半田付によって接地された状態となり、また、他方の電極１３ｂが底板３ａから絶縁された状態となっている。
そして、第３の中心導体８のポート部８ａは、第３のコンデンサＣ３の第２の電極１２ｂと共に、抵抗器Ｒの他方の電極１３ｂに半田によって接続されている。
【００３２】
このような構成によって、アイソレータからなる本発明の非可逆回路素子が形成されており、本発明の非可逆回路素子は、外部機器のマザー基板上に面実装されて組み込まれるようになっている。
【００３３】
次に、本発明の非可逆回路素子の整合容量の調整方法を図６に基づいて説明すると、先ず、図６に示すように、第２のヨーク３には、第１，第２，第３のコンデンサＣ１，Ｃ２，Ｃ３と抵抗器Ｒが組み込まれると共に、この第２のヨーク３に組み込まれたフェライト部材５上の第１，第２，第３の中心導体６，７，８が第１，第２，第３のコンデンサＣ１，Ｃ２，Ｃ３と抵抗器Ｒに接続された半製品部材Ｈを用意する。
【００３４】
そして、図６に示すように、この半製品部材Ｈは、治具（図示せず）上に支持された状態で、測定装置１５を接続すると共に、上部にレーザ装置等からなる整合容量調整用の調整装置１６を配置し、且つ、磁石の代用である疑似磁石（ネオマテク）１７を配備する。
【００３５】
次に、疑似磁石（ネオマテク）１７によって第１，第２，第３の中心導体６，７，８に磁気バイアスを作用させた状態で、測定装置１５によって整合容量等の電気的な特性の測定を行い、この電気的な特性データを監視しながら調整装置１６によって、第３の電極１２ｃを削る、或いは切断することによって、整合容量の調整を行うと、その調整が完了する。
そして、この調整が完了した後、半製品部材Ｈには、磁石２を取り付けた第１のヨーク１が組み合わされると、本発明の非可逆回路素子が製造されるようになる。
【００３６】
また、図４は本発明の非可逆回路素子の第２実施例を示し、この第２実施例の構成を説明すると、多層基板５の上面には、第３の電極１２ｃを形成するための幅広の導電体１４が設けられ、この導電体１４は、ポート部６ａ、７ａ、８ａに接続された第２の電極１２ｂと対向し、且つ、第２の電極１２ｂよりも広い面積で形成され、この導電体１４、又は導電体１４と多層基板５に直線状のスリット部１４ａを設けて、容量調整用の突出部１４ｂからなる第３の電極１２ｃが設けられ、この突出部１４ｂの位置で、コンデンサの整合容量を調整するようにしたものである。
【００３７】
その他の構成は、上記の第１実施例と同様の構成を有し、同一部品に同一番号を付し、ここではその説明を省略する。
【００３８】
また、図５は本発明の非可逆回路素子の第３実施例を示し、この第３実施例の構成を説明すると、多層基板５の上面には、第３の電極１２ｃを形成するための幅広の導電体１４が設けられ、この導電体１４は、ポート部６ａ、７ａ、８ａに接続された第２の電極１２ｂと対向し、且つ、第２の電極１２ｂよりも広い面積で形成され、この導電体１４、又は導電体１４と多層基板５にコ字状のスリット部１４ａを設けて、容量調整用の突出部１４ｂからなる第３の電極１２ｃが設けられ、この突出部１４ｂの位置で、コンデンサの整合容量を調整するようにしたものである。
【００３９】
その他の構成は、上記の第１実施例と同様の構成を有し、同一部品に同一番号を付し、ここではその説明を省略する。
【００４０】
また、上記実施例は、アイソレータに適用されたもので説明したが、抵抗器Ｒを無くしたサーキュレータに適用しても良い。
【図面の簡単な説明】
【００４１】
【図１】本発明の非可逆回路素子の第１実施例に係る要部断面図。
【図２】本発明の非可逆回路素子の第１実施例に係り、第１のヨークと磁石を取り去った状態を示す平面図。
【図３】本発明の非可逆回路素子の第１実施例に係る多層基板の下面図。
【図４】本発明の非可逆回路素子の第２実施例に係る要部の平面図。
【図５】本発明の非可逆回路素子の第３実施例に係る要部の平面図。
【図６】本発明の非可逆回路素子の容量調整方法を説明するための説明図。
【図７】従来の非可逆回路素子の平面図。
【図８】従来の非可逆回路素子の分解斜視図。
【符号の説明】
【００４２】
１：第１のヨーク
１ａ：上板
１ｂ：側板
２：磁石
３：第２のヨーク
３ａ：底板
３ｂ：側板
３ｃ：突出部
４：フェライト部材
５：多層基板
５ａ：孔
６：第１の中心導体
６ａ：ポート部
６ｂ：アース部
７：第２の中心導体
７ａ：ポート部
７ｂ：アース部
８：第３の中心導体
８ａ：ポート部
８ｂ：アース部
９ａ、９ｂ：接続導体
１０：半田
Ｃ１：第１のコンデンサ
Ｃ２：第２のコンデンサ
Ｃ３：第３のコンデンサ
Ｃ：チップ型コンデンサ
１１：絶縁体
１２ａ：第１の電極
１２ｂ：第２の電極
１２ｃ：第３の電極
Ｒ：抵抗器
１３ａ：電極
１３ｂ：電極
１４：導電体
１４ａ：スリット部
１４ｂ：突出部
Ｈ：半製品部材
１５：測定装置
１６：調整装置
１７：疑似磁石
【図１】
2006148646.tif 000003
【図２】
2006148646.tif 000004
【図３】
2006148646.tif 000005
【図４】
2006148646.tif 000006
【図５】
2006148646.tif 000007
【図６】
2006148646.tif 000008
【図７】
2006148646.tif 000009
【図８】
2006148646.tif 000010