(57)【要約】    【課題】  ドット寄せにより高画質な画像を形成できる画像形成装置を提供する。    【解決手段】  第１の方向に配列された複数の発光素子を制御して、複数の画素を露光する露光ヘッド制御装置であって、第１の方向と交差する第２の方向において各画素を分割した複数の領域をそれぞれ露光するための複数の領域露光データを、各画素を露光するための画素露光データに基づいて生成する露光データ生成部と、領域露光データに基づいて複数の発光素子を制御して、複数の領域を露光することにより、複数の画素を露光する露光制御部と、を備えた露光ヘッド制御装置。【選択図】  図１
2006248167.tif 000002
【特許請求の範囲】
【請求項１】
第１の方向に配列された複数の発光素子を制御して、複数の画素を露光する露光ヘッド制御装置であって、
前記第１の方向と交差する第２の方向において各画素を分割した複数の領域をそれぞれ露光するための複数の領域露光データを、各画素を露光するための画素露光データに基づいて生成する露光データ生成部と、
前記領域露光データに基づいて前記複数の発光素子を制御して、前記複数の領域を露光することにより、前記複数の画素を露光する露光制御部と、
を備えたことを特徴とする露光ヘッド制御装置。
【請求項２】
前記画素露光データは、画素の階調を示す画素階調データを含み、
前記露光データ生成部は、前記画素階調データに基づいて、前記領域露光データとして、各領域の階調を示す領域階調データを生成し、
前記露光制御部は、前記領域階調データに基づいて、前記複数の領域の階調を制御することを特徴とする請求項１記載の露光ヘッド制御装置。
【請求項３】
前記露光データ生成部は、各画素において露光するドットの位置を示すドット位置データにさらに基づいて、前記領域階調データを生成することを特徴とする請求項２記載の露光ヘッド制御装置。
【請求項４】
前記露光データ生成部は、前記画素露光データと前記領域露光データとを対応づけて格納した階調値テーブルを有することを特徴とする請求項２又は３記載の露光ヘッド制御装置。
【請求項５】
請求項１から４のいずれか１項記載の露光ヘッド制御装置を備えたことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、露光ヘッド制御装置及びそれを備えた画像形成装置に関する。
【背景技術】
【０００２】
従来のＬＥＤプリントヘッドを有する画像形成装置として、特開２００２−２４８８０８号公報（特許文献１）に開示されたものがある。上記特許文献１に開示された従来の画像形成装置は、画像データの階調に応じてＬＥＤの点灯時間を変化させる点灯基準クロックの周期を、画像データの階調に応じて変更している。
【特許文献１】特開２００２−２４８８０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記従来の画像形成装置では、各ＬＥＤによる露光位置を制御しようとすると、全てのＬＥＤに対して個別にその点灯タイミングを制御しなければならない。すなわち、上記従来の画像形成装置では、ＬＥＤの点灯タイミングを制御する回路を、各ＬＥＤに対して設けなければならないため、回路が複雑になるという問題が生じていた。
【０００４】
よって、本発明は、上記の課題を解決することのできる露光ヘッド制御装置及び画像形成装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、本発明の第１の形態によれば、第１の方向に配列された複数の発光素子を制御して、複数の画素を露光する露光ヘッド制御装置であって、第１の方向と交差する第２の方向において各画素を分割した複数の領域をそれぞれ露光するための複数の領域露光データを、各画素を露光するための画素露光データに基づいて生成する露光データ生成部と、領域露光データに基づいて複数の発光素子を制御して、複数の領域を露光することにより、複数の画素を露光する露光制御部と、を備えたことを特徴とする露光ヘッド制御装置を提供する。
【０００６】
上記構成によれば、画素露光データに基づいて、各画素を複数の領域に分割して露光するので、各画素において露光されるドットの位置を制御できる。従って、上記構成によれば、例えば、形成される画像に対して、斜線部分や曲線部分を平滑化する等の処理を施すことができるので、高画質な画像を形成することができる。
【０００７】
上記露光ヘッド制御装置において、画素露光データは、画素の階調を示す画素階調データを含み、露光データ生成部は、画素階調データに基づいて、領域露光データとして、各領域の階調を示す領域階調データを生成し、露光制御部は、領域階調データに基づいて、複数の領域の階調を制御することが好ましい。
【０００８】
上記構成によれば、各画素におけるドットの位置と併せてドットの階調も制御できるので、さらに高画質な画像を形成することができる。
【０００９】
上記露光ヘッド制御装置において、露光データ生成部は、各画素において露光するドットの位置を示すドット位置データにさらに基づいて、領域階調データを生成することが好ましい。ここで、露光データ生成部は、例えば、露光領域データに基づいて、画素露光データが示す階調値を、複数の領域のそれぞれに振り分けるように、領域露光データを生成する。
【００１０】
上記露光ヘッド制御装置において、露光データ生成部は、画素露光データと領域露光データとを対応づけて格納した階調値テーブルを有することが好ましい。
【００１１】
上記構成では、露光データ生成部は、画素露光データに基づいて階調値テーブルから領域露光データを読み出せるので、階調制御を極めて高速に行うことができる。例えば、画素露光データは、複数ビットからなり、階調値テーブルの所定のアドレスを示すよう構成されるのが好ましい。
【００１２】
本発明の第２の形態によれば、上記露光ヘッド制御装置を備えたことを特徴とする画像形成装置を提供する。画像形成装置は、例えば、レーザプリンタ等の印刷装置である。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照しつつ、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また、実施形態の中で説明されている特徴の組み合わせのすべてが発明の解決手段に必須であるとは限らない。
【００１４】
図１は、画像形成装置１００の構成の一例を示す図である。画像形成装置１００は、露光ヘッド制御装置の一例であるコントローラ１１０と、エンジン部を制御するエンジン制御部１３０と、ラインヘッド１４０とを備えて構成される。
【００１５】
コントローラ１１０は、変換部１１２と、ラインメモリ１１４と、クロック生成部１１５と、制御信号生成部１１６と、Ｈｓｙｎｃ信号生成部１１８と、ＤＨｓｙｎｃ信号生成部１２０と、カウンタ１２２と、アドレス生成部１２４と、階調値ルックアップテーブル（ＬＵＴ）１２６と、電流補正データメモリ１２７とを有して構成される。アドレス生成部１２４及び階調値ＬＵＴ１２６は、露光データ生成部の一例である。
【００１６】
変換部１１２は、パーソナルコンピュータ（ＰＣ）２００が出力した、各画素を露光するための画素露光データ（シリアルデータ）を受信し、これをパラレルデータ（６ビット）に変換して、ラインメモリ１１４に供給する。本実施形態の画素露光データは、各画素の快調を示す画素階調データ、及び、各画素においてドットを寄せる位置を示すドット位置データを含んで構成される。
【００１７】
クロック生成部１１５は、コントローラ１１０の動作の基準となるクロック信号ＣＬＫを生成し、制御信号生成部１１６に供給する。制御信号生成部１１６は、クロック信号ＣＬＫ及び印刷開始信号Ｖｓｙｎｃを受け取り、Ｓクロック信号ＳＣＬＫ及びストローブ信号ＳＴＢを生成し、ＬＥＤ駆動部１５０に供給する。また、制御信号生成部１１６は、クロック信号ＣＬＫに基づいて、リード・ライトイネーブル信号ＲＷＥを生成し、ラインメモリ１１４に供給する。
【００１８】
ラインメモリ１１４は、画素露光データを１ラインごと格納し、制御信号生成部１１６から供給されるリード・ライトイネーブル信号ＲＷＥに基づいて、当該画素露光データをアドレス生成部１２４に供給する。
【００１９】
Ｈｓｙｎｃ信号生成部１１８は、Ｖｓｙｎｃセンサ１３２が生成した印刷開始信号Ｖｓｙｎｃに基づいて、露光データの送信開始信号Ｈｓｙｎｃを生成し、ＰＣ２００及びＤＨｓｙｎｃ信号生成部１２０に供給する。ＤＨｓｙｎｃ信号生成部１２０は、送信開始信号Ｈｓｙｎｃを受け取り、これを逓倍したＤＨｓｙｎｃ信号を生成する。本実施形態では、ＤＨｓｙｎｃ信号生成部１２０は、送信開始信号Ｈｓｙｎｃの周期を３逓倍して、ＤＨｓｙｎｃ信号を生成する。
【００２０】
カウンタ１２２は、ＤＨｓｙｎｃ信号に基づいてカウントした回数データを、アドレス生成部１２４に供給する。カウンタ１２２のビット数は、ＤＨｓｙｎｃ信号生成部１２０が、送信開始信号Ｈｓｙｎｃの分周比に基づいて設定される。本実施形態では、ＤＨｓｙｎｃ信号生成部１２０が、送信開始信号Ｈｓｙｎｃを３逓倍するため、カウンタ１２２は、そのビット数が２ビットに設定され、３カウントごとにリセットするよう構成される。
【００２１】
アドレス生成部１２４は、画素露光データ及び回数データに基づいて、階調値ＬＵＴ１２６において、領域階調データが格納されたアドレスを指定するアドレス信号を生成する。具体的には、アドレス生成部１２４は、ラインメモリ１１４から供給された所定の画素露光データに対して、回数データを順次付加して複数のアドレス信号を生成する。そして、アドレス生成部１２４は、回数データがリセットされると、他の画素露光データに対して、新たに回数データを順次付加して複数のアドレスデータを生成する。すなわち、本実施形態において、アドレス生成部１２４は、１つの画素露光データに対して、３つの回数データをそれぞれ付加して、３つのアドレス信号を生成する。アドレス信号のビット構成の具体例については、図３において後述する。
【００２２】
階調値ＬＵＴ１２６は、画素を構成する各領域の階調を示す領域階調データを、アドレスと対応付けて格納する。階調値ＬＵＴ１２６は、アドレス生成部１２４からアドレス信号を受け取った場合に、当該アドレスに対応する領域階調データを、ラインヘッド１４０に出力する。
【００２３】
本実施形態において、領域階調データは、各画素の１／３の領域の階調を示すデータである。すなわち、ある画素を露光するための画素露光データは、アドレス生成部１２４において、当該画素を３つの領域に分割して露光すべく、回数データが付加された３つのアドレスデータに変換される。そして、当該３つのアドレスデータは、さらに、階調値ＬＵＴ１２６において、分割された３つの領域をそれぞれ露光するための領域階調値データに変換される。画素露光データと領域階調データとの関係については、図３及び図４において後述する。
【００２４】
電流補正データメモリ１２７は、ＬＥＤアレイ１４２に供給する電流量を補正する電流補正データを格納する。本実施形態において、電流補正データメモリ１２７は、製造プロセスのばらつき等に起因する、当該ラインヘッド１４０に固有の電流補正データを格納しており、これを常にラインヘッド１４０に供給するよう構成されている。本実施形態において、階調値ＬＵＴ１２６から出力された領域階調データ（４ビット）、及び、電流補正データメモリ１２７から出力された電流補正データ（６ビット）は、１０ビットのデータ信号ＤＡＴＡとしてＬＥＤ駆動部１５０に供給される。
【００２５】
エンジン制御部１３０は、Ｖｓｙｎｃセンサ１３２を有して構成されており、画像が形成される媒体のエッジ等を認識し、これに基づいて印刷開始信号Ｖｓｙｎｃを生成してコントローラ１１０及びＰＣ２００に供給する。
【００２６】
図２は、ラインヘッド１４０の構成の一例を示す図である。ラインヘッド１４０は、ＬＥＤアレイ１４２、カソードドライバ１４４及びＬＥＤ駆動部１５０を有して構成される。本実施形態のラインヘッド１４０は、ＬＥＤアレイ１４２の数が５６個となるように、図２に示す構成が複数配置されている。また、各ＬＥＤアレイ１４２は、第１の方向の一例である主走査方向に配列された４８個のＬＥＤを有しており、各ＬＥＤが各画素を露光する。なお、ラインヘッド１４０に設けられるＬＥＤアレイ１４２の数、及び、各ＬＥＤアレイ１４２内のＬＥＤの数は任意である。
【００２７】
カソードドライバ１４４は、各ＬＥＤアレイ１４２を構成するＬＥＤのカソードに接続されており、各ＬＥＤのカソードをＬＥＤアレイ１４２単位で順次接地する。また、ＬＥＤ駆動部１５０は、カソードドライバ１４４がＬＥＤアレイ１４２を接地する動作に応じて、当該ＬＥＤアレイ１４２に電流を供給して、当該ＬＥＤアレイを発光させる。すなわち、本実施形態において、ＬＥＤ駆動部１５０及びカソードドライバ１４４は、５６個のＬＥＤアレイ１４２を順次発光させて、各画素を露光する。
【００２８】
ＬＥＤ駆動部１５０は、露光制御部の一例であって、ＣＬＫカウンタ１５２と、データラッチ部１５４と、ＳＣＬＫカウンタ１５６と、パルス変調部１５８と、電流出力部１６０とを有して構成される。本実施形態のＬＥＤ駆動部１５０は、制御信号生成部１１６から供給された信号／ＳＴＢ、／ＳＣＬＫ、／Ｈｓｙｎｃ、ＣＬＫ及びＤＡＴＡに基づいて、ＬＥＤアレイ１４２の発光時間及び発光タイミングを制御する。
【００２９】
ＣＬＫカウンタ１５２は、制御信号生成部１１６から供給されたクロック信号ＣＬＫのエッジをカウントする。本実施形態において、ＣＬＫカウンタ１５２は、送信開始信号／Ｈｓｙｎｃのエッジに応じてカウントを開始し、そのカウント値がＬＥＤアレイ１４２に設けられたＬＥＤの個数である４８となったときに、ＳＣＬＫカウンタ１５６をリセットする。
【００３０】
データラッチ部１５４は、ＬＥＤアレイ１４２を構成するＬＥＤの個数である４８個のシフトレジスタ及びラッチを有して構成されている。データラッチ部１５４は、クロック信号ＣＬＫのエッジの変化に応じて、データ信号ＤＡＴＡを順次シフトさせるとともに、各ラッチにおいて保持する。また、データラッチ部１５４は、保持されたデータ信号ＤＡＴＡのうち、領域階調データ（４ビット）をパルス変調部１５８に供給し、電流補正データ（６ビット）を電流出力部１６０に供給する。
【００３１】
ＳＣＬＫカウンタ１５６は、Ｓクロック信号ＳＣＬＫのエッジをカウントする。ＳＣＬＫカウンタ１５６は、送信開始信号／Ｈｓｙｎｃ及びＣＬＫカウンタ１５２から出力された信号のエッジに応じてリセットされ、信号／ＳＴＢのエッジに応じてカウントを開始する。
【００３２】
パルス変調部１５８は、４８個のコンパレータを有して構成されており、電流出力部１６０を制御して、各ＬＥＤアレイ１４２に設けられた４８個のＬＥＤの発光時間を制御する。具体的には、パルス変調部１５８は、信号／ＳＴＢのエッジに応じて、４８個のＬＥＤが発光を開始するように電流出力部１６０を制御する。また、パルス変調部１５８において、各コンパレータは、ＳＣＬＫカウンタからそのカウント値を受け取り、また、データラッチ部１５４の対応するラッチから領域階調データを受け取る。そして、各コンパレータは、受け取ったカウント値が領域階調データと一致したときに、対応するＬＥＤの発光を停止するように、電流出力部１６０を制御する。すなわち、４８個のＬＥＤは、略同時に発光を開始し、各ＬＥＤに対応する領域階調データの値に応じたタイミングにおいて、それぞれ発光を停止する。これにより、各ＬＥＤの発光時間が制御され、各画素において露光されるドットの階調が制御される。
【００３３】
電流出力部１６０は、パルス変調部１５８からの制御に応じて、ＬＥＤアレイ１４２の各ＬＥＤに対して所定の電流を供給する。具体的には、電流出力部１６０は、各ＬＥＤに対して略同じタイミングで所定の電流の供給を開始し、各ＬＥＤを発光すべき時間に応じて、各ＬＥＤに対する所定の電流の供給を停止する。また、電流出力部１６０は、データラッチ部１５４から供給された電流補正データに基づいて、各ＬＥＤに供給する電流量を補正する。
【００３４】
図３は、階調値ＬＵＴ１２６のデータ構成の一例を示す図である。図３（ａ）に示すように、階調値ＬＵＴ１２６は、アドレス信号が示すアドレスと領域階調データとを対応付けて格納している。アドレス（１０ビット）は、２ビットの回数データ、並びに、２ビットのドット位置データ及び４ビットの階調データからなる画素露光データから構成されている。なお、領域階調データは、画素階調データ及びドット位置データに基づいて生成され、階調値ＬＵＴ１２６に予め格納される。
【００３５】
図３（ｂ）は、回数データ（カウンタ１２２の出力値）とビット値との関係を示す図である。本実施形態では、画素露光データに対して回数データ（１〜３回）を付加することにより、露光すべき画素を３つの領域に分割し、各領域に対してそれぞれ階調データを割り当てている。具体的には、「１回目」、「２回目」及び「３回目」とは、それぞれ、画素を分割した３つの領域のうち、１回目、２回目及び３回目に露光する領域を示す。
【００３６】
図３（ｃ）は、ドット位置データとビット値との関係を示す図である。「上寄せ」とは、本実施形態による処理を行うことにより、露光するドットを、画素において、当該処理を行わない場合よりも上側に寄せることを示す。また、「中央寄せ」、「上下寄せ」及び「下寄せ」は、同様に、それぞれ中央、上下及び下側にドットを寄せることを示す。本実施形態において、ドット位置データは、画素露光データの一部を構成しており、画素露光データとしてＰＣ２００からコントローラ１１０に供給される。
【００３７】
図４は、画素を構成する領域の階調値の設定方法を示す図である。画素階調データが示す画素階調値は１６階調（２進数では４ビット）であり、この１６階調のデータをまず３倍した３倍データを生成する。そして、３倍データの値を、各画素において露光すべきドットの位置（すなわち、ドット位置データ）に基づいて、画素を分割した３つの領域に対して割り振ることにより、各領域における領域階調値を設定する。
【００３８】
例えば、画素階調値が「１２」であり、「上寄せ」を行う場合には、当該画素を構成する３つの領域の領域階調値を上から順番に「１５」「１５」「６」として、画素における上方の領域を下方の領域よりも強く露光することにより、全体として画素に露光されるドットを上側に寄せることができる。
【００３９】
そして、各領域階調値を４ビットデータとして、アドレス（すなわち、回数データ、ドット位置データ及び画素階調データ）と対応づけることにより、ＬＵＴが作成される。
【００４０】
図５は、画像形成装置の動作を示すタイミングチャートである。図１乃至図３及び図５を参照して、本実施形態の画像形成装置１００の動作について説明する。以下の例では、１ラインは、４８画素からなる５６個のブロックに分割されており（図６参照）、コントローラ１１０は、ブロック単位（すなわち、４８画素分）でデータをＬＥＤ駆動部１５０に供給し、ＬＥＤ駆動部１５０は、ＬＥＤアレイ１４２単位でＬＥＤを発光させて、ブロック単位で画素を露光している。すなわち、本実施形態の画像形成装置は、５６個のブロックを時分割で露光することにより、媒体に画像を形成する。
【００４１】
以下、まず、コントローラ１１０がＬＥＤ駆動部１５０に露光に必要な各信号及びデータを供給する動作について説明し、次いで、ＬＥＤ駆動部１５０が当該各信号及びデータに基づいて、ＬＥＤアレイ１４２を発光させる動作について説明する。
【００４２】
まず、エンジン制御部１３０において、Ｖｓｙｎｃセンサ１３２が、画像を形成する媒体の先頭を検出し、印刷開始信号Ｖｓｙｎｃの論理値を変化させる。また、Ｈｓｙｎｃ信号生成部１２０は、印刷開始信号Ｖｓｙｎｃの論理値の変化を検出すると、送信開始信号Ｈｓｙｎｃを生成し、ＰＣ２００の画像処理部２１０及びＤＨｓｙｎｃ信号生成部１２０に供給する。送信開始信号Ｈｓｙｎｃは、所定の周期でパルスが現れる信号であり、画像処理部２１０は、各パルス（エッジ）を検出すると、１ライン分の画素露光データ（ラスタデータ）の送信を開始する。
【００４３】
画像処理部２１０から送信された画素露光データは、変換部２２０及び１１２を介して、ラインメモリ１１４に蓄積される。ラインメモリ１１４に蓄積された各画素露光データは、制御信号生成部１１６から供給されたリード・ライトイネーブル信号ＲＷＥに応じて、順次、アドレス生成部１２４に供給される。
【００４４】
一方、カウンタ１２２は、送信開始信号Ｈｓｙｎｃを３逓倍したＤＨｓｙｎｃ信号に基づいて、回数データをカウントして、アドレス生成部１２４に供給する。すなわち、カウンタ１２２は、送信開始信号Ｈｓｙｎｃの１周期の間に、「００」、「０１」及び「１０」の２ビットデータ（回数データ）を、アドレス生成部１２４に繰り返し供給している。そして、アドレス生成部１２４は、１つの画素露光データに対して３つの回数データを結合した３つのアドレス信号を生成し、順次、階調値ＬＵＴ１２６に供給する。階調値ＬＵＴ１２６は、アドレス信号が示すアドレスに応じて、格納された領域階調データをＬＥＤ駆動部１５０に供給する。これにより、ＰＣ２００から送信された画素露光データに応じて、階調値ＬＵＴ１２６からＬＥＤ駆動部１５０に領域階調データが供給される。
【００４５】
次に、ＬＥＤ駆動部１５０が、ＬＥＤアレイ１４２の各ＬＥＤを発光させる動作について説明する。
【００４６】
まず、送信開始信号／Ｈｓｙｎｃの論理値が変化すると、制御信号生成部１１６は、ＣＬＫカウンタ１５２及びデータラッチ部１５４にクロック信号ＣＬＫを供給する。そして、データラッチ部１５４は、まず、５６個のＬＥＤアレイ１４２のうち、最初に発光させるべきＬＥＤアレイ１４２（１ブロック目（図６参照））に供給するデータを、コントローラ１１０から受け取り、保持する。具体的には、データラッチ部１５４は、クロック信号ＣＬＫのエッジの変化に応じて４８個のＬＥＤを発光させるための領域階調データ及び電流補正データ（データ信号ＤＡＴＡ）を順次受信し、当該データを４８個のシフトレジスタにおいて順次シフトさせるとともに、各シフトレジスタに対応するラッチに格納する。
【００４７】
データラッチ部１５４が１ブロック目の領域階調データ及び電流補正データをすべて格納すると、信号／ＳＴＢがＨ論理からＬ論理に変化し、１ブロック目のＬＥＤアレイ１４２が発光を開始する。具体的には、信号／ＳＴＢがＬ論理に変化すると、パルス変調部１５８は、４８個のＬＥＤにそれぞれ所定の電流を供給して発光させるよう、電流出力部１６０を制御する。電流出力部１６０は、データラッチ部１５４から供給された電流補正データに基づいて、４８個のＬＥＤに所定の電流を供給して発光させる。
【００４８】
また、信号／ＳＴＢがＨ論理からＬ論理に変化すると、ＳＣＬＫカウンタ１５６がリセットされ、ＳＣＬＫカウンタ１５６は、制御信号生成部１２６から供給された信号／ＳＣＬＫに基づいてカウントしたカウント値を、パルス変調部１５８に供給する。
【００４９】
パルス変調部１５８は、ＳＣＬＫカウンタ１５６のカウント値と、データラッチ部１５４から供給された、４８個のＬＥＤの領域階調データとをそれぞれ比較する。そして、パルス変調部１５８は、カウント値と領域階調データが一致した場合に、一致した当該領域階調データに対応するＬＥＤの発光を停止するように電流出力部１６０を制御する。本実施形態では、領域階調データは４ビットデータであるため、ＳＣＬＫカウンタ１５６のカウント値が「１５」になるまでに、４８個のＬＥＤに対応する領域階調データがカウント値と一致して、１ブロック目のすべてのＬＥＤの発光が停止する。
【００５０】
また、データラッチ部１５４は、パルス変調部１５８が１ブロック目のＬＥＤを発光させている期間において、２ブロック目のＬＥＤを発光させるため、データ信号ＤＡＴＡを受信する。具体的には、データラッチ部１５４は、信号／ＳＣＬＫのエッジに応じてパルス変調部１５８及び電流出力部１６０が１ブロック目のＬＥＤを発光させている期間において、クロック信号ＣＬＫのエッジに応じて、２ブロック目のＬＥＤを発光させるための領域階調データ及び電流補正データを４８個のシフトレジスタにおいてシフトさせ、４８個のラッチに保持する。
【００５１】
そして、データラッチ部１５４は、２ブロック目の領域階調データ及び電流補正データの受信を完了すると、それらをパルス変調部１５８に供給し、３ブロック目の領域階調データ及び電流補正データの受信を開始する。一方、パルス変調部１５８及び電流出力部１６０は、パルス変調部１５８が３ブロック目のデータを受信している期間において、２ブロック目の領域階調データ及び電流補正データに基づいて、２ブロック目のＬＥＤの発光を制御する。以上の動作を繰り返すことにより、５６ブロックのＬＥＤアレイ１４２を発光させて、媒体に１ライン分の画像が形成される。
【００５２】
図６は、本実施形態の画像形成装置により、画素を３つの領域に分割して、１ラインをＨｓｙｎｃ信号の１／３周期で露光した場合において、各画素において露光されたドットの状態を示す模式図である。図７は、本実施形態の処理を行わない画像形成装置（比較例）により、１ラインをＨｓｙｎｃ信号の１周期で露光した場合において、各画素において露光されたドットの状態を示す模式図である。図６、図７とも、１ライン分の画素を露光するときに、ブロック１からブロック５６にかけて順番に時分割で露光した結果を例に示している。
【００５３】
図７に示すように、比較例により５６ブロック分の画素を露光した場合には、副走査方向における、最初に露光したブロック１におけるドットと、最後に露光したブロック５６におけるドットとの間では、Ｈｓｙｎｃ信号の約１周期分の位置ずれが生じる。一方、図６に示すように、本実施形態の画像形成装置では、画素を１／３周期ごとに分割して露光するので、約１／３周期分の位置ずれしか生じないため、媒体に高画質な画像を形成することができる。
【００５４】
また、図７に示すように、比較例では、画素における、副走査方向のドットの位置は、当該画素が属するブロックの露光順序により定まるため、例えば、画素Ａに示すように、画素におけるドットの位置が最上部に偏るという問題が生じる。一方、図６に示すように、本実施形態の画像形成装置では、画素を１／３周期ごとに分割して露光するので、各画素においてドットを均一に分布させることができるため、媒体に高画質な画像を形成することができる。
【００５５】
さらに、図７に示すように、比較例では、画素における、副走査方向のドットの位置は、当該画素が属するブロックの露光順序により定まるため、画素におけるドットの位置を制御することができないという問題が生じる。一方、図６の画素Ｂ及びＣに示すように、本実施形態の画像形成装置では、画素においてドットを所望の位置に制御することができるので、特に画像の斜線部分や曲線部分の平滑化処理が容易となる。ひいては、媒体にさらに高画質な画像を形成することができる。
【００５６】
図８は、階調値ＬＵＴ１２６のデータ構成の他の例を示す図である。また、図９は、図８に示す例において、画素を構成する領域の階調値の設定方法を示す図である。
【００５７】
本実施形態の画像形成装置において、各画素を分割した領域の数は任意である。各画素をＮ個（Ｎは２以上の整数）の領域に分割して露光する場合には、Ｎの数に応じて、各データのビット数や信号の周期等を適宜変更すればよい。
【００５８】
例えば、図８に示すように、各画素を５つの領域に分割して露光する場合には、ＤＨｓｙｎｃ信号をＨｓｙｎｃ信号の１／５周期とし、カウンタ１２２のビット数を３ビットとすればよい。また、図４において説明した設定方法と同様に、図９に示すように階調値ＬＵＴ１２６に格納するアドレス及び領域階調データを設定すればよい。
【００５９】
上記発明の実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施形態の記載に限定されるものではない。そのような組み合わせ又は変更若しくは改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【００６０】
【図１】画像形成装置１００の構成の一例を示す図である。
【図２】ラインヘッド１４０の構成の一例を示す図である。
【図３】階調値ＬＵＴ１２６のデータ構成の一例を示す図である。
【図４】画素を構成する領域の階調値の設定方法を示す図である。
【図５】画像形成装置の動作を示すタイミングチャートである。
【図６】本実施形態の画像形成装置により露光されたドットの状態を示す模式図である。
【図７】比較例により露光されたドットの状態を示す模式図である。
【図８】階調値ＬＵＴ１２６のデータ構成の他の例を示す図である。
【図９】画素を構成する領域の階調値の設定方法を示す図である。
【符号の説明】
【００６１】
１００・・・画像形成装置、１１０・・・コントローラ、１１２・・・変換部、１１４・・・ラインメモリ、１１５・・・クロック生成部、１１６・・・制御信号生成部、１１８・・・Ｈｓｙｎｃ信号生成部、１２０・・・ＤＨｓｙｎｃ信号生成部、１２２・・・カウンタ、１２４・・・アドレス生成部、１２６・・・階調値ＬＵＴ、１２７・・・電流補正データメモリ、１３０・・・エンジン制御部、１３２・・・Ｖｓｙｎｃセンサ、１４０・・・ラインヘッド、１４２・・・ＬＥＤアレイ、１４４・・・カソードドライバ、１５０・・・ＬＥＤ駆動部、１５２・・・ＣＬＫカウンタ、１５４・・・データラッチ部、１５６・・・ＳＣＬＫカウンタ、１５８・・・パルス変調部、１６０・・・電流出力部
【図１】
2006248167.tif 000003
【図２】
2006248167.tif 000004
【図３】
2006248167.tif 000005
【図４】
2006248167.tif 000006
【図５】
2006248167.tif 000007
【図６】
2006248167.tif 000008
【図７】
2006248167.tif 000009
【図８】
2006248167.tif 000010
【図９】
2006248167.tif 000011