(57)【要約】【課題】  単に１つの電力半導体素子のゲート破壊をも検出できる異常検出回路を備えた電力半導体モジュールのゲートドライブ回路を提案する。【解決手段】  スイッチングレギュレータからの駆動パルスを平均化した検出電圧を発生するデユーティ比検出回路を用い、検出電圧が基準電圧よりも低下し、しかも電力半導体モジュールの応用回路が動作を停止し、ゲートブロック信号が発生したときに異常検出信号を発生する異常検出回路を設ける。また、負側整流ダイオードと負側直流出力点との間に抵抗素子を接続し、正側直流出力点と負側直流出力点との間の直流電圧に応じた検出電圧を発生し、この検出電圧に基づき異常検出信号を発生する異常検出回路を設ける。また、負側平滑コンデンサと並列に接続された発光ダイオードを有するホトカプラにより、異常検出信号を発生する異常検出回路を設ける。【選択図】図１
2006020473.tif 000002
【特許請求の範囲】
【請求項１】
互いに並列接続された複数の電力半導体素子を有し、前記各電力半導体素子のゲートを互いに並列に駆動する電力半導体モジュールのゲートドライブ回路であって、
一次コイルと、中間接続点で互いに直列に接続された正側二次コイルと負側二次コイルを有するスイッチングトランス、
前記一次コイルに接続されたスイッチング素子、
このスイッチング素子を、前記電力半導体モジュールの負荷に応じて制御されたデユーティ比の駆動パルスでスイッチングするスイッチングレギュレータ、
前記正側二次コイルに正側整流ダイオードを介して接続された正側直流出力点と前記中間接続点との間に接続された正側平滑コンデンサ、
前記負側二次コイルに負側整流ダイオードを介して接続された負側直流出力点と前記中間接続点との間に接続された負側平滑コンデンサ、
前記正側直流出力点と負側直流出力点との間の直流電圧に基づいて前記各電力半導体素子のゲートを互いに並列に駆動するゲート駆動制御回路、および
前記各電力半導体素子のゲートの異常を検出する異常検出回路を備え、
前記異常検出回路は、
前記駆動パルスのデユーティ比に応じた検出電圧を発生するデユーティ比検出回路と、
前記検出電圧と基準電圧とを比較するコンパレータと、
前記電力半導体モジュールが応用された応用回路が動作を停止したときに発生されるゲートブロック信号と前記コンパレータの出力信号とを受ける論理回路とを有し、
前記デユーティ比が増大して前記検出電圧が前記基準電圧よりも増大し、しかも前記ゲートブロック信号が発生されたときに、前記論理回路から異常検出信号を出力するように構成されたことを特徴とする電力半導体モジュールのゲートドライブ回路。
【請求項２】
請求項１記載の電力半導体モジュールのゲートドライブ回路であって、前記基準電圧は、前記電力半導体モジュールの無負荷時における前記検出電圧よりも高いレベルに設定されることを特徴とする電力半導体モジュールのゲートドライブ回路。
【請求項３】
請求項１記載の電力半導体モジュールのゲートドライブ回路であって、前記デユーティ比検出回路がフィルタであり、このフィルタは前記駆動パルスを平均化して前記検出電圧を発生することを特徴とする電力半導体モジュールのゲートドライブ回路。
【請求項４】
請求項１記載の電力半導体モジュールのゲートドライブ回路であって、前記デユーティ比検出回路が、前記一次コイルに流れるスイッチング電流を検出する電流検出器に接続され、前記検出電圧を発生することを特徴とする電力半導体モジュールのゲートドライブ回路。
【請求項５】
互いに並列接続された複数の電力半導体素子を有し、前記各電力半導体素子のゲートを互いに並列に駆動する電力半導体モジュールのゲートドライブ回路であって、
一次コイルと、中間接続点で互いに直列に接続された正側二次コイルと負側二次コイルを有するスイッチングトランス、
前記一次コイルに接続されたスイッチング素子、
このスイッチング素子を前記電力半導体モジュールの負荷に応じて制御されたデユーティ比の駆動パルスでスイッチングするスイッチングレギュレータ、
前記正側二次コイルに正側整流ダイオードを介して接続された正側直流出力点と前記中間接続点との間に接続された正側平滑コンデンサ、
前記負側二次コイルに負側整流ダイオードを介して接続された負側直流出力点と前記中間接続点との間に接続された負側平滑コンデンサ、
前記正側直流出力点と負側直流出力点との間の直流電圧に基づいて前記各電力半導体素子のゲートを互いに並列に駆動するゲート駆動制御回路、および
前記各電力半導体素子のゲートの異常を検出する異常検出回路を備え、前記異常検出回路は、
前記負側整流ダイオードのアノードと前記負側平滑コンデンサとの間に接続された抵抗素子と、
カソードが前記中間接続点に接続されるようにして前記負側平滑コンデンサに並列に接続されたダイオードと、
前記正側直流出力点と負側直流出力点との間の直流電圧に応じた検出電圧を出力する電圧検出器と、
前記検出電圧と基準電圧とを比較するコンパレータとを有し、前記検出電圧が前記基準電圧よりも低下したときに、前記コンパレータが異常検出信号を出力することを特徴とする電力半導体モジュールのゲートドライブ回路。
【請求項６】
請求項５記載の電力半導体モジュールのゲートドライブ回路であって、前記基準電圧は、前記各電力半導体素子が正常なときにおける前記直流電圧と等しく設定されるされることを特徴とする電力半導体モジュールのゲートドライブ回路。
【請求項７】
請求項５記載の電力半導体モジュールのゲートドライブ回路であって、前記抵抗素子がヒューズ抵抗とされることを特徴とする電力半導体モジュールのゲートドライブ回路。
【請求項８】
請求項７記載の電力半導体モジュールのゲートドライブ回路であって、前記電力半導体素子の少なくとも１つがゲート破壊したときに、前記ヒューズ抵抗が溶断するように構成されたことを特徴とする電力半導体モジュールのゲートドライブ回路。
【請求項９】
互いに並列接続された複数の電力半導体素子を有し、前記各電力半導体素子のゲートを互いに並列に駆動する電力半導体モジュールのゲートドライブ回路であって、
一次コイルと、中間接続点で互いに直列に接続された正側二次コイルと負側二次コイルを有するスイッチングトランス、
前記一次コイルに接続されたスイッチング素子、
このスイッチング素子を前記電力半導体モジュールの負荷に応じて制御されたデユーティ比の駆動パルスでスイッチングするスイッチングレギュレータ、
前記正側二次コイルに正側整流ダイオードを介して接続された正側直流出力点と前記中間接続点との間に接続された正側平滑コンデンサ、
前記負側二次コイルに負側整流ダイオードを介して接続された負側直流出力点と前記中間接続点との間に接続された負側平滑コンデンサ、
前記正側直流出力点と負側直流出力点との間の直流電圧に基づいて前記各電力半導体素子のゲートを互いに並列に駆動するゲート駆動制御回路、および
前記各電力半導体素子のゲートの異常を検出する異常検出回路を備え、前記異常検出回路は、
前記負側整流ダイオードのアノードと前記負側平滑コンデンサに間に接続されたヒューズ抵抗と、ホトカプラとを有し、このホトカプラは、
カソードが前記中間接続点に接続されるようにして前記負側平滑コンデンサに並列に接続された発光ダイオードと、
この発光ダイオードの光出力を受光する受光素子とを有し、
前記ヒューズ抵抗が溶断したときに、前記受光素子が異常信号を出力することを特徴とする電力半導体モジュールのゲートドライブ回路。
【請求項１０】
請求項９記載の電力半導体モジュールのゲートドライブ回路であって、前記電力半導体素子の少なくとも１つがゲート破壊したときに、前記ヒューズ抵抗が溶断するように構成されたことを特徴とする電力半導体モジュールのゲートドライブ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば無停電電源装置などを制御する、ＩＧＢＴモジュールなどの電力半導体モジュールのゲートドライブ回路に関するものである。
【背景技術】
【０００２】
ＩＧＢＴは、絶縁ゲート形バイポーラトランジスタと呼ばれる自己消弧型の電力半導体素子であり、ゲートにオン電圧（高レベル電圧）を与えると直ちにオンとなり、またゲートにオフ電圧（低レベル電圧）を与えると直ちにオフ動作を行なう。サイリスタはゲートによる点弧を行ない、一度オンされると、主回路を転流して消弧しない限り、主回路に電流が継続して流れるが、ＩＧＢＴはゲートにオフ電圧を与えることにより、直ちにオフとなり、いわゆる自己消弧を行なうことができる。ＩＧＢＴは、この自己消弧形の利点を活かし、無停電電源装置などの応用回路の制御に広く応用される。ＩＧＢＴモジュールは、複数のＩＧＢＴを互いに並列接続して構成され、そのゲートドライブ回路も各ＩＧＢＴのゲートを互いに並列に駆動するように構成される。
【０００３】
このゲートドライブ回路は、一般にＤＣ−ＤＣコンバータを用いて構成される。このＤＣ−ＤＣコンバータは、直流電源に接続されたスイッチングトランスの一次コイル電流をスイッチング回路により、ＩＧＢＴモジュールも負荷に応じて制御されたデユーティ比の駆動パルスでオンオフすることにより、大きさの制御された交流電圧をトランスの二次コイルに出力し、この二次コイルの交流電圧を整流して直流電圧とし、この直流電圧に基づいてＩＧＢＴモジュールを制御する。
【０００４】
ところで、ＩＧＢＴモジュールを構成する各ＩＧＢＴには、コレクタ／エミッタ間の短絡事故と、ゲート破壊とが想定される。ゲート破壊は、ゲート／エミッタ間が短絡状態となる破損であり、通常ＩＧＢＴのコレクタ／エミッタ間の短絡事故に誘発されてゲート破壊が起こる。ゲートドライブ回路には、このゲート破壊を検出する異常検出回路が付加される。
【０００５】
コレクタ／エミッタ間の短絡に伴ない、ＩＧＢＴモジュールの応用回路では、コレクタ／エミッタ間の短絡が検出され、ＩＧＢＴのゲート電圧を絞るなどして短絡電流が遮断され、応用回路は動作を停止する。ゲートドライブ回路に付加された異常検出回路は、ＩＧＢＴモジュールの応用回路の運転再開を防止するために、表示ランプを点灯させ、警告する。
【０００６】
この異常検出回路として、従来例えば特開２０００−３３３４５０号公報に示されるように、スイッチングトランスに、特別な検出コイルを設け、この検出コイルに発生する交流電圧をツエナーダイオードにより監視するようにしている。ＩＧＢＴモジュールの破壊時には、高い確率ですべてのＩＧＢＴのゲート／エミッタ間が短絡状態となる全破損が発生し、スイッチングトランスが過負荷状態となって検出電圧が低下するので、ツエナーダイオードはオフとなり、ＩＧＢＴモジュールのゲート破壊を検出することができる。
【０００７】
【特許文献１】特開２０００−３３３４５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、近年ＩＧＢＴモジュールの応用回路では、ＩＧＢＴのコレクタ／エミッタ間の短絡を高速度に検出し、その短絡電流を緩やかに遮断するため、ＩＧＢＴのコレクタ／エミッタ間の短絡に伴なって大きな過渡電圧が発生するのが防止され、ＩＧＢＴモジュールでは、必ずしもすべてのＩＧＢＴがゲート破壊する全破壊とはならず、例えば単に１つのＩＧＢＴがゲート破壊され、そのゲート／エミッタ間が短絡状態になる事態が発生する。ゲートドライブ回路に付加された異常検出回路は、このような単に１つのＩＧＢＴがゲート破壊した事態でも、異常を検出して表示し、ＩＧＢＴモジュールの応用回路の運転を再開を防止させる必要があるが、前記従来の異常検出回路では、このような単に１つのＩＧＢＴがゲート破壊する事態を検出することができない不都合がある。
【０００９】
例えばｎ個のＩＧＢＴを互いに並列接続し、各ＩＧＢＴの短絡時におけるゲート内部抵抗をＲ（Ω）とすると、ｎ個のすべてのＩＧＢＴが破壊した全破損時には、ＩＧＢＴモジュールのゲート回路の総合インピーダンスはＲ／ｎ（Ω）となるが、単に１つのＩＧＢＴが破壊した場合には、その総合インピーダンスはＲ（Ω）となる。ＩＧＢＴモジュールを構成するＩＧＢＴの個数ｎは、出力回路の主電流の増加に伴なって大きくなる傾向にあり、単に１つのＩＧＢＴが破壊した場合の総合インピーダンスは、全破損時の総合インピーダンスと比較すると、相対的に高インピーダンスとなる。結果として、単に１つのＩＧＢＴの破壊時には、ＩＧＢＴモジュールのゲート電圧は殆ど低下しないので、従来の異常検出回路では、検出電圧が殆ど低下せず、異常を検出することができない不都合がある。
【００１０】
この発明は、複数の電力半導体素子を互いに並列接続した電力半導体モジュールのゲートドライブ回路であって、単に１つの電力半導体素子が破壊された場合にも、その異常をより検出できるように改良された電力半導体モジュールのゲートドライブ回路を提案するものである。
【課題を解決するための手段】
【００１１】
この発明により第１の観点における電力半導体モジュールのゲートドライブ回路は、互いに並列接続された複数の電力半導体素子を有し、前記各電力半導体素子のゲートを互いに並列に駆動する電力半導体モジュールのゲートドライブ回路であって、
一次コイルと、中間接続点で互いに直列に接続された正側二次コイルと負側二次コイルを有するスイッチングトランス、
前記一次コイルに接続されたスイッチング素子、
このスイッチング素子を、前記電力半導体モジュールの負荷に応じて制御されたデユーティ比の駆動パルスでスイッチングするスイッチングレギュレータ、
前記正側二次コイルに正側整流ダイオードを介して接続された正側直流出力点と前記中間接続点との間に接続された正側平滑コンデンサ、
前記負側二次コイルに負側整流ダイオードを介して接続された負側直流出力点と前記中間接続点との間に接続された負側平滑コンデンサ、
前記正側直流出力点と負側直流出力点との間の直流電圧に基づいて前記各電力半導体素子のゲートを互いに並列に駆動するゲート駆動制御回路、および
前記各電力半導体素子のゲートの異常を検出する異常検出回路を備え、
前記異常検出回路は、
前記駆動パルスのデユーティ比に応じた検出電圧を発生するデユーティ比検出回路と、
前記検出電圧と基準電圧とを比較するコンパレータと、
前記電力半導体モジュールが応用された応用回路が動作を停止したときに発生されるゲートブロック信号と前記コンパレータの出力信号とを受ける論理回路とを有し、
前記デユーティ比が増大して前記検出電圧が前記基準電圧よりも増大し、しかも前記ゲートブロック信号が発生されたときに、前記論理回路から異常検出信号を出力するように構成されたことを特徴とする。
【００１２】
また、この発明の第２の観点における電力半導体モジュールのゲートドライブ回路は、互いに並列接続された複数の電力半導体素子を有し、前記各電力半導体素子のゲートを互いに並列に駆動する電力半導体モジュールのゲートドライブ回路であって、
一次コイルと、中間接続点で互いに直列に接続された正側二次コイルと負側二次コイルを有するスイッチングトランス、
前記一次コイルに接続されたスイッチング素子、
このスイッチング素子を前記電力半導体モジュールの負荷に応じて制御されたデユーティ比の駆動パルスでスイッチングするスイッチングレギュレータ、
前記正側二次コイルに正側整流ダイオードを介して接続された正側直流出力点と前記中間接続点との間に接続された正側平滑コンデンサ、
前記負側二次コイルに負側整流ダイオードを介して接続された負側直流出力点と前記中間接続点との間に接続された負側平滑コンデンサ、
前記正側直流出力点と負側直流出力点との間の直流電圧に基づいて前記各電力半導体素子のゲートを互いに並列に駆動するゲート駆動制御回路、および
前記各電力半導体素子のゲートの異常を検出する異常検出回路を備え、前記異常検出回路は、
前記負側整流ダイオードのアノードと前記負側平滑コンデンサとの間に接続された抵抗素子と、
カソードが前記中間接続点に接続されるようにして前記負側平滑コンデンサに並列に接続されたダイオードと、
前記正側直流出力点と負側直流出力点との間の直流電圧に応じた検出電圧を出力する電圧検出器と、
前記検出電圧と基準電圧とを比較するコンパレータとを有し、前記検出電圧が前記基準電圧よりも低下したときに、前記コンパレータが異常検出信号を出力することを特徴とする。
【００１３】
また、この発明の第３の観点による電力半導体モジュールのゲートドライブ回路は、互いに並列接続された複数の電力半導体素子を有し、前記各電力半導体素子のゲートを互いに並列に駆動する電力半導体モジュールのゲートドライブ回路であって、
一次コイルと、中間接続点で互いに直列に接続された正側二次コイルと負側二次コイルを有するスイッチングトランス、
前記一次コイルに接続されたスイッチング素子、
このスイッチング素子を前記電力半導体モジュールの負荷に応じて制御されたデユーティ比の駆動パルスでスイッチングするスイッチングレギュレータ、
前記正側二次コイルに正側整流ダイオードを介して接続された正側直流出力点と前記中間接続点との間に接続された正側平滑コンデンサ、
前記負側二次コイルに負側整流ダイオードを介して接続された負側直流出力点と前記中間接続点との間に接続された負側平滑コンデンサ、
前記正側直流出力点と負側直流出力点との間の直流電圧に基づいて前記各電力半導体素子のゲートを互いに並列に駆動するゲート駆動制御回路、および
前記各電力半導体素子のゲートの異常を検出する異常検出回路を備え、前記異常検出回路は、
前記負側整流ダイオードのアノードと前記負側平滑コンデンサに間に接続されたヒューズ抵抗と、ホトカプラとを有し、このホトカプラは、
カソードが前記中間接続点に接続されるようにして前記負側平滑コンデンサに並列に接続された発光ダイオードと、
この発光ダイオードの光出力を受光する受光素子とを有し、
前記ヒューズ抵抗が溶断したときに、前記受光素子が異常信号を出力することを特徴とする。
【発明の効果】
【００１４】
この発明の第１の観点による電力半導体モジュールのゲートドライブ回路では、電力半導体モジュールの負荷に応じて制御されたデユーティ比の駆動パルスにより、スイッチングトランスの一次コイル電流がオンオフ制御され、前記駆動パルスのデユーティ比がデユーティ比検出回路により検出され、検出電圧が発生される。この検出電圧が増大してこの検出電圧が基準電圧よりも増大し、しかも前記ゲートブロック信号が発生されたときに、論理回路から異常検出信号を出力するように構成される。駆動パルスのデユーティ比は、電力半導体モジュールの負荷に応じて制御され、電力半導体モジュールの単に１つの電力半導体素子がゲート破壊しても、駆動パルスのデユーティ比はそれに応じて増大するので、異常検出回路は、例え単に１つの電力半導体素子がゲート破壊した場合にも、異常検出信号を発生することができる。
【００１５】
この発明の第２の観点による電力半導体モジュールのゲートドライブ回路の異常検出回路は、負側整流ダイオードのアノードと負側平滑コンデンサとの間に接続された抵抗素子と、カソードが前記中間接続点に接続されるようにして負側平滑コンデンサに並列に接続されたダイオードとを有し、正側直流出力点と負側直流出力点との間の直流電圧に応じた検出電圧が基準電圧よりも低下したときに、コンパレータが異常検出信号を出力する。正側直流出力点と負側直流出力点との間の直流電圧は、電力半導体モジュールの例え単に１つの電力半導体素子がゲート破壊をしても、抵抗素子に流れる電流が増加することにより低下するので、例え単に１つの電力半導体素子がゲート破壊した場合にも、異常検出信号を発生することができる。
【００１６】
この発明の第３の観点による電力半導体モジュールのゲートドライブ回路の異常検出回路は、負側整流ダイオードのアノードと負側平滑コンデンサに間に接続されたヒューズ抵抗と、ホトカプラとを有し、このホトカプラは、カソードが中間接続点に接続されるようにして負側平滑コンデンサに並列に接続された発光ダイオードと、この発光ダイオードの光出力を受光する受光素子とを有し、ヒューズ抵抗が溶断したときに、受光素子が異常信号を出力することを特徴とする。電力半導体モジュールの単に１つの電力半導体素子がゲート破壊したときに、ヒューズ抵抗が溶断するようにすることにより、異常検出回路は、例え単に１つの電力半導体素子がゲート破壊した場合にも、異常検出信号を発生することができる。
【発明を実施するための最良の形態】
【００１７】
以下この発明のいくつかの実施の形態について、図面を参照して説明する。
【００１８】
実施の形態１．
図１は、この発明による電力半導体モジュールのゲートドライブ回路の実施の形態１を示す電気回路図である。図２は、実施の形態１における電力半導体モジュールの内部回路を示す電気回路図である。この実施の形態１は、この発明の第１の観点による電力半導体モジュールのゲートドライブ回路の実施の形態である。
【００１９】
図１に示す実施の形態１の電力半導体モジュールのゲートドライブ回路は、電力半導体モジュール１０と、直流電源２０と、ＤＣ−ＤＣコンバータ３０と、ゲート駆動制御回路７０と、異常検出回路８０を含んでいる。ＤＣ−ＤＣコンバータ３０は、スイッチングトランス４０と、スイッチング回路５０と、直流出力回路６０を含んでいる。
【００２０】
電力半導体モジュール１０は、例えばＩＧＢＴモジュールであり、ゲート端子１２と、第１主端子１３と、第２主端子１４を有する。この電力半導体モジュール１０は、図２に示すように、複数の電力半導体素子、例えばｎ個のＩＧＢＴ１１ａ、１１ｂ、・・・、１１ｎを含んでいる。これらのＩＧＢＴ１１ａ、１１ｂ、・・・、１１ｎはそれぞれのコレクタ・エミッタ回路が、第１主端子１３と第２主端子１４との間に互いに並列接続されており、主端子１３はコレクタ端子、主端子１４はエミッタ端子となる。各ＩＧＢＴ１１ａ、１１ｂ、・・・、１１ｎのゲートも互いに並列に内部抵抗１５ａ、１５ｂ、・・・、１５ｎを介してゲート端子１２に接続されている。内部抵抗１５ａ、１５ｂ、・・・、１５ｎの抵抗値は互いに等しくＲとされる。この電力半導体モジュール１０は、例えば応用回路１００、例えば無停電電源装置を制御する。
【００２１】
スイッチングトランス４０は、一次コイル４１と、二次コイル４２と、三次コイル４５とを有する。直流電源２０と一次コイル４１との間には、スイッチング回路５０が接続される。このスイッチング回路５０は、パワーＭＯＳＦＥＴなどのスイッチング素子５１と、このスイッチング素子５１をオンオフ制御するスイッチングレギュレータ５２を含んでいる。
【００２２】
直流電源２０の正側端子は一次コイル４１の一方の端子に直接接続され、またその負側端子はスイッチング素子５１を介して一次コイル４１の他方の端子に接続される。スイッチングレギュレータ５２は直流電源２０と三次コイル４５に直接接続され、このスイッチングレギュレータ５２は、電力半導体モジュール１０の負荷に応じて制御されたデユーティ比の制御パルスＰＣによりスイッチング素子５１をオンオフ制御する。
【００２３】
スイッチングトランス４０の二次コイル４２は、正側二次コイル４３と負側二次コイル４４を含み、これらの正側二次コイル４３と負側二次コイル４４は中間接続点ｃで互いに直列に接続されている。中間接続点ｃは、電力半導体モジュール１０の主端子１４に接続される。正側二次コイル４３には正側整流ダイオード４６が、また負側二次コイル４４には負側整流ダイオード４７がそれぞれ接続される。正側整流ダイオード４６のアノードは、正側二次コイル４３の中間接続点ｃと反対側の出力端ａに直接接続される。また負側整流ダイオード４７のカソードは、負側二次コイル４４の中間接続点ｃと反対側の出力端ｂに直接接続される。これらの正側整流ダイオード４６と負側整流ダイオード４７は、正側二次コイル４３、負側二次コイル４４の交流出力を整流し、直流出力回路６０に供給する。
【００２４】
直流出力回路６０は、正側直流出力点Ｄ１と、負側直流出力点Ｄ２と、正側平滑コンデンサ６１と、負側平滑コンデンサ６２を含んでいる。正側直流出力点Ｄ１は、正側整流ダイオード４６のカソードに直接接続され、また負側直流出力点Ｄ２は、負側整流ダイオード４７のアノードに直接接続される。正側平滑コンデンサ６１は、中間接続点ｃと正側直流出力点Ｄ１との間に、また負側平滑コンデンサ６２は、中間接続点ｃと負側直流出力点Ｄ２との間にそれぞれ接続される。
【００２５】
ゲート駆動制御回路７０は、直流出力回路６０と電力半導体モジュール１０のゲート端子１２との間に接続される。このゲート駆動制御回路７０は、ＰＮＰ形制御トランジスタ７１と、ＮＰＮ形制御トランジスタ７２と、ゲート信号回路７３と、駆動抵抗７４とを含み、駆動抵抗７４を介して、電力半導体モジュール１０のゲート端子１２にゲート駆動信号ＳＧを供給する。
【００２６】
ＰＮＰ形制御トランジスタ７１のエミッタは正側直流出力点Ｄ１に、またＮＰＮ形制御トランジスタ７２のエミッタは負側直流出力点Ｄ２にそれぞれ直接接続されている。制御トランジスタ７１のコレクタと制御トランジスタ７２のコレクタとは互いに直接接続され、駆動抵抗７４を介して電力半導体モジュール１０のゲート端子１２に接続される。制御トランジスタ７１のベースと制御トランジスタ７２のベースも、互いに直接接続され、ゲート信号回路７３に接続されている。
【００２７】
ゲート信号回路７３は、制御トランジスタ７１、７２の各ベースに、ゲート信号を与える。このゲート信号は、低レベルのときに、制御トランジスタ７１をオンとし、制御トランジスタ７２をオフとする。このときに、オンとなった制御トランジスタ７１を介して、直流出力回路６０の正側直流出力点Ｄ１の正側電圧がゲート駆動信号ＳＧとなり、電力半導体モジュール１０がオンに駆動される。ゲート信号回路７３からのゲート信号が高レベルになれば、制御トランジスタ７１はオフ、制御トランジスタ７２はオンとなり、このときにはオンとなった制御トランジスタ７２を介して、負側直流出力点Ｄ２の負側電圧がゲート駆動信号ＳＧとなり、電力半導体モジュール１０はオフとされる。
【００２８】
異常検出回路８０は、デユーティ比検出回路８１と、基準電圧回路８２と、コンパレータ８３と、ゲートブロック信号回路８４と、論理回路８５を含み、論理回路８５の出力端子８５ｃに異常検出信号ＳＡを発生する。この異常検出信号ＳＡは、電力半導体モジュール１０の各電力半導体素子１１ａ、１１ｂ、・・・、１１ｎのゲート破壊を示す信号である。この異常検出信号ＳＡは、例えば表示ランプを点灯させ、電力半導体モジュール１０の応用回路１００の運転再開を防止する。
【００２９】
デユーティ比検出回路８１はスイッチングレギュレータ５２の出力端子に接続され、スイッチングレギュレータ５２からの制御されたデユーティ比の制御パルスＰＣを受ける。このデユーティ比検出回路８１は、例えば制御パルスＰＣを平均化して、制御パルスＰＣのデユーティ比に比例する検出電圧ＶＤ１を出力する。この検出電圧ＶＤ１は、制御パルスＰＣのデユーティ比が増大すると、それに伴なってそのレベルが増大する。
【００３０】
基準電圧回路８２は、基準電圧ＶＳ１を発生する。この基準電圧ＶＳ１は、電力半導体モジュール１０の無負荷時における制御パルスＰＣのデユーティ比の平均電圧Ｖ０よりも大きなレベルを持った電圧に設定される。すなわち、ＶＳ１＞Ｖ０に設定される。
【００３１】
コンパレータ８３は２つの入力端子８３ａ、８３ｂと、１つの出力端子８３ｃを有し、入力端子８３ａにはデユーティ比検出回路８１からの検出電圧ＶＤ１が、また入力端子８３ｂには基準電圧回路８２からの基準電圧ＶＳ１が与えられる。このコンパレータ８３は、検出電圧ＶＤ１を基準電圧ＶＳ１と比較し、出力端子８３ｃの出力信号ＶＣは、ＶＤ１＞ＶＳ１となったときに低レベルから高レベルへ変化する。
【００３２】
ゲートブロック信号回路８４は、ゲートブロック信号ＳＢを発生する。このゲートブロック信号ＳＢは、電力半導体モジュール１０の応用回路１００、例えば無停電電源装置が、電力半導体モジュール１０の１つ以上の電力半導体素子、例えば１つ以上のＩＧＢＴのコレクタ／エミッタ間の短絡に伴ない、電力半導体モジュール１０の主端子１３、１４の異常電流を検出して、応用回路１００の運転停止指令を出力するときに、低レベルから高レベルに変化する信号である。このゲートブロック信号ＳＢは、電力半導体モジュール１０を構成するｎ個の電力半導体素子１１ａ、１１ｂ、・・・、１１ｎの中の単に１つの電力半導体素子のコレクタ／エミッタ間が短絡した場合にも、電力半導体モジュール１０の異常電流に基づき、低レベルから高レベルに変化する。
【００３３】
論理回路８５は、ＡＮＤ回路であり、２つの入力端子８５ａ、８５ｂと、１つの出力端子８５ｃを有し、入力端子８５ａにはコンパレータ８３の出力信号ＶＣが、また入力端子８５ｂにはゲートブロック信号ＳＢが与えられる。この論理回路８５は、コンパレータ８３の出力信号ＶＣとゲートブロック信号ＳＢとがともに高レベルとなったときに、出力端子８５ｃからの異常検出信号ＳＡを低レベルから高レベルに変化させる。
【００３４】
実施の形態１において、電力半導体モジュール１０の１つ以上の電力半導体素子が、コレクタ／エミッタ間短絡と、ゲート破壊を起した場合、スイッチングレギュレータ５２からの制御パルスＰＣのデユーティ比が、電力半導体モジュール１０の無負荷時のデユーティ比よりも大きくなり、検出電圧ＶＤ１が基準電圧ＶＳ１よりも大きくなって、コンパレータ８３の出力信号ＶＣが高レベルになるとともに、ゲートブロック信号ＳＢが高レベルとなるので、論理回路８５からの異常検出信号ＳＡが高レベルとなり、電力半導体モジュール１０の異常が検出される。
【００３５】
実施の形態１では、デユーティ比検出回路８１を用いており、電力半導体モジュール１０のすべての電力半導体素子がゲート破壊した場合は勿論のこと、例え単に１つの電力半導体素子がゲート破壊した場合にも、制御パルスＰＣのデユーティ比が増大するので、単に１つの電力半導体素子がゲート破壊した場合にも、異常検出信号ＳＡを検出できる。
なお、電力半導体モジュール１０のすべての電力半導体素子が正常な場合にも、電力半導体モジュール１０の負荷が増大すれば、制御パルスＰＣのデユーティ比が増大し、ＶＤ１＞ＶＳ１となり、コンパレータ８３の出力信号ＳＣ１は高レベルとなるが、この場合には、ゲートブロック信号ＳＢが高レベルとならないので、異常検出信号ＳＡが高レベルとなることはない。
【００３６】
実施の形態２．
図３は、この発明による電力半導体モジュールのゲートドライブ回路の実施の形態２を示す電気回路図である。この実施の形態２も、この発明の第１の観点による電力半導体モジュールのゲートドライブ回路の実施の形態である。
【００３７】
この実施の形態２では、実施の形態１の異常検出回路８０を変形した異常検出回路８０Ａが使用される。この異常検出回路８０Ａでは、スイッチングトランス４０の一次コイル４１に流れるスイッチング電流を検出する電流検出器８６が用いられ、この電流検出器８６が、デユーティ比検出回路８１に接続される。この実施の形態２では、デユーティ比検出回路８１が電流検出器８６の出力を平均化して検出電圧ＶＤ１を発生する。その他の構成は、実施の形態１と同じである。
【００３８】
この実施の形態２においても、実施の形態１と同様に、デユーティ比検出回路８１を用いており、電力半導体モジュール１０のすべての電力半導体素子がゲート破壊した場合は勿論のこと、例え単に１つの電力半導体素子がゲート破壊した場合にも、制御パルスＰＣのデユーティ比が増大するので、単に１つの電力半導体素子がゲート破壊した場合にも、異常検出信号ＳＡを検出できる。
【００３９】
実施の形態３．
図４は、この発明による電力半導体モジュールのゲートドライブ回路の実施の形態３を示す電気回路図である。この実施の形態３は、この発明の第２の観点による電力半導体モジュールのゲートドライブ回路の実施の形態である。
【００４０】
この実施の形態３では、実施の形態１における異常検出回路８０に代わって、異常検出回路９０が使用される。この異常検出回路９０は、直流出力回路６０に配置された抵抗素子６３とダイオード６４を含んでいる。
【００４１】
直流出力回路６０に配置された抵抗素子６３は、負側整流ダイオード４７のアノードと負側平滑コンデンサ６２との間、言い換えれば、負側整流ダイオード４７のアノードと負側直流出力点Ｄ２との間に接続される。また、ダイオード６４は負側平滑コンデンサ６２に並列に接続される。このダイオード６４のアノードは負側直流出力点Ｄ２に接続され、そのカソードは中間接続点ｃに接続される。
【００４２】
実施の形態３で使用される異常検出回路９０は、さらに、電圧検出回路９１と、基準電圧回路９２と、コンパレータ９３を含んでいる。電圧検出回路９１は、正側直流出力点Ｄ１と負側直流出力点Ｄ２との間の直流電圧ＶＤＣを検出し、これに比例した検出電圧ＶＤ２を発生する。基準電圧回路９２は基準電圧ＶＳ２を発生する。この基準電圧ＶＳ２は、正常な電力半導体モジュール１０が負荷状態にあるときに、直流出力点Ｄ１、Ｄ２の間に発生する直流電圧ＶＤＣ０に設定される。
【００４３】
コンパレータ９３は２つの入力端子９３ａ、９３ｂと１つの出力端子９３ｃを有し、入力端子９３ａには検出電圧ＶＤ２が、また入力端子９３ｂには基準電圧ＶＳ２がそれぞれ与えられ、出力端子９３ｃには異常検出信号ＳＡが発生する。
【００４４】
実施の形態３において、電力半導体モジュール１０の少なくとも１つの電力半導体素子が、コレクタ／エミッタ間短絡とゲート破壊を起し、そのゲート／エミッタ間が短絡した場合、応用回路１００はその動作が停止され、ゲートドライブ回路では、制御トランジスタ７２がオン状態を継続する。この制御トランジスタ７２がオン状態を継続するため、抵抗素子６３を流れる電流が増大し、このため、直流出力点Ｄ２の電位が上昇し、直流電圧ＶＤＣが低下するので、検出電圧ＶＤ２が低下する。この検出電圧ＶＤ２が、基準電圧ＶＳ２よりも低下したときに、異常検出信号ＳＡは高レベルから低レベルに変化し、電力半導体モジュール１０の異常を検出する。
【００４５】
電力半導体モジュール１０のすべての電力半導体素子１１ａ、１１ｂ、・・・、１１ｎがゲート破壊を起し、それらのゲート／エミッタ間が短絡した場合、または電力半導体モジュール１０のゲート／主端子１４間が比較的低いインピーダンスで短絡した場合には、抵抗素子６３を流れる電流が大きく増大し、抵抗素子６３が溶断することが想定される。ダイオード６４は、抵抗素子６３の溶断時に、負側平滑コンデンサ６２が直流出力点Ｄ２を正として逆充電されるときに、負側平滑コンデンサ６２を短絡し、その逆充電を防止する。
【００４６】
実施の形態３では、制御トランジスタ７２がオンを継続するときに、抵抗素子６３に流れる電流が増大することに伴ない、直流出力点Ｄ１、Ｄ２間の直流電圧ＶＤＣが低下することに基づき、電力半導体モジュール１０の異常を検出するので、すべての電力半導体素子１１ａ、１１ｂ、・・・、１１ｎのゲート破壊は勿論のこと、単に１つの電力半導体素子のゲート破壊をも検出することができる。
【００４７】
実施の形態４．
図５は、この発明による電力半導体モジュールのゲートドライブ回路の実施の形態４を示す電気回路図である。この実施の形態４も、この発明の第２の観点による電力半導体モジュールのゲートドライブ回路の実施の形態である。
【００４８】
実施の形態４では、実施の形態３における抵抗素子６３に代わって、ヒューズ抵抗６３Ａが使用されている。その他は、実施の形態３と同じに構成される。このヒューズ抵抗６３Ａは、電力半導体モジュール１０の単に１つの電力半導体素子１１ａ、１１ｂ、・・・、１１ｎがゲート破壊を起した場合に、溶断するようなヒューズ抵抗とされる。
【００４９】
したがって、電力半導体モジュール１０のすべての電力半導体素子１１ａ、１１ｂ、・・・、１１ｎがゲート破壊を起し、それらのゲート／エミッタ間がすべて短絡した場合は勿論、単に１つの電力半導体素子がゲート破壊を起し、そのゲート／エミッタ間が短絡した場合にも、ヒューズ抵抗６３Ａが溶断するため、直流出力点Ｄ２の電位が上昇し、直流出力電圧ＶＤＣが低下して、コンパレータ９３から出力される異常検出信号ＳＡが高レベルから低レベルに変化するので、異常を検出することができる。
【００５０】
実施の形態５．
図６は、この発明による電力半導体モジュールのゲートドライブ回路の実施の形態５を示す電気回路図である。この実施の形態５は、この発明の第３の観点による電力半導体モジュールのゲートドライブ回路の実施の形態である。
【００５１】
この実施の形態５では、実施の形態４の異常検出回路９０に代わって、異常検出回路９０Ａが使用される。この異常検出回路９０Ａは、ホトカプラ９５を含んでいる。このホトカプラ９５は、発光ダイオード９６と受光トランジスタ９７を光結合したものである。
【００５２】
発光ダイオード９６は、負側平滑コンデンサ６２に並列に接続され、そのアノードは直流出力点Ｄ２に、またそのカソードは中間接続点ｃにそれぞれ接続される。この発光ダイオード９６の使用により、実施の形態４におけるダイオード６４が省略され、発光ダイオード９６がダイオード６４の役割を果たす。受光トランジスタ９７は、コレクタが直流出力点Ｄ１に、エミッタが直流出力点Ｄ２にそれぞれ接続され、そのコレクタに異常検出信号ＳＡを発生する。その他は、実施の形態４と同じに構成される。
【００５３】
実施の形態５においても、ヒューズ抵抗６３Ａは、電力半導体モジュール１０の単に１つの電力半導体素子１１ａ、１１ｂ、・・・、１１ｎがゲート破壊を起した場合に、溶断するようなヒューズ抵抗とされる。したがって、電力半導体モジュール１０のすべての電力半導体素子１１ａ、１１ｂ、・・・、１１ｎがゲート破壊を起し、それらのゲート／エミッタ間がすべて短絡した場合は勿論、単に１つの電力半導体素子がゲート破壊を起し、そのゲート／エミッタ間が短絡した場合にも、ヒューズ抵抗６３Ａが溶断するため、直流出力点Ｄ２の電位が上昇し、発光ダイオード９６のアノードからカソードに電流が流れ、この発光ダイオード９６が発光する。この発光ダイオード９６の発光により、受光トランジスタ９７がオンとなり、異常検出信号ＳＡが高レベルから低レベルに変化するので、異常を検出することができる。
【産業上の利用可能性】
【００５４】
この発明による電力半導体モジュールのゲートドライブ回路は、例えば無停電電源装置などに応用されるＩＧＢＴモジュールに対するゲートドライブ回路として利用される。
【図面の簡単な説明】
【００５５】
【図１】図１はこの発明による電力半導体モジュールのゲートドライブ回路の実施の形態１を示す電気回路図である。
【図２】図２は実施の形態１における電力半導体モジュールの内部詳細回路図である。
【図３】図３はこの発明による電力半導体モジュールのゲートドライブ回路の実施の形態２を示す電気回路図である。
【図４】図４はこの発明による電力半導体モジュールのゲートドライブ回路の実施の形態３を示す電気回路図である。
【図５】図５はこの発明による電力半導体モジュールのゲートドライブ回路の実施の形態４を示す電気回路図である。
【図６】図６はこの発明による電力半導体モジュールのゲートドライブ回路の実施の形態５を示す電気回路図である。
【符号の説明】
【００５６】
１０：電力半導体モジュール、１１ａ、１１ｂ、・・・、１１ｎ：電力半導体素子、
１２：ゲート端子、１３、１４：主端子、２０：直流電源、
３０：ＤＣ−ＤＣコンバータ、４０：トランス、４１：一次コイル、
４２：二次コイル、４３：正側二次コイル、４４：負側二次コイル、ｃ：中間接続点、
４６：正側整流ダイオード、４７：負側整流ダイオード、
５０：スイッチング回路、５１：スイッチング素子、
５２：スイッチングレギュレータ、
ＰＣ：駆動パルス、
６０：直流出力回路、６１：正側平滑コンデンサ、６２：負側平滑コンデンサ、
Ｄ１：正側直流出力点、Ｄ２：負側直流出力点、６３：抵抗素子、
６３Ａ：ヒューズ抵抗、６４：ダイオード、
７０：ゲート駆動制御回路、８０、８０Ａ：異常検出回路、
８１：デユーティ比検出回路、８２：基準電圧回路、８３：コンパレータ、
８４：ゲートブロック信号回路、８５：論理回路、ＳＡ：異常検出信号、
９０、９０Ａ：異常検出回路、９１：電圧検出回路、９２：基準電圧回路、
９３：コンパレータ、９５：ホトカプラ。
【図１】
2006020473.tif 000003
【図２】
2006020473.tif 000004
【図３】
2006020473.tif 000005
【図４】
2006020473.tif 000006
【図５】
2006020473.tif 000007
【図６】
2006020473.tif 000008