(57)【要約】【課題】  高速信号処理に供されるＬＳＩのクロック分配を光で行うことができ、且つクロック分配ジッタを小さくする。【解決手段】  光信号によりクロック分配を行う光クロックＬＳＩであって、光短パルス光源１からの光パルス列を２つの光パルス列に分割する光分岐部３と、分割された光パルス列の一方を該パルス列の１／２周期時間遅延させる遅延部４，５と、光パルス列を受光するための受光面角度が異なる２つのフォトダイオードからなるダイオード対が複数個設けられたＬＳＩチップ８と、遅延部４，５により一方が他方よりも遅延した２つの光パルス列を異なる方向からＬＳＩチップ８に照射し、該チップ８に設けられた各ダイオード対の一方と他方のフォトダイオードにそれぞれ受光させる光学系６，７とを具備してなり、ダイオード対の各フォトダイオードの出力から電気クロックを生成する。【選択図】      図１
2006140269.tif 000002
【特許請求の範囲】
【請求項１】
光信号によりクロック分配を行う光クロックＬＳＩであって、
光短パルス光源からの光パルス列を２つの光パルス列に分割する手段と、前記分割された光パルス列の一方を該パルス列の１／２周期時間遅延させる手段と、前記光パルス列を受光するための受光面角度が異なる２つのフォトダイオードからなるダイオード対が複数個設けられたＬＳＩチップと、前記遅延させる手段により一方が他方よりも遅延した２つの光パルス列を異なる方向から前記ＬＳＩチップに照射し、該チップに設けられた各ダイオード対の一方と他方のフォトダイオードにそれぞれ受光させる手段とを具備してなり、
前記ダイオード対の各フォトダイオードの出力から電気クロックを生成することを特徴とする光クロックＬＳＩ。
【請求項２】
前記光パルス列を分割する手段は２分岐カプラであり、前記遅延させる手段は、前記分割された光パルス列をそれぞれ伝送する２本の光ファイバ又は光導波路であり、各々のファイバ又は光導波路の長さが異なることを特徴とする請求項１記載の光クロックＬＳＩ。
【請求項３】
前記遅延させる手段により一方が他方よりも遅延した２つの光パルス列は、前記ＬＳＩチップのサイズまで互いに平行なビームとなるようにそれぞれビーム拡大され、ほぼ等位相となる面で偏向（角度変換）して前記ＬＳＩチップに照射されることを特徴とする請求項１又は２記載の光クロックＬＳＩ。
【請求項４】
前記光パルス列を前記ＬＳＩチップのサイズまで互いに平行なビームとなるようにビーム拡大するためにコリメートレンズを用い、前記光パルス列を等位相となる面で偏向（角度変換）して前記ＬＳＩチップに照射するために回折格子を用いたことを特徴とする請求項３記載の光クロックＬＳＩ。
【請求項５】
光信号によりクロック分配を行う光クロックＬＳＩであって、
光短パルス光源からの光パルス列を２つの直線偏波光パルス列に分割する手段と、前記分割された光パルス列の一方を該パルス列の１／２周期時間遅延させる手段と、前記遅延させる手段により一方が他方よりも遅延した２つの光パルス列を偏波が互いに直交するよう偏波合成した倍速光パルス列を生成する手段と、前記光パルス列を受光するための従属接続された２つのフォトダイオードからなるダイオード対が設けられたＬＳＩチップと、前記倍速光パルス列をクロック分配点まで分配し、該分配点で偏波分離することで２つの光パルス列を抽出し、該抽出した２つの光パルス列を前記ダイオード対の一方と他方のフォトダイオードにそれぞれ受光させる手段とを具備してなり、
前記ダイオード対の各フォトダイオードの出力から電気クロックを生成することを特徴とする光クロックＬＳＩ。
【請求項６】
前記倍速光パルス列を前記ＬＳＩチップのクロック分配点まで分配する手段として、前記倍速光パルス列を前記ＬＳＩチップのサイズと同等以上の大きさでほぼ平行な光とし、前記ＬＳＩチップに一括照射してなることを特徴とする請求項５記載の光クロックＬＳＩ。
【請求項７】
前記倍速光パルス列を偏波分離する手段として、前記ダイオード対の一方と他方のフォトダイオードに、偏光方向が異なる偏光フィルターを設けてなることを特徴とする請求項６記載の光クロックＬＳＩ。
【請求項８】
前記倍速光パルス列を前記ＬＳＩチップのクロック分配点まで分配する手段として、前記倍速光パルス列を前記ＬＳＩチップの上部に配置した光配線板により等長光配線を行ってなることを特徴とする請求項５記載の光クロックＬＳＩ。
【請求項９】
前記倍速光パルス列を前記ＬＳＩチップのクロック分配点まで分配する手段として、前記倍速光パルス列を前記ＬＳＩチップ上に設けた光導波路により等長光配線を行ってなることを特徴とする請求項５記載の光クロックＬＳＩ。
【請求項１０】
前記光短パルス光源のパルス幅がクロック周期の１／２以下であることを特徴とする請求項１又は５記載の光クロックＬＳＩ。
【請求項１１】
前記ダイオード対は、一方のフォトダイオードのアノードと他方のフォトダイオードのカソードが接続された接続点を有し、該接続点から容量結合されてクロック信号が取り出されてなることを特徴とする請求項１又は５記載の光クロックＬＳＩ。
【請求項１２】
光信号によりクロック分配を行う光クロックＬＳＩであって、
パルス幅がクロック周期の１／２以下でパルス周期がクロック周期と同じであり、且つ直線偏波の光短パルスを発生する光短パルス光源と、前記光短パルス光源からの光パルス列を導く第１の偏波保存光ファイバと、前記第１の偏波保存光ファイバからの光パルス列を２分割する偏波保存光ファイバカプラと、前記２分割された２つの光パルス列の一方を該パルス列の１／２周期時間遅延するように設定された２つの第２の偏波保存光ファイバと、前記第２の偏波保存光ファイバからの光パルス列を偏波が互いに直交するよう合成し倍速光パルス列を生成する偏波合成器と、前記光パルス列を受光するための従属接続された２つのフォトダイオードからなるダイオード対が設けられたＬＳＩチップと、前記倍速光パルス列を前記ＬＳＩチップのクロック分配点に分配する光分配器と、前記分配された倍速光パルス列を偏波分離して２つの光パルス列を抽出するローカル偏波分離器と、前記抽出した２つの光パルス列を前記ダイオード対の一方と他方のフォトダイオードにそれぞれ受光させる手段とを具備してなり、
前記ダイオード対の一方のフォトダイオードのアノード電極と他方のフォトダイオードのカソード電極を接続した接続点から電気クロックを出力することを特徴とする光クロックＬＳＩ。
【請求項１３】
請求項１〜１２の何れかに記載の光クロックＬＳＩを複数個配置してなる光クロックＬＳＩアレイ部と、前記アレイ部の各光クロックＬＳＩに光パルス列をそれぞれ供給する一つの光短パルス光源とを具備してなることを特徴とする光クロックＬＳＩシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速信号処理に供されるＬＳＩのクロック分配を光で行う光クロックＬＳＩ、及びそれを用いた光クロックＬＳＩシステムに関する。
【背景技術】
【０００２】
近年、バイポーラトランジスタや電界効果トランジスタ等の電子デバイスの性能向上により、大規模集積回路（ＬＳＩ）の飛躍的な動作速度向上が図られてきている。しかしながら、トランジスタの微細化による性能向上の一方で、それを接続する電気配線は微細化により配線抵抗や配線間容量の増大が深刻な問題となり、これがＬＳＩ性能向上のボトルネックになりつつある。特に問題となるのがＬＳＩ内部のクロック分配であり、ＬＳＩチップの場所によりクロック信号の到達する時間が異なり、ロジック回路の同期動作が難しくなるという問題が年々大きくなってきている。
【０００３】
このような電気配線の問題を鑑み、ＬＳＩ内を光で接続する光配線ＬＳＩが幾つか提案されている（例えば、特許文献１参照）。光配線は、直流から１００ＧＨｚ以上の周波数で損失の周波数依存性が殆ど無く、配線路の電磁障害なども無いため、数１０Ｇｂｐｓの配線が容易に実現できる。また、受光側増幅回路の省略と分配クロックのジッタ低減方法として、２つの短パルス光列を直列接続した２つのフォトダイオードで受光する方法が提案されている（例えば、非特許文献１参照）。
【特許文献１】特開平６−１３２５１６号公報
【非特許文献１】IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS, VOL.9, NO.2, MARCH/APRIL 2003, PP.400-409
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、非特許文献１の光クロック分配方法では、２つの光短パルス（以下セットパルス、リセットパルスと記す）を個々に分配する必要があり、特許文献１の図９などに示されたクロック分配ツリーを用いるような場合、多数段階の分岐部を経ることにより、セットパルスとリセットパルスの配線長さや光量を揃えることが困難になる。
【０００５】
このため、セットパルスとリセットパルスの到達タイミングの場所依存性が無視できなくなり、結果としてＬＳＩ全体をみた場合の等価的なクロックジッタを生じることとなる。また、セットパルスとリセットパルスの光量差によりクロック信号のバイアスドリフトを生じ、クロックパルス幅歪やその変動による等価的なジッタ増加も起こるといったような問題があった。
【０００６】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、高速信号処理に供されるＬＳＩのクロック分配を光で行うことができ、且つクロック分配ジッタの非常に小さい光クロックＬＳＩ、及びそれを用いた光クロックＬＳＩシステムを提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために本発明は、次のような構成を採用している。
【０００８】
即ち、本発明の一態様は、光信号によりクロック分配を行う光クロックＬＳＩであって、光短パルス光源からの光パルス列を２つの光パルス列に分割する手段と、前記分割された光パルス列の一方を該パルス列の１／２周期時間遅延させる手段と、前記光パルス列を受光するための受光面角度が異なる２つのフォトダイオードからなるダイオード対が複数個設けられたＬＳＩチップと、前記遅延させる手段により一方が他方よりも遅延した２つの光パルス列を異なる方向から前記ＬＳＩチップに照射し、該チップに設けられた各ダイオード対の一方と他方のフォトダイオードにそれぞれ受光させる手段とを具備してなり、前記ダイオード対の各フォトダイオードの出力から電気クロックを生成することを特徴とする。
【０００９】
また、本発明の別の一態様は、光信号によりクロック分配を行う光クロックＬＳＩであって、光短パルス光源からの光パルス列を２つの直線偏波光パルス列に分割する手段と、前記分割された光パルス列の一方を該パルス列の１／２周期時間遅延させる手段と、前記遅延させる手段により一方が他方よりも遅延した２つの光パルス列を偏波が互いに直交するよう偏波合成した倍速光パルス列を生成する手段と、前記光パルス列を受光するための従属接続された２つのフォトダイオードからなるダイオード対が設けられたＬＳＩチップと、前記倍速光パルス列をクロック分配点まで分配し、該分配点で偏波分離することで２つの光パルス列を抽出し、該抽出した２つの光パルス列を前記ダイオード対の一方と他方のフォトダイオードにそれぞれ受光させる手段とを具備してなり、前記ダイオード対の各フォトダイオードの出力から電気クロックを生成することを特徴とする。
【００１０】
また、本発明の更別の一態様は、光信号によりクロック分配を行う光クロックＬＳＩであって、パルス幅がクロック周期の１／２以下でパルス周期がクロック周期と同じであり、且つ直線偏波の光短パルスを発生する光短パルス光源と、前記光短パルス光源からの光パルス列を導く第１の偏波保存光ファイバと、前記第１の偏波保存光ファイバからの光パルス列を２分割する偏波保存光ファイバカプラと、前記２分割された２つの光パルス列の一方を該パルス列の１／２周期時間遅延するように設定された２つの第２の偏波保存光ファイバと、前記第２の偏波保存光ファイバからの光パルス列を偏波が互いに直交するよう合成し倍速光パルス列を生成する偏波合成器と、前記光パルス列を受光するための従属接続された２つのフォトダイオードからなるダイオード対が設けられたＬＳＩチップと、前記倍速光パルス列を前記ＬＳＩチップのクロック分配点に分配する光分配器と、前記分配された倍速光パルス列を偏波分離して２つの光パルス列を抽出するローカル偏波分離器と、前記抽出した２つの光パルス列を前記ダイオード対の一方と他方のフォトダイオードにそれぞれ受光させる手段とを具備してなり、前記ダイオード対の一方のフォトダイオードのアノード電極と他方のフォトダイオードのカソード電極を接続した接続点から電気クロックを出力することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、光短パルスの分割回数を最小限とし空間多重による一斉分配を行ってクロック分配の等長性とセットパルスとリセットパルスの等強度性を確保する、若しくはセットパルスとリセットパルスを偏波多重して同一の光経路による等長配線を行うことでセットパルスとリセットパルスの等強度性を確保することができる。そしてこの場合、受信回路による過剰ジッタが無く、またクロック分配経路によるジッタの空間分散や経時変化が少ない光クロックＬＳＩが実現可能である。即ち、高速信号処理に供されるＬＳＩのクロック分配を光で行うことができ、且つクロック分配ジッタを極めて小さくすることができる。
【発明を実施するための最良の形態】
【００１２】
発明の実施形態を説明する前に、本発明者らが非特許文献１に基づく方法による光クロック分配について検討した結果を説明しておく。
【００１３】
非特許文献１の光クロック分配では、２本の光導波路を平行配線していく必要があるが、分岐点（例えば、特許文献１の図５）などにおいて、２つの平行な光導波路を全く同一の長さで分岐していくことは困難である。通常、このような場合には、図１５に示すように、２つの平行な光導波路の間隔分だけずれた位置で一方の光導波路を分岐することとなる。
【００１４】
図１５において、４０ａ，４０ｂは入力光導波路、４１ａ〜４１ｄは出力光導波路であり、図の矢印は同時入力された光の進行状況を示している。この構成では、４１ａと４１ｂの出力光導波路はほぼ同じタイミングで出力されるが、４１ｃと４１ｄは光路長が異なるため違うタイミングで出力されてしまう。このため、４１ｃ，４１ｄにはダミーの折り曲げ部などを設けてタイミング補正することが必要になる。また、ペアとなる２つの光導波路間の光路長を揃えるため、図１６のように配置することも可能ではある。この場合、セットパルスとリセットパルスの光路長を揃えることが可能であるが、分岐した２組の出力は空間的な位置と時間的な出力タイミングが非対称となる。即ち、このずれを補正するよう全体的なレイアウトを調整していく必要がある。
【００１５】
このように、非特許文献１を発展させた光クロック分配方法では、光導波路レイアウトの制限があり、その考慮が必要である。また、いずれの場合も、セットパルスとリセットパルスの配置（進行方向に対し右か左か）が分岐前後で変化する考慮も必要であり、場合によってダミースペースを設ける必要もある。しかも、入力光導波路と分岐した出力光導波路とが交差する部分（図１５の４２、図１６の４２，４３）が生じ、その交差部分の光伝播速度（等価光路長）が僅かながら異なるため、基本的に同じ長さの光導波路（４１ａと４１ｂなど）も僅かに出力のタイミングが変動してしまう。
【００１６】
このような光配線長（光路長）の差は、分岐部分が１つだけであればあまり問題はないと言える。しかしながら、数万点から数１０万点へのクロック分配を必要とするＬＳＩのクロック分配として、たった２点だけにクロックを分配するのではあまり意味を成さず、最低限、準マスタークロックとして数１０〜数１００点まで分配することが必要である。従って、上記のような多数の分配が必要な例に非特許文献１による光クロック分配方法を用いた場合は、セットパルスとリセットパルスの到達タイミングの場所依存性が無視できなくなり、結果としてＬＳＩ全体をみた場合の等価的なクロックジッタを生じることとなる。
【００１７】
また、セットパルスとリセットパルスを個別に複数回分岐する結果、セットパルス用の経路とリセットパルス用の経路で到達する光量に差が生じ易い。これは、分岐部の分岐比が多少なりともばらつきを持つため、その積算をセットパルス経路とリセットパルス経路でほぼ完全に一致させることが困難なことによる。例えば、１０２４点のクロック分配ポイントに分配する場合（２分割回数１０回）、分岐比誤差が０．１％、即ち５０．１％と４９．９％としても最終光量差は最大約４％となり、クロック電圧の絶対値が１クロック毎に４％ずつドリフトし、僅か２５クロック後にはクロック振幅分のドリフトを生じてしまう。また、クロック分配点毎に到達するセットパルスとリセットパルスの光量差にも分布が生じるため、前述したドリフト量にもばらつきが生じる。
【００１８】
本発明においては、クロック分配ジッタの低減と共に、等長配線、等強度配線といった課題も解決できる。以下、図面参照しながら本発明の実施形態について説明していく。
【００１９】
（第１の実施形態）
図１は、本発明の第１の実施形態に係わる光クロックＬＳＩを示す概略構成図である。
【００２０】
図中の１は光短パルス光源、２は光ファイバ、３は２分岐光ファイバカプラ、４，５は光ファイバ、６はコリメートレンズ、７は回折格子、８はＬＳＩチップであり、光ファイバ５の長さは光ファイバ４の長さよりクロック周期時間の１／２相当分長く設定されている。
【００２１】
光短パルス光源１としては、例えばパルス幅１０ｐｓで繰返し周波数１０ＧＨｚのモードロックファイバーレーザを用いる。このモードロックファイバーレーザの利得媒体としてＰｒＹｂドープファイバを用いると、６３５ｎｍや７２０ｎｍの発振波長が可能となり、後述するＳｉ系の受光素子でも直接受光することができる。また、光通信用のＥｒドープファイバを利得媒体とするモードロックファイバーレーザは、発振波長が１．５５μｍのものが多く、この場合は受光素子に例えばＧａＩｎＡｓ／ＩｎＰ系素子を用いればよい。
【００２２】
光ファイバ２には例えば石英系のシングルモード光ファイバを用い、２分岐光ファイバカプラ３には光ファイバのテーパー融着による３ｄＢカプラを用いる。光ファイバ４，５も光ファイバ２と同様でよく、光ファイバ５は遅延用光ファイバとして用いるためクロック周期の１／２時間分の光パルス遅延が起きるよう、光ファイバ４よりも長く設定する。光ファイバ５の遅延長さ、即ち光ファイバ４との長さの差としては、石英系シングルモードファイバ（実効屈折率約１．４７）の場合、１０．２ｍｍ（遅延時間５０ｐｓ、クロック周波数１０ＧＨｚ）とすればよい。
【００２３】
コリメートレンズ６は、ここでは図の簡略化のため単レンズで記述しているが、これは単レンズでも複レンズでも構わず、光ファイバ４，５からの短パルス光ビームをＬＳＩチップ８のサイズに拡大してコリメートできれば良い。
【００２４】
回折格子７は、コリメートレンズ６によりコリメートされた短パルス光のビーム（光短パルス）を等位相で所定角度に曲げるためのものであり、これには透過型のブレーズド回折格子等を用いれば良い。回折格子の格子密度としては例えば９８２本／ｍｍとする。これにより、回折ビームは約４５°の方向に折り曲げられる（波長７２０ｎｍ）。また、回折格子７のブレーズ角度は例えば３０°とすれば良い。なお、回折格子７を反射型のブレーズド回折格子とし、図１の回折格子７とＬＳＩチップ８の位置を入れ替えた構成としても良い。その際、ＬＳＩチップ８は下向きに設置する。
【００２５】
このような構成とすることにより、ＬＳＩチップ８には５０ｐｓおきに左右から交互に光短パルスが照射されるようになる。この光短パルスをＬＳＩチップ８上に設けた受光面角度が異なる２つの受光素子で受光することにより、周期１００ｐｓ、位相差５０ｐｓの電気短パルス（電流）が２つ生成される。ここで、２つの受光素子をフォトダイオードとし、２つのフォトダイオードを直列接続（一方のアノードをもう一方のカソードへ接続）すると、上記の２つの電気短パルスが、２つのフォトダイオード接続点から見た電気容量（２つのフォトダイオード容量の合計）を充電、放電することにより、２つの受光素子の接続点に電気クロックパルスを生成する。この具体例を次に示す。
【００２６】
図２は、異なる方向からの光を別々に受光可能なフォトダイオードの例を示す断面模式図であり、ＬＳＩチップの多層配線の上層８ａ上に搭載された状態を示している。図２において、９は接続バンプ電極、１０はＳｉ基板、１１は分離膜（ＳｉＯ2 ）、１２はｎ型Ｓｉ、１３はｐ型Ｓｉ、１４はパッシベーション膜（ＳｉＯ2 ）、１５は配線電極、１６ａ，１６ｂは受光面、１７は貫通電極であり、破線矢印は光短パルスの照射状況を示している。配線電極１５及び貫通電極１７の全体的な構成は後述する。
【００２７】
この素子は、所謂ＳＯＩ（Silicon On Insulator）基板上に作成したフォトダイオードであり、分離膜１１の上下でそれぞれのＳｉ結晶は絶縁されている。従って、図２に示す素子は電気的には２つのフォトダイオードアレイ（ダイオード対）であり、一方のフォトダイオードのアノード電極ともう一方のフォトダイオードのカソード電極が接続された、直列接続になっている。
【００２８】
また、この素子のＳｉ結晶表面を（１００）面とし、側面（斜面）が（１１１）面となるよう異方性エッチングにより形成すると、側面の傾斜角は５４．７°といった角度となる。これにより、図１で示したように例えば４５°の角度で２つの短パルス光ビームを照射すると、一方のビーム照射方向に向いたフォトダイオードは、もう一方のビームが照射されず、それぞれのフォトダイオードが別々の光ビームのみを受光するようになる。従って、一方のフォトダイオードでセットパルス（光短パルス）、もう一方のフォトダイオードでリセットパルス（光短パルス）を受光することが可能となる。図３により、その動作を説明する。
【００２９】
図３は、図２の素子が図１の実施形態により動作する状況を説明する等価回路図であり、１８はセットパルス用フォトダイオード、１９はリセットパルス用フォトダイオード、２０はセットパルス（光短パルス）、２１はリセットパルス（光短パルス）、２２はセットパルス用フォトダイオード１８のアノードと、リセットパルス用フォトダイオード１９のカソードの接続点、２３は電気クロックパルスである。
【００３０】
図３から分るように、セットパルス２０が入力されるとフォトダイオード１８が光電流を発生し、接続点２２を充電状態とする。このとき、フォトダイオード１９は光電流が無く遮断状態にあり、また、実際に充電されるのは接続点２２ではなく、２つのフォトダイオードの持つ寄生容量の合計である。次に、リセットパルス２１が入力されると、フォトダイオード１９が光電流を発生し、接続点２２を放電状態とする。このとき、フォトダイオード１８は光電流が無く遮断状態にある。この動作を周期的に繰り返す結果、接続点２２の電圧は５０ｐｓおきに“Ｈ”レベルと“Ｌ”レベルに交互に切り替わり、結果として周期１００ｐｓ（周波数１０ＧＨｚ）のクロック信号となる。
【００３１】
出力電圧の例としては、フォトダイオード容量が２つ合計で２０ｆＦ、セット／リセットパルス幅が１０ｐｓ、フォトダイオードの変換効率が０．４Ａ／Ｗ、ファイバーレーザ出力が２００ｍＷ、クロック分配点が１００ポイントとすると、光短パルスのパワーが、セット／リセットパルス分割で１００ｍＷ、ＬＳＩチップ上に受光素子ペアを１００個敷き詰めたとして１００分割で１ｍＷ、受光効率が５％として５０μＷとなり、約１０ｍＶ程度の電気クロックパルスが生成される。
【００３２】
接続点２２を十分インピーダンスの高い接点に接続、例えばＦＥＴゲートや大きな抵抗負荷に接続することでクロックパルスとして取り出せる。このとき、接続経路に結合コンデンサを挿入し、比較的大きな抵抗（上記フォトダイオード容量の場合、例えば１００ｋ〜１０ＭΩ）によるバイアスネットワークを形成すると出力電圧のドリフト成分を抑制し易くなる。このバイアスネットワークは、高電位電源（単一電源の電源側もしくは２電源の正電源側）から結合コンデンサの出力点、及び結合コンデンサ出力点から低電位電源（単一電源の接地側若しくは２電源の負電源側）にそれぞれ抵抗（例えば１００ｋ〜１０ＭΩで同一の抵抗値のもの）を接続するような回路とする。
【００３３】
また、結合コンデンサの入力点（接続点２２と同等）に対しても同様なバイアスネットワーク（抵抗網）を形成すると、セットパルスとリセットパルスの非対称性がある場合のクロック出力電圧のドリフトによる出力飽和（ドリフトによるバイアス値が高電位電源または低電位電源に達する現象）を抑制可能になる。
【００３４】
図４は、図２で示したフォトダイオードの斜視図であり、２４ａはｐ電極コンタクトホール、２４ｂはｎ電極コンタクトホール、２５は素子全体を表している。図４に示したように、ＬＳＩチップへの接続のための貫通電極１７は、電極１５の受光領域から引き出した部分に接続される。また、ｎ型Ｓｉ領域１２、ｐ型Ｓｉ領域１３はＳＯＩ基板上で図４のように設けられており、２つの受光素子間はＳｉ結晶を除去して分離している。これは、電気的動作からは２つの受光素子間を除去せずとも問題ないが、Ｓｉ結晶内を通して受光残光が隣接受光素子に達するのを防止しているものである。従って、２つの受光素子間を大きくとれば、２つの素子が連続していても構わないものである。
【００３５】
図５は、ＬＳＩチップ８の表面部分を模式的に示したものであり、２５は受光素子又は受光素子接続部（電極群）、２６はクロック分配電気配線である。前述したように、一般にＬＳＩでは数万〜数１０万ポイントのクロック分配ポイントを有するが、それらを全て光でクロック供給することは必ずしも効果的ではない。例えば、クロック供給ポイントが多くなればなるほど光短パルス光源の出力パワーが大きくなり、その負担が大きくなる。また、光受信部には受光素子が必要になるが、そのサイズを数１０ｎｍにすると受光部の光吸収長が足りなくなり光クロックを受信しきれなくなってしまう。逆に、十分な光吸収長を設けると許容スペースより１〜２桁大きなスペースを占有してしまい、ＬＳＩ配線が破綻してしまう。
【００３６】
従って、ある程度間隔をおいた領域間でのクロックは光供給により同期させ、その先のクロック分配は電気で行う形態が必要になる。電気によるクロック分配であっても比較的短い領域であれば配線等長性等を保つことは可能である。図５は、このような光電気複合クロック分配方式の構成を表しており、比較的グローバルな分配は光で同期特性を確保し、そこからは電気の等長配線で電気分配を行う。図５の２６は比較的表層での配線であり、その下層には更に細分化されたクロック配線（図示せず）が設けられている。
【００３７】
図６は、図２で示したフォトダイオードの変形例であり、ｐ型Ｓｉ領域とｎ型Ｓｉ領域との間に低濃度（ｉ型）層を設けた例である。この構成は高速用途として一般に良く知られたｐｉｎ型構造であり、本発明がｐｉｎ型でも問題なく適用可能なことを示している。これにより、ＧａＩｎＡｓ／ＩｎＰ，ＧａＡｓ／ＧａＡｌＡｓ，ＳｉＧｅ／Ｓｉなど種々の材料が適用できるようになる。
【００３８】
このように本実施形態によれば、光パルス列を２分岐光ファイバカプラ３により２つの光パルス列に分割し、光ファイバ４，５の長さの違いにより一方の光パルス列を他方の光パルス列よりもクロック周期の１／２時間分だけ遅延させ、遅延を生じさせた２つの光パルス列を、回折格子７により等位相で所定角度に曲げて、ＬＳＩチップ８に対して異なる方向から照射し、ＬＳＩチップ８に設けられた各々のフォトダイオードに受光させることにより、光短パルスの分割回数を最小限とし空間多重による一斉分配を行ってクロック分配の等長性とセットパルスとリセットパルスの等強度性を確保することができる。
【００３９】
従って、受信回路による過剰ジッタが無く、またクロック分配経路によるジッタの空間分散や経時変化が少ない光クロックＬＳＩが実現可能である。そして、本実施形態の光クロックＬＳＩでは、直接クロックで１０ＧＨｚ、逓倍クロックで２０〜１６０ＧＨｚといった、次世代、次々世代の超高速ＬＳＩ用クロック機構が実現できるようになり、情報通信機器等の高度化に大きく貢献することができる。
【００４０】
（第２の実施形態）
図７は、本発明の第２の実施形態に係わる光クロックＬＳＩを示す概略構成図である。
【００４１】
図中の１は光短パルス光源、２′，４′，５′は偏波保存光ファイバ、８はＬＳＩチップ、１８はセットパルス用フォトダイオード、１９はリセットパルス用フォトダイオード、２２はセットパルス用フォトダイオード１８のアノードとリセットパルス用フォトダイオード１９のカソードの接続点、２８は光導波路、２９は波長板、３０は偏光ビームスプリッタ、３１は偏光ビーム合成器、３２は光ファイバ、３３はモードサイズ変換器、３４は光導波路末端に接続されたローカル偏波分離器である。
【００４２】
光短パルス光源１としては、例えばパルス幅１０ｐｓで繰返し周波数１０ＧＨｚのモードロックファイバーレーザを用いる。ここで用いるモードロックファイバーレーザの光ファイバには偏波保存ファイバを用い、利得媒体としてＰｒＹｂドープファイバを用いると、直線偏波出力で６３５ｎｍや７２０ｎｍの発振波長が可能となり、Ｓｉ系の受光素子でも直接受光することができる。また、光通信用のＥｒドープファイバを利得媒体とするモードロックファイバーレーザは発振波長が１．５５μｍのものが多く、この場合受光素子に例えばＧａＩｎＡｓ／ＩｎＰ系素子を用いればよい。
【００４３】
波長板２９は、例えばλ／４板とし、偏波保存光ファイバ２′からの直線偏波光を円偏波光に変換する。この場合、波長板２９と偏光ビームスプリッタ３０とは自由空間結合による光接続を行えば良い。円偏波光は、偏光ビームスプリッタ３０により垂直偏光と水平偏光に分離され、それぞれ偏波保存光ファイバ４′，５′に入力される。ここで、波長板２９をλ／２板とし、偏波保存光ファイバ２′からの直線偏波光を偏光ビームスプリッタ３０の主軸に対し４５°に偏波面を傾ける偏波回転器として用いても良い。この場合も、波長板２９と偏光ビームスプリッタ３０とは自由空間結合による光接続を行えば良い。
【００４４】
４５°の偏波光は、偏光ビームスプリッタ３０により垂直偏光と水平偏光に分離され、それぞれ偏波保存光ファイバ４′，５′に入力される。また、波長板２９を用いず、偏波保存ファイバ２′の主軸を４５°捻って偏光ビームスプリッタ３０に入力するようにしても良い。
【００４５】
偏波保存光ファイバ５′の長さは、偏波保存光ファイバ４′の長さよりクロック周期時間の１／２相当分長く設定しておく。偏波保存光ファイバ５′の遅延長さ、即ち偏波保存光ファイバ４′との長さの差としては、偏波保存ファイバ４′，５′の実効屈折率が約１．４７の場合、１０．２ｍｍ（遅延時間５０ｐｓ、クロック周波数１０ＧＨｚ）とすれば良い。偏波保存光ファイバ４′，５′に入力された垂直偏光と水平偏光は、所定の遅延時間を付与されたあと、互いの偏波が直交するよう偏光ビーム合成器３１に入力され、偏波合成されて光ファイバ３２に出力される。ここで、波長板２９、偏光ビームスプリッタ３０、偏光ビーム合成器３１などの光入出力は、各光ファイバ端にコリメートレンズ（図示せず）を設けた所謂コリメート系を用いることが望ましい。ここでは、あくまで偏波操作機能を説明するための図で示していることは述べるまでも無いことである。
【００４６】
光ファイバ３２には、例えば石英系のシングルモード光ファイバを用いるか、自由空間結合による光接続を行い、直交偏波間の偏波ミキシングが起きないようにする。シングルモード光ファイバを用いる場合、光ファイバの曲げや捻れ等により、途中で偏光面が回転する場合もあるため、λ／２板を挿入して偏波面の調整を行うようにしても良い。
【００４７】
モードサイズ変換器３３は、光ファイバなどのモード径から光導波路２８のモード径にモードサイズを変換し、モード径差による光結合損失を抑制するためのものである。このモードサイズ変換器としては、テーパー光導波路等を用いることができる。光導波路２８は、例えばＳｉＯＮ／ＳｉＯ2 系の光導波路で屈折率差０．０７、コアサイズ１．２μｍ□として、所謂Ｈツリー型の分岐を行って等長配線していく。ローカル偏波分離器３４は、偏光ビーム合成器３１で直交偏波合成した２つの直線偏波光を別々の光に分離するためのものであり、結合導波路型、複屈折材料（例えばＴａ2 Ｏ5 など）による薄膜プリズム型など、種々の偏光ビームスプリッタが適用できる。
【００４８】
この実施形態の動作は、まず、光短パルス光源１からの直線偏波光が、偏波保存ファイバにより偏光ビームスプリッタ３０に導かれて２つに分割される。このときの分割に、λ／４板やλ／２板を用いる方法などが適用可能なことは既に説明した通りである。分割された２つの直線偏波光は、別々の偏波保存ファイバ４′，５′で偏光ビーム合成器３１に直交するように入力される。このとき、一方の偏波保存光ファイバ（ここでは５′）の光路長をパルス周期の１／２相当時間だけ遅延させるようにしておく。この結果、偏波保存ファイバ４′，５′からの光が偏光ビーム合成器３１で倍速光パルス列となって出力される。但し、この倍速光パルス列は１パルス毎に偏波が直交しており、実体として２つの独立な光が混在したものという点で、単純な倍速光パルス列とは異なるものである。
【００４９】
この倍速光パルスはＬＳＩチップ８の光導波路２８に導入され、各クロック分配ポイントまで分割を繰り返して伝送される。光導波路２８の末端、即ち光によるクロックの分配点においては、ローカル偏波分離器により倍速光パルス列が偏波分離され、２つの直線偏波光（光短パルス列）に戻される。その光短パルス列をセットパルス用フォトダイオード１８とリセットパルス用フォトダイオード１９に入力することで、第１の実施形態と同様に電気クロックパルスを発生できる。
【００５０】
この実施形態での特徴として、光導波路が単一線路で良いということは明白であり、従来例のようなペア光導波路での配線長非対称性等の問題は解消される。さらに、本実施形態では、光導波路の分岐器の分岐比が完全に５０％でなくとも良いという効果もある。即ち、分岐部での分岐比が数％異なったとしても、同一の伝送光中にセットパルスとリセットパルスが含まれるため、その強度比は一定に保たれるものである。但し、その主旨から、分岐部での分岐特性に偏光依存性があると問題となるため、偏光特性を利用するような分岐部は適用を避けることが望ましい。
【００５１】
（第３の実施形態）
図８は、本発明の第３の実施形態に係わる光クロックＬＳＩを示す概略構成図である。
【００５２】
図中の１は光短パルス光源、２′，４′，５′は偏波保存光ファイバ、８はＬＳＩチップ、２９は波長板、３０は偏光ビームスプリッタ、３１は偏光ビーム合成器、３２は光ファイバ、３５はコリメートレンズである。
【００５３】
光短パルス光源１から光ファイバ３２までの構成及び作用は、第２の実施形態と同様であるので、その詳しい説明は省略する。コリメートレンズ３５は、ここでは図の簡略化のため単レンズで記述しているが、これは単レンズでも複レンズでも構わず、光ファイバ３２からの短パルス光ビームをＬＳＩのチップサイズに拡大してコリメートできれば良い。
【００５４】
本実施形態においては、第２の実施形態と同様に、光短パルス光源１からの直線偏波光が２つに分割され、一方の直線偏波光がパルス周期の１／２相当時間だけ遅延され、別々の偏波保存ファイバ４′，５′で偏光ビーム合成器３１に直交するように入力され、偏光ビーム合成器３１で倍速光パルス列となって出力される。そして、この倍速光パルスは、コリメートレンズ３５によりＬＳＩチップ８にコリメート照射される。このコリメート光を後述する偏光分離型、又は偏光選択型のフォトダイオード２つで受光し、セットパルス、リセットパルスに応じ、第１の実施形態と同様に電気クロックパルスを発生させる。
【００５５】
図９、図１０は、本実施形態に適用する偏光選択型フォトダイオード（アレイ）の構成例を示す概略構成図であり、図９が断面図、図１０が斜視図である。ここでは、表面入射型フォトダイオードを２つ並べ、それぞれの光入射面に偏光フィルターを設けたものである。
【００５６】
図１０において、受光面１６ｃ，１６ｄに表示した格子は偏光フィルターの偏光方向を示しており、２つのフォトダイオードで偏光方向が直交するようにしている。偏光フィルターとしては、例えばフォトダイオード表面に１００ｎｍピッチの金属格子を形成して用いる。ここでは最も単純な構成として偏光選択フォトダイオードを用いているが、この場合入力される光の半分が無駄になるため、フォトダイオード上に偏光分離プリズムなどを設けた偏光分離型フォトダイオードとしても構わない。
【００５７】
このように本実施形態によれば、先の第２の実施形態と同様の効果が得られるのは勿論のこと、ＬＳＩチップ８への光照射光学系が単純であることにあり、場合によっては複数のＬＳＩチップにクロックを供給することも可能になる利点がある。
【００５８】
（第４の実施形態）
図１１は、本発明の第４の実施形態に係わる光クロックＬＳＩを示す概略構成図である。
【００５９】
図中の１は光短パルス光源、２′，４′，５′は偏波保存光ファイバ、８はＬＳＩチップ、２８は光導波路、２９は波長板、３０は偏光ビームスプリッタ、３１は偏光ビーム合成器、３２は光ファイバ、３３はモードサイズ変換器、３６は光導波路配線板である。
【００６０】
光短パルス光源１から光ファイバ３２までの構成及び作用は、第２の実施形態と同様であるので、その詳しい説明は省略する。モードサイズ変換器３３は、第２の実施形態の場合と同様に、光ファイバなどのモード径から光導波路２８のモード径にモードサイズを変換し、モード径差による光結合損失を抑制するためのものである。但し、ＬＳＩチップ８上ではなく、光導波路配線板３６に光結合するようになっている。
【００６１】
光導波路２８は、ＬＳＩチップ８上ではなく光導波路配線板３６上に設けられている。その構造は、例えばＳｉＯＮ／ＳｉＯ2 系の光導波路で屈折率差０．０７、コアサイズ１．２μｍ□として、所謂Ｈツリー型の分岐を行って等長配線していくものである。また、ここでは光導波路２８にフッ素化ポリイミドなどのポリマー系光導波路を用いることもできる。光導波路２８を形成するための光導波路配線板３６には、石英、サファイアなどの透明基板を用いる。
【００６２】
本実施形態においては、第２の実施形態と同様に、光短パルス光源１からの直線偏波光が２つに分割され、一方の直線偏波光がパルス周期の１／２相当時間だけ遅延され、別々の偏波保存ファイバ４′，５′で偏光ビーム合成器３１に直交するように入力され、偏光ビーム合成器３１で倍速光パルス列となって出力される。そして、この倍速光パルスは光導波路配線板３６に設けられた９０°光路変換器（例えば４５°ミラーや回折格子など）によりＬＳＩチップ８に照射される。この照射光を前述のような偏光分離型、又は偏光選択型のフォトダイオード２つで受光し、セットパルス、リセットパルスに応じて第１の実施形態と同様に電気クロックパルスを発生させる。
【００６３】
図１２は、光導波路の導波光を９０°光路変換させるための４５°ミラーの例である。３８は低屈折率ギャップ（エアギャップなど）又は埋め込みミラー、３７は光導波路クラッドであり、図のように光導波路２８（光導波路コア）と光導波路クラッドを一括して４５°加工すればよい。
【００６４】
また、光導波路配線板３６にローカル偏波分離器を設けておき、セットパルスとリセットパルスを分離してから９０°光路変換器により光路変換してＬＳＩチップ８に照射しても良い。この場合、偏光無依存の通常のフォトダイオード２つで受光し、セットパルス、リセットパルスに応じて第１の実施形態と同様に電気クロックパルスを発生させることができる。
【００６５】
このように本実施形態によれば、先の第２の実施形態と同様の効果が得られるのは勿論のこと、光配線をＬＳＩチップ８と別個に作製可能であり、光導波路に比較的製作が容易で安価なポリマー系材料を用いることも可能になるという利点がある。
【００６６】
（第５の実施形態）
図１３は、本発明の第５の実施形態に係わる光クロックＬＳＩを示す概略構成図である。
【００６７】
図中の１は光短パルス光源、２′，４′，５′は偏波保存光ファイバ、８はＬＳＩチップ、１８はセットパルス用フォトダイオード、１９はリセットパルス用フォトダイオード、２２はセットパルス用フォトダイオード１８のアノードとリセットパルス用フォトダイオード１９のカソードの接続点、２８は光導波路、３１は偏光ビーム合成器、３２は光ファイバ、３３はモードサイズ変換器、３４は光導波路末端に接続されたローカル偏波分離器、３９は偏波保存ファイバカプラである。
【００６８】
光短パルス光源１としては、例えばパルス幅１０ｐｓで繰返し周波数１０ＧＨｚのモードロックファイバーレーザを用いる。ここで用いるモードロックファイバーレーザの光ファイバには偏波保存ファイバを用い、利得媒体としてＰｒＹｂドープファイバを用いると、直線偏波出力で６３５ｎｍや７２０ｎｍの発振波長が可能となり、Ｓｉ系の受光素子でも直接受光することができる。また、光通信用のＥｒドープファイバを利得媒体とするモードロックファイバーレーザは発振波長が１．５５μｍのものが多く、この場合受光素子に例えばＧａＩｎＡｓ／ＩｎＰ系素子を用いればよい。
【００６９】
偏波保存ファイバカプラ３９には、偏波保存光ファイバのテーパー融着による３ｄＢカプラを用いる。偏波保存光ファイバ５′の長さは、偏波保存光ファイバ４′の長さよりクロック周期時間の１／２相当分長く設定しておく。偏波保存光ファイバ５′の遅延長さ、即ち偏波保存光ファイバ４′との長さの差としては、偏波保存ファイバ４′，５′の実効屈折率が約１．４７の場合、１０．２ｍｍ（遅延時間５０ｐｓ、クロック周波数１０ＧＨｚ）とすれば良い。
【００７０】
偏波保存光ファイバ４′，５′に入力された直線偏波光は、所定の遅延時間を付与されたあと、互いの偏波が直交するよう偏光ビーム合成器３１に入力され、偏波合成されて光ファイバ３２に出力される。ここで偏光ビーム合成器３１の光入出力は、各光ファイバ端にコリメートレンズ（図示せず）を設けた所謂コリメート系を用いることが望ましい。ここでは、あくまで偏波操作機能を説明するための図で示していることは述べるまでも無いことである。
【００７１】
光ファイバ３２，モードサイズ変換器３３，及びローカル偏波分離器３４等の構成は、第２の実施形態と同様であるため、その詳しい説明は省略する。
【００７２】
本実施形態においては、まず、光短パルス光源１からの直線偏波光が、偏波保存ファイバカプラ３９により２つに分割される。分割された２つの直線偏波光は、別々の偏波保存ファイバ４′，５′で偏光ビーム合成器３１に直交するように入力される。このとき、一方の偏波保存光ファイバ（ここでは５′）の光路長をパルス周期の１／２相当時間だけ遅延させるようにしておく。この結果、偏波保存ファイバ４′，５′からの光が偏光ビーム合成器３１で倍速光パルス列となって出力される。但し、この倍速光パルス列は１パルス毎に偏波が直交しており、実体として２つの独立な光が混在したものという点で、単純な倍速光パルス列とは異なるものである。
【００７３】
この倍速光パルスは、第２の実施形態の場合と同様に、ＬＳＩチップ８の光導波路２８に導入され、光導波路２８のクロック分配点においてローカル偏波分離器３４により２つの直線偏波光（光短パルス列）に戻される。そして、光短パルス列をセットパルス用フォトダイオード１８とリセットパルス用フォトダイオード１９に入力することで、第１の実施形態と同様に電気クロックパルスを発生できる。
【００７４】
なお、図１３の光ファイバ３２以降の構成は図７と同様であるが、これを図８や図１１の構成と置き換えることも可能である。
【００７５】
このように本実施形態によれば、２つの直線偏波光の生成を光ファイバ結合網だけで行うことができ、光学素子の調整が不要で光学系の経時変化なども殆ど無い。従って、大出力の光短パルス光源を用いる場合でも、僅かな光軸ずれによりレーザー光が漏洩したり光学素子を損傷したりするといったトラブルが少なくなる。
【００７６】
（第６の実施形態）
図１４は、本発明の第６の実施形態に係わる光クロックＬＳＩシステムを示す概略構成図である。
【００７７】
図中の１は光短パルス光源、２は光ファイバ、３は２分岐光ファイバカプラ、４，５は光ファイバ、６はコリメートレンズ、７は回折格子、８はＬＳＩチップであり、光ファイバ５の長さは光ファイバ４の長さよりクロック周期時間の１／２相当分長く設定されている。光ファイバ２，４，５、カプラ３、コリメートレンズ６，回折格子７，ＬＳＩチップ８からなる光クロックＬＳＩ５０は第１の実施形態と同様であり、本実施形態ではこの光クロックＬＳＩ５０が複数個配置されている。そして、光短パルス光源１からの光短パルスは各々の光クロックＬＳＩ５０に供給されるようになっている。
【００７８】
なお、光クロックＬＳＩ５０の構成は第１の実施形態に限定されるものではなく、第２〜第５の実施形態に変更することも可能である。
【００７９】
このような構成であれば、各々の光クロックＬＳＩ５０に関しては第１の実施形態と同様の効果が得られる。また、全ての光クロックＬＳＩ５０における光ファイバ２の長さをそれぞれ同じにしておけば、異なると光クロックＬＳＩ５０間においてもロジック回路の同期動作を実現することができる。
【００８０】
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。実施形態は各具体構成を示しているが、これはあくまで構成例に過ぎず、本発明の主旨に従い個々の要素に他の具体手段（部品、材料）を用いても構わないものである。また、実施形態に示された材料、形状、配置などはあくまで一例であり、更に各実施形態を組み合わせて実施することも可能である。その他、本発明はその要旨を逸脱しない範囲で、種々変形して実施することができるものである。
【図面の簡単な説明】
【００８１】
【図１】第１の実施形態に係わる光クロックＬＳＩを示す概略構成図。
【図２】第１の実施形態に用いた受光素子の概略構成を示す断面図。
【図３】図２の受光素子の動作を説明する等価回路図。
【図４】図２の受光素子の概略構成を示す斜視図。
【図５】第１の実施形態におけるＬＳＩチップの表面部分を模式的に示す斜視図。
【図６】第１の実施形態に用いた受光素子の概略構成を示す断面図。
【図７】第２の実施形態に係わる光クロックＬＳＩを示す概略構成図
【図８】第３の実施形態に係わる光クロックＬＳＩを示す概略構成図
【図９】第３の実施形態に用いた受光素子の概略構成を示す断面図。
【図１０】第３の実施形態に用いた受光素子の概略構成を示す斜視図。
【図１１】第４の実施形態に係わる光クロックＬＳＩを示す概略構成図。
【図１２】第４の実施形態に用いた９０°光路変換部の概略構成を示す断面図。
【図１３】第５の実施形態に係わる光クロックＬＳＩを示す概略構成図。
【図１４】第６の実施形態に係わる光クロックＬＳＩシステムを示す概略構成図。
【図１５】従来の光クロック分配配線を説明する概略構成図。
【図１６】従来の光クロック分配配線を説明する概略構成図。
【符号の説明】
【００８２】
１…光短パルス光源
２、４、５、３２…光ファイバ
２′，４′，５′…偏波保存光ファイバ
３…２分岐光ファイバカプラ
６、３５…コリメートレンズ
７…回折格子
８…ＬＳＩチップ
８ａ…ＬＳＩ配線上層部
９…接続バンプ
１０…Ｓｉ
１１…ＳｉＯ2 
１２…ｎ型Ｓｉ
１３…ｐ型Ｓｉ
１４…パッシベーション膜（ＳｉＯ2 ）
１５…電極
１６ａ，１６ｂ，１６ｃ，１６ｄ…受光部
１７…貫通電極
１８…セットパルス用受光素子
１９…リセットパルス用受光素子
２０…セットパルス
２１…リセットパルス
２２…接続点
２３…電気クロック
２４ａ…ｐ型Ｓｉコンタクト部
２４ｂ…ｎ型Ｓｉコンタクト部
２５…受光素子アレイまたは受光素子搭載電極
２６…電気クロック配線
２７…ｉ型Ｓｉ
２８…光導波路（コア）
２９…波長板
３０…偏光ビームスプリッタ
３１…偏光ビーム合成器
３３…ビームサイズ変換器
３４…ローカル偏光ビームスプリッタ
３６…光配線板
３７…光導波路クラッド
３８…低屈折率ギャップ
３９…偏波保存ファイバカプラ
４０ａ，４０ｂ…入力光配線路
４１ａ，４１ｂ，４１ｃ，４１ｄ…出力光配線路
４２，４３…光導波路交差部
５０…光クロックＬＳＩ
【図１】
2006140269.tif 000003
【図２】
2006140269.tif 000004
【図３】
2006140269.tif 000005
【図４】
2006140269.tif 000006
【図５】
2006140269.tif 000007
【図６】
2006140269.tif 000008
【図７】
2006140269.tif 000009
【図８】
2006140269.tif 000010
【図９】
2006140269.tif 000011
【図１０】
2006140269.tif 000012
【図１１】
2006140269.tif 000013
【図１２】
2006140269.tif 000014
【図１３】
2006140269.tif 000015
【図１４】
2006140269.tif 000016
【図１５】
2006140269.tif 000017
【図１６】
2006140269.tif 000018