(57)【要約】 【課題】  不揮発性メモリ装置の初期化状態を検証する方法及び装置が開示される。【解決手段】  不揮発性メモリ装置の初期化状態検証方法は、まず、メモリコントローラからブロック（又は、ページ）初期化検証命令及び検証されるブロック（又は、ページ）を指示するブロック（又は、ページ）アドレスを受信する。前記ブロック（又は、ページ）初期化検証命令に応答して、前記ブロック（又は、ページ）アドレスに相応する不揮発性メモリ装置のメモリセルの初期化状態を検証する。前記ブロック単位の初期化状態検証結果を前記メモリコントローラに伝送する。不揮発性メモリ装置の特定単位（ブロック、ページ）の初期化状態を迅速に簡単に検証することができる。【選択図】    図６
2006066060.tif 000002
【特許請求の範囲】
【請求項１】
ユニットの初期化状態を検証するための命令、及び前記ユニットに相応するユニットアドレスをメモリコントローラから受信する段階と、
前記命令に応答して、前記ユニットアドレスに相応するメモリセルの初期化状態を検証する段階と、
検証結果を前記メモリコントローラに伝送する段階と、を含むことを特徴とする不揮発性メモリ装置の初期化状態検証方法。
【請求項２】
前記ユニットはブロックであり、前記ユニットアドレスはブロックアドレスであることを特徴とする請求項１記載の不揮発性メモリ装置の初期化状態検証方法。
【請求項３】
前記ユニットはページであり、前記ユニットアドレスはページアドレスであることを特徴とする請求項１記載の不揮発性メモリ装置の初期化状態検証方法。
【請求項４】
前記検証結果を状態レジスタに貯蔵する段階を更に含むことを特徴とする請求項１記載の不揮発性メモリ装置の初期化状態検証方法。
【請求項５】
前記初期化状態を検証する段階は、
前記命令に応答して前記ユニットアドレスをデコーディングする段階と、
前記メモリセルのデータが初期化状態であるかを判断する段階と、を含むことを特徴とする請求項１記載の不揮発性メモリ装置の初期化状態検証方法。
【請求項６】
前記初期化状態であるかを判断する段階は、
前記メモリセルのしきい電圧が第１電圧レベルより小さいか同一な場合に、前記メモリセルは初期化状態にあると判断することを特徴とする請求項５記載の不揮発性メモリ装置の初期化状態検証方法。
【請求項７】
前記検証結果を状態レジスタに貯蔵する段階を更に含むことを特徴とする請求項６記載の不揮発性メモリ装置の初期化状態検証方法。
【請求項８】
前記検証結果は、前記メモリコントローラの前記検証結果要請に応答して、前記メモリコントローラに伝送されることを特徴とする請求項１記載の不揮発性メモリ装置の初期化状態検証方法。
【請求項９】
前記初期化状態を検証する段階は、
前記命令に応答して前記ページアドレスをデコーティングする段階と、
前記メモリセルからデータをセンシングする段階と、
前記メモリセルのデータが初期化状態であるかを判断する段階と、を含むことを特徴とする請求項３記載の不揮発性メモリ装置の初期化状態検証方法。
【請求項１０】
前記初期化状態であるかを判断する段階は、
前記センシングされたデータをページレジスタにロードする段階を更に含むことを特徴とする請求項９記載の不揮発性メモリ装置の初期化状態検証方法。
【請求項１１】
前記初期化状態であるかを判断する段階は、
前記ページレジスタの全てのデータが論理レベル「１」を有する場合、前記メモリセルは初期化状態にあると判断し、前記ページレジスタの全てのデータが論理レベル「１」を有しない場合、前記メモリセルは初期化状態にないと判断することを特徴とする請求項１０記載の不揮発性メモリ装置の初期化状態検証方法。
【請求項１２】
ユニットの初期化状態を検証するための命令、及び前記ユニットに相応するユニットアドレスをメモリコントローラから受信する段階と、
前記命令に応答して前記ユニットアドレスをデコーディングする段階と、
前記ユニットアドレスに相応するメモリセルのしきい電圧が第１電圧レベルより小さいか同じであるかを判断する段階と、
前記メモリセルのしきい電圧が前記第１電圧レベルより小さいか同一な場合に、前記メモリセルは書き込み可能な状態にあると判断する段階と、
前記書き込み可能な状態であるかの可否情報を状態レジスタに貯蔵する段階と、
前記メモリコントローラからの要請に応答して、前記書き込み可能な状態であるかの可否情報を前記メモリコントローラに伝送する段階と、を含むことを特徴とする不揮発性メモリ装置の初期化状態検証方法。
【請求項１３】
前記ユニットはブロックであり、前記ユニットアドレスはブロックアドレスであることを特徴とする請求項１２記載の不揮発性メモリ装置の初期化状態検証方法。
【請求項１４】
ユニットの初期化状態を検証するための命令、及び前記ユニットに相応するユニットアドレスをメモリコントローラから受信する段階と、
前記命令に応答して、前記ユニットアドレスをデコーディングする段階と、
前記ユニットアドレスに相応するメモリセルからデータをセンシングする段階と、
前記センシングされたデータをユニットレジスタにロードする段階と、
前記ユニットレジスタの全てのデータが第１論理値を有する場合、前記メモリセルは書き込み可能な状態にあると判断し、前記ユニットレジスタの全てのデータが前記第１論理値ではない場合、前記メモリセルは初期化状態にないと判断する段階と、
書き込み可能な状態であるかの可否情報を状態レジスタに貯蔵する段階と、
前記メモリコントローラからの要請に応答して、前記書き込み可能な状態であるかの可否情報を前記メモリコントローラに伝送する段階と、を含むことを特徴とする不揮発性メモリ装置の初期化状態検証方法。
【請求項１５】
前記第１論理値は、論理レベル「１」に相応することを特徴とする請求項１４記載の不揮発性メモリ装置の初期化状態検証方法。
【請求項１６】
前記ユニットはページであり、前記ユニットアドレスはページアドレスであることを特徴とする請求項１４記載の不揮発性メモリ装置の初期化状態検証方法。
【請求項１７】
ユニットの初期化状態を検証するための命令、及び前記ユニットに相応するユニットアドレスをメモリコントローラから受信し、前記命令に応答して前記ユニットアドレスに相応するメモリセルの初期化状態を検証する検証回路と、
前記メモリセルの初期化状態検証結果を貯蔵する状態レジスタと、を含むことを特徴とする不揮発性メモリ装置の初期化状態を検証するための制御部。
【請求項１８】
前記ユニットはブロックであり、前記ユニットアドレスはブロックアドレスであることを特徴とする請求項１７記載の不揮発性メモリ装置の初期化状態を検証するための制御部。
【請求項１９】
前記ユニットはページであり、前記ユニットアドレスはページアドレスであることを特徴とする請求項１７記載の不揮発性メモリ装置の初期化状態を検証するための制御部。
【請求項２０】
前記検証回路は、前記メモリセルのしきい電圧が第１電圧レベルより小さいか同一な場合、前記メモリセルは初期化状態にあると判断することを特徴とする請求項１７記載の不揮発性メモリ装置の初期化状態を検証するための制御部。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリ装置の初期化状態を検証する方法、及び装置に関する。
【背景技術】
【０００２】
最近、電気的にデータを書き込み／消去することができる不揮発性メモリ装置は、携帯型装置でデータを貯蔵する媒体として多く使用されている。一般的に、非揮発性メモリ装置を構成するメモリセルトランジスタは、フローティングゲートとコントロールゲートとを有し、連結形態によって、ＮＯＲタイプとＮＡＮＤタイプとに分けられる。
【０００３】
ＮＯＲタイプの不揮発性メモリ装置は、一つのビットラインコンタクトとソースラインを、２個のメモリセルが共有して、一つのビットラインに多数のメモリセルが並列に連結されるように構成される。ＮＯＲタイプの不揮発性メモリ装置では、データをメモリセルにプログラムする場合に、チャンネルホットエレクトロン方式を使用し、データを消去する場合に、Ｆ−Ｎトンネルリング方式を使用する。ＮＯＲタイプの不揮発性メモリ装置は、大きいセル電流を使用するので、高集積化に不利であるという短所があるが、高速化に有利であるという長所がある。
【０００４】
一方、ＮＡＮＤタイプの不揮発性メモリ装置は、一つのビットラインコンタクトとソースラインを２個のセルストリングが共有して、一つのセルストリングは、複数のトランジスタがビットラインと直列に連結されるように構成される。ＮＡＮＤタイプの不揮発性メモリ装置では、コントロールゲート又は基板に印加する電圧によって基板とフローティングゲートとの間にＦ−Ｎトンネルリングが発生され、データのプログラムと消去が行われる。ＮＡＮＤタイプの不揮発性メモリ装置は、少ないセル電流を使用するので、高速化に不利であるという短所があるが、高集積化に有利であるという長所がある。
【０００５】
不揮発性メモリ装置のメモリセルアレイは、通常に複数個のブロックで構成され、各ブロックは、複数個のページで構成される。ブロックは、メモリセルに貯蔵されたデータを消去するための最小単位になる。一つのブロックは、例えば、１６ページ又は３２ページで構成される。ページは、一つのワードライン（Ｗ／Ｌ）に連結されている全てのメモリセルで構成される。
【０００６】
従来には、不揮発性メモリ装置で書き込もうとする特定ブロック（ｂｌｏｃｋ）や、特定ページ（ｐａｇｅ）に対する状態検証が必要な場合、該当ブロックやページを不揮発性メモリ装置の外部に存在するメモリコントローラで不揮発性メモリ装置から全部読み込んで、内容を検索して検証をしなければならないので、時間が多くかかる。
【０００７】
具体的に、従来のブロックのデータが全部初期化されているかの可否を検証する場合、まず、メモリコントローラで検証しようとするブロックに対する一番目ページを、読み込み命令（ｒｅａｄ  ｃｏｍｍａｎｄ）によって不揮発性メモリ装置から読み込む。その後、メモリコントローラから読み込んだデータに対する検証作業を行う。メモリコントローラでは、読み込んだ全てのデータが初期化された状態であれば、ブロックの総ページ数だけ前記の作業を反復して、読み込んだ全てのデータが初期化された状態ではなければ、初期化状態ではない汚いブロックとして判断する。メモリコントローラは、前記ページ数だけ検証作業を行って、読み込んだ全てのデータが初期化された状態であれば、該当ブロックが初期化状態であると判断する。
【０００８】
従来のページのデータが全部初期化されているかの可否を検証する場合、まず、メモリコントローラで検証しようとするページを読み込み命令によって不揮発性メモリ装置から読み込む。その後、メモリコントローラで前記読み込んだデータに対する検証作業を行う。
【０００９】
ここで、時間が一番長くかかる作業は、データの検証をするために、不揮発性メモリ装置からメモリコントローラ側にデータを読み込む過程である。
【００１０】
不揮発性メモリ装置の特性上、電源がオフされると、電源がオフされる前の状態に復旧するために、不揮発性メモリ装置内のブロック及びページのデータを検証する作業を必ず行わなければならない。
【００１１】
従来のデータ検証方法では、単に検証を行うのに多くの時間及び電流が消耗されるという短所がある。
【００１２】
即ち、該当ブロックを検証する作業を行う場合には、メモリを使用する装置でブロックを構成するページを全部読む時間と、これを計算して確認する時間がかかる。
【００１３】
又、メモリを使用する装置の内部に、検証のために使用するメモリが必要になり、検証する作業時、メモリを多く接近することになって、電流が多く消耗されるという問題点がある。
【００１４】
特に、電源をオフし、更にオンした場合、以前のデータが保存される必要があるファクシミル、プリンター、ＰＤＡ、及びデジタルカメラ等の応用製品の場合に、検証を行うのにかかる時間及び電流を減少させる必要がある。
【００１５】
又、メモリコントローラの内部に、前記のような検証機能を目的とするハードウェア装置が追加されなければならない。又、検証を行うのにかかる時間が増加すると、遅い復旧時間のためにホストと互換性の問題が発生する虞がある。例えば、デジタルカメラの場合、検証時間が長くなると、メモリコントローラにオーバーヘッドが発生して、メモリカード自体が認識されない場合が発生する虞がある。
【００１６】
又、データ検証時、メモリインターフェースと不揮発性メモリ装置と間のインターフェースを通じて、データが伝送される過程でデータにノイズが発生され、動作誤謬が発生する虞もある。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
従って、本発明の第１目的は、不揮発性メモリ装置のブロック又はページの初期化状態を迅速に簡単に検証することができる方法を提供することにある。
【００１８】
又、本発明の第２目的は、不揮発性メモリ装置のブロック又はページの初期化状態を迅速に簡単に検証することができる不揮発性メモリ装置の初期化状態を検証するための制御部を提供することにある。
【課題を解決するための手段】
【００１９】
前述した本発明の第１目的を達成するための本発明の一側面による不揮発性メモリ装置の初期化状態の検証方法は、ユニットの初期化状態を検証するための命令、及び前記ユニットに相応するユニットアドレスをメモリコントローラから受信する段階、前記命令に応答して、前記ユニットアドレスに相応するメモリセルの初期化状態を検証する段階、及び検証結果を前記メモリコントローラに伝送する段階を含む。
【００２０】
又、本発明の第１目的を達成するための本発明の他の側面による不揮発性メモリ装置の初期化状態の検証方法は、ユニットの初期化状態を検証するための命令、及び前記ユニットに相応するユニットアドレスをメモリコントローラから受信する段階、前記命令に応答して前記ユニットアドレスをデコーディングする段階、前記ユニットアドレスに相応するメモリセルのしきい電圧が第１電圧レベルより小さいか同じであるかを判断する段階、前記メモリセルのしきい電圧が前記第１電圧レベルより小さいか同一な場合に、前記メモリセルは書き込み可能な状態にあると判断する段階、前記書き込み可能な状態であるかの可否情報を状態レジスタに貯蔵する段階、及び前記メモリコントローラからの要請に応答して、前記書き込み可能な状態であるかの可否情報を前記メモリコントローラに伝送する段階を含む。
【００２１】
又、本発明の第１目的を達成するための本発明の更に他の側面による不揮発性メモリ装置の初期化状態の検証方法は、ユニットの初期化状態を検証するための命令、及び前記ユニットに相応するユニットアドレスをメモリコントローラから受信する段階、前記命令に応答して、前記ユニットアドレスをデコーディングする段階、前記ユニットアドレスに相応するメモリセルからデータをセンシングする段階、前記センシングされたデータをユニットレジスタにロードする段階、前記ユニットレジスタの全てのデータが第１論理値を有する場合、前記メモリセルは書き込み可能な状態にあると判断し、前記ユニットレジスタの全てのデータが前記第１論理値ではない場合、前記メモリセルは初期化状態にないと判断する段階、書き込み可能な状態であるかの可否情報を状態レジスタに貯蔵する段階、及び前記メモリコントローラからの要請に応答して、前記書き込み可能な状態であるかの可否情報を前記メモリコントローラに伝送する段階を含む。
【００２２】
又、本発明の第２目的を達成するための本発明の更に他の側面による不揮発性メモリ装置の初期化状態を検証するための制御部は、ユニットの初期化状態を検証するための命令、及び前記ユニットに相応するユニットアドレスをメモリコントローラから受信し、前記命令に応答して前記ユニットアドレスに相応するメモリセルの初期化状態を検証する検証回路、及び前記メモリセルの初期化状態検証結果を貯蔵する状態レジスタを含む。
【００２３】
本発明は、ＮＡＮＤフラッシュメモリ及びＮＯＲフラッシュメモリ等の不揮発性メモリ装置に適用されることができる。
【発明を実施するための最良の形態】
【００２４】
以下、添付図面を参照して、本発明の好ましい実施形態をより詳細に説明する。
【００２５】
図１は、本発明の一実施形態による不揮発性メモリ装置の初期化検証のためのシステムを示すブロック図である。
【００２６】
図１を参照すると、メモリコントローラ５０で不揮発性メモリ装置１００のデータ初期化状態を検証するための命令、ブロックアドレス、ページアドレスを不揮発性メモリ装置１００に伝送し、不揮発性メモリ装置１００では、前記初期化状態検証命令を受信して初期化状態検証動作を行う。
【００２７】
ここで、初期化状態検証命令は、ブロック単位にデータの初期化状態を検証するためのブロック初期化検証命令（ＣＨＥＣＫ  ＢＬＯＣＫ）、ページ単位にデータの初期化状態を検証するためのページ初期化検証命令（ＣＨＥＣＫ  ＰＡＧＥ）を含む。図面には図示されていないが、メモリコントローラ５０ではプログラム（ｐｒｏｇｒａｍ）、読み込み（ｒｅａｄ）、消去（ｅｒａｓｅ）動作のための各種制御信号（／ＣＥ、／ＲＥ、／ＷＥ、ＣＬＥ、ＡＬＥ、／ＷＰ）を不揮発性メモリ装置１００に伝送する。
【００２８】
不揮発性メモリ装置１００では、前記各種制御信号（／ＣＥ、／ＲＥ、／ＷＥ、ＣＬＥ、ＡＬＥ、／ＷＰ）、ブロック初期化検証命令、及びページ初期化検証命令を受信して、ブロック初期化検証命令又はページ初期化検証命令による初期化検証動作を行う。不揮発性メモリ装置１００では、初期化検証結果（「ＰＡＳＳ」又は「ＦＡＩＬ」）を状態レジスタに貯蔵する。
【００２９】
メモリコントローラ５０で状態レジスタを読み込むための命令（例えば、ＲＥＡＤ  ＳＴＡＴＵＳ命令）を不揮発性メモリ装置１００に伝送すると、不揮発性メモリ装置１００では、前記状態レジスタに貯蔵された初期化状態検証結果をメモリコントローラ１００に伝送する。メモリコントローラ５０では、前記初期化状態検証を受信して、該当ブロック又はページが初期化状態であるかを確認する。
【００３０】
図２は、本発明の一実施例によるメモリコントローラでの不揮発性メモリ装置の初期化検証過程を説明するための順序図である。
【００３１】
図２を参照すると、まず、メモリコントローラ５０では、不揮発性メモリ装置１００にブロック検証命令又はページ検証命令を伝送し、不揮発性メモリ装置１００では、前記ブロック検証命令又はページ検証命令に応答して、ブロック検証動作又はページ検証動作を行う（Ｓ２０１）。
【００３２】
メモリコントローラ５０では、不揮発性メモリ装置１００で前記ブロック検証動作又はページ検証動作を行う時間だけ待機した後（Ｓ２０３）、不揮発性メモリ１００に検証遂行結果を要請する（Ｓ２０５）。メモリコントローラ５０では、不揮発性メモリ装置１００から検証遂行結果を読み込んで、該当ブロック又はページが初期化状態であるかを確認する（Ｓ２０７）。
【００３３】
図３は、本発明の一実施形態による不揮発性メモリ装置の内部構成を概略的に示すブロック図である。
【００３４】
図３を参照すると、不揮発性メモリ装置１００は、制御部１１０、コマンドレジスタ１２０、アドレスデコーダ１３０、不揮発性メモリセルアレイ１４０、データレジスタ１５２、センス増幅器１５４、列パスゲート（Ｙ−ＧＡＴＩＮＧ）回路１６０、Ｉ／Ｏバッファー及びラッチ１７０、出力ドライバー１８０、及びグローバルバッファー１９０を含む。ここで、本実施形態による不揮発性メモリ装置は、メモリ動作に必要であり、本発明の主要部分を説明するための必須的な構成要素のみを説明したもので、その他の通常的な不揮発性メモリ装置の構成要素は、本実施例の明確な理解のために省略する。
【００３５】
制御部１１０は、外部のメモリコントローラ５０から／ＣＥ（Ｃｈｉｐ  Ｅｎａｂｌｅ）、／ＲＥ（Ｒｅａｄ  Ｅｎａｂｌｅ）、／ＷＥ（Ｗｒｉｔｅ  Ｅｎａｂｌｅ）、ＣＬＥ（Ｃｏｍｍａｎｄ  Ｌａｔｃｈ  Ｅｎａｂｌｅ）、ＡＬＥ（Ａｄｄｒｅｓｓ  Ｌａｔｃｈ  Ｅｎａｂｌｅ）、／ＷＰ（Ｗｒｉｔｅ  Ｐｒｏｔｅｃｔ）等の制御信号の入力を受けて、不揮発性メモリセルアレイ１４０の複数のメモリセルのプログラム（ｐｒｏｇｒａｍ）、消去（ｅｒａｓｅ）、読み込み（ｒｅａｄ）、及び初期化状態検証動作に関連された全てのものを制御する。
【００３６】
ＣＬＥ信号及びＡＬＥ信号は、コマンド及びアドレスを前記Ｉ／Ｏピンから選択するために使用される。
【００３７】
制御部１１０は、前記メモリセルのプログラム、消去、読み込み、及び初期化状態検証動作に必要な高電圧を生成する高電圧生成回路（図示せず）を含む。
【００３８】
例えば、高電圧生成回路は、プログラム動作モード時、選択されたワードラインにプログラム電圧Ｖｐｇｍを供給し、選択されないワードラインにパス電圧Ｖｐａｓｓを供給する。高電圧生成回路は、読み込み動作モード時、選択されるワードラインに接地電圧を提供し、選択されないワードラインに読み込み電圧Ｖｒｅａｄを供給する。前記プログラム電圧、パス電圧、及び読み込み電圧は、電源電圧ＶＤＤより高い電圧レベルを有する。例えば、プログラム電圧は約１８Ｖで、パス電圧は約１０Ｖで、読み込み電圧は約４．５Ｖである。
【００３９】
制御部１１０は、ブロック検証を行うための回路１１２（図５参照）、ページ検証を行うための回路１１４（図５参照）、及び状態レジスタ１１６（図５参照）を含む。詳細な説明は後述する。
【００４０】
プログラム、読み込み、消去、及び初期化状態検証動作のためのコマンドをコマンドレジスタ１２０に記録することによって、プログラム、読み込み、消去、又は初期化状態検証動作を選択する。
【００４１】
アドレスデコーダ１３０は、プログラム、読み込み、消去、又は初期化状態検証動作のためのアドレスの入力を受けてデコーディングして、ローアドレス（又は、行アドレス）及びカラムアドレス（又は、列アドレス）を不揮発性メモリセルアレイ１４０及び列パスゲート回路１６０に提供する。
【００４２】
不揮発性メモリセルアレイ１４０は複数個のブロックで構成され、各ブロックは複数個のページで構成される。ページは一つのワードライン（Ｗ／Ｌ）に連結されている全てのメモリセルで構成される。消去動作はブロック単位に行われ、プログラム及び読み込み動作は、ページ単位に行われる。
【００４３】
データレジスタ（又は、データバッファー）１５２は、複数のページレジスタ（又は、ページバッファー）で構成され、メモリセルアレイ１４０に連結されているページ読み込み動作及びページプログラム動作時にＩ／Ｏバッファーとメモリセルアレイ１４０間の伝送されるデータを一時的に貯蔵する。
【００４４】
センスアンプ１５４は、読み込み動作モードでビットラインを通じて基準電流と前記メモリセル電流とを比較して、前記メモリセルアレイ１４０からデータをセンシングする。
【００４５】
列パスゲート回路１６０は、前記アドレスデコーダ１３０からデコーディングされた列アドレスの伝達を受けて、前記デコーディングされた列アドレスに対応するビットライン（ＢＬ１、ＢＬ２、．．．、ＢＬｉ）のうち、一部を選択する。前記選択されたビットラインに対応するページレジスタが選択される。読み込み動作の間に読み込まれて選択されたページレジスタに貯蔵されているデータビットは、列パスゲート回路１６０に提供される。
【００４６】
コマンド、アドレス、及びデータは、Ｉ／Ｏピンを通じて入力され、グローバルバッファー１９０に臨時貯蔵された後、アドレスデコーダ１３０、コマンドレジスタ１２０、又はＩ／Ｏバッファー、及びラッチ１７０に提供されることができる。
【００４７】
読み込まれたデータは、Ｉ／Ｏバッファー及びラッチ１７０を通過して、出力ドライバー１８０を通じてＩ／Ｏピンに出力される。
【００４８】
図４は、本発明の一実施形態による不揮発性メモリ装置の内部のコマンド解釈機のステイトマシンを示す図である。
【００４９】
コマンド解釈機は、不揮発性メモリ装置の内部の制御部１１０内に位置して、メモリコントローラ５０から提供される各種コマンドを解釈する。
【００５０】
本発明のコマンド解釈機５００は、不揮発性メモリ装置１００の制御部１１０に位置して、前記従来のコマンドのみならず、新たに追加されたブロック単位の初期化検証命令であるＣＨＥＣＫ  ＢＬＯＣＫ  コマンド５０３、及びページ単位の初期化検証命令であるＣＨＥＣＫ  ＰＡＧＥコマンド５０１を解釈する。
【００５１】
図５は、本発明の一実施形態による不揮発性メモリ装置の制御部の構成を示すブロック図である。
【００５２】
制御部１１０は、ブロック単位に初期化検証を行うためのブロック初期化検証回路１１２、ページ単位に初期化検証を行うためのページ初期化検証回路１１４、及び状態レジスタ１１６を含む。
【００５３】
ブロック初期化検証回路１１２は、／ＣＥ、／ＲＥ、／ＷＥ、ＣＬＥ、ＡＬＥ、／ＷＰ等の制御信号とブロック初期化検証命令ＣＢ（Ｃｈｅｃｋ  Ｂｌｏｃｋ）の入力を受けて、ブロック初期化検証動作を行い、ブロック初期化検証結果（「ＰＡＳＳ」、「ＦＡＩＬ」）を状態レジスタ１１６に提供する。
【００５４】
ページ初期化検証回路１１４は、／ＣＥ、／ＲＥ、／ＷＥ、ＣＬＥ、ＡＬＥ、／ＷＰ等の制御信号とページ初期化検証命令ＣＰ（Ｃｈｅｃｋ  Ｐａｇｅ）の入力を受けて、ページ初期化検証動作を行い、ページ初期化検証結果（「ＰＡＳＳ」、「ＦＡＩＬ」）を状態レジスタ１１６に提供する。
【００５５】
状態レジスタ１１６は、前記ブロック初期化検証結果又はページ初期化検証結果を貯蔵して、状態レジスタ読み込み要請（ｒｅａｄ  ｓｔａｔｕｓ）に応答して、前記検証結果を出力する。
【００５６】
制御部１１０は、図面に図示されていないが、メモリセルのプログラム、消去、読み込み、及び初期化状態検証動作に必要な高電圧を生成する高電圧生成回路を更に含む。
【００５７】
ここで、本実施形態による不揮発性メモリ装置の制御部１１０は、メモリ動作に必要であり、本発明のページ又はブロック初期化検証動作を説明するための必須的な構成要素のみを説明したもので、その他の通常的な不揮発性メモリ装置の構成要素は、本実施形態の明確な理解のために省略する。
【００５８】
図６は、本発明の一実施形態による不揮発性メモリ装置の内部での初期化状態検証過程を説明するためのブロック図である。
【００５９】
図６を参照すると、まず、不揮発性メモリ装置１００では、メモリコントローラ５０からブロック初期化検証命令又はページ初期化検証命令を受信して（Ｓ７０１）、ブロック初期化検証命令又はページ初期化検証命令に応答して、ブロック初期化検証動作又はページ初期化検証動作を行う（Ｓ７０３）。
【００６０】
不揮発性メモリ装置１００では、前記ブロック初期化検証動作又はページ初期化検証動作を行った後に、相応するブロック又はページが初期化状態であるかの可否を判断する（Ｓ７０５）。ここで、ブロック又はページが初期化状態というのは、該当ブロックやページにデータが全く書き込まれていなく、書き込み動作をすることができる状態を示す。即ち、該当ブロックやページが正常的に消去された状態を意味する。
【００６１】
不揮発性メモリ装置１００では、初期化状態であると判断された場合、状態レジスタ１１６に「ＰＡＳＳ」を設定し（Ｓ７０７）、初期化状態ではないと判断された場合、状態レジスタ１１６に「ＦＡＩＬ」を設定する（Ｓ７０９）。不揮発性メモリ装置１００では、前記状態レジスタ１１６に貯蔵された初期化検証結果をメモリコントローラ５０に伝送する。
【００６２】
このように初期化状態検証をメモリコントローラ５０ではない不揮発性メモリ装置１００で行い、初期化状態検証結果をメモリコントローラ５０に伝送することによって、従来の初期化検証方法より速い速度で初期化検証が可能である。
【００６３】
図７は、不揮発性メモリ装置のブロック消去動作を説明するための順序図である。
【００６４】
不揮発性メモリの一種であるフラッシュメモリの場合、消去動作は、メモリセルトランジスタの基板に、制御部１１０の高電圧発生回路（図示せず）を利用して高電圧を供給して、メモリセルトランジスタのコントロール電極がＶｔｈ以下の（−）電圧を有するようにして、選択されたメモリセルトランジスタのフローティングゲートに充電されていた電子がＦ−Ｎトンネルリングによって基板側に漏洩されるようにすることで行われる。その結果、消去されたメモリセルのデータは、「１」の値を有する。消去動作は、ブロック単位に行われる。
【００６５】
まず、ブロック消去動作サイクルは、不揮発性メモリ装置１００の制御部１１０で消去命令に応答して、消去されるブロックを示すブロックアドレスをアドレス解釈機１３０に提供し、アドレス解釈機１３０では、ブロックアドレスをデコーディングする（Ｓ８０１）。前記該当ブロックに相応する選択されたメモリセルに対して、前記消去動作が行われる（Ｓ８０３）。制御部１１０の高電圧発生回路（図示せず）から出力される高電圧を非活性化させて、メモリセルトランジスタの基板に高電圧供給を遮断することによって、放電動作を行う（Ｓ８０５）。制御部１１０のブロック消去回路（図示せず）でブロック消去検証動作を行う（Ｓ８０７）。ブロック消去回路で消去されたメモリセルのしきい電圧が所定の第１電圧レベル（例えば、＋３Ｖ）以下にあるかを判別して、消去動作の追加可否を決定する（Ｓ８０９）。消去されたメモリセルのしきい電圧が前記第１電圧レベル以下であれば、消去動作はもう以上進行せず、ブロック消去検証結果を状態レジスタに貯蔵して、検証結果を更新する（Ｓ８１１）。消去されたメモリセルのしきい電圧が前記第１電圧レベルより大きければ、前記第１電圧レベル以下になるまで、消去動作が反復的に行われるように、段階Ｓ８０３に戻る。
【００６６】
図８は、本発明の一実施形態によるブロック初期化検証動作を説明するための順序図である。
【００６７】
本発明の一実施形態によるブロック初期化検証命令サイクルは、図７の消去命令サイクルでブロック消去動作（Ｓ８０３、Ｓ８０５）を省略して、ブロック単位の初期化検証を行うことができる。
【００６８】
まず、ブロック初期化検証動作サイクルは、不揮発性メモリ装置１００の制御部１１０でブロック初期化検証コマンドに応答して、検証されるブロックを示すブロックアドレスをアドレス解釈機１３０に提供し、アドレス解釈機１３０では、ブロックアドレスをデコーディングする（Ｓ９０１）。制御部１１０のブロック初期化検証回路１１２でブロック検証動作を行う（Ｓ９０３）。ブロック初期化検証回路１１２で該当ブロックのメモリセルが初期化状態にあるかの可否を判断する（Ｓ９０５）。例えば、ブロック初期化検証回路１１２で該当ブロックのメモリセルのしきい電圧が所定の第１電圧レベル以下にあるかを判別して、第１電圧レベル以下にある場合、初期化状態にあると判断することができる。
【００６９】
前記判断の結果、初期化状態にある場合には、状態レジスタ１１６に「ＰＡＳＳ」を設定し（Ｓ９０７）、初期化状態にいない場合には、状態レジスタに「ＦＡＩＬ」を設定する（Ｓ９０９）。前記状態レジスタ１１６に貯蔵された検証結果（「ＰＡＳＳ」又は「ＦＡＩＬ」）は、メモリコントローラ５０に伝送され、メモリコントローラ５０でブロック検証結果を確認することができる。従って、ユーザは従来の命令と同様に、検証を所望する住所とブロック検証命令のみを入力すると、初期化状態を検証して、その結果を状態レジスタに貯蔵して、その結果を確認することができる。
【００７０】
図９は、不揮発性メモリ装置の読み込み動作を説明するための順序図である。
【００７１】
不揮発性メモリの一種であるフラッシュメモリの場合、読み込み動作は、選択されたメモリセルの状態−プログラムされているか、又は消去されているか−によって、しきい電圧が変わることを利用する。即ち、選択されたワードラインに接地電圧を印加することによって、選択されたメモリセルがプログラムされたセル（ｏｆｆ−ｃｅｌｌ）であれば、メモリセルを通過する電流がなく、選択されたメモリセルが消去されたセル（ｏｎ−ｃｅｌｌ）であれば、メモリセルを通過する電流が発生される。メモリセルの状態による電流の流れの有無に反応するビットラインの電圧を感知することによって、論理０（プログラムされた状態）、又は論理１（消去された状態）のデータを読み出す。
【００７２】
まず、読み込み動作サイクルは、不揮発性メモリ装置１００の制御部１１０で読み込みコマンドに応答して、読み込まれるページを示すアドレスをアドレス解釈機１３０に提供し、アドレス解釈機１３０ではアドレスをデコーディングする（Ｓ１００１）。ビットラインをプリチャージして（Ｓ１００３）、ビットラインをデベロップさせる（Ｓ１００５）。センスアンプ（Ｓ／Ａ）は、ビットラインを通じて基準電流と前記選択されたメモリセルの電流を比較して、前記メモリセルアレイ１４０からデータをセンシングする（Ｓ１００７）。センシングされたデータは、ページバッファーにロードされた後、Ｉ／Ｏバッファー及びラッチ１７０を経て出力される。
【００７３】
図１０は、不揮発性メモリ装置のプログラム動作を説明するための順序図である。
【００７４】
不揮発性メモリの一種であるフラッシュメモリの場合、プログラム動作は、選択されたメモリセルトランジスタのコントロールゲートにＶｔｈ以上の電圧を印加して、フローティングゲートに電子を注入させて電子層が形成されるようにし、その結果、該当メモリセルのデータ値は「０」を有する。
【００７５】
プログラム動作サイクルは、まず、不揮発性メモリ装置１００の制御部１１０でプログラムコマンドに応答して、プログラムされるページを示すアドレスをアドレス解釈機１３０に提供し、アドレス解釈機１３０では、アドレスをデコーディングする（Ｓ１１０１）。所定バイトだけのプログラムされるデータは、Ｉ／Ｏバッファー及びラッチ１７０を経て該当されるページレジスタにローディングされる（Ｓ１１０３）。メモリセルアレイのビットラインＢＬにプログラム動作のために、接地電圧を印加してビットラインをセットアップさせ、選択されたワードラインにプログラム電圧Ｖｐｇｍ（例えば、約１８Ｖ）を供給する（Ｓ１１０５）。ローディングされたデータは、選択されたページに相応するメモリセルにプログラムされる（Ｓ１１０７）。その後、制御部１１０の高電圧発生回路（図示せず）から出力される高電圧を非活性化させて、メモリセルトランジスタのコントロールゲートに高電圧供給を遮断することによって、リカバリー（ｒｅｃｏｖｅｙ）動作を行う（Ｓ１１０９）。該当ページのメモリセルデータと前記プログラムされるデータが記録されたページレジスタの該当データが同じ値を有する場合、データレジスタに「１」が記録される。不揮発性メモリ装置１００のプログラム回路（図示せず）では、データレジスタの内容が全部二進値「１」、例えば、［ＦＦ］であるかをチェックして、ページ検証を行う（Ｓ１１１３）。
【００７６】
前記判断の結果、データレジスタの内容が［ＦＦ］である場合には、プログラム動作はもう以上進行されず、プログラムが正常的に終了されたことを知らせる「ＰＡＳＳ」を状態レジスタに貯蔵して、検証結果を更新する（Ｓ１１１５）。前記判断の結果、データレジスタの内容が「ＦＦ」ではない場合には、前記データレジスタの内容が「ＦＦ」になるまで、プログラム動作が反復的に行われるように、段階Ｓ１１０５に戻す。
【００７７】
図１１は、本発明の一実施形態によるページ初期化検証動作を説明するための順序図である。
【００７８】
本発明の一実施形態によるページ初期化検証動作サイクルは、図９の読み込み動作サイクルと図１０のプログラム動作サイクルのうち、一部動作を組合して行うことができる。即ち、ページ初期化検証（Ｃｈｅｃｋ  Ｐａｇｅ）命令は、一般的な読み込み命令とプログラム命令の論理回路を利用して具現が可能である。
【００７９】
ページ初期化検証動作サイクルは、一般的な読み込み命令でメモリセルのデータをページレジスタに移動させた状態で、プログラム命令で使用するページ検証（Ｖｅｒｉｆｙ  Ｐａｇｅ）動作を行って、該当ページが初期化状態であるかを判断することができる。
【００８０】
具体的に、まず、不揮発性メモリ装置１００の制御部１１０で本発明の一実施形態によるページ初期化検証命令に応答して、検証するページを示すアドレスをアドレス解釈機１３０に提供し、アドレス解釈機１３０では、アドレスをデコーディングする（Ｓ１２０１）。その後、ビットラインをプリチャージして（Ｓ１２０３）、ビットラインをデベロップさせた後（Ｓ１２０５）、センスアンプ（Ｓ／Ａ）で該当ページによって選択されたメモリセルからデータをセンシングする（Ｓ１２０７）。センシングされたデータは、ページレジスタにロードされる。不揮発性メモリ装置１００のページ初期化検証回路１１４では、ページ検証を行う（Ｓ１２０９）。不揮発性メモリ装置１００は、該当ページのセンシングされたデータが初期化状態であるかを判断する（Ｓ１２１１）。例えば、ページレジスタの内容が全部二進値「１」、例えば、「ＦＦ」である場合、初期化状態であると判断し、ページレジスタの内容が「ＦＦ」ではない場合、初期化ではないと判断する。例えば、前記ページレジスタの内容が「ＦＦ」であるかの可否はＡＮＤ回路を利用して具現することができる。
【００８１】
前記判断の結果、初期化状態であると判断された場合には、「ＰＡＳＳ」を状態レジスタ１１６に貯蔵する（Ｓ１２１３）。前記判断の結果、初期化された状態ではないと判断された場合には、「ＦＡＩＬ」を状態レジスタ１１６に貯蔵する（Ｓ１２１５）。
【００８２】
前記状態レジスタ１１６に貯蔵されたページ初期化検証結果（「ＰＡＳＳ」又は「ＦＡＩＬ」）は、メモリコントローラ５０に伝送され、メモリコントローラ５０でページ初期化検証結果を確認することができる。
【００８３】
図１２は、本発明の一実施形態によるブロック初期化検証時にかかる時間を説明するための概念図である。
【００８４】
図１２を参照すると、検証開始及び検証結果を受ける過程は、従来のブロックのデータが初期化状態であるかを検証する過程と時間上の差異は殆どない。しかし、ブロック検証過程自体がメモリコントローラ５０で行われず、不揮発性メモリ装置１００内で行われるので、約１１０ｕｓ以内の時間に検証が可能である。その結果、ブロックのデータが全部初期化状態であるかをチェックする時間が約７９倍程度減少されることが分かる。
【００８５】
図１３は、本発明の一実施形態によるページ初期化検証時にかかる時間を説明するための概念図である。
【００８６】
図１３を参照すると、ページ検証過程自体がメモリコントローラ５０で行われず、不揮発性メモリ装置１００内で行われるので、約４０ｕｓ以内の時間に検証が可能である。その結果、ページのデータが全部初期化状態であるかをチェックする時間が約３倍程度減少されることが分かる。
【産業上の利用可能性】
【００８７】
前記のような不揮発性メモリ装置の初期化状態検証方法によると、ブロック初期化検証命令又はページ初期化検証命令のような新たな命令を追加して不揮発性メモリのブロック又はページが初期化状態であるかを判断する。ブロック又はページが初期化状態であるかの可否を従来の不揮発性メモリ装置の外部に存在するメモリコントローラではない不揮発性メモリ自体で判断して、その初期化状態であるかの可否に対する結果をメモリコントローラに伝送する。
【００８８】
従って、不揮発性メモリ装置の特定単位（ブロック、メモリ）の初期化状態を迅速に簡単に検証することができる。
【００８９】
又、ブロック又はページ単位に初期化状態を検証する場合、不揮発性メモリ装置の外部に存在するメモリコントローラ内のメモリを使用しないことによって、電流の消耗を減少させることができる。
【００９０】
又、不揮発性メモリのプログラミング命令とブロック消去命令のために、従来に具現されているページ検証回路及びブロック検証回路を利用して、ブロック又はページ単位に初期化状態を検証することができるので、具現費用が最小化されることができる。
【００９１】
又、メモリコントローラと不揮発性メモリ装置インターフェースを通じて初期化検証に使用するデータを伝送時、ノイズによる動作上誤謬が発生することを防止することができる。
【００９２】
以上、本発明の実施形態によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００９３】
【図１】本発明の一実施形態による不揮発性メモリ装置の初期化検証のためのシステムを示すブロック図である。
【図２】本発明の一実施形態によるメモリコントローラでの不揮発性メモリ装置の初期化検証過程を説明するための順序図である。
【図３】本発明の一実施形態による不揮発性メモリ装置の内部構成を概略的に示すブロック図である。
【図４】本発明の一実施形態による不揮発性メモリ装置の内部のコマンド解釈機のステイトマシンを示す図である。
【図５】本発明の一実施形態による不揮発性メモリ装置の制御部の構成を示すブロック図である。
【図６】本発明の一実施形態による不揮発性メモリ装置の内部での初期化状態検証過程を説明するためのブロック図である。
【図７】不揮発性メモリ装置のブロック消去動作を説明するための順序図である。
【図８】本発明の一実施形態によるブロック初期化検証動作を説明するための順序図である。
【図９】不揮発性メモリ装置の読み込み動作を説明するための順序図である。
【図１０】不揮発性メモリ装置のプログラム動作を説明するための順序図である。
【図１１】本発明の一実施形態によるページ初期化検証動作を説明するための順序図である。
【図１２】本発明の一実施形態によるブロック初期化検証時にかかる時間を説明するための概念図である。
【図１３】本発明の一実施形態によるページ初期化検証時にかかる時間を説明するための概念図である。
【符号の説明】
【００９４】
５０    メモリコントローラ
１００    不揮発性メモリ装置
１１０    制御部
１１２    ブロック初期化検証回路
１１４    ページ初期化検証回路
１２０    コマンドレジスタ
１３０    アドレスデコーダ
１４０    不揮発性メモリセルアレイ
１５２    データレジスタ
１５４    センス増幅器
１６０    列パスゲート回路
１７０    Ｉ／Ｏバッファー及びラッチ
１８０    出力ドライバ
１９０    グローバルバッファー
【図１】
2006066060.tif 000003
【図２】
2006066060.tif 000004
【図３】
2006066060.tif 000005
【図４】
2006066060.tif 000006
【図５】
2006066060.tif 000007
【図６】
2006066060.tif 000008
【図７】
2006066060.tif 000009
【図８】
2006066060.tif 000010
【図９】
2006066060.tif 000011
【図１０】
2006066060.tif 000012
【図１１】
2006066060.tif 000013
【図１２】
2006066060.tif 000014
【図１３】
2006066060.tif 000015