(57)【要約】【課題】  異なる電源で構成されるレベルシフト回路及びこれを用いた携帯無線通信装置では、一方の電源電圧が低下した場合、他方の電源で動作する後段回路の出力電圧を固定させ、動作を安定させる。【解決手段】  入力信号が供給され、第１の電源電圧で動作し、入力信号に応じた第１の出力信号を出力する入力回路（１６）と、入力信号と第１の出力信号の差を増幅して第２の出力信号を出力する増幅器１４，１５と、増幅器からの第２の出力信号のレベルに応じてラッチされた第３の出力信号を出力する第２の電源電圧で駆動されるラッチ回路１７と、第２の電源電圧が供給され、第１の電源電圧に応じて出力電圧をラッチ回路の出力に供給するレベル設定回路１８とを有し、第１の電源電圧が第２の電源電圧より低下した時にレベル設定回路を動作させて出力電圧を固定し、貫通電流を阻止する。【選択図】図１
2006140573.tif 000002
【特許請求の範囲】
【請求項１】
入力信号が供給され、第１の電源電圧で動作し、前記入力信号に応じた第１の出力信号を出力する入力回路と、
前記入力信号と前記第１の出力信号が供給され、前記入力信号と前記第１の出力信号の差を増幅して第２の出力信号を出力する増幅器と、
前記増幅器からの第２の出力信号のレベルに応じてラッチされた第３の出力信号を出力する第２の電源電圧で駆動されるラッチ回路と、
前記第２の電源電圧が供給され、前記第１の電源電圧に応じて出力電圧を前記ラッチ回路の出力に供給するレベル設定回路と
を有するレベルシフト回路。
【請求項２】
前記レベル設定回路は動作状態における過大電流を防止するための電流制限回路を有する
請求項１記載のレベルシフト回路。
【請求項３】
前記レベル設定回路は前記第１の電源電圧が前記第２の電源電圧より低いときに動作し、前記ラッチ回路に出力電圧を供給する
請求項１記載のレベルシフト回路。
【請求項４】
前記レベル設定回路は電界効果トランジスタと抵抗を有する
請求項１記載のレベルシフト回路。
【請求項５】
制御回路から出力される制御信号のレベルをシフトするレベルシフト回路と該レベルシフト回路からの出力信号を処理する機能ブロックを有する携帯無線通信装置であって、
前記レベルシフト回路は、
前記制御信号が供給され、第１の電源電圧で動作し、前記制御信号に応じた第１の出力信号を出力する入力回路と、
前記制御信号と前記第１の出力信号が供給され、前記制御信号と前記第１の出力信号の差を増幅して第２の出力信号を出力する増幅器と、
前記増幅器からの第２の出力信号のレベルに応じてラッチされた第３の出力信号を出力する第２の電圧で駆動されるラッチ回路と、
前記第２の電源電圧が供給され、前記第１の電源電圧に応じて出力電圧を前記ラッチ回路の出力に供給するレベル設定回路と
を有する携帯無線通信装置。
【請求項６】
前記レベル設定回路は動作状態における過大電流を防止するための電流制限回路を有する
請求項５記載の携帯無線通信装置。
【請求項７】
前記レベル設定回路は前記第１の電源電圧が前記第２の電源電圧より低いときに動作し、前記ラッチ回路に出力電圧を供給する
請求項５記載の携帯無線通信装置。
【請求項８】
前記レベル設定回路は電界効果トランジスタと抵抗を有する
請求項５記載の携帯無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、異なる電源で構成されたレベルシフト回路及びこれを用いた携帯無線通信装置において、レベルシフト回路の一部を構成する前段回路の電源電圧が低下しても、前段回路より高い電源電圧で動作する後段回路の出力電圧を固定し安定動作させると共に、この出力に接続されたバッファ回路の動作状態も安定にするレベルシフト回路及びこれを用いた携帯無線通信装置に関する。
【背景技術】
【０００２】
従来携帯電話を代表とする携帯無線通信装置等に搭載される半導体集積回路でよく用いられるレベルシフト回路として、少ない素子で簡単に構成できるなどの理由により、図４に示す回路構成が用いられている。
図４において、従来のレベルシフト回路１００は、入力端子１５１がＮＭＯＳトランジスタ１５２のゲートに接続され、ドレインはＰＭＯＳトランジスタ１５４のドレインに接続されかつＰＭＯＳトランジスタ１５５のゲートに接続されている。またＮＭＯＳトランジスタ１５２のソースはグランド（１６４）に接続されている。
ＰＭＯＳトランジスタ１５４のソースは電圧Ｂ（１６３）に接続され、ゲートはＰＭＯＳトランジスタ１５５のドレインに接続されている。
また入力端子１５１はインバーター１５８の入力に接続され、このインバーター１５８の出力はＮＭＯＳトランジスタ１５３のゲートに接続されている。ここでこのインバーター１５８に供給されている電圧Ａ（１６２）は上述の電圧Ｂ（１６３）より低く設定されている。
ＮＭＯＳトランジスタ１５３のソースはグランド（１６４）に接続され、ドレインはＰＭＯＳトランジスタ１５５のドレインに接続されるとともにＰＭＯＳトランジスタ１５４のゲートに接続されている。また、ＰＭＯＳトランジスタ１５５のソースは電圧Ｂ（１６３）に接続されている。
ＮＭＯＳトランジスタ１５３のドレインとＰＭＯＳトランジスタ１５５のドレインがともに接続されている共通接続点にインバーター１５９の入力が接続され、この出力が次段のインバーター１６０の入力に接続され、インバーター１６０の出力が出力端子１６１に接続されている。
またこれらのインバーター１５９，１６０にはともに電圧Ｂ（１６３）が供給されている。さらに、インバーター１５８に供給される電圧Ａ（１６２）とそれ以後の回路に供給される電圧Ｂ（１６３）のレベルは互いにことなるとともに、独立に制御されている。
【０００３】
つぎに、図４に示すレベルシフト回路１００の動作について述べる。いま、電圧Ａ（１６２）と電圧Ｂ（１６３）が正常範囲に設定されているとする。
入力端子１５１にハイレベルの入力信号（電圧）が入力されると、ＮＭＯＳトランジスタ１５２のゲートにハイレベルの電圧が供給されそれに伴いオン動作し、その結果ドレインの電圧は下がる。
【０００４】
一方ハイレベルの入力電圧がインバーター１５８の入力に供給され、この出力からローレベルの信号（電圧）が出力され、ＮＭＯＳトランジスタ１５３のゲートに供給される。しかしこのＮＭＯＳトランジスタ１５３はオフしたままであり、ドレイン電圧はフローティング状態であるが最終的にはハイレベルとなる。
ＮＭＯＳトランジスタ１５２のドレイン電圧がローレベルとなっているのでＰＭＯＳトランジスタ１５５のゲートにローレベルの電圧が供給されオン動作し、ドレイン電位が電圧Ｂ（１６３）の電圧まで上昇し、ハイレベルとなる。
ＰＭＯＳトランジスタ１５５のドレインのハイレベルの電圧がＰＭＯＳトランジスタ１５４のゲートに供給され、その結果ＰＭＯＳトランジスタ１５４はオフ動作状態となる。
したがって、入力電圧がハイレベルのとき、ＮＭＯＳトランジスタ１５２とＰＭＯＳトランジスタ１５４のドレイン共通接続点の電圧はローレベルの電圧となり、ＮＭＯＳトランジスタ１５３とＰＭＯＳトランジスタ１５５のドレイン共通接続点はハイレベルの電圧になる。
ＰＭＯＳトランジスタ１５４とＰＭＯＳトランジスタ１５５はラッチを構成していて、入力信号が変化しない限り、ラッチされた電圧状態を維持し続ける。
【０００５】
ＮＭＯＳトランジスタ１５３とＰＭＯＳトランジスタ１５５の各ドレインの共通接続点からハイレベルの電圧が後段のインバーター１５９に供給され、さらにこのインバーター１５９で反転されたローレベルの出力電圧がインバーター１６０に供給され、そこで反転され出力端子１６１からハイレベルの電圧が出力される。
【０００６】
つぎに、入力端子１５１からローレベルの入力信号（電圧）が供給された場合について述べる。入力端子１５１にローレベルの信号（電圧）が入力されると、ＮＭＯＳトランジスタ１５２のゲートにローレベルの電圧が供給されそれに伴いオフ動作し、その結果ドレインの電圧はフローティング状態であるが最終的には電圧Ｂ（１６３）の電圧まで上がる。
一方ローレベルの入力電圧がインバーター１５８の入力に供給され、この出力からハイレベルの信号（電圧）が出力され、ＮＭＯＳトランジスタ１５３のゲートに供給される。このＮＭＯＳトランジスタ１５３はオン動作し、ドレイン電圧は下がり、ローレベルの電圧となる。
ＮＭＯＳトランジスタ１５３のドレイン電圧がローレベルとなっているのでＰＭＯＳトランジスタ１５４のゲートにローレベルの電圧が供給されオン動作し、ドレインが電圧Ｂ（１６３）の電圧まで上昇し、ハイレベルとなる。
ＰＭＯＳトランジスタ１５４のドレインのハイレベルの電圧がＰＭＯＳトランジスタ１５５のゲートに供給され、その結果ＰＭＯＳトランジスタ１５５はオフ動作状態となる。
したがって、入力電圧がローレベルのとき、ＮＭＯＳトランジスタ１５２とＰＭＯＳトランジスタ１５４のドレイン共通接続点の電圧はハイレベルの電圧となり、ＮＭＯＳトランジスタ１５３とＰＭＯＳトランジスタ１５５のドレイン共通接続点はローレベルの電圧になる。
ＰＭＯＳトランジスタ１５４とＰＭＯＳトランジスタ１５５はラッチを構成していて、入力信号が変化しない限り、ラッチされた電圧状態を維持し続ける。
【０００７】
そして、ＮＭＯＳトランジスタ１５３とＰＭＯＳトランジスタ１５５のドレインの共通接続点からローレベルの電圧が後段のインバーター１５９に供給され、さらにこのインバーター１５９で反転されたハイレベルの出力電圧がインバーター１６０に供給され、そこで反転され出力端子１６１からローレベルの電圧が出力される。
【０００８】
つぎに、レベルシフト回路１００の前段の回路を構成するインバーター１５８の電源の電圧Ａ（１６２）が低下し、たとえば０Ｖ近傍まで下がった場合について述べる。ただし、説明を容易にするため電圧Ｂ（１６３）は正常範囲に設定されているとする。
たとえば、入力端子１５１から入力信号（電圧）のハイレベルの電圧がＮＭＯＳトランジスタ１５２とインバーター１５８に供給されると、ＮＭＯＳトランジスタ１５２はオンし、ドレイン電圧はローレベルの電圧になる。一方インバーター１５８の電源の電圧Ａ（１６２）は０Ｖ近傍であるので、このインバーター１５８の出力の電圧レベルはローレベルの０Ｖ近傍または不確定の電圧である可能性がある。
その結果インバーター１５８の出力がローレベルのときはＮＭＯＳトランジスタ１５３のゲートにはローレベルの０Ｖの電圧が供給されてオフ動作状態となり、ドレインはハイレベルの電圧となる。それ以降は上述したように、ＰＭＯＳトランジスタ１５４とＰＭＯＳトランジスタ１５５で構成されたラッチ回路により、ＮＭＯＳトランジスタ１５２のドレインのローレベル電圧とＮＭＯＳトランジスタ１５３のドレインのハイレベルの電圧がラッチ回路の動作により維持される。
そして、そのラッチ回路の出力レベルの電圧がインバーター１５９とインバーター１６０を介して、出力端子１６２からハイレベルの電圧が出力される。
インバーター１５８の出力がフローティング状態で電圧が不確定の場合、ローレベルのときは上述した結果と同じであり、それ以外の状態、たとえばハイレベルのとき、ＮＭＯＳトランジスタ１５３のゲートのハイレベルの電圧が供給され、ＮＭＯＳトランジスタ１５２，１５３の各ドレインはローレベルになり、ラッチ回路に入力する電圧はいずれもローレベルの電圧で、ラッチされる状態が定まらない。そのため、ラッチ回路を構成するＰＭＯＳトランジスタ１５５のドレイン出力も不安定となり、インバーター１５９の入力電圧も不確定である。その結果、ラッチ回路を構成するＰＭＯＳトランジスタ１５４，１５５からＮＭＯＳトランジスタ１５２，１５３へ貫通電流が流れる可能性があるだけでなく、さらにインバーター１５９，１６０でも貫通電流が流れる可能性がある。
【０００９】
つぎに、入力端子１５１から供給される入力信号（電圧）がローレベルの電圧の場合について述べる。
ローレベルの電圧がＮＭＯＳトランジスタ１５２のゲートに供給されると、オフ動作状態となり、ドレインの電位はラッチ回路を構成するＰＭＯＳトランジスタ１５４，１５５のドレイン出力電位により最終的に決定される。
一方ローレベルの入力電圧がインバーター１５８に供給されても、いまこのインバーター１５８の電源電圧である電圧Ａ（１６２）が０Ｖ近傍であるので、インバーター１５８の出力は０Ｖ近傍またはフローティング状態（不確定）である。
このインバーター１５８の出力がローレベルの場合、ＮＭＯＳトランジスタ１５３はオフ動作状態となる。
その結果ＮＭＯＳトランジスタ１５２，１５３のそれぞれのドレインはハイレベルとなるが、ＰＭＯＳトランジスタ１５４とＰＭＯＳトランジスタ１５５で構成されるラッチ回路の入力電圧は確定せず、ラッチ動作が正常に行われない。すると、電源（電圧Ｂ（１６３））からグランド（１６４）に貫通電流が流れる可能性がある。
また、このラッチ回路を構成するＰＭＯＳトランジスタ１５５のドレインからの不確定な出力電圧が、後段のインバーター１５９とインバーター１６０に供給されると、インバーターの入力レベルが変動する毎に、出力レベルの遷移領域で貫通電流が流れることになる。
【００１０】
一方インバーター１５８の出力がフローティング状態でたとえばローレベルの場合は上述の動作と同じとなり、貫通電流が流れる。しかしハイレベルの場合、ＮＭＯＳトランジスタのドレインはローレベルとなり、ラッチ回路の入力は固定され、固定された出力電圧はインバーター１５９に供給され、貫通電流は流れない。このインバーター１５８のフローティング状態は不安定であるので、電圧レベルはハイレベルまたはローレベルの電圧に固定されないので、ラッチ出力のレベルは定まらない。上述した内容と同様な動作を行い、その結果、貫通電流がラッチ回路（ＰＭＯＳトランジスタ１５４，１５５）からＮＭＯＳトランジスタ１５２，１５３へ流れ、またインバーター１５９，１６０でも流れる可能性がある。
【００１１】
さらに、インバーター１５８の電源が０Ｖ近傍で、インバーター１５８の入力がフローティング状態のとき、ＮＭＯＳトランジスタ１５２，１５３が同時にオンまたはオフ動作する可能性がある。すると、ラッチ回路を構成するＰＭＯＳトランジスタ１５４，１５５は動作が不定となり、電圧Ｂ（１６３）からこれらのＰＭＯＳトランジスタ１５４，１５５、ＮＭＯＳトランジスタ１５２，１５３を介してグランドに過渡期間に瞬時的に貫通電流が流れる可能性がある。
その結果、さらにインバーター１５９，１６０の入力がフローティング状態となり貫通電流が流れる。
したがって、電源電圧の変動によって、このような貫通電流があると、消費電力が増加するばかりでなく、携帯電話を代表とする携帯無線通信装置などでは、長期間使用できないという問題がある。
【特許文献１】特開２００３−１３３９３５号公報
【特許文献２】特開平３−１７９８１４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述したように、異なる電源で構成されるレベルシフト回路では、レベルシフトとして前段の電源電圧が通常動作範囲以外の電圧レベルに低下した場合、後段のレベルシフト回路の出力が不安定となり、レベルシフトとこの出力に接続されているバッファ回路の出力も不定となり、その結果貫通電流が流れるなどの問題があった。
また、このようなレベルシフト回路を用いた携帯無線通信装置たとえば携帯電話では、長時間使用するためには貫通電流などの無駄な電力を削減する必要がある。
上記問題を解決するため、レベルシフト回路を構成する前段の電源電圧の低い回路構成に供給される電圧が極端に低下しても、レベル回路を構成する電源電圧の高い後段の出力を固定し、このレベルシフト回路とこれに接続されたバッファ回路に流れる貫通電流を無くするようにすることを目的とする。
【課題を解決するための手段】
【００１３】
本発明のレベルシフト回路は、入力信号が供給され、第１の電源電圧で動作し、前記入力信号に応じた第１の出力信号を出力する入力回路と、前記入力信号と前記第１の出力信号が供給され、前記入力信号と前記第１の出力信号の差を増幅して第２の出力信号を出力する増幅器と、前記増幅器からの第２の出力信号のレベルに応じてラッチされた第３の出力信号を出力する第２の電源電圧で駆動されるラッチ回路と、前記第２の電源電圧が供給され、前記第１の電源電圧に応じて出力電圧を前記ラッチ回路の出力に供給するレベル設定回路とを有する。
【００１４】
本発明の携帯無線通信装置は、制御回路から出力される制御信号のレベルをシフトするレベルシフト回路と該レベルシフト回路からの出力信号を処理する機能ブロックを有する携帯無線通信装置であって、前記レベルシフト回路は、前記制御信号が供給され、第１の電源電圧で動作し、前記制御信号に応じた第１の出力信号を出力する入力回路と、前記制御信号と前記第１の出力信号が供給され、前記制御信号と前記第１の出力信号の差を増幅して第２の出力信号を出力する増幅器と、前記増幅器からの第２の出力信号のレベルに応じてラッチされた第３の出力信号を出力する第２の電圧で駆動されるラッチ回路と、前記第２の電源電圧が供給され、前記第１の電源電圧に応じて出力電圧を前記ラッチ回路の出力に供給するレベル設定回路とを有する。
【発明の効果】
【００１５】
本発明は、少なくとも２つの異なる電源が供給されて構成されるレベルシフト回路において、レベルシフト回路の出力にレベル設定回路を設け、レベルシフトとして前段の駆動回路に供給される電源電圧が通常動作範囲以外となった場合、後段のレベルシフト回路の出力電圧を固定させることにより、レベルシフトとこの出力に接続されているインバーターなどのバッファ回路の動作を安定させ、その結果レベルシフト回路とその後段のバッファ回路に流れる貫通電流を阻止するようにした。
また、このようなレベルシフト回路を用いた携帯無線通信装置たとえば携帯電話では、長時間使用するためには貫通電流などの無駄な電力を削減できるようにした。
【発明を実施するための最良の形態】
【００１６】
図１に本発明のレベルシフト回路を用いた携帯電話装置１０の実施形態例を示す。図１において携帯電話装置１０はＣＰＵ３０、機能ブロック３１とレベルシフト回路で構成され、レベルシフト回路は差動入力型増幅器（ＮＭＯＳトランジスタ１４，１５）、インバーター１６、ラッチ回路１７、レベル設定回路１８、インバーター１９，２０で構成されるバッファ回路で構成される。
【００１７】
差動入力型増幅器はたとえばＮＭＯＳトランジスタ１４とＮＭＯＳトランジスタ１５で構成され、ソース接地のＮＭＯＳトランジスタ１４のゲートはＣＰＵの出力端子１３に接続されている。ドレインはラッチ回路１７に接続され、ドレイン出力電圧が固定（ラッチ）される。ＣＰＵ３０の出力端子１３はインバーター１６の入力端子に接続され、その出力はソース接地のＮＭＯＳトランジスタ１５のゲートに接続される。ＮＭＯＳトランジスタ１５の出力はラッチ回路１７に接続される。
ラッチ回路１７の出力はインバーター１９に接続され、このインバーター１９の出力は次段のインバーター２０の入力に接続され、その出力は出力端子２１を介して機能ブロック３１に接続される。
さらに、電圧Ａ（２２）はインバーター１６に供給され、またレベル設定回路１８の入力にも供給される。レベル設定回路１８の電源として電圧Ｂ（２３）が供給され、出力はラッチ回路１７の出力とインバーター１９の入力との共通接続点間に接続され、所望のレベルに固定する。
またこのレベル設定回路１８には、過大電流が流れないように、電流制御回路を設けている。
インバーター１６に供給される電圧Ａ（２２）と差動入力型増幅器、ラッチ回路１７、インバーター１９，２０に供給される電圧Ｂ（２３）の電圧レベルは異なっていて、また独立してそれぞれの電圧レベルが制御されまたは変動する。ここでは電圧Ａ（２２）を電圧Ｂ（２３）よりも低く設定した場合のレベルシフト回路とする。
【００１８】
つぎにこのレベルシフト回路の動作について述べる。いま電圧Ａ（２２）と電圧Ｂ（２３）が正常な電圧範囲内にあるとする。
ＣＰＵ３０の出力端子１３から制御信号のハイレベルの電圧が供給されると、ＮＭＯＳトランジスタ１４はオン動作状態になり、ドレインからローレベルの電圧がラッチ回路に出力される。また、制御信号のハイレベルの電圧がインバーター１６に供給され、そこで反転されローレベルの電圧がＮＭＯＳトランジスタ１５のゲートに供給されオフ動作状態となり、ドレインはフローティング状態となるが最終的にはハイレベルとなる。
ＮＭＯＳトランジスタ１４，１５のドレインから出力された電圧をラッチ回路１７で保持し、たとえばラッチ回路の出力からハイレベルの電圧を出力し、インバーター１９の入力に供給する。そして、インバーター１９で反転されたローレベルの電圧がまた次段のインバーター２０に供給され、反転されてハイレベルの電圧が出力端子２１から機能ブロック３１に供給される。
【００１９】
いまインバーター１６に供給される電源の電圧Ａ（２２）が正常の範囲であるのでレベル設定回路１８は動作せず、出力信号である出力電圧はインバーター１９の入力に供給されない。
【００２０】
つぎに、ＣＰＵ３０から出力端子１３から出力された制御信号がローレベルのとき、ＮＭＯＳトランジスタ１４はオフ動作状態になり、ドレインはフローティング状態であるが最終的にはハイレベルの電圧となる。また、入力信号のローレベルの電圧がインバーター１６に供給され、そこで反転されハイレベルの電圧がＮＭＯＳトランジスタ１５のゲートに供給され、ドレインからローレベルの電圧がラッチ回路１７に出力される。
ＮＭＯＳトランジスタ１４，１５のドレインから出力されたそれぞれの電圧をラッチ回路１７で保持し、たとえばラッチ回路１７の出力からローレベルの電圧を出力し、インバーター１９の入力に供給する。そして、インバーター１９で反転されたハイレベルの電圧がまた次段のインバーター２０に供給され、反転されてローレベルの電圧が出力端子２１から導出され次段の機能ブロック３１に供給される。
【００２１】
また、この状態においてもインバーター１６に供給される電源の電圧Ａ（２２）が正常の範囲内であるのでレベル設定回路１８は動作せず、出力信号である出力電圧はインバーター１９の入力に供給されない。電圧Ａ（２２）と電圧Ｂ（２３）が正常な範囲にあるので、ラッチ回路１７は安定に動作し、出力は確定する。そのため、定常時において、ラッチ回路１７と差動型増幅器（ＮＭＯＳトランジスタ１４，１５）に貫通電流は流れないし、インバーター１９，２０でも貫通電流は流れない。
【００２２】
つぎに、インバーター１６に供給される電源の電圧Ａ（２２）が０Ｖ近傍に低下し、後段に供給される電源の電圧Ｂ（２３）が正常範囲にある場合について述べる。
ＣＰＵ３０の出力端子１３から出力される制御信号がハイレベルのとき、ＮＭＯＳトランジスタ１４はオン動作状態になり、ドレインからローレベルの電圧がラッチ回路１７に出力される。また、制御信号のハイレベルの電圧がインバーター１６に供給されるが電圧Ａ（２２）が０Ｖ近傍であるため、出力は０Ｖ近傍またはフローティング状態である。
インバーター１６の出力レベルがローレベル電圧のとき、このローレベル電圧がＮＭＯＳトランジスタ１５のゲートに供給され、ドレインはフロ−ティングであるが最終的にはハイレベルとなる。
ＮＭＯＳトランジスタ１４のドレインからのローレベル電圧と、ＮＭＯＳトランジスタ１５のドレインから出力された電圧（フローティング状態）をラッチ回路１７で保持し、その結果、たとえばラッチ回路１７の出力からハイレベルの電圧を出力し、インバーター１９の入力に供給する。そして、インバーター１９で反転されたローレベルの電圧がまた次段のインバーター２０に供給され、反転されてハイレベルの電圧が出力端子２１から導出される。このときは、ラッチ回路１７の出力はハイレベルに確定しているので貫通電流は流れない。
【００２３】
つぎに、インバーター１６の出力がフローティング状態の場合、出力電圧は確定せず、瞬時にハイレベルになる可能性がある。この状態においてＮＭＯＳトランジスタ１４，１５は両者ともオン動作し、ラッチ回路１７は動作が不確定状態となる。
しかしながら、電圧Ａ（２２）が０Ｖ近傍になると、レベル設定回路１８がオン動作しているので、ラッチ回路１７の出力とインバーター１９の入力を強制的にハイレベルに固定し、その結果ラッチ回路１７からＮＭＯＳトランジスタ１４，１５に流れる貫通電流とインバーター１９，２０に流れる貫通電流を阻止する。
【００２４】
つぎに、ＣＰＵ３０から供給される制御信号がローレベルのとき、ＮＭＯＳトランジスタ１４はオフ動作状態になり、ドレインはフローティング状態となる。また、制御信号のローレベルの電圧がインバーター１６に供給されるが、インバーター１６に供給される電源の電圧Ａ（２２）が０Ｖ近傍であるため、インバーター１６の出力はローレベルの電圧またはフローティング状態となる。
インバーター１６からの出力がローレベルの電圧のとき、このローレベル電圧がＮＭＯＳトランジスタ１５のゲートに供給され、ドレインはフローティング状態となり、この電圧がラッチ回路１７に出力される。
ＮＭＯＳトランジスタ１４，１５のドレインから出力されたいずれもフローティング状態の電圧をラッチ回路１７で保持することになるが、これはラッチ回路１７で取り込む電圧レベルが確定せず不安定となり、その結果ラッチ回路１７の出力は不確定な電圧レベルとなる。
しかし、電圧Ｂ（２３）と電圧Ａ（２２）との差がレベル設定回路１８の起動電圧以上であるのでレベル設定回路１８が動作し、たとえばハイレベルの電圧をラッチ回路１７の出力とインバーター１９の入力に供給し、そのレベルを強制的にハイレベルの電圧に設定する。したがって、ラッチ回路１７からＮＭＯＳトランジスタ１４，１５に流れる貫通電流阻止できる。さらにインバーター１９、インバーター２０の各入力レベルと出力レベルはハイレベルまたはローレベルのいずれかに確定することになり、貫通電流は流れなくなる。
また、レベル設定回路１８が起動した時、ラッチ回路１７などを経由して流れる電流を制限するための電流リミッタを備えて、過剰な電流がながれるのを防止している。
【００２５】
ＣＰＵ３０からの制御信号のレベルがフローティング状態のとき、ＮＯＭＳトランジスタ１４，１５のゲートに同時にハイレベルの電圧が供給された場合、または同時にローレベルの電圧が供給された場合は、上述したように、ラッチ回路１７の動作が不安定で出力の電圧が確定しない。しかし、電圧Ａ（２２）が０Ｖ近傍で電圧Ｂ（２３）が正常電圧の範囲のときはレベル設定回路１８が動作し、ラッチ回路１７の出力とインバーター１９の入力を強制的に所定の電圧レベルたとえばハイレベルまたはローレベルに設定する。したがって、ラッチ回路１７の出力とインンバーター１９の入力はフローティングレベルになることが無いので、ラッチ回路１７からＮＭＯＳトランジスタ１４，１５に貫通電流が流れることはないし、さらにインバーター１９，２０も貫通電流が流れることは無い。
【００２６】
つぎに、図１の具体的実施形態例である携帯無線通信装置たとえば携帯電話装置に用いられるＣＭＯＳ回路を用いたレベルシフト回路５０を図２に示す。
図２において、レベルシフト回路５０は、たとえば携帯電話装置内蔵のＣＰＵの出力端子５１がレベルシフト回路５０の入力に接続される。この出力端子５１がＮＭＯＳトランジスタ５２のゲートに接続され、ドレインはＰＭＯＳトランジスタ５４のドレインに接続されかつＰＭＯＳトランジスタ５５のゲートに接続されている。またＮＭＯＳトランジスタ５２のソースはグランド（６４）に接続されている。
ＰＭＯＳトランジスタ５４のソースは電圧Ｂ（６３）に接続され、ゲートはＰＭＯＳトランジスタ５５のドレインに接続されている。
またＣＰＵの出力端子５１はインバーター５８の入力に接続され、このインバーター５８の出力はＮＭＯＳトランジスタ５３のゲートに接続されている。ここでこのインバーター５８に供給されている電圧Ａ（６２）はたとえば２Ｖとし、上述の電圧Ｂ（６３）の３Ｖより電圧が低く設定されている。
ＮＭＯＳトランジスタ５３のソースはグランド（６４）に接続され、ドレインはＰＭＯＳトランジスタ５５のドレインに接続されるとともにＰＭＯＳトランジスタ５４のゲートに接続されている。また、ＰＭＯＳトランジスタ５５のソースは電圧Ｂ（６３）に接続されている。
ＮＭＯＳトランジスタ５３のドレインとＰＭＯＳトランジスタ５５のドレインがともに接続されている共通接続点にインバーター５９の入力が接続され、この出力が次段のインバーター６０の入力に接続され、さらにインバーター６０の出力が出力端子６１を介してたとえば携帯電話装置の機能ブロックに接続される。
電圧Ａ（６２）が供給される電源がＰＭＯＳトランジスタ５６のゲートに供給され、ドレインは電圧Ｂ（６３）が供給される電源に接続され、ソースは抵抗５７の一方に接続される。抵抗５７の他方の端子はインバーター５９の入力に接続される。このＰＭＯＳトランジスタ５６と抵抗５７でレベル設定回路１８を構成し、抵抗５７は特に電流リミッタとしての機能を果している。
またインバーター５９，６０にはともに電源から電圧Ｂ（６３）が供給されている。インバーター５８に電圧Ａ（６２）が供給されていることから、電圧Ｂ（６３）と電圧Ａ（６２）の電圧レベルは互いに異なるとともに、独立に制御される。
【００２７】
つぎに、図２に示すレベルシフト回路の動作について述べる。最初に、電圧Ａ（６２）と電圧Ｂ（６３）がともに正常な電圧範囲内にある場合について述べる。
ＣＰＵの出力端子５１にたとえばハイレベルの制御信号（電圧）が入力されると、ＮＭＯＳトランジスタ５２のゲートにハイレベルの電圧が供給されそれに伴いオン動作し、その結果ドレインの電圧は下りローレベルとなる。
一方、ハイレベルの制御信号（電圧）がインバーター５８の入力に供給され、この出力からローレベルの信号（電圧）が出力され、ＮＭＯＳトランジスタ５３のゲートに供給される。しかしこのＮＭＯＳトランジスタ５３はオフするので、ドレイン電圧は最初フローティング状態であるが、最終的にはハイレベルとなる。
ＮＭＯＳトランジスタ５２のドレイン電圧がローレベルとなっているのでＰＭＯＳトランジスタ５５のゲートにローレベルの電圧が供給されオン動作し、ドレイン電位が電圧Ｂ（６３）の電圧まで上昇し、ハイレベルとなる。
ＰＭＯＳトランジスタ５５のドレインのハイレベルの電圧がＰＭＯＳトランジスタ５４のゲートに供給され、その結果ＰＭＯＳトランジスタ５４はオフ動作状態となる。
したがって、制御信号（電圧）がハイレベルのとき、ＮＭＯＳトランジスタ５２とＰＭＯＳトランジスタ５４のドレイン共通接続点の電圧はローレベルの電圧となり、ＮＭＯＳトランジスタ５３とＰＭＯＳトランジスタ５５のドレイン共通接続点はハイレベルの電圧になる。
ＰＭＯＳトランジスタ５４とＰＭＯＳトランジスタ５５はラッチを構成していて、入力信号が変化しない限り、ラッチされたハイレベルの電圧状態を維持し続ける。
【００２８】
ＮＭＯＳトランジスタ５３とＰＭＯＳトランジスタ５５の各ドレインの共通接続点からハイレベルの電圧が後段のインバーター５９に供給され、さらにこのインバーター５９で反転されたローレベルの出力電圧がインバーター６０に供給され、そこで反転され出力端子６１からハイレベルの電圧が出力される。
この場合、インバーター５９の入力電圧はローレベルに確定されているので、定常時に貫通電流は流れない。
【００２９】
つぎに、出力端子５１からローレベルの制御信号（電圧）が供給された場合について述べる。出力端子５１にローレベルの信号（電圧）が入力されると、ＮＭＯＳトランジスタ５２のゲートにローレベルの電圧が供給されそれに伴いオフ動作し、その結果ドレインの電圧はフローティング状態であるが、最終的には電圧Ｂ（６３）の電圧まで上がる。
一方、ローレベルの制御信号（電圧）がインバーター５８の入力に供給され、この出力からハイレベルの信号（電圧）が出力され、ＮＭＯＳトランジスタ５３のゲートに供給される。このＮＭＯＳトランジスタ５３はオン動作し、ドレイン電圧は下がり、ローレベルの電圧となる。
ＮＭＯＳトランジスタ５３のドレイン電圧がローレベルとなっているのでＰＭＯＳトランジスタ５４のゲートにローレベルの電圧が供給されオン動作し、ドレイン電位が電圧Ｂ（６３）の電圧まで上昇し、ハイレベルとなる。
ＰＭＯＳトランジスタ５４のドレインのハイレベルの電圧がＰＭＯＳトランジスタ５５のゲートに供給され、その結果ＰＭＯＳトランジスタ５５はオフ動作状態となる。
したがって、制御信号（電圧）がローレベルのとき、ＮＭＯＳトランジスタ５２とＰＭＯＳトランジスタ５４のドレイン共通接続点の電圧はハイレベルの電圧となり、ＮＭＯＳトランジスタ５３とＰＭＯＳトランジスタ５５のドレイン共通接続点はローレベルの電圧になる。
ＰＭＯＳトランジスタ５４とＰＭＯＳトランジスタ５５はラッチを構成していて、入力信号が変化しない限り、ラッチされたローレベルの電圧状態を維持し続ける。
いまインバーター５８に供給する電圧Ａ（６２）は正常な電圧範囲にあり、かつ電圧Ｂ（６３）−電圧Ａ（６２）がＰＭＯＳトランジスタ５６のゲート電圧に対してしきい値Ｖｔｈ以上でないと、このレベル設定回路を構成するＰＭＯＳトランジスタ５６は動作しない。そのため、レベル設定回路は非動作状態であり、ラッチされた状態は維持されたままである。
【００３０】
そして、ＮＭＯＳトランジスタ５３とＰＭＯＳトランジスタ５５の各ドレインの共通接続点からローレベルの電圧が後段のインバーター５９に供給され、さらにこのインバーター５９で反転されたハイレベルの出力電圧がインバーター６０に供給され、そこで反転され出力端子６１からローレベルの電圧が出力され、たとえば次段の携帯電話装置の機能ブロックに供給される。
【００３１】
ＮＭＯＳトランジスタ５３のドレインとＰＭＯＳトランジスタ５５のドレインの共通接続点はローレベルの電圧に確定しているので、定常時に貫通電流は流れない。またインバーター５９，６０の動作は正常に動作しているので、その結果入力レベルの不確定による不安定な動作はなく、定常時においては電源からグランド間の貫通電流は阻止される。
【００３２】
つぎに、レベルシフト回路５０の前段の回路を構成するインバーター５８の電圧Ａ（６２）の電圧が低下し、たとえば２Ｖから０Ｖ近傍まで下がった場合について述べる。ただし説明を容易にするため電圧Ｂ（６３）は正常範囲たとえば３Ｖとする。
ＣＰＵの出力端子５１から供給される制御信号（電圧）がハイレベルのとき、このハイレベルの電圧がＮＭＯＳトランジスタ５２とインバーター５８に供給されると、ＮＭＯＳトランジスタ５２はオンし、ドレイン電圧はローレベルの電圧になる。一方インバーター５８の電源の電圧Ａ（６２）は０Ｖ近傍であるので、このインバーター５８の出力の電圧レベルはローレベルの０Ｖ近傍またはフローティング状態である。
インバーター５８の出力がローレベルのとき、ＮＭＯＳトランジスタ５３のゲートにはローレベルの０Ｖの電圧が供給されてオフ動作状態となり、ドレインはフローティングとなる。それ以降は上述したように、ＰＭＯＳトランジスタ５４のドレインのローレベル電圧がＰＭＯＳトランジスタ５５のゲートに供給されオン動作し、ドレインはハイレベルとなる。その結果ＰＭＯＳトランジスタ５５とＮＭＯＳトランジスタ５３のドレインはハイレベルとなる。このハイレベルの電圧がＰＭＯＳトランジスタ５４のゲートに供給されオフ動作する。このＰＭＯＳトランジスタ５４，５５のドレイン電圧がラッチされる。
いまレベル設定回路を構成するＰＭＯＳトランジスタ５６のゲートには電圧Ｂ（６３）と電圧Ａ（６２）の差が供給され、そのソースとゲート間の電圧差がＶｔｈ以上であるとオン動作状態になり、ドレインは電圧Ｂ（６３）となりこの電圧が抵抗５７を介してインバーター５９の入力に供給される。
しかし、ラッチ回路を構成するＰＭＯＳトランジスタ５５のドレイン出力とインバーター５９の入力もハイレベルで電圧Ｂ（６３）近傍に確定されているので、抵抗５７からの出力された電圧のハイレベルの変動は少ない。
すなわち、レベル設定回路は動作するが、インバーター５９の入力レベルには影響は及ぼさない。
そして、そのラッチ回路の出力レベルの電圧がインバーター５９とインバーター６０を介して、出力端子６１からハイレベルの電圧が出力される。
一方、インバーター５８の出力がフロ−ティング状態で、そのレベルが変動するが、入力電圧と同じハイレベルになったとき、ＮＭＯＳトランジスタ５３がＮＭＯＳトランジスタ５２と同時にオン動作し、両者のドレインはローレベルとなり、ラッチ回路を構成するＰＭＯＳトランジスタ５４，５５の動作は確定しない。
しかしながら、それと同時に、電圧Ａ（６２）と電圧Ｂ（６３）の差がＰＭＯＳトランジスタ５６のＶｔｈ以上あるので、オン動作し、ラッチ回路の出力とインバーター５９の入力に電圧Ｂ（６３）と略等しいハイレベルの電圧が供給され、電圧が確定される。
よって、ラッチ回路を構成するＰＭＯＳトランジスタ５４，５５からＮＭＯＳトランジスタ５２，５３に流れる貫通電流を阻止でき、さらにインバーター５９，６０に流れる貫通電流も同時に阻止できる。
【００３３】
つぎに、出力端子５１から供給される制御信号（電圧）がローレベルの電圧の場合について述べる。
ローレベルの電圧がＮＭＯＳトランジスタ５２のゲートに供給されると、オフ動作状態となり、ドレインの電位はフローティング状態となり、ラッチ回路を構成するＰＭＯＳトランジスタ５４，５５のドレイン出力電位により最終的に決定される。
一方ローレベルの制御信号（電圧）がインバーター５８に供給され、いまこのインバーター５８の電圧Ａ（６２）が０Ｖ近傍である場合、インバーター５８の出力は０Ｖ近傍またはフローティング状態である。
インバーター５８の出力がローレベルの電圧の場合、このローレベルの電圧がＮＭＯＳトランジスタ５３のゲートに供給されると、このＮＭＯＳトランジスタ５３はオフ動作状態となり、ドレインの出力はフローティング状態となる。
すると上述したように、ＮＭＯＳトランジスタ５３がＮＭＯＳトランジスタ５２と同時にオフ動作する可能性があり、両者のドレインはフローティング状態となり、ラッチ回路を構成するＰＭＯＳトランジスタ５４，５５の動作は確定しない。またハイレベルまたはローレベルが時間的なランダムに変化することにより入力レベルが確定せず、動作状態が不安定である。
しかしながら、これと同時に、電圧Ａ（６２）と電圧Ｂ（６３）の差がＰＭＯＳトランジスタ５６のＶｔｈ以上あるので、オン動作し、ラッチ回路の出力とインバーター５９の入力にハイレベルの電圧が供給され、電圧が確定される。
よって、ラッチ回路を構成するＰＭＯＳトランジスタ５４，５５からＮＭＯＳトランジスタ５２，５３に流れる貫通電流を阻止でき、さらにインバーター５９，６０に流れる貫通電流も同時に阻止できる。
一方インバーター５８の出力がフローティング状態で電圧は変化するが、ローレベルの時は上述した動作と同じである。さらに、ハイレベルの場合、ＮＭＯＳトランジスタ５２はオフ動作し、ＮＭＯＳトランジスタ５３はオン動作する。この状態では上述したように、ラッチ回路出力はローレベルとなり、出力電圧はローレベルに確定するので貫通電流は流れない。ＰＭＯＳトランジスタ５６はオン動作して電流が流れるが、抵抗５７がインバーター５９の入力に接続されているので、出力電圧はローレベルに固定されるとともに、過大な電流が流れないよう電流制限の役割を果している。
【００３４】
つぎに、出力端子５１から供給される制御信号がフローティングの場合について述べる。このとき、インバーター５８の出力電圧も定まらないので、ＮＭＯＳトランジスタ５２，５３のゲート電圧は定まらない。各ドレイン出力もハイレベルやローレベルまたはその間の電圧レベルをランダムにとり、ラッチを構成するＰＭＯＳトランジスタ５４，５５の入力電圧は不安定であり、それに伴い出力電圧も不安定となる。
しかしながら、この状態において、レベル設定回路を構成するＰＭＯＳトランジスタ５６はオン動作しているので、上述したように、ラッチ回路出力とインバーター５９の入力はハイレベルに固定できる。
ラッチ回路の出力がローレベルのときは、ＰＭＯＳトランジスタ５６はオン動作するが、抵抗５７があるのでこのローレベルの電位は変動しない。またこの抵抗５７により、過大電流が流れるのを制限することができる。
したがって、ラッチ回路の出力すなわち、インバーター５９の入力の電位を固定できるので、この場合においてもＰＭＯＳトランジスタ５４，５５とＮＭＯＳトランジスタ５２，５３の流れる貫通電流や、インバーター５９，６０に流れる貫通電流を阻止することができる。
【００３５】
図３に図２に示した本発明の実施形態例のレベルシフト回路５０と従来例のレベルシフト回路１００の評価結果を示す。電圧Ｂ（６３）を５．０Ｖとし、電圧Ａ（６２）と入力電圧を最初０Ｖとし、その後オープンとしたときの波形図を示す（図３（Ｂ），（Ｅ））。
図３（Ｂ）に従来回路のレベルシフト回路１００の入力波形図を示し、縦軸に−２０ｍＶ〜＋２０ｍＶ、横軸に時間軸で０〜５０ｍｓｅｃを示し、入力電圧を最初２０ｍＶに設定し、その後フローティング状態とした波形を示す。図３（Ｅ）には図２に示すレベルシフト回路５０の入力に供給する電圧波形を示す。縦軸に４．０ｆＶ〜−４．０ｆＶの範囲を示し、横軸は０〜５０ｍｓｅｃの時間範囲を示す。
図３（Ｃ）と（Ｆ）に示すように、従来例のレベルシフト回路１００の出力電圧は入力電圧が２０ｍＶ〜２０ｍＶの０Ｖ近傍にかかわらず２０〜３０ｍｓｅｃの期間、出力電圧が５．０Ｖ〜０．０Ｖに変化していて、出力電圧が定まらないことを示している。それに対して、図２に示す本発明の実施形態例のレベルシフト回路５０の入力電圧は４．０ｆＶ〜−４．０ｆＶにもかかわらず、出力電圧が５．０Ｖに固定され安定に動作していることを示している。
図３（Ａ）には従来例のレベルシフト回路１００の出力電圧が変動する時の漏れ電流を示していて、２０〜３５ｍｓｅｃの期間−３００ｕＡ以上流れ、最大−５００ｕＡの貫通電流が発生している。これに対して、本発明のレベルシフト回路５０の電流は０．０〜５０ｍｓｅｃの期間約１７．６ｐＡとほぼ一定であり、従来例と比較して無視できる漏れ電流である。
【００３６】
以上述べたように、異なる電源で構成されるレベルシフト回路では、レベルシフト回路の出力にレベル設定回路を設け、前段のレベルシフト回路の一部に供給される電圧が通常動作範囲以下に低下した場合、レベルシフト回路の後段を構成する回路の出力電圧を固定させることにより、レベルシフト回路とこの出力に接続されているバッファ回路の動作を安定させ、その結果レベルシフト回路とその後段の回路に流れる貫通電流を阻止するようにした。
また、このようなレベルシフト回路を用いた携帯無線通信装置たとえば携帯電話装置では、長時間使用するためには貫通電流などの無駄な電力を削減できるようにした。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施形態例であるレベルシフト回路を用いた携帯無線通信装置のブロック構成を示す構成図である。
【図２】図１に示したレベルシフト回路の回路構成図である。
【図３】図２に示したレベルシフト回路と従来例のレベルシフト回路の測定結果を示す特性図である。
【図４】従来例のレベルシフト回路の回路図である。
【符号の説明】
【００３８】
１０…携帯無線通信装置、１４，１５，５２，５３，１５２，１５３…ＮＭＯＳトランジスタ、１６,１９,２０,５８,５９，６０，１５８，１５９，１６０…インバーター、１７…ラッチ回路、１８…レベル設定回路、３０…ＣＰＵ（マイクロコンピュータ）、３１…機能ブロック、５０，１００…レベルシフト回路、５４，５５，１５４，１５５…ＰＭＯＳトランジスタ。
【図１】
2006140573.tif 000003
【図２】
2006140573.tif 000004
【図３】
2006140573.tif 000005
【図４】
2006140573.tif 000006