(57)【要約】【課題】  信号多重反射による誤作動や送受信デバイスの破損を防止し、高速伝送及び機器の小型化を実現できるプリント配線板の提供する。【解決手段】  複数の内層に渡って高速伝送路を設けると共に、当該高速伝送路に該高速伝送路の配線幅と略同一幅を有する抵抗器を設けた。また、複数の内層に渡って複数の高速伝送路を設けると共に、当該複数の高速伝送路の一部にスルーホールを介して抵抗器を途中接続させた。【選択図】    図１
2006066507.tif 000002
【特許請求の範囲】
【請求項１】
複数の内層に渡って高速伝送路を設けると共に、当該高速伝送路に該高速伝送路の配線幅と略同一幅を有する抵抗器を設けたことを特徴とするプリント配線板。
【請求項２】
前記高速伝送路がマイクロストリップラインであることを特徴とする請求項１記載のプリント配線板。
【請求項３】
前記抵抗器が前記高速伝送路と一体的に形成されていることを特徴とする請求項１又は２記載のプリント配線板。
【請求項４】
前記抵抗器が金属薄膜抵抗器であることを特徴とする請求項１〜３の何れか１項に記載のプリント配線板。
【請求項５】
前記抵抗器が有機樹脂製厚膜抵抗器であることを特徴とする請求項１〜３の何れか１項に記載のプリント配線板。
【請求項６】
前記有機樹脂製厚膜抵抗器がポリマーペースト印刷抵抗器であることを特徴とする請求項５記載のプリント配線板。
【請求項７】
前記抵抗器が無機材料製厚膜抵抗器であることを特徴とする請求項１〜３の何れか１項に記載のプリント配線板。
【請求項８】
前記無機材料製厚膜抵抗器がセラミック系厚膜抵抗器であることを特徴とする請求項７記載のプリント配線板。
【請求項９】
複数の内層に渡って複数の高速伝送路を設けると共に、当該複数の高速伝送路の一部にスルーホールを介して抵抗器を途中接続せしめたことを特徴とするプリント配線板。
【請求項１０】
前記抵抗器がチップ抵抗器であることを特徴とする請求項９記載のプリント配線板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は抵抗器を内蔵したプリント配線板に係わり、特に、信号多重反射による誤作動や送受信デバイスの破損を防止し、高速伝送及び機器の小型化を実現させるためのプリント配線板に関する。
【背景技術】
【０００２】
このようなプリント配線板に関する従来例としては、下記の特許文献１〜３などが知られている。即ち、特許文献１は高周波プリント配線板及びその製造方法に関するものであって、同軸ケーブルや高周波コネクタを用いることなく複数のプリント配線板間を伝送する信号の反射や損失を低減できるようにした技術を開示している。
【０００３】
また、特許文献２は配線用補助パッケージ及び該パッケージを備えたプリント配線板構造に関するものであって、内部回路配線に対しインピーダンス整合を取り高速信号伝送ができると共に高密度配線も可能にした技術を開示している。更に、特許文献３はプリント配線板及びその製造方法に関するものであって、機械的強度の低下を招くことなく補強材なしで単一の低誘電率樹脂の厚膜積層構造を実現するようにした技術を開示している。
【０００４】
しかしながら、これら技術でも伝送線路にダンピングや終端処理の抵抗器を実装する時に従来通り表面実装やはんだ接触が必要となり、信号多重反射による誤作動や送受信デバイスの破損が起こり易いという問題があった。
【０００５】
図６は従来の一般的なプリント配線板の要部平面説明図である。この図において、１００は信号送信部であり、２００は信号受信部である。また、マイクロストリップライン３０１〜３０３はそれぞれチップ抵抗器４０１〜４０３を介してマイクロストリップライン３０１’〜３０３’に接続されている。
【０００６】
このような構成からなる従来例においては、マイクロストリップライン３０１〜３０３やマイクロストリップライン３０１’〜３０３’からなる伝送線路にダンピング処理を目的としてチップ抵抗器４０１〜４０３が挿入接続されている。このため、線路を太らせるように形成したランド部分やチップ部品をロウ付けしたはんだ接続部において、伝送線路として不連続な部位が発生してしまい、ランダムな信号の反射や減衰が発生して高速伝送では問題となっていた。
【０００７】
また、プリント配線板上でマイクロストリップラインなどの伝送線路を実現した製品においては、終端処理を行なうための抵抗器を接続することが知られている。これは、機器の誤作動を防止するために線路の入出力端へ接続するデバイスの入出力インピーダンスを整合して有害な信号反射を防止するために行なわれるものである。
【０００８】
更に、反射信号波の多重反射を防止するために伝送線路途中へダンピング処理を目的とした抵抗器が挿入接続される。これらの抵抗器は、伝送線路の端部や途中に予め部品を接続するためのランドを形成しておき、該ランド部分を介し実装して用いられたり、或いはチップ部品をロウ付けしたはんだ接続部などを介し実装して用いられる。
【０００９】
また、一般に抵抗器等の電子部品は、プリント配線板の表層にしか配置することができない。しかし、多層プリント配線板の場合、伝送線路は複数の内層に形成される事が多く、これらの抵抗器を接続する為にスルーホールを介して表層へ配線引き出しを行ない端部にランドを設けて設置する必要がある。
【００１０】
上述のような高速伝送路では、複数の同期した信号をバスラインとして取り扱うことが一般的であるが、終端処理やダンピング目的の抵抗器はスルーホールを介して配線されランド上にはんだなどを用いて接続することが一般的であり、無駄な配線による信号のタイミング不整合、或いは、スルーホールや部品を実装したランド部分での信号の反射や減衰が発生してしまい、シグナルインテグリティーの観点から問題となっていた。
【００１１】
また、昨今の高密度化した電子機器に用いられるプリント配線板では、伝送される信号量が増大しており、バス幅増加による伝送線路の過密配置や高周波化による電気的特性による影響が増大していた。このため、機器の誤作動や物理的な寸法の増大により機器全体が小型化できなかったり、仮に小型化できたとしても上述の抵抗器が配置できないという問題もあった。
【００１２】
更に、プリント配線板で高速伝送路を実現した製品において、伝送信号の終端処理を行なうための終端抵抗器の挿入や多重反射を防止する為にダンピング処理を目的として抵抗器を配線の途中に挿入する必要があった。このため、ギガ帯などの高速伝送路においては、その抵抗器を実装する為のランドや接合に用いる導電性物質はんだの形状が配線との間で不連続となってしまうため、そこでの特性インピーダンスの不整合等による伝送信号の反射や減衰が発生するという問題もあった。
【特許文献１】特開２００１−１３５８９９号公報
【特許文献２】特開２００３−３０９１２１号公報
【特許文献３】特開２００１−１１９１１１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明は上述のような問題などに鑑みてなされたものであり、その課題は、プリント配線板上に形成した高速信号を伝送するマイクロストリップラインなどの伝送線路において、信号多重反射による誤作動や送受信デバイスの破損を防止する為の終端抵抗器やダンピング抵抗器を配線板内に内蔵し、高速伝送および機器の小型化を実現させるようなプリント配線板を提供することにある。
【課題を解決するための手段】
【００１４】
上記課題を解決すべく請求項１に係る本発明は、プリント配線板において、複数の内層に渡って高速伝送路を設けると共に、当該高速伝送路に該伝送路の配線幅と略同一幅を有する抵抗器を設けたことを特徴とするものである。これにより、信号多重反射による誤作動や送受信デバイスの破損を防止する為の終端抵抗器やダンピング抵抗器を配線板内に内蔵し、高速伝送及び機器の小型化を実現させるようなプリント配線板が実現する。
【００１５】
また、請求項２に係る本発明は、上記伝送路をマイクロストリップラインとしたものである。
また、請求項３に係る本発明は、上記抵抗器を伝送路と一体的に形成したものである。
【００１６】
また、請求項４に係る本発明は、上記抵抗器を金属薄膜抵抗器としたものである。
【００１７】
また、請求項５に係る本発明は、上記抵抗器を有機樹脂製厚膜抵抗器としたものである。
また、請求項６に係る本発明は、上記有機樹脂製厚膜抵抗器をポリマーペースト印刷抵抗器としたものである。
【００１８】
また、請求項７に係る本発明は、上記抵抗器を無機材料製厚膜抵抗器としたものである。
また、請求項８に係る本発明は、上記無機材料製厚膜抵抗器をセラミック系厚膜抵抗器としたものである。
【００１９】
また、上記課題を解決すべく請求項９に係る本発明は、プリント配線板において、複数の内層に渡って複数の高速伝送路を設けると共に、当該複数の高速伝送路の一部にスルーホールを介して抵抗器を途中接続せしめたことを特徴とするものである。
また、請求項１０に係る本発明は、上記抵抗器をチップ抵抗器としたものである。
【発明の効果】
【００２０】
本発明によれば、抵抗器が高速伝送路の配線幅と略同一の幅で形成されている結果、伝送線路上で部分的な特性インピーダンスの不整合による信号反射や減衰の影響を受けない為、理想的な信号処理が可能となる。
【００２１】
また、多層プリント配線板の複数の内層へ抵抗器を配置する事が可能である為、無駄な配線引き回しが不要となると共に、スルーホールでの配線不連続が生じず、また等長配線ルールが崩れない。従って、信号の反射や減衰が生じないうえ等長配線の原則が貫かれ、信号のタイミング不整合による信号の信頼性低下なども生じない。
【００２２】
更に、複数の内層に渡って複数の高速伝送路を設け、その一部の伝送路にスルーホールを介して抵抗器を途中に接続させた場合には、抵抗器の配置の自由度が増大するという利点がある。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態について図を用いて説明する。なお、本発明は以下に詳述する実施の形態により何ら制限されるものではなく、本発明の範囲内で種々の変更が可能である。
【００２４】
図１は本発明の第１の実施の形態を示す要部平面説明図であり、図１中、１００は信号送信部、２００は信号受信部、３１１〜３１３，３１１’〜３１３’は高速伝送路たるマイクロストリップライン、５０１〜５０３は抵抗器である。
ここに抵抗器５０１〜５０３としては、例えば金属薄膜抵抗器、ポリマーペースト印刷抵抗器などの有機樹脂製厚膜抵抗器、セラミックなどの無機材料製厚膜抵抗器等が挙げられる。この抵抗器５０１〜５０３はマイクロストリップライン３１１〜３１３，３１１’〜３１３’と一体的に形成し、例えば形成抵抗を構成するのが好ましい。
【００２５】
図２は、図１のＡ−Ａ’断面説明図であり、図中、図１と同一記号は同一意味を持たせて使用しここでの重複説明は省略する。
【００２６】
図２中、５００，５１０はソルダーレジスト、６００，６１０は例えば６０μｍの厚さに積層されたガラスエポキシ樹脂などから成る第１絶縁層、７０１〜７０３，７１１〜７１３は配線ライン、８００，８１０は例えば６０μｍの厚さに積層されたガラスエポキシ樹脂などから成る第２絶縁層、９００，９１０はグラウンド層、１０００は例えば４００μｍの厚さに積層されたガラスエポキシ樹脂などから成るコア基材である。なお、Ｌ１〜Ｌ６は多層プリント配線板の各層を示している。
【００２７】
以上のような構成からなる本発明の第１の実施の形態において、図１の抵抗器５０１〜５０３の各幅は、マイクロストリップライン３１１〜３１３及び３１１’〜３１３’の各配線幅とそれぞれ略等しくなっている。
【００２８】
本発明において、抵抗器５０１〜５０３は上述のように金属薄膜抵抗器や有機樹脂製厚膜抵抗器等が使用されるが、伝送路のダンピング処理及び信号の終端処理目的であるため、１００Ω以下の低抵抗のものが好ましい。また、温度特性が良好であることが要求される場合には、金属薄膜抵抗器が好ましい。
【００２９】
本発明において、伝送路の配線幅としては、通常０．０７mmから０．２０mm程度が好ましい。また、信号のクロストークを防止するために配線のスペースとしては当該伝送線路の配線幅の２〜３倍、特に０．２０〜０．３０mm程度に設定するのが好ましい。
【００３０】
このデザインルールを維持して伝送路の一部に例えば金属薄膜を用いた抵抗体を形成し配置できる。これにより、伝送特性を阻害するスルーホールやビアランド及び部品配置上必要となる無駄な配線引き回しを一切行なわず、理想的な信号伝送形態が取れるようになる。
【００３１】
一方、図３は本発明の第２の実施の形態を示す要部平面説明図であり、図３中、図１と同一記号は同一意味を持たせて使用しここでの重複説明は省略する。図３中、３３１〜３３３，３３１’〜３３３’はマイクロストリップライン、４１１はチップ抵抗器から成る抵抗器である。
【００３２】
図４は図３のＢ−Ｂ’断面説明図であり、図５は図３のＣ−Ｃ’断面説明図である。これらの図において、図１〜図３と同一記号は同一意味を持たせて使用しここでの重複説明は省略する。図５中、４１２はチップ抵抗器から成る抵抗器、１１００及び１１１０は導通性のスルーホールである。
【００３３】
以上のような構成からなる本発明の第２の実施の形態において、図５のスルーホール１１００，１１１０を介してマイクロストリップライン３３１，３３１’が抵抗器４１２に電気的に接続されている。
【００３４】
すなわち、図３〜図５のような構成からなる本発明の第２の実施の形態は、図１及び図２で示した第１の実施の形態とは異なり、複数の内層に渡って複数の高速伝送路（例えばマイクロストリップライン３３１〜３３３，３３１’〜３３３’）が設けられ、その一部の伝送路（例えばマイクロストリップライン３３２，３３２’）にスルーホール（例えばスルーホール１１００，１１１０）を介して抵抗器（例えば抵抗器４１１）が途中に接続された構成になっている。
【００３５】
このため、図１及び図２で示した第１の実施の形態の場合に比較すると信号の反射や損失を低減させる効果が少ないものの、図６で示した従来例の場合に比較すると、プリント配線板上の信号ラインを流れる信号は、特性インピーダンスの変化が小さくなり信号の反射や損失を低減することができるようになる。
また、図６で示した従来例の場合に比して、抵抗器の配置の自由度が増大するという利点もある。
【００３６】
なお、本発明は上述の実施形態に限定されることなく種々の変形が可能であり、例えば、高速伝送路を設けた多層プリント配線板において、その内層の複数層に渡って高速伝送路を設け、その配線の一部で且つ電気的に都合の良い位置へ当該配線の幅と略同一の大きさの抵抗器を形成するようにしても良い。
【図面の簡単な説明】
【００３７】
【図１】本発明プリント配線板の第１の実施の形態を示す要部平面説明図。
【図２】図１のＡ−Ａ’断面説明図。
【図３】本発明プリント配線板の第２の実施の形態を示す要部平面説明図。
【図４】図３のＢ−Ｂ’断面説明図。
【図５】図３のＣ−Ｃ’断面説明図。
【図６】従来プリント配線板の要部平面説明図。
【符号の説明】
【００３８】
１００：信号送信部
２００：信号受信部
３０１〜３０３，３０１’〜３０３’：マイクロストリップライン（高速伝送路）
４０１〜４０３，５０１〜５０３：抵抗器
４１１，４１２：抵抗器（チップ抵抗器）
５００，５１０：ソルダーレジスト
６００，６１０：第１絶縁層
７０１〜７０３，７１１〜７１３：配線パターン
８００，８１０：第２絶縁層
９００，９１０：グラウンド層
１０００：コア基材
１１００，１１１０：スルーホール
【図１】
2006066507.tif 000003
【図２】
2006066507.tif 000004
【図３】
2006066507.tif 000005
【図４】
2006066507.tif 000006
【図５】
2006066507.tif 000007
【図６】
2006066507.tif 000008