(57)【要約】【課題】伝送線路における特性インピーダンス整合の精度を向上させるプリント配線板及びプリント配線板のインピーダンス整合方法を提供する。【解決手段】信号線１１と、グランドもしくは電源ライン１２との間に、強誘電体を含んだ誘電体１３を有する伝送線路１４を備えたことを特徴とするプリント基板を用いて、信号線１１と、グランドもしくは電源ライン１２との間に強電界を印可し、伝送線路１４のインピーダンス整合を行うことを特徴とする。【選択図】図１
2006060112.tif 000002
【特許請求の範囲】
【請求項１】
信号線と、グランドもしくは電源ラインとの間に、強誘電体を含んだ誘電体を有する伝送線路を備えたことを特徴とするプリント基板。
【請求項２】
請求項１記載のプリント基板を用いて、信号線と、グランドもしくは電源ラインとの間に強電界を印可し、伝送線路のインピーダンス整合を行うことを特徴とするプリント配線板のインピーダンス整合方法。
【請求項３】
伝送線路が、信号線が２本に分離された差動伝送線路であることを特徴とする請求項１のプリント配線板。
【請求項４】
請求項３記載のプリント基板を用いて、信号線とグランドもしくは電源ラインとの間に、又は／および２本の信号線の間に強電界を印可し、伝送線路のインピーダンス整合を行うことを特徴とするプリント配線板のインピーダンス整合方法。
【請求項５】
請求項２または４に記載のインピーダンス整合方法でインピーダンス整合したことを特徴とするプリント基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝送線路構造を有するプリント配線板及びそのインピーダンス整合方法に係わるものである。
【背景技術】
【０００２】
アナログ回路に対して、回路の配線をするのに、どのように配置配線するかということは考慮せず、単に結線するだけでよい、というのがデジタル回路の長所であった。しかしながら近年、信号周波数の高速化により基板サイズが相対的に大きくなったため、デジタル回路といえども信号をアナログ的に考慮しなければならなくなった。すなわち、反射・クロストーク・遅延・損失による信号劣化を最小に抑えるため、線路単体ではなく、グランドプレーンを近接させた線路構造を用いるようになった。
【０００３】
高周波設計における基本指針のひとつは、インピーダンス整合である。それぞれの線路構造における特性インピーダンスは近似式から求めることができ、一般的には例えば５０Ωになるように線幅を決める。完全にインピーダンス整合された理想的な場合には信号の反射が起きないが、一般的には例えば±１０％の精度が求められる。
【０００４】
近年、ロバストデザインが注目されているが、製造ばらつきを完全に無くすことは不可能であり、プリント基板のような少量多品種的性格の強い製品に対しては、終段において何らかの修正工程を加える方法が有効と考える。整合条件の厳しい無線タグにおいては、共振周波数のずれを補正するため、製造時に１個１個、無線ＩＣとアンテナのインピーダンス整合をとっている。このような工程は、デジタル回路基板にも今後、必要とされる。
【０００５】
この場合、修正を入れる部分として誘電体層が挙げられる。しかし、伝送線路構造がとられるようになったにも関わらず、誘電体層を加工して最適化する方法は少ない。ひとつの方法として、誘電体層に穴を開ける方法（特許文献１参照）が考えられているが、積層化できないため基板は両面板に限られ、精度は穴の加工精度によって制限されるため滑らかな電気特性は得られず、現在における要求に対しても、誘電体層を最適化できているとは言い難い。
【０００６】
以下に公知文献を示す。
【特許文献１】特開平０７−２２１５１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、このような問題点を解決するもので、伝送線路における特性インピーダンス整合の精度を向上させるプリント配線板及びプリント配線板のインピーダンス整合方法を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明は、係る課題に鑑みなされたもので、請求項１の発明は、信号線と、グランドもしくは電源ラインとの間に、強誘電体を含んだ誘電体を有する伝送線路を備えたことを特徴とするプリント基板としたものである。
【０００９】
本発明の請求項２の発明は、請求項１記載のプリント基板を用いて、信号線と、グランドもしくは電源ラインとの間に強電界を印可し、伝送線路のインピーダンス整合を行うこ
とを特徴とするプリント配線板のインピーダンス整合方法としたものである。
【００１０】
本発明の請求項３の発明は、伝送線路が、信号線が２本に分離された差動伝送線路であることを特徴とする請求項１のプリント配線板としたものである。
【００１１】
本発明の請求項４の発明は、請求項３記載のプリント基板を用いて、信号線とグランドもしくは電源ラインとの間に、又は／および２本の信号線の間に強電界を印可し、伝送線路のインピーダンス整合を行うことを特徴とするプリント配線板のインピーダンス整合方法としたものである。
【００１２】
本発明の請求項５の発明は、請求項２または４に記載のインピーダンス整合方法でインピーダンス整合したことを特徴とするプリント基板としたものである。
【００１３】
なお本発明のプリント配線板は、インターポーザを含むものとする。
まず本発明ではプリント基板に用いられる誘電体として、通常の誘電体そのままではなく、チタン酸ジルコン酸鉛（ＰＺＴ）やチタン酸ビスマス（ＢＩＴ）などの強誘電体を含む材料を用いる。通常の誘電体が電界を印加すると分極し、電界を０にすると元に戻るのに対して、強誘電体は電界を０にしても分極が残る。
【００１４】
この自発分極の原因は、構成イオンの相対位置に２つの安定状態があり、電界を印加すると原子が一方の位置により多く変位し、電界を０にしても原子位置の不均衡が完全には元に戻らないことに由来している。この自発分極の方向をバイナリ情報の０、１に対応させれば、電源を切っても記憶内容が消えないメモリをつくることができ、このような誘電体メモリに関して、半導体メーカを中心に活発な研究開発が行われている。
【００１５】
近年ますますの高速化により、半導体と基板とをトータルパッケージで考慮しなければならなくなったが、本発明はその流れをさらに進め、いわば基板にメモリ機能を持たせようというものである。もっとも極一部の物性の記憶させることにより、基板の製造精度の高めようとするものであり、一般的な強誘電体メモリに求められる性質、すなわち分極の反転速度や繰り返し耐久性は必要とされない。書き込みは基板の製造時のみであるからメモリと言ってもいわばＲＯＭである。
【００１６】
誘電体層に用いる材料は、本発明において特徴的である。パターン形成、積層、ビア形成といった工程は基本的に従来と同様であるが、その後、書き込み工程を追加することは、本発明において特徴的である。誘電率を調整したい部分、伝送線路構造にしたい部分に対して電界を印加し、分極を残す。工程フローとして、例えば、誘電体層とパターンとを別々に加工した後に積層する場合には、位置合わせの精度で最終的な精度が決まってしまう。それに対し、本発明の方法はセルフアライメントであり、位置合わせを行う必要がない。
【００１７】
本願発明のプリント基板は、信号線と、グランドもしくは電源ラインとの間に、強誘電体を含んだ誘電体を有する伝送線路を備えているので、信号線と、グランドもしくは電源ラインとの間に強電界を印可することにより、上記のように誘電率を変化させ、その値を電界除去後も保持できるので、伝送線路のインピーダンスを補正できるプリント基板である。
【発明の効果】
【００１８】
本発明は以上のような構成、作用をもつから、伝送線路における特性インピーダンス整合の精度を向上させるプリント配線板及びプリント配線板のインピーダンス整合方法とすることができる。
【００１９】
本発明では、プリント基板を、条件を変えて露光やエッチングをやり直すなどして製造し直すことなく、局所的な修正も可能である。
【発明を実施するための最良の形態】
【００２０】
本願発明のプリント基板は、信号線と、グランドもしくは電源ラインとの間に、強誘電体を含んだ誘電体を有する伝送線路を備えている。また、このプリント基板を用いて、信号線と、グランドもしくは電源ラインとの間に、強電界を印可し、伝送線路のインピーダンス整合を行うことができる。差動伝送線路の場合、逆相又は同相で信号を伝送させる２本の信号線間に強電界を印加し、整合を行うことも出来る。
【００２１】
以下、図を用いて本発明を説明する。図１は、本願発明のプリント配線板の実施の形態例を断面で示した部分説明図である。伝送線路として、マイクロストリップライン構造１４を例示した。信号線１１、グランドプレーン１２、及び強誘電体を含んだ誘導体よりなる誘電体層１３を備えている。誘電体層１３は強誘電体を含む材料から成り、インピーダンス整合工程を経て、誘電率分布が最適化される。なお、当然ながら、マイクロストリップラインに限定する趣旨ではなく、他の伝送線路構造でも構わない。また、グランドプレーンに換えて、電源プレーンを利用した構造でもよい。
【００２２】
本発明では、このようなマイクロストリップラインの特性インピーダンスを測定し、その値が整合する値、例えば５０Ωとズレが生じた場合、この信号線１１とグランドプレーン１２間に強電界を印可し、特性インピーダンスを整合値にするものである。この場合、１回の電界印可で整合しなくても、再度印加値を変更して整合値に補正できる。また、実際に電界を印可する値は、次の様にして、概算値を求めておくことも出来る。
【００２３】
すなわち、予め図１で示すような伝送回路構成で、特性インピーダンスが異なる種々の回路を作成する。そして、その特性インピーダンスを測定し、電界を印可し、整合値に補正する。これから、特性インピーダンスの値と、整合値にするための電界の値との特性を求めておく。これを利用し、本願発明のプリント配線板のインピーダンス整合を、特性インピーダンス−電界特性から、容易に印加電界値を求められ、効率良く実施できる。図では、グランドプレーンを例示したが、電源にバイアスされたプレーンでも同様にしてインピーダンス整合できる。また、差動伝送線路構造の場合、上記の特性のほかに、逆相又は同相で信号を伝送させる２本の信号線間に強電界を印加し整合を取り、その強電界と特性インピーダンスとの特性を予め用意しておくことが好ましい。この場合、電界印加は、信号間、信号−グランドプレーン間、またそれらの組み合わせで実施し、整合を取ることが出来る。
【００２４】
なお、特性インピーダンスを整合値に補正する場合、必ずしもその値にする必要は無く、許容範囲内の値に整合を取れば良い。
【００２５】
本願に係る強誘電体としては、チタン酸ジルコン酸鉛（ＰＺＴ）やチタン酸ビスマス（ＢＩＴ）などを利用できる。誘電体としては、ポリイミド、エポキシ樹脂、セラミック等を使用することができ、特にセラミックスが適している。強誘電体を誘電体に混合する方法は、液状の強誘電体と液状の誘電体を混合、攪拌し、均一に混ざるようにするなどして、適宜選択する。
【００２６】
次に、マイクロストリップライン構造１４を備えた本発明の実施の形態例の一般的な作製工程を説明する。工程は、パターン形成、積層、ビア形成、誘電体層の最適化に大きく分けられる。前者の３工程については、基本的に従来と同様である。工程をくり返して所望の導通をもつ基板を作製した後、誘電体層の最適化工程において電界を印加する。その
強度は、実際の使用時に分極が反転しないよう適度に大きくする。
【００２７】
図２に基づいて本発明のプリント配線板の製造方法の例を説明する。本製造方法は、強誘電体を含むフィルムを積層する製造例である。
両面に導体層として銅箔２１（上層）、２２（下層）を付したコア層２３に対し（図２（ａ））、ドリルおよびめっきによりビアホール２４を形成する。続いて、フォトエッチングにより銅箔２１、２２に配線パターン２５（第２層）、２６（第３層）を形成する（図２（ｂ））。
【００２８】
次に、接着材２７を介在させて、強誘電体を含む誘電体層２８の片面に導体層として銅箔２９が設けられたフィルム３０（図２（ｃ））を、コア層２３に積層し、多層化基板３１とする（図２（ｄ））。反対面に対しても同様に行うが（図示せず）、誘電体層２８の厚さは例えば１３μｍ、導体層２９の厚さは例えば１２μｍである。
【００２９】
次に、多層化基板３１に対し、紫外線レーザーを照射して孔を形成する。ドロス除去、デスミア処理を行った後、電解銅めっきによりビアホール３２を形成する。
【００３０】
次に、導体層２９の表面にポジ型液状レジストを塗布後、ポストベーク処理し、レジスト層を形成する。レジスト層に対し、フォトマスクおよび水銀ランプを用いて密着露光処理を施す。次に、有機アルカリ系現像液にてレジスト層の露光部分を除去する。次に、塩化第二鉄液を用いてエッチング処理を施すことで、誘電体層２８上に配線パターン３３（マイクロストリップライン構造中の信号線）を形成する。最後に、水酸化ナトリウム水溶液を用いてレジスト層を剥離除去することで、４層配線板３４を得る（図２（ｅ））。
【００３１】
配線パターン３３には、通常の配線パターンに加え、誘電体層の最適化のため、リードや電極パッドも作製する。必要に応じて積層工程からくり返すことで、さらに多層化できる。
【００３２】
積層後、熱硬化処理を行うが、その際、同時に誘電体層の最適化を行う。その方法としては、特性インピーダンスを測定し、その結果、前述の様にして、既に形成されている伝送線路構造に対し、電界を印加し、整合を取り、その結合状態を記憶させる（図２（ｆ））。使用時における信号の電圧振幅は例えば３５０ｍＶであるが、誘電体層の最適化においては１０Ｖ程度を印加する。これは厚さ１３μｍの誘電体層２６に対し、配線面に垂直な部分において０．８×１０5Ｖ／ｍの電界強度であり、誘電体層中に含まれる強誘電体を分極、安定させるに十分大きく、誘電体層を導通破壊するには十分小さい。
【００３３】
図３に基づいて他の製造方法の例を説明する。本例は、差動伝送回路で、強誘電体を含む接着剤を用いる製造例である。
両面に導体層として銅箔２１（上層）、２２（下層）を付したコア層２３に対し（図３（ａ））、ドリルおよびめっきによりビアホール２４を形成する。続いて、フォトエッチングにより銅箔２１、２２に配線パターン２５（第２層）、２６（第３層）を形成する（図３（ｂ））。
【００３４】
次に、接着材２７を介在させて、強誘電体を含む誘電体層２８の片面に導体層として銅箔２９が設けられたフィルム３０（図３（ｃ））を、コア層２３に積層し、多層化基板３１とする（図３（ｄ））。反対面に対しても同様に行うが（図示せず）、誘電体層２８の厚さは例えば１３μｍ、導体層２９の厚さは例えば１２μｍである。
【００３５】
次に、多層化基板３１に対し、紫外線レーザーを照射して孔を形成する。ドロス除去、デスミア処理を行った後、電解銅めっきによりビアホール３２を形成する。
【００３６】
次に、導体層２９の表面にポジ型液状レジストを塗布後、ポストベーク処理し、レジスト層を形成する。レジスト層に対し、フォトマスクおよび水銀ランプを用いて密着露光処理を施す。次に、有機アルカリ系現像液にてレジスト層の露光部分を除去する。次に、塩化第二鉄液を用いてエッチング処理を施すことで、誘電体層２８上に配線パターン３５、３６（差動マイクロストリップ構造中の信号線）を形成する。最後に、水酸化ナトリウム水溶液を用いてレジスト層を剥離除去することで、４層配線板３４を得る（図３（ｅ））。
【００３７】
配線パターン３５、３６には、通常の配線パターンに加え、誘電体層の最適化のため、リードや電極パッドも作製する。必要に応じて積層工程からくり返すことで、さらに多層化できる。
【００３８】
積層後、熱硬化処理を行うが、その際、同時に接着剤も含めた広義の誘電体層の最適化を行う。その方法としては、特性インピーダンスを測定し、その結果、前述の様にして、既に形成されている伝送線路構造に対し、電界を印加し、整合を取り、その結合状態を記憶させる（図３（ｆ））。この場合は、差動信号間に電界を印可する。使用時における信号の差動振幅は例えば７００ｍＶであるが、誘電体層の最適化においては１０Ｖ程度を印加する。これは差動信号線間スペース２０μｍに対し３×１０5Ｖ／ｍ程度の電界強度であり、誘電体層中に含まれる強誘電体を分極、安定させるに十分大きい。
【図面の簡単な説明】
【００３９】
【図１】本発明の伝送線路構造の一例を断面で示す説明図である。
【図２】本発明の製造方法の一例を断面で示す説明図である。
【図３】本発明の製造方法の他の例を断面で示す説明図である。
【符号の説明】
【００４０】
１１…信号線
１２…グランドプレーン
１３…誘電体層
１４…マイクロストリップライン構造
２１…上層の銅箔
２２…下層の銅箔
２３…コア層
２４…ビアホール
２５…第２層の配線パターン
２６…第３層の配線パターン
２７…接着材
２８…誘電体層
２９…銅箔
３０…片面銅箔付き誘電体フィルム
３１…多層化基板
３２…ビアホール
３３…配線パターン
３４…４層配線板
３５、３６…配線パターン
【図１】
2006060112.tif 000003
【図２】
2006060112.tif 000004
【図３】
2006060112.tif 000005