(57)【要約】 【課題】金属パッドの開放部を形成した後、後工程で金属パッドを保護して、金属パッドの接触抵抗を減少させ、更に収率を向上させることができるＣＭＯＳイメージセンサと同様なイメージセンサの製造方法。【解決手段】アクティブ領域とパッド領域とに区分される基板上のパッド領域に金属パッドを形成し、、金属パッドを含む基板の全面に保護膜を形成し、保護膜を選択的に除去して金属パッドを開放する。その後、基板の全面にバリヤ層を形成し、アクティブ領域のバリヤ層上にＲ、Ｇ、Ｂカラーフィルタ層を形成して、各カラーフィルタ層の上側にマイクロレンズを形成するとともに、パッド領域のバリヤ層を除去する。【選択図】図４ｃ
2006066858.tif 000002
【特許請求の範囲】
【請求項１】
アクティブ領域とパッド領域とに区分される基板上のパッド領域に金属パッドを形成する段階と、
前記金属パッドを含む基板の全面に保護膜を形成し、前記保護膜を選択的に除去して前記金属パッドを少なくとも部分的に開放する段階と、
前記開放された金属パッドを含む前記基板の全面にバリヤ層を所定厚さで形成する段階と、
前記アクティブ領域の前記バリヤ層の上にＲ、Ｇ、Ｂカラーフィルタ層を形成する段階と、
前記各カラーフィルタ層の上側にマイクロレンズを形成する段階と、
前記パッド領域のバリヤ層を除去する段階とを含むことを特徴とするイメージセンサの製造方法。
【請求項２】
前記基板と前記金属パッドとの間に絶縁膜を更に形成することを特徴とする請求項１に記載のイメージセンサの製造方法。
【請求項３】
前記バリヤ層と前記カラーフィルタ層との間及び前記カラーフィルタ層と前記マイクロレンズとの間に各々第１、第２平坦化層を更に形成することを特徴とする請求項１に記載のイメージセンサの製造方法。
【請求項４】
前記金属パッドを開放して前記バリヤ層を形成する前に前記金属パッドの表面を腐食させる物質を除去するために１次熱処理する段階を更に含むことを特徴とする請求項１に記載のイメージセンサの製造方法。
【請求項５】
前記バリヤ層はＰＥ酸化膜、ＰＥ ＴＥＯＳまたはＰＥ窒化膜で形成することを特徴とする請求項１に記載のイメージセンサの製造方法。
【請求項６】
前記バリヤ層は約２００Å乃至６００Å程度の厚さで形成することを特徴とする請求項１に記載のイメージセンサの製造方法。
【請求項７】
前記金属パッドはアルミニウムで形成することを特徴とする請求項１に記載のイメージセンサの製造方法。
【請求項８】
前記マイクロレンズの形成と前記パッド領域のバリヤ層の除去が同時に行われることを特徴とする請求項１に記載のイメージセンサの製造方法。
【請求項９】
前記パッド領域のバリヤ層を除去した後、Ｎ2ガスを用いたＲＩＥ熱処理を実施して前記金属パッドの表面に残存する腐食性物質を除去する段階を更に含むことを特徴とする請求項１に記載のイメージセンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＣＭＯＳイメージセンサのようなイメージセンサ及びその製造方法に関し、特にパッドプロビング(Pad probing)時に発生する金属パッド粒子(metal pad particle)の発生を減少させて受光特性を向上させることができる優れた品質のイメージセンサの製造方法に関する。
【背景技術】
【０００２】
一般に、イメージセンサは光学的映像を電気的信号に変換させる半導体素子で、大別して電荷結合素子(ＣＣＤ)と相補型金属酸化物半導体(ＣＭＯＳ)イメージセンサとに区分される。
【０００３】
電荷結合素子は、光の信号を電気的な信号に変換する複数のフォトダイオード(ＰＤ)がマトリックス状に配列され、そのマトリックス状に配列された各垂直方向のフォトダイオード間に形成されて、各フォトダイオードから生成された電荷を垂直方向に伝送する複数の垂直方向の電荷伝送領域(Vertical charge coupled device；ＶＣＣＤ)と、各垂直方向の電荷伝送領域から伝送された電荷を水平方向に伝送する水平方向の電荷伝送領域(Horizontal charge coupled device；ＨＣＣＤ)と、水平方向に伝送された電荷をセンシングして電気的な信号を出力するセンス増幅器(Sense Amplifier)を備えている。
【０００４】
しかし、このようなＣＣＤは駆動方式が複雑で、電力消費が高いだけでなく、多段階のフォトリソグラフィが要求されるため、製造工程が複雑であるという短所を有している。また、電荷結合素子は制御回路、信号処理回路、アナログ/デジタル変換回路などを電荷結合素子チップに集積させることが難しいため、製品の小型化が困難であるという短所を有する。
【０００５】
最近、電荷結合素子の短所を克服するための次世代イメージセンサとしてＣＭＯＳイメージセンサが注目を浴びている。ＣＭＯＳイメージセンサは制御回路及び信号処理回路などを周辺回路として使用するＣＭＯＳ技術を用いている。ＣＭＯＳイメージセンサは単位画素の数量に該当するＭＯＳトランジスタを半導体基板に形成し、、そのＭＯＳトランジスタにより各単位画素の出力を順次検出するスイッチング方式を採用した素子である。即ち、ＣＭＯＳイメージセンサは単位画素内にフォトダイオードとＭＯＳトランジスタを形成させることにより、スイッチング方式で各単位画素の電気的信号を順次検出して映像を表現する。
【０００６】
ＣＭＯＳイメージセンサはＣＭＯＳ製造技術を用いるため、比較的低い電力消耗、比較的少ないフォトリソグラフィのステップ数による単純な製造工程などのような長所を有する。また、ＣＭＯＳイメージセンサは制御回路、信号処理回路、アナログ/デジタル変換回路などをＣＭＯＳイメージセンサチップに集積させることができるため、製品の小型化が容易であるという長所を有している。したがって、ＣＭＯＳイメージセンサは現在デジタルスチールカメラ、デジタルビデオカメラなどのような様々な応用部分で広く使われている。
【０００７】
一方、ＣＭＯＳイメージセンサはトランジスタの個数により３Ｔ型、４Ｔ型、５Ｔ型等に区分される。３Ｔ型は１つのフォトダイオードと３つのトランジスタとで構成され、４Ｔ型は１つのフォトダイオードと４つのトランジスタとで構成される。３Ｔ型ＣＭＯＳイメージセンサの単位画素に対する等価回路及びレイアウトは次の通りである。
図１は一般的な３Ｔ型ＣＭＯＳイメージセンサの等価回路図であり、図２は一般的な３Ｔ型ＣＭＯＳイメージセンサの単位画素を示したレイアウト図である。
【０００８】
一般的な３Ｔ型ＣＭＯＳイメージセンサの単位画素は、図１に示したように、１つのフォトダイオードＰＤと３つのｎＭＯＳトランジスタＴ１、Ｔ２、Ｔ３とで構成される。フォトダイオードＰＤのカソードは第１ｎＭＯＳトランジスタＴ１のドレイン及び第２ｎＭＯＳトランジスタＴ２のゲートに接続されている。第１、第２ｎＭＯＳトランジスタＴ１、Ｔ２のソースは全て基準電圧ＶＲが供給される電源線に接続されており、第１ｎＭＯＳトランジスタＴ１のゲートはリセット信号ＲＳＴが供給されるリセット線に接続されている。また、第３ｎＭＯＳトランジスタＴ３のソースは第２ｎＭＯＳトランジスタのドレインに接続され、ドレインは信号線を通して読取り回路(図示せず)に接続され、ゲートは選択信号ＳＬＣＴが供給される列選択線に接続されている。したがって、第１ｎＭＯＳトランジスタＴ１はリセットトランジスタＲｘ、第２ｎＭＯＳトランジスタＴ２はドライブトランジスタＤｘ、第３ｎＭＯＳトランジスタＴ３は選択トランジスタＳｘといわれている。
【０００９】
一般的な３Ｔ型ＣＭＯＳイメージセンサの単位画素のレイアウトは、図２に示したように、アクティブ領域１０が設けられ、そのアクティブ領域１０のうち、幅が広い部分に１つのフォトダイオード２０が形成され、残り部分のアクティブ領域１０に各々オーバーラップされる３つのトランジスタのゲート電極１２０、１３０、１４０が形成されるようになっている。ゲート電極１２０によりリセットトランジスタＲｘが形成され、ゲート電極１３０によりドライブトランジスタＤｘが形成され、ゲート電極１４０により選択トランジスタＳｘが形成されている。各トランジスタのアクティブ領域１０には各ゲート電極１２０、１３０、１４０の下側部を除外した部分に不純物イオンが注入されて各トランジスタのソース/ドレイン領域が形成される。また、リセットトランジスタＲｘとドライブトランジスタＤｘとの間のソース/ドレイン領域に電源電圧Ｖｄｄが印加され、セレクトトランジスタＳｘの一側のソース/ドレイン領域は読取り回路(図示せず)に接続される。
【００１０】
各ゲート電極１２０、１３０、１４０は、図示はしないが、各信号ラインに連結される。それらの各信号ラインは一方の先端にパッドを備え、外部の駆動回路に連結される。
このようにパッドを具備した各信号ラインと、その後に行われる工程に対して以下説明する。
【００１１】
図３ａ〜３ｅは従来のＣＭＯＳイメージセンサの各信号ライン及びその後の工程を示す断面図である。
先ず、図３ａに示したように、半導体基板１００にゲート絶縁膜または層間絶縁膜などの絶縁膜１０１(例えば酸化膜)を形成し、絶縁膜１０１上に各信号ラインの金属パッド１０２を形成する。この時、金属パッド１０２は図２で説明したような各ゲート電極１２０、１３０、１４０と同一物質で同一の層に形成されている。代わりに、別のコンタクトを通して他の物質で形成することもできる。金属パッド１０２は大部分がアルミニウム(Ａｌ)で形成される。この金属パッド１０２を含む絶縁膜１０１の全面に保護膜１０３を形成する。こ保護膜は酸化膜または窒化膜などで形成する。
【００１２】
図３ｂに示したように、保護膜１０３上に感光膜１０４を形成し、フォトリソグラフィを用いた露光及び現像で金属パッド１０２の上側部分を露出させる。そして、感光膜１０４をマスクとして用いて保護膜１０３を選択的にエッチングし、金属パッド１０２に開放部１０５を形成した後、感光膜１０４を除去する。
図３ｃに示したように、保護膜１０３の全面に第１平坦化層１０６を形成してマスクを用いたフォトリソグラフィを用いて金属パッド部分を除外した部分にだけ第１平坦化層１０６を残す。その後、各フォトダイオード領域(図示せず)に対応する第１平坦化層１０６上に順次青色カラーフィルタ層１０７、緑色カラーフィルタ層１０８、赤色カラーフィルタ層１０９を形成する。各カラーフィルタ層の形成方法は、該当カラーレジストを塗布して個別のマスクを用いたフォトリソグラフィで各カラーフィルタ層を形成する。
【００１３】
図３ｄに示したように、各カラーフィルタ層１０７、１０８、１０９を含む基板の全面に第２平坦化層１１１を形成してマスクを用いたフォトリソグラフィで金属パッド部分を除外した領域にだけ前記第２平坦化層１１１を残す。
図３ｅに示したように、第２平坦化層１１１上の各カラーフィルタ層１０７、１０８、１０９に対応させてマイクロレンズ１１２を形成する。
そして、このように製造されたＣＭＯＳイメージセンサの各金属パッド１０２のプローブテストをして接触抵抗をチェックした後、異常がなければ外部駆動回路と金属パッドとを電気的に連結させる。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、前記のような従来のＣＭＯＳイメージセンサ及び製造方法は次のような問題点があった。
【００１５】
先ず、金属パッドに開放部を形成した後、第１平坦化層の形成、各カラーフィルタ層の形成、第２平坦化層の形成、マイクロレンズの形成などの工程が行われる。上記のように、金属パッドが露出された状態でそれらの各後続工程が行われるため、その後続工程により金属パッドがＴＭＡＨ系列のアルカリ溶液により損傷を受けて硬質のアルミニウムに変わって接触抵抗が大きくなり、これによりプローブテスト時の不良発生率が増加する。
【００１６】
また、プローブテスト時、接触抵抗を減らすために金属パッドの表面を削るディーププロビング(deep probing)を実施することもあるが、この場合、金属パッド粒子が多量に発生してその粒子がフォトダイオード機能を損なわせて収率を低下させる。
従来、マイクロレンズまで形成した後、金属パッドの開放部を形成することも考えられたが、カラーフィルタ層が感光性物質で形成されるため、マイクロレンズを形成した後、フォトリソグラフィを用いて金属パッドの開放部を形成するとカラーフィルタ層に損傷を与えるため、マイクロレンズの形成後に金属パッドの開放部を形成することが不可能であった。
【００１７】
本発明は上記の問題点を解決するためのもので、その目的は、金属パッドの開放部を形成した後の後工程において、金属パッドを保護するために金属パッドのコンタクトホールにバリヤ層を形成して金属パッドを保護することにより接触抵抗を減少させ、更に収率を向上させることができるＣＭＯＳイメージセンサとその類似型のイメージセンサの製造方法を提供することである。
【課題を解決するための手段】
【００１８】
上記目的を達成するために、本発明に係るイメージセンサの製造方法は、アクティブ領域とパッド領域とに区分される基板上のパッド領域に金属パッドを形成する段階と、前記金属パッドを含む基板の全面に保護膜を形成し、前記保護膜を選択的に除去して前記金属パッドを開放する段階と、前記基板の全面にバリヤ層を形成する段階と、前記アクティブ領域の前記バリヤ層上にＲ、Ｇ、Ｂカラーフィルタ層を形成する段階と、前記各カラーフィルタ層の上側にマイクロレンズを形成する段階と、前記パッド領域のバリヤ層を除去する段階とを含むことを特徴とする。
【００１９】
前記基板と前記金属パッドとの間に絶縁膜を更に形成してもよい。
【００２０】
前記バリヤ層と前記カラーフィルタ層との間及び前記カラーフィルタ層と前記マイクロレンズとの間に各々第１、第２平坦化層を更に形成してもよい。
【００２１】
前記金属パッドを開放して前記バリヤ層を形成する前に前記金属パッドの表面の腐食性物質(例えば、フッ素イオン)を除去するために１次熱処理する段階を更に含んでもよい。
【００２２】
前記バリヤ層はＰＥ酸化膜、ＰＥ ＴＥＯＳまたはＰＥ窒化膜で形成する。
【００２３】
前記バリヤ層は約２００Å乃至６００Å程度の厚さで形成する。
【００２４】
前記金属パッドはアルミニウムで形成する。
【００２５】
前記マイクロレンズの形成と前記パッド領域のバリヤ層の除去を同時に行うことが望ましい。
【００２６】
前記パッド領域のバリヤ層を除去した後、Ｎ2ガスを用いたＲＩＥ熱処理を実施して前記金属パッドの表面に残存することがある腐食性物質を除去する段階を更に含むことが望ましい。
【発明の効果】
【００２７】
本発明のイメージセンサの製造方法には次のような効果がある。
【００２８】
第１に、金属パッドの開放部を形成し、後工程で現像液またはエッチング液から金属パッドを保護するためにバリヤ層を形成した後に残り工程を行うようにしたため金属パッドが腐食するのを防止することができ、ひいては金属パッドの接触抵抗を減少させることができる。
第２に、上記のように金属パッドの接触抵抗が減少するため、プローブテスト時、金属パッドの表面を削るディーププロビングを実施する必要がないため、金属パッド粒子によるフォトダイオード機能が損なわれるのを防止することができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明に係るイメージセンサの製造方法の好適な実施の形態について、添付の図面に基づいて詳細に説明する。
【００３０】
図４ａ〜図４ｆは本発明の実施形態に係るＣＭＯＳイメージセンサの工程を示す断面図である。
先ず、図４ａに示したように、半導体基板１００にゲート絶縁膜または層間絶縁膜などの絶縁膜１０１を形成し、絶縁膜１０１上に各信号ラインの金属パッド１０２を形成する。この金属パッド１０２は図２で説明したような各ゲート電極１２０、１３０、１４０と同一の物質で同一層に形成することができ、また、個別のコンタクトを通して異なる物質で形成することもできる。大部分はアルミニウム(Ａｌ)で形成される。金属パッド１０２を含む絶縁膜１０１の全面に保護膜１０３を形成する。保護膜は酸化膜または窒化膜などで形成する。
【００３１】
図４ｂに示したように、保護膜１０３上に感光膜１０４を形成し、フォトリソグラフィを用いた露光及び現像をして金属パッド１０２の上側部分を露出させる。そして、感光膜１０４をマスクとして用いて保護膜１０３を選択的にエッチングし、金属パッド１０２に開放部１０５を形成した後、感光膜１０４を除去する。
その後、保護膜１０３のエッチング時、露出された金属パッド１０２の表面を腐食させることができる物質(例えば、フッ素イオン)が残っていることがあるため、これを除去するために１次熱処理する(例えば、ガス抜き(outgasing))。
【００３２】
図４ｃに示したように、金属パッドの開放部１０５が形成された基板の全面にバリヤ層１１３を堆積させる。バリヤ層１１３はＰＥ(plasma enhancement)酸化膜、ＰＥ ＴＥＯＳまたはＰＥ窒化膜で形成し、厚さは約２００Å〜６００Åの程度にする。
図４ｄに示したように、バリヤ層１１３の全面に第１平坦化層１０６を堆積させマスクを用いたフォトリソグラフィを用いて金属パッド部分を除外した部分にだけ第１平坦化層１０６を残す。そして、各フォトダイオード領域(図示せず)に対応する第１平坦化層１０６上に順次青色カラーフィルタ層１０７、緑色カラーフィルタ層１０８、赤色カラーフィルタ層１０９を形成する。各カラーフィルタ層の形成方法は、該当感光性物質を塗布して個別のマスクを用いたフォトリソグラフィで各カラーフィルタ層を形成する。
【００３３】
図４ｅに示したように、各カラーフィルタ層１０７、１０８、１０９を含む基板の全面に第２平坦化層１１１を形成してマスクを用いたフォトリソグラフィで金属パッド部分を除外した領域にだけ第２平坦化層１１１を残す。
図４ｆに示したように、第２平坦化層１１１上に誘電体物質を堆積させて、フォトリソグラフィで誘電体物質を選択的に除去して各カラーフィルタ層１０７、１０８、１０９に対応してマイクロレンズ１１２を形成する。この時、別のマスクを追加せず、金属パッド１０２の上側部のバリヤ層１１３をブランケットエッチングなどにより同時に除去する。すなわち、マイクロレンズ１１２の形成とバリヤ層１１３の除去とを同時に行う。
【００３４】
そして、バリヤ層１１３を除去する時、金属パッド１０２の表面に金属パッドを腐食させるフッ素イオンのような物質が存在することがあるため、Ｎ2ガスを用いたＲＩＥ熱処理を実施して金属パッド１０２の表面に残存するフッ素イオンを除去する。
このように製造されたＣＭＯＳイメージセンサの各金属パッド１０２のプローブテストをして接触抵抗をチェックした後、異常がなければ外部駆動回路と金属パッドとを電気的に連結させる。
【００３５】
また、上記ではＣＭＯＳイメージセンサを例として本発明のイメージセンサの製造方法を説明したが、これに限定されず、ＣＣＤイメージセンサ、ＣＭＯＳイメージセンサ、またはＣＭＯＳ類似型イメージセンサの製造に応用できることは当業者にとって明白である。
【図面の簡単な説明】
【００３６】
【図１】一般的なＣＭＯＳイメージセンサの１画素の等価回路図である。
【図２】一般的なＣＭＯＳイメージセンサの１画素のレイアウト図である。
【図３ａ】従来のＣＭＯＳイメージセンサの各信号ラインとそれを形成する工程の断面図である。
【図３ｂ】従来のＣＭＯＳイメージセンサの各信号ラインとそれを形成する工程の断面図である。
【図３ｃ】従来のＣＭＯＳイメージセンサの各信号ラインとそれを形成する工程の断面図である。
【図３ｄ】従来のＣＭＯＳイメージセンサの各信号ラインとそれを形成する工程の断面図である。
【図３ｅ】従来のＣＭＯＳイメージセンサの各信号ラインとそれを形成する工程の断面図である。
【図４ａ】本発明の実施形態に係るＣＭＯＳイメージセンサの信号ラインとそれを形成する工程の断面図である。
【図４ｂ】本発明の実施形態に係わるＣＭＯＳイメージセンサの信号ラインとそれを形成する工程の断面図である。
【図４ｃ】本発明の実施形態に係わるＣＭＯＳイメージセンサの信号ラインとそれを形成する工程の断面図である。
【図４ｄ】本発明の実施形態に係わるＣＭＯＳイメージセンサの信号ラインとそれを形成する工程の断面図である。
【図４ｅ】本発明の実施形態に係わるＣＭＯＳイメージセンサの信号ラインとそれを形成する工程の断面図である。
【図４ｆ】本発明の実施形態に係わるＣＭＯＳイメージセンサの信号ラインとそれを形成する工程の断面図である。
【符号の説明】
【００３７】
１００   半導体基板
１０１   絶縁膜
１０２   金属パッド
１０３   保護膜
１０４   感光膜
１０５   開放部
１０６、１１１  平坦化層
１０７、１０８、１０９ カラーフィルタ層
１１２   マイクロレンズ
１１３   バリヤ層
【図１】
2006066858.tif 000003
【図２】
2006066858.tif 000004
【図３ａ】
2006066858.tif 000005
【図３ｂ】
2006066858.tif 000006
【図３ｃ】
2006066858.tif 000007
【図３ｄ】
2006066858.tif 000008
【図３ｅ】
2006066858.tif 000009
【図４ａ】
2006066858.tif 000010
【図４ｂ】
2006066858.tif 000011
【図４ｃ】
2006066858.tif 000012
【図４ｄ】
2006066858.tif 000013
【図４ｅ】
2006066858.tif 000014
【図４ｆ】
2006066858.tif 000015