(57)【要約】【課題】  部品点数を削減して回路規模を小型化することを可能にするクロック発振器を提供する。【解決手段】  トランジスタＱ１のコレクタとエミッタとの間に流れる直流電流Ｉ１が低周波信号で変調されているため、クロック発振回路２ではノードＷ４に低周波信号で変調された電圧、つまり、低周波発振回路３の発振信号に応じて変化する直流電圧が発生する。可変容量ダイオードＶＤのアノードは、この変調された電圧が生じる点に接続される。可変容量ダイオードＶＤのアノードに外部から低周波信号が印加されていないにも関わらず、信号ＲＦに低周波発振回路３の信号で変調をかけることができる。よって、可変容量ダイオードＶＤに低周波信号を入力するための結合コンデンサが不要になり、部品点数を削減することができる。【選択図】        図２
2006066942.tif 000002
【特許請求の範囲】
【請求項１】
クロック発振回路と、
前記クロック発振回路の電源電流に低周波信号を重畳する低周波発振回路とを備え、
前記クロック発振回路は、前記電源電流の変化に応じ、出力するクロック信号の発振周波数を変化させる、クロック発振器。
【請求項２】
前記低周波発振回路は、発振による自身の電源電流の変化を利用して前記クロック発振回路の電源電流に低周波信号を重畳する、請求項１に記載のクロック発振器。
【請求項３】
前記クロック発振回路は、
前記発振周波数の近傍で共振する第１の共振回路と、
前記第１の共振回路に基づく発振信号を周波数変調して前記クロック信号として出力する変調回路とを含む、請求項１または２に記載のクロック発振器。
【請求項４】
前記変調回路は、
前記電源電流の変化に応じて電圧が変化する点に一端が接続され、前記第１の共振回路に他端が接続された可変容量ダイオードを有する、請求項３に記載のクロック発振器。
【請求項５】
前記クロック発振回路は、
前記第１の共振回路にベースが接続される第１のトランジスタと、
前記第１のトランジスタのエミッタに一端が接続されるとともに前記第１のトランジスタのコレクタ・エミッタ間電流が流れる第１の抵抗と、
一端が前記第１の抵抗の他端に接続されるとともに他端が前記第１のトランジスタのエミッタに接続される前記可変容量ダイオードとを含み、
前記低周波発振回路は、
前記低周波信号の周波数で共振する第２の共振回路と、
前記第２の共振回路にベースが接続される第２のトランジスタと、
前記第２のトランジスタのエミッタに一端が接続されるとともに前記第２のトランジスタのコレクタ・エミッタ間電流が流れる第２の抵抗とを含む、請求項４に記載のクロック発振器。
【請求項６】
前記クロック発振回路は、前記第１の抵抗の他端と接地ノードとの間に接続され、前記発振周波数において前記第１の抵抗の他端を高周波接地するバイパスコンデンサをさらに含み、
前記第２のトランジスタのコレクタが前記第１の抵抗の他端に接続されることによって前記第１のトランジスタと前記第２のトランジスタとがカスケード接続される、請求項５に記載のクロック発振器。
【請求項７】
第１および第２の平衡出力回路と、
前記第１および第２の平衡出力回路の電源電流の合計を一定にする定電流回路とを含む差動回路を備え、
前記差動回路は、前記第１の平衡出力回路として前記クロック発振回路を用い、前記定電流回路として前記低周波発振回路を用い、
前記差動回路を前記クロック発振回路の発振周波数において差動動作させる、請求項５に記載のクロック発振器。
【請求項８】
第１および第２の平衡出力回路と、
前記第１および第２の平衡出力回路の電源電流の合計を一定にする定電流回路とを含む差動回路を備え、
前記差動回路は、前記第１の平衡出力回路として前記クロック発振回路を用い、前記第２の平衡出力回路として前記低周波発振回路を用い、
前記クロック発振回路の前記第１の抵抗の他端と接地ノードとの間に接続され、前記発振周波数において前記第１の抵抗の他端を高周波接地するバイパスコンデンサをさらに備え、
前記差動回路を前記低周波発振回路の発振周波数において差動動作させる、請求項５に記載のクロック発振器。
【請求項９】
前記第１の共振回路は、弾性表面波共振子を有する、請求項３から８のいずれか１項に記載のクロック発振器。
【請求項１０】
前記第１の共振回路は、圧電振動子を有する、請求項３から８のいずれか１項に記載のクロック発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、クロック発振器に関するものであり、特に、周波数拡散クロック（ＳＳＣ：Ｓｐｒｅａｄ  Ｓｐｅｃｔｒｕｍ  Ｃｌｏｃｋ）を生成するクロック発振器に関するものである。
【背景技術】
【０００２】
デジタル信号の伝送には複数の線を使ってデータをまとめて伝送するパラレル伝送と、１本の線を使って複数のビットを順番に伝送するシリアル伝送がある。高速大容量の信号伝送においてはシリアル伝送が主流になりつつある。デジタル信号をシリアル伝送する際には伝送の基準になるクロック信号が必要になる。
【０００３】
シリアル伝送時の情報量が増えるに伴い、伝送レートを大きくするためにクロック信号の周波数が上昇する傾向にある。そのためシリアル伝送が行なわれている際には、一定の高い周波数を有し、かつ、比較的高い強度レベルを有する信号が継続的に伝送される。よって、その信号がノイズ（電磁妨害、以下ではＥＭＩと称する）となり、他の機器に悪影響を与えるという問題を生じさせる。
【０００４】
そこでシリアル伝送のためのクロック信号の周波数を時間とともに変化させることで周波数を拡散させ、ノイズとなる信号の電力密度を低下させるという方法が考えられている。周波数の広がりに応じて各周波数帯域における信号電力密度は低下する。この場合、受信側では伝送信号から再生されたクロック信号を用いて信号の受信が行なわれる。周波数拡散クロック（以下、ＳＳＣとも称する）とは、このような伝送におけるクロック信号源として用いられるものである。
【０００５】
ＳＳＣは高周波クロックのＥＭＩを確実に下げる効果があり、従来のクロック信号を単にＳＳＣに置き換えるだけで、たとえば１０ｄＢ以上のＥＭＩ削減効果が発揮される。また、ＳＳＣを用いれば回路設計におけるＥＭＩ対策に関する知識は不要になる。パーソナルコンピュータやＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）プレーヤ等に代表されるデジタル機器が増加し、ＥＭＩが問題になる機器が増加する傾向にある。よって、今後、ＳＳＣの重要性はより高くなる。
【０００６】
図９は、デジタル回路で構成される従来のクロック発振器のブロック図である。
【０００７】
図９に示されるように、クロック発振器１０１は、低周波発振回路１０３Ａと、ＦＭ変調回路１０３Ｂと、共振回路１０４と、発振回路１０５と、ＦＭ変調回路１０３Ｂと発振回路１０５との間に接続される結合コンデンサＣ０とを備える。なお、電源１０６はクロック発振器１０１に含まれる各回路に電源電圧を供給する。
【０００８】
一般的に低周波発振回路１０３Ａは三角波を発生する回路であり、共振回路１０４は水晶振動子であり、発振回路１０５は共振回路１０４の共振周波数近傍で発振するＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）発振器である。低周波発振回路１０３Ａから送信される低周波信号はＦＭ変調回路１０３Ｂによって変調され、発振回路１０５に送られる。ＦＭ変調回路１０３Ｂから発振回路１０５に低周波信号が送られる際、低周波信号の直流成分は結合コンデンサＣ０によって遮断される。ＰＬＬの信号のループに変調信号が重畳することによって、発振回路１０５から出力されるクロック（信号ＲＦ）の発振周波数が偏移する。
【０００９】
図１０は、アナログ回路で構成される従来のクロック発振器のブロック図である。
【００１０】
図１０に示されるように、クロック発振器１０１Ａは、低周波発振回路／ＦＭ変調回路１０３Ｃと、共振回路１０４と、発振回路１０５Ａと、結合コンデンサＣ０とを備える。図９のクロック発振器１０１と同様に、発振回路１０５Ａから出力されるクロック（信号ＲＦ）の発振周波数は低周波発振回路／ＦＭ変調回路１０３Ｃから出力される変調信号によって偏移する。低周波発振回路／ＦＭ変調回路１０３Ｃから発振回路１０５Ａに低周波信号が送られる際、低周波信号の直流成分は結合コンデンサＣ０によって遮断される。また、電源１０６はクロック発振器１０１に含まれる各回路に電源電圧を供給する。
【００１１】
なお、以後では、三角波に限らず、任意の変調信号を用いて搬送波(クロック信号)にＦＭ変調をかけることにより周波数スペクトルが広がるクロック信号をＳＳＣとして扱うものとする。
【００１２】
図９、図１０に示されるように、一般的なＳＳＣ回路では変調信号入力端子を有するクロック発振回路（高周波発振回路）と変調信号を送るための低周波発振回路とを備える。
【００１３】
クロック発振回路の構成は目的に応じてさまざまである。たとえば、特開平６−２５２６４０号公報（特許文献１）では、第１のバラクタダイオード（可変容量ダイオード）のカソードがコルピッツ発振回路を構成するトランジスタのベースに直接接続され、アノードはコンデンサを介してエミッタに接続され、第２のバラクタダイオードのアノードは接地され、カソードは上記コンデンサを介してエミッタに接続される電圧制御発振回路の例が開示される。この電圧制御発振回路は周波数可変範囲の増加を目的とする。
【００１４】
また、特開平７−２４５５２８号公報（特許文献２）では、コルピッツ発振回路において、エミッタと接地ノードとの間に固定コンデンサに代えてバラクタダイオードが接続される温度補償型水晶発振器の例が開示される。この温度補償型水晶発振器は周波数温度補償を目的とする。
【００１５】
さらに、特開平１０−１３１５１号公報（特許文献３）では、トランジスタのベースとエミッタとの間に接続される第１のバラクタダイオードと、エミッタと接地ノードとの間に接続される第２のバラクタダイオードとを含み、第１のバラクタダイオードのアノードと第２のバラクタダイオードのカソードがコンデンサを介して接続される、広帯域電圧可変発振器の例が開示される。この広帯域電圧可変発振器は発振周波数制御範囲の増加を目的とする。
【００１６】
さらに、特開平１０−５６３３０号公報（特許文献４）では、第１，第２のバラクタダイオードのいずれもがトランジスタに直接接続されていない電圧制御圧電発振器の例が開示される。この電圧制御圧電発振器は周波数可変範囲を広くすることを目的とする。
【特許文献１】特開平６−２５２６４０号公報
【特許文献２】特開平７−２４５５２８号公報
【特許文献３】特開平１０−１３１５１号公報
【特許文献４】特開平１０−５６３３０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
図９，図１０に示されるように、従来のＳＳＣ回路はクロック発振回路と低周波発振回路とを備え、各回路は個別に構成され、結合コンデンサによって接続される。よって、従来のＳＳＣ回路は規模が大きく、消費電力が大きいという課題を有する。また、従来のＳＳＣ回路は回路の基板面積が広くなり、製品が高価になるという課題を有する。ＳＳＣ回路に含まれる発振回路は一般的にＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）で構成されるので、回路素子を微細化すれば上述の課題は解決可能である。しかし、微細化技術の開発に時間や費用を要することになる。
【００１８】
この発明は上述の課題を解決するものであって、その目的は、部品点数を削減して回路規模を小型化することを可能にするクロック発振器を提供するものである。
【課題を解決するための手段】
【００１９】
この発明は、要約すれば、クロック発振器であって、クロック発振回路と、クロック発振回路の電源電流に低周波信号を重畳する低周波発振回路とを備え、クロック発振回路は、電源電流の変化に応じ、出力するクロック信号の発振周波数を変化させる。
【００２０】
好ましくは、低周波発振回路は、発振による自身の電源電流の変化を利用してクロック発振回路の電源電流に低周波信号を重畳する。
【００２１】
より好ましくは、クロック発振回路は、発振周波数の近傍で共振する第１の共振回路と、第１の共振回路に基づく発振信号を周波数変調してクロック信号として出力する変調回路とを含む。
【００２２】
さらに好ましくは、変調回路は、電源電流の変化に応じて電圧が変化する点に一端が接続され、第１の共振回路に他端が接続された可変容量ダイオードを有する。
【００２３】
さらに好ましくは、クロック発振回路は、第１の共振回路にベースが接続される第１のトランジスタと、第１のトランジスタのエミッタに一端が接続されるとともに第１のトランジスタのコレクタ・エミッタ間電流が流れる第１の抵抗と、一端が第１の抵抗の他端に接続されるとともに他端が第１のトランジスタのエミッタに接続される可変容量ダイオードとを含み、低周波発振回路は、低周波信号の周波数で共振する第２の共振回路と、第２の共振回路にベースが接続される第２のトランジスタと、第２のトランジスタのエミッタに一端が接続されるとともに第２のトランジスタのコレクタ・エミッタ間電流が流れる第２の抵抗とを含む。
【００２４】
さらに好ましくは、クロック発振回路は、第１の抵抗の他端と接地ノードとの間に接続され、発振周波数において第１の抵抗の他端を高周波接地するバイパスコンデンサをさらに含み、第２のトランジスタのコレクタが第１の抵抗の他端に接続されることによって第１のトランジスタと第２のトランジスタがカスケード接続される。
【００２５】
さらに好ましくは、第１および第２の平衡出力回路と、第１および第２の平衡出力回路の電源電流の合計を一定にする定電流回路とを含む差動回路を備え、差動回路は、第１の平衡出力回路としてクロック発振回路を用い、定電流回路として低周波発振回路を用い、差動回路をクロック発振回路の発振周波数において差動動作させる。
【００２６】
さらに好ましくは、第１および第２の平衡出力回路と、第１および第２の平衡出力回路の電源電流の合計を一定にする定電流回路とを含む差動回路を備え、差動回路は、第１の平衡出力回路としてクロック発振回路を用い、第２の平衡出力回路として低周波発振回路を用い、クロック発振回路の第１の抵抗の他端と接地ノードとの間に接続され、発振周波数において第１の抵抗の他端を高周波接地するバイパスコンデンサをさらに備え、差動回路を低周波発振回路の発振周波数において差動動作させる。
【００２７】
さらに好ましくは、第１の共振回路は、弾性表面波共振子を有する。
【００２８】
さらに好ましくは、第１の共振回路は、圧電振動子を有する。
【発明の効果】
【００２９】
この発明によれば、クロック発振器の部品点数が削減され、回路規模を小型化することが可能になる。
【発明を実施するための最良の形態】
【００３０】
以下において、本発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一符号は同一または相当部分を示す。
【００３１】
［実施の形態１］
図１は、この発明のクロック発振器の基本構成を示す図である。
【００３２】
図１に示されるように、クロック発振器１は、電源６から供給される電源電流を受けてクロック信号である信号ＲＦを出力するクロック発振回路２と、信号ＲＦの発振周波数よりも低い周波数の変調信号をクロック発振回路２の電源電流に重畳する低周波発振回路３とを備える。クロック発振回路２は電源電流に重畳された変調信号に応じて信号ＲＦを周波数変調する。
【００３３】
クロック発振回路２は、共振回路４と、共振回路４の共振周波数近傍で発振して信号ＲＦを出力するとともに変調信号に応じて信号ＲＦを周波数変調する発振回路／変調回路５とを備える。信号ＲＦの発振周波数は、たとえば約１００ＭＨｚである。一方、変調信号の周波数は、たとえば約３０ｋＨｚである。
【００３４】
クロック発振回路２と低周波発振回路３とは低周波発振回路３の発振に応じてクロック発振回路２に流れる直流電流が変化するように組み合わされる。低周波発振回路３の内部に流れる直流電流は低周波発振回路３の発振に応じて変化する。クロック発振回路２と低周波発振回路３とが電源電流の経路に対して直列（カスケード）に接続されることにより、低周波発振回路３の発振に応じてクロック発振回路２に流れる電流が変化する。言い換えると、クロック発振回路２に流れる直流電流は低周波発振回路３から出力される信号によって変調される。
【００３５】
図２は、実施の形態１のクロック発振器の回路図の例である。
【００３６】
図２に示されるように、クロック発振器１は、クロック発振回路２と低周波発振回路３とを備える。クロック発振回路２は電源ノード（電源端子ＶＣＣＩＮ）にコレクタが接続され、ノードＷ１にベースが接続され、ノードＷ２にエミッタが接続されるトランジスタＱ１を含む。トランジスタＱ１は高周波発振回路における能動素子として設けられる。
【００３７】
クロック発振回路２は、さらに、電源ノードとノードＷ１との間に接続される抵抗Ｒ１と、ノードＷ１とノードＷ３との間に接続される抵抗Ｒ２とを含む。抵抗Ｒ１，Ｒ２はトランジスタＱ１および後述するトランジスタＱ２にベースバイアス電圧を印加するための抵抗である。
【００３８】
クロック発振回路２は、さらに、ノードＷ２とノードＷ４との間に接続される抵抗Ｒ４を含む。抵抗Ｒ４はトランジスタＱ１のエミッタ抵抗である。抵抗Ｒ４が含まれることによってクロック発振回路２は負性抵抗をもつ。
【００３９】
クロック発振回路２は、さらに、電源ノードと接地ノードの間に接続されるコンデンサＣ１を含む。コンデンサＣ１は電源ラインのインピーダンスを下げる高周波バイパスコンデンサである。
【００４０】
クロック発振回路２は、さらに、出力端子ＯＵＴとノードＷ２との間に接続される小容量のコンデンサＣ３と、ノードＷ４と接地ノードとの間に接続されるコンデンサＣ４とを含む。コンデンサＣ３は信号ＲＦを次段に取り出す結合コンデンサである。また、コンデンサＣ４はノードＷ４を高周波的に接地する(信号ＲＦの発振周波数における接地との間のインピーダンスを他の発振周波数におけるインピーダンスよりも小さくする）ためのバイパスコンデンサである。なお、コンデンサＣ４は低周波のバイパスコンデンサとしては機能しない。
【００４１】
クロック発振回路２は、さらに、トランジスタＱ１のベース（ノードＷ１）に一方端が接続され、他方端が接地される共振回路４を含む。なお、クロック発振回路２において図１の発振回路／変調回路５に相当する部分は共振回路４以外の部分である。
【００４２】
共振回路４はノードＷ１に一方端が接続される振動子Ｘ１と、振動子Ｘ１の他方端と接地ノードとの間に接続されるインダクタＬ１とを含む。振動子Ｘ１は、たとえば弾性表面波共振子（ＳＡＷＲ）であるが、水晶振動子やセラミック振動子等の圧電振動子であってもよい。振動子Ｘ１がＳＡＷＲであればクロック発振回路２の実装面積を小さくすることが可能になる。また、振動子Ｘ１が水晶振動子やセラミック振動子であれば発振周波数の安定性を高くすることが可能になる。
【００４３】
インダクタＬ１は周波数制御範囲（周波数可変範囲)を広げるための伸張コイルである。なお、共振回路４はインダクタＬ１を含まず、振動子Ｘ１の他方端が接地ノードに接続されるという構成でもよい。
【００４４】
クロック発振回路２は、さらに、トランジスタＱ１のベースとエミッタとの間に接続されるコンデンサＣ２と、トランジスタＱ１のエミッタにカソードが接続され、ノードＷ４にアノードが接続される可変容量ダイオードＶＤとを含む。
【００４５】
コンデンサＣ２は発振動作における帰還用のコンデンサである。また、共振回路４およびコンデンサＣ２は本発明における第１の共振回路を構成する。図１の発振回路／変調回路５のうち、変調回路に相当する部分はクロック発振回路２において共振回路以外の部分である。
【００４６】
可変容量ダイオードＶＤは両端に印加される電圧に応じてその静電容量が変化する。可変容量ダイオードＶＤの容量値の変化に応じて共振周波数が変化する。共振周波数が変化することによって信号ＲＦの発振周波数は変化する。なお、ノードＷ２とノードＷ４との間には可変容量ダイオードＶＤと並列に固定コンデンサが接続されてもよい。
【００４７】
信号ＲＦはトランジスタＱ１のエミッタから取り出される。ただし、電源ノードとトランジスタＱ１のコレクタとの間に図示されない抵抗が挿入され、トランジスタＱ１のコレクタから小容量のコンデンサを介して信号ＲＦが取り出されてもよい。
【００４８】
低周波発振回路３はノードＷ４にコレクタが接続され、ノードＷ３にベースが接続され、ノードＷ５にエミッタが接続されるトランジスタＱ２を含む。トランジスタＱ２は低周波発振回路における能動素子として設けられる。
【００４９】
低周波発振回路３は、さらに、ノードＷ３と接地ノードとの間に接続される抵抗Ｒ３を含む。抵抗Ｒ３は抵抗Ｒ１，Ｒ２とともにトランジスタＱ２にベースバイアス電圧を印加するための抵抗である。
【００５０】
低周波発振回路３は、さらに、ノードＷ５と接地ノードとの間に接続される抵抗Ｒ５を含む。抵抗Ｒ５はトランジスタＱ２のエミッタ抵抗である。抵抗Ｒ５が含まれることによって低周波発振回路３は負性抵抗をもつ。
【００５１】
低周波発振回路３は、さらに、一方端がノードＷ３に接続されるコンデンサＣ７と、コンデンサＣ７の他方端と接地ノードとの間に接続されるインダクタＬ２とを含む。コンデンサＣ７はインダクタＬ２に直流電流を通さないために用いられる、容量の大きな直流遮断コンデンサである。トランジスタＱ２のベースにはコンデンサＣ７を介してインダクタＬ２が接続され、インダクタＬ２の一方端は接地される。よってトランジスタＱ２のベースとコレクタとの間には誘導性インピーダンスが生じる。
【００５２】
低周波発振回路３は、さらに、トランジスタＱ２のベースとエミッタとの間に接続されるコンデンサＣ５と、エミッタと接地ノードとの間に接続されるコンデンサＣ６とを含む。インダクタＬ２およびコンデンサＣ５，Ｃ６は本発明における第２の共振回路を構成する。つまり低周波発振回路３は、静的にはコンデンサＣ５，Ｃ６の直列容量とインダクタＬ２のインダクタンスで決定される共振周波数で発振するコルピッツ回路である。
【００５３】
なお、図２においてトランジスタＱ１，Ｑ２はＮＰＮ型トランジスタであり、電源の極性は正であるが、トランジスタＱ１，Ｑ２はＰＮＰ型トランジスタであってもよい。この場合の電源には負電源が用いられる。
【００５４】
また、低周波発振回路３はコルピッツ型の発振回路であるとしたが、コレクタが接地可能であればインダクタＬ２に代えてコンデンサが用いられ、コンデンサＣ５，Ｃ６に代えて直列接続される２個のインダクタが用いられてもよい。この場合、低周波発振回路３はハートレー型の発振回路になる。また、低周波発振回路３は、インダクタＬ２の代わりに抵抗が用いられることによりＣＲ位相発振回路として構成されてもよい。
【００５５】
さらに、低周波発振回路３の出力波形は正弦波に限定されず、三角波であってもよい。三角波の場合、周波数拡散クロックの効果（ＥＭＩ低減効果）は正弦波の場合よりも大きくなる。
【００５６】
図２の回路図に示されるように、クロック発振回路２には可変容量ダイオードＶＤが設けられる。通常では可変容量ダイオードのいずれか一端に低周波発振回路の出力が印加される。ただし、この発明において可変容量ダイオードＶＤには外部から変調信号が直接に入力されない状態（クロック発振回路２の内部で完結した状態）になる。
【００５７】
トランジスタＱ１のコレクタとエミッタとの間に流れる直流電流Ｉ１が低周波信号で変調されているため、クロック発振回路２の一部には低周波信号で変調された電圧、つまり、低周波発振回路３の発振信号に応じて変化する直流電圧が発生する。可変容量ダイオードＶＤのアノードは、この変調された電圧が生じる点に接続される。そのため、可変容量ダイオードＶＤのアノードに外部から低周波信号が印加されていないにも関わらず、信号ＲＦに低周波発振回路３の信号で変調をかけることができる。よって、可変容量ダイオードＶＤに低周波信号を入力するための結合コンデンサが不要になり、部品点数を削減することができる。
【００５８】
この発明のクロック発振器の動作について、さらに詳細に説明する。
【００５９】
トランジスタＱ１，Ｑ２は電源電流の経路に対し直列に接続される。低周波発振回路３は疑似コレクタ接地回路として発振する。疑似コレクタ回路とは、直流電流の経路の上流側にあるクロック発振回路２を含め、トランジスタＱ２のコレクタに接続される回路全体で実質的なコレクタの接地状態が実現される回路である。
【００６０】
コンデンサＣ４のインピーダンスは低周波発振回路３の発振周波数においてトランジスタＱ２のコレクタを接地させるほど小さくならない。よって、コンデンサＣ４は低周波信号の周波数において接地の機能を有さない。コンデンサＣ４は抵抗Ｒ４の一端（ノードＷ４）がクロック発振回路２の発振周波数において接地状態になる程度のインピーダンスに設定される。コンデンサＣ４はクロック発振回路２を安定して動作させるために用いられるものであり、高周波動作において抵抗Ｒ４の一端（ノードＷ４）を接地ノードに直接接続した状態と同じ状態をカスケード接続の上流側で実現するためのものである。
【００６１】
低周波発振回路３において直流電流Ｉ２は低周波発振に応じて変化する。よって直流電流Ｉ１も変化し、ノードＷ４の電位も低周波発振に応じて変化する。なお、ノードＷ２の電位も直流電流Ｉ２の変化に応じて多少は変化するが、トランジスタＱ１のコレクタ・エミッタ間の抵抗が抵抗Ｒ４に比べて小さいために、変化量は相対的に小さい。クロック発振回路２はコレクタ接地された（トランジスタＱ１のコレクタがコンデンサＣ１によって発振周波数において高周波的に接地された）発振回路であり、可変容量ダイオードＶＤを備える。可変容量ダイオードＶＤのカソードはトランジスタＱ１のエミッタに接続され、アノードはノードＷ４に接続される。ノードＷ４はコンデンサＣ４によって高周波的に接地される。よって、可変容量ダイオードＶＤはクロック発振回路２の中で完結した状態になり、外部から信号を入力するための端子を有さないことになる。
【００６２】
共振回路４およびコンデンサＣ２は共振回路を構成する。可変容量ダイオードＶＤは共振回路の負荷容量の一部であり、アノードがノードＷ４に接続されているためにトランジスタＱ２の発振動作によって生じた低周波信号に応じて静電容量を変化させる。よって、トランジスタＱ１のコルピッツ回路での高周波発振動作は低周波信号の周波数でＦＭ変調を受ける（なお、ＦＭ変調による搬送波、つまりクロック信号の広がり(deviation)はベッセル級数展開で示される）。ＦＭ変調を受けた結果、高周波出力スペクトルにおいてクロック信号のピークレベルが低下する。これはいわゆるＳＳＣの効果である。
【００６３】
なお、この発明では、一般的なＳＳＣのように三角波の低周波変調信号が用いられるものと限定するものではない。波形を限定しない変調波であっても、この発明ではＦＭ変調による電磁エネルギーの拡散効果（ＥＭＩ低減効果）が達成される。
【００６４】
図３は、図２の回路図の動作のうちの高周波発振動作をシミュレーション解析するためのモデルである。
【００６５】
図３に示されるように、可変容量ダイオードＶＤとして設けられたコンデンサの容量値は高周波の発振のみを確認するため固定値（４７ｐＦ）に設定される。なお、低周波発振回路の動作を止めるため抵抗Ｒ１０の抵抗値は１００ｋΩに設定され、コンデンサＣ４の容量値は１０００ｐＦに設定されている。
【００６６】
図４は、図３のモデルで得られたシミュレーション結果を示す図である。
【００６７】
図４ではトランジスタＱ１のベース電圧（ノードＷ１での電圧）の波形が示される。波形図は動作開始時を起点とし、２．８ミリ秒経過後から３．０ミリ秒経過後の間におけるベース電圧の変化を示す。時間の経過につれて振幅が増幅するが、これは一般的な発振開始波形と同様である。つまり波形図はクロック発振回路２が発振動作を行なっていることを示す。
【００６８】
図５は、図２の回路図の動作をシミュレーション解析するための別のモデルである。
【００６９】
図３と図５とを比較して、図５では、抵抗Ｒ１０の抵抗値が１００Ωに設定され、コンデンサＣ４の容量値が５００ｐＦに設定される点において図３と異なる。これは高周波の発振を止め、低周波の発振を可能にしてそれを確認するためである。
【００７０】
図６は、図５のモデルで得られたシミュレーション結果を示す図である。
【００７１】
図６に示されるように、波形Ｑ１ＥはトランジスタＱｌのエミッタ電圧（ノードＷ２の電圧）の変化を示し、波形Ｑ１ＢはトランジスタＱｌのベース電圧（ノードＷ１の電圧）の変化を示す。また、波形Ｑ２ＣはトランジスタＱ２のコレクタ電圧（ノードＷ４の電圧）の変化を示し、波形Ｑ２ＢはトランジスタＱ２のベース電圧（ノードＷ３の電圧）の変化を示す。変化の周期は低周波の発振周波数に対応している。波形Ｑ１Ｅよりも波形Ｑ２Ｃの振幅は大きい。なお、図６の各波形の振幅は、図４の波形の振幅と比較して大きくなる。
【００７２】
このように、低周波発振信号（波形Ｑ２Ｂ）に応じてノードＷ４の電圧（波形Ｑ２Ｃ）は大きく振幅する。一方、波形Ｑ１Ｅの振幅は波形Ｑ２Ｃに比較して小さい。これは既に述べたようにトランジスタＱ１のコレクタ−エミッタ間の抵抗値（約数十Ω程度）が抵抗Ｒ４の抵抗値よりも小さいので直流電流Ｉ１の変化に対するエミッタ電圧の変化がノードＷ４での電圧の変化よりも小さくなるためである。
【００７３】
低周波発振回路３で発生した低周波信号はトランジスタＱ２のコレクタ電圧をその発振周波数の逆数となる周期で増減させる。しかしトランジスタＱ１のエミッタ電圧はほとんど変化しない。よって可変容量ダイオードＶＤの静電容量はトランジスタＱ２のコレクタ電圧、つまりノードＷ４の電圧に応じて大きく変化する。
【００７４】
以上のように、実施の形態１によれば、ＰＬＬ回路を用いない、ジッタの少ない高いＱを持つ圧電発振器において、小さな回路規模(つまり少ない部品点数)で周波数スペクトルを拡散することが可能になる。
【００７５】
また、実施の形態１では電源電流の経路に対してクロック発振回路と低周波発振回路の直列に接続されているので各々の回路に電源電圧を供給する必要がなく、従来よりも消費電力を低減することが可能になる。
【００７６】
［実施の形態２］
図７は、実施の形態２のクロック発振器の回路図の例である。
【００７７】
図７に示されるように、クロック発振器１Ａは差動増幅回路である。
【００７８】
クロック発振器１Ａは、クロック発振回路２Ａを備える。クロック発振回路２Ａは電源ノードとノードＷ６との間に接続される抵抗Ｒ２Ａを含む点において図２のクロック発振回路２と異なる。さらに、クロック発振回路２Ａは、抵抗Ｒ２を備えていない点においてクロック発振回路２と異なる。抵抗Ｒ２ＡはトランジスタＱ１のコレクタから出力を取り出すために設けられる。クロック発振回路２Ａのその他の部分の構成は図２のクロック発振回路２と同様であるので以後の説明は繰り返さない。
【００７９】
クロック発振器１Ａは、さらに、低周波発振回路３を備える。低周波発振回路３は抵抗Ｒ２Ｂを備える点において図２の低周波発振回路３と異なる。抵抗Ｒ２Ｂは図２における抵抗Ｒ２と同様にトランジスタＱ２のベースバイアス抵抗である。低周波発振回路３の他の部分の構成は図２の低周波発振回路３の構成と同様であるので以後の説明は繰り返さない。
【００８０】
なお、トランジスタＱ１のベースには抵抗Ｒ１が接続され、トランジスタＱ２のベースには抵抗Ｒ２Ｂが接続されるが、トランジスタＱ１，Ｑ２のｈＦＥのばらつき対策や高温時における熱暴走の対策のため、それぞれのトランジスタのベースと接地ノードとの間にさらに抵抗が接続されてもよい。
【００８１】
クロック発振器１Ａは、さらに、平衡出力部ＤＦを備える。
【００８２】
平衡出力部ＤＦは、抵抗Ｒ６，Ｒ７と、トランジスタＱ３とを備える。抵抗Ｒ６は電源ノードとノードＷ７との間に接続される。抵抗Ｒ７は、電源ノードとトランジスタＱ３のベースとの間に接続される。トランジスタＱ３はコレクタがノードＷ７に接続され、エミッタがノードＷ４、つまりトランジスタＱ２のコレクタに接続される。
【００８３】
抵抗Ｒ６はトランジスタＱ３のコレクタから出力を取り出すための抵抗である。また、抵抗Ｒ７はトランジスタＱ３にベースバイアス電圧を印加するための抵抗である。なお、後述するようにトランジスタＱ３のコレクタ出力はトランジスタＱ１のコレクタ出力の増減に応じて変化する。
【００８４】
クロック発振器１Ａは、さらに、トランジスタＱ１，Ｑ３の出力を受け、出力端子ＱからトランジスタＱ３の出力を増幅した信号ＲＦを出力し、出力端子／ＱからトランジスタＱ１の出力を増幅した信号／ＲＦを出力する緩衝増幅部ＢＦＡを備える。なお、図７において符号の上に付される反転、相補等を指し示す記号を本明細書では記号「／」として表わすものとする。たとえば、本明細書において信号／ＲＦは信号ＲＦに対し位相が反転した信号であることを示す。
【００８５】
緩衝増幅部ＢＦＡは、抵抗Ｒ８、Ｒ９と、トランジスタＱ４，Ｑ５とを含む。トランジスタＱ４のベースはノードＷ７に接続され、コレクタは抵抗Ｒ８の一方端に接続される。同様に、トランジスタＱ５のベースはノードＷ６に接続され、コレクタは抵抗Ｒ９の一方端に接続される。抵抗Ｒ８の他方端および抵抗Ｒ９の他方端は電源ノードに接続される。抵抗Ｒ８，Ｒ９は低抵抗値の抵抗である。
【００８６】
トランジスタＱ４，Ｑ５の各エミッタはオープン（外部開放）であり、各エミッタからの出力はＥＣＬ(Emitter Coupled Logic)等価の平衡出力(非反転出力、及び反転出力)になる。
【００８７】
実施の形態２では、クロック発振回路２Ａおよび低周波発振回路３は差動増幅回路の一部である。低周波発振回路３は一般的な差動増幅回路における定電流源としても機能する。トランジスタＱ３に流れる直流電流をＩ３とすると、直流電流Ｉ１，Ｉ２，Ｉ３の間にはＩ１＋Ｉ３＝Ｉ２となる関係が成立する。トランジスタＱ２は高周波動作では定電流源として機能し、低周波動作では発振回路として機能する。
【００８８】
低周波発振回路３が通常用いられる定電流源であれば、図７に示される回路は平衡出力のクロック発振器となる。しかし、実施の形態２において定電流源は低周波発振回路としても動作する。直流電流Ｉ２は低周波信号によって変調されるので、直流電流Ｉ１も低周波信号によって変調される。トランジスタＱ１のコレクタ出力は低周波信号によって変調され、トランジスタＱ３のコレクタ出力はトランジスタＱ１のコレクタ出力に応じて変化する。よって信号ＲＦ，／ＲＦは周波数スペクトルが拡散されたクロック信号になる。
【００８９】
なお、コンデンサＣ４がクロック信号に対する完全な接地状態（つまり、クロック発振回路２の発振周波数においてインピーダンスがほぼ０になる状態）になるとクロック発振回路２Ａの出力はトランジスタＱ３に伝達されなくなるので、クロック発振器１Ａは差動増幅回路にならない。平衡出力を実現するため、コンデンサＣ４は不完全な接地状態（たとえば抵抗Ｒ４と同じだけの複素インピーダンスをコンデンサＣ４に持たせればよい）となる必要がある。
【００９０】
従来の差動増幅回路の場合、低周波発振回路と定電流回路とは個別に構成されていた。従来の差動増幅回路において、たとえば低周波発振回路と定電流回路とがトランジスタを１つずつ含むとすれば、あわせて２つのトランジスタが必要である。以上のように実施の形態２によれば、定電流源の役割を低周波発振回路に組み込むことによって、トランジスタＱ２が低周波発振回路に含まれるトランジスタとして動作するとともに定電流回路に含まれるトランジスタとしても動作する。つまり、従来の回路構成と比較してトランジスタが１つ不要になる。また、実施の形態１と同様に結合コンデンサが不要になる。よって、実施の形態２では従来の回路よりも部品点数が削減されることで消費電流の削減や回路基板面積の削減が可能になり、総合的なコストダウンを達成することが可能になる。
【００９１】
［実施の形態３］
図８は、実施の形態３のクロック発振器の回路図の例である。
【００９２】
図８に示されるように、クロック発振器１Ｂは差動増幅回路である。ただし、図７のクロック発振器１Ａと異なり、差動増幅回路から一つの信号のみが出力される。
【００９３】
クロック発振器１Ｂは、クロック発振回路２Ｂと、低周波発振回路３Ａと、定電流回路７とを備える。
【００９４】
クロック発振回路２Ｂは、抵抗Ｒ２を含まない点において図２のクロック発振回路２と異なる。また、クロック発振回路２Ｂは、抵抗Ｒ２Ａを含まない点において図７のクロック発振回路２Ａと異なる。その他の部分についてはクロック発振回路２，２Ａと同様であるので以後の説明は繰り返さない。ただし、この場合のコンデンサＣ４は高周波的にインピーダンスが０に近いものとする。
【００９５】
低周波発振回路３Ａは、抵抗Ｒ５の一方端が接地ノードに代えてノードＷ４に接続される点において図２，図７の低周波発振回路３と異なる。また、低周波発振回路３ＡはトランジスタＱ２のコレクタが電源ノードに接続される点において低周波発振回路３と異なる。さらに、低周波発振回路３Ａは抵抗Ｒ３に代えてトランジスタＱ２のベースと電源ノードとの間に接続される抵抗Ｒ３Ｂを含む点において低周波発振回路３と異なる。低周波発振回路３Ａの他の部分の構成は低周波発振回路３と同様であるので以後の説明は繰り返さない。
【００９６】
定電流回路７は、コレクタがノードＷ４に接続され、ベースがノードＷ８に接続され、エミッタが接地されるトランジスタＱ６と、電源ノードとノードＷ８との間に接続される抵抗Ｒ１０と、ノードＷ８と接地ノードとの間に接続される抵抗Ｒ１１とを備える。
【００９７】
トランジスタＱ６は差動増幅回路の定電流源として動作する。抵抗Ｒ１０，Ｒ１１は抵抗値の比に応じて電源電圧Ｖｃｃを分割したバイアス電圧をトランジスタＱ６のベースに供給するための抵抗である。
【００９８】
クロック発振器１Ｂは低周波発振信号において差動増幅回路として動作する。トランジスタＱ６に流れる直流電流をＩ６とすると、直流電流Ｉ１，Ｉ２，Ｉ６の間にはＩ１＋Ｉ２＝Ｉ６となる関係が成立し、かつ、直流電流Ｉ６は一定である。よって、直流電流Ｉ１，Ｉ２の増減は互いに逆になる（これは差動増幅回路の一般的性質である）。つまり、直流電流Ｉ２が低周波発振信号に同期して変化すると直流電流Ｉ１は直流電流Ｉ２と逆位相で変化する。
【００９９】
よって、実施の形態１，２と同様に、直流電流Ｉ１が直流電流Ｉ２によって変調される結果、信号ＲＦは周波数スペクトルが拡散されたクロック信号になる。
【０１００】
以上のように、実施の形態３によれば、実施の形態１と同様に従来の回路で必要であった結合コンデンサが不要になり、小さな回路規模で周波数スペクトルを拡散させることが可能になる。
【０１０１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【０１０２】
【図１】この発明のクロック発振器の基本構成を示す図である。
【図２】実施の形態１のクロック発振器の回路図の例である。
【図３】図２の回路図の動作のうちの高周波発振動作をシミュレーション解析するためのモデルである。
【図４】図３のモデルで得られたシミュレーション結果を示す図である。
【図５】図２の回路図の動作をシミュレーション解析するための別のモデルである。
【図６】図５のモデルで得られたシミュレーション結果を示す図である。
【図７】実施の形態２のクロック発振器の回路図の例である。
【図８】実施の形態３のクロック発振器の回路図の例である。
【図９】デジタル回路で構成される従来のクロック発振器のブロック図である。
【図１０】アナログ回路で構成される従来のクロック発振器のブロック図である。
【符号の説明】
【０１０３】
１，１Ａ，１Ｂ，１０１，１０１Ａ  クロック発振器、２，２Ａ，２Ｂ  クロック発振回路、３，３Ａ，１０３Ａ  低周波発振回路、４，１０４  共振回路、５  発振回路／変調回路、６，１０６  電源、７  定電流回路、１０３Ｂ  ＦＭ変調回路、１０３Ｃ  低周波発振回路／ＦＭ変調回路、１０５，１０５Ａ  発振回路、ＢＦＡ  緩衝増幅部、Ｃ０  結合コンデンサ、Ｃ１〜Ｃ７  コンデンサ、ＤＦ  平衡出力部、Ｌ１，Ｌ２  インダクタ、ＯＵＴ，Ｑ，／Ｑ  出力端子、Ｑ１〜Ｑ６  トランジスタ、Ｒ１〜Ｒ１１，Ｒ２Ａ，Ｒ２Ｂ，Ｒ３Ｂ  抵抗、ＶＣＣＩＮ  電源端子、ＶＤ  可変容量ダイオード、Ｗ１〜Ｗ８  ノード、Ｘ１  振動子。
【図１】
2006066942.tif 000003
【図２】
2006066942.tif 000004
【図３】
2006066942.tif 000005
【図４】
2006066942.tif 000006
【図５】
2006066942.tif 000007
【図６】
2006066942.tif 000008
【図７】
2006066942.tif 000009
【図８】
2006066942.tif 000010
【図９】
2006066942.tif 000011
【図１０】
2006066942.tif 000012