(57)【要約】【課題】  半導体装置の配線構造の微細化に対応して、ＬＴ法での歩留まり低下を防止し、ヒューズ部構造の信頼性を確保できる半導体装置及び半導体装置の製造方法を得ることを目的とする。【解決手段】  この発明の半導体装置は、メモリ部救済用の金属製のヒューズ配線を搭載しており、ヒューズ配線０１上にＳｉＣＮ膜０５、ビア層間絶縁膜０６、パッシベーション膜を形成後、パッシベーション膜をエッチングで除去し、ビア層間絶縁膜０６をエッチバックして除去する。その結果ヒューズ配線０１上にはＳｉＣＮ膜０５のみを備えている。【選択図】        図１
2006073891.tif 000002
【特許請求の範囲】
【請求項１】
金属製のヒューズ配線を搭載し、ヒューズ配線上にはＳｉＣＮ膜のみが形成されていることを特徴とする半導体装置。
【請求項２】
金属製のヒューズ配線を搭載し、ヒューズ配線上にはＳｉＣＮ膜または窒化膜が形成され、その上に、ＬＴ実施する時のブローマージンを十分確保できる膜厚量を有する酸化膜が形成されていることを特徴とする半導体装置。
【請求項３】
金属製のヒューズ配線を搭載し、ヒューズ配線上にはＳｉＣＮ膜または窒化膜を形成し、前記ヒューズ配線が単層の配線層とその下層であるビアホール、または複数の配線層とその配線層の中間にあるビアホールから形成されることを特徴とする半導体装置。
【請求項４】
ダマシンプロセスの過程で金属製のヒューズ配線と、ヒューズ配線上のＳｉＣＮ膜、更にその上のビア層間絶縁膜を形成する工程と、
前記ビア層間絶縁膜上にパッシベーション膜を形成する工程と、
ヒューズ部上の前記パッシベーション膜をエッチングして除去する工程と、
前記ビア層間絶縁膜をエッチバックして除去する工程とを有することを特徴とする半導体装置の製造方法。
【請求項５】
ダマシンプロセスの過程で金属製のヒューズ配線と、ヒューズ配線上のＳｉＣＮ膜または窒化膜、更にその上のビア層間絶縁膜を形成する工程と、
前記ビア層間絶縁膜上にパッシベーション膜を形成する工程と、
ヒューズ部上の前記パッシベーション膜をエッチングして除去する工程と、
前記ビア層間絶縁膜をエッチバックして除去する工程と、
前記ＳｉＣＮ膜または窒化膜上に酸化膜を形成する工程と、
ヒューズ部上に写真製版してレジストを形成する工程と、
エッチングにより、ヒューズ部上のレジストを除去すると共に、ヒューズ部上の前記酸化膜の膜厚を制御する工程とを有することを特徴とする半導体装置の製造方法。
【請求項６】
ダマシンプロセスの過程で金属製のヒューズ配線と、ヒューズ配線上のＳｉＣＮ膜または窒化膜、更にその上のビア層間絶縁膜を形成する工程と、
前記ビア層間絶縁膜上にパッシベーション膜を形成する工程と、
ヒューズ部上の前記パッシベーション膜をエッチングして除去する工程と、
前記ビア層間絶縁膜をエッチバックして除去する工程と、
ヒューズ部以外の領域上に写真製版によりレジストを形成する工程と、
酸化膜を形成する工程と、
リフトオフしてヒューズ部以外の領域上の前記レジストとその上の酸化膜を除去する工程と、
エッチングによりヒューズ部上の前記酸化膜の膜厚を制御する工程とを有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の構造微細化に伴い歩留まり低下するＬＴ（Ｌａｓｅｒ−Ｔｒｉｍｍｉｎｇ）法において、メモリ部救済方法の歩留まり向上のための半導体装置及び同半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体製造方法において、メモリ部の不良救済の歩留まりは、チップの救済率に直結するため、高い歩留まり性が要求される。その救済方法のひとつであるＬＴ法は、冗長回路に設けられたヒューズ配線にレーザー光を照射して切断する方法であり、不良部分を正常に機能する回路から切り離すことができる。この方法においては、所望のヒューズ配線のみを電気的に非導通にすることが要求される。通常、レーザー光の照射を行うヒューズ部構造（ヒューズ配線、酸化膜の材料、配線幅、配線下シールド層の有無、またその高さ、配線高さ、配線上絶縁膜の膜厚等）によりレーザ光照射条件（エネルギー、偏光モード、照射時間等）の最適化が必要である。そして、このレーザー光照射条件のマージン幅により歩留まりは大きく影響される。特に、ヒューズ配線の配線高さが低くかつ配線上絶縁膜の膜厚がそれに比べて厚い場合、レーザー光照射条件のマージン幅が狭くなるので最適化が困難である。その結果、レーザー光がヒューズ配線まで十分に届かずにヒューズ配線の未切断が発生して電気的非導通が確保できなくなる状態や、レーザー光の照射幅、即ち切断径が大きくなり所望のヒューズ配線以外も切断してしまう状態（ビッグホール）、等の不良形態が発生して歩留まりが低下する。
【０００３】
従来は、最上層配線の一層下の金属配線をヒューズ配線として形成する方法において、ヒューズ配線上絶縁膜の膜厚制御をする手段として、ヒューズ配線上に形成された絶縁膜をエッチバックすることにより所望の絶縁膜の膜厚を得る方法を用いてきた。そして、膜厚制御性を高めるために予めエッチバック前の絶縁膜厚さを測定しておき、その測定値によりエッチング時間を決定する方法を用いていた。
【０００４】
また、最上層配線層に設けられたヒューズ配線上に酸化膜、窒化膜の二相から成る保護膜（パッシベーション膜）を形成し、エッチング処理無しでレーザー光の照射を行い、ヒューズ配線を切断する方法が開示されている（例えば、特許文献１参照）。
【０００５】
一方では、ヒューズ部（ヒューズ配線周辺部）の形状に着目し、ヒューズブロー（ヒューズの切断）を行い易くするための凹部をヒューズ部上方に設け、ヒューズ部を前記凹部の底部の幅及び長さより短く、かつ、レーザー光径より広い配線幅を有するように形成して、ヒューズ配線切断の精度を向上させる方法が開示されている（例えば、特許文献２参照）。
【０００６】
【特許文献１】特開２００２−１１０７９９号公報
【特許文献２】特開２００３−３１８２６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
前述のＬＴ法を用いるメモリ部救済方法では高歩留まりを要求されるので、レーザ光照射条件のマージン幅の拡大が必須である。そのためにはヒューズ部構造の最適化が要求されるが、近年の半導体装置の急速な微細化に対して、従来のヒューズ配線上絶縁膜の膜厚制御法では、同一ウエハ内やロット間においてデポ膜厚（形成された膜厚）及びエッチング量のバラツキを包含することが問題となっていた。従って、今後の半導体装置の構造微細化に対応した、より制御性の高い膜厚制御法を得ることが課題であった。
【０００８】
更に、ＬＴ実施しないヒューズ配線の信頼性を確保するためにも、ヒューズ配線上絶縁膜の形成は不可欠であるため、その膜厚バラツキ制御の向上も課題であった。
【０００９】
その一方で、ヒューズ配線高さが薄い場合に、レーザー光照射条件に十分なマージン幅を与えるだけの制御性が得られないという問題があった。本問題に関しては、前述のヒューズ配線上絶縁膜の膜厚制御のみでは解決が困難であり、ヒューズ配線高さを如何に確保するかも課題となっていた。
【００１０】
この発明は上記のような課題を解決するためになされたもので、半導体装置の配線構造の微細化に対応して、ＬＴ法での歩留まり低下を防止し、ヒューズ部構造の信頼性を確保できる半導体装置及び半導体装置の製造方法を得ることを目的とする。
【課題を解決するための手段】
【００１１】
この発明の半導体装置は、メモリ部救済用の金属製のヒューズ配線を搭載しており、ヒューズ配線上の絶縁膜をエッチバックすることによりヒューズ配線上絶縁膜の膜厚を制御している。その結果ヒューズ配線上にはＳｉＣＮ膜のみを備えている。
【発明の効果】
【００１２】
この発明によれば、ヒューズ配線上にＳｉＣＮ膜のみを形成しているので、その表面にビア層間絶縁膜を形成した場合には、ビア層間絶縁膜とＳｉＣＮ膜の選択比が高いエッチングが可能である。従って、ＳｉＣＮ膜でのエッチストップが可能となる。また、ヒューズ配線高さに対して配線上絶縁膜が薄く、かつ膜厚バラツキの少ない構造を得ることができる。その結果、ＬＴ法での歩留まり性が向上し、歩留まりの高いメモリ部救済方法が得られるという効果がある。
【発明を実施するための最良の形態】
【００１３】
実施の形態１．
以下、この発明の実施の形態１について説明する。図１は本発明の実施の形態１に係る半導体装置におけるヒューズ配線周辺部、以下ヒューズ部の断面図を、図２は同パッド周辺部、以下パッド部の断面図を示す。先ず、周知の製造技術を用いて、トランジスタや抵抗体などを基板上に形成する。その後周知の製造技術を用いて、コンタクトホール、配線、ビアホールを最上配線層下まで形成する。パッド部において、パッド１２は最上配線層に設けられ、最上配線層の一層下の配線層１０とパッド１２を接続するビアホール１１が設けられている。一方ヒューズ部においては、最上配線層の一層下の配線層をヒューズ配線０１とする。また、ビアホール１１はヒューズ部には形成しない。
【００１４】
実施の形態１では、配線層を形成するダマシンプロセスにおいて、最上配線層とその一層下の配線層１０を区切る膜としてＳｉＣＮ膜０５を形成する。更に最上配線層とその一層下の配線層１０を接続するビアホール１１を形成する過程で、ビア層間絶縁膜０６、例えば１０００ｎｍ程度の厚さの酸化膜だけを形成する。ビアホール（例えばタングステン）、最上配線層（例えばアルミニウム）を周知の技術によって形成する。その後、パッシベーション膜となる絶縁膜、例えばパッシベーション酸化膜０７とパッシベーション窒化膜０８の複合膜を形成後、パッド部及び、ヒューズ部のみをエッチングし前記パッシベーション膜を除去する。この時、ヒューズ部上にはＳｉＣＮ膜０５とビア層間絶縁膜０６が残っており、エッチバックによりビア層間絶縁膜０６を除去する。更にポリイミド膜０９を形成後、パッド部及びヒューズ部上のポリイミド膜０９をエッチングで除去して開口することで、ヒューズ配線０１上にＳｉＣＮ膜０５のみを形成した構造を得ることができる。この状態が図１（ヒューズ部）、図２（パッド部）で示される。
【００１５】
以上のように、実施の形態１によれば、ヒューズ配線０１上にＳｉＣＮ膜０５のみを形成しているので、その表面にビア層間絶縁膜を形成した場合には、ビア層間絶縁膜とＳｉＣＮ膜の選択比が高いエッチングが可能である。従って、ＳｉＣＮ膜でのエッチストップが可能となる。また、ヒューズ配線高さに対して配線上絶縁膜が薄く、かつ膜厚バラツキの少ない構造を得ることができる。その結果、ＬＴ法での歩留まり性が向上し、歩留まりの高いメモリ部救済方法が得られるという効果がある。
【００１６】
実施の形態２．
以下、この発明の実施の形態２を説明する。図３はパッド部のみ開口するようにレジスト形成した状態のヒューズ部断面図であり、図４は同状態のパッド部の断面図である。また、図５はヒューズ部のみ開口しないようにレジスト形成した状態のヒューズ部の断面図であり、図６は同状態でのパッド部断面図である。先ず、周知の製造技術を用いて、トランジスタや抵抗体などを基板上に形成する。その後周知の製造技術を用いて、コンタクトホール、配線、ビアホールを最上配線層下まで形成する。パッド部において、パッド１２は最上配線層に設けられ、最上配線層の一層下の配線層１０とパッド１２を接続するビアホール１１が設けられている。一方ヒューズ部においては、最上配線層の一層下の配線層をヒューズ配線０１とする。また、ビアホールはヒューズ部には形成しないようにする。
【００１７】
実施の形態２では、配線層を形成するダマシンプロセスにおいて、配線、ビアホールを区切る膜としてＳｉＣＮ膜１３を形成する。更に最上配線層とその一層下の配線層１０を接続するビアホール１１を形成する過程で、ビア層間絶縁膜０６、例えば１０００ｎｍ程度の厚さの酸化膜だけが形成されるようにする。ビアホール（例えばタングステン）、最上配線層（例えばアルミニウム）を周知の技術によって形成する。その後、パッシベーション膜となる絶縁膜、例えばパッシベーション酸化膜０７とパッシベーション窒化膜０８の複合膜を形成後、パッド部及び、ヒューズ部のみをエッチングし前記パッシベーション膜を除去する。この時、ヒューズ部上にはＳｉＣＮ膜１３とビア層間絶縁膜０６が残っており、エッチバックを追加することによりビア層間絶縁膜０６を除去する。ここまでは実施の形態１のポリイミド膜０９形成前までと同工程であり、ヒューズ配線上０１にＳｉＣＮ膜１３のみを形成した構造を有している。
【００１８】
その後、所望の膜厚の絶縁膜、即ちＬＴ実施する時のブローマージンを十分確保できる膜厚量を有する、例えば１００ｎｍ程度の酸化膜１４を形成する。その後ポリイミド膜０９を形成後に、エッチングでパッド部上、及びヒューズ部上のポリイミド膜０９を除去して同部分を開口する。
【００１９】
次に、パッド部のみ開口したマスク（図３、４参照）またはヒューズ部のみ開口しないマスク（図５、６参照）で写真製版を行い、レジスト１５を形成する。図７は図３、５の状態からエッチング、レジスト除去した状態であり、図８は図４、６の状態からエッチング、レジスト除去した状態である。図７、８に示すように、エッチングでヒューズ部をレジスト１５（図３、５参照）で保護し、パッド部上の酸化膜１４を除去することによって、ヒューズ部上の酸化膜１４を膜厚制御する。その結果、ヒューズ部上に膜厚バラツキの少ない一定膜厚の酸化膜１４を有する構造を得ることができる。
【００２０】
なお、この過程において、ポリイミド膜０９の形成後ヒューズ部及びパッド部を開口する工程と、酸化膜１４に対する写真製版とエッチングの工程の順序を入れ替えることが可能である。また、ＳｉＣＮ膜１３は窒化膜であってもよい。更に、酸化膜１４は窒化膜であってもよい。
【００２１】
以上のように、実施の形態２によれば、ヒューズ配線高さに対して配線上絶縁膜が薄く、かつ膜厚バラツキの少ない構造を得ることができる。その結果、ＬＴ法での歩留まり性が向上し、歩留まりの高いメモリ部救済方法が得られるという効果がある。更に、前述の１００ｎｍ程度の薄い酸化膜（または窒化膜）を形成することで、少ない膜厚バラツキを得られる効果がある。
【００２２】
実施の形態３．
以下、この発明の実施の形態３を説明する。実施の形態３は、実施の形態２のエッチバックでビア層間絶縁膜０６を除去する工程までとは、同じ工程を経る。従って、実施の形態２との同工程部分の説明は省略し、それ以後の工程についてのみ説明する。図９、１０は、パッド部のみに写真製版によりレジスト形成した後、その上に酸化膜１４を形成したヒューズ部、パッド部の断面図を示す。一方で、図１１、１２は、ヒューズ部以外の領域に写真製版によりレジストを形成した後に、酸化膜１４を形成したヒューズ部、パッド部を示す。ここで、酸化膜１４は、ＬＴ実施する時のブローマージンを十分確保できる１００ｎｍ程度の膜厚量を有している。
【００２３】
図９、１０の状態から、レジスト剥離液によりリフトオフを行いパッド部上のレジスト１５とその上の酸化膜１４を除去する。或いは、図１１、１２の状態から、リフトオフによりヒューズ部以外の領域上のレジスト１５とその上の酸化膜１４を除去する。その後にポリイミド膜（図示せず）を形成後、パッド部及びヒューズ部をエッチングによりポリイミド膜を除去、開口すると共に、ヒューズ部上の酸化膜１４を膜厚制御する。その結果、ヒューズ部上に膜厚バラツキの少ない一定膜厚の酸化膜１４を有する、図７、８とほぼ同様の構造を得ることができる。
【００２４】
なお、ＳｉＣＮ膜１３は窒化膜であってもよい。また、酸化膜１４は窒化膜であってもよい。
【００２５】
以上のように、実施の形態３によれば、ヒューズ配線高さに対して配線上絶縁膜が薄く、かつ膜厚バラツキの少ない構造を得ることができる。その結果、ＬＴ法での歩留まり性が向上し、歩留まりの高いメモリ部救済方法が得られるという効果がある。更に、前述の１００ｎｍ程度の薄い酸化膜を形成することで、少ない膜厚バラツキを得られる効果がある。
【００２６】
実施の形態４．
以下、この発明の実施の形態４を説明する。図１３は実施の形態４に係るヒューズ配線構造の断面図を示している。まず、周知の製造技術を用いて、トランジスタや抵抗体などを基板上に形成する。その後周知の製造技術を用いて、コンタクトホール、配線、ビアホールを最上配線層下まで形成する。図１３中で左から順に、最上配線層の一層下の単層ヒューズ配線１６、同配線と溝状ビアホールを組み合わせたヒューズ配線１７、更に溝状ビアホールとその上下の二層配線を組み合わせたヒューズ配線１８を示している。
【００２７】
実施の形態４では、ダマシンプロセスにおいて、配線、ビアホールを区切る膜として、ＳｉＣＮ膜または窒化膜（配線上絶縁膜０２）を形成する。この際に、ヒューズ配線層を最上配線層の一層下の単層ヒューズ配線１６だけではなく、その下のビアホールを溝状に形成することで、見かけ上、配線高さの厚いヒューズ配線１７を形成する。更に、ビアホール下の配線層もヒューズ配線層として含めるようにヒューズ配線１８を形成することもできる。ただし、キャッピング膜（配線上絶縁膜０２）としてＳｉＣＮ膜または窒化膜を用いることとする。最後に、ビア層間絶縁膜及びビアホール、最上配線層、パッシベーション層、ポリイミド層を周知の製造技術により形成する。
【００２８】
以上のように、実施の形態４によれば、ヒューズ配線高さを厚くすることができ、それによりＬＴのレーザー光照射条件のマージン幅を拡大することができる。その結果ＬＴ法の歩留まりを大きく向上させる効果が得られる。
【図面の簡単な説明】
【００２９】
【図１】この発明の実施の形態１に係る半導体装置のヒューズ部構造の断面図である。
【図２】この発明の実施の形態１に係る半導体装置のパッド部構造の断面図である。
【図３】この発明の実施の形態２に係る半導体装置のヒューズ部構造の断面図である。
【図４】この発明の実施の形態２に係る半導体装置のパッド部構造の断面図である。
【図５】この発明の実施の形態２に係る半導体装置のヒューズ部構造の断面図である。
【図６】この発明の実施の形態２に係る半導体装置のパッド部構造の断面図である。
【図７】この発明の実施の形態２に係る半導体装置のヒューズ部構造の断面図である。
【図８】この発明の実施の形態２に係る半導体装置のパッド部構造の断面図である。
【図９】この発明の実施の形態３に係る半導体装置のヒューズ部構造の断面図である。
【図１０】この発明の実施の形態３に係る半導体装置のパッド部構造の断面図である。
【図１１】この発明の実施の形態３に係る半導体装置のヒューズ部構造の断面図である。
【図１２】この発明の実施の形態３に係る半導体装置のパッド部構造の断面図である。
【図１３】この発明の実施の形態４に係る半導体装置のヒューズ配線構造の断面図である。
【符号の説明】
【００３０】
０１  ヒューズ配線、０２  配線上絶縁膜、０５  ＳｉＣＮ膜、０６  ビア層間絶縁膜、０７  パッシベーション酸化膜、０８  パッシベーション窒化膜、０９  ポリイミド膜、１０  最上配線層の一層下の配線層、１１  ビアホール、１２  パッド、１３  ＳｉＣＮ膜、１４  酸化膜、１５  レジスト、１６  ヒューズ配線、１７  ヒューズ配線、１８  ヒューズ配線。
【図１】
2006073891.tif 000003
【図２】
2006073891.tif 000004
【図３】
2006073891.tif 000005
【図４】
2006073891.tif 000006
【図５】
2006073891.tif 000007
【図６】
2006073891.tif 000008
【図７】
2006073891.tif 000009
【図８】
2006073891.tif 000010
【図９】
2006073891.tif 000011
【図１０】
2006073891.tif 000012
【図１１】
2006073891.tif 000013
【図１２】
2006073891.tif 000014
【図１３】
2006073891.tif 000015