(57)【要約】【課題】  本発明は、選択ソースラインと共通ソースライン間の漏れ電流を著しく減少させることが可能な半導体素子のパッシベーション膜形成方法及び半導体素子のパッシベーション膜構造を提供することを目的としている。【解決手段】  半導体基板上に金属配線を形成する段階と、前記金属配線上にプラズマによる損傷を緩衝することが可能な第１パッシベーション膜のバッファ酸化膜を形成する段階と、前記バッファ酸化膜上に第２パッシベーション膜の高密度プラズマ（ＨＤＰ）膜を形成する段階と、前記第２パッシベーション膜上に第３パッシベーション膜を形成する段階とを含んで半導体素子のパッシベーション膜を形成する構成としたことを特徴とする。【選択図】      図２
2006032894.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に金属配線を形成する段階と、
前記金属配線上にプラズマによる損傷を緩衝することが可能な第１パッシベーション膜のバッファ酸化膜を形成する段階と、
前記バッファ酸化膜上に第２パッシベーション膜の高密度プラズマ（ＨＤＰ）膜を形成する段階と、
前記第２パッシベーション膜上に第３パッシベーション膜を形成する段階と、
を含むことを特徴とする半導体素子のパッシベーション膜形成方法。
【請求項２】
前記バッファ酸化膜及び前記高密度プラズマ膜は同一のチャンバでインシチューにて形成することを特徴とする請求項１記載の半導体素子のパッシベーション膜形成方法。
【請求項３】
前記バッファ酸化膜は、プラズマ状態のイオンが物理的に前記半導体基板と衝突することなく化学的反応によって形成されるように、バイアスパワーを印加しないか或いは１０００Ｗよりは低いバイアスパワーを印加して形成することを特徴とする請求項１記載の半導体素子のパッシベーション膜形成方法。
【請求項４】
前記バッファ酸化膜は、シリコン酸化膜で形成し、シリコンソースガスとしてシランガス（ＳｉＨ４）を用い、酸素ソースガスとして酸素（Ｏ２）を用いて形成することを特徴とする請求項１記載の半導体素子のパッシベーション膜形成方法。
【請求項５】
前記バッファ酸化膜は、シリコンソースガスと酸素ソースガスを注入して２５０℃以上、且つ４００℃以下の温度と１ｍＴｏｒｒ以上、且つ１５ｍＴｏｒｒ以下の圧力で１０００Ｗ以上、且つ５０００Ｗ以下のソースパワーと０Ｗ以上、且つ１０００Ｗ以下のバイアスパワーを印加して形成することを特徴とする請求項１記載の半導体素子のパッシベーション膜形成方法。
【請求項６】
前記シリコンソースガスはシランガスであり、前記酸素ソースガスは酸素ガスであり、前記シリコンソースガスは１０ｓｃｃｍ以上、且つ１００ｓｃｃｍ以下の流量で注入し、前記酸素ソースガスは１５ｓｃｃｍ以上、且つ２００ｓｃｃｍ以下の流量で注入して前記バッファ酸化膜を形成することを特徴とする請求項５記載の半導体素子のパッシベーション膜形成方法。
【請求項７】
前記バッファ酸化膜は、前記高密度プラズマ膜の形成時にプラズマ電荷が前記金属配線に浸透することを十分防ぐことができる５０Å以上、且つ２０００Å以下程度の厚さに形成することを特徴とする請求項１記載の半導体素子のパッシベーション膜形成方法。
【請求項８】
前記高密度プラズマ膜は、シランガスと酸素ガスを注入して２５０℃以上、且つ４００℃以下の温度と１ｍＴｏｒｒ以上、且つ１５ｍＴｏｒｒ以下の圧力で１０００Ｗ以上、且つ５０００Ｗ以下のソースパワーと１０００Ｗ以上、且つ４０００Ｗ以下のバイアスパワーを印加して形成することを特徴とする請求項１記載の半導体素子のパッシベーション膜形成方法。
【請求項９】
前記シランガスは３０ｓｃｃｍ以上、且つ１５０ｓｃｃｍ以下の流量で注入し、前記酸素ガスは４０ｓｃｃｍ以上、且つ３００ｓｃｃｍ以下の流量で注入して前記高密度プラズマ膜を形成することを特徴とする請求項８記載の半導体素子のパッシベーション膜形成方法。
【請求項１０】
前記第３パッシベーション膜はシリコン窒化膜で形成することを特徴とする請求項１記載の半導体素子のパッシベーション膜形成方法。
【請求項１１】
前記シリコン窒化膜は、ＰＥＣＶＤ(Plasma Enhanced-Chemical Vapor Deposition)法で形成し、シリコンソースガスと窒素ソースガスを注入して３００℃以上、且つ４００℃以下の温度と１Ｔｏｒｒ以上、且つ２０Ｔｏｒｒ以下の圧力で３００Ｗ以上、且つ２０００Ｗ以下の高周波パワーを印加して形成することを特徴とする請求項１０記載の半導体素子のパッシベーション膜形成方法。
【請求項１２】
金属配線の形成された半導体基板上に、前記金属配線によって発生した段差に沿って形成され、プラズマによる損傷を緩衝することが可能なバッファ酸化膜と、
前記バッファ酸化膜上に前記金属配線間のギャップを埋め込む程度の厚さに形成された高密度プラズマ（ＨＤＰ）膜と、
前記高密度プラズマ膜上に備えられ、外部から水分が浸透することを防ぐ役割をする窒化膜と、
を有し、
前記バッファ酸化膜、前記高密度プラズマ膜及び前記窒化膜からなる３層の構造を有することを特徴とする半導体素子のパッシベーション膜構造。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法及び半導体素子の構造に係り、さらに詳しくは、選択ソースラインと共通ソースライン間の漏れ電流を著しく減少させることが可能な半導体素子のパッシベーション膜形成方法及び半導体素子のパッシベーション膜構造に関する。
【背景技術】
【０００２】
半導体メモリ素子は、電気の供給が中断されると、記憶された情報が消滅する揮発性メモリ(volatile memory)素子と、電気の供給が中断されても、情報を継続的に保たせることが可能な不揮発性メモリ(non-volatile memory)素子とに区別される。不揮発性メモリ素子には、ＥＰＲＯＭ(Erasable Programmable Read Only Memory)、ＥＥＰＲＯＭ(Electrically Erasable Programmable Read Only Memory)、フラッシュメモリ(Flash Memory)などがある。
【０００３】
フラッシュメモリ素子は、セルの構成によってＮＯＲ型とＮＡＮＤ型に区分される。ＮＡＮＤ型フラッシュメモリのセルアレイ領域は、複数のストリングからなり、１本のストリングに１６個または３２個のセルが連結される。各ストリングは、直列連結されたストリング選択トランジスタ、複数個のセルトランジスタ及び接地選択トランジスタから構成される。ストリング選択トランジスタのドレイン領域はビットラインに接続され、接地選択トランジスタのソース領域は共通ソースラインに接続される。
【０００４】
このようなＮＡＮＤ型フラッシュメモリ素子において、パッシベーション膜(passivation layer)として高密度プラズマ(High Density Plasma：以下「ＨＤＰ」という)膜を使用している。前記ＨＤＰ膜はＣＶＤ(Chemical Vapor Deposition)法で形成して金属配線の間を絶縁している。ところが、ＨＤＰ膜をＣＶＤ法で蒸着するとき、プラズマ電荷(plasma charge)が金属配線を介して半導体素子の内部に浸透し、これは、結局、選択ソースライン(Selective Source Line)と共通ソースライン(Common Source Line)間の漏れ電流を基準値（例えば、５×１０−１２Ａ）以上発生させる原因になっている。選択ソースラインと共通ソースラインとの間が絶縁膜で分離されているため、基準値以上の漏れ電流が発生しなければならない。しかし、実際、金属配線工程まで行ったウェーハでは、基準値以上の漏れ電流が発生しないが、ＨＤＰ膜の形成工程を行った以後には漏れ電流が多量発生している。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、選択ソースラインと共通ソースライン間の漏れ電流を著しく減少させることが可能な半導体素子のパッシベーション膜形成方法を提供することにある。
【０００６】
本発明の他の目的は、選択ソースラインと共通ソースライン間の漏れ電流を著しく減少させることが可能な半導体素子のパッシベーション膜構造を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明は、半導体基板上に金属配線を形成する段階と、前記金属配線上にプラズマによる損傷を緩衝することが可能な第１パッシベーション膜のバッファ酸化膜を形成する段階と、前記バッファ酸化膜上に第２パッシベーション膜の高密度プラズマ（ＨＤＰ）膜を形成する段階と、前記第２パッシベーション膜上に第３パッシベーション膜を形成する段階とを含む、半導体素子のパッシベーション膜形成方法を提供する。
【０００８】
前記バッファ酸化膜及び前記高密度プラズマ膜は同一のチャンバでインシチューにて形成することが好ましい。
【０００９】
前記バッファ酸化膜は、プラズマ状態のイオンが物理的に前記半導体基板と衝突することなく化学的反応によって形成されるように、バイアスパワーを印加しないか或いは１０００Ｗよりは低いバイアスパワーを印加して形成する。
【００１０】
前記バッファ酸化膜はシリコン酸化膜で形成し、シリコンソースガスとしてシラン（ＳｉＨ４）ガスを用い、酸素ソースガスとして酸素（Ｏ２）を用いて形成することができる。
【００１１】
前記バッファ酸化膜は、シリコンソースガスと酸素ソースガスを注入して２５０℃以上、且つ４００℃以下の温度と１ｍＴｏｒｒ以上、且つ１５ｍＴｏｒｒ以下の圧力で１０００Ｗ以上、且つ５０００Ｗ以下のソースパワーと０Ｗ以上、且つ１０００Ｗ以下のバイアスパワーを印加して形成することができる。前記シリコンソースガスはシランガスであり、前記酸素ソースガスは酸素ガスであり、前記シリコンソースガスは１０ｓｃｃｍ以上、且つ１００ｓｃｃｍ以下の流量で注入し、前記酸素ソースガスは１５ｓｃｃｍ以上、且つ２００ｓｃｃｍ以下の流量で注入して前記バッファ酸化膜を形成することができる。
【００１２】
前記バッファ酸化膜は、前記高密度プラズマ膜の形成時にプラズマ電荷が前記金属配線に浸透することを十分防ぐことができる程度の厚さに形成する。
【００１３】
前記高密度プラズマ膜は、シランガスと酸素ガスを注入して２５０℃以上、且つ４００℃以下の温度と１ｍＴｏｒｒ以上、且つ１５ｍＴｏｒｒ以下の圧力で１０００Ｗ以上、且つ５０００Ｗ以下のソースパワーと１０００Ｗ以上、且つ４０００Ｗ以下のバイアスパワーを印加して形成することができる。前記シランガスは３０ｓｃｃｍ以上、且つ１５０ｓｃｃｍ以下の流量で注入し、前記酸素ガスは４０ｓｃｃｍ以上、且つ３００ｓｃｃｍ以下の流量で注入して前記高密度プラズマ膜を形成することができる。
【００１４】
前記第３パッシベーション膜はシリコン窒化膜で形成することができる。前記シリコン窒化膜は、ＰＥＣＶＤ(Plasma Enhanced-Chemical Vapor Deposition)法で形成し、シリコンソースガスと窒素ソースガスを注入して３００℃以上、且つ４００℃以下の温度と１Ｔｏｒｒ以上、且つ２０Ｔｏｒｒ以下の圧力で３００Ｗ以上、且つ２０００Ｗ以下の高周波パワーを印加して形成することができる。
【００１５】
また、本発明は、金属配線の形成された半導体基板上に、前記金属配線によって発生した段差に沿って形成され、プラズマによる損傷が緩衝できるように備えられたバッファ酸化膜と、前記バッファ酸化膜上に前記金属配線間のギャップを埋め込む程度の厚さに形成された高密度プラズマ（ＨＤＰ）膜と、前記高密度プラズマ膜上に備えられ、外部から水分が浸透することを防ぐ役割をする窒化膜とを含み、前記バッファ酸化膜、前記高密度プラズマ膜及び前記窒化膜からなる３層の構造を有する半導体素子のパッシベーション膜構造を提供する。
【発明の効果】
【００１６】
本発明によれば、ＨＤＰ膜を形成する前にバッファ酸化膜を形成することにより、選択ソースラインと共通ソースライン間の漏れ電流を著しく減少させることができる。
【発明を実施するための最良の形態】
【００１７】
以下、添付図面を参照して、本発明に係る実施例を詳細に説明する。ところが、これらの実施例は、当該技術分野で通常の知識を有する者に本発明を十分理解させるために提供されるもので、様々な形に変形でき、本発明の範囲を限定するものではない。下記の説明において、ある層が他の層の上に在ると記載される場合、前記他の層の直上に存在することもあり、或いはその間に第３の層が介在されることもある。また、図面における各層の厚さ又は大きさは説明の便宜及び明確性のために誇張された。図面上において、同一の符号は同一の要素を意味する。
【００１８】
金属配線の形成後に漏れ電流を測定したときには漏れ電流特性が正常であるが、パッシベーション膜の形成後には漏れ電流が急激に増加する。これは、高密度プラズマ（ＨＤＰ）膜を蒸着するときに発生するプラズマ電荷が漏れ電流特性に悪影響を及ぼすためである。第２パッシベーション膜であるＨＤＰ膜を蒸着するとき、金属配線を埋め込むために高いバイアスパワー(Bias Power)を用いて蒸着したが、これにより漏れ電流特性が悪くなるものとの実験結果が出た。これを解決するためには、第２パッシベーション膜であるＨＤＰ膜を蒸着する前に、プラズマによる損傷を防ぐことが可能なバッファ(buffer)酸化膜を使用することが必要である。
【００１９】
バッファ酸化膜は、ＨＤＰ膜蒸着工程でインシチュー（Ｉｎ−Ｓｉｔｕ）にて蒸着する。すなわち、ＨＤＰ膜蒸着の初期段階でバッファ酸化膜を形成した後、後続工程で金属配線間のギャップを埋め込むことが可能なＨＤＰ膜蒸着工程を行う。このためには、バッファ酸化膜を形成する段階では、基板に加えるバイアスパワーを最小化させなければならない。すなわち、バイアスパワーを最小化し或いは使用しないことにより、プラズマ状態のイオンが物理的に半導体基板と衝突することなく化学的反応によって酸化膜が形成されるようにしなければならない。この原理を用いると、バッファ酸化膜の蒸着時に金属配線が受ける物理的な損傷を最大限抑制することができ、選択ソースライン(Selective Source Line)と共通ソースライン(Common Source Line)との間に漏れ電流が発生する現象を抑制することができる。
【００２０】
図１（ａ）はＮＡＮＤ型フラッシュメモリ素子のセルアレイ領域の一部分に対する等価回路図である。
【００２１】
図１（ａ）を参照すると、ＮＡＮＤ型フラッシュメモリのセルアレイ領域は、複数本のストリング、例えば第１〜第４ストリングＳ１、Ｓ２、Ｓ３、Ｓ４から構成され、１本のストリングに１６個または３２個のセルが連結される。各ストリングは、ストリング選択トランジスタＳＳＴ、複数個のセルトランジスタＣ１、…、Ｃｎ及び接地選択トランジスタＧＳＴから構成される。ストリング選択トランジスタＳＳＴのゲート電極は、１本のストリング選択ラインＤＳＬに接続される。接地選択トランジスタＧＳＴのゲート電極は、１本の選択ソースラインＳＳＬに接続される。各ストリングの第１セルトランジスタのコントロールゲート電極は第１ワードラインＷＬ１に接続され、各ストリングのｎ番目のセルトランジスタＣｎのコントロールゲート電極はｎ番目のワードラインＷＬｎに接続される。ストリング選択トランジスタＳＳＴのドレイン領域はビットラインＢ／Ｌに接続され、接地選択トランジスタＧＳＴのソース領域は共通ソースラインＣＳＬに接続される。複数のビットラインＢ／Ｌは複数本のワードラインＷＬ１、…、ＷＬｎを横切る方向に配置される。共通ソースラインＣＳＬは選択ソースラインＳＳＬと平行な方向に配置される。共通ソースラインＣＳＬはビットラインＢ／Ｌと平行な金属配線Ｍ／Ｌに接続される。前記金属配線Ｍ／Ｌは、共通ソースラインＣＳＬを周辺回路領域（図示せず）と連結させるための配線である。
【００２２】
次に、本発明の好適な実施例に係る半導体素子のパッシベーション膜形成方法を説明する。
【００２３】
図１（ｂ）〜図２は本発明の好適な実施例に係る半導体素子のパッシベーション膜形成方法を説明するために示す断面図である。
【００２４】
図１（ｂ）を参照すると、半導体基板１００上に金属配線１１０を形成する。前記金属配線１１０は多層の金属配線であってもよい。半導体基板１００には、図示してはいないが、図１（ａ）を参照して説明したストリング選択トランジスタ、セルトランジスタ、接地選択トランジスタ、選択ソースライン、ワードライン、ストリング選択ライン、共通ソースライン、ビットラインなどが形成されていることもある。金属配線１１０間の深さは５０００Å〜１５０００Åであることができる。
【００２５】
図２（ａ）を参照すると、金属配線１１０の形成された半導体基板１００上に、プラズマによる損傷を緩衝することが可能な第１パッシベーション膜のバッファ酸化膜１２０を形成する。バッファ酸化膜１２０は、低い圧縮(compressive)或いは引張応力(tensile stress)を持つ酸化膜で形成することができる。バッファ酸化膜１２０を形成するとき、半導体基板１００に加えるバイアスパワーを最小化させる。すなわち、バイアスパワーを最小化し或いは使用しないことにより、プラズマ状態のイオンが物理的に半導体基板１００（または金属配線１１０）と衝突することなく化学的反応によってバッファ酸化膜１２０が形成されるようにする。バッファ酸化膜１２０の形成時にバイアスパワーを印加しないか、或いは半導体基板１００（または金属配線１１０）に対するプラズマによる物理的衝突が非常に小さく起こりうる程度のバイアスパワー、例えば１０００Ｗよりも低い程度のバイアスパワーを印加する。バッファ酸化膜１２０はシリコン酸化膜（ＳｉＯ２）で形成することができ、シリコンソースガスとしてシラン（ＳｉＨ４）ガスを用い、酸素ソースガスとして酸素（Ｏ２）ガスを用いることができる。たとえば、バッファ酸化膜１２０はシリコンソースガスと酸素ソースガスを注入して２５０℃以上、且つ４００℃以下程度の温度と１ｍＴｏｒｒ以上、且つ１５ｍＴｏｒｒ以下程度の圧力で１０００Ｗ以上、且つ５０００Ｗ以下程度のソースパワー(source power)と０Ｗ以上、且つ１０００Ｗ以下程度のバイアスパワー(bias power)を印加して形成することができる。この際、シリコンソースガスの流量は１０ｓｃｃｍ以上、且つ１００ｓｃｃｍ以下程度であり、酸素ソースガスの流量は１５ｓｃｃｍ以上、且つ２００ｓｃｃｍ以下程度となるようにする。バッファ酸化膜１２０の形成の際に、雰囲気ガスとしてはアルゴン（Ａｒ）、ヘリウム（Ｈｅ）、窒素（Ｎ２）などのガスを用いることができる。バッファ酸化膜１２０はＨＤＰ（High Density Plasma；高密度プラズマ）膜の形成時にプラズマ電荷が金属配線に浸透することを十分防ぐことが可能な程度の厚さ、たとえば５０Å以上、且つ２０００Å以下程度の厚さに形成する。
【００２６】
図２（ｂ）を参照すると、バッファ酸化膜１２０の形成された半導体基板１００上に少なくとも金属配線１１０の間を完全に埋め込むことができる程度の厚さに第２パッシベーション膜のＨＤＰ膜１３０を形成する。ＨＤＰ膜１３０はバッファ酸化膜１２０の形成された同一の装備(チャンバ)内でインシチューにて連続して形成することが好ましい。ＨＤＰ膜１３０はＣＶＤ(Chemical Vapor Deposition)法を用いて形成することができる。ＨＤＰ膜１３０は１０００Ｗ以上、且つ４０００Ｗ以下程度のバイアスパワーを印加して形成する。ＨＤＰ膜１３０はシリコン酸化膜（ＳｉＯ２）で形成することができ、シリコンソースガスとしてシラン（ＳｉＨ４）ガスを用い、酸素ソースガスとして酸素（Ｏ２）を用いることができる。たとえば、ＨＤＰ膜１３０はシリコンソースガスと酸素ソースガスを注入して２５０℃以上、且つ４００℃以下程度の温度と１ｍＴｏｒｒ以上、且つ１５ｍＴｏｒｒ以下程度の圧力で１０００Ｗ以上、且つ５０００Ｗ以下程度のソースパワーと１０００Ｗ以上、且つ４０００Ｗ以下程度のバイアスパワーを印加して形成することができる。この際、シリコンソースガスの流量は３０ｓｃｃｍ以上、且つ１５０ｓｃｃｍ以下程度、酸素ソースガスの流量は４０ｓｃｃｍ以上、且つ３００ｓｃｃｍ以下程度となるようにする。ＨＤＰ膜１３０の形成の際に、雰囲気ガスとしてはアルゴン（Ａｒ）、ヘリウム（Ｈｅ）、窒素（Ｎ２）などのガスを用いることができる。ＨＤＰ膜１３０は少なくとも金属配線１１０間のギャップを完全に埋め込むことができる程度の厚さ、たとえば３０００Å〜１５０００Å程度の厚さに形成する。
【００２７】
図２（ｃ）を参照すると、ＨＤＰ膜１３０の形成された半導体基板１００上に水分浸透などを防止することが可能な第３パッシベーション膜１４０を形成する。第３パッシベーション膜１４０は、シリコン窒化膜（Ｓｉ３Ｎ４）またはシリコンオキシナイトライド膜（ＳｉＯＮ）で形成することができる。第３パッシベーション膜１４０はＰＥＣＶＤ(Plasma Enhanced-Chemical Vapor Deposition)法を用いて形成することができる。第３パッシベーション膜１４０は、シリコン窒化膜（Ｓｉ３Ｎ４）で形成することができ、シリコンソースガスとしてシラン（ＳｉＨ４）またはＴＥＯＳ(TetraEthyl Ortho Silicate)ガスを用い、窒素ソースガスとしてＮ２Ｏ、ＮＨ３またはこれらの混合ガスを用いて形成することができる。たとえば、第３パッシベーション膜１４０はシリコンソースガスと窒素ソースガスを注入して３００℃以上、且つ４００℃以下程度の温度と１Ｔｏｒｒ以上、且つ２０Ｔｏｒｒ以下程度の圧力で３００Ｗ以上、且つ２０００Ｗ以下程度の高周波パワー(RF power)を印加して形成することができる。この際、シリコンソースガスの流量は５ｓｃｃｍ〜３０ｓｃｃｍ程度、窒素ソースガスの流量は１０ｓｃｃｍ以上、且つ１００ｓｃｃｍ以下程度となるようにする。第３パッシベーション膜１４０の形成の際に、雰囲気ガスとしてはアルゴン（Ａｒ）、ヘリウム（Ｈｅ）、窒素（Ｎ２）などのガスを用いることができる。第３パッシベーション膜１４０は外部から水分が浸透することを防ぐことができる程度の厚さ、たとえば２０００Å〜１００００Å程度の厚さに形成する。
【００２８】
本発明の実施例に係る半導体素子のパッシベーション膜は、金属配線１１０の形成された半導体基板１００上に、金属配線１１０によって発生した段差に沿って形成され、プラズマによる損傷が緩衝できるように備えられたバッファ酸化膜１２０と、バッファ酸化膜１２０上に前記金属配線１１０間のギャップを埋め込む程度の厚さに形成された高密度プラズマ膜１３０と、高密度プラズマ膜１３０上に備えられ、外部から水分が浸透することを防ぐ役割をする窒化膜１４０を含み、バッファ酸化膜１２０、高密度プラズマ膜１３０及び窒化膜１４０からなる３層の構造で構成される。
【００２９】
選択ソースラインＳＳＬまたは共通ソースラインＣＳＬに５Ｖの正電圧を印加したときに漏れる電流の量を測定した値を表１及び表２に示す。表１及び表２は、メインセルのモニタ用テストパターンに対して漏れ電流を測定した値でウェーハの各ポイントを指定し、各地点における漏れ電流を特定した値をウェーハの各ポイントに対応するように示した。
【００３０】
以下に示す表１は、金属配線工程まで行ったウェーハ（パッシベーション膜を形成せずに漏れ電流を測定する）では基準値（たとえば、５×１０−１２Ａ）以上の漏れ電流が発生しないことを示している。
【００３１】
【表１】
2006032894.tif 000003
【００３２】
以下に示す表２は、バッファ酸化膜を形成せずにＨＤＰ膜及び第３パッシベーション膜を形成した後、漏れ電流を測定した値を示す。この際、ＨＤＰ膜はシランガスと酸素ガスを注入して３５０℃の温度と５ｍＴｏｒｒ程度の圧力で４４００Ｗ程度のソースパワーと２７５０Ｗ程度のバイアスパワーを印加して形成した。この際、シランガスの流量は８５ｓｃｃｍ程度、酸素ガスの流量は１５０ｓｃｃｍ程度となるようにした。また、ＨＤＰ膜の形成の際に、雰囲気ガスとしてはアルゴンガスを使用し、ＨＤＰ膜は９０００Å程度の厚さに形成した。また、第３パッシベーション膜はシランガスと窒素ソースガスのＮ２Ｏ及びＮＨ３ガスを注入して４００℃の温度と４Ｔｏｒｒ程度の圧力で３００Ｗ程度の高周波パワーを印加して形成した。この際、シランガスの流量は２５０ｓｃｃｍ程度、Ｎ２Ｏガスの流量は３０００ｓｃｃｍ程度、ＮＨ３ガスの流量は３５００ｓｃｃｍ程度となるようにした。第３パッシベーション膜の形成の際に、雰囲気ガスとしてはＮ２ガスを使用し、第３パッシベーション膜は１０００Å程度の厚さに形成した。
【００３３】
以下に示す表２より、バッファ酸化膜を形成せずにパッシベーション膜の形成工程を行った以後には基準値（たとえば、５×１０−１２Ａ）以上と漏れ電流が多量発生していることがわかる。
【００３４】
【表２】
2006032894.tif 000004
【００３５】
図３はＮＡＮＤ型フラッシュメモリ素子におけるバッファ酸化膜の形成有無による漏れ電流特性を示すグラフである。図３において、ＨＤＰ膜及び第３パッシベーション膜の蒸着条件は上記表２と同一にした。図３において、バッファ酸化膜はシランガスと酸素ガスを注入して３５０℃の温度と５ｍＴｏｒｒ程度の圧力で４４００Ｗ程度のソースパワーと０Ｗ程度のバイアスパワーを印加して形成した。この際、シランガスの流量は５３ｓｃｃｍ程度、酸素ガスの流量は１０５ｓｃｃｍ程度となるようにした。バッファ酸化膜の形成の際に、雰囲気ガスとしてはアルゴンガスを使用し、バッファ酸化膜は１０００Å程度の厚さに形成して実験を行った。
【００３６】
従来の方法によってバッファ酸化膜を形成せずにＨＤＰ膜を形成する場合（図３の（ａ））には、選択ソースラインと共通ソースラインとの間に漏れ電流が多く発生する。これに比べてバッファ酸化膜を形成した後ＨＤＰ膜を形成した場合（図３の（ｃ））には、漏れ電流が殆ど発生しないことを確認することができる。図３の（ｂ）は金属配線工程まで行ったウェーハ（パッシベーション膜を形成せずに漏れ電流を測定する）に対して漏れ電流を測定した値をグラフで示す。図３より、バッファ酸化膜がプラズマ電荷ブロッキング層としての役割を十分行うことが分かる。
【００３７】
勿論、ＨＤＰ膜を蒸着する前に、ＨＤＰ膜蒸着チャンバではない他のチャンバでエクスシチュー(ex-situ)にてバッファ酸化膜を形成しても、類似した改善効果を期待することができる。ところが、この場合、工程時間(Turn Around Time：ＴＡＴ)が遅くなり、工程が増加するという欠点がある。
【００３８】
したがって、バッファ酸化膜とＨＤＰ膜は同一のチャンバでインシチューにて形成することが好ましく、インシチュー工程を使用したときには、従来の方法と比較して漏れ電流特性の面では非常に改善された結果を示しながらも、エクスシチューにて行った場合よりも工程の追加がなく、工程時間ＴＡＴの面では有利であるという利点がある。
【００３９】
以上、本発明の好適な実施例を挙げて詳細に説明したが、本発明は、これらの実施例に限定されるものではなく、本発明の技術的思想の範囲から逸脱することなく、当該分野で通常の知識を有する者によって様々な変形が可能である。
【産業上の利用可能性】
【００４０】
本発明の活用例として、半導体素子の製造方法及び半導体素子の構造に適用可能であり、さらに詳しくは、選択ソースラインと共通ソースライン間の漏れ電流を著しく減少させることが可能な半導体素子のパッシベーション膜形成方法及び半導体素子のパッシベーション膜構造に適用可能である。
【図面の簡単な説明】
【００４１】
【図１】（ａ）はＮＡＮＤ型フラッシュメモリ素子のセルアレイ領域の一部分に対する等価回路図、（ｂ）は本発明の好適な実施例に係る半導体素子のパッシベーション膜形成方法を説明するために示す断面図である。
【図２】本発明の好適な実施例に係る半導体素子のパッシベーション膜形成方法を説明するために示す断面図である。
【図３】ＮＡＮＤ型フラッシュメモリ素子におけるバッファ酸化膜の形成有無による漏れ電流特性を示すグラフである。
【符号の説明】
【００４２】
１００…半導体基板
１１０…金属配線
１２０…第１パッシベーション膜（バッファ酸化膜）
１３０…第２パッシベーション膜（高密度プラズマ膜）
１４０…第３パッシベーション膜
【図１】
2006032894.tif 000005
【図２】
2006032894.tif 000006
【図３】
2006032894.tif 000007