(57)【要約】  【課題】  上面導体層および側面導体層間での電気信号の電気特性を考慮したサブマウント、および短い製造工期と低コストのサブマウントの製造方法を提供すること。  【解決手段】  サブマウントは、直方体状のセラミック基体１の上面から側面にかけて連続して形成された配線導体２〜５と、配線導体２〜５と所定間隔をもって上面から側面にかけて連続して形成された同一面接地導体とを具備しており、上記所定間隔は上面および側面を溝状に除去することにより形成されている。【選択図】  図１
2006066739.tif 000002
【特許請求の範囲】
【請求項１】
直方体状のセラミック基体の上面から側面にかけて連続して形成された配線導体と、該配線導体と所定間隔をもって前記上面から前記側面にかけて連続して形成された同一面接地導体とを具備しており、前記所定間隔は前記上面および前記側面を溝状に除去することにより形成されていることを特徴とするサブマウント。
【請求項２】
請求項１記載のサブマウントの製造方法であって、前記セラミック基体を前記上面と前記側面との間の稜部が最も上側に位置するように固定する工程と、前記上面および前記側面の全面に薄膜導体層を形成する工程と、前記上面および前記側面の一部を溝状に除去して前記配線導体および前記同一面接地導体を形成する工程とを具備していることを特徴とするサブマウントの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信分野等で用いられる半導体レーザ（ＬＤ）やフォトダイオード（ＰＤ）等の光半導体素子をマウントするためのセラミック基体であるサブマウントおよびサブマウントの製造方法に関する。
【背景技術】
【０００２】
従来、光通信分野では、伝送される電気信号を電気信号−光信号変換して光信号とし、これを光ファイバ等へ伝送させるために光半導体素子が用いられており、このような光半導体素子をマウントするためにセラミック基体であるサブマウントが用いられている.
このような従来のサブマウントを図５に示す。図５において、21はセラミック基体、22および23は上面導体層、24および25は側面導体層、26は上面導体層と側面導体層との接続部である稜線部を示す。
【０００３】
セラミック基体21は、上面導体層22に受光素子（図示せず）を実装するとともに受光素子の電極と他の上面導体層23とをＡｕ線によりワイヤボンディングして電気的に接続し、さらに、外部の実装基板上の配線導体パタ−ン（図示せず）とセラミック基体21の側面導体層24，25とを、Ａｕ線（図示せず）によりワイヤボンディングして電気的に接続して使用される。
【０００４】
このようなサブマウントは受光素子を実装した上面が光ファイバに相対するように実装基板に対して垂直になるように実装基板に設置される。そして、受光素子にて受けた光信号を電気信号に変換し、サブマウント上の上面導体層22，23から側面導体層24，25に電気信号が流れ、側面導体層24，25にワイヤボンディングされたＡｕ線を介し、電気信号が実装基板上の配線導体パタ−ンに流れ、光通信をなすものに使われる。
【０００５】
セラミック基体21の上面導体層22，23と、側面導体層24，25はセラミック基体21の一辺の稜線部26にて電気的に接続されている。このように受光素子と電気的に接続される上面導体層22，23と、実装基板とのワイヤボンディング用の側面導体層24，25が形成され、セラミック基体21の一辺の稜線部26にて上面導体層22，23と、側面導体層24，25とを電気的に導通させているサブマウントとして、下記の特許文献１が提案されている。
【０００６】
このような従来のＰＤ，ＬＤ等の光半導体素子などを搭載するための配線基板およびその製造方法を図６に示す。同図（ａ）は、多数組のサブマウント用の上面導体層22，23がフォトリソグラフィ法および蒸着法，スパッタリング法，ＣＶＤ法等の薄膜形成法により上面に行列状に形成された、アルミナ（Ａｌ２Ｏ３）セラミックス等から成るセラミック母基板（シート基板）27の平面図であり、図６（ｂ）は、複数組の上面導体層22，23毎にセラミック母基板27を分割線29ａに沿ってダイシング法等により短冊状に分割した状態を示す平面図である。
【０００７】
また、図６（ｃ１）は、上面に上面導体層22，23が形成された一つの分割基板28ａの斜視図、図６（ｃ２）は、分割基板28ａの上面に隣接する側面34ａの全面に側面導体層24，25形成用の導体層31が成膜された状態を示す分割基板28ａの斜視図である。
【０００８】
また、図６（ｄ）は、図６（ｃ１）において、上面に隣接する側面34ａに、マスクを用いた薄膜形成法（マスク成膜法）により、上面導体層22，23に連続し導通接続された側面導体層24，25が形成されたもの、または図６（ｃ２）において、上面に隣接する側面34ａ全面に成膜された導体層31を精密研削によって除去することで、上面導体層22，23に連続し導通接続された側面導体層24，25が形成されたものの斜視図である。
【０００９】
さらに、図６（ｅ）は、ダイシング法等により図６（ｄ）の分割基板28ａをさらに個々のサブマウント31ａに分割線29ｂに沿って切断したものの斜視図である。なお、図６において、28ｂ〜28ｄは他の分割基板である。
【００１０】
このように、サブマウント21は、セラミック母基板27の上面に光半導体素子の入出力電極等用の上面導体層22，23を、フォトリソグラフィ法および薄膜形成法により多数組（同図では12組）形成し、次いで複数組の上面導体層22，23毎に複数の短冊状の分割基板28ａ〜28ｄになるようにダイシング法等により分割する。その後、分割基板28ａ〜28ｄについて、マスクを用いた薄膜形成法または精密研削により、その側面34ａ〜34ｄに上面導体層22，23に連続する側面導体層24，25を形成し、個々のサブマウント21に分割することにより作製される。なお、上記側面導体層24，25をマスク成膜法や精密切削により形成するのは、サブマウント21は小型であり、その側面34ａはさらに小面積部であるため、フォトリソグラフィ法の場合レジストの表面張力の影響でサブマウント21の稜線部26付近のパターン加工が困難であるからである。
【特許文献１】特開2001−291794号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記従来のサブマウントでは、上面導体層22，23から側面導体層24，25への電気信号のインピーダンス等の電気特性については制御できない問題があり、また上記従来のセラミック母基板27の上面に上面導体層22，23を、フォトリソグラフィ法および薄膜形成法により多数組形成し、次いで複数組の上面導体層22，23毎に複数の短冊状の分割基板28ａ〜28ｄになるようにダイシング法等により分割し、その後、分割基板28ａ〜28ｄについて、精密研削によりその側面に上面導体層22，23に連続する側面導体層24，25を形成し、個々のサブマウントに分割することにより作製される方法では、製造工期とコストがかかるという問題点があった。
【００１２】
従って、本発明は上記従来の問題点を鑑みて完成されたものであり、その目的は、上面導体層および側面導体層間での電気信号の電気特性を考慮したサブマウント、および短い製造工期と低コストのサブマウントの製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
本発明のサブマウントは、直方体状のセラミック基体の上面から側面にかけて連続して形成された配線導体と、該配線導体と所定間隔をもって前記上面から前記側面にかけて連続して形成された同一面接地導体とを具備しており、前記所定間隔は前記上面および前記側面を溝状に除去することにより形成されていることを特徴とする。
【００１４】
本発明のサブマウントの製造方法は、上記本発明のサブマウントの製造方法であって、前記セラミック基体を前記上面と前記側面との間の稜部が最も上側に位置するように固定する工程と、前記上面および前記側面の全面に薄膜導体層を形成する工程と、前記上面および前記側面の一部を溝状に除去して前記配線導体および前記同一面接地導体を形成する工程とを具備していることを特徴とする。
【発明の効果】
【００１５】
本発明のサブマウントによれば、直方体状のセラミック基体の上面から側面にかけて連続して形成された配線導体と、この配線導体と所定間隔をもって上面から側面にかけて連続して形成された同一面接地導体とを具備しており、上記所定間隔は上面および側面を溝状に除去することにより形成されていることから、電気信号の電気特性であるインピーダンスを最適な値に制御し、良好に電気信号を伝えることができる。
【００１６】
また、配線導体と、配線導体の両側に位置する同一面接地導体との間の誘電体であるセラミック基体の一部を研削除去しているため、誘電体損失を減少させ、さらに良好な電気信号の流れが得られる特徴を有する。
【００１７】
さらにまた配線導体の両側に位置する同一面接地導体との間を溝状に形成しているため、配線導体に半導体素子を実装した際に、実装ろう材が過多になり、配線導体からはみ出しが発生した場合でも、溝部にろう材が溜まり、同一面接地導体との短絡を防ぐことができる。
【００１８】
本発明のサブマウントの製法によれば、セラミック基体を上面と側面との間の稜部が最も上側に位置するように固定する工程と、上面および側面の全面に薄膜導体層を形成する工程と、上面および側面の一部を溝状に除去して配線導体および同一面接地導体を形成する工程とを具備していることから、フォトリソグラフィ法を使う必要はないとともに、上面および側面に同時に薄膜導体層を形成するので、上面と側面との間の尖った稜線部にも良好に薄膜導体層を形成でき、上面から側面にかけて高精度で抵抗値の小さい、十分に電気的な導通を有する配線導体を有するサブマウントを短い製造工期でかつ低コストで作製することができる。
【発明を実施するための最良の形態】
【００１９】
本発明のサブマウントを添付の図面に基づいて詳細に説明する。図１（ａ）は本発明のサブマウントの実施の形態の一例を示す平面図であり、図１（ｂ）は図１（ａ）のサブマウントの側面図である。また、図２は図１のサブマウントの斜視図である。図３は本発明のサブマウントの製造方法を説明するための工程図である。さらに、図４（ａ）はセラミック基体の上面および側面に薄膜導体層を形成する際にセラミック基体を保持するための成膜ホルダの平面図であり、図４（ｂ）は図４（ａ）の成膜ホルダの側面図である。
【００２０】
図１，２において、１はセラミック基体、２〜５は配線導体であり、本例では２，３を上面導体層とし、４，５を側面導体層とする。また、６は上面導体層２，３と側面導体層４，５との稜線部、７はセラミック母基板、８ａ〜８ｄは分割基板、９ａおよび９ｂは分割線、10，11は薄膜導体層、12は成膜ホルダ、13は成膜マスク、13ａは開口、14は分割基板保持部である。
【００２１】
また、15は鉛直方向を示す鉛直線、16は分割基板保持部14を形成する２つの内面が成す角度の２等分線、17は分割基板保持部14の頂点、18は鉛直線15と２等分線16との成す角度を示す。
【００２２】
セラミック基体１は、酸化アルミニウム（Ａｌ２Ｏ３）質焼結体、窒化アルミニウム（ＡｌＮ）質焼結体等のセラミックスによって形成されており、これらの材料は放熱性に優れた絶縁材料である。特に、窒化アルミニウム（ＡｌＮ）質焼結体は熱伝導率が40Ｗ／ｍ・Ｋ以上と高いため、放熱性が特に良好である。例えば、酸化アルミニウム質焼結体で形成される場合には、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウムの原材料粉末に適当な有機溶剤、溶媒を添加混合して泥漿状となすとともにこれをドクターブレード法等によってセラミックグリーンシートを形成し、高温で焼成することによって製作される。
【００２３】
本発明のセラミック基体１の上面および側面の上面導体層２，３および側面導体層４，５は、受光素子を実装するためのＡｕ−Ｓｎ等のろう材層を形成するために適した金属材料の導体層から成り、例えばＣｒ-Ｃｕ合金層、Ｃｒ-Ｃｕ合金層上にＮｉめっき層およびＡｕめっき層を被着させたもの、Ｔａ２Ｎ層上にＮｉ-Ｃｒ合金層およびＡｕめっき層を被着させたもの、Ｔｉ層上にＰｔ層およびＡｕ層を被着させたもの、またはＴｉ層上にＰｄ層およびＡｕめっき層を被着させたもの等から成り、蒸着法やスパッタリング法、イオンプレーティング法、ＣＶＤ法、めっき法等の薄膜形成法によって、薄膜導体層10，11が成膜され、薄膜導体層10，11の不要部を研削除去により、所定の幅をもつ配線導体２〜５に加工される。
【００２４】
例えば、上面導体層２，３および側面導体層４，５用の導体層は、チタン膜と白金膜と金膜とが順次積層された３層構造の金属薄膜から形成されるのが好適である。チタン膜は絶縁基板であるセラミック基体１に対して密着性が高い密着金属であり、その厚さは100〜2000Å程度が良い。100Å未満では、強固に密着することが困難となる傾向にあり、2000Åを超えると、成膜時の内部応力によって剥離が生じ易くなる。また、白金膜の厚さは500〜10000Å程度が良く、500Å未満ではピンホール等の欠陥のためにバリア膜としての機能を果たしにくくなり、10000Åを超えると成膜時の内部応力により剥離が生じ易くなる。さらに、金膜はＬＤ素子等を搭載する際に接合用の金属ロウ材との濡れ性を良好にするためのものであり、その厚さは1000〜50000Å程度が良い。1000Å未満では、十分な濡れが得られなくなり、50000Åを超えると成膜時の内部応力により剥離を生じ易くなる。
【００２５】
ここで、密着金属としてＣｒ，Ｔａ，Ｎｂ，Ｎｉ−Ｃｒ合金，Ｔａ2 Ｎ等を使用しても良く、バリア金属としてはＰｄ，Ｒｈ，Ｒｕ，Ｎｉ，Ｔｉ−Ｗ合金等を用いても良い。
【００２６】
さらに、上面導体層２，３および側面導体層４，５が形成される側面において、研削加工時の基板表面から深さ方向での研削代（研削深さ）は0.01〜0.1ｍｍが良く、0.01ｍｍ未満では上面導体層２，３および側面導体層４，５が研削できない部分が生じ易く、その結果、上面導体層２，３および側面導体層４，５間で短絡が発生し易くなる。また、0.1ｍｍを超えると上面導体層２，３および側面導体層４，５の切削部周辺の密着性が劣化し易くなり、また加工時間が増大し生産性が低下する。
【００２７】
本発明に用いる研削加工装置は、一般にスライサーと呼ばれるものであり、金属製の円盤状の刃部にダイヤモンド，セラミックス等の高硬度の粒を埋め込んだダイシングソー、または金属製の円盤状の刃部にダイヤモンド，セラミックス等の高硬度の微粒子を接着させたダイシングソー等を用い、そのダイシングソーを回転させて研削する装置である。そして、このような研削加工装置は、配線パターンのライン間隔を0.05ｍｍ程度の精度で形成可能である。
【００２８】
かくして、本発明は、サブマウントの上面および側面においてきわめて高精度の配線導体２〜５が形成可能となり、またコプレーナ構造にすることで上面導体層２，３および側面導体層４，５間の電気信号の劣化の問題も解消され、また配線導体である上面導体層２，３および側面導体層４，５の両側に位置する同一面接地導体との間の誘電体から成るセラミック基体１の一部を研削除去しているため、誘電体損失を減少させ、さらに良好な電気信号の流れが得られる特徴を有する。さらにまた配線導体２〜５と同一面接地導体との間隔部を溝状に形成しているため、上面導体層２，３や側面導体層４，５に半導体素子を実装した際に、実装ろう材が過多になり、上面導体層２，３や側面導体層４，５からはみ出しが発生した場合でも、溝部にろう材が溜まり、同一面接地導体との短絡を防ぐ特徴を有する。また、上面導体層２，３および側面導体層４，５用の導体層を深く長時間に渡って切削する必要がないので、上面導体層２，３および側面導体層４，５の変形、劣化が小さく、その密着性および電気抵抗の増大等の電気的特性の低下が抑制されるという作用効果を有する。
【００２９】
次に本発明のサブマウントの製造方法を以下に説明する。図３は本発明のサブマウントの製造工程を示すものであり、同図（ａ）はセラミック母基板７、（ｂ）はセラミック母基板７をダイシング法等により短冊状に切断した分割基板８a〜８ｄを示す上面図、（ｃ）は分割基板８ａを上面と側面との間の稜線部６が最も上側になるように上方向に向けて成膜ホルダ12に入れ、上部より成膜マスク13で押さえる成膜方法を示す図、（ｄ）は分割基板８ａの上面および側面の全面に薄膜導体層10，11が蒸着法やスパッタリング法、イオンプレーティング法、ＣＶＤ法等の薄膜形成法によって施された分割基板８ａを示す斜視図、（ｅ）は多数組のサブマウント用の上面導体層２，３および側面導体層４，５を薄膜導体層10，11の不要部を切削除去することにより行列状に形成された分割基板８aの斜視図を示す。しかるのち個々のサブマウントに切断しセラミック基体１（ｆ）を得る。
【００３０】
このようなセラミック基体１は以下の工程〔１〕〜〔５〕により作製される。
【００３１】
〔１〕セラミック基体１を多数個取りするためのセラミック母基板７の上面に分割線９ａ，９ｂで区切られた複数のサブマウント領域を行列状（マトリックス状）に形成し、セラミック母基板７を行毎または列毎に分割線９ａに沿って分割して、短冊状の分割基板８ａ〜８ｄを作製する。
【００３２】
〔２〕分割基板８ａ〜８ｄの上面および側面の稜線部６が最も上側になるように上方向に向け、成膜ホルダ12に入れ、上部より上面および側面の全面に薄膜導体層10，11を形成するために十分な開口14ａが施された成膜マスク13で押さえ分割基板８ａ〜８ｄの上面および側面10ａ〜10ｄの全面に、薄膜導体層10，11を薄膜形成法により形成する。
【００３３】
〔３〕薄膜導体層10，11の不要部、およびそれらの下部のセラミック基体１の一部を研削除去することにより、コプレーナ構造になるように上面導体層２，３を形成し、かつ上面導体層２，３に稜線部６にて接続している側面導体層４，５を形成する。
【００３４】
〔４〕分割基板８ａ〜８ｄを分割線９ｂに沿って分割することにより個々のセラミック基体１に分割する。
【００３５】
上記の製造方法により、上面導体層２，３と側面導体層４，５との間の電気信号の電気特性であるインピーダンスが良好に制御されたサブマウントが得られ、また配線導体である上面導体層２，３および側面導体層４，５と配線導体２〜５の両側に位置する同一面接地導体との間隔部の誘電体であるセラミック基体１の一部を研削除去しているため、誘電体損失を減少させ、さらに良好な電気信号の流れが得られる特徴を有する。さらにまた上面導体層２，３および側面導体層４，５とこれらの両側に位置する同一面接地導体との間隔部を溝状に形成しているため、上面導体層２，３および側面導体層４，５に半導体素子を実装した際に、実装ろう材が過多になり、上面導体層２，３および側面導体層４，５からはみ出しが発生した場合でも、溝部にろう材が溜まり、同一面接地導体との短絡を防ぐ特徴を有する。またフォトリソグラフィ法を使わず、また上面および側面に同時に薄膜導体層10，11を形成することから、短い製造工期の低コストのサブマウントを得ることができる。
【００３６】
また、分割基板８ａ〜８ｄの上面および側面に同時に薄膜導体層10，11を成膜するための成膜ホルダ12は、分割基板８ａ〜８ｄを入れて保持するための分割基板保持部14が分割基板８ａ〜８ｄの形状に合わせた形状、例えば分割基板８ａ〜８ｄが直方体状の場合に、断面が直角三角形状の溝と成るように削り取られることによって形成されている。
【００３７】
このような分割基板保持部14は、これを形成する２つの内面が成す角度の２等分線16と、鉛直方向を示す鉛直線15との成す角度18が−15度乃至＋15度であるのがよい。これにより、上面導体層２，３および側面導体層４，５が十分に電気的な導通のある成膜を良好に行なうことができる。
【実施例】
【００３８】
以下、本発明のサブマウントの製造方法の実施例について説明する。
【００３９】
図４に示すように、成膜ホルダ12の分割基板保持部14の２等分線16と鉛直線15との成す角度18を表１のＡに示すように種々の大きさとなるように設定された成膜ホルダ12を製作し、上面および側面に同時に薄膜導体層10，11を成膜し、上面導体層２，３と導体側面層４，５間の電気導通性を評価した。表１の結果より角度18は−15度乃至＋15度の場合が、上面導体層２，３と側面導体層４，５との間の電気導通性がより良好であるという結果を得た。
【表１】
2006066739.tif 000003
【００４０】
なお、本発明は、上記実施の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更を行なうことは何等差し支えない。
【図面の簡単な説明】
【００４１】
【図１】本発明のサブマウントの実施形態の一例を示し、（ａ）は上面図、（ｂ）は側面図である。
【図２】図１のサブマウントの斜視図である。
【図３】本発明のサブマウントの製造方法を示した工程図である。
【図４】図３のサブマウントの製造方法に用いる成膜ホルダの実施形態の一例を示し、（ａ）は上面図、（ｂ）は側面図である。
【図５】従来のサブマウントを示し、（ａ）は上面図、（ｂ）は側面図である。
【図６】従来のサブマウントの製造方法を示した工程図である。
【符号の説明】
【００４２】
１：セラミック基体
２〜５：配線導体
６：稜線部
10，11：薄膜導体層
【図１】
2006066739.tif 000004
【図２】
2006066739.tif 000005
【図３】
2006066739.tif 000006
【図４】
2006066739.tif 000007
【図５】
2006066739.tif 000008
【図６】
2006066739.tif 000009