(57)【要約】【課題】  固体撮像素子においてリセット時のＦＤの電位低下を軽減させながら、フォトダイオードが受光する開口を広くする。【解決手段】  撮像素子の撮像面の第１画素２０i、jは第１ＰＤ２１i、第１ＦＤ２２i、第１転送トランジスタ２３i、第１リセットトランジスタ２４i、および第１増幅トランジスタ２５iを備える。第１転送トランジスタ２３iを第１ＰＤ２１iと第１ＦＤ２２iの間に接続する。第１リセットトランジスタ２４iを第１ＦＤ２２iと第１増幅トランジスタ２５iとの間に接続する。第１増幅トランジスタ２５iへの電圧印加のオン／オフの切替え可能なアンプ電源ＶDAを第１増幅トランジスタ２５iに接続する。第１リセットトランジスタ２４iによる第１ＦＤ２２iの電位のリセット後に、アンプ電源ＶDAによる第１増幅トランジスタ２５iへの電圧印加をオンにする。【選択図】        図２
2006060294.tif 000002
【特許請求の範囲】
【請求項１】
受光量に応じた電荷を発生させて蓄積する光電変換手段と、
前記光電変換手段において蓄積された電荷を受取るフローティングディフュージョンと、
前記光電変換手段で蓄積した電荷を前記フローティングディフュージョンに転送する転送トランジスタと、
前記フローティングディフュージョンに受取られた電荷である受取り電荷と前記フローティングディフュージョンの電位とをリセットするリセットトランジスタと、
前記受取り電荷に応じた画素信号を出力する増幅トランジスタと、
前記増幅トランジスタの主電極に接続され、前記主電極への電圧印加のオンあるいはオフの切替え可能なアンプ電源と、
前記リセットトランジスタによる前記フローティングディフュージョンの電位のリセット終了後に、前記アンプ電源から前記増幅トランジスタの主電極への電圧印加がオンにされ、
前記光電変換手段、前記フローティングディフュージョン、前記転送トランジスタ、前記リセットトランジスタ、および前記増幅トランジスタが撮像面を構成する複数の画素毎に設けられる
ことを特徴とする固体撮像素子。
【請求項２】
受光量に応じた電荷を発生させて蓄積する光電変換手段と、前記光電変換手段において蓄積された電荷を受取るフローティングディフュージョンと、前記光電変換手段で蓄積した電荷を前記フローティングディフュージョンに転送する転送トランジスタと、前記フローティングディフュージョンに受取られた電荷である受取り電荷をリセットするリセットトランジスタと、前記受取り電荷に応じた画素信号を出力する増幅トランジスタとを備え、
前記光電変換手段、前記フローティングディフュージョン、前記転送トランジスタ、前記リセットトランジスタ、および前記増幅トランジスタが撮像面を構成する複数の画素毎に設けられる固体撮像素子において、
前記増幅トランジスタから前記画素信号を読み出す単一の読出し線に、前記複数の画素を構成する第１画素に設けられる第１増幅トランジスタと、前記複数の画素を構成する第２画素に設けられる第２増幅トランジスタとが接続され、
前記第１画素に設けられる第１リセットトランジスタの主電極に接続され、接地電位と接地電位より高い第１電位とに切替え可能な第１リセット電源と、
前記第２画素に設けられた第２リセットトランジスタの主電極に接続され、接地電位と接地電位より高い第２電位とに切替え可能な第２リセット電源とを備え、
前記第１リセット電源が接地電位に切替えられた状態において前記第１画素に設けられる第１フローティングディフュージョンの電位を前記第１リセットトランジスタによって接地電位にリセットした後に、前記第２リセット電源を接地電位から前記第２電位に切替えた状態において前記第２画素に設けられる第２フローティングディフュージョンの電位を前記第２リセットトランジスタによって前記第２電位にリセットする
ことを特徴とする固体撮像素子。
【請求項３】
前記第１増幅トランジスタ及び前記第２増幅トランジスタの主電極に接続され、前記主電極への電圧印加のオンあるいはオフの切替え可能なアンプ電源を備え、
前記第１リセットトランジスタによる前記受取り電荷のリセット終了後に、前記アンプ電源から前記第１増幅トランジスタの主電極への電圧印加が、あるいは前記第２リセットトランジスタによる前記受取り電荷のリセット終了後に前記アンプ電源から前記第２増幅トランジスタの主電極への電圧印加がオンにされる
ことを特徴とする請求項２に記載の固体撮像素子。
【請求項４】
前記第１リセットトランジスタ及び前記第２リセットトランジスタに、前記受取り電荷あるいは前記フローティングディフュージョンの電位をリセットさせるためのリセット信号を伝送する単一のリセット信号線を備えることを特徴とする請求項２あるいは請求項３に記載の固体撮像素子。
【請求項５】
前記第１フローティングディフュージョンを接地電位にリセットしてから、前記第２リセット電源を接地電位から前記第２電位に切替えるまでの間前記リセット信号線にリセット信号を流し続けることを特徴とする請求項４に記載の固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換手段の開口面積を拡大可能であって、低電圧化も可能な固体撮像素子に関する。
【背景技術】
【０００２】
従来公知のＸＹアドレス方式の固体撮像素子としてＣＭＯＳ／ＬＳＩ製造プロセスを流用したＣＭＯＳ固体撮像素子が知られている。ＣＭＯＳ固体撮像素子は画素毎に図４に示すように、フォトダイオード（ＰＤ）１２１に蓄積された信号電荷をフローティングディフュージョン（ＦＤ）１２２に転送する転送トランジスタ１２３、ＦＤ１２２に蓄積された電荷をリセットするリセットトランジスタ１２４、画素１２０から信号が出力されるタイミングを制御する選択トランジスタ１２９、および信号を増幅する増幅トランジスタ１２５を備えるものである。
【０００３】
このような固体撮像素子において、画素毎にリセットした状態のＦＤ１２２の電位と信号電荷が蓄積した状態のＦＤ１２２の電位の差分をとることにより、画素毎の画像信号が取得される。
【０００４】
図５に示すように、従来公知の固体撮像素子における動作において、ＦＤ１２２の電位を所定のｈｉｇｈ電位にリセットした後でリセットトランジスタ１２４をＯＦＦにすることによりＦＤ１２２の電位は低下してしまう（符合Ｄ参照）。
【０００５】
よってｈｉｇｈ電位から低下した電位と接地電位の差分が検出し得る画像信号の幅（符合Ｗ）に相当する。したがって、ｈｉｇｈ電位は、実用上必要な画像信号の幅にＦＤ１２２のリセットによる電位低下分を足した電位以上に定める必要があり、撮像素子全体の駆動電圧を低下させることは難しかった。この問題に対し、増幅トランジスタと選択トランジスタの配置を替えることにより、ＦＤ１２２の電位低下の軽減を図ることが提案されている（特許文献１）。
【０００６】
一方で、各画素１２０において光電変換を行うＰＤ１２１が受光を行うための開口部の面積の割合が画素全体の面積に比べて大きいことが低ノイズ化、広ダイナミックレンジ化、および画素１２０の微細化に有利であるため、選択トランジスタ１２９を用いない構成が開示されている（特許文献２、および特許文献３）。
【０００７】
しかし、選択トランジスタ１２９を用いない場合はＦＤ１２２の電位低下の軽減を図ることが出来なかったため、開口部の面積を大きくしながらＦＤ１２２の電位低下を図ることは難しかった。
【特許文献１】特開２００３−８７６６２号公報
【特許文献２】特開２００２−５１２６３号公報
【特許文献３】特開２００２−３３５４５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
したがって、本発明では各画素に備えられる電子部品を減らすことが可能な新たな構成を有する撮像素子、ＦＤの電位低下を軽減させることが可能な新たな構成を有する撮像素子、あるいは開口部の面積を大きくすることが可能でかつＦＤの電位低下を軽減させることが可能な撮像素子の提供を目的とする。
【課題を解決するための手段】
【０００９】
本発明の固体撮像素子は、受光量に応じた電荷を発生させて蓄積する光電変換手段と、光電変換手段において蓄積された電荷を受取り受取った電荷に応じて電位が変わるフローティングディフュージョンと、光電変換手段で蓄積した電荷をフローティングディフュージョンに転送する転送トランジスタと、フローティングディフュージョンに受取られた電荷である受取り電荷をリセットしフローティングディフュージョンの電位をリセットするリセットトランジスタと、受取り電荷に応じた画素信号を出力する増幅トランジスタと、増幅トランジスタの主電極に接続され主電極への電圧印加のオンあるいはオフの切替え可能なアンプ電源と、リセットトランジスタによるフローティングディフュージョンの電位のリセット終了後にアンプ電源から増幅トランジスタの主電極への電圧印加がオンにされ、光電変換手段、フローティングディフュージョン、転送トランジスタ、リセットトランジスタ、および増幅トランジスタが撮像面を構成する複数の画素毎に設けられることを特徴としている。このような構成により、フローティングディフュージョンの電位低下の軽減を図ることが可能となる。
【００１０】
また、本発明の固体撮像素子は受光量に応じた電荷を発生させて蓄積する光電変換手段と、光電変換手段において蓄積された電荷を受取るフローティングディフュージョンと、光電変換手段で蓄積した電荷をフローティングディフュージョンに転送する転送トランジスタと、フローティングディフュージョンに受取られた電荷である受取り電荷をリセットするリセットトランジスタと、受取り電荷に応じた画素信号を出力する増幅トランジスタとを備え、光電変換手段、フローティングディフュージョン、転送トランジスタ、リセットトランジスタ、および増幅トランジスタが撮像面を構成する複数の画素毎に設けられる固体撮像素子において、増幅トランジスタから画素信号を読み出す単一の読出し線に複数の画素を構成する第１画素に設けられた第１増幅トランジスタと、複数の画素を構成する第２画素に設けられた第２増幅トランジスタとが接続され、第１画素に設けられる第１リセットトランジスタの主電極に接続され接地電位と接地電位より高い第１電位とに切替え可能な第１リセット電源と、第２画素に設けられた第２リセットトランジスタの主電極に接続され接地電位と接地電位より高い第２電位とに切替え可能な第２リセット電源とを備え、第１リセット電源が接地電位に切替えられた状態において第１画素に設けられる第１フローティングディフュージョンの電位を第１リセットトランジスタによって接地電位にリセットした後に、第２リセット電源を接地電位から第２電位に切替えた状態において第２画素に設けられる第２フローティングディフュージョンの電位を第２リセットトランジスタによって第２電位にリセットすることを特徴とする。このような構成により、従来、画素毎に設けられた選択トランジスタを省くことが可能となる。
【００１１】
また、第１リセットトランジスタ及び第２リセットトランジスタに、受取り電荷あるいはフローティングディフュージョンの電位をリセットさせるためのリセット信号を伝送する単一のリセット信号線を備えることが好ましい。更に、第１フローティングディフュージョンを接地電位にリセットしてから、第２リセット電源を接地電位から第２電位に切替えるまでの間リセット信号線にリセット信号を流し続けることが好ましい。第１リセットトランジスタ及び第２リセットトランジスタはリセット信号及び非リセット信号を単一のリセット信号線から取得しているため、リセット信号を流し続けることはリセット信号線の制御が簡単になるからである。
【発明の効果】
【００１２】
本発明によれば、選択トランジスタを用いることなくＦＤの電位低下を軽減させることにより、画素における開口部の面積を大きくすることが出来る固体撮像素子の提供が可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明の第１の実施形態を適用した固体撮像素子の全体構成を模式的に示した平面図である。
【００１４】
ＣＭＯＳ固体撮像素子１０は撮像部１１、垂直シフトレジスタ１２、相関二重サンプリング／サンプルホールド（ＣＤＳ／ＳＨ）回路１３、水平シフトレジスタ１４、および水平読出し線１５により構成される。撮像部１１と垂直シフトレジスタ１２は直接接続され、水平読出し線１５はＣＤＳ／ＳＨ回路１３を介して撮像部１１に接続される。
【００１５】
撮像部１１の撮像面には複数の画素２０がマトリックス状に配列される。個々の画素２０において信号電荷が生成される。被写体像全体の画像信号は撮像面すべての画素２０の信号電荷に相当する画素信号の集合により構成される。生成した画素信号の読出しは画素２０毎に行われる。読出しを行う画素２０は垂直シフトレジスタ１２および水平シフトレジスタ１４により直接的あるいは間接的に選択される。
【００１６】
垂直シフトレジスタ１２により画素２０の行が選択される。選択された画素２０から出力される画素信号がＣＤＳ／ＳＨ回路１３により相関二重サンプリングされる。更にＣＤＳ／ＳＨ回路１３に保持される画素信号は水平シフトレジスタ１４により選択され、水平読出し線１５に読み出される。水平読出し線１５に読み出された画素信号は例えば、信号処理を行うコンピュータ（図示せず）に送られ、所定の処理が行われて被写体像全体の画像信号に加工される。
【００１７】
図２は本発明の第１の実施形態を適用した撮像素子の画素の構成を示す回路図である。ｉ行ｊ列にある第１画素２０i、jについて説明するが、他の画素２０も構成は同様である。第１画素２０i、jには第１フォトダイオード（ＰＤ）２１i、第１フローティングディフュージョン（ＦＤ）２２i、第１転送トランジスタ２３i、第１リセットトランジスタ２４i、および第１増幅トランジスタ２５iが設けられる。
【００１８】
第１ＰＤ２１iには第１画素２０i、jにおける受光量に応じて発生した電荷が蓄積される。第１転送トランジスタ２３iのソースは第１ＰＤ２１iに接続され、ドレインは第１ＦＤ２２iに接続される。第１転送トランジスタ２３iのゲートは、ｉ行転送信号線２６iに接続される。
【００１９】
ｉ行転送信号線２６iは第１画素２０i、jとｉ−１行ｊ列にある画素（図示せず）の間を水平方向に延びる信号線であり、パルス状のＯＮ／ＯＦＦ信号が交互に流される。ｉ行転送信号線２６iにＯＮ信号が流れる時、第１ＰＤ２１iに蓄積された電荷は第１転送トランジスタ２３iにより第１ＦＤ２２iに転送される。第１ＦＤ２２iでは電荷が受取られ、第１ＦＤ２２iの電位は電荷に応じた電位に変わる。
【００２０】
第１リセットトランジスタ２４iのソースは第１ＦＤ２２iに接続され、ドレインはｉ行リセット電源線２７iに接続される。第１リセットトランジスタ２４iのゲートは、リセット信号線ΦRに接続される。ｉ行リセット電源線２７iは第１画素２０i、jとｉ−１行ｊ列にある画素の間を水平方向に延びる電源線であり、接地電位と接地電位より高い所定のｈｉｇｈ電位に切替え可能である。
【００２１】
なお、リセット電源線は各行毎に異なり、ｉ＋１行の画素におけるリセットトランジスタ２４i+1はｉ＋１行リセット電源線２７i+1に接続される。一方リセット信号線ΦRに関しては、単一のリセット信号線ΦRが全画素２０におけるリセットトランジスタに接続される。
【００２２】
リセット信号線ΦRにＯＮ信号が流れる時、第１ＦＤ２２iに受取られた電荷は第１リセットトランジスタ２４iによってｉ行リセット電源線２７iに掃き出されてリセットされる。また第１ＦＤ２２iの電位はｉ行リセット電源線２７iの電位にリセットされる。
【００２３】
第１増幅トランジスタ２５iのゲートは第１ＦＤ２２iに接続され、ソースはｊ列垂直読出し線２８jに接続される。垂直読出し線２８jはＣＤＳ／ＳＨ回路１３に接続される。第１増幅トランジスタ２５iのドレインはアンプ電源ＶDAに接続される。アンプ電源ＶDAはＯＮ／ＯＦＦの切替えが可能である。
【００２４】
アンプ電源ＶDAがＯＮになる時、第１増幅トランジスタ２５iのドレイン−ソース間に電圧が印加される。電圧が印加されることにより、第１増幅トランジスタ２５iがＯＮとなり、第１ＦＤ２２iにおいて受取られた電荷に応じた信号電圧が画素信号としてｊ列垂直読出し線２８jに出力可能となる。
【００２５】
なお、ｉ行リセット電源線２７i、ｉ行転送信号線２６i、リセット信号線ΦR、及びアンプ電源ＶDAは垂直シフトレジスタ１２に接続される。ｉ行リセット電源線２７iの電位、ｉ行転送信号線２６iとリセット信号線ΦRに流れるＯＮ／ＯＦＦ信号、及びアンプ電源ＶDAのＯＮ／ＯＦＦは垂直シフトレジスタ１２により制御される。
【００２６】
第１増幅トランジスタ２５iから出力された信号電圧はＣＤＳ／ＳＨ回路１３にサンプルホールドされる。ＣＤＳ／ＳＨ回路１３はそれぞれＯＮ／ＯＦＦの切替え信号が流される第１サンプルホールド（ＳＨ）信号線１６１、第２サンプルホールド（ＳＨ）信号線１６２、および第３サンプルホールド（ＳＨ）信号線１６３が接続される。
【００２７】
第１ＳＨ信号線１６１にＯＮ信号が流れる時、リセットされた第１ＦＤ２２iの電位に応じた第１信号がサンプルホールドされる。第２ＳＨ信号線１６２にＯＮ信号が流れる時、第１ＦＤ２２iが第１ＰＤ２１iから電荷を受取った状態における第１ＦＤ２２iの電位に応じた第２信号がサンプルホールドされる。第３ＳＨ信号線１６３にＯＮ信号が流れる時、第１信号から第２信号を減算した第３信号がサンプルホールドされる。
【００２８】
ＣＤＳ／ＳＨ回路１３の出力側はｊ列選択トランジスタ１７jのソースと接続される。ｊ列選択トランジスタ１７jのドレインは水平読出し線１５に接続され、ゲートは水平シフトレジスタ１４に接続される。ｊ列選択トランジスタ１７jのゲートにはパルス状のＯＮ／ＯＦＦ信号が水平シフトレジスタ１４から流される。ｊ列選択トランジスタ１７jのゲートにＯＮ信号が流される時、ＣＤＳ／ＳＨ回路１３にサンプルホールドされた第３信号が水平読出し線１５に出力される。
【００２９】
上述のような構成である撮像素子１０の動作及びＦＤ２２iの電位について次に図３のタイミングチャートにより説明する。図２に示すｉ行ｊ列にある第１画素２０i、jにおける動作と第１ＦＤ２２iの電位を例として説明する。
【００３０】
まず、ｔ１のタイミングにおいてｉ行リセット電源線２７iの電位は接地電位であり、リセット信号線ΦRにＯＮ信号が流れて第１リセットトランジスタ２４iがＯＮの状態にあることにより第１ＦＤ２２iの電位が接地電位にリセットされている。そしてｔ２のタイミングでリセット信号線ΦRにＯＮ信号が流れたままｉ行リセット電源線２７iの電位がｈｉｇｈ電位に切替えられ、第１ＦＤ２２iの電位はｈｉｇｈ電位にリセットされる。
【００３１】
次に、ｔ３のタイミングではリセット信号線ΦRにＯＦＦ信号が流れて第１リセットトランジスタ２４iがＯＦＦとなることにより、第１リセットトランジスタ２４iのゲートと第１ＦＤ２２iの容量結合等により第１ＦＤ２２iの電位は低下する（符号Ｄ参照）。
【００３２】
そしてｔ４のタイミングでアンプ電源ＶDAがＯＮとなると、アンプ電源ＶDAと第１増幅トランジスタ２５iとの間のノードと第１ＦＤ２２iとの容量結合により第１ＦＤ２２iの電位は上昇する（符号Ｕ参照）。したがって、リセットトランジスタをＯＦＦにすることによる第１ＦＤ２２iの電位低下が軽減されるので、リセット電源線のｈｉｇｈ電位を低く定めることが可能となる。
【００３３】
ｔ５のタイミングで第１ＳＨ信号線１６１にＯＮ信号を流し、リセットした時の第１ＦＤ２２のi電位に応じた第１信号のサンプルホールドが行われる。ｔ６のタイミングで第１転送トランジスタ２３iがＯＮとなり、第１ＰＤ２１iで蓄積した電荷が第１ＦＤ２２iに蓄積される。
【００３４】
次に第１転送トランジスタ２３iをＯＦＦにした後のｔ７のタイミングで、第２ＳＨ信号線１６２にＯＮ信号が流され、電荷を蓄積した時の第１ＦＤ２２iの電位に応じた第２信号がＣＤＳ／ＳＨ回路１３にサンプルホールドされる。第２信号のサンプルホールドの終了後にアンプ電源ＶDAはＯＦＦに切替えられる。なお、アンプ電源ＶDAをＯＦＦに切替えられた後に第２信号と第１信号の差分である第３信号がサンプルホールドされ、水平読出し線１５に出力される。
【００３５】
次にｔ８のタイミングでリセット信号線ΦR及びｉ行転送信号線２６iにＯＮ信号を流し、第１リセットトランジスタ２４i及び第１転送トランジスタ２３iをＯＮにすることにより第１ＦＤ２２iがリセットされる。次にｔ９のタイミングで、第１リセットトランジスタ２４iがＯＮのままｉ行リセット電源線２７iの電位が接地電位に切替えられることにより、第１ＦＤ２２iの電位は接地電位にリセットされる。
【００３６】
第１ＦＤ２２iの電位を接地電位にリセットすることにより、それ以後にアンプ電源ＶDAがＯＮとなっても第１増幅トランジスタ２５iの出力は接地電位のまま変わらない。画素信号の読出しを行う画素の選択はリセット電源線の電位の切替えにより行うことが可能であり、従来画素内に設ける必要のあった選択トランジスタが不要となる。
【００３７】
次にｔ１０のタイミングではｔ２のタイミングと同様にリセット信号線ΦRにＯＮ信号が流れたまま、ｉ＋１行リセット電源線２７i+1の電位が接地電位からｈｉｇｈ電位に切替えられ、ｊ列垂直読出し線２８jに接続された第２増幅トランジスタ２５i+1を有するｉ＋１行ｊ列にある第２画素２０i+1、jにおける第２ＦＤ２２i+1の電位はｈｉｇｈ電位にリセットされる。以後第２画素２０i+1、jにおいてｔ３〜ｔ９と同様の動作が行われる。まったく同様の動作が全画素２０において行われ、全画素２０からの画素信号が得られる。
【００３８】
以上のように本実施形態の撮像素子によれば、撮像素子の駆動電圧の低減化が可能である。また従来の撮像素子（図４参照）と比べてトランジスタを減らすことが可能であり、画素において一つのトランジスタが占めていた面積をＰＤ２１iが受光するための開口に使用することが出来るため、開口を広げることが可能となる。これによりノイズの低下や広ダイナミックレンジ化を図ることが可能となる。
【００３９】
あるいは、開口の面積を変えない場合において画素に占めていたトランジスタの面積が減るので、画素の面積を低減させることも可能となる。すなわち各画素２０の微細化が可能で、撮像素子１０全体の小型化、あるいは撮像素子１０全体の画素数の増加を図ることが可能である。
【００４０】
なお、本実施形態において、各画素に設けられたトランジスタ２３i、２４i、２５i、およびｊ列選択トランジスタ１７jはｎチャンネル型であるが、ｐチャンネル型であってもよい。ただし、ｐチャンネル型である場合は、各トランジスタ２３i、２４i、２５i、および１７jの接続において電圧の高低を入れ替える必要がある。したがって、いずれのトランジスタであってもリセットトランジスタ２４iあるいは増幅トランジスタ２５iの主電極、すなわちドレインまたはソースがアンプ電源ＶDAに接続される。
【００４１】
なお、本実施形態において全画素の増幅トランジスタは単一のアンプ電源に接続されるが、行毎に異なるアンプ電源に接続され、アンプ電源毎にＯＮ／ＯＦＦの切替えが可能な構成であってもよい。同一の垂直信号線に接続される複数の増幅トランジスタに電圧を印加するアンプ電源が異なっていれば、全画素に設けられるリセットトランジスタを単一のリセット電源線に接続しても本実施形態と同様の効果が得られる。
【００４２】
単一のリセット電源線を用いる場合、全画素のリセットトランジスタの電位が同時に切替えられ、画素信号を読み出す画素以外の画素のＦＤの電位が接地電位から変化してしまい、画素信号を読み出す画素の正確な画素信号を読み出すことが出来ない。しかし、読み出す画素に設けられた増幅トランジスタに接続されたアンプ電源のみＯＮにすれば、正確な画素信号を読み出すことが可能となる。
【００４３】
なお、本実施形態においてリセット信号線は全リセットトランジスタに対して単一の信号線であるが、画素毎に異なっていても本実施形態により得られる効果と同じ効果が得られる。
【００４４】
また、本実施形態において、撮像面における画素２０の配列はマトリックス状であるが、２次元状のいかなる配列であってもよい。また、本実施形態における撮像素子はＣＭＯＳ固体撮像素子であるが、ＸＹアドレス方式をとるいかなる固体撮像素子にも適用可能である。
【図面の簡単な説明】
【００４５】
【図１】本発明の一実施形態を適用した固体撮像素子の全体構成を模式的に示した平面図である。
【図２】本発明の一実施形態を適用した固体撮像素子の画素の構成を示す回路図である。
【図３】画素における動作を示すタイミングチャートと各動作のタイミングにおけるＦＤの電位の推移を示す図である。
【図４】背景技術の説明のために固体撮像素子の画素の構成を示す回路図である。
【図５】背景技術の説明のために画素における動作を示すタイミンチャートと各動作のタイミングにおけるＦＤの電位の推移を示す図である。
【符号の説明】
【００４６】
１０  ＣＭＯＳ固体撮像素子
１１  撮像部
２０  画素
２１i  第１フォトダイオード（ＰＤ）
２２i  第１フローティングディフュージョン（ＦＤ）
２３i  第１転送トランジスタ
２４i  第１リセットトランジスタ
２５i  第１増幅トランジスタ
２６i  ｉ行転送信号線
２７i  ｉ行リセット電源線
２７i+1  ｉ＋１行リセット電源線
ΦR  リセット信号線
ＶDA  アンプ電源
【図１】
2006060294.tif 000003
【図２】
2006060294.tif 000004
【図３】
2006060294.tif 000005
【図４】
2006060294.tif 000006
【図５】
2006060294.tif 000007