(57)【要約】    【課題】  従来に比して製造コストを大幅に削減することが可能な相補型トランジスタの製造技術を提供する。    【解決手段】  半導体膜１４、ゲート絶縁膜１６、ゲート電極１８が形成されたＰＭＯＳ領域、ＮＭＯＳ領域にＰ型の不純物溶液ＰＬ、Ｎ型の不純物塗布液ＮＬを局所的に塗布する（図２（ｈ）参照）。その後、第１の熱処理、第２の熱処理を施すことにより、ＰＳＧ膜１００と接触する半導体膜にＰ型不純物を拡散させてＰＭＯＳトランジスタのソース領域１４ＰＳ、チャネル領域１４ＰＣ、ドレイン領域１４ＰＤを形成する一方、ＢＳＧ膜２００と接触する半導体膜にＮ型不純物を拡散させてＮＭＯＳトランジスタのソース領域１４ＮＳ、チャネル領域１４ＮＣ、ドレイン領域１４ＮＤを形成する（図２（ｊ）参照）。【選択図】    図２
2006140335.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型のトランジスタと第２導電型のトランジスタを備えた相補型トランジスタ回路の製造方法であって、
第１導電型のトランジスタ領域及び第２導電型のトランジスタ領域の各々に半導体膜、ゲート絶縁膜、ゲート電極を順次形成する工程と、
各ゲート電極をマスクとして各ゲート絶縁膜をエッチングすることにより、各半導体膜の一部を露出させる工程と、
前記第１導電型のトランジスタ領域に形成された半導体膜の露出部分に第１導電型の不純物を含む液体材料を塗布する一方、前記第２導電型のトランジスタ領域に形成された半導体膜の露出部分に第２導電型の不純物を含む液体材料を塗布する工程と、
塗布した各液体材料に第１の熱処理を施すことにより、第１導電型の不純物を含む固体膜及び第２導電型の不純物を含む固体膜を形成する工程と、
各固体膜が形成された状態で第２の熱処理を施すことにより、第１導電型の不純物を含む固体膜と接触する半導体膜に第１導電型の不純物を拡散させて第１導電型のトランジスタのソース・ドレイン領域を形成する一方、第２導電型の不純物を含む固体膜と接触する半導体膜に第２導電型の不純物を拡散させて第２導電型のトランジスタのソース・ドレイン領域を形成する工程と
を含むことを特徴とする相補型トランジスタ回路の製造方法。
【請求項２】
請求項１に記載の相補型トランジスタ回路の製造方法であって、
前記各液体材料を塗布する前に、前記第１導電型のトランジスタ領域と前記第２導電型のトランジスタ領域の間に隔壁を形成する工程をさらに含むことを特徴とする相補型トランジスタ回路の製造方法。
【請求項３】
請求項１に記載の相補型トランジスタ回路の製造方法であって、
前記各液体材料を塗布する前に、前記第１導電型のトランジスタ領域と前記第２導電型のトランジスタ領域との間の境界領域を疎液性とする工程をさらに含むことを特徴とする相補型トランジスタ回路の製造方法。
【請求項４】
半導体膜、ゲート絶縁膜、ゲート電極、層間絶縁膜をそれぞれ有する第１導電型のトランジスタ及び第２導電型のトランジスタを備えた相補型トランジスタ回路であって、
前記第１導電型のトランジスタの層間絶縁膜は、少なくとも第１導電型の不純物を含む固体膜を有し、前記第２導電型のトランジスタの層間絶縁膜は、少なくとも第２導電型の不純物を含む固体膜を有し、各トランジスタの層間絶縁膜はいずれも局所的に形成されていることを特徴とする相補型トランジスタ回路。
【請求項５】
請求項４に記載の相補型トランジスタ回路を備えることを特徴とする電気光学装置。
【請求項６】
請求項４に記載の相補型トランジスタ回路を備えることを特徴とする電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、相補型トランジスタ回路、電気光学装置、電子デバイス、及び相補型トランジスタの製造方法に関する。
【背景技術】
【０００２】
薄膜デバイスは、薄膜トランジスタ（Thin Film Transistor；ＴＦＴ）によって構成された相補型トランジスタ回路（以下、ＣＭＯＳ回路）を備えるのが一般的である。ＴＦＴは、導電膜、絶縁膜、及び半導体膜等の薄膜で構成され、かかる薄膜の形成にはＣＶＤ（Chemical Vapor Deposition）法やスパッタ法が利用されるのが一般的である。
【０００３】
ところで、上記半導体膜はソース、ドレイン、チャネルと呼ばれる領域を有しており、チャネル領域近傍の電界の作用によってソース、ドレイン領域間でホールや電子の移動が生じ、所望のスイッチング特性が得られるようになっている。このようなソース・ドレイン領域は、ボロンイオン又はリンイオン等の不純物を半導体膜内に注入することによって形成され、最も一般的な形成方法としては、イオン打ち込み法が用いられる。
【０００４】
かかる方法を応用した技術が種々提案されており、例えばソース、ドレイン領域にイオン打ち込み法によって不純物を導入した後にレーザーアニール法により不純物を活性化する方法（例えば、特許文献１）、ソース、ドレイン領域にレーザ光線を照射して雰囲気中の不純物を半導体層中に導入する方法（例えば、特許文献２）、不純物を含むガスを用いたプラズマ処理により、表面の特定領域に不純物拡散層を形成し、その上に半導体層を形成した後にレーザ光の照射により半導体層に不純物拡層を形成する方法（例えば、特許文献３）、半導体膜上に不純物含有のスピンオングラス膜を形成し、レーザ光の照射により半導体層に不純物拡散層を形成する方法（例えば、特許文献４）等が提案されている。
【０００５】
【特許文献１】特開平６−２７５６４１号公報
【特許文献２】特開平９−１２９８８８号公報
【特許文献３】特開平８−７８６９９号公報
【特許文献４】特開平８−３１６４８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、従来のＣＶＤ法やスパッタ法においては、真空装置を用いること、基板加熱を必要とすること、プラズマ等の電源が必要となること、基板以外の装置内壁等の不要な部分にも成膜されその膜が剥がれて異物欠陥の原因となる等の特徴が起因し、生産性が低い、欠陥が多く歩留まりが悪い、表面の凹凸部での膜厚が不均一となる、配線パターンでは段差部で断線する等の課題があった。これらの課題は、結果的にＣＶＤ法やスパッタ法で製造された薄膜デバイスのコストアップにつながる。
また、特許文献１に記載の技術においては、イオン打ち込み法を用いるために、下地膜にダメージを与えてしまうと共に、大型な装置を要するため、装置のコストアップを招いてしまうという問題がある。
【０００７】
また、特許文献２に記載の技術においては、不純物含有の雰囲気を作り出すには、毒性、可燃性のガスが必要となり、当該ガスの漏洩等を抑制しつつ安全性を確保するための装置が大掛かりになってしまい、結果的に装置のコストアップを招いてしまうという問題がある。
また、特許文献３に記載の技術においては、プラズマを生成するための電源が必要になり、装置のコストアップを招いてしまうという問題がある。
また、特許文献４に記載の技術においては、適用範囲に限界があり、例えば、ボトムゲート型のＴＦＴの形成が困難であるという問題がある。
【０００８】
本発明は、以上説明した事情を鑑みてなされたものであり、従来に比して製造コストを大幅に削減することが可能な相補型トランジスタの製造技術を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明に係る相補型トランジスタ回路の製造方法は、第１導電型のトランジスタと第２導電型のトランジスタを備えた相補型トランジスタ回路の製造方法であって、第１導電型のトランジスタ領域及び第２導電型のトランジスタ領域の各々に半導体膜、ゲート絶縁膜、ゲート電極を順次形成する工程と、各ゲート電極をマスクとして各ゲート絶縁膜をエッチングすることにより、各半導体膜の一部を露出させる工程と、前記第１導電型のトランジスタ領域に形成された半導体膜の露出部分に第１導電型の不純物を含む液体材料を塗布する一方、前記第２導電型のトランジスタ領域に形成された半導体膜の露出部分に第２導電型の不純物を含む液体材料を塗布する工程と、塗布した各液体材料に第１の熱処理を施すことにより、第１導電型の不純物を含む固体膜及び第２導電型の不純物を含む固体膜を形成する工程と、各固体膜が形成された状態で第２の熱処理を施すことにより、第１導電型の不純物を含む固体膜と接触する半導体膜に第１導電型の不純物を拡散させて第１導電型のトランジスタのソース・ドレイン領域を形成する一方、第２導電型の不純物を含む固体膜と接触する半導体膜に第２導電型の不純物を拡散させて第２導電型のトランジスタのソース・ドレイン領域を形成する工程とを含むことを特徴とする。
【００１０】
かかる構成によれば、各導電型のトランジスタの半導体膜への不純物導入にイオン打ち込み法を使用していないため、従来に比してスループットを高くすることができるとともに、製造コストを大幅に削減することができる。
【００１１】
ここで、上記製造方法にあっては、前記各液体材料を塗布する前に、前記第１導電型のトランジスタ領域と前記第２導電型のトランジスタ領域の間に隔壁を形成する工程をさらに含む態様や、前記各液体材料を塗布する前に、前記第１導電型のトランジスタ領域と前記第２導電型のトランジスタ領域との間の境界領域を疎液性とする工程をさらに含む態様であっても良い。
【００１２】
また、本発明に係る相補型トランジスタ回路は、半導体膜、ゲート絶縁膜、ゲート電極、層間絶縁膜をそれぞれ有する第１導電型のトランジスタ及び第２導電型のトランジスタを備えた相補型トランジスタ回路であって、前記第１導電型のトランジスタの層間絶縁膜は、少なくとも第１導電型の不純物を含む固体膜を有し、前記第２導電型のトランジスタの層間絶縁膜は、少なくとも第２導電型の不純物を含む固体膜を有し、各トランジスタの層間絶縁膜はいずれも局所的に形成されていることを特徴とし、このような相補型トランジスタ回路を電気光学装置や電子デバイスに適用しても良い。
【００１３】
ここで、電気光学装置とは、例えば、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ素子等を備えた装置であって、上記相補型トランジスタ回路を駆動回路等に適用した装置をいう。また、電子デバイスとは、本発明に係る相補型トランジスタ回路を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成に特に限定は無いが、例えばＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示板、宣伝広告用ディスプレイ等が含まれる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明に係る実施形態について図面を参照しながら説明する。
【００１５】
Ａ．第１実施形態
図１及び図２は、ＰＭＯＳトランジスタ（第１導電型のトランジスタ）及びＮＭＯＳトランジスタ（第２導電型のトランジスタ）から構成されるＣＭＯＳ回路の製造プロセスを説明するための図である。なお、以下の説明では、ＰＭＯＳトランジスタが形成される領域をＰＭＯＳ領域（第１導電型のトランジスタ領域）と呼び、ＮＭＯＳトランジスタが形成される領域をＮＭＯＳ領域（第２導電型のトランジスタ領域）と呼ぶ。
【００１６】
まず、図１（ａ）に示すように、ガラス基板１０上に第１絶縁膜（下地絶縁膜）１２を形成する。第１絶縁膜１２は、例えば、ポリシラザンを溶媒に混合した液状材料をスピンコート法によって塗布し、熱処理を施すことによりＳｉＯ２に転化して形成する。
【００１７】
次に、各トランジスタを構成する半導体膜の形成領域（半導体膜形成領域）１４Ａをパターニングする（図１（ｂ）参照）。詳述すると、まず、第１絶縁膜１２の上にレジスト膜１７ａを形成し、半導体形成領域１４Ａを形成する。なお、この後にレジスト膜１７ａの表面をフッ素含有のガスを用いたプラズマで処理して疎液性にしても良い。被膜の形成後、半導体膜形成用の液状材料を液滴吐出方式（インクジェット方式）などにより、各トランジスタの半導体膜形成領域１４Ａにそれぞれ滴下する。レジスト膜１７ａの表面は、プラズマの作用で疎液性を有し、更に、液状材料が接触する第１絶縁膜１２の表面は親液性を有するので、液状材料はスムースに半導体膜形成領域１４Ａに進入することが可能となる。液状材料の塗布の終了後、熱処理を施すことにより液状材料に含有していた有機溶剤は除去される。この熱処理の加熱温度は約１００℃乃至３００℃、加熱時間は数分間などである。
【００１８】
熱処理後、第１レジスト膜１７ａは剥離され、その後更なる熱処理を施すことにより塗布膜が固体化され、各半導体膜１４が形成される(図１（ｃ）参照)。このようにして各半導体膜１４を形成すると、次にゲート絶縁膜１６となる第２絶縁層１６ａを形成する（図１（ｄ）参照）。第２絶縁層１６ａは、下層の絶縁膜と同様に、例えばポリシラザンを溶媒に混合した液状材料をスピンコート法により塗布した後、熱処理を施すことによりＳｉＯ２に転化されて形成される。
【００１９】
第２絶縁層１６ａを形成すると、図１（ｂ）と同様、各トランジスタを構成するゲート電極の形成領域（ゲート電極形成領域）１８Ａをパターニングする（図１（ｅ）参照）。具体的には、第２絶縁層１６ａ上にレジスト膜１７ｂ等を形成することにより、ゲート電極形成領域１８Ａをパターニングする。このとき、レジスト膜１７ｂの表面上にプラズマ処理しても良い。被膜の形成後、金等の金属粒子が含有された液状材料を液滴吐出方式（インクジェット方式）により、各トランジスタのゲート電極形成領域１８Ａにそれぞれ滴下する。レジスト膜１７ｂの表面は、プラズマの作用で疎液性を有し、更に、液状材料が接触する第２絶縁層１６ａの表面は親液性を有するので、液状材料はスムースにゲート電極形成領域１８Ａに進入することが可能となる。液状材料の塗布の終了後、熱処理により液状材料に含有していた有機溶剤は除去される。この熱処理の加熱温度は、約１００℃乃至２００℃、加熱時間は、数分間である。
【００２０】
熱処理後、レジスト膜１７ｂは剥離され、更に第２の熱処理を施すことによりゲート電極膜は微密化され、ゲート電極１８が形成される（図１（ｆ）参照）。このようにして形成したゲート電極１８をマスクとしてゲート絶縁膜１６をエッチングする。これにより、ゲート絶縁膜１６によって覆われていた各トランジスタの半導体膜１４が露出する（図１（ｇ）参照）。
【００２１】
このようにして各トランジスタの半導体膜１４を露出させると、各半導体膜１４、ゲート絶縁膜１６、ゲート電極１８を覆うようにＰ型の不純物溶液ＰＬ、Ｎ型の不純物塗布液ＮＬを局所的に塗布する（図２（ｈ）参照）。具体的には、液滴吐出法（インクジェット法）などを利用して、ＰＭＯＳ領域に形成された半導体膜１４の露出部分、ゲート絶縁膜１６、ゲート電極１８を覆うようにＰ型の不純物塗布液（ボロン原子などのＰ型不純物を含む不純物塗布液）ＰＬを塗布する一方、ＮＭＯＳ領域に形成された半導体膜１４の露出部分、ゲート絶縁膜１６、ゲート電極１８を覆うようにＮ型の不純物塗布液（リン原子などのＮ型不純物を含む不純物塗布液）ＮＬを塗布する。
【００２２】
その後、熱処理（第の熱処理）を施すことにより、ＰＭＯＳ領域にＰ型不純物を含む固体膜（以下、ＢＳＧ膜）１００を局所的に形成する一方、ＮＭＯＳ領域にＮ型不純物を含む固体膜（以下、ＰＳＧ膜）２００を形成する（図２（ｉ）参照）。なお、ＢＳＧ膜１００及びＰＳＧ膜２００は、それぞれＰＭＯＳトランジスタの層間絶縁膜１００及びＮＭＯＳトランジスタの層間絶縁膜２００として機能する。
【００２３】
その後、さらに熱処理及びアニール処理（第２の熱処理）を施すことにより、ＰＳＧ膜１００と接触する半導体膜１４にＰ型不純物を拡散させてＰＭＯＳトランジスタのソース領域１４ＰＳ、ドレイン領域１４ＰＤを形成する一方、ＢＳＧ膜２００と接触する半導体膜１４にＮ型不純物を拡散させてＮＭＯＳトランジスタのソース領域１４ＮＳ、ドレイン領域１４ＮＤを形成する（図２（ｊ）参照）。この結果、ＰＭＯＳ領域の第１絶縁膜１２上にはソース領域１４ＰＳ、ドレイン領域１４ＰＤ、及びチャネル領域１４ＰＣが形成され、ＮＭＯＳ領域の第１絶縁膜１２上にはソース領域１４ＮＳ、ドレイン領域１４ＮＤ、及びチャネル領域１４ＮＣが形成される。
【００２４】
その後、各層間絶縁膜１００、２００の上にコンタクトホールを形成するためのレジスト膜を形成し、コンタクトホールを形成する。さらに、コンタクトホール形成後、レジスト膜上に追加露光することにより、ソース電極及びドレイン電極の形成領域をパターニングする。
【００２５】
さらに、電極パターン領域形成後、液滴吐出法（インクジェット法）などを利用して銀等の金属粒子が含有された液体材料をソース・ドレイン各電極形成領域に向けて滴下する。ここで、レジスト膜の表面はプラズマの作用で疎液性を有し、更に、液状材料が接触する層間絶縁膜１００、２００の表面は親液性を有するので、上記液状材料はスムースにソース・ドレイン各電極領域に進入することが可能となる。液状材料の塗布の終了後、第１の熱処理によって、液状材料に含有していた有機溶剤は除去され、固体状の金属膜が形成される。この熱処理の加熱温度は、約１００℃乃至２００℃、加熱時間は、数分間である。加熱後、レジスト膜は剥離され、第２の熱処理によって金属膜が焼成されることで、低抵抗のソース電極、ドレイン電極が形成される。その後、最上層に保護膜（保護用絶縁層）が形成され、これにより、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタからなるＣＭＯＳ回路が形成される。
【００２６】
以上説明したように、本実施形態によれば、半導体膜への不純物導入にイオン打ち込み法を使用していないため、従来に比してスループットを高めることができるとともに、製造コストを大幅に削減することができる。
【００２７】
また、ＰＭＯＳトランジスタ、ＮＭＯＳトランジスタを構成する半導体膜、絶縁膜、導電膜などの薄膜は、液体材料を用いて形成することができるため、真空処理装置を用いることなく、ＰＭＯＳトランジスタ、ＮＭＯＳトランジスタを形成することが可能となる。なお、上記例では、トップゲート型のＴＦＴによってＣＭＯＳ回路を構成したが、ボトムゲート型のＴＦＴによってＣＭＯＳ回路を構成しても良い。
【００２８】
なお、上述した実施形態では、液滴吐出法（インクジェット法）を用いてＰＳＧ膜１００やＢＳＧ膜２００などの層間絶縁膜を形成したが、液体材料を用いた他の方法（例えば、スピンレス法やディップコーティング法、スピンコート法）によって形成しても良い。
【００２９】
Ｂ．第２実施形態
上述した第１実施形態では、各半導体膜１４の露出部分、ゲート絶縁膜１６、ゲート電極１８を覆うように各不純物塗布液ＰＬ、ＮＬを塗布したが（図２（ｈ）参照）、各不純物塗布液を所望位置に精度良く塗布（配置）するために、該不純物塗布液を配置しない部分を疎液性とする一方、該液滴を配置する部分を親液性とする処理を施しても良い。
【００３０】
図３は、ＣＭＯＳ回路の製造プロセスの特徴部分を説明するための図である。なお、以下では本実施形態に特有の工程を中心に説明し、第１実施形態と同様の工程については図示及び説明を割愛する。不純物塗布液を配置する工程に先立ち、疎液性とする部分（すなわちＰＭＯＳ領域とＮＭＯＳ領域との境界領域）にフッ素基を表面に有する単分子膜（ＦＡＳ膜と呼ぶ）３００を形成する（図３参照）。ＦＡＳ膜はフォトレジスト材等の樹脂膜とは異なり、単分子を配向させて形成されているので、極めて膜厚を薄くすることができ、しかも、分子レベルで均一な膜となる。即ち、膜の表面に同じ分子が位置するため、膜の表面が均一でしかも表面にフッ素基がついているので優れた疎液性有しており、微細なパターニングをする際に特に有用である。なお、ＦＡＳ膜３００を構成する化合物としては、ヘプタデカフルオロテトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロテトラヒドロデシルトリクロロシラン、トリデカフルオロテトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等のフルオロアルキルシラン等が挙げられる。使用に際しては、一つの化合物を単独で用いるのも好ましいが、２種以上の化合物を組み合わせて使用しても、本発明の所期の目的を損なわなければ制限されない。本実施例では、ＦＡＳ膜３００をパターニングすることにより、疎液性とする部分についてはＦＡＳ膜３００を残す一方、親液性とする部分についてはＦＡＳ膜３００を除去する。
【００３１】
親液性領域及び疎液性領域の形成に関して詳細に説明すると、まず、基板１０の全面に上記化合物からなるＦＡＳ膜３００を形成する。次いで、液体材料を配置しない部分（すなわちＰＭＯＳ領域とＮＭＯＳ領域との境界領域）を疎液性とすべく、ＦＡＳ膜３００をパターニングする（図３参照）。この結果、露出した部分は液体材料に対して濡れ性を持った親液性となり、ＦＡＳ膜が残存している部分は液体材料に対して濡れ性を持っていない疎液性となる。なお、ＦＡＳ膜のパターニング方法としては、紫外線照射法、電子ビーム照射法、Ｘ線照射法、等が適用可能である。本発明においては、紫外線照射法が好ましく用いられる。例えば、紫外線照射法を採用した場合、親液性部分及び疎液性部分のパターンは各フォトマスクのパターンに合わせて形成できる。即ち、表面にＦＡＳ膜がない領域が親液性部分となり、ＦＡＳ膜がある領域が初液性部分となる。なお、この後の工程については、上述した第１実施形態と同様に説明することができるため、割愛する。以上説明した方法によれば、Ｐ型又はＮ型の不純物塗布液を基板上の所望位置に精度良く配置することができる。
【００３２】
Ｃ．第３実施形態
また、Ｐ型又はＮ型の不純物塗布液を所望位置に精度良く塗布（配置）するために、ＰＭＯＳ領域とＮＭＯＳ領域の間に隔壁を形成するようにしても良い。
図４は、ＣＭＯＳ回路の製造プロセスの特徴部分を説明するための図である。なお、以下では本実施形態に特有の工程を中心に説明し、第１実施形態と同様の工程については図示及び説明を割愛する。
【００３３】
図４に示す隔壁２１０は、仕切り部材として機能する隆起物であり、フォトレジストなどの有機材料やＳＯＧ膜のような無機材料を用いて塗布法で形成される。この隔壁２１０は、Ｐ型又はＮ型の不純物塗布液ＰＬ、ＮＬを塗布する前に形成される。なお、隔壁２１０を形成する方法としては、スピンコート法、スリットコート法、ディップコート法や液滴吐出法（インクジェット法）などがある。隔壁材料が基板全面に形成される塗布法では、次にフォトエッチングにより所望のパターンに形成される。また、隔壁２１０は少なくともＰＭＯＳ領域とＮＭＯＳ領域の間に設ければよく、図４及び図５に示すようにＰＭＯＳ領域、ＮＭＯＳ領域を囲繞するように隔壁２１０を設けるか否かは任意である。
【００３４】
このように隔壁２１０を形成すると、隔壁２１０によって囲繞された各領域（以下、囲繞領域）内に、Ｐ型又はＮ型の不純物塗布液ＰＬ、ＮＬをそれぞれ塗布する（図４参照）。塗布法としては、例えば液滴吐出法（インクジェット法）を採用することができる。その後、前述した熱処理（第１の熱処理）を施すことでＰＭＯＳ領域にＰＳＧ膜１００を局所的に形成する一方、ＮＭＯＳ領域にＢＳＧ膜２００を局所的に形成する。
【００３５】
このように各不純物塗布液ＰＬ、ＮＬを乾燥、焼成して層間絶縁膜１００、２００を形成した後、隔壁の処理は隔壁材料の耐熱性や絶縁性などの特性によって決めることができる。即ち、隔壁が耐熱性と絶縁性の両方の特性が十分である場合は隔壁の除去は不要であり、両者のどちらかの特性が不十分の場合は除去するのが望ましい。また、層間絶縁膜に平坦性を持たせる場合には、前記絶縁膜或いは隔壁を有する前記絶縁膜の上に、第２の層間絶縁膜を塗布法によって形成することもできる。なお、この後の工程については、上述した第１実施形態と同様に説明することができるため、割愛する。
【００３６】
ここで、上記例では隔壁を１つの材料で形成する場合について述べたが、無機材料からなる無機絶縁膜と有機材料からなる有機絶縁膜によって構成された２層構造の隔壁２１０を形成しても良い。かかる態様によれば、１層構造の隔壁２１０と比較して高さの高い隔壁２１０を形成することができる。
【００３７】
Ｄ．第４実施形態
図６は、第４実施形態に係る電気光学装置の一種である有機ＥＬ表示装置１００の接続図を示す。
各画素領域に形成された画素回路は、電界発光効果により発光可能な発光層ＯＥＬＤ、それを駆動するための電流を記憶する保持容量、ＴＦＴ１１１〜１１４を備えて構成される。一方、駆動回路領域に形成された各駆動回路１０１、１０２は、上述したＣＭＯＳ回路を備えて構成されている。駆動回路１０１からは、走査線Ｖｓｅｌ及び発光制御線Ｖｇｐが対応する各画素回路に供給され、駆動回路１０２からは、データ線Ｉｄａｔａおよび電源線Ｖｄｄが対応する各画素回路に供給されている。走査線Ｖｓｅｌとデータ線Ｉｄａｔａとを制御することにより、対応する各発光部ＯＥＬＤによる発光が制御可能になっている。なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり、他の回路構成も可能である。
【００３８】
Ｅ．第５実施形態
図７は、第５実施形態に係る電子デバイスを例示した図である。
図７（ａ）は、本発明の製造方法によって製造される携帯電話であり、当該携帯電話３３０は、電気光学装置（表示パネル）１００、アンテナ部３３１、音声出力部３３２、音声入力部３３３及び操作部３３４を備えている。本発明は、例えば表示パネル１００における画素回路及び駆動回路が配されている基板の製造に適用される。図７（ｂ）は、本発明の製造方法によって製造されるビデオカメラであり、当該ビデオカメラ３４０は、電気光学装置（表示パネル）１００、受像部３４１、操作部３４２及び音声入力部３４３を備えている。本発明は、例えば表示パネル１００における画素回路及び駆動回路が配されている基板の製造に適用される。
【００３９】
図７（ｃ）は、本発明の製造方法によって製造される携帯型パーソナルコンピュータの例であり、当該コンピュータ２５０は、電気光学装置（表示パネル）１００、カメラ部３５１及び操作部３５２を備えている。本発明は、例えば表示パネル１００における画素回路及び駆動回路が配されている基板の製造に適用される。
【００４０】
図７（ｄ）は、本発明の製造方法によって製造されるヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ３６０は、電気光学装置（表示パネル）１００、バンド部３６１及び光学系収納部３６２を備えている。本発明は、例えば表示パネル１００における画素回路及び駆動回路が配されている基板の製造に適用される。図７（ｅ）は、本発明の製造方法によって製造されるリア型プロジェクターの例であり、当該プロジェクター３７０は、電気光学装置（光変調器）１００、光源３７２、合成光学系３７３、ミラー３７４、３７５を筐体３７１内に備えている。本発明は、例えば光変調器１００における画素回路及び駆動回路が配されている基板の製造に適用される。図７（ｆ）は本発明の製造方法によって製造されるフロント型プロジェクターの例であり、当該プロジェクター３８０は、電気光学装置（画像表示源）１００及び光学系３８１を筐体３８２内に備え、画像をスクリーン３８３に表示可能になっている。本発明は、例えば画像表示源１００における画素回路及び駆動回路が配されている基板の製造に適用される。
【００４１】
上記例に限らず本発明は、あらゆる電子デバイスの製造等に適用可能である。例えば、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ＩＣカードなどにも適用することができる。なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々に変形、変更実施が可能である。
【図面の簡単な説明】
【００４２】
【図１】第１実施形態に係るＣＭＯＳ回路の製造プロセスを示す図である。
【図２】同実施形態に係るＣＭＯＳ回路の製造プロセスを示す図である。
【図３】第２実施形態に係るＣＭＯＳ回路の製造プロセスの特徴部分を示す図である。
【図４】第３実施形態に係るＣＭＯＳ回路の製造プロセスの特徴部分を示す図である。
【図５】同実施形態に係る隔壁とゲート電極との関係を説明するための図である。
【図６】第４実施形態に係る電気光学装置の構成を例示した図である。
【図７】第５実施形態に係る各電子デバイスを例示した図である。
【符号の説明】
【００４３】
１０・・・基板、１２・・・下地絶縁膜、１４Ａ・・・半導体膜形成領域、１４・・・半導体膜、１６・・・ゲート絶縁膜、１８Ａ・・・ゲート電極形成領域、１８・・・ゲート電極、ＰＬ・・・Ｐ型の不純物塗布液、ＮＬ・・・Ｎ型の不純物塗布液、１００・・・ＰＳＧ膜、２００・・・ＢＳＧ膜、１４ＰＳ、１４ＮＳ・・・ソース領域、１４ＰＣ、１４ＮＣ・・・チャネル領域、１４ＰＤ、１４ＮＤ・・・ドレイン領域、２１０・・・隔壁。
【図１】
2006140335.tif 000003
【図２】
2006140335.tif 000004
【図３】
2006140335.tif 000005
【図４】
2006140335.tif 000006
【図５】
2006140335.tif 000007
【図６】
2006140335.tif 000008
【図７】
2006140335.tif 000009