(57)【要約】【課題】シリコンカーバイド・インパットダイオードのアモルファス高抵抗層におけるｐｎ接合界面の電界緩和を図り、かつ、ｐ＋層のシート抵抗を十分に低下させる。【解決手段】選択酸化とイオン注入を組み合わせることで、従来に比して膜厚のｐ＋シリコンカーバイド層３を形成することができ、また、シリコンカーバイド高抵抗層５によってｐｎ接合端面が確実に覆われ、効率と出力の大幅な改善が図られたシリコンカーバイド・インパットダイオードとなる。【選択図】図２
2006060055.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型シリコンカーバイド基板上にｎ型エピタキシャル層を形成したエピタキシャル基板を用いてインパットダイオードを製造するシリコンカーバイド・インパットダイオードの製造方法であって、
前記エピタキシャル基板上に耐酸化膜を堆積してパターニングする工程と、
前記パターニングにより耐酸化膜で覆われていない領域に、プラズマ酸化により酸化膜を形成する工程と、
前記耐酸化膜を除去し、しかる後、ｐ型不純物をイオン注入して前記酸化膜が形成されていない前記ｎ型エピタキシャル層表面にｐ＋層を形成する工程と、
前記酸化膜を除去し、不純物の活性化熱処理を施した後、前記ｐ＋層の上部にオーミック電極を形成する工程と、
前記オーミック電極をマスクにバナジウムをイオン注入し、露出する前記ｎ型エピタキシャル層表面に高抵抗層を形成する工程とを含むことを特徴とするシリコンカーバイド・インバッドダイオードの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコンカーバイド・インパットダイオードの製造方法に係り、特に、高周波の使用に適し、効率、出力等の改善を図ったものに関する。
【背景技術】
【０００２】
インパットダイオードは、マイクロ波における負性抵抗を得るために、半導体中の衝突によるイオン化と走行時間効果を用いたいわゆる高周波デバイスの一つとして公知・周知となっており、従来、シリコンや砒化ガリウムを用いて研究開発が進められてきたものである。このようなインパットダイオードに関しては、多くの半導体装置に関する著書にその詳細が記載されている（例えば、非特許文献１参照）。
例えば、インパットダイオードの代表的な構造を有する公知・周知のリード型ダイオードを例に、その動作原理を説明する。リード型ダイオードは、低抵抗のＮ型半導体基板上にキャリアの走行層となる低濃度の高抵抗層を形成した後、不純物濃度が１０１６ｃｍ−３台のＮ型半導体層と１０１９ｃｍ−３台のＰ型半導体層が積層された構造を有している。そして、このダイオードに逆方向電圧を印加すると、Ｎ型とＰ型の半導体接合からなるＰＮ接合部分において電界が最大となり、この電界がなだれ倍増が始まる臨界電界に達するとなだれ倍増が始まるものとなっている。そこで、臨界電界よりも小さな電界が発生する程度に直流電圧を印加すると共に、これに交流（高周波電界）を重畳するようにして、その高周波電界がなだれ倍増を起こす程度になり、なだれ倍増が始まると、なだれ領域で発生した正孔は速やかにＰ層に吸収され、電子は走行層へ入る。この電子は走行層の厚みと電子の飽和速度で定まる時間が経過した後、Ｎ型半導体基板に到着するが、このとき高周波電界がなだれ倍増を起こしたときの電界の位相と丁度１８０度回転していると、Ｎ型半導体基板に到着した電子はエネルギーを空間に吐き出す。すなわち、高周波が空間に放出されることとなる。
【０００３】
このようにマイクロ波を発生するインパットダイオードは、現在のところミリ波領域において最も高い連続発振出力電力を得ることができるが、周波数が高くなるにつれて素子を小さくしなければならず、大電力動作における温度上昇による出力の低下が問題になってくる。
一方、シリコンカーバイドは、電子の飽和速度がシリコンの２倍、絶縁破壊電界が約１０倍と大きく、さらに、熱伝導率が３倍大きい物性値を有する。そのため、高周波で高出力の半導体素子の材料として有望視されている。
このようなシリコンカーバイドであるが、数年前まではその基板及びエピタキシャル膜の品質が悪く、ＰＮ接合を形成してもなだれ倍増現象を観測することができなかった。しかし、２０００年になりVassilevskiらにより、市販のｐ＋／ｎ／ｎ＋エピ基板を用いたダイオードにおいて、アバランシェ開始電圧の温度係数が正である（アバラッシェ開始電圧が温度の上昇と共に大きくなる）ことが報告され（非特許文献２参照）、市販であっても良質なエピ基板が入手できることが示され、インパットダイオード開発への機運が高まった。
【０００４】
これまでに、L.Yuanらにより、Ｎ型導電性基板上にｎ−／ｎ＋／ｐ＋層をエピタキシャル成長させたエピタキシャル基板を用いて、ドライエッチングによるメサ構造のインパットダイオードを試作して、マイクロ波の発振が報告されている（非特許文献３参照）。彼等は、試作したインパットダイオードを導波管に設置して、７.７５ＧＨｚでピーク出力１ｍＷの出力が得られたと報告している。また、K.Vassilevskiらは、Ｎ型導電性基板上にｎ−／ｐ＋層をエピタキシャル成長させたエピタキシャル基板を用いて、同様にメサ構造のインパットダイオードの動作を報告している（非特許文献４参照）。このように、近年のシリコンカーバイドのエピタキシャル技術の進展により、なだれ倍増を利用したインパットダイオードの実現可能性が増している。
【０００５】
本願出願人は、上述のようなメサ構造をしたインパットダイオードは、メサ表面のＰＮ接合端面での耐圧低下がデバイスの動作安定性、信頼性に問題があることを指摘し、ガードリングを用いたインパットダイオードの製造方法を既に提案している（特願２００３−１８３７８５）。
かかる製造方法においては、ｎ型基板上に活性層をエピタキシャル成長により形成した後、ｐ＋層をアルミニウムのイオン注入と活性化熱処理で形成し、次いで、ダイオード周辺部にイオン注入によりバナジウムイオンを、ｐ＋層より深く注入して高抵抗層を形成し、最後に、ｐ＋層にオーミック電極を形成してインパットダイオードを得ている。これによって、ダイオード周辺部のｐｎ接合部における電界強度の緩和を図ると共に、熱伝導の作用を得ることで、デバイス製造の再現性、信頼性に優れると共に電気的特性にも優れたインパットダイオードを得ることが可能となった。
【０００６】
ここで、従来のシリコンカーバイド・インパットダイオードの製造工程について、図３を参照しつつ説明することとする。
先ず、このシリコンカーバイド・インパットダイオードの製造においては、ｎ型シリコンカーバイド基板３１上に、活性層としてｎ型層３２をエピタキシャル成長により形成したエピタキシャル基板が用いられる（図３（Ａ）参照）。
ｎ型層３２表面上にｐ型不純物イオンをイオン注入してｐ＋シリコンカーバイド層３３を形成し（図３（Ｂ）参照）、次いで、不純物を格子位置に入れるための活性化熱処理を行う。
そして、インパットダイオード領域周辺に、アモルファス高抵抗層３４を形成するために、バナジウムイオンをイオン注入する（図３（Ｃ）参照）。このイオン注入は、高抵抗層３４がｐ＋層よりも深く形成されるようにする。
その結果、隣接するインパットダイオードと電気的に分離されることとなる。
【０００７】
【非特許文献１】Ｓ．Ｍ．ジィー著、南日康夫ほか訳、「半導体デバイス」、産業図書、１９８７年、p.２３３−２６６
【非特許文献２】Vassilevski、IEEE Electron Device Letters.、２０００年、Vol 21、No.10、ｐ.４８５
【非特許文献３】L.Yuan、IEEE Electron Device Letters.、２００１年、Vol 22、No.6、p.２６６−２６８
【非特許文献４】K. Vassilevski、Materials Science Forum、２００２年、Vols. 389-393、p.１３５３−１３５８
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところが、上述の方法では、ｐ層を深く形成した場合、ガードリング層をより深く形成するためには、加速電圧の大きな特殊なイオン注入機が必要となり、ｐ＋層は浅く形成する外なかった。また、大きな加速電圧でイオン注入を行うと、注入による結晶へのダメージが大きくなりすぎて、その後の熱処理によっても回復できないほどの結晶欠陥の発生を招くという問題があった。
そのため、ｐ＋層のシート抵抗を十分に小さくすることができず、ダイオードの寄生抵抗成分が大きくなり、十分な負性抵抗が得られず、シリコンカーバイドの物性を限界まで引き出すことができないという問題がある。
本発明は、上記実状に鑑みてなされたもので、高抵抗層におけるｐｎ接合界面の電界緩和を実現すると共に、ｐ＋層のシート抵抗を十分に低下させることができるシリコンカーバイド・インパットダイオードの製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記本発明の目的を達成するため、本発明に係るシリコンカーバイド・インパットダイオードの製造方法は、
ｎ型シリコンカーバイド基板上にｎ型エピタキシャル層を形成したエピタキシャル基板を用いてインパットダイオードを製造するシリコンカーバイド・インパットダイオードの製造方法であって、
前記エピタキシャル基板上に耐酸化膜を堆積してパターニングする工程と、
前記パターニングにより耐酸化膜で覆われていない領域に、プラズマ酸化により酸化膜を形成する工程と、
前記耐酸化膜を除去し、しかる後、ｐ型不純物をイオン注入して前記酸化膜が形成されていない前記ｎ型エピタキシャル層表面にｐ＋層を形成する工程と、
前記酸化膜を除去し、不純物の活性化熱処理を施した後、前記ｐ＋層の上部にオーミック電極を形成する工程と、
前記オーミック電極をマスクにバナジウムをイオン注入し、露出する前記ｎ型エピタキシャル層表面に高抵抗層を形成する工程とを含んでなるものである。
【発明の効果】
【００１０】
本発明によれば、選択酸化とイオン注入とを組み合わせた製造工程を採るようにしたことにより、イオン注入のためのマスク形成の工程を省略することができると共に、ｐ＋層を従来に比してより厚く形成することができるために、ｐ＋層のシート抵抗が十分低いシリコンカーバイド・インパットタイオードを提供することができる。
また、このｐ＋層のシート抵抗の低下により、オーミック電極のコンタクト抵抗率の低減に寄与することができる。そして、これらの改善により、負性抵抗を小さくする要因である寄生抵抗が低減されるため、効率と出力が大幅に向上したシリコンカーバイド・インパットダイオードを提供することができるという効果を奏するものである。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について、図１及び図２を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態におけるシリコンカーバイド・インパットダイオードの構成について、図２（Ｄ）を参照しつつ説明する。
本発明の実施の形態におけるシリコンカーバイド・インパットダイオードは、低抵抗ｎ型シリコンカーバイド基板１上に形成されてなるもので、まず、低抵抗ｎ型シリコンカーバイド基板１の表面上に、ｎ型シリコンカーバイド・エピタキシャル層２が形成されており、そのほぼ中央部に、ｐ＋シリコンカーバイド層３が形成されると共に、このｐ＋シリコンカーバイド層３上面にはｐ型オーミック電極４が形成されている。
【００１２】
そして、このｐ＋シリコンカーバイド層３及びｐ型オーミック電極４の周囲のｎ型シリコンカーバイド・エピタキシャル層２上にはシリコンカーバイド高抵抗層５が形成されたものとなっている。
なお、低抵抗ｎ型シリコンカーバイド基板１の裏面側には、ｎ型オーミック電極６が形成されている。
【００１３】
次に、上記構成を有してなるシリコンカーバイド・インパットダイオードの製造方法について、図１及び図２を参照しつつ説明する。
最初に、低抵抗ｎ型シリコンカーバイド基板１上に、電子の走行層となる不純物濃度４×１０１７ｃｍ−３、厚さ１.０μｍのｎ型シリコンカーバイド・エピタキシャル層２を化学気相成長法により形成する（図１（Ａ）参照）。
次いで、このｎ型シリコンカーバイド・エピタキシャル層２上面に、窒化珪素を化学気相成長法で堆積した後、フォトリソとエッチングによりダイオード領域以外の窒化珪素を除去し窒化膜７（耐酸化膜）を形成する（図１（Ａ）参照）。
次に、この基板全体にプラズマ酸化を施す。これによって、酸素原子は窒化膜７を通過することができず、シリコンカーバイド・エピタキシャル層２表面が深く酸化されて、シリコン酸化膜８が生成されることとなる（図１（Ｂ）参照）。
【００１４】
この後、窒化膜７を熱リン酸により除去する（図１（Ｃ）参照）。
次に、ｐ型不純物としてアルミニウムを深さ方向に不純物濃度が均一となるように多段で注入する。具体的には、例えば、加速電圧１８０ｋｅＶでドーズ量１.４×１０１５ｃｍ−２、加速電圧１００ｋｅＶでドーズ量９×１０１４ｃｍ−２、加速電圧５０ｋｅＶでドーズ量５×１０１４ｃｍ−２の順でイオン注入を行うのが好適であり、この場合、深さ約２００ｎｍに渡り不純物濃度３×１０２０／ｃｍ３のｐ＋シリコンカーバイド層３を得ることができる（図２（Ａ）参照）。ここで、先にシリコン酸化膜８をプラズマ酸化で形成したが、これがイオン注入のマスクとして働くため、イオン注入マスクを形成するためのリソグラフィーなどのプロセスが不要となる。
【００１５】
イオン注入を行っただけでは、不純物は格子間にあるため、不純物を格子位置に活性化させるための熱処理を、１６００°℃で３０分間ほど施す。この際、シリコン酸化膜８は、熱処理で蒸発するため、予めフッ酸で除去しておく（図２（Ｂ）参照）。
次に、ｐ＋シリコンカーバイド層３にｐ型オーミック電極４を形成するため、このｐ＋シリコンカーバイド層３の上部が開口するようにレジスタをパターニングする。そして、ニッケルを本デバイス上部に蒸着により堆積した後、アルコール等の溶剤でレジストを除去（リフトオフ）することで、ｐ型オーミック電極４が形成される（図２（Ｃ）参照）。
ここで、先にシリコン酸化膜８を除去した本デバイス表面の領域には、ｐｎ接合の端面が現れており、このままでは、この部分の電界が半導体内部より大きくなるため、耐圧劣化等の問題を引き起こす原因となる。
【００１６】
そのため、その電界を緩和するために、イオン注入を行う。この場合のイオン注入には、不純物としてバナジウムを用いる。好適なイオン注入の例としては、例えば、加速電圧４００ｋｅＶでドーズ量３.４×１０１５ｃｍ−２、加速電圧３００ｋｅＶでドーズ量１.４×１０１５ｃｍ−２、加速電圧２００ｋｅＶでドーズ量１.３×１０１５ｃｍ−２、加速電圧１００ｋｅＶでドーズ量１.０×１０１５ｃｍ−２、加速電圧５０ｋｅＶでドーズ量１.２×１０１５ｃｍ−２の順で行うのが良く、この場合、深さ３００ｎｍに均一なシリコンカーバイド高抵抗層５を形成することができる（図２（Ｄ）参照）。
これによって、基板表面に露出しているｐｎ接合端面がシリコンカーバイド高抵抗層５により覆われることとなる（図２（Ｄ）参照）。
最後に、低抵抗ｎ型シリコンカーバイド基板１の裏面にニッケルを堆積し、熱処理炉で１０００℃、２分間の熱処理を不活性ガス雰囲気で行い、低抵抗化されたｎ型オーミック電極６を得る（図２（Ｄ）参照）。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態におけるシリコンカーバイド・インパットダイオードの製造工程の前半部分の手順を模式的に示す模式図である。
【図２】本発明の実施の形態におけるシリコンカーバイド・インパットダイオードの製造工程の後半部分の手順を模式的に示す模式図である。
【図３】従来のシリコンカーバイド・インパットダイオードの製造工程を模式的に示す模式図である。
【符号の説明】
【００１８】
１…低抵抗ｎ型シリコンカーバイド基板
２…ｎ型シリコンカーバイド・エピタキシャル層
３…ｐ＋シリコンカーバイド層
４…ｐ型オーミック電極
５…シリコンカーバイド高抵抗層
６…ｎ型オーミック電極
７…窒化膜
８…シリコン酸化膜
【図１】
2006060055.tif 000003
【図２】
2006060055.tif 000004
【図３】
2006060055.tif 000005