(57)【要約】【課題】 チャージポンプ用コンデンサをＭＯＳキャパシタで形成したチャージポンプ用半導体装置において、ＭＯＳキャパシタの周波数応答性を改善し、高周波数のスイッチングを行う場合でも、ＭＯＳキャパシタの容量の電圧依存性により昇圧能力が制限されることを無くすこと。【解決手段】 チャージポンプ用ＭＯＳキャパシタとして、基板側の１つのチャネル領域中に、複数の第１電極を設け、この複数の第１電極の上方に絶縁層と、複数の第２電極とを備えて構成する。この複数の第１及び第２電極によりＭＯＳキャパシタの抵抗値を低減して、ＭＯＳキャパシタの容量の電圧依存性を低減し、その周波数応答性を改善する。【選択図】  図１
2006140517.tif 000002
【特許請求の範囲】
【請求項１】
同一基板上に形成されたＭＯＳＦＥＴ及びＭＯＳキャパシタを含むチャージポンプ回路を有し、前記ＭＯＳキャパシタの少なくとも１つは、前記基板上の１つの領域中の複数箇所に設けられた複数の第１電極と、これら複数の第１電極の上方で、かつ少なくとも前記各第１電極間領域上に設けた絶縁層と、この絶縁層上に設けた複数の第２電極とを備えて構成されている、ことを特徴とする半導体装置。
【請求項２】
前記１つの領域は、素子間分離部により他の領域と分離されている特定導電型の半導体領域であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１電極は、前記特定導電型の半導体領域の導電度を高くして電極として形成されていることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記絶縁層は、絶縁酸化膜であることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記第１電極は各々、平行にかつ細長く形成されており、前記第２電極は前記各第１電極間領域に略対応して平行に且つ長方形に形成されていることを特徴とする請求項１記載の半導体装置。
【請求項６】
前記ＭＯＳキャパシタは、前記チャージポンプ回路の初段のチャージポンプ用キャパシタとして用いられ、少なくとも終段のチャージポンプ用キャパシタとは形状が異なることを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャージポンプ回路を有し、そのチャージポンプ用キャパシタをＭＯＳキャパシタで形成した半導体装置に関する。
【背景技術】
【０００２】
ＬＣＤドライバのような、低電圧ロジック部と高電圧ロジック部を１チップ上に形成する半導体装置においては、低電圧電源をチャージポンプ回路で昇圧して高電圧電源を得るように構成されている。
【０００３】
Ｆｉｇ．７は、チャージポンプ回路の一例を示す図であり、チャ−ジポンプ回路７１で低電圧電源７３の電圧Ｖｃｃ（３Ｖ）を、負荷７２が必要とする電圧Ｖｏ（１５Ｖ）に昇圧する。このチャ−ジポンプ回路７１は、図のように、入力端子ＩＮと出力端子ＯＵＴ間に直列接続されたＰ型ＭＯＳＦＥＴＱ１〜Ｑｎと、このＭＯＳＦＥＴＱ１〜Ｑｎのゲートにゲート電圧を供給する直列接続された反転バッファ回路Ｂ１〜Ｂｎと、各ＭＯＳＦＥＴＱ１〜Ｑｎ及び出力端子間に一端が接続されたキャパシタＣ１〜Ｃｎと、キャパシタＣ１〜Ｃｎ−１の他端に所定の電位を印加する直列接続された反転バッファ回路Ｂ１ａ〜Ｂｎ−１ａと、反転バッファ回路Ｂ１〜Ｂｎ、反転バッファ回路Ｂ１ａ〜Ｂｎ−１ａに所定の高／低レベルのクロック出力を供給する発振回路ＯＳＣと、から構成される（キャパシタＣｎ−１、反転バッファ回路Ｂｎ−１ａは、図示省略している）。なお、最終段のキャパシタＣｎは、負荷に供給する電力が大きい場合には、図示のようにチャージポンプ回路の外付け部品とされる。
【０００４】
さて、このように構成されるチャージポンプ回路７１の動作は、まず、発振回路ＯＳＣの出力がＨレベルのとき、反転バッファ回路Ｂ１の出力はＬレベルでありＭＯＳＦＥＴＱ１はオンし、反転バッファ回路Ｂ２の出力はＨレベルでありＭＯＳＦＥＴＱ２はオフする。また、反転バッファ回路Ｂ１ａの出力はＬレベルにあり、反転バッファ回路Ｂ２ａの出力はＨレベルにある。このため、キャパシタＣ１に電源電圧Ｖｃｃが蓄積されるように作用する。
【０００５】
次に、発振回路ＯＳＣの出力がＬレベルになると、反転バッファ回路Ｂ１の出力はＨレベルでありＭＯＳＦＥＴＱ１はオフし、反転バッファ回路Ｂ２の出力はＬレベルでありＭＯＳＦＥＴＱ２はオンする。このとき、反転バッファ回路Ｂ１ａの出力はＨレベルにあり、反転バッファ回路Ｂ２ａの出力はＬレベルにある。このため、電荷保存側によりキャパシタＣ１に蓄積されている電源電圧Ｖｃｃに、反転バッファ回路Ｂ１ａの出力のＨレベル（電源電圧Ｖｃｃとしている）が重畳されて、キャパシタＣ２に電源電圧Ｖｃｃの２倍の電圧が蓄積されるように作用する。
【０００６】
このような蓄積動作が、発振回路ＯＳＣの出力信号のＨ／Ｌレベルの反転ごとに繰り返され、キャパシタＣｎの電圧は負荷７２の必要とする電圧Ｖｏに向かって上昇していく。
【０００７】
このような、チャージポンプ回路を、図示していない低電圧回路等とともに、１チップ上に形成する場合には、キャパシタＣ１〜Ｃｎ−１を、他のＭＯＳトランジスタ等と整合させるように、ＭＯＳキャパシタで形成することが多い。
【０００８】
このＭＯＳキャパシタについて、図８，図９の模式図を参照して説明する。Ｐ形半導体基板（以下、基板）８０にＮウエル領域８１を形成する。そのＮウエル領域８１内の両端側に、不純物を多く入れて導電度を高くしたＮ+領域８２−１，８２−２を形成する。このＮ+領域８２−１，８２−２に挟まれた、Ｎウエル領域の上に絶縁酸化膜（図示省略）を介してゲート電極８３を形成する。もし、Ｎウエル領域８１にＰ型ＭＯＳＦＥＴを形成すると仮定した場合に、Ｎ+領域８２−１，８２−２は、Ｐ+のドレイン領域、ソース領域となる領域に相当し、また、Ｎ+領域８２−１，８２−２に挟まれたＮウエル領域はチャネル領域に相当する。（以下、この領域を、チャネル領域と称する場合がある。）
【０００９】
そして、ゲート電極８３は配線８４（図９ではアルミ配線層８６で表示）で端子Ｔ１に引き出され、またＮ+領域８２−１，８２−２は配線８５（図９ではアルミ配線層８７で表示）で同電位に接続され、端子Ｔ２に引き出される。これにより、ゲート電極８３とＮ+領域８２−１，８２−２との間に静電容量（以下、容量）が形成され、ＭＯＳキャパシタとして機能する。また、配線層８６，８７間、配線層８７とゲート電極８３との間にも容量が形成されるが、その値はそれほど大きいものとはならない。なお、素子分離用の酸化膜８８−１，８８−２が設けられている。
【００１０】
このＭＯＳキャパシタの容量値はそれほど大きくはないので、負荷７２の消費する電力が大きい場合にはその分を常時供給するために、発振回路ＯＳＣの周波数、即ちＭＯＳＦＥＴＱ１〜Ｑｎをオン・オフするスイッチング周波数を高く設定することになる。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし、図８，図９に示されるような、ＭＯＳキャパシタは、その印加電圧の変化に伴って容量が変化してしまう、いわゆる電圧依存性を有している。これは、ＭＯＳキャパシタの容量は、ゲート酸化膜を誘電体とする容量とチャネル領域の状態に応じた容量（例えば、空乏層容量）とを加えた値（直列和）で与えられる。ゲート酸化膜容量は膜圧に関係するものの電圧依存性が無く固定値であるが、チャネル領域の状態に応じた容量は、チャネルの形成の有無やその深さ（基板内部への深さ）等に依存する性質がある。したがって、チャネルの領域の状態は、印加する電圧に対応して変化するから、ＭＯＳキャパシタの容量は電圧依存性を持つことになる。
【００１２】
ＭＯＳキャパシタの容量が電圧依存性を持っていても、充分な電圧が印加できれば問題はないわけであるが、チャージポンプ用のＭＯＳキャパシタでは、充放電により、その電圧が常に変動する。特に、初段のＭＯＳキャパシタに印加される電圧は低く、チャネル領域を形成するＮウエル領域８１の抵抗値が高いことから、印加される電圧レベルが変化してから所定の容量になるまでに時間を必要とし、周波数応答性が悪くなってしまう。
【００１３】
この状態の特性の例を、図１０に示している。この図１０は、スイッチング周波数ＳＷ．ｆが１ＭＨｚの場合についての例を示すもので、横軸に各ＭＯＳキャパシタ端子Ｔ１，Ｔ２間に印加される電圧Ｖｇを取り、縦軸にそのＭＯＳキャパシタの容量Ｃを取っている。この印加電圧Ｖｇは、端子Ｔ１、Ｔ２間に印加される電圧のうち、端子Ｔ１側を正電位として示している。
【００１４】
このＭＯＳキャパシタの容量値は、静特性の値が例えば図中１点鎖線で示すように、大きさが約７５０ｐＦであり、その電圧依存性も通常は２Ｖ〜３Ｖで飽和する。しかし、スイッチング周波数が高いことによって、その立ち上がり特性が悪くなっており、また容量値の大きさも低くなっていることが分かる。この特性は、スイッチング周波数の高低にしたがって、変化することになる。
【００１５】
なお、製造時の工程を追加して電極の抵抗を小さくしたり、Ｎウエルの特性を変更することで、周波数応答性などを改善することは可能である。けれども、ＭＯＳキャパシタは、ＭＯＳＦＥＴの製造工程を併用して形成されるため、ＭＯＳキャパシタのみの事情で電極やＮウエルの特性を変更することは容易でない。また、変更できたとしても、製造工程におけるコストや時間の点で問題となる。
【００１６】
このように、ＭＯＳキャパシタの容量値の電圧依存性により、チャージポンプ回路としての昇圧能力が制限されてしまうという問題がある。
【００１７】
そこで、本発明は、チャージポンプ用コンデンサをＭＯＳキャパシタで形成したチャージポンプ用半導体装置において、ＭＯＳキャパシタの周波数応答性を改善し、高周波数のスイッチングを行う場合でも、ＭＯＳキャパシタの容量の電圧依存性により昇圧能力が制限されることを低減することを目的とする。
【課題を解決するための手段】
【００１８】
請求項１の半導体装置は、同一基板上に形成されたＭＯＳＦＥＴ及びＭＯＳキャパシタを含むチャージポンプ回路を有し、前記ＭＯＳキャパシタの少なくとも１つは、前記基板上の１つの領域中の複数箇所に設けられた複数の第１電極と、これら複数の第１電極の上方で、かつ少なくとも前記各第１電極間領域上に設けた絶縁層と、この絶縁層上に設けた複数の第２電極とを備えて構成されていることを特徴とする。
【００１９】
請求項２の半導体装置は、請求項１の半導体装置において、前記１つの領域は、素子間分離部により他の領域と分離されている特定導電型の半導体領域であることを特徴とする。
【００２０】
請求項３の半導体装置は、請求項２の半導体装置において、前記第１電極は、前記特定導電型の半導体領域の導電度を高くして電極として形成されていることを特徴とする。
【００２１】
請求項４の半導体装置は、請求項１の半導体装置において、前記絶縁層は、絶縁酸化膜であることを特徴とする。
【００２２】
請求項５の半導体装置は、請求項１の半導体装置において、前記第１電極は各々、平行にかつ細長く形成されており、前記第２電極は前記各第１電極間領域に略対応して平行に且つ長方形に形成されていることを特徴とする。
【００２３】
請求項６の半導体装置は、請求項１の半導体装置において、前記ＭＯＳキャパシタは、前記チャージポンプ回路の初段のチャージポンプ用キャパシタとして用いられ、少なくとも終段のチャージポンプ用キャパシタとは形状が異なることを特徴とする。
【発明の効果】
【００２４】
このように、本発明によれば、チャージポンプ用ＭＯＳキャパシタの基板側の１つの領域中の複数箇所に電極を形成して、このＭＯＳキャパシタの抵抗値を低減しているから、ＭＯＳキャパシタの容量が電圧依存性を持っていても、その周波数応答性が改善され、高周波数のスイッチングを行う場合でも、チャージポンプ回路としての昇圧能力を確保できる。
【００２５】
また、前記１つの領域は、素子間分離部により他の領域と分離されている特定導電型の半導体領域である。また、前記第１電極は、前記特定導電型の半導体領域の導電度を高くして電極として形成されている。さらに、前記絶縁層は、絶縁酸化膜である。また、前記第１電極は各々、平行にかつ細長く形成されており、前記第２電極は前記各第１電極間領域に略対応して平行に且つ長方形に形成されている。したがって、ＭＯＳキャパシタを、ＭＯＳＦＥＴなど他の素子と同一の工程で製造することができる。
【００２６】
また、本発明のＭＯＳキャパシタは、チャージポンプ回路の初段のチャージポンプ用キャパシタとして用いられている。これにより、使用される電圧において、電圧依存性を有している初段のキャパシタの特性が改善するから、チャージポンプ回路の昇圧能力を向上することができる。
【発明を実施するための最良の形態】
【００２７】
以下、図面を参照して、本発明の実施の形態について説明する。図１、図２は、本発明の実施形態に係り、ＭＯＳＦＥＴなど他の素子とともに１チップの半導体装置の同一基板上に作り込まれるチャージポンプ用ＭＯＳキャパシタの構成例を示す図である。図１はその上面図を模式的に示す図であり、図２はその断面図を模式的に示す図である。図３は動作を説明するための等価回路図であり、図４は、本発明の半導体装置におけるチャージポンプ用ＭＯＳキャパシタの電圧−容量特性を、従来例と対比して示す図である。
【００２８】
図１、図２において、Ｐ形基板１０にＮウエル領域１１を形成し、このＮウエル領域１１の外側に素子分離用酸化膜１８−１，１８−２が形成されている。この素子分離用酸化膜１８−１，１８−２によって、ＭＯＳキャパシタの領域が他の素子の領域と分離されている。素子間分離部としては、この素子分離用酸化膜の外、溝分離などの種々の素子分離法が採用できる。
【００２９】
そして、Ｎウエル領域１１の表面部に、従来例と同様の、電極であるＮ+領域１２−１，１２−６に加えて、他に４つの電極であるＮ+領域１２−２〜１２−５を細長く形成している。したがって、Ｎウエル領域１１には、この合計６つのＮ+領域１２−１〜１２−６によって、図示のように５つの電極間領域（ｎ＝５）が形成される。これらのＮ+領域１２−１〜１２−６は、それぞれ一方端部で配線１５（図２ではアルミ配線層１７で表示）により同電位に並列接続され、端子Ｔ２に引き出される。
【００３０】
一方、Ｎ+領域１２−１〜１２−６により形成されたそれぞれの電極間領域（Ｎウエル領域）の上に、絶縁酸化膜（図示省略）を介して５つのゲート電極１３−１〜１３−５が形成されている。これらのゲート電極１３−１〜１３−５は、一部がＮ+領域１２−１〜１２−６と絶縁酸化膜（図示省略）を介して重なり合っていることが望ましい。これらのゲート電極１３−１〜１３−５は、それぞれ他方端部で配線１４（図２ではアルミ配線層１６で表示）により同電位に接続され、端子Ｔ１に引き出されている。なお、図１で、■印はコンタクトポイントを示している。
【００３１】
これにより、ゲート電極１３−１とＮ+領域１２−１，１２−２との間、ゲート電極１３−２とＮ+領域１２−２，１２−３との間、ゲート電極１３−３とＮ+領域１２−３，１２−４との間、ゲート電極１３−４とＮ+領域１２−４，１２−５との間、およびゲート電極１３−５とＮ+領域１２−５，１２−６との間にそれぞれ容量が形成され、それらが並列接続されて、端子Ｔ１，Ｔ２間でＭＯＳキャパシタとして機能する。なお、配線層１６，１７間、配線層１７とゲート電極１３−１〜１３−５との間にも容量が形成されるが、その値はそれほど大きいものとはならない。
【００３２】
さて、以上のように構成される、本発明の実施の形態に係る、チャージポンプ用ＭＯＳキャパシタの作用について、従来例のものと対比しながら、説明する。
【００３３】
図１，図２のＭＯＳキャパシタにおいて、ゲート電極１３−１〜１３−５の抵抗に比べて、チャネル領域のＮウエル１１の抵抗は遙かに大きい。この１例をシート抵抗で表すと、ゲート電極１３−１〜１３−５のシート抵抗は１０Ω／□であり、Ｎウエル１１のシート抵抗は１ｋΩ／□である。
【００３４】
この例に基づいて、従来例のＭＯＳキャパシタの抵抗と、本実施の形態のＭＯＳキャパシタの抵抗を計算する。まず、従来例のものでは、ＭＯＳキャパシタの幅をＬ、奥行きをＨとすると、
ゲート抵抗Ｒｇ：（Ｈ／Ｌ）×１０Ω、
Ｎウエル抵抗Ｒｎ／ｗ：（Ｌ／Ｈ）×（１／２）×１ｋΩ、であり、簡単化のために、Ｈ＝Ｌとした場合には、ゲート抵抗Ｒｇ＝１０Ω、Ｎウエル抵抗Ｒｎ／ｗ＝５００Ωとなる。この等価回路が図３（ａ）に示されている。Ｃは、ＭＯＳキャパシタの容量である。なお、ｗは電極数で、２である。
【００３５】
一方、本実施の形態のＭＯＳキャパシタでは、同様に、幅をＬ、奥行きをＨとし、ＭＯＳキャパシタが５つに分割されているから、各分割されたキャパシタについてみると、
ゲート抵抗Ｒｇ１：｛Ｈ／（Ｌ／５）｝×１０Ω、
Ｎウエル抵抗Ｒｎ／ｗ１：｛（Ｌ／５）／Ｈ｝×（１／２）×１ｋΩ、である。簡単化のために、Ｈ＝Ｌとした場合には、ゲート抵抗Ｒｇ１＝５０Ω、Ｎウエル抵抗Ｒｎ／ｗ１＝１００Ωとなる。この等価回路が図３（ｂ）に示されている。Ｃ１は、分割されたＭＯＳキャパシタの容量である。なお、ＭＯＳキャパシタが５つに分割され、且つそれらが並列に接続されているから、ゲート抵抗Ｒｇ１、分割されたＭＯＳキャパシタの容量Ｃ１、Ｎウエル抵抗Ｒｎ／ｗ１の直列回路が、５回路分並列接続される。このＭＯＳキャパシタの周波数応答特性などは、１つの回路も合成回路も全く同じであるから、１回路について検討すればよい。勿論、容量値については、並列回路数分だけ加算されることになる。
【００３６】
このように、本実施の形態では、Ｎウエル抵抗Ｒｎ／ｗ１が小さくなり（５００Ω→１００Ω）、またゲート抵抗Ｒｇ１とＮウエル抵抗Ｒｎ／ｗ１とを加算した抵抗も小さくなる（５１０Ω→１５０Ω）。
【００３７】
次に、図３（ａ）のように、従来の、電圧依存性を有するＭＯＳキャパシタの容量Ｃと、ゲート抵抗Ｒｇ及びＮウエル抵抗Ｒｎ／ｗの直列回路の周波数特性について検討する。まず第１に、端子Ｔ１，Ｔ２間に電圧が印加された際に、ゲート抵抗Ｒｇ及びＮウエル抵抗Ｒｎ／ｗの電圧降下によりＭＯＳキャパシタの容量Ｃへの電荷の蓄積が遅れる。この遅れの程度は、ゲート抵抗Ｒｇ及びＮウエル抵抗Ｒｎ／ｗの値に依存する。次に第２に、その電荷蓄積の遅れにより、ＭＯＳキャパシタの容量Ｃの値が電圧依存領域に留まる時間が長くなる。
【００３８】
これを図１，図２の本発明の実施の形態のＭＯＳキャパシタについて、図８，図９の従来例のものに比較すると、ゲート抵抗Ｒｇ１とＮウエル抵抗Ｒｎ／ｗ１とを加算した抵抗が小さくなる（５１０Ω→１５０Ω）とともに、これにより充電される分割されたＭＯＳキャパシタの容量Ｃ１も小さくなる。したがってＭＯＳキャパシタの充電時定数は小さくなり、電荷の蓄積は早くなる。また、ＭＯＳキャパシタの容量Ｃ１の値が電圧依存領域にとどまる時間が短くなる。なお、これらの点は、各々のゲート抵抗Ｒｇ１、Ｎウエル抵抗Ｒｎ／ｗ１及びＭＯＳキャパシタの容量Ｃ１の条件が同じと仮定すると、図３（ｂ）に破線で示したように同電位点同志を接続できるから、合成した回路で見ても同じ結果となる。
【００３９】
以上のように、本発明の実施の形態では、チャージポンプ用ＭＯＳキャパシタにおいて、一方の電極である６つのＮ＋領域１２−１〜１２−６により、Ｎウエル１１のチャネル領域に５つの電極間領域を形成し、この５つの領域に略対応して５つのゲート電極１３−１〜１３−５を設け、それぞれ電極間領域とゲート電極との間でＭＯＳキャパシタ素子を形成し、それらを並列接続して合成したＭＯＳキャパシタとしている。
【００４０】
これにより、周波数応答の悪化の要因であるＭＯＳキャパシタの抵抗値、即ちゲート抵抗ＲｇとＮウエル抵抗Ｒｎ／ｗを加算した抵抗を低減している。したがって、ＭＯＳキャパシタの容量が電圧依存性を持っていても、その周波数応答性が改善され、高周波数のスイッチングを行う場合でも、チャージポンプ回路としての昇圧能力を確保することができる。
【００４１】
図４は、本発明の実施の形態における特性の例を実線で示している。なお、破線で示した特性は、対比のために示した従来例のものである。この図４は、図１０と同様に、スイッチング周波数が１ＭＨｚの場合についての例を示すもので、横軸に印加電圧Ｖｇを取り、縦軸にＭＯＳキャパシタの容量Ｃを取っている。この印加電圧Ｖｇは、端子Ｔ１、Ｔ２間に印加される電圧を、端子Ｔ１側を正電位として示している。
【００４２】
このＭＯＳキャパシタの容量値は、少しの電圧依存性は有するものの、スイッチング周波数が１ＭＨｚと高い周波数であるにもかかわらず、比較的低い印加電圧（２Ｖ程度）で、図中１点鎖線で示す静特性の値（約７５０ｐＦ）に近い容量値に達している。この特性は、ほぼ静特性（スイッチング周波数が０）に近くなっている。
【００４３】
以上の実施の形態においては、電極であるＮ+領域間の領域ｎを５としているが、勿論この数５は例示であり、２以上の任意の数ｎとすることができる。
【００４４】
また、Ｎ+領域１２−１〜１２−６は各々、平行にかつ細長く形成されているが、これらＮ+領域１２−１〜１２−６を図５のように、一端側で結合するように同様のＮ＋領域１２Ａを設けてもよい。
【００４５】
また、ゲート電極１３−１〜１３−５を配線１４により１側で共通に接続する外、図５のように、各ゲート電極上で図示長手方向に配線１４を延長し、複数の点でコンタクトを取るようにしてもよい。
【００４６】
また、さらに、図６に示すように、Ｎ+領域１２−１〜１２−６の間に小さいスポット状Ｎ+領域１２Ｂが電極として複数設けられ、それらスポット状Ｎ+領域上のゲート電極部１３−１〜１３−５が切りかかれている。そして、各ゲート電極上方で図示長手方向に配線１５を延長し、スポット状Ｎ+領域１２Ｂにコンタクトを取るようにしてもよい。
【００４７】
以上の、図５、図６のように、Ｎ+領域１２−１〜１２−６を一端側で結合するように、さらにＮ+領域１２Ａを形成すること、各ゲート電極１３−１〜１３−５上で長手方向に配線１４を延長し複数の点でコンタクトを取ること、また、Ｎ+領域１２−１〜１２−６の間に小さいスポット状Ｎ+領域１２Ｂを電極として複数設けることにより、ＭＯＳキャパシタの周波数応答性をさらに改善することができる。
【００４８】
なお、これらのＮ+領域の追加により、ゲート電極の有効面積は小さくなるので、その分だけ従来のＭＯＳキャパシタより面積を大きくする必要がある。したがって、チャージポンプ回路の中段以降、少なくとも終段のチャージポンプ用キャパシタには、本発明のＭＯＳキャパシタとは異なる他の構成のキャパシタを用いるようにしてもよい。
【００４９】
本実施の形態におけるＭＯＳキャパシタを、図７のようなチャージポンプ回路へ適用するに際し、使用される電圧において、電圧Ｖｇ−容量Ｃの特性が、ほぼ飽和する以前、即ち容量Ｃが電圧依存性を有しているキャパシタに適用することが有効である。したがって、本発明のＭＯＳキャパシタを、少なくとももっとも電圧が低い初段のチャージポンプ用キャパシタとして用いることが望ましい。
【００５０】
以上のように、本発明の半導体装置によれば、チャージポンプ用ＭＯＳキャパシタの基板側の１つの領域中の複数箇所に電極を形成して、このＭＯＳキャパシタの抵抗値を低減しているから、ＭＯＳキャパシタの容量が電圧依存性を持っていても、その周波数応答性が改善され、高周波数のスイッチングを行う場合でも、チャージポンプ回路としての昇圧能力を確保できる。
【００５１】
また、前記１つの領域は、素子間分離部により他の領域と分離されている特定導電型の半導体領域である。また、前記第１電極は、前記特定導電型の半導体領域の導電度を高くして電極として形成されている。さらに、前記絶縁層は、絶縁酸化膜である。また、前記第１電極は各々、平行にかつ細長く形成されており、前記第２電極は前記各第１電極間領域に略対応して平行に且つ長方形に形成されている。したがって、ＭＯＳキャパシタを、ＭＯＳＦＥＴなど他の素子と同一の工程で製造することができる。
【００５２】
また、本発明のＭＯＳキャパシタは、チャージポンプ回路の初段のチャージポンプ用キャパシタとして用いられている。これにより、使用される電圧において、電圧依存性を有している初段のキャパシタの特性が改善するから、チャージポンプ回路の昇圧能力を向上することができる。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施形態に係るチャージポンプ用ＭＯＳキャパシタの上面図。
【図２】本発明の実施形態に係るチャージポンプ用ＭＯＳキャパシタの断面図。
【図３】動作を説明するための等価回路図。
【図４】本発明のチャージポンプ用ＭＯＳキャパシタの電圧−容量特性を示す図。
【図５】本発明の他の実施形態に係るチャージポンプ用ＭＯＳキャパシタの上面図。
【図６】本発明のさらに他の実施形態に係るチャージポンプ用ＭＯＳキャパシタの上面図。
【図７】チャージポンプ回路の一例の構成図。
【図８】従来のチャージポンプ用ＭＯＳキャパシタの上面図。
【図９】従来のチャージポンプ用ＭＯＳキャパシタの断面図。
【図１０】従来のチャージポンプ用ＭＯＳキャパシタの電圧−容量特性を示す図。
【符号の説明】
【００５４】
１０ Ｐ形基板
１１ Ｎウエル
１２−１〜１２−６、１２Ａ、１２Ｂ Ｎ+領域
１３−１〜１３−５ ゲート電極
１４，１５ 配線
１６，１７ アルミ配線層
１８−１，１８−２ 素子分離用酸化膜
【図１】
2006140517.tif 000003
【図３】
2006140517.tif 000004
【図５】
2006140517.tif 000005
【図６】
2006140517.tif 000006
【図８】
2006140517.tif 000007
【図２】
2006140517.tif 000008
【図４】
2006140517.tif 000009
【図７】
2006140517.tif 000010
【図９】
2006140517.tif 000011
【図１０】
2006140517.tif 000012