(57)【要約】【課題】  Ａｒスパッタ処理のようなダメージの大きい工程を必要とせず、高精度でホールや溝などを形成することが可能で、信頼性の高い半導体装置を製造する。【解決手段】  レジストパターン２０８をマスクとして、層間絶縁膜２０７をエッチングし、さらにＣｕ拡散防止用絶縁膜２０６をエッチングして凹部２２０を形成し、下層配線２０５を露出する。続いて、水素、窒素または酸素のいずれかの元素を含む処理ガスを用いプラズマ処理を行ない、レジストパターン２０８を剥離すると同時に、Ｃｕの表層に混入している不純物を除去する。【選択図】図５
2006156486.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも、基板上の他の部位と接続される被接続部と、その上に形成された被エッチング層と、該被エッチング層上に形成されパターニングされたマスク層と、を有し、前記被エッチング層にはエッチングによって前記マスク層のパターンに対応する凹部が形成され、該凹部において前記被接続部が露出した構造を有する被処理基板に対し、
水素、窒素または酸素の少なくとも１種以上を含むガスのプラズマを用い、前記マスク層を除去するとともに前記被接続部に混入している不純物を除去するプラズマ処理を行なうことを特徴とする、基板処理方法。
【請求項２】
前記被接続部が、前記被エッチング層より下層の配線層に埋め込まれた金属配線であることを特徴とする、請求項１に記載の基板処理方法。
【請求項３】
前記被接続部が、トランジスタのソース・ドレイン領域またはゲート電極であることを特徴とする、請求項１に記載の基板処理方法。
【請求項４】
前記プラズマ処理は、被処理基板を載置する支持体に対してバイアス電圧を印加しながら行なうことを特徴とする、請求項１から請求項３のいずれか１項に記載の基板処理方法。
【請求項５】
基板上に、下層金属配線を形成する工程と、
前記下層金属配線の上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に開口パターンを有するレジストを形成する工程と、
前記レジストをマスクとしてエッチングを行い、前記層間絶縁膜に凹部を形成し、前記下層金属配線を露出させる工程と、
前記レジストを除去する工程と、
前記レジストの除去後、基板の表面を洗浄する工程と、
を具備する、半導体装置の製造方法。
【請求項６】
前記レジストを除去する工程では、水素、窒素または酸素の少なくとも１種以上を含むガスのプラズマを用い、前記レジストを除去するとともに前記下層金属配線に混入している不純物を除去するプラズマ処理を行なうことを特徴とする、請求項５に記載の半導体装置の製造方法。
【請求項７】
前記基板の表面を洗浄する工程の後に、さらに、前記凹部において露出した前記下層金属配線の結晶欠陥を回復する工程を含むことを特徴とする、請求項５または請求項６に記載の半導体装置の製造方法。
【請求項８】
前記下層金属配線の結晶欠陥を回復する工程では、水素または窒素の少なくとも１種以上を含むガスの雰囲気中で１００℃〜４５０℃の温度で熱処理を行なうことを特徴とする、請求項７に記載の半導体装置の製造方法。
【請求項９】
前記下層金属配線の結晶欠陥を回復する工程の後に、さらに、前記凹部において露出した前記下層金属配線表面を清浄化する工程を含むことを特徴とする、請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記下層金属配線表面を清浄化する工程では、露出した前記下層金属配線表面に形成された酸化膜を還元処理することを特徴とする、請求項９に記載の半導体装置の製造方法。
【請求項１１】
下層金属配線表面を清浄化する工程の後に、さらに、前記層間絶縁膜に形成された凹部に、バリアメタル層と導電体層を堆積して多層金属配線を形成する工程を含むことを特徴とする、請求項１０に記載の半導体装置の製造方法。
【請求項１２】
基板上に、下層金属配線を形成する工程と、
前記下層金属配線上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に開口パターンを有する第１のレジストを形成する工程と、
前記第１のレジストをマスクとしてエッチングを行い、前記層間絶縁膜に第１の凹部を形成し、前記下層金属配線を露出させる工程と、
前記第１のレジストを除去する工程と、
前記層間絶縁膜上に開口パターンを有する第２のレジストを形成する工程と、
前記第２のレジストをマスクとしてエッチングを行い、前記層間絶縁膜に第２の凹部を形成する工程と、
前記第２のレジストを除去する工程と、
前記レジストの除去後、基板の表面を洗浄する工程と、
を具備する、半導体装置の製造方法。
【請求項１３】
前記第１のレジストおよび／または前記第２のレジストを除去する工程では、水素、窒素または酸素の少なくとも１種以上を含むガスのプラズマを用い、前記レジストを除去するとともに前記下層金属配線に混入している不純物を除去するプラズマ処理を行なうことを特徴とする、請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記基板の表面を洗浄する工程の後に、さらに、前記第２の凹部において露出した前記下層金属配線の結晶欠陥を回復する工程を含むことを特徴とする、請求項１２または請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記下層金属配線の結晶欠陥を回復する工程では、水素または窒素の少なくとも１種以上を含むガスの雰囲気中で１００℃〜４５０℃の温度で熱処理を行なうことを特徴とする、請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記下層金属配線の結晶欠陥を回復する工程の後に、さらに、前記第２の凹部において露出した前記下層金属配線表面を清浄化する工程を含むことを特徴とする、請求項１５に記載の半導体装置の製造方法。
【請求項１７】
前記下層金属配線表面を清浄化する工程では、露出した前記下層金属配線表面に形成された酸化膜を還元処理することを特徴とする、請求項１６に記載の半導体装置の製造方法。
【請求項１８】
下層金属配線表面を清浄化する工程の後に、さらに、前記層間絶縁膜に形成された前記第１の凹部および前記第２の凹部に、バリアメタル層と導電体層を堆積して多層金属配線を形成する工程を含むことを特徴とする、請求項１７に記載の半導体装置の製造方法。
【請求項１９】
プラズマを発生させるプラズマ供給源と、
前記プラズマにより、被処理体に対しプラズマ処理を行なうための処理室を区画する処理容器と、
前記処理容器内で前記被処理体を載置する支持体と、
前記処理容器内を減圧するための排気手段と、
前記処理容器内にガスを供給するためのガス供給手段と、
請求項１から請求項４のいずれか１項に記載された基板処理方法が行なわれるように制御する制御部と、
を備えたことを特徴とする、プラズマ処理装置。
【請求項２０】
コンピュータ上で動作し、実行時に、請求項１から請求項４のいずれか１項に記載の基板処理方法が行なわれるようにプラズマ処理装置を制御することを特徴とする、制御プログラム。
【請求項２１】
コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、
前記制御プログラムは、実行時に、請求項１から請求項４のいずれか１項に記載の基板処理方法に用いられるプラズマ処理装置を制御することを特徴とする、コンピュータ記憶媒体。
【請求項２２】
基板に対し、プラズマ処理を行なうプラズマ処理装置と、成膜処理を行なう成膜装置と、レジスト塗布処理および現像処理を行なうレジスト塗布・現像装置と、露光処理を行なう露光装置と、熱処理を行なう熱処理装置と、洗浄処理を行なう洗浄装置と、研磨処理を行なう研磨装置と、これらの装置を用い、請求項５から請求項１８のいずれか１項に記載された半導体装置の製造方法が行なわれるように制御する制御部と、を備えたことを特徴とする、半導体装置製造システム。
【請求項２３】
コンピュータ上で動作し、実行時に、請求項５から請求項１８のいずれか１項に記載の半導体装置の製造方法が行なわれるように、複数の半導体製造装置を制御することを特徴とする、制御プログラム。
【請求項２４】
コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、
前記制御プログラムは、実行時に、請求項５から請求項１８のいずれか１項に記載の半導体装置の製造方法に用いられる複数の半導体製造装置を制御することを特徴とする、コンピュータ記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板処理方法および半導体装置の製造方法に関し、詳細には、半導体装置製造において、配線を接続する為のホールや配線溝を形成する工程に特徴を有する基板処理方法および半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造に際して、配線接続用のコンタクトプラグや、Ｃｕ配線でのビア・配線は、一般に層間絶縁膜にホールや溝を形成後、メタルを埋め込むことによって形成される。特にＣｕ配線の埋込み形成方法は、ダマシンプロセスとして知られている（例えば、特許文献１）。そこで、シングルダマシンプロセスによって配線を形成する場合を例に挙げ、従来の方法について説明する。
【０００３】
まず、下層配線上に、ＳｉＣやＳｉＮ等からなるＣｕ拡散防止用絶縁膜と、層間絶縁膜を堆積し形成する。次に、層間絶縁膜に形成する溝パターンに対応するレジストパターンを、層間絶縁膜上に形成する。その後、このレジストパターンをマスクとして、層間絶縁膜にエッチング加工を施し、層間絶縁膜内に配線用の溝パターンを形成する。この段階では、Ｃｕ拡散防止用絶縁膜は除去されていない。
【０００４】
次に、レジストを剥離し、残渣を除去するための洗浄処理をした後に、Ｃｕ拡散防止用絶縁膜のエッチングを施し、Ｃｕ等から構成される下層配線メタルを露出させる。この後、Ｃｕバリア用絶縁膜のエッチングによって表面に残った残渣を除去する為に洗浄を施し、スパッタ法またはＰＶＤ法（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）や電気めっき法を用いて、バリアメタルとＣｕを溝パターンに埋め込む。その後、余分なＣｕを取り除き平坦化処理してメタル配線を形成する。
【０００５】
このように、従来の技術では、Ｃｕなどの下層配線メタルが露出する前にレジスト剥離を行い、レジスト剥離プロセスによって下層配線メタルが酸化する等のダメージを防いでいた。しかし、この手順では、Ｃｕ拡散防止用絶縁膜をエッチングした後、露出した下層配線メタルであるＣｕ表面上に残された残渣を除去する処理は、洗浄のみであった。このため、Ｃｕ表面に打ち込まれた炭素やフッ素からなる不純物元素が取りきれず、バリアメタルを堆積する処理に先立ち、前処理としてＡｒスパッタ処理等による物理的な衝撃を用いてこれらの不純物を除去する工程が挿入されていた。
【特許文献１】特開２０００−１１４３６８号公報（図１１など）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来のダマシン技術においては、以下のような課題があった。
Ｃｕ拡散防止用絶縁膜をエッチングした後に、露出した下層配線メタルであるＣｕ上部に残された残渣は、洗浄により除去可能であるが、Ｃｕ表層部に打ち込まれた不純物の完全な除去は不可能であるため、バリアメタル堆積前にＡｒスパッタ処理等による物理的な衝撃を用いてＣｕ表面のクリーニングを行う工程が必要となる。このＡｒスパッタ処理工程では、形成したホールや溝パターンの上部が削れる形状劣化（いわゆる、肩落ち）の問題や、削り落とされたパーティクルがＣｕ表面に再付着することでビア抵抗不良を引き起こす原因となるなどの問題があった。また、Ａｒスパッタ処理の際に、下層配線メタルであるＣｕがスパッタされホールや溝パターンに再付着することで、後に成膜されるバリアメタルの密着性や膜質（配向性など）を劣化させ、配線の信頼性を低下させるという問題も生じていた。Ａｒスパッタ処理工程自体、出来るだけ物理的な衝撃を和らげるような方向で条件の最適化が行われているが、衝撃の緩和と露出した下層配線メタルであるＣｕ表層部に打ち込まれた不純物の除去効率とはトレードオフの関係にあり、最適条件の選択は現実には困難であった。
【０００７】
また、Ａｒスパッタ処理は、層間絶縁膜に低誘電率絶縁膜を使用している場合は、側壁等に露出している低誘電率層間膜表面の構造を破壊することでダメージを与え、パーティクルの発生、密着性の低下や絶縁膜としての電気的特性劣化を招くという問題があった。
【０００８】
さらに、レジストパターンを剥離後、拡散防止用絶縁膜をエッチングする工程を行なうため、露出した表面にエッチングによる強固な残渣がそのまま残り、これらを除去するために使用する洗浄薬液も、強力なものが必要となる。従って、この洗浄工程により膜形状の変化が生じたり、特に低誘電率層間絶縁膜を使用している場合は、化学反応による構造の変化のために密着性低下や電気的特性の劣化が起こったりするという問題を招いていた。
【０００９】
またさらに、レジストパターンの無い状況においてエッチングを行う為に、形成したホールや溝パターンの形状が拡散防止用絶縁膜のエッチング中に劣化してしまい、ホールや溝の形状の精度が損なわれるという問題もある。なお、このパターン劣化の問題は、ダマシンプロセスだけでなく、例えばトランジスタのゲート電極にコンタクト形成を行なう場合などにおいても同様に生ずることがある。
【００１０】
本発明は、上記のような問題点を解決すべくなされたものであり、Ａｒスパッタ処理のようなダメージの大きい工程を必要とせず、高精度でホールや溝などを形成することが可能な基板処理方法、並びに信頼性の高い半導体装置を製造可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、本発明は、以下の（１）〜（２４）を提供する。
（１）  少なくとも、基板上の他の部位と接続される被接続部と、その上に形成された被エッチング層と、該被エッチング層上に形成されパターニングされたマスク層と、を有し、前記被エッチング層にはエッチングによって前記マスク層のパターンに対応する凹部が形成され、該凹部において前記被接続部が露出した構造を有する被処理基板に対し、
水素、窒素または酸素の少なくとも１種以上を含むガスのプラズマを用い、前記マスク層を除去するとともに前記被接続部に混入している不純物を除去するプラズマ処理を行なうことを特徴とする、基板処理方法。
（２）  前記被接続部が、前記被エッチング層より下層の配線層に埋め込まれた金属配線であることを特徴とする、上記（１）の基板処理方法。
（３）  前記被接続部が、トランジスタのソース・ドレイン領域またはゲート電極であることを特徴とする、上記（１）の基板処理方法。
（４）  前記プラズマ処理は、被処理基板を載置する支持体に対してバイアス電圧を印加しながら行なうことを特徴とする、上記（１）から（３）のいずれかの基板処理方法。
【００１２】
（５）  基板上に、下層金属配線を形成する工程と、
前記下層金属配線の上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に開口パターンを有するレジストを形成する工程と、
前記レジストをマスクとしてエッチングを行い、前記層間絶縁膜に凹部を形成し、前記下層金属配線を露出させる工程と、
前記レジストを除去する工程と、
前記レジストの除去後、基板の表面を洗浄する工程と、
を具備する、半導体装置の製造方法。
（６）  前記レジストを除去する工程では、水素、窒素または酸素の少なくとも１種以上を含むガスのプラズマを用い、前記レジストを除去するとともに前記下層金属配線に混入している不純物を除去するプラズマ処理を行なうことを特徴とする、上記（５）の半導体装置の製造方法。
（７）  前記基板の表面を洗浄する工程の後に、さらに、前記凹部において露出した前記下層金属配線の結晶欠陥を回復する工程を含むことを特徴とする、上記（５）または（６）の半導体装置の製造方法。
（８）  前記下層金属配線の結晶欠陥を回復する工程では、水素または窒素の少なくとも１種以上を含むガスの雰囲気中で１００℃〜４５０℃の温度で熱処理を行なうことを特徴とする、上記（７）の半導体装置の製造方法。
（９）  前記下層金属配線の結晶欠陥を回復する工程の後に、さらに、前記凹部において露出した前記下層金属配線表面を清浄化する工程を含むことを特徴とする、上記（８）の半導体装置の製造方法。
（１０）  前記下層金属配線表面を清浄化する工程では、露出した前記下層金属配線表面に形成された酸化膜を還元処理することを特徴とする、上記（９）の半導体装置の製造方法。
（１１）  下層金属配線表面を清浄化する工程の後に、さらに、前記層間絶縁膜に形成された凹部に、バリアメタル層と導電体層を堆積して多層金属配線を形成する工程を含むことを特徴とする、上記（１０）の半導体装置の製造方法。
【００１３】
（１２）  基板上に、下層金属配線を形成する工程と、
前記下層金属配線上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に開口パターンを有する第１のレジストを形成する工程と、
前記第１のレジストをマスクとしてエッチングを行い、前記層間絶縁膜に第１の凹部を形成し、前記下層金属配線を露出させる工程と、
前記第１のレジストを除去する工程と、
前記層間絶縁膜上に開口パターンを有する第２のレジストを形成する工程と、
前記第２のレジストをマスクとしてエッチングを行い、前記層間絶縁膜に第２の凹部を形成する工程と、
前記第２のレジストを除去する工程と、
前記レジストの除去後、基板の表面を洗浄する工程と、
を具備する、半導体装置の製造方法。
（１３）  前記第１のレジストおよび／または前記第２のレジストを除去する工程では、水素、窒素または酸素の少なくとも１種以上を含むガスのプラズマを用い、前記レジストを除去するとともに前記下層金属配線に混入している不純物を除去するプラズマ処理を行なうことを特徴とする、上記（１２）の半導体装置の製造方法。
（１４）  前記基板の表面を洗浄する工程の後に、さらに、前記第２の凹部において露出した前記下層金属配線の結晶欠陥を回復する工程を含むことを特徴とする、上記（１２）または（１３）の半導体装置の製造方法。
（１５）  前記下層金属配線の結晶欠陥を回復する工程では、水素または窒素の少なくとも１種以上を含むガスの雰囲気中で１００℃〜４５０℃の温度で熱処理を行なうことを特徴とする、上記（１４）の半導体装置の製造方法。
（１６）  前記下層金属配線の結晶欠陥を回復する工程の後に、さらに、前記第２の凹部において露出した前記下層金属配線表面を清浄化する工程を含むことを特徴とする、上記（１５）の半導体装置の製造方法。
（１７）  前記下層金属配線表面を清浄化する工程では、露出した前記下層金属配線表面に形成された酸化膜を還元処理することを特徴とする、上記（１６）の半導体装置の製造方法。
（１８）  下層金属配線表面を清浄化する工程の後に、さらに、前記層間絶縁膜に形成された前記第１の凹部および前記第２の凹部に、バリアメタル層と導電体層を堆積して多層金属配線を形成する工程を含むことを特徴とする、上記（１７）の半導体装置の製造方法。
【００１４】
（１９）  プラズマを発生させるプラズマ供給源と、
前記プラズマにより、被処理体に対しプラズマ処理を行なうための処理室を区画する処理容器と、
前記処理容器内で前記被処理体を載置する支持体と、
前記処理容器内を減圧するための排気手段と、
前記処理容器内にガスを供給するためのガス供給手段と、
上記（１）から（４）のいずれかの基板処理方法が行なわれるように制御する制御部と、
を備えたことを特徴とする、プラズマ処理装置。
（２０）  コンピュータ上で動作し、実行時に、上記（１）から（４）のいずれかの基板処理方法が行なわれるようにプラズマ処理装置を制御することを特徴とする、制御プログラム。
（２１）  コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、
前記制御プログラムは、実行時に、上記（１）から（４）のいずれかの基板処理方法に用いられるプラズマ処理装置を制御することを特徴とする、コンピュータ記憶媒体。
【００１５】
（２２）  基板に対し、プラズマ処理を行なうプラズマ処理装置と、成膜処理を行なう成膜装置と、レジスト塗布処理および現像処理を行なうレジスト塗布・現像装置と、露光処理を行なう露光装置と、熱処理を行なう熱処理装置と、洗浄処理を行なう洗浄装置と、研磨処理を行なう研磨装置と、これらの装置を用い、上記（５）から（１８）のいずれかの半導体装置の製造方法が行なわれるように制御する制御部と、を備えたことを特徴とする、半導体装置製造システム。
（２３）  コンピュータ上で動作し、実行時に、上記（５）から（１８）のいずれかの半導体装置の製造方法が行なわれるように、複数の半導体製造装置を制御することを特徴とする、制御プログラム。
（２４）  コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、
前記制御プログラムは、実行時に、上記（５）から（１８）のいずれかの半導体装置の製造方法に用いられる複数の半導体製造装置を制御することを特徴とする、コンピュータ記憶媒体。
【発明の効果】
【００１６】
本発明では、少なくとも、基板上の他の領域と接続される被接続部と、その上に形成された被エッチング層と、被エッチング層上に形成されパターニングされたレジストなどのマスク層と、を有する被処理基板に対し、まずエッチングによってマスク層のパターンに対応する凹部を形成する段階で被接続部を露出させておき、その後にプラズマ処理を行なうことによって、マスク層を除去すると同時に、エッチング過程で露出した被接続部に打ち込まれ、その表層に混入している不純物を除去することが可能になる。この段階で不純物を除去することによって、後に続く工程で、Ａｒスパッタ処理のような物理的衝撃を伴う手法を必要としない。また、プラズマ処理の過程で飛散したＣｕなどの付着物は、その後のウエット洗浄によって容易に除去できるので、バリアメタルとの密着性の障害要因になることはなく、洗浄自体も緩やかな条件で実施できる。
従って、例えば、ダマシンプロセスによりビアや配線を形成する際や、トランジスタのソース・ドレインと呼ばれる拡散領域上やゲート電極上にコンタクトを形成する際等に、低抵抗で歩留りが高く、信頼性の高い多層配線形成を行うことが可能となる。また、実質的に総工程数の削減が可能であり、製造コストの低減にも寄与できる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照しながら、本発明の好ましい形態について説明する。
まず、本発明をダマシンプロセスに適用する場合を例に挙げ、発明の概略を説明する。図１は、シングルダマシンプロセスの処理フローを示す例である。この例では、シングルダマシンプロセスの代表的な工程としてステップＳ１０１〜ステップＳ１１１を示している。
【００１８】
まず、ステップＳ１０１では、Ｃｕが埋め込まれ、下層金属配線が形成された状態の半導体基板等にＣｕ拡散防止用絶縁膜を形成する。次に、ステップＳ１０２では、Ｃｕ拡散防止用絶縁膜の上に層間絶縁膜を形成し、さらにステップＳ１０３では、例えばフォトリソグラフィー技術を用いて、ビアや溝に対応するレジストパターンを形成する。
【００１９】
ステップＳ１０４では、ステップＳ１０３で形成されたレジストパターンをマスクとして層間絶縁膜をエッチングして凹部（開口）を形成する。このエッチングは、下層金属配線のＣｕ表面が露出するまで行なう。次に、ステップＳ１０５のプラズマ処理工程では、後述するようにプラズマ処理装置を用い、所定の条件でプラズマ処理を行ない、レジストの除去（アッシング）を行なう。このステップＳ１０５では、レジストの除去と同時に、露出したＣｕ表面にプラズマが作用することにより、ステップＳ１０４のエッチングの際にＣｕ表層に打ち込まれたＣやＦなどの不純物が除去される。
【００２０】
続いて、ステップＳ１０６ではウエット洗浄を行い、基板表面の付着物を除去する。この際、ステップＳ１０５のプラズマ処理におけるスパッタ作用によって凹部の側壁に付着したＣｕなども除去される。
【００２１】
洗浄後、ステップＳ１０７ではアニール（熱処理）を実施し、ステップＳ１０５のプラズマ処理において生じた下層金属配線の表層の結晶の乱れ（結晶欠陥）を回復させる。さらに、ステップＳ１０８では、バリアメタル形成に先だって、下層金属配線の表面に形成された酸化膜を還元処理し、清浄化する。なお、ステップＳ１０７、Ｓ１０８は、必要に応じて行なうことができる任意の工程である。
【００２２】
次に、ステップＳ１０９では、ステップＳ１０４のエッチングにより形成された凹部にバリアメタルを形成し、ステップＳ１１０では導電体としてのＣｕを埋込み、ステップＳ１１１では、例えばＣＭＰ（化学機械研磨法；Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって平坦化を実施する。
【００２３】
次に、本発明をデュアルダマシンプロセスに適用する場合を例に挙げて説明する。図２は、デュアルダマシンプロセスの処理フローを示す例である。この例では、デュアルダマシンプロセスの代表的な工程としてステップＳ２０１〜ステップＳ２１４を示しており、このうちステップＳ２０１〜ステップＳ２０３までと、ステップＳ２１２〜ステップＳ２１４までは図１のシングルダマシンプロセスと共通するため、ここでは説明を省略する。
【００２４】
ステップＳ２０４では、ステップＳ２０３で形成された第１のレジストパターンをマスクとして層間絶縁膜をエッチングし、第１の凹部（開口）を形成する。このエッチングは、下層金属配線のＣｕ表面が露出するまで行なう。次に、ステップＳ２０５の第１のプラズマ処理工程では、後述するようにプラズマ処理装置を用いて所定の条件でプラズマ処理を行ない、レジストの除去（アッシング）を行なう。このステップＳ２０５では、レジストの除去と同時に、露出したＣｕ表面にプラズマが作用することにより、ステップＳ２０４のエッチングの際にＣｕ表層に打ち込まれたＣやＦなどの不純物が除去される。
【００２５】
続いて、ステップＳ２０６では、フォトリソグラフィーによりビアや溝に対応する第２のレジストパターンを形成する。次に、ステップＳ２０７では、ステップＳ２０６で形成された第２のレジストパターンをマスクとして層間絶縁膜をエッチングして第２の凹部（開口）を形成する。通常、この第２の凹部は、断面視略Ｔ字形に形成される。
次に、ステップＳ２０８の第２のプラズマ処理工程では、後述するようにプラズマ処理装置を用いてプラズマ処理を行ない、所定の条件でレジストの剥離（アッシング）を行なう。このステップＳ２０８では、レジストの除去だけでなく、露出したＣｕ表面にプラズマが作用することにより、ステップＳ２０７のエッチングの際にＣｕ表層に打ち込まれたＣやＦなどの不純物が除去される。
【００２６】
続いて、ステップＳ２０９ではウエット洗浄を行い、基板表面の付着物を除去する。この際、ステップＳ２０８の第２のプラズマ処理におけるスパッタ作用によって凹部の側壁に付着したＣｕなども除去される。
【００２７】
洗浄後、ステップＳ２１０ではアニール（熱処理）を実施し、ステップＳ２０５およびステップＳ２０８のプラズマ処理において生じた下層金属配線表層の結晶の乱れ（結晶欠陥）を回復させる。さらに、ステップＳ２１１では、バリアメタル形成に先だって、下層金属配線の表面に形成された酸化膜を還元処理し、清浄化する。なお、ステップＳ２１０、Ｓ２１１は、必要に応じて行なうことができる任意の工程である。
【００２８】
次に、ステップＳ２１２では、以上のように形成された第２の凹部にバリアメタルを形成し、ステップＳ２１３では導電体としてのＣｕを埋込み、ステップＳ２１４では、例えばＣＭＰによって平坦化を実施する。以上の一連の工程によりデュアルダマシンプロセスが実施される。
【００２９】
このように、本発明は、シングルダマシンプロセスと同様に、デュアルダマシンプロセスにも適用できる。なお、ここではＣｕ膜を埋め込むダマシンプロセスを例に挙げたが、Ａｌ膜やＷ膜などの他の金属を用いるプロセスにも適用できる。
【００３０】
図３は、例えば図１や図２に示す手順に従い、本発明方法をダマシンプロセスに適用する上で好適に利用できる半導体装置製造システム１００の構成を示す図面である。この半導体装置製造システム１００は、半導体基板に対し、プラズマによるエッチング処理を行なうエッチング装置とアッシングを行なうアッシング装置を兼用したプラズマ処理装置１０１、スパッタ法、ＰＶＤ法、ＣＶＤ法、電気めっき法などによる成膜を行なう成膜装置１０２、フォトリソグラフィー工程でレジスト塗布・現像を行なうためのコーターやディベロッパーを備えたレジスト塗布・現像装置１０３、同様にフォトリソグラフィー工程で露光処理を行なうための露光装置１０４、熱処理（アニールやベーク）を行なうための熱処理装置１０５、薬液によるウエット洗浄を行なうための洗浄装置１０６、ＣＭＰを行なうための研磨装置１０７を備えた処理部１１０と、プロセスコントローラ１１１、ユーザーインターフェース１１２、記憶部１１３を含むメイン制御部１２０を備えている。
なお、プラズマ処理装置１０１、成膜装置１０２、レジスト塗布・現像装置１０３、露光装置１０４、熱処理装置１０５、洗浄装置１０６、研磨装置１０７としては、特に制限なく既知の構成の装置を利用できる。また、処理部１１０の各装置は、それぞれ単一の装置を意味するものではなく、例えば成膜装置１０１であれば、プラズマＣＶＤ装置と熱ＣＶＤ、ＰＶＤ装置、電気めっき装置というように、複数の装置を含む意味で用いる。
【００３１】
処理部１１０の各装置は、ＣＰＵを備えたプロセスコントローラ１１１に接続されて制御される構成となっている。プロセスコントローラ１１１には、工程管理者が処理部１１０の各装置を管理するためにコマンドの入力操作等を行うキーボードや、処理部１１０の各装置の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース１１２と、処理部１１０で実行される各種処理をプロセスコントローラ１１１の制御にて実現するための制御プログラムや処理条件データ等が記録されたレシピが格納された記憶部１１３と、が接続されている。
【００３２】
そして、必要に応じて、ユーザーインターフェース１１２からの指示等を受けて、任意のレシピを記憶部１１３から呼び出してプロセスコントローラ１１１に実行させることで、プロセスコントローラ１１１の制御下で、処理部１１０において所望の各種処理が行われる。また、前記レシピは、例えば、ＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、不揮発性メモリなどの読み出し可能な記憶媒体に格納された状態のものを利用したり、あるいは、処理部１１０の各装置間、あるいは外部の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
なお、メイン制御部１２０による全体的な制御は行なわず、あるいは、メイン制御部１２０による全体的な制御と重畳的に、処理部１１０の各装置毎にプロセスコントローラ、ユーザーインターフェースおよび記憶部を含む制御部を個別に配備する構成を採用することもできる。
【００３３】
本発明は、例えば図１および図２の処理手順において、エッチング工程の後に行なわれるプラズマ処理工程に特徴を有している。そこで、以下では、これらエッチング工程とプラズマ処理工程について、プラズマ処理装置１０１の構成とともに詳細に説明する。
図４は、本発明方法におけるエッチング工程（例えば、図１のステップＳ１０４、図２のステップＳ２０４、ステップＳ２０７）と、プラズマ処理工程（例えば、図１のステップＳ１０５、図２のステップＳ２０５、ステップＳ２０８）の実施に好適に使用可能なプラズマ処理装置の構成例を模式的に示すものである。このプラズマ処理装置１０１は、電極板が上下平行に対向し、双方に高周波電源が接続された容量結合型平行平板方式のプラズマ処理装置として構成されている。
【００３４】
このプラズマ処理装置１０１は、例えば表面がアルマイト処理（陽極酸化処理）されたアルミニウムからなる円筒形状に成形されたチャンバー２を有しており、このチャンバー２は接地されている。チャンバー２内には、例えばシリコンからなり、その上に被処理基板として、所定の膜が形成されたウエハＷを水平に載置し、下部電極として機能するサセプタ５がサセプタ支持台４に支持された状態で設けられている。このサセプタ５にはハイパスフィルター（ＨＰＦ）６が接続されている。
【００３５】
サセプタ支持台４の内部には、温度調節媒体室７が設けられており、導入管８を介して温度調節媒体室７に温度調節媒体が導入、循環され、サセプタ５を所望の温度に制御できるようになっている。
【００３６】
サセプタ５は、その上中央部が凸状の円板状に成形され、その上にウエハＷと略同形の静電チャック１１が設けられている。静電チャック１１は、絶縁材の間に電極１２が介在された構成となっており、電極１２に接続された直流電源１３から例えば１．５ｋＶの直流電圧が印加されることにより、クーロン力によってウエハＷを静電吸着する。
【００３７】
そして、絶縁板３、サセプタ支持台４、サセプタ５、さらには静電チャック１１には、被処理基板であるウエハＷの裏面に、伝熱媒体、例えばＨｅガスなどを所定圧力（バックプレッシャー）にて供給するためのガス通路１４が形成されており、この伝熱媒体を介してサセプタ５とウエハＷとの間の熱伝達がなされ、ウエハＷが所定の温度に維持されるようになっている。
【００３８】
サセプタ５の上端周縁部には、静電チャック１１上に載置されたウエハＷを囲むように、環状のフォーカスリング１５が配置されている。このフォーカスリング１５は、セラミックスあるいは石英などの絶縁性材料からなり、プラズマ処理の均一性を向上させるように作用する。
【００３９】
サセプタ５の上方には、このサセプタ５と平行に対向して上部電極２１が設けられている。この上部電極２１は、絶縁材２２を介して、チャンバー２の上部に支持されており、サセプタ５との対向面を構成し、多数の吐出孔２３を有する、例えばアルミニウムからなる電極板２４と、この電極板２４を支持する導電性材料、例えば表面がアルマイト処理されたアルミニウムからなる電極支持体２５とによって構成されている。なお、サセプタ５と上部電極２１との間隔は、調節可能とされている。
【００４０】
上部電極２１における電極支持体２５の中央には、ガス導入口２６が設けられ、さらにこのガス導入口２６には、ガス供給管２７が接続されており、さらにこのガス供給管２７には、バルブ２８並びにマスフローコントローラ２９を介して、処理ガス供給源３０が接続され、この処理ガス供給源３０から、エッチングやレジスト剥離（アッシング）のための処理ガスが供給されるようになっている。なお、図４では、一つの処理ガス供給源３０のみを代表的に図示しているが、処理ガス供給源３０は複数設けられており、複数種類のガスを、それぞれ独立に流量制御して、チャンバー２内に供給できるよう構成されている。ここで、エッチング用ガスとしては、例えば、Ｃ４Ｆ８、Ｃ５Ｆ８、ＣＦ４、ＣＨＦ３、ＣＨ２Ｆ２、ＣＨ３Ｆ等や、これらとＮ２、Ａｒ、Ｏ２、Ｈｅ等との混合ガス等を用いることができる。また、アッシング用ガスとしては、例えば水素、窒素または酸素を含むガス、具体的には、ＣＯ、ＣＯ２、Ｎ２、Ｈ２、Ｏ２、ＮＨ３等やこれらの混合ガス、さらには上記したガスとＨｅ、Ａｒ等の混合ガス等を用いることができる。
【００４１】
チャンバー２の底部には排気管３１が接続されており、この排気管３１には排気装置３５が接続されている。排気装置３５はターボ分子ポンプなどの真空ポンプを備えており、これによりチャンバー２内を所定の減圧雰囲気、例えば１Ｐａ以下の所定の圧力まで真空引き可能なように構成されている。また、チャンバー２の側壁には、ゲートバルブ３２が設けられており、このゲートバルブ３２を開にした状態でウエハＷが隣接するロードロック室（図示せず）との間で搬送されるようになっている。
【００４２】
上部電極２１には、第１の高周波電源４０が接続されており、その給電線には整合器４１が設けられている。また、上部電極２１にはローパスフィルター（ＬＰＦ）４２が接続されている。この第１の高周波電源４０は、５０〜１５０ＭＨｚの範囲の周波数を有しており、このように高い周波数を印加することにより、チャンバー２内に好ましい解離状態で、かつ高密度のプラズマを形成することができ、低圧条件下でのプラズマ処理が可能となる。この第１の高周波電源４０の周波数は、５０〜８０ＭＨｚが好ましく、典型的には図４中に示すように６０ＭＨｚまたはその近傍の条件が採用される。
【００４３】
下部電極としてのサセプタ５には、第２の高周波電源５０が接続されており、その給電線には整合器５１が設けられている。この第２の高周波電源５０は、数百ｋＨｚ〜十数ＭＨｚの範囲の周波数を有しており、このような範囲の周波数の電力を印加することにより、ウエハＷに対してダメージを与えることなく適切なイオン作用を与えることができる。第２の高周波電源５０の周波数は、例えば図４に示すように１３．５６ＭＨｚ、または８００ＫＨｚ等の条件が採用される。
【００４４】
次に、このように構成されるプラズマ処理装置１０１によって、ウエハＷに対しエッチングとアッシングを続けて実施することができる。
まず、エッチング工程（図１のステップＳ１０４、図２のステップＳ２０４、ステップＳ２０７）では、ウエハＷを、ゲートバルブ３２を開放して、図示しないロードロック室からチャンバー２内へ搬入し、静電チャック１１上に載置する。そして、直流電源１３から直流電圧を印加することによって、ウエハＷを静電チャック１１上に静電吸着する。
【００４５】
次いで、ゲートバルブ３２を閉じ、排気装置３５によって、チャンバー２内を所定の真空度まで真空引きする。その後、バルブ２８を開放し、処理ガス供給源３０から、エッチング用の処理ガスとして、例えばＣＦ４をマスフローコントローラ２９によって所定の流量に調整しつつ、処理ガス供給管２７、ガス導入口２６、上部電極２１の中空部へと導入し、電極板２４の吐出孔２３を通じて、図４に矢印で示すように、ウエハＷに対して均一に吐出させる。
【００４６】
このエッチング工程において、チャンバー２内の圧力は所定の圧力に維持し、第１の高周波電源４０から上部電極２１に、また第２の高周波電源５０から下部電極としてのサセプタ５に、それぞれ所定の高周波電力を印加し、処理ガスをプラズマ化してウエハＷ上に形成されたパターンに基づきエッチングを行なう。
【００４７】
次に、アッシング処理（図１のステップＳ１０５のプラズマ処理、図２のステップＳ２０５の第１のプラズマ処理、ステップＳ２０８の第２のプラズマ処理）では、バルブ２８を開放し、処理ガス供給源３０からアッシング用のガスとして、少なくとも水素、窒素または酸素を含むガス、例えばＮ２とＨ２を、マスフローコントローラ２９によって所定の流量に調整しつつ、処理ガス供給管２７、ガス導入口２６、上部電極２１の中空部へと導入し、電極板２４の吐出孔２３を通じて、図４に矢印で示すように、ウエハＷに対して均一に吐出させる。
【００４８】
このアッシング処理において、チャンバー２内の圧力は、所定の圧力に維持し、第１の高周波電源４０から上部電極２１に、また第２の高周波電源５０から下部電極としてのサセプタ５に、それぞれ所定の高周波電力を印加し、アッシングガスをプラズマ化してレジストの剥離を行う。この際、サセプタ５に高周波電力を印加することによって、発生した自己バイアス電圧により、プラズマから生成されたイオンを加速してウエハＷに引き込むようにすることが好ましい。これによって、下層金属配線の露出面に対するスパッタ作用を強め、エッチングの過程で金属中に混入したＣ、Ｆなどの不純物を効率よく除去できる。
【００４９】
次に、さらに具体的な実施形態を挙げ、本発明をより詳しく説明するが、本発明はこれらによって制約されるものではない。
＜第１実施形態＞
図５は本技術をシングルダマシンプロセスに適用した実施例である。
図５（ａ）に示すように、Ｓｉ基板２０１上には、例えばＳｉＯ２などの層間絶縁膜２０２、低誘電率膜のＨＳＱ（Ｈｙｄｒｏｇｅｎ  Ｓｉｌｉｓｅｓｑｕｉｏｘａｎｅ）などからなる配線層２０３が積層され、この配線層２０３には、ＴｉＮ膜などのバリアメタル２０４を介してＣｕの下層配線２０５が形成されている。まず、上層配線を形成すべく、配線層２０３の上にシリコン窒化膜などのＣｕ拡散防止用絶縁膜２０６を形成し、その上に層間絶縁膜２０７を堆積する。これらの工程は、成膜装置１０２により行なわれる。
層間絶縁膜２０７としては、例えば、ＳｉＯ２や、ＳｉＯ２にフッ素を添加し低誘電率化したＦＳＧ（Ｆｌｕｏｒｉｎａｔｅｄ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）、または低誘電率層間絶縁膜などが用いられる。ここで低誘電率層間膜には、例えば、ＳｉＯ２に炭素を添加したＣＤＯ（Ｃａｒｂｏｎ  Ｄｏｐｅｄ  Ｏｘｉｄｅ）やＳｉＬＫ（登録商標；Ｄｏｗ  Ｃｈｅｍｉｃａｌ社製）等の有機膜があり、有機膜を使用する場合は、層間絶縁膜上に、更に加工の為のハードマスク（ＳｉＯ２やＳｉＮ、ＳｉＣ等）を堆積することが行なわれる。
【００５０】
次に図５（ｂ）に示すように、前記層間絶縁膜２０７上にビアパターンに対応するレジストパターン２０８を形成する。レジストパターン２０８の形成は、レジスト塗布・現像装置１０３、露光装置１０４、熱処理装置１０５などを用いてフォトリソグラフィー技術により行なうことができる。
【００５１】
図５（ｃ）に示すように前記レジストパターン２０８をマスクとして、層間絶縁膜２０７をエッチングし、さらにＣｕ拡散防止用絶縁膜２０６をエッチングして凹部２２０を形成し、下層配線２０５を露出する。この時点でウエハＷ上にはエッチングによる副生成物が残渣として存在しており、残渣はパターンを構成する凹部２２０の側壁や露出したＣｕ表面に付着している。また、エッチングにより露出したＣｕの表層部にはある深さをもって炭素やフッ素等の不純物が混入している。
【００５２】
続いて図５（ｄ）に示すように、レジストパターン２０８を剥離する。プラズマ処理工程は、例えばプラズマ処理装置１０１を用い、水素、窒素または酸素のいずれかの元素を含む処理ガスを用いて行なうことができる。また、前記したように、これらのガスで構成されるプラズマ中のイオンがウエハＷ上に引き込まれるようなバイアス条件で実施することが好ましい。
また、処理ガス中に、少なくとも酸素を含む場合は、露出しているＣｕの表面が酸化しないような低圧、低温の条件を選ぶことが重要である。
【００５３】
このようにプラズマ処理を行なうことにより、レジストパターン２０８を剥離すると同時に露出した下層配線２０５のＣｕ表層部に打ち込まれた不純物を除去することが可能となる。レジストを剥離すると同時に、露出したＣｕがスパッタされて側壁に付着するが、これらは続く洗浄工程で除去することができる。
【００５４】
プラズマ処理工程の後、洗浄装置１０６を用いてウエット洗浄による洗浄工程を実施する。本発明においては、直前にエッチング工程が入らないので、ウエット洗浄は緩やかな条件で実施でき、薬液等の種類は特に限定されるものではない。従って、強力な薬液を使用しなくてもよく、洗浄工程により膜形状の変化が生じたり、特に低誘電率層間絶縁膜を使用している場合に、化学反応による構造変化により密着性低下や電気的特性の劣化が起こったりするという問題を回避できる。
【００５５】
また、下層配線２０５のＣｕ表層部に導入された結晶欠陥を回復すべく、洗浄工程に続いてアニールを行うことが好ましい。アニールは、熱処理装置１０５を用い、例えば水素や窒素を含むガス雰囲気中で、１００℃〜４５０℃の温度にて行うことができる。水素や窒素を含むガスとしては、例えばＮ２とＨ２との混合ガスや、ＮＨ３、Ｎ２、Ｈ２等を挙げることができる。
【００５６】
次に、バリアメタル２０９の成膜に先立ち、酸化した下層配線２０５のＣｕ表面に還元処理を施し、清浄なＣｕ表面を準備することが好ましい。この際、下層配線２０５のＣｕ表面は酸化しているが、不純物はすでに除かれているので、従来技術におけるＡｒスパッタ処理のような物理的衝撃を伴う手法を必要としない。従って、本実施形態では、形成したビアパターンの形状劣化を引き起こすことなく、また露出した下層配線２５のＣｕをスパッタして凹部２２０の側壁に再付着させることなく、酸化した下層配線２０５のＣｕの還元を行なうことができる。
下層配線２０５のＣｕ表面の清浄化処理（還元処理）の方法としては、例えば、水素やＮＨ３雰囲気の１００℃〜４５０℃程度の高温中で還元する手法や、ＮＨ３、ＨＦ等との化学的反応によって酸化銅を還元する手法等が挙げられる。なお、層間絶縁膜として低誘電率絶縁膜を使用している場合は、これらの膜にダメージを及ぼさない手法、例えば１００℃〜４００℃程度の高温中で還元雰囲気にさらす手法や、Ｈｅ、Ｈ２等のガスからなるプラズマ雰囲気にさらす手法などを選択することが好ましい。
【００５７】
そして、図５（ｅ）に示すように、成膜装置１０２を用い、スパッタ法、ＰＶＤ法、電気めっき法などにより、ビアパターンとしての凹部２２０にバリアメタル２０９を成膜し、さらにＣｕ膜２１０を埋め込み、最後に図５（ｆ）に示すようにＣＭＰによる平坦化を行うことにより、ビアを形成した多層配線構造が形成される。
【００５８】
図５に示す実施形態では、シングルダマシン法によってビア形成する場合を例示したが、これはあくまでも本発明の適用例の１つであって、シングルダマシン法によって配線を形成する場合にも同様に適用可能である。また、層間絶縁膜２０７上にハードマスクを積層した場合でも同様に実施可能である。さらに、下層配線２０５の表面にメタル拡散防止層を形成した場合や、Ｃｕ拡散防止用絶縁膜２０６を設けない場合でも同様のプロセスを実施できる。
【００５９】
＜第２実施形態＞
図６は、本発明をデュアルダマシンプロセスに適した実施例である。なお、図５のシングルダマシンプロセスと共通する事項については、適宜説明を省略する。
図６（ａ）に示すように、Ｓｉ基板２０１上には、層間絶縁膜２０２、配線層２０３が積層され、この配線層２０３には、バリアメタル２０４を介してＣｕの下層配線２０５が形成されている。まず、上層配線を形成すべく、配線層２０３の上にＣｕ拡散防止用絶縁膜２０６を形成し、その上に層間絶縁膜２０７を堆積する。
【００６０】
次に図６（ｂ）に示すように、前記層間絶縁膜２０７上にビアパターンに対応するレジストパターン２０８を形成する。レジストパターン２０８の形成は、フォトリソグラフィー技術により行なうことができる。
【００６１】
図６（ｃ）に示すように前記レジストパターン２０８をマスクとして、層間絶縁膜２０７をエッチングし、さらにＣｕ拡散防止用絶縁膜２０６をエッチングして凹部２２１を形成し、下層配線２０５を露出する。この時点でウエハＷ上にはエッチングによる副生成物が残渣として存在しており、残渣はパターンを構成する凹部２２１の側壁や露出したＣｕ表面に付着している。また、エッチングにより露出したＣｕの表層部にはある深さをもって炭素やフッ素等の不純物が混入している。
【００６２】
続いて図６（ｄ）に示すように、レジストパターン２０８を剥離する。プラズマ処理工程は、例えばプラズマ処理装置１０１を用い、水素、窒素または酸素のいずれかの元素を含むガスを用いて行なうことができ、これらのガスで構成されるプラズマ中のイオンがウエハＷ上に引き込まれるような条件で実施することが好ましい。
また、処理ガス中に、少なくとも酸素を含む場合は、露出しているＣｕの表面が酸化しないような低圧、低温の条件を選ぶことが重要である。これによりレジストパターン２０８を剥離すると同時に露出した下層配線２０５のＣｕ表層部に打ち込まれた不純物を除去することが可能となる。
【００６３】
続いて、図６（ｅ）に示すようにトレンチパターンに対応するレジストパターン２１１を形成する。なお、レジストパターン２１１を形成する前に、例えばＳｉ−Ｏなどの無機材料からなる犠牲膜（図示せず）を凹部２２１に埋込んでおくこともできる。このようにすると、次の工程でエッチングをした際に層間絶縁膜２０７に形成される新たな凹部２２２（後述）の底部を平坦な形状にすることができる。
【００６４】
その後、レジストパターン２１１をマスクとしてエッチングを実施し、図６（ｆ）に示すように層間絶縁膜２０７に凹部２２２を形成する。続いて、図６（ｇ）に示すようにレジストパターン２１１を除去する。この工程は、例えばプラズマ処理装置１０１を用い、例えば水素、窒素または酸素のいずれかの元素を含むガスを用いて行なうことができる。また、前記したように、プラズマ中のイオンがウエハＷ上に引き込まれるような条件で実施することが好ましい。また、処理ガス中に、少なくとも酸素を含む場合は、露出しているＣｕの表面が酸化しないような低圧、低温の条件を選ぶことが重要である。これによりレジストパターン２１１を剥離すると同時に露出した下層配線２０５のＣｕ表層部に打ち込まれた不純物を除去することが可能となる。レジストパターン２１１を剥離すると同時に、露出したＣｕがスパッタされて側壁に付着するが、これらは続く洗浄工程で除去すればよい。
【００６５】
プラズマ処理工程の後、洗浄装置１０６を用い、ウエット洗浄などの洗浄工程を実施する。また、下層配線２０５のＣｕ表層部に導入された結晶欠陥を回復すべく、洗浄工程に続いて熱処理装置１０５を用いてアニールを行うことが好ましい。
【００６６】
次に、バリアメタル２０９の成膜に先立ち、酸化した下層配線２０５のＣｕ表面に還元処理を施し、清浄なＣｕ表面を準備することが好ましい。この際、下層配線２０５のＣｕ表面は酸化しているが、不純物はすでに除かれているので、従来技術におけるＡｒスパッタ処理のような物理的衝撃を伴う手法を必要としない。従って、本実施形態では、形成したビアパターンの形状劣化を引き起こすことなく、また露出した下層配線２５のＣｕをスパッタによって凹部２２２の側壁に再付着させることなく、酸化した下層配線２０５のＣｕの還元を行なうことができる。
下層配線２０５のＣｕ表面の清浄化処理（還元処理）は、前記と同様である。
【００６７】
次に図６（ｈ）に示すように、成膜装置１０２を用い、スパッタ法、ＰＶＤ法、電気めっきなどにより、凹部２２２にバリアメタル２０９を成膜し、さらにＣｕ膜２１０を埋め込み、ＣＭＰによる平坦化を行うことにより、上層配線とビアを形成した多層配線構造が形成される。
ここに記載した方法は本技術の実施例の一例であって、例えばトレンチ溝を先に形成した後にビアを形成するようなデュアルダマシンの形成方法等にも適用可能である。また、層間絶縁膜２０７上にハードマスクを積層した場合も同様に実施可能である。さらに、下層配線２０５のＣｕ表面にメタル拡散防止膜を形成した場合や、Ｃｕ拡散防止用絶縁膜２０６を設けない場合でも同様に実施できる。
【００６８】
＜第３実施形態＞
図７は、本発明をゲート電極のコンタクト形成に適用した実施例である。図７（ａ）に示すように、Ｓｉ基板３０１には、ソース３０２およびドレイン３０３が形成され、さらにＳｉＯ２などのゲート絶縁膜３０４、ポリシリコンなどのゲート電極３０５が形成されてトランジスタを構成している。この半導体基板上にシリコン窒化膜３０６を堆積し、その上に層間絶縁膜としてシリコン酸化膜３０７を堆積する。なお、ここでは、ソース３０２およびドレイン３０３、ゲート電極３０５が被接続部となる。
【００６９】
次に、図７（ｂ）に示すように、シリコン酸化膜３０７上にコンタクトホールに対応するレジストパターン３０８を形成する。次に、図７（ｃ）に示すようにレジストパターン３０８をマスクとしてシリコン酸化膜３０７とシリコン窒化膜３０６をエッチングし、凹部３２０および凹部３２１を形成し、トランジスタの拡散領域であるソース３０２（ドレイン３０３でもよい。以下同様である。）およびゲート電極３０５の表面を露出させる。この時点ではウエハＷ上にはエッチングによる副生成物が残渣として存在しており、残渣はパターンを構成する凹部３２０，３２１の側壁や、露出したソース３０２（ドレイン３０３）の表面、ゲート電極３０５の表面に付着している。
また、エッチングにより露出したソース３０２（ドレイン３０３）の表層部やゲート電極３０５の表層部には、ある深さをもって炭素やフッ素等の不純物が混入している。
【００７０】
続いて図７（ｄ）に示すようにレジストパターン３０８を剥離する。このプラズマ処理工程は、例えば、プラズマ処理装置１０１を用い、水素、窒素または酸素のいずれかの元素を含むガスを用いてプラズマ中で行い、これらのガスで構成されるイオンがウエハＷ上にバイアスで引き込まれる条件で行なうことが好ましい。また、少なくとも酸素を含む場合は、露出しているソース３０２（ドレイン３０３）の表面やゲート電極３０５の表面が酸化しないような低圧・低温の条件を選ぶことが必要である。これによりレジストパターン３０８を剥離すると同時に露出したソース３０２（ドレイン３０３）の表層部やゲート電極３０５の表層部に打ち込まれた不純物を除去することが可能となる。
【００７１】
レジストを剥離すると同時に、露出したソース３０２（ドレイン３０３）の表面やゲート電極３０５の表面に成膜されている金属原子や金属化合物、例えばＳｉ、Ｔｉ、ＴｉＳｉｘ、Ｃｏ、ＣｏＳｉｘ、Ｎｉ、ＮｉＳｉｘ、Ｗ、ＷＳｉ、ＷＮｘ、Ｔａ、ＴａＮｘ、ＴａＳｉｘＮｙ等がスパッタされて凹部３２０，３２１の側壁に付着するが、これらは続く洗浄工程で除去することができる。
【００７２】
プラズマ処理工程の後、ウエット洗浄などの洗浄工程を実施する。洗浄工程の後は、ソース３０２（ドレイン３０３）の表層部やゲート電極３０５の表層部に導入された結晶欠陥を回復すべく、洗浄に続いてアニールを行うことが好ましい。アニールは水素もしくは窒素の少なくともいずれか１つを含むガス雰囲気中で、例えば２００℃〜６５０℃の温度にて行うことができる。
アニール温度やアニール時間の設定は、ソース３０２（ドレイン３０３）やゲート電極３０５に堆積されているシリサイド（Ｓｉｌｉｃｉｄｅ）やメタルを十分低抵抗化する条件に設定する。
【００７３】
続いて、図７（ｅ）に示すように、形成したコンタクトホール（凹部３２０，３２１）内に、例えばタングステン（Ｗ）等のメタル３０９を埋め込むことにより、コンタクトプラグを形成することができる。
なお、本実施形態は、本発明を適用した一例であって、例えばコンタクトプラグを形成するメタルは、タングステンにかぎらず、他のメタル埋め込んだ場合でも適用可能である。
【００７４】
以上、本発明の実施形態を述べたが、本発明は上記実施形態に制約されることはなく、種々の変形が可能である。
例えば、上記実施形態では、プラズマ処理装置１０１として、上部電極２１と下部電極としてのサセプタ５にそれぞれ高周波電力を印加する容量結合型の平行平板型プラズマ処理装置を用いたが、例えば上部電極のみ、あるいは下部電極のみに高周波電力を印加するプラズマ処理装置を使用してもよい。また、プラズマ処理装置としては、平行平板型の装置に限らず、例えば誘導結合方式（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｉｎｇ Ｐｌａｓｍａ）を利用するプラズマ処理装置や、複数のスロットを有する平面アンテナ、特にＲＬＳＡ（Ｒａｄｉａｌ Ｌｉｎｅ
Ｓｌｏｔ Ａｎｔｅｎｎａ；ラジアルラインスロットアンテナ）にて処理室内にマイクロ波を導入してプラズマを発生させることにより、高密度かつ低電子温度のマイクロ波プラズマを発生させ得るＲＬＳＡマイクロ波プラズマ処理装置などを利用することもできる。
また、上記実施形態では、エッチングとレジスト剥離のためのプラズマ処理を同一のプラズマ処理装置１０１で行なう構成としたが、別々の装置で行なうこともできる。
【図面の簡単な説明】
【００７５】
【図１】本発明をシングルダマシンプロセスに適用した工程例を示すフローチャート。
【図２】本発明をデュアルダマシンプロセスに適用した工程例を示すフローチャート。
【図３】本発明の実施に用いる処理システムの構成例を示す図面。
【図４】本発明の実施に用いるプラズマ処理装置の概要を示す図面。
【図５】本発明の第１実施形態の工程を説明するためウエハ断面の構成を模式的に示す図面。
【図６】本発明の第２実施形態の工程を説明するためウエハ断面の構成を模式的に示す図面。
【図７】本発明の第３実施形態の工程を説明するためウエハ断面の構成を模式的に示す図面。
【符号の説明】
【００７６】
２；チャンバー
１０１；プラズマ処理装置
１１１；プロセスコントローラ
１１２；ユーザーインターフェース
１１３；記憶部
２０１：Ｓｉ基板
２０２：層間絶縁膜
２０３：配線層
２０４：バリアメタル
２０５：下層配線
２０６：Ｃｕ拡散防止用絶縁膜
２０７：層間絶縁膜
２０８：レジストパターン
２０９：バリアメタル
２１０：Ｃｕ膜
２１１：レジストパターン
２２０，２２１，２２２：凹部
【図１】
2006156486.tif 000003
【図２】
2006156486.tif 000004
【図３】
2006156486.tif 000005
【図４】
2006156486.tif 000006
【図５】
2006156486.tif 000007
【図６】
2006156486.tif 000008
【図７】
2006156486.tif 000009