(57)【要約】    【課題】電力消費を抑えてＡＬＩＳ方式のプラズマディスプレイパネルをプログレッシブ駆動することができるプラズマディスプレイパネルの駆動方法を提供することを目的とするものである。    【解決手段】アドレス期間において、奇数番目に配列された行電極各々に第１極性の走査パルスを印加すると共に第１極性とは逆極性の第２極性の画素データパルスを列電極に印加することにより、奇数表示ライン各々に属する表示セルを画素データに応じた状態（点灯又は消灯モード）に設定する。又、かかるアドレス期間において、偶数番目に配列された行電極各々に第２極性の走査パルスを印加すると共に第１極性の画素データパルスを列電極に印加することにより、偶数表示ライン各々に属する表示セルを画素データに応じた状態（点灯又は消灯モード）に設定する。    【選択図】  図３
2006350095.tif 000002
【特許請求の範囲】
【請求項１】
放電空間を介して対向配置された第１及び第２基板と、前記第１基板及び前記第２基板間において夫々表示画面の水平方向に伸長しており且つ交互に配置された複数の行電極と、前記行電極各々に交叉した方向に伸長して配置された複数の列電極と、を備え、前記行電極と前記列電極との各交叉部に画素を担う表示セルが形成されているプラズマディスプレイパネルの駆動方法であって、
映像信号の１フィールドの表示期間をアドレス期間とサスティン期間とからなる複数のサブフィールドで構成し、サブフィールド各々の前記アドレス期間において、
複数の前記行電極各々の内で奇数番目に配列された前記行電極各々に第１極性の走査パルスを印加すると共に前記列電極各々に前記第１極性とは逆極性の第２極性の画素データパルスを印加し、
複数の前記行電極各々の内で偶数番目に配列された前記行電極各々に前記第２極性の走査パルスを印加すると共に前記列電極各々に前記第１極性の画素データパルスを印加することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記行電極の各々は、表示画面の水平方向に伸長する電極本体部と前記電極本体部から前記表示画面における上方向に突出する第１電極部と前記電極本体部から前記表示画面における下方向に突出する第２電極部とを備え、前記第１電極部及び前記列電極間の放電開始電圧と前記第２電極部及び前記列電極間の放電開始電圧とを異ならせることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記第１電極部及び前記列電極間の放電開始電圧が前記第２電極部及び前記列電極間の放電開始電圧よりも小さいことを特徴とする請求項２記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記第１電極部の電極面積と前記第２電極部の電極面積とを異ならせることを特徴とする請求項２記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記第１電極部の電極面積が前記第２電極部の電極面積よりも大きいことを特徴とする請求項２記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記第１基板と第２基板との間に配置され、前記放電空間を前記表示セル毎に区画する隔壁を備え、前記隔壁は前記行電極各々の前記電極本体部に対向した位置に設けられている横壁部を有することを特徴とする請求項２記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記行電極及び前記列電極は前記第１基板上に形成されていることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
前記第１基板は、表示面側となる基板であり、前記第２基板に蛍光体層が形成されていることを特徴とする請求項７記載のプラズマディスプレイパネルの駆動方法。  
【発明の詳細な説明】
【技術分野】
【０００１】
全表示電極間で表示放電を行う、いわゆるＡＬＩＳ（Alternate Lighting of Surfaces Method)方式のプラズマディスプレイパネルに対してプログレシブ表示を行う駆動方法に関する。
【背景技術】
【０００２】
ＡＬＩＳ方式のプラズマディスプレイパネルでは、（２ｎ＋１）本の表示電極が、パネル面に水平方向に上から順に、X1,Y1,X2,Y2,…,Xi,Yi,…,Xn,Yn,Xn+1の順に配置されている。この際、奇数の表示ラインが(X1,Y1),(X2,Y2),…,(Xi,Yi),…,(Xn,Yn)なる一対の電極、偶数の表示ラインが(Y1,X2),(Y2,X3),…,(Yi,Xi+1),…(Yn,Xn+1)なる一対の電極にて形成される。
【０００３】
又、かかるＡＬＩＳ方式のプラズマディスプレイパネルに対して、これら奇数の表示ライン及び偶数の表示ラインを同時発光させることにより、プログレシブ表示を行うようにした駆動方法が提案されている（例えば、特許文献１参照）。
【０００４】
かかる駆動方法では、奇数の表示ライン(Xi,Yi)をアドレスする場合は、Yi電極に隣接するXi電極とXi+1電極のうち、Xi電極を正電圧でバイアスし、Xi+1電極を接地電位とし、Yi電極に負極性の走査パルスを加える。このとき、正極性のアドレスパルスを印加してYi電極とアドレス電極間で放電を起こすと、この放電が(Xi,Yi)間に拡張し、(Xi,Yi)間の放電セルがアドレスされる。ここで、(Yi,Xi+1)間の電圧は小さいので、(Yi,Xi+1)間には拡張せず、(Yi,Xi+1)間の放電セルはアドレスされない。一方、偶数の表示ライン(Yi,Xi+1)をアドレスする場合は、Yi電極に隣接するXi電極とXi+1電極のうち、Xi+1電極を正電圧でバイアスし、Xi電極を接地電位とし、Yi電極に負極性の走査パルスを加える。このとき、正極性のアドレスパルスを印加してYi電極とアドレス電極間で放電を起こすと、この放電が(Yi,Xi+1)間に拡張し、(Yi,Xi+1)間の放電セルがアドレスされる。ここで、(Xi,Yi)間の電圧は小さいので、(Xi,Yi)間には拡張せず、(Xi,Yi)間の放電セルはアドレスされない。
【０００５】
このようにして、全ラインをアドレスした後、全てのX電極に同じサステインパルスを印加し、これと逆相のサステインパルスを全てのY電極に印加することにより、プログレシブ表示を行うのである。
【０００６】
しかしながら、上述した如き駆動方法では、アドレス期間において隣接する２本の表示電極間にデータを書き込む際に、一方の表示電極に負電圧(走査パルス)を印加するだけでなく、他方の表示電極には正電圧を印加する必要があった。すなわち、１つの表示電極に隣接する上側の放電セルと下側の放電セルのうち、一方だけにアドレシングを行うために、上側に隣接する表示電極に印加するバイアス電圧と、下側に隣接する表示電極に印加するバイアス電圧を異ならせているのである。
【０００７】
従って、アドレス対象となる表示電極のみならず、その表示電極に隣接する表示電極に対しても電圧印加を行わなければならないので、駆動回路の無効電力が増大するという問題があった。
【特許文献１】特開２００４−２５２４８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、かかる問題を解決すべく為されたものであり、電力消費を抑えてＡＬＩＳ方式のプラズマディスプレイパネルをプログレッシブ駆動することができるプラズマディスプレイパネルの駆動方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
請求項１記載によるプラズマディスプレイパネルの駆動方法は、放電空間を介して対向配置された第１及び第２基板と、前記第１基板及び前記第２基板間において夫々表示画面の水平方向に伸長しており且つ交互に配置された複数の行電極と、前記行電極各々に交叉した方向に伸長して配置された複数の列電極と、を備え、前記行電極と前記列電極との各交叉部に画素を担う表示セルが形成されているプラズマディスプレイパネルの駆動方法であって、映像信号の１フィールドの表示期間をアドレス期間とサスティン期間とからなる複数のサブフィールドで構成し、サブフィールド各々の前記アドレス期間において、複数の前記行電極各々の内で奇数番目に配列された前記行電極各々に第１極性の走査パルスを印加すると共に前記列電極各々に前記第１極性とは逆極性の第２極性の画素データパルスを印加し、複数の前記行電極各々の内で偶数番目に配列された前記行電極各々に前記第２極性の走査パルスを印加すると共に前記列電極各々に前記第１極性の画素データパルスを印加する。
【発明を実施するための最良の形態】
【００１０】
本発明の第１の特徴によるプラズマディスプレイパネルの駆動方法は、アドレス期間において、奇数番目に配列された行電極各々に第１極性の走査パルスを印加すると共に第１極性とは逆極性の第２極性の画素データパルスを列電極に印加することにより、奇数表示ライン各々に属する表示セルを画素データに応じた状態（点灯又は消灯モード）に設定する。又、かかるアドレス期間において、偶数番目に配列された行電極各々に第２極性の走査パルスを印加すると共に第１極性の画素データパルスを列電極に印加することにより、偶数表示ライン各々に属する表示セルを画素データに応じた状態（点灯又は消灯モード）に設定する。かかる駆動によれば、ＡＬＩＳ方式のＰＤＰに対しても、アドレスの対象となる表示ラインに隣接する表示ラインに誤放電を防止する為のバイアス電圧を印加することなく、このアドレス対象となる表示ラインに属する表示セルのみにアドレス放電を生起させることができる。
【００１１】
又、本発明の第２の特徴によるプラズマディスプレイパネルの駆動方法においては、表示画面の水平方向に伸長する行電極の本体部から表示画面上方向に突出する第１電極部及び列電極間での放電開始電圧を、上記行電極の本体部から表示画面下方向に突出する第２電極部及び列電極間での放電開始電圧よりも小にしている。これにより、行電極に走査パルスが印加された際の第２電極部及び列電極間での誤った放電を確実に防止し、第１電極部及び列電極間のみ、つまりアドレス対象となる表示ラインに属する表示セルのみにアドレス放電を生起させることが可能となる。
【実施例】
【００１２】
図１は、本発明による駆動方法に従ってＡＬＩＳ方式のプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
【００１３】
図１に示す如く、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのＰＤＰ５０、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３、アドレスドライバ５５、及び駆動制御回路５６から構成される。
【００１４】
ＰＤＰ５０には、２次元表示画面を担う前面透明基板（図示せぬ）と背面基板（図示せぬ）とが、放電ガスの充填された放電空間を挟んで対向して形成されている。更に、前面透明基板と背面基板との間には、２次元表示画面の縦方向（垂直方向）に夫々伸長しているｍ個の列電極Ｄ１〜Ｄｍと、これら列電極Ｄ１〜Ｄｍに交叉して、夫々が２次元表示画面の横方向（水平方向）に伸長している行電極Ｘ１〜Ｘｎ+1及び行電極Ｙ１〜Ｙｎが形成されている。例えば、列電極Ｄ１〜Ｄｍは上記背面基板の表面（放電空間と接する面）上に形成されている。列電極Ｄ１〜Ｄｍの各々の表面には、これを保護する為の保護層（図示せぬ）が形成されており、この保護層上に隔壁（後述する）が形成されている。更に、上記保護層上において列電極Ｄの各々に対応した位置には、放電に伴う紫外線の照射によって発光する蛍光体層（図示せぬ）が形成されている。蛍光体層は、実際には、赤色発光を為す蛍光体、緑色発光を為す蛍光体、及び青色発光を為す蛍光体の３種類からなる。一方、行電極Ｘ１〜Ｘｎ+1及び行電極Ｙ１〜Ｙｎは上記前面透明基板の表面（放電空間と接する面）上に形成されている。尚、行電極Ｘ１〜Ｘｎ+1及び行電極Ｙ１〜Ｙｎ各々は誘電体層（図示せぬ）によって被覆されており、画面上端から下端に向けてＸＹ交互、つまり、Ｘ１，Ｙ１，Ｘ２，Ｙ２，…，Ｘｉ，Ｙｉ，…，Ｘｎ，Ｙｎ，Ｘｎ＋１の順に配置されている。すなわち、ＰＤＰ５０には合計（２ｎ＋１）個の行電極が設けられており、その内の行電極Ｘ１〜Ｘｎ+1各々が奇数番目に配置されており、行電極Ｙ１〜Ｙｎ各々が偶数番目に配置されているのである。又、互いに隣接するもの同士で対を為す行電極対（Ｙ１，Ｘ１）、（Ｙ２，Ｘ２）、（Ｙ３，Ｘ３）、・・・、（Ｙｎ，Ｘｎ）の各々が夫々、ＰＤＰ５０における奇数の表示ラインを担い、行電極対（Ｙ１，Ｘ２），（Ｙ２，Ｘ３），…，（Ｙｉ，Ｘｉ＋１），…（Ｙｎ，Ｘｎ＋１）各々が偶数の表示ラインを担う。各表示ラインと列電極Ｄ１〜Ｄｍ各々との交叉部(図１中の一点鎖線にて囲まれた領域)には、画素を担う表示セルＰＣが形成されている。すなわち、ＰＤＰ５０には、（2n×ｍ）個の表示セルＰＣ1,1〜ＰＣ2n,mが形成されている。
【００１５】
図２は、表示面側から眺めたＰＤＰ５０の内部構造を模式的に示す正面図である。尚、図２には、ＰＤＰ５０の列電極Ｄ１と、行電極Ｘ1〜Ｘ4及びＹ1〜Ｙ3との各交叉部のみが抜粋して示されている。
【００１６】
図２に示すように、行電極Ｘ及びＹの各々は、２次元表示画面の水平方向に伸長するバス電極ＢＳと、かかるバス電極ＢＳ上における列電極Ｄに対応した位置に夫々接触して設けられた透明電極ＴＷ及びＴＳから構成される。透明電極ＴＷは、接触するバス電極ＢＳから２次元表示画面の下方向に向けて突出するように形成されている。一方、透明電極ＴＳは、接触するバス電極ＢＳから２次元表示画面の上方向に向けて突出するように形成されている。透明電極ＴＷの幅、つまり図２に示す如き２次元表示画面の水平方向における幅Ｗ１は、透明電極ＴＳの幅Ｗ２よりも大である。すなわち、互いに隣接するバス電極ＢＳから夫々表示画面の下方及び上方に向けて突出する透明電極ＴＷ及びＴＳ各々の画面水平方向における幅を、
Ｗ１＞Ｗ２
とすることにより、列電極Ｄ及び透明電極ＴＳ間での放電開始電圧th2が、列電極Ｄ及び透明電極ＴＷ間での放電開始電圧Ｖth1よりも高電圧となるようにしているのである。つまり、透明電極ＴＳの電極面積を透明電極ＴＷよりも小さくすることにより、列電極Ｄ及び透明電極ＴＳ間での放電開始電圧を、列電極Ｄ及び透明電極ＴＷ間での放電開始電圧よりも高くしているのである。尚、このように、列電極Ｄ及び透明電極ＴＳ間の放電開始電圧と、列電極Ｄ及び透明電極ＴＷ間の放電開始電圧とを互いに異ならせるべく、例えば、透明電極ＴＳ及びＴＷ各々の形状、あるいは材料を互いに異ならせるようにしても良い。更に、透明電極ＴＳ近傍に形成されている誘電体層の厚さと透明電極ＴＷ近傍に形成されている誘電体層の厚さとを互いに異ならせることにより、列電極Ｄ及び透明電極ＴＳ間の距離と、列電極Ｄ及び透明電極ＴＷ間の距離とを互いに異ならせるようにしても良い。
【００１７】
図２において、互いに隣接するバス電極ＢＳ間には、放電ガスが充填された放電空間を各表示セルＰＣ毎に隔離する格子状の隔壁１５が、背面基板に形成されている列電極Ｄを保護する保護層（図示せぬ）上に形成されている。隔壁１５は、各行電極Ｘ及びＹのバス電極ＢＳと対向した位置においてこのバス電極ＢＳと同様に表示面の水平方向（左右方向）に伸長して形成されている横壁と、表示面の垂直方向（上下方向）に伸長して形成されている縦壁とからなる。隔壁１５によって囲まれた放電空間内の、互いに対向して配置された透明電極ＴＳ及びＴＷ間にて各種放電（後述する）が生起される。
【００１８】
駆動制御回路５６は、サブフィールド法に基づいてＰＤＰ５０を階調駆動させるべき各種制御信号を発生してＸ電極ドライバ５１及びＹ電極ドライバ５３各々に供給する。又、駆動制御回路５６は、入力映像信号に基づき、各サブフィールド毎に、ＰＤＰ５０の画素各々に対応した画素データを生成してアドレスドライバ５５に供給する。Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５各々は、駆動制御回路５６から供給された各種制御信号及び上記画素データに応じて各種駆動パルスを発生してＰＤＰ５０の列電極Ｄ１〜Ｄｍ、行電極Ｘ１〜Ｘｎ+1及びＹ１〜Ｙｎに印加する。
【００１９】
図３は、１サブフィールドを抜粋して、ＰＤＰ５０の列電極Ｄ、行電極Ｘ及びＹに印加される各種駆動パルスの印加タイミングを示す図である。
【００２０】
先ず、リセット期間Ｒでは、Ｘ電極ドライバ５１が正極性のリセットパルスＲＰＸを行電極Ｘ1〜Ｘn+1に一斉に印加する。更に、かかるリセットパルスＲＰＸの印加と同時に、Ｙ電極ドライバ５３は、負極性のリセットパルスＲＰＹを行電極Ｙ1〜Ｙnに一斉に印加する。これにより、全ての表示セルＰＣの透明電極ＴＷ及びＴＳ間においてリセット放電が生起され、透明電極ＴＷ及びＴＳ各々の近傍に壁電荷が形成される。その後、Ｘ電極ドライバ５１及びＹ電極ドライバ５３は、全ての行電極Ｘ1〜Ｘn+1及びＹ1〜Ｙnを接地電位に設定する。これにより、全ての表示セルＰＣの透明電極ＴＷ及びＴＳ間において消去放電が生起され、透明電極ＴＷ及びＴＳ各々の近傍に形成されていた壁電荷が消去される。
【００２１】
次に、アドレス期間Ｗでは、アドレスドライバ５５が、表示セルＰＣを上記画素データに応じた状態（点灯モード又は消灯モード）に設定すべきパルス電圧を有する画素データパルスを発生し、これを１表示ライン分ずつ（ｍ個）順次、列電極Ｄ１〜Ｄｍに印加する。すなわち、アドレスドライバ５５は、図３に示す如く、第１表示ラインに対応した画素データパルス群ＤＰ１、第２表示ラインに対応した画素データパルス群ＤＰ２、第３表示ラインに対応した画素データパルス群ＤＰ３、・・・、第（２ｎ）表示ラインに対応した画素データパルス群ＤＰ（２ｎ）なる順に、画素データパルスを列電極Ｄ１〜Ｄｍに印加するのである。この際、奇数表示ラインに対応した画素データパルスと、偶数表示ラインに対応した画素データパルスとでは、そのパルス電圧の極性が互いに反転している。例えば、表示セルＰＣを点灯モードに設定する場合、アドレスドライバ５５は、奇数表示ラインに対応した画素データパルスとして負極性のパルス電圧を有する画素データパルスを生成する一方、偶数表示ラインに対応した画素データパルスとしては正極性のパルス電圧を有する画素データパルスを生成する。
【００２２】
更に、かかるアドレス期間Ｗでは、Ｘ電極ドライバ５１が、奇数表示ラインに対応した画素データパルス群ＤＰ１，ＤＰ３，ＤＰ５，・・・、ＤＰ（２ｎ−１）各々の印加タイミングに同期させて、図３に示す如く、正極性の走査パルスＳＰを行電極Ｘ1，Ｘ2，Ｘ3，・・・，Ｘn各々に順次印加する。すると、行電極Ｘのバス電極ＢＳから突出する透明電極ＴＷ及びＴＳの各々と列電極Ｄとの間に、上述した如き正極性の走査パルスＳＰのパルス電圧ＶＳ及び負極性の画素データパルスのパルス電圧−ＶＤ各々の絶対値の和にて示される電圧（ＶＳ＋ＶＤ）が印加されることになる。この際、かかる電圧（ＶＳ＋ＶＤ）は、透明電極ＴＷ及び列電極Ｄ間での放電開始電圧Ｖth1よりも大であるが、透明電極ＴＳ及び列電極Ｄ間での放電開始電圧Ｖth2よりも小である。つまり、図２に示す如く透明電極ＴＳの画面水平方向における幅Ｗ２を透明電極ＴＷの画面水平方向における幅Ｗ１よりも小にすることにより、透明電極ＴＳ及び列電極Ｄ間での放電開始電圧Ｖth2を上記放電開始電圧Ｖth1よりも高電圧に設定しているのである。従って、行電極Ｘに走査パルスＳＰが印加された場合には、この行電極Ｘから突出する透明電極ＴＳ及び列電極Ｄ間では放電は生起されず、透明電極ＴＷ及び列電極Ｄ間のみでアドレス放電が生起される。すなわち、この際、奇数表示ラインに属する表示セルＰＣのみでアドレス放電が生起され、この表示セルＰＣ内の透明電極ＴＷの近傍に正極性の壁電荷が形成される。これにより、奇数表示ラインに属する表示セルＰＣは点灯モードに設定される。
【００２３】
又、かかるアドレス期間Ｗにおいて、Ｙ電極ドライバ５３は、偶数表示ラインに対応した画素データパルス群ＤＰ２，ＤＰ４，ＤＰ６，・・・、ＤＰ（２ｎ）各々の印加タイミングに同期させて、図３に示す如く負極性の走査パルスＳＰを行電極Ｙ1，Ｙ2，Ｙ3，・・・，Ｙn各々に順次印加する。すると、行電極Ｙのバス電極ＢＳから突出する透明電極ＴＷ及びＴＳの各々と列電極Ｄとの間に、上述した如き負極性の走査パルスＳＰのパルス電圧−ＶＳ及び正極性の画素データパルスのパルス電圧ＶＤ各々の絶対値の和にて示される電圧（ＶＳ＋ＶＤ）が印加されることになる。この際、前述した如く、かかる電圧（ＶＳ＋ＶＤ）は、透明電極ＴＷ及び列電極Ｄ間での放電開始電圧Ｖth1よりも大であるが、透明電極ＴＳ及び列電極Ｄ間での放電開始電圧Ｖth2よりも小である。従って、行電極Ｙに走査パルスＳＰが印加された場合には、この行電極Ｙから突出する透明電極ＴＳ及び列電極Ｄ間では放電は生起されず、透明電極ＴＷ及び列電極Ｄ間のみでアドレス放電が生起される。すなわち、この際、偶数表示ラインに属する表示セルＰＣのみでアドレス放電が生起され、この表示セルＰＣ内の透明電極ＴＷの近傍に負極性の壁電荷が形成される。これにより、偶数表示ラインに属する表示セルＰＣは点灯モードに設定される。    尚、かかるアドレス期間Ｗでは、各表示セルＰＣを第１表示ライン、第２表示ライン、第３表示ライン、・・・、第（２ｎ）表示ラインなる順に１表示ライン分ずつアドレス放電の対象としているが、かかる動作に限定されない。例えば、図４に示されるように、先ず、奇数表示ラインに属する表示セルＰＣを１表示ライン分ずつアドレス放電の対象とし、次に、偶数表示ラインに属する表示セルＰＣを１表示ライン分ずつアドレス放電の対象とするようにしても良い。
【００２４】
又、上記アドレス期間Ｗにおいては、行電極Ｘに対しては正極性の走査パルスＳＰを印加し、行電極Ｙに対しては負極性の走査パルスを印加するようにしているが、これら行電極Ｘ及びＹに印加する走査パルスＳＰの極性を互いに反転させても良い。この際、行電極Ｘに負極性の走査パルスＳＰを印加している間は列電極Ｄには正極性の画素データパルスを印加し、行電極Ｙに正極性の走査パルスＳＰを印加している間は列電極Ｄには負極性の画素データパルスを印加するようにする。更に、行電極Ｘ及びＹに印加する走査パルスの極性を周期的に互いに反転させるようにしても良い。
【００２５】
次に、サスティン期間Ｉでは、Ｘ電極ドライバ５１が、図３に示す如き正極性のサスティンパルスＩＰＸを、そのサブフィールドの輝度重み付けに対応した回数分だけ繰り返し、全ての行電極Ｘ1〜Ｘn+1各々に印加する。又、かかるサスティン期間Ｉにおいて、Ｙ電極ドライバ５３は、かかるサスティンパルスＩＰＸとはその印加タイミングをずらして、図３に示す如き正極性のサスティンパルスＩＰＹを、そのサブフィールドの輝度重み付けに対応した回数分だけ繰り返し、全ての行電極Ｙ1〜Ｙn各々に印加する。すると、上述した如き点灯モードに設定されている表示セルＰＣのみに、サスティンパルスＩＰＸ及びＩＰＹが印加される度にサスティン放電が生起される。
【００２６】
このように、図１に示されるプラズマディスプレイ装置では、アドレス期間において、奇数番目に配列された行電極Ｘ各々に第１極性（正極性）の走査パルスＳＰを印加すると共に第１極性とは逆極性の第２極性（負極性）の画素データパルスを列電極Ｄに印加することにより、奇数表示ライン各々に属する表示セルを画素データに応じた状態（点灯又は消灯モード）に設定する。又、かかるアドレス期間において、偶数番目に配列された行電極Ｙ各々に第２極性の走査パルスを印加すると共に第１極性の画素データパルスを列電極に印加することにより、偶数表示ライン各々に属する表示セルを画素データに応じた状態（点灯又は消灯モード）に設定するようにしている。かかる駆動によれば、例えば奇数番目に配列されている行電極（Ｘ）近傍に形成された壁電荷の極性と、この奇数番目の行電極（Ｘ）に隣接する偶数番目の行電極（Ｙ）に印加される走査パルスの極性とが同一となる。つまり、奇数番目に配列されている行電極（Ｘ）にアドレス放電が生起された直後、その行電極（Ｘ）に隣接する偶数番目の行電極（Ｙ）に走査パルスが印加されても、この走査パルスが、既に上記行電極（Ｘ）近傍に形成されている壁電荷に影響を与えることは無い。
【００２７】
従って、アドレスの対象となる表示ラインに隣接する表示ラインに誤放電を防止する為のバイアス電圧を印加することなく、このアドレス対象となる表示ラインに属する表示セルＰＣのみにアドレス放電を生起させることができる。よって、無効電力の消費が低減される。
【００２８】
尚、上記実施例においては、表示面を担う前面透明基板側に行電極対（Ｘ，Ｙ）、背面基板側に列電極Ｄ、隔壁１５及び蛍光体層が形成されているＰＤＰ５０を駆動する場合について説明したが、前面透明基板側に行電極対（Ｘ，Ｙ）及び列電極Ｄ、背面基板側に隔壁１５及び蛍光体層が夫々形成されているプラズマディスプレイパネルに対しても同様に適用可能である。
【図面の簡単な説明】
【００２９】
【図１】本発明によるプラズマディスプレイ装置の概略構成を示す図である。
【図２】表示面側から眺めたＰＤＰ５０の内部構造を模式的に示す正面図である。
【図３】ＰＤＰ５０に印加される各種駆動パルスとその印加タイミングを示す図である。
【図４】ＰＤＰ５０に印加される各種駆動パルスとその印加タイミングの他の一例を示す図である。
【符号の説明】
【００３０】
５０    ＰＤＰ
５１    Ｘ電極ドライバ
５３    Ｙ電極ドライバ
５５    アドレスドライバ  
５６    駆動制御回路
【図１】
2006350095.tif 000003
【図２】
2006350095.tif 000004
【図３】
2006350095.tif 000005
【図４】
2006350095.tif 000006