(57)【要約】  【目的】スイッチングが停止するとソフトに再起動するチョッパー方式の降圧型のスイッチング電源回路を提供する。  【構成】スイッチング電源回路１０は、スイッチング素子Ｑ０と、駆動回路２と、平滑回路５と、出力電圧Ｖoutと再起動手段８の出力を各々第一、第二のＰＷＭ制御信号Ｓ１、Ｓ２として入力し何れかに基づいて生成したＰＷＭ信号Ｐ３を駆動回路２へ出力して制御する制御回路４と、再起動手段８とを有し、一連のフィードバックループを構成してＶoutを一定に保持する構成であり、再起動手段８は駆動回路２の出力Ｇの停止を検知してＳ２を正常状態とは異なるレベルに設定しておき、駆動回路２の出力再開時にＳ２の電圧を漸次上昇させるための構成を有し、再開時にＳ２にて制御回路４を制御してＰ３のパルス幅をＳ２の電圧上昇に対応して狭い幅から正常パルス幅へ移行するように制御し、移行後の制御回路４はＳ１にて制御される構成。【選択図】  図１
2006148988.tif 000002
【特許請求の範囲】
【請求項１】
第一の１次電源をスイッチングするスイッチング素子と、
ブートストラップ型電源から駆動電圧が供給され、かつ前記スイッチング素子の制御電極をオンオフするための駆動信号を出力する駆動回路と、
前記スイッチング素子の出力信号を平滑化して得た出力電圧を出力する平滑回路と、
前記平滑回路の出力電圧を第一のＰＷＭ制御信号として入力し、再起動手段の出力を第二のＰＷＭ制御信号として入力し、前記第一のＰＷＭ制御信号又は前記第二のＰＷＭ制御信号に基づいて生成したＰＷＭ信号を前記駆動回路へ出力し、前記平滑回路の出力電圧が所定範囲内の電圧値である正常状態のときは、一定のパルス幅を有する前記ＰＷＭ信号を出力し、前記平滑回路の出力電圧が前記所定範囲の上限を超えた電圧値である異常状態のときには、正常状態のときの一定のパルス幅を有する前記ＰＷＭ信号に復帰するように制御する制御回路と、
前記第二のＰＷＭ制御信号を前記制御回路へ供給して異常状態を脱するための再起動を行う再起動手段とを有し、
一連の、前記スイッチング素子、前記平滑回路、前記制御回路、前記駆動回路、前記スイッチング素子からなるフィードバックループを構成して前記平滑回路の出力電圧値を前記所定範囲内の電圧値に保持するための構成を有するチョッパー方式の降圧型スイッチング電源回路であって、
前記再起動手段は、
異常状態によって前記駆動回路の出力が停止したことを検知して前記第二のＰＷＭ制御信号の電圧レベルを正常状態の電圧レベルとは異なるレベルに設定しておき、前記駆動回路が出力を再度開始した時に、前記第二のＰＷＭ制御信号の電圧値を時刻と共に滑らかに上昇させるための構成を有し、
前記駆動回路が出力を再度開始した時には、前記再起動手段から出力する前記第二のＰＷＭ制御信号にて前記制御回路を制御して、前記駆動回路へ出力する前記ＰＷＭ信号のパルス幅を、前記第二のＰＷＭ制御信号の電圧上昇に対応して狭い状態から前記一定のパルス幅を有する状態へ移行するように制御し、
前記ＰＷＭ信号のパルス幅が前記一定のパルス幅を有する状態への移行が完了したならば、前記第一のＰＷＭ制御信号にて前記制御回路を制御することを特徴とするスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所謂オーディオ・ビジュアル機器（ＡＶ機器）に好適なスイッチング電源回路に関し、特に、チョッパー方式のスイッチングレギュレータの技術分野に属する。
【背景技術】
【０００２】
安価で簡素なスイッチングレギュレータ（直流安定化電源回路）として、チョッパー使用による降圧型のスイッチング電源回路がある。
【０００３】
図３に基本的なチョッパー方式の降圧型のスイッチング電源回路７を示す。
【０００４】
図中の出力ラインＰ２に接続された負荷３には、第一の１次電源Ｖ１からチョッパー用のスイッチング素子Ｑ０としての電界効果トランジスタ（エンハンスメント形ｎチャンネルＭＯＳＦＥＴ）のオンデューティ（ＯＮ  Ｄｕｔｙ）に対応した一定の出力電圧Ｖoutが平滑回路５を通して出力されるように構成されている。
【０００５】
即ち、図３における制御回路４は、出力ラインＰ２から得られた出力電圧ＶoutをＰＷＭ制御信号Ｓ１として入力し、この情報によって、前記スイッチング素子Ｑ０の駆動回路２に与えるＰＷＭ信号Ｐ３のパルス幅を制御することにより、前記スイッチング素子Ｑ０（電界効果トランジスタ）のオンデューティを制御し、出力電圧Ｖoutを所定の値に保つようにフィードバック制御する。
【０００６】
上記スイッチング素子Ｑ０の駆動回路２の電源は、本スイッチング電源回路７が正常にスイッチングしている場合には次の通りとなる。即ち、Ｑ０がオフしている期間は、ダイオードＤ１が導通していて、第２の１次電源Ｖ２の電圧がダイオードＤ２を介してコンデンサＣ２に充電され、このコンデンサＣ２に充電された電荷を電源とし、スイッチング素子Ｑ０を駆動する。つまり、所謂ブートストラップ回路を使用したＦＥＴ駆動電源の構成となっている。
【０００７】
なお、スイッチング電源回路の安定化に関する公知技術として、例えば、下記［特許文献１］には、図４に示されるような帰還回路２１を備えるチョッパー方式のスイッチング電源回路２０が示されている。これは、フィードバックループの比較器１６のもつヒステリシスの影響により不連続なスイッチング動作になることを防止し、規則正しく連続してスイッチング素子１２をスイッチングさせることより、ピーク電流やリプル電圧の低減を図るという目的で、スイッチング電源回路２０の出力電圧を電圧変換回路１４で分圧した電圧と基準電圧回路１５の基準電圧との大小関係を比較する比較器１６の反転端子（−）に比較器１６の出力と基準発振回路１７の出力との論理積をとる論理積回路１８の出力信号を波形変換し、比較器１６のヒステリシスを越えるような信号を帰還回路２１により帰還させるという回路構成になっている。
【０００８】
また、下記［特許文献２］には、図５に示されるような、効率良く、安定的な動作を可能とする直流安定化電源装置３０として、従来から知られている降圧型ＤＣ−ＤＣコンバータのフライホイールダイオード及びスイッチング素子を、それぞれ相補的に開閉し且つ双方向への電流通過を可能としたスイッチング素子ＳＷ１，ＳＷ２に置き換え、しかもブリーダ回路を削除した構成として、負荷電流Ｉｏが減少していきチョークコイルＬの臨界電流値以下になったとしても、第１、第２のスイッチング素子ＳＷ１，ＳＷ２には双方向の電流Ｉ１，Ｉ２が流れるため、低域フィルタに含まれるチョークコイルＬに流れる電流ＩＬは不連続とならないとする回路構成が開示されている。
【０００９】
【特許文献１】特開平０６−３４３２６１号公報
【００１０】
【特許文献２】特開平０８−２６６０３９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
図３に示される従来のチョッパー使用による降圧型のスイッチング電源回路７では、負荷３が重い負荷であって十分に電力を消費し、平滑回路５のインダクタＬ１に流れる電流が途切れない所謂連続モードでの動作を正常動作とするが、前記負荷３の電力消費が小さくなると（軽い負荷の場合）、一瞬のスイッチング（Ｑ０がオン）で、前記負荷３には所定の電圧以上の電圧が出力されて、制御回路４がしばらく停止し、前記インダクタＬ１に流れる電流も途切れる、所謂不連続モードになる場合がある。この状態になると、ダイオードＤ１、インダクタＬ１、コンデンサＣ１からなる平滑回路５のダイオードＤ１もスイッチング素子Ｑ０もどちらもオフで、前記スイッチング素子Ｑ０の出力側のラインＰ１は、ハイインピーダンス状態となり、前記駆動回路２の電源となる電荷を充電するコンデンサＣ２に第２の１次電源Ｖ２の電圧が充電されなくなるため、スイッチング素子Ｑ０を駆動することができなくなる。この状態は、平滑回路５のコンデンサＣ１の電荷が負荷３に放電されて、このコンデンサＣ１の電圧がほぼ０Ｖになるまで続く。その後、再度スイッチングを開始するが、このとき、時間経過があるため、所謂ソフトスタートではなく、パルス幅が最大のところでスイッチングが始まるので、上述と同様の不連続モードの状態となり、これを永久に繰り返して起動しないか、又は、前記コンデンサＣ１への充電電流がスイッチング素子Ｑ０にとって過大であると破壊する場合もある。
【００１２】
而して、上記不連続モード発生の回避策として、（イ）常に、所定の電力以上を消費する負荷３（重い負荷）を出力に接続して起動させることとするか、或いは、（ロ）スイッチング電源回路の構成を図５の直流安定化電源装置３０のように、もう一つのスイッチング素子を前記スイッチング素子Ｑ０に直列接続して同期整流型回路とすることで、前記インダクタＬ１に流れる電流を不連続とせずに上記不連続モードを起こさないようにすることが考えられる。
【００１３】
しかしながら、上記（イ）の回避策は無駄な電力を消費し、起動しない場合や、スイッチング素子が破壊される場合も猶あり得る。また、（ロ）の同期整流型回路では、２個のパワースイッチング素子の駆動回路が複雑化し、コストアップするという難点がある。
【００１４】
本発明は、従来のチョッパー方式の降圧型のスイッチング電源回路における上記課題に鑑みて成されたものであり、簡単な回路の追加のみでありながら、不連続モード状態を検出し、再起動を必ずソフトスタートするようにしたスイッチング電源回路を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明は、第一の１次電源Ｖ１をスイッチングするスイッチング素子Ｑ０と、
ブートストラップ型電源から駆動電圧が供給され、かつ前記スイッチング素子Ｑ０の制御電極をオンオフするための駆動信号Ｇを出力する駆動回路２と、
前記スイッチング素子Ｑ０の出力信号を平滑化して得た出力電圧Ｖoutを出力する平滑回路５と、
前記平滑回路５の出力電圧Ｖoutを第一のＰＷＭ制御信号Ｓ１として入力し、再起動手段８（破線枠内）の出力を第二のＰＷＭ制御信号Ｓ２として入力し、前記第一のＰＷＭ制御信号Ｓ１又は前記第二のＰＷＭ制御信号Ｓ２に基づいて生成したＰＷＭ信号Ｐ３を前記駆動回路２へ出力し、前記平滑回路５の出力電圧Ｖoutが所定範囲内の電圧値である正常状態のときは、一定のパルス幅を有する前記ＰＷＭ信号Ｐ３を出力し、前記平滑回路５の出力電圧Ｖoutが前記所定範囲の上限を超えた電圧値である異常状態のときには、正常状態のときの一定のパルス幅を有する前記ＰＷＭ信号Ｐ３に復帰するように制御する制御回路４と、
前記第二のＰＷＭ制御信号Ｓ２を前記制御回路４へ供給して異常状態を脱するための再起動を行う再起動手段８とを有し、
一連の、前記スイッチング素子Ｑ０、前記平滑回路５、前記制御回路４、前記駆動回路２、前記スイッチング素子Ｑ０からなるフィードバックループを構成して前記平滑回路５の出力電圧Ｖout値を前記所定範囲内の電圧値に保持するための構成を有するチョッパー方式の降圧型スイッチング電源回路であって、
前記再起動手段８は、
異常状態によって前記駆動回路２の出力が停止したことを検知して前記第二のＰＷＭ制御信号Ｓ２の電圧レベルを正常状態の電圧レベルとは異なるレベルに設定しておき、前記駆動回路２が出力を再度開始した時に、前記第二のＰＷＭ制御信号Ｓ２の電圧値を時刻と共に滑らかに上昇させるための構成を有し、
前記駆動回路２が出力を再度開始した時には、前記再起動手段８から出力する前記第二のＰＷＭ制御信号Ｓ２にて前記制御回路４を制御して、前記駆動回路２へ出力する前記ＰＷＭ信号Ｐ３のパルス幅を、前記第二のＰＷＭ制御信号Ｓ２の電圧上昇に対応して狭い状態から前記一定のパルス幅を有する状態へ移行するように制御し、
前記ＰＷＭ信号Ｐ３のパルス幅が前記一定のパルス幅を有する状態への移行が完了したならば、前記第一のＰＷＭ制御信号Ｓ１にて前記制御回路４を制御することを特徴とするスイッチング電源回路１０を提供することにより、上記課題を解決する。
【発明の効果】
【００１６】
本発明に係るスイッチング電源回路は、上記のような構成のため、簡単な回路構成により、スイッチングが不連続モードになった場合の再起動時にソフトスタートで確実に起動して、破壊のない電源回路を提供できる。
【発明を実施するための最良の形態】
【００１７】
本発明に係るスイッチング電源回路の実施の形態について図面に基づいて説明する。
【００１８】
図１は本発明に係るスイッチング電源回路の具体的な回路例である。図２は本発明に係るスイッチング電源回路の回路動作のタイミングチャートである。
【００１９】
図１に示される本発明に係るスイッチング電源回路１０は、第一の１次電源Ｖ１をスイッチングするチョッパー用のスイッチング素子Ｑ０と、ブートストラップ型電源から駆動電圧が供給され、かつ前記スイッチング素子Ｑ０の制御電極をオンオフするための駆動信号Ｇを出力する駆動回路２と、前記スイッチング素子Ｑ０の出力信号を平滑化して得た出力電圧Ｖoutを出力する平滑回路５と、前記平滑回路５の出力電圧Ｖoutを第一のＰＷＭ制御信号Ｓ１として入力し、再起動手段８の出力を第二のＰＷＭ制御信号Ｓ２として入力し、前記第一のＰＷＭ制御信号Ｓ１又は前記第二のＰＷＭ制御信号Ｓ２に基づいて生成したＰＷＭ信号Ｐ３を前記駆動回路２へ出力し、前記平滑回路５の出力電圧Ｖoutが所定範囲内の電圧値である正常状態のときは、一定のパルス幅を有する前記ＰＷＭ信号Ｐ３を出力し、前記平滑回路５の出力電圧Ｖoutが前記所定範囲の上限を超えた電圧値である異常状態のときには、正常状態のときの一定のパルス幅を有する前記ＰＷＭ信号Ｐ３に復帰するように制御する制御回路４と、前記第二のＰＷＭ制御信号Ｓ２を前記制御回路４へ供給して異常状態を脱するための再起動を行う再起動手段８とを有し、一連の、前記スイッチング素子Ｑ０、前記平滑回路５、前記制御回路４、前記駆動回路２、前記スイッチング素子Ｑ０からなるフィードバックループを構成して前記平滑回路５の出力電圧Ｖout値を前記所定範囲内の電圧値に保持するための構成を有するチョッパー方式の降圧型スイッチング電源回路であって、特に、前記再起動手段８は、異常状態によって前記駆動回路２の出力Ｇが停止したことを検知して前記第二のＰＷＭ制御信号Ｓ２の電圧レベルを正常状態の電圧レベルとは異なるレベルに設定しておき、前記駆動回路２が出力を再度開始した時に、前記第二のＰＷＭ制御信号Ｓ２の電圧値を時刻と共に滑らかに上昇させるための所謂ソフトスタートの構成を有し、前記駆動回路２が出力を再度開始した時には、前記再起動手段８から出力する前記第二のＰＷＭ制御信号Ｓ２にて前記制御回路４を制御して、前記駆動回路２へ出力する前記ＰＷＭ信号Ｐ３のパルス幅を、前記第二のＰＷＭ制御信号Ｓ２の電圧上昇に対応して狭い状態から前記一定のパルス幅を有する状態へ移行するようにソフトスタートの制御を行い、前記ＰＷＭ信号Ｐ３のパルス幅が前記一定のパルス幅を有する状態への移行が完了したならば、前記第一のＰＷＭ制御信号Ｓ１にて前記制御回路４を制御する回路構成となっている。
【００２０】
即ち、本発明は、上記チョッパー方式の降圧型のスイッチング電源回路７に対して、不連続モードを検出した場合は、必ずスイッチングの再起動の開始はソフトスタートするように、速やかに再起動する機能を上記再起動手段８で実現するものである。
【００２１】
なお、上記スイッチング素子Ｑ０としては、従来と同様に前述の電界効果トランジスタＦＥＴが典型であり、好ましい。
【００２２】
また、上記平滑回路５は、前記スイッチング素子Ｑ０（電界効果トランジスタ）のソース側に接続され、負荷３に並列の第１コンデンサＣ１及び第１ダイオードＤ１と負荷３に直列のインダクタＬ１からなる。
【００２３】
また、上記スイッチング素子Ｑ０の駆動回路２の電源も、従来と同様に、所謂ブートストラップ回路を使用したＦＥＴ駆動電源の構成となっている。
【００２４】
また、前記再起動手段８は、前記スイッチング素子Ｑ０（電界効果トランジスタ）のスイッチングが不連続となった場合に生じる前記スイッチング素子Ｑ０のソース側（ラインＰ１）のハイインピーダンス状態の電位上昇を検知信号Ｓ３として検知し、再起動時に前記制御回路４のパルス幅制御部９（破線枠）に対して、出力パルス幅が小さい状態から漸次大きくなるように制御するソフトスタートのためのＰＷＭ信号Ｐ３を駆動回路２に出力することにより、前記スイッチング素子Ｑ０（電界効果トランジスタ）をオンデューティを徐々に大きくしていくソフトスタートで再起動させる回路構成となっている。
【００２５】
図１の再起動手段８の第３ダイオードＤ３は、ＦＥＴ１のソース側のラインＰ１に接続されている。このラインＰ１の電圧は、図２に示されるように、正常にスイッチングしているとき（定常負荷時）は、所定の周期で、必ず、０Ｖ−（Ｄ１の順方向電圧）になるので、コンデンサＣ３に充電される電荷はダイオードＤ３を介して周期的に放電されてコンデンサＣ３の電圧は上がらず、ＮＰＮトランジスタＱ１はオンしない。
【００２６】
一方、図２に示されるように、軽い負荷のためにラインＰ１の電位が上昇して第２コンデンサＣ２の両端電位差が小となって駆動回路２によるスイッチング素子Ｑ０のスイッチングが停止し、不連続モードになった場合には、前記第３ダイオードＤ３がオフとなり、抵抗Ｒ１を介して第３コンデンサＣ３が第三の１次電源Ｖ３にて充電されるため、ＮＰＮトランジスタＱ１のベース電位（ＶＢＥ）が上がってオンし、前記第三の１次電源Ｖ３にて充電されていた第４コンデンサＣ４の電荷を放電する。（ソフトスタートの時定数を決めるのがＣＲ時定数回路６を構成する抵抗Ｒ４と第４コンデンサＣ４である。）
前記第４コンデンサＣ４の放電によってベース電位が下がって、ラインＰ４の第二のＰＷＭ制御信号Ｓ２が前記制御回路４のパルス幅制御部９に与えられる（始めはほぼ０Ｖ）。
【００２７】
そして、ラインＰ１の負荷３によるコンデンサＣ１の放電に伴う電圧降下により、再度第２コンデンサＣ２への充電が開始され、駆動回路２によるスイッチング素子Ｑ０のスイッチングが再起動するが、この際に、出力パルス幅が小さい状態から漸次大きくなるソフトスタートとなるように制御回路４で制御される。
【００２８】
なお、制御回路４側では、再起動時には上記再起動手段８からの第二のＰＷＭ制御信号Ｓ２を有効とし、定常負荷時（定常状態時）には無効と判断（無視）するものとする。
【００２９】
ＰＮＰトランジスタＱ２のエミッタ側のラインＰ４は、図１の制御回路４内のパルス幅制御部９に接続されていて、ラインＰ４の第二のＰＷＭ制御信号Ｓ２の電圧が低いほど、出力パルス幅が小さくなるように構成されていて、再度スイッチング素子Ｑ０がスイッチングを開始するとき、この最小パルス幅から開始する（図２のコンデンサＣ４の電圧波形とスイッチング素子Ｑ０の出力波形であるラインＰ１の電圧のソフトスタート部の波形を参照。）。これによって、上記のような簡単な回路によって確実に再起動するとともにスイッチング素子Ｑ０（典型として電界効果トランジスタ）の破壊の恐れがないスイッチング電源回路１０が提供される。
【図面の簡単な説明】
【００３０】
【図１】本発明に係るスイッチング電源回路の具体的な回路例である。
【図２】本発明に係るスイッチング電源回路の回路動作のタイミングチャートである。
【図３】公知の基本的なチョッパー方式の降圧型のスイッチング電源回路の回路図である。
【図４】［特許文献１］に記載の公知のスイッチング電源回路の回路図である。
【図５】［特許文献２］に記載の公知の直流安定化電源装置の回路図である。
【符号の説明】
【００３１】
２    駆動回路
３    負荷
４    制御回路
５    平滑回路
６    ＣＲ時定数回路
７    スイッチング電源回路
８    再起動手段
９    パルス幅制御部
１０    スイッチング電源回路
Ｖ１    第一の１次電源
Ｖ２    第二の１次電源
Ｖ３    第三の１次電源
Ｑ０    チョッパー用のスイッチング素子
Ｑ１    ＮＰＮトランジスタ
Ｑ２    ＰＮＰトランジスタ
Ｄ１，Ｄ２，Ｄ３    ダイオード
Ｃ１，Ｃ２，Ｃ３，Ｃ４  コンデンサ
Ｒ１，Ｒ２，Ｒ３，Ｒ４  抵抗
Ｌ１    インダクタ
Ｓ１    第一のＰＷＭ制御信号
Ｓ２    第二のＰＷＭ制御信号
Ｓ３    検知信号
Ｇ    駆動信号
Ｖout        出力電圧
【図１】
2006148988.tif 000003
【図２】
2006148988.tif 000004
【図３】
2006148988.tif 000005
【図４】
2006148988.tif 000006
【図５】
2006148988.tif 000007