(57)【要約】【課題】  過電流保護トリップのレベルを調整可能とするには回路が複雑化し、大幅な回路変更を必要とした。【解決手段】  この発明は、複数の電力用スイッチング半導体素子と、それを駆動するための制御集積回路と、および、前記電力用スイッチング素子に流れる電流を検出し、その検出した信号を、基準電圧より得た電圧との比較から過電流を検出した時に前記電力用スイッチング素子をオフにして過電流保護を行う保護回路とを備えると共に、前記基準電圧より得た電圧のラインを外部に引き出すための端子(ＲＲＥＦ)を備え、その端子と接地間に外部抵抗(ＲＲ)を接続して、前記基準電圧より得た電圧の大きさを調整することで、過電流保護トリップのレベルを調整可能とした。【選択図】図１
2006067660.tif 000002
【特許請求の範囲】
【請求項１】
電力用スイッチング半導体素子と、
前記電力用スイッチング半導体素子を駆動する制御集積回路と、
前記電力用スイッチング半導体素子に流れる電流を検出する電流検出部と、
前記電流検出部から得た検出電圧と、基準電位から得た比較用基準電圧とを比較し、前記検出電圧が前記比較用基準電圧を上回った時に、前記制御集積回路による前記電力用スイッチング半導体素子の駆動を停止させる保護回路とを備える半導体装置において、
前記比較用基準電圧を、外部から接続した抵抗によって変更できるように、前記比較用基準電圧のラインを外部に引き出すための端子を備えたことを特徴とする半導体装置。
【請求項２】
前記端子に接続した外部抵抗の他端を接地する請求項１記載の半導体装置。
【請求項３】
前記端子に接続した外部抵抗の他端を当該半導体装置の基準電圧に接続する請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電力用スイッチング半導体素子およびそれを駆動する制御集積回路を内蔵する電力用の半導体装置に関するものである。
【背景技術】
【０００２】
その半導体装置が３相出力のインバータモジュールの場合、３相ブリッジを構成する６個の電力用スイッチング半導体素子であるIGBT(絶縁ゲート型バイポーラトランジスタ)と、それらのIGBTを駆動するために各相に設けた３個の制御集積回路からなる。そして過電流の保護のために、各相のIGBTに流れた電流は、この半導体装置の外部に接続したシャント抵抗で検出され、そのシャント抵抗で検出された電圧は、前記制御集積回路うちの１つに取り込まれる。制御集積回路内の比較器において、基準抵抗に発生させた基準電圧と、前記検出電圧とを比較し、その検出電圧が基準電圧以上になると、IGBTが過電流状態であると判定し、その制御集積回路よりの駆動信号を遮断して、IGBTをオフにさせる。
【０００３】
このように従来は、過電流保護を行うトリップレベルはシャント抵抗の抵抗値に基づいて設定している。一般的には、シャント抵抗での検出電圧が０．５Ｖより大きくなった時に過電流保護トリップが動作するように、シャント抵抗の値を固定的に設定している。
【０００４】
ここで、その抵抗値を大きくすると、シャント抵抗での熱損失が大きくなり、一方、前記抵抗値を小さくすると、制御集積回路でのレベル判定が困難になり、トリップレベルの精度が低下するという、トレードオフの関係があるが、しかし、従来は、シャント抵抗の値が固定のため、半導体装置の使用形態に応じて、熱損失の低減、または、過電流保護の精度向上にいずれに重点をおくとかいった選択はできない。
【０００５】
このような不具合を解決しようとするものとして、例えば特許文献１では、前記基準抵抗に基準電圧を発生させるために、カレントミラー回路を用い、そのカレントミラー回路に流す電流を外部接続の抵抗によって調整できるようにしている。
【０００６】
また、例えば特許文献２では、検出した電圧をアンプで増幅してから、分圧抵抗で分圧して過電流検出回路で基準電圧と比較して過電流保護を行う構成において、前記分圧抵抗の一方に直列あるいは並列に外付け抵抗を接続して分圧比を変えている。
【０００７】
更に特許文献３では、特許文献２における外付け抵抗に替えて、スイッチ切り換えにより所望の抵抗値を選択できるようにしている。
【特許文献１】特開2001-168652号公報
【特許文献２】特開2003-319552号公報
【特許文献３】特開2003-319546号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
特許文献１のものでは、カレントミラー回路が必要となり、また、特許文献２および特許文献３においては、検出電圧を調整するために、アンプで増幅し、その出力に対して分圧抵抗が可変の分圧器によって、検出電圧を調整しており、回路構成が複雑となり、大幅な回路変更が必要となった。
【課題を解決するための手段】
【０００９】
この発明の半導体装置は、電力用スイッチング半導体素子と、前記電力用スイッチング半導体素子を駆動する制御集積回路と、前記電力用スイッチング半導体素子に流れる電流を検出する電流検出部と、前記電流検出部から得た検出電圧と、基準電位から得た比較用基準電圧とを比較し、前記検出電圧が前記比較用基準電圧を上回った時に、前記制御集積回路による前記電力用スイッチング半導体素子の駆動を停止させる保護回路とを備える半導体装置において、前記比較用基準電圧を、外部から接続した抵抗によって変更できるように、前記比較用基準電圧のラインを外部に引き出すための端子を備えたことを特徴とする。
【発明の効果】
【００１０】
この発明は、前記基準電圧のラインを外部に引き出すために設けた端子に外部抵抗を接続して、前記基準電圧を加減するものであり、そのため過電流保護トリップのレベルを容易に変更でき、かつ、そのために半導体装置に大幅な設計変更を必要としない。
【発明を実施するための最良の形態】
【００１１】
実施の形態１．
図１は、６個のIGBT１１、１２、２１、２２、３１、３２)および、これらのIGBTをスイッチング制御する３個の制御集積回路(ＩＣ１〜ＩＣ３)からなる電力用半導体装置１００の回路図を示し、システムとして、その電力用半導体装置１００を制御するコントローラ１と、電力用半導体装置１００に給電するための電源２と、シャント抵抗Ｒｏおよび抵抗Ｒ１、コンデンサＣ４からなる入力電流検出回路３とを備える。ＩＣ２、ＩＣ３の制御ブロック図を図２に示す。
【００１２】
図１において、本電力用半導体装置１００に直流入力電圧が供給される端子Ｐ、Ｎ間には、それぞれがトーテムポール接続になるIGBT(１１、１２)、(２１、２２)、(３１、３２)が並列に接続される。同図では、パッケージ内での実際の配置に対応して、IGBTが縦一列に配置されているが、これらの６個のIGBTは図５に示すように周知の３相ブリッジを構成している。
【００１３】
各IGBT(１１、１２)、(２１、２２)、(３１、３２)でのそれぞれの接続点は、対応する制御ICの端子Ｖsに接続されるとともに、本半導体装置１００の出力端子Ｕ(VUFS)、Ｖ(VVFS)、Ｗ(VWFS)に接続される。これらの出力端子には負荷として例えば３相モータＭが接続される。
【００１４】
前記端子Ｎは、低抵抗値のシャント抵抗Ｒｏを通じて接地されると共に、抵抗Ｒ１およびコンデンサＣ４の直列回路を通じて接地され、抵抗Ｒ１とコンデンサＣ４との接続点から入力電流の大きさを示す入力電流検出信号が取り出され、制御集積回路の内のいずれか一つ(ここではＩＣ３)の端子ＣＩＮに供給される。
【００１５】
コントローラ１は、電力用半導体装置１００内の各制御集積回路(ＩＣ１〜ＩＣ３)を制御するために、各種端子を通じて所定の制御信号を供給する。電源２よりの１５Ｖの直流電圧は、各制御集積回路(ＩＣ１〜ＩＣ３)のそれぞれの電源端子ＶＣＣに供給される。
【００１６】
また、前記電源は、それぞれダイオードＤ、抵抗Ｒ２を通じて各制御集積回路の各端子ＶBに供給される。尚、抵抗Ｒ２の一端と、各出力端子との間に接続した０.１〜２μＦ程度のコンデンサＣ１、Ｃ２はノイズ除去用のものであり、温度特性の良好なものを用いる。
【００１７】
制御集積回路ＩＣ３のハイサイド出力端子ＨＯは、ハイサイド側のIGBT３１のゲートに接続され、ローサイド出力端子ＬＯは、ローサイド側のIGBT３２のゲートに接続される。他の制御集積回路ＩＣ１およびＩＣ２においてもほぼ同様の構成であるので、以下、ＩＣ３およびIGBＴ３１、３２からなる１相分の構成を主に述べる。
【００１８】
制御集積回路ＩＣ３の端子ＰＩＮ、ＮＩＮより入力された信号pin、ninは、図２のごとく、入力部５１にて所定の処理が行われた後、信号pinはレベルシフト回路５２にて、ハイサイドへのレベルシフトがなされ、そしてハイサイド出力部５３よりの駆動信号で、ハイサイド側のIGBT３１が駆動される。一方、信号ninは、FO入力部５７を通じてローサイド出力部５８に入力され、このローサイド出力部５８よりの駆動信号によりローサイド側のIGBT３２が駆動される。
【００１９】
一方、端子ＣINに入力された入力電流検出信号は、ＩＣ３のコンパレータ５４の一方の比較入力部(＋)に検出電圧VINとして入力される。他方の基準入力部(−)には、内部基準電位VREGを抵抗ＲＡ、ＲＢの分圧回路により得た比較用基準電圧(VREF)が入力されるようになっているが、更にこのＩＣ３では、前記比較用基準電圧VREFのライン、つまり、コンパレータ５４の基準入力部を外部に引き出すための端子ＲＲＥＦが設けられ、この端子ＲＲＥＦと接地間に外部抵抗ＲＲを接続している。その場合、外部抵抗ＲＲは抵抗ＲＢと並列に接続したことになる。
【００２０】
抵抗ＲＲが接続されていない時は、VREF＝VREG・ＲＢ／(ＲＡ＋ＲＢ)であるが、外部抵抗ＲＲを接続することにより、比較用基準電圧VREFは低下する。
【００２１】
検出電圧VIN＞比較用基準電圧VREFになると、コンパレータ５４より“ハイ”の信号が出力される。また、当該電源レベルが規定値以下に低下すると、低電圧検出部(UV)５５からも“ハイ”の信号が出力される。FO出力部５６は、コンパレータ５４または低電圧検出部５５から“ハイ”の信号が入力されると、“ロー”の故障信号FOを出力する。
【００２２】
この故障信号FOは、FO入力部５７に入力されると共に、端子ＦＯから、FO信号供給ラインを通じて他の制御集積回路ＩＣ１、ＩＣ２のFO入力部５７にも供給される。このFO信号供給ラインは、図１に示されるように、プルアップ抵抗Ｒ６により“ハイ”にプルアップされているが、故障信号FOの出力により、“ロー”に切り替わる。
【００２３】
FO入力部５７は、故障信号FOを取り込むと、ローサイド出力部５８に対して“ロー”の信号を出力することにより、すべての制御集積回路において、ローサイド出力部５８から駆動信号の出力が停止され、これにより、ローサイド側(下側アーム)のIGBT１２、２２、３２のすべてがオフにされ、よって負荷Ｍへの電力供給が遮断される。このように、制御集積回路ＩＣ１〜ＩＣ３には、コンパレータ５４、低電圧検出部(UV)５５、FO出力部５６、FO入力部５７からなる保護回路が備えられる。このような保護回路は、通常、制御集積回路ＩＣ１〜ＩＣ３内に含まれるが、個別の回路としてもよい。
【００２４】
前述のように、外部抵抗ＲＲの接続により比較用基準電圧VREFを低下できるので、過電流保護トリップのレベルを下方に変更でき、シャント抵抗による熱損失の低減を重点にした設計に適う。尚、ＩＣ１およびＩＣ２においてコンパレータ５４は特に不要であるが、このように設けられている場合には、動作しないように比較入力部につながる端子ＣINを接地する。
【００２５】
実施の形態２．
図３および図４にこの発明の実施の形態２を示している。図２では、抵抗ＲＲの一端を接地することで、抵抗ＲＢと並列に接続したが、この図４では、抵抗ＲＲの一端を内部基準電位に接続している。その場合、抵抗ＲＲは、抵抗ＲＡと並列に接続したことになる。外部抵抗ＲＲを接続していない時のコンパレータ５４への基準電圧に対し、図４のように外部抵抗ＲＲを接続すると、基準電圧は上昇する。従って、過電流保護トリップのレベルを上方に変更でき、過電流保護の精度向上を重点にした設計に適う。
【００２６】
図２において、ＩＣ３と、従来タイプと同型のＩＣ２を比較してわかるように、本発明では、コンパレータ５４の基準入力部を外部に引き出すための端子ＲＲＥＦを備えただけのものであり、従って、制御集積回路内の回路構成を変更することなく、過電流保護トリップのレベルを調整でき、それ故、過電流保護の精度も向上できる。
【図面の簡単な説明】
【００２７】
【図１】この発明の実施の形態１を示した電力用半導体装置の回路図
【図２】図１内の制御集積回路の詳細を示した制御ブロック図
【図３】この発明の実施の形態２を示した電力用半導体装置の回路図
【図４】図３内の制御集積回路の詳細を示した制御ブロック図
【図５】IGBTの接続関係を示した図
【符号の説明】
【００２８】
１：コントローラ
２：電源
１１、１２、２１、２２、３１、３２：IGBT
５４：コンパレータ
５５：低電圧検出部
５６：FO出力部
１００：電力用半導体装置
ＩＣ１〜ＩＣ３：制御集積回路
Ｒｏ：シャント抵抗
ＲＲ：抵抗
【図１】
2006067660.tif 000003
【図２】
2006067660.tif 000004
【図３】
2006067660.tif 000005
【図４】
2006067660.tif 000006
【図５】
2006067660.tif 000007