(57)【要約】【課題】  ＧａＮ系半導体素子を用いた増幅回路に生じる位相歪を補償することができる増幅回路を提供する。【解決手段】  能動領域がＧａＮあるいはその化合物半導体で構成された増幅素子を有するアンプ２と、アンプ２に接続され、減衰性を備え、負の位相歪を有する位相補償回路３とを有する構成としている。能動領域がＧａＮあるいはその化合物半導体で構成された増幅素子でアンプを構成した場合に、負の位相歪を有する位相補償回路３をアンプ２に接続することで、アンプで生じる位相歪を補償することができる。【選択図】        図２
2006148546.tif 000002
【特許請求の範囲】
【請求項１】
能動領域がＧａＮあるいはその化合物半導体で構成された増幅素子を有するアンプと、
前記アンプに接続され、減衰性を備え、負の位相歪を有する歪補償回路とを備えることを特徴とする増幅回路。
【請求項２】
前記歪補償回路は、その位相歪量が可変であることを特徴とする請求項１記載の増幅回路。
【請求項３】
前記歪補償回路は、前記アンプと直列に接続されたダイオードと、当該ダイオードの動作点を設定するバイアス回路とを含むことを特徴とする請求項1記載の増幅回路。
【請求項４】
前記バイアス回路の出力を制御することで、位相歪量を可変することを特徴とする請求項３記載の増幅回路。
【請求項５】
前記アンプの出力に相当する情報に応じて前記歪補償回路の位相歪量を可変する制御回路を備えることを特徴とする請求項２から４のいずれか１項記載の増幅回路。
【請求項６】
前記制御回路は、前記アンプの出力に相当する情報に対応させて前記歪補償回路の位相歪可変値を格納したルックアップテーブルを備えることを特徴とする請求項５記載の増幅回路。
【請求項７】
前記アンプの出力を検知する出力検知部を備え、
前記制御回路は、前記出力検知部の情報に基づいて前記位相歪量を可変することを特徴とする請求項５または６記載の増幅回路。
【請求項８】
前記アンプの温度を検知する温度検知部を備え、
前記制御回路は、前記温度検知部の情報に基づいて、前記位相歪量の可変値を補正することを特徴とする請求項５から７のいずれか１項記載の増幅回路。
【請求項９】
前記アンプの出力位相を検知する位相検知部を備え、
前記制御回路は、前記位相検知部の情報に基づいて、前記位相歪量を可変することを特徴とする請求項５または６記載の増幅回路。
【請求項１０】
負の位相歪を有する第１アンプと、
前記第１アンプに接続され、能動領域がＧａＮあるいはその化合物半導体で構成された増幅素子を有する第２アンプとを備えることを特徴とする増幅回路。
【請求項１１】
前記第１アンプは、横拡散型ＭＯＳトランジスタで構成されることを特徴とする請求項１０記載の増幅回路。
【請求項１２】
前記第１アンプの位相歪量が可変であることを特徴とする請求項１０記載の増幅回路。
【請求項１３】
前記第１アンプは動作点を制御するバイアスによって前記位相歪量を可変することを特徴とする請求項１２記載の増幅回路。
【請求項１４】
前記第２アンプの出力に相当する情報に応じて前記第１アンプの位相歪量を可変する制御回路を有することを特徴とする請求項１２又は１３記載の増幅回路。
【請求項１５】
前記制御回路は、前記第１アンプの出力に相当する情報に対応させて第１アンプの位相歪可変値を格納したルックアップテーブルを備えることを特徴とする請求項１４記載の増幅回路。
【請求項１６】
前記第２アンプの出力を検知する出力検知部を備え、
前記制御回路は、前記出力検知部の情報に基づいて前記位相歪量を可変することを特徴とする請求項１４又は１５記載の増幅回路。
【請求項１７】
前記第２アンプの温度を検知する温度検知部を備え、
前記制御回路は、前記温度検知部の情報に基づいて、前記位相歪量の可変値を補正することを特徴とする請求項１４から１６のいずれか１項記載の増幅回路。
【請求項１８】
前記第２アンプの出力位相を検知する位相検知部を備え、
前記制御回路は、前記位相検知部の情報に基づいて、前記位相歪量を可変することを特徴とする請求項１４又は１５記載の増幅回路。
【請求項１９】
前記能動領域がＧａＮあるいはその化合物半導体で構成された増幅素子は、チャネル層がＧａＮあるいはその化合物半導体で構成されたＦＥＴあるいは、電子走行層がＧａＮあるいはその化合物半導体で構成されたＨＥＭＴであることを特徴とする請求項１又は１０記載の増幅回路。
【請求項２０】
負の位相歪を有する歪印加部と、前記歪印加部に接続され能動領域がＧａＮあるいはその化合物半導体で構成された増幅素子を有するアンプ部とを備える増幅回路に対し、前記アンプ部の出力値を示す情報あるいは前記アンプ部の出力の位相歪を示す情報に基づいて、前記歪印加部が印加する位相歪量を制御することを特徴とする増幅回路の制御方法。
【請求項２１】
前記位相歪量の制御は、前記アンプ部の出力が増大するとともに、前記歪印加部の負の位相歪量を増大させることを特徴とする請求項２０記載の増幅回路の制御方法。
【請求項２２】
前記アンプ部の出力値を示す情報は、前記アンプ出力の設定値情報あるいは前記アンプ出力の測定値情報であることを特徴とする請求項２０または２１記載の増幅回路の制御方法。
【請求項２３】
前記位相歪量の制御は、前記アンプ部の温度情報に基づいて、前記歪印加部による負の位相歪の量を補正することを特徴とする請求項２０から２２のいずれか１項記載の増幅回路の制御方法。
【請求項２４】
横拡散型シリコンＭＯＳトランジスタで構成され、負の位相歪を有する第１アンプチップと、前記第１アンプチップに電気的に接続され、能動領域がＧａＮあるいはその化合物半導体で構成された増幅素子で構成される第２アンプチップとが、共通のダイステージ上に搭載されてなることを特徴とする増幅回路モジュール。
【請求項２５】
前記第１アンプチップは、シリコン基板上に形成され、前記第２アンプチップはシリコン，炭化シリコン，サファイアの何れかからなる基板上に形成されてなることを特徴とする請求項２４記載の増幅回路モジュール。
【請求項２６】
前記ダイステージは、ヒートシンクと熱的に接続されてなることを特徴とする請求項２４記載の増幅回路モジュール。
【請求項２７】
前記ダイステージは、前記第１アンプチップと第２アンプチップの間の熱膨張係数を有することを特徴とする請求項２４記載の増幅回路モジュール。
【請求項２８】
前記能動領域がＧａＮあるいはその化合物半導体で構成された増幅素子は、チャネル層がＧａＮあるいはその化合物半導体で構成されたＦＥＴあるいは、電子走行層がＧａＮあるいはその化合物半導体で構成されたＨＥＭＴであることを特徴とする請求項２４記載の増幅回路モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、能動領域としてＧａＮあるいはその化合物半導体が採用されてなる半導体素子（以下、ＧａＮ系半導体素子）を利用した増幅回路に関する。
【背景技術】
【０００２】
近年、注目を集めているＧａＮ系半導体素子（ＧａＮあるいはＡｌＧａＮ，ＩｎＡｌＧａＮなどを利用したＦＥＴやＨＥＭＴ）は、ＳｉやＧａＡｓによる素子に比べて高出力が可能であり、例えば、特許文献１のように携帯電話への適用や、携帯電話用の基地局への適用が期待されている。
【０００３】
しかしながら、ＧａＮ系半導体素子を実用化するためには、それに固有の特性を把握することが重要であるが、ＧａＮ系半導体素子の技術自体が本格的に研究され始めて間もないこともあり、現時点では、未知の部分が多く存在する。
【０００４】
【特許文献１】特開平９−２４６４７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本出願の発明者は、ＧａＮ系半導体素子には、正の位相歪が発生することを発見した。一般に増幅素子は、入力した信号が出力電力に関係なく、入出力間の位相差一定で増幅されることが理想であるが、ＧａＮ系半導体素子の場合、図１に示すように出力信号の位相が出力電力の増加に対して進む方向に位相が歪んでしまう。現在のところ、ＧａＮ系半導体素子を用いた増幅回路において、位相歪を解消する方法は提案されていない。
【０００６】
本発明は上記事情に鑑みてなされたものであり、ＧａＮ系半導体素子を用いた増幅回路に生じる位相歪を補償することができる増幅回路及びその制御方法、並びに増幅回路モジュールを提供することを目的とする。
【課題を解決するための手段】
【０００７】
かかる目的を達成するために本発明の増幅回路は、能動領域がＧａＮあるいはその化合物半導体で構成された増幅素子を有するアンプと、前記アンプに接続され、減衰性を備え、負の位相歪を有する歪補償回路とを有する構成としている。このように能動領域がＧａＮあるいはその化合物半導体で構成された増幅素子でアンプを構成した場合に、負の位相歪を有する歪補償回路をアンプに接続することで、アンプで生じる位相歪を補償することができる。
【０００８】
また上記増幅回路において、前記歪補償回路は、その位相歪量が可変であるとよい。従って、アンプの出力が可変である場合にも、その出力に適した位相補償量を歪補正回路で発生し、アンプの位相歪を補償することができる。
【０００９】
また上記増幅回路において、前記歪補償回路は、前記アンプと直列に接続されたダイオードと、当該ダイオードの動作点を設定するバイアス回路とを含む構成としている。従って、アンプの出力が可変であっても歪補償回路の位相補償量を精度よく制御して、アンプの位相歪を補償することができる。
【００１０】
また上記増幅回路において、前記バイアス回路の出力を制御することで、位相歪量を可変するとよい。バイアス回路の出力を制御して位相歪量を調整するので、アンプの出力が可変である場合にも、その出力に適した位相補償量を歪補償回路で発生し、アンプの位相歪を補償することができる。
【００１１】
また上記増幅回路において、前記アンプの出力に相当する情報に応じて前記歪補償回路の位相歪量を可変する制御回路を備える構成とすることもできる。従って、アンプの出力に応じて精度よく歪補償回路の位相歪量を調整し、アンプで生じる位相歪を補償することができる。
【００１２】
また上記増幅回路において、前記制御回路は、前記アンプの出力に相当する情報に対応させて歪補償回路の位相歪可変値を格納したルックアップテーブルを備える構成としている。ルックアップテーブルを参照して、アンプの出力に応じた位相歪量となるように歪補償回路を調整することができる。
【００１３】
また上記増幅回路において、前記アンプの出力を検知する出力検知部を備え、前記制御回路は、前記出力検知部の情報に基づいて前記位相歪量を可変するとよい。従って、アンプの出力に応じて精度よく歪補償回路の位相歪量を調整し、アンプで生じる位相歪を補償することができる。
【００１４】
また上記増幅回路において、前記アンプの温度を検知する温度検知部を備え、前記制御回路は、前記温度検知部の情報に基づいて、前記位相歪量の可変値を補正するとよい。従って、アンプの温度に応じて、歪補償回路で発生させる位相歪量を調整することができる。
【００１５】
また上記増幅回路において、前記アンプの出力位相を検知する位相検知部を備え、前記制御回路は、前記位相検知部の情報に基づいて、前記位相歪量を可変するとよい。従って、アンプの出力位相に応じて、歪補償回路で発生させる位相歪量を調整することができる。
【００１６】
本発明の増幅回路は、負の位相歪を有する第１アンプと、前記第１アンプに接続され、能動領域がＧａＮあるいはその化合物半導体で構成された増幅素子を有する第２アンプとを備える構成としている。このように能動領域がＧａＮあるいはその化合物半導体で構成された増幅素子の第２アンプを設けても、負の位相歪を有する第１アンプによって、第２アンプで生じる位相歪を補償することができる。
【００１７】
また上記増幅回路において、前記第１アンプは、横拡散型ＭＯＳトランジスタで構成されるとよい。従って、第２アンプで生じる位相歪を第１アンプで補償することができる。
【００１８】
また上記増幅回路において、前記第１アンプの位相歪量が可変であるとよい。従って、第２アンプの出力が可変である場合にも、その出力に適した位相補償量を第１アンプで発生し、第２アンプの位相歪を補償することができる。
【００１９】
また上記増幅回路において、前記第１アンプは動作点を制御するバイアスによって前記位相歪量を可変するとよい。従って、第２アンプの出力が可変であっても第１アンプの位相補償量を精度よく制御して、第２アンプの位相歪を補償することができる。
【００２０】
本発明の増幅回路は、前記第２アンプの出力に相当する情報に応じて前記第１アンプの位相歪量を可変する制御回路を有する構成としている。従って、第２アンプの出力に応じて精度よく第１アンプの位相歪量を調整し、アンプで生じる位相歪を補償することができる。
【００２１】
また上記増幅回路において、前記制御回路は、前記第１アンプの出力に相当する情報に対応させて第１アンプの位相歪可変値を格納したルックアップテーブルを備える構成としている。ルックアップテーブルを参照して、アンプの出力に応じた位相歪量となるように歪補償回路を調整することができる。
【００２２】
また上記増幅回路において、前記第２アンプの出力を検知する出力検知部を備え、前記制御回路は、前記出力検知部の情報に基づいて前記位相歪量を可変するとよい。従って、第２アンプの出力に応じて精度よく第１アンプの位相歪量を調整し、第２アンプで生じる位相歪を補償することができる。
【００２３】
上記増幅回路において、前記第２アンプの温度を検知する温度検知部を備え、前記制御回路は、前記温度検知部の情報に基づいて、前記位相歪量の可変値を補正するとよい。従って、第２アンプの温度に応じて、第１アンプで発生させる位相歪量を調整することができる。
【００２４】
上記増幅回路において、前記第２アンプの出力位相を検知する位相検知部を備え、前記制御回路は、前記位相検知部の情報に基づいて、前記位相歪量を可変するとよい。従って、第２アンプの出力位相に応じて、第１アンプで発生させる位相歪量を調整することができる。
【００２５】
上記増幅回路において、前記能動領域がＧａＮあるいはその化合物半導体で構成された増幅素子は、チャネル層がＧａＮあるいはその化合物半導体で構成されたＦＥＴあるいは、電子走行層がＧａＮあるいはその化合物半導体で構成されたＨＥＭＴであるとよい。
【００２６】
本発明の増幅回路の制御方法は、負の位相歪を有する歪印加部と、前記歪印加部に接続され能動領域がＧａＮあるいはその化合物半導体で構成された増幅素子を有するアンプ部とを備える増幅回路に対し、前記アンプ部の出力値を示す情報あるいは前記アンプ部の出力の位相歪を示す情報に基づいて、前記歪印加部が印加する位相歪量を制御する。従って、アンプ部の出力が可変であっても歪印加部の位相補償量を精度よく制御して、アンプ部の位相歪を補償することができる。
【００２７】
上記増幅回路の制御方法において、前記位相歪量の制御は、前記アンプ部の出力が増大するとともに、前記歪印加部の負の位相歪量を増大させる制御であるとよい。アンプ部の出力に合わせて歪印加部の負の位相歪量を増大させることで、アンプ部で生じる位相歪を補償することができる。
【００２８】
上記増幅回路の制御方法において、前記アンプ部の出力値を示す情報は、前記アンプ出力の設定値情報あるいは前記アンプ出力の測定値情報であるとよい。アンプ出力の設定値情報あるいはアンプ出力の測定値情報に基づいて、アンプ部に生じる位相歪を補償することができる。
【００２９】
上記増幅回路の制御方法において、前記位相歪量の制御は、前記アンプ部の温度情報に基づいて、前記歪印加部による負の位相歪の量を補正するとよい。従って、アンプ部の温度情報に基づいて、歪印加部で発生させる位相歪量を調整することができる。
【００３０】
本発明の増幅回路モジュールは、横拡散型シリコンＭＯＳトランジスタで構成され、負の位相歪を有する第１アンプチップと、前記第１アンプチップに電気的に接続され、能動領域がＧａＮあるいはその化合物半導体で構成された増幅素子で構成される第２アンプチップとが、共通のダイステージ上に搭載された構成を備えている。従って、第２アンプチップで生じる位相歪を補償することができる増幅回路モジュールとすることができる。
【００３１】
上記増幅回路モジュールにおいて、前記第１アンプチップは、シリコン基板上に形成され、前記第２アンプチップはシリコン，炭化シリコン，サファイアの何れかからなる基板上に形成されているとよい。
【００３２】
また上記増幅回路モジュールにおいて、前記ダイステージは、ヒートシンクと熱的に接続されてなるとよい。ダイステージをヒートシンクと熱的に接続することで、アンプチップからの発熱を良好に放熱できる。
【００３３】
また上記増幅回路モジュールにおいて、前記ダイステージは、前記第１アンプチップと第２アンプチップの間の熱膨張係数を有するとよい。ダイステージが、第１アンプチップと第２アンプチップの間の熱膨張係数を有しているので、第１アンプチップと第２アンプチップのそれぞれに近いダイステージの材料を選択することが可能となる。従って、機械的歪を小さくすることができる。
【００３４】
また上記増幅回路モジュールにおいて、前記能動領域がＧａＮあるいはその化合物半導体で構成された増幅素子は、チャネル層がＧａＮあるいはその化合物半導体で構成されたＦＥＴあるいは、電子走行層がＧａＮあるいはその化合物半導体で構成されたＨＥＭＴであるとよい。
【発明の効果】
【００３５】
本発明は、ＧａＮ系半導体素子を用いた増幅回路に生じる位相歪を補償することができる。
【発明を実施するための最良の形態】
【００３６】
添付図面を参照しながら本発明の最良の実施例を説明する。
【実施例１】
【００３７】
まず、図２を参照しながら第１実施例の構成を説明する。図２に示すように本実施例の歪補償回路付き増幅回路１は、アンプ２に、実質的に減衰性を有する位相補償回路３を接続して構成している。なお、減衰性を有する回路とは、増幅等の自らはエネルギーを発生しない回路をいう。
【００３８】
アンプ２は、能動領域がＧａＮあるいはその化合物半導体で構成された増幅素子によって構成されている。具体的には、ＨＥＭＴ（High Electron Mobility Transistor）やＭＥＳＦＥＴ（メタル・セミコンダクタ電界効果トランジスタ：Metal Semiconductor Filed Effect Transistor）が該当する。ＨＥＭＴは、電子供給層にＡｌＧａＮを、電子走行層にＧａＮやＩｎＧａＮを利用した半導体素子であり、ＭＥＳＦＥＴは、チャネル層にＧａＮやＩｎＧａＮを利用した半導体素子である。
【００３９】
図３にＨＥＭＴの構造の一例を示し、図４にＭＥＳＦＥＴの構造の一例を示す。このＨＥＭＴは、ＳｉＣやサファイア等からなる絶縁性基板４０の上に、ｉ−ＧａＮの電子走行層４１と、ｎ−ＡｌＧａＮの電子供給層４２と、ｎ−ＧａＮのギャップ層４３とを順次積層して、ｎ−ＧａＮのギャップ層４３の表面にソース電極４４、ドレイン電極４６及びゲート電極４５を形成している。また図４に示すＭＥＳＦＥＴは、ＳｉＣやサファイア等からなる絶縁性基板５０の上にｎ−ＧａＮのチャネル層５１を形成し、このチャネル層５１の表面にソース電極５２、ドレイン電極５４及びゲート電極５３を形成する。
【００４０】
次に、位相補償回路３について説明する。位相補償回路３は、入力信号に対して負の位相歪を付与する回路であり、図５に示すように、直流阻止コンデンサ４と抵抗５とを直列に接続したバイアス回路６と、ダイオード７とから構成されている。バイアス回路６によってダイオード７にバイアスが供給されており、このバイアスによってダイオードの動作点を非線形域に設定している。負の位相歪量は、抵抗５の値を適宜選択することで実現する。
【００４１】
この位相補償回路３は、入力信号の電力変化に伴って、図６に示すように負の位相歪が発生する。前述のようにアンプ２の増幅度が固定であるので、アンプ２の出力電力は、入力電力の変化に追従して位相歪量も同様に追従する。入力電力によって位相補償回路３の位相歪量が変化することと、アンプ２の位相歪量が入力電力に追従することとにより、全体での位相歪量が入力電力に追従して補償されることになる。なお、図６では、出力信号の位相特性に変動が見られるが、図１に示すアンプの位相特性に比較して大幅に位相特性が改善されており、本発明の効果が発揮されることが理解できる。
【実施例２】
【００４２】
添付図面を参照しながら本発明の第２実施例を説明する。図７には増幅器２０の構成が示されており、歪補償回路付き増幅回路１と、この歪補償回路付き増幅回路１を制御する制御回路８とを備えている。制御回路８は、歪補償回路付き増幅回路１と外部装置との接続用の端子で接続し、上述した位相補償回路３のバイアスを可変に制御する。なお、位相補償回路３が本発明の増幅回路の制御方法の印加部に該当し、アンプ２がアンプ部に該当する。
【００４３】
制御回路８は、外部からの命令によってアンプ２の出力を所定の設定値とすべく、アンプ２の制御を行うとともに、このアンプ出力の設定値をパラメータとして、それによって生じる位相歪量に対応した、位相補償回路のバイアス量（位相補償量）の制御を行う。すなわち、図８に示すように制御回路８は、バイアス回路１０の可変抵抗９の抵抗値を制御する。この動作を行うため、制御回路２には図９に示すようにアンプ２の出力値（設定値）と位相補償回路３のバイアス値との組み合わせからなるルックアップテーブルを記録したＲＯＭが搭載されており、制御回路２はその内容を参照して最適な位相補償量を決定している。
【００４４】
図１０のフローチャートを参照しながら制御回路８の制御手順を説明する。制御回路８は、外部から命令を入力すると（ステップＳ１）、ルックアップテーブルを参照して位相補償回路３のバイアス値を求める（ステップＳ２）。制御回路８は、アンプ２の出力が所望の出力値となる位相補償回路３のバイアス値をルックアップテーブルを参照して求める（ステップＳ３）。位相補償回路３のバイアス値が求められると、制御回路８は、求めたバイアス値に応じた抵抗値となるように可変抵抗９を制御する（ステップＳ４）。
【００４５】
本実施例によれば、アンプの出力が可変である場合にも、その出力に適した位相補償量を位相補償回路で発生させることができるため、より位相補償精度の高い制御が可能になる。
【実施例３】
【００４６】
次に添付図面を参照しながら本発明の第３実施例を説明する。本実施例は第２実施例を改良したものであり、第２実施例の構成に加えて、図１１に示すようにアンプ２の出力側に、アンプ２の出力を検知する出力検知部１１を設けている。さらにアンプ２の近傍には、温度検知部１２を設けている。なお、本実施例においても、位相補償回路３が本発明の増幅回路の制御方法の印加部に該当し、アンプ２がアンプ部に該当する。
【００４７】
本実施例では、制御回路８が出力検知部１１の検知情報を参照して、実際のアンプ２の出力を監視するため、第２実施例のように出力の設定値を参照するよりも正確にアンプ２の位相歪量を特定することができる。なお出力検知部１１は、アンプ２の出力を安定化するためのフィードバック制御（ＡＰＣ制御）のための出力検知部１１と兼用することができる。
【００４８】
また、アンプ２の位相歪量は同じ出力電力であっても温度によって大きく変化する場合があるが、本実施例では温度検知部１２を設け、その検知情報を参照して、アンプ２の位相歪量をより正確に把握して、位相補償回路３を制御することができる。具体的には、図１２に示すように温度によって変化する最適な位相補償量を制御回路８に搭載されるルックアップテーブルに追加し、位相補償回路３の制御を行うにあたっては、出力検知部１１の検知情報と、温度検知部１２の検知度情報とから、最適な位相補償回路３のバイアス量を決定する。
【００４９】
図１３のフローチャートを参照しながら制御回路８の制御手順を説明する。制御回路８は、外部から命令を入力すると（ステップＳ１０）、出力検知部１１から入力したアンプ２の出力値と（ステップＳ１１）、温度検知部１２から入力した温度情報とにより（ステップＳ１２）、これらの値から所望の出力となる位相補償回路３のバイアス値を求める。図１２に示すルックアップテーブルには、アンプ２の検出出力値と温度とに応じて求められる、アンプ２の出力が所望の出力値となる位相補償回路３のバイアス値が記録されている。制御回路８は、このルックアップテーブルを参照して位相補償回路３のバイアス値を求める（ステップＳ１３）。位相補償回路３のバイアス値が求められると、制御回路８は、求めたバイアス値に応じた抵抗値となるように可変抵抗９を制御する（ステップＳ４）。
【実施例４】
【００５０】
次に添付図面を参照しながら本発明の第４実施例を説明する。第３実施例では、出力検知部１１によってアンプ２の出力電力を把握し、それに相当する位相歪量を特定していたが、位相歪量自体を検知することで、位相補償回路３を制御することもできる。その場合には、図１４に示すように出力検知部１１の代わりに位相検知部１３を設ければよい。
【００５１】
本実施例では、第３実施例で説明した温度検知部１２は搭載されていない。これは、位相検知部１３によって、位相歪量自体を取得することができるためである。位相検知部１３には、一定の周波数を持つ標本信号とアンプ出力信号の両方が入力され、たとえばＰＬＬシンセサイザで良く知られる位相比較器によって比較出力を得て、それを位相検知出力とする。
【実施例５】
【００５２】
次に添付図面を参照しながら本発明の第５実施例を説明する。上述した第１〜４実施例では、位相補償を行なうために位相補償回路３を用意したが、本実施例の歪アンプ付き増幅回路３０では、位相補償回路３の代わりに負の位相歪を持つ位相補償用アンプ１４をアンプ２に接続したものである。
【００５３】
位相補償用アンプ１４は、図１５に示すように複数段（本実施例では３段）のアンプからなり、各アンプは、ＬＤＭＯＳ（Laterally Diffused MOS:横拡散型ＭＯＳトランジスタ）から構成されている。アンプ２は第１実施例と同様にＧａＮをチャネル層とするＦＥＴで構成されている。
【００５４】
図１６に、ＬＤＭＯＳの構成を示す。ＬＤＭＯＳは、図１６に示すようにｐ−Ｓｉ基板６０上にｐＳｉ層６１を形成し、このｐＳｉ層６１の表面にソース電極６７と、ゲート電極６８と、ドレイン電極６９とが設けられている。ｐ−Ｓｉ層６１には、ｎ＋ドレイン領域６２、ｎ−ＬＤＤ６５、ｐ＋シンカ６３、ｎ＋ソース領域６４とｐ−チャネル６６とが設けられている。
【００５５】
ＬＤＭＯＳで構成される位相補償用アンプ１４は、図１８に示すようにその出力電力に対して負の位相歪を持っており、アンプ２の正の位相歪との加算によって、全体の位相歪が低減される。位相補償用アンプ１４の等価回路を図１７に示す。図１７に示すようにこの位相補償用アンプ１４は、トランジスタ（Ｔｒ）２４のゲートに、直列接続した直流阻止コンデンサ２１とゲートバイアス回路２２とを接続している。ゲートバイアス回路２２によってトランジスタ２４のゲートに所定のバイアスを供給することで、所定の負の位相歪を実現している。
【００５６】
本実施例も、第１実施例と同様にアンプ２の増幅度は固定であり、また位相補償用アンプ１４もその増幅度が固定されている。このため、アンプ２，位相補償用アンプ１４ともに入力電力に追従して出力電力の位相特性が変化するため、位相補償用アンプ１４のゲートバイアスを適切に調節して、アンプ２の位相歪を補償することにより、出力信号の位相歪が低減される。
【実施例６】
【００５７】
次に添付図面を参照しながら本発明の第６実施例を説明する。本実施例の増幅器３１は、図１９に示すように位相補償用アンプ１４のゲートバイアスを制御する制御回路８を設けたものである。
【００５８】
制御回路８は位相補償用アンプ１４を構成する各増幅段それぞれに制御を与えても良いが、本実施例では図２０に示すようにアンプ２の直前の増幅段にだけ制御を与えている。図２０に示すようにゲートバイアス回路を可変ゲートバイアス回路２５とし、制御回路８は、この可変ゲートバイアス回路２５を制御して、トランジスタＴｒ２４に供給するバイアスを制御する。これは、位相補償用アンプ１４の増幅段のうち前段側は信号波形の再現性を重視するため比較的バックオフの大きな領域で動作させるためである。バックオフとは、出力信号の平均電力に対する出力飽和電力の差であり、バックオフが小さいほど飽和域に近い動作といえる。飽和域に近い動作点では、信号波形の歪は比較的大きいため、前段側ではバックオフを大きくできないが、一方第５実施例の図１８を参照すると、高出力側（バックオフが小さい側）の位相歪が大きいことから、十分な位相補償量の制御を行うためには、バックオフの大きな前段よりもバックオフの小さな後段の増幅段で制御を行う方が効果的となる。なお、制御回路８の制御動作については、第２実施例と同様であるため省略する。
【実施例７】
【００５９】
次に、上述した第５実施例及び第６実施例の歪アンプ付き増幅回路１を１つのパッケージにパッケージングした実施例の構成を説明する。本実施例は図２１に示すように、Ｓｉを基板とするＬＤＭＯＳ７４と、ＳｉＣ，Ｓｉ，サファイアなどを基板とするＧａＮ系半導体素子７３とが共通のダイステージ７２上に搭載され、１パッケージに搭載される。ＬＤＭＯＳ７４には実施例５の位相補償用アンプ１４が形成されており、ＧａＮ系半導体素子７３には、実施例５のアンプ２が形成されている。
【００６０】
このアンプモジュールを１パッケージ化する場合、ＳｉとＳｉ、ＳｉとＳｉＣ，あるいはＳｉとサファイアの組み合わせは、熱膨張係数が近似していることから、ＳｉとＧａＡｓ（高出力アンプの代表例）の組み合わせに比べてダイステージ７２との膨張係数の差に基づく機械的歪が小さい。すなわち、Ｓｉ素子とＧａＡｓ素子の組み合わせでは、両者の熱膨張係数が比較的大きく、たとえその中間の熱膨張係数を持つダイステージを採用したとしても、両方の素子に熱膨張係数の差に基づく大きな機械的歪が印加されてしまい、素子特性を変化してしまう。これは発熱量の大きい電力アンプの分野において顕著である。
【００６１】
一方、ＬＤＭＯＳとＧａＮ系半導体素子は熱膨張係数が近似しているため、これらを共通のダイステージ７２に搭載する場合、その熱膨張係数に近いダイステージ７２の材料を選択することが可能であり、したがって機械的歪が比較的小さくなる。なお、このダイステージ７２はヒートシンク７１と熱的に接続されている。また、図２１にはダイステージ７２とヒートシンク７１とを接続したパッケージを示しているが、パッケージとしてヒートシンク７１のない構成であってもよい。
【００６２】
なお、上述した実施例は本発明の好適な実施の例である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施可能である。例えば、図１１、図１４に示す位相補償回路３を、位相補償用アンプ１４に変えた図２２、図２３の構成であってもよい。
【００６３】
また、第１〜第４実施例と、第５〜第６実施例は適宜組み合わせが可能である。つまり、第1実施例のような位相補償回路３と第５実施例のような位相補償用アンプ１４とを接続し、この両方でＧａＮ系半導体からなる増幅素子の正の位相歪の補償を行うこともできる。このような組み合わせの構成では、位相補償回路３と位相補償用アンプ１４の両方で位相特性が制御できるため、位相補償のためのパラメータが増えることから、制御が容易になるという効果が発揮できる。
【図面の簡単な説明】
【００６４】
【図１】ＧａＮ系半導体を利用した増幅回路の特性を示す図である。
【図２】実施例１の歪補償回路付き増幅回路の構成を示す図である。
【図３】ＧａＮを電子走行層としたＨＥＭＴの構成を示す図である。
【図４】ＧａＮをチャネル層としたＭＥＳＦＥＴの構成を示す図である。
【図５】位相補償回路の構成を示す図である。
【図６】アンプ２と位相補償回路３の位相特性と、出力信号の位相特性を示す図である。
【図７】実施例２の歪補償回路付き増幅回路の構成を示す図である。
【図８】実施例２の位相補償回路３の構成を示す図である。
【図９】ルックアップテーブルの構成を示す図である。
【図１０】制御回路８の制御手順を示すフローチャートである。
【図１１】実施例３の歪補償回路付き増幅回路の構成を示す図である。
【図１２】ルックアップテーブルの構成を示す図である。
【図１３】制御回路の制御手順を示すフローチャートである。
【図１４】実施例４の歪補償回路付き増幅回路の構成を示す図である。
【図１５】実施例５の歪補償回路付き増幅回路の構成を示す図である。
【図１６】ＬＤＭＯＳの構成を示す断面図である。
【図１７】位相補償用アンプ１４の等価回路図である。
【図１８】アンプ２と位相補償用アンプ１４の位相特性と、出力信号の位相特性を示す図である。
【図１９】実施例６の歪補償回路付き増幅回路の構成を示す図である。
【図２０】位相補償用アンプの等価回路図である。
【図２１】１パッケージ化されたアンプモジュールの構成を示す図である。
【図２２】実施例３の変形例の構成を示す図である。
【図２３】実施例４の変形例の構成を示す図である。
【符号の説明】
【００６５】
１  歪補償回路付き増幅回路          ２  アンプ
３  位相補償回路                    ６、１０  バイアス回路
８  制御回路                        １１  出力検知部
１２  温度検知部                    １３  位相検知部
１４  位相補償用アンプ              ２０  増幅器
２２  ゲートバイアス回路            ３０  歪アンプ付き増幅回路
３１  増幅器
【図１】
2006148546.tif 000003
【図２】
2006148546.tif 000004
【図３】
2006148546.tif 000005
【図４】
2006148546.tif 000006
【図５】
2006148546.tif 000007
【図６】
2006148546.tif 000008
【図７】
2006148546.tif 000009
【図８】
2006148546.tif 000010
【図９】
2006148546.tif 000011
【図１０】
2006148546.tif 000012
【図１１】
2006148546.tif 000013
【図１２】
2006148546.tif 000014
【図１３】
2006148546.tif 000015
【図１４】
2006148546.tif 000016
【図１５】
2006148546.tif 000017
【図１６】
2006148546.tif 000018
【図１７】
2006148546.tif 000019
【図１８】
2006148546.tif 000020
【図１９】
2006148546.tif 000021
【図２０】
2006148546.tif 000022
【図２１】
2006148546.tif 000023
【図２２】
2006148546.tif 000024
【図２３】
2006148546.tif 000025
【手続補正書】
【提出日】平成17年12月9日(2005.12.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
制御回路８は、外部からの命令によってアンプ２の出力を所定の設定値とすべく、アンプ２の制御を行うとともに、このアンプ出力の設定値をパラメータとして、それによって生じる位相歪量に対応した、位相補償回路のバイアス量（位相補償量）の制御を行う。すなわち、図８に示すように制御回路８は、バイアス回路１０の可変抵抗９の抵抗値を制御する。この動作を行うため、制御回路８には図９に示すようにアンプ２の出力値（設定値）と位相補償回路３のバイアス値との組み合わせからなるルックアップテーブルを記録したＲＯＭが搭載されており、制御回路８はその内容を参照して最適な位相補償量を決定している。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
制御回路８は位相補償用アンプ１４を構成する各増幅段それぞれに制御を与えても良いが、本実施例では図１９に示すようにアンプ２の直前の増幅段にだけ制御を与えている。図２０に示すようにゲートバイアス回路を可変ゲートバイアス回路２５とし、制御回路８は、この可変ゲートバイアス回路２５を制御して、トランジスタＴｒ２４に供給するバイアスを制御する。これは、位相補償用アンプ１４の増幅段のうち前段側は信号波形の再現性を重視するため比較的バックオフの大きな領域で動作させるためである。バックオフとは、出力信号の平均電力に対する出力飽和電力の差であり、バックオフが小さいほど飽和域に近い動作といえる。飽和域に近い動作点では、信号波形の歪は比較的大きいため、前段側ではバックオフを大きくできないが、一方第５実施例の図１８を参照すると、高出力側（バックオフが小さい側）の位相歪が大きいことから、十分な位相補償量の制御を行うためには、バックオフの大きな前段よりもバックオフの小さな後段の増幅段で制御を行う方が効果的となる。なお、制御回路８の制御動作については、第２実施例と同様であるため省略する。