(57)【要約】【課題】  簡単な構成で低消費電力化と高機能化を実現した電子装置を提供する。【解決手段】  インダクタに流す電流を制御するスイッチ素子と、上記スイッチ素子がオフ状態のときに上記インダクタに発生する逆起電圧を所定電位にクランプするクランプ素子とを含んで上記インダクタを通して出力電圧を形成するスイッチング電源と、上記スイッチ電源により形成された出力電圧で動作するプロセッサを含み負荷回路を備え、上記プロセッサでの信号処理での電流消費に対応して上記スイッチ素子のスイッチング周波数を切り替える制御信号を上記スイッチング電源に供給する。【選択図】  図１
2006060918.tif 000002
【特許請求の範囲】
【請求項１】
インダクタと、上記インダクタに流す電流を制御するスイッチ素子と、上記スイッチ素子がオフ状態のときに上記インダクタに発生する逆起電圧を所定電位にクランプするクランプ素子とを含んで上記インダクタを通して出力電圧を形成するスイッチング電源と、
上記スイッチ電源により形成された出力電圧を受ける負荷回路とを含み、
上記負荷回路は、プログラムに従って信号処理を行うプロセッサを含み、
上記プロセッサは、信号処理での電流消費に対応して上記スイッチ素子のスイッチング周波数を切り替える制御信号を上記スイッチング電源に供給してなることを特徴とする電子装置。
【請求項２】
請求項１において、
上記スイッチング電源は、上記制御信号に対応して発振周波数が切り替えられる発振回路と、かかる発振回路で形成された発振パルスと上記出力電圧のモニタ信号とを受けてパルス幅変調信号を形成するパルス幅変調回路と、上記パルス幅変調信号を受けて上記スイッチング素子のスイッチ素子を制御して所定の出力電圧を形成するものであることを特徴とする電子装置。
【請求項３】
請求項２において、
上記信号処理は、何も信号処理を行わない動作モードを含み、かかる動作モードのときの上記発振回路の発振周波数が最も低く設定され、信号処理での消費電流に対応して上記発振回路の発振周波数が高くされるものであることを特徴とする電子装置。
【請求項４】
請求項３において、
上記負荷回路には並列形態にされる複数の容量素子が設けられ、
上記複数の容量素子は、上記発振回路の発振周波数に対応した１つの容量素子がスイッチ素子により選択的に接続されるものであることを特徴とする電子装置。
【請求項５】
インダクタと、上記インダクタに流す電流を制御するスイッチ素子と、上記スイッチ素子がオフ状態のときに上記インダクタに発生する逆起電圧を所定電位にクランプするクランプ素子とを含んで上記インダクタを通して出力電圧を形成するスイッチング電源と、
上記スイッチ電源により形成された出力電圧を受ける負荷回路とを含み、
上記負荷回路は、プログラムに従って上記スイッチング電源を動作状態にするプロセッサと、
上記プロセッサが信号処理を行わない動作モードに対応した負荷回路の負荷電流を分担するシリーズ電源回路とを含み、
上記プロセッサが信号処理を行わない動作モードのときにはスイッチング電源の動作を制御させることを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置に関し、例えばスイッチグ電源とＣＰＵ（中央処理ユニット）を含む負荷回路からなる電子装置に利用して有効な技術に関するものである。
【背景技術】
【０００２】
軽負荷状態又は重負荷状態（通常負荷状態）を検出し、軽負荷状態のときにはスイッチング速度を遅くして低消費電力化を図るようにしたＤＣ−ＤＣコンバータの例として、特開平１１−１４６６４１号公報、特開２００１−３５９２７９公報がある。
【特許文献１】特開平１１−１４６６４１号公報
【特許文献２】特開２００１−３５９２７９公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
近年、電子装置にはシステム制御装置として中央処理ユニット（又はマイクロプロセッサ）が搭載されるものが多くなっている。マイクロプロセッサ（以下、ＣＰＵと称する）の動作周波数はますます高くなる傾向があり、動作周波数の増加に伴って最大動作電流も増大している。ところで、ＣＰＵ内蔵した携帯電子装置等においては、バッテリ電圧をスイッチングレギュレータで昇圧または降圧してＣＰＵに動作電流を供給する方式が採用されることが多いが、バッテリの消耗を減らすためＣＰＵの動作が必要でないときはＣＰＵ全体もしくはＣＰＵ内の一部の回路を停止させることが行なわれる。そのため、ＣＰＵの消費電流の変化幅はＣＰＵの最大動作電流の増大に伴って増加する傾向にある。そこで、ＣＰＵに動作電流を供給する電源装置として、出力電流変化に対する過渡応答特性に優れているものが要求されるようになって来ている。
【０００４】
本願発明者においては、インダクタに流す電流を制御するスイッチ素子と、上記スイッチ素子がオフ状態のときに上記インダクタに発生する逆起電圧を所定電位にクランプするクランプ素子とを含んで上記インダクタを通して出力電圧を形成するスイッチング電源において、スイツチングコントロール部にて出力負荷電流をモニタし供給電力が大電流時か小電流（軽負荷時）時かを検出し、小電流時にはＰＷＭ（パルス幅変調回路）制御部のスイッチング周波数を低くするようにしてスイッチングロスを低減させて効率向上を図ることを検討した。
【０００５】
電源の小型化を図るにはスイッチング動作周波数の高周波数化によって実現可能となっている。しかし高周波化のＰＷＭ制御（矩形波）ではスイッチング素子のオン／オフ時に発生する損失が大きい欠点がある。パソコン用及び家庭用電機機器のスイッチング電源において、上記のように出力電流をセンシングして大電流時（重負荷時）か、小電流時（軽負荷時）をモニタするものでは、電流センス用の抵抗で無駄に消費される電力が多いという問題がある。また、負荷回路での絶縁不良等により異常電流が流れても検出できず、異常電流を大電流時（重負荷時）として判定して動作してしまうという問題もある。
【０００６】
この発明の目的は、簡単な構成で低消費電力化と高機能化を実現した電子装置を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。インダクタに流す電流を制御するスイッチ素子と、上記スイッチ素子がオフ状態のときに上記インダクタに発生する逆起電圧を所定電位にクランプするクランプ素子とを含んで上記インダクタを通して出力電圧を形成するスイッチング電源と、上記スイッチ電源により形成された出力電圧で動作するプロセッサを含み負荷回路を備え、上記プロセッサでの信号処理での電流消費に対応して上記スイッチ素子のスイッチング周波数を切り替える制御信号を上記スイッチング電源に供給する。
【０００８】
インダクタに流す電流を制御するスイッチ素子と、上記スイッチ素子がオフ状態のときに上記インダクタに発生する逆起電圧を所定電位にクランプするクランプ素子とを含んで上記インダクタを通して出力電圧を形成するスイッチング電源と、上記スイッチ電源により形成された出力電圧で動作するプロセッサを含み負荷回路を備え、上記プロセッサが信号処理を行わない動作モードに対応した負荷電流を分担するシリーズ電源回路を設け、上記スイッチング電源を制御させる。
【発明の効果】
【０００９】
簡単な構成でＣＰＵでの信号処理に対応して低消費電力でスイッチング電源を動作させることができる。負荷回路の異常電流を検知することができる。
【発明を実施するための最良の形態】
【００１０】
図１には、この発明に係る電子装置の一実施例の概略ブロック図が示されている。この実施例の電子装置は、電源装置と、その負荷回路として代表として例示的に示されているＣＰＵ、メモリ装置ＭＥＭからなる。負荷回路としては、この他に、入出力回路や表示装置等の周辺装置も含まれるが同図では省略されている。
【００１１】
電源装置は、コントロール部とスイッチング部からなる。上記コントロール部は、特に制限されないが、スイッチＳＷ、抵抗Ｒ１〜Ｒ３、可変周波数発振回路ＶＣＯ、ＰＷＭ（パルス幅変調）回路及びＤＲＶ（駆動回路）からなる。スイッチＳＷは、ＣＰＵからの周波数切り替え信号によってスイッチ制御されて、１、２又は３のいずれかの接点接続を行う。接点１は抵抗Ｒ１によりＶＣＯの発振周波数を設定し、接点２は抵抗Ｒ２によりＶＣＯの発振周波数を設定し、接点３は抵抗Ｒ３によりＶＣＯの発振周波数を設定する。例えば、抵抗Ｒ１ではＶＣＯの発振周波数を１００ＫＨｚのように低く、抵抗Ｒ２ではＶＣＯの発振周波数を５００ＫＨｚのように中くらいに、抵抗Ｒ３ではＶＣＯの発振周波数を１ＭＨｚのように高く設定する。
【００１２】
上記スイッチング部は、ＰＷＭ信号を受けるＤＲＶによって形成される駆動信号ＧＨによりオン状態にされるスイッチ素子としてのパワーＭＯＳＦＥＴＱ１を通してインダクタＬに入力電圧Ｖｉｎから電流を供給する。ＭＯＳＦＥＴＱ２は、上記インダクタの入力側と回路の接地電位との間に設けられ、上記ＰＷＭ信号を受けるＤＲＶによって形成される駆動信号ＧＬによってＭＯＳＦＥＴＱ１がオフ状態のときにオン状態になって上記インダクタＬに発生する逆起電圧を回路の接地電位にクランプするクランプ素子としての動作を行う。上記インダクタＬの出力側から出力電圧Ｖｏｕｔが形成され、負荷回路としてのＣＰＵ、メモリ装置ＭＥＭに動作電圧を供給する。コンデンサＣ１は、上記インダクタＬとともに平滑回路（フィルタ）を構成する。
【００１３】
この実施例の電子装置では、負荷回路の演算処理量が大きい時には、スイッチＳＷを接点３に切換ることにより、抵抗Ｒ３を選択してＶＣＯの発振器周波数を１ＭＨｚにして高周波数でＰＷＭ及びＤＲＶを通してパワーＭＯＳＦＥＴＱ１をスイッチ制御する。負荷回路の演算処理量が比較的小さい定常状態の処理時にはスイッチＳＷを接点２に切換ることにより、抵抗Ｒ２を選択してＶＣＯの発振器周波数を５００ＫＨｚにしてＰＷＭ及びＤＲＶを通してパワーＭＯＳＦＥＴＱ１をスイッチ制御する。そして、ＣＰＵが信号処理を行わないスリープモード時にはスイッチＳＷを接点１に切換ることにより、抵抗Ｒ１を選択してＶＣＯの発振器周波数を１００ＫＨｚにしてＰＷＭ及びＤＲＶを通してパワーＭＯＳＦＥＴＱ１をスイッチ制御する。
【００１４】
これによりＭＯＳＦＥＴＱ１でのスイッチングロスを抑え、ＣＰＵでの信号処理量に対応して電源装置の電流供給能力を設定して電源装置での低消費電力化を図ることができる。ＣＰＵは、プログラムに従って信号処理を行うので、それぞれの信号処理のプログラムにおいて上記スイッチ制御信号を発生させて、個々の信号処理に最適な電源装置の動作周波数を設定することができる。この構成では、負荷電流を抵抗に流して負荷電流のモニタ信号を得るモニタ回路が不要となり、回路の簡素化が図られるとともにそこでの無駄な消費電力も低減することができる。上記プログラムは、メモリ装置ＭＥＭに格納されている。メモリ装置ＭＥＭは、特に制限されないが、プログラムが格納されているＲＯＭ（リード・オンリー・メモリ）も含むものである。
【００１５】
図１において、ＰＷＭ回路は、ＶＣＯで形成されたパルスと、出力電圧Ｖｏｕｔを抵抗Ｒ４を通して受けて、出力電圧Ｖｏｕｔが所望の電圧になるようなパルス幅変調信号を形成し、ＤＲＶを通して出力ＭＯＳＦＥＴＱ１をオン、オフ動作させる。このＭＯＳＦＥＴＱ１のオン・オフ制御パルスのデューティ比に応じた電流がコイルＬより出力される。このようなスイッチ制御によって、負荷電流の変化に対応して上記電流が変化されて出力電圧Ｖｏｕｔが所望電圧に安定化させることができる。
【００１６】
この実施例では、ＣＰＵによりＶＣＯの発振周波数が設定されている。したがって、例えば演算処理量が比較的小さい定常状態の処理時において、負荷回路において絶縁不良等によってリーク電流が発生し、上記演算処理量が大きい時に相当するような電流が流れると、ＰＷＭにおいてパルスデューティが異常に高くなる。例えば、このパルスデューティの異常をＣＰＵにより検知するようにして、ＣＰＵにて上記信号処理を中断して異常状態の警告を発するようにすることができる。また、例えばスリープ状態において、負荷回路において絶縁不良等によってリーク電流が発生すると、同様にＰＷＭにおいてパルスデューティが異常に高くなり、前記同様に異常状態の警告を発することができる。
【００１７】
図２には、この発明に係る電子装置の他の一実施例の概略ブロック図が示されている。この実施例では、スイッチング部の高周波数動作時と低周波数動作時にはインダクタ（コイル）ＬとコンデンサＣの値を見直す必要がある。しかし，周波数切り替え時にコイルＬを切り替えることは不可能であると考えられることから、スイッチング周波数ごとに対応したコンデンサＣ１〜３が設けられ、かかるコンデンサＣ１〜Ｃ３をスイッチとしてのＭＯＳＦＥＴＱ３〜Ｑ５で選択してフィルタ―の代替化を図るようにするものである。
【００１８】
前記のように演算処理量が大きい時には、ＣＰＵにより前記スイッチＳＷの接点３を接続して１ＭＨｚのような高周波数に設定するとともに、ＭＯＳＦＥＴＱ３をオン状態にしてかかる高周波数（１ＭＨｚ）に対応したセラミックコンデンサＣ１でフィルタを構成する。前記のような定常状態時の処理時には、ＣＰＵにより前記スイッチＳＷを接点２を接続して５００ＫＨｚのような中周波数に設定するとともに、ＭＯＳＦＥＴＱ４をオン状態にして、上記５００ＫＨｚに対応した電解ＯＳコンデンサＣ２でフィルタを構成する。そして、低演算処理時（スリープモード時等）には、ＣＰＵにより前記スイッチＳＷを接点１を接続して１００ＫＨｚのような低周波数に設定するとともに、ＭＯＳＦＥＴＱ５をオン状態にして、上記１００ＫＨｚに対応した電解ＯＳコンデンサＣ３でフィルタを構成する。これにより、スイッチング部のスイッチ周波数に対応した最適なフィルタを得ることができる。
【００１９】
図３には、この発明に係る電子装置に用いられる電源装置の他の一実施例の概略ブロック図が示されている。この実施例の電源装置は、前記のようなスイッチングレギュレータとシリーズレギュレータとが組み合わされる。この実施例のスイッチングレギュレータは、前記図１のようなコントロール部とイダクタＬに電流Ｉ１を供給するスイッチ素子としてのＰチャネルＭＯＳＦＥＴＱ７及びクランプ素子としてのツェナーダイオードＤ１がスイッチング部を構成する。シリーズレギュレータは、基準電圧Ｖｒｅｆに対応して出力電圧Ｖｏｕｔが安定するようにＰチャネルＭＯＳＦＥＴＱ６を通して電流Ｉｓｒを供給する。この電流Ｉｓｒは、前記低演算処理時（スリープモード時等）の負荷電流に対応した小さな電流を流すようにされる。
【００２０】
この実施例では、特に制限されないが、低演算処理時（スリープモード時等）にはＣＰＵから動作制御信号ＥＮがスイッチングレギュレータのコントロール部に供給されて動作停止状態にされる。したがって、低演算処理時（スリープモード時等）にはシリーズレギュレータのみが動作して微小な負荷電流を供給する。ＣＰＵが信号処理を行うときには、動作制御信号ＥＮがスイッチングレギュレータのコントロール部に供給されて動作状態にされる。これにより、スイッチングレギュレータも動作し、かかる信号処理に対応した負荷電流の供給ができる。この場合、前記のように演算処理量が大きい時と、定常状態時の２つの動作モードに分けるときには、前記スイッチＳＷと抵抗Ｒ２及びＲ３、あるいはこれに加えてキャパシタＣ１、Ｃ２とＭＯＳＦＥＴＱ３とＱ４を加えるようにして、演算処理量が大きい時と定常状態時に対応して切り替えるようにしてもよい。
【００２１】
この実施例でも、ＣＰＵの指示によって電源装置の電流供給能力が制御されるものであり、前記のようなリーク電流の異常があったときには、出力電圧の低下や前記ＰＷＭ回路でのパルスデューティによって、かかる異常状態を検出することができる。
【００２２】
以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、可変周波数発振回路の構成及びその制御方法は、種々の実施例形態を取ることができる。例えば、リングオシレータで発振回路を構成し、その遅延段数の切り替えで周波数の切り替えを行うようにするものであってもよい。この発明は、スイッチング電源装置を備えた電子装置に広く利用することができる。
【図面の簡単な説明】
【００２３】
【図１】この発明に係る電子装置の一実施例を示す概略ブロック図である。
【図２】この発明に係る電子装置の他の一実施例を示す概略ブロック図である。
【図３】この発明に係る電子装置に用いられる電源装置の他の一実施例を示す概略ブロック図である。
【符号の説明】
【００２４】
ＰＷＭ…パルス幅変調回路、ＤＲＶ…駆動回路、ＳＷ…スイッチ、ＶＣＯ…可変周波数発振回路、ＣＰＵ…中央処理装置（プロセッサ）、ＭＥＭ…メモリ装置、Ｑ１〜Ｑ７…ＭＯＳＦＥＴ、Ｄ１…ダイオード、Ｃ１〜Ｃ３…コンデンサ（キャパシタ）、Ｌ…コイル（インダクタ）。
【図１】
2006060918.tif 000003
【図２】
2006060918.tif 000004
【図３】
2006060918.tif 000005