(57)【要約】【課題】半導体装装置を構成する半導体素子の微細化にともない、電極の間の距離も縮小され、電極の間に設ける層間絶縁膜の中にボイドが発生していた。このボイドは、半導体装置の信頼性を悪化するため、大きな問題であった。【解決手段】半導体基板１１の上部に絶縁膜２１を設け、この上部に第１の導電性材料１４と第２の導電性材料１５とを積層して設ける。絶縁性を有する被服層１６を第1の導電性材料１４の側端部に設け、これらにより電極１０を構成する。第２の導電性材料１５の側端部は、第１の導電性材料１４の側端部より内側に設け、第１の導電性材料１４と第２の導電性材料１５とが接する面積は、第１の導電性材料１４の上面部の面積よりも小さい。【選択図】  図１
2006066560.tif 000002
【特許請求の範囲】
【請求項１】
導電性材料と半導体基板との間に絶縁膜を有し、該導電性材料の側端部に絶縁性を有する被服層を備える電極を有する半導体装置において、
前記電極は、導電性を有する第1の導電性材料と導電性を有する第２の導電性材料とを積層してなり、
前記被服層は、前記第1の導電性材料の側端部に設け、
前記第２の導電性材料の側端部は、前記第１の導電性材料の側端部より内側に設け、前記第１の導電性材料と前記第２の導電性材料とが接する面積は、前記第１の導電性材料の上面部の面積よりも小さいことを特徴とする半導体装置。
【請求項２】
導電性材料と半導体基板との間に絶縁膜を有し、該導電性材料の側端部に絶縁性を有する被服層を備える電極を有する半導体装置において、
前記電極は、導電性を有する第1の導電性材料と導電性を有する第２の導電性材料とを積層してなり、
前記被服層は、前記第1の導電性材料の側端部に設ける第1の被服層と前記第２の導電性材料の側端部に設ける第２の被服層とからなり、
前記第２の導電性材料の側端部は、前記第１の導電性材料の側端部より内側に設け、前記第１の導電性材料と前記第２の導電性材料とが接する面積は、前記第１の導電性材料の上面部の面積よりも小さいことを特徴とする半導体装置。
【請求項３】
前記第２の被服層は、前記第２の導電性材料の側端部と前記第１の導電性材料の上面部の一部を覆う構造であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第２の被服層は、前記第１の被服層と接し、前記第１の被服層と前記第２の被服層とは、前記第２の導電性材料の側端部と前記第１の導電性材料の側端部とを、連続した滑らかな形状で覆うことを特徴とする請求項２に記載の半導体装置。
【請求項５】
半導体基板に第１の絶縁膜を形成する絶縁膜形成工程と、
該第１の絶縁膜の上部に導電性を有する第１の導電性材料を堆積し、該第1の導電性材料の下部に前記絶縁膜を有するように前記第１の導電性材料を所望の形状に加工する第１の導電性材料形成工程と、
前記前記第１の導電性材料の上部に絶縁性を有する第２の絶縁膜を堆積し、前記第１の導電性材料の側端部のみに前記第２の絶縁膜を残存させて被服層とするように加工する被服層形成工程と、
前記第１の導電性材料の上部に導電性を有する第２の導電性材料を堆積し、該第２の導電性材料は、前記第１の導電性材料より形状が小さくなるように加工する第２の導電性材料形成工程とを有することを特徴とする半導体装置の製造方法。
【請求項６】
半導体基板に第１の絶縁膜を形成する絶縁膜形成工程と、
該第１の絶縁膜の上部に導電性を有する第１の導電性材料を堆積し、該第1の導電性材料の下部に前記絶縁膜を有するように前記第１の導電性材料を所望の形状に加工する第１の導電性材料形成工程と、
前記第１の導電性材料の上部に導電性を有する第２の導電性材料を堆積し、該第２の導電性材料は、前記第１の導電性材料より形状が小さくなるように加工する第２の導電性材料形成工程と、
前記第２の導電性材料の上部に絶縁性を有する第２の絶縁膜を堆積し、前記第１の導電性材料の側端部に前記第２の絶縁膜を残存させて第１の被服層とし、前記第２の導電性材料の側端部に前記第２の絶縁膜を残存させて第２の被服層として残存するように加工する被服層形成工程とを有することを特徴とする半導体装置の製造方法。
【請求項７】
前記被服層形成工程は、前記第２の導電性材料の側端部と前記第１の導電性材料の上面部の一部を前記第２の被服層が覆うように形成する特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記被服層形成工程は、前記第２の被服層と前記第１の被服層とが接し、前記第１の被服層と前記第２の被服層とは、前記第２の導電性材料の側端部と前記第１の導電性材料の側端部とを連続した滑らかな形状で覆うように形成することを特徴とする請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微細化した導電性材料を有する半導体装置に関し、詳しくは、隣接する導電性材料と導電性材料との間に空隙部（以下ボイドと記す）を発生させない半導体装置の構造とその製造方法に関する。
【背景技術】
【０００２】
半導体装置を構成する半導体素子の微細化により集積度が向上し、半導体装置は小型化している。半導体装置に広く用いられるＭＩＳ構造の半導体素子では、例えば、ポリシリコンなどの導電性材料を電極の材料として頻繁に利用している。半導体装置の集積度の向上に比例して、この電極の大きさおよび隣接する電極間の距離は縮小される傾向にある。電極の大きさや電極間の距離の縮小は、半導体装置の微細化に強く関係することから、これらの縮小への要求は極めて高い。
【０００３】
隣接する電極間の距離の縮小は、半導体装置の機能を低下させることなく半導体装置の面積を小さくできるために、半導体装置の製造コストを下げることができる。さらに、同一の半導体装置の面積であれば、電極の使用数の多い方が、より多くの素子間の接続や複雑な回路を構成できることから、半導体装置として多くの機能を有することとなるために、半導体装置の付加価値を高くすることができる。
【０００４】
一方、隣接する電極間の距離が縮小されると、電極と電極との間を電気的に絶縁することができなくなってしまう。すなわち、電極間を絶縁するための層間絶縁膜の形成工程において、隣接する電極間に層間絶縁膜が均一に入り込まず、ボイドが発生するという問題である。このボイドによって、電極間が接続してしまい、ショート不良を起こしてしまうのである。
【０００５】
図１０は、隣接する電極の間のボイドを説明する断面図である。１１は半導体基板、１６は被覆層、３４は導電性材料、３５は層間絶縁膜、３６はボイド、３７は絶縁層である。
電極１０は、半導体基板１１上に設けた絶縁層３７の上部に設けており、導電性材料３４と導電性材料３４の側端部に設ける被服層１６とにより構成されている。
隣接する電極１０の間の距離が縮小されると、電極１０を電気的に絶縁する層間絶縁膜３５の段差被覆性が悪化し、層間絶縁膜３５の中にボイド３６が形成される。
【０００６】
ボイド３６は、層間絶縁膜３５を形成した後の熱工程、例えば、ソース・ドレインの領域を活性化させる熱工程により破壊され、層間絶縁膜３５に亀裂が生じてしまうという問題がある。亀裂が生じた層間絶縁膜３５は、亀裂部からの配線材料などの進入を引き起こし、電極１０を電気的に分離できなくなり、隣接する電極１０の間が接触してしまう。いわゆるショート不良である。さらに、亀裂が生じた層間絶縁膜３５は、機械的な強度が低下するため、半導体装置のその後の製造工程や実装工程時に破損などの問題を起こし、半導体装置の信頼性が著しく低下してしまう。
【０００７】
ボイド３６を発生させない方法として最も単純なものは、隣接する電極１０の間の距離を大きくすることである。これにより、層間絶縁膜の段差被覆性が向上するため、ボイド３６は発生しない。しかしながらこの方法は、半導体装置の面積が大きくなり、半導体装置の微細化の流れに逆行してしまい、好ましくない。
【０００８】
ボイド３６を発生させないための別の方法を図１１を用いて説明する。図１１には、図
１０と同一の構成要素には同一の番号を付与している。図１１に示した半導体装置は、導電性材料３４の高さよりも被服層１６の高さを低くした構造である。この構造は、被服層１６の横方向の長さも短くなるため、層間絶縁膜３５の段差被覆性は向上する。
しかし、被覆層１６の高さを導電性材料３４の高さよりも低くするためには、被服層１６を形成する為のエッチング時間を長くする必要がある。エッチング時間が長くなると、電極１０と半導体基板１１との間に設ける絶縁層３７がエッチングにより損傷を受け、最悪の場合は絶縁破壊に至ることとなる。電極１０を設ける場所にもよるが、微細化された半導体装置は、絶縁層３７の膜厚も１０ｎｍ以下と薄い場合もあり、エッチングによる損傷は、半導体装置の信頼性を低下させる重要な問題となる。
【０００９】
半導体装置にボイドを発生させず、さらに、このような問題を回避するために、多くの提案がなされている（例えば、特許文献１参照。）。
【００１０】
［従来技術の説明：図１２］
特許文献１に示した従来技術を図を用いて説明する。図１２は、特許文献１に示した従来技術の半導体装置の断面図である。図１２には、すでに説明した構成と同一の構成要素には同一の番号を付与している。３１は電極カバー窒化膜、３２は窒化膜サイドウォール、３３はポリシリコン膜である。
電極４０は、導電性材料３４と電極カバー窒化膜３１と窒化膜サイドウォール３２とにより構成されている。
【００１１】
特許文献１に示した従来技術は、半導体装置の隣接する導電性材料３４の間にボイドを発生させないことを目的としている。その主たる効果は、電極４０を電極カバー窒化膜３１と窒化膜サイドウォール３２とにより保護し、隣接する電極４０の間にポリシリコン膜３３を堆積するため、層間絶縁膜３５にはボイドは発生しないというものである。
つまり、特許文献１に示した従来技術は、ポリシリコン膜３３により隣接する電極４０の間を埋める技術である。特許文献１には、ポリシリコン膜３３を平坦にした後、層間絶縁膜３５をその上部に堆積することで、層間絶縁膜３５には段差がほぼ無くなり、層間絶縁膜の中にはボイドは発生しない主旨の記載がある。
【００１２】
【特許文献１】特開２００１−第１６８３２６号公報（第７項、第１（ｂ）図）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
電極１０の間を埋めるポリシリコン膜３３により、層間絶縁膜３５にはボイドは発生しないが、代わってポリシリコン膜３３の内部にボイドが発生してしまう。すなわち、ポリシリコン膜３３を堆積する場合にも、ポリシリコン膜３３の段差被覆性が悪いためである。
ポリシリコン膜３３の中にボイドが発生すると、層間絶縁膜３５に発生したボイドによる問題と同様な問題を生じてしまう。
膜の堆積に広く一般的に用いられているＣＶＤ法では、ポリシリコン膜３３や層間絶縁膜３５などの、堆積する膜の種類に関わらず、段差被覆性は同一であるから、ボイドの発生は、隣接する電極４０の間の距離で決まってしまう。
したがって、特許文献１に示した従来技術では、ボイドの発生を防止することはできないのである。
【００１４】
本発明が解決しようとする課題は、微細化した半導体素子を用いる半導体装置において、隣接する電極の間にボイドを発生させない半導体装置を提供することである。
【課題を解決するための手段】
【００１５】
上記課題を解決するために本発明の半導体装置は次のような構成を採用する。
【００１６】
導電性材料と半導体基板との間に絶縁膜を有し、導電性材料の側端部に絶縁性を有する被服層を備える電極を有するＭＩＳ型半導体装置において、
電極は、導電性を有する第1の導電性材料と導電性を有する第２の導電性材料とを積層してなり、
被服層は、第1の導電性材料の側端部に設け、
第２の導電性材料の側端部は、第１の導電性材料の側端部より内側に設け、第１の導電性材料と第２の導電性材料とが接する面積は、第１の導電性材料の上面部の面積よりも小さいことを特徴とする。
【００１７】
導電性材料と半導体基板との間に絶縁膜を有し、電性材料の側端部に絶縁性を有する被服層を備える電極を有するＭＩＳ型半導体装置において、
電極は、導電性を有する第1の導電性材料と導電性を有する第２の導電性材料とを積層してなり、
被服層は、第1の導電性材料の側端部に設ける第1の被服層と第２の導電性材料の側端部に設ける第２の被服層とからなり、
第２の導電性材料の側端部は、第１の導電性材料の側端部より内側に設け、第１の導電性材料と第２の導電性材料とが接する面積は、第１の導電性材料の上面部の面積よりも小さいことを特徴とする。
【００１８】
第２の被服層は、第２の導電性材料の側端部と第１の導電性材料の上面部の一部を覆う構造であることを特徴とする。
【００１９】
第２の被服層は、第１の被服層と接し、第１の被服層と第２の被服層とは、第２の導電性材料の側端部と第１の導電性材料の側端部とを、連続した滑らかな形状で覆うことを特徴とする。
【００２０】
上記課題を解決するために本発明の半導体装置は次のような製造方法を採用する。
【００２１】
半導体基板に第１の絶縁膜を形成する絶縁膜形成工程と、
半絶縁膜の上部に導電性を有する第１の導電性材料を堆積し、第1の導電性材料の下部に絶縁膜を有するように第１の導電性材料を所望の形状に加工する第１の導電性材料形成工程と、
第１の導電性材料の上部に絶縁性を有する第２の絶縁膜を堆積し、第１の導電性材料の側端部のみに第２の絶縁膜を残存させて被服層とするように加工する被服層形成工程と、
第１の導電性材料の上部に導電性を有する第２の導電性材料を堆積し、第２の導電性材料は、第１の導電性材料より形状が小さくなるように加工する第２の導電性材料形成工程とを有することを特徴とする。
【００２２】
半導体基板に第１の絶縁膜を形成する絶縁膜形成工程と、
第１の絶縁膜の上部に導電性を有する第１の導電性材料を堆積し、第1の導電性材料の下部に絶縁膜を有するように第１の導電性材料を所望の形状に加工する第１の導電性材料形成工程と、
第１の導電性材料の上部に導電性を有する第２の導電性材料を堆積し、第２の導電性材料は、第１の導電性材料より形状が小さくなるように加工する第２の導電性材料形成工程と、
第２の導電性材料の上部に絶縁性を有する第２の絶縁膜を堆積し、第１の導電性材料の側端部に第２の絶縁膜を残存させて第１の被服層とし、第２の導電性材料の側端部に第２の絶縁膜を残存させて第２の被服層として残存するように加工する被服層形成工程とを有
することを特徴とする。
【００２３】
被服層形成工程は、第２の導電性材料の側端部と第１の導電性材料の上面部の一部を第２の被服層が覆うように形成する特徴とする。
【００２４】
被服層形成工程は、第２の被服層と第１の被服層とが接し、第１の被服層と第２の被服層とは、第２の導電性材料の側端部と第１の導電性材料の側端部とを連続した滑らかな形状で覆うように形成することを特徴とする。
【発明の効果】
【００２５】
本発明の半導体装置は、隣接する電極間にボイドを発生させないことを特徴としている。よって、ボイドが破壊したことによる電極間のショート不良、あるいは層間絶縁膜に発生する亀裂などによる層間絶縁膜の機械的強度の低下を抑えることができるため、半導体装置の歩留りや信頼性などが向上する。
さらに、本発明の半導体装置は、電極形成工程や被服層形成工程や層間絶縁膜形成工程を、半導体装置の製造工程で広く用いられる技術を用いて行うことができるため、特殊な材料や装置を使用しないことから、製造コストを低くすることができる。
【００２６】
したがって、本発明の半導体装置は、微細化した半導体素子を用いて、高い信頼性と低いコストを実現できるのである。
【発明を実施するための最良の形態】
【００２７】
以下、図面を用いて本発明を実施するための最適な形態の半導体装置の構造とその製造方法とを説明する。なお、特許文献１に示した従来技術と同一の構成には同一の番号を付与しており、その詳細な説明は省略する。
【実施例１】
【００２８】
［本発明の構造の説明：図１］
図１を用いて本発明の実施例１における半導体装置の構造を説明する。図１は、本発明の半導体装置の構造を示す断面図である。１１は半導体基板、２１は絶縁膜、１４は第１の導電性材料、１５は第２の導電性材料、１６は絶縁性を有する被服層であり、電極１０は、第１の導電性材料１４と第２の導電性材料１５と第１の導電性材料１４の側端部に設ける被服層１６とにより構成している。電極１０は、第１の導電性材料１４と第２の導電性材料１５とを積層してなり、第１の導電性材料１４の側端部には被服層１６を設けている。
なお、図１に示す構成では、電極１０をＭＩＳ型トランジスタのゲート電極に用いる場合を例にして説明する。第１の導電性材料１４と第２の導電性材料１５とは、ポリシリコンなどの導電性を有する材料を想定し、第１の導電性材料１４と半導体基板１１との間に設ける絶縁膜２１は、その膜厚が比較的薄いＭＩＳ型トランジスタのゲート絶縁膜を想定している。図１においては、ソース・ドレインに相当する領域は省略している。
【００２９】
本発明の実施例１において、電極１０は、第１の導電性材料１４と第２の導電性材料１５とを積層した構造である。電極１０としての膜厚は、第１の導電性材料１４と第２の導電性材料１５とを積層した膜厚となるから、ＭＩＳ型トランジスタの電気特性に応じてその膜厚を選択することができる。
さらに、第１の導電性材料１４の側端部に被服層１６を設けている。第２の導電性材料１５の側端部は、第１の導電性材料１４の側端部よりも内側に設けている。つまり、第２の導電性材料１５は、第１の導電性材料１４に比べて、その横方向の長さが小さい形状である。そして、第１の導電性材料１４と第２の導電性材料１５とが接する面積は、第１の導電性材料１４の上面部の面積よりも小さい。
【００３０】
本発明では、隣接する電極１０の間に設ける層間絶縁膜３５の中にボイドが発生しないことを目的に、電極１０の構造により層間絶縁膜３５の段差被覆性を改善させている。
後述する本発明の実施例1の製造方法でも明らかであるが、本発明の被服層１６は、第１の導電性材料１４と第２の導電性材料１５とを積層した高さまで1つの導電性材料で形成し、その側端部に被服層を設ける従来技術に比べ、その横方向の長さを小さくすることができる。すなわち、被服層１６を形成する被服層形成用絶縁膜の膜厚を従来技術に比して薄くできるので、被服層１６の横方向の長さも小さくなるのである。
これにより、隣接する電極１０との間の距離が同じであれば、より層間絶縁膜３５の被覆性が向上し、被覆性を一定にするのであれば、隣接する電極１０との距離をより小さくすることができる。
【００３１】
また、図１において、第２の導電性材料１５の側端部が第１の導電性材料１４の側端部より内側に設けている。つまり、図１における導電性材料の横方向の長さが、第２の導電性材料１５は第１の導電性材料１４に比べてより小さい。このため、電極１０は階段状に緩やかな傾斜を有することになる。したがって、被服層１６との相乗効果により、さらに緩やかな形状となっているのである。両導電材料が同じ大きさでは、電極１０は緩やかな傾斜を有することはできないため、層間絶縁膜の段差被覆性は改善されないのである。
【００３２】
さらに、第２の導電性材料１５が第１の導電性材料１４に比べ、その横方向の長さが小さい理由は他にもある。第１の導電性材料１４と第２の導電性材料１５とは、一括の工程で形成するものではなく、別々に形成される。両導電性材料の大きさが同じ場合は、第２の導電性材料１５を形成する際に、第１の導電性材料１４との重なりの精度との関係で、第２の導電性材料１５の側端部が、第１の導電性材料１４の側端部よりも外側に形成される場合がある。このような場合は、電極１０は、Ｔ字形状になってしまい、層間絶縁膜３５の段差被覆性が悪化するからである。したがって、第２の導電性材料１５は、第１の導電性材料１４よりも大きい形状であってはならない。
【００３３】
［本発明の製造方法：図２から図７］
図１に示す本発明の実施例1の製造方法を図を用いて説明する。図２から図７は、本発明の実施例1の製造方法を具体的に示す断面図である。
【００３４】
まず、半導体基板１１上に絶縁膜２１を形成する工程を説明する。図２に示すように、半導体基板１１を温度が約９００℃の酸素（Ｏ２）と窒素（Ｎ２）の分圧雰囲気において酸化し、膜厚が約１０ｎｍの絶縁膜２１を半導体基板１１の上面に形成する。
この絶縁膜２１は、ＭＩＳ型トランジスタのゲート絶縁膜であり、ＭＩＳ型トランジスタの動作を制御する重要な絶縁膜である。
【００３５】
つぎに、第１の導電性材料１４を形成する第１の導電性材料形成工程を説明する。反応ガスにジクロルシラン（ＳｉＨ２Ｃｌ２）とホスフィン（ＰＨ３）とを用いる温度が約６５０℃の減圧ＣＶＤ法により、リン（Ｐ）含んだ膜厚が約１５０ｎｍの第１の導電性材料１４を絶縁膜２１の上面の全面に堆積する。
【００３６】
さらに、図３に示すように、第１の導電性材料１４を所望の形状に加工するための、第１のレジストパターン４１を形成し、エッチングガスに主として塩素（Ｃｌ２）を用いたドライエッチングにより第１の導電性材料１４を形成する。その後、第１のレジストパターン４１をアッシングにより除去する。
【００３７】
つぎに、第１の導電性材料１４の側端部に被服層を形成する工程を説明する。図４に示すように、反応ガスにシラン（ＳｉＨ４）とホスフィン（ＰＨ３）とを用いる温度が約４
３０℃の常圧ＣＶＤ法により、膜厚が約１５０ｎｍの被服層形成用絶縁膜２２を、第１の導電性材料１４の上面部と絶縁膜２１が露出している部分とに堆積する。
【００３８】
図５に示すように、エッチングガスに主とし四フッ化メタン（ＣＦ４）を用いるドライエッチング法により、被服層形成用絶縁膜２２の全面をエッチングすることにより、第１の導電性材料１４の側端部にのみ被服層形成用絶縁膜２２が残り、被服層１６を形成する。第１の導電性材料１４と被服層形成用絶縁膜２２とは、膜厚がほぼ等しいため、第１の絶縁膜１４の上部が直接エッチング雰囲気にさらされる時間がほとんどない。よって、絶縁膜２１は、エッチングによる損傷を受けない。
これは、本発明の特徴である。従来技術のように、ゲート電極を１つの導電性材料で形成するのではなく、第1の導電性材料１４と第２の導電性材料１５とを積層しているため、被服層１６は、第1の導電性材料１４の側端部に形成することで、従来技術に比して被服層自体を小さくすることができるのである。
【００３９】
つぎに、第２の導電性材料１５を形成する第２の導電性材料形成工程を説明する。図６に示すように、反応ガスにジクロルシラン（ＳｉＨ２Ｃｌ２）とホスフィン（ＰＨ３）とを用いる温度が約６５０℃の減圧ＣＶＤ法により、リン（Ｐ）を含んだ膜厚が約１５０ｎｍの第２の導電性材料１５を堆積する。
【００４０】
さらに、第１の導電性材料１４を所望の形状に加工するための、第２のレジストパターン４２を形成する。この第２のレジストパターン４２は第１の導電性材料１４よりも小さくなるように形成することに特徴がある。
【００４１】
つぎに、図７に示すように、エッチングガスに主として塩素（Ｃｌ２）を用いたドライエッチングにより第２の導電性材料１５を形成し、アッシングにより第２のレジストパターン４２を除去する。これにより、第１の導電性材料１４と第２の導電性材料１５と被服層１６とを有する電極１０が構成される。
その後、反応ガスにシラン（ＳｉＨ４）とホスフィン（ＰＨ３）とジボラン（Ｂ２Ｈ６）とを用いる温度が約４３０℃の常圧ＣＶＤ法により、膜厚が約６００ｎｍの層間絶縁膜３５を、第２の導電性材料１５の上面部に堆積する。
【００４２】
第２の導電性材料１５は、第１の導電性材料１４に比べて、その横方向の長さが小さい形状であるため、電極１０は階段状に緩やかな傾斜を有することになる。したがって、被服層１６との相乗効果によりさらに緩やかな形状となるため、電極１０は緩やかな傾斜を有し、層間絶縁膜の段差被覆性は悪化しない。よって、隣接する電極１０の間の層間絶縁膜にボイドは発生しないのである。
【００４３】
以上、説明した半導体装置の製造方法は、隣接する電極の間にボイドが発生しないことはもちろんであるが、ボイドを発生させないための特別な装置や材料を使用していないことも特徴である。知られている半導体装置の製造方法を利用して、本発明の半導体装置を製造することができる。したがって、製造コストが増加しないという利点も有する製造工程である。
【実施例２】
【００４４】
［本発明の構造の説明：図８］
図８を用いて本発明の実施例２における半導体装置の構造を説明する。図８は、図１に示す本発明の実施例１における半導体装置とは異なるの構造を有する半導体装置の断面図である。１１は半導体基板、１４は第１の導電性材料、１５は第２の導電性材料、１６は被服層、１９は破壊用絶縁膜、２０は破壊用電極、２１は絶縁膜、３５は層間絶縁膜である。
破壊用電極２０は、第１の導電性材料１４と第２の導電性材料１５と第１の導電性材料１４の側端部に設ける被服層１６と破壊用絶縁膜１９とにより構成している。破壊用電極２０は、第１の導電性材料１４と第２の導電性材料１５とを積層してなり、第１の導電性材料１４の側端部には被服層１６を設けている。図８には、図１と同一の構成要素には同一の番号を付与している。
なお、図８に示す構成では、破壊用電極２０を絶縁破壊型ＰＲＯＭのゲート電極に用いる場合を例にして説明する。図１に示す本発明の実施例１と同様に、第１の導電性材料１４と第２の導電性材料１５とは、ポリシリコンなどの導電性の材料を想定し、第１の導電性材料１４と半導体基板１１との間に設ける絶縁膜２１は、その膜厚が比較的厚いフィールド酸化膜を想定している。
この構造の絶縁破壊型ＰＲＯＭは、第１の導電性材料１４と第２の導電性材料１５との間に設ける破壊用絶縁膜１９を、電流または電圧を印加して絶縁破壊することにより書き込みを行うものである。破壊用絶縁膜１９の膜厚は、絶縁破壊する条件に応じて決定されるものであるが、総じてその膜厚は薄い。
【００４５】
図８において、破壊用電極２０は、第１の導電性材料１４と第２の導電性材料１５とを積層し、これらの導電材料の間に破壊用絶縁膜１９を設けた構造である。さらに第１の導電性材料１４の側端部に被服層１６を設けている。さらに第２の導電性材料１５は、第１の導電性材料１４よりも形状が小さく、第１の導電性材料１４と第２の導電性材料１５とが接する面積は、第１の導電性材料１４の上面部の面積よりも小さいことを特徴としている。
【００４６】
本発明の実施例１では、図１に示す電極１０をＭＩＳ型トランジスタのゲート電極に用いる場合を例にして説明し、絶縁膜２１は、ゲート絶縁膜を想定している。図８に示す実施例２では、破壊用電極２０を絶縁破壊型ＰＲＯＭのゲート電極に用いる場合を例にして説明し、絶縁膜２１は、フィールド酸化膜を想定している。双方の場合において、絶縁膜２１の膜厚が異なることにより、電極１０と破壊用電極２０とはその高さが異なるが、層間絶縁膜３５の段差被服性には何らの違いはなく、どちらの実施例においてもともにボイドの発生を防止することができる。
【実施例３】
【００４７】
［本発明の構造の説明：図９］
以上、説明した本発明の実施例１と実施例２とでは、第１の導電性材料１４と第２の導電性材料１５とを積層し、被服層１６を第１の導電性材料１４の側端部に設ける場合を例に説明した。ここで、第２の導電性材料１５の側端部にも被服層を設ける半導体装置の構造を、図９を用いて説明する。図９に示す構造では、電極の側端部がさらに緩やかになり、層間絶縁膜の段差被覆性が向上するものである。
【００４８】
図９は、第２の導電性材料１５の側端部にも被服層を設ける構造である。説明のために図９においては、第１導電性材料１４の側端部に設ける被服層を第１の被服層１７とし、第２の導電性材料１５の側端部に設ける被服層を第２の被服層１８とし、第１の導電性材料１４と第１の被服層１７と、第２の導電性材料１５と第２の被服層１８とにより構成する構造を電極３０としている。図９には、図１と同一の構成要素には同一の番号を付与している。
第２の被服層１８は、第２の導電性材料１５の側端部に設けることにより、電極３０としては、その側端部が緩やかな形状となるが、第２の被服層１８を第１の導電性材料１４の上面角部と一致させる構造としてもよく、この場合は、さらに電極３０の側端部は緩やかになる。図９に示す構成はその構造である。
したがって、隣接する電極３０の間の層間絶縁膜３５の段差被覆性がさらに向上する。よって、隣接する電極３０の間の層間絶縁膜３５の中にボイドは発生しないのである。
【００４９】
本発明の実施例３に示す電極の構造は、第２の導電性材料１５の側端部にも被服層１８を設けるものであるが、その構造は図９に示すものに限定するものではない。例えば、第２の被服層１８は、第１の被服層１７と接し、第１の被服層１７と第２の被服層１８とは、第２の導電性材料１５の側端部と第１の導電性材料１４の側端部とを連続した滑らかな形状で覆う構造でも構わない。この構造は、さらに層間絶縁膜の段差被覆性が向上する。
この構造を製造する場合においても、被服層１８を形成する工程において、被服層１８を形成するために設けた被服層形成用絶縁膜をエッチングする条件を変更すればよいだけであり、何ら特別な工程は必要としない。
【００５０】
以上の説明で明らかなように、本発明の半導体装置は、電極を第１の導電性材料と第２の導電性材料とを積層する構造とするものである。第２の導電性材料は、第１の導電性材料に比べて、その横方向の長さが小さくなるように形成する。第１の導電性材料の側端部、あるいは第１の導電性材料と第２の導電性材料との両方の側端部に被服層を設けることにより、層間絶縁膜の被覆性が向上し、隣接する電極の間にボイドが発生しないのである。したがって、ボイドが破壊したことによる電極の間のショート不良を抑制でき、半導体装置の歩留りを向上することができる。
また、ボイドが発生しないことから、ボイドの破壊も生じないため、半導体装置の信頼性を向上することが可能となる。
さらに、従来技術に比して被服層の横方向の長さを小さくできることから、隣接する電極間も小さくすることができる。これにより、半導体装置上に形成する半導体素子の集積度が向上し、半導体装置のコストダウンを行うことができる。
【産業上の利用可能性】
【００５１】
本発明の半導体装置は、微細化した半導体素子を搭載する半導体装置のコストを増加することなく、さらに信頼性を向上することができる。このため、半導体素子の集積度の高い半導体装置や、メモリ素子を搭載した電子機器用の半導体装置として好適である。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施例１の半導体装置を示す断面図である。
【図２】本発明の実施例１の半導体装置の製造方法における第１の絶縁膜の形成を説明する図である。
【図３】本発明の実施例１の半導体装置の製造方法における第１の導電性材料の形成を説明する図である。
【図４】本発明の実施例１の半導体装置の製造方法における第２の導電性材料の形成を説明する図である。
【図５】本発明の実施例１の半導体装置の製造方法における被服層の形成を説明する図である。
【図６】本発明の実施例１の半導体装置の製造方法における第２の導電性材料の形成を説明する図である。
【図７】本発明の実施例１の半導体装置の製造方法における第２の導電性材料の形成を説明する図である。
【図８】本発明の実施例２の半導体装置を示す断面図である。
【図９】本発明の実施例３の半導体装置を示す断面図である。
【図１０】従来技術のボイドを示す半導体装置の断面図である。
【図１１】従来技術のボイド発生を抑制する半導体装置の断面図である。
【図１２】従来技術の半導体装置を示す断面図である。
【符号の説明】
【００５３】
１０  電極
１１  半導体基板
１４  第１の導電性材料
１５  第２の導電性材料
１６  被服層
１７  第１の被服層
１８  第２の被服層
１９  破壊用絶縁膜
２０  破壊用電極
２１  絶縁膜
２２  被服層形成用絶縁膜
３０  電極
３１  電極カバー窒化膜
３２  窒化膜サイドウォール
３３  ポリシリコン膜
３４  導電性材料
３５  層間絶縁膜
３６  ボイド
３７  絶縁層
４１  第１のレジストパターン
４２  第２のレジストパターン
【図１】
2006066560.tif 000003
【図２】
2006066560.tif 000004
【図３】
2006066560.tif 000005
【図４】
2006066560.tif 000006
【図５】
2006066560.tif 000007
【図６】
2006066560.tif 000008
【図７】
2006066560.tif 000009
【図８】
2006066560.tif 000010
【図９】
2006066560.tif 000011
【図１０】
2006066560.tif 000012
【図１１】
2006066560.tif 000013
【図１２】
2006066560.tif 000014