(57)【要約】【課題】配線間ショートの発生を抑制し、半導体装置の歩留まりを高くする半導体装置の製造方法を提供する。【解決手段】半導体基板２０１上に形成された層間絶縁膜２０２上に第１の絶縁性バリア膜２０３を堆積し、第１の配線溝２０４ａ及び第２の配線溝２０４ｂを形成する。次に、第１の配線溝２０４ａに第１の配線２０７ａを形成し、第２の配線溝２０４ｂに第２の配線２０７ｂを形成する。このとき、第１の配線２０７ａと第２の配線２０７ｂとを繋ぐブリッジＸが形成される。次に、第１の配線２０７ａ上部に第１のキャップ膜２０８ａを形成し、第２の配線２０７ｂ上部に第２のキャップ膜２０８ｂを形成する。次に、第１の絶縁性バリア膜２０３をブリッジＸが残らないよう除去し、第２の絶縁性バリア膜２０９を堆積する。【選択図】図２
2006140190.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された層間絶縁膜上に第１の絶縁性バリア膜を形成する工程（ａ）と、
前記第１の絶縁性バリア膜及び前記層間絶縁膜に第１の配線溝と前記第１の配線溝に隣り合う第２の配線溝とを形成する工程（ｂ）と、
前記第１の配線溝及び前記第２の配線溝を覆うように導電膜を堆積する工程（ｃ）と、
前記導電膜を研磨して前記第１の配線溝及び前記第２の配線溝に第１の配線及び第２の配線を形成する工程（ｄ）と、
前記工程（ｄ）の後に、前記第１の絶縁性バリア膜を少なくとも一部除去する工程（ｅ）とを備えることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記工程（ｄ）と前記工程（ｅ）との間に、前記第１の配線上部及び前記第２の配線上部を埋めるキャップ膜を形成することを特徴とする半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法において、
前記キャップ膜は、少なくともタングステン、コバルト合金、ニッケル合金のいずれか一つからなることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１〜３に記載の半導体装置の製造方法のいずれか一つにおいて、
前記工程（ｅ）の後に、前記第１の絶縁性バリア膜の上に第２の絶縁性バリア膜を形成する工程（ｆ１）を備えることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１〜３に記載の半導体装置の製造方法のいずれか一つにおいて、
前記工程（ｅ）の後に、前記層間絶縁膜の上に第２の絶縁性バリア膜を形成する工程（ｆ２）を備えることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１〜５に記載の半導体装置の製造方法のいずれか一つにおいて、
前記第１の配線は、バリアメタル膜及びＣｕ膜からなることを特徴とする半導体装置の製造方法。
【請求項７】
請求項１〜６に記載の半導体装置の製造方法のいずれか一つにおいて、
前記工程（ｅ）は、ウエットエッチングを用いて前記第１の絶縁性バリア膜を除去することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特にダマシン法による埋め込み配線の形成方法に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路の高集積化とチップサイズの縮小化に伴い、配線の微細化及び多層配線化が進められている。配線ピッチが狭小化することにより、配線の抵抗及び配線間容量の増加によるＲＣ遅延が問題になっている。このため、半導体集積回路の微細化を進める上で、配線間に生じる電気寄生容量を低減することが必要とされている。配線間の電気寄生容量を低減させるためには、配線材料の比抵抗を低減させることが必要である。ゲート長０．１３μｍデバイスの配線については、配線材料の比抵抗を低減させるために、アルミニウム（Ａｌ）配線からＣｕ配線へ変更されてきた。Ｃｕ配線を採用することによって、配線の比抵抗は従来の２／３程度まで低減されている。
【０００３】
しかしながら、Ｃｕ配線においては、シリコン酸化膜（ＳｉＯ2膜）をはじめとする絶縁膜中へのＣｕ原子の拡散が速いため、Ｃｕ原子がトランジスタ中へ侵入して接合リークを引き起こしていた。また、Ｃｕ原子が配線間へ拡散して配線間に予期せぬリークパスが形成された場合には、配線間における絶縁耐圧が劣化する等の不良が発生するため、配線用のＣｕ膜の周囲にＣｕの拡散を防止するバリア膜を設ける必要があった。
【０００４】
現在、配線用Ｃｕ膜の周囲を覆うために、Ｃｕ配線の下面及び側面には、一般に、窒化タングステン（ＷＮ）、窒化タンタル（ＴａＮ）または窒化チタン（ＴｉＮ）等からなる導電性バリア膜（以下、バリアメタル膜とする）が用いられていると共に、Ｃｕ配線の上面には、Ｃｕの拡散防止層となる窒化シリコン（ＳｉＮ）又は炭化シリコン（ＳｉＣ）等からなる絶縁性バリア膜が用いられている。
【０００５】
なお、Ａｌ配線と比べてＣｕ配線をエッチング加工により形成することは困難であるため、ダマシン法によるＣｕ配線形成が行なわれている（特許文献１参照）。
【０００６】
以下、従来の埋め込み配線を有する半導体装置の製造方法について説明する。
【０００７】
図５（ａ）〜図６（ｂ）は、従来の埋め込み配線を有する半導体装置の製造方法の各工程を示す断面図である。
【０００８】
まず、図５（ａ）に示すように、ＣＶＤ法により、半導体基板１０１上に層間絶縁膜１０２を堆積し、その後、フォトリソグラフィー法及びドライエッチング法により、層間絶縁膜１０２に第１の配線溝１０３ａ及び第１の配線溝１０３ａに隣り合う第２の配線溝１０３ｂを形成する。
【０００９】
次に、図５（ｂ）に示すように、スパッタ法により、層間絶縁膜１０２の上に第１の配線溝１０３ａ及び第２の配線溝１０３ｂを覆うようにＴｉＮ１０４を堆積する。その後、電解メッキ法により、ＴｉＮ１０４の上に第１の配線溝１０３ａ及び第２の配線溝１０３ｂを埋め込むようにＣｕ１０５を堆積する。
【００１０】
次に、図５（ｃ）に示すように、ＣＭＰ法により、Ｃｕ１０５及びＴｉＮ１０４を研磨し、第１の配線溝１０３ａ及び第２の配線溝１０３ｂにＣｕ１０５及びＴｉＮ１０４を残し、第１の配線溝１０３ａ及び第２の配線溝１０３ｂ以外の部分に層間絶縁膜１０２を露出させて、第１の配線溝１０３ａに第１のバリアメタル膜１０４ａ及び第１のＣｕ膜１０５ａからなる第１の配線１０６ａを形成し、第２の配線溝１０３ｂに第２のバリアメタル膜１０４ｂ及び第２のＣｕ膜１０５ｂからなる第２の配線１０６ｂを形成する。ここで、Ｃｕ１０５及びＴｉＮ１０４を層間絶縁膜１０２の表面が露出するまで除去した後も、ウエハ面内の研磨残りを防止するために研磨を続行する（以下、オーバー研磨という）。
【００１１】
次に、図５（ｄ）に示すように、ＣＶＤ法により、オーバー研磨により陥没した第１の配線１０６ａ上部及び第２の配線１０６ｂ上部を埋め込むようにチタンタングステン（ＴｉＷ）１０７を堆積する。
【００１２】
次に、図６（ａ）に示すように、レジストエッチバック法により、第１の配線溝１０３ａ及び第２の配線溝１０３ｂにＴｉＷ１０７を残し、第１の配線溝１０３ａ及び第２の配線溝１０３ｂ以外の部分に層間絶縁膜１０２を露出させて、オーバー研磨により陥没した第１の配線１０６ａ上部に第１のキャップ膜１０７ａを形成し、第２の配線１０６ｂ上部に第２のキャップ膜１０７ｂを形成する。
【００１３】
次に、図６（ｂ）に示すように、ＣＶＤ法により、層間絶縁膜１０２の上に、第１の配線１０６ａ及び第２の配線１０６ｂを覆うように、絶縁性バリア膜１０８を堆積する。
【特許文献１】特開平１０−１８９５９２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、従来の埋め込み配線を有する半導体装置の製造方法では、以下のような課題が発生する。
【００１５】
図５（ｃ）に示す研磨工程は、Ｃｕ１０５を除去するための第１の研磨と、ＴｉＮ１０４を除去するための第２の研磨と、その後のオーバー研磨とを備えている。そして、第２の研磨は、硬い膜であるＴｉＮ１０４を研磨するために研磨剤に大量の砥粒を含んでおり、その後のオーバー研磨も第２の研磨と同じ研磨剤を用いて実行される。ここで、オーバー研磨では、被研磨物として第１の配線溝１０３ａ及び第２の配線溝１０３ｂの上部にＣｕ１０５が露出している。そのため、オーバー研磨において、ＴｉＮ１０４よりも柔らかいＣｕ１０５にスクラッチが入り、金属くずが発生する。この金属くずが第１の配線溝１０３ａと第２の配線溝１０３ｂとの間の層間絶縁膜１０２上に擦られて伸びると、図７に示すように、第１の配線１０６ａと第２の配線１０６ｂとの間の層間絶縁膜１０２上に、第１の配線１０６ａと第２の配線１０６ｂとを繋げるブリッジＸが形成される。このブリッジＸがそのまま残った場合には、絶縁されるはずの隣り合う配線間に架橋構造が生じ、配線間ショートが発生する。そのため、半導体装置の歩留まりを著しく低下させるという問題が起こる。なお、ブリッジＸは必ずしも架橋構造とならなくても、すなわち、配線間の途中まで形成された場合であっても、配線間のリーク電流が増加して絶縁耐圧が劣化するという問題を生じる。
【００１６】
本発明は、配線間ショートの発生を抑制し、半導体装置の歩留まりを高くする半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明における半導体装置の製造方法は、半導体基板上に形成された層間絶縁膜上に第１の絶縁性バリア膜を形成する工程（ａ）と、第１の絶縁性バリア膜及び層間絶縁膜に第１の配線溝と第１の配線溝に隣り合う第２の配線溝とを形成する工程（ｂ）と、第１の配線溝及び第２の配線溝を覆うように導電膜を堆積する工程（ｃ）と、導電膜を研磨して第１の配線溝及び第２の配線溝に第１の配線及び第２の配線を形成する工程（ｄ）と、工程（ｄ）の後に、第１の絶縁性バリア膜を少なくとも一部除去する工程（ｅ）とを備える。
【００１８】
これにより、隣り合う配線間にブリッジが形成された場合であっても、ブリッジを除去することができ、配線間ショートの発生を抑制することができる。
【００１９】
また、本発明における半導体装置の製造方法は、工程（ｄ）と工程（ｅ）との間に、第１の配線上部及び第２の配線上部を埋めるキャップ膜を形成する。
【００２０】
また、本発明における半導体装置の製造方法では、キャップ膜は、少なくともタングステン、コバルト合金、ニッケル合金のいずれか一つからなる。
【００２１】
また、本発明における半導体装置の製造方法は、工程（ｅ）の後に、第１の絶縁性バリア膜の上に第２の絶縁性バリア膜を形成する工程（ｆ１）を備える。
【００２２】
また、本発明における半導体装置の製造方法は、工程（ｅ）の後に、層間絶縁膜の上に第２の絶縁性バリア膜を形成する工程（ｆ２）を備える。
【００２３】
また、本発明における半導体装置の製造方法では、第１の配線は、バリアメタル膜及びＣｕ膜からなる。
【００２４】
また、本発明における半導体装置の製造方法では、工程（ｅ）は、ウエットエッチングを用いて第１の絶縁性バリア膜を除去する。
【発明の効果】
【００２５】
本発明によれば、隣接する配線同士を繋ぐブリッジを簡便な方法で除去することにより配線間ショートを防ぐことができるため、高い歩留まりの半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００２６】
（第１の実施形態）
以下、第１の実施形態に係る半導体装置の製造方法について説明する。
【００２７】
図１（ａ）〜図２（ｃ）は第１の実施形態に係る第２の半導体装置の製造方法の各工程を示す断面図である。
【００２８】
まず、図１（ａ）に示すように、ＣＶＤ法により、半導体基板２０１の上に、例えば、厚さ４５０ｎｍの層間絶縁膜２０２を堆積し、続けて、層間絶縁膜２０２の上に、例えば、厚さ５０ｎｍのＣｕの拡散を防止する第１の絶縁性バリア膜２０３を堆積する。ここで、層間絶縁膜２０２としては、例えば、ＳｉＯＣを用いて、第１の絶縁性バリア膜２０３としては、例えば、ＳｉＣを用いる。その後、リソグラフィー法およびドライエッチング法により、第１の絶縁性バリア膜２０３及び層間絶縁膜２０２に、例えば、深さ３００ｎｍの第１の配線溝２０４ａ及び第１の配線溝２０４ａに隣り合う、例えば、深さ３００ｎｍの第２の配線溝２０４ｂを形成する。
【００２９】
次に、図１（ｂ）に示すように、スパッタ法により、第１の絶縁性バリア膜２０３上に第１の配線溝２０４ａ及び第２の配線溝２０４ｂを覆うように、例えば、厚さ３０ｎｍのＴｉＮ２０５及びシードＣｕ（図示せず）を堆積する。その後、電解メッキ法により、シードＣｕの上に、第１の配線溝２０４ａ及び第２の配線溝２０４ｂを埋めるように、例えば、厚さ６００ｎｍのＣｕ２０６を堆積する。その後、Ｎ2／Ｈ2雰囲気中で４５０℃、３０分の熱処理を行い、シードＣｕとＣｕ２０６とを一体化する。
【００３０】
次に、図１（ｃ）に示すように、ＣＭＰ法により、Ｃｕ２０６及びＴｉＮ２０５を研磨し、第１の配線溝２０４ａ及び第２の配線溝２０４ｂにＣｕ２０６及びＴｉＮ２０５を残し、第１の配線溝２０４ａ及び第２の配線溝２０４ｂ以外の部分に第１の絶縁性バリア膜２０３を露出させて、第１の配線溝２０４ａに第１のバリアメタル膜２０５ａ及び第１のＣｕ膜２０６ａからなる第１の配線２０７ａを形成し、第２の配線溝２０４ｂに第２のバリアメタル膜２０５ｂ及び第２のＣｕ膜２０６ｂからなる第２の配線２０７ｂを形成する。ここで、Ｃｕ２０６及びＴｉＮ２０５を第１の絶縁性バリア膜２０３の表面が露出するまで除去した後も、ウエハ面内の研磨残りを防止するために研磨を続行する（以下、オーバー研磨）。このとき、オーバー研磨によりＣｕ２０６が削り取られることによって発生した金属くずが第１の配線溝２０４ａと第２の配線溝２０４ｂとの間の第１の絶縁性バリア膜２０３上に擦られて伸びて、第１の配線２０７ａと第２の配線２０７ｂとの間の第１の絶縁性バリア膜２０３上に、第１の配線２０７ａと第２の配線２０７ｂとを繋げるブリッジＸが形成される場合がある。ブリッジＸは、最大で深さ２０ｎｍである。なお、ブリッジＸは架橋構造を形成しないものも含む。
【００３１】
次に、図１（ｄ）に示すように、ＣＶＤ法により、第１の絶縁性バリア膜２０３上にオーバー研磨により陥没した第１の配線２０７ａ上部及び第２の配線２０７ｂ上部を埋め込むようにＴｉＷ２０８を堆積する。
【００３２】
次に、図２（ａ）に示すように、レジストエッチバック法により、第１の配線溝２０４ａ及び第２の配線溝２０４ｂにＴｉＷ２０８を残し、第１の配線溝２０４ａ及び第２の配線溝２０４ｂ以外の部分に第１の絶縁性バリア膜２０３を露出させて、オーバー研磨により陥没した第１の配線２０７ａ上部に第１のキャップ膜２０８ａを形成し、第２の配線２０７ｂ上部に第２のキャップ膜２０８ｂを形成する。
【００３３】
次に、図２（ｂ）に示すように、ウエットエッチングにより、第１の絶縁性バリア膜２０３を層間絶縁膜２０２が露出するまで除去する。
【００３４】
次に、図２（ｃ）に示すように、ＣＶＤ法により、層間絶縁膜２０２の上に、第１のキャップ膜２０８ａを含む第１の配線２０７ａ及び第２のキャップ膜２０８ｂを含む第２の配線２０７ｂを覆うように、第２の絶縁性バリア膜２０９を堆積する。ここで、第２の絶縁性バリア膜２０９としては、例えば、ＳｉＣを用いる。
【００３５】
第１の実施形態に係る半導体装置の製造方法では、層間絶縁膜２０２の上に第１の絶縁性バリア膜２０３を設け、Ｃｕ２０６及びＴｉＮ２０５を研磨した後に第１の絶縁性バリア膜２０３を除去している。これにより、第１の配線２０７ａと第１の配線２０７ａに隣り合う第２の配線２０７ｂとの間の第１の絶縁性バリア膜２０３の上にブリッジＸが形成されていても下地の第１の絶縁性バリア膜２０３と共にブリッジＸも除去されるので、ブリッジＸが半導体装置に残存することはなく、配線間ショートの発生を防ぐことができる。
【００３６】
なお、第１の実施形態に係る半導体装置の製造方法は、第１の配線２０７ａの上部は第１のキャップ膜２０８ａによって覆われ、第２の配線２０７ｂは第２のキャップ膜２０８ｂによって覆われているため、ウエットエッチングにより第１の絶縁性バリア膜２０３を層間絶縁膜２０２が露出するまで除去する際、第１のＣｕ膜２０６ａ及び第２のＣｕ膜２０６ｂがダメージを受けることはない。また、第１の実施形態に係る半導体装置の製造方法は、図２（ｂ）に示す工程でウエットエッチングにより第１の絶縁性バリア膜２０３を除去しているが、ドライエッチングを用いて第１の絶縁性バリア膜２０３を除去してもよい。また、第１の実施形態に係る半導体装置の製造方法は、埋め込み配線を有する半導体装置の製造方法をシングルダマシン法により説明しているが、配線溝とビアを同時に形成するデュアルダマシン法を用いてもよい。
【００３７】
（第２の実施形態）
以下、第２の実施形態に係る半導体装置の製造方法について説明する。
【００３８】
図３（ａ）〜図４（ｃ）は第２の実施形態に係る第１の半導体装置の製造方法の各工程を示す断面図である。
【００３９】
まず、図３（ａ）に示すように、ＣＶＤ法により、半導体基板２０１の上に、例えば、厚さ４５０ｎｍの層間絶縁膜２０２を堆積し、続けて、層間絶縁膜２０２の上に、例えば、厚さ５０ｎｍのＣｕの拡散を防止する第１の絶縁性バリア膜２０３を堆積する。ここで、層間絶縁膜２０２としては、例えば、ＳｉＯＣを用いて、第１の絶縁性バリア膜２０３としては、例えば、ＳｉＣを用いる。その後、リソグラフィー法およびドライエッチング法により、第１の絶縁性バリア膜２０３及び層間絶縁膜２０２に、例えば、深さ３００ｎｍの第１の配線溝２０４ａ及び第１の配線溝２０４ａに隣り合う、例えば、深さ３００ｎｍの第２の配線溝２０４ｂを形成する。
【００４０】
次に、図３（ｂ）に示すように、スパッタ法により、第１の絶縁性バリア膜２０３上に第１の配線溝２０４ａ及び第２の配線溝２０４ｂを覆うように、例えば、厚さ３０ｎｍのＴｉＮ２０５及びシードＣｕ（図示せず）を堆積する。その後、電解メッキ法により、シードＣｕの上に、第１の配線溝２０４ａ及び第２の配線溝２０４ｂを埋めるように、例えば、厚さ６００ｎｍのＣｕ２０６を堆積する。その後、Ｎ2／Ｈ2雰囲気中で４５０℃、３０分の熱処理を行い、シードＣｕとＣｕ２０６とを一体化する。
【００４１】
次に、図３（ｃ）に示すように、ＣＭＰ法により、Ｃｕ２０６及びＴｉＮ２０５を研磨し、第１の配線溝２０４ａ及び第２の配線溝２０４ｂにＣｕ２０６及びＴｉＮ２０５を残し、第１の配線溝２０４ａ及び第２の配線溝２０４ｂ以外の部分に第１の絶縁性バリア膜２０３を露出させて、第１の配線溝２０４ａに第１のバリアメタル膜２０５ａ及び第１のＣｕ膜２０６ａからなる第１の配線２０７ａを形成し、第２の配線溝２０４ｂに第２のバリアメタル膜２０５ｂ及び第２のＣｕ膜２０６ｂからなる第２の配線２０７ｂを形成する。ここで、Ｃｕ２０６及びＴｉＮ２０５を第１の絶縁性バリア膜２０３の表面が露出するまで除去した後も、ウエハ面内の研磨残りを防止するために研磨を続行する（以下、オーバー研磨）。このとき、オーバー研磨によりＣｕ２０６が削り取られることによって発生した金属くずが第１の配線溝２０４ａと第２の配線溝２０４ｂとの間の第１の絶縁性バリア膜２０３上に擦られて伸びて、第１の配線２０７ａと第２の配線２０７ｂとの間の第１の絶縁性バリア膜２０３上に、第１の配線２０７ａと第２の配線２０７ｂとを繋げるブリッジＸが形成される場合がある。ブリッジＸは、最大で深さ２０ｎｍである。なお、ブリッジＸは架橋構造を形成しないものも含む。
【００４２】
次に、図３（ｄ）に示すように、ＣＶＤ法により、第１の絶縁性バリア膜２０３上にオーバー研磨により陥没した第１の配線２０７ａ上部及び第２の配線２０７ｂ上部を埋め込むようにＴｉＷ２０８を堆積する。
【００４３】
次に、図４（ａ）に示すように、レジストエッチバック法により、第１の配線溝２０４ａ及び第２の配線溝２０４ｂにＴｉＷ２０８を残し、第１の配線溝２０４ａ及び第２の配線溝２０４ｂ以外の部分に第１の絶縁性バリア膜２０３を露出させて、オーバー研磨により陥没した第１の配線２０７ａ上部に第１のキャップ膜２０８ａを形成し、第２の配線２０７ｂ上部に第２のキャップ膜２０８ｂを形成する。
【００４４】
次に、図４（ｂ）に示すように、ウエットエッチングにより、第１の絶縁性バリア膜２０３を途中まで除去する。このとき、第１の絶縁性バリア膜２０３上にブリッジＸが残らないように、例えば、深さ３０ｎｍまで第１の絶縁性バリア膜２０３を除去する。
【００４５】
次に、図４（ｃ）に示すように、ＣＶＤ法により、第１の絶縁性バリア膜２０３の上に、第１のキャップ膜２０８ａを含む第１の配線２０７ａ及び第２のキャップ膜２０８ｂを含む第２の配線２０７ｂを覆うように、第２の絶縁性バリア膜２０９を堆積する。ここで、第２の絶縁性バリア膜２０９としては、例えば、ＳｉＣを用いる。
【００４６】
第２の実施形態に係る半導体装置の製造方法では、層間絶縁膜２０２の上に第１の絶縁性バリア膜２０３を設け、Ｃｕ２０６及びＴｉＮ２０５を研磨した後に第１の絶縁性バリア膜２０３を除去している。これにより、第１の配線２０７ａと第１の配線２０７ａに隣り合う第２の配線２０７ｂとの間の第１の絶縁性バリア膜２０３の上にブリッジＸが形成されていても下地の第１の絶縁性バリア膜２０３と共にブリッジＸも除去されるので、ブリッジＸが半導体装置に残存することはなく、配線間ショートの発生を防ぐことができる。また、第２の実施形態に係る半導体装置の製造方法では、ウエットエッチングの際に層間絶縁膜２０２上に第１の絶縁性バリア膜２０３を残しているので、その後のＣＶＤ法による第２の絶縁性バリア膜２０９の堆積において、層間絶縁膜２０２が露出しておらず、プラズマによって層間絶縁膜２０２がダメージを受けない。これにより、層間絶縁膜２０２の誘電率の低下や膜厚変化を防ぐことができる。
【００４７】
なお、第２の実施形態に係る半導体装置の製造方法は、第１の配線２０７ａの上部は第１のキャップ膜２０８ａによって覆われ、第２の配線２０７ｂは第２のキャップ膜２０８ｂによって覆われているため、ウエットエッチングにより第１の絶縁性バリア膜２０３を途中まで除去する際、第１のＣｕ膜２０６ａ及び第２のＣｕ膜２０６ｂがダメージを受けることはない。また、第２の実施形態における半導体装置の製造方法は、第１の絶縁性バリア膜２０３を除去した後に第２の絶縁性バリア膜２０９を堆積しているため、絶縁性バリア膜の膜厚が減ることはなく、Ｃｕの拡散防止層としての機能を果たす。また、第２の実施形態に係る半導体装置の製造方法は、図４（ｂ）に示す工程でウエットエッチングにより第１の絶縁性バリア膜２０３を除去しているが、ドライエッチングを用いて第１の絶縁性バリア膜２０３を除去してもよい。また、第２の実施形態に係る半導体装置の製造方法は、埋め込み配線を有する半導体装置の製造方法をシングルダマシン法により説明しているが、配線溝とビアを同時に形成するデュアルダマシン法を用いてもよい。
【産業上の利用可能性】
【００４８】
本発明は、ダマシン法による埋め込み配線の形成方法等に有用である。
【図面の簡単な説明】
【００４９】
【図１】第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図
【図２】第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図
【図３】第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図
【図４】第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図
【図５】従来の埋め込み配線を有する半導体装置の製造方法の各工程を示す断面図
【図６】従来の埋め込み配線を有する半導体装置の製造方法の各工程を示す断面図
【図７】従来の埋め込み配線を有する半導体装置の製造方法における課題を説明するための断面図
【符号の説明】
【００５０】
２０１  半導体基板
２０２  層間絶縁膜
２０３  第１の絶縁性バリア膜
２０４ａ  第１の配線溝
２０４ｂ  第２の配線溝
２０５  ＴｉＮ
２０５ａ  第１のバリアメタル膜
２０５ｂ  第２のバリアメタル膜
２０６  Ｃｕ
２０６ａ  第１のＣｕ膜
２０６ｂ  第２のＣｕ膜
２０７ａ  第１の配線
２０７ｂ  第２の配線
２０８  ＴｉＷ
２０８ａ  第１のキャップ膜
２０８ｂ  第２のキャップ膜
２０９  第２の絶縁性バリア膜
Ｘ  ブリッジ
【図１】
2006140190.tif 000003
【図２】
2006140190.tif 000004
【図３】
2006140190.tif 000005
【図４】
2006140190.tif 000006
【図５】
2006140190.tif 000007
【図６】
2006140190.tif 000008
【図７】
2006140190.tif 000009