(57)【要約】【課題】多数の導電層パターンからビアプラグのような導電プラグ構造体の形成方法、及び相変化記憶素子の製造方法のような半導体メモリ素子を含む半導体素子の製造方法を提供する。【解決手段】半導体基板上に導電層を形成してビア構造を形成する方法はモールディング絶縁膜を導電層上に形成する。ビアホールを絶縁膜内に形成して導電層の一部位を露出させる。第１ビア充填膜の形成及び部分的に除去して予備ビアプラグを形成する。本発明は相変化物質膜の形成及び除去を繰り返してマルチ層構造としてビアホールを埋め込むマルチ層プラグ構造を形成することで、通常の方法により形成されるプラグ構造よりも欠陷及びダメージが低減できるメリットがある。【選択図】  図１
2006060235.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）絶縁膜を形成する段階と、
（ｂ）前記絶縁膜内に縦横比、縦方向のビア軸、側面及び基底面を有するビアホールを形成する段階と、
（Ｃ）前記絶縁膜の上部面、前記ビアホールの側面及び基底面上に第１充填膜を形成する段階と、
（ｄ）前記第１充填膜の上部を除去して、前記ビアホール内の第１充填膜の下部を残留させ、前記第１充填膜の下部は最初の基底面及び側面の下部領域を覆う予備プラグを形成して変更された縦横比を有する変更されたビアホールを形成する段階と、
（ｅ）前記絶縁膜の上部面、側面の上部及び予備プラグ上に連続充填膜を形成する段階と、
（ｆ）前記連続充填膜の上部を除去して、変更されたビアホール内に連続充填膜の下部を残留させ、前記連続充填膜の下部は予備プラグの延長部を形成して修正されたビアホールの側面の中間領域を覆う段階と、
（ｇ）前記連続充填膜を（ｅ）形成段階と（ｆ）除去段階を繰り返して多数の充填膜部位にビアホールを埋め込めてプラグ構造を形成する段階と、
を有することを特徴とするプラグ構造の形成方法。
【請求項２】
前記第１充填膜の上部をエッチングし、前記ビアホール内の第１充填膜の下部を残留させることは、ＩＢＥ（Ｉｏｎ  Ｂｅａｍ  Ｅｔｃｈｉｎｇ）を用いて前記第１充填膜の上部をエッチングすることを含み、第１入射角を有する前記イオンビームは縦方向の開口軸からオフセットされ、
前記連続充填膜の上部をエッチングし、前記ビアホール内に前記連続充填膜の下部を残留させることは、イオンビームエッチング（ＩＢＥ）を用いて前記連続充填膜の上部をエッチングすることを含み、第２入射角を有する前記イオンビームは縦方向の開口軸からオフセットされることを特徴とする請求項１に記載のプラグ構造の形成方法。
【請求項３】
前記第１入射角は前記イオンビームが前記ビアホールの基底面に直接の入射が遮断される範囲で選択され、
前記第２入射角は前記イオンビームが前記予備プラグの上部面に直接の入射が遮断される範囲で選択されることを特徴とする請求項２に記載のプラグ構造の形成方法。
【請求項４】
前記第１入射角は前記イオンビームが前記予備プラグを形成する前記第１充填膜の下部との直接の入射が遮断される範囲で選択され、
前記第２入射角は前記イオンビームが前記予備プラグの延長部を形成する前記連続充填膜の下部との直接の入射が遮断される範囲で選択されることを特徴とする請求項２に記載のプラグ構造の形成方法。
【請求項５】
前記第１充填膜は導電物質であり、前記連続充填膜は導電物質であることを特徴とする請求項４に記載のプラグ構造の形成方法。
【請求項６】
前記第１充填膜は相変化物質であり、前記連続充填膜は相変化物質であることを特徴とする請求項４に記載のプラグ構造の形成方法。
【請求項７】
前記第１充填膜は、Ｇｅ１−（ｘ＋ｙ）ＳｂｘＴｅｙ（ｘ＞０、ｙ＞０及びｘ＋ｙ＜１）によって代表される第１ＧＳＴ合金であり、
前記連続充填膜は、Ｇｅ１−（ａ＋ｂ）ＳｂａＴｅｂ（ａ＞０、ｂ＞０及びａ＋ｂ＜１）によって代表される第２ＧＳＴ合金であることを特徴とする請求項６に記載のプラグ構造の形成方法。
【請求項８】
前記第１ＧＳＴ合金及び第２ＧＳＴ合金は実質的に同一造成を有することを特徴とする請求項７に記載のプラグ構造の形成方法。
【請求項９】
前記第１入射角はイオンビームが予備プラグを形成する第１充填膜の下部に直接的に入射するそれ以下の第１最小値を有し、
前記第２入射角はイオンビームが予備プラグの延長部を形成する前記連続充填膜の下部に直接的に入射するそれ以下の第２最小値を有し、
前記第１最小値は第２最小値よりも小さいことを特徴とする請求項４に記載のプラグ構造の形成方法。
【請求項１０】
前記第１入射角はイオンビームが予備プラグを形成する第１充填膜の下部に直接的に入射するそれ以下の第１最小値を有して、第１最小値はビアホールの縦横比として作用し、
前記第２入射角はイオンビームが予備プラグの延長部を形成する前記連続充填膜の下部に直接的に入射するそれ以下の第２最小値を有して、前記第２最小値は変更された縦横比として作用し、
前記縦横比が大きくなれば前記入射角が有する最小値はさらに小さくなることを特徴とする請求項４に記載のプラグ構造の形成方法。
【請求項１１】
前記第１入射角は、３０゜ないし８５゜であることを特徴とする請求項４に記載のプラグ構造の形成方法。
【請求項１２】
前記第１充填膜上部を除去して前記絶縁膜の上部面を露出させ、
前記連続充填膜の上部を除去して前記絶縁膜の上部面を露出させることを特徴とする請求項１に記載のプラグ構造の形成方法。
【請求項１３】
前記第１充填膜上部を除去して前記絶縁膜の上部面上の前記第１充填膜を所定厚さで残し、
前記連続充填膜の上部を除去して前記絶縁膜の上部面上の前記連続充填膜を所定厚さで残すことを特徴とする請求項１に記載のプラグ構造の形成方法。
【請求項１４】
（ａ）絶縁膜を形成する段階と、
（ｂ）前記絶縁膜内に縦横比、縦方向の開口軸、側面及び基底面を有するビアホールを形成する段階と、
（Ｃ）前記絶縁膜の上部面、前記ビアホールの側面及び基底面上に第１相変化充填膜を形成する段階と、
（ｄ）前記第１相変化充填膜の上部を除去して、前記ビアホール内に第１相変化充填膜の下部を残留させ、前記第１充填膜の下部は最初基底面及び側面の下部領域を覆う予備プラグを形成して変更された縦横比を有する変更されたビアホールを形成する段階と、
（ｅ）前記絶縁膜上部面、側面の上部及び予備プラグ上に連続相変化充填膜を形成する段階と、
（ｆ）前記連続相変化充填膜の上部を除去して、変更されたビアホール内に前記連続相変化充填膜の下部を残留させ、前記連続相変化充填膜の下部は予備プラグの延長部を形成し側面の中間領域を覆う段階と、
（ｇ）前記連続相変化充填膜を（ｅ）形成工程及び（ｆ）除去工程を繰り返して多数の相変化充填膜部位に前記ビアホールを埋め込めて相変化プラグ構造を形成する段階と、
を有することを特徴とする相変化記憶素子の製造方法。
【請求項１５】
（ａ）前記絶縁膜を形成する以前に、
（ａ−１）半導体基板の上に層間絶縁膜を形成し、
（ａ−２）前記層間絶縁膜の上に下部電極を形成することをさらに含み、
前記ビアホールは、前記下部電極の領域を露出させることを特徴とする請求項１４に記載の相変化記憶素子の製造方法。
【請求項１６】
前記第１相変化充填膜の上部を除去して前記ビアホール内に前記第１相変化充填膜の下部を残留させることは、ＩＢＥ（Ｉｏｎ  Ｂｅａｍ  Ｅｔｃｈｉｎｇ）を用いて前記第１相変化充填膜の上部をエッチングすることを含み、第１入射角を有する前記イオンビームは縦方向の開口軸からオフセットされ、
前記連続充填膜の上部をエッチングし、前記ビアホール内に前記連続充填膜の下部を残留させることは、イオンビームエッチング（ＩＢＥ）を用いて前記連続充填膜の上部をエッチングすることを含み、第２入射角を有する前記イオンビームは縦方向の開口軸からオフセットされることを特徴とする請求項１５に記載の相変化記憶素子の製造方法。
【請求項１７】
前記第１入射角は前記イオンビームが前記ビアホールの基底面に直接的な入射が遮断される範囲で選択され、
前記第２入射角は前記イオンビームが前記予備プラグの上部面に直接的な入射が遮断される範囲で選択されることを特徴とする請求項１６に記載の相変化記憶素子の製造方法。
【請求項１８】
前記第１入射角は前記イオンビームが前記予備プラグを形成する前記第１充填膜の下部との直接的な入射が遮断される範囲で選択され、
前記第２入射角は前記イオンビームが前記予備プラグの延長部を形成する前記連続充填膜の下部との直接的な入射が遮断される範囲で選択されることを特徴とする請求項１６に記載の相変化記憶素子の製造方法。
【請求項１９】
前記第１相変化充填膜は、Ｇｅ１−（ｘ＋ｙ）ＳｂｘＴｅｙ（ｘ＞０、ｙ＞０及びｘ＋ｙ＜１）によって代表される第１ＧＳＴ合金であり、
前記連続相変化充填膜は、Ｇｅ１−（ａ＋ｂ）ＳｂａＴｅｂ（ａ＞０、ｂ＞０及びａ＋ｂ＜１）によって代表される第２ＧＳＴ合金であることを特徴とする請求項１６に記載の相変化記憶素子の製造方法。
【請求項２０】
前記相変化プラグ構造と電気的に接触し、前記相変化プラグ構造と隣接した絶縁膜の上部面領域とのオーバーラップされる上部電極を形成することをさらに含むことを特徴とする請求項１６に記載の相変化記憶素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に関するもので、特に、ビア構造体の形成方法及びこのようなビア構造体を付け加えた相変化記憶素子の製造方法（Ｍｅｔｈｏｄ  ｏｆ  ｆｏｒｍｉｎｇ  ｖｉａ  ｓｔｒｕｃｔｕｒｅｓ  ａｎｄ  ｍｅｔｈｏｄ  ｏｆ  ｆａｂｒｉｃａｔｉｎｇ  ｐｈａｓｅ  ｃｈａｎｇｅ  ｍｅｍｏｒｙ  ｄｅｖｉｃｅｓ  ｉｎｃｏｒｐｏｒａｔｉｎｇ  ｓｕｃｈ  ｖｉａ  ｓｔｒｕｃｔｕｒｅｓ）に関する。
【背景技術】
【０００２】
不揮発性記憶素子は、電源がオフされても記録されたデータが消滅しない特徴を有する。これによって、前記不揮発性記憶素子はコンピュータ、移動通信端末機（ｍｏｂｉｌｅ  ｃｏｍｍｕｎｉｃａｔｉｏｎ  ｓｙｓｔｅｍ）及びメモリカードなどに広く用いられている。
【０００３】
前記不揮発性記憶素子としてはフラッシュメモリ素子が広く用いられている。前記フラッシュメモリ素子は積層ゲート構造（ｓｔａｃｋｅｄ  ｇａｔｅ  ｓｔｒｕｃｔｕｒｅ）を有するメモリセルを主に用いている。前記積層ゲート構造は、チャンネル領域上に順に積層されたトンネル酸化膜、浮遊ゲート、ゲート層間絶縁膜（ｉｎｔｅｒ−ｇａｔｅ  ｄｉｅｌｅｃｔｒｉｃ  ｌａｙｅｒ）及び制御ゲート電極を含む。前記フラッシュメモリセルの信頼性及びプログラム効率を向上させるためには前記トンネル酸化膜の膜質（ｆｉｌｍ  ｑｕａｌｉｔｙ）が改善されなければならないし、セルのカップリングの割合が増加せねばならない。
【０００４】
前記フラッシュメモリ素子と互いに異なる方式の不揮発性記憶素子、例えば相変化記憶素子が最近提案されている。前記相変化記憶素子の基本概念は電気的に記録及び消去が可能な相変化物質を用いられることである。
【０００５】
前記相変化記憶素子の単位セルは、アクセス素子及び前記アクセス素子に直列接続された（ｓｅｒｉａｌｌｙ  ｃｏｎｎｅｃｔｅｄ）情報記録要素（ｄａｔａ  ｓｔｏｒａｇｅ  ｅｌｅｍｅｎｔ）を含む。前記情報記録要素は、前記アクセス素子に電気的に接続される下部電極及び前記上部電極に接触される相変化物質膜を備える。前記アクセス素子及び前記下部電極を通して書込み電流が流れる場合、前記相変化物質膜と前記下部電極との間の界面でジュール熱（ｊｏｕｌｅ  ｈｅａｔ）が生成される。このようなジュール熱は前記相変化物質膜を非晶質状態（ａｍｏｒｐｈｏｕｓ  ｓｔａｔｅ）または結晶状態（ｃｒｙｓｔａｌｌｉｎｅｓ  ｔａｔｅ）に変換させる。このような相変化は、完全結晶状態と完全非晶質状態間の転換である必要はなく、完全結晶状態と完全非晶質状態間の全体スペクトラム（ｓｐｅｃｔｒｕｍ）の中から局所的配列（ｌｏｃａｌ  ｏｒｄｅｒ）を有する検出可能な相異なる二つの状態間の転換を意味する。前記相変化物質膜は構造的状態によって、他の電気的特性またはパラメータ（ｐａｒａｍｅｔｅｒ）を示す。すなわち抵抗値の増加は非晶質状態と関係し、抵抗値の減少は結晶状態に関係する。
【０００６】
前記相変化記憶素子において問題とされる中の一つは検出可能な相変化を生成させるために大きい値の書込み電流を要るということである。前記大きい値の書込み電流を考慮した場合、各セルにこれを伝達するためのアドレスライン及びアクセス素子の大きさを縮小するのに限界があり、これは前記相変化記憶素子の集積化にも障害とされている。前記書込み電流を節減させるための方案として、下部電極の所定領域を露出させる微細なビアホール内に前記相変化物質膜を埋め込めて前記下部電極との接触面積を減少させるいわゆるコンファインド（閉じ込め）構造（ｃｏｎｆｉｎｅｄ  ｓｔｒｕｃｔｕｒｅ）についての研究が進められている。前記コンファインド構造の相変化記憶素子は、前記相変化物質膜内で実質的に相変化が発生する体積を節減させることで、前記書込み電流の有効電流密度（ｅｆｆｅｃｔｉｖｅ  ｃｕｒｒｅｎｔ  ｄｅｎｓｉｔｙ）を向上させることができる。前記コンファインド構造を有する相変化記憶素子の例えとして特許文献１及び特許文献２に開示されている。
【０００７】
一方、前記コンファインド構造を有する相変化記憶素子において集積度を向上させるためには、前記相変化物質膜で埋め込まれるビアホールの直径が減少されなければならない。例えば、２５６メガバイト級の高集積相変化記憶素子を製造するために前記ビアホールは約５０ｎｍ以下の直径を有するように形成しなければならない。通常、前記相変化物質膜はスパッタリング法によって蒸着されるが、前記スパッタリング法が有する不良なステップカバレージのために、前記微細なビアホールを安定的に埋め込むことは困難である。すなわち、前記相変化物質膜の蒸着の際、前記ビアホールの上部角部に形成されるオーバーハング（ｏｖｅｒｈａｎｇ）によって前記ビアホールを埋め込む相変化物質膜内にボイドのような欠陷が発生することができる。このような欠陷は、ビアホールの縦横比（ａｓｐｅｃｔ  ｒａｔｉｏ）が増えるほど増加する傾向がある。
【０００８】
また、前記特許文献１によると、前記ビアホール内に前記相変化物質膜を限定するために化学機械的研磨（ＣＭＰ）工程を適用しているが、前記相変化物質膜として一般的に用いられるＧＳＴ合金は揮発性が強い物質として、前記ＣＭＰ工程中に損失されやすい。
【０００９】
一方、前記特許文献２によると、ＣＭＰする間に相変化物質膜の損失が減少できる。ビアホールを埋め込むＧＳＴ合金膜を形成し、続いて前記ＧＳＴ合金膜上に上部電極用の導電層を形成した後、前記導電層及び前記相変化物質膜を異方性エッチングしてＧＳＴ合金膜パターン及び上部電極を形成する工程が実行される。しかしながら、前記ＧＳＴ合金膜は、前記異方性エッチングの中に露出された側面部位でよくエッチング損傷（ｅｔｃｈ  ｄａｍａｇｅ）を受けることになる。特に、前記相変化記憶素子の高集積化によって前記ＧＳＴ合金膜パターンの大きさが減少される場合、前記ＧＳＴ合金膜パターンの中から実質的に相変化の発生する部分がエッチング損傷を受けることになって前記相変化記憶素子の動作特性が劣化することもある。
【特許文献１】米国特許第６、１１７、７２０号明細書
【特許文献２】米国公開特許第２００３−７３２９５号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明が解決しようする技術的課題は、微細ビアホール内で信頼性のあるビアプラグを形成することができるビア構造体の形成方法を提供することにある。
【００１１】
本発明が解決しようする他の技術的課題は、微細ビアホール内で相変化物質膜からなるビアプラグを信頼性あるように形成することができる相変化記憶素子の製造方法を提供することにある。
【００１２】
本発明が解決しようするまた他の技術的課題は、相変化物質膜に対する異方性エッチング工程を省略して前記相変化記憶素子の動作特性が劣化することを防ぐことができる相変化記憶素子の製造方法を提供することにある。
【００１３】
本発明が解決しようするまた他の技術的課題は、高集積相変化記憶素子の製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
本発明の一形態はプラグ構造の形成方法を提供する。この方法は、半導体基板の上に絶縁膜を形成する。前記絶縁膜内に縦横比、縦方向のビア軸、側面及び基底面を有するビアホールを形成する。前記絶縁膜の上部面、前記ビアホールの側面及び基底面上に第１充填膜を形成する。前記第１充填膜の上部を除去して、前記ビアホール内第１充填膜の下部を残留させ、前記第１充填膜の下部は最初基底面及び側面の下部領域を覆う予備プラグを形成して変更された縦横比を有する変更されたビアホールを形成する。前記絶縁膜の上部面、側面の上部及び予備プラグ上に連続充填膜を形成する。前記連続充填膜の上部を除去して、変更されたビアホール内に連続充填膜の下部を残留させ、前記連続充填膜の下部は予備プラグの延長部を形成する側面の中間領域を覆う。前記連続充填膜の形成及び除去工程を繰り返し、多数の充填膜部位にビアホールを埋め込めてプラグ構造を形成する。
【００１５】
前記第１充填膜の上部をエッチングし、前記ビアホール内の第１充填膜の下部を残留させることはＩＢＥ（Ｉｏｎ  Ｂｅａｍ  Ｅｔｃｈｉｎｇ）を用いて前記第１充填膜の上部をエッチングすることを含み、
【００１６】
第１入射角を有する前記イオンビームは縦方向の開口軸からオフセットされ、前記連続充填膜の上部をエッチングし、前記ビアホール内に前記連続充填膜の下部を残留させることは、イオンビームエッチング（ＩＢＥ）を用いて前記連続充填膜の上部をエッチングすることを含み、第２入射角を有する前記イオンビームは縦方向の開口軸からオフセットされる。
【００１７】
前記第１入射角は前記イオンビームが前記ビアホールの基底面に直接入射が遮断される範囲で選択され、前記第２入射角は前記イオンビームが前記予備プラグの上部面に直接入射が遮断される範囲で選択される。
【００１８】
前記第１入射角は前記イオンビームが前記予備プラグを形成する前記第１充填膜の下部との直接入射が遮断される範囲で選択され、前記第２入射角は前記イオンビームが前記予備プラグの延長部を形成する前記連続充填膜の下部との直接入射が遮断される範囲で選択される。
【００１９】
前記第１充填膜は導電物質であり、前記連続充填膜は導電物質であることが好ましい。
【００２０】
前記第１充填膜は相変化物質であり、前記連続充填膜は相変化物質であることが好ましい。
【００２１】
前記第１充填膜はＧｅ１−（ｘ＋ｙ）ＳｂｘＴｅｙ（ｘ＞０、ｙ＞０及びｘ＋ｙ＜１）によって代表される第１ＧＳＴ合金であり、前記連続充填膜はＧｅ１−（ａ＋ｂ）ＳｂａＴｅｂ（ａ＞０、ｂ＞０及びａ＋ｂ＜１）によって代表される第２ＧＳＴ合金であることが好ましい。前記第１ＧＳＴ合金及び第２ＧＳＴ合金は実質的に同一造成を有することが好ましい。
【００２２】
前記第１入射角はイオンビームが予備プラグを形成する第１充填膜の下部に直接的に入射するその以下の第１最小値を有し、前記第２入射角はイオンビームが予備プラグの延長部を形成する前記連続充填膜の下部に直接的に入射するその以下の第２最小値を有し、前記第１最小値は第２最小値よりも小さい。
【００２３】
前記第１入射角はイオンビームが予備プラグを形成する第１充填膜の下部に直接的に入射するその以下の第１最小値を有して、第１最小値はビアホールの縦横比として作用し、前記第２入射角はイオンビームが予備プラグの延長部を形成する前記連続充填膜の下部に直接的に入射するその以下の第２最小値を有して、前記第２最小値は変更された縦横比として作用し、前記縦横比が大きくなれば前記入射角が有する最小値はさらに小くなる。
【００２４】
前記第１入射角は３０゜ないし８５゜であることが好ましい。
【００２５】
前記第１充填膜の上部を除去して前記絶縁膜の上部面を露出させ、前記連続充填膜の上部を除去して前記絶縁膜の上部面を露出させる。
【００２６】
前記第１充填膜の上部を除去して前記絶縁膜の上部面上の前記第１充填膜を所定の厚さで残し、前記連続充填膜の上部を除去して前記絶縁膜の上部面上の前記連続充填膜を所定の厚さとして残す。
【００２７】
本発明の他の形態は、相変化記憶素子の製造方法を提供する。この方法は半導体基板上に絶縁膜を形成する。前記絶縁膜内に縦横比、縦方向の開口軸、側面及び基底面を有するビアホールを形成する。前記絶縁膜の上部面、前記ビアホールの側面及び基底面上に第１相変化充填膜を形成する。前記第１相変化充填膜の上部を除去し、前記ビアホール内に第１相変化充填膜の下部を残留させ、前記第１充填膜の下部は最初基底面及び側面の下部領域を覆う予備プラグを形成して変更された縦横比を有する変更されたビアホールを形成する。前記絶縁膜上部面、側面の上部及び予備プラグ上に連続相変化充填膜を形成する。前記連続相変化充填膜の上部を除去して、変更されたビアホール内に前記連続相変化充填膜の下部を残留させ、前記連続相変化充填膜の下部は予備プラグの延長部を形成し側面の中間領域を覆う。前記連続相変化充填膜を（ｅ）形成工程及び（ｆ）除去工程を繰り返して多数の相変化充填膜の部位に前記ビアホールを埋め込めて相変化プラグ構造を形成する。
【００２８】
前記絶縁膜を形成する以前に、半導体基板上に層間絶縁膜を形成し、前記層間絶縁膜上に下部電極を形成することをさらに含み、前記ビアホールは前記下部電極の領域を露出させる。
【００２９】
前記第１相変化充填膜の上部を除去して前記ビアホール内に前記第１相変化充填膜の下部を残留させることは、ＩＢＥ（Ｉｏｎ  Ｂｅａｍ  Ｅｔｃｈｉｎｇ）を用いて前記第１相変化充填膜の上部をエッチングすることを含み、第１入射角を有する前記イオンビームは縦方向の開口軸からオフセットされ、
【００３０】
前記連続充填膜の上部をエッチングし、前記ビアホール内に前記連続充填膜の下部を残留させることはイオンビームエッチング（ＩＢＥ）を用いて前記連続充填膜の上部をエッチングすることを含み、第２入射角を有する前記イオンビームは縦方向の開口軸からオフセットされる。
【００３１】
前記第１入射角は前記イオンビームが前記ビアホールの基底面に直接入射が遮断される範囲で選択され、前記第２入射角は前記イオンビームが前記予備プラグの上部面に直接入射が遮断される範囲で選択される。
【００３２】
前記第１入射角は前記イオンビームが前記予備プラグを形成する前記第１充填膜の下部との直接入射が遮断される範囲で選択され、前記第２入射角は前記イオンビームが前記予備プラグの延長部を形成する前記連続充填膜の下部との直接入射が遮断される範囲で選択される。
【００３３】
前記第１相変化充填膜は、Ｇｅ１−（ｘ＋ｙ）ＳｂｘＴｅｙ（ｘ＞０、ｙ＞０及びｘ＋ｙ＜１）によって代表される第１ＧＳＴ合金であり、前記連続相変化充填膜はＧｅ１−（ａ＋ｂ）ＳｂａＴｅｂ（ａ＞０、ｂ＞０及びａ＋ｂ＜１）によって代表される第２ＧＳＴ合金であることが好ましい。
【００３４】
前記相変化プラグ構造と電気的に接触し、前記相変化プラグ構造と隣接した絶縁膜の上部面領域とオーバーラップされる上部電極を形成することをさらに含む。
【発明の効果】
【００３５】
本発明によれば、小さなビアホール内に信頼性のあるビアプラグを形成することができる。本発明の一実施例によると、小さなビアホール内に相変化物質膜からなっているビアプラグを信頼性を有するように形成し高集積相変化記憶素子を製造することができる。
【発明を実施するための最良の形態】
【００３６】
以下、添付した図面を参照して本発明の実施形態を詳しく説明する。しかしながら、本発明は、ここで説明する実施形態に限られず、他の形態で具体化されることもある。むしろ、ここで紹介される実施形態は開示された発明が完成されていることを示すと共に、当業者に本発明の思想を十分に伝達するために提供するものである。図面において、層及び領域の厚みは明確性をあたえるために誇張されたものである。明細書全体にかけて同一の参照番号は、同一の構成要素を示す。
【００３７】
図１は本発明の一実施例による相変化記憶素子の製造方法を説明するための工程フローチャートである。また、図２ないし図８は本発明の一実施例による相変化記憶素子の製造方法を説明するための断面図である。
【００３８】
図１及び図２を参照すると、半導体基板１００上に層間絶縁膜１０２を形成する（図１のＳ１）。図に示せなかったが、前記半導体基板１００の活性領域上では、アクセス素子として供給されるＭＯＳトランジスタが形成できる。前記層間絶縁膜１０２はシリコン酸化膜で形成される。前記層間絶縁膜１０２を貫通する下部電極コンタクトプラグ１０４が形成される。前記下部電極コンタクトプラグ１０４は公知のダマシン工程を使用してチタンナイトライド（ＴｉＮ）またはチタンアルミニウムナイトライド（ＴｉＡｌＮ）で形成できる。前記下部電極コンタクトプラグ１０４は前記ＭＯＳトランジスタのソース領域に電気的に接続されることができる。次に、前記層間絶縁膜１０２上に前記下部電極コンタクトプラグ１０４を覆う下部電極１０６を形成する（Ｓ２）。前記下部電極１０６はチタンナイトライド膜（ＴｉＮ  ｌａｙｅｒ）のような下部電極用の導電膜を前記層間絶縁膜１０２及び前記下部電極コンタクトプラグ１０４上に形成し、前記下部電極用の導電膜をパターニングして形成することができる。
【００３９】
図１及び図３を参照すると、前記層間絶縁膜１０２上に前記下部電極１０６を覆うモールディング絶縁膜１０８を形成する（Ｓ３）。前記モールディング絶縁膜１０８はシリコン酸化膜、シリコン酸窒化膜またはシリコン窒化膜で形成することができる。前記モールディング絶縁膜１０８内に前記下部電極１０６の所定領域を露出させるビアホールを形成する（Ｓ４）。前記モールディング絶縁膜１０８内に前記ビアホールを形成する工程は、当業者に公知の技術によって多様な方法で実行することができる。例えば、前記ビアホールは通常のフォトリソグラフィ及びエッチング工程によって形成できる。しかしながら、前記相変化記憶素子の集積化によって５０ｎｍ以下の直径を有する小さなビアホールを形成するためには前記フォトリソグラフィ工程の限界を補うことのできる多様な方法が実行することができる。そのような方法としては、フォトレジストフロー技術（ｐｈｏｔｏ  ｒｅｓｉｓｔ  ｆｌｏｗ  ｔｅｃｈｎｉｑｕｅ）、または以下で例示的に説明するスペーサ形成技術（ｓｐａｃｅｒ  ｆｏｒｍａｔｉｏｎ  ｔｅｃｈｎｉｑｕｅ）が用いられる。
【００４０】
以下で、前記スペーサ形成技術を使用して前記モールディング絶縁膜１０８内にビアホールを形成する方法を説明する。
【００４１】
図１及び図３を引き続き参照すると、前記モールディング絶縁膜１０８をパターニングして前記下部電極１０６の所定領域を露出させる予備ビアホール１０８’を形成する。前記モールディング絶縁膜１０８はフォトリソグラフィ及び異方性エッチング工程によってパターニングできる。前記モールディング絶縁膜１０８の上部面、そして前記予備ビアホール１０８’の内側壁及び基底面をコンフォーマルに覆うスペーサ絶縁膜１１０を形成する。前記モールディング絶縁膜１０８がシリコン酸化膜の場合に前記スペーサ絶縁膜１１０はシリコン窒化膜に形成することができる。
【００４２】
図１及び図４を参照すると、前記スペーサ絶縁膜１１０を全面異方性エッチングして前記予備ビアホール１０８’の内側壁を覆うスペーサ１１０’を形成する。その結果、前記モールディング絶縁膜１０８内に前記スペーサ１１０’によって限定されたビアホール１１２が最終的に形成される。前記スペーサ１１０’によって限定された前記ビアホール１１２は図４に示すように正の傾いた側壁プロファイルを有することができる。
【００４３】
図１及び図５を参照すると、前記モールディング絶縁膜１０８上に、そして前記ビアホール１１２の内側壁及び基底面上に相変化物質膜１１４を形成する（Ｓ５）。前記相変化物質膜１１４は、カルコゲナイド膜（ｃｈａｌｃｏｇｅｎｉｄｅ  ｌａｙｅｒ）で形成することができる。例えば、前記相変化物質膜１１４はゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）及びテルル（Ｔｅ）の合金膜（ａｌｌｏｙ  ｌａｙｅｒ）、すなわちＴｅｘＳｂｙＧｅ（１−（ｘ＋ｙ））合金膜（ＧＳＴ合金膜）で形成することができる。ここで、０．２５≦ｘ＋ｙ＜１の条件を満足する。この場合、「ｘ」は０．２ないし０．８とすることができ、前記「ｙ」は０．０５ないし０．５０とすることができる。すなわち、前記ＧＳＴ合金膜は２０ａｔｏｍｉｃ％ないし８０ａｔｏｍｉｃ％の濃度を有するテルル（Ｔｅ）、５ａｔｏｍｉｃ％ないし５０ａｔｏｍｉｃ％の濃度を有するアンチモン（Ｓｂ）、及び０ａｔｏｍｉｃ％よりも大きくて７５ａｔｏｍｉｃ％とは同じか、小さな濃度を有するゲルマニウム（Ｇｅ）を含むことができる。さらに、前記相変化物質膜１１４は窒素及びシリコンの中から少なくとも一つ以上でドーピングされたＧＳＴ合金膜から形成することができる。
【００４４】
前記相変化物質膜１１４としては、上述のＧＳＴ合金膜の他にも、Ａｓ−Ｓｂ−Ｔｅ、Ｓｎ−Ｓｂ−Ｔｅ、Ｓｎ−Ｉｎ−Ｓｂ−Ｔｅ、Ａｓ−Ｇｅ−Ｓｂ−Ｔｅを用いることができる。
【００４５】
相変化物質膜１１４は、Ｔａ−Ｓｂ−Ｔｅ、Ｎｂ−Ｓｂ−Ｔｅ（ｎｏｉｂｉｕｍ−ａｎｔｉｍｏｎｙ−ｔｅｌｌｕｒｉｕｍ）、Ｖ−Ｓｂ−Ｔｅ（ｖａｎａｄｉｕｍ−ａｎｔｉｍｏｎｙ−ｔｅｌｌｕｒｉｕｍ）などのようなＶＡグループ−アンチモン（Ａｎｔｉｍｏｎｙ）−テルル（Ｔｅｌｌｕｒｉｕｍ）の要素（ｅｌｅｍｅｎｔ）、または、Ｔａ−Ｓｂ−Ｓｅ（ｔａｎｔａｌｕｍ−ａｎｔｉｍｏｎｙ−ｓｅｌｅｎｉｕｍ）、Ｎｂ−Ｓｂ−Ｓｅ、Ｖ−Ｓｂ−ＳｅなどのようなＶＡグループ−アンチモン（Ａｎｔｉｍｏｎｙ）−セレ二ウム（ｓｅｌｅｎｉｕｍ）の要素などを含むことができる。
【００４６】
さらに、相変化物質膜は、Ｗ−Ｓｂ−Ｔｅ（ｔｕｎｇｓｔｅｎ−ａｎｔｉｍｏｎｙ−ｔｅｌｌｕｒｉｕｍ）、Ｍｏ−Ｓｂ−Ｔｅ、Ｃｒ−Ｓｂ−Ｔｅ、Ｗ−Ｓｂ−Ｓｅ、Ｍｏ−Ｓｂ−ＳｅまたはＣｒ−Ｓｂ−Ｓｅなどのような第３合金（ｔｅｒｔｉａｒｙ  ａｌｌｏｙ）において周期律表のアンチモンなどのＶＡグループと硫黄（ｓｕｌｆｕｒ）、セレ二ウムまたはテルルなどの各ＶＩＡグループから一つの要素（ｅｌｅｍｅｎｔ）と合金された物質を含むことができる。
【００４７】
さらに、相変化物質膜で使われるカルコゲナイド膜（ｃｈａｌｃｏｇｅｎｉｄｅ  ｌａｙｅｒ）は、Ｇａ−Ｓｂ、Ｉｎ−Ｓｂ、Ｉｎ−Ｓｅ、Ｓｂ−ＴｅまたはＧｅ−Ｔｅ合金の中から一つ以上、またはそれ以上の２次（ｂｉｎａｒｙ）相変化カルコゲナイド合金とすることができる。
【００４８】
前記相変化物質膜１１４はスパッタリング法によって蒸着することができる。この場合、前記スパッタリング法が有する不良なステップカバレージのために、前記相変化物質膜１１４がコンフォーマルに蒸着することを難しくする。その結果、図５で示すように、蒸着された相変化物質膜はビアホール１１２の隣接した上部のリップ（ｌｉｐ）または端部分Ｃにオーバーハングが形成できる。よって、相変化物質膜１１４を引き続いてスパッタ（ｓｐｕｔｔｅｒ）蒸着することになると、ビアホール１１２の開口はボイドのような欠陷が発生することがあるので、ビアホールが完全に埋め込まれる前に閉められることもある。
【００４９】
図１及び図６を参照すると、前記ビアホール１１２の上部の角部分Ｃ及びモールディング絶縁膜１０８上に形成されている前記相変化物質膜１１４を除去し少なくとも前記ビアホール１１２の基底面上に残存する相変化物質膜パターン１１４’を形成する（Ｓ６）。前記相変化物質膜１１４を除去することは、イオンビームエッチング（ｉｏｎ  ｂｅａｍ  ｅｔｃｈ；ＩＢＥ）工程Ｓ６によって実行することができる。前記イオンビームエッチング工程Ｓ６は通常のプラズマ方式のブランケット異方性（ａｎｉｓｏｔｒｏｐｉｃ）エッチング工程とは異なって、イオンビームがビアホール１１２の縦軸からオフセットされることによって、半導体基板上に入射されるイオンビームの入射角はセットされるか、または調節することができる。
【００５０】
本発明の実施例によれば、前記イオンビーム１１６は前記ビアホール１１２の開放軸Ｘと所定角度を成すように前記相変化物質膜１１４上に入射される。すなわち、前記イオンビーム１１６は（ビアホール内に残留する相変化物質膜１１４の部分である）前記ビアホール１１２の基底面上への入射が遮断できる範囲の入射角θを有する。すなわち、ビアホール１１２の基底面はイオンビームの直接入射から保護される。
【００５１】
前記ビアホール１１２の開放軸Ｘは、前記ビアホール１１２の開放方向に整列され、半導体装置または他の基板表面に入射されるイオンビーム１１６が有する入射角θの基準軸となる。
【００５２】
図６に示すように前記イオンビーム１１６が所定の入射角θを有する場合、前記ビアホール１１２の基底面上に入射されるイオンビーム１１６は前記モールディング絶縁膜１０８によって遮断されて前記ビアホール１１２の上部角部分Ｃの相変化物質膜１１４はエッチングされる。その結果、前記ビアホール１１２内に相変化物質膜パターン１１４’が形成される。この場合、前記モールディング絶縁膜１０８の上部面上に形成された前記相変化物質膜は前記ビアホール１１２の上部角部分Ｃの相変化物質膜がエッチングされる間に同時にエッチングされて前記モールディング絶縁膜１０８の上部面が露出することができる。これとは違って、前記イオンビームエッチング工程Ｓ６は、前記モールディング絶縁膜１０８の上部面上の前記相変化物質膜を所定厚さで残るように実行することもできる。
【００５３】
前記イオンビーム１１６が有する入射角θは、前記ビアホール１１２の基底面への入射が遮断される角度を最小角度として有する一定範囲を有することができる。しかしながら、前記入射角θが過度に大きい場合は前記相変化物質膜１１４のエッチング率が減少することができるので、前記入射角θの最大角度は前記エッチング率を考慮して決められる。また、前記入射角θの範囲は、前記ビアホール１１２の縦横比によっても変わる。すなわち、前記ビアホール１１２の縦横比が大きくなった場合は、前記入射角θが有する最小角度が小さくもでき、それによって、前記入射角θの範囲は増加できる。好ましくは、前記イオンビーム１１６は３０°ないし８５°の入射角を有することができる。
【００５４】
図１及び図７を参照すると、図５で説明した相変化物質膜の蒸着工程Ｓ５及び図６で説明したイオンビームエッチング工程Ｓ６を順次に繰り返して実行する（Ｓ７）。その結果、前記ビアホール１１２内に少なくとも２層の前記相変化物質膜パターン１１４’からなったビアプラグ１１８が形成される。前記工程Ｓ５、Ｓ６の繰り返し回数は、前記相変化物質膜の追加蒸着の必要性、すなわち前記ビアホール内に形成されるビアプラグ１１８の厚さを考慮して決められる。この場合、前記工程Ｓ５、Ｓ６が繰り返されることによって、前記ビアホール１１２の基底面上には前記相変化物質膜パターン１１４’が積層される。その結果、前記ビアホール１１２の縦横比が小さくなって前記相変化物質膜１１４の蒸着工程Ｓ５の際、前記相変化物質膜１１４は縦横比が小さくなった前記ビアホール１１２を最も簡単に埋め込むことができる。また、前記工程Ｓ５、Ｓ６が繰り返されて前記ビアホール１１２の縦横比が減少することによって前記イオンビームエッチング工程の際、イオンビーム１１６の入射角θの最小角度は大きくなる。
【００５５】
上述のように前記イオンビームエッチング工程Ｓ６が前記モールディング絶縁膜１０８の上部面上の前記相変化物質膜を所定厚さ残るように実行する場合、前記工程Ｓ５、Ｓ６を繰り返すことで、前記モールディング絶縁膜１０８の上部面上に残存する前記相変化物質膜は最終的に実行されるイオンビームエッチング工程の間に除去されることになる。このようにすることによって、前記イオンビームエッチング工程Ｓ６の際、前記モールディング絶縁膜１０８を構成する絶縁物質が前記相変化物質膜パターン１１４’の上部面にリスパッタリング（ｒｅｓｐｕｔｔｅｒｉｎｇ）されるのを防ぐことができる。
【００５６】
本発明によると、相変化物質膜の蒸着工程Ｓ５及びイオンビームエッチング工程Ｓ６を繰り返してビアプラグを形成する。その結果、前記ビアホール１１２が５０ｎｍ以下の小さな直径を有する場合にもボイドのような欠陷のないビアプラグを信頼性と共に形成することができる。また、ＣＭＰ工程を実施しなくて前記ビアホール１１２内に前記相変化物質膜パターン１１４’からなる前記ビアプラグ１１８を形成することができるので、従来のように前記ＣＭＰ工程中に相変化物質膜が損失されることを防ぐことができる。
【００５７】
一方、前記相変化物質膜の蒸着工程Ｓ５及び前記イオンビームエッチング工程Ｓ６は図９に示すようにスパッタリングチャンバ５ａ，５ｂ及びイオンビームエッチングチャンバ３ａ，３ｂがトランスファチャンバ１にクラスタ形態で接続された多チャンバ装置内で実行することができる。参照番号７ａ及び７ｂはロードロックを示す。
【００５８】
図１０は、図９のイオンビームエッチングチャンバを例示的に簡略に示す断面図である。
【００５９】
図１０を参照すると、イオンビームエッチングチャンバ３ａ，３ｂ内のサセプター１０上に半導体ウエハＷが固定される。前記半導体ウエハＷ上には、図５で説明したように相変化物質膜（図５の１１４）が蒸着されている。イオンビームエッチングは前記イオンビームエッチングチャンバ３ａ，３ｂの上部に配置されたイオンガン２０から放出される高エネルギーのイオンビーム１１６によって実行される。前記イオンビーム１１６はアルゴンイオンのようなスパッタイオンを含む。この場合、図１０に示すように前記イオンビームエッチングが進行される間に前記サセプター１０は回転する。その結果、前記ビアホール１１２の上部の角部分Ｃに形成されたオーバーハングが均一で効果的に除去することができる。
【００６０】
図１及び図８を参照すると、前記相変化物質膜パターン１１４’からなっている前記ビアプラグ１１８を形成した後、前記モールディング絶縁膜１０８上に前記ビアプラグ１１８と接触する上部電極１２０を形成する。前記上部電極１２０は前記ビアプラグ１１８を有する半導体基板上にチタンナイトライド膜（ＴｉＮ  ｌａｙｅｒ）のような上部電極用の導電膜を形成し、前記上部電極用の導電膜をパターニングして形成することができる。前記上部電極用の導電膜は異方性エッチング工程によってパターニングされることができる。本発明によれば、前記相変化物質膜パターン１１４’からなっている前記ビアプラグ１１８が前記ビアホール１１２内に信頼性を持ち形成される。よって、従来と違って前記相変化物質膜パターン１１４’は異方性エッチングを経験することはない。したがって、異方性エッチングによるエッチング損傷により前記相変化記憶素子の動作特性が劣化されることを防ぐことができる。
【図面の簡単な説明】
【００６１】
【図１】本発明の一実施例による相変化記憶素子の製造方法を説明するための工程フローチャートである。
【図２】本発明の一実施例による相変化記憶素子の製造方法を説明するための断面図である。
【図３】本発明の一実施例による相変化記憶素子の製造方法を説明するための断面図である。
【図４】本発明の一実施例による相変化記憶素子の製造方法を説明するための断面図である。
【図５】本発明の一実施例による相変化記憶素子の製造方法を説明するための断面図である。
【図６】本発明の一実施例による相変化記憶素子の製造方法を説明するための断面図である。
【図７】本発明の一実施例による相変化記憶素子の製造方法を説明するための断面図である。
【図８】本発明の一実施例による相変化記憶素子の製造方法を説明するための断面図である。
【図９】本発明の一実施例に用いられる多チャンバ装置の概略的な横断面図である。
【図１０】図９のイオンビームエッチングチャンバを例示的に簡略に示した断面図である。
【符号の説明】
【００６２】
１：トランスファチャンバ
１０：サセプター
１００：半導体基板
１０２：層間絶縁膜
１０４：下部電極コンタクトプラグ
１０６：下部電極
１０８：モールディング絶縁膜
１０８’：予備ビアホール
１１０：スペーサ絶縁膜
１１０’：スペーサ
１１２：ビアホール
１１４：相変化物質膜
１１４’：相変化物質膜パターン
１１６：イオンビーム
１１８：ビアプラグ
１２０：上部電極
【図１】
2006060235.tif 000003
【図２】
2006060235.tif 000004
【図３】
2006060235.tif 000005
【図４】
2006060235.tif 000006
【図５】
2006060235.tif 000007
【図６】
2006060235.tif 000008
【図７】
2006060235.tif 000009
【図８】
2006060235.tif 000010
【図９】
2006060235.tif 000011
【図１０】
2006060235.tif 000012