(57)【要約】【課題】ＨＢＴのオン耐圧を高めることで、ＨＢＴの出力特性及び大きなインピーダンス不整合（高ＶＳＷＲ）に耐えるＨＢＴの能力を向上させた、優れたオン耐圧ＶＣＥを備えたヘテロ接合バイポーラトランジスタ（ＨＢＴ）を提供する。【解決手段】ＨＢＴのコレクタ領域を構成するコレクタ層とサブコレクタ層との接合部近辺における高電界を抑制することによって、オン耐圧を向上させる。【選択図】図１  
2006060221.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
上記基板の上に形成され、第１材料により形成されると共にそれぞれ不純物濃度が異なる複数の層からなるコレクタ領域と、
上記コレクタ領域の上に形成され、上記第１材料により形成された少なくとも一つの層を有するベース領域と、
上記ベース領域の上に形成され、第２材料により形成された少なくとも一つの層を有するエミッタ領域と、
上記エミッタ領域の上に形成され、上記第１材料により形成された第１層及び第３材料により形成された第２層を有するコンタクト領域とを備え、
上記コレクタ領域は、コレクタ領域を形成する上記複数の層の内の２つの層の近傍の電界を弱めて、オン耐圧を改善することを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項２】
請求項１に記載のヘテロ接合バイポーラトランジスタにおいて、
上記基板は半絶縁性材料で形成されている。
【請求項３】
請求項１に記載のヘテロ接合バイポーラトランジスタにおいて、
上記第１材料はＧａＡｓである。
【請求項４】
請求項１に記載のヘテロ接合バイポーラトランジスタにおいて、
上記コレクタ領域は、上記複数の層として、
上記第１材料により形成されたサブコレクタ層と、
上記第１材料により形成された第１コレクタ層と、
上記第１材料により形成された第２コレクタ層と、
上記第１材料により形成された第３コレクタ層とを備える。
【請求項５】
請求項４に記載のヘテロ接合バイポーラトランジスタにおいて、
上記第１コレクタ層の厚さは、約２００ｎｍ〜約４００ｎｍである。
【請求項６】
請求項４に記載のヘテロ接合バイポーラトランジスタにおいて、
上記第２コレクタ層の厚さは、約２００ｎｍ〜約４００ｎｍである。
【請求項７】
請求項４に記載のヘテロ接合バイポーラトランジスタにおいて、
上記第３コレクタ層の厚さは、約１００ｎｍ〜約５００ｎｍである。
【請求項８】
請求項１記載のヘテロ接合バイポーラトランジスタにおいて、
上記第２材料は、ＩｎＧａＰである。
【請求項９】
請求項１に記載のヘテロ接合バイポーラトランジスタにおいて、
上記第２材料は、ＡｌｘＧａ１−ｘＡｓ（ただし、０＜ｘ＜０．３５）である。
【請求項１０】
請求項１に記載のヘテロ接合バイポーラトランジスタにおいて、
上記第２材料は、（ＡｌｘＧａ１−ｘ）０．４９Ｉｎ０．５１Ｐ（ただし、０＜ｘ＜０．３５）である。
【請求項１１】
請求項１に記載のヘテロ接合バイポーラトランジスタにおいて、
上記第３材料はＩｎ０．５Ｇａ０．５Ａｓである。
【請求項１２】
基板と、
上記基板の上に形成され、第１材料により形成された複数の層と第２材料により形成された層とからなると共に各層はそれぞれ不純物濃度が異なるコレクタ領域と、
上記コレクタ領域の上に形成され、上記第１材料により形成された少なくとも一つの層を有するベース領域と、
上記ベース領域の上に形成され、第３材料により形成された少なくとも一つの層を有するエミッタ領域と、
上記エミッタ領域の上に形成され、上記第１材料により形成された第１層及び第４材料により形成された第２層を有するコンタクト領域とを備え、
上記コレクタ領域は、上記コレクタ領域を構成する上記複数の層の内の２つの隣り合う層の近傍の電界を弱めて、オン耐圧を改善することを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項１３】
請求項１２に記載のヘテロ接合バイポーラトランジスタにおいて、
上記第１材料はＧａＡｓである。
【請求項１４】
請求項１２に記載のテロ接合バイポーラトランジスタにおいて、
上記第２材料はＡｌＧａＡｓである。
【請求項１５】
請求項１２に記載のヘテロ接合バイポーラトランジスタにおいて、
上記第３材料はＩｎＧａＰである。
【請求項１６】
請求項１２に記載のヘテロ接合バイポーラトランジスタにおいて、
上記第４材料はＩｎ０．５Ｇａ０．５Ａｓである。
【請求項１７】
請求項１２に記載のヘテロ接合バイポーラトランジスタにおいて、
上記コレクタ領域は、上記複数の層として、
上記第１材料により形成されたサブコレクタ層と、
上記第１材料により形成された第１コレクタ層と、
上記第１材料により形成された第２コレクタ層とを備える。
【請求項１８】
請求項１７に記載のヘテロ接合バイポーラトランジスタにおいて、
上記第１コレクタ層の厚さは、約２００ｎｍ〜約４００ｎｍである。
【請求項１９】
請求項１７に記載のヘテロ接合バイポーラトランジスタにおいて、
上記第２コレクタ層の厚さは、約２００ｎｍ〜約４００ｎｍである。
【請求項２０】
請求項１７に記載のヘテロ接合バイポーラトランジスタにおいて、
上記サブコレクタ層の厚さは、約１００ｎｍ〜約５００ｎｍである。
【請求項２１】
請求項１７に記載のヘテロ接合バイポーラトランジスタにおいて、
上記コレクタ領域において、上記第２材料により形成された層の厚さは、約２００ｎｍである。
【請求項２２】
請求項１７に記載のヘテロ接合バイポーラトランジスタにおいて、
上記基板は半絶縁性材料で形成されている。
【請求項２３】
基板と、
上記基板の上に形成され、第１材料により形成された第１層と上記第１材料により形成された少なくとも一つの第２層とを有し、この第２層のドーピング濃度は、一方の表面から他方の表面に向けて徐々に変化するコレクタ領域と、
上記コレクタ領域の上に形成され、上記第１材料により形成された少なくとも一つの層を有するベース領域と、
上記ベース領域の上に形成され、第２材料により形成された少なくとも一つの層を有するエミッタ領域と、
上記エミッタ領域の上に形成され、上記第１材料により形成された第１層及び第３材料により形成された第２層を有するコンタクト領域とを備え、
上記コレクタ領域は、上記第１層の一方の表面とそれに隣接する上記第２層の表面の近傍の電界を弱めて、オン耐圧を改善することを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項２４】
請求項２３に記載のヘテロ接合バイポーラトランジスタにおいて、
上記第１材料はＧａＡｓである。
【請求項２５】
請求項２３に記載のヘテロ接合バイポーラトランジスタにおいて、
上記コレクタ領域の一部を構成する上記第２層の上記ドーピング濃度は、上記ベース領域側の表面から上記第１層側の表面に向けて増加する。
【請求項２６】
請求項２３に記載のヘテロ接合バイポーラトランジスタにおいて、
上記コレクタ領域の上記第１層は、サブコレクタ層を構成する。
【請求項２７】
請求項２３に記載のヘテロ接合バイポーラトランジスタにおいて、
上記コレクタ領域の上記第２層は、コレクタ層を構成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体トランジスタに関し、より詳細には、ヘテロ接合バイポーラトランジスタに関する。
【背景技術】
【０００２】
ヘテロ接合バイポーラトランジスタ（以下、ＨＢＴと称す）は、より普及している金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）や、或いは、従来のホモ接合バイポーラトランジスタ（例えばｐｎｐ、ｎｐｎシリコントランジスタ）さえよりも、はるかに速い高速動作を提供する。ＨＢＴは、高速、且つ高い電流駆動性能、低１／ｆノイズレベルを提供するので、無線通信システム、衛星放送システム、自動車衝突回避システム、衛星利用測位システム、その他の高周波アプリケーションにおいて、集積スイッチング装置やパワーアンプ素子用として、普及しはじめている。ＨＢＴの使用は、例えば無線電話や、無線方式でネットワークと通信できるその他の電子機器のような、無線電子機器の設計・製造現場において、増加し続けている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
大きな電圧振幅に耐えるアンプの能力（the amplifier’s ability to withstand large voltage swings）と共にパワーアンプの出力特性は、全ての無線電子機器と同様に、携帯無線機器の設計者および消費者の両者にとって関心深いことである。例えば、電力性能や高周波性能を最大化し、広帯域幅動作性能を最大限に発揮させるＨＢＴパワーアンプを装置に一つ以上設けることによって、無線電子機器の出力や信頼性を最大化することが望まれる。無線電子機器にオン耐圧性能（on-state breakdown capability）を向上させたＨＢＴパワーアンプを設けることによって、アンプの大きな電圧振幅に耐える能力が改善され、しばしばアンプの信頼性が向上する。そのように、オン耐圧性能を向上させたＨＢＴパワーアンプを使用することによって、出力特性や、耐久性（ruggedness）、すなわち大きな電圧振幅に耐えるアンプの能力が改善され、それにより、例えばグローバル・システム・フォー・モバイル・コミュニケーションズ（ＧＳＭ）のようなデジタル無線電話規格に対応する携帯電話に恩恵がもたらされる。さらに、ＨＢＴパワーアンプの選択された領域の中の電界の強度を下げることによって（by lowering the intensity of electric fields within a selected region of the HBT power amplifier）、無線電子機器の中に設けられたＨＢＴパワーアンプの信頼性を増加させることが望まれる。
【課題を解決するための手段】
【０００４】
本発明は、デジタル無線情報を伝達する電子機器に関連する上述の問題に対して取り組んだものである。本発明は、改善されたコレクタ・エミッタ間のオン耐圧（on-state breakdown voltage）ＶＣＥを備え、それにより、さまざまなメリットの中で特に、改善された出力特性および改善された大きな電圧振幅に耐える能力を備えた、ＧａＡｓ系ＨＢＴパワーアンプの構造を開示している。ＨＢＴデバイスのそれらの改善は、ＨＢＴデバイスが高電流密度かつ高電圧駆動で動作している時にコレクタ層とサブコレクタ層との接合部近辺の高電界を抑制することによって達成される。本発明では、コレクタ層とサブコレクタ層との接合部の近辺に高ドーピングレベルの層、あるいはバンドギャップの広い材料からなる層を設ける（挿入する）ことによって、コレクタ層とサブコレクタ層との接合部近辺の高電界を抑制し、その結果、改善されたオン耐圧を備えたＨＢＴデバイスを提供している。
【０００５】
本発明の一実施例では、オン耐圧を改善するために、コレクタ領域を形成する複数の層のうちの２つの層の近傍の電界を弱めるように構成されたコレクタ領域を備えたＨＢＴが開示されている。そのＨＢＴは、基板と、コレクタ領域と、ベース領域と、エミッタ領域と、コンタクト領域とを含む。コレクタ領域は、上記基板の上に形成され、第１材料により形成された複数の層を含む。各層は、それぞれ不純物濃度が異なっている。ベース領域は、上記コレクタ領域の上に形成され、上記第１材料により形成された少なくとも一つの層を有する。エミッタ領域は、上記ベース領域の上に形成され、第２材料により形成された少なくとも一つの層を有し、コンタクト領域は、上記エミッタ領域の上に形成され、上記第１材料により形成された第１層および第３材料により形成された第２層を有する。
【０００６】
上記コレクタ領域は、第１材料のサブコレクタ層と、第１材料の第１コレクタ層と、第１材料の第２コレクタ層と、第１材料の第３コレクタ層とを含む。上記第１材料は、ＧａＡｓを含む。
【０００７】
上記第１コレクタ層は、厚さが約２００ｎｍであり、約７×１０１６ｃｍ−３〜約１０×１０１６ｃｍ−３（１×１０１７ｃｍ−３）の間のドナー不純物濃度を有する。上記第２コレクタ層の厚さは約２００ｎｍである。上記第３コレクタ層の厚さは約４００ｎｍである。
【０００８】
上記第２材料はＩｎＧａＰを含み、上記第３材料はＩｎ０．５Ｇａ０．５Ａｓを含む。
【０００９】
本発明の別の一実施例においては、オン耐圧を改善するために、コレクタ領域を形成する複数の層のうちの２つの層の近傍の電界を弱めるように構成されたコレクタ領域を備えたＨＢＴが開示されている。そのＨＢＴは、基板と、コレクタ領域と、ベース領域と、エミッタ領域と、コンタクト領域とを含む。コレクタ領域は、上記基板の上に形成され、第１材料により形成された複数の層を含む。各層は、それぞれ不純物濃度が異なっている。ベース領域は、上記コレクタ領域の上に形成され、上記第１材料により形成された少なくとも一つの層を有する。エミッタ領域は、上記ベース領域の上に形成され、第２材料により形成された少なくとも一つの層を有し、コンタクト領域は、上記エミッタ領域の上に形成され、上記第１材料により形成された第１層および第３材料により形成された第２層を有する。
【００１０】
上記コレクタ領域は、第１材料のサブコレクタ層と、第１材料の第１コレクタ層と、第１材料の第２コレクタ層と、第１材料の第３コレクタ層とを含む。第１材料は、ＧａＡｓを含む。
【００１１】
上記第１コレクタ層は、厚さが約２００ｎｍであり、７×１０１６ｃｍ−３〜１０×１０１６ｃｍ−３（１×１０１７ｃｍ−３）のドナー不純物濃度を有する。上記第２コレクタ層の厚さは約２００ｎｍである。上記第３コレクタ層の厚さは約４００ｎｍである。
【００１２】
上記第２材料はＡｌｘＧａ１−ｘＡｓ（ただし０＜ｘ＜０．３５）を含み、上記第３材料はＩｎ０．５Ｇａ０．５Ａｓを含む。
【００１３】
本発明の別の一実施例においては、オン耐圧を改善するために、コレクタ領域を形成する複数の層のうちの２つの層の近傍の電界を弱めるように構成されたコレクタ領域を備えたＨＢＴが開示されている。そのＨＢＴは、基板と、コレクタ領域と、ベース領域と、エミッタ領域と、コンタクト領域とを含む。コレクタ領域は、上記基板の上に形成され、第１材料により形成された複数の層を含む。第１材料の各層は、別個の不純物濃度を有する。ベース領域は、上記コレクタ領域の上に形成され、上記第１材料により形成された少なくとも一つの層を有する。エミッタ領域は、上記ベース領域の上に形成され、第２材料により形成された少なくとも一つの層を有し、コンタクト領域は、上記エミッタ領域の上に形成され、上記第１材料により形成された第１層および第３材料により形成された第２層を有する。
【００１４】
上記コレクタ領域は、第１材料のサブコレクタ層と、第１材料の第１コレクタ層と、第１材料の第２コレクタ層と、第１材料の第３コレクタ層とを含む。第１材料は、ＧａＡｓを含む。
【００１５】
上記第１コレクタ層は、厚さが約２００ｎｍであり、７×１０１６ｃｍ−３〜１０×１０１６ｃｍ−３（１×１０１７ｃｍ−３）の間のドナー不純物濃度を備える。上記第２コレクタ層の厚さは約２００ｎｍである。第３コレクタ層の厚さは約４００ｎｍである。
【００１６】
上記第２材料は（ＡｌｘＧａ１−ｘ）０．４９Ｉｎ０．５１Ｐ（０＜ｘ＜０．３５）を含み、上記第３材料はＩｎ０．５Ｇａ０．５Ａｓを含む。
【００１７】
本発明の別の実施例においては、コレクタ領域を形成する複数の層のうちの２つの隣り合う層の近傍の電界を弱めるよう構成されたコレクタ領域を備えたＨＢＴが開示されている。その電界を弱めることにより、ＨＢＴのコレクタ−エミッタ間のオン耐圧ＶＣＥが改善される。そのＨＢＴは、基板と、コレクタ領域と、ベース領域と、エミッタ領域と、コンタクト領域とを含む。
【００１８】
上記コレクタ領域は、上記基板の上に形成され、第１材料により形成された複数の層と第２材料により形成された層を含む。上記第１および第２材料により形成された各層は、それぞれ不純物濃度が異なっている。ベース領域は、上記コレクタ領域の上に形成され、上記第１材料により形成された少なくとも一層を有する。上記エミッタ領域は、上記ベース領域の上に形成され、第３材料により形成された少なくとも一層を含む。コンタクト領域は、上記エミッタ領域の上に形成され、上記第１材料により形成された第１層および第４材料により形成された第２層を含む。
【００１９】
上記第１材料は、ＧａＡｓを含む。上記第２材料は、ＡｌＧａＡｓを含む。上記第３材料はＩｎＧａＰを含む。上記第４材料は、Ｉｎ０．５Ｇａ０．５Ａｓを含む。
【００２０】
上記コレクタ領域を構成する上記複数の層は、上記第１材料により形成されたサブコレクタ層と、上記第１材料により形成された第１コレクタ層と、上記第１材料により形成された第２コレクタ層を含む。
【００２１】
上記第１コレクタ層の厚さは約２００ｎｍ、上記第２コレクタ層の厚さは約４００ｎｍである。上記サブコレクタ層の厚さは約４００ｎｍである。上記コレクタ領域を形成する上記第２材料により形成された層は、厚さが約２００ｎｍで、約７×１０１６ｃｍ−３〜約１０×１０１６ｃｍ−３（１×１０１７ｃｍ−３）の間のドナー不純物濃度を備える。
【００２２】
本発明の上述の目的および他の目的、特徴、利点は、以下の記述や添付の図面から明らかになるであろう。なお、以下の記述および図面において、異なる図面全体にわたって、同様の参照文字は同じ部分を言及している。図面は、本発明の原理を説明するものであって、本発明を減縮するためのものではない。
【発明を実施するための最良の形態】
【００２３】
本発明の化合物半導体デバイスであるＨＢＴは、改善されたＶＣＥを実現するために、デバイスのコレクタ層とサブコレクタ層との接合部の近辺に、高ドープ層か、バンドギャップの広い材料により形成された層の何れかを、使用する。本発明のＨＢＴによって実現された改善されたＶＣＥは、大きな電圧不整合（large voltage mismatch）に耐えるデバイスの能力（換言すれば、高いＶＳＷＲ（電圧定在波比）に耐えるデバイスの能力）と共にデバイスの出力特性を改善する。当業者ならば、パワーアンプが動作中に著しい変化を被った時に、パワーアンプのインピーダンス不整合が非常に高くなる得る（例えば、ＶＳＷＲ＞１０）ということがわかるであろう。本発明の教示は、そのような事態もかかわらず、ＶＳＷＲ＞１５で、ＶＣＥが５Ｖよりも大きい状態で動作することができるパワーアンプを提供するのに適したＨＢＴの構造を開示する。
【００２４】
改良されたオン耐圧ＶＣＥは、ＨＢＴのコレクタ層とサブコレクタ層との接合部近辺の高電界を抑制する、あるいは弱めることによりもたらされる。すなわち、コレクタ層とサブコレクタ層との接合部の電界は、２×１０４Ｖ／ｃｍ未満に低減される。
【００２５】
本発明のＨＢＴは、当該ＨＢＴがパワーアンプとして動作するアプリケーションの中で使用されるのが特に好ましく、ＧａＡｓ系材料から製造される。具体的にいうと、以下で述べる本発明の各実施形態は、例えば、携帯電話や、無線モデムを備えたラップトップ型コンピュータ、その他の民生用あるいは非民生用（例えば、軍用）の携帯装置のようなもの、あるいはデジタルデータの転送をサポートする他の同様の無線通信アプリケーションのような、携帯用あるいはモバイル用電子機器の中で使用される、ＧａＡｓ系ＨＢＴ向きのものである。例えばそのような携帯機器の一つには、データをデジタル化して圧縮し、そのデータを、デジタル化され圧縮された他のデータストリームと、各々自身のタイムスロットの中で、チャネルを越えて無線方式で伝送するように構成された携帯電話がある。本発明のＨＢＴは、以下でより詳細に述べる模範的な実施例の中で説明されるように、ある選択されたアプリケーションに適するように構成可能である。
【００２６】
本発明のＨＢＴは、ＧＳＭに準拠した無線通信ネットワークの中でデータを伝送することのできる電子機器を設計するエンジニアに大きな恩恵をもたらす。本発明のＨＢＴは、デバイスのオン耐圧を高めて改善することができ、デバイスの出力特性や大きな電圧振幅に耐えるデバイスの能力を改善する。本発明のＨＢＴは、デバイスが高電流密度且つ高電圧駆動で動作されている時に、ＨＢＴデバイスのコレクタ層とサブコレクタ層との接合部近辺で生じる電界の強さを抑制、弱化させることによって、ＧａＡｓ系ＨＢＴのオン耐圧を高め、オン耐圧を改善することができる。例えば、オン耐圧の改善は、電流密度が２０ｋＡ／ｃｍ２〜１００ｋＡ／ｃｍ２で、かつＶＣＥが５Ｖ〜１６Ｖの時に実現される。このように、本発明のＧａＡｓ系ＨＢＴは、無線方式でデジタル化され圧縮されたデータを伝送するアプリケーションによく適している。
【００２７】
図１は、本発明の第１の実施形態に係るＨＢＴの断面図を示す。このＨＢＴ１０は、ＧａＡｓ基板１２の上に形成されており、コレクタ領域Ｃと、ベース領域Ｂと、エミッタ領域Ｅと、コンタクト領域ＣＯとを備える。ＨＢＴ１０のコレクタ領域Ｃは、サブコレクタ層１４と、第１コレクタ層１６と、第２コレクタ層１８と、第３コレクタ層２０とを備える。ＨＢＴ１０のベース領域Ｂは、ベース層２２を備える。同様に、ＨＢＴ１０のエミッタ領域Ｅはエミッタ層２４を備える。ＨＢＴ１０のコンタクト領域ＣＯは、第１コンタクト層２６と、第２コンタクト層２８とを備える。ＨＢＴ１０はさらに、第２コンタクト層２８の一部の上に形成されたエミッタ電極３４と、ベース層２２の一部の上に形成されたベース電極３２Ａ，３２Ｂと、サブコレクタ層１４の一部の上に形成されたコレクタ電極３０Ａ，３０Ｂを備える。
【００２８】
より詳細には、サブコレクタ層１４は、半絶縁性ＧａＡｓ基板１２の上にＧａＡｓから形成された層である。サブコレクタ層１４の厚さは約４００ｎｍで、約４×１０１８ｃｍ−３のドナー不純物濃度を有する。
【００２９】
第１コレクタ層１６はサブコレクタ層１４の一部の上にＧａＡｓにより形成されている。第１コレクタ層１６は、約２００ｎｍ〜約４００ｎｍの範囲の厚さを持つことができる。また、第１コレクタ層１６は、約７×１０１６ｃｍ−３〜約１０×１０１６ｃｍ−３の間のドナー不純物濃度を持つことができる。一実施例としては、第１コレクタ層１６は、厚さが約２００ｎｍで、ドナー不純物濃度が約７×１０１６ｃｍ−３である。
【００３０】
第２コレクタ層１８は、第１コレクタ層１６の上にＧａＡｓにより形成されている。第２コレクタ層１８の厚さは、約２００ｎｍ〜約４００ｎｍの範囲で１ｎｍ刻みで調整（in 1 nm increments or decrements）することができる。第２コレクタ層１８のドナー不純物濃度は、約４×１０１６ｃｍ−３〜約７×１０１６ｃｍ−３の間とすることができる。一実施例としては、第２コレクタ層１８は、厚さが約２００ｎｍで、ドナー不純物濃度が約５×１０１６ｃｍ−３である。
【００３１】
第３コレクタ層２０は、第２コレクタ層１８の上にＧａＡｓにより形成される。第３コレクタ層２０の厚さは、約１００ｎｍ〜約５００ｎｍの間である。厚さは、１ｎｍ刻みで増減することができる。第３コレクタ層２０のドナー不純物濃度は、約０．５×１０１６ｃｍ−３〜約４×１０１６ｃｍ−３の間である。一実施例としては、第３コレクタ層２０は、厚さが約４００ｎｍで、ドナー不純物濃度は、約１×１０１６ｃｍ−３である。
【００３２】
ベース層２２については、ｐ＋型ＧａＡｓ層が、第３コレクタ層２０の上に、約１００ｎｍの厚さを持つように形成されている。ベース層２２は、約１×１０１９ｃｍ−３〜約５×１０１９ｃｍ−３の間の不純物濃度を有するように不純物が注入されている。
【００３３】
エミッタ層２４については、ｎ＋型ＩｎＧａＰ層がベース層２２の一部の上に形成されており、厚さが約５０ｎｍで、ドナー不純物濃度が約３×１０１７ｃｍ−３である。
【００３４】
第１コンタクト層２６は、濃度が約４×１０１８ｃｍ−３となるようｎ型不純物が注入されたＧａＡｓにより形成されている。第１コンタクト層２６は、エミッタ層２４の上に、厚さが約１００ｎｍとなるように形成されている。第２コンタクト層２８は、第１コンタクト層２６の上に形成されており、約１×１０１９ｃｍ−３以上の濃度のｎ型不純物が注入されたＩｎ０．５Ｇａ０．５Ａｓにより形成されている。
【００３５】
上記ＨＢＴの実施形態におけるオン耐圧ＶＣＥの改善は、サブコレクタ層の近辺に高ドープのコレクタ層を挿入し、ＨＢＴ１０のコレクタ層１８とサブコレクタ層１４との接合部における電界を弱めることによって達成されている。サブコレクタ層１４とコレクタ層１８との間に、約７×１０１６ｃｍ−３〜約１０×１０１６ｃｍ−３の間のドナー不純物濃度をもったコレクタ層１６を導入することにより、コレクタ層とサブコレクタ層との接合部での電界が弱められ、それにより、その接合部でのアバランシェブレークダウンの発生が避けられる。
【００３６】
サブコレクタ層１４とコレクタ層の接合部における電界は、約６×１０４Ｖ／ｃｍ〜約８×１０４Ｖ／ｃｍの間から、約２×１０４Ｖ／ｃｍ〜約３×１０４Ｖ／ｃｍのレベルへと弱められる。電界が減少した結果、コレクタ電流密度が約８０ｋＡ／ｃｍ２の時に、オン耐圧ＶＣＥ値が約９Ｖ〜約１０Ｖの間に改善される。その結果、ＨＴＢ１０はオン耐圧ＶＣＥの改善を実現することができ、出力特性や大きな電圧振幅に耐える能力が改善され、デバイスの信頼性と動作性能の改善がもたらされる。
【００３７】
図１Ａは、本発明の第２の実施形態に係るＨＢＴの断面図を示す。このＨＢＴ１０Ａは、ＧａＡｓ基板１２Ａの上に形成されており、コレクタ領域Ｃと、ベース領域Ｂと、エミッタ領域Ｅと、コンタクト領域ＣＯとを備える。ＨＢＴ１０Ａのコレクタ領域Ｃは、サブコレクタ層１４Ａと、第１コレクタ層１６Ａと、第２コレクタ層１８Ａと、第３コレクタ層２０Ａとを備える。ＨＢＴ１０Ａのベース領域Ｂは、ベース層２２Ａを備える。同様に、ＨＢＴ１０Ａのエミッタ領域Ｅはエミッタ層２４Ａを備える。ＨＢＴ１０Ａのコンタクト領域ＣＯは、第１コンタクト層２６Ａと、第２コンタクト層２８Ａとを備える。ＨＢＴ１０Ａはさらに、第２コンタクト層２８Ａの一部の上に形成されたエミッタ電極３４Ａと、ベース層２２Ａの一部の上に形成されたベース電極３２Ｃ，３２Ｄと、サブコレクタ層１４Ａの一部の上に形成されたコレクタ電極３０Ｃ，３０Ｄを備える。
【００３８】
より詳細には、サブコレクタ層１４Ａは、半絶縁性ＧａＡｓ基板１２Ａの上にＧａＡｓから形成された層である。サブコレクタ層１４Ａの厚さは約４００ｎｍで、約４×１０１８ｃｍ−３のドナー不純物濃度を有する。
【００３９】
第１コレクタ層１６Ａはサブコレクタ層１４Ａの一部の上にＧａＡｓにより形成されている。第１コレクタ層１６Ａは、約２００ｎｍ〜約４００ｎｍの範囲の厚さを持つことができる。第１コレクタ層１６Ａは、約７×１０１６ｃｍ−３〜約１０×１０１６ｃｍ−３のドナー不純物濃度を持つことができる。一実施例としては、第１コレクタ層１６Ａは、厚さが約２００ｎｍ、ドナー不純物濃度が約７×１０１６ｃｍ−３である。
【００４０】
第２コレクタ層１８Ａは、第１コレクタ層１６Ａの上にＧａＡｓにより形成されている。第２コレクタ層１８Ａの厚さは、約２００ｎｍ〜約４００ｎｍの範囲で１ｎｍ刻みで調整可能である。第２コレクタ層１８Ａのドナー不純物濃度は、約４×１０１６ｃｍ−３〜約７×１０１６ｃｍ−３の間とすることができる。一実施例としては、第２コレクタ層１８Ａは、厚さが約２００ｎｍで、ドナー不純物濃度が約５×１０１６ｃｍ−３である。
【００４１】
第３コレクタ層２０Ａは、第２コレクタ層１８Ａの上にＧａＡｓにより形成される。第３コレクタ層２０Ａの厚さは、約１００ｎｍ〜約５００ｎｍの間である。厚さは、１ｎｍ刻みで調整することができる。第３コレクタ層２０Ａのドナー不純物濃度は、約０．５×１０１６ｃｍ−３〜約４×１０１６ｃｍ−３の間とすることができる。一実施例としては、第３コレクタ層２０Ａは、厚さが約４００ｎｍで、ドナー不純物濃度が約１×１０１６ｃｍ−３である。
【００４２】
ベース層２２Ａについては、ｐ＋型ＧａＡｓ層が第３コレクタ層２０Ａの上に、約１００ｎｍの厚さを持つように形成されている。ベース層２２Ａは、約１×１０１９ｃｍ−３〜約５×１０１９ｃｍ−３の間の不純物濃度をもつように不純物が注入されている。
【００４３】
エミッタ層２４Ａについては、ＡｌｘＧａ１−ｘＡｓ層（ただし０＜ｘ＜０．３５）がベース層２２Ａの一部の上に形成されており、厚さが約５０ｎｍで、ドーピング濃度が約３×１０１７ｃｍ−３〜１０×１０１７ｃｍ−３の間である。
【００４４】
第１コンタクト層２６Ａは、濃度が約４×１０１８ｃｍ−３となるようにｎ型不純物が注入されたＧａＡｓにより形成されている。第１コンタクト層２６Ａは、エミッタ層２４Ａの上に、約１００ｎｍの厚さを持つように形成されている。第２コンタクト層２８Ａは、第１コンタクト層２６Ａの上に形成されており、約１×１０１９ｃｍ−３以上の濃度のｎ型不純物が注入されたＩｎ０．５Ｇａ０．５Ａｓにより形成されている。
【００４５】
上記ＨＢＴの実施形態におけるオン耐圧ＶＣＥの改善は、サブコレクタ層１４Ａの近辺に高ドープのコレクタ層１６Ａを挿入し、ＨＢＴ１０Ａのコレクタ層１８Ａとサブコレクタ層１４Ａとの接合部の電界を弱めることによって達成されている。サブコレクタ層１４Ａとコレクタ層１８Ａの間に、約７×１０１６ｃｍ−３〜約１０×１０１６ｃｍ−３の間のドナー不純物濃度をもったコレクタ層１６Ａを導入することにより、コレクタ層とサブコレクタ層１４Ａとの接合部での電界が弱められ、それにより、その接合部でのアバランシェブレークダウンの発生が避けられる。
【００４６】
サブコレクタ層１４Ａとコレクタ層の接合部での電界は、約６×１０４Ｖ／ｃｍ〜約８×１０４Ｖ／ｃｍの間から、約２×１０４Ｖ／ｃｍ〜約３×１０４Ｖ／ｃｍの間のレベルへと弱まる。電界が減少した結果、コレクタ電流密度が約８０ｋＡ／ｃｍ２の時に、オン耐圧ＶＣＥ値が約９Ｖ〜約１０Ｖの間に改善される。その結果、ＨＴＢ１０Ａはオン耐圧ＶＣＥの改善を実現することができ、出力特性や大きな電圧振幅に耐える能力が改善され、デバイスの信頼性と動作性能の改善がもたらされる。
【００４７】
図１Ｂは、本発明の別の実施形態に係るＨＢＴの断面図を示す。このＨＢＴ１０Ｂは、ＧａＡｓ基板１２Ｂの上に形成されており、コレクタ領域Ｃと、ベース領域Ｂと、エミッタ領域Ｅと、コンタクト領域ＣＯとを備える。ＨＢＴ１０Ｂのコレクタ領域Ｃは、サブコレクタ層１４Ｂと、第１コレクタ層１６Ｂと、第２コレクタ層１８Ｂと、第３コレクタ層２０Ｂとを備える。ＨＢＴ１０Ｂのベース領域Ｂは、ベース層２２Ｂを備える。同様に、ＨＢＴ１０Ｂのエミッタ領域Ｅはエミッタ層２４Ｂを備える。ＨＢＴ１０Ｂのコンタクト領域ＣＯは、第１コンタクト層２６Ｂと、第２コンタクト層２８Ｂとを備える。ＨＢＴ１０Ｂはさらに、第２コンタクト層２８Ｂの一部の上に形成されたエミッタ電極３４Ｂと、ベース層２２Ｂの一部の上に形成されたベース電極３２Ｅ，３２Ｆと、サブコレクタ層１４Ｂの一部の上に形成されたコレクタ電極３０Ｅ，３０Ｆを備える。
【００４８】
より詳細には、サブコレクタ層１４Ｂは、ＧａＡｓ基板１２Ｂの上にＧａＡｓから形成された層である。サブコレクタ層１４Ｂの厚さは約４００ｎｍで、約４×１０１８ｃｍ−３のドナー不純物濃度を有する。
【００４９】
第１コレクタ層１６Ｂはサブコレクタ層１４Ｂの一部の上にＧａＡｓにより形成されている。第１コレクタ層１６Ｂは、約２００ｎｍ〜約４００ｎｍの範囲の厚さをもつことができる。また、第１コレクタ層１６Ｂは、約７×１０１６ｃｍ−３〜約１０×１０１６ｃｍ−３の間のドナー不純物濃度を持つことができる。一実施例としては、第１コレクタ層１６Ｂは、厚さが約２００ｎｍで、ドナー不純物濃度が約７×１０１６ｃｍ−３である。
【００５０】
第２コレクタ層１８Ｂは、第１コレクタ層１６Ｂの上にＧａＡｓにより形成されている。第２コレクタ層１８Ｂの厚さは、約２００ｎｍ〜約４００ｎｍの範囲で１ｎｍ刻みで調整可能である。第２コレクタ層１８Ｂのドナー不純物濃度は、約４×１０１６ｃｍ−３〜約７×１０１６ｃｍ−３の間とすることができる。一実施例としては、第２コレクタ層１８Ｂは、厚さが約２００ｎｍで、ドナー不純物濃度が約５×１０１６ｃｍ−３である。
【００５１】
第３コレクタ層２０Ｂは、第２コレクタ層１８Ｂの部分の上にＧａＡｓにより形成される。第３コレクタ層２０Ｂの厚さは、約１００ｎｍ〜約５００ｎｍの間である。厚さは、１ｎｍ刻みで調整することができる。第３コレクタ層２０Ｂのドナー不純物濃度は、約０．８４×１０１６ｃｍ−３〜約４×１０１６ｃｍ−３の間とすることができる。一実施例としては、第３コレクタ層２０Ｂは、厚さが約４００ｎｍで、ドナー不純物濃度が約１×１０１６ｃｍ−３である。
【００５２】
ベース層２２Ｂについては、ｐ＋型ＧａＡｓ層が第３コレクタ層２０Ｂの上に、約１００ｎｍの厚さをもつように形成されている。ベース層２２Ｂは、約１×１０１９ｃｍ−３〜約５×１０１９ｃｍ−３の間の不純物濃度をもつように不純物が注入されている。
【００５３】
エミッタ層２４Ｂについては、（ＡｌｘＧａ１−ｘ）０．４９Ｉｎ０．５１Ｐ層（ただし、０＜ｘ＜０．３５）がベース層２２Ｂの一部の上に形成されており、厚さが約５０ｎｍで、ドーピング濃度が約３×１０１７ｃｍ−３〜１０×１０１７ｃｍ−３の間である。
【００５４】
第１コンタクト層２６Ｂは、濃度が約４×１０１８ｃｍ−３となるようにｎ型不純物が注入されたＧａＡｓにより形成されている。第１コンタクト層２６Ｂは、エミッタ層２４Ｂの上に、約１００ｎｍの厚さを持つように形成されている。第２コンタクト層２８Ｂは、第１コンタクト層２６Ｂの上に形成されており、約１×１０１９ｃｍ−３以上の濃度のｎ型の不純物が注入されたＩｎ０．５Ｇａ０．５Ａｓにより形成されている。
【００５５】
上記ＨＢＴの実施形態におけるオン耐圧ＶＣＥの改善は、サブコレクタ層１４Ｂの近辺に高ドープのコレクタ層１６Ｂを挿入し、ＨＢＴ１０Ｂのコレクタ層とサブコレクタ層１４Ｂとの接合部における電界を弱めることによって達成される。サブコレクタ層１４Ｂの隣に、約７×１０１６ｃｍ−３〜約１０×１０１６ｃｍ−３の間のドナー不純物濃度をもったコレクタ層１６Ｂを導入することにより、コレクタ層とサブコレクタ層との接合部での電界が弱められ、その接合部でのアバランシェブレークダウンの発生を避けることができる。
【００５６】
サブコレクタ層１４Ｂとコレクタ層の接合部での電界は、約６×１０４Ｖ／ｃｍ〜約８×１０４Ｖ／ｃｍの間から、約２×１０４Ｖ／ｃｍ〜約３×１０４Ｖ／ｃｍの間のレベルへと減少する。電界が減少した結果、コレクタ電流密度が約８０ｋＡ／ｃｍ２の時に、オン耐圧ＶＣＥ値が約９Ｖ〜約１０Ｖの間に改善される。その結果、ＨＴＢ１０Ａはオン耐圧ＶＣＥの改良を実現することができ、出力特性や大きな電圧振幅に耐える能力が改善され、デバイスの信頼性と動作性能を改善することができる。
【００５７】
図１Ｃは、本発明の教示に係る任意のコレクタ層を備えたＨＢＴの断面図を示す。本発明にかかるＨＢＴトランジスタは、図１、図１Ａ、図１Ｂに関連して上述したように、改善されたオン耐圧ＶＣＥを達成・実現し、出力特性と大きな電圧振幅に耐える能力の改善を実現するために、一つ以上のコレクタ層を備えることができる。図１Ｃは、ＨＢＴ１０Ｃが、少なくとも２つのコレクタ層（第１コレクタ層１６Ｃ，第２コレクタ層１８Ｃ）と、随意の第３コレクタ層１９Ｃと、必要に応じて随意の第４コレクタ層２０Ｃを備えることで、上述した改良されたオン耐圧結果を達成することができることを示している。
【００５８】
なお、これとは別の、本発明の教示に係る一つのコレクタ層を備えたＨＢＴデバイスについては、図３を参照しながら、後ほど詳細に述べる。
【００５９】
このＨＢＴ１０Ｃは、ＧａＡｓ基板１２Ｃの上に形成されており、コレクタ領域Ｃと、ベース領域Ｂと、エミッタ領域Ｅと、コンタクト領域ＣＯとを備える。ＨＢＴ１０Ｃのコレクタ領域Ｃは、サブコレクタ層１４Ｃと、第１コレクタ層１６Ｃと、第２コレクタ層１８Ｃとを含む。ＨＢＴ１０Ｃのコレクタ領域Ｃは、第３コレクタ層１９Ｃと、必要に応じて第４コレクタ層２０Ｃとを含むことができる。ＨＢＴ１０Ｃのベース領域Ｂは、ベース層２２Ｃを備える。同様に、ＨＢＴ１０Ｃのエミッタ領域Ｅはエミッタ層２４Ｃを備える。ＨＢＴ１０Ａのコンタクト領域ＣＯは、第１コンタクト層２６Ｃと、第２コンタクト層２８Ｃとを備える。ＨＢＴ１０Ｃはさらに、第２コンタクト層２８Ｃの露出表面の上に形成されたエミッタ電極３４Ｃと、ベース層２２Ｃの露出表面の上に形成されたベース電極３２Ｇ，３２Ｈと、サブコレクタ層１４Ｃの露出表面の上に形成されたコレクタ電極３０Ｇ，３０Ｈを備える。
【００６０】
より詳細には、サブコレクタ層１４Ｃは、ＧａＡｓ基板１２Ｃの上にＧａＡｓから形成された層である。サブコレクタ層１４Ｃの厚さは、約４００ｎｍで、約４×１０１８ｃｍ−３のドナー不純物濃度を有する。
【００６１】
第１コレクタ層１６Ｃはサブコレクタ層１４Ｃの一部の上にＧａＡｓにより形成されている。第１コレクタ層１６Ｃは、約２００ｎｍ〜約４００ｎｍの間の範囲の厚さとすることができる。第１コレクタ層１６Ｃは、約７×１０１６ｃｍ−３〜約１０×１０１６ｃｍ−３の間のドナー不純物濃度を持つことができる。
【００６２】
第２コレクタ層１８Ｃは、第１コレクタ層１６Ｃの上にＧａＡｓにより形成されている。第２コレクタ層１８Ｃの厚さは、約２００ｎｍ〜約４００ｎｍの範囲で１ｎｍ刻みで調整することができる。第２コレクタ層１８Ｃのドナー不純物濃度は、約４×１０１６ｃｍ−３〜約７×１０１６ｃｍ−３の間とすることができる。
【００６３】
第３コレクタ層１９Ｃは、第２コレクタ層１８Ｃの上にＧａＡｓにより形成される。第３コレクタ層１９Ｃの厚さは、約１００ｎｍ〜約５００ｎｍの間である。厚さは、１ｎｍ刻みで調整することができる。第３コレクタ層１９Ｃのドナー不純物濃度は、約０．５×１０１６ｃｍ−３〜約４×１０１６ｃｍ−３の間とすることができる。
【００６４】
第４コレクタ層２０Ｃは、第３コレクタ層１９Ｃの上にＧａＡｓにより形成される。第４コレクタ層２０Ｃの厚さは、約１００ｎｍ〜約５００ｎｍの間である。厚さは、１ｎｍ刻みで調整することができる。第４コレクタ層２０Ｃのドナー不純物濃度は、約０．８４×１０１６ｃｍ−３〜約４×１０１６ｃｍ−３の間とすることができる。
【００６５】
ベース層２２Ｃについては、ｐ＋型ＧａＡｓ層が第２コレクタ層１８Ｃか、第３コレクタ層１９Ｃか、第４コレクタ層２０Ｃの何れかの部分の上に、約１００ｎｍの厚さを持つように形成されている。ベース層２２Ｃは、約１×１０１９ｃｍ−３〜約５×１０１９ｃｍ−３の間の不純物濃度をもつように不純物が注入されている。
【００６６】
エミッタ層２４Ｃは、ＩｎＧａＰ層か、ＡｌｘＧａ１−ｘＡｓ層（ただし、０＜ｘ＜０．３５）か、（ＡｌｘＧａ１−ｘ）０．４９Ｉｎ０．５１Ｐ層（ただし、０＜ｘ＜０．３５）のいずれかが、ベース層２２Ｃの一部の上に形成されており、厚さが約５０ｎｍで、ドーピング濃度が約３×１０１７ｃｍ−３〜１０×１０１７ｃｍ−３の間である。
【００６７】
第１コンタクト層２６Ｃは、濃度が約４×１０１８ｃｍ−３となるようｎ型不純物が注入されたＧａＡｓにより形成されている。第１コンタクト層２６Ｃは、エミッタ層２４Ｃの上に、約１００ｎｍの厚さを持つように形成されている。第２コンタクト層２８Ｃは、第１コンタクト層２６Ｃの上に、約１×１０１９ｃｍ−３以上の濃度のｎ型不純物が注入されたＩｎ０．５Ｇａ０．５Ａｓにより形成されている。
【００６８】
上記ＨＢＴの実施形態におけるオン耐圧ＶＣＥの改善は、サブコレクタ層１４Ｃの近辺に高ドープのコレクタ層を挿入し、ＨＢＴ１０Ｃのコレクタ層とサブコレクタ層１４Ｃとの接合部の電界を弱めることによって達成されている。サブコレクタ層１４Ｃの隣に、約７×１０１６ｃｍ−３〜約１０×１０１６ｃｍ−３の間のドナー不純物濃度をもった第１コレクタ層１６Ｃを設けることにより、コレクタ層とサブコレクタ層との接合部での電界が弱められ、それにより、その接合部でのアバランシェブレークダウンの発生が避けられる。
【００６９】
サブコレクタ層とコレクタ層の接合部での電界は、約６×１０４Ｖ／ｃｍ〜約８×１０４Ｖ／ｃｍの間から、約２×１０４Ｖ／ｃｍ〜約３×１０４Ｖ／ｃｍの間の減少したレベルへと減少する。電界が減少した結果、コレクタ電流密度が約８０ｋＡ／ｃｍ２の時に、オン耐圧値が約９Ｖ〜約１０Ｖの間に改善される。その結果、ＨＴＢ１０Ｃはオン耐圧ＶＣＥの改善を実現することができ、出力特性や大きな電圧振幅に耐える能力が改善され、デバイスの信頼性と動作性能の改善がもたらされる。
【００７０】
図２は、本発明の別の実施形態に係るＨＢＴの断面図を示す。このＨＢＴ５０は、ＧａＡｓ基板の上に形成されており、コレクタ領域Ｃと、ベース領域Ｂと、エミッタ領域Ｅと、コンタクト領域ＣＯとを備える。ＨＢＴ５０のコレクタ領域Ｃは、サブコレクタ層５４と、第１コレクタ層５６と、第２コレクタ層５８と、第３コレクタ層６０とを備える。ＨＢＴ５０のベース領域Ｂは、ベース層６２を備える。ＨＢＴ５０のエミッタ領域Ｅはエミッタ層６４を備える。同様に、ＨＢＴ５０のコンタクト領域ＣＯは、第１コンタクト層６６と、第２コンタクト層６８とを備える。
【００７１】
ＨＢＴ５０はさらに、第２コンタクト層６８の露出表面に形成されたエミッタ電極７４と、ベース層６２の露出表面に形成されたベース電極７２Ａ，７２Ｂと、サブコレクタ層５４の露出表面に形成されたコレクタ電極７０Ａ，７０Ｂを備える。
【００７２】
より詳細には、ＧａＡｓ基板５２は、半絶縁性ＧａＡｓから形成される。
【００７３】
サブコレクタ層５４は、ＧａＡｓ基板５２の上にＧａＡｓから形成された層であり、厚さが約４００ｎｍで、約４×１０１８ｃｍ−３のドナー不純物濃度を有するように形成されている。
【００７４】
第１コレクタ層５６は約２５％〜約３５％の間のＡｌ濃度を持つＡｌＧａＡｓにより形成されており、約２００ｎｍの厚さを持つ。第１コレクタ層５６は、約７×１０１６ｃｍ−３〜約１０×１０１６ｃｍ−３の不純物濃度を持つ。
【００７５】
同様に、第２コレクタ層５８は、約２００ｎｍの厚さであり、約４×１０１６ｃｍ−３〜約７×１０１６ｃｍ−３の間不純物濃度を持つＧａＡｓにより形成されている。
【００７６】
第２コレクタ層５８は、第１コレクタ層５６の上に形成される。第３コレクタ層６０は、第２コレクタ層５８の上に、ＧａＡｓにより形成されている。
【００７７】
第３コレクタ層６０は約４００ｎｍの厚さを有し、０．５×１０１６ｃｍ−３〜４×１０１６ｃｍ−３の間の低不純物濃度を持つ。
【００７８】
ベース層６２は、ＧａＡｓ層が第３コレクタ層６０の上に、約１００ｎｍの厚さをもつように形成されている。ベース層６２は、約１×１０１９ｃｍ−３〜約５×１０１９ｃｍ−３の間のアクセプタ不純物濃度をもつように不純物が注入されている。
【００７９】
エミッタ層６４については、ｎ＋型ＩｎＧａＰ層が、厚さが約５０ｎｍでドナー不純物濃度が約３×１０１７ｃｍ−３となるように形成されている。
【００８０】
第１コンタクト層６６は、エミッタ層６４の上に形成される。第１コンタクト層６６は、厚さが約１００ｎｍでドナー不純物濃度が約４×１０１８ｃｍ−３となるようにＧａＡｓにより形成されている。第２コンタクト層６８は、約１×１０１９ｃｍ−３以上の高濃度のｎ型不純物がドープされたＩｎ０．５Ｇａ０．５Ａｓにより形成されている。第２コンタクト層６８は、１００ｎｍの厚さをもつように形成されている。
【００８１】
上記ＨＢＴの実施形態におけるオン耐圧ＶＣＥの改善は、サブコレクタ層５４の近辺にＡｌの組成比が比較的高い高組成のＡｌＧａＡｓ層を挿入し、ＨＢＴ５０のコレクタ層とサブコレクタ層５４との接合部の電界を弱めることによって達成されている。サブコレクタ層５４の隣に、高組成のＡｌＧａＡｓ層（第１コレクタ層５６）を導入することにより、コレクタ層／サブコレクタ層・ヘテロ接合部での電界を弱め、それによりその接合部近辺での電界を減少、抑制している。
【００８２】
サブコレクタ層５４とコレクタ層の接合部における電界は、約６×１０４Ｖ／ｃｍ〜 約８×１０４Ｖ／ｃｍの間から、約２×１０４Ｖ／ｃｍ〜約３×１０４Ｖ／ｃｍの間のレベルへと減少され、その結果、コレクタ電流密度が約６０ｋＡ／ｃｍ２〜約８０ｋＡ／ｃｍ２の間の時に、オン耐圧ＶＣＥ値が約８Ｖ〜約１０Ｖの間に改善される。Ａｌの組成比が比較的高いＡｌＧａＡｓはＨＢＴ５０のコレクタ領域のバンドギャップを増加させ、その結果、デバイスの飽和蓄積電荷密度（the saturation stored charged density）を減らすことができ、デバイスが飽和領域にバイアスされた後のデバイスのターンオフの速度を速めることができる。その結果、ＨＴＢ１０Ｃはオン耐圧ＶＣＥの改善を実現することができ、出力特性や大きな電圧振幅に耐える能力が改善され、デバイスの信頼性と動作性能の改善がもたらされる。
【００８３】
図３は、本発明の別の実施形態に係るＨＢＴの断面図を示す。このＨＢＴ２００は、図１、図１Ａ、図１Ｂ、図１Ｃ、図２に関連して上述したように、改善されたオン耐圧ＶＣＥを達成し、出力特性と大きな電圧振幅に耐える能力の改善を達成するために、傾斜ドーピング濃度（a graded doping concentration）を有する一つのコレクタ層を備えて形成されている。ＨＢＴ２００のコレクタ層に傾斜ドーピング濃度を持たせることにより、単層のコレクタ層による構成でも、図１、図１Ａ、図１Ｂ、図２に関連して上述したような多層のコレクタ層の構成と同様に、本発明の教示によるオン耐圧の改良を達成することが可能となる。
【００８４】
このＨＢＴ１０Ｃは、ＧａＡｓ基板２０２の上に形成されており、コレクタ領域Ｃと、ベース領域Ｂと、エミッタ領域Ｅと、コンタクト領域ＣＯとを備える。ＨＢＴ２００のコレクタ領域Ｃは、サブコレクタ層２０４と、コレクタ層２０６とを備える。ＨＢＴ２００のベース領域Ｂは、ベース層２０８を備える。同様に、ＨＢＴ２００のエミッタ領域Ｅはエミッタ層２１０を備える。ＨＢＴ２００のコンタクト領域ＣＯは、第１コンタクト層２１２と、第２コンタクト層２１４とを備える。ＨＢＴ２００はさらに、第２コンタクト層２１４の一部の上に形成されたエミッタ電極２２０と、ベース層２０８の一部の上に形成されたベース電極２１８Ａ，２１８Ｂと、サブコレクタ層２０４の一部の上に形成されたコレクタ電極２１６Ａ，２１６Ｂを備える。
【００８５】
より詳細には、サブコレクタ層２０４は、半絶縁性ＧａＡｓ基板２０２の上にＧａＡｓから形成された層である。サブコレクタ層２０４の厚さは、約４００ｎｍで、約４×１０１８ｃｍ−３のドナー不純物濃度を有する。
【００８６】
コレクタ層２０６はサブコレクタ層２０４の一部の上にＧａＡｓにより形成されている。コレクタ層２０６は、約２００ｎｍ〜約１０００ｎｍの間の範囲の厚さとすることができ、かつ、傾斜（勾配）を持ったドーピング濃度（a graded or ramped doping concentration）を有する。
【００８７】
コレクタ層２０６の傾斜ドーピング濃度は、ベース層２０８に隣接したコレクタ層２０６の第１表面から、サブコレクタ層２０４に隣接したコレクタ層２０６の第２表面へ、下向きに増加する。好ましい傾斜ドーピング濃度の一つは、コレクタ層２０６の上記第１表面の近辺で約１×１０１６ｃｍ−３であり、それから傾斜・勾配して、コレクタ層２０６の上記第２表面で約７×１０１６ｃｍ−３〜約１０×１０１６ｃｍ−３となる濃度まで増加する。ＨＢＴ２００の一実施例としては、サブコレクタ２０４の表面に隣接したコレクタ２０６の上記第２表面でのコレクタ層２０６のドーピング濃度は、約８×１０１６ｃｍ−３である。
【００８８】
ベース層２０８については、ｐ＋型ＧａＡｓ層がコレクタ層２０６の上に、約１００ｎｍの厚さをもつように形成されている。ベース層２０８は、約１×１０１９ｃｍ−３〜約５×１０１９ｃｍ−３の間の不純物濃度をもつように不純物が注入されている。
【００８９】
エミッタ層２１０については、ＩｎＧａＰ層か、ＡｌｘＧａ１−ｘＡｓ層（ただし、０＜ｘ＜０．３５）か、（ＡｌｘＧａ１−ｘ）０．４９Ｉｎ０．５１Ｐ層（ただし、０＜ｘ＜０．３５）の何れかが、ベース層２０８の一部の上に形成されており、厚さが約５０ｎｍで、ドーピング濃度が約３×１０１７ｃｍ−３〜１０×１０１７ｃｍ−３の間である。
【００９０】
第１コンタクト層２１２は、濃度が約４×１０１８ｃｍ−３となるようｎ型不純物が注入されたＧａＡｓにより形成されている。第１コンタクト層２１２は、エミッタ層２１０の上に、約１００ｎｍの厚さを持つように形成されている。第２コンタクト層２１４は、第１コンタクト層２１２の上に、約１×１０１９ｃｍ−３以上の濃度のｎ型不純物が注入されたＩｎ０．５Ｇａ０．５Ａｓにより形成されている。
【００９１】
上記ＨＢＴの実施形態におけるオン耐圧ＶＣＥの改善は、サブコレクタ層の近辺に高ドープのコレクタ層を挿入し、ＨＢＴ２００のコレクタ層２０６とサブコレクタ層２０４との接合部の電界を弱めることによって達成されている。サブコレクタ層の隣に、約７×１０１６ｃｍ−３〜約１０×１０１６ｃｍ−３の間のドナー不純物濃度をもったコレクタ層を導入することにより、コレクタ層２０６とサブコレクタ層２０４との接合部での電界が弱められ、それにより、その接合部でのアバランシェブレークダウンの発生が避けられる。
【００９２】
サブコレクタ層とコレクタ層の接合部での電界は、約６×１０４Ｖ／ｃｍ〜約８×１０４Ｖ／ｃｍの間から、約２×１０４Ｖ／ｃｍ〜約３×１０４Ｖ／ｃｍの間のレベルへと減少する。電界が減少した結果、コレクタ電流密度が約８０ｋＡ／ｃｍ２で、オン耐圧値が約９Ｖ〜約１０Ｖの間に改善される。サブコレクタ層に隣接する高いドナー不純物濃度は、ＨＢＴ２００のコレクタ領域Ｃのバンドギャップを増加させ、デバイスの飽和蓄積電荷密度を減らすことができ、デバイスが飽和領域にバイアスされた後のデバイスのターンオフの速度を速めることができる。その結果、ＨＴＢ２００はオン耐圧ＶＣＥの改善を実現することができ、出力特性や大きな電圧振幅に耐える能力の改善が実現され、デバイスの信頼性と動作性能の改善がもたらされる。
【００９３】
図４は、本発明の実施形態のＨＢＴの一つを作るためのステップを示す。まず、基板を準備し（ステップ１００）、その基板の上に少なくとも一層備えたコレクタ領域が形成され、第１スタックを形成する（ステップ１０２）。コレクタ領域を形成する適切な技法には、有機金属化学気相成長法（ＭＯＣＶＤ）あるいは、分子線エピタキシャル成長法（ＭＢＥ）が含まれる。コレクタ領域を形成すると、ベース領域がコレクタ領域の上に形成、あるいは成長される（ステップ１０４）。ベース領域は、少なくとも一つの層を含むように形成され、第２スタックを形成する。次に、エミッタ領域が、ベース領域の一部の上に成長あるいは形成され、第３スタックを形成する（ステップ１０６）。エミッタ領域は、少なくとも一つの層を有するように形成される。同様に、コンタクト領域が、エミッタ領域の部分の上に成長あるいは形成され、第４スタックを形成する（ステップ１０８）。コンタクト領域は、少なくとも一つの層を持つように形成される。ついで、エミッタ電極、ベース電極、コレクタ電極が、Ｔｉ，Ａｕ，Ｎｉ，Ｗ，Ｇｅ，Ｐｔ材料を用いて、金属付着や、リフトオフ、自己整合、非自己整合により、形成される（ステップ１１０）。当業者ならば、上述された各スタックは、ＭＯＣＶＤや、ＭＢＥによって形成されうることがわかるであろう。とはいえ、当業者ならば、形状や、材料の型のような他の制約によっては、他の製造方法が適しているかもしれないことがわかるであろう。
【００９４】
図５は、本発明の教示に従ってオン耐圧ＶＣＥが改善され、ＨＢＴデバイスの出力特性と大きい電圧振幅に耐える性能に改善がもたらされた改良例をグラフで示している。このグラフは、ＨＢＴデバイスのコレクタ領域のバンドギャップを増加させるためにサブコレクタ層に隣接するコレクタ領域を高いドナー不純物濃度としその結果コレクタ層とサブコレクタ層との接合部近辺の電界を弱めた４つのＨＢＴデバイスの測定結果をグラフで描写している。このグラフは、４つのＨＢＴデバイスのオン耐圧ＶＣＥに対する電流密度ＪＣをプロットしている。なお、“標準（ＩｎＧａＰ）”と記されたＨＢＴデバイスは、従来のＨＢＴデバイスを示しており、そのデバイスは、厚さ約５００ｎｍ、ドーピング濃度約４×１０１８ｃｍ−３のサブコレクタ層と、ＧａＡｓから形成され厚さ約１００００ｎｍ、ドーピング濃度約４×１０１８ｃｍ−３の単層のコレクタ層とを備えている。また、グラフで“コレクタ−１”と記されたＨＢＴデバイスは、図１に準じたＨＢＴデバイスを表している。また、グラフで“コレクタ−２”と記されたＨＢＴデバイスは、図１、図１Ａ、図１Ｂのいずれかに描かれたＨＢＴデバイスを表している。また、グラフで“コレクタ−３”と記されたＨＢＴデバイスは、図１Ｃで説明されたような４つのコレクタ層を備えたＨＢＴデバイスを表している。また、グラフで“コレクタ（ＡｌＧａＡｓ）”と記されたＨＢＴデバイスは、図２のＨＢＴ５０と同様の構造を持つＨＢＴデバイスを表している。
【００９５】
図５のグラフは、従来のＩｎＧａＰ系ＨＢＴデバイスのオン耐圧ＶＣＥは、電流密度ＪＣが約８０ｋＡ／ｃｍ２に達しているときに、オン耐圧が６〜７ボルトの間であることを図示している。従来のＨＢＴに対して、本発明の教示にかかるＨＢＴデバイスは、高電流密度の時に、オン耐圧ＶＣＥ性能を改善することができている。例えば、電流密度が約８０ｋＡ／ｃｍ２の時に、従来のＩｎＧａＰＨＢＴデバイスが約６．５Ｖのオン耐圧を実現しているのに対して、コレクタ１〜３と記されたデバイスや、コレクタ（ＡｌＧａＡｓ）と記されたデバイスは、約９Ｖ〜約１０Ｖの間のオン耐圧を実現している。
【００９６】
当業者ならば、ここで述べられたような様々なＨＢＴのアプリケーションは、単に地上波ベースのデジタル通信に限定されるものではなく、例えば本発明のＨＢＴは、無線方式で衛星ネットワークと通信したりあるいは地上波ネットワークエンティティおよび衛星ネットワークエンティティの複合型ネットワークと通信できる携帯、あるいはモバイル電子機器での動作にもよく適していることがわかるであろう。
【００９７】
なお、これまで本発明を実施形態を参照しながら説明したが、当業者ならば、添付の請求の範囲において規定したような本発明の意図する範疇から離れることなく、細部の形式に様々な変更を行いうることを理解できるであろう。
【図面の簡単な説明】
【００９８】
【図１】本発明の第１実施形態に係るヘテロ接合バイポーラトランジスタの断面図である。
【図１Ａ】本発明の第２実施形態に係るヘテロ接合バイポーラトランジスタの断面図である。
【図１Ｂ】本発明の第３実施形態に係るヘテロ接合バイポーラトランジスタの断面図である。
【図１Ｃ】本発明の第４実施形態に係るヘテロ接合バイポーラトランジスタの断面図である。
【図２】本発明の第５実施形態に係るヘテロ接合バイポーラトランジスタの断面図である。
【図３】本発明の第６実施形態に係るヘテロ接合バイポーラトランジスタの断面図である。
【図４】図１、図１Ａ、図１Ｂ、図１Ｃ、図２、図３に示されたヘテロ接合バイポーラトランジスタの何れかを製造する方法を説明した概略フローチャート図である。
【図５】本発明の教示によるヘテロ接合バイポーラトランジスタの改善されたオン耐圧を示すグラフである。
【図１】
2006060221.tif 000003
【図１Ａ】
2006060221.tif 000004
【図１Ｂ】
2006060221.tif 000005
【図１Ｃ】
2006060221.tif 000006
【図２】
2006060221.tif 000007
【図３】
2006060221.tif 000008
【図４】
2006060221.tif 000009
【図５】
2006060221.tif 000010