(57)【要約】【課題】  製造されたアナログ回路を最適な条件で使用することができ、動作不良となる確率を低減する、或いは消費電力を低減することができるＡ／Ｄコンバータを実現する。【解決手段】  Ａ／Ｄコンバータは、アナログ信号４が入力として与えられ、デジタル信号５を出力するアナログ回路１と、アナログ回路１の精度を補償する補正手段２と、補正手段２から出力される補正信号７を入力され、該補正信号７に応じた制御信号８をアナログ回路１に与え、アナログ回路１の利得を調整する制御手段３とを備える。アナログ回路１の精度を補正するための補正信号７に応じて出力される制御信号８によってアナログ回路１の動作を制御することにより、アナログ回路１を最適な条件で使用することができる。【選択図】図１
2006140897.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号が入力として与えられ、デジタル信号を出力するアナログ回路と、
前記アナログ回路の精度を補償する補正手段と、
前記補正手段から出力される補正信号を入力され、該補正信号に応じた制御信号を前記アナログ回路に与え、前記アナログ回路の利得を調整する制御手段とを備えたことを特徴とするＡ／Ｄコンバータ。
【請求項２】
前記制御手段は、前記補正信号が所定の値になるまで前記制御信号を出力し、前記アナログ回路の利得を変更することにより前記アナログ回路の変換特性を自律的に調整することを特徴とする請求項１に記載のＡ／Ｄコンバータ。
【請求項３】
前記補正手段は前記アナログ回路の直線性誤差、非直線性誤差の少なくとも一方を補正するための回路であることを特徴とする請求項１または２に記載のＡ／Ｄコンバータ。
【請求項４】
前記アナログ回路は増幅器を備え、利得を指示する前記制御信号によって前記増幅器に流れる電流を一定に保ちつつ利得を変更することを特徴とする請求項１に記載のＡ／Ｄコンバータ。
【請求項５】
前記増幅器は負荷部分を複数持ち、前記制御信号によって前記負荷部分を流れる電流比を変更することによって前記増幅器の利得を変更することを特徴とする請求項４に記載のＡ／Ｄコンバータ。
【請求項６】
前記増幅器は入力部分を複数持ち、前記制御信号によって前記入力部分を選択することによって前記増幅器の利得を変更することを特徴とする請求項４に記載のＡ／Ｄコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般にＡ／Ｄコンバータに関するものであり、より特定的には自律的に性能を調整することができるように改良されたＡ／Ｄコンバータに関する。
【背景技術】
【０００２】
半導体プロセスの微細化が進むとデジタル回路の回路規模、消費電力は小さくなっていくのに対して、アナログ回路の回路規模、消費電力は要求される性能を満たすためにほとんど小さくなっていかない。そのため、アナログ信号をデジタル信号に変換するＡ／Ｄコンバータにおいてもアナログ回路のみで性能の要求を満たすよりも、デジタル回路を用いてアナログ回路の性能不足を補償したほうが有利であると考えられるようになってきた。そのようなＡ／Ｄコンバータの一例が特許文献１に記載されている。
【０００３】
図７は特許文献１に開示されるＡ／Ｄコンバータの構成を表す概略図である。図７を参照して、Ａ／Ｄコンバータはアナログ回路９を備える。アナログ回路９は、アナログ入力信号１１が入力として与えられ、デジタル出力信号１２を出力する。得られたデジタル出力信号１２はアナログ回路９の精度を補償する補正手段１０に入力され、変換時には変換信号１３が出力され、補正時には補正係数が算出される。補正係数は補正手段１０に保持されており、再帰的に使用される。
【０００４】
図８はＡ／Ｄコンバータを構成するアナログ回路の入出力変換特性を示した図である。図８の変換特性は式（１）によって計算される。
【数１】
2006140897.tif 000003
ここで、Ｃｓ、Ｃｆは容量値、Ａは増幅器の利得である。
【０００５】
特許文献１では図８を参照して、出力Ａ、Ｂの値を用いて補正に用いる補正係数を算出する。しかし、アナログ回路の変換可能範囲の境界付近の出力を使用しているため、図８（ａ）のように入力にオフセットＶｏｆｆがあり出力Ａの値が変換可能範囲外となってしまったり、図８（ｂ）のように出力にオフセットεpがあり出力Ａの値が変換可能範囲外になってしまったりすることがある。このとき、出力Ａの値は変換可能範囲境界の値に制限されてしまうため、正確な出力Ａの値を得ることができず誤った補正係数を算出してしまう。したがって、正常に補正が行われず、必要とされるＡ／Ｄコンバータの精度が得られない。
【０００６】
そこで、特許文献１ではアナログ回路を構成する容量比（Ｃｓ／Ｃｆ）を工夫して、図８に示される変換特性における直線の傾きを小さくすることで、オフセット等の影響により変換特性が変わっても出力Ａの値を変換可能範囲内になるようにしている。
【０００７】
【特許文献１】ＵＳ Ｐａｔｅｎｔ ５，４９９，０２７
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、式（１）においてＣｓ＝Ｃｆのときに最も性能が良くなるのに対して、上記従来技術では、故意に容量比を変えることでアナログ回路の性能は劣化してしまうため、Ａ／Ｄコンバータとして精度を保つために回路規模を大きくする必要があった。また、製造できる容量値には下限があり連続的に容量比を変えることができない、或いは正確にオフセット量を推定することができないために、アナログ回路の性能を必要以上に劣化させておく必要があるという問題があった。
【０００９】
本発明は上記問題点を解決するためになされたもので、オフセット等の影響により変換特性が変わっても、アナログ回路の性能を劣化させずに、出力の値を変換可能範囲内になるようにすることができるように改良されたＡ／Ｄコンバータを提供することを目的とする。
【００１０】
本発明の他の目的は、動作不良となる確率が低減するＡ／Ｄコンバータを提供することにある。
【００１１】
本発明のさらに他の目的は、消費電力を低減することができるように改良されたＡ／Ｄコンバータを提供することにある。
【課題を解決するための手段】
【００１２】
本発明に従うＡ／Ｄコンバータは、アナログ信号が入力として与えられ、デジタル信号を出力するアナログ回路と、上記アナログ回路の精度を補償する補正手段と、上記補正手段から出力される補正信号を入力され、該補正信号に応じた制御信号を上記アナログ回路に与え、上記アナログ回路の利得を調整する制御手段とを備える。
【００１３】
本発明によれば、アナログ回路の利得を調整する制御手段を備えるので、上記式（１）中の利得Ａが小さくなるように調整することができる。増幅器の利得が小さくなると変換特性における直線の傾きが小さくなり、出力の値は小さくなっていくため、出力の値を変換可能範囲内になるようにすることができる。
【００１４】
この発明の好ましい実施態様によれば、上記制御手段は、上記補正信号が所定の値になるまで上記制御信号を出力し、上記アナログ回路の利得を変更することにより上記アナログ回路の変換特性を自律的に調整する。
【００１５】
上記補正手段は上記アナログ回路の直線性誤差、非直線性誤差の少なくとも一方を補正するための回路であるのが好ましい。
【００１６】
上記アナログ回路は増幅器を備え、利得を指示する上記制御信号によって上記増幅器に流れる電流を一定に保ちつつ利得を変更するのが好ましい。
【００１７】
この場合、上記増幅器は負荷部分を複数持ち、上記制御信号によって上記負荷部分を流れる電流比を変更することによって上記増幅器の利得を変更するように構成してもよい。
【００１８】
また、上記増幅器は入力部分を複数持ち、上記制御信号によって上記入力部分を選択することによって上記増幅器の利得を変更するように構成してもよい。
【発明の効果】
【００１９】
本発明のＡ／Ｄコンバータによれば、製造されたアナログ回路を最適な条件で使用することができ、動作不良となる確率が低減する、或いは消費電力を低減するという効果がある。
【発明を実施するための最良の形態】
【００２０】
オフセット等の影響により変換特性が変わっても、アナログ回路の性能を劣化させずに、出力の値を変換可能範囲内になるようにすることができるＡ／Ｄコンバータを得るという目的を、アナログ回路の利得を調整する制御手段を設けるということによって実現した。以下、この発明の実施例を図を用いて説明する。
【実施例１】
【００２１】
図１は本発明の実施例１に係るＡ／Ｄコンバータの構成を示す図である。図１を参照して、実施例１に係るＡ／Ｄコンバータはアナログ回路１を備える。アナログ回路１は、電流を一定に保ちつつ利得を変更することのできる増幅器を備える。アナログ回路１は、アナログ入力信号４が入力として与えられ、デジタル出力信号５を出力する。得られたデジタル出力信号５はアナログ回路１の精度を補償する補正手段２に入力され、変換信号６、補正信号７が出力される。補正信号７は補正手段２に保持されており、再帰的に使用される。補正信号７は制御手段３に入力され、補正信号７に応じた制御信号８がＡ／Ｄコンバータの入力として与えられる。このとき、制御信号８によりアナログ回路１内の増幅器の利得が制御される。
【００２２】
なお、制御手段３は、補正信号７が所定の値になるまで制御信号８を出力し、アナログ回路１の利得を変更するのが好ましい。これにより、アナログ回路１の変換特性が自律的に調整される。また、補正手段３はアナログ回路１の直線性誤差、非直線性誤差の少なくとも一方を補正するための回路を含むのが好ましい。
【００２３】
アナログ回路１の精度を補償するためには、アナログ回路１の精度を知る必要がある。このとき、既知の値を入力したときの補正手段２から出力される補正信号７を観測することによりアナログ回路１の精度を知ることができる。しかし、アナログ回路１には変換可能な範囲があり、既知の入力に対する結果がその変換可能範囲内に入っていなければ正確にアナログ回路１の精度を知ることができないため、補正に失敗してしまう。そこで、実施例１に係るＡ／Ｄコンバータでは補正を正確に行うために、既知の入力に対する結果が変換可能範囲内に入るよう制御手段３によりアナログ回路１の利得を調整する。
【００２４】
図２、図３はアナログ回路としてパイプラインＡ／Ｄコンバータを選んだときの、実施例１に係るＡ／Ｄコンバータの入出力変換特性を示した図である。
【００２５】
図２、図３の変換特性は式（１）で与えられる。制御手段３がない場合、図２（ａ）の点線に示すように入力にオフセットＶｏｆｆがあり出力Ａの値が変換可能範囲外となってしまったり、図２（ｂ）のように出力にオフセットεpがあり出力Ａの値が変換可能範囲外になってしまったり、図３のように変換特性における直線の傾きが大きくなってしまったりした場合、出力Ａの値は変換可能範囲境界の値に制限されてしまうため、正確に出力Ａの値を得ることができず補正に用いる補正係数を正確に求めることができない。そこで、図１に示すように制御手段３を設け、制御手段３が制御信号８を再帰的にアナログ回路１に入力として与えてＡ／Ｄコンバータ内の増幅器の利得を小さくする。式（１）から増幅器の利得Ａが小さくなると変換特性における直線の傾きが小さくなるので出力Ａの値は小さくなっていく。そのため、図２、図３の実線で示すように出力Ａの値が変換可能範囲内になる。その結果、補正係数を正確に求めることができ、必要とされるＡ／Ｄコンバータの精度が得られる。ひいては、動作不良となる確率が低減する、あるいは、消費電力が低減する。
【００２６】
また、アナログ回路は出力Ａ、Ｂの値が変換可能範囲の境界に存在するときに最も性能が良くなる。本実施例によれば、図３のような場合、Ａ／Ｄコンバータ内の増幅器の利得を小さくして変換特性における直線の傾きを小さくすることで出力Ａ、Ｂの値を変換可能範囲の境界に移動させることができるため、アナログ回路の性能を向上させることができる。
【００２７】
なお、１ｂｉｔ出力を持つ変換ステージから構成されるパイプラインＡ／Ｄコンバータに関して説明したが、上記以外のＡ／Ｄコンバータにおいても同様の結果が得られる。
【実施例２】
【００２８】
図４は、Ａ／Ｄコンバータのアナログ回路に含まれる実施例２にかかる増幅器の構成を示す図である。図４においてＭ１〜Ｍ５はＮＭＯＳトランジスタ、Ｍ６〜Ｍ１１はＰＭＯＳトランジスタである。Ｍ１のゲート端子はバイアス電圧ｖｂ１に、ソース端子は基準電圧ＧＮＤに、ドレイン端子はＭ２、Ｍ３のソース端子にそれぞれ接続されている。Ｍ２、Ｍ３のゲート端子はアナログ差動入力ｖｉｎｐ、ｖｉｎｍに、ドレイン端子はＭ４、Ｍ５のソース端子にそれぞれ接続されている。Ｍ４、Ｍ５のゲート端子はバイアス電圧ｖｂ２に接続されている。Ｍ６、Ｍ７のゲート端子はバイアス電源ｖｂ４に、ソース端子は電源電圧ＶＤＤに、ドレイン端子はＭ８、Ｍ９のソース端子にそれぞれ接続されている。Ｍ８、Ｍ９のゲート端子はバイアス電圧ｖｂ３に接続されている。Ｍ１０、Ｍ１１のゲート端子はバイアス電源ｖｂ５に、ソース端子は電源電圧ＶＤＤにそれぞれ接続されている。Ｍ４、Ｍ８、Ｍ１０のドレイン端子はアナログ差動出力ｖｏｕｔｍに、Ｍ５、Ｍ９、Ｍ１１のドレイン端子はアナログ差動出力ｖｏｕｔｐにそれぞれ接続されている。
【００２９】
図５に本発明の増幅器における負荷部分のバイアス電圧を発生させる回路の構成を示す。ここで、図５の右部分には図４の増幅器の一部のみが描かれている。図５において、Ｍ１２〜Ｍ１４はＰＭＯＳトランジスタである。Ｍ１２〜Ｍ１４のドレイン端子は可変電流源Ｉｓｓ１、Ｉｓｓ２、Ｉｓｓ３に接続されている。Ｍ６とＭ１３、Ｍ８とＭ１４、Ｍ１０とＭ１２でそれぞれ形成されるカレントミラー回路により、Ｍ１２〜Ｍ１４を流れる電流がカレントミラー比倍されてそれぞれＭ６、Ｍ１０、Ｍ８を流れることにより、増幅器の負荷部分を流れる電流が決定される。つまり、可変電流源Ｉｓｓ１、Ｉｓｓ２、Ｉｓｓ３によって増幅器の負荷部分に流れる電流量Ｉ１，Ｉ２を制御することができる。
【００３０】
Ｍ１〜Ｍ１１のトランスコンダクタをｇｍ１〜ｇｍ１１、出力抵抗をｒｏ１〜ｒｏ１１とすると、Ｍ６、Ｍ８のトランジスタ部分の負荷抵抗Ｒ１はｇｍ８ｒｏ６ｒｏ８となり、Ｍ１０のトランジスタ部分の負荷抵抗Ｒ２はｒｏ１０となるため、増幅器の負荷抵抗は、(ｇｍ８ｒｏ６ｒｏ８)｜｜ｒｏ１０となる。一般的に同じトランジスタサイズを用いた場合、Ｒ１はＲ２よりも大きくなる。
【００３１】
また、式（２）に示すように出力抵抗ｒ０は電流に反比例するため、電流量を変更することで出力抵抗を変えることができる。つまり、Ｍ６、Ｍ８に流れる電流量Ｉ１とＭ１０を流れる電流量Ｉ２の総和を一定に保ちつつＩ１、Ｉ２を変更することにより、増幅器の負荷抵抗を変えることができる。
【数２】
2006140897.tif 000004
【００３２】
増幅器の利得は式（３）のように与えられるため、増幅器の負荷抵抗を変えることにより、電流量の総和を変えることなく増幅器の利得を変えることができる。
【数３】
2006140897.tif 000005
【００３３】
また、増幅器の周波数帯域特性は式（４）のように与えられるので、Ｉ１、Ｉ２の総和が一定でありＭ１〜Ｍ５を流れる電流量が変化しないことから増幅器の周波数帯域特性は変化しない。
【数４】
2006140897.tif 000006
【００３４】
以上のように、Ａ／Ｄコンバータに使用している増幅器の負荷部分に流れる電流の総和を一定に保ちつつ電流比を変えることにより、増幅器の利得を変えることができ、Ａ／Ｄコンバータの性能を制御することができる。
【００３５】
なお、ＮＭＯＳトランジスタのゲート端子が入力端子である増幅器に関して説明したが、ＰＭＯＳトランジスタのゲート端子が入力端子である増幅器に関しても同様の結果が得られる。
【００３６】
また、本実施例では簡単な差動入力−差動出力の増幅器について説明したが、差動入力−シングル出力の増幅器、シングル入力−シングル出力の増幅器、シングル入力−差動出力の増幅器、また更に複雑な増幅器について適用しても同様の効果が得られる。
【実施例３】
【００３７】
図６はＡ／Ｄコンバータのアナログ回路に含まれる実施例３にかかる増幅器の構成を示す図である。図６においてＭ１〜Ｍ７はＮＭＯＳトランジスタ、Ｍ８、Ｍ９はＰＭＯＳトランジスタである。Ｍ１のゲート端子はバイアス電圧ｖｂ１に、ソース端子は基準電圧ＧＮＤに、ドレイン端子はＭ２〜Ｍ７のソース端子にそれぞれ接続されている。Ｍ８、Ｍ９のゲート端子はバイアス電源ｖｂ２に、ソース端子は電源電圧ＶＤＤにそれぞれ接続されている。Ｍ２〜Ｍ４、Ｍ８のドレイン端子はアナログ差動出力ｖｏｕｔｍに、Ｍ５〜Ｍ７、Ｍ９のドレイン端子はアナログ差動出力ｖｏｕｔｐにそれぞれ接続されている。ｓｗ２〜ｓｗ４の３端子はＭ２〜Ｍ４のゲート端子、アナログ差動入力ｖｉｎｐ、基準電圧ＧＮＤにそれぞれ接続されている。ｓｗ５〜ｓｗ７の３端子はＭ５〜Ｍ７のゲート端子、アナログ差動入力ｖｉｎｍ、基準電圧ＧＮＤにそれぞれ接続されている。
【００３８】
図６においてバイアス電圧ｖｂ１，ｖｂ２が一定であるとすると、増幅器の利得Ａv、周波数帯域特性ｆは次式のようになる。
【数５】
2006140897.tif 000007
【数６】
2006140897.tif 000008
【００３９】
上式で、Ｗはゲート幅、Ｌはチャネル長を表す。バイアス電圧ｖｂ１、ｖｂ２が一定であるとき、Ｉｂｉａｓも一定であるため、増幅器の利得、周波数帯域特性を変更しようとするとトランジスタのサイズを変更しなければならない。ここで、増幅器の利得を小さくするためにトランジスタのゲート幅Ｗを小さくすると、式（６）から周波数帯域特性も悪化してしまう。しかし、増幅器の利得を小さくするためにトランジスタのチャネル長Ｌを小さくしても周波数帯域は悪化しない。そこで、図６のようにゲート幅Ｗが同じで、チャネル長の異なるトランジスタ（Ｍ２，Ｍ７（チャネル長４Ｌ）、Ｍ３，Ｍ６（チャネル長２Ｌ）、Ｍ４，Ｍ５（チャネル長Ｌ））を複数用意しておき、アナログ入力を接続するトランジスタを選択することにより増幅器に流れる電流量を変えずに、周波数帯域特性を悪化させることなく、利得を変更することができる。また、図６の入力トランジスタＭ２〜Ｍ７はＮＭＯＳであるため、アナログ入力を接続しないトランジスタのゲート端子に基準電圧ＧＮＤを接続することにより、そのトランジスタに電流が流れなくなる。
【００４０】
以上のように、Ａ／Ｄコンバータに使用している増幅器の入力トランジスタを選択することにより、増幅器の利得を変えることができ、Ａ／Ｄコンバータの性能を制御することができる。
【００４１】
なお、ＮＭＯＳトランジスタのゲート端子が入力端子である増幅器に関して説明したが、ＰＭＯＳトランジスタのゲート端子が入力端子である増幅器に関しても同様の結果が得られる。
【００４２】
また、簡単な差動入力−差動出力の増幅器について説明したが、差動入力−シングル出力の増幅器、シングル入力−シングル出力の増幅器、シングル入力−差動出力の増幅器、また更に複雑な増幅器についても同様の効果が得られる。
【００４３】
今回開示された実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００４４】
本発明によれば、製造されたアナログ回路を最適な条件で使用することができ、動作不良となる確率が低減する、或いは消費電力を低減するＡ／Ｄコンバータが得られる。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施例１に係るＡ／Ｄコンバータの構成図である。
【図２】本発明の実施例１に係るアナログ回路の入出力変換特性の概略図である。
【図３】本発明の実施例１に係るアナログ回路の入出力変換特性の概略図である。
【図４】本発明の実施例２に係る増幅器の構成図である。
【図５】本発明の実施例２に係るバイアス電源生成回路の構成図である。
【図６】本発明の実施例３に係る増幅器の構成図である。
【図７】従来のＡ／Ｄコンバータの構成図である。
【図８】従来のＡ／Ｄコンバータにおけるアナログ回路の入出力変換特性の概略図である。
【符号の説明】
【００４６】
１  アナログ回路
２  補正手段
３  制御手段
４  アナログ入力信号
５  デジタル出力信号
６  変換信号
７  補正信号
８  制御信号
【図１】
2006140897.tif 000009
【図２】
2006140897.tif 000010
【図３】
2006140897.tif 000011
【図４】
2006140897.tif 000012
【図５】
2006140897.tif 000013
【図６】
2006140897.tif 000014
【図７】
2006140897.tif 000015
【図８】
2006140897.tif 000016