(57)【要約】【課題】部品コストの上昇を抑えつつ、各ラインのデータに対する書き込み及び読み出しの正常な状態を常に安定して保持する。【解決手段】ビーム光走査装置は、走査用のビーム光を発生するレーザを備える。この装置は更に、対象画像から読み取った画素後の画像情報に基づくデータを書込み及び読出し可能なメモリ（１０２）と、対象画像の主走査方向に沿った各ラインの前記データをライン同期信号に応答して前記メモリに書き込む手段（５１，５６，１０４，１０１）と、ライン同期信号による同一の処理周期の間に、データの書き込みから所定時間だけ遅延してメモリ（１０２）からデータを読み出す手段（５１，５６，１０５，１０１）とを備える。この読み出されたデータは、制御手段（５５Ｂ）により、そのデータに基づくＰＷＭ変調信号に変換されて駆動用信号としてレーザに与えられる。【選択図】  図４
2006248111.tif 000002
【特許請求の範囲】
【請求項１】
走査用のビーム光を発生する発光手段と、
対象画像から読み取った画素毎の画像情報に基づくデータを書込み及び読出し可能なメモリと、
対象画像の主走査方向に沿った各ラインの前記データをライン同期信号に応答して前記メモリに書き込むデータ書き込み手段と、
前記ライン同期信号による同一の処理周期の間に、前記書き込み手段による前記データの書き込みから所定時間だけ遅延して前記メモリから前記データを読み出すデータ読み出し手段と、
このデータ読み出し手段により読み出されたデータに基づく駆動信号を発生させて当該駆動信号で前記発光手段の駆動を制御する制御手段と、を備えたことを特徴とするビーム光走査装置。
【請求項２】
前記メモリは、先入れ先出し方式のメモリであり、
前記データ書き込み手段は、前記メモリへ書き込む前記データの数及び当該データの書き込み位置を管理する書き込みポインタを有し、
前記データ読み出し手段は、前記メモリから読み出す前記データの数及び当該データの読み出し位置を管理する読み出しポインタを有する、ことを特徴とする請求項１に記載のビーム光走査装置。
【請求項３】
前記書き込みポインタ及び前記読み出しポインタのそれぞれは、前記ライン同期信号による同一の処理周期の間に、前記メモリへ書き込む前記データの数と前記メモリから読み出す前記データの数とが等しくなるようにデータ数を管理するポインタであることを特徴とする請求項２に記載のビーム光走査装置。
【請求項４】
前記所定時間は、「０≦所定時間＜メモリ容量最大値」の条件を満たす時間であることを特徴とする請求項１〜３の何れか一項に記載のビーム光走査装置。
【請求項５】
請求項１乃至４の何れか一項に記載のビーム光走査装置と、
前記発光手段により発光されたビーム光の走査を受けて潜像を形成する像担持体と、
この像担持体に形成された潜像を現像するための現像器と、を備えたことを特徴とする画像形成装置。
【請求項６】
対象画像の主走査方向に沿った各ラインの画素毎の画像情報に基づくデータをライン同期信号に応答してメモリに書き込むステップと、
前記ライン同期信号による同一の処理周期の間に、前記書き込みステップにおける前記データの書き込みから所定時間だけ遅延して前記メモリから前記データを読み出すステップと、
この読み出されたデータに基づく駆動信号を発生させて当該駆動信号に応じて、走査用のビーム光を発生する発光手段の駆動を制御するステップと、を含むことを特徴とするビーム光発生の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、走査用のビーム光を発生するビーム光走査装置、このビーム光走査装置を搭載した画像形成装置、及びビーム光発生の制御方法に関し、とくに、ビーム光の発生を担う発光手段を駆動するドライバまでの各ラインの画素情報に応じたデータの転送タイミングを調整するようにした、複写機などに好適なビーム光走査装置、画像形成装置、及びビーム光発生の制御方法に関する。
【背景技術】
【０００２】
近年、レーザビーム光（以降、単にビーム光と称す）による走査露光と電子写真プロセスとを組み合わせて画像形成を行なう、デジタル複写機やレーザプリンタなどの画像形成装置が種々開発され、既に実用に供されている。
【０００３】
この画像形成装置は、例えば特許文献１に見られる如く、レーザビーム光により単一の感光体ドラム上を同時に走査露光して当該感光体ドラム上に単一の静電潜像を形成し、この静電潜像を紙に写し取るという原理に基づいている。
【０００４】
この画像形成装置の分野において、とくに最近では、画像形成の高速化及び高精細化を図るために、走査用のビーム光本数のアップだけでなく、このビーム光を駆動する変調周波数の高速化も求められるようになっている。このため、対象画像の画像情報を読み取るスキャナ部及び画像処理部から成るシステム側から転送されるデータと、このデータに対応した画像形成用のタイミング信号とを高速に且つ確実にビーム光駆動回路としてのパルス幅モジュレータ（以降、ＰＷＭと称す））へ伝達する必要がある。このための一つの手段として、スキャナ部及び画像処理部から成るシステム側から転送されるデータを一度、メモリに書き込み、その後に、そのデータをメモリから読み出すという構成が知られている。この場合、データをメモリに書き込む動作、及び、データをメモリから読み出す動作は、そのデータを用いる１ラインの画像形成の間に完了する必要がある。
【０００５】
このメモリを使用したデータの書き込み及び読み出しの構成として、特許文献２に示す回路例が知られている。この文献に記載の回路は、データの読み出し側及び書き込み側それぞれのデータ伝送路の伝送速度差を緩衝するためにメモリと、このメモリに対するデータの書き込み及び読み出しのタイミングを調停する調停回路とを備える。この調停回路は、書き込み制御端子及び読み出し制御端子を有し、これらの端子に、書き込み制御信号及び読み出し制御信号の何れの信号が早く到来するかで書き込み許可又は読み出し許可の状態を選択している。このため、書き込み制御信号及び読み出し制御信号のタイミングを制御することで、かかる状態選択が可能になっている。
【特許文献１】特開２００１−９１８７２号公報
【特許文献２】特開平６−１４９６５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したように、レーザプリンタやデジタル複写機などの画像形成装置の場合、メモリへのデータの書き込み動作を行なう前に、そのメモリからデータを読み出そうとすると、所望のデータを読み出すことができないばかりか、メモリ内の書き込み・読み出しに関するデータ数の関係が壊れて、所定の画像が形成できないという事態を発生させる。
【０００７】
このような不都合を解消するために、前述した特許文献２で提案されているタイミング調整法を用いることも想定はされる。しかしながら、この手法を用いる画像形成装置にあっては、メモリのデータに対する書き出し位置と読み込み位置の条件や、書き込みデータ数と読み込みデータ数との間の条件に留意していない。このため、１ラインの中で、書き込みのデータ数と読み込みのデータ数とが互いにずれた場合、メモリが空の状態であるのにデータを読み込んだり、データが溢れてしまったりして、出力画像に画質劣化の影響を与えてしまう。
【０００８】
本発明は、上述した現状の装置が抱える不都合に鑑みてなされたもので、各ラインの画像データに対するメモリへの書き込み及びメモリからの読み出しの正常な状態を安定して維持することができるビーム光走査装置、画像形成装置、及びビーム光発生の制御方法を提供することを、その目的とする。
【課題を解決するための手段】
【０００９】
上述した目的を達成するために、本発明に係るビーム光走査装置は、走査用のビーム光を発生する発光手段と、対象画像から読み取った画素後の画像情報に基づくデータを書込み及び読出し可能なメモリと、対象画像の主走査方向に沿った各ラインの前記データをライン同期信号に応答して前記メモリに書き込むデータ書き込み手段と、前記ライン同期信号による同一の処理周期の間に、前記書き込み手段による前記データの書き込みから所定時間だけ遅延して前記メモリから前記データを読み出すデータ読み出し手段と、このデータ読み出し手段により読み出されたデータに基づく駆動信号を発生させて当該駆動信号で前記発光手段の駆動を制御する制御手段と、を備える。
【発明の効果】
【００１０】
本発明によれば、各ラインの画像データに対するメモリへの書き込み及びメモリからの読み出しの正常な状態を安定して維持することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の１つの実施の形態について、図１〜６を参照して説明する。この実施の形態にあっては、本発明に係るビーム光走査装置、及び、この装置を一体に搭載した画像形成装置としてのデジタル複写機を説明する。このデジタル複写機は、単独の複写機として実施してもよいし、ＭＦＰ（Multi Function Peripherals）装置の一部として実施してもよい。
【００１２】
図１は、かかるデジタル複写機の構成を模式的に示すものである。このデジタル複写機は、たとえば、画像読取手段としてのスキャナ部１、および、画像形成手段としてのプリンタ部２から構成されている。スキャナ部１は、図示矢印方向に移動可能な第１キャリジ３と第２キャリジ４、結像レンズ５、および、光電変換素子６などから構成されている。
【００１３】
図１に示す構成において、原稿Ｏは透明ガラスからなる原稿台７上に下向きに置かれ、その原稿Ｏの載置基準は原稿台７の短手方向の正面右側がセンタ基準になっている。原稿Ｏは、開閉自在に設けられた原稿固定カバー８によって原稿台７上に押え付けられる。
【００１４】
原稿Ｏは光源９によって照明され、その反射光はミラー１０，１１，１２、および、結像レンズ５を介して光電変換素子６の受光面に集光されるように構成されている。ここで、光源９およびミラー１０を搭載した第１キャリジ３と、ミラー１１，１２を搭載した第２キャリジ４は、光路長を一定にするように２：１の相対速度で移動するようになっている。第１キャリジ３および第２キャリジ４は、キャリジ駆動用モータ（図示せず）によって読取タイミング信号に同期して、図１における右側から左側の方向に移動する。
【００１５】
このように、原稿台７上に載置された原稿Ｏの画像は、スキャナ部１によって１ラインごとに順次読取られ、その読取り出力は、画像処理部５７（図３参照）において画像の濃淡を示す、例えば８ビットのデジタル画像信号に変換される。
【００１６】
プリンタ部２は、光学系ユニット１３、および、被画像形成媒体である用紙Ｐ上に画像形成が可能な電子写真方式を組み合わせた画像形成部１４から構成されている。すなわち、原稿Ｏからスキャナ部１で読取られた画像信号は、画像処理部５７（図３参照）で処理が行なわれた後、半導体レーザ発振器（以下、単にレーザと呼ぶ）３１（図２参照）からのレーザビーム光（以降、単にビーム光と呼ぶ）に変換される。本実施の形態では、たとえば、レーザを１個使用するシングルビーム光学系を採用しているが、レーザを複数（例えば２個）設けるマルチビーム光学系を採用してもよい。
【００１７】
光学系ユニット１３の構成については図２を用いて後述するが、同ユニット内に設けられた１つのレーザ３１は、画像処理部５７から出力されるレーザ変調信号にしたがって発光動作し、そのビーム光は、ポリゴンミラーで反射されて走査光となり、ユニット外部へ出力されるようになっている。
【００１８】
光学系ユニット１３から照射されるビーム光は、像担持体としての感光体ドラム１５上の露光位置Ｘの地点（図１参照）に必要な解像度を持つスポットの走査光として結像され、走査露光に供される。これによって、感光体ドラム１５上には、画像信号に応じた静電潜像が形成される。
【００１９】
感光体ドラム１５の周辺には、その表面を帯電する帯電チャージャ１６、現像器１７、転写チャージャ１８、剥離チャージャ１９、および、クリーナ２０などが配設されている。感光体ドラム１７は、駆動モータ（図示せず）により所定の外周速度で回転駆動され、その表面に対向して設けられている帯電チャージャ１６によって帯電される。帯電された感光体ドラム１５上の露光位置Ｘの地点にビーム光（走査光）がスポット結像される。
【００２０】
感光体ドラム１５上に形成された静電潜像は、現像器１７からのトナー（現像剤）により現像される。現像によりトナー像を形成された感光体ドラム１５は、転写位置の地点で給紙系によりタイミングをとって供給される用紙Ｐ上に転写チャージャ１８によって転写される。
【００２１】
前述した給紙系は、底部に設けられた給紙カセット２１内の用紙Ｐを、給紙ローラ２２と分離ローラ２３とにより１枚ずつ分離して供給する。そして、レジストローラ２４まで送られ、所定のタイミングで転写位置まで供給される。転写チャージャ１８の下流側には、用紙搬送機構２５、定着器２６、画像形成済みの用紙Ｐを排出する排紙ローラ２７が配設されている。これにより、トナー像が転写された用紙Ｐには、定着器２６でトナー像が定着され、その後、排紙ローラ２７を経て外部の排紙トレイ２８に排紙される。
【００２２】
また、用紙Ｐへの転写が終了した感光体ドラム１５は、その表面の残留トナーがクリーナ２０によって取り除かれて、初期状態に復帰し、次の画像形成の待機状態となる。
【００２３】
以上のプロセス動作を繰り返すことにより、画像形成動作が連続的に行なわれる。
【００２４】
このように、原稿台７上に置かれた原稿Ｏは、スキャナ部１で読取られ、その読取り情報は、プリンタ部２で一連の処理を施された後、用紙Ｐ上にトナー画像として記録される。
【００２５】
次に、光学系ユニット１３について説明する。
【００２６】
図２は、光学系ユニット１３の構成と感光体ドラム１５の位置関係を示している。光学系ユニット１３は、例えば前述したように１つのビーム光発生手段としてのレーザ（半導体レーザ発振器）３１を内蔵しており、このレーザ３１が１走査ラインずつ画像形成を行なう。このレーザ３１はレーザドライバ３２で駆動され、レーザ３１から出力されるビーム光は、図示しないコリメータレンズを通過した後、多面回転ミラーとしてのポリゴンミラー３５に入射する。
【００２７】
ポリゴンミラー３５は、ポリゴンモータドライバ３７で駆動されるポリゴンモータ３６によって一定速度で回転されている。これにより、ポリゴンミラー３５からの反射光は、ポリゴンモータ３６の回転数で定まる角速度で、一定方向に走査することになる。ポリゴンミラー３５によって走査されたビーム光は、図示しないｆ−θレンズのｆ−θ特性により、これを通過することによって、一定速度でビーム光検知装置３８の受光面及び感光体ドラム１５の上を走査することになる。ビーム光検知装置３８は、ビーム光位置検知手段、ビーム光通過タイミング検知手段、及びビーム光パワー検知手段として機能する。
【００２８】
なお、レーザドライバ３２は、それぞれオートパワーコントロール（ＡＰＣ）回路を内蔵しており、後述する主制御部（ＣＰＵ）５１から設定される発光パワーレベルで常にレーザ発振器３１を発光動作させるようになっている。
【００２９】
また、ビーム光検知装置３８には、その取り付け位置およびビーム光の走査方向に対する傾きを調整するための調整モータ３８ａ，３８ｂが設けられている。
【００３０】
ビーム光検知装置３８は、上述のように感光ドラム１５を走査するビーム光の通過位置、通過タイミング、及びパワー（光量）をそれぞれ検知するためのものであり、その受光面が位置的に感光体ドラム１５の表面と同等になるように、感光体ドラム１５の端部近傍に配設されている。このビーム光検知装置３８からの検知信号を基ついてレーザ３１の発光パワー（光量）の制御、及び、発光タイミングの制御（主走査方向の画像形成位置制御）が行なわれる。とくに、この発光タイミングの制御には、本発明に係る、画像データの転送の遅延制御も含まれる。この遅延制御は、ビーム光検知装置３８から出力される、前記ビーム光の通過位置検知機能に基づく水平同期信号（ＢＤ）を用いて実行される。
【００３１】
これらの制御を行なうための信号を生成するために、ビーム光検知装置３８はビーム光処理回路４０に接続されている。ビーム光処理回路４０は、ビーム光検知装置３８の各種の検知信号を受けて、光ビームの通過位置及び通過タイミングを反映した検知パルス信号（水平同期信号（ＢＤ）を含む）を主制御部５１及び後述するレーザ制御部５５に供給する。
【００３２】
次に、制御系について説明する。
【００３３】
図３は、シングルビーム光学系の制御を主体にした制御系を示している。この制御系は、装置全体の電気的な制御を担う主制御部５１を備えている。この主制御部５１は、一例として、図示しないＣＰＵ（中央演算処理装置）、メモリ、クロック回路などを備えて構成される。また、主制御部５１には、外付けのメモリ５２、コントロールパネル５３、外部通信インターフェース（Ｉ／Ｆ）５４、レーザドライバ３２、ポリゴンミラーモータドライバ３７、ビーム光処理回路４０、スキャナ部１、及びレーザ制御部５５がそれぞれ通信可能に接続されている。
【００３４】
このうち、レーザ制御部５５は、図３に示すように、ビーム光処理回路４０に接続される一方で、画像データインターフェース（Ｉ／Ｆ）５６にも接続されている。また、画像処理部５７が画像データインターフェース５６を介して、画像データをレーザ制御部５５に出力可能に接続されている。さらに、画像データＩ／Ｆ５６には、ページメモリ５８を介して外部インターフェース（Ｉ／Ｆ）５９が接続されている。
【００３５】
このため、複写動作の場合は、原稿台７上にセットされた原稿Ｏの画像は、スキャナ部１で読取られ、画像処理部５７へ送られる。画像処理部５７は、スキャナ部１からの画像信号に、例えば周知のシェーディング補正、各種フィルタリング処理、階調処理、ガンマ補正などの所定の処理を施し、この処理後のデジタル量の画像データを画像データインターフェース５６に出力するようになっている。
【００３６】
画像処理部５７から出力された画像データは、画像データインターフェース５６へ送られる。画像データインターフェースＦ５６は、画像データをレーザ制御部５５に送る。
【００３７】
レーザ制御部５５は、図４に示すように、画像データＩ／Ｆ５６を介して入力した画像データを遅延して転送する遅延制御回路５５Ａと、この遅延制御回路５５Ａにより遅延された画像データに基づきＰＷＭ（パルス幅変調）を掛けて変調信号を発生させるＰＷＭ回路５５Ｂとを備える。
【００３８】
このうち、遅延制御回路５５Ａは、書き込み用のデータラッチ回路１０１と、ＦＩＦＯ方式でデータの書き込み及び読み出し可能なメモリ１０２と、読み出し用のデータラッチ回路１０３と、データの書き込み制御（書き込みデータ数及び書き込み位置）に用いる書き込みポインタ１０４、データの読み出し制御（読み出しデータ数及び読み出し位置）に用いる読み出しポインタ１０５と、遅延制御の状態を示すフラグ情報を生成するフラグ生成部１０６とを備える。
【００３９】
また、書き込み用のデータラッチ回路１０１には、画像データ（ＤＡＴ＿ＩＮ）、書き込み許可信号（ＥＮ＿ＷＲ）、及び書き込みデータクロック（ＣＬＫ＿ＷＲ）が与えられている。読み出し用のデータラッチ回路１０３には、読み出し許可信号（ＥＮ＿ＲＤ）及び読み出しデータクロック（ＣＬＫ＿ＲＤ）が与えられている。書き込みポインタ１０４には、書き込み許可信号（ＥＮ＿ＷＲ）及び書き込みデータクロック（ＣＬＫ＿ＷＲ）が与えられている。さらに、読み出しポインタ１０５には、読み出し許可信号（ＥＮ＿ＲＤ）及び読み出しデータクロック（ＣＬＫ＿ＲＤ）が与えられている。
【００４０】
このため、書き込み許可信号（ＥＮ＿ＷＲ）及び書き込みデータクロック（ＣＬＫ＿ＷＲ）に同期して、画像データ（ＤＡＴ＿ＩＮ）がデータラッチ回路１０１にラッチされる。このラッチデータは書き込みポインタ１０４の出力値に応答して、メモリ１０２に書き込まれる。一方、読み出しポインタ１０５の出力値に応じて、かつ、読み出し許可信号（ＥＮ＿ＲＤ）及び読み出しデータクロック（ＣＬＫ＿ＲＤ）に同期して、メモリ１０２から画像データが読み出され、これが遅延制御を受けた画像データ（ＤＡＴ＿ＯＵＴ）としてデータ読み出し用のデータラッチ回路１０３にラッチされる。このラッチされた画像データは、遅延制御を受けたデータＤＡＴ＿ＯＵＴとしてＰＷＭ回路５５Ｂに転送される。
【００４１】
なお、書き込み許可信号（ＥＮ＿ＷＲ）、書き込みデータクロック（ＣＬＫ＿ＷＲ）、読み出し許可信号（ＥＮ＿ＲＤ）、及び読み出しデータクロック（ＣＬＫ＿ＲＤ）は、主制御部５１から供給されている。しかしながら、これらの許可信号及びクロックを生成する回路をレーザ制御部５５に設けるようにしてもよい。
【００４２】
フラグ生成部１０６は、前述のように、メモリ１０２の状態を表すフラグを生成する部分であり、
ＥＭＰＴＹ：書き込みポインタ値と読み出しポインタ値の差が０（メモリが空）
ＦＵＬＬ：書き込みポインタ値がメモリ最大値と一致（メモリが満杯）
ＯＶＥＲ  ＲＵＮ：書き込みポインタ値がメモリ最大値を超えた場合
ＵＮＤＥＲ  ＲＵＮ：読み出しポインタがメモリ下限値を超えた場合
ＩＮＰＵＴ  ＲＥＡＤＹ：上記以外の場合、
を示している。これらのフラグ状態を示す信号は主制御部５１に送られ、この主制御部５１の制御に用いられる。
【００４３】
上述した構成に加えて、図４に示すように、メモリ１０２にはメモリクリア信号（ＣＬＲ＿ＦＩＦＯ）が供給され、書きこみポインタ１０４には書き込みポインタクリア信号（ＣＬＲ＿ＷＲ）が供給され、さらに、読み出しポインタ１０５には読み出しポインタクリア信号（ＣＬＲ＿ＲＤ）が供給される。これらのクリア信号（ＬＲ＿ＦＩＦＯ、ＣＬＲ＿ＷＲ、ＣＬＲ＿ＲＤ）は、本実施形態にあっては、主制御部５１から供給されるが、レーザ制御部５５にそれらのクリア信号の生成回路を設けるようにしてもよい。
【００４４】
これらのクリア信号のうち、メモリクリア信号（ＣＬＲ＿ＦＩＦＯ）は、メモリ１０２をクリアする信号であり、本信号がメモリ１０２にアサートされると、メモリ１０２の記憶データはクリア（例えばオールゼロ）される。また、書き込みポインタクリア信号（ＣＬＲ＿ＷＲ）は、書き込みポインタ１０４のデータをクリアする信号であり、本信号が書き込みポインタ１０４の制御部にアサートされると、書き込みポインタが保持している書き込みデータはゼロにリセットされる。さらに、読み出しポインタクリア信号（ＣＬＲ＿ＲＤ）は、読み出しポインタ１０５のデータをクリアする信号であり、本信号が読み出しポインタ１０５の制御部にアサートされると、読み出しポインタ１０５が保持している読み出しデータはゼロにリセットされる。
【００４５】
これらのクリア信号を用いる理由を説明する。このメモリ１０２は、書き込みポインタ１０４と、読み出しポインタ１０５によって、書き込みと読み出しの関係が等しく（書き込んだデータ数だけ、データを読み出す）なるように制御される。このとき、クロック（ＣＬＫ＿ＷＲ及びＣＬＫ＿ＲＤ）に重畳するノイズ等に因り、上述した書き込みと読み出しの関係が等しくならない場合が生じる。そのような場合、メモリ容量とデータの数の如何によっては、オーバーラン（OVER RUN）エラーやアンダーラン（UNDER RUN）エラー等のエラーが生じる恐れがある。このエラーは、メモリ１０２から読み出されるデータが所定のデータでないため、所望の画像が得られず、画質の劣化につながる。このため、上述の事態が生じた場合に、上述のクリア信号をアサートし、メモリとポインタを初期状態にした上で、再度画像形成動作を開始するようにする。
【００４６】
また、上述したエラーが起こっていない場合でも、定期的にメモリ１０２とポインタ１０４，１０５をクリアすることで、エラーの影響（画質悪化）を最小限に食い止めることができる。
【００４７】
その最も効果的な例は、１ライン形成毎に、メモリ１０２とポインタ１０４，１０５をクリアする方法である。そのようにすれば、突発的なノイズ等での書き込みと読み出しの関係が崩れたとしても、その被害は１ラインのみである。これを実現するには、BD信号を、メモリクリア信号（ＣＬＲ＿ＦＩＦＯ）、書き込みポインタクリア信号（ＣＬＲ＿ＷＲ）、及び読み出しポインタクリア信号（ＣＬＲ＿ＲＤ）にそれぞれ同期させる接続構成を採ればよい。これによって、１ライン毎に（つまり、ＢＤ信号が出力される毎に）メモリ１０２とポインタ１０４，１０５がクリアされる。
【００４８】
また、別の例としては、ページ印字動作が終了する度に、メモリ１０２とポインタ１０４，１０５をクリアすることも有効である。例えば、ＥＯＰ（End Of Page）信号がローレベルのときに、メモリ１０２とポインタ１０４，１０５をクリアするようにする。すなわち、連続印字動作のときには、用紙と用紙の間（用紙間）で、また、簡潔印字動作のときには、用紙の前後でメモリ１０２とポインタ１０４，１０５をクリアする接続構成を採ればよい。この例の場合、タイミングに時間的な余裕が持てるため、主制御部（ＣＰＵ）５１から各クリア信号をアサートさせることもできる。
【００４９】
図４に示すＰＷＭ回路５５Ｂは、遅延制御回路５５Ａを介して転送されてき画像データに基づいて、パルス信号にＰＷＭ変調を施してＰＷＭ変調信号を生成する。このＰＷＭ変調信号は駆動信号（パルス信号）としてレーザドライバ３２に送信される。レーザドライバ３２は、かかる駆動信号に基づいてレーザ３１を駆動する。
【００５０】
一方、コントロールパネル５３は、複写動作の起動や、枚数設定などを行なうマンマシンインターフェースである。
【００５１】
本デジタル複写機は、複写動作のみでなく、ページメモリ５８に接続された外部インターフェース５９を介して外部から入力される画像データをも画像として形成できる。なお、外部インターフェース５９から入力される画像データは、一旦ページメモリ５８に格納された後、画像データインターフェース５６を介してレーザ制御部５５に送られる。
【００５２】
また、本デジタル複写機が、例えばネットワークなどを介して外部から制御される場合には、外部通信インターフェース５４がコントロールパネル５３の役割を果たす。
【００５３】
ポリゴンモータドライバ３７は、前述のビーム光を走査するポリゴンミラー３５を回転させるためのポリゴンモータ３６を駆動するドライバである。主制御部５１は、このポリゴンモータドライバ３７に対し、回転開始、停止と回転数の切換えを行なうことができる。回転数の切換えは、ビーム光検知装置３８でビーム光の通過位置を確認する際に、必要に応じて、所定の回転速度よりも回転数を下げるときに用いる。
【００５４】
レーザドライバ３２は、先に説明したレーザ制御部５５からのビーム光の走査に同期した変調信号にしたがってレーザ光を発光させる以外に、主制御部５１からの強制発光信号により、画像データとは無関係に強制的にレーザ発振器３１を発光動作させる機能を持っている。
【００５５】
また、主制御部５１は、レーザ３１が発光動作するパワーを、各レーザドライバ３２に対して設定する。発光パワーの設定は、プロセス条件の変化や、ビーム光の通過位置検知などに応じて変更される。
【００５６】
メモリ５２は、制御に必要な情報を記憶するためのものである。例えば、ビーム光の通過位置を検知するための回路特性（増幅器のオフセット値）、及び、ビーム光の到来順序などを記憶しておくことで、電源立ち上げ後、即座に光学系ユニット１３を画像形成が可能な状態にすることができる。
【００５７】
続いて、レーザ制御部５５の作用効果を中心に、本実施形態に係る作用効果を説明する。
【００５８】
水平同期センサを兼ねるビーム光検知装置３８は、ポリゴンミラーによって図示した矢印方向に走査される走査ビーム光の通過タイミングを検知する。このため、ビーム光処理回路４０から水平同期信号（ＢＤ）が発生する。
【００５９】
このＢＤ信号ＢＤは、レーザ制御部５５のＰＷＭ回路５５Ｂにも供給される。このＢＤ信号を受信したＰＷＭ回路５５Ｂは、ＢＤ信号に同期したライン同期信号（ＬＳＹＮＣ）を画像データインターフェース５６に出力する。
【００６０】
このＬＳＹＮＣ信号を受信した画像データインターフェース５６は、ＬＳＹＮＣ信号に同期した図示しない画像データ転送クロックに同期させて、画像データ（ＤＡＴ＿ＩＮ）をレーザ制御部５５の遅延回路５５Ａに出力する。図４において、書き込みデータクロック（ＣＬＫ＿ＷＲ）がデータ転送クロックに相当し、また、ＤＡＴ＿ＩＮが画像データを表している。
【００６１】
遅延制御回路５５Ａは、画像データ（ＤＡＴ＿ＩＮ）をＦＩＦＯメモリ１０２に保存できる範囲内の量で書き込み、その後、読み出しデータクロック（ＣＬＫ＿ＲＤ）に同期して、メモリ１０２に保存した画像データ（ＤＡＴ＿ＩＮ）を読み出し、ＰＷＭ回路５５Ｂに、その画像データ（ＤＡＴ＿ＯＵＴ）を送信する。ＰＷＭ回路５５Ｂは、入力した画像データ（ＤＡＴ＿ＩＮ）に応じたＰＷＭ変調信号を駆動信号として出力する。この駆動信号はレーザドライバ３２に出力されるので、レーザドライバ３２がＰＷＭ変調された駆動信号で半導体レーザ３１を駆動し、パルス状に居ビーム光を発光させる。
【００６２】
この画像データ（ＤＡＴ＿ＩＮ）のＰＷＭ回路５５Ｂへの転送において特徴的なことは、遅延制御回路５５Ａにおけるデータの書き込み及び読み出し処理である。
【００６３】
図５は、ポリゴンミラー３５で反射されるレーザビーム光で感光ドラム１５の画像領域を走査するときの、ＢＤ信号、ＬＳＹＮＣ信号、遅延前の画像データ（ＤＡＴ＿ＩＮ）、及び、遅延後の画像データを用いたＰＷＭ出力（ＰＭＷ変調信号、すなわち駆動信号）の時間的な前後関係の概要を示す。
【００６４】
図５に示す時間関係は詳細には図６に示すタイミングチャートで表される。これを図３のブロック図とともに説明する。
【００６５】
ＢＤ信号を受信したＰＷＭ回路５５Ｂは、ＢＤ信号（水平同期信号）に遅延時間Ｔｓｙｎｃ１を以って同期したＬＳＹＮＣ信号（ライン同期信号）を画像データインターフェース５６に出力する。ＬＳＹＮＣ信号を受信した画像データインターフェース５６は、ＦＩＦＯメモリ１０２内にデータを書き込むため、書き込み許可信号（ＥＮ＿ＷＲ）を有効にする。それに伴い、画像データインターフェース部５６は、ＬＳＹＮＣ信号に同期したデータ転送クロック（すなわち、書き込みデータクロックＣＬＫ＿ＷＲ）に同期させて、画像データ（ＤＡＴ＿ＩＮ）をＦＩＦＯメモリ１０２のデータラッチ１０１に転送する。このデータラッチ１０１は、データ転送クロック（ＣＬＫ＿ＷＲ）に応じてデータをラッチする。
【００６６】
また、書き込み許可信号（ＥＮ＿ＷＲ）及びデータ転送クロック（ＣＬＫ＿ＷＲ）は書き込みポインタ１０４にも接続されている。この書き込みポインタ１０４は、画像データ（ＤＡＴ＿ＩＮ）のメモリ書き込みを司る部分で、データラッチ１０１にラッチされたデータをメモリ１０２に書き込む。書き込みポインタ１０４より、書き込むデータの数や順番（位置）が管理されている。
【００６７】
一方、メモリ１０２に書き込まれた画像データの読み出しの管理、すなわち読み出しデータの順番（位置）や数については、読み出しポインタ１０５で行われる。この読み出しポインタ１０５には、読み出し許可信号（ＥＮ＿ＲＤ）と読み出しクロック（ＣＬＫ＿ＲＤ）が供給される。つまり、本実施形態では、読み出しクロック（ＣＬＫ＿ＲＤ）が画像形成クロックに相当する。
【００６８】
画像データインターフェース５６が、書き込み許可信号（ＥＮ＿ＷＲ）に所定量の遅延時間Ｔｓｙｎｃ２を以って同期し、読み出し許可信号（ＥＮ＿ＲＤ）を出力すると、読み出しポインタ１０５は、読み出しクロック信号（ＣＬＫ＿ＲＤ）に同期して、メモリ１０２に書き込まれた順番に画像データを同メモリ１０２から読み出し、画像データ（ＤＡＴ＿ＯＵＴ）としてＰＷＭ回路５５Ｂに転送する。
【００６９】
上述の読み出し許可信号（ＥＮ＿ＲＤ）を出力するタイミングを、つまり、正確には、読み出しクロック信号（ＣＬＫ＿ＲＤ）が読み出しポインタ１０５で有効になるタイミングＴｓｙｎｃ２をコントロールすることによって、画像データの読み出しの遅延量を調整することができる。
【００７０】
なお、この遅延量Ｔｓｙｎｃ２としては、
「Ｏ≦Ｔｓｙｎｃ２＜メモリ容量最大値」
の範囲で設定できる。
【００７１】
このメモリ容量最大値は、原理的には、メモリ１０２の記憶容量の最大値を指すが、メモリ周辺回路の遅延（書き込み動作、読み出し動作の遅延など）があるため、上記最大値から、かかる遅延分を差し引いた時間（又は、この時間に対応したクロック数）になる。この遅延時間は回路構成に依存する量である。一例として、1ラインの画素数が８０００画素のときに（図６の画素数は模式的に示している）、メモリ１０２の容量は５１２画素（最大値）である。なお、１ライン分以上の容量を持つメモリは、一般にラインメモリと呼ばれており、このラインメモリを用いる構成は、本発明に係る遅延制御の対象ではない。本発明で対象とする遅延制御は、同一ライン中で遅延が行なわれる。
【００７２】
上述した遅延タイミングは、画像処理部５７によって各ラインの画像データの処理が進み、そのデータがＦＩＦＯメモリ１０２にある程度書き込まれた時間である。このため、このタイミングが経過した時点で、ＦＩＦＯメモリ１０２から画像データの読み出しが開始され、各ラインの実画像の形成に処せられる。
【００７３】
また、上述した画像データの読み出しタイミングは、ＢＤ信号及びＬＳＹＮＣ信号に同期しているため、画像生成におけるライン毎の主走査方向の画像ずれは生じない。
【００７４】
なお、図６に示すＥＯＰ（End Of Page）信号は、走査用のビーム光の主走査方向と直交する副走査方向（紙送り方向）の画像領域を表す信号（つまり、１頁内の画像領域を表す信号）である。このＥＯＰ信号で有効ある期間（ハイになる期間）におけるＬＳＹＮＣ信号の数だけラインが形成される。このＥＯＰ信号も例えば主制御部５１から供給される。
【００７５】
このように本実施形態によれば、画像データの転送を高速させた場合でも、一定時間の遅延時間Ｔｓｙｎｃ２を適宜に設定することにより、画像処理部５７及び画像データインターフェース５６から各ラインの画像データの供給が開始された後の適宜な時点で、その画像データを転送することができる。
【００７６】
この画像データの転送の利点を、従来法に拠る不都合と対比して説明する。
【００７７】
図７は、従来の主制御部２０１の一部を示すブロック図である。この主制御部２０１の場合、システム側から転送される画像データ（ＤＡＴ＿ＩＮ）がライトクロック（CLK_WR）を用いてデータラッチ回路２０２でラッチされ、この画像データ（ＤＡＴ＿ＩＮ）がＦＩＦＯ方式のメモリ２０３に書き込まれる。これに対し、メモリ２０３のデータがデータラッチ回路２０４によりリードクロック（ＣＬＫ＿ＲＤ）と同期をとりながら読み出され、そのラッチされた画像データ（ＤＡＴ＿ＯＵＴ）がＰＷＭ回路２０５へ転送され、画像形成に使用される。
【００７８】
しかし、この従来の画像データ転送の場合、図８に示すように、メモリ２０３の書き込み動作を行なう前に、メモリ２０３からデータを読み出すと、所望のデータを読み出すことができないばかりか、メモリ２０３内の入出力データ数の関係が壊れて、所定の画像が形成できない。また、図９及び図１０に例示するように、書き込みデータ（ＤＡＴ＿ＩＮ）の数と読み出しデータ（ＤＡＴ＿ＯＵＴ）の数とが相違している場合も、メモリ２０３内の入出力データ数の関係が壊れてしまい、メモリ２０３内のデータが溢れたり、不足したりしてしまい、結局、所望の画像が形成できないのである。
【００７９】
例えば、図９に示すように、書き込みのデータ数より読み込みのデータ数が多い場合、最終的にはメモリ２０３内にデータが無い状態（エンプティ状態）を読み込もうとしてしまい、所望の画像が形成できなくなってしまう。逆に、図１０のように、書き込みのデータ数が読み込みのデータ数より多いこともある。いま、メモリが２５６画素分の容量であり、各ラインで書き込みのデータ数が読み込みのデータ数より１画素分多い場合、画像を形成したときに、各ラインで１画素分ずつ、ずれていく。そればかりか、２５６ライン目でメモリが一杯になってしまい、次のライン分のデータを格納することができず、メモリが破綻してしまうことから、結局、所望の画像を形成することができない。
【００８０】
これに対し、本実施の形態では、書き込みポインタ１０４及び読み出しポインタ部１０５を用いて（図４参照）、図５，６のタイミングチャートのように、画像データインターフェース５６から転送される画像データ（ＤＡＴ＿ＩＮ）をＢＤ信号（水平同期信号）及びＬＳＹＮＣ信号（ライン同期信号）を基準にしてメモリ１０２への書き出し位置及び書き終わり位置を書き込み許可信号（ＥＮ＿ＷＲ）で制御する。なお、この書き込み許可信号（ＥＮ＿ＷＲ）は、ＬＳＹＮＣ信号の立下りに同期し、その次のクロック（ＣＬＫ＿ＷＲ）で立ち上がるように設定されている。
【００８１】
同様に、書き込み許可信号（ＥＮ＿ＷＲ）の立ち上がりから所定時間Ｔｓｙｎｃ２の後、読み取り許可信号（ＥＮ＿ＲＤ）がイネーブルになる。この読み取り許可信号（ＥＮ＿ＲＤ）により、メモリ１０２からの読み取り開始位置、読み取り終わり位置が制御される。
【００８２】
書き込み許可信号（ＥＮ＿ＷＲ）と読み取り許可信号（ＥＮ＿ＲＤ）との関係は、かかる遅延時間Ｔｓｙｎｃ２によって、必ず、両信号（ＥＮ＿ＷＲ、ＥＮ＿ＲＤ）が同時か、読み取り許可信号（ＥＮ＿ＲＤ）の方が書き込み許可信号（ＥＮ＿ＷＲ）よりも後になる。
【００８３】
これにより、メモリ１０２にデータを書き込む前に（すなわち、メモリ１０２にデータが無い状態で）、メモリ１０２からデータが読み出されるとうい事態を確実に回避できる。
【００８４】
また、書き込みポインタ１０４及び読み出しポインタ１０５により、書き込み許可信号（ＥＮ＿ＷＲ）がイネーブルの期間に書き込まれるデータ数と読み取り許可信号（ＥＮ＿ＲＤ）がイネーブルの期間に読み出されるデータ数が互いに等しくなるように制御される。この結果、図６，７に示す如く、メモリ１０２の入出力データ数の関係が壊れることなく、確実に所望の画像が所定の画素位置で形成できる。
【００８５】
これら一連の画像データの書き込み及び読み出しの動作は、１つのＢＤ信号及び１つのＬＳＹＮＣ信号に同期して、その画像データを用いる１ライン分の画像形成動作に割り当てられた処理期間の間で完了する。
【００８６】
このように、各ラインの画像データの転送時にそのデータの転送を一定時間遅延させるだけの比較的簡単な回路構成であり、部品コストの上昇を抑制しながら、画像データの転送を高速化させて画像の印字速度の高速化及び画像の解像度の高精細化を図ることができる。
【００８７】
その一方で、画像データの読み出しの遅延制御を１ラインの転送中に行っているので、比較的な高価なラインメモリを使用する必要もなく、ＦＩＦＯ方式のメモリで済むので、装置の部品コストを抑制することもできる。
【００８８】
なお、本発明は、上述した実施形態に限定されるものではなく、特許請求の範囲に記載に本発明の要旨を逸脱しない範囲で、さらに従来周知の構成と組み合わせて適宜に実施可能なものである。
【図面の簡単な説明】
【００８９】
【図１】本発明の１つの実施の形態に係る画像形成装置としてのデジタル複写機の概略を説明する図。
【図２】実施の形態に係る画像形成装置の光学系を説明する図。
【図３】実施の形態に係る制御系の概要を説明するブロック図。
【図４】実施の形態に係る制御系のレーザ制御部の構成を示すブロック図。
【図５】実施の形態において実行される遅延制御の概念を説明するタイミングチャート。
【図６】実施の形態において実行される遅延制御の詳細を説明するタイミングチャート。
【図７】従来例に係る制御系のレーザ制御部の構成を示すブロック図。
【図８】従来例に係る主制御部で実行される遅延制御の不都合の例を説明するタイミングチャート。
【図９】従来例に係る主制御部で実行される遅延制御の不都合の別の例を説明するタイミングチャート。
【図１０】従来例に係る主制御部で実行される遅延制御の不都合の別の例を説明するタイミングチャート。
【符号の説明】
【００９０】
１  スキャナ部
２  プリンタ部
１５  感光ドラム
３１  レーザ
３２  レーザドライバ
３５  ポリゴンミラー
３８  ビーム光検知回路
４０  ビーム光処理回路
５１  主制御部（ＣＰＵ）
５２  メモリ
５５  レーザ制御部
５５Ａ  遅延制御回路
５５Ｂ  ＰＷＭ回路
５６  画像データインターフェース
５７  画像処理部
１０１、１０３  データラッチ回路
１０２  ＦＩＦＯメモリ
１０４  書き込みポインタ
１０５  読み出しポインタ
【図１】
2006248111.tif 000003
【図２】
2006248111.tif 000004
【図３】
2006248111.tif 000005
【図４】
2006248111.tif 000006
【図５】
2006248111.tif 000007
【図６】
2006248111.tif 000008
【図７】
2006248111.tif 000009
【図８】
2006248111.tif 000010
【図９】
2006248111.tif 000011
【図１０】
2006248111.tif 000012