(57)【要約】【課題】  半導体装置の評価方法及び半導体装置の解析装置に関し、移動度のチャネル長依存性を取り込みながらモデルパラメータを精度良く効率的に抽出する。【解決手段】  実効的な反転層移動度をμeff 、実効チャネル幅をＷeff 、実効チャネル長をＬeff 、単位面積当たりのゲート絶縁膜容量をＣOX、実効的なゲート電圧をＶgeff、Ｖgeff＝０の時の実効的な反転層移動度をμ0 とした場合にＵ0 ＝μ0 Ｗeff ＣOX／Ｌeff で表されるＵ0 、実効一次移動度減衰係数Θ1eff、二次移動度減衰係数Θ2 、及び、しきい値電圧Ｖthからなる（Θ1eff，Θ2 ，Ｕ0 ，Ｖth）の組の最適解を求めることによって、直列寄生抵抗Ｒsdと実効的な反転層移動度μeff を求める。【選択図】          図１
2006073724.tif 000002
【特許請求の範囲】
【請求項１】
実効的な反転層移動度をμeff 、実効チャネル幅をＷeff 、実効チャネル長をＬeff 、単位面積当たりのゲート絶縁膜容量をＣOX、実効的なゲート電圧をＶgeff、Ｖgeff＝０の時の実効的な反転層移動度をμ0 とした場合にＵ0 ＝μ0 Ｗeff ＣOX／Ｌeff で表されるＵ0 、実効一次移動度減衰係数Θ1eff、二次移動度減衰係数Θ2 、及び、しきい値電圧Ｖthからなる（Θ1eff，Θ2 ，Ｕ0 ，Ｖth）の組の最適解を求めることによって、直列寄生抵抗Ｒsdと実効的な反転層移動度μeff を求めることを特徴とする半導体装置の評価方法。
【請求項２】
上記（Θ1eff，Θ2 ，Ｕ0 ，Ｖth）の組の最適解を求める際に、（Θ1eff，Θ2 ，Ｕ0 ）の組の最適値を少なくとも２点のしきい値電圧Ｖthにおいて求め、その結果を相互比較することによって（Θ1eff，Θ2 ，Ｕ0 ，Ｖth）の組の最適解を求めることを特徴とする請求項１記載の半導体装置の評価方法。
【請求項３】
上記（Θ1eff，Θ2 ，Ｕ0 ，Ｖth）の組の最適解を求める際に、ソース・ドレイン電流をＩds、相補コンダクタンスをｇm 、ゲート電圧をＶg 、反転層容量をＣinv 、ＹをＹ≡Ｉds（ｇm ）-1/2とした場合に、Ｉds−Ｖg 曲線、１／Ｉds−Ｖg 曲線、ｇm −Ｖg 曲線、Ｙ−Ｖg 曲線、Ｙ2 ／Ｖgeff2 −Ｖg 曲線、Ｉds／Ｖgeff−Ｖg 、及び、Ｃinv とＶg との相関曲線の内、少なくとも前者の６つの曲線の内の２つの曲線を同時参照することを特徴とする請求項１または２に記載の半導体装置の評価方法。
【請求項４】
上記少なくとも２つの曲線を同時参照することによって、複数の実効ゲート長に対するΘ1effとＵ0 との相関曲線の傾斜から直列寄生抵抗Ｒsdを求めることを特徴とする請求項３記載の半導体装置の評価方法。
【請求項５】
請求項１乃至４のいずれか１項に記載の半導体装置の評価方法の手順を解析ソフトウエアとして搭載したことを特徴とする半導体装置の解析装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の評価方法及び半導体装置の解析装置に関するものであり、特に、ＭＯＳＦＥＴの直列寄生抵抗及びチャネル長依存性を有する移動度を、チャネル長依存性を見掛け上意識することなく、精度良く効率的に抽出するための手法に特徴のある半導体装置の評価方法及び半導体装置の解析装置に関するものである。
【背景技術】
【０００２】
ＣＭＯＳ等の半導体素子を含む集積回路装置を設計するためには、チャネル領域を走行するキャリアの移動度μやソース・ドレイン領域に起因する直列寄生抵抗Ｒsdを正しく評価する必要があり、そのために各種のパラメータを予め理論式と対応付けるシミュレーションにより求めることが行われている。
【０００３】
この場合、移動度がチャネル長に依らずに一定であると仮定してシミュレーションすることが広く行われており、例えば、シフト・アンド・レシオ法が知られている（例えば、非特許文献１参照）。
【０００４】
また、半導体素子の微細化に伴って、二次移動度減衰係数Θ2 が無視し得なくなってきており、それを反映するために、Ｉdsをソース・ドレイン電流、ｇm を相補コンダクタンスとした場合に、                                                                  Ｙ≡Ｉds（ｇm ）-1/2
で定義するＹ値を導入することも提案されている（例えば、非特許文献２参照）。
【０００５】
非特許文献２に示されたシミュレーションにおいては、
Ｖds／Ｉds＝Ｖds／Ｉds0 ＋Ｒsd            ・・・（１）
Ｉds0 ＝Ｗeff μeff ＣoxＶgeffＶds／Ｌeff （１＋Ｖds／Ｅsat Ｌeff ）・・（２）  μeff ＝μo ／（１＋Θ1 Ｖgeff＋Θ2 Ｖgeff2 ）  ・・・（３）
Ｖgeff＝Ｖg −Ｖth−Ｖds／２                    ・・・（４）
としいう基本式をモデル式に採用している。
但し、
Ｃox：単位面積当たりのゲート絶縁膜容量
Ｌeff ：実効チャネル長
Ｗeff ：実効チャネル幅
Ｅsat ：速度飽和電界
Ｉds0 ：正味（ｉｎｔｒｉｎｓｉｃ）のＭＯＳＦＥＴに流れるソース・ドレイン電流
μo ：Ｖgeff＝０における実効的な反転層移動度
μeff ：実効的な反転層移動度
Θ1 ：一次移動度減衰係数
Θ2 ：二次移動度減衰係数
Ｒsd：直列寄生抵抗
Ｖds：ソース電位を基準としたドレイン電圧
Ｖg ：ゲート電圧
Ｖgeff：実効ゲート電圧
Ｖth：しきい値電圧
であり、主な未知数は、μo 、Θ1 、Θ2 、Ｅsat 、及び、Ｒsdの五つとなる。
なお、Ｅsat は速度飽和に関連したパラメータであるが、通常はＶdsの絶対値が小さい条件の下では速度飽和の効果が無視できるのでＥsat ＝∞として無視することができる。  
【０００６】
このようなモデル式を前提とした場合、上述のＹ値を導入することにより、
Ｙ≡Ｉds（ｇm ）-1/2＝〔Ｇm Ｖds／（１−Θ2 Ｖgeff2 ）〕-1/2Ｖgeff 
但し、Ｇm ＝μ0 Ｗeff Ｃox／Ｌeff                       ・・・（５）
で表され、未知数の内のＲsd及びΘ1 が消えてなくなるため、シミュレーションが容易になる利点がある。
【０００７】
また、近年のＭＯＳＦＥＴの微細化にともなって、チャネル領域のポケット注入或いはハロー注入と称するイオン注入が行われており、注入された不純物に起因するキャリア散乱により移動度μがチャネル長依存性を有する現象が分かってきた。
また、ゲート電極を含む能動領域を覆うＳｉＮ膜等の保護絶縁膜に起因する機械的ストレスによっても移動度μがチャネル長依存性を有する現象が分かってきた。
【０００８】
そこで、この様な移動度μo のチャネル長依存性を前提とした移動度μ（Ｌ）と直列寄生抵抗Ｒsdの抽出方法の課題になっており、短チャネル長での移動度抽出の目的でｄＲ／ｄＬ法も提案されている（例えば、非特許文献３参照）。
【非特許文献１】ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒｓ，ｖｏｌ．１３，ｐ．２６７，１９９２
【非特許文献２】Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  ２０００  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ  Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ  Ｔｅｓｔ  Ｓｔｒｕｃｔｕｒｅｓ，ｐ．１８１，２０００
【非特許文献３】Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｍｅｅｔｉｎｇ  Ｔｅｃｈｎｉｃａｌ  Ｄｉｇｅｓｔ，ｐ．４３，２００２
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、上述のＹ値を導入したシミュレーションにおいては、しきい値電圧Ｖthを明確に定めることができないため、充分な精度のシミュレーションを行うことができないという問題があるので、図１２を参照して説明する。
【００１０】
図１２参照  
図１２は、ｇm −Ｖg 特性及びＹ−Ｖg 特性の実測値をプロットするとともに、Ｙ−Ｖg 特性に関するシミュレーション結果であるモデル曲線を直線で示したしたものである。  図に示すように、Ｙ−Ｖg 曲線の立ち上がりは弱反転領域の影響でダラダラと上昇し、また、高Ｖg 領域においては、移動度μeff のＶg 依存性によって直線から乖離するため、しきい値電圧Ｖthを明確に定めることができず、したがって、モデル曲線にも不確定性が表れる。
【００１１】
その結果、しきい値電圧Ｖthの値によって抽出される移動度μeff も大幅に変動してしまうため、シミュレーション結果に大きな誤差が伴うのが現状である。
【００１２】
さらに、このＹ値を導入したシミュレーションにおいては、移動度μeff をチャネル長依存性を有さない一定の関数として扱っているため、短チャネル化に伴い移動度がチャネル長依存性を有する場合に適用することができないという問題がある。
【００１３】
一方、ｄＲ／ｄＬ法においては、移動度のチャネル長依存性を取り込んでいるものの、確からしいデータを得るためには多数の試料が必要になるとともに、得られる移動度も多数の試料の平均的な値としてしか得られず、詳細なチャネル長依存性の解析は困難であるという問題がある。
【００１４】
したがって、本発明は、移動度のチャネル長依存性を取り込みながら移動度μeff や直列寄生抵抗Ｒsd等のモデルパラメータを精度良く効率的に抽出することを目的とする。
【課題を解決するための手段】
【００１５】
図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
図１参照
上記課題を解決するために、本発明は、半導体装置の評価方法において、実効的な反転層移動度をμeff 、実効チャネル幅をＷeff 、実効チャネル長をＬeff 、単位面積当たりのゲート絶縁膜容量をＣOX、実効的なゲート電圧をＶgeff、Ｖgeff＝０の時の実効的な反転層移動度をμ0 とした場合にＵ0 ＝μ0 Ｗeff ＣOX／Ｌeff で表されるＵ0 、実効一次移動度減衰係数Θ1eff、二次移動度減衰係数Θ2 、及び、しきい値電圧Ｖthからなる（Θ1eff，Θ2 ，Ｕ0 ，Ｖth）の組の最適解を求めることによって、直列寄生抵抗Ｒsdと実効的な反転層移動度μeff を求めることを特徴とする。
【００１６】
このように、チャネル長依存性を有するＶgeff＝０の時の実効的な反転層移動度μ0 をＵ0 で代表させることによって、最終段階で、Ｕ0 ＝μ0 Ｗeff ＣOX／Ｌeff に基づいてＵ0 、Ｗeff 、ＣOX、及び、Ｌeff からμ0 を求めるまで、見かけ上でμ0 の変動やＷeff ，ＣOX，Ｌeff の誤差を途中段階で意識することなく解析を進めることができるため、精度の高い解析を効率良く行うことができる。
【００１７】
この時、（Θ1eff，Θ2 ，Ｕ0 ，Ｖth）の組の最適解を求める際に、（Θ1eff，Θ2 ，Ｕ0 ）の組の最適値を少なくとも２点のしきい値電圧Ｖthにおいて求め、即ち、しきい値電圧Ｖthをパラメータとして扱い、その結果を相互比較することによって（Θ1eff，Θ2 ，Ｕ0 ，Ｖth）の組の最適解を求めれば良い。
【００１８】
この（Θ1eff，Θ2 ，Ｕ0 ）の組の最適値を求める際のしきい値電圧Ｖthとしては、２点以上のしきい値電圧Ｖthを用いることが望ましく、それによって、より精度の高い解析が可能になる。
【００１９】
また、（Θ1eff，Θ2 ，Ｕ0 ）の組の最適値を少なくとも２点のしきい値電圧Ｖthで求める際に、自己無撞着（ｓｅｌｆｃｏｎｓｉｓｔｅｎｔ）にパラメータ抽出を行うことが望ましく、それによって、後述する６つの曲線の内の少なくとも２つの曲線を参照する際に、各曲線がしきい値電圧Ｖthによって変動することに対応することが可能になる。
【００２０】
また、（Θ1eff，Θ2 ，Ｕ0 ，Ｖth）の組の最適解を求める際に、ソース・ドレイン電流をＩds、相補コンダクタンスをｇm 、ゲート電圧をＶg 、反転層容量をＣinv 、ＹをＹ≡Ｉds（ｇm ）-1/2とした場合に、Ｉds−Ｖg 曲線、１／Ｉds−Ｖg 曲線、ｇm −Ｖg 曲線、Ｙ−Ｖg 曲線、Ｙ2 ／Ｖgeff2 −Ｖg 曲線、Ｉds／Ｖgeff−Ｖg 、及び、Ｃinv とＶg との相関曲線の内、少なくとも前者の６つの曲線の内の２つの曲線を同時参照することが望ましい。
【００２１】
同時参照する２つの曲線としては、Ｉds−Ｖg 曲線及びＹ−Ｖg 曲線の組合せが最も好適であり、次いで、Ｉds−Ｖg 曲線及びｇm −Ｖg 曲線の組合せが好適であり、この２つの曲線の組合せだけでもかなりの精度で直列寄生抵抗Ｒsdと実効的な反転層移動度μeff を求めることができる。
【００２２】
また、少なくとも２つの曲線を同時参照することによって、複数の実効ゲート長に対するΘ1effとＵ0 との相関曲線を得ることができ、Θ1 を一次移動度減衰係数とすると、
Θ1eff＝Θ1 ＋Ｕ0 Ｒsd                                                        であるので、この相関曲線の傾斜から直列寄生抵抗Ｒsdを求めることができる。
また、Ｒsdがゲート長に依存する場合は、
Ｒsd＝ｄΘ1eff／ｄＵ0 
で求めることができる。
なお、相関曲線におけるＵ0 ＝０におけるΘ1effの値がΘ1 となる。
【００２３】
なお、上述の２つの曲線の他に、反転層容量Ｃinv とＶg との相関曲線、例えば、Ｃinv −Ｖg 曲線或いは∫Ｃinv ｄＶg −Ｖg 曲線の少なくとも一方も同時参照することが望ましく、それによって、実効チャネル長Ｌeff 及び単位面積当たりのゲート絶縁膜容量ＣOXをより精度良く確定することができる。
【００２４】
上述の半導体装置の評価方法の手順を解析ソフトウエアとして搭載することによって、移動度のチャネル長依存性を反映した各種パラメータを精度良く効率的に抽出することが可能な解析装置を実現することができる。
なお、このような解析装置は高精度のデバイスシミュレータ等に限られず、所謂ポケコンレベルの電子計算器や測定装置に付属のマイクロコンピュータ等も含まれるものである。
【発明の効果】
【００２５】
本発明により、反転層移動度のチャネル長依存性を取り込みながら、解析においては反転層移動度及びそのチャネル長依存性やチャネル長の誤差等を途中段階で意識することなく解析を進めることができるので実効的な反転層移動度μeff や直列寄生抵抗Ｒsd等のモデルパラメータを精度良く効率的に抽出することができる。
【発明を実施するための最良の形態】
【００２６】
本発明は、異なる実効チャネル長Ｌeff を有する少なくとも２個以上のＭＯＳＦＥＴの集合に対し、まず、Ｕ0 ＝μ0 Ｗeff ＣOX／Ｌeff で表されるＵ0 を含む４つのパラメータ（Θ1eff，Θ2 ，Ｕ0 ，Ｖth）の組の最適解を各実効チャネル長Ｌeff のＭＯＳＦＥＴについてそれぞれ求め、次いで、複数のＭＯＳＦＥＴにおけるΘ1effとＵ0 との相関から直列寄生抵抗Ｒsd及び一次移動度減衰係数Θ1 を求め、求めたＲsd及びΘ1 を実効チャネル長Ｌeff に依存しない値として、各実効チャネル長Ｌeff のＭＯＳＦＥＴにおけるΘ2 ，Ｕ0 ，Ｖthの３つのパラメータを再抽出し、その結果に基づいて、各実効チャネル長Ｌeff のＭＯＳＦＥＴにおけるＶgeff＝０の時の実効的な反転層移動度μ0 、真性ソース・ドレイン電流Ｉds0 、及び、移動度のゲート電圧依存性μ（Ｖg ）等を求めるものである。
【実施例１】
【００２７】
ここで、図２乃至図９を参照して、本発明の実施例１のシミュレーション法を説明するが、まず、図２及び図３を参照して評価対象となるＭＯＳＦＥＴの構成を説明する。
図２参照  
図２は、本発明の実施例１においてシミュレーション対象となるＭＯＳＦＥＴの概略的断面図であり、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）による埋込絶縁膜１２で分離されたｐ型半導体領域１１にゲート絶縁膜１３を介してゲート電極１４を設けるととともに、ゲート電極１４の両側にサイドウォール１５を設ける。
【００２８】
次いで、このゲート電極１４の両側にｎ型ソース・ドレイン領域１６を設けるとともに、斜めイオン注入によってチャネル領域１７の一部にポケット領域（ハロー領域）１８を設け、全面をＳｉＮ膜からなる保護絶縁膜１９で覆った構造とする。
【００２９】
このＭＯＳＦＥＴ１０においては、ポケット領域（ハロー領域）１８に導入された不純物によってチャネル領域１７となる反転層を走行するキャリアが散乱されるため、走行するキャリアの移動度、即ち、反転層移動度μが変化することになる。
また、保護絶縁膜１９によってチャネル領域１７に機械的ストレスが印加されるが、この機械的ストレスも反転層移動度μに影響を与えることになる。
なお、対象とするＭＯＳＦＥＴは、このＭＯＳＦＥＴのようなバルク型に限られるものではなく、ＳＯＩ構造やダブルゲート構造等のＭＯＳＦＥＴも対象とするものである。
【００３０】
図３参照  
図３は、図２に示したＭＯＳＦＥＴの等価回路であり、外部の要素から切り離されたＭＯＳＦＥＴ自体、即ち、正味のＭＯＳＦＥＴである真性ＭＯＳＦＥＴ２０に対してその両側にソース・ドレイン領域１６に起因する直列寄生抵抗が接続された構成となっており、ここでは、左右対称としているの両側の直列寄生抵抗を夫々Ｒsd／２とする。
【００３１】
ついで、本発明の実施例１において用いる基本式を下記に示すが、基本的には上記の従来の式（１）乃至（４）と同様であるが、式（４′）に工夫を持ち込んでいる。
Ｖds／Ｉds＝Ｖds／Ｉds0 ＋Ｒsd            ・・・（１）
Ｉds0 ＝Ｗeff μeff ＣoxＶgeffＶds／Ｌeff （１＋Ｖds／Ｅsat Ｌeff ）・・（２）  μeff ＝μo ／（１＋Θ1 Ｖgeff＋Θ2 Ｖgeff2 ）  ・・・（３）
Ｖgeff＝Ｖg −Ｖth−ＡbulkＶds／２                    ・・・（４′）
【００３２】
なお、各式における記号の意味は、従来における意味と同じであるが、新たに導入したＡbulkは、バックゲートバイアス依存性を表す係数であり、通常の場合には従来と同様にＡbulk＝１であるが、測定条件としてＶd ＝−Ｖs ＝Ｖds／２とした場合にＡbulk＝０となる。
【００３３】
ここで、移動度に影響を与えるパラメータを纏めたＵ0 を、
Ｕ0 ＝μ0 Ｗeff ＣOX／Ｌeff         ・・・（７）
として定義するとともに、実効一次移動後減衰係数Θ1effを
Θ1eff＝Θ1 ＋Ｕ0 Ｒsd              ・・・（８）
として定義することによって、上記式（１）は、
Ｉds＝Ｕ0 ＶgeffＶds／（１＋Θ1effＶgeff＋Θ2 Ｖgeff2 ）  ・・・（９）
に変換することができる。
【００３４】
この式（９）においては、主な未知数は、Ｕ0 ，Θ1eff，Θ2 ，Ｖthの４つとなり、Θ1effはΘ1 とＲsdとから成り立っており、一つのＭＯＳＦＥＴに対して夫々上記のモデル式が対応するので、各ＭＯＳＦＥＴに対して、即ち、各実効チャネル長Ｌeff に対して夫々４つのパラメータの組（Ｕ0 ，Θ1eff，Θ2 ，Ｖth）を抽出すれば良いことが分かる。
【００３５】
また、式（８）からは、複数のＭＯＳＦＥＴ間でΘ1effを比較することによって直列寄生抵抗Ｒsdがでてくることが分かるが、式（８）にはＬeff やμ0 が含まれていないので、実効チャネル長Ｌeff の測定誤差やＬeff 依存性を有するμ0 の誤差に関係なく、Ｕ0 とΘ1effとの相関によりＲsdの抽出が可能になる。
【００３６】
なお、上述の非特許文献２におけるＧm も本発明におけるＵ0 と同様の表記となるが、非特許文献２においてはＧm には移動度のチャネル長依存性を取り込んでおらず、且つ、Ｇm 及びＶthをパラメータとして抽出するシミュレーションを行うものではない。
【００３７】
図４参照  
図４は、本発明の実施例１の半導体装置のシミュレーション法のフロー図であり、まず、第１段階Ａとして、各実効チャネル長Ｌeff のＭＯＳＦＥＴについてのＩds−Ｖg 曲線、１／Ｉds−Ｖg 曲線、ｇm −Ｖg 曲線、Ｙ−Ｖg 曲線、Ｙ2 ／Ｖgeff2 −Ｖg 曲線、及び、Ｉds／Ｖgeff−Ｖg 曲線の６つの曲線を同時参照して、（Θ1eff，Θ2 ，Ｕ0 ，Ｖth）の組の最適解を求める。
なお、Ｙは、従来と同様に、Ｙ≡Ｉds（ｇm ）-1/2で定義され、
Ｙ≡Ｉds（ｇm ）-1/2
＝〔Ｕ0 Ｖds／（１−Θ2 Ｖgeff2 ）〕-1/2Ｖgeff        ・・・（１０）
となる。
【００３８】
この時、しきい値電圧Ｖthを少なくとも２点、例えば、仮に決定した５点に固定し、各々のＶthの値に対して（Θ1eff，Θ2 ，Ｕ0 ）の組の最適値をフィッティングによってそれぞれ求め、それらの結果を相互比較することによって、（Θ1eff，Θ2 ，Ｕ0 ，Ｖth）の組の最適解を求めることができる。
【００３９】
或いは、この時、最初にＶthを１点だけ仮に決定して初期値として与え、初期値のＶthまたは前段で得られたＶthの値を固定し（Θ1eff，Θ2 ，Ｕ0 ）の組の最適値をフィッティングによって求める段階と、前段で得られた（Θ1eff，Θ2 ，Ｕ0 ）の組を固定しＶthの最適値をフィッティングによって求める段階とを、交互に繰り返して収束値を求める方法、即ち、自己無撞着な解法により（Θ1eff，Θ2 ，Ｕ0 ，Ｖth）の組の最適解を求めることができる。
【００４０】
或いは、この時、Θ1eff，Θ2 ，Ｕ0 ，Ｖthの４変数を特に選択的に固定することなしに、マルカート法、シンプレックス法などの一般的な多変数の最適値問題の解法を用いて、（Θ1eff，Θ2 ，Ｕ0 ，Ｖth）の組の最適解を求めることもできる。
【００４１】
図５参照  
図５は、第１段階Ａで同時参照する６つの曲線をＬeff ＝２８．０ｎｍのＭＯＳＦＥＴについて示したものであり、上段は、Ｉds−Ｖg 曲線及び１／Ｉds−Ｖg 曲線を示したものであり、実測値をプロットするとともに、全てのパラメータを考慮した場合のシミュレーション結果を実線で、直列寄生抵抗Ｒsdを無視した場合のシミュレーション結果を点線で、二次移動度減衰係数Θ2 を無視した場合のシミュレーション結果を破線で表している。
なお、Ｖg ＝０．４Ｖ近傍の縦の破線はＩds＝０となるしきい値電圧Ｖthを示している。
【００４２】
図から明らかなように、全てのパラメータを考慮した場合のシミュレーション結果と実測値との間にはフィッティングによって良好な一致が見られる。
また、全てのパラメータを考慮した場合のシミュレーション結果と直列寄生抵抗Ｒsdを無視した場合のシミュレーション結果との乖離からΘ1effを評価することができる。
【００４３】
また、中段は、ｇm −Ｖg 曲線及びＹ−Ｖg 曲線を示したものであり、この場合も実測値をプロットするとともに、全てのパラメータを考慮した場合のシミュレーション結果を実線で、直列寄生抵抗Ｒsdを無視した場合のシミュレーション結果を点線で、二次移動度減衰係数Θ2 を無視した場合のシミュレーション結果を破線で表している。
この場合も、全てのパラメータを考慮した場合のシミュレーション結果と実測値との間にはフィッティングによって良好な一致が見られる。
【００４４】
また、下段は、Ｙ2 ／Ｖgeff2 −Ｖg 曲線及びＩds／Ｖgeff−Ｖg 曲線を示したものであり、この場合も実測値をプロットするとともに、全てのパラメータを考慮した場合のシミュレーション結果を実線で、直列寄生抵抗Ｒsdを無視した場合のシミュレーション結果を点線で、二次移動度減衰係数Θ2 を無視した場合のシミュレーション結果を破線で表している。
この場合も、全てのパラメータを考慮した場合のシミュレーション結果と実測値との間には良好な一致が見られる。
【００４５】
この場合、Ｙ2 ／Ｖgeff2 及びＩds／Ｖgeffは夫々、式（１０）及び（９）から、
Ｙ2 ／Ｖgeff2 ＝Ｕ0 Ｖds／（１−Θ2 Ｖgeff2 ）            ・・・（１１）
Ｉds／Ｖgeff＝Ｕ0 Ｖds／（１＋Θ1effＶgeff＋Θ2 Ｖgeff2 ）・・・（１２）
となり、式（１１）によってΘ1effとΘ2 を分離することができるとともに、式（１１）及び（１２）におけるＵ0 に関する感度を同じにすることができる。
【００４６】
ここで、上記式（４′）におけるＡbulkがＡbulk＝０となるように測定条件を設定すると、式（４′）は、
Ｖgeff≡Ｖg −Ｖth
となるため、Ｖg ＝Ｖthである破線の縦線においては、                                Ｖgeff≡Ｖg −Ｖth＝０
となるため、破線の縦線とＹ2 ／Ｖgeff2 −Ｖg 曲線及びＩds／Ｖgeff−Ｖg 曲線との交点は、Ｕ0 Ｖdsを表すことになり、このＵ0 ＶdsからＵ0 を求めることができる。
【００４７】
なお、Ａbulk＝１の場合も、                                                      Ｖgeff≡Ｖg −Ｖth−Ｖds／２
となり、Ｖdsは既知であるのでＵ0 を求めることができる。
【００４８】
再び、図４参照  
次いで、第２段階Ｂにおいて、この様な６つの曲線の同時参照を複数の実効チャネル長Ｌeff について行って、第１段階Ａでパラメータ抽出したΘ1effとＵ0 との相関から直列寄生抵抗Ｒsdを求める。
【００４９】
図６参照  
図６は、Ｌeff ＝２０ｎｍ〜２μｍの間の１２種類のＭＯＳＦＥＴについてのΘ1effとＵ0 をパラメータ抽出してプロットしたものであり、Ｖgeff＝０の時の実効的な反転層移動度μ0 がチャネル長依存性を有するか否かに拘わらずほぼ直線に乗っていることが理解される。
【００５０】
この場合、上記の式（８）から、実効チャネル長Ｌeff が無限大の場合、即ち、Ｕ0 ＝０の場合におけるΘ1effの値が一次移動度減衰係数Θ1 を示し、また、傾斜が直列寄生抵抗Ｒsdを示すものであるので、一次移動度減衰係数Θ1 及び直列寄生抵抗Ｒsdが実効チャネル長Ｌeff に依存せずに一定であるという仮定が成立していることが理解される。
【００５１】
この第２段階Ｂの解析においては、Ｕ0 を導入することによって反転層移動度μのチャネル長依存性の問題と、実効チャネル長Ｌeff の精度の問題を同時に巧妙に回避することができる。
【００５２】
再び、図４参照  
次いで、第３段階Ｃにおいて、求めた一次移動度減衰係数Θ及び直列寄生抵抗Ｒsdを固定して、再び第１段階Ａと同様に残った３つのΘ2 ，Ｕ0 ，Ｖthのパラメータ抽出、即ち、再抽出を行う。
【００５３】
図７参照  
図７は、Ｌeff ＝２０．８ｎｍ，９０．９ｎｍ、０．２３９μｍ、０．４８４９μｍ、及び、２μｍの５種類のＭＯＳＦＥＴについて、図５と同様の６つの曲線を示したものである。
なお、この場合には、実測値をプロットで示し、シミュレーション結果を実線で示しており、図から明らかなように、各実効チャネル長Ｌeff のＭＯＳＦＥＴについて再抽出におけるフィッティングにより良好な一致が見られ、反転層移動度μの実効チャネル長依存性が問題となる２０ｎｍの短チャネル長まで有効な解析方法であると評価することができる。
なお、Ｌeff の値はＳＥＭ観察或いはＴＥＭ観察等で取得する。
【００５４】
再び、図４参照  
次いで、第４段階Ｄにおいて、通常のＣ−Ｖ特性に基づいて単位面積当たりのゲート絶縁膜容量ＣOXを抽出し、第２段階Ｂで抽出した直列寄生抵抗Ｒsdと実測したソース・ドレイン電流Ｉdsから、上記の式（１）を用いて真性ソース・ドレイン電流Ｉds0 を計算し、Ｉds0 に基づいてｇmmaxを求めるとともに、第３段階Ｃで再抽出したＵ0 からＶgeff＝０の時の実効的な反転層移動度μ0 を計算する。
【００５５】
図８参照  
図８の挿入図は、真性ソース・ドレイン電流Ｉds0 、及び、この真性ソース・ドレイン電流Ｉds0 から計算した相補コンダクタンスｇm を、生データのＩdsとそれから求めた相補コンダクタンスｇm と合わせて示したものであり、本発明のシミュレーションによって抽出した直列寄生抵抗Ｒsdを用いることにより、最大相補コンダクタンスｇmmaxは補正前よりはるかに大きくなっていることが分かる。
【００５６】
このような操作をＬeff ＝２０ｎｍ〜２μｍの間の１２種類のＭＯＳＦＥＴについて行い、各ＭＯＳＦＥＴにおける最大相補コンダクタンスｇmmaxを生データから得られた最大相補コンダクタンスｇmmaxと合わせて示したのが図８の左図である。
図から明らかなように、最大相補コンダクタンスｇmmaxは短チャネル領域においても頭打ちにはならず、順調に伸びている。
【００５７】
また、図８の右図は、最大相補コンダクタンスｇmmaxとＵ0 の相関をプロットしたものであり、実測値における相関とは異なり、単純な比例関係になることが分かり、この結果は、外部要因を除去した真性ＭＯＳＦＥＴについて理論的に予測される特性と無撞着（ｃｏｎｓｉｓｔｅｎｔ）なものである。
【００５８】
図９参照  
図９は、Ｖgeff＝０の時の実効的な反転層移動度μ0 と実効チャネル長Ｌeff との相関をプロットしたものであり、左縦軸はＬeff ＝２０ｎｍ〜２μｍの間の１２種類の実効チャネル長について夫々３種類の膜厚の保護絶縁膜を設けた３６個のＭＯＳＦＥＴについてのＶgeff＝０の時の実効的な反転層移動度μ0 を実効チャネル長が２μｍで薄膜の保護絶縁膜を設けたＭＯＳＦＥＴのμ0 （Ｌｏｎｇ，Ｔｈｉｎ  ＳｉＮ）で規格化した値である。
なお、この場合、保護絶縁膜が、１００ｎｍ（Ｔｈｉｃｋ）、８０ｎｍ（Ｍｉｄｄｌｅ）、及び、６０ｎｍ（Ｔｈｉｎ）の３つのタイプのＭＯＳＦＥＴについて示している。
【００５９】
図から明らかなように、実効チャネル長Ｌeff が比較的大きな領域においては、従来のシミュレーション法において仮定されているように、Ｖgeff＝０の時の実効的な反転層移動度μ0 は実効チャネル長Ｌeff によらずほぼ一定であるが、実効チャネル長Ｌeff が１００ｎｍ以下になるとμ0 が急激に減少する実効チャネル長依存性が得られた。
【００６０】
また、図９の右縦軸は、各実効チャネル長Ｌeff のＭＯＳＦＥＴにおけるＶgeff＝０の時の実効的な反転層移動度μ0 を同じ実効チャネル長で薄膜の保護絶縁膜を設けたＭＯＳＦＥＴのμ0 （Ｅａｃｈ  Ｌ，Ｔｈｉｎ  ＳｉＮ）で規格化した値である。
【００６１】
この相関曲線からは、実効チャネル長Ｌeff が１〜２μｍの範囲では、保護絶縁膜の膜厚による影響は見られないもの、実効チャネル長Ｌeff が短くなるに連れて保護絶縁膜の膜厚が厚くなるほど、チャネル領域に印加される機械的ストレスが大きくなるためμ0 の実効チャネル長依存性が大きくなることが分かる。
【００６２】
以上、説明したように、本発明の実施例１においては、Ｖgeff＝０の時の実効的な反転層移動度μ0 を含むＵ0 を導入するとともに、複数の特性曲線を参照しながらＶthを可変パラメータの一つとしてシミュレーションを行っているので、μ0 の実効チャネル長依存性及び実効チャネル長Ｌeff の精度による問題を回避することができ、これによって、これらを意識することなく解析を進めることが可能になるので、精度の高いシミュレーションを高効率に行うことができ、精度の高い結果に基づいて最終段階で実効チャネル長依存性を有するＶgeff＝０の時の実効的な反転層移動度μ0 を求めることができる。
【実施例２】
【００６３】
次に、最終段階において、実効チャネル長Ｌeff の取得に際してシミュレータＢＳＩＭ３のＣ−Ｖ特性に関するモデル式を導入した本発明の実施例２のシミュレーション法を図１０及び図１１を参照して説明する。
図１０参照  
図１０は、本発明の実施例２の半導体装置のシミュレーション法のフロー図であり、基本的なフローは上記の実施例１と全く同様であるが、第４段階ＤにおけるＵ0 及びμ0 を求める際に必要な実効チャネル長Ｌeff をシミュレータＢＳＩＭ３のＣ−Ｖ特性に関するモデル式から求めるものである。
【００６４】
この場合のモデル式としては、Ｃinv を反転層容量、ＣOVはオーバラップ容量、Ｑinv を反転層電荷量とした場合、
Ｃinv −ＣOV＝Ｌeff Ｗeff ＣOX          ・・・（１３）
Ｑinv （Ｖg ）＝∫Ｃinv （Ｖg ′）ｄＶg ′〔Ｖg ′＝Ｖｔｈ→Ｖg 〕・・（１４）で定義されるＣinv −Ｖg 曲線及びＱinv −Ｖg 曲線を用いる。
【００６５】
式（１３）は、実験値のＣinv 及びＣOVをモデル化した式の内で最も簡単なもので、モデルパラメータＬeff ，Ｗeff 、ＣOXとの対応関係を示す式となってる。
一方、式（１４）は、それを積分して反転層電荷量Ｑinv として示したものである。
【００６６】
図１１参照  
図１１は、上述の図５とＣinv −Ｖg 曲線及びＱinv −Ｖg 曲線とを合わせて示したものであり、Ｃinv −Ｖg 曲線及びＱinv −Ｖg 曲線は最下段に示している。
この場合もプロットで示した実測値のＣinv −Ｖg 曲線或いはＱinv −Ｖg 曲線に一致するように、他のＩds−Ｖg 曲線等を同時参照しながらフィッティングを行ってモデルパラメータＬeff ，Ｗeff 、ＣOXの抽出を行うことによってパラメータ抽出精度を高めることができる。
【００６７】
なお、上記の各実施の形態においては、（Θ1eff，Θ2 ，Ｕ0 ，Ｖth）の組の最適解を求める際に、Ｉds−Ｖg 曲線、１／Ｉds−Ｖg 曲線、ｇm −Ｖg 曲線、Ｙ−Ｖg 曲線、Ｙ2 ／Ｖgeff2 −Ｖg 曲線、及び、Ｉds／Ｖgeff−Ｖg 曲線の６つの曲線を同時参照しているが、必ずしも６つ参照する必要はなく、少なくとも２つの曲線を参照すれば良いものである。
【００６８】
この場合の同時参照する２つの曲線としては、Ｉds−Ｖg 曲線及びＹ−Ｖg 曲線の組合せが最も好適であり、次いで、Ｉds−Ｖg 曲線及びｇm −Ｖg 曲線の組合せが好適となり、この２つの曲線の組合せだけでもかなりの精度で直列寄生抵抗ＲsdとＶgeff＝０の時の実効的な反転層移動度μ0 を求めることができる。
【００６９】
ここで再び図１を参照して、本発明の詳細な特徴を改めて説明する。
再び、図１参照  
（付記１）  実効的な反転層移動度をμeff 、実効チャネル幅をＷeff 、実効チャネル長をＬeff 、単位面積当たりのゲート絶縁膜容量をＣOX、実効的なゲート電圧をＶgeff、Ｖgeff＝０の時の実効的な反転層移動度をμ0 とした場合にＵ0 ＝μ0 Ｗeff ＣOX／Ｌeff で表されるＵ0 、実効一次移動度減衰係数Θ1eff、二次移動度減衰係数Θ2 、及び、しきい値電圧Ｖthからなる（Θ1eff，Θ2 ，Ｕ0 ，Ｖth）の組の最適解を求めることによって、直列寄生抵抗Ｒsdと実効的な反転層移動度μeff を求めることを特徴とする半導体装置の評価方法。
（付記２）  上記（Θ1eff，Θ2 ，Ｕ0 ，Ｖth）の組の最適解を求める際に、（Θ1eff，Θ2 ，Ｕ0 ）の組の最適値を少なくとも２点のしきい値電圧Ｖthにおいて求め、その結果を相互比較することによって（Θ1eff，Θ2 ，Ｕ0 ，Ｖth）の組の最適解を求めることを特徴とする付記１記載の半導体装置の評価方法。
（付記３）  上記（Θ1eff，Θ2 ，Ｕ0 ）の組の最適値を求める際のしきい値電圧Ｖthとして、３点以上のしきい値電圧Ｖthを用いることを特徴とする付記２記載の半導体装置の評価方法。
（付記４）  上記（Θ1eff，Θ2 ，Ｕ0 ）の組の最適値を少なくとも２点のしきい値電圧Ｖthで求める際に、自己無撞着にパラメータ抽出を行うことを特徴とする付記２または３に記載の半導体装置の評価方法。
（付記５）  上記（Θ1eff，Θ2 ，Ｕ0 ，Ｖth）の組の最適解を求める際に、ソース・ドレイン電流をＩds、相補コンダクタンスをｇm 、ゲート電圧をＶg 、反転層容量をＣinv 、ＹをＹ≡Ｉds（ｇm ）-1/2とした場合に、Ｉds−Ｖg 曲線、１／Ｉds−Ｖg 曲線、ｇm −Ｖg 曲線、Ｙ−Ｖg 曲線、Ｙ2 ／Ｖgeff2 −Ｖg 曲線、Ｉds／Ｖgeff−Ｖg 、及び、Ｃinv とＶg との相関曲線の内、少なくとも前者の６つの曲線の内の２つの曲線を同時参照することを特徴とする付記１乃至４のいずれか１に記載の半導体装置の評価方法。
（付記６）  上記同時参照する２つの曲線が、Ｉds−Ｖg 曲線及びＹ−Ｖg 曲線であることを特徴とする付記５記載の半導体装置の評価方法。
（付記７）  上記同時参照する２つの曲線が、Ｉds−Ｖg 曲線及びｇm −Ｖg 曲線であることを特徴とする付記５記載の半導体装置の評価方法。
（付記８）  上記少なくとも２つの曲線を同時参照することによって、複数の実効ゲート長に対するΘ1effとＵ0 との相関曲線の傾斜から直列寄生抵抗Ｒsdを求めることを特徴とする付記５乃至７のいずれか１に記載の記載の半導体装置の評価方法。
（付記９）  上記求めたと直列寄生抵抗Ｒsdを固定したフィッティングよって、（Θ1eff，Θ2 ，Ｕ0 ，Ｖth）の組の最適解を再抽出することを特徴とする付記８記載の半導体装置の評価方法。
（付記１０）  付記１乃至９のいずれか１に記載の半導体装置の評価方法の手順を解析ソフトウエアとして搭載したことを特徴とする半導体装置の解析装置。
【産業上の利用可能性】
【００７０】
本発明の活用例としては、ＭＯＳ型半導体集積回路装置のデバイス設計、回路設計におけるシミュレーションが典型的であるが、実デバイスのリバースエンジアリングにも適用できるものであり、そのシミュレーション結果に基づいて実デバイスにおける製造欠陥等を推測することが可能になる。
【図面の簡単な説明】
【００７１】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施例１においてシミュレーション対象となるＭＯＳＦＥＴの概略的断面図である。
【図３】図２に示したＭＯＳＦＥＴの等価回路図である。
【図４】本発明の実施例１の半導体装置のシミュレーション法のフロー図である。
【図５】本発明の実施例１におけるパラメータ抽出におけるフィッティング結果の説明図である。
【図６】Ｒsd及びΘ1 の抽出方法の説明図である。
【図７】本発明の実施例１におけるパラメータ再抽出におけるフィッティング結果の説明図である。
【図８】最大相補コンダクタンスの実効チャネル長Ｌeff 及びＵ0 との相関関係の説明図である。
【図９】本発明の実施例１のシミュレーションによって得られたＶgeff＝０の時の実効的な反転層移動度μ0 の実効チャネル長依存性の説明図である。
【図１０】本発明の実施例２の半導体装置のシミュレーション法のフロー図である。
【図１１】本発明の実施例２におけるパラメータ抽出におけるフィッティング結果の説明図である。
【図１２】従来のシミュレーション法における問題点の説明図である。
【符号の説明】
【００７２】
１０  ＭＯＳＦＥＴ
１１  ｐ型半導体領域
１２  埋込絶縁膜
１３  ゲート絶縁膜
１４  ゲート電極
１５  サイドウォール
１６  ｎ型ソース・ドレイン領域
１７  チャネル領域
１８  ポケット領域
１９  保護絶縁膜
２０  真性ＭＯＳＦＥＴ
【図１】
2006073724.tif 000003
【図２】
2006073724.tif 000004
【図３】
2006073724.tif 000005
【図４】
2006073724.tif 000006
【図５】
2006073724.tif 000007
【図６】
2006073724.tif 000008
【図７】
2006073724.tif 000009
【図８】
2006073724.tif 000010
【図９】
2006073724.tif 000011
【図１０】
2006073724.tif 000012
【図１１】
2006073724.tif 000013
【図１２】
2006073724.tif 000014