(57)【要約】【課題】ゲルマニウム結合後に高温プロセスの必要性のない、薄膜ゲルマニウム光検出器の製造方法を提供する。【解決手段】本発明による薄膜ゲルマニウム光検出器を製造する方法は、シリコン基板を準備することと（１２）、ＣＭＯＳデバイスをシリコン基板上に製造することと（１４）、ゲルマニウム基板を準備することと（３０）、結合するために各基板の表面を準備することと（３４）、ゲルマニウム基板を、ＣＭＯＳを有するシリコン基板に結合して、結合構造を形成することと（３８）、ゲルマニウム基板の一部分を結合構造から除去することと、ＰＩＮダイオードをゲルマニウム基板に形成することと（４６）、ゲルマニウム層の一部分をエッチングによって除去することと（５２）、ゲルマニウム光検出器を完成させることと（６４）を包含する。【選択図】図１
2006148076.tif 000002
【特許請求の範囲】
【請求項１】
薄膜ゲルマニウム光検出器を製造する方法であって、
シリコン基板を準備することと、
ＣＭＯＳデバイスを該シリコン基板上に製造することと、
ゲルマニウム基板を準備することと、
結合するために各基板の表面を準備することと、
該ゲルマニウム基板を、該ＣＭＯＳを有するシリコン基板に結合して、結合構造を形成することと、
該ゲルマニウム基板の一部分を該結合構造から除去することと、
ＰＩＮダイオードを該ゲルマニウム基板に形成することと、
該ゲルマニウム層の一部分をエッチングによって除去することと、
該ゲルマニウム光検出器を完成させることと
を包含する、方法。
【請求項２】
前記ゲルマニウム基板を準備することの後に、スプリッティングイオンを該ゲルマニウム基板内にスプリッティング深さＲｐまで注入することを包含し、
前記ゲルマニウム基板の一部分を前記結合構造から除去することは、該ゲルマニウム基板の一部分を該スプリッティング深さに沿ってスプリッティングすることを包含する、請求項１に記載の方法。
【請求項３】
前記スプリッティングイオンをゲルマニウム基板内に注入することは、
水素と、ヘリウムと、アルゴンと、それらを組み合わせたものとからなるイオンの群から得られるイオンを、５ｅ１５ｃｍ−２〜５ｅ１７ｃｍ−２の間の注入ドーズで、約０．３μｍ〜２．０μｍの間の深さＲｐまで注入することと、
約２００℃〜６００℃の間の温度におけるファーネスアニーリングによって前記結合構造をスプリッティングすることと、
スプリットされたゲルマニウム表面を滑らかにすることと
を包含する、請求項２に記載の方法。
【請求項４】
前記ゲルマニウム基板を準備することは、イオンを該ゲルマニウム基板に注入して、Ｎ＋Ｇｅ層を該基板上に形成することを包含し、該Ｎ＋Ｇｅ層は前記ＣＭＯＳを有するシリコン基板に結合される、請求項１に記載の方法。
【請求項５】
金属を前記Ｎ＋Ｇｅ層上に堆積することをさらに包含し、該金属はＡｌ、Ａｕ、Ｗ、Ｎｉ、Ｐｄ、ＩｒおよびＰｔからなる金属の群から得られる、請求項４に記載の方法。
【請求項６】
前記結合するために各基板の表面を準備することは、Ｈ２ＳＯ４＋Ｈ２Ｏ２＋Ｈ２Ｏ、ＮＨ４ＯＨ＋Ｈ２Ｏ２＋Ｈ２Ｏ、ＨＦ＋Ｈ２Ｏ、およびそれらの混合物からなる溶液の群から得られる溶液に浸すことによって該表面を処理することを包含する、請求項１に記載の方法。
【請求項７】
前記ゲルマニウム基板を、前記ＣＭＯＳを有するシリコン基板に結合して、結合構造を形成することは、直接結合と、間に挿入された金属層を用いる直接結合とからなる結合技術の群から得られる結合技術によって結合することを包含する、請求項１に記載の方法。
【請求項８】
前記ＰＩＮダイオードをゲルマニウム基板に形成することは、ＢイオンとＢＦ２イオンとからなるイオンの群から得られるイオンのイオン注入によってＰ＋層を形成することを包含し、
約４００℃〜８００℃の間の温度における低温アニーリングによって該注入されたイオンの活性化によって、ＧｅＰ＋層を形成することをさらに包含する、請求項１に記載の方法。
【請求項９】
前記ＰＩＮダイオードをゲルマニウム基板に形成することは、イン−サイチュＢドープされたゲルマニウムエピタキシプロセスによって、約３５０℃〜５００℃の間の温度で行われるＣＶＤまたはＭＢＥによってＰ＋層を形成することを包含する、請求項１に記載の方法。
【請求項１０】
前記ゲルマニウム層の移転後、該ゲルマニウム基板上に金属層を堆積することを包含し、該金属層における金属は、Ｎｉ、Ｔｉ、Ｗ、Ｍｏ、Ｃｕ、ＺｒおよびＣｏからなる金属の群から得られる、請求項１に記載の方法。
【請求項１１】
前記ゲルマニウム基板を準備することは、金属層を該ゲルマニウム基板上に堆積することをさらに包含し、該金属層における金属は、Ａｕ、Ｎｉ、Ｐｄ、ＩｒおよびＰｔからなる金属の群から得られる、請求項１に記載の方法。
【請求項１２】
薄膜ゲルマニウム光検出器を製造する方法であって、
シリコン基板を準備することと、
ＣＭＯＳデバイスを該シリコン基板上に製造することと、
ゲルマニウム基板を準備することと、
結合するために各基板の表面を準備することと、
該ゲルマニウム基板を、該ＣＭＯＳを有するシリコン基板に結合して、結合構造を形成することと、
該ゲルマニウム基板の一部分を該結合構造から除去することと、
ＰＩＮダイオードをイオン注入および活性化によって該ゲルマニウム基板に形成することであって、ＢイオンとＢＦ２イオンとからなるイオンの群から得られるイオンの注入によってＰ＋層を形成することを含み、該活性化は、約４００℃〜８００℃の間の温度において低温アニーリングして、Ｇｅ  Ｐ＋層を形成することを含む、ことと、
該ゲルマニウム層の一部分をエッチングによって除去することと、
該ゲルマニウム光検出器を完成させることと
を包含する、方法。
【請求項１３】
前記ゲルマニウム基板を準備することの後に、スプリッティングイオンを該ゲルマニウム基板内にスプリッティング深さＲｐまで注入することを包含し、
前記ゲルマニウム基板の一部分を結合構造から除去することは、該ゲルマニウム基板の一部分を該スプリッティング深さに沿ってスプリッティングすることを包含する、請求項１２に記載の方法。
【請求項１４】
前記スプリッティングイオンをゲルマニウム基板内に注入することは、
水素と、ヘリウムと、アルゴンと、それらを組み合わせたものとからなるイオンの群から得られるイオンを、５ｅ１５ｃｍ−２〜５ｅ１７ｃｍ−２の間の注入ドーズで、約０．３μｍ〜２．０μｍの間の深さＲｐまで注入することと、
約２００℃〜６００℃の間の温度におけるファーネスアニーリングにより前記結合構造をスプリッティングすることと、
スプリットされたゲルマニウム表面を滑らかにすることと
を包含する、請求項１３に記載の方法。
【請求項１５】
前記ゲルマニウム基板を準備することは、イオンを該ゲルマニウム基板に注入して、Ｎ＋Ｇｅ層を該基板上に形成することを包含し、該Ｎ＋Ｇｅ層は前記ＣＭＯＳを有するシリコン基板に結合される、請求項１２に記載の方法。
【請求項１６】
金属を前記Ｎ＋Ｇｅ層上に堆積することをさらに包含し、該金属はＡｌ、Ａｕ、Ｗ、Ｎｉ、Ｐｄ、ＩｒおよびＰｔからなる金属の群から得られる、請求項１５に記載の方法。
【請求項１７】
前記結合するために各基板の表面を準備することは、Ｈ２ＳＯ４＋Ｈ２Ｏ２＋Ｈ２Ｏ、ＮＨ４ＯＨ＋Ｈ２Ｏ２＋Ｈ２Ｏ、ＨＦ＋Ｈ２Ｏ、およびそれらの混合物からなる溶液の群から得られる溶液に浸すことによって該表面を処理することを包含する、請求項１２に記載の方法。
【請求項１８】
前記ゲルマニウム基板を、ＣＭＯＳを有するシリコン基板に結合して、結合構造を形成することは、直接結合と、間に挿入された金属層を用いる直接結合とからなる結合技術の群から得られる結合技術によって結合することを包含する、請求項１２に記載の方法。
【請求項１９】
前記ゲルマニウム層の移転後に、該ゲルマニウム基板上に金属層を堆積することを包含し、該金属層における金属は、Ｎｉ、Ｔｉ、Ｗ、Ｍｏ、Ｃｕ、ＺｒおよびＣｏからなる金属の群から得られる、請求項１２に記載の方法。
【請求項２０】
前記ゲルマニウム基板を準備することは、金属層を該ゲルマニウム基板上に堆積することをさらに包含し、該金属層における金属は、Ａｕ、Ｎｉ、Ｐｄ、ＩｒおよびＰｔからなる金属の群から得られる、請求項１２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光検出器に関し、より詳細には、ゲルマニウムベースのＩＲセンサを製造する方法に関する。
【背景技術】
【０００２】
例えば、約０．７μｍ〜２μｍの間の波長の近赤外範囲において光検出することは、例えば、光ファイバー通信、セキュリティアプリケーションおよび赤外線画像といった多くのアプリケーションを有する。シリコンフォトダイオードは、暗電流が低く、シリコン集積回路技術との互換性があるため、可視光範囲の光検出器として幅広く使用される。Ｓｉ１−ｘＧｅｘ（ＳｉＧｅ）合金、あるいはゲルマニウム薄膜をシリコンに堆積して、ＩＲ検出器を製造する試みがされてきたが、ＳｉＧｅとシリコンとの境界線における格子不整合は、依然として欠陥のない構造を維持する一方で、形成され得るＳｉＧｅの最大の厚さを制限する。加えて、５０％未満のゲルマニウム濃度を有するＳｉＧｅ薄膜は、比較的低いＩＲ吸収係数を有する。故に、ＳｉＧｅ膜上に、感度が高く暗電流が低いＩＲ検出器を製造することは困難である。
【０００３】
ゲルマニウムは高いＩＲ吸収係数を有するが、シリコンへの格子不整合が４％であるので、ゲルマニウム光検出器がゲルマニウムをシリコン上に直接堆積することによって製造されるとき、高い暗電流がもたらされる。単純なＰＮダイオード構造を有するゲルマニウム光検出器であり、非常に高い暗電流（例えば、約３０ｍＡ／ｃｍ２）を示すゲルマニウム光検出器が製造された（Ｃｏｌａｃｅらによる「Ｅｆｆｉｃｉｅｎｔ  ｈｉｇｈ−ｓｐｅｅｄ  ｎｅａｒ−ｉｎｆｒａｒｅｄ  Ｇｅ  ｐｈｏｔｏｄｅｔｅｃｔｏｒｓ  ｉｎｔｅｇｒａｔｅｄ  ｏｎ  Ｓｉ  ｓｕｂｓｔｒａｔｅｓ」、Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ、Ｖｏｌ．７６、Ｎｏ．１０、ｐｐ１２３１〜１２３３（２０００））。
【０００４】
シリコンまたは二酸化シリコンに結合されたゲルマニウム薄膜が開示され、ＩＲセンサおよび駆動ＣＭＯＳ回路の両方がゲルマニウム薄膜上に製造される。高温プロセスがゲルマニウムＩＣプロセスに必要とされる。すなわち、イオン注入活性プロセスは通常、約８００℃におけるアニーリングの後に行われる。そのような高温プロセスにより、シリコンとゲルマニウムと二酸化シリコンとの熱膨張係数が異なるので、ゲルマニウム薄膜の質が低下される。シリコンウェハに結合されるゲルマニウム薄膜上で行われる高温プロセスは通常、ゲルマニウム層に欠陥をもたらす（２００３年１１月１１日にＳｈａｈｅｅｎらに許可された米国特許第６，６４５，８３１号、「Ｔｈｅｒｍａｌｌｙ  ｓｔａｂｌｅ  ｃｒｙｓｔａｌｌｉｎｅ  ｄｅｆｅｃｔ−ｆｒｅｅ  ｇｅｒｍａｎｉｕｍ  ｂｏｎｄｅｄ  ｔｏ  ｓｉｌｉｃｏｎ  ａｎｄ  ｓｉｌｉｃｏｎ  ｄｉｏｘｉｄｅ」に記載される）。さらに、ゲルマニウムＩＣプロセスは、シリコンＩＣプロセスほど半導体産業に定着しない。
【０００５】
傾斜されたＳｉＧｅ成長により、ゲルマニウム成長の前に厚いＳｉＧｅバッファ層が形成されることが証明された（Ｌｅｅらによる「Ｏｐｔｉｍｉｚｅｄ  ＳｔｒａｉｎｅｄＳｉ／ＳｔｒａｉｎｅｄＧｅ  Ｄｕａｌ−ｃｈａｎｎｅｌ  Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ  ｆｏｒ  Ｈｉｇｈ  Ｍｏｂｉｌｉｔｙ  Ｐ−ａｎｄＮ−ＭＯＳＦＥＴｓ」、ＩＥＤＭ  ２００３、ｐｐ４２９〜４３２）。
【０００６】
バルクゲルマニウム上およびエピゲルマニウム上に製造されるゲルマニウムｐ−ＭＯＳＦＥＴは、Ｒｉｔｅｎｏｕｒらによる「Ｅｐｉｔａｘｉａｌ  ＳｔｒａｉｎｅｄＧｅｒｍａｎｉｕｍ  ｐ−ＭＯＳＦＥＴｓ  ｗｉｔｈ  ＨｆＯ２  Ｇａｔｅ  ＤｉｅｌｅｃｔｒｉｃａｎｄＴａＮ  Ｇａｔｅ  Ｅｌｅｃｔｒｏｄｅ」、ＩＥＤＭ  ２００３、ｐｐ４３３〜４３６によって開示される。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の１つの目的は、ゲルマニウム結合後に高温プロセスの必要性を排除することにある。
【０００８】
本発明の別の目的は、シリコンＣＭＯＳ駆動回路をゲルマニウム回路の代わりに使用する方法を提供することにある。
【課題を解決するための手段】
【０００９】
（要旨）
薄膜ゲルマニウム光検出器を製造する方法は、シリコン基板を準備することと、ＣＭＯＳデバイスをシリコン基板上に製造することと、ゲルマニウム基板を準備することと、結合するために各基板の表面を準備することと、ＣＭＯＳを有するシリコン基板に、ゲルマニウム基板を結合して、結合構造を形成することと、ゲルマニウム基板の一部分を結合構造から除去することと、ゲルマニウム基板にＰＩＮダイオードを形成することと、ゲルマニウム層の一部分をエッチングによって除去することと、ゲルマニウム光検出器を完成させることとを包含する。
【００１０】
本発明のこの要旨および目的は、本発明の性質を迅速に理解するために提供される。本発明のより詳細な理解は、添付の図面とともに本発明の好ましい実施形態の以下の詳細な説明を参照することによって得られる。
【００１１】
本発明は、さらに以下の手段を提供する。
【００１２】
（項目１）  
薄膜ゲルマニウム光検出器を製造する方法であって、
シリコン基板を準備することと、
ＣＭＯＳデバイスを該シリコン基板上に製造することと、
ゲルマニウム基板を準備することと、
結合するために各基板の表面を準備することと、
該ゲルマニウム基板を、該ＣＭＯＳを有するシリコン基板に結合して、結合構造を形成することと、
該ゲルマニウム基板の一部分を該結合構造から除去することと、
ＰＩＮダイオードを該ゲルマニウム基板に形成することと、
該ゲルマニウム層の一部分をエッチングによって除去することと、
該ゲルマニウム光検出器を完成させることと
を包含する、方法。
【００１３】
（項目２）  
上記ゲルマニウム基板を準備することの後に、スプリッティングイオンを該ゲルマニウム基板内にスプリッティング深さＲｐまで注入することを包含し、
上記ゲルマニウム基板の一部分を上記結合構造から除去することは、該ゲルマニウム基板の一部分を該スプリッティング深さに沿ってスプリッティングすることを包含する、項目１に記載の方法。
【００１４】
（項目３）  
上記スプリッティングイオンをゲルマニウム基板内に注入することは、
水素と、ヘリウムと、アルゴンと、それらを組み合わせたものとからなるイオンの群から得られるイオンを、５ｅ１５ｃｍ−２〜５ｅ１７ｃｍ−２の間の注入ドーズで、約０．３μｍ〜２．０μｍの間の深さＲｐまで注入することと、
約２００℃〜６００℃の間の温度におけるファーネスアニーリングによって上記結合構造をスプリッティングすることと、
スプリットされたゲルマニウム表面を滑らかにすることと
を包含する、項目２に記載の方法。
【００１５】
（項目４）  
上記ゲルマニウム基板を準備することは、イオンを該ゲルマニウム基板に注入して、Ｎ＋Ｇｅ層を該基板上に形成することを包含し、該Ｎ＋Ｇｅ層は上記ＣＭＯＳを有するシリコン基板に結合される、項目１に記載の方法。
【００１６】
（項目５）  
金属を上記Ｎ＋Ｇｅ層上に堆積することをさらに包含し、該金属はＡｌ、Ａｕ、Ｗ、Ｎｉ、Ｐｄ、ＩｒおよびＰｔからなる金属の群から得られる、項目４に記載の方法。
【００１７】
（項目６）  
上記結合するために各基板の表面を準備することは、Ｈ２ＳＯ４＋Ｈ２Ｏ２＋Ｈ２Ｏ、ＮＨ４ＯＨ＋Ｈ２Ｏ２＋Ｈ２Ｏ、ＨＦ＋Ｈ２Ｏ、およびそれらの混合物からなる溶液の群から得られる溶液に浸すことによって該表面を処理することを包含する、項目１に記載の方法。
【００１８】
（項目７）  
上記ゲルマニウム基板を、上記ＣＭＯＳを有するシリコン基板に結合して、結合構造を形成することは、直接結合と、間に挿入された金属層を用いる直接結合とからなる結合技術の群から得られる結合技術によって結合することを包含する、項目１に記載の方法。
【００１９】
（項目８）  
上記ＰＩＮダイオードをゲルマニウム基板に形成することは、ＢイオンとＢＦ２イオンとからなるイオンの群から得られるイオンのイオン注入によってＰ＋層を形成することを包含し、
約４００℃〜８００℃の間の温度における低温アニーリングによって該注入されたイオンの活性化によって、ＧｅＰ＋層を形成することをさらに包含する、項目１に記載の方法。
【００２０】
（項目９）  
上記ＰＩＮダイオードをゲルマニウム基板に形成することは、イン−サイチュＢドープされたゲルマニウムエピタキシプロセスによって、約３５０℃〜５００℃の間の温度で行われるＣＶＤまたはＭＢＥによってＰ＋層を形成することを包含する、項目１に記載の方法。
【００２１】
（項目１０）  
上記ゲルマニウム層の移転後、該ゲルマニウム基板上に金属層を堆積することを包含し、該金属層における金属は、Ｎｉ、Ｔｉ、Ｗ、Ｍｏ、Ｃｕ、ＺｒおよびＣｏからなる金属の群から得られる、項目１に記載の方法。
【００２２】
（項目１１）  
上記ゲルマニウム基板を準備することは、金属層を該ゲルマニウム基板上に堆積することをさらに包含し、該金属層における金属は、Ａｕ、Ｎｉ、Ｐｄ、ＩｒおよびＰｔからなる金属の群から得られる、項目１に記載の方法。
【００２３】
（項目１２）  
薄膜ゲルマニウム光検出器を製造する方法であって、
シリコン基板を準備することと、
ＣＭＯＳデバイスを該シリコン基板上に製造することと、
ゲルマニウム基板を準備することと、
結合するために各基板の表面を準備することと、
該ゲルマニウム基板を、該ＣＭＯＳを有するシリコン基板に結合して、結合構造を形成することと、
該ゲルマニウム基板の一部分を該結合構造から除去することと、
ＰＩＮダイオードをイオン注入および活性化によって該ゲルマニウム基板に形成することであって、ＢイオンとＢＦ２イオンとからなるイオンの群から得られるイオンの注入によってＰ＋層を形成することを含み、該活性化は、約４００℃〜８００℃の間の温度において低温アニーリングして、Ｇｅ  Ｐ＋層を形成することを含む、ことと、
該ゲルマニウム層の一部分をエッチングによって除去することと、
該ゲルマニウム光検出器を完成させることと
を包含する、方法。
【００２４】
（項目１３）  
上記ゲルマニウム基板を準備することの後に、スプリッティングイオンを該ゲルマニウム基板内にスプリッティング深さＲｐまで注入することを包含し、
上記ゲルマニウム基板の一部分を結合構造から除去することは、該ゲルマニウム基板の一部分を該スプリッティング深さに沿ってスプリッティングすることを包含する、項目１２に記載の方法。
【００２５】
（項目１４）  
上記スプリッティングイオンをゲルマニウム基板内に注入することは、
水素と、ヘリウムと、アルゴンと、それらを組み合わせたものとからなるイオンの群から得られるイオンを、５ｅ１５ｃｍ−２〜５ｅ１７ｃｍ−２の間の注入ドーズで、約０．３μｍ〜２．０μｍの間の深さＲｐまで注入することと、
約２００℃〜６００℃の間の温度におけるファーネスアニーリングにより上記結合構造をスプリッティングすることと、
スプリットされたゲルマニウム表面を滑らかにすることと
を包含する、項目１３に記載の方法。
【００２６】
（項目１５）  
上記ゲルマニウム基板を準備することは、イオンを該ゲルマニウム基板に注入して、Ｎ＋Ｇｅ層を該基板上に形成することを包含し、該Ｎ＋Ｇｅ層は上記ＣＭＯＳを有するシリコン基板に結合される、項目１２に記載の方法。
【００２７】
（項目１６）  
金属を上記Ｎ＋Ｇｅ層上に堆積することをさらに包含し、該金属はＡｌ、Ａｕ、Ｗ、Ｎｉ、Ｐｄ、ＩｒおよびＰｔからなる金属の群から得られる、項目１５に記載の方法。
【００２８】
（項目１７）  
上記結合するために各基板の表面を準備することは、Ｈ２ＳＯ４＋Ｈ２Ｏ２＋Ｈ２Ｏ、ＮＨ４ＯＨ＋Ｈ２Ｏ２＋Ｈ２Ｏ、ＨＦ＋Ｈ２Ｏ、およびそれらの混合物からなる溶液の群から得られる溶液に浸すことによって該表面を処理することを包含する、項目１２に記載の方法。
【００２９】
（項目１８）  
上記ゲルマニウム基板を、ＣＭＯＳを有するシリコン基板に結合して、結合構造を形成することは、直接結合と、間に挿入された金属層を用いる直接結合とからなる結合技術の群から得られる結合技術によって結合することを包含する、項目１２に記載の方法。
【００３０】
（項目１９）  
上記ゲルマニウム層の移転後に、該ゲルマニウム基板上に金属層を堆積することを包含し、該金属層における金属は、Ｎｉ、Ｔｉ、Ｗ、Ｍｏ、Ｃｕ、ＺｒおよびＣｏからなる金属の群から得られる、項目１２に記載の方法。
【００３１】
（項目２０）  
上記ゲルマニウム基板を準備することは、金属層を該ゲルマニウム基板上に堆積することをさらに包含し、該金属層における金属は、Ａｕ、Ｎｉ、Ｐｄ、ＩｒおよびＰｔからなる金属の群から得られる、項目１２に記載の方法。
【００３２】
（摘要）
薄膜ゲルマニウム光検出器を製造する方法であって、シリコン基板を準備することと、ＣＭＯＳデバイスをシリコン基板上に製造することと、ゲルマニウム基板を準備することと、結合するために各基板の表面を準備することと、ゲルマニウム基板を、ＣＭＯＳを有するシリコン基板に結合して、結合構造を形成することと、ゲルマニウム基板の一部分を結合構造から除去することと、ＰＩＮダイオードをゲルマニウム基板に形成することと、ゲルマニウム層の一部分をエッチングによって除去することと、ゲルマニウム光検出器を完成させることとを包含する。
【発明を実施するための最良の形態】
【００３３】
本発明の方法を用いて、ゲルマニウム薄膜は、シリコン基板に直接結合されて、ゲルマニウム結晶層の質を保つ。本発明は、ゲルマニウム結合後の高温プロセスを必要としない。結合後の高温プロセスは、ゲルマニウム薄膜に欠陥、例えば、熱により誘発されるスリップ、ボンディングボイド、および結晶欠陥といった欠陥をもたらす。ＩＣ駆動回路がシリコンウェハ上で使用され、結合プロセスが開始する前に標準的なフロントエンドステッププロセスを用いる。ゲルマニウム薄膜がシリコンウェハに結合された後、ウェハは、従来のシリコンＩＣプロセスの標準的なバックエンドプロセスを経ることのみが必要であり、最高温度は約３００℃〜４００℃の間である。よって、ゲルマニウム薄膜の質が保たれ得、高性能で低雑音のＩＲ検出器が製造され得る。駆動回路の製造において標準的なシリコンＣＭＯＳプロセスの使用もまた製造を簡易化させる。
【００３４】
シリコンＣＭＯＳとゲルマニウム光検出器とを統合する第１の実施形態は、図１における概して参照符号１０および図２〜図６とともに説明される。図２は、シリコン基板上に従来のプロセスによって製造された標準的なシリコンＣＭＯＳデバイスを示す。ＣＭＯＳデバイスは、はじめにシリコン基板１２を準備し、ＣＭＯＳ構造１４を基板１２上に形成することによって製造され、このＣＭＯＳデバイスは、ドレインとしてのＮ＋層１６と、ソースとしてのＮ＋層１８と、ゲート誘電体２０と、ポリシリコンゲート２２と、ゲート側壁２４と、中間層誘電体（ＩＬＤ）（好適には、ＳｉＯ２）２６とを形成することを含む。図には、明確にするためにＣＭＯＳ１４のＮＭＯＳ部分のみが図示されている。コンタクトプラグＣＭＰプロセスの形成後のシリコンウェハ、コンタクトプラグ２８は、本発明の方法のこの明細書内では、ポリシリコン、タングステン、または他の適切な導電性材料から形成される。図２において、ゲルマニウム光検出器へのコンタクトプラグ２８のみが図示されているが、ポリシリコンゲート２２とソース１８とドレイン１６とへのコンタクトも、この段階において製造され得る。コンタクトプラグを詰めた後、ＣＭＰ平坦化が結合させるための滑らかな表面を生成するために必要である。
【００３５】
本発明の代替的な方法は、中間層誘電体（ＩＬＤ）層をＣＭＰし、次いで、導電性材料を残すことであり、ＩＬＤの最上位上でコンタクトプラグを詰め、かつ、ゲルマニウムの結合表面として機能する。図３は、Ｎ＋表面層３２を有するゲルマニウムウェハ３０を示す。Ｎ＋層３２は、後に続くゲルマニウム基板内のドーパント活性化直後のヒ素またはリンのイオン注入によって形成され得、あるいは、イン−サイチュでゲルマニウムＮ＋エピ層またはゲルマニウムウェハのリンまたはヒ素のドーピングによって形成され得る。ゲルマニウム基板は、比較的低いドーピング濃度を有しており、例えば、リンまたはホウ素のどちらか一方が約１ｅ１４ｃｍ−３〜１ｅ１７ｃｍ−３の間の濃度を有する。
【００３６】
良好な結合を生成するために必要である結合表面の適切な表面処理（ステップ３４）の後に、図２のシリコンウェハ１２と図３のゲルマニウムウェハ３０とが結合される（図４）。結合表面上に残留する粒子状物質を除去するためのＣＭＰ後に、洗浄が行われる。ゲルマニウム表面は、親水性物質または疎水性物質として処理され得、その上、大部分がＳｉＯ２によって被覆されるシリコンウェハ表面は、同様の方法で処理され得る。２つの素子が結合する（ステップ３６）ことにより、結合構造３８を形成する。結合表面を親水性または疎水性にする表面処理の後に、ゲルマニウムをＳｉＯ２に結合することは、水素結合によるものであり、ＯＨ層をウェハ結合表面上に形成する。ウェハ結合表面は、Ｈ２ＳＯ４＋Ｈ２Ｏ２＋Ｈ２Ｏ、ＮＨ４ＯＨ＋Ｈ２Ｏ２＋Ｈ２Ｏ、ＨＦ＋Ｈ２Ｏ、またはそれらの混合物内に浸されることによって、親水性または疎水性にされ得る。
【００３７】
加えて、ウェハ結合表面のどちらか一方または両方は、通常、酸素を含む雰囲気内でプラズマ処理を経て、結合強度を強め得る。結合は、室温またはより高温（０℃＜Ｔ＜６００℃）で行われ得、真空中あるいは真空でないところ行われ得る。導体材料（例えば、Ａｕ）が結合界面に挿入されることにより、結合強度を強め得る。導電性材料は、結合の前にシリコンウェハ、ゲルマニウムウェハ、あるいは両方のウェハ上に堆積され得る。
【００３８】
ＣＭＰといった薄化プロセス（ｔｈｉｎｎｉｎｇ  ｐｒｏｃｅｓｓ）（ステップ４０）は、図４に示されるようにゲルマニウム基板上で行われ、最終的に約５０ｎｍ〜２０００ｎｍの間の厚さを有するゲルマニウムをもたらす。ゲルマニウム薄化は、ウェットエッチングによってもなされ得る。
【００３９】
図５に示されるように、ＰＩＮダイオードを形成するために、Ｐ＋、ＢまたはＢＦ２のイオン注入が行われ、ドーパントが次いで低温（例えば、４００℃〜８００℃）アニーリング（ステップ４６）によりゲルマニウム層３０内で活性化して、Ｇｅ  Ｐ＋層４８を形成する。あるいは、イン−サイチュ（ｉｎ  ｓｉｔｕ）でＢドープされたゲルマニウムエピタキシプロセスが、同様に比較的低温（例えば、３５０℃〜５００℃）で行われ得るＣＶＤまたはＭＢＥによって行われ得る。他の代替的な本発明の方法において、Ｎｉ、Ｔｉ、Ｗ、Ｍｏ、Ｃｕ、Ｚｒ、またはＣｏといった金属が、ゲルマニウム表面上に堆積され得る。これら材料は、軽くｐドープされたゲルマニウムに対して比較的低い程度のバリアを形成する。それ故、軽くＰドープされたゲルマニウムにおける空乏領域がＮ＋接合部から延び、これにより、ゲルマニウム内の、光によって生成された（ｐｈｏｔｏ−ｇｅｎｅｒａｔｅｄ）電子の大半がｎ＋接合部へ流れ、ｎ＋接合部によって収集される。
【００４０】
図６は、ゲルマニウム層がセンサのない範囲においてエッチングオフされた（ステップ５２）後のデバイス５０を示す。コンタクト５８、６０および６２を形成するために、第２のＩＬＤ（ＳｉＯ２）５４、コンタクトホールおよびメタライゼーション（ステップ５６）を形成した後、デバイスは、標準的なシリコンＩＣバックエンドステッププロセスによって完成され得る（ステップ６４）。
【００４１】
薄いゲルマニウム層を生成する代替的な方法は、イオンスプリッティング法を使用するので、ゲルマニウムウェハが再度使用され得る。図７は、概して参照符号６５で、本発明の方法のこの実施形態におけるステップを示す。図９〜図１０における類似の参照番号は、図１〜図６における類似のステップおよび構造を参照するものと理解される。図３とともに記載されるように、イオンスプリッティングプロセスは、図８に示されるように、水素、ヘリウムまたはアルゴン、あるいはそれらを組み合わせたものの形で、Ｎ＋Ｇｅ層３２が上に形成されるゲルマニウムウェハ３０内に注入されるスプリッティングイオンの注入から始まる。このイオンは層３２を透過し、層３０にとどまる。注入エネルギーは、所望のゲルマニウム厚によって決まる。注入された種元素の大部分が位置する投入長Ｒｐは、スプリッティングの後の、ゲルマニウム厚に非常に近い。Ｒｐは通常、約０．３μｍ〜２μｍの間である。注入ドーズは、５ｅ１５ｃｍ−２〜５ｅｌ７ｃｍ−２の間である。結合プロセスが完了した後、構造６８を形成し（図９）、スプリッティングプロセス（ステップ７０）が、約２００℃〜６００℃の間の温度におけるファーネスアニーリングによって行われる（図１０）。スプリッティングの後、スプリットゲルマニウム表面を滑らかにするために、ＣＭＰが適用され得る。ゲルマニウムウェハは現在、２００ｍｍ直径で利用可能であるが、ゲルマニウムウェハの製造は、シリコンウェハの製造ほど技術が成熟していない。ゲルマニウムウェハの価格は、相当するシリコンウェハより１０倍〜１００倍高い。それ故、本発明の方法の代替的な実施形態は、Ｌｅｅらによる上記文献およびＲｉｔｅｎｏｕｒらによる上記文献に記載されるように、シリコンウェハ上にゲルマニウム膜を準備することを必要とする。シリコンウェハ上に成長したエピタキシャルゲルマニウム膜は、その後、上述したように、ＣＭＯＳを保持するシリコンウェハに結合および移転される。
【００４２】
シリコンＣＭＯＳ技術と一体化したゲルマニウム近ＩＲ光検出器は、バックエンドステップ（ＢＥＯＬ）ＩＣプロセス上に３層から４層の金属相互接続を必要とする。ゲルマニウム光検出器がＢＥＯＬのＩＣプロセス前に製造される本発明の方法の変形において、ゲルマニウム層の結合／移転およびゲルマニウム光検出器素子の製造は、ＢＥＯＬで行われ得るか、ＢＥＯＬのＩＣ相互接続プロセスの完了後に行われ得る。ＢＥＯＬプロセスの完了後にゲルマニウム光検出器をプロセスする利点は、金属相互接続により光がゲルマニウム光検出器に到達することを妨げないという点である。
【００４３】
ここで図１１を参照して、本発明の方法のさらに別の実施形態が説明される。ステップ３４の一部として、反射金属層７２が、ゲルマニウム薄膜がゲルマニウムウェハからシリコンウェハへ移転する前に、シリコン集積回路ウェハに追加され得る。金属層は、非吸収光をゲルマニウム層に反射し返す。集積回路の金属相互接続が完成し、最上位層の保護酸化物が堆積され、ゲルマニウム光センサの底辺層のコンタクトプラグおよびＣＭＰ平坦化が完了した後、例えば、Ａｌ、Ａｕ、Ａｇ、Ｗ、Ｎｉ、Ｐｄ、Ｉｒ、またはＰｔといった金属の薄い層が堆積され、その後に、ゲルマニウムウェハの結合薄膜の移転が続く。ゲルマニウムと金属層との間の接着は結合する操作には十分ではなく、ゲルマニウムがドナーウェハからハンドリングウェハへ移転する前に、ポリシリコンの薄い層（例えば、約５ｎｍ〜２０ｎｍ）を堆積することが必要であり得るということが理解される。金属層を供給する結果、有効なゲルマニウム層の厚さが厚くなる。金属が１００％の反射を示す場合、ゲルマニウムの有効な厚さはその物理的な厚さより１００％厚い。それ故、検出器は、所定の量子効率を得るためにゲルマニウム膜ほどの厚さを要求しない。図１３より、この実施形態にはＡｕ、Ａｇ、またはＡｌが最善の金属であるということが認識し得る。
【００４４】
本発明の方法のこの実施形態においては、図１２に示されるように、Ｎ＋Ｇｅ層３２が省かれるが、金属仕事関数は、ゲルマニウム仕事関数よりも大きくなければならない。金属層７２は、光検出器の背後電極である。仕事関数が５ｅＶより大きい金属が使用され得る。この金属層の仕事関数が低すぎる場合、検出器の暗電流が上昇され得る。この金属は、反射性層としても機能する。それ故、金属反射率が高ければ高いほど、光検出が良くなる。使用され得る共通の金属のなかには、Ａｕ、Ｎｉ、Ｐｄ、Ｉｒ、およびＰｔがある。図１３より、Ａｕが最善の反射体であると認識される。
【００４５】
図１３は、様々な金属膜がゲルマニウム層の下に形成される場合のこの金属膜の計算された反射率を示す。図１３を構成するために用いられた計算では、ゲルマニウムの比較的小さい吸収係数が無視されることと当業者により理解される。入射光の９０％以上を反射するＡｕおよびＡｇが近ＩＲ範囲において最善の反射するものであることは明白である。Ａｌが次善のものであり、その一方で、その他の金属が本明細書に記載されるように使用される場合、有効的であると考えられない。
【００４６】
以上により、薄膜ゲルマニウムの赤外線センサをシリコンウェハに結合することによって製造する方法が開示された。本発明のさらなる改変および修正は、添付の特許請求の範囲で規定される本発明の範囲内で行われ得る。
【図面の簡単な説明】
【００４７】
【図１】本発明の方法の第１の実施形態のブロック図である。
【図２】本発明の方法の第１の実施形態を実行するステップを示す。
【図３】本発明の方法の第１の実施形態を実行するステップを示す。
【図４】本発明の方法の第１の実施形態を実行するステップを示す。
【図５】本発明の方法の第１の実施形態を実行するステップを示す。
【図６】本発明の方法の第１の実施形態を実行するステップを示す。
【図７】本発明の方法の第２の実施形態のブロック図である。
【図８】本発明の方法の第２の実施形態を実行するステップを示す。
【図９】本発明の方法の第２の実施形態を実行するステップを示す。
【図１０】本発明の方法の第２の実施形態を実行するステップを示す。
【図１１】本発明の方法の代替的な実施形態に従って構成されたセンサを示す。
【図１２】本発明の方法の他の実施形態に従って構成されたセンサを示す。
【図１３】ゲルマニウム層の下に堆積された様々な金属の反射率を示す。
【符号の説明】
【００４８】
１２  シリコン基板
１４  ＣＭＯＳ構造
１６  ドレイン
１８  ソース
２０  ゲート誘電体
２２  ポリシリコンゲート
２４  ゲート側壁
２６  中間層誘電体（ＩＬＤ）
２８  コンタクトプラグ
３０  ゲルマニウムウェハ
３２  Ｎ＋表面層
３８  結合構造
４８  Ｇｅ  Ｐ＋層
５０  デバイス
５４  第２のＩＬＤ
５８、６０、６２  コンタクト
６８  構造
７２  反射金属層
【図１】
2006148076.tif 000003
【図２】
2006148076.tif 000004
【図３】
2006148076.tif 000005
【図４】
2006148076.tif 000006
【図５】
2006148076.tif 000007
【図６】
2006148076.tif 000008
【図７】
2006148076.tif 000009
【図８】
2006148076.tif 000010
【図９】
2006148076.tif 000011
【図１０】
2006148076.tif 000012
【図１１】
2006148076.tif 000013
【図１２】
2006148076.tif 000014
【図１３】
2006148076.tif 000015