(57)【要約】【課題】  接続相手の回路基板において制約の少ない配線形成を可能とし、高集積化、高信頼性化が可能な半導体装置およびこの半導体装置とこれと接続される回路基板からなる接続構造を提供する。【解決手段】  半導体装置は半導体チップ（１）と、この半導体チップを支持し、前記半導体チップの接続電極が下面側に形成されると共に、階段状の突出部分を有する基板（２ａ，２ｂ，２ｃ，２ｄ）とを備え、前記基板の前記階段状の突出部分は前記基板の外周に向かうにしたがって段階的に突出量が減少することを特徴とする。接続構造はこのような半導体装置と、その突出部分を収納する階段状に形成された凹部であって、その表面に前記突出部分に形成された接続電極と接続される配線パッドを有する配線基板とを備えたことを特徴とする。【選択図】  図１
2006060077.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、
この半導体チップを支持し、前記半導体チップの接続電極が下面側に形成されると共に、階段状の突出部分を有する基板とを備え、
前記基板の前記階段状の突出部分は前記基板の外周に向かうにしたがって段階的に突出量が減少することを特徴とする半導体装置。
【請求項２】
前記基板に設けられた最内側の突出部分とその周囲の段階的に突出量が減少する突出部分とは相似の矩形形状をなすことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記接続電極にははんだボールが形成されたことを特徴とする請求項１に記載の半導体装置。
【請求項４】
半導体チップと、この半導体チップを支持し、前記半導体チップの接続電極が下面側に形成されると共に、階段状の突出部分を有する基板とを備え、前記基板の前記階段状の突出部分は外周に向かうにしたがって段階的に突出量が減少するように形成された半導体装置と、
前記基板の前記階段状に形成された突出部分を収納する階段状に形成された凹部を有し、その表面に前記突出部分に形成された接続電極と接続される配線パッドを有する配線基板と、
を備えた半導体装置の接続構造。
【請求項５】
前記基板と前記配線基板とはねじにより締結されることを特徴とする請求項４に記載の半導体装置の接続構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、この半導体装置と回路基板との接続構造、並びに回路基板と半導体装置を接続する実装方法にかかり、特に面実装型の半導体装置およびこれを使用したものに関する。
【背景技術】
【０００２】
近年、半導体装置における高集積化が進んでおり、半導体チップとほぼ同じ大きさを持つチップ・スケール・パッケージ（Chip Scale Package(以後ＣＳＰと略す)）や特定の面全体に接続部を有する面実装半導体装置が主流を占めつつある。高集積化、小型化の要求はさらに高まっており、よりコンパクトな製品が求められるとともに、回路基板側の高集積化も求められている。
【０００３】
この事情をさらに詳細に説明すると、面実装型の半導体装置の電極構造としては、基板下面のほぼ全面にマトリックス状に電極を形成し、これらの電極に、はんだボールを付着させて接続電極を形成したボール・グリッド・アレイ（Ball Grid Array、以下ＢＧＡと略す）や基板下面のほぼ全面にマトリックス状に接続ピンを設けたピン・グリッド・アレイ（Pin Grid Array：以下ＰＧＡと略す）等がある。
【０００４】
このような構造を有する面実装型の半導体装置を回路基板に実装する場合、パッケージの中心付近の接続端子と接続して回路基板の外方に向けて配線を引き出す場合には、多数の接続端子を避けて配線を設けるように配線パターンを工夫しなければならなかった。この配線を設計するにあたっては、端子数が増えれば増えるほど配線ルールなどの制約が多くなって配線が複雑化し、高集積化を阻害する要因となっている。
【０００５】
また、高速動作が求められる環境では配線長などにも厳しい制約があるため、これも高集積化を阻害する要因となっていた。
【０００６】
これらの間題を解決する手段の一つとして、回路基板を多層化するとともにスルーホールを開口し、これを導電化して各層間の導通を図る手法が一般化している。このような多層基板の使用は、特に配線の引き回し規則による制約を回避することを可能としている。
【０００７】
しかしながら、スルーホールは、実際の製品では回路基板上の各所に多数存在しており、回路基板作成時に孔の位置の合わせずれが１つでも発生した場合、導通の信頼性が低下し、あるいは断線が生ずるという問題がある。
【０００８】
また、ＢＧＡタイプの半導体装置の場合、接続端子部がはんだであるため、接続端子直下に回路基板のスルーホールを形成すると、接続端子のはんだが溶融したときにスルーホールに流入し、断線を招く可能性がある。このため、スルーホールと接続端子部の位置をずらせて配置させなければならないという問題がある。
【０００９】
これらの問題を回避するために、半導体装置の周縁部から中心部に向かってはんだ高を段階的に高くし、実装基板をこのはんだ高さに対応させて周縁部から中央部に向かって高さ位置が低くなるように多段化することによりスルーホール数を削減する手法が提案されている（特許文献１および２参照）。
【００１０】
しかしながら、このような手法を採用した場合、同じ半導体素子内で高さの異なるはんだボールを用いるため、はんだ量の制御が困難で、コストがかかるという問題がある。また、実装時には、中央部と周縁部とではんだ大きさが違うことによりリフロー条件に差が生じて実装上の困難もある。しかも実装時には回路基板ヘマウントする時の自重による発生するはんだボールのつぶれは中央部ほど大きいため、短絡の可能性も高くなり、これを避けるために端子間に十分な間隔をとると高集積化が妨げられるという問題がある。
【特許文献１】特開2000-312075号公報
【特許文献２】特開平9-246684号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
したがって、本発明の目的は、接続相手の回路基板において制約の少ない配線形成を可能とし、高集積化、高信頼性化が可能な半導体装置を提供する事である。
【００１２】
本発明の他の目的は、高集積化した半導体装置と、配線形成に制約のない回路基板との高信頼性の接続構造を提供することである。
【００１３】
本発明のさらに他の目的は、高集積化した半導体装置を回路基板に高信頼性の接続を行うことが可能な実装方法を提供することである。
【課題を解決するための手段】
【００１４】
本発明にかかる半導体装置の一態様によれば、半導体チップと、この半導体チップを支持し、前記半導体チップの接続電極が下面側に形成されると共に、階段状の突出部分を有する基板とを備え、前記基板の前記階段状の突出部分は、前記基板の外周に向かうにしたがって段階的に突出量が減少することを特徴とする。
【００１５】
また、本発明にかかる半導体装置の接続構造によれば、半導体チップと、この半導体チップを支持し、前記半導体チップの接続電極が下面側に形成されると共に、階段状の突出部分を有する基板とを備え、前記基板外周に向かうにしたがって段階的に突出量が減少するの前記階段状の突出部分は前記基板の外周に向かうにしたがって段階的に突出量が減少するように形成された半導体装置と、前記基板の前記階段状に形成された突出部分に対応してこれを収納する階段状に形成された凹部を有し、その表面に前記突出部分に形成された接続電極と接続される配線パッドを有する配線基板とを備えたことを特徴とする。
【発明の効果】
【００１６】
本発明にかかる半導体装置によれば、接続相手の回路基板において制約の少ない配線形成を可能とし、高集積化、高信頼性化が可能な半導体装置を提供することが可能となる。
【００１７】
本発明にかかる半導体装置の接続構造によれば、高集積化した半導体装置と、配線形成に制約のない回路基板との高信頼性の接続構造を提供することが可能となる。
【００１８】
本発明にかかる半導体装置の実装方法によれば、高集積化した半導体装置を回路基板に高信頼性の接続を行うことが可能な実装方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して本発明の実施の形態のいくつかを詳細に説明する。
【００２０】
図１は、本発明にかかる半導体装置の一実施例の外観を示す斜視図、図２はその中心を通る断面図である。なお、以下の図面における寸法関係は正確に表されたものではなく、誇張されたものである。
【００２１】
半導体チップ１は基板２上に固着されているが、この基板２は最上層の第１層から最下層の第４層までそれぞれ２ａ、２ｂ、２ｃ、２ｄで表される４つの層を含む４層構造となっている。この実施例では各層は正方形となっていて相似な平面形状をなしており、これらの中心は一致している。そして、中央に位置する部分が最も下方に突出した突出部となっており、ここから外周部に向かうにしたがって各層の突出量が段階的に減少している。なお、この突出部の位置に関しては、下層が上層の範囲内に含まれる平面位置関係にあり、外周側、すなわち上層側に向かうほど各層の突出量が減少する関係になっていれば良い。例えば、各層の中心が一致している必要は必ずしもない。
【００２２】
第１層２ａの下面周縁部には図２に示すように接続電極３ａが形成され、その下面にははんだボール４３ａが形成されている。同様に第２層２ｂの下面周縁部には接続電極３ｂとはんだボール３ｂが、第３層２ｃの下面周縁部には接続電極３ｃとはんだボール４ｃが、第４層２ｄの下面には接続電極３ｄとはんだボール４ｄが形成されている。
【００２３】
図２は積層基板２ａ〜２ｄ、接続電極３ａ〜３ｄ、はんだボール４ａ〜４ｄとの位置関係が示されており、上層と下層の積層基板の大きさが異なることにより上層側基板の周囲に接続電極およびはんだボールを設けることが可能になっていることがわかる。この図において、この半導体装置の一辺は例えば１５ｍｍ、一つの積層段の厚さは例えば０．５ｍｍである。
【００２４】
図３は、図１および２に示した半導体装置を回路基板に実装する模様を示す説明図である。ここで用いる半導体装置は図１および２において説明したものと全く同様なものである。
【００２５】
図３の下側は上側の半導体装置が実装される回路基板の第２層から第４層の部分を示している。したがって、図示された構造の外側に１段高く第１層の回路基板部分が存在する。また、この回路基板については、基板の立体構造と配線を同時に示すため、基板材料を透明なものとして透視的に表している。
【００２６】
この回路基板には、半導体装置の突出部の突出形状に対応した凹部が形成されている。すなわち、ここに示された回路基板は、最上層が第２層１１ｂであり、半導体装置の第２層のはんだボール４ｂが当接する位置に形成された接続パッド１２ｂとこの接続パッドに接続された配線１３ｂを有している。
【００２７】
この第２層１１ｂの中央部には矩形状のくぼみ１４ｂが形成され、この中には第３層１１ｃの周縁部が露出しており、さらにその中央部にはくぼみ１４ｃが形成され、その中には最下層である第４層１１ｄの表面が露出している。第３層１１ｃにははんだボール４ｃに対応して接続パッド１２ｃおよびこれに接続された配線１３ｃが設けられ、同様に第４層１１ｄにははんだボール４ｄに対応して接続パッド１２ｄおよびこれに接続された配線１３ｄが設けられている。
【００２８】
この場合、各層の配線には余裕があるため、配線長等の配線ルールの制約を受けることなく任意の方向に単純なルートを確保することができる。
【００２９】
また、このような回路基板構造を採用することにより、スルーホールを用いることなく接続パッドからの配線引き出しを実現できるため、回路基板の歩留まりを向上させることができるとともに、集積度を向上でき、さらに半導体装置の回路基板への信頼性の高い実装構造を得ることができる。
【００３０】
さらに、はんだボールは同じ大きさに形成すれば良く、実装時の溶融条件が一定である他、異なる層に設けられたはんだボールは、はんだボール間の距離が広がり、溶融時に短絡を起こす可能性がきわめて低いため、接続の信頼性も高い。
【００３１】
また、多層化のため、特に半導体装置の中央部では外部接続端子と多層の距離が広がることになり、電気的信号干渉の発生を低減することが可能となる。
【００３２】
図４は各層における接続パッドあるいははんだボールと配線の関係の一例を示すもので、裏面側から見た状態を基板材料が透明であるとして透視的に表したものである。
【００３３】
この図によれば、積層基板１1ａないし１１ｄに設けられた配線１３ａないし１３ｄは、半導体装置のはんだボール４ａないし４ｄと接続されている様子が示されている。
【００３４】
以上のようにこの実施の形態によれば、基板の外周に向かうにしたがって段階的に突出量が減少するように形成された突出部を有する半導体装置をこの突出部の各層に対応した階段状凹部を有する回路基板に実装することにより、回路基板側でスルーホールが不要となり、また配線ルールの制約のない配線が可能となるため、半導体装置およびその接続構造の高集積化、高信頼性化を図ることができる。
【００３５】
図５は本発明にかかる接続構造の他の実施の形態を示す断面図である。
【００３６】
図５は図３に示されたのとほぼ同様の半導体装置と回路基板が組み合わされた様子を示しているが、図３と異なる点は図３に示された半導体装置の最も先端の層２ｄの一部にさらにもう１層の基板２ｅが追加され、この部分に形成されたはんだボール４ｅが設けられている点である。このような半導体基板に対応して基板も配線層が１つ多くなって５層の配線構造となっている。
【００３７】
すなわち、第４図と同様の表示を行った図６を参照すると、はんだボール４ｅは基板の第６層に形成された配線１３ｅと接続されていることが分かる。この場合も配線１３ｅは回路基板の中央部から他のパッドや配線ルールの制約なしに直線状に形成することができる。
【００３８】
図３から図６までに説明した半導体装置の実装構造では、半導体装置の突出部をこれに対応した回路基板の凹部に半導体装置の接続電極およびはんだボールを回路基板上の対応接続パッドと一致するように載置し、加熱雰囲気ではんだボールを溶融させて接続電極と接続パッドとを固着させる。このとき、半導体装置が浮き上がらないように適当な押さえ治具を用いることができる。
【００３９】
図７は本発明にかかる接続構造の他の実施の形態を示す断面図である。
【００４０】
この接続構造は図５に示した実施の形態と類似しているが、図５では回路基板の最上層１１ａのくぼみ中に半導体装置の第１層基板２ａが埋め込まれるようになっているが、図７に示した実施の形態では、半導体装置の第１層基板２ａは図５の場合よりも大きく、その周囲部は回路基板の第１層１１ａの上に載置されている。
【００４１】
さらに、半導体装置の第１層基板２ａの周囲部は、ねじ５により回路基板の第１層１１ａの周囲部に締結される。このため、回路基板側にはねじ孔が形成されており、ねじ５を締めることにより、半導体装置を回路基板に強固に固定できる。
【００４２】
この接続構造において、ねじ５を締めた状態ではんだを溶融させ接続を行うようにしても良いが、接続部におけるはんだの溶融を行わず、ねじ５により半導体装置を着脱自在としても良い。このように着脱自在とすることにより、試作品の評価時、製品の仕様変更に伴う外部接続端子のレイアウト変更時などに効率的に対処することができる。
【００４３】
図７において、回路基板１１ｆの配線１３ｅ上には弾性的な接続を行う弾性パッド１４が設けられている。この弾性的接続パッドはばね等を用いる構造であっても、例えば導電性シリコンゴムなどの弾性材料を用いるものであっても良い。
【００４４】
このような弾性的接続パッドはこの図の場合のように、最中央部で接続状態の確認が不可能な場所であっても、信頼性の高い接続が可能である。
【図面の簡単な説明】
【００４５】
【図１】本発明にかかる半導体装置の一実施例の外観を示す斜視図である。
【図２】図１に示す半導体装置の断面図である。
【図３】図１に示す半導体装置をこれと係合する回路基板に実装する様子を示す斜視図である。
【図４】各層における接続パッドあるいははんだボールと配線の関係の一例を裏面から透視的に示す図である。
【図５】本発明にかかる接続構造の他の実施の形態を示す断面図である。
【図６】各層における接続パッドあるいははんだボールと配線の関係の一例を裏面から透視的に示す図である。
【図７】本発明にかかる接続構造のさらに他の実施の形態を示す断面図である。
【符号の説明】
【００４６】
１  半導体素子、
２ａ、２ｂ，２ｃ，２ｄ，２ｅ  半導体装置基板、
３ａ，３ｂ，３ｃ，３ｄ  接続電極
４ａ，４ｂ，４ｃ，４ｄ  はんだボール
１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１ｆ    回路基板層
１２ａ，１２ｂ，１２ｃ，１２ｄ  接続パッド
１３ａ，１３ｂ，１３ｃ，１３ｄ  配線
１４  弾性パッド
【図１】
2006060077.tif 000003
【図２】
2006060077.tif 000004
【図３】
2006060077.tif 000005
【図４】
2006060077.tif 000006
【図５】
2006060077.tif 000007
【図６】
2006060077.tif 000008
【図７】
2006060077.tif 000009