(57)【要約】  【課題】  テストパターン生成時の処理時間や使用メモリ量の削減を図るテストパターン生成装置、回路設計装置、テストパターン生成方法、回路設計方法、テストパターン生成プログラム、回路設計プログラムを提供する。  【解決手段】  回路データを複数の機能ブロックに分割する回路データ読み込み部１１と、複数の機能ブロックを、テストパターン生成対象ブロックと、テストパターン生成対象ブロックと同一構成の機能ブロックであるテストパターン複写対象ブロックとに分類し、対応付けを行う対応付けテーブル作成部１２と、テストパターン生成対象ブロックのテストパターンを生成するテストパターン生成部１３と、テストパターン生成対象ブロックのテストパターンを複写し、テストパターン複写対象ブロックのテストパターンとするテストパターン複写部１４とを備えた。  【選択図】  図１
2006153604.tif 000002
【特許請求の範囲】
【請求項１】
回路のテストパターンを生成するテストパターン生成装置であって、
回路データを読み込み、前記回路データを複数の機能ブロックに分割する回路データ読み込み部と、
前記複数の機能ブロックを、テストパターンを生成する対象となる機能ブロックであるテストパターン生成対象ブロックと、前記テストパターン生成対象ブロック以外で前記テストパターン生成対象ブロックと同一構成の機能ブロックであるテストパターン複写対象ブロックとに分類し、前記テストパターン生成対象ブロックと前記テストパターン複写対象ブロックの対応付けを行う対応付け部と、
前記テストパターン生成対象ブロックのテストパターンを生成するテストパターン生成部と、
前記テストパターン複写対象ブロックに対応づけられた前記テストパターン生成対象ブロックのテストパターンを複写し、前記テストパターン複写対象ブロックのテストパターンとするテストパターン複写部と、
を備えてなるテストパターン生成装置。
【請求項２】
請求項１に記載のテストパターン生成装置において、
前記回路データ読み込み部は、機能ブロック毎のフリップフロップのリストを作成し、
前記対応付け部は、前記フリップフロップのリストに基づいて前記テストパターン生成対象ブロックと前記テストパターン複写対象ブロックを対応づけるテーブルを作成することを特徴とするテストパターン生成装置。
【請求項３】
請求項２に記載のテストパターン生成装置において、
前記対応付け部は、前記フリップフロップのリストに基づいてパターンマッチングを行い、同一構成の機能ブロックを認識することを特徴とするテストパターン生成装置。
【請求項４】
回路の設計を行い、前記回路のテストパターンを生成する回路設計装置であって、
ユーザの指示に従って回路データを作成する回路設計部と、
回路データを読み込み、前記回路データを複数の機能ブロックに分割する回路データ読み込み部と、
前記複数の機能ブロックを、テストパターンを生成する対象となる機能ブロックであるテストパターン生成対象ブロックと、前記テストパターン生成対象ブロック以外で前記テストパターン生成対象ブロックと同一構成の機能ブロックであるテストパターン複写対象ブロックに分類し、前記テストパターン生成対象ブロックと前記テストパターン複写対象ブロックの対応付けを行う対応付け部と、
前記テストパターン生成対象ブロックのテストパターンを生成するテストパターン生成部と、
前記テストパターン複写対象ブロックに対応づけられた前記テストパターン生成対象ブロックのテストパターンを複写し、前記テストパターン複写対象ブロックのテストパターンとするテストパターン複写部と、
を備えてなる回路設計装置。
【請求項５】
回路のテストパターンを生成するテストパターン生成方法であって、
回路データを読み込み、前記回路データを複数の機能ブロックに分割する回路データ読み込みステップと、
前記複数の機能ブロックを、テストパターンを生成する対象となる機能ブロックであるテストパターン生成対象ブロックと、前記テストパターン生成対象ブロック以外で前記テストパターン生成対象ブロックと同一構成の機能ブロックであるテストパターン複写対象ブロックに分類し、前記テストパターン生成対象ブロックと前記テストパターン複写対象ブロックの対応付けを行う対応付けステップと、
前記テストパターン生成対象ブロックのテストパターンを生成するテストパターン生成ステップと、
前記テストパターン複写対象ブロックに対応づけられた前記テストパターン生成対象ブロックのテストパターンを複写し、前記テストパターン複写対象ブロックのテストパターンとするテストパターン複写ステップと、
を備えてなるテストパターン生成方法。
【請求項６】
請求項５に記載のテストパターン生成方法において、
前記回路データ読み込みステップは、機能ブロック毎のフリップフロップのリストを作成し、
前記対応付けステップは、前記フリップフロップのリストに基づいて前記テストパターン生成対象ブロックと前記テストパターン複写対象ブロックを対応づけるテーブルを作成することを特徴とするテストパターン生成方法。
【請求項７】
回路の設計を行い、前記回路のテストパターンを生成する回路設計方法であって、
ユーザの指示に従って回路データを作成する回路設計ステップと、
回路データを読み込み、前記回路データを複数の機能ブロックに分割する回路データ読み込みステップと、
前記複数の機能ブロックを、テストパターンを生成する対象となる機能ブロックであるテストパターン生成対象ブロックと、前記テストパターン生成対象ブロック以外で前記テストパターン生成対象ブロックと同一構成の機能ブロックであるテストパターン複写対象ブロックに分類し、前記テストパターン生成対象ブロックと前記テストパターン複写対象ブロックの対応付けを行う対応付けステップと、
前記テストパターン生成対象ブロックのテストパターンを生成するテストパターン生成ステップと、
前記テストパターン複写対象ブロックに対応づけられた前記テストパターン生成対象ブロックのテストパターンを複写し、前記テストパターン複写対象ブロックのテストパターンとするテストパターン複写ステップと、
を備えてなる回路設計方法。
【請求項８】
回路のテストパターンを生成するテストパターン生成方法をコンピュータに実行させるテストパターン生成プログラムであって、
回路データを読み込み、前記回路データを複数の機能ブロックに分割する回路データ読み込みステップと、
前記複数の機能ブロックを、テストパターンを生成する対象となる機能ブロックであるテストパターン生成対象ブロックと、前記テストパターン生成対象ブロック以外で前記テストパターン生成対象ブロックと同一構成の機能ブロックであるテストパターン複写対象ブロックに分類し、前記テストパターン生成対象ブロックと前記テストパターン複写対象ブロックの対応付けを行う対応付けステップと、
前記テストパターン生成対象ブロックのテストパターンを生成するテストパターン生成ステップと、
前記テストパターン複写対象ブロックに対応づけられた前記テストパターン生成対象ブロックのテストパターンを複写し、前記テストパターン複写対象ブロックのテストパターンとするテストパターン複写ステップと、
をコンピュータに実行させるテストパターン生成プログラム。
【請求項９】
請求項８に記載のテストパターン生成プログラムにおいて、
前記回路データ読み込みステップは、機能ブロック毎のフリップフロップのリストを作成し、
前記対応付けステップは、前記フリップフロップのリストに基づいて前記テストパターン生成対象ブロックと前記テストパターン複写対象ブロックを対応づけるテーブルを作成することを特徴とするテストパターン生成プログラム。
【請求項１０】
回路の設計を行い、前記回路のテストパターンを生成する回路設計方法をコンピュータに実行させる回路設計プログラムであって、
ユーザの指示に従って回路データを作成する回路設計ステップと、
回路データを読み込み、前記回路データを複数の機能ブロックに分割する回路データ読み込みステップと、
前記複数の機能ブロックを、テストパターンを生成する対象となる機能ブロックであるテストパターン生成対象ブロックと、前記テストパターン生成対象ブロック以外で前記テストパターン生成対象ブロックと同一構成の機能ブロックであるテストパターン複写対象ブロックに分類し、前記テストパターン生成対象ブロックと前記テストパターン複写対象ブロックの対応付けを行う対応付けステップと、
前記テストパターン生成対象ブロックのテストパターンを生成するテストパターン生成ステップと、
前記テストパターン複写対象ブロックに対応づけられた前記テストパターン生成対象ブロックのテストパターンを複写し、前記テストパターン複写対象ブロックのテストパターンとするテストパターン複写ステップと、
をコンピュータに実行させる回路設計プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、設計されたＬＳＩの回路データから、製造後の良否判定に使用するためのテストパターンを生成するテストパターン生成装置、回路設計装置、テストパターン生成方法、回路設計方法、テストパターン生成プログラム、回路設計プログラムに関するものである。
【背景技術】
【０００２】
まず、従来のテストパターン生成装置の構成について説明する。図７は、従来のテストパターン生成装置の構成の一例を示すブロック図である。テストパターン生成装置１０２は、回路データ読み込み部１１とテストパターン生成部１３を備え、回路データ読み込み部１１に外部の回路データ記憶部１が接続され、テストパターン生成部１３が外部のテストパターン記憶部３に接続されている。
【０００３】
次に、従来のテストパターン生成装置の動作について説明する。設計されたＬＳＩの回路データは、回路データ記憶部１に記憶されている。回路データ読み込み部１１は、回路データ記憶部１から回路データを読み込み、機能ブロック毎にソートしたＦＦ（フリップフロップ）リストを作成し、テストパターン生成部１３へ出力する。テストパターン生成部１３は、ＦＦリストに従って機能ブロック毎にテストパターンを生成し、テストパターン記憶部３に格納する。
【０００４】
なお、本発明の関連ある従来技術として、例えば、下記に示す特許文献１が知られている。このテストパターン作成装置によれば、構成情報に従ってブロックパターンを組み合わせてテストパターンを作成することにより、テストパターンを管理する際の総データ量の削減、及びテストパターンの変更作業の効率の向上を実現することができる。
【特許文献１】特開平１１−２８７８４７号公報  （第３−５頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のテストパターン生成装置は、機能ブロックの内容を意識せず、全ての機能ブロックに対してテストパターンを生成していた。１つのＬＳＩ内に搭載される機能ブロック数、ゲート数は増加していることから、全ての機能ブロックに対してテストパターンを生成すると、テストパターン生成時の処理時間や使用メモリ量が爆発的に増加するという問題が生じる。
【０００６】
本発明は上述した問題点を解決するためになされたものであり、テストパターン生成時の処理時間や使用メモリ量の削減を図るテストパターン生成装置、回路設計装置、テストパターン生成方法、回路設計方法、テストパターン生成プログラム、回路設計プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決するため、本発明は、回路のテストパターンを生成するテストパターン生成装置であって、回路データを読み込み、前記回路データを複数の機能ブロックに分割する回路データ読み込み部と、前記複数の機能ブロックを、テストパターンを生成する対象となる機能ブロックであるテストパターン生成対象ブロックと、前記テストパターン生成対象ブロック以外で前記テストパターン生成対象ブロックと同一構成の機能ブロックであるテストパターン複写対象ブロックとに分類し、前記テストパターン生成対象ブロックと前記テストパターン複写対象ブロックの対応付けを行う対応付け部と、前記テストパターン生成対象ブロックのテストパターンを生成するテストパターン生成部と、前記テストパターン複写対象ブロックに対応づけられた前記テストパターン生成対象ブロックのテストパターンを複写し、前記テストパターン複写対象ブロックのテストパターンとするテストパターン複写部とを備えたものである。
【０００８】
また、本発明に係るテストパターン生成装置において、前記回路データ読み込み部は、機能ブロック毎のフリップフロップのリストを作成し、前記対応付け部は、前記フリップフロップのリストに基づいて前記テストパターン生成対象ブロックと前記テストパターン複写対象ブロックを対応づけるテーブルを作成することを特徴とするものである。
【０００９】
また、本発明に係る付記１または付記２に記載のテストパターン生成装置において、前記対応付け部は、前記フリップフロップのリストに基づいてパターンマッチングを行い、同一構成の機能ブロックを認識することを特徴とするものである。
【００１０】
また、本発明は、回路の設計を行い、前記回路のテストパターンを生成する回路設計装置であって、ユーザの指示に従って回路データを作成する回路設計部と、回路データを読み込み、前記回路データを複数の機能ブロックに分割する回路データ読み込み部と、前記複数の機能ブロックを、テストパターンを生成する対象となる機能ブロックであるテストパターン生成対象ブロックと、前記テストパターン生成対象ブロック以外で前記テストパターン生成対象ブロックと同一構成の機能ブロックであるテストパターン複写対象ブロックに分類し、前記テストパターン生成対象ブロックと前記テストパターン複写対象ブロックの対応付けを行う対応付け部と、前記テストパターン生成対象ブロックのテストパターンを生成するテストパターン生成部と、前記テストパターン複写対象ブロックに対応づけられた前記テストパターン生成対象ブロックのテストパターンを複写し、前記テストパターン複写対象ブロックのテストパターンとするテストパターン複写部とを備えたものである。
【００１１】
また、本発明は、テストパターン生成方法であって、回路データを読み込み、前記回路データを複数の機能ブロックに分割する回路データ読み込みステップと、前記複数の機能ブロックを、テストパターンを生成する対象となる機能ブロックであるテストパターン生成対象ブロックと、前記テストパターン生成対象ブロック以外で前記テストパターン生成対象ブロックと同一構成の機能ブロックであるテストパターン複写対象ブロックに分類し、前記テストパターン生成対象ブロックと前記テストパターン複写対象ブロックの対応付けを行う対応付けステップと、前記テストパターン生成対象ブロックのテストパターンを生成するテストパターン生成ステップと、前記テストパターン複写対象ブロックに対応づけられた前記テストパターン生成対象ブロックのテストパターンを複写し、前記テストパターン複写対象ブロックのテストパターンとするテストパターン複写ステップとを備えたものである。
【００１２】
また、本発明に係るテストパターン生成方法において、前記回路データ読み込みステップは、機能ブロック毎のフリップフロップのリストを作成し、前記対応付けステップは、前記フリップフロップのリストに基づいて前記テストパターン生成対象ブロックと前記テストパターン複写対象ブロックを対応づけるテーブルを作成することを特徴とするものである。
【００１３】
また、本発明に係るテストパターン生成方法において、前記対応付けステップは、前記フリップフロップのリストに基づいてパターンマッチングを行い、同一構成の機能ブロックを認識することを特徴とするものである。
【００１４】
また、本発明は、回路の設計を行い、前記回路のテストパターンを生成する回路設計方法であって、ユーザの指示に従って回路データを作成する回路設計ステップと、回路データを読み込み、前記回路データを複数の機能ブロックに分割する回路データ読み込みステップと、前記複数の機能ブロックを、テストパターンを生成する対象となる機能ブロックであるテストパターン生成対象ブロックと、前記テストパターン生成対象ブロック以外で前記テストパターン生成対象ブロックと同一構成の機能ブロックであるテストパターン複写対象ブロックに分類し、前記テストパターン生成対象ブロックと前記テストパターン複写対象ブロックの対応付けを行う対応付けステップと、前記テストパターン生成対象ブロックのテストパターンを生成するテストパターン生成ステップと、前記テストパターン複写対象ブロックに対応づけられた前記テストパターン生成対象ブロックのテストパターンを複写し、前記テストパターン複写対象ブロックのテストパターンとするテストパターン複写ステップとを備えたものである。
【００１５】
また、本発明は、回路のテストパターンを生成するテストパターン生成方法をコンピュータに実行させるテストパターン生成プログラムであって、回路データを読み込み、前記回路データを複数の機能ブロックに分割する回路データ読み込みステップと、前記複数の機能ブロックを、テストパターンを生成する対象となる機能ブロックであるテストパターン生成対象ブロックと、前記テストパターン生成対象ブロック以外で前記テストパターン生成対象ブロックと同一構成の機能ブロックであるテストパターン複写対象ブロックに分類し、前記テストパターン生成対象ブロックと前記テストパターン複写対象ブロックの対応付けを行う対応付けステップと、前記テストパターン生成対象ブロックのテストパターンを生成するテストパターン生成ステップと、前記テストパターン複写対象ブロックに対応づけられた前記テストパターン生成対象ブロックのテストパターンを複写し、前記テストパターン複写対象ブロックのテストパターンとするテストパターン複写ステップとをコンピュータに実行させるものである。
【００１６】
また、本発明に係るテストパターン生成プログラムにおいて、前記回路データ読み込みステップは、機能ブロック毎のフリップフロップのリストを作成し、前記対応付けステップは、前記フリップフロップのリストに基づいて前記テストパターン生成対象ブロックと前記テストパターン複写対象ブロックを対応づけるテーブルを作成することを特徴とするものである。
【００１７】
また、本発明に係るテストパターン生成プログラムにおいて、前記対応付けステップは、前記フリップフロップのリストに基づいてパターンマッチングを行い、同一構成の機能ブロックを認識することを特徴とするものである。
【００１８】
また、本発明は、回路の設計を行い、前記回路のテストパターンを生成する回路設計方法をコンピュータに実行させる回路設計プログラムであって、ユーザの指示に従って回路データを作成する回路設計ステップと、回路データを読み込み、前記回路データを複数の機能ブロックに分割する回路データ読み込みステップと、前記複数の機能ブロックを、テストパターンを生成する対象となる機能ブロックであるテストパターン生成対象ブロックと、前記テストパターン生成対象ブロック以外で前記テストパターン生成対象ブロックと同一構成の機能ブロックであるテストパターン複写対象ブロックに分類し、前記テストパターン生成対象ブロックと前記テストパターン複写対象ブロックの対応付けを行う対応付けステップと、前記テストパターン生成対象ブロックのテストパターンを生成するテストパターン生成ステップと、前記テストパターン複写対象ブロックに対応づけられた前記テストパターン生成対象ブロックのテストパターンを複写し、前記テストパターン複写対象ブロックのテストパターンとするテストパターン複写ステップとをコンピュータに実行させるを備えたものである。
【発明の効果】
【００１９】
本発明によれば、テストパターン生成の対象となる回路を縮小することにより、テストパターン生成時において、処理時間が短縮され、使用メモリ量が削減される。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について図面を参照しつつ説明する。
【００２１】
まず、本発明に係るテストパターン生成装置の構成について説明する。図１は、本発明に係るテストパターン生成装置の構成の一例を示すブロック図である。図１において、図７と同一符号は図７に示された対象と同一又は相当物を示しており、ここでの説明を省略する。図７と比較して、図１はテストパターン生成装置１０２の代わりにテストパターン生成装置２を備える。また、テストパターン生成装置１０２と比較して、テストパターン生成装置２は、新たに対応付けテーブル作成部１２とテストパターン複写部１４を備える。
【００２２】
次に、本発明に係るテストパターン生成装置の動作について説明する。図２は、本発明に係るテストパターン生成装置の動作の一例を示すフローチャートである。まず、回路データ読み込み部１１は、回路データ記憶部１から回路データを読み込み、同様の機能ブロック毎にソートしたＦＦリストを作成する（Ｓ１１）。
【００２３】
ここで、回路データとＦＦリストの例を示す。図３は、回路データの一例を示すブロック図である。図３の回路データは、機能ブロックＡ、機能ブロックＢ、機能ブロックＣを備える。また、機能ブロックＡはｍ個のＦＦを備え、機能ブロックＢは機能ブロックＡと同一構成である。また、機能ブロックＣは機能ブロックＡと機能ブロックＢ以外の回路であり、ｎ個のＦＦを備える。また、図４は、ＦＦリストの一例を示す表である。この例は、図３の回路データから作成されたＦＦリストである。
【００２４】
次に、対応付けテーブル作成部１２は、ＦＦリストにおいて同一構成の機能ブロックを認識し、入出力ピンとＦＦの対応付けを行った結果を対応付けテーブルとして作成する（Ｓ１２）。ここで、同一構成の機能ブロックは、パターンマッチング等を用いて認識される。対応付けテーブルにおいて各機能ブロックは、テストパターン生成対象ブロックとテストパターン複写対象ブロックに分類される。テストパターン生成対象ブロックとは、テストパターンを生成する必要がある機能ブロックであり、テストパターン複写対象ブロックとは、テストパターン生成対象ブロックと同一構成の機能ブロックである。また、機能ブロックＡと機能ブロックＢにおいて対応するＦＦの対応付けを表す。
【００２５】
図５は、本発明に係る対応付けテーブルの一例を示す表である。この例は、図４のＦＦリストから作成された対応付けテーブルである。図５の例においては、テストパターン生成対象ブロックが機能ブロックＡと機能ブロックＣであり、テストパターン複写対象ブロックが機能ブロックＢである。また、機能ブロックＡと同一構成の機能ブロックＢが対応づけられている。
【００２６】
次に、テストパターン生成部１３は、すべてのテストパターン生成対象ブロックについて、テストパターンの生成が終了したか否かの判断を行う（Ｓ２１）。テストパターンの生成が終了していない場合（Ｓ２１，Ｎ）、テストパターン生成部１３は、テストパターン生成対象ブロックのテストパターンを生成し（Ｓ２２）、テストパターン記憶部３に格納し、処理Ｓ２１へ戻る。
【００２７】
一方、テストパターンの生成が終了した場合（Ｓ２１，Ｙ）、テストパターン複写部１４は、すべてのテストパターン複写対象ブロックについて、テストパターンの複写が終了したか否かの判断を行う（Ｓ３１）。テストパターンの複写が終了していない場合（Ｓ３１，Ｎ）、テストパターン複写部１４は、テストパターン複写対象ブロックに対応付けされたテストパターン生成対象ブロックのテストパターンをテストパターン記憶部３から複写し、テストパターン複写対象ブロックのテストパターンとして、テストパターン記憶部３に格納する（Ｓ３２）。一方、テストパターンの複写が終了した場合（Ｓ３１，Ｙ）、このフローを終了する。
【００２８】
上述した動作により、テストパターン記憶部３にすべての機能ブロックのテストパターンが格納される。但し、実際のテストパターンの生成の処理は、テストパターン生成対象ブロックのみに対して行われる。近年、１つのＬＳＩに共通な機能ブロックの数は増加傾向にあり、共通な機能ブロックの数が多いほど、処理時間や使用メモリ量を削減することができる。
【００２９】
なお、本発明の形態においてはテストパターン生成装置のみについて説明したが、テストパターン生成装置がＬＳＩの設計を行うための回路設計装置の一部であっても良い。図６は、本発明に係る回路設計装置の構成の一例を示すブロック図である。図６において、図１と同一符号は図１に示された対象と同一又は相当物を示しており、ここでの説明を省略する。図６の回路設計装置は図１の構成に加えて、新たに回路設計部２１を備える。回路設計部２１は、ユーザからの指示に従って回路設計を行い、回路データとして回路データ記憶部１に格納する。以後の動作は、上述したテストパターン生成装置と同様である。
【００３０】
また、本発明に係るテストパターン生成装置、回路設計装置は、コンピュータに容易に適用することができる。ここで、コンピュータには、例えばワークステーション、パーソナルコンピュータ等が含まれ得る。
【００３１】
更に、テストパターン生成装置、回路設計装置を構成するコンピュータに上述した各ステップを実行させるプログラムを、テストパターン生成プログラム、回路設計プログラムとして提供することができる。上述したプログラムは、コンピュータにより読取り可能な記録媒体に記憶させることによって、テストパターン生成装置、回路設計装置を構成するコンピュータに実行させることが可能となる。ここで、上記コンピュータにより読取り可能な記録媒体としては、ＣＤ−ＲＯＭやフレキシブルディスク、ＤＶＤディスク、光磁気ディスク、ＩＣカード等の可搬型記憶媒体や、コンピュータプログラムを保持するデータベース、或いは、他のコンピュータ並びにそのデータベースや、更に回線上の伝送媒体をも含むものである。
【００３２】
なお、対応付け部は、実施の形態における対応付けテーブル作成部に対応する。
【００３３】
（付記１）  回路のテストパターンを生成するテストパターン生成装置であって、
回路データを読み込み、前記回路データを複数の機能ブロックに分割する回路データ読み込み部と、
前記複数の機能ブロックを、テストパターンを生成する対象となる機能ブロックであるテストパターン生成対象ブロックと、前記テストパターン生成対象ブロック以外で前記テストパターン生成対象ブロックと同一構成の機能ブロックであるテストパターン複写対象ブロックとに分類し、前記テストパターン生成対象ブロックと前記テストパターン複写対象ブロックの対応付けを行う対応付け部と、
前記テストパターン生成対象ブロックのテストパターンを生成するテストパターン生成部と、
前記テストパターン複写対象ブロックに対応づけられた前記テストパターン生成対象ブロックのテストパターンを複写し、前記テストパターン複写対象ブロックのテストパターンとするテストパターン複写部と、
を備えてなるテストパターン生成装置。
（付記２）  付記１に記載のテストパターン生成装置において、
前記回路データ読み込み部は、機能ブロック毎のフリップフロップのリストを作成し、
前記対応付け部は、前記フリップフロップのリストに基づいて前記テストパターン生成対象ブロックと前記テストパターン複写対象ブロックを対応づけるテーブルを作成することを特徴とするテストパターン生成装置。
（付記３）  付記２に記載のテストパターン生成装置において、
前記対応付け部は、前記フリップフロップのリストに基づいてパターンマッチングを行い、同一構成の機能ブロックを認識することを特徴とするテストパターン生成装置。
（付記４）  回路の設計を行い、前記回路のテストパターンを生成する回路設計装置であって、
ユーザの指示に従って回路データを作成する回路設計部と、
回路データを読み込み、前記回路データを複数の機能ブロックに分割する回路データ読み込み部と、
前記複数の機能ブロックを、テストパターンを生成する対象となる機能ブロックであるテストパターン生成対象ブロックと、前記テストパターン生成対象ブロック以外で前記テストパターン生成対象ブロックと同一構成の機能ブロックであるテストパターン複写対象ブロックに分類し、前記テストパターン生成対象ブロックと前記テストパターン複写対象ブロックの対応付けを行う対応付け部と、
前記テストパターン生成対象ブロックのテストパターンを生成するテストパターン生成部と、
前記テストパターン複写対象ブロックに対応づけられた前記テストパターン生成対象ブロックのテストパターンを複写し、前記テストパターン複写対象ブロックのテストパターンとするテストパターン複写部と、
を備えてなる回路設計装置。
（付記５）  回路のテストパターンを生成するテストパターン生成方法であって、
回路データを読み込み、前記回路データを複数の機能ブロックに分割する回路データ読み込みステップと、
前記複数の機能ブロックを、テストパターンを生成する対象となる機能ブロックであるテストパターン生成対象ブロックと、前記テストパターン生成対象ブロック以外で前記テストパターン生成対象ブロックと同一構成の機能ブロックであるテストパターン複写対象ブロックに分類し、前記テストパターン生成対象ブロックと前記テストパターン複写対象ブロックの対応付けを行う対応付けステップと、
前記テストパターン生成対象ブロックのテストパターンを生成するテストパターン生成ステップと、
前記テストパターン複写対象ブロックに対応づけられた前記テストパターン生成対象ブロックのテストパターンを複写し、前記テストパターン複写対象ブロックのテストパターンとするテストパターン複写ステップと、
を備えてなるテストパターン生成方法。
（付記６）  付記５に記載のテストパターン生成方法において、
前記回路データ読み込みステップは、機能ブロック毎のフリップフロップのリストを作成し、
前記対応付けステップは、前記フリップフロップのリストに基づいて前記テストパターン生成対象ブロックと前記テストパターン複写対象ブロックを対応づけるテーブルを作成することを特徴とするテストパターン生成方法。
（付記７）  付記６に記載のテストパターン生成方法において、
前記対応付けステップは、前記フリップフロップのリストに基づいてパターンマッチングを行い、同一構成の機能ブロックを認識することを特徴とするテストパターン生成方法。
（付記８）  回路の設計を行い、前記回路のテストパターンを生成する回路設計方法であって、
ユーザの指示に従って回路データを作成する回路設計ステップと、
回路データを読み込み、前記回路データを複数の機能ブロックに分割する回路データ読み込みステップと、
前記複数の機能ブロックを、テストパターンを生成する対象となる機能ブロックであるテストパターン生成対象ブロックと、前記テストパターン生成対象ブロック以外で前記テストパターン生成対象ブロックと同一構成の機能ブロックであるテストパターン複写対象ブロックに分類し、前記テストパターン生成対象ブロックと前記テストパターン複写対象ブロックの対応付けを行う対応付けステップと、
前記テストパターン生成対象ブロックのテストパターンを生成するテストパターン生成ステップと、
前記テストパターン複写対象ブロックに対応づけられた前記テストパターン生成対象ブロックのテストパターンを複写し、前記テストパターン複写対象ブロックのテストパターンとするテストパターン複写ステップと、
を備えてなる回路設計方法。
（付記９）  回路のテストパターンを生成するテストパターン生成方法をコンピュータに実行させるテストパターン生成プログラムであって、
回路データを読み込み、前記回路データを複数の機能ブロックに分割する回路データ読み込みステップと、
前記複数の機能ブロックを、テストパターンを生成する対象となる機能ブロックであるテストパターン生成対象ブロックと、前記テストパターン生成対象ブロック以外で前記テストパターン生成対象ブロックと同一構成の機能ブロックであるテストパターン複写対象ブロックに分類し、前記テストパターン生成対象ブロックと前記テストパターン複写対象ブロックの対応付けを行う対応付けステップと、
前記テストパターン生成対象ブロックのテストパターンを生成するテストパターン生成ステップと、
前記テストパターン複写対象ブロックに対応づけられた前記テストパターン生成対象ブロックのテストパターンを複写し、前記テストパターン複写対象ブロックのテストパターンとするテストパターン複写ステップと、
をコンピュータに実行させるテストパターン生成プログラム。
（付記１０）  付記９に記載のテストパターン生成プログラムにおいて、
前記回路データ読み込みステップは、機能ブロック毎のフリップフロップのリストを作成し、
前記対応付けステップは、前記フリップフロップのリストに基づいて前記テストパターン生成対象ブロックと前記テストパターン複写対象ブロックを対応づけるテーブルを作成することを特徴とするテストパターン生成プログラム。
（付記１１）  付記１０に記載のテストパターン生成プログラムにおいて、
前記対応付けステップは、前記フリップフロップのリストに基づいてパターンマッチングを行い、同一構成の機能ブロックを認識することを特徴とするテストパターン生成プログラム。
（付記１２）  回路の設計を行い、前記回路のテストパターンを生成する回路設計方法をコンピュータに実行させる回路設計プログラムであって、
ユーザの指示に従って回路データを作成する回路設計ステップと、
回路データを読み込み、前記回路データを複数の機能ブロックに分割する回路データ読み込みステップと、
前記複数の機能ブロックを、テストパターンを生成する対象となる機能ブロックであるテストパターン生成対象ブロックと、前記テストパターン生成対象ブロック以外で前記テストパターン生成対象ブロックと同一構成の機能ブロックであるテストパターン複写対象ブロックに分類し、前記テストパターン生成対象ブロックと前記テストパターン複写対象ブロックの対応付けを行う対応付けステップと、
前記テストパターン生成対象ブロックのテストパターンを生成するテストパターン生成ステップと、
前記テストパターン複写対象ブロックに対応づけられた前記テストパターン生成対象ブロックのテストパターンを複写し、前記テストパターン複写対象ブロックのテストパターンとするテストパターン複写ステップと、
をコンピュータに実行させる回路設計プログラム。
【図面の簡単な説明】
【００３４】
【図１】本発明に係るテストパターン生成装置の構成の一例を示すブロック図である。
【図２】本発明に係るテストパターン生成装置の動作の一例を示すフローチャートである。
【図３】回路データの一例を示すブロック図である。
【図４】ＦＦリストの一例を示す表である。
【図５】本発明に係る対応付けテーブルの一例を示す表である。
【図６】本発明に係る回路設計装置の構成の一例を示すブロック図である。
【図７】従来のテストパターン生成装置の構成の一例を示すブロック図である。
【符号の説明】
【００３５】
１  回路データ記憶部、２  テストパターン生成装置、３  テストパターン記憶部、１１  回路データ読み込み部、１２  対応付けテーブル作成部、１３  テストパターン生成部、１４  テストパターン複写部、２１  回路設計部。
【図１】
2006153604.tif 000003
【図２】
2006153604.tif 000004
【図３】
2006153604.tif 000005
【図４】
2006153604.tif 000006
【図５】
2006153604.tif 000007
【図６】
2006153604.tif 000008
【図７】
2006153604.tif 000009