(57)【要約】【課題】  絶縁層中に複数の段差構造を形成する際の加工精度の向上を図るとともに、加工工程数を低減することが可能な半導体装置の製造方法及び半導体装置を提供する。【解決手段】  半導体基板上に第１の感光性塗布膜５を形成する工程と、前記第１の感光性塗布膜５上に、前記第１の感光性塗布膜より感度の高い第２の感光性塗布膜６を形成する工程と、第１の加工マスク７を用いて露光を行い、前記第１の感光性塗布膜５及び前記第２の感光性塗布膜６に前記第１のパターンを転写する工程と、第２の加工マスク８を用いて、前記第２の感光性塗布膜６のみ感光する露光量で露光を行い、前記第２の感光性塗布膜６に前記第２のパターンを転写する工程と、前記第１の感光性塗布膜５及び前記第２の感光性塗布膜６を現像し、前記第１の感光性塗布膜５と前記第２の感光性塗布膜６を異なるパターンに加工する工程を備える。【選択図】  図４
2006148003.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に第１の感光性塗布膜を形成する工程と、
前記第１の感光性塗布膜上に、前記第１の感光性塗布膜より感度の高い第２の感光性塗布膜を形成する工程と、
第１のマスクを用いて露光を行い、前記第１の感光性塗布膜及び前記第２の感光性塗布膜に前記第１のパターンを転写する工程と、
第２のマスクを用いて、前記第２の感光性塗布膜のみ感光する露光量で露光を行い、前記第２の感光性塗布膜に前記第２のパターンを転写する工程と、
前記第１の感光性塗布膜及び前記第２の感光性塗布膜を現像し、前記第１の感光性塗布膜と前記第２の感光性塗布膜を異なるパターンに加工する工程を備えることを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板上に第１の感光性塗布膜を形成する工程と、
第１のマスクを用いて露光を行い、前記第１の感光性塗布膜及び前記第２の感光性塗布膜に前記第１のパターンを転写、現像し、第１のパターンを形成する工程と、
前記第１のパターンの形成された前記第１の感光性塗布膜に、前記第１の感光性塗布膜の感光能力を低下させる表面処理を施す工程と、
前記第１の感光性塗布膜上に第２の感光性塗布膜を形成する工程と、
第２のマスクを用いて、前記第２の感光性塗布膜のみを露光させ、前記第２の感光性塗布膜に前記第２のパターンを転写する工程と、
前記第２の感光性塗布膜を現像し、前記第１のパターンと異なる第２のパターンに加工する工程を備えることを特徴とする半導体装置の製造方法。
【請求項３】
パターンの形成された第１、第２の感光性塗布膜をエッチングするとともに、第１、第２の感光性塗布膜をマスクとして前記第１の感光性塗布膜の下層をエッチングし、段差構造を形成する工程を備えることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
パターンの形成された第１、第２の感光性塗布膜をマスクとしてイオン注入する工程を備えることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項５】
半導体基板上に形成された所定パターンの配線層と、
この配線層を下層の所定位置に接続するホールを備え、
前記配線層の少なくとも前記ホールの形成された領域の幅方向において、底面がテーパーを有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば複数の段差構造を有する半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
近年、半導体装置の高集積化、高速化に伴い、Ｃｕ多層配線が採用されている。そして、このようなＣｕ多層配線の形成には、一般にデュアルダマシン法が用いられる。すなわち、層間絶縁膜中に予め複数の段差を形成した後、Ｃｕを埋め込み、ＣＭＰ法等により平坦化することにより、配線・コンタクトを同時に形成することができる。
【０００３】
従来このような複数の段差構造は、例えば以下のように形成されている。先ず、図１７に示すように、半導体基板（図示せず）上に形成された層間絶縁膜１０１、コンタクトプラグ１０２、下層配線１０３と、これらの上層に形成された層間絶縁膜１０４上に、感光性塗布膜１０５を塗布、露光してホールパターンを形成し、これをマスクとしてエッチングを行うことにより、下層配線１０３と接続するホールを形成した後、感光性塗布膜１０５を除去する。次いで、図１８に示すように、さらに感光性塗布膜１０６を塗布、露光して配線パターンを形成し、これをマスクとして所定の深さまでエッチングすることにより、配線溝を形成した後、感光性塗布膜１０６を除去して、ホール・配線溝が形成される。
【０００４】
このような従来の方法では、ＰＥＰ（Ｐｈｏｔｏ  ｅｔｃｈｉｎｇ  ｐｒｏｃｅｓｓ）を複数回繰り返す必要があり、アライメント誤差などにより、加工精度が十分でないという問題があった。そこで、加工精度の向上を図ることが種々検討されている（例えば特許文献１参照）。
【０００５】
しかしながら、上述の方法においても、異なるエッチングプロセスを繰り返す等、加工工程が多く、リードタイムの短縮、加工コストの削減が困難であるという問題があった。
【特許文献１】特開２０００−１２５３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、絶縁層中に複数の段差を形成する際の加工精度の向上を図るとともに、加工工程数を低減することが可能な半導体装置の製造方法及び半導体装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、半導体基板上に第１の感光性塗布膜を形成する工程と、前記第１の感光性塗布膜上に、前記第１の感光性塗布膜より感度の高い第２の感光性塗布膜を形成する工程と、第１のマスクを用いて露光を行い、前記第１の感光性塗布膜及び前記第２の感光性塗布膜に前記第１のパターンを転写する工程と、第２のマスクを用いて、前記第２の感光性塗布膜のみ感光する露光量で露光を行い、前記第２の感光性塗布膜に前記第２のパターンを転写する工程と、前記第１の感光性塗布膜及び前記第２の感光性塗布膜を現像し、前記第１の感光性塗布膜と前記第２の感光性塗布膜を異なるパターンに加工する工程を備えることを特徴とする半導体装置の製造方法が提供される。
【０００８】
また、本発明の一態様によれば、半導体基板上に第１の感光性塗布膜を形成する工程と、第１のマスクを用いて露光を行い、前記第１の感光性塗布膜及び前記第２の感光性塗布膜に前記第１のパターンを転写、現像し、第１のパターンを形成する工程と、前記第１のパターンの形成された前記第１の感光性塗布膜に、前記第１の感光性塗布膜の感光能力を低下させる表面処理を施す工程と、前記第１の感光性塗布膜上に第２の感光性塗布膜を形成する工程と、第２のマスクを用いて、前記第２の感光性塗布膜のみを露光させ、前記第２の感光性塗布膜に前記第２のパターンを転写する工程と、前記第２の感光性塗布膜を現像し、前記第１のパターンと異なる第２のパターンに加工する工程を備えることを特徴とする半導体装置の製造方法が提供される。
【０００９】
また、本発明の一態様によれば、半導体基板上に形成された所定パターンの配線層と、この配線層を下層の所定位置に接続するホールを備え、前記配線層の少なくとも前記ホールの形成された領域の幅方向において、底面がテーパーを有することを特徴とする半導体装置が提供される。
【発明の効果】
【００１０】
本発明の一実施態様によれば、工程数の削減が可能となり、各パターン間における相対的なアライメント精度を向上させることができるとともに、安定した段差を形成することができる。
【００１１】
また、本発明の一実施態様によれば、安定した段差を形成することができるとともに、感光性塗布膜の解像性を向上させることができる。
【００１２】
さらに、本発明の一実施態様によれば、コンタクトプラグ／配線底面をテーパー状に加工することができ、その内部に形成されるコンタクトプラグ／配線膜中の欠陥を抑えることが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下本発明の実施形態について、図を参照して説明する。
【００１４】
（実施形態１）
図１乃至図５に本実施形態の半導体装置の製造工程を示す。
【００１５】
図１に示すように、能動素子領域の形成された半導体基板（図示せず）上に、ＮＳＧ（Ｎｏｎｄｏｐｅｄ  ｓｉｌｉｃａｔｅ  ｇｌａｓｓ）層１ａ／ＴＥＯＳ層１ｂ／Ｐ−ＳｉＨ４（プラズマシラン（ＳｉＯ２））層１ｃからなる層間絶縁膜１を形成する。次いで、層間絶縁膜１の所定位置に、能動素子、或いは下層配線等の所定領域に到達するＴｉＮ層２ａ／Ｗ層２ｂからなるコンタクトプラグ２と、これと接するＣｕ配線層３を形成する。そして、これらの上層にＳｉＮ層４ａ／ＴＥＯＳ層４ｂからなる層間絶縁膜４を形成する。
【００１６】
次いで、図２に示すように、アクリル系樹脂からなる化学増幅型レジストを塗布し、第1の感光性塗布膜５を形成する。そして、この上層に、より感度の高いフェノール系樹脂からなる化学増幅型レジストを塗布し、第2の感光性塗布膜６を形成する。
【００１７】
そして、図３に示すように、加工マスク７を用いて露光し、第１の感光性塗布膜５、第2の感光性塗布膜６第双方に第１のパターンを転写する（感光部５ａ、６ａ）。
【００１８】
次いで、図４に示すように、加工マスク８を用いて、今度は第2の感光性塗布膜６のみが感光する露光量にて露光し、第2の感光性塗布膜６に第２のパターンを転写する（感光部６ｂ）。
【００１９】
さらに、これを現像することにより、第１の感光性塗布膜５、第2の感光性塗布膜６を、図５に示すような段差形状とする（第１の感光性塗布膜５’、第２の感光性塗布膜６’）。
【００２０】
このように、１回の現像工程で、複数の段差を有する感光性塗布膜を形成することできるため、工程数の削減が可能となる。また、基板のアライメントが１回で済むため、各パターン間における相対的なアライメント精度を向上させることができる。また、第２のパターンを形成する際、第１の感光性塗布膜５が第２の感光性塗布膜６の露光時に現像されないため、安定した段差を形成することができる。
【００２１】
本実施形態において第１の感光性塗布膜５、第2の感光性塗布膜６に形成された段差を用いて、例えばそのままエッチングを行うことにより、下層のコンタクトプラグ２／Ｃｕ配線３に到達するデュアルダマシン配線を形成することができる。また、第１の感光性塗布膜５、第2の感光性塗布膜６を除去せずそのまま硬化させて、段差形状の層間絶縁膜として用いることも可能である。
【００２２】
尚、本実施形態において、第１の感光性塗布膜５、第２の感光性塗布膜６に、浅い開口部内に深い開口部を形成して段差形状の開口部を形成しているが、各開口部の位置関係は特に限定されるものではなく、図６に示すように、第１の感光性塗布膜１５、第２の感光性塗布膜１６における浅い開口部と深い開口部を、それぞれ異なる場所に形成することも可能である。
【００２３】
そして、図７に示すように、このような形状の第１の感光性塗布膜１５、第２の感光性塗布膜１６をマスクとしてイオン注入を行うことにより、半導体基板１７に深さの異なる不純物領域１８ａ、１８ｂを形成することができる。
【００２４】
このようにして、半導体基板中に深さの異なる不純物領域形成する際、ＰＥＰ等を繰り返し行う必要がないとともに、アライメント精度／解像性の高いマスクを形成できるため、精度よく不純物領域を形成することが可能となる。また、感光性塗布膜の分子量を上下層で適宜選択することにより、不純物濃度の異なる領域を同様に形成することも可能である。
【００２５】
尚、本実施形態において、段差を２段としているが、３段以上の多段構造も形成可能である。また、感光性塗布膜は、ネガ型、ポジ型のいずれを用いることも可能である。また、第１の感光性塗布膜５、１５、第2の感光性塗布膜６、１６に化学増幅型レジストを用いているが、これに限定されるものではなく、公知の感光性樹脂を用いることができる。また、加工マスクも特に限定されるものではなく、公知のフォトマスクを用いることができ、位相シフト法によるハーフトーンマスクを用いて露光することにより、第１、第２のパターンを同時に転写することも可能である。
【００２６】
（実施形態２）
図８乃至図１２に本実施形態の半導体装置の製造工程を示す。
【００２７】
図８に示すように、実施形態１と同様に、能動素子領域の形成された半導体基板（図示せず）上に、ＮＳＧ層２１ａ／ＴＥＯＳ層２１ｂ／Ｐ−ＳｉＨ４層２１ｃからなる層間絶縁膜２１、ＴｉＮ層２２ａ／Ｗ層２２ｂからなるコンタクトプラグ２２及びＣｕ配線２３と、これらの上層にＳｉＮ層２４ａ／ＴＥＯＳ層２４ｂからなる層間絶縁膜２４を形成し、これらの上層に、ＰｅｇｍｅａとＰｅｇｍｅの混合溶剤に溶解したノボラック系樹脂を塗布し、第１の感光性塗布膜２５を形成する。
【００２８】
次いで、図９に示すように、第１の加工マスクを用いて露光し、感光性塗布膜２５に第１のパターンを転写、現像し、第１の感光性塗布膜２５を第１のパターンに加工する（感光性塗布膜２５’）。
【００２９】
そして、図１０に示すように、このパターンの形成された第１の感光性塗布膜２５’表面をＵＶｂａｋｅによりＣｕｒｅ処理する（Ｃｕｒｅ処理された領域２５ａ’）。このＣｕｒｅ処理により第１の感光性塗布膜２５’の感光能力を低下させることができる。尚、第１の感光性塗布膜２５の表面のみのＣｕｒｅ処理であるので、高温・長時間での処理は不要であり、能動素子への影響は抑えられる。そして、図１１に示すように、同じ材料からなる第２の感光性塗布膜２６を形成する。尚、第２の感光性塗布膜２６は、第１の感光性塗布膜２５と異なるものを用いてもよい。
【００３０】
次いで、図１２に示すように、第２の加工マスクを用いて、今度は第２の感光性塗布膜２６のみが感光する露光量にて露光し、第２の感光性塗布膜２６に第２のパターンを転写する。そして、これを現像し、第２の感光性塗布膜２６を、第１のパターンと異なる第２のパターンに加工（第２の感光性塗布膜２６’）することにより、第１の感光性塗布膜２５、第２の感光性塗布膜２６に段差を形成する。
【００３１】
尚、本実施例においては、第１の感光性塗布膜２５’の表面をＣｕｒｅ処理することにより、第１の感光性塗布膜２５’の感光能力を低下させたが、感光能力を低下させる処理であれば、Ｃｕｒｅ処理に限定されるものではなく、例えば第１の感光性塗布膜２５’の表面に、露光波長の光の透過を抑える薄膜を形成しても良い。
【００３２】
このように、第１の感光性塗布膜２５にパターンを形成した後、その表面をＣｕｒｅすることにより、第２の感光性塗布膜２６露光時の第１の感光性塗布膜２５の感光を抑えることができるので、安定した段差を有する第１の感光性塗布膜２５’、第２の感光性塗布膜２６’を形成することができる。また、第２の感光性塗布膜２６を塗布する際、第１の感光性塗布膜２５’とのインターミキシングを低減することができ、第２の感光性塗布膜２６の解像性を向上させることができる。
【００３３】
本実施形態において第１の感光性塗布膜２５、第２の感光性塗布膜２６に形成された段差を用いて、例えばそのままエッチングを行うことにより、下層のコンタクトプラグ２２／Ｃｕ配線２３に到達するデュアルダマシン配線を形成することができる。また、第１の感光性塗布膜２５’、第2の感光性塗布膜２６’を除去せずそのまま硬化させて、段差形状の層間絶縁膜として用いることも可能である。
【００３４】
尚、本実施形態において、第１の感光性塗布膜２５、第２の感光性塗布膜２６に、浅い開口部内に深い開口部を形成して段差形状の開口部を形成しているが、各開口部の位置関係は特に限定されるものではなく、実施形態１と同様に、浅い開口部と深い開口部を、それぞれ異なる場所に形成することも可能である。そして、実施形態１と同様に、さらに第１の感光性塗布膜２５’、第２の感光性塗布膜２６’をマスクとしてイオン注入を行うことにより、深さや濃度の異なる不純物領域を形成することができる。
【００３５】
また、本実施形態において、段差を２段としているが、３段以上の多段構造も形成可能である。また、感光性塗布膜は、ネガ型、ポジ型のいずれを用いることも可能である。
【００３６】
（実施形態３）
本実施形態は、実施形態１の手法により形成された感光性塗布膜の段差を用いて、さらに下層の層間絶縁膜を加工し、デュアルダマシン配線を形成するものである。
【００３７】
図１３に示すように、実施形態１と同様に、能動素子領域の形成された半導体基板（図示せず）上に、ＮＳＧ層３１ａ／ＴＥＯＳ層３１ｂ／Ｐ−ＳｉＨ４層３１ｃからなる層間絶縁膜３１が形成されており、その所定位置に、能動素子、或いは下層配線等の所定領域に到達するＴｉＮ層３２ａ／Ｗ層３２ｂからなるコンタクトプラグ３２と、これと接するＣｕ配線層３３が形成されている。そして、これらの上層にＳｉＮ層３４ａ／ＴＥＯＳ層３４ｂからなる層間絶縁膜３４が形成されている。そして、実施形態１と同様に、第１の感光性塗布膜３５、第２の感光性塗布膜３６が塗布され、段差を形成される。
【００３８】
次いで、ＲＩＥ(Ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ)等公知のエッチング方法により、第１の感光性塗布膜３５、第２の感光性塗布膜３６を除去するとともに、第１の感光性塗布膜３５、第２の感光性塗布膜３６をマスクとして層間絶縁膜３４をエッチングする。このとき、第１の感光性塗布膜３５、第２の感光性塗布膜３６及び層間絶縁膜３４のエッチング選択比はほぼ１となるように設定される場合、例えば図１４に示すように、第１の感光性塗布膜３５、第２の感光性塗布膜３６に形成された段差のまま加工され（層間絶縁膜３４’）が、下層のＣｕ配線層３３と接続されるが、夫々のエッチング選択比は適宜設定することが可能である。そして、図１５に示すように、Ｓｅｅｄ−Ｃｕ膜３９ａ、Ｃｕ膜３９ｂを順次形成後、ＣＭＰなどにより平坦化され、層間絶縁膜３４’中形成された段差中にＣｕ等からなるコンタクトプラグ／配線３９が形成される。
【００３９】
また、エッジ部のエッチングが進行することにより、図１６に示すように、ビアホールの形成される配線溝底面（破線で囲まれた領域）をテーパー状に加工することができる。このように、少なくとも配線底面の幅方向がテーパー状になるように、層間絶縁膜３４”を加工することにより、この内部に同様にコンタクトプラグ／配線３９’を形成する際のＣｕ等のカバレッジを向上させることができる。
【００４０】
このようにして、実施形態１の手法により形成された段差形状の第１の感光性塗布膜３５、第２の感光性塗布膜３６の下層の層間絶縁膜３４を、第１の感光性塗布膜３５、第２の感光性塗布膜３６とともにそのままエッチングすることにより段差形状に加工することができる。さらに、配線底面をテーパー状に加工することにより、その内部に形成されるコンタクトプラグ／配線膜中の欠陥を抑えることが可能となる。
【００４１】
尚、同様に、実施形態２の手法により形成された段差形状の第１の感光性塗布膜２５’、第2の感光性塗布膜２６’を用いて、下層の層間絶縁膜２４を段差形状に加工することができる。
【００４２】
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。    
【図面の簡単な説明】
【００４３】
【図１】本発明の一実施態様の半導体装置の製造工程を示す図。
【図２】本発明の一実施態様の半導体装置の製造工程を示す図。
【図３】本発明の一実施態様の半導体装置の製造工程を示す図。
【図４】本発明の一実施態様の半導体装置の製造工程を示す図。
【図５】本発明の一実施態様の半導体装置の製造工程を示す図。
【図６】本発明の一実施態様の半導体装置の製造工程を示す図。
【図７】本発明の一実施態様の半導体装置の製造工程を示す図。
【図８】本発明の一実施態様の半導体装置の製造工程を示す図。
【図９】本発明の一実施態様の半導体装置の製造工程を示す図。
【図１０】本発明の一実施態様の半導体装置の製造工程を示す図。
【図１１】本発明の一実施態様の半導体装置の製造工程を示す図。
【図１２】本発明の一実施態様の半導体装置の製造工程を示す図。
【図１３】本発明の一実施態様の半導体装置の製造工程を示す図。
【図１４】本発明の一実施態様の半導体装置の製造工程を示す図。
【図１５】本発明の一実施態様の半導体装置の製造工程を示す図。
【図１６】本発明の一実施態様の半導体装置における配線構造を示す図。
【図１７】従来の半導体装置の製造工程を示す図。
【図１８】従来の半導体装置の製造工程を示す図。
【符号の説明】
【００４４】
１、４、２４、３４、３４’、３４”、１０４  層間絶縁膜
２、２２、３２、１０２  コンタクトプラグ
３、２３、３３、１０３  Ｃｕ配線層
５、６、５’、６’、１５、１６、２５、２６、２５’、２６’、３５、３６、１０５、１０６  感光性塗布膜
７、８  加工マスク
１７  半導体基板
１８  不純物領域
３９、３９’  コンタクトプラグ／配線
【図１】
2006148003.tif 000003
【図２】
2006148003.tif 000004
【図３】
2006148003.tif 000005
【図４】
2006148003.tif 000006
【図５】
2006148003.tif 000007
【図６】
2006148003.tif 000008
【図７】
2006148003.tif 000009
【図８】
2006148003.tif 000010
【図９】
2006148003.tif 000011
【図１０】
2006148003.tif 000012
【図１１】
2006148003.tif 000013
【図１２】
2006148003.tif 000014
【図１３】
2006148003.tif 000015
【図１４】
2006148003.tif 000016
【図１５】
2006148003.tif 000017
【図１６】
2006148003.tif 000018
【図１７】
2006148003.tif 000019
【図１８】
2006148003.tif 000020