(57)【要約】【課題】  応力集中によるクラックの発生を抑制するとともに、切断が不要なヒューズ部への水分や不純物の進入を防止することができる半導体回路装置、およびその製造方法を提供する。【解決手段】  回路構造を変更するために切断処理がなされるヒューズ部３ａを備える半導体回路装置において、最上位の配線層を被覆するパッシベーション膜を、充填性の高い第１の絶縁膜１１と、水分や不純物の進入に対する耐性を有する第２の絶縁膜１２との２層構造とする。また、ヒューズ部３ａ上の絶縁膜に形成された所定深さの開口部２１を、水分や不純物に対する耐性を有する第３の絶縁膜１３で被覆する。これにより、切断処理がなされなかったヒューズ部３ａへの、水分や不純物の浸透を防ぎ、腐食等の不具合が発生することを抑制することができ、半導体回路装置の長期信頼性を向上させることができる。【選択図】  図１
2006148021.tif 000002
【特許請求の範囲】
【請求項１】
回路構成変更のために、必要に応じて切断処理が行われるヒューズ部を備える半導体回路装置の製造方法において、
前記半導体回路装置の最上位の配線層を被覆するとともに、当該配線層に属する部材間の空間を隙間なく充填する前記第１の絶縁膜を形成する工程と、
前記第１の絶縁膜に比べて高い気密性を有し、当該第１の絶縁膜を被覆する第２の絶縁膜を形成する工程と、
前記半導体回路装置を構成するいずれかの配線層に形成された前記ヒューズ部上に存在する絶縁膜をエッチングする工程と、
前記第２の絶縁膜と同等以上の気密性を有し、少なくとも前記エッチング部位を被覆する第３の絶縁膜を形成する工程と、
を有することを特徴とする半導体回路装置の製造方法。
【請求項２】
前記エッチング工程において、ヒューズ部上に存在する絶縁膜が全てエッチング除去される、あるいは、ヒューズ部上に存在する絶縁膜が前記切断処理を阻害することがない被覆膜を残してエッチング除去される請求項１に記載の半導体回路装置の製造方法。
【請求項３】
前記第１の絶縁膜が、高密度プラズマを利用した化学気相成長法により堆積されたNSG（Non Doped Silicon Glass）膜である請求項１または２に記載の半導体回路装置の製造方法。
【請求項４】
前記第１の絶縁膜が、化学気相成長法により堆積されたシリコン窒化膜である請求項１または２に記載の半導体回路装置の製造方法。
【請求項５】
前記第２および第３の絶縁膜が、化学気相成長法により堆積されたシリコン窒化膜である請求項１または２に記載の半導体回路装置の製造方法。
【請求項６】
前記ヒューズ部が前記最上位の配線層に形成される請求項１または２に記載の半導体回路装置の製造方法。
【請求項７】
回路構成変更のために、必要に応じて切断処理が行われるヒューズ部を備える半導体回路装置において、
前記半導体回路装置を構成する最上位の配線層に属する部材間に存在する空間を隙間なく充填するとともに、当該配線層を被覆する第１の絶縁膜と、
第１の絶縁膜に比べて高い気密性を有し、当該第１の絶縁膜を被覆する第２の絶縁膜と、
前記半導体回路装置を構成するいずれかの配線層に形成された前記ヒューズ部上に、前記第２の絶縁膜の上面から所定深さにわたって形成された開口部と、
前記第２の絶縁膜と同等以上の気密性を有し、少なくとも前記開口部を被覆する第３の絶縁膜と、
を備えたことを特徴とする半導体回路装置。
【請求項８】
前記所定深さが、前記ヒューズ部上に存在する絶縁膜が前記切断処理を阻害することがない被覆膜を残留させる深さである請求項７に記載の半導体回路装置。
【請求項９】
前記所定深さが、前記ヒューズ部の上面を完全に露出させる深さである請求項７に記載の半導体回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リペア用のヒューズ部を備えた半導体回路装置およびその製造方法に関し、特に、ＢＧＡパッケージ対応の半導体回路装置及びその製造方法に関する。
【背景技術】
【０００２】
従来の半導体回路装置は、例えば、シリコン基板上に回路を構成する各種の回路素子、及びこれらを互いに接続する配線を備える。この配線は、通常、多層構造配線として構成され、最上位の配線層には、外部接続用電極（以下、パッドという。）や不良回路部分を冗長回路に置き換えるためのリペア用ヒューズ部等が形成される。
【０００３】
図６は、上記従来の半導体回路装置の最上位の配線層を模式的に示した断面図である。図６では、最上位の配線層３として、ヒューズ部３ａ、配線３ｂ、およびパッド３ｃを層間絶縁膜１上に形成した状態を示している。なお、層間絶縁膜１の下層には、他の配線層や、トランジスタ等の回路素子が形成された半導体基板が存在している。
【０００４】
図６に示すように、例えば、アルミニウム合金等の金属をエッチングすることで形成された最上位の配線層３上には、半導体回路装置の機械的な破壊、および半導体回路装置の故障原因となる水分やナトリウムイオン等の不純物の進入を防止するために、緻密なシリコン窒化膜等からなるパッシベーション膜５が化学気相成長法（ＣＶＤ法）により、形成される。
【０００５】
上記パッシベーション膜５には、パッド３ｃの表面の一部を露出させるための開口部７がエッチングにより設けられる。また、ヒューズ部３ａ上のパッシベーション膜５に対しても、下記の切断処理を行う必要から開口部６を形成するエッチングが行われ、他の部位に比べてその膜厚が薄くされている。例えば、パッシベーション膜５は１０００ｎｍ程度の膜厚を有し、開口部６の領域の膜厚は１５０ｎｍ程度にされる。
【０００６】
ヒューズ部３ａは、配線３ｂと同様にアルミニウム合金等の金属により構成されており、パッド３ｃを介して行う電気的な特性検査の結果から、切断の要、不要が判断される。そして、ヒューズ部３ａの切断が必要である場合には、上記薄く形成されたパッシベーション膜５の上から、上記レーザや荷電ビーム（例えば、イオンビーム）等を照射することによりヒューズ部３ａを加熱し、液化／気化飛散させて熔断する。これにより、不良回路は冗長回路に置き換えられることになる。
【０００７】
このヒューズ部３ａの切断処理は、ヒューズ部３ａが他の部位と同様に、厚いパッシベーション膜５に被覆された状態であっても可能である。しかしながら、切断処理の際にヒューズ部３ａ以外の部分にダメージが与えられる恐れがあるため、上記レーザ等のエネルギー照射量を必要以上に増大させることはできない。つまり、厚いパッシベーション膜５に被覆された状態でヒューズ部３ａの切断を行うと、パッシベーション膜５の膜厚に応じた時間が必要になってしまうのである。このため、パッシベーション膜５を、上述のように薄くすることでヒューズ部３ａの切断を容易にするとともに、切断が不要なヒューズ部３ａに水や不純物が進入することを防止している。
【０００８】
ところで、ＢＧＡパッケージ対応（フリップチップボンディング対応）の半導体回路装置では、図６に示したパッシベーション膜５上に、以下のようにして、バンプが形成される。すなわち、図７に示すように、パッシベーション膜５上に、平坦化および表面保護のためのＢＣＢ（Benzocycrobuten）からなる表面絶縁膜３１が形成され、当該表面絶縁膜３１に、パッド３ｃの表面の一部を露出するための開口部が設けられる。
【０００９】
当該開口部の表面および周囲には、後の工程で当該開口部に充填されるバンプ材（半田）と表面絶縁層３１との密着性を高めるとともに、バンプ材が表面絶縁層３１に浸潤することを防止するためのニッケル等からなるバリアメタル層３２が形成される。
【００１０】
続いて、表面絶縁層３１の上面に、バリアメタル層３２に対応するバンプ形成位置に開口を有するメタルマスクが配置され、当該メタルマスクを介して半田ペーストが塗布される。そして、このように塗布された半田ペーストをリフローすることで、表面張力の作用により球形の半田バンプ３３が形成される。
【００１１】
さて、このようなＢＧＡパッケージ対応の半導体回路装置では、図７に示すように、ピン数の増大およびピンピッチの縮小に伴い、最上位の配線層３として形成される各配線３ｂの間隔が狭くなっている。このため、配線３ｂが密集した箇所では、パッシベーション膜５は配線３ｂによる凹凸のために、極端な凹凸構造を有する。加えて、このように配線３ｂが密集した箇所では、パッシベーション膜５の形成過程において、各配線３ｂ間に存在する空間が充填される前に、各配線３ｂ上に堆積されたパッシベーション膜５が繋がってしまい、配線３ｂ間にパッシベーション膜５が充填されないボイド４１が生じる。
【００１２】
また、ＢＧＡパッケージ対応の半導体回路素子では、図７に示すように、パッシベーション膜５上に厚い表面絶縁膜３１が形成されており、半田バンプ３３を形成する際の加熱によって大きな応力が発生しやすい構造になっている。このため、上述したパッシベーション膜５の凸凹構造に応力が集中し、この応力集中位置にボイド４１が存在すると、パッシベーション膜５や層間絶縁膜１にクラック４２が発生してしまう。
【００１３】
この対策として、ＢＧＡパッケージ対応の半導体回路装置では、ボイド４１の発生を防止するため、図８（ａ）に示す構造を採用している。本構造では、パッシベーション膜として、例えば、ＣＶＤ法により堆積されるシラン系（例えば、材料ガスはＳｉＨ4＋Ｏ2等）のシリコン酸化膜のように、配線３ｂ間に存在する空間の充填性がよく、成膜後の表面の平坦性に優れる第１の絶縁膜１１と、当該第１の絶縁膜１１上に水分や不純物等の進入を防止するシリコン窒化膜からなる第２の絶縁膜１２は２層構造が採用されている（例えば、特許文献１参照。）。
【００１４】
このように、パッシベーション膜を充填性の良い第１の絶縁膜１１を下層とした２層構造にすることでボイド４１の発生が抑制されるとともに、パッシベーション膜の凹凸構造が大きく改善される。これにより、上記応力集中が緩和され、クラック４２の発生を抑制することができる。
【特許文献１】特表２００２−５００４４０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
上述の２層構造を有するパッシベーション膜を採用した場合であっても、第２の絶縁膜１２の堆積が完了した段階で、上記ヒューズ部３ａ上には開口部が形成される。このとき、ヒューズ部３ａ上の構造は、図８（ｂ）（図８（ａ）における表面絶縁膜３１形成前のＡ部拡大図）に示すように、第２の絶縁膜１２がエッチング除去されて第１の絶縁膜１１が露出した構造（あるいは、第１の絶縁膜１１もエッチング除去されてヒューズ部３ａの上面が露出した構造）になる。
【００１６】
一般に、上述のＢＧＡパッケージ等に半導体回路装置を封止する後工程（上述の例では、表面絶縁膜３１形成以降の工程）は、半導体ウエハ上に半導体回路装置を形成する前工程（上述の例では、ヒューズ部３ａの切断処理までの工程）とは異なる場所で行われることが多い。したがって、前工程においてヒューズ部３ａの切断処理が行われた半導体回路装置は、後工程に投入されるまでの期間は第１の絶縁膜１１（あるいは、ヒューズ部３ａ）が露出した状態で保管されることになる。
【００１７】
しかしながら、第１の絶縁膜１１は充填性に優れた絶縁膜ではあるが、水分や不純物などの浸透に対して耐性を有する膜ではない。このため、後工程に投入されるまでの間に、水分や不純物などがヒューズ部３ａに進入して腐食する等の問題が発生し、半導体回路装置の長期信頼性を低下させる要因になっている。
【００１８】
本発明は、上記従来の事情を考慮してなされたものであり、応力集中によるクラックの発生を抑制するとともに、切断が不要なヒューズ部への水分や不純物の進入を防止することができる半導体回路装置、およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記課題を解決するために、本発明は以下の手段を採用している。まず、本発明は、回路構成変更のために、必要に応じて切断処理が行われるヒューズ部を備える半導体回路装置の製造方法を前提としている。そして、本発明は、前記半導体回路装置の最上位の配線層を被覆するとともに、当該配線層に属する部材間の空間を隙間なく充填する前記第１の絶縁膜を形成するとともに、第１の絶縁膜に比べて高い気密性を有し、当該第１の絶縁膜を被覆する第２の絶縁膜を形成する。次に、前記半導体回路装置を構成するいずれかの配線層に形成された前記ヒューズ部上に存在する絶縁膜をエッチングするとともに、前記第２の絶縁膜と同等以上の気密性を有し、少なくとも前記エッチング部位を被覆する第３の絶縁膜を形成する。
【００２０】
なお、前記エッチング工程において、ヒューズ部上に存在する絶縁膜は、全てエッチング除去されても、前記切断処理を阻害することがない被覆膜を残してエッチング除去されてもよい。
【００２１】
本構成によれば、切断処理が不要と判定されたヒューズ部は、気密性を有する第３の絶縁膜に被覆されるため、水分や不純物などの進入を防止し、ヒューズ部の不良発生を減少させることができる。
【００２２】
また、上記第１の絶縁膜は、例えば、高密度プラズマを用いた化学気相成長法（ＣＶＤ法）により堆積されたNSG（Non Doped Silicon Glass）膜を使用することができる。また、充填性の高い堆積条件を採用すれば、上記第１の絶縁膜は、ＣＶＤ法により堆積されたシリコン窒化膜であってもよい。
【００２３】
なお、上記第２および第３の絶縁膜は、ＣＶＤ法により堆積された水分や不純物などに対する耐性の強いシリコン窒化膜を採用することができる。
【００２４】
一方、他の観点では、本発明は、上記製造方法により形成される構造を有する半導体回路装置を提供することができる。すなわち、本発明の半導体回路装置は、回路構成変更のために、必要に応じて切断処理が行われるヒューズ部を有し、前記半導体回路装置を構成する最上位の配線層に属する部材間に存在する空間を隙間なく充填するとともに、当該配線層を被覆する第１の絶縁膜と、第１の絶縁膜に比べて高い気密性を有し、当該第１の絶縁膜を被覆する第２の絶縁膜とを備える。また、前記半導体回路装置を構成するいずれかの配線層に形成された前記ヒューズ部上には、前記第２の絶縁膜の上面から所定深さにわたって形成された開口部と、前記第２の絶縁膜と同等以上の気密性を有し、少なくとも前記開口部を被覆する第３の絶縁膜とを備える。
【発明の効果】
【００２５】
本発明によれば、ヒューズ部への水分や不純物等の進入を防止することができるため、ヒューズ部の不良発生を抑制することができる。これにより、半導体回路装置の長期信頼性を著しく向上させることができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態を、図面を参照しながら説明する。図１は、本発明の一実施の形態に係る半導体回路装置を示す要部断面図である。また、図２〜図４は、図１に示す半導体回路装置の最上位の配線層の製造工程を示す工程断面図である。
【００２７】
以下で、本実施の形態に係る半導体回路装置の構造をその製造工程とともに説明する。
【００２８】
図１、および図２（ａ）、（ｂ）に示すように、上記半導体回路装置の最上位の配線層は、下層の配線や回路素子と電気的な接続をさけるために形成されたシリコン酸化膜等からなる層間絶縁膜１（以下では、下地絶縁膜１という。）上に形成されている。なお、下地絶縁膜１の下層には、他の配線層やトランジスタ等の回路素子が形成された半導体基板が公知の製造方法により形成されているが、本発明には直接関与するものではないためここでの説明は省略する。
【００２９】
上記最上位の配線層は、半導体回路装置の配線材料として使用される公知の材料を使用して、公知の微細加工技術により形成すればよく、その材質、形成方法は特に限定されるものではない。例えば、以下の工程により形成することができる。
【００３０】
まず、図２（ａ）に示すように、下地絶縁膜１上に、アルミニウム合金からなる金属膜２を堆積する。次に、ヒューズ部３ａ、配線３ｂ、パッド３ｃ等の金属パターン（配線層３）を形成する部分の金属膜２上に、フォトリソグラフィ法によりレジストパターン（図示せず）を形成する。そして、当該レジストパターンをエッチングマスクとして金属膜２の不要部のエッチングを行い、配線層３の金属パターンを形成する。ここでは、金属膜２の膜厚は、８５０ｎｍとしている。なお、上記金属膜２は単層構造に限定されるものではなく、複数種の金属、あるいは金属化合物を積層した多層構造を採用してもよい。
【００３１】
次に、ヒューズ３ａ、配線３ｂ、パッド３ｃの上に第１の絶縁膜１１を形成する。前記第１の絶縁膜１１は、少なくとも配線３ｂ間の空間を隙間なく完全に充填するのに十分な厚さに形成される。
【００３２】
当該第１の絶縁膜１１の成膜方法および材質は、配線３ｂ間の空間を隙間なく充填できるギャップ充填性を奏することが可能であれば、特に制限されるものではない。本実施の形態では、第１の絶縁膜１１に、高密度プラズマを用いたＣＶＤ法（例えば、マイクロ波励起高密度プラズマＣＶＤ、ＥＣＲ（Electron Cyclotron Resonance）ＣＶＤ、ＩＣＰ（Inductively Coupled Plasma）ＣＶＤ等）により形成されるＨＤＰ−ＮＳＧ膜（High Density Plasma - Non Doped Silicon Glass、材料はＳｉＨ4＋Ｏ2等）を採用している。このようなＨＤＰ−ＮＳＧ膜は、高アスペクト比のギャップを充填できる優れたギャップ充填性を有するとともに、後続の層を平滑に堆積することができる。ここでは、第１の絶縁膜１１の膜厚は、配線３ｂ間の空間を隙間なく完全に埋め込める十分な膜厚である１１００ｎｍと設定した。
【００３３】
また、第１の絶縁膜１１には、プラズマＣＶＤ法によりＳｉＨ4＋ＮＨ3を材料として成膜されたシリコン窒化膜や、プラズマＣＶＤ法または熱ＣＶＤ法によりＴＥＯＳ（Tetraethoxysilane）＋Ｏ2やＴＥＯＳ＋Ｏ3を材料としたＴＥＯＳ系のシリコン酸化膜を採用することもできる。なお、第１の絶縁膜１１にシリコン窒化膜を採用する場合には、シリコン窒化膜のギャップ充填性を高めるために、通常、パッシベーション膜として堆積する堆積条件から、成膜時の圧力やプラズマ励起パワー（ＲＦパワー）を適宜調整する必要がある。
【００３４】
続いて、図２（ｃ）に示すように、第１の絶縁膜１１よりも気密性の高い第２の絶縁膜１２を、第１の絶縁膜１１の上に形成する。ここで、第２の絶縁膜１２は、水分や不純物等の浸透に対して耐性の高い膜質を有する。本実施の形態では、従来から、パッシベーション膜として多用されているプラズマＣＶＤ法により堆積されたシリコン窒化膜を第２の絶縁膜１２として採用している。なお、当該第２の絶縁膜１２は、下層への水分や不純物の進入を防止できる厚さに堆積すればよく、ここでは６００ｎｍ程度としている。
【００３５】
上記第２の絶縁膜１２の成膜が完了した後、図３（ａ）に示すように、ヒューズ部３ａ上の絶縁膜（ここでは、第１の絶縁膜１１と第２の絶縁膜１２）に、第２の絶縁膜１２の表面から所定深さにわたって絶縁膜が除去された開口部２１を形成する。
【００３６】
当該開口部２１の形成は、公知のエッチング技術を使用すればよい。ここでは、第２の絶縁膜１２上にレジストを塗布し、開口部２１の形成予定位置に開口を有するレジストパターンをフォトリソグラフィ法により形成する。そして、当該レジストパターンをマスクとして絶縁膜に応じたエッチングガス（例えば、ＣＦ4やハロゲン）を用いて、第２の絶縁膜１２、および第１の絶縁膜１１を順にドライエッチングする。このとき、ドライエッチング中にヒューズ部３ａが露出してダメージを受けることを避けるため、ヒューズ部３ａ上の絶縁膜は完全に除去せずに、第１の絶縁膜１１の一部を被覆膜１１ａとして残すようにしている。ここでは、被覆膜１１ａの膜厚を１５０ｎｍ程度としている。
【００３７】
なお、本実施の形態では、上記エッチング工程におけるエッチング量を制御することにより、被覆膜１１ａの膜厚を決定するようにしているが、被覆膜１１ａ膜厚の制御を容易にするために、エッチングストッパ膜を形成するようにしてもよい。すなわち、第１の絶縁膜１１を成膜する際に、被覆膜１１ａとして残す膜厚を堆積した時点で、一旦、第１の絶縁膜１１の成膜を中断する。そして、第１の絶縁膜１１とのエッチング選択比が確保できる材料を用いて、成膜を中断した第１の絶縁膜１１上の少なくともヒューズ部３ａに対応する位置（ヒューズ部３ａの上方）を被覆するエッチングストッパ膜を形成する。この後、中断していた第１の絶縁膜１１の成膜を再開し、上述の膜厚を堆積した時点で第１の絶縁膜１１の成膜を完了する。例えば、第１の絶縁膜１１にＨＤＰ−ＮＳＧ膜を採用した場合は、シリコン窒化膜をエッチングストッパ膜に採用することができる。
【００３８】
このようにすれば、開口部２１を形成するエッチングにおいて、第１の絶縁膜１１のエッチング量は上記エッチングストッパ膜で制限されるためオーバーエッチングを行うことが可能となり、被覆膜１１ａの膜厚の制御が非常に容易になる。加えて、ヒューズ部３ａ上の被覆膜１１ａの膜厚は、半導体回路装置が形成される半導体ウエハの面内で極めて均一にすることができるため、ヒューズ部３ａを切断する際のレーザ照射条件を固定することができ、切断処理を効率的に行うことができる。
【００３９】
さて、上述のようにしてヒューズ部３ａ上の開口部２１を形成した後、図３（ｂ）に示すように第２の絶縁膜１２と同様、水分や不純物などに対する耐性の強い第３の絶縁膜１３を薄く形成する。ここでは、第２の絶縁膜１２と同様に、プラズマＣＶＤ法により堆積されたシリコン窒化膜を第３の絶縁膜１３に採用し、その膜厚を約２００ｎｍとしている。なお、当該第３の絶縁膜１３は、ヒューズ部３ａの切断処理を阻害しない範囲でできるだけ厚く堆積することが好ましく、この観点では、ヒューズ部３ａ上に存在する全絶縁膜の膜厚は５００ｎｍ以下であることが好ましい。
【００４０】
また、第３の絶縁膜１３は、少なくともヒューズ部３ａ上の開口部２１を被覆する領域に堆積されればよいが、図３の例では、製造工程を容易とするため全面に第３の絶縁膜１３を形成している。なお、第３の絶縁膜１３が形成された後、図３（ｃ）に示すように、パッド３ｃ上には、外部接続用の開口部２２が形成される。
【００４１】
さて、このようにパッド３ｃ上の開口部２２が形成された時点で、半導体回路装置は完成されている。すなわち、パッド３ｃを介して当該半導体回路装置の電気特性の検査が行われ、当該検査の結果に基づいて、ヒューズ部３ａの切断の要、不要が判定される。
【００４２】
ここで、ヒューズ部３ａの切断が必要と判断された場合には、当該ヒューズ部３ａにレーザ（あるいは、荷電ビーム等）が照射されて、ヒューズ部３ａは、その上に存在する絶縁膜（ここでは、被覆膜１１ａと第３の絶縁膜１３）とともに切断される。また、ヒューズ部３ａの切断が不要と判断された場合は、ヒューズ部３ａに対する切断処理は行われない。
【００４３】
上述のように、本実施の形態では、切断処理が行われなかったヒューズ部３ａ上には、気密性を有するシリコン窒化膜からなる第３の絶縁膜１３が形成されているため、ヒューズ部３ａに水分や不純物等が進入することがない。したがって、切断されなかったヒューズ部３ａが腐食されたりすることがない。すなわち、半導体回路装置の長期信頼性は向上されることになる。
【００４４】
なお、切断処理が行われたヒューズ部３ａ上の第３の絶縁膜１３は、ヒューズ部３ａとともに除去され、水分や不純物の進入を許すことになるが、そもそも当該ヒューズ部３ａは、上記電気特性の検査において不良回路と判定された場合に、当該不良回路を冗長回路に置換するために切断されるものである。また、当該切断されたヒューズ部３ａ、および当該ヒューズ部３ａの近傍に存在する回路は半導体回路装置において電気的に分離されている。したがって、仮に、当該ヒューズ部３ａに水分や不純物が進入し、当該ヒューズ部３ａが腐食されたとしても、半導体回路装置の長期信頼性を低下させる可能性は低い。
【００４５】
上記切断処理が行われた後に半田バンプ３３を形成する工程は、上記従来の工程と同一である。すなわち、図４（ａ）に示すように、第３の絶縁膜１３上に、ＢＣＢからなる表面絶縁膜３１が形成された後、当該表面絶縁膜３１に、パッド３ｃの表面の一部を露出するための開口部３０が設けられ、当該開口部３０の表面および周囲にバリアメタル層３２が形成される。そして、メタルマスクを介して塗布された半田ペーストをリフローすることで、図４（ｂ）に示すように、球状の半田バンプ３３が形成される。
【００４６】
なお、本発明においても、狭ピッチで形成された配線３ｂの直上には充填性の高い第１の絶縁膜１１が形成されるため、配線３ｂ間の空間にボイド４１が発生することは抑制できる。また、このように配線３ｂが密集して形成された箇所の凹凸構造も小さくなる。したがって、半田バンプ３３を形成する際に応力が発生しても、クラックが発生することはない。
【００４７】
以上説明したように、本発明によれば、ヒューズ部３ａへの水分、不純物などの浸透を防ぎ、腐食などの不良要因を抑制することができため、半導体回路装置の長期信頼性を向上させることができる。
【００４８】
一方、上記では、ヒューズ部３ａ上に、第１の絶縁膜１１を薄く残した構成について説明した。しかしながら、図５に示すように、ヒューズ部３ａ上に開口部２１を形成する際に被覆層５ａを残すことなく、すべての絶縁膜をエッチング除去することも可能である。以下、上記実施の形態の変形例について説明する。
【００４９】
上記と同様にして、第２の絶縁膜１２の成膜が完了した後（図２（ｃ））、当該第２の絶縁膜１２上にエッチングマスクとなるレジストパターンを形成する。この状態で、第２の絶縁膜１２、および第１の絶縁膜１１を順にドライエッチングによりエッチング除去してヒューズ部３ａの上面を露出させる（図５（ａ））。なお、以降の工程は、上記実施の形態と同一であるため、ここでの説明は省略する。
【００５０】
このようにすれば、第１の絶縁膜１１をオーバーエッチングすることが可能であるため、図３に示す例に比べて、プロセスマージンを広くすることができる。この場合、第１の絶縁膜１２のエッチングには、ヒューズ部３ａの材質との選択比が高いエッチングガスを使用することが好ましい。また、ヒューズ部３ａへのエッチングダメージを避けるため、上記金属膜２上にエッチング耐性の高い保護層を積層した多層構造を採用し、ヒューズ部３ａを形成してもよい。
【００５１】
なお、上記では、ヒューズ部を最上位の配線層に形成した場合を例示して説明したが、ヒューズ部は、半導体回路装置のいずれの配線層に形成されていても、本発明が適用可能であることは勿論である。
【００５２】
また、上記各実施の形態は具体例を示すものであり、本発明の技術的範囲を限定するものではない。例えば、上記の説明で論じた材料及びプロセスは、様々な等価な材料及びプロセスで代用することが可能である。
【産業上の利用可能性】
【００５３】
本発明は、半導体回路装置の長期信頼性を向上させることができるという効果を有し、リペア用のヒューズ部を備えた半導体回路装置に有用である。
【図面の簡単な説明】
【００５４】
【図１】本発明の半導体回路装置を示す要部断面図。
【図２】本発明の半導体回路装置の製造方法を示す工程断面図。
【図３】本発明の半導体回路装置の製造方法を示す工程断面図。
【図４】本発明の半導体回路装置の製造方法を示す工程断面図。
【図５】本発明の半導体回路装置の製造方法の変形例を示す工程断面図。
【図６】従来の単層構造のパッシベーション膜を備えた半導体回路装置の要部断面図      。
【図７】従来の単層構造のパッシベーション膜を備えた半導体回路装置の要部断面図。
【図８】従来の２層構造のパッシベーション膜を備えた半導体回路装置の要部断面図。
【符号の説明】
【００５５】
１  下地絶縁膜（層間絶縁膜）
２  金属膜
３  配線層
３ａ  ヒューズ部
３ｂ  配線
３ｃ  パッド
５  パッシベーション膜
１１  第１の絶縁膜
１２  第２の絶縁膜
１３  第３の絶縁膜
３１  ＢＣＢ膜（表面絶縁膜）
３２  バリアメタル層
３３  半田バンプ
４１  ボイド
４２  クラック
【図１】
2006148021.tif 000003
【図２】
2006148021.tif 000004
【図３】
2006148021.tif 000005
【図４】
2006148021.tif 000006
【図５】
2006148021.tif 000007
【図６】
2006148021.tif 000008
【図７】
2006148021.tif 000009
【図８】
2006148021.tif 000010