(57)【要約】【課題】簡単な構成で簡易な構成によってディジタル位相変調信号の復調を行う新しい原理に基づくディジタル復調回路を提供する。【解決手段】入力されるディジタル位相変調信号Ｖinの搬送周波数と同一の共振周波数を有する共振器１２と、共振器１２の蓄積電荷を電圧に変換するための増幅器１８と、増幅器１８の入出力端子間に接続されたキャパシタ１９、及びディジタル位相変調信号に基づく電荷を共振器１２に蓄積する第１の制御モードと共振器１２の蓄積電荷をキャパシタ１９に移動させて増幅器１８の出力端子からキャパシタ１９の蓄積電荷に対応した電圧信号を取り出す第２の制御モードを有するスイッチ制御回路２０を有し、増幅器１８の出力をローパスフィルタ２１に通して復調出力信号Ｖoutを得る。【選択図】図１
2006140619.tif 000002
【特許請求の範囲】
【請求項１】
特定の搬送周波数を有するディジタル位相変調信号を復調するディジタル復調回路において、
前記搬送周波数と同一の共振周波数を有する共振器と、
前記共振器の蓄積電荷を電圧に変換するための増幅器と、
前記増幅器の入力端子と出力端子間に接続されたキャパシタ、及び
前記ディジタル位相変調信号に基づく電荷を前記共振器に蓄積する第１の制御モードと前記共振器の蓄積電荷を前記キャパシタに移動させて前記増幅器の出力端子から前記キャパシタの蓄積電荷に対応した電圧信号を取り出す第２の制御モードを有する制御装置を具備するディジタル復調回路。
【請求項２】
特定の搬送周波数を有するディジタル位相変調信号を復調する集積回路化されたディジタル復調回路において、
該ディジタル復調回路の外部に設けられた前記搬送周波数と同一の共振周波数を有する共振器に接続され、該共振器の蓄積電荷を電圧に変換するための増幅器と、
前記増幅器の入力端子と出力端子間に接続されたキャパシタ、及び
前記ディジタル位相変調信号に基づく電荷を前記共振器に蓄積する第１の制御モードと前記共振器の蓄積電荷を前記キャパシタに移動させて前記増幅器の出力端子から前記キャパシタの蓄積電荷に対応した電圧信号を取り出す第２の制御モードを有する制御装置を具備するディジタル復調回路。
【請求項３】
前記増幅器の出力信号の直流成分を抽出して復調出力信号を得るローパスフィルタをさらに具備する請求項１または２に記載のディジタル復調回路。
【請求項４】
前記制御装置は、前記第１の制御モードでは前記ディジタル位相変調信号に基づく電荷を前記共振器に蓄積することにより、前記共振器に前記ディジタル位相変調信号に対する積分動作を行わせ、前記第２の制御モードでは前記キャパシタの蓄積電荷に対応した電圧信号として、前記共振器により積分された信号の位相情報に応じた極性の直流成分を含む電圧信号を取り出す請求項１または２に記載のディジタル復調回路。
【請求項５】
前記制御装置は、前記ディジタル位相変調信号が入力される信号入力端子と前記共振器の一端との間に接続された第１のスイッチと、前記共振器の他端と前記増幅器の入力端子との間に接続された第２のスイッチと、前記第１の制御モードでは前記第１のスイッチをオン、前記第２のスイッチをオフにし、前記第２の制御モードでは前記第１のスイッチをオフ、前記第２のスイッチをオンにするスイッチスイッチ制御回路とを有する請求項１または２に記載のディジタル復調回路。
【請求項６】
前記制御装置は、前記ディジタル位相変調信号が入力される信号入力端子と前記共振器の一端との間に接続された第１のスイッチと、前記共振器の他端と前記増幅器の入力端子との間に接続された第２のスイッチと、前記共振器の一端と基準電位端子との間に接続された第３のスイッチと、前記共振器の他端と前記基準電位端子との間に接続された第４のスイッチと、前記キャパシタの両端に並列に接続された第５のスイッチと、前記第１の制御モードでは前記第１のスイッチをオン、前記第２のスイッチをオフ、前記第３のスイッチをオフ、前記第４のスイッチをオン、前記第５のスイッチをオンにし、前記第２の制御モードでは前記第１のスイッチをオフ、前記第２のスイッチをオン、前記第３のスイッチをオン、前記第４のスイッチをオフ、前記第５のスイッチをオフにするスイッチスイッチ制御回路とを有する請求項１または２に記載のディジタル復調回路。
【請求項７】
前記共振器は薄膜圧電共振器である請求項１または２に記載のディジタル復調回路。
【請求項８】
前記増幅器は反転入力端子、及び基準電位点に接続された非反転入力端子を有する差動増幅器であり、前記第２のスイッチは前記共振器の他端と該差動増幅器の反転入力端子との間に接続され、前記キャパシタは該差動増幅器の反転入力端子と出力端子との間に接続される請求項１または２に記載のディジタル復調回路。
【請求項９】
請求項１または２に記載のディジタル復調回路をそれぞれ含む複数の単位復調回路を具備し、前記スイッチ制御回路は各々の単位復調回路における前記第１の制御モードと前記第２の制御モードとをそれぞれ異なるタイミングで切り替えることを特徴とする請求項１または２のいずれか１項に記載のディジタル復調回路。
【請求項１０】
無線により送信されてくるディジタル位相変調信号を受信する受信手段と、
前記受信手段から出力されるディジタル位相変調信号を受ける請求項１乃至９のいずれか１項に記載のディジタル復調回路と、
前記ディジタル復調回路の出力信号をディジタル信号に変換するＡ／Ｄ変換器、及び
前記Ａ／Ｄ変換器から出力されるディジタル信号を処理して受信データを再生するベースバンド処理回路を具備する無線受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタル位相変調信号を復調するための新しい原理に基づくディジタル復調回路及びこれを用いた無線受信装置に関する。
【背景技術】
【０００２】
近年、携帯電話をはじめとする移動体通信機器は、市場拡大に伴って提供可能なサービスが高機能化している。一方、ワイヤレスで高速のデータ転送を実現する無線ＬＡＮシステムの普及も目覚ましい。これらの無線通信システムでは、ＧＨｚ帯の高い搬送波を利用するディジタル変調方式が一般的に用いられる。
【０００３】
ディジタル変調方式には、振幅シフトキーイング（ＡＳＫ）、位相シフトキーイング（ＰＳＫ）、周波数シフトキーイング（ＦＳＫ）などが挙げられる。特に、搬送波の位相の違いを利用して変調を行うＰＳＫに代表されるディジタル位相変調方式が一般的に多く用いられている。一方、ＰＳＫ信号のようなディジタル位相変調信号を受信・復調するための受信機のアーキテクチャは、ヘテロダイン方式とダイレクトコンバージョン方式に大別される。
【０００４】
従来の技術では、いずれのアーキテクチャの受信機においても、システム帯域とよばれる特定の周波数帯域を通すことができる帯域選択フィルタが用いられる。ここで、システム帯域とはある通信規格の下で利用者に割り当てられた周波数帯域である。システム帯域中には、さらに一人当たりの利用者に割り当てられた、より帯域幅の狭い複数のチャネル帯域が存在する。
【０００５】
従来の受信機では、まず受信信号を上記の帯域選択フィルタに通してシステム帯域の選択を行った後、ダウンコンバータによって中間周波帯あるいはベースバンドの信号への周波数変換を行う。周波数変換後の受信信号をチャネル選択フィルタに通した後、Ａ／Ｄ変換器によりディジタル信号に変換し、該ディジタル信号に対してディジタル信号処理を施すか、あるいはディジタル信号をディジタルフィルタに通すことによって、利用者毎に割り当てられたチャネル帯域に含まれるディジタル信号のみを取り出す。
【０００６】
一方、非特許文献１に示されているように、論理回路に用いられるディジタル信号処理用のＣＭＯＳデバイスを用いて２．４ＧＨｚの受信信号を直接サンプリングし、復調の処理を行うことができる受信用ＩＣが開発されている。
【非特許文献１】IEEE International Solid State Circuit Conference (ISSCC2004) Digest of Technical Papers, pp.268-269
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述した従来の受信機では、帯域選択フィルタ及びチャネル選択フィルタに加えてダウンコンバータなどの高周波のアナログ信号を処理するための回路が必要であり、回路が複雑かつ規模の大きなものとなっていた。このように複雑な回路構成が必要な理由は、搬送波周波数として用いられるＧＨｚ帯の高い周波数において、ディジタル位相変調信号からフィルタやダウンコンバータを介さずに直接ベースバンドの復調出力信号を取り出すことができるような復調回路が実現されなかったためである。
【０００８】
非特許文献１に記載されたような受信用ＩＣは、２．４ＧＨｚといったような高周波の受信信号を直接サンプリングしてディジタル信号に変換し、復調処理を行うことができるが、特定の周波数成分を取り出す機能は備えていないため、チャネル選択フィルタは依然として必要である。
【０００９】
本発明の目的は、簡易な構成によってディジタル位相変調信号の復調を行うことができるディジタル復調回路及びこれを用いた無線受信装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の一態様によれば、特定の搬送周波数を有するディジタル位相変調信号を復調するディジタル復調回路であって、前記搬送周波数と同一の共振周波数を有する共振器と、
前記共振器の蓄積電荷を電圧に変換するための増幅器と、前記増幅器の入力端子と出力端子間に接続されたキャパシタ、及び前記ディジタル位相変調信号に基づく電荷を前記共振器に蓄積する第１の制御モードと前記共振器の蓄積電荷を前記キャパシタに移動させて前記増幅器の出力端子から前記キャパシタの蓄積電荷に対応した電圧信号を取り出す第２の制御モードを有するスイッチ制御回路を具備するディジタル復調回路が提供される。ディジタル復調回路は共振器を除く要素が集積回路化され、共振器は外付け素子として設けられていてもよい。
【００１１】
ディジタル復調回路は、増幅器の出力信号の直流成分を抽出して復調出力信号を得るローパスフィルタをさらに具備してもよい。前記スイッチ制御回路は、より具体的には前記第１の制御モードでは前記ディジタル位相変調信号に基づく電荷を前記共振器に蓄積することにより、前記共振器に前記ディジタル位相変調信号に対する積分動作を行わせ、前記第２の制御モードでは前記キャパシタの蓄積電荷に対応した電圧信号として、前記共振器により積分された信号の位相情報に応じた極性の直流成分を含む電圧信号を取り出すように構成される。
【００１２】
さらに、本発明の他の態様によると上記ディジタル復調回路を含む無線受信装置を提供することができる。
【発明の効果】
【００１３】
本発明のディジタル復調回路では、フィルタやダウンコンバータなどを用いることなく所望の搬送周波数のディジタル位相変調信号の復調を行うことができる。従って、無線受信装置の回路を大幅に簡略化して回路規模を効果的に縮小し、低コスト化を図ることができる。また、信号に対するサンプリングの回数が少なくて済むため、低消費電力化に寄与する。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照して本発明の実施形態について説明する。  
（第１の実施形態）  
図１に示される本発明の第１の実施形態に係るディジタル復調回路は、例えばＧＨｚ帯のような高い周波数の搬送波を用いるディジタル位相変調信号の復調に好適である。代表的なディジタル位相変調信号として、例えば２値直交位相シフトキーイング（ＢＰＳＫ：Binary Phase Shift Keying）信号を挙げることができる。ＢＰＳＫ信号では図２に示されるように、伝送すべきディジタル情報の“０”あるいは“１”の１ビットのシンボルに対応して搬送波の位相が０あるいはπとなるように変調が施されている。
【００１５】
図１に示すディジタル復調回路においては、信号入力端子１１に入力信号Ｖinとしてディジタル位相変調信号、例えば図２に示したようなＢＰＳＫ信号が入力される。信号入力端子１１にはスイッチ１３の一端が接続され、スイッチ１３の他端は共振器１２の一端とスイッチ１４の一端に接続される。スイッチ１４の他端は基準電位端子であるグラウンドに接続される。共振器１２の他端は、スイッチ１５の一端とスイッチ１６の一端に接続される。スイッチ１５の他端は、グラウンドに接続される。
【００１６】
スイッチ１６の他端は、差動増幅器１８の反転入力端子に接続される。差動増幅器１８の非反転入力端子は、グラウンドに接続される。差動増幅器１８の反転入力端子と出力端子との間に、スイッチ１７及びキャパシタ１９が並列に接続される。スイッチ１３〜１７は、例えばＣＭＯＳスイッチであり、スイッチ制御回路２０からの制御信号によってオン・オフが制御される。スイッチ１３〜１７及びスイッチ制御回路２０によって、復調動作を制御するための制御装置が形成される。
【００１７】
共振器１２は、薄膜圧電共振器（ＦＢＡＲ：Film Bulk Acoustic Resonator）や表面弾性波（ＳＡＷ：Surface Acoustic Wave）共振器のような圧電共振を利用した共振器、あるいはインダクタとキャパシタから構成されるＬＣ共振器が用いられる。以下では、共振器１２としてＦＢＡＲを用いた場合を例にとって説明する。
【００１８】
次に、図３〜図４を用いて図１のディジタル復調回路の動作を説明する。図３は、スイッチ制御回路２０からの制御信号に基づくスイッチ１３〜１７のオン・オフ動作を示している。まず、スイッチ制御回路２０は時刻ｔ０においてスイッチ１３、１５及び１７をオンにし、スイッチ１４及び１６をオフとする。このとき、図１のディジタル復調回路は図４に示した等価回路で表すことができる。
【００１９】
すなわち、共振器１２の一端はスイッチ１３を介して信号入力端子１１に接続され、共振器１２の他端はスイッチ１４を介してグラウンド電位に接続される。一方、差動増幅器１８の反転入力端子と出力端子間及びキャパシタ１９の両端はスイッチ１７により短絡される。この結果、キャパシタ１９の蓄積電荷は放電されるため、キャパシタ１９の両端の電位差はゼロとなり、差動増幅器１８の出力電圧もゼロとなる。また、この状態においてはスイッチ１６によって共振器１２と差動増幅器１８とは回路的に切り離されている。
【００２０】
以下、スイッチ制御回路２０が図１のディジタル復調回路を図４の状態にする第１の制御モードを「サンプリングモード」と呼ぶことにする。なお、初期状態において共振器１２の両端の電位差はゼロであり、かつ共振器１２の圧電振動は十分減衰しているものとする。
【００２１】
図５（ａ）（ｂ）に、サンプリングモードにおける入力信号Ｖinの波形と共振器１２が入力信号Ｖinにより励振されることによって共振器１２に蓄えられる電荷ＱFBARの波形を示す。図５（ａ）に示されるように、入力信号Ｖinであるディジタル変調信号によって伝送されるディジタル情報のシンボルが“０”か“１”かに応じて、入力信号Ｖinの位相はπ異なる。
【００２２】
入力信号Ｖinの周波数が共振器１２の共振周波数に一致している場合、入力信号Ｖinによって共振器１２の圧電振動（弾性変動）が励振され、その圧電振動の振幅は次第に振幅が増大する。これに伴い、共振器１２の蓄積電荷ＱFBARも図５（ｂ）に示されるように徐々に振幅が増大する。言い換えれば、共振器１２によって入力信号Ｖinに対する積分動作が行われる。ここで、図５（ｂ）から明らかなように共振器１２に蓄積される電荷ＱFBARの振幅変化の位相は、図５（ａ）に示される入力信号Ｖinと同様、ディジタル情報のシンボルが“０”か“１”かに応じてπ異なる。
【００２３】
スイッチ制御回路２０は、共振器１２に蓄積される電荷ＱFBARの振幅が十分大きくなった時点、例えば図５（ｂ）中にＴoffで示したタイミングに相当する時刻ｔ１でスイッチ１５をオフにしてサンプリングモードを終了させる。共振器１２に蓄積される電荷ＱFBARの振幅が十分大きくなるタイミングＴoffは予め求めておくことができ、こうして求めておいたＴoffが時刻ｔ１としてスイッチ制御回路２０に設定される。
【００２４】
時刻ｔ１においてスイッチ１５がオフになると、共振器１２の他端はグラウンド電位から切り離される。この瞬間に共振器１２に蓄えられていた電荷は逃げ場所を失うため、共振器１２に保持される。従って、仮に共振器１２の圧電振動が減衰しても、共振器１２には一定の電荷が保持される。入力信号Ｖinの位相に対応するディジタル情報のシンボルが“０”であったか“１”であったかに対応して、共振器１２に保持される電荷の符号も逆になる。例えば、図５（ｂ）中にＴoffで示したタイミングでスイッチ１５をオフにした場合、ディジタル情報のシンボルが“０”では負の電荷、シンボルが“１”では正の電荷が共振器１２にそれぞれ保持される。
【００２５】
次に、スイッチ制御回路２０は時刻ｔ１から一定時間経過した時刻ｔ２においてスイッチ１３及び１７をオフにする。すなわち、スイッチ１３〜１７は全てオフとなる。このとき共振器１２は両端が共に特定の電位から切り離され、絶対電位は決まらないままフローティング状態となるため、共振器１２には電荷の直流分（直流の電位差）が残る。一方、キャパシタ１９は電荷ゼロの状態で開放される。
【００２６】
次に、スイッチ制御回路２０は時刻ｔ２から一定時間経過した時刻ｔ３においてスイッチ１４及び１６をオンにする。このとき、図１のディジタル復調回路は図６に示した等価回路で表される。以下、スイッチ制御回路２０が図１のディジタル復調回路の図６の状態にする第２の制御モードを「読み出しモード」と呼ぶことにする。
【００２７】
読み出しモードでは、共振器１２の図中左側の一端はスイッチ１４により強制的にグラウンド電位に落とされる。一方、差動増幅器１８はキャパシタ１９によるフィードバックによって反転入力端子と非反転入力端子間がバーチャルショートの状態となっているので、共振器１２の図中右側の他端はバーチャルグラウンド状態となり、グラウンド電位に等しくなる。すなわち、共振器１２の両端の電位差は実質ゼロとなるから、共振器１２は電荷が蓄えられていない状態となる。これは直流的には、サンプリングモードの初期状態に等しい。
【００２８】
共振器１２の図中右側の他端の電極に蓄えられていた電荷は、他に逃げ場所がないため、キャパシタ１９に移動する。演算増幅器１８の出力には、キャパシタ１９に蓄えられた電荷に比例した電圧が得られる。言い換えれば、演算増幅器１８及びキャパシタ１９によって、共振器１２により積分された信号の位相情報に応じた極性の直流成分を含む電圧信号が得られる。従って、演算増幅器１８の出力信号をローパスフィルタ２１に通して直流成分を抽出することにより、信号出力端子２２から復調出力信号Ｖoutとしてディジタル情報のシンボル“０”あるいは“１”に応じて極性の異なる直流電圧を出力することができる。
【００２９】
次に、スイッチ制御回路２０は時刻ｔ３から一定時間経過した時刻ｔ４においてスイッチ１６をオフにして共振器１２と演算増幅器１８を切り離すと共に、スイッチ１７をオンにしてキャパシタ１９の両端を短絡し、キャパシタ１９の電荷を放電させることにより、読み出しモードを終了させる。
【００３０】
スイッチ制御回路２０は、引き続き時刻ｔ５においてスイッチ１５をオンにした後、時刻ｔ６においてスイッチ１４をオフとし、さらに時刻ｔ７においてスイッチ１３をオンにすることにより再びサンプリングモードとし、以上の動作を繰り返す。
【００３１】
次に、図１のディジタル復調回路の具体的な動作を回路シミュレーションの結果を用いて定量的に説明する。  
図７は、サンプリングモード時の動作を調べるために行ったシミュレーション用回路図であり、図４に示すサンプリングモード時の等価回路における図１中のスイッチ１６のオフにより切り離された二つの回路のうちの、左側部分である共振器１２に相当する。図７に示されるように、共振器１２は容量Ｃ0，Ｃ1及びインダクタンスＬによる共振回路で表される。入力信号Ｖinの振幅は1mV、周波数は2.00GHzとした。共振器１２の直列共振周波数は、入力信号Ｖinの周波数と等しくなるように設定される。このために、共振器１２の各定数の具体的な値として、例えばＣ0＝1.59pF，Ｃ１＝0.069pF，Ｌ＝93.3nHが仮定される。
【００３２】
図８及び図９には、サンプリングモードにおいて図７による回路シミュレーションの結果得られる入力信号Ｖin、容量Ｃ1の両端電圧ＶC1、及びインダクタンスＬに流れる電流ＩLの波形を示す。サンプリングモードでは、容量Ｃ0の両端電圧ＶC0の波形は入力信号Ｖinの電圧波形に等しい。容量Ｃ0の両端電圧ＶC0の振幅は、時間に対して常に一定であるが、容量Ｃ1の両端の電圧ＶC1、インダクタンスＬに流れる電流ＩLの振幅は、時間の経過とともに次第に増大している。これは入力信号Ｖinの周波数（2GHz）が共振器１２の直列共振周波数に等しいため、入力信号Ｖinのエネルギーが徐々に共振器１２に蓄積されていることを示している。
【００３３】
図８と図９の違いは、入力信号Ｖinの位相φの違いに起因する。すなわち、図８では時刻０における入力信号Ｖinの位相がφ＝０であり、図９では時刻０における入力信号Ｖinの位相がφ＝πである。すなわち、位相φはＢＰＳＫ信号により伝送されるディジタル情報のシンボル“０”と“１”に対応して０とπをとる。
【００３４】
図８と図９の波形を比較すると、共振器１２に関する波形、すなわち容量Ｃ1の両端電圧ＶC1の波形、インダクタンスＬに流れる電流ＩLの波形においても、互いに位相がφずつ異なる。例えば、1.0nS，2.0nS，3.0nS，4.0nSの各時刻におけるＶC1の波形を比較すると、図８ではφ＝３π／２となり、電圧が最小となるのに対して、図９ではφ＝π／２となり、電圧が最大となる。インダクタンスＬに流れる電流ＩLの波形は、1.0nS，2.0nS，3.0nS，4.0nSの各時刻において位相φ＝０あるいはπとなるため、電流値としては共に０である。
【００３５】
次に、図１０は読み出しモードにおける回路動作を調べるために行ったシミュレーション用回路図であり、図６に示す読み出しモード時の等価回路のうちローパスフィルタ２１を除いた部分に相当する。図１０において、共振器１２の容量Ｃ0，Ｃ1及びインダクタンスＬの各回路定数は、図７と等しいものとする。容量Ｃ0，Ｃ1及びインダクタンスＬに関わる電圧や電流の初期値としては、サンプリングモードにおいて図１０の回路をｔ３＝100nSまで動作させ、100nSになった瞬間にスイッチ１４及び１６をオンにして読み出しモードに移行した場合を想定している。すなわち、容量Ｃ0の両端電圧ＶC0＝０、インダクタＬに流れる電流ＩL＝０としたのに対し、容量Ｃ1の両端電圧ＶC1＝−466mV（シンボル“０”の場合）、あるいはＶC1＝466mV（シンボル“１”の場合）であるものとした。容量Ｃ1に蓄えられる電荷ＱC1は、容量Ｃ1の両端の電位差ＶC1に比例する。すなわち、この初期条件は図５（ｂ）中に示すＴoffのタイミングに相当する時刻ｔ１でスイッチ１５をオフにした場合に相当する。
【００３６】
図１１及び図１２には、読み出しモードにおいて図１０による回路シミュレーションの結果得られる出力信号Ｖoutの電圧、容量Ｃ1の両端電圧ＶC1、及びインダクタンスＬに流れる電流ＩLの波形を示す。読み出しモードでは、容量Ｃ0の両端電圧ＶC0の波形は出力信号Ｖoutの電圧波形に等しい。図１１と図１２を比較すると、初期条件の違いを反映して容量Ｃ１の両端の電圧ＶC1及びインダクタＬに流れる電流ＩLの波形の位相は、互いにφ＝π異なっている。これに対して、容量Ｃ0の両端の電圧はＶC0＝０でほぼ一定値を保っている。この理由は、差動増幅器１８のフィードバックにより共振器１２の他端がバーチャネルグラウンドとなり、その電位が実効的にグラウンド電位に落とされているためである。
【００３７】
一方、差動増幅器１８の出力信号Ｖoutの電圧波形は、初期条件の違いに起因して、図１１においては正の直流電圧によりバイアスされており、図１２においては負の直流電圧によりバイアスされている。従って、このような出力信号Ｖoutを図６に示したようにローパスフィルタ２１に通して高周波成分を除去することによって、極性の異なる直流成分のみを取り出すことができる。この直流成分は入力信号ＶinであるＢＰＳＫ信号により伝送されるディジタル情報の“０”あるいは“１”のシンボルに対応する。このように図１のディジタル復調回路によれば、ＢＰＳＫ信号を復調してシンボル長が１ビットのディジタル情報を再生することができる。
【００３８】
図１３には、サンプリングモードにおける図４の回路のＶin＝ＶC0，ＶC1，ＩLの各波形の周波数スペクトルを示す。図１４には、同様に読み出しモードにおける図６の回路のＶout＝ＶC0，ＶC1，ＩLの各波形の周波数スペクトルを示す。図１３及び図１４のいずれにおいても、各波形は共振器１２の直列共振周波数に等しい2.00GHzで強いピークを示している。このように図１のディジタル復調回路は、Ｑの高い共振器１２を用いることにより高い周波数選択性を有するので、所望の搬送波周波数を有するディジタル位相変調信号のみを再生できることが分かる。
【００３９】
図１４においては、スペクトルのピークが共振器１２の並列共振周波数（2.04GHz）ではなく、直列共振周波数（2.00GHz）に現われている。この理由は、読み出しモードでは共振器１２の二つの端子のうち一方がグラウンド電位に接続され、他方も差動増幅器１８のフィードバック動作により実効的にグラウンド電位に接続されることによって、結果的に共振器１２の両端が短絡された状態に等しいためと考えられる。
【００４０】
このように本実施形態のディジタル復調回路では、第１の制御モード（サンプリングモード）においてＢＰＳＫ信号のようなディジタル位相変調信号に応じた電荷を共振器１２に蓄積してディジタル位相変調信号の積分を行う。次に、第２の制御モード（読み出しモード）において共振器１２の蓄積電荷を差動増幅器１８の入出力端子間に接続されたキャパシタ１９に移動させ、差動増幅器１８から共振器１２の蓄積電荷に対応した電圧信号、すなわち共振器１２により積分された信号の位相情報に応じた極性の直流成分を含む電圧信号を取り出す。
【００４１】
従って、差動増幅器１８の出力信号をローパスフィルタ２１に通して直流成分を抽出することにより、ディジタル位相変調信号の位相変化に対応した復調出力信号を得ることができる。すなわち、従来のディジタル復調回路で必要とした高周波帯の帯域選択用フィルタや中間周波数帯のチャネル選択フィルタ、あるいはダウンコンバータを用いることなく、非常に簡易な構成によってディジタル位相変調信号の復調を行うことが可能となる。
【００４２】
図１に示したディジタル復調回路は、図１５に示すような実装形態とすることも可能である。図１５においては、図１中の共振器１２以外の要素がモノリシックＩＣ化された復調用ＩＣ３０が設けられ、このＩＣ３０に外付け素子として共振器１２が接続された形態をとっている。復調用ＩＣ３０には図１中の共振器１２以外の全ての要素を含む必要は必ずしもなく、例えばスイッチ制御回路２０を復調用ＩＣ３０の外部に設けるなどの変形も可能である。
【００４３】
（第２の実施形態）  
図１６に示される本発明の第２の実施形態に係るディジタル復調回路は、例えば図１７に示すような４値直交位相シフトキーイング（ＱＰＳＫ：Quadrature Phase Shift Keying）信号を復調してディジタル情報を復調するために用いられる。ＱＰＳＫ信号は、図１７に示されるように伝送すべきディジタル情報の２ビットのシンボル“００”，“０１”，“１０”，“１１”に対応して搬送波の位相が変化するように変調が施されている。
【００４４】
図１６のディジタル復調回路は、第１の実施形態に係る図１のディジタル復調回路と同様の回路を単位復調回路としてＩチャネル及びＱチャネルの二組備え、信号入力端子１１に入力されるＱＰＳＫ信号が共通に入力される。すなわち、Ｉチャネルの単位復調回路は共振器１２Ａ、スイッチ１３Ａ〜１７Ａ、差動増幅器１８Ａ、キャパシタ１９Ａ、ローパスフィルタ２１Ａ及び信号出力端子２２Ａを有する。Ｑチャネルの単位復調回路は共振器１２Ｂ、スイッチ１３Ｂ〜１７Ｂ、差動増幅器１８Ｂ、キャパシタ１９Ｂ、ローパスフィルタ２１Ｂ及び信号出力端子２２Ｂを有する。
【００４５】
図１６のディジタル復調回路の基本動作は、図１のディジタル復調回路と同様である。すなわち、まずスイッチ制御回路２０からの制御信号によりスイッチ１３Ａと１３Ｂ、スイッチ１５Ａと１５Ｂ及びスイッチ１７Ａと１７Ｂをオンにし、スイッチ１４Ａと１４Ｂ及びスイッチ１６Ａと１６Ｂをオフとして、Ｉチャネル及びＱチャネルの単位復調回路を共にサンプリングモードにする。サンプリングモードでは、Ｉチャネル及びＱチャネルの単位復調回路は共に図４に示したと同様の等価回路で表される。
【００４６】
図１７に、サンプリングモードにおける入力信号Ｖinの波形を示す。図１８（ａ）（ｂ）（ｃ）（ｄ）に、入力信号Ｖin及び共振器１２に蓄えられる電荷ＱFBARの波形を示す。図１７及び図１８（ａ）（ｂ）（ｃ）（ｄ）に示したように、ＱＰＳＫ信号により伝送されるディジタル情報の２ビットのシンボル“００”，“０１”，“１０”，“１１”に対応して、入力信号Ｖinの波形の位相はπ／２ずつ変化する。入力信号Ｖinの周波数が共振器１２Ａ，１２Ｂの共振周波数に一致している場合、入力信号Ｖinによって共振器１２Ａ，１２Ｂが励振され、電荷ＱFBARの振幅は次第に増大する。共振器１２に蓄積される電荷ＱFBARの振幅変化の位相は、入力信号Ｖinと同様、ディジタル情報のシンボルに応じて位相がπ／２ずつ異なる。
【００４７】
電荷ＱFBARの振幅が十分大きくなった後、スイッチ制御回路２０からの制御信号によってスイッチ１５Ａ及び１５Ｂをオフにする。このときＩチャネルの単位復調回路とＱチャネルの単位復調回路とで、スイッチ１５Ａ及び１５Ｂをオフにするタイミングを搬送波の位相にしてπ／２に相当する時間だけずらす。
【００４８】
例えば、図１８にＴoff=Iで示したタイミングでＩチャネルの単位復調回路のスイッチ１５Ａをオフにし、Ｔoff=Qで示したタイミングでＱチャネルの単位復調回路のスイッチ１５Ｂをオフにする。これにより、共振器１２Ａ及び１２Ｂとグラウンド電位との間の接続は切り離される。この瞬間に共振器１２Ａ及び１２Ｂに蓄えられていた電荷は逃げ場所を失うため、共振器１２Ａ及び１２Ｂに保持される。従って、仮に共振器１２Ａ及び１２Ｂの圧電振動が減衰しても、一定の電荷が共振器１２Ａ及び１２Ｂに保持される。入力信号Ｖinの位相に対応するディジタル情報のシンボルが “００”，“０１”，“１０”，“１１”のいずれであったかに対応して、共振器１２Ａ及び１２Ｂに保持される電荷量はそれぞれ異なる。
【００４９】
Ｉチャネルの単位復調回路において、図１８中のＴoff-Iで示したタイミングでスイッチ１５Ａをオフにした場合、共振器１２Ａにはシンボル“００”に関しては負の電荷、シンボル“１１”に関しては正の電荷が残り、シンボル“０１”と“１０”に関しては電荷が残らない。一方、Ｑチャネルの単位復調回路において、図１８中のＴoff-Qで示したタイミングでスイッチ１５Ｂをオフにした場合、共振器１２Ｂにはシンボル“１０”に関しては負の電荷、シンボル“０１”に関しては正の電荷が残り、シンボル“００”と“１１”に関しては電荷が残らない。
【００５０】
この後、スイッチ制御回路２０からの制御信号によってスイッチ１３Ａ及び１３Ｂとスイッチ１７Ａ及び１７Ｂをオフにする。このとき共振器１２Ａ及び１２Ｂは両端が共に特定の電位から切り離され、絶対電位は決まらないままフローティング状態となるため、共振器１２Ａ及び１２Ｂには電荷（電位差）のみが残る。一方、キャパシタ１９Ａ及び１９Ｂは電荷ゼロの状態で開放される。
【００５１】
さらに、スイッチ制御回路２０からの制御信号によってスイッチ１４Ａ及び１４Ｂとスイッチ１６Ａ及び１６Ｂをオンにする。このときＩチャネル及びＱチャネルの単位復調回路は、共に読み出しモードとなる。読み出しモードでは、図６に示したと同様に共振器１２Ａ及び１２Ｂの図中左側の一端は、強制的にグラウンド電位に落とされる。共振器１２Ａ及び１２Ｂの右側の他端の電位も差動増幅器１８Ａ及び１８Ｂのフィードバックが正常に働いている限り、バーチャルグラウンド状態となり、グラウンド電位に等しくなる。すなわち、共振器１２Ａ及び１２Ｂの両端の電位差は実質ゼロとなり、共振器１２Ａ及び１２Ｂは電荷が蓄えられていない状態となる。
【００５２】
一方、共振器１２Ａ及び１２Ｂの図中右側の他端の電極に蓄えられていた電荷は他に逃げ場所がないため、キャパシタ１９Ａ及び１９Ｂにそれぞれ移動する。演算増幅器１８Ａ及び１８Ｂの出力には、キャパシタ１９Ａ及び１９Ｂに蓄えられた電荷に比例した電圧が出力される。従って、演算増幅器１８Ａ及び１８Ｂの出力をそれぞれローパスフィルタ２１Ａ及び２１Ｂに通すことによって、ディジタル情報のシンボル“００”，“０１”，“１０”あるいは“１１”に応じて異なる値の直流電圧が出力信号Ｖoutとして出力される。
【００５３】
図１９（ａ）は、“００”，“０１”，“１０”あるいは“１１”のシンボルに対応して得られる出力信号Ｖoutの直流電圧に対し、Ｉチャネルの単位復調回路で得られる出力電圧をＸ軸に、Ｑチャネルの単位復調回路で得られる出力電圧をＹ軸にプロットした、いわゆるコンスタレーションマップを示している。図１９（ｂ）は、上述したタイミングよりもスイッチをオフにするタイミングが位相にしてΔφに相当する分だけ遅れた場合のコンスタレーションマップである。このようにスイッチの切り替え時刻が多少ずれたとしても、コンスタレーション上における各シンボル間距離は互いに等しいまま保存されるため、ビットエラーレート（ＢＥＲ）には影響がないことが予想される。
【００５４】
図１６のディジタル復調回路はＱＰＳＫ信号に適用した例であるが、単位復調回路の数をさらに増やすことによって、１６ＱＡＭ（16 Quadrature Amplitude Modulation)、６４ＱＡＭなどの変調多値数のより多いディジタル位相変調信号を復調するためのディジタル復調回路にも拡張が可能であることは言うまでもない。
【００５５】
（第３の実施形態）  
次に、図２０を参照してディジタル復調回路を含む本発明の第３の実施形態に係る無線受信装置について説明する。図２０おいて、ディジタル位相変調信号波を受信するアンテナ３１からの受信信号は、まず低雑音増幅器（ＬＮＡ）３２により増幅される。低雑音増幅器３２の出力信号は、第１または第２の実施形態あるいは第２の実施形態を拡張した構成を持つディジタル復調回路３３に入力される。ディジタル復調回路３３の出力信号は、Ａ／Ｄ変換器（ＡＤＣ）３４によりディジタル信号に変換された後、ベースバンド処理回路３５に入力され、受信データが再生される。
【産業上の利用可能性】
【００５６】
本発明は、携帯電話のような単一周波数の搬送波を用い、変調方式に位相シフトキーイング（ＰＳＫ）を用いた無線通信システムの受信装置に用いることができる。
【図面の簡単な説明】
【００５７】
【図１】本発明の第１の実施形態に係るディジタル復調回路の回路図
【図２】ＢＰＳＫ（Binary Phase Shift Keying）信号波形の例を示す図
【図３】図１のディジタル復調回路の動作を示すタイミングチャート
【図４】図１のディジタル復調回路のサンプリングモード時の状態を示す等価回路図
【図５】図１のディジタル復調回路のサンプリングモードにおける入力信号波形及び共振器の蓄積電荷の波形を示す図
【図６】図１のディジタル復調回路の読み出しモード時の状態を示す等価回路図
【図７】図１のディジタル復調回路のサンプリングモード時の動作を調べるためのシミュレーション用の回路図
【図８】位相φ＝０の場合について回路シミュレーションにより得られたサンプリングモード時における図７の各部の波形を示す図
【図９】位相φ＝πの場合について回路シミュレーションにより得られたサンプリングモード時における図７の各部の波形を示す図
【図１０】図１のディジタル復調回路の読み出しモード時の動作を調べるためのシミュレーション用の回路図
【図１１】位相φ＝０の場合について回路シミュレーションにより得られた読み出しモード時における図１０の各部の波形を示す図
【図１２】位相φ＝πの場合について回路シミュレーションにより得られた読み出しモード時における図１０の各部の波形を示す図
【図１３】サンプリングモード時における回路シミュレーションにより得られた図７の各波形の周波数スペクトルを示す図
【図１４】読み出しモード時における回路シミュレーションにより得られた図１０の各波形の周波数スペクトルを示す図
【図１５】図１のディジタル復調回路の実装形態の例を示す図
【図１６】本発明の第２の実施形態に係るディジタル復調回路の回路図
【図１７】ＱＰＳＫ（Quadrature Phase Shift Keying）信号の波形の例を示す図
【図１８】図１のディジタル復調回路のサンプリングモードにおける入力信号波形及び共振器の蓄積電荷の波形を示す図
【図１９】“００”，“０１”，“１０”あるいは“１１”の２ビットのシンボルに対して得られる出力直流電圧に対してＩチャネルの出力電圧をＸ軸にＱチャネルの出力電圧をＹ軸にプロットしたコンスタレーションを示す図
【図２０】本発明の第３の実施形態に係る無線受信装置のブロック図
【符号の説明】
【００５８】
１１…信号入力端子；
１２…共振器；
１３〜１７…スイッチ；
１８…差動増幅器；
１９…キャパシタ；
２０…スイッチ制御回路；
２１…ローパスフィルタ；
２２…信号出力端子；
３０…復調用集積回路；
３１…アンテナ；
３２…低雑音増幅器；
３３…ディジタル復調回路；
３４…Ａ／Ｄ変換器；
３５…ベースバンド処理回路
【図１】
2006140619.tif 000003
【図２】
2006140619.tif 000004
【図３】
2006140619.tif 000005
【図４】
2006140619.tif 000006
【図５】
2006140619.tif 000007
【図６】
2006140619.tif 000008
【図７】
2006140619.tif 000009
【図８】
2006140619.tif 000010
【図９】
2006140619.tif 000011
【図１０】
2006140619.tif 000012
【図１１】
2006140619.tif 000013
【図１２】
2006140619.tif 000014
【図１３】
2006140619.tif 000015
【図１４】
2006140619.tif 000016
【図１５】
2006140619.tif 000017
【図１６】
2006140619.tif 000018
【図１７】
2006140619.tif 000019
【図１８】
2006140619.tif 000020
【図１９】
2006140619.tif 000021
【図２０】
2006140619.tif 000022