(57)【要約】【課題】プラズマディスプレイ装置及びその駆動方法において、階調表現能力を向上させることにある。【解決手段】本発明は、プラズマディスプレイ装置において、スキャン電極、サステイン電極、及び前記スキャン電極と前記サステイン電極に交差するように形成されたアドレス電極を有するプラズマディスプレイパネルと、１フレームの少なくとも一つのサブフィールドのアドレス期間の間の前記スキャン電極と前記サステイン電極との間の電圧差が、前記フレームの他のサブフィールドのアドレス期間の間の前記スキャン電極と前記サステイン電極との間の電圧差よりも大きくなるように駆動する駆動部と、を備える。【選択図】図１１ａ
2006350330.tif 000002
【特許請求の範囲】
【請求項１】
プラズマディスプレイ装置において、
スキャン電極、サステイン電極、及び前記スキャン電極と前記サステイン電極に交差するように形成されたアドレス電極を有するプラズマディスプレイパネルと、
１フレームの少なくとも一つのサブフィールドのアドレス期間の間の前記スキャン電極と前記サステイン電極との間の電圧差を、前記フレームの他のサブフィールドのアドレス期間の間の前記スキャン電極と前記サステイン電極との間の電圧差よりも大きくなるように供給する駆動部と、を備えることを特徴とするプラズマディスプレイ装置。
【請求項２】
前記駆動部は、前記少なくとも一つのサブフィールドでサステイン期間を除外させるように前記少なくとも一つのサブフィールドを制御することを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項３】
前記少なくとも一つのサブフィールドの任意のサステイン期間の間にサステインパルスを除外させるように、前記少なくとも一つのサブフィールドを制御することを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項４】
前記少なくとも一つのサブフィールドは、第１低階調サブフィールド乃至第３低階調サブフィールドのうち、最低階調加重値を有する低階調サブフィールドを含むことを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項５】
前記駆動部は、前記最低階調加重値を有する前記少なくとも一つのサブフィールドのリセット期間に供給されるリセット波形の大きさが、前記フレームの他のサブフィールドのリセット期間に供給されるリセット波形の大きさよりも大きくなるように制御することを特徴とする請求項４に記載のプラズマディスプレイ装置。
【請求項６】
前記駆動部は、前記少なくとも一つのサブフィールドのリセット期間の前にプリ-リセット期間を含ませるように、前記最低階調加重値を有する前記少なくとも一つのサブフィールドを制御することを特徴とする請求項４に記載のプラズマディスプレイ装置。
【請求項７】
前記駆動部は、前記プリ-リセット期間に前記スキャン電極に立ち下がり波形を供給し、前記プリ-リセット期間に前記サステイン電極には所定の正極性電圧を維持する波形を供給することを特徴とする請求項６に記載のプラズマディスプレイ装置。
【請求項８】
前記駆動部は、前記正極性電圧がサステイン電圧を含むことを特徴とする請求項７に記載のプラズマディスプレイ装置。
【請求項９】
前記駆動部は、リセット期間のセットアップ期間には前記スキャン電極に立ち上がり波形を印加し、前記リセット期間のセットダウン期間には前記立ち上がり波形のピーク電圧よりも低い正極性電圧から下降する立ち下がり波形を供給し、
前記駆動部は、前記セットアップ期間と前記セットダウン期間に前記スキャン電極に供給される前記立ち下がり波形の電圧が、所定電圧以上の期間の間には、前記所定電圧を前記サステイン電極に印加することを特徴とする請求項４に記載のプラズマディスプレイ装置。
【請求項１０】
前記所定電圧は、実質的にグラウンド電圧を含むことを特徴とする請求項９に記載のプラズマディスプレイ装置。
【請求項１１】
前記駆動部は、セットダウン波形が印加されるリセット期間のセットダウン期間及びスキャン波形が印加されるアドレス期間内に前記サステイン電極にバイアス電圧を印加し、前記バイアス電圧は、前記第１乃至第３低階調サブフィールドのうち、第１サブフィールドの間に前記サステイン電極に印加されることを特徴とする請求項４に記載のプラズマディスプレイ装置。
【請求項１２】
前記駆動部は、前記少なくとも一つのサブフィールドの前記バイアス電圧が前記他のサブフィールドの前記バイアス電圧よりも１.５〜２.５倍に大きくなるように制御し、前記少なくとも一つのサブフィールドの前記バイアス電圧は、前記第１乃至第３階調サブフィールドのうち、前記第１サブフィールドの間に前記サステイン電極に印加されることを特徴とする請求項１１に記載のプラズマディスプレイ装置。
【請求項１３】
前記駆動部は、前記少なくとも一つのサブフィールドの前記バイアス電圧が１５０Ｖ〜４００Ｖとなるように制御し、前記バイアス電圧は前記第１乃至第３低階調サブフィールドのうち、前記第１サブフィールドの間に前記サステイン電極に印加されることを特徴とする請求項１２に記載のプラズマディスプレイ装置。
【請求項１４】
前記駆動部は、前記バイアス電圧が略サステイン電圧となるように制御し、前記バイアス電圧は、前記第１乃至第３低階調サブフィールドのうちの一つで前記サステイン電極に印加されることを特徴とする請求項４に記載のプラズマディスプレイ装置。
【請求項１５】
前記駆動部は、前記第２低階調サブフィールドが第１低階調サブフィールドよりも高い階調加重値を有するように制御し、前記第２低階調サブフィールドで前記サステイン電極に印加されるバイアス電圧が、前記第１低階調サブフィールドで前記サステイン電極に印加されるバイアス電圧よりも高いことを特徴とする請求項４に記載のプラズマディスプレイ装置。
【請求項１６】
前記駆動部は、前記低階調サブフィールドの間に前記サステイン電極に印加されるバイアス電圧と前記スキャン電極に印加されるスキャンバイアス電圧との間の電圧差が、他のサブフィールドの間に前記サステイン電極に印加されるバイアス電圧と前記スキャン電極に印加されるスキャンバイアス電圧との間の電圧差よりも大きくなるように制御することを特徴とする請求項４に記載のプラズマディスプレイ装置。
【請求項１７】
前記駆動部は、前記低階調サブフィールドの間に前記サステイン電極に供給されるバイアス電圧と、前記スキャン電極に供給されるスキャン基準電圧との間の電圧差が、サステイン電圧よりも１.５倍以上に大きくなるように制御することを特徴とする請求項１６に記載のプラズマディスプレイ装置。
【請求項１８】
前記駆動部は、前記低階調サブフィールドの間に前記サステイン電極に供給されるバイアス電圧と、前記スキャン電極に供給されるスキャン基準電圧との間の電圧差が、２５０Ｖ以上となるように制御することを特徴とする請求項１６に記載のプラズマディスプレイ装置。
【請求項１９】
前記駆動部は、前記第２低階調サブフィールドが前記第１低階調サブフィールドの階調加重値よりも大きい階調加重値を有するように制御し、前記第２低階調サブフィールドの間に前記サステイン電極に供給されるバイアス電圧と前記スキャン電極に供給されるスキャン基準電圧との間の電圧差は、前記第１低階調サブフィールドの前記サステイン電極に供給されるバイアス電圧と前記スキャン電極に供給されるスキャン基準電圧との間の電圧差よりも大きいことを特徴とする請求項４に記載のプラズマディスプレイ装置。
【請求項２０】
前記駆動部は、前記低階調サブフィールドで前記アドレス電極にデータ波形が印加された後、次のサブフィールドのリセット期間に前記アドレス電極に立ち上がり波形が印加される間に自己-消去防止波形を供給することを特徴とする請求項４に記載のプラズマディスプレイ装置。
【請求項２１】
前記駆動部は、前記自己-消去防止波形が前記スキャン電極に供給される立ち上がり波形と前記サステイン電極に供給される所定の正極性電圧の波形とを含むように制御することを特徴とする請求項２０に記載のプラズマディスプレイ装置。
【請求項２２】
前記駆動部は、複数のサブフィールドで自己−消去防止波形を印加する場合に、各サブフィールドにおける自己-消去防止波形が何れも同一であるように制御することを特徴とする請求項２０に記載のプラズマディスプレイ装置。
【請求項２３】
前記駆動部は、前記自己-消去防止波形の前記正極性電圧が、所定の電圧よりは高く、サステイン電圧よりは低くなるように制御することを特徴とする請求項２２に記載のプラズマディスプレイ装置。
【請求項２４】
前記所定電圧は、グラウンド電圧を含むことを特徴とする請求項２３に記載のプラズマディスプレイ装置。
【請求項２５】
前記駆動部は、前記正極性電圧が前記少なくとも一つのサブフィールドで前記サステイン電極に供給されるバイアス電圧の約１/２となるように制御することを特徴とする請求項２３に記載のプラズマディスプレイ装置。
【請求項２６】
前記駆動部は、前記フレームのサブフィールドのうち、前記一つの低階調サブフィールドに連続し、これより時間的に遅いサブフィールドでは各リセット期間に前記スキャン電極に複数のリセット波形を供給することを特徴とする請求項４に記載のプラズマディスプレイ装置。
【請求項２７】
前記駆動部は、複数以上のサブフィールドでリセット期間にスキャン電極に供給されるリセット波形の個数が、前記フレームのサブフィールドのうち、前記一つの低階調サブフィールドに連続し、これより時間的に遅い一つ以上のサブフィールドで互いに異なるように制御することを特徴とする請求項２６に記載のプラズマディスプレイ装置。
【請求項２８】
前記駆動部は、前記リセット期間に前記スキャン電極に供給されるリセット波形の個数が、前記フレームのサブフィールドのうち、一つの低階調サブフィールドに連続し、これより時間的に遅いサブフィールドでは同一となるように制御することを特徴とする請求項２６に記載のプラズマディスプレイ装置。
【請求項２９】
前記駆動部は、前記フレームのサブフィールドのうち、前記一つの低階調サブフィールドに連続し、これより時間的に遅いサブフィールドでは前記リセット期間が、スキャン電極にそれぞれ一つのリセット波形が供給される第１リセット期間と第２リセット期間とを含むように制御することを特徴とする請求項２６に記載のプラズマディスプレイ装置。
【請求項３０】
前記第１リセット期間の間に、前記駆動部は、所定レベルから次第に上昇した後、このように上昇する波形のピークから前記所定レベルまで下降する前記波形を前記スキャン電極に供給する一方、前記サステイン電極には前記所定レベルの電圧を維持する波形を印加することを特徴とする請求項２９に記載のプラズマディスプレイ装置。
【請求項３１】
前記所定電圧は、グラウンドレベルを含むことを特徴とする請求項３０に記載のプラズマディスプレイ装置。
【請求項３２】
前記第２リセット期間の間に、前記駆動部は所定レベルから次第に上昇し、このように上昇する波形のピークから前記所定レベルまで下降した後、下降する前記波形を前記スキャン電極に印加する一方、前記所定レベルの電圧を維持する波形を前記サステイン電極に供給することを特徴とする請求項２９に記載のプラズマディスプレイ装置。
【請求項３３】
前記所定電圧は、グラウンドレベルを含むことを特徴とする請求項３２に記載のプラズマディスプレイ装置。
【請求項３４】
前記第１リセット期間と前記第２リセット期間との間に前記第１リセット期間における放電セル内の壁電荷の分布を反転させる壁電荷反転期間が含まれることを特徴とする請求項２９に記載のプラズマディスプレイ装置。
【請求項３５】
前記壁電荷反転期間に、前記駆動部は、所定レベルから下降する立ち下がり波形を前記スキャン電極に供給し、所定の正極性電圧を維持する波形を前記サステイン電極に供給することを特徴とする請求項３４に記載のプラズマディスプレイ装置。
【請求項３６】
前記正極性電圧は、サステイン電圧を含むことを特徴とする請求項３５に記載のプラズマディスプレイ装置。
【請求項３７】
前記駆動部は、前記フレームの前記低階調サブフィールドでは第１スキャン基準電圧を前記スキャン電極に印加し、前記フレームの他のサブフィールドでは第２スキャン基準電圧を前記スキャン電極に印加し、前記第１スキャン基準電圧は、前記第２スキャン基準電圧よりも低いことを特徴とする請求項４に記載のプラズマディスプレイ装置。
【請求項３８】
前記駆動部は、前記フレームのサブフィールドのうちの低階調サブフィールドで前記スキャン電極に第１負極性スキャンパルスを供給し、前記フレームのサブフィールドのうちの他のサブフィールドで前記スキャン電極に第２負極性スキャンパルスを供給し、前記第１負極性スキャンパルスは、前記第２負極性スキャンパルスよりも低いことを特徴とする請求項４に記載のプラズマディスプレイ装置。
【請求項３９】
前記駆動部は、前記フレームのサブフィールドのうちの前記低階調サブフィールドで前記アドレス電極に供給されるデータ波形の大きさが、前記フレームのサブフィールドのうちの他のサブフィールドで前記アドレス電極に供給されるデータ波形の大きさよりも大きくなるように制御することを特徴とする請求項４に記載のプラズマディスプレイ装置。
【請求項４０】
スキャン電極、サステイン電極、及び前記スキャン電極と前記サステイン電極に交差するように形成されたアドレス電極を有するプラズマディスプレイパネルの駆動方法において、前記方法は、
前記スキャン電極、前記サステイン電極及び前記アドレス電極のそれぞれにパルスを供給する段階
を含み、
１フレームの少なくとも一つのサブフィールドのアドレス期間の間の前記スキャン電極と前記サステイン電極との間の電圧差は、前記フレームの他のサブフィールドのアドレス期間の間の前記スキャン電極と前記サステイン電極との間の電圧差よりも大きくなるように前記パルスを供給することを特徴とするプラズマディスプレイパネルの駆動方法 。
【請求項４１】
プラズマディスプレイ装置において、
スキャン電極、サステイン電極及びアドレス電極を有するプラズマディスプレイパネルと、
前記スキャン電極、前記サステイン電極及び前記アドレス電極のそれぞれに波形を供給する駆動回路と、前記駆動回路は１フレームの少なくとも一つのサブフィールドのアドレス期間の前記スキャン電極と前記サステイン電極との間の電圧差を、前記フレームの他のサブフィールドのアドレス期間の前記スキャン電極と前記アドレス電極との間の電圧差よりも大きくなるように前記波形を供給することを特徴とするプラズマディスプレイ装置。
【請求項４２】
前記駆動回路は、前記少なくとも一つのサブフィールドの任意のサステイン期間でサステインパルスを除外するように前記少なくとも一つのサブフィールドを制御することを特徴とする請求項４１に記載のプラズマディスプレイ装置。
【請求項４３】
前記駆動回路は、前記少なくとも一つのサブフィールドでサステイン期間を除外し、前記他のサブフィールドがサステイン期間を含むように前記少なくとも一つのサブフィールドを制御することを特徴とする請求項４１に記載のプラズマディスプレイ装置。
【請求項４４】
前記少なくとも一つのサブフィールドは、前記フレームの複数のサブフィールドのうちの低階調加重値を有するサブフィールドを含むことを特徴とする請求項４１に記載のプラズマディスプレイ装置。
【請求項４５】
スキャン電極、サステイン電極、及び前記スキャン電極と前記サステイン電極に交差するように形成されたアドレス電極を有するプラズマディスプレイパネルの駆動方法において、前記方法は、
前記スキャン電極、前記サステイン電極及び前記アドレス電極のそれぞれに波形を印加する段階
を含み、
１フレームの少なくとも一つのサブフィールドのアドレス期間の間の前記スキャン電極と前記アドレス電極との間の電圧差が、前記フレームの他のサブフィールドのアドレス期間の間の前記スキャン電極と前記アドレス電極との間の電圧差よりも大きくなるように前記パルスを供給することを特徴とするプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルに関する。より詳細には、本発明は、プラズマディスプレイパネルにおける階調表現能力の向上に関する。
【背景技術】
【０００２】
通常、プラズマディスプレイパネルは、前面パネルと後面パネルとの間に形成された隔壁が一つの単位セルをなすものであって、各セル内にはネオン（Ｎｅ）、ヘリウム（Ｈｅ）またはネオン（Ｎｅ）及びヘリウム（Ｈｅ）の混合気体のような主放電気体と少量のキセノンを含有する不活性ガスが充填されている。高周波電圧により放電される場合、不活性ガスは真空紫外線を発生し、隔壁間に形成された蛍光体を発光させて画像が具現される。このようなプラズマディスプレイパネルは、軽量かつ薄型の構成が可能であるため、次世代の表示装置として脚光を浴びている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来のプラズマディスプレイパネルにおいては、階調表現能力において改善すべき課題がある。
本発明は、上記した従来技術の問題点に鑑みてなされたものであって、その目的とするところは、階調表現能力を向上し得るプラズマディスプレイ装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【０００４】
本発明の例示的な構成に係るプラズマディスプレイ装置は、複数のスキャン電極、複数のサステイン電極、及び前記スキャン電極と前記サステイン電極に交差するように形成された複数のアドレス電極を有するプラズマディスプレイパネルを含むことができる。前記スキャン電極、前記サステイン電極及び前記アドレス電極を駆動するための駆動部がさらに提供されることができる。さらに、駆動パルス制御部は、１フレームの少なくとも一つのサブフィールドのアドレス期間の間の前記スキャン電極と前記サステイン電極との間の電圧差または前記スキャン電極と前記アドレス電極との間の電圧差が、前記フレームの他のサブフィールドのアドレス期間の間の前記スキャン電極と前記サステイン電極との間の電圧差または前記スキャン電極と前記アドレス電極との間の電圧差よりも大きくなるように前記駆動部を制御できる。
【０００５】
１フレームの少なくとも一つのサブフィールドのアドレス期間の間の前記スキャン電極と前記サステイン電極との間の電圧差または前記スキャン電極と前記アドレス電極との間の電圧差は、前記フレームの他のサブフィールドのアドレス期間の間の前記スキャン電極と前記サステイン電極との間の電圧差または前記スキャン電極と前記アドレス電極との間の電圧差よりも大きくなることができる。
【０００６】
本発明の実施形態は、小数の階調を表現できるサブフィールドを提供することによって、階調表現力を増加させ、ハーフトーンノイズを減少させることができる。前記サブフィールドはサステイン期間を含まないか、そのサステイン期間でスキャンパルス（または信号または波形）が供給されず、このようなサブフィールドでサステイン電極Ｚとスキャン電極Ｙとの間の電圧差またはスキャン電極Ｙとアドレス電極Ｘとの間の電圧差が、他のサブフィールドでのサステイン電極Ｚとスキャン電極Ｙとの間の電圧差またはスキャン電極Ｙとアドレス電極Ｘとの間の電圧差よりも大きくなるように設定される。
【発明の効果】
【０００７】
本発明によれば、サステイン電極Ｚとスキャン電極Ｙとの間の電圧差またはスキャン電極Ｙとアドレス電極Ｘとの間の電圧差を調節し、低階調サブフィールドでサステイン期間にサステインパルス（または信号または波形）を供給しないか、または最低階調を表現するための低階調サブフィールドでサステイン期間を含まないようにすることで、画質の劣化を防止できるという効果を奏する。
【発明を実施するための最良の形態】
【０００８】
本発明の好適な実施形態を図面を参照しながら、詳細に説明する。
【０００９】
図１は、例示的な構成に係るプラズマディスプレイパネルの構造を示す概略図である。他の構成もまた可能である。
【００１０】
図１に示すように、プラズマディスプレイパネルは、互いに一定間隔だけ離隔されて結合されている前面パネル１００と後面パネル１１０を含む。前面パネル１００は表示面である前面グラス１０１、及び前面グラス１０１上に維持電極対として配列されたスキャン電極１０２とサステイン電極１０３を含む。後面パネル１１０は、プラズマディスプレイ装置の後面を提供する後面グラス１１１、及び前記サステイン電極対と交差するように後面グラス１１１上に配列されたアドレス電極１１３を含む。
【００１１】
前面パネル１００は、それぞれの対が一つの放電セルで互いに放電させ、セルの発光を維持するためのスキャン電極１０２及びサステイン電極１０３を有する複数対の維持電極対を含む。ここで、スキャン電極１０２及びサステイン電極１０３のそれぞれは、透明なＩＴＯ物質で形成された透明電極「ａ」と、金属材質で形成されたバス電極「ｂ」を含む。前面パネル１００に含まれているスキャン電極とサステイン電極は対をなす。スキャン電極１０２及びサステイン電極１０３は、放電電流を制限し、電極対どうしを絶縁させる一つ以上の上部誘電体層１０４により覆われ、上部誘電体層１０４の上面には、放電条件を容易にするために、酸化マグネシウム（ＭｇＯ）を蒸着した保護層１０５が形成される。
【００１２】
後面パネル１１０は、複数の放電空間（すなわち、放電セル）を形成させるためのストライプタイプ（またはウェルタイプ）の隔壁１１２が平行を維持して配列される。また、アドレス放電を行って真空紫外線を発生させる複数のアドレス電極１１３が隔壁１１２に対して平行に配置される。後面パネル１１０の上面側には、アドレス放電時に画像を表示するための可視光線を放出するＲ、Ｇ、Ｂ蛍光体１１４が塗布される。アドレス電極１１３と蛍光体１１４との間には、アドレス電極１１３を保護するための下部誘電体層１１５が形成される。
【００１３】
このようなプラズマディスプレイパネルの駆動方法に係る駆動波形を図２に示す。
【００１４】
図２は、例示的な構成に係るプラズマディスプレイパネルの駆動波形を例示する図である。
【００１５】
図２に示すように、プラズマディスプレイパネルは、全てのセルを初期化させるためのリセット期間、放電するセルを選択するためのアドレス期間、選択されたセルの放電を維持させるためのサステイン期間及び放電されたセル内の壁電荷を消去するための消去期間に分けて駆動されることができる。
【００１６】
リセット期間のセットアップ期間（ａ）には、全てのスキャン電極に上昇ランプ（ｒａｍｐ-ｕｐ）波形が同時に印加され得る。この上昇ランプ波形により全画面の放電セル内には弱い暗放電が起こる。このセットアップ放電によりアドレス電極とサステイン電極には、正極性壁電荷が蓄積され、スキャン電極には負極性の壁電荷が蓄積される。
【００１７】
リセット期間のセットダウン期間（ｂ）には、上昇ランプ波形が供給された後、下降ランプ波形がセル内に弱い消去放電を起こすことができる。この下降ランプ波形は、上昇ランプ波形のピーク電圧よりも低い正極性電圧からグラウンド電圧以下の所定電圧まで低下し（減少し）得る。この下降ランプ波形はスキャン電極に過度に形成された壁電荷を十分に消去させる。結局、セットダウン放電により壁電荷がセルに均一に残留するようになり、アドレス放電が安定して発生する。
【００１８】
アドレス期間（ｃ），（ｄ）には、負極性スキャンパルス（または信号または波形）がスキャン電極に順次印加されると同時に、スキャンパルスに同期されてアドレス電極に正極性データパルス（または信号または波形）が印加される。このスキャンパルスとデータパルスとの電圧差とリセット期間に生成された壁電圧が加わって、データパルスが印加される放電セル内にはアドレス放電が発生する。アドレス放電により選択されたセル内にはサステイン電圧Ｖｓが印加される際に放電を発生させる程度の壁電荷が形成される。サステイン電極には、セットダウン期間とアドレス期間の間にスキャン電極との電圧差を縮めて、スキャン電極との誤放電が発生しないように正極性電圧Ｖｚが供給される。
【００１９】
サステイン期間には、スキャン電極とサステイン電極に交番的にサステインパルス（または信号または波形）ＳＵＳが印加される。アドレス放電により選択されたセルは、セル内の壁電圧とサステインパルスが加わって、サステインパルスが印加される度にスキャン電極とサステイン電極との間にサステイン放電（すなわち、表示放電）が発生する。
【００２０】
サステイン放電が完了した後、小さいパルス幅と低い電圧レベルを有する消去ランプ波形（Ｒａｍｐ-ｅｒｓ）がサステイン電極に供給され、全画面を構成するセルに残留する壁電荷を消去させるようになる。
【００２１】
このような駆動波形により駆動されるプラズマディスプレイパネルにおいて画像の階調を表現する方法を図３に示す。
【００２２】
図３は、例示的な構成に係るプラズマディスプレイパネルにおいて階調を表現する方法を示す図である。
【００２３】
図３に示すように、プラズマディスプレイパネルの画像の階調を表現する方法において、１フレームは発光回数の異なる複数のサブフィールドに分けられ、各サブフィールドはまた全てのセルを初期化させるためのリセット期間ＲＰＤ、放電されるセルを選択するためのアドレス期間ＡＰＤ及び放電回数によって階調を表現するサステイン期間ＳＰＤに分けられる。例えば、２５６階調で画像を表示しようとする場合に、１/６０秒に当たるフレーム期間（１６.６７ｍｓ）は、図３のように、８個のサブフィールド（ＳＦ１〜ＳＦ８）に分けられ、８個のサブフィールド（ＳＦ１〜ＳＦ８）のそれぞれは、リセット期間、アドレス期間及びサステイン期間にさらに分けられる。
【００２４】
各サブフィールドのリセット期間及びアドレス期間は、各サブフィールドごとに同一である。放電されるセルを選択するためのアドレス放電は、アドレス電極とスキャン電極である透明電極との間の電圧差により発生する。サステイン期間は、各サブフィールドで２ｎ（但し、ｎ=０、１、２、３、４、５、６、７）の割合で増加する。このように、各サブフィールドでサステイン期間が異なるため、各サブフィールドのサステイン期間（すなわち、サステイン放電回数）を調節して画像の階調を表現することになる。
【００２５】
画像の階調を表現する方法の例を図４に示す。特に、図４は、図３の画像階調表現方法によって画像の階調を表現する例を説明するための図である。
【００２６】
図３に示した画像階調を表現する方法において、階調０を具現するには、全てのサブフィールド、例えば図４のように、第１サブフィールドから第８サブフィールドまでのサブフィールドを選択しない。すなわち、第１サブフィールドから第８サブフィールドまでのサブフィールドでデータパルスを供給しない。ここで、階調１を具現するためには、最低階調加重値を有する最初のサブフィールド、すなわち第１サブフィールドを選択する。すなわち、第１サブフィールドでデータパルス（または信号または波形）を供給する。このような方法により階調３を具現するためには、第１サブフィールドと第２サブフィールドでデータパルスを供給し、２５５階調を表現するためには、全てのサブフィールド、すなわち第１サブフィールドから第８サブフィールドまでのサブフィールドでデータパルスを供給する。ここで、０表示は該当サブフィールドでデータパルスが供給されることを意味し、Ｘ表示は該当サブフィールドでデータパルスが供給されないことを意味する。
【００２７】
このような画像の階調を表現する方法において、表現可能な階調は何れも整数で決定される。すなわち、表現可能な階調は０、１、２、３などである。したがって、０と１との間の階調（すなわち、小数の階調）を表現するためには、誤差拡散法またはディザリング法のようなハーフトーン補正方法を用いた。しかし、このような方法は、複雑なプログラムを必要とし、このような誤差拡散やディザリングなどのハーフトーン補正時にノイズが発生して、画質が悪化するという問題点がある。このように画質が悪化する問題は、具現される画像の階調が相対的に低い低階調でさらに深刻になる。
【００２８】
したがって、前述したような、誤差拡散またはディザリングといったハーフトーン補正処理を単純化させるために、サステイン期間で供給されるサステインパルス（または信号または波形）の個数を調節する方法が用いられる。
【００２９】
このように低階調における画質を向上させるために、サステイン期間で供給されるパルスの個数を調節する方法を図５に示す。
【００３０】
図５は、例示的な構成に係る低階調における画質を改善するために、サステイン期間に供給されるサステインパルス（または信号または波形）の個数を調節する方法を説明するための駆動波形図である。他の構成もまた可能である。
【００３１】
図５に示すように、低階調における画質を改善するために、サステイン期間に供給されるサステインパルスの個数を最小化した。例えば、スキャン電極Ｙに供給されるサステインパルスを１個に設定し、サステイン電極Ｚに供給されるサステインパルスの個数をまた１個に設定する。すなわち、サステイン期間で供給されるサステインパルスの個数を最小に設定して最低階調（すなわち、小数の階調）を表現できる最低階調サブフィールドを設定することで、低階調における階調表現をより細かくした。
【００３２】
このような場合に、階調表現に影響を与えられる放電は、アドレス期間で発生するアドレス放電とサステイン期間で発生するサステイン放電である。このような放電により発生した光が外部に発散されて階調を表現する。すなわち、前述した図５のような駆動波形における階調は、アドレス放電とサステイン放電により発生する光によって決定される。このように階調に影響を与える放電を図６に示す。
【００３３】
図６は、図５に示した駆動波形を用いる際に階調表現に影響を与える放電の例示的な配列を説明するための図である。
【００３４】
図６を参照すれば、図５の駆動波形の部分Ａでは、アドレス期間においてスキャン電極Ｙとアドレス電極Ｘとの間でアドレス放電が発生する。一方、部分Ｂではサステイン期間においてスキャン電極Ｙとサステイン電極Ｚとの間でサステイン放電が発生する。図５の駆動波形では、リセット期間におけるリセット放電によっても放電が発生するが、プラズマディスプレイパネルの全ての放電セル内でリセット放電が発生するため、このようなリセット放電により発生する光は、階調表現には影響を与えない。
【００３５】
前述した図５の駆動波形を用いて階調１以下の階調を表現する方法の一例を図７に示す。
【００３６】
特に、図７は、例示的な構成に係る図５の駆動波形を用いることで、階調１以下の階調を表現する方法を説明するための図である。
【００３７】
図７を参照すれば、図５の駆動波形により具現される光が、階調２を具現する光であると仮定すれば、プラズマディスプレイパネル上で計１６個の放電セルからなる領域において０.５の階調を表現しようとする場合に、オフされる放電セルＣとオンされる放電セルＤの個数を調節して、全体として０.５の階調を表現した。ここで、図５の駆動波形により具現される光を、階調２を具現する光であると仮定した理由は、説明の便宜上、一つのサステインパルス（または信号または波形）が階調１を具現すると仮定したからである。すなわち、図５の駆動波形では２個のサステインパルス（または信号または波形）が供給されるため、全体として２の階調を表現する。
【００３８】
例えば、符号７００に示されている領域（すなわち、４つの放電セルを含む領域）において、計３個の放電セルをオフさせ、１個の放電セルはオンさせることで、符号７００の領域で発生する全ての光は階調２を具現するための光となる。したがって、符号７００の領域のそれぞれの放電セルは、０.５階調を表現するものと見られる。このような方法は、人の目の錯視現象を利用したものであって、前述したハーフトーン技法の一つである。
【００３９】
低階調における画質をさらに改善するために、サステイン期間で供給されるサステインパルス（または信号または波形）の個数を１つにする方法が提案され得る。このような方法は、図８に示す。
【００４０】
特に、図８は、例示的な構成に係る低階調における画質を改善するために、一つのサステインパルス（または信号または波形）がサステイン期間に供給される駆動波形を説明するための図である。
【００４１】
特に、図８は、低階調における画質をさらに改善するために、プラズマディスプレイパネルの駆動方法において１サステイン期間に供給される一つのサステインパルス（または信号または波形）を示す。図８の部分Ｅに示すように、アドレス期間にスキャン電極Ｙとアドレス電極Ｘとの間でアドレス放電が発生し、Ｆ領域ではサステイン期間にスキャン電極Ｙとサステイン電極Ｚとの間でサステイン放電が発生する。図８のＦ領域では、図５の部分Ｂとは異なり、スキャン電極Ｙまたはサステイン電極Ｚの何れか一方の電極に供給される一つのサステインパルスにより放電が発生する。
【００４２】
換言すれば、図８の駆動波形は、スキャン電極Ｙまたはサステイン電極Ｚの何れかに１個のサステインパルスが供給されるように設定する。すなわち、サステイン期間で供給されるサステインパルスの個数を、図５に比べて１個に減らして最低階調を表現できる最低階調サブフィールドを設定することで、低階調における階調表現をさらに細かくする。
【００４３】
図８の駆動波形を用いて、階調１以下の階調を表現する方法を図９に示す。
【００４４】
特に、図９は、例示的な構成に係る図８の駆動波形を用いて階調１以下の階調を表現する方法を説明するための放電セルの平面図である。他の構成もまた可能である。
【００４５】
特に、図９は図８の駆動波形により具現される光が階調１を具現すれば、プラズマディスプレイパネル上に計１６個の放電セルからなる領域で０.２５の階調を表現できることを示している。ターン-オフ放電セルＧとターン-オン放電セルＨの個数を調節して、領域内の放電全体にかけて０.２５の階調を表現する。ここで、図８の駆動波形により具現される光を、階調１を具現する光であると仮定した理由は、説明の便宜上、一つのサステインパルス（または信号または波形）が階調１を具現すると仮定したからである。すなわち、図８の駆動波形では１個のサステインパルスが供給されるため、全体として１の階調を表現する。
【００４６】
例えば、符号９００の領域でのように４個の放電セルからなる領域で計３個の放電セルをターン-オフさせ、１個の放電セルはターン-オンさせると、符号９００の領域で発生する全ての光は、階調１を具現するための光になる。したがって、符号９００の領域のそれぞれの放電セルは、０.２５階調を表現するものと見られる。
【００４７】
しかし、このような方法は、映像の境界部分で画質が滲むなどのハーフトーンノイズが発生して、ターン-オン放電セルとターン-オフ放電セルの輝度差が相対的に大きく、ターン-オフ放電セルの個数に比べて、ターン-オン放電セルの個数が少ないため、画質が悪化するという問題点がある。
【００４８】
本発明の実施形態に係るプラズマディスプレイ装置及びその駆動方法を以下に説明する。
【００４９】
図１０は、本発明の実施形態に係るプラズマディスプレイ装置のブロック図である。本発明の範囲内で他の実施形態及び構成もまた可能である。
【００５０】
本発明の例示的な実施形態に係るプラズマディスプレイ装置は、スキャン電極Ｙ１〜Ｙｎとサステイン電極Ｚ、及び前記スキャン電極及びサステイン電極Ｚと交差する複数のアドレス電極Ｘ１〜Ｘmを含むプラズマディスプレイパネル１０００を含むことができる。このプラズマディスプレイパネル１０００は、それぞれ少なくとも一つのサブフィールドからなる少なくとも１フレームで構成された画像をディスプレイできる。駆動パルス（または信号または波形）がリセット期間、アドレス期間及びサステイン期間にアドレス電極Ｘ１〜Ｘm、スキャン電極Ｙ１〜Ｙｎ及びサステイン電極Ｚに印加されることができる。前記プラズマディスプレイ装置は、プラズマディスプレイパネル１０００に形成されたアドレス電極Ｘ１〜Ｘmにデータを供給するためのデータ駆動部１００２、スキャン電極Ｙ１〜Ｙｎを駆動するためのスキャン駆動部１００３、共通電極であるサステイン電極Ｚを駆動するためのサステイン電極駆動部１００４、プラズマディスプレイパネル１０００の駆動時にスキャン駆動部１００４とサステイン電極駆動部１００１を制御するための駆動パルス制御部１００１、及びそれぞれの駆動部１００２、１００３、１００４に必要な駆動電圧を供給するための駆動電圧発生部１００５をさらに含むことができる。
【００５１】
前記プラズマディスプレイパネル１０００は、前面パネル（図示せず）と後面パネル（図示せず）が一定の間隔をおいて合着され、複数の電極、例えばスキャン電極Ｙ１〜Ｙｎ及びサステイン電極Ｚが対をなして形成され、またスキャン電極Ｙ１〜Ｙｎ及びサステイン電極Ｚと交差するようにアドレス電極Ｘ１〜Ｘmが形成される。
【００５２】
データ駆動部１００２には、図示しない逆ガンマ補正回路（図１０に示す）、誤差拡散回路などにより逆ガンマ補正及び誤差拡散された後、サブフィールドマッピング回路により各サブフィールドにマップピングされたデータが供給される。このようなデータ駆動部１００２は、駆動パルス制御部１００１の制御によって供給されたデータをアドレス電極Ｘ１〜Ｘmに供給することになる。
【００５３】
スキャン駆動部１００３は、駆動パルス制御部１００１の制御下に、リセット期間の間にリセットパルス、例えば上昇ランプ波形（Ｒａｍｐ−ｕｐ）と下降ランプ波形（Ｒａｍｐ−ｄｏｗｎ）を含むリセットパルス（または信号または波形）をスキャン電極Ｙ１〜Ｙｎに供給（または印加）する。また、スキャン駆動部１００３は、アドレス期間の間にスキャン電圧-Ｖｙのスキャンパルス（または信号または波形）Ｓｐをスキャン電極Ｙ１〜Ｙｎに順次供給（または印加）し、サステイン期間の間にはサステインパルス（または信号または波形）ＳＵＳをスキャン電極Ｙ１〜Ｙｎに供給する。
【００５４】
サステイン電極駆動部１００４は、駆動パルス制御部１００１の制御下に、下降ランプ波形が発生される期間またはアドレス期間中の一つ以上の期間の間に正極性のバイアス電圧Ｖｚをサステイン電極Ｚに供給（または印加）し、サステイン期間の間にスキャン駆動部１００３と交互に動作してサステインパルスＳＵＳをサステイン電極Ｚに供給するようになる。
【００５５】
駆動パルス制御部１００１は、リセット期間、アドレス期間、サステイン期間でデータ駆動部１００２、スキャン駆動部１００３及びサステイン電極駆動部１００４の動作タイミングと同期化を制御するための所定の制御信号を発生し、その制御信号をそれぞれデータ駆動部１００２、スキャン駆動部１００３及びサステイン電極駆動部１００４に供給（または印加）することで、データ駆動部１００２、スキャン駆動部１００３及びサステイン電極駆動部１００４を制御する。特に、駆動パルス制御部１００１は、フレームのサブフィールドのうちの一つ以上のサブフィールドで前述したスキャン駆動部１００３とサステイン電極駆動部１００４を制御して、フレームのサブフィールドのうちの一つ以上のサブフィールドで、アドレス期間の間のスキャン電極Ｙとサステイン電極Ｚとの間の電圧差、またはスキャン電極Ｙとアドレス電極Ｘとの間の電圧差が、他のサブフィールドでアドレス期間の間のスキャン電極Ｙとサステイン電極Ｚと間の電圧差、またはスキャン電極Ｙとアドレス電極Ｘとの間の電圧よりも大きくする。ここで、より好ましくは、このような駆動パルス制御部１００１がアドレス期間の間のスキャン電極Ｙとサステイン電極Ｚとの間の電圧差、またはスキャン電極Ｙとアドレス電極Ｘとの間の電圧差が、他のサブフィールドでアドレス期間の間のスキャン電極Ｙとサステイン電極Ｚとの間の電圧差、またはスキャン電極Ｙとアドレス電極Ｘとの間の電圧差よりも大きくなるサブフィールドでは、サステイン期間を除外するか（すなわち、サステイン期間を含まないか）、またはサステインパルスを除外しながらサステイン期間を含む（すなわち、サステインパルスが供給されない）低階調サブフィールドである。
【００５６】
駆動電圧発生部１００５は、セットアップ電圧Ｖｓｅｔｕｐ、スキャン基準電圧Ｖｓｃ、負極性スキャン電圧-Ｖｙ、サステイン電圧Ｖｓ、データ電圧Ｖｄなどを発生する。このような駆動電圧は、放電ガスの組成や放電セルの構造によって異なることができる。
【００５７】
このように構成されたプラズマディスプレイ装置の機能については、装置の駆動方法を参照することでさらに明確にできる。
【００５８】
本発明の例示的な実施形態に係るこのように構成されたプラズマディスプレイ装置の駆動方法を以下に説明する。
【００５９】
＜第１実施形態＞
図１１ａ及び図１１ｂは、本発明の第１実施形態に係るプラズマディスプレイパネルを説明するための駆動波形図である。本発明の範囲内で他の実施形態及び構成もまた可能である。
【００６０】
まず、図１１ａを参照すれば、１フレームの一つ以上のサブフィールドのサステイン期間にスキャン電極Ｙ及びサステイン電極Ｚに如何なるサステインパルスも供給（または印加）されない。また、１フレームの１サブフィールドのアドレス期間でスキャン電極Ｙとサステイン電極Ｚとの間の電圧差またはスキャン電極Ｙとアドレス電極Ｘとの間の電圧差は、１フレームの任意の他のサブフィールドのアドレス期間でスキャン電極Ｙとサステイン電極Ｚとの間の電圧差またはスキャン電極Ｙとアドレス電極Ｘとの間の電圧差よりも大きい。
【００６１】
より詳細には、フレームのサブフィールドのうちの低階調サブフィールドでサステイン期間には、スキャン電極Ｙまたはサステイン電極Ｚの何れの電極にもサステインパルス（または信号または波形）が供給（または印加）されず、このようなサステイン電極Ｚに供給（または印加）されるバイアス電圧Ｖｚｂ１は、他のサブフィールドのバイアス電圧Ｖｚｂ２よりも大きいため、前述したアドレス期間でスキャン電極Ｙとサステイン電極Ｚとの間の電圧差が他のサブフィールドよりも大きい。
【００６２】
図１１ｂは、本発明の第１実施形態に係る駆動方法を示す。図１１ｂを参照すれば、一つ以上のサブフィールドはサステイン期間を含まない（すなわち、一つ以上のサブフィールドでサステイン期間が存在しない）。このようなサブフィールドで、アドレス期間でスキャン電極Ｙとサステイン電極Ｚとの間の電圧差及びスキャン電極Ｙとアドレス電極Ｘとの間の電圧差は、他のサブフィールドにおけるスキャン電極Ｙとサステイン電極Ｚとの間の電圧差及びスキャン電極Ｙとアドレス電極Ｘとの間の電圧差よりも大きい。
【００６３】
例えば、図１１ａを参照すれば、図１１ａの第１サブフィールドでは、サステイン期間においてサステインパルスを供給しない。即ち、図１１ａでは、フレームに含まれたサブフィールドのうちの第１サブフィールドにおいて、サステイン期間にスキャン電極Ｙまたはサステイン電極Ｚの何れの電極にもサステインパルスが供給（または印加）されず、このようなサステイン期間にサステインパルスが供給（または印加）されないサブフィールドでサステイン電極に供給されるサステインパルスが他のサブフィールドと異なる。
また、図１１ｂを参照すれば、図１１ｂの第１サブフィールドでは、サステイン期間を設けず、サステインパルスを供給しない。即ち、図１１ｂでは、フレームに含まれたサブフィールドのうちの第１サブフィールドはサステイン期間を含まず（すなわち、サステイン期間を除く）、このようなサステイン期間にサステインパルスが供給されないサブフィールドでサステイン電極に供給されるサステインパルスが他のサブフィールドと異なる。
【００６４】
このような方法において、サステイン期間を持たないサブフィールド、またはサステインパルスが供給されないサブフィールド（すなわち、低階調サブフィールド）は、最低階調サブフィールドを有するサブフィールド（すなわち、図１１ａ及び図１１ｂのようなフレームの最初のサブフィールド）である。また、サステイン電極Ｚに供給されるバイアス電圧Ｖｚｂ１は、他のサブフィールドよりも大きい。
【００６５】
ここで、前述したように、サステイン期間でサステインパルスが供給（または印加）されないか、またはサステイン期間が含まれないサブフィールド（すなわち、低階調サブフィールド）では、アドレス期間後のサステイン期間でスキャン電極Ｙとサステイン電極Ｚとの間の電圧差は、サステイン電圧Ｖｓ未満であることが好ましい。ここで、サステイン期間でスキャン電極Ｙまたはサステイン電極Ｚの何れの電極にもサステインパルスが供給されないのは、サステイン期間でスキャン電極Ｙとサステイン電極Ｚとの間の電圧差が、サステイン電圧Ｖｓの大きさよりも小さいことを意味する。したがって、低階調サブフィールドでサステイン放電が発生しなくなる。
【００６６】
また、サステイン期間が含まれなければ、サステイン放電が発生しないのは当然である。
【００６７】
ここで、図１１ａ及び図１１ｂを参照すれば、サステイン期間に供給されるサステインパルス（または信号または波形）が省略されるか（すなわち、サステイン期間にスキャン電極Ｙ及びサステイン電極Ｚの何れにもサステインパルスが供給されないか）、サブフィールドまたはサステイン期間が含まれないサブフィールドにおいて、サステイン電極Ｚに供給される正極性のバイアス電圧Ｖｚｂを他のサブフィールドよりも大きくすることで、最低階調を表現する。例えば、図１１ａに示すように、サステイン期間にサステインパルスが供給されないようにし、部分Ａでのようにアドレス期間でスキャン電極Ｙに供給されるスキャンパルスとアドレス電極Ｘに供給されるデータパルスによって発生するアドレス放電のみで階調を表現する。
【００６８】
このような図１１ａ及び図１１ｂの駆動波形におけるサステイン電極Ｚに供給されるバイアス電圧Ｖｚｂなどは、後述する図１２の説明でさらに明確になる。
【００６９】
このような図１１ａ及び図１１ｂの駆動波形では、フレームのサブフィールドのうちの最低階調加重値を有する最初のサブフィールドに（または前に）プリ-リセット期間が含まれることができる。すなわち、最低階調加重値を有する第１サブフィールドのリセット期間の前にプリ-リセット期間がさらに含まれる。
【００７０】
このようなプリ-リセット期間（すなわち、リセット期間前）に、スキャン電極Ｙ上に正極性の壁電荷を蓄積し、サステイン電極Ｚ上に負極性の壁電荷を蓄積する。したがって、リセット期間でスキャン電極Ｙに供給（または印加）されるリセットパルスの大きさを減少させることが可能となり、リセット効率を増加させる。また、相対的に小さいリセット電圧（すなわち、比較的に低いセットアップ電圧）でプラズマディスプレイ装置が効果的に駆動でき、低耐圧の構成部品を使用できるので、プラズマディスプレイ装置の全体の製造コストを低減できる。
【００７１】
このようなプリ-リセット期間では、スキャン電極ＹにグラウンドレベルＧＮＤから次第に下降する下降ランプパルスが供給され、サステイン電極Ｚには一定の正極性電圧（すなわち、サステイン電圧Ｖｓ）が供給される。
【００７２】
前記プリ-リセット期間後には、スキャン電極ＹにグラウンドレベルＧＮＤから次第に上昇する上昇ランプ波形が供給されるセットアップ期間と、スキャン電極Ｙに所定の基準電圧（すなわち、サステイン電圧Ｖｓ）から次第に下降する下降ランプ波形が供給されるセットダウン期間を含むリセット期間が来る。
【００７３】
前述したように、その前段にプリ-リセット期間を含むサブフィールド（すなわち、図１１ａ及び図１１ｂに示す第１サブフィールド）のリセット期間のセットアップ期間において、スキャン電極Ｙに次第に上昇する上昇ランプ波形が供給され、セットダウン期間では前述した上昇ランプ波形の最高電圧よりは低い正極性電圧（すなわち、サステイン電圧Ｖｓ）から次第に下降する下降ランプ波形が供給される。
【００７４】
また、サステイン電極Ｚには、前述したセットアップ期間とセットダウン期間でスキャン電極Ｙに供給される下降ランプ波形がグラウンドレベルＧＮＤよりは高い一定の電圧が供給される。
【００７５】
このようなリセット期間の後に、プラズマディスプレイパネルの放電セルのうち、オンまたはオフされる放電セルを選択するためのアドレス期間が来る。
【００７６】
一方、図１１ａ及び図１１ｂの駆動波形の第１サブフィールドにおいて、リセット期間のセットダウン期間とアドレス期間にサステイン電極Ｚに供給（印加）されるバイアス電圧Ｖｚｂ１は、図１２に示すように他の一般のサブフィールドにおけるバイアス電圧よりも高く設定されることができる。
【００７７】
図１２は本発明の実施形態に係る図１１ａ及び図１１ｂに示した駆動波形において、サステイン電極Ｚに供給されるバイアス電圧Ｖｚｂの大きさを説明するための図である。
【００７８】
図１２を参照すれば、図１１ａ及び図１１ｂに示したように、フレームのサブフィールドのうちの最低階調加重値を有する最初のサブフィールドでサステイン電極Ｚに供給されるバイアス電圧Ｖｚｂ１は、アドレス期間にスキャン電極にセットダウンパルスが供給されるセットダウン期間とスキャンパルスが供給されるアドレス期間内に供給され、他の一般のサブフィールド、例えば第２サブフィールドから第８サブフィールドまでのサブフィールドのバイアス電圧Ｖｚｂ２よりも大きくなるように設定される。ここで、より好ましくはフレームのサブフィールドのうちの最低階調加重値を有する最初のサブフィールドでサステイン電極Ｚに供給されるバイアス電圧Ｖｚｂ１は、他のサブフィールドのバイアス電圧Ｖｚｂ２の１.５倍以上２.５倍以下に設定される。ここで、好ましくは、低階調サブフィールドのうちの最初のサブフィールドでサステイン電極Ｚに供給されるバイアス電圧Ｖｚｂ１は、２５０Ｖ〜５００Ｖの範囲に設定される。
【００７９】
例えば、計８個のサブフィールドが一つのフレームを形成する場合、第２サブフィールドから第８サブフィールドまでの他の一般のサブフィールドにおけるバイアス電圧Ｖｚｂ２が１００Ｖであり、前述したフレームのサブフィールドのうちの最低階調加重値を有する第１サブフィールドにおいては、バイアス電圧Ｖｚｂ１は１５０Ｖ以上２５０Ｖ以下の範囲の値を有する。また、前述したように、図１１ａ及び図１１ｂの駆動波形において、最初のサブフィールド、すなわち第１サブフィールドでサステイン電極Ｚに供給されるバイアス電圧Ｖｚｂ１は、サステイン電圧Ｖｓであることが好ましい。
【００８０】
一方、一つのサブフィールドで発生する光は、その殆どがサステイン期間に供給されるサステインパルスによるサステイン放電により発生し、アドレス期間にスキャン電極Ｙに供給されるスキャンパルスとアドレス電極Ｘに供給されるデータパルスによるアドレス放電により発生する光の量は、前述したサステイン放電による光の量よりもさらに少なくなる。
【００８１】
したがって、図１１ａ及び図１１ｂに示した駆動波形の第１サブフィールドのように、一つのサブフィールドでサステイン放電が発生しないサブフィールドでは、前述した図８でのように、サステイン期間で一つのサステインパルス（または信号または波形）が供給される場合と比較しても、相対的に少ない量の光が発生するようになる。
【００８２】
前述したように、サステイン電極Ｚに供給されるバイアス電圧Ｖｚｂを他の一般のサブフィールドよりも大きくすれば、アドレス期間に発生するアドレス放電が強くなる。その理由は、アドレス期間にアドレス放電が発生する時点でスキャン電極Ｙに供給されるスキャンパルスとサステイン電極Ｚとの間の電位差を相対的に大きくして、スキャン電極Ｙとアドレス電極Ｘとの間で発生するアドレス放電に関与する壁電荷の数を増加させるためである。これにより、アドレス期間に発生する光の量が増加することになる。その一方、サステイン期間にはサステインパルスが供給されないか、またはサステイン期間が含まれないことで、該当サブフィールドで発生する光の量はアドレス期間に発生するアドレス放電の強度によって決定される。
【００８３】
結局、フレームの一つ以上のサブフィールドでサステインパルスが供給されないようにするか、またはサステイン期間が含まれないようにすることで、一つのサステインパルスが供給されるサブフィールドよりも少ない光を発生せしめて低階調における階調表現力を向上させる。また、この時、サステイン電極Ｚに供給されるバイアス電圧Ｖｚｂを他のサブフィールドよりも大きくして、過度に弱くなる可能性の高いアドレス放電を安定させる。
【００８４】
前述したように、フレームのサブフィールドのうちのサステイン期間にサステインパルスが供給されないか、またはサステイン期間が含まれないサブフィールド（すなわち、図１１ａ及び図１１ｂにおける第１サブフィールド）でサステイン電極Ｚに供給されるバイアス電圧Ｖｚｂ１を他のサブフィールドよりもさらに大きくするだけでなく、アドレス期間にスキャン電極Ｙに供給されるスキャン基準電圧Ｖｓｃとサステイン電極Ｚに供給されるバイアス電圧Ｖｚｂ１との電圧差を、他のサブフィールドよりもさらに大きくすることが何よりも重要である。このようなサステインパルスが供給されないか、またはサステイン期間が含まれないサブフィールドにおいて、スキャン基準電圧Ｖｓｃとバイアス電圧Ｖｚｂ１との電圧差は、サステイン電圧Ｖｓの１.５倍以上であることが好ましい。ここで、より好ましくは、低階調サブフィールドでサステイン電極Ｚに供給されるバイアス電圧Ｖｚｂ１と、スキャン電極Ｙに供給されるスキャン基準電圧Ｖｓｃとの電圧差は、２５０Ｖ以上に設定される。
【００８５】
このようにサステインパルスが供給されないか、またはサステイン期間が含まれないサブフィールドにおいて、スキャン基準電圧Ｖｓｃとバイアス電圧Ｖｚｂ１との間の電圧差を他の一般のサブフィールドよりも大きく維持し、アドレス放電を強くして、アドレス放電により発生した光の強度は階調表現に充分な程度になる。
【００８６】
図１１ａ及び図１１ｂを参照して詳細に説明したように、サブフィールドはサステイン期間を含まないように、またはそのサステイン期間においてサステインパルスのないサステイン期間を含むように制御できる。このような状況で、このようなサブフィールドのアドレス期間に維持されるバイアス電圧Ｖｚｂ１とスキャン基準電圧Ｖｓｃとの電圧差が、他のサブフィールドにおける電圧差よりも相対的に大きいため、次のサブフィールドのアドレス期間とリセット期間の間に自己消去放電が発生し易くなる。したがって、自己-消去放電の発生を防止するために、該当サブフィールドのアドレス期間の間、そして次のサブフィールドのリセット期間の前にデータパルスが供給された後、自己-消去防止パルス（または信号または波形）が印加され得る。このような自己-消去防止動作は、図１３a及び図１３ｂまたは図１４ａ及び図１４ｂを参照して説明する。
【００８７】
まず、図１３a及び図１３ｂは、図１１ａ及び図１１ｂの駆動波形においてサステインパルス（または信号または波形）が供給されないか、またはサステイン期間が含まれないサブフィールドで自己-消去放電の発生を防止するために供給される自己-消去防止パルスの一例を説明するための図である。本発明の範囲内で他の実施形態及び構成もまた可能である。
【００８８】
図１３aを参照すれば、サステイン期間にサステインパルスが供給されないサブフィールド（すなわち、図１１ａの駆動波形の第１サブフィールド）は、自己-消去放電を防止するために、サステイン期間に印加される自己-消去（Ｓｅｌｆ-Ｅｒａｓｅ）防止パルス（または信号または波形）を含むことができる。
【００８９】
選択的に、図１３ｂに示すように、サステイン期間が含まれないサブフィールド（すなわち、例えば、図１１ｂの駆動波形の第１サブフィールド）において自己-消去放電を防止するための自己-消去防止パルスがアドレス期間に供給される。
【００９０】
結局、このような自己-消去防止パルスは、サステイン期間にサステインパルスが供給されないか、またはサステイン期間が含まれないサブフィールド（すなわち、アドレス期間においてスキャン基準電圧Ｖｓｃとバイアス電圧Ｖｚｂ１との電圧差が、他の一般のサブフィールドよりもさらに大きいサブフィールド）で、アドレス期間にデータパルス（または信号または波形）が供給された後に、次のサブフィールドのリセット期間の前に自己-消去放電を防止するための自己-消去防止パルスがサステイン期間に供給される。
【００９１】
このような自己-消去防止パルスは、サステイン電極Ｚにバイアス電圧Ｖｚｂ１が供給される間にスキャン電極Ｙに供給される次第に上昇する上昇ランプパルスを含む。このような上昇ランプパルスの勾配は、前述したスキャン基準電圧Ｖｓｃとバイアス電圧Ｖｚｂ１との差が大きいほど、さらに大きくなるように設定できる。例えば、前述したスキャン基準電圧Ｖｓｃとバイアス電圧Ｖｚｂ１との差が４００Ｖである場合と、６００Ｖである場合にスキャン電極Ｙに供給される自己-消去防止パルスの上昇ランプパルスの勾配が同一であると仮定すれば、このようなスキャン基準電圧Ｖｓｃとバイアス電圧Ｖｚｂ１との差が４００Ｖである場合よりもスキャン基準電圧Ｖｓｃとバイアス電圧Ｖｚｂ１との差が６００Ｖである場合に、前述したスキャン基準電圧Ｖｓｃとバイアス電圧Ｖｚｂ１との差を減少させるのにより多くの時間がかかる。したがって、スキャン基準電圧Ｖｓｃとバイアス電圧Ｖｚｂ１との差が４００Ｖである場合と、スキャン基準電圧Ｖｓｃとバイアス電圧Ｖｚｂ１との差が６００Ｖである場合におけるサブフィールドの全長（時間）が異なって、駆動マージンの確保がかなり困難になる。こうしたことから、前述した上昇ランプパルスの勾配はスキャン基準電圧Ｖｓｃとバイアス電圧Ｖｚｂ１との差が大きいほど、さらに大きくなる。
【００９２】
仮りに、このようなサステインパルスが供給されないか、またはサステイン期間が含まれないサブフィールドにおいて、データパルスが供給された後、その次のサブフィールドのリセット期間の前に自己-消去防止パルスが供給（または印加）されない場合について説明する。このようなサステインパルスが供給されないか、またはサステイン期間が含まれないサブフィールドでは、スキャン基準電圧Ｖｓｃとバイアス電圧Ｖｚｂ１との電圧差が相対的に大きい。したがって、アドレス期間後のサステイン期間またはその次のサブフィールドでリセットパルスを供給するために、スキャン電極Ｙ及びサステイン電極Ｚの電圧をグラウンドレベルＧＮＤの電圧に設定するためには、前述したアドレス期間におけるスキャン基準電圧Ｖｓｃとバイアス電圧Ｖｚｂ１との電圧差を克服しなければならない。
【００９３】
例えば、アドレス期間におけるスキャン基準電圧Ｖｓｃが-２００Ｖで、サステイン電圧Ｖｓが+２００Ｖであると仮定すれば、このような４００Ｖの電圧差によって放電セル内では充分な大きさの壁電圧、例えば３００Ｖの壁電圧が形成される。このような状態で、スキャン電極Ｙとサステイン電極Ｚとの間の電圧差を０Ｖに縮めると、放電セル内部の充分な大きさの壁電圧（すなわち、３００Ｖの壁電圧）により放電が発生する。このように外部から電圧が供給されない状態で放電セル内部の壁電圧により自ら放電が発生すれば、放電セル内部の壁電荷が大部分消去されて、以降のリセット放電で放電セル内部の壁電荷を用いることが難しくなり、これにより誤放電が発生する可能性が高くなるという問題点が発生する。このような問題点を解決するために、アドレス期間と次のサブフィールドのリセット期間との間に自己-消去防止パルスを供給する。
【００９４】
図１４ａ及び図１４ｂは、サステイン期間に供給されるサステインパルスまたは内部にサステイン期間が含まれないサブフィールドにおいて、自己-消去防止放電を防止するために供給される例示的な自己-消去防止パルス（または信号または波形）を示す図である。
【００９５】
図１４ａ及び図１４ｂは、図１３a及び図１３ｂに示した自己-消去防止パルスとは異なるパルス（または信号または波形）に関する。すなわち、図１４ａ及び図１４ｂに示すような自己-消去防止パルスは、スキャン電極Ｙに供給（または印加）される上昇ランプパルスと、次第に上昇する上昇ランプパルス（または信号または波形）がスキャン電極Ｙに供給される期間では、サステイン電極Ｚに供給される電圧は、グラウンドレベルＧＮＤの電圧よりは高く、スキャン電極Ｙに供給されるサステイン電圧Ｖｓよりは低い正極性電圧パルス（または信号または波形）を含む。
図１４ａは、低階調サブフィールドがサステイン期間にサステインパルスの供給されないサブフィールドである場合に、自己-消去防止パルスがサステイン期間に供給されることを、図１４ｂは、低階調サブフィールドがサステイン期間の含まれないサブフィールドである場合に自己-消去防止パルスがアドレス期間に供給されることを示す。結局、このような自己-消去防止パルス（または信号または波形）は、図１３a及び図１３ｂの場合と同様に、サステイン期間にサステインパルスが供給されないか、またはサステイン期間が含まれないサブフィールド（すなわち、アドレス期間でスキャン基準電圧Ｖｓｃとバイアス電圧Ｖｚｂ１との電圧差が、他の一般のサブフィールドよりもさらに大きいサブフィールド）において、アドレス期間にデータパルスが供給された後に次のサブフィールドのリセット期間の前に自己-消去放電を防止するための自己-消去防止パルスがサステイン期間に供給される。
【００９６】
図１４ａ及び図１４ｂにおいて、自己-消去防止パルスの正極性電圧は、好ましくはサステインパルスが供給されないか、またはサステイン期間が含まれないサブフィールド（すなわち、最低階調加重値を有する第１サブフィールド）において、サステイン電極Ｚに供給されるバイアス電圧Ｖｚｂ１の０.５倍であることが望ましい。したがって、自己-消去防止パルスの正極性電圧は、Ｖｚｂ１/２であることができる。
【００９７】
一方、前述したように、フレームのサブフィールドのうち、サステイン期間にサステインパルスが供給されないか、またはサステイン期間が含まれないサブフィールドではサステイン放電が発生しないため、連続するその次のサブフィールドで放電が不安定になることから、誤放電が発生する可能性が高く、その次のサブフィールドにおける駆動マージンが減少するという問題点がある。このように駆動マージンが減少する理由は、サステインパルスが供給されないか、またはサステイン期間が含まれないサブフィールドでは、放電の強度が相対的に弱いため、互いに異なる蛍光体が塗布された放電セルごとに生成される壁電圧が互いに異なってしまうためである。これを図１５を参照して、説明すれば、以下の通りである。
【００９８】
図１５a乃至図１５ｃは、サステインパルスがサステイン期間に供給されないか、またはサステイン期間が含まれないサブフィールドでサステイン放電が起こらないことから発生する、互いに異なる放電セル間の壁電圧の差を説明するための図である。
【００９９】
図１５を参照すれば、フレームのサブフィールドのうち、サステイン期間が含まれないか、またはサステイン期間が含まれてもサステイン期間にスキャン電極Ｙまたはサステイン電極Ｚの何れの電極にもサステインパルスが供給されないサブフィールドでは、サステイン放電が省略されてサブフィールドの全体の放電が弱くなる。したがって、サステイン放電が省略されたサブフィールドで互いに異なる蛍光体が形成された放電セル間の壁電圧が互いに異なる。例えば、図１５の（ａ）でのように、赤（Ｒｅｄ）の放電セル内でスキャン電極Ｙ上に計５個の正極性電荷が、サステイン電極Ｚ上に計２個の負極性電荷が、アドレス電極Ｘ上に計３個の負極性電荷が蓄積されていると仮定すれば、緑の放電セルには（ｂ）のようにスキャン電極Ｙ上に計６個の正極性電荷が、サステイン電極Ｚ上に計２個の負極性電荷が、アドレス電極Ｘ上に計４個の負極性電荷が蓄積され、青（Ｂｌｕｅ）の放電セルには（ｃ）のようにスキャン電極Ｙ上に計３個の正極性電荷が、サステイン電極Ｚ上に計１個の負極性電荷が、アドレス電極Ｘ上に計２個の負極性電荷が蓄積される。すなわち、それぞれの赤（Ｒ）、緑（Ｇ）、青（Ｂ）の放電セルに蓄積される壁電荷の量が互いに異なる。したがって、前述した赤（Ｒ）、緑（Ｇ）、青（Ｂ）の放電セルのそれぞれにおける壁電圧が互いに異なる。図１５は、サステイン放電の発生しないサステイン期間を有するサブフィールドの最後の段における壁電荷の分布（すなわち、次のサブフィールドのリセット期間が始まる前の壁電荷の分布）を示す。
【０１００】
このようにサステイン放電の発生しない放電セル内で赤（Ｒ）、緑（Ｇ）、青（Ｂ）の放電セルごとに互いに異なる壁電圧が生成される理由は、それぞれの赤（Ｒ）、緑（Ｇ）、青（Ｂ）の放電セルに形成された赤（Ｒ）蛍光体、緑（Ｇ）蛍光体、青（Ｂ）蛍光体がそれぞれ互いに異なる発光特性を有するが、このようなサステインパルスが供給されないか、またはサステイン期間が含まれないサブフィールドでは互いに異なる発光特性を補償する程度の充分な強度の放電が発生しないためである。
【０１０１】
したがって、前述したように、サステインパルスが供給されないか、またはサステイン期間が含まれないサブフィールドで発生した互いに異なる蛍光体が形成された放電セル間の壁電圧の差が、連続する次のサブフィールドにも続き、サステインパルスが供給（または印加）されないか、またはサステイン期間が含まれないサブフィールドと連続するその次のサブフィールドにおける駆動マージンが減少する。
【０１０２】
このような誤放電及び互いに異なる蛍光体の発光特性による駆動マージンの低下を防止（及び/または最小化）するために、サステインパルスが供給されないか、またはサステイン期間が含まれないサブフィールドに連続するその次のサブフィールドでは、リセットパルスを複数設定する。例えば、図１１ａ及び図１１ｂに示すように、フレームのサブフィールドのうち、サステイン期間にサステインパルス（または信号または波形）が供給（または印加）されるか、またはサステイン期間が含まれないサブフィールド、すなわち第１サブフィールド後の第２サブフィールドにおけるリセット期間では複数のリセットパルスが供給される。換言すれば、フレームのサブフィールドのうち、前述した第１サブフィールドと連続する第２サブフィールドでは、リセット期間にスキャン電極に複数のリセットパルスが供給される。
【０１０３】
前述したように、サステインパルスが供給されないか、またはサステイン期間が含まれないサブフィールド、すなわち図１１ａ及び図１１ｂの場合に第１サブフィールドと連続するその次のサブフィールド、すなわち第２サブフィールドでリセット期間に複数のリセットパルスを供給する理由は、第１サブフィールドでサステイン放電が起こらないことから互いに異なる蛍光体が形成された放電セル間で壁電圧の差が発生するが、この壁電圧の差を補償するためである。例えば、複数のリセットパルスにより発生する複数のリセット放電により、図１５に示すように、サステイン放電が発生しないことにより、赤（Ｒ）放電セル、緑（Ｇ）放電セル、青（Ｂ）放電セルのそれぞれに蓄積される壁電荷の量が互いに異なることによって発生する各赤（Ｒ）放電セル、緑（Ｇ）放電セル、青（Ｂ）放電セル間の壁電圧の差を補償する。
【０１０４】
前述したように、サステインパルスが供給されないか、またはサステイン期間が含まれないサブフィールドの連続するその次のサブフィールドで複数のリセットパルスを供給する場合には、図１１ａ及び図１１ｂに示すように、フレームのサブフィールドのうち、第１サブフィールドと連続する第２サブフィールドではリセット期間が、スキャン電極にそれぞれ一つずつリセットパルスが供給される第１リセット期間と第２リセット期間とを含むことが好ましい。すなわち、第２サブフィールドのリセット期間は、第１リセット期間と第２リセット期間とに分けられ、このような第１リセット期間と第２リセット期間のそれぞれにリセットパルスが供給される。
【０１０５】
ここで、第１リセット期間では、スキャン電極Ｙには、グラウンドレベルＧＮＤから上昇ランプパルスが次第に上昇した後にこのような上昇ランプパルスの終端からグラウンドレベルＧＮＤまで下降するパルスが供給され、また、サステイン電極ＺにはグラウンドレベルＧＮＤの電圧を維持するパルスが供給されることが好ましい。
【０１０６】
また、前述した第２リセット期間にスキャン電極Ｙには、グラウンドレベルＧＮＤから上昇ランプパルスが次第に上昇した後にこのような上昇ランプパルスの終端からグラウンドレベルＧＮＤまで下降し、その後、下降ランプパルスが次第に下降するパルス（または信号または波形）が供給され、またサステイン電極Ｚには、グラウンドレベルＧＮＤの電圧を維持するパルスが供給されることが好ましい。
【０１０７】
このような第１リセット期間と第２リセット期間との間には、前述した第１リセット期間における放電セル内の壁電荷の分布を反転させる壁電荷反転期間がさらに含まれる。このような反転期間は、前述した第１リセット期間に供給される第１リセットパルスによるリセット放電の後、このような第１リセットパルスによるリセット放電により放電セル内に形成された壁電荷の分布を反転させることで、第２リセット期間に供給される第２リセットパルスによるリセット放電がさらに効率よく発生する。
【０１０８】
このような壁電荷反転期間では、図１１ａ及び図１１ｂに示すように、スキャン電極ＹにグラウンドレベルＧＮＤから次第に下降する下降ランプパルスが供給され、サステイン電極Ｚに所定の正極性電圧を維持するパルス（または信号または波形）が供給される。ここで、前述した正極性電圧は、サステイン電圧Ｖｓであることができる。
【０１０９】
このような図１１ａ及び図１１ｂの駆動波形を用いて階調１以下の階調（すなわち、小数の階調）を表現する方法について、図１６乃至図１７を参照して、以下に説明する。
【０１１０】
図１６は、図１１ａ及び図１１ｂの駆動波形を用いて１以下の小数の階調を表現する方法の例示的な実施形態を説明するための図である。本発明の範囲内で他の実施形態及び構成もまた可能である。
【０１１１】
図１６を参照すれば、図１１ａ及び図１１ｂの駆動波形のサステイン期間にスキャン電極Ｙまたはサステイン電極Ｚの何れの電極にもサステインパルスが供給されないか、またはサステイン期間が含まれないサブフィールド、すなわち第１サブフィールドでは図５の駆動波形または図８の駆動波形と比較してオンされる一つの放電セルの具現する輝度がより小さい。
【０１１２】
これは、図５または図８の場合にアドレス放電及びサステイン放電が何れも発生するのに対し、図１１ａ及び図１１ｂの駆動波形の第１サブフィールドではサステイン放電が発生せず、アドレス放電のみ発生するためである。したがって、低階調における階調表現力がさらに向上するが、例えば、図５の駆動波形または図８の駆動波形のうち、一つの放電セルの具現する階調が相対的に小さい図８の場合に一つの放電セルが１の階調を表現する光を発生させると仮定すれば、図１６ではオンされる一つの放電セルは１よりは小さい階調を表現する光を発生させる。
【０１１３】
図１６において、一つのターン-オン放電セルが０.５階調を有する光を表現する。このような場合に、図１６のように、プラズマディスプレイパネル上で計１６個の放電セルからなる領域で０.２５の階調を表現しようとする場合に、ターン-オフ放電セルＤとターン-オン放電セルＥの個数を調節して、全体として０.２５の階調を表現するが、例えば、符号１６００の領域でのように４つの放電セルからなる領域で計２個の放電セルはオフさせ、２個の放電セルをオンさせることで、符号１６００の領域で発生する全ての光は階調１を具現するための光になる。したがって、符号１６００の領域のそれぞれの放電セルは、０.２５階調を表現するものと見られる。
【０１１４】
図１６のパターンを図８の駆動波形により具現される図９の低階調パターンと比較すると、より細分化したパターンを用いて同じ０.２５の階調を表現できるようになる。換言すれば、ターン-オン放電セルとターン-オフ放電セルとの輝度差を縮め、また、所定の小数の階調を表現するためのハーフトーンを行うためのプラズマディスプレイパネル上の単位領域の大きさが減少し、映像の境界部分で画質が滲むなどのハーフトーンノイズの発生が低減される。これにより、さらに細かい画質の具現が可能である。
【０１１５】
図１６とは異なり、図１７は、図１１ａ及び図１１ｂの駆動波形を用いて１以下の小数の階調のうち、０.５の階調を表現しようとする場合を示す。
【０１１６】
図１７は、図１１ａ及び図１１ｂの駆動波形を用いて１以下の小数の階調を表現する方法の他の例示的な実施形態を説明するための図である。本発明の範囲内で他の実施形態及び構成もまた可能である。
【０１１７】
図１７を参照すれば、図１１ａ及び図１１ｂの駆動波形によりターン-オン放電セルも発生させる光の量が図１６のような０.５の階調を表現する光であると仮定すれば、図１６のようにプラズマディスプレイパネル上で計１６個の放電セルからなる領域で０.５の階調を表現しようとする場合に全ての放電セルをオンさせると、計１６個の放電セルからなる領域で平均０.５の階調を表現できる。このような図１７のパターンを同じ０.５の階調を表現するための図７のパターンと比較した時、ターン-オフ放電セルがないため、ハーフトーンノイズが発生しなくなる。
【０１１８】
＜第２実施形態＞
本発明の第１実施形態に係るプラズマディスプレイパネルの駆動方法においては、フレームのサブフィールドのうち、サステイン期間にサステインパルスが供給されないか、またはサステイン期間が含まれないサブフィールドを一つ、例えば図１１ａ及び図１１ｂに示すように、第１サブフィールドに設定したが、これとは異なり、一つのフレーム内でサステイン期間にサステインパルスが供給（または印加）されないか、またはサステイン期間が含まれないサブフィールドの個数を複数に設定することも可能である。これを参照すれば、次の本発明のプラズマディスプレイパネルは駆動方法の第２実施形態のようになる。
【０１１９】
図１８は、本発明の第２実施形態に係るプラズマディスプレイ装置の駆動方法を説明するための図である。本発明の範囲内で他の実施形態及び構成もまた可能である。
【０１２０】
図１８は、サステイン期間にサステインパルスが供給（または印加）されないサブフィールドのみを例示する。しかし、これとは異なり、サステイン期間が含まれないサブフィールドもまた例示される。しかし、説明の便宜上、サステイン期間にサステインパルスが供給されないサブフィールドのみに関し、本駆動方法を説明する。
【０１２１】
サステイン期間にサステインパルスが供給されないか、サステイン期間が含まれないサブフィールドは低階調サブフィールドであり、好ましくは、第１最低階調加重値を有する第１サブフィールドと第２最低階調加重値を有する第２サブフィールドであることができる。たとえば、図示はしていないが、前記低階調サブフィールド（すなわち、前記第１サブフィールドと前記第２サブフィールド）でサステイン電極Ｚに印加されるバイアス電圧Ｖｚｂ１、Ｖｚｂ２は、他のサブフィールドにおけるバイアス電圧よりは大きい。
【０１２２】
ここで、前述したように、サステイン期間にサステインパルスが供給されないか、またはサステイン期間が含まれないサブフィールド、すなわち複数の低階調サブフィールドのそれぞれにおいて、アドレス期間後のサステイン期間でスキャン電極Ｙとサステイン電極Ｚとの間の電圧差は、サステイン電圧Ｖｓ未満であることが好ましい。すなわち、サステイン期間でスキャン電極Ｙまたはサステイン電極Ｚの何れの電極にもサステインパルスが供給されないか、またはサステイン期間が含まれないのは、サステイン期間でスキャン電極Ｙとサステイン電極Ｚとの間の電圧差がサステイン電圧Ｖｓの大きさよりも小さいことを意味する。そのため、低階調サブフィールドでサステイン放電が発生しなくなる。
【０１２３】
図１８においては、第１サブフィールドと第２サブフィールドでサステイン期間に供給されるサステインパルスが省略され、スキャン電極Ｙまたはサステイン電極Ｚの何れにもサステインパルスが供給されず、またサステイン電極Ｚに供給される正極性バイアス電圧Ｖｚｂ１、Ｖｚｂ２を他のサブフィールドよりも大きくすることで、最低階調を表現する。
【０１２４】
図１８の駆動波形で、複数の低階調サブフィールドのうち、最低階調加重値を有するサブフィールドのリセット期間の前にプリ-リセット期間が含まれる。すなわち、最低階調加重値を有する第１サブフィールドのリセット期間の前にプリ-リセット期間が含まれる。
【０１２５】
このようなプリ-リセット期間は、図１１ａ及び図１１ｂのプリ-リセット期間と同一であり得るため、このようなプリ-リセット期間については、重複を避けるために、その説明を省略する。
【０１２６】
また、前述した複数の低階調サブフィールドのうち、階調加重値がより低い最初のサブフィールドのリセット期間のセットアップ期間には、スキャン電極Ｙに次第に上昇する上昇ランプパルスが供給される。セットダウン期間には、前述した上昇ランプパルスの最高電圧よりは低い正極性電圧から次第に下降する下降ランプパルスが供給され、スキャン電極Ｙで供給される下降ランプパルスがグラウンドレベルＧＮＤの電圧より高いセットアップ期間またはセットダウン期間でグラウンドレベルＧＮＤの電圧を一定に維持する電圧がサステイン電極Ｚに印加される。
【０１２７】
図１８の駆動波形で、リセット期間後にプラズマディスプレイパネルの放電セルのうち、ターン-オンまたはターン-オフ放電セルを選択するためのアドレス期間が含まれる。
【０１２８】
一方、図１８の駆動波形の第１及び第２サブフィールドでは、アドレス期間とリセット期間のセットダウン期間でサステイン電極Ｚに供給されるバイアス電圧Ｖｚｂ１、Ｖｚｂ２を、他のサブフィールドにおけるそれよりも大きく設定することができるが、これを図１９を参照して以下に説明する。
【０１２９】
図１９は、本発明の例示的な実施形態に係る図１８の駆動波形でサステイン電極Ｚに供給されるバイアス電圧Ｖｚｂ１、Ｖｚｂ２を説明するための図である。本発明の範囲内で他の実施形態及び構成もまた可能である。
【０１３０】
図１９を参照すれば、図１８に示すように、フレームのサブフィールドのうち、最低階調加重値を有する最初のサブフィールド、すなわち第１サブフィールドでサステイン電極Ｚに供給されるバイアス電圧Ｖｚｂ１と階調加重値が２番目に小さい２番目のサブフィールド、すなわち第２サブフィールドでサステイン電極Ｚに供給されるバイアス電圧Ｖｚｂ２は、スキャン電極にセットダウンパルスが供給されるセットダウン期間とスキャンパルスが供給されるアドレス期間内で供給され、他の一般のサブフィールド（例えば、第３サブフィールドから第８サブフィールドまでのサブフィールド）よりもさらに大きく設定される。ここで、より好ましくは、前述した第１サブフィールドと第２サブフィールドでサステイン電極Ｚに供給されるバイアス電圧Ｖｚｂ１、Ｖｚｂ２は、他のサブフィールドのバイアス電圧Ｖｚｂ３の１.５倍以上２.５倍以下に設定される。例えば、計８個のサブフィールドが一つのフレームを形成する場合に、第２サブフィールドから第８サブフィールドまでの他の一般のサブフィールドにおけるバイアス電圧Ｖｚｂ２を１００Ｖであると仮定すれば、前述したフレームのサブフィールドのうち、最低階調加重値を有する第１サブフィールドと階調加重値が２番目に低い第２サブフィールドではバイアス電圧Ｖｚｂ１、Ｖｚｂ２は１５０Ｖ以上２５０Ｖ以下の範囲の値を有する。
【０１３１】
また、前記第１及び第２サブフィールド（すなわち、サステインパルスが供給されないか、またはサステイン期間が含まれない低階調サブフィールド）における前記第１バイアス電圧Ｖｚｂ１と第２バイアス電圧Ｖｚｂ２とは、互いに異なるように設定される。例えば、複数の低階調サブフィールドが第１低階調サブフィールドと第２低階調サブフィールドを含む場合、すなわち図１８に示すように、サステインパルスの供給されない複数の低階調サブフィールドが、第１サブフィールドと第２サブフィールドを含む場合に、このような低階調サブフィールドのうち、階調加重値がより大きいサブフィールドにおけるバイアス電圧が他の低階調サブフィールドよりもさらに大きく設定される。換言すれば、図１８に示すように、低階調サブフィールドである第１サブフィールドと第２サブフィールドのうち、階調加重値がより大きい第２サブフィールドにおけるバイアス電圧Ｖｚｂ２が、前述した第１サブフィールドでのバイアス電圧Ｖｚｂ１よりも大きい。
【０１３２】
図１８の駆動波形で、サステイン期間にサステインパルスが供給されない第１サブフィールドでサステイン電極Ｚに供給されるバイアス電圧Ｖｚｂ１と、サステイン期間にサステインパルスが供給されない第２サブフィールドでサステイン電極Ｚに供給されるバイアス電圧Ｖｚｂ２のうちの何れかはサステイン電圧Ｖｓである。このように、複数の低階調サブフィールド（すなわち、サステイン期間にサステインパルスが供給されないか、またはサステイン期間が含まれないサブフィールドのうち、階調加重値がより大きいサブフィールド、例えば、図１８における第２サブフィールド）でサステイン電極Ｚに供給されるバイアス電圧Ｖｚｂ２を第１サブフィールドにおけるそれよりも大きくする理由は、第１サブフィールドよりも第２サブフィールドにおけるアドレス放電をさらに強くするためである。
【０１３３】
したがって、図１８の駆動波形では、第１サブフィールドと第２サブフィールドで１階調以下の互いに異なる小数の階調を表現することで、低階調における階調表現力を向上させ、ハーフトーンノイズを減少させる。
【０１３４】
前述したように、フレームのサブフィールドのうち、サステイン期間にサステインパルスが供給されないか、またはサステイン期間が含まれないサブフィールド、例えば図１８の第１サブフィールドと第２サブフィールドでサステイン電極Ｚに供給されるバイアス電圧Ｖｚｂ１、Ｖｚｂ２を他の一般のサブフィールドよりもさらに大きくするだけでなく、アドレス期間にスキャン電極Ｙに供給されるスキャン基準電圧Ｖｓｃとサステイン電極Ｚに供給されるバイアス電圧Ｖｚｂ１、Ｖｚｂ２との電圧差を他のサブフィールドよりもさらに大きくすることが何よりも重要である。このようなサステインパルスが供給されないか、またはサステイン期間が含まれないサブフィールドでスキャン基準電圧Ｖｓｃとバイアス電圧Ｖｚｂ１、Ｖｚｂ２との電圧差は、サステイン電圧Ｖｓの１.５倍以上であることが好ましい。このようにサステインパルスが供給されないか、またはサステイン期間が含まれないサブフィールドでスキャン基準電圧Ｖｓｃとバイアス電圧Ｖｚｂ１との間の電圧差を他の一般のサブフィールドよりもさらに大きく維持する理由は、前述したように、アドレス放電を強くして、アドレス放電による光を階調表現に充分な程度にするためである。
【０１３５】
また、前述した低階調サブフィールドである第１サブフィールドにおけるスキャン基準電圧Ｖｓｃとバイアス電圧Ｖｚｂ１との差と、第２サブフィールドにおけるスキャン基準電圧Ｖｓｃとバイアス電圧Ｖｚｂ２との差は、互いに異なるように設定され得る。例えば、前述した複数の低階調サブフィールドは、第１低階調サブフィールドと第１低階調サブフィールドよりも階調加重値がさらに大きい第２低階調サブフィールドを含むと仮定すれば、このような第２低階調サブフィールドでサステイン電極Ｚに供給されるバイアス電圧Ｖｚｂ２とスキャン電極Ｙに供給されるスキャン基準電圧Ｖｓｃとの電圧差は、第１低階調サブフィールドよりもさらに大きいことが好ましい。すなわち、図１８の場合において、第２サブフィールドにおけるサステイン電極Ｚに供給されるバイアス電圧Ｖｚｂ２とスキャン電極Ｙに供給されるスキャン基準電圧Ｖｓｃとの電圧差は、第１サブフィールドにおけるサステイン電極Ｚに供給されるバイアス電圧Ｖｚｂ１とスキャン電極Ｙに供給されるスキャン基準電圧Ｖｓｃとの電圧差よりもさらに大きい。
【０１３６】
図１８の駆動波形のサステイン期間においては、図１１ａ及び図１１ｂで既に詳細に説明したように、フレームのサブフィールドのうち、複数の低階調サブフィールドでサステイン電極Ｚまたはスキャン電極Ｙの何れの電極にもサステインパルスが供給（または印加）されないようにするが、このような複数の低階調サブフィールドのサステイン期間前のアドレス期間で維持されたバイアス電圧Ｖｚｂ１、Ｖｚｂ２とスキャン基準電圧Ｖｓｃとの電圧差が相対的に大きいため、サステイン期間の開始段階で自己-消去放電が発生する可能性が高い。このようなサステイン期間の開始段階における自己-消去放電の発生を防止するために、複数の低階調サブフィールドのアドレス期間後のサステイン期間にそれぞれ自己-消去防止パルス（または信号または波形）が供給されることができる。
【０１３７】
また、低階調サブフィールドがサステイン期間を含まない場合に、このような自己-消去防止パルスが供給（または印加）され得る。
【０１３８】
このような自己-消去防止パルスは、それぞれスキャン電極Ｙに供給される上昇ランプパルスとサステイン電極Ｚに供給される所定の正極性電圧のパルスを含むことが好ましく、より好ましくは、前述した複数の低階調サブフィールドで供給されるそれぞれの自己-消去防止パルスは何れも同一である。このような自己-消去防止パルスは、図１１ａ及び図１１ｂの自己-消去防止パルスと実質的に同一であり得る。したがって、重複を避けるために、その説明を省略する。
【０１３９】
一方、フレームのサブフィールドのうち、サステイン期間にサステインパルスが供給されないか、またはサステイン期間が含まれないサブフィールドではサステイン放電が発生しない。したがって、連続する次のサブフィールドで放電が不安定になることから誤放電が発生する可能性が高く、その次のサブフィールドにおける駆動マージンが減少するという問題点がある。このような誤放電及び互いに異なる蛍光体の発光特性による駆動マージンの低下を防止するために、サステインパルスが供給されないか、またはサステイン期間が含まれないサブフィールドに連続するその次のサブフィールドでは、リセットパルス（または信号または波形）を複数に設定する。換言すれば、フレームのサブフィールドのうち、サステイン期間にサステインパルスが供給されないか、またはサステイン期間が含まれない低階調サブフィールドが複数あるため、このような複数の低階調サブフィールドとそれぞれ連続し、時間的に遅い複数のサブフィールドでは、それぞれリセット期間にスキャン電極に複数のリセットパルスが供給されるように設定する。
【０１４０】
例えば、図１８に示すように、フレームのサブフィールドのうち、サステイン期間にサステインパルスが供給されないサブフィールドの一つである第１サブフィールドと連続し、時間的に遅い第２サブフィールドにおけるリセット期間では複数のリセットパルスが供給される。また、フレームのサブフィールドのうち、サステイン期間にサステインパルスが供給されないサブフィールドの一つである第２サブフィールドと連続し、時間的に遅い第３サブフィールドにおけるリセット期間でも複数のリセットパルスが供給される。換言すれば、フレームのサブフィールドのうち、前述した第１サブフィールドと連続する第２サブフィールドではリセット期間にスキャン電極に複数のリセットパルスが供給され、第２サブフィールドと連続する第３サブフィールドでもリセット期間にスキャン電極に複数のリセットパルスが供給される。
【０１４１】
このように、フレームのサブフィールドのうち、複数の低階調サブフィールドとそれぞれ連続し、時間的に遅い全てのサブフィールド、すなわち図１８に示すように、第２サブフィールドと第３サブフィールドにおいて、リセット期間にスキャン電極に供給されるリセットパルスの個数は、同一に設定されることが好ましい。例えば、図１８に示すように、第２サブフィールドと第３サブフィールドは、リセット期間にそれぞれ二つのリセットパルス（または信号または波形）が供給される。
【０１４２】
このように、図１８に示すように、サステインパルスが供給されないか、またはサステイン期間が含まれないサブフィールドの連続するその次のサブフィールドで複数のリセットパルスを供給する場合には、フレームのサブフィールドのうち、第１サブフィールドと連続する第２サブフィールドではリセット期間が、スキャン電極にそれぞれ一つずつリセットパルスが供給される第１リセット期間と第２リセット期間とを含み、第２サブフィールドと連続する第３サブフィールドでもリセット期間が、スキャン電極にそれぞれ一つずつリセットパルスが供給される第１リセット期間と第２リセット期間とを含む。すなわち、低階調サブフィールドが二つのサブフィールドを含む場合（すなわち、サステイン期間にサステインパルスが供給されないか、またはサステイン期間が含まれない場合）、このような二つの低階調サブフィールドは第１低階調サブフィールド（すなわち、図１８の第１サブフィールド）と、このような第１低階調サブフィールドと連続し、時間的に遅く、階調加重値がより大きい第２低階調サブフィールド（すなわち、図１８の第２サブフィールド）を含み、このような第２低階調サブフィールドと、第２低階調サブフィールドと連続し、時間的に遅いその次のサブフィールドではそれぞれリセット期間が、スキャン電極にそれぞれ一つずつリセットパルスが供給される第１リセット期間と第２リセット期間とを含むことが好ましい。
【０１４３】
前記第１リセット期間には、スキャン電極ＹにはグラウンドレベルＧＮＤから上昇ランプパルスが次第に上昇した後に上昇ランプパルスの終端からグラウンドレベルＧＮＤまで下降するパルスが供給され、サステイン電極ＺにはグラウンドレベルＧＮＤの電圧を維持するパルスが供給されることが好ましい。
【０１４４】
また、前記第２リセット期間に、スキャン電極にはグラウンドレベルＧＮＤから上昇ランプパルスが次第に上昇した後に上昇ランプパルスの終端からグラウンドレベルＧＮＤまで下降し、その後、下降ランプパルスが次第に下降するパルスが供給され、サステイン電極にはグラウンドレベルＧＮＤの電圧を維持するパルスが供給されることが好ましい。
【０１４５】
このような第１リセット期間と第２リセット期間との間には、前述した第１リセット期間における放電セル内の壁電荷の分布を反転させる壁電荷反転期間がそれぞれ含まれる。すなわち、図１８に示すように、第２サブフィールドのリセット期間における第１リセット期間と第２リセット期間との間で壁電荷反転期間がさらに含まれ、また第３サブフィールドのリセット期間における第１リセット期間と第２リセット期間との間で壁電荷反転期間がさらに含まれる。
【０１４６】
このような壁電荷反転期間には、図１８に示すように、スキャン電極ＹにグラウンドレベルＧＮＤから次第に下降する下降ランプパルス（または信号または波形）が供給され、サステイン電極Ｚに所定の正極性電圧を維持するパルスが供給されることが好ましい。ここで、前述した正極性電圧は、サステイン電圧Ｖｓであることがより好ましい。このような図１８の壁電荷の反転期間は、図１１ａ及び図１１ｂの壁電荷反転期間と実質的に同一である。したがって、繰り返しの説明は省略する。
【０１４７】
＜第３実施形態＞
本発明の第１実施形態及び第２実施形態に係るプラズマディスプレイパネルの駆動方法は、リセット期間で複数のリセットパルスを含む場合に、一つのリセット期間には二つのリセットパルスを含む場合に関する。しかし、これとは異なり、一つのリセット期間で３個以上のリセットパルスを含むようにすることも可能である。これについて、発明の第３実施形態に係るプラズマディスプレイパネルの駆動方法を参照して、以下に説明する。
【０１４８】
図２０は、本発明の第３実施形態に係るプラズマディスプレイ装置の駆動方法を説明するための図である。本発明の範囲内で他の実施形態及び構成もまた可能である。
【０１４９】
図２０を参照すれば、本発明のプラズマディスプレイパネルの駆動方法の第３実施形態は、一つのフレーム内にサステイン期間にサステインパルスが供給されないか、またはサステイン期間の含まれない低階調サブフィールドが複数含まれ、このような複数の低階調サブフィールドとそれぞれ連続し、時間的に遅い複数のサブフィールドにおいて、リセット期間にスキャン電極に供給されるリセットパルスの個数は、一つ以上のサブフィールドで異なるように設定される。このような本発明のプラズマディスプレイパネルの駆動方法の第３実施形態では、低階調サブフィールドが、サステイン期間にサステインパルスが供給されないか、またはサステイン期間の含まれないサブフィールドであるが、以下、本発明の駆動方法の第３実施形態の説明では、説明の便宜上、低階調サブフィールドが、サステイン期間にサステインパルスが供給されない場合のみ説明する。
【０１５０】
例えば、図２０に示すように、フレームに含まれたサブフィールドのうち、第１サブフィールドと第２サブフィールドでサステイン期間にスキャン電極Ｙまたはサステイン電極Ｚの何れの電極にもサステインパルスが供給されず、すなわち第１サブフィールドと第２サブフィールドが低階調サブフィールドであり、このような第１サブフィールドと第２サブフィールドのサステイン期間にサステイン電極に供給されるサステインパルスが、他の一般のサブフィールドと異なる。また、ここで、前述した第１サブフィールドと連続し時間的に遅い第２サブフィールドのリセット期間に供給されるリセットパルスの個数と、前述した第２サブフィールドと連続し時間的に遅い第３サブフィールドのリセット期間に供給されるリセットパルスの個数とは、互いに異なるように設定される。好ましくは、サステイン期間にサステインパルスが供給されないか、またはサステイン期間の含まれない低階調サブフィールドである第１サブフィールドと連続し時間的に遅い第２サブフィールドのリセット期間には、計３個のリセットパルスが供給され、また低階調サブフィールドである第２サブフィールドと連続し時間的に遅い第３サブフィールドのリセット期間には、計２個のリセットパルスが供給される。
【０１５１】
第２サブフィールドのリセット期間と第３サブフィールドのリセット期間におけるリセットパルスは、異なる個数に設定されることができる。例えば、第２サブフィールドのリセット期間におけるリセットパルスは３個、そして第３サブフィールドのリセット期間におけるリセットパルスは２個に設定されることができる。その理由は、前述したように、第１サブフィールドでサステイン電極Ｚに供給されるバイアス電圧Ｖｚｂ１が、第２サブフィールドでサステイン電極Ｚに供給されるバイアス電圧Ｖｚｂ２よりも小さいので、このような前述した第１サブフィールドに続く第２サブフィールドにおける放電が、前述した第２サブフィールドに続く第３サブフィールドよりもさらに不安定になる可能性が高いためである。したがって、リセットパルスの個数を第２サブフィールドでさらに増加させ、例えばリセットパルスの個数を３個に設定して放電を安定させる。
【０１５２】
＜第４実施形態＞
以上の本発明の第１、２及び３実施形態に係るプラズマディスプレイパネルの駆動方法においては、フレームのサブフィールドのうち、サステイン期間にスキャン電極Ｙまたはサステイン電極Ｚの何れの電極にもサステインパルスが供給されないか、またはサステイン期間が含まれないサブフィールドでアドレス期間にサステイン電極Ｚに供給されるバイアス電圧Ｖｚｂの大きさを他のサブフィールドよりも大きくすることで、アドレス期間でスキャン電極Ｙとサステイン電極Ｚとの間の電圧差が他のサブフィールドよりもさらに大きくなるようにした。したがって、アドレス期間で発生するアドレス放電の大きさを他のサブフィールドよりも大きく設定したが、これとは異なり、フレームのサブフィールドのうち、サステイン期間にスキャン電極Ｙまたはサステイン電極Ｚの何れの電極にもサステインパルスが供給されないか、またはサステイン期間が含まれないサブフィールドでアドレス期間にスキャン電極Ｙに供給されるスキャン基準電圧Ｖｓｃの大きさを、他のサブフィールドよりも小さくして、アドレス期間でスキャン電極Ｙとアドレス電極Ｘとの間の電圧差を他のサブフィールドよりもさらに大きくすることで、アドレス期間で発生するアドレス放電の大きさを他のサブフィールドよりも大きく設定することが可能である。この場合は、図２１を参照し、以下に説明する。
【０１５３】
図２１は、本発明の第４実施形態に係るプラズマディスプレイ装置の駆動方法を説明するための図である。本発明の範囲内で他の実施形態及び構成もまた可能である。
【０１５４】
図２１を参照すれば、１フレームのサブフィールドのうち、低階調サブフィールドでサステイン期間にスキャン電極Ｙまたはサステイン電極Ｚの何れの電極にもサステインパルスが供給されないか、またはサステイン期間が含まれず、またスキャン電極Ｙに供給されるスキャン基準電圧Ｖｓc１が他のサブフィールドＶｓc２よりも小さい。
【０１５５】
したがって、アドレス期間でスキャン電極Ｙとアドレス電極Ｘとの間の電圧差が他のサブフィールドよりもさらに大きくなり、結局、アドレス期間の部分Ｄで発生するアドレス放電の大きさが他のサブフィールドよりもさらに大きくなる。
【０１５６】
本発明の第４実施形態に係るプラズマディスプレイ装置の駆動方法は、アドレス期間で発生するアドレス放電の大きさを他のサブフィールドよりもさらに大きくするために、アドレス電極期間でスキャン電極Ｙに供給されるスキャン基準電圧Ｖｓc１の大きさを他のサブフィールドＶｓc２よりも小さくすることを除けば、本発明の第１、２及び３実施形態に係るプラズマディスプレイパネルの駆動方法と実質的に同一である。したがって、重複を避けるために、その説明は省略する。
【０１５７】
本発明の第１、２及び３実施形態に係るプラズマディスプレイパネルの駆動方法と同様、本発明の第４実施形態に係るプラズマディスプレイパネルの駆動方法においても、映像の境界部分で画質が滲むなどのハーフトーンノイズの発生が低減される。これにより、さらに細かい画質の具現が可能になる。
【０１５８】
＜第５実施形態＞
一方、本発明の第１、２、３及び４実施形態に係るプラズマディスプレイパネルの駆動方法とは異なり、アドレス期間でスキャン電極Ｙに供給されるスキャンパルス-Ｖｙの電圧の大きさを他のサブフィールドよりもさらに大きくすることで、アドレス期間で発生するアドレス放電の大きさを他のサブフィールドよりも大きくすることも可能である。これについて、図２２を参照し、以下に説明する。
【０１５９】
図２２は、本発明の第５実施形態に係るプラズマディスプレイ装置の駆動方法を説明するための図である。本発明の範囲内で他の実施形態及び構成もまた可能である。
【０１６０】
図２２を参照すれば、本発明のプラズマディスプレイパネルの第５実施形態は、フレームのサブフィールドのうち、低階調サブフィールドでサステイン期間にスキャン電極Ｙまたはサステイン電極Ｚの何れの電極にもサステインパルスが供給されないか、またはサステイン期間が含まれず、またスキャン電極Ｙに供給されるスキャンパルス-Ｖｙ１の電圧の大きさ他のサブフィールド-Ｖｙ２よりも大きい。
【０１６１】
したがって、アドレス期間でスキャン電極Ｙとアドレス電極Ｘとの間の電圧差が他のサブフィールドよりもさらに大きくなり、結局アドレス期間の部分Ｅで発生するアドレス放電の大きさが他のサブフィールドよりもさらに大きくなる。
【０１６２】
本発明の第５実施形態に係るプラズマディスプレイ装置の駆動方法は、アドレス期間で発生するアドレス放電の大きさを他のサブフィールドよりもさらに大きくするために、アドレス電極期間でスキャン電極Ｙに供給されるスキャンパルス-Ｖｙ１の大きさを他のサブフィールド-Ｖｙ２よりも大きくすることを除けば、本発明の第１、２、３及び４実施形態に係るプラズマディスプレイパネルの駆動方法と実質的に同一である。したがって、重複を避けるために、その説明を省略する。
【０１６３】
本発明の第１、２、３及び４実施形態に係るプラズマディスプレイパネルの駆動方法と同様、本発明の第５実施形態に係るプラズマディスプレイ装置の駆動方法においても、映像の境界部分で画質が滲むなどのハーフトーンノイズの発生が低減され、これにより、さらに細かい画質の具現が可能になる。
【０１６４】
＜第６実施形態＞
一方、本発明の第１、２、３、４及び５実施形態に係るプラズマディスプレイパネルの駆動方法とは異なり、アドレス期間でアドレス電極Ｘに供給されるデータパルスＶｄの電圧の大きさを他のサブフィールドよりもさらに大きくすることで、アドレス期間で発生するアドレス放電の大きさを他のサブフィールドよりも大きくすることも可能である。これについて、図２３を参照し、以下に説明する。
【０１６５】
図２３は、本発明の第６実施形態に係るプラズマディスプレイ装置の駆動方法を説明するための図である。本発明の範囲内で他の実施形態及び構成もまた可能である。
【０１６６】
図２３において、フレームのサブフィールドのうち、低階調サブフィールドでサステイン期間にスキャン電極Ｙまたはサステイン電極Ｚの何れの電極にもサステインパルスが供給されないか、またはサステイン期間が含まれず、またアドレス電極Ｘに供給されるデータパルスＶｄ１の電圧の大きさが他のサブフィールドＶｄ２よりも大きい。
【０１６７】
したがって、アドレス期間でスキャン電極Ｙとアドレス電極Ｘとの間の電圧差が他のサブフィールドよりもさらに大きくなり、結局、アドレス期間のＦ領域で発生するアドレス放電の大きさが他のサブフィールドよりも大きくなる。
【０１６８】
本発明の第６実施形態に係るプラズマディスプレイ装置の駆動方法は、アドレス期間で発生するアドレス放電の大きさを他のサブフィールドよりもさらに大きくするために、アドレス電極期間でアドレス電極Ｘに供給されるデータパルスＶｄ１の電圧の大きさを他のサブフィールドＶｄ２よりも大きくすることを除けば、本発明の第１乃至５実施形態に係るプラズマディスプレイパネルの駆動方法と実質的に同一である。したがって、重複を避けるために、その説明は省略する。
【０１６９】
本発明の第１乃至５実施形態に係るプラズマディスプレイパネルの駆動方法と同様、本発明の第６実施形態に係るプラズマディスプレイ装置の駆動方法においても、映像の境界部分で画質が滲むなどのハーフトーンノイズの発生が低減され、これにより、さらに細かい画質の具現が可能になる。
【０１７０】
一方、本発明の第１乃至６実施形態に係るプラズマディスプレイパネルの駆動方法は、全てのサブフィールドでリセット期間にスキャン電極Ｙに供給されるリセットパルスの大きさが何れも同一に設定されたことのみを示し、説明した。しかし、これとは異なり、複数のサブフィールドのうち、最低階調加重値を有する一つの低階調サブフィールドでリセット期間にスキャン電極Ｙに供給されるリセットパルスの大きさを他のサブフィールドよりもさらに大きく設定することが好ましい。これについて、図２４を参照し、以下に説明する。
【０１７１】
図２４は、複数のサブフィールドのうち、最低階調加重値を有する一つのサブフィールドのリセット期間で供給されるリセットパルスの幅が他のサブフィールドで供給される任意のリセットパルスよりも大きい、本発明の例示的な実施形態に係るリセットパルスの幅を示す図である。
【０１７２】
図２４を参照すれば、フレームのサブフィールドのうち、最低階調加重値を有する一つのサブフィールドでリセット期間にスキャン電極Ｙに供給されるリセットパルスのセットアップ電圧Ｖｓｅｔ−ｕｐ２の大きさが、他のサブフィールドのリセット期間にスキャン電極Ｙに供給されるセットアップ電圧Ｖｓｅｔ−ｕｐ１の大きさよりも大きい。
【０１７３】
例えば、図１１に示すように、第１サブフィールドにおけるリセット期間に供給されるリセットパルスの大きさが、他のサブフィールドよりもさらに大きい。
【０１７４】
また、図１８に示した本発明の第２実施形態に係るプラズマディスプレイパネルの駆動方法においては、サステイン期間にスキャン電極Ｙまたはサステイン電極Ｚの何れの電極にもサステインパルスが供給されないか、またはサステイン期間が含まれないサブフィールド（すなわち、低階調サブフィールドのうち、最低階調加重値を有する第１サブフィールド）のリセット期間に供給されるリセットパルスは、他のサブフィールドのそれよりも大きくなり得る。
【０１７５】
サステイン期間にサステインパルスが供給されないか、またはサステイン期間が含まれないサブフィールド（すなわち、低階調サブフィールド）のリセットパルスのセットアップ電圧Ｖｓｅｔ−ｕｐ１、または複数の低階調サブフィールドのうち、最低階調加重値を有する低階調サブフィールドのリセットパルスのセットアップ電圧Ｖｓｅｔ−ｕｐ２は、他のサブフィールドのそれよりも大きく設定されることができる。具体的には、図１８において、第１サブフィールドのリセット期間のセットアップ電圧Ｖｓｅｔ−ｕｐ１及び第２サブフィールドのリセット期間のセットアップ電圧Ｖｓｅｔ−ｕｐ２は、他のサブフィールド（第３〜第８サブフィールド）のセットアップ電圧よりも大きく設定することが可能である。その理由は、低階調サブフィールドではサステイン期間でサステインパルスが供給されないので、このような低階調サブフィールドでは放電が不安定になる可能性が大きいためである。したがって、低階調サブフィールドでリセットパルスを他のサブフィールドよりもさらに大きく設定して放電を安定させる。
【０１７６】
以上で説明したように、本発明のプラズマディスプレイ装置及びその駆動方法においては、フレームの複数のサブフィールドのうち、一つ以上の低階調サブフィールドではサステイン期間にサステインパルスが供給されないか、サステイン期間が含まれない。また、このような低階調サブフィールドで放電を安定させることで、本発明は一つのプラズマディスプレイパネルの全ての放電セルを順次アドレスするシングルスキャン駆動方法に適用できる。
【０１７７】
本発明の例示的な構成に係るプラズマディスプレイ装置は、複数のスキャン電極、複数のスキャン電極及びスキャン電極及びサステイン電極に交差するように配列された複数のアドレス電極を有するプラズマディスプレイパネルを含むことができる。前記プラズマディスプレイパネルは、スキャン電極、サステイン電極及びアドレス電極を駆動するための駆動部、及び前記駆動部を制御して１フレームの少なくとも一つのサブフィールドのアドレス期間の間の前記スキャン電極と前記サステイン電極との間の電圧差または前記スキャン電極と前記アドレス電極との間の電圧差が、１フレームの他のサブフィールドのアドレス期間の間の前記スキャン電極と前記サステイン電極との間の電圧差または前記スキャン電極と前記アドレス電極との間の電圧差よりも大きくなるように制御する駆動パルス制御部を含むことができる。
【０１７８】
駆動パルス制御部は、サステイン期間を除外させる（すなわち、サステイン期間を含まないようにする）ために、少なくとも一つのサブフィールドを制御できる。前記駆動パルス制御部は、少なくとも一つのサブフィールドの任意のサステイン期間の間にサステインパルス（または信号または波形）を除外させるように、前記駆動部を制御できる。
【０１７９】
前記少なくとも一つのサブフィールドは、１フレームの第１低階調サブフィールド乃至第２低階調サブフィールドの何れかのサブフィールドであることができる。
【０１８０】
前記駆動パルス制御部は、低階調サブフィールドのうち、最低階調加重値を有するサブフィールドのリセット期間に印加されるリセットパルス（または信号または波形）の大きさが、他のサブフィールドのリセット期間に印加されるリセットパルス（または信号または波形）の大きさよりも大きくなるように制御できる。
【０１８１】
前記駆動パルス制御部は、低階調サブフィールドのうち、最低階調加重値を有するサブフィールドがサブフィールドのリセット期間前のプリ-リセット期間を含むように制御できる。
【０１８２】
前記プリ-リセット期間において、前記駆動パルス制御部は、スキャン電極に次第に減少する波形（または次第に低下する波形）を、そして、サステイン電極には所定の正極性電圧を維持する波形を印加する。
【０１８３】
前記正極性電圧は、サステイン電圧Ｖｓであることができる。
【０１８４】
前記駆動パルス制御部は、低階調サブフィールドのリセット期間のセットアップ期間にスキャン電極に、漸進的（漸増的）な立ち上がり波形（または次第に上昇する波形）を、そして、セットダウン期間には立ち上がり波形のピーク電圧よりも低い正極性電圧から次第に低下する減少波形をスキャン電極に印加する一方、前記駆動パルス制御部は、セットアップ期間またはセットダウン期間に前記スキャン電極に印加される減少する波形の電圧がグラウンドレベルＧＮＤよりも高く印加される間にサステイン電極にはグラウンドレベルＧＮＤの電圧を一定に維持する電圧を印加する。
【０１８５】
また、前記駆動パルス制御部は、セットダウンパルス（または信号または波形）が印加されるセットダウン期間及びスキャンパルス（または信号または波形）が印加されるアドレス期間にバイアス電圧をスキャン電極に印加する。前記バイアス電圧は、低階調サブフィールドの第１サブフィールドの間に前記サステイン電極に印加される。
【０１８６】
また、前記駆動パルス制御部は、前記バイアス電圧が他のサブフィールドのバイアス電圧よりも１.５〜２.５倍に大きくなるように制御できるが、前記バイアス電圧は低階調サブフィールドの第１サブフィールドの間にサステイン電極に印加される。
【０１８７】
また、前記駆動パルス制御部は、前記バイアス電圧が１５０Ｖ〜４００Ｖであるように制御できるが、前記バイアス電圧は低階調サブフィールドの第１サブフィールドの間に前記サステイン電極に印加される。
【０１８８】
また、前記駆動パルス制御部は、また前記バイアス電圧が前記サステイン電圧Ｖｓとなるように制御できるが、前記バイアス電圧は、低階調サブフィールドの一つのサブフィールドで前記サステイン電極に印加される。
【０１８９】
また、前記駆動パルス制御部は、前記低階調サブフィールドが第１低階調サブフィールド、及び前記第１低階調サブフィールドよりも大きい階調加重値を有する第２低階調サブフィールドを含むように制御できる。第２低階調サブフィールドにサステイン電極に印加されるバイアス電圧は、第１低階調サブフィールドにサステイン電極に印加されるバイアス電圧よりも高い。
【０１９０】
また、前記駆動パルス制御部は、低階調サブフィールドの間にサステイン電極に印加されるバイアス電圧及びスキャン電極に印加されるスキャン基準電圧Ｖｓｃ間の電圧差が、他のサブフィールドの電圧差よりも大きくなるように制御できる。
【０１９１】
また、前記駆動パルス制御部は、低階調サブフィールドの間にサステイン電極に印加されるバイアス電圧及びスキャン電極に印加されるスキャン基準電圧Ｖｓｃ間の電圧差が、他のサブフィールドの電圧差よりも１.５倍以上大きくなるように制御できる。
【０１９２】
さらに、前記駆動パルス制御部は、低階調サブフィールドの間にサステイン電極に印加されるバイアス電圧及びスキャン電極に印加されるスキャン基準電圧Ｖｓｃ間の電圧差が２５０Ｖ以上となるように制御できる。
【０１９３】
前記駆動パルス制御部は、前記低階調サブフィールドが第１低階調サブフィールド、及び前記第１低階調サブフィールドよりも大きい階調加重値を有する第２低階調サブフィールドを含むように制御できるが、第２低階調サブフィールドにサステイン電極に印加されるバイアス電圧とスキャン電極に印加されるスキャン基準電圧Ｖｓｃとの間の電圧差は、第１低階調サブフィールドのそれよりも大きい。
【０１９４】
また、前記駆動パルス制御部は、また低階調サブフィールドにデータパルス（または信号または波形）が印加された後、そして、次のサブフィールドでリセット期間に立ち上がり波形が印加される前に、自己-消去防止波形（または信号または波形）を印加できる。
【０１９５】
さらに、前記駆動パルス制御部は、低階調サブフィールドに印加される自己-消去防止波形（またはパルスまたは信号）がスキャン電極に印加される立ち上がり波形及びサステイン電極に印加される所定の正極性電圧の波形（またはパルスまたは信号）を含むように制御できる。
【０１９６】
また、前記駆動パルス制御部は、複数の低階調サブフィールドで自己−消去防止波形を印加する場合に、各低階調サブフィールドに印加される自己-消去防止波形が同一であるように制御できる。
【０１９７】
また、前記駆動パルス制御部は、自己-消去防止波形の正極性電圧がグラウンドレベルＧＮＤの電圧より大きく、サステイン電圧Ｖｓよりも小さくなるように制御できる。
【０１９８】
また、前記駆動パルス制御部は、前記正極性電圧が第１サブフィールドでサステイン電極に印加されるバイアス電圧の１/２となるように制御できる。
【０１９９】
さらに、前記駆動パルス制御部は、１サブフィールドで各リセット期間にスキャン電極に複数のリセットパルス（または信号または波形）を印加できるが、前記サブフィールドは１フレームのサブフィールドのうちの一つの低階調サブフィールドと時間上、順次的であり、遅くなることもできる。
【０２００】
また、前記駆動パルス制御部は、複数のサブフィールドのリセット期間にスキャン電極に印加されるリセットパルスの数が一つ以上のサブフィールドで異なるように制御できるが、前記複数のサブフィールドは、１フレームのサブフィールドのうちの一つの低階調サブフィールドと時間上、順次的であり、遅くなることもできる。
【０２０１】
また、前記駆動パルス制御部は、全てのサブフィールドのリセット期間にスキャン電極に印加されるリセットパルスの数が同一となるように制御できるが、前記サブフィールドは１フレームのサブフィールドの一つの低階調サブフィールドと時間上、順次的であり、遅くなることもできる。
【０２０２】
さらに、前記駆動パルス制御部は、リセット期間がサブフィールドに前記スキャン電極にそれぞれ一つのリセットパルス（または信号または波形）を印加する第１リセット期間及び第２リセット期間を含むように制御できるが、前記サブフィールドは１フレームのサブフィールドのうちの一つの低階調サブフィールドと時間上、順次的であり、遅くなることもできる。
【０２０３】
第１リセット期間に、前記駆動パルス制御部は、グラウンドレベルＧＮＤから次第に上昇し、立ち上がり波形のピークからグラウンドレベルＧＮＤまで下降するパルスをスキャン電極に印加する一方、グラウンドレベルＧＮＤの電圧を維持するパルス（または信号または波形）をサステイン電極に印加する。
【０２０４】
第２リセット期間に、前記駆動パルス制御部は、グラウンドレベルＧＮＤから次第に増加し、立ち上がり波形のピークからグラウンドレベルＧＮＤまで下降した後、次第に下降する波形をスキャン電極に印加する一方、グラウンドレベルＧＮＤの電圧を維持するパルス（または信号または波形）をサステイン電極に印加する。
【０２０５】
前記駆動パルス制御部は、前記第１リセット期間とび第２リセット期間との間に、前記第１リセット期間に蓄積された放電セル内の壁電荷の分布を反転させるための壁電荷反転期間を含むように制御することが可能である。
【０２０６】
前記壁電荷反転期間において、前記駆動パルス制御部は、グラウンドレベルＧＮＤから次第に下降する立ち下がりパルス（または信号または波形）をスキャン電極に印加し、所定の正極性電圧を維持するパルス（または信号または波形）をサステイン電極に印加する。
【０２０７】
前記正極性電圧は、サステイン電圧Ｖｓである。
【０２０８】
前記駆動パルス制御部は、１フレームのサブフィールドのうちの低階調サブフィールドでスキャン電極に印加されるスキャン基準電圧Ｖｓｃが、他のサブフィールドに印加されるスキャン基準電圧よりも低くなるように制御できる。
【０２０９】
また、前記駆動パルス制御部は、１フレームのサブフィールドのうちの低階調サブフィールドでスキャン電極に印加される負極性スキャンパルス-Ｖｙ（または信号または波形）の大きさが、他のサブフィールドでスキャン電極に印加される負極性スキャンパルス-Ｖｙ（または信号または波形）よりも大きくなるように制御できる。
【０２１０】
また、前記駆動パルス制御部は、１フレームのサブフィールドのうちの低階調サブフィールドでアドレス電極に印加されるデータパルス（または信号または波形）の大きさが、他のサブフィールドでアドレス電極に印加されるデータパルス（または信号または波形）の大きさよりも大きくなるように制御できる。
【０２１１】
スキャン電極及びサステイン電極、及び前記スキャン電極及び前記サステイン電極と交差するように形成されるアドレス電極を有するプラズマディスプレイパネルの駆動方法が提供される。１フレームの少なくとも一つのサブフィールドのアドレス期間の間の前記スキャン電極と前記サステイン電極との間の電圧差または前記スキャン電極と前記アドレス電極との間の電圧差は、他のサブフィールドのアドレス期間の間の前記スキャン電極と前記サステイン電極との間の電圧差または前記スキャン電極と前記アドレス電極との間の電圧差よりも大きくなることができる。
【０２１２】
前記少なくとも一つのサブフィールドは、サステイン期間を含まないか、またはサステイン期間にサステインパルス（または信号または波形）が印加されない低階調サブフィールドである。
【０２１３】
前記低階調サブフィールドは、最低階調加重値を有する第１サブフィールド乃至第３サブフィールドのサブフィールドのうちの少なくとも一つのサブフィールドである。
【０２１４】
前記低階調サブフィールドのうちの最低階調加重値を有するサブフィールドのリセット期間に印加されるリセットパルス（または信号または波形）の大きさは、他のサブフィールドのリセット期間に印加されるリセットパルス（または信号または波形）の大きさよりも大きくなることができる。
【０２１５】
前記低階調サブフィールドのうちの前記最低階調加重値を有するサブフィールドは、リセット期間前にプリ-リセット期間を含むことができる。
【０２１６】
前記プリ-リセット期間には、次第に下降する波形（または次第に減少する波形）がスキャン電極に印加され、所定の正極性電圧を維持するための波形がサステイン電極に印加される。
【０２１７】
前記正極性電圧は、サステイン電圧Ｖｓであることができる。
【０２１８】
前記漸進的な立ち上がり波形（または漸進的な増加波形）は、低階調サブフィールドのリセット期間のセットアップ期間にスキャン電極に印加され、前記立ち上がり波形のピーク電圧よりも低い正極性電圧から減少する前記立ち下がり波形（または減少する波形）は、セットダウン期間にスキャン電極が印加される一方、スキャン電極に印加される立ち下がり波形の電圧がセットアップ期間またはセットダウン期間にグラウンドレベルＧＮＤの電圧よりも高い期間の間にグラウンドレベルＧＮＤの電圧を一定に維持する電圧がサステイン電極に印加される。
【０２１９】
低階調サブフィールドのうちの第１サブフィールド期間でサステイン電極に印加されるバイアス電圧は、セットダウンパルス（または信号または波形）が印加されるセットダウン期間及びスキャンパルス（または信号または波形）がスキャン電極に印加されるアドレス期間の間に印加される。
【０２２０】
低階調サブフィールドのうちの第１サブフィールド期間でサステイン電極に印加されるバイアス電圧は、他のサブフィールドのバイアス電圧の１.５〜２.５倍であることができる。
【０２２１】
低階調サブフィールドのうちの第１サブフィールド期間でサステイン電極に印加されるバイアス電圧は、１５０Ｖ〜４００Ｖであることができる。
【０２２２】
低階調サブフィールドのうちの第１サブフィールド期間でサステイン電極に印加されるバイアス電圧は、サステイン電圧Ｖｓであることができる。
【０２２３】
前記低階調サブフィールドは、第１低階調サブフィールド、及び前記第１低階調サブフィールドよりも階調加重値の大きい第２低階調サブフィールドを有することができ、前記第２低階調サブフィールドのサステイン電極に印加されるバイアス電圧は、第１低階調サブフィールドのそれよりも大きくなることができる。
【０２２４】
前記低階調サブフィールド期間でサステイン電極に印加されるバイアス電圧とスキャン電極に印加されるスキャン基準電圧Ｖｓｃとの間の電圧差は、他のサブフィールドのそれよりも大きく設定されることができる。
【０２２５】
前記低階調サブフィールドのサステイン電極に印加されるバイアス電圧とスキャン電極に印加されるスキャン基準電圧Ｖｓｃとの間の電圧差は、サステイン電圧Ｖｓよりも１.５倍大きくなることができる。
【０２２６】
前記低階調サブフィールドのサステイン電極に印加されるバイアス電圧とスキャン電極に印加されるスキャン基準電圧Ｖｓｃとの間の電圧差は、２５０Ｖ以上であることができる。
【０２２７】
前記低階調サブフィールドは、第１低階調サブフィールド、及び前記第１低階調サブフィールドよりも大きい階調加重値を有する第２低階調サブフィールドを含み、前記第２低階調サブフィールド期間でサステイン電極に印加されるバイアス電圧とスキャン電極に印加されるスキャン基準電圧Ｖｓｃとの間の電圧差は、前記第１低階調サブフィールドの電圧差よりも大きくなることができる。
【０２２８】
前記低階調サブフィールドでデータパルス（または信号または波形）が印加された後、そして、次のサブフィールドでリセット期間に立ち上がり波形が印加される前に自己-消去防止波形（またはパルスまたは信号）が印加されることが可能である。
【０２２９】
前記低階調サブフィールドに印加される自己-消去防止波形は、スキャン電極に印加される立ち上がり波形及びサステイン電極に印加される所定の正極性電圧の波形（またはパルスまたは信号）を含むことができる。
【０２３０】
前記低階調サブフィールドに印加される自己-消去防止波形は同一であることができる。
【０２３１】
前記自己-消去防止波形の正極性電圧は、グラウンドレベルＧＮＤの電圧より高く、サステイン電圧Ｖｓよりは低くなることができる。
【０２３２】
前記正極性電圧は、第１サブフィールドの前記サステイン電極に印加されるバイアス電圧の１/２であることができる。
【０２３３】
複数のリセットパルス（または信号または波形）はサブフィールドの各リセット期間にスキャン電極に印加され得るが、前記サブフィールドは１フレームのサブフィールドの一つの低階調サブフィールドと時間上、順次的であり、遅くすることが可能である。
【０２３４】
前記複数のサブフィールドのリセット期間に前記スキャン電極に印加されるリセットパルスの数は、一つ以上のサブフィールドで異なり得るが、前記複数のサブフィールドは１フレームのサブフィールドのうちの一つの低階調サブフィールドと時間上、順次的であり、遅くすることが可能である。
【０２３５】
全てのサブフィールドにリセット期間に前記スキャン電極に印加されるリセットパルスの数は、一つ以上のサブフィールドで同一であり得るが、前記サブフィールドは１フレームのサブフィールドのうちの一つの低階調サブフィールドと時間上、順次的であり、遅くすることが可能である。
【０２３６】
前記リセット期間は、サブフィールドにスキャン電極のそれぞれに一つのリセットパルス（または信号または波形）を印加する第１リセット期間及び第２リセット期間を含むことができるが、前記サブフィールドは１フレームのサブフィールドのうちの一つの低階調サブフィールドと時間上、順次的であり、遅くすることが可能である。
【０２３７】
第１リセット期間の間、グラウンドレベルＧＮＤから次第に増加し、立ち上がり波形のピークからグラウンドレベルＧＮＤまで下降するパルスがスキャン電極に印加され得るが、グラウンドレベルＧＮＤの電圧を維持するパルス（または信号または波形）がサステイン電極に印加されることができる。
【０２３８】
第２リセット期間の間、グラウンドレベルＧＮＤから次第に増加し、立ち上がり波形のピークからグラウンドレベルＧＮＤまで下降した後、次第に下降する波形がスキャン電極に印加されることができ、グラウンドレベルＧＮＤの電圧を維持するパルス（または信号または波形）がサステイン電極に印加されることができる。
【０２３９】
前記第１リセット期間及び第２リセット期間の間に前記第１リセット期間に蓄積された放電セル内の壁電荷の分布を反転させるための壁電荷反転期間を含むことができる。
【０２４０】
前記壁電荷反転期間では、グラウンドレベルＧＮＤから次第に下降する立ち下がりパルスがスキャン電極に印加され、所定の正極性電圧を維持するパルスがサステイン電極に印加されることが可能である。
【０２４１】
前記正極性電圧は、サステイン電圧Ｖｓであることができる。
【０２４２】
１フレームのサブフィールドのうちの低階調サブフィールドでスキャン電極に印加されるスキャン基準電圧Ｖｓｃは、他のサブフィールドにスキャン電極に印加されるスキャン基準電圧よりも小さくなることができる。
【０２４３】
また、１フレームのサブフィールドのうちの低階調サブフィールドのスキャン電極に印加される負極性スキャンパルス-Ｖｙの大きさは、他のサブフィールドでスキャン電極に印加される負極性スキャンパルス-Ｖｙよりも大きくなることができる。
【０２４４】
さらに、１フレームのサブフィールドのうちの低階調サブフィールドでアドレス電極に印加されるデータパルス（または信号または波形）の電圧は、他のサブフィールドでアドレス電極に印加されるデータパルスの電圧よりも大きくなることができる。
【０２４５】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【図面の簡単な説明】
【０２４６】
【図１】例示的な構成に係るプラズマディスプレイパネルの構造を示す概略図である。
【図２】例示的な構成に係るプラズマディスプレイパネルの駆動波形を例示する図である。
【図３】例示的な構成に係るプラズマディスプレイパネルにおいて階調を表現する方法を示す図である。
【図４】図３の画像階調表現方法によって画像の階調を表現する例を説明するための図である。
【図５】例示的な構成に係る低階調における画質を改善するために、サステイン期間に供給されるサステインパルスの個数を調節する方法を説明する駆動波形図である。
【図６】図５に示した駆動波形を用いる際に階調表現に影響する放電の例示的な配列を説明する図である。
【図７】例示的な構成に係る図５の駆動波形を用いることで、階調１以下の階調を表現する方法を説明するための図である。
【図８】例示的な構成に係る低階調における画質を改善するために、一つのサステインパルスがサステイン期間に供給される駆動波形を説明するための図である。
【図９】例示的な構成に係る図８の駆動波形を用いて階調１以下の階調を表現する方法を説明するための放電セルの平面図である。
【図１０】本発明の実施形態に係るプラズマディスプレイ装置のブロック図である。
【図１１ａ】本発明の第１実施形態に係るプラズマディスプレイパネルを説明するための駆動波形図である。
【図１１ｂ】本発明の第１実施形態に係るプラズマディスプレイパネルを説明するための駆動波形図である。
【図１２】本発明の実施形態に係る図１１ａ及び図１１ｂに示した駆動波形でサステイン電極Ｚに供給されるバイアス電圧Ｖｚｂの大きさを説明するための図である。
【図１３ａ】図１１ａ及び図１１ｂに示した、サブフィールドに供給される自己-消去防止パルスの例を示す波形図であって、ここで、サステインパルスがこのサブフィールドのサステイン期間に供給されないか、またはサステイン期間がこのサブフィールドに含まれないことを示す図である。
【図１３ｂ】図１１ａ及び図１１ｂに示した、サブフィールドに供給される自己-消去防止パルスの例を示す波形図であって、ここで、サステインパルスがこのサブフィールドのサステイン期間に 供給されないか、またはサステイン期間がこのサブフィールドに含まれないことを示す図である。
【図１４ａ】サステイン期間に供給されるサステインパルスまたは内部にサステイン期間が含まれないサブフィールドで自己-消去防止放電を防止するために供給される例示的な自己-消去防止パルスパルスを示す図である。
【図１４ｂ】サステイン期間に供給されるサステインパルスまたは内部にサステイン期間が含まれないサブフィールドで自己-消去防止放電を防止するために供給される例示的な自己-消去防止パルスパルスを示す図である。
【図１５】サステインパルスがサステイン期間に供給されないか、またはサステイン期間が含まれないサブフィールドでサステイン放電が発生しないことから起こる、互いに異なる放電セル間の壁電圧の差を説明するための図である。
【図１６】図１１ａ及び図１１ｂの駆動波形を用いて１以下の小数の階調を表現する方法の例示的な実施形態を説明するための図である。
【図１７】図１１ａ及び図１１ｂの駆動波形を用いて１以下の小数の階調を表現する方法の他の例示的な実施形態を説明するための図である。
【図１８】本発明の第２実施形態に係るプラズマディスプレイ装置の駆動方法を説明するための図である。
【図１９】本発明の例示的な実施形態に係る図１８の駆動波形でサステイン電極Ｚに供給されるバイアス電圧Ｖｚｂ１、Ｖｚｂ２を説明するための図である。
【図２０】本発明の第３実施形態に係るプラズマディスプレイ装置の駆動方法を説明するための図である。
【図２１】本発明の第４実施形態に係るプラズマディスプレイ装置の駆動方法を説明するための図である。
【図２２】本発明の第５実施形態に係るプラズマディスプレイ装置の駆動方法を説明するための図である。
【図２３】本発明の第６実施形態に係るプラズマディスプレイ装置の駆動方法を説明するための図である。
【図２４】複数のサブフィールドのうちの最低階調加重値を有する一つのサブフィールドのリセット期間に供給されるリセットパルスの幅が、他のサブフィールドで供給される任意のリセットパルスよりも大きい、本発明の例示的な実施形態に係るリセットパルスの幅を示す図である。
【図４】
2006350330.tif 000003
【図７】
2006350330.tif 000004
【図９】
2006350330.tif 000005
【図１１ａ】
2006350330.tif 000006
【図１１ｂ】
2006350330.tif 000007
【図１２】
2006350330.tif 000008
【図１６】
2006350330.tif 000009
【図１７】
2006350330.tif 000010
【図１９】
2006350330.tif 000011
【図１】
2006350330.tif 000012
【図２】
2006350330.tif 000013
【図３】
2006350330.tif 000014
【図５】
2006350330.tif 000015
【図６】
2006350330.tif 000016
【図８】
2006350330.tif 000017
【図１０】
2006350330.tif 000018
【図１３ａ】
2006350330.tif 000019
【図１３ｂ】
2006350330.tif 000020
【図１４ａ】
2006350330.tif 000021
【図１４ｂ】
2006350330.tif 000022
【図１５】
2006350330.tif 000023
【図１８】
2006350330.tif 000024
【図２０】
2006350330.tif 000025
【図２１】
2006350330.tif 000026
【図２２】
2006350330.tif 000027
【図２３】
2006350330.tif 000028
【図２４】
2006350330.tif 000029