(57)【要約】【課題】超小型及び高性能のモノリシックデュプレクサを提供する。【解決手段】基板の表面に送信端フィルタと受信端とが形成される。パッケージング基板の表面には空洞部が形成され、その空洞部の内面に位相遷移部が形成される。パッケージング基板は基板の表面に結合し、空洞部内に送信端フィルタと受信端フィルタとを密封する。そのとき、位相遷移部が送信端フィルタと受信端フィルタとの上方に配置され、連結部を介して送信端フィルタと受信端フィルタとのそれぞれに接続される。位相遷移部は送信端フィルタと受信端フィルタとの間で信号の干渉を防止する。【選択図】図２
2006148941.tif 000002
【特許請求の範囲】
【請求項１】
送信端フィルタと受信端フィルタとを表面に含む基板；並びに、
前記送信端フィルタと前記受信端フィルタとの上方に配置され、前記送信端フィルタと前記受信端フィルタとに電気的に接続され、前記送信端フィルタと前記受信端フィルタとの間で信号の干渉を防止する位相遷移部、を含み、前記基板の表面に結合して前記送信端フィルタと前記受信端フィルタとを密封しているパッケージング基板；
を有するモノリシックデュプレクサ。
【請求項２】
前記パッケージング基板が、前記基板の表面と対向している表面に第１空洞部を含み、
前記第１空洞部内に前記送信端フィルタと前記受信端フィルタとが位置するように、前記パッケージング基板が前記基板の表面に結合している、請求項１に記載のモノリシックデュプレクサ。
【請求項３】
前記位相遷移部が前記第１空洞部の内面に形成されている、請求項２に記載のモノリシックデュプレクサ。
【請求項４】
前記パッケージング基板が、前記パッケージング基板を貫通して前記パッケージング基板の外面と内面との間を電気的に接続している少なくとも１つの連結電極、をさらに含み、
前記位相遷移部が前記パッケージング基板の外面に形成され、前記連結電極を介して前記送信端フィルタと前記受信端フィルタとに接続されている、請求項１に記載のモノリシックデュプレクサ。
【請求項５】
前記送信端フィルタと前記受信端フィルタとの少なくともいずれかが、
前記基板の表面に形成され、直列に接続された複数の直列共振器、
前記基板の表面に形成され、前記複数の直列共振器の間を接続しているノードに接続された少なくとも１つの並列共振器、及び、
前記基板の表面に形成され、前記並列共振器に接続された少なくとも１つのトリミングインダクタ、
を含む、請求項１に記載のモノリシックデュプレクサ。
【請求項６】
前記並列共振器が、
前記複数の直列共振器に含まれる第１直列共振器、の一端に形成された第１ノード、に接続された第１並列共振器、及び、
前記複数の直列共振器に含まれる第２直列共振器、の一端に形成された第２ノード、に接続される第２並列共振器、
を含み、
前記トリミングインダクタの一つが前記第１及び第２並列共振器の両方に共通接続される、
請求項５に記載のモノリシックデュプレクサ。
【請求項７】
前記第１並列共振器に含まれるコンデンサの容量が前記第１直列共振器に含まれるコンデンサの容量より大きく、前記第２並列共振器に含まれるコンデンサの容量が前記第２直列共振器に含まれるコンデンサの容量より大きい、請求項６に記載のモノリシックデュプレクサ。
【請求項８】
前記第１並列共振器の回路面積が前記第１直列共振器の回路面積より大きく、前記第２並列共振器の回路面積が前記第２直列共振器の回路面積より大きい、請求項７に記載のモノリシックデュプレクサ。
【請求項９】
前記複数の直列共振器と前記並列共振器との少なくともいずれかが、
前記基板の表面に形成された第２空洞部、並びに、
前記第２空洞部を覆う位置に下から順に積層された、下部電極、圧電膜、及び上部電極、を含む共振部、
を有する、請求項５に記載のモノリシックデュプレクサ。
【請求項１０】
前記下部電極が、アルミニウム、タングステン、金、プラチナ、ニッケル、チタニウム、クロム、パラジウム、及びモリブデンのうち、少なくともいずれかの物質で構成される、請求項９に記載のモノリシックデュプレクサ。
【請求項１１】
前記圧電膜が窒化アルミニウムと酸化亜鉛との少なくともいずれかの物質で構成される、請求項９に記載のモノリシックデュプレクサ。
【請求項１２】
前記圧電膜の上に重なっている前記上部電極の領域をパターニングして形成されたコイル、を前記トリミングインダクタが含む、請求項９に記載のモノリシックデュプレクサ。
【請求項１３】
前記トリミングインダクタのコイルが円形又は矩形である、請求項１２に記載のモノリシックデュプレクサ。
【請求項１４】
前記位相遷移部が、絶縁層とメタル層とが交互に積層されたＬＣ並列回路、を含み、前記送信端フィルタと前記受信端フィルタとの間で信号の位相差を９０°に保つ、請求項１に記載のモノリシックデュプレクサ。
【請求項１５】
前記位相遷移部が、
前記パッケージング基板の表面に積層された第１絶縁層、
前記第１絶縁層の一部の領域に積層された第１メタル層、
前記第１メタル層と前記第１絶縁層とに積層された第２絶縁層、
前記第１メタル層に積層された前記第２絶縁層の領域に積層された第２メタル層、
前記第１メタル層に積層された前記第２絶縁層の領域とは異なる前記第２絶縁層の領域に積層された第３メタル層、
前記第３メタル層に積層された有機絶縁膜、及び、
前記有機絶縁膜にコイル状に積層された第４メタル層、
を含む、請求項１４に記載のモノリシックデュプレクサ。
【請求項１６】
基板の表面に絶縁層を積層するステップ、
前記絶縁層にメタルを積層し、パターニングして下部電極を形成し、かつ前記絶縁層の一部を露出させるステップ、
露出した前記絶縁層の一部と前記下部電極とに圧電膜を積層するステップ、
前記圧電膜にメタルを積層し、パターニングして上部電極を形成し、かつ前記圧電膜の一部を露出させ、前記下部電極、露出した前記圧電膜、及び前記上部電極で共振部を形成するステップ、
前記共振部の下に位置する前記基板の領域をエッチングして第２空洞部を形成するステップ、
複数の前記共振部間で信号の干渉を防止するための位相遷移部をパッケージング基板の表面に形成するステップ、及び、
前記パッケージング基板を前記基板の表面に結合させ、前記位相遷移部を前記共振部に電気的に接続するステップ、
を有する、モノリシックデュプレクサの製造方法。
【請求項１７】
前記絶縁層を積層するステップでは、SiO2とAl2O2との少なくともいずれかの物質が、ＲＦマグネトロンスパッタリング法又は真空蒸着法のいずれかで積層される、請求項１６に記載のモノリシックデュプレクサの製造方法。
【請求項１８】
前記共振部が形成された前記圧電膜の領域とは異なる前記圧電膜の領域にトリミングインダクタを形成するステップ、をさらに有する、請求項１６に記載のモノリシックデュプレクサの製造方法。
【請求項１９】
前記トリミングインダクタが、円形又は矩形のコイルを含むように形成され、前記下部電極が前記共振部と前記トリミングインダクタとに接続される、請求項１８に記載のモノリシックデュプレクサの製造方法。
【請求項２０】
複数の前記共振部を直列に接続して複数の直列共振器を形成するステップ、
前記複数の直列共振器に含まれる第１直列共振器、の一端に第１ノードを形成し、前記第１ノードに前記共振部の一つを接続して第１並列共振器を形成するステップ、及び、
前記複数の直列共振器に含まれる第２直列共振器、の一端に第２ノードを形成し、前記第２ノードに前記共振部の別の一つを接続して第２並列共振器を形成するステップ、
を有する、請求項１６に記載のモノリシックデュプレクサの製造方法。
【請求項２１】
前記第２空洞部を形成するステップが、
前記基板の裏面をエッチングしてビアホールを形成するステップ、及び、
前記ビアホールを利用して前記共振部の下に位置する前記基板の領域をエッチングするステップ、
を含む、請求項１６に記載のモノリシックデュプレクサの製造方法。
【請求項２２】
前記位相遷移部を形成するステップが、
前記パッケージング基板の表面をエッチングして第１空洞部を形成するステップ、
前記第１空洞部の内面に第１絶縁層を積層するステップ、
前記第１絶縁層の一部の領域に第１メタル層を積層するステップ、
前記第１メタル層と前記第１絶縁層とに第２絶縁層を積層するステップ、
前記第１メタル層に積層された前記第２絶縁層の領域に第２メタル層を積層してコンデンサを形成するステップ、
前記第１メタル層に積層された前記第２絶縁層の領域とは異なる前記第２絶縁層の領域に第３メタル層を積層するステップ、
前記第３メタル層に有機絶縁膜を積層するステップ、及び、
前記有機絶縁膜に第４メタル層をコイル状に積層してインダクタを形成するステップ、
を含む、請求項１６に記載のモノリシックデュプレクサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モノリシックデュプレクサに関し、特に、その製造方法に関する。
【背景技術】
【０００２】
デュプレクサとは、フィルタを複合的に用いる素子の中で代表的な素子の一つである。デュプレクサは、周波数分割（ＦＤＤ：Frequency Division Duplex）方式の通信システムにおいて、同じ１つのアンテナを通じて送信される信号と受信される信号とを適切に分岐することで、送信端と受信端との間で同じアンテナを効率的に共有できるようにする素子である。デュプレクサは基本的に送信端フィルタと受信端フィルタとを含む。送信端フィルタは送信しようとする周波数のみを通過させるバンドパスフィルタであり、受信端フィルタは受信しようとする周波数のみを通過させるバンドパスフィルタである。各フィルタで所定の周波数帯域の信号のみを通過させることで、１つのアンテナを効率的に共有できる。
【０００３】
デュプレクサは無線通信を行う各種ＲＦ機器で用いられる。特に携帯電話機では、その機能とサイズとの改良に伴い、より具体的には、近年の、超小型化、高感度化、かつ多機能化に伴い、携帯電話機に用いられるフィルタ、すなわちデュプレクサに対しても、小型／軽量化が求められている。この要請を満たすために、近年、ＭＥＭＳ（Micro−Electro−Mechanical System）技術を利用して製作されたＦＢＡＲ（Film Bulk Acoustic Resonator：圧電薄膜共振器）が、フィルタまたはデュプレクサに用いられている。ＦＢＡＲは低コストで大量生産が可能であり、小型化できる。更に、フィルタの重要な特性である高い品質係数（Ｑ値）を実現でき、ＰＣＳ（Personal Communication Service）帯やＤＣＳ（Digital Communication System）帯と共に、マイクロ周波数帯域でも使用可能である。
【０００４】
送信端フィルタを通じて送信される信号と受信端フィルタを通じて受信される信号との間の周波数差が極めて小さい場合、両方の信号が互いに敏感に反応し、両方の信号間で干渉が起きる。これを回避するため、デュプレクサは一般に、送信端フィルタと受信端フィルタとを相互に隔離するための位相遷移部をさらに含む。通常、位相遷移部はコンデンサとインダクタとの組み合わせで構成され、送信信号と受信信号との間の位相差を90°に調節することで、両方の信号間の干渉を防止する。
【０００５】
図１は従来技術で製造されたデュプレクサの構成を示す垂直断面図である。図１に示されているように、従来のデュプレクサは、印刷回路基板（ＰＣＢ）10、位相遷移部20、送信端フィルタ30、及び受信端フィルタ40を含む。この場合、位相遷移部20、送信端フィルタ30、及び受信端フィルタ40は各々別の素子で製作され、印刷回路基板10上の配線にボンディングされる。特に、送信端フィルタ30と受信端フィルタ40とのそれぞれがワイヤボンディング方式で印刷回路基板10上の配線に接続され、更に、その配線を通じて位相遷移部20に接続されている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図１に示されているデュプレクサの製造工程では、位相遷移部20、送信端フィルタ30、及び受信端フィルタ40等の各内部素子が別々に製作され、各々のパッケージングが施された後に、１つのデュプレクサとして一体化される。その場合、製造工程全体が複雑であるので、製造されたデュプレクサ全体のサイズを更に小型化することが困難である。更に、送信端フィルタ30と受信端フィルタ40とのそれぞれが印刷回路基板10上の配線にワイヤボンディング方式で接続されているので、ワイヤ部分の寄生成分により信号損失を更に低減させることが困難である。従って、図１に示されているデュプレクサは、携帯電話機の更なる小型化や更なる高性能化には不利である。
本発明は、フィルタ間の信号干渉を防止するための位相遷移部とフィルタとの間の接続を工夫することで、更なる小型化や高性能化を実現するモノリシックデュプレクサ、及びその製造方法、の提供を目的とする。
【課題を解決するための手段】
【０００７】
本発明によるモノリシックデュプレクサは、
送信端フィルタと受信端フィルタとを表面に含む基板；並びに、
送信端フィルタと受信端フィルタとの上方に配置され、送信端フィルタと受信端フィルタとに電気的に接続され、送信端フィルタと受信端フィルタとの間で信号の干渉を防止する位相遷移部、を含み、基板の表面に結合して送信端フィルタと受信端フィルタとを密封しているパッケージング基板；
を有する。
【０００８】
パッケージング基板は好ましくは、基板の表面と対向している表面に第１空洞部を含む。この場合、第１空洞部内に送信端フィルタと受信端フィルタとが位置するように、パッケージング基板が基板の表面に結合している。更に好ましくは、位相遷移部が第１空洞部内に形成されている。その他に、パッケージング基板が、パッケージング基板を貫通してパッケージング基板の外面と内面との間を電気的に接続している少なくとも１つの連結電極、をさらに含み、位相遷移部がパッケージング基板の外面に形成され、上記の連結電極を介して送信端フィルタと受信端フィルタとに接続されても良い。
【０００９】
送信端フィルタと受信端フィルタとの少なくともいすれかが、
基板の表面に形成され、直列に接続された複数の直列共振器、
基板の表面に形成され、上記複数の直列共振器の間を接続しているノードに接続された少なくとも１つの並列共振器、及び、
基板の表面に形成され、上記の並列共振器に接続された少なくとも１つのトリミングインダクタ、
を含む。この場合、上記の並列共振器が、好ましくは、
複数の直列共振器に含まれる第１直列共振器、の一端に形成された第１ノード、に接続された第１並列共振器、及び、
複数の直列共振器に含まれる第２直列共振器、の一端に形成された第２ノード、に接続された第２並列共振器、
を含み、トリミングインダクタの一つが第１及び第２並列共振器の両方に共通接続される。更に好ましくは、第１並列共振器に含まれるコンデンサの容量が第１直列共振器に含まれるコンデンサの容量より大きく、第２並列共振器に含まれるコンデンサの容量が第２直列共振器に含まれるコンデンサの容量より大きい。すなわち、第１並列共振器の回路面積が第１直列共振器の回路面積より大きく、第２並列共振器の回路面積が第２直列共振器の回路面積より大きい。
【００１０】
複数の直列共振器と並列共振器との少なくともいずれかが、好ましくは、
基板の表面に形成された第２空洞部、並びに、
第２空洞部を覆う位置に下から順に積層された、下部電極、圧電膜、及び上部電極、を含む共振部、
を有する。更に好ましくは、トリミングインダクタが、圧電膜の上に重なっている上部電極をパターニングして形成されたコイル、を含む。ここで、下部電極は好ましくは、アルミニウム、タングステン、金、プラチナ、ニッケル、チタニウム、クロム、パラジウム、及びモリブデン、の少なくともいずれかの物質で構成される。更に、圧電膜は好ましくは、窒化アルミニウムと酸化亜鉛との少なくともいずれかの物質で構成される。その上、トリミングインダクタのコイルは好ましくは、円形又は矩形である。
【００１１】
好ましくは、絶縁層とメタル層とが交互に積層されたＬＣ並列回路、を位相遷移部が含み、送信端フィルタと受信端フィルタとの間で信号の位相差を90°に保つ。更に好ましくは、位相遷移部が、
パッケージング基板の表面に積層された第１絶縁層、
第１絶縁層の一部の領域に積層された第１メタル層、
第１メタル層と第１絶縁層とに積層された第２絶縁層、
第２絶縁層のうち、第１メタル層に積層された領域に積層された第２メタル層、
第２絶縁層のうち、第１絶縁層に積層された領域に積層された第３メタル層、
第３メタル層に積層された有機絶縁膜、及び、
有機絶縁膜にコイル状に積層された第４メタル層、
を含む。
【００１２】
本発明によるモノリシックデュプレクサの製造方法は、
基板の表面に絶縁層を積層するステップ、
その絶縁層にメタルを積層し、パターニングして下部電極を形成し、かつ絶縁層の一部を露出させるステップ、
その露出した絶縁層の一部と下部電極とに圧電膜を積層するステップ、
その圧電膜にメタルを積層し、パターニングして上部電極を形成し、かつ圧電膜の一部を露出させ、下部電極、圧電膜、及び上部電極で共振部を形成するステップ、
共振部の下に位置する基板の領域をエッチングして第２空洞部を形成するステップ、
共振部間での信号の干渉を防止するための位相遷移部をパッケージング基板の表面に形成するステップ、及び、
パッケージング基板を基板の表面に結合させ、位相遷移部を共振部に電気的に接続するステップ、
を有する。この場合、上記の絶縁層を積層するステップでは好ましくは、SiO2とAl2O2との少なくともいずれかの物質が、ＲＦマグネトロンスパッタリング法、又は真空蒸着法のいずれかで積層される。
【００１３】
好ましくは、共振部が形成された圧電膜の領域とは異なる圧電膜の領域にトリミングインダクタを形成するステップ、がさらに含まれる。この場合、更に好ましくは、トリミングインダクタが、円形又は矩形のコイルを含むように形成され、下部電極が共振部とトリミングインダクタとに接続される。
本発明による上記のモノリシックデュプレクサの製造方法は好ましくは、
複数の共振部を直列に接続して複数の直列共振器を形成するステップ、
それら複数の直列共振器に含まれる第１直列共振器、の一端に第１ノードを形成し、その第１ノードに上記の共振部の一つを接続して第１並列共振器を形成するステップ、及び、
上記の複数の直列共振器に含まれる第２直列共振器、の一端に第２ノードを形成し、その第２ノードに上記の共振器の別の一つを接続して第２並列共振器を形成するステップ、
を更に有する。
【００１４】
より好ましくは、第２空洞部を形成するステップが、
基板の裏面をエッチングしてビアホールを形成するステップ、及び、
そのビアホールを利用して上記の共振部の下に位置する基板の領域をエッチングするステップ、
を含む。
【００１５】
その他に好ましくは、位相遷移部を形成するステップが、
パッケージング基板の表面をエッチングして第１空洞部を形成するステップ、
第１空洞部の内面に第１絶縁層を積層するステップ、
第１絶縁層の一部の領域に第１メタル層を積層するステップ、
第１メタル層と第１絶縁層とに第２絶縁層を積層するステップ、
第１メタル層に積層された第２絶縁層の領域に第２メタル層を積層してコンデンサを形成するステップ、
第１メタル層に積層された第２絶縁層の領域とは異なる第２絶縁層の領域に第３メタル層を積層するステップ、
第３メタル層に有機絶縁膜を積層するステップ、及び、
有機絶縁膜に第４メタル層をコイル状に積層してインダクタを形成するステップ、
を含む。
【発明の効果】
【００１６】
本発明によるモノリシックデュプレクサでは、同じ基板の表面に送信端フィルタと受信端フィルタとが形成される一方、位相遷移部がパッケージング基板に形成される。更に、パッケージング基板で基板の表面を密封するとき、位相遷移部が送信端フィルタと受信端フィルタとの上方に配置され、両フィルタに接続される。それにより、位相遷移部と両フィルタとの間隔が狭いので、デュプレクサの超小型化が図れる。更に、位相遷移部と両フィルタとの間の接続にはワイヤボンディングが使用されなくても良いので、位相遷移部と両フィルタとの間での信号の損失が更に低減できる。その上、両フィルタが１つのトリミングインダクタを共用することにより、デュプレクサのサイズがさらに小型化される。
【発明を実施するための最良の形態】
【００１７】
以下、添付した図面に基づいて本発明について詳説する。
図２は本発明の一実施形態によるモノリシックデュプレクサの構成を示す垂直断面図である。図２に示されているように、このデュプレクサは、基板100、パッケージング基板200、位相遷移部210、送信端フィルタ300、及び受信端フィルタ400を含む。
基板100は通常、シリコン基板である。基板100の表面には送信端フィルタ300と受信端フィルタ400とが形成される。送信端フィルタ300と受信端フィルタ400とは上述の通り、所定の周波数帯域内の信号のみをフィルタリングして通過させるバンドパスフィルタである。この場合、一般に、複数のＦＢＡＲの直列接続と並列接続とを梯子状に組み合わせ、その全体を一つのフィルタ300、400として使用することで、各フィルタ300、400の通過帯域が調整される。送信端フィルタ300と受信端フィルタ400とのそれぞれは更に、好ましくは、トリミングインダクタを含む（図２には示されていない）。トリミングインダクタは各フィルタ300、400の通過帯域より高い周波数帯域の信号を減衰させ、各フィルタ300、400の周波数特性を向上させる。
【００１８】
パッケージング基板200は基板100の表面に結合し、送信端フィルタ300と受信端フィルタ400とを密封する（図２参照）。この場合、基板100の表面と結合する前にパッケージング基板200の表面がエッチングされ、第１空洞部211が形成される。更に、第１空洞部211内に送信端フィルタ300と受信端フィルタ400とが位置するように、パッケージング基板200が基板100の表面上で配置される。その状態で、ボンディング層230がパッケージング基板200と基板100との両方に積層され、両基板200、100の間をボンディングする。
【００１９】
位相遷移部210は、パッケージング基板200の表面、特にその第1空洞部211の内面に形成される。パッケージング基板200が基板100の表面に結合するとき、位相遷移部210が送信端フィルタ300と受信端フィルタ400との上方に配置され、連結部220を介して送信端フィルタ300と受信端フィルタ400とのそれぞれに接続される。位相遷移部210は好ましくは、コンデンサとコイルとを積層したＬＣ並列回路として構成される。位相遷移部210は特に、送信端フィルタ300と受信端フィルタ400とのそれぞれを通過する信号間に90°の位相差を与える。例えば、送信端信号がsinθに比例するとき、位相遷移部210は受信端信号をcosθに比例させる（∵sin（90＋θ）＝cosθ）。sinθとcosθとの積の一周期平均は0であるので、送信端と受信端との間では信号の干渉が生じない。
【００２０】
連結部220は導電性物質で形成される。その導電性物質は好ましくは、金又はハンダである。その他の金属であっても良い。それらの金属からバンピング方式により、数十μm〜数百μmのサイズの突起が形成される。その突起が連結部220の接続端子、すなわち導電性バンプとして使用される。バンピング方式による接続はワイヤボンディング方式による接続より電気経路が短いので、電気抵抗が低く、電気的雑音が少ない。こうして、本発明の実施形態によるデュプレクサは電気的性能が高い。
【００２１】
図３は、図２に示されているモノリシックデュプレクサに含まれる基板の表面上の構成を示す水平断面図である。図３に示されているように、基板100の表面には送信端フィルタ300と受信端フィルタ400とが形成されている。この場合、送信端フィルタ300は、複数のＦＢＡＲ301と二つのトリミングインダクタ302、303とを含む。同様に、受信端フィルタ400は、複数のＦＢＡＲ401と二つのトリミングインダクタ402、403とを含む。これら複数のＦＢＡＲ301、401、及び四つのトリミングインダクタ302、303、402、403は、同じ製造工程を通じて同時に形成される。すなわち、送信端フィルタ300と受信端フィルタ400とが単一の基板100上に集積される。更に、送信端フィルタ300と受信端フィルタ400とが単一のパッケージング基板200により、基板100の縁部230の中に密封される。その結果、各フィルタ300、400の個別のパッケージングが不要であるので、パッケージングに必要な面積が削減でき、デュプレクサ全体が小型化される。
【００２２】
図３では、トリミングインダクタが送信端フィルタ300と受信端フィルタ400とのそれぞれに二つずつ（302と303、402と403）含まれている。その他に、各フィルタがトリミングインダクタを一つだけ含んでも良い。図４は、そのようなフィルタの構成の一例を示すブロック図である。好ましくは、送信端フィルタ300Aと受信端フィルタ400Aとの少なくともいずれかが図４の構成を有する。すなわち、フィルタ300A／400Aは好ましくは、４つの直列共振器310〜340、第１及び第２並列共振器350、360、及び一つのトリミングインダクタ370を含む。４つの直列共振器310、320、330、340は、直列に接続された４つのＦＢＡＲである。第１並列共振器350は好ましくはＦＢＡＲであり、第１直列共振器310の一端に形成された第１ノードに接続される。第２並列共振器360は好ましくはＦＢＡＲであり、第２直列共振器330の一端に形成された第２ノードに接続される。トリミングインダクタ370は第１及び第２並列共振器350、360の両方と共通接続される。この場合、好ましくは、第１並列共振器350に含まれるコンデンサの容量が第１直列共振器310に含まれるコンデンサの容量より大きく設計される。すなわち、第１並列共振器350の回路面積が第１直列共振器310の回路面積より大きく設計される。同様に、第２並列共振器360に含まれるコンデンサの容量が第２直列共振器330に含まれるコンデンサの容量より大きく設計される。すなわち、第２並列共振器360の回路面積が第２直列共振器33の回路面積より大きく設計される。それにより、トリミングインダクタ370のインダクタンスを低く設定できる。尚、図３に示されているフィルタ300／400は図４に示されている構造と同様な構造を有する。但し、例えば、第１及び第２並列共振器350、360のそれぞれに異なるトリミングインダクタ302、303（又は402、403）が接続される。
【００２３】
以下、図４に示されている、直列共振器310〜340と並列共振器350、360との組み合わせで構成されたフィルタ300A／400Aの動作原理について説明する。このフィルタ300A／400Aでは例えば、直列共振器310〜340の反共振周波数が第１周波数f1であり、共振周波数が第２周波数f2である。一方、並列共振器350、360の反共振周波数が第３周波数f3であり、共振周波数が第４周波数f4である。直列共振器310〜340の周波数特性、または並列共振器350、360の周波数特性を調整することにより、並列共振器350、360の反共振周波数（第３周波数）f3が直列共振器310〜340の共振周波数（第２周波数）f2と一致するとき、フィルタ300A／400Aは、周波数帯域f1〜f4の信号のみを通過させるバンドパスフィルタとして動作する。この場合、バンドパスフィルタの共振周波数は第２周波数f2（＝f3）である。一方、トリミングインダクタ370はフィルタ300A／400Aの通過帯域f1〜f4より高い周波数帯域（f＞f1）の信号を減衰させる。それにより、フィルタ300A／400Aの周波数特性が向上する。
【００２４】
図４では、一つのトリミングインダクタ370が第１及び第２並列共振器350、360の両方に共通接続される。従って、図３に示されているような、二つのトリミングインダクタ302、303（又は402、403）が別々に第１及び第２並列共振器350、360に接続される場合より、フィルタ全体のサイズが小さい。更に好ましくは、フィルタ300A／400Aの出力端子に接続される直列共振器340に、第３並列共振器が並列に接続される（図５参照）。第３並列共振器は第２周波数より低い周波数帯域の信号を減衰させる。それにより、フィルタ300A／400Aの周波数特性が更に向上する。
【００２５】
図５は、図４に示されているフィルタを用いたモノリシックデュプレクサの構成を示す水平断面図である。図５に示されているように、送信端フィルタ300Aと受信端フィルタ400Aとはそれぞれ、４つの直列共振器310〜340、３つの並列共振器350、360、380、及び１つのトリミングインダクタ370を含む。トリミングインダクタ370は特に、第１及び第２並列共振器350、360のそれぞれを接地ポートに接続している。位相遷移部210は図２に示されているように、パッケージング基板200に形成されている。パッケージング基板200が基板100の縁部230にボンディングされるとき、位相遷移部210が連結部220を介して各フィルタ300A、400Aに接続される。
【００２６】
図６〜１０は、図４に示されているフィルタ300A／400Aの製造工程を説明するための垂直断面図である。フィルタ300A／400Aは、複数の直列共振器310〜340、複数の並列共振器350、360、及び１つのトリミングインダクタ370を含む。しかし、それらを全て、同じ垂直断面図に示すことは難しい。従って、図６〜１０では、第１並列共振器350とトリミングインダクタ370とを含む部分のみを示す。図６〜１０では、第１並列共振器350がエアーギャップ型ＦＢＡＲとして形成される。
【００２７】
まず、図６に示されているように、基板100の表面全体に絶縁膜351を蒸着する。絶縁膜351とは、基板100の表面に形成される素子と基板100自体との間を電気的に隔離するための部分をいう。絶縁膜351を構成する絶縁物質としては好ましくは二酸化ケイ素（SiO2）又は酸化アルミニウム（Al2O2）が用いられる。絶縁膜351を基板100の表面に蒸着する方法としては好ましくは、ＲＦマグネトロンスパッタリング方式、又は真空蒸着方式が用いられる。
【００２８】
次に、図７に示されているように、絶縁膜351に下部電極352を蒸着する。その後、下部電極352をパターニングし、所定の部分で絶縁膜351を露出させる。下部電極352は導電性物質で構成され、好ましくは、金属で構成される。その金属としては好ましくは、アルミニウム、タングステン、金、プラチナ、ニッケル、チタニウム、クロム、パラジウム、及びモリブデンの少なくともいずれかが用いられる。
【００２９】
続いて、図８に示されているように、前工程で露出した絶縁膜351と下部電極352との全面に圧電膜353を蒸着する。圧電膜353とは、圧電効果により電気エネルギーを弾性エネルギーに変換する部分をいう。圧電膜353を構成する圧電物質としては好ましくは、窒化アルミニウム、又は酸化亜鉛が用いられる。
更に、図９に示されているように、圧電膜353にメタルを積層し、その後、そのメタル層をパターニングして上部電極354とメタル層355とを形成する。これにより、上部電極354は下部電極352と圧電膜353と共に、共振部359を形成する。一方、共振部359を形成した部分とは異なる圧電膜353の領域では、メタル層355が円形あるいは矩形にパターニングされ、トリミングインダクタ370が形成される。この場合、下部電極352は、共振部359とトリミングインダクタ370との間を電気的に接続する接続ラインの役割を果たす。
【００３０】
最後に、図１０に示されているように、共振部359の下に位置する基板100の領域をエッチングし、第２空洞部101を形成する。この場合、まず、基板100の裏面に複数のビアホール102を作製する。次に、それらのビアホール102を介して基板100の一部をエッチングで除去する。その結果、第２空洞部101が形成される。更にその後、ビアホール102を介した異物の流入を防止するため、基板100の裏面に第二のパッケージング基板600を接合する。その接合には好ましくは、接着剤が利用される。その他に、共晶ボンディング（eutectic bonding）法が利用されても良い。こうして、共振部359がエアーギャップ型ＦＢＡＲとして形成され、第１並列共振器350として動作する。
【００３１】
他の直列共振器310〜340や第２並列共振器360も同一の工程を通じて、第１並列共振器350と同時に形成できる。すなわち、一つの基板100にメタル層を積層し、その後、そのメタル層を所定の形態でパターニングする。それにより、直列共振器310〜340と並列共振器350、360との各下部電極が同時に形成される。更に、各共振器の位置に圧電膜と上部電極とを順次積層する。こうして、図４に示されているような構造のフィルタを製作できる。
【００３２】
図１１〜１６は、位相遷移部210の製造工程の一例を示す垂直断面図である。
まず、図１１に示されているように、パッケージング基板200の表面をエッチングし、所定の深さ及び面積を有する第１空洞部211を形成する。
次に、図１２に示されているように、第１空洞部211の内面に第１絶縁層212を積層する。そして、第１絶縁層212の一定の領域に第１メタル層213を積層する。第１メタル層213は好ましくは、金、又はクロムを電気メッキして形成する。第１メタル層213は第１絶縁層212により、パッケージング基板200から絶縁される。
【００３３】
続いて、図１３に示されているように、第１空洞部211内に第２絶縁層214を積層する。第２絶縁層214の材料としては好ましくは、窒化シリコン（Si3N4）が用いられる。より具体的に説明すれば、まず、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition：プラズマＣＶＤ）法を利用し、第２絶縁層214を第１絶縁層212と第１メタル層213との全面に蒸着させる。その後、好ましくは反応性イオンエッチング（ＲＩＥ：Reactive−Ion Etching）法を利用し、第１メタル層213に蒸着された第２絶縁層214からその一部を除去する。これにより、第１メタル層213の一部が露出するので、外部端子との接続が可能である。
【００３４】
更に、図１４に示されているように、第２絶縁層214の一定の領域に第２メタル層215と第３メタル層216とを積層する。第２メタル層215は、第１メタル層213と第２絶縁層214との積層部分に積層される。それにより、第２メタル層215は第１メタル層213と第２絶縁層214と共に、コンデンサを構成する。そのコンデンサでは、第１メタル層213と第２メタル層215とがコンデンサの両電極として機能し、第２絶縁層214の誘電率によってその容量が変わる。
【００３５】
次に、図１５に示されているように、低誘電率を持つ物質（Low−k材料）で第２空洞部211内をコーティングし、有機絶縁膜217を形成する。有機絶縁膜217は好ましくはＢＣＢ（Benzo−Cyclo−Butane：ベンゾシクロブテン）から構成される。更に好ましくは、有機絶縁膜217の厚さが約8μmである。有機絶縁膜217は保護膜であり、その下の第２及び第３メタル層215、216、及び第２絶縁層214を保護する。有機絶縁膜217の一部は更にエッチングにより除去され、第１、第２、及び第３メタル層213、215、216のそれぞれの一部が露出する。それにより、図１５に示された構造が形成される。
【００３６】
最後に、図１６に示されているように、前工程で露出した第１、第２、及び第３メタル層213、215、216、並びに、有機絶縁膜217に第４メタル層218を積層する。この場合、特に、有機絶縁膜217に積層される第４メタル層218がコイル状にパターニングされる。それにより、トリミングインダクタ219が形成される。トリミングインダクタ219の一端は第３メタル層216の露出部分に接続される。それにより、第３メタル層216がトリミングインダクタ219と第４メタル層218とを介してコンデンサの上部電極、すなわち、第２メタル層215に接続される。こうして、ＬＣ並列回路が形成される。
【００３７】
図１７は、本発明の他の実施形態によるモノリシックデュプレクサの構成を示す垂直断面図である。図１７では図２と同様に、基板100の表面に送信端フィルタ300と受信端フィルタ400とが形成されている。上述のフィルタと同様に、送信端フィルタ300と受信端フィルタ400とのそれぞれでは、複数の直列共振器、複数の並列共振器、及び少なくとも１つのトリミングインダクタが１つの基板100に集積されている。更に、パッケージング基板500の表面には第１空洞部511が形成され、第１空洞部511内に送信端フィルタ300と受信端フィルタ400とが位置するように、パッケージング基板500が基板100と結合する。
【００３８】
図１７では特に図２とは異なり、位相遷移部510がパッケージング基板500の外面に形成されている。パッケージング基板500には更に、連結電極520が形成されている。連結電極520はパッケージング基板500を貫通し、その外面と内面との間を電気的に接続する。連結電極520の内面側の端部には、連結部530が形成されている。連結部530は導電性物質で形成される。その導電性物質は好ましくは、金又はハンダである。その他の金属であっても良い。それらの金属からバンピング方式により、数十μm〜数百μmのサイズの突起が形成される。その突起が連結部530の接続端子、すなわち導電性バンプとして使用される。位相遷移部510は連結電極520と連結部530とを介して送信端フィルタ300と受信端フィルタ400とのそれぞれに接続される。この場合、位相遷移部510が好ましくは、図１６に示された構造と同様な構造で形成される。図２に示されている接続と同様に、バンピング方式による接続はワイヤボンディング方式による接続より電気経路が短いので、電気抵抗が低く、電気的雑音が少ない。こうして、本発明の他の実施形態によるデュプレクサも電気的性能が高い。
【００３９】
本発明は上述した特定の実施形態に限定されるものではない。実際、当業者であれば、上記の説明に基づき、特許請求の範囲に記載されている本発明の技術的範囲を逸脱することなく、本発明の実施形態に対し、種々の変更及び修正を施すことが可能であろう。従って、そのような変更及び修正は当然に、本発明の技術的範囲に含まれるべきである。
【図面の簡単な説明】
【００４０】
【図１】従来技術で製造されたデュプレクサの構成を示す垂直断面図である。
【図２】本発明の一実施形態によるモノリシックデュプレクサの構成を示す垂直断面図である。
【図３】図２に示されているモノリシックデュプレクサに含まれる基板の表面上の構成を示す水平断面図である。
【図４】トリミングインダクタを一つ含むフィルタの構成の一例を示すブロック図である。
【図５】図４に示されているフィルタを用いたモノリシックデュプレクサの構成を示す水平断面図である。
【図６】図４に示されているフィルタの第１製造工程を示す垂直断面図である。
【図７】図４に示されているフィルタの第２製造工程を示す垂直断面図である。
【図８】図４に示されているフィルタの第３製造工程を示す垂直断面図である。
【図９】図４に示されているフィルタの第４製造工程を示す垂直断面図である。
【図１０】図４に示されているフィルタの第５製造工程を示す垂直断面図である。
【図１１】位相遷移部を含むパッケージング基板の第１製造工程を示す垂直断面図である。
【図１２】位相遷移部を含むパッケージング基板の第２製造工程を示す垂直断面図である。
【図１３】位相遷移部を含むパッケージング基板の第３製造工程を示す垂直断面図である。
【図１４】位相遷移部を含むパッケージング基板の第４製造工程を示す垂直断面図である。
【図１５】位相遷移部を含むパッケージング基板の第５製造工程を示す垂直断面図である。
【図１６】位相遷移部を含むパッケージング基板の第６製造工程を示す垂直断面図である。
【図１７】本発明の他の実施形態によるモノリシックデュプレクサの構成を示す垂直断面図である。
【符号の説明】
【００４１】
100  基板
200  パッケージング基板
210  位相遷移部
220  連結部
230  ボンディング層
300  送信端フィルタ
400  受信端フィルタ
310〜340  直列共振器
350、360  並列共振器
370  トリミングインダクタ
【図１】
2006148941.tif 000003
【図２】
2006148941.tif 000004
【図３】
2006148941.tif 000005
【図４】
2006148941.tif 000006
【図５】
2006148941.tif 000007
【図６】
2006148941.tif 000008
【図７】
2006148941.tif 000009
【図８】
2006148941.tif 000010
【図９】
2006148941.tif 000011
【図１０】
2006148941.tif 000012
【図１１】
2006148941.tif 000013
【図１２】
2006148941.tif 000014
【図１３】
2006148941.tif 000015
【図１４】
2006148941.tif 000016
【図１５】
2006148941.tif 000017
【図１６】
2006148941.tif 000018
【図１７】
2006148941.tif 000019