(57)【要約】【課題】強誘電体キャパシタ形成後の工程で強誘電体薄膜が受けるダメージを抑制する。【解決手段】ＭＯＳＦＥＴが形成されている半導体基板１０を用意し、半導体基板上に、第１層間絶縁膜２０を堆積させる。第１層間絶縁膜上に強誘電体キャパシタ４９を形成する。次に、半導体基板と、第１層間絶縁膜と、強誘電体キャパシタとを備える第１構造体上に、強誘電体キャパシタを埋め込むように、第２層間絶縁膜６０を形成する。第２層間絶縁膜にＭＯＳＦＥＴ及び強誘電体キャパシタと、強誘電体メモリの外部回路とを電気的に接続するための開口部５２を形成することにより、第２構造体１０２を形成し、第２層間絶縁膜上にメタル配線７０を形成することにより第３構造体１０４を形成する。次に、第３構造体に対して、３５０℃以上４５０℃以下の雰囲気内で熱処理を行う。【選択図】図３
2006066415.tif 000002
【特許請求の範囲】
【請求項１】
ＭＯＳＦＥＴが形成されている半導体基板を用意する工程と、
該半導体基板上に、第１層間絶縁膜を堆積させる工程と、
該第１層間絶縁膜上に、第１導電体層、強誘電体層及び第２導電体層を順次に積層することにより、キャパシタ形成用積層膜を形成する工程と、
前記第２導電体層を加工して上部電極を形成し、さらに、強誘電体層及び第１導電体層を順次に加工して強誘電体薄膜及び下部電極を形成することにより、前記キャパシタ形成用積層膜から強誘電体キャパシタを形成する工程と、
前記半導体基板と、前記第１層間絶縁膜と、前記強誘電体キャパシタとを備える第１構造体上に、前記強誘電体キャパシタを埋め込むように、第２層間絶縁膜を形成する工程と、
該第２層間絶縁膜に前記ＭＯＳＦＥＴ及び前記強誘電体キャパシタと、強誘電体メモリの外部回路とを電気的に接続するための開口部を形成することにより、第２構造体を形成する工程と、
前記第２構造体の前記第２層間絶縁膜上にメタル配線を形成することにより、第３構造体を形成する工程と、
前記第３構造体に対して、３５０℃以上４５０℃以下の雰囲気内で熱処理を行う工程と
を備えることを特徴とする強誘電体メモリの製造方法。
【請求項２】
前記第３構造体に対する熱処理を酸素雰囲気内で行うことを特徴とする請求項１に記載の強誘電体メモリの製造方法。
【請求項３】
ＭＯＳＦＥＴが形成されている半導体基板を用意する工程と、
該半導体基板上に、第１層間絶縁膜を堆積させる工程と、
該第１層間絶縁膜上に、第１導電体層、強誘電体層及び第２導電体層を順次に積層することにより、キャパシタ形成用積層膜を形成する工程と、
前記第２導電体層を加工して上部電極を形成し、さらに、強誘電体層及び第１導電体層を順次に加工して強誘電体薄膜及び下部電極を形成することにより、前記キャパシタ形成用積層膜から強誘電体キャパシタを形成する工程と、
前記半導体基板と、前記第１層間絶縁膜と、前記強誘電体キャパシタとを備える第１構造体上に、前記強誘電体キャパシタを埋め込むように、第２層間絶縁膜を形成する工程と、
該第２層間絶縁膜に前記ＭＯＳＦＥＴ及び前記強誘電体キャパシタと、強誘電体メモリの外部回路とを電気的に接続するための開口部を形成することにより、第２構造体を形成する工程と、
前記第２構造体に対して、３５０℃以上４５０℃以下の雰囲気内で熱処理を行う工程と
前記第２構造体の前記第２層間絶縁膜上にメタル配線を形成することにより、第３構造体を形成する工程と、
を備えることを特徴とする強誘電体メモリの製造方法。
【請求項４】
前記第２構造体に対する熱処理を酸素雰囲気内で行うことを特徴とする請求項３に記載の強誘電体メモリの製造方法。
【請求項５】
ＭＯＳＦＥＴが形成されている半導体基板を用意する工程と、
該半導体基板上に、第１層間絶縁膜を堆積させる工程と、
該第１層間絶縁膜上に、第１導電体層、強誘電体層及び第２導電体層を順次に積層することにより、キャパシタ形成用積層膜を形成する工程と、
前記第２導電体層を加工して上部電極を形成し、さらに、強誘電体層及び第１導電体層を順次に加工して強誘電体薄膜及び下部電極を形成することにより、前記キャパシタ形成用積層膜から強誘電体キャパシタを形成する工程と、
前記半導体基板と、前記第１層間絶縁膜と、前記強誘電体キャパシタとを備える第１構造体上に、前記強誘電体キャパシタを埋め込むように、第２層間絶縁膜を形成する工程と、
該第２層間絶縁膜に前記ＭＯＳＦＥＴ及び前記強誘電体キャパシタと、強誘電体メモリの外部回路とを電気的に接続するための開口部を形成することにより、第２構造体を形成する工程と、
前記第２構造体に対して、３５０℃以上４５０℃以下の雰囲気内で第１の熱処理を行う工程と
前記第２構造体の前記第２層間絶縁膜上にメタル配線を形成することにより、第３構造体を形成する工程と、
前記第３構造体に対して、３５０℃以上４５０℃以下の雰囲気内で第２の熱処理を行う工程と
を備えることを特徴とする強誘電体メモリの製造方法。
【請求項６】
前記第２構造体に対する第１の熱処理を酸素雰囲気内で行い、かつ、前記第３構造体に対する第２の熱処理を酸素雰囲気内で行うことを特徴とする請求項５に記載の強誘電体メモリの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、強誘電体メモリ、特に、強誘電体キャパシタを用いた不揮発性メモリの製造方法に関するものである。
【背景技術】
【０００２】
近年、不揮発性メモリとして、強誘電体キャパシタを用いた半導体メモリ（強誘電体メモリ）が注目されている。強誘電体は、電圧印加方向の分極を、電圧を取り除いても保持する性質をもっている（自発分極がある）。そのため、強誘電体メモリは、不揮発性メモリとして用いることができる。また、強誘電体の分極の反転速度はナノ秒のオーダーであり、さらに分極反転に必要な電圧も強誘電体薄膜の製造方法の最適化によって、２．０Ｖ程度に抑えられる。これらの理由により、強誘電体メモリは、フラッシュメモリやＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ）等の他の不揮発性メモリに比べ、書換え速度及び動作電圧の点で著しく優れている。さらに、強誘電体メモリのデータの可能書換え回数は１０12回以上であることから、現在、強誘電体メモリはＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）として実用化されている。
【０００３】
強誘電体メモリにおいて、長期信頼性を確保するためには、インプリントによる劣化を最小限に抑える必要がある。インプリントとは、強誘電体メモリにデータの書き込みを行った後に長期間保持しておくと、保持したデータとは反対のデータの保持特性が劣化してしまう現象である。このインプリントは、あるデータを保持しておくと、キャパシタ内部の浮遊電荷の再分布によって分極と同方向の内部電界が生じるために起こる。
【０００４】
インプリントは、強誘電体キャパシタの強誘電体薄膜内部の浮遊電荷の存在と関連しているため、強誘電体薄膜中に存在する浮遊電荷に左右される。これに加えて、インプリントは、強誘電体キャパシタが形成されてからの製造プロセスにおいて、強誘電体薄膜へ導入される水素などにより受ける結晶の変性（ダメージ）に大きく左右される。従って、強誘電体メモリの形成のためには、強誘電体キャパシタ形成以降のプロセスにおいて強誘電体薄膜にダメージを与えないようなプロセスが必要となる。
【０００５】
その１つの例として、強誘電体キャパシタ形成直後にＡｌ2Ｏ3などのカバー膜を設け、強誘電体薄膜に水素などを到達させないようにして、ダメージの発生を防ぐことなどが既に実施されている。しかしながら、カバー膜を用いる方法では、カバー膜という、本来はその必要がない別の膜が追加されることから考えてもプロセスが複雑になる。
【０００６】
また、他の例として、強誘電体キャパシタの強誘電体特性の改善を図る回復アニールも実施されている（例えば、特許文献１〜４参照）。強誘電体キャパシタを形成した後、強誘電体キャパシタの電極とのコンタクトのために、エッチングによりコンタクトホールが設けられる。このエッチングを行う際や、酸化膜で層間絶縁膜を形成する際に発生する水素等により、強誘電体キャパシタがダメージを受けるので、このダメージを修復するための回復アニールを、例えば、酸素雰囲気中で行っている（特許文献１）。このような回復アニールは、酸素雰囲気中でのアニールに加えてオゾン雰囲気中で行われたり（特許文献２）、窒素雰囲気中で行われたり（特許文献３）、或いは大気雰囲気中で行われたりしていた（特許文献４）。
【０００７】
また、特許文献１では、回復アニール以降に発生するダメージを回復するために、さらに、酸素雰囲気中で、５５０℃のアニールを行うことについて開示している。
【特許文献１】特開平１０−２４７７２４号公報
【特許文献２】特開平６−１３５６５号公報
【特許文献３】特開平８−８４０９号公報
【特許文献４】特開２００３−３２４１８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、ＭＯＳＦＥＴ及び強誘電体キャパシタと外部回路とを電気的に接続するための、タングステン（Ｗ）などによる導電プラグや、アルミニウム（Ａｌ）などによるメタル配線を形成した後では、タングステンやアルミニウムの酸化が生じるため、高温の酸素雰囲気中でのアニールを行うことは難しい。
【０００９】
この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、強誘電体メモリ、特に、強誘電体キャパシタを用いた不揮発性メモリの製造方法であって、強誘電体キャパシタ形成後の工程で受けるダメージを抑制する方法を提供することにある。
【課題を解決するための手段】
【００１０】
上述した目的を達成するために、この発明の請求項１に係る強誘電体メモリの製造方法は、以下の工程を備えている。先ず、ＭＯＳＦＥＴが形成されている半導体基板を用意し、半導体基板上に、第１層間絶縁膜を堆積させる。次に、第１層間絶縁膜上に、第１導電体層、強誘電体層及び第２導電体層を順次に積層することにより、キャパシタ形成用積層膜を形成する。次に、第２導電体層を加工して上部電極を形成し、さらに、強誘電体層及び第１導電体層を順次に加工して強誘電体薄膜及び下部電極を形成することにより、キャパシタ形成用積層膜から強誘電体キャパシタを形成する。
【００１１】
次に、半導体基板と、第１層間絶縁膜と、強誘電体キャパシタとを備える第１構造体上に、強誘電体キャパシタを埋め込むように、第２層間絶縁膜を形成する。第２層間絶縁膜にＭＯＳＦＥＴ及び強誘電体キャパシタと、強誘電体メモリの外部回路とを電気的に接続するための開口部を形成することにより、第２構造体を形成する。その後、第２構造体の第２層間絶縁膜上にメタル配線を形成することにより第３構造体を形成する。次に、第３構造体に対して、３５０℃以上４５０℃以下の雰囲気内で熱処理を行う。
【発明の効果】
【００１２】
この発明の強誘電体メモリの製造方法によれば、第２層間絶縁膜上にメタル配線を形成した後に、アルミニウムのメタル配線に影響を及ぼさない程度の３５０〜４５０℃の雰囲気中で熱処理を行っている。この熱処理により、水素、フッ素、塩素及び水などのダメージ種は、第２層間絶縁膜から脱離する。従って、メタル配線を形成する工程以降の熱負荷によって、強誘電体薄膜に到達するダメージ種は大幅に減少して、インプリントによる劣化が抑制される。
【発明を実施するための最良の形態】
【００１３】
以下、図を参照して、この発明の実施の形態について説明する。尚、図は、構成および配置関係についてはこの発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、各構成の組成（材質）および数値的条件などは、単なる好適例にすぎない。従って、この発明は、以下の実施の形態に限定されない。なお、断面を示すハッチングなどは、一部分省略してある。
【００１４】
図１〜３は、この発明の強誘電体メモリの製造方法を説明するための概略図で、断面の切り口で示してある。
【００１５】
先ず、ＭＯＳＦＥＴが形成されている半導体基板１０を用意する。次に、半導体基板１０の一方の主表面１０ａ上に、第１層間絶縁膜２０を堆積させる。第１層間絶縁膜２０をホトリソグラフィ及びドライエッチングすることにより、ＭＯＳＦＥＴのゲート、ドレイン又はソースとコンタクトをとるためのコンタクトホール２２を設ける。このコンタクトホール２２を、タングステン等で埋め込んで、導電プラグ２５を形成する。その後、第１層間絶縁膜２０の表面２０ａは、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法により平坦化されるのが好ましい（図１（Ａ））。なお、図では、ＭＯＳＦＥＴの図示を省略し、例として１つの導電プラグ２５を図示している。
【００１６】
次に、第１層間絶縁膜２０上に酸化防止膜３０を積層した後、この酸化防止膜３０上に、密着層３２、第１導電体層３４、強誘電体層３６及び第２導電体層３８をこの順に積層して、キャパシタ形成用積層膜３９を形成する。この酸化防止膜３０を、例えば、シリコン酸化膜とシリコン窒化膜を任意好適な公知のプラズマＣＶＤ法により積層して、形成する。次に、この酸化防止膜３０上に、密着層３２を、例えば、酸化タンタル（ＴａＯx）をスパッタリングすることにより形成する。この密着層３２は、酸化防止膜３０と後述する強誘電体キャパシタの下部電極とを密着させるために形成される層であって、下部電極の下地層ともなる。密着層３２上に第１導電体層３４を、例えば、スパッタリングにより白金（Ｐｔ）で形成する。さらに、第１導電体層３４上に、強誘電体層３６を、公知のスピンコートによる塗布及び結晶化アニールにより、例えば、ＳｒＢｉ2Ｔａ2Ｏ9で形成する。続いて、この強誘電体層３６上に、第２導電体層３８を、第１導電体層３４と同様に、例えば、スパッタリングにより白金（Ｐｔ）で形成する（図１（Ｂ））。
【００１７】
次に、任意好適な公知のホトリソグラフィ及びドライエッチングにより、第２導電体層３８を加工して、上部電極４８を形成する（図１（Ｃ））。
【００１８】
さらに、任意好適な公知のホトリソグラフィ及びドライエッチングにより、強誘電体層３６及び第１導電体層３４を順次に加工して、強誘電体薄膜４６及び下部電極４４をそれぞれ形成する。この加工は、同一のドライエッチング処理で行う。従って、下部電極４４は、強誘電体薄膜４６をマスクとして自己整合的に形成される。このとき、接着層３２も加工されて、下部電極４４の下地層４２となる。このようにして、キャパシタ形成用積層膜３９から、上部電極４８、強誘電体薄膜４６、下部電極４４及び下地層４２で構成される強誘電体キャパシタ４９を得る（図１（Ｄ））。
【００１９】
次に、下部電極４４とコンタクトをとるために、任意好適な公知のホトリソグラフィ及びドライエッチングにより、強誘電体薄膜４６に下部電極コンタクト用の第１開口部５０を形成する（図２（Ａ））。この第１開口部５０を、上部電極４８から外れた領域に形成する。尚、図２（Ａ）中、半導体基板１０の上側に形成されていて、第１層間絶縁膜２０と、酸化防止膜３０と、強誘電体キャパシタ４９とを有している構造体を第１構造体１００として示す。
【００２０】
強誘電体キャパシタ４９を形成してから、強誘電体薄膜４６に第１開口部５０を設ける工程までのエッチングにより、強誘電体薄膜４６の一部分は、その結晶性が劣化している。この劣化した結晶性を回復させるために、強誘電体薄膜４６に対し、第１の回復アニールを行う。この構成例では、この第１の回復アニールとしては、強誘電体の結晶化アニールと同等の熱処理が好適であり、ここでは、好ましくは、図２（Ａ）に示す第１構造体１００に対して、酸素雰囲気で７５０℃、３０分の熱処理を行うものとする。
【００２１】
次に、強誘電体キャパシタ４９を埋め込むように、酸化防止膜３０の上側全面に、第２層間絶縁膜６０を形成する。この第２層間絶縁膜６０を、例えば、ＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）を用いたプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、シリコン酸化膜で形成する（図２（Ｂ））。
【００２２】
次に、強誘電体キャパシタ４９の上部電極４８及び下部電極４４と強誘電体メモリの外部回路とを電気的に接続するために、ホトリソグラフィ及びドライエッチングにより、第２層間絶縁膜６０にコンタクト用の第２開口部５２をそれぞれ設ける（図２（Ｃ））。
【００２３】
次に、この強誘電体薄膜４６に対して第２の回復アニールを行って、第２層間絶縁膜６０及び第２開口部５２の形成時に与えられたダメージから、強誘電体薄膜４６の結晶性を回復させる。
【００２４】
第２の回復アニール後は、導電プラグ２５と強誘電体メモリの外部回路とを電気的に接続するためにホトリソグラフィ及びエッチングにより、第２層間絶縁膜６０及び酸化防止膜３０に第３開口部５４を設ける（図３（Ａ））。尚、図３（Ａ）において、第１構造体１００と、第２開口部５２及び第３開口部５４が形成されている第２層間絶縁膜６０とを備える構造体を第２構造体１０２として示す。この第３開口部５４の形成により、タングステンが露出するので、この後は、酸素雰囲気での高温の熱処理は行えない。
【００２５】
次に、第２及び第３開口部５２及び５４内、並びに第２層間絶縁膜６０上に、メタル層（図示を省略する。）を形成後、ホトリソグラフィ及びエッチングによって、メタル層を加工して、第１のメタル配線７０を形成する（図３（Ｂ））。尚、図３（Ｂ）において、第２構造体１０２と、第１のメタル配線７０とを備える構造体を第３構造体１０４として示す。
【００２６】
第１のメタル配線７０の形成後に、第３構造体１０４に対して、３５０〜４５０℃の酸素雰囲気中で３０分の熱処理を行う。この熱処理を行うことによって、第２の回復アニールを行ってから第１のメタル配線７０が形成されるまでの工程で強誘電体薄膜４６が受けた結晶の変性を、修復することができる。
【００２７】
図４を参照して、第２の回復アニール後に、強誘電体薄膜４６で発生するダメージについて説明する。図４は、強誘電体キャパシタを形成する工程以降に導入されるダメージ種について説明するための図である。ダメージを発生させるダメージ種は、図３（Ａ）を参照して説明した第３開口部５４を形成する工程及び図３（Ｂ）を参照して説明した第１のメタル配線７０の形成時に導入される。
【００２８】
第３開口部５４を形成する工程では、ダメージ種としてアッシング時に発生する水素ガス（Ｈ2）、及び、洗浄時に用いられる水（Ｈ2Ｏ）が、例えば、図４において矢印ａで示す経路を通って、第２層間絶縁膜６０に導入される。Ｈ2及びＨ2Ｏなどは、第１のメタル配線７０を形成する工程以降に、第２層間絶縁膜６０が受ける熱負荷によって、強誘電体キャパシタ、特に、強誘電体薄膜４６の側壁付近（図４において、符号９０で示した楕円で囲った付近）に到達し、その結果、インプリントを引き起こす結晶の変性が生じる。
【００２９】
また、第１のメタル配線７０を形成する工程では、ダメージ種としてエッチングガスにより発生する塩素ガス（Ｃｌ2）又はアッシング時に発生する水素ガス（Ｈ2）及びフッ素ガス（Ｆ2）や、洗浄時に用いられる水（Ｈ2Ｏ）が、例えば、図４において矢印ｂで示す経路を通って、第２層間絶縁膜６０に導入される。これらのＨ2、Ｆ2、Ｃｌ2及びＨ2Ｏは、上述した第３開口部５４を形成する工程で導入されるＨ2及びＨ2Ｏと同様に、強誘電体薄膜４６の側壁付近に到達し、その結果、強誘電体薄膜４６の側壁付近に、インプリントを引き起こす結晶の変性が生じる。
【００３０】
ここでは、第１のメタル配線７０を形成した直後に、アルミニウムで形成された第１のメタル配線７０に影響を及ぼさない程度の温度である３５０〜４５０℃の酸素雰囲気中で熱処理を行っている。この熱処理により、Ｈ2、Ｆ2、Ｃｌ2及びＨ2Ｏなどのダメージ種は、第２層間絶縁膜６０から脱離する。従って、第１のメタル配線７０を形成する工程以降に第２層間絶縁膜６０が受ける熱負荷によって強誘電体薄膜４６に到達するダメージ種は、大幅に減少して、インプリントによる劣化が抑制される。
【００３１】
図５（Ａ）及び（Ｂ）を参照して、この熱処理の効果について説明する。図５は、熱処理の効果を説明するための図である。図５（Ａ）は、アニ−ルを行う際の雰囲気の違いによる、強誘電体キャパシタの劣化の違いを示している。図５（Ｂ）は、アニ−ルを行う際の温度の違いによる、強誘電体キャパシタの劣化の違いを示している。
【００３２】
図５（Ａ）の横軸は、高温保持時間を示し、及び、縦軸は、高温保持時の、強誘電体薄膜の分極方向とは反対方向に分極されたときの強誘電体薄膜の分極量を示している。直線Ｉは、酸素雰囲気内で熱処理を行った場合の強誘電体キャパシタの分極量を示し、直線ＩＩは、窒素雰囲気内で熱処理を行った場合の強誘電体キャパシタの分極量を示し、直線ＩＩＩは、熱処理を行わなかったときの強誘電体キャパシタの分極量を示している。
【００３３】
酸素雰囲気内（直線Ｉ）及び窒素雰囲気内（直線ＩＩ）での熱処理によって、熱処理を行わなかったとき（直線ＩＩＩ）に比べて、直線の傾き、すなわち、保持時間に対する分極量の変化量は小さくなっている。このことは、酸素雰囲気内（直線Ｉ）又は窒素雰囲気内（直線ＩＩ）での熱処理によって、ダメージ種の強誘電体薄膜への到達量が減少したことを示している。これは、窒素雰囲気内での熱処理と、酸素雰囲気内での熱処理は、同様のダメージ種の脱離効果が得られることを示している。
【００３４】
また、図５（Ａ）に示すように、酸素雰囲気内での熱処理を行った場合（直線Ｉ）は、窒素雰囲気内での熱処理を行った場合（直線ＩＩ）に比べて、分極量の変化量が小さい。酸素雰囲気内での熱処理の場合は、上述の脱離効果に加えて、結晶の損傷箇所が酸素により補償される効果が得られるので、インプリント劣化は窒素雰囲気内での熱処理を行った場合より小さくなることを示している。
【００３５】
図５（Ｂ）の横軸は、高温保持時間を示し、及び、縦軸は、高温保持時の、強誘電体薄膜の分極方向とは反対方向に分極されたときの強誘電体薄膜の分極量を示している。直線ＩＶは、４００℃の酸素雰囲気内で熱処理を行った場合の強誘電体キャパシタの分極量を示し、直線Ｖは、３５０℃の酸素雰囲気内で熱処理を行った場合の強誘電体キャパシタの分極量を示している。
【００３６】
図５（Ｂ）に示されるように、４００℃の酸素雰囲気内での熱処理を行った場合（直線ＩＶ）、或いは、３５０℃の酸素雰囲気内での熱処理を行った場合（直線Ｖ）、の分極量の変化はいずれも、熱処理を行わなかった場合（図５（Ａ）の直線ＩＩＩ）に比べると小さい。また、４００℃の酸素雰囲気内での熱処理を行った場合（直線ＩＶ）は、３５０℃の酸素雰囲気内での熱処理を行った場合（直線Ｖ）に比べて、分極量の変化は小さい。このように、熱処理の温度を高くすれば、分極量の変化が小さくなる、すなわち、熱処理の効果が高まる。しかしながら、熱処理の温度の上限は、アルミニウム配線や、導電プラグに用いられている露出したタングステンの耐熱温度で規定されていて、これらの耐熱温度は、およそ５００℃である。従って、熱処理における雰囲気の温度は、５００℃を超えない範囲で高い温度が良く、３５０℃以上４５０℃以下とするのが好適である。
【００３７】
ここでは、図３（Ｂ）を参照して説明した第１メタル配線を形成する工程の後に、第３構造体１０４に対して熱処理を行う例について説明したが、図３（Ａ）を参照して説明した第３開口部５４を形成する工程の後であって、図３（Ｂ）を参照して説明した第１メタル配線７０を形成する工程の前に、第２構造体１０２に対して熱処理を行っても良い。
【００３８】
第１メタル配線７０を形成する工程の前に、第２構造体１０２に対して熱処理を行うことで、第３開口部５４を形成するまでの工程でのダメージ種を効果的に除去することができる。
【００３９】
さらに、第３開口部５４を形成する工程の後であって、第１メタル配線７０を形成する工程の前に第２構造体１０２に対して第１の熱処理を行い、さらに、第１メタル配線７０を形成する工程の後に、第３構造体１０４に対して第２の熱処理を行うことにより、２回の熱処理を行ってもよい。第１の熱処理及び第２の熱処理の２回の熱処理を行うと、第３開口部５４を形成する工程と、第１のメタル配線７０を形成する工程のそれぞれで導入されるダメージ種を個別に除去することになる。従って、１回の熱処理を行う場合に比べて、さらに大きなインプリント劣化の抑制効果が期待できる。
【００４０】
上述した熱処理の後に、第２層間絶縁膜６０及び第１のメタル配線７０上に、任意好適な公知のスパッタリングにより、シリコン窒化（ＳｉＮ）膜８２を形成する。このＳｉＮ膜８２は、後述する第３層間絶縁膜８４を形成する工程で発生する水分（Ｈ2Ｏ）が、強誘電体薄膜４６へと浸透するのを防止するために設けられる。ＳｉＮ膜８２上に第３層間絶縁膜８４を、例えば、公知のＴＥＯＳを用いたプラズマＣＶＤ法によりシリコン酸化膜で形成する。さらに、第３層間絶縁膜８４上に、メタル層（図示を省略する。）を形成後、ホトリソグラフィ及びエッチングによって、メタル層を加工して、第２のメタル配線７２を形成する。第２のメタル配線７２を覆うように、任意好適な公知のスパッタリングにより、シリコン窒化膜を堆積し、パッシベーション膜８６とする（図３（Ｃ））。
【図面の簡単な説明】
【００４１】
【図１】本発明の強誘電体メモリの製造方法を説明するための工程図（その１）である。
【図２】本発明の強誘電体メモリの製造方法を説明するための工程図（その２）である。
【図３】本発明の強誘電体メモリの製造方法を説明するための工程図（その３）である。
【図４】強誘電体キャパシタを形成する工程以降に導入されるダメージについて説明するための図である。
【図５】熱処理の効果を説明するための図である。
【符号の説明】
【００４２】
１０    半導体基板
１０ａ    半導体基板の一方の主表面
２０    第１層間絶縁膜
２０ａ    第１層間絶縁膜の表面
２２    コンタクトホール
２５    導電プラグ
３０    酸化防止膜
３２    密着層
３４    第１導電体層
３６    強誘電体層
３８    第２導電体層
３９    キャパシタ形成用積層膜
４２    下地層
４４    下部電極
４６    強誘電体薄膜
４８    上部電極
４９    強誘電体キャパシタ
５０    第１開口部
５２    第２開口部
５４    第３開口部
６０    第２層間絶縁膜
７０、７２    メタル配線
８２    ＳｉＮ膜
８４    第３層間絶縁膜
８６    パッシベーション膜
１００    第１構造体
１０２    第２構造体
１０４    第３構造体
【図１】
2006066415.tif 000003
【図２】
2006066415.tif 000004
【図３】
2006066415.tif 000005
【図４】
2006066415.tif 000006
【図５】
2006066415.tif 000007