(57)【要約】【課題】  バンプ電極と電極の接合に関し、位置ズレによる不良を簡便に識別できると共に、バンプ電極と電極の接合面積を広くして確実に接合できる半導体装置実装用基材を提供する。【解決手段】  半導体チップ上に形成した複数のバンプ電極と接合する電極を備えた半導体装置実装用基材において、バンプ電極と接続する電極先端部に、電極の延出方向と交差する方向に広がる幅広部を有し、幅広部が、隣接する電極間で交互に１８０度反転した形状で配列しており、電極の延出方向に直交する方向の幅広部の最大幅が、隣接するバンプ電極間の幅より広い構成とする。【選択図】    図１
2006073551.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップ上に形成した複数のバンプ電極と接合する電極を備えた半導体装置実装用基材において、
前記バンプ電極と接続する前記電極先端部に、該電極の延出方向と交差する方向に広がる幅広部を有し、該幅広部が、隣接する前記電極間で交互に１８０度反転した形状で配列しており、
前記電極の延出方向に直交する方向の前記幅広部の最大幅が、隣接する前記バンプ電極間の幅より広いことを特徴とする半導体装置実装用基材。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バンプ電極を備えた半導体チップを実装するための実装用基材に関し、特にバンプ電極と実装用基材上に形成された電極とを接続する際、位置ズレの発生を簡便に検査することができると共に、確実な接合を形成することができる電極形状を備えた半導体装置実装用基材に関する。
【背景技術】
【０００２】
半導体装置の高機能化、高速化に伴い、外部出力端子の多ピン化、狭ピッチ化が進んでいる。狭ピッチの半導体装置を実装するため、ＴＡＢ（Tape Automated Bonding）用テープキャリア（以下、ＴＡＢテープという）が用いられる。ＴＡＢテープを用いて製造されるパッケージには、テープキャリアパッケージ（以下、ＴＣＰという）と呼ばれる形状や、チップオンフィルム（以下、ＣＯＦという）と呼ばれる形状がある。
【０００３】
ＴＣＰは、耐熱性の大きいポリイミド等の絶縁性フィルムからなるベースフィルムに、半導体チップを配置するためのデバイスホールを形成し、ベースフィルム上には半導体チップ上のバンプ電極と接合するためのインナーリード（リード電極）および外部回路と接続するためのアウターリードを形成している。半導体チップ上のバンプ電極とデバイスホール内に突出したリード電極を接合するには、バンプ電極上に接合しようとするリード電極を配置し、ボンディングツールにより加圧加熱して接合する。またＣＯＦは、ベースフィルム上にバンプ電極と接合する電極を含む配線パターンを形成し、半導体装置のバンプ電極をベースフィルム上の電極にフリップチップボンディング法により接続する。
【０００４】
また、例えば液晶表示装置を駆動するための半導体装置を、いわゆるＣＯＧ（chip on glass）実装する場合には、ガラスからなる基板上に形成された透明電極上に、半導体チップのバンプ電極を接合する。
【０００５】
このようにバンプ電極とＴＡＢテープやガラス基板などの実装用基材上の電極とを接合する場合、種々問題が生じる場合がある。以下、実装用基材としてＴＡＢテープを例にとり、図３および図４を用いて説明する。まず、第１の問題について説明する。図３（ａ）、（ｃ）にバンプ電極１とリード電極３の接合状態の平面図を、図３（ｂ）、（ｄ）にその側面図をそれぞれ示す。半導体チップ２上にはバンプ電極１が等間隔で配列しており、バンプ電極１とリード電極３が位置ズレすることなく接合した場合、図３（ａ）、（ｂ）のように、バンプ電極１のほぼ中央にリード電極３が接合する。これに対して、相対的に位置ズレが生じ、リード電極３がバンプ電極１から滑り落ちた場合、図３（ｃ）、（ｄ）のようになる。このような位置ズレが生じると、外観上、接合上はその半導体装置は不良である。しかし、図３（ｄ）に示すように、バンプ電極１とリード電極３は、電気的には接続しており、電気的特性試験では不良とならない。このような外観不良等を除くためには、目視検査を行わなければならないという問題があった。
【０００６】
次に第２の問題について説明する。図４は、ＴＡＢテープに形成されたリード電極３と半導体チップ２上に配列されたバンプ電極１をＡＣＦ５（Anisotoropic Conduactive Film）を用いて接続したときの接合状態を示した図である。ＡＣＦ５は熱硬化性のエポキシ樹脂の中に導電性粒子を分散させた封止樹脂であって、導電性粒子には樹脂粒子やニッケル粒子に金メッキしたものや、銀粒子に絶縁樹脂をコートしたものがある。図４に示すように、ＡＣＦ５により接合を形成する場合、バンプ電極１とリード電極３の接触面積が狭くなるほど、バンプ電極１とリード電極３間に挟持される導電性粒子が少なくなる。その結果、リード電極３が微細化すると、確実な接合が形成し難くなるという問題があった。 
【０００７】
これらの問題に対して、特開２０００-１２４２５５号公報および特開２００３-７７６５号公報に、対策手段の一例が開示されている。前者は半導体チップ上のバンプ形状を変形することで対処している。また後者は、電極先端部を電極の幅よりも広く、且つバンプ径よりも広くすることによって位置ズレを吸収するものである。しかし、バンプ電極間の狭ピッチ化が要求されているなかで隣接する電極の幅を共に拡幅したのでは、電極が相互に接触してしまう。そのため、半導体チップ上のバンプ電極および電極先端部を共に千鳥状に配列する構成となっている。しかし従来提案されている方法では、狭ピッチ化を行いながら確実な接合を形成するためには、必ずしも十分ではなかった。
【特許文献１】特開２０００-１２４２５５号公報
【特許文献２】特開２００３-７７６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述したように、バンプ電極と実装用基材上に形成された電極を接合する際に、位置ズレが発生し、そのズレ幅が所定の許容値を超えれば、接触不良となり、電気的特性不良と識別することができるが、電気的特性上、不良と識別されない外観不良等が混在するため、それらを取り除くために目視検査等を追加しなければならないという問題があった。また、電極の微細化によりバンプ電極との接合面積が小さくなると、ＡＣＦを用いて接合する場合、ＡＣＦ粒子が潰れ難くなったり、流れ易くなり、確実な接合が形成できないという問題があった。本発明はこれらの問題を解消し、バンプ電極と実装用基材上に形成された電極との接合に関し、位置ズレによる不良を簡便に識別できると共に、バンプ電極と電極の接合面積を広くして確実に接合できる半導体装置実装用基材を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、半導体チップ上に形成した複数のバンプ電極と接合する電極を備えた半導体装置実装用基材において、前記バンプ電極と接続する前記電極先端部に、該電極の延出方向と交差する方向に広がる幅広部を有し、該幅広部が、隣接する前記電極間で交互に１８０度反転した形状で配列しており、前記電極の延出方向に直交する方向の前記幅広部の最大幅が、隣接する前記バンプ電極間の幅より広いことを特徴とするものである。
【発明の効果】
【００１０】
本発明は、バンプ電極と接合する電極の先端部に幅広部を備え、幅広部が交互に１８０度反転する配置となっているので、隣接する電極間の間隔を狭めても、電極間が短絡することがない。また、幅広部の寸法を隣接するバンプ電極間の寸法より広く設定することで、バンプ電極と電極を接合する際、許容範囲以上の位置ズレが発生すると、隣接するバンプ電極と電気的に短絡するため、電気的特性試験で接合不良を識別することができ、簡便である。
【００１１】
また、電極先端部の幅広部は、バンプ電極との接合面積を広げ、確実な接続を形成することが可能となり、ＡＣＦを用いた接合に好適である。
【発明を実施するための最良の形態】
【００１２】
本発明の半導体装置実装用基材の電極は、バンプ電極と接合する先端部に電極の延出方向に交差する方向に広がる幅広部を有し、この幅広部が、隣接する電極間で交互に１８０度反転した形状で配列すると共に、電極の延出方向に直交する方向の幅広部の最大幅が、隣接するバンプ電極間の幅より広くなるように形成している。幅広部は、種々の形状とすることができる。また半導体チップ上のバンプ電極の配列は、半導体チップの各辺に直線状に多数配列されている一般的なものである。以下、図１および図２を用いて本発明の実施例について詳細に説明する。
【実施例１】
【００１３】
図１は本発明の第１の実施例の説明図で、図１（ａ）は半導体チップ２上に形成されたバンプ電極１の形状および配列を示した平面図、図１（ｂ）はその側面図を示す。図１（ｃ）乃至（ｆ）はＴＡＢテープに形成されたリード電極３とバンプ電極１を接合した状態を示す図であり、図１（ｃ） は位置ズレの無い正しい位置に接合した場合の平面図、図１（ｄ）はその側面図を、図１（ｅ）はリード電極３とバンプ電極１の位置ズレが許容範囲を越えた場合の平面図、図１（ｆ）はその側面図をそれぞれ示している。
【００１４】
図１は、ＴＡＢテープおよび半導体チップの一部のみを示している。またリード電極３は、ポリイミド樹脂等からなるベースキャリア上に形成されており、半導体チップ２が配置されるデバイスホール（図示していない）内に突出した先端部分のみを示したものである。本発明の特徴であるリード電極３の先端部の形状は図示するように、台形の上辺と下辺を隣接するもの同士、交互に１８０度逆にしたものを順次配列したものである。このように構成することによって、バンプ電極１上のリード電極３の幅広部４の幅は最大値Ａ（台形の下辺）となり、リード電極３の幅Ｂより広くとることができる。リード電極３の幅広部４の最大寸法Ａは、隣接するバンプ電極１の幅Ｃより広くなるように設定しておく。
【００１５】
このような幅広部４を有するリード電極３とバンプ電極１が位置ズレ無く、正しい位置に接合した場合、図１（ｃ）および（ｄ）に示すように、幅広部４がバンプ電極１との接合面積を広げ、確実な接合を形成することができる。また、位置ズレが許容範囲を超えた場合、図１（ｅ）および（ｆ）に示すように、隣接するバンプ電極１が電気的に短絡して、電気的特性不良となる。しかし、この不良は電気的特性試験で識別することができ、目視検査などを行う必要はない。
【実施例２】
【００１６】
図２は本発明の第２の実施例の説明図で、ＡＣＦ５を用いてリード電極３とバンプ電極１を接合した例である。ＡＣＦ５は、フィルム状のものとペースト状のものがあり、粒子径もさまざまであるが、本発明のリード電極の幅広部４とバンプ電極１の接合面積は大きく、確実な接合を形成することができる。
【００１７】
以上本発明の実施例について、ＴＣＰを形成するためのリード電極構造について説明したが、本発明はこれに限らず、ＣＯＦを形成するための電極構造に適用することもできる。またガラス基板上に形成されている、いわゆるＣＯＧ実装に適した電極構造に適用することも可能である。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１の実施例の説明図である。
【図２】本発明の第２の実施例の説明図である。
【図３】従来例を説明する図である。
【図４】別の従来例を説明するための図である。
【符号の説明】
【００１９】
１；バンプ電極、２；半導体チップ、３；リード電極、４；幅広部、５；ＡＣＦ
【図１】
2006073551.tif 000003
【図２】
2006073551.tif 000004
【図３】
2006073551.tif 000005
【図４】
2006073551.tif 000006