(57)【要約】【課題】  シールリングまで剥離が進行することを防止して、さらに生産性の優れた半導体装置を提供する。【解決手段】  半導体装置は、銅配線１９が内部に形成された低誘電率膜５ａ〜５ｃと、低誘電率膜５ｃの上側に配置された酸化珪素膜６，７ａと、酸化珪素膜６，７ａの上側に配置された表面保護膜４３と、回路形成領域の周りを取り囲むように形成されたシールリング２３と、平面視したときにシールリング２３の外側に形成された溝部２２とを備える。溝部２２は、底部が低誘電率膜５ｃよりも上側に位置するように形成され、底部が、銅配線１９の上端よりも低くなるように形成されている。【選択図】        図１
2006140404.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
基板の上側に配置され、第１の銅配線が内部に形成された低誘電率膜と、
前記低誘電率膜の上側に配置された層間絶縁膜と、
前記層間絶縁膜の上側に配置された表面保護膜と、
回路形成領域の周りを取り囲むように形成されたシールリングと、
平面視したときに前記シールリングの外側に形成された凹み部と
を備え、
前記層間絶縁膜のうち少なくとも一層は、内部に第２の銅配線を含み、
前記層間絶縁膜および前記表面保護膜のうち少なくとも一層は、前記低誘電率膜よりも大きなヤング率を有し、
前記凹み部は、溝部および切欠き部のうち少なくとも一方を含み、
前記凹み部は、底部が前記低誘電率膜よりも上側に位置するように形成され、
前記凹み部は、前記底部が、最も上側に位置する前記第２の銅配線の上端よりも低くなるように形成された、半導体装置。
【請求項２】
基板と、
基板の上側に配置された低誘電率膜と、
前記低誘電率膜の上側に配置された層間絶縁膜と、
前記層間絶縁膜の上側に配置された表面保護膜と、
回路形成領域の周りを取り囲むように形成されたシールリングと、
平面視したときに前記シールリングの外側に形成された凹み部と
を備え、
前記層間絶縁膜および前記表面保護膜のうち少なくとも一層は、前記低誘電率膜よりも大きなヤング率を有し、
前記凹み部は、溝部および切欠き部のうち少なくとも一方を含み、
前記凹み部は、前記表面保護膜より深くなるように形成され、底部が前記表面保護膜と前記低誘電率膜との間に位置するように形成された、半導体装置。
【請求項３】
前記凹み部は、前記底部と前記低誘電率膜との距離が１０ｎｍ以上２μｍ以下になるように形成された、請求項１または２に記載の半導体装置。
【請求項４】
前記低誘電率膜と前記底部との距離をｘ、前記凹み部または前記シールリングが形成されている領域を避けた領域における前記低誘電率膜と前記表面保護膜の表面との距離をｙとしたときに、ｘ／ｙが２／３以下になるように形成された、請求項１から３のいずれかに記載の半導体装置。
【請求項５】
前記凹み部は、平面視したときに閉ループになるように形成された、請求項１から４のいずれかに記載の半導体装置。
【請求項６】
前記凹み部は、平面視したときに、内側の端部の段差が、ダイシングレーンと前記シールリングとの間に配置されるように形成された、請求項１から５のいずれかに記載の半導体装置。
【請求項７】
前記凹み部は、平面視したときに、内側の端部の段差の少なくとも一部がダイシングレーンに略平行になるように形成された、請求項１から６のいずれかに記載の半導体装置。
【請求項８】
前記凹み部は、平面視したときに、内側の端部の段差の少なくとも一部が前記シールリングに略平行になるように形成された、請求項１から７のいずれかに記載の半導体装置。
【請求項９】
平面視したときに角になるチップコーナ部を有し、
前記凹み部は、平面視したときに、幅が前記チップコーナ部で大きくなるように形成された、請求項１から８のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
半導体装置の微細化が進むことにより、銅配線の寄生容量がトランジスタ自体の入出力の容量と同等の大きさになってしまい、素子動作の高速化の妨げとなっている。このため、従来の酸化珪素（ＳｉＯ2、比誘電率ｋ≒４）よりも比誘電率が小さい絶縁膜を導入することが盛んに検討されている。比誘電率の小さな絶縁膜としては、酸化珪素に炭素や水素を含む有機シリカガラス（ＳｉＯＣ）系の絶縁膜が主に用いられている。有機シリカガラス系の絶縁膜は、比誘電率がおおよそ３．３以下であり、本発明においては、比誘電率ｋが３．３以下の膜を低誘電率膜というものとする。
【０００３】
半導体装置には、側面から内部に水が浸入してデバイスの動作特性が劣化することを防止するため、外周部にシールリング（または「ガードリング」ともいう）と呼ばれる防護パターンが形成されているものがある。シールリングは、電気回路が形成されている回路形成領域を取り囲むように形成されている。
【０００４】
シールリングは、たとえば、コンタクト、配線、および絶縁膜同士の間を接続する層間接続部などの金属部が積層され、絶縁膜を貫通するように形成されている。断面においては、これらの金属部分が基板に略垂直な方向に並び、水の防護壁になるように形成されている。シールリングは、平面視したときに閉じた線状に形成されている。
【０００５】
低誘電率膜は、酸化珪素膜に比べて機械強度が弱い。たとえば、機械強度の指標としてヤング率を用いると、酸化珪素のヤング率は７５ＧＰａ程度であるのに対して、有機シリカガラス系の材料のヤング率は、約１０ＧＰａ以上約２５ＧＰａ以下である。低誘電率化のために、低誘電率膜をポーラス化（多孔質化）したものはさらにヤング率が小さい。
【０００６】
低誘電率膜を採用した半導体装置には、基板の上側に低誘電率膜が形成され、低誘電率膜の上側に低誘電率膜よりも大きなヤング率を有する絶縁膜が形成されているものがある。この半導体装置においては、複数の半導体装置が形成された半導体ウェハをチップ状に分断するダイシング工程において、低誘電率膜が剥離しやすいという問題がある。ダイシング工程において、低誘電率膜が剥離すると剥離がシールリングに達して、シールリングが破壊されてしまう。シールリングが破壊されると、回路形成領域に水分が浸入してデバイスの動作に支障を来たすという問題が生じる。
【０００７】
特開２００４−１７２１６９号公報においては、層間膜に低誘電率膜を採用するＬＳＩ（Large Scale Integration）において、その外周部に、層間膜剥がれの発生を抑制するための補強パターンが配置された半導体装置が開示されている。補強パターンとしては、複数本のダミーの配線パターンが形成されている。または、補強パターンとして、少なくとも低誘電率膜の下側の層間膜に達する深さを有する溝が形成されている。このような補強パターンを形成することにより、層間膜剥がれの進行を食い止めることができると開示されている。
【０００８】
特開２００４−１９３３８２号公報においては、絶縁膜の素子形成領域上の部分と、ダイシングライン領域上の部分との間に、分離溝が形成された半導体チップが開示されている。分離溝は、素子形成領域の外周を完全に囲んで、素子形成領域とダイシングライン領域とを隔てるように形成されている。すなわち分離溝は、基板の表面に達するように、絶縁膜を完全に分断して形成されている。この構成によると、機械的強度、密着強度の劣る低誘電率膜を用いても、ダイシング工程での膜剥がれを防止できると開示されている。
【０００９】
また、ダイシング工程における絶縁膜の剥離に関しては、低誘電率膜以外にも、酸化珪素より機械強度の小さなＢＰＳＧ（Boron-doped Phospho Silicate Glass）膜や、膜応力が高く剥離しやすい窒化珪素膜などで問題になっている。
【００１０】
たとえば、特開平９−４５７６６号公報においては、ガードリングの外側に、その底部が少なくとも層間絶縁膜とその下層のＢＰＳＧ膜との界面よりも深い位置まで達するスリットが形成された半導体集積回路装置が開示されている。この半導体集積回路装置においては、高濃度のホウ素を含むＢＰＳＧ膜と層間絶縁膜との界面に発生したクラックが、界面に沿ってチップ内部へと進行することをスリットによって阻止できると開示されている。
【００１１】
また、特開２００４−７９５９６号公報においては、パッシベーション膜には、層間絶縁膜にまで到達する開口部が形成された半導体装置が開示されている。開口部は、シールリングの外側を囲むよう配置されている。この半導体装置においては、配線層の上面が外気に曝されず、シールリングによる半導体装置の保護効果が劣化することを防止できると開示されている。さらに、ダイシング領域をダイシングする際の応力は回路形成領域上のパッシベーション膜にまで伝り難く、回路形成領域上のパッシベーション膜にクラックが入ってしまうことを防止できると開示されている。
【特許文献１】特開２００４−１７２１６９号公報
【特許文献２】特開２００４−１９３３８２号公報
【特許文献３】特開平９−４５７６６号公報
【特許文献４】特開２００４−７９５９６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
たとえば、上記の特開２００４−１７２１６９号公報のように、剥離が懸念される膜を完全に分断するように溝を形成して、膜を物理的に分離する構成を採用すれば、剥離の進行をこの溝で止めることができる。しかし、この構成を低誘電率膜を備える半導体装置に採用すると、以下の問題が生じる。
【００１３】
まず、エッチングを行なう深さが深く、生産性が悪化するという問題が生じる。半導体装置は、多層配線を有することが多く、低誘電率膜が形成されるのは、配線同士の間隔が狭い下層側（基板に近い側）である。したがって、低誘電率膜を物理的に分離切断するように溝を形成するためには、表面保護膜、上層の配線層間膜、下層の配線層間膜（低誘電率膜）の全てをエッチングしなければならない。たとえば、７層から９層のエッチングを行なう場合には、その厚さの合計が６〜１０μｍ程度にもなるため、通常のエッチングプロセスでは時間がかかるという問題があった。
【００１４】
次に、エッチングにおけるレジスト選択比を大きくできず、生産性が悪化するという問題が生じる。有機シリカガラス系の低誘電率膜は、炭素や水素などを含むため、低誘電率膜とレジストとの選択比（低誘電率膜のエッチング速度／レジストのエッチング速度）を大きくすることができない。さらに、各層の銅配線の上側を覆う窒化珪素膜や炭窒化珪素膜も窒素や炭素を含むため、選択比が小さくなる。このため、低誘電率膜のエッチングが完了する前にレジストが薄くなってしまい、レジストを２回塗布するなどの対策が必要になるという問題があった。
【００１５】
さらに、低誘電率膜の分断を行なうためのエッチングが完了した後に、レジストの除去工程に時間がかかり、生産性が悪化するという問題がある。低誘電率膜は、レジスト除去のための酸素プラズマで変質（酸化）されてしまい、収縮してクラックが生じ易くなる。低誘電率膜の表面が露出している状態でレジストを除去するためには、酸化力の弱い低圧酸素プラズマなどを用いる必要がある。しかし、低圧酸素プラズマなどによるレジスト除去は、速度が遅くて時間がかかるという問題があった。また、深い溝を形成するために、厚いレジストを形成した場合には、レジスト除去にさらに時間がかかるという問題があった。
【００１６】
本発明は、上記の問題点を解決するためになされたものであり、シールリングまで剥離が進行することを防止して、さらに生産性の優れた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記目的を達成するため、本発明に基づく半導体装置は、基板と、基板の上側に配置され、第１の銅配線が内部に形成された低誘電率膜と、上記低誘電率膜の上側に配置された層間絶縁膜と、上記層間絶縁膜の上側に配置された表面保護膜と、回路形成領域の周りを取り囲むように形成されたシールリングと、平面視したときに上記シールリングの外側に形成された凹み部とを備える。上記層間絶縁膜のうち少なくとも一層は、内部に第２の銅配線を含む。上記層間絶縁膜および上記表面保護膜のうち少なくとも一層は、上記低誘電率膜よりも大きなヤング率を有する。上記凹み部は、溝部および切欠き部のうち少なくとも一方を含み、底部が上記低誘電率膜よりも上側に位置するように形成され、上記底部が、最も上側に位置する上記第２の銅配線の上端よりも低くなるように形成されている。
【００１８】
または、本発明に基づく半導体装置は、基板と、基板の上側に配置された低誘電率膜と、上記低誘電率膜の上側に配置された層間絶縁膜と、上記層間絶縁膜の上側に配置された表面保護膜と、回路形成領域の周りを取り囲むように形成されたシールリングと、平面視したときに上記シールリングの外側に形成された凹み部とを備える。上記層間絶縁膜および上記表面保護膜のうち少なくとも一層は、上記低誘電率膜よりも大きなヤング率を有する。上記凹み部は、溝部および切欠き部のうち少なくとも一方を含み、上記表面保護膜より深くなるように形成され、底部が上記表面保護膜と上記低誘電率膜との間に位置するように形成されている。
【発明の効果】
【００１９】
本発明によれば、シールリングまで剥離が進行することを防止して、さらに生産性の優れた半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００２０】
（実施の形態１）
（構成）
図１から図８を参照して、本発明に基づく実施の形態１における半導体装置について説明する。
【００２１】
図１に、本実施の形態における半導体装置の端部の概略断面図を示す。本実施の形態における半導体装置は、半導体チップである。図１は、チップコーナ部の概略断面図である。図１において、矢印４７は、半導体装置の外側を示し、矢印４６は、半導体装置の内側を示す。回路形成領域は、矢印４６に示す側に配置されている。
【００２２】
本実施の形態における半導体装置においては、シリコン基板３３の上側の表面に、複数の層間絶縁膜を含む積層体４１ａが形成されている。積層体４１ａの上側の表面には、低誘電率材料で形成された層間絶縁膜を複数含む積層体４２が形成されている。低誘電率膜の積層体４２の上側の表面には、複数の層間絶縁膜を含む積層体４１ｂが形成されている。積層体４１ｂの上側の表面には、表面保護膜４３が形成されている。表面保護膜４３は、パッシベーション膜とも言われ、半導体装置の表面から内部に水分が浸透することを防止するために形成されている。表面保護膜としては、通常、水分が浸透しにくい窒化珪素膜の単層または窒化珪素膜を含む積層体が形成される。
【００２３】
本実施の形態においては、積層体４１ａには、酸化珪素膜１、炭窒化珪素膜２、および酸化珪素膜３がこの順に積層されている。積層体４２には、炭窒化珪素膜４ａ、低誘電率膜５ａ、炭窒化珪素膜４ｂ、低誘電率膜５ｂ、炭窒化珪素膜４ｃ、および低誘電率膜５ｃがこの順に積層されている。積層体４１ｂには、炭窒化珪素膜４ｄ、酸化珪素膜６、炭窒化珪素膜４ｅおよび酸化珪素膜７ａがこの順に積層されている。炭窒化珪素膜２，４ａ〜４ｅは、エッチングストッパ膜として絶縁膜の間に形成されている。表面保護膜４３には、酸化珪素膜７ｂおよび窒化珪素膜８がこの順に積層されている。
【００２４】
本実施の形態における半導体装置においては、低誘電率膜５ａ〜５ｃとして、比誘電率が３．３以下の有機シリカガラス系の絶縁膜が形成されている。本実施の形態における低誘電率膜５ａ〜５ｃのヤング率は２５ＧＰａ以下であり、酸化珪素膜６，７ａ，７ｂのヤング率は７５ＧＰａである。このように、本実施の形態においては、低誘電率膜の上側に、低誘電率膜よりも機械強度の強い（ヤング率の大きな）層間絶縁膜が配置されている。
【００２５】
半導体装置の外周部には、シールリング２３が形成されている。シールリング２３は、コンタクト１０、銅配線１１，１３，１５，１７，１９、層間接続部１２，１４，１６，１８，２０、およびアルミニウム配線２１を含む。銅配線１１，１３，１５，１７，１９は、回路形成領域において、それぞれの層で電気回路線として形成されている。銅配線１１，１３，１５，１７，１９は、シールリングにおいて、平面視したときに線状の枠形に形成されている。
【００２６】
層間接続部１２，１４，１６，１８，２０は、回路形成領域において、それぞれの配線を接続するように孔パターンで形成されている。層間接続部１２，１４，１６，１８，２０は、シールリング２３において、銅配線１１，１３，１５，１７，１９の延びる方向に沿った溝パターンで形成されている。層間接続部１２，１４，１６，１８，２０は、銅配線１１，１３，１５，１７，１９同士を接続するように形成されている。シリコン基板３３と銅配線１１との間には、コンタクト１０が配置されている。コンタクト１０は、シリコン基板３３に接触している。
【００２７】
このように、本実施の形態におけるシールリングは、コンタクト、銅配線、層間接続部およびアルミニウム配線が、シリコン基板の主表面から、該主表面に垂直な方向に並ぶように配置されて壁状になっている。
【００２８】
低誘電率膜の積層体４２においては、それぞれの低誘電率膜５ａ〜５ｃに、第１の銅配線として銅配線１３，１５，１７が形成されている。１層の低誘電率膜に対して１層の銅配線が形成されている。層間絶縁膜の積層体４１ｂにおいては、酸化珪素膜６に、第２の銅配線として銅配線１９が形成されている。また、表面保護膜４３の下には、アルミニウム配線２１が形成されている。
【００２９】
本発明における「銅配線」には、銅で形成された配線の他に、銅を主成分とした合金で形成された配線や、表面にＴａやＴａＮなどの被膜層が形成された配線が含まれる。たとえば、銅配線には、銅で形成された配線の底面および側面にＴａやＴａＮ、または、これらの積層膜が被膜された配線や、１％のアルミニウムを含む銅合金で形成された配線を含む。
【００３０】
また、本発明における「アルミニウム配線」には、アルミニウムで形成された配線の他に、アルミニウムを主成分とした合金で形成された配線や、表面に被膜層が形成された配線が含まれる。たとえば、アルミニウム配線には、１％の銅を含むアルミニウム合金の上下の両側の表面に、ＴｉＮまたはＴｉが被膜された配線を含む。
【００３１】
本実施の形態における半導体装置は、シールリング２３の外側に、凹み部としての溝部２２が形成されている。溝部２２は、内側の端部の段差４４がシールリング２３の外側に位置するように形成されている。溝部２２は、表面保護膜４３の表面からシリコン基板３３に向かって形成されている。本実施の形態においては、溝部２２は、断面形状が略四角形になるように形成されている。溝部２２の底部は、平面状に形成されている。
【００３２】
溝部２２は、表面保護膜４３より深くなるように形成されている。溝部２２は、表面保護膜４３を貫通するように形成されている。本実施の形態においては、溝部２２は、最も上側に位置する第２の銅配線としての銅配線１９の上端（上面）よりも、底部が低くなるように形成されている。
【００３３】
溝部２２は、底部が低誘電率膜の積層体４２の上側に位置するように形成されている。溝部２２は、底部がいずれの低誘電率膜５ａ〜５ｃよりも上側に位置するように形成されている。溝部２２は、低誘電率膜５ｃから離れて形成されている。本実施の形態においては、溝部２２の底部と低誘電率膜５ｃの上面との距離が、１０ｎｍ以上２μｍ以下になるように形成されている。
【００３４】
溝部２２は、いずれの低誘電率膜５ａ〜５ｃも露出しないように形成されている。溝部２２は、底部が低誘電率膜の積層体４２の上側に配置された層間絶縁膜の積層体４１ｂに位置するように形成されている。本実施の形態においては、溝部２２の底面が、酸化珪素膜６の内部に位置するように形成されている。
【００３５】
図２に、本実施の形態における第１の半導体装置のチップコーナ部の概略断面図を示す。図２は、図１におけるＩＩ−ＩＩ線に関する矢視断面図である。
【００３６】
矢印６４に示す領域が、電気回路が形成されている回路形成領域である。本実施の形態においては、半導体装置の平面形状および回路形成領域の平面形状が略四角形になるように形成されている。シールリング２３に含まれる銅配線、層間接続部、コンタクトおよびアルミニウム配線は、平面視したときに線状に形成されている。シールリング２３は、回路形成領域を取り囲むように形成されている。
【００３７】
本実施の形態においては、溝部２２は、シールリング２３の外側に、シールリング２３に沿って形成され、延びる方向が互いに略平行になるように形成されている。特に、溝部２２は、溝部２２の内側の端部の段差４４が、シールリング２３と略平行になるように形成されている。溝部２２は、平面形状が略四角形になるように形成されている。溝部２２は、閉ループになるように形成されている。
【００３８】
半導体装置は、半導体ウェハの表面に複数配列して形成された後に、ダイシングによって、個々の半導体装置に分断される。このダイシング工程においては、半導体ウェハを分断するための領域であるダイシングレーンが確保されている。「ダイシングレーン」とは、実際に切断が行なわれる幅にダイシングを行なう際の位置合わせの誤差を含めた領域である。分断された半導体装置には、所定の幅を有するのダイシングレーンが残存する。
【００３９】
図２において、矢印６３に示す領域がダイシングレーンである。本実施の形態における溝部２２は、ダイシングレーンとシールリング２３との間に配置されている。また、溝部２２は、内側の端部の段差４４がダイシングレーンに略平行になるように形成されている。
【００４０】
（作用、効果および製造方法）
半導体装置において、シールリングが、回路形成領域を取り囲むように壁状に形成されていることにより、回路形成領域に水分が浸入することを防止できる。しかし、半導体ウェハから個々の半導体装置に分断するためのダイシング工程において、絶縁膜が剥離して剥離がシールリングに到達すると、シールリングが破壊されることが生じ得る。発明者は、ダイシング工程における絶縁膜の剥離について詳細に検討を行なって、その発生メカニズムが以下であることを突止めた。
【００４１】
図３に、絶縁膜の剥離の進行を説明するための半導体装置の概略断面図を示す。図３は、シールリングの記載を省略した半導体装置の端部の概略断面図である。
【００４２】
絶縁膜の剥離の起点になるのは、シリコン基板３３の端面の欠け（チッピング）３９である。ダイシング時の機械的なストレスにより、シリコン基板３３の端面に欠け３９が生じうる。絶縁膜の剥離は、欠け３９を起点として進行する。絶縁膜の剥離は、上下方向に関しては下側から上側へと進行する。すなわち、シリコン基板３３から半導体装置の表面に向かって剥離が進行する。
【００４３】
矢印５１に示すように、低誘電率膜よりも密着強度の強い層間絶縁膜の積層体４１ａにおいては、剥離は上側に向かって進行する。剥離が、低誘電率膜５ａと炭窒化珪素膜４ａとの界面に達すると、この界面の密着強度が弱いため、矢印５３に示すように剥離が界面に沿って横方向に進行する。ある程度横方向に進行すると、矢印５４に示すように、剥離は、１つ上側の低誘電率膜５ｂと炭窒化珪素膜４ｂとの界面に移行する。以降は、矢印５３および矢印５４に示すように、横方向の進行と１つ上側の界面への移行とを繰り返す。
【００４４】
このように、低誘電率膜の剥離は、回路形成領域に向かって矢印４６に示す向きに進行する。シリコン基板３３の欠け３９の典型的な大きさ（奥行き）は、図３に示す幅方向において高々５μｍ程度であるが、回路形成領域に向かう剥離の進行は、数十μｍ以上に達する。
【００４５】
このような低誘電率膜の界面に沿って横方向に剥離が進行するのは、低誘電率膜の上側に、低誘電率膜５ａ〜５ｃよりも機械強度が大きな酸化珪素膜６，７ａ，７ｂや窒化珪素膜８が形成されているためである。すなわち、半導体装置の表面の近傍に形成された硬い膜を破壊するよりも、密着強度および機械強度の弱い低誘電率膜の下の界面を破壊する方が、容易にエネルギを解放できるためである。
【００４６】
低誘電率膜の代わりに酸化珪素膜が配置されている場合や、低誘電率膜の上側に低誘電率膜よりも機械強度の強い絶縁膜が配置されていない場合には、矢印５２に示すように剥離は上側に進行して、横方向にはほとんど進行しない。たとえば、図１において、積層体４２のうち最上層の低誘電率膜５ｃまで形成して、それより上側の層を形成しなかった場合には、剥離は横方向にほとんど進行せず、半導体装置の表面に向かって進行する。
【００４７】
このように、低誘電率膜の剥離が表面に沿った横方向に進行するのは、機械強度の弱い低誘電率膜の上側に、厚くて機械強度の強い絶縁膜が形成されているためであることが明らかになった。
【００４８】
図４に、本実施の形態の半導体装置における作用を説明する概略断面図を示す。図４は、シールリングの記載を省略した半導体装置の端部の概略断面図である。本実施の形態においては、凹み部としての溝部２２が、表面保護膜４３の表面からシリコン基板３３に向かって形成されている。溝部２２が形成されている領域においては、低誘電率膜５ａ〜５ｃよりも機械強度の強い層間絶縁膜の積層体４１ｂの厚さを薄くすることができる。本実施の形態においては、溝部２２の底部が酸化珪素膜６に位置するように形成され、溝部２２が形成されている領域において、溝部２２の真下の酸化珪素膜６の厚さを薄くすることができる。このため、溝部２２の真下は、破壊されやすい部分になる。
【００４９】
図４に示すように、欠け３９に起因した低誘電率膜の剥離は、回路形成領域に向かって進行する。溝部２２の真下の酸化珪素膜６は薄く破壊しやすい。また、各層の剥離により、溝部２２が形成されている部分を中心に剥離した領域より上側の絶縁膜が屈曲して、溝部２２が形成されている領域に応力が集中する。このため、剥離は、矢印５３〜５５に示すように、溝部２２に向かって上側に移行していく。この結果、剥離が溝部２２よりも内側の領域に進行することを抑制でき、溝部２２で囲まれる領域より内側の領域において、剥離が生ずることを抑制できる。
【００５０】
図１を参照して、溝部２２が形成されている領域の内側に剥離が進行することを抑制できるため、シールリング２３に、剥離が到達することを抑制できる。この結果、シールリングの機能が損なわれることを防止でき、半導体装置の内部に水分が浸入することを防止できる。
【００５１】
本発明における半導体装置は、剥離を抑制すべき低誘電率膜の厚さ方向の一部または全部を分断する必要がないために、凹み部の深さを浅くすることができる。したがって、凹み部を形成するためのエッチングの厚さが薄くなる。このため、エッチング工程の時間を短くすることができて生産性が向上する。
【００５２】
また、低誘電率膜とレジストとの選択比を高くすることができないことから、低誘電率膜を分断するような場合には、たとえば、レジストを２回塗布する必要があったが、本実施の形態における半導体装置は溝部が浅いため、レジストを２度塗布する必要性がなくなる。さらに、本発明における半導体装置は、低誘電率膜を表面に露出させる必要がないため、溝部の深さを調整することにより、レジストを除去する際に酸化力の低い低圧酸素プラズマなどを用いる必要がなくなる。この結果、エッチング工程におけるレジスト除去の時間をさらに短くすることができ、生産性が向上する。
【００５３】
図２を参照して、本実施の形態における溝部２２は、平面視したときに閉ループになるように形成されている。この構成を採用することにより、溝部２２が、シールリング２３を完全に取り囲むことができ、いずれの方向に基板の欠けが生じても、剥離がシールリングに到達することを防止できる。
【００５４】
また、本実施の形態においては、溝部２２は、平面視したときに、内側の端部の段差が、ダイシングレーンとシールリング２３との間に配置されるように形成されている。この構成を採用することにより、ダイシングを行なったときに溝部２２が半導体装置の表面に確実に残存する。たとえば、溝部２２が、ダイシングレーンのうち実際にダイシングが行なわれる領域に配置されていると、半導体ウェハの分断を行なうとともに、溝部が完全に削られてなくなってしまう場合がある。本実施の形態においては、この溝部の研削を防止でき、剥離の進行を溝部の部分で抑制することができる。
【００５５】
また、本実施の形態においては、溝部２２は、平面視したときに、内側の端部の段差が、ダイシングレーンと略平行になるように形成されている。この構成を採用することにより、ダイシングレーンから一定の距離で、低誘電率膜の剥離の進行を停止させることができる。すなわち、剥離の大きさを一定値以下に抑制することができる。
【００５６】
また、本実施の形態においては、溝部２２は、平面視したときに、内側の端部の段差がシールリング２３に略平行になるように形成されている。この構成を採用することによって、シールリング２３から一定の距離をあけて溝部２２を配置することができ、シールリング２３から上記一定の距離で低誘電率膜の剥離を抑制することができる。また、シールリング２３に沿うように溝部２２を形成することにより、溝部２２を形成する領域を小さくすることができる。
【００５７】
図５および図６を参照して、本実施の形態における半導体装置の製造方法において、ダイシング工程について説明する。シリコン基板３３は、たとえば、平面形状が略円形になるように形成されている。シリコン基板３３の表面には、複数の半導体装置が形成されている。本実施の形態においては、半導体装置の平面形状が略四角形になるように形成されている。それぞれの半導体装置は、配列して形成され、半導体装置同士の間をダイシングブレードなどにより切断することにより、個々の半導体装置を得ることができる。
【００５８】
図５は、互いに隣り合う半導体装置の境界の部分の拡大断面図である。公知の方法により、シリコン基板３３の表面に、銅配線などの配線が絶縁膜に含まれるように積層体を形成する。また、各配線を接続するように層間接続部を形成する。各積層体の形成においては、酸化珪素膜、低誘電率膜、および表面保護膜などを積層する。
【００５９】
次に、表面保護膜４３の表面にレジストを配置してエッチングを行なうことにより溝部２２を形成する。溝部２２は、シールリング２３と矢印６３に示すダイシングレーンの領域との間に形成する。このとき、溝部２２の深さは、表面保護膜４３を貫通して表面保護膜４３よりも深くなるように形成する。さらに、溝部２２の深さは、低誘電率膜５ａ〜５ｃの積層体４２に到達しないように形成する。シリコン基板３３の表面には、溝部２２を備える半導体装置が複数形成される。
【００６０】
次にダイシング工程を行なう。ダイシングブレード３５は、円盤状に形成され、回転しながら矢印４８に示す向きに移動することにより分断が行なわれる。矢印６１に示す領域は、ダイシングブレードに３５により実際に切断される領域である。これに対して、矢印６３に示す領域は、ダイシングが行なわれるべき領域として設定されたダイシングレーンである。矢印６０に示す領域は、形成されるべき半導体装置の領域である。
【００６１】
図６に、図５におけるＶＩ−ＶＩ線に関する矢視断面図を示す。図６は、４つの半導体装置のチップコーナ部が集まる部分の概略断面図である。矢印４６は、半導体装置の内側を示す。本実施の形態においては、半導体装置の平面形状が略四角形になるように形成されている。矢印６３に示すダイシングレーンは、平面視したときに線状に設定される。ダイシングレーンは、半導体装置同士の間に設定されている。ダイシングは、矢印６４に示す方向および矢印６５に示す方向に行なわれる。形成されるべき半導体装置のチップコーナ部の角においては、ダイシングブレードが２回通過する。
【００６２】
このように複数の半導体装置を含むシリコン基板を分断して、個々の半導体装置を得ることができる。
【００６３】
実際に上記の製造方法により、本実施の形態における第１の半導体装置として、比誘電率ｋが２．８の有機シリカガラス系の低誘電率膜５ａ〜５ｃを用いた半導体装置を製造した。この低誘電率膜５ａ〜５ｃのヤング率は１０ＧＰａである。溝部２２の深さにおいては、低誘電率膜５ｃから溝部２２の底部までの距離を１μｍとした。ダイシングを行なって、低誘電率膜の剥離の状況を調べたところ、剥離の進行は、最大のものでも溝部が形成されている領域で止まっていた。低誘電率膜の剥離が溝部を超えて、シールリングに到達した例はなかった。次に、耐湿性信頼度試験を行なったが、シールリングに囲まれる領域の内部に形成された電気回路の動作に異常は見られず、良好な動作特性を示した。
【００６４】
さらに、本実施の形態における半導体装置として、低誘電率膜５ａ〜５ｃについて、比誘電率ｋが２．３以上３．３以下の間のものに順次置換して、それぞれをダイシングにより切断する試験を行なった。ダイシングを行なって低誘電率膜の剥離の状況を調べたところ、いずれの比誘電率ｋを有する低誘電率膜についても、剥離が溝部２２の領域で止まっており、溝部２２を超えて剥離がシールリングに到達した例はなかった。
【００６５】
次に、本実施の形態における第２の半導体装置として、銅配線のうち、最も上部に配置された銅配線１９が含まれる酸化珪素膜６を、フッ素を含有する酸化珪素膜（ＳｉＯＦ）に置換したものを形成した。フッ素含有酸化珪素膜のヤング率は、４０ＧＰａである。低誘電率膜５ａ〜５ｃについては、比誘電率ｋが２．８の有機シリカガラス系の絶縁膜を用いた。ダイシングを行なって、低誘電率膜の剥離の状況を調べたところ、剥離の長さが最大のものでも、溝部２２の位置で剥離の進行が止まっており、溝部２２が形成されている領域を超えて、シールリング２３に向かって剥離が進行した例はなかった。
【００６６】
このように、低誘電率膜（比誘電率ｋが３．３以下）に対しては、本願の剥離の進行を防止する効果が顕著になる。これは、比誘電率ｋが小さくなるに従って、低誘電率膜がポーラスな絶縁膜になって、より機械強度が弱くなる（たとえばヤング率が小さくなる）ためと考えられる。
【００６７】
さらに、本実施の形態における半導体装置において、溝部の深さを変化させてダイシングを行なったときの剥離の進行についての試験を行なった。低誘電率膜は、比誘電率ｋ＝２．８の有機シリカガラス系の絶縁膜を用いた。低誘電率膜の上側には、層間絶縁膜としてフッ素含有酸化珪素膜、表面保護膜として酸化珪素膜および窒化珪素膜を形成した。
【００６８】
図８に、半導体装置の端部の概略断面図を示す。シリコン基板３３の表面に、絶縁膜を介して複数の低誘電率膜３６と炭窒化珪素膜３７とが積層されている。この積層体の上面に、層間絶縁膜３８および表面保護膜４３が形成されている。
【００６９】
低誘電率膜３６と溝部２２の底部との長さをｘ１とする。炭窒化珪素膜３７、層間絶縁膜３８、および表面保護膜４３の厚さの合計をｙ１とする。すなわち、溝部２２およびシールリングが形成されている領域を避けた領域における低誘電率膜３６と表面保護膜４３の表面との長さをｙ１とする。また、半導体装置の端面から溝部２２の内側の端部の段差４４までの長さをＬ１とする。
【００７０】
この試験においては、長さｙ１が３μｍ、長さＬ１が３０μｍになるように半導体装置を形成した。シールリングは、溝部２２の内側の段差４４から、さらに５μｍ内側に配置した。すなわち、シールリングは、半導体装置の端面から３５μｍ内側に配置した。溝部２２の深さを順次変更して（長さｘ１を順次変更して）、ダイシングを行なったときの剥離が進行する長さについての試験を行なった。
【００７１】
試験の結果を図７に示す。横軸は長さｘ１、縦軸は剥離が進行した横方向の最大の長さである。なお、図７には、実施の形態３における半導体装置の結果についても併記しており、この結果については、実施の形態３において説明する。
【００７２】
溝部の底部と低誘電率膜との距離は、短い方が剥離の進行が小さくなることがわかる。長さｘ１が３μｍのとき、すなわち、溝部を形成しない場合には、剥離がシールリングに到達してシールリングが損傷した。長さｘ１が２．５μｍのときは、剥離がシールリングに到達しなかったものの、溝部を超えてシールリングの近傍まで到達した。長さｘ１が２μｍ以下のとき、剥離の進行は、溝部で停止してシールリングに到達することはなかった。
【００７３】
このように、溝部は、底部と低誘電率膜との距離が、２μｍ以下になるように形成することが好ましい。または、溝部の底部を、長さｙ１（３μｍ）の２／３以下に配置することが好ましい。すなわち、溝部は、長さｘ１と長さｙ１との比（ｘ１／ｙ１）が、２／３以下になるように形成されていることが好ましい。これらのうち、いずれかの構成を採用することにより、剥離の進行を溝部が形成されている領域で止めることができ、剥離がシールリングに到達することをより確実に防止することができる。
【００７４】
溝部は、剥離の進行の観点から底部と低誘電率膜との距離が小さい方が好ましい。しかし、この距離が小さいと、前述のように、溝部を形成するためのエッチング工程において、レジストを剥離する際に用いられる酸素プラズマによって低誘電率膜が酸化されることが生じ得る。低誘電率膜の酸化を防止するためには、溝部の底部と低誘電率膜との距離は、１０ｎｍ以上であることが好ましい。さらに、溝部を形成するためのエッチングにおける製造誤差を考慮すると、溝部の底部と低誘電率膜との長さｘ１は、５０ｎｍ以上であることが好ましい。
【００７５】
本実施の形態においては、凹み部として溝部が形成されている。この構成を採用することにより、凹み部の底部の深さを容易に均一にすることができる。凹み部の深さが均一になることにより、たとえば、低誘電率膜と凹み部の底部の距離を小さくすることができ、より確実に、低誘電率膜の剥離の進行を抑制することができる。容易に溝部の深さを均一にするためには、形成される溝部の幅は２０μｍ以下であることが好ましい。
【００７６】
図１を参照して、本実施の形態においては、溝部の底部が、酸化珪素膜６の中に位置するように形成されているが、この形態に限られず、溝部２２が、酸化珪素膜６を貫通するように形成されていても構わない。または、溝部２２の底部が、酸化珪素膜７ａの中に位置していても構わない。すなわち、溝部２２は、底部が低誘電率膜の上側に位置していればよい。
【００７７】
また、本実施の形態においては、溝部の断面形状が略四角形になるように形成されているが、この形態に限られず、任意の形状を採用することができる。たとえば、底部が尖るように断面形状がＶ字形の溝部が形成されていても構わない。
【００７８】
（実施の形態２）
（構成）
図９から図１３を参照して、本発明に基づく実施の形態２における半導体装置について説明する。本実施の形態における半導体装置においては、シールリングが回路形成領域を取り囲むように形成され、溝部がシールリングの外側に形成されていることは、実施の形態１と同様である。半導体装置としての半導体チップの平面形状が略四角形になるように形成されていることも実施の形態１と同様である。
【００７９】
図９に、本実施の形態における第１の半導体装置のチップコーナ部の概略断面図を示す。第１の半導体装置においては、チップコーナ部を平面的に見て、シールリング２５が角となる部分で面取りされている形状を有する。すなわち、シールリング２５は、チップコーナ部において、角に対向しながら延びるように形成されている。シールリング２５は、チップコーナ部において、外辺に対して傾斜するように形成されている。シールリング２５は、平面的に見たときの形状が略八角形になるように形成されている。
【００８０】
溝部２２は、平面的に見て、半導体装置の外形に沿うように、略四角形の形状に形成されている。溝部２２は、矢印６３に示す領域のダイシングレーンとシールリング２５との間に形成されている。
【００８１】
図１０に、本実施の形態における第２の半導体装置のチップコーナ部の概略断面図を示す。第２の半導体装置においては、チップコーナ部を平面的に見て、シールリング２５と溝部２４とは、角になる部分が面取りされている。すなわち、平面的に見て、シールリング２５および溝部２４は、略八角形になるように形成されている。シールリング２５と溝部２４とは、延びる方向が互いに略平行になるように形成されている。溝部２４は、ダイシングレーンとシールリング２５との間に配置されるように形成されている。
【００８２】
図１１に、本実施の形態における第３の半導体装置のチップコーナ部の概略断面図を示す。第３の半導体装置においては、平面的に見て、シールリング２３および溝部２６は、線状に形成され、平面形状が略四角形になるように形成されている。平面的に見て、シールリング２３は閉ループで形成されているのに対して、溝部２６は断続的に形成されている。溝部２６は、閉じたループ状ではなく、一部が開放した破線状に形成されている。溝部２６とシールリング２３とは、延びる方向が互いに略平行になるように形成されている。溝部２６は、シールリング２３と矢印６３に示すダイシングレーンとの間に配置されるように形成されている。
【００８３】
その他の構成については、実施の形態１と同様であるのでここでは説明を繰り返さない。
【００８４】
（作用、効果および製造方法）
図９を参照して、本実施の形態における第１の半導体装置においては、シールリング２５が、角となる部分で面取りされた形状を有する。チップコーナ部において、角からシールリング２５までの距離が長くなるように形成されている。
【００８５】
図１２に、本実施の形態における第１の半導体装置の製造方法において、ダイシングを行なうときの半導体ウェハの概略断面図を示す。図１２は、４つの半導体装置のチップコーナ部が集まる部分の概略断面図である。矢印６３に示す領域がダイシングレーンであり、実施の形態１と同様にダイシングレーン同士が直交している。ダイシングは、矢印６４および矢印６５に示す２方向で行なわれる。
【００８６】
チップコーナ部においては、基板に欠けが生じやすい。このため、チップコーナ部においては絶縁膜の剥離が生じやすいが、シールリング２５が面取りされた形状を有することにより、チップコーナ部における半導体装置の角からシールリングまでの距離を長くすることができ、剥離がシールリングまで到達することをより確実に防止できる。
【００８７】
図１０を参照して、本実施の形態における第２の半導体装置においては、シールリング２５に加えて溝部２４においても、チップコーナ部で面取りされた形状を有する。チップコーナ部において、角から溝部２４までの距離が長くなるように形成されている。
【００８８】
図１３に、本実施の形態における第２の半導体装置の製造方法において、ダイシングを行なうときの概略平面図を示す。図１３は、４つの半導体装置のチップコーナ部が集まる部分の概略断面図である。ダイシングは矢印６４および矢印６５に示す２方向について行なわれる。ダイシングは、矢印６３に示すダイシングレーンの領域の内部で行なわれる。
【００８９】
第２の半導体装置においては、チップコーナ部において、半導体装置の角から溝部２４までの距離を長くすることができる。このため、溝部に到達するまでにより多くのエネルギが放出され、溝部２４でより確実に剥離の進行を止めることができる。この結果、絶縁膜の剥離が生じやすいチップコーナ部において、剥離がシールリングまで到達することをより確実に防止できる。
【００９０】
チップコーナ部においては、平面的に見たときに角（チップコーナ）を頂点とする直角二等辺三角形に近い形状で、剥離が進行することが多い。本実施の形態における第１の半導体装置および第２の半導体装置においては、このような剥離が進行しても、剥離の平面形状の一辺を溝部の延びる方向またはシールリングの延びる方向と略平行にすることができ、シールリングに剥離が到達することをより確実に防止できる。
【００９１】
図１１を参照して、本実施の形態における第３の半導体装置においては、溝部２６が断続的に形成されている。この構成を採用することによっても、剥離の進行を溝部２６で抑制することができる。溝部２６が不連続となっている部分に剥離が生ずる可能性があるため、溝部２６同士の距離は極力小さいことが好ましい。または、実施の形態１に示す溝部のように、連続的な溝部を形成して、平面的に見たときに、閉ループの形状を有していることが好ましい。
【００９２】
その他の作用、効果および製造方法については、実施の形態１と同様であるのでここでは説明を繰り返さない。
【００９３】
（実施の形態３）
（構成）
図１４から図１９および図７を参照して、本発明に基づく実施の形態３における半導体装置について説明する。
【００９４】
図１４は、本実施の形態における半導体装置の端部の概略断面図である。シリコン基板３３の表面に、層間絶縁膜の積層体４１ａ、低誘電率膜の積層体４２、層間絶縁膜の積層体４１ｂ、および表面保護膜４３が、この順に形成されていることは実施の形態１と同様である。回路形成領域を取り囲むように、シールリング２３が形成されていることも、実施の形態１と同様である。矢印４６に示す向きが半導体装置の内側を示す向きであり、矢印４７に示す向きが半導体装置の外側を示す向きである。
【００９５】
本実施の形態における半導体装置においては、凹み部としての切欠き部２８が形成されている。切欠き部２８は、半導体装置の表面において、一部分を外側に向かって切除したように形成されている。本実施の形態においては、切欠き部２８の断面形状がＬ字形に形成されている。切欠き部２８の底部は平面状に形成されている。
【００９６】
切欠き部２８は、底部が低誘電率膜５ｃよりも上側に位置するように形成され、最も上側に位置する第２の銅配線としての銅配線１９の上端よりも低くなるように形成されている。切欠き部２８は、表面保護膜４３よりも深くなるように形成され、底部が、層間絶縁膜の積層体４１ｂの内部に位置するように形成されている。本実施の形態における切欠き部２８は、底部と低誘電率膜５ｃとの距離が、１０ｎｍ以上２μｍ以下になるように形成されている。
【００９７】
図１５に、半導体装置のチップコーナ部における概略断面図を示す。図１５は、図１４におけるＸＶ−ＸＶ線に関する矢視断面図である。本実施の形態におけるシールリング２３は、平面的に見たときに、略四角形になるように形成されている。切欠き部２８は、シールリング２３に沿って、シールリング２３を取り囲むように形成されている。切欠き部２８は、平面視したときに、閉ループになるように形成されている。切欠き部２８は、内側の端部の段差４５がシールリング２３と略平行になるように形成されている。
【００９８】
矢印６３にダイシングレーンの領域を示す。ダイシングレーンは、半導体装置の側面に沿うように設定されている。切欠き部２８は、平面視したときに、内側の端部の段差４５が、矢印６３に示す領域のダイシングレーンとシールリング２３との間に配置されるように形成されている。切欠き部２８は、ダイシングレーンを含むように形成されている。切欠き部２８は、平面視したときに、内側の端部の段差４５がダイシングレーンと略平行になるように形成されている。
【００９９】
その他の構成については、実施の形態１と同様であるのでここでは説明を繰り返さない。
【０１００】
（作用、効果および製造方法）
図１４を参照して、シールリング２３が回路形成領域を取り囲むように壁状に形成されていることにより、回路形成領域に水分が浸入することを防止することは、実施の形態１と同様である。
【０１０１】
図１６に、本実施の形態における半導体装置の作用を説明する概略断面図を示す。図１６は、シールリングの記載を省略した半導体装置の端部の概略断面図である。シリコン基板３３に欠け３９が生じ、表面に向かって上層の低誘電率膜に剥離が移行ことや、低誘電率膜の界面に沿った横方向に剥離が進行することは、実施の形態１と同様である。
【０１０２】
本実施の形態においては、矢印５３，５４に示すように１つ上層への移行および界面に沿った横方向の進行を繰り返した後に、矢印５７に示すように切欠き部２８が形成されている領域に、剥離を導くことができる。
【０１０３】
切欠き部２８の真下の領域においては、酸化珪素膜６が薄くなる。このため、矢印５６に示すように、半導体装置の端面に近い位置において、剥離が切欠き部２８の底面に到達することも生じる。このように、本実施の形態においては、剥離を切欠き部２８が形成されている領域内の表面に到達させることができる。この結果、剥離の横方向の進行を、切欠き部２８が形成されている領域内で止めることができ、シールリング２３に剥離が到達することを防止できる。
【０１０４】
実際に本実施の形態における半導体装置を製造して、低誘電率膜の剥離の進行状況を調べた。半導体装置の内部の絶縁膜の形態は、実施の形態１における第１の半導体装置と同様にして、溝部の代わりに切欠き部２８を形成した。切欠き部２８の深さにおいては、低誘電率膜５ｃから切欠き部２８の底部までの距離を１μｍにした。剥離の進行は、最大距離でも切欠き部２８の内側の端部の段差４５の位置で止まった。剥離がシールリングに到達した例はなかった。次いで、耐湿性信頼度試験を行なったが、内部のデバイスの動作に異常は見られず、良好な動作特性を示した。
【０１０５】
次に、実施の形態１と同様に、切欠き部の深さを順次変更して、剥離が進行する最大長さについて試験を行なった。半導体装置の内部の絶縁膜の形態は、実施の形態１における溝部の深さを変化させた試験の半導体装置と同様にして、溝部の代わりに切欠き部を形成した。
【０１０６】
図１９に、本実施の形態における半導体装置の端部の概念図を示す。本実施の形態においては、低誘電率膜の積層体のうち、一番上側に配置されている低誘電率膜３６と切欠き部２８の底部との長さをｘ２とする。また、切欠き部２８およびシールリングを避けた領域において、低誘電率膜３６と表面保護膜４３の表面との長さをｙ２とした。長さｙ２は、実施の形態１と同様に３μｍに形成した。半導体装置の端面から切欠き部２８の内側の端部の段差４５までの長さＬ２は、実施の形態１と同様に３０μｍに形成した。
【０１０７】
図７に、切欠き部の深さを変えていき、試験を行なった結果を示す。長さｘ２が小さくなればなるほど、進行する剥離の距離は短くなることがわかる。また、長さｘ２が、２．５μｍのときには剥離がシールリングに到達しないものの、切欠き部が形成されている領域を越えた。長さｘ２が２μｍ以下になることにより、切欠き部が形成されている領域で剥離の進行を止めることができた。
【０１０８】
試験の結果から、実施の形態１と同様に、長さｘ２は、２μｍ以下が好ましい。また、長さｘ２と長さｙ２との距離の比（ｘ２／ｙ２）は、２／３以下になるように形成されていることが好ましい。さらに、長さｘ２が、０．５μｍ以下（低誘電率膜と表面保護膜の表面との距離の１／６以下）においては、上側から観察したときに剥離された領域は、シリコン基板の欠けの領域とほぼ一致していた。すなわち、生じた剥離は、ほとんど横方向に進行していなかった。このように、切欠き部を形成して低誘電率膜の上側の層間絶縁膜の厚さを薄くすることにより、剥離が回路形成領域に向かって進行することを抑制できる。
【０１０９】
実施の形態１における溝部においても、溝部の幅を広げることで、剥離の横方向への進行をより効果的に防止することができる。たとえば、溝部の幅を溝部とシールリングとの距離以上（実施の形態１においては５μｍ以上）にすれば、剥離が進行する方向において、溝部の外側の端部とシールリングとの間の距離を、溝部の内側の端部の段差とシールリングとの間の距離の２倍以上にすることができ、より余裕を持って剥離を溝部に導くことができる。
【０１１０】
その他、低誘電率膜と切欠き部の底部との距離は、１０ｎｍ以上が好ましいことや、切欠き部の内側の端部の段差がシールリングと略平行になるように形成されていることが好ましいことなどは実施の形態１と同様であるのでここでは説明を繰り返さない。
【０１１１】
図１７および図１８を参照して、本実施の形態における半導体装置の製造方法におけるダイシング工程について説明する。
【０１１２】
図１７は、シリコン基板３３の表面に複数形成された半導体装置のうち、２つの半導体装置同士が向かい合う部分の概略断面図である。本実施の形態においては、シリコン基板３３の表面に積層体４１ａ，４１ｂ，４２，４３を形成した後、レジストを配置してエッチングを行なうことにより、切欠き部２８を形成する。本実施の形態においては、切欠き部２８を保護膜４３より深くなるように、また、切欠き部２８の底部が低誘電率膜５ｃよりも上側に位置するように形成する。
【０１１３】
矢印６３に示す領域がダイシングレーンであり、矢印６１に示す領域が実際にダイシングを行なう領域である。ダイシングブレード３５を回転させながら矢印４８に示す向きに押付けて、それぞれの半導体装置に分断する。
【０１１４】
本実施の形態においては、切欠き部２８が、矢印６３に示すダイシングレーンよりも大きくなるように形成されている。すなわち、半導体装置になったとき、切欠き部の内側の端部の段差４５が、ダイシングレーンよりも内側に配置されるように形成されている。切欠き部の内側の端部の段差４５は、ダイシングレーンとシールリングとの間に配置されている。この構成を採用することにより、ダイシングを行なった際に、切欠き部を半導体装置に確実に残すことができる。
【０１１５】
図１８に、図１７におけるＸＶＩＩＩ−ＸＶＩＩＩ線に関する矢視断面図を示す。切欠き部２８は、平面的に見て線状に形成されている。切欠き部２８は、それぞれの形成されるべき半導体装置の外辺に沿うように形成されている。矢印６３に示す領域が、ダイシングレーンの領域である。ダイシングは、矢印６４および矢印６５に示す方向に沿って行なわれる。
【０１１６】
本実施の形態においては、切欠き部の断面形状がＬ字型になっていたが、この形態に限られず、任意の形状を採用することができる。たとえば、切欠き部の内側の端部の断面形状が円弧になっていても構わない。
【０１１７】
その他の作用、効果および製造方法については、実施の形態１と同様であるので、ここでは説明を繰り返さない。
【０１１８】
（実施の形態４）
（構成）
図２０から図２５を参照して、本発明に基づく実施の形態４における半導体装置について説明する。
【０１１９】
図２０に、本実施の形態における第１の半導体装置のチップコーナ部の概略断面図を示す。第１の半導体装置において、切欠き部２８の内側の端部の段差４５が半導体装置の端部に沿うように形成されていることや、段差４５が、シールリング２５と矢印６３で示すダイシングレーンとの間に配置されていることは、実施の形態３と同様である。
【０１２０】
本実施の形態の第１の半導体装置においては、シールリング２５がチップコーナ部で面取りされた形状を有する。すなわち、シールリング２５は、チップコーナ部において、延びる方向が半導体装置の外辺に対して傾斜するように形成されている。シールリング２５は、平面的に見て略八角形の形状を有する。
【０１２１】
図２１に、本実施の形態における第２の半導体装置のチップコーナ部の概略断面図を示す。第２の半導体装置においては、シールリング２５がチップコーナ部において面取りされ、略八角形の形状を有する。さらに、切欠き部２９は、内側の端部の段差７３がシールリング２５の形状に沿うように形成されている。すなわち、切欠き部２９は、内側の端部の段差７３の平面形状が略八角形になるように形成されている。
【０１２２】
切欠き部２９は、チップコーナ部において、幅が広くなるように形成され、チップコーナ部以外の領域においては、線状に形成されている。切欠き部２９の内側の端部の段差７３は、シールリング２５と矢印６３で示すダイシングレーンとの間に配置されるように形成されている。
【０１２３】
図２２に、本実施の形態における第３の半導体装置のチップコーナ部の概略断面図を示す。第３の半導体装置においては、チップコーナ部において面取りされ、略八角形の形状を有するシールリング２５を備える。溝部３０は、内側の端部の段差７１が、シールリング２５に沿うように面取りされ、溝部３０の外側の端部の段差７２が、半導体装置の外辺に沿うように形成されている。すなわち、溝部３０は、内側の端部の段差７１の平面形状が略八角形になるように形成され、外側の端部の段差７２の平面形状が、略四角形になるように形成されている。
【０１２４】
第３の半導体装置においては、溝部３０は、チップコーナ部において、幅が広くなるように形成されている。溝部３０は、チップコーナ部において、平面形状が略三角形になるように形成されている。チップコーナ部以外の部分においては、溝部３０は平面的に見て線状に形成されている。溝部３０は、矢印６３に示すダイシングレーンと、シールリング２５との間に形成されている。
【０１２５】
その他の構成については、実施の形態１から３と同様であるのでここでは説明を繰り返さない。
【０１２６】
（作用、効果および製造方法）
図２０を参照して、本実施の形態における第１の半導体装置においては、シールリング２５が、チップコーナ部において面取りされた形状を有する。
【０１２７】
図２３に、本実施の形態における第１の半導体装置の製造方法のうち、ダイシング工程を説明する概略断面図を示す。矢印６３はダイシングレーンの領域を示し、矢印４６は半導体装置の内側を示す。ダイシングレーンは、切欠き部２８の内側に含まれる。
【０１２８】
半導体装置の製造においては、平面形状が略八角形の形状になるようにシールリング２５を形成する。また、切欠き部２８を線状に形成する。内側の端部の段差４５がダイシングレーンとシールリング２５との間に位置するように切欠き部２８を形成する。ダイシングは、矢印６４および矢印６５に示すように、互いに直交する向きに、ダイシングブレードを進行させて、それぞれの半導体チップに分断する。
【０１２９】
シールリング２５がチップコーナ部において面取りされた形状を有することによって、チップコーナ部において、角とシールリング２５との距離を長くすることができ、剥離がシールリング２５に到達することをより確実に防止できる。
【０１３０】
図２１を参照して、本実施の形態における第２の半導体装置においては、チップコーナ部において、シールリング２５が面取りされ、切欠き部２９の内側の端部の段差７３がシールリング２５に沿うように形成されている。切欠き部２９は、チップコーナ部において、幅が広くなるように形成されている。
【０１３１】
図２４に、本実施の形態における第２の半導体装置の製造方法のうち、ダイシング工程を説明する概略断面図を示す。互いに直交するダイシングレーンを含むように切欠き部２９を形成する。内側の端部の段差７３がシールリング２５の形状に沿うように切欠き部２９を形成する。１つの半導体装置において、切欠き部２９とシールリング２５とが略八角形になるように形成する。ダイシングは、矢印６４，６５に沿って行なう。
【０１３２】
切欠き部２９が、チップコーナ部において、幅が広くなるように形成されていることによって、切欠き部が形成されている領域の面積が大きくなり、剥離を切欠き部に導く面積が大きくなる。この結果、より確実に剥離を切欠き部に導くことができる。前述の通り、絶縁膜の剥離はチップコーナ部に生じ易く、また、平面形状が三角形になるように剥離が進行する。このような剥離に対しても、より確実に剥離がシールリングに到達することを防止できる。
【０１３３】
図２２を参照して、本実施の形態における第３の半導体装置においては、チップコーナ部において、シールリング２５が、面取りされた形状を有する。溝部３０は、内側の端部の段差７１がシールリング２５に略平行になるように形成され、溝部３０の外側の段差７２が、半導体装置の外辺と略平行になるように形成されている。
【０１３４】
図２５に、本実施の形態における第３の半導体装置の製造方法のうち、ダイシング工程を説明する概略断面図を示す。チップコーナ部において、内側の端部の段差７１がシールリング２５の形状に沿うように溝部３０を形成する。外側の端部の段差７２が形成されるべき半導体装置の外辺に略平行になるように溝部３０を形成する。このように溝部３０を、チップコーナ部において幅が広くなるように形成する。ダイシングは矢印６４，６５に沿って行なう。
【０１３５】
溝部３０が、チップコーナ部において、幅が広くなるように形成されていることにより、チップコーナ部において、溝部３０の面積を大きくすることができる。この結果、チップコーナ部において、切欠き部と同様の効果を得ることができる。すなわち、剥離が溝部の底部に向かって進行して、シールリングからより遠い位置の溝部の底部に剥離を導くことができる。
【０１３６】
その他の作用、効果および製造方法については、実施の形態１から３と同様であるので、ここでは説明を繰り返さない。
【０１３７】
なお、本発明における上側および下側とは、絶対的な上下方向（鉛直方向の上下）を示すものではなく、機器や膜などの相対的な位置関係を示すものである。また、横方向とは、上記の上下方向に対して垂直な方向を示す。
【０１３８】
また、今回開示した上記実施の形態は全ての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更を含むものである。
【図面の簡単な説明】
【０１３９】
【図１】実施の形態１における半導体装置の端部の第１の概略断面図である。
【図２】実施の形態１における半導体装置の端部の第２の概略断面図である。
【図３】絶縁膜の剥離の進行を説明する半導体装置の端部の概略断面図である。
【図４】実施の形態１における半導体装置の作用を説明する概略断面図である。
【図５】実施の形態１における半導体装置の製造方法において、ダイシング工程を説明する第１の概略断面図である。
【図６】実施の形態１における半導体装置の製造方法において、ダイシング工程を説明する第２の概略断面図である。
【図７】本発明に基づく凹み部の深さを変化させたときの効果を説明するグラフである。
【図８】実施の形態１における半導体装置の寸法を説明する端部の概略断面図である。
【図９】実施の形態２における第１の半導体装置の端部の概略断面図である。
【図１０】実施の形態２における第２の半導体装置の端部の概略断面図である。
【図１１】実施の形態２における第３の半導体装置の端部の概略断面図である。
【図１２】実施の形態２における第１の半導体装置の製造方法において、ダイシング工程を説明する概略断面図である。
【図１３】実施の形態２における第２の半導体装置の製造方法において、ダイシング工程を説明する概略断面図である。
【図１４】実施の形態３における半導体装置の端部の第１の概略断面図である。
【図１５】実施の形態３における半導体装置の端部の第２の概略断面図である。
【図１６】実施の形態３における半導体装置の作用を説明する概略断面図である。
【図１７】実施の形態３における半導体装置の製造方法において、ダイシング工程を説明する第１の概略断面図である。
【図１８】実施の形態３における半導体装置の製造方法において、ダイシング工程を説明する第２の概略断面図である。
【図１９】実施の形態３における半導体装置の寸法を説明する端部の概略断面図である。
【図２０】実施の形態４における第１の半導体装置のチップコーナ部の概略断面図である。
【図２１】実施の形態４における第２の半導体装置のチップコーナ部の概略断面図である。
【図２２】実施の形態４における第３の半導体装置のチップコーナ部の概略断面図である。
【図２３】実施の形態４における第１の半導体装置の製造方法において、ダイシング工程を説明する概略断面図である。
【図２４】実施の形態４における第２の半導体装置の製造方法において、ダイシング工程を説明する概略断面図である。
【図２５】実施の形態４における第３の半導体装置の製造方法において、ダイシング工程を説明する概略断面図である。
【符号の説明】
【０１４０】
１，３，６，７ａ，７ｂ  酸化珪素膜、２，４ａ〜４ｅ  炭窒化珪素膜、５ａ〜５ｃ  低誘電率膜、８  窒化珪素膜、１０  コンタクト、１１，１３，１５，１７，１９  銅配線、１２，１４，１６，１８，２０  層間接続部、２１  アルミニウム配線、２２，２４，２６，３０  溝部、２３，２５  シールリング、２８，２９  切欠き部、３３  シリコン基板、３５  ダイシングブレード、３６  低誘電率膜、３７  炭窒化珪素膜、３８  層間絶縁膜、３９  （チッピングによる）欠け、４１ａ，４１ｂ  （層間絶縁膜の）積層体、４２  （低誘電率膜の）積層体、４３  表面保護膜、４４，４５，７１，７２，７３  段差、４６〜４８，５１〜５７，６０，６１，６３〜６５  矢印。
【図１】
2006140404.tif 000003
【図２】
2006140404.tif 000004
【図３】
2006140404.tif 000005
【図４】
2006140404.tif 000006
【図５】
2006140404.tif 000007
【図６】
2006140404.tif 000008
【図７】
2006140404.tif 000009
【図８】
2006140404.tif 000010
【図９】
2006140404.tif 000011
【図１０】
2006140404.tif 000012
【図１１】
2006140404.tif 000013
【図１２】
2006140404.tif 000014
【図１３】
2006140404.tif 000015
【図１４】
2006140404.tif 000016
【図１５】
2006140404.tif 000017
【図１６】
2006140404.tif 000018
【図１７】
2006140404.tif 000019
【図１８】
2006140404.tif 000020
【図１９】
2006140404.tif 000021
【図２０】
2006140404.tif 000022
【図２１】
2006140404.tif 000023
【図２２】
2006140404.tif 000024
【図２３】
2006140404.tif 000025
【図２４】
2006140404.tif 000026
【図２５】
2006140404.tif 000027