(57)【要約】      （修正有）【課題】半導体集積回路チップダイシング工程で発生するシリコンの削りカスがチップ表面に形成したマイクロレンズ等の３次元微細構造物に付着するのを防止する手段を提供する。【解決手段】チップ１０１に貫通配線１０６を形成して一端にマイクロバンプ１０７を形成してチップ信号入出力端子とし、ワイヤボンディング接続に変えて、マイクロバンプ接続手段を使う。チップ１０１表面に選択的にシール樹脂１０４を塗布して光透過板１０５をチップ１０１に固着し、チップ１０１表面の３次元微細構造物形成領域を密閉された常態にした後にチップ１０１のダイシングを行うので、シリコン削りカスは３次元微細構造物形成領域に付着しない。光透過板１０５表面にはシリコン削りカスが付着するが、光透過板１０５表面は凹凸のない平坦面なので、純水洗浄等で簡単に取り去ることができる。【選択図】図１
2006060179.tif 000002
【特許請求の範囲】
【請求項１】
光透過板を載置した半導体集積回路チップよりなる半導体集積回路装置において、
前記半導体集積回路チップが、１個もしくはそれ以上の機能素子が形成された領域１と、１個もしくはそれ以上の機能素子が形成された領域２と、該半導体集積回路チップ基板を貫通する電気接続体が形成された領域３と、それ以外の領域４とからなり、
前記光透過板は、前記半導体集積回路チップ上面と略同一サイズであって該半導体集積回路チップ上面全面を覆うように載置され、少なくとも前記領域１上面を除外するように選択的に塗布したシール樹脂により前記半導体集積回路チップに固着されている構造を有することを特徴とする半導体集積回路装置。
【請求項２】
前記領域１若しくは領域２のいづれか一方または両方に形成された複数個の機能素子が三次元微細構造体を含むことを特徴とする、請求項１に記載の半導体集積回路装置。
【請求項３】
前記光透過板にかえて、光半透過板若しくは光遮蔽板を載置した請求項１もしくは請求項２に記載の半導体集積回路チップよりなることを特徴とする半導体集積回路装置。
【請求項４】
前記半導体集積回路チップに形成された該半導体集積回路チップ基板を貫通する電気接続体端にマイクロバンプが形成された構造を有することを特徴とする請求項１ないし請求項３に記載の半導体集積回路装置。
【請求項５】
１個もしくはそれ以上の機能素子が形成された領域１と、１個もしくはそれ以上の機能素子が形成された領域２と、を含む半導体集積回路チップの上面であって前記領域１も領域２も含まない領域３に、略垂直に、前記半導体集積回路チップ基板に、孔を形成する工程と、
前記領域１上面と領域３上面とを除く半導体集積回路チップの上面にシール樹脂を選択的に塗布する工程と、
薄板を前記半導体集積回路チップ上面に載置して固着する工程と、
前記半導体集積回路チップ裏面を、前記領域３に形成した孔の深さよりチップ基盤厚が薄くなるまで研磨し、前記孔が前記チップ基板を貫通する構造にする工程と、
前記工程によりチップ基板を貫通した前記領域３に形成した孔に導電物質を充填する工程とよりなることを特徴とする半導体集積回路装置の製造方法。
【請求項６】
１個もしくはそれ以上の機能素子が形成された領域１と、１個もしくはそれ以上の機能素子が形成された領域２と、を含む半導体集積回路チップの上面であって前記領域１も領域２も含まない領域３に、略垂直に、前記半導体集積回路チップ基板に、孔を形成する工程と、
前記領域３に形成した孔に導電物質を充填する工程と、
前記領域１上面を除く半導体集積回路チップの上面にシール樹脂を選択的に塗布する工程と、
薄板を前記半導体集積回路チップ上面に載置して固着する工程と、
前記半導体集積回路チップ裏面を研磨して、前記領域３に形成した孔に充填した導電物質を前記チップ裏面に露出させる工程とよりなることを特徴とする半導体集積回路装置の製造方法。
【請求項７】
１個もしくはそれ以上の機能素子が形成された領域１と、１個もしくはそれ以上の機能素子が形成された領域２と、を含む半導体集積回路チップの上面に、前記領域１上面を除く半導体集積回路チップの上面にシール樹脂を選択的に塗布する工程と、
薄板を前記半導体集積回路チップ上面に載置して固着する工程と、
前記半導体集積回路チップ裏面を研磨して、前記半導体集積回路チップ基板を薄層化する工程と、
研磨薄層化した前記半導体集積回路チップ基板裏面より該裏面に略垂直に、前記半導体集積回路チップ基板に孔を形成する工程と、
前記孔に導電物質を充填する工程とよりなることを特徴とする半導体集積回路装置の製造方法。
【請求項８】
第一の半導体集積回路チップの上面に、略垂直に、前記第一の半導体集積回路チップ基板に、第一の孔を形成する工程と、
前記第一の孔開口部を除く第一の半導体集積回路チップの上面にシール樹脂を選択的に塗布する工程と、
薄板を前記第一の半導体集積回路チップ上面に載置して固着する工程と、
前記第一の半導体集積回路チップ裏面を、前記第一の孔の深さよりチップ基盤厚が薄くなるまで研磨し、前記第一の孔が前記第一のチップ基板を貫通する構造にする工程と、
前記工程によりチップ基板を貫通した前記第一の孔に導電物質を充填する工程と、
第二の半導体集積回路チップの上面に、略垂直に、前記第二の半導体集積回路チップ基板に、第二の孔を形成する工程と、
前記第二の孔開口部を除く第二の半導体集積回路チップの上面にシール樹脂を選択的に塗布する工程と、
前記第二の半導体集積回路チップ上面を、前記第一の半導体集積回路チップ裏面に積層して固着する工程と、
前記第二の半導体集積回路チップ裏面を，前記第二の孔の深さよりチップ基盤厚が薄くなるまで研磨し、前記第二の孔が前記第二のチップ基板を貫通する構造にする工程と、
前記第二のチップ基板を貫通した第二の孔および該第二の孔直上で前記第一の半導体集積回路チップとの間隙に、導電物質を充填する工程と、よりなることを特徴とする半導体集積回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、半導体集積回路チップおよび該チップの製造方法に関し、更に詳しくは、半導体チップ基板の表面から裏面へ貫通する配線を有する半導体集積回路チップおよびその貫通配線の製造方法に関する。
【背景技術】
【０００２】  本発明による産業上の効果はイメージセンサーチップにおいて顕著であるため、便宜上、専らイメージセンサーチップについて説明してゆくが、本発明の適用はイメージセンサーチップに制限されるものではなく、すべての半導体集積回路チップに適用可能である。例えば、シリコン基板上に形成した微細３次元構造体であるマイクロミラーをアレイ状にならべた領域を含む半導体集積回路チップで、デジタルマイクロミラーデバイス（ＤＭＤ）と名づけられたチップをはじめとして、マイクロエレクトロメカニカルシステム（ＭＥＭＳ）デバイスと総称される集積回路チップに適用できる。【０００３】  図８は、従来のイメージセンサーチップを収容したパッケージの断面図である。イメージセンサーチップ２０１は、まず最初に、パッケージ２０５に固着される。次に、チップ２０１に設けたボンディングパッドと内部リード２０３がボンディングワイヤ２０７によって接続される。最後に、パッケージ上面をガラス等の光透過板２０６により封止する。イメージセンサーチップの入出力信号は、内部リード２０３と導通している外部リードより与える。【０００４】  ボンディングワイヤは、図８に示すように、ある程度たわみを持たせ、機械的強度を確保している。従って、イメージセンサーチップ２０１と光透過材２０６は密着させることができず、パッケージの薄型化ができなかった。【０００５】  特許文献１には、ボンディングワイヤを使用せずにイメージセンサーチップを封止してパッケージを薄型化する技術手段が開示されている。当該技術は、図９に示すように、イメージセンサーチップ上にバンプ３０２を形成し、光透過板３０６の片面には内部リード３０３を形成し、バンプ３０２を内部リード３０３に一括ボンディング法によりボンディングする、というものである。
【特許文献１】  特開平７−５８３０５
【発明の開示】
【発明が解決しようとする課題】
【０００６】  特許文献１の技術は、パッケージの薄型化を可能にするものの、イメージセンサーチップは、光透過板に一括ボンディングするまえに、ダイシングしてシリコンウェハから切り出しておく必要がある。シリコンウェハのダイシングはダイヤモンドソー等を使って行うが、ダイシングの際、シリコンウェハを機械的に削ってゆくので、シリコンの削りカスが発生し、それらはチップ表面に付着する。イメージセンサーチップのフォトダイオードアレイ部表面には一般に凹凸を持った３次元微細構造体であるマイクロレンズが形成されている。シリコンの削りカスがマイクロレンズの凹部に付着すると、純水等で洗浄しても容易にはがれず、しばしば取り残されて遮光物になる。そのため、その部分が影になり、フォトダイオード光電変換機能を阻害し、画素不良を引き起こす。勿論、画素不良による歩留まり低下問題は、ボンディングワイヤを使用する従来技術においても存在しており、従来技術においても問題であった。【０００７】  また、特許文献１の技術では、ウェハをダイシングして個々のイメージセンサーチップに切り離した後に１個ずつ個別に光透過板にボンディングするので，チップアッセンブリー作業効率が低いという問題点もあった。
【課題を解決するための手段】
【０００８】  上記課題を解決するために、本発明の半導体集積回路装置は、光透過板を載置した半導体集積回路チップよりなり、前記半導体集積回路チップは、１個もしくはそれ以上の機能素子が形成された領域１と、１個もしくはそれ以上の機能素子が形成された領域２と、該半導体集積回路チップ基板を貫通する電気接続体が形成された領域３と、それ以外の領域４とからなり、前記光透過板は、前記半導体集積回路チップ上面と略同一サイズであって該半導体集積回路チップ上面全面を覆うように載置され、少なくとも前記領域１上面を除外するように選択的に塗布したシール樹脂により前記半導体集積回路チップに固着されている構造を有する。【０００９】  また、本発明の半導体集積回路装置の構成要素である半導体集積回路チップの領域１若しくは領域２のいづれか一方または両方に形成された複数個の機能素子が三次元微細構造体を含む構造を有していても良い。【００１０】  また、前記光透過板にかえて、光半透過板若しくは光遮蔽板を載置した構造を有していても良い。【００１１】  本発明の半導体集積回路装置は、１個もしくはそれ以上の機能素子が形成された領域１と、１個もしくはそれ以上の機能素子が形成された領域２と、を含む半導体集積回路チップの上面であって前記領域１も領域２も含まない領域３に、略垂直に，前記半導体集積回路チップ基板に、孔を形成する工程と、前記領域１上面と領域３上面とを除く半導体集積回路チップの上面にシール樹脂を選択的に塗布する工程と、薄板を前記半導体集積回路チップ上面に載置して固着する工程と、前記半導体集積回路チップ裏面を、前記領域３に形成した孔の深さよりチップ基盤厚が薄くなるまで研磨し、前記孔が前記チップ基板を貫通する構造にする工程と、前記工程によりチップ基板を貫通した前記領域３に形成した孔に導電物質を充填する工程とよりなる製造方法にって形成してよい。【００１２】  また、１個もしくはそれ以上の機能素子が形成された領域１と、１個もしくはそれ以上の機能素子が形成された領域２と、を含む半導体集積回路チップの上面であって前記領域１も領域２も含まない領域３に、略垂直に、前記半導体集積回路チップ基板に、孔を形成する工程と、前記領域３に形成した孔に導電物質を充填する工程と、前記領域１上面を除く半導体集積回路チップの上面にシール樹脂を選択的に塗布する工程と、薄板を前記半導体集積回路チップ上面に載置して固着する工程と、前記半導体集積回路チップ裏面を研磨して、前記領域３に形成した孔に充填した導電物質を前記チップ裏面に露出させる工程とよりなる製造方法によって形成してもよい。【００１３】  また、１個もしくはそれ以上の機能素子が形成された領域１と、１個もしくはそれ以上の機能素子が形成された領域２と、を含む半導体集積回路チップの上面に、前記領域１上面を除く半導体集積回路チップの上面にシール樹脂を選択的に塗布する工程と、薄板を前記半導体集積回路チップ上面に載置して固着する工程と、前記半導体集積回路チップ裏面を研磨して、前記半導体集積回路チップ基板を薄くする工程と、研磨して薄くなった前記半導体集積回路チップ基板裏面より該裏面に略垂直に、前記半導体集積回路チップ基板に孔を形成する工程と、前記孔に導電物質を充填する工程とよりなる製造方法によって形成してもよい。【００１４】  また、第一の半導体集積回路チップの上面に、略垂直に、前記第一の半導体集積回路チップ基板に、第一の孔を形成する工程と、前記第一の孔開口部を除く第一の半導体集積回路チップの上面にシール樹脂を選択的に塗布する工程と、薄板を前記第一の半導体集積回路チップ上面に載置して固着する工程と、前記第一の半導体集積回路チップ裏面を、前記第一の孔の深さよりチップ基盤厚が薄くなるまで研磨し、前記第一の孔が前記第一のチップ基板を貫通する構造にする工程と、前記工程によりチップ基板を貫通した前記第一の孔に導電物質を充填する工程と、第二の半導体集積回路チップの上面に、略垂直に、前記第二の半導体集積回路チップ基板に、第二の孔を形成する工程と、前記第二の孔開口部を除く第二の半導体集積回路チップの上面にシール樹脂を選択的に塗布する工程と、前記第二の半導体集積回路チップ上面を、前記第一の半導体集積回路チップ裏面に積層して固着する工程と、前記第二の半導体集積回路チップ裏面を、前記第二の孔の深さよりチップ基盤厚が薄くなるまで研磨し、前記第二の孔が前記第二のチップ基板を貫通する構造にする工程と、前記第二のチップ基板を貫通した第二の孔および該第二の孔直上で前記第一の半導体集積回路チップとの間隙に、導電物質を充填する工程と、よりなる製造方法によって形成してもよい。
【発明の効果】
【００１５】  上記の解決手段を用いれば、イメージセンサーチップのフォトダイオードアレイ領域外周にはシール樹脂が塗布されて上面に光透過板が接着される。つまり、フォトダイオードアレイ外周には、シール樹脂でできた側壁が、フォトダイオードアレイ領域を囲むように形成されることになる。またその上面は、光透過板で完全に覆われる。したがって、フォトダイオードアレイ領域は、外部から分離され密閉された状態になる。イメージセンサーチップのダイシングはフォトダイオードアレイ領域を密閉する工程の後であるから、ダイシングの際に発生するシリコンの削りカスはフォトダイオードアレイ領域にあるマイクロレンズに直接付着することはない。光透過板表面に付着したシリコンの削りカスは、光透過板表面が凹凸なく平坦なので、純水洗浄等によって簡単に除去できる。従ってシリコン削りカス付着による歩留まり低下は起こらない。【００１６】  また、フォトダイオードアレイ領域は密閉されているので，純水洗浄をしてもその純水がフォトダイオードアレイ領域に入り込んで残留することがなく、残留水によって光透過板内面のくもりも発生しない。【００１７】  また、特許文献１に開示の技術では、イメージセンサーチップと光透過板とは正確にアライメントする必要があるが、本発明の技術においては、正確なアライメントは必要としない。【００１８】  また、特許文献１に開示の技術では、イメージセンサーチップは切り離した後で１個ずつ光透過板にボンディングするので、チップアッセンブリー作業効率が良くないという問題点があったが、本発明の技術においては、イメージセンサーチップを切り離さず、ウェハ状態のまま光透過板を接着する。従って作業効率は高くなるという利点もある。
【発明を実施するための最良の形態】
【００１９】  本発明の第一の実施の形態を、図１および図２を参照しながら説明する。【００２０】  イメージセンサーチップが多数個形成されたシリコンウェハはダイシングしないでウェハ状態のまま、以下の工程を行ってゆく。まず図１（ａ）に示すように、各々のイメージセンサーチップの入出力信号端子部にシリコン基板１０１をエッチングして深孔１０３を形成する。図２（ａ）は図１（ａ）に示す深孔１０３近傍を拡大してより詳細な構造がわかるようにした図である。本例の場合、トランジスタ１２１に接続される配線１２０がイメージセンサーチップの入出力信号端子に相当する。【００２１】続いて図１（ａ）および図２（ａ）には示さないが深孔１０３側壁および底面に、シリコン窒化膜等の電気絶縁薄膜を付着させる。なお本例の場合、図２（ａ）に示したトランジスタ１２１は図１（ａ）に示したフォトダイオードアレイ領域１０２には含まれない。【００２２】  次に、図１（ｂ）に示すように、深孔１０３およびフォトダイオードアレイ領域１０２を除くイメージセンサーチップ表面に、シール樹脂１０４をスクリーン印刷等の手段を使って塗布する。言うまでもないが、シール樹脂塗布除外領域は、深孔１０３の開口部およびフォトダイオードアレイ領域よりやや広くしておく。深孔１０３およびフォトダイオードアレイ領域１０２の一部でもシール樹脂で覆われることがないようにするためである。図２（ｂ）は図１（ｂ）に示す深孔１０３近傍を拡大した図である。【００２３】  次に、図１（ｃ）に示すように、光透過板１０５をイメージセンサーチップに接着させてシール樹脂を硬化させて接着強度を高めた後、シリコン基板１０１を裏面から化学的機械研磨法等によって研磨し、深孔１０３の底面が露出して削り取られるまでシリコン基板１０１を薄層化する。この工程を経ることにより、深孔１０３はシリコン基板を貫通する貫通孔となる。続いて、図には示さないが、シリコン基板裏面に酸化膜を形成してシリコン基盤裏面の電気絶縁を確保する。【００２４】  次に、図１（ｄ）に示すように、貫通孔に半田を溶かして流し込み貫通配線１０６を形成し、同時に、半田バンプ１０７を形成する。図２（ｃ）は図１（ｄ）に示す深孔１０３近傍を拡大した図である。【００２５】  最後に、図１（ｅ）に示すように、ダイヤモンドソー等により、ウェハをダイシングし、個別のイメージセンサーチップ１０８に分離する。このとき、フォトダイオードアレイ領域１０２は光透過板１０５により保護されているのでシリコン基板や光透過板の削りカスはマイクロレンズに付着することはない。【００２６】  次に、本発明の第二の実施の形態を図３および図４を参照しながら説明してゆく。本発明の第二の実施形態においても、第一の実施形態と同じで、イメージセンサーチップが多数個形成されたシリコンウェハはダイシングしないでウェハ状態のまま、以下の工程を行ってゆく。【００２７】  まず、各々のイメージセンサーチップの入出力信号端子部にシリコン基板１０１をエッチングして深孔１０３を形成し、深孔１０３側壁および底面に絶縁膜を付着させた後、図３（ａ）および図４（ａ）に示すように、深孔１０３側壁および底面に、窒化チタンＴｉＮ等、薄膜のバリアメタル��３０を形成し、続いて、銅Ｃｕ等を無電解めっき技術を使用して貫通孔に充填して貫通配線１０６を形成する。ここで、図４は図３（ａ）に示す深孔１０３近傍を拡大してより詳細な構造がわかるように例示した図である。【００２８】  次に、図３（ｂ）に示すように、フォトダイオードアレイ領域１０２を除くイメージセンサーチップ表面に、シール樹脂１０４をスクリーン印刷等の手段を使って塗布し、光透過板１０５をイメージセンサーチップに接着させてシール樹脂を硬化させて接着強度を高めた後、シリコン基板１０１を裏面から化学的機械研磨法等によって研磨する。【００２９】  シリコン基板１０１を研磨し、図３（ｃ）に示すように、貫通配線１０６の一端が露出したら、研磨を終える。次に、露出した貫通配線１０６の一端にマイクロバンプ１０７を形成し、その後、第一の実施の形態と同様、イメージセンサーチップウェハをダイシングし、個別のイメージセンサーチップ１０８に分離する。【００３０】  なお、第二の実施の形態で説明した、深孔１０３側壁および底面に絶縁膜を付着させた後、窒化チタンＴｉＮ等の薄膜のバリアメタルを形成する工程は、第一の実施の形態の説明には含めなかったが、同様の工程を、図１（ａ）で説明した工程の後に追加してもよいことは言うまでもない。【００３１】  以上、第一の実施の形態および第二の実施の形態においてはシリコン基板１０１を薄層化するまえにイメージセンサーチップ表面よりエッチングして深孔１０３を形成するという手段を用いた。しかしながら、まず、シリコン基板１０１を薄層化して、イメージセンサーチップ裏面よりエッチングして深孔１０３を形成するという手段を用いてもよい。図５に、そのような本発明の第三の実施の形態を示す。【００３２】  第三の実施形態においても、図５（ａ）に示すように、イメージセンサーチップが多数個形成されたシリコンウェハをダイシングしない状態で、フォトダイオードアレイ領域１０２を除くイメージセンサーチップ表面に、シール樹脂１０４をスクリーン印刷等の手段を使って塗布し、光透過板１０５をイメージセンサーチップに接着させてシール樹脂を硬化させて接着強度を高めた後、シリコン基板１０１を裏面から化学的機械研磨法等によって研磨する。【００３３】  次に、図５（ｂ）に示すように、イメージセンサーチップ裏面からシリコンエッチングして深孔１０３を形成したとき、深孔１０３の底部が、イメージセンサーチップの入出力信号端子部にくるように位置合わせをして、深孔１０３を形成する。なお、シール樹脂とシリコン基板のエッチング選択比を大きく設定しておくと、エッチング先端がシール樹脂に到達した時点でエッチング進行速度が低下して極端なオーバーエッチが発生しないので好ましい。【００３４】  次に、図１（ｄ）および図１（ｅ）と同様の工程を経て、個別のイメージセンサーチップ１０８に分離する。【００３５】  本発明の第四の実施の形態を図６に示す。第四の実施の形態は、まず最初に、図１（ａ）〜（ｃ）を参照して説明した技術と同一の技術により、半導体集積回路チップが形成されたウェハ基盤１０１に基板貫通孔を形成する。第四の実施の形態は、微細３次元構造体を有しない通常の半導体集積回路チップにおいて���、産業上有益な効果があるので、実施形態の説明において、イメージセンサーチップではなく、一般性を持った半導体集積回路チップという単語に置き換えている。したがって、半導体集積回路が形成されたウェハ基盤１０１を貼り付ける支持板は、光透過板である必要はない。【００３６】  次に、基本的には図１（ｄ）で説明した技術と同様、貫通孔に半田を溶かして流し込み、図６（ａ）に示すように、貫通配線１０６を形成する。続けて、マイクロバンプの形成は行ってもよいが、行わなくてもよい。【００３７】  次に、別の半導体集積回路が形成されたウェハ基盤１０１ａに、同じく図１（ａ）および（ｂ）で説明した技術と同様の技術を用いて、別の半導体集積回路が形成されたウェハ基盤に深孔１０３ａを形成し、シール樹脂を所望の位置に塗布し、図６（ｂ）に示すように、ウェハ基板１０１に貼り付ける。【００３８】  次に、シリコン基板１０１ａを裏面から化学的機械研磨法等によって研磨し、深孔１０３ａの底面が露出して削り取られるまでシリコン基板１０１ａを薄層化し、深孔１０３ａをシリコン基板を貫通する貫通孔とする。次に、図６（ｃ）に示すように貫通孔１０３ａに半田を溶かして流し込んで貫通配線１０６ａを形成する。なお、貫通配線１０６ａを形成する際、貫通配線１０６ａは貫通配線１０６と接続される。【００３９】  同様の手段により、図６（ｄ）に示すように、別の半導体集積回路が形成されたウェハ基盤１０１ｂも積層してもよい。本図ではウェハの三層積層構造となっているが、四層以上の積層構造も可能であることはいうまでもない。【００４０】  また、深孔１０３、１０３ａ等の側壁および底面に絶縁膜を付着させた後、窒化チタンＴｉＮ等の薄膜のバリアメタルを形成する工程程を、第一の実施の形態同様、追加してもよいことは言うまでもない。【００４１】  個別のチップに分離されたイメージセンサーチップは、図７に示すように、イメージセンサーチップ１０８に設けたバンプ１０７と、パッケージ１１１のキャビティに設けたバンプ１０９を接続してイメージセンサーチップ１０８をパッケージ１１１に固着して、パッケージ１１１とイメージセンサーチップ１０８の間隙をプラスチック樹脂１１２等によって塞ぐようにしてもよい。
【産業上の利用可能性】
【００４２】  本発明の技術を使えば、半導体チップ上にマイクロレンズを形成したイメージセンサーチップ、マイクロミラーを形成したＤＭＤチップ等、３次元微細化構造体を形成したチップのダイシング工程で発生するシリコン削りカスが原因の歩留まり低下を防ぐことができ、直接産業上の利益を生む。
【図面の簡単な説明】
【００４３】
【図１】本発明の半導体集積回路装置の製造工程の第一の実施の形態の断面を例示した図である。
【図２】図１の一部分を拡大して詳細構造を例示した図である。
【図３】本発明の半導体集積回路装置の製造工程の第二の実施の形態の断面を例示した図である。
【図４】図２の一部分を拡大して詳細構造を例示した図である。
【図５】本発明の半導体集積回路装置の製造工程の第三の実施の形態の断面を例示した図である。
【図６】本発明の半導体集積回路装置の製造工程の第四の実施の形態の断面を例示した図である。
【図７】本発明の半導体集積回路装置をパッケージに封止した状態の断面を例示した図である。
【図８】従来の構造を有するイメージセンサーチップモジュールパッケージの断面を例示した図である。
【図９】特許文献１に開示の構造を有するイメージセンサーチップモジュールパッケージの断面を例示した図である。
【符号の説明】
【００４４】１０１、１０１ａ、１０１ｂ      半導体チップ基板
１０２                          機能素子形成領域
１０３、１０３ａ                深孔
１０４                          シール樹脂
１０５、２０６、３０６          光透過板
１０６、１０６ａ                貫通配線
１０７                          マイクロバンプ
１０８、２０１、３０１          イメージセンサーチップ
１０９                          バンプ
１１０                          ボールグリッドバンプ
１１１、２０５、３０５          パッケージ
１１２                          樹脂
１３０                          バリアメタル
２０３、３０３                  内部リード
２０４、３０４                  外部リード
２０７                          ボンディングワイア
３０２                          チップバンプ
【図１】
2006060179.tif 000003
【図２】
2006060179.tif 000004
【図３】
2006060179.tif 000005
【図４】
2006060179.tif 000006
【図５】
2006060179.tif 000007
【図６】
2006060179.tif 000008
【図７】
2006060179.tif 000009
【図８】
2006060179.tif 000010
【図９】
2006060179.tif 000011