(57)【要約】【課題】本発明はサイズまたは工程数を増加させなくても、高容量でありながら寄生インダクタンスを最少化され高周波回路のデカップリング用に適した積層型セラミックキャパシタに関するものである。【解決手段】上記積層型セラミックキャパシタは複数のセラミックシートを積層して成るセラミックブロック；上記セラミックブロックの対向する外側面上に形成され各々＋または−端子に設定される複数の外部電極；  上記セラミックブロックの内部に上下に隣接し相異する方向の電流が流れる一つ以上の第１、２の内部電極；及び、上記第１内部電極に各々一体で形成され＋あるいは−端子に設定された外部電極に連結される複数の引出パターンを含む。【選択図】図４
2006032904.tif 000002
【特許請求の範囲】
【請求項１】
複数のセラミックシートを積層して形成されるセラミックブロックと、
上記セラミックブロックの対向する外側面上に形成され各々＋または−端子に設定される複数の外部電極と、
上記セラミックブロックの内部に上下に隣接し相異する方向の電流が流れる一つ以上の第１、２内部電極と、
上記第１内部電極に各々一体で形成され＋あるいは−端子に設定された外部電極に連結される複数の引出パターンとを含む積層型セラミックキャパシタ。
【請求項２】
上記上下に隣接した第１、２内部電極は、各々該当引出パターンを通して相異する極性に設定された外部電極に連結されることを特徴とする請求項１に記載の積層型セラミックキャパシタ。
【請求項３】
上記第１内部電極と第２内部電極には相互逆方向の電流が流れることを特徴とする請求項１に記載の積層型セラミックキャパシタ。
【請求項４】
上記第１内部電極と第２内部電極には相互直交方向の電流が流れることを特徴とする請求項１に記載の積層型セラミックキャパシタ。
【請求項５】
上記第１、２内部電極は各々同一平面上に平行に形成され、直方形のパターンの側面において所定の長さのスロットを形成してコの字形状を有する一対の導電性パターンで成ることを特徴とする請求項３に記載の積層型セラミックキャパシタ。
【請求項６】
第１内部電極は直方形の導電性パターンと、上記導電性パターンの対向する両縁端から各々中心方向へ形成される２個のスロットとで成り、
上記第２内部電極は直方形の導電性パターンと、上記第１内部電極のスロットとは直交に上記導電性パターンの対向する両縁端から各々中心方向へ形成される２個のスロットとで成ることを特徴とする請求項４に記載の積層型セラミックキャパシタ。
【請求項７】
上記第１内部電極は直方形の導電性パターンと、上記導電性パターン上の相互対向する両縁端を貫通するよう形成され上記導電性パターンを２等分するスロットとで成り、
上記第２内部電極は直方形の導電性パターンと、上記導電性パターンの対向する両縁端から各々中心方向へ形成され、上記第１内部電極のスロットとは直交する２個のスロットとで成ることを特徴とする請求項４に記載の積層型セラミックキャパシタ。
【請求項８】
上記第１内部電極は直方形の導電性パターンから成り、上記第２内部電極は直方形の導電性パターンと、上記導電性パターン上の対向する両縁端を貫通するよう形成され上記導電性パターンを２等分するスロットとで成ることを特徴とする請求項４に記載の積層型セラミックキャパシタ。
【請求項９】
上記一対の導電性パターンはコの字形状のスロット位置が同一方向に向かうことを特徴とする請求項５に記載の積層型セラミックキャパシタ。
【請求項１０】
上記一対の導電性パターンはコの字形状のスロット位置が相互逆方向に位置することを特徴とする請求項５に記載の積層型セラミックキャパシタ。
【請求項１１】
上記一対の導電性パターンは隣接した領域において相互逆方向の電流が流れることを特徴とする請求項５に記載の積層型セラミックキャパシタ。
【請求項１２】
上記一対の導電性パターンは相異する極性の外部電極に連結されることを特徴とする請求項９に記載の積層型セラミックキャパシタ。
【請求項１３】
上記一対の導電性パターンは同一な極性の外部電極に連結されることを特徴とする請求項１０に記載の積層型セラミックキャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は積層型セラミックキャパシタに関するもので、より詳しくは寄生インダクタンスの発生が最少化され高周波回路においてデカップリング用に適した積層型セラミックキャパシタに関するものである。
【背景技術】
【０００２】
キャパシタ(capacitor)とは電気を貯蔵できる素子として、基本的に２個の電極を対向させ、電圧をかけると各電極に電気が蓄積されるもので、直流電圧を印加した場合には電気が蓄電される途中にはキャパシタ内には電流が流れるが、蓄電状態では電流が流れず、交流電圧を印加した場合、電極の極性が交番することにより、交流電流が流れ続ける。こうしたキャパシタは蓄積可能な容量（Ｆ）で表示される。
【０００３】
こうしたキャパシタは電極間に位置する絶縁体種類によって、アルミニウムで電極を構成し上記アルミニウム電極間に薄い酸化膜を具備するアルミニウム電解キャパシタ、電極材料にタンタリウムを使用する電解キャパシタであるタンタリウムキャパシタ、電極間にチタン酸バリウム(Titanimu-Barium)のような高誘電率の誘電体を使用するセラミックキャパシタ、電極間に具備される誘電体に高誘電率系セラミックを多層構造で用いる積層セラミックキャパシタ、電極間の誘電体にポリスチレン(polystyrene)フィルムを使用するフィルムキャパシタなど諸種類に区分される。
【０００４】
上記の中でも、積層セラミックキャパシタは温度特性及び周波数特性に優れ、小型に具現できる利点があり多くの電子回路に応用されている。
【０００５】
図１は積層型セラミックキャパシタの外観を示す斜視図として、積層型セラミックキャパシタ（１０）は＋／−電極パターンが内部に形成され複数のセラミックシートが積層されてなるセラミックブロック（１１）と、上記セラミックブロック（１１）の側面上に形成され内部の＋／−電極パターンに各々連結される外部電極（１２、１３）から成る。
【０００６】
上記積層型セラミックキャパシタ（１０）は複数のセラミックシート間にキャパシタの両電極機能を行う導電性パターンを具備している。上記導電性パターンは基本的に所定間隔離れて互いに平行に配された直方形状の両電極パターンから成ることができるが、キャパシタの特性を向上させるためにそのパターン形状及び配置が多様に変形されている。
【０００７】
図２は従来の積層型セラミックキャパシタに適用された内部電極構造を示す分解斜視図として、直方形状の内部電極パターン（２１、２２）を垂直方向へ積層形成するが、この際奇数番目に配された内部電極パターン（２１）と偶数番目に配された内部電極パターン（２２）上に各々相異する極性の電圧が印加されるようセラミックブロック（１１）の外部に形成された端子電極（１２、１３）に各々連結される引出部（２１ａ、２２ａ）を形成する。
【０００８】
上述したように構成された積層型セラミックキャパシタは上下に隣接した内部電極パターン（２１、２２）間に相異する極性の電圧が印加され、上記相異する極性の内部電極パターン（２１、２２）間に電荷が蓄積される。こうした構造は対向する電極パターンの面積を増加させることにより高容量のキャパシタを具現可能にする。さらに、＋電極と−電極が交互に配され、対向する電極パターン（２１、２２）に流れる高周波電流により発生した磁束(magnetic flux)が相殺され、寄生インダクタンス（ＥＳＬ）を減少させることができる。
【０００９】
キャパシタ素子において上記のような寄生インダクタンスはキャパシタンスの特性を低下させる不要な成分として、電極パターンに流れる電流経路に比例して大きくなり、また対向する電極パターン（２１、２２）に流れる電流の方向が一致する場合より増加する。
【００１０】
こうした寄生インダクタンスを減少させるために、積層型セラミックキャパシタでは図２に示すように、対向する内部電極パターン（２１、２２）間の電流方向を異ならせることにより、各電流から発生する磁束を相殺し寄生インダクタンスを減少させるか、電流経路を短縮させ寄生インダクタンスを減少させる。
【００１１】
図３は従来の他積層型セラミックキャパシタにおける内部電極構造を示すものとして、上記図１及び図２に示した構造と共に、上記上下に隣接して交互に積層される内部電極パターン（２１、２２）に各々対向する方向へ形成される第２引出部（２１ｂ、２２ｂ）をさらに具備するものとして、内部電極パターン（２１、２２）上に流れる電流方向がより正確に誘導され、上記図２の構造に比して寄生インダクタンスをより減少させる効果がある。
【００１２】
しかし、以上に説明したように構成しても、生成される寄生インダクタンスを完全に除去できず、高周波回路に適用されるデカップリング用キャパシタの場合はこうした少量の寄生インダクタンスにも大きく影響されるので、寄生インダクタンスをさらに減少させる必要がある。
【００１３】
上記のほかに、日本特許公開番号２００２−１５１３４９号の積層型電子部品はセラミックブロックの内部複数平面上に形成される内部電極を二つのＦ字形状電極パターンで形成するものとして、同一平面上に形成された二つのＦ字形状電極パターンに相互逆方向の電流が流れるよう配することによって、高周波電流による寄生インダクタンスを減少させたもので、日本特許公開番号２００２−１６４２５６号の積層型電子部品はセラミックブロックの内部複数平面上に形成される内部電極を各々ノッチ部と、上記ノッチ部を挟んで形成され相互逆方向へ電流が流れる少なくとも一対の流路部とで形成するものであって、一内部電極内の両流路部の電流の流れが互いに逆方向となるようにすることで高周波電流による寄生インダクタンスを減少させる。
【００１４】
上記両方式によると、図２及び図３の積層型素子に比してより寄生インダクタンスを減少させることができるものの、高周波回路のデカップリング用キャパシタに要されるレベルを満足できず、高周波回路の場合、デカップリングキャパシタの寄生インダクタンスが回路性能に及ぼす影響が大きいので、一層寄生インダクタンスの改善が要される。
【特許文献１】日本特許公開番号２００２−１５１３４９号
【特許文献２】日本特許公開番号２００２−１６４２５６号
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は上述した従来の問題を解決するために提案されたものであって、その目的はサイズまたは工程数を増加させることなく、高容量でありながら  寄生インダクタンスを最少化し高周波回路のデカップリング用に適した積層型セラミックキャパシタを提供することである。
【課題を解決するための手段】
【００１６】
上述した本発明の目的を成し遂げるための構成手段として、本発明による積層型セラミックキャパシタは、複数のセラミックシートを積層して形成されるセラミックブロック；  上記セラミックブロックの対向する外側面上に形成され各々＋または−端子に設定される複数の外部電極；上記セラミックブロックの内部に上下に隣接し相異する方向の電流が流れる一つ以上の第１、２内部電極；及び、上記第１内部電極に各々一体で形成され＋あるいは−端子に設定された外部電極に連結される複数の引出パターンを含むことを特徴とする。
【００１７】
さらに、上記本発明による積層型セラミックキャパシタにおいて、上記上下に隣接した第１、２内部電極は、各々引出パターンを通して相異する極性に設定された外部電極に連結されることが好ましい。
【００１８】
さらに、上記本発明による積層型セラミックキャパシタにおいて、上記第１内部電極と第２内部電極には相互逆方向の電流が流れるか、相互直交方向の電流が流れることを特徴とする。
【００１９】
こうした特徴を有する本発明の積層型セラミックキャパシタにおいて、上記第１、２内部電極は、各々同一平面上に平行に形成され、直方形のパターンの側面に所定の長さのスロットを形成してコの字形状となる一対の導電性パターンから成ることができる。
【００２０】
また、上記本発明による積層型セラミックキャパシタにおいて、上記第１内部電極は直方形の導電性パターンと、上記導電性パターンの対向する両縁端から各々中心方向へ形成される２個のスロットとで成り、上記第２内部電極は直方形の導電性パターンと、上記第１内部電極のスロットとは直交に上記導電性パターンの対向する両縁端から各々中心方向へ形成される２個のスロットとで成る。
【００２１】
さらに異なる構成として、上記本発明による積層型セラミックキャパシタにおいて、上記第１内部電極は直方形の導電性パターンと、上記導電性パターン上の相互対向する両縁端を貫通するよう形成され上記導電性パターンを２等分するスロットとで成り、上記第２内部電極は直方形の導電性パターンと、上記導電性パターンの対向する両縁端から各々中心方向へ形成され、上記第１内部電極のスロットとは直交する２個のスロットとで成ることを特徴とする。
【００２２】
さらに異なる構成として、上記本発明による積層型セラミックキャパシタにおいて、上記第１内部電極は直方形の導電性パターンから成り、上記第２内部電極は直方形の導電性パターンと、上記導電性パターン上の相互対向する両縁端を貫通するよう形成され上記導電性パターンを２等分するスロットとで成ることができる。
【００２３】
さらに、上記第１、２内部電極が一対のコの字形導電性パターンから成る本発明による積層型セラミックキャパシタにおいて、上記一対の導電性パターンはスロット位置が同一方向を向かうか、相互逆方向へ位置するよう形成されることができる。
【００２４】
さらに、上記第１、２内部電極が一対のコの字形導電性パターンから成る本発明による積層型セラミックキャパシタにおいて、上記一対の導電性パターンは隣接した領域において相互逆方向の電流が流れ、同一方向へ平行に配される場合には相互異なる極性の外部電極に連結され、一対の導電性パターンが相互逆方向へ配される場合には上記一対の導電性パターンが同一な極性の外部電極に連結されることを特徴とする。
【発明の効果】
【００２５】
上述したように、本発明による積層型セラミックキャパシタは従来の比して寄生インダクタンスをより減少させることができ、その結果高周波回路のデカップリング用に適したキャパシタを具現できる優れた効果がある。
【発明を実施するための最良の形態】
【００２６】
以下、添付の図を参照しながら本発明による積層型セラミックキャパシタの構成及び作用ついて説明する。
【００２７】
本発明による積層型セラミックキャパシタは図１に示す一般的な積層型セラミックキャパシタと同様に、４個の側面と上記側面の上下部に位置した上下面を有する直方体形状で成るセラミックブロック（１１）と、上記セラミックブロック（１１）の側面に形成され＋あるいは−極性の端子に設定される複数の外部電極（１２、１３）から成る。
【００２８】
上記図１にはセラミックブロック（１１）の対向する両側面上に４個ずつ、総８個の外部電極（１２、１３）を具備した８端子型を示すが、上記外部電極（１２、１３）の数は必要やニーズに応じてさらに増加させられる。例えば、上記８個の外部電極（１２、１３）が形成された両側面の他の二側面上に各々一つずつ、２個の外部電極をさらに具備し、１０端子型に具現することもでき、上記８個の外部電極（１２、１３）が形成された両側面の他の二側面上に各々２個ずつの外部電極をさらに形成して、１２端子型に具現することもできる。このように、外部電極の数がより増加される場合、電流経路が短くなり寄生インダクタンスの減少を図ることができる。
【００２９】
そして、上記セラミックブロック（１１）に形成された外部電極（１２、１３）は相異する極性となるよう＋、−極性が交互に配される。
【００３０】
また、本発明の積層型セラミックキャパシタは従来と同様、相異する極性を有する第１、２内部電極がセラミックブロック（１１）の内部に上下に繰り返し積層され、所定の容量の蓄積機能を果たすことになる。
【００３１】
本発明の積層型セラミックキャパシタは、上記上下隣接した第１、２内部電極における電流経路が相異する方向へ流れるようセラミックブロック（１１）の内部に交互に積層される第１、２内部電極の形状を変更することにより、寄生インダクタンスの減少を図ることに特徴がある。
【００３２】
図４ないし図９は本発明による積層型セラミックキャパシタに具備される第１、２内部電極に対する様々な実施形態を示すものである。
【００３３】
先ず、図４  は本発明による積層型セラミックキャパシタの第１実施形態による内部電極構造を示すものとして、これによると本発明の積層型セラミックキャパシタは、セラミックブロック（１１）の内部に上下に隣接するよう配され相異する極性（＋あるいは−）の電圧が印加される第１、２内部電極（４１、４２）と、上記第１、２内部電極（４１、４２）を各々外部電極（１２、１３）に連結する引出パターン（４１３、４１４、４２３、４２４）を具備する。上記第１、２内部電極（４１、４２）は上下に隣接しながら相異する極性の電圧が印加されることにより、各々の高周波電流から発生する磁束が相殺される。
【００３４】
さらに、上記第１、２内部電極（４１、４２）は各々セラミックブロック（１１）の内部の所定平面上に互いに並設され同一方向へスロットが形成されコの字形状となる一対の第１、２  導電性パターン（４１１／４１２、４２１／４２２）から成り、この際上記複数の引出パターン（４１３、４１４、４２３、４２４）は上記第１、２導電性パターン（４１１／４１２、４２１／４２２）に一体で形成され終端が上記＋あるいは−極性の外部電極（１２、１３）に連結される。
【００３５】
この際、上記一対の第１導電性パターン（４１１、４２１）と第２導電性パターン（４１２、４２２）は各々相異する極性の外部電極が印加され、こうして上記一対の第１導電性パターン（４１１、４２１）と第２導電性パターン（４１２、４２２）の隣接領域間に相互逆方向の電流が流れ、同一平面上に位置した第１導電性パターン（４１１、４２１）と第２導電性パターン（４１２、４２２）間に発生する磁束が相殺するようにさせる。
【００３６】
例えば、上記第１内部電極（４１）の第１導電性パターン（４１１）は引出パターン（４１３）を通して＋外部電極（１２）と連結され、第２導電性パターン（４１２）は引出パターン（４１４）を通して−外部電極（１３）に連結され、第２の内部電極（４２）において第１導電性パターン（４２１）は引出パターン（４２３）を通して−外部電極（１３）に連結され、第２導電性パターン（４２２）は引出パターン（４２４）を通して＋外部電極（１２）に連結される。
【００３７】
上述した本発明の積層型セラミックキャパシタにおいて、セラミックブロック（１１）内の相異する平面上に位置し隣接した第１、２内部電極（４１、４２）間に相互逆方向の電流が流れながら、同時に同一平面上に位置した一対の導電性パターン（４１１、４１２）、（４２１、４２２）に相互逆方向の電流が流れるようにし、さらに上記導電性パターン（４１１、４１２）、（４２１、４２２）は各々スロットを通してパターンの一部が分割され、そのパターン内で隣接した電流経路間にも相異する方向へ電流が流れるよう構成することにより、キャパシタ内に流れる電流のため発生した磁束を相殺させ、寄生インダクタンスを最少化する。
【００３８】
一般的に隣接した両電流経路において、その電流経路が平行しながら電流方向が逆である場合、各々の電流によって発生した磁束の方向が逆になり、上記磁束が相殺し、こうした磁束に比例した寄生インダクタンスもやはり減少する。したがって、上記図４に示す本発明により改善された内部電極構造の場合、上下に位置した第１、２内部電極（４１、４２）の電流方向を逆にさせながら、第１、２内部電極（４１、４２）においても、パターンを分割しスロットを形成して電流経路をより細分化し、それと共に隣接した電流経路間の電流方向を逆に具現することにより従来に比してより多くの寄生インダクタンスを減少させることになる。
【００３９】
上記構造において、第１、２導電性パターン（４１１、４１２）、（４２１、４２２）各々を＋／−  外部電極（１２、１３）に連結する引出パターン（４１３、４１４、４２３、４２４）は電流経路を短縮するようその長さをできるだけ短くする。これは上記引出パターン（４１３、４１４、４２３、４２４）にも電圧が印加されながら電流が流れるようになり、上記引出パターン（４１３、４１４、４２３、４２４）に流れる電流によっても寄生インダクタンスが発生することができる。したがって、上記のような電流経路を短くするほど、引出パターン（４１３、４１４、４２３、４２４）による寄生インダクタンスの発生量をより減少させられるのである。
【００４０】
上記第１実施形態において、第１、２内部電極を具現する一対のコの字形導電性パターンの配置を変更することができる。
【００４１】
図５は一対の導電性パターンの配置を変更した本発明の第２実施形態を示す内部電極の構造図として、上下に隣接しながら相異する極性の電圧が印加される第１、２内部電極（５１、５２）と、上記第１、２内部電極（５１、５２）を各々外部電極（１２、１３）に連結する引出パターン（５１３、５１４、５２３、５２４）とで成り、上記第１、２内部電極（５１、５２）は上記第１実施形態と同様に、各々同一平面上に平行に配されるコの字形の第１導電性パターン（５１１、５２１）と第２導電性パターン（５１２、５２２）とで成る。
【００４２】
この際、上記図４に示す第１実施形態とは異なり、上記第１導電性パターン（５１１、５２１）と第２導電性パターン（５１２、５２２）は各々コの字形状を具現するスロットが相互逆方向へ位置するよう配され、上記一対の第１導電性パターン（５１１、５２１）と第２導電性パターン（５１２、５２２）には同一極性の電圧を印加する。例えば、第１内部電極（４１）の第１、２導電性パターン（５１１、５１２）は＋極性の電圧が印加され、第２内部電極（４２）の第１、２導電性パターン（５２１、５２２）は−極性の電圧が印加される。
【００４３】
この際、上記第１導電性パターン（５１１、５２１）と第２導電性パターン（５１２、５２２）はスロットが各々逆方向へ形成されており、相互隣接した領域において先の第１実施形態と同様に逆方向電流が流れ、各々の電流により生成された磁束が相殺する。さらに、第１、２内部電極（４１、４２）間に流れる上下対称の電流経路が各々逆方向となることで、該高周波電流により生成された磁束を相殺する。
【００４４】
図６は本発明の第３実施形態による積層型セラミックキャパシタにおける内部電極構造を示すもので、上記図６によると、上記積層型セラミックキャパシタは基本的にセラミックブロック（１１）の内部に上下に積層形成される第１、２内部電極（６１、６２）と、上記第１、２内部電極（６１、６２）を各々相異する極性の外部電極（１２、１３）に連結する複数の引出パターン（６１４、６２４）を含み、上記第１、２内部電極（６１、６２）は各々直方形の導電性パターン（６１１、６２１）と、上記導電性パターン（６１１、６２１）の対向する両縁端から各々の内部中心方向へ形成され導電性パターン（６１１、６２１）の一部を切断する２個のスロット（６１２、６１３）、（６２２、６２３）とで成る。
【００４５】
上述した一対のスロット（６１２、６１３）、（６２２、６２３）は相互平行に形成され、該導電性パターン（６１１、６２１）を２個の大きい領域に分割する。
【００４６】
ここで、上記第１内部電極（６１）に形成されたスロット（６１２、６１３）と第２内部電極（６２）に形成されたスロット（６２２、６２３）は相互直交する方向へ形成される。即ち、上記第１内部電極（６１）の導電性パターン（６１１）に＋電圧が印加され、第２内部電極（６２）の導電性パターン（６２１）に−電圧が印加される場合、上記第１内部電極（６１）のスロット（６１２、６１３）は電流方向と平行になるよう上下縁端から中心方向へ形成され、第２内部電極（６２）のスロット（６２２、６２３）は該当導電性パターン（６２１）の電流方向と平行になるよう左右側の縁端から中心方向へ形成される。
【００４７】
上記によって、第１内部電極（６１）のスロット（６１２、６１３）は導電性パターン（６１１）内の電流が上下方向へ流れるよう誘導し、第２内部電極（６２）のスロット（６２２、６２３）は導電性パターン（６２１）に流れる電流が左右側方向へ流れるよう誘導する。さらに、スロット（６１２、６１３）、（６２２、６２３）を基準にした該当導電性パターン（６１１、６２１）の隣接領域同士で電流方向が逆方向になるようにする。
【００４８】
したがって、上記第３実施形態による積層型セラミックキャパシタはセラミックブロック（１１）の内部に上下隣接した第１内部電極（６１）と第２内部電極（６２）に相互直交方向へ電流が流れ、寄生インダクタンスが発生しないようにし、それと同時に第１、２内部電極（６１、６２）各々における磁束量を減少させることにより、寄生インダクタンスをより減少させることができる。
【００４９】
上記構造の変形として、図７及び図８は本発明による積層型セラミックキャパシタの第４、５  実施形態による内部電極構造を示す。
【００５０】
上記図７及び図８に示す積層型セラミックキャパシタは図６に示す構造において第１内部電極または第２内部電極側の両スロットを連結して、導電性パターンを２領域に切断した形態である。
【００５１】
より具体的に、図７に示す第４実施形態による積層型セラミックキャパシタは先の実施例と同様に上下隣接した第１内部電極（７１、７２）と、上記第１、２内部電極（７１、７２）を各々相異する極性の外部電極（１２、１３）に連結する複数の引出パターン（７１３、７２４）を具備し、上記第１の内部電極（７１）は直方形の導電性パターン（７１１）と、上記導電性パターン（７１１）上の相互対向する両縁端を貫通するよう形成され、上記導電性パターン（７１１）を２等分するスロット（７１２）とで成り、上記第２の内部電極（７２）は直方形の導電性パターン（７２１）と、上記導電性パターン（７２１）の対向する両縁端から各々中心方向へ形成され、上記第１内部電極（７１）のスロット（７１２）とは直交する方向へ形成される２個のスロット（７２３、７２２）とで成る。
【００５２】
次に、図８によると、本発明の第５実施形態による積層型セラミックキャパシタは、上下に隣接した第１内部電極（８１、８２）と、上記第１、２内部電極（８１、８２）を各々相異する極性の外部電極（１２、１３）に連結する複数の引出パターン（８１４、８２３）とを具備し、上記において第１内部電極（８１）は直方形の導電性パターン（８１１）と、上記導電性パターン（８１１）の対向する両縁端から各々中心方向へ形成され、相互平行な２個のスロット（８１２、８１３）とで成り、第２内部電極（８２）は直方形の導電性パターン（８２１）と、上記導電性パターン（８２１）上の相互対向する両縁端を貫通するよう形成され上記導電性パターン（８２１）を２等分し上記スロット（８１２、８１３）とは直交方向へ形成されたスロット（８２２）とで成る。
【００５３】
上記図７及び図８における電気的作用は図６に示す第３実施形態と同一に行われる。
【００５４】
さらに異なる変形として、図９は本発明の第６実施形態による積層型セラミックキャパシタの内部電極構造を示す。
【００５５】
上記図９によると、本発明の積層型セラミックキャパシタはセラミックブロック（１１）の内部に上下に隣接して形成される第１、２内部電極（９１、９２）と、上記第１、２内部電極（９１、９２）を各々相異する極性の外部電極（１２、１３）に連結する複数の引出パターン（９１２、９２３）とで成り、この際上記第１内部電極（９１）は直方形の導電性パターン（９１１）から成り、第２内部電極（９２）は直方形の導電性パターン（９２１）と、上記導電性パターン（９２１）上の相互対向する両縁端を貫通するよう形成され上記導電性パターンを２等分するスロット（９２２）とで成る。
【００５６】
上記図９の第２内部電極（９２）は図８の第２内部電極（８２）と同一な形態として、同一な電気的作用を示す。但し、第１内部電極（９１）が別途のスロットが形成されない直方形の導電性パターン（９１１）のみで成ることができることを示す。
【００５７】
上記図６ないし図９に示した第１、２内部電極らに各々形成されるスロットらは全て導電性パターンに流れる電流の方向をより細分化するためのものとして、内部電流方向と平行に形成される。
【００５８】
次に、本発明による積層型セラミックキャパシタは外部電極の形態が８端子型、１０端子型、１２端子型など多様な形態から成ることができる。
【００５９】
図１０ないし図１３は本発明による積層型セラミックキャパシタの多様な実施形態において、外部電極の形態別引出パターンらの配置形態を示すものである。
【００６０】
先ず、図１０は上記図４に示した第１実施形態において、外部電極の配置形態による引出パターンの構成例を示すものとして、（ａ）は８端子型の場合、（ｂ）、（ｃ）は１０端子型の場合、（ｄ）、（ｅ）は１０端子型の場合、外部電極の配置変化による引出パターンの構成例を示す。上記図１０の（ａ）ないし（ｅ）において、第１内部電極（４１）と第２内部電極（４２）は互いに逆の極性が印加され、また第１、２内部電極（４１、４２）に各々具備される第１、２導電性パターン（４１１、４１２）、（４２１、４２２）にも互いに逆の極性が印加されるよう引出パターン（４１３、４１４、４２３、４２４）の位置が決定される。
【００６１】
次に、図１１は上記図５に示した第２実施形態において、外部電極の配置形態による引出パターンの構成例を示すものとして、（ａ）は外部電極が８端子型の場合、（ｂ）ないし（ｅ）は外部電極が１０端子型の場合、（ｆ）、（ｇ）は外部電極の１２端子型の場合の内部電極の引出パターン形成例を示すものである。上記図１１において、第１内部電極（５１）と第２内部電極（５２）の極性が互いに逆になり、上記第１、２内部電極（５１、５２）を具現する一対の導電性パターン（５１１、５１２、５２１、５２２）の極性は同一なよう上記引出パターン（５１３、５１４、５２３、５２４）の数及び位置が決定される。
【００６２】
上記図１１において、（ｃ）と（ｅ）の場合は一対の導電性パターン（５１１、５１２、５２１、５２２）において縦断面に向かって印出された２個の引出パターンを上記セラミックブロックの縦断面に位置した一つの外部電極に同時に連結させる。
【００６３】
次に、図１２は図８に示した本発明の第５実施形態において、外部電極構造による内部引出パターンの配置形態を示すものとして、（ａ）は外部電極が８端子型の場合で、（ｂ）、（ｃ）は外部電極が各々１０端子型の場合で、（ｄ）、（ｅ）は１２端子型の場合である。上記図１２においては、上下に配される第１内部電極（８１）と第２内部電極（８２）が相異する極性を有するよう引出パターン（８１４、８２３）が配される。
【００６４】
図１３は図９に示した本発明の第６実施形態において、外部電極構造による内部引出パターンの配置形態を示すものとして、（ａ）は外部電極が８端子型の場合で、（ｂ）、（ｃ）は外部電極が各々１０端子型の場合で、（ｄ）、（ｅ）は１２端子型の場合である。先の例と同様、上記図１３において、上下に配される第１内部電極（９１）と第２内部電極（８２）が相異する極性に連結されるよう引出パターン（９１２、９２３）が配される。
【００６５】
以上多様な実施形態を参照しながら本発明の構成及び作用について説明したが、本発明は上記実施形態にのみ限定されるわけではなく、本発明の特許請求範囲に記載された要旨の範囲内で様々に応用されることができる。
【図面の簡単な説明】
【００６６】
【図１】一般的な積層型セラミックキャパシタの外形を示す斜視図である。
【図２】従来の積層型セラミックキャパシタの内部電極構造を示す分解斜視図である。
【図３】従来の他積層型セラミックキャパシタの内部電極構造を示す分解斜視図である。
【図４】本発明による積層型セラミックキャパシタの第１実施形態を示す内部電極構造図である。
【図５】本発明による積層型セラミックキャパシタの第２実施形態を示す内部電極構造図である。
【図６】本発明による積層型セラミックキャパシタの第３実施形態を示す内部電極構造図である。
【図７】本発明による積層型セラミックキャパシタの第４実施形態を示す内部電極構造図である。
【図８】本発明による積層型セラミックキャパシタの第５実施形態を示す内部電極構造図である。
【図９】本発明による積層型セラミックキャパシタの第６実施形態を示す内部電極構造図である。
【図１０】（ａ）ないし（ｅ）は本発明の第１実施形態による積層型セラミックキャパシタにおける外部電極配置形態を示す図である。
【図１１】（ａ）ないし（ｇ）は本発明の第２実施形態による積層型セラミックキャパシタにおける外部電極配置形態を示す図である。
【図１２】（ａ）ないし（ｅ）は本発明の第５実施形態による積層型セラミックキャパシタにおける外部電極配置形態を示す図である。
【図１３】（ａ）ないし（ｅ）は本発明の第６実施形態による積層型セラミックキャパシタにおける外部電極配置形態を示す図である。
【符号の説明】
【００６７】
４１、５１、６１、７１、８１、９１  第１電極
４２、５２、６２、７２、８２、９２  第２電極
４１１、４２１  第１導電性パターン
４１２、４２２  第２導電性パターン
４１３、４１４、４２３、４２４  引出パターン
【図１】
2006032904.tif 000003
【図２】
2006032904.tif 000004
【図３】
2006032904.tif 000005
【図４】
2006032904.tif 000006
【図５】
2006032904.tif 000007
【図６】
2006032904.tif 000008
【図７】
2006032904.tif 000009
【図８】
2006032904.tif 000010
【図９】
2006032904.tif 000011
【図１０】
2006032904.tif 000012
【図１１】
2006032904.tif 000013
【図１２】
2006032904.tif 000014
【図１３】
2006032904.tif 000015