(57)【要約】【課題】  リッジ構造上に対して再現性良く良好なオーミック接合を形成することができ、しかも段切れや配線抵抗の増大なく電極を引き出すことが可能になるため、より低コストで製造でき、低消費電力動作が可能な半導体素子を提供することにある。【解決手段】  この発明の半導体素子では、リッジ部１１１の両側方に副構造体１１５を備える。この副構造体１１５は、本体部１１５ａと、この本体部１１５ａから側方に突出して上記リッジ部１１１の頂部上に延びる突出部１１５ｂとを有する。上記リッジ部１１１上から上記リッジ部１１１外に導電体層を引き出す際に、上記突出部１１５ｂ上に形成された導電体層を介して、上記リッジ部１１１上の導電体層と上記本体部１１５ａ上の導電体層との電気的導通を保つことができる。【選択図】  図２
2006073818.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
この基板上に設けられた凸部と、
この凸部の側方に設けられた副構造体と、
上記凸部の頂部上および上記副構造体上に設けられた導電体層と
を備え、
上記凸部の頂部上に位置する上記導電体層の部分は、上記凸部の頂部に対してオーミック接合しており、
上記副構造体は、
上記凸部の側方に位置する本体部と、
この本体部から側方に突出して上記凸部の頂部上に延びると共に、上記本体部の前後方向の幅よりも小さい前後方向の幅を有する突出部と
を有することを特徴とする半導体素子。
【請求項２】
請求項１に記載の半導体素子において、
上記副構造体の突出部の表面は、上記凸部の頂部の上面に対して、鋭角に接することを特徴とする半導体素子。
【請求項３】
請求項１に記載の半導体素子において、
上記凸部の少なくとも頂部は、断面逆テーパー形状であることを特徴とする半導体素子。
【請求項４】
請求項１に記載の半導体素子において、
上記副構造体は、感光性ポリイミドからなることを特徴とする半導体素子。
【請求項５】
請求項４に記載の半導体素子において、
上記感光性ポリイミドからなる副構造体の突出部の前後方向の幅は、この突出部の高さよりも小さいことを特徴とする半導体素子。
【請求項６】
請求項１に記載の半導体素子において、
上記副構造体の突出部と上記凸部の頂部との間に、上記凸部の頂部に対してオーミック接合する金属層を備えることを特徴とする半導体素子。
【請求項７】
請求項１に記載の半導体素子において、
上記基板と上記凸部との間に活性層を備え、
上記凸部は、上記導電体層を介して注入された電流の経路を作るリッジ部であることを特徴とする半導体素子。
【請求項８】
請求項１に記載の半導体レーザ素子において、
上記副構造体は、上記凸部の両側方のそれぞれにあり、
上記凸部の一側方の上記副構造体の突出部と、上記凸部の他側方の上記副構造体の突出部が、上記凸部の頂部上に互いに相対して延在していることを特徴とする半導体レーザ素子。
【請求項９】
請求項８に記載の半導体素子において、
上記凸部の一側方の上記副構造体の突出部と、上記凸部の他側方の上記副構造体の突出部とは、上記凸部の頂部上でつながっていることを特徴とする半導体素子。
【請求項１０】
基板上に凸部を形成する工程と、
上記凸部の側方および上記凸部の頂部上に樹脂層を形成する工程と、
上記樹脂層から、マスクを用いて、上記凸部の側方に位置する本体部と、この本体部から側方に突出して上記凸部の頂部上に延びると共に上記本体部の前後方向の幅よりも小さい前後方向の幅を有する突出部とを有する副構造体を形成する工程と、
上記凸部と上記副構造体との上に導電体層を形成する工程と
を備えることを特徴とする半導体素子の製造方法。
【請求項１１】
請求項１０に記載の半導体素子の製造方法において、
上記樹脂層は、感光性を有することを特徴とする半導体素子の製造方法。
【請求項１２】
請求項１０に記載の半導体素子の製造方法において、
上記副構造体を形成する工程に用いられる上記マスクは、上記凸部の両側方に対応する２つの本体領域と、上記２つの本体領域のそれぞれから互いに向かい合って突出する突出領域とを有することを特徴とする半導体素子の製造方法。
【請求項１３】
請求項１０に記載の半導体素子の製造方法において、
上記導電体層を形成する工程は、リフトオフ法を用いて上記導電体層を形成することを特徴とする半導体素子の製造方法。
【請求項１４】
請求項１０に記載の半導体素子の製造方法において、
上記凸部を形成する工程と、上記樹脂層を形成する工程との間に、上記凸部の頂部に金属層を形成する工程を備えることを特徴とする半導体素子の製造方法。
【請求項１５】
請求項７に記載の半導体素子を備えることを特徴とする光ディスク装置。
【請求項１６】
請求項７に記載の半導体素子を備えることを特徴とする光伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体素子とその製造方法に関し、特に、光ディスク装置や光伝送システムに好適に用いられる半導体レーザ素子とその製造方法に関する。
【背景技術】
【０００２】
半導体材料に電流を流した時に発生する種々の物理現象を利用した半導体素子は、今日の世の中で欠くことのできないものとなっている。この半導体素子の性能を向上させ、かつコストダウンを実現するための一つの方策として、微細化が進められている。半導体素子を微細化すると、電流密度を向上させることができるので、より低消費電力で動作できるようになる上、配線長が短くなるため、より高速動作が可能になる。さらに、１枚のウエハから取ることのできるチップ数が増加するため、製造単価のコストダウンが実現される。
【０００３】
このような微細化を進めた半導体素子においては、半導体材料に通電するための技術としてのオーミック接合技術や配線技術の重要性がますます大きくなる。
【０００４】
半導体材料に高い電流密度で電流を注入するための１つの方法として、半導体材料をいわゆるリッジ構造やメサ構造と呼ばれるような構造にエッチング加工し、そのリッジ構造やメサ構造の頂部上にだけオーミック接合を形成して、そこから外部に引き出された配線パターンを通じて電流を流すと言う技術がある。
【０００５】
この従来の通電技術を用いた半導体素子の一例を図９に示す（特開平１０−２６７１０号公報（特許文献１）参照）。図９に示す半導体素子は、導波路型光素子であり、次のようにして製造される。
【０００６】
まず、図１０Ａに示すように、ｎ型（１００）ＩｎＰ半導体基板４０１上に、公知の手法により、多重量子井戸活性層４０２、ｐ型ＩｎＰクラッド層（厚さ：２．０μｍ）４０３、および、ｐ型ＩｎＧａＡｓキャップ層（厚さ：０．２μｍ）４０４を順次形成する。なお、上記多重量子井戸活性層４０２は、ＩｎＧａＡｓＰ（組成波長１．１０μｍ）下側光ガイド層（厚さ：０．１５μｍ）、６．０ｎｍ厚のＩｎＧａＡｓＰ（組成波長１．３７μｍ）を井戸層、１０ｎｍ厚のＩｎＧａＡｓＰ（組成波長１．１０μｍ）を障壁層とする７周期の多重量子井戸構造、および、ＩｎＧａＡｓＰ（組成波長１．１０μｍ）上側光ガイド層（厚さ：０．０５μｍ）からなる。
【０００７】
次に、図１０Ｂに示すように、公知の手法（特開平７−２２１３８７号公報（特許文献２）参照）により、キャップ層４０４を、ストライプ幅５．０μｍ、ストライプ両脇の溝幅１０μｍのストライプ構造に加工する。ここで、ストライプ方向は[０１１]とする。続いて、臭化水素酸と燐酸の混合水溶液によるウェットエッチングを用いて、図１０Ｃに示すような（１１１）Ａ面を側壁にもつ逆メサ断面形状のリッジ導波路を形成する。
【０００８】
続いて、公知の手法により、図１０Ｄに示すように、基板全面に厚さ０．１５μｍのシリコン酸化膜４０５を形成した後、ポリイミド樹脂の前駆体（ポリアミド酸ワニス）を回転塗布し、その後、所定の熱処理を施しポリイミド樹脂４０６とする。なお、図１０Ｄ〜図１０Ｈでは、わかりやすくするために、上記ポリイミド樹脂４０６を透明にて描いている。
【０００９】
次に、図１０Ｅに示すように、エッチバック法を用いて溝部以外でシリコン酸化膜が露出するまでポリイミド樹脂をエッチングする。次に、図１０Ｆに示すように、フォトレジスト４０７を形成し、リッジ上部のシリコン酸化膜４０５を除去する。
【００１０】
最後に、図１０Ｇに示すように、公知の手法により、上部電極４０８および下部電極４０９を形成した後、へき開工程により共振器長３００μｍの素子に切り出した。そして、図１０Ｈに示すように、後端面には反射率８０％の高反射膜４１０を、公知の手法により形成することにより、図９に示す上記導波型光素子が完成する。
【００１１】
この図９に示す半導体素子では、リッジ導波路上に設けられた上部電極４０８とｐ型キャップ層４０４との間にオーミック接合が形成され、ポリイミド樹脂４０６上を介してリッジ導波路外にまで引き出された領域の上部電極４０８に通電することによって、レーザ発振が実現する。
【００１２】
しかしながら、上述のような半導体素子には以下のような課題があることが分かった。すなわち、製造工程中に一旦、リッジ構造やメサ構造の上部を覆った平坦化のために設けられる樹脂は、エッチバック法により確実に半導体層が露出するまで除去されないとオーミック接合が形成できず、半導体素子として動作しない。一方、エッチバックしすぎて、露出したシリコン酸化膜４０５の表面よりも平坦化のために設けた樹脂層４０６の表面が落ち込んでしまうと、リッジ構造やメサ構造との間に段差が生じてしまい、オーミック接合部から引き出した上部電極４０８がその段差部分で段切れしオープン不良となってしまったり、オープン不良まではいかないが、配線抵抗が増大してしまったりする。
【００１３】
一般に、コンタクト抵抗を小さくしつつ、電流密度を向上させるために、断面が逆テーパー形状を有するいわゆる逆メサ形状を用いることが多い。これは、逆メサ形状のリッジ構造やメサ構造の場合、オーミック接合部分の面積をより広くできる上に、半導体層内の電流密度を向上させることが可能になるためであるが、このような逆メサ形状においては、特に上述した段切れ不良が発生しやすい。
【００１４】
このように、従来の半導体素子では、リッジ構造やメサ構造の上部に対して再現性良くオーミック接合を形成し、また段切れや高抵抗化の問題なく配線金属を引き出すことが困難であり、その製造上のマージンが小さかった。そのため、半導体素子の製造歩留まりを低下させ、製造単価を押し上げるという問題があることがわかった。
【特許文献１】特開平１０−２６７１０号公報（図１）
【特許文献２】特開平７−２２１３８７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
そこで、この発明の課題は、上記課題を解決し、製造上のマージンが大きく、リッジ構造やメサ構造に対して歩留まりよく低抵抗なオーミック接合となる電極と、引き出し部となる低抵抗な配線金属を形成することができる半導体素子とその製造方法を提供することにある。
【００１６】
さらに、この発明の課題は、上記課題を克服した半導体素子を備える光ディスク装置および光伝送システムを提供することにある。
【課題を解決するための手段】
【００１７】
上記課題を解決するため、この発明の半導体素子は、
基板と、
この基板上に設けられた凸部と、
この凸部の側方に設けられた副構造体と、
上記凸部の頂部上および上記副構造体上に設けられた導電体層と
を備え、
上記凸部の頂部上に位置する上記導電体層の部分は、上記凸部の頂部に対してオーミック接合しており、
上記副構造体は、
上記凸部の側方に位置する本体部と、
この本体部から側方に突出して上記凸部の頂部上に延びると共に、上記本体部の前後方向の幅よりも小さい前後方向の幅を有する突出部と
を有することを特徴としている。
【００１８】
この発明の半導体素子によれば、上記副構造体は、上記凸部の側方に位置する本体部と、この本体部から側方に突出して上記凸部の頂部上に延びると共に上記本体部の前後方向の幅よりも小さい前後方向の幅を有する突出部とを有するので、上記凸部上から上記凸部外に上記導電体層を引き出す際に、上記突出部以外の領域において、例え上記凸部と上記副構造体との間で上記導電体層の段切れ不良が発生したとしても、上記突出部上に形成された上記導電体層を介して、上記凸部上の上記導電体層と上記副構造体（の本体部）上の上記導電体層との電気的導通を保つことができる。
【００１９】
そのため、上記副構造体を形成するときの厳密な形成位置制御（アライメント制御）や形状制御（露光・現像工程やエッチング工程の制御）が不要となり、製造工程におけるマージンを大きくすることができる。さらに、上記導電体層が、上記凸部の頂部に対するオーミック接合を形成する際、上記副構造体の構成とすることによって、アライメント上の余裕（トレランス）を確保すべく、副構造体の端部を凸部の端部と大きくオーバーラップさせる必要が無くなるために、より広いオーミック接合面積を稼ぐことができ、接触抵抗をさらに低減できるようになる。この結果、電極引き出し配線部の段切れ不良が無く、低抵抗なオーミック接合電極を有し、製造マージンが大きいために歩留まり良く作製できる半導体素子を提供することが可能になる。
【００２０】
また、一実施形態の半導体素子では、上記副構造体の突出部は、上記凸部の頂部上に直接的にまたは間接的に接触する。
【００２１】
また、一実施形態の半導体素子では、上記副構造体の突出部の表面は、上記凸部の頂部の上面に対して、鋭角に接する。
【００２２】
この一実施形態の半導体素子によれば、上記副構造体の突出部の表面は、上記凸部の頂部の上面に対して、鋭角に接するので、上記凸部上にある上記副構造体の突出部は、鉛直断面（上記基板に垂直な方向の断面）において、鋭角（順テーパー）になっているために、上記突出部上の上記導電体層は、側面の被覆性（カバレジ）が特に優れた特別な形成方法を取らずとも、段切れすることなく上記副構造体上から上記凸部上へと電気的導通を保ちながら形成することができるようになる。そのため、より安価に製造でき、かつ歩留まりが良い半導体素子を提供することができる。
【００２３】
また、一実施形態の半導体素子では、上記凸部の少なくとも頂部は、断面逆テーパー形状である。
【００２４】
この一実施形態の半導体素子によれば、上記凸部の少なくとも頂部は、断面逆テーパー形状であるので、従来の構成では特に段切れが発生しやすいが、この発明の実施形態によれば、そのような段切れが発生しやすい断面逆テーパー形状に対しても、上記副構造体の突出部が、上記凸部上に突出しているために、段切れせずに、歩留まり良く、上記導電体層を引き出すことが可能になり、広いオーミック接合面積と高い電流密度を両立した半導体素子を容易に提供することができるようになる。
【００２５】
また、一実施形態の半導体素子では、上記副構造体は、樹脂からなる。
【００２６】
この一実施形態の半導体素子によれば、上記副構造体を構成する材料として樹脂を用いることによって、半導体層を再成長して埋め込んだり、無機絶縁膜を形成したりする場合に比べて、より簡便かつ低コストな製造装置および製造方法を用いて上記副構造体を形成することが可能となる。
【００２７】
また、一実施形態の半導体素子は、上記副構造体は、ポリイミドからなる。
【００２８】
この一実施形態の半導体素子によれば、上記副構造体を構成する材料として樹脂の中でも特にポリイミドを用いることによって、絶縁性に富み、また通常のプロセスにより容易に所望の形状に加工できるようになるため、上記突出部を有する上記副構造体を好適に実現することができる。さらに、この発明の上記副構造体の形状とすることによって、ポリイミドをイミド化する際に発生するポリイミド自体の収縮現象に対しても大きなマージンを有することができるため、良好な歩留まりで製造できる半導体素子が提供される。
【００２９】
また、一実施形態の半導体素子では、上記副構造体は、感光性ポリイミドからなる。
【００３０】
この一実施形態の半導体素子によれば、上記副構造体の材料として感光性ポリイミドを用いることで、一部が突出した形状を有するマスクを使用することによって、上記突出部を有する上記副構造体の形状を、容易に実現することができる。このとき、この発明の上記副構造体の形状を用いることによって、感光性ポリイミドの露光・現像工程におけるバラつきに対するトレランスが拡大し、製造マージンを大きくすることができる。さらに、感光性ポリイミドを使用することによって、露光工程や現像工程において、断面形状を容易に鋭角（順テーパー）状にすることができ、感光性ポリイミドからなる上記副構造体上に形成される上記導電体層の段切れを防止することが可能になる。
【００３１】
また、一実施形態の半導体素子では、上記感光性ポリイミドからなる副構造体の突出部の前後方向の幅は、この突出部の高さよりも小さい。
【００３２】
この一実施形態の半導体素子によれば、上記感光性を有するポリイミドからなる副構造体の突出部の幅を、この突出部の高さよりも小さくしておけば、上記突出部を除く副構造体に対して適正な露光・現像条件にて、上記感光性ポリイミドを処理することによって、上記突出部の断面形状を鋭角（順テーパー）化することができる。そのため、上記副構造体の形成に悪影響を与えることなく、所望の上記突出部の断面形状を得ることができる。
【００３３】
また、一実施形態の半導体素子では、上記副構造体の突出部と上記凸部の頂部との間に、上記凸部の頂部に対してオーミック接合する金属層を備える。
【００３４】
この一実施形態の半導体素子によれば、上記凸部の頂部上に形成されている上記副構造体の突出部の下にオーミック接合する金属層を有するので、上記凸部の頂部全域をオーミック接合領域とできる。そのため、コンタクト抵抗を最大限に低下させることができ、低い素子抵抗を有する半導体素子を提供することが可能となる。
【００３５】
また、一実施形態の半導体素子では、上記基板と上記凸部との間に活性層を備え、上記凸部は、上記導電体層を介して注入された電流の経路を作るリッジ部である。
【００３６】
この一実施形態の半導体素子によれば、上記凸部が半導体レーザ素子におけるリッジ部であって、上記副構造体上を介して外部との電気的導通を図る半導体レーザ素子であるような構成とすることによって、微小な幅のリッジ部（凸部）の頂部に対してより広い面積でオーミック接合を得ることができ、かつ上記リッジ部（凸部）の頂部から外部に対して段切れすることなく上記導電体層を引き出すことができるので、製造マージンが大きく、低素子抵抗で歩留まりが良い半導体レーザ素子を提供することが可能となる。
【００３７】
また、一実施形態の半導体素子では、上記副構造体は、上記凸部の両側方のそれぞれにあり、上記凸部の一側方の上記副構造体の突出部と、上記凸部の他側方の上記副構造体の突出部とが、上記凸部の頂部上で互いに相対して延在している。
【００３８】
この一実施形態の半導体レーザ素子によれば、上記一方の副構造体の突出部と、上記他方の副構造体の突出部が、上記凸部の頂部上で、両側方から互いに相対して延在しているため、上記副構造体を形成する際の位置ずれ不良が発生しても、上記２つの突出部が相補的に上記凸部の頂部上に形成されるため、上記凸部上の上記導電体層と上記副構造体上の上記導電体層の電気的導通を確実に保つことができる。
【００３９】
また、一実施形態の半導体レーザ素子では、上記凸部の一側方の上記副構造体の突出部と、上記凸部の他側方の上記副構造体の突出部とは、上記凸部の頂部上でつながっている。
【００４０】
この一実施形態の半導体素子によれば、上記一方の副構造体の突出部と、上記他方の副構造体の突出部とは、上記凸部の頂部上でつながっているので、上記凸部上の上記導電体層と上記副構造体上の上記導電体層の電気的導通を確実に保つことができる。
【００４１】
また、この発明の半導体素子の製造方法は、
基板上に凸部を形成する工程と、
上記凸部の側方および上記凸部の頂部上に樹脂層を形成する工程と、
上記樹脂層から、マスクを用いて、上記凸部の側方に位置する本体部と、この本体部から側方に突出して上記凸部の頂部上に延びると共に上記本体部の前後方向の幅よりも小さい前後方向の幅を有する突出部とを有する副構造体を形成する工程と、
上記凸部と上記副構造体との上に導電体層を形成する工程と
を備えることを特徴としている。
【００４２】
この発明の半導体素子の製造方法によれば、上記樹脂層から上記副構造体を上記マスクを用いたフォトリソグラフィ法で作製するため、制御性が良く、製造歩留まりが向上する。その結果、上記凸部上から上記副構造体上への上記導電体層の段切れ不良の無い半導体素子を製造することが可能な製造方法が提供される。
【００４３】
また、一実施形態の半導体素子の製造方法では、上記樹脂層は、感光性を有している。
【００４４】
この一実施形態の半導体素子の製造方法によれば、上記樹脂層は、感光性を有しているので、別途フォトレジストを形成する工程を追加することなしに、所望の形状を有する上記副構造体が実現でき、より製造コストを低減することができる。さらに、感光性を有するために、上記凸部外に形成する上記副構造体に焦点をあわせて露光を実施すると、自然に上記凸部上の上記突出部のパターン領域はアウトフォーカス（焦点がずれた）状態となり、上記凸部上に形成される断面を鋭角（順テーパー）化した形状にできる。その結果、上記凸部上に形成された上記突出部上に設けられる上記導電体層の段切れを防止することが可能となる。
【００４５】
また、一実施形態の半導体素子の製造方法では、上記副構造体を形成する工程に用いられる上記マスクは、上記凸部の両側方に対応する２つの本体領域と、上記２つの本体領域のそれぞれから互いに向かい合って突出する突出領域とを有する。
【００４６】
この一実施形態の半導体素子の製造方法によれば、上記マスクは、上記凸部の両側方に対応する２つの本体領域と、上記２つの本体領域のそれぞれから互いに向かい合って突出する突出領域とを有するので、上記２つの本体領域の形成位置ずれに対して、相補的に上記２つの突出領域が作用し、上記凸部上と上記副構造体上に形成された上記導電体層の段切れをより確実に防止することができるようになる。その結果、製造歩留まりを大幅に向上させた半導体素子の製造方法を提供することが可能になる。
【００４７】
また、一実施形態の半導体素子の製造方法では、上記マスクの本体領域は、略矩形である。
【００４８】
この一実施形態の半導体素子の製造方法によれば、上記マスクの本体領域は、略矩形であるので、ＣＡＤ（Computer  Aided  Design）を使ったマスク設計が容易になる。
【００４９】
また、一実施形態の半導体素子の製造方法では、上記導電体層を形成する工程は、リフトオフ法を用いて上記導電体層を形成する。
【００５０】
この一実施形態の半導体素子の製造方法によれば、所望の領域に対して上記導電体層を形成できるので、不要な漏れ電流を無くすとともに、へき開領域に上記導電体層を設けないようにすれば、へき開領域における上記導電体層のばりの発生を防止できる半導体素子の製造方法を提供することができる。
【００５１】
また、一実施形態の半導体素子の製造方法では、上記凸部を形成する工程と、上記樹脂層を形成する工程との間に、上記凸部の頂部に金属層を形成する工程を備える。
【００５２】
この一実施形態の半導体素子の製造方法によれば、上記凸部上に形成された上記副構造体の突出部の直下にも、上記凸部の頂部に対してオーミック接合する金属層を形成することが可能になるので、オーミック接合面積を増大させることができ、より一層コンタクト抵抗が減少した半導体素子の製造方法が提供される。
【００５３】
また、この発明の光ディスク装置は、上記半導体素子を備えることを特徴とする。
【００５４】
この発明の光ディスク装置によれば、従来よりも安価で、歩留まりよく製造できる低抵抗な上記半導体素子を備えるので、より低価格で、低消費電力動作が可能な光ディスク装置を提供することができる。
【００５５】
また、この発明の光伝送システムは、上記半導体素子を備えることを特徴とする。
【００５６】
この発明の光伝送システムによれば、従来よりも安価で、歩留まりよく製造できる低抵抗な上記半導体素子を備えるので、より低価格で、低消費電力動作が可能な光伝送モジュールを提供することができ、光伝送システムの低価格化を図ることができる。
【発明の効果】
【００５７】
この発明の半導体素子によれば、リッジ構造やメサ構造を有する半導体素子において、リッジ構造上やメサ構造上に対して、再現性良く良好なオーミック接合を形成することができ、しかも段切れや配線抵抗の増大なく電極を引き出すことが可能になるため、より低コストで製造でき、低消費電力動作が可能な半導体素子を提供することができる。
【００５８】
また、この発明の半導体素子の製造方法によれば、リッジ構造やメサ構造上に歩留まり良くオーミック接合を設け、かつ低い配線抵抗を有する引き出し電極を形成することができるようになるので、低消費電力動作が可能な半導体素子を、安価に製造することができる製造方法が提供される。
【００５９】
また、この発明の光ディスク装置によれば、この発明の半導体素子を用いることで、従来の光ディスク装置に比べて、より安価で低消費電力動作が可能な光ディスク装置を提供することができる。
【００６０】
また、この発明の光伝送システムによれば、この発明の半導体素子をその光伝送モジュールに用いることで、従来よりも低消費電力動作が可能で低コストな光伝送モジュールを提供することができ、光伝送システムの低価格化を図ることができる。
【発明を実施するための最良の形態】
【００６１】
以下、この発明を図示の実施の形態により詳細に説明する。
【００６２】
（第１の実施形態）
図１は、この発明の第１実施形態における半導体素子の一例としての半導体レーザ素子の概略構造を示す模式図である。
【００６３】
この半導体レーザ素子は、ｎ型のＧａＡｓ基板１０１上に、ｎ型ＧａＡｓバッファ層１０２、ｎ型Ａｌ0.5Ｇａ0.5Ａｓ下クラッド層１０３、ｎ型Ａｌ0.4Ｇａ0.6Ａｓ第１光ガイド層１０４、多重量子井戸活性層１０５、ｐ型Ａｌ0.4Ｇａ0.6Ａｓ第２光ガイド層１０６、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第１上クラッド層１０７、ｐ型ＧａＡｓ第１エッチング停止層１０８が順に積層形成されている。
【００６４】
そして、上記ｐ型ＧａＡｓ第１エッチング停止層１０８の上に順に積層されたｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層１０９およびｐ型ＧａＡｓコンタクト層１１０にてリッジ部１１１を構成する。また、このリッジ部１１１から所定の間隔Ｄ（図３Ｅ参照）だけ離れて、上記ｐ型ＧａＡｓ第１エッチング停止層１０８の上に順に積層されたｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層１０９、ｐ型ＧａＡｓコンタクト層１１０、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２エッチング停止層１１２およびｎ型ＧａＡｓ電流遮断層１１３にてダミーメサ部１１４を構成する。
【００６５】
なお、ｎ型とｐ型とをいれかえてもよく、ｎ型とｐ型のうちの一方の導電型を「第１導電型」といい、ｎ型とｐ型のうちの他方の導電型を「第２導電型」という。
【００６６】
図２に示すように、上記リッジ部１１１および上記ダミーメサ部１１４は、上記基板１０１上に形成された凸部１２０であり、上記リッジ部１１１と上記ダミーメサ部１１４との間の空隙には、副構造体１１５の一例としてのポリイミドからなる絶縁物が充填・形成されている。すなわち、上記副構造体１１５は、上記凸部１２０の左右側方に設けられている。ここで、左右方向とは、上記リッジ部１１１と上記ダミーメサ部１１４との隣接する方向をいう。
【００６７】
上記副構造体１１５は、上記凸部１２０の左右側方に位置する本体部１１５ａと、この本体部１１５ａから左右方向に突出して上記凸部１２０の頂部上に延びると共に上記本体部１１５ａの前後方向の幅よりも小さい前後方向の幅を有する突出部１１５ｂとを有する。ここで、前後方向とは、左右方向に垂直な方向で、上記凸部１２０が延びている方向で、レーザ光が照射される方向をいう。
【００６８】
具体的に述べると、上記副構造体１１５の本体部１１５ａの一部は、上記リッジ部１１１のｐ型ＧａＡｓコンタクト層１１０上の縁部と重なり、かつ、上記ダミーメサ部１１４のｎ型ＧａＡｓ電流遮断層１１３上の縁部と重なるように形成される。上記副構造体１１５の突出部１１５ｂは、上記リッジ部１１１上と上記ダミーメサ部１１４上とに形成されている。
【００６９】
なお、上記副構造体１１５は、半導体レーザ素子をチップ化する際のへき開面近傍の領域には形成しないようにした。
【００７０】
上記副構造体１１５、上記ｐ型ＧａＡｓコンタクト層１１０および上記ｎ型ＧａＡｓ電流遮断層１１３上には、図１に示すように、導電体層としてのｐ側電極１１６が形成され、このｐ側電極１１６は、（上記凸部１２０の頂部である）上記リッジ部１１１のｐ型ＧａＡｓコンタクト層１１０に対して、オーミック接合している。また、上記ｎ型ＧａＡｓ基板１０１の裏面には、ｎ側電極１１７が形成されている。
【００７１】
上記ｐ側電極１１６の形成の際には、リフトオフ法を用い、上記副構造体１１５を形成しないへき開面近傍領域には、導電体層である上記ｐ側電極１１６も形成しないようにした。
【００７２】
上記半導体レーザ素子の外部と上記ｐ側電極１１６との電気的接続を得るための（Ａｕ）ワイヤ１１８は、上記電流遮断層１１３上に形成された上記ｐ側電極１１６上に固着された構造となっている。
【００７３】
次に、上記半導体レーザ素子の製造方法を説明する。
【００７４】
まず、図３Ａに示すように、（１００）面を有するｎ型ＧａＡｓ基板１０１上に、有機金属化学気相成長（ＭＯＣＶＤ）法などを用いて、ｎ型ＧａＡｓバッファ層１０２（厚さ：０．５μｍ、Ｓｉドープ：７．２×１０17ｃｍ-3）、ｎ型Ａｌ0.5Ｇａ0.5Ａｓ下クラッド層１０３（厚さ：１．６μｍ、Ｓｉドープ：５．４×１０17ｃｍ-3）、ｎ型Ａｌ0.4Ｇａ0.6Ａｓ第１光ガイド層１０４（厚さ：０．１μｍ、Ｓｉドープ：５．４×１０17ｃｍ-3）、多重量子井戸活性層１０５、ｐ型Ａｌ0.4Ｇａ0.6Ａｓ第２光ガイド層１０６（厚さ：０．１μｍ、Ｚｎドープ：１．３５×１０18ｃｍ-3）、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第１上クラッド層１０７（厚さ：０．３２μｍ、Ｚｎドープ：１．３５×１０18ｃｍ-3）、ｐ型ＧａＡｓ第１エッチング停止層１０８（厚さ：４ｎｍ、Ｚｎドープ：２×１０18ｃｍ-3）、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層１０９（厚さ：１．２８μｍ、Ｚｎドープ：２．４×１０18ｃｍ-3）、ｐ型ＧａＡｓコンタクト層１１０（厚さ：０．４５μｍ、Ｚｎドープ：３×１０19ｃｍ-3）、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２エッチング停止層１１２（厚さ：１０ｎｍ、Ｚｎドープ：１×１０18ｃｍ-3）、ｎ型ＧａＡｓ電流遮断層１１３（厚さ：０．６μｍ、Ｓｉドープ：２．７×１０18ｃｍ-3）を順次、結晶成長させる。上記多重量子井戸活性層１０５は、Ｉｎ0.25Ｇａ0.75Ａｓ0.54Ｐ0.46バリア層（ｎ型ＧａＡｓ基板１０１側から厚さ：２１．５ｎｍ、７．９ｎｍ、２１．５ｎｍ）とＩｎ0.1Ｇａ0.9Ａｓ量子井戸層（厚さ：４．６ｎｍ２層）を交互に配置して形成されている。
【００７５】
続いて、図３Ｂに示すように、フォトリソグラフィ法を用いて、幅４０μｍのストライプ状領域におけるｎ型ＧａＡｓ電流遮断層１１３をアンモニア系エッチャントを使用して除去し、さらにフッ酸系エッチャントで、露出したｐ型Ａｌ０．５Ｇａ０．５Ａｓ第２エッチング停止層１１２を除去し、ｐ型ＧａＡｓコンタクト層１１０を露出させる。
【００７６】
次に、図３Ｃに示すように、残ったｎ型ＧａＡｓ電流遮断層１１３上の表面の全領域と、ｐ型ＧａＡｓコンタクト層１１０の一部をストライプ状にレジスト１１９で覆い、さらに、図３Ｄに示すように、ｐ型ＧａＡｓ第１エッチング停止層１０８まで除去した後、レジスト１１９を除去する。この工程により、半導体レーザ素子の（上記凸部１２０となる）リッジ部１１１とダミーメサ部１１４が形成される。
【００７７】
図３Ｅに示すように、上記リッジ部１１１の底部の左右方向の幅をＷ、上記リッジ部１１１と上記ダミーメサ部１１４の底部間の左右方向の間隔をＤとすると、この第１の実施形態では、Ｗは２．５μｍ、Ｄは１５μｍとした。また、リッジ部１１１、ダミーメサ部１１４とも、ｐ型ＧａＡｓコンタクト層１１０以上の半導体層（頂部）はすべて逆テーパー（逆メサ）形状となっている。さらに、リッジ部１１１の高さは１．７３μｍ、ダミーメサ部１１４の高さは２．３４μｍである。
【００７８】
その後、図３Ｆに示すように、基板表面にポジ型の感光性を有するポリイミド材料をスピン塗布し、フォトリソグラフィ法を用いて、ポリイミド材料の一部がｎ型ＧａＡｓ電流遮断層１１３の縁部とｐ型ＧａＡｓコンタクト層１１０の縁部との両方に重なり、さらに、上記リッジ部１１１の両脇から、ポリイミド材料の一部が、上記リッジ部１１１のｐ型ＧａＡｓコンタクト層１１０上で連結される（突出部１１５ｂ）と共に、上記ダミーメサ部１１４側に突出する（矩形状の突出部１１５ｂ）ようなフォトマスクを使用して、ポリイミド材料をパターニングする。焼成によるイミド化を実施することで、既に図２に示したような（上記本体部１１５ａと上記突出部１１５ｂを有する）上記副構造体１１５の形状を得る。ポリイミドの塗布膜厚は、焼成による膜厚の減少を予め考慮して決定する。
【００７９】
具体的に述べると、上記副構造体１１５は、上記リッジ部１１１（上記凸部１２０）の左右両側（両側方）のそれぞれにあり、上記リッジ部１１１の一側方の上記副構造体１１５の突出部１１５ｂと、上記リッジ部１１１の他側方の上記副構造体１１５の突出部１１５ｂとは、上記リッジ部１１１の頂部上でつながっている。このとき、上記突出部１１５ｂの根元の前後方向の幅は、フォトマスク上で１．５μｍとした。また、上記ダミーメサ部１１４上の上記突出部１１５ｂの左右方向の長さは、３μｍとした。
【００８０】
さらに、図３Ｇに示すように、このフォトマスクでは、半導体レーザ素子の共振器長を勘案したチップサイズに合わせて、上記ポリイミドを形成しない領域を定期的に設け、へき開しやすいようにしている。なお、図３Ｇでは、わかりやすくするために、上記副構造体１１５をハッチングにて示している。
【００８１】
続いて、導電体層の一例としてのｐ側電極１１６（図１に示す）となるＴｉ（厚さ：５０ｎｍ）／Ｐｔ（厚さ：５０ｎｍ）／Ａｕ（厚さ：１００ｎｍ）を、上記ｐ型ＧａＡｓコンタクト層１１０、上記副構造体１１５および上記ｎ型ＧａＡｓ電流遮断層１１３上で、かつ、へき界面近傍を除く領域上に、電子ビーム蒸着法およびリフトオフ法を用いて形成する。さらに、上記ｎ型ＧａＡｓ基板１０１を所望の厚さまで研削し、上記ｎ型ＧａＡｓ基板１０１の裏面側に、ＡｕＧｅ（厚さ：１００ｎｍ）／Ｎｉ（厚さ：１５ｎｍ）／Ａｕ（厚さ：１００ｎｍ）からなるｎ側電極１１７（図１に示す）を蒸着形成し、熱処理を経て電極材料の合金化を行い、オーミック接合を得る。
【００８２】
そして、基板を、図３Ｇに示すＡ−Ａ’線に沿って分割して端面コートを施し、その後、Ｂ−Ｂ’線に沿って所望のチップサイズに分割して、上記ｎ側電極１１７側をＩｎ糊材（図示せず）を用いてステム（図示せず）にマウントする。さらに、上記ｎ型ＧａＡｓ電流遮断層１１３上に形成された導電体層（ｐ側電極１１６）上にＡｕワイヤ１１８をボンディングすることによって、図１に示すように、この第１実施形態の半導体レーザ素子が完成する。
【００８３】
この半導体レーザ素子の上記ｐ側電極１１６と上記ｎ側電極１１７の間に電流を流すことによって、レーザ発振が実現される。
【００８４】
上記第１実施形態の半導体レーザ素子は、上記リッジ部１１１と上記ダミーメサ部１１４からなる上記凸部１２０の間の空隙にポリイミドからなる上記副構造体１１５を形成し、この副構造体１１５は、上記凸部１２０の頂部上に延びている突出部１１５ｂを有していることを特徴としている。
【００８５】
次に、上記突出部１１５ｂの作用を説明する。
【００８６】
本実施形態の半導体レーザ素子のように、上記凸部１２０脇の段差を埋めるべく上記副構造体１１５を形成し、その上に導電体層（上記ｐ側電極１１６）を形成するような半導体素子の構成の場合、理想的には、図４Ａに示すように、上記凸部１２０と上記副構造体１１５がなだらかに（順テーパーの角度をもって）連なる構造が望ましい。図４Ａのような構造の場合、上記副構造体１１５上に導電体層を形成しても、上記導電体層は段切れせず、すなわち断線不良や、配線の高抵抗化の問題は発生しない。
【００８７】
ここで、例えば、上記副構造体１１５をフォトリソグラフィ法を用いて形成する場合を考える。上記副構造体１１５自体が感光性を有していても、また上記副構造体１１５上に別途感光性のレジスト材料を形成した後、上記感光性レジスト材料をマスクにして、上記副構造体１１５をエッチング加工してもどちらでもよい。図４Ｂは、上記副構造体１１５の形成位置を規定する露光工程で位置ずれ（アライメント不良）が発生した状態を示した模式図である。この場合、上記リッジ部１１１の左側と、右側の上記ダミーメサ部１１４の左側において、上記副構造体１１５は、上記凸部１２０（上記リッジ部１１１および上記ダミーメサ部１１４）に対して、段差が発生している。そのため、このあと導電体層を形成しても、段差部を埋めるほど厚く導電体層を形成するか、または上記凸部１２０端の逆テーパー側面をも被覆するような特殊な導電体層形成法を用いない限り断線不良や高抵抗化が発生する。しかし、これらの対策はいずれも材料消費量の増大やより高価な製造装置を必要とするなどのコストアップ要因となるため、通常は露光装置のアライメント精度から見積もられる最大のズレ量だけ、上記凸部１２０に対して上記副構造体１１５の端部をオーバーラップさせるような構成としていた。こうすることにより、アライメントズレが発生しても上記副構造体１１５と上記凸部１２０の間に段差が発生しなくなる。
【００８８】
しかしながらこのような構成とすると、以下の２つの問題があることが分かった。すなわち、露光装置上のアライメント精度を見越して、上記凸部１２０と上記副構造体１１５をより大きく重ね合わせる設計とすると、上記凸部１２０上の開口部（上記副構造体１１５が形成されない領域）が小さくなり、上記凸部１２０に対するオーミック接合面積が狭くなる分、コンタクト抵抗が増大してしまうと共に、上記凸部１２０の幅の微細化が制限されてしまうという問題がある。また、現像またはエッチング加工により上記凸部１２０脇に上記副構造体１１５を形成する際、オーバー現像またはオーバーエッチングを行ってしまうと、図４Ｂのような形状となってしまい、結局、段切れ不良や高抵抗化が発生してしまうという問題もある。
【００８９】
図４Ｃは、アライメントずれ不良が無い場合において、上記オーバー現像やオーバーエッチングが発生した状態の模式図である。まず、上記副構造体１１５自体が感光性を有している場合について考えると、現像不足状態（アンダー現像）では、上記凸部１２０の頂部が露出しないため、導電体層を半導体層にコンタクトさせることができない。しかし、オーバー現像しすぎると、図４Ｃのようになり、段差が発生してしまい導電体層の形成不良となる。そのため、現像工程のシビアな制御が必要となり歩留まりが悪くなりがちである。また、上記副構造体１１５が感光性を有さず、エッチバック法を用いて上記リッジ部１１１の頂部を露出させる場合を考えると、アンダーエッチング状態では、上記リッジ部１１１頂部が露出しないため、感光性を有する場合同様、全く使い物にならない。しかし、例えば、本実施形態のように２つの上記凸部１２０（上記リッジ部１１１と上記ダミーメサ部１１４）の高さが異なる場合、どちらに対しても段差が発生しないように上記副構造体１１５を形成することは困難であり、より高さが高い上記凸部１２０（上記ダミーメサ部１１４）に対してはオーバーエッチング状態とせざるを得ない。
【００９０】
つまり、これまでの上記凸部１２０に対する上記副構造体１１５の形成では、段差を生じさせずに上記副構造体１１５を形成することが困難であり、導電体層を厚く形成したり、特殊な製造装置を使用したりする必要がある上に製造マージンは大きくなく段切れ不良や配線の高抵抗化が発生しやすいという問題があった。
【００９１】
それに対して、例えば、図２に示したような本発明の第１の実施形態における上記副構造体１１５の構造とすることによって、上記図４Ｂに対応するアライメント不良が発生したとしても、図４Ｄに示すように、上記突出部１１５ｂは上記凸部１２０上に残って形成される。また、上記図４Ｃに示したようなオーバー現像あるいはオーバーエッチングが発生したとしても、図４Ｅに示すように、こちらも上記突出部１１５ｂが上記凸部１２０上に残った形で形成される。
【００９２】
上記突出部１１５ｂの作用を説明するため、図４Ｅ中における仮想線で囲った部分Ｅを、図５Ａ〜図５Ｄを用いてさらに詳しく説明する。図５Ａは、図４Ｅの部分Ｅの平面図を示し、図５Ｂは、図５ＡのＡ−Ａ’の切断面の模式図を示し、図５Ｃは、図５ＡのＢ−Ｂ’ の切断面の模式図を示し、図５Ｄは、図５ＡのＣ−Ｃ’の切断面の模式図を示す。
【００９３】
従来の半導体素子における上記副構造体１１５の構成の場合、アライメントズレやオーバー現像・オーバーエッチングが発生すると、図５Ｃに示すように、上記ｐ側電極（導電体層）１１６が上記リッジ部１１１（上記凸部１２０）端で段切れしてしまい導通不良が発生する。
【００９４】
それに対して、本発明の第１の実施形態のように、上記副構造体１１５の突出部１１５ｂを、上記リッジ部１１１上に突出することによって、例え上記突出部１１５ｂの形成領域以外が、図５Ｃに示すように段切れしたとしても、図５Ｂと図５Ｄに示すように、上記突出部１１５ｂでは導電体層が導通した状態を保つことができる。その結果、上記のアライメントズレやオーバー現像・オーバーエッチングが発生したとしても、確実に導通状態を保ったまま、上記リッジ部１１１上からその外部領域に導電体層を引き出すことが可能となる。
【００９５】
このように、上記副構造体１１５の突出部１１５ｂを大きく上記凸部１２０上にオーバーラップさせることによって、前述したような露光装置上のアライメント精度を見越して、上記凸部１２０と上記副構造体１１５をより大きく重ね合わせる設計とする必要がなくなり、上記凸部１２０上のオーミック接合領域をより広く確保することが可能となる。よってコンタクト抵抗の低減が実現され、半導体装置の性能を向上させることができる。また、前述した各種の製造工程上のばらつきが発生した際のマージンが従来に比べて格段に大きくなり、製造歩留まりを向上させることができるようになる。
【００９６】
このような効果は、上記凸部１２０の少なくとも頂部の断面形状が、逆テーパー形状であるときに特に顕著に発揮される。
【００９７】
なお、上記第１の実施形態においては、上記副構造体１１５の形成に用いられるマスクは、上記凸部１２０の左右両側（両側方）に対応する２つの本体領域と、上記２つの本体領域のそれぞれから互いに向かい合って突出する突出領域とを有し、上記マスクの本体領域は、略矩形としているが、もちろんそれに限られるものではなく、例えば、円形や、多角形形状であってもよい。また三角形でも良い。ただし、概略矩形であるとＣＡＤを用いたマスク設計が容易であると言う効果がある。もちろん、出来上がりの上記副構造体１１５の本体部１１５ａおよび突出部１１５ｂの形状も概略矩形である必要は無く、こちらも例えば、突出部１１５ｂの先端が円形、多角形形状であってもよく、三角形でも良い。さらに、上記第１の実施形態では、上記リッジ部１１１上に対して両側方から形成される突出部１１５ｂは、上記リッジ部１１１上でつながっている構成としたが、（図４Ｅに示すように）連結されておらずそれぞれ独立して形成してもよい。また、１つ（片側）の上記凸部１２０端に対する上記突出部１１５ｂの数を１つとしたが、複数形成しても構わないことは言うまでも無い。
【００９８】
また、上記副構造体１１５として用いる材料には、ポリイミドが好ましい。ポリイミドは、酸化珪素（ＳｉＯ2）や窒化珪素（ＳｉＮx）のような無機絶縁膜と比較して、より厚い構造体を容易に形成することができ、かつ、上記無機絶縁膜同様、絶縁性に富み、また通常のプロセスにより容易に所望の形状に加工できるようになるため、上記凸部１２０脇に形成する段差解消のための上記副構造体１１５として好適である。また、ポリイミドは、そのイミド化工程において自身が収縮し、その体積を大きく減少させる傾向があるが、本発明の実施の形態によれば、そのような製造上のばらつき要因に対しても大きなマージンを有するため特に好適であり、その結果、良好な歩留まりで半導体素子を製造することが可能となる。
【００９９】
なお、上記ポリイミドの表面を、吸湿を防止し信頼性を向上させる目的で例えばＳｉＮxなどの無機絶縁膜でさらに被覆するような構成としても良い。
【０１００】
また、このポリイミドは、それ自身が感光性を有することが好ましい。上記ポリイミドが感光性を有していることによって、別途レジスト工程を追加することなく、一部が突出した形状を有するマスクを使用することによって、容易に所望の一部が突出した上記副構造体１１５形状を実現することができる。感光性ポリイミドは、その形成工程において製造ばらつきが大きいという旧来の問題があるが、本発明の上記副構造体１１５の形状を用いることによって、感光性ポリイミドの露光・現像工程におけるバラつきに対するトレランスが拡大し、製造マージンを大きくすることができる。さらに、感光性ポリイミドを使用することによって、露光工程や現像工程において、上記副構造体１１５の突出部１１５ｂの断面形状を容易に鋭角（順テーパー）状にすることができるようになるため（すなわち、上記副構造体１１５の突出部１１５ｂの表面は、上記凸部１２０の頂部の上面に対して、鋭角に接するので）、上記感光性ポリイミドからなる上記副構造体１１５上に形成される導電体層の段切れを防止することが可能になる。
【０１０１】
上記副構造体１１５の突出部１１５ｂの断面形状を容易に鋭角（順テーパー）状にできる作用としては、段切れ防止のための構造に必然的に発生する段差による露光時の焦点ボケを利用した。すなわち、上記凸部１２０脇の上記副構造体１１５を形成する際に、上記リッジ部１１１と上記ダミーメサ部１１４との間に露出したｐ型ＧａＡｓ第１エッチング停止層１０８からなる底部に焦点をあわせて露光を実施すると、自然に上記凸部１２０上の突出部パターン領域はアウトフォーカス（焦点がずれた）状態となり、上記凸部１２０上に形成される断面を鋭角（順テーパー）化した形状にできる。その結果、上記凸部１２０上に形成された樹脂上に設けられる導電体層の段切れを防止することが可能となる。
【０１０２】
また、上記第１の実施形態の半導体素子では、感光性を有するポリイミドからなる上記副構造体１１５の突出部１１５ｂの幅をマスク上の寸法で１．５μｍとし、上記凸部１２０の高さである１．７３μｍ（上記リッジ部１１１）および２．３４μｍ（上記ダミーメサ部１１４）よりも小さい。
【０１０３】
このような構成とすることによって、上記突出部１１５ｂの断面形状を鋭角（順テーパー）化することができる。これは、上記突出部１１５ｂとなるポリイミドの露光前の厚みは上記凸部１２０の高さ程度であるため、幅を上記凸部１２０の高さより小さく設定すると、縦横アスペクト比が１：１より大きくなる（縦方向に長くなる）。しかし、実際には、焦点がボケた状態で形成される上記突出部１１５ｂの断面形状はかまぼこ型となり、またその高さは、露光前のポリイミドの厚みより大幅に小さくなる。そのために、上述の設定とすることによって、上記突出部１１５ｂの高さや幅が必要以上に大きくなることが無くなり、オーミック接合面積の確保と段切れの無い導電体層形成に貢献することができる。
【０１０４】
また、上記第１の実施形態の半導体素子の製造方法においては、上記副構造体１１５を形成するために用いた露光工程におけるフォトマスクを、図２と図３Ｇに示すように、上記凸部１２０の左右両側に対応する２つの本体領域と、上記２つの本体領域のそれぞれから互いに向かい合って突出する突出領域とを有する形状にしている。
【０１０５】
このような形状のフォトマスクを用いることによって、上記凸部１２０の両脇から突出部が形成されるため、上記２つの本体領域の形成位置ずれに対して、相補的に上記２つの突出領域が作用し、上記凸部１２０上と上記副構造体１１５上に形成された導電体層の段切れをより確実に防止することができるようになる。その結果、一方にアライメントがずれたとしても他方の上記突出領域が補完するような製造工程を実現でき、歩留まりを大幅に向上させた半導体素子の製造方法を提供することが可能になった。
【０１０６】
この効果は、上記２つの突出領域が上記凸部１２０上で連結していても、していなくても発生する。連結するように形成した方が、よりオーバー現像、またはオーバーエッチングに対してトレランスを大きくすることができるが、連結させずそれぞれ独立して形成した方が、オーミック接合面積をより大きくできるため素子抵抗をより低減することが可能になる。よって、どちらを用いるかは、製造工程上のばらつきの程度と特性との兼ね合いで決定すればよい。
【０１０７】
また、上記第１の実施形態の製造方法においては、上記導電体層をリフトオフ法を用いて形成することを特徴としている。このように、リフトオフ法を用いることによって、所望の領域に対して上記導電体層を形成できるので不要な漏れ電流を無くすことができる。さらに、本実施形態においては、へき開領域に導電体層を設けないようにしたことによって、へき開領域における導電体層のばりの発生が防止でき、製造歩留まりをさらに向上させることができた。
【０１０８】
ここで、図６Ａと図６Ｂに上記第１の実施形態の改変例を示す。この改変例は、オーミック接合領域を最大限に確保することを目的とするものであり、上記リッジ部１１１の頂部にオーミック電極となる金属層１３０を形成した後、上記副構造体１１５となる感光性ポリイミドおよび上記導電体層が形成された構造およびその製造方法であることを特徴とする。
【０１０９】
このような構造および製造方法の構成とすることによって、上記リッジ部１１１上に形成されている上記副構造体１１５の一部の下にもオーミック接合する金属層１３０を有するために、上記リッジ部１１１の頂部に対してより広いオーミック接合領域とできるため、上記リッジ部１１１側のコンタクト抵抗を最大限に低下させることができるようになる。その結果、低い素子抵抗を有する半導体素子とその製造方法を提供することが可能となった。
【０１１０】
なお、上記第１の実施形態の半導体レーザ素子は、ＭＯＣＶＤ法を用いた結晶成長時に、通常は、コンタクト層（あるいはキャップ層とも呼ばれる）を最上層とするところを、さらに電流遮断層（およびエッチング停止層）を形成することによって、シリコン酸化膜等の絶縁膜形成を不要にしている。
【０１１１】
このような構成とすることによって、上述のように電流非注入領域に絶縁膜を別途形成することなく、また、電流遮断層となる半導体層を別途、結晶再成長することもなく、半導体レーザ素子を製造することができるようになる。さらに、外部との導通を得るための金属ワイヤを、一体成長した電流遮断層上に直接形成された導電体材料に固着させることにより、密着性の悪い絶縁膜上に形成した電極構造に見られるようなワイヤボンディング工程における電極剥がれの問題も防止できる。
【０１１２】
なお、上記第１の実施形態においては、本発明を、半導体素子として特に上記リッジ部１１１の両脇にダミーメサ構造を有する半導体レーザ素子に適用した例を示した。
【０１１３】
上記実施形態によれば、上記凸部１２０が半導体レーザ素子における上記リッジ部１１１であって、上記副構造体１１５上を介して外部との電気的導通を図る半導体レーザ素子において、微小な幅の上記リッジ部１１１の頂部に対してより広い面積でオーミック接合を得ることができ、かつ、上記リッジ部１１１の頂部から外部に対して段切れすることなく導電体層を引き出すことができるので、製造マージンが大きく、低素子抵抗で歩留まりが良い半導体レーザ素子を提供することが可能となった。
【０１１４】
しかしながら、本発明が上述した半導体レーザ素子の構造に限定されるものではないことは言うまでもない。例えば、ダミーメサ構造を有さないエアリッジ型の半導体レーザ素子であっても好適に上記リッジ部の頂部に対してオーミック接合を形成し、上記リッジ部１１１外へ電極を引き出すことができる。また、半導体レーザ素子に限らず、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）などのメサ構造やリッジ構造を有する半導体素子のオーミック接合形成と電極引き出しに適用することができる。
【０１１５】
また、上記副構造体１１５は、絶縁体に限らず、半導体であってもよい。また、基板もＧａＡｓに限らず、例えばＩｎＰであってもよい。また、半導体基板である必要は無く、例えばサファイア基板などの絶縁性基板であっても当然構わない。
【０１１６】
さらに、本実施形態においては、活性層とクラッド層の間にガイド層を有するＳＣＨ（Separate  Confinement  Heterostructure）構造を有する半導体レーザ素子を用いたが、もちろん本発明は上述した構造に限られるものではない。例えば、結晶成長を円滑に行うための中間層を追加するなど、本発明の趣旨を逸脱しない範囲での、各々の層厚、材料の変更等を加え得ることは当然である。
【０１１７】
（第２の実施形態）
図７は、本発明にかかる光ディスク装置２００の構造の一例を示したものである。これは光ディスク２０１にデータを書き込んだり、書き込まれたデータを再生したりするためのものであり、その際用いられる発光素子として、先に説明した第１の実施形態の構成を使用した波長７８０ｎｍ帯で発振する半導体レーザ素子２０２を備えている。
【０１１８】
この光ディスク装置についてさらに詳しく説明する。書き込みの際は、半導体レーザ素子２０２から出射された信号光がコリメートレンズ２０３により平行光とされ、ビームスプリッタ２０４を透過しλ／４偏光板２０５で偏光状態が調節された後、対物レンズ２０６で集光されて光ディスク２０１に照射される。読み出し時には、データ信号がのっていないレーザ光が書き込み時と同じ経路をたどって光ディスク２０１に照射される。このレーザ光がデータの記録された光ディスク２０１の表面で反射され、レーザ光照射用対物レンズ２０６、λ／４偏光板２０５を経た後、ビームスプリッタ２０４で反射されて９０°角度を変えた後、受光素子用対物レンズ２０７で集光され、信号検出用受光素子２０８に入射する。信号検出用受光素子２０８内で入射したレーザ光の強弱によって記録されたデータ信号が電気信号に変換され、信号光再生回路２０９において元の信号に再生される。
【０１１９】
この第２の実施形態の光ディスク装置では、低コストで製造でき、かつ高い発振効率で動作し、しかも低い素子抵抗を有する半導体レーザ素子２０２を用いているため、消費電力を大幅に削減することが可能となった。従って、より環境に対する負荷の少ない光ディスク装置を安価に提供することができた。
【０１２０】
なお、ここでは第１の実施形態の構成を使用した半導体レーザ素子２０２を記録再生型の光ディスク装置に適用した例について説明したが、同じ波長７８０ｎｍ帯を用いる光ディスク記録装置、光ディスク再生装置や、他の波長帯（例えば６５０ｎｍ帯）の光ディスク装置にも適用可能であることはいうまでもない。
【０１２１】
（第３の実施形態）
図８Ａは、本発明の第３の実施形態の光伝送システムに使用される光伝送モジュール３００を示す断面図である。また、図８Ｂは光源の部分を示す斜視図であり、図８Ｃは、光伝送システムの概略図である。この第３実施形態では、光源として第１実施形態で説明した発振波長８９０ｎｍのＩｎＧａＡｓ系半導体レーザ素子（レーザチップ）３０１を、また受光素子３０２としてシリコン（Ｓｉ）のｐｉｎフォトダイオードを用いている。詳しくは後述するが、通信を行う双方の側（例えば、端末とサーバ）にそれぞれ同じ光伝送モジュール３００を備えることにより、双方の光伝送モジュール３００間で光信号を送受信する光伝送システムが構成される。
【０１２２】
図８Ａにおいて、回路基板３０６上には、半導体レーザ駆動用の正負両電極のパターンが形成され、図示のとおり、レーザチップを搭載する部分には深さ３００μｍの凹部３０６ａが設けられている。この凹部３０６ａに、レーザチップ３０１を搭載したレーザマウント（マウント材）３１０をはんだで固定する。レーザマウント３１０の正電極３１２の平坦部３１３は、回路基板３０６上のレーザ駆動用正電極部（図示せず）とワイヤ３０７ａによって電気的に接続される。凹部３０６ａはレーザ光の放射を妨げない程度の深さとなっており、また、面の粗さが放射角に影響を与えないようにされている。
【０１２３】
受光素子３０２は、やはり回路基板３０６に実装され、ワイヤ３０７ｂにより電気信号が取り出される。この他に、回路基板３０６上にレーザ駆動用／受信信号処理用のＩＣ回路３０８が実装されている。
【０１２４】
次いで、はんだで凹部に固定されたレーザマウント３１０を搭載した部分に液状のシリコン樹脂３０９を適量滴下する。シリコン樹脂３０９中には、光を拡散させるフィラーが混入されている。シリコン樹脂３０９は表面張力のために凹部内に留まり、レーザマウント３１０を覆い凹部３０６ａに固定する。この第３実施形態では、回路基板３０６上に凹部３０６ａを設け、レーザマウント３１０を実装したが、上述のように、シリコン樹脂３０９は表面張力のためにレーザチップ表面およびその近傍に留まるので、凹部３０６ａは必ずしも設ける必要はない。
【０１２５】
この後、８０℃で約５分間加熱して、ゼリー状になるまで硬化させる。次いで、透明なエポキシ樹脂モールド３０３により被覆する。レーザチップ３０１の上方には、放射角制御のためのレンズ部３０４が、また、受光素子３０２の上方には信号光を集光するためのレンズ部３０５がそれぞれ一体的にモールドレンズとして形成される。
【０１２６】
次に、レーザマウント３１０について、図８Ｂを用いて説明する。図８Ｂに示すように、Ｌ字型のヒートシンク３１１にレーザ素子３０１がＩｎ糊剤を用いてダイボンドされている。レーザチップ３０１は、第１実施形態で説明したＩｎＧａＡｓ系の半導体レーザ素子であり、そのチップ下面３０１ｂには高反射膜がコーティングされており、一方、レーザチップ上面３０１ａには低反射膜がコーティングされている。これらの反射膜は、レーザチップ端面の保護も兼ねている。
【０１２７】
ヒートシンク３１１の基部３１１ｂには正電極３１２が、ヒートシンク３１１と導通しないように絶縁物により固着されている。この正電極３１２とレーザチップ３０１の表面のｐ側電極領域３０１ｃとは、金ワイヤ３０７ｃによって接続されている。上述のように、このレーザマウント３１０を、図８Ａの回路基板３０６の負電極（図示せず）にはんだ固定して、正電極３１２の上部の平坦部３１３と回路基板３０６の正電極部（図示せず）とをワイヤ３０７ａで接続する。このような配線の形成により、レーザビーム３１４を発振により得ることができる光伝送モジュール３００が完成する。
【０１２８】
この第３の実施形態の光伝送モジュール３００は、前述の低コストで製造でき、高効率、低素子抵抗な半導体レーザ素子を使用しているため、そのモジュールの消費電力を従来に比べて大幅に低く抑えることができるとともに、モジュール単価を下げることができる。この光伝送モジュール３００を用いた光伝送システムは、低消費電力で動作するため、環境に対する負荷を小さくでき、また低価格で構成できる。また、携帯機器にこの光伝送システムを搭載した際には、バッテリー駆動時間を従来よりも長くでき、より快適に携帯機器を使用することができるようになる。
【０１２９】
上述したように、通信を行う双方の側にそれぞれ同じ光伝送モジュール３００を備えることにより、双方の光伝送モジュール３００間で光信号を送受信する光伝送システムが構成される。図８Ｃは、この光伝送モジュール３００を用いた光伝送システムの構成例を示している。この光伝送システムは、部屋の天井に設置された基地局３１６に上記光伝送モジュール３００を備えるとともに、パーソナルコンピュータ３１５に上記と同じ光伝送モジュール３００を備えている。パーソナルコンピュータ３１５側の光伝送モジュール３００の光源から情報を持って発した光信号は、基地局３１６側の光伝送モジュール３００の受光素子によって受信される。また、基地局３１６側の光伝送モジュール３００の光源から発した光信号は、パーソナルコンピュータ３１５側の光伝送モジュール３００の受光素子によって受信される。このようにして、光（赤外線）によるデータ通信を実現することができる。
【０１３０】
なお、本発明の半導体レーザ素子、光ディスク装置および光伝送システムは、上述の図示例にのみ限定されるものではない。たとえば井戸層・障壁層の層厚や層数など、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【図面の簡単な説明】
【０１３１】
【図１】本発明の第１実施形態の半導体レーザ素子の斜視図である。
【図２】本発明の第１実施形態の半導体レーザ素子のｐ側電極を省略してポリイミドの形状を説明するための斜視図である。
【図３Ａ】本発明の第１実施形態の半導体レーザ素子の製造工程を説明するための模式図であり、結晶成長直後の断面図である。
【図３Ｂ】本発明の第１実施形態の半導体レーザ素子の製造工程を説明するための模式図であり、電流遮断層および第２エッチング停止層除去後の断面図である。
【図３Ｃ】本発明の第１実施形態の半導体レーザ素子の製造工程を説明するための模式図であり、リッジ部およびダミーメサ部形成用のレジスト形成後の断面図である。
【図３Ｄ】本発明の第１実施形態の半導体レーザ素子の製造工程を説明するための模式図であり、リッジ部およびダミーメサ部形成後の断面図である。
【図３Ｅ】本発明の第１実施形態の半導体レーザ素子のリッジ部とダミーメサ部の関係を説明するための断面模式図である。
【図３Ｆ】本発明の第１実施形態の半導体レーザ素子の製造工程を説明するための模式図であり、感光性ポリイミドパターン形成後の断面図である。
【図３Ｇ】本発明の第１実施形態の半導体レーザ素子の製造工程を説明するための模式図であり、感光性ポリイミドパターン形成後の平面図である。
【図４Ａ】本発明の第１実施形態において、感光性ポリイミドパターン形成工程で発生する第１のばらつき形状を説明する断面模式図である。
【図４Ｂ】本発明の第１実施形態において、感光性ポリイミドパターン形成工程で発生する第２のばらつき形状を説明する断面模式図である。
【図４Ｃ】本発明の第１実施形態において、感光性ポリイミドパターン形成工程で発生する第３のばらつき形状を説明する断面模式図である。
【図４Ｄ】本発明の第１実施形態において、感光性ポリイミドパターン形成工程時に、アライメントズレが発生したときの状態を説明する斜視図である。
【図４Ｅ】本発明の第１実施形態において、感光性ポリイミド膜厚不足や、現像過多、露光量不適当等が発生した時を説明するための斜視図である。
【図５Ａ】図４Ｅの部分Ｅの拡大平面図である。
【図５Ｂ】図５ＡのＡ−Ａ’の切断面の模式図である。
【図５Ｃ】図５ＡのＢ−Ｂ’ の切断面の模式図である。
【図５Ｄ】図５ＡのＣ−Ｃ’の切断面の模式図である。
【図６Ａ】本発明の第1実施形態の改変例を説明するための左右方向の断面模式図である。
【図６Ｂ】本発明の第1実施形態の改変例を説明するための前後方向の断面模式図である。
【図７】本発明の第２実施形態の光ディスク装置の概略図である。
【図８Ａ】本発明の第３実施形態の光伝送システムに使用される光伝送モジュールの概略図である。
【図８Ｂ】本発明の第３実施形態の光伝送システムにかかる光源の斜視図である。
【図８Ｃ】本発明の第３実施形態の光伝送システムの構成例を示す斜視図である。
【図９】従来の導波型光素子を説明するための斜視図およびリッジ付近の拡大断面図である。
【図１０Ａ】従来の導波型光素子の製造工程を説明するための模式図であり、結晶成長工程後の斜視図である。
【図１０Ｂ】従来の導波型光素子の製造工程を説明するための模式図であり、キャップ層除去後の斜視図である。
【図１０Ｃ】従来の導波型光素子の製造工程を説明するための模式図であり、リッジ導波路形成後の斜視図である。
【図１０Ｄ】従来の導波型光素子の製造工程を説明するための模式図であり、シリコン酸化膜およびポリイミド形成後の斜視図である。
【図１０Ｅ】従来の導波路型光素子の製造工程を説明するための模式図であり、エッチバック工程後の斜視図である。
【図１０Ｆ】従来の導波路型光素子の製造工程を説明するための模式図であり、リッジ上のシリコン酸化膜除去後の斜視図である。
【図１０Ｇ】従来の導波路型素子の製造工程を説明するための模式図であり、上部電極および下部電極形成後の斜視図である。
【図１０Ｈ】従来の導波路型光素子の製造工程を説明するための模式図であり、後端面に高反射膜を形成した後の斜視図である。
【符号の説明】
【０１３２】
１０１  ｎ型ＧａＡｓ基板
１０２  ｎ型ＧａＡｓバッファ層
１０３  ｎ型ＡｌＧａＡｓ下クラッド層
１０４  ｎ型ＡｌＧａＡｓ第１光ガイド層
１０５  多重歪量子井戸活性層
１０６  ｐ型ＡｌＧａＡｓ第２光ガイド層
１０７  ｐ型ＡｌＧａＡｓ第１上クラッド層
１０８  ｐ型ＧａＡｓ第１エッチング停止層
１０９  ｐ型ＡｌＧａＡｓ第２上クラッド層
１１０  ｐ型ＧａＡｓコンタクト層
１１１  リッジ部
１１２  ｐ型ＡｌＧａＡｓ第２エッチング停止層
１１３  ｎ型ＧａＡｓ電流遮断層
１１４  ダミーメサ部
１１５  副構造体
１１５ａ  本体部
１１５ｂ  突出部
１１６  ｐ側電極（導電体層）
１１７  ｎ側電極
１１８  （Ａｕ）ワイヤ
１１９  レジスト
１２０  凸部
１３０  金属層
２００  光ディスク装置
２０１  光ディスク
２０２  半導体レーザ素子
２０３  コリメートレンズ
２０４  ビームスプリッタ
２０５  λ／４偏光板
２０６  対物レンズ
２０７  受光素子用対物レンズ
２０８  信号検出用受光素子
２０９  信号光再生回路
３００  光伝送モジュール
３０１  半導体レーザ素子（レーザチップ）
３０１ａ  低反射膜
３０１ｂ  高反射膜
３０１ｃ  ｐ側電極領域
３０２  受光素子
３０３  エポキシ樹脂モールド
３０４、３０５  レンズ部
３０６  回路基板
３０６ａ  凹部
３０７ａ，３０７ｂ，３０７ｃ  ワイヤ
３０８  ＩＣ回路
３０９  シリコン樹脂
３１０  レーザマウント
３１１  ヒートシンク
３１１ｂ  基部
３１２  正電極
３１３  平坦部
３１４  レーザビーム
３１５  パーソナルコンピュータ
３１６  基地局
４０１  ＩｎＰ半導体基板
４０２  多重量子井戸活性層
４０３  ｐ型ＩｎＰクラッド層
４０４  ｐ型ＩｎＧａＡｓキャップ層
４０５  シリコン酸化膜
４０６  ポリイミド樹脂
４０７  フォトレジスト
４０８  上部電極
４０９  下部電極
【図１】
2006073818.tif 000003
【図２】
2006073818.tif 000004
【図３Ａ】
2006073818.tif 000005
【図３Ｂ】
2006073818.tif 000006
【図３Ｃ】
2006073818.tif 000007
【図３Ｄ】
2006073818.tif 000008
【図３Ｅ】
2006073818.tif 000009
【図３Ｆ】
2006073818.tif 000010
【図３Ｇ】
2006073818.tif 000011
【図４Ａ】
2006073818.tif 000012
【図４Ｂ】
2006073818.tif 000013
【図４Ｃ】
2006073818.tif 000014
【図４Ｄ】
2006073818.tif 000015
【図４Ｅ】
2006073818.tif 000016
【図５Ａ】
2006073818.tif 000017
【図５Ｂ】
2006073818.tif 000018
【図５Ｃ】
2006073818.tif 000019
【図５Ｄ】
2006073818.tif 000020
【図６Ａ】
2006073818.tif 000021
【図６Ｂ】
2006073818.tif 000022
【図７】
2006073818.tif 000023
【図８Ａ】
2006073818.tif 000024
【図８Ｂ】
2006073818.tif 000025
【図８Ｃ】
2006073818.tif 000026
【図９】
2006073818.tif 000027
【図１０Ａ】
2006073818.tif 000028
【図１０Ｂ】
2006073818.tif 000029
【図１０Ｃ】
2006073818.tif 000030
【図１０Ｄ】
2006073818.tif 000031
【図１０Ｅ】
2006073818.tif 000032
【図１０Ｆ】
2006073818.tif 000033
【図１０Ｇ】
2006073818.tif 000034
【図１０Ｈ】
2006073818.tif 000035