(57)【要約】  【課題】  撮像素子の読み出し速度が速くなるような場合にあっても、消費電力の増加を抑え、回路規模増大を防止できる映像信号処理回路を提供すること。  【解決手段】  異なった速度で映像信号を出力する撮像素子２００と、撮像素子２００から出力された映像信号の速度変換を行ない一定の出力速度の映像信号を出力する速度変換処理部２０４と、速度変換処理部２０４によって出力された映像信号の画像処理を行なう信号処理回路ユニット２２０と、撮像素子２００に映像信号を出力する出力速度を伝えるとともに、速度変換処理部２０４に前記出力速度を伝える駆動回路２０２とを備えている。【選択図】  図１
2006148313.tif 000002
【特許請求の範囲】
【請求項１】
異なった速度で映像信号を出力する撮像素子と、
前記撮像素子から出力された映像信号の速度変換を行ない一定の出力速度の映像信号を出力する速度変換手段と、
前記速度変換手段によって出力された映像信号の画像処理を行なう画像処理手段と、
前記撮像素子に映像信号を出力する出力速度を伝えるとともに、前記速度変換手段に前記出力速度を伝える駆動手段とを備えたことを特徴とする映像信号処理回路。
【請求項２】
前記撮像素子は、光信号を電気信号に変換して複数の画素に蓄積した画像信号を垂直方向に混合して出力する混合読み出し、および、前記画像信号を画素毎に独立に読み出して出力する独立読み出しがそれぞれ可能なことを特徴とする請求項１に記載の映像信号処理回路。
【請求項３】
前記撮像素子から出力された映像信号のＡ／Ｄ変換を行ない前記速度変換手段に伝えるＡ／Ｄ変換手段を備えたことを特徴とする請求項１に記載の映像信号処理回路。
【請求項４】
前記速度変換手段は、前記映像信号の蓄積および読み出しを行なう速度変換メモリを有することを特徴とする請求項１に記載の映像信号処理回路。
【請求項５】
前記画像処理手段は、前記速度変換手段の出力した速度変換後の映像信号に対して輝度信号を生成する輝度信号処理手段と、
前記速度変換後の映像信号出力に対して色信号を生成する色信号処理手段とを有することを特徴とする請求項１に記載の映像信号処理回路。
【請求項６】
前記速度変換手段の出力した速度変換後の映像信号の蓄積および読み出しを行なう信号処理メモリを有し、前記速度変換後の映像信号若しくは色信号の生成前の前処理および数ラインの同時出力を行なうためのメモリ制御を行なうとともに、前記前処理の結果を前記画像処理手段に伝える前信号処理手段を備えたことを特徴とする請求項１に記載の映像信号処理回路。
【請求項７】
前記前処理は、ホワイトバランス処理、ガンマ補正処理のいずれか、または両方であることを特徴とする請求項１に記載の映像信号処理回路。
【請求項８】
前記駆動手段は、所定の複数のモードのうちいずれかを選択し前記出力の速度を決定することを特徴とする請求項１に記載の映像信号処理回路。
【請求項９】
前記速度変換手段が、前記前信号処理手段の信号処理メモリを速度変換時に前記速度変換メモリと共用する構成を有することを特徴とする請求項１に記載の映像信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像信号処理回路、特に、画素混合の読み出しを行なう撮像素子のように、読み出し速度の異なる所定の複数のモードを有する撮像素子を用いる場合の映像信号処理回路に関するものである。
【背景技術】
【０００２】
近年、固体撮像素子を用いた携帯端末やディジタルカメラでは、高画質化および高機能化が要望され、高画素化が進んでいる。そのため、ＣＭＯＳやＣＣＤ（Charge Coupled Device）等の撮像素子において画素数を数百万以上有する高画素撮像素子が携帯端末やディジタルカメラに搭載されてきている。携帯端末カメラやディジタルカメラの撮像は、静止画モードと動画モードがある。このうち、特に動画モードでの撮像は、得られる画像を動画表示させるために所定の時間間隔で撮像を周期的に行なうことになり、画素の混合を行なうことが可能な撮像素子を用いる場合が多い。
【０００３】
この種の撮像素子としては、例えば特許文献１(特開２００２−１４２１５１号公報)に記載のように、垂直画素の混合を行ない、全ラインの信号を独立で読み出す場合の倍速のレートで画素の読み出しを行なう画素混合読み出しモードをもつ撮像素子がある。また、特許文献２(特開２００２−２０４３９５号公報)に記載のように、更なる撮像素子の高画素化に対し、垂直方向のみでなく水平方向の画素混合も行ない、全画面のイメージを転送するモニターモードをもつ撮像素子が考えられている。
【０００４】
図３は、このような画素混合読み出しの撮像素子を用いた撮像装置の回路構成例を示している。この撮像装置は、レンズ１００、順次読み出し方式の撮像素子１０１、撮像素子を駆動する駆動回路１０２およびＡ／Ｄ変換回路１０３を備え、さらに、信号処理回路１０４、マイコン等の制御回路１０９および撮像装置の撮像時周辺環境における明るさや照度を検出する照度検出回路１１０を具備している。ここで、撮像素子１０１は、全画素読み出しモード（以下、モード１という）と、隣接ラインの画素混合を行ないながら読み出しを行なうモード（以下、モード２という）とで動作し、モード２においてはモード１の倍速で読み出しが実行される。また、信号処理回路１０４は、輝度信号処理回路１０５、色信号処理回路１０６、速度変換処理回路１０７およびエンコーダ回路１０８で構成されている。
【０００５】
動作時には、照度検出回路１１０にて照度を検出し、この照度検出回路１１０の検出結果に基づき、制御回路１０９にて、一定照度以上の場合は撮像素子１０１の読み出しを全画素読み出しモード１とし、一定照度以下の場合は撮像素子１０１の読み出しを隣接ラインの画素混合読み出しモード２とする。また、一定照度以上の場合には、モード１で撮像素子１０１から読み出された映像信号をＡ／Ｄ変換回路１０３にてＡ／Ｄ変換した後、信号処理回路１０４内の輝度信号処理回路１０５にて輝度信号を、色信号処理回路１０６にて色信号をそれぞれ生成し、速度変換をせずにエンコーダ回路１０８より出力フォーマットに合わせて出力する。一方、一定照度以下の場合には、撮像素子１０１から倍速で読み出された映像信号をＡ／Ｄ変換回路１０３にてＡ／Ｄ変換した後、信号処理回路１０４の輝度信号処理回路１０５にて輝度信号を、色信号処理回路１０６にて色信号をそれぞれ生成し、速度変換処理回路１０７にて１／２に速度変換を行なってから、エンコーダ回路１０８より出力フォーマットに合わせて出力する。
【０００６】
このように低照度時には混合読み出し、高照度時には独立読み出しとすることにより、低照度時には高感度化し、高照度時には高解像度化するといったことがなされている。
【特許文献１】特開２００２−１４２１５１号公報
【特許文献２】特開２００２−２０４３９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述のような従来の映像信号処理回路にあっては、低照度時（画素混合モード時）には輝度信号処理回路１０５や色信号処理回路１０６の後で速度変換することになるので、輝度信号処理回路１０５や色信号処理回路１０６等のメインの信号処理回路がすべて倍速で動作することにより、消費電力が大きくなってしまうばかりか、回路規模の増加にもつながってしまうという問題があった。
【０００８】
本発明は、このような従来の問題点を解決するためになされたもので、撮像素子の画素読み出し速度が速くなるような高速モードにあっても、消費電力の増加を抑えることができ、回路規模の増大を防止することができる映像信号処理回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の映像信号処理回路は、上記課題を解決するため、異なった速度で映像信号を出力する撮像素子と、前記撮像素子から出力された映像信号の速度変換を行ない一定の出力速度の映像信号を出力する速度変換手段と、前記速度変換手段によって出力された映像信号の画像処理を行なう画像処理手段と、前記撮像素子に映像信号を出力する出力速度を伝えるとともに、前記速度変換手段に前記出力速度を伝える駆動手段とを備えたものである。
【００１０】
この構成により、駆動手段から伝えられる出力速度に応じて撮像素子からの読み出し速度が異なる複数のモードのいずれかに設定され、撮像素子から出力された映像信号の速度変換が画像処理の前段側で実行されてから、画像処理がなされる。したがって、高速モードのときでも、消費電力が低減されることになる。
【００１１】
本発明の映像信号処理回路においては、前記撮像素子は、光信号を電気信号に変換して複数の画素に蓄積した画像信号を垂直方向に混合して出力する混合読み出し、および、前記画像信号を画素毎に独立に読み出して出力する独立読み出しがそれぞれ可能なものであるのがよい。この構成により、画素混合読出しモードのときでも、この高速モードに対し、速いクロックレートでの輝度信号処理や色信号処理等を行なわずに済む。
【００１２】
前記撮像素子から出力された映像信号のＡ／Ｄ変換を行ない前記速度変換手段に伝えるＡ／Ｄ変換手段を備えるのがよい。また、前記速度変換手段は、前記映像信号の蓄積および読み出しを行なう速度変換メモリを有するのが好ましい。
【００１３】
前記画像処理手段は、前記速度変換手段の出力した速度変換後の映像信号に対して輝度信号を生成する輝度信号処理手段と、前記速度変換後の映像信号出力に対して色信号を生成する色信号処理手段とを有するのがよい。この場合、速いクロックレートでの輝度信号処理や色信号処理を行なわずに済む。
【００１４】
また、前記速度変換手段の出力した速度変換後の映像信号の蓄積および読み出しを行なう信号処理メモリを有し、前記速度変換後の映像信号若しくは色信号の生成前の前処理および数ラインの同時出力を行なうためのメモリ制御を行なうとともに、前記前処理の結果を前記画像処理手段に伝える前信号処理手段を備えたものであるのが好ましい。これにより前信号処理用メモリと速度変換用メモリとを容易に共用することができる。
【００１５】
前記前処理は、ホワイトバランス処理、ガンマ補正処理のいずれか、または両方であってもよい。また、前記駆動手段は、所定の複数のモードのうちいずれかを選択し前記出力の速度を決定するものとすることができる。
【００１６】
また、本発明の信号処理回路は、前記速度変換手段が、前記前信号処理手段の信号処理メモリを速度変換時に前記速度変換メモリと共用する構成を有する構成とすることもできる。
【００１７】
この構成により、信号処理メモリが速度変換メモリにも共用され、回路規模の増大が抑えられることになる。
【発明の効果】
【００１８】
本発明によれば、画素混合読み出し可能な撮像素子でその画素読み出し速度が速くなったような場合、あるいは更に有効画素期間の短縮が生じたような場合にも、消費電力および回路規模の増大を防止することのできる映像信号処理回路を提供することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の好ましい実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１および図２は本発明の実施の形態１の映像信号処理回路を示す図であり、本実施形態の回路の全体の概略構成を図１に示している。
【００２０】
図１において、撮像素子２００は、画素混合読み出しが可能な順次読み出し方式のもので、例えば特許文献１（特開２００２−１４２１５１号公報）に記載のような順次読み出し方式のＣＣＤで構成されている。すなわち、撮像素子２００は、動作モードとして、全ラインの信号を独立に読み出す独立読み出しモードと、垂直方向に隣接するラインの画素を混合して前記独立読み出しモードの倍速で読み出すモードとを持つＣＣＤとなっている。この撮像素子２００から読み出された信号は、Ａ／Ｄ変換回路２０１（Ａ／Ｄ変換手段）でアナログ信号からディジタル信号にＡ／Ｄ変換される。
【００２１】
撮像素子２００は駆動回路２０２（駆動手段）によって駆動されるようになっており、撮像素子２００の水平および垂直の同期信号や撮像素子２００の駆動信号がこの駆動回路２０２により生成される。また、駆動回路２０２は制御回路２０３（制御手段）により制御されるようになっており、制御回路２０３は、例えばマイクロコンピュータ、ＣＰＵ（Central Processing Unit）などで構成されており、撮像素子２００の複数の動作モードである独立読み出しモードと画素混合読み出しモードとの選択並びにその各モードに対応する駆動回路２０２の制御および速度変換処理部２０４の制御（後述するメモリ制御信号生成のための制御レジスタ信号制御等）を実行するようになっている。
【００２２】
Ａ／Ｄ変換回路２０１でＡ／Ｄ変換された映像信号は、速度変換処理部２０４に取り込まれ、所定の条件に従って選択的に速度変換処理を施される。この速度変換処理部２０４には速度変換メモリ２０５が付設されており、この速度変換メモリは速度変換処理部２０４における速度変換処理に際して映像信号の蓄積および読み出しを行なうよう速度変換処理部２０４により制御される。
【００２３】
速度変換処理部２０４から出力された映像信号は、１つの信号処理回路ユニット２２０の一部を構成する前信号処理部２０６でその輝度信号や色信号を生成するための前処理を施される。この前処理は、例えばホワイトバランス処理、ガンマ補正処理、輝度信号や色信号を生成するための映像信号の数ラインを同時に出力するためのメモリ制御処理等である。この前信号処理部２０６には信号処理メモリ２０７が付設されており、数ライン分を蓄積し同時に出力させる処理に際して信号処理メモリ２０７により映像信号の蓄積および読み出しを行なうようになっている。
【００２４】
前処理が済んだ映像信号は、信号処理回路ユニット２２０の一部を構成する輝度信号処理部２０８（輝度信号処理手段）および色信号処理部２０９（色信号処理手段）にそれぞれ入力され、輝度信号処理部２０８で、数ライン分のデータからマトリクス演算による輝度信号が生成され、ゲイン調整、エッジ強調処理などが実行される。また、色信号処理部２０９では、マトリクス演算による色信号の生成、ゲイン調整等が行なわれる。
【００２５】
輝度信号処理部２０８および色信号処理部２０９からそれぞれ出力された映像信号は、エンコーダ部２１０（エンコード手段）において、出力する映像サイズや映像フォーマットにエンコードされた映像信号として出力される。なお、エンコーダ部２１０は、前信号処理部２０６、信号処理メモリ２０７、輝度信号処理部２０８および色信号処理部２０９と共に、全体として１つの信号処理回路ユニット２２０からなる画像処理手段を構成している。
【００２６】
次に、その動作について説明する。
【００２７】
制御回路２０３により独立読み出しモードが選択された場合は、駆動回路２０２により独立読み出しモード時の同期信号と撮像素子駆動信号が生成され、これらの同期信号と撮像素子駆動信号に対応して撮像素子２００から映像信号が出力される。ここで撮像素子２００から出力された映像信号は、Ａ／Ｄ変換回路２０１によってディジタル信号に変換され、速度変換処理部２０４に入力される。
【００２８】
この独立読み出しモード時には、駆動回路２０２から出力された同期信号と制御回路２０３からのレジスタモード信号が速度変換処理部２０４に入力され、Ａ／Ｄ変換回路２０１から出力された映像信号は、速度変換処理部２０４での速度変換のためのメモリ処理を介さずにそのまま速度変換処理部２０４から出力される。このようにして速度変換処理部２０４からそのまま出力された映像信号は、前信号処理部２０６および信号処理メモリ２０７により、ホワイトバランス処理、ガンマ処理、左右反転処理、数ラインの同時化処理等を行ない、同期信号は映像信号の処理遅延分のタイミング調整が行なわれて出力されることになる。
【００２９】
また、前信号処理部２０６から出力された映像信号および同期信号は、輝度信号処理部２０８および色信号処理部２０９にそれぞれ入力され、輝度信号処理部２０８では、マトリクス演算により輝度信号が生成、出力されて、色信号処理部２０９では、マトリクス演算により色信号が生成、出力される。
【００３０】
そして、輝度信号処理部２０８より出力された輝度信号、並びに、色信号処理部２０９より出力された色信号が、エンコーダ部２１０により所定の映像サイズや映像フォーマットにエンコードされて出力される。
【００３１】
一方、制御回路２０３により画素混合読み出しモードが選択された場合は、駆動回路２０２により、画素混合読み出しモード時の同期信号と撮像素子駆動信号とがそれぞれ生成され、これら駆動回路２０２からの同期信号および撮像素子駆動信号に対応して撮像素子２００から映像信号が読み出される。
【００３２】
撮像素子２００から出力された映像信号は、Ａ／Ｄ変換回路２０１によってディジタル信号に変換された後、速度変換処理部２０４に入力される。
【００３３】
この画素混合読み出しモード時には、Ａ／Ｄ変換回路２０１でＡ／Ｄ変換された映像信号Ｓ３００および駆動回路２０２から出力された同期信号Ｓ３０３がそれぞれ速度変換処理部２０４に入力され、速度変換処理部２０４にて、出力する映像信号レートでのメモリのアドレス、ライトイネーブル、リードイネーブル等のメモリ書き込み信号Ｓ３０５が生成され、速度変換メモリ２０５の書き込みおよび読み出しを動作を行ないながら映像信号の速度変換が行なわれる。このとき、前記同期信号Ｓ３０３は、速度変換処理の遅延分タイミング調整を行なって速度変換処理部２０４から出力される。
【００３４】
速度変換処理部２０４より出力された映像信号および同期信号は、独立読み出しモード時と同様の経路および処理を行ない、エンコード処理を行なってエンコーダ部２１０から出力される。
【００３５】
次に、速度変換処理部２０４の一例の構成を基に、その速度変換処理について説明する。
【００３６】
図２は、速度変換処理部２０４のブロック図であり、この図に示すように、速度変換処理部２０４は、メモリ制御信号生成回路３００、同期信号のタイミングを調整するタイミング調整回路３０１、映像信号および同期信号をモードにより切替える信号選択回路３０２を含んで構成されている。メモリ制御信号生成回路３００は、Ａ／Ｄ変換回路２０１の映像信号Ｓ３００および駆動回路２０２からの同期信号Ｓ３０３と、制御回路２０３からのメモリ制御信号生成のための開始および終了位置制御レジスタモード信号Ｓ３０１とをそれぞれ入力して、速度変換メモリ２０５へのメモリ書き込み信号Ｓ３０５を生成する。また、タイミング調整回路３０１は、映像信号Ｓ３００と、制御回路２０３からのレジスタモード信号Ｓ３０１とをそれぞれ入力して、タイミング調整後の調整済みの同期信号Ｓ３０４を出力する。
【００３７】
信号選択回路３０２には、映像信号Ｓ３００と共に、タイミング調整回路３０１からの調整後の同期信号Ｓ３０４と、速度変換メモリ２０５からの映像出力レートで読み出した映像信号データＳ３０２と、駆動回路２０２からの信号Ｓ３０３とがそれぞれ入力されるようになっており、この信号選択回路３０２がこれら入力信号に基づいて、前信号処理部２０６への映像信号および同期信号を出力する（Ｓ３０６）。具体的には、この信号選択回路３０２では、Ａ／Ｄ変換回路２０１から入力される映像信号Ｓ３００と、駆動回路２０２から入力される同期信号Ｓ３０３と、タイミング調整回路３０１で速度変換メモリ２０５のアクセスの分だけタイミング調整された調整済みの同期信号Ｓ３０４と、速度変換メモリ２０５から出力映像信号レートで読み出した映像信号データＳ３０２とを、制御回路２０３からのレジスタモード信号Ｓ３０１に対応し選択して出力する。
【００３８】
動作時には、独立読み出しモードの場合、制御回路２０３からのレジスタモード信号Ｓ３０１により独立読み出しモードとなり、前記映像信号Ｓ３００および同期信号Ｓ３０３が信号選択回路３０２よりそのまま出力される。
【００３９】
一方、画素混合読み出しモードの場合、制御回路２０３からのレジスタモード信号Ｓ３０１により画素混合読み出しモードとなり、メモリ制御信号生成回路３００にて、前記映像信号および同期信号Ｓ３００に基づいて、出力する映像信号レートでのメモリ制御のためのアドレス、ライトイネーブル、リードイネーブル等のメモリ制御信号が生成される。このとき、メモリ制御信号生成のための開始位置および終了位置を制御する制御回路２０３からのレジスタモード信号Ｓ３０１によって、速度変換メモリ２０５へのアクセスの開始および終了位置は自由に設定可能である。
【００４０】
また、タイミング調整回路３０１で速度変換メモリ２０５のアクセスの分だけタイミング調整された同期信号Ｓ３０４と、速度変換メモリ２０５から映像信号の出力レートで読み出された映像信号データＳ３０２とが、信号選択回路３０２によって制御回路２０３からのレジスタモード信号Ｓ３０３に対応して選択され、出力される。
【００４１】
このような本実施形態においては、画素混合読み出し可能な撮像素子２００の画素読み出し速度が速くなった場合にも、撮像素子２００の映像信号をＡ／Ｄ変換後の速度変換処理部２０４にて映像信号の出力レートに速度変換することで、前信号処理や輝度信号処理や色信号処理を速いクロックレートで処理する必要が無くなることになり、消費電力の増大と回路規模の増大を抑えることができる。
【００４２】
すなわち、速度変換処理が輝度信号処理や色処理の前段側で実行され、映像信号処理回路が画素混合モードのような高速読み出しモードのときでも、速いクロックレートでの輝度信号処理や色信号処理を行なわずに済むから、消費電力が低減されることになり、回路規模の増大を招来することもない。
【００４３】
なお、本実施形態においては、Ａ／Ｄ変換回路２０１の直後に速度変換処理部２０４を設けたが、速度変換処理部２０４を前信号処理部２０６に一体化して設け、左右反転処理等のメモリを使う処理と同時に行なうことも可能である。このようにすれば、速度変換処理部２０４が、その速度変換時に、前信号処理部２０６の信号処理メモリ２０７を、速度変換メモリ２０５と共に使用するように、すなわち、速度変換処理用のメモリと共用するように構成することができる。したがって、信号処理メモリ２０７や速度変換メモリ２０５のメモリ容量をも抑えることができ、回路規模の増大が更に有効に抑えられるとともにコスト低減を図ることができる。
【００４４】
また、本実施の形態では、撮像素子の出力として混合読み出しと独立読み出しの２種類の速度があるものを用いているが、３種類以上の速度があるものについても本発明が有効であることは言うまでもない。
【産業上の利用可能性】
【００４５】
以上説明したように、本発明は、画素混合読み出しが可能な撮像素子を用いた場合の映像信号処理回路において、撮像素子の画素読み出し速度が速くなったとき、あるいは更に、有効画素期間の短縮が生じたときにも、消費電力および回路規模の増大を防止することができるという効果を奏するものであり、特に、画素混合の読み出しを行なう撮像素子のように、読み出し速度の異なる所定の複数のモードを有する撮像素子を用いる場合の映像信号処理回路等の用途に有用である。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態１に係る映像信号処理回路のブロック図
【図２】本発明の実施の形態１に係る映像信号処理回路の速度変換処理部の回路ブロック図
【図３】従来の撮像装置の構成を示すブロック図
【符号の説明】
【００４７】
２００  撮像素子
２０１  Ａ／Ｄ変換回路（Ａ／Ｄ変換手段）
２０２  駆動回路（駆動手段）
２０３  制御回路（制御手段）
２０４  速度変換処理部（速度変換手段）
２０５  速度変換メモリ
２０６  前信号処理部（前信号処理手段）
２０７  信号処理メモリ
２０８  輝度信号処理部（輝度信号処理手段）
２０９  色信号処理部（色信号処理手段）
２１０  エンコーダ部
２２０  信号処理回路ユニット（画像処理手段）
Ｓ３００  映像信号（入力）
Ｓ３０１  レジスタモード信号
Ｓ３０２  映像信号データ
Ｓ３０３  同期信号
Ｓ３０４  調整後の同期信号
Ｓ３０５  メモリ書き込み信号
Ｓ３０６  映像信号および同期信号（出力）
【図１】
2006148313.tif 000003
【図２】
2006148313.tif 000004
【図３】
2006148313.tif 000005