(57)【要約】【課題】隣接するコンデンサ素子間の間隔を狭くして全体構造の小型化を図る場合であっても、外部電極に付着される半田同士の短絡を有効に防止することができる、実装性に優れた表面実装型多連コンデンサを提供する。【解決手段】多数の誘電体層を積層して直方体状の積層体を形成するとともに、該積層体の内部で、隣接する誘電体層間に内部電極を１個ずつ交互に介在させてなるｎ個（ｎは２以上の自然数）のコンデンサ素子を誘電体層の積層方向に一列状に配設し、前記積層体の両主面に、各コンデンサ素子と対応させて、前記内部電極と電気的に接続される外部電極を被着・形成した表面実装型多連コンデンサであって、前記コンデンサ素子は、一主面側の外部電極と他主面側の外部電極とが少なくとも１個の共通する内部電極に接続されているとともに、一主面側の外部電極及び他主面側の外部電極の少なくとも一方が隣接するコンデンサ素子の外部電極と離間するようにして、対応するコンデンサ素子の配設領域に部分的に形成されている。【選択図】図１
2006066443.tif 000002
【特許請求の範囲】
【請求項１】
多数の誘電体層を積層して直方体状の積層体を形成するとともに、該積層体の内部で、隣接する誘電体層間に内部電極を１個ずつ交互に介在させてなるｎ個（ｎは２以上の自然数）のコンデンサ素子を誘電体層の積層方向に一列状に配設し、前記積層体の両主面に、各コンデンサ素子と対応させて、前記内部電極と電気的に接続される外部電極を被着・形成した表面実装型多連コンデンサであって、
前記コンデンサ素子は、一主面側の外部電極と他主面側の外部電極とが少なくとも１個の共通する内部電極に接続されているとともに、一主面側の外部電極及び他主面側の外部電極の少なくとも一方が隣接するコンデンサ素子の外部電極と離間するようにして、対応するコンデンサ素子の配設領域に部分的に形成されていることを特徴とする表面実装型多連コンデンサ。
【請求項２】
前記ｎ個のコンデンサ素子は、隣接するコンデンサ素子の外部電極間の距離が隣接するコンデンサ素子の内部電極間の最短距離より大きく設定されていることを特徴とする請求項１に記載の表面実装型多連コンデンサ。
【請求項３】
前記外部電極が、対応する内部電極の外周部を起点として前記積層体の表面に金属材料を析出させるとともに、該析出した金属材料を相互に連結した無電解めっき膜から成ることを特徴とする請求項１または請求項２に記載の表面実装型多連コンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マザーボード等の外部配線基板上に表面実装された上、携帯電話機等の各種電子機器に組み込まれる表面実装型多連コンデンサに関するものである。
【背景技術】
【０００２】
従来より、各種電子機器に組み込まれる電子部品として、内部に複数個のコンデンサ素子を備えた表面実装型の多連コンデンサが用いられている。
【０００３】
かかる従来の多連コンデンサとしては、例えば図１４に示す如く、チタン酸バリウム等から成る多数の誘電体層２２を積層してなる積層体２１の内部に、複数個のコンデンサ素子２４ａ，２４ｂ，２４ｃを配設するとともに、積層体２１の側面に各コンデンサ素子２４ａ，２４ｂ，２４ｃと対応する一対の外部電極２５を被着させた構造を有している（例えば、特許文献１参照。）。
【０００４】
上述した従来の多連コンデンサのコンデンサ素子２４ａ，２４ｂ，２４ｃは、複数個の誘電体層２２とこれら誘電体層間２２‐２２に介在されている内部電極２３ａ、２３ｂ、２３ｃとで構成されており、これら全ての内部電極を積層体２１の下面や側面において、コンデンサ素子毎に、対応する一対の外部電極２５のいずれか一方と電気的に接続させている。
【０００５】
このような従来の多連コンデンサは、一対の外部電極２５を介して各コンデンサ素子２４ａ，２４ｂ，２４ｃの内部電極間に所定の電圧を印加し、各コンデンサ素子２４ａ，２４ｂ，２４ｃの内部電極間に配されている誘電体層２２に所定の静電容量を形成することによって多連コンデンサとして機能する。
【０００６】
尚、上述した従来の多連コンデンサは、マザーボード等の外部配線基板上に従来周知の半田付け等によって表面実装されるようになっている。具体的には、上述した多連コンデンサを、外部電極２５と外部配線基板の対応する接続パッドとの間にクリーム半田等が介在されるようにして外部配線基板上に載置させた後、クレーム半田を高温で加熱・溶融させて多連コンデンサの外部電極２５を外部配線基板の接続パッドに半田接合させることによって多連コンデンサの実装が行われる。
【特許文献１】特開平１１−１６７７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述した従来の多連コンデンサにおいては、各コンデンサ素子の全ての内部電極が積層体の下面や側面等で対応する外部電極と電気的に接続されていることから、隣接するコンデンサ素子間の間隔を狭くして全体構造の小型化を図った場合、隣接する外部電極間の間隔も狭くなってしまう。その場合、多連コンデンサを半田付けによってマザーボード等の外部電気回路上に実装した際に、外部電極と外部配線基板の接続パッドとを接合する半田が隣の半田と接触して短絡を起こすことがあり、実装不良を招く欠点が誘発される。
【０００８】
本発明は上記欠点に鑑み案出されたものであり、その目的は、隣接するコンデンサ素子間の間隔を狭くして全体構造の小型化を図る場合であっても、外部電極に付着される半田同士の短絡を有効に防止することができる、実装性に優れた表面実装型多連コンデンサを提供することにある。
【課題を解決するための手段】
【０００９】
本発明の表面実装型多連コンデンサは、多数の誘電体層を積層して直方体状の積層体を形成するとともに、該積層体の内部で、隣接する誘電体層間に内部電極を１個ずつ交互に介在させてなるｎ個（ｎは２以上の自然数）のコンデンサ素子を誘電体層の積層方向に一列状に配設し、前記積層体の両主面に、各コンデンサ素子と対応させて、前記内部電極と電気的に接続される外部電極を被着・形成した表面実装型多連コンデンサであって、前記コンデンサ素子は、一主面側の外部電極と他主面側の外部電極とが少なくとも１個の共通する内部電極に接続されているとともに、一主面側の外部電極及び他主面側の外部電極の少なくとも一方が隣接するコンデンサ素子の外部電極と離間するようにして、対応するコンデンサ素子の配設領域に部分的に形成されていることを特徴とするものである。
【００１０】
また本発明の表面実装型多連コンデンサは、前記ｎ個のコンデンサ素子は、隣接するコンデンサ素子の外部電極間の距離が隣接するコンデンサ素子の内部電極間の最短距離より大きく設定されていることを特徴とするものである。
【００１１】
更に本発明の表面実装型多連コンデンサは、前記外部電極が、対応する内部電極の外周部を起点として前記積層体の表面に金属材料を析出させるとともに、該析出した金属材料を相互に連結した無電解めっき膜から成ることを特徴とするものである。
【発明の効果】
【００１２】
本発明の表面実装型多連コンデンサによれば、一主面側の外部電極及び他主面側の外部電極の少なくとも一方が隣接するコンデンサ素子の外部電極と離間するようにして、対応するコンデンサ素子の配設領域に部分的に形成されていることから、隣接するコンデンサ素子間の間隔を狭くして全体構造の小型化を図る場合であっても、隣接する外部電極間には各コンデンサ素子の両端域に相当する広い間隔を確保することができる。従って、表面実装型多連コンデンサを半田付けによってマザーボード等の外部電気回路上に実装する際、外部電極と外部配線基板の接続パッドとを接合する半田が隣の半田と接触することによる短絡の発生が有効に防止されるようになる。
【００１３】
また本発明の実装型多連コンデンサによれば、前記外部電極が、対応する内部電極の外周部を起点として前記積層体の表面に金属材料を析出させるとともに、該析出した金属材料を相互に連結した無電解めっき膜から成ることから、内部電極の外周部を部分的に露出させておいた積層体を無電解めっき用のめっき液に所定時間浸漬しておくだけの簡単な加工によって外部電極を形成することができ、表面実装型多連コンデンサの生産性向上に供することも可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を添付図面に基づいて詳細に説明する。
【００１５】
（第１の実施形態）
図１は本発明の第１の実施形態に係る表面実装型多連コンデンサの外観斜視図、図２（ａ）は図１の表面実装型多連コンデンサを上方からみた平面図、図２（ｂ）は図１の表面実装型多連コンデンサを下方からみた平面図、図３（ａ）は図１の表面実装型多連コンデンサのＡ部の誘電体層を示す平面図、図３（ｂ）は図１の表面実装型多連コンデンサのＢ部の誘電体層を示す平面図であり、同図に示す表面実装型多連コンデンサは、内部に内部電極３，４を有したｎ個（ｎは２以上の自然数）のコンデンサ素子２ａ，２ｂから成る積層体２の両主面（実装面及び該実装面と平行な面）に外部電極５ａ，５ａ’，５ｂ，５ｂ’，６ａ，６ａ’，６ｂ，６ｂ’を被着させた構造を有している。尚、第１の実施形態においてはコンデンサ素子の個数ｎを「２」に設定した例について説明するものとする。
【００１６】
積層体１は、多数の誘電体層２を積層することにより形成されており、ｎ個のコンデンサ素子１ａ，１ｂは誘電体層２の積層方向に一列状に配設され、これらコンデンサ素子１ａ，１ｂの形成領域には隣接する誘電体層間に内部電極３，４が介在されている。
【００１７】
誘電体層２は、例えば、チタン酸バリウム、チタン酸カルシウム、チタン酸ストロンチウム等を主成分とする誘電体材料によって１層あたり１μm〜３μmの厚みに形成されており、かかる誘電体層２を、表面実装型多連コンデンサの実装面と平行な方向に、例えば２０層〜２０００層だけ積層することによって積層体１が形成される。
【００１８】
このような誘電体層２は、例えば、チタン酸バリウムを主成分とする誘電体材料から成る場合、チタン酸バリウムの粉末に適当な有機溶剤、ガラスフリット、有機バインダ等を添加・混合して泥漿状になすとともに、これを従来周知のドクターブレード法等によって所定形状、所定厚みのセラミックグリーンシートと成し、しかる後、得られたセラミックグリーンシートを従来周知のグリーンシート積層法等にて所定の枚数だけ積層・圧着させることによりセラミックグリーンシートから成る積層素体を形成し、最後にこの積層素体を、例えば１１００℃〜１４００℃の温度で焼成することによって製作される。
【００１９】
積層体１の内部で、各コンデンサ素子１ａ，１ｂの形成領域に配設されている多数の内部電極３，４は、間に誘電体層２を介して１個ずつ交互に配置されて構成されており、内部電極３と内部電極４との間に電圧が印加されると、両者の対向領域で所定の静電容量が発生するようになっている。
【００２０】
このような内部電極３，４は、例えば、ニッケル、銅、ニッケル／銅、銀／パラジウム等の金属を主成分とする導体材料によって、例えば０．５μm〜８．０μmの厚みに形成されており、積層体１の形成に際して用いられるセラミックグリーンシートの主面に、上述した金属材料の粉末に適当な有機溶剤、ガラスフリット、有機バインダ等を添加・混合して得た導体ペーストを従来周知のスクリーン印刷等によって所定パターンに塗布する方法、或いは、所定パターンのメッキ膜を被着・転写させる方法により形成される。
【００２１】
積層体１の両主面に被着されている外部電極５ａ，５ａ’，５ｂ，５ｂ’，６ａ，６ａ’，６ｂ，６ｂ’は、対応するコンデンサ素子の配設領域に部分的に形成されており、内部電極３，４の外周部のうち積層体１の表面に露出した部位に共通接続されている。また、各外部電極は、積層体１の両主面のうちどちらか一方の主面を実装面とし、表面実装型多連コンデンサをマザーボード等の外部配線基板上に実装する際、外部配線基板の接続パッドに半田等を介して電気的に接続される外部接続用の端子として機能するものである。
【００２２】
また第１の実施形態の表面実装型多連コンデンサは、コンデンサ素子１ａ，１ｂは、隣接するコンデンサ素子の外部電極間の距離が隣接するコンデンサ素子の内部電極間の最短距離より大きく設定されている。
【００２３】
更に第１の実施形態において各外部電極は、隣接する側面にも一部回り込んで形成されているが、積層体１の側面で２つに分離しているので、実装する際には半田が這い上がる量が少なくなり、外部電極が半田から受ける引っ張り応力は、一方の外部電極と他方の外部電極との間に大きな差が生じなくなる。従って、一方の外部電極に這い上がった半田がちぎれて他方の外部電極だけが外部配線基板の接続パッドに接続してしまう、いわゆる“チップ立ち”現象が起こりにくくなる。また、各外部電極の側面に回り込んだ部分は、実装面からの高さを積層体１の高さの３分の１程度にしておくことが好ましい。尚、各外部電極は、側面に回り込まないように形成しても構わない。
【００２４】
このような各外部電極は、ニッケル、銅等の金属を主成分とする導体材料によって、例えば、２μm〜２０μmの厚みに形成されており、従来周知の無電解めっき法、具体的には、積層体１の表面に各内部電極３，４の外周部を起点として金属を析出させるとともに、これらの析出物同士を相互に連結させることによって形成される。この場合、内部電極３，４の外周部を部分的に露出させておいた積層体１を無電解めっき用のめっき液に所定時間浸漬しておくだけの簡単な加工によって各外部電極を所望するパターンに形成することができ、表面実装型多連コンデンサの生産性向上に供することが可能である。
【００２５】
尚、各外部電極は、上記無電解めっき法で形成する場合、析出物同士を相互に連結させるためには内部電極３，４の間隔が狭いほど短時間で形成されやすくなる。第１の実施形態のように内部電極３，４を誘電体層一層毎に交互に配設する場合には、連結する内部電極３，４の間隔は誘電体層２の２層分に相当するため、誘電体層２の厚みは８μｍ以下に設定するのが好ましい。
【００２６】
そして第１の実施形態の表面実装型多連コンデンサは、コンデンサ素子１ｂの一主面側の外部電極５ｂ，６ｂは、コンデンサ素子１ａの一主面側の外部電極５ａ，５ａと離間し、コンデンサ素子１ａの他主面側の外部電極５ａ’，６ａ’は、コンデンサ素子１ｂの他主面側の外部電極５ｂ’，６ｂ’と離間した構造を有している。尚、第１の実施形態において、外部電極５ａ，５ｂ’，６ａ，６ｂ’は、それぞれ形成されて主面でコンデンサ素子の配設領域の略全域にわたって形成されている。
【００２７】
このような第１の実施形態の表面実装型多連コンデンサによれば、一主面側の外部電極及び他主面側の外部電極の少なくとも一方が隣接するコンデンサ素子の外部電極と離間するようにして、対応するコンデンサ素子の配設領域に部分的に形成されていることから、隣接するコンデンサ素子間の間隔を狭くして全体構造の小型化を図る場合であっても、隣接する外部電極間には各コンデンサ素子の両端域に相当する広い間隔を確保することができる。従って、表面実装型多連コンデンサを半田付けによってマザーボード等の外部電気回路上に実装する際、外部電極と外部配線基板の接続パッドとを接合する半田が隣の半田と接触することによる短絡の発生が有効に防止されるようになる。
【００２８】
尚、各コンデンサ素子は、一主面側の外部電極と他主面側の外部電極とが少なくとも１個の共通する内部電極に接続されているので、一主面側の外部電極は他主面側の外部電極に接続される内部電極にも間接的に接続されることとなり、コンデンサ素子に形成される外部電極は対応する内部電極すべてと電気的に接続されたものとなっている。
【００２９】
かくして上述した表面実装型多連コンデンサは、従来周知の半田付け等によって一度の実装で複数のコンデンサ素子をマザーボード等の外部配線基板上に搭載されるようになっており、個々のコンデンサ素子１ａ，１ｂに対応する外部電極５ａ，５ａ’，５ｂ，５ｂ’，６ａ，６ａ’，６ｂ，６ｂ’を介して所定の電圧を印加し、複数個の静電容量を形成することによって表面実装型多連コンデンサとして機能することとなる。
【００３０】
（第２の実施形態）
次に本発明の第２の実施形態に係る表面実装型多連コンデンサについて図４〜図６を用いて説明する。尚、これらの実施形態においては前述した実施形態と異なる点についてのみ説明し、同様の構成要素については重複する説明を省略するものとする。
【００３１】
図４は本発明の第２の実施形態に係る表面実装型多連コンデンサの外観斜視図、図５（ａ）は図４の表面実装型多連コンデンサを上方からみた平面図、図５（ｂ）は図４の表面実装型多連コンデンサを下方からみた平面図、図６（ａ）は図４の表面実装型多連コンデンサのＡ部の誘電体層を示す平面図、図６（ｂ）は図４の表面実装型多連コンデンサのＢ部の誘電体層を示す平面図である。
【００３２】
第２の実施形態において、コンデンサ素子の主面に形成された一対の外部電極は、一方がコンデンサ素子の配設領域の略全域にわたって形成されるとともに、他方が隣接するコンデンサ素子の同一主面側の外部電極と離間した構造となっている。また、内部電極においても、Ｂ部で内部電極３が一主面側の外部電極５ａと接続しているのに対し、内部電極４は他主面側の外部電極６ａ’と接続した構造となっている。
【００３３】
このような表面実装型多連コンデンサであれば、面積が広く形成された電極間の距離が遠ざかることにより、外部配線基板上に実装したときに熱膨張収縮の応力を緩和させる効果がある。
【００３４】
（第３の実施形態）
次に本発明の第３の実施形態に係る表面実装型多連コンデンサについて図７〜図９を用いて説明する。尚、前述した実施形態と異なる点についてのみ説明し、同様の構成要素については重複する説明を省略するものとする。
【００３５】
図７は本発明の第３の実施形態に係る表面実装型多連コンデンサの外観斜視図、図８（ａ）は図７の表面実装型多連コンデンサを上方からみた平面図、図８（ｂ）は図７の表面実装型多連コンデンサを下方からみた平面図、図９（ａ）は図７の表面実装型多連コンデンサのＡ部の誘電体層を示す平面図、図９（ｂ）は図７の表面実装型多連コンデンサのＢ部の誘電体層を示す平面図、図９（ｃ）は図７の表面実装型多連コンデンサのＣ部の誘電体層を示す平面図である。
【００３６】
第３の実施形態において、コンデンサ素子の主面に形成された外部電極は、両主面ともにコンデンサ素子の配設領域に部分的に形成されており、また、コンデンサ素子の中央域であるＢ部で共通する内部電極３，４に接続されている。
【００３７】
このような表面実装型多連コンデンサであれば、特にコンデンサ素子を３個以上配設する場合において、隣接するコンデンサ素子同士の外部電極の間隔を全体的に広くとれ、電極間の短絡をより少なくすることができる。
【００３８】
（第４の実施形態）
次に本発明の第４の実施形態に係る表面実装型多連コンデンサについて図１０〜図１２を用いて説明する。尚、前述した実施形態と異なる点についてのみ説明し、同様の構成要素については重複する説明を省略するものとする。
【００３９】
図１０は本発明の第４の実施形態に係る表面実装型多連コンデンサの外観斜視図、図１１（ａ）は図１０の表面実装型多連コンデンサを上方からみた平面図、図１１（ｂ）は図１０の表面実装型多連コンデンサを下方からみた平面図、図１２（ａ）は図１０の表面実装型多連コンデンサのＡ部の誘電体層を示す平面図、図１２（ｂ）は図１０の表面実装型多連コンデンサのＢ部の誘電体層を示す平面図、図１２（ｃ）は図１０の表面実装型多連コンデンサのＣ部の誘電体層を示す平面図である。
【００４０】
第４の実施形態において、コンデンサ素子の主面に形成された一対の外部電極は、一方が隣接するコンデンサ素子に近接し、他方が離間した構造となっている。
【００４１】
このような表面実装型多連コンデンサであれば、特にコンデンサ素子を３個以上配設する場合において、隣接するコンデンサ素子同士の外部電極の間隔を全体的に広くとることができるので、外部配線基板上に実装したときに熱膨張収縮の応力を緩和させるとともに、コンデンサ素子を３個以上配設する場合においても電極間の短絡をより少なくすることができる。
【００４２】
尚、本発明は上述した第１〜第４の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
【００４３】
例えば、一主面側の外部電極と他主面側の外部電極とが、同一の側面側で共通する内部電極に接続されているが、図１３に示すように異なる側面側で共通する内部電極に接続されていても構わない。
【００４４】
またこの場合、側面に形成される外部電極の回り込んだ部分は、互いの電位が異なるので、半田が這い上がって短絡するのを防ぐため、外部電極の回り込んだ部分の間に絶縁層を形成しておくことが望ましい。
【００４５】
また上述した実施形態において、内部電極３，４中に誘電体層２を形成している誘電体材料を添加・混合させておくようにしても良い。
【００４６】
更に上述した実施形態においては外部電極を無電解めっき膜により形成するようにしたが、これに代えて、導体ペーストの塗布等によって形成するようにしても構わない。
【００４７】
また更に上述した実施形態においては、積層体１の内部に設けられるコンデンサ素子の個数ｎを「２」に設定した例について説明するようにしたが、コンデンサ素子の個数ｎは２以上の自然数であればいくつであっても良い。
【００４８】
更にまた上述した実施形態の表面実装型多連コンデンサを、いわゆる‘複数個取り’の手法を採用し、大型積層体より切り出して形成しても良いことは言うまでもない。
【００４９】
また更に上述した実施形態においては、内部電極を誘電体層一層毎に交互に配設しているが、これに限定するものではない。このとき内部電極は、介在する間隔が広く成りすぎる場合であっても、静電容量等の影響のないダミーの内部電極を、連結する内部電極の間に形成・露出しておくことにより、無電解めっき法等で形成した外部電極及び連結導体によって電気的に接続することが容易となる。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１の実施形態に係る表面実装型多連コンデンサの外観斜視図である。
【図２】（ａ）は図１の表面実装型多連コンデンサを上方からみた平面図、（ｂ）は図１の表面実装型多連コンデンサを下方からみた平面図である。
【図３】（ａ）は図１の表面実装型多連コンデンサのＡ部の誘電体層を示す平面図、（ｂ）は図１の表面実装型多連コンデンサのＢ部の誘電体層を示す平面図である。
【図４】本発明の第２の実施形態に係る表面実装型多連コンデンサの外観斜視図である。
【図５】（ａ）は図４の表面実装型多連コンデンサを上方からみた平面図、（ｂ）は図４の表面実装型多連コンデンサを下方からみた平面図である。
【図６】（ａ）は図４の表面実装型多連コンデンサのＡ部の誘電体層を示す平面図、（ｂ）は図４の表面実装型多連コンデンサのＢ部の誘電体層を示す平面図である。
【図７】本発明の第３の実施形態に係る表面実装型多連コンデンサの外観斜視図である。
【図８】（ａ）は図７の表面実装型多連コンデンサを上方からみた平面図、（ｂ）は図７の表面実装型多連コンデンサを下方からみた平面図である。
【図９】（ａ）は図７の表面実装型多連コンデンサのＡ部の誘電体層を示す平面図、（ｂ）は図７の表面実装型多連コンデンサのＢ部の誘電体層を示す平面図、（ｃ）は図７の表面実装型多連コンデンサのＣ部の誘電体層を示す平面図である。
【図１０】本発明の第４の実施形態に係る表面実装型多連コンデンサの外観斜視図である。
【図１１】（ａ）は図１０の表面実装型多連コンデンサを上方からみた平面図、（ｂ）は図１０の表面実装型多連コンデンサを下方からみた平面図である。
【図１２】（ａ）は図１０の表面実装型多連コンデンサのＡ部の誘電体層を示す平面図、（ｂ）は図１０の表面実装型多連コンデンサのＢ部の誘電体層を示す平面図、（ｃ）は図１０の表面実装型多連コンデンサのＣ部の誘電体層を示す平面図である。
【図１３】本発明の他の実施形態に係る表面実装型多連コンデンサの誘電体層を示す図である。
【図１４】（ａ）は従来の多連コンデンサの外観斜視図、（ｂ）は（ａ）の分解斜視図である。
【符号の説明】
【００５１】
１・・・積層体
１ａ、１ｂ・・・コンデンサ素子
２・・・誘電体層
３、４・・・内部電極
５ａ，５ａ’，５ｂ，５ｂ’，６ａ，６ａ’，６ｂ，６ｂ’・・・外部電極
【図１】
2006066443.tif 000003
【図２】
2006066443.tif 000004
【図３】
2006066443.tif 000005
【図４】
2006066443.tif 000006
【図５】
2006066443.tif 000007
【図６】
2006066443.tif 000008
【図７】
2006066443.tif 000009
【図８】
2006066443.tif 000010
【図９】
2006066443.tif 000011
【図１０】
2006066443.tif 000012
【図１１】
2006066443.tif 000013
【図１２】
2006066443.tif 000014
【図１３】
2006066443.tif 000015
【図１４】
2006066443.tif 000016