(57)【要約】【課題】  下面にのみ電極を有する表面実装型電子部品を大量に少ない工数で製造する。【解決手段】  基板１２に有底の溝１４を所定の間隔をおいてほぼ平行に複数形成し、  各溝１４に導電体１６を埋め込み、各溝１４の方向に沿って及び各溝１４にほぼ直交する方向に沿って基板１２を切断する。【選択図】        図１
2006140254.tif 000002
【特許請求の範囲】
【請求項１】
基板に有底の凹所を所定の間隔をおいてほぼ平行に複数形成する過程と、
前記各凹所に導電体を埋め込む過程と、
前記各凹所の方向に沿って及び各凹所にほぼ直交する方向に沿って前記基板を切断する過程とを、
具備する表面実装型電子部品の電極形成方法。
【請求項２】
請求項１記載の表面実装型電子部品の電極形成方法において、前記各凹所が連続した溝であることを特徴とする表面実装型電子部品の電極形成方法。
【請求項３】
請求項１記載の表面実装型電子部品の電極形成方法において、前記凹所を前記基板にマトリックス状に形成する表面実装型電子部品の電極形成方法。
【請求項４】
請求項１記載の表面実装型電子部品の電極形成方法において、前記凹所間に電子部品を形成する表面実装型電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面実装型電子部品、特にその電極形成方法に関する。
【背景技術】
【０００２】
従来、表面実装型電子部品の製造方法としては、例えば特許文献１に開示されているようなものがある。この技術では、電子素子を１単位ずつ縦横に形成したマザー基板を製作し、このマザー基板に一単位の電子素子の両端部に沿って基板の表裏方向に貫通したスリットを形成し、これらスリットの両縁に沿って各電子素子の外部電極を形成し、マザー基板をスリットと直交する方向に切断し、一単位ずつの電子素子に分離するものである。
【０００３】
【特許文献１】特開平７−２４５２２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述した技術では、電子素子の両端にその上面及び下面及びこれらの間を端面とを有する側面形状がコ字状の外部電極を形成することができる。近年、電子部品の下面にのみ電極を有するタイプの表面実装型電子部品がある。このようなタイプの表面実装型電子部品の製造には、特許文献１の技術は適用不可能である。
【０００５】
本発明は、電子部品の下面にのみ電極を有するタイプの表面実装型電子部品用の電極を一括して大量に製造することができる製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様では、まず、基板に有底のスリットを所定の間隔をおいてほぼ平行に複数形成する。焼成前の基板にスリットを形成することもできるし、焼成済みの基板に各スリットを形成することもできる。各スリットに導電体が埋め込まれる。この導電体は、例えば電極のベースとして形成することができる、導電体としては、銀、銀パラジウム、タングステン、モリブデンを使用することができる。これら導電体の間に電子部品を形成することができる。各スリットの方向に沿って及び各スリットにほぼ直交する方向に沿って前記基板を切断する。
【発明の効果】
【０００７】
以上のように、本発明によれば、下面にのみ電極を有する表面実装型電子部品を大量に少ない工数で製造することができ、コストも低減することができる。
【発明を実施するための最良の形態】
【０００８】
本発明の第１の実施形態は、表面実装型電子部品、例えば図１（ｅ）に示すような表面実装型の超小型薄膜ヒューズ２を製造するものである。このヒューズ２は、概略直方体状の本体４の下面の両端に、電極６、８を有するものである。これら電極６、８は、本体４の短縁全域に沿って形成されている。しかし、本体４の両端面全域及び上面にまでは形成されていない。本体４の上面側には可溶体１０が形成され、この可溶体１０は、適切な方法で電極６、８に電気的に接続されている。
【０００９】
この薄膜ヒューズ２を製造するために、この実施の形態では、図１（ａ）に示すような基板１２を準備する。この基板１２は、例えば未焼成のセラミック基板である。この基板１２に同図（ｂ）に示すように、所定の間隔、例えば可溶体１０の長さ寸法よりも若干長い間隔をあけて、複数本の凹所、例えば溝１４を平行に形成する。これら溝１４は、図２に示すように一方の面から反対側の面の途中まで形成された有底のもので、これら溝１４は基板１２の一方の端から他方の端まで連続した長手のものである。
【００１０】
同図（ｃ）に示すように、これら溝１４に導体１６を埋め込む。この導体１６は、例えば銀、銀パラジウム、タングステン、モリブデン等である。この導体１６の埋め込み後に、基板１２を焼成する。
【００１１】
焼成後に、同図（ｄ）に示すように各溝１４の中央及び各溝１４に対してほぼ垂直に所定の間隔をおいて基板１２を切断する。これによって、電極６、８の下地を有する本体４が大量に同時に形成される。この後、下地部分を基に電極６、８、さらに、本体４の上面側に可溶体１０を形成し、可溶体１０を電極６、８に接続して、表面実装型の薄膜ヒューズ２を形成する。なお、同図（ｃ）の段階で、溝１４が形成されている面と反対側の面に可溶体１０をそれぞれ形成し、その後に同図（ｄ）に示すように基板１２を切断することもできる。
【００１２】
第２の実施の形態も、図３（ｄ）に示すよう表面実装型の超小型薄膜ヒューズ２ａを製造するものである。このヒューズ２ａは、概略直方体状の本体４の下面の両端の中央に、電極６ａ、８ａを有するものである。他は第１の実施の形態と同様に構成されている。
【００１３】
この薄膜ヒューズ２ａを形成するために、同図（ａ）に示すように、焼成済みのセラミック基板１２ａに、マトリックス状に、即ち縦方向及び横方向に間隔をあけて凹所、例えば直方体状の短溝１４ａを形成する。これは、例えばサンドブラストによって形成することができ、第１の実施の形態の溝１４と同様に有底のものである。同図（ｂ）に示すように、これら短溝１４ａに導電性ペースト１６ａを充填し、導電体を構成する。その後に、同図（ｃ）に示すように、各短溝１４ａを通過するように縦横に基板１２ａを切断し、電極６ａ、８ａの下地を有する本体４ａが大量に同時に形成される。この後、下地部分を基に電極６ａ、８ａ、さらに、本体４ａの上面側に可溶体１０を形成し、可溶体１０を電極６ａ、８ａに接続して、表面実装型の薄膜ヒューズ２ａを形成する。なお、同図（ｂ）の段階で、短溝１４ａが形成されている面と反対側の面に可溶体１０をそれぞれ形成し、その後に同図（ｃ）に示すように基板１２を切断することもできる。
【００１４】
第１の実施の形態では未焼成の基板１２に溝１４を形成したが、焼成済みの基板に溝１４を、例えばダイシングによって一定ピッチの複数の溝１４を形成し、これら溝１４に導体を埋め込んでもよい。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の形態による表面実装型電子部品の製造方法の各過程を示す図である。
【図２】図１の製造方法において形成される基板上の溝を示す図である。
【図３】本発明の第２の実施形態による表面実装型電子部品の製造方法の各過程を示す図である。
【符号の説明】
【００１６】
２ ２ａ  薄膜ヒューズ
４  ４ａ  本体
６  ６ａ  ８  ８ａ  電極
１０  可溶体
１２  １２ａ  基板
１４  １４ａ  溝（凹所）
１６  １６ａ  導体
【図１】
2006140254.tif 000003
【図２】
2006140254.tif 000004
【図３】
2006140254.tif 000005