(57)【要約】【課題】界面の急峻性等の品質に優れたＩｎＧａＮチャネルまたは、高いバンドオフセットを持つバリア層を用いた窒化物半導体ＨＦＥＴ構造の作製を可能とする、およびＨＦＥＴ構造の作製の再現性を向上する。【解決手段】窒化物半導体薄膜上に、ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）層を有し、その上に窒化物半導体中間層を有し、その上にＡｌＮ層を有する窒化物半導体素子構造とする。窒化物半導体薄膜上に、ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）層を有し、その上にＡｌＮ層を有する窒化物半導体素子構造とする。  ＩｎｘＧａ１−ｘＮ層は組成の異なる多層膜とする。  窒化物半導体中間層は、ＧａＮ、もしくはＡｌＮ、もしくはＡｌｘＧａ１−ｘＮ、もしくはそれらの多層膜である窒化物半導体素子構造とする。【選択図】図１
2006032524.tif 000002
【特許請求の範囲】
【請求項１】
窒化物半導体薄膜上に、ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）層を有し、その上に窒化物半導体中間層を有し、その上にＡｌＮ層を有することを特徴とする窒化物半導体素子構造。
【請求項２】
窒化物半導体薄膜上に、ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）層を有し、その上にＡｌＮ層を有することを特徴とする窒化物半導体素子構造。
【請求項３】
請求項１または請求項２に記載の窒化物半導体素子構造において、前記ＩｎｘＧａ１−ｘＮ層は、組成の異なる多層膜であることを特徴とする窒化物半導体素子構造。
【請求項４】
請求項１に記載の窒化物半導体素子構造において、前記窒化物半導体中間層は、ＧａＮ、もしくはＡｌＮ、もしくはＡｌｘＧａ１−ｘＮ、もしくはそれらの多層膜であることを特徴とする窒化物半導体素子構造。
【請求項５】
請求項１ないし請求項４のいずれか１項に記載の窒化物半導体素子構造において、前記最上層のＡｌＮ層の結晶形態が多結晶であることを特徴とする窒化物半導体素子構造。
【請求項６】
請求項１ないし請求項５のいずれか１項に記載の窒化物半導体素子構造において、前記窒化物半導体薄膜は、ＧａＮ、もしくはＡｌＮ、もしくはＡｌｘＧａ１−ｘＮ層であることを特徴とする窒化物半導体素子構造。
【請求項７】
請求項１ないし請求項６のいずれか１項に記載の窒化物半導体素子構造において、前記ＩｎｘＧａ１−ｘＮ層の電気的極性は、すべて真性、もしくは上から真性／ｎ型、もしくは上から真性／ｎ型／真性の前記ＩｎｘＧａ１−ｘＮ層よりなることを特徴とする窒化物半導体素子構造。
【請求項８】
請求項１ないし請求項７のいずれか１項に記載の窒化物半導体素子構造において、前記最上層ＡｌＮ層を除き、前記窒化物半導体素子構造を作製する場合に、有機金属気相成長（ＭＯＶＰＥ）法、もしくは分子線エピタキシー（ＭＢＥ）法、もしくはハイドライド気相成長（ＨＶＰＥ）法により行い、その上に最上層としてＡｌＮ層をスパッタ法により堆積して構成することを特徴とする窒化物半導体素子構造の作製法。
【請求項９】
請求項８に記載の窒化物半導体材料によるヘテロ構造電界効果トランジスタ（ＨＦＥＴ）素子構造の作製法において、ＩｎＧａＮチャネル層にＡｌＮバリア層のＨＦＥＴ構造を作製する際に、スパッタ法を用いてＡｌＮバリア層を堆積する工程を有し、さらに、ＩｎＧａＮチャネル層とＡｌＮバリア層との間に、ＭＯＣＶＤ法で中間層のＧａＮバリア層を設ける場合に、２次元電子ガスの生じるＩｎＧａＮ／ＧａＮヘテロ界面は単結晶同士であり、大気にさらされることなく同一のＭＯＣＶＤ装置内で連続してＩｎＧａＮ／ＧａＮを成長させ、高電子移動度を有するＩｎＧａＮチャネルＨＦＥＴを作製することを特徴とする窒化物半導体素子構造の作製法。
【請求項１０】
請求項８または請求項９において、ＡｌＮ層をスパッタ法で堆積する方法は、ＥＣＲプラズマスパッタリング成膜装置に、冷却した被処理基板を導入し、Ａｌと窒素を用い、スパッタの成膜条件としては、ＡｌとＮの化学量論比が１：１となるように、ＲＦの印加電圧、ガス圧、原料窒素の流量のバランスを調整し、成膜温度は室温から６００℃までとし、堆積したＡｌＮ層はＣ軸配向した多結晶で、極性も下地と同様、III族面で、Ａｌ面が上を向き、ＩｎＧａＮ層とＡｌＮ層との間に分極効果により高濃度の２次元電子ガスを生成する窒化物半導体素子構造の作製法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は窒化物半導体材料を用いたヘテロ構造電界効果トランジスタ構造とその作製法に関するものである。
【背景技術】
【０００２】
窒化物半導体は、遠赤外から紫外領域のバンドギャップを有するため、その領域での、受光・発光素子用の材料として有望である。また、原子結合力が強く、絶縁破壊電界が高く、飽和電子速度が大きいことから、耐高温・高出力・高周波トランジスタ等の電子デバイスの材料としても有望である。  
特に電子デバイス用の用途において、携帯電話基地局用の増幅器への適用を目指し、数百ｍＷ以上の高出力ヘテロ構造電界効果トランジスタ（ＨＦＥＴ）の開発が進められている。ＨＦＥＴの高出力化のためには、高耐圧化や、よりチャネルに電流を流すための高電流化、熱損失を防ぐための放熱性の向上、電流コラプスの抑制等が必要となるが、その中の高電流化を図る技術として、従来用いられているＧａＮチャネルをＩｎＧａＮチャネルヘ替えること、あるいは、バリア層のＡｌＧａＮ層のＡｌＮ混晶組成比を高くすることが有効である。  
ＩｎＧａＮチャネルを用いることで、ＩｎＧａＮが、ＧａＮと比較して、理論的には、飽和電子速度が大きく、また組成によって移動度が大きく、また、より大きな分極効果と大きなバリア層とのバンドオフセットにより、ヘテロ界面の２次元電子ガスをより高濃度とすることができる。高ＡｌＮ混晶組成比をもちいることでも、より大きな分極効果と大きなバリア層とのバンドオフセットにより、ヘテロ界面の２次元電子ガスをより高濃度とすることができ、またゲート耐圧を向上させることが可能である（特許文献１参照）。
【０００３】
従来のＩｎＧａＮチャネルを用いたＨＦＥＴ構造としては、ＡｌＧａＮ／ＩｎＧａＮ／ＧａＮ構造、あるいはＡｌＧａＮ／ＩｎＧａＮ／ＡｌＧａＮ構造のＭＯＣＶＤ法による作製が報告されており（非特許文献１、２参照）、それを用いた高出力ＨＦＥＴの特性も報告されている。しかしながら、この構造の作製は、下記に示すような問題がある。それは、ＭＯＣＶＤ成長において、ＩｎＧａＮ層の最適成長温度がＩｎ組成１０％程度の場合で７００℃〜８００℃であるのに対し、ＡｌＧａＮ層では９００℃以上と高い。よって、ＩｎＧａＮ上にＡｌＧａＮバリア層を成長するためには、ＩｎＧａＮ層成長後に、基板温度を９００℃以上に上げる必要があるが、ＩｎＧａＮは９００℃以上の高温では、熱的に不安定であり、気相への脱離等が生じ、ＩｎＧａＮ層の結晶性の劣化や、ヘテロ界面の急峻性の劣化が生じてしまう。  
以上の理由より、ヘテロ界面、すなわちＡｌＧａＮとＩｎＧａＮの界面を高品質に作製することは非常に困難である。それに伴い、ＡｌＧａＮ／ＩｎＧａＮ／ＧａＮ構造の電気的特性もＡｌＧａＮ／ＧａＮヘテロ構造と比較して、劣っており、例えば、２次元電子ガスの移動度は、７００ｃｍ２／Ｖｓｅｃ程度と期待される値よりも大幅に低い。また、高ＡｌＮ混晶組成比のＡｌＧａＮ層を用いた場合でも、結晶性や界面の劣化により、ゲートリークが増大する等の問題が生じている。
【０００４】
図４は、従来用いられているＡｌＧａＮ／ＧａＮヘテロ構造の断面模式図である。図４において、１はＳｉＣ基板、２はＡｌＮ層、３はＧａＮ層、４はＡｌＧａＮ層である。ＳｉＣ基板上の構造は、すべてＭＯＣＶＤ法により作製されている。ＳｉＣ基板上に１１００℃でＡｌＮ緩衝層を５０〜２００ｎｍ堆積した後に、約１０００℃〜１０５０℃でＧａＮ層を１〜２μｍ、アンドープＡｌ０．２５Ｇａ０．７５Ｎ層を２０ｎｍ順次堆積した構造となっている。この時、ＡｌＧａＮとＧａＮの分極効果により、２次元電子ガスがＡｌＧａＮ層とＧａＮ層との界面に生じている。２次元電子ガスの電気的特性から、ある程度ＨＦＥＴの特性を見積もることができる。すなわち、シート抵抗が低いほど、ＨＦＥＴの相互コンダクタンスや最大電流密度が増大することが期待できる。この場合、電子移動度１５００ｃｍ２／Ｖｓｅｃ、２次元電子濃度７×１０１２ｃｍ−２であり、シート抵抗はおよそ６００Ω／ｓｑであった。実用上は、ＡｌＧａＮバリア層へ、Ｓｉドーピングを施し、よりシート抵抗を低減させた構造を用いて、トランジスタが作製されている。
【０００５】
図５は、ＩｎＧａＮチャネルにおいて、従来報告されているＡｌＧａＮ／ＩｎＧａＮ／ＧａＮダブルヘテロ構造の断面模式図である。図５において、１はＳｉＣ基板、２はＡｌＮ層、３はＧａＮ層、５はＩｎＧａＮ層、４はＡｌＧａＮ層である。ＳｉＣ基板上の構造は、すべてＭＯＣＶＤ法により作製されている。ＳｉＣ基板上に１１００℃でＡｌＮ緩衝層を５０〜２００ｎｍ堆積した後に、１０００℃〜１０５０℃でＧａＮ層を１〜２μｍ成長し、基板温度を７５０℃に下げ、アンドープＩｎｏ．１Ｇａ０．９Ｎ層を約１０ｎｍ堆積した後、再び基板温度を１０００℃〜１０５０℃へ上げ、アンドープＡｌ０．２５Ｇａ０．７５Ｎ層を２０ｎｍ堆積した構造となっている。２次元電子ガスがＡｌＧａＮ層とＩｎＧａＮ層との界面に生じている。  
この時、この構造の電気的特性は、電子移動度７５０ｃｍ２／Ｖｓｅｃ、シート電子濃度１.２×１０１３ｃｍ−２であり、シート抵抗は、およそ６９０Ω／ｓｑであった。図４の構造と比べ、分極効果の増大による２次元電子濃度の大幅な増大がみられたものの、結晶品質、界面急峻性の劣化により、電子移動度が大きく下がり、シート抵抗は、図４で示した従来のＡｌＧａＮ／ＧａＮ−ＨＦＥＴ構造と比較して高くなった。この電気的特性では、ＨＦＥＴとして高いデバイス特性を出すことは困難である。
【０００６】
【特許文献１】特開２００３−１０９９７３号公報
【非特許文献１】Ｇ．Ｓｉｍｉｎ  ｅｔ  ａｌ．“ＡｌＧａＮ／ＩｎＧａＮ／ＧａＮ  Ｄｏｕｂ１ｅ−Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ”：Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．４０（２００１）Ｌ１１４２
【非特許文献２】Ｎ．Ｍａｅｄａ  ｅｔ  ａｌ．“Ｅｎｈａｎｃｅｄ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  ｉｎ  ＡｌＧａＮ／ＩｎＧａＮ／ＡｌＧａＮ  Ｄｏｂｕｂｌｅ−Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ  ｂｙ  Ｐｉｅｚｏｅｌｅｃｔｒｉｃ  Ｅｆｆｅｃｔ”：Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．３８（１９９９）Ｌ７９９
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述のように、ＩｎＧａＮチャネル、あるいは、高ＡｌＮ混晶組成比のＡｌＧａＮ層を用いた高品質なＡｌＧａＮ／ＩｎＧａＮ／ＧａＮヘテロ構造の作製は困難である。それは、電気的特性の劣化を招き、ひいては、その構造により作製したＨＦＥＴの特性も、ＧａＮチャネルと比べ劣ったものであり、ＩｎＧａＮチャネル技術を用いたＨＦＥＴは未だ実用化に至っていない。
【０００８】
本発明の目的は、上記課題を解決し、界面の急峻性等の品質に優れたＩｎＧａＮチャネルまたは、高いバンドオフセットを持つバリア層を用いた窒化物半導体ＨＦＥＴ構造の作製を可能とすること、および上記ＨＦＥＴ構造の作製の再現性を向上させることである。
【課題を解決するための手段】
【０００９】
以上の課題を解決するために、本発明では、窒化物半導体薄膜上に、ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）層をチャネルとして有し、その上にＧａＮ等の窒化物半導体中間層を有し、その上にＡｌＮ層を有するＨＦＥＴ構造、または、そのＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）チャネル層上にＡｌＮ層を有するＨＦＥＴ構造という構成からなっている。  
また、最上層のＡｌＮ層の堆積法として、ＭＯＣＶＤ法等による下部の構造からの連続成長に限らず、ＭＯＣＶＤ法よりもより低温で成膜できるスパッタ法により堆積する作製法も採用している。
【００１０】
上記本発明の課題を解決するために、具体的には特許請求の範囲に記載のような構成とするものである。すなわち、
請求項１に記載のように、窒化物半導体薄膜上に、ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）層を有し、その上に窒化物半導体中間層を有し、その上にＡｌＮ層を有する構成の窒化物半導体素子構造とするものである。
【００１１】
また、請求項２に記載のように、窒化物半導体薄膜上に、ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）層を有し、その上にＡｌＮ層を有する構成の窒化物半導体素子構造とするものである。
【００１２】
また、請求項３に記載のように、請求項１または請求項２に記載の窒化物半導体素子構造において、前記ＩｎｘＧａ１−ｘＮ層は、組成の異なる多層膜とする窒化物半導体素子構造とするものである。
【００１３】
また、請求項４に記載のように、請求項１に記載の窒化物半導体素子構造において、前記窒化物半導体中間層は、ＧａＮ、もしくはＡｌＮ、もしくはＡｌｘＧａ１−ｘＮ、もしくはそれらの多層膜である窒化物半導体素子構造とするものである。
【００１４】
また、請求項５に記載のように、請求項１ないし請求項４のいずれか１項に記載の窒化物半導体素子構造において、前記最上層のＡｌＮ層の結晶形態が多結晶である窒化物半導体素子構造とするものである。
【００１５】
また、請求項６に記載のように、請求項１ないし請求項５のいずれか１項に記載の窒化物半導体素子構造において、前記窒化物半導体薄膜は、ＧａＮ、もしくはＡｌＮ、もしくはＡｌｘＧａ１−ｘＮ層である窒化物半導体素子構造とするものである。
【００１６】
また、請求項７に記載のように、請求項１ないし請求項６のいずれか１項に記載の窒化物半導体素子構造において、前記ＩｎｘＧａ１−ｘＮ層の電気的極性は、すべて真性、もしくは上から真性／ｎ型、もしくは上から真性／ｎ型／真性の前記ＩｎｘＧａ１−ｘＮ層よりなる窒化物半導体素子構造とするものである。
【００１７】
また、請求項８に記載のように、請求項１ないし請求項７のいずれか１項に記載の窒化物半導体素子構造において、前記最上層ＡｌＮ層を除き、前記窒化物半導体素子構造を作製する場合に、有機金属気相成長（ＭＯＶＰＥ）法、もしくは分子線エピタキシー（ＭＢＥ）法、もしくはハイドライド気相成長（ＨＶＰＥ）法により行い、その上に最上層としてＡｌＮ層をスパッタ法により堆積して構成する窒化物半導体素子構造の作製法とするものである。
【００１８】
また、請求項９に記載のように、請求項８に記載の窒化物半導体材料によるヘテロ構造電界効果トランジスタ（ＨＦＥＴ）素子構造の作製法において、ＩｎＧａＮチャネル層にＡｌＮバリア層のＨＦＥＴ構造を作製する際に、スパッタ法を用いてＡｌＮバリア層を堆積する工程を有し、さらに、ＩｎＧａＮチャネル層とＡｌＮバリア層との間に、ＭＯＣＶＤ法で中間層のＧａＮバリア層を設ける場合に、２次元電子ガスの生じるＩｎＧａＮ／ＧａＮヘテロ界面は単結晶同士であり、大気にさらされることなく同一のＭＯＣＶＤ装置内で連続してＩｎＧａＮ／ＧａＮを成長させ、高電子移動度を有するＩｎＧａＮチャネルＨＦＥＴを作製できる窒化物半導体素子構造の作製法とするものである。
【００１９】
また、請求項１０に記載のように、請求項８または請求項９において、ＡｌＮ層をスパッタ法で堆積する方法は、ＥＣＲプラズマスパッタリング成膜装置に、冷却した被処理基板を導入し、Ａｌと窒素を用い、スパッタの成膜条件としては、ＡｌとＮの化学量論比が１：１となるように、ＲＦの印加電圧、ガス圧、原料窒素の流量のバランスを調整し、成膜温度は室温から６００℃までとし、堆積したＡｌＮ層はＣ軸配向した多結晶で、極性も下地と同様、III族面で、Ａｌ面が上を向き、ＩｎＧａＮ層とＡｌＮ層との間に分極効果により高濃度の２次元電子ガスを生成する窒化物半導体素子構造の作製法とするものである。
【発明の効果】
【００２０】
本発明によれば、結晶品質および電気的特性に優れたＩｎＧａＮチャネルＨＦＥＴ構造の作製が可能となる。そのことにより、従来のＡｌＧａＮ／ＧａＮ ＨＦＥＴ構造よりも大電流化、高耐圧化が可能となる。
【発明を実施するための最良の形態】
【００２１】
〈実施例１〉
図１は、本発明の実施例１で例示したＩｎＧａＮチャネルＨＦＥＴ構造の断面模式図を示す。図１において、１はＳｉＣ基板、２はＡｌＮ層、３はＧａＮ層、５はＩｎＧａＮ層、６はＡｌＮ層、１２は２次元電子ガスである。ここで、ＩｎＧａＮ層までは、図５（従来のＡｌＧａＮ／ＩｎＧａＮ／ＧａＮ ＨＦＥＴ構造）と同様に、ＭＯＣＶＤ法により作製されている。  
ＳｉＣ基板１上に１１００℃でＡｌＮ緩衝層２を５０〜２００ｎｍ堆積した後に、１０００℃〜１０５０℃でＧａＮ層３を１〜２μｍ成長し、基板温度を７５０℃に下げ、アンドープＩｎ０．１Ｇａ０．９Ｎ層５を約１０ｎｍ堆積した。  
【００２２】
本発明の効果は、ＩｎＧａＮチャネル層の組成ｘの全組成域においてあるが、実用上は０.０５から０.２程度が望ましい。この後、被処理基板を冷却し、ＭＯＣＶＤ装置から外部へ取り出し、ＥＣＲ（Ｅ１ｅｃｔｒｏｎ Ｃｙｃlｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）プラズマスパッタリング成膜装置へ導入し、Ａｌと窒素を用い、室温、Ａｒプラズマ中でＡｌＮ層６を厚さ２０ｎｍ程度堆積した。スパッタの成膜条件としては、ＡｌとＮの化学量論比が１：１となるように、ＲＦの印加電圧、ガス圧、原料窒素の流量のバランスを調整すること、成膜温度は室温から６００℃までが望ましい。  
堆積したＡｌＮ層は、ＭＯＣＶＤで成長された下地の窒化物半導体層と同じく、Ｃ軸配向した多結晶であった。極性も下地と同様、III族面、すなわちＡｌ面が上を向いていた。このため、ＩｎＧａＮ層とＡｌＮ層との間には、分極効果により２次元電子ガスが生じた。電子移動度８００ｃｍ２／Ｖｓｅｃ、２次元電子濃度１.４×１０１３ｃｍ−２であり、シート抵抗は、およそ５６０Ω／ｓｑ（スクエア）であった。  
【００２３】
図５で示した従来のＡｌＧａＮ／ＩｎＧａＮ／ＧａＮ−ＨＦＥＴ構造と比較して、電子移動度が向上したのは、ＡｌＮを室温で堆積していることから、ＩｎＧａＮの脱離が抑制され、急峻な界面が形成されたことが原因と考えられる。ＡｌＮは、下地の窒化物半導体層に対して格子緩和しており、ピエゾ分極が発生していないが、自発分極は、図５のＡｌＧａＮ／ＩｎＧａＮ界面の約４倍あった。このため、２次元電子濃度は増大したものと考えられる。  
【００２４】
以上の結果により、本発明の実施例１（図１）に示したＨＦＥＴ構造は、従来のＩｎＧａＮチャネルのＨＦＥＴ構造と比べ、電気的特性が向上されていることが確認された。また、図４で示した従来のアンドープＡｌＧａＮ／ＧａＮ−ＨＦＥＴ構造と比較しても、より低いシート抵抗を実現できた。なお、ＳｉＣ基板上に成長された窒化物半導体薄膜上の構造以外にも、サファイア基板、Ｓｉ基板上に成長した窒化物半導体薄膜上の構造でも、ここに示したものと同じ効果が得られた。また、図１の符号３で示したＧａＮ層ではなく、他のＡｌＮ層、ＡｌＧａＮ層とした場合においても、本実施例１と同様の効果が得られた。
【００２５】
〈実施例２〉
図２は、本発明の実施例２で例示したＩｎＧａＮチャネルＨＦＥＴ構造の断面模式図を示す。図２において、１はＳｉＣ基板、２はＡｌＮ層、３はＧａＮ層、５はＩｎＧａＮ層、７はＧａＮ層、６はＡｌＮ層、１２は２次元電子ガスである。  
ＭＯＣＶＤ法により、ＳｉＣ基板１上に１１００℃でＡｌＮ緩衝層２を５０〜２００ｎｍ堆積した後に、１０００℃〜１０５０℃でＧａＮ層３を１〜２μｍ成長し、基板温度を７５０℃に下げ、アンドープＩｎ０．１Ｇａ０．９Ｎ層５を約１０ｎｍ堆積し、基板温度を８００℃に上げＧａＮ層３を約３ｎｍ成長した。中間層の膜厚としては１ｎｍから１５ｎｍ程度で効果が確認されているが、５ｎｍ以下が望ましい。その後、ＭＯＣＶＤ装置から取り出して、この後、被処理基板を冷却し、ＭＯＣＶＤ装置から外部へ取り出し、ＥＣＲプラズマスパッタリング成膜装置へ導入し、Ａｌと窒素を用い、室温、Ａｒプラズマ中でＡｌＮ層を厚さ２０ｎｍ程度堆積した。図１で示した〈実施例１〉と同様に、ＡｌＮ層は、Ａｌ面が上に向きＣ軸配向した多結晶であった。２次元電子ガス１２はＧａＮとＩｎＧａＮの界面に生じており、電子移動度１２００ｃｍ２／Ｖｓｅｃ、２次元電子濃度１.４×１０１３ｃｍ−２であり、シート抵抗は、およそ３７０Ω／ｓｑであった。  
【００２６】
この実施例２（図２）で示されるように、ＧａＮ（バリア）層７は、従来の図５に示すＡｌＧａＮ（バリア）層４と比べ、低い温度で成長することができるため、結晶品質、界面急峻性とも、図５に示される従来構造のＡｌＧａＮ／ＩｎＧａＮ／ＧａＮ ＨＦＥＴ構造と比較して良好であった。さらに、この実施例２（図２）のＧａＮ７とＩｎＧａＮ５の界面は、単結晶同士であり、大気にさらされることなくＭＯＣＶＤ装置内で連続して成長されていることから、図１に示す構造の実施例１と比較して、さらに電子移動度が向上した。ＩｎＧａＮとＧａＮ間のバンドオフセット、分極は、ＩｎＧａＮとＡｌＧａＮ間のそれらと比較して小さいが、上層にＡｌＮ層を堆積することで、図１に示す構造の実施例１と同様に、ＡｌＮの自発分極効果により、高い２次元電子濃度が得られた。また、従来の図４に示されるアンドープＡｌＧａＮ／ＧａＮ−ＨＦＥＴ構造と比較して、大幅に低いシート抵抗を実現することができた。  
【００２７】
なお、ＳｉＣ基板上に成長された窒化物半導体薄膜上の構造以外にも、サファイア基板、Ｓｉ基板上に成長した窒化物半導体薄膜上の構造でも、この実施例２と同様の効果が得られた。  
また、図１、図２で示される符号３がＧａＮ層ではなく、他のＡｌＮ層、ＡｌＧａＮ層とした場合においても、本実施例２と同じ効果が得られた。
【００２８】
〈実施例３〉
図３は、本発明の実施例３で例示したＩｎＧａＮチャネルＨＦＥＴ構造の断面模式図を示す。  
図３は、本発明の構造を用いて作製されたＩｎＧａＮチャネルＨＦＥＴの断面模式図であり、１はＳｉＣ基板、２はＡｌＮ層、３はＧａＮ層、８はＳｉドープＩｎＧａＮ層、５はアンドープＩｎＧａＮ層、７はアンドープＧａＮ層、６はＡｌＮ層、９はソース電極、１０はドレイン電極、１１はゲート電極、１２は２次元電子ガスを示す。  
ＭＯＣＶＤ法により、ＳｉＣ基板１上に１１００℃でＡｌＮ緩衝層２を５０〜２００ｎｍ堆積した後に、１０００℃〜１０５０℃でＧａＮ層を１〜２μｍ成長し、基板温度を７５０℃に下げ、ｎ型のキャリア濃度３×１０１８ｃｍ−３となるようＳｉドープされたＩｎ０．１Ｇａ０．９Ｎ層８を約１０ｎｍ堆積し、アンドープＩｎｏ．１Ｇａ０．９Ｎ層５を約４ｎｍ堆積し、基板温度を８００℃に上げＧａＮ層７を約３ｎｍ成長した。その後、ＭＯＣＶＤ装置から取り出して、この後、被処理基板１を冷却し、ＭＯＣＶＤ装置から外部へ取り出し、ＥＣＲプラズマスパッタリング成膜装置へ導入し、Ａｌと窒素を用い、室温、Ａｒプラズマ中でＡｌＮ層６を厚さ２０ｎｍ程度堆積した。ＡｌＮ層６をドライエッチングで除去して、ソース、ドレイン電極９、１０を堆積し、ＡｌＮ層６上に、ゲート電極１１を堆積した。  
【００２９】
２次元電子ガス１２はＧａＮ７とＩｎＧａＮ５の界面に生じており、電子移動度１２００ｃｍ２／Ｖｓｅｃ、２次元電子濃度１.６×１０１３ｃｍ−２であり、シート抵抗は、およそ３３０Ω／ｓｑであった。チャネルの下に発生したキャリアが２次元電子ガスとなることを用いた窒化物半導体ＨＦＥＴ構造が提案されているが、これを利用することで、上記図２の実施例２と比べ、より高い２次元電子濃度が実現された。また、ＡｌＮ層の高いバンドギャップを反映して、ゲートリークの低減も確認された。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施例１において例示したＩｎＧａＮチャネルＨＦＥＴ構造の構成を示す模式図。
【図２】本発明の実施例２において例示したＩｎＧａＮチャネルＨＦＥＴ構造の構成を示す模式図。
【図３】本発明の実施例３において例示したＩｎＧａＮチャネルＨＦＥＴ構造の構成を示す模式図。
【図４】従来用いられているＡｌＧａＮ／ＧａＮ ＨＦＥＴ構造の構成を示す模式図。
【図５】従来報告されているＡｌＧａＮ／ＩｎＧａＮ／ＧａＮ ＨＦＥＴ構造の構成を示す模式図。
【符号の説明】
【００３１】
１…ＳｉＣ基板
２…ＡｌＮ層
３…ＧａＮ層
４…ＡｌＧａＮ層
５…ＩｎＧａＮ層
６…ＡｌＮ層
７…ＧａＮ層
８…ＳｉドープＩｎＧａＮ層
９…ソース電極
１０…ドレイン電極
１１…ゲート電極
１２…２次元電子ガス
【図１】
2006032524.tif 000003
【図２】
2006032524.tif 000004
【図３】
2006032524.tif 000005
【図４】
2006032524.tif 000006
【図５】
2006032524.tif 000007