(57)【要約】      （修正有）【課題】脆弱性のあるプログラムからのバッファオーバーランを利用したコンピュータウィルスによる感染を防止する。【解決手段】記憶装置４０への書き込みデータのデータ種別に基づいて、書き込みデータ又は書き込みデータを符号化した符号化済みデータのいずれか一方を書き込み対象データとして記憶装置４０へ書き込む書き込み回路２０と、記憶装置４０から読み出したデータのデータ種別に基づいて、記憶装置４０から読み出した読み出しデータ又は読み出しデータを復号した復号済みデータのいずれか一方を読み出し対象データとする読み出し回路３０を備える。【選択図】図２
2006185347.tif 000002
【特許請求の範囲】
【請求項１】
記憶素子と該記憶素子への書き込み及び読み出しに係る処理を制御する処理制御装置とを有する情報処理装置において、
前記記憶素子の記憶領域へ書き込むための書き込みデータのデータ種別に基づいて、該書き込みデータ又は該書き込みデータを符号化した符号化済みデータのいずれか一方を書き込み対象データとして該記憶領域へ書き込む書き込み手段を有することを特徴とする情報処理装置。
【請求項２】
前記書き込み手段は、
前記書き込みデータを符号化する符号化手段と、
前記処理制御装置にて設定されたデータ種別を示すデータ種別信号に基づいて、前記書き込みデータ又は該書き込みデータを符号化した符号化済みデータのいずれか一方を前記書き込み対象データとして選択する書き込みデータ選択手段とを有することを特徴とする請求項１記載の情報処理装置。
【請求項３】
記憶素子と該記憶素子への書き込み及び読み出しに係る処理を制御する処理制御装置とを有する情報処理装置において、
前記記憶素子の記憶領域から読み出すための読み出しデータのデータ種別に基づいて、該記憶領域から読み出した読み出しデータ又は該読み出しデータを復号した復号済みデータのいずれか一方を前記処理制御装置における読み出し対象データとする読み出し手段を有することを特徴とした情報処理装置。
【請求項４】
前記読み出し手段は、
前記読み出しデータを復号化する復号化手段と、
前記処理制御装置にて設定されたデータ種別を示すデータ種別信号に基づいて、前記読み出しデータ又は該読み出しデータを復号した復号済みデータのいずれか一方を前記読み出し対象データとして選択する読み出しデータ選択手段とを有することを特徴とした請求項３記載の情報処理装置。
【請求項５】
記憶領域への書き込み及び読み出しに係る処理を情報処理装置が実行する情報処理方法において、該情報処理装置は、
前記記憶領域へ書き込むための書き込みデータのデータ種別に基づいて、該書き込みデータ又は該書き込みデータを符号化した符号化済みデータのいずれか一方を書き込み対象データとして該記憶領域へ書き込む書き込み手順と、
前記記憶領域から読み出すための読み出しデータのデータ種別に基づいて、該記憶領域から読み出した読み出しデータ又は該読み出しデータを復号した復号済みデータのいずれか一方を読み出し対象データとする読み出し手順とを実行することを特徴とする情報処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プログラムコードを実行可能なパーソナルコンピュータ、ワークステーション、ワードプロセッサ等の情報処理装置に関し、特に、バッファオーバーランを利用したコンピュータウィルスによる感染を防止することができる情報処理装置に関する。
【背景技術】
【０００２】
近年、広くパーソナルコンピュータ、ワークステーション、ワードプロセッサ等の情報処理装置が利用されるようになった。更に、インターネット等の普及によって、ユーザは、外部と容易に、また、長時間接続するようになった。このような状況において、ユーザに気づかずかれることなく、情報処理装置がコンピュータウィルスに感染するようになり、インターネット等を介することによる二次感染によって、短期間で広範囲に情報処理装置が感染するようになった。
【０００３】
このようなコンピュータウィルスの被害に対応するために、広く行われている対応として、コンピュータウィルスを駆除するソフトウェアをインストールし、少なくとも既知のウィルスを阻止することが行われている。
【０００４】
また、記憶領域へのアクセスを監視し、コンピュータウィルスと見なした場合には、そのアクセスを拒絶する方法なども導入されている。例えば、コンピュータウィルスと見なされる書き込みがあった場合、予め読取領域に設定されている領域を指定し、読み出し時に無意味なデータを出力させて、コンピュータウィルスの実行を阻止する方法が提案されている（例えば、特許文献１）。
【特許文献１】特開２００２−２１５４５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のような、ソフトウェアによりコンピュータウィルスを駆除する、或いは、コンピュータウィルスの実行を阻止する方法では、例えば、バッファオーバーランを利用したコンピュータウィルスの拡大の被害を十分に防止することができないでいる。これは、プログラムの脆弱性を利用するからである。
【０００６】
例えば、コンピュータウィルスは、図１に示すように、先ず、ウィルスプログラム自身をデータとして記憶領域に書き込み、次に開始されるプログラムの領域にジャンプ命令を連続してウィルスプログラムの開始アドレスまで書き込んでしまう。すると、次のプログラムが開始された後、この連続したジャンプ命令が次々に実行され、そして、ウィルスプログラムが実行されることになる。
【０００７】
従来の方法では、プログラムの脆弱性を無くすように注意してプログラムを作成するしかなかった。しかしながら、現実には、プログラム開発者が十分注意してプログラムを作成したとしてもプログラムの脆弱性を完全に無にすることは困難である。
【０００８】
そこで、本発明の課題は、脆弱性のあるプログラムからのバッファオーバーランを利用したコンピュータウィルスによる感染を防止することができる情報処理装置及び情報処理方法を提供することである。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明は、記憶素子と該記憶素子への書き込み及び読み出しに係る処理を制御する処理制御装置とを有する情報処理装置において、前記記憶素子の記憶領域へ書き込むための書き込みデータのデータ種別に基づいて、該書き込みデータ又は該書き込みデータを符号化した符号化済みデータのいずれか一方を書き込み対象データとして該記憶領域へ書き込む書き込み手段を有するように構成される。
【００１０】
このような情報処理装置では、書き込み時のデータ種別に応じて、例えば、データ種別が命令コードの場合、符号化せずに書き込みデータをそのまま書き込み、データ種別が命令コード以外のデータコードの場合、符号化したデータコードを書き込むように書き込み処理を制御することが可能となる。
【００１１】
また、上記課題を解決するため、本発明は、記憶素子と該記憶素子への書き込み及び読み出しに係る処理を制御する処理制御装置とを有する情報処理装置において、前記記憶素子の記憶領域から読み出すための読み出しデータのデータ種別に基づいて、該記憶領域から読み出した読み出しデータ又は該読み出しデータを復号した復号済みデータのいずれか一方を前記処理制御装置における読み出し対象データとする読み出し手段を有するように構成される。
【００１２】
このような情報処理装置では、読み込み時のデータ種別に応じて、例えば、データ種別が命令コードの場合、復号せずに読み込みデータをそのまま読み込み対象データとし、データ種別が命令コード以外のデータコードの場合、復号したデータコードを読み込み対象データとするように読み込み処理を制御することが可能となる。
【００１３】
更に、記憶領域への書き込み及び読み出しに係る処理を情報処理装置が実行する情報処理方法において、該情報処理装置は、前記記憶領域へ書き込むための書き込みデータのデータ種別に基づいて、該書き込みデータ又は該書き込みデータを符号化した符号化済みデータのいずれか一方を書き込み対象データとして該記憶領域へ書き込む書き込み手順と、前記記憶領域から読み出すための読み出しデータのデータ種別に基づいて、該記憶領域から読み出した読み出しデータ又は該読み出しデータを復号した復号済みデータのいずれか一方を読み出し対象データとする読み出し手順とを実行することを特徴とする情報処理方法。
【００１４】
このような情報処理方法では、書き込み時と読み込み時でデータ種別が異なるバッファオーバーランを利用したウィルスプログラムの実行を防止することが可能となる。
【発明の効果】
【００１５】
本発明によれば、脆弱性のあるプログラムがバッファオーバーランを利用したウィルスプログラムを記憶素子に取りこんだとしても、そのウィルスプログラムの実行を防ぐことが可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を図面に基づいて説明する。以下の図に示される回路構成図では、本発明の説明に必要な部分のみが示されそれ以外は省略される。
【００１７】
図２は、本発明の一実施例に係る第一の回路構成を示す図である。図２において、ＣＰＵ（Central Processing Unit）、ＤＭＡ（Direct Memory Access）コントローラ等のバスマスタ装置１０と、ＰＣＩバス等を介してＲＡＭ（Random Access Memory）、ＨＤＤ（Hard Disk Drive）等の記憶装置（記憶素子）４０とが互いに接続される。この際、バスマスタ装置１０と記憶装置４０との間に、本発明に係る書き込み回路２０と読み出し回路３０とが備えられる。
【００１８】
バスマスタ装置１０は、バスマスタ装置１０全体を制御する制御部、制御に必要なレジスタ、演算処理部等を有し、書き込み又は読み出し指示、書き込みアドレス又は読み出しアドレス等を記憶装置４０へ指示する制御信号ＣＴＬ１１を出力し、書き込みデータ（命令コード又はデータコード）を示す信号ＤＯ１２を書き込み回路２０へ出力し、命令コード又はデータコードを示す信号Ｉ＿Ｄ１３を書き込み回路２０及び読み出し回路３０へ出力し、読み出し回路３０からの読み出しデータ（命令コード又はデータコード）を信号ＤＩ１４として入力する。ここで、命令コード以外のデータをデータコードと言う。
【００１９】
例えば、バスマスタ装置１０における命令フェッチ、命令実行、命令実行結果の書き出しフェーズの処理手順において、データをデータコードとして扱うフェーズは命令実行時で、データを命令コードとして扱うフェーズは命令フェッチ時であるため、バスマスタ装置１０は、命令実行フェーズ時に信号Ｉ＿Ｄ１３にデータコードを示す信号レベルを設定し、それ以外の状態では全て命令コードを示す信号レベルを設定する。或いは、命令フェッチフェーズ時に信号Ｉ＿Ｄ１３に命令コードを示す信号レベルを設定し、それ以外の状態を全てデータコードを示す信号レベルに設定するようにしても良い。
【００２０】
書き込み回路２０は、セレクタ２１と、符号器２２とで構成される。セレクタ２１は、バスマスタ装置１０から出力される信号ＤＯ１２が符号化されていないそのままの信号ＤＯ１２と、符号器２２によって所定の符号化アルゴリズムによって符号化された信号ＤＯ１２を入力し、バスマスタ装置１０から出力される信号Ｉ＿Ｄ１３による指示に応じて、いずれか一方を記憶装置４０へ出力する。
【００２１】
読み出し回路３０は、セレクタ３１と、符号器３２とで構成される。セレクタ３１は、記憶装置４０から出力される信号ＤＯ４３が復号されていないそのままの信号ＤＯ４３と、復号器３２によって所定の復号アルゴリズムによって復号された信号ＤＯ４４を入力し、バスマスタ装置１０から出力される信号Ｉ＿Ｄ１３による指示に応じて、いずれか一方をバスマスタ装置１０へ出力する。
【００２２】
記憶装置４０は、バスマスタ装置１０からの指示に応じて、記憶装置４０全体を制御する制御部等を有し、バスマスタ装置１０から出力される制御信号ＣＴＬ１１を制御信号ＣＴＬ４１として入力し、書き込み回路２０から出力される書き込みデータ（命令コード又はデータコード）を信号ＤＩ４２として入力し、読み出しデータ（命令コード又はデータコード）を示す信号ＤＯ４３を読み出し回路３０へ出力する。
【００２３】
このような第一の回路構成におけるデータの書き込み及び読み出しの各処理について、図３から図６で説明する。
【００２４】
図３は、命令コードの書き込み処理を説明するためのフローチャート図である。図３において、バスマスタ装置１０は、書き込みデータが命令コードであることを示す信号Ｉ＿Ｄ１３を書き込み回路２０へ出力し、書き込み回路２０に命令コードであることを指示する（ステップＳ１０１）。
【００２５】
書き込み回路２０では、セレクタ２１が、バスマスタ装置１０からの信号Ｉ＿Ｄ１３によって示される指示（この場合、命令コード）に応じて、符号器２２によって符号化されていないバスマスタ装置１０からの信号ＤＯ１２を選択して記憶装置４０へ出力する（ステップＳ１０２）。
【００２６】
記憶装置４０は、書き込み回路２０から受信した信号ＤＩ４２を制御信号ＣＴＬ４１で指定されるアドレスへ書き込む（ステップＳ１０３）。
【００２７】
このような命令コードの書き込み処理によって、命令コードが符号化されることなく記憶装置４０内に書き込まれる。
【００２８】
図４は、命令コードの読み出し処理を説明するためのフローチャート図である。図４において、バスマスタ装置１０は、記憶装置４０に対して制御信号ＣＴＬ１１によってデータを読み出すアドレスを指定し、また、読み出すデータが命令コードであることを示す信号Ｉ＿Ｄ１３を読み出し回路３０へ出力し、読み出し回路３０に命令コードであることを指示する（ステップＳ１２１）。
【００２９】
記憶装置４０は、バスマスタ装置１０から出力された制御信号ＣＴＬ１１を制御信号ＣＴＬ４１として入力し、制御信号ＣＴＬ４１で指定されるアドレスからデータを読み出して、信号ＤＯ４３によって読み出したデータを読み出し回路３０へ出力する。
【００３０】
読み出し回路３０では、セレクタ３１が、バスマスタ装置１０からの信号Ｉ＿Ｄ１３によって示される指示（この場合、命令コード）に応じて、復号器３２によって復号されていない記憶装置４０からの信号ＤＯ４３を選択してバスマスタ装置１０へ出力する（ステップＳ１２２）。
【００３１】
バスマスタ装置１０は、読み出し回路３０から受信した信号ＤＯ４３をバスマスタ装置１０内に取り込む（ステップＳ１２３）。
【００３２】
このような命令コードの読み出し処理によって、命令コードが復号されることなくバスマスタ装置１０に取り込まれる。
【００３３】
図５は、データコードの書き込み処理を説明するためのフローチャート図である。図５において、バスマスタ装置１０は、書き込むデータがデータコードであることを示す信号Ｉ＿Ｄ１３を書き込み回路２０へ出力し、書き込み回路２０にデータコードであることを指示する（ステップＳ２０１）。
【００３４】
書き込み回路２０では、セレクタ２１が、バスマスタ装置１０から受信した信号Ｉ＿Ｄ１３によって示される指示（この場合、データコード）に応じて、符号器２２によって符号化されたバスマスタ装置１０からの信号ＤＯ１２を選択して記憶装置４０へ出力する（ステップＳ２０２）。
【００３５】
記憶装置４０は、書き込み回路２０から受信した信号ＤＩ４２を制御信号ＣＴＬ４１で指定されるアドレスへ書き込む（ステップＳ２０３）。
【００３６】
図６は、データコードの読み出し処理を説明するためのフローチャート図である。図６において、バスマスタ装置１０は、記憶装置４０に対して制御信号ＣＴＬ１１によってデータを読み出すアドレスを指定し、また、読み出すデータがデータコードであることを示す信号Ｉ＿Ｄ１３を読み出し回路３０へ出力し、読み出し回路３０にデータコードであることを指示する（ステップＳ２２１）。
【００３７】
記憶装置４０は、バスマスタ装置１０から出力された制御信号ＣＴＬ１１を制御信号ＣＴＬ４１として入力し、制御信号ＣＴＬ４１で指定されるアドレスからデータを読み出して、信号ＤＯ４３によって読み出したデータを読み出し回路３０へ出力する。
【００３８】
読み出し回路３０では、セレクタ３１が、バスマスタ装置１０からの信号Ｉ＿Ｄ１３によって示される指示（この場合、データコード）に応じて、復号器３２によって復号された記憶装置４０からの信号ＤＯ４３を選択してバスマスタ装置１０へ出力する（ステップＳ２２２）。
【００３９】
バスマスタ装置１０は、読み出し回路３０から受信した信号ＤＯ４３をバスマスタ装置１０内に取り込む（ステップＳ２２３）。
【００４０】
このようなデータコードの読み出し処理によって、符号化されたデータコードが復号されてバスマスタ装置１０に取り込まれる。
【００４１】
このような図３から図６で示される処理によって、図１に示されるようなウィルスプログラムでは、それ自身及びジャンプ命令が書き込まれる場合は、図５に示すデータコードの書き込み処理によってデータコードとして符号化されて書き込まれ、読み出される場合には、図４に示す命令コード読み出し処理によって命令コードとして復号されずに読み出されてしまう。つまり、つまり、ウィルスプログラムそれ自身及びジャンプ命令は読み出し時に符号化されたデータのまま読み出されるため、命令コードとして実行しようとしても実行することができない状態となる。
【００４２】
したがって、脆弱性のあるプログラムがバッファオーバーランを利用したウィルスプログラムを記憶素子に取りこんだとしても、そのウィルスプログラムの実行を防ぐことが可能となる。
【００４３】
符号器２２での符号アルゴリズムは、ビット列を変更し、復号器３２での復号アルゴリズムによってそのビット列を元に戻す処理を行えばよい。例えば、３２ビットがデータの単位で処理される場合、０ビット目と３１ビット目を入れ替えるような単純なアルゴリズムであっても、ウィルスプログラムの実行を防ぐことが可能である。
【００４４】
図３から図６で説明した各処理は、以下に説明される各回路構成についても同様に行われる。
【００４５】
図７は、本発明の一実施例に係る第二の回路構成を示す図である。図７において、バスマスタ装置１０がＤＭＡコントローラである場合、書き込むデータ又は読み出すデータが命令コードなのかデータコードなのかを指定するためのフラグ設定レジスタ１３ａを新たに備え、フラグ設定レジスタ１３ａの出力を信号Ｉ＿Ｄ１３として利用する。
【００４６】
つまり、バスマスタ装置１０は、命令実行フェーズ時にフラグ設定レジスタ１３ａにデータコードを示す信号レベルを設定し、それ以外の状態では全て命令コードを示す信号レベルを設定する。或いは、命令フェッチフェーズ時にフラグ設定レジスタ１３ａに命令コードを示す信号レベルを設定し、それ以外の状態を全てデータコードを示す信号レベルに設定するようにしても良い。
【００４７】
この第二の回路構成では、バスマスタ装置１０は、書き込むデータ又は読み出すデータが命令コードなのかデータコードなのかを予め設定し、書き込むデータを記憶装置４０へ書き込む又は読み出すデータを記憶装置４０から読み出す。
【００４８】
図８は、本発明の一実施例に係る第三の回路構成を示す図である。図８において、書き込み回路２０及び読み出し回路３０とが一つのバスインターフェイスＬＳＩ１００として構成される。
【００４９】
この第三の回路構成では、書き込み回路２０と読み出し回路３０とを一つのＬＳＩパッケージとし扱うことができるため、回路設計を容易にすることができる。
【００５０】
図９は、本発明の一実施例に係る第四の回路構成を示す図である。図９において、書き込み回路２０と読み出し回路３０とがバスマスタ装置１０−２内に構成される。記憶装置４０は、上記第一の回路構成から第三の回路構成と同様である。
【００５１】
この第四の回路構成では、回路設計を容易にする他、既存のバスマスタ装置を、バッファオーバーランを利用したコンピュータウィルスによる感染を防止することができるバスマスタ装置１０−２へと容易に置き換えることができる。
【００５２】
図１０は、本発明の一実施例に係る第五の回路構成を示す図である。図１０において、書き込み回路２０と読み出し回路３０とが記憶装置４０−２内に構成される。記憶装置４０−２内には、書き込み回路２０と、読み出し回路３０と、書き込み／読み出し制御部４０ａと、記憶領域４０ｂとが構成される。書き込み／読み出し制御部４０ａは、記憶領域４０ｂへのアクセスを制御する処理部である。
【００５３】
バッファオーバーランを利用したコンピュータウィルスによる感染を防止するためのバスマスタ装置１０とのデータ転送を可能とするため、書き込み回路２０と読み出し回路３０とが書き込み／読み出し制御部４０ａの前段部（信号の入出力側）に構成される。或いは、書き込み／読み出し制御部４０ａの内部に書き込み回路２０と読み出し回路３０とを回路構成し、書き込み／読み出し制御部４０ａにバスマスタ回路１０からの信号Ｉ＿Ｄ１３を入力可能とするように構成せいても良い。
【００５４】
この第五の回路構成では、バッファオーバーランを利用したコンピュータウィルスによる感染を防止するためのバスマスタ装置１０に対応した記憶装置４０−２を提供することが可能となる。
【００５５】
上述したように、本発明によれば、書き込み時と読み込み時でデータ種別が異なるバッファオーバーランを利用したウィルスプログラムの実行を防止することが可能となる。
【００５６】
以上の説明に関し、更に以下の項を開示する。
（付記１）
記憶素子と該記憶素子への書き込み及び読み出しに係る処理を制御する処理制御装置とを有する情報処理装置において、
前記記憶素子の記憶領域へ書き込むための書き込みデータのデータ種別に基づいて、該書き込みデータ又は該書き込みデータを符号化した符号化済みデータのいずれか一方を書き込み対象データとして該記憶領域へ書き込む書き込み手段を有することを特徴とする情報処理装置。
（付記２）
前記書き込み手段は、
前記書き込みデータを符号化する符号化手段と、
前記処理制御装置にて設定されたデータ種別を示すデータ種別信号に基づいて、前記書き込みデータ又は該書き込みデータを符号化した符号化済みデータのいずれか一方を前記書き込み対象データとして選択する書き込みデータ選択手段とを有することを特徴とする付記１記載の情報処理装置。
（付記３）
前記書き込み手段は、前記処理制御装置と前記記憶素子との間に構成されることを特徴とする付記１又は２記載の情報処理装置。
（付記４）
記憶素子と該記憶素子への書き込み及び読み出しに係る処理を制御する処理制御装置とを有する情報処理装置において、
前記記憶素子の記憶領域から読み出すための読み出しデータのデータ種別に基づいて、該記憶領域から読み出した読み出しデータ又は該読み出しデータを復号した復号済みデータのいずれか一方を前記処理制御装置における読み出し対象データとする読み出し手段を有することを特徴とした情報処理装置。
（付記５）
前記読み出し手段は、
前記読み出しデータを復号化する復号化手段と、
前記処理制御装置にて設定されたデータ種別を示すデータ種別信号に基づいて、前記読み出しデータ又は該読み出しデータを復号した復号済みデータのいずれか一方を前記読み出し対象データとして選択する読み出しデータ選択手段とを有することを特徴とした付記４記載の情報処理装置。
（付記６）
前記読み出し手段は、前記処理制御装置と前記記憶素子との間に構成されることを特徴とする付記４又は５記載の情報処理装置。
（付記７）
記憶素子と該記憶素子への書き込み及び読み出しに係る処理を制御する処理制御装置とを有する情報処理装置において、
前記記憶素子の記憶領域へ書き込むための書き込みデータのデータ種別に基づいて、該書き込みデータ又は該書き込みデータを符号化した符号化済みデータのいずれか一方を書き込み対象データとして該記憶領域へ書き込む書き込み手段と、
前記記憶素子の記憶領域から読み出すための読み出しデータのデータ種別に基づいて、該記憶領域から読み出した読み出しデータ又は該読み出しデータを復号した復号済みデータのいずれか一方を前記処理制御装置における読み出し対象データとする読み出し手段とを有することを特徴とする情報処理装置。
（付記８）
記憶素子への書き込み及び読み出しに係る処理を制御する処理制御装置において、
前記処理対象となるデータのデータ種別を示すデータ種別レジスタを有し、
命令実行フェーズ時に前記データ種別レジスタにデータコードを示す信号レベルを設定し、それ以外の状態では全て命令コードを示す信号レベルを該データ種別レジスタ設定することを特徴とする処理制御装置。
（付記９）
記憶領域への書き込み及び読み出しに係る処理を情報処理装置が実行する情報処理方法において、該情報処理装置は、
前記記憶領域へ書き込むための書き込みデータのデータ種別に基づいて、該書き込みデータ又は該書き込みデータを符号化した符号化済みデータのいずれか一方を書き込み対象データとして該記憶領域へ書き込む書き込み手順と、
前記記憶領域から読み出すための読み出しデータのデータ種別に基づいて、該記憶領域から読み出した読み出しデータ又は該読み出しデータを復号した復号済みデータのいずれか一方を読み出し対象データとする読み出し手順とを実行することを特徴とする情報処理方法。
【００５７】
本発明は、具体的に開示された実施例に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
【図面の簡単な説明】
【００５８】
【図１】コンピュータウィルスによるバッファオーバーランを説明するための図である。
【図２】本発明の一実施例に係る第一の回路構成を示す図である。
【図３】命令コードの書き込み処理を説明するためのフローチャート図である。
【図４】命令コードの読み出し処理を説明するためのフローチャート図である。
【図５】データコードの書き込み処理を説明するためのフローチャート図である。
【図６】データコードの読み出し処理を説明するためのフローチャート図である。
【図７】本発明の一実施例に係る第二の回路構成を示す図である。
【図８】本発明の一実施例に係る第三の回路構成を示す図である。
【図９】本発明の一実施例に係る第四の回路構成を示す図である。
【図１０】本発明の一実施例に係る第五の回路構成を示す図である。
【符号の説明】
【００５９】
１０、１０−２  バスマスタ装置
１０ａ        バスマスタ回路
１１          制御信号ＣＴＬ
１２          信号ＤＯ
１３          信号Ｉ＿Ｄ
１３ａ        フラグ設定レジスタ
１４          信号ＤＩ
２０          書き込み回路
２１          セレクタ
２２          符号器
３０          読み出し回路
３１          セレクタ
３２          復号器
４０、４０−２  記憶装置
４０ａ        書き込み／読み出し制御部
４０ｂ        記憶領域
４１          制御信号ＣＴＬ
４２          信号ＤＩ
４４          信号ＤＯ
【図１】
2006185347.tif 000003
【図２】
2006185347.tif 000004
【図３】
2006185347.tif 000005
【図４】
2006185347.tif 000006
【図５】
2006185347.tif 000007
【図６】
2006185347.tif 000008
【図７】
2006185347.tif 000009
【図８】
2006185347.tif 000010
【図９】
2006185347.tif 000011
【図１０】
2006185347.tif 000012