(57)【要約】【課題】  半導体素子の微細化を容易に実現可能にする。【解決手段】  半導体基板１０の上面に、半導体基板１０の上面から下面に向かって延伸するトレンチ溝１０ａを形成する。そして、トレンチ溝１０ａの開口部分を残すようにゲート電極３０をトレンチ溝１０ａ内に埋め込み、残った開口部分に不純物の拡散源となるＰＳＧ（リンシリケートガラス）膜４０を形成する。そして、ＰＳＧ膜４０内の不純物をＰ型ベース領域１３内に拡散させることにより、トレンチ溝１０ａの開口に沿ってＮ型エミッタ領域１４を形成する。【選択図】  図５
2006073971.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体領域を有する半導体基板の上面に、該半導体基板の上面から下面に向かって延伸するトレンチ溝を形成する溝形成工程と、
第２導電型の不純物を含有し、不純物の拡散源となる不純物膜を前記トレンチ溝内に形成する拡散源形成工程と、
前記不純物膜に含有されている前記不純物を前記第１半導体領域内に拡散させることにより、前記第１半導体領域内に第２導電型の第２半導体領域を形成する不純物拡散工程と、
を備えることを特徴とする半導体素子の製造方法。
【請求項２】
前記トレンチ溝の開口から所定深さまでの開口部分を前記不純物膜の形成領域として残すように、前記トレンチ溝内に導体膜を形成する導体膜形成工程をさらに備え、
前記拡散源形成工程は、前記導体膜上の開口部分に前記不純物膜を形成する工程を備える、
ことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記拡散源形成工程は、
前記トレンチ溝の開口部分を埋め込むように、前記半導体基板の上面に前記不純物膜を形成する成膜工程と、
前記半導体基板の上面に形成された前記不純物膜を除去することにより、前記開口部分内に前記不純物膜を残す除去工程と、
を備える、ことを特徴とする請求項２に記載の半導体素子の製造方法。
【請求項４】
前記第１半導体領域の表面を所定の厚さだけエッチングすることにより、前記第２半導体領域の形成領域を越えて拡散した、前記第１半導体領域表面の不純物を除去するエッチング工程をさらに備える、ことを特徴とする請求項１乃至３の何れか１項に記載の半導体素子の製造方法。
【請求項５】
第１導電型の第１半導体領域を有する半導体基板の上面に、該半導体基板の上面から下面に向かって延伸するトレンチ溝を形成する溝形成工程と、
第２導電型の不純物を含有し、不純物の拡散源となる不純物膜を前記トレンチ溝内を含む半導体基板の上面に形成する拡散源形成工程と、
前記不純物膜に含有されている前記不純物を前記第１半導体領域内に拡散させることにより、前記第１半導体領域内に第２導電型の第２半導体領域を形成する不純物拡散工程と、
前記半導体基板の上面に形成された不純物膜及び前記第１半導体領域をエッチングすることにより、前記第２半導体領域の形成領域を越えて拡散した、前記第１半導体領域表面の不純物を除去するとともに、前記不純物膜を前記トレンチ溝内に形成するエッチング工程と、
を備えることを特徴とする半導体素子の製造方法。
【請求項６】
前記トレンチ溝の開口から所定深さまでの開口部分を前記不純物膜の形成領域として残すように、前記トレンチ溝内に導体膜を形成する導体膜形成工程をさらに備え、
前記エッチング工程は、前記導体膜上の開口部分に前記不純物膜を形成する工程を備える、
ことを特徴とする請求項５に記載の半導体素子の製造方法。
【請求項７】
前記開口部分の底面は、前記第２半導体領域の底面よりも浅い位置にある、ことを特徴とする請求項２乃至４、６の何れか１項に記載の半導体素子の製造方法。
【請求項８】
前記半導体素子は、トランジスタであり、
前記導体膜形成工程は、ゲート電極として前記導体膜を形成する工程を備え、
前記拡散源形成工程は、前記ゲート電極と前記半導体基板上に形成される電極との間を電気的に絶縁する層間絶縁膜として機能する膜を前記不純物膜として形成する工程を備える、
ことを特徴とする請求項２乃至４、６、７の何れか１項に記載の半導体素子の製造方法。
【請求項９】
第１導電型の第１半導体領域を有する半導体基板と、
前記半導体基板の上面に、該半導体基板の上面から下面に向かって延伸するように形成されたトレンチ溝と、
前記第１半導体領域内に、前記トレンチ溝に沿って形成された第２導電型の第２半導体領域と、
前記第２半導体領域と同一種類の不純物を含有し、前記トレンチ溝内に形成された不純物膜と、
から構成されていることを特徴とする半導体素子。
【請求項１０】
前記トレンチ溝内の、前記トレンチ溝の開口から所定深さまでの開口部分よりも深い部分に形成された導体膜をさらに備え、
前記不純物膜は、前記導体膜上の開口部分に形成されている、
ことを特徴とする請求項９に記載の半導体素子。
【請求項１１】
前記開口部分の底面は、前記第２半導体領域の底面よりも浅い位置にある、ことを特徴とする請求項９又は１０に記載の半導体素子。
【請求項１２】
前記不純物膜は、その下部が前記トレンチ溝内に形成されており、その上部が前記半導体基板の上面から突出している、ことを特徴とする請求項９乃至１１の何れか１項に記載の半導体素子。
【請求項１３】
前記不純物膜の、前記半導体基板の上面から突出した部分は、前記トレンチ溝の幅と等しいか、又は、前記トレンチ溝の幅よりも小さい幅を有する、ことを特徴とする請求項１２に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子及び半導体素子の製造方法に関する。
【背景技術】
【０００２】
トレンチゲート構造を有する半導体素子として、ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）やＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などが知られている。
【０００３】
トレンチゲート構造を有するＩＧＢＴは、例えば図７に示すように、Ｐ型エミッタ領域１１１、Ｎ型ベース領域１１２、及び、Ｐ型ベース領域１１３が下面から上面に向かってこの順番で形成された半導体基板１１０を備える。
【０００４】
半導体基板１１０の上面には、半導体基板１１０の上面から下面に向かって延伸するトレンチ溝１１０ａが形成されている。トレンチ溝１１０ａの内壁上にはゲート絶縁膜１２０が形成されており、ゲート絶縁膜１２０上には、トレンチ溝１１０ａの全体を埋めるようにゲート電極１３０が形成されている。また、Ｐ型ベース領域１１３の表面領域には、Ｎ型エミッタ領域（Ｎ型ソース領域）１１４がトレンチ溝１１０ａの開口に沿って形成されている。
【０００５】
半導体基板１１０の上面には、トレンチ溝１１０ａ内に形成されたゲート絶縁膜１２０とゲート電極１３０、及び、Ｐ型ベース領域１１３の表面領域に形成されたＮ型エミッタ領域１１４の一部を被覆するように層間絶縁膜（絶縁酸化膜）１４０が形成されている。
【０００６】
また、半導体基板１１０の上面には、層間絶縁膜１４０を被覆し、層間絶縁膜１４０間に露出しているＰ型ベース領域１１３及びＮ型エミッタ領域１１４に電気的に接続されたエミッタ電極１５０が形成されている。また、半導体基板１１０の下面には、Ｐ型エミッタ領域１１１に電気的に接続されたコレクタ電極１６０が形成されている。
【０００７】
以上のような構成を有するＩＧＢＴは、コレクタ電極１６０に正の電圧を印加した状態で、ゲート電極１３０に所定の大きさを有する正のゲート電圧を印加すると、Ｐ型ベース領域１１３内に、トレンチ溝１１０ａの側壁に沿った縦方向のチャネルが形成される。これにより、コレクタ電極１６０とエミッタ電極１５０との間に電流が流れる。
【０００８】
上記した構成を有するＩＧＢＴの製造方法としては、例えば図８（ａ）から図８（ｄ）に示すものがある（例えば、特許文献１参照）。
具体的には、Ｎ型ベース領域１１２となる高抵抗を有するＮ型の半導体ウエハの下面にＰ型エミッタ領域１１１を、上面にＰ型ベース領域１１３及びＮ型エミッタ領域１１４を、写真蝕刻法、インプラ、熱拡散法等を用いて形成する。なお、この時点では、図８（ａ）に示すように、Ｎ型エミッタ領域１１４は、トレンチ溝１１０ａの形成領域を含んでいる。
【０００９】
そして、リアクティブエッチング法により、図８（ｂ）に示すように、Ｎ型エミッタ領域１１４の中央部分にトレンチ溝１１０ａを形成し、トレンチ溝１１０ａ内の側壁及び底面を含む半導体基板１１０上にゲート絶縁膜１２０を形成する。
【００１０】
その後、トレンチ溝１１０ａを埋め込むように、Ｐ型ベース領域１１３上の全面にポリシリコンを堆積させる。そして、ゲート配線やボンディングパッド等の形成領域を写真蝕刻法により保護した後、所定部分のポリシリコンをリアクティブエッチング法により除去する。これにより、図８（ｃ）に示すように、トレンチ溝１１０ａ内にゲート電極１３０が形成され、トレンチ溝１１０ａは、その上部までポリシリコンで埋まった状態となる。
【００１１】
次に、化学気相成長法により、シリコン酸化膜をＰ型ベース領域１１３上の全面に形成する。そして、エミッタ電極１５０がＰ型ベース領域１１３の表面と接触する部分のシリコン酸化膜を選択的にエッチングし、図８（ｄ）に示すように、層間絶縁膜１４０を形成する。なお、このエッチングにより、層間絶縁膜１４０下以外のゲート絶縁膜１２０も除去される。
そして、半導体基板１１０の上面にエミッタ電極１５０を、下面にコレクタ電極１６０をそれぞれ形成し、図７に示した構成のＩＧＢＴを完成する。
【００１２】
また、上記以外にも、例えば図９（ａ）から図９（ｄ）に示す方法がある。
具体的には、Ｎ型ベース領域１１２となる高抵抗を有するＮ型の半導体ウエハの下面にＰ型エミッタ領域１１１を、上面にＰ型ベース領域１１３を、それぞれ熱拡散法等により形成する。
【００１３】
次に、リアクティブエッチング法により、図９（ａ）に示すように、半導体基板１１０の上面に、半導体基板１１０の上面から下面に向かって延伸するトレンチ溝１１０ａを形成する。トレンチ溝１１０ａの形成後、図９（ａ）に示すように、トレンチ溝１１０ａ内の側壁及び底面を含む半導体基板１１０上にゲート絶縁膜１２０を形成する。
【００１４】
続いて、トレンチ溝１１０ａの内部を埋め込むように、Ｐ型ベース領域１１３上の全面にポリシリコンを堆積させ、所定部分のポリシリコンをエッチバックにより除去する。これにより、図９（ｂ）に示すように、トレンチ溝１１０ａ内にゲート電極１３０が形成され、トレンチ溝１１０ａは、その上部までポリシリコンで埋まった状態となる。
【００１５】
次に、Ｐ型ベース領域１１３の表面上に形成されたゲート絶縁膜１２０を除去した後、層間絶縁膜となるシリコン酸化膜を化学気相成長法によってＰ型ベース領域１１３上の全面に形成する。なお、層間絶縁膜となるシリコン酸化膜には、Ｎ型不純物（例えばリン）が予め導入されている。そして、エミッタ電極１５０がＰ型ベース領域１１３の表面と接触する部分のシリコン酸化膜を写真蝕刻法等を用いて選択的にエッチングする。これにより、図９（ｃ）に示すように、層間絶縁膜１４０が形成される。
【００１６】
その後、層間絶縁膜１４０内のＮ型不純物をＰ型ベース領域１１３の表面領域に拡散させる。これにより、図９（ｄ）に示すように、トレンチ溝１１０ａの開口に沿ってＮ型エミッタ領域１１４が形成される。
そして、半導体基板１１０の上面にエミッタ電極１５０を、下面にコレクタ電極１６０をそれぞれ形成し、図７に示した構成のＩＧＢＴを完成する。
【特許文献１】特開平８−２５５９０２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
上記したように、図８に示した製造方法では、リアクティブエッチング法により、Ｎ型エミッタ領域１１４の中央部分にトレンチ溝１１０ａを形成している。リアクティブエッチング法によりトレンチ溝１１０ａを形成する場合、エッチング領域を限定するためのフォトマスクが形成される。しかし、フォトマスクの位置合わせ精度等には限界があり、このため、フォトマスクの位置合わせ精度以上にＮ型エミッタ領域１１４を小さく形成することはできず、ＩＧＢＴを微細化するのは困難であった。
【００１８】
また、図９に示した製造方法では、Ｎ型不純物の拡散源として機能する層間絶縁膜１４０を形成する際、写真蝕刻法が用いられている。しかし、写真蝕刻の精度等には限界があり、このため、写真蝕刻の精度等以上に層間絶縁膜１４０を小さく形成することはできず、ＩＧＢＴを微細化するのは困難であった。
【００１９】
従って、本発明は、半導体素子の微細化を容易に実現可能な半導体素子及び半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上記目的を達成するために、本発明の第１の観点にかかる半導体素子の製造方法は、第１導電型の第１半導体領域を有する半導体基板の上面に、該半導体基板の上面から下面に向かって延伸するトレンチ溝を形成する溝形成工程と、第２導電型の不純物を含有し、不純物の拡散源となる不純物膜を前記トレンチ溝内に形成する拡散源形成工程と、前記不純物膜に含有されている前記不純物を前記第１半導体領域内に拡散させることにより、前記第１半導体領域内に第２導電型の第２半導体領域を形成する不純物拡散工程と、を備えることを特徴とする。
【００２１】
前記トレンチ溝の開口から所定深さまでの開口部分を前記不純物膜の形成領域として残すように、前記トレンチ溝内に導体膜を形成する導体膜形成工程をさらに備え、前記拡散源形成工程は、前記導体膜上の開口部分に前記不純物膜を形成する工程を備えてもよい。
【００２２】
前記拡散源形成工程は、前記トレンチ溝の開口部分を埋め込むように、前記半導体基板の上面に前記不純物膜を形成する成膜工程と、前記半導体基板の上面に形成された前記不純物膜を除去することにより、前記開口部分内に前記不純物膜を残す除去工程と、を備えてもよい。
【００２３】
前記第１半導体領域の表面を所定の厚さだけエッチングすることにより、前記第２半導体領域の形成領域を越えて拡散した、前記第１半導体領域表面の不純物を除去するエッチング工程をさらに備えてもよい。
【００２４】
本発明の第２の観点にかかる半導体素子の製造方法は、第１導電型の第１半導体領域を有する半導体基板の上面に、該半導体基板の上面から下面に向かって延伸するトレンチ溝を形成する溝形成工程と、第２導電型の不純物を含有し、不純物の拡散源となる不純物膜を前記トレンチ溝内を含む半導体基板の上面に形成する拡散源形成工程と、前記不純物膜に含有されている前記不純物を前記第１半導体領域内に拡散させることにより、前記第１半導体領域内に第２導電型の第２半導体領域を形成する不純物拡散工程と、前記半導体基板の上面に形成された不純物膜及び前記第１半導体領域をエッチングすることにより、前記第２半導体領域の形成領域を越えて拡散した、前記第１半導体領域表面の不純物を除去するとともに、前記不純物膜を前記トレンチ溝内に形成するエッチング工程と、を備えることを特徴とする。
【００２５】
前記トレンチ溝の開口から所定深さまでの開口部分を前記不純物膜の形成領域として残すように、前記トレンチ溝内に導体膜を形成する導体膜形成工程をさらに備え、前記エッチング工程は、前記導体膜上の開口部分に前記不純物膜を形成する工程を備えてもよい。
【００２６】
前記開口部分の底面は、前記第２半導体領域の底面よりも浅い位置にあってもよい。
【００２７】
前記半導体素子は、トランジスタであり、前記導体膜形成工程は、ゲート電極として前記導体膜を形成する工程を備え、前記拡散源形成工程は、前記ゲート電極と前記半導体基板上に形成される電極との間を電気的に絶縁する層間絶縁膜として機能する膜を前記不純物膜として形成する工程を備えてもよい。
【００２８】
本発明の第３の観点にかかる半導体素子は、第１導電型の第１半導体領域を有する半導体基板と、前記半導体基板の上面に、該半導体基板の上面から下面に向かって延伸するように形成されたトレンチ溝と、前記第１半導体領域内に、前記トレンチ溝に沿って形成された第２導電型の第２半導体領域と、前記第２半導体領域と同一種類の不純物を含有し、前記トレンチ溝内に形成された不純物膜と、から構成されていることを特徴とする。
【００２９】
前記トレンチ溝内の、前記トレンチ溝の開口から所定深さまでの開口部分よりも深い部分に形成された導体膜をさらに備え、前記不純物膜は、前記導体膜上の開口部分に形成されていてもよい。
【００３０】
前記開口部分の底面は、前記第２半導体領域の底面よりも浅い位置にあってもよい。
【００３１】
前記不純物膜は、その下部が前記トレンチ溝内に形成されており、その上部が前記半導体基板の上面から突出していてもよい。
【００３２】
前記不純物膜の、前記半導体基板の上面から突出した部分は、前記トレンチ溝の幅と等しいか、又は、前記トレンチ溝の幅よりも小さい幅を有してもよい。
【発明の効果】
【００３３】
本発明によれば、半導体素子の微細化を容易に実現可能な半導体素子及び半導体素子の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００３４】
次に、本発明の実施の形態にかかる半導体素子の製造方法について図面を参照して説明する。なお、以下では、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）の製造方法を例にとって説明する。
【００３５】
図１は、本発明の実施の形態にかかる製造方法により製造されるＩＧＢＴ１の構成を示す断面図である。
図１に示すように、ＩＧＢＴ１は、半導体基板１０と、ゲート絶縁膜２０と、ゲート電極３０と、ＰＳＧ（リンシリケートガラス）膜４０と、エミッタ電極５０と、コレクタ電極６０と、から構成されている。
【００３６】
半導体基板１０は、例えばシリコン半導体基板から構成され、Ｐ型エミッタ領域１１と、Ｎ型ベース領域１２と、Ｐ型ベース領域１３と、Ｎ型エミッタ領域１４と、を有する。
【００３７】
Ｐ型エミッタ領域１１は、Ｐ型の半導体領域から構成され、半導体基板１０の下面を構成する。Ｐ型エミッタ領域１１は、例えば熱拡散法によってＮ型の半導体ウエハにＰ型不純物（例えばボロン）を拡散させることにより形成される。
【００３８】
Ｎ型ベース領域１２は、Ｐ型エミッタ領域１１上に形成されたＮ型の半導体領域から構成されている。
Ｐ型ベース領域１３は、Ｎ型ベース領域１２上に形成されたＰ型の半導体領域から構成され、半導体基板１０の上面を構成する。Ｐ型ベース領域１３は、例えば熱拡散法によってＮ型の半導体ウエハにＰ型不純物（例えばボロン）を拡散させることにより形成される。
【００３９】
半導体基板１０の上面には、Ｐ型ベース領域１３を貫通してＮ型ベース領域１２に至る複数のトレンチ溝１０ａが、所定間隔で形成されている。各トレンチ溝１０ａは、Ｐ型ベース領域１３の厚さよりも大きく、Ｐ型ベース領域１３とＮ型ベース領域１２とを合わせた厚さよりも小さい深さを有する。
【００４０】
Ｎ型エミッタ領域１４は、Ｎ＋型の半導体領域から構成されている。Ｎ型エミッタ領域１４は、例えばＰ型ベース領域１３の表面領域にＮ型不純物（例えばリン）を拡散させることにより、トレンチ溝１０ａの開口に沿って形成されている。
【００４１】
ゲート絶縁膜２０は、例えば熱酸化法により、トレンチ溝１０ａの内壁上に形成されている。
ゲート電極３０は、例えば化学気相成長法により、トレンチ溝１０ａ内を埋めるように、ゲート絶縁膜２０上に形成されている。
【００４２】
なお、ゲート絶縁膜２０及びゲート電極３０は、トレンチ溝１０ａ内の開口部分を除いた部分、即ち、開口部分よりも深い部分に形成されている。ゲート絶縁膜２０及びゲート電極３０が形成されていない、トレンチ溝１０ａの開口部分は、図２に示すように、Ｎ型エミッタ領域１４の底面の位置ＢよりもＮ型エミッタ領域１４を形成する際のＮ型不純物の、トレンチ溝１０ａの延伸方向に沿った拡散距離Ｌだけ浅い位置Ａよりも浅い部分を指す。即ち、ゲート絶縁膜２０及びゲート電極３０の上面は、Ｎ型エミッタ領域１４の底面と半導体基板１０の上面との間に位置している。
【００４３】
ＰＳＧ膜４０は、Ｐ型不純物（例えばリン）が導入されたシリコン酸化膜である。ＰＳＧ膜４０は、例えば化学気相成長法等によって、その下部がトレンチ溝１０ａの開口部分内に充填され、その上部が半導体基板１０の上面から突出するように形成されている。また、ＰＳＧ膜４０は、ゲート電極３０とエミッタ電極５０との間を電気的に絶縁する層間絶縁膜としての機能を有する。
【００４４】
エミッタ電極５０は、例えばアルミニウム膜から構成されている。エミッタ電極５０は、例えばＰＶＤ（Physical Vapor Deposition）法等によって、ＰＳＧ膜４０を被覆するように、半導体基板１０の上面全体に形成されている。そして、エミッタ電極５０は、半導体基板１０の上面において、Ｐ型ベース領域１３及びＮ型エミッタ領域１４に電気的に接続されている。
【００４５】
コレクタ電極６０は、例えばアルミニウム膜から構成されている。コレクタ電６０は、例えばＰＶＤ法等によって、半導体基板１０の下面全体を覆うように形成されている。そして、コレクタ電極６０は、半導体基板１０の下面において、Ｐ型エミッタ領域１１に電気的に接続されている。
【００４６】
以上のような構成を有するＩＧＢＴ１では、エミッタ電極５０に正の電圧を印加した状態でゲート電極３０に所定の大きさを有する正のゲート電圧を印加すると、Ｐ型ベース領域１３内に、トレンチ溝１０ａの側壁に沿った縦方向のチャネルが形成される。これにより、エミッタ電極５０とコレクタ電極６０との間に電流が流れる。
【００４７】
次に、以上のような構成を有するＩＧＢＴ１の製造方法について説明する。図３（ａ）から図５（ｃ）は、ＩＧＢＴ１の製造工程を示す断面図である。
まず初めに、高抵抗を有するＮ型の半導体ウエハを用意する。そして、熱拡散法により、半導体ウエハの上面及び下面のそれぞれにＰ型不純物（例えばボロン）を導入する。これにより、図３（ａ）に示すように、下面から上面に向かってＰ型エミッタ領域１１、Ｎ型ベース領域１２、Ｐ型ベース領域１３がこの順番で形成された半導体基板１０が形成される。
【００４８】
次に、リアクティブイオンエッチング法により、半導体基板１０上面の所定部分をエッチングする。これにより、図３（ｂ）に示すように、半導体基板１０の上面に複数のトレンチ溝１０ａが所定間隔で形成される。なお、エッチング処理は、トレンチ溝１０ａの底にＮ型ベース領域１２が露出するまで行われる。これにより、Ｐ型ベース領域１３の厚さよりも大きく、Ｐ型ベース領域１３とＮ型ベース領域１２とを合わせた厚さよりも小さい深さを有するトレンチ溝１０ａが形成される。
【００４９】
トレンチ溝１０ａを形成した後、例えば熱酸化法によって、図３（ｃ）に示すように、半導体基板１０の上面、及び、トレンチ溝１０ａの内壁上に熱酸化膜２０ａを形成する。
【００５０】
続いて、化学気相成長法等によって、図３（ｃ）に示すように、トレンチ溝１０ａの内部を完全に埋め込み、半導体基板１０の上面全体を被覆するポリシリコン膜３０ａを形成する。
【００５１】
そして、半導体基板１０の上面に形成されるゲート配線やボンディングパッド等（図示せず）の形成領域を写真蝕刻法により保護する。その後、ポリシリコン膜３０ａにエッチング処理を施すことにより、図４（ａ）に示すように、半導体基板１０の上面、及び、トレンチ溝１０ａの開口部分に形成されたポリシリコン膜３０ａを除去する。これにより、トレンチ溝１０ａ内の開口部分よりも深い部分、即ち、Ｎ型エミッタ領域１４の底面の位置ＢよりもＮ型エミッタ領域１４を形成する際のＮ型不純物の拡散距離Ｌだけ浅い位置Ａよりも深い部分に、ゲート電極３０が形成される。また、このエッチングにより、半導体基板１０の上面、及び、トレンチ溝１０ａの開口部分の内壁には、熱酸化膜２０ａが露出する。
【００５２】
続いて、熱酸化膜２０ａにウエットエッチング処理を施すことにより、図４（ｂ）に示すように、半導体基板１０の上面、及び、トレンチ溝１０ａの開口部分に露出した熱酸化膜２０ａを除去する。これにより、トレンチ溝１０ａ内の開口部分よりも深い部分、即ち、Ｎ型エミッタ領域１４の底面の位置ＢよりもＮ型エミッタ領域１４を形成する際のＮ型不純物の拡散距離Ｌだけ浅い位置Ａよりも深い部分に、ゲート酸化膜２０が形成される。また、このエッチングにより、半導体基板１０の上面、及び、トレンチ溝１０ａの開口部分の内壁には、Ｐ型ベース領域１３が露出する。
【００５３】
次に、化学気相成長法等によって、図４（ｃ）に示すように、トレンチ溝１０ａの開口部分内を完全に埋めるように、リン等のＮ型不純物（ドナー不純物）を含むＰＳＧ膜（リンシリケートガラス膜）４０を半導体基板１０の上面に形成する。
【００５４】
そして、ＰＳＧ膜４０にエッチング処理を施すことにより、図５（ａ）に示すように、トレンチ溝１０ａの内部にのみＰＳＧ膜４０が残存するように、半導体基板１０の上面に形成されたＰＳＧ膜４０を除去する。これにより、トレンチ溝１０ａは、下部がゲート電極３０によって充填され、上部がＰＳＧ膜４０によって充填された状態となる。なお、このエッチング処理では、半導体基板１０の上面に形成されたＰＳＧ膜４０を一様に除去するため、マスク等を用いる必要がない。
【００５５】
その後、半導体基板１０に、所定温度の熱処理を所定時間施す。この際、トレンチ溝１０ａ内に残存しているＰＳＧ膜４０は不純物の拡散源として機能する。これにより、ＰＳＧ膜４０からＰ型ベース領域１３内へＮ型不純物が拡散し、図５（ｂ）に示すように、Ｐ型ベース領域１３の表面領域に、トレンチ溝１０ａの開口に沿ってＮ型エミッタ領域１４が形成される。このようにして形成されたＮ型エミッタ領域１４の底面は、トレンチ溝１０ａの開口部分よりも、半導体基板１０の厚み方向におけるＮ型不純物の拡散距離Ｌだけ深い位置にある。即ち、Ｎ型エミッタ領域１４の底面は、ゲート絶縁膜２０及びゲート電極３０の上面よりも深い位置にある。
【００５６】
なお、Ｐ型ベース領域１３の表面では、上記熱処理によって、Ｎ型エミッタ領域１４の形成領域を越えてＮ型不純物が拡散してしまう場合がある。このため、熱処理を行った後に、Ｐ型ベース領域１３の表面を所定の厚さだけエッチングして除去する。この際、ＰＳＧ膜４０のエッチング速度が半導体基板１０のエッチング速度に比べて十分小さくなる条件でエッチング処理が行われる。
【００５７】
これにより、図５（ｃ）に示すように、下部がトレンチ溝１０ａの開口部分内に充填され、上部が半導体基板１０の上面から突出するＰＳＧ膜４０が形成される。また、上記した条件下であってもＰＳＧ膜４０は僅かにエッチングされるため、半導体基板１０の上面から突出した部分のＰＳＧ膜４０は、トレンチ溝１０ａの幅と等しいか、又は、トレンチ溝１０ａの幅よりも小さい幅を有する。また、上記エッチング処理を行うことにより、Ｐ型ベース領域１３の表面に不必要なＮ型半導体領域が残存することを防止できる。また、このエッチング処理では、Ｐ型ベース領域１３の表面を所定の厚さだけ一様にエッチングするので、マスク等を用いる必要がない。
【００５８】
その後、例えばＰＶＤ等によって、ＰＳＧ膜４０を被覆するように、アルミニウム膜等から構成されるエミッタ電極５０を半導体基板１０の上面に形成し、半導体基板１０の下面に、アルミニウム膜等から構成されるコレクタ電極６０を形成する。これにより、図１に示したＩＧＢＴ１が完成する。
【００５９】
以上に示した製造方法では、トレンチ溝１０ａの開口部分内に、不純物の拡散源として機能するＰＳＧ膜４０を形成し、トレンチ溝１０ａ内からＰ型ベース領域１３に不純物を拡散させている。このような方法によれば、フォトマスクを使用せずに、トレンチ溝１０ａの開口に沿ってＮ型エミッタ領域１４を形成することができる。即ち、上記した製造方法によれば、フォトマスクを用いる必要がないので、フォトマスクの位置合わせ精度等によってＩＧＢＴ１の微細化が制限されることはない。その結果、微細な半導体素子を容易に実現することが可能となる。また、マスクを使用しない分だけＩＧＢＴ１の製造工程を削減することができる。
【００６０】
なお、本発明は、上記実施の形態に限られず、種々の変形、応用が可能である。例えば、ＩＧＢＴ１の製造方法は、同様の結果物が得られるのであれば他の製造方法であってもよい。以下、他の実施の形態のＩＧＢＴ１の製造方法について説明する。
【００６１】
まず、前述の製造方法と同様に、図３（ａ）から図４（ｃ）の工程に従って、図４（ｃ）に示すように、半導体基板１０の上面及びトレンチ溝１０ａの開口部分内に、リン等のＮ型不純物を含むＰＳＧ膜４０を半導体基板１０の上面に形成する。
【００６２】
次に、ＰＳＧ膜４０にエッチングを施さずに、半導体基板１０に所定温度の熱処理を所定時間施す。即ち、半導体基板１０の上面及びトレンチ溝１０ａの開口部分内にＰＳＧ膜４０を形成した状態で、半導体基板１０に、所定温度の熱処理を所定時間施す。これにより、ＰＳＧ膜４０が不純物の拡散源として機能し、ＰＳＧ膜４０から半導体基板１０（Ｐ型ベース領域１３）の表面とトレンチ溝１０ａの開口に沿ってＮ型不純物が拡散され、図６（ａ）に示すように、Ｎ（Ｎ＋）型不純物領域１４ａが形成される。
【００６３】
続いて、エッチング処理を施し、図６（ｂ）に示すように、半導体基板１０（Ｐ型ベース領域１３）の表面に形成されたＰＳＧ膜４０及びＮ型不純物領域１４ａを除去する。この際、ＰＳＧ膜４０のエッチング速度が、半導体基板１０（Ｎ型不純物領域１４ａ）のエッチング速度に比べて十分に小さくなる条件でエッチング処理を施す。これによって、トレンチ溝１０ａの開口に沿ってＮ型エミッタ領域１４が形成される。このようにして形成されたＮ型エミッタ領域１４の底面は、トレンチ溝１０ａの開口部分よりも、半導体基板１０の厚み方向におけるＮ型不純物の拡散距離Ｌだけ深い位置にある。また、トレンチ溝１０ａの開口部分にＰＳＧ膜４０が形成される。このようにして形成されたＰＳＧ膜４０は、下部がトレンチ溝１０ａの開口部分内に充填され、上部が半導体基板１０の上面から突出する。
【００６４】
このように、半導体基板１０の上面の上面にＰＳＧ膜４０を形成した状態でＰ型ベース領域１３にＮ型不純物を拡散させた後、エッチング処理を施してＮ型エミッタ領域１４及びＰＳＧ膜４０を形成しているので、前述の製造方法に比べてエッチング工程を削減することができる。このため、ＩＧＢＴ１の製造工程を削減することができる。
【００６５】
その後、前述の製造方法と同様に、ＰＳＧ膜４０を被覆するように、アルミニウム膜等から構成されるエミッタ電極５０を半導体基板１０の上面に形成し、半導体基板１０の下面に、アルミニウム膜等から構成されるコレクタ電極６０を形成することにより、図１に示したＩＧＢＴ１が完成する。
【００６６】
上記実施の形態では、ＰＳＧ膜４０の上部が半導体基板１０の上面から突出している場合を例として示した。しかし、Ｎ型エミッタ領域１４の形成時に行われる熱処理によってＮ型不純物がＮ型エミッタ領域１４を形成領域を越えて拡散しないのであれば、ＰＳＧ膜４０を半導体基板１０の上面から突出させなくてもよい。
【００６７】
また、ＩＧＢＴ１は、上記実施の形態とは逆の導電型を有してもよい。
【００６８】
また、本発明は、第１導電型の半導体領域内に形成され、第１導電型の半導体領域に形成されたトレンチ溝やコンタクトホール等に接している第２導電型の半導体領域を有する半導体素子であれば、ＩＧＢＴ１以外の半導体素子にも適用することができる。
【図面の簡単な説明】
【００６９】
【図１】本発明の実施の形態にかかるＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）の構成を示す断面図である。
【図２】図１に示すＩＧＢＴが有するトレンチ溝の開口部分を示す拡大図である。
【図３】図１に示すＩＧＢＴの製造工程を示す断面図である。
【図４】図１に示すＩＧＢＴの製造工程を示す断面図である。
【図５】図１に示すＩＧＢＴの製造工程を示す断面図である。
【図６】図１に示すＩＧＢＴの他の製造工程を示す断面図である。
【図７】従来のＩＧＢＴの構成を示す断面図である。
【図８】従来のＩＧＢＴの製造工程を示す断面図である。
【図９】従来のＩＧＢＴの製造工程を示す断面図である。
【符号の説明】
【００７０】
１０    半導体基板
１０ａ  トレンチ溝
１１    Ｐ型エミッタ領域
１２    Ｎ型ベース領域
１３    Ｐ型ベース領域
１４    Ｎ型エミッタ領域
２０    ゲート絶縁膜
３０    ゲート電極
４０    ＰＳＧ（リンシリケートガラス）膜
５０    エミッタ電極
６０    コレクタ電極
【図１】
2006073971.tif 000003
【図２】
2006073971.tif 000004
【図３】
2006073971.tif 000005
【図４】
2006073971.tif 000006
【図５】
2006073971.tif 000007
【図６】
2006073971.tif 000008
【図７】
2006073971.tif 000009
【図８】
2006073971.tif 000010
【図９】
2006073971.tif 000011