(57)【要約】    【課題】      冗長性を上げることなく、また再送することなく、ビット位置による誤り耐性の高低発生を防止すること。    【解決手段】  ビット入替部１０３は、レートマッチ情報１０５を用いて、レートマッチ部１０２にて挿入したビットが多値変調する１シンボルにおいて誤り耐性の低いビットの位置に配置されるようにビット位置を入れ替える。受信処理では誤り耐性の低いビットの誤り耐性が高くなる。また、ビット入替部１０３は、レートマッチ情報１０５を用いて、レートマッチ部１０２にてパンクチャしたビットと符号化前のビットが同じである他の符号化ビットが多値変調する１シンボルにおいて誤り耐性の高いビットの位置に配置されるようにビット位置を入れ替える。受信処理では復号するビット数が減少しても受信性能の劣化が防止される。  【選択図】      図１
2006148676.tif 000002
【特許請求の範囲】
【請求項１】
符号化後の送信データ系列を所定ビット数の送信データ系列に変換するレートマッチ処理を行うレートマッチ手段と、前記レートマッチ処理において繰り返し挿入したビットあるいは繰り返しパンクチャしたビットの位置情報を用いて、前記レートマッチ処理した送信データ系列のビット配置順序の入れ替えを行うビット入替手段と、前記ビット入替後の送信データを３ビット以上の複数ビット単位で多値変調を行う多値変調手段と、を具備するディジタル信号伝送装置。
【請求項２】
前記ビット入替手段は、前記レートマッチ処理で挿入したビットが多値変調する１シンボルにおいて誤り耐性の低いビットの位置に配置されるようにする、ことを特徴とする請求項１記載のディジタル信号伝送装置。
【請求項３】
前記ビット入替手段は、前記レートマッチ処理でパンクチャしたビットと符号化前のビットが同じである他の符号化ビットが多値変調する１シンボルにおいて誤り耐性の高いビットの位置に配置されるようにする、ことを特徴とする請求項１記載のディジタル信号伝送装置。
【請求項４】
多値変調におけるビット位置による誤り耐性情報を算出するビット位置誤り耐性情報算出手段と、前記ビット位置誤り耐性情報を用いて、符号化後の送信データ系列を所定ビット数の送信データ系列に変換するレートマッチ処理を行うレートマッチ手段と、前記レートマッチ処理した送信データを３ビット以上の複数ビット単位で多値変調を行う多値変調手段と、を具備するディジタル信号伝送装置。
【請求項５】
前記レートマッチ手段は、ビットを挿入する場合は、その挿入ビットが多値変調する１シンボルにおいて誤り耐性の低いビットの位置に配置されるようにする、ことを特徴とする請求項４記載のディジタル信号伝送装置。
【請求項６】
前記レートマッチ手段は、ビットをパンクチャする場合は、そのパンクチャしたビットと符号化前のビットが同じである他の符号化ビットが多値変調する１シンボルにおいて誤り耐性の高いビットの位置に配置されるようにする、ことを特徴とする請求項４記載のディジタル信号伝送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタル無線通信システムで用いられるディジタル信号伝送装置に関し、特に３ビット以上の送信データを１シンボルに変調する多値変調を行うディジタル信号伝送装置に関する。
【背景技術】
【０００２】
図７は、３ビット以上の送信データを１シンボルに変調する多値変調を行う従来のディジタル信号伝送装置の構成例を示すブロック図である。図７に示す従来のディジタル信号伝送装置７００は、外部から送信情報データが入力する符号器７０１と、符号器７０１の出力を受けるレートマッチ部７０２と、レートマッチ部７０２の出力を受ける多値変調部７０３とを備えている。
【０００３】
符号器７０１は、送信する情報データに対し、例えば、畳み込み符号化やターボ符号化などの誤り訂正符号化を施してレートマッチ部７０２に与える。
【０００４】
レートマッチ部７０２は、誤り訂正符号化後の送信データについて、そのビット数を物理チャネル上の１無線フレーム当たりの所定のビット数と等しくするレートマッチ処理を施して多値変調部７０３に与える。即ち、レートマッチ処理では、誤り訂正符号化後の送信データのビット数が物理チャネル上の１無線フレーム当たりの所定のビット数よりも少ないときは、誤り訂正符号化後の送信データのビット列に一定周期でビットを繰り返し挿入するレピティション（Repitition）処理を施す。逆に多いときは、誤り訂正符号化後の送信データのビット列から一定周期でビットを抜き取るパンクチャ（Puncture）処理を施す。
【０００５】
多値変調部７０３は、レートマッチ処理後の誤り訂正符号化データを、複数ビットを１シンボルに変調した多値変調信号に変換する。例えば、変調方式が１６ＱＡＭ（Quadrature Amplitude Modulation）の場合には、図８に示すように、４ビットを１シンボルに変調する。図８は、１６ＱＡＭにおけるＩＱ平面での信号点配置図である。１６ＱＡＭでは、図８に示すように４ビット毎にＩＱ平面上に配置される。
【０００６】
ところが、図８の各ビットの符号間距離を見ると、第１、第２ビットの方が第３、第４ビットに比べて大きいことがわかる。つまり、第１、第２ビットは誤り耐性が高く、第３、第４ビットは誤り耐性が低いことになる。このことは、誤り耐性が高いビットを上位ビット、誤り耐性が低いビットを下位ビットと称すれば、受信側では、下位ビットの影響で誤り訂正が困難となり、受信性能が劣化してしまうことを意味している。
【０００７】
このように、レートマッチ処理後のデータ系列をそのままを多値変調する図７に示す構成のディジタル送信装置では、図８に例示するように、ビット位置によって誤り耐性（誤りやすさ、符号間距離）が異なるので、受信性能が劣化してしまうという問題があった。
【０００８】
このビット位置によって誤り耐性が異なる問題に対処する方法としては、誤り耐性の低い下位ビットに対してのみ誤り訂正符号化を行うことで、誤り率特性の劣化を防ぎながら伝送効率を向上させる方法がある（例えば特許文献１）。また、ビット位置による誤り耐性の高低に基づき、高い符号化率の符号化データは、誤り耐性の高い上位ビットにマッピングし、低い符号化率の符号化データは、誤り耐性の低い下位ビットにマッピングして、多値変調を行う方法がある（例えば特許文献２）。また、再送毎に上位ビットと下位ビットを入れ替え、パケット合成後のビット位置による誤り耐性を均一化し、誤り率特性を向上させる方法がある（例えば特許文献３）。
【特許文献１】特開２００１−１８６０２３号公報
【特許文献２】特開２００４−２３６９１号公報
【特許文献３】特開２００３−３０９５３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、従来の解決方法では、受信性能を向上させるためには誤り訂正の冗長性を上げる必要があり、情報伝送効率が低下してしまうという問題がある。また、再送毎にビット位置を入れ替える方法は、１回の送信では効果がないので、複数回再送しないと効果がえられないという問題がある。
【００１０】
本発明は、かかる点に鑑みてなされたものであり、冗長性を上げることなく、また再送することなく、ビット位置による誤り耐性の高低発生を防止できるディジタル信号伝送装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
かかる課題を解決するため、本発明に係るディジタル信号伝送装置は、符号化後の送信データ系列を所定ビット数の送信データ系列に変換するレートマッチ処理を行うレートマッチ手段と、前記レートマッチ処理において繰り返し挿入したビットあるいは繰り返しパンクチャしたビットの位置情報を用いて、前記レートマッチ処理した送信データ系列のビット配置順序の入れ替えを行うビット入替手段と、前記ビット入替後の送信データを３ビット以上の複数ビット単位で多値変調を行う多値変調手段とを具備する構成を採る。
【００１２】
この構成によれば、冗長性を上げることなく、また再送することなく、ビット位置による誤り耐性の高低発生を防止できるので、受信性能を向上させることができる。
【００１３】
本発明に係るディジタル信号伝送装置は、上記の発明において、前記ビット入替手段は、前記レートマッチ処理で挿入したビットが多値変調する１シンボルにおいて誤り耐性の低いビットの位置に配置されるようにする構成を採る。
【００１４】
この構成によれば、受信側で行われるレートデマッチ処理においては、送信側で挿入されたデータビットを合成するので、誤り耐性の低いデータビットのＳ／Ｎが改善され、誤り耐性が高くなる。したがって、冗長性を上げることなく、また再送することなく、ビット位置による誤り耐性の高低発生を防止できるので、受信性能が向上する。
【００１５】
本発明に係るディジタル信号伝送装置は、上記の発明において、前記ビット入替手段は、前記レートマッチ処理でパンクチャしたビットと符号化前のビットが同じである他の符号化ビットが多値変調する１シンボルにおいて誤り耐性の高いビットの位置に配置されるようにする構成を採る。
【００１６】
この構成によれば、パンクチャによって復号に用いるデータビットが減少する場合でもパンクチャしたビットと符号化前のビットが同じである他の符号化ビットが多値変調する１シンボルにおいて誤り耐性の高いビットの位置に配置されるので、受信性能の劣化を防止することができる。
【００１７】
本発明に係るディジタル信号伝送装置は、多値変調におけるビット位置による誤り耐性情報を算出するビット位置誤り耐性情報算出手段と、前記ビット位置誤り耐性情報を用いて、符号化後の送信データ系列を所定ビット数の送信データ系列に変換するレートマッチ処理を行うレートマッチ手段と、前記レートマッチ処理した送信データを３ビット以上の複数ビット単位で多値変調を行う多値変調手段とを具備する構成を採る。
【００１８】
この構成によれば、冗長性を上げることなく、また再送することなく、ビット位置による誤り耐性の高低発生を防止できるので、受信性能を向上させることができる。
【００１９】
本発明に係るディジタル信号伝送装置は、上記の発明において、前記レートマッチ手段は、ビットを挿入する場合は、その挿入ビットが多値変調する１シンボルにおいて誤り耐性の低いビットの位置に配置されるようにする構成を採る。
【００２０】
この構成によれば、受信側で行われるレートデマッチ処理においては、送信側で挿入されたデータビットを合成するので、誤り耐性の低いデータビットのＳ／Ｎが改善され、誤り耐性が高くなる。したがって、冗長性を上げることなく、また再送することなく、ビット位置による誤り耐性の高低発生を防止できるので、受信性能が向上する。
【００２１】
本発明に係るディジタル信号伝送装置は、上記の発明において、前記レートマッチ手段は、ビットをパンクチャする場合は、そのパンクチャしたビットと符号化前のビットが同じである他の符号化ビットが多値変調する１シンボルにおいて誤り耐性の高いビットの位置に配置されるようにする構成を採る。
【００２２】
この構成によれば、パンクチャによって復号に用いるデータビットが減少する場合でもパンクチャしたビットと符号化前のビットが同じである他の符号化ビットが多値変調した場合に誤り耐性の高いビットの位置に配置されるので、受信性能の劣化を防止することができる。
【発明の効果】
【００２３】
本発明によれば、冗長性を上げることなく、また再送することなく、ビット位置による誤り耐性の高低発生を防止できるので、受信性能を向上させることができる。
【発明を実施するための最良の形態】
【００２４】
本発明の骨子は、冗長性を上げることなく、また再送することなく、ビット位置による誤り耐性の高低発生を防止することである。
【００２５】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２６】
（実施の形態１）
図１は、本発明の実施の形態１に係るディジタル信号伝送装置の構成を示すブロック図である。図１に示す本実施の形態１に係るディジタル信号伝送装置１００は、外部から送信情報データが入力する符号器１０１と、符号器１０１の出力を受けるレートマッチ部１０２と、レートマッチ部１０２の出力を受けるビット入替部１０３と、ビット入替部１０３の出力を受ける多値変調部１０４とを備えている。
【００２７】
符号器１０１は、送信する情報データに対し、例えば、畳み込み符号化やターボ符号化などの誤り訂正符号化を施してレートマッチ部１０２に与える。
【００２８】
レートマッチ部１０２は、誤り訂正符号化された送信データのビット数が物理チャネル上の無線フレーム当たりの所定のビット数に等しくなるように、誤り訂正符号化された送信データのビット列に一定周期でビットを繰り返し挿入する（レピティション処理）、あるいは、誤り訂正符号化された送信データのビット列から一定周期でビットを抜き取る（パンクチャ処理）というレートマッチ処理を行い、そのレートマッチ処理した送信データをビット入替部１０３に与える。
【００２９】
このとき、レートマッチ部１０２は、レートマッチ処理にて繰り返し挿入したビットあるいは抜き取った（パンクチャした）ビットの位置情報であるレートマッチ情報１０５をビット入替部１０３に与える。
【００３０】
ビット入替部１０３は、レートマッチ情報１０５を用いて、レートマッチ処理がレピティション処理である場合は、レートマッチ情報１０５が示すビット位置が多値変調する１シンボルにおいて誤り耐性の低い下位ビットになるように、レートマッチ処理後のデータ系列においてビット配置順序を入れ替える処理を行い、多値変調部１０４に出力する。
【００３１】
また、ビット入替部１０３は、レートマッチ情報１０５を用いて、レートマッチ処理がパンクチャ処理である場合は、レートマッチ情報１０５が示すビット位置と符号化前のビットが同じである他の符号化ビットが多値変調する１シンボルにおいて誤り耐性の高い上位ビットになるように、レートマッチ処理後のデータ系列においてビット配置順序を入れ替える処理を行い、多値変調部１０４に出力する。
【００３２】
多値変調部１０４は、ビット入替部１０３が出力する誤り訂正符号化された送信データを、複数ビットを１シンボルに変調した多値変調信号に変換する。例えば、変調方式が１６ＱＡＭの場合には、４ビットを１シンボルに変調する。以下、この変調例で説明する。
【００３３】
図２、図３、図４及び図５を参照して、以上のように構成されたディジタル信号伝送装置でのデータ伝送動作について説明する。なお、図２と図３は、レートマッチ処理がレピティション処理である場合の送信側、受信側の動作を示している。また、図４と図５は、レートマッチ処理がパンクチャ処理である場合の送信側、受信側の動作を示している。
【００３４】
（１）レートマッチ処理がレピティション処理である場合の送受信動作は、次のようにして行われる。図２において、送信側では、（Ａ）レートマッチ処理（レピティション処理）前のデータが“ａｂｃｄｅｆ”である場合、（Ｂ）レートマッチ処理（レピティション処理）後では、ビット“ａ”“ｄ”が繰り返し挿入されるので、レートマッチ処理（レピティション処理）後のデータは“ａａｂｃｄｄｅｆ”となる。
【００３５】
このレートマッチ処理（レピティション処理）後のデータ“ａａｂｃｄｄｅｆ”では、前４ビット“ａａｂｃ”のうち“ａａ”は上位ビット、“ｂｃ”は下位ビットである。後４ビット“ｄｄｅｆ”のうち“ｄｄ”は上位ビット、“ｅｆ”は下位ビットである。このデータ“ａａｂｃｄｄｅｆ”の形式では、レピティション処理の対象でないビット“ｂｃ”“ｅｆ”が多値変調部１０４にて多値変調する１シンボルにおいて誤り耐性の低い下位ビットの位置に配置されてしまう。
【００３６】
そこで、（Ｃ）ビット入替処理では、レピティション処理の対象となったビット“ａａ”“ｄｄ”を多値変調部１０４にて多値変調する１シンボルにおいて誤り耐性の低い下位ビットに配置する。その結果、ビット入替後のデータは、“ｂｃａａｅｆｄｄ”となる。多値変調部１０４では、前４ビット“ｂｃａａ”、後４ビット“ｅｆｄｄ”をそれぞれ１６ＱＡＭ方式で変調することになる。
【００３７】
図３において、受信側では、（Ａ）軟判定による受信データ「ｂ’ｃ’ａ’ａ’ｅ’ｆ’ｄ’ｄ’」が得られる。（Ｂ）この受信データ「ｂ’ｃ’ａ’ａ’ｅ’ｆ’ｄ’ｄ’」に対して送信側とは逆の手順で再入替を行い、「ａ’ａ’ｂ’ｃ’ｄ’ｄ’ｅ’ｆ’」とデータの配置を元に戻す。（Ｃ）その後、この元に戻したデータ「ａ’ａ’ｂ’ｃ’ｄ’ｄ’ｅ’ｆ’」について、繰り返されたデータ「ａ’ａ’」「ｄ’ｄ’」を合成して１つのデータ「ａ”」「ｄ”」を得るレートデマッチ処理を行い、復号化対象データ「ａ”ｂ’ｃ’ｄ”ｅ’ｆ’」を得る。
【００３８】
このように、レートマッチ処理としてレピティション処理を行う場合、繰り返し挿入したビットを誤り耐性が低い下位ビットに配置して送信しても、受信側ではレートデマッチ処理（データの合成）でＳ／Ｎが改善されるので、誤り耐性を高くすることができる。つまり、ビット位置による誤り耐性の高低発生が防止される。このため、レートデマッチ後のデータを誤り訂正復号して得られた受信情報データの誤り率特性が向上する。
【００３９】
（２）レートマッチ処理がパンクチャ処理である場合の送受信動作は、次のようにして行われる。図４において、送信側では、（Ａ）送信情報“ａ”“ｂ”“ｃ”“ｄ”を誤り訂正符号化する。ここでは、（Ｂ）レートマッチ処理（パンクチャ処理）前のデータは、“ａ”を誤り訂正符号化した“ａ１、ａ２、ａ３”と、“ｂ”を誤り訂正符号化した“ｂ１、ｂ２、ｂ３”と、“ｃ”を誤り訂正符号化した“ｃ１、ｃ２、ｃ３”と、“ｄ”を誤り訂正符号化した“ｄ１、・、・”とからなるとする。
【００４０】
（Ｃ）レートマッチ処理（パンクチャ処理）では、誤り訂正符号化データ“ａ１、ａ２、ａ３”からビット“ａ２”が引き抜かれ（パンクチャされ）、誤り訂正符号化データ“ｂ１、ｂ２、ｂ３”からビット“ｂ２”が引き抜かれる（パンクチャされる）とし、誤り訂正符号化データ“ｃ１、ｃ２、ｃ３” “ｄ１、・、・”につてはパンクチャ処理は行われないとする。レートマッチ処理（パンクチャ処理）後のデータは“ａ１、ａ３、ｂ１、ｂ３、ｃ１、ｃ２、ｃ３、ｄ１・・”となる。
【００４１】
このレートマッチ処理（パンクチャ処理）後のデータ“ａ１、ａ３、ｂ１、ｂ３、ｃ１、ｃ２、ｃ３、ｄ１・・”における４ビット“ａ１、ａ３、ｂ１、ｂ３”“ｃ１、ｃ２、ｃ３、ｄ１”・・は多値変調の対象となる１シンボルである。この場合、４ビット“ａ１、ａ３、ｂ１、ｂ３”は、パンクチャ処理が行われた元データ“ａ”“ｂ”に関わる符号化データであるが、元ビット“ｂ”の符号化データビット“ｂ１、ｂ３”が誤り耐性の低い下位ビットの位置に配置されるので、それを回避する必要がある。
【００４２】
そこで、（Ｄ）ビット入替処理では、パンクチャ処理したビットと符号化前のビットが同じである他の符号化ビットを多値変調する１シンボルにおいて誤り耐性が高い上位ビットに配置されるようにする。即ち、ビット入替処理では、多値変調の対象となる４ビットを形成する処理として、レートマッチ処理（パンクチャ処理）後のデータ“ａ１、ａ３、ｂ１、ｂ３、ｃ１、ｃ２、ｃ３、ｄ１・・”から、パンクチャ処理したビット“ａ２”と符号化前のビットが同じである他の符号化ビット“ａ１、ａ３”を誤り耐性が高い上位ビットに配置して“ａ１、ａ３、ｃ１、ｃ２”を形成する。また、パンクチャ処理したビット“ｂ２”と符号化前のビットが同じである他の符号化ビット“ｂ１、ｂ３”を誤り耐性が高い上位ビットに配置して“ｂ１、ｂ３、ｃ３、ｄ１”を形成する。
【００４３】
図５において、受信側では、（Ａ）軟判定による受信データ「ａ１’、ａ３’、ｃ１’、ｃ２’、ｂ１’、ｂ３’、ｃ３’、ｄ１’」が得られる。（Ｂ）この受信データ「ａ１’、ａ３’、ｃ１’、ｃ２’、ｂ１’、ｂ３’、ｃ３’、ｄ１’」に対して送信側とは逆の手順での再入替を行い「ａ１’、ａ３’、ｂ１’、ｂ３’、ｃ１’、ｃ２’、ｃ３’、ｄ１’」とデータの配置を元に戻す。（Ｃ）その後、この元に戻したデータ「ａ１’、ａ３’、ｂ１’、ｂ３’、ｃ１’、ｃ２’、ｃ３’、ｄ１’」について、パンクチャしたビット位置に復号の際に影響しない値（例えば“０”）を挿入（デパンクチャ）するレートデマッチ処理を行い、復号化対象データ「ａ１’、０、ａ３’、ｂ１’、０、ｂ３’、ｃ１’、ｃ２’、ｃ３’、ｄ１’」を得る。（Ｄ）これによって、復号化対象データ「ａ１’、０、ａ３’」から受信情報「ａ’」が復元され、復号化対象データ「ｂ１’、０、ｂ３’」から受信情報「ｂ’」が復元される。
【００４４】
つまり、レートマッチ処理としてパンクチャ処理を行う場合、パンクチャによって復号に用いるデータが減少する場合にも、他の符号化データを誤り耐性が高い上位ビットに配置して送信するので、受信性能の劣化を防止することができる。
【００４５】
このように、実施の形態１によれば、レートマッチ後のデータ系列の中で繰り返し挿入されたビットを多値変調する１シンボルにおいて誤り耐性の低い下位ビットの位置に配置し、またレートマッチ後のデータ系列の中で繰り返しパンクチャしたビットと符号化前のビットが同じである他の符号化ビットを多値変調する１シンボルにおいて誤り耐性が高い上位ビットの位置に配置するようにしたので、冗長性を上げることなく、再送することなく、ビット位置による誤り耐性の高低発生を防止することができ、受信性能を向上させることができる。
【００４６】
（実施の形態２）
図６は、本発明の実施の形態２に係るディジタル信号伝送装置の構成を示すブロック図である。なお、図６では、図１（実施の形態１）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、本実施の形態２に関わる部分を中心に説明する。
【００４７】
図６に示すように、本実施の形態２に係るディジタル信号伝送装置６００では、図１に示したビット入替部１０３が削除され、レートマッチ部１０２に代えてレートマッチ部６０１が設けられ、またビット位置誤り耐性情報算出部６０２が追加されている。
【００４８】
ビット位置誤り耐性情報算出部６０２は、多値変調におけるビット位置による誤り耐性に関する情報であるビット位置誤り耐性情報を算出し、レートマッチ部６０１に与える。
【００４９】
レートマッチ部６０１は、ビット位置誤り耐性情報算出部６０２が算出したビット位置誤り耐性情報を用いて多値変調におけるビット位置による誤り耐性の高低を意識して繰り返しビットを挿入するレピティション処理、あるいは、繰り返しビットを引き抜くパンクチャ処理を行う。
【００５０】
つまり、レートマッチ部６０１は、レピティション処理の場合は、繰り返し挿入するビットが誤り耐性が低い下位ビットに配置されるようにレートマッチ処理を行う。また、パンクチャ処理の場合は、繰り返しパンクチャしたビットと符号化前のビットが同じである他の符号化ビットが誤り耐性が高い上位ビットに配置されるようにレートマッチ処理を行う。
【００５１】
このように、本実施の形態２によれば、多値変調における誤り耐性の高低を意識して、レートマッチ処理を行うようにしたので、実施の形態１と同様に、冗長性を上げることなく、再送することなく、ビット位置による誤り耐性の高低発生を防止することができ、受信性能を向上させることができる。
【産業上の利用可能性】
【００５２】
本発明は、冗長性を上げることなく、また再送することなく、ビット位置による誤り耐性の高低発生を防止するのに有用である。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施の形態１に係るディジタル信号伝送装置の構成を示すブロック図
【図２】図１に示すレートマッチ部がレピティション処理を行う場合の送信側での動作を説明する図
【図３】図１に示すレートマッチ部がレピティション処理を行う場合の受信側での動作を説明する図
【図４】図１に示すレートマッチ部がパンクチャ処理を行う場合の送信側での動作を説明する図
【図５】図１に示すレートマッチ部がパンクチャ処理を行う場合の受信側での動作を説明する図
【図６】本発明の実施の形態２に係るディジタル信号伝送装置の構成を示すブロック図
【図７】従来のディジタル信号伝送装置の構成例を示すブロック図
【図８】多値変調におけるビット位置と誤り耐性との関係を説明する図
【符号の説明】
【００５４】
１００、６００  ディジタル信号伝送装置
１０１  符号器
１０２  レートマッチ部
１０３  ビット入替部
１０４  多値変調部
１０５  レートマッチ情報
６０１  レートマッチ部
６０２  ビット位置誤り耐性情報算出部
【図１】
2006148676.tif 000003
【図２】
2006148676.tif 000004
【図３】
2006148676.tif 000005
【図４】
2006148676.tif 000006
【図５】
2006148676.tif 000007
【図６】
2006148676.tif 000008
【図７】
2006148676.tif 000009
【図８】
2006148676.tif 000010