(57)【要約】【課題】製造プロセスを簡略化し、高歩留まりで安価に製造する。【解決手段】放射線撮像装置は、画素エリア１０を有する放射線撮像用基板と、放射線を波長変換する波長変換体とを有する。画素エリア１０は、絶縁基板１上に、マトリクス状に配設された複数個の容量素子Ｃ１１〜Ｃ３３と、放射線を電荷に変換する光電変換層となる半導体層、ゲート電極、及びソース・ドレイン電極を有し且つ容量素子Ｃ１１〜Ｃ３３に接続されたスイッチ及び光電変換素子としてのＴＦＴ（Ｔ１１〜Ｔ３３）と、容量素子Ｃ１１〜３３にバイアスを印加するバイアス配線（Ｖｓ線）と、ＴＦＴ（Ｔ１１〜Ｔ３３）に駆動信号を供給するゲート配線Ｖｇ１〜３と、ＴＦＴ（Ｔ１１〜Ｔ３３）の出力を読み出す信号配線Ｓｉｇ１〜３とから成る。この構成で、ＴＦＴ（Ｔ１１〜Ｔ３３）に入射する放射線量に応じた電荷を容量素子Ｃ１１〜Ｔ３３に蓄積し、蓄積電荷を出力する。【選択図】  図１
2006186032.tif 000002
【特許請求の範囲】
【請求項１】
放射線を光に変換する波長変換体と、
基板上に、複数の画素が２次元状に配設された画素部と、複数の前記画素と接続し該画素にバイアスを印加する複数のバイアス配線と、複数の前記画素と接続し前記画素を駆動する複数の駆動配線と、複数の前記画素と接続し前記画素で生成された電荷を読み出す信号配線と、を有する光電変換基板と、を有する放射線撮像装置において、
前記画素は、前記バイアス配線に接続された容量素子と、該容量素子、前記駆動配線、及び前記信号配線に接続された光電変換素子と、からなり、
前記光電変換素子は、前記駆動配線に接続されるゲート電極と、絶縁層と、前記光を電荷に変換する半導体層と、一方が前記容量素子に接続され、他方が前記信号配線に接続されるソース・ドレイン電極と、を有し、
前記信号配線と接続し、少なくとも２つ以上の基準電位を有する電源部を有することを特徴とする放射線撮像装置。
【請求項２】
前記容量素子は、前記光に応じて前記半導体層で発生した前記電荷を蓄積し、
前記光電変換素子は、前記駆動配線からの駆動信号により前記容量素子に蓄積された前記電荷を前記信号配線に転送することを特徴とする請求項１に記載の放射線撮像装置。
【請求項３】
前記容量素子に、あらかじめ電荷を蓄積し、
前記光電変換素子は、前記容量素子に蓄積された前記電荷を前記光に応じて放電し、前記駆動配線からの駆動信号により、前記容量素子の残りの電荷を前記信号配線に転送することを特徴とする請求項１または２に記載の放射線撮像装置。
【請求項４】
前記電源部は、前記光電変換素子で発生した前記電荷を前記容量素子に蓄積するための蓄積用電源と、前記容量素子をリセットするためのリセット用電源と、を有することを特徴とする請求項１から３のいずれか１項に記載の放射線撮像装置。
【請求項５】
前記波長変換体は、酸硫化ガドリニウム（Ｇｄ２Ｏ２Ｓ３）もしくは沃化セシウム（ＣｓＩ）を主成分とする蛍光体であることを特徴とする請求項１から４のいずれか１項に記載の放射線撮像装置。
【請求項６】
前記画素部を被覆して配置される絶縁層と、
前記絶縁層と前記波長変換体との間に配置される保護層とをさらに有することを特徴とする請求項１から５のいずれか１項に記載の放射線撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、医療用画像診断装置、非破壊検査装置、放射線を用いた分析装置などに応用される光電変換用基板及び光電変換装置、放射線撮像用基板及び放射線撮像装置に関するものである。なお、本明細書では、可視光等の電磁波やＸ線、α線、β線、γ線なども、放射線に含まれるものとする。
【背景技術】
【０００２】
従来この種の代表的な放射線撮像装置としては、特許文献１のようなＰＩＮ（Positive-Intrinsic-Negative）型フォトダイオードとスイッチＴＦＴ（Thin Film Transistor：薄膜トランジスタ）とから成る画素が複数配設されて成るＰＩＮ−ＴＦＴ構造の光センサーを配置した放射線撮像用基板と、放射線を可視光に変換するための蛍光体とを組み合わせた放射線撮像装置が知られている。また、特許文献２のようなＭＩＳ（Metal-Insulator-Semiconductor）型光電変換素子とスイッチＴＦＴとから成る画素が複数配設されて成るＭＩＳ−ＴＦＴ構造の光センサーを配置した放射線撮像用基板と、放射線を可視光に変換するための蛍光体とを組み合わせた放射線撮像装置も知られている。
【０００３】
ここでは、ＭＩＳ−ＴＦＴ構造の光センサーを用いた放射線撮像装置について、図面を参照して説明する。
【０００４】
図７は、従来例の放射線撮像装置の等価回路図、図８はその画素エリアの平面図、図９は図８中のＣ−Ｃ’線に沿った１画素の断面図、図１０は従来例の放射線撮像装置の駆動方法を説明するタイミング図である。
【０００５】
Ｐ１１〜Ｐ３３は光電変換素子などの半導体変換素子、Ｔ１１〜Ｔ３３は薄膜トランジスタ（ＴＦＴ）であり、それぞれ画素を構成し、図示しない絶縁基板上に二次元状に複数配置されて画素エリア（画素部）２００を形成している。なお、ここでは画素エリア２００の画素配列として３×３画素を示しているが、実際には例えば１０００×２０００画素が放射線撮像用基板（絶縁基板）に配置されている。
【０００６】
図示するように、光電変換素子Ｐ１１〜Ｐ３３は共通のバイアス配線Ｖｓ１〜Ｖｓ３に接続されており、読み出し装置（読み出し回路部）２０１から一定バイアスが印加されている。各ＴＦＴ（Ｔ１１〜Ｔ３３）のゲート電極は、共通のゲート配線Ｖｇ１〜Ｖｇ３に接続されており、ゲート駆動装置（駆動回路部）２０２からＴＦＴのゲートのＯＮ及びＯＦＦが制御される。また、各ＴＦＴ（Ｔ１１〜Ｔ３３）のソースもしくはドレイン電極は、共通の信号配線Ｓｉｇ１〜Ｓｉｇ３に接続されており、各信号配線Ｓｉｇ１〜Ｓｉｇ３は、読み出し装置２０１に接続されている。
【０００７】
被検体に向けて曝射されたＸ線は、被検体により減衰を受けて透過し、図９に示す蛍光体層で可視光に変換され、この可視光が光電変換素子Ｐ１１〜Ｐ３３に入射し、電荷に変換される。この電荷は、ゲート駆動装置２０２により印加されるゲート駆動パルスによりＴＦＴ（Ｔ１１〜Ｔ３３）を介して信号配線Ｓｉｇ１〜Ｓｉｇ３に転送され、読み出し装置２０１により外部に読み出される。その後、共通のバイアス配線Ｖｓ１〜Ｖｓ３により、光電変換素子Ｐ１１〜Ｐ３３で発生し転送されなかった残留電荷が除去される。
【０００８】
上記放射線撮像装置において、放射線撮像用基板が所定の切断部で切断され、ＴＣＰ（テープキャリアパッケージ）等のプリント配線基板を介して、信号配線Ｓｉｇ１〜Ｓｉｇ３及びバイアス配線Ｖｓ１〜Ｖｓ３が読み出し装置２０１に、ゲート配線Ｖｇ１〜Ｖｇ３がゲート駆動装置２０２にそれぞれ接続されている。
【０００９】
上記放射線撮像装置の層構成を、図９を参照して説明する。
【００１０】
ＭＩＳ型光電変換素子Ｐ１１は、絶縁基板２１０上に形成される、Ｇ電極（第１の電極層）２１１、絶縁層（第１の絶縁層）２１２、光電変換層（第１の半導体層）２１３、Ｄ電極（ホールブロッキング層）２１４、第２の電極層２１５から構成され、Ｇ電極はＴＦＴ（Ｔ１１）のソース・ドレイン電極と接続されている。また、ここではホールブロッキング層が電極の役割も兼ねている。
【００１１】
ＴＦＴ（Ｔ１１）は、絶縁基板２１０上に形成される、ゲート電極（第１の電極層）２２１、ゲート絶縁層（第１の絶縁層）２２２、第１の半導体層２２３、オーミックコンタクト層２２４、ソース・ドレイン電極（第２の電極層）２２５を備えている。
【００１２】
各Ｖｇ線は、ＴＦＴ（Ｔ１１）のゲート電極が形成される第１の電極層に、各Ｓｉｇ線はソース・ドレイン電極を形成する第２の電極層にそれぞれ接続されている。
【００１３】
これらの上層には、第２の絶縁層２３１及び有機保護層２３２が形成され、さらにその上層には、接着層２４１を介して蛍光体層２４２が配置されている。
【００１４】
ここで、従来の放射線撮像装置の動作について、図１０のタイミング図を用いて説明する。図１０において、制御信号ＶＳＣは、光電変換素子Ｐ１１〜Ｐ３３のバイアス配線（Ｖｓ線）を介してＤ電極に、２種類のバイアスを与えるためのものである。Ｖｓ線は、ＶＳＣがハイレベルの時にＶｒｅｆ（Ｖ）になり、ローレベルの時にＶｓ（Ｖ）になる。読み取り用電源Ｖｓ（Ｖ）、リフレッシュ用電源Ｖｒｅｆ（Ｖ）は、それぞれ直流電源である。
【００１５】
まず、リフレッシュ期間Ｔ１１の動作について説明する。
【００１６】
ゲート駆動装置２０２内のシフトレジスタＳＲ１の信号をすべてハイレベルで、かつ読み出し装置２０１内のＣＲＥＳ信号をハイレベルの状態にする。すると、スイッチング用の全ＴＦＴ（Ｔ１１〜Ｔ３３）が導通し、かつ読み出し装置２０１内のスイッチ素子ＲＥＳ１〜ＲＥＳ３も導通し、全光電変換素子Ｐ１１〜Ｐ３３のＧ電極がＧＮＤ電位になる。そして、読み出し装置２０１内のＶＳＣ信号が「Ｈｉ」レベルになると、全光電変換素子Ｐ１１〜Ｐ３３のＤ電極がリフレッシュ用電源Ｖｒｅｆにバイアスされた状態（負電位）になる。すると、全光電変換素子Ｐ１１〜Ｐ３３はリフレッシュモードになり、リフレッシュが行われる。
【００１７】
次いで、光電変換期間Ｔ１２について説明する。
【００１８】
ＶＳＣ信号がローレベルの状態に切り替わり、全光電変換素子Ｐ１１〜Ｐ３３のＤ電極は読み取り用電源Ｖｓにバイアスされた状態（正電位）になる。すると、光電変換素子Ｐ１１〜Ｐ３３は光電変換モードになる。この状態でシフトレジスタＳＲ１の信号をすべて「Ｌｏ」で、かつ読み出し装置２０１内のＣＲＥＳ信号をローレベルの状態にする。すると、スイッチング用の全ＴＦＴ（Ｔ１１〜Ｔ３３）がオフし、かつ読み出し装置２０１内のスイッチ素子ＲＥＳ１〜ＲＥＳ３もオフし、全光電変換素子Ｐ１１〜Ｐ３３のＧ電極は、直流的にはオープン状態になるが光電変換素子Ｐ１１〜Ｐ３３はコンデンサでもあるため電位は保持される。しかし、この時点では、光電変換素子Ｐ１１〜Ｐ３３に光は入射されていないため、電荷は発生しない。すなわち電流は流れない。
【００１９】
この状態で光源がパルス的にオンすると、それぞれの光電変換素子Ｐ１１〜Ｐ３３に光が照射され、いわゆる光電流が流れる。光源については、Ｘ線撮影装置であれば文字通りＸ線源であり、この場合、Ｘ線可視変換用のシンチレータ（蛍光体）を用いればよい。光によって流れた光電流は電荷としてそれぞれの光電変換素子Ｐ１１〜Ｐ３３内に蓄積され、光源がオフ後も保持される。
【００２０】
次いで、読み出し期間Ｔ１３について説明する。
【００２１】
読み出し動作は、１行目の光電変換素子Ｐ１１〜Ｐ３１、次に２行目の光電変換素子Ｐ１２〜Ｐ３２、次に３行目の光電変換素子Ｐ１３〜Ｐ３３の順で行われる。まず、１行目の光電変換素子Ｐ１１〜Ｐ３１を読み出すためにＴＦＴ（Ｔ１１〜Ｔ３１）のゲート配線Ｖｇ１からゲートパルスを与える。この時、ゲートパルスのハイレベルは、外部から供給されているゲート駆動装置２０２の電圧Ｖ（ｏｎ）である。これにより、１行目のＴＦＴ（Ｔ１１〜Ｔ３１）がオン状態になり、１行目の光電変換素子Ｐ１１〜Ｐ３１に蓄積されていた信号電荷が、信号配線Ｓｉｇ１〜Ｓｉｇ３に転送される。
【００２２】
信号配線Ｓｉｇ１〜Ｓｉｇ３には、特に図示していないが読み出し容量が付加されており、信号電荷はＴＦＴ（Ｔ１１〜Ｔ３３）を介し、読み出し容量に転送されることになる。例えば、信号配線Ｓｉｇ１に付加されている読み出し容量は、信号配線Ｓｉｇ１に接続されている各ＴＦＴ（Ｔ１１〜Ｔ１３）のゲート／ソース間の電極間容量（Ｃｇｓ）の総和（３個分）である。
【００２３】
信号配線Ｓｉｇ１〜Ｓｉｇ３に転送された信号電荷は、アンプＡ１〜Ａ３で増幅される。そして、ＣＲＥＳ信号をオンさせることにより、サンプルホールド容量ＣＬ１〜ＣＬ３に転送され、ＣＲＥＳ信号をオフするとともにホールドされる。次にシフトレジスタＳＲ２からスイッチＳｒ１、Ｓｒ２、Ｓｒ３の順番で、パルスを印加することにより、サンプルホールド容量ＣＬ１〜ＣＬ３にホールドされていた信号が、サンプルホールド容量ＣＬ１、ＣＬ２、ＣＬ３の順で、アンプＢ１〜Ｂ３で増幅されて、アンプＡｂから出力される。その結果、１行目の光電変換素子Ｐ１１、Ｐ２１、Ｐ３１から１行分の信号電荷に対応する光電変換信号Ｓ１１、Ｓ１２、Ｓ１３が順次出力される。
【００２４】
以後、２行目の光電変換素子Ｐ１２〜Ｐ３２の読み出し動作、３行目の光電変換素子Ｐ１３〜Ｐ３３の読み出し動作も同様に行われる。１行目のＳＭＰＬ信号により信号配線Ｓｉｇ１〜Ｓｉｇ３の信号をサンプルホールド容量ＣＬ１〜ＣＬ３にサンプルホールドすれば、信号配線Ｓｉｇ１〜Ｓｉｇ３をＣＲＥＳ信号によりＧＮＤ電位にリセットし、その後、２行目のゲート配線Ｖｇ２のゲートパルスを印加することができる。すなわち１行目の信号をシフトレジスタＳＲ２により直列変換動作をする間に、同時に２行目の光電変換素子Ｐ１２〜Ｐ３２の信号電荷をシフトレジスタＳＲ１により転送することができる。
【００２５】
以上の動作により、第１行から第３行全ての光電変換素子Ｐ１１〜Ｐ３１の信号電荷を出力することができる。以上述べてきた従来例の放射線撮像装置の動作は、リフレッシュ動作を行い、Ｘ線を照射し、そして読み出し動作を行うことにより、いわば１枚の静止画像を取得することができる。連続した動画画像を取得する場合、図１０で記載したタイミングで、取得したい動画の枚数分、繰り返して動作させればよい。
【特許文献１】特表平０５−５０３７７０号公報
【特許文献２】特開平０８−１１６０４４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２６】
近年、ＴＦＴを用いた液晶パネルの製造技術の発展や、光電変換素子を有するエリアセンサーの各分野への利用（例えばＸ線撮像装置）の進展により、ＴＦＴを用いたパネルの大量生産が可能となっている。しかしながら、放射線撮像装置は液晶パネル等とは異なり、光電変換素子とＴＦＴを有し、微小信号をディジタル変換して画像出力するという特徴を持っている。
【００２７】
例えば、特許文献１のようなＰＩＮ型センサーの場合、Ｐ型、Ｎ型の極性の異なる２種類の注入阻止層の最適化が困難である。また、ＰＩＮ型フォトダイオードとＴＦＴの層構成が異なるため、同一プロセスでの形成が不可能であり、別プロセスで形成する必要があるため、製造工数の増加に伴うコストの上昇及び歩留りの低下が懸念される。
【００２８】
また、特許文献２のようなＭＩＳ型センサーの場合、ＭＩＳ型光電変換素子とＴＦＴの層構成が同じであるために同一プロセスで形成が可能であるが、同一層を用いた半導体層が、それぞれ異なる特性、即ちＭＩＳ型光電変換素子の半導体層では光感度が良好であるといった性能が望まれるのに対し、ＴＦＴの半導体層では光によるリーク電流が小さいことといった性能が望まれ、両者は相反している。このため、製造プロセスの複雑化、歩留りの低下、高コスト化が懸念される。
【００２９】
このように光電変換素子とスイッチ素子からなる画素を複数２次元状に有する光電変換装置及びそれを用いた放射線検出装置では、製造における工程数が非常に多く、大量生産を行う製造ラインでは高歩留まりの確保と低コスト化が困難であった。
【００３０】
本発明は、このような従来の事情を考慮して成されたもので、高歩留まりで安価に製造できる放射線撮像装置を提供することを目的としている。
【課題を解決するための手段】
【００３１】
上記目的を達成するため、本発明に係る放射線撮像装置は、放射線を光に変換する波長変換体と、基板上に、複数の画素が２次元状に配設された画素部と、複数の前記画素と接続し該画素にバイアスを印加する複数のバイアス配線と、複数の前記画素と接続し前記画素を駆動する複数の駆動配線と、複数の前記画素と接続し前記画素で生成された電荷を読み出す信号配線と、を有する光電変換基板と、を有する放射線撮像装置において、前記画素は、前記バイアス配線に接続された容量素子と、該容量素子、前記駆動配線、及び前記信号配線に接続された光電変換素子と、からなり、前記光電変換素子は、前記駆動配線に接続されるゲート電極と、絶縁層と、前記光を電荷に変換する半導体層と、一方が前記容量素子に接続され、他方が前記信号配線に接続されるソース・ドレイン電極と、を有し、前記信号配線と接続し、少なくとも２つ以上の基準電位を有する電源部を有することを特徴とする。
【００３２】
本発明において、前記容量素子は、前記光に応じて前記半導体層で発生した前記電荷を蓄積し、前記光電変換素子は、前記駆動配線からの駆動信号により前記容量素子に蓄積された前記電荷を前記信号配線に転送してもよい。また、本発明において、前記容量素子に、あらかじめ電荷を蓄積し、前記光電変換素子は、前記容量素子に蓄積された前記電荷を前記光に応じて放電し、前記駆動配線からの駆動信号により、前記容量素子の残りの電荷を前記信号配線に転送してもよい。
【００３３】
前記電源部は、前記光電変換素子で発生した前記電荷を前記容量素子に蓄積するための蓄積用電源と、前記容量素子をリセットするためのリセット用電源と、を有してもよい。前記波長変換体は、酸硫化ガドリニウム（Ｇｄ２Ｏ２Ｓ３）もしくは沃化セシウム（ＣｓＩ）を主成分とする蛍光体であってもよい。前記画素部が存在する領域上に配置される絶縁層と、前記絶縁層上に配置される保護層とをさらに有してもよい。
【発明の効果】
【００３４】
本発明によれば、容量素子及び光電変換素子を同一プロセスで形成することができ、製造工程数を減らして製造プロセスの簡略化が可能となり、その結果、高歩留まりで安価に製造できる放射線撮像装置を提供することができる。
【発明を実施するための最良の形態】
【００３５】
以下、本発明の実施の形態について、添付図面を参照しつつ詳細に説明する。
【実施例１】
【００３６】
本実施例の放射線撮像装置を図面を用いて説明する。
【００３７】
図１は、本実施例の放射線撮像装置の等価回路図、図２はその平面図、図３は図２中のＡーＡ’線に沿った１画素の断面図である。
【００３８】
本実施例の放射線撮像装置は、容量素子と、スイッチ及び光電変換素子として機能する例えばアモルファスシリコン（ａ−Ｓｉ）を用いたＴＦＴとから構成された光センサーを配置した光電変換装置としての放射線撮像用基板と、放射線を可視光に変換するための波長変換体としての蛍光体とを組み合わせたものである。
【００３９】
Ｃ１１〜Ｃ３３は容量素子、Ｔ１１〜Ｔ３３はスイッチ及び光電変換素子（ＴＦＴ）であり、それぞれ画素を構成し、絶縁基板上に二次元状に複数配置されて画素エリア（画素部）１００を形成している。本実施例では、図示のように、説明を簡単化するため、３×３＝９画素分で記載してあるが、実際には例えば２０００×２０００画素が絶縁基板に配置されている。
【００４０】
Ｖｇ１〜Ｖｇ３は、ＴＦＴ（Ｔ１１〜Ｔ３３）をオン／オフさせるためのゲート配線、Ｓｉｇ１〜Ｓｉｇ３は信号配線、Ｖｓ１〜Ｖｓ３及びＶｓ線は容量素子Ｃ１１〜Ｃ３３にバイアスを与えるための共通バイアス配線である。本実施例では、容量素子Ｃ１１〜Ｃ３３、ＴＦＴ（Ｔ１１〜Ｔ３３）、ゲート配線Ｖｇ１〜Ｖｇ３、信号配線Ｓｉｇ１〜Ｓｉｇ３、共通バイアス配線Ｖｓ１〜Ｖｓ３の形成される放射線撮像用基板上の領域を画素エリア（画素部）１００と称する。
【００４１】
この画素エリア１００の１画素の層構成は、図３の断面図に示すように、絶縁基板１上に容量素子Ｃ１１及びＴＦＴ（Ｔ１１）を備えたものとなっている。図３の例では図２の平面図中のＡ−Ａ’線に沿った１画素を例示しているが、他の画素の層構成についても同様である。
【００４２】
ＴＦＴ（Ｔ１１）は、ゲート電極を形成する第１の電極層２、ゲート絶縁層を形成する第１の絶縁層３、アモルファスシリコン（ａ−Ｓｉ）等の光電変換層を形成する第１の半導体層４、ｎ型半導体層等のオーミックコンタクト層５、ソース・ドレイン電極を形成する第２の電極層６、７を備えている。
【００４３】
容量素子Ｃ１１は、Ｇ電極を形成する第１の電極層８、絶縁層を形成する第１の絶縁層９、Ｄ電極を形成する第２の電極層１０から構成され、Ｇ電極はＴＦＴ（Ｔ１１）のソース・ドレイン電極（第２の電極層６、７）と接続されている。
【００４４】
ゲート配線Ｖｇ１は、ＴＦＴ（Ｔ１１）のゲート電極を形成する第１の電極層２に、信号配線Ｓｉｇ１は、ソース・ドレイン電極を形成する第２の電極層６、７にそれぞれ接続されている。バイアス配線Ｖｓ１は、容量素子Ｃ１１のＤ電極を形成する第２の電極層１０に接続されている。
【００４５】
これらの上層には、ＳｉＮｘ等の第２の絶縁層１１、ポリイミド等の有機保護層１２が配置される。有機保護層１２は、下位層を保護するほか、蛍光体層１４が形成される表面形状をＴＦＴ（Ｔ１１）のソース・ドレイン電極の配置形状に沿った凹凸形状から、フラット（平面）状にする等の役割も担う。
【００４６】
さらにその上層には、接着層１３を介して蛍光体層１４が配置されている。蛍光体層１４は、例えば光電変換層を形成する第１の半導体層４がアモルファスシリコン（ａ−Ｓｉ）の場合には、ａ−Ｓｉの感光波長と実質的に近い発光波長をもつ沃化セシウム（ＣｓＩ）等の柱状結晶構造を有するアルカリハライド系の材料が望ましい。また、接着層を設けず、直接蒸着による形成でも構わない。さらに、蛍光体層１４は、ＣｓＩのほか、酸硫化ガドリニウム（Ｇｄ２Ｏ２Ｓ３）等の粒子状結晶構造を有する材料で構成してもよい。
【００４７】
上記構成の画素エリア１００内の各画素には、信号配線Ｓｉｇ１〜Ｓｉｇ３、バイアス配線Ｖｓ１〜Ｖｓ３、及びゲート配線Ｖｇ１〜Ｖｇ３がそれぞれ接続される。このような画素エリア１００が形成された絶縁基板は、所定の切断部で切断され、図示しないＴＣＰ（テープキャリアパッケージ）等のプリント配線基板を介して、信号配線Ｓｉｇ１〜Ｓｉｇ３及び共通バイアス配線Ｖｓ１〜Ｖｓ３（Ｖｓ線）が読み出し装置（読み出し回路部）１１に、ゲート配線Ｖｇ１〜Ｖｇ３がゲート駆動装置（駆動回路部）１０２にそれぞれ接続される。
【００４８】
ゲート駆動装置１０２は、ゲート配線Ｖｇ１〜Ｖｇ３を介してＴＦＴ（Ｔ１１〜Ｔ３３）のゲートをオンオフ制御するための駆動信号（ゲートパルス）を出力するものである。図１の例において、ＳＲ１はゲート配線Ｖｇ１〜Ｖｇ３に駆動用パルス電圧を与える駆動用シフトレジスタである。この駆動用シフトレジスタＳＲ１には、オン電圧源Ｖｇ（ｏｎ）からＴＦＴ（Ｔ１１〜Ｔ３３）をオンさせるオン電圧が、またオフ電圧源Ｖｇ（ｏｆｆ）からＴＦＴ（Ｔ１１〜Ｔ３３）をオフさせるオフ電圧がそれぞれ供給される。
【００４９】
読み出し装置１０１は、画素エリア１００からの並列の信号出力を読み取り、直列変換して出力するものである。図１の例において、Ｖｓは、Ｖｓ線にバイアス電圧を供給するバイアス用電源である。Ａ１〜Ａ３は、信号配線Ｓｉｇ１〜Ｓｉｇ３と反転端子（−）をそれぞれ接続したオペアンプであり、反転端子（−）と出力端子の間には、それぞれ容量素子Ｃｆ１〜Ｃｆ３が接続されている。容量素子Ｃｆ１〜Ｃｆ３は、容量素子の信号がＴＦＴ（Ｔ１１〜Ｔ３３）をオンした時にＣｆ側に流れる電流を積分し、電圧量に変換する。ＲＥＳ１〜ＲＥＳ３は、容量素子Ｃｆ１〜Ｃｆ３をリセットバイアス電圧Ｖ（ｒｅｓｅｔ）にリセットするリセット用スイッチであり、容量素子Ｃｆ１〜Ｃｆ３と並列に接続されている。図１の例では、リセットバイアス電圧Ｖ（ｒｅｓｅｔ）を０ＶすなわちＧＮＤで表記している。リセット用スイッチＲＥＳ１〜ＲＥＳ３は、図示しないコントローラから供給されるリセット制御信号（ＲＣ信号）により制御される。
【００５０】
ＣＬ１〜ＣＬ３は、オペアンプＡ１〜Ａ３や容量素子Ｃｆ１〜Ｃｆ３で蓄積された信号を、一時的に記憶するサンプルホールド容量、Ｓｎ１〜Ｓｎ３は、サンプルホールドするための転送スイッチ、Ｂ１〜Ｂ３は、バッファアンプ、Ｓｒ１〜Ｓｒ３は、並列信号を直列変換するための直列変換用スイッチ、ＳＲ２は、Ｓｒ１〜Ｓｒ３に直列変換するためのパルスを与える直列変換用シフトレジスタ、Ａｂは、直列変換された信号を出力するバッファアンプである。転送スイッチＳｎ１〜Ｓｎ３は、図示しないコントローラから供給されるサンプリング制御信号（ＳＭＰＬ信号）により制御される。
【００５１】
ＳＷ−ｒｅｓは、オペアンプＡ１〜Ａ３の非反転端子をリセットバイアス電圧Ｖ（ｒｅｓｅｔ）にリセット（図１の例では０Ｖにリセット）するためのリセット電源用スイッチであり、また、ＳＷ−ｓｔｒは、オペアンプＡ１〜Ａ３の非反転端子（＋）を蓄積バイアス電圧Ｖ（ｓｔｒ）にするための蓄積電源用スイッチであり、図示しないコントローラから供給される制御信号（ＸＲＥＳ信号）により制御される。ＸＲＥＳ信号がハイレベルの時は、蓄積電源用スイッチＳＷ−ｓｔｒがオンし、ローレベルの時は、リセット電源用スイッチＳＷ−ｒｅｓがオンする。このようにして、両スイッチＳＷ−ｓｔｒ及びＳＷ−ｒｅｓが同時にオンしない構成になっている。
【００５２】
次に、本実施例の放射線撮像装置の動作について、図４を参照して説明する。
【００５３】
図４は、本実施例の放射線撮像装置の動作を示すタイミングチャートである。
【００５４】
最初に、光電変換期間Ｔ１について説明する（その前の読み出し及びリセット期間Ｔ０については後述する）。
【００５５】
まず、全容量素子Ｃ１１〜Ｃ３３のＤ電極は、読み取り用電源Ｖｓ（正電位）に、Ｇ電極は別途説明するリセット動作により、蓄積バイアス電圧Ｖ（ｒｅｓｓｅｔ）にバイアスされた状態にある。シフトレジスタＳＲ１からゲート配線Ｖｇ１〜Ｖｇ３への信号はすべてローレベルであり、スイッチング用の全ＴＦＴ（Ｔ１１〜Ｔ３３）がオフしている。また、信号配線Ｓｉｇ１〜Ｓｉｇ３は、図示しないコントローラからのＲＣ信号をハイレベルとし、ＸＲＥＳ信号をハイレベルとすることにより、蓄積バイアス電圧Ｖ（ｓｔｒ）にバイアスされている。この状態で、光源（図中の例では、Ｘ線：Ｘ−ｒａｙ）がパルス的にオンすると、それぞれのＴＦＴ（Ｔ１１〜Ｔ３３）に光が照射され、容量素子Ｃ１１〜Ｃ３３に電荷が蓄積される。
【００５６】
このときの電荷蓄積動作について、図５を参照して説明する。
【００５７】
図５は、ＴＦＴの半導体層を光電変換層として用いた場合の光照射量に対するＯＦＦリーク量のゲートバイアス依存（ＴＦＴの電圧−電流特性）を示すグラフ（縦軸：ＴＦＴのドレイン電流Ｉｄｓ［Ａ］、横軸：ＴＦＴのゲート電圧Ｖｇ［Ｖ］）である。図５は、光電変換層となるＴＦＴの半導体層にアモルファスシリコン（ａ−Ｓｉ）を用いた場合（ａ−Ｓｉ  ＴＦＴのサイズ：Ｗ（幅）／Ｌ（長さ）＝５０／８［μｍ］、ドレイン電圧Ｖｄｓ＝１［Ｖ］、光照射量＝０、１、１０、１００［ｌｘ］）の一例である。
【００５８】
図５に示すように、本実施例のＴＦＴ（Ｔ１１〜Ｔ３３）は、チャネル領域を形成する半導体層（第１の半導体層４）に光電変換層を用いているため、ゲートバイアス電圧Ｖｇ［Ｖ］がマイナス値の時、即ちゲートがＯＦＦ状態でも、入射する光量［ｌｘ］に応じて電流が流れる。これは、光電変換層（第１の半導体層４）に光が吸収されると、電子ホール対が発生し、この電子が電界によりソースもしくはドレイン電極（第２の電極層６、７）に導かれるためである。ホールは、ＴＦＴ（Ｔ１１〜Ｔ３３）の光電変換層（第１の半導体層４）内とゲート絶縁層（第１の絶縁層３）の界面に蓄えられ、波長変換体により感知可能な光に変換されるＸ線がオフ後も保持される。
【００５９】
このようなＴＦＴ（Ｔ１１〜Ｔ３３）の特性により、容量素子Ｃ１１〜Ｃ３３のＧ電極の電位がもちあがり、蓄積動作が行なわれる。
【００６０】
次に、読み出し及びリセット期間Ｔ２について説明する。
【００６１】
ここでの読み出し及びリセット動作は、まず１行目の容量素子Ｃ１１〜Ｃ３１、次に２行目の容量素子Ｃ１２〜Ｃ３２、その次に３行目の容量素子Ｃ１３〜Ｃ３３の順で画素エリア１０の各ライン毎に順次行なわれる。
【００６２】
まず、１行目の容量素子Ｃ１１〜Ｃ３１の蓄積電荷を読み出しするために、ＲＣ信号をローレベルにし、１行目のＴＦＴ（Ｔ１１〜Ｔ３１）に接続されるゲート配線Ｖｇ１にシフトレジスタＳＲ１からゲートパルスを与える。このゲートパルスのハイレベルは、外部から供給されているオン電圧Ｖｇ（ｏｎ）に対応する。
【００６３】
これにより、１行目のＴＦＴ（Ｔ１１〜Ｔ３１）がオン状態になり、容量素子Ｃ１１〜Ｃ３１の蓄積電荷が、１行目のＴＦＴ（Ｔ１１〜Ｔ３１）を介し電流として流れ、読み出し装置１１内のオペアンプＡ１〜Ａ３に接続されている容量素子Ｃｆ１〜Ｃｆ３に流入し積分されることになる。このとき、信号配線Ｓｉｇ１〜Ｓｉｇ３には、図示していない読み出し容量が付加されており、信号電荷は、１行目のＴＦＴ（Ｔ１１〜Ｔ３１）を介しその読み出し容量側に転送されることになる。
【００６４】
これにより、オペアンプＡ１〜Ａ３の出力端子の信号（図４中の出力信号Ａ１−ｏｕｔ〜Ａ３−ｏｕｔ）は、容量素子Ｃ１１〜Ｃ３１の信号量に応じて、図４に示されるように変化する。このとき、１行目のＴＦＴ（Ｔ１１〜Ｔ３１）が同時にオンするため、オペアンプＡ１〜Ａ３の出力信号Ａ１−ｏｕｔ〜Ａ３−ｏｕｔは同時に変化し、並列出力される。その状態で、ＳＭＰＬ信号をオンさせることにより、オペアンプＡ１〜Ａ３の出力信号Ａ１−ｏｕｔ〜Ａ３−ｏｕｔは、サンプルホールド容量ＣＬ１〜ＣＬ３にそれぞれ転送され、ＳＭＰＬ信号をオフするとともに一旦ホールドされる。このように１行目のＳＭＰＬ信号により、オペアンプＡ１〜Ａ３の出力信号Ａ１−ｏｕｔ〜Ａ３−ｏｕｔをサンプルホールド容量ＣＬ１〜ＣＬ３にサンプルホールドすれば、１行目の容量素子Ｃ１１〜Ｃ３１の信号は、画素エリア１００から出力されたことになる。
【００６５】
次いで、シフトレジスタＳＲ２から直列変換用スイッチＳｒ１、Ｓｒ２、Ｓｒ３の順番で、シフトレジスタＳＲ２からのパルスを印加することにより、サンプルホールド容量ＣＬ１〜ＣＬ３にホールドされていた信号が、サンプルホールド容量ＣＬ１、ＣＬ２、ＣＬ３の順でアンプＡｂから出力される。結果として、容量素子Ｃ１１、Ｃ２１、Ｃ３１の１行分の蓄積信号が順次、直列変換されて出力される。
【００６６】
この動作と並行して、容量素子Ｃ１１〜Ｃ３１及びオペアンプＡ１〜Ａ３をリセットするために、図示しないコントローラからのＲＣ信号をハイレベル、ＸＲＥＳ信号をローレベル、シフトレジスタＳＲ１からゲート配線Ｖｇ１へのゲートパルスをハイレベルにする。これにより、容量素子Ｃ１１〜Ｃ３１のＧ電極は、リセットバイアス電圧Ｖ（ｒｅｓｅｔ）にバイアスされ、容量素子Ｃ１１〜Ｃ３１が初期状態に戻る。このようにして、読み出し装置１１内で直列変換用スイッチＳｒ１〜Ｓｒ３により直列変換され出力される最中に、画素エリア１００内の容量素子Ｃ１１〜Ｃ３１のリセット動作と、読み出し装置１１内の容量素子Ｃｆ１〜Ｃｆ３のリセット動作とが行われる。
【００６７】
次いで、２行目の容量素子Ｃ１２〜Ｃ３２、３行目の容量素子Ｃ１３〜Ｃ３３の読み出し及びリセット動作も同様に行われ、これにより第１行から第３行全ての容量素子Ｃ１１〜Ｃ３３の信号電荷を出力することができる。
【００６８】
以後、上記の光電変換期間Ｔ１と読み出し及びリセット期間Ｔ２を繰り返し実行することにより、連続した動画画像を取得することができる。ここでは、光電変換期間Ｔ１、読み出し及びリセット期間Ｔ２の順で説明したが、実際には１フレーム目の撮影直前に容量素子をリセットする必要があるため、図４に示すように光電変換期間Ｔ１の前に読み出し及びリセット期間Ｔ０を設け、上記の読み出し及びリセット期間Ｔ２と同様の動作により、容量素子Ｃ１１〜Ｃ３３をリセットする。
【００６９】
従って、本実施例で示したタイムチャートが、従来例で示した図１０のタイムチャートと異なるところは、リフレッシュ期間を設けていないところであり、その分だけ動画画像を取得する際のフレーム周波数を大きくできるメリットがある。
【００７０】
また、従来例では、すべての光電変換素子を一括でリフレッシュしていたため、リフレッシュ時の暗電流成分による、ＧＮＤや電源などの変動を緩和させるためのｗａｉｔ期間を設ける必要があった。これに対し、本実施例では、各行単位でリフレッシュしているために、一度にリフレッシュする容量素子の数がはるかに少ないため、特別にｗａｉｔ期間を設ける必要がなく、その分だけ動画のフレーム周波数を大きくできる。
【００７１】
以上説明したように、本実施例の放射線撮像装置は、放射線を波長変換する波長変換体としての沃化セシウム、酸硫化ガドリニウム等の蛍光体層１４と、絶縁基板１上に、マトリクス状に配設された複数個の容量素子Ｃ１１〜Ｃ３３と、蛍光体層１４にて入射された放射線（Ｘ線）から波長変換された光を電荷に変換する光電変換層を形成する第１の半導体層４、ゲート電極を形成する第１の電極層２、及びソース・ドレイン電極を形成する第２の電極層６、７を有し且つ容量素子Ｃ１１〜Ｃ３３に接続された複数個のスイッチ及び光電変換素子として機能するＴＦＴ（Ｔ１１〜Ｔ３３）と、容量素子Ｃ１１〜Ｃ３２にバイアスを印加するバイアス配線Ｖｓ１〜３と、ＴＦＴ（Ｔ１１〜Ｔ３３）に駆動信号を供給するゲート配線Ｖｓ１〜３と、ＴＦＴ（Ｔ１１〜Ｔ３３）の出力を読み出す信号配線Ｓｉｇ１〜３とから成る画素エリア１００を有する放射線撮像用基板とを有し、ＴＦＴ（Ｔ１１〜Ｔ３３）に入射する放射線量に応じた電荷を容量素子Ｃ１１〜Ｃ３３に蓄積し、蓄積電荷を出力するよう構成されている。
【００７２】
また、この構成において、ＴＦＴ（Ｔ１１〜Ｔ３３）のソース電極もしくはドレイン電極が接続される信号配線Ｓｉｇ１〜３には、少なくとも２つ以上の基準電位を有する電源部として、ＴＦＴ（Ｔ１１〜Ｔ３３）で発生した電荷を容量素子に蓄積するための蓄積用電源Ｖ（ｓｔｒ）と、容量素子Ｃ１１〜Ｃ３３をリセットするためのリセット用電源Ｖ（ｒｅｓｅｔ）とが接続されている。
【００７３】
従って、本実施例によれば、容量素子と、スイッチ及び光電変換素子として機能するＴＦＴから構成され、ＴＦＴの信号配線に少なくとも２つ以上の基準電位を接続可能にすることにより、製造プロセスを簡略化でき、高歩留まりで安価な放射線撮像装置を提供できる。即ち、容量素子とＴＦＴとの互いの層構成（図３）を比較すると、容量素子形成のためだけに形成された層は一つもないため、容量素子とＴＦＴとを同一プロセスで形成することができ、製造工程数を大幅に減らして製造プロセスの簡略化が可能となる。
【００７４】
また、本実施例の放射線撮像装置によれば、ＴＦＴがスイッチ機能のほか光電変換素子の機能も有する構成であるため、ＴＦＴサイズを大きくすることにより、高感度化と転送能力の向上といった二つの効果を同時に持たせることが可能である。
【実施例２】
【００７５】
次に、本実施例の放射線撮像装置を図面を用いて説明する。本実施例と実施例１との相違点はバイアス用電源Ｖｓがゲート駆動装置１０２内に設けられ、各バイアス配線Ｖｓ１〜Ｖｓ３がゲート駆動装置１０２に接続されている点である。その他の構成要素は実施例１と同様である。
【００７６】
本実施例の放射線撮像装置は、容量素子と、スイッチ及び光電変換素子として機能する例えばアモルファスシリコン（ａ−Ｓｉ）を用いたＴＦＴとから構成された光センサーを配置した光電変換装置としての放射線撮像用基板と、放射線を可視光に変換するための波長変換体としての蛍光体とを組み合わせたものであるが、各素子の層構成が実施例１とは異なる。
【００７７】
図１１は、本実施例の放射線撮像装置の等価回路図、図１２は平面図、図１３は図１２中のＢ−Ｂ'線に沿った１画素の断面図である。
【００７８】
放射線撮像用基板は、図１１のように、容量素子と、スイッチ及び光電変換素子として機能するＴＦＴとから構成される。Ｃ１１〜Ｃ３３は容量素子、Ｔ１１〜Ｔ３３はスイッチ及び光電変換素子となるＴＦＴであり、それぞれ画素を構成し、絶縁基板上に二次元状に複数配置されて画素エリア（画素部）１００を形成している。なお、ここでは画素エリア１００の画素配列として３×３画素を示しているが、実際には例えば２０００×１０００画素が絶縁基板に配置されている。
【００７９】
絶縁基板（光電変換基板）は、所定の切断部で切断され、ＴＣＰ（テープキャリアパッケージ）等のプリント配線基板を介して、信号配線Ｓｉｇ１〜Ｓｉｇ３は読み出し装置１０１に、バイアス配線Ｖｓ１〜Ｖｓ３及びゲート配線Ｖｇ１〜Ｖｇ３はゲート駆動装置１０２にそれぞれ接続される。バイアス配線Ｖｓ１〜Ｖｓ３は、ゲート駆動装置１０２内に設けたバイアス電源（図示しない）に接続される。
【００８０】
図示するように、容量素子Ｃ１１〜Ｃ３３は共通のバイアス配線Ｖｓ１〜Ｖｓ３に接続されており、ゲート駆動装置１０２から一定バイアスが印加される。各ＴＦＴ（Ｔ１１〜Ｔ３３）のゲート電極は、共通のゲート配線Ｖｇ１〜Ｖｇ３に接続されており、ゲート駆動装置１０２からＴＦＴ（Ｔ１１〜Ｔ３３）のゲートのＯＮ及びＯＦＦを制御する。また、各ＴＦＴ（Ｔ１１〜Ｔ３３）のソース若しくはドレイン電極は、共通の信号配線Ｓｉｇ１〜Ｓｉｇ３に接続されており、各信号配線Ｓｉｇ１〜Ｓｉｇ３は、読み出し装置１０１に接続されている。
【００８１】
ＴＦＴ（Ｔ１１〜Ｔ３３）のそれぞれには、図１２の平面図に示すように、複数のソース電極若しくはドレイン電極が、各容量素子Ｃ１１〜Ｃ３３と信号配線Ｓｉｇ１〜Ｓｉｇ３との間の領域で、その信号配線Ｓｉｇ１〜Ｓｉｇ３の方向に直交する方向に延びて所定間隔で形成されている。こうすることで、ＴＦＴサイズを大きくしている。
【００８２】
上記放射線撮像装置の層構成は、図１３に示すように、絶縁基板２１上にＴＦＴ（Ｔ１１）及び容量素子Ｃ１１を備えたものとなっている。
【００８３】
ＴＦＴ（Ｔ１１）は、ゲート電極を形成する第１の電極層２２、ゲート絶縁層を形成する第１の絶縁層２３、光電変換層を形成する第１の半導体層２４、ｎ型半導体層等から成るオーミックコンタクト層２５、ソース・ドレイン電極を形成する第２の電極層２６、２７を備えている。
【００８４】
容量素子Ｃ１１は、Ｇ電極を形成する第１の電極層２８、絶縁層を形成する第１の絶縁層２９（ＴＦＴ（Ｔ１１）側の第１の絶縁層２３と同層）、Ｄ電極を形成する第２の電極層３０から構成されている。容量素子Ｃ１１のＤ電極（第２の電極層３０）と、ＴＦＴ（Ｔ１１）のソース・ドレイン電極（第２の電極層２６、２７）とは、同一の第２の電極層で形成され、Ｄ電極（第２の電極層３０）とソース若しくはドレイン電極（第２の電極層２６、２７）は接続されている。
【００８５】
ゲート配線Ｖｇ１は、第１の電極層から形成され、ＴＦＴ（Ｔ１１）のゲート電極（第１の電極層２２）に接続されている。信号配線Ｓｉｇ１は、第２の電極層から形成され、ソース・ドレイン電極（第２の電極層２６、２７）に接続されている。バイアス配線Ｖｓ１は、第１の電極層で形成され、容量素子Ｃ１１のＧ電極（第１の電極層２８）に接続されている。
【００８６】
これらの上層には、ＳｉＮｘ等から成る第２の絶縁層３１、ポリイミド等から成る有機保護層３２が形成されている。さらにその上層には、接着層３３を介して蛍光体層３４が配置されている。
［応用例］
図６は、本発明による放射線撮像装置のＸ線診断システムへの応用例を示したものである。
【００８７】
Ｘ線チューブ６０５０で発生したＸ線６０６０は患者あるいは被験者６０６１の胸部６０６２を透過し、シンチレータ（蛍光体）を上部に実装した放射線撮像装置６０４０に入射する。この入射したＸ線には患者６０６１の体内部の情報が含まれている。Ｘ線の入射に対応してシンチレータは発光し、これを光電変換して、電気的情報を得る。この情報はディジタルに変換され信号処理手段となるイメージプロセッサ６０７０により画像処理され制御室の表示手段となるディスプレイ６０８０で観察できる。
【００８８】
また、この情報は電話回線６０９０等の伝送処理手段により遠隔地へ転送でき、別の場所のドクタールームなど表示手段となるディスプレイ６０８１に表示もしくは光ディスク等の記録手段に保存することができ、遠隔地の医師が診断することも可能である。また記録手段となるフィルムプロセッサ６１００により記録媒体となるフィルム６１１０に記録することもできる。
【産業上の利用可能性】
【００８９】
以上説明したように、本発明は、医療用画像診断装置、非破壊検査装置、放射線を用いた分析装置などに応用される光電変換用基板及び光電変換装置、放射線撮像用基板及び放射線撮像装置などの用途に適用可能である。
【図面の簡単な説明】
【００９０】
【図１】本発明の実施例１による放射線撮像装置の等価回路図である。
【図２】図１に示す放射線撮像装置の平面図である。
【図３】図２中のＡ−Ａ’線に沿った１画素の断面図である。
【図４】本発明の実施例による放射線撮像装置の駆動方法を説明するタイミングチャートである。
【図５】ＴＦＴの半導体層に光電変換層を用いた場合の光照射量に対するＯＦＦリーク量のゲートバイアス依存を示すグラフである。
【図６】本発明の放射線撮像装置のＸ線診断システムへの応用例を説明する概略図である。
【図７】従来例の放射線撮像装置の等価回路図である。
【図８】従来例の放射線撮像装置の平面図である。
【図９】従来例の放射線撮像装置の１画素の断面図である。
【図１０】従来例の放射線撮像装置の駆動方法を説明するタイミング図である。
【図１１】本発明の実施例２による放射線撮像装置の等価回路図である。
【図１２】図１１に示す放射線撮像装置の平面図である。
【図１３】図１２のＢ−Ｂ’線に沿った１画素の平面図である。
【符号の説明】
【００９１】
１００  画素エリア（画素部）
１０１  読み出し装置（読み出し回路部）
１０２  ゲート駆動装置（駆動回路部）
Ｐ１１〜Ｐ３３  光電変換素子（半導体変換素子）
Ｃ１１〜Ｃ３３  容量素子
Ｔ１１〜Ｔ３３  ＴＦＴ（薄膜トランジスタ）
Ｖｇ１〜３  共通ゲート配線
Ｓｉｇ１〜３  共通信号配線
Ｖｓ１〜３  共通バイアス配線
【図８】
2006186032.tif 000003
【図９】
2006186032.tif 000004
【図１１】
2006186032.tif 000005
【図１２】
2006186032.tif 000006
【図１３】
2006186032.tif 000007
【図１】
2006186032.tif 000008
【図２】
2006186032.tif 000009
【図３】
2006186032.tif 000010
【図４】
2006186032.tif 000011
【図５】
2006186032.tif 000012
【図６】
2006186032.tif 000013
【図７】
2006186032.tif 000014
【図１０】
2006186032.tif 000015