(57)【要約】【課題】送信回路がＣＭＯＳ集積回路技術を用いてモノリシックに実現することのできる超音波診断装置を提供する。【解決手段】ゲート駆動回路３は複数ｎ個のＮＭＯＳトランジスタＮＤ／１〜ＮＤ／ｎを有す。ＮＭＯＳトランジスタＮＤ／１のソースはＧＮＤに接続され、ＮＭＯＳトランジスタＮＤ／１〜ＮＤ／ｎは直列接続される。ＮＭＯＳトランジスタＮＤ／ｎのドレインはプルアップ抵抗４に接続されゲート駆動信号となる。プルアップ抵抗４の他の端は高電位ＨＶに接続される。ゲート駆動信号はプルアップ回路５のＰＭＯＳトランジスタのゲートに接続される。プルアップ回路５のＰＭＯＳトランジスタのドレインと、プルダウン回路６のＮＭＯＳトランジスタのドレインは接続され、送信回路出力となる。【選択図】図１Ａ
2006167327.tif 000002
【特許請求の範囲】
【請求項１】
複数の振動子からなる超音波探触子と前記各振動子に駆動信号を供給する送信回路とを備え、前記送信回路はトランスデューサを駆動するモノリシックに形成された回路を有し、前記送信回路がプルダウン回路と、プルアップ回路と、ゲート駆動回路を有し、前記ゲート駆動回路が直列接続された複数のＮＭＯＳトランジスタにより形成された超音波診断装置。
【請求項２】
プルダウン回路が複数の直列接続されたＮＭＯＳトランジスタからなり、プルアップ回路が複数の直列接続されたＰＭＯＳトランジスタからなる請求項１記載の超音波診断装置。
【請求項３】
プルダウン回路の低電位側にスイッチ回路が設けられ、プルダウン回路と前記スイッチ回路の接続点に受信回路が設けられ、送信回路と受信回路が同一基盤上にモノリシックに形成された請求項１記載の超音波診断装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＣＭＯＳ集積回路技術によりモノリシックに形成された送信回路を有する超音波診断装置に関するものである。
【背景技術】
【０００２】
従来の超音波診断装置の送信回路においてはＰ型ＦＥＴとＮ型ＦＥＴがプッシュプル接続されて用いられ、それらのソース・ゲート間にはツェナーダイオードからなるバイアス回路が接続され、バイアス回路にはさらにＰ型トランジスタとＮ型トランジスタが接続されており、Ｐ型ＦＥＴとＮ型ＦＥＴがのプッシュプル動作により高電圧のパルスを発生している（例えば特許文献１参照）。
【特許文献１】特開２００４−８９５１２号公報（第４頁、第２図）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来の超音波診断装置の送信回路においては、ＦＥＴを駆動するために、ツェナーダイオードやバイポーラトランジスタが使用され、ＦＥＴを駆動する回路をＣＭＯＳ集積回路技術を用いてモノリシックに実現することが困難であるという問題があった。
【０００４】
本発明は、従来の問題を解決するためになされたもので、ＦＥＴを駆動する回路がＣＭＯＳ集積回路技術を用いてモノリシックに実現することのできる超音波診断装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の超音波診断装置は、複数の振動子からなる超音波探触子と前記各振動子に駆動信号を供給する送信回路とを備え、前記送信回路はトランスデューサを駆動するモノリシックに形成された送信回路を有し、前記送信回路がプルダウン回路と、プルアップ回路と、ゲート駆動回路を有し、前記ゲート駆動回路が直列接続された複数のＮＭＯＳトランジスタからなる構成を有している。
【０００６】
この構成により、ゲート駆動回路がＣＭＯＳ集積回路技術を用いてモノリシックに実現することのできる。
【０００７】
また、本発明の超音波診断装置は、プルダウン回路が複数の直列接続されたＮＭＯＳトランジスタからなり、プルアップ回路が複数の直列接続されたＰＭＯＳトランジスタからなる構成を有している。
【０００８】
この構成により、送信回路が低電圧のＣＭＯＳ集積回路技術を用いてモノリシックに実現することができる。
【０００９】
さらに、本発明の超音波診断装置は、プルダウン回路の低電位側にスイッチ回路が設けられ、プルダウン回路と前記スイッチ回路の接続点に受信回路が設けられ、送信回路と受信回路が同一基盤上にモノリシックに形成された構成を有している。
【００１０】
この構成により、送信回路と受信回路が低電圧のＣＭＯＳ集積回路技術を用いてモノリシックに実現することのできる。
【発明の効果】
【００１１】
本発明は、トランスデューサを駆動するモノリシックに形成された送信回路を有し、前記送信回路がプルダウン回路と、プルアップ回路と、ゲート駆動回路を有し、前記ゲート駆動回路が直列接続された複数のＮＭＯＳトランジスタからなる構成により、ゲート駆動回路がＣＭＯＳ集積回路技術を用いてモノリシックに実現することのできるという効果を有する超音波診断装置を提供することができるものである。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態の超音波診断装置について、図面を用いて説明する。
【００１３】
（実施の形態１）
本発明の第１の実施の形態の超音波診断装置の送信回路のブロック図を図１Ａに示す。
【００１４】
図１Ａにおいて、ゲート信号発生回路１はゲート信号１を発生し、ゲート信号発生回路２はゲート信号２を発生する。ゲート信号１はゲート駆動回路３に供給される。ゲート駆動回路３は複数ｎ個のＮＭＯＳトランジスタＮＤ／１〜ＮＤ／ｎを有す。ＮＭＯＳトランジスタＮＤ／１のソースはＧＮＤ（零ボルト）に接続され、ＮＭＯＳトランジスタＮＤ／１のドレインはＮＭＯＳトランジスタＮＤ／２のソースに接続され、このようにしてＮＭＯＳトランジスタＮＤ／１〜ＮＤ／ｎは直列接続される。ＮＭＯＳトランジスタＮＤ／１のソースとゲートは抵抗Ｒ／１で接続され、ＮＭＯＳトランジスタＮＤ／ｎのソースとゲートは抵抗Ｒ／ｎで接続される。隣接するＮＭＯＳトランジスタＮＤ／１のゲートとＮＭＯＳトランジスタＮＤ／２のゲートはダイオードＤ／１により接続される。
【００１５】
このようにしてＮＭＯＳトランジスタＮＤ／１〜ＮＤ／ｎのゲートは、ダイオードＤ／１〜Ｄ／ｎ−１により接続される。ダイオードＤ／１〜Ｄ／ｎ−１はＭＯＳ半導体プロセスで製作容易なＭＯＳダイオードが望ましい。ＮＭＯＳトランジスタＮＤ／ｎのドレインはプルアップ抵抗４に接続されゲート駆動信号となる。プルアップ抵抗４の他の端は高電位ＨＶに接続される。
【００１６】
ゲート駆動信号はプルアップ回路５に接続される。プルアップ回路５は高耐圧のＰＭＯＳトランジスタからなり、ゲート駆動信号は高耐圧のＰＭＯＳトランジスタのゲートに接続される。ゲート信号２はプルダウン回路６に接続される。プルダウン回路６は高耐圧のＮＭＯＳトランジスタからなり、ゲート信号２は高耐圧のＮＭＯＳトランジスタのゲートに接続される。高耐圧のＮＭＯＳトランジスタのソースはＧＮＤに接続される。高耐圧のＰＭＯＳトランジスタと、ＮＭＯＳトランジスタのドレインは抵抗７に接続され送信回路出力となる。抵抗７の他の端はＧＮＤに接続される。
【００１７】
以上のように構成された超音波診断装置の送信回路について、図１Ａ、１Ｂを用いてその動作を説明する。
【００１８】
まず、ゲート信号発生回路１は、図１Ｂのゲート信号１を発生する。ゲート信号１はＨレベルとＬレベルを有する。ゲート信号１が期間Ｔ１ではＬレベルであり、ゲート駆動回路３のＮＭＯＳトランジスタＮＤ／１〜ＮＤ／ｎはオフであり、ＮＭＯＳトランジスタＮＤ／１のドレインの電圧はＶ１であり、ＮＭＯＳトランジスタＮＤ／２のドレインの電圧はＶ２であり、ＮＭＯＳトランジスタＮＤ／ｎのドレインの電圧、ゲート駆動信号は高電位ＨＶである。
【００１９】
この時、ダイオードＤ／１〜Ｄ／ｎ−１はオフであり、各端子にかかる電圧は約ＨＶ÷ｎとなる。ＮＭＯＳトランジスタＮＤ／１〜ＮＤ／ｎの各ドレイン、ソース間の電圧も約ＨＶ÷ｎとなる。例えば、ＨＶ＝１００ボルト、ｎ＝５の場合、ＨＶ÷ｎ＝２０ボルトとなり、ＮＭＯＳトランジスタＮＤ／１〜ＮＤ／ｎは高電位ＨＶより低い耐圧でよい。
【００２０】
次に、ゲート信号１が期間Ｔ２ではＨレベルであり、まず、ＮＭＯＳトランジスタＮＤ／１がオンとなり、ＮＭＯＳトランジスタＮＤ／１のドレインの電位が低下する。その結果、ＮＭＯＳトランジスタＮＤ／２のソース電位が、ＮＭＯＳトランジスタＮＤ／２のゲート電位より低くなり、ＮＭＯＳトランジスタＮＤ／２もオンとなる。
【００２１】
このようにしてすべてのＮＭＯＳトランジスタＮＤ／１〜ＮＤ／ｎはオンとなりゲート駆動信号は零ボルトとなる。次に、ゲート信号１が期間Ｔ３ではＬレベルであり、まず、ＮＭＯＳトランジスタＮＤ／１がオオフとなり、ＮＭＯＳトランジスタＮＤ／１のドレインの電位が上昇する。
【００２２】
その結果、ＮＭＯＳトランジスタＮＤ／２のソース電位が、ＮＭＯＳトランジスタＮＤ／２のゲート電位と同レベルになり、ＮＭＯＳトランジスタＮＤ／２もオフとなる。このようにしてすべてのＮＭＯＳトランジスタＮＤ／１〜ＮＤ／ｎはオフとなりゲート駆動信号はＨＶとなる。
【００２３】
次に、プルアップ回路５とプルダウン回路６は以下のように動作する。まず、期間Ｔ１において、ゲート駆動信号はＨＶであり、プルアップ回路５のＰＭＯＳトランジスタはオフであり、ゲート信号２はＬレベルであり、プルダウン回路６のＮＭＯＳトランジスタもオフであり、送信回路出力は抵抗７により零ボルトとなる。
【００２４】
次に、期間Ｔ２においてゲート駆動信号は零ボルトとなり、プルアップ回路５のＰＭＯＳトランジスタはオンとなり送信回路出力はＨＶとなる。
【００２５】
次に、期間Ｔ３において、ゲート駆動信号はＨＶとなり、プルアップ回路５のＰＭＯＳトランジスタはオフとなり、ゲート信号２はＨレベルとなり、プルダウン回路６のＮＭＯＳトランジスタはオンとなり送信回路出力は零ボルトとなる。
【００２６】
期間Ｔ４においては、プルアップ回路５のＰＭＯＳトランジスタとプルダウン回路６のＮＭＯＳトランジスタはともにオフとなり、抵抗７により送信回路出力は零ボルトとなる。
【００２７】
このような本発明の第１の実施の形態の超音波診断装置の送信回路によれば、ゲート駆動回路３において、複数ｎ個のＮＭＯＳトランジスタＮＤ／１〜ＮＤ／ｎは直列接続され、ＮＭＯＳトランジスタＮＤ／１のソースとゲートは抵抗Ｒ／１で接続され、ＮＭＯＳトランジスタＮＤ／ｎのソースとゲートは抵抗Ｒ／ｎで接続される。隣接するＮＭＯＳトランジスタＮＤ／１〜ＮＤ／ｎのゲートは、ダイオードＤ／１〜Ｄ／ｎ−１により接続される。ＮＭＯＳトランジスタＮＤ／ｎのドレインはプルアップ抵抗４に接続されゲート駆動信号となる。プルアップ抵抗４の他の端は高電位ＨＶに接続される。ゲート駆動信号はプルアップ回路５に接続される。
【００２８】
プルアップ回路５は高耐圧のＰＭＯＳトランジスタからなり、ゲート駆動信号は高耐圧のＰＭＯＳトランジスタのゲートに接続される。プルダウン回路６は高耐圧のＮＭＯＳトランジスタからなり、高耐圧のＮＭＯＳトランジスタのソースはＧＮＤに接続される。高耐圧のＰＭＯＳトランジスタと、ＮＭＯＳトランジスタのドレインは抵抗７に接続され送信回路出力となる。このようにして、ＣＭＯＳ集積回路プロセスで送信回路をモノリシックに実現することができる。
【００２９】
（実施の形態２）
次に、本発明の第２の実施の形態の超音波診断装置の送信回路のブロックを図２に示す。図２において、第１の実施の形態で参照した図１Ａと同じ構成および機能を有する部分については同一の符号または記号を付して説明を省略する。
【００３０】
図２において、プルアップ回路５は、複数ｎ個のＰＭＯＳトランジスタＰ／１〜Ｐ／ｎを有す。ＰＭＯＳトランジスタＰＤ／１のソースは高電位ＨＶに接続され、ＰＭＯＳトランジスタＰ／１のドレインはＰＭＯＳトランジスタＰ／２のソースに接続され、このようにしてＰＭＯＳトランジスタＰ／１〜ＮＰ／ｎは直列接続される。
【００３１】
ＰＭＯＳトランジスタＰ／１のソースとゲートは抵抗ＲＰ／１で接続され、ＰＭＯＳトランジスタＰ／ｎのソースとゲートは抵抗ＲＰ／ｎで接続される。隣接するＰＭＯＳトランジスタＰ／１のゲートとＰＭＯＳトランジスタＰ／２のゲートはダイオードＤＰ／１により接続される。このようにしてＰＭＯＳトランジスタＰ／１〜Ｐ／ｎのゲートは、ダイオードＤＰ／１〜ＤＰ／ｎ−１により接続される。ＰＭＯＳトランジスタＰ／ｎのドレインは抵抗７に接続される。
【００３２】
プルダウン回路は複数ｎ個のＮＭＯＳトランジスタＮ／１〜Ｎ／ｎを有す。ＮＭＯＳトランジスタＮ／１のソースはＧＮＤに接続され、ＮＭＯＳトランジスタＮ／１のドレインはＮＭＯＳトランジスタＮ／２のソースに接続され、このようにしてＮＭＯＳトランジスタＮ／１〜Ｎ／ｎは直列接続される。
【００３３】
ＮＭＯＳトランジスタＮ／１のソースとゲートは抵抗ＲＮ／１で接続され、ＮＭＯＳトランジスタＮ／ｎのソースとゲートは抵抗ＲＮ／ｎで接続される。隣接するＮＭＯＳトランジスタＮ／１のゲートとＮＭＯＳトランジスタＮ／２のゲートはダイオードＤＮ／１により接続される。このようにしてＮＭＯＳトランジスタＮ／１〜Ｎ／ｎのゲートは、ダイオードＤＮ／１〜ＤＮ／ｎ−１により接続される。ＮＭＯＳトランジスタＮＤ／ｎのドレインは抵抗７に接続され送信回路出力となる。
【００３４】
以上のように構成された超音波診断装置の送信回路について、図２、図１Ｂを用いてその動作を説明する。
【００３５】
まず、ゲート信号発生回路１は、図１Ｂのゲート信号１を発生する。ゲート信号１はＨレベルとＬレベルを有する。ゲート信号１が期間Ｔ１ではＬレベルであり、ゲート駆動信号は高電位ＨＶである。次に、ゲート信号１が期間Ｔ２ではＨレベルであり、ゲート駆動信号は零ボルトとなる。次に、ゲート信号１が期間Ｔ３ではＬレベルであり、ゲート駆動信号はＨＶとなる。次に、プルアップ回路５とプルダウン回路６は以下のように動作する。
【００３６】
まず、期間Ｔ１において、ゲート駆動信号はＨＶであり、プルアップ回路５のＰＭＯＳトランジスタＰ／１〜Ｐ／ｎはオフである。この時、ＰＭＯＳトランジスタＰ／１〜Ｐ／ｎの各ドレイン、ソース間電圧は約ＨＶ÷ｎとなる。ゲート信号２はＬレベルであり、プルダウン回路６のＮＭＯＳトランジスタＮ／１〜Ｎ／ｎもオフであり、送信回路出力は抵抗７により零ボルトとなる。
【００３７】
次に、期間Ｔ２においてゲート駆動信号は零ボルトとなり、プルアップ回路５のＰＭＯＳトランジスタＰ／１〜Ｐ／ｎはゲート電圧がドレイン電圧より低くなるため、すべてオンとなり送信回路出力はＨＶとなる。この時、プルダウン回路のＮＭＯＳトランジスタＤ／１〜Ｄ／ｎはオフであり、各ドレイン、ソース間電圧は約ＨＶ÷ｎとなり、ＨＶより低い電圧となる。
【００３８】
次に、期間Ｔ３において、ゲート駆動信号はＨＶとなり、プルアップ回路５のＰＭＯＳトランジスタＰ／１〜Ｐ／ｎはオフとなる。ゲート信号２はＨレベルとなり、プルダウン回路６のＮＭＯＳトランジスタＮ／１〜Ｎ／ｎは、ゲート駆動回路３のＮＭＯＳトランジスタがオンになる場合と同様にしてオンとなり送信回路出力は零ボルトとなる。
【００３９】
期間Ｔ４においては、期間１と同様に、プルアップ回路５のＰＭＯＳトランジスタＰ／１〜Ｐ／ｎとプルダウン回路６のＮＭＯＳトランジスタＮ／１〜Ｎ／ｎはともにオフとなり、抵抗７により送信回路出力は零ボルトとなる。
【００４０】
このような本発明の第２の実施の形態の超音波診断装置の送信回路によれば、ゲート駆動回路とプルアップ回路とプルダウン回路を低耐圧のＭＯＳトランジスタで構成することができ、低耐圧のＣＭＯＳ集積回路プロセスで送信回路をモノリシックに実現することができる。
【００４１】
（実施の形態３）
次に、本発明の第３の実施の形態の超音波診断装置の送信回路のブロックを図３Ａに示す。図３Ａにおいて、第１の実施の形態で参照した図１Ａ、あるいは第２の実施の形態で参照した図２と同じ構成および機能を有する部分については同一の符号または記号を付して説明を省略する。
【００４２】
図３Ａにおいて、プルダウン回路６のＮＭＯＳトランジスタＮ／１のソースはスイッチ回路９に接続される。スイッチ回路９は低耐圧のＮＭＯＳトランジスタより構成され、そのドレインはダウン回路６のＮＭＯＳトランジスタＮ／１に接続される。スイッチ回路９は低耐圧のＮＭＯＳトランジスタのソースはＧＮＤに接続される。プルダウン回路６のＮＭＯＳトランジスタＮ／１のソースとスイッチ回路９の接続点は受信回路に接続される。送信回路出力は超音波トランスデューサ１０に接続される。
【００４３】
以上のように構成された超音波診断装置の送信回路について、図３Ａ、３Ｂを用いてその動作を説明する。
【００４４】
まず、受信期間１において、ゲート信号１はＬレベルであり、プルアップ回路５はオフであり、ゲート信号２はＨレベルでありプルダウン回路６はオンであり、ゲート信号３はＬレベルであり、スイッチ回路９はオフであり、超音波トランスデューサ１０からの受信信号はプルダウン回路６を経由して受信回路へ導かれる。
【００４５】
次に、送信期間の期間Ｔ１ではゲート信号１がＨレベルとなり、プルアップ回路５がオンとなり、ゲート信号２はＬレベルでありプルダウン回路６はオフであり、ゲート信号３はＨレベルであり、スイッチ回路９はオンであり、超音波トランスデューサ１０には送信回路出力ＨＶが印加される。一方、プルダウン回路６がオフであり、スイッチ回路９がオンであるため、送信回路出力がＨＶとなる影響は受信回路へは伝わらない。このため、受信回路を低耐圧の回路要素で構成することができる。
【００４６】
次に、送信期間のＴ２ではゲート信号１がＬレベルとなり、プルアップ回路５がオフとなり、ゲート信号２はＨレベルでありプルダウン回路６はオンであり、ゲート信号３はＨレベルであり、スイッチ回路９はオンであり、送信回路出力は零ボルトとなる。
【００４７】
次に、受信期間２においては、受信期間１と同様に、超音波トランスデューサ１０からの受信信号はプルダウン回路６を経由して受信回路へ導かれる。
【００４８】
以上のように本発明の第３の実施の形態の超音波診断装置の送信回路によれば、ゲート駆動回路３と、プルアップ回路５と、プルダウン回路６と、スイッチ回路９と受信回路を低耐圧の回路要素で構成することができ、低耐圧のＣＭＯＳ集積回路プロセスで送信回路をモノリシックに実現することができる。
【産業上の利用可能性】
【００４９】
以上のように、本発明にかかる超音波診断装置は、ゲート駆動回路３は複数ｎ個のＮＭＯＳトランジスタＮＤ／１〜ＮＤ／ｎは直列接続され、ＮＭＯＳトランジスタＮＤ／１のソースとゲートは抵抗Ｒ／１で接続され、ＮＭＯＳトランジスタＮＤ／ｎのソースとゲートは抵抗Ｒ／ｎで接続される。隣接するＮＭＯＳトランジスタＮＤ／１〜ＮＤ／ｎのゲートは、ダイオードＤ／１〜Ｄ／ｎ−１により接続される。ＮＭＯＳトランジスタＮＤ／ｎのドレインはプルアップ抵抗４に接続されゲート駆動信号となる。
【００５０】
プルアップ抵抗４の他の端は高電位ＨＶに接続される。ゲート駆動信号はプルアップ回路５に接続される。プルアップ回路５は高耐圧のＰＭＯＳトランジスタからなり、ゲート駆動信号は高耐圧のＰＭＯＳトランジスタのゲートに接続される。
【００５１】
プルダウン回路６は高耐圧のＮＭＯＳトランジスタからなり、高耐圧のＮＭＯＳトランジスタのソースはＧＮＤに接続される。高耐圧のＰＭＯＳトランジスタと、ＮＭＯＳトランジスタのドレインは抵抗７に接続され送信回路出力となる。
【００５２】
このようにして、ＣＭＯＳ集積回路プロセスで送信回路をモノリシックに実現することができるという効果を有し、モノリシックに形成された送信回路を有する超音波診断装置等として有用である。
【図面の簡単な説明】
【００５３】
【図１Ａ】本発明の第１の実施の形態における超音波診断装置の送信回路のブロック図
【図１Ｂ】本発明の第１の実施の形態における超音波診断装置の送信回路のタイミングチャート
【図２】本発明の第２の実施の形態における超音波診断装置の送信回路のブロック図
【図３Ａ】本発明の第３の実施の形態における超音波診断装置の送信回路のブロック図
【図３Ｂ】本発明の第３の実施の形態における超音波診断装置の送信回路のタイミングチャート
【符号の説明】
【００５４】
１    ゲート信号発生回路
２    ゲート信号発生回路
３    ゲート駆動回路
４    プルアップ抵抗
５    プルアップ回路
６    プルダウン回路
７    抵抗
【図１Ａ】
2006167327.tif 000003
【図１Ｂ】
2006167327.tif 000004
【図２】
2006167327.tif 000005
【図３Ａ】
2006167327.tif 000006
【図３Ｂ】
2006167327.tif 000007