(57)【要約】【課題】  デジタル信号バスからのフィールドスルーによるスプリアスの小さい、信号変換装置及び方法を提供することを目的とする。【解決手段】  帯域制限された所要信号をサンプリングクロック速度で標本化してデジタル数値化したデジタル信号を、アナログ信号に変換する装置であって、前記所要信号の帯域外の雑音を発生する有色雑音発生手段と、前記雑音と、前記デジタル信号を加算する加算手段と、加算手段の出力信号をアナログ信号に変換するＤ／Ａ変換手段と、Ｄ／Ａ変換手段の出力信号から、前記所要信号をろ波するフィルタ手段と、を備える。【選択図】  図１
2006217319.tif 000002
【特許請求の範囲】
【請求項１】
帯域制限された所要信号をサンプリングクロック速度で標本化してデジタル数値化したデジタル信号を、アナログ信号に変換する装置であって、
前記所要信号の帯域外の雑音を発生する有色雑音発生手段と、
前記雑音と、前記デジタル信号を加算する加算手段と、
加算手段の出力信号をアナログ信号に変換するＤ／Ａ変換手段と、
Ｄ／Ａ変換手段の出力信号から、前記所要信号をろ波するフィルタ手段と、
を備えることを特徴とする信号変換装置。
【請求項２】
前記有色雑音発生手段は、
サンプリングクロックを分周する分周手段と、
分周手段の出力信号により駆動され、擬似雑音を発生する擬似雑音系列発生手段と、
を備えることを特徴とする請求項１に記載の信号変換装置。
【請求項３】
前記有色雑音発生手段は、
予め決められた周波数範囲の正弦波を、時系列に沿ってランダムに発生するランダム発振手段と、
前記擬似雑音系列発生手段の出力信号を、ランダム発振手段の出力信号により周波数変換する周波数変換手段と、
を備えることを特徴とする請求項２に記載の信号変換装置。
【請求項４】
帯域制限された所要信号をサンプリングクロック速度で標本化してデジタル数値化したデジタル信号を、アナログ信号に変換する方法であって、
前記所要信号の帯域外の雑音を発生し、
前記雑音と、前記デジタル信号を加算してアナログ信号に変換し、
前記アナログ信号から、フィルタにより前記所要信号をろ波することを特徴とする信号変換方法。
【請求項５】
前記所要信号の帯域外の雑音は、
分周したサンプリングクロックで駆動される擬似雑音系列発生回路の出力信号に基づくものであることを特徴とする請求項４に記載の信号変換方法。
【請求項６】
前記所要信号の帯域外の雑音は、
予め決められた周波数範囲の正弦波を、時系列に沿ってランダムに発生し、
前記擬似雑音系列発生回路の出力信号を、前記正弦波により周波数変換したものであることを特徴とする請求項５に記載の信号変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号をアナログ信号に変換する信号変換装置及び方法に関し、特にデジタル信号バスからのフィールドスルーによるスプリアスを抑圧する技術に関する。
【背景技術】
【０００２】
デジタル信号をアナログ信号に変換するＤ／Ａ変換器において、変換する信号が正弦波のような、周期性の強い信号である場合、デジタル信号バス上を流れるデジタル信号の周期変動成分が、直接アナログ信号に混入し、不要なスプリアスとして観測される場合がある。これは、デジタル信号からのフィールドスルーとして知られ、ＳＦＤＲ（Ｓｕｐｒｉｏｕｓ−Ｆｒｅｅ  Ｄｙｎａｍｉｃ  Ｒａｎｇｅ）の高い信号変換装置を実現する上での障害の１つとなっている。
【０００３】
以下、フィールドスルーについて説明する。図３は、４ビット幅のデジタル信号バスで、周期８Ｔ（Ｔは、サンプリングクロック周期）の正弦波を出力する場合の、デジタル信号バス上の各ビット値と、そのデジタル値（１０進数で表現した値）を示す図である。
【０００４】
図３に示すように、デジタル信号バスの第０ビットは、４Ｔ毎に０となっており、１／（４Ｔ）の周波数成分を含むことが判る。このように、デジタル信号バス上を流れる各デジタル信号は、Ｄ／Ａ変換器の出力信号とは、異なる周波数成分を含む場合が多い。Ｄ／Ａ変換器のデジタル信号バスとアナログ出力は、電磁誘導等により、極めて弱いながらも結合しているため、特にアナログ信号の出力電力が小さい場合にはフィールドスルーによるスプリアスを無視できない。
【０００５】
フィールドスルーによるスプリアスの抑圧のために、デジタル信号にスクランブルを施す方法が知られている（例えば、非特許文献１参照。）。
【０００６】
図４は、非特許文献１に記載のスプリアス抑圧のための構成図である。図４によると、４ビットのデジタル信号入力は、ビット毎に備えられた排他的論理和回路２１〜２４の一方の入力端子に、それぞれ入力される。排他的論理和回路２１〜２４の他方の入力端子には、サンプリングクロックで駆動されている擬似雑音系列発生回路２５から、１ビット幅の擬似雑音系列が入力される。排他的論理和回路２１〜２４の出力は、排他的論理和回路２６〜２９の一方の入力端子に入力され、排他的論理和回路２６〜２９の他方の入力端子には、擬似雑音系列発生回路２５からの擬似雑音系列が入力される。排他的論理和回路２６〜２９の出力と、デジタル信号入力に同期しているサンプリングクロックは、Ｄ／Ａ変換器１に入力され、Ｄ／Ａ変換器１からは、変換されたアナログ信号が出力される。
【０００７】
図４の構成では、デジタル信号入力は、排他的論理和回路２１〜２４において、擬似雑音系列によりスクランブルされるため、符号５で示すデジタル信号バスの配線区間において、各ビットを現す信号の周期性は消滅し、スプリアスの混入を抑えることができる。スクランブルされた信号は、Ｄ／Ａ変換器１の直前において、排他的論理和回路２６〜２９によりデスクランブルされ、元のデジタル信号入力へと再変換される。
【０００８】
【非特許文献１】“MAX5884, 3.3V, 14-Bit 200Msps High Dynamic Performance DAC with CMOS Inputs, Datasheet”、p.10. 、[online]、Maxim Integrated Products、［２００４年１１月１８日検索］、インターネット<URL:http://pdfserv.maxim-ic.com/en/ds/MAX5884.pdf>
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、非特許文献１に記載の構成では、Ｄ／Ａ変換器１の直前で、入力された元のデジタル信号へと再変換しているため、排他的論理和回路２６〜２９とＤ／Ａ変換器１間のデジタル信号バス、及び、Ｄ／Ａ変換器１の内部配線等から、Ｄ／Ａ変換器１のアナログ出力への結合の影響を抑えることはできない。
【００１０】
従って、本発明は、上記問題を解決し、デジタル信号バスからのフィールドスルーによるスプリアスの小さい、信号変換装置及び方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明における信号変換装置によれば、
帯域制限された所要信号をサンプリングクロック速度で標本化してデジタル数値化したデジタル信号を、アナログ信号に変換する装置であって、前記所要信号の帯域外の雑音を発生する有色雑音発生手段と、前記雑音と、前記デジタル信号を加算する加算手段と、加算手段の出力信号をアナログ信号に変換するＤ／Ａ変換手段と、Ｄ／Ａ変換手段の出力信号から、前記所要信号をろ波するフィルタ手段と、を備えることを特徴とする。
【００１２】
本発明の信号変換装置における他の実施形態によれば、
前記有色雑音発生手段は、サンプリングクロックを分周する分周手段と、分周手段の出力信号により駆動され、擬似雑音を発生する擬似雑音系列発生手段と、を備えることも好ましい。
【００１３】
また、本発明の信号変換装置における他の実施形態によれば、
前記有色雑音発生手段は、予め決められた周波数範囲の正弦波を、時系列に沿ってランダムに発生するランダム発振手段と、前記擬似雑音系列発生手段の出力信号を、ランダム発振手段の出力信号により周波数変換する周波数変換手段と、を備えることも好ましい。
【００１４】
本発明における信号変換方法によれば、
帯域制限された所要信号をサンプリングクロック速度で標本化してデジタル数値化したデジタル信号を、アナログ信号に変換する方法であって、前記所要信号の帯域外の雑音を発生し、前記雑音と、前記デジタル信号を加算してアナログ信号に変換し、前記アナログ信号から、フィルタにより前記所要信号をろ波することを特徴とする。
【００１５】
本発明の信号変換方法における他の実施形態によれば、
前記所要信号の帯域外の雑音は、分周したサンプリングクロックで駆動される擬似雑音系列発生回路の出力信号に基づくものであることも好ましい。
【００１６】
また、本発明の信号変換方法における他の実施形態によれば、
前記所要信号の帯域外の雑音は、予め決められた周波数範囲の正弦波を、時系列に沿ってランダムに発生し、前記擬似雑音系列発生回路の出力信号を、前記正弦波により周波数変換したものであることも好ましい。
【発明の効果】
【００１７】
デジタル信号入力に対して、所要信号帯域外の有色雑音を加算することにより、デジタル信号バスの各ビットの周期性を喪失させ、これにより、フィールドスルーによるスプリアスを抑圧できる。更に、加算した有色雑音を、アナログ信号に変換後に除去する構成としているため、従来技術において問題となったＤ／Ａ変換器の内部配線等からの誘導の影響も発生することはなく、良好なスプリアス特性を有する信号変換装置が実現可能となる。
【００１８】
分周された低速クロックで、擬似雑音系列発生手段を駆動して有色雑音の発生を行うが、擬似雑音系列発生手段は、シフトレジスタと排他的論理和回路で構成可能であり、狭帯域フィルタのような複雑な回路を要しないため、簡易な回路構成で良好なスプリアス特性を有する信号変換装置を実現可能となる。
【００１９】
また、ランダム発振手段と、周波数変換手段により、擬似雑音が変換される中心周波数を、時系列に沿ってランダムにホッピングさせ、従って、総電力は同一でありながら、平均的には電力密度の小さい有色雑音を発生することが可能である。これにより、有色雑音を除去するフィルタに要求される特性を緩和することができる。
【発明を実施するための最良の形態】
【００２０】
本発明を実施するための最良の実施形態について、以下では図面を用いて詳細に説明する。
【００２１】
図１は、本発明による信号変換装置の構成図である。図１によると、信号変換装置は、Ｄ／Ａ変換器１と、加算回路２と、有色雑音発生回路３と、フィルタ４とを有する。尚、以下の説明において、デジタル信号入力は、帯域制限された所要信号をサンプリングクロック速度で標本化した後、デジタル数値化した信号であるものとする。所要信号とは、信号変換装置が出力すべき、アナログ信号を意味する。
【００２２】
有色雑音発生回路３は、デジタル数値化された、所要信号帯域外の周波数成分のみを含む有色雑音を発生し、出力する機能を有する。
【００２３】
加算回路２は、デジタル信号入力と、有色雑音発生回路３からの有色雑音を加算して、出力し、Ｄ／Ａ変換器１は、加算回路２からのデジタル信号を入力とし、アナログ信号に変換し出力する。
【００２４】
フィルタ４は、所要信号帯域を通過帯域とするフィルタであり、Ｄ／Ａ変換器１の出力のアナログ信号を、ろ波して、デジタル領域で所要信号に加算された有色雑音を除去し、帯域制限された所要信号を取り出す。
【００２５】
図２は、信号変換装置の動作を説明する図である。加算回路２において、標本化された所要信号と、標本化された有色雑音が加算されるが、有色雑音の周波数帯域は、所要信号の帯域外であるため、周波数軸上では重なることはない。従って、所要信号を通過帯域とするフィルタにより、有色雑音を除去し、所要信号のみを取り出すことができ、また、時間軸上では、加算回路の出力には、有色雑音が加算されているため、デジタル信号バス上の各ビットの周期性が喪失し、結果、フィールドスルーによるスプリアスが抑圧されこととなる。更に、加算した有色雑音を、アナログ信号に変換後に除去する構成としているため、従来技術において問題となったＤ／Ａ変換器の内部配線等からの誘導の影響も発生することはなく、良好なスプリアス特性を有する信号変換装置が実現可能となる。
【００２６】
続いて、図１を用いて、有色雑音発生回路３の構成例を説明する。図１によると、有色雑音発生回路３は、分周回路３１と、擬似雑音系列発生回路３２と、可変周波数発振回路３３と、乗算回路３４とを有する。
【００２７】
分周回路３１は、サンプリングクロックを分周して、分周したクロックを擬似雑音系列発生回路３２に入力する。擬似雑音系列発生回路３２は、分周回路３１からの入力クロックにより駆動され、入力クロックの周期毎に擬似雑音を発生して、デジタル値で出力する。
【００２８】
可変周波数発振回路３３は、擬似雑音系列発生回路３２からの擬似雑音に依存する周波数の正弦波を発生する。例えば、擬似雑音系列発生回路３２からの擬似雑音が、４ビットのデジタル値ｍ（ｍ＝０〜１５）である場合、可変周波数発振回路３３は、ｆ（ｍ）＝ｆ０・ｍ（ここで、ｆ（ｍ）は発振周波数、ｆ０は定数）の正弦波を発生する。但し、正弦波の周波数は、所要信号帯域外となるように調整する。これにより、可変周波数発振回路３３は、予め決められた周波数範囲の正弦波を、時系列に沿ってランダムに発生する。
【００２９】
乗算回路３４は、擬似雑音系列発生回路３２からの擬似雑音と、可変周波数発振回路３３からの正弦波を乗算して出力する。これにより、擬似雑音系列発生回路３２からの、中心周波数が０である擬似雑音の周波数帯域は、可変周波数発振回路３３からの正弦波の周波数を中心とする周波数帯域に周波数変換される。可変周波数発振回路３３からの正弦波の周波数は、時系列に沿ってランダムに変化するため、周波数変換された出力は図２の有色雑音信号となる。
【００３０】
以上、分周された低速クロックで、擬似雑音系列発生回路３２を駆動して有色雑音の発生を行うが、擬似雑音系列発生回路３２は、シフトレジスタと排他的論理和回路で構成可能であり、狭帯域フィルタのような複雑な回路を要しないため、簡易な回路構成で良好なスプリアス特性を有する信号変換装置を実現可能となる。
【００３１】
また、可変周波数発振回路３３と、乗算回路３４により、擬似雑音が変換される中心周波数をランダムにホッピングさせ、従って、総電力は同一でありながら、平均的には電力密度の小さい有色雑音を発生することが可能である。これにより、有色雑音を除去するフィルタ４に要求される特性を緩和することができる。
【００３２】
尚、上記の例においては、可変周波数発振回路３３の発振周波数をランダムに変化させるため、擬似雑音系列発生回路３２の出力を用いる構成としているが、発振周波数が所要信号帯域外でランダムに変化すればよく、上記構成に限定されるものではない。
【図面の簡単な説明】
【００３３】
【図１】本発明による信号変換装置の構成図である。
【図２】信号変換装置の動作を説明する図である。
【図３】４ビット幅のデジタル信号バスにより、周期８Ｔの正弦波を出力する場合の、デジタル信号バスの各ビット値と、そのデジタル値を示す図である。
【図４】従来技術によるスプリアス抑圧のための構成図である。
【符号の説明】
【００３４】
１  Ｄ／Ａ変換器
２  加算回路
３  有色雑音発生回路
４  フィルタ
５  デジタル信号バスの配線区間
２１〜２４、２６〜２９  排他的論理和回路
２５、３２  擬似雑音系列発生回路
３１  分周回路
３３  可変周波数発信回路
３４  乗算回路
【図１】
2006217319.tif 000003
【図２】
2006217319.tif 000004
【図３】
2006217319.tif 000005
【図４】
2006217319.tif 000006