(57)【要約】  【課題】  信号を送信する過程においてリレーの発生を防ぐことのできるシステムオンパネルを提供する。  【解決手段】  画素アレイと、該画素アレイに電気的に接続するドライバと、第一タイミング信号セットを該ドライバに出力するタイミングコントローラと、該コントローラの入力端に近接する位置に設けられ、該第一タイミング信号セットを同期させる第一同期ユニットとを含み構成する。【選択図】  図５
2006085136.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイと、
該画素アレイに電気的に接続するドライバと、
第一タイミング信号セットを該ドライバに出力するタイミングコントローラと、
該コントローラの入力端に近接する位置に設けられ、該第一タイミング信号セットを同期させる第一同期ユニットとを含むことを特徴とするシステムオンパネル。
【請求項２】
前記ドライバがソースドライバであることを特徴とする請求項１に記載のシステムオンパネル。
【請求項３】
前記第一同期ユニットを介して表示データを該ソースドライバに入力し、且つ該第一同期ユニットが該表示データ前記ソースドライバに該第一同期ユニットを介して表示データを入力し、且つ該第一タイミング信号セットと同期させるように構成することを特徴とする請求項２に記載のシステムオンパネル。
【請求項４】
前記第一タイミング信号セットが、第一クロック信号と、第一スタート信号とを含み、該第一同期ユニットが該第一クロック信号と該第一スタート信号とを同期させることを特徴とする請求項１に記載のシステムオンパネル。
【請求項５】
前記システムオンパネルが、該画素アレイに電気的に接続するスキャンドライバを更に含み、且つ該タイミングコントローラが更に第二タイミング信号セットを該スキャンドライバに出力することを特徴とする請求項２に記載のシステムオンパネル。
【請求項６】
前記第一同期ユニットが、該ソースドライバの入力端に近接する位置と、該スキャンドライバの入力端に近接する位置とにそれぞれ設けられ、且つ該第一タイミング信号セットと該第二タイミング信号セットとを同期させることを特徴とする請求項５に記載のシステムオンパネル。
【請求項７】
前記システムオンパネルが、該スキャンドライバの入力端に近接する位置に設けられ、該第一タイミング信号セットと該第二タイミング信号セットとを同期させる第二同期ユニットを更に含むことを特徴とする請求項５に記載のシステムオンパネル。
【請求項８】
前記タイミングコントローラが、同期信号を該第一同期ユニットと該第二同期ユニットとに出力して、該第一タイミング信号セットと該第二タイミング信号セットとを同期させることを特徴とする請求項７に記載のシステムオンパネル。
【請求項９】
前記システムオンパネルが、該タイミングコントローラの出力端に近接する位置に設けられ、該第一タイミング信号セットと該第二タイミング信号セットとを同期させる第三同期ユニットを更に含むことを特徴とする請求項７に記載のシステムオンパネル。
【請求項１０】
前記システムオンパネルが該ソースドライバの他方の出力端に近接する位置に設けられ、該ソースドライバに入力される表示データと、該第一タイミング信号セットとを同期させる第四同期ユニットをされに含むことを特徴とする請求項７に記載のシステムオンパネル。
【請求項１１】
前記ドライバがスキャンドライバであることを特徴とする請求項１に記載のシステムオンパネル。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、表示装置に関し、特に同期制御信号を具えるシステムオンパネルする。
【背景技術】
【０００２】
液晶表示装置は、スリムで軽量、節電、電磁波の輻射がないなどの特徴を具え、従来の陰極線表示装置に取って代わろうとしている。その応用範囲は広く、例えばディスクトップ、もしくはノートブックタイプのコンピュータ、パーソナルディジタルアシスト、ディジタルカメラ、携帯電話機などの電子製品に使用されている。
【０００３】
技術の発展に伴い、コンピュータがユーザーに提供する機能もますます増えてきた。このため、コンピュータに対する依存度が高くなり、仕事に関連する事務から日常茶飯事に至るまでコンピュータに頼るようになってきた。したがって、コンピュータに保存されるデータは、極めて重要なものとなっている。
【０００４】
図１に、典型的なアクティブアレイタイプの液晶表示機のブロック図を開示する。液晶表示装置１は、液晶表示板１０とドライバシステム２０とを含む。液晶表示板１０は画素アレイ１２を具え、画素アレイ１２内のそれぞれの画素１２２は、薄膜トランジスタ１２４に接続し、該薄膜トランジスタ１２４によって画素１２２の開閉を制御する。ドライバシステム２０は制御回路２２と、ソースドライバ回路２４と、スキャンドライバ回路２６を含む。ソースドライバ回路２４は薄膜トランジスタ１２４のソースに電気的に接続し、スキャンドライバ回路２６は薄膜トランジスタ２４のゲートに電気的に接続する。制御回路２２は外部から入力する表示信号ＤＳを表示データＤと制御信号ＣＳとに転換して、ソースドライバ回路２４とスキャンドライバ回路２６とにそれぞれ出力し、ソースドライバ電圧Ｖｓとスキャンドライバ電圧Ｖｇとを発生させる。ソースドライバ電圧Ｖｓとスキャンドライバ電圧Ｖｇとは、信号線３２と、スキャン線３４を介して薄膜トランジスタ１２４のソースとゲートとに入力され、画素アレイ１２を制御して画面を発生させる。
【０００５】
それぞれの薄膜トランジスタ１２４はアレイを呈して液晶表示板１０上に形成され、それぞれの画素１２２の開閉を実行する。但し、製造工程において液晶表示板１０の材質（ガラス）との関係で温度条件に制限を受けるため、アモルフォス薄型トランジスタを採用して、作成の過程において発生ガラス基板の変形を防ぐようにする。
【０００６】
ドライバシステム２０は、画素アレイ１２を制御して画面を表示する。このため例えばポリシリコン薄膜トランジスタなどのさらに高速のトランジスタ素子を採用して、ドライバシステム２０の高速演算速度の要求を達成させなければならない。しかしながら、ポリシリコン薄膜トランジスタは一般の半導体製造工程を液晶表示板１０上に応用して作成することが出来ない。係る問題を解決するための典型的な方法は、図２に開示するようにドライバシステム２０をシリコンチップ上に作成し、バスを介してドライバシステム２０によって発生する信号を液晶表示板１０上の画素アレイ１２に送信する。
【０００７】
レーザーによる結晶化技術などの低温ポリシリコン製造技術の発展にともない、液晶表示板１０の上ポリシリコン薄膜トランジスタを形成することが可能になった。係る低温ポリシリコン製造技術について図３に開示する。図面による典型的な液晶表示の構造において、ソースドライバ回路２４とスキャンドライバ回路２６は液晶表示板１０上に直接形成して画素アレイ１２を制御する。係る構造は液晶表示器の製造工程を顕かに簡易化し、その重量を低減させることができる。
【０００８】
図３に開示する構造において、制御回路２２はシリコンチップ状に作成し、更にバスを介して液晶表示板１０上のソースドライバ回路２４とスキャンドライバ回路２６とに接続する。
【０００９】
液晶表示装置の重量を更に低減させるための他の典型的な液晶表示装置の構造を図４に開示する。係る構造において制御回路２２は液晶表示板１０上に直接整合させてシステムオングラスの目的を達成する。
【００１０】
ここで注意すべき点は、制御回路２２において発生し、ソースドライバ回路２４とスキャンドライバ回路２６とに出力する信号が同期性を具えて始めて画素アレイ１２の表示内容が正確なものになるという点である。図４に開示するように制御回路２２を直接液晶表示板１０上に形成する場合、液晶表示板１０のフレームの幅の制限を受け、制御回路２２をソースドライバ回路２４とスキャンドライバ回路２６とに近接した位置に設けることができない。このため、制御回路２２からソースドライバ回路２４とスキャンドライバ回路２６とに到る配線の距離が長くなりすぎ、制御回路２２の出力する信号が送信の過程において顕かなリレーが発生する。従って、ソースドライバ回路２４とスキャンドライバ回路２６とに入力する信号に同期性をもたせ、液晶表示装置の正確ではっきりした画面を如何にして確保するかという点がシステムオンパネル液晶表示装置の発展において大きな課題となる。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
この発明は、信号を送信する過程においてリレーの発生を防ぐことのできるシステムオンパネルを提供することを課題とする。
【課題を解決するための手段】
【００１２】
そこで本発明者は、従来の技術に鑑み鋭意研究を重ねた結果、画素アレイと、該画素アレイに電気的に接続するドライバと、第一タイミング信号セットを該ドライバに出力するタイミングコントローラと、該コントローラの入力端に近接する位置に設けられ、該第一タイミング信号セットを同期させる第一同期ユニットとを含んでなるシステムオンパネルの構造と、その製造方法によって課題を解決できる点に着眼し、係る知見に基づき本発明を完成させた。
以下、この発明について具体的に説明する。
【００１３】
請求項１に記載するシステムオンパネルは、画素アレイと、
該画素アレイに電気的に接続するドライバと、
第一タイミング信号セットを該ドライバに出力するタイミングコントローラと、
該コントローラの入力端に近接する位置に設けられ、該第一タイミング信号セットを同期させる第一同期ユニットとを含む。
【００１４】
請求項２に記載するシステムオンパネルは、請求項１におけるドライバがソースドライバである。
【００１５】
請求項３に記載するシステムオンパネルは、請求項２におけるソースドライバに第一同期ユニットを介して表示データを入力し、且つ該第一同期ユニットが該表示データと該第一タイミング信号セットとを同期させるように構成する。
【００１６】
請求項４に記載するシステムオンパネルは、請求項１における第一タイミング信号セットが、第一クロック信号と、第一スタート信号とを含み、該第一同期ユニットが該第一クロック信号と該第一スタート信号とを同期させる。
【００１７】
請求項５に記載するシステムオンパネルは、請求項２におけるシステムオンパネルが、該画素アレイに電気的に接続するスキャンドライバを更に含み、且つ該タイミングコントローラが更に第二タイミング信号セットを該スキャンドライバに出力する。
【００１８】
請求項６に記載するシステムオンパネルは、請求項５における第一同期ユニットが、該ソースドライバの入力端に近接する位置と、該スキャンドライバの入力端に近接する位置とにそれぞれ設けられ、且つ該第一タイミング信号セットと該第二タイミング信号セットとを同期させる。
【００１９】
請求項７に記載するシステムオンパネルは、請求項５におけるシステムオンパネルが、該スキャンドライバの入力端に近接する位置に設けられ、該第一タイミング信号と該第二タイミング信号とを同期させる第二同期ユニットを更に含む。
【００２０】
請求項８に記載するシステムオンパネルは、請求項７におけるタイミングコントローラが、同期信号を該第一同期ユニットと該第二同期ユニットとに出力して、該第一タイミング信号セットと該第二タイミング信号セットとを同期させる。
【００２１】
請求項９に記載するシステムオンパネルは、請求項７におけるシステムオンパネルが、該タイミングコントローラの出力端に近接する位置に設けられ、該第一タイミング信号セットと該第二タイミング信号セットとを同期させる第三同期ユニットを更に含む。
【００２２】
請求項１０に記載するシステムオンパネルは、請求項７におけるシステムオンパネルが該ソースドライバの他方の出力端に近接する位置に設けられ、該ソースドライバに入力される表示データと、該第一タイミング信号セットとを同期させる第四同期ユニットをされに含む。
【００２３】
請求項１１に記載するシステムオンパネルは、請求項１におけるドライバがスキャンドライバである。
【発明の効果】
【００２４】
本発明のシステムオンパネルは、ソースドライバとスキャンドライバに入力される信号を同期させ、正確なソースドライバ電圧とスキャンドライバ電圧を画素アレイに提供するとともに、該ソースドライバ電圧とスキャンドライバ電圧とに正確なシーケンスを与えることができるため、信号を送信する際の誤差を抑制し、正確ではっきりした画面が得られるという利点がある。
【発明を実施するための最良の形態】
【００２５】
この発明はシステムオンパネルを提供するものであって、画素アレイと、該画素アレイに電気的に接続するドライバと、第一タイミング信号セットを該ドライバに出力するタイミングコントローラと、該コントローラの入力端に近接する位置に設けられ、該第一タイミング信号セットを同期させる第一同期ユニットとを含んでなり、信号を送信する過程において派生するリレーと、これにともない派生するドライバ電圧の偏差を抑制するという目的を、実現した。
係る構成のシステムオンパネルについて、その構造と特徴を詳述するために具体的な実施例を挙げ、以下に説明する。
【実施例１】
【００２６】
図５にこの発明によるシステムオンパネル表示装置を開示する。図面によればシステムオンパネル構造１００はガラス基板（図示しない）上に完全に形成され、画素アレイ１１０と、ソースドライバ１２０と、スキャンドライバ１３０と、タイミングコントローラ１４０と、第一同期ユニット１５０と、第二同期ユニット１６０とを含む。画素アレイ１１０内の個々の画素（図示しない）は、薄膜トランジスタ（図示しない）に電気的に接続する。該薄膜トランジスタは、ソースがソースドライバ１２０に電気的に接続し、ゲートがスキャンドライバ１３０に電気的に接続して開閉を行い、画素の作動を制御する。
【００２７】
タイミングコントローラ１４０は、第一タイミング信号セットと、第二タイミング信号セットをソースドライバ１２０とスキャンドライバ１３０とにそれぞれ出力する。該第一タイミング信号セットは第一クロック信号ＨＣＫと、第一スタート信号ＨＳＴとを含んでなり、該第二タイミング信号セットは第二クロック信号ＶＣＫと、第二スタート信号ＶＳＴとを含む。また、表示データＤはソースドライバ１２０に出力され、表示画面のコンテンツを提供する。ソースドライバ１２０は、第一クロック信号ＨＣＫと第一スタート信号ＨＳＴとに基づきデータＤに対してサンプリングを行い、ソースドライバ電圧Ｖｓを画素アレイ１１０に出力する。スキャンドライバ１３０は、第二クロック信号ＶＣＫと第二スタート信号ＶＳＴとによって、スキャンドライバ電圧Ｖｇを画素アレイ１１０に出力する。
【００２８】
タイミングコントローラ１４０は、前記第一タイミング信号セット以外に、ソースドライバ１２０の必要に応じて余剰のクロック信号とスタート信号をソースドライバ１２０に提供するようにしてもよい。
【００２９】
第一クロック信号ＨＣＫ及び第一スタート信号ＨＳＴと、表示データＤとにタイミングの誤差の発生が発生すると、ソースドライバ電圧Ｖｓに偏差が発生する。これを避けるためにソースドライバの入力端１２０ａの個所に第一同期ユニット１５０を設けて、第一クロック信号セットがソースドライバ１２０に入力される前に第一クロック信号ＨＣＫと第一スタート信号ＨＳＴとを同期させる。また、第二クロック信号ＶＣＫと第２スタート信号ＶＳＴとにタイミングの誤差の発生が発生すると、スキャンドライバ電圧Ｖｇに偏差が発生する。これを避けるためにスキャンドライバの入力端１３０ａの個所に第二同期ユニット１６０を設けて、第二クロック信号セットがスキャンドライバ１３０に入力される前に第二クロック信号ＶＣＫと第二スタート信号ＶＳＴとを同期させる。
【００３０】
上述する実施例において、ソースドライバの入力端１２０ａとスキャンドライバの入力端１３０ａには、それぞれ同期ユニット１５０、１６０を設ける。但し、係る構造に限定されるものではない。仮にソースドライバ１２０と、タイミングコントローラ１４０との間の線が極めて短く、第一クロック信号ＨＣＫ及び第一スタート信号ＨＳＴと、表示データＤとがソースドライバ１２０に入力される場合に好ましい同期性を具えるのであれば、第一同期ユニット１５０を省略することができる。また、仮にスキャンドライバ１３０と、タイミングコントローラ１４０との間の線が極めて短く、第二クロック信号ＶＣＫ及び第二スタート信号ＶＳＴがソースドライバ１２０に入力される場合に好ましい同期性を具えるのであれば、第二同期ユニット１６０を省略することができる。
【００３１】
図６に典型的な同期ユニット２００の構造を開示する。図面によれば同期ユニット２００は同期クロック２１０と複数のＤフリップフロップ（Dflip-flop）２２０とを含む。同期クロック２１０は該複数のＤフリップフロップ２２０にそれぞれ標準タイミング信号ＳＳを提供する。それぞれのＤフリップフロップ２２０は該標準タイミング信号ＳＳに基づき外部から入力される信号Ｓ１、Ｓ２をそれぞれ調整し、同期させる。第一の実施例における第一同期ユニット１５０について言えば、外部から入力される信号は第一クロック信号ＨＣＫと第一スタート信号ＨＳＴとを含む。また、第一の実施例における第二同期ユニット１６０について言えば、外部から入力される信号は第二クロック信号ＶＣＫと第二スタート信号ＶＳＴとを含む。
【実施例２】
【００３２】
図７に第２の実施例を開示する。図面によればシステムオンパネル構造１００は第一の実施例に比して、タイミングコントローラ１４０が第一クロック信号ＨＣＫと、第一スタート信号ＨＳＴと、第二クロック信号ＶＣＫと、第二スタート信号ＶＳＴとを提供する以外に、第一同期ユニット１５０と第二同期ユニット１６０とに同期信号Ｓｙｎｃを出力する点において異なる。同時に表示データＤは第一同期ユニット１５０を介してソースドライバ１２０に入力される。該同期信号Ｓｙｎｃは図６における同期ユニット２００内の同期クロック２１０の機能に取って代わることができ、第一クロック信号ＨＣＫと、第一スタート信号ＨＳＴと、表示データＤと第二クロック信号ＶＣＫと、第二スタート信号ＶＳＴとを調整する基準とされるものである。よって第二の実施例においては同期クロックを省略し、第一同期ユニット１５０と第二同期ユニット１６０のレイアウトを簡易化するとともに、信号同期の効果を維持することができる。
【実施例３】
【００３３】
図８に第３の実施例を開示する。図面によればシステムオンパネル構造１００は第一の実施例に比して、タイミングコントローラ１４０の出力端１４０ａに近接した位置に第三の同期ユニット１７０を追加し、タイミングコントローラ１４０の出力する第一タイミング信号セットと、第二タイミング信号セットとに好ましい同期性を持たせる点において異なる。同時に第一同期ユニット１５０と第二同期ユニット１６０とに到る第一クロック信号ＨＣＫと、第一スタート信号ＨＳＴと、第二クロック信号ＶＣＫと、第二スタート信号ＶＳＴとの間の誤差を抑制する。このため送信の過程において過度の誤差により第一同期ユニット１５０と第二同期ユニット１６０の誤動作が発生することを防ぐことができる。
【実施例４】
【００３４】
図９に第４の実施例を開示する。図面によればシステムオンパネル構造１００は第一の実施例に比して、第一タイミング信号セットと表示データＤとが画素アレイ１１０の左右両側からそれぞれ提供され、ソースドライバの両端１２０ａ、１２０ｂからそれぞれ入力される点において異なる。同時にソースドライバの両端１２０ａ、１２０ｂにはそれぞれ第一同期ユニット１５０と第四同期ユニット１８０とを設ける。第一タイミング信号セットは、ソースドライバ１２０に入力する前に予め第一同期ユニット１５０によって同期処理される。表示データＤはソースドライバ１２０に入力する前に予め第四同期ユニット１８０によって同期処理される。基本的には表示データＤと第一クロック信号セットとを同期させるためには、第一同期ユニット１５０と第四同期ユニット１８０内の同期クロックを調整して一致した同期信号を発生させる以外に、タイミングコントローラ１４０によって統一した同期信号Ｓｙｎｃを提供し、第一同期ユニット１５０と第四同期ユニット１８０のタイミング調整の基準としてもよい。
【実施例５】
【００３５】
図１０に第５の実施例を開示する。図面によればシステムオンパネル構造１００は第一の実施例に比して、ソースドライバの入力端がその左側面端縁部１２０に設けられる点において異なる。このため第５の実施例においては単一の第五同期ユニット１９０を設けて第一の実施例における第一同期ユニット１５０と第二同期ユニット１６０に取って代えることができる。第一クロック信号セット、第二クロック信号セット及び表示データＤは、ソースドライバ１２０とスキャンドライバ１３０とに入力する前に、予め第五同期ユニット１９０によって同期処理される。
【００３６】
図４に開示する従来のシステムオンパネル構造はラインの距離が長すぎて制御信号の送信に顕かなリレーが発生する。この発明によるシステムオンパネル構造１００は、図５に開示するようにソースドライバ１２０に入力されるそれぞれの信号ＨＣＫ、ＨＳＴと、ゲートドライバ１３０に入力されるそれぞれの信号ＶＣＫ、ＶＳＴを同期させ、正確なソースドライバ電圧Ｖｓとスキャンドライバ電圧Ｖｇを画素アレイ１１０に提供することができる。同時にソースドライバ電圧Ｖｓとスキャンドライバ電圧Ｖｇに正確なシーケンスを持たせ、正確ではっきりした画面を得ることができる。
【００３７】
以上はこの発明の好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれも本発明の特許請求の範囲に属するものとする。
【図面の簡単な説明】
【００３８】
【図１】従来のアクティブアレイタイプの液晶表示装置の構造を示した説明図である。
【図２】従来の液晶表示装置の構造を示した説明図である。
【図３】従来の液晶表示装置の他の構造を示した説明図である。
【図４】従来の液晶表示装置のその他構造を示した説明図である。
【図５】この発明の第１の実施例によるシステムオンパネル構造を示した説明図である。
【図６】この発明における同期ユニットの説明図である。
【図７】第２の実施例によるシステムオンパネル構造を示した説明図である。
【図８】第３の実施例によるシステムオンパネル構造を示した説明図である。
【図９】第４の実施例によるシステムオンパネル構造を示した説明図である。
【図１０】第５の実施例によるシステムオンパネル構造を示した説明図である。
【符号の説明】
【００３９】
１          液晶表示装置
１０        液晶表示板
１００      システムオンパネル構造
１１０      画素アレイ
１２０      ソースドライバ
１２        画素アレイ
１２２      画素
１２４      薄膜トランジスタ
１３０      スキャンドライバ
１４０      タイミングコントローラ
１５０      第一同期ユニット
１６０      第二同期ユニット
１７０      第三同期ユニット
１８０      第四同期ユニット
１９０      第五同期ユニット
２０        ドライバシステム
２００      同期ユニット
２１０      同期クロック
２２        制御回路
２２０      Ｄフリップフロップ
２４        ソースドライバ回路
２６        スキャンドライバ回路
３２        信号線
３４        スキャン線
【図１】
2006085136.tif 000003
【図２】
2006085136.tif 000004
【図３】
2006085136.tif 000005
【図４】
2006085136.tif 000006
【図５】
2006085136.tif 000007
【図６】
2006085136.tif 000008
【図７】
2006085136.tif 000009
【図８】
2006085136.tif 000010
【図９】
2006085136.tif 000011
【図１０】
2006085136.tif 000012