(57)【要約】【課題】  ＳＯＩウエハ及びそのウエハの製造方法の提供。【解決手段】  ＳＯＩウエハは、前方表面及び後方表面、前記前方表面と後方表面との間の中央平面、及び前記前方表面と後方表面とを連絡する周囲縁部を有してなり、第１の材料を含んでなるヘテロエピタキシャル半導体ウエハであって、該ウエハの前方表面を形成し、前記第１の材料の結晶構造と異なる結晶構造を有する第２の材料を含むヘテロエピタキシャル層；前記第１の材料を含み、前記第２の材料を含まず、前記ヘテロエピタキシャル層に隣接する表面層；並びに前記第１の材料を含み、前記第２の材料を含まず、前記表面層に隣接して、中央平面を通って延びるバルク層を有してなるヘテロエピタキシャル半導体ウエハである。【選択図】  図１
2006186312.tif 000002
【特許請求の範囲】
【請求項１】
前方表面及び後方表面、前記前方表面と後方表面との間の中央平面、及び前記前方表面と後方表面とを連絡する周囲縁部を有してなり、第１の材料を含んでなるヘテロエピタキシャル半導体ウエハであって、
該ウエハの前方表面を形成し、前記第１の材料の結晶構造と異なる結晶構造を有する第２の材料を含むヘテロエピタキシャル層であって、欠陥を実質的に有さず、少なくとも５ナノメートルの厚みを有するヘテロエピタキシャル層；
前記第１の材料を含み、前記第２の材料を含まず、前記ヘテロエピタキシャル層に隣接する表面層であって、周囲縁部の少なくとも５ｍｍ以内へ半径方向に延びており、少なくとも５ミクロンの深さまで欠陥を実質的に有さない表面層；並びに
前記第１の材料を含み、前記第２の材料を含まず、前記表面層に隣接するバルク層であって、前記中央平面を通って延びており、少なくとも約１×１０７析出物／ｃｍ３の密度の酸素析出物を有するバルク層
を有してなるヘテロエピタキシャル半導体ウエハ。
【請求項２】
前記ヘテロエピタキシャル層の前記第１の材料がシリコンであり、前記第２の材料のヘテロエピタキシャル層が歪みシリコン層及び緩和シリコン−ゲルマニウム層を有してなる請求項１記載のウエハ。
【請求項３】
前記ヘテロエピタキシャル層は少なくとも２０ナノメートルの厚みを有する請求項１記載のウエハ。
【請求項４】
前記ヘテロエピタキシャル層は少なくとも１００ナノメートルの厚みを有する請求項１記載のウエハ。
【請求項５】
前記表面層は、少なくとも１０ミクロンの深さまで欠陥を実質的に有さない請求項１記載のウエハ。
【請求項６】
前記バルク層は、少なくとも約１×１０８析出物／ｃｍ３の密度の酸素析出物を有する請求項１記載のウエハ。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
発明の背景
本発明は、一般に、半導体ウエハ、特に内部ゲッタリングされたヘテロエピタキシャル半導体ウエハ及びそのようなウエハの製造方法に関する。
【０００２】
酸素析出物による金属不純物の内部ゲッタリングは、半導体ウエハの製造に常套のように用いられている。そのようなゲッタリングは、一般に、デヌーデッドゾーンを形成し、酸素析出物を核形成させ及び成長させる工程を必要とする。酸素析出物の成長工程は、その他の工程の中でも、そのデバイスの製造工程の中で起こる。その理由は、デバイスの製造工程及び酸素析出物の成長工程はいずれも、ウエハを長期間にわたり高温で処理することが必要であるためである。
【０００３】
先進的なデバイスの用途は、ヘテロエピタキシャル層を有するウエハに著しい影響（利益（significant interest))をもたらした。典型的なシリコンウエハでは、ヘテロエピタキシャル層が前方表面に適用され、その層にはシリコン以外の何らかの材料が含まれる。この層は、向上したキャリヤ移動度（carrier mobility）、キャリヤ濃度、光吸収及び発散（light absorption and emission）を含めて、種々の所望の作用について結晶構造を変える（例えば歪み状態（strain state)とする）ように構成することができる。残念ながら、ヘテロエピタキシャル層は、高温、例えば析出物成長（precipitate growth）に必要とされる温度にさらされることによって、損傷を受けたり、劣化したりする。従って、従来技術のウエハは、内部ゲッタリング及びヘテロエピタキシャル層を有してはいなかった。
（発明の概要）
【０００４】
本発明の１つの要旨では、ヘテロエピタキシャル半導体ウエハは、前方表面及び後方表面、前記前方表面と後方表面との間の中央平面、及び前記前方表面と後方表面とを連絡する周囲縁部（circumferential edge）を有してなる。ウエハは第１の材料を含んでなる。ウエハは、該ウエハの前方表面を形成するヘテロエピタキシャル層を有してなり、前記第１の材料の結晶構造とは異なる結晶構造を有する第２の材料を含んでなる。このヘテロエピタキシャル層は欠陥を実質的に有しておらず、少なくとも約５ナノメートルの厚みを有している。表面層は第１の材料を含んでなり、第２の材料は含んでいない。表面層は、前記ヘテロエピタキシャル層に隣接しており、周囲縁部の少なくとも５ｍｍ以内へ半径方向に延びている。表面層は、少なくとも５ミクロンの深さまで欠陥を実質的に有していない。バルク層は第１の材料を含んでなり、第２の材料は含んでいない。バルク層は表面層に隣接しており、中央平面を通って延びている。バルク層は、少なくとも約１×１０７析出物／ｃｍ３の密度の酸素析出物を含んでなる。
（本発明のその他の説明）
【０００５】
もう１つの要旨では、ヘテロエピタキシャル・シリコン―オン―インシュレータ（ＳＯＩ（silicon-on-insulator)）ウエハは、前方表面及び後方表面、前記前方表面と後方表面との間の中央平面、及び前記前方表面と後方表面とを連絡する周囲縁部を有してなり、ウエハは第１の材料を含んでなる。ウエハは、該ウエハの前方表面を形成するヘテロエピタキシャル層を有してなり、前記第１の材料の結晶構造とは異なる結晶構造を有する第２の材料を含んでなる。このヘテロエピタキシャル層は欠陥を実質的に有しておらず、少なくとも約５ナノメートルの厚みを有している。ウエハは絶縁層とバルク層とを有しており、バルク層は表面層の下側のウエハの第２の領域を有しており、中央平面を通って延びている。バルク層は、少なくとも約１×１０７析出物／ｃｍ３の密度の酸素析出物を含んでなる。
【０００６】
１つの態様において、ＳＯＩウエハは、第１の材料を含んでおり、第２の材料を含まない表面層を有している。表面層は、絶縁層とバルク層との間に設けられており、周囲縁部の少なくとも約５ｍｍ以内へ半径方向に延びている。表面層は、絶縁層に隣接するところから測定して、少なくとも５ミクロンの深さまで欠陥を実質的に有していない。
更にもう１つの要旨によれば、半導体ウエハを製造する方法は、インゴットからウエハをスライスすること、前方表面及び後方表面をスムージング（smoothing）すること、並びに該ウエハの急速熱処理（rapid thermal treatment）によってウエハ内に空孔テンプレート（vacancy template）を形成することを含んでなる。この方法は、ウエハを約７００℃から約９００℃の範囲の温度に少なくとも約３０分間保持することによって空孔テンプレートを安定化させること、並びに、ウエハを約９００℃から約１０００℃の範囲の温度に約１〜２時間保持することによって酸素析出物を成長させることを更に含んでなる。この方法は、前方表面にヘテロエピタキシャル層を形成することも含んでなる。ヘテロエピタキシャル層は、第１の材料の結晶構造とは異なる結晶構造を有する第２の材料を含んでなる。このヘテロエピタキシャル層は欠陥を実質的に有しておらず、少なくとも約５ナノメートルの深さ（又は厚み）を有している。１つの態様において、前記形成工程によって少なくとも１００ナノメートルのヘテロエピタキシャル層を形成する。もう１つの態様は、ウエハを約７００℃から約９００℃の範囲の温度に約０．２５〜約１．５時間保持することによって、ウエハ内の空孔を安定化させることを含んでなる。更にもう１つの態様は、ウエハを約９００℃から約１０００℃の範囲の温度に約０．５〜約２時間保持することによって、核形成した酸素析出物を成長させることを含んでなる。
【０００７】
本発明のもう１つの要旨は、前方表面及び後方表面、前記前方表面と後方表面との間のバルク層であって、少なくとも約１×１０７析出物／ｃｍ３の密度の酸素析出物を含んでなるバルク層、並びに、前記前方表面と後方表面とを連絡する周囲縁部を有する半導体ウエハを製造する方法に関する。ウエハは第１の材料を含んでなる。その方法は、インゴットからウエハをスライスすること、前方表面及び後方表面をスムージングすること、並びに、該ウエハから酸素を外方拡散（outdiffusing)させて前方表面に析出物を含まない層を形成することを含んでなる。析出物を含まない層は、周囲縁部の少なくとも約５ｍｍ以内へ半径方向に延びており、表面層から測定して少なくとも５ミクロンの深さまで欠陥を実質的に有していない。ヘテロエピタキシャル層は前方表面に形成されており、ヘテロエピタキシャル層は第１の材料の結晶構造とは異なる結晶構造を有する第２の材料を含んでなる。ヘテロエピタキシャル層は欠陥を実質的に有さず、少なくとも５ナノメートルの厚みを有するように形成されている。この要旨の１つの態様では、形成工程によって少なくとも１００ナノメートルのヘテロエピタキシャル層を形成することができる。もう１つの態様において、ウエハを約１０００℃〜約１２００℃の温度範囲にて少なくとも３時間保持することによって、外方拡散工程を実施することができる。この方法は、ウエハを約５５０℃〜約７００℃の温度範囲に約４時間〜約８時間保持することによって酸素析出物の核形成を行うことも含んでなる。この方法は、ウエハを約９００℃〜約１０００℃の範囲の温度に約１時間〜約２時間保持することによって核形成した酸素析出物を成長させることを更に含んでなる。
（発明の好ましい態様の説明）
【０００８】
図面を、特に図１を参照すると、本発明の１つの態様のゲッタリングされたヘテロエピタキシャルウエハの全体を符号１１によって示している。
【０００９】
ウエハは、前方表面Ｆ及び後方表面Ｂ、前方表面と後方表面との間の中央平面Ｐ、及び前方表面と後方表面とを連絡する周囲縁部を有してなる。ウエハはヘテロエピタキシャル層１１をも有しており、該ヘテロエピタキシャル層の上側表面は前方表面Ｆを規定している。ヘテロエピタキシャル層は、少なくとも約５ナノメートル、少なくとも約２０ナノメートル、少なくとも約１００ナノメートル、又は場合によっては少なくとも約３ミクロンの厚みであって、及び約５ミクロン以下の厚みを有する。ヘテロエピタキシャル層は以下に記載するように形成し、従ってヘテロエピタキシャル層は酸素析出物を実質的に含まない。酸素析出物を実質的に含まないとは、存在するとしても、酸素析出物の密度が、約１×１０６析出物／ｃｍ３以下であることを意味する。別の態様では、酸素析出物は約１×１０５析出物／ｃｍ３以下の密度を有し、ヘテロエピタキシャル層内の他の欠陥は約１×１０５析出物／ｃｍ３、又は場合によっては約１×１０４析出物／ｃｍ３に制限される。
【００１０】
第１の表面層１５はヘテロエピタキシャル層の下側に設けられている。第１の表面層は実質的に周囲縁部まで半径方向に延びており、即ち、周囲縁部の少なくとも約５ｍｍ以内まで半径方向に延びている。しかしながら、第１の表面層は周囲縁部の約２ｍｍ以内、又は周囲縁部まで延びていてもよい。表面層は、中央平面の向きに測定して、少なくとも約５ミクロン、例えば少なくとも４０ミクロンの深さを有している。この態様の表面層は、以下に説明するようにデヌーデッドゾーン（ＤＺ）又は無析出領域（ＰＦＺ（precipitate-free zone)）を有している。従って、表面層は、少なくとも５ミクロン、若しくは少なくとも約１０ミクロン、又は少なくとも約４０ミクロンの最小深さまで酸素析出物を実質的に有さない。
【００１１】
ウエハは、表面層の下側に、中央平面を通って延びるバルク層１９を有している。バルク層は、金属不純物をゲッタリングするのに十分な寸法に成長した核形成酸素析出物を有している。析出物は、少なくとも約１×１０７析出物／ｃｍ３、場合によっては少なくとも約１×１０８析出物／ｃｍ３の密度を有している。一般に、析出物は、約１ｎｍ〜約５０ｎｍ、ある場合には約５ｎｍ〜約１５ｎｍ、又は場合によっては約８ｎｍ〜約１０ｎｍの同様の球状物半径を有している。
【００１２】
バルク層の下側の第２の表面層２３は、ウエハの後方表面を規定する下側表面を有している。第２の表面層がデヌーデッドゾーン又は析出物を含まない領域を有することは、必ずしも必要ではない。
【００１３】
バルク層及び表面層は、第１の材料（例えば、シリコン）を有しており、その他のいずれかの材料は含むとしても、無視し得る程度の量で含有する。対照的に、ヘテロエピタキシャル層は、第１の材料を含んでおり、そして第１の材料の結晶構造とは異なる結晶構造を有する第２の材料を含んでいる。この態様では、第１の材料はシリコンであり、第２の材料はゲルマニウム、炭素並びにIII−Ｖ族のヒ化物（arsenide）及びリン化物（phosphide）、例えばＧａＡｓ及びＩｎＰの群から選ばれる１種またはそれ以上の材料である。ヘテロエピタキシャル層は、好適には、２つの副層（サブレイヤー（sub-layer)）を有し、その一方はＳｉ：Ｇｅ、Ｓｉ：Ｃ、又はＳｉ：Ｇｅ：Ｃ合金などの合金、又はIII−Ｖ族のヒ化物若しくはリン化物を含む緩和された副層（リラックスト・サブレイヤー（relaxed sub-layer)）であり、及び他方は歪みＳｉ（strained Si）、歪みＳｉ：Ｇｅ、歪みＳｉ：Ｃ及び歪みＳｉ：Ｇｅ：Ｃ等の歪みエピタキシャル副層（strained epitaxial sub-layer）である。その他の材料も本発明の範囲に含むことができる。
【００１４】
図２を参照すると、ウエハは、シリコンインゴットからウエハをスライシングし、その後ラッピング又はグラインディングによって表面を平滑化（flatten）し、スライシングによって生じたダメージを除く。ウエハをエッチングして更にダメージを除き、ウエハ表面を滑らかにする。ラッピング、グラインディング及びエッチング工程はいずれの順序で実施することもできるし、常套の方法に従って実施することができる。
【００１５】
この態様において、ウエハの急速熱処理（ＲＴＰ、ラピッド・サーマル・プロセシング（rapid thermal processing)）によって空孔テンプレートが形成される。テンプレートは、その後の酸素クラスター核形成のいわゆる触媒となる。好適な急速熱処理（ＲＴＰ）は、共に本出願人に譲渡された米国特許第５９９４７６１号；同第６１９１０１０号；及び６２０４１５２号に記載されており、これらの文献は参照することにより本明細書に組み込まれる。
【００１６】
その後、好適なアニーリングプロセスを用いて、空孔テンプレートに従って、酸素析出物又は酸素析出物核を生じさせる。この態様において、ウエハは２段階の炉のアニーリングに付される。最初は、急速熱処理（ＲＴＰ）の間に形成した空孔テンプレートを安定化させ、空孔内に酸素クラスターを急速に生じさせる。安定化（stabilization）は、ウエハを加熱し、その後ウエハを約７００℃から約９００℃の範囲の温度に約０．２５時間から約１．５時間の間保持することによって行う。１つの例では、ウエハを加熱して、約８００℃の温度に約０．５時間から約１．０時間の間保持することによって安定化を行う。典型的なアニーリング方法は、共に本出願人に譲渡された米国特許出願番号１０／１２７５０９、公開番号２００２／０１７９００６（２００２年４月２２日出願）に記載されており、これらの文献は参照することにより本明細書に組み込まれる。
【００１７】
炉アニーリング（furnace annealing）の第２の工程では、ウエハをアニールして酸素析出物を成長させる。一般に、ウエハを加熱して、約９００℃から約１０００℃の範囲の温度に約０．５時間から約２時間の間保持する。典型的な態様では、ウエハを加熱して、約９５０℃の温度に約２時間、又は約１０００℃の温度に約１時間の間保持することによって、成長工程を達成する。急速熱処理（ＲＴＰ）及び炉アニーリングの工程によって、上述の深さまで欠陥を実質的に有さないデヌーデッドゾーンが表面層に形成される。
【００１８】
その後、ウエハ（の片側又は両側）をポリッシュするが、好適には常套のポリッシュ方法を用いて行う。この工程は、デヌーデッドゾーン形成又は炉アニーリングの工程の前に実施することもできる。
【００１９】
その後、ウエハの表面層にヘテロエピタキシャル層を適用し、該ヘテロエピタキシャル層が前方表面を形成する。この適用によって層は上述の深さとなる。その操作は常套のデポジションプロセス（deposition process）によって行うことができる。
【００２０】
ヘテロエピタキシャル層は、第１の材料のものとは異なる格子定数又は共有結合半径（一般に、結晶構造）を有している第２の材料を含んでなる。１つの態様では、最初に表面層上に緩和ヘテロエピタキシャル副層（relaxed heteroepitaxial sub-layer)(例えば、Ｓｉ０.８Ｇｅ０.２層）をデポジットし、その後、該緩和ヘテロエピタキシャル副層の上に歪みシリコンエピタキシャル副層（strained silicon epitaxial sub-layer）を適用する。その他の種々の組合せを採用することもできる。この発明は、その層が実質的に何らかの特性又は所望の効果を有するような構成とすることを意図している。通常、そのような層では、特性、例えば結晶構造及び歪み状態が、特に、層の溶融（melting）若しくは分解、不適切な転移の生成（misfit dislocation creation）、合金成分の拡散のために変化する。上述のように、ヘテロエピタキシャル層は、所望の作用、例えば向上したキャリヤ移動度、キャリヤ濃度、光吸収及び発散を生じことができる。
【００２１】
ヘテロエピタキシャル層を高温にさらす場合には、通常、その好適な特性は損なわれたり又は劣化したりする。従って、本発明では、ヘテロエピタキシャル層を適用する前に、高温処理が行われる。更に、デバイス製造の間、ウエハは高温処理に付されない。換言すれば、ヘテロエピタキシャル層を適用した後では、ウエハを約９００℃以上で約９５０℃までの温度に約６０分〜１２０分の間さらしたり、又は約１０５０℃以上の温度に約１分〜２分を越えてさらしたりすることはない。
【００２２】
ヘテロエピタキシャル層は、シングル・ウエハ・リアクター（single wafer reactor）、例えばエーエスエム・インターナショナル（ＡＳＭ International)(オランダ、Bilthoven）により製造されているＥＰＳＩＬＯＮ（登録商標）シリーズの反応装置、又はアプライド・マテリアルズ（Applied Materials)(アメリカ合衆国、カリフォルニア州、Santa Clara）により製造されるＣＥＮＴＵＲＡ（登録商標）シリーズの反応装置の中で、常套の化学気相蒸着（ＣＶＤ:Chemical Vapor Deposition）によって成長させることが好適である。ヘテロエピタキシャル層の好適な成長は、ウエハが約９００℃の温度以下に保持されるようにして行われる。上述したように歪みシリコン層（strained silicon layer）が存在する場合、温度は約７００℃以下に維持される。もう１つの例として、米国特許第３９８５５９０号及び同第４７８６６１６号に記載されている方法に従って、ヘテロエピタキシャル層を成長させることもできる。これらの文献は参照することにより本明細書に組み込まれる。
【００２３】
本発明の方法のもう１つの態様では、図３を参照すると、空孔テンプレート／急速熱処理（ＲＴＰ）工程を省略しており、その代わりに、ウエハを常套の三工程の炉アニーリングプロセス、例えば米国特許第６１８０２２０号の発明の背景の欄に記載されているようなプロセスのいずれかに付することができる。この文献は参照することにより本明細書に組み込まれる。簡単には、ウエハから酸素を外方拡散（outdiffusion）させる。この態様では、ウエハを加熱し、約１０００℃〜約１２００℃の温度範囲に少なくとも３時間、例えば約１１００℃に約４時間の間で保持することによって、外方拡散する酸素を、このプロセスは含んでいる。２番目に、ウエハを加熱することによって、酸素析出物に核形成を生じさせる。この態様では、ウエハを加熱し、約５５０℃〜約７００℃の温度範囲に約４〜８時間の間で保持することによって、核形成を実施する。３番目に、核形成した酸素析出物を成長させる。この態様では、ウエハを加熱し、約９００℃〜約１０００℃の温度範囲に約１〜約２時間、例えば約９５０℃に約２時間又は約１０００℃に約１時間の間で保持することによって、核形成した酸素析出物を成長させる。
【００２４】
この態様では、炉アニーリング工程の前にポリッシング工程を実施しているが、これは、デヌーデッドゾーン深さ及びポリッシングの間の除去の許容度（tolerance for removal）に応じて前にでも後ででも行うことができる。ヘテロエピタキシャル成長は、炉アニール工程の後で実施する。
【００２５】
本発明の方法のもう１つの態様では、図４を参照すると、ゲッタリングのために取り込んだ窒素又は炭素を有するインゴットから、ウエハのスライシングが行われる。そのようなインゴットからウエハをスライシングすることによって、析出物核形成／成長工程の必要性が排除される。従って、炉アニーリング工程は単に一工程プロセスであって、その中で酸素の外方拡散が行われる。この態様では、ウエハを加熱し、約１０００℃〜約１２００℃の温度範囲に少なくとも３時間、例えば約１１００℃に約４時間の間で保持することによって、酸素の外方拡散を行う。
【００２６】
もう１つの態様では、図５及び６を参照すると、ＳＯＩ（silicon-on-insulator）ウエハは、ヘテロエピタキシャル層１１と表面層１５との間に絶縁層３１が設けられていることを除いて、上述したウエハと実質的に同様である。この態様では、絶縁層は埋込み酸化層（buried oxide layer）（一般に「ボックス（box）」と称される）である。
【００２７】
このＳＯＩウエハは、図６に示す方法に従って好適に製造される。簡単には、図２に関連して上述したようにしてハンドルウエハを製造するが、別法として、上述したいずれかの方法に従って製造することもできる。ドナーウエハは、ヘテロエピタキシャル層と共に製造するのが好適であるが、ゲッタリングは伴わない。別法として、ヘテロエピタキシャル層を伴わずに、ドナーウエハを製造することもできる。その場合には、層の付加は方法の最終工程として行われる。更に、ヘテロエピタキシャル層の１つの副層をドナーウエハ上に形成した後、続く１またはそれ以上の工程の後でもう１つの副層を付加することもできる。
【００２８】
ドナーウエハ及びハンドルウエハの１つを酸化工程に付して、その表面に酸化層を形成する。ドナーウエハとハンドルウエハの両者に酸化層を形成することもできる。
【００２９】
その後、ドナーウエハを常套の水素注入工程（hydrogen implant step）に付して、その中に劈開面（又は開裂面（cleavage plane))を形成する。ドナーウエハとハンドルウエハとを常套のようにして接合し、ドナーウエハを劈開面にて劈開させると、新たなＳＯＩウエハ及び残りのドナーウエハが得られる。ＳＯＩウエハをアニールして接合部を固定し、酸素析出物を更に成長させる。好適なアニーリング工程は、約１０００℃〜約１１００℃にて、少なくとも１時間、数時間までの間で実施する。その後、ウエハの平滑化（smooth）を、例えば化学的及び／又は熱的平滑化によって、又はポリッシングによって行う。
【００３０】
本発明の方法に従って製造したウエハは、ヘテロエピタキシャルウエハの望ましい特性の全てを具備するという点で有利であるが、ゲッタリングした金属不純物をも有している。従来技術のウエハでは、ゲッタリングされたウエハの利点と、ヘテロエピタキシャルウエハの利点とを組み合わせていなかった。本発明の新しいウエハは、少量の熱収支（low thermal budgets）にて半導体ウエハを製造するために理想的である。
【００３１】
上記の事項を考慮すると、本発明のいくつかの目的が達成され、及びその他の有利な結果ももたらされたということが判る。
【００３２】
本発明の要素又は好ましい態様を導入する場合、「a」（１つの）、「an」（１つの）、「the」（その）、及び「said」（前記の）という冠詞等は、１又はそれ以上の要素があることを意図するものである。「comprising」（含有する）、「including」（含む）及び「having」（有する）という用語は、包含する関係であることを意図するものであって、記載した事項以外の追加的な要素が存在してもよいことを意味する。
【００３３】
上述した構成について、本発明の範囲から離れることなく、種々の変更を加えることができるが、本明細書の記載に含まれる又は添付の図面に示される事項のすべては、説明を目的とするものであって、限定する意味のものではない。
【図面の簡単な説明】
【００３４】
【図１】図１は、本発明の１つの態様例のウエハについてその中央部を通る縦方向断面図である。
【図２】図２は、半導体ウエハを処理する本発明の方法の１つの態様例を示すフロー図である。
【図３】図３は、半導体ウエハを処理する本発明のもう１つの方法の態様例を示すフロー図である。
【図４】図４は、半導体ウエハを処理する本発明の更にもう１つの方法の態様例を示すフロー図である。
【図５】図５は、本発明のもう１つの態様例のウエハについてその中央部を通る縦方向断面図である。
【図６】図６は、ＳＯＩウエハを処理する本発明の１つの方法の態様例を示すフロー図である。
【図１】
2006186312.tif 000003
【図２】
2006186312.tif 000004
【図３】
2006186312.tif 000005
【図４】
2006186312.tif 000006
【図５】
2006186312.tif 000007
【図６】
2006186312.tif 000008
【外国語明細書】
2006186312.tif 000009
2006186312.tif 000010
2006186312.tif 000011
2006186312.tif 000012
2006186312.tif 000013
2006186312.tif 000014
2006186312.tif 000015
2006186312.tif 000016
2006186312.tif 000017
2006186312.tif 000018
2006186312.tif 000019
2006186312.tif 000020
2006186312.tif 000021
2006186312.tif 000022
2006186312.tif 000023
2006186312.tif 000024
2006186312.tif 000025
2006186312.tif 000026
2006186312.tif 000027