(57)【要約】【課題】光電変換層がアモルファスシリコンで形成されていると、アモルファスシリコン内の高密度の局在準位（ギャップ準位）が画質悪化の要因となる。【解決手段】素子チップの上部に光電変換層２０を積層してなる積層型固体撮像素子において、光電変換層２０を単結晶シリコンで形成することで、光電変換領域内のギャップ準位を大幅に低減し、当該ギャップ準位に起因する残像や暗電流を改善する。【選択図】図１
2006186118.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に電荷蓄積部を形成し、かつ前記電荷蓄積部の上層部に当該電荷蓄積部と電気的に接続された画素電極を形成してなる素子チップと、
前記素子チップ上に単結晶シリコンで形成された光電変換層と、
前記光電変換層上に形成された透明電極と
を備えたことを特徴とする固体撮像素子。
【請求項２】
前記光電変換層は、アモルファスシリコンを堆積後にレーザーアニールにて単結晶化された
ことを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記光電変換層は、画素毎に分離領域を有し、アモルファスシリコンを堆積後にレーザーアニールにて画素毎に単結晶化された
ことを特徴とする請求項２記載の固体撮像素子。
【請求項４】
前記分離領域は、少なくとも、シリコンよりも融点が高く、電気的絶縁性を有する物質からなる
ことを特徴とする請求項３記載の固体撮像素子。
【請求項５】
前記分離領域はさらに、光学的に遮光性が高い物質からなる
ことを特徴とする請求項４記載の固体撮像素子。
【請求項６】
前記光電変換層は、その層のいずれか一方側または両側にキャリア注入阻止層を有している
ことを特徴とする請求項１記載の固体撮像素子。
【請求項７】
半導体基板上に電荷蓄積部を形成し、かつ前記電荷蓄積部の上層部に当該電荷蓄積部と電気的に接続された画素電極を形成してなる素子チップと、前記素子チップ上に形成された光電変換層と、前記光電変換層上に形成された透明電極とを備えた固体撮像素子の製造方法であって、
前記光電変換層を単結晶シリコンで形成する
ことを特徴とする固体撮像素子の製造方法。
【請求項８】
前記素子チップ上にアモルファスシリコンを堆積した後、前記アモルファスシリコンをレーザーアニールにて単結晶化して前記光電変換層を形成する
ことを特徴とする請求項７記載の固体撮像素子の製造方法。
【請求項９】
前記素子チップ上にアモルファスシリコンを堆積し、当該アモルファスシリコンを画素毎に仕切った後、前記アモルファスシリコンをレーザーアニールにて画素毎に単結晶化して前記光電変換層を形成する
ことを特徴とする請求項８記載の固体撮像素子の製造方法。
【請求項１０】
前記光電変換層の層のいずれか一方側または両側にキャリア注入阻止層を形成する
ことを特徴とする請求項７記載の固体撮像素子の製造方法。
【請求項１１】
半導体基板上に電荷蓄積部を形成し、かつ前記電荷蓄積部の上層部に当該電荷蓄積部と電気的に接続された画素電極を形成してなる素子チップと、前記素子チップ上に単結晶シリコンで形成された光電変換層と、前記光電変換層上に形成された透明電極とを備えた固体撮像素子を撮像デバイスとして用いた
ことを特徴とする撮像装置。
【請求項１２】
前記光電変換層は、アモルファスシリコンを堆積後にレーザーアニールにて単結晶化された
ことを特徴とする請求項１１記載の撮像装置。
【請求項１３】
前記光電変換層は、画素毎に分離領域を有し、アモルファスシリコンを堆積後にレーザーアニールにて画素毎に単結晶化された
ことを特徴とする請求項１２記載の撮像装置。
【請求項１４】
前記光電変換層は、その層のいずれか一方側または両側にキャリア注入阻止層を有している
ことを特徴とする請求項１１記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子、固体撮像素子の製造方法および撮像装置に関し、特に積層型固体撮像素子、その製造方法および当該積層型固体撮像素子を撮像デバイスとして用いた撮像装置に関する。
【０００２】
ここで、撮像装置とは、撮像デバイスとしての固体撮像素子、当該固体撮像素子の撮像面（受光面）上に被写体の像光を結像させる光学系および当該固体撮像素子の信号処理回路を含むカメラモジュールや、当該カメラモジュールを搭載したカメラシステムを言うものとする。
【背景技術】
【０００３】
固体撮像素子として、画素（センサ部）の開口率を大幅に拡大して感度向上を図るために、ＣＣＤ(Charge Coupled Device)やＭＯＳ(Metal Oxide Semiconductor)を信号転送路もしくはスイッチだけに用いて信号読み出し回路部を形成し、当該信号読み出し回路部の上部に光電変換膜を積層して光電変換部を形成してなる積層型固体撮像素子がある（例えば、特許文献１参照）。
【０００４】
図８は、従来例に係る積層型固体撮像素子、例えばＰＳＩＤ（Photo conductive layered Solid-state Imaging Device）構造の固体撮像素子の一例を示す断面図である。
【０００５】
図８において、Ｐ型シリコン基板１０１の表層部に、Ｎ層（現実的にはＮ＋及びＮ＋＋層）からなる電荷蓄積部１０２、Ｎ層からなるＣＣＤ埋め込みチャネル部１０３、Ｐ＋層からなるチャネルストップ層１０４が形成され，ＣＣＤ埋め込みチャネル部１０３上には転送電極１０５が形成されている。転送電極１０５の一部は、
電荷蓄積部１０２の上まで延びており、信号電荷の読出し電極を兼ねている。
【０００６】
これらの上には、ＳｉＯ２等の層間絶縁膜１０６が形成され、その上には電荷蓄積部１０２に電気的に接続されたタングステンシリサイド（ＷＳｉ）等の画素電極１０７が形成されている。そして，全面にＢＰＳＧ等の絶縁膜１０８が形成され、平坦化された後に、画素電極と接続されたチタン等からなる下部電極１０９が形成されている。この上部にさらに、アモルファスシリコンにて光電変換層１１０が形成され、その上にはＩＴＯ等の透明電極１１１が形成されている。
【０００７】
【特許文献１】特公平１−０３４５０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述した従来技術では、光電変換層１１０がアモルファスシリコンで形成されているために、アモルファスシリコン内の高密度の局在準位（ギャップ準位）が画質悪化の要因となってしまっている。ギャップ準位は、光などの外部要因により自由キャリアが増加された状態においてはキャリアのトラップ準位として作用する。そして、外部要因が除去された場合には、トラップされたキャリアが熱励起により伝導キャリアとして作用するようになる。すなわち、外部要因に対して、電流の緩和時定数が大きくな値をもつことにより、固体撮像素子の画質としては、残像として問題となったり、あるいは暗電流成分として問題となったりする。
【０００９】
本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、光電変換領域内のギャップ準位を大幅に低減して、画素の開口率の拡大による感度向上を維持しつつ、ギャップ準位に起因する残像や暗電流を改善することを可能にした固体撮像素子、固体撮像素子の製造方法および撮像装置を
提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明では、半導体基板上に電荷蓄積部を形成し、かつ前記電荷蓄積部の上層部に当該電荷蓄積部と電気的に接続された画素電極を形成してなる素子チップと、前記素子チップ上に形成された光電変換層と、前記光電変換層上に形成された透明電極とを備えた積層型固体撮像素子において、光電変換層を単結晶シリコンで形成した構成を採っている。
【００１１】
上記構成の積層型固体撮像素子において、光電変換層を形成する単結晶シリコンには欠陥が存在しないため、光電変換領域内のギャップ準位が大幅に低減される。その結果、画素の開口率の拡大による感度向上を維持しつつ、ギャップ準位に起因する残像や暗電流を改善できる。
【発明の効果】
【００１２】
本発明によれば、積層型固体撮像素子において、光電変換層を単結晶シリコンで形成することで、光電変換領域内のギャップ準位を大幅に低減できるため、感度向上を維持しつつ、ギャップ準位に起因する残像や暗電流を改善することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１４】
［第１実施形態］
図１は、本発明の第１実施形態に係る積層型固体撮像素子の構成を示す断面図である。図１において、第１導電型、例えばＰ型のシリコン基板１１の表層部に、Ｎ層からなる電荷蓄積部１２、Ｎ層からなるＣＣＤ埋め込みチャネル部１３、Ｐ＋層からなるチャネルストップ（素子分離）層１４が形成され，ＣＣＤ埋め込みチャネル部１３上にはポリシリコン（Ｐｏｌｙ−Ｓｉ）からなる転送電極１５が形成されている。転送電極１５の一部は、電荷蓄積部１２の上まで延びており、信号電荷読出し電極を兼ねている。
【００１５】
これらの上には、ＳｉＯ２等の層間絶縁膜１６が形成され、その上には電荷蓄積部１２に接続されたタングステンシリサイド（ＷＳｉ）やタングステン（Ｗ）等の画素電極１７が形成されている。そして、全面にＢＰＳＧやＨＤＰ−ＣＶＤ等の絶縁膜１８が形成されて平坦化された後に、画素電極１７と電気的に接続されたタングステン等からなる下部電極１９が形成されている。以上により、素子（固体撮像素子）チップが形成される。
【００１６】
この素子チップの上部にさらに、光電変換層２０が単結晶シリコンで所望の厚さに形成される。この光電変換層２０は、例えばアモルファスシリコンを堆積後にレーザーアニールにて単結晶化されることにより、好ましくは画素（センサ部）毎に絶縁膜（分離領域）２２で区切られ、アモルファスシリコンを堆積後にレーザーアニールにて単結晶化されることにより形成される。絶縁膜２２は、少なくとも、シリコンよりも融点が高く、電気的絶縁性を有する物質、例えばＳｉＮによって形成される。光電変換層２０の上にはＩＴＯ等の透明電極２１が形成されている。
【００１７】
ここでは、画素間の仕切りとなる絶縁膜２２をＳｉＮにて形成する場合を例に挙げているが、ＳｉＮは絶縁性的には問題ないが、光学的な遮光性は十分でないことから、より遮光性（反射率が大、透過率が小）が高い物質が好ましい。また、絶縁膜２２を複数の膜による積層構造にて形成することも可能である。
【００１８】
上述したように、素子チップの上部に光電変換層２０を積層してなる積層型固体撮像素子において、光電変換層２０を単結晶シリコンで形成することで、単結晶シリコンには欠陥が存在しないことから、光電変換領域内のギャップ準位を大幅に低減できるため、積層構造に伴う画素の開口率の拡大による感度向上を維持しつつ、ギャップ準位に起因する残像や暗電流を改善することができる。
【００１９】
特に、アモルファスシリコンに対してレーザーアニールを施すことによって単結晶化して光電変換層２０を形成することで、アモルファスシリコン中のギャップ準位に起因する電子トラップを改善できる。レーザーアニールを施すに当たっては、シード結晶のない広い領域をレーザーアニールにて、全面単結晶化するのは技術的に難しいものの、チップ内やウェハ内の全画素を同一の単結晶にするのではなく、少なくとも、１画素内の光電変換領域を多結晶シリコンやアモルファスシリコンではなく、単結晶シリコンにする。
【００２０】
１画素内の光電変換領域を単結晶シリコンにするために、画素間を分離するための仕切りである絶縁膜２２を形成した後にレーザーアニールすることになる。この絶縁膜２２は画素間の光学的な混色防止にもなる。絶縁膜２２に関しては、先述したように、シリコンよりも融点が高く、絶縁性もあり、光学的には遮光性（反射率が大、透過率小）が高い物質が望ましい。
【００２１】
ここで、アモルファスシリコンをレーザーアニールで単結晶化する際に、画素毎に絶縁膜２２等の分離領域で仕切った後にアニールすることについての有効性について、図２を用いて説明する。
【００２２】
アモルファスシリコンをレーザーアニールにて単結晶化する場合に、シード結晶がないと、チップ内やウェハ内の全画素領域という広い領域を同一の単結晶にするのは困難で、図２（Ａ）に示すように、多結晶シリコン化し、グレイン、双晶、結晶欠陥等が多く残存する可能性が極めて高い（但し、本発明は、チップ内やウェハ内の全画素領域という広い領域を同一の単結晶にする手法を否定するものではない）。
【００２３】
これに対して、アモルファスシリコンを画素毎に絶縁膜２２等で仕切った後、アモルファスシリコンに対して画素単位でアニールを施すことにより、１単結晶化する領域が１〜５μｍ角程度と狭いため、単結晶シリコンの結晶性が向上し、図２（Ｂ）に示すように、画素内を容易に１単結晶化できる。但し、１画素内は１単結晶となるが、隣接する画素とは結晶方位が一致するとは限らない。
【００２４】
［製造方法］
次に、第１実施形態に係る積層型固体撮像素子の製造方法について、図３、図４および図５の工程図を用いて説明する。図３乃至図５において、図１と同等部分には同一符号を付して示している。
【００２５】
図３において、Ｐ型シリコン基板１１の表層部に絶縁膜１６を形成後、Ｎ層からなる電荷蓄積部１２、Ｎ層からなるＣＣＤ埋め込みチャネル部１３およびＰ＋層からなるチャネルストップ１４層を、リソグラフ法とレジスト３１を用いたイオン注入法によって部分的に形成する（工程１）。
【００２６】
次に、信号電荷の読出しと転送のためのポリシリコンからなる転送電極１５をポリエッチ用レジスト３２を用いて部分的に形成する（工程２）。次に、ＳｉＯ２等の層間絶縁膜１６にて覆い、その上にタングステンシリサイド（ＷＳｉ）やタングステン（Ｗ）等の画素電極１７を形成して電荷蓄積部１２と電気的に接続する（工程３）。
【００２７】
次に、図４において、平坦化のために全面にＢＰＳＧやＨＤＰ−ＣＶＤ等の絶縁膜１８を形成し(必要に応じて，エッチバックやＣＭＰ法による平坦化も施す)、タングステン等からなる下部電極１９を形成して画素電極１７と電気的に接続する（工程４）。ここでの下部電極１９はエッチバックやＣＭＰ法にて平坦化した例である．
【００２８】
次に、下部電極１９の上部にアモルファスシリコン３３をＣＶＤ法にて堆積する（工程５）。次に、画素間の分離領域に溝をドライエッチ法によって形成し、当該溝内にＳｉＮ等による絶縁膜２２をＣＶＤ法にて形成する（工程６）。このときの溝については、下部電極１９を画素毎に絶縁膜２２によって電気的に分離するために、下部電極１９までエッチングして形成するようにする。
【００２９】
絶縁膜２２の形成に当たっては、膜厚ｔをできるだけ薄く形成することで、薄膜化できた分だけ画素の受光領域を広くすることができるため、さらなる感度向上を図ることができる。また絶縁膜２２については、単層構造のものに限られるものではなく、先述したように、絶縁膜２２を複数の膜（例えば、ＳｉＮとＷ）による積層構造であっても良い。
【００３０】
次に、図５において、絶縁膜２２を形成するＳｉＮをエッチバックやＣＭＰ法等によって平坦化し、アモルファスシリコン層３３を全面的に露出させた後、絶縁膜２２によって画素毎に分離されたアモルファスシリコン層３３をレーザーアニール法にて単結晶化させる（工程７）。
【００３１】
ここで、レーザーアニール法にて単結晶化させるに当たり、一例として、レーザーとしては、波長４００ｎｍ以下の光を発振するエキシマレーザー等の気体レーザーや、ＹＡＧレーザーなどの固体レーザーを用いる。レーザー光としては、パルス発振のレーザー光でも、連続発振または連続発光のレーザー光でも良く、その種類は問わない。また、ビーム径は０．１〜数ｍｍ程度で、１〜１００ｍｍ／ｓｅｃのスキャン速度範囲からシリコン膜厚に応じて、シリコン融点以上が得られるエネルギー条件を適宜選択して用いることが望ましい。
【００３２】
レーザーアニール法にて単結晶化して光電変換層２０を形成した後、当該光電変換層２０の上にＩＴＯ等の透明電極２１を形成する（工程８）。以上により、第１実施形態に係る積層型固体撮像素子を製造するに当たっての一連の処理が完了する。
【００３３】
なお、カラー化のためにオンチップカラーフィルターを光電変換層２０の上部（直上とは限らない）に形成する場合や，オンチップレンズをその上部に形成する場合もある。
【００３４】
［第２実施形態］
図６は、本発明の第２実施形態に係る積層型固体撮像素子の構成を示す断面図であり、図中、図１と同等部分には同一符号を付して示している。
【００３５】
本実施形態に係る積層型固体撮像素子は、下部電極１９までの素子（固体撮像素子）チップの構造については、第１実施形態に係る積層型固体撮像素子の素子チップの構造と同じであり、レーザーアニールにて形成した単結晶シリコンの光電変換層２０の上下に、キャリア阻止膜（例えば、ＳｉＣ膜等）２３，２４を有する構造となっている。
【００３６】
例えば、下部電極１９の直上に、ｉ型のアモルファス炭化シリコンにてキャリア阻止膜２３を形成すると、当該キャリア阻止膜２３は、外部電極からのキャリア（正孔）注入を阻止する層として作用する。
【００３７】
また、透明電極２１の直下に、ｐ型のアモルファス炭化シリコンにてキャリア阻止膜２４を形成すると、当該キャリア阻止膜２４は、外部電極からのキャリア（電子）注入を阻止する層として作用する。
【００３８】
但し、これらキャリア阻止膜２３，２４による作用は，当該阻止膜２３，２４と光電変換層２０とのバンドギャップの大小関係で決まるので、これらの関係を最適化する必要がある。
【００３９】
また、本実施形態では、光電変換層２０の上下両側にキャリア阻止膜２３，２４を形成するとしたが、いずれか一方側にのみキャリア阻止膜２３／２４を形成した構成を採った場合でも、外部電極からのキャリア（正孔／電子）注入を阻止するのに十分な場合もあり得る。
【００４０】
なお、上記各実施形態では、ＣＣＤ固体撮像素子に適用した場合を例に挙げて説明したが、ＣＣＤ固体撮像素子への適用に限らず、他の電荷転送型固体撮像素子にも、さらにはＣＭＯＳ(Complementary Metal Oxide Semiconductor)型固体撮像素子（いわゆるＣＭＯＳセンサ）や、増幅型固体撮像素子などのＸ−Ｙアドレス型固体撮像素子にも同様に適用可能である。
【００４１】
［応用例］
以上説明した各実施形態に係る積層型固体撮像素子は、デジタルスチルカメラやビデオカメラ等の撮像装置（カメラモジュール／カメラシステム）において、その撮像デバイスとして用いて好適なものである。
【００４２】
図７は、本発明に係る撮像装置の構成の一例を示すブロック図である。図７に示すように、本例に係る撮像装置は、レンズ４１、撮像デバイス４２、信号処理回路４３およびデバイス駆動回路４４等によって構成されている。
【００４３】
レンズ４１は、被写体からの像光を撮像デバイス４２の撮像面に結像する。撮像デバイス４２は、デバイス駆動回路４４による駆動の下に、レンズ４１によって撮像面に結像された像光を画素単位で電気信号に変換して得られる１フレームの画像信号を例えばフィールド単位で出力する。この撮像デバイス４２として、先述した各実施形態に係る積層型固体撮像素子（例えば、ＣＣＤ固体撮像素子）が用いられる。
【００４４】
信号処理部４３は、ＣＤＳ(Correlated Double Sampling;相関二重サンプリング)回路やＡＧＣ(Automatic Gain Control;自動利得制御)回路を含み、撮像デバイス４２から出力される画像信号に対して、ＣＤＳ回路によって画像信号に含まれる固定パターンノイズを除去するとともに、ＡＧＣ回路によって信号レベルを安定化（ゲイン調整）する処理等を行う。
【００４５】
デバイス駆動回路４４は、撮像デバイス４２が図１または図６に示す積層型固体撮像素子、例えばＣＣＤ固体撮像素子であることから、光電変換層２０で光電変換され、電荷蓄積部１２に蓄積された信号電荷をＣＣＤ埋め込みチャネル部１３に読み出すための読み出しゲートパルス、ＣＣＤ埋め込みチャネル部１３を転送駆動するために転送電極１５に印加する垂直転送パルスなどの各種タイミングパルスを生成し、これらタイミングパルスによって撮像デバイス４２を駆動する。
【００４６】
上述したように、デジタルスチルカメラやビデオカメラ等の撮像装置において、その撮像デバイスとして先述した各実施形態に係る積層型固体撮像素子を搭載することで、当該積層型固体撮像素子では、積層構造に伴う画素の開口率の拡大による感度向上を維持しつつ、ギャップ準位に起因する残像や暗電流を改善できる特長を持つことから、残像や暗電流が少なく、高画質の撮像画像を得ることができる。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１実施形態に係る積層型固体撮像素子の構成例を示す断面図である。
【図２】画素毎に分離領域で仕切った後にアニールすることについての有効性の説明図である。
【図３】第１実施形態に係る積層型固体撮像素子の製造方法の手順を示す工程図（その１）である。
【図４】第１実施形態に係る積層型固体撮像素子の製造方法の手順を示す工程図（その２）である。
【図５】第１実施形態に係る積層型固体撮像素子の製造方法の手順を示す工程図（その３）である。
【図６】本発明の第１実施形態に係る積層型固体撮像素子の構成例を示す断面図である。
【図７】本発明に係る撮像装置の構成の一例を示すブロック図である。
【図８】従来例に係る積層型固体撮像素子の構成を示す断面図である。
【符号の説明】
【００４８】
１１…シリコン基板、１２…電荷蓄積部１２、１３…ＣＣＤ埋め込みチャネル部、１４…チャネルストップ層、１５…転送電極、１６…層間絶縁膜、１７…画素電極、１８…絶縁膜、１９…下部電極、２０…光電変換層、２１…透明電極、２２…絶縁膜、２３，２４…キャリア阻止膜
【図１】
2006186118.tif 000003
【図２】
2006186118.tif 000004
【図３】
2006186118.tif 000005
【図４】
2006186118.tif 000006
【図５】
2006186118.tif 000007
【図６】
2006186118.tif 000008
【図７】
2006186118.tif 000009
【図８】
2006186118.tif 000010