(57)【要約】【課題】薄膜トランジスタアレイ基板及びその製造方法を提供する。【解決手段】  遮蔽層は、基板の周辺領域のリード線間に形成される。遮蔽層及びゲート層は同時に形成され、これにより、ソースドレイン層に接続されたリード線間の光漏れは減少する。また、遮蔽層及びソース/ドレイン層は同時に形成され、これにより、ゲート層に接続されたリード線間の光漏れは減少する。更に、共通の電圧が遮蔽層に印加され、これにより、リード線間の信号の干渉は減少する。また、薄膜トランジスタアレイの電気検査において、リード線と遮蔽層との間の漏電を測定することができる。【選択図】  図２
2006091812.tif 000002
【特許請求の範囲】
【請求項１】
ピクセル領域と該ピクセル領域を囲む周辺領域とを備える薄膜トランジスタアレイ基板であって、該薄膜トランジスタアレイ基板は、
透明基板と、
前記ピクセル領域内の前記透明基板上に設けられ、少なくとも第一導電層及び第二導電層を有する薄膜トランジスタアレイと、
前記周辺領域内の前記透明基板上に設けられた複数の第一リード線と、
前記周辺領域内の前記透明基板上に設けられた複数の第二リード線と、
近接する前記第一リード線間の隙間を覆うように、前記周辺領域内の前記透明基板上に設けられた第一遮蔽層とを備え、
前記第一リード線及び前記第一導電層は、同一の膜層に属し、
前記第二リード線及び前記第二導電層は、同一の膜層に属し、
前記第一遮蔽層及び前記第二導電層は、同一の膜層に属していることを特徴とする薄膜トランジスタアレイ基板。
【請求項２】
前記薄膜トランジスタアレイ基板が、更に、近接する前記第二リード線間の隙間を覆うように、前記周辺領域内の前記透明基板上に設けられた第二遮蔽層を備え、前記第二遮蔽層及び前記第一導電層は、同一の膜層に属していることを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。
【請求項３】
前記第一遮蔽層に、共通の電圧が印加されていることを特徴とする請求項２に記載の薄膜トランジスタアレイ基板。
【請求項４】
前記第二遮蔽層に、共通の電圧が印加されていることを特徴とする請求項３に記載の薄膜トランジスタアレイ基板。
【請求項５】
前記第一遮蔽層に、共通の電圧が印加されていることを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。
【請求項６】
前記第一導電層はゲート層からなり、前記第二導電層はソース／ドレイン層からなることを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。
【請求項７】
前記第一導電層はソース／ドレイン層からなり、前記第二導電層はゲート層からなることを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。
【請求項８】
ピクセル領域と、該ピクセル領域を囲む周辺領域とを有する薄膜トランジスタアレイ基板であって、該薄膜トランジスタアレイ基板は、
透明基板と、
前記ピクセル領域内の前記透明基板上に設けられる薄膜トランジスタアレイと、
前記周辺領域内の前記透明基板上に設けられる複数の第一リード線と、
前記周辺領域内の前記透明基板上に設けられ、前記第一リード線に接続される複数の第一ボンディングパッドと、
前記周辺領域内の前記透明基板上に設けられる複数の第二リード線と、
前記周辺領域内の前記透明基板上に設けられ、前記第二リード線に接続される複数の第二ボンディングパッドと、
近接する前記第一リード線間の隙間を覆うように、前記周辺領域内の前記透明基板上に設けられる第一遮蔽層とを備え、
前記薄膜トランジスタアレイは、少なくとも第一導電層及び第二導電層を備え、
前記第一リード線及び前記第一導電層は、同一の膜層に属し、
前記第一ボンディングパッド及び前記第一導電層は、該同一の膜層に属し、
前記第二リード線及び前記第二導電層は、同一の膜層に属し、
前記第二ボンディングパッド及び前記第二導電層は、該同一の膜層に属し、
前記第一遮蔽層及び前記第二導電層は、同一の膜層に属していることを特徴とする薄膜トランジスタアレイ基板。
【請求項９】
前記薄膜トランジスタアレイ基板が、更に、近接する前記第二リード線間の隙間を覆うように前記周辺領域内の前記透明基板上に設けられる第二遮蔽層を備え、前記第二遮蔽層及び前記第一導電層は、同一の膜層に属していることを特徴とする請求項８に記載の薄膜トランジスタアレイ基板。
【請求項１０】
前記第一遮蔽層に、共通の電圧が印加されていることを特徴とする請求項９に記載の薄膜トランジスタアレイ基板。
【請求項１１】
前記第二遮蔽層に、共通の電圧が印加されていることを特徴とする請求項１０に記載の薄膜トランジスタアレイ基板。
【請求項１２】
前記第一遮蔽層に、共通の電圧が印加されていることを特徴とする請求項８に記載の薄膜トランジスタアレイ基板。
【請求項１３】
前記第一導電層はゲート層からなり、前記第二導電層はソース／ドレイン層からなることを特徴とする請求項８に記載の薄膜トランジスタアレイ基板。
【請求項１４】
前記第一導電層はソース／ドレイン層からなり、前記第二導電層はゲート層からなることを特徴とする請求項８に記載の薄膜トランジスタアレイ基板。
【請求項１５】
薄膜トランジスタアレイ基板の製造方法であって、該製造方法は、
ピクセル領域と周辺領域とを備える透明基板を準備し、
前記ピクセル領域内の前記透明基板上にパターニングされたゲート層を形成し、且つ前記周辺領域内の前記透明基板上に複数の第一リード線と、該第一リード線に接続された複数の第一ボンディングパッドとを形成し、
前記透明基板上に前記ゲート層と前記第一リード線とを覆う絶縁層を形成し、
前記ゲート層上の前記絶縁層上にパターニングされたチャンネル層を形成し、
前記チャンネル層上にパターニングされたソース／ドレイン層を形成し、且つ前記周辺領域内の前記透明基板上に複数の第二リード線と、該第二リード線に接続される複数の第二ボンディングパッドとを形成し、
第一遮蔽層を、近接する前記第一リード線間の隙間を覆うように形成することを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項１６】
前記第一遮蔽層は、近接する前記第一ボンディングパッド間の隙間を覆うように更に延在していることを特徴とする請求項１５に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項１７】
前記ゲート層を形成する工程は、更に、後に形成される近接する前記第二リード線間の隙間の下に第二遮蔽層を形成する工程を含むことを特徴とする請求項１５に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項１８】
前記第二遮蔽層を形成する工程は、更に、前記第二遮蔽層を後に形成される近接する前記第二ボンディングパッド間の隙間の下の領域に延在させる工程を含むことを特徴とする請求項１７に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項１９】
薄膜トランジスタアレイ基板の製造方法であって、該製造方法は、
ピクセル領域と周辺領域とを有する透明基板を準備し、
前記ピクセル領域内の前記透明基板上にパターニングされたゲート層と、前記周辺領域内の前記透明基板上に複数の第一リード線と、該第一リード線に接続された複数の第一ボンディングパッドとを形成し、
前記透明基板上に前記ゲート層と前記第一リード線とを覆う絶縁層を形成し、
前記ゲート層上の前記絶縁層上にパターニングされたチャンネル層を形成し、
前記チャンネル層上にパターニングされたソース／ドレイン層と、前記周辺領域内の前記透明基板上に複数の第二リード線と、該第二リード線に接続された複数の第二ボンディングパッドとを形成し、
後に形成される近接する前記第二リード線間の隙間の下に遮蔽層を形成することを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項２０】
前記遮蔽層を形成する工程は、更に、前記遮蔽層を後に形成される近接する前記第二ボンディングパッド間の隙間の下の領域に延在させる工程を含むことを特徴とする請求項１９に記載の薄膜トランジスタアレイ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイパネル及びその製造方法に関する。特に、本発明は、薄膜トランジスタアレイ基板及びその製造方法に関する。
【背景技術】
【０００２】
演算能力の増大やインターネット及びマルチメディアテクノロジーの急速な発展に伴い、ほとんどのイメージデータは、アナログ形式よりもデジタル形式で送信される。現代人の生活に適合させるために、ビデオや画像装置は小さくコンパクトになるように開発されている。従来、高ディスプレイ品質及び低コストという特性から、ブラウン管（CRT）は主要なディスプレイ装置として利用されていた。しかしながら、近年の環境保護運動により、そのバルキネス、高電力消費及び高い放射性は、小さくコンパクトであり且つ小エネルギーで低放射性を有するディスプレイ装置の開発には好ましくないとされている。
【０００３】
近年の光電装置や半導体装置の製造技術の大幅な進歩に伴い、液晶ディスプレイ（LCD）等のフラットパネルディスプレイが開発されている。液晶ディスプレイ（LCD）は、有利な特徴を有しており、すなわち作動電圧が低く、有害な放射線を伴わず、軽量で小さくコンパクトなサイズを有していることから、次第に従来のCRTの代わりとなりつつあり、主流のディスプレイ製品となってきている。
【０００４】
図１は、従来の液晶ディスプレイモジュールの模式的断面図を示す。図示を簡略化するために、説明に必要な構成要素のみを図１に示す。図１に示す液晶ディスプレイモジュールは、薄膜トランジスタアレイ基板１１０と、表面にブラックマトリックス層１２２を有するカラーフィルタ基板１２０と、シール１３０と、液晶層１4０と、偏光板１５２及び１５４と、外枠１６０とを備える。シール１３０は、カラーフィルタ基板１２０と薄膜トランジスタアレイ基板１１０とを封止するために、カラーフィルタ基板１２０と薄膜トランジスタアレイ基板との間に設けられている。液晶層１４０は、カラーフィルタ基板１２０、薄膜トランジスタアレイ基板１１０及びシール１３０により仕切られた領域に設けられている。更に、偏向板１５２及び１５４は、それぞれカラーフィルタ基板１２０及び薄膜トランジスタアレイ基板１１０の外面に設けられている。外枠１６０は、偏向板１５２に設けられている。更に、薄膜トランジスタアレイ基板１１０を、ピクセル領域１１０aと周辺領域１１０bとに分割することができる。周辺領域１１０bには、複数のリード線が設けられ、ピクセル領域１１０aのピクセルと周辺領域１１０bの周辺回路とをつないでいる。
【０００５】
従来の液晶層１４０の注入方式は、薄膜フィルムトランジスタアレイ基板１１０とカラーフィルタ基板１２０との間にシール１３０を用いて密閉スペースを形成する工程を含む。その後、液晶は、大気圧のもとで毛管効果により上記のスペースにゆっくり注入される。注入工程はゆっくりであるため、大きなサイズの液晶ディスプレイパネルの製造には適していない。製造工程のスピードを増大させるために、LCDパネルを製造するための液晶滴下方式（ODF）が開発されている。ODF方法では、シール１３０は、薄膜トランジスタアレイ基板１１０又はカラーフィルタ基板１２０上に形成される。液晶は、シール１３０により囲まれた領域に滴下される。その後、薄膜トランジスタアレイ基板１１０とカラーフィルタ基板１２０とは一緒に封止されている。最後に、シール１３０を紫外線で硬化させ、薄膜トランジスタアレイ基板１１０とカラーフィルタ基板１２０とを接着する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
完全に照射されないシール部材による液晶１４０の汚染を防ぐために、カラーフィルタ基板１００上のブラックマトリックス層１２２は、短距離でパネルの中心に向かって縮小させる。しかしながら、ブラックマトリックス層１２２をわずかに縮小しただけでも、光漏れ領域１７０がブラックマトリックス層１２２とシール１３０との間に形成される。更に、周辺領域１１０ｂのリード線１１２間の領域に遮光物はない。従って、バックライトモジュールから出た光１８０は、リード線１１２間の領域を透過する可能性があり、外枠１６０と薄膜トランジスタアレイ基板１１０との接合部で垂直又は斜めの光線を生じる可能性がある。
【０００７】
従って、本発明は、周辺領域からの光漏れの問題を解消することのできる薄膜トランジスタアレイ基板及びその製造方法に関する。
【０００８】
本発明は、薄膜トランジスタアレイ基板を提供する。薄膜トランジスタアレイ基板は、ピクセル領域と該ピクセル領域を囲む周辺領域とを有する。薄膜トランジスタアレイ基板は、透明基板、薄膜トランジスタアレイ、複数の第一リード線、複数の第二リード線、及び第一遮蔽層を備える。薄膜トランジスタアレイは、ピクセル領域内の透明基板上に設けられる。薄膜トランジスタアレイは、少なくとも第一導電層及び第二導電層を備える。第一リード線は、周辺領域内の透明基板上に設けられる。第一リード線及び第一導電層は、同一の膜層である。同様に、第二リード線は、周辺領域内の透明基板上に設けられる。第二リード線及び第二導電層は、同一の膜層である。第一遮蔽層は、周辺領域内の透明基板上に設けられ、第一遮蔽層及び第二導電層は同一の膜層である。特に、第一遮蔽層は、近接する第一リード線間の隙間を覆うように設けられる。
【０００９】
また、本発明は、薄膜トランジスタアレイ基板の製造方法に関する。ピクセル領域及び周辺領域を有する透明基板を準備する。パターニングされたゲート層をピクセル領域に形成し、複数の第一リード線及び該第一リード線に接続された複数の第一ボンディングパッドを周辺領域に同時に形成する。ゲート層及び第一リード線を覆うように透明基板上に絶縁層を設ける。パターニングされたチャンネル層をゲート層上に形成された絶縁層上に形成する。パターニングされたソース／ドレイン層をチャンネル層上に形成し、複数の第二リード線及び該リード線に接続された複数の第二ボンディングパッドを周辺領域に形成する。特に、ソース／ドレイン層を形成する工程は、更に、近接する第一リード線間の隙間を覆う第一遮蔽層を形成する工程を含む。
【００１０】
また、本発明は、薄膜トランジスタアレイ基板の別の製造方法に関する。まず、ピクセル領域及び周辺領域を有する透明基板を設ける。その後、パターニングされたゲート層をピクセル領域に形成し、複数の第一リード線及び該第一リード線に接続された複数の第一ボンディングパッドを周辺領域に形成する。ゲート層及び第一リード線を覆うように絶縁層を透明基板上に形成する。パターニングされたチャンネル層を、ゲート層上に形成された絶縁層上に形成する。パターニングされたソース／ドレイン層をチャンネル層上に形成し、複数の第二リード線及び様々なリード線に接続された複数の第二ボンディングパッドを周辺領域に形成する。特に、ゲート層を形成する工程は、更に、後に形成される近接する第二リード線間の隙間の下の領域に遮蔽層を形成する工程を含む。
【００１１】
前述の一般的記載及び以下の詳細な説明は例示的なものであり、特許請求の範囲に記載された本発明を更に説明することを意図する。
【発明の効果】
【００１２】
薄膜トランジスタアレイ基板及びその製造方法は以下の特徴と利点とを有する。
１．遮蔽層は、遮蔽層とリード線との間の重複量を減らすようにパターン化されているため、遮蔽層及びリード線の間の抵抗‐コンデンサの遅延が大幅に減少する。
２．基板からの斜めの光漏れを減らすために、遮蔽層は、ボンディングパッドの間の隙間に延在する。
３．近接するリード線の間の信号干渉を減らし、ディスプレイ頻出を向上させるために、遮蔽層に共通の電圧が印加される。
４．遮蔽層への共通の電圧の印加は、薄膜トランジスタアレイの製造後の電気検査において、リード線と遮蔽層との間の漏電の測定を容易にする。
５．遮蔽層は、薄膜トランジスタアレイと共に形成されるため、製造時間及び製造コストに影響を与えず且つ工程の追加を必要としない。
【発明を実施するための最良の形態】
【００１３】
（実施例）
添付図面に示す例と共に、本発明の好適な実施態様を以下に詳細に説明する。同一又は同様の部分を参照するために、可能な限り同一の符号を図面及び明細書に用いる。
【００１４】
図２は、本発明の一実施態様による薄膜トランジスタアレイの平面図である。図３は、本発明の実施態様による薄膜トランジスタアレイの局部を示す断面図である。図２に示すように、薄膜トランジスタアレイ基板２１０は、ピクセル領域２１０aとそのピクセル領域２１０aを囲む周辺領域２１０ｂとを備える。複数の薄膜トランジスタと図示しない複数のピクセル電極とを有する薄膜トランジスタアレイ２１２は、ピクセル領域２１０a内の透明基板２０２上に設けられている。薄膜トランジスタアレイと連結するゲート線２３２又はソース線２３４等の複数のリード線は、周辺領域２１０a内の透明基板２０２上に設けられている。更に、各ゲート線２３２及びソース線２３４を外部回路に接続するために、各ゲート線２３２及びソース線２３４の一端は、それぞれ第一ボンディングパッド２３２a及び第二ボンディングパッド２３４aに接続されている。図３に示すように、薄膜トランジスタアレイ２１２は、例えば、ゲート層２１４、絶縁層２１６、チャンネル層２１８、ソース／ドレイン層２２０及び保護層２２２を備える。ゲート線２３２及びゲート層２１４は、互いに同一膜層からなっている。
【００１５】
図３に示すように、パターニングされた第一遮蔽層２４２は、周辺領域２１０ｂのゲート線２３２間の隙間からの光漏れを減らすために、周辺領域２１０ｂのゲート線２３２の上方に形成されている。第一遮蔽層２４２は、少なくとも近接するゲート線２３２間の隙間を覆う。更に、第一遮蔽層２４２とソース／ドレイン層２２０とを、同一の工程で同時に製造することもできる。図４は、本発明の一実施態様によるゲート線２３２及び第一遮蔽層２４２の構造と配置を示す拡大断面図である。同様に、周辺領域２１０bのソース線２３４間の隙間を図５に示す別の遮蔽層で覆うこともできる。図５は、本発明の実施態様による周辺領域２１０ｂのソース線２３４の構造と配置を示す拡大断面図である。図５に示すように、パターニングされた第二遮蔽層２４４は、近接するソース線２３４間の隙間にソース線２３４の下方に形成されている。第二遮蔽層及びゲート層２１４を、例えば、同一の工程で一緒に製造することもできる。本発明の実施態様では、第一遮蔽層２４２及び第二遮蔽層２４４の少なくとも一つが、基板２０２の上方に形成される。別の実施態様では、第一遮蔽層２４２と第二遮蔽層２４４とが基板２０２の上に形成される。
【００１６】
近接するゲート線２３２の間又は近接するソース線２３４間の隙間を覆うために、本発明の実施態様によると、薄膜トランジスタアレイ基板２１０には、第一遮蔽層２４２と第二遮蔽層２４４とが用いられている。第一遮蔽層２４２と第二遮蔽層２４４とを同時にパターニングすることができ、これにより、第一遮蔽層２４２と第二遮蔽層２４４とが、近接するゲート線２３２間又は近接するソース線２３４間の隙間にそれぞれ形成される。従って、本発明によれば、リード線を完全に覆う遮蔽層を有する他の構造と比べて、抵抗‐コンデンサ（RC）の遅延が著しく減少する。製造工程中に不具合が生じると、遮蔽層（第一遮蔽層２４２及び第二遮蔽層２４４）と光漏れ領域（近接するゲート線２３２間の隙間及び近接するソース線２３４間の隙間）とが、部分的に重なってしまうことは明らかである。
【００１７】
本発明の別の実施態様によると、斜めの光漏れを減らすために、第一遮蔽層２４２及び第二遮蔽層２４４を、第一ボンディングパッド２４２a及び第二ボンディングパッド２４４a中まで延在させることができる。図６及び図７は、本発明の別の実施例による第一ボンディングパッド及び第二ボンディングパッドを示す平面図である。図６において、第一遮蔽層２４２は、近接するゲート線２３２間の隙間に加えて、近接する第一ボンディングパッド間の隙間を覆うように延在している。図７において、第二遮蔽層２４４は、近接するソース線２３４間の隙間に加えて、近接する第二ボンディングパッド間の隙間を覆うように延在している。
【００１８】
更に、本発明のもう一つの特徴によると、第一遮蔽層２４２と第二遮蔽層２４４とに共通の電圧が印加される。共通電圧の印加により、リード線（ゲート線２３２又はソース線２３４）間の信号妨害が減らされ、これにより、ピクセル品質の悪化が低減される。又、共通電圧の印加は、電気検査試験工程を行なうことにより、薄膜トランジスタアレイのリード線と遮蔽層との間の漏電の測定を容易にする。
【００１９】
図８A乃至図８Eは、本発明の実施態様による薄膜トランジスタアレイ基板の製造工程を示す概略断面図である。図８Aに示すように、表面にピクセル領域２１２aと周辺領域２１２ｂとを有する透明基板２０２を準備する。透明基板２０２は、例えばガラス基板又はプラスチック基板とする。
【００２０】
図示しない金属層をピクセル領域２１２aに形成する。図８Bに示すように、パターニングされたゲート層２１４をピクセル領域内に形成するように、金属層をパターニングする。周辺領域２１２ｂ内に複数のゲート線２３２と該ゲート線２３２に接続された図示しない複数の第一ボンディングパッドとを形成する。金属層は、例えばスパッタリング工程で形成される。
【００２１】
図８Cに示すように、絶縁層２１６を透明基板２０２上にピクセル領域内のゲート層２１４と周辺領域２１２ｂ内のゲート線２３２とを覆うように形成する。絶縁層２１６は、窒化ケイ素層又は酸化ケイ素層であり、例えばプラズマを用いた化学気相成膜法を行なうことにより形成される。
【００２２】
図示しないチャンネル層を絶縁層２１６上に形成する。チャンネル層は、図８Dに示すように、ゲート層２１４上に形成された絶縁層２１６の上にチャンネル層２１８が形成されるようにパターニングする。チャンネル層２１８は、例えばアモルファスシリコン（a-Si）層を用いて形成される。
【００２３】
別の図示しない金属層を透明基板２０２上に形成する。図８Eに示すように、パターニングされたソース／ドレイン層２２０をピクセル領域２１２a内に形成するために、金属層をエッチングする。複数のソース線２３４及び該ソース線に接続される複数の第二ボンディングパッドを周辺領域２１２b内に形成する。更に、近接するゲート線２３２間の隙間を覆うように第一遮蔽層２４２を形成する。本発明の実施態様によると、第一遮蔽層２４２を、近接する第一ボンディングパッド間の隙間を越える領域に延在させることもできる。
【００２４】
図３に示す保護層２２２等の他の保護層、図示しない電極膜及び配向膜を、それぞれ基板２０２上に形成することもできることは明らかである。上記した膜の製造方法は、当業者にとって周知であるため、その詳細な説明は省略する。
【００２５】
本発明の実施態様では、図５及び図７に示す第二遮蔽層２４４を、ゲート層２１４を製造する工程においてパターニングすることもできる。後に形成される近接するソース線２３４間の隙間の下部に第二遮蔽層２４４を形成する。本発明の実施態様によると、第二遮蔽層２４４を、後に形成される近接する第二ボンディングパッド間の隙間の下部の領域に延在させることもできる。
【００２６】
要約すると、本発明による薄膜トランジスタアレイ基板及びその製造方法において、遮蔽層は、光漏れの可能性のある周辺領域内に形成される。ゲート層と共に形成された遮蔽層により、ソース線とボンディングパッドとの間の隙間からの光漏れを減らすことができる。一方、ソース／ドレイン層と共に形成された遮蔽層により、ゲート線とボンディングパッドとの間の隙間からの光漏れを減らすことができる。光漏れの可能性の高い周辺領域内のゲート線、ソース線又は他の領域の間の隙間を覆うように、遮蔽層を形成することができる。上記実施態様において、遮蔽層は、薄膜トランジスタのゲート層又はソース／ドレイン層と共に形成されることに留意すべきである。しかしながら、遮蔽層は、ゲート層又はソース／ドレイン層と共に形成されることに限定されず、ゲート線又はソース／ドレイン層と共に形成されない場合もある。遮蔽層は、金属、黒い樹脂又は他の適切な遮蔽部材で構成することも可能である。
【００２７】
本発明の範囲又は精神から逸脱せずに、本発明の構造に様々な変形や変化が施されることは当業者にとって自明である。上記を考慮して、本発明は、以下の請求項及びその均等の範囲に収まる本発明の変形や変化を含む。
【図面の簡単な説明】
【００２８】
添付図面は本発明を更に理解するために含めたもので、本明細書の一部に組み込まれ、その一部を構成するものである。添付図面は、本発明の実施態様を示すもので、発明の詳細な説明と共に本発明の原理を説明するために利用される。
【図１】従来の液晶ディスプレイモジュールの模式的断面図である。
【図２】本発明の実施態様による薄膜トランジスタアレイの平面図である。
【図３】本発明の実施態様による薄膜トランジスタアレイの局部の断面図である。
【図４】本発明の実施態様による周辺領域のゲート線の構造・配置を示す拡大断面図である。
【図５】本発明の実施態様による周辺領域のソース線の構造・配置を示す拡大断面図である。
【図６】本発明の別の実施態様による第一ボンディングパッド及び第二ボディングパッドを示す平面図である。
【図７】本発明の別の実施態様による第一ボンディングパッド及び第二ボディングパッドを示す平面図である。
【図８Ａ】本発明の実施態様による薄膜トランジスタアレイ基板の製造工程を示す概略断面図である。
【図８Ｂ】本発明の実施態様による薄膜トランジスタアレイ基板の製造工程を示す概略断面図である。
【図８Ｃ】本発明の実施態様による薄膜トランジスタアレイ基板の製造工程を示す概略断面図である。
【図８Ｄ】本発明の実施態様による薄膜トランジスタアレイ基板の製造工程を示す概略断面図である。
【図８Ｅ】本発明の実施態様による薄膜トランジスタアレイ基板の製造工程を示す概略断面図である。
【符号の説明】
【００２９】
２１０  薄膜トランジスタアレイ基板
２１０a  ピクセル領域
２１０ｂ  周辺領域
２０２  透明基板
２１２  薄膜トランジスタアレイ
２３２  ゲート線
２３４  ソース線
２１４  ゲート層  
２１６  絶縁層
２１８  チャンネル層
２２０  ソース/ドレイン層
２４２  第一遮蔽層
【図１】
2006091812.tif 000003
【図２】
2006091812.tif 000004
【図３】
2006091812.tif 000005
【図４】
2006091812.tif 000006
【図５】
2006091812.tif 000007
【図６】
2006091812.tif 000008
【図７】
2006091812.tif 000009
【図８Ａ】
2006091812.tif 000010
【図８Ｂ】
2006091812.tif 000011
【図８Ｃ】
2006091812.tif 000012
【図８Ｄ】
2006091812.tif 000013
【図８Ｅ】
2006091812.tif 000014