(57)【要約】【課題】  画素毎の回路規模を小さくしながら、光センサに安定したバイアス電圧を印加することができるようにする。【解決手段】  光検出装置を、光センサ１と、光センサに電流を流すための電荷を蓄積する蓄積容量５と、蓄積容量に所定量の電荷を蓄積させるべくリセット電圧を印加するためのリセットトランジスタ６と、蓄積容量から光センサへ流れる電流を制御する入力トランジスタ７と、光センサの一端にかかる蓄積容量の電圧に応じて変化するように、光センサの他端にバイアス電圧を印加するバイアス電圧印加部３と、リセットトランジスタのリセット開始タイミングに同期してタイミング制御用入力トランジスタがオンになるように制御する制御部９とを備えるものとする。【選択図】        図１
2006186897.tif 000002
【特許請求の範囲】
【請求項１】
光センサと、
前記光センサに電流を流すための電荷を蓄積する蓄積容量と、
前記蓄積容量に所定量の電荷を蓄積させるべくリセット電圧を印加するためのリセットトランジスタと、
前記蓄積容量から前記光センサへ供給される電荷を制御する入力トランジスタと、
前記光センサの一端にかかる前記蓄積容量の電圧に応じて変化するように、前記光センサの他端にバイアス電圧を印加するバイアス電圧印加部と、
前記リセットトランジスタのリセット開始タイミングに同期して前記タイミング制御用入力トランジスタがオンになるように制御する制御部とを備えることを特徴とする、光検出装置。
【請求項２】
光センサと、
前記光センサに電流を流すための電荷を蓄積する蓄積容量と、
前記蓄積容量に所定量の電荷を蓄積させるべくリセット電圧を印加するためのリセットトランジスタと、
前記蓄積容量から前記光センサへ供給される電荷を制御するタイミング制御用入力トランジスタと、
前記光センサの一端に一定電圧がかかるように電圧を制御する電圧制御用入力トランジスタと、
前記光センサの他端に一定のバイアス電圧を印加するバイアス電圧印加部と、
前記リセットトランジスタのリセット開始タイミングに同期して前記タイミング制御用入力トランジスタがオンになるように制御する制御部とを備えることを特徴とする、光検出装置。
【請求項３】
光センサと、
前記光センサに電流を流すための電荷を蓄積する蓄積容量と、
前記蓄積容量に所定量の電荷を蓄積させるべくリセット電圧を印加するためのリセットトランジスタと、
前記光センサの一端にかかる前記蓄積容量の電圧に応じて変化するように、前記光センサの他端にバイアス電圧を印加するバイアス電圧印加部とを備え、
前記バイアス電圧印加部が、前記リセットトランジスタによってリセット電圧を印加してから所定時間経過後に、バイアス電圧を前記蓄積容量の電圧以上の電圧に制御することを特徴とする、光検出装置。
【請求項４】
光センサと、
前記光センサに電流を流すための電荷を蓄積する蓄積容量と、
前記蓄積容量に所定量の電荷を蓄積させるべくリセット電圧を印加するためのリセットトランジスタと、
前記光センサの一端にかかる前記蓄積容量の電圧に応じて変化するように、前記光センサの他端にバイアス電圧を印加するバイアス電圧印加部と、
前記リセットトランジスタによってリセット電圧を印加してから所定時間経過後に前記蓄積容量の電圧を読み出す制御部とを備えることを特徴とする、光検出装置。
【請求項５】
リセットトランジスタをオンにして蓄積容量に所定量の電荷を蓄積させ、
前記リセットトランジスタのリセット開始タイミングに同期してタイミング制御用入力トランジスタをオンにして前記蓄積容量から光センサへ電荷を供給し、
前記光センサの一端にかかる前記蓄積容量の電圧に応じて、前記光センサの他端にバイアス電圧を印加することを特徴とする、光検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば赤外線多画素検知器（ＩＲＦＰＡ）に用いて好適の光検出装置及び光検出方法に関する。
【背景技術】
【０００２】
従来、赤外線多画素検知器（ＩＲＦＰＡ）には、例えば図３に示すような光検出装置が設けられている。
この光検出装置は、図３に示すように、光センサ１と、光センサ１の一端に接続され、蓄積容量５を含む信号処理回路２とを備える。なお、光センサ１及び信号処理回路２は画素毎に設けられている。
【０００３】
ここで、信号処理回路２は、図３に示すように、蓄積容量５と、リセットトランジスタ６（ΦＲ）と、蓄積容量５から光センサ１へ供給される電荷を制御するためのタイミング制御用入力トランジスタ７（ΦＩＧ）と、ソースフォロアアンプ８と、電圧制御用入力トランジスタ１０（ＶＩＧ）と、プルアップトランジスタ１１（ΦＰＵ）とを備える。
ここでは、図３に示すように、画素毎に設けられる光センサ１の他端には共通電極４が接続されており、この共通電極４には一定のバイアス電圧ＶＱＷが印加されている（図４参照）。
【０００４】
このように構成される光検出装置は、以下のように動作する。
まず、図４に示すように、リセットトランジスタ６（ΦＲ）をオンにし、蓄積容量５にリセット電圧ＶＤＲを印加して、蓄積容量５に予め所定量の電荷を蓄積させる。これにより、蓄積容量５の電圧（図３中、Ａ点の電圧）がリセット電圧ＶＤＲにリセットされる。なお、リセットトランジスタ６は、蓄積容量５の電圧がリセット電圧ＶＤＲになるまで電荷を蓄積させた後、オフにする。
【０００５】
次に、図４に示すように、タイミング制御用入力トランジスタ７（ΦＩＧ）をオンにして、蓄積容量５から光センサ１へ電荷を供給することで、光センサ１によって検出される検出信号（光を電流に変換した信号）に応じた電荷が蓄積容量５に蓄積される。なお、タイミング制御用入力トランジスタ７（ΦＩＧ）をオンにしている時間を、積分時間という。
【０００６】
ここで、蓄積容量５の電圧（図３中、Ａ点の電圧）は鋸歯状に低くなっていく（図２参照）。一方、光センサ１に共通電極４を介して印加されるバイアス電圧は一定である。光センサ１に印加するバイアス電圧を安定化させるために、図３に示すように、電圧制御用入力トランジスタ１０（ＶＩＧ）を設け、蓄積容量５から光センサ１へ電荷を供給する際に、光センサ１の一端にかかる電圧が一定になるようにしている。
【０００７】
そして、図４に示すように、タイミング制御用入力トランジスタ７（ΦＩＧ）は所定時間経過後オフにする。これにより、蓄積容量５の電荷の減少が止まり、蓄積容量５の電圧（図３中、Ａ点の電圧）が一定値に保持されることになる。この状態で、蓄積容量５の電圧（図３中、Ａ点の電圧）が、所定電圧ＶＤＡＭＰが供給されるソースフォロアアンプ８によってインピーダンス変換されて、出力端から読み出される。
【０００８】
ところで、蓄積容量５から光センサ１へ電荷を供給しない時、即ち、タイミング制御用入力トランジスタ７（ΦＩＧ）をオフにしている時に、光センサ１の寄生容量（図３参照）を充電し続けて、常に光センサ１にバイアス電圧が印加された状態にしておかないと、蓄積容量５から光センサ１へ電荷を供給し始める際に、蓄積容量５に蓄積されている電荷が光センサ１の寄生容量を充電するのに使われてしまい、蓄積容量５の電圧が下がってしまうため、ダイナミックレンジのロスにつながる。
【０００９】
ダイナミックレンジのロスを防ぐために、図３に示すように、信号処理回路２にプルアップトランジスタ１１（ΦＰＵ）を設け、図４に示すように、蓄積容量５から光センサ１へ電荷を供給しない時、即ち、積分時間以外の時に、プルアップトランジスタ１１をオンにし、光センサ１にリセット電圧ＶＤＲを印加して、光センサ１の寄生容量を充電し続けるようにし、常に光センサ１にバイアス電圧が印加されるようにしている（例えば特許文献１参照）。
【特許文献１】特開２０００−１９６１３２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上述の従来の光検出装置では、光センサ１に印加するバイアス電圧を安定化させるために、電圧制御用入力トランジスタ１０（ＶＩＧ）やプルアップトランジスタ１１（ΦＰＵ）を設けている。
これらのトランジスタ１０，１１を含む信号処理回路２は、画素毎の回路規模が大きくなり、画素面積が大きくなるという課題がある。つまり、これらのトランジスタは画素毎に設けられるため、チップ全体の面積も大きくなってしまう。そのため、画素数を増やす（多画素化）のが難しい。また、チップ全体の面積が大きくなるほど、光学系も大きくなる。
【００１１】
本発明は、このような課題に鑑み創案されたもので、画素毎の回路規模を小さくしながら、光センサに安定したバイアス電圧を印加することができるようにし、また、ダイナミックレンジのロスを防ぎながら、画素毎の回路規模を小さくできるようにした光検出装置及び光検出方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の光検出装置は、光センサと、光センサに電流を流すための電荷を蓄積する蓄積容量と、蓄積容量に所定量の電荷を蓄積させるべくリセット電圧を印加するためのリセットトランジスタと、蓄積容量から前記光センサへ供給される電荷を制御する入力トランジスタと、光センサの一端にかかる蓄積容量の電圧に応じて変化するように、光センサの他端にバイアス電圧を印加するバイアス電圧印加部と、リセットトランジスタのリセット開始タイミングに同期してタイミング制御用入力トランジスタがオンになるように制御する制御部とを備えることを特徴としている。
【００１３】
また、本発明の光検出装置は、光センサと、光センサに電流を流すための電荷を蓄積する蓄積容量と、蓄積容量に所定量の電荷を蓄積させるべくリセット電圧を印加するためのリセットトランジスタと、蓄積容量から前記光センサへ供給される電荷を制御するタイミング制御用入力トランジスタと、光センサの一端に一定電圧がかかるように電圧を制御する電圧制御用入力トランジスタと、光センサの他端に一定のバイアス電圧を印加するバイアス電圧印加部と、リセットトランジスタのリセット開始タイミングに同期してタイミング制御用入力トランジスタがオンになるように制御する制御部とを備えることを特徴としている。
【００１４】
さらに、本発明の光検出装置は、光センサと、光センサに電流を流すための電荷を蓄積する蓄積容量と、蓄積容量に所定量の電荷を蓄積させるべくリセット電圧を印加するためのリセットトランジスタと、光センサの一端にかかる蓄積容量の電圧に応じて変化するように、光センサの他端にバイアス電圧を印加するバイアス電圧印加部とを備え、バイアス電圧印加部が、リセットトランジスタによってリセット電圧を印加してから所定時間経過後に、バイアス電圧を蓄積容量の電圧以上の電圧に制御することを特徴としている。
【００１５】
光センサと、光センサに電流を流すための電荷を蓄積する蓄積容量と、蓄積容量に所定量の電荷を蓄積させるべくリセット電圧を印加するためのリセットトランジスタと、光センサの一端にかかる蓄積容量の電圧に応じて変化するように、光センサの他端にバイアス電圧を印加するバイアス電圧印加部と、リセットトランジスタによってリセット電圧を印加してから所定時間経過後に蓄積容量の電圧を読み出す制御部とを備えることを特徴としている。
【００１６】
本発明の光検出方法は、リセットトランジスタをオンにして蓄積容量に所定量の電荷を蓄積させ、リセットトランジスタのリセット開始タイミングに同期してタイミング制御用入力トランジスタをオンにして蓄積容量から光センサへ電荷を供給し、光センサの一端にかかる蓄積容量の電圧に応じて、光センサの他端にバイアス電圧を印加することを特徴としている。
【発明の効果】
【００１７】
したがって、本発明に光検出装置及び光検出方法によれば、画素毎の回路規模を小さくしながら、光センサに安定したバイアス電圧を印加することができるという利点がある。光センサに安定したバイアス電圧を印加することができるので、ダイナミックレンジのロスを防ぐことができるという利点もある。
また、画素毎に設けられる回路を小規模にすることができ、画素面積を小さくすることができるため、チップ全体の面積を小さくすることができ、ひいては、多画素化を実現できるようになるという利点がある。
【発明を実施するための最良の形態】
【００１８】
以下、図面により、本発明の一実施形態にかかる光検出装置及び光検出方法について、図１，図２を参照しながら説明する。
本実施形態にかかる光検出装置は、例えば赤外線多画素検知器（ＩＲＦＰＡ）に適用され、図１に示すように、光センサ（光検出素子）１と、光センサ１の一端に接続され、蓄積容量５を含む信号処理回路（読出回路）２と、光センサ１の他端にバイアス電圧を印加するバイアス電圧印加部３と、各種制御を行なう制御部（制御回路）９とを備えて構成される。
【００１９】
そして、バイアス電圧印加部３によって光センサ１にバイアス電圧を印加する一方、信号処理回路２に含まれる蓄積容量５を用いて光センサ１に電荷を供給することで、光センサ１によって検出される検出信号（光を電流に変換した信号）に応じた電荷が蓄積容量５に蓄積されるようにし、蓄積容量５の電圧（図１中、Ａ点の電圧）を読み出すようになっている。
【００２０】
このうち、光センサ１及び信号処理回路２は、図１に示すように、画素毎に設けられる。一方、画素毎に設けられる光センサ１の他端には共通電極４が接続されており、この共通電極４にバイアス電圧印加部３が接続されている。このため、バイアス電圧印加部３は画素毎に設ける必要はなく、チップ毎に一つ設ければ良い。ＩＣチップの内部あるいは外部のいずれに設けても良い。なお、共通電極４にかかる電圧をＶＱＷとする。
【００２１】
ここで、光センサ（光電変換素子）１は、例えば赤外線センサであり、具体的には、ＱＷＩＰ（Quantum Well Infrared Photodetector；多重量子井戸型赤外線フォトディテクタ），ＰＣ（Photo Conductive）型センサ，ＰＶ（Photo Voltaic）型センサなどを挙げることができる。
信号処理回路２は、図１に示すように、蓄積容量５と、リセットトランジスタ６（ΦＲ）と、タイミング制御用入力トランジスタ７（ΦＩＧ）と、ソースフォロアアンプ８とを備える。なお、各画素毎に設けられた信号処理回路２の出力端（ソースフォロアアンプ８の出力端）はマルチプレクサ回路に接続されている（図１参照）。
【００２２】
ここで、蓄積容量５は、光センサ１に電流を流すための電荷を蓄積するためのものであり、一端がソースフォロアアンプ８に接続され、他端が接地されている。これにより、蓄積容量５の電圧（図１中、Ａ点の電圧）を、ソースフォロアアンプ８の出力端から取り出すことができるようになっている。
リセットトランジスタ６は、蓄積容量５の一端に接続されており、蓄積容量５に予め所定量の電荷を蓄積させるべくリセット電圧ＶＤＲを印加するためのものである。
【００２３】
タイミング制御用入力トランジスタ７は、蓄積容量５の一端に接続されており、蓄積容量５から光センサ１へ供給される電荷（蓄積容量５から光センサ１へ流れる電流）を制御するためのものである。つまり、タイミング制御用入力トランジスタ７がオンになっている時に、蓄積容量５から光センサ１へ電荷が供給され、光センサ１によって検出される検出信号に応じた電荷が蓄積容量５に蓄積されることになる。なお、タイミング制御用入力トランジスタ７をオンにしている時は、蓄積容量５から光センサ１へ供給される電荷（電流）が積分されていき、Ｓ／Ｎが改善されることになる。このため、タイミング制御用入力トランジスタ７をオンにしている時間を、積分時間という。
【００２４】
ソースフォロアアンプ８は、所定電圧ＶＤＡＭＰを供給するアンプ電源に接続されており、蓄積容量５の電圧（図１中、Ａ点の電圧）を増幅して、出力端から出力するものである。
バイアス電圧印加部３は、光センサ１の一端にかかる蓄積容量５の電圧（図１中、Ａ点の電圧）に応じて変化するように、光センサ１の他端にバイアス電圧を印加するものである。これにより、従来、画素毎に設けられていた電圧制御用入力トランジスタ（ＶＩＧ）が不要となる。また、バイアス電圧印加部３は、共通電極４に接続すれば良く、各画素の外に設ければ良いため、各画素の回路規模を小さくすることができる。
【００２５】
ここでは、光センサ１の一端にかかる蓄積容量５の電圧（図１中、Ａ点の電圧）が鋸歯状に変化するため、バイアス電圧印加部３を、鋸歯状波を発生する鋸歯状波発生回路として構成している。つまり、バイアス電圧印加部３としての鋸歯状波発生回路は、共通電極４の電圧ＶＱＷを鋸歯状波になるように駆動（鋸歯状の電圧波形で駆動）するようになっている。
【００２６】
具体的には、蓄積容量５の電圧（図１中、Ａ点の電圧）は、図２に示すように、鋸歯状に低くなっていく（即ち、鋸歯状の電圧波形となる）ため、バイアス電圧印加部３は、これに同期して、共通電極４の電圧ＶＱＷを同様に鋸歯状に低くなっていくように駆動するようになっている。
これにより、積分時間中に光センサ１に印加されるバイアス電圧（２つの鋸歯状波の電圧差）が常に一定になるようにしている。
【００２７】
ところで、上述のように構成される信号処理回路２には、制御部（例えばタイミングジェネレータ回路）９が接続されており、制御部９が、図２に示すように、リセットトランジスタ６のリセット開始タイミングに同期してタイミング制御用入力トランジスタ７をオンにする制御を行なうようになっている。
これにより、従来、画素毎に設けられていたプルアップトランジスタ（ΦＰＵ）が不要となる。この場合、リセットトランジスタ６のリセット開始タイミングに同期してタイミング制御用入力トランジスタ７をオンにするため、蓄積容量５から光センサ１へ電荷が供給され始める前に（積分時間に入る前に）、光センサ１にリセット電圧ＶＤＲが印加され、光センサ１の寄生容量が充電される。これにより、ダイナミックレンジのロスを防ぐことができる。
【００２８】
次に、本実施形態にかかる光検出装置の動作（光検出方法）について、図２を参照しながら説明する。
まず、図２に示すように、リセットトランジスタ６（ΦＲ）をオンにし、蓄積容量５にリセット電圧ＶＤＲを印加することで、蓄積容量５に所定量の電荷を蓄積させる。これにより、蓄積容量５の電圧（図１中、Ａ点の電圧）がリセット電圧ＶＤＲにリセットされる。なお、リセットトランジスタ６は、蓄積容量５の電圧がリセット電圧ＶＤＲになるまで電荷を蓄積させた後、オフにする。
【００２９】
また、図２に示すように、リセットトランジスタ６のリセット開始タイミングに同期してタイミング制御用入力トランジスタ７（ΦＩＧ）をオンにして蓄積容量５から光センサ５へ電荷を供給する。この場合、リセットトランジスタ６をオフにした時点で、蓄積容量５から光センサ１へ電荷が供給され始め、それに応じて蓄積容量５の電荷が減少していくことになる。このため、リセットトランジスタ６のオフ時点からタイミング制御用入力トランジスタ７のオフ時点までが積分時間となる。ここでは、蓄積容量５の電圧（図１中、Ａ点の電圧）は、図２に示すように、鋸歯状に低くなっていく。
【００３０】
一方、図２に示すように、バイアス電圧印加部３によって、光センサ１の一端にかかる蓄積容量５の電圧（図１中Ａ点の電圧）に応じて、光センサ１の他端にバイアス電圧を印加する。ここでは、蓄積容量５の電圧（図１中、Ａ点の電圧）が、図２に示すように、鋸歯状に低くなっていくため、これに同期して、バイアス電圧印加部３によって、共通電極４の電圧ＶＱＷが同様に鋸歯状に低くなっていくようにする。
【００３１】
そして、タイミング制御用入力トランジスタ７は所定時間経過後オフにする。これにより、蓄積容量５の電荷の減少が止まり、蓄積容量５の電圧（図１中、Ａ点の電圧）が一定値に保持されることになる。この状態で、蓄積容量５の電圧（図１中、Ａ点の電圧）が、ソースフォロアアンプ８によって増幅されて、出力端から読み出される。
ここで、光センサ１が、例えばＱＷＩＰのように、受けた光の強度に応じて電流が流れるようなものである場合には、所定時間経過後に一定値に保持される蓄積容量５の電圧（図１中、Ａ点の電圧）は、検出された光の強度が大きいほど小さくなる。
【００３２】
したがって、本実施形態にかかる光検出装置及び光検出方法によれば、画素毎の回路規模を小さくしながら、光センサ１に安定したバイアス電圧を印加することができるという利点がある。また、光センサ１に安定したバイアス電圧を印加することができるため、ダイナミックレンジのロスを防ぐことができるという利点もある。つまり、本実施形態の光検出装置及び光検出方法では、従来、光センサ１に印加するバイアス電圧を安定化させるために、画素毎に設けられていた電圧制御用入力トランジスタ（ＶＩＧ）やプルアップトランジスタ（ΦＰＵ）（図３参照）が不要となり、画素毎の回路規模を小さくすることができるという利点がある。
【００３３】
この結果、画素毎に設けられる回路を小規模にすることができ、１画素当たりの面積（画素面積）を小さくすることができ、ひいては、チップ全体の面積を小さくすることができる。このため、光学系の小型化も可能になる。また、画素数を増やすこと（多画素化）も可能になる。
なお、上述の実施形態では、バイアス電圧印加部３を、光センサ１の一端にかかる蓄積容量５の電圧に応じて、光センサ１の他端に印加するバイアス電圧を変化させるように構成しているが、これに限られるものではない。
【００３４】
例えば、バイアス電圧印加部３を、光センサ１の他端に一定のバイアス電圧を印加するものとして構成することもできる。この場合、光センサ１の一端に一定電圧がかかるように電圧を制御する電圧制御用入力トランジスタ（ＶＩＧ）（図３参照）を設ける必要がある。このような構成であっても、少なくとも、制御部９が、リセットトランジスタ６のリセット開始タイミングに同期してタイミング制御用入力トランジスタ７がオンになるように制御するため、従来、画素毎に設けられていたプルアップトランジスタ（ΦＰＵ）（図３参照）が不要になり、ダイナミックレンジのロスを防ぎながら、画素毎の回路規模を小さくすることができるという利点がある。
【００３５】
また、上述の実施形態では、タイミング制御用入力トランジスタ７を所定時間経過後にオフにすることで、蓄積容量５の電圧（図１中、Ａ点の電圧）を読み出す際に、蓄積容量５の電圧（図１中、Ａ点の電圧）が一定値に保持されるようにしているが、これに限られるものではない。
例えば、制御部（例えばタイミングジェネレータ回路）９が、リセットトランジスタ６によってリセット電圧ＶＤＲを印加してから所定時間経過後に蓄積容量５の電圧（図１中、Ａ点の電圧）を読み出すように構成することもできる。これにより、タイミング制御用入力トランジスタ７も不要となり、さらに回路規模を小さくすることができる。
【００３６】
また、例えば、バイアス電圧印加部３が、リセットトランジスタ６によってリセット電圧ＶＤＲを印加してから所定時間経過後に、バイアス電圧を蓄積容量５の電圧（図１中、Ａ点の電圧）以上の電圧に制御するように構成し、所定時間経過後に蓄積容量５から光センサ１へ電荷が供給されないようにすることもできる。
これにより、タイミング制御用入力トランジスタ７も不要となり、さらに回路規模を小さくすることができる。また、上述のように、制御部９が所定時間経過後に蓄積容量５の電圧（図１中、Ａ点の電圧）を読み出すように構成すると、画素間で読出タイミングがずれてしまうおそれがあり、読出タイミングの設定が難しいが、このように、所定時間経過後にバイアス電圧を蓄積容量５の電圧（図１中、Ａ点の電圧）以上の電圧に制御するように構成すれば、バイアス電極印加部３は共通電極４に接続されており、全ての画素に設けられる光センサ１にかかるバイアス電圧を一度に制御することができるため、読出タイミングの設定が難しいという課題がない点で好ましい。
【００３７】
なお、本発明は、上述した各実施形態やその他の欄に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
（付記１）
光センサと、
前記光センサに電流を流すための電荷を蓄積する蓄積容量と、
前記蓄積容量に所定量の電荷を蓄積させるべくリセット電圧を印加するためのリセットトランジスタと、
前記蓄積容量から前記光センサへ供給される電荷を制御する入力トランジスタと、
前記光センサの一端にかかる前記蓄積容量の電圧に応じて変化するように、前記光センサの他端にバイアス電圧を印加するバイアス電圧印加部と、
前記リセットトランジスタのリセット開始タイミングに同期して前記タイミング制御用入力トランジスタがオンになるように制御する制御部とを備えることを特徴とする、光検出装置。
【００３８】
（付記２）
光センサと、
前記光センサに電流を流すための電荷を蓄積する蓄積容量と、
前記蓄積容量に所定量の電荷を蓄積させるべくリセット電圧を印加するためのリセットトランジスタと、
前記蓄積容量から前記光センサへ供給される電荷を制御するタイミング制御用入力トランジスタと、
前記光センサの一端に一定電圧がかかるように電圧を制御する電圧制御用入力トランジスタと、
前記光センサの他端に一定のバイアス電圧を印加するバイアス電圧印加部と、
前記リセットトランジスタのリセット開始タイミングに同期して前記タイミング制御用入力トランジスタがオンになるように制御する制御部とを備えることを特徴とする、光検出装置。
【００３９】
（付記３）
光センサと、
前記光センサに電流を流すための電荷を蓄積する蓄積容量と、
前記蓄積容量に所定量の電荷を蓄積させるべくリセット電圧を印加するためのリセットトランジスタと、
前記光センサの一端にかかる前記蓄積容量の電圧に応じて変化するように、前記光センサの他端にバイアス電圧を印加するバイアス電圧印加部とを備え、
前記バイアス電圧印加部が、前記リセットトランジスタによってリセット電圧を印加してから所定時間経過後に、バイアス電圧を前記蓄積容量の電圧以上の電圧に制御することを特徴とする、光検出装置。
【００４０】
（付記４）
光センサと、
前記光センサに電流を流すための電荷を蓄積する蓄積容量と、
前記蓄積容量に所定量の電荷を蓄積させるべくリセット電圧を印加するためのリセットトランジスタと、
前記光センサの一端にかかる前記蓄積容量の電圧に応じて変化するように、前記光センサの他端にバイアス電圧を印加するバイアス電圧印加部と、
前記リセットトランジスタによってリセット電圧を印加してから所定時間経過後に前記蓄積容量の電圧を読み出す制御部とを備えることを特徴とする、光検出装置。
【００４１】
（付記５）
前記バイアス電圧印加部が、鋸歯状波を発生する鋸歯状波発生回路であることを特徴とする、付記１，３，４のいずれか１項に記載の光検出装置。
（付記６）
リセットトランジスタをオンにして蓄積容量に所定量の電荷を蓄積させ、
前記リセットトランジスタのリセット開始タイミングに同期してタイミング制御用入力トランジスタをオンにして前記蓄積容量から光センサへ電荷を供給し、
前記光センサの一端にかかる前記蓄積容量の電圧に応じて、前記光センサの他端にバイアス電圧を印加することを特徴とする、光検出方法。
【図面の簡単な説明】
【００４２】
【図１】本発明の一実施形態にかかる光検出装置の構成を示す図である。
【図２】本発明の一実施形態にかかる光検出装置の動作（光検出方法）を説明するためのタイミングチャートである。
【図３】従来の光検出装置の構成を示す図である。
【図４】従来の光検出装置の動作（光検出方法）を説明するためのタイミングチャートである。
【符号の説明】
【００４３】
１  光センサ（光検出素子，光電変換素子）
２  信号処理回路（読出回路）
３  バイアス電圧印加部
４  共通電極
５  蓄積容量
６  リセットトランジスタ（ΦＲ）
７  タイミング制御用入力トランジスタ（ΦＩＧ）
８  ソースフォロアアンプ
【図１】
2006186897.tif 000003
【図２】
2006186897.tif 000004
【図３】
2006186897.tif 000005
【図４】
2006186897.tif 000006