(57)【要約】【課題】本発明は、チャージポンプ回路で発生させた負電源を使用し、正負電圧に信号出力可能な映像出力回路を有する半導体集積回路において、負側の信号縮みを防止する半導体集積回路を提供する。【解決手段】負電源電圧を発生するチャージポンプ回路と、映像信号の平均レベルを０Ｖでバイアスする入力部と映像信号出力回路を有する半導体集積回路において、映像信号出力の平均値を検波する平均レベル検波回路の出力と、映像信号出力の下限レベルを検波する下限レベル検波回路の出力とを判定し、標準映像信号入力時は０Ｖバイアス回路を、高輝度映像信号入力時はクランプバイアス回路を選択することにより、高輝度な映像信号入力時も出力信号の負側の歪みを防止し、正常な映像信号を出力することを可能にした。【選択図】図１
2006217454.tif 000002
【特許請求の範囲】
【請求項１】
負電源電圧を発生するチャージポンプ回路と、映像信号の平均レベルを０Ｖでバイアスする入力部と映像信号の平均レベルを０Ｖ基準で出力する映像信号出力回路を有する半導体集積回路において、映像信号出力の平均値を検波する平均レベル検波回路と、その検波結果を出力する０Ｖバイアス回路と、平均レベルを比較し判定する平均レベル判定回路と、
映像信号出力の下限レベルを検波する下限レベル検波回路と、その検波結果を出力するクランプバイアス回路と、下限レベルを比較し判定する下限レベル判定回路と、
平均レベル判定結果と下限レベル判定結果より、標準映像信号入力時は０Ｖバイアス回路を、高輝度映像信号入力時はクランプバイアス回路を選択し、映像信号出力回路に最適なバイアス回路を提供するレベルコントロールスイッチで構成することにより、高輝度な映像信号入力時も出力信号の負側の歪みを防止し、正常な映像信号を出力することを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャージポンプ回路で発生させた負電源を使用し、正負に信号が出力可能な映像信号出力回路を有する半導体集積回路において、負側の信号縮みを防止する半導体集積回路に関するものである。
【背景技術】
【０００２】
従来、映像信号のアナログ信号を出力する半導体集積回路において、正負電源を有し、０Ｖ平均で負荷を駆動する半導体集積回路がある。前記半導体集積回路の中で、特許文献１では正の単一電源電圧から負電源を発生する回路を内蔵し、正負に信号を出力できる集積回路が提案されている。さらに近年、テレビジョンのS端子、D端子等の入力対応による映像出力の多チャンネル化や、ポータブル製品搭載等で２．７Ｖ以下等の低電源電圧化が進んでいる。
【０００３】
また、外部入力信号を受ける入力回路部を備える半導体集積回路装置において入力信号の制限に関する提案もされており、入力信号が半導体集積回路の基板電位よりも下がることを防止した、クリップ回路やクランプ回路を入力部に備えた集積回路が特許文献２で提案されている。
【０００４】
以下、負電源発生回路を内蔵し正負に信号が出力可能な従来の半導体集積回路について説明する。
【０００５】
図５は従来例の半導体集積回路を示している。
【０００６】
図５において、１は抵抗、２は出力アンプ、３は負電源発生チャージポンプ回路、１０は抵抗１と出力アンプ２と負電源発生チャージポンプ回路３で構成された半導体集積回路である。２１は入力信号源、２２は入力容量、２３はフライング容量、２４は充電容量、２５は負荷、２６はマイナス電源インピーダンスである。
【０００７】
以上のように構成された半導体集積回路について、以下の動作を説明する。
【０００８】
入力容量２２でDCカットされた入力信号は、入力端子とGND間に接続された抵抗１により平均レベルを０Ｖでバイアスされる。出力アンプ２は負電源発生チャージポンプ回路３によって発生されたVSSを負電源とし、抵抗１で０Ｖにバイアスされた信号を０Ｖ基準で増幅し負荷２５を駆動する。
【０００９】
図６(a)に標準映像信号入力時における入出力ピンの信号波形の一例を示す。ここでは、出力アンプ２はコレクタ−コレクタ接続で負側にVSS＋Vsatまで出力可能なアンプとし、ゲインは６ｄBとする。入力信号は０Ｖバイアスされ、出力信号も０Ｖを平均レベルとし入力信号の２倍の振幅を出力する。
【００１０】
一例として、Vsat＝０．３Ｖ、VSS＝−２．５Ｖ、マイナス電源インピーダンス２０Ω、VSSに流入する電流Iが１０ｍAの時、VSS＋Vsat＝−２．５＋２０×１０e−３＋０．３Ｖ＝−２．０Ｖになる。０Ｖ平均のWhite１３０％の映像信号の出力SYNC電圧は約−２Ｖとなるため、信号電流によるマイナス電源の変動を無視したとき、White１３０％が正常出力できる限界値である。
【特許文献１】特開平７−１０６９６３号公報
【特許文献２】特開平５−２９９９５９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記の構成では、さらに高輝度の映像信号が入力され入力信号のSYNC電圧のゲイン倍がVSS＋Vsatを下回る時、出力信号がSYNC縮みを起こす。図６(ｂ)に図６(ａ)よりも高輝度な映像信号が入力された場合における入出力ピンの波形の一例を示す。入力信号は０Ｖバイアスされ、出力アンプで入力信号の振幅を２倍にするが、出力アンプの出力NPNトランジスタの飽和により出力信号のSYNC部分が縮んでしまう。このSYNC縮みの現象はテレビジョン側で映像信号の同期が取れなくなる恐れがあり、問題になる。
【００１２】
また、近年の傾向から、低電源電圧化や、映像出力の多チャンネル化による複数出力アンプ動作による消費電流Ｉの増加があること、また実装パターンの差異により非理想分のマイナス電源インピーダンスが高くなる場合などもあり、VSSが想定される映像信号に対し十分低い電圧値にできなくなることが考えられる。その時、映像信号を出力する半導体集積回路においてSYNC縮みの防止が大きな課題になる。
【００１３】
本発明は上記の従来の問題点を解決するもので、出力アンプ２でのＳＹＮＣ縮みを防止し、正常な信号を出力する半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
前記の目的を達成するために本発明の半導体集積回路は、負電源電圧を発生するチャージポンプ回路と、映像信号の平均レベルを０Ｖでバイアスする入力部と映像信号の平均レベルを０Ｖ基準で出力する映像信号出力回路を有する半導体集積回路において、映像信号出力の平均値を検波する平均レベル検波回路と、その検波結果を出力する０Ｖバイアス回路と、平均レベルを比較し判定する平均レベル判定回路と、映像信号出力の下限レベルを検波する下限レベル検波回路と、その検波結果を出力するクランプバイアス回路と、下限レベルを比較し判定する下限レベル判定回路と、平均レベル判定結果と下限レベル判定結果より、標準映像信号入力時は０Ｖバイアス回路を、高輝度映像信号入力時はクランプバイアス回路を選択し、映像信号出力回路に最適なバイアス回路を提供するレベルコントロールスイッチで構成することにより、高輝度な映像信号入力時も出力信号の負側の歪みを防止し、正常な映像信号を出力する。
【発明の効果】
【００１５】
本発明の半導体集積回路は、上記構成を有し、高輝度な映像信号が入力された時やVSSが想定される入力信号に対し十分低い電圧が発生していない時も、出力のSYNC縮みを防止することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の第１の実施形態について、図面を参照しながら説明する。
【００１７】
図１は本発明の実施形態における半導体集積回路の構成図を示すものである。
【００１８】
図１において、１は抵抗、２は出力アンプ、３は負電源発生チャージポンプ回路、１１は平均レベル検波回路、１２は０Ｖバイアス出力回路、１３は下限レベル検波回路、１４はクランプバイアス出力回路、１５はレベルコントロール回路、１６はレベルコントロールスイッチ、１７は充電容量、１０は抵抗１と出力アンプ２と負電源発生チャージポンプ回路３と平均信号レベル検波回路１１と０Ｖバイアス出力回路１２と下限信号レベル検波回路１３とクランプバイアス出力回路１４とレベルコントロール回路１５とレベルコントロールスイッチ１６と充電容量１７で構成された半導体集積回路である。２１は入力信号源、２２は入力容量、２３はフライング容量、２４は充電容量、２５は負荷である。
【００１９】
以上で構成された半導体集積回路１０について、以下動作説明をする。
【００２０】
映像信号が入力されると入力端子とGND間に接続された抵抗１により、信号の平均レベルを０Ｖでバイアスし、出力アンプ２（ゲインは６ｄB）によって振幅が２倍に増幅される。出力アンプ２によって増幅された信号は平均レベル検波回路１１と下限レベル検波回路１３によって検波される。平均レベル検波回路１１の出力からは信号の平均レベルが出力され、下限レベル検波回路１３からは信号の下限レベルが出力される。信号の平均レベルと下限レベルはレベルコントロール回路１５によって判定され、レベルコントロールスイッチ１６により、０Ｖバイアス回路１２かクランプバイアス回路１４のどちらか一方が選択される。標準映像信号が入力された時には、出力信号の平均レベルを０Ｖとしても、下限レベルはVSS＋Vsat以上となるため、レベルコントロール回路１５により、レベルコントロールスイッチ１６は０Ｖバイアス回路を選択し、出力信号の平均レベルも０Ｖとなる。高輝度映像信号が入力された時には、出力信号の平均レベルを０Ｖとすると、下限レベルがVSS＋Vsat以下になり、SYNC部分が縮むので、信号の下限レベルがVSS＋Vsat以上になるようにレベルコントロールスイッチ１６はクランプバイアス回路を選択し、出力信号の下限レベルがVSS＋Vsat以上になり、正常な信号が出力される。ただし、この時は出力信号の平均レベルは０Ｖよりも高くなる。
【００２１】
図２(ａ)に標準映像信号入力時における入出力ピンの信号波形の一例を示す。映像入力信号は０Ｖでバイアスされた後、平均レベル検波回路１１と下限レベル検波回路１３によって検波される。平均レベルと下限レベルはレベルコントロール回路１５によって判定され、出力信号の平均レベルを０Ｖとしても、下限レベルはVSS＋Vsat以上となるため、レベルコントロールスイッチ１６により、０Ｖバイアス回路が選択される。出力信号も０Ｖを平均レベルとし、入力信号の２倍の振幅を出力する。
【００２２】
図２(ｂ)に高輝度映像信号入力時における入出力ピンの信号波形の一例を示す。出力映像信号の平均レベルと下限レベルはレベルコントロール回路１５で判定され、出力信号の平均レベルを０Ｖとすると、下限レベルがVSS＋Vsat以下になり、SYNC部分が縮むため、出力信号の下限レベルがVSS＋Vsat以上になるようにレベルシフトする必要があり、レベルコントロールスイッチ１６により、クランプバイアス回路１４が選択される。クランプバイアス回路１４の出力バイアスは出力信号の下限レベルがVSS＋Vsat以上になるように設定され、SYNCの縮みなく入力信号の２倍の振幅を出力する。この時、入出力ピンの信号の平均レベルは０Ｖよりも高くなる。
【００２３】
このように本実施形態によれば、従来回路例ではＳＹＮＣが縮んでしまった高輝度な映像信号もSYNC縮みなく出力できる。
【００２４】
図３に平均レベル検波回路１１と下限レベル検波回路１３とレベルコントロール回路１５の構成を具体的に実現するための回路図を示す。また、図４に図３の各点の電圧波形を示す。以下、図面を参照しながら説明する。
【００２５】
映像信号の平均レベル電圧値は、出力アンプ２によって増幅された信号をローパスフィルタからなる平均レベル検波回路１１によって検波され、出力される（点１０１）。信号の平均レベルは平均レベル判定回路３１によって、Vb(例えば−０．１Ｖと設定)と比較され、信号の平均レベルがVbより大きい時はLoを、信号の平均レベルがVbより小さい時はHiを出力する（点１０２）。映像信号の下限レベル電圧値は、下限レベル検波回路１３により検波され、充放電容量３２によって信号の下限電圧が保持される（点１０３）。信号の下限レベルは下限レベル判定回路３３によってVSS＋Va(例えばVa:０．５Ｖと設定)と比較され、信号の下限レベルがVSS＋Vaより大きい時はLoを、信号の下限レベルがVSS＋Vaより小さい時はHiを出力する（点１０４）。レベルコントロール回路１５により、平均レベル判定出力（点１０２）がLo、下限レベル判定出力（点１０４）がLoの時にはレベルコントロールスイッチ１６は０Ｖバイアス回路１２を選択する。下限レベル判定出力（点１０４）においてHiが出力された時には、レベルコントロールスイッチ１６は０Ｖバイアス回路１２からクランプバイアス回路１４に切り替わる。平均レベル判定出力（点１０２）においてHiが出力された時には、レベルコントロールスイッチ１６はクランプバイアス回路１４から０Ｖバイアス回路１２に切替わる。レベルコントロールスイッチ１６が０Ｖバイアス回路１２を選択した時には、出力信号の平均レベルが０Ｖになるように出力され、負荷２５によって駆動する。また、レベルコントロールスイッチ１６がクランプバイアス回路１４を選択した時には、出力信号の下限レベルがVSS＋Vsat以上になるように出力され、負荷２５を駆動する（点１０５）。
【００２６】
このように本実施形態によれば、標準映像信号が入力された時は０Ｖバイアス回路１２で動作し、高輝度な映像信号が入力された時はクランプバイアス回路１４で動作する。クランプバイアスが動作した時、出力信号のSYNC電圧がVSS＋Vsat以上になるように、クランプバイアス回路１４の出力バイアス(VSS＋Va)を設定すれば、SYNC縮みなしに０Ｖバイアスで動作できる信号ダイナミックレンジが広くなる。また、VSSの電圧値からクランプ電圧を設定できるため、電源電圧変動や、マイナス電源のばらつきを考慮する必要がない。更に、出力信号を検波して、出力信号レベルを調節することから、入出力ＤＣオフセットを補償することができ、汎用性が広がる。
【産業上の利用可能性】
【００２７】
以上で説明したように、本発明はチャージポンプ回路で発生させた負電源を使用し、正負出力可能な映像信号出力回路を有する半導体集積回路に有用である。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施形態における半導体集積回路の構成図
【図２】本発明の実施形態における入出力ピンの信号波形を示す図
【図３】本発明の実施形態を実現するための具体的な半導体集積回路の構成図
【図４】本発明の実施形態における各点の電圧波形を示す図
【図５】従来例の実施形態における半導体集積回路の構成図
【図６】従来例の実施形態における入出力ピンの信号波形を示す図
【符号の説明】
【００２９】
１  抵抗
２  出力アンプ
３  負電源発生チャージポンプ回路
１０  半導体集積回路
１１  平均レベル検波回路
１２  ０Ｖバイアス回路
１３  下限レベル検波回路
１４  クランプバイアス回路
１５  レベルコントロール回路
１６  レベルコントロールスイッチ
１７  充電容量
２１  入力信号源
２２  入力容量
２３  フライング容量
２４  充電容量
２５  負荷
２６  マイナス電源インピーダンス
３１  平均レベル判定回路
３２  充放電容量
３３  下限レベル判定回路
１０１  平均レベル検波点
１０２  平均レベル判定出力
１０３  下限レベル検波点
１０４  下限レベル判定出力
１０５  レベルコントロール判定出力
【図１】
2006217454.tif 000003
【図２】
2006217454.tif 000004
【図３】
2006217454.tif 000005
【図４】
2006217454.tif 000006
【図５】
2006217454.tif 000007
【図６】
2006217454.tif 000008