(57)【要約】【課題】回路部品が短絡していない場合、電源電圧の投入前に画像データが入力されても正しい表示ができ、かつ、コストが安い液晶表示装置を提供する。【解決手段】複数の行電極１８及び複数の列電極１７を有する液晶パネル１１と、各行電極１８を駆動するゲートドライバ１６と、各列電極１７を駆動するソースドライバ１５と少なくとも画像データが入力され、前記ゲートドライバ１６及び前記ソースドライバ１５に各種信号を出力する制御用集積回路１２と、前記制御用集積回路１２及び前記ゲートドライバ１６及び前記ソースドライバ１５に対し、駆動用電圧を出力する電源供給用回路１３とを備え、前記電源供給用回路１３と前記制御用集積回路１２とを接続する接続線２０に対し、駆動用電圧に逆行する逆電圧の印加を阻止する阻止手段２１を直列接続した。【選択図】図１
2006330538.tif 000002
【特許請求の範囲】
【請求項１】
複数の行電極及び複数の列電極を有する液晶パネルと、各行電極を駆動するゲートドライバと、各列電極を駆動するソースドライバと、少なくとも画像データが入力され、前記ゲートドライバ及び前記ソースドライバに各種信号を出力する制御用集積回路と、前記制御用集積回路及び前記ゲートドライバ及び前記ソースドライバに対し、駆動用電圧を出力する電源供給用回路とを備え、前記電源供給用回路と前記制御用集積回路とを接続する接続線に対し、前記駆動用電圧に逆行する逆電圧の印加を阻止する阻止手段を直列接続した事を特徴とする液晶表示装置。
【請求項２】
前記阻止手段は、ダイオード又は、トランジスタと抵抗の組み立て品からなる事を特徴とする請求項１の液晶表示装置。
【請求項３】
前記電源供給用回路は、電源ＩＣ及びそれに接続されたスイッチングレギュレータからなり、前記電源ＩＣは、前記スイッチングレギュレータに対し、ＰＷＭ制御信号を出力し、かつタイマラッチ方式の出力短絡保護回路を内蔵している事を特徴とする請求項１の液晶表示装置。
【請求項４】
回路部品が短絡していない場合、前記出力短絡保護回路は、基準電圧と、前記スイッチングレギュレータの出力の分圧との差分に基づく誤差信号を検知し、前記誤差信号が立ち下がった後に、リセット状態に戻す事を特徴とする請求項３の液晶表示装置。
【請求項５】
前記電源供給用回路への電源が投入される前に、前記画像データが入力されても、前記誤差信号は、前記電源の立ち上がりと同時に立ち上がる事を特徴とする請求項４の液晶表示装置。
【請求項６】
出力短絡から短絡保護が動作するまでの時間をｔｐとし、前記誤差信号が立ち上がってから立ち下がるまでの時間がｔｐより小さくなる様に、前記出力短絡保護回路は構成されている事を特徴とする請求項５の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関する。
【背景技術】
【０００２】
従来、この種の装置は例えば特許文献１に示されている。特許文献１の図１によると、液晶パネル１１と、ゲートドライバ１２と、ソースドライバ１３と、コントロールＩＣ１４と、電源ＩＣ１５とからなる液晶表示装置が示されている。
【０００３】
そして、電源ＩＣ１５は、ゲートドライバ１２およびコントロールＩＣ１４に対し、駆動用電圧を出力している。コントロールＩＣ１４は、画像データが入力され、ゲートドライバ１２およびソースドライバ１３および電源ＩＣ１５に対して、各種制御信号を出力する。
【特許文献１】特開２００４−４５７４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし上記装置では、電源投入開始時に、液晶パネル１１が白画面化し、何らの表示をしない、欠点がある。本発明者は、上記欠点の原因を究明した。
【０００５】
本発明者は、上記装置における各種電圧等を測定した（図６参照）。図６（ａ）に示したＶＩＮは、電源ＩＣ１５へ入力される電源電圧である。図６（ｂ）に示したＤは、コントローラＩＣ１４に入力される画像データである。図６（ｃ）に示されたＣＰは、電源ＩＣ１５に内蔵された出力短絡保護回路の端子電圧である。即ち、端子電圧ＣＰは、出力短絡保護回路を構成するラッチ回路に接続されたコンデンサ（図示せず）への充電電圧を示す。
【０００６】
本発明者は、電源電圧ＶＩＮの立ち上がりの前に、画像データＤが入力されるので、電源ＩＣ１５とコントローラ１４との接続線を介して、画像データＤによる逆電圧２．４ボルトが電源ＩＣ１５へ印加される事を究明した（図６（ｃ）に示した端子電圧ＣＰの立ち上がりを参照）。
【０００７】
そのため、回路部品が短絡していなくても、電源電圧ＶＩＮの立ち上がりの直後に、端子電圧ＣＰが、しきい値ＶＴＨに到達し、出力短絡保護回路が作動し、駆動用電圧を停止させる事が、原因であることが分かった。そこで、本発明は、この様な従来の欠点を考慮し、回路部品が短絡していない場合、電源電圧の投入前に画像データが入力されても、正しい表示ができ、かつ、コストが安い液晶表示装置を提供する。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、請求項１の本発明では、複数の行電極及び複数の列電極を有する液晶パネルと、各行電極を駆動するゲートドライバと、各列電極を駆動するソースドライバと、少なくとも画像データが入力され、前記ゲートドライバ及び前記ソースドライバに各種信号を出力する制御用集積回路と、前記制御用集積回路及び前記ゲートドライバ及び前記ソースドライバに対し、駆動用電圧を出力する電源供給用回路とを備え、前記電源供給用回路と前記制御用集積回路とを接続する接続線に対し、前記駆動用電圧に逆行する逆電圧の印加を阻止する阻止手段を直列接続した。
【０００９】
請求項２の本発明では、前記阻止手段は、ダイオード又は、トランジスタと抵抗の組み立て品からなる。
【００１０】
請求項３の本発明では、前記電源供給用回路は、電源ＩＣ及びそれに接続されたスイッチングレギュレータからなり、前記電源ＩＣは、前記スイッチングレギュレータに対し、ＰＷＭ制御信号を出力し、かつタイマラッチ方式の出力短絡保護回路を内蔵している。
【００１１】
請求項４の本発明では、回路部品が短絡していない場合、前記出力短絡保護回路は、基準電圧と、前記スイッチングレギュレータの出力の分圧との差分に基づく誤差信号を検知し、前記誤差信号が立ち下がった後に、リセット状態に戻す。
【００１２】
請求項５の本発明では、前記電源供給用回路への電源が投入される前に、前記画像データが入力されても、前記誤差信号は、前記電源の立ち上がりと同時に立ち上がる。
【００１３】
請求項６の本発明では、出力短絡から短絡保護が動作するまでの時間をｔｐとし、前記誤差信号が立ち上がってから立ち下がるまでの時間がｔｐより小さくなる様に、前記出力短絡保護回路は構成されている。
【発明の効果】
【００１４】
請求項１の本発明では、駆動用電圧に逆行する逆電圧の印加を阻止する阻止手段を設けた。その結果、電源供給用回路への電源電圧が入力する前に、制御用集積回路への画像データが入力されても、画像データに伴う逆電圧が電源供給用回路へ出力される事を防止できる。
【００１５】
請求項２の本発明では、ダイオード又は、トランジスタと抵抗の組み立て品を追加するだけなので、大きなコストアップとならない。
【００１６】
請求項３の本発明の構成により、安定した出力の供給ができると共に、出力が短絡した場合、十分な保護ができる。
【００１７】
請求項４の本発明の構成により、回路部品が短絡していない場合、出力短絡保護回路が作動する事を、確実に防止できる。
【００１８】
請求項５の本発明の構成により、電源電圧の入力前に画像データが入力されても、誤差信号と電源電圧の立ち上がりは同時であるので、出力短絡保護回路が作動し始める時点は正確となる。
【００１９】
請求項６の本発明の構成により、回路部品が短絡していない場合、画像データの入力タイミングに係わらず、出力短絡保護回路の誤動作（早切れ）を、完全に防止できる。
【発明を実施するための最良の形態】
【００２０】
以下に、本発明を実施するための最良の形態を、実施例１，２及び図面を用いて詳細に説明する。以下の実施例は、本発明の技術思想を具体化するための液晶表示装置の一例を例示するものである。本発明は、特許請求の範囲に示した技術思想を逸脱することなく、種々の変更を行ったものにも、均しく適用し得る。
【実施例１】
【００２１】
以下、図１ないし図３に従い、本実施例１に係る液晶表示装置１０を説明する。図１は液晶表示装置１０のブロック図である。図２は、液晶表示装置１０に用いられる電源供給用回路１３のブロック図である。図３は、液晶表示装置１０に用いられる電源ＩＣ１９のブロック図である。
【００２２】
図１において、液晶表示装置１０は、液晶パネル１１と、制御用集積回路１２と、電源供給用回路１３と、ガンマ補正回路１４と、複数個のソースドライバ１５と、複数個のゲートドライバ１６等から構成されている。
【００２３】
液晶パネル１１は例えば、下ガラス基板上に複数個設けられた行電極１８と、複数個の列電極１７と、それらの交点近傍に設けられたＴＦＴと、ＴＦＴに接続された画素電極などを有する。液晶パネル１１は、上ガラス基板に設けられたコモン（共通）電極と、下ガラス基板と、上ガラス基板との間に設けられた液晶（共に図示せず）等を有する。
【００２４】
制御用集積回路１２は、入力インターフェース（図示せず）を介して、コンピュータ、テレビジョン装置、ビデオ再生装置、ＤＶＤ再生装置（共に図示せず）等から送られてきたデータイネーブル信号ＤＥが入力される。
【００２５】
また、制御用集積回路１２は、上記装置等から送られてきた、例えばＲＧＢ各８ビットの画像データＩＲＤ，ＩＧＤ，ＩＢＤが入力される。制御用集積回路１２は、クロック信号ＤＯＴＣＬ，垂直同期信号ＶＳＹＮ，水平同期信号ＨＳＹＮが入力される。
【００２６】
制御用集積回路１２は、上記入力信号を信号処理し、ソースドライバ１５に対し、表示データＯＲＤ，ＯＧＤ、ＯＢＤ，極性反転信号ＰＯＬ，ストローブ信号ＳＴＲＢ，スタートパルス信号ＳＰ等を出力する。
【００２７】
また、制御用集積回路１２は、クロックパルス信号ＣＰＶを、電源供給用回路１３およびゲートドライバ１６へ供給する。制御用集積回路１２は、ゲートドライバ１６に対し、フレーム信号ＦＬＭを供給する。
【００２８】
更に、制御用集積回路１２は、電源供給用回路１３に対し、各部品への電源供給順序を示す制御信号ＣＴＲＬを出力する。この様に、制御用集積回路１２は、電源供給用回路１３およびゲートドライバ１６およびソースドライバ１５に対し、各種信号を出力する。
【００２９】
電源供給用回路１３は、入力された直流電圧ＶＩＮ（例えば１２ボルト）をもとに、各部品に対し、適正な直流電圧を出力する。具体的には、電源供給用回路１３は、ガンマ補正回路１４に対し、第１基準電圧ＶＣＯＭ１（例えば、−１．０ボルト）と、第２基準電圧ＶＣＯＭ２（例えば、５．５ボルト）を出力する。
【００３０】
電源供給用回路１３は、制御用集積回路１２と、ソースドライバ１５と、ゲートドライバ１６に対し、各々、駆動用電圧ＶＤＤ１（例えば、３．３ボルト）を出力する。
【００３１】
電源供給用回路１３は、ソースドライバ１５を介して、液晶パネル１１の列電極１７に印加するための列用電圧ＶＧＥＮ（例えば、５ボルト）を出力する。
【００３２】
電源供給用回路１３は、ゲートドライバ１６を介して、液晶パネル１１の行電極１８に印加するための高電圧ＶＧＨ（例えば、１５ボルト）および低電圧ＶＧＬ（例えば、−１５ボルト）を出力する。
【００３３】
電源供給用回路１３は、ゲートドライバ１６に対し、他の駆動用電圧ＶＤＤ２（例えば−１１．７ボルト）を出力する。
【００３４】
ガンマ補正回路１４は、電源供給用回路１３から供給された第１基準電圧ＶＣＯＭ１と第２基準電圧ＶＣＯＭ２を抵抗分圧することにより、各ソースドライバ１５に対し、ガンマ補正電圧ＶＧＭ１〜ＶＧＭ１０を出力する。
【００３５】
ソースドライバ１５は、このガンマ補正用電圧ＶＧＭ１〜ＶＧＭ１０を、内蔵されたＤ／Ａコンバータの基準電圧として利用する。その結果、ソースドライバ１５は、入力された画像データＯＲＤ，ＯＧＤ，ＯＢＤをアナログ変換し、各列電極１７に対し、上記アナログ変換された電圧を出力する。
【００３６】
また、電源供給用回路１３は、電源ＩＣ１９を有している。接続線２０は、電源供給用回路１３と制御用集積回路１２とを接続する様に設けられている。
【００３７】
阻止手段２１は、駆動用電圧ＶＤＤ１に逆行する逆電圧の印加を阻止すべく、接続線２０に対し、直列接続されている。阻止手段２１は、例えばダイオードからなる。
【００３８】
この様に、電源供給用回路１３は制御用集積回路１２に対し、接続線２０と阻止手段２１との直列回路を介して、駆動用電圧ＶＤＤ１を出力する。なお、一般のダイオードの電圧電流特性において、逆電圧２．４ボルトに対し、逆方向電流はゼロμＡである。故に、阻止手段２１として、一般のダイオードを使用することができる。
【００３９】
次に、電源供給用回路１３の具体例を、図２に従い説明する。図２において、電源供給用回路１３は、電源電圧検知回路２２と、スイッチングレギュレータ２３と、極性反転器２４と、シリーズレギュレータ２５を有する。
【００４０】
更に、電源供給用回路１３は、スイッチングレギュレータ２６と、シリーズレギュレータ２７と、変換部２８と、スイッチ２９を有する。そして、電源供給用回路１３は、スイッチングレギュレータ３０と、ツェナーダイオード３１を有する。
【００４１】
電源電圧検知回路２２は例えば、リセットＩＣと、２個のトランジスタ等からなり、入力電圧が所定値（例えば、直流１２ボルト）以上になると、内部回路を導通させ、電圧ＶＣＣ（例えば、直流１４ボルト）を出力する。そして、入力電圧ＶＩＮが所定値未満になると、電圧ＶＣＣの出力を停止する。
【００４２】
スイッチングレギュレータ２３は電源電圧検知回路２２に接続され、電圧ＶＣＣが入力される。そして、スイッチングレギュレータ２３は電源ＩＣ１９に接続され、ＰＷＭ制御信号Ｐ１が入力される。スイッチングレギュレータ２３は上記信号Ｐ１により、駆動用電圧ＶＤＤ１（３．３ボルト）を出力する。
【００４３】
この様に、電源供給用回路１３は、制御用集積回路１２およびゲートドライバ１６およびソースドライバ１５に対し、駆動用電圧ＶＤＤ１を出力するスイッチングレギュレータ２３を有する。
【００４４】
極性反転器２４は、スイッチングレギュレータ２３の出力ＶＤＤ１を反転させ、−３．３ボルトを出力する。シリーズレギュレータ２５は、この反転電圧を昇圧させ、電圧ＶＣＯＭ１（−１．０ボルト）を出力する。
【００４５】
スイッチングレギュレータ２６は電源電圧検知回路２２に接続され、電圧ＶＣＣが入力される。そして、スイッチングレギュレータ２６は電源ＩＣ１９に接続され、ＰＷＭ制御信号Ｐ２が入力される。スイッチングレギュレータ２６は上記信号Ｐ２により、電圧ＶＣＯＭ２（５．５ボルト）を出力する。
【００４６】
シリーズレギュレータ２７は、上記電圧ＶＣＯＭ２を減少させ、電圧ＶＧＥＮ（５．０ボルト）を出力する。
【００４７】
変換部２８は、チャージポンプおよび安定化回路からなる。変換部２８は、スイッチングレギュレータ２６からのスイッチングパルスが入力され、１５ボルトを出力する。
【００４８】
スイッチ２９は例えばトランジスタ等からなり、その制御端子は、制御用集積回路１２からの制御信号ＣＴＲＬを受け取る。スイッチ２９の入力側は、変換部２８の出力側に接続されている。
【００４９】
制御信号ＣＴＲＬがＬｏ信号の場合、スイッチ２９は開成され、非導通状態となり、高電圧ＶＧＨは出力されない。制御信号ＣＴＲＬがＨｉ信号の場合、スイッチ２９は閉成され、導通状態となり、高電圧ＶＧＨ（１５ボルト）は出力される。
【００５０】
スイッチングレギュレータ３０は電源電圧検知回路２２に接続され、電圧ＶＣＣが入力される。そして、スイッチングレギュレータ３０は電源ＩＣ１９に接続され、ＰＷＭ制御信号Ｐ３により、低電圧ＶＧＬ（−１５ボルト）を出力する。
【００５１】
ツェナーダイオード３１は、スイッチングレギュレータ３０からの低電圧ＶＧＬが入力され、ゲートドライバ１６に対し、他の駆動用電圧ＶＤＤ２（−１１．７ボルト）を出力する。
【００５２】
電源電圧ＶＩＮが投入されると、最初に、制御用集積回路１２からの制御信号ＣＴＲＬがＬｏ信号であるので、スイッチ２９は開成されている。そして、電源供給用回路１３は電圧ＶＣＯＭ１と、駆動用電圧ＶＤＤ１と、電圧ＶＧＥＮと、電圧ＶＣＯＭ２と、低電圧ＶＧＬと、他の駆動用電圧ＶＤＤ２を出力する。
【００５３】
そして、制御用集積回路１２は上記動作から一定時間が経過すると、制御信号ＣＴＲＬとして、Ｈｉ信号を出力する。この時、スイッチ２９は閉成される。その結果、高電圧ＶＧＨが出力される。
【００５４】
即ち、この時点以降に、ゲートドライバ１６に対し、低電圧ＶＧＬおよび高電圧ＶＧＨが共に出力される。
【００５５】
上述した様に、電源供給用回路１３は、電源ＩＣ１９およびそれに接続されたスイッチングレギュレータ２３，２６，３０からなる。電源ＩＣ１９は、スイッチングレギュレータ２３，２６，３０に対し、各々、ＰＷＭ制御信号Ｐ１，Ｐ２，Ｐ３を出力する。スイッチングレギュレータ２３，２６，３０は、各々、ＰＷＭ制御された、一定の出力電圧ＶＤＤ１，ＶＣＯＭ２，ＶＧＬを出力する。
【００５６】
スイッチングレギュレータ２３の出力側は、抵抗３２ａ，３３ａの直列接続を介して接地されている。抵抗３２ａ，３３ａの接続点と、電源ＩＣ１９の入力端子とは接続されている。抵抗３２ａ，３３ａを所定の値のものから選択することにより、スイッチングレギュレータ２３の出力の分圧ＧＢ１（所望のもの）は、電源ＩＣ１９に入力される。
【００５７】
スイッチングレギュレータ２６の出力側は、抵抗３４ａ，３５ａの直列接続を介して接地されている。抵抗３４ａ，３５ａの接続点と、電源ＩＣ１９の入力端子とは接続されている。抵抗３４ａ，３５ａを所定の値のものから選択することにより、スイッチングレギュレータ２６の出力の分圧ＧＢ２（所望のもの）は、電源ＩＣ１９に入力される。
【００５８】
スイッチングレギュレータ３０の出力側は、抵抗３６ａ，３７ａの直列接続を介して接地されている。抵抗３６ａ，３７ａの接続点と、電源ＩＣ１９の入力端子とは接続されている。抵抗３６ａ，３７ａを所定の値のものから選択することにより、スイッチングレギュレータ３０の出力の分圧ＧＢ３（所望のもの）は、電源ＩＣ１９に入力される。これらの部品により、電源供給用回路１３は構成されている。
【００５９】
次に、電源ＩＣ１９の具体例を、図３に従い説明する。図３において、電源ＩＣ１９の一つの入力端子に対し、電源電圧検知回路２２の出力電圧ＶＣＣ（１４ボルト）が入力される。
【００６０】
電源ＩＣ１９内に、基準電源（図示せず）が設けられている。基準電源は、電圧ＶＣＣが入力されると、電圧ＶＲＥＦ（３．７ボルト）を出力する。
【００６１】
電圧ＶＲＥＦは抵抗Ｒ１，Ｒ２により分圧され、その分圧は基準電圧Ｖ２として、各々アンプ３２，３３，３４の＋端子に入力される。各分圧ＧＢ１，ＧＢ２，ＧＢ３は各々、アンプ３２，３３，３４の−端子に入力される。
【００６２】
アンプ３２は、基準電圧Ｖ２と、スイッチングレギュレータ２３の出力の分圧ＧＢ１との差分（Ｖ２−ＧＢ１）に基づく誤差信号ＦＢ１を出力する。
【００６３】
アンプ３３は、基準電圧Ｖ２と、スイッチングレギュレータ２６の出力の分圧ＧＢ２との差分（Ｖ２−ＧＢ２）に基づく誤差信号ＦＢ２を出力する。
【００６４】
アンプ３４は、基準電圧Ｖ２と、スイッチングレギュレータ３０の出力の分圧ＧＢ３との差分（Ｖ２−ＧＢ３）に基づく誤差信号ＦＢ３を出力する。
【００６５】
検出器３５は例えばオア回路からなる。検出器３５の入力側は、誤差信号ＦＢ１，ＦＢ２，ＦＢ３が入力される。検出器３５の出力側は、誤差信号ＦＢを出力する。
【００６６】
ラッチ回路３６の入力側は、誤差信号ＦＢが入力される。ラッチ回路３６の一端子は、コンデンサ３７を介して接地されている。このコンデンサ３７に充電される電圧をＣＰと呼ぶ。ラッチ回路３６の出力側は、アンドゲート３８，３９，４０の入力側に共通して接続されている。
【００６７】
発振器４１は例えば、三角波（電圧Ｖ３）を出力し、三角波の最大値は２．３ボルトであり、最小値は１．３ボルトである。
【００６８】
比較器４２の＋端子には誤差信号ＦＢ１が入力され、−端子には三角波Ｖ３が入力される。ＦＢ１がＶ３以上の時に、比較器４２はＨｉ信号を出力し、ＦＢ１がＶ３未満の時にＬｏ信号を出力する。
【００６９】
比較器４３の＋端子には誤差信号ＦＢ２が入力され、−端子には三角波Ｖ３が入力される。ＦＢ２がＶ３以上の時に、比較器４３はＨｉ信号を出力し、ＦＢ２がＶ３未満の時にＬｏ信号を出力する。
【００７０】
比較器４４の＋端子には誤差信号ＦＢ３が入力され、−端子には三角波Ｖ３が入力される。ＦＢ３がＶ３以上の時に、比較器４４はＨｉ信号を出力し、ＦＢ３がＶ３未満の時にＬｏ信号を出力する。
【００７１】
ソフトスタート回路（図示せず）は電源ＩＣ１９に内蔵され、電圧ＶＲＥＦに接続された抵抗により、コンデンサ（図示せず）を充電する。その結果、電源供給用回路１３に電源電圧ＶＩＮが入力されると、ソフトスタート電圧ＣＳは、ゼロから徐々に、緩やかに立ち上がり、その後、一定値となる。
【００７２】
比較器４５の＋端子には、スタート電圧ＣＳが入力され、−端子には三角波Ｖ３が入力される。ＣＳがＶ３以上の時に、比較器４５はＨｉ信号を出力し、ＣＳがＶ３未満の時にＬｏ信号を出力する。
【００７３】
比較器４５の出力側は、アンドゲート３８，３９，４０の各々の入力端子に接続されている。比較器４２，４３，４４の各出力側は、アンドゲート３８，３９，４０の各入力端子に接続されている。ラッチ回路３６の出力側は、アンドゲート３８，３９，４０の各入力端子に接続されている。
【００７４】
ドライバ４６は例えばＭＯＳＦＥＴからなる。ドライバ４６の制御端子（ゲート）はアンドゲート３８の出力側に接続されている。ドライバ４６はＰＷＭ制御信号Ｐ１を出力する。
【００７５】
ドライバ４７は例えばＭＯＳＦＥＴからなる。ドライバ４７の制御端子（ゲート）はアンドゲート３９の出力側に接続されている。ドライバ４７はＰＷＭ制御信号Ｐ２を出力する。
【００７６】
ドライバ４８は例えばＭＯＳＦＥＴからなる。ドライバ４８の制御端子（ゲート）はアンドゲート４０の出力側に接続されている。ドライバ４８はＰＷＭ制御信号Ｐ３を出力する。
【００７７】
出力短絡保護回路４９は例えば、アンプ３２，３３，３４と、検出器３５と、ラッチ回路３６と、コンデンサ３７等からなる。以上の部品により、電源ＩＣ１９は構成されている。この様に、電源ＩＣ１９は、タイマラッチ方式の出力短絡保護回路４９を内臓している。
【００７８】
次に、図１ないし図４に従い、液晶表示装置１０の動作を説明する。図４（ａ）は、電源供給用回路１３に入力される電源電圧ＶＩＮの波形図である。図４（ｂ）は、制御用集積回路１２に入力された画像データＤの波形図である。図４（ｃ）は、電源ＩＣ１９に接続されたコンデンサ３７の充電電圧ＣＰの波形図である。図４（ｄ）は、駆動用電圧ＶＤＤ１の波形図である。図４（ｅ）は、誤差信号ＦＢ１の波形図である。
【００７９】
この時、回路部品は短絡していないものとする。最初に、入力された画像データＤが立ち上がったとする（図４（ｂ）参照）。
【００８０】
この時、阻止手段２１により、電源供給用回路１３に対して、画像データＤに起因する逆電圧は印加されない。従って、この時、充電電圧ＣＰと、駆動用電圧ＶＤＤ１と、誤差信号ＦＢ１はゼロに維持されている。
【００８１】
そして、時間が経過して、電源電圧ＶＩＮが立ち上がったとする（図４（ａ）参照）。この時、電源ＩＣ１９のアンプ３２の＋端子に入力される電圧は、基準電圧Ｖ２である。また、−端子に入力される分圧ＧＢ１はゼロである。何故ならば、スイッチングレギュレータ２３の出力はゼロだからである。
【００８２】
その結果、アンプ３２の出力である誤差信号ＦＢ１は、急速に立ち上がる（図４（ｅ）参照）。
【００８３】
この時、誤差信号ＦＢ１は検出器３５を介して、ラッチ回路３６に入力される。ラッチ回路３６に内蔵された定電流源は、コンデンサ３７に対し、定電流を出力する。その結果充電電圧ＣＰは、徐々に増加する（図４（ｃ）参照）。ラッチ回路３６は、アンドゲート３８，３９，４０に対し、Ｈｉ信号を出力している。
【００８４】
この時、ソフトスタート回路に接続されたコンデンサの存在により、駆動用電圧ＶＤＤ１は未だゼロに維持されている（図４（ｄ）参照）。
【００８５】
更に、時間が経過すると、ＰＷＭ制御されたスイッチングレギュレータ２３の出力（駆動用電圧ＶＤＤ１）は、立ち上がり始める（図４（ｄ）参照）。
【００８６】
この時、スイッチングレギュレータ２３の出力の分圧ＧＢ１も立ち上がり始めるので、基準電圧Ｖ２と、分圧ＧＢ１の差分に基づく誤差信号ＦＢ１は、徐々に立ち下がり始める（図４（ｅ）参照）。
【００８７】
更に、時間が経過すると、駆動用電圧ＶＤＤ１は徐々に増加した後に、完全に立ち上がる（図４（ｄ）参照）。
【００８８】
この様に、駆動用電圧ＶＤＤ１が徐々に増加すると、ＶＤＤ１の分圧ＧＢ１も徐々に増加する。その結果、基準電圧Ｖ２と、分圧ＧＢ１との差分に基づく誤差信号ＦＢ１は徐々に減少し、その後、ゼロ（立ち下がる）となる。
【００８９】
ラッチ回路３６は、誤差信号ＦＢ１の立ち下がりを検知すると、コンデンサ３７への充電を停止し、コンデンサ３７に対し、接地電圧を出力する。その結果、コンデンサ３７は放電し、充電電圧ＣＰは立ち下がり、ゼロに維持される。
【００９０】
ここで、出力短絡から短絡保護が動作するまでの時間をｔｐとする。出力短絡保護回路４９は、充電電圧ＣＰが立ち上がってから、立ち下がるまでの時間がｔｐより小さい事を検知し、上記状況は出力短絡でないとし、リセット状態に戻す。即ち、充電電圧ＣＰをゼロに戻す。
【００９１】
言い換えれば、出力短絡保護回路４９は、基準電圧Ｖ２と、スイッチングレギュレータ２３の出力の分圧ＧＢとの差分に基づく誤差信号ＦＢ１を検知する。出力短絡保護回路４９は、誤差信号ＦＢ１が完全に立ち下がった後に、リセット状態に戻す。
【００９２】
また、上述した様に、電源供給用回路１３への電源電圧ＶＩＮが投入される前に、画像データＤが入力されても、誤差信号ＦＢ１は、電源電圧ＶＩＮの立ち上がりと同時に立ち上がる。
【００９３】
更に、上述した様に、誤差信号ＦＢ１が立ち上がってから、立ち下がるまでの時間は、ｔｐより小さくなる洋に、出力短絡保護回路４９は構成されている。
【実施例２】
【００９４】
次に、図５に従い、本実施例２に係る液晶表示装置５０を説明する。図５は、液晶表示装置５０に用いられる阻止手段５１の電気回路図である。
【００９５】
阻止手段５１は、トランジスタ５２と、抵抗５３と、抵抗５４等からなる。トランジスタ５２のエミッタは、電源供給用回路１３の接続線２０ａに接続されている。
【００９６】
トランジスタ５２のコレクタは、制御用集積回路１２側の接続線２０ｂに接続されている。トランジスタ５２のベースは、抵抗５４を介して接地されている。トランジスタ５２のエミッタは、抵抗５３を介して、ベースに接続されている。
【００９７】
上記構成により、接続線２０ａから接続線２０ｂへ、電流が流れるように構成されている。即ち、阻止手段５１は、接続線２０ｂから２０ａへ、電流が流れる事を阻止する。
【００９８】
接続線２０ａ，２０ｂにより、接続線５５は構成されている。この様に、電源供給用回路１３と制御用集積回路１２とを接続する接続線５５が設けられている。接続線５５に対し、駆動用電圧ＶＤＤ１に逆行する逆電圧の印加を阻止する阻止手段５１が設けられている。
【００９９】
この様に、阻止手段５１は、トランジスタ５２と、抵抗５３，５４との組み立て品とにより、構成しても良い。その他の部品は、実施例１のものと同一である。また、上記説明では、阻止手段５１として、１個のトランジスタを例示した。しかし、阻止手段として、複数個のトランジスタと、複数個の抵抗との組み立て品を用いても良い。
【図面の簡単な説明】
【０１００】
【図１】本発明の実施例１に係る液晶表示装置１０を示すブロック図である。
【図２】液晶表示装置１０に用いられる電源供給用回路１３のブロック図である。
【図３】液晶表示装置１０に用いられる電源ＩＣ１９のブロック図である。
【図４】液晶表示装置１０に用いられる各種電圧等の波形図である。
【図５】本発明の実施例２に係る液晶表示装置５０に用いられる阻止手段５１の電気回路図である。
【図６】従来の液晶表示装置に用いられる各種電圧等の波形図である。
【符号の説明】
【０１０１】
１０  液晶表示装置
１１  液晶パネル
１２  制御用集積回路
１３  電源供給用回路
１５  ソースドライバ
１６  ゲートドライバ
１７  列電極
１８  行電極
２０  接続線
２１  阻止手段
【図１】
2006330538.tif 000003
【図２】
2006330538.tif 000004
【図３】
2006330538.tif 000005
【図４】
2006330538.tif 000006
【図５】
2006330538.tif 000007
【図６】
2006330538.tif 000008