(57)【要約】【課題】  ｐ−ＭＯＳプロセスによって駆動回路と同時に作り込むことが可能で、しかも特性に優れた光電変換素子を提供する。【解決手段】  ｐ型不純物が注入された一対のｐ＋領域４，５と、ｐ＋領域４，５の間に配されｐ＋領域よりもｐ型不純物の濃度が低いｐ−領域（受光層１０）とを有し、ｐ−領域上にゲート絶縁６膜を介してゲート電極７が形成されてなるｐ−ＭＯＳ構造の光電変換素子である。ゲート電極７の幅Ｗがｐ−領域の幅よりも小であり、ゲート電極下のｐ−領域が受光層１０として機能するとともに、ゲート電極下から外れた部分のｐ−領域がＬＤＤ領域８，９として機能する。この光電変換素子を駆動回路用の薄膜トランジスタ（ｐチャンネルＴＦＴ）と同一基板上に作り込むことで、低コストで入力機能付き表示装置が実現される。【選択図】  図１
2006186266.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型不純物が注入された一対のｐ＋領域と、前記ｐ＋領域の間に配されｐ＋領域よりもｐ型不純物の濃度が低いｐ−領域とを有し、前記ｐ−領域上に絶縁膜を介してゲート電極が形成されてなるｐ−ＭＯＳ構造の光電変換素子であって、
前記ゲート電極の幅が前記ｐ−領域の幅よりも小であり、ゲート電極下のｐ−領域が受光層として機能するとともに、ゲート電極下から外れた部分のｐ−領域が低濃度不純物領域として機能することを特徴とする光電変換素子。
【請求項２】
前記低濃度不純物領域として機能するｐ−領域と受光層として機能するｐ−領域は、同一濃度の低濃度不純物層により構成されていることを特徴とする請求項１記載の光電変換素子。
【請求項３】
前記受光層として機能するｐ−領域の両側に前記低濃度不純物領域として機能するｐ−領域を有することを特徴とする請求項１または２記載の光電変換素子。
【請求項４】
一方のｐ＋領域にアノード電極が形成され、他方のｐ＋領域にカソード電極が形成されていることを特徴とする請求項１から３のいずれか１項記載の光電変換素子。
【請求項５】
表示制御を行う駆動回路用の薄膜トランジスタ及び受光素子が同一基板上に形成され、表示機能及び入力機能を有する表示装置であって、
前記駆動回路用の薄膜トランジスタと受光素子は、いずれもｐ−ＭＯＳ構造を有するとともに、
前記受光素子は、ｐ型不純物が注入された一対のｐ＋領域と、前記ｐ＋領域の間に配されｐ＋領域よりもｐ型不純物の濃度が低いｐ−領域とを有し、前記ｐ−領域上に絶縁膜を介してゲート電極が形成されてなるｐ−ＭＯＳ構造の光電変換素子により構成され、
前記光電変換素子においては、ゲート電極の幅が前記ｐ−領域の幅よりも小であり、ゲート電極下のｐ−領域が受光層として機能するとともに、ゲート電極下から外れた部分のｐ−領域が低濃度不純物領域として機能することを特徴とする表示装置。
【請求項６】
前記駆動回路用の薄膜トランジスタは、前記光電変換素子と同様の構造を有することを特徴とする請求項５記載の表示装置。
【請求項７】
画素電極が形成されるアレイ基板と共通電極が形成される対向基板とを有し、これら基板の間に液晶層が挟持されるとともに、前記アレイ基板に駆動回路用の薄膜トランジスタ及び受光素子が形成されていることを特徴とする請求項５または６記載の表示装置。
【請求項８】
前記対向基板の背面側に光源が配置されていることを特徴とする請求項７記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ｐ−ＭＯＳ構造を有する光電変換素子の改良に関するものであり、さらには、この光電変換素子を受光素子として用い、表示機能のみならず入力機能も有する表示装置に関する。
【背景技術】
【０００２】
例えば平面表示装置の１種である液晶表示装置は、軽量、薄型、低消費電力等の特徴を有するために、ＯＡ機器、情報端末、時計、テレビ等、様々な分野に応用されている。特に、薄膜トランジスタ素子（ＴＦＴ素子）を用いた液晶表示装置は、応答性にも優れることから、携帯電話、テレビやコンピュータ等、数多くの電子機器において表示装置として用いられている。
【０００３】
近年、平面表示装置の用途は益々拡大する傾向にあり、例えばタッチパネルやペン入力等の入力機能を付加した表示装置も開発されている。表示装置の画面に直接入力することができれば、ユーザーインターフェースを格段に向上することが可能である。ただし、前記タッチパネル方式やペン入力方式では、これらの機能を付加させるために、表示装置に様々な部品等を追加する必要があり、装置構成が複雑化し、コスト増を招くという問題がある。
【０００４】
一方、この種の平面表示装置、例えば液晶表示装置においては、従来、外付け部品であった駆動回路を、薄膜トランジスタ（ＴＦＴ）を集積して透光性基板（ガラス基板）の一主面上に取り込むことによって、トータルコストを低減させる技術が開発されている。したがって、この技術を応用し、ガラス基板上に光センサ素子を作り込み、読み取り機能を駆動回路と同時に取り込むことが可能であれば、入力機能を備えた液晶表示装置のトータルコストを低減し、付加価値を向上することができるものと期待される。
【０００５】
このような状況から、本願出願人は、特許文献１において、画素アレイ部に受光センサを作り込んだ表示装置を提案し、さらに、特許文献２において、この種の表示装置に用いることが可能な光センサ用ダイオードを提案した。
【特許文献１】特開２００４−１５９２７３号公報
【特許文献２】特開２００４−１１９７１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、前記特許文献１記載の発明のように、画素アレイ部に受光センサを作り込む場合、駆動回路用の薄膜トランジスタと受光センサとを同一の製造プロセスで作り込むことことができれば、製造プロセスを簡略化することができ、製造コストを大幅に削減することができるものと考えられる。
【０００７】
ここで、駆動回路をガラス基板上に作り込む製造プロセスには、ｎチャンネルＴＦＴとｐチャンネルＴＦＴの両方で回路を構成するＣ−ＭＯＳプロセスと、ｐチャンネルＴＦＴのみで回路を構成するｐ−ＭＯＳプロセスが知られている。前者は、高度な駆動回路を作り込むことができるという利点を有するが、製造コストの上昇を招くため、１枚のガラス基板から多数のガラス基板を取り出すことが可能な小型パネルにおいて主に適用されている。一方、後者は、作り込める駆動回路は簡易なものに限定されるが、製造コストを抑えることができ、大型パネルにおいて主に適用されている。
【０００８】
したがって、製造コストを低減し、大型パネルを実現するためには、前記ｐ−ＭＯＳプロセスにおいて受光素子を作り込むことが必要であるが、前記特許文献２記載の発明にも見られるように、従来の受光素子（光センサ素子）はＰＩＮダイオードの構造を採っているため、その作り込みに際してはＣ−ＭＯＳプロセスを採用せざるを得ず、製造コストの上昇を招く上に、小型パネルにしか適用できないという課題を抱えている。
【０００９】
本発明は、このような従来の実情に鑑みて提案されたものである。すなわち、本発明は、ｐ−ＭＯＳプロセスによって駆動回路と同時に作り込むことが可能で、しかも特性に優れた光電変換素子（受光素子）を提供することを目的とする。また、本発明は、前記光電変換素子を実現することで、製造プロセスの簡略化、製造コストの削減、さらには大型パネルの実現を図ることが可能な表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述の目的を達成するために、本発明に係る光電変換素子は、ｐ型不純物が注入された一対のｐ＋領域と、前記ｐ＋領域の間に配されｐ＋領域よりもｐ型不純物の濃度が低いｐ−領域とを有し、前記ｐ−領域上に絶縁膜を介してゲート電極が形成されてなるｐ−ＭＯＳ構造の光電変換素子であって、前記ゲート電極の幅が前記ｐ−領域の幅よりも小であり、ゲート電極下のｐ−領域が受光層として機能するとともに、ゲート電極下から外れた部分のｐ−領域が低濃度不純物領域として機能することを特徴とする。
【００１１】
ｐ−ＭＯＳプロセスで光電変換素子を製造可能とするためには、光電変換素子の構造もｐ−ＭＯＳ構造とする必要がある。そこで、本発明の光電変換素子においては、その基本構造を、ｐ型不純物が注入された一対のｐ＋領域と、前記ｐ＋領域の間に配されｐ＋領域よりもｐ型不純物の濃度が低いｐ−領域とを有し、前記ｐ−領域上に絶縁膜を介してゲート電極が形成されてなるｐ−ＭＯＳ構造としている。これにより、製造コストが抑えられ、例えば表示装置において大型パネルも実現される。
【００１２】
ただし、ｐ−ＭＯＳプロセスで作製された光電変換素子では、暗電流を抑えることができず、光電流との明暗比を確保するのが難しく、光センサ素子としての機能を十分に果たすことができない。そこで、本発明では、ゲート電極の幅をｐ−領域の幅よりも小とし、いわゆるｐチャンネルＴＦＴに低濃度不純物領域として機能するｐ−領域（ＬＤＤ領域）を設ける構造を採用している。これにより、暗電流が低減されて明暗比が十分に確保され、光電変換素子の性能の向上が実現される。
【００１３】
一方、本発明に係る表示装置は、表示制御を行う駆動回路用の薄膜トランジスタ及び受光素子が同一基板上に形成され、表示機能及び入力機能を有する表示装置であって、前記駆動回路用の薄膜トランジスタと受光素子は、いずれもｐ−ＭＯＳ構造を有するとともに、前記受光素子は、ｐ型不純物が注入された一対のｐ＋領域と、前記ｐ＋領域の間に配されｐ＋領域よりもｐ型不純物の濃度が低いｐ−領域とを有し、前記ｐ−領域上に絶縁膜を介してゲート電極が形成されてなるｐ−ＭＯＳ構造の光電変換素子により構成され、前記光電変換素子においては、ゲート電極の幅が前記ｐ−領域の幅よりも小であり、ゲート電極下のｐ−領域が受光層として機能するとともに、ゲート電極下から外れた部分のｐ−領域が低濃度不純物領域として機能することを特徴とする。
【００１４】
本発明の表示装置では、駆動回路用の薄膜トランジスタと受光素子（光電変換素子）がいずれもｐ−ＭＯＳ構造を有することから、ｐ−ＭＯＳプロセスで一括形成可能であり、製造プロセスが大幅に簡略化され、製造コストも削減される。したがって、本発明の表示装置によれば、大型パネル向けの低製造コストのプロセスを用いて、平面表示装置において画像を表示するという本来の用途に加え、例えば画素内に内蔵した受光素子（光電変換素子）によって光ペンからの直接光やバックライト光が対象物で反射した反射光を検出することで、様々な用途の入力機能が実現される。
【発明の効果】
【００１５】
本発明の光電変換素子によれば、ｐ−ＭＯＳ構造を採用しながら、暗電流を抑えて明暗比を確保することが可能であり、低コスト製造プロセスで製造可能で、しかも高性能な光電変換素子を提供することが可能である。また、本発明の表示装置によれば、駆動回路用の薄膜トランジスタと受光素子をｐＭＯＳプロセスで同時に形成することができ、高品位な読み取り機能を備えるとともに、低コストプロセスで製造可能な表示装置を提供することが可能である。さらに、本発明の表示装置によれば、大型パネルを実現することも可能である。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を適用した光電変換素子及びその製造方法、さらにはこれを用いた表示装置について、図面を参照して詳細に説明する。
【００１７】
図１及び図２は、本発明を適用した光電変換素子の一例を示すものである。これら図面に示すように、本実施形態の光電変換素子は、例えば液晶表示装置において表示制御を行う駆動回路用の薄膜トランジスタと同様、ｐチャンネルＴＦＴ構造を有する。
【００１８】
具体的には、本実施形態の光電変換素子は、ほぼ透明な矩形平板状の絶縁基板であるガラス基板１上に形成されており、ガラス基板１の一主面（表面）上には、先ず、窒化シリコン膜（ＳｉＮｘ膜）や酸化シリコン膜（ＳｉＯｘ膜）等にて構成されたアンダーコート層２が成膜されている。
【００１９】
そして、本実施形態の光電変換素子は、多結晶半導体であるポリシリコンにて形成された受光層、または活性層としての低濃度不純物層３を備えている。この低濃度不純物層３は、前記アンダーコート層２上に積層形成されており、ポリシリコンからなる前記低濃度不純物層３は、ｐ−領域を構成している。
【００２０】
また、前記低濃度不純物層３の両側には、低濃度不純物層３よりも不純物濃度が高いｐ＋領域４，５が、低濃度不純物層３と電気的に接続され連続して設けられてる。これらｐ＋領域４，５は、ｐチャンネルＴＦＴのソード及びトレインに相当するものであり、光電変換素子においては、アノード電極、あるいはカソード電極として働く。なお、前記低濃度不純物層３とｐ＋領域４，５は、同一のポリシリコン層により構成され、低濃度不純物層３の両側部分に高濃度の不純物拡散を行うことでｐ＋領域４，５が形成される。
【００２１】
さらに、前記低濃度不純物層３、ｐ＋領域４，５、さらにはアンダーコート層２を覆い、これらの上に積層される形でゲート絶縁膜６が成膜されており、その上に金属（第１メタル）を成膜することでゲート電極７が積層形成されている。
【００２２】
前記ゲート電極７は、低濃度不純物層３に対応して形成されており、通常は、このゲート電極７の幅Ｗと低濃度不純物層３の幅とはほぼ等しく設定されるが、本実施形態の光電変換素子では、ゲート電極７の幅Ｗが低濃度不純物層３の幅よりも狭くなるように設定されている。その結果、低濃度不純物層３がゲート電極下からはみ出す形になり、このゲート電極下から外れた部分のｐ−領域が低濃度不純物領域（ＬＤＤ領域８，９）を構成する形になっている。
【００２３】
したがって、前記のように構成することで、前記低濃度不純物層３のうち、ゲート電極７と対向する部分が受光層１０（活性層）として機能し、その両側のゲート電極７からはみ出した領域がＬＤＤ領域８，９として機能することになる。また、前記アノード電極やカソード電極として働くｐ＋領域４，５は、それぞれ電気抵抗の高いＬＤＤ領域８，９を介して活性層１０と電気的に接続されることになる。
【００２４】
ここで、ゲート電極７の幅Ｗや、低濃度不純物層３のはみ出し量（ＬＤＤ領域８，９）の幅ｔは、任意に設定することができるが、ゲート電極７の幅Ｗに関して言えば、通常のｐチャンネルＴＦＴよりも若干幅広に設定され、例えばＷ＝５μｍ以上に設定される。また、ＬＤＤ領域８，９の幅ｔは、０．１μｍ〜１．５μｍの範囲内とすることが好ましい。ＬＤＤ領域８，９の幅ｔが狭すぎると、ＬＤＤ領域８，９を設けることによる効果が不足する可能性があり、逆に幅ｔが広すぎると、ＬＤＤ領域８，９の抵抗値が大きくなり過ぎて光電流が不足する可能性がある。
【００２５】
また、前記活性層１０とＬＤＤ領域８，９は、いずれも低濃度不純物層３の一部であるため、本実施形態の場合、活性層１０とＬＤＤ領域８，９は同一濃度の低濃度不純物層で構成されることになるが、例えばＬＤＤ領域８，９の不純物濃度をｐ＋領域４，５よりも低い範囲で任意に設定することも可能である。この場合には、活性層１０とＬＤＤ領域８，９は、異なる濃度の低濃度不純物層で構成されることになる。
【００２６】
前記ゲート電極７を含むゲート絶縁膜６上には、絶縁性を有する酸化シリコン膜を成膜することにより層間絶縁膜１１が第２絶縁膜として積層形成されており、これら層間絶縁膜１１及びゲート絶縁膜６には、前記ｐ＋領域４，５に対応して複数箇所（本例では４箇所）にコンタクトホール１２，１３が貫通形成されている。したがって、前記コンタクトホール１２の底部にはｐ＋領域４が露呈しており、コンタクトホール１３の底部にはｐ＋領域５が露呈している。
【００２７】
そして、これらコンタクトホール１２，１３を埋める形で金属（第２メタル）が成膜され、これにより層間絶縁膜１１上にＰ電極１４，１５が形成されており、それぞれアノード電極、あるいはカソード電極としてｐ＋領域４，あるいはｐ＋領域５と電気的に接続されている。なお、これらＰ電極１４，１５は、前記ＬＤＤ領域８，９上を覆うとともに、ゲート電極７の一部を覆って形成されており、遮光体としての役割も果たしている。
【００２８】
さらに、前記層間絶縁膜１１及びＰ電極１４，１５を覆って全面に窒化シリコン膜等からなるパッシベーション膜１６が形成されている。このパッシベーション膜１６は、前述の構成を有する光電変換素子に対する保護膜としての機能を有する。
【００２９】
以上が本実施形態の光電変換素子の構成であるが、次に、かかる構成を有する光電変換素子の製造プロセスについて説明する。
【００３０】
前述の光電変換素子は、ｐ−ＭＯＳ製造プロセスにより作製される。先ず、図３ａに示すように、ガラス基板等の絶縁基板２１上に窒化シリコン膜や酸化シリコン膜等からなるアンダーコート層２２をＣＶＤ法により形成する。アンダーコート層２２を形成する理由は、絶縁基板２１上に形成される素子に不純物が拡散しないようにするためである。
【００３１】
次に、ＰＥＣＶＤ法やスパッタリング法等により、絶縁基板２１上にアモルファスシリコン膜２３ａを５００Å程度堆積した後、アモルファスシリコンを結晶化させるため、レーザー照射する。これにより、図３ｂに示すように、ポリシリコン層２３ｂが形成される。
【００３２】
そして、図３ｃに示すように、低濃度のボロンを全面にイオンドーピングし、前記ポリシリコン層２３ｂを低濃度不純物層（ｐ−層）２４とし、所定の形状にパターニングする。さらに、図３ｄに示すように、酸化シリコン膜をＰＥＣＶＤ法やＥＣＲ−ＣＶＤ法等で形成し、前記低濃度不純物層２４を覆って第１絶縁層２５を形成する。
【００３３】
続いて、図３ｅに示すように、Ｍｏ−ＴａやＭｏ−Ｗ等を用いて第１絶縁層２５の上面に第１メタル層２６を成膜し、図３ｆに示すように、これをレジスト２７をマスクとして光電変換素子のアノード領域及びカソード領域が開口するようにパターニングした後、高濃度の不純物（例えばボロン）をイオンドーピングする。このとき、イオンドーピングは前記パターニングに用いたレジスト２７をマスクとして行い、前記低濃度不純物層２４の両側部分をｐ＋領域２８，２９とする。
【００３４】
さらに、レジスト２７をマスクとして第１メタル層２６を再度エッチングすることで、図３ｇに示すように、第１メタル層２６をレジスト層２７よりも後退させ、ゲート電極３０とする。前記再度のエッチングを行って第１メタル層２６の幅を狭めてゲート電極３０とすることにより、低濃度不純物層２４の一部がゲート電極３０下から外れ、ＬＤＤ領域３１，３２が形成される。
【００３５】
ゲート電極３０及びＬＤＤ領域３１，３２の形成の後、レジスト２７を剥離し、注入した不純物を活性化するため５００℃程度でアニールした後に、絶縁基板２１を水素のプラズマ中に曝す水素化処理を行う。
【００３６】
そして、水素化に引き続いて、同じＣＶＤ装置中で、図３ｈに示すように、酸化シリコン膜からなる第２絶縁層３２を第１絶縁層２５上に形成する。次いで、図３ｉに示すように、コンタクトホールを設けることでｐ＋領域２８，２９を露出させ、この露出させた領域に第２メタル層を成膜し、パターニングしてアノード電極３３及びカソード電極３４を形成する。なお、形成されたアノード電極３３やカソード電極３４は、光電変換素子のＬＤＤ領域３１，３２を覆い、遮光帯としての役目も果たす。最後に、図示は省略するが、パッシベーション膜として窒化シリコン膜を成膜し、光電変換素子を完成する。
【００３７】
以上の製造プロセスによって光電変換素子が作製されるが、例えば表示装置において表示制御のための駆動回路に用いられる薄膜トランジスタ（ｐチャンネルＴＦＴ）も、全く同じ製造プロセスで形成することが可能である。したがって、本発明の光電変換素子は、入力機能を有する表示装置において、画素アレイ部に駆動回路用薄膜トランジスタ（ｐチャンネルＴＦＴ）と同時に作り込むことで、製造プロセスの簡略化や製造コストの削減を図ることが可能である。
【００３８】
図４は、アレイ基板に駆動回路用の薄膜トランジスタと受光素子を作り込んだ表示装置の一例を示すものである。図４に示す表示装置は、入力機能（画像読み取り機能）を有する液晶表示装置の例であり、基本的には通常の液晶表示装置と同様、アレイ基板４１と対向基板４２の間に液晶層４３が挟持されて構成されている。
【００３９】
ただし、通常の液晶表示装置においては、アレイ基板４１の背面側にバックライト（光源）が配置され、対向基板４２側から表示を見るようにしているのに対して、対向基板４２の背面側にバックライト４４が配置されて、アレイ基板４１側から表示を見るように配置されている。したがって、例えば画像取り込みを行う場合には、アレイ基板４１上に対象物（例えば紙面）４５を配置し、バックライト４４からの光を対向基板４２と液晶層４３，さらにはアレイ基板４１を介して対象物４５に照射する。対象物４５で反射された光は、アレイ基板４１上の受光素子４６で受光され、画像取り込みが行われる。
【００４０】
前述の構成を有する液晶表示装置において、アレイ基板４１上に表示制御のための駆動回路用の薄膜トランジスタ（ｐチャンネルＴＦＴ）を形成するとともに、先に説明した光電変換素子を受光素子として同時に作り込むようにすれば、これらｐチャンネルＴＦＴと光電変換素子とを同一のプロセスで同時形成することができる。特に、前記のように駆動回路用の薄膜トランジスタをｐ−ＭＯＳ構造を有するｐチャンネルＴＦＴとすれば、薄膜トランジスタと受光素子のいずれもがｐ−ＭＯＳ構造を有することになり、ｐ−ＭＯＳプロセスで一括形成することができる。ｐ−ＭＯＳプロセスでは、作り込める駆動回路はある程度簡易なものに限定されるが、製造コストを抑えることができ、大型パネルを実現することが可能であり、例えば、これまで実現されたことのないような大型の画像読み取り機能付き液晶表示装置を実現することが可能である。
【００４１】
以上、本発明を適用した実施形態について説明したが、本発明がこの実施形態に限定されるものではなく、種々の変更が可能であることは言うまでもない。例えば、前述の光電変換素子において、ＬＤＤ領域は受光層の両側に形成されているが、必ずしもこれに限らず、ＬＤＤ領域が受光層の片側のみに形成されていてもよい。また、表示装置については、前記液晶表示装置に限らず、例えば有機ＥＬを利用した表示装置等、平面表示装置のいずれにも適用可能である。いずれの場合にも、表示制御のための駆動回路用のｐ−チャンネルＴＦＴと受光素子である光電変換素子とを同一の基板に作り込むことで、製造プロセスを簡略化し、製造コストを削減することができる。
【実施例】
【００４２】
次に、実際に光電変換素子を作製し、本発明の効果を確かめた。以下、本発明の具体的な実施例について説明する。
【００４３】
実施例
図１及び図２に示すｐ−ＭＯＳ構造の光電変換素子を作製した。光電変換素子の構造は、図１及び図２に示す通りであり、ゲート電極の幅Ｗは５μｍ、ＬＤＤ領域８，９の幅ｔは１μｍとした。
【００４４】
比較例
図５及び図６に示す構造の光電変換素子を作製した。この光電変換素子の基本構造は、図１及び図２に示す実施例のものと同様であり、同一の構成要素に同一の符号を付して、ここではその説明は省略する。実施例の光電変換素子と異なるのは、ゲート電極７と低濃度不純物層３の幅がほぼ等しく、ＬＤＤ領域８，９が形成されていない点である。
【００４５】
光電流−ゲート電圧特性
図７に実施例の光電変換素子における光電流−ゲート電圧特性を示す。また、図８に比較例の光電流−ゲート電圧特性を示す。これら図面を比較すると一目瞭然であるが、実施例の光電変換素子では、暗電流が低減されており、明暗比が向上していることがわかる。また、実施例の光電変換素子では、ゲート電圧Ｖｇｓがプラス側に増加したときにも暗電流が増加せず、明暗比の低下が見られないことがわかった。
【００４６】
これに対して、比較例の光電変換素子では、暗電流が高く、明暗比が低いことがわかる。また、比較例の光電変換素子では、ゲート電圧Ｖｇｓがプラス側に増加したときに暗電流が増加し、明暗比が低下しており、ある程度の明暗比が取れるのは、非常に限られた電圧範囲であることがわかる。
【図面の簡単な説明】
【００４７】
【図１】本発明を適用した光電変換素子の一例を模式的に示す断面図である。
【図２】本発明を適用した光電変換素子の一例を模式的に示す平面図である。
【図３ａ】ｐ−ＭＯＳ構造を有する光電変換素子の製造プロセスを模式的に示すものであり、アンダーコート層及びアモルファスシリコン層形成工程を示す断面図である。
【図３ｂ】ポリシリコン化工程を示す断面図である。
【図３ｃ】低濃度イオンドープ工程を示す断面図である。
【図３ｄ】第１絶縁層形成工程を示す断面図である。
【図３ｅ】第１メタル層形成工程を示す断面図である。
【図３ｆ】第１メタル層エッチング工程及び高濃度イオンドープ工程を示す断面図である。
【図３ｇ】第１メタル層の再エッチングによるゲート電極形成及びＬＤＤ領域形成工程を示す断面図である。
【図３ｈ】第２絶縁層形成工程を示す断面図である。
【図３ｉ】アノード電極及びカソード電極形成工程を示す断面図である。
【図４】画像読み取り機能付き液晶表示装置の概略構成を示す模式図である。
【図５】比較例の光電変換素子を模式的に示す断面図である。
【図６】比較例の光電変換素子を模式的に示す平面図である。
【図７】実施例の光電変換素子における光電流−ゲート電圧特性を示す特性図である。
【図８】比較例の光電変換素子における光電流−ゲート電圧特性を示す特性図である。
【符号の説明】
【００４８】
１  ガラス基板、２  アンダーコート層、３  低濃度不純物層、４，５  ｐ＋領域、６  ゲート絶縁膜、７  ゲート電極、８，９  ＬＤＤ領域、１０  受光層、１１  層間絶縁膜、１２，１３  コンタクトホール、１４，１５  Ｐ電極、１６  パッシベーション膜、４１  アレイ基板、４２  対向基板、４３  液晶層、４４  バックライト、４５  対象物、４６  受光素子
【図１】
2006186266.tif 000003
【図２】
2006186266.tif 000004
【図３ａ】
2006186266.tif 000005
【図３ｂ】
2006186266.tif 000006
【図３ｃ】
2006186266.tif 000007
【図３ｄ】
2006186266.tif 000008
【図３ｅ】
2006186266.tif 000009
【図３ｆ】
2006186266.tif 000010
【図３ｇ】
2006186266.tif 000011
【図３ｈ】
2006186266.tif 000012
【図３ｉ】
2006186266.tif 000013
【図４】
2006186266.tif 000014
【図５】
2006186266.tif 000015
【図６】
2006186266.tif 000016
【図７】
2006186266.tif 000017
【図８】
2006186266.tif 000018