(57)【要約】  【課題】画素内の分割線を形成する領域が小さくても、分割線の形成による画素の電気的パラメータの変動を小さくできる液晶表示装置の設計方法を提供する。  【解決手段】ガラス基板３上の画素４を分割する垂直分割線34を直線ではない部分を有する凹凸状にして、画素４の補助容量線28の補助容量部29を迂回させる。画素４内の補助容量線28と垂直分割線34との交差面積を少なくできる。特性変動が起こりやすい補助容量線28を避けて画素４を分割できる。画素４内の垂直分割線34を形成する領域が小さくても垂直分割線34の形成による画素４の電気的パラメータの変動を小さくできる。  【選択図】図１
2006145663.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に所定パターンで形成されている複数の画素のそれぞれを、互いに直交する水平分割線および垂直分割線にて複数の領域に分割して形成する平面表示装置の設計方法であって、
前記水平分割線および垂直分割線の少なくともいずれか一方を、直線でない部分を有する分割線とする
ことを特徴とする平面表示装置の設計方法。
【請求項２】
複数の画素の所定パターンの大きさが、これら複数の画素のピッチより大きい場合に、これら複数の画素のいずれか一の画素の直線でない部分を有する分割線が、このいずれか一の画素に隣接して設けられるいずれか他の画素の直線でない部分を有する分割線と重なるように、前記所定パターンの大きさで前記分割線のそれぞれを前記複数の画素のそれぞれに対応させて繰り返して形成し、
この分割線の繰り返しパターンに基づいて、隣接する画素同士の分割線が重なり合うように前記分割線を配置する
ことを特徴とする請求項１記載の平面表示装置の設計方法。
【請求項３】
複数の画素が所定パターンで形成されている画素部の周辺に、周辺分割線にて複数の領域に分割して形成された周辺部を形成し、
この周辺部に形成されている周辺分割線を、前記画素部の周縁に沿って直線でない部分を有する分割線に接続する
ことを特徴とする請求項１または２記載の平面表示装置の設計方法。
【請求項４】
直線でない部分を有する分割線を形成してから、この分割線のパターンを利用して周辺分割線の形状を決定する
ことを特徴とする請求項３記載の平面表示装置の設計方法。
【請求項５】
絶縁基板上に所定パターンで形成されている複数の画素のそれぞれを、互いに直交する水平分割線および垂直分割線にて複数の領域に分割して形成する平面表示装置の設計プログラムであって、
前記水平分割線および垂直分割線の少なくともいずれか一方を、直線でない部分を有する分割線とする
ことを特徴とした平面表示装置の設計プログラム。
【請求項６】
複数の画素の所定パターンの大きさが、これら複数の画素のピッチより大きい場合に、これら複数の画素のいずれか一の画素の直線でない部分を有する分割線が、このいずれか一の画素に隣接して設けられるいずれか他の画素の直線でない部分を有する分割線と重なるように、前記所定パターンの大きさで前記分割線のそれぞれを前記複数の画素のそれぞれに対応させて繰り返して形成するステップと、
この分割線の繰り返しパターンに基づいて、隣接する画素同士の分割線が重なり合うように前記分割線を配置するステップと
を具備したことを特徴とした請求項９記載の平面表示装置の設計プログラム。
【請求項７】
複数の画素が所定パターンで形成されている画素部の周辺に、周辺分割線にて複数の領域に分割して形成された周辺部を形成するステップと、
この周辺部に形成されている周辺分割線を、前記画素部の周縁に沿って直線でない部分を有する分割線に接続するステップと
を具備したことを特徴とする請求項５または６記載の平面表示装置の設計プログラム。
【請求項８】
直線でない部分を有する分割線を形成してから、この分割線のパターンを利用して周辺分割線の形状を決定するステップを具備した
ことを特徴とする請求項７記載の平面表示装置の設計プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の領域に分割して形成された画素を有する平面表示装置、その設計方法およびそのプログラムに関する。
【背景技術】
【０００２】
一般に、平面表示装置としての液晶表示装置は、走査線や信号線などの配線、画素電極などの電極および薄膜トランジスタなどのスイッチ素子を有している。これらは、導電体または誘電体などである薄膜を成膜工程で成膜し、この薄膜上にフォトレジストを塗布工程で塗布し、この塗布されたフォトレジストを所定のパターンを有するマスクを介して露光工程で露光し、この露光されたフォトレジストを現像工程で現像し、フォトレジストが除去されて露出した薄膜をエッチング工程で除去するエッチング工程などを繰り返すことによって形成される。
【０００３】
そして、液晶表示装置用の絶縁基板としては、数十ｃｍから数ｍ角のガラス基板が使用されている。したがって、このガラス基板を露光する露光装置として、液晶表示装置用の大型のものが存在するが、１枚のパネルを複数の領域に分割して露光する分割露光方式も用いられている。この分割露光方式の露光装置に用いられるマスクは、液晶表示装置パネル１枚分のレイアウトデータを作成してから、このレイアウトデータを１ショットの露光データとして切り出してマスクパターンに配置したものである。
【０００４】
分割露光方式では、ガラス基板を水平方向および垂直方向にそれぞれ分割する水平分割線および垂直分割線に、露光時のマスクの合わせずれが生じた場合、継ぎ目が視認されやすくなる。このため、液晶表示装置に表示される表示画面の品位が低下してしまう。この対策として、これら水平分割線および垂直分割線をジグザグ状に形成して、境界の特性の変化勾配を緩衝させて継ぎ目を視認させにくくする方法が知られている（例えば、特許文献１参照。）。
【０００５】
さらに、液晶表示装置の各画素が設けられている画素部の境界線である水平分割線および垂直分割線をジグザグ状にする場合には、一般にマスク設計用ＣＡＤが用いられて設計される。画素パターンは、一般に一つのパターンを設計した後に、画素数分繰り返して配置している。この場合に、ジグザグ状の境界線を有する場合には、画素パターンを加工する。そして、この加工方法の一つとしては、画素を予め分割しておき、この分割した画素のパターンの組み合わせによって、境界線をジグザグ状にする。
【特許文献１】特開２００３−３２２８６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述のマスクとマスクとの継ぎ目の部分には、数ミクロン幅で２重に露光される領域が設けられている。この領域は、２重に露光されるので、この領域のパターンがマスクの寸法より細くなってしまう。したがって、これら継ぎ目の部分のパターンを予め太らせる処理をしなければならない。すなわち、各画素内で交差する走査線配線、信号線配線および水平分割線および垂直分割線のそれぞれに重なるパターンを加工する必要があるから、これら分割線配置による画素の電気的パラメータの変動を小さくすることが容易ではない。
【０００７】
さらに、この２重に露光される部分のパターンは、露光時のずれや露光量の違いによって必ずしも目的の形状にはならない。したがって、寄生容量などのパラメータが他の画素と重なってしまうから、できる限り分割線を他のパターンと重ならないように配置する必要がある。ところが、近年の液晶表示装置の高精細化が進み、画素パターンが小さくなってきているため、画素内の分割線を引くことができる領域が小さくなってきている。
【０００８】
本発明は、このような点に鑑みなされたもので、画素内の分割線を形成する領域が小さくても、この分割線の形成による画素の電気的パラメータの変動を小さくできる平面表示装置、その設計方法およびそのプログラムを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、絶縁基板上に所定パターンで形成されている複数の画素のそれぞれを、互いに直交する水平分割線および垂直分割線にて複数の領域に分割して形成する際に、これら水平分割線および垂直分割線の少なくともいずれか一方を、直線でない部分を有する分割線とする。この結果、例えば、各画素内に設けられている特性変動が起こりやすい配線やデバイスなどを避けて、これら画素を分割できるから、画素内の分割線を形成する領域が小さくても、この分割線の形成による画素の電気的パラメータの変動を小さくできる。
【発明の効果】
【００１０】
本発明によれば、各画素内の特性変動が起こりやすい部分などを避けて、これら画素を分割できるから、画素内の分割線を形成する領域が小さくても、この分割線の形成による画素の電気的パラメータの変動を小さくできる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の液晶表示装置の第１の実施の形態を図面を参照して説明する。
【００１２】
図１ないし図９に示すように、１は平面表示装置としての液晶表示装置である。この液晶表示装置１は、逆スタガ形式のマトリクスアレイ基板２を備えている。このマトリクスアレイ基板２は、絶縁基板である透光性を有するガラス基板３を備えている。このガラス基板３上には、複数の画素４が水平方向および垂直方向のそれぞれに沿ってマトリクス状に形成されている。これら画素４のそれぞれには、導電体層であるゲート電極13が形成されている。このゲート電極13は、ゲート電極配線としての導電体層である走査線14の一側縁から一体的に突出して形成されている。この走査線14は、各画素４の長手方向の一端縁に、これら各画素４の長手方向に沿って設けられている。
【００１３】
そして、各画素４のそれぞれには、ゲート電極13に対向して導電体層であるソース電極21が形成されている。このソース電極21は、導電体層である信号線22の一側縁から一体的に突出して形成されている。この信号線22は、各画素４の幅方向の一側縁に、これら各画素４の幅方向に沿って設けられている。
【００１４】
また、各画素のそれぞれには、ゲート電極13に対向して導電体層であるドレイン電極23が設けられている。このドレイン電極23は、ソース電極に対して離間されて設けられており、各画素４の幅方向に沿った長手方向を有している。ここで、これらゲート電極13、ソース電極21およびドレイン電極23によって、スイッチ素子としての薄膜トランジスタ（Thin Film Transistor）24が形成されている。さらに、ドレイン電極23には、薄膜トランジスタ24に対応してマトリクス状に配設された画素電極25が接続されている。
【００１５】
この画素電極25は、各画素４の走査線14、信号線22および薄膜トランジスタ24のそれぞれにて覆われていない領域に形成されている。すなわち、この画素電極25は、走査線14および信号線22のそれぞれに沿った細長矩形状に設けられており、各画素４の中央部の略全域を覆っている。具体的に、この画素電極25は、各画素４の薄膜トランジスタ24より他端側であるとともに、これら各画素４の信号線間に設けられている細長矩形状の本体部26を備えている。この本体部26は、信号線22の長手方向に沿った長手方向を有している。さらに、この本体部26の一端側には、各画素４のドレイン電極23の他側に設けられた矩形状の突出片部27が一体的に設けられている。この突出片部27は、本体部26の一端部の他側に設けられている。すなわち、この突出片部27は、この突出片部27の他側縁と本体部26の他側縁とが直線状となるように形成されている。
【００１６】
さらに、この画素電極25の本体部26の長手方向の略中央部には、この本体部26に離間対向して補助容量線28が配線されている。この補助容量線28は、各画素４の走査線14間に設けられており、これら走査線14の長手方向に沿って配線されている。さらに、この補助容量線28は、拡幅部としての略矩形状の補助容量部29を有している。この補助容量部29は、画素電極25の本体部26の幅方向の略中央部に対向する位置に、補助容量線28の一部を幅方向に拡幅させて設けられている。そして、この補助容量部29は、画素電極25との間に補助容量を形成させる。
【００１７】
一方、液晶表示装置１のマトリクスアレイ基板２の中央部には、複数の画素４がマトリクス状に配設された画素部である矩形状の表示領域31が形成されている。この表示領域31は、図８および図９に示すように、この表示領域31の画素パターンが、この表示領域31内に設けられている水平方向の画素ピッチであるＸピッチ、および垂直方向の画素ピッチであるＹピッチのそれぞれより大きく構成されている。そして、この表示領域31の周囲には、この表示領域31を取り囲むように周辺部としての図示しない額縁領域が形成されている。この額縁領域32には、図示しない駆動回路が形成されている。
【００１８】
そして、液晶表示装置１のマトリクスアレイ基板２の表示領域31内の各画素４は、互いに直交する水平分割線33および垂直分割線34によって４つの領域、すなわち第１の領域35、第２の領域36、第３の領域37および第４の領域38に４分割されている。ここで、これら水平分割線33および垂直分割線34は、各画素４の画素電極25などの導電体層あるいは絶縁体層の少なくとも１層以上に設けられている。すなわち、これら水平分割線33および垂直分割線34は、各画素４の画素電極25を複数の領域、すなわち第１の領域35、第２の領域36、第３の領域37および第４の領域38のそれぞれに分けて露光する際に用いられる分割線である。
【００１９】
また、水平分割線33は、液晶表示装置１の幅方向である水平方向に沿って、各画素４を分割する分割線である。さらに、垂直分割線34は、液晶表示装置１の高さ方向である垂直方向に略沿って、各画素４を分割する分割線である。ここで、この垂直分割線34は、図１に示すように、各画素４内の画素電極25の長手方向に沿って、この画素電極25の幅方向の中央部を分割させている。さらに、この垂直分割線34は、各画素４内の補助容量線28の補助容量部29を迂回するように直線でない部分を有するジグザグ状に形成されている。すなわち、この垂直分割線34は、補助容量線28との交差面積を少なくするために、この補助容量線28の補助容量部29の周縁に沿って凹状に屈曲している。言い換えると、この垂直分割線34は、画素４内の特性変動が起こりやすい補助容量線28などのデバイスを避けて、この画素４を分割させている。さらに、この垂直分割線34は、いずれか一つの画素４に隣接する画素４内の補助容量部29をも迂回するように屈曲している。
【００２０】
ここで、マトリクスアレイ基板２に対向して図示しない対向基板が間隙を介して配置されている。そして、この対向基板とマトリクスアレイ基板との間に、光変調層として図示しない液晶が介挿されて挟持されている。
【００２１】
次に、上記液晶表示装置の設計方法について説明する。
【００２２】
この液晶表示装置１の設計方法は、マトリクスアレイ基板２のガラス基板３上に形成された画素電極25などの導電体層や絶縁体層の少なくとも１層を、ジグザグ状の垂直分割線34および直線状の水平分割線33にて複数の領域35,36,37,38に分割して露光して、所定数の画素４が配列された液晶表示装置１の露光用マスクの設計方法であって、ＣＡＤ（Computer Aided Design）上の作業である。
【００２３】
具体的に、この液晶表示装置１の設計方法は、図１に示すように、この液晶表示装置１のマトリクスアレイ基板２の各画素４内に補助容量線28が配線されているので、この補助容量線28と垂直分割線34との交差面積を少なくするために、これら画素４内の垂直分割線34を凹凸状にする。
【００２４】
そして、このマトリクスアレイ基板２の表示領域31の画素パターンが画素ピッチより大きい場合には、このマトリクスアレイ基板２の表示領域31の画素パターンを画素ピッチより大きく描いて隣接する画素４に一部を重ねて描画する。
【００２５】
このとき、これら画素ピッチからのはみ出し量は十分小さいものとする。
【００２６】
この際に、各画素４を分割する水平分割線33および垂直分割線34のそれぞれが直線であれば問題無いが、これら水平分割線33および垂直分割線34のうち、垂直分割線34が凹凸状であるので、この垂直分割線34と隣接する画素４との継ぎ目の垂直分割線34とを一致させる必要がある。
【００２７】
ここで、図４に示すように、水平分割線33および垂直分割線34のそれぞれを各画素４に配置して、これら画素４を分割した場合には、図５に示すように、隣接する画素４の垂直分割線34によって、各画素４内の補助容量線28の補助容量部29が分割されてしまうから、上下方向に沿って隣り合う画素４の垂直分割線34が繋がらない。
【００２８】
すなわち、上下方向に沿って隣接する画素４の垂直分割線34を繋げるためには、図６に示すように、上下方向に沿って隣接する画素４内の補助容量線28の補助容量部29をも迂回するように垂直分割線34を配置しなければならない。
【００２９】
ところが、画素パターンには隣接する画素パターンが描かれていないため、隣接する部分の垂直分割線34を凹凸状に描画するのは容易ではない。
【００３０】
そこで、画素４内の垂直分割線34および垂直分割線33のそれぞれが、隣接する画素４の垂直分割線34および水平分割線33のそれぞれと重なるように、図４に示す画素パターンから、図８に示すように、任意の画素ピッチ内の水平分割線33および垂直分割線34の分割線パターンを切り出す。
【００３１】
この後、図９に示すように、隣接する画素４と重なるパターンの領域Ａまで分割パターンを発生させて繰り返しパターンとしてから、図１に示すように、この繰り返しパターンから隣接する画素４と重なり合う部分の水平分割線33および垂直分割線34のそれぞれを配置して、図７に示すように、この繰り返しパターンを水平分割線33および垂直分割線34として隣接する画素４に重ねる。
【００３２】
この結果、画素パターンが画素ピッチより大きい場合であっても、液晶表示装置１の表示領域31の各画素４に水平分割線33および垂直分割線34のそれぞれを描画できる。
【００３３】
上述したように、上記第１の実施の形態によれば、液晶表示装置１のマトリクスアレイ基板２のガラス基板３上の複数の画素４を分割する水平分割線33および垂直分割線34のうち、垂直分割線34を直線ではない部分を有する凹凸状にして、各画素４の補助容量線28の補助容量部29を迂回させた。
【００３４】
この結果、各画素４に形成されている補助容量線28と垂直分割線34との交差面積を少なくできるから、これら各画素４内の垂直分割線34を凹凸状にすることによって、特性変動が起こりやすい補助容量線28などのデバイスを避けて、これら画素４を分割できる。
【００３５】
したがって、これら画素４内の水平分割線33および垂直分割線34を形成する領域が小さくても、これら水平分割線33および垂直分割線34の形成による各画素４の電気的パラメータの変動を小さくできる分割線の配置が可能となる。
【００３６】
次に、本発明の液晶表示装置の設計方法の第２の実施の形態を図１０ないし図１７を参照して説明する。
【００３７】
この図１０ないし図１７に示す液晶表示装置の設計方法は、基本的には上記第１の実施の形態の液晶表示装置の設計方法と同様であるが、マトリクスアレイ基板２の表示領域31の画素パターンと、周辺部としての額縁領域32とを接続するものである。ここで、この額縁領域32には、図１０に示すように、マトリクスアレイ基板２の表示領域31に隣接して水平方向に沿った走査線51が配線されている。さらに、この額縁領域32には、マトリクスアレイ基板２の水平方向および垂直方向のそれぞれに対して傾斜した信号線52が、表示領域31の各画素４のＸピッチを介して等間隔に離間されて配線されている。
【００３８】
そして、この額縁領域32には、この額縁領域32を分割する周辺分割線53が設けられている。この周辺分割線53は、マトリクスアレイ基板２の垂直方向に沿って設けられている。さらに、この額縁領域32と表示領域31との間には、ジグザグ状の緩衝領域54が設けられている。この緩衝領域54は、表示領域31の周縁に設けられ、額縁領域32に接続される部分である。
【００３９】
さらに、表示領域31の各画素４を分割する垂直分割線34は、ジグザグ処理されて直線でない部分を有するジグザグ分割線55とされている。このジグザグ分割線55は、図１０に示すように、上端側の緩衝領域54から形成されており、この緩衝領域54において画素４の補助容量線28の補助容量部29を迂回する形状と同様に凹凸状に屈曲している。そして、このジグザグ分割線55は、緩衝領域54からいずれか一つの画素４の画素電極25の垂直方向の略中央部までを垂直方向に沿って分割してから、この画素４の一側に向けて直角に屈曲して、この画素４を水平方向に沿って分割している。さらに、ジグザグ分割線55は、この画素４の一側に隣接している画素４の画素電極25の略中央部までを水平方向に沿って分割してから、この画素４の下端側に向けて直角に屈曲して、この画素４の補助容量線28の補助容量部29を迂回しつつ、この画素４を垂直方向に沿って分割している。
【００４０】
また、ジグザグ分割線55は、この画素４の下端側に隣接している画素４の画素電極25の略中央部までを垂直方向に分割してから、この画素４の他側に向けて直角に屈曲して、この画素４を水平方向に沿って分割している。さらに、ジグザグ分割線55は、この画素４の他側に隣接している画素４の画素電極25の略中央部までを水平方向に沿って分割してから、この画素４の下端側に向けて直角に屈曲して、この画素４の補助容量線28の補助容量部29を迂回しつつ、この画素４を垂直方向に沿って分割している。また、ジグザグ分割線55は、この画素４の下端側に隣接している画素４の画素電極25の略中央部までを垂直方向に沿って分割してから、この画素４の一側に向けて直角に屈曲して、この画素４を水平方向に沿って分割している。
【００４１】
さらに、ジグザグ分割線55は、この画素４の一側に隣接している画素４と、この画素４の一側に隣接している画素４とのそれぞれを水平方向に沿って分割している。また、ジグザグ分割線55は、この画素４の一側に隣接している画素４の画素電極25の略中央部までを水平方向に沿って分割してから、この画素４の下端側に向けて直角に屈曲して、この画素４の補助容量線28の補助容量部29を迂回しつつ、この画素４を垂直方向に沿って分割した後に、垂直方向に沿って下端側の緩衝領域54へと突出している。
【００４２】
そして、このジグザグ分割線55と周辺分割線53とは、図１０に示すように、表示領域31の画素パターンの周縁である緩衝領域54の周縁に沿った連結接続線56にて連結されてパターン接続されている。
【００４３】
次に、上記液晶表示装置１の表示領域31の画素パターンと額縁領域32との接続について説明する。
【００４４】
まず、切り出す領域を示すパターンをパネルパターン上に描画する。
【００４５】
このとき、表示領域31の周縁にはジグザグ状の緩衝領域54が存在するが、この緩衝領域54の幅も含めて露光用のマスクに配置できるように、水平分割線33および垂直分割線34のそれぞれを描画する。
【００４６】
ここで、これら水平分割線33および垂直分割線34のそれぞれは、図１１に示すように、それぞれが直線状とされているが、表示領域31の詳細な分割についてはこの段階では決めない。
【００４７】
すなわち、表示領域31および額縁領域32のそれぞれは、図１２に示すように、別の部品として分けられて設計される。
【００４８】
次いで、表示領域31をジグザグ形状に処理する。すなわち、この表示領域31の画素４内の垂直分割線34を、図１に示すように、ジグザグ状に処理する。この結果、額縁領域32を垂直方向に沿って分割する周辺分割線53が、図１３に示すように、マトリクスアレイ基板２の垂直方向に沿った直線状となる。また、表示領域31を分割する垂直分割線34が、図１３に示すように、各画素４内の補助容量線28の補助容量部29を迂回しつつ、表示領域31の各画素５を垂直方向に向けて分割するジグザグ状のジグザグ分割線55となる。
【００４９】
ところが、このジグザグ分割線55をこのままの状態で分割処理を続けると、正常なデータを作成できない。具体的には、図１４に示すように、額縁領域32の周辺分割線53と表示領域31のジグザグ分割線55とを正常に接続できず接続異常Ｂが生じてしまうからである。すなわち、表示領域31の画素４内の垂直分割線34に凹凸状の部分がある場合には、この垂直分割線34と額縁領域32の周辺分割線53の周辺パターンとの接続がうまくいかない。
【００５０】
そこで、図１５に示すように、表示領域31の垂直分割線34の凹凸状の部分を考慮して、額縁領域32の周辺分割線53の形状を変更させる。
【００５１】
この結果、図１０に示すように、表示領域31のジグザグ分割線55の端部と、額縁領域32の周辺分割線53の端部とを接続できるから、図１６および図１７に示す分割パターン57を作成できる。このとき、この図１６に示す表示領域31および額縁領域32の分割パターン57より右側の黒色部分と、図１７に示す表示領域31および額縁領域32の分割パターン57より左側の黒色部分とのそれぞれは、露光時に遮光される遮光領域としての遮光帯58である。
【００５２】
上述したように、上記第２の実施の形態によれば、画素４を分割する垂直分割線34を凹凸状にして、各画素４の補助容量線28の補助容量部29を迂回させたので、各画素４の補助容量線28と垂直分割線34との交差面積が少なくなるから、上記第１の実施の形態と同様の作用効果を奏することができる。
【００５３】
さらに、表示領域31の画素パターンの外形に含まれない垂直分割線34を切り取って周辺分割線53としてから、表示領域31内の垂直分割線34をジグザグ状にしてジグザグ分割線55を作成した後に、このジグザグ分割線55と周辺分割線53とを切り出し領域の画素パターンの外形に沿った連結接続線56にて接続する構成とした。
【００５４】
この結果、表示領域31の垂直分割線34の凹凸状の部分を考慮して、額縁領域32の周辺分割線53の形状を変更させることによって、表示領域31のジグザグ分割線55の端部と、額縁領域32の周辺分割線53の端部とを正常に接続できる。
【００５５】
次に、本発明の液晶表示装置の設計方法の第３の実施の形態を図１８ないし図２０を参照して説明する。
【００５６】
この図１８ないし図２０に示す液晶表示装置の設計方法は、基本的には上記第２の実施の形態の液晶表示装置の設計方法と同様の額縁領域32の周辺分割線53の描画方法である。
【００５７】
具体的に、画素４内の垂直分割線34に凹凸状の部分がある場合には、パネル内の切り出し領域を決定した後、先に表示領域31の垂直分割線34および水平分割線33のそれぞれを決める必要がある。
【００５８】
この後、上記切り出し領域と、画素パターンの外形と、画素４内の垂直分割線34および水平分割線33それぞれの分割パターン57とのそれぞれを使用して周辺分割線53を決める。
【００５９】
例えば、図１１に示すように、表示領域31の画素パターンの外形に含まれない垂直分割線34を切り取って、図１８に示すように、周辺分割線53とする。
【００６０】
この後、図１９に示すように、表示領域31内の垂直分割線34をジグザグ状にしてジグザグ分割線55を作成してから、図２０に示すように、このジグザグ分割線55と周辺分割線53とを切り出し領域の画素パターンの外形に沿った連結接続線56にて接続する。
【００６１】
この結果、表示領域31の画素パターンの外形に含まれない垂直分割線34を切り取った周辺分割線53と、表示領域31内の垂直分割線34をジグザグ状にしたジグザグ分割線55とを、切り出し領域の画素パターンの外形に沿った連結接続線56にて接続することにより、これらジグザグ分割線55の端部と周辺分割線53の端部とを正常に接続できるので、上記第２の実施の形態と同様の作用効果を奏することができる。
【００６２】
なお、上記第各実施の形態の液晶表示装置の設計方法では、ＣＡＤ上の作業として説明したが、この作業を計算機上で自動的に実行できるように露光用のマスクを設計するためのＣＡＤ用のソフトウエア、すなわちＣＡＤ用のプログラムとすることもできる。
【００６３】
さらに、垂直分割線34を凹凸状にして、各画素４内の補助容量線28の補助容量部29を迂回させたが、この補助容量部29以外の配線やデバイスを迂回させたり、垂直分割線34ではなく水平分割線33を凹凸状にして画素４内の配線やデバイスを迂回させたりすることもできる。また、垂直分割線34を各画素４内の一箇所で凹凸状としたが、この垂直分割線34を各画素４内の複数個所で凹凸状としたり、この垂直分割線34を曲線状に湾曲させたりしてもよい。
【００６４】
そして、マトリクスアレイ基板２と対向基板との間に光変調層として液晶を封止させた液晶表示装置１について説明したが、例えば光変調層を液晶材料に代えて有機発光材料としてのエレクトロルミネッセンス（ElectroLuminescence:ＥＬ）材料とした有機自己発光型表示装置、すなわちエレクトロルミネッセンス表示装置などの平面表示装置であっても対応させて用いることができる。
【図面の簡単な説明】
【００６５】
【図１】本発明の平面表示装置の第１の実施の形態の一部を示す説明平面図である。
【図２】同上平面表示装置の一画素を示す説明平面図である。
【図３】同上平面表示装置の一画素の分割パターンを示す説明図である。
【図４】同上平面表示装置の一画素内でのみ垂直分割線が直線でない状態を示す説明平面図である。
【図５】図４に示す垂直分割線で各画素を分割した状態を示す説明平面図である。
【図６】同上垂直分割線を隣接する画素を考慮させた状態を示す説明平面図である。
【図７】図６に示す垂直分割線で各画素を分割した状態を示す説明平面図である。
【図８】同上画素の画素ピッチを示す説明図である。
【図９】同上画素が隣接する画素と重なる部分を示す説明図である。
【図１０】本発明の平面表示装置の第２の実施の形態の一部を示す説明平面図である。
【図１１】同上平面表示装置の各画素が直線状の水平分割線および垂直分割線にて分割された状態を示す説明平面図である。
【図１２】同上平面表示装置を画素部と周辺部とに分けた状態を示す説明平面図である。
【図１３】同上平面表示装置の垂直分割線をジグザグ状にした状態を示す説明平面図である。
【図１４】同上平面表示装置の画素部と周辺部との接続で接続異常が生じることを示す説明平面図である。
【図１５】同上平面表示装置の画素部の垂直分割線を考慮して周辺部の周辺接続線を形成した状態を示す説明平面図である。
【図１６】同上平面表示装置の分割パターンを示す説明平面図である。
【図１７】同上平面表示装置の分割パターンを示す説明平面図である。
【図１８】本発明の平面表示装置の第３の実施の形態の画素部を切り取った状態を示す説明図である。
【図１９】同上平面表示装置の画素部の垂直分割線をジグザグ状にした状態を示す説明平面図である。
【図２０】同上平面表示装置の画素部の垂直分割線と周辺部の周辺分割線とをパターン接続した状態を示す説明平面図である。
【符号の説明】
【００６６】
１    平面表示装置としての液晶表示装置
３    絶縁基板としてのガラス基板
４    画素
31    画素部としての表示領域
32    周辺部としての額縁領域
33    水平分割線
34    垂直分割線
53    周辺分割線
【図１】
2006145663.tif 000003
【図２】
2006145663.tif 000004
【図３】
2006145663.tif 000005
【図４】
2006145663.tif 000006
【図５】
2006145663.tif 000007
【図６】
2006145663.tif 000008
【図７】
2006145663.tif 000009
【図８】
2006145663.tif 000010
【図９】
2006145663.tif 000011
【図１０】
2006145663.tif 000012
【図１１】
2006145663.tif 000013
【図１２】
2006145663.tif 000014
【図１３】
2006145663.tif 000015
【図１４】
2006145663.tif 000016
【図１５】
2006145663.tif 000017
【図１６】
2006145663.tif 000018
【図１７】
2006145663.tif 000019
【図１８】
2006145663.tif 000020
【図１９】
2006145663.tif 000021
【図２０】
2006145663.tif 000022