(57)【要約】【課題】  入力レベル固定の信号端子と電源線との接続処理を自動で実施し、多電源の半導体集積回路の設計期間を短縮する。【解決手段】  回路接続情報（１０）および電源供給情報（１２）を用いてレイアウト対象回路の配置配線処理を実施する際に、回路接続情報により入力レベル固定が指示されている信号端子に対応する電源端子を端子対応情報（１４）に基づいて特定する第１ステップ（Ｓ１１）と、第１ステップで特定した電源端子に対応する電源電圧を電源供給情報に基づいて特定する第２ステップ（Ｓ１２）と、第２ステップで特定した電源電圧の電源線と入力レベル固定の信号端子との間を配線してこれらを接続する第３ステップ（Ｓ１３）とを実施する。【選択図】    図２
2006085576.tif 000002
【特許請求の範囲】
【請求項１】
複数の電源電圧で駆動される半導体集積回路のレイアウト方法であって、
回路部品毎に、信号端子と、回路部品内で信号端子からの信号を受ける回路または信号端子に信号を出力する回路に接続される電源端子との対応関係を示す端子対応情報に基づいて、レイアウト対象回路における回路部品の接続関係を示す回路接続情報により入力レベル固定が指示されている信号端子に対応する電源端子を特定する第１ステップと、
電源電圧と電源端子との対応関係を示す電源供給情報に基づいて、第１ステップで特定した電源端子に対応する電源電圧を特定する第２ステップと、
第２ステップで特定した電源電圧の電源線と入力レベル固定の信号端子との間を配線してこれらを接続する第３ステップとを実施することを特徴とする半導体集積回路のレイアウト方法。
【請求項２】
複数の電源電圧で駆動される半導体集積回路のレイアウト方法であって、
回路部品毎に、信号端子と、回路部品内で信号端子からの信号を受ける回路または信号端子に信号を出力する回路に接続される電源端子との対応関係を示す端子対応情報に基づいて、レイアウト対象回路における回路部品の接続関係を示す回路接続情報により相互接続が指示されている信号端子にそれぞれ対応する電源端子を特定する第１ステップと、
電源電圧と電源端子との対応関係を示す電源供給情報に基づいて、第１ステップで特定した電源端子にそれぞれ対応する電源電圧を特定する第２ステップと、
第２ステップで特定した電源電圧が互いに異なる場合、その電源電圧に基づいて信号端子間に挿入すべきレベル変換用の回路部品を選択する第３ステップと、
第３ステップで選択したレベル変換用の回路部品を前記回路接続情報に挿入して、前記レイアウト対象回路の配置配線で用いる回路接続情報を生成する第４ステップとを実施することを特徴とする半導体集積回路のレイアウト方法。
【請求項３】
請求項１または２記載の半導体集積回路のレイアウト方法において、
前記端子対応情報は、回路部品毎に、信号端子と、回路部品内で信号端子からの信号を受ける回路または信号端子に信号を出力する回路に接続される電源端子とをグループ化して構成されていることを特徴とする半導体集積回路のレイアウト方法。
【請求項４】
請求項１または２記載の半導体集積回路のレイアウト方法において、
前記電源供給情報は、電源電圧名と、電源電圧値と、電源電圧を供給すべき電源端子とを対応づけて構成されていることを特徴とする半導体集積回路のレイアウト方法。
【請求項５】
複数の電源電圧で駆動される半導体集積回路をレイアウトするためのコンピュータに、
回路部品毎に、信号端子と、回路部品内で信号端子からの信号を受ける回路または信号端子に信号を出力する回路に接続される電源端子との対応関係を示す端子対応情報に基づいて、レイアウト対象回路における回路部品の接続関係を示す回路接続情報により入力レベル固定が指示されている信号端子に対応する電源端子を特定する第１ステップと、
電源電圧と電源端子との対応関係を示す電源供給情報に基づいて、第１ステップで特定した電源端子に対応する電源電圧を特定する第２ステップと、
第２ステップで特定した電源電圧の電源線と入力レベル固定の信号端子との間を配線してこれらを接続する第３ステップとを実行させることを特徴とする半導体集積回路のレイアウトプログラム。
【請求項６】
複数の電源電圧で駆動される半導体集積回路をレイアウトするためのコンピュータに、
回路部品毎に、信号端子と、回路部品内で信号端子からの信号を受ける回路または信号端子に信号を出力する回路に接続される電源端子との対応関係を示す端子対応情報に基づいて、レイアウト対象回路における回路部品の接続関係を示す回路接続情報により相互接続が指示されている信号端子にそれぞれ対応する電源端子を特定する第１ステップと、
電源電圧と電源端子との対応関係を示す電源供給情報に基づいて、第１ステップで特定した電源端子にそれぞれ対応する電源電圧を特定する第２ステップと、
第２ステップで特定した電源電圧が互いに異なる場合、その電源電圧に基づいて信号端子間に挿入すべきレベル変換用の回路部品を選択する第３ステップと、
第３ステップで選択したレベル変換用の回路部品を前記回路接続情報に挿入して、前記レイアウト対象回路の配置配線で用いる回路接続情報を生成する第４ステップとを実行させることを特徴とする半導体集積回路のレイアウトプログラム。
【請求項７】
請求項５または６記載の半導体集積回路のレイアウトプログラムにおいて、
前記端子対応情報は、回路部品毎に、信号端子と、回路部品内で信号端子からの信号を受ける回路または信号端子に信号を出力する回路に接続される電源端子とをグループ化して構成されていることを特徴とする半導体集積回路のレイアウトプログラム。
【請求項８】
請求項５または６記載の半導体集積回路のレイアウトプログラムにおいて、
前記電源供給情報は、電源電圧名と、電源電圧値と、電源電圧を供給すべき電源端子とを対応づけて構成されていることを特徴とする半導体集積回路のレイアウトプログラム。
【請求項９】
複数の電源電圧で駆動される半導体集積回路のレイアウトシステムであって、
回路部品毎に、信号端子と、回路部品内で信号端子からの信号を受ける回路または信号端子に信号を出力する回路に接続される電源端子との対応関係を示す端子対応情報に基づいて、レイアウト対象回路における回路部品の接続関係を示す回路接続情報により入力レベル固定が指示されている信号端子に対応する電源端子を特定する第１ステップと、電源電圧と電源端子との対応関係を示す電源供給情報に基づいて、第１ステップで特定した電源端子に対応する電源電圧を特定する第２ステップと、第２ステップで特定した電源電圧の電源線と入力レベル固定の信号端子との間を配線してこれらを接続する第３ステップとを実施するためのプログラムを格納する記憶部と、
前記記憶部に格納された前記プログラムを実行する制御部とを備えていることを特徴とする半導体集積回路のレイアウトシステム。
【請求項１０】
複数の電源電圧で駆動される半導体集積回路のレイアウトシステムであって、
回路部品毎に、信号端子と、回路部品内で信号端子からの信号を受ける回路または信号端子に信号を出力する回路に接続される電源端子との対応関係を示す端子対応情報に基づいて、レイアウト対象回路における回路部品の接続関係を示す回路接続情報により相互接続が指示されている信号端子にそれぞれ対応する電源端子を特定する第１ステップと、電源電圧と電源端子との対応関係を示す電源供給情報に基づいて、第１ステップで特定した電源端子にそれぞれ対応する電源電圧を特定する第２ステップと、第２ステップで特定した電源電圧が互いに異なる場合、その電源電圧に基づいて信号端子間に挿入すべきレベル変換用の回路部品を選択する第３ステップと、第３ステップで選択したレベル変換用の回路部品を前記回路接続情報に挿入して、前記レイアウト対象回路の配置配線で用いる回路接続情報を生成する第４ステップとを実施するためのプログラムを格納する記憶部と、
前記記憶部に格納された前記プログラムを実行する制御部とを備えていることを特徴とする半導体集積回路のレイアウトシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路のレイアウト方法、レイアウトプログラムおよびレイアウトシステムに関し、特に、複数の電源電圧で駆動される半導体集積回路のレイアウト方法、レイアウトプログラムおよびレイアウトシステムに関する。
【背景技術】
【０００２】
従来の半導体集積回路のレイアウトシステムは、多電源のレイアウト対象回路における回路部品の接続関係を示す回路接続情報（ネットリスト）と、電源電圧および電源電圧を供給すべき回路部品の電源端子を対応づけた電源供給情報とを用いてレイアウト対象回路のレイアウト処理（配置配線処理）を実施する。具体的には、このレイアウトシステムは、ネットリストにより相互接続が指示されている信号端子同士を接続するとともに、電源供給情報により対応づけられた電源端子と電源電圧の電源線とを接続する。
【０００３】
また、多電源の半導体集積回路のレイアウト設計に関して、特許文献１には、レイアウト対象回路における回路部品の接続違反を漏れなく効率的に検出できる半導体集積回路の検証方法が開示され、特許文献２には、多電源のための電源分離配線を自動で実施できるなど、多電源の半導体集積回路のレイアウトを容易に設計できる半導体集積回路の設計方法が開示されている。
【特許文献１】特開２００３−３４５８５３号公報
【特許文献２】特開２００２−１５０１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の半導体集積回路のレイアウトシステムは、ネットリストおよび電源供給情報から回路部品の信号端子と電源電圧との対応関係を認識できないため、ネットリストにより入力レベル固定が指示されている信号端子に接続すべき電源線、あるいはレベル変換セルを挿入すべき位置および挿入すべきレベル変換セルの種類を自動で判断できない。このため、従来の半導体集積回路のレイアウトシステムでは、レイアウト担当者が入力レベル固定の信号端子と電源線との接続処理あるいはレベル変換セルの挿入処理を、回路構成を確認しながら手作業で実施しなければならない。この結果、ネットリストとレイアウトデータとの接続同一性を検証するＬＶＳ（Layout Versus Schematic）等のレイアウト検証で入力レベル固定の信号端子あるいはレベル変換セルに起因する接続違反が生じ易く、レイアウト処理とレイアウト検証との繰り返し回数が増加し、半導体集積回路の設計期間（レイアウト設計期間）が増大してしまう。また、特許文献１、２には、入力レベル固定の信号端子と電源線との接続処理あるいはレベル変換セルの挿入処理に関する技術は開示されていない。
【０００５】
本発明は、このような従来の問題点に鑑みてなされたものであり、入力レベル固定の信号端子と電源線との接続処理あるいはレベル変換セルの挿入処理を自動で実施し、多電源の半導体集積回路の設計期間を短縮することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の第１形態では、例えば、複数の電源電圧で駆動される半導体集積回路をレイアウトするためのコンピュータにより、以下に示す処理が実施される。回路接続情報および電源供給情報を用いてレイアウト対象回路の配置配線処理を実施する際に、まず、端子対応情報に基づいて、回路接続情報により入力レベル固定が指示されている信号端子に対応する電源端子が特定される（第１ステップ）。ここで、回路接続情報は、レイアウト対象回路における回路部品の接続関係を示している。電源供給情報は、電源電圧と電源端子との対応関係を示している。端子対応情報は、回路部品毎に、信号端子と、回路部品内で信号端子から信号を受ける回路または信号端子に信号を出力する回路に接続される電源端子との対応関係を示している。次に、電源供給情報に基づいて、第１ステップで特定された電源端子に対応する電源電圧が特定される（第２ステップ）。そして、第２ステップで特定された電源電圧の電源線と入力レベル固定の信号端子との間の配線処理が実施され、これらが接続される（第３ステップ）。
【０００７】
このように、入力レベル固定の信号端子を所望の電源電圧の電源線に人手を介すことなく自動で判断して接続できる。このため、レイアウト検証で入力レベル固定の信号端子に起因する接続違反が検出されることはなく、レイアウト処理とレイアウト検証との繰り返し回数を低減できる。従って、半導体集積回路の設計期間の短縮に寄与できる。
本発明の第２形態では、例えば、複数の電源電圧で駆動される半導体集積回路をレイアウトするためのコンピュータにより、以下に示す処理が実施される。まず、端子対応情報に基づいて、回路接続情報により相互接続が指示されている信号端子にそれぞれ対応する電源端子が特定される（第１ステップ）。ここで、端子対応情報は、回路部品毎に、信号端子と信号端子からの信号を受ける入力回路または信号端子に信号を出力する出力回路に接続される電源端子との対応を示している。回路接続情報は、レイアウト対象回路における回路部品の接続関係を示している。
【０００８】
次に、電源供給情報に基づいて、第１ステップで特定された電源端子にそれぞれ対応する電源電圧が特定される（第２ステップ）。ここで、電源供給情報は、電源電圧と回路部品の電源端子との対応を示している。次に、第２ステップで特定された電源電圧が互いに異なる場合、信号端子間に挿入すべきレベル変換用の回路部品が、第２ステップで特定された電源電圧に基づいて選択される（第３ステップ）。そして、回路接続情報に第３ステップで選択されたレベル変換用の回路部品が挿入され、レイアウト対象回路の配置配線で用いる回路接続情報が生成される（第４ステップ）。
【０００９】
このように、挿入すべき種類のレベル変換セルを挿入すべき位置に人手を介すことなく自動で判断して挿入できる。このため、レイアウト検証でレベル変換セルに起因する接続違反が検出されることはなく、レイアウト処理とレイアウト検証との繰り返し回数を低減できる。従って、半導体集積回路の設計期間の短縮に寄与できる。
本発明の前記第１または第２形態の好ましい例では、端子対応情報は、回路部品毎に、信号端子と、回路部品内で信号端子からの信号を受ける回路または信号端子に信号を出力する回路に接続される電源端子とをグループ化して構成されている。このため、回路部品における信号端子と電源端子との対応関係を容易に認識できる。
【００１０】
本発明の前記第１または第２形態の好ましい例では、電源供給情報は、電源電圧名と、電源電圧値と、電源電圧を供給すべき電源端子とを対応づけて構成されている。このため、電源電圧と電源端子との対応関係を容易に認識できる。
【発明の効果】
【００１１】
本発明では、入力レベル固定の信号端子を所望の電源電圧の電源線に自動で判断して接続できる。また、挿入すべき種類のレベル変換セルを挿入すべき位置に人手を介すことなく自動で判断して挿入できる。このため、多電源の半導体集積回路のレイアウト設計期間を大幅に短縮できる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を用いて本発明の実施形態を説明する。図１は、本発明を実現するためのシステム構成例を示している。本発明を実現するためのシステムは、例えば、ワークステーション１等の計算機と、本発明の半導体集積回路のレイアウトプログラムを記録したＣＤ−ＲＯＭ８やフレキシブルディスク９等の記録媒体とから構成されている。ワークステーション１は、画面表示を行うディスプレイ２と、キーの押下により指示を入力するキーボード３と、ＣＰＵ４（制御部）、ハードディスク５（記憶部）および記録媒体ドライブ装置６が内蔵された制御装置７とを有している。記録媒体ドライブ装置６には、ＣＤ−ＲＯＭ８またはフレキシブルディスク９が装着可能である。ワークステーション１は、ＣＤ−ＲＯＭ８またはフレキシブルディスク９の記録媒体ドライブ装置６への装着後、キーボード３を介して入力される指示に応答して、ＣＤ−ＲＯＭ８またはフレキシブルディスク９に記録されたレイアウトプログラムをハードディスク５にダウンロードする。ワークステーション１は、ＣＰＵ４がハードディスク５に格納されたレイアウトプログラムを実行することにより、半導体集積回路のレイアウト処理を実施する。すなわち、ワークステーション１は、半導体集積回路のレイアウトシステムとして機能する。
【００１３】
図２は、本発明の第１の実施形態を示している。このレイアウト方法は、例えば、図１におけるワークステーション１のＣＰＵ４がハードディスク５に格納されたレイアウトプログラムを実行することにより実施される。ＣＰＵ４は、ハードディスク５に格納されたネットリスト１０（回路接続情報）、電源供給情報１２および端子グループ情報１４（端子対応情報）を参照しながら、複数の電源電圧で駆動されるレイアウト対象回路のレイアウト処理を実施する。ここで、ネットリスト１０は、レイアウト対象回路におけるセル（回路部品）の接続関係を示している。電源供給情報１２は、電源電圧とセルの電源端子との対応関係を示している。端子グループ情報１４は、セル毎に、信号端子と、セル内で信号端子から信号を受ける回路または信号端子に信号を出力する回路に接続される電源端子との対応関係を示している。ＣＰＵ４は、レイアウト対象回路のレイアウト処理時に、以下に示すステップＳ１１〜Ｓ１３（クリップ端子処理）を順次実施することで、ネットリスト１０により入力レベル固定が指示されている信号端子（クリップ端子）を所望の電源電圧の電源線に接続する。
（ステップＳ１１（第１ステップ））ＣＰＵ４は、端子グループ情報１４を参照して、クリップ端子と同一グループの電源端子を特定する。この後、処理はステップＳ１２に移行する。
（ステップＳ１２（第２ステップ））ＣＰＵ４は、電源供給情報１２を参照して、ステップＳ１１で特定した電源端子に対応する電源電圧を特定する。この後、処理はステップＳ１３に移行する。
（ステップＳ１３（第３ステップ））ＣＰＵ４は、ステップＳ１２で特定した電源電圧の電源線とクリップ端子との間を配線してこれらを接続する。これにより、クリップ端子と電源線との接続処理は完了する。
【００１４】
ここで、クリップ端子と電源線との接続処理（ステップＳ１１〜Ｓ１３）について具体例を用いて説明する。図３（ａ）〜（ｃ）は、図２のネットリスト１０、電源供給情報１２および端子グループ情報１４の一例をそれぞれ示している。図４は、図３（ａ）のネットリスト１０に対応するレイアウト対象回路を示している。図３（ａ）及び図４において、レイアウト対象回路ＴＯＰは、２入力２出力のセルＣ１（インスタンス名：Ｉ１）と、１入力１出力のセルＣ２（インスタンス名：Ｉ２）とを含んでいる。図３（ａ）のネットリスト１０では、セルＣ１（インスタンス名：Ｉ１）の入力用信号端子Ａ１は、高レベルへの固定が指示されている。セルＣ１（インスタンス名：Ｉ１）の入力用信号端子Ａ２は、ネットＮ１への接続が指示されている。セルＣ１（インスタンス名：Ｉ１）の出力用信号端子Ｘ１、Ｘ２は、ネットＮ２、Ｎ３への接続がそれぞれ指示されている。セルＣ２（インスタンス名：Ｉ２）の入力用信号端子Ａは、ネットＮ３への接続が指示されている。すなわち、セルＣ１（インスタンス名：Ｉ１）の信号端子Ｘ２およびセルＣ２（インスタンス名：Ｉ２）の信号端子Ａは、相互接続が指示されている。セルＣ２（インスタンス名：Ｉ２）の信号端子Ｘは、ネットＮ４への接続が指示されている。
【００１５】
図３（ｂ）の電源供給情報１２では、高電位電源電圧ＶＤＤＡ（電源電圧名：ＶＤＤＡ、電源電圧値：３．３Ｖ）は、セルＣ１（インスタンス名：Ｉ１）の電源端子ＶＤＤ１への供給が指示されている。高電位電源電圧ＶＤＤＢ（電源電圧名：ＶＤＤＢ、電源電圧値：１．８Ｖ）は、セルＣ１（インスタンス名：Ｉ１）の電源端子ＶＤＤ２およびセルＣ２（インスタンス名：Ｉ２）の電源端子ＶＤＤへの供給が指示されている。低電位電源電圧ＶＳＳ（電源電圧名：ＶＳＳ、電源電圧値：０Ｖ）は、セルＣ１（インスタンス名：Ｉ１）の電源端子ＶＳＳおよびセルＣ２（インスタンス名：Ｉ２）の電源端子ＶＳＳへの供給が指示されている。
【００１６】
図３（ｃ）の端子グループ情報１４では、セルＣ１の信号端子Ａ１、Ｘ１および電源端子ＶＤＤ１、ＶＳＳは同一グループに属している。これは、セルＣ１内の信号端子Ａ１から信号を受ける回路と信号端子Ｘ１に信号を出力する回路とが電源端子ＶＤＤ１、ＶＳＳに接続されていることを示している。また、セルＣ１の信号端子Ａ２、Ｘ２および電源端子ＶＤＤ２、ＶＳＳは同一グループに属している。これは、セルＣ１内の信号端子Ａ２から信号を受ける回路と信号端子Ｘ２に信号を出力する回路とが電源端子ＶＤＤ２、ＶＤＤＳに接続されていることを示している。セルＣ２の信号端子Ａ、Ｘおよび電源端子ＶＤＤ、ＶＳＳは同一グループに属している。これは、セルＣ２内の信号端子Ａから信号を受ける回路と信号端子Ｘに信号を出力する回路とが電源電圧ＶＤＤ、ＶＳＳに接続されていることを示している。
【００１７】
以上のようなネットリスト１０、電源供給情報１２および端子グループ情報１４を用いたレイアウト対象回路ＴＯＰのレイアウト処理では、セルＣ１（インスタンス名：Ｉ１）の信号端子Ａ１（クリップ端子）を所望の電源電圧の電源線に接続するために、まず、端子グループ情報１４に基づいて、セルＣ１の信号端子Ａ１と同一グループの電源端子ＶＤＤ１、ＶＳＳが特定される（図２のステップＳ１１）。次に、セルＣ１（インスタンス名：Ｉ１）の信号端子Ａ１は、ネットリスト１０により高レベルへの固定が指示されているため、電源供給情報１２に基づいて、セルＣ１（インスタンス名：Ｉ１）の電源端子ＶＤＤ１に対応する電源電圧ＶＤＤＡが特定される（図２のステップＳ１２）。そして、電源電圧ＶＤＤＡの電源線とセルＣ１（インスタンス名：Ｉ１）の信号端子Ａ１との間の配線処理が実施される（図２のステップＳ１３）。このように、セルＣ１（インスタンス名：Ｉ１）の信号端子Ａ１は所望の電源電圧の電源線に自動で接続される。
【００１８】
以上、第１の実施形態では、クリップ端子を所望の電源電圧の電源線に人手を介すことなく自動で判断して接続できるため、ＬＶＳ等のレイアウト検証でクリップ端子に起因する接続違反が検出されることはない。このため、レイアウト処理とレイアウト検証との繰り返し回数を低減でき、半導体集積回路のレイアウト設計期間の短縮に寄与できる。
図５は、本発明の第２の実施形態を示している。このレイアウト方法は、第１の実施形態と同様に、例えば、図１におけるワークステーション１のＣＰＵ４がハードディスク５に格納されたレイアウトプログラムを実行することにより実施される。なお、本実施形態でＣＰＵ４が実行するレイアウトプログラムは、第１の実施形態とは別のレイアウトプログラムである。ＣＰＵ４は、以下に示すステップＳ２１〜Ｓ２５を順次実施することで、複数の電源電圧で駆動されるレイアウト対象回路のレイアウト処理を実施する。
（ステップＳ２１（第１ステップ））ＣＰＵ４は、ネットリスト２０および端子グループ情報２４を参照して、相互接続が指示されている出力用信号端子および入力用信号端子と同一グループの電源端子をそれぞれ特定する。この後、処理はステップＳ２２に移行する。
（ステップＳ２２（第２ステップ））ＣＰＵ４は、電源供給情報２２を参照して、ステップＳ２１で特定した電源端子にそれぞれ対応する電源電圧を特定する。この後、処理はステップＳ２３に移行する。
（ステップＳ２３（第３ステップ））ＣＰＵ４は、例えば、レベル変換セルのレベル変換機能を示すレベル変換セル情報２６を参照して、ステップＳ２２で特定した電源電圧が互いに異なる出力用信号端子および入力用信号端子間に挿入すべきレベル変換セルを、ステップＳ２２で特定した電源電圧に基づいて選択する。具体的には、ＣＰＵ４は、レベル変換セル情報２６を参照して、ステップＳ２２で特定した出力用信号端子に対応する電源電圧を高レベルとする信号を、ステップＳ２２で特定した入力用信号端子に対応する電源電圧を高レベルとする信号に変換するレベル変換セルを選択する。この後、処理はステップＳ２４に移行する。
（ステップＳ２４（第４ステップ））ＣＰＵ４は、ステップＳ２３で選択したレベル変換セルをネットリスト２０に挿入してネットリスト２８を生成する。これにより、レベル変換セルの挿入処理は完了する。
（ステップＳ２５）ＣＰＵ４は、ステップＳ２４で生成したネットリスト２８および電源供給情報２４を用いてレイアウト対象回路のレイアウト処理を実施する。
【００１９】
ここで、レベル変換セルの挿入処理（ステップＳ２１〜Ｓ２４）について具体例を用いて説明する。図６（ａ）〜（ｃ）は、図５のネットリスト２０、電源供給情報２２およびレベル変換セル情報２６の一例をそれぞれ示している。図７は、図６（ａ）のネットリスト２０に対応するレイアウト対象回路を示している。図６（ａ）のネットリスト２０は、セルＣ１（インスタンス名：Ｉ１）の信号端子Ａ１のネットＮ０への接続が指示されていることを除いて、図３（ａ）のネットリスト１０と同一である。
【００２０】
図６（ｂ）の電源供給情報２２は、電源電圧ＶＤＤＡ（３．３Ｖ）のセルＣ２（インスタンス名：Ｉ２）の電源端子ＶＤＤへの供給が指示されていることを除いて、図３（ｂ）の電源供給情報１２と同一である。図６（ｃ）のレベル変換セル情報２４では、レベル変換セルＬＶＣ１は、３．３Ｖ系の信号（高レベル：３．３Ｖ、低レベル：０Ｖ）を１．８Ｖ系の信号（高レベル：１．８Ｖ、低レベル：０Ｖ）に変換するレベルダウンセルであり、レベル変換セルＬＶＣ２は、１．８Ｖ系の信号を３．３Ｖ系の信号に変換するレベルアップセルであることが示されている。
【００２１】
図８は、図５の端子グループ情報２４の一例を示している。端子グループ情報２４は、図３（ｃ）の端子グループ情報１４にレベル変換セルＬＶＣ１、ＬＶＣ２に関する情報を加えて生成されている。レベル変換セルＬＶＣ１（ＬＶＣ２）の入力用信号端子Ａおよび電源端子ＶＤＤ１、ＶＳＳは同一グループに属している。これは、レベル変換セルＬＶＣ１（ＬＶＣ２）内の信号端子Ａから信号を受ける回路が電源電圧ＶＤＤ１、ＶＳＳに接続されていることを示している。レベル変換セルＬＶＣ１（ＬＶＣ２）の出力用信号端子Ｘおよび電源端子ＶＤＤ２、ＶＳＳは同一グループに属している。これは、レベル変換セルＬＶＣ１（ＬＶＣ２）内の信号端子Ｘに信号を出力する回路が電源電圧ＶＤＤ２、ＶＳＳに接続されていることを示している。
【００２２】
以上のようなネットリスト２０、電源供給情報２２、端子グループ情報２４およびレベル変換セル情報２６を用いたレイアウト処理では、まず、端子グループ情報２４に基づいて、例えば、ネットＮ３におけるセルＣ１（インスタンス名：Ｉ１）の信号端子Ｘ２と同一グループの電源端子ＶＤＤ２、ＶＳＳ、およびセルＣ２（インスタンス名：Ｉ２）の信号端子Ａと同一グループの電源端子ＶＤＤ、ＶＳＳがそれぞれ特定される（図５のステップＳ２１）。次に、電源供給情報２２に基づいて、セルＣ１の電源端子ＶＤＤ２に対応する電源電圧ＶＤＤＢ（１．８Ｖ）とセルＣ２の電源端子ＶＤＤに対応する電源電圧ＶＤＤＡ（３．３Ｖ）とがそれぞれ特定される（図５のステップＳ２２）。次に、特定された電源電圧が互いに異なるため、レベル変換セル情報２６に基づいて、１．８Ｖ系の信号を３．３Ｖ系の信号に変換するレベル変換セルＬＶＣ２が選択される（図５のステップＳ２３）。そして、レベル変換セルＬＶＣ２をセルＣ１（インスタンス名：Ｉ１）の信号端子Ｘ２とセルＣ２（インスタンス名：Ｉ２）の信号端子Ａとの間に挿入したネットリスト２８を生成する（図５のステップＳ２４）。
【００２３】
図９は、図６（ａ）のネットリスト２０にレベル変換セルＬＶＣ２を挿入したネットリスト２８の一例を示している。図１０は、図９のネットリスト２８に対応するレイアウト対象回路をしている。図９および図１０において、レイアウト対象回路ＴＯＰは、レベル変換セルＬＶＣ２（インスタンス名：Ｉ３）を含んでいる。図９のネットリスト２８では、レベル変換セルＬＶＣ２（インスタンス名：Ｉ３）の入力用信号端子Ａは、ネットＮ３への接続が指示されている。すなわち、セルＣ１（インスタンス名：Ｉ１）の信号端子Ｘ２とレベル変換セルＬＶＣ２（インスタンス名：Ｉ３）の信号端子Ａとは、相互接続が指示されている。また、レベル変換セルＬＶＣ２（インスタンス名：Ｉ３）の出力用信号端子Ｘは、ネットＮ３１への接続が指示されている。セルＣ２（インスタンス名：Ｉ２）の入力用信号端子Ａは、ネットＮ３に代えてネットＮ３１への接続が指示されている。すなわち、レベル変換セルＬＶＣ２（インスタンス名：Ｉ３）の信号端子ＸとセルＣ２（インスタンス名：Ｉ２）の信号端子Ａとは、相互接続が指示されている。このように、レベル変換セルを挿入すべきセルＣ１（インスタンス名：Ｉ１）の信号端子Ｘ２とセルＣ２（インスタンス名：Ｉ２）の信号端子Ａとの間に、挿入すべき種類のレベル変換セルＬＶＣ２が自動で挿入される。そして、ネットリスト２８および電源供給情報２４を用いてレイアウト対象回路ＴＯＰのレイアウト処理が実施される。
【００２４】
以上、第２の実施形態では、挿入すべき種類のレベル変換セルを挿入すべき位置に人手を介すことなく自動で判断して挿入できるため、ＬＶＳ等のレイアウト検証でレベル変換セルに起因する接続違反が検出されることはない。このため、レイアウト処理とレイアウト検証との繰り返し回数を低減でき、半導体集積回路のレイアウト設計期間の短縮に寄与できる。
【００２５】
なお、第１の実施形態では、２系統で異電位の高電位電源電圧ＶＤＤＡ（３．３Ｖ）、ＶＤＤＢ（１．８Ｖ）と１系統の低電位電源電圧ＶＳＳ（０Ｖ）とで駆動される半導体集積回路のレイアウト処理に本発明を適用した例について述べた。しかしながら、本発明はかかる実施形態に限定されるものではない。例えば、２系統で同電位の高電位電源電圧ＶＤＤＡ、ＶＤＤＢ（共に３．３Ｖ）と１系統の低電位電源電圧ＶＳＳ（０Ｖ）とで駆動される半導体集積回路、あるいは１系統の高電位電源電圧ＶＤＤ（３．３Ｖ）と２系統の低電位電源電圧ＶＳＳＡ、ＶＳＳＢ（共に０Ｖ）とで駆動される半導体集積回路のレイアウト処理に本発明を適用してもよい。
【００２６】
以上の実施形態において説明した発明を整理して、付記として開示する。
（付記１）
複数の電源電圧で駆動される半導体集積回路のレイアウト方法であって、
回路部品毎に、信号端子と、回路部品内で信号端子からの信号を受ける回路または信号端子に信号を出力する回路に接続される電源端子との対応関係を示す端子対応情報に基づいて、レイアウト対象回路における回路部品の接続関係を示す回路接続情報により入力レベル固定が指示されている信号端子に対応する電源端子を特定する第１ステップと、
電源電圧と電源端子との対応関係を示す電源供給情報に基づいて、第１ステップで特定した電源端子に対応する電源電圧を特定する第２ステップと、
第２ステップで特定した電源電圧の電源線と入力レベル固定の信号端子との間を配線してこれらを接続する第３ステップとを実施することを特徴とする半導体集積回路のレイアウト方法。
（付記２）
複数の電源電圧で駆動される半導体集積回路のレイアウト方法であって、
回路部品毎に、信号端子と、回路部品内で信号端子からの信号を受ける回路または信号端子に信号を出力する回路に接続される電源端子との対応関係を示す端子対応情報に基づいて、レイアウト対象回路における回路部品の接続関係を示す回路接続情報により相互接続が指示されている信号端子にそれぞれ対応する電源端子を特定する第１ステップと、
電源電圧と電源端子との対応関係を示す電源供給情報に基づいて、第１ステップで特定した電源端子にそれぞれ対応する電源電圧を特定する第２ステップと、
第２ステップで特定した電源電圧が互いに異なる場合、その電源電圧に基づいて信号端子間に挿入すべきレベル変換用の回路部品を選択する第３ステップと、
第３ステップで選択したレベル変換用の回路部品を前記回路接続情報に挿入して、前記レイアウト対象回路の配置配線で用いる回路接続情報を生成する第４ステップとを実施することを特徴とする半導体集積回路のレイアウト方法。
（付記３）
付記１または２記載の半導体集積回路のレイアウト方法において、
前記端子対応情報は、回路部品毎に、信号端子と、回路部品内で信号端子からの信号を受ける回路または信号端子に信号を出力する回路に接続される電源端子とをグループ化して構成されていることを特徴とする半導体集積回路のレイアウト方法。
（付記４）
付記１または２記載の半導体集積回路のレイアウト方法において、
前記電源供給情報は、電源電圧名と、電源電圧値と、電源電圧を供給すべき電源端子とを対応づけて構成されていることを特徴とする半導体集積回路のレイアウト方法。
（付記５）
複数の電源電圧で駆動される半導体集積回路をレイアウトするためのコンピュータに、
回路部品毎に、信号端子と、回路部品内で信号端子からの信号を受ける回路または信号端子に信号を出力する回路に接続される電源端子との対応関係を示す端子対応情報に基づいて、レイアウト対象回路における回路部品の接続関係を示す回路接続情報により入力レベル固定が指示されている信号端子に対応する電源端子を特定する第１ステップと、
電源電圧と電源端子との対応関係を示す電源供給情報に基づいて、第１ステップで特定した電源端子に対応する電源電圧を特定する第２ステップと、
第２ステップで特定した電源電圧の電源線と入力レベル固定の信号端子との間を配線してこれらを接続する第３ステップとを実行させることを特徴とする半導体集積回路のレイアウトプログラム。
（付記６）
複数の電源電圧で駆動される半導体集積回路をレイアウトするためのコンピュータに、
回路部品毎に、信号端子と、回路部品内で信号端子からの信号を受ける回路または信号端子に信号を出力する回路に接続される電源端子との対応関係を示す端子対応情報に基づいて、レイアウト対象回路における回路部品の接続関係を示す回路接続情報により相互接続が指示されている信号端子にそれぞれ対応する電源端子を特定する第１ステップと、
電源電圧と電源端子との対応関係を示す電源供給情報に基づいて、第１ステップで特定した電源端子にそれぞれ対応する電源電圧を特定する第２ステップと、
第２ステップで特定した電源電圧が互いに異なる場合、その電源電圧に基づいて信号端子間に挿入すべきレベル変換用の回路部品を選択する第３ステップと、
第３ステップで選択したレベル変換用の回路部品を前記回路接続情報に挿入して、前記レイアウト対象回路の配置配線で用いる回路接続情報を生成する第４ステップとを実行させることを特徴とする半導体集積回路のレイアウトプログラム。
（付記７）
付記５または６記載の半導体集積回路のレイアウトプログラムにおいて、
前記端子対応情報は、回路部品毎に、信号端子と、回路部品内で信号端子からの信号を受ける回路または信号端子に信号を出力する回路に接続される電源端子とをグループ化して構成されていることを特徴とする半導体集積回路のレイアウトプログラム。
（付記８）
付記５または６記載の半導体集積回路のレイアウトプログラムにおいて、
前記電源供給情報は、電源電圧名と、電源電圧値と、電源電圧を供給すべき電源端子とを対応づけて構成されていることを特徴とする半導体集積回路のレイアウトプログラム。
（付記９）
複数の電源電圧で駆動される半導体集積回路のレイアウトシステムであって、
回路部品毎に、信号端子と、回路部品内で信号端子からの信号を受ける回路または信号端子に信号を出力する回路に接続される電源端子との対応関係を示す端子対応情報に基づいて、レイアウト対象回路における回路部品の接続関係を示す回路接続情報により入力レベル固定が指示されている信号端子に対応する電源端子を特定する第１ステップと、電源電圧と電源端子との対応関係を示す電源供給情報に基づいて、第１ステップで特定した電源端子に対応する電源電圧を特定する第２ステップと、第２ステップで特定した電源電圧の電源線と入力レベル固定の信号端子との間を配線してこれらを接続する第３ステップとを実施するためのプログラムを格納する記憶部と、
前記記憶部に格納された前記プログラムを実行する制御部とを備えていることを特徴とする半導体集積回路のレイアウトシステム。
（付記１０）
複数の電源電圧で駆動される半導体集積回路のレイアウトシステムであって、
回路部品毎に、信号端子と、回路部品内で信号端子からの信号を受ける回路または信号端子に信号を出力する回路に接続される電源端子との対応関係を示す端子対応情報に基づいて、レイアウト対象回路における回路部品の接続関係を示す回路接続情報により相互接続が指示されている信号端子にそれぞれ対応する電源端子を特定する第１ステップと、電源電圧と電源端子との対応関係を示す電源供給情報に基づいて、第１ステップで特定した電源端子にそれぞれ対応する電源電圧を特定する第２ステップと、第２ステップで特定した電源電圧が互いに異なる場合、その電源電圧に基づいて信号端子間に挿入すべきレベル変換用の回路部品を選択する第３ステップと、第３ステップで選択したレベル変換用の回路部品を前記回路接続情報に挿入して、前記レイアウト対象回路の配置配線で用いる回路接続情報を生成する第４ステップとを実施するためのプログラムを格納する記憶部と、
前記記憶部に格納された前記プログラムを実行する制御部とを備えていることを特徴とする半導体集積回路のレイアウトシステム。
（付記１１）
付記９または１０記載の半導体集積回路のレイアウトシステムにおいて、
前記端子対応情報は、回路部品毎に、信号端子と、回路部品内で信号端子からの信号を受ける回路または信号端子に信号を出力する回路に接続される電源端子とをグループ化して構成されていることを特徴とする半導体集積回路のレイアウトシステム。
（付記１２）
付記９または１０記載の半導体集積回路のレイアウトシステムにおいて、
前記電源供給情報は、電源電圧名と、電源電圧値と、電源電圧を供給すべき電源端子とを対応づけて構成されていることを特徴とする半導体集積回路のレイアウトシステム。
【００２７】
以上、本発明について詳細に説明してきたが、前述の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれらに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
【図面の簡単な説明】
【００２８】
【図１】本発明を実現するためのシステム構成例を示す説明図である。
【図２】本発明の第１の実施形態を示す説明図である。
【図３】図２のネットリスト、電源供給情報および端子グループ情報の一例を示す説明図である。
【図４】図３のネットリストに対応するレイアウト対象回路を示す説明図である。
【図５】本発明の第２の実施形態を示す説明図である。
【図６】図５のネットリスト、電源供給情報およびレベル変換セル情報の一例を示す説明図である。
【図７】図６のネットリストに対応するレイアウト対象回路を示す説明図である。
【図８】図５の端子グループ情報の一例を示す説明図である。
【図９】図６のネットリストにレベル変換セルを挿入したネットリストの一例を示す説明図である。
【図１０】図９のネットリストに対応するレイアウト対象回路を示す説明図である。
【符号の説明】
【００２９】
１  ワークステーション
２  ディスプレイ
３  キーボード
４  ＣＰＵ
５  ハードディスク
６  記録媒体ドライブ装置
７  制御装置
８  ＣＤ−ＲＯＭ
９  フレキシブルディスク
１０、２０、２８  ネットリスト
１２、２２  電源供給情報
１４、２４  端子グループ情報
２６  レベル変換セル情報
【図１】
2006085576.tif 000003
【図２】
2006085576.tif 000004
【図３】
2006085576.tif 000005
【図４】
2006085576.tif 000006
【図５】
2006085576.tif 000007
【図６】
2006085576.tif 000008
【図７】
2006085576.tif 000009
【図８】
2006085576.tif 000010
【図９】
2006085576.tif 000011
【図１０】
2006085576.tif 000012