(57)【要約】【課題】  電気光学装置において高品質な表示を可能とする。【解決手段】  走査線駆動部及びデータ線駆動部の少なくとも一方は、所定周期のクロック信号に基づいて複数の段から夫々転送信号を順次出力するシフトレジスタと、順次出力された転送信号の各パルスを、第１のパルス幅を有する複数系列の第１イネーブル信号を用いて整形する第１整形を行う第１整形回路と、第１のパルス幅よりも狭い第２のパルス幅を有する一系列の第２イネーブル信号を用いて、第１整形が施された後の転送信号を整形する第２整形を行い、該第２整形が施された後の転送信号を出力する第２整形回路とを含む。【選択図】  図４
2006145900.tif 000002
【特許請求の範囲】
【請求項１】
互いに交差して延びる複数のデータ線及び複数の走査線と、前記データ線及び前記走査線に夫々電気的に接続され表示面を構成する複数の画素部とを備えた電気光学装置を駆動するために用いられる電気光学装置用駆動回路であって、
前記複数の走査線に走査信号を供給して前記画素部の水平走査を行う走査線駆動部と、前記複数のデータ線に画像信号を供給するデータ線駆動部とを備えており、
前記走査線駆動部及び前記データ線駆動部の少なくとも一方は、
所定周期のクロック信号に基づいて複数の段から夫々転送信号を順次出力するシフトレジスタと、
前記順次出力された転送信号の各パルスを、第１のパルス幅を有する複数系列の第１イネーブル信号を用いて整形する第１整形を行う第１整形回路と、
前記第１のパルス幅よりも狭い第２のパルス幅を有する一系列の第２イネーブル信号を用いて、前記第１整形が施された後の前記転送信号を整形する第２整形を行い、該第２整形が施された後の前記転送信号を出力する第２整形回路と
を含み、
前記第２イネーブル信号は前記第２整形回路の電源信号として入力されることを特徴とする電気光学装置用駆動回路。
【請求項２】
前記第１のパルス幅は前記転送信号のパルス幅よりも狭いことを特徴とする請求項１に記載の電気光学装置用駆動回路。
【請求項３】
前記第１イネーブル信号は前記クロック信号と同じ周期を有するＮ系列（Ｎは２以上の整数）の信号であり、
前記第２イネーブル信号の周期は前記クロック信号の周期のＮ分の１倍であること
を特徴とする請求項１又は２に記載の電気光学装置用駆動回路。
【請求項４】
前記電源信号は前記第２整形回路を構成するトランジスタのソースに入力される信号であることを特徴とする請求項１から３のいずれか一項に記載の電気光学装置用駆動回路。
【請求項５】
前記データ線駆動部は、前記転送信号及び前記データ線にプリチャージ信号を供給させるプリチャージ用選択信号を論理演算するプリチャージ用回路を更に含むことを特徴とする請求項１に記載の電気光学装置用駆動回路。
【請求項６】
前記プリチャージ用回路は、前記転送信号及び前記プリチャージ用選択信号の論理和を演算する回路により整形されていることを特徴とする請求項５に記載の電気光学装置用駆動回路。
【請求項７】
前記第１整形回路は、前記転送信号及び前記第１イネーブル信号が入力されると共に、入力された前記転送信号及び前記第１イネーブル信号の論理積を演算することにより前記第１整形を行うＮＡＮＤ回路を含むこと
を特徴とする請求項１から６のいずれか一項に記載の電気光学装置用駆動回路。
【請求項８】
前記第１整形回路には、前記第１整形回路の電源信号として、前記第２イネーブル信号が入力されると共に、前記第１整形回路は、前記第２整形回路を兼ねること
を特徴とする請求項７に記載の電気光学装置用駆動回路。
【請求項９】
前記第１整形回路は反転回路を含むことを特徴とする請求項８に記載の電気光学装置用駆動回路。
【請求項１０】
前記反転回路には、前記反転回路の電源信号として、前記第２イネーブル信号が入力されること
を特徴とする請求項９に記載の電気光学装置用駆動回路。
【請求項１１】
前記反転回路の電源信号は、前記反転回路を構成するトランジスタのソースに入力されることを特徴とする請求項１０に記載の電気光学装置用駆動回路。
【請求項１２】
前記プリチャージ用回路は、前記順次出力された前記転送信号と前記プリチャージ用選択信号とを用いて前記論理演算を行うと共に、
前記第１整形回路は、前記プリチャージ用回路より出力される前記転送信号に対して、前記第１及び第２整形を施すこと
を特徴とする請求項５又は６に記載の電気光学装置用駆動回路。
【請求項１３】
前記プリチャージ用回路は、前記第２整形回路を兼ねており、前記プリチャージ用回路には、前記第１整形が施された後の前記転送信号が入力されると共に、前記プリチャージ用回路の電源信号として、前記第２イネーブル信号が入力されること
を特徴とする請求項５、６及び１２のいずれか一項に記載の電気光学装置用駆動回路。
【請求項１４】
前記プリチャージ用回路の電源信号は、前記プリチャージ用回路を構成するトランジスタのソースに入力されることを特徴とする請求項５、６、１２及び１３のいずれか一項に記載の電気光学装置用駆動回路。
【請求項１５】
前記データ線駆動部は、夫々、前記データ線に設けられると共に、前記転送信号及び前記プリチャージ用選択信号が入力される複数のサンプリングスイッチを含むサンプリング回路を更に備えており、
前記サンプリングスイッチは、前記転送信号に応じて、画像信号線を介して供給され且つ表示電位を有する画像信号をサンプリングして前記データ線に供給すると共に、前記プリチャージ用選択信号に応じて、前記画像信号線を介して供給される、プリチャージ電位を有するプリチャージ信号をサンプリングして前記データ線に供給すること
を特徴とする請求項５、６、１２、１３及び１４のいずれか一項に記載の電気光学装置用駆動回路。
【請求項１６】
請求項１から１５のいずれか一項に記載の電気光学装置用駆動回路と、前記複数のデータ線及び前記複数の走査線と、前記複数の画素部とを備えたことを特徴とする電気光学装置。
【請求項１７】
請求項１６に記載の電気光学装置を備えたことを特徴とする電子機器。
【請求項１８】
互いに交差して延びる複数のデータ線及び複数の走査線と、前記データ線及び前記走査線に夫々電気的に接続され表示面を構成する複数の画素部とを備えた電気光学装置を駆動するために用いられる電気光学装置用駆動方法であって、
前記複数の走査線に走査信号を供給して前記画素部の水平走査を行う走査線駆動部、及び前記複数のデータ線に画像信号を供給するデータ線駆動部の少なくとも一方において、
所定周期のクロック信号に基づいて、シフトレジスタの複数の段から夫々転送信号を順次出力する工程と、
前記順次出力された転送信号の各パルスを、第１のパルス幅を有する複数系列の第１イネーブル信号を用いて整形する第１整形を行う工程と、
前記第１のパルス幅よりも狭い第２のパルス幅を有する一系列の第２イネーブル信号を用いて、前記第１整形が施された後の前記転送信号を整形する第２整形を行い、該第２整形が施された後の前記転送信号を出力する工程と
を含み、
前記第２イネーブル信号は前記第２整形回路の電源信号として入力されることを特徴とする電気光学装置用駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置に搭載される電気光学装置用駆動回路及び方法、並びに、該電気光学装置、更に該電気光学装置を備えて構成される電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の駆動回路は、例えば液晶装置等の電気光学装置の基板上に、データ線を駆動するためのデータ線駆動回路等として作り込まれる。その動作時には、データ線駆動回路は、画像信号線に供給される画像信号（ＶＩＤ）をサンプリングパルス（Ｓｎ）のタイミングでサンプリングし、データ線に供給するように構成されている。ここで特に高い駆動周波数になると、サンプリングに用いられる時間的に相前後するサンプリングパルスの先端と後端とが僅かに重なってしまうため、相異なる時間にサンプリングされる筈の画像信号が部分的に重畳されてデータ線に供給されてしまう。この結果、解像度劣化やゴーストが発生する。
【０００３】
このため従来から、高い駆動周波数に追従して高精細な画像表示を実現するために、サンプリングパルスを、順に選択される複数系列のイネーブル信号により、パルス毎に規定する技術がある。但し、サンプリングパルスの位相がずれると、やはり、相異なる時間にサンプリングされる筈の画像信号が重畳されてしまい、解像度劣化やゴーストが発生することがある。例えば、特許文献１に記載された技術によれば、シフトレジスタ出力（一次サンプリングパルス）を、二次クロック信号で整形してサンプリングパルス（二次サンプリングパルス）を生成し、サンプリングスイッチの開閉制御に用いる。この場合、サンプリングパルスのばらつきは、二次クロック信号のばらつき内に収められる。
【０００４】
【特許文献１】特開平８−２８６６４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、サンプリングパルスの形状やパルス幅は、イネーブル信号の系列間誤差に起因して、該系列毎に異なる場合がある。その場合は、表示面にイネーブル信号の系列間誤差に対応した筋状の輝度斑が発生するおそれがあるが、特許文献１に記載されているような技術はこうした問題に十分に対応していない。駆動周波数が高くなる程、このようなイネーブル信号の系列間誤差の影響は相対的に増大するので、この問題は深刻さを増す。尚、以上の問題は液晶装置に限ったものではなく、他の電気光学装置であっても原理的に同様の問題が生じる可能性がある。
【０００６】
本発明は、例えば上記問題点に鑑みなされたものであり、高品質な表示を可能とする電気光学装置用駆動回路及び方法、並びに、これらを適用した電気光学装置及び電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の電気光学装置用駆動回路は、上記課題を解決するために、互いに交差して延びる複数のデータ線及び複数の走査線と、前記データ線及び前記走査線に夫々電気的に接続され表示面を構成する複数の画素部とを備えた電気光学装置を駆動するために用いられる電気光学装置用駆動回路であって、前記複数の走査線に走査信号を供給して前記画素部の水平走査を行う走査線駆動部と、前記複数のデータ線に画像信号を供給するデータ線駆動部とを備えており、前記走査線駆動部及び前記データ線駆動部の少なくとも一方は、所定周期のクロック信号に基づいて複数の段から夫々転送信号を順次出力するシフトレジスタと、前記順次出力された転送信号の各パルスを、第１のパルス幅を有する複数系列の第１イネーブル信号を用いて整形する第１整形を行う第１整形回路と、前記第１のパルス幅よりも狭い第２のパルス幅を有する一系列の第２イネーブル信号を用いて、前記第１整形が施された後の前記転送信号を整形する第２整形を行い、該第２整形が施された後の前記転送信号を出力する第２整形回路とを含み、前記第２イネーブル信号は前記第２整形回路の電源信号として入力される。
【０００８】
本発明の電気光学装置用駆動回路によれば、駆動時に、走査線駆動部による水平走査で選択された画素部列に、データ線駆動部からデータ線を通じて画像信号が供給され、データが書き込まれる。走査線駆動部における走査信号、及びデータ線駆動部におけるサンプリングパルスのうち一方又は両方は、シフトレジスタから出力される転送信号のパルス幅又はパルス周期等に係るパルス形状を、後述する第１及び第２整形回路において、第１及び第２イネーブル信号によって制限することで、パルス形状が所定値或いは所定形状となるように調整される。即ち、本発明の電気光学装置用駆動回路では、第１整形回路は、後述する第２整形回路と共に、転送信号のパルス幅等を制御するパルス幅制御手段を構成する。
【０００９】
例えば、走査線駆動部では、調整後の転送信号が走査信号として、対応する走査線に入力される。例えば、データ線駆動部では、調整後の転送信号がサンプリングパルスとして、サンプリング回路における、データ線に設けられたサンプリングスイッチに入力され、該サンプリングスイッチはサンプリングパルスに応じて画像信号をサンプリングし、サンプリングされた画像信号が対応するデータ線に入力される。即ち、サンプリングパルスとは、前述のように、画像信号線に供給される画像信号をデータ線に選択的に供給するためのサンプリングの際のタイミング制御用の信号である。また、シフトレジスタからの転送信号は各段から「順次」出力されるが、これは、各段から次々に出力される、といった意味であり、必ずしも、転送信号の時系列が各段の物理的な配列と対応している場合に限定されない。
【００１０】
このような転送信号に対して、高周波化の常套手段として、第１整形回路において、複数系列の第１イネーブル信号を用いて第１整形が施される。そして、第１整形により、転送信号のパルス幅は、例えばより幅が狭い、複数系列の第１イネーブル信号のパルス幅によって制限される。ここで「複数系列」というのは、例えば同一構成又は異なる構成を有すると共に相互に独立して設けられる、複数のイネーブル信号生成回路や複数のイネーブル信号供給経路など、信号の発生起源又は供給経路が互いに異なっていることを指しており、最終的に重畳されて一つの連続信号として取り扱われる場合であっても、この概念に含まれる。そのような場合には、たとえ元々同一波形であることが意図されていても、回路素子の特性や素子や配線の電気的影響によって波形が僅かながら異なることがあり得る。複数系列の第１イネーブル信号は互いに独立した信号として取り扱うことができるため、シフトレジスタから順次出力される転送信号を時分割して複数の信号線に分配供給することができる。
【００１１】
但し、仮にこのような複数系列の第１イネーブル信号を用いた第１整形のみでは、系列差に起因して表示上の不具合が生じるおそれがある。例えば、データ線駆動部において、第１整形のみを転送信号に施して、該転送信号をサンプリングパルスとして出力する場合、第１イネーブル信号のパルス形状が画像信号に反映されるため、系列間でのパルス幅等の違いが輝度差として顕在化し、表示品質を低下させることがある。具体的には、系列周期に対応する縦筋状の輝度斑となって現れる。また、走査線駆動部においても、前述したデータ線駆動部と同様に、第１整形が施された転送信号を走査信号として出力すると、第１イネーブル信号のパルス形状が走査信号に反映されるため、系列間でのパルス幅等の違いが横筋状の輝度斑となることがある。
【００１２】
そこで、本発明の電気光学装置用駆動回路は、第２整形回路において、第１整形が施された後の転送信号に対して、更に第２整形回路に、電源信号或いは電源からの信号として入力される、一系列の第２イネーブル信号を用いて第２整形を施す。ここで、「電源」というのは、整形回路または反転回路を構成するトランジスタのソースであることを意味している。
【００１３】
第２イネーブル信号は、例えば最終的な出力信号である走査信号或いはサンプリングパルスのパルス幅とパルス周波数とを備えている。ここで「一系列」というのは、発生起源又は供給経路が同一であることを指しており、そのような場合には、信号の各パルスの幅や間隔（即ち、周波数）、立ち上がり時及び立ち下がり時の歪み具合を含めた形状等はほぼ一定となる。少なくとも、複数系列の第１イネーブル信号と比べると、極めて顕著に同一系列の第２イネーブル信号におけるパルス幅等は均一になる。そのため、この第２整形により、転送信号におけるパルス幅及び時間的に連続する複数の転送信号のパルス周期等のパルス形状は均一化される。即ち、先の第１整形の段階で生じた転送信号のパルス幅等の系列差による変動を、この第２整形で解消することが可能となる。
【００１４】
ここで、一系列の第２イネーブル信号は、パルス幅を複数系列の第１イネーブル信号のパルス幅（即ち、「第１のパルス幅」）で制限された転送信号を整形することから、複数系列の第１イネーブル信号のパルス幅よりも小さい第２のパルス幅としてある。即ち、シフトレジスタから出力される転送信号の各々に対して行われる、第１整形及び第２整形のタイミングがズレたとしても、その影響を少なくするためのマージンを確保すべく、第２イネーブル信号のパルス幅は第２のパルス幅としてある。
【００１５】
また、第２整形回路における第２イネーブル信号の入力タイミングに対して、第２整形が施された後の転送信号の出力タイミングが遅延するのを防止するために、第１整形回路に対する第１イネーブル信号の供給タイミング、並びに第２イネーブル信号の第２整形回路に対する供給タイミングを夫々調整するのが好ましい。これにより、例えば連続するサンプリングパルスが時間軸上で部分的に又は全体的に重畳するのをより確実に防止することが可能となる。
【００１６】
このように、複数系列の第１イネーブル信号と一系列の第２イネーブル信号の各々を用い、転送信号に少なくとも２段階の整形を施すようにすれば、最終的にパルス形状が所定値或いは所定形状の信号を得ることが可能である。或いは、このような２段階の整形を施すようにすれば、第１整形のみを行う場合と比較して、最終的に出力される、サンプリングパルス等の転送信号におけるパルス形状を、格段に所定値或いは所定形状にできると言える。即ち、本発明においては、少なくとも以上に説明した２段階の整形が必要であるが、例えば同様の整形工程を更に行うことも可能である。但し、その場合には、一系列のイネーブル信号による整形工程を必ず最後に入れるようにする必要がある。
【００１７】
走査線駆動部は転送信号に基づいて走査信号を生成出力し、データ線駆動部は転送信号に基づいて画像信号のサンプリングを行うことから、走査線駆動部及びデータ線駆動部の少なくとも一方において上述の２段階の整形がなされれば、画像信号及び走査信号の少なくとも一方は、整形後の転送信号のパルス形状に応じてパルス形状が所定値或いは所定形状となる。
【００１８】
従って、本発明の電気光学装置用駆動回路によれば、転送信号の処理に際して複数系列の第１イネーブル信号を用いながらも、これら第１イネーブル信号の系列差に起因する輝度斑を殆ど又は実践上全く生じさせないで済む。
【００１９】
加えて、本発明の電気光学装置用駆動回路によれば、パルス幅制御手段には、電源として第２イネーブル信号が入力されるため、例えば、第１整形回路の電源として第２イネーブル信号を入力させることで、該第１整形回路では、第１整形に加えて第２整形も行うことが可能となり、第１及び第２整形回路を一体に形成することができる。これにより、基板上におけるスペースを殆ど拡大させること無しに、該スペースを小さくして、パルス幅制御手段を形成することが可能となる。よって、レイアウトを変更させないで、データ線駆動部及び走査線駆動部を形成することが可能となる。
【００２０】
本発明の電気光学装置用駆動回路の一態様では、前記第１のパルス幅は前記転送信号のパルス幅よりも狭い。
【００２１】
この態様によれば、複数系列の第１イネーブル信号のパルス幅（即ち、「第１のパルス幅」）は、転送信号のパルス幅よりも狭い。このようにすれば、第１整形により、転送信号のパルス幅を、より幅が狭い、第１のパルス幅によって制限するので、相前後して出力される転送信号間で、パルスが重なることを未然防止することが可能となる。
【００２２】
本発明の電気光学装置用駆動回路の他の態様では、前記第１イネーブル信号は前記クロック信号と同じ周期を有するＮ系列（Ｎは２以上の整数）の信号であり、前記第２イネーブル信号の周期は前記クロック信号の周期のＮ分の１倍である。
【００２３】
この態様によれば、転送信号は、クロック周期と同じ周期を有するＮ系列の信号により整形され、第１整形が施された後の転送信号は、パルス周期がクロック信号の周期のＮ分の１倍に制限されたＮ系列の信号により整形される。よって、２段階の整形により、転送信号のパルス幅を効率良く、所望の値に整形できる。
本発明の電気光学装置用駆動回路の他の態様では、前記電源信号は前記第２整形回路を構成するトランジスタのソースに入力される信号である。
【００２４】
この態様によれば、電源信号の入力タイミングに対して、第２整形が施された後の転送信号の出力タイミングが遅延するのを、より確実に防止することができる。
【００２５】
本発明の電気光学装置用駆動回路の他の態様では、前記データ線駆動部は、前記転送信号及び前記データ線にプリチャージ信号を供給させるプリチャージ用選択信号を論理演算するプリチャージ用回路を更に含む。
【００２６】
この態様によれば、プリチャージ用回路は、シフトレジスタから順次出力される転送信号、或いは、第１整形が施された後若しくは該第１整形に加えて第２整形が施された後の転送信号と、データ線にプリチャージ信号を供給させるプリチャージ用選択信号とを論理演算する。
【００２７】
ここで、データ線駆動部において、プリチャージ用回路には、転送信号の入力に先立って、データ線にプリチャージ信号を供給させるプリチャージ用選択信号が入力される。プリチャージ用回路におけるプリチャージ用選択信号の入力期間はプリチャージ期間に相当する。このプリチャージ期間に、サンプリング回路における各サンプリングスイッチには、プリチャージ用回路を介してプリチャージ用選択信号が、例えば同時に入力される。他方、プリチャージ期間に、画像信号線を介して、プリチャージ電位を有するプリチャージ信号が、各サンプリングスイッチに供給され、該サンプリングスイッチを介してデータ線に供給される。これにより、複数のデータ線に、画像信号の供給に先立って、一斉にプリチャージ信号が書き込まれることにより、ビデオプリチャージを行うことができる。
【００２８】
また、プリチャージ用回路を、パルス幅制御手段と共に、所定スペースに形成するのがよい。このようにすれば、基板上におけるスペースを拡大させること無しに、該スペースを小さくして、パルス幅制御手段と共にプリチャージ用回路を形成することが可能となる。
【００２９】
この、データ線駆動部がプリチャージ用回路を更に含む態様では、前記プリチャージ用回路は、前記転送信号及び前記プリチャージ用選択信号の論理和を演算する回路により整形されているように構成してもよい。
【００３０】
このように構成すれば、プリチャージ用回路を簡易な構成とすることが可能となり、回路素子又は配線の数を殆ど増加させないで、プリチャージ用回路を形成することが可能となる。その結果、基板上において、プリチャージ用回路を設置するためのスペースをより小さくすることが可能となる。
【００３１】
本発明の電気光学装置用駆動回路の他の態様では、前記第１整形回路は、前記転送信号及び前記第１イネーブル信号が入力されると共に、入力された前記転送信号及び前記第１イネーブル信号の論理積を演算することにより前記第１整形を行うＮＡＮＤ回路を含む。
【００３２】
この態様によれば、第１整形回路を簡易な構成とすることが可能となる。よって、回路素子又は配線の数を殆ど増加させないで、第１整形回路を形成することができる。その結果、基板上において、第１整形回路を設置するためのスペースをより小さくすることが可能となる。
【００３３】
この、第１整形回路がＮＡＮＤ回路を含む態様では、前記第１整形回路には、前記第１整形回路の電源信号として、前記第２イネーブル信号が入力されると共に、前記第１整形回路は、前記第２整形回路を兼ねるように構成してもよい。
【００３４】
このように構成すれば、第１整形回路では、転送信号に対して、第１整形に加えて第２整形を施すことが可能となり、第１及び第２整形回路を一体に形成することができる。例えば、ハイレベルの第２イネーブル信号を反転させて、第１整形回路におけるＮＡＮＤ回路の電源信号として、入力させる。或いは、第１整形回路に、ＮＡＮＤ回路に加えて、該ＮＡＮＤ回路における入力信号又は出力信号の論理を反転させる反転回路が設けられる場合には、該反転回路の電源信号として、ハイレベルの第２イネーブル信号を入力させるようにしてもよい。
【００３５】
この、第１整形回路の電源として第２イネーブル信号が入力される態様では、前記第１整形回路は反転回路を更に含むように構成してもよい。
【００３６】
このように構成すれば、第１整形回路を、ＮＡＮＤ回路及び反転回路を用いて、実質的にＡＮＤ回路として形成することが可能となる。ここで、第１整形回路において、反転回路は、例えばＮＡＮＤ回路に入力される転送信号及び第１イネーブル信号のいずれかの論理を反転させるように設けられてもよいし、又はＮＡＮＤ回路から出力される、第１整形が施された後の転送信号の論理を反転させるように、設けられてもよい。
【００３７】
この、第１整形回路が反転回路を含む態様では、前記反転回路には、前記反転回路の電源信号として、前記第２イネーブル信号が入力されるように構成してもよい。
【００３８】
このように構成すれば、第２イネーブル信号の入力タイミングに対して、第２整形が施された転送信号の出力タイミングが遅延するのを、より確実に防止することが可能となり、第２整形回路を兼ねる第１整形回路において、良好な応答性を得ることができる。
【００３９】
この、第１整形回路が反転回路を含む態様では、前記反転回路の電源信号は、前記反転回路を構成するトランジスタのソースに入力されるように構成してもよい。
【００４０】
このように構成すれば、電源信号の入力タイミングに対して、論理が反転された転送信号の出力タイミングが遅延するのを、より確実に防止することができる。
【００４１】
この、反転回路の電源として第２イネーブル信号が入力される態様では、前記プリチャージ用回路は、前記順次出力された前記転送信号と前記プリチャージ用選択信号とを用いて前記論理演算を行うと共に、前記第１整形回路は、前記プリチャージ用回路より出力される前記転送信号に対して、前記第１及び第２整形を施すように構成してもよい。
【００４２】
このように構成すれば、第２整形回路を兼ねる第１整形回路を、該第１整形回路から出力される、第１及び第２整形が施された後の転送信号がサンプリングパルスとして入力される、サンプリング回路におけるサンプリングスイッチの最も近くに配置することが可能となる。より具体的には、シフトレジスタから順次出力された転送信号が、プリチャージ用回路にプリチャージ用選択信号が供給されていない期間に、該プリチャージ用回路を介して、第１整形回路に入力される。そして、第１整形回路より、第１及び第２整形が施された後の転送信号がサンプリングパルスとして、サンプリング回路のサンプリングスイッチに対して出力される。
【００４３】
よって、第１整形回路からサンプリングスイッチまでのサンプリングパルスの供給経路の長さを短くすることが可能となり、サンプリングパルスの、第１整形回路における出力タイミングに対して、サンプリングパルスの、サンプリングスイッチにおける入力タイミングが遅延するのを防止すると共に、サンプリングパルスの形状が、例えば長い供給経路を経ることで、パルス幅が変形したりして崩れるのを防止することができる。よって、時間的に連続するサンプリングパルスが部分的に又は全体的に重畳するのを、より確実に防止することができる。
【００４４】
この、データ線駆動部がプリチャージ用回路を更に含む態様では、前記プリチャージ用回路は、前記第２整形回路を兼ねており、前記プリチャージ用回路には、前記第１整形が施された後の前記転送信号が入力されると共に、前記プリチャージ用回路の電源信号として、前記第２イネーブル信号が入力されるように構成してもよい。
【００４５】
このように構成する場合、例えばＮＯＲ回路により整形されるプリチャージ用回路において、該ＮＯＲ回路に、ローレベルの第２イネーブル信号が電源信号として入力されると共に、プリチャージ用選択信号及び第１整形が施された後の転送信号が入力される。よって、プリチャージ用回路において、第２整形を行うことが可能となるため、プリチャージ用回路と第２整形回路とを一体に形成することができる。即ち、パルス幅制御手段の中に、プリチャージ用回路を作り込むことが可能となるため、プリチャージ用回路及びパルス幅制御手段を、基板上におけるスペースをより小さくして形成することが可能となる。
【００４６】
この、データ線駆動部がプリチャージ用回路を更に含む態様では、前記プリチャージ用回路の電源信号は、前記プリチャージ用回路を構成するトランジスタのソースに入力されるように構成してもよい。
【００４７】
このように構成すれば、電源信号の入力タイミングに対して、プリチャージ用回路より出力される転送信号の出力タイミングが遅延するのを、より確実に防止することができる。
【００４８】
この、データ線駆動部がプリチャージ用回路を更に備える態様では、前記データ線駆動部は、夫々、前記データ線に設けられると共に、前記転送信号及び前記プリチャージ用選択信号が入力される複数のサンプリングスイッチを含むサンプリング回路を更に備えており、前記サンプリングスイッチは、前記転送信号に応じて、画像信号線を介して供給され且つ表示電位を有する画像信号をサンプリングして前記データ線に供給すると共に、前記プリチャージ用選択信号に応じて、前記画像信号線を介して供給される、プリチャージ電位を有するプリチャージ信号をサンプリングして前記データ線に供給するように構成してもよい。
【００４９】
このように構成すれば、ビデオプリチャージを行うと共に、電気光学装置における画像表示時、表示画面において縦筋状の輝度斑が発生するのを防止することが可能となる。
【００５０】
本発明の電気光学装置は、上記課題を解決するために、上述した本発明の電気光学装置用駆動回路（但し、その各種態様を含む）と、前記複数のデータ線及び前記複数の走査線と、前記複数の画素部とを備える。
【００５１】
本発明の電気光学装置によれば、上述した本発明の電気光学装置用駆動回路を具備するので、高品位の表示が可能である。この電気光学装置は、例えば液晶装置、有機ＥＬ装置、電子ペーパ等の電気泳動装置、電子放出素子を利用した表示装置（Field Emission Display及びSurface-Conduction Electron-Emitter Display）等の各種表示装置を実現することが可能である。
【００５２】
本発明の電子機器は、上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様を含む）を備える。
【００５３】
本発明の電子機器によれば、上述した本発明の電気光学装置を具備している。この電気光学装置は、本発明の電気光学装置用駆動回路を搭載していることから、高品位の表示が可能である。この電子機器は、例えば、投射型表示装置、テレビジョン受像機、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル等の各種の電子機器に適用が可能である。
【００５４】
本発明の電気光学装置用駆動方法は、上記課題を解決するために、互いに交差して延びる複数のデータ線及び複数の走査線と、前記データ線及び前記走査線に夫々電気的に接続され表示面を構成する複数の画素部とを備えた電気光学装置を駆動するために用いられる電気光学装置用駆動方法であって、前記複数の走査線に走査信号を供給して前記画素部の水平走査を行う走査線駆動部、及び前記複数のデータ線に画像信号を供給するデータ線駆動部の少なくとも一方において、所定周期のクロック信号に基づいて、シフトレジスタの複数の段から夫々転送信号を順次出力する工程と、前記順次出力された転送信号の各パルスを、第１のパルス幅を有する複数系列の第１イネーブル信号を用いて整形する第１整形を行う工程と、前記第１のパルス幅よりも狭い第２のパルス幅を有する一系列の第２イネーブル信号を用いて、前記第１整形が施された後の前記転送信号を整形する第２整形を行い、該第２整形が施された後の前記転送信号を出力する工程とを含み、前記第２イネーブル信号は前記第２整形回路の電源信号として入力される。
【００５５】
本発明の電気光学装置用駆動方法によれば、上述した本発明の電気光学装置用駆動回路と同様に、転送信号の処理に際して複数系列の第１イネーブル信号を用いながらも、これら第１イネーブル信号の系列差に起因する輝度斑を殆ど又は実践上全く生じさせないで済む。また、基板上の所定スペースに、第１及び第２整形を行うためのパルス幅制御手段を形成するのがよい。このようにすれば、基板上におけるスペースを拡大させること無しに、該スペースを小さくして、パルス幅制御手段を形成することが可能となる。よって、レイアウトを変更させないで、データ線駆動部及び走査線駆動部を形成することが可能となる。
【００５６】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【発明を実施するための最良の形態】
【００５７】
本発明の実施の形態について図を参照しつつ説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【００５８】
＜１：第１実施形態＞
本発明の電気光学装置に係る第１実施形態について、図１から図１２を参照して説明する。
【００５９】
＜１−１：液晶装置の全体構成＞
先ず、本実施形態における液晶装置の全体構成について、図１から図３を参照して説明する。図１は、対向基板側から見た液晶装置の平面図であり、図２は、図１のＨ−Ｈ’断面図である。
【００６０】
図１及び図２において、液晶装置は、対向配置されたＴＦＴアレイ基板１０と対向基板２０とから構成されている。ＴＦＴアレイ基板１０と対向基板２０との間には液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００６１】
ＴＦＴアレイ基板１０上における、画像表示領域１０ａの周辺に位置する周辺領域では、本発明に係る「データ線駆動部」の一例であるデータ線駆動回路１０１及び外部回路接続端子１０２が、ＴＦＴアレイ基板１０の一辺に沿って設けられている。本発明に係る「走査線駆動部」の一例である走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。また、ＴＦＴアレイ基板１０及び対向基板２０の間には、両基板間の電気的導通を確保するための上下導通端子１０６が配置されている。
【００６２】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用ＴＦＴや各種配線等の上に画素電極９ａが、更にその上から配向膜が形成されている。他方、対向基板２０上の画像表示領域１０ａには、液晶層５０を介して複数の画素電極９ａと対向する対向電極２１が形成されている。即ち、夫々に電圧が印加されることで、画素電極９ａと対向電極２１との間には液晶保持容量が形成される。この対向電極２１上には、格子状又はストライプ状の遮光膜２３が形成され、更にその上を配向膜が覆っている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００６３】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（ツイステッドネマティック）モード、 ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。以上が、この液晶装置の構成の概要である。
【００６４】
次に、この液晶装置の主要な構成について図３及び図４を参照して説明する。ここに、図３は、当該液晶装置の要部の構成を示している。図４は、図３に示した構成のうち転送信号の整形に関する回路系を表している。
【００６５】
図３において、液晶装置は、例えば石英基板、ガラス基板或いはシリコン基板等からなるＴＦＴアレイ基板１０と対向基板２０（ここでは図示せず）とが液晶層を介して対向配置され、画像表示領域１０ａにおいて区画配列された画素電極９ａに印加する電圧を制御し、液晶層にかかる電界を画素毎に変調する構成となっている。これにより、両基板間の透過光量が制御され、画像が階調表示される。この液晶装置はＴＦＴアクティブマトリクス駆動方式を採り、ＴＦＴアレイ基板１０における画素表示領域１０ａには、マトリクス状に配置された複数の画素電極９ａと、互いに交差して配列された複数の走査線２及びデータ線３とが形成され、画素に対応する画素部が構築されている。尚、ここでは図示しないが、各画素電極９ａとデータ線３との間には、走査線２を介して夫々供給される走査信号に応じて導通、非導通が制御されるＴＦＴや、画素電極９ａに印加した電圧を維持するための蓄積容量が形成されている。また、画像表示領域１０ａの周辺領域には、データ線駆動回路１０１等の駆動回路が形成されている。
【００６６】
データ線駆動回路１０１は、シフトレジスタ５１、論理回路５２及びサンプリング回路７からなる。シフトレジスタ５１は、データ線駆動回路１０１内に入力される所定周期のＸ側クロック信号ＣＬＸ（及びその反転信号ＣＬＸ'）、シフトレジスタスタート信号ＤＸに基づいて、各段から転送信号Ｐｉ（ｉ＝１、…、ｎ）を順次出力するように構成されている。
【００６７】
論理回路５２は、パルス幅制限手段を含み、シフトレジスタ５１から順次出力される転送信号Ｐｉを、第１及び第２イネーブル信号に基づいて整形し、それを基にして最終的にサンプリング回路駆動信号Ｓｉを出力する機能を有している。図４において、論理回路５２には、パルス幅制御手段５４０に加えて、プリチャージ用回路５２１並びに反転回路５２３が含まれる。
【００６８】
パルス幅制御手段５４０は、シフトレジスタ５１から出力された転送信号Ｐｉに対して、第１整形を行う第１整形回路及び第２整形を行う第２整形回路が一体となって形成されている。より具体的には、パルス幅制御手段５４０は、シフトレジスタ５１の各段に対応して設けられた単位回路５４０Ａにより整形され、該単位回路５４０ＡはＮＡＮＤ回路により整形される。
【００６９】
図５は、各ＮＡＮＤ回路５４０Ａの構成をより具体的に示す回路図である。図４及び図５において、各ＮＡＮＤ回路５４０Ａのゲートには、シフトレジスタ５１の対応する段より出力される転送信号Ｐｉと、４本の第１イネーブル供給線８１に供給される、本発明に係る「第１イネーブル信号」の一例であるイネーブル信号ＥＮＢ１〜ＥＮＢ４のうちのいずれか一つとが入力される。また、各ＮＡＮＤ回路５４０Ａには、該ＮＡＮＤ回路５４０Ａの電源として、本発明に係る「第２イネーブル信号」に相当するマスターイネーブル信号ＭＥＮＢの反転信号が、１本の第２イネーブル供給線８２を介して入力される。ここで、「電源」或いは「電源信号」というのは、ＮＡＮＤ回路５４０Ａの電源にあたる信号、具体的にはＮＡＮＤ回路５４０Ａを構成するトランジスタのソースに入力される信号であることを意味している。また、マスターイネーブル信号ＭＥＮＢの反転信号は、例えばハイレベルが１５Ｖ、ローレベルが０Ｖのパルス信号である。
そして、各ＮＡＮＤ回路５４０Ａは、入力された転送信号Ｐｉ及び第１イネーブル信号ＥＮＢ１〜ＥＮＢ４の論理積を演算することにより第１整形を行うと共に、マスターイネーブル信号ＭＥＮＢを用いて第２整形を行う。これにより、転送信号Ｐｉに対して第１及び第２整形が施された信号である、二次整形信号Ｑａｉを生成して出力する。尚、各単位回路５４０Ａには、ＮＡＮＤ回路の他、該ＮＡＮＤ回路に入力される転送信号Ｐｉ若しくはイネーブル信号ＥＮＢ１〜ＥＮＢ４、並びに該ＮＡＮＤ回路から出力される二次整形信号Ｑａｉの論理を反転させる反転回路等が設けられてもよい。
【００７０】
パルス幅制御手段５４０において、前述したように第１及び第２整形が行われることにより、転送信号Ｐｉの波形は、よりパルス幅の狭いイネーブル信号ＥＮＢ１〜ＥＮＢ４やマスターイネーブル信号ＭＥＮＢの波形に基づいてトリミングされ、最終的にはパルス幅やパルス周期等のパルス形状がマスターイネーブル信号ＭＥＮＢのパルス形状に制限される。
【００７１】
このように、パルス幅制御手段５４０は、第１及び第２整形回路が一体となって形成され、且つＮＡＮＤ回路５４０Ａにより整形されるため、回路素子や配線の数を殆ど増加させないで、パルス幅制御手段５４０を簡易な構成とすることが可能となる。よって、ＴＦＴアレイ基板１０上におけるスペースを殆ど拡大させること無しに、該スペースを小さくして、パルス幅制御手段５４０を形成することが可能となる。
【００７２】
また、プリチャージ用回路５２１は、シフトレジスタ５１の各段に対応して設けられた単位回路５２１Ａにより整形される。各単位回路５２１Ａは、プリチャージ用信号供給線８３に供給されるプリチャージ用選択信号ＮＲＧの論理を反転させる反転回路５２１ａと、反転回路５２１ａにおいて論理が反転されたプリチャージ用選択信号ＮＲＧ及び一次整形信号Ｑａｉがゲートに入力されるＮＡＮＤ回路５２１ｂとにより、実質的にＮＯＲ回路として形成されている。そして、各ＮＯＲ回路５２１Ａでは、二次整形信号Ｑａｉ及びプリチャージ用選択信号ＮＲＧの論理和を演算して、二次整形信号Ｑａｉ及びプリチャージ用選択信号ＮＲＧのいずれかを、出力信号Ｑｂｉとして出力する。このようにして出力された出力信号Ｑｂｉは、２つの反転回路５２３を介して、サンプリングパルスＳｉとして出力される。
【００７３】
このように、プリチャージ用回路５２１をＮＯＲ回路５２１Ａにより整形することで、プリチャージ用回路５２１を簡易な構成とすることが可能となり、回路素子又は配線の数を増加させないで、プリチャージ用回路５２１を形成することが可能となる。その結果、ＴＦＴアレイ基板１０上において、プリチャージ用回路５２１を設置するためのスペースをより小さくすることが可能となる。
【００７４】
サンプリング回路７は、データ線３に設けられたサンプリングスイッチ７１を複数含み、各サンプリングスイッチ７１は、図４に示す画像信号線６に供給される画像信号ＶＩＤを、サンプリングパルスＳｉに応じてサンプリングし、夫々をデータ信号としてデータ線３に印加する。尚、各サンプリングスイッチ７１は、例えばＰチャネル型又はＮチャネル型の片チャネル型ＴＦＴ若しくは相補型のＴＦＴにより整形される。
【００７５】
本実施形態では、画像信号線６は一本とし、いずれのサンプリングスイッチ７１もこの画像信号線６から画像信号ＶＩＤを供給される場合について説明するが、画像信号は、シリアル−パラレル展開（即ち、相展開）されていてもよい。例えば、画像信号を画像信号ＶＩＤ１〜ＶＩＤ６の６相にシリアル−パラレル展開した場合、これらの画像信号は、６本の画像信号線を夫々介してサンプリング回路７に入力される。複数の画像信号線６に対し、シリアルな画像信号を変換して得たパラレルな画像信号を同時供給すると、データ線３への画像信号入力をグループ毎に行うことができ、駆動周波数が抑えられる。
【００７６】
走査線駆動回路１０４は、マトリクス状に配置された複数の画素電極９ａをデータ信号及び走査信号により走査線２の配列方向に走査するために、走査信号印加の基準クロックであるＹ側クロック信号ＣＬＹ（及びその反転信号ＣＬＹ'）、シフトレジスタスタート信号ＤＹに基づいて生成される走査信号を、複数の走査線２に順次印加するように構成されている。その際には、図３において、各走査線２には、両端から同時に電圧が印加される。
【００７７】
尚、クロック信号ＣＬＸやＣＬＹ等の各種タイミング信号は、図示しない外部回路に形成されたタイミングジェネレータにて生成され、ＴＦＴアレイ基板１０上の各回路に外部回路接続端子１０２を介して供給される。また、各駆動回路の駆動に必要な電源電圧等もまた外部回路から供給される。更に、上下導通端子１０６から引き出された信号線には、外部回路から対向電極電位ＬＣＣが供給される。対向電極電位ＬＣＣは、上下導通端子１０６を介して対向電極２１に供給される。対向電極電位ＬＣＣは、画素電極９ａとの電位差を適正に保持して液晶保持容量を形成するための対向電極２１の基準電位となる。
【００７８】
＜１−２：液晶装置の動作＞
次に、この液晶装置において、特に、転送信号Ｐｉに対して第１及び第２整形を施すことにより、サンプリングパルスＳｉを生成する過程、並びにビデオプリチャージについて、図３から図５に加えて、図６から図１０を参照して説明する。図６は、ビデオプリチャージについて説明するためのタイミングチャートであって、図７は、シフトレジスタ５１における転送信号の生成について説明するためのタイミングチャートであって、図８は、第１及び第２整形について説明するためのタイミングチャートである。また、図９は、論理回路５２に係る比較例の構成を示す図であり、図１０は、比較例の動作について説明するためのタイミングチャートである。
【００７９】
本実施形態では、各画素電極９ａに対するデータ信号の供給に先立って、例えば以下に説明するようなビデオプリチャージが行われる。ビデオプリチャージの際、シフトレジスタ５１からは転送信号Ｐｉは出力されておらず、プリチャージ用回路５２１において、各ＮＯＲ回路５２１Ａには、プリチャージ用信号供給線８３を介してプリチャージ用選択信号ＮＲＧが供給される。そして、プリチャージ用回路５２１にプリチャージ用選択信号ＮＲＧが供給される期間がプリチャージ期間となる。このプリチャージ期間においてマスターイネーブルＭＥＮＢの反転信号が第２イネーブル供給線８２に供給される。よって、図６に示すように、パルス幅制御手段５４０における、各ＮＡＮＤ回路５２０Ａの出力信号Ｑａｉは、ハイレベルとなる。
【００８０】
そして、プリチャージ用回路５２１の各ＮＯＲ回路５２１Ａにおいて、ＮＡＮＤ回路５２１ｂには、反転回路５２１ａによって論理が反転されたプリチャージ用選択信号ＮＲＧが入力されると共に、パルス幅制御手段５４０の出力信号Ｑａｉが入力され、該ＮＡＮＤ回路５２１ｂからは、プリチャージ用選択信号ＮＲＧが出力信号Ｑｂｉとして出力される。出力信号Ｑｂｉは、各サンプリングスイッチ７１に、サンプリングパルスＳｉとして供給される。他方、プリチャージ期間に、画像信号線６を介して、プリチャージ電位を有するプリチャージ信号が、各サンプリングスイッチ７１に供給される。よって、各データ線３に同時に、サンプリングスイッチ７１を介してプリチャージ信号が供給されることとなる。これにより、ビデオプリチャージを行うことができる。
【００８１】
次に、本実施形態において特徴的な、転送信号Ｐｉの整形、即ち第１及び第２整形について説明する。
【００８２】
図７において、データ線駆動回路１０１におけるシフトレジスタ５１からは、所定周期のＸ側クロック信号ＣＬＸ（及び、図７には図示しない、Ｘ側クロック信号ＣＬＸの反転信号ＣＬＸ’）に基づくタイミングで、転送信号Ｐ１、Ｐ２、…、Ｐｎが順に出力される。
【００８３】
尚、以下では、このように出力される転送信号Ｐ１、Ｐ２、…、Ｐｎのうち、特に、第１番目から第４番目までに出力される転送信号Ｐ１〜Ｐ４について、これら転送信号Ｐ１〜Ｐ４に対して施される第１及び第２整形を詳細に説明し、該第１及び第２整形により生成される各信号の信号波形について図８に示す。シフトレジスタ５１から第５番目以降に出力される転送信号Ｐ５〜Ｐｎについては、以下に説明する第１から第４番目の転送信号Ｐ１〜Ｐ４と同様の手順により、第１及び第２整形が施されるものとする。
【００８４】
図８において、シフトレジスタ５１から順次出力された転送信号Ｐ１〜Ｐ４に対して、パルス幅制御手段５４０の各ＮＡＮＤ回路５４０Ａにおいて、イネーブル信号ＥＮＢ１〜ＥＮＢ４のいずれかを用いて第１整形が行われる。第１整形では、転送信号Ｐ１〜Ｐ４のパルス形状が、イネーブル信号ＥＮＢ１〜ＥＮＢ４のパルス形状に基づいて、夫々整形される。これにより、例えば転送信号Ｐ１〜Ｐ４のパルス幅が、イネーブル信号ＥＮＢ１〜ＥＮＢ４のパルス幅ｄ１に制限されると共に、夫々に異なる出力タイミングを有する信号が生成されることとなる。転送信号Ｐｉは、シフトレジスタ５１に入力されるクロック信号ＣＬＸ等に応じて出力されることから、その高周波化にはクロック周期による制限のために一定の限界があるが、このように第１整形を行うことで、狭小化することができる。
【００８５】
ここで、イネーブル信号ＥＮＢ１〜ＥＮＢ４は夫々系列の異なる信号であるために、波形が完全に揃わない場合が考えられる。そのような場合、例えば、第１整形により生成された信号内には、他のパルスと比べて幅が異なるパルスが混在することになる。例えば、図８において、イネーブル信号ＥＮＢ３が、基準とするパルス幅ｄ１よりも広いパルス幅ｄ２を有するとき、このイネーブル信号ＥＮＢに基づいて生成された信号のパルス幅もまたパルス幅ｄ２となる。
【００８６】
そこで、パルス幅制御手段５４０では、更に、各ＮＡＮＤ回路５４０Ａにおいて、マスターイネーブル信号ＭＥＮＢの反転信号を用いて、第２整形が行われる。第２整形では、転送信号Ｐ１〜Ｐ４のパルス形状が、更にマスターイネーブル信号ＭＥＮＢのパルス形状に基づいて、夫々整形される。これにより、パルス幅制御手段５４０では、最終的に、例えば転送信号Ｐ１〜Ｐ４のパルス幅がマスターイネーブル信号ＭＥＮＢのパルス幅ｄ１０に夫々制限されることとなる。ここで、マスターイネーブル信号ＭＥＮＢは、イネーブル信号ＥＮＢ１〜ＥＮＢ４とは異なり、単一の系列からなることから、そのパルス幅ｄ１０やパルス周波数等のパルス形状は常に、殆ど一定とされる。また、マスターイネーブル信号ＭＥＮＢのパルス幅、即ちマスターイネーブル信号ＭＥＮＢの反転信号のパルス幅ｄ１０は、第１及び第２整形のタイミングのズレを考慮してマージンを確保するため、イネーブル信号ＥＮＢ１〜ＥＮＢ４のパルス幅ｄ１より更に狭くなっている。よって、パルス幅制御手段５４０において生成出力される二次整形信号Ｑａ１〜Ｑａ４は、パルス幅がパルス幅ｄ１０に揃えられる。
【００８７】
尚、第１イネーブル信号がクロック信号と同周期でＮ系列（Ｎは２以上の整数）の信号であるとき、マスターイネーブル信号ＭＥＮＢの周期はイネーブル信号の周期のＮ分の１倍となる。
【００８８】
続いて、プリチャージ用回路５２１では、シフトレジスタ５１より転送信号Ｐｉが出力される期間には、プリチャージ用選択信号ＮＲＧは供給されない、即ち、ＮＯＲ回路５２１Ａに入力されるプリチャージ用選択信号ＮＲＧは、ローレベルとなっている。よって、プリチャージ用回路５２１において、二次整形信号Ｑａ１〜Ｑａ４が夫々、ＮＯＲ回路５２１Ａに異なるタイミングで入力されると、これらのＮＯＲ回路５２１Ａからは、二次整形信号Ｑａ１〜Ｑａ４が出力信号Ｑｂ１〜Ｑｂ４として夫々異なるタイミングで出力され、２つの反転回路５２３を介してサンプリングパルスＳ１〜Ｓ４として出力される。
【００８９】
よって、論理回路５２では、最終的にパルス幅がパルス幅ｄ１０に規定されたサンプリングパルスＳ１〜Ｓ４を得ることができる。更に、本実施形態では、二次整形信号Ｑａ１〜Ｑａ４は、パルス幅だけでなく、パルス周波数若しくはパルス同士の間隔、更に立ち上がり及び立ち下がりの歪み具合を含むパルス形状もまた、イネーブル信号ＥＮＢ１〜ＥＮＢ４及びマスターイネーブル信号ＭＥＮＢの波形に支配されている。よって、サンプリングパルスＳ１〜Ｓ４は、マスターイネーブル信号ＭＥＮＢによってパルス周波数若しくはパルス同士の間隔も所定値に規定され、パルス形状も所定形状に規定される。
【００９０】
以上説明したように、論理回路５２において得られるサンプリングパルスＳｉは、サンプリング回路７の各サンプリングスイッチ７１を駆動し、サンプリングスイッチ７１に画像信号線６から画像信号ＶＩＤを供給する。こうして画像信号ＶＩＤはサンプリングされるが、ここでサンプリングパルスＳｉのパルス形状は均一であるために、生成されるデータ信号のパルス形状もまた一様に揃えられている。
【００９１】
ここで、図９及び図１０を参照して、比較例の構成及び動作について説明する。図９に示す比較例によれば、図４に示す構成と比較して、論理回路５２には、第２整形を行う第２整形回路が含まれていない構成となっている。よって、図１０に示すように、パルス幅制御手段５４０において、第１整形のみが施された各ＮＡＮＤ回路５４０Ａの出力信号Ｑａ１〜Ｑａ４が夫々、プリチャージ用回路５２１並びに２つの反転回路５２３を介して、サンプリングパルスＳ１〜Ｓ４として出力されることとなる。従って、前述したようにイネーブル信号ＥＮＢ１〜ＥＮＢ４の各々の波形が異なっている場合、即ちイネーブル信号ＥＮＢ１〜ＥＮＢ４に系列誤差が生じている場合、サンプリングパルスＳ１〜Ｓ４を介して、データ信号のパルス形状に、イネーブル信号ＥＮＢ１〜ＥＮＢ４の系列誤差が反映されて、該系列毎に異なる形状となる。
【００９２】
データ信号は、各データ線３から選択画素列の画素電極９ａに印加され、また図示しない蓄積容量を充電又は放電して、データの書き込みを行う。この際、データ信号にイネーブル信号ＥＮＢ１〜ＥＮＢ４の系列誤差が反映されて、該データ信号のパルス形状が系列毎に異なっていると、表示面に縦筋状の輝度ムラが発生して、表示画像の品質が劣化する恐れがある。
【００９３】
これに対して、本実施形態では、データ信号は、上述したようにパルス形状が揃っているために輝度を相対的な適正値とすることができ、表示像におけるパルス幅の差に基づく輝度斑の発生を低減或いは防止することができる。即ち、表示上の輝度は、画素電極９ａに供給されるデータ信号の高さ、幅、そして立ち上がり時及び立ち下がり時の歪み具合等によって左右されるからである。
【００９４】
このように本実施形態によれば、上述のように２段階の整形工程を経て生成されたサンプリングパルスＳｉによってデータ信号のパルス幅が規定されるようにしたので、第１整形に複数系列のイネーブル信号ＥＮＢ１〜ＥＮＢ４を用いながらも、イネーブル信号ＥＮＢ１〜ＥＮＢ４の系列差に起因する輝度斑を殆ど又は実践上全く生じさせないで済む。また、サンプリングパルスＳｉによりデータ信号のパルス周波数若しくはパルス間隔、及びパルス形状が夫々所定値及び所定形状に規定されるようにしたので、適正な駆動が可能である。
【００９５】
また、サンプリングパルスＳｉのパルス幅は、最終的にマスターイネーブル信号ＭＥＮＢのパルス幅ｄ１０に規定され、そのパルス形状も所定形状に規定されることから、第１整形における出力波形はそれほど形状精度が良くなくともよい。そこで、転送信号Ｐｉのパルス幅や周期、パルス形状等を、第１整形により粗く調整し、更に第２整形により高精度に調整することが考えられる。例えば、第１整形では、転送信号Ｐｉにイネーブル信号ＥＮＢ１〜ＥＮＢ４の系列差による変動以外にも形状誤差が残されていてよく、それらの誤差は、第２整形においてマスターイネーブル信号ＭＥＮＢの精度に応じて修正することができる。尚、第１整形では、マスターイネーブル信号ＭＥＮＢとのパルス幅やパルス形状等の差を、第２整形におけるマージンとして意図的に残しておいてもよい。
【００９６】
尚、パルス幅制御手段５４０において、マスターイネーブル信号ＭＥＮＢの反転信号の入力タイミングに対して、二次整形信号Ｑａｉの出力タイミングが遅延するのを防止するために、該パルス幅制御手段５４０に対する、イネーブル信号ＥＮＢ１〜ＥＮＢ４の各々の供給タイミング、並びにマスターイネーブル信号ＭＥＮＢの反転信号供給タイミングを夫々調整するのが好ましい。これにより、例えば連続するサンプリングパルスＳｉが時間軸上で部分的に又は全体的に重畳するのをより確実に防止することが可能となる。
【００９７】
加えて、図１１には、図９に示す比較例における、論理回路５２を構成する各単位回路のレイアウトの構成例について示してあり、図１２には、本実施形態における論理回路５２を構成する各単位回路のレイアウトの構成例について示してある。
【００９８】
図１１に示すように、図９に示す論理回路５２において、シフトレジスタ５１の各段に対応して設けられた単位回路５４０Ａ及び５２１Ａと比較して、図１２において、図４に示す論理回路５２において、シフトレジスタ５１の各段に対応して設けられた単位回路５４０Ａ及び５２１Ａにおける回路素子数は同等である。即ち、図４に示す論理回路５２では、図９に示す論理回路５２と比較して、パルス幅制御手段５４０及びプリチャージ用回路５２１を同等の回路素子数で構成することが可能である。よって、図１１における単位回路５４０Ａ及び５２１Ａと同様のスペースＫ０に、図１２に示す単位回路５４０Ａ及び５２１Ａを形成することが可能となる。
【００９９】
更に、既に説明したように、パルス幅制御手段５４０及びプリチャージ用回路５２１は、スペースを小さくして設置することが可能である。加えて、各単位回路５４０Ａ及び５２１Ａを構成する配線や回路素子について、配線の配線幅やひきまわし形状を変更したり、回路素子のサイズを小さくしたり、該回路素子や配線を構成する導電層を積層させる等して形成することで、ＴＦＴアレイ基板１０上におけるスペースを拡大させること無しに、該スペースを小さくして、パルス幅制御手段並びにプリチャージ用回路５２１を形成することが可能となる。よって、レイアウトを変更させないで、データ線駆動回路１０１を形成することが可能となる。
【０１００】
尚、上記実施形態では、第１整形におけるイネーブル信号をイネーブル信号ＥＮＢ１〜ＥＮＢ４の４系列としたが、イネーブル信号の系列数はこれより少なくても（例えば２系列）、多くても（例えば８系列、或いはそれ以上）よい。高精細化に対応して駆動周波数の高周波化が更に進めば、パルス幅を狭めるためにイネーブル信号の系列数は増大する。そのような場合は、系列間でパルス形状が異なる状況が一層起こりやすいので、このように複数系列のイネーブル信号による整形後に一系列のイネーブル信号による整形を行う手法が表示品質保持に有効である。
【０１０１】
尚、本実施形態においては、図１３に示すように、シフトレジスタ５１から出力される転送信号Ｐｉを二つに分岐させ、その一方の転送信号とイネーブル信号ＥＮＢ１（又はＥＮＢ３）との論理積を演算し、他方の転送信号とＥＮＢ２（又はＥＮＢ４）との論理積を演算することで第１整形を行う構成としてもよい。
【０１０２】
図１３において、より具体的には、シフトレジスタ５１の各段に対応して設けられた単位回路５４０Ａは、ＡＮＤ回路により整形される。また、ＡＮＤ回路５４０Ａは、一対の組毎にシフトレジスタ５１から転送信号Ｐｉが入力されるように構成されている。即ち、この部分では、配線本数が半減されていることから、このような構成のデータ線駆動回路１０１では、レイアウトを省スペースに設計でき、狭ピッチ化に寄与する。そして、対をなすＡＮＤ回路５４０Ａは、転送信号Ｐｉが同時に入力されるので、夫々が相異なるタイミングで一次整形信号Ｑａｉを出力するように、イネーブル信号ＥＮＢ１〜ＥＮＢ４のうち相異なる信号が入力されるように構成されている。尚、図１３について、第１実施形態と同様の構成については、同一の符号を付して示し、重複する説明は省略する。
【０１０３】
図１４は、図１３に示した転送信号の整形に関する回路系における各種信号のタイミングチャートである。
【０１０４】
図１４において、シフトレジスタ５１から順次出力された転送信号Ｐｉに対して、パルス幅制御手段５４０の各ＡＮＤ回路５４０Ａにおいて、イネーブル信号ＥＮＢ１〜ＥＮＢ４のいずれかを用いて第１整形が行われる。シフトレジスタ５１から転送信号Ｐｉが順次出力される際、奇数番目の転送信号Ｐ２ｋ−１と偶数番目の転送信号Ｐ２ｋ（ｋ＝１、…、ｎ／２）とは、相補のタイミングで出力される。転送信号Ｐｉの夫々は、ＡＮＤ回路５４０Ａにおいて、イネーブル信号ＥＮＢ１〜ＥＮＢ４のいずれかとの論理積をとることによって、そのパルス幅がイネーブル信号ＥＮＢ１〜ＥＮＢ４のパルス幅ｄ１に制限される。イネーブル信号ＥＮＢ１〜ＥＮＢ４は、互いのパルスが重なり合わないように位相がずれているため、同一の転送信号Ｐｉが分岐して入力されるＡＮＤ回路５４０Ａの対においては、夫々に入力されたイネーブル信号に基づいて相異なるタイミングのパルス波形が出力される。転送信号Ｐｉは、シフトレジスタ５１に入力されるクロック信号ＣＬＸ等に応じて出力されることから、その高周波化にはクロック周期による制限のために一定の限界があるが、このように第１整形を行うことで、狭小化することができる。第２整形以降は上述した通りであるので、説明は省略する。
【０１０５】
＜２：第２実施形態＞
次に、本発明の電気光学装置に係る第２実施形態について、図１５から図１９を参照して説明する。第２実施形態では、論理回路の構成及び動作が第１実施形態と異なる。よって、第１実施形態と異なる点についてのみ、以下に説明する。尚、図１５から図１９について、第１実施形態と同様の構成については、同一の符号を付して示し、重複する説明は省略する。
【０１０６】
図１５には、第２実施形態における、転送信号の整形に関する回路系の構成例を示してある。論理回路５２には、反転回路５１ａにおいて論理が反転された転送信号Ｐｉが入力される。論理回路５２において、プリチャージ用回路５２１に転送信号Ｐｉの反転信号が入力される。そして、プリチャージ用回路５２１において、各ＮＯＲ回路５２１ＡのＮＡＮＤ回路５２１ｂには、転送信号Ｐｉの反転信号に加えて、反転回路５２１ａにおいて論理が反転されたプリチャージ用選択信号ＮＲＧがゲートに入力される。各ＮＯＲ回路５２１Ａでは、転送信号Ｐｉの反転信号及びプリチャージ用選択信号ＮＲＧの論理和を演算して、転送信号Ｐｉの反転信号及びプリチャージ用選択信号ＮＲＧのいずれかを、出力信号Ｑａｉとして出力する。
【０１０７】
パルス幅制御手段５４０において、各単位回路５４０Ａは、プリチャージ用回路の出力信号Ｑａｉ及びイネーブル信号ＥＮＢ１〜ＥＮＢ４のいずれか１つがゲートに入力されるＮＡＮＤ回路５４０ａと、該ＮＡＮＤ回路５４０ａの出力信号Ｑｂｉの論理を反転させる反転回路５４０ｂとにより、実質的にＡＮＤ回路として形成されている。各ＡＮＤ回路５４０Ａにおいて、ＮＡＮＤ回路５４０ａは、プリチャージ用回路の出力信号Ｑｂｉ及びイネーブル信号ＥＮＢ１〜ＥＮＢ４のいずれか１つの論理積を演算することにより、第１整形を行って、一次整形信号Ｑｂｉを出力する。
【０１０８】
ここに、図１６には、ＡＮＤ回路５４０Ａの反転回路５４０ｂの構成をより具体的に示してある。ＡＮＤ回路５４０Ａの反転回路５４０ｂの電源として、マスターイネーブルＭＥＮＢ信号が入力される。反転回路５４０ｂは、一次整形信号Ｑｂｉに対して、マスターイネーブル信号ＭＥＮＢを用いて第２整形を行い、二次整形信号Ｑｃｉを生成して出力する。各ＡＮＤ回路５４０Ａから出力された二次整形信号Ｑｃｉは、２つの反転回路５２３を介して、サンプリングパルスＳｉとして、出力される。
【０１０９】
続いて、図１７及び図１８を参照して、第２実施形態における液晶装置の動作について、特に、転送信号Ｐｉに対して第１及び第２整形を施すことにより、サンプリングパルスＳｉを生成する過程並びにビデオプリチャージについて、説明する。図１７は、ビデオプリチャージについて説明するためのタイミングチャートであって、図１８は、第１及び第２整形について説明するためのタイミングチャートである。
【０１１０】
図１５において、ビデオプリチャージの際、シフトレジスタ５１からは転送信号Ｐｉは出力されておらず、図１７において、プリチャージ用回路５２１において、各ＮＯＲ回路５２１Ａには、プリチャージ用選択信号ＮＲＧが供給される。よって、各ＮＯＲ回路５２１Ａからは、プリチャージ用選択信号ＮＲＧが出力信号Ｑａｉとして出力される。
【０１１１】
また、パルス幅制御手段５４０では、各ＡＮＤ回路５４０ＡにおけるＮＡＮＤ回路５４０ａに、プリチャージ用回路５２１の出力信号Ｑａｉに加えて、プリチャージ用選択信号ＮＲＧの供給期間に重畳する期間に、イネーブル信号ＥＮＢ１〜ＥＮＢ４が入力される。そして、各ＡＮＤ回路５４０ＡにおけるＮＡＮＤ回路５４０ａの出力信号Ｑｂｉとして、プリチャージ用選択信号ＮＲＧの反転信号が出力される。続いて、各ＡＮＤ回路５４０Ａの反転回路５４０ｂには、プリチャージ用選択信号ＮＲＧの供給期間に重畳する期間に、マスターイネーブル信号ＭＥＮＢが入力され、該反転回路５４０ｂを介してプリチャージ用選択信号ＮＲＧが、出力信号Ｑｃｉとして出力される。出力信号Ｑｃｉは、２つの反転回路５２３を介して、各サンプリングスイッチ７１に、サンプリングパルスＳｉとして供給される。よって、各データ線３に同時に、サンプリングスイッチ７１を介してプリチャージ信号が供給されることとなる。これにより、ビデオプリチャージを行うことができる。
【０１１２】
次に、第２実施形態における、転送信号Ｐｉの整形、即ち第１及び第２整形について説明する。尚、以下では、シフトレジスタ５１から出力される転送信号Ｐ１、Ｐ２、…、Ｐｎのうち、特に、第１番目から第４番目までに出力される転送信号Ｐ１〜Ｐ４について、これら転送信号Ｐ１〜Ｐ４に対して施される第１及び第２整形を詳細に説明し、該第１及び第２整形により生成される各信号の信号波形について図１８に示す。
【０１１３】
図１５において、プリチャージ用回路５２１では、シフトレジスタ５１より転送信号Ｐｉが出力される期間には、ＮＯＲ回路５２１Ａに入力されるプリチャージ用選択信号ＮＲＧは、ローレベルとなっている。よって、図１８において、シフトレジスタ５１から順次出力された転送信号Ｐ１〜Ｐ４の反転信号が、プリチャージ用回路５２１における、各ＮＯＲ回路５２１Ａで更に論理が反転されて、出力信号Ｑａ１〜Ｑａ４として出力される。
【０１１４】
その後、パルス幅制御手段５４０において、各ＡＮＤ回路５４０ＡにおけるＮＡＮＤ回路５４０ａで、プリチャージ用回路５２１の出力信号Ｑａ１〜Ｑａ４に対して、イネーブル信号ＥＮＢ１〜ＥＮＢ４を用いて第１整形が施されて、一次整形信号Ｑｂ１〜Ｑｂ４が生成されて出力される。続いて、各ＡＮＤ回路５４０Ａにおける反転回路５４０ｂでは、一次整形信号Ｑｂ１〜Ｑｂ４に対して、マスターイネーブル信号ＭＥＮＢを用いて、第２整形が施されて、二次整形信号Ｑｃ１〜Ｑｃ４が生成されて出力される。
【０１１５】
既に説明したように、第１及び第２整形によって、夫々パルス形状が均一な二次整形信号Ｑｃ１〜Ｑｃ４を得ることができる。そして、このようにパルス形状が均一な二次整形信号Ｑｃ１〜Ｑｃ４がサンプリングパルスＳ１〜Ｓ４として、サンプリング回路７のサンプリングスイッチ７１に供給される。
【０１１６】
よって、第２実施形態によれば、第１実施形態と同様の利益を得ることが可能となる。また、第２実施形態では、第１実施形態又は後述する第３実施形態と比較して、パルス幅制御手段５４０において、マスターイネーブル信号ＭＥＮＢの入力タイミングに対して、二次整形信号Ｑｃｉの出力タイミングが遅延するのを、より確実に防止することが可能となり、パルス幅制御手段５４０において、良好な応答性を得ることができる。
【０１１７】
加えて、論理回路５２において、パルス幅制御手段５４０は、サンプリング回路７におけるサンプリングスイッチ７１の最も近くに配置される。よって、パルス幅制御手段５４０から各サンプリングスイッチ７１までのサンプリングパルスＳｉの供給経路の長さを短くすることが可能となり、サンプリングパルスＳｉの、パルス幅制御手段５４０における出力タイミングに対して、サンプリングパルスＳｉの、各サンプリングスイッチ７１における入力タイミングが遅延するのを防止することが可能となる。また、これに加えて、サンプリングパルスＳｉの形状が、例えば長い供給経路を経ることで、パルス幅が変形したりして崩れるのを防止することができる。よって、時間的に連続するサンプリングパルスＳｉが部分的に又は全体的に重畳するのを、より確実に防止することができる。
【０１１８】
図１９には、第２実施形態における論理回路５２を構成する各単位回路のレイアウトの構成例について示してある。
【０１１９】
図１９に示す、論理回路５２における各単位回路５２１Ａ及び５４０Ａは、図１１に示す論理回路５２における各単位回路５２１Ａ及び５４０Ａと比較して、回路素子数は増加している。しかしながら、第２実施形態においても、第１実施形態と同様に、パルス幅制御手段５４０は、第１及び第２整形回路が一体となって形成されており、且つ各単位回路５２１Ａ及び５４０Ａを構成する配線や回路素子について、配線の配線幅や引き回し形状を変更したり、回路素子のサイズを小さくしたり、該回路素子や配線を構成する導電層を積層させる等して形成することで、図１１における単位回路５２１Ａ及び５４０Ａと同様のスペースＫ０に、図１９に示す単位回路５２１Ａ及び５４０Ａを形成することが可能となる。よって、レイアウトを変更させないで、データ線駆動回路１０１を形成することが可能となる。
【０１２０】
尚、第１実施形態同様、第２実施形態においても、図１３に示すように、シフトレジスタ５１から出力される転送信号Ｐｉ又は反転回路から出力される転送信号Ｐｉの反転信号を二つに分岐させ、その一方の信号とＥＮＢ１（又はＥＮＢ３）との論理積を演算し、他方の信号とＥＮＢ２（又はＥＮＢ４）との論理積を演算することで第１整形を行う構成としてもよい。
【０１２１】
＜３：第３実施形態＞
次に、本発明の電気光学装置に係る第３実施形態について、図２０から図２４を参照して説明する。第３実施形態では、論理回路の構成及び動作が第１又は第２実施形態と異なる。よって、第１又は第２実施形態と異なる点についてのみ、以下に説明する。尚、図２０から図２４について、第１又は第２実施形態と同様の構成については、同一の符号を付して示し、重複する説明は省略する。
【０１２２】
図２０には、第３実施形態における、転送信号の整形に関する回路系の構成例を示してある。第３実施形態では、論理回路５２において、パルス幅制御手段の第１整形回路５２０において、各単位回路５２０Ａは、シフトレジスタ５１から出力された転送信号Ｐｉ及びイネーブル信号ＥＮＢ１〜ＥＮＢ４のいずれか１つがゲートに入力されるＮＡＮＤ回路により整形される。各ＮＡＮＤ回路５２０Ａは、入力される転送信号Ｐｉ及びイネーブル信号ＥＮＢ１〜ＥＮＢ４のいずれか１つの論理積を演算することにより、第１整形を行って、一次整形信号Ｑａｉを出力する。
【０１２３】
また、論理回路５２において、プリチャージ用回路５２１は、パルス幅制御手段の第２回路を兼ねる構成となっている。ここに、図２１には、ＮＯＲ回路５２１ＡのＮＡＮＤ回路５２１ｂの構成をより具体的に示してある。プリチャージ用回路５２１において、各ＮＯＲ回路５２１ＡのＮＡＮＤ回路５２１ｂには、一次整形信号Ｑａｉ、及び反転回路５２１ａにおいて論理が反転されたプリチャージ用選択信号ＮＲＧがゲートに入力される。更に、ＮＡＮＤ回路５２１ｂの電源として、マスターイネーブル信号ＭＥＮＢが入力される。各ＮＯＲ回路５２１Ａでは、一次整形信号Ｑａｉ及びプリチャージ用選択信号ＮＲＧの論理和を演算すると共に、一次整形信号Ｑａｉに対して、マスターイネーブル信号ＭＥＮＢを用いて第２整形を施して、二次整形信号を生成する。そして、二次整形信号及びプリチャージ用選択信号ＮＲＧのいずれかを出力信号Ｑｂｉとして出力する。各ＮＯＲ回路５２１Ａの出力信号Ｑｂｉは、２つの反転回路５２３を介して、サンプリングパルスＳｉとして、出力される。
【０１２４】
続いて、図２２及び図２３を参照して、第３実施形態における液晶装置の動作について、特に、転送信号Ｐｉに対して第１及び第２整形を施すことにより、サンプリングパルスＳｉを生成する過程並びにビデオプリチャージについて、説明する。図２２は、ビデオプリチャージについて説明するためのタイミングチャートであって、図２３は、第１及び第２整形について説明するためのタイミングチャートである。
【０１２５】
図２０において、ビデオプリチャージの際、シフトレジスタ５１からは転送信号Ｐｉは出力されておらず、加えて、第１イネーブル供給線８１に、イネーブル信号ＥＮＢ１〜ＥＮＢ４は供給されていない状態にある。よって、図２２に示すように、第１整形回路５２０において、各ＮＡＮＤ回路５２０Ａの出力Ｑａｉはハイレベルとなる。
【０１２６】
また、プリチャージ用回路５２１において、各ＮＯＲ回路５２１Ａには、プリチャージ用選択信号ＮＲＧが供給されると共に、プリチャージ用選択信号ＮＲＧの供給期間に重畳する期間に、マスターイネーブル信号ＭＥＮＢが供給される。よって、各ＮＯＲ回路５２１Ａからは、プリチャージ用選択信号ＮＲＧが出力信号Ｑｂｉとして出力される。この出力信号Ｑｂｉは、２つの反転回路５２３を介して、各サンプリングスイッチ７１に、サンプリングパルスＳｉとして供給される。よって、各データ線３に同時に、サンプリングスイッチ７１を介してプリチャージ信号が供給されることとなる。これにより、ビデオプリチャージを行うことができる。
【０１２７】
次に、第３実施形態における、転送信号Ｐｉの整形、即ち第１及び第２整形について説明する。尚、以下では、シフトレジスタ５１から出力される転送信号Ｐ１、Ｐ２、…、Ｐｎのうち、特に、第１番目から第４番目までに出力される転送信号Ｐ１〜Ｐ４について、これら転送信号Ｐ１〜Ｐ４に対して施される第１及び第２整形を詳細に説明し、該第１及び第２整形により生成される各信号の信号波形について図２３に示す。
【０１２８】
図２３において、シフトレジスタ５１から順次出力された転送信号Ｐ１〜Ｐ４に対して、第１整形回路５２０の各ＮＡＮＤ回路５２０Ａにおいて、イネーブル信号ＥＮＢ１〜ＥＮＢ４のいずれかを用いて第１整形が行われ、一次整形信号Ｑａ１〜Ｑａ４が生成されて、出力される。
【０１２９】
ここで、プリチャージ用回路５２１では、シフトレジスタ５１より転送信号Ｐｉが出力される期間には、各ＮＯＲ回路５２１Ａに入力されるプリチャージ用選択信号ＮＲＧは、ローレベルとなっている。そして、各ＮＯＲ回路５２１Ａでは、第１整形回路５２０から出力された一次整形信号Ｑａ１〜Ｑａ４に対して、マスターイネーブル信号ＭＥＮＢを用いて第２整形が施されて、出力信号として二次整形信号Ｑｂ１〜Ｑｂ４が生成されて、出力される。
【０１３０】
既に説明したように、第１及び第２整形によって、夫々パルス形状が均一な二次整形信号Ｑｂ１〜Ｑｂ４を得ることができる。そして、このようにパルス形状が均一な二次整形信号Ｑｂ１〜Ｑｂ４がサンプリングパルスＳ１〜Ｓ４として、サンプリング回路７のサンプリングスイッチ７１に供給される。
【０１３１】
よって、第３実施形態によれば、第１又は第２実施形態と同様の利益を得ることが可能となる。
【０１３２】
図２４には、第３実施形態における論理回路５２を構成する各単位回路のレイアウトの構成例について示してある。
【０１３３】
図２４に示すように、図９に示す論理回路５２における各単位回路５４０Ａ及び５２１Ａと比較して、図２４において、図２０に示す論理回路５２における各単位回路５２０Ａ及び５２１Ａの回路素子数は同等である。即ち、図２０に示す論理回路５２では、図９に示す論理回路５２と比較して、パルス幅制御手段及びプリチャージ用回路５２１を同等の回路素子数で構成することが可能である。よって、図１１における単位回路５４０Ａ及び５２１Ａと同様のスペースＫ０に、図２４に示す単位回路５２０Ａ及び５２１Ａを形成することが可能となる。
【０１３４】
更に、プリチャージ用回路５２１と第２整形回路とを一体に形成することができる。即ち、パルス幅制御手段の中に、プリチャージ用回路５２１を作り込むことが可能となるため、プリチャージ用回路５２１及びパルス幅制御手段を、ＴＦＴアレイ基板１０上におけるスペースをより小さくして形成することが可能となる。よって、レイアウトを変更させないで、データ線駆動回路１０１を形成することが可能となる。
【０１３５】
尚、第１実施形態同様、第３実施形態においても、図１３に示すように、シフトレジスタ５１から出力される転送信号Ｐｉ又は反転回路から出力される転送信号Ｐｉの反転信号を二つに分岐させ、その一方の信号とＥＮＢ１（又はＥＮＢ３）との論理積を演算し、他方の信号とＥＮＢ２（又はＥＮＢ４）との論理積を演算することで第１整形を行う構成としてもよい。
【０１３６】
以上説明した第１から第３実施形態では、データ線駆動回路１０１における転送信号の整形について説明したが、走査線駆動回路１０４における転送信号もまた同様に整形するようにしてもよい。
【０１３７】
＜４：電子機器＞
以上に説明した液晶装置は、例えばプロジェクタに適用される。ここでは、上記実施形態の液晶装置をライトバルブとして用いたプロジェクタについて説明する。
【０１３８】
図２５は、プロジェクタの構成例を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶装置１００Ｒ、１００Ｂ及び１００Ｇに入射される。液晶装置１００Ｒ、１００Ｂ及び１００Ｇの構成は上述した液晶装置と同等であり、それぞれにおいて画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号が変調される。これらの液晶装置によって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。ダイクロイックプリズム１１１２では、各色の画像が合成され、カラー画像として射出される。カラー画像は、投射レンズ１１１４を介して、スクリーン１１２０等に投写される。
【０１３９】
この投射型カラー表示装置では、上記実施形態の液晶装置を用いたことにより、輝度斑が少ない或いは殆ど生じない、高品位な表示が可能である。
【０１４０】
尚、上記実施形態の液晶装置は、プロジェクタ以外の直視型や反射型のカラー表示装置に適用することもできる。その場合、対向基板２０上における画素電極９ａに対向する領域に、ＲＧＢのカラーフィルタをその保護膜と共に形成すればよい。或いは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。更に、以上の各場合において、対向基板２０上に画素と１対１に対応するマイクロレンズを設けるようにすれば、入射光の集光効率が向上し、表示輝度を向上させることができる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用してＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るい表示が可能となる。
【０１４１】
以上では、液晶装置及び液晶プロジェクタを例に挙げて本発明について説明したが、液晶装置以外のマトリクス駆動が可能な電気光学装置も本発明の適用範囲である。そのような電気光学装置としては、例えば、エレクトロルミネッセンス装置や電気泳動装置、電子放出素子を利用した表示装置（Field Emission Display及びSurface-Conduction Electron-Emitter Display）等が挙げられる。また、本発明の電子機器は、このような本発明の電気光学装置を備えることで実現され、上述したプロジェクタの他に、テレビジョン受像機や、ビューファインダ型或いはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等の各種の電子機器として実現可能である。
【０１４２】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置用駆動回路及び方法、並びに、該電気光学装置及びそれを具備する電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１４３】
【図１】本実施形態に係る電気光学装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ'断面図である。
【図３】本実施形態に係る電気光学装置のＴＦアレイ基板上の回路構成を示す平面図である。
【図４】転送信号の整形に関する回路系を表す図である。
【図５】パルス幅制御手段の各ＮＡＮＤ回路の構成をより具体的に示す回路図である。
【図６】ビデオプリチャージについて説明するためのタイミングチャートを示す図である。
【図７】シフトレジスタにおける転送信号の生成について説明するためのタイミングチャート示す図である。
【図８】第１及び第２整形について説明するためのタイミングチャートを示す図である。
【図９】論理回路に係る比較例の構成を示す図である。
【図１０】比較例の動作について説明するためのタイミングチャートを示す図である。
【図１１】比較例における、論理回路を構成する各単位回路のレイアウトの構成例について示す図である。
【図１２】本実施形態における論理回路を構成する各単位回路のレイアウトの構成例について示す図である。
【図１３】第１実施形態における、転送信号の整形に関する回路系の構成の別の例を示す図である。
【図１４】第１実施形態における、転送信号の整形に関する回路系の構成の別の例における各種信号のタイミングチャートを示す図である。
【図１５】第２実施形態における、転送信号の整形に関する回路系の構成例を示す図である。
【図１６】パネル幅制御手段における、ＡＮＤ回路の反転回路の構成をより具体的に示す図である。
【図１７】第２実施形態における、ビデオプリチャージについて説明するためのタイミングチャートを示す図である。
【図１８】第２実施形態における、第１及び第２整形について説明するためのタイミングチャートを示す図である。
【図１９】第２実施形態における論理回路を構成する各単位回路のレイアウトの構成例を示す図である。
【図２０】第３実施形態における、転送信号の整形に関する回路系の構成例を示す図である。
【図２１】プリチャージ用回路における、ＮＯＲ回路のＮＡＮＤ回路の構成をより具体的に示す図である。
【図２２】第３実施形態における、ビデオプリチャージについて説明するためのタイミングチャートを示す図である。
【図２３】第３実施形態における、第１及び第２整形について説明するためのタイミングチャートを示す図である。
【図２４】第３実施形態における論理回路を構成する各単位回路のレイアウトの構成例について示す図である。
【図２５】液晶装置を適用した電子機器の一例たるプロジェクタの構成例を示す平面図である。
【符号の説明】
【０１４４】
２…走査線、３…データ線、６…画像信号線、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、５１…シフトレジスタ、５２…論理回路、５４０…パルス幅制御手段、１０１…データ線駆動回路、１０４…走査線駆動回路
【図１】
2006145900.tif 000003
【図２】
2006145900.tif 000004
【図３】
2006145900.tif 000005
【図４】
2006145900.tif 000006
【図５】
2006145900.tif 000007
【図６】
2006145900.tif 000008
【図７】
2006145900.tif 000009
【図８】
2006145900.tif 000010
【図９】
2006145900.tif 000011
【図１０】
2006145900.tif 000012
【図１１】
2006145900.tif 000013
【図１２】
2006145900.tif 000014
【図１３】
2006145900.tif 000015
【図１４】
2006145900.tif 000016
【図１５】
2006145900.tif 000017
【図１６】
2006145900.tif 000018
【図１７】
2006145900.tif 000019
【図１８】
2006145900.tif 000020
【図１９】
2006145900.tif 000021
【図２０】
2006145900.tif 000022
【図２１】
2006145900.tif 000023
【図２２】
2006145900.tif 000024
【図２３】
2006145900.tif 000025
【図２４】
2006145900.tif 000026
【図２５】
2006145900.tif 000027