(57)【要約】 【課題】  電気光学装置の画素を駆動するＴＦＴに代替するスイッチング素子を採用することにより、電気光学装置の製造コストの削減、製造工程及び構造の単純化を図る電気光学装置及び電気光学装置の製造方法を提供する。【解決手段】  基板１０と、基板１０上に、第１強磁性層２４と第１強磁性層２４に対向配置された第２強磁性層２８と第１強磁性層２４と第２強磁性層２８との間に設けられた半導体層２６とを有するスイッチング素子３０と、基板１０上に、第１金属層３４と第１金属層３４に対向配置された第２金属層３と第１金属層３４と第２金属層３との間に設けられた絶縁層３６とを有する容量部６０と、を備えることを特徴とする。【選択図】        図４
2006171194.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に、第１強磁性層と前記第１強磁性層に対向配置された第２強磁性層と前記第１強磁性層と前記第２強磁性層との間に設けられた半導体層とを有するスイッチング素子と、
前記基板上に、第１金属層と前記第１金属層に対向配置された第２金属層と前記第１金属層と前記第２金属層との間に設けられた絶縁層とを有する容量部と、
を備えることを特徴とする電気光学装置。
【請求項２】
基板上の表示領域に複数の画素が設けられた電気光学装置であって、
前記複数の画素の各々に設けられたスイッチング素子と、
前記スイッチング素子上に設けられた容量部と、を含み、
前記スイッチング素子が、前記基板側から、磁化方向が外部磁界の方向に対応して変化する第１強磁性層、半導体層、磁化方向が他の磁性体層によって所定方向に固定される第２強磁性層、磁化方向が外部磁界の方向に依存しない反強磁性層の順に積層して設けられ、
前記容量部が、前記基板側から第１金属層、絶縁層、第２金属層の順に積層して設けられ、
前記スイッチング素子を構成する前記第１強磁性層の下方には、前記第１強磁性層の磁化方向を変化させる金属層が設けられていることを特徴とする電気光学装置。
【請求項３】
前記スイッチング素子が、前記容量部に電荷を供給した後、前記スイッチング素子を構成する前記第１強磁性層の磁化方向を前記第２強磁性層の磁化方向と異なる方向に変化させる構成となっていることを特徴とする請求項２に記載の電気光学装置。
【請求項４】
基板上の表示領域に複数の画素が設けられた電気光学装置であって、
前記複数の画素の各々に設けられたスイッチング素子と、
前記スイッチング素子上に設けられた容量部と、を含み、
前記スイッチング素子が、前記基板面方向に、第１強磁性層からなるソース領域と、第２強磁性層からなるドレイン領域と、前記第１強磁性層と前記第２強磁性層との間に設けられた半導体層と、前記半導体層上に絶縁層を介して設けられた金属層からなるゲート電極とを有するスイッチング素子と、
前記容量部が、前記基板側から第１金属層、絶縁層、第２金属層の順に積層して設けられたことを特徴とする電気光学装置。
【請求項５】
前記容量部を構成する前記絶縁層が、電荷トラップを有する材料から形成されていることを特徴とする請求項１乃至請求項４のいずれか１項に記載の電気光学装置。
【請求項６】
基板上に第１強磁性層を形成する工程と、前記第１強磁性層に対向して第２強磁性層を形成する工程と、前記第１強磁性層と前記第２強磁性層との間に半導体層を形成する工程とを有するスイッチング素子形成工程と、
前記基板上に、第１金属層を形成する工程と、前記第１金属層に対向して第２金属層を形成する工程と、前記第１金属層と前記第２金属層との間に絶縁層を形成する工程と、を有する容量部形成工程と、
を備えることを特徴とする電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置及び電気光学装置の製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話機、携帯情報端末機、ＰＤＡ（Personal Digital Assistant）等といった電子機器に液晶表示装置等の電気光学装置が広く用いられている。例えば、電子機器に関する各種の表示を行うために電気光学装置が用いられている。
液晶表示装置は、一般に、それぞれが電極を有する一対の基板によって液晶を挟む構造を有する。それらの電極を平面的に重ねて見ると、電極が重なる領域が行方向及び列方向にマトリクス状に並び、これらの各領域が画素を構成する。そして、個々の画素内に存在する液晶にスイッチング素子を用いて電圧を印加することにより、画素ごとの液晶の配向を制御し、表示が行われる。このようなアクティブマトリクス方式の液晶表示装置では、スイッチング素子としてＴＦＴ（Thin Film Transistor）が広く利用されている。
【０００３】
以下に、スイッチング素子としてのＴＦＴの構造について図８を参照して簡略化して説明する。
縦型ＴＦＴは絶縁性基板を示しており、この絶縁性基板８１上には、ドレイン電極の一方の層である金属シリサイド層８２が積層されている。金属シリサイド層８２の上にはドレイン電極の他方の層である不純物添加シリコン層８３が形成されている。このような２層構造のドレイン電極の上には、活性シリコン層８４と不純物添加シリコン層によるソース電極８５とが基板面と垂直方向に順次積層されている。これら活性シリコン層８４及びソース電極８５は、ソース電極８５が頂部となる略円錐台形状、即ち円錐台、楕円錐台又はこれに類似する錐台形状に形成されている。略円錐台形状である少なくとも活性シリコン層８４の側面上には、ゲート絶縁膜８６を介してゲート電極８７が形成されている。即ち、このゲート電極８７は、略円錐台の側面全面に少なくとも沿ってこれを覆うように形成されている。このゲート電極８７やドレイン電極の一方の層である金属シリサイド層８２を覆うように層間絶縁膜８８が形成されており、この層間絶縁膜８８に明けられたコンタクトホール内に設けられた接続導体をそれぞれ介してドレイン電極用パッド８９、ソース電極用パッド９０及びゲート電極用パッド９１がそれぞれの電極に接続されている。
【特許文献１】特開平７−２９７４０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１に開示されるＴＦＴでは、以下のような問題があった。即ち、上記ＴＦＴは、シリコン層、絶縁層、金属層が積層され、各層が所定形状にパターニングされることによって構成されている。このようなＴＦＴでは、シリコン層に所定濃度の不純物領域を形成するため、イオン注入工程が必要となる。これに伴い、シリコン層に注入した不純物を均一に拡散させるための熱処理を施さなければならない。従って、これらの処理を行うためには、各処理工程に対応した異種生産装置が必要となる。よって、従来のＴＦＴを用いた電気光学装置では、電気光学装置の製造工程が複雑であるとともに、製造コストが高くなってしまうという問題があった。
【０００５】
本発明は、上記課題に鑑みてなされたものであり、その目的は、電気光学装置の画素を駆動するＴＦＴに代替するスイッチング素子を採用することにより、電気光学装置の製造コストの削減、製造工程及び構造の単純化を図る電気光学装置及び電気光学装置の製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明は、上記課題を解決するために、基板と、前記基板上に、第１強磁性層と前記第１強磁性層に対向配置された第２強磁性層と前記第１強磁性層と前記第２強磁性層との間に設けられた半導体層とを有するスイッチング素子と、前記基板上に、第１金属層と前記第１金属層に対向配置された第２金属層と前記第１金属層と前記第２金属層との間に設けられた絶縁層とを有する容量部と、を備えることを特徴とする。
【０００７】
この構成によれば、スイッチング素子は、第１強磁性層と第２強磁性層とこれらの磁性層に半導体層が挟持される構造となっており、いわゆる容量型のスイッチング素子が構成される。従来からスイッチング素子として広く利用されているＴＦＴ素子は、例えば、ガラス基板の面方向（横方向）にソース領域、チャネル領域、ドレイン領域が形成された構造となっており、ある程度の配線幅を必要としていた。これに対し、本願発明では、例えば第１強磁性層、半導体層及び第２強磁性層がガラス基板の面方向に対して垂直方向（縦方向）に積層された構造を採用した場合には、従来のスイッチング素子と比較して素子の小型化、構造の単純化を図ることができる。また、スイッチング素子の製造工程において、従来のスイッチング素子のＴＦＴと異なり、イオン注入、イオン拡散のためのアニール処理等の工程を省略することができる。これに伴い、生産装置種数を少なくすることができ、設備を含めた工場設計を単純化することができる。本発明のスイッチング素子は、例えば走査駆動回路を構成する素子、画素を駆動する素子として使用することができる。
なお、本願発明において、電気光学装置とは、電界により物質の屈折率が変化して光の透過率を変化させる電気光学効果を有するものの他、電気エネルギーを光学エネルギーに変換するもの等も含んで総称している。具体的には、電気光学物質として液晶を用いる液晶表示装置、有機ＥＬ(Electro-Luminescence)を用いる有機ＥＬ装置、無機ＥＬを用いる無機ＥＬ装置、電気光学物質としてプラズマ用ガスを用いるプラズマディスプレイ装置等がある。さらには、電気泳動ディスプレイ装置（ＥＰＤ：Electrophoretic Display）、フィールドエミッションディスプレイ装置（ＦＥＤ：電界放出表示装置：Field Emission Display）等がある。
【０００８】
また本発明の電気光学装置は、基板上の表示領域に複数の画素が設けられた電気光学装置であって、前記複数の画素の各々に設けられたスイッチング素子と、前記スイッチング素子上に設けられた容量部と、を含み、前記スイッチング素子が、前記基板側から、磁化方向が外部磁界の方向に対応して変化する第１強磁性層、半導体層、磁化方向が他の磁性体層によって所定方向に固定される第２強磁性層、磁化方向が外部磁界の方向に依存しない反強磁性層の順に積層して設けられ、前記容量部が、前記基板側から第１金属層、絶縁層、第２金属層の順に積層して設けられ、前記スイッチング素子を構成する前記第１強磁性層の下方には、前記第１強磁性層の磁化方向を変化させる金属層が設けられていることを特徴とする。
【０００９】
この構成によれば、金属層に電流を流すことにより、金属層の周辺に同心円状の外部磁界が発生する。第１強磁性層は、下方に設けられる金属層の外部磁界の影響を受けて、磁化方向が変化する。つまり、第１強磁性層の磁化方向が、外部磁界の方向と同一方向となる。従って、金属層に流す電流の方向を変化させることにより、これに伴って第１強磁性層の磁化方向を変化させることができる。そして、第１強磁性層と第２強磁性層との磁化方向が同じ場合には、磁気抵抗効果により、スイッチング素子を構成する積層膜の抵抗値は低くなる。一方、第１強磁性層と第２強磁性層との磁化方向が異なる場合には、スイッチング素子を構成する積層膜の抵抗値は高くなる。これにより、スイッチング素子の電流透過度を変化させることができ、オン状態／オフ状態を区別することができる。また、スイッチング素子は、金属層（磁性層）と半導体層により構成されているため、所定信号に対する高速応答性を実現することができる。さらに、本願発明は、スイッチング素子が積層型であり、容量部がスイッチング素子上に設けられているため、配線幅を狭くすることができ、スイッチング素子及び容量部の画素に対する占有面積の省スペース化を図ることができる。よって、各画素の開口率を向上させることができる。
【００１０】
また本発明の電気光学装置は、前記スイッチング素子が、前記容量部に電荷を供給した後、前記スイッチング素子を構成する前記第１強磁性層の磁化方向を前記第２強磁性層の磁化方向と異なる方向に変化させる構成となっていることも好ましい。
この構成によれば、第１強磁性層と第２強磁性層との磁化方向を異ならせることにより、スイッチング素子を構成する積層膜の抵抗値が高くなる。これにより、容量部に保持された電荷が、下方に形成されるスイッチング素子方向にリークされることを回避することができ、容量部に電荷が保持された状態を維持することができる。
【００１１】
また本発明の電気光学装置は、基板上の表示領域に複数の画素が設けられた電気光学装置であって、前記複数の画素の各々に設けられたスイッチング素子と、前記スイッチング素子上に設けられた容量部と、を含み、前記スイッチング素子が、前記基板面方向に、第１強磁性層からなるソース領域と、第２強磁性層からなるドレイン領域と、前記第１強磁性層と前記第２強磁性層との間に設けられた半導体層と、前記半導体層上に絶縁層を介して設けられた金属層からなるゲート電極とを有するスイッチング素子と、前記容量部が、前記基板側から第１金属層、絶縁層、第２金属層の順に積層して設けられたことを特徴と
【００１２】
本発明のスイッチング素子は、基板面方向に半導体層が形成され、半導体層の両側に強磁性層が形成されたショットキー接合トランジスタである。これによれば、第１強磁性層及び第２強磁性層を電極とした場合には、電極抵抗を低減することが可能となる。従って、従来と比較して制御信号に対応する高速応答性を実現することができる。また、本願発明によれば、電極が金属層により形成されているため、従来のように、イオン注入等により電極を形成する必要がない。従って、イオン注入工程、拡散工程等を省略することができ、プロセスの簡略化を図ることができる。これに伴い、生産装置種数を少なくすることができ、設備を含めた工場設計を単純化することができる。
【００１３】
また本発明の電気光学装置は、前記容量部を構成する前記絶縁層が、電荷トラップを有する材料から形成されていることも好ましい。
この構成によれば、スイッチング素子のオン状態時の電流透過率が低く、微弱な電流しか流れない場合でも、容量部の絶縁層に電荷トラップを有する材料を用いるため、スイッチング素子から供給された電荷を継続して保持することができる。
【００１４】
また本発明の電気光学装置の製造方法は、基板上に第１強磁性層を形成する工程と、前記第１強磁性層に対向して第２強磁性層を形成する工程と、前記第１強磁性層と前記第２強磁性層との間に半導体層を形成する工程とを有するスイッチング素子形成工程と、前記基板上に、第１金属層を形成する工程と、前記第１金属層に対向して第２金属層を形成する工程と、前記第１金属層と前記第２金属層との間に絶縁層を形成する工程と、を有する容量部形成工程と、を備えることを特徴とする。
この方法によれば、スイッチング素子の製造工程において、従来のスイッチング素子のＴＦＴと異なり、イオン注入、イオン拡散のためのアニール処理等の工程を省略することができる。これに伴い、生産装置種数を少なくすることができ、設備を含めた工場設計を単純化することができる。これに伴い、生産装置種数を少なくすることができ、設備を含めた工場設計を単純化することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
【００１６】
［第１の実施形態］
まず、本発明の第１の実施形態を図１〜図４を参照して説明する。
本実施の形態では、アクティブマトリクス方式の半透過反射型の液晶表示装置の例を挙げて説明する。図１は本実施の形態の液晶表示装置を各構成要素とともに対向基板の側から見た平面図であり、図２は図１のＡ−Ａ’線に沿う断面図である。なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を異ならせてある。
【００１７】
（液晶表示装置の全体構成）
図１及び図２に示すように、本実施の形態の液晶表示装置１００は、アレイ基板１０（基板）と対向基板２０とがシール材５２によって貼り合わされ、このシール材５２によって区画された領域内に液晶層５０が封入されている。シール材５２の形成領域の内側の領域には、遮光性材料からなる遮光膜１４（周辺見切り）が形成されている。シール材５２の外側の領域には、データ線駆動回路２０１及び外部回路実装端子２０２がアレイ基板１０の一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路２０４が形成されている。アレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路２０４の間を接続するための複数の配線２０５が設けられている。また、対向基板２０の角部においては、アレイ基板１０と対向基板２０との間で電気的導通をとるための基板間導通材２０６が配設されている。
【００１８】
なお、データ線駆動回路２０１及び走査線駆動回路２０４をアレイ基板１０の上に形成する代わりに、例えば、駆動用ＬＳＩが実装されたＴＡＢ（Tape Automated Bonding）基板とアレイ基板１０上の端子群とを異方性導電膜を介して接続するようにしてもよい。液晶表示装置１００においては、使用する液晶の種類、すなわち、ＴＮ（Twisted Nematic）モード、ＳＴＮ（Super Twisted Nematic）モード等の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。
【００１９】
図３は、本実施形態の図１に示す液晶表示装置１００の表示領域の画素を拡大して示した平面図である。
図３に示すように、液晶表示装置１００の表示領域には、Ｘ軸方向に延在する走査線７ａ，７ｂ，…，７ｍと、Ｙ軸方向に延在するデータ線（金属層）６ａ，６ｂ，…，６ｎが互いに交差して形成されている。走査線７ａには、パルス的に走査信号Ｇ１が印加され、同様に走査線７ｂ，…，７ｍには、走査信号Ｇ２，…，Ｇｍがこの順に線順次で印加される。データ線６ａには、画素信号Ｓ１が供給され、同様にデータ線６ａ，…，６ｎには、画素信号Ｓ２，…，Ｓｎがこの順に線順次で供給される。走査線７ａ，７ｂ…とデータ線６ａ，６ｂ…とに区画される領域には、複数のサブ画素１１０ａ，１１０ｂ…がマトリクス状に形成されている。以下では、サブ画素１１０ａについて詳細に説明する。
【００２０】
キャパシタを構成する下部電極３４（第１金属層）は、走査線７ａ及びデータ線６ａ上に跨って略Ｌ字状に形成されている。この下部電極３４の配線幅は、データ線６ａと略同じ配線幅であり、画素電極９の一部と平面的に重なって形成されている。容量線３ａは、走査線７ａ上に延在して形成されている。そして、データ線６ａと交差する容量線３ａ部分においては、データ線６ａ上に沿って延出して形成され、延出方向の長さは下部電極３４の端部と略重なる位置にまで延出している。本実施形態では、Ｌ字状の下部電極３４に対向する位置に形成される容量線３ａを上部電極３（第２金属層）と称している。また、後述において詳細するように、下部電極３４と上部電極３とでキャパシタが形成されている。本実施形態におけるスイッチング素子３０は、走査線７ａとデータ線６ａとの交差領域に平面視略矩形状に形成されている。また、画素電極９は、走査線７ａとデータ線６ａとに区画される領域に平面視略矩形状に形成されている。そして、後述するように、コンタクトホール４０を介してキャパシタの下部電極３４に電気的に接続されている。
【００２１】
図４は、図３に示すサブ画素１１０ａのＢ−Ｂ’に沿った断面図である。
図４に示すように、アレイ基板１０上には、上記画素電極９を区画するようにして遮光膜１４が形成されている。遮光膜１４は、例えば、Ｃｒ等の金属材料が使用され、コントラストの向上が図られている。そして、遮光膜１４上には、データ線６ａが形成されている。データ線６ａは、データ線駆動回路２０１に電気的に接続されている。これにより、データ線６ａに対して、順方向（図３では紙面に対して下方向）、逆方向（図３では紙面に対して上方向）の電流を制御して供給することができるようになっている。データ線６ａ上には、データ線６ａの全面を覆うようにして第１絶縁膜１８が形成されている。第１絶縁膜１８は、例えば、シリコン酸化膜、シリコン窒化膜により形成されている。第１絶縁膜１８上には、走査線７ａが形成されている。
【００２２】
本実施形態におけるスイッチング素子３０は、走査線７ａ上に形成され、第１強磁性金属層２４（第１強磁性層）とｐ型半導体層２６（半導体層）と第２強磁性金属層２８（第２強磁性層）と反強磁性層３２とを備えている。
第１強磁性金属層２４は、走査線７ａ上に形成され、走査線７ａと電気的に接続されている。第１強磁性金属層２４は、例えば、Ｃｏ、Ｆｅ等の遷移金属を主成分として構成されたホイスラー合金により形成されている。この第１強磁性金属層２４は、隣り合うスピンが同一の方向を向いて整列しており、全体として所定方向に磁化方向を有しているが、外部磁界によって磁化方向が変化する。
【００２３】
ｐ型半導体層２６は、上記第１強磁性金属層２４上に形成されている。このｐ型半導体層２６は、シリコン等のＶI族元素又はＧａ，Ａｓ等のIII−Ｖ族元素を主成分とした半導体に、所定濃度の不純物イオンが注入、拡散されて形成されている。
【００２４】
ｐ型半導体層２６上には、アレイ基板１０側から第２強磁性金属層２８、反強磁性層３２が積層されて形成されている。このような構造を採用することにより、反強磁性層３２の下層に形成される第２強磁性金属層２８の磁化方向は、第２強磁性金属層２８と反強磁性層３２との界面に作用する交換結合により、磁化Ｍに固定される。なお、反強磁性層３２は、隣り合うスピンそれぞれ反対方向を向いて整列し、全体として磁気モーメントを有していない。第２強磁性金属層２８は、例えば、Ｃｏ、Ｆｅ等の遷移金属を主成分として構成されたホイスラー合金により形成されている。反強磁性層３２は、例えば、反強磁性Ｍｎ合金であるＩｒ−Ｍｎ、Ｆｅ−Ｍｎのような遷移金属で形成されている。
【００２５】
このように、本実施形態のスイッチング素子３０は、アレイ基板１０側から第１強磁性金属層２４、ｐ型半導体層２６、第２強磁性金属層２８、反強磁性層３２の順で積層された構成となっている。また、第１強磁性金属層２４、ｐ型半導体層２６、第２強磁性金属層２８、反強磁性層３２の各層は平面視矩形状にそれぞれ形成され、スイッチング素子３０は同一形状の層が積層された構造となっている。
【００２６】
スイッチング素子３０の側壁周辺には、層間絶縁膜２２が形成されている。この層間絶縁膜２２の上面の高さは、スイッチング素子３０を構成する反強磁性層３２の上面の高さと略等しくなるように形成されている。つまり、層間絶縁膜２２と反強磁性層３２とで平坦領域を形成している。層間絶縁膜２２は、例えば、シリコン酸化膜、シリコン窒化膜等により形成されている。
【００２７】
本実施形態のキャパシタ６０（容量部）は、上記スイッチング素子３０上に形成され、下部電極３４とこれに対向して配置される上部電極３と、下部電極３４と上部電極３との間に挟持されるキャパシタ絶縁膜３６（絶縁層）とを備えている。つまり、キャパシタ６０は、スイッチング素子３０上に下部電極３４、キャパシタ絶縁膜３６、上部電極３が積層された構造となっている。
【００２８】
下部電極３４は、スイッチング素子３０を構成する反強磁性層３２上に形成され、反強磁性層３２と電気的に接続されている。下部電極３４は、スイッチング素子３０の図４中右側端部よりもＸ軸方向に延出し、その延出部が画素電極９の一部と平面的に重なるようにして形成されている。また、容量線３ａの一部を構成する上部電極３は、キャパシタ絶縁膜３６上に下部電極３４に対向して形成され、下層に形成されるスイッチング素子３０の配線幅と略等しく形成されている。また、下部電極３４及び上部電極３は、非磁性金属材料から形成され、例えばＡｌ、Ｃｕ等の金属又はＡｌ、Ｃｕ等を含有する合金から形成されている。
【００２９】
キャパシタ絶縁膜３６は、下部電極３４の全面を覆うようにして形成され、下部電極３４とこれに対向配置される上部電極３とに挟持されている。キャパシタ絶縁膜３６は、例えば、シリコン酸化膜、シリコン窒化膜から形成されている。また、キャパシタ絶縁膜３６は、高誘電率の絶縁材料であるＨｆＯ２（シリケート、アルミネート）、Ｔａ２Ｏ５、ＴｉＯ２により形成することも好ましい。これによれば、キャパシタ絶縁膜３６は電荷トラップを有することとなり、キャパシタ６０を不揮発性にすることが可能となる。また、キャパシタ絶縁膜３６の膜厚、材料等を調整することにより、保持する電荷の容量を制御することができる。
【００３０】
キャパシタ６０上には、キャパシタ６０の全面を覆うようにして、シリコン酸化膜，シリコン窒化膜からなる第２絶縁膜４２が形成されている。そして、第２絶縁膜４２上には、各スイッチング素子３０ごとに画素電極９が形成されている。また、第２絶縁膜４２には、下部電極３４の延出部と画素電極９とを連通させるコンタクトホール４０が形成されている。これにより、キャパシタ６０の下部電極３４と画素電極９とが電気的に接続され、スイッチング素子３０から供給される電流を画素電極９に供給することができるようになっている。
【００３１】
次に、本実施形態のスイッチング素子３０について図３、図４を参照して説明する。
本実施形態のスイッチング素子３０は、スイッチング素子３０を構成する磁性体層（第１強磁性金属層２４）の磁化方向の相対的向きによって、流れる電流が大きく変化するという磁気抵抗効果を利用している。磁気抵抗効果は、第２強磁性金属層２８の磁化方向に平行なスピン磁気能率を持った電子（アップスピン電子）と反平行なスピン磁気能率を持った電子（ダウンスピン電子）の伝導度がスイッチング素子３０中で等価でないことから生じる。強磁性層中では、ダウンスピン電子は、強磁性中においてアップスピン電子よりも散乱を受けやすい。つまり、ダウンスピン電子の伝導度はアップスピン電子の伝導度よりも低くなる。これにより、スイッチング素子３０を構成する積層膜の全体の電流抵抗値が異なってくる。
【００３２】
続けて、上記スイッチング素子３０がオン状態となる場合について説明する。
走査線７ａに順方向の電流が供給されると、第１強磁性金属層２４の磁化方向が、磁化方向が固定された第２強磁性金属層２８の磁化方向と同じ磁化Ｍ（平行）となる。このとき、スイッチング素子３０には、ダウンスピン電子と比較してアップスピン電子が多く注入される。従って、散乱を受けにくいアップスピン電子の割合が多くなるため、スイッチング素子３０の電流抵抗値も下がり、電流透過率が大きくなる。また、走査線７ａに電流が供給されると、走査線７ａと第２強磁性金属層２８間で電位差が生じ、ｐ型半導体層２６に空乏層が形成される。これにより、スイッチング素子３０の第１強磁性金属層２４と第２強磁性金属層２８との磁化方向が平行であるため、スイッチング素子３０に電流が流れる。
【００３３】
次に、上記スイッチング素子３０がオフ状態となる場合について説明する。
第１強磁性金属層２４の磁化方向が、磁化方向が固定された第２強磁性金属層２８の磁化方向と異なる方向（反平行）である場合には、アップスピン電子とダウンスピン電子との割合が略等しくなる。そのため、上記平行の場合と比較して、注入される電子は散乱を受け易くなり、スイッチング素子３０を構成する積層膜の電流抵抗値が高くなる。従って、平行の場合と比較して電流透過率は低くなる。
また、走査線７ａからの電流がオフ状態となると、走査線７ａと第２強磁性金属２８間での電位差がなくなり、ｐ型半導体層にキャリアが戻る。そのため、ｐ型半導体層２６の特性が復活し、ｐ型半導体層２６と第２強磁性金属層２８間ではｐｎ接合となり、電位障壁が発生する。これにより、キャパシタ６０に保持された電荷がスイッチング素子方向にリークすることを回避することができる。
【００３４】
このように、スイッチング素子３０を構成する第１強磁性金属層２４の磁化方向を第２強磁性金属層２８の磁化方向に平行、反平行と変化させることによって、スイッチング素子３０の電流抵抗値を変化させ、平行と反平行の場合とで電流透過率を異ならせることができる。そして、スイッチング素子３０に流れる電流差により、スイッチング動作を実行することが可能となる。
【００３５】
次に、本実施形態のスイッチング素子３０を液晶表示装置１００の各サブ画素１１０ａ
に配置した場合の動作について図３、図４を参照して説明する。
まず、走査線駆動回路２０４は、走査線７ａを選択して第１強磁性金属層２４に走査信号Ｇ１を供給する。これに同期して、データ線駆動回路２０１は、データ線６ａを選択して画素信号Ｓ１（順方向の電流）を供給する。これにより、図３に示すサブ画素１１０ａが選択される。このとき、データ線６ａの周辺に同心状（図４では反時計回り）の磁界が発生する。そのため、第１強磁性金属層２４の磁化方向は、第１強磁性金属層２４の直下のデータ線６ａにより発生した電流磁界（外部磁界）により、図４に示す磁化Ｍに変化する。これにより、第１強磁性金属層２４の磁化方向は、反強磁性層３２によって磁化方向が固定された第２強磁性金属層２８の磁化方向と同じ磁化方向Ｍ（平行）となる。
【００３６】
第１強磁性金属層２４、第２強磁性金属層２８の磁化方向が同一方向（平行）の場合、上述したようにスイッチング素子３０ａを構成する積層膜の電流抵抗値は小さくなる。これにより、上記選択されたサブ画素１１０ａのスイッチング素子３０ａがオン状態となり、キャパシタ６０を構成する下部電極３４に電流が供給される。キャパシタ６０の下部電極３４に供給された電流は、コンタクトホール４０を介して画素電極９に供給される。従って、画素電極９とこれに対向配置される対向電極（図示省略）との間に電界が発生し、液晶層の配向が制御される。さらに、下部電極３４に供給された電流は、電荷トラップを有するキャパシタ絶縁膜３６に電荷として蓄積される。これにより、データ線６ａから供給された画素信号（電圧の階調）が保持され、スイッチング素子３０がオフ状態となった場合でも、液晶層の配向状態が維持される。
【００３７】
続けて、データ線駆動回路２０１は、図３に示すデータ線６ａに隣接するデータ線６ｂを選択し、画素信号Ｓ２を供給する。このとき、走査線７ａには、一定の電流が継続して供給されている。これにより、図３に示すサブ画素１１０ｂが選択される。その他については、上述したスイッチング素子３０の場合と同様である。このようにして、スイッチング素子３０ｂがオン状態となり、画素電極９に電流が供給される。
【００３８】
また、データ線駆動回路２０１は、データ線６ｂを選択する一方で、データ線６ａに供給する画素信号Ｓ１を順方向から逆方向に切り替える。これにより、第１強磁性金属層２４の磁化方向は、データ線６ａにより発生した電流磁界（図４では時計回り）により、磁化Ｍとは反対方向に変化する。つまり、第１強磁性金属層２４と第２強磁性金属層２８の磁化方向は異なる方向（反平行）となる。そのため、この場合には、スイッチング素子３０ａの電流抵抗値は、スピンに依存した散乱を受けるため、各層が平行の場合と比較して大きくなる。従って、キャパシタ６０に保持された電荷が、下方側のスイッチング素子３０ａ方向にリークすることを回避することができる。
【００３９】
データ線６ａ，…，６ｎまでの走査が終了すると、走査線駆動回路２０４は、走査線７ｂに走査信号Ｇ２を供給する。これにより、走査線７ａがオフ状態となると、サブ画素１１０ａでは、走査線７ａとスイッチング素子３０の第２強磁性金属２８間での電位差がなくなるため、キャパシタ６０に保持された電荷がスイッチング素子方向にリークすることを回避することができる。従って、データ線６ａから供給された画素信号（電圧の階調）が保持され、サブ画素１１０ａのスイッチング素子３０がオフ状態となった場合でも、液晶層の配向状態が維持される。
このようにして、本実施形態では、各画素に対応するデータ線６、走査線７を順次選択して、各画素に電流を供給することによって、液晶の配向制御を行っている。
【００４０】
本実施形態によれば、スイッチング素子３０は、スイッチング素子３０を構成する第１磁性金属層２４、ｐ型半導体層２６、第２磁性金属層２８、反磁性金属層３２の各層が積層された容量型の構造を採用しているため、従来のスイッチング素子と比較して素子の小型化、単純化を図ることができる。これに伴い、生産装置種数を少なくすることができ、設備を含めた工場設計を単純化することができる。さらに、キャパシタ６０は、スイッチング素子３０上に形成されているため、全体として配線幅（走査線７，データ線６等）を狭くすることができ、スイッチング素子３０及びキャパシタ６０の画素に対する占有面積の省スペース化を図ることができる。これにより、各サブ画素１１０ａ，１１０ｂ…の開口率を向上させることができる。また、本実施形態のスイッチング素子３０は、金属層と半導体層により構成されているため、所定信号（走査信号Ｇ１，画素信号Ｓ１）に対する高速応答性を実現することができる。
【００４１】
（液晶表示装置の製造方法）
次に、本実施形態の液晶表示装置の製造方法について説明する。
特に、画素駆動用のスイッチング素子、及びキャパシタの形成方法について詳細に説明する。
【００４２】
まず、基板として例えば、ガラス、セラミックス、プラスチック、プラスチックフィルム等の材料からなる基板を用いる。これら各種の素材基板の表面に半導体膜、金属膜、誘電体膜、有機膜などが下地層として形成されたものも含まれる。次に、基板上に遮光膜構成材料を成膜し、上記画素電極を区画するように遮光膜構成材料をパターニングして遮光膜を形成する。次に、遮光膜上に、導電材料をスパッタ法等により成膜し、所定形状にパターニングしてデータ線をする。次に、遮光膜及びデータ線の全体を覆うようにして第１絶縁膜を、例えばプラズマＣＶＤ法又はＰＶＤ法により形成し、ＣＭＰによって絶縁膜第上面を平坦化する。次に、スパッタ法等により、第１絶縁膜上に導電材料を成膜し、これを所定形状にパターニングして走査線を形成する。
【００４３】
次に、プラズマＣＶＤ法により、第１絶縁膜上面にスイッチング素子を形成する。具体的には、強磁性金属材料、半導体、強磁性金属材料、反強磁性金属材料を順次堆積する。このときＣＶＤ法による処理温度としては、４５０℃以下であることが好ましい。なお、スイッチング素子を形成する方法としては、熱ＣＶＤ、触媒によるＣＶＤ、ＡＬＤ、スパッタ法、液相法等の各種方法により形成することが可能である。
【００４４】
次に、スイッチング素子の反強磁性金属材料上の全面にレジストを塗布し、スイッチング素子の形状のパターンを有するマスクを用いてフォトリソグラフィー処理する。続けて、この処理により、所定形状にパターニングされたレジストをマスクとしてエッチング処理を行う。このようにして、平面視矩形状のスイッチング素子が形成される。
【００４５】
次に、スイッチング素子の上面を含む基板全体に、例えばプラズマＣＶＤ法又はＰＶＤ法によりシリコン酸化物を堆積する。続けて、ＣＭＰによって、シリコン酸化膜をスイッチング素子を構成する反強磁性金属層が露出するまで行い、スイッチング素子の側壁周辺に第１層間絶縁膜を形成する。
【００４６】
次に、スイッチング素子を構成する非磁性金属層及び第１絶縁膜上にキャパシタを形成する。具体的には、まず、スパッタ法により非磁性材料を成膜し、次に、ＣＶＤ法により絶縁膜材料を成膜し、次に、スパッタ法により非磁性金属材料を連続成膜する。そして、フォトリソグラフィー処理、エッチング処理により、成膜した非磁性金属材料、絶縁膜材料を所定形状にパターニングする。このとき、第１非磁性金属層に対応する非磁性金属材料は図４に示すスイッチング素子の右側端部よりも延出させて、画素電極の一部と平面的に重なるように形成する。
【００４７】
次に、ＣＶＤ法によりキャパシタ上面を含む層間絶縁膜上に第２絶縁層を形成する。続けて、画素電極とキャパシタの下部電極を電気的に接続するために、第２絶縁層にコンタクトホールを形成する。そして、コンタクトホールに重なるようにして第２層間絶縁膜上に画素電極を形成し、キャパシタと画素電極とを電気的に接続する。
【００４８】
本実施形態によれば、スイッチング素子３０の製造工程において、従来のスイッチング素子のＴＦＴと異なり、イオン注入、イオン拡散のためのアニール処理等の工程を省略することができる。これに伴い、生産装置種数を少なくすることができ、設備を含めた工場設計を単純化することができる。
【００４９】
［第２の実施形態］
次に、本実施形態について図面を参照して説明する。
上記第１実施形態では、各画素を駆動するスイッチング素子として、第１強磁性金属層、ｐ型半導体層、第２強磁性金属層が積層された構造を有する容量型のスイッチング素子を用いていた。これに対し、本実施形態では、各画素を駆動するスイッチング素子として、ショットキー接合トランジスタを用いている点において異なる。なお、上記第１実施形態と同様の構成要素については説明を省略し、共通の構成要素には同一の符号を付して説明する。
【００５０】
図５は、本実施形態の図１に示す液晶表示装置１００の表示領域のサブ画素の断面図である。
本実施形態における各画素を駆動するためのスイッチング素子８０は、第１絶縁層１８上に形成され、第１絶縁層１８の面方向に、半導体層６２が形成され、半導体層６２の両側にはソース電極６４（第１強磁性層）及びドレイン電極６６（第２強磁性層）が形成されている。さらに、半導体層６２上にゲート絶縁膜６８が形成され、ゲート絶縁膜６８上には半導体層６２に対向してゲート電極７０が形成されている。
【００５１】
半導体層６２は、例えばｐ型半導体が用いられる。このｐ型半導体は、シリコン等のＶI族元素又はＧａ，Ａｓ等のIII−Ｖ族元素を主成分とした半導体に、所定濃度の不純物イオンが注入、拡散されて形成されている。半導体層６２の両側に形成されるソース電極６４及びドレイン電極６６は、半導体層６２にショットキー接合されて形成されている。ソース電極６４及びドレイン電極６６は、例えば強磁性体のシリサイド、金属等により形成されている。ゲート絶縁膜６８は、シリコン酸化物等により形成されている。ゲート電極７０は、例えばＡｌ，Ｃｕ等の金属により形成されている。また、ゲート電極７０は、図３に示す走査線７と電気的に接続されている。
【００５２】
ショットキー接合トランジスタ８０上には、ショットキー接合トランジスタの全面を覆うようにして第１層間絶縁膜２２ａが形成されている。第１層間絶縁膜２２ａは、例えば、シリコン酸化物等の絶縁物により形成されている。第１層間絶縁膜２２ａ上には、データ線６ａが形成されている。このデータ線６ａは、第１層間絶縁膜２２ａに形成されるコンタクトホール７２を介してショットキー接合トランジスタ８０のソース電極６４に電気的に接続されている。
【００５３】
また、第１層間絶縁膜２２ａ及びデータ線６ａには、これらの全面を覆うようにして第２層間絶縁膜２２ｂが形成されている。第２層間絶縁膜２２ｂは、例えば、シリコン酸化物、シリコン窒化膜等により形成されている。そして、第２層間絶縁膜２２ｂ上には、キャパシタ６０が形成されている。キャパシタ６０を構成する下部電極３４は、第１層間絶縁膜２２ａ、第２層間絶縁膜２２ｂを貫通するコンタクトホール７４を介してショットキー接合トランジスタ８０のドレイン電極６６に電気的に接続されている。
【００５４】
本実施形態では、ソース電極６４からｐ型半導体層２６に注入された電子を、ゲート電極７０に電圧を印加することによりスピン制御することにより、ソース、ドレイン電流を制御する。これにより、走査線７から画素信号が供給されると、スイッチング素子３０がオン状態となり、キャパシタ６０の下部電極３４を経由して画素電極９に電流（画素信号）が供給される。
【００５５】
本実施形態によれば、ソース電極６４、ドレイン電極６６、ゲート電極７０は金属により形成されるため、従来の不純物注入による拡散層接合型で形成される場合と異なり、電極抵抗を低減することができる。従って、スイッチング応答性の高速化が図られる。また、上記電極が金属により形成されているため、従来のように、イオン注入等により電極を形成する必要がない。従って、イオン注入工程、拡散工程等を省略することができ、プロセスの簡略化を図ることができる。これに伴い、生産装置種数を少なくすることができ、設備を含めた工場設計を単純化することができる。
【００５６】
［第２実施形態の変形例］
次に、本実施形態について図面を参照して説明する。
上記第１実施形態では、データ線がショットキー接合トランジスタの上層側に形成されていたが、本実施形態では、データ線がショットキー接合トランジスタの下層側に形成されている点において異なる。なお、上記第２実施形態と同様の構成要素については説明を省略し、共通の構成要素には同一の符号を付して説明する。
【００５７】
図６は、本実施形態の図１に示す液晶表示装置１００の表示領域のサブ画素の断面図である。
データ線６ａは、遮光膜１４上に形成されている。そして、データ線６ａ及び遮光膜１４には、これらの全面を覆うようにして第１絶縁層１８が形成されている。第１絶縁層１８上には、上記第２実施形態において説明したショットキー接合トランジスタ８０が形成されている。そして、ソース電極６４及び第１絶縁層１８を貫通してコンタクトホール７４が形成され、ショットキー接合トランジスタ８０のソース電極６４とデータ線６ａとが電気的に接続されている。その他の構成要素については、上記第２実施形態と同様であるため説明を省略する。
【００５８】
本実施形態によれば、上記第２実施形態と同様に、ソース電極６４、ドレイン電極６６、ゲート電極７０は金属により形成されるため、電極抵抗を低減することができる。従って、スイッチング応答性の高速化が図られる。また、上記電極が金属により形成されているため、イオン注入工程、拡散工程等を省略することができ、プロセスの簡略化を図ることができる。これに伴い、生産装置種数を少なくすることができ、設備を含めた工場設計を単純化することができる。
【００５９】
［電子機器］
次に、本発明の電子機器の具体例について説明する。
図７は、携帯電話の一例を示した斜視図である。図７において、６００は携帯電話本体を示し、６０１は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
なお、本実施形態の電子機器は液晶装置を備えるものとしたが、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
【００６０】
なお、上述した電気光学装置は、携帯電話以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。
【００６１】
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
【図面の簡単な説明】
【００６２】
【図１】本発明の液晶表示装置の全体構成を示す平面図である。
【図２】第１実施形態の図１のＡ−Ａ’線に沿う断面図である。
【図３】同、液晶表示装置のサブ画素を示す平面図である。
【図４】図３に示すサブ画素のＢ−Ｂ’線に沿う断面図である。
【図５】第２実施形態のサブ画素の断面図である。
【図６】第２実施形態の変形例のサブ画素の断面図である。
【図７】本発明の電子機器の一例を示す斜視図である。
【図８】従来のスイッチング素子の概略構成を示す断面図である。
【符号の説明】
【００６３】
３…上部電極（第２金属層）、  １０…アレイ基板（基板）、  ６（６ａ，６ｂ）…データ線、  ２４…第１強磁性金属層（第１強磁性層）、  ２６…ｐ型半導体層（半導体層）、  ２８…第２強磁性金属層（第２強磁性層）、  ３０…スイッチング素子、  ３２…反強磁性層、  ３４…下部電極（第１金属層）、  ３６…キャパシタ絶縁膜／不揮発性絶縁膜（絶縁層）、  ６０…キャパシタ、  ６２…半導体層、  ６４…ソース電極、  ６６…ドレイン電極、  ６８…ゲート絶縁膜、  ７０…ゲート電極、  ８０…ショットキー接合トランジスタ、  １００…液晶表示装置、  １１０ａ，１１０ｂ…サブ画素（画素）
【図１】
2006171194.tif 000003
【図２】
2006171194.tif 000004
【図３】
2006171194.tif 000005
【図４】
2006171194.tif 000006
【図５】
2006171194.tif 000007
【図６】
2006171194.tif 000008
【図７】
2006171194.tif 000009
【図８】
2006171194.tif 000010