(57)【要約】【課題】製造がより簡単で、短時間に複数のチップの試験が可能な半導体集積回路の同時測定方法を提供することにある。【解決手段】ウェーハ上のｘ軸及びｙ軸方向にマトリクス状に形成された複数の半導体チップを同時に測定する為にｘ軸及びｙ軸方向に隣接する複数のチップの配列位置と整合した位置に配置した複数の窓と、各窓位置に対応する前記半導体チップのボンディングパッドに先端を当接させることにより当該ボンディングパッドに対応する信号を出力させるプローブピン（Ｐ１〜Ｐ４）を複数備えたプローブカード１０を用いて、前記半導体チップを同時に測定する半導体集積回路の同時測定方法において、プローブカード１０に於けるプローブピンの重なり度合いが小さくなるように、プローブピンの配列方向を前記ｘ軸方向或いはｙ軸方向に対して所定角度傾斜させている。【選択図】図１
2006145402.tif 000002
【特許請求の範囲】
【請求項１】
ウェーハ上のｘ軸及びｙ軸方向にマトリクス状に形成された複数の半導体チップを同時に測定する為にｘ軸及びｙ軸方向に隣接する複数のチップの配列位置と整合した位置に配置した複数の窓と、各窓位置に対応する前記半導体チップのボンディングパッドに先端を当接させることにより当該ボンディングパッドに対応する信号を入出力させるプローブピンを複数備えたプローブカードを用いて、前記半導体チップを同時に測定する半導体集積回路の同時測定方法において、
前記プローブカードに於ける前記プローブピンの重なり度合いが小さくなるように前記プローブピンの配列方向を前記ｘ軸方向或いはｙ軸方向に対して所定角度傾斜させたことを特徴とする半導体集積回路の同時測定方法。
【請求項２】
前記所定角度θは、ｘ軸方向の前記ボンディングパッドの間隔をＤｘとし、ｙ軸方向の前記ボンディングパッドの間隔をＤｙとした時に、所定の閾値Ｔｈに対して、｜Ｄｙ・ｃｏｓθ−Ｄｘ・ｓｉｎθ｜＜Ｔｈとなるように選択することを特徴とする請求項１記載の半導体集積回路の同時測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体集積回路をウェーハ状態で検査する工程（プロービング）において、複数のチップを同時に測定する方法に関する。
【背景技術】
【０００２】
【特許文献１】特開平７−３０２８２０号公報
【０００３】
近年、半導体プロセス技術の進歩により、最小加工寸法が小さくなっている。半導体メモリは、主に、コスト削減の為に同容量の製品でも、出来るだけ小さな加工寸法のプロセスを利用している。例えば、１６Ｍｂ  ＤＲＡＭは、約１０年前には０．５μｍプロセスを使用していたが、現在では、０．１５μｍプロセスを用いた製品が量産されている。
【０００４】
このように半導体プロセス技術の技術革新は目覚ましいものがあるが、実装技術は、時代と共に改善されているものの、半導体プロセス技術と同一のスケールでは小さくなっていない。
【０００５】
半導体チップとパッケージを接続する為には、チップ上のボンディングパッドという約８０μｍ四方の領域に金線を圧着することで実現出来る。図２に示すように、ボンディングパッドの配置の方法には何種類か有るが、金線の張りやすいようにチップ周辺部に配置する方法が一般的である。
【０００６】
ボンディングパッドが２辺に並んでいるのは、ウェーハ状態のままでプロービング試験を行う際に、複数のチップを同時に測定するのに都合が良いからで、ボンディングパッドに接触させるためのプローブカードは図３（ａ）のような構成に成っている。すなわち、横（Ｘ軸方向）と縦（Ｙ軸方向）にそれぞれ２チップ（合計４チップ）を同時に試験可能な構成と成っている。このプローブカードには、プローブ針（プローブピンとも称する）がＬ字型に基板上に固定されており、このようなＬ字型のプローブ針のことをカンチレバーと呼ぶ。図３（ａ）の線Ａ−Ａ’に沿った断面を図（ｂ）に示す。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
プロセス技術の向上によりチップサイズが小さくなると、それに伴ってボンディングパッドのサイズを小さくしないと、図３のような２辺のみの配置が困難となるため、ボンディングパッドをチップ周辺部に配置するには、第３辺や第４辺にも配置する必要が生じる（図４（ａ）参照）。この場合、図４（ｂ）に示す様に、同一ライン上に多数のカンチレバーを配置する必要が生じ、このカンチレバーの配置が非常に困難となる。この対策として、プローブ針を剣山のように垂直方向に並べる方法もあるが、このようなプローブカードは製造が困難であり、価格も高価であることから、半導体チップの開発期間短縮の妨げとなっていた。
【０００８】
この発明の課題は、製造がより簡単で、短時間に複数のチップの試験が可能な半導体集積回路の同時測定方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決する為に、本発明に係る半導体集積回路の同時測定方法においては、ウェーハ上のｘ軸及びｙ軸方向にマトリクス状に形成された複数の半導体チップを同時に測定する為にｘ軸及びｙ軸方向に隣接する複数のチップの配列位置と整合した位置に配置した複数の窓と、各窓位置に対応する前記半導体チップのボンディングパッドに先端を当接させることにより当該ボンディングパッドに対応する信号を出力させるプローブピンを複数備えたプローブカードを用いて、前記半導体チップを同時に測定する半導体集積回路の同時測定方法において、前記プローブカードに於ける前記プローブピンの重なり度合いが小さくなるように前記プローブピンの配列方向を前記ｘ軸方向或いはｙ軸方向に対して所定角度傾斜させたことを特徴としている。
【発明の効果】
【００１０】
この発明に於いては、プローブカードのプローブピンの重なり度合いが小さくなるようにプローブピンの配列方向をｘ軸方向或いはｙ軸方向に対して所定角度傾斜させるように構成したので、このプローブカードは製造がより簡単であり、このプローブカードを用いてマトリクス状に形成された半導体チップ上を走査することにより短時間に複数のチップの試験が可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、この発明の実施形態について、図面を用いて詳細に説明する。尚、各図面に於ける構成要素の大きさ及び形状は、この発明が理解できる程度に概略的に示してあるにすぎない。
【００１２】
図１は、本発明の実施形態に係る半導体集積回路の同時測定方法を実現する為のプローブカードの構成を示した図である。図では、チップ上のボンディングパッドの配列辺（第１辺〜第４辺）に対応してプローブピンＰ１〜Ｐ４を示している。図示のように、従来図のｘ軸方向に配列されていたプローブピンを上下方向（図のｚ軸方向）への重なりがより少なくなるように、例えばｘ軸方向に対して３０度傾ける。このようにすることによりプローブピンの上下方向の重なり本数を大幅に減らすことが可能となり、縦・横方向にチップを同時に測定する為のプローブカードを容易に製造することが可能となる。
【００１３】
このプローブカード１０は、図５（ａ）に示すように、ウェーハ上にマトリクス状に形成された半導体チップの上を同図（ｂ）に示すように走査していくことによりチップの検査を例えば４チップ同時に行うことが出来る。
【００１４】
前記特許文献１にも、半導体チップを同時に検査する方法が記載されているが、この文献に記載された方法では、縦と横方向の何れか一方向のみにしか同時測定することが出来ない。それに対して、本発明による方法では、縦と横の両方向に同時に複数のチップを測定することが可能となる。
【００１５】
このため、例えば、前記特許文献１の図２に記載されたようなプローブカードを横方向に移動しながら半導体チップの測定を行った場合、当該測定行のチップ数が５チップであった場合、最後の１チップの為にプローブカードを移動する必要が生じ、しかもこの時に同時に測定出来るチップは１チップのみである。これに対して本発明による方法では、横方向のチップ数が奇数の場合でも、これに対応してプローブカードを１チップ分移動すると、縦方向にも１チップ測定することが出来るため、前記文献に記載の方法に比べて測定効率を高めることが可能となる。例えば、図５（ａ）の右下の位置にプローブカードが位置している時に、この発明による方法では、Ａ１のチップとＢ１のチップを同時に測定することが可能となる。
【００１６】
又、前記特許文献１に記載された方法では、測定する際にウェーハを水平方向から４５度傾斜させる必要があるため、プローバー装置を制御する為のソフト・ハードの改良が必要となる。これに対して、本発明による方法では、従来のプローバー装置をそのまま使用できる利点がある。
【００１７】
尚、本実施形態に於いては、ｘ軸に対するプローブピンの傾斜を例えば３０度として説明したが、この角度θはプローブピンの重なりが最小になるように選択することが望ましく、この選択方法の一例として、測定対象の半導体チップの第１辺或いは第２辺に配置されたボンディングパッドの間隔をＤｙとし、第３辺及び第４辺に配置されたボンディングパッドの間隔Ｄｘとし、所定の閾値をＴｈとした場合に、｜Ｄｙ・ｃｏｓθ−Ｄｘ・ｓｉｎθ｜＜Ｔｈとなるような値を選ぶようにすることが考えられる。
【００１８】
このことは、第１辺或いは第２辺上のボンディングパッドと接触するプローブピンの隣接する間隔と、第３辺或いは第４辺上のボンディングパッドと接触するプローブピンの隣接する間隔が極力等しくなるように前記傾斜角θを選択することに相当する。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施形態に係る半導体集積回路の同時測定方法を実現する為のプローブカードの構成を示した図である。
【図２】ボンディングパッドの配列を説明する為の図である。
【図３】従来のプローブカードの構成の一例を示す図である。
【図４】従来のプローブカードの問題点を説明する為の図である。
【図５】本発明に係るプローブカードを用いた半導体チップの走査説明図である。
【符号の説明】
【００２０】
１０        プローブカード
Ｐ１〜Ｐ４  プローブピン
【図１】
2006145402.tif 000003
【図２】
2006145402.tif 000004
【図３】
2006145402.tif 000005
【図４】
2006145402.tif 000006
【図５】
2006145402.tif 000007