(57)【要約】【課題】２本のゲート線を同時に走査して、動画ぼやけを抑制する。【解決手段】相互に平行に延びる複数のゲート線１と、各ゲート線１に直交すると共に１本ずつ交互に配置された複数の第１ソース線２ａ及び第２ソース線２ｂと、各ゲート線１及び各第１ソース線２ａにより区画された領域毎に設けられることにより行列状に配置された複数のサブ画素と、各サブ画素毎に設けられたＴＦＴ３と、各サブ画素毎に設けられ、ＴＦＴ３のドレイン電極３ｂに接続された画素電極４とを備えた表示装置であって、ゲート線１に直交する方向に隣り合うサブ画素の一方では、ＴＦＴ３のソース電極３ａがその一方のサブ画素を区画する２つの第１ソース線２ａの一方に接続されていると共に、隣り合うサブ画素の他方では、ＴＦＴ３のソース電極３ａがその他方のサブ画素を通る第２ソース線２ｂに接続されている。【選択図】図３
2006330640.tif 000002
【特許請求の範囲】
【請求項１】
相互に平行に延びる複数のゲート線と、該各ゲート線に直交すると共に１本ずつ交互に配置された複数の第１ソース線及び第２ソース線と、上記各ゲート線及び上記各第１ソース線により区画された領域毎に設けられることにより行列状に配置された複数のサブ画素と、該各サブ画素毎に設けられ、ゲート電極、ソース電極及びドレイン電極を有する薄膜トランジスタと、上記各サブ画素毎に設けられ、上記ドレイン電極に接続された画素電極とを備えた表示装置であって、
上記各サブ画素における薄膜トランジスタのゲート電極は、該サブ画素を区画する２つの上記ゲート線の一方に接続され、
上記ゲート線に直交する方向に隣り合うサブ画素の一方では、上記薄膜トランジスタのソース電極が上記一方のサブ画素を区画する２つの第１ソース線の一方に接続されていると共に、上記隣り合うサブ画素の他方では、上記薄膜トランジスタのソース電極が上記他方のサブ画素を通る第２ソース線に接続され、
上記複数のゲート線のうち、互いに奇数本離れた２本のゲート線を同時に走査する走査手段を備えていることを特徴とする表示装置。
【請求項２】
請求項１に記載された表示装置において、
上記複数のゲート線は、隣り合う２本毎に連結されていることを特徴とする表示装置。
【請求項３】
請求項１に記載された表示装置において、
上記ゲート線に直交する方向に沿って上記各サブ画素毎に設けられた緑色の着色層と、上記ゲート線に直交する方向に沿って上記各サブ画素毎に交互に並んで設けられた赤色の着色層及び青色の着色層とが上記ゲート線の延びる方向に沿って交互に配置されていると共に、上記赤色の着色層及び青色の着色層は、上記ゲート線の延びる方向に沿って交互に並んでおり、
上記緑色の着色層における上記第１ソース線と第２ソース線との間隔は、上記赤色の着色層及び青色の着色層における上記第１ソース線と第２ソース線との間隔よりも短いことを特徴とする表示装置。
【請求項４】
請求項３に記載された表示装置において、
上記緑色の着色層における上記ゲート線の延びる方向の長さは、上記ゲート線に直交する方向の長さの１／３であり、
上記赤色の着色層及び青色の着色層のそれぞれにおける上記ゲート線の延びる方向の長さは、上記ゲート線に直交する方向の長さの２／３であることを特徴とする表示装置。
【請求項５】
請求項３に記載された表示装置において、
行列状に配列される複数の仮想画素に対応した映像信号データを出力する映像信号出力部と、
上記映像信号出力部から出力された上記映像信号データを、実際に上記サブ画素へ入力される画像データに変換する変換部とを備え、
上記変換部は、上記サブ画素の中心位置が上記仮想画素の中心位置に一致しない場合には、上記サブ画素に対して上記ゲート線が延びる方向に隣接する２つの仮想画素を選択し、該各仮想画素の中心位置と上記サブ画素の中心位置との各距離に応じて上記映像信号データを比例配分することにより、上記映像信号データを上記画像データに変換するように構成されていることを特徴とする表示装置。
【請求項６】
請求項１に記載された表示装置において、
上記走査手段は、１垂直走査期間を１／２に分割するように上記各ゲート線を走査することを特徴とする表示装置。
【請求項７】
請求項６に記載された表示装置において、
上記分割された１垂直走査期間の一方に画像データを書き込むと共に、上記分割された１垂直走査期間の他方に黒表示データを書き込むように構成された制御手段を備えていることを特徴とする表示装置。
【請求項８】
請求項６に記載された表示装置において、
連続する複数の画像データから、該各画像データの間の中間画像データを合成する合成手段と、
上記分割された１垂直走査期間の一方に上記連続する複数の画像データを書き込むと共に、上記分割された１垂直走査期間の他方に上記合成手段により合成された中間画像データを書き込むよう構成された制御手段とを備えていることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特に、擬似インパルス駆動が可能な液晶表示装置に関するものである。
【背景技術】
【０００２】
近年、表示装置として注目されている液晶表示装置は、薄型で低消費電力であるという特徴を生かして、パソコンの液晶モニター等のＯＡ機器、携帯電話等の携帯情報機器等に広く利用されている。
【０００３】
特に、アクティブマトリクス型の液晶表示装置は、画像の最小単位であるサブ画素毎にスイッチング素子を備え、精細な動画表示が可能であるため、液晶テレビ等の動画表示が必要な分野においてよく用いられている。
【０００４】
このアクティブマトリクス型の液晶表示装置は、上記スイッチング素子として、薄膜トランジスタ（Thin Film Transistor  以下、ＴＦＴと省略する）等が設けられたアクティブマトリクス基板と、そのアクティブマトリクス基板に対向配置され、共通電極及びカラーフィルターが設けられた対向基板と、それら両基板間に挟持された液晶層とにより構成された液晶パネルを備えている。
【０００５】
図７は、上記アクティブマトリクス基板を模式的に示した平面図である。
【０００６】
このアクティブマトリクス基板１１０は、図中の横方向に相互に平行に延びる複数のゲート線１０１と、ゲート線１０１と直交する方向に（図中の縦方向に）延びる複数のソース線１０２と、ゲート線１０１及びソース線１０２の各交差部分に設けられたＴＦＴ１０３と、各ＴＦＴ１０３に対応して隣り合う一対のゲート線１０１、及び隣り合う一対のソース線１０２に囲まれた領域に設けられた画素電極１０４とを備えている。
【０００７】
また、図中の画素電極１０４上のＲ（赤）、Ｇ（緑）及びＢ（青）という表記は、上記対向基板に設けられたカラーフィルターの着色層の色を示すものである。図７の場合、カラーフィルターの着色層の配列は、マトリクス状に配列されたストライプ配列である。
【０００８】
ここで、上記隣り合う一対のゲート線１０１、及び隣り合う一対のソース線１０２に囲まれた領域は、サブ画素と規定され、このストライプ配列では、ＲＧＢ３色に対応した３つのサブ画素により構成された画素が、ストライプ状に繰り返し配列している。
【０００９】
上記アクティブマトリクス型の液晶表示装置では、ゲート線１０１を１本ずつ順次走査して各ゲート線１０１に接続されたＴＦＴ１０３をオン状態にすると同時に、所定のソース線１０２から、その所定のソース線１０２に接続されたＴＦＴ１０３を介して１つのサブ画素にソース信号を書き込むことにより、サブ画素の画素電極１０４と対向基板の共通電極との間に電位差が生じる。そして、この電位差によって発生する電界によって液晶層を透過する光の透過量が制御され、画像表示が行なわれる。
【００１０】
例えば、ＮＴＳＣ（National Television System Committee）方式のＴＶ用の液晶表示装置では、１秒間に６０画面の表示切替えを行なうため、１周期、すなわち、１垂直走査期間を１６．７ｍｓｅｃ（＝１／６０）として、ゲート線１０１を走査している。
【００１１】
ところで、液晶表示装置は、表示画像を１垂直走査期間保持するホールド型表示装置である。このホールド型表示装置では、人間の目の残像現象により、１垂直走査期間において画像の動きがぼやけとなって視認されることが知られている。
【００１２】
この画像の動きのぼやけ（以下、「動画ぼやけ」と称する）を防ぐ方法としては、１垂直走査期間の時間を短くすることにより、その間の動き量を小さくしたり、１垂直走査期間の中に黒表示を入れることにより、目をリセットしたりする擬似インパルス駆動を行う方法が提案されている（例えば、特許文献１参照）。
【００１３】
また、特許文献２には、２本のゲート線を同時に走査しながら、各サブ画素に画像データを書き込むを行うことにより、動画ぼやけの抑制が可能な表示装置が開示されている。
【特許文献１】特開２００４−２５３８２７号公報
【特許文献２】特開２００３−６６９１８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記擬似インパルス駆動では、画面数を２倍に増やすことになるので、１垂直走査期間が１／２になり、上記のＮＴＳＣ方式のＴＶ用の液晶表示装置では、１垂直走査期間が８．３ｍｓｅｃ（＝１／１２０）となる。
【００１５】
例えば、表示画面上の画素数が、１２８０×７２０の画素数の液晶パネルの場合では、１本のゲート線に接続されたサブ画素への書き込みを０．０１２ｍｓｅｃ（＝８．３／７２０）以内に完了させる必要がある。
【００１６】
ここで、一般的なＴＦＴは、アモルファスシリコンにより形成されているので、上記のような比較的短い書き込み時間内では充分にサブ画素への書き込みを完了させることは困難である。
【００１７】
また、特許文献２のように、２本のゲート線を同時に走査すると共に、２行同じデータを書き込む場合には、垂直方向に解像度が低下して、ジャギーという階段状のギザギザのラインが視認される虞れがある。
【００１８】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、２本のゲート線を同時に走査して、動画ぼやけを抑制することにある。
【課題を解決するための手段】
【００１９】
上記目的を達成するために、本発明は、ゲート線に直交する方向に隣り合うサブ画素において、各薄膜トランジスタのソース電極が互いに異なるソース線に接続されるようにしたものである。
【００２０】
具体的に本発明に係る表示装置は、相互に平行に延びる複数のゲート線と、該各ゲート線に直交すると共に１本ずつ交互に配置された複数の第１ソース線及び第２ソース線と、上記各ゲート線及び上記各第１ソース線により区画された領域毎に設けられることにより行列状に配置された複数のサブ画素と、該各サブ画素毎に設けられ、ゲート電極、ソース電極及びドレイン電極を有する薄膜トランジスタと、上記各サブ画素毎に設けられ、上記ドレイン電極に接続された画素電極とを備えた表示装置であって、上記各サブ画素における薄膜トランジスタのゲート電極は、該サブ画素を区画する２つの上記ゲート線の一方に接続され、上記ゲート線に直交する方向に隣り合うサブ画素の一方では、上記薄膜トランジスタのソース電極が上記一方のサブ画素を区画する２つの第１ソース線の一方に接続されていると共に、上記隣り合うサブ画素の他方では、上記薄膜トランジスタのソース電極が上記他方のサブ画素を通る第２ソース線に接続され、上記複数のゲート線のうち、互いに奇数本離れた２本のゲート線を同時に走査する走査手段を備えていることを特徴とする。
【００２１】
上記構成によれば、１つのサブ画素が隣り合う各ゲート線と各第１ソース線とに区画された領域毎に設けられていると共に、ゲート線に直交する方向に隣り合う２つのサブ画素において、各薄膜トランジスタのソース電極が第１ソース線及び第２ソース線にそれぞれ接続されているので、走査手段によって隣り合う２本のゲート線を同時に走査しても、その走査された２本のゲート線に薄膜トランジスタを介して接続された各画素電極には、それぞれ第１ソース線及び第２ソース線によってソース信号が送られる。そのため、ゲート線に直交する方向に隣り合う２つのサブ画素では、ソース信号が混信することがない。そして、走査手段によって、互いに奇数本離れた２本のゲート線が同時に走査されるので、従来の２倍の速度で各サブ画素への書き込みに可能になり、例えば、黒表示挿入や中間画像挿入によって２倍の画像表示を行う場合でも、各サブ画素への書き込み時間が充分に確保され、一般的な薄膜トランジスタであっても、動画ぼやけが抑制された動画の表示が可能になる。したがって、２本のゲート線を同時に走査して、動画ぼやけが抑制される。
【００２２】
上記複数のゲート線は、隣り合う２本毎に連結されていてもよい。
【００２３】
上記構成によれば、隣り合う２本のゲート線が連結されているので、その２本のゲート線に対して共通のゲート信号を入力することが容易になる。
【００２４】
上記ゲート線に直交する方向に沿って上記各サブ画素毎に設けられた緑色の着色層と、上記ゲート線に直交する方向に沿って上記各サブ画素毎に交互に並んで設けられた赤色の着色層及び青色の着色層とが上記ゲート線の延びる方向に沿って交互に配置されていると共に、上記赤色の着色層及び青色の着色層は、上記ゲート線の延びる方向に沿って交互に並んでおり、上記緑色の着色層における上記第１ソース線と第２ソース線との間隔は、上記赤色の着色層及び青色の着色層における上記第１ソース線と第２ソース線との間隔よりも短くてもよい。
【００２５】
上記構成によれば、各サブ画素の大きさが、隣り合う一対のゲート線、及び隣り合う一対のソース線に区画された領域毎に設けられた一般的なサブ画素の大きさよりもゲート線の延びる方向に大きくなるので、解像度が低下する虞れがあるものの、視認性の高い緑色の着色層のサブ画素の大きさが、赤色の着色層及び青色の着色層のサブ画素の大きさよりも小さくなっていることで、緑色の着色層のサブ画素の数は従来と変わらないので、解像度の低下が抑制される。
【００２６】
上記緑色の着色層における上記ゲート線の延びる方向の長さは、上記ゲート線に直交する方向の長さの１／３であり、上記赤色の着色層及び青色の着色層のそれぞれにおける上記ゲート線の延びる方向の長さは、上記ゲート線に直交する方向の長さの２／３であってもよい。
【００２７】
上記構成によれば、各サブ画素のゲート線の延びる方向の長さが、隣り合う一対のゲート線、及び隣り合う一対のソース線に区画された領域毎に設けられた一般的なサブ画素のゲート線の延びる方向の長さの２倍になっているので、解像度が大きく低下する虞れがあるものの、視認性の高い緑色の着色層のサブ画素のゲート線の延びる方向の長さが、赤色の着色層及び青色の着色層のサブ画素のゲート線の延びる方向の長さの１／２になっているので、解像度の大きな低下が抑制される。
【００２８】
行列状に配列される複数の仮想画素に対応した映像信号データを出力する映像信号出力部と、上記映像信号出力部から出力された上記映像信号データを、実際に上記サブ画素へ入力される画像データに変換する変換部とを備え、上記変換部は、上記サブ画素の中心位置が上記仮想画素の中心位置に一致しない場合には、上記サブ画素に対して上記ゲート線が延びる方向に隣接する２つの仮想画素を選択し、該各仮想画素の中心位置と上記サブ画素の中心位置との各距離に応じて上記映像信号データを比例配分することにより、上記映像信号データを上記画像データに変換するように構成されていてもよい。
【００２９】
上記の構成によれば、両者の中心位置が一致しない箇所では、変換部によって、選択された各仮想画素の中心位置とサブ画素の中心位置との各距離に応じて、各映像信号データを比例配分することにより、通常のストライプ配列の映像信号データが、本発明のサブ画素の配列に対応した画像データに変換される。
【００３０】
上記走査手段は、１垂直走査期間を１／２に分割するように上記各ゲート線を走査してもよい。
【００３１】
上記の構成によれば、例えば、１／２に分割された１垂直走査期間の一方に画像データを書き込むと共に、その他方に黒表示データを書き込むことが可能になる。
【００３２】
上記分割された１垂直走査期間の一方に画像データを書き込むと共に、上記分割された１垂直走査期間の他方に黒表示データを書き込むように構成された制御手段を備えていてもよい。
【００３３】
上記の構成によれば、制御手段によって、１／２に分割された１垂直走査期間の一方に画像データが、その他方に黒表示データがそれぞれ書き込まれるので、画像を見る人の目を黒表示によってリセットさせることが可能になる。そのため、ＣＲＴのような擬似インパルス駆動を行うことが可能になり、動画ぼやけが抑止される。
【００３４】
連続する複数の画像データから、該各画像データの間の中間画像データを合成する合成手段と、上記分割された１垂直走査期間の一方に上記連続する複数の画像データを書き込むと共に、上記分割された１垂直走査期間の他方に上記合成手段により合成された中間画像データを書き込むよう構成された制御手段とを備えていてもよい。
【００３５】
上記の構成によれば、制御手段によって、１／２に分割された１垂直走査期間の一方に画像データが、その他方に中間画像データがそれぞれ書き込まれ、単位時間当たりの画面数が２倍になるので、動画ぼやけが抑止される。
【発明の効果】
【００３６】
本発明によれば、ゲート線に直交する方向に隣り合うサブ画素において、各薄膜トランジスタのソース電極が互いに異なるソース線に接続されているので、２本のゲート線を同時に走査して、動画ぼやけを抑制することができる。
【発明を実施するための最良の形態】
【００３７】
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の実施形態では、表示装置の例として、ＴＦＴをスイッチング素子として用いた液晶表示装置を説明する。しかし、本発明の表示装置は、液晶表示装置のみならず種々の表示装置、例えば、有機エレクトロルミネッセンス（ＥＬ）表示装置、無機ＥＬ表示装置等の各種表示装置に適用することができる。
【００３８】
図１は、本実施形態の液晶表示装置５０の構成概略図であり、図２は、液晶表示装置５０を構成する液晶パネル４０の断面模式図である。
【００３９】
液晶表示装置５０は、図１に示すように、液晶パネル４０と、映像信号データを出力する映像信号出力部（不図示）と、その映像信号出力部から出力された映像信号データを画像データに変換する変換部４４と、変換部４４からの画像データが入力されるシステム制御部４３と、システム制御部４３からの画像データが入力されるゲートドライバ（走査手段）４１及びソースドライバ４２とにより構成されている。
【００４０】
液晶パネル４０は、図２に示すように、アクティブマトリクス基板１０と、それに対向するように設けられた対向基板２０と、両基板１０及び２０との間に設けられた液晶層３０とを備えている。
【００４１】
図３及び図４は、それぞれ、液晶パネル３０を構成するアクティブマトリクス基板１０ａ及び１０ｂの平面模式図である。このアクティブマトリクス基板１０ａ及び１０ｂは、図２中のアクティブマトリクス基板１０に対応する。また、図３及び図４中の画素電極４上のＲ（赤）、Ｇ（緑）及びＢ（青）という表記は、対向基板２０に設けられたカラーフィルター１２の着色層の色を示している。
【００４２】
アクティブマトリクス基板１０ａ及び１０ｂは、図３及び図４に示すように、相互に平行に延びるように配置された複数のゲート線１と、それらのゲート線１と直交すると共に１本ずつ交互に配置された第１ソース線２ａ及び第２ソース線２ｂにより構成された複数のソース線２と、各ゲート線１及び各第１ソース線２ａにより区画された領域毎に設けられ、１つのサブ画素を構成する画素電極４とを備えている。そして、各サブ画素、すなわち、各画素電極４にはＴＦＴ３がそれぞれ設けられている。また、ゲート線１は、隣り合う２本毎に図中右側の部分で連結されている。さらに、画素電極４上には、配向膜７ａが設けられている。
【００４３】
ここで、緑色の着色層に対応する第１ソース線２ａと第２ソース線２ｂとの間隔は、赤色の着色層及び青色の着色層に対応する第１ソース線２ａと第２ソース線２ｂとの間隔の１／２に短くなっている。具体的に、本実施形態では、緑色の着色層におけるゲート線１の延びる方向の長さは、ゲート線１に直交する方向の長さの１／３である。つまり、緑色の着色層に対応するサブ画素のアスペクト比は１：３である。また、赤色の着色層及び青色の着色層のそれぞれにおけるゲート線１の延びる方向の長さは、ゲート線１に直交する方向の長さの２／３である。つまり、赤色及び青色の着色層に対応するサブ画素のアスペクト比は２：３である。
【００４４】
上記各サブ画素に設けられたＴＦＴ３は、絶縁基板５ａ上に設けられ上記サブ画素を区画するゲート線１の一方から側方に突出したゲート電極１ａと、ゲート電極１ａを覆うように設けられたゲート絶縁膜（不図示）と、そのゲート絶縁膜上に島状に設けられた半導体層（不図示）と、その半導体層上に後述するようにソース線２から側方に突出したソース電極３ａと、同じくその半導体膜上にソース電極３ａと対峙するように設けられ画素電極４に接続されたドレイン電極３ｂとを備えている。なお、画素電極４は、ソース線２、ソース電極３ａ及びドレイン電極３ｂに対し層間絶縁膜６を介して設けられ、層間絶縁膜６に形成されたコンタクトホール（不図示）によって、ドレイン電極２ｂに接続されている。
【００４５】
ここで、各サブ画素におけるＴＦＴ３のソース電極３ａとソース線２との接続構造について、図３及び図４を用いて詳細に説明する。
【００４６】
例えば、図３中の最右側に縦に３つ並んだＧのサブ画素において、真ん中のサブ画素のＴＦＴ３のソース電極３ａが第１ソース線２ａに接続され、その上下のサブ画素のＴＦＴ３のソース電極３ａが第２ソース線２ｂに接続されている。
【００４７】
つまり、ゲート線１に直交する方向に隣り合う各サブ画素の一方では、ＴＦＴ３のソース電極３ａが上記一方のサブ画素を区画する第１ソース線２ａの一方に接続されていると共に、上記隣り合う各サブ画素の他方では、ＴＦＴ３のソース電極３ａが上記他方のサブ画素を通る第２ソース線２ｂに接続されている。
【００４８】
なお、図３及び図４の中には図示されていないが、各ゲート線１の間には相互に平行に延びるように容量線が設けられていてもよい。
【００４９】
対向基板２０は、図２に示すように、絶縁基板５ｂ上に、カラーフィルター１３、共通電極１４及び配向膜７ｂが順に積層された積層構造になっている。
【００５０】
カラーフィルター１３には、各サブ画素に対応して赤、緑及び青のうちの１色の着色層１２が設けられ、各着色層１２の間にはブラックマトリクス１１が設けられている。具体的に各着色層１２には、図３及び図４に示すように、対向するアクティブマトリクス基板１０ａ及び１０ｂにおいて、第１ソース線２ａと第２ソース線２ｂとの間隔が狭くなっている各サブ画素に対応するように緑色の着色層１２Ｇがゲート線１に直交する方向に沿って並んで配置され、第１ソース線２ａと第２ソース線２ｂとの間隔が広くなっている各サブ画素に対応するように赤色の着色層１２Ｒ及び青色の着色層１２Ｂがゲート線１に直交する方向に沿って交互に並んで配置されている。そして、赤色の着色層１２Ｒ及び青色の着色層１２Ｂは、ゲート線１の延びる方向に沿って交互に並んでいる。すなわち、１列に並んで配置された複数の緑色の着色層１２Ｇを挟んで、赤色の着色層１２Ｒ及び青色の着色層１２Ｂが市松状に配置されている。
【００５１】
液晶層３０は、電気光学特性を有するネマチック液晶材料からなる液晶分子を含んでいる。
【００５２】
このような構成の液晶パネル４０は、各画素電極毎に１つのサブ画素が構成されており、各サブ画素において、ゲート線１からゲート信号がゲート電極１ａを介して送られてＴＦＴ３がオン状態になったときに、ソース線２からソース信号が送られてソース電極３ａ及びドレイン電極３ｂを介して、画素電極４に所定の電荷が書き込まれ、画素電極４と共通電極１４との間で電位差が生じることになり、液晶層３０からなる液晶容量に所定の電圧が印加されるように構成されている。そして、液晶パネル４０では、その印加電圧の大きさに応じて液晶分子の配向状態が変わることを利用して、外部から入射する光の透過率を調整することにより、画像が表示される。
【００５３】
ここで、液晶パネル４０では、上述したように、ゲート線１に直交する方向に隣り合って各サブ画素におけるＴＦＴ３のソース電極３ａが、それぞれ第１ソース線２ａ及び第２ソース線２ｂに接続されているので、隣り合う２本のゲート線１を同時に走査して、それら２本のゲート線１に接続された全てのＴＦＴ３をオン状態になって、その２本のゲート線１に対応する各サブ画素にソース信号が書き込める状態になっても、ゲート線１に直交する方向に隣り合った各サブ画素にはそれぞれ異なるソース線２（第１ソース線２ａ及び第２ソース線２ｂ）によってソース信号が送られるので、ソース信号の混信が起こらないことになる。
【００５４】
ここで、図３に示すアクティブマトリクス基板１０ａと図４に示すアクティブマトリクス基板１０ｂとは、Ｇのサブ画素におけるＴＦＴ３のソース電極３ａの接続先である第１ソース線３ａ及び第２ソース線３ｂが入れ替わっているだけで実質的に同じである。また、図３及び図４のソース線２の上端側に示されている＋印及び−印は、入力されるソース信号の極性を示している。図３のアクティブマトリクス基板１０ａでは、各画素毎に画素電極４の極性を反転させることにより、同色のサブ画素が全て同じ極性になることに起因するクローストークやフリッカーの発生が防止できると共に、各サブ画素のゲート線１の延びる方向に沿った両隣が同じ極性になることにより、貼り合わせずれによって画素電極４の位置がゲート線１の延びる方向にずれたとしても、ソース線２とドレイン電極３ｂとの間の寄生容量による液晶層３０の印加電圧の変動を小さくすることができる。また、図４に示すアクティブマトリクス基板１０ｂでも、同色のサブ画素が全て同じ極性にならないようになっていると共に各サブ画素の両隣が同じ極性になっている。
【００５５】
なお、液晶パネル４０では、ゲート線１を隣り合った２本毎に連結することにより、隣り合った２本のゲート線１を同時に走査させるように構成されていたが、隣り合った２本のゲート線１を連結させることなく、ゲートドライバ４１内の回路の構成によって隣り合った２本のゲート線１を同時に走査させてもよい。さらに、液晶パネル４０は、隣り合った２本のゲート線１を同時に走査させるように構成するだけではなく、複数のゲート線１のうち、互いに奇数本離れた２本のゲート線１に同時に走査させるように構成されていてもよい。
【００５６】
次に、本発明の液晶表示装置５０を構成する液晶パネル４０の製造方法について説明する。なお、以下の製造方法は代表例であり、これに限定されるものではない。
【００５７】
＜アクティブマトリクス基板作製工程＞
まず、ガラス基板等の絶縁基板５ａ上の基板全体に、Ｔａ、ＴａＭｏ合金等からなる金属膜（厚さ１０００〜２０００Å）をスパッタリング法により成膜し、その後、フォトリソグラフィー技術（Photo Engraving Process、以下、「ＰＥＰ技術」と省略する）によりパターン形成して、ゲート線１及びゲート電極１ａを形成する。
【００５８】
次いで、ゲート線１及びゲート電極１ａが形成された基板全体に、ＣＶＤ（Chemical Vapor Deposition）法により窒化シリコン膜（厚さ４０００Å程度）、アモルファスシリコン膜（厚さ５００Å程度）及び窒化シリコン膜（厚さ５００Å程度）を順に成膜する。ここで、下層の窒化シリコン膜は、ゲート絶縁膜となり、上層の窒化シリコン膜は、エッチストッパ膜となる。
【００５９】
次いで、ＰＥＰ技術によりエッチストッパ膜をエッチング除去して、ソース電極及びドレイン電極とのコンタクト部分となるアモルファスシリコン膜を露出させる。
【００６０】
次いで、ＰＥＰ技術によりアモルファスシリコン膜を島状にパターン形成して、半導体層を形成する。
【００６１】
次いで、半導体層が形成された基板全体に、Ｔｉ等からなる金属膜（厚さ１０００〜２０００Å）をスパッタリング法により成膜し、その後、ＰＥＰ技術によりパターン形成して、ソース線２（第１ソース線２ａ及び第２ソース線２ｂ）、ソース電極３ａ及びドレイン電極３ｂを形成する。
【００６２】
ここで、半導体層は、上記のようにアモルファスシリコン膜により形成させてもよいが、ポリシリコン膜を成膜させてもよく、また、アモルファスシリコン膜及びポリシリコン膜にレーザーアニール処理を行って結晶性を向上させてもよい。これにより、半導体層内の電子の移動速度が速くなり、ＴＦＴ３の特性を向上させることができる。
【００６３】
次いで、ソース線２、ソース電極３ａ及びドレイン電極３ｂが形成された基板全体に、ＣＶＤ法により窒化シリコン膜（厚さ３０００Å程度）等を成膜して、層間絶縁膜６を形成する。
【００６４】
次いで、層間絶縁膜６のドレイン電極３ｂに対応する部分をエッチング除去して、コンタクトホールを形成する。
【００６５】
次いで、層間絶縁膜６上の基板全体に、ＩＴＯ（Indium Tin Oxide）膜からなる透明導電膜（厚さ１０００Å程度）をスパッタリング法により成膜し、その後、ＰＥＰ技術によりパターン形成して、画素電極４を形成する。
【００６６】
次いで、画素電極４上の基板全体に、ポリイミド樹脂を厚さ５００〜１０００Åで印刷し、その後、焼成して、回転布にて１方向にラビング処理を行って、配向膜７ａを形成する。
【００６７】
以上のようにして、アクティブマトリクス基板１０（１０ａ及び１０ｂ）が作製される。
【００６８】
＜対向基板作製工程＞
まず、ガラス基板等の絶縁基板５ｂ上に、Ｃｒ薄膜又は黒色樹脂を成膜した後、ＰＥＰ技術によりパターン形成して、ブラックマトリクス１１を形成する。
【００６９】
次いで、ブラックマトリクス１１間のそれぞれに、顔料分散法等を用いて、赤、緑及び青の何れかの着色層１２を厚さ２μｍ程度でパターン形成してカラーフィルター１３を形成する。
【００７０】
次いで、カラーフィルター１３が形成された基板全体に、ＩＴＯ膜（厚さ１０００Å程度）を成膜して、共通電極１４を形成する。
【００７１】
次いで、共通電極１４上の基板全体に、ポリイミド樹脂を厚さ５００〜１０００Åで印刷し、その後、焼成して、回転布にて１方向にラビング処理を行って、配向膜７ｂを形成する。
【００７２】
上記のようにして、対向基板２０を作製することができる。
【００７３】
＜液晶表示パネル作製工程＞
まず、アクティブマトリクス基板１０及び対向基板２０のうちの一方にスクリーン印刷により、熱硬化性エポキシ樹脂等からなるシール材料を液晶注入口の部分を欠いた枠状パターンに塗布し、他方の基板に液晶層の厚さに相当する直径を持ち、プラスチック又はシリカからなる球状のスペーサーを散布する。
【００７４】
次いで、アクティブマトリクス基板１０と対向基板２０とを貼り合わせ、シール材料を硬化させて、空の液晶パネルを作製する。
【００７５】
次いで、空の液晶パネルに、減圧法により液晶分子を含む液晶材料を注入した後、液晶注入口にＵＶ硬化樹脂を塗布し、ＵＶ照射により、液晶材料を封止する。これによって、液晶層３０が形成される。
【００７６】
以上のようにして、液晶パネル４０を作製することができる。
【００７７】
次に、本発明の液晶表示装置５０の画像表示方法について説明する。
【００７８】
ここで、液晶表示装置５０（液晶パネル４０）におけるサブ画素の配列は、特殊な配列であるので、マトリクス状に配列される複数の仮想サブ画素に対応した映像信号データ、すなわち、ストライプ配列用の映像信号データＰを、本配列用に変換する必要がある。この映像信号データを変換する方法としては、所定間隔でデータを切り捨てる方法や線形比例法等の各種スケーリング法が適用できる。
【００７９】
以下に、線形比例法について詳細に説明する。
【００８０】
図５は、液晶パネル４０を構成するカラーフィルター１３の各着色層（１２Ｒ、１２Ｇ及び１２Ｂ）の配列を示したものである。ここで、各着色層（１２Ｒ、１２Ｇ及び１２Ｂ）の位置は、画素電極４により構成されるサブ画素の位置に対応している。また、図中の○印は、緑色の着色層１２Ｇの中心位置を、同じく、△印は、赤色の着色層１２Ｒの中心位置を、同じく▽印は、青色の着色層１２Ｂの中心位置を、それぞれ示しており、各サブ画素の中心位置と一致している。
【００８１】
図６は、図５の各着色層（１２Ｒ、１２Ｇ及び１２Ｂ）の輪郭を省略し、各着色層の中心位置（１６Ｒ、１６Ｇ及び１６Ｂ）と、マトリクス状に配列される上記仮想サブ画素Ｐの位置（□印）とを示したものである。
【００８２】
図６では、緑色の着色層１２Ｇの中心位置１６Ｇと仮想サブ画素の中心位置（□印）とが一致するものの、赤色の着色層１２Ｒの中心位置１６Ｒ、及び青色の着色層１２Ｂの中心位置１６Ｂと各仮想サブ画素の中心位置（□印）とは一致しない。
【００８３】
そこで、液晶表示装置５０は、マトリクス状に配列される複数の仮想サブ画素に対応した映像信号データを出力する映像信号出力部と、その映像信号出力部から出力された映像信号データを、実際にサブ画素へ入力される画像データに変換する変換部４４とを備えている。
【００８４】
次に、変換部４４によって映像信号データＰを画像データに変換する方法について説明する。
【００８５】
まず、映像信号出力部によって、マトリクス状に配列される複数の仮想サブ画素に対応した映像信号データＰを出力する。
【００８６】
次いで、変換部４４によって、映像信号出力部で出力された映像信号データＰを、実際にサブ画素へ入力される画像データに変換する。
【００８７】
この変換部４４では、サブ画素の中心位置が仮想サブ画素の中心位置に一致しない場合には、そのサブ画素に対してゲート線１が延びる方向に隣接する仮想サブ画素を選択して、その仮想サブ画素の中心位置とサブ画素の中心位置との距離に応じて、映像信号データＰを比例配分することにより、映像信号データＰを画像データに変換するように構成されている。
【００８８】
具体的には、赤色の着色層の中心位置１６Ｒに対応するサブ画素では、ゲート線１の延びる方向に隣接する仮想サブ画素の映像信号データＰ（ｎ，ｍ）及びＰ（ｎ＋１，ｍ）を選択する。
【００８９】
ここで、図６に示すように、赤色の着色層１２Ｒの中心位置１６Ｒは、映像信号データＰ（ｎ＋１，ｍ）及びＰ（ｎ，ｍ）に対応する各仮想サブ画素の真ん中になるので、その中心位置１６Ｒに対応するサブ画素には、各仮想画素の中心位置とサブ画素の中心位置との各距離に応じて映像信号データＰを比例配分することにより変換された画像データ、具体的には、映像信号データＰ（ｎ，ｍ）及びＰ（ｎ＋１，ｍ）の和の１／２の画像データを入力する。
【００９０】
同じように、青色の着色層の中心位置１６Ｂに対応するサブ画素には、映像信号データＰ（ｎ−１，ｍ）及びＰ（ｎ，ｍ）の和の１／２の画像データを入力する。
【００９１】
なお、緑色の着色層の中心位置１６Ｇに対応するサブ画素には、映像信号データＰ（ｎ，ｍ）をそのまま入力する。
【００９２】
このような変換処理は、ＦＰＧＡ（Field Programable Gate Array）回路を使えば容易に実行できる。
【００９３】
さらに、液晶表示装置５０は、ゲートドライバ４１によってソース信号を混信させることなく、２本のゲート線を同時に走査することができるので、ゲート線１の１本当たりの書き込み時間、つまり、画素書き込み時間をゲート線１を１本ずつ走査する場合の２倍にすることができる。
【００９４】
この２本のゲート線を同時に走査できることを利用して、具体的には、１垂直走査期間（１フレーム）を、複数に、好ましくは、１／２に分割して、分割された１垂直走査期間（サブフレーム）のそれぞれに、所定の画像データを書き込むことにより、動画ぼやけを抑止することができる。
【００９５】
以下に、動画ぼやけが抑止される画像表示方法について説明する。この画素表示方法としては下記の黒表示挿入法及び中間画像挿入法が挙げられる。
【００９６】
（１）黒表示挿入法
１フレームを２つのサブフレームに分割し、画像データを書き込むことにより画像を表示したサブフレームの後に、黒表示データを書き込むことにより黒画像を表示するサブフレームを入れる。これにより、画像を見る人の目がリセットされて、ＣＲＴのような擬似インパルス駆動を行うことができ、動画ぼやけを抑止することができる。
【００９７】
（２）中間画像挿入法
まず、液晶表示装置５０の変換部４４が中間画像データを合成する合成手段を備えている場合には、連続する複数の画像データから、その各画像データの間の中間画像データを合成する。
【００９８】
そして、上記黒表示データの代わりに、合成手段により合成された中間画像データが書き込まれるようにする。つまり、サブフレームの一方に画像データを書き込むと共に、その他方に中間画像データを書き込む。
【００９９】
これによって、単位時間当たりの画面数が２倍に増加するので、動画ぼやけを抑止することができる。
【０１００】
以上説明したように、本発明の液晶表示装置５０によれば、１つのサブ画素が隣り合う各ゲート線１と各第１ソース線２ａとに区画された領域毎に設けられていると共に、ゲート線１に直交する方向に隣り合う２つのサブ画素において、各ＴＦＴ３のソース電極３ａが第１ソース線２ａ及び第２ソース線２ｂにそれぞれ接続されているので、ゲートドライバ４１によって隣り合う２本のゲート線１を同時に走査しても、その走査された２本のゲート線１にＴＦＴ３を介して接続された各画素電極４には、それぞれ第１ソース線２ａ及び第２ソース線２ｂによってソース信号が送られる。そのため、ゲート線１に直交する方向に隣り合う２つのサブ画素では、ソース信号が混信することがない。そして、ゲートドライバ４１によって、互いに奇数本離れた２本のゲート線１、具体的には、隣り合った２本のゲート線１が同時に走査されるので、従来の２倍の速度で各サブ画素への書き込みに可能になり、例えば、黒表示挿入や中間画像挿入によって２倍の画像表示を行う場合でも、各サブ画素への書き込み時間を充分に確保することができる。そのため、ポリシリコンにより構成されたＴＦＴよりも電子の移動速度が遅いアモルファスシリコンにより構成されたＴＦＴ３であっても、動画ぼやけが抑制された動画の表示を行うことができる。したがって、２本のゲート線１を同時に走査して、動画ぼやけを抑制することができる。
【０１０１】
そして、各サブ画素のゲート線１の延びる方向の長さが、例えば、隣り合う一対のゲート線、及び隣り合う一対のソース線とに区画された領域毎に設けられた一般的なサブ画素のゲート線の延びる方向の長さの２倍になっているので、赤色及び青色のサブ画素の個数は、一般的なサブ画素の場合の１／２に減ってしまう。しかしながら、視認性の高い緑色の着色層１２Ｇのサブ画素のゲート線１の延びる方向の長さが、赤色の着色層１２Ｒ及び青色の着色層１２Ｂのサブ画素のゲート線１の延びる方向の長さの１／２になっているので、緑色のサブ画素の個数は、上記一般的なサブ画素の場合と変わらない。そのため、液晶表示装置５０では、解像度の大きな低下を抑制することができる。
【０１０２】
なお、本発明は、上記実施形態に限定されるものではない。
【産業上の利用可能性】
【０１０３】
以上説明したように、本発明は、動画ぼやけを抑制できるので、動画表示用の液晶表示装置等について有用である。
【図面の簡単な説明】
【０１０４】
【図１】本発明の実施形態に係る液晶表示装置５０の構成概略図である。
【図２】液晶表示装置５０を構成する液晶パネル４０の断面模式図である。
【図３】液晶パネル４０を構成するアクティブマトリクス基板１０ａの平面模式図である。
【図４】液晶パネル４０を構成するアクティブマトリクス基板１０ｂの平面模式図である。
【図５】サブ画素とその中心位置との関係を示す平面模式図である。
【図６】サブ画素の中心位置と仮想サブ画素との関係を示す平面模式図である。
【図７】従来のアクティブマトリクス基板１１０の平面模式図である。
【符号の説明】
【０１０５】
１    ゲート線
１ａ  ゲート電極
２    ソース線
２ａ  第１ソース線
２ｂ  第２ソース線
３    薄膜トランジスタ（ＴＦＴ）
３ａ  ソース電極
３ｂ  ドレイン電極
４    画素電極
１２  着色層
４１  ゲートドライバ（走査手段）
４３  システム制御部（制御手段）
４４  変換部
５０  液晶表示装置
【図１】
2006330640.tif 000003
【図２】
2006330640.tif 000004
【図３】
2006330640.tif 000005
【図４】
2006330640.tif 000006
【図５】
2006330640.tif 000007
【図６】
2006330640.tif 000008
【図７】
2006330640.tif 000009