(57)【要約】【課題】ＥＣＣメモリモジュールを提供する。【解決手段】ＥＣＣメモリモジュールを構成するメモリ素子中の一部とパリティビットを保存するための素子を、２倍のデンシティ及び２倍のビット構成を有するメモリ素子を利用して統合構成して実装するＥＣＣメモリモジュールである。【選択図】図５
2006085704.tif 000002
【特許請求の範囲】
【請求項１】
メモリモジュールにおいて、
一つ以上の第１形態を有する第１セットのメモリ装置と、
前記第１形態より多い容量を有する一つ以上の第２形態を有する第２セットのメモリ装置と
を備え、
前記第１及び第２セットの付加的容量部は、前記メモリモジュールの付加的機能のための情報を含み、
前記第１及び第２セットの残りの容量部は、前記メモリモジュールのランクを形成することを特徴とするメモリモジュール。
【請求項２】
前記メモリモジュールは、前記第１及び第２セット内のメモリ装置の数は、偶数であることを特徴とする請求項１に記載のメモリモジュール。
【請求項３】
前記第１及び第２セットのメモリ装置に連結された非データ信号線は、Ｔ−ブランチトポロジを有し、前記Ｔ−ブランチの各側面に同じ数のメモリ装置が連結されることを特徴とする請求項２に記載のメモリモジュール。
【請求項４】
前記第１及び第２セットのメモリ装置は、前記第１及び第２セットの残りの容量部が前記メモリモジュールの一側にいずれも配置されて単一ランクを構成することを特徴とする請求項１に記載のメモリモジュール。
【請求項５】
前記第１及び第２セットのメモリ装置は、前記第１及び第２セットの残りの容量部が前記メモリモジュールの両側に配置されてダブルランクを構成することを特徴とする請求項１に記載のメモリモジュール。
【請求項６】
前記第１及び第２セットのメモリ装置は、前記第１及び第２セットの残りの容量部が前記メモリモジュールの両側に配置されて単一ランクを構成することを特徴とする請求項１に記載のメモリモジュール。
【請求項７】
前記付加的容量部は、前記第２セットのみにあることを特徴とする請求項１に記載のメモリモジュール。
【請求項８】
前記付加的容量部は、前記第１セットのみにあることを特徴とする請求項１に記載のメモリモジュール。
【請求項９】
前記第２形態のメモリ装置は、前記第１形態のメモリ装置の２倍のデンシティを有することを特徴とする請求項１に記載のメモリモジュール。
【請求項１０】
前記第２形態のメモリ装置は、前記第１形態のメモリ装置の２倍のビット構成を有することを特徴とする請求項９に記載のメモリモジュール。
【請求項１１】
前記第１形態のメモリ装置及び前記第２形態のメモリ装置は、同一なアドレスマッピングを有することを特徴とする請求項１に記載のメモリモジュール。
【請求項１２】
前記メモリモジュールは、前記第１及び第２形態のメモリ装置の異なるアドレスマッピングに関する情報を保存するための構成認識部をさらに備えることを特徴とする請求項１に記載のメモリモジュール。
【請求項１３】
前記メモリモジュールは、前記メモリモジュールの第１サイドに配置されたＡＭＢをさらに備え、
前記ＡＭＢ素子に対応する第２サイドには、メモリ素子を実装しないことを特徴とする請求項１に記載のメモリモジュール。
【請求項１４】
前記メモリモジュールは、前記第２形態のメモリ装置それぞれをホールディングするために、前記メモリモジュール上に配置されたそれぞれのインターポーザをさらに備えることを特徴とする請求項１に記載のメモリモジュール。
【請求項１５】
前記付加的容量部は、ＥＣＣアルゴリズムに対するパリティビットを保存することを特徴とする請求項１に記載のメモリモジュール。
【請求項１６】
メモリモジュールにおいて、
一つ以上の第１形態を有する第１セットのメモリ装置と、
一つ以上の第２形態を有する第２セットのメモリ装置と、
非データ信号線の複数の方向に対するロードを等化するための手段と
を備え、
前記第１及び第２セットの付加的容量部は、前記メモリモジュールの付加的機能に関する情報を保存することを特徴とするメモリモジュール。
【請求項１７】
前記第１及び第２セットのメモリ装置の総数は、偶数であることを特徴とする請求項１６に記載のメモリモジュール。
【請求項１８】
前記第１及び第２セットのメモリ装置に連結された非データ信号線は、Ｔ−ブランチトポロジを有し、前記Ｔ−ブランチの各サイドに同じ数のメモリ装置が連結されることを特徴とする請求項１７に記載のメモリモジュール。
【請求項１９】
前記付加的容量部は、ＥＣＣアルゴリズムに対するパリティビットを保存することを特徴とする請求項１６に記載のメモリモジュール。
【請求項２０】
一つ以上の第１形態を有する第１セットのメモリ装置と、
前記第１形態のメモリ装置より多い容量を備えた第２形態を有する第２セットのメモリ装置と、
前記メモリモジュールの第１サイドに配置されたＡＭＢと
を備え、
前記ＡＭＢ素子に対応する第２サイドには、いかなる第１及び第２セットのメモリ素子も実装しないことを特徴とするメモリモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリモジュールに係り、特に一つ以上のメモリ素子にパリティビットを保存するエラー訂正コード（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅ：ＥＣＣ）メモリモジュールに関する。
【背景技術】
【０００２】
ＥＣＣアルゴリズムは、データを読んで記録する過程で発生するエラーを感知できるだけでなく、それを自ら訂正できる機能を提供する。したがって、高性能のメモリモジュールは、データ無欠性を提供するために、ＥＣＣアルゴリズムを一般的に使用している。特に、サーバ等のほとんどのハイエンドシステムは、ＥＣＣアルゴリズムが具現されたＥＣＣメモリモジュールを採択している。
【０００３】
このようなＥＣＣアルゴリズムでは、エラーを感知／修正する過程が余分のパリティビットを使用して行われている。したがって、ＥＣＣメモリモジュールでは、それらのパリティビットを保存するための別途の保存空間の確保が必須である。一般的に使われるＥＣＣメモリモジュールは、このような別途の保存空間を確保するために、全体のメモリ容量の１／８に該当するメモリ素子を付加的に実装して使用している。
【０００４】
このようなＥＣＣメモリモジュールは、データ伝送時に発生するエラーに対する高い免疫性を提供するにもかかわらず、ＥＣＣ機能具現のために追加されるメモリ素子による実装面積の増加、信号線ローディングの増加、及びこれにより発生する非対称トポロジの発生などの問題が発生して、実際のメモリモジュールの構成において、色々な制約がある。
【０００５】
図１は、従来のＥＣＣメモリモジュールでの実装面積の増加を示す図面である。
図１の上側のメモリモジュールは、ＥＣＣアルゴリズムを採用していない一般的なメモリモジュール１００を表し、下側のメモリモジュールは、ＥＣＣアルゴリズムを採用するＥＣＣメモリモジュール１１０を表す。図１の下側の図面を見れば、パリティビットを保存するための別途の保存空間を確保するために、付加的なメモリ素子１１１を使用しているということが分かる。したがって、ＥＣＣメモリモジュールが非ＥＣＣメモリモジュールに比べて、実装面積が増加するということが分かる。
【０００６】
メモリ素子が小さい場合には、このような実装面積の増加は、あまり大きい問題とならない。しかし、図１に示すように、メモリ素子が大きい場合には、追加されるメモリ素子の実装面積を確保し難いので、非ＥＣＣメモリモジュールの具現は可能であるが、ＥＣＣメモリモジュールの具現は不能な場合さえ発生する。
【０００７】
このような問題点は、メモリ素子が相対的に大きいより外はない初期バージョンのメモリ素子を利用したメモリモジュールや高容量のメモリ素子を利用する高容量のメモリモジュールの場合、さらに深刻である。その結果、製品の初期の競争力確保や高容量のメモリモジュールの競争力確保に深刻な影響を及ぼす。
【０００８】
図２は、従来のＥＣＣメモリモジュールでの非対称トポロジの問題を示す図面である。
前述したように、ＥＣＣメモリモジュールは、パリティビットを保存するための別途のメモリ素子が追加されねばならず、これにより、非データ信号線のローディングが、追加されるメモリ素子の数だけ増加する。もちろん、この場合も同様に、全体の実装メモリ素子による信号線ローディングが相対的に小さい場合には、別段、問題とならない。しかし、スタックパッケージを利用した高容量のメモリモジュールの場合のように、全体の信号線ローディングが非常に大きい場合、付加的なメモリ素子の追加によるローディングの増加は、全体のメモリモジュールの動作周波数を深刻に制限する。また、これにより、高速／高容量のＥＣＣメモリモジュールの確保が不能な場合さえ発生する。
【０００９】
一方、図２に示した従来のＥＣＣメモリモジュールが有するさらに一つの問題点は、ＥＣＣ機能具現のために追加されるメモリモジュールによる非対称の信号線トポロジによる信号忠実度の低下の問題である。
図２に示すように、従来のＥＣＣメモリモジュールは、パリティビットを保存するためのメモリ素子をさらに備えることによって、全体的に９個のメモリ素子を有する。一般的に、データ信号は、データ伝送率を高めるために、メモリモジュールのピンを通じて直接送受信される。しかし、命令信号やアドレスなどの非データ信号線は、一つの信号線であらゆるメモリ素子が共有可能に構成される。ほとんどのメモリモジュールで、このような非データ信号は、図２に示すように、Ｔ−ブランチ構造やツリー構造のトポロジを有する。この場合、図２のように、９個のメモリ素子を有するときに両方向に伝達される非データ信号は、非対称構造により信号忠実度が低下する。
このような詳細な例が、図３及び図４に示される。
【００１０】
図３は、従来のＥＣＣメモリモジュールでの非データ信号線のトポロジを示す図面である。図３に示したＥＣＣメモリモジュールは、１ランク、ｘ８ ＥＣＣメモリモジュールを表し、１ランク（＝６４データ信号）の構成のために８個のｘ８メモリ素子、及びＥＣＣ機能具現のために１個のｘ８メモリ素子を有する。ここで、ＥＣＣ機能具現のための１個のｘ８メモリ素子は、総データ信号の１／８パリティビット、すなわちｘ８パリティビットを有する。
【００１１】
この際、パリティビット信号線を備えるデータ信号線は、Ｐ２Ｐ（Ｐｏｉｎｔ−ｔｏ−Ｐｏｉｎｔ）トポロジを有するように構成されるので、メモリ素子の個数に影響を受けない。しかし、非データ信号線の場合は、一般的にＴ−ブランチ構造またはツリー構造のトポロジを有するように構成されるので、１ランク、ｘ８ ＥＣＣメモリモジュールの場合のように、メモリモジュールが偶数のメモリ素子を有していない場合には、対称構造を有する信号線トポロジの具現が不可能である。
【００１２】
このような信号線上の非対称トポロジ構造は、信号が伝達／反射される過程での歪曲を深化させ、これにより、信号線忠実度の低下を引き起こす。
このような信号線忠実度の低下は、高速のメモリモジュールの場合、その影響がさらに顕著であり、一部の従来技術のＥＣＣメモリモジュールでは、このような信号線の非対称トポロジをなくすために、ダミーキャパシタなどを追加する方法を使用することもあった。
【００１３】
図４には、ＥＣＣメモリモジュールの非対称トポロジを解決するための従来の一方法が示された。図４に示すように、非データ信号線が入力されるＴ−ブランチの中間部分で、メモリ素子が少ない部分の信号線の端部に一つのダミーキャパシタを設置した。すなわち、図４の一番左側のメモリ素子につながった非データ信号線の端部に設置されたキャパシタに、一つのメモリ素子と同一なローディングを有させることによって、非対称トポロジをある程度解決できる。しかし、このような方法は、信号線の非対称トポロジをなくすという長所がある一方、ダミーキャパシタの追加により、信号線ローディングが増加するという新たな問題が発生する。さらに、既に信号線ローディングの問題が深刻な状況では、図４に示した信号線の非対称トポロジの解決方法を使用できないという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明が解決しようとする課題は、パリティビットを保存するためのメモリ素子の増加による実装面積の増加問題を解決できるＥＣＣメモリモジュールを提供するところにある。
本発明が解決しようとする他の課題は、パリティビットを保存するためのメモリ素子の増加による信号線ローディングの増加問題を解決できるＥＣＣメモリモジュールを提供するところにある。
本発明が解決しようとするさらに他の課題は、パリティビットを保存するためのメモリ素子の増加による信号線の非対称トポロジにより発生する信号忠実度の低下の問題を解決できるＥＣＣメモリモジュールを提供するところにある。
【課題を解決するための手段】
【００１５】
前記の課題を解決するために、本発明の特徴によれば、メモリモジュールは、一つ以上の第１形態を有する第１セットのメモリ装置、及び前記第１形態より多い容量を有する一つ以上の第２形態を有する第２セットのメモリ装置を備え、前記第１及び第２セットの付加的容量部は、前記メモリモジュールの付加的機能のための情報を含み、前記第１及び第２セットの残りの容量部は、前記メモリモジュールのランクを形成する。
一実施形態で、前記第１及び第２セット内のメモリ装置の数は、偶数である。この際、前記第１及び第２セットのメモリ装置に連結された非データ信号線は、Ｔ−ブランチトポロジを有し、前記Ｔ−ブランチの各側面に同じ数のメモリ装置が連結される。
【００１６】
他の実施形態で、前記第１及び第２セットのメモリ装置は、前記第１及び第２セットの残りの容量部が前記メモリモジュールの一側にいずれも配置されて単一ランクを構成する。
さらに他の実施形態で、前記第１及び第２セットのメモリ装置は、前記第１及び第２セットの残りの容量部が前記メモリモジュールの両側に配置されてダブルランクを構成する。
さらに他の実施形態で、前記第１及び第２セットのメモリ装置は、前記第１及び第２セットの残りの容量部が前記メモリモジュールの両側に配置されて単一ランクを構成する。
前記付加的容量部は、前記第２セットのみにある。一方、前記付加的容量部は、前記第１セットのみにある。
【００１７】
他の実施形態で、前記第２形態のメモリ装置は、前記第１形態のメモリ装置の２倍のデンシティ及び２倍のビット構成を有する。
さらに他の実施形態で、前記第１形態のメモリ装置及び前記第２形態のメモリ装置は、同一なアドレスマッピングを有する。また、前記メモリモジュールは、前記第１及び第２形態のメモリ装置の異なるアドレスマッピングに関する情報を保存するための構成認識部をさらに備える。
【００１８】
本発明の他の実施形態で、前記メモリモジュールは、前記メモリモジュールの第１サイドに配置されたＡＭＢ（Ａｄｖａｎｃｅｄ Ｍｅｍｏｒｙ Ｂｕｆｆｅｒ）をさらに備え、前記ＡＭＢ素子に対応する第２サイドには、メモリ素子を実装しない。
さらに他の実施形態で、前記メモリモジュールは、前記第２形態のメモリ装置それぞれをホールディングするために、前記メモリモジュール上に配置されたそれぞれのインターポーザをさらに備える。
また、前記付加的容量部は、ＥＣＣアルゴリズムに対するパリティビットを保存できる。
【発明の効果】
【００１９】
本発明によるＥＣＣメモリモジュールによれば、ＥＣＣ機能具現のために追加されるメモリ素子による実装面積の増加、信号線ローディングの増加、非対称の信号線トポロジにより発生する信号忠実度の低下などを解決できる。また、ＡＭＢ素子を実装する場合にも、メモリ素子とＡＭＢ素子のボールアウトを一致させることを必要とせずにＥＣＣ具現のためのメモリ素子を追加することができる。
【発明を実施するための最良の形態】
【００２０】
本発明と、本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び図面に記載された内容を参照せねばならない。
以下、添付した図面を参照して本発明の望ましい実施形態を説明することにより、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を示す。
【００２１】
図５は、本発明によるＥＣＣメモリモジュールの一実施形態を示す図面である。
図５に示した実施形態は、１ランク、ｘ８ ＥＣＣメモリモジュールに本発明を適用した例である。ここで、１ランクは、ｘ６４データ信号を有するメモリ容量を意味する。ＥＣＣメモリモジュール５００は、８個のメモリ素子５０１〜５０８を備える。そのうち７個のメモリ素子５０１〜５０７は、１ｘデンシティ及びｘ８のビット構成を有する。そして、残りの一つのメモリ素子５０８は、２ｘデンシティ及びｘ１６のビット構成を有する。ここで、１ｘ及び２ｘは、各メモリ素子のデンシティ比率を示す。したがって、メモリ素子５０８は、残りのメモリ素子５０１〜５０７に比べて２倍のデンシティ及び２倍のビット構成を有する。
【００２２】
この際、２倍のデンシティを有するｘ１６ビット構成のメモリ素子５０８は、ランク構成のための残りの一つのｘ８メモリ素子の役割、及びＥＣＣ機能提供のために付加される一つのｘ８メモリ素子の役割を行う。すなわち、ｘ１６メモリ素子５０８は、ランク構成のための全体のメモリ素子のうち１／８に該当するメモリ素子と、ＥＣＣ機能提供のために付加されるパリティビットを保存するためのメモリ素子とを統合して担当する機能を行う。
【００２３】
しかし、ｘ１６メモリ素子５０８が必ずしもＥＣＣ機能提供のための役割を行わねばならないことはない。例えば、ｘ１６メモリ素子５０８がランク構成のための２個のｘ８メモリ素子の役割を行い、残りの７個のｘ８メモリ素子５０１〜５０７のうち一つのメモリ素子がＥＣＣ機能を行うこともできる。
【００２４】
この際、パリティビット信号を備えるデータ信号線及び非データ信号線は、一般的なメモリモジュールと同一に構成される。すなわち、データ信号線は、Ｐ２Ｐトポロジ形態で構成され、非データ信号線は、マルチドロップトポロジ形態で構成される。図５の一実施形態で、非データ信号線は、Ｔ−ブランチトポロジ形態で構成される。
【００２５】
本発明の一実施形態で、非ＥＣＣメモリモジュールに比べて、ＥＣＣ機能提供のためにメモリ素子を追加しても、増加する信号線は、データ信号線であるＰ２Ｐ信号線の個数だけである。前記増加したＰ２Ｐ信号線は、ＥＣＣメモリモジュールでは、ＥＣＣ機能を具現するために増加するより外はない増加要因である。したがって、図５に示した本発明の一実施形態では、非ＥＣＣメモリモジュールに比べて、実装される全体のメモリ素子の数は全く増加しない。
【００２６】
したがって、従来のＥＣＣメモリモジュールが有する実装面積の増加の問題が発生しない。また、非データ信号線は、非ＥＣＣメモリモジュールと同一であるので、従来のＥＣＣメモリモジュールで発生した非データ信号線のローディング増加の問題も発生しない。
一方、非データ信号線は、メモリ素子５０４とメモリ素子５０５との間でＴ−ブランチ構造をなし、左右側モードの４個のメモリ素子が位置して左右対称をなしている。したがって、本発明によれば、非対称の信号線トポロジの構造による信号忠実度の低下が発生しないＥＣＣメモリモジュールの構成が可能である。
【００２７】
図６は、本発明の第２実施形態によるＥＣＣメモリモジュールを示す図面である。
図６に示した第２実施形態は、２ランク、ｘ８ ＥＣＣメモリモジュールに本発明を適用した例である。ＥＣＣメモリモジュール６００は、１６個のメモリ素子６０１〜６０８、６１１〜６１８を備える。そのうち１４個のメモリ素子６０１〜６０７、６１１〜６１７は、１ｘのデンシティ及びｘ８のビット構成を有する。残りの２個のメモリ素子６０８、６１８は、２ｘのデンシティ及びｘ１６のビット構成を有する。すなわち、ｘ１６メモリ素子６０８、６１８は、残りのメモリ素子に比べて、２倍のデンシティ及び２倍のビット構成を有する。
【００２８】
図６に示したＥＣＣメモリモジュールの前面で、２倍のデンシティを有するｘ１６ビット構成のメモリ素子６０８は、前記ＥＣＣメモリモジュールの前面のランク構成のためのメモリ素子のうち残りの一つのｘ８メモリ素子の役割、及びＥＣＣ機能提供のために付加される一つのｘ８メモリ素子の機能を行う。すなわち、前面のｘ１６メモリ素子６０８は、ランク構成のための前面のメモリ素子のうち１／８に該当するメモリ素子と、ＥＣＣ機能提供のために付加されるパリティビットを保存するためのメモリ素子とを統合して担当する機能を行う。
【００２９】
一方、図６に示したＥＣＣメモリモジュールの背面で、２倍のデンシティを有するｘ１６ビット構成のメモリ素子６１８は、前記ＥＣＣメモリモジュールの背面のランク構成のためのメモリ素子のうち残りの一つのｘ８メモリ素子の役割、及びＥＣＣ機能提供のために付加される一つのｘ８メモリ素子の機能を行う。すなわち、背面のｘ１６メモリ素子６１８は、ランク構成のための背面のメモリ素子のうち１／８に該当するメモリ素子と、ＥＣＣ機能提供のために付加されるパリティビットを保存するためのメモリ素子とを統合して担当する機能を行う。
【００３０】
また、他の実施形態では、ＥＣＣメモリモジュール６００の前面で、ｘ１６メモリ素子６０８がランク構成のための２個のｘ８メモリ素子の役割を行い、残りの７個のｘ８メモリ素子６０１〜６０７のうち、一つのメモリ素子がＥＣＣ機能を行える。また、ＥＣＣメモリモジュール６００の背面で、ｘ１６メモリ素子６１８がランク構成のための２個のｘ８メモリ素子の役割を行い、残りの７個のｘ８メモリ素子６１１〜６１７のうち、一つのメモリ素子がＥＣＣ機能を行える。
図６の実施形態で、ＥＣＣメモリモジュールの前面に位置した第１ランク及び背面に位置した第２ランクは、ランク選択信号により選択されうる。
【００３１】
図７は、本発明の第３実施形態によるＥＣＣメモリモジュールを示す図面である。
図７に示した第３実施形態は、１ランク、ｘ４ ＥＣＣメモリモジュールに本発明を適用した例である。ＥＣＣメモリモジュール７００は、１６個のメモリ素子７０１〜７０８、７１１〜７１８を備える。そのうち１４個のメモリ素子７０１〜７０７、７１１〜７１７は、１ｘのデンシティ及びｘ４のビット構成を有する。残りの２個のメモリ素子７０８、７１８は、２ｘのデンシティ及びｘ８のビット構成を有する。すなわち、２個のｘ８メモリ素子７０８、７１８は、残りのメモリ素子に比べて、２倍のデンシティ及び２倍のビット構成を有する。
【００３２】
図７に示したＥＣＣメモリモジュールで、２倍のデンシティを有するｘ８ビット構成のメモリ素子７０８、７１８は、前記ＥＣＣメモリモジュールのランク構成のためのメモリ素子のうち２個のｘ４メモリ素子の役割、及びＥＣＣ機能提供のために付加される２個のｘ４メモリ素子の機能を行う。すなわち、２個のｘ８メモリ素子７０８、７１８は、ランク構成のための全体のメモリ素子のうち１／８に該当する２個のｘ４メモリ素子と、ＥＣＣ機能提供のために付加されるパリティビットを保存するための２個のｘ４メモリ素子とを統合して担当する機能を行う。
【００３３】
また、他の実施形態では、ＥＣＣメモリモジュール７００で、２個のｘ８メモリ素子７０８、７１８がランク構成のための４個のｘ４メモリ素子の役割を行い、残りの１４個のｘ４メモリ素子７０１〜７０７、７１１〜７１７のうち２個のメモリ素子がＥＣＣ機能を行える。
【００３４】
図８は、本発明の第４実施形態によるＥＣＣメモリモジュールを示す図面である。
図８に示した第４実施形態は、２ランク、ｘ４ ＥＣＣメモリモジュールに本発明を適用した例である。ＥＣＣメモリモジュール８００は、３２個のメモリ素子８０１〜８０８、８１１〜８１８、８２１〜８２８、８３１〜８３８を備える。
【００３５】
そのうち２８個のメモリ素子８０１〜８０７、８１１〜８１７、８２１〜８２７、８３１〜８３７は、１ｘのデンシティ及びｘ４のビット構成を有する。残りの４個のメモリ素子８０８、８１８、８２８、８３８は、２ｘのデンシティ及びｘ８のビット構成を有する。すなわち、ｘ８メモリ素子８０８、８１８、８２８、８３８は、残りのメモリ素子に比べて、２倍のデンシティ及び２倍のビット構成を有する。
【００３６】
図８に示したＥＣＣメモリモジュールの前面で、２倍のデンシティを有するｘ８ビット構成のメモリ素子８０８、８１８は、前記ＥＣＣメモリモジュールの前面のランク構成のためのメモリ素子のうち２個のｘ４メモリ素子の役割、及びＥＣＣ機能提供のために付加される２個のｘ４メモリ素子の機能を行う。すなわち、前面の２個のｘ８メモリ素子８０８、８１８は、ランク構成のための前面のメモリ素子のうち１／８に該当する２個のｘ４メモリ素子と、ＥＣＣ機能提供のために付加されるパリティビットを保存するための２個のｘ４メモリ素子とを統合して担当する機能を行う。
【００３７】
一方、図８に示したＥＣＣメモリモジュールの背面で、２倍のデンシティを有するｘ８ビット構成のメモリ素子８２８、８３８は、前記ＥＣＣメモリモジュールの背面のランク構成のためのメモリ素子のうち２個のｘ４メモリ素子の役割、及びＥＣＣ機能提供のために付加される２個のｘ４メモリ素子の機能を行う。すなわち、背面の２個のｘ８メモリ素子８２８、８３８は、ランク構成のための背面のメモリ素子のうち１／８に該当する２個のｘ４メモリ素子と、ＥＣＣ機能提供のために付加されるパリティビットを保存するための２個のｘ４メモリ素子とを統合して担当する機能を行う。
【００３８】
また、他の実施形態では、ＥＣＣメモリモジュール８００の前面で、２個のｘ８メモリ素子８０８、８１８がランク構成のための４個のｘ４メモリ素子の役割を行い、残りの１４個のｘ４メモリ素子８０１〜８０７、８１１〜８１７のうち２個のメモリ素子がＥＣＣ機能を行える。また、ＥＣＣメモリモジュール８００の背面で、２個のｘ８メモリ素子８２８、８３８がランク構成のための４個のｘ４メモリ素子の役割を行い、残りの１４個のｘ４メモリ素子８２１〜８２７、８３１〜８３７のうち２個のメモリ素子がＥＣＣ機能を行える。
【００３９】
図８の実施形態で、ＥＣＣメモリモジュールの前面に位置した第１ランク及び背面に位置した第２ランクは、ランク選択信号により選択されうる。
一方、前記説明した実施形態で、２倍のデンシティ及び２倍のビット構成を有するメモリ素子と残りのメモリ素子とが、非データ信号線をどのように共有するかが問題となる。
【００４０】
望ましい実施形態では、２倍のデンシティ及び２倍のビット構成を有するメモリ素子が、残りのメモリ素子と同じアドレスマッピングを有する。この場合、非データ信号線を共有するに当って、何の問題も発生しない。例えば、５１２Ｍｂｉｔ ｘ１６メモリ素子及び２５６Ｍｂｉｔ ｘ８メモリ素子は、同じアドレスマッピングを有するので、前記５１２Ｍｂｉｔ ｘ１６メモリ素子及び２５６Ｍｂｉｔ ｘ８メモリ素子を同じＥＣＣメモリモジュールに使用しても何の問題も発生しない。
【００４１】
他の実施形態では、２倍のデンシティ及び２倍のビット構成を有するメモリ素子が、残りのメモリ素子と異なるアドレスマッピングを有する。この場合、他のデンシティを有するメモリ素子間に非データ信号線を共有するためには、別途のスキームが要求される。例えば、１Ｇｂｉｔ ｘ１６メモリ素子と５１２Ｍｂｉｔ ｘ８メモリ素子との間には、異なるアドレスマッピング方法を使用する。
【００４２】
図９は、本発明によるＥＣＣメモリモジュールで、メモリ素子間に相異なるアドレスマッピングを使用する場合の実施形態を示す図面である。
図９に示したＥＣＣメモリモジュール９００は、メモリモジュールの構成形態を認識できる構成認識装置、すなわち並列構成認識装置（Ｐａｒａｌｌｅｌ−Ｐｒｅｓｅｎｃｅ Ｄｅｔｅｃｔ：ＰＰＤ）、または直列構成認識装置（Ｓｅｒｉａｌ−Ｐｒｅｓｅｎｃｅ Ｄｅｔｅｃｔ：ＳＰＤ）内に、メモリ素子のアドレスマッピングに関する情報を備える。すなわち、メモリモジュール構成認識装置９０１内に、ＥＣＣメモリモジュールが現在使用しているメモリモジュールを区分できる情報を保存しておき、コントローラにその情報を伝達する。次いで、コントローラは、ローアドレスのアクティブ命令を伝達するとき、前記メモリ素子の最大のローアドレス数に合わせて情報を伝達する。これにより、最大のローアドレス数を有するメモリ素子は、メモリコントローラで入力される信号をいずれも収容し、前記最大のローアドレス数より小さいローアドレス数を有するメモリ素子は、前記メモリ素子が必要なローアドレスのみを収容すれば十分である。
【００４３】
また、コントローラが読み取り／書き込み命令を伝達するとき、最大のカラムアドレス数に合わせて情報を伝達する。これにより、最大のカラムアドレス数を有するメモリ素子は、メモリコントローラで入力される信号をいずれも収容し、前記最大のカラムアドレス数より小さいカラムアドレス数を有するメモリ素子は、前記メモリ素子が必要なカラムアドレスのみを収容すれば十分である。
【００４４】
すなわち、メモリモジュール構成認識装置９０１内に、ＥＣＣメモリモジュールが現在使用しているメモリモジュールを区分できる情報を利用して、コントローラが最大のカラムアドレス数及び最大のローアドレス数に合わせて命令信号を入力すれば、異なるアドレスマッピングを有するメモリ素子間の非データ信号線の共有問題は容易に解決されうる。
【００４５】
一方、最近のＡＭＢ ＤＲＡＭでは、メモリモジュールの中間部分にＡＭＢ素子を実装するので、バッファ素子の実装によりメモリ素子の実装空間の不足が発生する。この場合、ＥＣＣに必要なメモリ素子の実装のためには、ＡＭＢ素子が実装されるメモリモジュールの反対側にメモリ素子をさらに多く実装する方法を使用できる。しかし、ＡＭＢ素子とメモリ素子のボールアウトが異なるので、メモリ素子を実装し難い。すなわち、ＡＭＢ素子をメモリ素子のボールアウトに合うように設計せねばならない。その結果、メモリ素子のボールアウト設計が変更されるたびに、ＡＭＢ素子のボールアウト設計も変更されねばならない問題がある。
この場合、必要なメモリ素子部分をバッファ上に実装せず、２倍のデンシティ及び２倍のビット構成を有するメモリ素子を使用すれば、メモリ素子のボールアウトがバッファ素子と相異なる問題を解決できる。
【００４６】
図１０は、本発明によるメモリモジュールをＡＭＢメモリモジュールに適用した実施形態を示す図面である。
図１０Ａは、従来の２ランク、ｘ８ ＡＭＢ ＥＣＣメモリモジュールを示す図面である。２ランク、ｘ８ ＥＣＣメモリモジュールを構成するために、１６個のｘ８メモリ素子に２個のＥＣＣ機能提供のために付加されるｘ８メモリ素子が必要であるので、いずれも１８個のｘ８メモリ素子が必要である。また、ＡＭＢバッファ１０３０を実装するために、ＡＭＢ ＥＣＣメモリモジュール１０００は、前面に８個のｘ８メモリ素子１００１〜１００８とＡＭＢ素子１０３０とを実装し、背面に１０個のｘ８メモリ素子１０１１〜１０２０を実装する。
【００４７】
しかし、図１０ＡのＡＭＢ ＥＣＣメモリモジュール１０００は、ＡＭＢ素子１０３０と対向する２個のメモリ素子１０１５、１０１６のボールアウト設計が同一でなければならない問題を有している。
【００４８】
図１０Ｂは、本発明による２ランク、ｘ８ ＡＭＢ ＥＣＣメモリモジュールを示す図面である。ＡＭＢ ＥＣＣメモリモジュール１１００は、前面に１ｘのデンシティ及びｘ８のビット構成を有する７個のメモリ素子１１０１〜１１０７を備え、２ｘのデンシティ及びｘ１６のビット構成を有する一つのメモリ素子１１０８を備え、モジュールの中間にＡＭＢ素子１１３０を備える。
また、ＡＭＢ ＥＣＣメモリモジュール１１００は、背面に１ｘのデンシティ及びｘ８のビット構成を有する７個のメモリ素子１１１１〜１１１７を備え、２ｘのデンシティ及びｘ１６のビット構成を有する一つのメモリ素子１１１８を備える。
【００４９】
本発明によるＡＭＢ ＥＣＣメモリモジュール１１００は、従来のＡＭＢ ＥＣＣメモリモジュール１０００と異なり、ＡＭＢ素子１１３０と対向する面に付加されるメモリ素子を実装する必要がない。したがって、メモリ素子のボールアウトとＡＭＢ素子のボールアウトの設計を一致させる必要がなく、メモリ素子のボールアウト設計が変更されるたびに、ＡＭＢ素子の設計を変更する必要がなくなる。
【００５０】
一方、図１０Ｂに示したＡＭＢ ＥＣＣメモリモジュールの前面で、２倍のデンシティを有するｘ１６のビット構成のメモリ素子１１０８は、前記ＥＣＣメモリモジュールの前面のランク構成のためのメモリ素子のうち残りの一つのｘ８メモリ素子の役割、及びＥＣＣ機能提供のために付加される一つのｘ８メモリ素子の機能を行える。すなわち、前面のｘ１６メモリ素子１１０８は、ランク構成のための前面のメモリ素子のうち１／８に該当するメモリ素子と、ＥＣＣ機能提供のために付加されるパリティビットを保存するためのメモリ素子とを統合して担当する機能を行える。
【００５１】
また、図１０Ｂに示したＡＭＢ ＥＣＣメモリモジュールの背面で、２倍のデンシティを有するｘ１６のビット構成のメモリ素子１１１８は、前記ＥＣＣメモリモジュールの背面のランク構成のためのメモリ素子のうち残りの一つのｘ８メモリ素子の役割、及びＥＣＣ機能提供のために付加される一つのｘ８メモリ素子の機能を行える。すなわち、背面のｘ１６メモリ素子１１１８は、ランク構成のための背面のメモリ素子のうち１／８に該当するメモリ素子と、ＥＣＣ機能提供のために付加されるパリティビットを保存するためのメモリ素子とを統合して担当する機能を行える。
【００５２】
また、他の実施形態では、ＥＣＣメモリモジュール１１００の前面で、ｘ１６メモリ素子１１０８がランク構成のための２個のｘ８メモリ素子の役割を行い、残りの７個のｘ８メモリ素子１１０１〜１１０７のうち一つのメモリ素子がＥＣＣ機能を行える。また、ＥＣＣメモリモジュール１１００の背面で、ｘ１６メモリ素子１１１８がランク構成のための２個のｘ８メモリ素子の役割を行い、残りの７個のｘ８メモリ素子１１１１〜１１１７のうち一つのメモリ素子がＥＣＣ機能を行える。
【００５３】
一方、２倍のデンシティ及び２倍のビット構成を有するメモリ素子の追加において、２倍のデンシティ及び２倍のビット構成を有するメモリ素子が、残りの素子に比べて、メモリ素子のサイズがより大きくなってしまう問題が発生することがある。また、追加されるメモリ素子のサイズにより、メモリモジュール内に実装できないという問題も発生することがある。
【００５４】
図１１は、追加されるメモリ素子のサイズが異なる場合、ＥＣＣメモリモジュールに実装する例を示す図面である。
図１１を参照すれば、７個の１ｘデンシティ及びｘ８ビット構成を有するメモリ素子１２０１〜１２０７と、それより大きい一つの２ｘデンシティ及びｘ１６ビット構成を有するメモリ素子１２０８とを実装する場合が示される。この場合、ｘ８メモリ素子１２０１〜１２０７と同一なサイズのインターポーザ１２０９を、ｘ１６メモリ素子１２０８が実装される位置に実装する。そして、前記インターポーザ１２０９上に大きいｘ１６メモリ素子１２０８を実装することができる。この際、前記インターポーザ１２０９の実装高は、他のメモリ素子１２０１〜１２０７より高くなければならない。これにより、ｘ１６メモリ素子１２０８のサイズが、他のメモリ素子より大きい場合にも、実装面積の増加なしにＥＣＣメモリモジュール内に実装できる。
【００５５】
同様に、図１１に示した２倍のデンシティを有するｘ１６ビット構成のメモリ素子１２０８は、ランク構成のための残りの一つのｘ８メモリ素子の役割、及びＥＣＣ機能提供のために付加される一つのｘ８メモリ素子の役割を行い、他の実施形態で、ｘ１６メモリ素子１２０８がランク構成のための２個のｘ８メモリ素子の役割を行い、残りの７個のｘ８メモリ素子１２０１〜１２０７のうち一つのメモリ素子がＥＣＣ機能を行うこともできる。
【００５６】
一方、本発明は、ＥＣＣ機能を有するメモリモジュールのみに制限されるものではなく、メモリ素子の増加による信号線問題を解決するためのあらゆるメモリモジュールに使われうる。すなわち、２倍のデンシティ及び２倍の信号線を有するメモリ素子と他の残りの素子いずれもデータを保存するメモリ素子である。また、前記メモリ素子中の一部に、ＥＣＣ機能以外の他の付加的機能を有するメモリ素子を存在させることもできる。
【００５７】
本発明は、図面に示した一実施形態を参考に説明したが、これは、例示的なものに過ぎず、当業者であれば、これから多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想により決まらねばならない。
【産業上の利用可能性】
【００５８】
本発明は、ＥＣＣメモリモジュールに関連の技術分野に適用可能である。
【図面の簡単な説明】
【００５９】
【図１】従来のＥＣＣメモリモジュールでの実装面積の増加を示す図である。
【図２】従来のＥＣＣメモリモジュールでの非対称トポロジ問題を示す図である。
【図３】従来のＥＣＣメモリモジュールでの非データ信号線トポロジを示す図である。
【図４】ＥＣＣメモリモジュールの非対称トポロジを解決するための従来の一方法を示す図である。
【図５】本発明によるＥＣＣメモリモジュールの一実施形態を示す図である。
【図６】本発明の第２実施形態によるＥＣＣメモリモジュールを示す図である。
【図７】本発明の第３実施形態によるＥＣＣメモリモジュールを示す図である。
【図８】本発明の第４実施形態によるＥＣＣメモリモジュールを示す図である。
【図９】本発明によるＥＣＣメモリモジュールで、メモリ素子間に相異なるアドレスマッピングを使用する場合の実施形態を示す図である。
【図１０Ａ】本発明によるメモリモジュールをＡＭＢメモリモジュールに適用した実施形態を示す図である。
【図１０Ｂ】本発明によるメモリモジュールをＡＭＢメモリモジュールに適用した実施形態を示す図である。
【図１１】追加されるメモリ素子のサイズが異なる場合、ＥＣＣメモリモジュールに実装する例を示す図である。
【符号の説明】
【００６０】
５００…ＥＣＣメモリモジュール
５０１，５０２，５０３，５０４，５０５，５０６，５０７，５０８…メモリ素子
【図１】
2006085704.tif 000003
【図２】
2006085704.tif 000004
【図３】
2006085704.tif 000005
【図４】
2006085704.tif 000006
【図５】
2006085704.tif 000007
【図６】
2006085704.tif 000008
【図７】
2006085704.tif 000009
【図８】
2006085704.tif 000010
【図９】
2006085704.tif 000011
【図１０Ａ】
2006085704.tif 000012
【図１０Ｂ】
2006085704.tif 000013
【図１１】
2006085704.tif 000014