(57)【要約】【解決課題】  安価な構成で、且つ、複数のサブ画像データを重畳した画像を表示することができるようにする。【解決手段】  ＬＣＤの主走査方向の画素列のブロックと画像情報テーブルのサブ画像データとが重なっているか否かを判定し（１８６）、重なっていると判定されると、サブ画像データの読出しアドレスを算出し（１８８）、算出された読出しアドレスからサブ画像ブロックデータを読み出し（１９０）、ブロックバッファに取得したサブ画像ブロックデータを格納する（１９４）。  全ての画像情報テーブルのサブ画像データについて、重なっているか否かの判定を行い、サブ画像ブロックデータをブロックバッファに格納すると（１９８）、ブロックバッファに格納された複数のサブ画像ブロックデータを合成する（２００）。【選択図】  図７
2006145758.tif 000002
【特許請求の範囲】
【請求項１】
複数のサブ画像データを記憶した記憶手段と、
所定方向に複数の画素を配列した画素列を該所定方向と交差する方向に複数列配列して、画像を表示する表示手段と、
前記画素列を複数のブロックに分割したときの各ブロック毎に、前記サブ画像データを表示する際に該サブ画像データの一部分が表示されるか否かを各サブ画像データ毎に判定する判定手段と、
前記ブロックのサイズ以上のデータを記憶するための複数のブロック記憶手段と、
前記判定手段により前記サブ画像データの一部分が表示されると判定されたときに、前記ブロックに表示される前記サブ画像データの一部分を前記記憶手段から読込んで前記複数のブロック記憶手段の何れかに記憶させる読込み手段と、
１つのブロックについて、前記表示されると判定されたサブ画像データの一部分の全てが前記読込み手段によって前記複数のブロック記憶手段に記憶させられたときに、前記ブロック記憶手段の各々に記憶された各サブ画像データの一部分を合成した合成サブ画像部分データを生成する生成手段と、
メイン画像データにおける前記画素列に、該画素列のブロックの各々に対応する前記合成サブ画像部分データの各々を重ね合わせた重畳画像データを生成し、前記表示手段に出力する重畳出力手段と、
を含むオンスクリーンディスプレイ装置。
【請求項２】
前記ブロックの数と同数の前記ブロック記憶手段に記憶されたデータを記憶するためのライン記憶手段と、
前記合成サブ画像部分データが生成されると、合成サブ画像部分データを前記ライン記憶手段に記憶させる記憶制御手段と、
前記表示手段に画像を表示するための基準信号を発信する発信手段と、
１つの画素列の全てのブロックについて、前記合成サブ画像部分データの各々が前記記憶制御手段によって前記ライン記憶手段へ記憶させられた後に、発信手段により発信された基準信号に合わせて、前記ライン記憶手段に記憶した前記画素列のブロックの各々に対応する前記合成サブ画像部分データの各々を前記重畳出力手段に出力するライン出力手段と、を更に含む請求項１に記載のオンスクリーンディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オンスクリーンディスプレイ装置に係り、特に、メイン画像データに基づく画像にサブ画像データに基づく画像を重ね合わせて表示するオンスクリーンディスプレイ装置に関する。
【背景技術】
【０００２】
従来より、デジタルスチルカメラやデジタルビデオカメラなどの撮影装置では、メイン画像データに基づく被写体像などのメイン画像上に、サブ画像データに基づく文字などのキャラクタからなるサブ画像を重畳して、液晶ディスプレイ（ＬＣＤ）などの表示手段に表示するＯＳＤ（On Screen Display）機能を備えており、近年のデジタルカメラの高性能化に伴い、重畳して表示するサブ画像データの数が増加している。
【０００３】
フレームメモリを必要とせず、かつＣＰＵの負荷を小さくするオンスクリーンディスプレイ装置としては、キャラクタメモリよりキャラクタデータを読み出して表示装置に出力する表示制御装置（特許文献１）や、ゲーム装置などに用いられるスプライト技術によって、文字フォント等のパターンデータが格納されたＯＳＤ用ＲＯＭを用いて副画像信号を出力するオンスクリーンディスプレイ装置（特許文献２）が知られている。
【特許文献１】特開平１１−２１２５３９号公報
【特許文献２】特開平９−２０５５９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記の特許文献１の技術では、キャラクタデータを読み出して表示装置に出力しているため、複数のキャラクタデータを重ねて表示する場合には対応できない、という問題がある。
【０００５】
また、上記の特許文献２の技術では、文字フォント等のパターンデータが格納されたＯＳＤ用ＲＯＭが必要となるため、コストが高くなってしまい、また、複数の文字フォントを重ねて表示する場合には対応できない、という問題がある。
【０００６】
本発明は上記問題点を解決するためになされたものであり、安価な構成で、且つ、複数のサブ画像データを重畳した画像を表示することができるオンスクリーンディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明に係るオンスクリーンディスプレイ装置は、複数のサブ画像データを記憶した記憶手段と、所定方向に複数の画素を配列した画素列を該所定方向と交差する方向に複数列配列して、画像を表示する表示手段と、前記画素列を複数のブロックに分割したときの各ブロック毎に、前記サブ画像データを表示する際に該サブ画像データの一部分が表示されるか否かを各サブ画像データ毎に判定する判定手段と、前記ブロックと同じサイズ以上のデータを記憶するための複数のブロック記憶手段と、前記判定手段により前記サブ画像データの一部分が表示されると判定されたときに、前記ブロックに表示される前記サブ画像データの一部分を前記記憶手段から読込んで前記複数のブロック記憶手段の何れかに記憶させる読込み手段と、１つのブロックについて、前記表示されると判定されたサブ画像データの一部分の全てが前記読込み手段によって前記複数のブロック記憶手段に記憶させられたときに、前記ブロック記憶手段の各々に記憶された各サブ画像データの一部分を合成した合成サブ画像部分データを生成する生成手段と、メイン画像データにおける前記画素列に、該画素列のブロックの各々に対応する前記合成サブ画像部分データの各々を重ね合わせた重畳画像データを生成し、前記表示手段に出力する重畳出力手段と、を含んで構成されている。
【０００８】
本発明に係るオンスクリーンディスプレイ装置によれば、判定手段によって、画素列を複数のブロックに分割したときの各ブロック毎に、サブ画像データを表示する際にサブ画像データの一部分が表示されるか否かを各サブ画像データ毎に判定し、読込み手段によって、判定手段によりサブ画像データの一部分が表示されると判定されたときに、ブロックに表示されるサブ画像データの一部分を記憶手段から読込んで複数のブロック記憶手段の何れかに記憶させる。そして、生成手段によって、１つのブロックについて、表示されると判定されたサブ画像データの一部分の全てが読込み手段によって複数のブロック記憶手段に記憶させられたときに、ブロック記憶手段の各々に記憶された各サブ画像データの一部分を合成した合成サブ画像部分データを生成し、重畳出力手段によって、メイン画像データにおける画素列に、画素列のブロックの各々に対応する合成サブ画像部分データの各々を重ね合わせた重畳画像データを生成し、表示手段に出力する。
【０００９】
本発明では、表示手段の画素列のブロックに表示される複数のサブ画像データの一部分を複数のブロック記憶手段に記憶し、記憶された複数のサブ画像データの一部分を合成することにより、安価な構成で、且つ、複数のサブ画像データを重畳した画像を表示することができる。
【００１０】
また、本発明に係るオンスクリーンディスプレイ装置は、前記ブロックの数と同数の前記ブロック記憶手段に記憶されたデータを記憶するためのライン記憶手段と、前記合成サブ画像部分データが生成されると、合成サブ画像部分データを前記ライン記憶手段に記憶させる記憶制御手段と、前記表示手段に画像を表示するための基準信号を発信する発信手段と、１つの画素列の全てのブロックについて、前記合成サブ画像部分データの各々が前記記憶制御手段によって前記ライン記憶手段へ記憶させられた後に、発信手段により発信された基準信号に合わせて、前記ライン記憶手段に記憶した前記画素列のブロックの各々に対応する前記合成サブ画像部分データの各々を前記重畳出力手段に出力するライン出力手段と、を更に含んで構成することができる。
【００１１】
この構成によれば、生成手段によって、合成サブ画像部分データが生成されると、記憶制御手段によって、合成サブ画像部分データをライン記憶手段に記憶させ、ライン出力手段によって、１つの画素列の全てのブロックについて、合成サブ画像部分データの各々が記憶制御手段によってライン記憶手段へ記憶させられた後に、発信手段により発信された基準信号に合わせて、ライン記憶手段に記憶した画素列のブロックの各々に対応する合成サブ画像部分データの各々を重畳出力手段に出力する。
【発明の効果】
【００１２】
本発明によれば、表示手段の画素列をブロックに分割したときのブロックに表示される複数のサブ画像データの一部分を複数のブロック記憶手段に記憶し、記憶された複数のサブ画像データの一部分を合成することにより、安価な構成で、且つ、複数のサブ画像データを重畳した画像を表示することができる、という効果が得られる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態として、本発明に係るオンスクリーンディスプレイ装置をデジタルカメラに適用した場合について詳細に説明する。
【００１４】
図１に示すように、デジタルカメラ１０の正面には、被写体像を結像させるためのレンズ２１と、撮影時に必要に応じて被写体に照射する光を発するストロボ４４と、撮影する被写体の構図を決定する場合等に用いられるファインダ２０とが設けられている。また、デジタルカメラ１０の上面には、撮影する際に押圧操作されるレリーズスイッチ５６Ａと、電源スイッチ５６Ｂと、撮影モード及び再生した被写体画像を後述するＬＣＤ３８に表示するモードである再生モードの何れかのモードに設定するためのモード切替スイッチ５６Ｃとが設けられている。
【００１５】
また、デジタルカメラ１０の背面には、前述のファインダ２０の接眼部と、撮影された被写体画像やメニュー画面等を表示するための液晶ディスプレイ（以下、「ＬＣＤ」という。）３８と、十字カーソルスイッチ５６Ｄとが設けられている。
【００１６】
更に、デジタルカメラ１０の背面には、ＬＣＤ３８にメニュー画面を表示させるときに押圧操作されるメニュースイッチと、それまでの操作内容を確定するときに押圧操作される決定スイッチと、直前の操作内容をキャンセルするときに押圧操作されるキャンセルスイッチと、ストロボ４４の発光状態を設定するときに押圧操作されるストロボスイッチと、マクロ撮影を行なうときに押圧操作されるマクロ撮影スイッチとが設けられている。
【００１７】
次に、本実施の形態に係るデジタルカメラ１０の電気系の主要構成を説明する。
【００１８】
図２に示すように、デジタルカメラ１０は、前述のレンズ２１を含んで構成された光学ユニット２２と、レンズ２１の光軸後方に配設された電荷結合素子（以下、「ＣＣＤ」という。）２４と、入力されたアナログ信号に対して各種のアナログ信号処理を行なうアナログ信号処理部２６とが設けられている。
【００１９】
また、デジタルカメラ１０には、入力されたアナログ信号をデジタルデータに変換するアナログ／デジタル変換器（以下、「ＡＤＣ」という。）２８と、入力されたデジタルデータに対して各種のデジタル信号処理を行なうデジタル信号処理部３０とが設けられている。
【００２０】
なお、デジタル信号処理部３０は、所定容量のラインバッファ（図示省略）を内蔵し、入力されたデジタルデータを後述するメモリ４８の所定領域に直接記憶させる制御も行なう。
【００２１】
ＣＣＤ２４の出力端はアナログ信号処理部２６の入力端に、アナログ信号処理部２６の出力端はＡＤＣ２８の入力端に、ＡＤＣ２８の出力端はデジタル信号処理部３０の入力端に各々接続されている。従って、ＣＣＤ２４から出力された被写体画像を示すアナログ信号はアナログ信号処理部２６によって所定のアナログ信号処理が施され、ＡＤＣ２８によってデジタル画像データに変換された後にデジタル信号処理部３０に入力される。
【００２２】
また、デジタルカメラ１０には、デジタルカメラ１０全体の動作を制御するＣＰＵ４０と、撮影により得られたメイン画像データ、キャラクタなどを表すサブ画像データ、及び各種パラメータ等の所定情報が記憶されたＳＤＲＡＭで構成されるメモリ４８と、メモリ４８に対するアクセスの制御を行なうメモリインタフェース４６とが設けられている。サブ画像データが表すキャラクタとしては、例えば、画像のファイル名、ファイル容量、撮影日時、及びヒストグラムを表すキャラクタを用いることができる。
【００２３】
更に、デジタルカメラ１０には、可搬型のスマートメディア（Smart Media(登録商標)）で構成されるメモリカード５２をデジタルカメラ１０でアクセス可能とするための外部メモリインタフェース５０と、デジタル画像データに対する圧縮処理及び伸張処理を行なう圧縮・伸張処理部５４とが設けられている。
【００２４】
一方、デジタルカメラ１０は、主としてＣＣＤ２４を駆動させるためのタイミング信号を生成してＣＣＤ２４に供給するタイミングジェネレータ３２を備えており、ＣＣＤ２４の駆動はＣＰＵ４０によりタイミングジェネレータ３２を介して制御される。
【００２５】
更に、デジタルカメラにはレンズ２１の焦点距離を連続して変更するためのモータ駆動部３４が設けられている。
【００２６】
更に、前述のレリーズスイッチ５６Ａ、電源スイッチ５６Ｂ、モード切替スイッチ５６Ｃ、十字カーソルスイッチ５６Ｄ、メニュースイッチ等の各種スイッチ（図２では、「操作部５６」と総称。）はＣＰＵ４０に接続されており、ＣＰＵ４０は、操作部５６に対する操作状態を常時把握できる。
【００２７】
また、デジタルカメラ１０には、ストロボ４４とＣＰＵ４０との間に介在されると共に、ＣＰＵ４０の制御によりストロボ４４を発光させるための電力を充電する充電部４２が設けられている。更に、ストロボ４４はＣＰＵ４０にも接続されており、ストロボ４４の発光はＣＰＵ４０によって制御される。
【００２８】
一方、デジタルカメラ１０は、主走査方向に複数の画素を配列した画素列を主走査方向と直交する方向に複数列配列して、画像を表示するＬＣＤ３８と、画像データにより示される被写体画像やメニュー画面等をＬＣＤ３８に表示させるための表示信号を生成してＬＣＤ３８に供給するＬＣＤインタフェース３６とを備えている。さらに、本実施の形態に係わるデジタルカメラ１０は、撮影によって得られたメイン画像データに基づく画像、すなわち被写体像上に、必要に応じて、サブ画像データに基づく画像として、各種のキャラクタを重畳させてＬＣＤ３８に表示させるＯＳＤ機能を備えており、このため、ＯＳＤ画像生成部７０が設けられている。
【００２９】
また、デジタルカメラ１０には、メモリ４８とＯＳＤ画像生成部７０との間でＤＭＡ（Direct Memory Access）転送を行うためのＤＭＡバスコントローラ７８とが設けられている。
【００３０】
デジタルカメラ１０には、垂直同期信号及び水平同期信号を生成するタイミングジェネレータ８６が設けられ、このタイミングジェネレータ８６はクロックジェネレータ７２から入力された動作クロック信号に基づいて、垂直同期信号及び水平同期信号を生成し、ＯＳＤ画像生成部７０及びＬＣＤインタフェース３６に供給する。また、ＬＣＤインタフェース３６は、タイミングジェネレータ８６からの垂直同期信号及び水平同期信号の周波数に合わせて、表示信号をＬＣＤ３８に供給し、ＬＣＤ３８に画像を表示させる。
【００３１】
デジタル信号処理部３０、ＬＣＤインタフェース３６、ＣＰＵ４０、ＯＳＤ画像生成部７０、ＤＭＡバスコントローラ７８、メモリインタフェース４６、外部メモリインタフェース５０、及び圧縮・伸張処理部５４はシステムバスＢＵＳを介して相互に接続されており、ＣＰＵ４０は、デジタル信号処理部３０、ＯＳＤ画像生成部７０、ＬＣＤインタフェース３６及び圧縮・伸張処理部５４の作動の制御、並びにメモリ４８及びメモリカード５２へのメモリインタフェース４６ないし外部メモリインタフェース５０を介したアクセスを行なう。
【００３２】
次にＯＳＤ画像生成部７０の詳細構成を説明する。図３に示すように、ＯＳＤ画像生成部７０は、複数のサブ画像データに基づく画像を合成するためのサブ画像生成部７６と、メイン画像生成部７４と、サブ画像データとメイン画像データとを合成する合成部９７と、ＬＣＤ３８の主走査方向の画素列に表示する画像データを要求するラインリクエスト生成部９０とから構成されている。
【００３３】
サブ画像生成部７６は、ＬＣＤ３８の主走査方向の画素列を例えば４つのブロックに分割したときのブロックサイズのデータを記憶するための４つのブロックバッファ８０と、ＤＭＡバスコントローラ７８がメモリ４８から所定のデータをＤＭＡ転送するように制御し、ブロックバッファ８０にデータを記憶させるように制御し、かつ、ブロックバッファ８０に記憶された複数のデータを合成するためのブロックバッファ制御部８２と、ブロックバッファ８０と同じバッファサイズであり、かつ、ブロックバッファ８０と同数のブロックから構成された２つのラインバッファ８４Ａ、８４Ｂと、ブロックバッファ制御部８２によって合成されたデータをラインバッファ８４Ａ、８４Ｂの何れか一方に記憶させるように制御するラインバッファ制御部８８とが設けられている。
【００３４】
また、ブロックバッファ８０とブロックバッファ制御部８２との間には、例えば、セレクタ（図示省略）が設けられており、選択信号によって、データが何れかのブロックバッファ８０に記憶されるように設定される。また、ラインバッファ８４Ａ、８４Ｂとラインバッファ制御部８８との間に、例えば、セレクタ（図示省力）が設けられ、選択信号によってラインバッファ制御部８８から転送されたデータがラインバッファ８４Ａ、８４Ｂの何れか一方の所定のブロックに記憶されるように設定される。
【００３５】
また、サブ画像生成部７６には、サブ画像データに関する情報を示す画像情報テーブルＩＴＡＢＬＥを格納する画像情報テーブル格納部９２と、サブ画像生成部７６のデータの入出力を制御する入出力制御部９４とが設けられている。画像情報テーブルＩＴＡＢＬＥは、表１に示すように、サブ画像データのファイル名、サブ画像データの格納アドレス、サブ画像データの縦サイズ、横サイズ、サブ画像データの配置位置（水平座標、垂直座標）、及びサブ画像データの混合比率から構成されている。
【００３６】
【表１】
2006145758.tif 000003
【００３７】
ここで、サブ画像データのサイズ及び配置位置（座標）の単位は画素である。また、入出力制御部９４は、システムバスＢＵＳに接続されており、ＤＭＡバスコントローラ７８に制御信号を入力することにより、サブ画像生成部７６に入出力されるデータのＤＭＡ転送を実行させる。
【００３８】
メイン画像生成部７４には、２つのラインバッファ９６Ａ、９６Ｂと、メイン画像データの入出力を制御し、かつ、ラインバッファ９６Ａ、９６Ｂの何れか一方にメイン画像データを記憶させるように制御する入出力制御部９８とが設けられている。入出力制御部９８は、システムバスＢＵＳに接続されており、ＤＭＡバスコントローラ７８に制御信号を入力することにより、メイン画像生成部７４に入出力されるデータのＤＭＡ転送を実行させる。
合成部９７は、サブ画像生成部７６のラインバッファ８４とメイン画像生成部７４のラインバッファ９６とに接続されており、ラインバッファ８４のデータとラインバッファ９６のデータとをタイミングを合わせて合成する。
【００３９】
また、ラインリクエスト生成部９０は、タイミングジェネレータ８６から入力された水平同期信号及び垂直同期信号を計測し、ＬＣＤ３８がどの主走査方向の画素列を走査しているかを判断する同期信号計測部９０Ｂと、同期信号計測部９０Ｂの判断結果に基づいて、所定の主走査方向の画素列に表示する画像データを要求するリクエスト制御部と、ＬＣＤ３８の主走査方向の画素列に表示する画像データを記憶するためのラインバッファ９０Ｃとを備えている。ラインリクエスト生成部９０及びＬＣＤインタフェース３６で、このタイミングジェネレータ８６で生成された同一の垂直同期信号及び水平同期信号を用いることで、両者の駆動タイミングの同期が図られている。また、同期信号計測部９０Ｂは、垂直同期信号入力後の水平同期信号の入力パルス数をカウントすることで、ＬＣＤ３８において走査している主走査方向の画素列を判断し、且つ各水平同期信号入力後の駆動クロックの入力パルス数をカウントすることで、ＬＣＤ３８の画素列内の走査位置を判断する。また、ラインバッファ９０ＣはＬＣＤインタフェース３６に接続されており、リクエスト制御部９０Ａからの出力指示信号に応じて、ラインバッファ９０Ｃに格納されている画像データをＬＣＤインタフェース３６へ出力する。
【００４０】
次に、本実施の形態に係るデジタルカメラ１０のＯＳＤ画像の表示処理ルーチンについて説明する。
【００４１】
デジタルカメラ１０で、モード切替スイッチ５６Ｃを回転操作することによって再生モードに設定され、撮影により得られたメイン画像データに基づく画像がＬＣＤ３８に表示されると、以下で説明する図４に示すＯＳＤ画像表示処理ルーチンがＣＰＵ４０によって実行される。
【００４２】
ステップ１００では、操作部５６によりキャラクタを示すサブ画像データに基づく画像を重畳表示するように指示されたか否かを判定する。例えば、メニュースイッチが押圧操作され、メニュー画面を表示する場合には、判定が肯定されステップ１０２へ移行する。
【００４３】
ステップ１０２では、ステップ１００の指示により重畳表示する全てのサブ画像データの画像情報テーブルＩＴＡＢＬＥをメモリ４８から読込んで、画像情報テーブル格納部９２に格納する。そして、ステップ１０４で、ＯＳＤ画像の生成処理におけるメモリ４８とＯＳＤ画像生成部７０とＬＣＤインタフェース３６との間でのデータ転送のために、システムバスＢＵＳを使用できるように制御し、次のステップ１０６では、タイミングジェネレータ８６の垂直同期信号及び水平同期信号のＯＳＤ画像生成部７０への入力を開始させて、ＯＳＤ画像表示処理ルーチンを終了する。
【００４４】
次に、ラインリクエスト生成部９０において、図５に示すラインデータ要求処理ルーチンが実行される。まず、ステップ１２０では、同期信号計測部９０Ｂが、タイミングジェネレータ８６からの垂直同期信号のパルスが入力されたか否かを判定し、入力されると、判定が肯定され、ステップ１２４において、リクエスト制御部９０Ａが、主走査方向の画素列を特定する要求ライン番号「１」を示す信号とラインリクエスト信号とをラインバッファ制御部８８へ出力する。
【００４５】
次に、ラインバッファ制御部８８において、図６に示すラインデータ生成処理ルーチンが実行される。まず、ステップ１５０において、リクエスト制御部９０Ａから要求ライン番号を示す信号とラインリクエスト信号とが入力されたか否かを判定し、入力されると判定が肯定され、ステップ１５４において、データを格納するラインバッファとしてラインバッファ８４Ａ、８４Ｂの何れか一方を選択する。例えば、ラインデータ生成処理ルーチンを実行する毎に交互にデータをラインバッファ８４Ａ、８４Ｂに格納するように選択し、ラインバッファ８４へ選択信号を入力する。そして、ステップ１５６では、画素列のブロックの開始画素の水平座標を示す水平座標信号と要求ライン番号を示す信号とブロックリクエスト信号とをブロックバッファ制御部８２へ出力する。
【００４６】
次に、ブロックバッファ制御部８２において、図７に示す合成サブ画像ブロックデータ生成処理ルーチンが実行される。まず、ステップ１８０において、ラインバッファ制御部８８から水平座標信号、要求ライン番号を示す信号、及びブロックリクエスト信号が入力されたか否かを判定し、入力されると判定が肯定され、ステップ１８２において、画像情報テーブル格納部９２から画像情報テーブルＩＴＡＢＬＥを全て読込む。そして、ステップ１８６において、１番目の画像情報テーブルＩＴＡＢＬＥのサイズ及び配置位置に基づいて、サブ画像データについて重なり判定処理を行う。
【００４７】
重なり判定処理では、図８に示すように、Ａをサブ画像の配置位置の座標を表す２次元ベクトル（水平座標、垂直座標）、Ｂをサブ画像データのサイズを表す２次元ベクトル（幅、高さ）、Ｃをブロック先頭座標を表す２次元ベクトル（水平座標、垂直座標）、Ｆをブロックサイズを表す２次元ベクトル（ブロックバッファサイズ、０）とし、２次元ベクトルＤ、Ｅ、及びＧを以下の式より算出する。
【００４８】
Ｄ＝Ｃ−Ａ
Ｅ＝Ｂ−Ｃ＋Ａ
Ｇ＝Ｃ−Ａ＋Ｆ
ここで、ＤｘをベクトルＤの水平座標成分、ＤｙをベクトルＤの垂直座標成分とすると、以下の論理式により重なり判定が行われる。
【００４９】
ＮＯＴ｛（Ｄｙ≦０）∪（Ｅｙ≦０）∪（Ｅｘ≦０）∪（Ｇｘ≦０）｝
上記の判定式が肯定されると、判定対象となっている画素列のブロックとサブ画像データとが重なっていると判定し、ステップ１８８へ移行するが、上記の判定式が否定されると、対象のブロックとの重なりがないと判定し、ステップ１９８へ移行する。
【００５０】
ステップ１８８では、１番目の画像情報テーブルＩＴＡＢＬＥのサブ画像データの読出しアドレスを以下の式により算出する。
【００５１】
読出しアドレス
＝サブ画像データ格納アドレス＋（Ｂｘ×Ｄｙ＋Ｄｘ）×１画素当たりのデータ量
次に、ステップ１９０において、上記の式により算出された読出しアドレスから、１番目のサブ画像データのうちのブロックバッファサイズ分の画像データであるサブ画像ブロックデータＳＢＤＡＴＡを読み出すように、入出力制御部９４を介してＤＭＡバスコントローラ７８に読出し命令信号を出力する。そして、ステップ１９２で、メモリ４８からサブ画像ブロックデータＳＢＤＡＴＡを取得したか否かを判定し、取得すると判定が肯定され、ステップ１９４で、１番目のブロックバッファ８０に取得したサブ画像ブロックデータＳＢＤＡＴＡを格納する。ここで、対象となっているブロックとサブ画像データとの重なりが部分的である場合には、ブロックバッファ８０の重なっていない部分に該当する領域に透明データを格納する。
【００５２】
そして、ステップ１９５で、サブ画像ブロックデータＳＢＤＡＴＡが格納されていないブロックバッファ８０があるか否かを判定し、全てのブロックバッファ８０が格納済みであると判定が否定され、ステップ２００へ移行するが、格納されていないブロックバッファ８０があると判定が肯定され、ステップ１９８で、ステップ１８２において読込んだ全ての画像情報テーブルＩＴＡＢＬＥのサブ画像データについて上記の処理を行ったか否かを判定する。未処理のサブ画像データがあると判定が否定され、ステップ１８６に戻り、２番目以降のサブ画像データについて上記のステップ１８６〜ステップ１９８の処理を繰り返し実行する。読込んだ全ての画像情報テーブルＩＴＡＢＬＥのサブ画像データについて上記の処理が終了すると、ステップ１９８の判定が肯定され、ステップ２００において、ブロックバッファ８０に格納された複数のサブ画像ブロックデータＳＢＤＡＴＡを合成する。このとき、画像情報テーブルＩＴＡＢＬＥに記録されている混合比率を参照して合成する。なお、画像データの合成処理については、既存の技術を用いればよいので、詳細な説明を省略する。
【００５３】
そして、ステップ２００において生成された合成サブ画像ブロックデータＭＳＢＤＡＴＡとデータイネーブル信号とをラインバッファ制御部８８へ出力して、合成サブ画像ブロックデータ生成処理ルーチンを終了する。
【００５４】
次に、ラインバッファ制御部８８は、図６に示すラインデータ生成処理ルーチンのステップ１５８において、合成サブ画像ブロックデータＭＳＢＤＡＴＡとデータイネーブル信号とをブロックバッファ制御部８２から入力されたか否かを判定し、入力されると判定が肯定され、ステップ１６０において、ステップ１５４で選択されたラインバッファ８４の１番目のブロックに合成サブ画像ブロックデータＭＳＢＤＡＴＡを格納する。次のステップ１６２では、ラインバッファ８４の次のブロックがあるか否かを判定し、対象となっているブロックの番号がラインバッファ８４のブロック数よりも小さいと、判定が肯定され、次のブロックについて、上記のステップ１５６〜ステップ１６２の処理を繰り返し実行する。そして、全てのブロックについて上記の処理を行うと、ステップ１６２の判定が否定され、ステップ１６４において、データイネーブル信号をラインリクエスト生成部９０のリクエスト制御部９０Ａに出力し、リクエスト制御部９０Ａからの転送を指示する信号に応じて、ステップ１５４で選択されたラインバッファ８４に格納されている複数の合成サブ画像ブロックデータＭＳＢＤＡＴＡからなるサブ画像ラインデータＳＬＤＡＴＡを合成部９７へ転送して、ラインデータ生成処理ルーチンを終了する。
【００５５】
次に、ラインリクエスト生成部９０における図５に示すラインデータ要求処理ルーチンで、ステップ１２６において、ラインバッファ制御部８８からのデータイネーブル信号が入力されたか否かを判定し、データイネーブル信号が入力されると、判定が肯定され、ステップ１２８において、ラインバッファ制御部８８へサブ画像ラインデータＳＬＤＡＴＡを合成部９７に転送するように指示する信号を出力し、サブ画像ラインデータＳＬＤＡＴＡとメイン画像のラインデータとが合成部９７によって合成された重畳画像ラインデータをラインバッファ９０Ｃへ格納させる。
【００５６】
次のステップ１３０において、同期信号計測部９０Ｂによって１ライン目の画素列に表示する重畳画像ラインデータをＬＣＤインタフェース３６へ出力するタイミングか否かを判定し、タイミングジェネレータ８６からの水平同期信号に基づいて、ＬＣＤ３８の主走査する画素列が１ライン目であると判断されると、判定が肯定され、ステップ１３２において、ラインバッファ９０Ｃに格納されている重畳画像ラインデータをＬＣＤインタフェース３６へ出力する。
【００５７】
次のステップ１３４では、次の画素列があるか否かを判定し、全ての画素列について上記の処理が実行されていない場合には、ステップ１２４へ戻り、次の画素列についてラインデータを要求する処理を行い、ステップ１２４〜ステップ１３４の処理を繰り返し実行する。全ての画素列について上記の処理を実行すると、ステップ１３４の判定が肯定され、ステップ１３８において、最後の画素列の重畳画像ラインデータをＬＣＤインタフェース３６へ出力するタイミングか否かを判定し、判定が肯定されると、ステップ１４０において、ラインバッファ９０Ｃに格納されている重畳画像ラインデータを、ＬＣＤインタフェース３６へ出力し、ラインデータ要求処理ルーチンを終了する。
【００５８】
そして、ＬＣＤインタフェース３６では、タイミングジェネレータ８６からの水平同期信号に合わせて、重畳画像ラインデータの表示信号をＬＣＤ３８へ出力する。この重畳画像ラインデータの表示信号を画素列毎に出力し、メイン画像データに基づく画像にサブ画像データに基づく画像を重ね合わせた重畳画像をＬＣＤ３８に表示させる。
【００５９】
以上説明したように、ＬＣＤの画素列をブロックに分割したときのブロックに表示される複数のサブ画像データの一部分を複数のブロックバッファに記憶し、記憶された複数のサブ画像データの一部分を合成することにより、フレームメモリを必要としないため、安価な構成で、且つ、複数のサブ画像データを重畳した画像を表示することができる。また、ＯＳＤ画像を生成する際に、ＯＳＤ画像生成部とＤＭＡバスコントローラとで処理を行うことにより、ＣＰＵの負荷を軽減することができる。
【００６０】
なお、本実施の形態では、ＬＣＤの主走査方向の画素列を４つのブロックに分割した場合を例に説明したが、４つに分割する場合に限定されるものではなく、他の数のブロックに分割してもよい。また、その場合には、ラインバッファのブロックの数を、画素列の分割数と同数にする。
【００６１】
また、本実施の形態では、ブロックバッファの数が４つの場合を例に説明したが、これに限定されるものではなく、２つ以上のブロックバッファがあればよい。
【００６２】
また、本実施の形態では、ラインバッファ制御部が制御するラインバッファの数が２つの場合を例に説明したが、これに限定されるものではなく、ラインバッファの数を１つにしてもよく、また、３つ以上のラインバッファを設けてもよい。
【００６３】
また、画像情報テーブルの項目に画像データ混合比率を設けて、サブ画像ブロックデータを合成する際に、この画像データ混合比率に基づいて合成する例を説明したが、画像情報テーブルの項目に画像データ優先順位を設けて、優先順位が高いサブ画像ブロックデータを上書きするように合成してもよい。
【図面の簡単な説明】
【００６４】
【図１】実施の形態に係るデジタルカメラの外観を示す外観図である。
【図２】実施の形態に係るデジタルカメラの電気系の主要構成を示すブロック図である。
【図３】実施の形態に係るデジタルカメラのＯＳＤ画像生成部の構成を示すブロック図である。
【図４】実施の形態に係るＯＳＤ画像生成処理ルーチンの流れを示すフローチャートである。
【図５】実施の形態に係るラインデータ要求処理ルーチンの流れを示すフローチャートである。
【図６】実施の形態に係るラインデータ生成処理ルーチンの流れを示すフローチャートである。
【図７】実施の形態に係る合成サブ画像ブロックデータ生成処理ルーチンの流れを示すフローチャートである。
【図８】実施の形態に係る重なり判定処理におけるメイン画像上の２次元ベクトルのイメージ図である。
【符号の説明】
【００６５】
１０   デジタルカメラ
４８   メモリ
７０   ＯＳＤ画像生成部
７４  メイン画像生成部
７６   サブ画像生成部
７８   ＤＭＡバスコントローラ
８０   ブロックバッファ
８２   ブロックバッファ制御部
８４   ラインバッファ
８６   タイミングジェネレータ
８８   ラインバッファ制御部
９０Ｃ ラインバッファ
９０   ラインリクエスト生成部
９０Ａ リクエスト制御部
９０Ｂ 同期信号計測部
９２   画像情報テーブル格納部
ＩＴＡＢＬＥ  画像情報テーブル
ＭＳＢＤＡＴＡ  合成サブ画像ブロックデータ
ＳＢＤＡＴＡ  サブ画像ブロックデータ
ＳＬＤＡＴＡ  サブ画像ラインデータ
【図１】
2006145758.tif 000004
【図２】
2006145758.tif 000005
【図３】
2006145758.tif 000006
【図４】
2006145758.tif 000007
【図５】
2006145758.tif 000008
【図６】
2006145758.tif 000009
【図７】
2006145758.tif 000010
【図８】
2006145758.tif 000011