(57)【要約】【課題】有機ＥＬ素子などの電気光学素子を駆動する回路を有する電気光学装置において、α−ＴＦＴのような駆動能力の低い駆動素子でも構成可能な電気光学装置および駆動装置を実現する。【解決手段】電気光学装置は、電源間であって駆動トランジスタのソース電極とゲート電極との間に電荷保持用のキャパシタを設けて、電気光学素子が駆動トランジスタのソース側に接続されても駆動トランジスタが駆動電流を制御できるようにした。また電荷保持用のキャパシタへの駆動データの設定は、駆動トランジスタのソースを所定電圧にして行う。【選択図】図３
2006091923.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応して配置された複数の画素と、複数の第１の電源配線と、を含み、
前記複数の画素の各々は、電気光学素子と、前記電気光学素子に接続された駆動トランジスタと、前記複数の走査線のうち対応する走査線を介して供給される走査信号により導通が制御される第１のスイッチトランジスタと、前記第１のスイッチトランジスタに接続された第２のスイッチトランジスタと、第１の電極と第２の電極とにより容量を形成するキャパシタであって、前記第１の電極を介して前記駆動トランジスタのゲートとソースとの間に接続された第１のキャパシタと、前記第１のスイッチトランジスタと前記駆動トランジスタのゲートとの間に直列に接続された第２のキャパシタと、前記駆動トランジスタのゲートとドレインとの間に接続されたバイアストランジスタと、前記第２の電極と第１の所定電位との電気的接続を制御するスイッチ手段と、を含み、
前記第２のスイッチトランジスタおよび前記バイアストランジスタの導通状態は、前記対応する走査線を介して供給される走査信号とは別の周期信号により制御されること
を特徴とする電気光学装置。
【請求項２】
請求項１に記載の電気光学装置において、
前記第１のキャパシタは、前記第１のスイッチトランジスタ及び前記複数のデータ線のうち対応するデータ線を介して供給されるデータ信号を電荷量として保持し、
前記第２の電極は、前記駆動トランジスタと前記電気光学素子との間で接続され、前記スイッチ手段を導通することにより前記第１の所定電位に設定され、
前記複数のデータ線のうち対応するデータ線を介してデータ信号が供給される以前に前記第1のスイッチトランジスタのデータ信号を保持する側の電極は、前記第２のスイッチトランジスタを導通することにより第２の所定電位に設定されることを特徴とする電気光学装置。
【請求項３】
請求項１または２に記載の電気光学装置において、
前記第１の所定電位は接地電位と同一であることを特徴とする電気光学装置。
【請求項４】
請求項３に記載の電気光学装置において、
前記スイッチ手段は、前記周期信号により制御されることを特徴とする電気光学装置。
【請求項５】
請求項１乃至４のいずれかに記載の電気光学装置において、
前記周期信号は、前記第１のスイッチトランジスタの導通状態を制御する走査信号が供給される以前に供給される走査信号とは別の信号であることを特徴とする電気光学装置。
【請求項６】
請求項１乃至５のいずれかに記載の電気光学装置において、
前記周期信号により前記バイアストランジスタを導通させることにより、前記駆動トランジスタのゲート電圧を前記駆動トランジスタの閾値電圧まで上昇させることを特徴とする電気光学装置。
【請求項７】
請求項６に記載の電気光学装置において、
前記走査信号により前記第１のスイッチトランジスタを導通させ、前記データ信号を前記第２のキャパシタに供給することにより、前記駆動トランジスタのゲート電圧を調整することを特徴とする電気光学装置。
【請求項８】
請求項７に記載の電気光学装置において、
前記第２の電極は、前記駆動トランジスタのソースに接続され、
少なくとも前記第１のキャパシタが前記データ信号に対応する電荷量を保持している期間は、前記駆動トランジスタの前記ソースと前記ゲートとの電位差は一定に保たれること
を特徴とする電気光学装置。
【請求項９】
請求項１乃至８のいずれかに記載の電気光学装置において、
前記複数の画素の各々に、前記複数のデータ線のうち対応するデータ線を介して供給さ
れるデータ信号が、前記第1のスイッチトランジスタにより供給遮断される時までは前記第２の電極は、前記第１の所定電位に設定されていることを特徴とする電気光学装置。
【請求項１０】
請求項１乃至９のいずれかに記載の電気光学装置において、
前記複数の画素の各々を構成するすべてのトランジスタは同一の導電型であることを特徴とする電気光学装置。
【請求項１１】
請求項１乃至９のいずれかに記載の電気光学装置において、
前記駆動トランジスタはｎチャネルトランジスタであることを特徴とする電気光学装置。
【請求項１２】
請求項１乃至１１のいずれかに記載の電気光学装置において、
前記駆動トランジスタは、アモルファス薄膜トランジスタであることを特徴とする電気
光学装置。
【請求項１３】
請求項１乃至１２のいずれかに記載の電気光学装置において、
前記複数の画素の各々は、前記第１の所定電位を前記複数の画素の各々に含まれる前記
第２の電極に供給するための複数の第２の電源配線をさらに含むことを特徴とする電気光
学装置。
【請求項１４】
請求項１乃至１３のいずれかに記載の電気光学装置において、
前記電気光学素子は、有機ＥＬ素子であることを特徴とする電気光学装置。
【請求項１５】
請求項１乃至１４のいずれかに記載の電気光学装置を具備する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばテレビやコンピュータなどの情報機器の表示等を行う電気光学装置に関し、特に有機ＥＬ(Electro Luminescence)素子のような電気光学素子を用いた電気光学装置および電子機器に関する。
【背景技術】
【０００２】
近年では、有機ＥＬ表示装置が軽量、薄型、高輝度、広視野角という特徴を持つことから携帯電話のような携帯用情報機器のモニタディスプレイとして注目されている。典型的なアクティブマトリクス有機ＥＬ表示装置は、マトリクス状に配列される複数の表示画素により画像を表示するように構成される。表示画素には、表示の最小単位となる画素ごとに画素回路を備えている。この画素回路は、電気光学素子に供給される電流または電圧を制御するための回路である。
【０００３】
このような有機ＥＬ表示装置では、複数の走査線がこれら表示画素の行に沿って配置され、複数のデータ線がこれら表示画素の列に沿って配置され、複数の画素スイッチがこれら走査線およびデータ線の交差位置近傍に配置される。各表示画素は少なくとも有機ＥＬ素子、一対の電源端子間でこの有機ＥＬ素子に直列に接続される駆動トランジスタ、およびこの駆動トランジスタのゲート電圧を保持する保持キャパシタにより構成される。各画素の選択スイッチは対応走査線から供給される走査信号に応答して導通し、対応データ線から供給される映像信号（電圧もしくは電流）を直接もしくは画素回路特性のバラツキ補正処理した結果としての階調電圧を駆動トランジスタのゲートに印加する。駆動トランジスタはこの階調電圧に応じた駆動電流を有機ＥＬ素子に供給する。
【０００４】
有機ＥＬ素子は赤、緑、または青の蛍光性有機化合物を含む薄膜である発光層を共通電極（カソード）および画素電極（アノード）間に挟持した構造を有し、発光層に電子および正孔を注入しこれらを再結合させることにより励起子を生成させ、この励起子の失活時に生じる光放出により発光する。ボトムエミッション型の有機ＥＬ素子の場合は、電極はＩＴＯ等で構成される透明電極であり、共通電極（カソード）電極はアルカリ金属等をアルミニウム等の金属で低抵抗化した反射電極で構成される。この構成により、有機ＥＬ素子単独では１０Ｖ以下の印加電圧で１００〜１０００００ｃｄ／ｍ 2 程度の輝度を得ることができる。
【０００５】
上記の有機ＥＬ表示装置の各画素回路は、特許文献１に開示されているように、能動素子として薄膜トランジスタ（ＴＦＴ）を含む。この薄膜トランジスタは、例えば低温ポリシリコンＴＦＴによって形成される。
【０００６】
【特許文献１】特開平５−１０７５６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
この種の表示装置において表示品位を向上させるためには、画素回路の電気的な特性がすべての画素にわたって均一であることが望ましい。しかしながら、低温ポリシリコンＴＦＴは、その再結晶化に際して特性のバラツキが生じやすく、また、結晶欠陥が発生する場合もある。このため、低温ポリシリコンＴＦＴからなる薄膜トランジスタを用いた表示装置においては、画素回路の電気的な特性をすべての画素にわたって均一化することが極めて困難であった。特に、表示画像の高精細化や大画面化のために画素数が増加すると、各画素回路の特性のバラツキが生じる可能性は更に高くなるから、表示品位の低下の問題はいっそう顕著となる。また再結晶化のためのレーザーアニール装置の制約から基板サイズをアモルファスＴＦＴ（α−ＴＦＴ）のように大サイズ化し、生産性を向上させることが困難であった。
【０００８】
一方α−ＴＦＴは、トランジスタのバラツキは比較的少なく交流駆動を行うＬＣＤにおいて大基板サイズ化の量産実績があるものの、一方向に定常的にゲート電圧を印加し続けると、閾値電圧がシフトする結果、電流値が変わり、輝度が低下する等の画質に悪影響を及ぼす。しかもα−ＴＦＴでは移動度が小さいため、高速応答でドライブできる電流にも限界があり、ｎチャネルＴＦＴだけで構成されたものが実用になっているだけであった。
【０００９】
さらに現在までのところ有機ＥＬ素子は、その使用材料からくる有機ＥＬ製作技術の制限により、その構造はＴＦＴ基板側を画素電極（アノード）に、共通電極（カソード）を素子の表面側にせざるを得ない。したがって図９に示す従来の画素回路において、共通電極電源３８と有機ＥＬ素子１６の画素電極（アノード）とＰチャネル駆動ＴＦＴ６１の関係は、図９に示すように駆動トランジスタを飽和領域で動作可能な接続関係に限られる。さらに一般に有機ＥＬ素子の輝度を一定に保とうとした場合、時間の経過につれ有機ＥＬ素子の高抵抗化が起こるため、一定電流で駆動しなければならない。このため駆動回路は３つ以上のＴＦＴから構成され、その駆動ＴＦＴは負荷変動に関係なく一定電流を流せる低温ポリシリコンのＰチャネルＴＦＴが用いられてきた。ちなみに図９において駆動トランジスタ６１がｎチャネルＴＦＴの場合、駆動トランジスタ６１のソース電極が有機ＥＬ素子側（ソースフォロア）になり、負荷変動に対し電流値が変わってしまう。
【００１０】
さらに駆動回路は、電源配線や走査線の他に画素への表示データ書込み準備信号や強制オフ信号を必要とし、これらを外部ドライバＩＣから供給することは、接続端子の接続ピッチの制約があり、困難であった。一画素当り１〜２本が限度であった。
このため有機ＥＬ素子の駆動にα−ＴＦＴを使うことは、これまで不可能であると考えられてきた。
【００１１】
本発明は、このような事情に鑑みてなされたものであり、その目的は、電気光学素子などの被駆動素子を駆動する回路においてα−ＴＦＴのような駆動能力の低い駆動素子でも構成可能な駆動回路および駆動方法およびそれを用いた電気光学装置を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明に係る電気光学装置は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応して配置された複数の画素と、複数の第１の電源配線と、を含み、前記複数の画素の各々は、電気光学素子と、前記電気光学素子に接続された駆動トランジスタと、前記複数の走査線のうち対応する走査線を介して供給される走査信号により導通が制御される第１のスイッチトランジスタと、前記第１のスイッチトランジスタに接続された第２のスイッチトランジスタと、第１の電極と第２の電極とにより容量を形成するキャパシタであって、前記第１の電極を介して前記駆動トランジスタのゲートとソースとの間に接続された第１のキャパシタと、前記第１のスイッチトランジスタと前記駆動トランジスタのゲートとの間に直列に接続された第２のキャパシタと、前記駆動トランジスタのゲートとドレインとの間に接続されたバイアストランジスタと、前記第２の電極と第１の所定電位との電気的接続を制御するスイッチ手段と、を含み、前記第２のスイッチトランジスタおよび前記バイアストランジスタの導通状態は、前記対応する走査線を介して供給される走査信号とは別の周期信号により制御されることを特徴とする。
【００１３】
この構成においては、駆動トランジスタのソース電極とゲート電極との間に電荷保持用のキャパシタが設けられているため、電気光学素子が駆動トランジスタにソースフォロワ接続されていても、駆動トランジスタのソースとゲート間電圧ＶGSはソース電圧が変化しても維持される。これによりデータ線を介して供給されるデータ信号に応じた駆動電流が電気光学素子に供給されることになり、電気光学素子を所定の特性で動作させることができる。
【００１４】
なお、本発明における電気光学装置に適用される電気光学素子は、電流の供給や電圧の印加といった電気的な作用を、輝度や透過率の変化といった光学的な作用に変換し、または光学的な作用を電気的な作用に変換する。このような電気光学素子の典型的な例は、画素回路から供給される電流に応じた輝度にて発光する有機ＥＬ素子である。もっとも、これ以外の電気光学素子を用いた装置にも本発明は適用され得る。
【００１５】
また、好ましい態様において、複数の電気光学素子の各々は平面内の異なる位置に配置される。例えば、複数の電気光学素子は、行方向および列方向にわたってマトリクス状に配置される。
【００１６】
さらに、上述した電気光学装置において、前記第１のキャパシタは、前記第１のスイッチトランジスタ及び前記複数のデータ線のうち対応するデータ線を介して供給されるデータ信号を電荷量として保持し、前記第２の電極は、前記駆動トランジスタと前記電気光学素子との間で接続され、前記スイッチ手段を導通することにより前記第１の所定電位に設定され、前記複数のデータ線のうち対応するデータ線を介してデータ信号が供給される以前に前記第1のスイッチトランジスタのデータ信号を保持する側の電極は、前記第２のスイッチトランジスタを導通することにより第２の所定電位に設定されることが好ましい。
【００１７】
この構成によれば、前記電荷保持用の第１のキャパシタの第２の電極が接続される前記駆動トランジスタのソース電極は、データ線を介して供給されるデータ信号が駆動トランジスタを駆動制御するように書き込まれるときに、スイッチ手段により接地電位もしくは所定の電位に設定される。これによりソース電極と第２の電源の間に電気光学素子が接続されていても、データ信号は常に一定の電位に対して書き込みがされるので、駆動トランジスタの駆動電流はデータ信号に1対1に対応した値にすることができる。よって電気光学素子を所定の特性で動作させることができる。
【００１８】
本発明における電気光学装置におけるより具体的な態様において、前記所定電位は前記接地電位と同一である。この構成によれば、電気光学装置の電源数を増やさずに接地電位を用いることができ、電源コストの削減につながる。
【００１９】
本発明における電気光学装置におけるさらに具体的な態様において、前記駆動トランジスタはｎチャネルトランジスタである。この態様によれば、有機ＥＬ素子の従来の製造方法を変更せずにＴＦＴ基板を構成するトランジスタの性能やＴＦＴ基板の生産性を考慮して最も最適なトランジスタを使って駆動回路の高性能化を図ることができる。
【００２０】
さらに好ましい態様において、前記駆動トランジスタは、アモルファス薄膜トランジスタ（α−ＴＦＴ）である。この構成によれば、駆動基板の大部分の面積を占める画素部分を同一種のチャネルトランジスタで構成できるためＴＦＴ基板製造が容易となる。マトリクス状に電気光学素子を多数配置した大型の電気光学パネルを大サイズ技術の確立したアモルファスＴＦＴ技術を用いて早期に実現することができる。またポリシリコンＴＦＴを用いた場合にも、画素部分を同一種のチャネルトランジスタで構成することは、ＴＦＴの製造条件を最適化しやすく好ましい。
【００２１】
他の態様において、前記複数の画素の各々に、前記複数のデータ線のうち対応するデータ線を介してデータ信号が供給される以前に、前記第1のスイッチトランジスタのデータ信号を保持する側の電極は、前記第１の所定電位とは別電位である第２の所定電位に設定されている。この構成によれば、前記駆動制御手段へデータ信号を書き込む前に所定の電位に初期化がされるので、駆動トランジスタのゲート電圧が交流化できること、あるいは駆動トランジスタの閾値補償検出をデータ信号の値に影響されずに行うことができることで、駆動トランジスタの閾値変動を抑制することができる。
【００２２】
さらに他の態様において、前記複数の画素の各々は、前記第1のスイッチトランジスタのデータ信号を保持する側の電極と前記第２の所定電位との接続を制御する第２のスイッチトランジスタをさらに含み、前記第２のスイッチトランジスタの導通状態は、前記第１のスイッチトランジスタの導通状態を制御する走査信号が供給される以前に供給される周期信号により制御される。この構成によれば、前記駆動制御手段へデータ信号を書き込む前に初期化が必要な場合において、データ信号の書込みタイミングに影響を与えない他の期間を使って駆動制御手段の初期化が可能である。またこの初期化期間では有機ＥＬ素子は発光しないので、この初期化期間を動画ボケ対策としての消灯期間として用いてもよい。
【００２３】
さらに他の態様において、前記第２のスイッチトランジスタの導通状態を制御する前記周期信号は、前記第１のスイッチトランジスタの導通状態を制御する走査信号が供給される以前に前記複数ある走査線のうちのいずれかを介して供給される。この構成によれば、前記駆動制御手段へデータ信号を書き込む前に初期化が必要な場合において、周期的な書込み準備信号を走査信号で兼用することができる。これによって走査ドライバの内部回路規模や走査ドライバと有機ＥＬパネルとの接続端子数の増加を抑制し、また駆動制御手段のサンプリング入力時間に影響を与えずに初期化できる。このことは、α−ＴＦＴのような駆動能力の低いトランジスタを用いても大規模でＬＣＤより複雑なマトリクス駆動回路の実現が容易になる。
【００２４】
さらにリセット状態は、次のデータ信号の画素への書き込み時まで保持されるので、この期間を表示オフ状態（駆動オフ状態）にできる。この表示オフ期間の長さは、どの走査信号を書込み準備信号として使うかで決められる。よってアクティブ型ディスプレイにおいては、動画ボケ対策の必要度に合わせて電気光学素子の動作時間デューティを適宜変更できる。動作時間デューティは６０〜１０％が好ましい。
【００２５】
他の好ましい態様として、前記第２の電極は、前記駆動トランジスタのソースに接続され、少なくとも前記第１のキャパシタが前記データ信号に対応する電荷量を保持している期間は、前記駆動トランジスタの前記ソースと前記ゲートとの電位差は一定に保たれる。この構成によれば、前記キャパシタに保持された電荷量が保持され、駆動トランジスタのソースに対するゲートとの電位差が不変である。このため電気光学素子に対して駆動トランジスタがソースフォロア接続されてもデータ信号に対応する駆動電流を流すことができる。
【００２６】
本発明の好ましい態様において、前記複数の画素の各々に、前記複数のデータ線のうち対応するデータ線を介して供給されるデータ信号が、遅くとも前記第1のスイッチトランジスタにより供給遮断される時までは、前記第２の電極は前記第１の所定電位に設定されている。この態様によれば、前記駆動トランジスタが有機ＥＬ素子をソース側に接続した場合であっても、データ信号の書込みが終了するタイミングまでには、前記駆動トランジスタの駆動電流を制御するゲート電圧の基準となるソース電圧が所定電位に設定されるので、前記キャパシタには前記所定電位を基準としてデータ信号に対応する電荷を蓄積することができる。これによって駆動トランジスタの駆動電流は、データ信号に1対1に対応した値にすることができる。よって有機ＥＬ素子を所定の輝度で発光させることができる。
【００２７】
より好ましい態様において、前記複数の画素の各々は、前記第１の所定電位を前記複数の画素の各々に含まれる前記第２の電極に供給するための複数の第２の電源配線をさらに含む。この構成によれば、第1の所定電位を独立して前記各々の画素に供給できる。
【００２８】
他の態様において、前記複数の第1の電源配線と前記複数の第２の電源配線とは同一メタル配線層部分を有し、互いに交差して設けられている。この構成によれば、第1の電源配線を他の信号線や電源配線に優先して配置できるので、第1の電源配線を低インピーダンスおよび低クロストークで電源供給できる。またＴＦＴの遮光層をメタル配線を使って効率よく形成することができる。
【００２９】
さらに他の態様において、前記電気光学素子は、有機ＥＬ素子である。この構成によれば、有機ＥＬ素子は駆動電圧が低く発光材料等の進歩によって次第に少ない駆動電流で高輝度の発光が可能になってきているので、大サイズのディスプレイを比較的低消費電力で実現できる。
【００３０】
より具体的な態様において、前記第２のスイッチトランジスタ、前記バイアストランジスタ及び前記スイッチ手段は、共に共通の信号により制御される。この構成によれば、前記第２のスイッチトランジスタ及び前記スイッチ手段を制御する信号線数を最少化できるとともに、前記駆動トランジスタのゲートに接続されたキャパシタに正確にデータ信号を蓄積することができる。
【発明の効果】
【００３１】
本発明によれば、従来の製法を用いた電気光学素子をα−ＴＦＴなどのモノチャネルＴＦＴで構成された駆動回路で駆動できるので、従来不可能であった大サイズの電気光学装置を実現できる。特に有機ＥＬディスプレイに適用した場合、極めて薄く高画質な大画面ディスプレイを実現するアクティブ基板を得ることができる。また輪郭のシャープな動画や表示の明るさを広い範囲に調節するために、各画素駆動回路に複数の異なる種類の周期的制御線が走査線方向に必要な場合でも、接続端子数を増やさずに走査線の組み合わせで制御できるので、より高精細で表現力の優れたディスプレイを実現できる。
【発明を実施するための最良の形態】
【００３２】
（実施例１）
以下、図面を参照して、本発明の実施形態について説明する。以下に示す形態は本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の範囲内で任意に変更可能である。また、以下に示す各図においては、各構成要素を図面上で認識され得る程度の大きさとするため、各構成要素の寸法や比率などを実際のものとは適宜に異ならせてある。
【００３３】
まず、画像を表示するための装置として本発明に係る電気光学装置を有機ＥＬ表示装置に適用した形態を説明する。図６は、この有機ＥＬ表示装置１１０の構成を示す。有機ＥＬ表示装置１１０は、有機ＥＬパネル１１１および有機ＥＬパネル１１１を駆動する外部駆動回路を含む表示モジュール１００、さらに周辺制御部により構成される。
【００３４】
この表示モジュール１００は、有機ＥＬパネル１１１と外部駆動回路から構成される。有機ＥＬパネル１１１は、ガラス基板上において画像を表示するためにマトリクス状に配置される複数の表示画素ＰＸ、これら表示画素ＰＸの行に沿って配置される複数の走査線１１、これら表示画素ＰＸの列に沿って配置される複数のデータ線１２、および複数の画素電源線３５を備える。また外部駆動回路は、複数の走査線を駆動する走査線ドライバ１４、表示画素ＰＸ内の有機ＥＬ素子に駆動電流を供給する画素電源供給回路１９およびデータ線に画素駆動信号を出力するデータ線ドライバ１５よりなる。画素電源供給回路１９は、表示画素ＰＸの構成の違いによっては必要のない場合がある。
【００３５】
第１の実施例である図１の表示画素回路においては、各表示画素ＰＸは有機ＥＬ素子１６、一対の第１と第２の電源端子ＶEと接地電源端子ＧＮＤ間で、この有機ＥＬ素子１６に直列に接続されたｎチャネル薄膜トランジスタ（ＴＦＴ）である駆動トランジスタ１７、この駆動トランジスタ１７のゲート電圧を保持する保持キャパシタ１８、有機ＥＬ素子１６の端子間を略同電位とするｎチャネルの導通トランジスタ２２、データ線１２から映像信号を選択的に駆動トランジスタ１７のゲートに印加する画素選択スイッチ１３、駆動トランジスタ１７のゲート電位を所定電位（Ｖee）に初期化するリセットトランジスタ２３により構成される。
【００３６】
電源端子ＶEは例えば＋２８Ｖの所定電位に設定され、接地電源端子ＧＮＤは所定電位より低い例えば０Ｖの電位に設定される。画素回路を構成するすべてのトランジスタはｎチャネルＴＦＴからなる。各画素選択スイッチ１３は、対応走査線１１から供給される走査信号により駆動されたときに対応データ線１２から供給される映像信号の階調電圧Ｖsigを駆動トランジスタ１７のゲートに印加する。駆動トランジスタ１７はこの階調電圧Ｖsigに応じた駆動電流Ｉdを有機ＥＬ素子１６に供給する。有機ＥＬ素子１６は、駆動電流Iｄに応じた輝度で発光する。
【００３７】
データ線ドライバ１５は、各水平走査期間において表示コントローラ１０３から出力される映像信号をデジタル形式からアナログ形式に変換して映像信号の電圧を複数のデータ線１２に並列的に供給する。走査線ドライバ１４は各垂直走査期間において順次複数の走査線１１に走査信号を供給する。各行の画素選択スイッチ１３は、これら走査線１１のうちの対応する１本から共通に供給される走査信号により１水平走査期間だけ導通し、走査信号が再び１垂直走査期間後に供給されるまでの期間（１フレーム）非導通となる。１行分の駆動トランジスタ１７は、これら画素選択スイッチ１３の導通により、それぞれが接続するデータ線１２から供給される映像信号の電圧に対応した駆動電流を有機ＥＬ素子１６にそれぞれ供給する。
【００３８】
また、走査線ドライバ１４は、各走査信号の出力に先だって駆動トランジスタ１７のゲートと電源Ｖee間に接続されたリセットトランジスタ２３を導通させ、一時的に駆動トランジスタのゲート電位を所定の電圧Ｖeeにして有機ＥＬ素子に駆動電流が流れないように、周期的な書き込み準備信号Ｒを出力するよう構成される。書き込み準備信号Ｒは、図６に示すように各走査線より一行分もしくは特定行分前段の画素回路に対して出力される走査線の信号を用いてもよい。これは走査線の配線追加で実現でき、有機ＥＬパネル１１１と走査線ドライバとの接続端子数を増加させない。ちなみに初段画素回路に接続される書き込み準備信号線３６は、走査線ドライバ１４の後段から出力される走査線を用いればよい。このリセット状態は、次のデータ信号の画素への書き込み時まで保持されるので、この期間を強制的な表示オフ期間（駆動オフ期間）にできる。この表示オフ期間の長さは、どの走査信号を書き込み準備信号として使うかで決められる。よってアクティブ型ディスプレイにおいては、動画ボケ対策の必要度に合わせて有機ＥＬ素子１６の発光時間デューティを適宜変更できる。発光時間デューティは６０〜１０％が好ましい。
【００３９】
表示画素ＰＸは、さらに駆動トランジスタ１７のゲート電極とソース電極間に接続される保持キャパシタ１８、および駆動トランジスタ１７のソース電極およびＧＮＤ電極間に接続される導通トランジスタ２２を含む。導通トランジスタ２２のゲート電極には、走査線１１が接続され、画素選択スイッチ１３の導通と同時に導通する。これによって有機ＥＬ素子１６の端子間電圧に影響されずに、保持キャパシタ１８には対応データ線１２から供給される映像信号の階調電圧Ｖsigが蓄積される。この導通トランジスタ２２が導通している間は有機ＥＬ素子１６に電流が流れないので、有機ＥＬ素子１６は発光しない。なお導通トランジスタ２２が導通するときと同期して、電源ＶEと駆動トランジスタ１７の間に非導通にするためのスイッチを設けてもよい。
【００４０】
次に走査線が非選択状態になり画素選択スイッチ１３および導通トランジスタ２２が非導通になると、保持キャパシタ１８に蓄えられた電圧に対応する定電流が駆動トランジスタ１７から有機ＥＬ素子１６へ供給され、有機ＥＬ素子が発光する。この場合、駆動トランジスタ１７のソース電位は有機ＥＬ素子１６の電位の上昇に応じて上昇しソースフォロア様の状態になるが、保持キャパシタ１８によって駆動トランジスタのソースおよびゲート電極間の電位は保持される。また電源端子ＶEは、駆動トランジスタ１７が飽和領域で動作するに必要な電圧が供給されている。これにより駆動トランジスタ１７は、ゲート電位に対応する定電流を有機ＥＬ素子１６に供給し、次の書込み準備信号Ｒが入力されるまでの１フレーム期間、一定輝度で有機ＥＬ素子１６が発光することになる。
【００４１】
この一連のタイミングチャートを示したのが図２である。図中、駆動トランジスタ１７のドレインからみたゲート電圧ＶGDは、交流的に変化する。これにより画質を維持するために特性安定性が特に要求される駆動トランジスタ１７の閾値変動が抑制される。またα−ＴＦＴの駆動能力が劣る面に関しては、低温ポリシリコンＴＦＴの場合に比べて１０数V電圧を高くすれば低温ポリシリコンと同等の駆動能力が得られる。
【００４２】
なお上記の説明では、導通トランジスタ２２のソース電極は、有機ＥＬ素子１６の共通電極（カソード）と接続したが、有機ＥＬ素子１６が発光しない範囲の特定電圧供給線を設けて接続してもよい。この特定電圧値は、有機ＥＬ素子１６の閾値電圧に近い値にしておけば、有機ＥＬ素子に寄生するキャパシタによる発光遅延を抑制する効果もある。また駆動トランジスタ１７の特性バラツキを抑制するために、駆動トランジスタ１７を複数のトランジスタを並列接続した構成としてもよい。
（実施例２）
【００４３】
図３は、本発明の第２の実施形態を示す表示画素回路である。この図の表示画素ＰＸは、画素選択スイッチ１３および駆動トランジスタ１７のゲート電極間に直列に接続されるキックキャパシタ２０、駆動トランジスタ１７のゲート電極およびドレイン電極間に接続されるバイアストランジスタ２１、駆動トランジスタ１７のゲート電極およびソース電極間に接続される保持キャパシタ１８、有機ＥＬの画素電極および共通電極（カソード）間を短絡する導通トランジスタ２２、および画素選択スイッチ１３およびキックキャパシタ２０の接続点と電源Ｖee間に接続されるリセットトランジスタ２３で構成される駆動トランジスタ１７の閾値補償回路を含む。
【００４４】
表示画素回路中の各トランジスタはｎチャネルＴＦＴで構成され、画素選択スイッチ１３は外部からの走査信号ＳＥＬで制御され、バイアストランジスタ２１、導通トランジスタ２２およびリセットトランジスタ２３は外部からの書き込み準備信号Ｒで制御される。この制御により、バイアストランジスタ２１は所定電圧Ｖｅｅがリセットトランジスタ２３を介して供給される間だけ導通し、同時に導通トランジスタ２２が導通して接地電位ＧＮＤが駆動トランジスタ１７のソース電極に供給される。このとき有機ＥＬ素子１６は発光しない。
【００４５】
この閾値補償回路では、周期的に入来する走査信号ＳＥＬに先立って書き込み準備信号Ｒがリセットトランジスタ２３のゲート電極に与えられ、所定電圧Ｖｅｅがリセットトランジスタ２３を介して供給されると同時にバイアストランジスタ２１および導通トランジスタ２２が導通する。このとき電源ＶＥＬはハイインピーダンス状態になっているが、電源線３５にある残留電荷からバイアストランジスタ２１を介して流れる電流により、ゲート電圧が駆動トランジスタ１７の閾値電圧Ｖthに等しくなるまで駆動トランジスタ１７のゲート電極およびキックキャパシタ２０間のノード電位が上昇する。
【００４６】
ノード電位が安定した後、書き込み準備信号Ｒが非能動状態（“Ｌ”レベル）になることによって、リセットトランジスタ２３、導通トランジスタ２２およびバイアストランジスタ２１が非導通となる。これによって保持キャパシタ１８の第２電極はＧＮＤ電位に設定され、有機ＥＬ素子１６は非発光状態となる。この状態は、電源ＶＥＬがハイインピーダンス状態の間保持される。即ち、書き込み準備信号Ｒと走査信号ＳＥＬとの入力タイミングに時間差があっても前記の状態は保持され、有機ＥＬ素子１６は発光しない。次に走査信号が画素選択スイッチ１３のゲート電極に与えられて映像信号電圧が供給されると、これにより駆動トランジスタ１７のゲート電極およびキックキャパシタ２０間のノード電位ＶG2が、閾値電圧Ｖthを映像信号電圧に加えたレベルとなる。次に前記走査信号ＳＥＬが非選択状態になり画素選択スイッチ１３が非導通になってから電源ＶＥＬが供給され、Ｖth補償された所定の駆動電流が電源ＶＥＬから駆動トランジスタ１７を介して有機ＥＬ素子１６に流れる。ここで、実施例１で説明したように駆動トランジスタ１７のソース電位は有機ＥＬ素子の電極間電位の上昇に応じて上昇しソースフォロア様の状態になるが、保持キャパシタ１８によって駆動トランジスタのソースおよびゲート電極間の電位は保持される。これにより駆動電流は所定電圧Ｖｅｅと映像信号電圧との電位差により決定されることになり、駆動トランジスタ１７の閾値電圧Ｖthにバラツキがあっても、駆動電流は影響されなくなる。
【００４７】
この一連のタイミング動作を示したものが図４である。表示中は、この一連の動作が周期的に繰り返される。図中、駆動トランジスタ１７のドレインからみたゲート電圧ＶG2Dは、ＧＮＤ電位を挟んで交流的に変化する。これにより画質を維持するために特性安定性が特に要求される駆動トランジスタ１７の閾値変動が抑制される。
【００４８】
なお駆動トランジスタ１７は、特性バラツキを抑制するために図７に示すように駆動トランジスタの配置を上下、左右の２方向もしくは複数トランジスタに分割し並列接続するようにしてもよい。あるいは電界が一様になりやすいリングゲート構造にしてもよい。（実施例３）
【００４９】
本発明の第３の実施形態を図５に示す表示画素回路および図１０のタイミングチャートに基づき説明する。この図５の表示画素ＰＸは、実施例１および２と異なる電流プログラム型の画素回路である。この図５の表示画素ＰＸは、データ線５８に接続される画素選択スイッチ５０、画素選択スイッチ５０および接地電源配線６０（ＧＮＤ）に接続される変換トランジスタ５２、変換トランジスタ５２のゲート電極とドレイン電極間を接続するバイアストランジスタ５１、変換トランジスタ５２のゲート電極にゲート電極が接続され変換トランジスタ５２とカレントミラー回路を構成する駆動トランジスタ５３、駆動トランジスタ５３のゲート電極と有機ＥＬ素子１６の間に接続されるキャパシタ５５、有機ＥＬ素子１６の画素電極(アノード)と共通電極（カソード）間を接続する導通トランジスタ５４、駆動トランジスタ５３のドレイン電極に接続される電源ＶＥＬから構成される。
【００５０】
表示画素回路中の各トランジスタはｎチャネルＴＦＴで構成され、画素選択スイッチ５０および導通トランジスタ５４は、外部からの走査信号ＳＥＬで制御され、バイアストランジスタ５１は、外部からの周期的なイレーズ信号ＥＲで制御される。
【００５１】
先ず、電流プログラム時には走査信号ＳＥＬおよびイレーズ信号ＥＲを選択状態にする。ただしイレーズ信号ＥＲは、図１０に示すように走査信号ＳＥＬに先行して選択状態にしバイアストランジスタ５１を導通させ駆動トランジスタ５３のゲート電極をほぼオフ電位にしてもよい。この場合イレーズ信号ＥＲは、走査信号ＳＥＬおよび前記走査信号ＳＥＬより前に供給される複数の走査線出力のうちのいずれか一つを論理和（ＯＲ）して用いてもよい。これにより実施例１，２で説明した動画ボケ対策のための表示オフ期間を設定できる。これにより各画素の１フレーム期間のうち非発光期間が周期的に必ず挿入され、動画像の輪郭がボケて見える現象を防止できる。動画ボケ対策のための発光時間の割合は、全期間の６０〜１０％が好ましい。
【００５２】
次いで走査信号ＳＥＬが選択状態になると導通トランジスタ５４は導通し、駆動トランジスタ５３のソース電極の電位ＶELCは接地電源ＧＮＤと略同電位となる。またこのとき画素選択スイッチ５０とバイアストランジスタ５１は導通しているので、データ線５８に映像信号に対応する電流源ＣＳを接続することにより、変換トランジスタ５２に映像信号の輝度情報に応じた信号電流Iwが流れる。電流源ＣＳは、図６のデータ線ドライバ１５内にあって輝度情報に応じて制御される可変電流源である。このとき変換トランジスタ５２のゲート電極およびドレイン電極は、バイアストランジスタ５１で短絡されているので、変換トランジスタ５２は飽和領域で動作する。このときの変換トランジスタ５２のゲート・ソース間電圧Ｖgsは、保持キャパシタ５５に蓄積される。走査信号ＳＥＬが選択状態の間、導通トランジスタ５４が導通しているので、駆動トランジスタ５３のゲート電極にバイアス電圧Ｖgsが印加されていても有機ＥＬ素子１６には電流ＩELは流れない。
【００５３】
次に走査信号ＳＥＬおよびイレーズ信号ＥＲが非選択状態になる。これによって画素選択スイッチ（トランジスタ）５０、バイアストランジスタ５１および導通トランジスタ５４は非導通となり、キャパシタ５５に蓄積されたゲート・ソース間電圧Ｖgsは、保持される。よって変換トランジスタ５２とカレントミラーの関係にある駆動トランジスタ５３は、変換トランジスタ５２と駆動トランジスタ５３のサイズ比で減流された駆動電流を電源ＶＥＬから有機ＥＬ素子１６に流し込む。以上の動作が１フレーム毎に周期的に繰り返され、表示が行われる。
【００５４】
ここで、実施例１で説明したように駆動トランジスタ５３のソース電位ＶELCは有機ＥＬ素子１６の電位の上昇に応じて上昇しソースフォロア様の状態になるが、保持キャパシタ５５によって駆動トランジスタ５３のソースおよびゲート電極間の電位は、電流プログラム時の値が保持される。これによって有機ＥＬ素子１６には、映像信号の輝度情報に応じた定電流が流れ、次の電流プログラムがされるまでの期間（１フレーム）発光輝度を維持するように駆動される。変換トランジスタ５２および駆動トランジスタ５３のゲート電位は、一方向のバイアスが印加され閾値変動が起き易いが、電流プログラム時に閾値変動を吸収するように補償される。
【００５５】
なお電流プログラム時の保持電圧Ｖgsの精度を上げるために、駆動トランジスタ５３と電源ＶＥＬの間にスイッチトランジスタを設けるか、あるいは実施例２のように電源ＶＥＬをハイインピーダンスにして有機ＥＬ素子１６に電流を流さないようにしてもよい。また、有機ＥＬ素子の製造方法が進歩し、アノードコモン型の有機ＥＬ素子が容易に製造可能になり、有機ＥＬ素子１６を駆動トランジスタ５３のドレイン側に接続できるようになれば、有機ＥＬ素子１６と並列に接続される導通トランジスタ５４は不要としてもよい。だだし、画素回路への電流プログラム時に有機ＥＬ素子１６を非発光にする場合には必要である。また、電流プログラム時に導通トタンジスタ５４のソース電極を接地電源ＧＮＤとは別電源に接続し、ドレイン電極を有機ＥＬ素子１６と駆動トランジスタ５３の接続点に接続して有機ＥＬ素子１６や駆動トランジスタ５３に逆バイアスを印加するようにしてもよい。
【００５６】
図７は、図３の表示画素ＰＸ周辺の平面構造を示し、図８は図７に示すA−B線に沿った断面構造を示す。図８に示すメタル配線層３５は表示画素ＰＸの行毎に設けられる電源線ＶＥＬであり、駆動トランジスタ１７、導通トランジスタ２２、画素選択スイッチ１３およびバイアストランジスタ２１の領域に配置され、図７および図８に示すようにトランジスタのチャネル領域を覆うように形成される。保持キャパシタ１８はメタル配線層３５およびゲート配線１７Ｇ間の容量結合により形成され、キックキャパシタ２０はゲート配線１７Ｇおよび画素選択スイッチ１３のソース電極メタル配線３９間の容量結合により形成される。キックキャパシタ２０および保持キャパシタ１８の容量値は、ノードＶG1およびノードＶG2に寄生的に形成される容量値に比べて極めて大きな値を持つ。
【００５７】
図７では、ボトムエミッションを想定し有機ＥＬ素子１６をＴＦＴ配置領域と分離して配置しているが、平坦化された層間膜４４上に画素領域全面を使う形で有機ＥＬ素子を形成するトップエミッション構造とすることも可能である。この場合においても接地電源配線３８（ＧＮＤ）および発光素子１６の駆動電源配線であるＶＥＬ電源線３５は、図８に示すメタル配線層（３５や３９等）と同一層内の部分をもち、接地電源配線３８（ＧＮＤ）はＶＥＬ電源線３５と交差して配置される。発光素子１６の接地電源ＧＮＤである共通電極は、発光素子層の最上面電極として別に形成されるので、接地電源配線３８（ＧＮＤ）には、直接発光素子１６の駆動電流を流さなくともよい。このため半導体アイランドを使ってＶＥＬ電源線３５と立体交差する部分を形成しても画素回路の動作特性に影響を与え難い。
【産業上の利用可能性】
【００５８】
次に本発明に適用可能な発光素子について説明する。
本発明が適用可能な発光素子は、低分子、高分子もしくはデンドリマー等の発光有機材料を用いた有機ＥＬ素子、フィールドエミッション素子（ＦＥＤ）、表面伝導型エミッション素子（ＳＥＤ）、弾道電子放出素子（ＢＳＤ）、発光ダイオード（ＬＥＤ）などの自発光素子が好適に挙げられる。
【００５９】
なお、本発明が適用され得る駆動装置は、上記した発光素子を用いたディスプレイ、光書き込み型のプリンタや電子複写機などの書き込みヘッド、などが挙げられる。また本発明の電気光学装置は、大画面テレビ、コンピュータモニター、表示兼用照明装置、携帯電話機、ゲーム機、電子ペーパー、ビデオカメラ、デジタルスチルカメラ、カーナビゲーション装置、カーステレオ、運転操作パネル、プリンタ、スキャナ、複写機、ビデオプレーヤ、ページャ、電子手帳、電卓、ワードプロセッサなど、画像を表示する機能を備えた各種の電子機器に適用され得る。
【図面の簡単な説明】
【００６０】
【図１】本発明の第１の実施形態に係る画素回路の構成を示す図である。
【図２】図１の画素回路の動作を説明するためのタイミングチャートである。
【図３】本発明の第２の実施形態に係る画素回路の構成を示す図である。
【図４】図３の画素回路の動作を説明するためのタイミングチャートである。
【図５】本発明の第３の実施形態に係る画素回路の構成を示す図である。
【図６】本発明の実施形態に係る電気光学装置の構成を示すブロック図である。
【図７】本発明の第２の実施形態に係る画素回路の平面レイアウト例を示す図である。
【図８】本発明の第２の実施形態に係る画素回路の断面を示す図である。
【図９】従来の画素回路を示す図である。
【図１０】図５の画素回路の動作を説明するタイミングチャートである。
【符号の説明】
【００６１】
ＰＸ…画素
１１…走査線
１２…データ線
１３…画素選択スイッチ
１４…走査線ドライバ
１５…データ線ドライバ
１６…発光素子（有機ＥＬ素子）
１７……駆動トランジスタ
１８……保持キャパシタ
１９……画素電源供給回路
２０……キックキャパシタ
２１……バイアストランジスタ
２２……導通トランジスタ
２３……リセットトランジスタ
３５……電源線（ＶＥＬ）
３６……書込み準備信号線
３７……電源線（ＶＥ）
３８……電源線（ＧＮＤ）
３９……ソースメタル配線
７０……電源線（Ｖｅｅ）
１００……表示モジュール
１０１……電源
１０２……フレームメモリ
１０３……表示コントローラ
１０４……Ｉ／Ｏ
１０５……マイクロプロセッサ
１１０……有機ＥＬ表示装置
１１１……有機ＥＬパネル
【図１】
2006091923.tif 000003
【図２】
2006091923.tif 000004
【図３】
2006091923.tif 000005
【図４】
2006091923.tif 000006
【図５】
2006091923.tif 000007
【図６】
2006091923.tif 000008
【図７】
2006091923.tif 000009
【図８】
2006091923.tif 000010
【図９】
2006091923.tif 000011
【図１０】
2006091923.tif 000012