(57)【要約】【課題】波形発生部であるDDSにおける周波数設定値を渦流探傷結果に影響を及ぼすことのない補正値に補正することにより、探傷波形のS/Nを改善する。【解決手段】ユーザが入力部６にて入力した印加周波数設定値から算出された位相ステップ量ΔPhaseに対して、CPU15の処理により該位相ステップ量ΔPhaseを位相検波回路１０のLPF８、９でカットオフできる周波数に補正することで、第１のDDS２ａ及び第２のDDS２ｂでのジッタの発生の影響を抑制する。【選択図】図１
2006145296.tif 000002
【特許請求の範囲】
【請求項１】
交流電流を印加し試験体内部に磁界を発生させるセンスコイルと、
前記センスコイルに印加する前記交流電流の印加周波数を入力する印加周波数入力手段と、
前記印加周波数入力手段での前記印加周波数に基づき前記交流電流の印加波形を生成する印加波形生成手段と、
前記磁界による前記試験体内部の渦電流分布の変化を前記センスコイルのインピーダンス変動として抽出するインピーダンス変動抽出手段と、
前記インピーダンス変動抽出手段が抽出した前記インピーダンス変動の抽出信号の所定の周波数成分以下を抑制するローパスフィルタと、
前記ローパスフィルタを介した前記抽出信号に基づき前記試験体内部の健全性を評価する探傷画像を生成する探傷画像生成手段と、
前記印加波形生成手段での前記印加波形のデューティ比変動の変動周波数を前記ローパスフィルタの前記所定の周波数以下に制御するように前記印加周波数を補正する印加周波数補正手段と
を備えたことを特徴とする渦流探傷装置。
【請求項２】
前記デューティ比変動の変動周波数を抽出するデューティ比変動抽出手段をさらに備え、
前記印加周波数補正手段は、デューティ比変動抽出手段が抽出した前記変動周波数に基づき前記印加周波数を補正する
ことを特徴とする請求項１に記載の渦流探傷装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電流を印加し試験体内部に渦電流を発生させ試験体内部の探傷検査を行う渦電流探傷装置に関する。
【背景技術】
【０００２】
渦流探傷試験は、航空機、プラントなどの非破壊検査の代表的な手法の１つであり、試験者は、渦流探傷装置を用いてブローブで金属の試験体上をなぞり、装置画面上の波形変化を見ることによってキズの有無を検査する。
【０００３】
従来の渦流探傷装置では、ブローブ内部には、センサとして働くセンスコイルが組み込まれ、このセンスコイルヘ交流電流を印加することによりに磁束が発生し、その磁束は、試験体内部に渦電流を発生させる。これにより、渦流探傷装置は、キズの有無によって微小に変化するコイルのインピーダンスを電圧変化として検出し、アンプで増幅して例えばLCD画面へ表示することで、試験体内部のキズの有無の検査を可能としている。
【０００４】
例えば特公平６−２７７２９号公報の渦流探傷装置では、位相の設定値を随時評価・自動補正する演算部によってキズ信号を観測しやすくしている。
【特許文献１】特公平６−２７７２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
センスコイルへの交流電流の印加手段としてのコイル印加信号発生回路としては、一般にDDS(DirectDigital synthsizer)が用いられるが、コイル印加周波数の設定値によっては位相検波用の矩形波信号に動作の原理上避けられない位相検波用の矩形波信号にジッタが生じる。
【０００６】
例えば図３に示すように、DDS１００は、図示しないCPUからの設定コマンドをデコードするデコーダ１０１、デコーダ１０１からの周波数設定値を記憶する周波数設定レジスタ１０２、デーコーダ１０１からの位相設定値を記憶する位相設定レジスタ１０３、周波数設定値に基づいたサンプル点を累積／算出する図４に示すような加算器１２０及びラッチ回路１２１等から構成される位相積算部（Phase Accumulator ) １０４、位相設定値に基づきサンプル点に初期位相を加える加算器１０５、加算器１０５の出力により波形データを出力する波形メモリ１０６（図５参照）、波形メモリ１０６からの波形データによりサイン波形を出力するサイン波発生回路１０７、波形メモリ１０６からの波形データにより短形波形を出力する短形波発生回路１０８等より構成される。
【０００７】
このようなDDS１００では、位相積算部（Phase Accumulator ) １０４のバス幅が２８ビットであるのに対して、波形メモリ１０６のアドレスは、１２ビットのため、位相積算部（Phase Accumulator ) １０４の出力の下位１６ビットは、波形メモリ１０６の前段で切り捨てられる。
【０００８】
このため、
（１）周波数設定レジスタ１０３への周波数設定値の下位１６ビット内に１がある場合、下位１６ビットからの繰り上がりが周期的に生じるために、DDS１００の出力は位相変調された波形となる。
【０００９】
（２）周波数設定値の下位１６ビットが全て０の場合でも、周波数設定レジスタ１０３への周波数設定値が２のべき乗でない場合には、サイン波の周期毎に波形メモリ１０６からの読み出しアドレスが一定値にならず、矩形波発生回路１０８の出力のデューティ比がある周期で変化する。
【００１０】
（１）、（２）の結果、図６及び図７に示すように、デューティ変化は、位相検波回路においてその出力の変動に変換されてしまう。
【００１１】
この変動は、高ゲインアンブで増幅され、探傷波形へはコイル印加周波数設定値より長い周期のジッタが生じる。
【００１２】
このジッタは、DDS１００の原理上、周波数設定値が正確に２のべき乗でない限り生じるが、ジッタ周波数が位相検波回路のLPFのカットオフ周波数から十分離れている高い場合には探傷波形へは現れず、探傷性能への悪影響は生じない。図８に周波数設定値ΔPhase=286×2＾12(=0h11E0000)の場合に生じるジッタを示す。図８においては短形波形の値が１となるサンプル点の数が７サンプルあるいは８サンプルとなり、８サンプルとなった時点でジッタが生じる。
【００１３】
しかしながら、上記特公平６−２７７２９号公報等の従来の渦流探傷装置においては、演算部からの周波数設定信号を受けて、装置への周波数設定値を算出する割り算部があるが、ジッタの影響が考慮されていないために、これ自身にはジッタによるS/N劣化を改善するための手段は含まれていない。
【００１４】
本発明は、上記事情に鑑みてなされたものであり、波形発生部であるDDSにおける周波数設定値を渦流探傷結果に影響を及ぼすことのない補正値に補正することにより、探傷波形のS/N改善ができる渦流探傷装置を提供することを目的としている。
【課題を解決するための手段】
【００１５】
本発明の渦流探傷装置は、
交流電流を印加し試験体内部に磁界を発生させるセンスコイルと、
前記センスコイルに印加する前記交流電流の印加周波数を入力する印加周波数入力手段と、
前記印加周波数入力手段での前記印加周波数に基づき前記交流電流の印加波形を生成する印加波形生成手段と、
前記磁界による前記試験体内部の渦電流分布の変化を前記センスコイルのインピーダンス変動として抽出するインピーダンス変動抽出手段と、
前記インピーダンス変動抽出手段が抽出した前記インピーダンス変動の抽出信号の所定の周波数成分以下を抑制するローパスフィルタと、
前記ローパスフィルタを介した前記抽出信号に基づき前記試験体内部の健全性を評価する探傷画像を生成する探傷画像生成手段と、
前記印加波形生成手段での前記印加波形のデューティ比変動の変動周波数を前記ローパスフィルタの前記所定の周波数以下に制御するように前記印加周波数を補正する印加周波数補正手段と
を備えて構成される。
【発明の効果】
【００１６】
本発明によれば、波形発生部であるDDSにおける周波数設定値を渦流探傷結果に影響を及ぼすことのない補正値に補正することにより、探傷波形のS/N改善ができるという効果がある。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照しながら本発明の実施例について述べる。
【実施例１】
【００１８】
図１及び図２は本発明の実施例１に係わり、図１は渦流探傷装置の構成を示す構成図、図２は図１の渦流探傷装置の作用を説明するフローチャートである。
【００１９】
図１に示すように、本実施例の渦流探傷装置１は、ブローブ内部（図示せず）に設けられたセンサとして働くセンスコイル３ヘ印加する正弦波信号と位相検波用矩形波形信号（正弦波との位相差0°）を発生する第１のDDS２ａと、位相検波用矩形波形信号（正弦波との位相差90°）を発生する第２のDDS２ｂと、センスコイル３によって試験体内部に発生した渦電流分布の変化によるセンスコイル３の微小なインピーダンス変化を、センスコイル３とバランスコイル４の端子での電圧の差分として出力するための作動アンプへの入力信号を生成するブリッジ回路５と、第１のDDS２ａ及び第２のDDS２ｂからの0°と90°という位相が直交関係にある矩形波信号を作動アンプ出力と乗算し、LPFを通すことにより、作動アンプ出力信号の0°成分と90°成分を直流電圧として出力する乗算器６、７とLPF８、９とから構成される位相検波回路１０と、位相検波回路１０の出力を増幅するアンプ１１、１２と、アンプ１１、１２をデジタル信号に変換させる A/Dコンバータ１４と、デジタル信号を探傷波形として表示するLCD１３と、各部を制御するCPU１５と、センスコイル３への印加周波数設定値ΔPhaseを入力する入力部１６とを備えて構成される。
【００２０】
なお、第１のDDS２ａ及び第２のDDS２ｂの構成は、図３及び図４と同じであるので説明は省略する。
【００２１】
このように構成された本実施例の作用について説明する。入力部１６から入力されたセンスコイル３の印加周波数設定値から、CPU１５によって位相ステップ量ΔPhaseが算出されると、図２に示すように、CPU１５は、まずステップS1にて各パラメータを初期設定する。具体的には
１）パラメータH（第１のDDS２ａの位相検波用矩形波形信号（位相差0°）はHigh期間のΔPhase毎のタイミング回数）を０に設定、
２）パラメータL（第１のDDS２ａの位相検波用矩形波形信号（位相差0°）はLow期間のΔPhase毎のタイミング回数）を０に設定、
３）パラメータH/L(old)（デューティ比）を１に設定、
４）パラメータn（同じ値のデューティ比の連続周期回数）を０に設定、
５）パラメータNmax（同じ値のデューティ比の最大連続回数）を０に設定、
６）パラメータm（デューティ比の算出回数）を０に設定、
７）パラメータPAOUT（位相積算部(Phase Accumulator ) （図４参照）の位相積算値）を０に設定
等を行う。
【００２２】
そして、ステップS2にてパラメータHをインクリメントし、ステップS3にて第１のDDS２ａの位相積算部(Phase Accumulator ) （図４参照）の位相積算値PAOUTに印加周波数設定値ΔPhaseを加算し位相積算値PAOUTとし、ステップS4にて位相積算値PAOUTと所定値2048とを比較し、位相積算値PAOUTが所定値2048以下ならばステップS2に戻り、位相積算値PAOUTが所定値2048を超えているならばステップS5に進む。このステップS2〜S4により第１のDDS２ａの位相検波用矩形波形信号（位相差0°）がHigh期間の印加周波数設定値ΔPhase毎のタイミング回数Hが取得される。
【００２３】
続いて、ステップS5にてパラメータLをインクリメントし、ステップS6にて位相積算値PAOUTと所定値4096とを比較し、位相積算値PAOUTが所定値4096以下ならばステップS2に戻り、位相積算値PAOUTが所定値4096を超えているならばステップS7に進む。このステップS6及びS7により第１のDDS２ａの位相検波用矩形波形信号（位相差0°）がLow期間の印加周波数設定値ΔPhase毎のタイミング回数Lが取得される。
【００２４】
そして、ステップS7にて取得したタイミング回数Hとタイミング回数Lによりデューティ比H/L(new)を算出し、ステップS8にてH/L(old)とH/L(new)とを比較して、H/L(old)とH/L(new)が等しい場合にはステップS9にてパラメータnをインクリメントしてステップS11に進み、H/L(old)とH/L(new)が異なる場合にはステップS10にてパラメータnを０にリセットしてステップS11に進む。このステップS7〜S10により、デューティ比が同じ値をとる連続したセンスコイル３ヘの正弦波信号の周期回数（同じ値のデューティ比の連続周期回数）であるパラメータnが取得される。
【００２５】
次に、ステップS11にてパラメータnとパラメータNmax（同じ値のデューティ比の最大連続回数）とを比較し、n＞Nmaxかどうか判断する。n＞NmaxならばステップS12にてNmaxにnをセットしステップS13に進み、nがNmax以下ならばそのままステップS13に進む。そして、ステップS13にてH/L(old)にH/L(new)をセットし、ステップS14にてパラメータH、Lを０にリセットし、ステップS15にてデューティ比の算出回数であるパラメータmをインクリメントする。
【００２６】
その後、ステップS16にてデューティ比の算出回数であるパラメータmとパラメータMmax（デューティ比の算出回数上限値（所定値））と比較し、m＝MmaxならばステップS17に進み、m＝MmaxでないならばステップS2に戻る。
【００２７】
そして、ステップS17にてデューティ比の算出回数上限値Mmax内において、所定のパラメータNmax（同じ値のデューティ比の最大連続回数）による位相変動の帯域が位相検波回路１０のLPF８、９がカットオフできる許容範囲かどうか判定する。
【００２８】
この位相変動の帯域に関する判定は、ジッタの発生周波数（図６及び図７参照）が位相検波回路１０のLPF８、９がカットオフ周波数以下かどうかの判定である。
【００２９】
位相変動の帯域が位相検波回路１０のLPF８、９がカットオフできない程度の頻度で発生する場合には、探傷結果のS/Nに影響が出るために、ステップS18にて印加周波数設定値ΔPhaseを周波数補正値δPにて補正してステップS1に戻り処理を繰り返し、位相変動の帯域が位相検波回路１０のLPF８、９がカットオフできる許容範囲の場合には、LPF８、９でこの位相変動の影響をカットすることが可能であるため、処理を終了する。
【００３０】
このように本実施例では、ユーザが入力部６にて入力した印加周波数設定値から算出された位相ステップ量ΔPhaseに対して、CPU15の処理により該位相ステップ量ΔPhaseを位相検波回路１０のLPF８、９でカットオフできる周波数に補正することで、第１のDDS２ａ及び第２のDDS２ｂでのジッタの発生の影響を抑制することが可能である。
【００３１】
なお、本実施例では、印加周波数設定値の入力値ΔPhaseに対して上記の処理を実施し、ΔPhaseを補正するとしたが、これに限らず、印加周波数設定値の入力値ΔPhaseの近傍のLPF８、９でカットオフできる周波数を図示しないテーブルメモリに格納することで、例えば印加周波数設定値の入力値がΔPhase1〜ΔPhase2の範囲にある場合には、近傍のLPF８、９でカットオフできる周波数P1を印加周波数設定値として読み出すようにしてもよく、この場合テーブルメモリが必要にはなるが、上記処理を行う必要がなくなる。
【００３２】
本発明は、上述した実施例に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施例１に係る渦流探傷装置の構成を示す構成図
【図２】図１の渦流探傷装置の作用を説明するフローチャート
【図３】波形発生部であるDDSの構成を示す構成図
【図４】図３の位相積算部（Phase Accumulator ) の構成を示す構成図
【図５】図４の波形メモリの波形データを示す図
【図６】図３のDDSにおけるジッタの発生を説明する第１の図
【図７】図３のDDSにおけるジッタの発生を説明する第２の図
【図８】図３のDDSにおけるジッタの発生を説明する第３の図
【符号の説明】
【００３４】
１…渦流探傷装置
２ａ…第１のDDS
２ｂ…第２のDDS
３…センスコイル
４…バランスコイル
５…ブリッジ回路
６、７…乗算器
８、９…LPF
１０…位相検波回路
１１、１２…アンプ
１３…LCD
１４…A/Dコンバータ
１５…CPU
１６…入力部
代理人    弁理士    伊藤  進
【図１】
2006145296.tif 000003
【図２】
2006145296.tif 000004
【図３】
2006145296.tif 000005
【図４】
2006145296.tif 000006
【図５】
2006145296.tif 000007
【図６】
2006145296.tif 000008
【図７】
2006145296.tif 000009
【図８】
2006145296.tif 000010