(57)【要約】【課題】ＰＷＭ方式を用いることなく、光量補正を行った後に階調制御を行うことができる発光素子駆動装置を提供する。【解決手段】ＬＥＤ駆動装置２Ｒは、定電流回路１０Ｒと制御回路４０Ｒとを有する。定電流回路１０Ｒは、それぞれＬＥＤ１Ｒに直列接続されるとともに互いに並列接続されてＬＥＤ１Ｒに電流を供給する複数の定電流源を含む。複数の定電流源は、それぞれ第１〜第Ｍの定電流源を含む第１〜第Ｎの定電流ブロックを構成する。第１〜第Ｍの定電流源間の電流比は、定電流ブロック間で略同一である。制御回路は、光量補正データに基づき、全ての定電流ブロックについて共通に、第１〜第Ｍの定電流源を選択的に有効状態とし、階調データに基づき、第１〜第Ｎの定電流ブロックを選択的にオンする。これにより、オンされた定電流ブロックに属する有効状態の定電流源が、ＬＥＤ１Ｒに電流を供給する。【選択図】図１
2006186277.tif 000002
【特許請求の範囲】
【請求項１】
発光素子を駆動する発光素子駆動装置において、
それぞれ発光素子に直列接続されるとともに互いに並列接続されて発光素子に電流を供給する複数の定電流源を含む定電流回路であって、複数の定電流源は、それぞれ第１〜第Ｍ（Ｍは２以上の整数）の定電流源を含む第１〜第Ｎ（Ｎは２以上の整数）の定電流ブロックを構成し、第１〜第Ｍの定電流源間の電流比は、定電流ブロック間で略同一である定電流回路と、
第１〜第Ｍの定電流源それぞれの有効／無効を示す光量補正データに基づき、全ての定電流ブロックについて共通に、第１〜第Ｍの定電流源を選択的に有効状態とし、第１〜第Ｎの定電流ブロックそれぞれのオン／オフを示す階調データに基づき、第１〜第Ｎの定電流ブロックを選択的にオンする制御回路と、を有し、
オンされた定電流ブロックに属する有効状態の定電流源が、発光素子に電流を供給することを特徴とする発光素子駆動装置。
【請求項２】
請求項１に記載の発光素子駆動装置において、
全ての定電流ブロックについて、第１，２，・・・，Ｍの定電流源間の電流比は、２0：２1：・・・：２M-1に設定されていることを特徴とする発光素子駆動装置。
【請求項３】
請求項１または２に記載の発光素子駆動装置において、
第ｎ（ｎ＝１〜Ｎ）の定電流ブロックに属する第ｍ（ｍ＝１〜Ｍ）の定電流源をＳnmと表すとき、ｍ＝１〜Ｍの各々について、定電流源Ｓ1m，Ｓ2m，・・・，ＳNm間の電流比は、２0：２1：・・・：２N-1に設定されていることを特徴とする発光素子駆動装置。
【請求項４】
請求項１〜３のいずれか１項に記載の発光素子駆動装置において、
光量補正データを記憶して制御回路に供給する不揮発性の光量補正データ記憶回路をさらに有することを特徴とする発光素子駆動装置。
【請求項５】
請求項１〜４のいずれか１項に記載の発光素子駆動装置において、
階調データを記憶して制御回路に供給する階調データ記憶回路をさらに有することを特徴とする発光素子駆動装置。
【請求項６】
請求項１〜４のいずれか１項に記載の発光素子駆動装置において、
固定の階調データを予め記憶する不揮発性の階調データ記憶回路と、
可変の階調データを記憶する揮発性の階調データ記憶回路と、
外部から供給される選択指示に基づき、固定の階調データおよび可変の階調データのうち一方を選択して制御回路に供給する階調データ選択回路と、
をさらに有することを特徴とする発光素子駆動装置。
【請求項７】
互いに発光色が異なる複数個の発光素子を駆動する発光素子駆動装置において、
発光素子毎に、請求項１〜６のいずれか１項に記載の発光素子駆動装置を備えることを特徴とする発光素子駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子を駆動する発光素子駆動装置に関する。
【背景技術】
【０００２】
従来、発光ダイオード（LED:  Light  Emitting  Diode）等の発光素子の光量を変化させて階調を実現する方法としては、パルス幅変調（PWM:  Pulse  Width  Modulation）方式が一般的であった。特に、ＬＥＤの光量補正を駆動電流値の調整によって行った後に階調制御を行う場合、さらなる駆動電流値の変更が困難であることより、階調制御には専らＰＷＭ方式が利用されている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、上記のＰＷＭ方式では、パルス幅を細かく制御しなければならず、信号のオン／オフ制御によるスイッチングノイズの発生による電磁妨害（EMI:  ElectroMagnetic  Interference）等の問題がある。
【０００４】
また、ＰＷＭ方式では、発光色が異なる複数個のＬＥＤを組み合わせて所望の色を得る構成において次の問題がある。すなわち、パルス幅を変化させて階調を実現するので、図８に示されるように、ある期間だけしか色の融合が実現せず、色の再現性が悪い。
【０００５】
そこで、本発明は、ＰＷＭ方式を用いることなく、光量補正を行った後に階調制御を行うことができる発光素子駆動装置を提供する。
【課題を解決するための手段】
【０００６】
本発明は、発光素子を駆動する発光素子駆動装置において、それぞれ発光素子に直列接続されるとともに互いに並列接続されて発光素子に電流を供給する複数の定電流源を含む定電流回路であって、複数の定電流源は、それぞれ第１〜第Ｍ（Ｍは２以上の整数）の定電流源を含む第１〜第Ｎ（Ｎは２以上の整数）の定電流ブロックを構成し、第１〜第Ｍの定電流源間の電流比は、定電流ブロック間で略同一である定電流回路と、第１〜第Ｍの定電流源それぞれの有効／無効を示す光量補正データに基づき、全ての定電流ブロックについて共通に、第１〜第Ｍの定電流源を選択的に有効状態とし、第１〜第Ｎの定電流ブロックそれぞれのオン／オフを示す階調データに基づき、第１〜第Ｎの定電流ブロックを選択的にオンする制御回路とを有し、オンされた定電流ブロックに属する有効状態の定電流源が、発光素子に電流を供給することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、ＰＷＭ方式を用いることなく、光量補正を行った後に階調制御を行うことができる発光素子駆動装置を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施の形態を図面に従って説明する。
【０００９】
図１は、本実施の形態に係るＬＥＤ装置１００の構成を示すブロック図である。このＬＥＤ装置１００は、発光素子としてＬＥＤを有する発光装置であり、例えば、ＬＥＤテレビや屋外のＬＥＤビジョンなどに利用されるものである。ここでは、ＬＥＤ装置１００は、赤色のＬＥＤ１Ｒ、緑色のＬＥＤ１Ｇ、および青色のＬＥＤ１Ｂを有しており、各ＬＥＤの光が混合されて所定の色で発光するものである。ただし、発光素子の種類、個数、および発光色は、特に限定されない。
【００１０】
ＬＥＤ装置１００は、ＬＥＤ１Ｒ，１Ｇ，１Ｂを駆動するＬＥＤ駆動装置２を有する。このＬＥＤ駆動装置２は、１個のＩＣによって構成されており、それぞれＬＥＤ１Ｒ，１Ｇ，１Ｂを駆動するＬＥＤ駆動装置２Ｒ，２Ｇ，２Ｂを含んで構成されている。ＬＥＤ駆動装置２Ｒ，２Ｇ，２Ｂは、ＬＥＤの光量補正と階調制御とを電流値制御によって実現する回路である。図１に示されるとおり、ＬＥＤ駆動装置２Ｒ，２Ｇ，２Ｂは、それぞれ、定電流回路１０Ｒ，１０Ｇ，１０Ｂ、光量補正データ記憶回路２０Ｒ，２０Ｇ，２０Ｂ、階調データ記憶回路３０Ｒ，３０Ｇ，３０Ｂ、および制御回路４０Ｒ，４０Ｇ，４０Ｂを有する。
【００１１】
以下、ＬＥＤ駆動装置２Ｒの構成について説明する。なお、ＬＥＤ駆動装置２Ｇ，２Ｂの構成については、ＬＥＤ駆動装置２Ｒと殆ど同じであるので、ここでは説明を省略することとする。
【００１２】
定電流回路１０Ｒは、ＬＥＤ１Ｒに駆動電流を供給する複数の定電流源を含む回路である。図２は、定電流回路１０Ｒの構成を示す概略図である。図２に示されるように、定電流回路１０Ｒは、それぞれＬＥＤ１Ｒに直列接続されるとともに互いに並列接続された複数個の定電流源Ｓ11〜ＳNMを含む。そして、これら複数個の定電流源Ｓ11〜ＳNMは、それぞれ第１〜第Ｍの定電流源Ｓ11〜Ｓ1M，Ｓ21〜Ｓ2M，・・・，ＳN1〜ＳNMを含む第１〜第Ｎの定電流ブロックＢ1〜ＢNを構成している。ここでは、第ｎ（ｎ＝１，２，・・・，Ｎ）の定電流ブロックＢｎに属する第ｍ（ｍ＝１，２，・・・，Ｍ）の定電流源は、「Ｓnm」と表されている。
【００１３】
これらの定電流源Ｓ11〜ＳNMの出力電流値は、次のように重み付けされている。すなわち、全ての定電流ブロックについて、第１，２，・・・，Ｍの定電流源間の電流比は、２0：２1：・・・：２M-1となっている。また、第１〜第Ｍの各定電流源について、定電流ブロックＢ1，Ｂ2，・・・，ＢN間の電流比は、２0：２1：・・・：２N-1となっている。言い換えると、ｍ＝１〜Ｍの各々について、定電流源Ｓ1m，Ｓ2m，・・・，ＳNm間の電流比は、２0：２1：・・・：２N-1となっている。したがって、定電流ブロックＢnに属する第ｍの定電流源Ｓnmの出力電流値は、２n-1・２m-1・Ｉ0（Ｉ0は単位電流値）と表される。
【００１４】
光量補正データ記憶回路２０Ｒは、ＬＥＤ１Ｒについての光量補正データを記憶する不揮発性の記憶回路であり、例えばフラッシュメモリなどの不揮発性半導体メモリである。ここで、光量補正データは、全ての定電流ブロックについて共通に、第１〜第Ｍの定電流源それぞれの有効／無効を示すデータである。この光量補正データは、好適には各ビットが各定電流源の有効／無効を示すＭビットのビットデータである。
【００１５】
階調データ記憶回路３０Ｒは、ＬＥＤ１Ｒについての階調データを記憶する揮発性の記憶回路であり、例えばＲＡＭ（Random  Access  Memory）、シフトレジスタ、ラッチ回路などである。ここで、階調データは、定電流ブロックＢ1〜ＢNそれぞれのオン／オフを示すデータである。階調データは、好適には各ビットが各定電流ブロックのオン／オフを示すＮビットのビットデータである。
【００１６】
制御回路４０Ｒは、光量補正データおよび階調データに基づいて定電流回路１０Ｒの出力電流値を制御する回路である。具体的には、制御回路４０Ｒは、光量補正データに基づき、全ての定電流ブロックについて共通に、第１〜第Ｍの定電流源を選択的に有効状態または無効状態とする。ここで、有効状態とは定電流源がオン可能な状態であり、無効状態とは定電流源が常時オフの状態である。また、制御回路４０Ｒは、階調データに基づき、定電流ブロックＢ1〜ＢNを選択的にオンまたはオフする。これにより、制御回路４０Ｒによってオンされた定電流ブロックに属する有効状態の定電流源が、ＬＥＤ１Ｒに駆動電流を供給することとなる。
【００１７】
上記構成では、光量補正データを“００・・・０”（十進数の０）から“１１・・・１”（十進数の２M−１）までの範囲で設定することができ、各定電流ブロックＢn（ｎ＝１，２，・・・，Ｎ）の出力可能な電流値を、２n-1・０・Ｉ0（＝０）から２n-1・（２M−１）・Ｉ0までの範囲で、等間隔（２n-1・Ｉ0ステップ）で、２M段階で調整することができる。例えば、光量補正データがＬ（十進数）に設定された場合、各定電流ブロックＢnの出力可能な電流値は、２n-1・Ｌ・Ｉ0すなわち最大出力電流値のＬ／（２M−１）倍となる。そして、この上で、階調データを“００・・・０”（十進数の０）から“１１・・・１”（十進数の２N−１）までの範囲で設定することができ、定電流回路１０Ｒの出力電流値を、０・Ｌ・Ｉ0（＝０）から（２N−１）・Ｌ・Ｉ0までの範囲で、等間隔（Ｌ・Ｉ0ステップ）で、２N段階で変化させることができる。例えば、階調データがＧ（十進数）に設定された場合、定電流回路１０Ｒの出力電流値は、Ｇ・Ｌ・Ｉ0となる。したがって、上記構成によれば、ＬＥＤの光量補正および階調制御を電流値階調によって実現することができる。
【００１８】
なお、定電流回路１０Ｒにおいて、各定電流ブロックは、常時有効状態である定電流源を含んでいてもよい。例えば、各定電流ブロックＢn（ｎ＝１，２，・・・，Ｎ）に、出力電流値が２n-1・α・Ｉ0である常時有効状態の定電流源がさらに設けられた場合、各定電流ブロックＢnの出力可能な電流値は、２n-1・（０＋α）・Ｉ0から２n-1・（２M−１＋α）・Ｉ0までの範囲で設定可能となる。すなわち、定電流ブロックの出力可能な電流値の光量補正データによる調整範囲にオフセットを持たせることができる。
【００１９】
また、定電流回路１０Ｒは、常時オン状態である定電流ブロックを含んでいてもよい。例えば、定電流回路１０Ｒに、出力電流値がβ・Ｌ・Ｉ0（Ｌは光量補正データ）である常時オン状態の定電流ブロックがさらに設けられた場合、定電流回路１０Ｒの出力電流値は、（０＋β）・Ｌ・Ｉ0から（２N−１＋β）・Ｌ・Ｉ0までの範囲で設定可能となる。すなわち、定電流回路１０Ｒの出力電流値の階調データによる設定範囲にオフセットを持たせることができる。
【００２０】
図３は、ＬＥＤ駆動装置２Ｒの具体的な構成の一例を示す回路図である。以下、図３に従って、ＬＥＤ駆動装置２Ｒの構成をより具体的に説明する。
【００２１】
定電流回路１０Ｒは、ＰＭＯＳトランジスタＭ１０〜Ｍ１４、Ｍ２０〜Ｍ２４、Ｍ３０〜Ｍ３４、Ｍ４０〜Ｍ４４を含んで構成されている。これらのＰＭＯＳトランジスタは、それぞれ後述する基準トランジスタＭ０とカレントミラー回路を構成して定電流源として機能する出力トランジスタである。本回路例では、定電流ブロックＢ1が、第１〜第４の定電流源としての第１〜第４のＰＭＯＳトランジスタＭ１１〜Ｍ１４と、常時有効状態である第０のＰＭＯＳトランジスタＭ１０とにより構成されている。同様に、定電流ブロックＢ2，Ｂ3，Ｂ4が、それぞれ、第１〜第４の定電流源としての第１〜第４のＰＭＯＳトランジスタＭ２１〜Ｍ２４，Ｍ３１〜Ｍ３４，Ｍ４１〜Ｍ４４と、常時有効状態である第０のＰＭＯＳトランジスタＭ２０，Ｍ３０，Ｍ４０とにより構成されている。図３において、第ｎ（ｎ＝１〜４）の定電流ブロックに属する第ｍ（ｍ＝０〜４）のＰＭＯＳトランジスタは「Ｍｎｍ」と表されている。
【００２２】
これらのＰＭＯＳトランジスタＭ１０〜Ｍ４４のトランジスタサイズは、次のように重み付けされている。すなわち、全ての定電流ブロックについて、第０，１，２，３，４のＰＭＯＳトランジスタ間のサイズ比は、１０：１：２：４：８に設定されている。また、第０〜第４の各ＰＭＯＳトランジスタについて、定電流ブロックＢ1，Ｂ2，Ｂ3，Ｂ4間のサイズ比は、１：２：４：８となっている。言い換えると、ｍ＝０〜４の各々について、ＰＭＯＳトランジスタＭ１ｍ，Ｍ２ｍ，Ｍ３ｍ，Ｍ４ｍ間のサイズ比は、１：２：４：８となっている。したがって、定電流ブロックＢ1に属する第１のＰＭＯＳトランジスタＭ１１のトランジスタサイズを１とすると、定電流ブロックＢnに属する第ｍ（ｍ＝１〜４）のＰＭＯＳトランジスタＭｎｍのトランジスタサイズは、２n-1・２m-1と表される。また、定電流ブロックＢnに属する第０のＰＭＯＳトランジスタＭｎ０のサイズは、２n-1・１０と表される。
【００２３】
光量補正データ記憶回路２０Ｒは、ここでは、各ビットが各ＰＭＯＳトランジスタの有効／無効を示す４ビットデータである光量補正データを保持する。ここで、４ビットデータにおいて、下位より１，２，３，４ビット目のデータＬ１，Ｌ２，Ｌ３，Ｌ４は、それぞれ第１，２，３，４のＰＭＯＳトランジスタに対応する。また、ビット“１”は有効を示し、ビット“０”は無効を示す。
【００２４】
階調データ記憶回路３０Ｒは、ここでは、各ビットが各定電流ブロックのオン／オフを示す４ビットデータである階調データを保持する。ここで、４ビットデータにおいて、下位より１，２，３，４ビット目のデータＧ１，Ｇ２，Ｇ３，Ｇ４は、それぞれ定電流ブロックＢ1，Ｂ2，Ｂ3，Ｂ4に対応する。また、ビット“１”はオンを示し、ビット“０”はオフを示す。
【００２５】
制御回路４０Ｒは、計２０個のＰＭＯＳトランジスタＭ１０〜Ｍ４４のそれぞれに対応して設けられた、計２０個のＡＮＤ回路Ａ１０〜Ａ４４、計２０個のＰＭＯＳトランジスタＰＭ、および計２０個のＮＭＯＳトランジスタＮＭと、基準電流生成回路４１Ｒとを含んで構成されている。なお、図３においては、符号「ＰＭ」および「ＮＭ」は、左上のＰＭＯＳトランジスタとＮＭＯＳトランジスタとに代表的に付されており、その他１９個については省略されている。
【００２６】
第１〜第４のＰＭＯＳトランジスタＭｎｍ（ｎ＝１〜４，ｍ＝１〜４）に対応して、ＡＮＤ回路Ａｎｍが設けられている。このＡＮＤ回路Ａｎｍには、光量補正データ記憶回路２０Ｒに設定されている光量補正データ（４ビットデータ）の下位よりｍビット目のデータＬｍと、階調データ記憶回路３０Ｒに設定されている階調データ（４ビットデータ）の下位よりｎビット目のデータＧｎとが入力される。ＡＮＤ回路Ａｎｍは、これらの論理積をとって出力する。
【００２７】
また、第０のＰＭＯＳトランジスタＭｎ０（ｎ＝１〜４）に対応して、ＡＮＤ回路Ａｎ０が設けられている。このＡＮＤ回路Ａｎ０には、電源電圧と、階調データ記憶回路３０Ｒに設定されている階調データ（４ビットデータ）の下位よりｎビット目のデータＧｎとが入力される。ＡＮＤ回路Ａｎ０は、これらの論理積をとって出力する。
【００２８】
ＰＭＯＳトランジスタＭｎｍ（ｎ＝１〜４，ｍ＝０〜４）に対応して、ＰＭＯＳトランジスタＰＭおよびＮＭＯＳトランジスタＮＭが設けられている。ＰＭＯＳトランジスタＰＭとＮＭＯＳトランジスタＮＭとは、ゲートおよびドレインが互いに接続されており、インバータを構成している。ＰＭＯＳトランジスタＰＭおよびＮＭＯＳトランジスタＮＭのゲート（インバータの入力側）はＡＮＤ回路Ａｎｍの出力端子に接続されており、ドレイン（インバータの出力側）はＰＭＯＳトランジスタＭｎｍのゲートに接続されている。また、ＰＭＯＳトランジスタＰＭのソースは電源電圧に接続されており、ＮＭＯＳトランジスタＮＭのソースは基準トランジスタＭ０のゲートに接続されている。
【００２９】
基準電流生成回路４１Ｒは、オペアンプＯＰ、基準電圧源Ｖｒｅｆ、ＰＭＯＳトランジスタである基準トランジスタＭ０、可変抵抗Ｒ、および抵抗調整用メモリ４１ａを含んで構成されている。オペアンプＯＰの正相入力端子は基準電圧源Ｖｒｅｆに接続されており、出力端子は基準トランジスタＭ０のゲートに接続されている。この基準トランジスタＭ０のソースは電源電圧に接続されており、ドレインは可変抵抗Ｒを介してグランドに接続されている。
【００３０】
この可変抵抗Ｒの端子間電圧がオペアンプＯＰの逆相入力端子に帰還され、これにより、オペアンプＯＰは、その正相入力端子と逆相入力端子とが常に同電位となるように動作する。すなわち、オペアンプＯＰは、可変抵抗Ｒの端子間電圧を常に正相入力端子に印加される電圧Ｖｒｅｆと等しくなるように維持する。したがって、基準トランジスタＭ０に流れる基準電流Ｉｒｅｆは、Ｖｒｅｆ／Ｒ（Ｒは可変抵抗Ｒの抵抗値）に制御される。
【００３１】
可変抵抗Ｒは、抵抗調整用メモリ４１ａに設定されている抵抗調整データに応じた抵抗値となるように構成されている。抵抗調整用メモリ４１ａは、例えば４ビットのフラッシュメモリである。なお、抵抗値の精度が高い場合には、可変抵抗の代わりに固定抵抗を用いることができ、抵抗調整用メモリ４１ａを省略することができる。
【００３２】
ここでは、上記の抵抗調整データは、電流Ｖｒｅｆ／Ｒすなわち基準電流Ｉｒｅｆが０．１２５ｍＡとなるように設定されているものとする。また、上記の基準トランジスタＭ０のトランジスタサイズは、ＰＭＯＳトランジスタＭ１１のトランジスタサイズと同じであるものとする。
【００３３】
以下、上記構成におけるＰＭＯＳトランジスタＭ１０〜Ｍ４４のオン／オフ動作について説明する。
【００３４】
まず、第１〜第４のＰＭＯＳトランジスタＭｎｍ（ｎ＝１〜４，ｍ＝１〜４）のオン／オフについて説明する。上述したとおり、ＰＭＯＳトランジスタＭｎｍに対応するＡＮＤ回路Ａｎｍは、データＬｍとデータＧｎとの論理積をとる。
【００３５】
Ｌｍ＝０である場合、すなわち光量補正データが第ｍのＰＭＯＳトランジスタＭｎｍの無効を示している場合、ＡＮＤ回路Ａｎｍの出力は、階調データによらずロウレベルとなる。すると、ＰＭＯＳトランジスタＰＭがオンとなる一方、ＮＭＯＳトランジスタＮＭがオフとなる。これにより、ＰＭＯＳトランジスタＭｎｍのゲート電位は電源電位とほぼ等しくなり、ＰＭＯＳトランジスタＭｎｍはオフ状態となる。このように、Ｌｍ＝０である場合、全ての定電流ブロックにおいて第ｍのＰＭＯＳトランジスタＭｎｍは常時オフ状態すなわち無効状態となる。
【００３６】
Ｌｍ＝１である場合、すなわち光量補正データが第ｍのＰＭＯＳトランジスタＭｎｍの有効を示している場合、ＡＮＤ回路Ａｎｍの出力は階調データによって決まる。データＧｎ＝０である場合、すなわち階調データが定電流ブロックＢnのオフを示している場合、ＡＮＤ回路Ａｎｍの出力はロウレベルとなり、ＰＭＯＳトランジスタＭｎｍはオフとなる。一方、データＧｎ＝１である場合、すなわち階調データが定電流ブロックＢnのオンを示している場合、ＡＮＤ回路Ａｎｍの出力はハイレベルとなる。すると、ＰＭＯＳトランジスタＰＭがオフとなる一方、ＮＭＯＳトランジスタＮＭがオンとなる。これにより、ＰＭＯＳトランジスタＭｎｍは、ゲート電位が基準トランジスタＭ０のゲート電位とほぼ等しくなり、基準トランジスタＭ０とカレントミラーの関係となりオンとなる。ここで、基準トランジスタＭ０に流れる基準電流Ｉｒｅｆは０．１２５ｍＡであり、基準トランジスタＭ０とＰＭＯＳトランジスタＭｎｍとのトランジスタサイズ比は１：２n-1・２m-1であるので、ＰＭＯＳトランジスタＭｎｍの出力電流値は２n-1・２m-1・０．１２５ｍＡとなる。このように、Ｌｍ＝１である場合、全ての定電流ブロックにおいて第ｍのＰＭＯＳトランジスタＭｎｍはオン可能な状態すなわち有効状態となる。この場合において、Ｇｎ＝０のときにはＰＭＯＳトランジスタＭｎｍはオフとなり、Ｇｎ＝１のときにはＰＭＯＳトランジスタＭｎｍはオンとなる。
【００３７】
次に、第０のＰＭＯＳトランジスタＭｎ０（ｎ＝１〜４）のオン／オフについて説明する。上述したとおり、ＰＭＯＳトランジスタＭｎ０に対応するＡＮＤ回路Ａｎ０には、光量補正データは入力されず、電源電圧とデータＧｎとが入力される。このため、ＡＮＤ回路Ａｎ０の出力は、光量補正データによらず階調データによって決まる。そして、上記と同様に、データＧｎ＝０である場合、ＰＭＯＳトランジスタＭｎ０はオフとなる。一方、データＧｎ＝１である場合、ＰＭＯＳトランジスタＭｎ０は基準トランジスタＭ０とカレントミラーの関係になりオンとなる。ここで、基準トランジスタＭ０に流れる基準電流Ｉｒｅｆは０．１２５ｍＡであり、基準トランジスタＭ０とＰＭＯＳトランジスタＭｎ０とのトランジスタサイズ比は１：２n-1・１０であるので、ＰＭＯＳトランジスタＭｎ０の出力電流値は２n-1・１０・０．１２５ｍＡとなる。このように、ＰＭＯＳトランジスタＭｎ０は、常に有効状態となっており、Ｇｎ＝０のときにはオフとなり、Ｇｎ＝１のときにはオンとなる。
【００３８】
図４は、それぞれの光量補正データに対する、階調データと出力電流値との関係を示す表である。以下、図４に従って、本実施の形態に係るＬＥＤ装置１００の好適な使用態様を示す。
【００３９】
一般に、ＬＥＤの発光効率にはバラツキがあり、駆動電流が同一であってもＬＥＤ毎に光量が異なる。そこで、このＬＥＤの光量バラツキを補正するため、ＬＥＤ装置１００の出荷前に予め光量補正を行う。この光量補正は、光量補正データを用いた出力電流値の調整によって実現される。
【００４０】
例えば、階調データ記憶回路３０Ｒに階調データ“１０００”を設定した状態で光量補正データを適宜変更し、このときのＬＥＤ１Ｒの光量をフォトセンサによって測定する。そして、測定結果よりＬＥＤ１Ｒの光量が所定光量値となるときの光量補正データを特定し、この特定された光量補正データを光量補正データ記憶回路２０Ｒに固定的に設定する。このとき、図４に示されるように、光量補正データは“００００”〜“１１１１”の範囲で選択することができ、出力電流値は１０ｍＡから２５ｍＡまで１ｍＡステップで１６段階に調整することができる。ＬＥＤ１Ｇ，１Ｂについても上記と同様に光量補正データを特定し、特定された光量補正データをそれぞれ光量補正データ記憶回路２０Ｇ，２０Ｂに固定的に設定する。ここでは、ＬＥＤ１Ｒ，１Ｇ，１Ｂはそれぞれ約１２ｍＡ，１６ｍＡ，２１ｍＡで所定光量値となるものであり、光量補正データ記憶回路２０Ｒ，２０Ｇ，２０Ｂにはそれぞれ光量補正データ“００１０”、“０１１０”、“１０１１”が設定されたものとする。
【００４１】
なお、上記の所定光量値は、適宜に設定されればよいが、好適な態様では、互いに同一の階調データでＬＥＤ１Ｒ，１Ｇ，１Ｂを駆動したときに所定の発光色が得られるように設定される。例えば、所定光量値は、互いに同一の階調データでＬＥＤ１Ｒ，１Ｇ，１Ｂを駆動したときに白色光が得られるように、ＲＧＢ間で互いに同一の光量値に設定される。
【００４２】
上記の光量補正を行った後、ＬＥＤ装置１００の使用時には、ＲＧＢ各色について階調制御を行うことができる。この階調制御は、階調データを用いた出力電流値の変更によって実現される。具体的には、ＲＧＢ各色の階調データをそれぞれ階調データ記憶回路３０Ｒ，３０Ｇ，３０Ｂに設定することにより、ＲＧＢ各色の階調制御を行うことができる。このとき、図４に示されるように、階調データは“００００”〜“１１１１”の範囲で選択することができる。そして、例えば、ＬＥＤ１Ｒについては、光量補正データは“００１０”であるので、０．０００〜２２．５００ｍＡの範囲で１．５００ｍＡステップで出力電流値を設定することができる。図４を見れば分かるように、光量補正データがどのような値をとっても階調ステップは一定である。このように、ＲＧＢ各色について出力電流値を１６段階で設定することができ、これにより合計４０９６（＝１６×１６×１６）色の発光色を得ることができる。
【００４３】
以上説明した本実施の形態によれば、以下の効果が得られる。
【００４４】
（１）ＬＥＤ駆動装置２Ｒは、それぞれ第１〜第Ｍの定電流源を含む第１〜第Ｎの定電流ブロックＢ1〜ＢNを備える。そして、光量補正データに基づき、全ての定電流ブロックについて共通に、第１〜第Ｍの定電流源を選択的に有効状態とし、階調データに基づき、定電流ブロックＢ1〜ＢNを選択的にオンする。このとき、第１〜第Ｍの定電流源間の電流比は定電流ブロック間で同一であり、第１〜第Ｍの定電流源の有効／無効パターンは全ての定電流ブロックで同一とされるので、光量補正データによらず定電流ブロック間の電流比は所定の比に維持される。このため、光量補正データがどのような値であっても、ある階調データが設定された場合、全定電流ブロックがオンの場合に対し、その階調データに応じた所定の割合の出力電流値が得られる。したがって、この構成によれば、光量補正データを用いて各定電流ブロックの出力可能な電流値を調整することができ、ＬＥＤ１Ｒの光量補正を行うことができる。そして、この光量補正を行った上で、階調データを用いて出力電流値を所定の割合に調整することができ、ＬＥＤ１Ｒの階調制御を行うことができる。すなわち、本実施の形態によれば、電流の大きさを複数段階から選択する電流値階調によってＬＥＤの光量補正および階調制御を実現するので、ＰＷＭ方式を用いることなく、光量補正を行った後に階調制御を行うことができる。この結果、ＰＷＭ方式に伴うＥＭＩ等の問題を回避することができる。
【００４５】
（２）全ての定電流ブロックについて、第１，２，・・・，Ｍの定電流源間の電流比は、２0：２1：・・・：２M-1に設定されている。このため、より少ない定電流源によって、より多くの電流値レベルを設けることができる。また、複数の電流値レベルを等間隔で設けることができ、光量補正において出力電流値をリニアに調整することができる。さらに、デジタルの光量補正データをアナログの電流値に良好に変換することができる。
【００４６】
（３）ｍ＝１〜Ｍの各々について、定電流源Ｓ1m，Ｓ2m，・・・，ＳNm間の電流比は、２0：２1：・・・：２N-1に設定されている。このため、より少ない定電流ブロックによって、より多くの電流値レベルを設けることができる。また、複数の電流値レベルを等間隔で設けることができ、階調制御において出力電流値をリニアに変化させることができる。さらに、デジタルの階調データをアナログの電流値に良好に変換することができる。
【００４７】
（４）互いに発光色が異なる複数個のＬＥＤを組み合わせて所望の色を得る構成において、本実施の形態に係るＬＥＤ駆動装置をＬＥＤ毎に設ける。具体的には、ＬＥＤ１Ｒ，１Ｇ，１Ｂのそれぞれに対応させてＬＥＤ駆動装置２Ｒ，２Ｇ，２Ｂを設ける。そして、全てのＬＥＤについて、電流値の大きさを変化させる電流値階調によって、光量補正と階調制御とを行う。このため、図５に示されるように、ＰＷＭ方式の場合と異なり、全期間に渡って色の融合を実現することができ、良好な色の再現性を実現することができる。
【００４８】
なお、本発明は、上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々変更することができる。
【００４９】
例えば、第１〜第Ｍの定電流源間の電流比は、上記実施の形態のように公比２の等比数列であることが好ましいが、他の重み付けも可能である。例えば、公比ｒ（ｒ＝３，４，・・・）の等比数列とすることも可能であるし、１：１：１や１：４：１０などとすることも可能である。
【００５０】
また、定電流源Ｓ1m，Ｓ2m，・・・，ＳNm間の電流比は、上記実施の形態のように公比２の等比数列であることが好ましいが、他の重み付けも可能である。例えば、公比ｒ（ｒ＝３，４，・・・）の等比数列とすることも可能であるし、１：１：１や１：４：１０などとすることも可能である。
【００５１】
また、図３では出力トランジスタとしてＰＭＯＳトランジスタを用いているが、この代わりに、ＮＭＯＳトランジスタ、ＮＰＮ型バイポーラトランジスタ、ＰＮＰ型バイポーラトランジスタなどを用いてもよい。また、複数個の発光素子は、互いに発光色が同一であってもよい。例えば、ＬＥＤ装置１００は、ＲＧＢ３色のＬＥＤの代わりに、３個の赤色ＬＥＤを備えてもよい。
【００５２】
また、図３に示される制御回路４０Ｒは、適宜に変更が可能である。例えば、図６のとおりに変更することができる。この図６では、第０〜第４のＰＭＯＳトランジスタＭｎｍ（ｎ＝１〜４，ｍ＝０〜４）に対応して、ＡＮＤ回路Ａｎｍの代わりにＮＡＮＤ回路ＮＡｎｍが設けられている。また、ＮＡＮＤ回路ＮＡｎｍの出力は、インバータＩＮＶを介してＰＭＯＳトランジスタＰＭのゲートに接続されている。また、ＮＭＯＳトランジスタＮＭの代わりにＰＭＯＳトランジスタＰＭ２が設けられている。
【００５３】
また、図３に示される基準電流生成回路４１Ｒは、ＬＥＤ駆動装置２Ｒ，２Ｇ，２Ｂ間で共有されてもよい。この場合、基準電流生成回路４１Ｒに含まれる基準トランジスタＭ０は、ＬＥＤ駆動装置２Ｒ，２Ｇ，２Ｂそれぞれの出力トランジスタとカレントミラー回路を構成することとなる。
【００５４】
また、光量補正データは一般に固定的に設定されるので、光量補正データ記憶回路２０Ｒ，２０Ｇ，２０Ｂは不揮発性であることが好ましいが、揮発性のものとすることも可能である。
【００５５】
また、階調データは一般に随時選択的に設定されるので、階調データ記憶回路３０Ｒ，３０Ｇ，３０Ｂは揮発性であることが好ましいが、不揮発性のものとすることも可能である。また、図７に示されるように、ＬＥＤ駆動装置２Ｒは、可変の階調データを記憶する揮発性の階調データ記憶回路３０Ｒの他に、固定の階調データを予め記憶する不揮発性の階調データ記憶回路３１Ｒと、外部から供給される選択指示に基づいて固定の階調データおよび可変の階調データのうち一方を選択して制御回路４０Ｒに供給する階調データ選択回路３２Ｒと、をさらに備える構成であってもよい。
【図面の簡単な説明】
【００５６】
【図１】実施の形態に係るＬＥＤ装置の構成を示すブロック図である。
【図２】定電流回路の構成を示す概略図である。
【図３】ＬＥＤ駆動装置の具体的な構成の一例を示す回路図である。
【図４】それぞれの光量補正データに対する、階調データと出力電流値との関係を示す表である。
【図５】実施の形態に係る階調制御における、ＲＧＢ各色の駆動電流を示す図である。
【図６】制御回路の変形例を示す回路図である。
【図７】ＬＥＤ駆動装置の変形例を示すブロック図である。
【図８】ＰＷＭ方式を用いた階調制御における、ＲＧＢ各色の駆動電流を示す図である。
【符号の説明】
【００５７】
１００  ＬＥＤ装置、１Ｒ，１Ｇ，１Ｂ  ＬＥＤ、２，２Ｒ，２Ｇ，２Ｂ  ＬＥＤ駆動装置、１０Ｒ，１０Ｇ，１０Ｂ  定電流回路、２０Ｒ，２０Ｇ，２０Ｂ  光量補正データ記憶回路、３０Ｒ，３０Ｇ，３０Ｂ  階調データ記憶回路、３１Ｒ  不揮発性の階調データ記憶回路、３２Ｒ  階調データ選択回路、４０Ｒ，４０Ｇ，４０Ｂ  制御回路、Ｂ1，Ｂ2，・・・，ＢN  定電流ブロック、Ｓ11〜ＳNM  定電流源。
【図１】
2006186277.tif 000003
【図２】
2006186277.tif 000004
【図３】
2006186277.tif 000005
【図４】
2006186277.tif 000006
【図５】
2006186277.tif 000007
【図６】
2006186277.tif 000008
【図７】
2006186277.tif 000009
【図８】
2006186277.tif 000010