(57)【要約】【課題】基板上に設けられた集積回路（ＩＣ）チップの密度増加が可能なキャリアであって、幅広い標準的ＩＣチップパッケージ設計を三次元アレイでプリント基板に接続できるキャリア、ならびに大規模なシステムの回路に全て接続した状態でキャリアやチップを検査するためのシステムおよび方法【解決手段】基板上の三次元アレイ半導体チップにおける配置を可能にする装置と方法とが開示された。基板上において任意のＩＣチップを他のＩＣチップ上に置くことができるユニークなチップキャリアが開示された。さらに、このキャリアにより、キャリアやチップがＢＧＡもしくはＣＳＰタイプであっても、キャリアやチップをシステムから切り離すことなくキャリア上およびキャリア下にあるＩＣチップの検査を行うことが可能になる。このキャリアには、オンサイト検査を可能にするための露出検査点も含まれる。【選択図】図３
2006186391.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも第１の集積回路パッケージと少なくとも第２の集積回路パッケージとを備えた電子モジュールであって、各集積回路パッケージは、
ａ）第１の集積回路チップと、
ｂ）該第１の集積回路チップの接続要素に導電的に接着するための少なくとも１つの取り付け位置を有するキャリアと
を備え、
ｃ）該第１の集積回路チップは、取り付け位置で該キャリアに接続されており、
ｄ）該キャリアは、該キャリアが第２の集積回路チップ上に配置されることを可能にする深さルーティングされたプリント基板キャビティを備え、
ｅ）該第１の集積回路パッケージは、該第２の集積回路パッケージに接続されている、電子モジュール。
【請求項２】
前記モジュールは、プリント基板に電子的に接続されている、請求項１に記載の電子モジュール。
【請求項３】
前記集積回路パッケージの１つ以上は、ボールグリッドアレイ接続を備えている、請求項１に記載の電子モジュール。
【請求項４】
前記キャリアは、銅基板を備えている、請求項１に記載の電子モジュール。
【請求項５】
回路基板上に３次元配列でキャリアと集積回路チップとを配置する方法であって、
該方法は、少なくとも第１の集積回路パッケージと少なくとも第２の集積回路パッケージとを接続することを包含し、
各集積回路パッケージを形成することは、
ａ）第１の集積回路チップを提供することと、
ｂ）プリント基板を深さルーティングすることによってキャビティを有するキャリアを形成することと、
ｃ）該キャリア上に取り付け位置を提供することと、
ｄ）該キャリア上の取り付け位置にある該第１の集積回路チップの接続要素を導電的に接着することと、
ｅ）該キャビティ内で該第２の集積回路チップの上方に該キャリアを配置することと
を包含する、方法。
【請求項６】
前記モジュールをプリント回路基板に電子的に接続することをさらに包含する、請求項５に記載の方法。
【請求項７】
前記集積回路パッケージの１つ以上を接続するためにボールグリッドアレイを提供することをさらに包含する、請求項５に記載の方法。
【請求項８】
前記キャリア上に銅基板を提供することをさらに包含する、請求項５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２００２年２月２６日に提出された「モジュール式集積回路チップキャリア」という件名の米国仮出願番号第６０／３６０，４７３号より、３５ＵＳＣ§１１９（ｅ）に基づく優先権を主張するものである。
【０００２】
本特許文書の開示の一部は、著作権保護の対象になる資料を含む。著作権の所有者は、特許商標事務所の特許ファイルまたは記録で参照できることからファクシミリ複写に対して異議は唱えないが、それ以外についてはいかなる場合でも全ての著作権を留保する。
【０００３】
（発明の分野）
本発明は、集積回路チップキャリアに関する。さらに詳細には、プリント基板上に設けられた集積回路（ＩＣ）チップの密度増加が可能なキャリアであって、何よりもまず、幅広い標準的ＩＣチップパッケージ設計を三次元アレイでプリント基板に接続できるキャリアとともに、大規模なシステムの回路に全て接続した状態でキャリアやチップを検査するためのシステムと方法とに関する。
【背景技術】
【０００４】
（発明の背景）
半導体チップは、典型的には、プリント基板に、他のチップを含むプリント基板、またはチップが作動する際に用いるコンピュータの回路の残りの部分に対してチップをさらに相互接続する同様の構造体に接続される。過去において、チップは、単純な二次元アレイで広い平面側のプリント基板上に渡って広がっていた。何年にもわたって、コンピュータ産業が、プリント基板上にチップをさらに詰め込んだアレイを求める傾向になった。この理由としては、コンピュータのランダムアクセス記憶装置の大型化への要求が高まったこと、コンピュータの高速化への要求、コンピュータの小型化への要求、プリント基板上の回路密度を向上させることによりプリント基板の費用を削減するという圧力といったものがある。１９８０年代の中期から終りにかけて、産業界では、コンピュータチップをプリント基板の穴を通してプリント基板に取り付けるという技法から、さまざまな表面取付け技法へと切り替えを行った。表面取付け技法の登場により、プリント基板への穴を通す技法は、プリント基板表面に導電パッドを取り付けるものに取って代わられた。チップは、ＤＩＰ等のさまざまな構成でリードを用いて基板に接続される。これにより、基板の層間を走る複雑な相互接続ラインのネットワークをもつ複層回路基板が可能になる。一方、これによりプリント基板上のチップ密度を向上させることができるようになるが、これは基板を小さくするだけでなく、基板上のチップ間で信号が移動する距離が短くなることからコンピュータの作動スピードを速めることになる。
【０００５】
表面取付け技法への動きによって、基板上のチップ密度を向上させ、これによりシステム全体にわたる作動速度を向上させるようチップ間の距離を小さくするため、さまざまな構成でプリント基板上にチップを配置することが慣例となった。三次元アレイを形成するためチップを交互に重ねる、または配置することは、プリント基板上のチップ密度を向上させるために用いられる１つの手段である。三次元配置を形成するためチップを交互に重ねる、または配置することは、回路中の冗長性がある場合、メモリチップに対してとりわけ適用可能である。プリント基板上に半導体チップを成層することの顕著な優位性を示す例としては、米国特許第６，３１３，９９８号で説明されているが、この特許は即座に適用されるものとして同一組織が所有するものであり、本発明には参照により取り入れられている。米国特許第６，３１３，９９８号ではリード付キャリアと、１つのチップを他のチップ上に設置するユニークな方法とを開示している。
【０００６】
しかしコンピュータ産業で典型的なものであるのと同様に、この技術も急に現れたものであり、産業化での全般的な傾向は、現在では、大部分の半導体チップのパッケージに対する接続のボールグリッドアレイ（ＢＧＡ）の利用に移ってきている。典型的なＢＧＡ配置は、チップパッケージ底部のＢＧＡパッドの組と、プリント基板上の対応する鏡像アレイとで構成される。チップパッケージはその後、溶接ボールにより基板に接続される。ＢＧＡタイプのコネクタには多くの優位な点があるが、その中でもチップパッケージを基板に接続するためのリードがいらなくなるというものがある。ＢＧＡコネクタを用いることにより信号の移動距離が短くなり、リードによって生じる可能性のあるインピーダンスやその他の干渉を取り除くことができる。これらの当業者には、他にもよく知られた優位な点がある。
【０００７】
しかし、ＢＧＡタイプのコネクタはそれ自体の問題があり、その中には、ＢＧＡに接続された装置が基板やその他の装置と接続されたままではこのＢＧＡ接続装置の試験を行うことができないというものがある。他方、リードにより接続されているＩＣパッケージは、長いリードがあらかじめ試験用プローブを備えておくことができることから、装置が回路に接続されたままでも非常に簡単に試験を行うことができる。一方、ＢＧＡ接続装置は、接続の特性から、回路に接続されたまま直接または間接的にも試験を行うことが不可能である。ＢＧＡパッケージチップはその特性から、ブラインドパッド、すなわちアクセス不可能な非露出式パッドで接続されている。ＢＧＡタイプのコネクタの他の問題は、積層を可能にするような新たな技法を開発する必要があることである。大部分とはいかないが多くの、チップを積層する上で使用されている技法は、リードを用いた集積回路パッケージに対するものであり、ＢＧＡタイプのコネクタに対してすぐに適用できるものでないためである。さらに、三次元アレイのチップを形成するために用いられる既存のチップ積層装置と方法の大部分は、非常に複雑なものになる傾向がある。典型的には標準的なＩＣパッケージには使えず、リードタイプまたはＢＧＡタイプであれば、実施にあたって一般にチップパッケージそのものの改良が必要である。さらに、大部分ではないが多くの既存の積層方法では、標準の基板アセンブリや同様のプロセスに組み込むため、特別な製造ステップおよび／または機械が必要である。
【０００８】
産業界では、サイズを小さくして信号品質を高めるため新たな充填技法の開発を続けている。さらに最近の開発の中にはチップスケールパッケージ（ＣＳＰ）法がある。フリップチップ法は、このタイプの充填方法の変形例である。ＢＧＡ接続と同様に、フリップチップ法またはＣＳＰ充填法は、露出していないブラインドパッドに依存している。
【０００９】
このように、半導体チップパッケージを基板上に積層することを可能にする技法と装置で、ＢＧＡ、ＣＳＰ、その他の技法で接続されたパッケージで使用可能なものが必要とされている。こういった技法と関連する装置は、こういった装置や方法とともに用いられる標準的な半導体チップパッケージの改良を行うことなく基板上に充填された三次元アレイで、受け入れ、接続が可能なものでなければならない。さらに、こういった技法と装置は、全システムの回路への接続から試験対象のチップまたはアイテムを取り除くことなく、さまざまなチップや関連するアイテムの試験を可能にできるものでなければならない。
【発明の開示】
【課題を解決するための手段】
【００１０】
（概要）
本発明の目的は、半導体チップを基板上に積層することを可能にする方法と装置とを提供することである。本発明の他の目的は、既存のやり方を修正することなく、現行の基板アセンブリ工程に組み込み可能な方法と装置とを提供することである。本発明のさらに他の目的は、既存の半導体チップパッケージを改造することなく、半導体チップを積層する
ために使用可能な方法と装置とを提供することである。
【００１１】
これらの、さらにその他の目的は、集積回路チップを積層するためのキャリアを提供することにより達成されるが、このキャリアは：ａ）上面と底面とをもつプラットフォームと；ｂ）このプラットフォームの第１の側面における第１の支柱と、このプラットフォームの第２の側面における第２の支柱であって、これらの支柱によりこのプラットフォームの支持を行い、これによりこのプラットフォームの底面の下にスペースを創生するようにしたものと；ｃ）ＢＧＡパッドのパターン上にある最上面に少なくとも１つの集積チップを受け入れるための最上面にあるＢＧＡパッドのパターンをもつプラットフォームであって、パッドのこのパターンのおのおののパッドの底面が、このプラットフォームを通過してこのプラットフォームの下部層まで通り抜けるバイアに接続されており、このバイアが、第１および第２支柱に向けて延伸する導電路に接続するようにしたプラットフォームと；ｄ）おのおのの支柱の底部からこの支柱の最上部までこの支柱を通過して延伸する支柱バイアをもつ第１および第２の支柱であって、この支柱バイアのおのおのが、接続パッドのパターンのパッドの内の１つのパッドから下方に延伸する特定のバイアに特定の導電路が接続するこのプラットフォーム内の特定の導電路に接続するようにしたこれらの支柱とを備えるものであって；ｅ）このキャリアが、接続パッドのパターン上のプラットフォームの最上面に少なくとも1つの集積チップを受け入れるとともに、そのチップを、キャリアが取り付けられるプリント基板に接続して、少なくとも第２の集積回路チップを、キャリアが取り付けられる基板に取り付けるため、キャリアの底面の下にスペースを設けることが可能なモジュラを構成するようにした。
【００１２】
キャリアの本発明の他の観点において、その第１支柱の上方に延伸するバイアが、プラットフォームの第１側面の最上部縁まで延伸し、これによりこのプラットフォームの最上面で上方に延伸するバイアの最上面を露出させ、その第２支柱の上方に延伸するバイアが、プラットフォームの第２側面の最上部縁まで延伸し、このプラットフォームの最上面で上方に延伸するバイアの最上部縁を露出させるようにした。
【００１３】
本発明の他の変形例において、チップが、下方に延伸するバイア上に直接設けられるパッドの位置決め方法を提供する。このため、非導電性または導電性充填材料を用いて製造を行った後にバイアに残った空洞部を充填する。これにより、パッドをバイアからオフセットする必要がなくなるため、パッドに必要なスペースを小さくできる。
【００１４】
本発明の他の観点において、ＢＧＡタイプのコネクタ、ＣＳＰタイプのコネクタ、その他同様の接続配置を用いることの可能なシステムを提供する。さらに、１つの好ましい実施例において、試験プローブ用の隣接電気接地を含むアクセス可能な接触パッドを提供することにより、本発明のキャリアに接続され、基板に接続されたまま構成要素の試験を行うための方法を提供する。
【発明を実施するための最良の形態】
【００１５】
（好ましい実施例の詳細な説明）
本発明は、２個以上のチップをともにプリント基板上に三次元で積層または配置し、さらに積層チップを基板の回路に相互接続することを可能ならしめるチップキャリアを提供する。図１は、本発明のチップキャリア２１の好ましい実施例の斜視図である。チップキャリア２１は最上部プラットフォーム２３と、２つの側支柱２５、２７とをもつ。プラットフォーム２３の最上部にあるＢＧＡパッド２９Ａと２９Ｂとのアレイは、ＢＧＡパッドアレイにより接続を行うＩＣチップを受け入れるよう配置される。以下に論じて図示する通り、パッド２９Ａと２９Ｂはバイアに接続しており、これがプラットフォーム２３まで下方に延伸し、支柱２５と２７に対して横方向に延びる導線により接続する。支柱２５と２７のバイアのおのおのの最上部露出部３３は、おのおのの支柱２５、２７条にあるプラットフォーム２３の最上部縁で視認可能である。以下に論じて図示する通り、支柱２５と２７のバイアのおのおのは、支柱２５と２７を経由して下方に延伸し、溶接ボール３７を取り付け可能なパッドまたは露出部で終端となる。１つの好ましい実施例におけるキャリア２１は、板形状２３の上で減結合コンデンサ４３を受け入れるためのパッド４１をもつ。以下に図示する通り、減結合コンデンサは、適当に設けたバイアと導線とを経由して回路に接続する。さらに、ＩＣチップに隣接する減結合コンデンサの配置により動作が向上する。このように本発明は適当な減容量減結合を提供する。
【００１６】
図２は、集積回路（ＩＣ）チップ５１と５２をもつ基板４９に接続された本発明のキャリア２１の側面図である。ＩＣチップ５１はパッド組２９Ａと２９Ｂによりキャリア２１に接続する（図１に図示）。ＩＣチップ５２は、同様のＢＧＡパッドアレイ組により基板４９に接続する。減結合コンデンサ４３は、プラットフォーム２３の角部のキャリア２１上に配置される。上記の通り、ＩＣチップ５１のＢＧＡアレイのボール６１が取り付けられたプラットフォーム２３のパッド２９Ａと２９Ｂアレイはバイアをもち、このバイアがプラットフォーム２３まで下方に延伸して、これが支柱２５と２７のバイアに接続する導線に接続する。溶接ボール３７は、基板４９寄りの支柱２５と２７のバイアの底部に接続し、基板４９まで最終電気接続をもたらす。ＩＣチップ５２は、図示されていない基板４９の典型的なＢＧＡパッドアレイの溶接ボール６３を経由して基板４９に接続する。
【００１７】
図１および２に示す本発明の実施例において、減結合コンデンサ４３のパッドは、その導電バイアをもち、これがおのおのの支柱２５、２７を経由して下方に延伸し、溶接ボール３７で終端になる。減結合コンデンサにより、インピーダンス制御が可能になり、反流制御と充電とを助ける。
【００１８】
図３は、基板４９、ＩＣチップ５２、キャリア２１、ＩＣチップ５１の分解組立図を示す。キャリア２１はＢＧＡａパッドアレイ６５Ａと６５Ｂにより基板４９に接続する。基板４９は、キャリア２１と同一または同様のキャリアを用いることにより三次元配列された一連のＩＣチップの組をもつ。基板４９は、図示されていないさまざまな導線を内部にもつ積層構造を形成する金属化プリプレグシート層をもつ典型的なプリント基板であり、どれらの導線は装置、この場合、ＩＣチップ５２、キャリア２１、さらにＩＣチップ５１に接続する。基板４９にはコネクタ６９があり、基盤４９がコンピュータの適当なソケット内に差し込まれた際にコネクタの底部縁に沿って基板４９内の内部ラインがシステムの残りまで接続する。基板４９はＩＣチップまたは同様のチップを保持する典型的な基板である。図３は、本発明とその使用における１つの設置例を示すためだけのものである。本発明は、プリント基板をコンピュータの主マザーボード方に配置することを含め、差の他さまざまなプリント基板の構成で用いることが可能である。
【００１９】
好ましい実施例においてキャリア２１は、プラットフォーム２３の層内に這わせたバイアと導線とキャリア２１の支柱２５と２７をもつ積層を持つプリント基板と同様の方法で作製される。図４は、図1のＩ−Ｉ線に沿ったキャリア２１の横断面図である。プラット
フォーム２１は最上部にパッド組２９Ａと２９Ｂと、バイア７３Ａ、７３Ｂ、７３Ｃ、７３Ｄとをもつ。バイア７３Ａ、７３Ｂ、７３Ｃ、７３Ｄは導電路７５Ａ、７５Ｂ、７５Ｃ、７５Ｄまで下方に延伸する。パッド７５Ｂ用の導電路は導電路７５Ａの背後にあるため７５Ａにより隠される。さらに導電路７５Ｃは導電路７５Ｄにより部分的に隠される。当然ながら、全ての導電路はお互い電気絶縁されている。この斜視図では導電路７５Ａと７５Ｂと７５Ｃと７５Ｄは一緒になっているように見えるが、他の図を用いて以下に説明する通り、図の遠近法のためにそう見えるだけである。バイア７３Ａ、７３Ｂ、７３Ｃ，７３Ｄおのおのからの導電路７５Ａ、７５Ｂ、７５Ｃ、７５Ｄは、支柱２５と２７の１つのバイアまで延びる。これは、支柱２７のバイア７３Ｄから７７Ｄまで延びる導電路７５Ｄと、支柱２５のバイア７３Ａから７７Ａまで延びる導電路７５Ａを見れば一番よくわかる。導電路とバイアとは電気的に導体の通路である。
【００２０】
好ましい実施例ではバイアは銅製コアでできており、導電路も銅でできている。このように、バイア７７Ｄと７７Ａは銅コアであり、バイア７３Ａ、７３Ｂ、７３Ｃ、７３Ｄは銅コアである。好ましい実施例では、導体路７５Ａ、７５Ｂ、７５Ｄは全て銅でできている。当然ながら、その他全てのバイアやキャリア２１の導電路は図４に示すのと同様の方法で銅製である。しかし、任意の適当な導電材料も使用可能である。図４に示し、図１と３でもわかる通り、支柱２５と２７のバイアの最上部端部は、支柱２５と２７の最上部でプラットフォーム２３の最上部縁の２箇所で現れる露出端部をもつ。支柱２５と２７のバイアは、機能キャリアをもたらすためバイア７７Ａの７９Ａやバイア７７Ｄの７９Ｄといった露出最上部端部をもつ必要はなく、実際には最上部端部は抱いた設計としてプラットフォーム２３で覆うことも可能である。しかし、露出最上部端部をもつバイアを作製することにより、キャリア２１が多数のユニークな特性をもつようになるが、それについてはここでは簡単に述べるにとどめ、詳細は後に説明する。支柱２５と２７の露出最上部端部には、キャリア２１やＩＣチップ５１と５２とが全てプリント基板に接続されたままキャリア２１やＩＣチップ５１と５２の内部回路を検査するための露出接点がある。バイアの露出最上部端部はまた熱の放散のための通路にもなる。さらに、露出最上部端部は、キャリアとＩＣチップの三次元多層アレイを形成するため、それぞれの上にキャリア２１と同様の１つ以上のキャリアを設けるためのパッドをもたらす。さらに、プラットフォーム２３条のＢＧＡパッドからプラットフォーム２３の底部までバイア７３Ａ、７３Ｂ、７３Ｃ、７３Ｄを下方に延伸することにより、キャリア２１に追加の熱放散能をもたらす。他のオプションは、設置および試験中に露出した支柱のバイアの最上部を取り外し、設置試験の完了後にカバーするというものである。さらに、好ましい実施例において、基板と同様の層成方法でキャリアを作製することにより、バイアもそれを経由するとともに目隠し、または埋めることが可能である。
【００２１】
本発明の好ましい実施例において、ＢＧＡパッド２９Ａと２９Ｂのバイア７３は、プラットフォーム２３の最上部のＢＧＡアレイのパッドの直下に配置される。図５Ａでバイア８３の１つのＢＧＡパッド８１および最上部端部と接続導体リンク８４との上面図に示す通り、バイアをパッドからオフセットすることが通例であるため、これはバイアを設置するユニークな方法である。パッド８１をパッド８３からオフセットする理由の１つは、中空中心コア８６があるためである。中空中心コア８６は、銅８２またはその他の導電材料に対して、典型的には中空コアを残すめっき工程が使われる結果生じるものである。このように中空コア８６があることから、バイア８３上にパッドを設けることは不可能である。図５Ｂは、図５Ａのｖ−ｖ線に沿ったバイア８３の横断面図である。図５Ｂは、銅ライニング８３をもつバイア８５中の中空コア８６を示す。標準的な製造プロセスの１つにおいて、基板の１つ以上の層を通して下方に延伸するバイアは、小型機械ドリルビット、レーザ穴あけ装置、その他同様の結果を得ることのできる他の装置により切断される。バイアの１つは穴あけがなされ、典型的には銅といった導電材料でめっきされる。しかし、図５Ａと５Ｂに示す通り、本発明の趣旨を逸脱することなく、パッドをバイアからオフセットすることも可能である。しかしこういった技法には上記の通り欠点もある。
【００２２】
本発明は、好ましい実施例において、中空軸やコア８６なしに中実コアを提供する。１つの変形例を図５Ｃに示す。図５Ｃは、本発明の他の実施例におけるバイア８７とＢＧＡパッド８９との構成を示す。図５Ｃにおけるバイア８８は、バイア８８チャネルを形成するためキャリアの層が内部に形成されるよう、銅８８またはその他の導電材料８７の積層により作製することができる。上記の通り、キャリアの最上部のパッドの直下にある下方に延伸するバイアの設置により、キャリアと関連回路とに必要なスペースを減らすことができる。本発明によるその他の代替法は、非導電材料または導電材料を導電材料に貼り付けた後にバイアに残る中空コアの充填を行うというものである。図５Ｄは、導電材料また
は非導電材料９１で中空コア８６を充填した後の中空コア８６を示すが、その後、バイア９０は導電材料９２と、中空コア８６を充填するために用いられる材料９１とで堅固に充填される。このように、パッド９３はバイア９０の最上部に適用可能である。当然ながら、キャリア２１のバイアや支柱２５と２７とのバイアとは同様の方法で作製可能である。
【００２３】
図６は、キャリアの下部ルーティング層の図を示すものであるが、本発明の好ましい実施例により作製されるキャリアに対して回路をどのように構成するかという例を示すブロック図である。キャリア２１のＢＧＡアレイのバイア７３は、支柱の特定のバイア７７に導電路７５により接続されている。参考のため、図４の横断面図は、図６に示すＩ−Ｉ線に沿ったものである。他の図と同様に図６でもわかる通り、好ましい実施例における支柱のバイア７７は、キャリア２１の縁部に沿った空間を最適化するため、互い違いに配列されている。減結合コンデンサパッドに対する接続９３についても図６に示す。本発明のキャリアのユニークな特徴の１つは、最上部プラットフォームのパッドのアレイのパターンが、キャリアの構造をほとんど、あるいはまったく変更することなく、幅広い現行の製造業者がＩＣチップパッケージを備えるよう簡単に構成できるというものである。キャリア２１の内部回路は、幅広いＩＣチップを備えるよう構成され、ＩＣチップを基板に適切に接続させることができる。
【００２４】
上記の通り、好ましい実施例において、本発明のキャリアは標準的なプリント基板と同一の方法で作製される。好ましい実施例において、キャリアは、２〜４以上の層をもつ。図７Ａ、７Ｂ、７Ｃ、７Ｄは、キャリアの最上部プラットフォームを構成するさまざまな層の概略図である。図７Ａは、導電路７５をもつ底部層を示す。図７Ｂは内部接地層、図７Ｃは内部電源層、図７Ｄは、ＩＣチップが接続されるパッド配置をもつ最上部層を示す。図７Ｂと７Ｃとは図示した層の裏面図であり、図７Ａと７Ｄとは表面図である。さらに本発明の好ましい実施例における図７Ｄにおいて、バイアの露出端部７９とＢＧＡアレイのパッド７３とは、キャリア表面６７よりの周辺部と電気絶縁されている。好ましい実施例において、表面エリア７３は銅等の導電材料である。好ましい実施例において、おのおののパッド７３を囲みながらパッド７３とは電気絶縁されている微小エリア６７が、試験等のため、おのおののパッド７３やバイア７９の最上部に隣接する接地層になる。現在の技術でよく知られている通り、図７Ａ、７Ｂ、７Ｃ、７Ｄで示された層は、層を接着し電気的に絶縁するプリプレグ層である。
【００２５】
図８Ａは、図７Ａ〜７Ｄに示す層をもつキャリアを構成する層のシーケンスの概略側面図である。図８Ａにおいて、ルーティング層１０１は最下部層である。次は、その上にある接地層１０３をもつプリプレグ層１０２である。キャリアの中心部に位置するコア層１０４は、次に接地層１０３に続く。それから、電源層１０５は、プリプレグ層１０６に続くものであり、最後には最上部ルーティング層１０７がある。
【００２６】
取り付けられるプリント基板と同一の材料からチップキャリア２１を構成することにより、多くの重要な利点が得られる。その中には、キャリア２１が、接続されるプリント基板の回路の他のアイテムと共存可能というものがある。本発明のチップキャリア２１を設計プロセス中に基板回路に組み込んでも大きな問題は生じない。理由は、キャリアの電気特性がよく知られており、回路の他の要素と共存可能であるためである。
【００２７】
本発明の好ましい実施例において、支柱１１０と１１１とは、同じくプリプレグ成層タイプの材料でできている。支柱は成層材料の層で構成される。射出成型工程といったその他の方法でも可能である。
【００２８】
図８Ｂは、本発明のキャリアの支柱１１２と、プラットフォーム１１３の一部とを示す他の横断面図である。上記の層は、ＢＧＡパッドのパターンをもつ最上部層１１４から、
その下には第１のプリプレグ層１１５がある。プリプレグ層は産業界でよく知られている通り、導電層間に絶縁をもたらすとともに、基板またはこの場合はキャリアを構成する上で必要な堅固さと支持とをもたらす層成材料である。第１のプリプレグ層１１５は、電源平面層１１６であり、その下部側に第２のプリプレグ層１１７をもつ。第２のプリプレグ層１１７の下には接地層１１８があり、さらにその下には第３のプリプレグ層１１９がある。最後に、プラットフォーム１１３の底部は下部ルーティング層１２０である。層１１４、１１５、１１６、１１７、１１８、１１９、１２０は、好ましい実施例において、このようにプラットフォーム１１３を形成する。これらの層は、第４のプリプレグ層１２１、他の中間層１２２、第５のプリプレグ層１２３による支柱１１２の形成へと続き、最後にバイア７７のパッド１２５である底部に底部層１２４がある。上記のバイア７７はプラットフォーム１１３の最上部縁を経由し、支柱１１２を経由して下方に延伸し、キャリアを基板または上記のように他のキャリアに接続するために溶接ボール１２６が取り付けられるパッド１２５で終端となる。本発明の好ましい実施例において、支柱１１２のバイア７７の最上部７９はパッド１２７で終端となる。
【００２９】
支柱１１２のバイア７７Ａのうち１つだけを図８Ｂの断面で示すが、この理由は、好ましい実施例において、キャリアの縁部に沿ったバイア７７が空間を節約するため互い違いにされているためである。プラットフォームの縁部を通して支柱まで下方に延伸する支柱バイアは、本発明の原理から離れることなく隣り合わせで配列してもよい。断面が示され、本明細書で上の通り説明され示されているバイア７３は、ＩＣチップパッケージのＢＧＡパッドのアレイのパッド１２８を導電ライン７５に接続しており、この導電ラインがさらにバイア７７Ａに接続している。上記の導電路７５は銅製トレースでできている。しかし、任意の他の適当な導電材料も使用可能である。本明細書の他の部分で述べた通り、好ましい実施例において、バイア７７と７３とは、キャリアの製造工程中に設けられる銅製中実コアである。バイアを構成する導電コアはキャリアのおのおのの支柱の最上部と底部とで終端となり、これにより熱消散チャネルが得られる。本明細書の他の部分で述べた通り、バイアが形成されるチャネルは、キャリアの層内に穴を開けて、その穴に対して銅またはその他適当な導電材料でメッキを施すことで作製される。
【００３０】
前述の通り多層法でキャリアを作製することにより、多くの利点が得られ、キャリアと基板とのインピーダンスとマッチングが可能になり、チップの修正等を行うことなく任意の標準型ＩＣチップを使った作業に対してキャリアを調整できる。さらに、段付成層工程、深さルーティング、あるいはその他の組立方法を用いてバイアやキャリア中の導電路を作製することができる。開示された好ましい実施例は、多層基板と同一の方法で作製されるものであるが、多層キャリアを必要としない多くの適用例もある。幅広い適用例に対するキャリアは、射出成型工程または同様の工程で作製してもよい。射出成形工程で作製されたであっても、その構造は調整可能である。
【００３１】
上記の通り、半導体産業は一般に、集積回路チップ用ＢＧＡタイプのコネクタを用いてきた。ＢＧＡタイプのコネクタと接続されたシステムの性能の改善やその他多くの理由により、リードからＢＧＡ接続への変遷があった。しかし、集積回路チップを基板またはその他のホルダに接続するためのリードを用いる利点の１つは、チップまたは関連装置を用いた設置の後に問題が発生した場合、回路から取り外すことなく構成要素に対して試験を実施するため、簡単にアクセスが可能ということであった。しかし、問題のあるユニットをプリント基板または他の装置の回路からＢＧＡを取り除くことにより接続されたチップを取り付けることが構成要素の試験を行うために必要である。理由は、ユニットを接続する全てのボールは、当該のユニットが回路に接続されている場合、アクセス不可能だからである。しかし、問題の発生している回路からチップまたはその他のユニットを取り除くことにより、操作特性を完全に変えてしまうおそれがあり、このため元々の問題の本当の原因を判定することが不可能とまでいかなくとも難しくなる。チップまたは装置が問題を
起こしているような運転設定を近似する方法はあるが、これを行うのに要する時間と労力のため、非常に高くなり、非効率になり、さらにエラーを起こしやすい工程になってしまう。
【００３２】
本発明の大きな利点の１つは、ＩＣチップとキャリアとがプリント基板の回路に接続されたままでこれらの試験を行うための手段と方法とを提供するというものである。上記の通り、これは支柱のバイア７７の露出最上部端部７９を通して実行可能であるが、図９では示されていない。図９は、基板１３１に接続された本発明のキャリア１３０の角部の斜視図である。キャリアの最上部に接続されているのは、ＢＧＡアレイによりキャリア１３０に接続されたＩＣチップ１３２である。キャリア１３０の下部にあり、基板１３１に接続されているのは他のＩＣチップ１３３である。キャリア１３０の最上部縁部に沿って露出しているのは、支柱１３５のバイアの露出最上部端部１３４のアレイの一部である。バイアの最上部端部７９の露出位置が与えられると、１つ以上の試験装置からの探知点１３６と１３７とが露出最上部端部に対して設置可能であり、回路や装置における何らかの問題の原因を判定するため、さまざまな試験を行うことができる。本発明のキャリアやＩＣチップあるいは他のＢＧＡ装置とが全てプリント基板に接続されたまま試験を行うことができることにより、試験結果が非常に正確になるだけでなく、試験を非常に効率的で簡単に行うことができるようになる。支柱のバイアの露出最上部端部７９を用いた試験は、自動製造工程中に行われる標準的な品質管理検査の一部として行うことも可能である。これは多くの方法で実施可能であるが、その中には、支柱のバイアの最上部の露出アレイ１３４にしばらく接続される複数探知点を使ってクラムシェルタイプの試験装置を用いることが含まれる。
【００３３】
図８Ｃおよび９とを参照すると、上方に延伸するバイアの最上部露出端部７９は、プラットフォームの最上部の周辺エリア６７から電気絶縁されている。ＢＧＡアレイ６９のバイアとパッドについても、プラットフォーム２３の最上部の周辺エリア６７から材料８０により電気絶縁されている。好ましい実施例において、最上部エリア６７の多くの部分は銅層で覆われている。この銅層６７はヒートシンクとして機能する。最上部絶縁層６８は層６７の一部を覆う。さらにこの層は、ユニット７１の試験を行うための便利な接地点ともなる。例えば、図９および８Ｃの探知子１３６と１３７との１つをバイアの１つの最上部端部７９に対して接地可能であり、他のバイアを、接地を行うためエリア６７に対して設置可能である。本発明のキャリアや関連ＩＣチップに対して回路の速度や高級度の試験を行うとすると、この試験を行うためには非常に精度の高い試験機器が必要になる。試験の行われる接点に隣接する接地があることから非常に便利である。理由は、試験機器の探知点１３６と１３７とは、図８Ｃで図示する通り試験探知子７１でお互いに隣接するよう置かれることが多いためである。
【００３４】
本発明のキャリアの構成により、回路の試験を行うための隣接する接地を行うための追加代替方策が得られる。支柱の露出バイアの１つ以上の最上部は接地接続となりやすい。このように試験実施に当たって、露出バイアは接地試験として利用可能であり、試験点のために特別な隣接接地位置を設ける必要がなくなる。
【００３５】
露出バイア最上部１３４アレイ（図９）の提供に関して上記の他の利点としては、大きな三次元アレイに複数のキャリアとＩＣチップとを積層することができるというものがある。図１０は、チップとキャリアがどのように積層されているかを示す組立分解図である。図１０において、第１のＢＧＡ装置１３９は、標準的なＢＧＡアレイにより基板に取り付けられている。さらにキャリア１４１が、ＢＧＡ装置１３９の両側に位置するＢＧＡパッド１４２のアレイにより基板に接続される。さらにＢＧＡ装置１４５は、ＢＧＡパッドアレイ１４７をもつキャリア１４１の最上部に接続される。さらにキャリア１４９は、キャリア１４１の支柱のバイアの露出最上部端部のアレイ１５０によりキャリア１４１に取り付けられる。最後に、ＢＧＡ装置１５３が、キャリア１４９の最上部のＢＧＡパッド１５４のアレイによりキャリア１４９に取り付けられる。図１０では２つの積層可能なキャリアだけが図示されているが、複数のキャリアを取り付けられたＢＧＡ装置によりそれぞれ積層することも可能である。図１１は、拡大された三次元アレイを形成する基板１６７上の２層キャリア１６１と取り付けられたＢＧＡ装置１６３との端部の図を示す。図１２は、キャリアとＢＧＡ装置との積層アレイの側面図である。図１２において、キャリア１６１のおのおのの下部にあるＢＧＡ装置は、おのおののキャリア１６１の支柱１６９の位置により見えなくなっている。
【００３６】
本発明のキャリア２０１の他の変形例を図１３に示す。キャリア２０１をプリント基板２０５に取り付ける。ＩＣチップ２１０を上記の方法でキャリア２０１に取り付ける。しかし、ＩＣチップ２１１をキャリアの下部にある基板２０５に取り付ける代わりに、キャリア２０１のプラットフォーム２１５の底面２１３に取り付ける。ＩＣチップ２１１のキャリア２０１底部への取り付けは、キャリア２０１の底面２１３に沿って位置するＢＧＡパッドアレイにより行う。このアレイは上記と同一のものである。さらにＩＣチップ２１０と２１１とをキャリア２０１を通して回路に接続するため、多くのさまざまな回路接続を行うことが可能である。実際上、多すぎて述べることはできない。本発明の大きな利点の１つとして、キャリア２０１のプラットフォーム２１５の最上部または底部の空間に合せることの可能な仮想的に任意のＩＣチップを保持するため、適当なＢＧＡパッドアレイや回路を用いてキャリアを構成することができるということがある。
【００３７】
図１４は、キャリア２０１（図１３）を持つ回路の冗長性があった場合に、メモリＩＣチップを用いて利用される可能性のあるパッドの回路アレイの１つの図である。図１４において、実線で示した最上部パッド２２０は、キャリアのプラットフォームの最上部に位置する。最上部のおのおののパッド２２０は、実践２２３によりバイア２２５の１つに接続される。先に述べた通り、バイアはプラットフォームを経由してプラットフォームの底部層まで下方に延伸し、ここでおのおののバイアが、概略で示したライン２２７に接続する。さらに、おのおののライン２２７は、キャリアの底部の概略で示すようにパッド２２９に接続する。図でわかる通り、最上部のパッド２２０と底部のパッド２２９とはそれぞれ同一のバイアに接続する。しかし、底部のバイアは、最上部のバイアからオフセットされている。この理由は、ここで用いられている例が同一の配置のメモリチップのものであり、この例において用いられるおのおののＩＣメモリチップからともに接続可能なパッドと同様にキャリアの両側に設けられた場合、チップのおのおのの底部がお互いに面する際にこのメモリチップがお互いからオフセットされるためである。図１５は、図１４に示すプラットフォームのＩＩ−ＩＩ線に沿った横断面図である。図でわかる通り、最上部２２０Ａのパッドはライン２２３Ａによりバイア２２５Ａに接続する。バイア２２５Ａはプラットフォーム２３０を通して下方に延伸する。バイア２２５Ａはライン２２７Ａに接続する。ライン２２７Ａはさらにパッド２２９Ａに接続する。
【００３８】
図１３に示すキャリアの変形例の利点の１つは、図１３に示すキャリア２０１を用いて作動するようプリント基板を標準構成することができるというものである。このように、ＩＣチップを取り扱うために配線する必要のある唯一のアイテムはキャリア２０１である。
【００３９】
図１６は、本発明のキャリア２５３をもつプリント基板２５１の１つの例を示す。図１６において、キャリア２５３の最上部に位置するＩＣチップはまだ描かれていない。このように、ＩＣチップをおのおののキャリア２５３の最上部に取り付けたＢＧＡパッド２５５の様子が図でわかる。さらに図でわかることは、プラットフォームと下にある支柱とを通して下方に延伸するバイアの最上部にあるパッド２５７である。図１７において、ＩＣチップ２５９はキャリア２５３の最上部に取り付けられている。ＢＧＡパッド２５５は、チップ２５９がここでＢＧＡパッドを覆うようになるため、もう見ることはできない。しかし、キャリアのプラットフォームと支柱とを経由して下方に延伸するおのおののバイアの最上部にあるパッド２５７は、試験や、上述および下に述べる他の目的のためにはっきりと視認可能であり、アクセス可能である。
【００４０】
当然ながら、おのおののキャリアのＢＧＡパッドアレイ２５５は、さまざまな異なる方法で構成が可能であり、これにより、図１６に示す配置もしくは、図１８に示すマトリクスタイプのアレイといったその他の構成でＩＣチップがもついかなるタイプのＢＧＡパッドアレイでも受け入れることができる。キャリアがさまざまな異なる方法で簡単に配線ができるため、ＩＣチップパッケージの改造を行う必要なしに、任意の標準型ＩＣチップパッケージで動作するようキャリアを設計することができる。本発明のキャリアは本当の意味でのモジュラ装置である。実際上、このキャリアにより、ＩＣチップを基板に取り付けるため、標準的で柔軟性のあるピン指定ができる。
【００４１】
さらに、上記の通り、本発明により、ＢＧＡ、ＣＳＰ、フリップチップ、あるいはその他数多くのタイプのＩＣチップパッケージに対するユニークな三次元アセンブリが得られる。本発明によりさらに、適当な減結合ができる。さらに、本発明により、検知点または試験点、信号サンプリング用アレイ２５７（図によっては７９）、サブアセンブリ用試験点、等が得られる。また、本発明により、キャリアの最上部の検知点に隣接する近接接地点が得られるが、これはＩＣチップがキャリアの最上部に置かれるかどうかに関係なく利用可能である。
【００４２】
本発明の他の利点は、三次元片側リフロー製造工程で利用可能ということである。ＩＣチップの第１層は基板上に設けることができ、その後、図１６に示す通りキャリアをその上に設け、最終的にＩＣチップの第２組を、図１７に示す通りキャリアの最上部に設けることができる。この構成が完成すると、基板の最上部に設けられた部品をもつ全基板の製造を完結させるためには、全基板を単リフロー工程に通すだけでよい。標準型ピックアンドプレイス機械といった標準的な製造機械を用いて、ＩＣチップの全てとキャリアとを設けることができる。上記の通り、さまざまな場所で改造されていない標準型ＩＣチップパッケージを用いることができる。理由は、任意の標準型ＩＣチップを受け入れるようキャリアを調整することができるためである。さらに、このＩＣチップは、リード、ＢＧＡパッド、フリップチップ、ＣＳＰ等をもつＩＣチップを含むこともできる。さらに、キャリアを製造工程用のストリップ上に設ける、あるいは標準型ＪＥＤＥＣ式トレイで供給することもできる。
【００４３】
図１８は、１つの好ましい実施例において、キャリア３０１の最上部にあるパッドのブロック図である。この図で見られる通り、ＩＣチップを接続するため、パッド３０３のマトリクスがある。そこで示されている通り、ＩＣチップを受け入れるため１５行×８列のパッドの中実マトリクスがある。これら全て、もしくはこれらの任意の組み合わせは当該技術でよく知られているものであるが、適当なＩＣチップを接続するために用いることができる。さらに、おのおのの側面図でわかる通り、支柱パッド３０５Ａと３０５Ｂとのアレイとがある。上記の通り、こういったものは適当なパターンでＩＣパッドマトリクス３０３に接続される。さらに、おのおのの角部３０７では、コンデンサまたはその他のタイプの適当な装置に対するパッドがある。図でわかる通り、おのおののピンには、Ｖｄｄ、ＤＱ２、ＮＣといったものを適当に指定する。例えば、図１８で示す構成において、パッドＤＱ０は、パッド３１０を通して支柱に接続している。図でわかる通り、支柱パッドには従来の方法でさまざまなピンに指定されている。図１９の表を参照すると、パッド３０３のマトリクスと、おのおのの支柱のパッド間の接続がピン変換表で示されている。これは、キャリア３０１に接続可能なさまざまなパッド構成を持つ非常に幅広いさまざまなタイプのチップが利用できるパッド接続の一例を示すものである。
【００４４】
図２０は、減結合コンデンサ４３が上記の通り電気的に接続されている様子を示すブロック図である。コンデンサ４３は２つの別個のパッド（図１）上にあり、パッドのそれぞれは別個のバイアに接続しており、１つは接地され、他方は電源に接続している。図２０において、減結合コンデンサ４３はパッド４１上に設けられる。パッド４１はバイア３００に接続しており、このバイアはキャリア２１の支柱２７を通して下方に延伸し、その角部が図２０で視認できる。バイア３００はその後、図示されていない基板上の適当なパッドに接続される。当然ながら、２つのパッドを接続する減結合コンデンサは図１に示されており、おのおののパッドは別個のバイアにより電源または接地のいずれかに接続され、これにより回路の電子構造体の一部になっている。
【００４５】
本発明の他の変形例により、図２１に示す通り、キャリア３０１のさまざまな場所で減結合コンデンサ３０３の位置決めが可能になる。減結合コンデンサ３０３のシステムへの電気接続はさまざまな方法で実施可能である。図２１Ａに示す１つの変形例で、図２０のＸ−Ｘ線に沿ったキャリア３０１の横断面図では、減結合コンデンサ３０３の設けられたパッド３０５と３０６とがバイアにより内部アース３０９と電源平面３１０とに対してどのように接続しており、内部アースと電源平面とが上記の通りキャリア３０１の構造を作っているかが示されている。内部電源平面３１０は支柱の少なくとも１つのバイア３１１に接続しており、内部電源平面３０９は支柱の１つのバイア３１２に接続する。当然ながら、内部電源平面３１０への全ての接続は、内部電源平面３０９への全ての接続から電気絶縁されている。図２１Ｂに示す他の変形例において、減結合コンデンサ３０３が設けられたパッド３０５と３０６とから下方に延伸するバイア３１４と３１５とは導電ライン３２０と３１８とに接続し、さらにこの導電ラインが、電源と接地接続を行う支柱３２５のバイア３２０と３２１とに直接接続する。
【００４６】
図２２は、本発明のキャリアの配線基板層４０１における配線レイアウトの１つの変形例の略図である。図２２の配線レイアウトにおいて、ＩＣチップの接続がされていることのわかるプラットフォームの最上部におけるパッドから下方に延伸するバイア４０３の一部が示されている。さらに、支柱のバイア４０５の一部が、キャリアの縁部に沿って見られる。さらに、導電路４０７がバイア部分４０３とバイア部分４０５との間を通っている。任意のコンピュータシステムの重要な操作上の側面の１つは、信号の移動の適切なタイミングを提供することである。ミリ秒もしくはピコ秒単位で発せられる信号は、コンピュータが現在演算する速度では、演算上の問題を引き起こすことがよくある。さらに、演算時間やコンピュータの速度が向上する傾向にあるため、将来的にはタイミングがさらに重要なものになる。本発明の利点の１つは、メモリあるいはその他のタイプのチップを三次元で配置することが可能になることで、接続ライン長を減少させることが可能になるということである。これはコンピュータの構造にとって重要であり、演算速度を向上させる上で大きな助けとなる。実際上、コンピュータの演算システムの高速クロックサイクルの間に信号は協調的に移動しなければならず、クロックサイクル中に特定の最終点に到達しなければならない。信号が協調的に移動しなければならないようなラインがおのおのの信号に対して同一の長さをもつ場合、協調された信号により発生する問題を大きく減少させることが可能になる。本発明のキャリアの他の利点は、複数の信号が同時に隣接するライン上を移動しなければならない場合、バイア位置を互い違いにすることで基板上のライン長を合せれば、ラインを正確に同じ長さにすることができるということである。図２２に示す配線レイアウトでわかる通り、多くの接続において、バイア組４０３からバイア組４０５間にある導体ライン４０７の中に同じ長さのものがある。例えば、図２２の４０７の番号が振られた全ての導体ラインは同一の長さをもつ。さらに、図２２の配線レイアウトの他の側面において、バイア部分４０３とバイア部分４０５間にある導体ラインは同一の長さ４１０である。このように、キャリア上に設けられたチップが正確に複数信号を同時に並行送信する必要がある場合、同一長さをもつキャリア上の送信ラインにより、並行信号の送信の協調により考えられる損失をかなり減少できる。
【００４７】
本発明は、その好ましい実施例を参照しながら特定の図示説明を行ったが、本発明の考え方と適用範囲を逸脱することなく、当業者によって形態や詳細部のさまざまな変更を行うことも可能ということを理解すべきである。
【図面の簡単な説明】
【００４８】
本発明は、以下に示す説明とともに添付の図面によりさらによく理解できるようになるが、添付図面として次のものを示す：
【図１】図１は、本発明のキャリアの好ましい実施例の斜視図である；
【図２】図２は、基板に接続され、２つのＩＣチップで積層された本発明のキャリアの側面図である；
【図３】図３は、本発明のキャリアと、基板に接続するために用いる構成部品との組立分解図である；
【図４】図４は、図１に示すＩ−Ｉ線に沿ったキャリアの横断面図である；
【図５Ａ】図５Ａは、ＢＡＧパッドを基板に接続するための従来技術の概略図である；
【図５Ｂ】図５Ｂは、図５ＡのＢＡＧパッドと接続との横断面図である；
【図５Ｃ】図５Ｃは、本発明の好ましい実施例で用いられる接続法の横断面図である；
【図５Ｄ】図５Ｄは、本発明の好ましい実施例で用いられる接続法の横断面図である；
【図６】図６は、本発明のキャリアの下部ルーティング層の典型的な回路の概略図である；
【図７】図７Ａ〜７Ｄは、本発明のキャリアの一例のさまざまな層を構成する一次層の一例を示す；
【図８Ａ】図８Ａは、本発明のキャリアの１つの変形例における主層の横断面概略図である；
【図８Ｂ】図８Ｂは、キャリアを構成する層を示す本発明のキャリアの一部の横断面である；
【図８Ｃ】図８Ｃは、パッドと、支柱のバイアの一部の１つの実施例の横断面図である；
【図９】図９は、積層されたＢＧＡ装置をもつ基板に取り付けられた本発明のキャリアの変形例の破断斜視図である；
【図１０】図１０は、ＢＧＡ装置をもつ本発明の二重積層キャリアの組立分解図である；
【図１１】図１１は、ＢＧＡ装置をもつ積層された本発明の２つのキャリアの端面図である；
【図１２】図１２は、ＢＧＡ装置をもつ積層された本発明の２つのキャリアの側面図である；
【図１３】図１３は、ＩＣチップをキャリアの両面に取り付けた本発明のキャリアの他の変形例の図である；
【図１４】図１４は、図１３に示すキャリアの変形例においてパッドを接続するための１つの方法の略式線図である；
【図１５】図１５は、図１４のＩＩ−ＩＩ線に沿った横断面図である；
【図１６】図１６は、本発明のキャリアが取り付けられ、ＩＣチップがキャリアの上に設けられる前の基板の平面図である；
【図１７】図１７は、ＩＣチップをおのおののキャリアの最上部に取り付けた図１６の基板の図である；
【図１８】図１８は、本発明が作動するＢＧＡアレイの他のタイプのブロック図である；
【図１９】図１９は、図１８に示すキャリアのパッド間のピン接続の表を示す；
【図２０】図２０は、減結合コンデンサパッドから下降するバイアを示す本発明のキャリアの角部の図である；
【図２１】図２１は、減結合コンデンサの他の設置を行った本発明のキャリアの斜視図である；  図２１Ａは、図２１のＸＸ−ＸＸ線に沿ったキャリアの横断面図である；  図２１Ｂは、減結合コンデンサを接続するための他の方法を示す本発明のキャリアの角部の図である；
【図２２】図２２は、本発明のキャリアの基板層における電気接続の略図である。
【図１】
2006186391.tif 000003
【図２】
2006186391.tif 000004
【図３】
2006186391.tif 000005
【図４】
2006186391.tif 000006
【図５Ａ】
2006186391.tif 000007
【図５Ｂ】
2006186391.tif 000008
【図５Ｃ】
2006186391.tif 000009
【図５Ｄ】
2006186391.tif 000010
【図６】
2006186391.tif 000011
【図７】
2006186391.tif 000012
【図８Ａ】
2006186391.tif 000013
【図８Ｂ】
2006186391.tif 000014
【図８Ｃ】
2006186391.tif 000015
【図９】
2006186391.tif 000016
【図１０】
2006186391.tif 000017
【図１１】
2006186391.tif 000018
【図１２】
2006186391.tif 000019
【図１３】
2006186391.tif 000020
【図１４】
2006186391.tif 000021
【図１５】
2006186391.tif 000022
【図１６】
2006186391.tif 000023
【図１７】
2006186391.tif 000024
【図１８】
2006186391.tif 000025
【図１９】
2006186391.tif 000026
【図２０】
2006186391.tif 000027
【図２１】
2006186391.tif 000028
【図２２】
2006186391.tif 000029