(57)【要約】【課題】  発光時間のデューティ比によって表示輝度を制御するデューティ駆動の場合に生じるフリッカを抑制する。【解決手段】  データ線駆動回路１４はシステム回路１６からフレーム単位で供給される映像データ信号を各画素１１に供給する。走査線駆動回路１３はシステム回路１６から供給される発光制御信号ＤＳに応じて動作し、フレーム毎に画素１１を線順次選択して映像データ信号に応じた輝度で各発光素子１７を発光させる。システム回路１６は、発光制御手段Ｚを備えており、画面輝度情報に応じて１フレーム内における発光時間と非発光時間とのデューティ比を設定し、該デューティ比に応じて各発光素子１７を発光させるとともに、１フレームを複数のサブフレームに分割し各サブフレームで該デューティ比に応じた発光時間だけ各発光素子１７を発光させてフリッカを抑制する。【選択図】図１
2006030516.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部と、これを駆動する走査線駆動回路及びデータ線駆動回路と、これらを制御するシステム回路とを含み、
前記画素アレイ部は、行状の走査線と、列状のデータ線と、両者が交差する部分に配された発光素子からなる画素とを含み、
前記データ線駆動回路は各データ線に接続されており、該システム回路からフレーム単位で供給される映像データ信号を各画素に供給し、
前記走査線駆動回路は各走査線に接続されており、該システム回路から供給される発光制御信号に応じて動作し、フレーム毎に画素を線順次選択して該映像データ信号に応じた輝度で各発光素子を発光させる表示装置において、
前記システム回路は、発光制御手段を備えており、画面輝度情報に応じて１フレーム内における発光時間と非発光時間とのデューティ比を設定し、該デューティ比に応じて各発光素子を発光させるとともに、
１フレームを複数のサブフレームに分割し各サブフレームで該デューティ比に応じた発光時間だけ各発光素子を発光させてフリッカを抑制することを特徴とする表示装置。
【請求項２】
前記発光制御手段は、設定されたデューティ比に応じてサブフレーム数を設定することを特徴とする請求項１記載の表示装置。
【請求項３】
前記発光制御手段は、該デューティ比が小さくなる程サブフレーム数を大きくすることを特徴とする請求項２記載の表示装置。
【請求項４】
前記発光素子は有機エレクトロルミネセンス発光素子であることを特徴とする請求項１記載の表示装置。
【請求項５】
画面を構成する画素アレイ部と、これを駆動する走査線駆動回路及びデータ線駆動回路とを含み、前記画素アレイ部は、行状の走査線と、列状のデータ線と、両者が交差する部分に配された発光素子からなる画素とを含み、前記データ線駆動回路は各データ線に接続されており、外部からフレーム単位で供給される映像データ信号を各画素に供給し、前記走査線駆動回路は各走査線に接続されており、外部から供給される発光制御信号に応じて動作し、フレーム毎に画素を線順次選択して該映像データ信号に応じた輝度で各発光素子を発光させる表示装置の駆動方法において、
画面の輝度情報に応じて１フレーム内における発光時間と非発光時間とのデューティ比を設定し、該デューティ比に応じて各発光素子を発光させるとともに、
１フレームを複数のサブフレームに分割し各サブフレームで該デューティ比に応じた発光時間だけ各発光素子を発光させてフリッカを抑制することを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は複数の表示画素を有し、画素単位で表示制御が行われるアクティブマトリクス型表示装置及びその駆動方法に関し、特に各画素の表示素子を有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子で構成するアクティブマトリクス型表示装置及びそれらの駆動方法に関する。
【背景技術】
【０００２】
近年、自発光型の高輝度ディスプレイとして、有機ＥＬを用いた薄型表示装置が、注目を集めている。自発光である為に液晶表示装置の様なバックライトが不要で、表示パネル全体を１〜２ｍｍ程度にまで薄型化できるので小型・軽量化が図れ、また視野角の制限も無く、応答速度が速く、高輝度、高コントラスト、低消費電力といった長所があり、次世代ディスプレイの有力な候補とされている。有機ＥＬディスプレイは現在、ディジタルカメラや携帯電話などモバイル機器（携帯用情報機器）用小型ディスプレイへの応用が進んでいると共に、今後は、ＰＣ向けモニタやテレビなど中大型ディスプレイへの応用が考えられている。モバイル機器は屋内、野外を問わず簡単に持ち運びが出来ることから、部屋の中などの暗い場所から野外の太陽下などの明るい場所まで様々な使用環境において最適な表示画像を実現する必要があり、またＰＣモニタやテレビに関しても使用者によって様々な環境下で使用される為、最適な表示画像を実現する必要がある。さらに、その様な環境下において使用者個々によって最適な表示画像は異なり、明るい表示画像を選択する使用者から暗い表示画像を選択する使用者まで、全て対応出来るような表示画面の明るさを設定できることが必要である。
【０００３】
ＣＲＴや液晶、有機ＥＬなどの表示装置は、表示する映像フレームを１秒間に数十回書き換えるリフレッシュ操作が行われており、このフレームの書き換え周波数をリフレッシュ・レートという。このリフレッシュ・レートが低い場合にフリッカ（ちらつき）が発生する。従って、通常これらの表示装置のリフレッシュ・レートはフリッカが発生しない周波数（６０Ｈｚ）で書き換えを行っている。ところで、液晶表示装置の表示画面の明るさは、バックライトの明るさによって設定することができ、使用環境や消費電力を最適化するために表示画面の明るさを任意に設定することが可能である。バックライトは通常、冷陰極管を使用しており、インバータ回路（ランプ駆動回路）によって数十〜数百ＫＨｚという高速スイッチング駆動で点灯しているので、バックライトの点滅を人間の目が認識することができず、フリッカ（ちらつき）のない良好な表示画面を提供することができる。また、液晶表示装置は、１フレーム毎に画素電極に印加する電圧の極性を基準電圧に対して反転させたり、水平画素ライン毎に極性を反転させたり、表示画素毎に極性を反転させたりする駆動方法によってフリッカを抑制している。
【０００４】
一方、有機ＥＬ表示装置は、画素毎に自発光型の表示素子を用い、各発光素子に電流を流すことによって発光し画像を表示する。１フレームに占める発光時間に応じて表示画面の明るさを設定することができる。従って、表示する画像のリフレッシュ・レートを６０Ｈｚで表示させていたとしても、その発光の周波数や１フレームにおける発光時間と非発光時間の比率（デューティ比）によって表示画面のフリッカ（ちらつき）が発生し、表示品質が劣化してしまう。常に発光し続けている状態（デューティ１００％）ではフリッカ（ちらつき）は発生しないが、液晶表示装置のようなホールド型の駆動になってしまうため、網膜残像により動画を表示する際に動画ボケなどの画質劣化が生じる。なお網膜残像は、１フレーム期間中にずっと画像を表示し続けるホールド型駆動のディスプレイに生じる現象で、画像が切り替わる毎に輝度を階段状に変化させるので、常に画像を切れ目なしに表示することになる。ディスプレイに表示した画像が次の画像に切り替わると、人間は２つの画像を重ねて認識し、結果的に画像の輪郭がぼやけたように感じてしまう。
【０００５】
また、表示する映像のリフレッシュ・レートを高速化することでフリッカは発生しなくなる。一般的なディスプレイでは、リフレッシュ・レートを７２Ｈｚ程度にするとフリッカをほとんど感じなくなる。しかし、駆動回路の動作スピードを高速にしなければならず、消費電力が増加し、それにともなう使用部材（電子部品など）や駆動回路の大幅な変更が必要である。また、高速化にともない、駆動回路のディジタル回路部における高速のスイッチングによるエネルギー消費が増え、電磁波となって空中に放出される。空中に放出される電磁波は種々の周波数を含み、電気電子機器にさまざまな妨害を与えてしまう。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来の発光時間のデューティ比によって表示画面の明るさを制御するデューティ駆動方式は、発光時間設定信号を用いている。図３は、表示する映像のリフレッシュ・レート（フレームの書き換え周波数）が６０Ｈｚの場合における垂直同期信号と発光時間設定信号の波形図である。非発光期間が表示されてない消灯時間を表し、発光期間が表示されている点灯時間を表しており、１フレームにおける両者の比がデューティ比である。画像の明るさが１フレーム（６０分の１秒）の周期で細かく明るくなったり暗くなったりしているので、その明暗の輝度差がフリッカ（ちらつき）として認識されてしまう。フリッカ（ちらつき）を感じる画面での長時間作業は大変目に悪く、脳の疲労にも悪影響を及ぼしてしまう。
【０００７】
図４は、フリッカを抑制する為に表示するリフレッシュ・レートを例えば７５Ｈｚにした場合における垂直同期信号と発光時間設定信号の波形である。非発光期間が画像の表示されていない消灯時間を表し、発光期間が画像の表示されている点灯時間を表しており、画像の明るさが７５分の１秒の周期で細かく明るくなったり暗くなったりしているが、一般的なディスプレイでは、リフレッシュ・レートを７２Ｈｚ以上にするとフリッカをほとんど感じなくなるので、７５Ｈｚに設定した場合、非発光と発光による明暗の輝度差はフリッカ（ちらつき）として認識されない。しかし、駆動回路の動作スピードを高速にしなければならず、消費電力が増加し、それにともなう使用部材（電子部品など）や駆動回路の大幅な変更が必要である。また、高速化にともなう、駆動回路のディジタル回路部から発生する電磁波ノイズによるＥＭＩの問題も懸念される。
【０００８】
この様に表示装置として発光時間のデューティ比によって表示輝度を制御する場合、表示画面にフリッカ（ちらつき）を認識させることなく、良好な表示品質を保つことが必要不可欠であり、またその機能を実現させなければならないという課題がある。
【課題を解決するための手段】
【０００９】
上述した従来の技術の課題に鑑み、本発明は有機ＥＬなどの表示装置において発光時間のデューティ比によって表示輝度を制御するデューティ駆動の場合に生じるフリッカ（ちらつき）を容易に抑制することを目的とする。
【００１０】
係る目的を達成する為に以下の手段を講じた。即ち本発明は、画素アレイ部と、これを駆動する走査線駆動回路及びデータ線駆動回路と、これらを制御するシステム回路とを含み、前記画素アレイ部は、行状の走査線と、列状のデータ線と、両者が交差する部分に配された発光素子からなる画素とを含み、前記データ線駆動回路は各データ線に接続されており、該システム回路からフレーム単位で供給される映像データ信号を各画素に供給し、前記走査線駆動回路は各走査線に接続されており、該システム回路から供給される発光制御信号に応じて動作し、フレーム毎に画素を線順次選択して該映像データ信号に応じた輝度で各発光素子を発光させる表示装置において、前記システム回路は、発光制御手段を備えており、画面輝度情報に応じて１フレーム内における発光時間と非発光時間とのデューティ比を設定し、該デューティ比に応じて各発光素子を発光させるとともに、１フレームを複数のサブフレームに分割し各サブフレームで該デューティ比に応じた発光時間だけ各発光素子を発光させてフリッカを抑制することを特徴とする。
【００１１】
好ましくは、前記発光制御手段は、設定されたデューティ比に応じてサブフレーム数を設定する。この場合、前記発光制御手段は、該デューティ比が小さくなる程サブフレーム数を大きくする。前記発光素子は例えば有機エレクトロルミネセンス発光素子である。
【００１２】
又本発明は、画面を構成する画素アレイ部と、これを駆動する走査線駆動回路及びデータ線駆動回路とを含み、前記画素アレイ部は、行状の走査線と、列状のデータ線と、両者が交差する部分に配された発光素子からなる画素とを含み、前記データ線駆動回路は各データ線に接続されており、外部からフレーム単位で供給される映像データ信号を各画素に供給し、前記走査線駆動回路は各走査線に接続されており、外部から供給される発光制御信号に応じて動作し、フレーム毎に画素を線順次選択して該映像データ信号に応じた輝度で各発光素子を発光させる表示装置の駆動方法において、画面の輝度情報に応じて１フレーム内における発光時間と非発光時間とのデューティ比を設定し、該デューティ比に応じて各発光素子を発光させるとともに、１フレームを複数のサブフレームに分割し各サブフレームで該デューティ比に応じた発光時間だけ各発光素子を発光させてフリッカを抑制することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、フレーム周波数を変えず、サブフレームを設けて見た目のフレーム周波数を上げることにより、フリッカを抑制することができる。本発明により、有機ＥＬ等の自発光型表示装置において、発光時間のデューティ比によって表示輝度を制御するデューティ駆動の場合に生じるフリッカ（ちらつき）を容易に抑制することが可能な表示装置およびその駆動方法を実現・提供することが出来る。
【発明を実施するための最良の形態】
【００１４】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は、本発明に係る表示装置で特に各画素の表示素子として自発光素子である有機ＥＬ素子を用いたアクティブマトリクス型有機ＥＬ表示装置を示す概略構成図である。本実施形態に係るアクティブマトリクス型有機ＥＬ表示装置は、画素１１がマトリクス状に配置されてなる画素アレイ部１２と、この画素アレイ部１２を駆動する走査駆動回路１３及びデータ線駆動回路１４とを有機ＥＬパネル部基板１５上に形成してなり、当該有機ＥＬパネル部１５の外部に走査線駆動回路１３及びデータ線駆動回路１４を駆動する外部システム回路１６を有する構成となっている。
【００１５】
即ち本発明にかかる表示装置は、画素アレイ部１２と、これを駆動する走査線駆動回路１３及びデータ線駆動回路１４と、これらを制御するシステム回路１６とを含む。画素アレイ部１２は、行状の走査線ＤＳＬと、列状のデータ線ＤＴＬと、両者が交差する部分に配された発光素子１７からなる画素１１とを含む。データ線駆動回路１４は各データ線ＤＴＬに接続されており、システム回路１６からフレーム単位で供給される映像データ信号を各画素１１に供給する。走査線駆動回路１３は各走査線ＤＳＬに接続されており、システム回路１６から供給される発光制御信号ＤＳに応じて動作し、フレーム毎に画素１１を線順次選択して映像データ信号に応じた輝度で各発光素子１７を発光させる。特徴事項として、システム回路１６は、発光制御手段Ｚを備えており、画面輝度情報に応じて１フレーム内における発光時間と非発光時間とのデューティ比を設定し、該デューティ比に応じて各発光素子１７を発光させるとともに、１フレームを複数のサブフレームに分割し各サブフレームで該デューティ比に応じた発光時間だけ各発光素子１７を発光させてフリッカを抑制する。本発明によれば、フレーム周波数を変えず、サブフレームを設けて見た目のフレーム周波数を上げることにより、フリッカを抑制することができる。
【００１６】
図１において、画素１１は、有機ＥＬ素子１７を発光駆動する能動素子として電界効果トランジスタ、例えばポリシリコンＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；薄膜トランジスタ）あるいはアモルファスシリコンＴＦＴ１８を有し、これらＴＦＴ１８が形成された基板上に有機ＥＬ素子１７が形成された構成となっている。但し図のＴＦＴ１８はシンボルとして模式的に表示したものであり、実際の画素回路は複数のＴＦＴ及びその他の回路素子で構成されている。有機ＥＬ素子１７は、基板上に透明導電膜からなる複数の第一電極を形成し、第一電極上に正孔輸送層、発光層、電子輸送層及び電子注入層を順番に堆積させて有機層を形成し、当該有機層の上に金属からなる第二電極を形成した構造を持ち、第一電極と第二電極との間に直流電圧が印加されることで、発光層において電子と正孔とが再結合する際に発光するようになっている。
【００１７】
画素アレイ部１２には、ｎ列ｍ行の画素配列に対して、走査線ＤＳＬ−１〜ＤＳＬ−ｎが各行に配線されている。また、データ線ＤＴＬ−１〜ＤＴＬ−ｍが各列に配線されている。走査線ＤＳＬ−１〜ＤＳＬ−ｎの各一端は、走査線駆動回路１３の各段の出力端に接続されている。走査線駆動回路１３は、例えばシフトレジスタ等によって構成され、外部システム回路１６で生成される発光制御信号ＤＳが与えられることにより、同じく外部システム回路１６で生成される垂直クロックパルスＶＣＫに同期して発光制御順次走査パルスＤＳ−１〜ＤＳ−ｎを出力し、走査線ＤＳＬ−１〜ＤＳＬ−ｎを駆動する。
【００１８】
データ線ＤＴＬ−１〜ＤＴＬ−ｍの各一端は、データ線駆動回路１４の各段の出力端に接続されている。データ線駆動回路１４は、データ線ＤＴＬ−１〜ＤＴＬ−ｍを通して画素１１の各々に対して輝度情報を電流値または電圧値の形で書き込む、電流書き込み型または電圧書き込み型の駆動回路構成となっている。
【００１９】
外部システム回路１６は、有機ＥＬパネル１５の外部に配置される外部システム回路基板上に形成される。この外部システム回路１６は、データ線駆動回路１４及び走査線駆動回路１３を制御するタイミング・ジェネレータ１９と、輝度設定信号を外部から受信して、所望のデジタル信号へ変換してタイミング・ジェネレータ１９へ供給するインターフェースとしての輝度設定信号レシーバー２０とを備えている。
【００２０】
タイミング・ジェネレータ１９は外部から供給される画像データ信号、同期信号及び画面輝度設定情報を受信し、走査線駆動回路１３を制御する垂直クロックパルスＶＣＫ、発光制御信号ＤＳと、データ線駆動回路１４を制御する水平走査制御信号、映像データ信号を同期信号に基づいて発生し、それぞれ走査線駆動回路１３及びデータ線駆動回路１４に供給する。タイミング・ジェネレータ１９は特に発光制御手段Ｚを内蔵しており、画面輝度情報に基づいて発光制御信号ＤＳを生成し走査線駆動回路１３に供給する。
【００２１】
図２は、タイミング・ジェネレータ１９における発光制御信号ＤＳを生成する発光制御手段の構成の一例を示すブロック図である。本例に係る発光制御手段Ｚは、発光期間設定回路２１、輝度レベル設定回路２２及びフリッカ抑制回路２３を有する構成となっている。
【００２２】
輝度レベル設定回路２２は、輝度設定信号レシーバー２０を通して与えられる輝度設定信号に基づいて輝度レベルを設定する。発光期間設定回路２１は、輝度レベル設定回路２２で設定されたディジタル輝度情報に応じて、各垂直走査期間中における所望の輝度を得るため、発光期間パルスＤＰ（映像信号の１フレーム周期Ｔの発光制御パルスのデューティ比、即ち周期Ｔの期間に対するハイレベル期間の割合、換言すればハイレベル期間とローレベル期間の比率を規定した信号）を発生し、フリッカ抑制回路２３の入力として供給する。フリッカ抑制回路２３は、発光期間設定回路２１で設定された発光期間パルスＤＰの１フレーム周期Ｔ期間におけるハイレベル期間を検出し、フリッカを抑制することが出来るタイミングに変換して、発光制御信号ＤＳを出力する。
【００２３】
続いて、上記構成の本実施形態に係るアクティブマトリクス型有機ＥＬ表示装置の動作について説明する。走査線駆動回路１３は、タイミング・ジェネレータ１９から与えられる垂直クロックパルスＶＣＫ及び発光制御信号ＤＳにより、各垂直期間において順次複数の走査線ＤＳＬ−１〜ＤＳＬ−ｎに発光制御順次走査パルスＤＳ−１〜ＤＳ−ｎを供給する。各行の画素１１は、これら走査線ＤＳＬ−１〜ＤＳＬ−ｎのうち、対応する１本から共通に供給される発光制御順次走査パルスＤＳ−１〜ＤＳ−ｎがハイレベルの期間のときに活性化状態（点灯状態）となり、ローレベルの期間のときは、非活性化状態（消灯状態）となる。
【００２４】
一方、データ線駆動回路１４は、タイミング・ジェネレータ１９から与えられる水平走査制御信号により各水平期間において映像データをサンプリングし、複数のデータ線ＤＴＬ−ＤＴＬ−ｍに並列的に供給する。そして、画素１１が活性化状態となることにより、複数のデータ線ＤＴＬ−１〜ＤＴＬ−ｍを通してデータ線駆動回路１４から供給される映像データ信号の電流または電圧に対応した駆動電流または駆動電圧が有機ＥＬ素子１７に与えられる。
【００２５】
タイミング・ジェネレータ１９の一部を構成する図２の発光制御手段Ｚにおいて、輝度レベル設定回路２２は、外部から供給され且つレシーバー２０で処理された輝度設定信号に基づいて、輝度レベルを設定する。発光期間設定回路２１は発光期間パルスのデューティ比（発光期間と非発光期間の比率）をこの輝度レベルに対応して変更する。ここで、画面輝度設定信号（調光制御信号）は外部パーソナル・コンピュータからの制御やユーザーによるマニュアル操作が可能な輝度調整スイッチやボリューム等により、所望の輝度を選択した結果得られる信号である。
【００２６】
次に、発光時間のデューティ比によって表示輝度を制御するデューティ駆動の場合に生じるフリッカ（ちらつき）を容易に抑制することが出来る駆動方法について図５を参照して説明する。発光制御手段Ｚにおいて、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスのデューティ比（発光期間と非発光期間の比率）を例えば図示のように４：１に設定した制御を行なう。発光期間設定回路２１で設定した発光期間パルスＤＰはフリッカ抑制回路２３によって発光期間パルスの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し１／２フレーム（１／２×Ｖ）を周期としたサブフレーム周期期間において発光期間パルスＤＰと同じデューティ比、即ち４：１となるような信号ＤＳを生成し、その信号を１フレーム（１Ｖ）周期期間中に２つ設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルス信号ＤＰを見かけ上２倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。
【００２７】
また、発光制御手段Ｚにおいて、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスのデューティ比（発光期間と非発光期間の比率）を図６のように１：１に設定した制御では、発光期間設定回路２１で設定した発光期間パルスＤＰは、フリッカ抑制回路２３によって発光期間パルスの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し１／２フレーム（１／２×Ｖ）を周期としたサブフレーム周期期間において発光期間パルスＤＰと同じデューティ比、即ち１：１となるような信号ＤＳを生成し、その信号を１フレーム（１Ｖ）周期期間中に２つ設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上２倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。
【００２８】
同様に、発光制御手段Ｚにおいて、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスのデューティ比（発光期間と非発光期間の比率）を図７のように１：４に設定した制御では、発光期間設定回路２１で設定した発光期間パルスＤＰは、フリッカ抑制回路２３によって発光期間パルスの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し１／２フレーム（１／２×Ｖ）を周期としたサブフレーム周期期間において発光期間パルスＤＰと同じデューティ比、即ち１：４となるような信号ＤＳを生成し、その信号を１フレーム（１Ｖ）周期期間中に２つ設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上２倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。
【００２９】
上述したように、画素１１の発光時間のデューティ比によって表示輝度を制御する有機ＥＬ表示装置において、１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上２倍速のタイミングに変換することで、輝度制御に関係なくフリッカ（ちらつき）を容易に抑制することが出来る。なお、上記実施形態においては、１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上２倍速のタイミングに設定した場合を例に挙げて説明したが、２倍速に限られるものではない。ここで、１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上２倍速のタイミングではない場合を図８に基いて説明する。
【００３０】
発光制御手段Ｚにおいて、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスＤＰのデューティ比（発光期間と非発光期間の比率）を図８のように４：１に設定した制御では、発光期間設定回路２１で設定した発光期間パルスＤＰはフリッカ抑制回路２３によって発光期間パルスの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し１／３フレーム（１／３×Ｖ）を周期としたサブフレーム周期期間において発光期間パルスＤＰと同じデューティ比、即ち４：１となるような発光制御信号ＤＳを生成し、その信号を１フレーム（１Ｖ）周期期間中に３つ設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上３倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。
【００３１】
また、発光制御手段Ｚにおいて、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスのデューティ比（発光期間と非発光期間の比率）を図９のように１：１に設定した制御では、発光期間設定回路２１で設定した発光期間パルスはフリッカ抑制回路２３によって発光期間パルスの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し１／３フレーム（１／３×Ｖ）を周期としたサブフレーム周期期間において発光期間パルスと同じデューティ比、即ち１：１となるような信号を生成し、その信号を１フレーム（１Ｖ）周期期間中に３つ設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上３倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。
【００３２】
同様に、発光制御手段において、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスのデューティ比（発光期間と非発光期間の比率）を図１０のように１：４に設定した制御では、発光期間設定回路２１で設定した発光期間パルスはフリッカ抑制回路２３によって発光期間パルスの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し１／３フレーム（１／３×Ｖ）を周期としたサブフレーム周期期間において発光期間パルスと同じデューティ比、即ち１：４となるような信号を生成し、その信号を１フレーム（１Ｖ）周期期間中に３つ設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上３倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。
【００３３】
上述したように、画素１１の発光時間のデューティ比によって表示輝度を制御する有機ＥＬ表示装置において、１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上３倍速のタイミングに変換することで、輝度制御に関係なくフリッカ（ちらつき）を容易に抑制することが出来る。
【００３４】
以上のような手法を用いることで、画素１１の発光時間のデューティ比によって表示輝度を制御する有機ＥＬ表示装置において、１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上高速化したタイミングに変換することで、外部から供給される輝度設定信号に対応する所望の輝度を得るために発光期間設定回路２１が設定した発光期間パルスのデューティ比を崩すことなく、表示画面のフリッカ（ちらつき）の抑制を極めて容易に行うことが可能である。なお、上記実施形態では、画素１１の表示素子として有機ＥＬ素子１７を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、これに限られるものではなく、本発明は画素１１の表示素子として自発光型の素子を用いた表示装置全般に適用可能である。
【００３５】
次に、本発明の発展形態について説明する。図１１は、１フレームが６０Ｈｚで、発光期間と非発光期間のデューティを０％〜１００％に設定した場合のフリッカ・レベル（フリッカの見え方）を表したグラフである。デューティを低くしていくにつれてフリッカ・レベルが高くなっていく。これは、１Ｖにおける非発光時間、即ち、黒画面を表示している時間が長くなるほど表示画面全体における黒表示が支配的になり、人間の目として発光、非発光の点滅を認識し易くなるため、フリッカ（ちらつき）が大きくなってしまう。従って、表示画面の明るさを調整する目的で、例えば外部より輝度調整信号などにより輝度制御を行った場合、その設定された明るさによってフリッカ・レベル（フリッカの見え方）が異なってしまい、表示品質を劣化させる原因となる。表示装置として発光時間によって表示輝度を出す場合、および輝度調整により発光時間を変化させた場合においても表示画面にフリッカ（ちらつき）やフリッカ・レベル（フリッカの見え方）を認識させることなく、良好な表示品質を保つことが必要不可欠であり、またその機能を実現させなければならない。
【００３６】
発光時間によって表示輝度を制御するデューティ駆動において、発光時間の変化によって生じるフリッカ発生率（フリッカの見え方）の差を容易に抑制することが出来る駆動方法について図１２を参照しながら説明する。なお、回路構成自体は図１及び２に示したとおりであり、引き続きこれらの図を参照する。
【００３７】
発光制御手段Ｚにおいて、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスＤＰのデューティ比（発光期間と非発光期間の比率）を図１２のように９：１に設定した制御では、発光期間設定回路２１で設定した発光期間パルスＤＰはフリッカ抑制回路２３によって発光期間パルスＤＰの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し１／２フレーム（１／２×Ｖ）を周期としたサブフレーム周期期間において発光期間パルスＤＰと同じデューティ比、即ち９：１となるような発光制御信号ＤＳを生成し、その信号を１フレーム（１Ｖ）周期期間中に２つ設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上２倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。
【００３８】
また、発光制御手段Ｚにおいて、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスＤＰのデューティ比（発光期間と非発光期間の比率）を図１３のように８：２に設定した制御では、発光期間設定回路２１で設定した発光期間パルスＤＰはフリッカ抑制回路２３によって発光期間パルスＤＰの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し、図１２のフリッカの見え方との差を抑制するために、１／３フレーム（１／３×Ｖ）を周期としたサブフレーム周期期間に上げる。そのサブフレームおいて発光期間パルスＤＰと同じデューティ比、即ち８：２となるような発光制御信号ＤＳを生成し、その信号を１フレーム（１Ｖ）周期期間中に３つ設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上３倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。
【００３９】
また、発光制御手段Ｚにおいて、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスＤＰのデューティ比（発光期間と非発光期間の比率）を図１４のように７：３に設定した制御では、発光期間設定回路２１で設定した発光期間パルスＤＰはフリッカ抑制回路２３によって発光期間パルスＤＰの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し、図１２、１３のフリッカの見え方との差を抑制するために、１／４フレーム（１／４×Ｖ）を周期としたサブフレーム周期期間において発光期間パルスＤＰと同じデューティ比、即ち７：３となるような発光制御信号ＤＳを生成し、その信号を１フレーム（１Ｖ）周期期間中に４つ設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上４倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。
【００４０】
また、発光制御手段Ｚにおいて、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスＤＰのデューティ比（発光期間と非発光期間の比率）を図１５のように６：４に設定した制御では、発光期間設定回路２１で設定した発光期間パルスＤＰはフリッカ抑制回路２３によって発光期間パルスＤＰの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し、図１２、１３、１４のフリッカの見え方との差を抑制するために、１／５フレーム（１／５×Ｖ）を周期としたサブフレーム周期期間において発光期間パルスＤＰと同じデューティ比、即ち６：４となるような発光制御信号ＤＳを生成し、その信号を１フレーム（１Ｖ）周期期間中に５つ設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上５倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。
【００４１】
また、発光制御手段Ｚにおいて、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスＤＰのデューティ比（発光期間と非発光期間の比率）を図１６のように５：５に設定した制御では、発光期間設定回路２１で設定した発光期間パルスＤＰはフリッカ抑制回路２３によって発光期間パルスＤＰの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し、図１２、１３、１４、１５のフリッカの見え方との差を抑制するために、１／６フレーム（１／６×Ｖ）を周期としたサブフレーム周期期間において発光期間パルスＤＰと同じデューティ比、即ち５：５となるような発光制御信号ＤＳを生成し、その信号を１フレーム（１Ｖ）周期期間中に６つ設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上６倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。
【００４２】
また、発光制御手段Ｚにおいて、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスＤＰのデューティ比（発光期間と非発光期間の比率）を図１７のように４：６に設定した制御では、発光期間設定回路２１で設定した発光期間パルスＤＰはフリッカ抑制回路２３によって発光期間パルスＤＰの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し、図１２、１３、１４、１５、１６のフリッカの見え方との差を抑制するために、１／７フレーム（１／７×Ｖ）を周期としたサブフレーム周期期間において発光期間パルスＤＰと同じデューティ比、即ち４：６となるような発光制御信号ＤＳを生成し、その信号を１フレーム（１Ｖ）周期期間中に７つ設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上７倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。
【００４３】
また、発光制御手段Ｚにおいて、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスＤＰのデューティ比（発光期間と非発光期間の比率）を図１８のように３：７に設定した制御では、発光期間設定回路２１で設定した発光期間パルスＤＰはフリッカ抑制回路２３によって発光期間パルスＤＰの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し、図１２、１３、１４、１５、１６、１７のフリッカの見え方との差を抑制するために、１／８フレーム（１／８×Ｖ）を周期としたサブフレーム周期期間において発光期間パルスＤＰと同じデューティ比、即ち３：７となるような発光制御信号ＤＳを生成し、その信号を１フレーム（１Ｖ）周期期間中に８つ設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上８倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。
【００４４】
また、発光制御手段Ｚにおいて、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスＤＰのデューティ比（発光期間と非発光期間の比率）を図１９のように２：８に設定した制御では、発光期間設定回路２１で設定した発光期間パルスＤＰはフリッカ抑制回路２３によって発光期間パルスＤＰの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し、図１２、１３、１４、１５、１６、１７、１８のフリッカの見え方との差を抑制するために、１／９フレーム（１／９×Ｖ）を周期としたサブフレーム周期期間において発光期間パルスＤＰと同じデューティ比、即ち、２：８となるような発光制御信号ＤＳを生成し、その信号を１フレーム（１Ｖ）周期期間中に９つ設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上９倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。
【００４５】
また、発光制御手段Ｚにおいて、輝度レベル設定回路２２によって輝度設定信号レシーバー２０で処理された外部から供給される輝度設定信号に対応する所望の輝度を得るために、発光期間設定回路２１が発光期間パルスＤＰのデューティ比（発光期間と非発光期間の比率）を図２０のように１：９に設定した制御では、発光期間設定回路２１で設定した発光期間パルスＤＰはフリッカ抑制回路２３によって発光期間パルスＤＰの１フレーム（１Ｖ）周期期間におけるハイレベル期間を検出し、図１２、１３、１４、１５、１６、１７、１８、１９のフリッカの見え方との差を抑制するために、１／１０フレーム（１／１０×Ｖ）を周期としたサブフレーム周期期間において発光期間パルスＤＰと同じデューティ比、即ち１：９となるような発光制御信号ＤＳを生成し、その信号を１フレーム（１Ｖ）周期期間中に１０個設ける。即ち、１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上１０倍速のタイミングに変換する。ただし、１フレーム（１Ｖ）周期期間における発光時間と非発光時間の比率に変化はないため、発光する輝度は変わらない。
【００４６】
上述したように、画素１１の発光時間によって表示輝度を制御する有機ＥＬ表示装置において、１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号のデューティ比によってサブフレーム周波数を変化させ、また、サブフレーム内のデューティ比を１フレーム内のデューティ比と同じにすることで、発光時間によって表示輝度を出す場合および輝度調整により発光時間を変化させた場合においても、表示画面にフリッカ（ちらつき）やフリッカ・レベル（フリッカの見え方）の差を容易に抑制することが出来る。なお、上記実施形態では、画素１１の表示素子として有機ＥＬ素子１７を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、これに限られるものではなく、本発明は画素１１の表示素子として自発光型の素子を用いた表示装置全般に適用可能である。
【００４７】
最後に図２１は、図１に示した有機ＥＬ表示パネルの構成例を示すブロック図である。この表示パネル１５は、画素回路（ＰＸＬＣ）１１がｍ×ｎのマトリクス状に配列された画素アレイ部１２、データ線駆動回路１４、走査線駆動回路１３、１３ａ、データ線駆動回路１４により選択され輝度情報に応じた信号が供給されるデータ線ＤＴＬ−１〜ＤＴＬ−ｍ、追加の走査線駆動回路１３ａにより選択駆動される走査線ＷＳＬ−１〜ＷＳＬ−ｎ、及び走査線駆動回路１３により選択駆動される走査線ＤＳＬ−１〜ＤＳＬ−ｎを有する。ここで走査線駆動回路１３はデューティ駆動を行い、走査線駆動回路１３ａはデューティ駆動に先立って、各画素に対するデータの書き込み駆動を行なう。
【００４８】
図２２は、図２１に示した画素回路の一構成例を示す回路図である。図示する様に、この画素回路１１は、基本的にｐチャネル型の薄膜電界効果トランジスタ（以下、ＴＦＴと言う）で構成されている。すなわち画素回路１１は、ドライブＴＦＴ１１１、スイッチングＴＦＴ１１２、サンプリングＴＦＴ１１５、有機ＥＬ素子１７、保持容量Ｃ１１１を有する。係る構成を有する画素回路１１は、データ線ＤＴＬ−１と走査線ＷＳＬ−１，ＤＳＬ−１との交差部に配されている。データ線ＤＴＬ−１はサンプリングＴＦＴ１１５のドレインに接続し、走査線ＷＳＬ−１はサンプリングＴＦＴ１１５のゲートに接続し、他の走査線ＤＳＬ−１はスイッチングＴＦＴ１１２のゲートに接続している。
【００４９】
ドライブＴＦＴ１１１、スイッチングＴＦＴ１１２及び有機ＥＬ素子１７は、電源電位Ｖｃｃと接地電位ＧＮＤの間で直列に接続されている。すなわちドライブトランジスタ１１１のソースが電源電位Ｖｃｃに接続される一方、有機ＥＬ素子（発光素子）１７のカソードが接地電位ＧＮＤに接続されている。一般に、有機ＥＬ素子１７は整流性がある為ダイオードの記号で表わしている。一方、サンプリングＴＦＴ１１５及び保持容量Ｃ１１１は、ドライブＴＦＴ１１１のゲートに接続している。ドライブＴＦＴ１１１のゲート・ソース間電圧をＶｇｓで表わしている。
【００５０】
画素回路１１の動作であるが、まず走査線ＷＳＬ−１を選択状態（ここでは低レベル）とし、データ線ＤＴＬ−１に信号を印加すると、サンプリングＴＦＴ１１５が導通して信号が保持容量Ｃ１１１に書き込まれる。保持容量Ｃ１１１に書き込まれた信号電位がドライブトランジスタ１１１のゲート電位となる。続いて、走査線ＷＳＬ−１を非選択状態（ここでは高レベル）とすると、データ線ＤＴＬ−１とドライブＴＦＴ１１１とは電気的に切り離されるが、ドライブＴＦＴ１１１のゲート電位Ｖｇｓは保持容量Ｃ１１１によって安定に保持される。続いて他の走査線ＤＳＬ−１を選択状態（ここでは低レベル）にすると、スイッチングＴＦＴ１１２が導通し、電源電位Ｖｃｃから接地電位ＧＮＤに向かって駆動電流がＴＦＴ１１１，ＴＦＴ１１２及び発光素子１７を流れる。ＤＳＬ−１が非選択状態になるとスイッチングトランジスタ１１２がオフし、駆動電流は流れなくなる。スイッチングＴＦＴ１１２は発光素子１７の発光時間を制御する為に挿入されたものである。
【００５１】
ＴＦＴ１１１及び発光素子１７に流れる電流は、ＴＦＴ１１１のゲート・ソース間電圧Ｖｇｓに応じた値となり、発光素子１７はその電流値に応じた輝度で発光し続ける。上記の様に、走査線ＷＳＬ−１を選択してデータ線ＤＴＬ−１に与えられた信号を画素回路１１の内部に伝える動作を「書き込み」と呼ぶ。上述の様に、一度信号の書き込みを行なえば、次に書き換えられるまでの間、発光素子１７は一定の輝度で発光を続ける。
【図面の簡単な説明】
【００５２】
【図１】本発明の一実施形態に係るアクティブマトリクス型有機ＥＬ表示装置を示す概略構成図である。
【図２】本発明に係る表示装置における発光制御手段の構成の一例を示すブロック図である。
【図３】従来方式による垂直同期信号と発光時間設定信号の波形を表したタイミングチャート図である。
【図４】従来方式によるフリッカを抑制する場合の垂直同期信号と発光時間設定信号の波形を表したタイミングチャート図である。
【図５】発光・非発光時間の比率を４：１に設定した発光期間パルスＤＰと、発光・非発光時間の比率を４：１のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上２倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。
【図６】発光・非発光時間の比率を１：１に設定した発光期間パルスＤＰと、発光・非発光時間の比率を１：１のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上２倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。
【図７】発光・非発光時間の比率を１：４に設定した発光期間パルスＤＰと、発光・非発光時間の比率を１：４のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上２倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。
【図８】発光・非発光時間の比率を４：１に設定した発光期間パルスＤＰと、発光・非発光時間の比率を４：１のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上３倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。
【図９】発光・非発光時間の比率を１：１に設定した発光期間パルスＤＰと、発光・非発光時間の比率を１：１のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上３倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。
【図１０】発光・非発光時間の比率を１：４に設定した発光期間パルスＤＰと、発光・非発光時間の比率を１：４のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルス信号を見かけ上３倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。
【図１１】発光期間と非発光期間のデューティを０〜１００％に設定した場合のフリッカ・レベル（フリッカの見え方）を表した図である。
【図１２】発光・非発光時間の比率を９：１に設定した発光期間パルスＤＰと、発光・非発光時間の比率を９：１のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上２倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。
【図１３】発光・非発光時間の比率を８：２に設定した発光期間パルスＤＰと、発光・非発光時間の比率を８：２のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上３倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。
【図１４】発光・非発光時間の比率を７：３に設定した発光期間パルスＤＰと、発光・非発光時間の比率を７：３のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上４倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。
【図１５】発光・非発光時間の比率を６：４に設定した発光期間パルスＤＰと、発光・非発光時間の比率を６：４のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上５倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。
【図１６】発光・非発光時間の比率を５：５に設定した発光期間パルスＤＰと、発光・非発光時間の比率を５：５のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上６倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。
【図１７】発光・非発光時間の比率を４：６に設定した発光期間パルスＤＰと、発光・非発光時間の比率を４：６のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上７倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。
【図１８】発光・非発光時間の比率を３：７に設定した発光期間パルスＤＰと、発光・非発光時間の比率を３：７のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上８倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。
【図１９】発光・非発光時間の比率を２：８に設定した発光期間パルスＤＰと、発光・非発光時間の比率を２：８のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上９倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。
【図２０】発光・非発光時間の比率を１：９に設定した発光期間パルスＤＰと、発光・非発光時間の比率を１：９のままフリッカを抑制するように１フレーム（１Ｖ）周期期間における発光期間パルスＤＰ信号を見かけ上１０倍速のタイミングに変換したＤＳ信号を表したタイミングチャート図である。
【図２１】図１に示した有機ＥＬパネルの一例を示すブロック図である。
【図２２】図２１に示した有機ＥＬパネルに含まれる画素回路の一例を示す回路図である。
【符号の説明】
【００５３】
１１・・・画素、１２・・・画素アレイ部、１３・・・走査線駆動回路、１４・・・データ線駆動回路、１５・・・有機ＥＬパネル部、１６・・・システム回路、１７・・・有機ＥＬ素子、１９・・・タイミング・ジェネレータ、２１・・・発光期間設定回路、２２・・・輝度レベル設定回路、２３・・・フリッカ抑制回路、Ｚ・・・発光制御手段
【図１】
2006030516.tif 000003
【図２】
2006030516.tif 000004
【図３】
2006030516.tif 000005
【図４】
2006030516.tif 000006
【図５】
2006030516.tif 000007
【図６】
2006030516.tif 000008
【図７】
2006030516.tif 000009
【図８】
2006030516.tif 000010
【図９】
2006030516.tif 000011
【図１０】
2006030516.tif 000012
【図１１】
2006030516.tif 000013
【図１２】
2006030516.tif 000014
【図１３】
2006030516.tif 000015
【図１４】
2006030516.tif 000016
【図１５】
2006030516.tif 000017
【図１６】
2006030516.tif 000018
【図１７】
2006030516.tif 000019
【図１８】
2006030516.tif 000020
【図１９】
2006030516.tif 000021
【図２０】
2006030516.tif 000022
【図２１】
2006030516.tif 000023
【図２２】
2006030516.tif 000024