(57)【要約】【課題】容量値を確保でき、且つ容量素子によって占められる基板上の面積が小さく、更に、微細化可能で信頼性の高い容量素子を用いた半導体装置及びその作製方法を提供することを課題とする。【解決手段】絶縁表面上に、互いに間隔をあけて配置された複数の電極よりなる第１の電極と、第１の電極上の誘電層と、誘電層を挟んで第１の電極と対向する凹凸形状の第２の電極とからなる容量素子を有し、第２の電極の凸部は複数の電極の間に位置し、第２の電極の凹部は複数の電極の上方に位置し、第２の電極の上面は平坦とする。【選択図】図１
2006186320.tif 000002
【特許請求の範囲】
【請求項１】
絶縁表面上に、互いに間隔をあけて配置された複数の電極よりなる第１の電極と、前記第１の電極上の誘電層と、前記誘電層を挟んで前記第１の電極と対向する凹凸形状の第２の電極とからなる容量素子を有し、
前記第２の電極の凸部は前記複数の電極の間に位置し、前記第２の電極の凹部は前記複数の電極の上方に位置し、前記第２の電極の上面は平坦であることを特徴とする半導体装置。
【請求項２】
絶縁表面上に、互いに間隔をあけて配置された複数の電極よりなる第１の電極と、前記第１の電極上の第１の誘電層と、前記第１の誘電層を挟んで前記第１の電極と対向する凹凸形状の第２の電極とからなる第１の容量素子と、前記第２の電極と、前記第２の電極上の第２の誘電層と、前記第２の誘電層を挟んで前記第２の電極と対向する第３の電極とからなる第２の容量素子とを有し、前記第２の電極の凸部は前記複数の電極の間に位置し、前記第２の電極の凹部は前記複数の電極の上方に位置し、前記第２の電極の上面は平坦であることを特徴とする半導体装置。
【請求項３】
絶縁表面上に、第１の導電層を形成し、
前記第１の導電層をリソグラフィによりマスクパターンを転写し、エッチングすることによって、互いに間隔をあけて配置された複数の電極を形成し、
前記複数の電極上に誘電層を形成し、
前記第１の導電層の膜厚と同じ膜厚で前記誘電層上に第２の導電層を形成し、
前記第２の導電層をリソグラフィによりマスクパターンを転写し、エッチングすることによって、前記複数の電極と重なる領域の前記第２の導電層を除去し、
その後、前記第２の導電層上に第３の導電層を形成することを特徴とする半導体装置の作製方法。
【請求項４】
絶縁表面上に、第１の導電層を形成し、
前記第１の導電層をリソグラフィによりマスクパターンを転写し、エッチングすることによって、互いに間隔をあけて配置された複数の電極を形成し、
前記複数の電極上に誘電層を形成し、
前記第１の導電層の膜厚よりも厚い膜厚で前記誘電層上に第２の導電層を形成し、
前記第２の導電層の上面を平坦化することを特徴とする半導体装置の作製方法。
【請求項５】
絶縁表面上に、第１の導電層を形成し、
前記第１の導電層をリソグラフィによりマスクパターンを転写し、エッチングすることによって、互いに間隔をあけて配置された複数の電極を形成し、
前記複数の電極上に第１の誘電層を形成し、
前記第１の導電層の膜厚と同じ膜厚で前記第１の誘電層上に第２の導電層を形成し、
第２の導電層をリソグラフィによりマスクパターンを転写し、エッチングすることによって、前記複数の電極と重なる領域の前記第２の導電層を除去し、
その後、前記第２の導電層上に第３の導電層を形成し、
前記第３の導電層上に第２の誘電層を形成し、
前記第２の誘電層上に第４の導電層を形成し、
前記第４の導電層をリソグラフィによりマスクパターンを転写し、エッチングすることによって、第３の電極を形成することを特徴とする半導体装置の作製方法。
【請求項６】
絶縁表面上に、第１の導電層を形成し、
前記第１の導電層をリソグラフィによりマスクパターンを転写し、エッチングすることによって、、互いに間隔をあけて配置された複数の電極を形成し、  前記複数の電極上に第１の誘電層を形成し、
前記第１の導電層の膜厚よりも厚い膜厚で前記第１の誘電層上に第２の導電層を形成し、
前記第２の導電層の上面を平坦化し、
平坦化された前記第２の導電層上に第２の誘電層を形成し、
前記第２の誘電層上に第３の導電層を形成し、
前記第３の導電層をリソグラフィによりマスクパターンを転写し、エッチングすることによって、第３の電極を形成することを特徴とする半導体装置の作製方法。
【請求項７】
絶縁表面上に、
互いに間隔をあけて配置された複数の電極よりなる第１の電極と、前記第１の電極上の誘電層と、前記誘電層を挟んで前記第１の電極と対向する凹凸形状の第２の電極とからなる容量素子と、
表示素子と、
スイッチング素子とを有し、
前記第２の電極の凸部は前記複数の電極の間に位置し、前記第２の電極の凹部は前記複数の電極の上方に位置し、前記第２の電極の上面は平坦であることを特徴とする表示装置。
【請求項８】
絶縁表面上に、
互いに間隔をあけて配置された複数の電極よりなる第１の電極と、前記第１の電極上の第１の誘電層と、前記第１の誘電層を挟んで前記第１の電極と対向する凹凸形状の第２の電極とからなる第１の容量素子と、
前記第２の電極と、前記第２の電極上の第２の誘電層と、前記第２の誘電層を挟んで前記第２の電極と対向する第３の電極とからなる第２の容量素子と、
表示素子と、
スイッチング素子とを有し、
前記第２の電極の凸部は前記複数の電極の間に位置し、前記第２の電極の凹部は前記複数の電極の上方に位置し、前記第２の電極の上面は平坦であることを特徴とする表示装置。
【請求項９】
絶縁表面上に、
互いに間隔をあけて配置された複数の電極よりなる第１の電極と、前記第１の電極上の誘電層と、前記誘電層を挟んで前記第１の電極と対向する凹凸形状の第２の電極とからなる容量素子と、
表示素子と、
スイッチング素子とを有し、
前記第２の電極の凸部は前記複数の電極の間に位置し、前記第２の電極の凹部は前記複数の電極の上方に位置し、前記第２の電極の上面は平坦であることを特徴とする表示モジュール。
【請求項１０】
絶縁表面上に、
互いに間隔をあけて配置された複数の電極よりなる第１の電極と、前記第１の電極上の第１の誘電層と、前記第１の誘電層を挟んで前記第１の電極と対向する凹凸形状の第２の電極とからなる第１の容量素子と、
前記第２の電極と、前記第２の電極上の第２の誘電層と、前記第２の誘電層を挟んで前記第２の電極と対向する第３の電極とからなる第２の容量素子と、
表示素子と、
スイッチング素子とを有し、
前記第２の電極の凸部は前記複数の電極の間に位置し、前記第２の電極の凹部は前記複数の電極の上方に位置し、前記第２の電極の上面は平坦であることを特徴とする表示モジュール。
【請求項１１】
絶縁表面上に、
互いに間隔をあけて配置された複数の電極よりなる第１の電極と、前記第１の電極上の誘電層と、前記誘電層を挟んで前記第１の電極と対向する凹凸形状の第２の電極とからなる容量素子と、
表示素子と、
スイッチング素子とを表示部に有し、
前記第２の電極の凸部は前記複数の電極の間に位置し、前記第２の電極の凹部は前記複数の電極の上方に位置し、前記第２の電極の上面は平坦であることを特徴とするディスプレイ。
【請求項１２】
絶縁表面上に、
互いに間隔をあけて配置された複数の電極よりなる第１の電極と、前記第１の電極上の第１の誘電層と、前記第１の誘電層を挟んで前記第１の電極と対向する凹凸形状の第２の電極とからなる第１の容量素子と、
前記第２の電極と、前記第２の電極上の第２の誘電層と、前記第２の誘電層を挟んで前記第２の電極と対向する第３の電極とからなる第２の容量素子と、
表示素子と、
スイッチング素子とを表示部に有し、
前記第２の電極の凸部は前記複数の電極の間に位置し、前記第２の電極の凹部は前記複数の電極の上方に位置し、前記第２の電極の上面は平坦であることを特徴とするディスプレイ。
【請求項１３】
絶縁表面上に、
互いに間隔をあけて配置された複数の電極よりなる第１の電極と、前記第１の電極上の誘電層と、前記誘電層を挟んで前記第１の電極と対向する凹凸形状の第２の電極とからなる容量素子と、
表示素子と、
スイッチング素子とを表示部に有し、
前記第２の電極の凸部は前記複数の電極の間に位置し、前記第２の電極の凹部は前記複数の電極の上方に位置し、前記第２の電極の上面は平坦であることを特徴とする携帯情報端末。
【請求項１４】
絶縁表面上に、
互いに間隔をあけて配置された複数の電極よりなる第１の電極と、前記第１の電極上の第１の誘電層と、前記第１の誘電層を挟んで前記第１の電極と対向する凹凸形状の第２の電極とからなる第１の容量素子と、
前記第２の電極と、前記第２の電極上の第２の誘電層と、前記第２の誘電層を挟んで前記第２の電極と対向する第３の電極とからなる第２の容量素子と、
表示素子と、
スイッチング素子とを表示部に有し、
前記第２の電極の凸部は前記複数の電極の間に位置し、前記第２の電極の凹部は前記複数の電極の上方に位置し、前記第２の電極の上面は平坦であることを特徴とする携帯情報端末。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量素子及びその作製方法に関する。容量素子を有する半導体装置及びその作製方法に関する。また、容量素子と薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）とを有する半導体装置及びその作製方法に関する。更に、容量素子とＴＦＴとを有する表示装置及びその作製方法に関する。例えば、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）素子などの発光素子を用いた表示装置及びその作製方法、液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ：ＬＣＤ）及びその作製方法に関する。
【背景技術】
【０００２】
近年、ＥＬ素子を各画素の発光素子として用いたＥＬ表示装置は、薄く、視野角依存性が低い等の有利な点があるため、液晶表示装置や陰極線管（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ：ＣＲＴ）などの表示装置に代わる表示装置として注目されている。特に、表示性能の向上を図るため、各画素にスイッチング素子としてＴＦＴを設け、画素毎のＥＬ素子を制御するアクティブマトリクス方式が必要とされている。
【０００３】
アクティブマトリクス方式を採用したＥＬ表示装置を図１１（Ａ）に、当該ＥＬ表示装置を構成する画素の等価回路図を図１１（Ｂ）に示す。
【０００４】
基板３０００上にゲート信号線駆動回路３１０２から複数本のゲート信号線３００１が行方向に延び、ソース信号線駆動回路３１０１から複数本のソース信号線３００２および電源線３００３が列方向に延びている。各画素には、ＥＬ素子３００４、ＴＦＴ３００５、ＴＦＴ３００６および保持容量３００７が設けられている。ＴＦＴ３００５のゲートはゲート信号線３００１に接続され、ＴＦＴ３００５のソース及びドレインの一方はソース信号線３００２に接続され、他方はＴＦＴ３００６のゲート及び保持容量３００７の一方の電極に接続されている。保持容量３００７の他方の電極は電源線３００３に接続されている。ＴＦＴ３００６のソース及びドレインの一方は電源線３００３に接続され、他方はＥＬ素子３００４の一方の電極に接続されている。ＥＬ素子３００４の他方の電極３１１０には電源線に接続され、所定の電位が与えられている。
【０００５】
ゲート信号線３００１を選択することでＴＦＴ３００５をオンし、ソース信号線３００２の信号をＴＦＴ３００６のゲートに入力する。入力された信号に応じて、ＴＦＴ３００６はオンとなり、ＴＦＴ３００６のソースとドレイン間を流れる電流（以下、ドレイン電流という）が制御される。ＴＦＴ３００６のドレイン電流に等しい電流がＥＬ素子３００４に流れ、ＥＬ素子３００４は発光する。ＴＦＴ３００６のゲートにソース信号線３００２から信号が入力されなくなった後もＴＦＴ３００６のゲートの電位を保持するために、保持容量３００７が設けられている。
【０００６】
画素に配置されたＴＦＴのチャネル幅とチャネル長との比率、寄生容量およびオフ時におけるリーク電流等により、保持容量３００７として必要な容量値が決まる。必要な容量値の保持容量３００７を得るために、保持容量の電極の面積を変化させる。しかしながら、十分な容量値を確保するために保持容量３００７の電極の面積を増大させると、保持容量３００７が占める面積が増大し、画素の開口率の減少という問題があった。
【０００７】
表示装置では、文字や画像をより鮮明に表示するため、１画素のサイズを小さくして、単位面積あたりの画素数を増やすこと、いわゆる精細度を高くすることが要求されている。そのため、開口率の減少の問題は重要な課題である。
【０００８】
保持容量の一例を図１２に示す。保持容量は、基板上に、下部電極３００８、誘電層３００９、上部電極３０１０で構成される。下部電極３００８、誘電層３００９、上部電極３０１０は平行な平面（プレーナ型）の形状になっている。このような平面（プレーナ型）の構造の保持容量では、電極面積を広げると保持容量によって占められる基板上の面積が増大し、開口率が減少してしまう。平面（プレーナ型）の構造の保持容量では、容量値を確保するために開口率が減少する。
【０００９】
開口率を減少させず容量値を確保するために提案された容量素子の構成がある。基板に溝（トレンチ型）の構造を施し、溝（トレンチ型）の構造を利用して、電極面積を増加させ、容量値を確保したものがある（特許文献１参照）。
【特許文献１】特開２００３−１５２０８６号公報
【００１０】
開口率を減少させず容量値を確保するために提案された、上記構成とは別の容量素子の構成がある。容量素子の下部電極を凹凸形状として、電極面積を増加させ、容量値を確保する方法がある（特許文献２参照）。
【００１１】
【特許文献２】特開平７−１５９７７６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
特許文献１に示したような基板に溝（トレンチ型）構造を形成する構成の容量素子では、基板の強度が低下するという問題がある。基板の強度の低下は、当該容量素子を用いた半導体装置の信頼性を低下させる。
【００１３】
特許文献２に示したような下部電極を凹凸形状とする構成の容量素子では、下部電極の凹凸形状によって上部電極の上面も凹凸形状となる。そのため、上部電極の上方に更に膜や素子を形成するためには、凹凸を平坦化するために、膜厚の厚い平坦化層を設ける必要がある。
【００１４】
そのため、更に容量値を確保するために、平坦化層よりも上の電極を追加し、当該電極と上部電極とを一対の電極、平坦化層を誘電層として容量素子を構成するような場合（図２のような構成の場合）、上記述べたとおり平坦化層を厚くする必要があるため、当該容量素子の極板間の距離が広がってしまう。
したがって、容量値の確保をするためには、容量素子の面積を広くする必要があり、微細化ができない。
【００１５】
また、平坦化層上に容量素子の上部電極と接続する電極を設ける構成の半導体装置では、以下のことが問題となる。上部電極の上面が凹凸形状となるため、平坦化層上に設けた電極と上部電極との接続をとるためのコンタクトホールの深さが、場所によって大きく異なる。即ち、上部電極の凹部に達するコンタクトホールと、上部電極の凸部に達するコンタクトホールとでは、深さが大きく異なることになる。よって、上部電極の凹部に達するコンタクトホールと上部電極の凸部に達するコンタクトホールとを同時に形成しようとすると、凸部上のコンタクトホールにおいて上部電極上面が露出した状態で、凹部上のコンタクトホールを上部電極上面が露出するまでエッチングする必要がある。そのため、凸部上のコンタクトホールにおいて露出した上部電極上面のオーバーエッチングが問題となる。また、凸部上のコンタクトホールにおいて露出した上部電極が汚染される可能性がある。上部電極上面のオーバーエッチングや上部電極が汚染は、当該容量素子を用いた半導体装置の信頼性を低下させる。
【００１６】
本発明は、上記問題を解決して、容量値を確保でき、且つ容量素子によって占められる基板上の面積が小さく、更に、微細化可能で信頼性の高い容量素子を用いた半導体装置及びその作製方法を提供することを課題とする。
【課題を解決するための手段】
【００１７】
本発明の構成について説明する。
（第１の構成）
本発明は、絶縁表面上に、互いに間隔をあけて配置された複数の電極よりなる第１の電極と、第１の電極上の誘電層と、誘電層を挟んで第１の電極と対向する凹凸形状の第２の電極とからなる容量素子を有し、第２の電極の凸部は複数の電極の間に位置し、第２の電極の凹部は複数の電極の上方に位置し、第２の電極の上面は平坦であることを特徴とする半導体装置である。
【００１８】
（第２の構成）
本発明は、絶縁表面上に、互いに間隔をあけて配置された複数の電極よりなる第１の電極と、第１の電極上の第１の誘電層と、第１の誘電層を挟んで第１の電極と対向する凹凸形状の第２の電極とからなる第１の容量素子と、第２の電極と、第２の電極上の第２の誘電層と、第２の誘電層を挟んで第２の電極と対向する第３の電極とからなる第２の容量素子とを有し、第２の電極の凸部は複数の電極の間に位置し、第２の電極の凹部は複数の電極の上方に位置し、第２の電極の上面は平坦であることを特徴とする半導体装置である。
【００１９】
（第３の構成）
本発明は、上記第１の構成の容量素子や第２の構成の第１の容量素子が、ＴＦＴを構成する電極を形成するための導電層と同じ導電層を容量素子の電極に使用し、また、ＴＦＴを構成する絶縁膜と同じ絶縁膜を誘電体として使用していることを特徴とする半導体装置である。
【００２０】
例えば、ＴＦＴのゲート電極を形成するための導電層と同じ導電層を用いて第１の電極を形成し、ＴＦＴのソースまたはドレインと接続される電極を形成するための導電層と同じ導電層を容量素子の電極に使用し、ＴＦＴのパッシベーション膜又平坦化膜に使用される絶縁膜を容量素子の誘電体として使用することを特徴とする半導体装置である。
【００２１】
（第４の構成）
本発明は、上記第１の構成乃至第３の構成で示した容量素子を各画素に配置した表示装置である。
【００２２】
例えば、上記第１の構成乃至第３の構成で示した容量素子が、図１１で示した構成の各画素に配置されることを特徴とする表示装置である。なお、本発明の表示装置は、図１１の構成に限定されず、公知のあらゆる構成の画素に適用することができる、
【００２３】
（第５の構成）
本発明は、上記第２の構成で示した第２の容量素子を各画素に配置し、第３の電極を表示素子の一対の電極のうち一方と同じ導電層を用いて構成されることを特徴とする半導体装置である。
【００２４】
なお、表示素子としては、ＥＬ素子等の発光素子、液晶素子等がある。発光素子は一対の電極と一対の電極の間の発光層とを有し、一対の電極間に電流が流れると発光する素子である。液晶素子は、一対の電極と一対の電極の間の液晶とを有し、一対の電極間の電界によって液晶の配向状態を制御し、液晶の透過率を変化させる素子である。
【００２５】
本発明は、上記第１の構成の半導体装置を以下の第１の作製方法または第２の作製方法のように作製する作製方法である。
（第６の構成）
【００２６】
本願発明は、絶縁表面上に、ゲート電極と、第１の配線と、第２の配線と、第１の絶縁膜と、第２の絶縁膜と、を具備する薄膜トランジスタを有する半導体装置であって、凹凸部が設けられた第１の電極と、前記第１の電極の凸部上に形成され、且つ前記第１の電極の凹部に形成された第１の誘電層と、前記第一の電極の凸部上に形成された前記第１の誘電層上に形成され、且つ前記第１の電極の凹部に形成された前記第１の誘電層上に形成された第２の電極と、を具備する容量素子を有し、前記第１の誘電層の膜厚は、前記第１の電極の膜厚よりも薄く、上面は平坦化されており、平面又は略平面であることを特徴とする薄膜トランジスタ及び容量素子を有する半導体装置である。
（第７の構成）
【００２７】
本願発明は、絶縁表面上に、ゲート電極と、第１の配線と、第２の配線と、第１の絶縁膜と、第２の絶縁膜と、を具備する薄膜トランジスタを有する半導体装置であって、凹凸部が設けられた第１の電極と、前記第１の電極の凸部上に形成され、且つ前記第１の電極の凹部に形成された第１の誘電層と、前記第一の電極の凸部上に形成された前記第１の誘電層上に形成され、且つ前記第１の電極の凹部に形成された前記第１の誘電層上に形成された第２の電極と、を具備する容量素子を有し、前記第１の誘電層の膜厚は、前記第１の電極の膜厚よりも薄く、上面は平坦化されており、平面又は略平面であり、前記ゲート電極と前記第１の電極は同じ第１の導電層で構成されており、前記第１の配線と前記第２の電極は同じ第２の導電層で構成されており、前記第１の層間絶縁膜と前記第１の誘電層は同じ第１の絶縁膜で構成されている、ことを特徴とする薄膜トランジスタ及び容量素子を有する半導体装置である。
【００２８】
薄膜トランジスタに使用する導電材料及び絶縁材料を容量素子に使用することにより、工程数の削減並びにコストの削減が可能となる。
（第８の構成）
【００２９】
本願発明は、絶縁表面上に、ゲート電極と、第１の配線と、第２の配線と、第１の絶縁膜と、第２の絶縁膜と、を具備する薄膜トランジスタを有する半導体装置であって、凹凸部が設けられた第１の電極と、前記第１の電極の凸部上に形成され、且つ前記第１の電極の凹部に形成された第１の誘電層と、前記第一の電極の凸部上に形成された前記第１の誘電層上に形成され、且つ前記第１の電極の凹部に形成された前記第１の誘電層上に形成された第２の電極と、前記第２の電極上に形成された第２の誘電層と、前記第２の誘電層上に形成された第３の電極と、を具備する容量素子を有し、前記第１の誘電層の膜厚は、前記第１の電極の膜厚よりも薄く、前記第２の電極と前記第２の誘電層が接する面は平坦化され平面又は略平面であることを特徴とする薄膜トランジスタ及び容量素子を有する半導体装置である。
（第９の構成）
【００３０】
本願発明は、絶縁表面上に、ゲート電極と、第１の配線と、第２の配線と、第１の層間絶縁膜と、第２の層間絶縁膜と、を具備する薄膜トランジスタを有する半導体装置であって、凹凸部が設けられた第１の電極と、前記第１の電極の凸部上に形成され、且つ前記第１の電極の凹部に形成された第１の誘電層と、前記第一の電極の凸部上に形成された前記第１の誘電層上に形成され、且つ前記第１の電極の凹部に形成された前記第１の誘電層上に形成された第２の電極と、前記第２の電極上に形成された第２の誘電層と、前記第２の誘電層上に形成された第３の電極と、を具備する容量素子を有し、前記第１の誘電層の膜厚は、前記第１の電極の膜厚よりも薄く、前記第２の電極と前記第２の誘電層が接する面は平坦化され平面又は略平面であり、前記ゲート電極と前記第１の電極は同じ第１の導電層で構成されており、前記第１の配線と前記第２の電極は同じ第２の導電層で構成されており、前記第２の配線と前記第３の電極は同じ第３の導電層で構成されており、前記第１の層間絶縁膜と前記第１の誘電層は同じ第１の絶縁膜で構成されており、前記第２の層間絶縁膜と前記第２の誘電層は同じ第２の絶縁膜で構成されている、ことを特徴とする薄膜トランジスタ及び容量素子を有する半導体装置である。
【００３１】
また、第８の構成及び第９の構成では、第１の電極と第１の誘電層と第２の電極により、第１の容量素子が構成され、第２の電極と第２の誘電層と第３の電極により、第２の容量素子が構成されており第１の容量素子と第２の容量素子は並列接続されている。
【００３２】
薄膜トランジスタに使用する導電材料及び絶縁材料を容量素子に使用することにより、工程数の削減並びにコストの削減が可能となる。
【００３３】
（第１の作製方法）
本発明は、絶縁表面上に、第１の導電層を形成し、第１の導電層をリソグラフィによりマスクパターンを転写し、エッチングすることによって、互いに間隔をあけて配置された複数の電極を形成し、複数の電極上に誘電層を形成し、第１の導電層の膜厚と同じ膜厚で誘電層上に第２の導電層を形成し、第２の導電層をエッチングすることによって、複数の電極と重なる領域の第２の導電層を除去した後、第２の導電層上に第３の導電層を形成することを特徴とする半導体装置の作製方法である。
【００３４】
第１の作製方法において、第２の導電層と第３の導電層は同じ材料を用いることができる。
【００３５】
（第２の作製方法）
本発明は、絶縁表面上に、第１の導電層を形成し、第１の導電層をリソグラフィによりマスクパターンを転写し、エッチングすることによって、互いに間隔をあけて配置された複数の電極を形成し、複数の電極上に第１の誘電層を形成し、第１の導電層の膜厚よりも厚い膜厚で誘電層上に第２の導電層を形成し、前記第２の導電層の上面を平坦化することを特徴とする半導体装置の作製方法である。
【００３６】
平坦化する手法としては、例えば、化学的機械的研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）を用いることができる。
【００３７】
本発明は、上記第２の構成の半導体装置を以下の第３の作製方法または第４の作製方法のように作製する作製方法である。
【００３８】
（第３の作製方法）
本発明は、絶縁表面上に、第１の導電層を形成し、第１の導電層をリソグラフィによりマスクパターンを転写し、エッチングすることによって、互いに間隔をあけて配置された複数の電極を形成し、複数の電極上に第１の誘電層を形成し、第１の導電層の膜厚と同じ膜厚で第１の誘電層上に第２の導電層を形成し、第２の導電層をエッチングすることによって、複数の電極と重なる領域の第２の導電層を除去した後、第２の導電層上に第３の導電層を形成し、第３の導電層上に第２の誘電層を形成し、前記第２の誘電層上に第４の導電層を形成し、第４の導電層をエッチングすることによって第３の電極を形成することを特徴とする半導体装置の作製方法である。
【００３９】
第３の作製方法において、第２の導電層と第３の導電層は同じ材料を用いることができる。
【００４０】
（第４の作製方法）
本発明は、絶縁表面上に、第１の導電層を形成し、第１の導電層をリソグラフィによりマスクパターンを転写し、エッチングすることによって、互いに間隔をあけて配置された複数の電極を形成し、複数の電極上に第１の誘電層を形成し、第１の導電層の膜厚よりも厚い膜厚で第１の誘電層上に第２の導電層を形成し、前記第２の導電層の上面を平坦化し、平坦化された第２の導電層上に第２の誘電層を形成し、前記第２の誘電層上に第３の導電層を形成し、第３の導電層をエッチングすることによって第３の電極を形成することを特徴とする半導体装置の作製方法である。
【００４１】
平坦化する手法としては、例えば、化学的機械的研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）を用いることができる。
【００４２】
（第５の作製方法）
本発明は、絶縁表面上に、第１の導電層を形成し、第１の導電層をリソグラフィによりマスクパターンを転写し、エッチングすることによって、互いに間隔をあけて配置された複数の電極を形成し、複数の電極上に第１の誘電層を形成し、第１の導電層の膜厚よりも厚い膜厚で第１の誘電層上に第２の導電層を形成し、前記第２の導電層の上面を平坦化し、平坦化された第２の導電層上に第３の導電層を形成し、前記第２の導電層の上に第２の誘電層を形成し、前記第２の誘電層上に第４の導電層を形成し、第４の導電層をリソグラフィによりマスクパターンを転写し、エッチングすることによって第４の電極を形成することを特徴とする半導体装置の作製方法である。
【００４３】
平坦化する手法としては、例えば、化学的機械的研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）を用いることができる。
【発明の効果】
【００４４】
上述した構成によって、絶縁表面上の容量素子の占める面積を少なくすることができる。
【００４５】
また、絶縁表面上の容量素子の占める面積を少なくできるため、半導体装置を微細化することができる。
【００４６】
また、平坦化層上に容量素子の第２の電極と接続する電極を設ける構成の半導体装置においても、第２の電極の上面は平坦であるので、第２の電極上面のオーバーエッチングの問題を解決することができる。
更に、前記オーバーエッチングの問題を解決できる為、第２の電極の汚染による第２の電極と第３の電極の接触抵抗の増加に伴う熱発生による信頼性の低下、及び消費電力の上昇の問題を解消することができる。
【００４７】
また、第１の容量素子と重ねて第２の容量素子が配置されている構成では、絶縁表面上の容量素子の占める面積が同じであっても第２の構成に比べて更に大きな容量値を確保することができる。
【００４８】
また、第２の電極の膜厚を調整することによって、第２の誘電層の膜厚を薄くすることができる。こうして、第２の容量素子の容量値を大きくすることができる。
【００４９】
以上によって、容量値を確保でき、且つ容量素子によって占められる絶縁表面上の面積が小さく、微細化可能で、画素の開口率が高く、更に、信頼性の高い容量素子を用いた半導体装置が提供され表示装置が提供される。
【発明を実施するための最良の形態】
【００５０】
（実施の形態１）
【００５１】
本発明の第１の構成について、図１を用いて説明する。
【００５２】
図１（Ａ）は容量素子の平面図を表している。図１（Ｂ）は容量素子の断面図を表しており、絶縁表面１３、第１の誘電層１５、電極１７Ａ及び電極１７Ｂ、第２の電極１８を有している。電極１７Ａと電極１７Ｂは、互いに間隔をあけて配置され、接続されて第１の電極１７を構成する。第１の電極１７と、第１の誘電層１５と、第２の電極１８とによって、容量素子が構成されている。
【００５３】
第１の電極１７は、例えば、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた一種の元素または該元素を複数含む合金若しくは化合物からなる単層または積層構造を用いることができる。
【００５４】
図１及び後述する図２〜図１０及び図１６に示す構成では、第１の電極は便宜上２つで図示されているが、本願発明において第１の電極は２つに限られるものではなく、３つ以上の第１の電極を有した構成でも良いものとする。
３つ以上の電極を設けることにより、第１の容量素子の下部電極として働く第１の電極の表面積が増える為、容量値を更に稼ぐことができる。
また、電極１７Ａと電極１７Ｂとは、ストライプ状に配置される構成を示した。しかし、これに限定されず、様々な形状とすることができる。例えば、電極１７Ａと電極１７Ｂとを、編目状に設けることができる。編目状に設けることによって、第１の容量素子の下部電極として働く第１の電極の表面積が増える為、容量値を更にかせぐことができる。
【００５５】
第１の誘電層１５は、例えば、ＳｉＯ２、ＳｉＮまたはＳｉＯＮなど無機系材料の単層または積層により構成することができる。第１の誘電層１５として、もちろん有機系材料を用いてもよいし、無機系材料と有機系材料の積層を用いても良い。第１の誘電層１５の厚さは、絶縁性を有する限り自由に設定可能であり、当該厚さを調整することにより容量値を制御することができる。
【００５６】
第２の電極１８は、例えば、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた一種の元素または該元素を複数含む合金若しくは化合物からなる単層または積層構造を用いることができる。
（実施の形態２）
【００５７】
本発明の第２の構成について、図２を用いて説明する。なお、図１と同じ部分は同じ符号を用いて示し、説明は省略する。
【００５８】
図２（Ａ）は容量素子の平面図を表している。図２（Ｂ）は容量素子の断面図を表しており、第２の誘電層３５、第３の電極３６を有している。図１で示した容量素子（以下、第１の容量素子と言う）に加えて、第２の電極１８と、第２の誘電層３５と、第３の電極３６とで容量素子（以下、第２の容量素子と言う）が構成されている。
【００５９】
第２の誘電層３５としては、例えば、ＳｉＯ２、ＳｉＮまたはＳｉＯＮなど無機系材料の単層
または積層により構成することができる。第１の誘電層１５として、もちろん有機系材料を用いてもよいし、無機系材料と有機系材料の積層を用いても良い。第１の誘電層１５の厚さは、絶縁性を有する限り自由に設定可能であり、当該厚さを調整することにより容量値を制御することができる。
【００６０】
第１の容量素子と第２の容量素子とが重ねて配置されるので、絶縁表面１３上において容量素子が占める面積を増加させることなく、図１の容量素子に比べて更に大きな容量値を確保することができる。
（実施の形態３）
【００６１】
第１の構成の容量素子の作製方法について説明する。本実施の形態の作製方法は、第１の作製方法に対応する。説明には図３を用いる。なお、図３において、図１と同じ部分は同じ符号を用いて示し、説明は省略する。
【００６２】
絶縁表面１３上に、第１の導電層を形成し、第１の導電層をリソグラフィ等によりマスクパターンを転写し、エッチングすることによって、図３（Ａ）に示すように互いに間隔をあけて配置された絶縁表面１３上に電極１７Ａ及び電極１７Ｂを形成する。
なお、リソグラフィ等によりマスクパターンを転写する、とは、リソグラフィの他にインクジェット法を用いたマスクパターン転写技術、ナノインプリント法を用いたマスクパターン転写技術等も含むものとして定義し、以下も同様に記載する。
【００６３】
次いで、図３（Ｂ）に示すように第１の誘電層１５を形成する。
【００６４】
第１の導電層の膜厚と同程度の膜厚で第１の誘電層１５上に第２の導電層を形成し、第２の導電層をリソグラフィ等によりマスクパターンを転写し、エッチングすることによって、電極１７Ａ及び電極１７Ｂと重なる領域の第１の導電層を除去し、図３（Ｃ）に示すように、第２の電極の一部１８Ａを形成する。
【００６５】
第２の電極の一部１８Ａ上に第２の導電層１８Ｂを形成することによって、第２の電極１８を形成する。こうして、図３（Ｄ）に示す構成の容量素子を作製することができる。
（実施の形態４）
【００６６】
第１の構成の容量素子の作製方法について、実施の形態３で説明した方法とは別の方法について説明する。本実施の形態の作製方法は、第２の作製方法に対応する。説明には図４を用いる。なお、図４において、図３と同じ部分は同じ符号を用いて示し、説明は省略する。
【００６７】
本実施の形態の作製方法は、図３（Ｂ）に示す工程までは、実施の形態３と同じである。図４（Ａ）に示すように、第１の誘電層１５上に、第１の導電層の膜厚、即ち電極１７Ａ及び電極１７Ｂの膜厚よりも厚い膜厚で、第３の導電層１８Ｃを形成する。電極１７Ａ及び電極１７Ｂによって形成された凹凸形状上に、第３の導電層１８Ｃを形成するため、第３の導電層１８Ｃの上面も凹凸形状となる。
【００６８】
次いで、第３の導電層１８Ｃの上面を平坦化することによって、第２の電極１８を形成する。こうして、図４（Ｂ）に示す構成の容量素子を作製することができる。
【００６９】
第２の導電層１８Ｂの上面を平坦化は、化学的機械的研磨（ＣＭＰ）を用いることができる。
（実施の形態５）
【００７０】
第２の構成の容量素子の作製方法について説明する。説明には図５を用いる。なお、図５において、図３や図４と同じ部分は同じ符号を用いて示し、説明は省略する。
【００７１】
本実施の形態の作製方法は、図５（Ａ）の構成までは、実施の形態３や実施の形態４で説明した作製方法を用いて形成することができる。
【００７２】
図５（Ｂ）に示すように、第２の電極１８上に第２の誘電層３５を形成する。第２の誘電層３５としては、第１の誘電層１５と同様の材料を用いて形成することができる。
【００７３】
図５（Ｃ）に示すように、第２の誘電層３５上に第３の電極３６を形成する。こうして、第１の電極１７と、第１の誘電層１５と、第２の電極１８で構成される容量素子と、第２の電極１８と、第２の誘電層３５と、第３の電極３６で構成される容量素子とを作製することができる。
（実施の形態６）
【００７４】
実施形態５において、第２の電極１８を厚く積層した容量素子の作製方法を説明する。説明には図６を用いる。なお、図３、図４、図５と同じ部分は同じ符号を用いて示し、説明は省略する。
【００７５】
本実施の形態の作製方法は、図６（Ａ）の構成までは、実施の形態３や実施の形態４で説明した作製方法を用いて形成することができる。
【００７６】
図６（Ｂ）に示すように、第２の電極１８上に第４の導電層１８Ｄを積層して第２の電極１８の膜厚を厚くする。
なお、図３（Ａ）に示す実施の形態３においては、第２の電極第３の導電層１８Ｃの膜厚を厚く成膜することによって１８Ｄを積層する工程を省略することが可能である。
【００７７】
図６（Ｃ）に示すように、第２の電極１８上に第２の誘電層３５を形成する。第２の誘電層３５としては、第１の誘電層１５と同様の材料を用いて形成することができる。
【００７８】
図６（Ｄ）に示すように、第２の誘電層３５上に第３の電極３６を形成する。こうして、第１の電極１７と、第１の誘電層１５と、第２の電極１８で構成される容量素子と、第２の電極１８と、第２の誘電層３５と、第３の電極３６で構成される容量素子とを作製することができる。
【００７９】
本実施形態においては、第２の電極１８の膜厚を厚くすることによって、第２の電極１８と、第２の誘電層３５と、第３の電極３６で構成される容量素子の容量を増加させることが可能となる。これは、後述する実施形態８のようなＴＦＴと同一の絶縁表面上に形成した本実施形態の容量素子の場合、第２の誘電層３５はＴＦＴ上の平坦化膜としても使用される。ここで、平坦化膜は基板上に形成された凹凸を平坦化させるものであり、下層の凸部の膜厚が厚いほど凸部上の平坦化膜は薄くなる。
したがって、凸部に該当する第２の電極１８の膜厚を増やせば、平坦化膜の第２の誘電層３５の膜厚を薄くすることができ、第２の誘電層３５の膜厚が薄くなることによって、容量素子の容量は増加することになる。
【００８０】
また、第２の電極１８の膜厚を厚くすることにより、第２の電極１８と同じ導電層を配線とした場合、抵抗値を下げることが可能となる。
（実施の形態７）
【００８１】
第１の容量素子と第２の容量素子を作製して、容量を増加させる場合、第１の容量素子と第２の容量素子は並列接続する必要がある。
【００８２】
第１の容量素子と第２の容量素子を並列接続する一例を説明する。説明には図１６を使用する。なお、図３〜６と同じ部分は同じ符号を用いて示し、説明は省略する。
また、並列接続の方法は本実施例に限られるものではなく、適宜変更が可能である。
【００８３】
容量素子の平面図を図１６（Ａ）に、容量素子の断面図を１６（Ｂ）、等価回路を図１６（Ｃ）に示す。
なお、図１６（Ａ）において、第１の誘電層１５及び第２の誘電層３５は省略している。
【００８４】
図１６に示すとおり、第１の電極１７と第３の電極３６は、電気的に接続されており、第２の電極は配線３７と電気的に接続されている。
（実施の形態８）
【００８５】
本実施の形態では、本発明の容量素子とＴＦＴとを同一の絶縁表面上に形成した例を示す。
【００８６】
図７に本実施の形態の構成を示す。図７（Ａ）は、図１で示した第１の構成の容量素子とＴＦＴとを同一の絶縁表面上に形成した例である。図７（Ｂ）は、図２で示した第２の構成の容量素子とＴＦＴとを同一の絶縁表面上に形成した例である。なお、図７において図１や図２と同じ部分は同じ符号を用いて示し、説明は省略する。
【００８７】
図７（Ａ）において、６１１は絶縁表面、６１３はＴＦＴのゲート絶縁層、６１２はＴＦＴの活性層となる半導体層、６１４はＴＦＴのゲート電極、６１６Ａ及び６１６Ｂは電極である。電極６１６Ａ及び電極６１６Ｂは、第１の誘電層１５上に設けられ、第１の誘電層１５に設けられたコンタクトホールによって半導体層６１２と接続されている。半導体層６１２と、ゲート絶縁層６１３と、ゲート電極６１４と、電極６１６Ａ及び電極６１６Ｂによって、ＴＦＴ６２４が構成される。第１の電極１７と、第１の誘電層１５と、第２の電極１８によって、容量素子６２５が構成される。
【００８８】
容量素子６２５の第１の電極１７は、ＴＦＴ６２４のゲート電極を形成するための導電層と同じ導電層を用いて形成される。容量素子６２５の第１の誘電層１５は、ゲート電極６１４と電極６１６Ａ及び電極６１６Ｂとを電気的に絶縁する層間絶縁膜を用いて形成される。容量素子の第２の電極１８は、ＴＦＴ６２４の電極６１６Ａ及び電極６１６Ｂを用いて形成される。なお、図７（Ａ）及び図７（Ｂ）におけるゲート絶縁層６１３の表面が、図１（Ｂ）や図２（Ｂ）における絶縁表面１３に相当する。
【００８９】
図７（Ｂ）において図７（Ａ）と同じ部分は同じ符号を用いて示し、説明は省略する。図７（Ｂ）において、６３５は層間絶縁膜、６３６は第３の電極である。第３の電極は、層間絶縁膜６３５に形成されたコンタクトホールによって、電極６１６Ａまたは電極６１６Ｂと接続されている。
【００９０】
第１の電極１７と、第１の誘電層１５と、第２の電極１８と、及び、第２の電極１８と、層間絶縁膜６３５と、第３の電極６３６とによって、容量素子６４５が構成される。
【００９１】
なお、図７（Ｂ）における層間絶縁膜６３５が、図２（Ｂ）における第２の誘電層３５に相当する。図７（Ｂ）における第３の電極６３６が、図２（Ｂ）における第３の電極３６に相当する。
（実施の形態９）
【００９２】
本実施の形態では、実施の形態６において図７を用いて説明した半導体装置の作製方法について説明する。説明には、図８を用いる。
【００９３】
図８において、図７と同じ部分は同じ符号を用いて示し、説明は省略する。
【００９４】
図８（Ａ）に示すように、絶縁表面６１１上に、半導体層６１２を形成する。半導体層６１２としては、リソグラフィ等によりマスクパターンを転写し、エッチングすることによって形成された結晶性半導体膜や非晶質半導体膜を用いることができる。結晶性半導体膜は非晶質半導体膜を結晶化して得ることができる。結晶化方法としては、レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法等を用いることができる。
【００９５】
ゲート絶縁層６１３としては、例えば、ＳｉＯ２、ＳｉＮまたはＳｉＯＮなど無機系材
料の単層または積層により構成することができる。
【００９６】
図８（Ｂ）に示すように、ゲート絶縁層６１３上に、第１の導電層を形成し、第１の導電層をリソグラフィ等によりマスクパターンを転写し、エッチングすることによって、ゲート電極６１４と、電極１７Ａ、電極１７Ｂを形成する。第１の導電層としては、例えば、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた一種の元素または該元素を複数含む合金若しくは化合物からなる単層または積層構造を用いることができる。
【００９７】
図８（Ｃ）に示すように、ゲート電極６１４と、電極１７Ａ、電極１７Ｂ上に、第１の誘電層１５を形成する。第１の誘電層１５としては、例えば、ＳｉＯ２、ＳｉＮまたはＳｉＯＮなど無機系材料の単層または積層により構成することができる。第１の誘電層１５として、もちろん有機系材料を用いてもよいし、無機系材料と有機系材料の積層を用いても良い。第１の誘電層１５の厚さは、絶縁性を有する限り自由に設定可能であり、当該厚さを調整することにより容量値を制御することができる。
【００９８】
図８（Ｄ）に示すように、第１の誘電層１５上に、導電層を形成しリソグラフィ等によりマスクパターンを転写し、エッチングすることによって、第２の電極１８、電極６１６Ａ及び電極６１６Ｂを形成する。第２の電極１８の作製方法は、図３（Ｃ）及び図３（Ｄ）で示した第１の作製方法、または図４で示した第２の作製方法を用いることができる。第１の作製方法を用いて第２の電極１８を作製する場合、電極６１６Ａ及び電極６１６Ｂを第２の導電層と第３の導電層との積層構造とすることができる。
【００９９】
第２の電極１８、電極６１６Ａ及び電極６１６Ｂは、例えば、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた一種の元素または該元素を複数含む合金若しくは化合物からなる単層または積層構造を用いることができる。
【０１００】
こうして、図７（Ａ）に示す構成が完成する。
【０１０１】
図８（Ｄ）に示す構成において、第２の電極１８、電極６１６Ａ及び電極６１６Ｂ上に更に層間絶縁膜６３５を形成し、層間絶縁膜６３５において電極６１６Ａに達するコンタクトホールを開口し、層間絶縁膜６３５の上に第３の電極６３６をリソグラフィ等によりマスクパターンを転写し、エッチングすることによって形成し、図８（Ｅ）に示す構成を得る。
【０１０２】
層間絶縁膜６３５としては、無機絶縁膜や有機絶縁膜の単層または積層を用いることができる。無機絶縁膜としては、ＣＶＤ法により形成された酸化シリコン膜や、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）法により塗布された酸化シリコン膜などを用いることができ、有機絶縁膜としてはポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）、アクリルまたはポジ型感光性有機樹脂、ネガ型感光性有機樹脂等の膜を用いることができる。
【０１０３】
また、層間絶縁膜６３５として、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料を用いることができる。さらには、置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料で形成することができる。これらの材料の代表例としては、シロキサン系ポリマーが挙げられる。
【０１０４】
第３の電極６３６としては、例えば、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた一種の元素または該元素を複数含む合金若しくは化合物からなる単層または積層構造を用いることができる。また、第３の電極６３６として、酸化インジウムスズ（以下ＩＴＯと記す。）等の透明性導電膜を用いることもできる。
【０１０５】
こうして、図７（Ｂ）に示す構成が完成する。
【０１０６】
なお、実施の形態１〜１０は適宜組み合わせて使用することが可能である。
（実施の形態１０）
【０１０７】
本実施の形態では、ＥＬ素子などの発光素子を表示素子として用いた表示装置に本発明の半導体装置を適用した例について説明する。説明には、図９及び１０を用いる。なお、図９及び図１０において、図７と同じ部分は同じ符号を用いて示し、説明は省略する。
【０１０８】
図９に示す表示装置の構成について説明する。
【０１０９】
絶縁表面６１１を有する基板としては、ガラス基板や、ガラス基板上に絶縁膜を形成した基板、石英基板、導電性基板上に絶縁膜を形成した基板、半導体基板上に絶縁膜を形成した基板、プラスチックなどの樹脂基板等を自由に用いることができる。
【０１１０】
図９において、４０１９は電極、４０２０は層間絶縁膜、４０２１は発光層、４０２２は電極である。電極４０１９は電極６１６Ａと接続されている。層間絶縁膜４０２０は、電極４０１９の端部を覆うように設けられている。層間絶縁膜４０２０上に発光層４０２１が設けられている。発光層４０２１上に電極４０２２が設けられている。
【０１１１】
電極４０１９及び電極４０２２の一方もしくは両方を透明電極とすることができる。透明電極としては、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いることができる。ＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯと記す）や、ＩＴＯ及び酸化チタン含む酸化インジウムスズ（以下、ＩＴＴＯと記す）や、ＩＴＯ及び酸化モリブデン含む酸化インジウムスズ（以下、ＩＴＭＯと記す）や、ＩＴＯにチタン、モリブデン又はガリウムを添加したものや、酸化珪素を含んだ酸化インジウムにさらに２〜２０％の酸化亜鉛（ＺｎＯ）を添加したものを用いても良い。
【０１１２】
電極４０１９及び電極４０２２の他方は、透光性を有さない材料で形成されていてもよい。例えば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（フッ化カルシウム、窒化カルシウム）の他、ＹｂやＥｒ等の希土類金属を用いることができる。
【０１１３】
層間絶縁膜４０２０は、隣り合う画素において発光層４０２１を分離する機能を有する。
【０１１４】
発光層４０２１は、単数または複数の層で構成されている。複数の層で構成されている場合、これらの層は、キャリア輸送特性の観点から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などに分類することができる。なお各層の境目は必ずしも明確である必要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場合もある。各層には、有機系の材料、無機系の材料を用いることが可能である。有機系の材料として、高分子系、中分子系、低分子系のいずれの材料も用いることが可能である。
【０１１５】
発光素子４０２６は、発光層４０２１と、発光層４０２１を介して重なる電極４０１９及び電極４０２２とによって構成される。電極４０１９及び電極４０２２の一方が陽極に相当し、他方が陰極に相当する。発光素子４０２６は、陽極と陰極の間にしきい値電圧より大きい電圧が順バイアスで印加されると、陽極から陰極に電流が流れて発光する。
【０１１６】
図１０に示す構成について説明する。
【０１１７】
図１０において、５０３７は層間絶縁膜、５０２１は発光層、５０２２は電極である。層間絶縁膜５０３７は、第３の電極６３６の端部を覆うように設けられている。層間絶縁膜５０３７上に発光層５０２１が設けられている。発光層５０２１上に電極５０２２が設けられている。
【０１１８】
図１０における、第３の電極６３６、層間絶縁膜５０３７、発光層５０２１、電極５０２２はそれぞれ、図９で示した電極４０１９、層間絶縁膜４０２０、発光層４０２１、電極４０２２と同様の材料を用いて形成することができる。
【０１１９】
発光素子５０４３は、発光層５０２１と、発光層５０２１を介して重なる第３の電極６３６及び電極５０２２とによって構成される。
【０１２０】
図１０に示す構成の表示装置では、表示素子の一対の電極のうち一方の電極を容量素子６４５を構成する第３の電極６３６としている。
【０１２１】
容量素子６２５または容量素子６４５は画素の保持容量として用いることができる。ＴＦＴ６２４は画素のスイッチング素子として用いることができる。なお図９及び図１０では、画素が有する素子として、容量素子６２５または容量素子６４５、ＴＦＴ６２４、及び発光素子４０２６または発光素子５０４３を示した。しかし、本発明の表示装置はこの構成に限定されず、画素にその他の素子を更に有していても良い。
【０１２２】
また、本実施の形態では、表示装置として表示素子として発光素子を用いた例を示した。しかし、本発明はこれに限定されない。表示素子として、液晶素子などを用いた表示装置にも自由に適用することができる。
【実施例１】
【０１２３】
本実施例では、実施の形態８で示した表示装置の封止を行った構成について、図１３を用いて説明する。図１３（Ａ）は、表示装置を封止することによって形成された表示パネルの上面図であり、図１３（Ｂ）、図１３（Ｃ）はそれぞれ図１３（Ａ）のＡ−Ａ’における断面図である。図１３（Ｂ）と図１３（Ｃ）とは、異なる方法で封止を行った例である。
【０１２４】
図１３（Ａ）乃至図１３（Ｃ）において、基板１３０１上には、複数の画素を有する表示部１３０２が配置され、これらを囲むようにしてシール材１３０６が設けられシーリング材１３０７が貼り付けられている。画素の構造については、公知の構成を用いることができる。
【０１２５】
図１３（Ｂ）の表示パネルでは、図１３（Ａ）のシーリング材１３０７は、対向基板１３２１に相当する。シール材１３０６を接着層として用いて透明な対向基板１３２１が貼り付けられ、基板１３０１、対向基板１３２１及びシール材１３０６によって密閉空間１３２２が形成される。対向基板１３２１には、カラーフィルタ１３２０と該カラーフィルタを保護する保護膜１３２３が設けられる。表示部１３０２に配置された発光素子から発せられる光は、該カラーフィルタ１３２０を介して外部に放出される。密閉空間１３２２は、不活性な樹脂もしくは液体などで充填される。なお、密閉空間１３２２に充填する樹脂として、吸湿材を分散させた透光性を有する樹脂を用いても良い。また、シール材１３０６と密閉空間１３２２に充填される材料とを同一の材料として、対向基板１３２１の接着と表示部１３０２の封止とを同時に行っても良い。
【０１２６】
図１３（Ｃ）に示した表示パネルでは、図１３（Ａ）のシーリング材１３０７は、シーリング材１３２４に相当する。シール材１３０６を接着層として用いてシーリング材１３２４が貼り付けられ、基板１３０１、シール材１３０６及びシーリング材１３２４によって密閉空間１３０８が形成される。シーリング材１３２４には予め凹部の中に吸湿剤１３０９が設けられ、上記密閉空間１３０８の内部において、水分や酸素等を吸着して清浄な雰囲気に保ち、発光素子の劣化を抑制する役割を果たす。この凹部は目の細かいメッシュ状のカバー材１３１０で覆われている。カバー材１３１０は空気や水分は通すが、吸湿剤１３０９は通さない。なお、密閉空間１３０８は、窒素もしくはアルゴン等の希ガスで充填しておけばよく、不活性であれば樹脂もしくは液体で充填することも可能である。
【０１２７】
基板１３０１上には、表示部１３０２等に信号を伝達するための入力端子部１３１１が設けられ、該入力端子部１３１１へはＦＰＣ（フレキシブルプリントサーキット）１３１２を介して映像信号等の信号が伝達される。入力端子部１３１１では、基板１３０１上に形成された配線とＦＰＣ１３１２に設けられた配線とを、導電体を分散させた樹脂（異方性導電樹脂：ＡＣＦ）を用いて電気的に接続してある。
【０１２８】
表示部１３０２が形成された基板１３０１上に、表示部１３０２に信号を入力する駆動回路が一体形成されていても良い。表示部１３０２に信号を入力する駆動回路をＩＣチップで形成し、基板１３０１上にＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）で接続しても良いし、ＩＣチップをＴＡＢ（Ｔａｐｅ  Ａｕｔｏ  Ｂｏｎｄｉｎｇ）やプリント基板を用いて基板１３０１上に配置しても良い。
【０１２９】
本実施例は、発明を実施するための最良の形態と自由に組み合わせて実施することができる。
【実施例２】
【０１３０】
本発明は、表示パネルに、表示パネルに信号を入力する回路を実装した表示モジュールに適用することができる。
【０１３１】
図１４は表示パネル９００と回路基板９０４を組み合わせた表示モジュールを示している。
【０１３２】
図１４では、回路基板９０４上にコントロール回路９０５や信号分割回路９０６などが形成されている例を示した。回路基板９０４上に形成される回路はこれに限定されない。表示パネルを制御する信号を生成する回路であればどのような回路が形成されていてもよい。
【０１３３】
回路基板９０４上に形成されたこれらの回路から出力された信号は、接続配線９０７によって表示パネル９００に入力される。
【０１３４】
表示パネル９００は、表示部９０１と、ソース信号線駆動回路９０２と、ゲート信号線駆動回路９０３とを有する。表示パネル９００の構成は、実施例１等で示した構成と同様とすることができる。図１４では、表示部９０１が形成された基板と同一基板上に、ソース信号線駆動回路９０２及びゲート信号線駆動回路９０３が形成されている例を示した。しかし、本発明の表示モジュールはこれに限定されない。表示部９０１が形成された基板と同一基板上にゲート信号線駆動回路９０３のみが形成され、ソース信号線駆動回路は回路基板上に形成されていても良い。ソース信号線駆動回路及びゲート信号線駆動回路の両方が回路基板上に形成されていても良い。
【０１３５】
このような表示モジュールを組み込んで、様々な電子機器の表示部を形成することができる。
【０１３６】
本実施例は、発明を実施するための最良の形態、及び実施例１と自由に組み合わせて実施することができる。
【実施例３】
【０１３７】
本発明の表示モジュールを用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書
籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、自発光型の表示装置を用いることが望ましい。
【０１３８】
電子機器の具体例を図１５に示す。なお、ここで示す電子機器はごく一例であり、これらの用途に限定するものではない。
【０１３９】
図１５（Ａ）はディスプレイであり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の表示モジュールは表示部２００３に用いることが出来る。なお、ディスプレイは、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０１４０】
図１５（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明の表示モジュールは表示部２１０２に用いることが出来る。
【０１４１】
図１５（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングパッド２２０６等を含む。本発明の表示モジュールは表示部２２０３に用いることが出来る。
【０１４２】
図１５（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の表示モジュールは表示部２３０２に用いることが出来る。
【０１４３】
図１５（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明の表示モジュールはこれら表示部Ａ２４０３、表示部Ｂ２４０４に用いることが出来る。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１４４】
図１５（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明の表示モジュールは表示部２５０２に用いることが出来る。
【０１４５】
図１５（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明の表示モジュールは表示部２６０２に用いることが出来る。
【０１４６】
図１５（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明の表示モジュールは表示部２７０３に用いることが出来る。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることが出来る。
【０１４７】
なお、将来的に発光素子の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０１４８】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、本発明の表示モジュールは動画表示に好ましい。
【０１４９】
また、本発明の表示装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に表示モジュールを用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０１５０】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
【０１５１】
本実施例は、発明を実施するための最良の形態、及び実施例１及び実施例２と自由に組み合わせて実施することができる。
【図面の簡単な説明】
【０１５２】
【図１】本発明の容量素子の構成を示す図。
【図２】本発明の容量素子の構成を示す図。
【図３】本発明の容量素子の作製方法を示す図。
【図４】本発明の容量素子の作製方法を示す図。
【図５】本発明の容量素子の作製方法を示す図。
【図６】本発明の容量素子の構成を示す図。
【図７】本発明の半導体装置の構成を示す断面図。
【図８】本発明の半導体装置の作製方法を示す図。
【図９】本発明のＥＬ表示装置の画素の構成を示す断面図。
【図１０】本発明のＥＬ表示装置の画素の構成を示す断面図。
【図１１】ＥＬ表示装置の構成を示す図。
【図１２】従来の容量素子を示す図。
【図１３】本発明の表示パネルを示す図。
【図１４】本発明の表示モジュールを示す図。
【図１５】本発明の電子機器を示す図。
【図１６】本発明の容量素子の構成を示す図。
【符号の説明】
【０１５３】
１３  絶縁表面
１５  第１の誘電層
１７  第１の電極
１７Ａ  電極
１７Ｂ  電極
１８  第２の電極
１８Ａ  第２の電極の一部
３５  第２の誘電層
３６  第３の電極
１８Ｂ  第２の導電層
１８Ｃ  第３の導電層
１８Ｄ  第４の導電層
６１１  絶縁表面
６１２  半導体層
６１３  ゲート絶縁層
６１４  ゲート電極
６１６Ａ  電極
６１６Ｂ  電極
６２４  ＴＦＴ
６２５  容量素子
６３５  層間絶縁膜
６３６  第３の電極
６４５  容量素子
９００  表示パネル
９０１  表示部
９０２  ソース信号線駆動回路
９０３  ゲート信号線駆動回路
９０４  回路基板
９０５  コントロール回路
９０６  信号分割回路
９０７  接続配線
１３０１  基板
１３０２  表示部
１３０６  シール材
１３０７  シーリング材
１３０８  密閉空間
１３０９  吸湿剤
１３１０  カバー材
１３１１  入力端子部
１３１２  ＦＰＣ
１３２０  カラーフィルタ
１３２１  対向基板
１３２２  密閉空間
１３２３  保護膜
１３２４  シーリング材
２００１  筐体
２００２  支持台
２００３  表示部
２００４  スピーカー部
２００５  ビデオ入力端子
２１０１  本体
２１０２  表示部
２１０３  受像部
２１０４  操作キー
２１０５  外部接続ポート
２１０６  シャッター
２２０１  本体
２２０２  筐体
２２０３  表示部
２２０４  キーボード
２２０５  外部接続ポート
２２０６  ポインティングパッド
２３０１  本体
２３０２  表示部
２３０３  スイッチ
２３０４  操作キー
２３０５  赤外線ポート
２４０１  本体
２４０２  筐体
２４０３  表示部Ａ
２４０４  表示部Ｂ
２４０５  読み込み部
２４０６  操作キー
２４０７  スピーカー部
２５０１  本体
２５０２  表示部
２５０３  アーム部
２６０１  本体
２６０２  表示部
２６０３  筐体
２６０４  外部接続ポート
２６０５  リモコン受信部
２６０６  受像部
２６０７  バッテリー
２６０８  音声入力部
２６０９  操作キー
２７０１  本体
２７０２  筐体
２７０３  表示部
２７０４  音声入力部
２７０５  音声出力部
２７０６  操作キー
２７０７  外部接続ポート
２７０８  アンテナ
３０００  基板
３００１  ゲート信号線
３００２  ソース信号線
３００３  電源線
３００４  ＥＬ素子
３００５  ＴＦＴ
３００６  ＴＦＴ
３００７  保持容量
３００８  下部電極
３００９  誘電層
３０１０  上部電極
３１０１  ソース信号線駆動回路
３１０２  ゲート信号線駆動回路
３１１０  電極
４０１９  電極
４０２０  層間絶縁膜
４０２１  発光層
４０２２  電極
４０２６  発光素子
５０３７  層間絶縁膜
５０２１  発光層
５０２２  電極
５０４３  発光素子
【図１】
2006186320.tif 000003
【図２】
2006186320.tif 000004
【図３】
2006186320.tif 000005
【図４】
2006186320.tif 000006
【図５】
2006186320.tif 000007
【図６】
2006186320.tif 000008
【図７】
2006186320.tif 000009
【図８】
2006186320.tif 000010
【図９】
2006186320.tif 000011
【図１０】
2006186320.tif 000012
【図１１】
2006186320.tif 000013
【図１２】
2006186320.tif 000014
【図１３】
2006186320.tif 000015
【図１４】
2006186320.tif 000016
【図１５】
2006186320.tif 000017
【図１６】
2006186320.tif 000018