(57)【要約】【課題】チャネル領域およびその近傍への迷光の入射を防ぐことが可能で光リーク電流の少ない薄膜トランジスタを有する薄膜半導体装置を提供する。【解決手段】基板３上に設けられた配線パターン５と、配線パターン５を覆う層間絶縁膜７と、層間絶縁膜７上に設けられた半導体層９と、ゲート絶縁膜１１を介して半導体層９上を横切る状態で設けられ層間絶縁膜７に形成された接続孔７ａを介して配線パターン５に接続されたゲート電極１３とを備えた薄膜半導体装置１において、ゲート電極１３は、ゲート電極１３が上部に重ねて配置された半導体層９のチャネル領域９ａを挟んだ両側において、接続孔７ａを介して配線パターン５に接続されている。【選択図】図１
2006171136.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた配線パターンと、
前記配線パターンを覆う層間絶縁膜と、
前記層間絶縁膜上にパターン形成された半導体層と、
ゲート絶縁膜を介して前記半導体層上を横切る状態で設けられ、前記層間絶縁膜に形成された接続孔を介して前記配線パターンに接続されたゲート電極とを備えた薄膜半導体装置において、
前記ゲート電極は、当該ゲート電極が上部に重ねて配置された前記半導体層のチャネル領域を挟んだ両側において、前記接続孔を介して前記配線パターンに接続されている
ことを特徴とする薄膜半導体装置。
【請求項２】
請求項１記載の薄膜半導体装置において、
前記ゲート電極は、前記半導体層の両脇において当該半導体層に沿って延設された４箇所の突出部を有する平面Ｈ型に形成されると共に、前記半導体層におけるチャネル領域の両側に設けられた低濃度ソース／ドレイン領域間にわたって平行に設けられた前記接続孔を介して前記配線パターンに接続されている
ことを特徴とする薄膜半導体装置。
【請求項３】
請求項１記載の薄膜半導体装置において、
前記配線パターンは、前記チャネル領域を挟んで配置された前記接続孔間にわたって、前記ゲート電極との間に当該チャネル領域を挟み込む状態で設けられている
ことを特徴とする薄膜半導体装置。
【請求項４】
請求項１記載の薄膜半導体装置において、
前記ゲート電極は、前記接続孔内を埋め込む膜厚を有している
ことを特徴とする薄膜半導体装置。
【請求項５】
請求項１記載の薄膜半導体装置において、
前記ゲート電極は、ポリシリコン膜上に金属含有膜を積層してなる
ことを特徴とする薄膜半導体装置。
【請求項６】
薄膜トランジスタに接続された配線パターンおよび画素電極を有する第１基板と、当該第１基板における前記画素電極の上方に対向配置された第２基板との間に液晶層を狭持し、当該液晶層を透過した光が前記第１基板または第２基板側から表示光として射出される液晶パネルにおいて、
前記薄膜トランジスタは、
前記配線パターンを覆う層間絶縁膜上に設けられた半導体層と、
ゲート絶縁膜を介して前記半導体層上を横切る状態で設けられ、前記層間絶縁膜に形成された接続孔を介して前記配線パターンに接続されたゲート電極とを備え、
前記ゲート電極は、当該ゲート電極が上部に重ねて配置された前記半導体層のチャネル領域を挟んだ両側において、前記層間絶縁膜に形成された前記接続孔を介して前記配線パターンに接続されている
ことを特徴とする液晶パネル。
【請求項７】
請求項６記載の液晶パネルにおいて、
前記ゲート電極は、前記半導体層の両脇において当該半導体層に沿って延設された４箇所の突出部を有する平面Ｈ型に形成されると共に、前記半導体層におけるチャネル領域の両側に設けられた低濃度ソース／ドレイン領域間にわたって平行に設けられた前記接続孔を介して前記配線パターンに接続されている
ことを特徴とする液晶パネル。
【請求項８】
請求項６記載の液晶パネルにおいて、
前記配線パターンは、前記チャネル領域を挟んで配置された前記接続孔間にわたって、前記ゲート電極との間に当該チャネル領域を挟み込む状態で設けられている
ことを特徴とする液晶パネル。
【請求項９】
請求項６記載の液晶パネルにおいて、
前記ゲート電極は、前記接続孔内を埋め込む膜厚を有している
ことを特徴とする液晶パネル。
【請求項１０】
請求項６記載の液晶パネルにおいて、
前記ゲート電極は、ポリシリコン膜上に金属含有膜を積層してなる
ことを特徴とする液晶パネル。
【請求項１１】
請求項６記載の液晶パネルにおいて、
前記薄膜トランジスタの上層および下層の少なくとも一方には、当該薄膜トランジスタを覆う形状の遮光膜が設けられている
ことを特徴とする液晶パネル。
【請求項１２】
請求項６記載の液晶パネルにおいて、
前記配線パターンは、前記ゲート電極が前記半導体層を横切る方向と垂直に延設された走査線として設けられている
ことを特徴とする液晶パネル。
【請求項１３】
請求項６記載の液晶パネルにおいて、
前記薄膜トランジスタのソース／ドレインには、当該薄膜トランジスタにおけるチャネル領域の両側に設けられた低濃度ソース／ドレイン領域を覆う状態で設けられた信号線が接続されている
ことを特徴とする液晶パネル。
【請求項１４】
請求項１３記載の液晶パネルにおいて、
前記低濃度ソース／ドレイン領域は、一方が前記信号線で覆われ、他方が当該信号線と同一層で構成された遮光パターンによって覆われている
ことを特徴とする液晶パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜半導体装置および液晶パネルに関し、特には表示装置における画素電極のスイッチング素子として好適に用いられる薄膜トランジスタを設けた薄膜半導体装置の構造、およびプロジェクション表示装置のライトバルブとして好適に用いられる液晶パネルの構造に関する。
【背景技術】
【０００２】
データープロジェクターあるいはリアプロジェクションＴＶなどに代表されるプロジェクション表示装置では、水銀ランプなどの光源からの光を制御するためのライトバルブとして液晶パネルを用いており、液晶パネルでの画像制御によって形成された画像情報が光学部品を通過してスクリーンなどに拡大投影される。
【０００３】
このようなプロジェクション表示装置に設けられる液晶パネル（液晶ライトバルブ）は、それぞれに電極が設けられた１対の透明基板間に液晶層を狭持してなる。特に、この液晶パネルがアクティブマトリクス型である場合、一方の透明基板は、いわゆるＴＦＴ基板として構成され、透明導電膜からなる画素電極、これに接続された薄膜トランジスタ（thin film transistor：ＴＦＴ）からなる画素トランジスタ、この画素トランジスタに接続された配線パターン等が設けられている。またもう一方の透明基板は、ＴＦＴ基板に対向配置されたいわゆる対向基板として構成され、対向電極やブラックマトリックス等の遮光膜が設けられている。そして、ＴＦＴ基板側に設けられた画素トランジスタのオン／オフにより、画素へ入力する画像情報の選択と次の入力時期までの画像情報の保持が行われる。
【０００４】
以上のような構成のプロジェクション表示装置において、大画面かつ明るい表示を実現するためには、液晶パネルに対して光源からの強い光を入射させる必要がある。ところが、光源からの強力な光（入射光）の一部は、回折あるいは多重反射などにより、迷光として画素トランジスタに向かうことがある。この場合、画素トランジスタに対する遮光状態が不十分であると、光励起により画素トランジスタにリーク電流が生じ、画像情報が充分に保持されずコントラストの低下など表示品質の低下につながる。
【０００５】
これを回避するために、ＴＦＴ基板には、画素トランジスタ（ＴＦＴ）の下層にＷＳｉなどからなる遮光膜を設け、さらに画素トランジスタの上層に金属などからなる遮光膜を設け、これらの遮光膜で画素トランジスタを覆うことにより、画素トランジスタへの迷光の入射を抑制している。
【０００６】
しかしこのような遮光膜を設けただけでは、画素トランジスタに対して様々な角度から入射し得る迷光に対する遮光措置としては不十分であり、さらに遮光性を向上させるために画素トランジスタを構成するＴＦＴそのものの構造を工夫することが考えられている。
【０００７】
例えば、下記特許文献１においては、半導体層を横切る状態で配置されるゲート配線を、半導体層の両脇において当該半導体層の低濃度ソース／ドレイン領域に沿って突出させたＨ型とする構成が提案されている。また、半導体層およびゲート配線の下地絶縁膜に、半導体層に沿った溝を形成し、上記ゲート配線のＨ型部分によって溝の側壁を覆う構成が示されている。このような構成とすることで、ＴＦＴ基板に対して斜め方向から浸入する入射光が、ゲート配線のＨ型部分で遮光され、ゲート配線下に重なる半導体層のチャネル領域および低濃度ソース／ドレイン領域に対して、当該入射光が入射することを阻止できるとしている。
【０００８】
【特許文献１】特開２００２−１５８３６０
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述した特許文献１に記載された構成には、次のような課題があった。すなわち、上述したように、ＴＦＴ基板における画素トランジスタ（ＴＦＴ）の下層には、ＷＳｉなどの導電性材料からなる遮光膜が設けられている。このため、上述したゲート配線のＨ型部分を配置するための半導体層に沿った溝を下地絶縁膜に形成する工程においては、ゲート配線と当該下地絶縁膜下の遮光膜との短絡を防止するために、下地絶縁膜の途中で溝を加工するエッチングをストップさせる必要がある。これにより、溝の深さがエッチングレートばらつきの影響を受け易く、溝の深さを均一に加工することは困難であった。そして、このような溝の深さの不均一性を考慮した設計では、ゲート電極と遮光膜との短絡を防止する為に、溝の底部に一定以上の膜厚の下地絶縁膜を残す必要が生じる。このため、溝内に配置されるゲート配線部分と遮光膜との間に、一定以上の隙間が形成されることになり、この隙間からの迷光の進入を防止することは困難である。
【００１０】
そこで本発明は、チャネル領域およびその近傍への迷光の入射を防ぐことが可能で光リーク電流の少ない薄膜トランジスタを有する薄膜半導体装置を提供すること、さらにはこの薄膜トランジスタを画素電極のスイッチング素子として用いることで、表示品質が高く、プロジェクション表示装置のライトバルブとして好適に用いることが可能な液晶パネルを提供することを目的としている。
【課題を解決するための手段】
【００１１】
このような目的を達成するための本発明の薄膜半導体装置は、基板上に設けられた配線パターンを覆う層間絶縁膜上に半導体層が設けられ、さらにゲート絶縁膜を介して半導体層上を横切る状態でゲート電極が設けられている。このゲート電極は、半導体層の側方において層間絶縁膜に形成された接続孔を介して配線パターンに接続されている。そして特に、このゲート電極は、ゲート電極が上部に重ねて配置された半導体層のチャネル領域を挟んだ両側において、接続孔を介して配線パターンに接続されていることを特徴としている。
【００１２】
このような構成の薄膜半導体装置では、半導体層上にゲート絶縁膜を介してゲート電極を積層してなる薄膜トランジスタが、配線パターンを覆う層間絶縁膜の上部に設けられた状態となっている。そして、この薄膜トランジスタのゲート電極は、半導体層のチャネル領域を挟んだ両側において、層間絶縁膜に形成された接続孔を介して配線パターンに接続されている。このことから、半導体層のチャネル領域は、その上方から両側部にかけて連続的にゲート電極で囲まれ、さらにゲート電極に接続された配線パターンによって、その下方に至るまで隙間なく囲まれた状態となる。これにより、チャネル幅方向（ドレイン電流の流れる方向に対して垂直方向）の様々な角度から当該チャネル領域に照射される入射光に対して、ゲート電極および配線パターンが一体化された遮光膜として有効に機能する。
【００１３】
この際、半導体層を横切って設けられたゲート電極の形状を、半導体層の両脇において当該半導体層に沿って延設された４箇所の突出部を有する平面Ｈ型に形成されると共に、半導体層におけるチャネル領域の両側に設けられた低濃度ソース／ドレイン領域間にわたって設けられた接続孔を介して配線パターンに接続させる構成とすることが好ましい。これにより、チャネル領域と共に低濃度ソース／ドレイン領域もが、一体化されたゲート電極および配線パターンによって遮光される。
【００１４】
また、配線パターンは、チャネル領域を挟んで配置された接続孔間にわたって、ゲート電極との間に当該チャネル領域を挟み込む状態で設けられていることが好ましい。これにより、半導体層のチャネル領域が、ゲート電極および配線パターンで構成された筒状体内に配置された状態となるため、チャネル領域に対する遮光状態が確実となる。
【００１５】
また本発明の液晶パネルは、上述した構成の薄膜半導体装置を用いたものであり、当該薄膜半導体装置における薄膜トランジスタを画素電極に接続させた構成のものである。
【００１６】
これにより、液晶パネルに強い光が照射された場合であっても、この光に対して画素電極のスイッチング素子となる薄膜トランジスタのチャネル領域が確実に遮光された状態となる。
【発明の効果】
【００１７】
以上説明したように本発明の薄膜半導体装置によれば、薄膜トランジスタを構成する半導体層におけるチャネル領域を、当該チャネル領域を挟んで配置されたゲート電極と配線パターンとによって一体に囲むことにより、当該チャネル領域に対する遮光状態を確実とすることが可能になり、薄膜トランジスタにおける光リーク電流の発生を確実に防止し、スイッチング特性の向上を図ることが可能になる。
【００１８】
また本発明の液晶パネルによれば、このような構成の薄膜半導体装置における薄膜トランジスタを画素電極のスイッチング素子として用いたことにより、光リーク電流の発生を抑えて画素電極のスイッチングを安定化させることができる。このため、強い光が照射される環境下においても、コントラストの低下を抑えて表示品質の向上を図ることが可能になる。この結果、この液晶パネルをプロジェクション表示装置のライトバルブとして好適に用いることが可能であり、プロジェクション表示装置における表示品質の向上を図ることも可能である。
【発明を実施するための最良の形態】
【００１９】
次に、本発明の実施の形態を、薄膜半導体装置、これを用いた液晶パネルの順に、図面に基づいて説明する。
【００２０】
＜薄膜半導体装置＞
図１は、本発明の薄膜半導体装置の一例を示す要部平面図、この平面図におけるＡ−Ａ’断面図およびＢ−Ｂ’断面図を示す。これらの図に示すように、本実施形態の薄膜半導体装置１は、基板３上に配線パターン５が設けられ、この配線パターン５を覆う状態で層間絶縁膜７（断面図のみに図示）が設けられている。層間絶縁膜７上には、半導体層９、ゲート絶縁膜１１（断面図のみに図示）、およびゲート電極１３を、この順に積層してなる薄膜トランジスタ（以下、ＴＦＴと記す）１５が設けられている。
【００２１】
このうち基板３は、例えば合成石英などの光透過性の絶縁基板を用いて構成されていることとする。
【００２２】
この基板３上に設けられた配線パターン５は、例えば、基板３側から入射する光によって、当該基板３上に形成されたＴＦＴ１５が誤動作することを防止するための遮光膜を兼ねており、ＴＦＴ1５を覆う形状にパターン形成されていることとする。この配線パターン５は、タングステンシリサイド（ＷＳｉ）などのシリサイド膜や、Ｔｉ、ＴｉＮ、またはＴｉＯＮなどの低反射率材料膜を用いて構成され、例えば２００ｎｍの膜厚を有していることとする。尚、ここでは、配線パターン５は、所定幅を有し平面図上の左右方向に延設されていることとする。
【００２３】
また、この配線パターン５を覆う層間絶縁膜７は、例えば酸化シリコン膜からなり、基板３上の全面に設けられている。
【００２４】
そして、この層間絶縁膜７上に設けられた半導体層９は、非晶質シリコンや多結晶シリコンなどの半導体薄膜からなり、層間絶縁膜７を介して配線パターン５上にパターン形成されている。尚、この半導体層９の所定幅Ｗ０で形成された中央部分において、上部にゲート電極１３が積層された部分が、ＴＦＴ１５におけるチャネル領域９ａとなる。また、チャネル領域９ａを挟んだ両側部分、すなわち、ゲート電極１３の両脇下部に相当する部分は、イオンインプラテーション法によりホウ素（Ｂ），リン（Ｐ），ヒ素（Ａｓ）などのキャリア不純物が低濃度で導入された低濃度ソース／ドレイン領域（Lightly Doped Drain：以下ＬＤＤ領域）９ｂとして構成されている。またさらに、このＬＤＤ領域９ｂの外側は、イオンインプラテーション法により、上記キャリア不純物が高濃度で拡散され低抵抗化されたソース／ドレイン領域（以下、Ｓ／Ｄ領域）９ｃとして構成されている。これにより、上記所定幅Ｗ０が、このＴＦＴ１５におけるチャネル幅となる。
【００２５】
そして、Ｓ／Ｄ領域９ｃの両端部分は、上下層とのコンタクトを図るために充分な大きさで形成されていることし、配線パターン５の上方から外れた位置に設けられていても良い。ただし、半導体層９において、この両端部分に挟まれた中央部の、少なくともＬＤＤ領域９ｂ〜チャネル領域９ａ〜ＬＤＤ領域９ｂは、所定幅Ｗ０で形成されており、配線パターン５の中央部上に配置されていることとする。
【００２６】
このような半導体層９を覆うゲート絶縁膜１１は、熱酸化法によって形成された膜厚８０ｎｍ程度の酸化シリコン（high temperature oxide）からなる。
【００２７】
また、ゲート電極１３は、例えばリン（Ｐ）などの不純物を添加したポリシリコン膜をパターニングしてなり、ゲート絶縁膜１１を介して半導体層９の中央部上を横切る状態で設けられている。そして、このゲート電極１３が積層された半導体層９の中央部をチャネル領域９ａとしている。このゲート電極１３は、半導体層９におけるチャネル領域９ａを挟んだ両側において、下層の層間絶縁膜７（ゲート絶縁膜１１も含む）に形成された２箇所の接続孔７ａを介して配線パターン５に接続されている。
【００２８】
さらにこのゲート電極１３は、半導体層９の両脇において当該半導体層９に沿って延設された４箇所の突出部を有する平面Ｈ型に形成されている。そして、半導体層９におけるチャネル領域９ａの両側に設けられたＬＤＤ領域９ｂ−９ｂ間にわたって平行に設けられた２箇所の接続孔７ａを介して、配線パターン５に接続されている。ここで、ＬＤＤ領域９ｂ間にわたって平行に設けられた２箇所の接続孔７ａは、ＬＤＤ領域９ｂ−９ｂよりもさらに外側にまで延設されていることが好ましい。このため、ＴＦＴ１５のドレイン電流が流れる方向においては、ＴＦＴ１５のＳ／Ｄ領域９ｃ−９ｃ間の間隔Ｗ１よりも、接続孔７ａの幅Ｗ２の方が長く設定されていることとする。
【００２９】
尚、このような状態において、２箇所の接続孔７ａを介してゲート電極１３に接続された配線パターン５は、チャネル領域９ａを挟んで配置された２箇所の接続孔７ａ間にわたって、ゲート電極１３との間にチャネル領域９ａを挟み込む状態で設けられていることになる。
【００３０】
ここで図２には、図１のＢ−Ｂ’断面図におけるａ部の拡大図を示す。この図に示すように、以上のような構成において、ゲート電極１３は接続孔７ａ内を十分に埋め込む膜厚ｔを有していることが好ましい。例えば、ゲート電極１３が減圧ＣＶＤ法によって成膜されたポリシリコン膜をパターニングしてなる場合、このポリシリコン膜のカバレッジはほぼ１００％であるので、接続孔７ａの短辺の開口幅φに対して、ゲート電極１３の膜厚（ポリシリコン膜の膜厚）ｔは、ｔ≧φ／２に設定されていることとする。これにより、接続孔７ａ内をゲート電極１３（ポリシリコン膜）で完全に埋め込み、接続孔７ａにおけるゲート電極１３材料での光吸収を確実にする。また、ゲート電極１３の表面が平坦化され、接続孔７ａで生じる凹凸で上側の導電層において短絡などの不具合を防止する。
【００３１】
そして、以上のような形状のゲート電極１３は、ポリシリコン膜からなる単層構造に限定されることはない。図３には、先の図１のＢ−Ｂ’断面図におけるａ部の別の拡大図を示す。この図に示すように、ゲート電極１３は、ポリシリコン膜１３ａ上に、金属や金属シリサイド（例えばＷＳｉ）等からなる遮光性の金属含有膜１３ｂを設けた積層構造であっても良く、さらに金属含有膜１３ｂが積層構造であっても良い。
【００３２】
以上、図１を用いて説明した構成の薄膜半導体装置１によれば、ＴＦＴ１５のゲート電極１３が、半導体層９のチャネル領域９ａを挟んだ両側において、接続孔７ａを介して配線パターン５に接続されている。このことから、チャネル領域９ａは、その上方から両側部にかけて連続的にゲート電極１３で囲まれ、さらにゲート電極１３に接続された配線パターン５によって、その下方が囲まれた状態となる。これにより、チャネル幅方向（ドレイン電流の流れる方向に対して垂直方向であり幅Ｗ０の方向）の様々な角度から、チャネル領域９ａに照射される入射光に対して、ゲート電極１３および配線パターン５が一体化された遮光膜として有効に機能する。
【００３３】
また配線パターン５も、チャネル領域９ａを挟んで配置された２箇所の接続孔７ａ間にわたって、ゲート電極１３との間に当該チャネル領域９ａを挟み込む状態で設けられている。これにより、半導体層９のチャネル領域９ａは、ゲート電極１３および配線パターン５で構成された筒状体の内部に配置された状態となる。
【００３４】
したがって、チャネル領域９ａを確実に遮光することが可能となり、このチャネル領域９ａに対する光漏れによる光リーク電流の発生を確実に防止することができる。この結果、ＴＦＴ１５におけるスイッチング特性の向上を図ることが可能になる。
【００３５】
また、半導体層９を横切って設けられたゲート電極１３は、半導体層９の両脇において半導体層９に沿って延設された４箇所の突出部を有する平面Ｈ型に形成されており、かつこのゲート電極１３は、半導体層９におけるチャネル領域９ａの両側に設けられたＬＤＤ領域９ｂ−９ｂ間にわたって設けられた接続孔７ａを介して配線パターン５に接続している。これにより、チャネル領域９ａと共にＬＤＤ領域９ｂもが、一体化されたゲート電極１３および配線パターン５によって遮光された状態となる。
【００３６】
つまり、このような構成とすることにより、図１のＡ−Ａ’断面図に示されるように、ドレイン電流の流れる方向に対して垂直方向（断面図の左右方向）の様々な高さ角度θからの光の進入に対し、高さ角度θの範囲の光についてはゲート電極１３が遮光膜として機能し、ＬＤＤ領域９ｂへの光照射が防止される。
【００３７】
ここで、ＴＦＴ１５がオフ状態では、ドレイン側のＬＤＤ領域９ｂは空乏化しており、光が照射されることによってキャリアが生成され光リーク電流が生じてしまう。このため、上述したようにＬＤＤ領域９ｂへの光照射が防止されることによって、さらに確実にＴＦＴ１５の光リーク電流を抑制することが可能になる。したがって、ＴＦＴ１５におけるスイッチング特性の向上をさらに確実にすることが可能になる。
【００３８】
また、このような構成の薄膜半導体装置１は、その製造工程において特別な工程を追加することなく得ることが可能であり、製造工程数の増加を伴うこともない。
【００３９】
＜液晶パネル＞
図４は、本発明の液晶パネルの一例を示す断面図であり、上述した構成の薄膜半導体装置を用いて構成されている。尚、以下の説明において、図１を用いて説明した構成要素に相当する構成要素には、同一の符号を付して説明を行う。
【００４０】
図４に示す本実施形態の液晶パネル２１は、例えばプロジェクション表示装置のライトバルブとして好適に用いられるものであり、上述した薄膜半導体装置（１）における基板３に相当する第１基板３と、これに対向配置された第２基板２３との間に液晶層２５を狭持してなる。
【００４１】
このうち第１基板３は、合成石英などの光透過性の絶縁基板を用いて構成され、その中央部を表示領域３ａとし、この表示領域３ａの液晶層２５に向かう面上にＴＦＴを配列形成してなる、いわゆるＴＦＴ基板として構成されている。ここでは、このＴＦＴ基板として、図１を用いて説明した薄膜半導体装置（１）を用いる。また、第２基板２３は、合成石英などの光透過性の絶縁基板を用いて構成され、液晶層２５に向かう面上に対向電極を配置してなる、いわゆる対向基板として構成されている。そして、液晶層２５は、第１基板３と第２基板２３の周縁部間に設けられた封止剤２７によって、第１基板３と第２基板２３との間に充填封止されている。
【００４２】
図５には、このような液晶パネル２１における第１基板（ＴＦＴ基板）３側の回路図を示す。この図に示すように、第１基板３の中央部に配置された表示領域３ａには、複数の走査線３１と信号線３２とが行列状に配置されている。そして、走査線３１と信号線３２との各交差部に、図１を用いて説明した構成のＴＦＴ１５が、画素トランジスタとして設けられており、さらにこのＴＦＴ１５に接続された補助容量素子３４および画素電極３５が設けられている。尚、このＴＦＴ１５のゲート電極に接続された走査線３１が、図１を用いて説明した薄膜半導体装置（１）の配線パターン（５）に相当する。
【００４３】
また、第１基板（ＴＦＴ基板）３における表示領域３ａ周囲の周辺領域３ｂには、各走査線３１（５）が接続された垂直転送回路３６、各信号線３２が接続された水平転送回路３７およびプリチャージ回路３８、さらにはレベル変換回路３９などの周辺回路が配置されている。
【００４４】
次に、このような構成の第１基板３側における表示領域３ａのさらに詳しい構成を、図６の平面図、および図７の断面図に基づいて説明する。尚、図６は、表示領域３ａにおける走査線３１（５）と信号線３２との交差部を拡大した概略平面図であり、図７は、図６におけるＢ−Ｂ’断面図およびＣ−Ｃ’断面図である。
【００４５】
これらの図に示すように、第１基板３上には、第１の遮光膜としても用いられる配線パターン（５）として走査線３１（５）が設けられている。
【００４６】
そして、この走査線３１（５）を覆う状態で、断面図のみに示す第１層間絶縁膜（層間絶縁膜７に相当する）７がＣＶＤ法によって設けられ、この第１層間絶縁膜７上に、ＴＦＴ１５が画素トランジスタとして設けられている。ここで、ＴＦＴ１５は、第１の遮光膜ともなる走査線３１（５）上に重ねて配置されることになる。これにより、図４を参照し、第２基板２３側から照射された光ｈが第１基板３側から表示光Ｈとして放出された後に、第１基板３側から入射する戻り光ｈ’がＴＦＴ１５に照射されることを防止している。
【００４７】
また、この走査線３１（５）上には、ＴＦＴ１５を構成する半導体層９の延長部分で構成された下部電極９ｅと、ゲート電極１３と同一層で構成された上部電極１３ｅとの間に、ゲート絶縁膜（断面図のみに図示）の延長部を誘電体膜として狭持してなる補助容量素子３４も設けられている。
【００４８】
尚、以上のような走査線３１（５）上におけるＴＦＴ１５の配置状態は、図６の平面図に図示したように、走査線３１（５）の幅方向に、２箇所の接続孔７ａ，７ａが配列される構成とする。これにより、走査線３１（５）の延設方向に対して垂直に、ゲート電極１３が半導体層９を横切る方向が設けられた状態とする。これは、通常、接続孔や他の素子が走査線３１（５）と重なる位置に設けられるため、第２基板（２３）側に設けられる遮光膜（ブラックマトリックス）における走査線３１（５１）と対向する部分の幅が、信号線３２と対向する部分の幅よりも幅広であることに由来する。つまり、ブラックマトリクスがより幅広となる走査線３１（５）の幅方向に接続孔７ａ，７ａを配列することで、ブラックマトリックスの内側に効率良く、２箇所の接続孔７ａ，７ａを備えたＴＦＴ１５を納める構成とすることが好ましいのである。
【００４９】
さらに、断面図のみに示したように、第１基板３上には、このＴＦＴ１５（および補助容量素子３４）を覆う状態で、酸化シリコンなどからなる第２層間絶縁膜４１が６００ｎｍの膜厚で設けられている。この第２層間絶縁膜４１には、ドライエッチング法によって接続孔４１ａが設けられている。
【００５０】
そして、第２層間絶縁膜４１上には、この接続孔４１ａを介してＴＦＴ１５における一方のＳ／Ｄ領域９ｃに接続された信号線３２が設けられている。またこの第２層間絶縁膜４１上には、別の接続孔４１ａを介して他方のＳ／Ｄ領域９ｃに接続された画素電位中継用のＴＦＴ中継配線３２ａが設けられていると共に、断面図での図示は省略したさらに別の接続孔４１ａを介して補助容量素子３４の上部電極１３ｅに接続されたコモン電位中継用のＣｓ中継配線３２ｂが設けられている。
【００５１】
このうち信号線３２は、走査線３１（５）に垂直な方向に延設されているが、ＴＦＴ１５の遮光膜としても用いられている。このため、信号線３２は、画素の開口率が確保できる程度の範囲で、ＴＦＴ１５の上部においてはゲート電極１３が十分に覆われる程度に、走査線３１（５）の延設方向に幅広に成形されていることとする。また、ＴＦＴ中継配線３２ａおよびＣｓ中継配線３２ｂも、必要に応じて遮光膜として配置しても良く、この場合にも、画素の開口率を考慮しつつ遮光に適するように、これらのＴＦＴ中継配線３２ａおよびＣｓ中継配線３２ｂが成形されていることとする。
【００５２】
以上の信号線３２、ＴＦＴ中継配線３２ａ、およびＣｓ中継配線３２ｂは、同一の材料層をパターニングしてなる。これらの配線３２，３２ａ，３２ｂは、比較的反射率が低いＷＳｉ、Ｔｉ、ＴｉＮ、ＴｉＯＮなどの金属あるいはシリサイド化合物からなる低反射膜上に、Ａｌ、Ｃｕなどの金属からなる低抵抗膜を設け、さらに低反射膜を設けた積層膜から成る。尚、信号線３２、ＴＦＴ中継配線３２ａ、およびＣｓ中継配線３２ｂの膜厚には特に規定は設けられないが、一般的に合計膜厚が４００〜８００ｎｍであり、低反射層の膜厚は２０ｎｍ以上が望ましい。
【００５３】
以下、断面図のみの図示となるが、以上のように構成された信号線３２、ＴＦＴ中継配線３２ａ（およびＣｓ中継配線３２ｂ）を覆う状態で、表面平坦な第３層間絶縁膜４３が設けられている。この第３層間絶縁膜４３は、プラズマＣＶＤ法などの平坦化特性の良好な成膜方法により酸化シリコン膜を形成した後、この表面をＣＭＰ法などの平滑化処理を行うことにより得られる。
【００５４】
そして、この表面平坦な第３層間絶縁膜４３上には、コモン配線４５と、このコモン配線４５と電気的に独立した同一層からなる中継パターン４５ａが設けられている。これらのコモン配線４５および中継パターン４５ａは、図４に示した第２基板２３側からの入射光ｈによってＴＦＴ１５が誤動作することを防止するための第２の遮光膜としても設けられている。そして特に、コモン配線４５は、ＴＦＴ１５を十分に覆うように形成され、ここでは走査線３１（５）および信号線３２を覆う状態で設けられている。また、中継パターン４５ａは、接続孔４３ａを介してＴＦＴ中継配線３２ａに接続された状態で設けられていることとする。
【００５５】
のようなコモン配線４５および中継パターン４５ａは、比較的反射率が低いＷＳｉ、Ｔｉ、ＴｉＮ、ＴｉＯＮなどの金属あるいはシリサイド化合物からなる低反射膜上に、Ａｌ、Ｃｕなどの金属からなる低抵抗膜を設け、さらに低反射膜を設けた積層膜から成る。また、コモン配線４５および中継パターン４５ａは、ＴＦＴ１５を遮光するに十分な膜厚で構成されることとし、例えばＴｉ単層ならば２００ｎｍ以上の膜厚とすることが望ましい。これにより、液晶パネルに入射した光ｈの一部が、コモン配線４５および中継パターン４５ａの表面で反射し、液晶パネル内において迷光となることを防止する。
【００５６】
そして、これらのコモン配線４５および中継パターン４５ａ上を覆う第４層間絶縁膜４７上には、ＩＴＯなどの透明導電性材料からなる画素電極４９がアレイ状にパターン形成されている。これらの画素電極４９は、第４層間絶縁膜４７に形成された接続孔４７ａを介して中継パターン４５ａに接続され、これを介してＴＦＴ１５に接続されている。
【００５７】
さらに、この画素電極４９を覆う状態で、第１基板３の液晶層（２５）に向かう面に配向膜５１が設けられている。
【００５８】
一方、図４に示した第２基板２３側は、その液晶層２５に向かう面に、上述したブラックマトリックスとしてパターン形成された遮光膜を設けていることとする。そして、このようなブラックマトリックスが設けられた第２基板２３の液晶層２５に向かう面には、これを覆う状態で、透明導電性材料からなる対向電極が設けられ、さらに対向電極を覆う状態で、配向膜が設けられている。
【００５９】
以上説明したように、本実施形態の液晶パネル２１は、図１を用いて説明した薄膜半導体装置を用いたものであり、この薄膜半導体装置におけるＴＦＴ１５を第１基板３の画素電極に接続させてスイッチング素子とした構成となっている。これにより、液晶パネル２１に強い光ｈが照射された場合であっても、上記薄膜半導体装置の効果として述べたように、この光に対して画素電極のスイッチング素子となるＴＦＴ１５のチャネル領域９ａが確実に遮光された状態となる。
【００６０】
したがって、スイッチング素子であるＴＦＴ１５の光リーク電流の発生を抑えて画素電極のスイッチング特性を安定化させることができる。これにより、強い光が照射される環境下においても、リーク電流に起因するコントラストの低下、画素欠陥不良、シェーディング、クロストーク等が抑制され、表示品質の向上を図ることが可能になる。またこれにより、液晶パネル２１に対する許容入射光量を増大させることが可能になる。この結果、次に詳細な構成を述べるように、この液晶パネル２１をプロジェクション表示装置のライトバルブとして好適に用いることが可能であり、プロジェクション表示装置における、より明るい表示の実現と表示品質の向上、および装置の小型化を図るが可能である。
【００６１】
尚、以上の実施形態においては、図６に示したように、ＴＦＴ１５の上部が信号線３２で覆われた構成を説明した。しかしながら、ＴＦＴ１５におけるＬＤＤ領域９ｂ，９ｂが、信号線３２と同一の層で覆われていれば、この層によるＴＦＴ１５の遮光状態は確保できる。したがって、図８に示すように、ＴＦＴ１５における一方のＬＤＤ領域９ｂを信号線３２で覆い、他方のＬＤＤ領域９ｂを信号線３２と同一層で構成されたＴＦＴ中継配線３２ａからなる遮光パターンによって覆う構成であっても良い。
【００６２】
＜液晶パネルを用いた表示装置＞
次に、以上のような構成の液晶パネル２１を用いて構成される表示装置の全体構成を図９に基づいて説明する。
【００６３】
この図に示す表示装置１００は、いわゆる液晶プロジェクタであり、光源１０１からの光を赤色（Ｒ）、青色（Ｂ）、緑色（Ｇ）の３原色に分離し、それぞれの色に対して液晶パネルをライトバルブとして１枚ずつ用いてカラー画像表示を行なう、いわゆる３板方式のプロジェクタである。この液晶プロジェクタ１００において、３原色にそれぞれ対応して上記構成の液晶パネル２１が配置される。
【００６４】
この液晶プロジェクタ１００は、光ｈを発する光源１０１と、光源１０１からの光ｈの出射側に配置されるＵＶ／ＩＲカットフィルタ１０２および第１マイクロレンズアレイ１０３と、第１マイクロレンズアレイ１０３から射出した光ｈを反射し、出射光の光路を９０°変更するミラー１０４が配置されている。このミラー１０４で反射された光ｈの光路には、第２マイクロレンズアレイ１０５、ＰＳ合成素子１０６、コンデンサレンズ１０７が順に配置されている。そして、コンデンサレンズ１０７を通過した光ｈの光路には、光ｈを色毎に分離する２枚のダイクロイックミラー１０８、分光された光の光路を変更する３枚のミラー１０９、さらにはリレーレンズ１１０が配置され、光ｈが３色にそれぞれ分離される構成となっている。
【００６５】
そして、分離された各色の光の光路には、それぞれフィールドレンズ１１１と、２枚の偏光板１１２間に狭持された液晶パネル２１が配置され、これを通過した各光の光路が交わる位置には、これら３つの色光を合成する機能を有したクロスプリズム１１３が設置されている。このクロスプリズム１１３では入射した３色の光を合成して出射し、この射出側にはクロスプリズム１１３での合成光を、スクリーンに向けて投射するための投射レンズ１１４が配置されている。
【００６６】
以上のような液晶プロジェクタ（表示装置）１００においては、各液晶パネル２１に対して光源１０１からの強力な光ｈが入射される。つまり、図４を用いて説明した液晶パネル２１に対して、第２基板２３側から強力な光ｈが入射し、液晶層２５を透過した光が第１基板３側から表示光Ｈとして射出されることになる。この際、本実施形態のように構成された液晶パネル２１においては、図６，７を用いて説明したように、画素電極に接続されたＴＦＴ１５の光リーク電流の発生を抑えて画素電極のスイッチングを安定化させることができる。
【００６７】
そして、上述したように許容入射光量を増大させることが可能な液晶パネル２１をライトバルブとして用いることにより、液晶プロジェクタ（表示装置）１００における、より明るい表示の実現と表示品質の向上、および装置の小型化を図るが可能である。
【図面の簡単な説明】
【００６８】
【図１】実施形態の薄膜半導体装置の構成を示す平面図およびＡ−Ａ’、Ｂ−Ｂ’部断面図である。
【図２】実施形態の薄膜半導体装置におけるゲート電極の膜厚を説明する拡大断面図である。
【図３】実施形態の薄膜半導体装置におけるゲート電極の膜構成を説明する拡大断面図である。
【図４】実施形態の液晶表示装置における液晶パネルの断面図である。
【図５】実施形態の液晶パネルにおける第１基板側の回路構成図である。
【図６】実施形態の液晶パネルにおける第１基板側の平面図である。
【図７】図６におけるＢ−Ｂ’断面図およびＣ−Ｃ’断面図である。
【図８】実施形態の液晶パネルにおける第１基板側の他の例を示す平面図である。
【図９】実施形態の液晶パネルを用いて構成される表示装置の全体構成を示す図である。
【符号の説明】
【００６９】
１…薄膜半導体装置、３…基板（第１基板）、５…配線パターン、７…層間絶縁膜、７ａ…接続孔、９…半導体層、９ａ…チャネル領域、９ｂ…ＬＤＤ領域（低濃度ソース／ドレイン領域）、１１…ゲート絶縁膜、１３…ゲート電極、１３ａ…ポリシリコン膜、１３ｂ…金属含有膜、１５…ＴＦＴ（薄膜トランジスタ）、２１…液晶パネル、２３…第２基板、２５…液晶層、３１（５）…走査線、３２…信号線、３２ａ…ＴＦＴ中継配線（遮光パターン）、４５…コモン配線（第２の遮光膜）、４５ａ…中継パターン（第２の遮光膜）、４９…画素電極、ｈ…光、Ｈ…表示光
【図１】
2006171136.tif 000003
【図２】
2006171136.tif 000004
【図３】
2006171136.tif 000005
【図４】
2006171136.tif 000006
【図５】
2006171136.tif 000007
【図６】
2006171136.tif 000008
【図７】
2006171136.tif 000009
【図８】
2006171136.tif 000010
【図９】
2006171136.tif 000011