(57)【要約】【課題】ホストＣＰＵと接続され相互の割込み機能を用いて制御されるコンパニオンチップ上で動作するデバッグ対象ソフトウェアをコンパニオンチップ単体でデバッグ可能にする。【解決手段】コンパニオンチップの外部にホストＣＰＵへの通信要求割込みを折り返す割込み折り返し処理手段１０４を装備し、コンパニオンチップ上に実装される擬似ホストソフトウェア１０１は、あらかじめ用意されたシナリオに基づきデバッグ対象ソフトウェア１００に対してホストＣＰＵからの擬似通信要求を伝え、デバッグ対象ソフトウェアがホストＣＰＵに対して発する通信情報を受け取りホストＣＰＵへの通信要求割込みを発生させ、割込み折り返し処理手段により折り返されたＣＰＵからの通信要求割込みを受け取ると、デバッグ対象ソフトウェアがホストＣＰＵに対して発した通信情報をシナリオと照合して検証する。【選択図】  図１
2006330931.tif 000002
【特許請求の範囲】
【請求項１】
ホストＣＰＵと接続され相互の割込み機能を用いて制御されるコンパニオンチップ上で動作するデバッグ対象ソフトウェアのデバッグ支援装置であって、
デバッグ完了後に前記コンパニオンチップに実装されるホストＣＰＵとの通信ソフトウェアと同一ユーザインターフェースを有する擬似ホストソフトウェアと、
前記コンパニオンチップの外部にホストＣＰＵへの通信要求割込みをホストＣＰＵからの通信要求割込みとして折り返すことが可能な割込み折り返し処理手段とを備え、
前記擬似ホストソフトウェアは、あらかじめ用意されたシナリオに基づき前記デバッグ対象ソフトウェアに対してホストＣＰＵからの擬似通信要求を伝える機能と、前記デバッグ対象ソフトウェアがホストＣＰＵに対して発する通信情報を受け取りホストＣＰＵへの通信要求割込みを発生させ、前記割込み折り返し処理手段により折り返されたＣＰＵからの通信要求割込みを受け取った後に、前記デバッグ対象ソフトウェアがホストＣＰＵに対して発した通信情報を前記シナリオと照合して検証する機能を有するデバッグ支援装置。
【請求項２】
ホストＣＰＵと接続され相互の割込み機能を用いて制御されるコンパニオンチップ上で動作するデバッグ対象ソフトウェアのデバッグ支援装置であって、
デバッグ完了後に前記コンパニオンチップに実装されるホストＣＰＵとの通信ソフトウェアと同一ユーザインターフェースを有する擬似ホストソフトウェアと、
前記コンパニオンチップの外部にホストＣＰＵからの通信要求割込みを擬似的に発生させるタイマ手段とを備え、
前記擬似ホストソフトウェアは、あらかじめ用意されたシナリオに基づき前記デバッグ対象ソフトウェアに対してホストＣＰＵからの擬似通信要求を伝える機能と、前記デバッグ対象ソフトウェアがホストＣＰＵに対して発する通信情報を受け取りホストＣＰＵへの通信要求割込みを発生させ、前記タイマ手段により発生させたホストＣＰＵからの通信要求割込みを受け取った後に、前記デバッグ対象ソフトウェアがホストＣＰＵに対して発した通信情報を前記シナリオと照合して検証する機能を有するデバッグ支援装置。
【請求項３】
ＩＣＥと接続され相互の割込み機能を用いて制御されるコンパニオンチップ上で動作するデバッグ対象ソフトウェアのデバッグ支援装置であって、
前記ＩＣＥを制御するコンピュータに実装される擬似ホストソフトウェアと、
デバッグ完了後に前記コンパニオンチップに実装されるホストＣＰＵとの通信ソフトウェアと同一ユーザインターフェースを有する対擬似ホストソフトウェア通信ソフトウェアとを備え、
前記擬似ホストソフトウェアは、前記対擬似ホストソフトウェア通信ソフトウェアと連携して相互の割込みを処理し、あらかじめ用意されたシナリオに基づき前記デバッグ対象ソフトウェアを動作させてデバッグを行うデバッグ支援装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はソフトウェア開発におけるデバッグ支援装置に関するものである。
【背景技術】
【０００２】
ホストＣＰＵと接続し、ホストＣＰＵから制御されることを前提としているコンパニオンチップ上で動作するソフトウェアは、コンパニオンチップ単体での動作は想定されておらず、このソフトウェアをコンパニオンチップのみを用いてデバッグすることは困難である。
【０００３】
コンパニオンチップ上のソフトウェアは通常ホストＣＰＵからコンパニオンチップ上のメモリに展開され、その後はホストＣＰＵと通信を行いながら動作する。また、コンパニオンチップ上のソフトウェアの中には、ホストＣＰＵとの通信を必要とせず単独で動作するソフトウェアも存在する。
【０００４】
そのようなソフトウェアはホストＣＰＵとの接続が確立される前から開発が開始される場合が多く、また様々なホストＣＰＵとの接続を考慮する必要があることから、特にホストＣＰＵを規定せずに開発されることがほとんどである。
【０００５】
しかし、このようなソフトウェアにおいてもデバッグ時はホストＣＰＵとの通信部分を含めてデバッグする必要がある。そのため、コンパニオンチップ単体で動作可能なソフトウェアにおいても、そのデバッグを行うためにホストＣＰＵおよびホストＣＰＵ上で動作するソフトウェアおよびコンパニオンチップ上におけるホストＣＰＵとの通信処理を行うソフトウェアが必要となり、デバッグ作業を困難なものとしていた。
【０００６】
このような問題に対処する従来技術として、コンパニオンチップ内部に擬似割込み発生回路を実装し、デバッグ対象ソフトウェアからホストＣＰＵに対する通信要求を擬似的にコンパニオンチップ内部で折り返す方法が知られている（例えば、特許文献１参照）。
【０００７】
図７は上記従来技術による擬似割込み発生回路を用いたデバッグ支援装置を説明する図である。図７において、１００はデバッグ対象ソフトウェア、１０２は割込み制御回路、１０３は外部割込み入出力回路、１２０は擬似割込み発生回路である。
【０００８】
擬似割込み発生回路１２０はデバッグ対象ソフトウェア１００により制御され、擬似割込み発生タイミング設定に従い、割込み制御回路１０２に対して擬似割込みを発生させる。割込み制御回路１０２は、外部割込み入出力回路１０３および擬似割込み発生回路１２０からの割込み信号に従い、その割込み信号に対応した割込み処理プログラムを起動する。
【０００９】
ホストＣＰＵに対する通信要求割込みを受けるとホストＣＰＵは通信割り込み要求を発生させるが、擬似割込み発生回路１２０を用いて通信割り込み要求を発生させることにより、コンパニオンチップ単体であっても、あたかもホストＣＰＵから通信要求割込みが発生したかのように振舞うことが可能であり、ホストＣＰＵとの通信を必要とするデバッグ対象ソフトウェアのデバッグがホストＣＰＵを用いずに可能となる。
【特許文献１】特開２０００−９９３６５号公報（第一図）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記従来の方法ではデバッグ完了後にもコンパニオンチップに擬似割込み発生回路が残り、不要な回路が存在することになる。これはチップ面積拡大の要因となる。また、この擬似割込み発生回路を実装するためのレイアウト作業や検証作業が発生することになる。これらはいずれもコンパニオンチップのコスト増の要因となる。
【００１１】
本発明は、擬似割込み発生回路のようなデバッグ後には不要となる回路を追加することなく、ソフトウェアおよびコンパニオンチップ外部に装着する装置のみを用いて、ホストＣＰＵとの通信を含むデバッグ対象ソフトウェアをコンパニオンチップ単体でデバッグすることを可能にするデバッグ支援装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
第1の発明のデバッグ支援装置は、ホストＣＰＵと接続され相互の割込み機能を用いて制御されるコンパニオンチップ上で動作するデバッグ対象ソフトウェアのデバッグ支援装置であって、デバッグ完了後に前記コンパニオンチップに実装されるホストＣＰＵとの通信ソフトウェアと同一ユーザインターフェースを有する擬似ホストソフトウェアと、前記コンパニオンチップの外部にホストＣＰＵへの通信要求割込みをホストＣＰＵからの通信要求割込みとして折り返すことが可能な割込み折り返し処理手段とを備え、前記擬似ホストソフトウェアは、あらかじめ用意されたシナリオに基づき前記デバッグ対象ソフトウェアに対してホストＣＰＵからの擬似通信要求を伝える機能と、前記デバッグ対象ソフトウェアがホストＣＰＵに対して発する通信情報を受け取りホストＣＰＵへの通信要求割込みを発生させ、前記割込み折り返し処理手段により折り返されたＣＰＵからの通信要求割込みを受け取った後に、前記デバッグ対象ソフトウェアがホストＣＰＵに対して発した通信情報を前記シナリオと照合して検証する機能を有する。
【００１３】
上記構成によれば、擬似ホストソフトウェアがホストＣＰＵに代わってデバッグ対象ソフトウェアとの通信内容をシナリオに基づいて処理し、割込み折り返し処理装置でホストＣＰＵに対する通信要求割込みを折り返すことにで、コンパニオンチップ単体でデバッグ対象ソフトウェアのデバッグを行うことが可能となる。
【００１４】
また、擬似ホストソフトウェアのユーザインタフェースをデバッグ完了後に実装されるホストＣＰＵとの通信ソフトウェアと同一にすることにで、両者の違いを意識することなくデバッグ対象ソフトウェアを開発することが可能となり、デバッグ完了後に擬似ホストソフトウェアをコンパニオンチップ内部から完全に取り去ることが可能となる。
【００１５】
第２の発明のデバッグ支援装置は、ホストＣＰＵと接続され相互の割込み機能を用いて制御されるコンパニオンチップ上で動作するデバッグ対象ソフトウェアのデバッグ支援装置であって、デバッグ完了後に前記コンパニオンチップに実装されるホストＣＰＵとの通信ソフトウェアと同一ユーザインターフェースを有する擬似ホストソフトウェアと、前記コンパニオンチップの外部にホストＣＰＵからの通信要求割込みを擬似的に発生させるタイマ手段とを備え、前記擬似ホストソフトウェアは、あらかじめ用意されたシナリオに基づき前記デバッグ対象ソフトウェアに対してホストＣＰＵからの擬似通信要求を伝える機能と、前記デバッグ対象ソフトウェアがホストＣＰＵに対して発する通信情報を受け取りホストＣＰＵへの通信要求割込みを発生させ、前記タイマ手段により発生させたホストＣＰＵからの通信要求割込みを受け取った後に、前記デバッグ対象ソフトウェアがホストＣＰＵに対して発した通信情報を前記シナリオと照合して検証する機能を有する。
【００１６】
上記構成によれば、タイマ手段を用いてＣＰＵからの通信要求割込みを擬似的に発生させるため、コンパニオンチップ外部に割込み折返し処理手段を装備することが不要になり、より容易にコンパニオンチップ単体でデバッグ対象ソフトウェアのデバッグを行うことが可能となる。
【００１７】
第3の発明のデバッグ支援装置は、ＩＣＥと接続され相互の割込み機能を用いて制御されるコンパニオンチップ上で動作するデバッグ対象ソフトウェアのデバッグ支援装置であって、前記ＩＣＥを制御するコンピュータに実装される擬似ホストソフトウェアと、デバッグ完了後に前記コンパニオンチップに実装されるホストＣＰＵとの通信ソフトウェアと同一ユーザインターフェースを有する対擬似ホストソフトウェア通信ソフトウェアとを備え、前記擬似ホストソフトウェアは、前記対擬似ホストソフトウェア通信ソフトウェアと連携して相互の割込みを処理し、あらかじめ用意されたシナリオに基づき前記デバッグ対象ソフトウェアを動作させてデバッグを行う。
【００１８】
上記構成によれば、コンパニオンチップ上には本来実装されるべきホストＣＰＵとの通信ソフトウェアとほぼ同等な対擬似ホストソフトウェア通信ソフトウェアを実装し、ＩＣＥを制御するコンピュータ上の擬似ホストソフトウェアがホストＣＰＵに代わってデバッグ対象ソフトウェアとの通信内容をシナリオに基づいて処理するため、コンパニオンチップ上に擬似ホストソフトウェア用のメモリ領域を必要とせず、コンパニオンチップ単体でデバッグ対象ソフトウェアのデバッグを行うことが可能となる。
【発明の効果】
【００１９】
本発明によれば、擬似ホストソフトウェアがホストＣＰＵに代わってデバッグ対象ソフトウェアとの通信内容をシナリオに基づいて処理し、コンパニオンチップ単体でデバッグ対象ソフトウェアのデバッグを行うことが可能となり、ソフトウェア開発における開発期間の短縮およびコスト削減を図ることができるという効果を有する。
【００２０】
また、擬似ホストソフトウェアのユーザインタフェースをデバッグ完了後に実装されるホストＣＰＵとの通信ソフトウェアと同一にすることにで、両者の違いを意識することなくデバッグ対象ソフトウェアを開発することが可能となり、デバッグ完了後に擬似ホストソフトウェアをコンパニオンチップ内部から完全に取り去ることができるという効果を有する。
【発明を実施するための最良の形態】
【００２１】
（実施の形態１）
図１は本発明の実施の形態１に係るデバッグ支援装置を示すブロック図である。図１において、１００はデバッグ対象ソフトウェア、１０１は擬似ホストソフトウェア、１０２は割込み制御回路、１０３は外部割込み入出力回路、１０４は割込み折返し処理装置である。また、図２は本実施の形態における擬似ホストソフトウェア１０１の動作を記述したフローチャートである。
【００２２】
擬似ホストソフトウェア１０１は、まずシナリオ解析処理２００においてあらかじめ用意されているシナリオを解析する。シナリオにはホストＣＰＵからの通信要求処理指示もしくはホストＣＰＵへの通信内容もしくはそれ以外の処理（画面表示処理指示など）が記載されている。
【００２３】
次に分岐処理２０１において、シナリオ解析処理２００の結果がホストＣＰＵからの通信要求処理か否かを判別する。解析結果がホストＣＰＵからの通信要求処理以外であった場合は、その内容に基づき画面表示などを行うデバッグ処理２０３を実行する。
【００２４】
解析結果がホストＣＰＵからの通信要求処理であった場合は、処理２０２においてデバッグ対象ソフトウェア１００に対してシナリオに基づきホストＣＰＵからの通信内容を通知する。その後、擬似ホストソフトウェア１０１はホストＣＰＵからの通信要求割込み待ち処理２０４にて割込み制御回路１０２から伝達されるホストＣＰＵからの通信要求割込みを待つ。
【００２５】
処理２０２によりホストＣＰＵからの通信内容を通知されたデバッグ対象ソフトウェア１００は、その通信内容に基づく処理を行う。その処理が完了すると、デバッグ対象ソフトウェア１００は擬似ホストソフトウェア１０１に対して処理結果をホストＣＰＵへの通信内容として通知する。
【００２６】
デバッグ対象ソフトウェア１００からホストＣＰＵへの通信内容が通知されると、擬似ホストソフトウェア１０１は直ちに割込み制御回路１０２に対して、ホストＣＰＵへの通信要求割込みを発生させる。（この部分は図２のフローに表現されていない。）
【００２７】
ホストＣＰＵへの通信要求割り込みは外部割込み入出力回路１０３を介して出力されるが、その出力は割込み折返し処理装置１０４内部で折り返され、直ちに外部割込み入出力回路１０３に対してホストＣＰＵからの通信要求割込みとして入力される。ホストＣＰＵからの通信要求割込みを受けると、割込み制御回路１０２は擬似ホストソフトウェア１０１におけるホストＣＰＵからの通信要求割込み待ち処理２０４を解除する。
【００２８】
ホストＣＰＵからの通信要求割込み待ち処理２０４が解除された擬似ホストソフトウェア１０１は、デバッグ対象ソフトウェア１００が擬似ホストソフトウェア１０１に対して通知したホストＣＰＵへの通信内容を解析する処理２０５を実行する。その通信内容がシナリオ通りであるならば分岐処理２０６により擬似ソフトウェア１０１は再びシナリオ解析処理２００を実行する。シナリオ通りで無い場合はエラー処理２０７を実行する。
【００２９】
以上のように本実施の形態によれば、擬似ホストソフトウェア１０１においてデバッグ対象ソフトウェア１００のホストＣＰＵへの通信内容およびデバッグ対象ソフトウェア１００に対するホストＣＰＵからの通信内容をシナリオに基づいて処理し、またホストＣＰＵに対する通信要求割込みを割込み折り返し処理装置１０４で折り返すことにより、コンパニオンチップ単体でデバッグ対象ソフトウェア１００のデバッグを行うことが可能となる。
【００３０】
また、デバッグ対象ソフトウェア１００におけるホストＣＰＵへの通信内容通知およびホストＣＰＵからの通信内容通知のインタフェースに関しては、擬似ホストソフトウェア１０１のユーザインタフェースをデバッグ完了後に実装されるホストＣＰＵとの通信ソフトウェアと同一にすることにより、両者の違いを意識することなくデバッグ対象ソフトウェア１００を開発することが可能となり、デバッグ完了後に擬似ホストソフトウェア１０１をコンパニオンチップ内部から完全に取り去ることが可能となる。
【００３１】
（実施の形態２）
図３は本発明の実施の形態２に係るデバッグ支援装置を示すブロック図である。図３においては、図１に示した実施の形態１の構成に対して、割込み折返し処理装置１０４が除去され、タイマ１０５が追加されている。
【００３２】
また、図４は本実施の形態における擬似ホストソフトウェア１０１の動作を記述したフローチャートである。図４においては、図２に示した実施の形態１のフローチャートに対して、ホストＣＰＵからの通信要求割込み待ち処理２０４が除去され、タイマ設定処理２１０、タイマからの割込み待ち処理２１１、分岐処理２１２が追加されている。
【００３３】
擬似ホストソフトウェア１０１は、まずタイマ設定処理２１０において周期的な満了割込みを発生させるようにタイマ１０５を設定する。次のシナリオ解析処理２００から処理２０２およびデバッグ処理２０３までは実施の形態１と同じである。処理２０２の後、擬似ホストソフトウェア１０１はタイマからの割込み待ち処理２１１にて割込み制御回路１０２から伝達されるタイマからの割込みを待つ。
【００３４】
処理２０２によりホストＣＰＵからの通信内容を通知されたデバッグ対象ソフトウェア１００は、その通信内容に基づく処理を行う。その処理が完了すると、デバッグ対象ソフトウェア１００は擬似ホストソフトウェア１０１に対して処理結果をホストＣＰＵへの通信内容として通知する。
【００３５】
タイマ１０５は周期的に満了割込みを発生させ、割込み制御回路１０２は周期的にタイマからの割込み待ち処理２１１を解除する。割込み待ちを解除された擬似ホストソフトウェア１０１は、デバッグ対象ソフトウェア１００からホストＣＰＵへの通信内容が存在するかを判別する処理２１２を実行する。
【００３６】
デバッグ対象ソフトウェア１００からホストＣＰＵへの通信内容が存在する場合は、その通信内容を解析する処理２０５を実行する。その通信内容がシナリオ通りであるならば分岐処理２０６により擬似ソフトウェア１０１は再びシナリオ解析処理２００を実行する。シナリオ通りで無い場合はエラー処理２０７を実行する
【００３７】
以上のように本実施の形態によれば、擬似ホストソフトウェア１０１においてデバッグ対象ソフトウェア１００のホストＣＰＵへの通信内容およびデバッグ対象ソフトウェア１００に対するホストＣＰＵからの通信内容をシナリオに基づいて処理し、ホストＣＰＵからのデバッグ対象ソフトウェアに対する通信要求のきっかけにタイマを用いることで、外部に付属装置を用いることなくホストＣＰＵとの通信を擬似的に行ってホストＣＰＵに対する通信要求を擬似ホストソフトウェア内でとどめ、ホストＣＰＵに対して通信要求を出さずに処理を完結することでコンパニオンチップ単体でのデバッグを可能にしている。
【００３８】
また実施の形態１と同様に、デバッグ対象ソフトウェア１００におけるホストＣＰＵへの通信内容通知およびホストＣＰＵからの通信内容通知のインタフェースに関しては、擬似ホストソフトウェア１０１のユーザインタフェースをデバッグ完了後に実装されるホストＣＰＵとの通信ソフトウェアと同一にすることにより、両者の違いを意識することなくデバッグ対象ソフトウェア１００を開発することが可能となり、デバッグ完了後に擬似ホストソフトウェア１０１をコンパニオンチップ内部から完全に取り去ることが可能となる。
【００３９】
なお、ホストＣＰＵからの通信要求のきっかけとしてタイマ割込みを使用しているが、擬似ホストソフトウェア１０１内でループ処理によるポーリングを行うことによりホストＣＰＵからの通信要求のきっかけを実現してもよい。
【００４０】
（実施の形態３）
図５は本発明の実施の形態３に係るデバッグ支援装置を示すブロック図である。図５において、１００はデバッグ対象ソフトウェア、１０６は対擬似ホストソフトウェア通信ソフトウェア、１０７はＩＣＥ接続用回路、１０８はＩＣＥ（デバッガ）、１０９はデバッグ用コンピュータ、１１０はデバッグ用コンピュータ上で動作する擬似ホストソフトウェアである。
【００４１】
また、図６は本実施の形態における擬似ホストソフトウェア１１０の動作を記述したフローチャートである。
【００４２】
擬似ホストソフトウェア１１０は、まずシナリオ解析処理２００においてあらかじめ用意されているシナリオを解析する。シナリオにはホストＣＰＵからの通信要求処理指示もしくはホストＣＰＵへの通信内容もしくはそれ以外の処理（画面表示処理指示など）が記載されている。
【００４３】
次に分岐処理２０１において、シナリオ解析処理２００の結果がホストＣＰＵからの通信要求処理か否かを判別する。解析結果がホストＣＰＵからの通信要求処理以外であった場合は、その内容に基づき画面表示などを行うデバッグ処理２０３を実行する。
【００４４】
解析結果がホストＣＰＵからの通信要求処理であった場合は、処理２１３において、ＩＣＥ１０８およびＩＣＥ接続回路１０７および対擬似ホストソフトウェア通信ソフトウェア１０６を介して、デバッグ対象ソフトウェア１００に対してシナリオに基づきホストＣＰＵからの通信内容を通知する。その後、擬似ホストソフトウェア１１０は対擬似ホストソフトウェア通信ソフトウェア１０６からの通信内容通知待ち処理２１４にてホストＣＰＵへの通信内容通知を待つ。
【００４５】
処理２１３によりホストＣＰＵからの通信内容を通知されたデバッグ対象ソフトウェア１００は、その通信内容に基づく処理を行う。その処理が完了すると、デバッグ対象ソフトウェア１００は対擬似ホストソフトウェア通信ソフトウェア１０６に対して処理結果をホストＣＰＵへの通信内容として通知する。
【００４６】
これにより擬似ホストソフトウェア１１０は対擬似ホストソフトウェア通信ソフトウェア１０６からホストＣＰＵへの通信内容通知待ち２１４を解除され、デバッグ対象ソフトウェア１００からの通信内容を解析する処理２０５を実行する。通信内容がシナリオ通りであるならば分岐処理２０６により擬似ソフトウェア１１０は再びシナリオ解析処理１００を実行する。シナリオ通りで無い場合はエラー処理２０７を実行する。
【００４７】
以上のように本実施の形態によれば、擬似ホストソフトウェア１１０においてデバッグ対象ソフトウェア１００のホストＣＰＵへの通信内容およびデバッグ対象ソフトウェア１００に対するホストＣＰＵからの通信内容をシナリオに基づいて処理し、またホストＣＰＵに対する通信要求を対擬似ホストソフトウェア通信ソフトウェア１０６およびＩＣＥ接続用回路１０７およびＩＣＥ１０８を介して接続されたデバッグ用コンピュータ１０９に対して通知することで、コンパニオンチップ単体でのデバッグを可能としている。
【００４８】
また実施の形態１と同様に、デバッグ対象ソフトウェア１００におけるホストＣＰＵへの通信内容通知およびホストＣＰＵからの通信内容通知のインタフェースに関しては、対擬似ホストソフトウェア通信ソフトウェア１０６のユーザインタフェースをデバッグ完了後に実装されるホストＣＰＵとの通信ソフトウェアと同一にすることにより、両者の違いを意識することなくデバッグ対象ソフトウェア１００を開発することが可能となり、デバッグ完了後に対擬似ホストソフトウェア１０６をコンパニオンチップ内部から完全に取り去ることが可能となる。
【００４９】
さらに、擬似ホストソフトウェア１１０はコンパニオンチップに接続されるデバッグ用コンピュータ上に実装されるため、コンパニオンチップ上のメモリを使用することなくデバッグを行うことが可能である。
【産業上の利用可能性】
【００５０】
本発明のデバッグ支援装置は、擬似ホストソフトウェアがホストＣＰＵに代わってデバッグ対象ソフトウェアとの通信内容をシナリオに基づいて処理し、コンパニオンチップ単体でデバッグ対象ソフトウェアのデバッグを行うことが可能となり、ソフトウェア開発における開発期間の短縮およびコスト削減を図ることができるという効果を有し、ソフトウェア開発におけるデバッグ支援装置等として有用である。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施の形態１に係るデバッグ支援装置を示すブロック図。
【図２】本発明の実施の形態１に係るデバッグ支援装置における擬似ホストソフトウェアの動作を記述したフローチャート。
【図３】本発明の実施の形態２に係るデバッグ支援装置を示すブロック図。
【図４】本発明の実施の形態２に係るデバッグ支援装置における擬似ホストソフトウェアの動作を記述したフローチャート。
【図５】本発明の実施の形態３に係るデバッグ支援装置を示すブロック図。
【図６】本発明の実施の形態３に係るデバッグ支援装置における擬似ホストソフトウェアの動作を記述したフローチャート。
【図７】従来技術による擬似割込み発生回路を用いたデバッグ支援装置を説明する図。
【符号の説明】
【００５２】
１００  デバッグ対象ソフトウェア
１０１  擬似ホストソフトウェア
１０２  割込み制御回路
１０３  外部割込み入出力回路
１０４  割込み折返し処理装置
１０５  タイマ
１０６  対擬似ホストソフトウェア通信ソフトウェア
１０７  ＩＣＥ接続用回路
１０８  ＩＣＥ（デバッガ）
１０９  デバッグ用コンピュータ
１１０  デバッグ用コンピュータ上で動作する擬似ホストソフトウェア
１２０  擬似割込み発生回路
２００〜２１４  デバッグ支援方法の処理ステップ
【図１】
2006330931.tif 000003
【図２】
2006330931.tif 000004
【図３】
2006330931.tif 000005
【図４】
2006330931.tif 000006
【図５】
2006330931.tif 000007
【図６】
2006330931.tif 000008
【図７】
2006330931.tif 000009