(57)【要約】【課題】有機発光ディスプレイ及びその製造方法を提供する。【解決手段】  基板１１と、基板１１にマトリックス状に配置されるものであって、スイッチングトランジスタＱ１、ドライビングトランジスタＱ２、及びＯＬＥＤを有する複数の画素と、を備える有機発光ディスプレイである。スイッチングトランジスタＱ１は、ドライビングトランジスタＱ２に比べてキャリア移動度の低いシリコンチャンネルを有する。キャリア移動度の低いスイッチングトランジスタＱ１に漏れ電流が抑制され、キャリア移動度の高い多結晶シリコンにより長寿命、高速駆動が可能となる。【選択図】図１
2006330719.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
基板にマトリックス状に配置されるものであって、スイッチングトランジスタ、ドライビングトランジスタ、及びＯＬＥＤを有する複数の画素と、を備え、
前記スイッチングトランジスタは、ドライビングトランジスタに比べてキャリア移動度の低いチャンネルを有することを特徴とする有機発光ディスプレイ。
【請求項２】
前記スイッチングトランジスタのチャンネルは、非晶質シリコンで形成され、
前記ドライビングトランジスタのチャンネルは、多結晶シリコンで形成されることを特徴とする請求項１に記載の有機発光ディスプレイ。
【請求項３】
前記基板は、ガラスまたはプラスチック基板であることを特徴とする請求項１に記載の有機発光ディスプレイ。
【請求項４】
基板上に平行に配置される複数の垂直走査信号ラインと、
前記垂直走査信号ラインに直交するように配置される水平駆動信号ラインと、
前記垂直走査信号ラインと水平走査信号ラインとによって定義される各画素領域に設けられるＯＬＥＤと、
前記垂直走査信号ライン及び前記水平駆動信号ラインに連結されてＯＬＥＤを駆動する半導体回路部と、
前記半導体回路部にＯＬＥＤ駆動用の電源を供給する電源供給ラインと、を備え、
前記半導体回路部は、キャリア移動度の低い第１シリコンチャンネルを有するスイッチングトランジスタと、相対的にキャリア移動度の高い第２シリコンチャンネルを有するドライビングトランジスタと、を備えることを特徴とする有機発光ディスプレイ。
【請求項５】
前記スイッチングトランジスタは、非晶質シリコンチャンネルを備え、
前記ドライビングトランジスタは、多結晶シリコンチャンネルを備えることを特徴とする請求項４に記載の有機発光ディスプレイ。
【請求項６】
前記基板は、ガラスまたはプラスチック基板であることを特徴とする請求項４または請求項５に記載の有機発光ディスプレイ。
【請求項７】
基板上にマトリックス状に配列されるものであって、スイッチングトランジスタ、ドライビングトランジスタ、及びＯＬＥＤをそれぞれ備える複数の画素が形成されている有機発光ディスプレイの製造方法において、
前記基板上に非晶質シリコンを形成する段階と、
前記非晶質シリコンを局部的に多結晶化して、前記各画素のスイッチングトランジスタ及びドライビングトランジスタを形成するための非晶質シリコン領域及び多結晶シリコン領域を形成する段階と、
前記非晶質シリコン及び多結晶シリコンを利用して、各画素のスイッチングトランジスタ及びドライビングトランジスタを備える半導体回路部を製造する段階と、
前記半導体回路部上に有機発光層を備えるＯＬＥＤを製造する段階と、を含むことを特徴とする有機発光ディスプレイの製造方法。
【請求項８】
前記基板は、プラスチックまたはガラスであることを特徴とする請求項７に記載の有機発光ディスプレイの製造方法。
【請求項９】
前記非晶質シリコンの局部多結晶化は、ＥＬＡによって行われることを特徴とする請求項７または請求項８に記載の有機発光ディスプレイの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリックスＴＦＴ有機発光ディスプレイ及びその製造方法に関する。
【背景技術】
【０００２】
有機発光ダイオード（ＯＬＥＤ：ｏｒｇａｎｉｃ  ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅｓ）を利用する能動型カラー表示装置は、各画素がアナログ画像信号をサンプリングするスイッチング（サンプリング）トランジスタ、画像信号を維持するメモリキャパシタ、及びメモリキャパシタに蓄積された画像信号電圧によってＯＬＥＤに供給される電流を制御する駆動（ドライビング：ｄｒｉｖｉｎｇ）トランジスタを構成する２個のトランジスタ及び１個のキャパシタからなる回路が最も一般的に用いられている。
【０００３】
一般的に、スイッチングトランジスタ及びドライビングトランジスタのチャンネルは、非晶質シリコンまたは多結晶シリコンで形成される。非晶質シリコンは、キャリア移動度（ｃａｒｒｉｅｒ  ｍｏｂｉｌｉｔｙ）が低くて高速駆動するのが難しいという欠点があり、特に、駆動トランジスタの大電流によって急激な品質低下が生じるために寿命が短いという短所がある。
【０００４】
多結晶シリコンは、キャリア移動度が高く、大電流による品質低下は非晶質シリコンに比べて顕著に低いために選好されている。しかし、多結晶シリコンの短所は、粒界を通じた電流漏れにより大きいオフ電流（ｏｆｆ−ｃｕｒｒｅｎｔ）が発生するという点である。
【０００５】
また、多結晶シリコンの他の欠点は、均質性（ｕｎｉｆｏｒｍｉｔｙ）が低いために画素別に均一な動作特性を得ることが困難である。このような均質性の弱点を補償するために電圧プログラム方式（Ｓａｒｎｏｆｆ、ＳＩＤ９８参照）、電流プログラム方式（Ｓｏｎｙ、ＳＩＤ０１参照）などがある。その他に多様な形態の補償手段が提案されているが、かかる補償素子により回路が複雑になって製作設計が難しくなるだけでなく、かかる補償素子による新たな問題が発生する。
【０００６】
現在、ＯＬＥＤの研究課題は、低い漏れ電流、速い応答性、及び単純な構造のＯＬＥＤの駆動回路を開発することである。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の技術的課題は、省エネ性及び長寿命の有機発光ディスプレイ、及びその製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明による有機発光ディスプレイは、キャリア移動度の低い第１シリコンチャンネルを有するスイッチングトランジスタと、相対的にキャリア移動度の高い第２シリコンチャンネルを有するドライビングトランジスタと、を備える。
【０００９】
本発明による有機発光ディスプレイの具体的な類型は、基板上に平行に配置される複数の垂直走査信号ラインと、垂直走査信号ラインに直交するように配置される水平駆動信号ラインと、前記垂直走査信号ライン及び水平駆動信号ラインによって定義される各画素領域に設けられるＯＬＥＤと、前記垂直走査信号ライン及び水平駆動信号ラインに連結されてＯＬＥＤを駆動する半導体回路部と、前記半導体回路部にＯＬＥＤ駆動用のパワーを供給するパワー供給ラインと、を備え、前記半導体回路部は、移動度の低い第１シリコンチャンネルを有するスイッチングトランジスタと、相対的に移動度の高い第２シリコンチャンネルを有するドライビングトランジスタと、を備える。
【００１０】
前記本発明において、前記基板はプラスチック基板であり、前記半導体回路部は、前記垂直走査信号ライン及び水平走査信号ラインに連結される非晶質シリコンスイッチングトランジスタと、前記ＯＬＥＤに連結される多結晶シリコンドライビングトランジスタと、前記一つのメモリキャパシタと、を備える。
【００１１】
本発明の望ましい実施形態によれば、前記プラスチック基板上に絶縁層が形成され、前記絶縁層上に半導体回路部が設けられる。
【００１２】
基板と、基板上にマトリックス状に配列されるものであって、スイッチングトランジスタ、ドライビングトランジスタ、及びＯＬＥＤをそれぞれ有する複数の画素とを備える本発明による有機発光ディスプレイの製造方法は、基板上に非晶質シリコン形成段階と、前記非晶質シリコンを局部的に多結晶化して、前記各画素のスイッチングトランジスタ及びドライビングトランジスタを形成するための非晶質シリコン領域及び多結晶シリコン領域を形成する段階と、前記非晶質シリコン及び多結晶シリコンを利用して各画素のスイッチングトランジスタ及びドライビングトランジスタを備える半導体回路部を製造する段階と、前記半導体回路部上に有機発光層を備えるＯＬＥＤ製造段階と、を含む。
【発明の効果】
【００１３】
本発明は、非晶質シリコン及び多結晶シリコンの利点を共に有するように低い漏れ電流が要求されるスイッチングトランジスタには、キャリア移動度の低い非晶質シリコンによりチャンネルを構成し、耐久性と速い応答性とが要求されるドライビングトランジスタには、キャリア移動度の高い非晶質シリコンで構成する。
【００１４】
このような本発明によれば、漏れ電流が減少して、省エネ性、耐久性、速い応答性によって高解像及び長寿命の有機発光ディスプレイを得ることができる。
【００１５】
このような本発明は、オフ電流の減少のためのＬＤＤ構造を採用しないので、熱に弱いプラスチックまたはガラスを基板材料として使用できる。したがって、本発明によれば、良質の高性能有機発光ディスプレイを製造することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明による有機発光ディスプレイ、及びその製造方法を添付された図面を参照して詳細に説明する。
【００１７】
図１は、本発明によるディスプレイ装置の概略的な構造を示す等価回路図であり、図２は、各画素のレイアウトを示す図面である。
【００１８】
ディスプレイ素子１は、プラスチック基板１１をベースパネルとして利用する。基板１１上には、平行な複数の垂直走査信号ライン（以下、「Ｘライン」と称する）Ｘｓと、平行な複数の水平駆動信号ライン（以下、「Ｙライン」と称する）Ｙｓとが相互に直交する方向に配置されてマトリックス構造を形成する。ＯＬＥＤ駆動用の電源（パワー）を供給する電源供給ライン（以下、「ＺラインＺｄ」と称する）は、ＹラインＹｓに所定間隔をおいて、ＹラインＹｓと平行に配置される。また、ＺラインＺｄは、ＸラインＸｓ及びＹラインＹｓに連結されてＯＬＥＤを駆動する半導体回路部に備えられる。ＸラインＸｓ、ＹラインＹｓ、及びＺラインＺｄによって取り囲まれた領域に画素が設けられる。
【００１９】
ＸラインＸｓは、垂直走査信号が印加されるラインであり、ＹラインＹｓは、映像信号である水平駆動信号が印加されるラインである。ＸラインＸｓは垂直走査回路に連結され、ＹラインＹｓは水平駆動回路に連結される。ＺラインＺｄは、ＯＬＥＤ作動のための電源回路に連結される。  各画素は、２つのトランジスタＱ１，Ｑ２及び一つのキャパシタＣｍを備える。各画素で、ＸラインＸｓ及びＹラインＹｓにスイッチングトランジスタＱ１のソース及びゲートが連結され、スイッチングトランジスタＱ１のドレインはドライビングトランジスタＱ２のゲートに接続される。スイッチングトランジスタＱ１の作動により印加される電荷を蓄積して、各画素別イメージ情報をメモリ（記憶）するメモリキャパシタＣｍは、ドライビングトランジスタＱ２のゲート及びソースに並列接続される。ドライビングトランジスタＱ２のドレインには、ＯＬＥＤのアノードが連結される。そして、ＯＬＥＤのカソードＫは、全体画素が共有する共通電極に該当する。ここで、スイッチングトランジスタＱ１は、ｎ型ＴＦＴであり、ドライビングトランジスタＱ２は、ｐ型ＴＦＴである。
【００２０】
前記のような構造の有機発光素子において、スイッチングトランジスタＱ１は、キャリア移動度の低いシリコン、例えば、非晶質シリコントランジスタであり、ドライビングトランジスタＱ２は、相対的にキャリア移動度の高い多結晶シリコントランジスタである。ここで、キャリア移動度の低いスイッチングトランジスタＱ１は、非晶質シリコンの他に局部的に多結晶が一部混在するシリコンチャンネルを有しうる。そして、ドライビングトランジスタＱ２は、スイッチングトランジスタＱ１に比べてキャリア移動度の高い、例えば、純粋な多結晶シリコン、または大部分が多結晶シリコンであるが、その一部に非晶質シリコンが混在するシリコンチャンネルを有しうる。
【００２１】
本発明において、スイッチングトランジスタＱ１のチャンネルは、画素のスイッチングに必要な最小の応答性のための低いキャリア移動度を有し、このような低いキャリア移動度は、オフ電流を抑制して漏れ電流による電力損失を減少させる。オフ電流を減らすためにＣＭＯＳにおいてチャンネルの両側にＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域を形成する方法が知られているが、これはＬＤＤマスク及びＬＤＤ領域を形成するための追加工程が必要である。そして、このようなＬＤＤは、ウェーハのように熱に強い基板を利用する半導体素子には適用できるが、プラスチックのような熱に弱い基板には適用されない。
【００２２】
本発明によれば、基板材料として熱に弱いガラスまたはプラスチックが利用され、このような基板上にＬＤＤ工程が必要ない非晶質シリコンスイッチングトランジスタ及び多結晶シリコンドライビングトランジスタが形成される。これまでの研究は、有機発光ディスプレイが非晶質シリコンまたは多結晶シリコンのうち何れか一つの材料のみを利用する一方、本発明は、低いキャリア移動度を有することによってオフ電流を減らすことができる非晶質シリコンと、高いキャリア移動度を有することによって速い応答性及び長寿命を有する多結晶シリコンとを複合的に利用するという点に特徴がある。
【００２３】
図２を参照すれば、図２の左右にＹラインＹｓ及びＺラインＺｄが平行に配置され、これに直交する方向にＸラインＸｓが配置される。ＸラインＸｓとＹラインＹｓとの交差部分に非晶質シリコンスイッチングトランジスタＱ１が位置し、ＸラインＸｓとＺラインＺｄとの交差部の近くには、多結晶シリコンドライビングトランジスタＱ２が配置される。スイッチングトランジスタＱ１とドライビングトランジスタＱ２との間には、メモリキャパシタＣｍが配置される。メモリキャパシタＣｍの一つの電極（下部電極）Ｃｍａは、ＺラインＺｄから延びる部分であり、もう一つの電極（上部電極）Ｃｍｂは、スイッチングトランジスタＱ１のドレインＱ１ｄ及びドライビングトランジスタＱ２のゲートＱ２ｇと一体に形成される。スイッチングトランジスタＱ１のゲートＱ１ｇは、ＸラインＸｓから延びる部分である。
【００２４】
図２のＡ−Ａ’線の断面を示す図３を参照すれば、プラスチックまたはガラス基板１１にＳｉＯ２などの絶縁物質からなるバッファ層１２が形成され、その上にスイッチングトランジスタＱ１が形成される。スイッチングトランジスタＱ１は、バッファ層１２上に形成されるソースＱ１ｓ、チャンネルＱ１ｃ、及びドレインＱ１ｄを有する非晶質シリコン層、その上のＳｉＯ２などによる第１絶縁層１３、及びゲートＱ１ｇを備える。スイッチングトランジスタＱ１上には、ＳｉＯ２で形成されたＩＭＤ（Ｉｎｔｅｒｍｅｔａｌ  Ｄｉｅｌｅｃｔｒｉｃ）１４、その上に金属で形成されたソース電極Ｑ１ｓｅ、ドレイン電極Ｑ１ｄｅが形成される。これらの電極Ｑ１ｓｅ，Ｑ１ｄｅの下部は、ＩＭＤ１４に形成される貫通孔を通じて下部のソースＱ１ｓ及びドレインＱ１ｄに電気的に接続される。これらの電極、メモリキャパシタの上部電極Ｃｍｂ、及びＺラインＺｄは、Ｍｏ／Ａｌ／ＭｏまたはＴｉ／Ａｌ−Ｃｕ合金／Ｔｉの積層構造を有しうる。スイッチングトランジスタＱ１のゲートＱ１ｇは、前述したＸラインＸｓから延びるものであって、タングステンなどにより形成される。
【００２５】
メモリキャパシタＣｍの誘電層は、ＩＭＤ１４の一部であり、下部電極Ｃｍａは、前述したように多結晶シリコンドライビングトランジスタＱ２のゲートと一体にタングステンにより形成される。
【００２６】
ＺラインＺｄと一体に形成される上部電極Ｃｍｂ、ソース電極Ｑ１ｓｅ、及びドレイン電極Ｑ１ｄｅの上には第２絶縁層１７第３絶縁層１８が形成され、その上には正孔輸送層（ＨＴＬ）、ＯＬＥＤのカソードとしての共通電極Ｋ、及び第４絶縁層１９が設けられる。第４絶縁層１９は、ＯＬＥＤを保護するパッシベーション層である。
【００２７】
図２のＢ−Ｂ線の断面図を示す図４は、ドライビングトランジスタＱ２及びＯＬＥＤの全体積層構造を示す。
【００２８】
基板１１上にバッファ層１２が形成され、その上にスイッチングトランジスタＱ１と同時に形成されるドライビングトランジスタＱ２が形成される。ドライビングトランジスタＱ２のシリコン層は、多結晶シリコンであって、スイッチングトランジスタＱ１の製作時に利用されたシリコン層と同時に形成された後、別途のアニーリングによって多結晶化されたものである。多結晶シリコンは、ソースＱ２ｓ、チャンネルＱ２ｃ、及びドレインＱ２ｄを備え、その上にＳｉＯ２などによる第１絶縁層１３及びゲートＱ２ｇを備える。ゲートＱ２ｇは、前述したようにメモリキャパシタＣｍの上部電極Ｃｍｂとタングステンなどにより一体に形成される。
【００２９】
多結晶ドライビングトランジスタＱ２上には、スイッチングトランジスタＱ１を覆うＳｉＯ２で形成されたＩＭＤ１４、その上に金属で形成されたソース電極Ｑ２ｓｅ、及びドレイン電極Ｑ２ｄｅが形成される。これらの電極Ｑ２ｓｅ，Ｑ２ｄｅの下部は、ＩＭＤ１４に形成される貫通孔を通じて下部のソースＱ２ｓ及びドレインＱ２ｄに電気的に接続され、その上には第２絶縁層１７、第３絶縁層１８が形成される。
【００３０】
第３絶縁層１８上にＨＴＬが形成され、ＨＴＬの上の所定領域に発光層（ＥＭ）、電子輸送層（ＥＴＬ）が形成され、その上にカソードである共通電極Ｋが形成される。共通電極Ｋの上には、前述した第４絶縁層１９が形成される。一方、第２絶縁層１７、第３絶縁層１８の間には、ドレイン電極Ｑ２ｄｅに連結され、ＯＬＥＤの下部に位置するアノードＡｎが設けられる。アノードＡｎは、第３絶縁層１８に形成されたウィンドウ１８ａによりＨＴＬに物理的に接触して電気的に連結される。
【００３１】
前述した構造の電界発光ディスプレイのレイアウトは、実現可能な本発明の具体的な一例であって、このようなレイアウト及びその修正は本発明の技術的範囲を制限しない。
【００３２】
このような本発明の電界発光ディスプレイは、プラスチックなど熱に弱い基板上に漏れ電流が少なく、長寿命のＯＬＥＤ駆動用の半導体回路部を有する点に特徴がある。
【００３３】
このような本発明による電界発光ディスプレイの製造方法は次の通りである。
【００３４】
図５Ａないし図５Ｐは、本発明による半導体回路部の製造工程を示す図面である。図５Ａに示したように、ガラスまたはプラスチック基板１１上にＳｉＯ２バッファ層１２をＣＶＤ（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法などによって形成する。図５Ａないし図５Ｐは、有機発光ディスプレイの単位画素に該当する部分の一部を示す。
【００３５】
図５Ｂに示したように、バッファ層１２上に非晶質シリコンａ−Ｓｉを形成する。
【００３６】
図５Ｃに示したように、マスク（図示せず）を利用したＥＬＡ（エキシマ・レーザーを使った熱処理：Ｅｘｃｉｍｅｒ  Ｌａｓｅｒ  Ａｎｎｅａｌｉｎｇ）によって非晶質シリコンａ−Ｓｉに対して選択的なアニーリングを行って、ドライビングトランジスタが形成された部分の非晶質シリコンａ−Ｓｉを多結晶シリコンｐ−Ｓｉに変換する。
【００３７】
図５Ｄに示したように、非晶質シリコンａ−Ｓｉ及び多結晶シリコンｐ−ＳｉをパターニングしてスイッチングトランジスタＱ１及びドライビングトランジスタＱ２に用いられるシリコン島（ｓｉｌｉｃｏｎ  ｉｓｌａｎｄ）を形成する。両シリコンのパターニングは、従来のフォトリソグラフィ法などの公知のパターニング法を利用して同時に行われる。
【００３８】
図５Ｅに示したように、ＣＶＤ法などによって前記積層上にＳｉＯ２などのゲート絶縁層１３を形成する。
【００３９】
図５Ｆに示したように、ゲート絶縁層１３上にモリブデンまたはタングステンなどの金属層を蒸着法またはスパッタリング法などで形成した後、これをフォトレジストを用いた湿式エッチング法によりパターニングして、ＸラインＸｓ、連結されるゲートＱ１ｇ，Ｑ２ｇ、及びメモリキャパシタの下部電極Ｃｍａを形成する。
【００４０】
図５Ｇに示したように、イオン注入法などによってゲートＱ１ｇ，Ｑ２ｇに覆われていない非晶質シリコンａ−Ｓｉにリン（Ｐ＋）イオンを注入してスイッチングトランジスタＱ１のソースＱ１ｓ及びドレインＱ１ｄを得る。ここで、ゲート絶縁層上にドライビングトランジスタの多結晶シリコンを保護するマスク層を追加した後にドーピングすることによって、ドライビングトランジスタの単結晶上にはドーピングされないようにすることができる。
【００４１】
図５Ｈに示したように、スイッチングトランジスタＱ１を保護するするフォトレジストマスクを形成した後、ホウ素（Ｂ＋）イオンを注入してドライビングトランジスタＱ２のｐ型ソースＱ２ｓ及びドレインＱ２ｄを得る。この時、先行工程でドライビングトランジスタがＮ型にドーピングされている場合、十分なＢ＋イオンのドーピングによってｐ型に反転される。このようなＰ＋及びＢ＋イオンのドーピングが完了した後、アニーリングによってスイッチングトランジスタＱ１及びドライビングトランジスタＱ２の多結晶シリコンを活性化する。図５Ｈの工程は、選択的な工程であって、省略可能である。省略される場合、図５Ｇの工程で非晶質シリコンａ−Ｓｉ及び多結晶シリコンｐ−Ｓｉに対するドーピングが行われねばならず、その結果物である両トランジスタは何れもＮＰＮ型となる。
【００４２】
図５Ｉに示したように、前記基板に形成される積層物の最上面にＣＶＤ法などによりＳｉＯ２を蒸着してＩＭＤ１４層を形成した後、ここにスイッチングトランジスタＱ１、ドライビングトランジスタＱ２などの接触のためのコンタクトホール１４ａを形成する。
【００４３】
図５Ｊに示したように、ＩＭＤ１４上に金属層を形成した後にこれをパターニングして、ＹラインＹｓ、ＺラインＺｄ、スイッチングトランジスタＱ１のドレイン電極Ｑ１ｄｅ及びソース電極Ｑ１ｓｅ、ドライビングトランジスタＱ２のドレイン電極Ｑ２ｄｅ及びソース電極Ｑ２ｓｅ、及びメモリキャパシタＣｍの上部電極Ｃｍｂなどを形成する。
【００４４】
図５Ｋに示したように、前記積層上にＳｉＯ２第２絶縁膜１７を形成した後、ここにドライビングトランジスタＱ２のドレイン電極Ｑ２ｄｅを露出するコンタクトホール１７ａを形成する。
【００４５】
図５Ｌに示したように、第２絶縁膜１７上にＩＴＯなどの導電性物質層を形成した後、これをパターニングしてＯＬＥＤのアノードＡｎを形成する。
【００４６】
図５Ｍに示したように、前記積層上に第３絶縁層１８を形成した後、ＯＬＥＤ領域でＩＴＯアノードＡｎが露出されるウィンドウ１８ａを形成する。
【００４７】
図５Ｎに示したように、第３絶縁層１８及びＩＴＯアノードＡｎの上面全体にＨＴＬを形成する。
【００４８】
図５Ｏに示したように、ＨＴＬ上にＥＭ、ＥＴＬを順次に形成する。
【００４９】
図５Ｐに示したように、ＥＴＬを含む積層の最上面にＯＬＥＤのカソードである共通電極Ｋと、その上の第４絶縁層１９とを形成して、所望の有機発光ディスプレイを得る。
【００５０】
以上、画素を駆動するトランジスタ及びキャパシタの製造過程について説明したが、本発明によれば、プラスチック基板に非晶質シリコン及び多結晶シリコンによるスイッチングトランジスタ及びドライビングトランジスタが形成される。
【００５１】
このような本願発明の理解を助けるためにいくつかの模範的な実施形態が説明され、添付された図面に示されたが、このような実施形態は、単に広い発明を例示し、それに制限されないという点を理解しなければならない。また、本発明は、図示及び説明された構造及び配列に限定されないという点も理解しなければならない。これは多様な他の修正が当業者により行われうるためである。
【産業上の利用可能性】
【００５２】
本発明は、有機発光ディスプレイ関連の技術分野に好適に用いられる。
【図面の簡単な説明】
【００５３】
【図１】本発明によってプラスチック基板に形成された有機発光ディスプレイの等価回路図である。
【図２】図１に示した本発明によるディスプレイの一画素のレイアウトを示す図面である。
【図３】本発明によるディスプレイを示す図２のＡ−Ａ’線の断面図である。
【図４】本発明によるディスプレイを示す図２のＢ−Ｂ’線の断面図である。
【図５Ａ】本発明による単結晶シリコンフィルムの製造工程を示す図面である。
【図５Ｂ】本発明による単結晶シリコンフィルムの製造工程を示す図面である。
【図５Ｃ】本発明による単結晶シリコンフィルムの製造工程を示す図面である。
【図５Ｄ】本発明による単結晶シリコンフィルムの製造工程を示す図面である。
【図５Ｅ】本発明による単結晶シリコンフィルムの製造工程を示す図面である。
【図５Ｆ】本発明による単結晶シリコンフィルムの製造工程を示す図面である。
【図５Ｇ】本発明による単結晶シリコンフィルムの製造工程を示す図面である。
【図５Ｈ】本発明による単結晶シリコンフィルムの製造工程を示す図面である。
【図５Ｉ】本発明による単結晶シリコンフィルムの製造工程を示す図面である。
【図５Ｊ】本発明による単結晶シリコンフィルムの製造工程を示す図面である。
【図５Ｋ】本発明による単結晶シリコンフィルムの製造工程を示す図面である。
【図５Ｌ】本発明による単結晶シリコンフィルムの製造工程を示す図面である。
【図５Ｍ】本発明による単結晶シリコンフィルムの製造工程を示す図面である。
【図５Ｎ】本発明による単結晶シリコンフィルムの製造工程を示す図面である。
【図５Ｏ】本発明による単結晶シリコンフィルムの製造工程を示す図面である。
【図５Ｐ】本発明による単結晶シリコンフィルムの製造工程を示す図面である。
【符号の説明】
【００５４】
１    ディスプレイ素子、
１１    プラスチック基板、
１２    バッファ層、
１３、１７、１８、１９    第１絶縁層、
１４    ＩＭＤ、
１４ａ、１７ａ    コンタクトホール、
１８ａ    ウィンドウ、
Ａｎ    アノード、
Ｃｍ    キャパシタ、
Ｋ    共通電極、
Ｑ１    スイッチングトランジスタ、
Ｑ２    ドライビングトランジスタ、
Ｘｓ    Ｘライン、
Ｙｓ    Ｙライン、
Ｚｄ    Ｚライン。
【図１】
2006330719.tif 000003
【図２】
2006330719.tif 000004
【図３】
2006330719.tif 000005
【図４】
2006330719.tif 000006
【図５Ａ】
2006330719.tif 000007
【図５Ｂ】
2006330719.tif 000008
【図５Ｃ】
2006330719.tif 000009
【図５Ｄ】
2006330719.tif 000010
【図５Ｅ】
2006330719.tif 000011
【図５Ｆ】
2006330719.tif 000012
【図５Ｇ】
2006330719.tif 000013
【図５Ｈ】
2006330719.tif 000014
【図５Ｉ】
2006330719.tif 000015
【図５Ｊ】
2006330719.tif 000016
【図５Ｋ】
2006330719.tif 000017
【図５Ｌ】
2006330719.tif 000018
【図５Ｍ】
2006330719.tif 000019
【図５Ｎ】
2006330719.tif 000020
【図５Ｏ】
2006330719.tif 000021
【図５Ｐ】
2006330719.tif 000022