(57)【要約】【課題】結合装置を用いない非コモン・グランド通信を提供する。【解決手段】本発明に係る通信回路は、非コモン・グランド電圧を持つ複数の装置間でのデータ通信に使用される。本通信回路は、装置にそれぞれ接続された複数の送信入力ノードと、送信電流路と、装置にそれぞれ接続された複数の受信出力ノードと、受信電流路とを有する。送信電流路は、送信入力ノードに接続されている。送信電流路を通る電流は、送信入力ノードの入力信号によって変えられる。受信電流路は、受信出力ノードに接続されている。データが送信入力ノードから受信出力ノードへ送信されるように、受信電流路を通る電流は、送信電流路の電流によって変えられる。【選択図】図２
2006217625.tif 000002
【特許請求の範囲】
【請求項１】
装置間で通信するための通信回路であって、
複数の非コモン・グランド電圧で動作する複数の装置と、
複数の前記装置にそれぞれ接続された複数のバスブロックと、
複数の前記バスブロックにそれぞれ接続された複数の送信入力ノードと、
複数の前記送信入力ノードに接続された送信電流路であるとともに、当該送信電流路を通る電流が複数の前記送信入力ノードの入力信号によって変更される送信電流路と、
前記入力信号が複数の前記装置間で通信されるように、前記電流を電圧信号に変換するために送信電流路に接続された抵抗と
を具備することを特徴とする通信回路。
【請求項２】
複数の前記装置にそれぞれ接続された複数の受信出力ノードと、
複数の前記受信出力ノードに接続された受信電流路であって、当該受信電流路を通る電流が前記送信電流路の前記電流によって変更される受信電流路と、
前記入力信号が複数の前記受信出力ノードから出力するように、前記電流を複数の前記受信電圧信号に変換するために、前記受信電流路に接続された複数の受信抵抗と
をさらに具備する請求項１に記載の通信回路。
【請求項３】
前記受信電流路を通る前記電流が前記送信電流路の前記電流によって変更されるように、前記受信電流路を前記送信電流路に接続するデータ通信路
をさらに具備する請求項２に記載の通信回路。
【請求項４】
前記データ通信路は、最低グランド電圧になっている請求項３に記載の通信回路。
【請求項５】
データ通信するための通信回路であって、
複数の非コモン・グランド電圧を有する複数の垂直装置と、
複数の前記非コモン・グランド電圧における最低グランド電圧になっている少なくとも１つの側部装置と、
複数の前記垂直装置にそれぞれ接続された複数の垂直送信入力ノードと、
前記側部装置に接続された側部送信入力ノードと、
複数の前記垂直送信入力ノードおよび前記側部送信入力ノードに接続された送信電流路と
を具備し、
前記送信電流路の電流は、複数の前記垂直送信入力ノードおよび前記側部送信入力ノードの入力信号によって変更されることを特徴とする通信回路。
【請求項６】
前記データが前記垂直装置と前記側部装置との間で送信されるように、前記側部装置および前記送信電流路に接続された側部受信出力ノード
をさらに具備する請求項５に記載の通信回路。
【請求項７】
前記垂直装置に接続された複数の垂直受信出力ノードと、
複数の前記垂直受信出力ノードおよび前記送信電流路に接続された受信電流路と
をさらに具備し、
前記データが複数の前記垂直送信入力ノードおよび前記側部送信入力ノードから複数の前記垂直受信出力ノードに送信されるように、前記受信電流路を通る電流は、前記送信電流路の前記電流によって変更される請求項５に記載の通信回路。
【請求項８】
前記受信電流路を通る電流が前記送信電流路の前記電流によって変更されるように、前記垂直受信電流路を前記送信電流路に接続するデータ通信路
をさらに具備する請求項７に記載の通信回路。
【請求項９】
前記データ通信路は、最低グランド電圧になっている請求項８に記載の通信回路。
【請求項１０】
前記通信回路は、Ｉ２Ｃシリーズ・バス・プロトコルに適合している請求項７に記載の通信回路。
【請求項１１】
データ通信するための通信回路であって、
複数の装置からなる第１装置に接続された第１バスブロックと、
前記第１バスブロックに直列に接続された複数の第２バスブロックと、
前記第１および第２フロート電圧源に接続された複数の出力ノードと、
電圧源に対応する第１および第２フロート電圧源に対して状況に応じて接続する複数のスイッチと、
を具備し、
前記複数の装置は、直列に接続された複数の電圧源を具備し、
前記第１バスブロックは、前記第１フロート電圧源を具備し、
前記第１フロート電圧源の電圧は、前記第１装置に使用される第１電圧源の電圧より小さく、
複数の前記第２バスブロックのそれぞれは、複数の前記装置における残りの関連装置に接続されているとともに、それぞれは、前記関連装置に対応する電圧源にかかる電圧と実質的に等しい電圧を有する前記第２フロート電圧源を具備し、
前記出力ノードの出力は、前記スイッチの状態によって変更されることを特徴とするデータ送信のための通信回路。
【請求項１２】
前記第１電圧源は、直列に接続された複数の前記電圧源の高電圧限界になっている請求項１１に記載の通信回路。
【請求項１３】
前記第１電圧源は、複数の前記電圧源の最低電圧を具備する請求項１１に記載の通信回路。
【請求項１４】
複数の前記装置はアナログ・フロント・エンド装置であるとともに、複数の前記電圧源はバッテリをなす複数のバッテリパックである請求項１１に記載の通信回路。
【請求項１５】
装置間で通信するための通信回路であって、
複数の非コモン・グランド電圧で動作するとともに直列に接続された複数の装置と、
対応する非コモン・グランド電圧を通して複数の前記装置に接続された複数の通信ブロックと
を具備し、
複数の前記通信ブロックのそれぞれは、入力ピンを具備するとともに、集積回路（ＩＣ）チップとして形成されており、
複数の前記装置における第１装置は、複数の前記非コモン・グランド電圧の最高又は最低電圧で動作するとともに、所定論理値が前記第１装置の入力ピンに入力され、
他の所定論理値は、複数の前記装置における残りの装置の対応する入力ピンに入力されることを特徴とする通信回路。
【請求項１６】
複数の前記通信ブロック間で前記データを送受信するために複数の前記通信ブロックを通る信号路
をさらに具備する請求項１５に記載の通信回路。
【請求項１７】
複数の前記通信ブロック間で前記データを送信するために複数の前記通信ブロックを通る送信電流路
をさらに具備する請求項１３に記載の通信回路。
【請求項１８】
前記送信電流路から前記データを受信するために複数の前記通信ブロックを通る受信電流路
をさらに具備する請求項１５に記載の通信回路。
【請求項１９】
前記受信電流路は、複数の前記通信ブロックにおける送信電流に接続されており、対応する装置における前記入力ピンの前記入力が前記所定論理値に保持される請求項１８に記載の通信回路。
【請求項２０】
複数の電圧源をさらに具備し、
対応する装置における前記入力ピンの前記入力が前記所定論理値に保持されているとき、複数の前記電圧源それぞれの電圧は、対応する装置の電圧よりも小さく、
前記対応する装置における前記入力ピンの前記入力が前記所定論理値に保持されていないとき、複数の前記電圧源それぞれの電圧は、前記対応する装置の前記電圧に等しい請求項１５に記載の通信回路。
【請求項２１】
前記通信回路は、Ｉ２Ｃシリーズ・バス・プロトコルに適合している請求項１５に記載の通信回路。
【請求項２２】
複数の前記通信ブロックは、集積回路（ＩＣ）チップで構成されている請求項１５に記載の通信回路。
【請求項２３】
装置間で通信するための通信回路であって、
複数の非コモン・グランド電圧で動作する複数の装置と、
複数の前記装置に接続された複数の送信入力ノードと、
複数の前記送信入力ノードに接続された送信電流路と
を具備し、
前記送信電流路を通る電流は、データが複数の前記装置間で通信されるように、前記送信入力ノードの入力信号によって変更されることを特徴とする通信回路。
【請求項２４】
複数の前記装置に接続された複数の受信出力ノードと、
複数の前記受信出力ノードに接続された受信電流路と
をさらに具備し、
前記データが複数の前記送信入力ノードから複数の前記受信出力ノードへ送信されるように、前記受信電流路を通る電流は、前記送信電流路の前記電流によって変更される請求項２３に記載の通信回路。
【請求項２５】
前記受信電流路を通る前記電流が前記送信電流路の前記電流によって変更されるように、前記受信電流路を前記送信電流路に接続するデータ通信路
をさらに具備する請求項２４に記載の通信回路。
【請求項２６】
前記データ通信路は、最低グランド電圧になっている請求項２５に記載の通信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｉ２Ｃバス、ＬＩＮバス、ＳＭＢＵＳ、シリーズバス等のような通信分野一般に関しているとともに、より具体的にはシリーズバスについて非コモン・グランドに拡張することに関するものである。特に、本発明は、結合装置のない非コモン・グランド通信に関するものである。
【背景技術】
【０００２】
本出願では、出願番号６０／６４９，９６０、代理人整理番号０２−ＩＰ−０２２４Ｐ、発明の名称「非コモン・グランド・シリーズバスの物理層実装」として２００５年２月４日に出願され、さらに本発明の出願人に譲渡された同時継続中の仮出願の優先権を主張し、当該出願の内容の全ては引用することによりここに組み込まれているものとする。
【０００３】
バッテリ管理において、アナログ・フロントエンド（ＡＦＥ）装置によって、バッテリ電圧のようなバッテリの状態をモニタすることは、常に必要とされる。アナログ・フロントエンド装置は、バッテリに接続されているとともに、バッテリ電圧のような状態に関するデジタルデータにアクセスする。そのデジタルデータは、電気量（coulomb）の算出又は保護目的のような、様々な目的でマイクロプロセッサに転送される。
【０００４】
積層されたバッテリセルの数を増やすことで、積層されたバッテリの電圧はますます高くなる。さらに、アナログ・フロントエンド装置の電圧容量は、ＡＦＥ装置のピン数又はＡＦＥ装置の物理プロセス・破壊電圧によって制限される。この場合、たった１つのアナログ・フロントエンド装置では、積層されたバッテリ全体をモニタすることができない。そのために、複数のアナログ・フロントエンド装置は、積層されたバッテリの状態をモニタするために使用されるとともに、マイクロプロセッサと各アナログ・フロントエンド装置との間に通信路を構成するために必要とされる。
【０００５】
従来技術の図１を参照すると、図１は、積層されたバッテリ２０とマイクロプロセッサ１５との間にある通信構造又はバス１０のブロック図を示す。積層されたバッテリは、複数のバッテリブロック又はパック２２，２４，…および２６を具備する。複数のアナログ・フロントエンド装置１２，１４…および１６は、それぞれ、各バッテリパック２２，２４…２６の状態をモニタするために、バッテリパック２２，２４…および２６に接続されているとともに、積み重ねられている。換言すれば、各アナログ・フロントエンド装置１２，１４…および１６は、積層されたバッテリ２０の一部をモニタするだけである。バス１０は、アナログ・フロントエンド装置１２，１４…および１６に接続されている。アナログ・フロントエンド装置１２，１４…および１６は、コモン・グランド電位を持たないとともに、種々のグランド電位は絶縁されることが必要でることが見出されている。通常、光カプラ、インダクタ又はキャパシタのような結合装置は、ＡＦＥブロック１２，１４…および１６とマイクロプロセッサ１５との間の外部通信経路を構成するのに使用される。非コモン・グランド信号は、光カプラ、インダクタ又はキャパシタのような結合装置を通して伝送される。それらの方法は、複雑であり且つ高コストである。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、結合装置を用いない非コモン・グランド通信を提供することにある。すなわち、本発明の目的は、コモン・グランド電圧を持たないバスブロック間の通信路を確立できる非コモン・グランド通信システム又はバス回路を提供することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明は、非コモン・グランド電圧を持つ複数の装置間においてデータ通信するための通信回路を提供する。その通信回路は、装置にそれぞれ接続された複数の送信入力端（ends）と、送信電流路と、装置にそれぞれ接続された複数の受信出力端と、受信電流路とを具備する。送信電流路は、送信入力端に接続されている。送信電流を通る電流は、送信入力端の入力信号によって変えられる。受信電流路は、受信出力端に接続されている。データが送信入力端から受信出力端へ送信されるように、受信電流路を通る電流は、送信電流路の電流によって変えられる。
【０００８】
本発明のもう一つの構成によると、本発明は、直列に接続された複数のフロート電圧源を持つ複数の装置間でデータ通信するための通信回路を提供する。通信回路は、第１ノードと、複数の第２ノードと、複数の出力端と、複数のスイッチとを具備する。第１ノードは、電圧源の電圧における最高又は最低電圧を持つ装置の一つに接続されており、さらに、負荷抵抗に直列に接続された第１ノード電圧源を有している。第１ノード電圧源の電圧は、装置の一つの電圧に比例しており且つその装置の一つの電圧よりも低い。第２ノードは、残りの装置にそれぞれ接続されており、さらに、複数の第２ノード電圧源をそれぞれ有する。第２電圧源の電圧は、それぞれ、残りの装置の電圧に実質的に等しい。第１および第２ノード電圧源は、直列に接続されている。出力端は、第１および第２ノード電圧源に接続されている。出力端の出力電圧がスイッチの状態によって変えられるように、スイッチは、第１および第２ノード電圧源を装置の電圧源に任意に接続するために使用される。
【０００９】
本発明のその他の目的、効果、および新規な特徴は、添付図面に関連して理解されることとなる以下の実施形態の詳細な説明から明らかとなる。
【発明を実施するための最良の形態】
【００１０】
本発明の非コモン・グランド・シリーズバスの物理層実装の実施形態について、ここで詳細に説明する。本発明が実施形態に関連して説明されているが、これらの実施形態に本発明を限定するように意図されてはいないことが理解される。それどころか、本発明は、代替手段、変形および均等物に及ぶように意図されており、それは添付された特許請求の範囲で定義されるように本発明の趣旨および範囲の中に含有され得る。
【００１１】
さらに、本発明の以下の詳細な説明では、多数の詳細な実施形態が本発明の十分な理解を提供するために詳しく記載されている。しかしながら、本発明はこれらの詳細な実施形態がなくても実施可能であることが当業者よって理解される。他の実施形態において、周知の方法、手順、構成要素および回路は、本発明について不必要に理解し難い態様とならないように、詳細には記載されていない。
【００１２】
図２を参照すると、本発明の実施形態に係る非コモン・グランド・バス回路１００が例示されている。図２で例示されているように、非コモン・グランド・バス回路１００は、３つのバスブロック１０２，１０４，および１０６を有する。バスブロック１０２，１０４，および１０６は、種々の電圧、（例えば、Ｖ０又はグランド，Ｖ１，およびＶ３）で動作する。本発明の実施形態に従って、非コモン・グランド・バス回路１００が３つのバスブロックより多い又はより少ないものを含み得ることは、当業者にとって明確である。
【００１３】
非コモン・グランド・バス回路１００において、入力電圧信号はノード１６２から入力される。入力電圧信号は、電流信号に変換される。本発明の他の実施形態において、入力信号は電流信号であってもよく、そしてその場合、この段階又はプロセスを削除することができる。次いで、電流信号はバスブロック１０２，１０４，および１０６に伝達され、その電流信号は電圧信号に変換されてノード１２２から出力される。そのようにして、入力信号は、ハイ・コモン電圧の限界からロー・コモン電圧の限界まで伝達される。
【００１４】
前記バスブロック１０２は、カレントミラーとして構成されているＭＯＳＦＥＴ１２５，ＭＯＳＦＥＴ１２６および電流源１２７を有する。同様に、バスブロック１０４は、カレントミラーとして構成されているＭＯＳＦＥＴ１４とＭＯＳＦＥＴ１４６と電流源１４７とを有し、バスブロック１０６は、カレントミラーとして構成されているＭＯＳＦＥＴ１６５とＭＯＳＦＥＴ１６６と電流源１６７とを有する。
【００１５】
図２で例示するように、入力電圧がロー状態にあるとき、ＩＮ＝０、スイッチ又はＭＯＳＦＥＴ１６４がターンオンされる。すなわち、入力電圧が０．８ボルトのように、Ｖ３以下であって所定値よりも高いとき、ＭＯＳＦＥＴ１６４はターンオンされる。ＭＯＳＦＥＴ１６５およびＭＯＳＦＥＴ１６６は、Ｖ３からＭＯＳＦＥＴ１６４とＭＯＳＦＥＴ１６５とＭＯＳＦＥＴ１４５とＭＯＳＦＥＴ１２５とを通ってＶ０又はグランドまでの電流路を通って電流が流れるように、カレントミラーとして構成されている。この電流が同じく抵抗１２４を通ってＶ０に流れて、電圧信号が抵抗１２４で生成される。換言すれば、抵抗１２４は電流信号を電圧信号に変換する。インバータゲート１２３は、ノード１２２に出力信号を出力するために抵抗１２４に接続されている。入力電圧がロー状態のとき、出力電圧は、ロー状態、ＯＵＴ＝０、すなわち、バスブロック１０２におけるノード１２２での出力電圧が０又はグランドと等しい状態にあることが理解される。
【００１６】
他方、入力電圧がハイ状態にあるとき、ＩＮ＝１、ＭＯＳＦＥＴ１６４はターンオフされる。すなわち、入力電圧が０．３ボルトのように、Ｖ３以下であって所定値よりも低いと、ＭＯＳＦＥＴ１６４はターンオフされる。その電流は電流路を通って流れないので、出力電圧がハイ状態、ＯＵＴ＝１、すなわち、バスブロック１０２におけるノード１２２での出力電圧がＶ１と等しくなるように、インバータゲート１２３の入力はロー状態になる。したがって、これらは、バスブロック１０６（ハイ・コモン電圧の限界：ＶＤＤ＝Ｖ３，ＧＮＤ＝Ｖ２）からの信号をバスブロック１０２（ロー・コモン電圧の限界：ＶＤＤ＝Ｖ１，ＧＮＤ＝Ｖ０）に伝達できることを示す。非コモン・グランド・バスブロック間の通信は、図７，図８ａおよび図８ｂにおいて詳細に示されている。
【００１７】
さらに、これらは、電流路におけるＭＯＳＦＥＴ１２５とＭＯＳＦＥＴ１４５とＭＯＳＦＥＴ１６５との全体に渡る最大電圧降下がバスブロック１０２，１０４，および１０６の電源電圧間の差にほぼ等しいかそれよりも小さいことを示す。例えば、バスブロック１０４のＭＯＳＦＥＴ１４５における最大電圧降下は、下記数式（１）−（３）で示される。
【００１８】
【数１】
2006217625.tif 000003
【００１９】
したがって、ＭＯＳＦＥＴ１４５のＶｄｓは、ほぼ（Ｖ２−Ｖ１）に等しい。ハイ電圧、Ｖ３は、シングルＭＯＳＦＥＴには印加されないが、いくつかの小電圧に分割されることは、当業者にとって自明である。
【００２０】
図３を参照すると、本発明の実施形態に係る非コモン・グランド・バス回路２００が例示されている。図３で例示するように、非コモン・グランド・バス回路２００は、３つのバスブロック２０２，２０４，および２０６を有するとともに、バスブロック２０２，２０４，および２０６は、種々の電圧［例えば、Ｖ０（又はグランド），Ｖ１，およびＶ３］で動作する。非コモン・グランド・バス回路２００が３つのバスブロックより多い又はより少ないものを有し得ることは、当業者にとって自明である。
【００２１】
非コモン・グランド・バス回路２００において、入力電圧信号はノード２２２から入力する。入力電圧が高い状態にあるとき、スイッチ又はＭＯＳＦＥＴ２２４がターンオフする。電流源２２７、ＭＯＳＦＥＴ２２６およびＭＯＳＦＥＴ２２５は、Ｖ３からＭＯＳＦＥ２６５，ＭＯＳＦＥＴ２４５およびＭＯＳＦＥＴ２２５を通ってＶ０又はグランドまでの電流路を通って電流が流れるように、カレントミラーとして構成されている。この電流が同じく抵抗２６４を通って流れて、電圧信号が抵抗２６４で生成される。抵抗２６４は、電流信号を電圧信号に変換する。インバータゲート２６３は、ノード２６２に出力信号を出力するために抵抗２６４に接続されている。ノード２２２での入力電圧がハイ状態のとき、バスブロック２０６におけるノード２６２での出力電圧は、ハイ状態にあることが理解される。
【００２２】
入力電圧がロー状態にあるとき、ＭＯＳＦＥＴ２２４はターンオンされる。電流源２２７の電流は、ＭＯＳＦＥＴ２２４を通って流れる。抵抗２６４を通る電流はない。インバータゲート２６３の入力がハイ状態になるので、ノード２６２の出力電圧はロー状態になる。
【００２３】
したがって、入力電圧信号は、カレントミラーおよびスイッチ２２４によって電流信号に変換される。そして次に、電流信号は、バスブロック２０２からバスブロック２０４を通ってバスブロック２０６へ伝達され、そして次に、電流信号は、ノード２６２から出力される出力電圧信号に変換される。入力信号は、ロー・コモン電圧の限界からハイ・コモン電圧の限界まで伝達される。
【００２４】
図４および図５には、本発明の実施形態に係る非コモン・グランド・垂直（vertical）バス回路３００が例示されている。垂直バス回路３００は、側部（lateral）バスブロック３０１に接続されている複数のバスブロック３０２，３０４，３０６，および３０８を有する。具体例として、４つのバスブロックが図４に示されているが、本発明の実施形態は１つ以上のバスブロックで構成できることが理解される。側部バスブロック３０１は、バスブロック３０２と一緒のコモン・グランドを有する。側部バス３０１は、信号を送信および受信するために、送信ノード４５２および受信ノード４５４を備えている典型的バスブロックである。例えば、バスブロック３０２，３０４，３０６，および３０８は、それぞれ、バッテリ３９０の複数のバッテリパック３９２，３９４，３９６，３９８に接続されている。また、図示しない、アナログ・フロントエンド装置のような複数の装置が、それぞれ、バスブロック３０２，３０４，３０６，３０８に接続されている。また、バッテリパック３９２，３９４，３９６，３９８の電圧値のようなデジタルデータがマイクロプロセッサに伝達され得るように、マイクロプロセッサを側部バスブロック３０１に接続してもよい（図示せず）。例えば、アナログ・フロント装置を、バッテリパック３９２の電圧をデジタル信号に変換するために、およびデジタル信号をマイクロプロセッサに伝送するために、バッテリパック３９２に接続してもよい。バスブロック３０２，３０４，３０６，３０８のそれぞれは、同一に構成できるとともに、直列に接続され且つバッテリ３９０に接続される単一集積回路として形成できる。
【００２５】
図５を参照すると、望ましくは前記バスブロック３０２は、信号送信回路３８２、信号受信回路３８４、およびスイッチ回路３８６を有している。スイッチ３８６は、コモン・グランド信号を送受信するコモン・グランド互換送受信機として機能する。スイッチ回路３８６は、コモン・グランドノード又は最低バスブロック３０２のみにより有効にされる。信号送信回路３８２は、図２で示すバスブロック１０２，１０６と同様のものであり、さらに、信号受信回路３８４は、図３で示すバスブロック２０２，２０６に類似している。
【００２６】
前記信号送信回路３８２は、ＭＯＳＦＥＴ４０４に接続された送信ノード４０２、および電圧信号を電流信号に変換するカレントミラー４０６を有する。抵抗４０８を通って流れる電流信号の電流は、電圧信号に変換される。保護回路４１０は、抵抗４０８に接続されているとともに、過電圧から回路を保護するために、４１１における電圧をある値にクランプ又は制限する。
【００２７】
前記信号受信回路３８４は、ＭＯＳＦＥＴ４２２、および電圧信号を電流信号に変換するカレントミラー４２４を有する。カレントミラー４２４に接続されている抵抗４２６は、電流信号を電圧信号に変換する。電圧信号は、ＭＯＳＦＥＴ４２８と抵抗４３２とインバータゲート４３４とによってノード４３０に出力される。
【００２８】
前記スイッチ回路３８６は、送信部３８２と受信部３８４との間のデータ通信路を開閉するためのスイッチ３８８およびＭＯＳＦＥＴ３８９を有する。
【００２９】
図４に戻って参照すると、本発明の実施形態に係る非コモン・グランド・垂直バス回路３００が動作している間、バスブロック３０２，３０４，３０６，３０８又は側部バスブロック３０１における送信ノード４５２のいずれかの送信ノードは、信号を送信することに使用できる。さらに、バスブロック３０２，３０４，３０６，３０８の受信ノード４３０，４３１，４３３，４３５の全て、および側部バスブロック３０１の受信ノード４５４は、信号を受信するために使用できる。
【００３０】
例えば、信号が４０２，４４２，４４４，又は４４６の垂直送信ノードのいずれかに送信されたとき、抵抗４０８は、ノード３７０，３７２，３７４，３７６，および３７８を含む送信電流路を通る電流信号を受信するとともに、電流信号を電圧信号に変換する。電圧信号は受信部３８４に送信され、図５に示すように、その後、バスブロック３０２，３０４，３０６，および３０８の受信ノード４３０，４３１，４３３，および４３５がその信号を出力する。同様に、信号が側部バスブロック３０１の送信ノード４５２から送信されるとき、バスブロック３０２，３０４，３０６，および３０８の受信ノード４３０，４３１，４３３，および４３５はその信号を出力する。
【００３１】
バスブロック３０２，３０４，３０６，３０８のそれぞれは、同一の集積回路（ＩＣ）チップとして形成できる。最低バスブロック３０２のスイッチ３８８は、設定（ｃｏｎｆｉｇｕｒａｔｉｏｎ）ピン３８７によって制御される。最低段階では、バスブロック３０２のスイッチ３８８が開（オン状態）に保持され、そして他の段階では、バスブロック３０４，３０６，３０８のスイッチ３５２，３５４，３５６が閉（オフ状態）に保持される。
【００３２】
さらに、最低段階では、スイッチ３８８は開に保持されるとともに、抵抗４０８の電圧は、電圧源Ｖｃｃに接続されたプルアップ抵抗３０３で、電圧信号を生成するためにスイッチ３８９を動作させる。プルアップ抵抗３０３での電圧信号は、図５に示すように、ＭＯＳＦＥＴ４２２とカレントミラー４２４とを動作させ、その結果、電流がノード３７１，３７３，３７５，３７７，および３７９を有する受信電流路を通って流れる。ノード３７１は、グランドに接続されている。バスブロック３０８が最高ブロックである場合、ノード３７９は、バスブロック３０８の電源に接続されている。そして、バスブロック３０２，３０６，３０４，および３０８の受信ノード４３０，４３１，４３３，４３５の全てが電圧信号を受信する。また、図４に示すように、プルアップ抵抗３０３での電圧信号は、側部バスブロック３０１の受信ノード４５４にも送信される。
【００３３】
さらに、信号が側部バスブロック３０１の送信ノード４５２に送信されたとき、ＭＯＳＦＥＴ４５６は作動させられるとともに、電流はプルアップ抵抗３０３を通り、ＭＯＳＦＥＴ４２２とカレントミラー４２４とを作動させる電圧がプルアップ抵抗３０３で生成される。電流が受信電流路を流れるとともに、ブロック３０２，３０６，３０４，および３０８の受信ノード４３０，４３１，４３３，４３５の全てが電圧信号を受信する。したがって、バスブロックの各受信ノードは、垂直バスブロックおよび側部バスブロックを具備しており、信号がバスブロックのいずれかから送信されたとき、信号を受信する。換言すれば、各バスブロックは、垂直および側部バスブロックを具備しており、同時にバスブロックのいずれかからデータを受信することができる。
【００３４】
さらに、アービトレーション（arbitration）を目的として、ワイヤアンド機能がシリーズバスに必要である。図４を参照すると、バスブロック３０２，３０４，３０６，３０８は、それぞれ送信ノード４０２，４４２，４４４，および４４６を備えている。この構成では、本発明の実施形態に係る非コモン・グランド・バス回路３００がワイヤアンド論理機能を実現する。送信ノード４０２，４４２，４４４，および４４６のいずれかがロー状態にあるとき、抵抗４０８の電圧がハイ状態になっているとともに、プルアップ抵抗３０３の電圧がロー状態になっているように、送信電流路を通る電流はある値になる。
【００３５】
一方、送信ノード４０２，４４２，４４４，および４４６の全てがハイ状態であるとき、抵抗４０８の電圧がロー状態になるとともに、プルアップ抵抗３０３の電圧がハイ状態になるように、送信電流路を通る電流はおよそゼロになる。換言すれば、送信ノード４０２，４４２、４４４，および４４６のいずれかの論理値が０である場合、プルアップ抵抗３０３の論理値は０である。また、送信ノード４０２，４４２、４４４，および４４６のいずれかの論理値が１である場合、プルアップ抵抗３０３の論理値は１である。
【００３６】
図６を参照すると、本発明の実施形態に係るバストポロジ６００が図示されている。バストポロジ６００は、Ｉ２Ｃバス・アプリケーションに使用される。プロトコルレベルでは、それはノーマルＩ２Ｃアプリケーションと同じである。バストポロジ６００は、複数の垂直バスブロック６１２，６１４および６１６と複数の側部バスブロック６２２および６２４とを有している。例示として、３つのバスブロックが図６に示されている。しかしながら、本発明の実施形態は１つ以上のバスブロックをサポートできることが理解される。垂直バスブロック６１２，６１４および６１６は、それぞれバッテリ６５０の複数のバッテリパック６５２、６５４および６５６に接続されている。上述のように、垂直バスブロック６１２，６１４および６１６は、各種電圧で動作し、Ｉ２Ｃプロトコルによって他のバスブロックと通信することができる。
【００３７】
図７を参照すると、本発明の実施形態に係る非コモン・グランド・バス回路７００が例示されている。図７に示すように、非コモン・グランド・バス回路７００は、４つのバスブロック７０２，７０４，７０６，および７０８を有している。例えば、バスブロック７０２，７０４，７０６，および７０８は、それぞれバッテリ７３０の複数のバッテリパック７３２，７３４，７３６，および７３８に接続されている。非コモン・グランド・バス回路７００が４つ以上のバスブロック（同数のバッテリパックに接続可能な）を有し得ることは、当業者にとって明らかである。
【００３８】
バスブロック７０２，７０４，７０６，および７０８は、複数のフロート電圧源７２２，７４２，７６２，および７８２を有する。また、バスブロックは、バッファ７２４，７４４，７６４，および７８４を有する。さらに、バスブロックは、スイッチ７２６，７４６，７６６，および７８６を有する。
【００３９】
本発明の実施形態に係る非コモン・グランド・バス回路７００では、電圧源７８２にかかる電圧がバッテリパック７３８の電圧の係数Ｋ倍に等しい。ここで、例えば、Ｋは０．８である。すなわち、Ｖ１＝ＶＢＴ１＊Ｋ，ここでＫ＝０．８である。電圧源７６２，７４２および７２２の電圧は、それぞれバッテリパック７３６，７３４および７３２の電圧と等しい（例えば、Ｖ２＝ＶＢＴ２、Ｖ３＝ＢＴ３、およびＶ４＝ＶＢＴ４）。
【００４０】
この構成では、スイッチ７２６，７４６，７６６および７８６の全てが開のとき、バッファ７２４，７４４，７６４および７８６の入力電圧は、電圧源７８２とバッテリパック７３８との間の電位差に等しくなる（例えば、ＶＢＴ１−Ｖ１）。
【００４１】
前記スイッチ７２６，７４６，７６６および７８６のいずれかが閉の場合、バッファ７２４，７４４，７６４および７８４の入力電圧はローカル・グランドに等しくなる。例えば、この場合、バッファ７４４の入力電圧がバッテリパック７３２の電圧（例えば、ＶＢＴ４）に等しくなる。
【００４２】
したがって、非コモン・グランド・バス回路７００は、Ｉ２Ｃバスのようなシリーズバスの条件に適合するとともに、コモン・グランドなしでシステムにおいて同目的で使用することができるが、直列に接続される。本発明の実施形態に係る非コモン・グランド・バス回路７００は、電気自動車で使用されるバッテリのように、電圧の許容範囲を持つバッテリに好適である。
【００４３】
さらに、本発明の実施形態に係る非コモン・グランド・バス回路７００のアーキテクチャは、Ｉ２Ｃバスプロトコルのようなバスプロトコルの条件を満たす「クロック」および「データ」バスに使用することができる。
【００４４】
図８ａおよび図８ｂを参照すると、本発明の実施形態に係る非コモン・グランド・バス回路８００が図示されている。バス回路８００は、同一に構成できるとともに単一集積回路として形成できる４つのバスブロック８０２，８０４，８０６および８０８を有する。バスブロック８０２，８０４，８０６および８０８は、バッテリ８３０の４つのバッテリパック８３２，８３４，８３６および８３８に接続されている。
【００４５】
より明確にするために、バスブロック８０２および８０８は、実施形態として以下に詳細に説明される。図８ａおよび図８ｂに示すように、バスブロック８０２は、スイッチ８５６およびバッファ８８１に接続されたフロート電圧源８５０を有している。フロート電圧源８５０の電圧は、バッテリパック８３２の電圧に比例している。スイッチ８５６は、信号入力ノード８５４により制御される。バッファ８８１の出力は、信号出力ノード８８２に供される。この構成では、バス回路８００のバスブロック８０２は、図７に示すバス回路７００のバスブロック７０２に類似している。
【００４６】
バスブロック８０４，８０６および８０８の信号入力ノード８５５，８５７，８５９の全てがスイッチ８６５，８６７，８６９を開にさせるとき、バッファ８８１，８８３，８８５および８８７の出力ノード８８２，８８４，８８６および８８８の出力は信号入力ノード８５４の入力信号により変えられる。
【００４７】
バスブロック８０８は、２つの抵抗８９２および８９０と、演算増幅器８９４と、ＭＯＳＦＥＴ８９８と、抵抗８９７とを有する。演算増幅器８９４の入力ノードの１つは、抵抗８９２および８９０の両方に接続されている。ＭＯＳＦＥＴ８９８のゲートは、演算増幅器８９４の出力に接続されている。抵抗８９７は、演算増幅器８９４の他方入力およびＭＯＳＦＥＴ８９８のソースに接続されている。したがって、基準電流は、生成され、電圧パック８３８の電圧に比例している。バスブロック８０８は、さらに、ＭＯＳＦＥＴ８９８およびＭＯＳＦＥＴ８９５に接続されている抵抗８４８を有し、そのゲートは、フロート電圧源８４０を形成するように、抵抗８４８に接続されている。
【００４８】
以上で説明したように、最高段階の電圧源は、バッテリパックに対応する電圧よりも低い電圧を生成し、さらに、段階の残りの電圧源は、バッテリパックに対応する電圧と同じ電圧を生成する。
【００４９】
また、電圧源８４０は、電圧源８４０の抵抗８４８と抵抗８４６を接続するためのスイッチ８４４を有する。スイッチ８４４は、設定（configure）ピン８４５により制御される。
【００５０】
各バスブロック８０２，８０４，８０６および８０８は、一つの実施例として、同一の集積回路（ＩＣ）チップとして形成できる。
【００５１】
図８ａおよび図８ｂに示すように、バスブロック８０８は最高段階であり、さらに、設定ピン８４５の入力はローに保持されて、バスブロック８０８の電圧源８４０にかかる電圧がバスブロック８０２の電圧源８５０の電圧よりも低くなるように、スイッチ８４４は閉に保持される。バスブロック８０２，８０４および８０６における残りの設定ピンの入力は、ハイに保持される。
【００５２】
以上の説明および図面は本発明の好適実施形態を示すが、添付の特許請求の範囲で定義される本発明の原理の趣旨および範囲から逸脱せずに、様々な追加、変更および代替が可能であることが理解される。当業者であれば、本発明が形式、構造、構成、割合、素材、要素および部品の多くについて変更して使用でき、その他の点で、本発明の実施において使用され、本発明の原理から逸脱せずに、特定環境および実施条件に特に適合されることを理解する。したがって、本明細書で開示された実施形態は、あらゆる点で実例であるとともに限定していないとみなされ、本発明の範囲が添付の特許請求の範囲およびそれらの法的均等物によって示されるとともに、上述の説明に限定されない。
【図面の簡単な説明】
【００５３】
【図１】従来技術におけるアナログ・フロントエンンド装置およびバスを通してマイクロプロセッサに接続された積層された電池のブロック図である。
【図２】本発明の実施形態に係る非コモン・グランド・バス・トポロジ（接続形態）又は回路を示すブロック図である。
【図３】本発明の実施形態に係る非コモン・グランド・バス・トポロジ又は回路を示すブロック図である。
【図４】本発明の実施形態に係る非コモン・グランド・バス・トポロジ又は回路を示すブロック図である。
【図５】本発明の実施形態に係る図４に示す非コモン・グランド・バス回路を示す拡大ブロック図である。
【図６】本発明の実施形態に係るバストポロジを示すブロック図である。
【図７】本発明の実施形態に係るフロート電圧源を持つ非コモン・グランド・バス・トポロジ又は回路を示すブロック図である。
【図８ａ】本発明の実施形態に係るフロート電圧源を持つ非コモン・グランド・バス・トポロジ又は回路を示すブロック図である。
【図８ｂ】本発明の実施形態に係るフロート電圧源を持つ非コモン・グランド・バス・トポロジ又は回路を示すブロック図である。
【符号の説明】
【００５４】
１００  非コモン・グランド・バス回路
１０２，１０４，１０６  バスブロック
１２２  ノード
１２３  インバータゲート
１２４  抵抗
１２５，１２６  ＭＯＳＦＥＴ
１２７  電流源
１４５，１４６  ＭＯＳＦＥＴ
１４７  電流源
１６２  ノード
１６４，１６５，１６６  ＭＯＳＦＥＴ
１６７  電流源
【図１】
2006217625.tif 000004
【図２】
2006217625.tif 000005
【図３】
2006217625.tif 000006
【図４】
2006217625.tif 000007
【図５】
2006217625.tif 000008
【図６】
2006217625.tif 000009
【図７】
2006217625.tif 000010
【図８ａ】
2006217625.tif 000011
【図８ｂ】
2006217625.tif 000012
【外国語明細書】
2006217625.tif 000013
2006217625.tif 000014
2006217625.tif 000015
2006217625.tif 000016
2006217625.tif 000017
2006217625.tif 000018
2006217625.tif 000019
2006217625.tif 000020
2006217625.tif 000021
2006217625.tif 000022
2006217625.tif 000023
2006217625.tif 000024
2006217625.tif 000025
2006217625.tif 000026
2006217625.tif 000027
2006217625.tif 000028
2006217625.tif 000029
2006217625.tif 000030
2006217625.tif 000031
2006217625.tif 000032
2006217625.tif 000033
2006217625.tif 000034
2006217625.tif 000035
2006217625.tif 000036
2006217625.tif 000037
2006217625.tif 000038
2006217625.tif 000039
2006217625.tif 000040
2006217625.tif 000041
2006217625.tif 000042
2006217625.tif 000043
2006217625.tif 000044
2006217625.tif 000045