(57)【要約】【課題】  透明電極層や半導体層と直接接合する、Ａｌ系合金膜により形成された配線回路を備えた素子において、その接合特性が良好で、コンタクト抵抗値の低い素子を実現できる表示デバイスの素子構造を提案する。【解決手段】  本発明は、Ａｌ系合金膜により形成された配線回路と、半導体層と、透明電極層とを備える表示デバイスの素子構造であって、半導体層および／または透明電極層と直接接合される前記配線回路を形成するＡｌ系合金膜の表面粗度Ｒａが２．０Å〜２０．０Åであるものとした。このＡｌ系合金膜は、Ｎｉを含有するＡｌ−Ｎｉ系合金膜が好ましく、さらにＢを含有するＡｌ−Ｎｉ−Ｂ系合金膜が望ましい。【選択図】  なし【特許請求の範囲】
【請求項１】
Ａｌ系合金膜により形成された配線回路と、半導体層と、透明電極層とを備える表示デバイスの素子構造であって、
半導体層および／または透明電極層と直接接合される前記配線回路を形成するＡｌ系合金膜の表面粗度Ｒａが２．０Å〜２０．０Åであることを特徴とする表示デバイスの素子構造。
【請求項２】
Ａｌ系合金膜は、Ｎｉを含有するＡｌ−Ｎｉ系合金膜である請求項１に記載の表示デバイスの素子構造。
【請求項３】
前記Ａｌ−Ｎｉ系合金膜は、さらにＢを含有するＡｌ−Ｎｉ−Ｂ系合金膜である請求項２に記載の表示デバイスの素子構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイなどの表示デバイスの素子構造に関し、特に、アルミニウム（以下、Ａｌと略す場合がある）系合金膜により形成された配線回路が、透明電極層や半導体層と直接接合する構造を備えた素子の製造技術に関する。
【背景技術】
【０００２】
近年、液晶ディスプレイは、様々な電子機器の表示に使用されており、この液晶ディスプレイを構成する表示デバイスの開発は目覚ましく進行している。この液晶ディスプレイの表示デバイスとしては、例えば薄膜トランジスター（Thin Film Transistor、以下、ＴＦＴと略称する）が知られており、このＴＦＴを構成する配線回路材料としては、Ａｌ系合金膜が用いられている。
【０００３】
このＡｌ系合金膜は、電気抵抗も低く、エッチング加工も容易な特性を備えており、近年においては、透明電極層や半導体層と直接接合が可能な合金組成も見出され、今後、液晶ディスプレイのような表示デバイスの素子を構成する配線回路材料として、多くの期待が寄せられている。
（例えば、特許文献１、特許文献２参照）。
【特許文献１】特開２００４−２１４６０６号公報
【特許文献２】特開２００３−８９８６４号公報
【０００４】
現在、配線回路を形成するＡｌ系合金膜としては種々の組成が知られているが、従来から用いられているＡｌ系合金膜としては、純ＡｌやＡｌ−Ｎｄ合金が挙げられる。これら従来のＡｌ系合金膜は、スパッタリングにより成膜した際の表面がかなり荒れた状態になることが知られている。例えば、２０００Å程度の膜厚にあっては、成膜後の表面粗度Ｒａが２０Å〜４０Åもの荒れた表面になるのである。
【０００５】
このような荒れた表面状態においては、そのＡｌ系合金膜上に、透明電極層や半導体層などを直接積層した場合、その積層する材料によるカバレッジが良好に行えないこと、すなわち、表面凹凸の凹部分に積層する材料が完全に被覆できないことが懸念される。また、表面が荒れていると、表面凸部の突起先端側が成膜時に優先的に酸化されやすくなる。そのため、荒れた表面のＡｌ系合金膜と直接接合構造を形成すると、そのコンタクト抵抗値が大きくなる傾向となる。さらに、薄膜トランジスターを構成する場合においては、Ａｌ系合金膜上に直接絶縁層を積層する際にＡｌ系合金膜表面が荒れていると、絶縁層による耐絶縁性が悪くなることが予想される。加えて、Ａｌ系合金膜上に絶縁層などを順次積層する場合においては、順次積層する各層に、Ａｌ系合金膜の表面状態が影響して、理想的な積層形態を形成することが困難となる。
【０００６】
そのため、Ａｌ系合金膜の表面状態を平滑にする技術が提案されている（例えば、特許文献３）。しかしながら、この特許文献３では、スパッタリングにおいて所定流量の窒素ガスを導入させることによりＡｌ系合金膜の表面を鏡面状態にすることが開示されており、例えば２Å未満の表面粗さでも有効であるように思われる技術として見ることもできるが、透明電極層などとの直接接合を考慮した際の実用的なＡｌ系合金膜の表面性状を決定するには至っていない。
【特許文献３】特開平４−３３３５６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、以上のような事情を背景になされたものであり、Ａｌ系合金膜により形成された配線回路が、透明電極層や半導体層と直接接合された構造を有する表示デバイスの素子に関し、直接接合した際のコンタクト抵抗値の増加や接合不良を生じさせることのない、表示デバイスの素子構造を提案するものである。
【課題を解決するための手段】
【０００８】
上記課題を解決すべく、本発明は、Ａｌ系合金膜により形成された配線回路と、半導体層と、透明電極層とを備える表示デバイスの素子構造であって、半導体層および／または透明電極層と直接接合される前記配線回路を形成するＡｌ系合金膜の表面粗度Ｒａが２．０Å〜２０．０Åであるものとした。
【０００９】
Ａｌ系合金膜の表面粗度Ｒａが２．０Å未満であると、透明電極層を直接接合した際にその接合強度が低くなる。一方、２０．０Åを超えると、コンタクト抵抗値が大きくなる傾向が顕著となる。本願発明における表面粗度Ｒａに関しては、Ａｌ系合金膜が膜厚１０００Å〜３０００Åであることが望ましい。Ａｌ系合金膜厚が１０００Å未満であると、配線回路を形成した際の実効抵抗値が実用的レベルを満足することが困難となり、３０００Åを超えるとＡｌ系合金膜上に積層する上層のカバレッジが不均一となることから、実用的な素子構造を形成することが困難となるためである。尚、本願発明におけるＡｌ系合金膜の表面粗度Ｒａは、成膜後におけるＡｌ系合金膜の表面の粗さいう。表示デバイスの製造方法によっては、成膜されたＡｌ系合金膜には、スタガ構造の場合は半導体層或いは逆スタガ構造の場合は透明電極層がさらに成膜される構造になる。
【００１０】
そして、本発明のＡｌ系合金膜は、Ｎｉを含有するＡｌ−Ｎｉ系合金膜であることが望ましい。Ａｌ−Ｎｉ系合金膜であると、透明電極層と直接接合した際の接合特性が良好になるからである。
【００１１】
また、本発明のＡｌ−Ｎｉ系合金膜は、さらにＢを含有するＡｌ−Ｎｉ−Ｂ系合金膜であることが望ましい。Ｎｉに加えてＢを含有した場合、透明電極層との直接接合に加え、ａ−Ｓｉなどの半導体層との直接接合も可能となる。
【発明の効果】
【００１２】
以上のように、本発明によれば、透明電極層や半導体層と直接接合する配線回路を備えた素子において、その接合特性が良好で、コンタクト抵抗値の低い素子を実現できる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明に関する最良と考えられる実施形態について説明する。本実施形態においては、実施例としてＡｌ−５．０ａｔ％Ｎｉ−０．４ａｔ％ＢのＡｌ系合金膜を用い、比較のため、純Ａｌ膜、Ａｌ−２．０ａｔ％Ｎｄ合金膜を使用した。
【００１４】
まず、実施例及び比較例を成膜した際の表面粗度の調査結果について説明する。成膜条件は、ガラス基板（コーニング社製：＃１７３７）上に、前記組成の各Ａｌ系合金ターゲットを用い、スパッタリング条件、投入電力３．０Ｗａｔｔ／ｃｍ２、アルゴンガス流量１００ｃｃｍ、アルゴン圧力０．５Ｐａとしてマグネトロン・スパッタリング装置（トッキ社製：マルチチャンバータイプスパッタ装置ＭＳＬ４６４）を用い、厚み２０００Åのアルミニウム合金膜を形成した。また、スパッタリング時の基板温度については、表１に示すように設定して成膜を行った。
【００１５】
そして、表１に示す各合金膜の表面粗度Ｒａの測定を行った（ＪＩＳ  Ｂ  ０６０１に準拠）。表面粗度測定には、段差・表面粗さ（あらさ）・微細形状測定装置（ＫＬＡ  Ｔｅｎｃｏｒ社製：Ｐ−１５型）を用い、算術平均粗さＲａを求めた。その結果を表１に示す。表１中、実施例１−１〜１−３は基板温度１００℃〜２５０℃におけるＡｌ−０．４ａｔ％Ｂ−５．０ａｔ％Ｎｉ合金膜の結果、比較例１は基板温度が室温におけるＡｌ−０．４ａｔ％Ｂ−５．０ａｔ％Ｎｉ合金膜の結果、比較例２は、基板温度が３００℃におけるＡｌ−０．４ａｔ％Ｂ−５．０ａｔ％Ｎｉ合金膜の結果である。また、比較例３は純Ａｌ膜、比較例４はＡｌ−２．０ａｔ％Ｎｄ合金膜の結果を示している。尚、ガラス基板表面の平均表面粗度値（Ｒａ）は、１．８Åであった。
【００１６】
【表１】
2006330662.tif 000002
【００１７】
表１の結果より、実施例の表面粗度は、基板温度により変化することが確認された。また、比較例３の純Ａｌ膜では非常に荒れた表面状態となり、比較例４のＡｌ−２．０ａｔ％Ｎｄ合金膜では基板温度が１００℃程度であっても。Ｒａ２０Åを超えるような荒れた表面状態であった。
【００１８】
次に、透明電極層との直接接合におけるコンタクト抵抗値及びその接合強度を調査した結果について説明する。まず、コンタクト抵抗値測定について説明する。上記表面粗度測定で説明したように、ガラス基板上に、前記組成の各Ａｌ系合金ターゲットを用い、上記スパッタリング条件にて、厚み２０００ÅのＡｌ系合金膜を形成した。このときのスパッタリング時の基板温度については、表１に示すように設定して各成膜を行った。そして、各Ａｌ系合金膜表面にレジスト（ＯＦＰＲ８００：東京応化工業（株））を被覆し、２０μｍ幅回路形成用パターンフィルムを配置して露光処理をし、濃度２．３８％、液温２３℃のテトラメチルアンモニウムハイドロオキサイドを含むアルカリ現像液（以下、ＴＭＡＨ現像液と略す）で現像処理をした。現像処理後、リン酸系混酸エッチング液（関東化学（株）社製）により回路形成を行い、ＤＭＳＯ（ジメチルスルフォキシド、以下ＤＭＳＯと略す）剥離液によりレジストの除去を行って、２０μｍ幅のＡｌ系合金膜回路を形成した。
【００１９】
そして、２０μｍ幅のＡｌ系合金膜回路を形成した基板を、純水洗浄、乾燥処理を行い、その表面にＳｉＮｘの絶縁層（厚み４２００Å）を形成した。この絶縁層の成膜は、スパッタリング装置を用い、投入電力ＲＦ３．０Ｗａｔｔ／ｃｍ２、アルゴンガス流量９０ｃｃｍ、窒素ガス流量１０ｃｃｍ、圧力０．５Ｐａ、基板温度３００℃のスパッタ条件により行った。
【００２０】
続いて、絶縁層表面にポジ型レジスト（東京応化工業（株）社製：ＴＦＲ−９７０）を被覆し、１０μｍ×１０μｍ角のコンタクトホール開口用パターンフィルムを配置して露光処理をし、ＴＭＡＨ現像液により現像処理をした。そして、ＣＦ４のドライエッチングガスを用いて、コンタクトホールを形成した。コンタクトホール形成条件は、ＣＦ４ガス流量５０ｃｃｍ、酸素ガス流量５ｃｃｍ、圧力４．０Ｐａ、出力１５０Ｗとした。
【００２１】
上記したＤＭＳＯ剥離液によりレジストの剥離処理を行った。そして、イソプロピルアルコールを用いて残存剥離液を除去した後、水洗、乾燥処理を行った。このレジストの剥離処理が終了した各サンプルに対し、ＩＴＯターゲット（組成Ｉｎ２Ｏ３−１０ｗｔ％ＳｎＯ２）を用いて、コンタクトホール内及びその周囲にＩＴＯの透明電極層を形成した。透明電極層の形成は、スパッタリング（基板温度７０℃、投入電力１．８Ｗａｔｔ／ｃｍ２、アルゴンガス流量８０ｃｃｍ、酸素ガス流量０．７ｃｃｍ、圧力０．３７Ｐａ）を行い、厚み１０００ÅのＩＴＯ膜を形成した。
【００２２】
このＩＴＯ膜表面にレジスト（東京応化工業（株）社製：ＯＦＰＲ８００）を被覆し、パターンフィルムを配置して露光処理をし、濃度２．３８％、液温２３℃のＴＭＡＨ現像液で現像処理をし、しゅう酸系混酸エッチング液（関東化学（株）社製：ＩＴＯ０５Ｎ）により２０μｍ幅回路の形成を行った。ＩＴＯ膜回路形成後、ＤＭＳＯ剥離液によりレジストを除去した。
【００２３】
以上のような手順により、コンタクトホールを形成し、コンタクトホールを介してＡｌ系合金膜と透明電極層とが直接接合された評価サンプルについて、そのコンタクト抵抗値を測定した。このコンタクト抵抗値の測定法は、図１に示すような四端子法に基づき、評価サンプルである素子を大気中、２５０℃、３０ｍｉｎのアニール処理後、各評価サンプルの抵抗値測定を行った。このコンタクト抵抗値の測定結果を表２に示す。尚、図１に示す四端子法は、熱処理後の評価サンプルの端子部分から連続通電（３ｍＡ）して、その抵抗を測定するものである。
【００２４】
続いて、透明電極層との直接接合における接合強度の測定について説明する。この接合強度については、ＪＩＳ  Ｃ  ５０１２に準拠した碁盤目試験により行った。上記表面粗度測定の場合と同様に、ガラス基板上に、まず先に各Ａｌ系合金膜（２０００Å）を成膜し、その上にＩＴＯ膜（１０００Å）を積層した。成膜条件については、上記スパッタリング条件と同様である。
【００２５】
このようにして作製した各評価サンプルについて、そのＩＴＯ膜表面側からカッターを用いて、一辺５ｍｍの正方形が４０個形成されるように、格子状の切り傷を形成した（５ｍｍ角正方形が縦４個（２０ｍｍ）×横１０個（５０ｍｍ））。そして、その表面にテープを貼付し、その後テープを剥がしとり、テープ剥がし後のＩＴＯ膜表面に設けた格子状態を目視で確認した。４０個の正方形の中で膜が剥がれている部分の面積を測定し、４０個の正方形の全面積に対する割合（剥離率％）を計算して、各評価サンプルの接合強度を評価した。剥離率０〜２０％を○、剥離率２１〜６０％を△、剥離率６１〜１００％を×とした。この接合強度の試験結果を表２に示す。
【００２６】
【表２】
2006330662.tif 000003
【００２７】
表１及び表２の結果から判るように、Ａｌ系合金膜の表面粗度値が大きくなると、素子を形成したときのコンタクト抵抗値も大きくなる傾向となるが、接合強度に関しては、逆に、粗度値が小さくなるとその強度が低下する傾向となった。以上の結果からコンタクト抵抗値が２００Ω以下で、実用的な接合強度を確保できる表面粗度としては、Ｒａ２．０Å〜２０Åの範囲であると考えられた。
【図面の簡単な説明】
【００２８】
【図１】四端子法による抵抗値測定素子の概略図。
【図１】
2006330662.tif 000004