(57)【要約】【課題】  受信したインパルス信号の位相（インパルスの位置）を高速、かつ正確に求め、ベースバンド信号を検出できるようにする。【解決手段】  受信しているインパルス信号がプリアンブル信号である場合に、プリアンブル信号を第２の積分器１０３で積分し、積分した値が予め定められた閾値を越えたタイミングでクロック生成回路１０５にリセット信号を出力する。これにより、クロック生成回路１０５が出力するクロック信号の位相がリセットされ、インパルスが入力されたタイミングで正確に立ち上がる（または立ち下がる）クロック信号が出力される。そして、Ｓ／Ｈ回路１０６が前記クロック信号に応じ、第１の積分器１０２によって積分されたインパルス信号を保持して出力することによってベースバンド信号が検出される。【選択図】  図１
2006186614.tif 000002
【特許請求の範囲】
【請求項１】
インパルス信号を受信し、ベースバンド信号を検出する信号検出装置であって、
受信したインパルス信号を積分した第１の積分信号を出力する第１の積分器と、
受信したインパルス信号を積分した第２の積分信号を出力する第２の積分器と、
前記インパルス信号の周期の整数倍の周期を有するクロック信号を生成して出力するクロック信号生成回路と、
前記クロック信号生成回路が生成する所定の位相のクロック信号が入力されたタイミングで、前記第１の積分信号のレベルに応じた信号を保持して出力する保持回路と、
前記第２の積分信号のレベルが、所定数のインパルスを含むインパルス信号を前記第２の積分器で積分した場合に得られるべきレベルを越えたタイミングで、クロック信号の位相を前記所定の位相にリセットするクロック信号生成回路用リセット回路と、
前記クロック信号生成回路が前記所定の位相のクロック信号を出力したタイミングで、前記第１の積分器の出力をリセットする第１の積分器用リセット回路と、
前記クロック信号の位相がリセットされるのと同じタイミングで、前記第２の積分器の出力をリセットする第２の積分器用リセット回路と、
を備えたことを特徴とする信号検出装置。
【請求項２】
請求項１の信号検出装置であって、
前記保持回路は、前記第１の積分信号のレベルが所定の閾値レベルより高いかどうかに応じたデジタル信号を保持して出力するように構成されていることを特徴とする信号検出装置。
【請求項３】
請求項１の信号検出装置であって、
前記保持回路は、前記第１の積分信号のレベルに応じたアナログ信号を保持して出力するように構成されていることを特徴とする信号検出装置。
【請求項４】
請求項１の信号検出装置であって、
さらに、前記第１の積分信号を遅延させる遅延回路を備え、
前記保持回路は、遅延した第１の積分信号が入力されるように構成されていることを特徴とする信号検出装置。
【請求項５】
請求項１の信号検出装置であって、
さらに、前記クロック信号を遅延させる遅延回路を備え、
前記保持回路は、遅延したクロック信号に応じ、前記第１の積分信号を保持して出力するように構成されていることを特徴とする信号検出装置。
【請求項６】
請求項１から請求項５のうちの何れか１項の信号検出装置であって、
さらに、受信したインパルス信号を増幅する増幅回路を備え、
前記第１の積分器は、増幅されたインパルス信号を積分した第１の積分信号を出力するように構成され、
前記第２の積分器は、増幅されたインパルス信号を積分した第２の積分信号を出力するように構成されていることを特徴とする信号検出装置。
【請求項７】
請求項１から請求項６のうちの何れか１項の信号検出装置であって、
前記第１の積分器は、ダイオード検波回路、およびローパスフィルタのうちの何れか一方であることを特徴とする信号検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インパルス信号を用いた通信において、ベースバンド信号を検出する信号検出装置に関するものである。
【背景技術】
【０００２】
近年、情報量の急速な増大化にともない、情報データの交換、伝送においては、大容量化、および高速化が要求されてきている。このような要求に対応するため、光通信や無線通信に関する技術開発が急速なスピードで日々進められている。
【０００３】
とりわけ、無線通信については、ケーブル等の配線が不要であることから、オフィスや家庭にいたるまで、普及が拡大しつつある。その中でも、通信を行う際に、搬送波を使わずに低消費電力で通信を行うことが可能である超広帯域帯（Ｕｌｔｒａ−Ｗｉｄｅ−Ｂａｎｄ、以下ＵＷＢという。）の信号を用いた通信（ＵＷＢ通信）が脚光を浴びている。
【０００４】
ＵＷＢ通信（例えば、１．５ＧＨｚ以上、または中心周波数の２５％以上の帯域を利用する超広帯域帯の信号を用いた通信）では、どのようにして超広帯域帯信号（インパルス信号）の位相（インパルスの位置）を正確に求めるかが重要である。
【０００５】
ＵＷＢ通信においてインパルス信号を受信し、ベースバンド信号を検出する信号検出装置としては、受信したインパルス信号とテンプレート信号（所定のパルス系列から成る信号）との相関が得られるまで、テンプレート信号の位相、または遅延時間の走査（スキャン）を繰り返すフィードバックループを構成することによって、受信したインパルス信号の位相を求め、求めた位相に基づいて、ベースバンド信号を検出するようにしたもの知られている（例えば、特許文献１を参照。）。
【０００６】
図８は、従来の信号検出装置の構成を示すブロック図である。
【０００７】
同図に示す信号検出装置７００は、受信アンテナ７０１、乗算器７０２、積分器７０３、比較回路７０４、調整回路７０５、タイミング発生器７０６、およびテンプレート発生器７０７を備えている。
【０００８】
受信アンテナ７０１は、インパルス信号を受信するようになっている。
【０００９】
乗算器７０２、積分器７０３、比較回路７０４、調整回路７０５、タイミング発生器７０６、およびテンプレート発生器７０７によって、テンプレート信号の位相、または遅延時間の走査（スキャン）を繰り返すフィードバックループが構成される。
【００１０】
乗算器７０２は、受信アンテナ７０１で受信したインパルス信号（受信信号）とテンプレート発生器７０７の出力信号（テンプレート信号）とを乗算して出力するようになっている。
【００１１】
積分器７０３は、乗算器７０２の出力を積分して出力するようになっている。積分器７０３の出力は、受信信号とテンプレート信号との相関が大きい場合に大きな値となる。
【００１２】
比較回路７０４は、積分器７０３の出力と予め定められた閾値との比較を行い、比較結果を調整回路７０５に出力するようになっている。
【００１３】
調整回路７０５は、比較回路７０４による比較の結果、積分器７０３の出力が前記閾値よりも小さい場合には、受信信号とテンプレート信号との相関が大きくなるように、タイミング発生器７０６が出力するトリガ信号（テンプレート発生器７０７がテンプレート信号を出力する際のトリガとなる信号）の出力タイミングを求め、この出力タイミングに対応する制御値をタイミング発生器７０６に出力し、前記閾値よりも大きい場合には、テンプレート信号が固定されるように制御値を出力するようになっている。
【００１４】
タイミング発生器７０６は、調整回路７０５が出力した制御値に応じたタイミングで、前記トリガ信号をテンプレート発生器７０７に出力するようになっている。
【００１５】
テンプレート発生器７０７は、前記トリガ信号が入力されたタイミングでテンプレート信号を乗算器７０２に出力するようになっている。すなわち、テンプレート信号は、トリガ信号が出力されるタイミングに応じ、位相がシフトさせられる。
【００１６】
このように構成された信号検出装置７００は、以下のようにしてパルスの位置を求め、ベースバンド信号を検出する。
【００１７】
送信されたインパルス信号は、受信アンテナ７０１で受信され、乗算器７０２に入力されるとテンプレート発生器７０７から出力されたテンプレート信号と乗算が行われて出力され、さらに積分器７０３によって積分されて、比較回路７０４に入力される。
【００１８】
比較回路７０４は、積分器７０３の出力と予め定められた閾値とを比較し、その比較結果を調整回路７０５に出力する。調整回路７０５は、前記トリガ信号の出力タイミングに対応する制御値を算出し、タイミング発生器７０６に出力する。そして、タイミング発生器７０６が前記制御値に応じたタイミングでトリガ信号をテンプレート発生器７０７に出力することによって、テンプレート発生器７０７は、トリガ信号が入力されたタイミングでテンプレート信号を出力する。
【００１９】
これにより、フィードバックループが形成され、受信信号とテンプレート信号との位相が同じになるようにテンプレート信号出力のタイミングが制御され、比較回路７０４での比較結果が所定の閾値を超えたところで、前記制御値が固定される。
【００２０】
そして、乗算器７０２の出力がＦＦ（Ｆｌｉｐ  Ｆｌｏｐ）などのサンプルホールド回路に入力されることによって、ベースバンド信号が検出される。
【特許文献１】特願２００１−５７１３５４（第５５頁、第８図）
【発明の開示】
【発明が解決しようとする課題】
【００２１】
しかし、従来の信号検出装置では、前記テンプレート信号の位相、または遅延時間を少しずつシフトさせ、前記比較結果が前記閾値を越える位相、または遅延時間を決定していたため、調整設定（一度にシフトさせる量）が細かいと正確な位相（インパルスの位置）を検出できる代わりに検出時間が長くなり、逆に調整設定が荒いと検出時間は短くなるが、正確な位相が検出できない可能性が大きくなり、検出の精度と検出時間の短縮を両立できないという問題を有している。
【００２２】
本発明は、前記の問題に着目してなされたものであり、受信したインパルス信号の位相（インパルスの位置）を高速、かつ正確に求め、ベースバンド信号を検出できる信号検出装置を提供することを課題とする。
【課題を解決するための手段】
【００２３】
前記の課題を解決するため、請求項１の発明は、
インパルス信号を受信し、ベースバンド信号を検出する信号検出装置であって、
受信したインパルス信号を積分した第１の積分信号を出力する第１の積分器と、
受信したインパルス信号を積分した第２の積分信号を出力する第２の積分器と、
前記インパルス信号の周期の整数倍の周期を有するクロック信号を生成して出力するクロック信号生成回路と、
前記クロック信号生成回路が生成する所定の位相のクロック信号が入力されたタイミングで、前記第１の積分信号のレベルに応じた信号を保持して出力する保持回路と、
前記第２の積分信号のレベルが、所定数のインパルスを含むインパルス信号を前記第２の積分器で積分した場合に得られるべきレベルを越えたタイミングで、クロック信号の位相を前記所定の位相にリセットするクロック信号生成回路用リセット回路と、
前記クロック信号生成回路が前記所定の位相のクロック信号を出力したタイミングで、前記第１の積分器の出力をリセットする第１の積分器用リセット回路と、
前記クロック信号の位相がリセットされるのと同じタイミングで、前記第２の積分器の出力をリセットする第２の積分器用リセット回路と、
を備えたことを特徴とする。
【００２４】
これにより、受信したインパルス信号の位相（インパルスの位置）が正確、かつ高速に求められ、ベースバンド信号を正確に検出することが可能になる。
【００２５】
また、請求項２の発明は、
請求項１の信号検出装置であって、
前記保持回路は、前記第１の積分信号のレベルが所定の閾値レベルより高いかどうかに応じたデジタル信号を保持して出力するように構成されていることを特徴とする。
【００２６】
また、請求項３の発明は、
請求項１の信号検出装置であって、
前記保持回路は、前記第１の積分信号のレベルに応じたアナログ信号を保持して出力するように構成されていることを特徴とす。
【００２７】
これらにより、受信したインパルス信号がデジタル信号、またはアナログ信号として保持され、ベースバンド信号の出力が可能になる。
【００２８】
また、請求項４の発明は、
請求項１の信号検出装置であって、
さらに、前記第１の積分信号を遅延させる遅延回路を備え、
前記保持回路は、遅延した第１の積分信号が入力されるように構成されていることを特徴とする。
【００２９】
また、請求項５の発明は、
請求項１の信号検出装置であって、
さらに、前記クロック信号を遅延させる遅延回路を備え、
前記保持回路は、遅延したクロック信号に応じ、前記第１の積分信号を保持して出力するように構成されていることを特徴とする。
【００３０】
これらにより、第２の積分器やクロック信号生成回路などで信号に遅延を生じた場合にも、インパルス信号が入力されたタイミングで立ち上がる（または立ち下がる）クロック信号をより正確に出力することができ、このクロック信号を用いることによって、ベースバンド信号を正確に検出することが可能になる。
【００３１】
また、請求項６の発明は、
請求項１から請求項５のうちの何れか１項の信号検出装置であって、
さらに、受信したインパルス信号を増幅する増幅回路を備え、
前記第１の積分器は、増幅されたインパルス信号を積分した第１の積分信号を出力するように構成され、
前記第２の積分器は、増幅されたインパルス信号を積分した第２の積分信号を出力するように構成されていることを特徴とする。
【００３２】
これにより、受信したインパルス信号が増幅され、受信したインパルス信号の強度が小さいときでも、高速、かつ正確にインパルス信号の位相が求められ、ベースバンド信号を正確に検出することが可能になる。
【００３３】
また、請求項７の発明は、
請求項１から請求項６のうちの何れか１項の信号検出装置であって、
前記第１の積分器は、ダイオード検波回路、およびローパスフィルタのうちの何れか一方であることを特徴とする。
【００３４】
これにより、受信したインパルス信号がダイオード検波回路、またはローパスフィルタによって積分され、ベースバンド信号として検出することが可能になる。
【発明の効果】
【００３５】
本発明によれば、受信したインパルス信号の位相を高速、かつ正確に求め、ベースバンド信号を検出できる。
【発明を実施するための最良の形態】
【００３６】
本発明の実施形態に係る信号検出装置は、まず、受信している信号がプリアンブル信号（通信の際にデータの送信に先行して送られてくる所定のインパルス列からなる信号）である期間に、ベースバンド信号の検出タイミングを示すクロック信号の位相をリセットし、次に、このクロック信号を用いてベースバンド信号を検出する。
【００３７】
《発明の実施形態１》
図１は、本発明の実施形態１に係る信号検出装置１００構成を示すブロック図である。
【００３８】
信号検出装置１００は、受信アンテナ１０１、第１の積分器１０２、第２の積分器１０３、比較回路１０４、クロック生成回路１０５、およびサンプルホールド回路（Ｓ／Ｈ回路）１０６を備えて構成されている。
【００３９】
受信アンテナ１０１は、インパルス信号を受信し、その信号（受信信号）を２分岐させて第１の積分器１０２、および第２の積分器１０３に出力するようになっている。
【００４０】
第１の積分器１０２は、受信信号を積分してＳ／Ｈ回路１０６に出力し、クロック生成回路１０５が出力するクロック信号（後述）の１周期分の積分を終えたタイミングで、図示しない第１の積分器用リセット回路が出力する第１の積分器用リセット信号によって、出力がリセットされるようになっている。この第１の積分器用リセット回路は、例えばクロック生成回路１０５が出力するクロック信号（後述）に同期して、第１の積分器用リセット信号を生成するように構成される。
【００４１】
第２の積分器１０３は、前記受信信号を積分して比較回路１０４に出力し、比較回路１０４からリセット信号（後述）が入力された場合に、出力をリセットするようになっている。
【００４２】
比較回路１０４は、第２の積分器１０３からの出力信号と予め定められた閾値との比較を行い、第２の積分器１０３からの出力信号が前記閾値を超えた場合に、リセット信号をクロック生成回路１０５、および第２の積分器１０３に出力するようになっている。この閾値は、受信信号に含まれるインパルスを所定数（例えば、３つのインパルス）分だけ積分した時に得られるべき値である。このように閾値を定めることによって、第２の積分器１０３の出力が前記閾値を超えたタイミングがインパルス信号が立ち上がったタイミングになるので、比較回路１０４で第２の積分器１０３からの出力信号がこの閾値を超えたかどうかを比較することによって、インパルス信号が受信されたタイミング（位相検出ポイント）を検出できる。
【００４３】
クロック生成回路１０５は、受信信号と同じ周期を有するクロック信号をＳ／Ｈ回路１０６に出力するようになっている。また、比較回路１０４からリセット信号が入力されたタイミングで、前記クロック信号の位相をリセットするようになっている。具体的には、リセット信号が入力されたタイミングで立ち上がる（または立ち下がる）クロック信号を生成して出力するようになっている。
【００４４】
Ｓ／Ｈ回路１０６は、具体的には、例えばフリップフロップによって構成され、前記クロック信号の立ち上がり（または立下り）のタイミングで第１の積分器１０２の出力を保持し、出力するようになっている。
【００４５】
上記のように構成された信号検出装置１００は、まず、受信信号が前記プリアンブル信号である期間に、以下のように動作して受信信号に含まれるインパルスの位置を検出し、クロック信号の位相をリセットする。
【００４６】
送信されている信号がプリアンブル信号の場合には、例えば、図２の上段に示すように、Ｈｉｇｈレベルの状態とＬｏｗレベル状態が交互に繰り返された信号が受信アンテナ１０１で受信される。そして、この受信信号が２分岐され、その一方が第２の積分器１０３に入力されると、この信号は積分されて比較回路１０４に出力される。積分された信号を時系列で表わすと図２（下段）のようになる。
【００４７】
比較回路１０４は、第２の積分器１０３の出力が前記閾値を超えたタイミングでリセット信号をクロック生成回路１０５に出力する。例えば、閾値がプリアンブル信号のインパルス３つを積分した際に得られるべき値に定められていた場合には、図２に示すように３つ目のインパルスが受信されたタイミングでリセット信号が出力される。そして、クロック生成回路１０５は、リセット信号が入力されたタイミングで立ち上がる（または立ち下がる）クロック信号を生成して出力する。
【００４８】
また、前記リセット信号は、第２の積分器１０３にも入力され、第２の積分器１０３の出力がリセットされることによって、再度位相の検出のための動作が可能になる。
【００４９】
プリアンブル信号の受信が終わり、次に実際のデータが含まれた信号の受信が開始された場合には、第１の積分器１０２は、受信信号を積分してＳ／Ｈ回路１０６に出力する。
【００５０】
前記クロック信号は、前記のように位相がリセットされているので、Ｓ／Ｈ回路１０６が前記クロック信号が立ち上がった（または立ち下がった）タイミングで、第１の積分器１０２の出力を保持して出力することによって、正確にベースバンド信号（データ）が検出（再生）される。また、第１の積分器用リセット信号が出力され、第１の積分器１０２の出力がリセットされる。
【００５１】
また、実際のデータの受信が行われている間も、第２の積分器１０３による受信信号の積分、比較回路１０４による第２の積分器１０３の出力と前記閾値との比較、および前記リセット信号の出力等が行われ、インパルスが入力されたタイミングで正確に立ち上がる（または立ち下がる）ように前記クロック信号が調整されて出力される。
【００５２】
上記のように、本実施形態の装置によれば、従来の装置のような乗算器（ミキサー）やテンプレート発生器等によって構成されたフィードバック回路が不用になるので、高速に受信信号の位相（インパルスの位置）を求めることが可能になる。
【００５３】
また、インパルスが入力されたタイミングで正確に立ち上がる（または立ち下がる）ように前記クロック信号が出力されるので、正確にベースバンド信号を検出することが可能になる。
【００５４】
《発明の実施形態２》
次に、本発明の実施形態２に係る信号検出装置２００について説明する。
【００５５】
なお、以下の実施形態において前記実施形態１等と同様の機能を有する構成要素については、同一の符号を付して説明を省略する。
【００５６】
信号検出装置２００は、実施形態１の装置と比べ、図３に示すように、第１の積分器１０２の出力を遅延させる遅延調整回路２１０を備えて構成されている点が異なっている。
【００５７】
このように、遅延調整回路２１０が設けられることによって、第２の積分器１０３やクロック生成回路１０５等で信号に遅延を生じた場合にも、インパルスが入力されたタイミングで正確に立ち上がる（または立ち下がる）ように前記クロック信号が出力されるので、正確にベースバンド信号を検出することが可能になる。
【００５８】
《発明の実施形態３》
本発明の実施形態３に係る信号検出装置３００は、実施形態２の装置のように第１の積分器１０２の出力を遅延させるのではなく、図４に示すように、クロック生成回路１０５の出力を遅延させる遅延調整回路３２０を備えて構成された例である。
【００５９】
クロック生成回路１０５の出力を遅延させるようにしても、実施形態２の装置と同様に第２の積分器１０３やクロック生成回路１０５等で信号に遅延を生じた場合にも、インパルスが入力されたタイミングで正確に立ち上がる（または立ち下がる）ように前記クロック信号が出力されるタイミングを調整できる。
【００６０】
また、比較回路１０４やクロック生成回路１０５によるクロック信号の遅延が受信信号の１／２周期分よりも大きい場合には、第１の積分器１０２の出力を遅延させるよりもクロック生成回路１０５の出力を遅延させた方が、より小さな遅延時間の遅延調整回路を用いてクロック信号の遅延を調整することが可能になる。
【００６１】
したがって、本実施形態でもやはり、正確にベースバンド信号を検出することが可能になる。
【００６２】
《発明の実施形態４》
本発明の実施形態４に係る信号検出装置４００は、実施形態１の装置と比べ、図５に示すように、受信アンテナ１０１の出力を増幅して第１の積分器１０２と第２の積分器１０３に出力するＬｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ（ＬＮＡ）４３０が追加されて構成されている点が異なっている。
【００６３】
このように、ＬＮＡ４３０が設けられることによって、受信信号の強度が小さい場合でも、ＬＮＡ４３０によって受信信号が増幅されるので、高速、かつ正確に受信信号の位相を求め、ベースバンド信号を検出できる。
【００６４】
また、実施形態２の装置や実施形態３の装置に対しても同様に受信アンテナ１０１の出力を増幅するＬＮＡ４３０を備えるように構成してもやはり、受信信号の強度が小さい場合でも、高速、かつ正確に受信信号の位相を求め、ベースバンド信号を検出することが可能になる。
【００６５】
具体的には、図６に示す信号検出装置５００が実施形態２の装置にＬＮＡ４３０を備えて構成したもである。また、図７に示す信号検出装置６００が実施形態４の装置にＬＮＡ４３０を備えて構成したものである。
【００６６】
なお、上記で説明した各実施形態では、プリアンブル信号のインパルスを３つ分受信したタイミングで位相が検出されるように閾値が定められている例を説明したが、閾値を決定するためのインパルス数は、上記の例に限定されない。
【００６７】
また、送信されるデータが所定のパルス系列によって拡散させられて、本信号検出装置に対し送信される（すなわち送信される情報１ビットが多くのパルスからなる。）場合にも上記実施形態の装置を適用することが可能である。この場合のクロック生成回路１０５は、前記パルス系列長分に相当する周期を有するクロック信号を生成するように構成する。そして、第１の積分器１０２は、受信信号に対し前記パルス系列長分の積分を行ってＳ／Ｈ回路１０６に出力し、クロック生成回路１０５がクロック信号を出力したタイミングで第１の積分器用リセット回路が出力する第１の積分器用リセット信号によって、出力がリセットされるように構成する。
【００６８】
また、Ｓ／Ｈ回路１０６は、上記で説明したフリップフロップのように、１つの素子によって、クロック生成回路１０５の出力を所定の閾値を基にデジタル値に変換するのではなく、例えば比較回路（コンパレータ）によって基準値と比較を行い、その結果を保持回路によって保持するようにしてもよい。これにより、精度よくベースバンド信号の検出を行うことが可能になる。
【００６９】
また、Ｓ／Ｈ回路１０６は、デジタル値に変換された信号を保持するのではなく、例えばアナログ信号として第１の積分器１０２の出力を保持するように構成してもよい。
【産業上の利用可能性】
【００７０】
本発明にかかる信号検出装置は、受信したインパルス信号の位相を高速、かつ正確に求め、ベースバンド信号を検出できるという効果を有し、インパルス信号を用いた通信において、ベースバンド信号を検出する信号検出装置等として有用である。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施形態１に係る信号検出装置の構成を示すブロック図である。
【図２】受信信号（プリアンブル信号）とプリアンブル信号を積分した結果を示す図である。
【図３】本発明の実施形態２に係る信号検出装置の構成を示すブロック図である。
【図４】本発明の実施形態３に係る信号検出装置の構成を示すブロック図である。
【図５】本発明の実施形態４に係る信号検出装置の構成を示すブロック図である。
【図６】本発明の実施形態５に係る信号検出装置の構成を示すブロック図である。
【図７】本発明の実施形態６に係る信号検出装置の構成を示すブロック図である。
【図８】従来の信号検出装置の構成を示すブロック図である。
【符号の説明】
【００７２】
１００      信号検出装置
１０１      受信アンテナ
１０２      第１の積分器
１０３      第２の積分器
１０４      比較回路
１０５      クロック生成回路
１０６      Ｓ／Ｈ回路
２００      信号検出装置
２１０      遅延調整回路
３００      信号検出装置
３２０      遅延調整回路
４００      信号検出装置
４３０      ＬＮＡ
５００      信号検出装置
６００      信号検出装置
７００      信号検出装置
７０１      受信アンテナ
７０２      乗算器
７０３      積分器
７０４      比較回路
７０５      調整回路
７０６      タイミング発生器
７０７      テンプレート発生器
【図１】
2006186614.tif 000003
【図２】
2006186614.tif 000004
【図３】
2006186614.tif 000005
【図４】
2006186614.tif 000006
【図５】
2006186614.tif 000007
【図６】
2006186614.tif 000008
【図７】
2006186614.tif 000009
【図８】
2006186614.tif 000010