(57)【要約】【課題】インバータ設置数に関係なく制御装置を共通化でき、設置数の変更などを容易にする。【解決手段】複数のインバータユニット２〜４を並設し、各相電流を検出器１１Ａ〜１３Ａで検出した各相電流値を、一端を共通接続された抵抗１４Ａ〜１６Ａを介して加算し平均値を得ると、抵抗両端の電圧はその平均値からのずれ分に相当するので、これに基き可変オンディレイ回路２６Ａ〜３１Ａによりオン指令を遅らせてスイッチング素子５Ａ〜１０Ａに伝達することにより、電流のバランスを図る。制御装置３２には抵抗の共通接続部のみが接続されるので、インバータ数とは無関係にできる。【選択図】図１
2006296110.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチング素子により構成される電圧形インバータユニットを複数台備え、各ユニットの交流出力部を並列接続し、共通の制御装置により各ユニット内の前記半導体スイッチング素子にスイッチング指令を与えるユニットインバータ装置において、
各ユニットの内部に、その交流出力電流を検出する電流検出器と、この電流検出器の出力に接続された抵抗と、この抵抗の両端電圧を検出する差電圧検出器とを設け、前記抵抗の一端を全てのユニットで共通接続して前記制御装置に導入するとともに、前記差電圧に応じた時間だけオン指令を遅らせて前記半導体スイッチング素子に伝達する可変オンディレイ回路を設けたことを特徴とするユニットインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数台のインバータを並列運転するとき、その出力電流のバランスを維持することが可能なユニットインバータ装置に関する。
【背景技術】
【０００２】
図３に従来の装置構成例を示す。図３において、１０１は直流電源、１０２Ａ，１０２Ｂ，１０２Ｃはデッドタイム生成およびスイッチング素子のゲート駆動を行なう駆動回路、
１０３Ａ，１０３Ｂ，１０３Ｃはインバータ主回路、１０４Ａ〜１０６Ｃは電流検出器、１０７はＰＷＭ（パルス幅変調）波形発生回路、１０８は電流バランス回路をそれぞれ示している。
【０００３】
図３ではインバータを複数台並列接続した構成としているが、これは下記１）〜３）の目的を達成するためである。
１）電力容量が互いに異なる負荷に対応する際、インバータの並列数で容量を調整することにより、容量の異なるインバータの設計，製作を不要とする。
２）装置設置後の容量変更を容易にする。
３）メンテナンスや故障の際、対象となるインバータのみを停止させることで、電力供給を継続できるようにする。
【０００４】
このような装置では、共通の制御装置からのＰＷＭ信号により各インバータを駆動するが、インバータ内のスイッチング素子の特性のばらつき等により電流アンバランスが生じる。アンバランスがあると、インバータの台数分の容量を確保できないばかりか、はなはだしい場合は、或るインバータに電流が集中して過電流で停止→他のインバータの電流分担増加→別のインバータが過電流で停止→さらに電流分担増加という現象を起こし、装置全体の停止を招くおそれもある。
【０００５】
電流バランス制御回路１０８は、上記のような過電流による停止を防止するために設けられるもので、その具体的な構成例を図４に示す。これは例えば特許文献１に示されているもので、２０１は加算器、２０２は割算器、２０３〜２０５は偏差検出回路、２０６〜２０８は偏差制御アンプ、２０９はパルス幅調整回路である。
３台のインバータの各相電流ＩｕＡ，ＩｕＢ，ＩｕＣについて、２０１，２０２によってその平均値を算出し、２０３〜２０５によって各インバータの電流平均値との差を演算する。これを２０６〜２０８で増幅した後、２０９に入力する。
【０００６】
回路２０９は、例えばインバータＡの電流偏差が正の場合には、正の電圧を出力するパルス幅を短く、負の電圧を出力するパルス幅を長くするよう、インバータＡに伝達するＰＷＭ信号を補正することにより、電流アンバランスを抑制する。図４はＵ相電流分のみ示したが、他のＶ相，Ｗ相についても同様に電流バランス制御回路を設けるものとする。
調整されたパルスに対し、さらに１０２Ａ，１０２Ｂ，１０２Ｃにより、正側スイッチング素子，負側スイッチング素子の同時オンによる直流短絡を防止するためのオフ期間、いわゆるデッドタイムを付加している。
【０００７】
【特許文献１】特開平０９−３３１６８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図３の方式では、次のような問題がある。
１）制御装置内部に、インバータ数に対応したバランス制御回路が必要であるが、インバータ数は最小１から容量によっては数十に及ぶこともあり得る。このため、制御装置の共通化が困難である。
２）バランス制御回路数を超えて、インバータを増設することができない。この場合は、制御装置を交換することが必要となる。
３）並列数が多い場合、各インバータから制御装置に接続される電流検出信号線の数が多くなる。インバータを多数並列する場合、信号線が多くなりすぎ、装置の大型化につながる。
【０００９】
したがって、この発明の課題は、インバータ設置数に関係なく制御装置を共通化でき、設置数の変更等を容易にすることにある。
【課題を解決するための手段】
【００１０】
このような課題を解決するため、この発明では、半導体スイッチング素子により構成される電圧形インバータユニットを複数台備え、各ユニットの交流出力部を並列接続し、共通の制御装置により各ユニット内の前記半導体スイッチング素子にスイッチング指令を与えるユニットインバータ装置において、
各ユニットの内部に、その交流出力電流を検出する電流検出器と、この電流検出器の出力に接続された抵抗と、この抵抗の両端電圧を検出する差電圧検出器とを設け、前記抵抗の一端を全てのユニットで共通接続して前記制御装置に導入するとともに、前記差電圧に応じた時間だけオン指令を遅らせて前記半導体スイッチング素子に伝達する可変オンディレイ回路を設けたことを特徴とする。
【発明の効果】
【００１１】
この発明によれば、インバータの並列台数に関わらず制御回路を共通化できるようにする。また、台数の増設，削除等の変更を容易にする。
【発明を実施するための最良の形態】
【００１２】
図１はこの発明の実施の形態を示す構成図である。
図１において、１は直流電源、２〜４はインバータユニット、５Ａ〜１０Ａは半導体スイッチング素子、１１Ａ〜１３Ａは電流検出器、１４Ａ〜１６Ａは抵抗、１７Ａ〜１９Ａはスイッチ、２０Ａ〜２２Ａは差動増幅器、２３Ａ〜２５Ａは符号反転器、２６Ａ〜３１Ａは可変オンディレイ回路（単に、可変オンディレイとも言う）である。この可変オンディレイと半導体スイッチング素子との間には、図示されないゲート駆動回路が設けられる。３２はインバータユニット２〜４に共通に設けられる制御装置である。
【００１３】
各相の交流電流は検出器１１Ａ〜１３Ａにて検出され、電流値に比例する電圧に変換される。これを抵抗１４Ａ〜１６Ａを介して、他のユニットの同一の電流検出線と、共通接続線にて接続する。共通接続線は各ユニットを渡るように配線するため、制御装置３２に接続される数はユニット数が増えても増加しない。また、点線で示すように最初のユニットと最後のユニットを別の共通接続線で接続し、ループを作ることで接続を保ったまま任意のユニットを取り外すことができる。
【００１４】
各ユニットの抵抗値を同じにし、共通接続線の電圧を検出する検出器に入力インピーダンスの充分大きいものを用いれば、共通接続線の電圧は各ユニット内電圧の平均値となる。図２にその原理を示す。検出器Ｄの入力インピーダンスＺｉ＝∞として、電圧Ｖ１〜Ｖｎの平均値を得る例である。これにより、抵抗１４Ａ〜１６Ａの両端電圧は、ユニット各相電流の平均値に対する偏差に比例する値となるので、両端電圧を差動増幅器２０Ａ〜２２Ａで測定し、偏差信号として用いる。
【００１５】
可変オンディレイ２６Ａ〜３１Ａは、入力される偏差信号が大きいほど、遅延時間を大きくする。正側半導体スイッチ５Ａ〜７Ａはオン時に交流出力端に正の電圧を発生させ、正方向に電流を増加させる。一方、負側半導体スイッチ８Ａ〜１０Ａはオン時に交流出力端に負の電圧を発生させ、負方向に電流を増加させる。したがって、スイッチ５Ａ〜７Ａにつながるオンディレイ２６Ａ，２８Ａ，３０Ａには偏差信号をそのまま入力して、偏差が正のときに５Ａ〜７Ａのオンを遅らせ、正方向の電流を抑制する。また、スイッチ８Ａ〜１０Ａにつながるオンディレイ２７Ａ，２９Ａ，３１Ａには符号反転器２３Ａ〜２５Ａを介して偏差信号を入力し、偏差が負のときに８Ａ〜１０Ａのオンを遅らせ、負方向の電流を抑制する。
【００１６】
制御装置３２に接続される交流電流検出信号線は、上述のように共通接続線（＝電流平均値信号線）のみであり、ユニット電流の平均値に基いて制御を行なう。入力される電圧のレベルは、平均値が伝達されるのでユニット数が変わっても同じである。したがって、制御装置のハードウエアはユニット数に関わらず共通のものを使用できる。
【００１７】
スイッチ１７Ａ〜１９Ａはユニット内電流検出信号線の、共通接続線への接続／非接続を選択するものである。すなわち、故障やメンテナンス等で或るユニットを停止させる場合、これらのスイッチをオフすることで、そのユニットの電流検出値を平均値演算から除くことができる。また、スイッチに半導体スイッチ（アナログスイッチ等）を用い、制御装置よりオン／オフ指令を与えることで、インバータの運転／停止とスイッチのオン／オフを充分小さい時間差で行なうことができる。これにより、例えば他のユニットを運転したまま或るユニットを停止し、装置から取り外し、メンテナンス後に再度取り付けて再起動する作業等が可能となる。
【００１８】
制御装置３２は、予め最低限確保すべきデッドタイム（固定デッドタイム）を含んだ信号を、各ユニットに与える。ユニット内のオンディレイでさらに遅延（可変デッドタイム）があるので、半導体スイッチ端でのデッドタイムは（固定デッドタイム＋可変デッドタイム）となる。
なお、正側，負側半導体スイッチの同時オンによる直流電源短絡を避けるため、オフタイミングに対するディレイは設けないこととする。
【図面の簡単な説明】
【００１９】
【図１】この発明の実施の形態を示す構成図
【図２】図１の共通接続線の電圧検出原理説明図
【図３】従来例を示す構成図
【図４】図３の電流バランス制御回路の具体例を示す構成図
【符号の説明】
【００２０】
１…直流電源、２〜４…インバータユニット、５Ａ〜１０Ａ…半導体スイッチング素子、１１Ａ〜１３Ａ…電流検出器、１４Ａ〜１６Ａ…抵抗、１７Ａ〜１９Ａ…スイッチ、２０Ａ〜２２Ａ…差動増幅器、２３Ａ〜２５Ａ…符号反転器、２６Ａ〜３１Ａ…可変オンディレイ回路、３２…制御装置。
【図１】
2006296110.tif 000003
【図２】
2006296110.tif 000004
【図３】
2006296110.tif 000005
【図４】
2006296110.tif 000006