(57)【要約】【課題】本発明は、電子機器の表示部等に用いられる液晶表示装置及びその製造方法に関し、光漏れが防止された高品位の液晶表示装置及びその製造方法を提供することを目的とする。【解決手段】ＴＦＴ基板１には、第１乃至第４の柱状スペーサ受けパターン５０、５２、５４、５８及び絶縁膜３２並びに最終保護膜４２からなる突起構造物が形成されている。突起構造物は対向基板４に配置された柱状スペーサ８０に埋め込まれているので、液晶表示パネルを面押ししてもＴＦＴ基板１と対向基板４とのズレは殆ど生じなくなる。【選択図】図５
2006330470.tif 000002
【特許請求の範囲】
【請求項１】
相互に対向して配置された第１の基板及び第２の基板と、
前記第１及び第２の基板の間に封入された液晶と、
前記第１及び第２の基板のセルギャップを保持するために前記第１の基板に配置された柱状スペーサと、
前記第２の基板に形成されて少なくとも２種類以上の高さをもつ、柱状スペーサ受け部を備えた突起構造物と
を有することを特徴とする液晶表示装置。
【請求項２】
相互に対向して配置された第１の基板及び第２の基板と、
前記第１及び第２の基板の間に封入された液晶と、
前記第１及び第２の基板のセルギャップを保持するために前記第１の基板に配置された柱状スペーサと、
前記第２の基板に形成された、柱状スペーサ受け部を備えて前記柱状スペーサが接触する柱状スペーサ接触部と、
前記第２の基板に形成された、前記柱状スペーサ接触部の周辺に前記柱状スペーサ接触部より高く形成されて前記柱状スペーサの周辺に配置される柱状スペーサ周辺部と
を有すること特徴とする液晶表示装置。
【請求項３】
相互に対向して配置された第１の基板及び第２の基板と、
前記第１及び第２の基板の間に封入された液晶と、
前記第１及び第２の基板のセルギャップを保持するために前記第１の基板に配置された柱状スペーサと、
前記第２の基板に形成された、柱状スペーサ受け部を備えて前記柱状スペーサに接触する柱状スペーサ接触部と、
前記第１の基板に形成された、前記第２の基板の前記柱状スペーサ受け部と接触しない柱状スペーサと、
前記第２の基板に形成された、前記柱状スペーサの先端部より高くなるように形成されて前記柱状スペーサの周辺に配置される柱状スペーサ周辺部と
を有することを特徴とする液晶表示装置。
【請求項４】
請求項１記載の液晶表示装置において、
前記突起構造物は、前記第２の基板に設けられたゲート層、ゲート絶縁膜層、半導体層、コンタクト層、ドレイン層（データ層）、パッシベーション膜層、オーバーコート層、画素電極、反射拡散層及び反射電極層のうちの少なくとも１層以上、又は前記第２の基板に設けられたブラックマトリクス層、ＣＦ層、コモン電極層及びドメイン規制用突起物層のうちの少なくとも１層以上が用いられて形成されていること
を特徴とする液晶表示装置。
【請求項５】
請求項１記載の液晶表示装置において、
前記突起構造物は、孤立パターンであり、
前記突起構造物の少なくとも一部は、下層部面積が上層部面積よりも広い構造となるように形成されていること
を特徴とする液晶表示装置。
【請求項６】
請求項１又は５に記載の液晶表示装置において、
前記突起構造物は、前記柱状スペーサに埋め込まれていること
を特徴とする液晶表示装置。
【請求項７】
請求項６記載の液晶表示装置において、
前記突起構造物は、複数設けられていること
を特徴とする液晶表示装置。
【請求項８】
請求項７記載の液晶表示装置において、
複数の前記突起構造物は、異なる形状に形成されていること
を特徴とする液晶表示装置。
【請求項９】
請求項２又は３に記載の液晶表示装置において、
前記柱状スペーサ周辺部は、前記第２の基板に設けられたゲート層、ゲート絶縁膜層、半導体層、コンタクト層、ドレイン層（データ層）、パッシベーション膜層、オーバーコート層、画素電極、反射拡散層及び反射電極層のうちの少なくとも１層以上、又は前記第２の基板に設けられたブラックマトリクス層、ＣＦ層、コモン電極層、ドメイン規制用突起物層のうちの少なくとも１層以上が用いられて形成されていること
を特徴とする液晶表示装置。
【請求項１０】
請求項２又は３に記載の液晶表示装置において、
前記柱状スペーサ周辺部は、前記第２の基板に形成された所定のバスライン又は所定の電極であること
を特徴とする液晶表示装置。
【請求項１１】
請求項２記載の液晶表示装置において、
前記柱状スペーサは、前記第２の基板のパターンに対して少なくとも２ヶ所以上異なる位置に配置されていること
を特徴とする液晶表示装置。
【請求項１２】
請求項３記載の液晶表示装置において、
前記柱状スペーサ周辺部は、スルーホール構造となるように形成されていること
を特徴とする液晶表示装置。
【請求項１３】
請求項１乃至３のいずれか１項に記載の液晶表示装置において、
前記第２の基板に備えられた前記柱状スペーサ受け部は、高さが異なって形成されていること
を特徴とする液晶表示装置。
【請求項１４】
請求項１乃至３のいずれか１項に記載の液晶表示装置において、
異なる形状の前記柱状スペーサが複数設けられていること
を特徴とする液晶表示装置。
【請求項１５】
請求項１乃至３のいずれか１項に記載の液晶表示装置において、
硬度の異なる前記柱状スペーサが複数設けられていること
を特徴とする液晶表示装置。
【請求項１６】
相互に対向して配置された第１の基板及び第２の基板と、前記第１及び第２の基板の間に封入された液晶と、前記第１及び第２の基板のセルギャップを保持するために前記第１の基板に配置された柱状スペーサとを有する液晶表示装置の製造方法において、
少なくとも２種類以上の高さをもつ柱状スペーサ受け部を有する突起構造物をＴＦＴ形成工程又はＣＦ形成工程で前記第２の基板に形成すること
を特徴とする液晶表示装置の製造方法。
【請求項１７】
相互に対向して配置された第１の基板及び第２の基板と、前記第１及び第２の基板の間に封入された液晶と、前記第１及び第２の基板のセルギャップを保持するために前記第１の基板に配置された柱状スペーサとを有する液晶表示装置の製造方法において、
前記柱状スペーサが接触する柱状スペーサ接触部より高くなるように、前記柱状スペーサの周辺に配置される柱状スペーサ周辺部をＴＦＴ形成工程又はＣＦ形成工程で前記第２の基板に形成すること
を特徴とする液晶表示装置の製造方法。
【請求項１８】
相互に対向して配置された第１の基板及び第２の基板と、前記第１及び第２の基板の間に封入された液晶と、前記第１及び第２の基板のセルギャップを保持するために前記第１の基板に配置された柱状スペーサとを有する液晶表示装置の製造方法において、
前記柱状スペーサの先端部より高くなるように前記柱状スペーサの周辺に配置される柱状スペーサ周辺部をＴＦＴ形成工程又はＣＦ形成工程で前記第２の基板に形成すること
を特徴とする液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器の表示部等に用いられる液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
液晶表示装置は、ＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）に比べて薄くて軽量であり、低電圧で駆動できて消費電力が小さいという利点がある。そのため、液晶表示装置は、テレビ受像機、ノート型ＰＣ（パーソナルコンピュータ）、デスクトップ型ＰＣ、ＰＤＡ（携帯端末機器）及び携帯電話機器など、種々の電子機器の表示部に使用されている。特に、各画素（サブピクセル）毎にスイッチング素子としてＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）を設けたアクティブマトリクス型液晶表示装置はその駆動能力の高さからＣＲＴに匹敵する優れた表示特性を示し、デスクトップ型ＰＣやテレビ受像機など、従来ＣＲＴが使用されていた分野にも広く使用されるようになっている。
【０００３】
液晶表示装置は、一般に透明電極を備えた２枚の基板と両基板間に挟持された液晶層とを有している。液晶表示装置は透明電極間に所定の電圧を印加して液晶を駆動させ、画素毎に光透過率を制御することにより所望の表示が得られるようになっている。近年、液晶表示装置の需要は増加しており、液晶表示装置に対する要求も多様化している。その中で、特に表示品質の改善が強く要求されている。輝度むらのない良好な表示を得るために、基板上に柱状スペーサを形成して液晶層の厚さ（セルギャップ）を均一に制御する技術が主流になりつつある。
【０００４】
従来の柱状スペーサは、基板面内に所定の配置パターンで配置されている。この柱状スペーサによって、互いに貼り合わされた薄膜トランジスタ（ＴＦＴ）基板と、ＴＦＴ基板に対向配置された対向基板との間のギャップが支持されている。柱状スペーサの形成材料としては、一般にアクリル樹脂やノボラック樹脂などの樹脂材料が用いられている。しかし、これらの樹脂材料はその物性上、弾性変形領域と塑性変形領域とを有している。液晶表示パネル外部から局所的な力が加わると柱状スペーサが塑性変形してしまい、力が取り除かれても柱状スペーサは元の高さに戻らなくなる。このため、局所的な力が加えられた荷重部においてセルギャップむらが生じてしまう。
【０００５】
このセルギャップむらを防ぐためには、柱状スペーサの数を多くしたり、柱状スペーサの柱面積を大きくしたりして液晶表示パネルを硬くすればよい。ただし、柱状スペーサの密度をあまりに高くし過ぎると、低温下での液晶の体積低下に対して柱状スペーサが追従して変形できずに液晶表示パネル内に真空領域が発生してしまい、その部分に気泡が発生してしまうという問題が生じる。このため、柱状スペーサの配置密度はあまり高くできず、配置密度には制限が生じる。この制限下の配置密度の柱状スペーサでは、外部からの局所的な加圧に対するセルギャップの耐性は十分に得られない。
【０００６】
上記の問題を解決するため、特許文献１には、高さの異なる２種類の柱状スペーサを形成する技術が開示されている。また特許文献２には、柱状スペーサを２種類以上の配置パターンで配置してＴＦＴ基板側の膜厚段差を利用し、基板を貼り合わせたときに実質的に高さの異なる２種類の柱状スペーサを形成する技術が開示されている。特許文献１及び２に記載された液晶表示装置は、常温時及び低温時にセルギャップを維持する第１の柱状スペーサと、局所的に加圧されたときにセルギャップを維持するための第２の柱状スペーサとを備えることにより、低温での気泡が発生せず、外部からの局所的な加圧にも耐えられる構造を有している。
【特許文献１】特開２００１−２０１７５０号公報
【特許文献２】特開２００３−１５６７５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、液晶表示装置の液晶表示パネルを面押しするとＴＦＴ基板と対向基板とにズレが生じて光漏れが発生する。
【０００８】
本発明の目的は、光漏れが防止された高品位の液晶表示装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的は、相互に対向して配置された第１の基板及び第２の基板と、前記第１及び第２の基板の間に封入された液晶と、前記第１及び第２の基板のセルギャップを保持するために前記第１の基板に配置された柱状スペーサと、前記第２の基板に形成されて少なくとも２種類以上の高さをもつ、柱状スペーサ受け部を備えた突起構造物とを有することを特徴とする液晶表示装置によって達成される。
【００１０】
また、上記目的は、相互に対向して配置された第１の基板及び第２の基板と、前記第１及び第２の基板の間に封入された液晶と、前記第１及び第２の基板のセルギャップを保持するために前記第１の基板に配置された柱状スペーサと、前記第２の基板に形成された、柱状スペーサ受け部を備えて前記柱状スペーサが接触する柱状スペーサ接触部と、前記第２の基板に形成された、前記柱状スペーサ接触部の周辺に前記柱状スペーサ接触部より高く形成されて前記柱状スペーサの周辺に配置される柱状スペーサ周辺部とを有すること特徴とする液晶表示装置によって達成される。
【００１１】
また、上記目的は、相互に対向して配置された第１の基板及び第２の基板と、前記第１及び第２の基板の間に封入された液晶と、前記第１及び第２の基板のセルギャップを保持するために前記第１の基板に配置された柱状スペーサと、前記第２の基板に形成された、柱状スペーサ受け部を備えて前記柱状スペーサに接触する柱状スペーサ接触部と、前記第１の基板に形成された、前記第２の基板の前記柱状スペーサ受け部と接触しない柱状スペーサと、前記第２の基板に形成された、前記柱状スペーサの先端部より高くなるように形成されて前記柱状スペーサの周辺に配置される柱状スペーサ周辺部とを有することを特徴とする液晶表示装置によって達成される。
【００１２】
上記本発明の液晶表示装置において、前記突起構造物は、前記第２の基板に設けられたゲート層、ゲート絶縁膜層、半導体層、コンタクト層、ドレイン層（データ層）、パッシベーション膜層、オーバーコート層、画素電極、反射拡散層及び反射電極層のうちの少なくとも１層以上、又は前記第２の基板に設けられたブラックマトリクス層、ＣＦ層、コモン電極層及びドメイン規制用突起物層のうちの少なくとも１層以上が用いられて形成されていることを特徴とする。
【００１３】
上記本発明の液晶表示装置において、前記突起構造物は、孤立パターンであり、前記突起構造物の少なくとも一部は、下層部面積が上層部面積よりも広い構造となるように形成されていることを特徴とする。
【００１４】
上記本発明の液晶表示装置において、前記突起構造物は、前記柱状スペーサに埋め込まれていることを特徴とする。
【００１５】
上記本発明の液晶表示装置において、前記突起構造物は、複数設けられていることを特徴とする。
【００１６】
上記本発明の液晶表示装置において、複数の前記突起構造物は、異なる形状に形成されていることを特徴とする。
【００１７】
上記本発明の液晶表示装置において、前記柱状スペーサ周辺部は、前記第２の基板に設けられたゲート層、ゲート絶縁膜層、半導体層、コンタクト層、ドレイン層（データ層）、パッシベーション膜層、オーバーコート層、画素電極、反射拡散層及び反射電極層のうちの少なくとも１層以上、又は前記第２の基板に設けられたブラックマトリクス層、ＣＦ層、コモン電極層、ドメイン規制用突起物層のうちの少なくとも１層以上が用いられて形成されていることを特徴とする。
【００１８】
上記本発明の液晶表示装置において、前記柱状スペーサ周辺部は、前記第２の基板に形成された所定のバスライン又は所定の電極であることを特徴とする。
【００１９】
上記本発明の液晶表示装置において、前記柱状スペーサは、前記第２の基板のパターンに対して少なくとも２ヶ所以上異なる位置に配置されていることを特徴とする。
【００２０】
上記本発明の液晶表示装置において、前記柱状スペーサ周辺部は、スルーホール構造となるように形成されていることを特徴とする。
【００２１】
上記本発明の液晶表示装置において、前記第２の基板に備えられた前記柱状スペーサ受け部は、高さが異なって形成されていることを特徴とする。
【００２２】
上記本発明の液晶表示装置において、異なる形状の前記柱状スペーサが複数設けられていることを特徴とする。
【００２３】
上記本発明の液晶表示装置において、硬度の異なる前記柱状スペーサが複数設けられていることを特徴とする。
【００２４】
また、上記目的は、相互に対向して配置された第１の基板及び第２の基板と、前記第１及び第２の基板の間に封入された液晶と、前記第１及び第２の基板のセルギャップを保持するために前記第１の基板に配置された柱状スペーサとを有する液晶表示装置の製造方法において、少なくとも２種類以上の高さをもつ柱状スペーサ受け部を有する突起構造物をＴＦＴ形成工程又はＣＦ形成工程で前記第２の基板に形成することを特徴とする液晶表示装置の製造方法によって達成される。
【００２５】
また、上記目的は、相互に対向して配置された第１の基板及び第２の基板と、前記第１及び第２の基板の間に封入された液晶と、前記第１及び第２の基板のセルギャップを保持するために前記第１の基板に配置された柱状スペーサとを有する液晶表示装置の製造方法において、前記柱状スペーサが接触する柱状スペーサ接触部より高くなるように、前記柱状スペーサの周辺に配置される柱状スペーサ周辺部をＴＦＴ形成工程又はＣＦ形成工程で前記第２の基板に形成することを特徴とする液晶表示装置の製造方法によって達成される。
【００２６】
また、上記目的は、相互に対向して配置された第１の基板及び第２の基板と、前記第１及び第２の基板の間に封入された液晶と、前記第１及び第２の基板のセルギャップを保持するために前記第１の基板に配置された柱状スペーサとを有する液晶表示装置の製造方法において、前記柱状スペーサの先端部より高くなるように前記柱状スペーサの周辺に配置される柱状スペーサ周辺部をＴＦＴ形成工程又はＣＦ形成工程で前記第２の基板に形成することを特徴とする液晶表示装置の製造方法によって達成される。
【発明の効果】
【００２７】
本発明によれば、光漏れが防止された高品位の液晶表示装置が実現できる。
【発明を実施するための最良の形態】
【００２８】
〔第１の実施の形態〕
本発明の第１の実施の形態による液晶表示装置及びその製造方法について図１乃至図６を用いて説明する。まず、本実施の形態による液晶表示装置の概略の構成を図１乃至図３を用いて説明する。図１は、本実施の形態による液晶表示装置の概略の構成を示している。図２は、薄膜トランジスタ（ＴＦＴ）基板１上に形成された素子の等価回路を示している。図１及び図２に示すように、液晶表示装置はＴＦＴ２等が形成されたＴＦＴ基板（アレイ基板）１とコモン電極等が形成された対向基板４とを対向させて貼り合わせ、その間に液晶を封入した構造を有している。
【００２９】
図２に示すように、ＴＦＴ基板１上には、図中左右方向に延びる複数のゲートバスライン６が互いに平行に形成され、それらにほぼ直角に交差して図中上下方向に延びる複数のドレインバスライン８が互いに平行に形成されている。複数のゲートバスライン６とドレインバスライン８とで囲まれた各領域が画素領域となる。各画素領域にはＴＦＴ２と画素電極１０とが形成されている。各ＴＦＴ２のドレイン電極は隣接するドレインバスライン８に接続され、ゲート電極は隣接するゲートバスライン６に接続され、ソース電極は画素電極１０に接続されている。各画素領域のほぼ中央には、ゲートバスライン６と平行に蓄積容量バスライン１２が形成されている。これらのＴＦＴ２や画素電極１０、各バスライン６、８、１２は、フォトリソグラフィ工程で形成され、「成膜→レジスト塗布→露光→現像→エッチング→レジスト剥離」という一連の半導体プロセスを繰り返して形成される。
【００３０】
図３は、ＴＦＴ基板１上に形成された複数の画素のうちの１画素の構成を示している。図３に示すように、透明絶縁性基板としてのガラス基板３上には図中左右方向に延びる複数のゲートバスライン６（図３では１本のみ図示している）が形成されている。またガラス基板３上には、ゲートバスライン６と絶縁膜（不図示）を介して交差して図３の図中上下方向に延びる複数のドレインバスライン８（図３では２本のみ図示している）が形成されている。なお、以下では、ゲートバスライン６直上では当該絶縁膜をゲート絶縁膜という。これらゲートバスライン６とドレインバスライン８とで画定される領域が画素領域となる。そして、各ゲートバスライン６上のドレインバスライン８間の中央部近傍にＴＦＴ２が形成されている。
【００３１】
ＴＦＴ２のドレイン電極２８は、図３上部側のドレインバスライン８から引き出されて、その端部がゲートバスライン６上に形成されたチャネル・アイランド２９上に位置するように形成されている。ソース電極３０はドレイン電極２８に対向するようにチャネル・アイランド２９上の他端辺側に形成されている。このような構成においてチャネル・アイランド２９直下のゲートバスライン６領域がＴＦＴ２のゲート電極２７として機能するようになっている。
【００３２】
また、画素領域ほぼ中央には、図中左右方向に延びる蓄積容量バスライン１２が形成されている。画素領域内の蓄積容量バスライン１２の上層には絶縁膜を介して蓄積容量電極３８が形成されている。図３に示すＴＦＴ２上層及び蓄積容量電極３８上層を含む画素領域全面には、画素毎に透明酸化電極材をパターニングして画素電極１０が形成されている。画素電極１０は、最終保護膜（不図示）を開口して形成されたコンタクトホール４６を介してソース電極３０と電気的に接続されている。同様に、画素電極１０は最終保護膜を開口して形成されたコンタクトホール４８を介して蓄積容量電極３８と電気的に接続されている。
【００３３】
次に、本実施形態による液晶表示装置用基板としてのＴＦＴ基板１のより詳細な構成及びその製造方法について図４乃至図６説明する。図４は、本実施形態の液晶表示装置の対向基板（第１の基板）４を透過して見た、ＴＦＴ基板（第２の基板）１の１画素の平面レイアウトを示している。図５は、図４の図中に示す仮想線Ａ−Ａ’で切断した断面を示している。図６は、図４の図中に示す仮想線Ｂ−Ｂ’で切断した断面を示している。
【００３４】
図４乃至図６に示すように、透明絶縁性基板としてのガラス基板３上に直接、または必要に応じてＳｉＯＸ等の保護膜を形成した後、例えばＡｌ（アルミニウム）あるいはＡｌ合金（不図示）を膜厚例えば１３０ｎｍ、Ｔｉ（チタン）あるいはＴｉ合金（不図示）を例えば膜厚７０ｎｍでこの順にスパッタリングにより全面に成膜し、厚さ約２００ｎｍの金属層を形成する。高融点金属層として、Ｔｉ以外にも、例えば、Ｃｒ（クロム）、Ｍｏ（モリブデン）、Ｔａ（タンタル）、Ｗ（タングステン）又はそれらの合金を用いることができる。また、Ａｌ合金としては、ＡｌにＮｄ（ネオジミウム）、Ｓｉ（ケイ素）、Ｃｕ（銅）、Ｔｉ、Ｗ、Ｔａ、Ｓｃ（スカンジウム）等を１つ又は複数含んだ材料を用いることができる。
【００３５】
次いで、全面にレジスト層を形成してから第１のマスク（フォトマスクあるいはレチクル、以下、これらを総称してマスクという。）を用いて露光してレジストマスクを形成し、塩素系ガスを用いたドライエッチングによりＡｌ合金をパターニングし、ゲートバスライン６及び蓄積容量バスライン１２並びに第１の柱状スペーサ受けパターン（柱状スペーサ受け部）５０を形成する。
【００３６】
次いで、例えばシリコン窒化膜（ＳｉＮ）をプラズマＣＶＤ法により約４００ｎｍの厚さで基板全面に成膜して、ゲートバスライン６直上ではゲート絶縁膜となり、残余の領域では層間絶縁膜となる絶縁膜３２を形成する。なお、以下では、絶縁膜３２の成膜の部位により、当該絶縁膜３２をゲート絶縁膜３２又は単に絶縁膜３２という。図５に示すように、第１の柱状スペーサ受けパターン５０上の絶縁膜３２には凹凸が形成される。次に、動作半導体層（不図示）を形成するための例えばアモルファスシリコン（ａ−Ｓｉ）層（不図示）をプラズマＣＶＤ法により約１３０ｎｍの厚さで基板全面に成膜する。さらに、オーミックコンタクト層（不図示）を形成するための例えばｎ＋ａ−Ｓｉ層（不図示）をプラズマＣＶＤ法により約３０ｎｍの厚さに透明のガラス基板３全面に形成する。
【００３７】
次に、スピンコート法等により全面にフォトレジストを塗布した後、順方向からマスクを用いて露光することにより、ゲート電極２９及び柱状スペーサ受け第１層（第１の柱状スペーサ受けパターン５０）の形成領域上のみにレジスト層が残存するレジストパターンを形成する。当該レジスト層をエッチングマスクとしてオーミックコンタクト層及び動作半導体層に対してフッソ系ガスを用いたドライエッチングを施すことによりチャネル・アイランド２９及び第２の柱状スペーサ受けパターン（柱状スペーサ受け部）５２を形成する。
【００３８】
次いで、ソース電極３０、ドレイン電極２８、蓄積容量電極３８、ドレインバスライン８及び第３の柱状スペーサ受けパターン５４を形成するための例えばＭｏ（あるいはＭｏ合金）／Ａｌ（あるいはＡｌ合金）／Ｍｏ（あるいはＭｏ合金）をスパッタリング法によりそれぞれ２０ｎｍ／２００ｎｍ／４０ｎｍの厚さに成膜する。高融点金属層として、Ｍｏ以外にも、例えば、Ｃｒ、Ｍｏ、Ｔａ、Ｗ又はそれらの合金を用いることができる。次に、基板全面にフォトレジスト層を形成し、第３のマスクを用いてレジストを露光した後現像してレジスト層をパターニングする。パターニングされたレジスト層をエッチングマスクとして、Ｍｏ（あるいはＭｏ合金）／Ａｌ（あるいはＡｌ合金）／Ｍｏ（あるいはＭｏ合金）を酢酸、硝酸及びリン酸の混合液を用いたウェットエッチングを施して、ドレインバスライン８、ドレイン電極２８、ソース電極３０、蓄積容量電極３８及び第３の柱状スペーサ受けパターン５４（柱状スペーサ受け部）を形成する。
【００３９】
次いで、オーミックコンタクト層及び動作半導体層に対してフッソ系ガスを用いたドライエッチングを施すことによりオーミックコンタクト層のエッチング、動作半導体層のハーフエッチングを行いチャネルを分離してＴＦＴ２が形成される。
【００４０】
次に、基板全面に例えばシリコン窒化膜（ＳｉＮ）をプラズマＣＶＤ法により約３００ｎｍの膜厚で全面に形成する。続いて、第４のマスクを用いてソース電極３０パッド上層、蓄積容量電極３８上層、端子上層及び端子繋ぎ換え部上層にレジストを露光した後、現像してレジスト層をパターニングする。これをマスクとしてフッ素系ガスを用いたドライエッチングにより最終保護膜４２とゲート絶縁膜３２を除去することによりコンタクトホール４６、４８を形成する。図５及び図６に示すように、最終保護膜４２には、第１乃至第３の柱状スペーサ受けパターン５０、５２、５４の形状に倣う凹凸が形成される。
【００４１】
続いて、透明酸化物導電材料であるＩＴＯ（インジウム・ティン・オキサイド）からなる画素電極１０、第４の柱状スペーサ受けパターン（柱状スペーサ受け部）５８形成用のＩＴＯ膜（厚さ７０ｎｍ）をスパッタリング法等の薄膜形成方法により基板上全面に形成した後、所定パターンのレジストマスクを形成してシュウ酸系エッチャントを用いたウェットエッチングにより、コンタクトホール４６、４８を介してソース電極３０及び蓄積容量電極４８と電気的に接続された画素電極１０と、最終保護膜４２の凸部上に第４の柱状スペーサ受けパターン５８とを形成する。このようにＴＦＴ形成工程において、第１乃至第４の柱状スペーサ受けパターン５０、５２、５４、５８及び絶縁膜３２並びに最終保護膜４２からなる突起構造物が形成される。
【００４２】
この後、１５０〜２３０℃の範囲内、好ましくは２００℃で熱処理をする。その後、液晶表示パネル形成工程において、柱状スペーサ８０と第１乃至第４の柱状スペーサ受けパターン５０、５２、５４、５８等によって形成された突起構造物とが接触するように、ＴＦＴ基板１と対向基板４との貼り合わせを行う。
【００４３】
ＴＦＴ基板１に配置された第１乃至第４の柱状スペーサ受けパターン５０、５２、５４、５８等によって形成された突起構造物は対向基板４に配置された柱状スペーサ８０に埋め込まれて接触される。これにより、液晶表示パネルを面押ししても両基板１、４は殆どずれなくなるので光漏れが極めて低減される。これにより、光漏れによる残像やコントラスト低下等の問題が解決されるので、高品位の液晶表示装置が得られる。
【００４４】
〔第２の実施の形態〕
本発明の第２の実施の形態による液晶表示装置及びその製造方法について図７乃至図９を用いて説明する。本実施の形態による液晶表示装置の概略の構成は、上記第１の実施の形態による液晶表示装置と同様であるため説明は省略する。図７は、本実施形態の液晶表示装置の対向基板（第１の基板）４を透過して見た、ＴＦＴ基板（第２の基板）１の１画素の平面レイアウトを示している。図９は、図７の図中に示す仮想線Ｂ−Ｂ’で切断した断面を示している。
【００４５】
図７乃至図９に示すように、透明絶縁性基板としてのガラス基板３上に直接、または必要に応じてＳｉＯＸ等の保護膜を形成した後、例えばＡｌあるいはＡｌ合金（不図示）を例えば膜厚１３０ｎｍ、ＴｉあるいはＴｉ合金（不図示）を例えば膜厚７０ｎｍでこの順にスパッタリング法により全面に成膜し、厚さ約２００ｎｍの金属層を形成する。高融点金属層として、Ｔｉ以外にも、例えば、Ｃｒ、Ｍｏ、Ｔａ、Ｗとそれらの合金を用いることができる。また、Ａｌ合金としては、ＡｌにＮｄ、Ｓｉ、Ｃｕ、Ｔｉ、Ｗ、Ｔａ、Ｓｃ等を１つまたは複数含む材料を用いることができる。次いで、全面にレジスト層を形成してから第１のマスク（フォトマスクあるいはレチクル、以下、これらを総称してマスクという。）を用いて露光してレジストマスクを形成し、塩素系ガスを用いたドライエッチングにより、ゲートバスライン６及び蓄積容量バスライン１２並びに第１の柱状スペーサ受けパターン５０を形成する。
【００４６】
次いで、例えばシリコン窒化膜（ＳｉＮ）をプラズマＣＶＤ法により約４００ｎｍの厚さで基板全面に成膜して、ゲートバスライン６直上ではゲート絶縁膜となり、残余の領域では層間絶縁膜となる絶縁膜３２を形成する。なお、以下では、絶縁膜３２の成膜の部位により、当該絶縁膜３２をゲート絶縁膜３２又は単に絶縁膜３２という。次に、動作半導体層（不図示）を形成するための例えばアモルファスシリコン（ａ−Ｓｉ）層（不図示）をプラズマＣＶＤ法により約１３０ｎｍの厚さで基板全面に成膜する。さらに、オーミックコンタクト層３６を形成するための例えばｎ＋ａ−Ｓｉ層（不図示）をプラズマＣＶＤ法により約３０ｎｍの厚さに透明ガラス基板３全面に形成する。
【００４７】
次に、スピンコート法等により全面にフォトレジストを塗布した後、順方向からマスクを用いて露光することにより、ゲート電極２９及び第１の柱状スペーサ受けパターン５０領域上のみにレジスト層が残存するレジストパターンを形成する。これをエッチングマスクとしてオーミックコンタクト層３６及び動作半導体層に対してフッソ系ガスを用いたドライエッチングを施すことによりチャネル・アイランド２９及び第２の柱状スペーサ受けパターン５２を形成する。
【００４８】
次いで、ソース電極３０、ドレイン電極２８、蓄積容量電極３８、ドレインバスライン８及び第３の柱状スペーサ受けパターン５４を形成するための例えばＭｏ（あるいはＭｏ合金）／Ａｌ（あるいはＡｌ合金）／Ｍｏ（あるいはＭｏ合金）をスパッタリング法によりそれぞれ２０ｎｍ／２００ｎｍ／４０ｎｍの厚さに成膜する。高融点金属層として、Ｍｏ以外にも、例えば、Ｃｒ、Ｍｏ、Ｔａ、Ｗとそれらの合金を用いることができる。
【００４９】
次に、基板全面にフォトレジスト層を形成し、第３のマスクを用いてレジストを露光した後現像してレジスト層をパターニングする。パターニングされたレジスト層をエッチングマスクとして、Ｍｏ（あるいはＭｏ合金）／Ａｌ（あるいはＡｌ合金）／Ｍｏ（あるいはＭｏ合金）を酢酸、硝酸、リン酸の混合液を用いたウェットエッチングを施して、ドレインバスライン８、ドレイン電極２８、ソース電極３０、蓄積容量電極３８及び第３の柱状スペーサ受けパターン５４を形成する。
【００５０】
次いで、オーミックコンタクト層３６及び動作半導体層に対してフッソ系ガスを用いたドライエッチングを施すことによりオーミックコンタクト層３６のエッチング、動作半導体層３４のハーフエッチングを行い、チャネルを分離しＴＦＴ２が形成される。
【００５１】
次に、基板全面に例えばシリコン窒化膜（ＳｉＮ）をプラズマＣＶＤ法により約３００ｎｍの膜厚で全面に形成する。続いて、第４のマスクを用いてソース電極３０パッド上層、蓄積容量電極３８上層、端子上層、端子繋ぎ換え部上層及び第１の柱状スペーサ受けパターン５０にレジストを露光した後、現像してレジスト層をパターニングする。これをマスクとしてフッ素系ガスを用いたドライエッチングにより最終保護膜４２と絶縁膜３２を除去することによりコンタクトホール４６、４８を形成する。また、図８及び図９に示すように、第３の柱状スペーサ受けパターン５４上の最終保護膜４２は除去されずに残存される。
【００５２】
図８に示すように、第１乃至第３の柱状スペーサ受けパターン５０、５２、５４と、絶縁膜３２と、オーミックコンタクト層３６と、最終保護膜４２とからなる突起構造物が形成される。当該突起構造物は孤立パターンであり、下層部である絶縁膜３２の面積が上層部である最終保護膜４２の面積より広い構造に形成されている。また、当該突起構造物は第１の柱状スペーサ受けパターン５０上で、互いに対称に３つ形成されている。３つの突起構造物を囲むように、柱状スペーサ８２の周囲に配置される柱状スペーサ周辺部が形成されている。柱状スペーサ周辺部の内壁は絶縁膜３２及び最終保護膜４２で形成されている。柱状スペーサ周辺部は突起構造物が柱状スペーサ８２の先端部に接触する柱状スペーサ接触部より高くなるように形成されている。
【００５３】
また、蓄積容量バスライン１２上にも、第２及び第３の柱状スペーサ受けパターン５２、５４と、蓄積容量バスライン１２と、絶縁膜３２と、最終保護膜４２とからなる突起構造物が形成されている。当該突起構造物は、第１の柱状スペーサ受けパターン５０上に形成された突起構造物とは異なる形状に形成されている。これら突起構造物及び柱状スペーサ周辺部はＴＦＴ形成工程で形成される。
【００５４】
続いて、透明酸化物導電材料であるＩＴＯからなる画素電極１０パターン形成用のＩＴＯ膜（厚さ７０ｎｍ）をスパッタリング法等の薄膜形成方法により基板上全面に形成した後、所定パターンのレジストマスクを形成してシュウ酸系エッチャントを用いたウェットエッチングにより、コンタクトホール４６、４８を介してソース電極３０及び蓄積容量電極４８と電気的に接続された画素電極１０を形成する。この後、１５０〜２３０℃の範囲内、好ましくは２００℃で熱処理をする。その後、液晶表示パネル形成工程において、柱状スペーサ８０、８２と、第１乃至第３の柱状スペーサ受けパターン５０、５２、５４等による突起構造物とが接触するように、ＴＦＴ基板１と対向基板４との貼り合わせを行う。なお、柱状スペーサ８０はＴＦＴ基板１側の第２及び第３の柱状スペーサ受けパターン５２、５４等による突起構造物に接触される。一方、柱状スペーサ８２の一部は第１乃至第３の柱状スペーサ受けパターン５０、５２、５４等による突起構造物が埋め込まれた状態で接触され、残余の部分は第１の柱状スペーサ受けパターン５０に接触されない。
【００５５】
第１の柱状スペーサ受けパターン５０上の突起構造物は柱状スペーサ８２の一部に埋め込まれて接触され、蓄積容量バスライン１２上の突起構造物は柱状スペーサ８０に接触される。これにより、液晶表示パネルを面押ししてもＴＦＴ基板１と対向基板４とが殆どずれなくなるので光漏れが極めて低減される。これにより、光漏れによる残像やコントラスト低下等の問題が解決されるので、高品位の液晶表示装置が得られる。
【００５６】
〔第３の実施の形態〕
本発明の第３の実施の形態による液晶表示装置及びその製造方法について図１０乃至図１２を用いて説明する。本実施の形態による液晶表示装置の概略の構成は、上記第１の実施の形態による液晶表示装置と同様であるため説明は省略する。図１０は、本実施形態の液晶表示装置の対向基板（第１の基板）４を透過して見た、ＴＦＴ基板（第２の基板）１の１画素の平面レイアウトを示している。図１１は、図１０の図中に示す仮想線Ａ−Ａ’で切断した断面を示している。図１２は、図１０の図中に示す仮想線Ｂ−Ｂ’で切断した断面を示している。
【００５７】
図１０乃至図１２に示すように、透明絶縁性基板としてのガラス基板３上に直接、または必要に応じてＳｉＯＸ等の保護膜を形成した後、例えばＡｌあるいはＡｌ合金（不図示）を例えば膜厚１３０ｎｍ、ＴｉあるいはＴｉ合金（不図示）を例えば膜厚７０ｎｍでこの順にスパッタリング法により全面に成膜し、厚さ約２００ｎｍの金属層を形成する。高融点金属層としては、Ｔｉ以外にも、例えば、Ｃｒ、Ｍｏ、Ｔａ、Ｗとそれらの合金を用いることができる。また、Ａｌ合金としては、ＡｌにＮｄ、Ｓｉ、Ｃｕ、Ｔｉ、Ｗ、Ｔａ、Ｓｃ等を１つまたは複数含む材料を用いることができる。
【００５８】
次いで、全面にレジスト層を形成してから第１のマスク（フォトマスクあるいはレチクル、以下、これらを総称してマスクという。）を用いて露光してレジストマスクを形成し、塩素系ガスを用いたドライエッチングにより、ゲートバスライン６及び蓄積容量バスライン１２並びに第１の柱状スペーサ受けパターン５０を形成する。
【００５９】
次いで、例えばシリコン窒化膜（ＳｉＮ）をプラズマＣＶＤ法により約４００ｎｍの厚さで基板全面に成膜して、ゲートバスライン６直上ではゲート絶縁膜となり、残余の領域では層間絶縁膜となる絶縁膜３２を形成する。なお、以下では、絶縁膜３２の成膜の部位により、当該絶縁膜３２をゲート絶縁膜３２又は単に絶縁膜３２という。図１１及び図１２に示すように、第１の柱状スペーサ受けパターン５０及び蓄積容量バスライン１２上の絶縁膜３２には凸部が形成される。次に、動作半導体層（不図示）を形成するための例えばアモルファスシリコン（ａ−Ｓｉ）層（不図示）をプラズマＣＶＤ法により約１３０ｎｍの厚さで基板全面に成膜する。さらに、オーミックコンタクト層（不図示）を形成するための例えばｎ＋ａ−Ｓｉ層（不図示）をプラズマＣＶＤ法により約３０ｎｍの厚さに透明ガラス基板３全面に形成する。
【００６０】
次に、スピンコート法等により全面にフォトレジストを塗布した後、順方向からマスクを用いて露光することにより、ゲート電極２９及び蓄積容量バスライン１２とドレインバスライン８との交差位置近傍の蓄積容量バスライン１２上（柱状スペーサ受けパターン形成領域上）のみにレジスト層が残存するレジストパターンを形成する。これをエッチングマスクとしてオーミックコンタクト層及び動作半導体層に対してフッソ系ガスを用いたドライエッチングを施すことによりチャネル・アイランド２９及び第２の柱状スペーサ受けパターン５２が形成される。第２の柱状スペーサ受けパターン５２は蓄積容量バスライン１２上のみに形成され、第１の柱状スペーサ受けパターン５０上には形成されない。
【００６１】
次いで、ソース電極３０、ドレイン電極２８、蓄積容量電極３８、ドレインバスライン８及び第３の柱状スペーサ受けパターン５４を形成するための例えばＭｏ（あるいはＭｏ合金）／Ａｌ（あるいはＡｌ合金）／Ｍｏ（あるいはＭｏ合金）をスパッタリングによりそれぞれ２０ｎｍ／２００ｎｍ／４０ｎｍの厚さに成膜する。高融点金属層として、Ｍｏ以外にも、例えば、Ｃｒ、Ｍｏ、Ｔａ、Ｗとそれらの合金を用いることができる。
【００６２】
次に、基板全面にフォトレジスト層を形成し、第３のマスクを用いてレジストを露光した後現像してレジスト層をパターニングする。パターニングされたレジスト層をエッチングマスクとして、Ｍｏ（あるいはＭｏ合金）／Ａｌ（あるいはＡｌ合金）／Ｍｏ（あるいはＭｏ合金）を酢酸、硝酸及びリン酸の混合液を用いたウェットエッチングを施して、ドレインバスライン８、ドレイン電極２８、ソース電極３０、蓄積容量電極３８及び第３の柱状スペーサ受けパターン５４を形成する。第３の柱状スペーサ受けパターン５４は蓄積容量バスライン１２上のみに形成され、第１の柱状スペーサ受けパターン５０上には形成されない。
【００６３】
次いで、オーミックコンタクト層及び動作半導体層に対してフッソ系ガスを用いたドライエッチングを施すことによりオーミックコンタクト層のエッチングと動作半導体層のハーフエッチングとを行い、チャネルを分離しＴＦＴ２が形成される。
【００６４】
次に、基板全面に例えばシリコン窒化膜（ＳｉＮ）をプラズマＣＶＤ法により約３００ｎｍの膜厚で全面に形成する。続いて、第４のマスクを用いてソース電極３０パッド上層、蓄積容量電極３８上層、端子上層、端子繋ぎ換え部上層及び第１の柱状スペーサ受けパターン５０にレジストを露光した後、現像してレジスト層をパターニングする。これをマスクとしてフッ素系ガスを用いたドライエッチングにより最終保護膜４２とゲート絶縁膜３２とを除去することによりコンタクトホール４６、４８を形成する。
【００６５】
続いて、基板全面にオーバーコート層４４をスピンコータで形成し、第５のマスクを用いてコンタクトホール４６、４８及び第１の柱状スペーサ受けパターン５０上を露光した後現像してコンタクトホール４６、４８上に開口部と柱状スペーサ受けホール（柱状スペーサ周辺部）６０とを形成する。このようにＴＦＴ形成工程で形成された柱状スペーサ受けホール６０はスルーホール構造となっており、内壁はオーバーコート層４４で形成されている。また、図１１に示すように、第１の柱状スペーサ受けパターン５０上の最終保護膜４２には、第１の柱状スペーサ受けパターン５０に倣う凸部が形成される。このようにＴＦＴ形成工程において、第１の柱状スペーサ受けパターン５０、絶縁膜３２及び最終保護膜４２からなる突起構造物が形成される。
【００６６】
図１０及び図１２に示すように、蓄積容量バスライン１２とドレインバスライン８とが交差する領域近傍において、蓄積容量バスライン１２上の最終保護膜４２には、第２及び第３の柱状スペーサ受けパターン５２、５４に倣う突起構造物が形成される。当該突起構造物はＴＦＴ形成工程で形成されて、蓄積容量バスライン１２と、第２及び第３の柱状スペーサ受けパターン５２、５４と、絶縁膜３２と、最終保護膜４２とで構成されている。
【００６７】
続いて、透明酸化物導電材料であるＩＴＯからなる画素電極１０パターン形成用のＩＴＯ膜（厚さ７０ｎｍ）をスパッタリング法等の薄膜形成方法により基板上全面に形成した後、所定パターンのレジストマスクを形成してシュウ酸系エッチャントを用いたウェットエッチングにより、コンタクトホール４６、４８を介してソース電極３０及び蓄積容量電極４８と電気的に接続された画素電極１０を形成する。この後、１５０〜２３０℃の範囲内、好ましくは２００℃で熱処理をする。
【００６８】
その後、液晶表示パネル形成工程において、柱状スペーサ８２が柱状スペーサ受けホール６０に挿入され、柱状スペーサ８０が第２及び第３の柱状スペーサ受けパターン５２、５４による突起構造物に接触されるように、ＴＦＴ基板１と対向基板４との貼り合わせを行う。柱状スペーサ８０は当該突起構造物と接触する。柱状スペーサ受けホール６０が柱状スペーサ８２の先端部より高くなるように柱状スペーサ８２は柱状スペーサ受けホール６０に挿入される。ところが、第１の柱状スペーサ受けパターン５０上の突起構造物は蓄積容量バスライン１２上の突起構造物と形状が異なっており、且つ低く形成されているため、第１の柱状スペーサ受けパターン５０上の最終保護膜４２は柱状スペーサ８２に接触しない。従って、当該領域では高さ方向（Ｚ方向）の接触が生じない。
【００６９】
対向基板４に配置された柱状スペーサ８２をＴＦＴ基板１に形成された柱状スペーサ受けホール６０に挿入し、柱状スペーサ８０を２及び第３の柱状スペーサ受けパターン５２、５４等によって形成された突起構造物に接触させることにより、液晶表示パネルを面押ししても両基板１、４は殆どずれなくなるので光漏れが極めて低減される。これにより、光漏れによる残像やコントラスト低下等の問題が解決されるので、高品位の液晶表示装置が得られる。
【００７０】
〔第４の実施の形態〕
本発明の第４の実施の形態による液晶表示装置及びその製造方法について図１３乃至図１５を用いて説明する。本実施の形態による液晶表示装置の概略の構成は、上記第１の実施の形態による液晶表示装置と同様であるため説明は省略する。図１３は、本実施形態の液晶表示装置の対向基板（第１の基板）４を透過して見た、ＴＦＴ基板（第２の基板）１の平面の一部を示している。図１４は、図１３の図中に示す仮想線Ａ−Ａ’で切断した断面を示している。図１４は、図１３の図中に示す仮想線Ｂ−Ｂ’で切断した断面を示している。
【００７１】
図１３乃至図１５に示すように、透明絶縁性基板としてのガラス基板３上に直接、または必要に応じてＳｉＯＸ等の保護膜を形成した後、例えばＡｌあるいはＡｌ合金（不図示）を例えば膜厚１３０ｎｍ、ＴｉあるいはＴｉ合金（不図示）を例えば膜厚７０ｎｍでこの順にスパッタリング法により全面に成膜し、厚さ約２００ｎｍの金属層を形成する。高融点金属層として、Ｔｉ以外にも、例えば、Ｃｒ、Ｍｏ、Ｔａ、Ｗとそれらの合金を用いることができる。また、Ａｌ合金としては、ＡｌにＮｄ、Ｓｉ、Ｃｕ、Ｔｉ、Ｗ、Ｔａ、Ｓｃ等を１つまたは複数含む材料を用いることができる。
【００７２】
次いで、全面にレジスト層を形成してから第１のマスク（フォトマスクあるいはレチクル、以下、総称してマスクという。）を用いて露光してレジストマスクを形成し、塩素系ガスを用いたドライエッチングにより、ゲートバスライン６及び蓄積容量バスライン１２を形成する。次いで、例えばシリコン窒化膜（ＳｉＮ）をプラズマＣＶＤ法により約４００ｎｍの厚さで基板全面に成膜して、ゲートバスライン６直上ではゲート絶縁膜となり、残余の領域では層間絶縁膜となる絶縁膜３２を形成する。なお、以下では、絶縁膜３２の成膜の部位により、当該絶縁膜３２をゲート絶縁膜３２又は単に絶縁膜３２という。次に、動作半導体層（不図示）を形成するための例えばアモルファスシリコン（ａ−Ｓｉ）層（不図示）をプラズマＣＶＤ法により約１３０ｎｍの厚さで基板全面に成膜する。さらに、オーミックコンタクト層（不図示）を形成するための例えばｎ＋ａ−Ｓｉ層（不図示）をプラズマＣＶＤ法により約３０ｎｍの厚さに透明ガラス基板３全面に形成する。
【００７３】
次に、スピンコート法等により全面にフォトレジストを塗布した後、順方向からマスクを用いて露光することにより、ゲート電極２９及び柱状スペーサ受け第１層の形成領域上のみにレジスト層が残存するレジストパターンを形成する。これをエッチングマスクとしてオーミックコンタクト層及び動作半導体層に対してフッソ系ガスを用いたドライエッチングを施すことによりチャネル・アイランド２９を形成する。
【００７４】
次いで、ソース電極３０、ドレイン電極２８、蓄積容量電極３８及びドレインバスライン８を形成するための例えばＭｏ（あるいはＭｏ合金）／Ａｌ（あるいはＡｌ合金）／Ｍｏ（あるいはＭｏ合金）をスパッタリング法によりそれぞれ２０ｎｍ／２００ｎｍ／４０ｎｍの厚さに成膜する。高融点金属層として、Ｍｏ以外にも、例えば、Ｃｒ、Ｍｏ、Ｔａ、Ｗとそれらの合金を用いることができる。次に、基板全面にフォトレジスト層を形成し、第３のマスクを用いてレジストを露光した後現像してレジスト層をパターニングする。パターニングされたレジスト層をエッチングマスクとして、Ｍｏ（あるいはＭｏ合金）／Ａｌ（あるいはＡｌ合金）／Ｍｏ（あるいはＭｏ合金）を酢酸、硝酸及びリン酸の混合液を用いたウェットエッチングを施して、ドレインバスライン８、ドレイン電極２８、ソース電極３０及び蓄積容量電極３８を形成する。
【００７５】
次いで、オーミックコンタクト層及び動作半導体層に対してフッソ系ガスを用いたドライエッチングを施すことによりオーミックコンタクト層のエッチングと、動作半導体層のハーフエッチングとを行いチャネルを分離してＴＦＴ２が形成される。
【００７６】
次に、基板全面に例えばシリコン窒化膜（ＳｉＮ）をプラズマＣＶＤ法により約３００ｎｍの膜厚で全面に形成する。続いて、第４のマスクを用いてソース電極３０パッド上層、蓄積容量電極３８上層、端子上層及び端子繋ぎ換え部上層にレジストを露光した後、現像してレジスト層をパターニングする。これをマスクとしてフッ素系ガスを用いたドライエッチングにより最終保護膜４２と絶縁膜３２を除去することによりコンタクトホール４６、４８を形成する。図１４及び図１５に示すように、ドレインバスライン８上及び蓄積容量バスライン１２上には、両バスライン８、１２の形状に倣う凸部が形成されている。ＴＦＴ形成工程で形成された当該凸部により生じる最終保護膜４２の段差部が柱状スペーサ周辺部になる。
【００７７】
続いて、透明酸化物導電材料であるＩＴＯからなる画素電極１０、柱状スペーサ受けパターン形成用のＩＴＯ膜（厚さ７０ｎｍ）をスパッタリング法等の薄膜形成方法により基板上全面に形成した後、所定パターンのレジストマスクを形成してシュウ酸系エッチャントを用いたウェットエッチングにより、コンタクトホール４６、４８を介してソース電極３０及び蓄積容量電極４８と電気的に接続された画素電極１０を形成する。この後、１５０〜２３０℃の範囲内、好ましくは２００℃で熱処理をする。
【００７８】
その後、液晶表示パネル形成工程において、ＴＦＴ基板１と対向基板４の貼り合わせを行う。図１３乃至図１５に示すように、このとき、柱状スペーサ８０はゲートバスライン６又はドレインバスライン８に沿うようにＴＦＴ基板１と接触される。図１３において、柱状スペーサ８０はドレインバスライン８の左右両方に同頻度で配置され、ゲートバスライン６若しくは蓄積容量バスライン１２の上下に同頻度で配置される。
【００７９】
柱状スペーサ８０はドレインバスライン８又は蓄積容量バスライン１２により生じた最終保護膜４２の段差部の側面に接触し、且つ上下左右方向に同頻度で配置される。これにより、液晶表示パネルを面押ししても両基板１、４は殆どずれなくなるので光漏れが極めて低減される。これにより、光漏れによる残像やコントラスト低下等の問題が解決されるので、高品位の液晶表示装置が得られる。
【００８０】
〔第５の実施の形態〕
本発明の第５の実施の形態による液晶表示装置及びその製造方法について図１６乃至図１８を用いて説明する。本実施の形態による液晶表示装置の概略の構成は、上記第１の実施の形態による液晶表示装置と同様であるため説明は省略する。図１６は、本実施形態の液晶表示装置の対向基板（第１の基板）４を透過して見た、ＴＦＴ基板（第２の基板）１の平面の一部を示している。図１７は、図１６の図中に示す仮想線Ａ−Ａ’で切断した断面を示している。図１８は、図１６の図中に示す仮想線Ｂ−Ｂ’で切断した断面を示している。
【００８１】
図１６乃至図１８に示すように、透明絶縁性基板としてのガラス基板３上に直接、または必要に応じてＳｉＯＸ等の保護膜を形成した後、例えばＡｌあるいはＡｌ合金（不図示）を例えば膜厚１３０ｎｍ、ＴｉあるいはＴｉ合金（不図示）を例えば膜厚７０ｎｍでこの順にスパッタリング法により全面に成膜し、厚さ約２００ｎｍの金属層を形成する。高融点金属層として、Ｔｉ以外にも、例えば、Ｃｒ、Ｍｏ、Ｔａ、Ｗとそれらの合金を用いることができる。また、Ａｌ合金として、ＡｌにＮｄ、Ｓｉ、Ｃｕ、Ｔｉ、Ｗ、Ｔａ、Ｓｃ等を１つまたは複数含む材料を用いることができる。
【００８２】
次いで、全面にレジスト層を形成してから第１のマスク（フォトマスクあるいはレチクル、以下、総称してマスクという。）を用いて露光してレジストマスクを形成し、塩素系ガスを用いたドライエッチングにより、ゲートバスライン６及び蓄積容量バスライン１２並びに第１の柱状スペーサ受けパターン５０を形成する。
【００８３】
次いで、例えばシリコン窒化膜（ＳｉＮ）をプラズマＣＶＤ法により約４００ｎｍの厚さで基板全面に成膜して、ゲートバスライン６直上ではゲート絶縁膜となり、残余の領域では層間絶縁膜となる絶縁膜３２を形成する。なお、以下では、絶縁膜３２の成膜の部位により、当該絶縁膜３２をゲート絶縁膜３２又は単に絶縁膜３２という。次に、動作半導体層（不図示）を形成するための例えばアモルファスシリコン（ａ−Ｓｉ）層（不図示）をプラズマＣＶＤ法により約１３０ｎｍの厚さで基板全面に成膜する。さらに、オーミックコンタクト層（不図示）を形成するための例えばｎ＋ａ−Ｓｉ層（不図示）をプラズマＣＶＤ法により約３０ｎｍの厚さに透明ガラス基板３全面に形成する。
【００８４】
次に、スピンコート等により全面にフォトレジストを塗布した後、順方向からマスクを用いて露光することにより、ゲート電極２９及び蓄積容量バスライン１２の柱状スペーサ受けパターン領域上のみにレジスト層が残存するレジストパターンが形成される。これをエッチングマスクとしてオーミックコンタクト層及び動作半導体層に対してフッソ系ガスを用いたドライエッチングを施すことによりチャネル・アイランド２９及び第２の柱状スペーサ受けパターン５２が形成される。
【００８５】
次いで、ソース電極３０、ドレイン電極２８、蓄積容量電極３８、ドレインバスライン８及び第３の柱状スペーサ受けパターン５４を形成するための例えばＭｏ（あるいはＭｏ合金）／Ａｌ（あるいはＡｌ合金）／Ｍｏ（あるいはＭｏ合金）をスパッタリング法によりそれぞれ２０ｎｍ／２００ｎｍ／４０ｎｍの厚さに成膜する。高融点金属層として、Ｍｏ以外にも、例えば、Ｃｒ、Ｍｏ、Ｔａ、Ｗとそれらの合金を用いることができる。
【００８６】
次に、基板全面にフォトレジスト層を形成し、第３のマスクを用いてレジストを露光した後現像してレジスト層をパターニングする。パターニングされたレジスト層をエッチングマスクとして、Ｍｏ（あるいはＭｏ合金）／Ａｌ（あるいはＡｌ合金）／Ｍｏ（あるいはＭｏ合金）を酢酸、硝酸及びリン酸の混合液を用いたウェットエッチングを施して、ドレインバスライン８、ドレイン電極２８、ソース電極３０、蓄積容量電極３８及び第３の柱状スペーサ受けパターン５４を形成する。
【００８７】
次いで、オーミックコンタクト層及び動作半導体層に対してフッソ系ガスを用いたドライエッチングを施すことによりオーミックコンタクト層のエッチングと動作半導体層のハーフエッチングとを行い、チャネルを分離しＴＦＴ２が形成される。
【００８８】
次に、基板全面に例えばシリコン窒化膜（ＳｉＮ）をプラズマＣＶＤ法により約３００ｎｍの膜厚で全面に形成する。続いて、第４のマスクを用いてソース電極３０パッド上層、蓄積容量電極３８上層、端子上層、端子繋ぎ換え部上層及び第１の柱状スペーサ受けパターン５０にレジストを露光した後、現像してレジスト層をパターニングする。これをマスクとしてフッ素系ガスを用いたドライエッチングにより最終保護膜４２と絶縁膜３２を除去することによりコンタクトホール４６、４８を形成する。また、図１６及び図１７に示ように、第１の柱状スペーサ受けパターン５０には、断面が台形状に形成された直方体形状の第３の柱状スペーサ受けパターン５４及び絶縁膜３２を残し、柱状スペーサ受けホール（柱状スペーサ周辺部）６０が形成される。このように、柱状スペーサ受けホール６０の内方に、第１及び第３の柱状スペーサ受けパターン５０、５４及び絶縁膜３２からなる、孤立パターンの突起構造物が形成される。柱状スペーサ受けホール６０は突起構造物より高くなるように形成されている。図１６に示すように、突起構造物はＴＦＴ基板１面内で柱状スペーサ８２の上下左右に同頻度に配置される。
【００８９】
また、蓄積容量バスライン１２上にも、第２及び第３の柱状スペーサ受けパターン５２、５４と、蓄積容量バスライン１２と、絶縁膜３２と、最終保護膜４２とからなる突起構造物が形成されている。当該突起構造物は、柱状スペーサ受けホール６０の内方に形成された突起構造物とは異なる形状に形成されている。これら突起構造物及び柱状スペーサ受けホール６０はＴＦＴ形成工程で形成される。
【００９０】
続いて、透明酸化物導電材料であるＩＴＯからなる画素電極１０パターン形成用のＩＴＯ膜（厚さ７０ｎｍ）をスパッタリング法等の薄膜形成方法により基板上全面に形成した後、所定パターンのレジストマスクを形成してシュウ酸系エッチャントを用いたウェットエッチングにより、コンタクトホール４６、４８を介してソース電極３０及び蓄積容量電極４８と電気的に接続された画素電極１０を形成する。この後、１５０〜２３０℃の範囲内、好ましくは２００℃で熱処理をする。その後、液晶表示パネル形成工程において、図１７に示すように、柱状スペーサ８２が柱状スペーサ受けホール６０内で第３の柱状スペーサ受けパターン５４の側面に接触し、図１８に示すように、柱状スペーサ８０と第２及び第３の柱状スペーサ受けパターン５２、５４等による突起構造物とが接触するようＴＦＴ基板１と対向基板４との貼り合わせを行う。なお、柱状スペーサ８０は、第２及び第３の柱状スペーサ受けパターン５２、５４等による突起構造物と接触するが、柱状スペーサ８２は第１の柱状スペーサ受けパターン５０が低いため、高さ方向（Ｚ方向）の接触は生じない。
【００９１】
柱状スペーサ８２は柱状スペーサ受けホール６０に挿入され且つ第１及び第３の柱状スペーサ受けパターン５４等による突起構造物に接触されて配置される。一方、柱状スペーサ８０は第２及び第３の柱状スペーサ受けパターン５２、５４等によって形成された突起構造物に接触されて配置される。第１及び第３の柱状スペーサ受けパターン５４等による突起構造物は、図１６において、ＴＦＴ基板１面内の上下左右に同頻度で配置されているので、液晶表示パネルを面押ししても両基板１、４は殆どずれなくなるので光漏れが極めて低減される。これにより、光漏れによる残像やコントラスト低下等の問題が解決されるので、高品位の液晶表示装置が得られる。
【００９２】
〔第６の実施の形態〕
本発明の第６の実施の形態による液晶表示装置及びその製造方法について図１９乃至図２１を用いて説明する。本実施の形態による液晶表示装置の概略の構成は、上記第１の実施の形態による液晶表示装置と同様であるため説明は省略する。図１９は、本実施形態の液晶表示装置のＴＦＴ基板（第１の基板）１を透過して見た、対向基板（第２の基板）４の平面の一部を示している。図２０は、図１９の図中に示す仮想線Ａ−Ａ’で切断した断面を示している。図２１は、図１９の図中に示す仮想線Ｂ−Ｂ’で切断した断面を示している。
【００９３】
図１９乃至図２１に示すように、透明絶縁性基板としてのガラス基板５上に、例えばＣｒあるいはＣｒ合金を例えば膜厚１００ｎｍスパッタリング法により全面に成膜する。次いで、全面にレジスト層を形成してから第１のマスク（フォトマスクあるいはレチクル、以下、総称してマスクという。）を用いて露光してレジストマスクを形成する。次に、Ｃｒ膜をウェットエッチングする。エッチング液としては、例えば、硝酸第２セリウムアンモニウム１５ｗｔ％、硝酸１５ｗｔ％及び硝酸アンモニウム５ｗｔ％を混合した水溶液を用い、画素領域を画定する遮光するＢＭ（ブラックマトリクス）７０を形成する。
【００９４】
次に、赤色樹脂ＣＦ層７２、緑色樹脂ＣＦ層７４及び青色樹脂ＣＦ層７６をそれぞれ形成する。例えば、赤色（Ｒ）の顔料を分散させたアクリル系ネガ型感光性樹脂をスピンコータやスリットコータ等を用いてガラス基板５上全面に例えば膜厚１７０ｎｍに塗布する。次いで、大型マスクを用いた近接露光（プロキシミティ露光）により所定の複数列に樹脂が残るようにパターンを露光する。次いで、ＫＯＨなどのアルカリ現像液を用いて現像することにより赤色樹脂ＣＦ層７２及び柱状スペーサ受けホール（柱状スペーサ受け部）６２が形成される。このように、柱状スペーサ受けホール６２はＣＦ形成工程で形成される。
【００９５】
緑色（Ｇ）及び青色（Ｂ）についても同様にして、緑色（Ｇ）又は青色（Ｂ）の顔料を分散させたアクリル系ネガ型感光性樹脂を塗布してパターニングし、赤色樹脂ＣＦ層７２Ｒの隣列に緑色樹脂ＣＦ層７４、青色樹脂ＣＦ層７６及び柱状スペーサ受けホール６２を形成する。
【００９６】
次に、透明酸化物導電材料であるＩＴＯからなるコモン電極７８用のＩＴＯ膜（厚さ１００ｎｍ）をスパッタリング法等の薄膜形成方法により基板上全面に形成する。このため、柱状スペーサ受けホール６２の内壁はコモン電極７８で形成される。その後、液晶表示パネル形成工程において、図２０に示すように、柱状スペーサ８０をコモン電極７８に接触させ、図２１に示すように、柱状スペーサ８２が柱状スペーサ受けホール６２に合わさるように、対向基板４とＴＦＴ基板１との貼り合わせを行う。なお、柱状スペーサ８０は、対向基板４側のコモン電極７８と接触するが、柱状スペーサ８２は柱状スペーサ受け６２が低いため、高さ方向（Ｚ方向）の接触は生じない。
【００９７】
ＴＦＴ基板１に形成された柱状スペーサ８０を対向基板４のコモン電極７８に接触させることにより、液晶表示パネルの所定のセルギャップが維持され、ＴＦＴ基板１に形成された柱状スペーサ８２を対向基板４に形成された柱状スペーサ受けホール６２に挿入させることにより、液晶表示パネルを面押ししても両基板１、４は殆どずれなくなるので光漏れが極めて低減される。これにより、光漏れによる残像やコントラスト低下等の問題が解決されるので、高品位の液晶表示装置が得られる。
【図面の簡単な説明】
【００９８】
【図１】本発明の第１の実施の形態による液晶表示装置の概略構成を示す図である。
【図２】本発明の第１の実施の形態による液晶表示装置に用いられるＴＦＴ基板１上に形成された素子の等価回路を示す図である
【図３】本発明の第１の実施の形態による液晶表示装置に用いられるＴＦＴ基板１の１画素の平面レイアウトを示す図である。
【図４】本発明の第１の実施の形態による液晶表示装置に用いられるＴＦＴ基板１の１画素の平面レイアウトを示す図である。
【図５】本発明の第１の実施の形態による液晶表示装置に用いられるＴＦＴ基板１であって、図４の図中に示す仮想線Ａ−Ａ’で切断した断面を示す図である。
【図６】本発明の第１の実施の形態による液晶表示装置に用いられるＴＦＴ基板１であって、図４の図中に示す仮想線Ｂ−Ｂ’で切断した断面を示す図である。
【図７】本発明の第２の実施の形態による液晶表示装置に用いられるＴＦＴ基板１の１画素の平面レイアウトを示す図である。
【図８】本発明の第２の実施の形態による液晶表示装置に用いられるＴＦＴ基板１であって、図７の図中に示す仮想線Ａ−Ａ’で切断した断面を示す図である。
【図９】本発明の第２の実施の形態による液晶表示装置に用いられるＴＦＴ基板１であって、図７の図中に示す仮想線Ｂ−Ｂ’で切断した断面を示す図である。
【図１０】本発明の第３の実施の形態による液晶表示装置に用いられるＴＦＴ基板１の１画素の平面レイアウトを示す図である。
【図１１】本発明の第３の実施の形態による液晶表示装置に用いられるＴＦＴ基板１であって、図１０の図中に示す仮想線Ａ−Ａ’で切断した断面を示す図である。
【図１２】本発明の第３の実施の形態による液晶表示装置に用いられるＴＦＴ基板１であって、図１０の図中に示す仮想線Ｂ−Ｂ’で切断した断面を示す図である。
【図１３】本発明の第４の実施の形態による液晶表示装置に用いられるＴＦＴ基板１の平面の一部を示す図である。
【図１４】本発明の第４の実施の形態による液晶表示装置に用いられるＴＦＴ基板１であって、図１３の図中に示す仮想線Ａ−Ａ’で切断した断面を示す図である。
【図１５】本発明の第４の実施の形態による液晶表示装置に用いられるＴＦＴ基板１であって、図１３の図中に示す仮想線Ｂ−Ｂ’で切断した断面を示す図である。
【図１６】本発明の第５の実施の形態による液晶表示装置に用いられるＴＦＴ基板１の平面の一部を示す図である。
【図１７】本発明の第５の実施の形態による液晶表示装置に用いられるＴＦＴ基板１であって、図１６の図中に示す仮想線Ａ−Ａ’で切断した断面を示す図である。
【図１８】本発明の第５の実施の形態による液晶表示装置に用いられるＴＦＴ基板１であって、図１６の図中に示す仮想線Ｂ−Ｂ’で切断した断面を示す図である。
【図１９】本発明の第６の実施の形態による液晶表示装置に用いられる対向基板４の平面の一部を示す図である。
【図２０】本発明の第６の実施の形態による液晶表示装置に用いられる対向基板４であって、図１９の図中に示す仮想線Ａ−Ａ’で切断した断面を示す図である。
【図２１】本発明の第６の実施の形態による液晶表示装置に用いられる対向基板４であって、図１９の図中に示す仮想線Ｂ−Ｂ’で切断した断面を示す図である。
【符号の説明】
【００９９】
１  ＴＦＴ基板
２  ＴＦＴ
３、５  ガラス基板
４  対向基板
６  ゲートバスライン
８  ドレインバスライン
１０  画素電極
１２  蓄積容量バスライン
１４  ゲートバスライン駆動回路
１６  ドレインバスライン駆動回路
１８  制御回路
２０、２４  偏光板
２２  バックライトユニット
２７  ゲート電極
２８  ドレイン電極
２９  チャネル・アイランド
３０  ソース電極
３２  ゲート絶縁膜、絶縁膜
３６  オーミックコンタクト層
３８  蓄積容量電極
４２  最終保護膜
４４  オーバーコート層
４６、４８  コンタクトホール
５０  第１の柱状スペーサ受けパターン
５２  第２の柱状スペーサ受けパターン
５４  第３の柱状スペーサ受けパターン
５８  第４の柱状スペーサ受けパターン
６０、６２  柱状スペーサ受けホール
７０  ブラックマトリクス
７２  赤色樹脂ＣＦ層
７４  緑色樹脂ＣＦ層
７６  青色樹脂ＣＦ層
７８  コモン電極
８０、８２  柱状スペーサ
【図１】
2006330470.tif 000003
【図２】
2006330470.tif 000004
【図３】
2006330470.tif 000005
【図４】
2006330470.tif 000006
【図５】
2006330470.tif 000007
【図６】
2006330470.tif 000008
【図７】
2006330470.tif 000009
【図８】
2006330470.tif 000010
【図９】
2006330470.tif 000011
【図１０】
2006330470.tif 000012
【図１１】
2006330470.tif 000013
【図１２】
2006330470.tif 000014
【図１３】
2006330470.tif 000015
【図１４】
2006330470.tif 000016
【図１５】
2006330470.tif 000017
【図１６】
2006330470.tif 000018
【図１７】
2006330470.tif 000019
【図１８】
2006330470.tif 000020
【図１９】
2006330470.tif 000021
【図２０】
2006330470.tif 000022
【図２１】
2006330470.tif 000023