(57)【要約】【課題】  出力電圧が安定した光半導体装置を提供する。【解決手段】  発光素子の出力を受けて電圧を生じ、複数のフォトダイオードの直列アレイから構成された受光素子と、前記受光素子の両端にソース・ドレインが接続された能動素子を有する制御回路とを備え、前記制御回路の耐圧は前記受光素子の出力電圧以下であることを特徴とする光結合装置。【選択図】  図１
2006186344.tif 000002
【特許請求の範囲】
【請求項１】
発光素子の出力を受けて電圧を生じ、複数のフォトダイオードの直列アレイから構成さ
れた受光素子と、
前記受光素子の両端にソース・ドレインが接続された能動素子を有する制御回路と、を
備え、
前記制御回路の耐圧は前記受光素子の出力電圧以下であることを特徴とする光結合装置
。
【請求項２】
発光素子の出力を受けて電圧を生じ、複数のフォトダイオードの直列アレイから構成さ
れた受光素子と、
前記受光素子の両端にソース・ドレインが接続された能動素子と、を備え、
前記能動素子のソ−ス・ドレイン間耐圧は前記受光素子の出力電圧以下としたことを特
徴とする光結合装置。
【請求項３】
前記制御回路の耐圧Ｖdss は、前記受光素子を構成するフォトダイオードのアレイ数を
ｎ（ｎは、正整数）としたときに、Ｖdss ≦０．５５×ｎ（Ｖ）で表されることを特徴と
する請求項１または２に記載の光結合装置。
【請求項４】
前記制御回路には出力素子が接続され、前記出力素子は前記制御回路により制御される
ことを特徴とする請求項１乃至３のいずれか１項に記載の光結合装置。
【請求項５】
前記受光素子の両端に、定電圧ダイオードが接続されていることを特徴とする請求項１
乃至４のいずれか１項に記載の光結合装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光結合装置に関するものである。
【背景技術】
【０００２】
光結合装置として、発光ダイオードＬＥＤ、受光素子、制御回路および出力ＭＯＳＦＥ
Ｔから構成されたフォトリレーが知られている。
【０００３】
近年、出力ＭＯＳＦＥＴの低オン抵抗（Ｒｏｎ）化を目的として出力ＭＯＳＦＥＴのゲ
ート駆動電圧を高くする要求がある。このゲート駆動電圧を高くするためには受光素子を
構成しているフォトダイオードの直列数を増やす必要がある。これにより出力電圧（開放
端光電圧Ｖｏｃ（Voltage of open circuit) ）を高くすることができる。
【０００４】
また、光結合装置においては、フォトリレーとしてではなく、発光素子（ＬＥＤ）と受
光素子（フォトダイオードアレイ（ＰＤＡ））および制御回路から構成されたフォトカプ
ラにおいても出力電圧Ｖｏｃを高くする要求がある。
【０００５】
しかしながら、従来の光結合装置では、出力電圧Ｖｏｃが、ＬＥＤ駆動電流ＩＦに依存
して大幅に変化していた。それを解消するためには、高電圧駆動のＭＯＳＦＥＴのゲート
−ソース（Ｇ−S）間耐圧Ｖｇｓを不必要に大きく設定しなければならず、このためオン
抵抗（Ｒｏｎ）低下が妨げられているという問題があった。
【特許文献１】特公平１−６１２６４号公報（Ｆｉｇ．１Ｃ）
【特許文献２】特開２０００−１０６５２３号公報（図１及び図４参照）
【特許文献３】特公平７−９３５６０号公報（第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、出力電圧が安定した光半導体装置を提供する。
【課題を解決するための手段】
【０００７】
本発明の光結合装置の一態様は、発光素子の出力を受けて電圧を生じ、複数のフォトダ
イオードの直列アレイから構成された受光素子と、前記受光素子の両端にソース・ドレイ
ンが接続された能動素子を有し、前記受光素子で生じた電圧を前記能動素子のソ−ス・ド
レイン間耐圧で制御する制御回路とを備え、前記能動素子のソ−ス・ドレイン間耐圧で制
御する制御回路の耐圧は前記受光素子の出力電圧以下としたことを特徴としている。
【０００８】
本発明の光結合装置の他の一態様は、発光素子の出力を受けて電圧を生じ、複数のフォ
トダイオードの直列アレイから構成された受光素子と、前記受光素子の両端にソース・ド
レインが接続された能動素子と、を備え、前記能動素子のソ−ス・ドレイン間耐圧は前記
受光素子の出力電圧以下としていることを特徴する。
【発明の効果】
【０００９】
本発明によれば、出力電圧が安定した光半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、実施例を参照して発明の実施の形態を説明する。
【実施例１】
【００１１】
まず、図１乃至図３および図６を参照して実施例１を説明する。
【００１２】
図１は、本実施例１の光結合装置であるフォトカプラの回路図である。図２は、本実施
例１の光結合装置であるフォトリレーの回路図である。図３は、本実施例１の受光素子の
出力電圧Ｖocpd1 の測定とフォトカプラの出力電圧Ｖoc（Ｖ）とＭＯＳＦＥＴ耐圧Ｖdss 
（ＭＯＳ−Ｖdss ）（Ｖ）との関係を示す特性図である。図６は、本実施例１のフォトダ
イオード１個の出力電圧−ＬＥＤ駆動電流特性を示す特性図である。
【００１３】
本実施例１に係る光結合装置について、図１に示すようなフォトカプラ１００および図
２に示すようなフォトリレー２００を例にとって説明する。
【００１４】
図１に示すように、フォトカプラ１００は、入力信号に応答して光信号を発生する発光
素子（ＬＥＤ）１と、発光素子１の出力（光信号）を受けて起電圧を生ずる複数のフォト
ダイオード（ＰＤ１）の直列アレイから構成された受光素子３と、受光素子３に接続され
た制御回路１０とを備えている。
【００１５】
発光素子（ＬＥＤ）１には、１対の入力端子2A、2Bが接続されている。発光素子１から
放出された光は、第１の受光素子３および制御回路１０内の第２の受光素子４に入射され
る。なお、発光素子１の一例としてＬＥＤを挙げたが、ＬＤなどでも良い。
【００１６】
第１の受光素子３は、受光した光を受けて第１の受光素子の両端に起電力を発生する。
【００１７】
制御回路１０は、ＭＯＳＦＥＴ６と、抵抗素子５と第２の受光素子４とを有する。
【００１８】
第２の受光素子４は、光を受けて起電圧を生ずる複数のフォトダイオード（ＰＤ２）の
直列アレイから構成されている。第２の受光素子４は、発光素子１からの光を受光し、光
信号の有無に応じてＭＯＳＦＥＴ６のドレイン・ソース間インピーダンスを高低に切り換
える。図１に示すように、ＭＯＳＦＥＴ６は、ノーマリオンのＮ型ＭＯＳＦＥＴである。
そのため、第２の受光素子４に光信号が入力されるときには、ＭＯＳＦＥＴ６は、オンす
るので、インピーダンスが小となり、光信号が入力されないときには、ＭＯＳＦＥＴ６は
、オフするので、インピーダンスが大となる。
【００１９】
ＭＯＳＦＥＴ６は、第１の受光素子３に並列接続されている。ＭＯＳＦＥＴ６のソース
・ゲート間には、第２の受光素子４が接続されている。第２の受光素子４は、カソードが
ＭＯＳＦＥＴ６のゲートと接続され、アノードがＭＯＳＦＥＴ６のソースおよび受光素子
３のアノードに接続されている。また、第２の受光素子４に並列に抵抗（Ｒ１）５が接続
されている。
【００２０】
フォトカプラの出力端子７は、ＭＯＳＦＥＴ６のソース・ドレイン間に接続されている
。
【００２１】
本実施例１においては、第１の受光素子３の出力電圧Ｖocpd1 は、制御回路１０を構成
する能動素子であるＭＯＳＦＥＴ６のソース・ドレイン間耐圧Ｖdss と等しいかこれより
大きく構成されている（Ｖocpd1 ≧Ｖdss ）。いいかえれば、制御回路１０を構成するＭ
ＯＳＦＥＴ６の耐圧Ｖdss は、第１の受光素子３の出力電圧Ｖocpd1 以下になるように構
成されている。
【００２２】
本実施例１のように、受光素子３の出力電圧Ｖocpd1 が変動してもフォトカプラもしく
はフォトリレーの出力電圧Ｖocは、ＭＯＳＦＥＴ６の耐圧Ｖdss により決まるので安定し
た出力が得られる。この理由を説明する。
【００２３】
（1)Ｖocpd1＜Ｖdssのとき。
【００２４】
第１の受光素子３で生じる電圧Ｖocpd1が、ＭＯＳＦＥＴ６のソース・ドレイン間の耐圧
Ｖdssよりも小さい。ので、ＭＯＳＦＥＴ６は、オフ状態である。そのため、第１のフォ
トダイオードで生じた電圧Ｖocpd1が、出力端子7Aから出力される。
【００２５】
（2)Ｖocpd1≧Ｖdssのとき。
【００２６】
第１の受光素子３で生じる電圧Ｖocpd1が、ＭＯＳＦＥＴ６のソース・ドレイン間の耐
圧Ｖdssよりも大きい。そのため、Ｖocpd1=Ｖdssとなるまで、ＭＯＳＦＥＴ６のドレイン
・ソース間電流が流れる。つまり、Ｖocpd1>Ｖdssのときには、出力端子7Aからは、Ｖdss
が出力される。
【００２７】
このように、本実施例では、制御回路の能動素子として用いられるＭＯＳＦＥＴのソ−
ス・ドレイン間耐圧を、前記受光素子の出力電圧以下としている。
【００２８】
これにより、光結合装置は安定した出力電圧を得ることが可能となる。
【００２９】
図２に、本実施例１に係るフォトリレー２００を示す。図１に示したようなフォトカプ
ラ１００と比べて、フォトリレー２００では、出力ＭＯＳＦＥＴ８を有する点が異なる。
【００３０】
出力ＭＯＳＦＥＴ８のゲートには、第１のフォトダイオード３のアノード、および、Ｍ
ＯＳＦＥＴ６のドレインが接続されている。出力ＭＯＳＦＥＴ８のソースには、第１の受
光素子３のカソード、第２の受光素子４のアノード、およびＭＯＳＦＥＴ６のソースが接
続されている。
【００３１】
第１のフォトダイオードアレイ３のＭＯＳＦＥＴ６により調整された出力電圧が、出力
ＭＯＳＦＥＴ８のゲート・ドレイン間に印加されると、ゲート・ソース間が充電されてい
き、ドレイン・ソース間が高インピーダンス状態から低インピーダンス状態に変化して、
ソースおよびドレインに接続された出力端子９間に信号を出力する。
【００３２】
図２に示したフォトリレー２００においても、制御回路１０の能動素子として用いられ
るＭＯＳＦＥＴ６のソ−ス・ドレイン間耐圧を、前記受光素子の出力電圧以下としている
。これにより、光結合装置は安定した出力電圧を得ることが可能となる。
【００３３】
このように、本実施例では、制御回路の耐圧を、前記受光素子の出力電圧以下としてい
る。
【００３４】
ここで、本実施例の説明を助けるために、従来の光結合装置に用いられるフォトダイオ
ードアレイの特性について説明する。
【００３５】
一般的に、フォトダイオード（ＰＤ）の開放端光電圧は、式１で表される。
【００３６】
Ｖｏｃ=（ｋB ・Ｔ／ｑ）ｌｎ（１＋（ＪL ／ＪS ））    ・・・（式１）
ここで、ｋB ：ボルツマン定数、ｑ：電子電荷、ＪL ：短絡光電流密度、ＪS ：逆方向飽
和電流密度である。
【００３７】
フォトダイオード（ＰＤ）の短絡光電流密度ＪL は、発光ダイオード（ＬＥＤ）の光量
にほぼ比例するので、ＬＥＤの光量を増加させると、式１より出力電圧Ｖｏｃは増加する
が、１つのｐｎ接合では、そのｐｎ接合の内蔵電位差(Built-in Potential)である０．７
Ｖ程度（Ｓｉの場合）で飽和する。
【００３８】
ここで、フォトダイオード（ＰＤ）を直列につないでフォトダイオードアレイ（ＰＤＡ
）化し、高出力電圧Ｖｏｃを得ようとすると式１は、下記式２のようになる。
【００３９】
Ｖｏｃ=（ｋB ・Ｔ／ｑ）ｌｎ（１＋ＪL ／ＪS ）×ｎ・・・（式２）
ｎは、フォトダイオード（ＰＤ）の直列個数である。
【００４０】
フォトダイオードアレイ（ＰＤＡ）化することにより高出力の出力電圧Ｖｏｃを得るこ
とは可能だが、光量の変化に依存して出力電圧Ｖｏｃの変化量も大きくなってしまう。例
えば、ＬＥＤ駆動電流ＩＦが１ｍＡのとき約８．３Ｖの出力電圧Ｖｏｃが得られるフォト
ダイオードアレイ（ＰＤＡ）（１４段接続）において、ＬＥＤ駆動電流ＩＦを１０ｍＡに
すると出力電圧Ｖｏｃは約１０Ｖになる。これは、各ＰＤの起電力が飽和するからである
。
【００４１】
このフォトダイオードアレイ（ＰＤＡ）を用いて８０Ｖの高出力電圧Ｖｏｃを得ようと
すると、８０Ｖ÷（８．３ボルト／１４段）=１３４．９段となり、１３５段接続のフォ
トダイオードアレイ（ＰＤＡ）が必要となる。１３５段接続のフォトダイオードアレイの
ＬＥＤ駆動電流ＩＦ値が１０ｍＡまで増加すると出力電圧Ｖｏｃは、（１０Ｖ／１４段）
×１３５段=９６．４Ｖになる。
【００４２】
このように、出力電圧Ｖｏｃは、ＩＦ=１ｍＡで８０Ｖであるが、ＩＦ=１０ｍＡでは９
６Ｖとなり、ＬＥＤ駆動電流ＩＦに依存して、出力電圧Ｖｏｃが大幅に変化してしまう。
【００４３】
そのため、ＭＯＳＦＥＴのゲート−ソース（Ｇ−S）間耐圧Ｖｇｓを不必要に大きく設
定する必要があり、オン抵抗（Ｒｏｎ）を低下するのが困難である。
【００４４】
これに対して、本実施例１に係る光結合装置では、ＭＯＳＦＥＴのソ−ス・ドレイン間
耐圧を、前記受光素子の出力電圧以下としているので、ＬＥＤ駆動電流ＩＦの変化に対し
て、出力電圧Ｖｏｃの変化を抑制することが可能となる。
【００４５】
次に、制御回路内の耐圧と、受光素子列の出力電圧との関係について説明する。
【００４６】
本実施例１では、受光素子３の出力電圧Ｖocpd1 と制御回路のＭＯＳＦＥＴ６のソース
・ドレイン間耐圧（アバランシェ電圧）Ｖdss との関係は、次式（式３）で表される。
【００４７】
Ｖocpd1 ≧Ｖdss                           ・・・（式３）
受光素子３をフォトダイオードアレイ化することにより高出力の出力電圧Ｖocを得るこ
とは可能だが、光量の変化に依存して出力電圧Ｖocの変化量も大きくなるという問題があ
った。
【００４８】
しかし、本実施例では、制御回路の能動素子として用いられるＭＯＳＦＥＴのソ−ス・
ドレイン間耐圧を、前記受光素子の出力電圧以下としている。そのため、出力電圧が変動
したとしても、安定した出力が得られる。
【００４９】
次に、図３を参照して本実施例によるＭＯＳＦＥＴ６の耐圧と、測定結果を説明する。
【００５０】
図３は、縦軸が光結合装置の出力電圧Ｖoc（Ｖ）であり、横軸がＭＯＳＦＥＴ耐圧Ｖds
s （ＭＯＳ−Ｖdss ）（Ｖ）である。この図では、Ｖocpd1 ≧Ｖdss になるよう設計した
試作品の測定結果を示す。受光素子（ＰＤ１）の出力電圧は、Ｖocpd1 が１４０Ｖになる
ように設計しているが、光結合装置から得られる出力電圧Ｖocは、ＭＯＳＦＥＴのＶdss 
値とほぼ一致している。
【００５１】
したがって、本実施例の光結合装置の出力電圧Ｖocは、ＭＯＳＦＥＴの耐圧Ｖdss によ
り決定され、その結果安定した出力が得られることが分かる。
【実施例２】
【００５２】
次に、図１および図３、図６を参照して実施例２を説明する。
【００５３】
本実施例では、出力電圧Ｖocが８０Ｖのフォトカプラ１００（図１）について説明する
。
【００５４】
第１の受光素子３において、フォトダイオード（ＰＤ１）の直列数をｎ（ｎ：正整数）
とする。発光素子１を駆動電流０．５〜２０ｍＡで駆動すると、図６に示すように、フォ
トダイオード（ＰＤ１）１個当たり０．５５〜０．７５Ｖの出力電圧が、フォトカプラ１
００の出力端子７から得られる。
【００５５】
そして、フォトダイオードアレイ３の出力電圧Ｖocpd1 は、次式（式４）に示す範囲の
値になる。
【００５６】
０．５５×ｎ≦Ｖocpd1 ≦０．７５×ｎ          ・・・（式４）
ここで、本実施例では、式３に示す条件（Ｖocpd1 ≧Ｖdss ）を有するから、式３およ
び式４から式５が導き出される。
【００５７】
Ｖdss ≦０．５５×ｎ                          ・・・（式５）
Ｖoc=８０Ｖとするためには、制御回路１０（ＭＯＳＦＥＴ６）の耐圧Ｖdss は、８０
Ｖとする（図３参照）。すると式５から
８０Ｖ≦０．５５×ｎ
∴ｎ≧１４５．４５
∴ｎ=１４６となる（ｎ=正整数）。
【００５８】
したがって、この場合の第１の受光素子３のフォトダイオードアレイの直列接続する個
数は、１４６個が最適となる。発光素子１の駆動電流が変動した場合のＶocpd1 は、式４
から、
０．５５×１４６≦Ｖocpd1 ≦０．７５×１４６
となり、８０．３Ｖ≦Ｖocpd1 ≦１０９．５Ｖとなる。
【００５９】
しかし、ＭＯＳＦＥＴ６の耐圧Ｖdss を８０Ｖに設定してあるので、
Ｖdss =８０Ｖ＜８０．３Ｖ≦Ｖocpd1 ≦１０９．５Ｖとなり、Ｖocは常にＶdss =８
０Ｖで一定となる。
【００６０】
図３に示した、Ｖocpd1 ≧Ｖdss になるようにしたサンプルの測定結果より、Ｖocpd1 
は、１４０Ｖに設計しているが、出力電圧Ｖocは、ＭＯＳＦＥＴのＶdss 値とほぼ一致し
、出力電圧Ｖocは、Ｖdss により決定されるので、安定した出力が得られることが分かる
。
【実施例３】
【００６１】
次に、図４および図５を参照して実施例３を説明する。
【００６２】
図４は、実施例３の光結合装置であるフォトカプラ３００の回路図である。
【００６３】
フォトカプラ３００は、図１に示したようなフォトカプラ１００とは、制御回路の能動
素子が異なる。フォトカプラ３００は、能動素子としてＪ−ＦＥＴ３６を有している。
【００６４】
受光素子３の出力電圧Ｖocpd1 が、制御回路１１を構成する能動素子であるＪ−ＦＥＴ
３６のソース・ドレイン間耐圧Ｖdss と等しいかこれより大きく構成されている（Ｖocpd
1 ≧Ｖdss ）。いいかえれば、Ｊ−ＦＥＴ３６のソース・ドレイン間耐圧Ｖdss は、第１
の受光素子３の出力電圧Ｖocpd1 以下であるように構成されている。
【００６５】
図５は、本実施例３の光結合装置であるフォトリレー４００の回路図である。
【００６６】
フォトリレー４００は、図２に示したようなフォトリレー２００とは、制御回路の能動
素子が異なる。フォトリレー４００は、能動素子としてＪ−ＦＥＴ３６を有している。
【００６７】
第１の受光素子３の出力電圧Ｖocpd1 が、制御回路１１を構成する能動素子であるＪ−
ＦＥＴ３６のソース・ドレイン間耐圧Ｖdss と等しいかこれより大きく構成されている（
Ｖocpd1 ≧Ｖdss ）。いいかえれば、Ｊ−ＦＥＴ３６のソース・ドレイン間耐圧Ｖdss は
、第１の受光素子３の出力電圧Ｖocpd1 以下であるように構成されている。
【００６８】
本実施例では、第１の受光素子３の出力電圧Ｖocpd1 が変動しても光結合装置の出力電
圧Ｖocは、Ｊ−ＦＥＴ３６の耐圧Ｖdss により決まるので安定した出力が得られる。Ｊ−
ＦＥＴは、オン抵抗が大きく、放電時間がＭＯＳＦＥＴに比較して大きくなる。
【００６９】
このように、本実施例では、制御回路の能動素子として用いられるＪ−ＦＥＴのソ−ス
・ドレイン間耐圧を、前記受光素子の出力電圧以下としている。これにより、光結合装置
は安定した出力電圧を得ることが可能となる。
【実施例４】
【００７０】
図７および図８を参照して実施例４を説明する。
【００７１】
本実施例４では、制御回路１２内に定電圧ダイオード２０が設けられている点に特徴を
有する。
【００７２】
図７は、本実施例４の光結合装置に係るフォトカプラ５００を示す図である。
【００７３】
定電圧ダイオード２０が、制御回路１０、第１の受光素子３と並列に接続されている。
定電圧ダイオード２０は、カソードが出力端子7Aに接続され、アノードが7B間に接続され
るように出力端子7A、7Bに接続されている。定電圧ダイオード２０の一例としては、ツェ
ナーダイオード、アバランシェダイオード等がある。
【００７４】
本実施例４に係るフォトカプラ５００における各素子の関係は、第１の受光素子３の出
力電圧（Vocpd1）とＭＯＳＦＥＴ６の耐圧（Vdss）および定電圧ダイオード２０のアバラ
ンシェ電圧（Vz）は、Ｖｚ＜Vocpd1,Ｖｚ＜Vdssである。
【００７５】
上記の関係でフォトカプラ回路を構成すると発光素子１を駆動するときの第１の受光素
子の開放端電圧（Voc）はＶｚの電圧により決まる。
【００７６】
したがって、Vocpd1が温度や入力光により変動しても、ＶｏｃとしてはＶｚ電圧が出力
され安定する。
【００７７】
図８は、本実施例４の光結合装置に係るフォトリレー６００を示す図である。
【００７８】
図７に示したフォトカプラ５００と同様に、定電圧ダイオード２０が、制御回路１０、
第１の受光素子３と並列に接続されている。定電圧ダイオード２０は、カソードが出力端
子7Aに接続され、アノードが7B間に接続されるように出力端子7A、7Bに接続されている。
定電圧ダイオード２０の一例としては、ツェナーダイオード、アバランシェダイオード等
がある。
【００７９】
本実施例４に係るフォトリレー６００における各素子の関係は、第１の受光素子３の出
力電圧（Vocpd1）とＭＯＳＦＥＴ６の耐圧（Vdss）および定電圧ダイオード２０のアバラ
ンシェ電圧（Vz）は、Ｖｚ＜Vocpd1,Ｖｚ＜Vdssである。
【００８０】
上記の関係でフォトリレー６００回路を構成すると発光素子１を駆動するときの第１の
受光素子の開放端電圧（Voc）はＶｚの電圧により決まる。
【００８１】
したがって、Vocpd1が温度や入力光により変動しても、ＶｏｃとしてはＶｚ電圧が出力
され安定する。
【００８２】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこ
れらに限定されるものではない。当業者が各種の変更を加えたものであっても、本発明の
趣旨を逸脱しない範囲内において、種々の変更、追加等が可能である。
【図面の簡単な説明】
【００８３】
【図１】本発明の実施例１に係る光結合装置であるフォトカプラの回路図。
【図２】本発明の実施例１に係る光結合装置であるフォトリレーの回路図。
【図３】本発明の実施例１の受光素子の出力電圧Ｖocpd1の測定とフォトカプラの出力電圧Ｖoc（Ｖ）とＭＯＳＦＥＴの耐圧Ｖdss （ＭＯＳ−Ｖdss ）（Ｖ）との関係を示す図。
【図４】本発明の実施例３に係る光結合装置であるフォトカプラの回路図。
【図５】本発明の実施例３に係る光結合装置であるフォトリレーの回路図。
【図６】本発明の実施例１のフォトカプラを構成するフォトダイオード１個の出力電圧−ＬＥＤ駆動電流特性を示す特性図。
【図７】本発明の実施例４に係る光結合装置であるフォトカプラの回路図。
【図８】本発明の実施例４に係る光結合装置であるフォトリレーの回路図。
【符号の説明】
【００８４】
１  発光素子
2A，2B  入力端子
３  第１の受光素子
４  第２の受光素子
５  抵抗素子
６  ＭＯＳＦＥＴ
7A、7B,9A,9B  出力端子
８  出力ＭＯＳＦＥＴ
１０、１１、１２  制御回路
２０  定電圧ダイオード
３６  Ｊ−ＦＥＴ
１００，３００，５００  フォトカプラ
２００，４００，６００  フォトリレー
【図１】
2006186344.tif 000003
【図２】
2006186344.tif 000004
【図３】
2006186344.tif 000005
【図４】
2006186344.tif 000006
【図５】
2006186344.tif 000007
【図６】
2006186344.tif 000008
【図７】
2006186344.tif 000009
【図８】
2006186344.tif 000010