(57)【要約】【課題】  入力電圧と出力電圧が近いときに、安定に動作するスイッチングレギュレータの提供。【解決手段】  スイッチ素子を制御するスイッチングパルスが出力されなかったことを検出する回路を設け、スイッチングパルスが出力されなかったことを検出して、次のスイッチングパルスのパルス幅を強制的に小さくする回路を設けた。【選択図】  図１
2006217722.tif 000002
【特許請求の範囲】
【請求項１】
出力電圧と基準電圧を比較して電圧差を出力する誤差増幅回路と、
三角波を発生する三角波発生回路と、
前記誤差増幅回路の出力と前記三角波を比較しスイッチ素子を制御するスイッチングパルスを出力する比較回路とからなるスイッチングレギュレータ制御回路において、
前記スイッチングパルスが出力されなかったことを検出して、次のスイッチングパルスのパルス幅を小さくするスイッチングレギュレータ制御回路。
【請求項２】
前記スイッチングパルスが入力されるスイッチ素子と、
前記スイッチ素子と並列に接続された容量と、
前記容量を充電する定電流回路からなる検出回路が、前記スイッチングパルスが出力されなかったことを検出する請求項1記載のスイッチングレギュレータ制御回路。
【請求項３】
前記スイッチングパルスを遅延する遅延回路と、
スイッチングパルスが出力されなかったことを前記検出回路が検出した出力信号によって前記遅延回路が遅延したスイッチングパルスを選択するセレクト回路が、前記スイッチングパルスのパルス幅を小さくする請求項1記載のスイッチングレギュレータ制御回路。
【請求項４】
出力電圧と基準電圧を比較して電圧差を出力する誤差増幅回路と、
三角波を発生する三角波発生回路と、
前記誤差増幅回路の出力と前記三角波を比較しスイッチ素子を制御するスイッチングパルスを出力する比較回路とからなるスイッチングレギュレータ制御回路において、
前記スイッチングパルスが入力されるスイッチ素子と、前記スイッチ素子と並列に接続された容量と、前記容量を充電する定電流回路からなる検出回路と、
前記スイッチングパルスを遅延する遅延回路と、
スイッチングパルスが出力されなかったことを前記検出回路が検出した出力信号によって前記遅延回路が遅延したスイッチングパルスを選択するセレクト回路とを備え、
前記スイッチングパルスが出力されなかったことを検出して、次のスイッチングパルスのパルス幅を小さくするスイッチングレギュレータ制御回路。
【請求項５】
請求項１から４記載のいずれかのスイッチングレギュレータ制御回路によって制御されるスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングレギュレータの制御回路に関し、特に入力電圧値と出力電圧値が近いときのスイッチング制御に関する。
【背景技術】
【０００２】
図３は、従来の昇圧型スイッチングレギュレータのブロック図である。入力電源１０１と出力容量１０５の間にはコイル１０２と整流素子１０４が接続されている。スイッチングレギュレータ制御回路１０７は、スイッチングレギュレータの出力端子Ａの電圧をモニタして、スイッチングレギュレータのスイッチ素子１０３のＯＮ、ＯＦＦを制御する。
【０００３】
スイッチングレギュレータ制御回路１０７は、基準電圧回路１１１と、出力端子Ａの出力電圧Ｖoutを分圧するブリーダ抵抗１１２及びブリーダ抵抗１１３と、誤差増幅器１１０と、ＰＷＭコンパレータ１０８と、三角波発生回路１０９が設けられている。
【０００４】
誤差増幅器１１０の出力電圧Ｖer、基準電圧Ｖref1、ブリーダ抵抗１１２とブリーダ抵抗１１３の分圧点Ｂの電圧Ｖbとすると、Ｖref1＜ＶbならばＶerは高くなり、Ｖref1＞ＶbならばＶerは低くなる。ＰＷＭコンパレータ１０８は、三角波発生回路１０９の三角波出力と誤差増幅器１１０の出力を比較して、スイッチング信号を出力する（例えば、特許文献１参照）。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の昇圧型スイッチングレギュレータ制御回路においては、スイッチングレギュレータの入力電圧Ｖinと出力電圧Ｖoutが近い場合、ＰＷＭコンパレータ１０８に入力される誤差増幅器１１０の出力電圧Ｖerと三角波発生回路１０９の出力電圧Ｖtriは近い値となる。従って、ＰＷＭコンパレータ１０８の出力波形が細くなり、瞬間的な負荷の変動によりパルスが抜けその反動でパルス幅が増加する、といった動作が連続するという問題があった。
【０００６】
以下、図４の従来の昇圧型スイッチングレギュレータのタイミングチャートを用いて説明する。
【０００７】
ａの区間において、瞬間的な負荷の変動で出力電圧が上がり、誤差増幅器１１０の出力電圧Ｖerが三角波発生回路１０９の出力電圧Ｖtriを上回り、ＰＷＭコンパレータ１０８からスイッチ素子１０３を制御するパルスが出力されない。スイッチ素子１０３はＯＦＦの状態が1サイクル続くので、コイル１０２へエネルギーが供給されない。
【０００８】
従って、ｂの区間では出力電圧が大きく下がり、誤差増幅器１１０の出力電圧も大きく下がる。その結果、誤差増幅器１１０の出力は三角波と大きく交差し、スイッチ素子１０３を制御するパルスのパルス幅は過剰に大きくなる。
【０００９】
その結果、ｃの区間では出力電圧が大きく上がり、誤差増幅器１１０の出力電圧も大きく上がり、誤差増幅器１１０の出力電圧Ｖerが三角波発生回路１０９の出力電圧Ｖtriを上回り、ＰＷＭコンパレータ１０８からスイッチ素子１０３を制御するパルスが出力されない。
【００１０】
以上のようにして、不安定な動作が繰り返されることになる。従って、所望の電圧、電流、所望の範囲内のリップル電圧を得るためには、外付け部品の大型化が必要である。
【００１１】
本発明は、上記の従来技術の問題点に鑑みてなされたもので、入力電圧Ｖinと出力電圧Ｖoutが近い場合、すなわち入出力の電圧差が小さい条件でもスイッチ素子１０３を制御する制御信号幅が増加することなく、安定に動作するスイッチングレギュレータの提供を目的とする。
【特許文献１】特開平６−３１１７４１号公報
【課題を解決するための手段】
【００１２】
本発明のスイッチングレギュレータ制御回路は、スイッチ素子を制御するスイッチングパルスが出力されなかったことを検出する回路を設け、スイッチングパルスが出力されなかったことを検出して、次のスイッチングパルスのパルス幅を強制的に小さくする回路を設けた。
【発明の効果】
【００１３】
以上のように本発明のスイッチングレギュレータ制御回路によれば、スイッチングレギュレータのスイッチングパルス幅が過剰に増加することなく安定に動作するので、大型の外付け部品を必要とせず出力リップル電圧を低く抑えることが可能となり、出力電圧の精度がよく動作の安定したスイッチングレギュレータを提供できる。
【発明を実施するための最良の形態】
【００１４】
【実施例】
【００１５】
図１に、本発明のスイッチングレギュレータのブロック回路を示す。入力電源１０１と出力容量１０５の間にはコイル１０２と整流素子１０４が接続されている。スイッチングレギュレータ制御回路２０７は、スイッチングレギュレータの出力端子Ａの電圧をモニタして、スイッチングレギュレータのスイッチ素子１０３のＯＮ、ＯＦＦを制御する。
【００１６】
スイッチングレギュレータ制御回路２０７は、基準電圧回路１１１と、出力端子Ａの出力電圧Ｖoutを分圧するブリーダ抵抗１１２及びブリーダ抵抗１１３と、誤差増幅器１１０と、ＰＷＭコンパレータ１０８と、三角波発生回路１０９とが設けられている。
【００１７】
更に、ＰＷＭコンパレータ１０８の出力信号を遅延する遅延回路２０９と、セレクタ２０８と、セレクト信号発生回路２１６とが設けられている。セレクト信号発生回路２１６は、コンパレータ２１７と、基準電圧回路２１８と、定電流回路２１９と、容量２２０と、スイッチ素子２２１で構成されている。
【００１８】
定電流回路２１９は、容量２２０を定電流で充電する。コンパレータ２１７は、基準電圧回路２１８と容量２２０の電圧を比較する。容量２２０の充電電圧をＶchg、基準電圧回路２１８の電圧をＶref2とすると、Ｖchg＜Ｖref2の場合はコンパレータ２１７の出力はＨｉとなり、セレクタ２０８からはＰＷＭコンパレータ１０８の出力信号が出力される。Ｖchg＞Ｖref2の場合はコンパレータ２１７の出力はＬｏｗとなりセレクタ２０８ からは遅延回路２０９の出力信号が出力される。スイッチ素子２２１は、容量２２０に並列に接続されており、セレクタ２０８の出力がＨｉのときに容量２２０の充電電圧を放電する。
【００１９】
図２に、本発明の昇圧型スイッチングレギュレータのタイミングチャートを示す。
【００２０】
図２の(1)〜(3)の区間のように、セレクタから正規の周期で制御パルスが出力されている場合、容量２２０はスイッチ素子２２１によって定期的に放電されるため、容量２２０の充電電圧は基準電圧回路２１８の基準電圧Ｖref2を越えることはない。従って、ＰＷＭコンパレータ１０８の出力信号がそのままセレクタ２０８より出力される。
【００２１】
瞬間的な負荷の変動で図２の(4)の区間のように、誤差増幅器１１０の出力電圧と三角波発生回路１０９の出力電圧が交差できない区間が発生すると、この区間ではセレクタからＨｉパルスが出力されないため容量２２０は充電が続き、容量２２０の電圧は基準電圧Ｖref2を越えてしまう。
【００２２】
従って、図２の(5)の区間ではセレクト信号発生回路２１６の出力信号はＬｏｗとなり、セレクタ２０８からはＰＷＭコンパレータ１０８の出力信号が遅延回路２０９を通って遅延時間Ｔdだけ遅れたものが出力される。すなわちスイッチ素子１０３は、遅延時間Ｔdだけ遅れＯＮすることになる。また、このタイミングでスイッチ素子２２１がＯＮして容量２２０の電圧を放電する。容量２２０電圧がＶchg＜Ｖrefとなると、セレクト信号発生回路２１６の出力信号はＨｉとなり、セレクタ２０８の出力信号はＰＷＭコンパレータ１０８の出力信号が選択される。すなわち、セレクタ２０８の出力信号はＰＷＭコンパレータ１０８の出力信号が遅延時間Ｔdだけ短くなったパルスが出力されることになる。
【００２３】
以上説明したように、(5)の区間において、スイッチ素子１０３のＯＮ幅が過剰に大きくなることを防止するので、次の(6)の区間での出力信号抜けをなくし出力電圧が過剰に上昇するのを防止し、スイッチングレギュレータを安定して制御することが可能となる。
【図面の簡単な説明】
【００２４】
【図１】本発明の昇圧型スイッチングレギュレータのブロック図である。
【図２】本発明の昇圧型スイッチングレギュレータのタイミングチャートである。
【図３】従来の昇圧型スイッチングレギュレータのブロック図である。
【図４】従来の昇圧型スイッチングレギュレータのタイミングチャートである。
【符号の説明】
【００２５】
１０１          入力電源
１０２          インダクタ
１０３、２２１  スイッチ素子
１０４          整流素子
１０５          出力容量
１０６          負荷
１０７、２０７  スイッチングレギュレータ制御回路
１０９          三角波発生回路
１１０          誤差増幅器
１１１、２１８  基準電圧回路
１０８、２１７  比較回路
２０８          セレクタ
２０９          遅延回路
２１６          セレクト信号発生回路
２１９          定電流回路
２２０          容量
【図１】
2006217722.tif 000003
【図２】
2006217722.tif 000004
【図３】
2006217722.tif 000005
【図４】
2006217722.tif 000006