(57)【要約】【課題】  簡単な構成でしきい値を容易に収束させることができるコンパレータを提供し、またそのコンパレータを用いる信号処理装置および方法を提供する。【解決手段】  センサ入力が時刻ｔ１０でしきい値のハイレベル側からローレベル側に変化すると、しきい値はハイレベル側に遷移する。センサ入力がしきい値をローレベル側に越えた瞬間に、しきい値を反転しにくい方であるハイレベル側へずらすので、時刻ｔ１０の直後にノイズが重畳されても、誤反転しにくくすることができる。センサ入力がローレベル側からハイレベル側に変化の方向を逆転する前に、しきい値が漸次設定値に近付くように、しきい値を段階的に変化させる。しきい値の有効ビット数を少なくするような場合、しきい値が設定値に達しなくても、変化量が０になってしまう。そこで、強制的にしきい値を設定値に収束させる。【選択図】      図２
2006217155.tif 000002
【特許請求の範囲】
【請求項１】
入力信号のレベルを比較するためのしきい値が予め設定され、設定値との比較結果を表す論理信号を導出するとともに、論理信号の反転時に、しきい値を動的に変化させるコンパレータにおいて、
比較結果に応答し、論理信号の反転時に、しきい値を、入力信号のレベルの変化方向とは逆の変化方向に遷移させるように変化させるしきい値遷移手段と、
しきい値遷移手段によって遷移したしきい値を、予め設定される時間内に、該設定値に収束するように変化させるしきい値収束手段とを、
含むことを特徴とするコンパレータ。
【請求項２】
前記しきい値は、前記入力信号のレベルが予め定める一方側と他方側とに関して変化するヒステリシスに応じ、
該入力信号のレベルが該一方側にある状態から該他方側にある状態に変化する際のレベル変化に対応する一方側設定値と、
該入力信号のレベルが該他方側にある状態から該一方側にある状態に変化する際のレベル変化に対応して、該一方側設定値よりも該一方側に異なる値として設定される他方側設定値とに、
それぞれ設定されることを特徴とする請求項１記載のコンパレータ。
【請求項３】
前記しきい値遷移手段および前記しきい値収束手段は、予め設定されるデジタル演算処理によって、前記しきい値を変化させることを特徴とする請求項１または２記載のコンパレータ。
【請求項４】
前記しきい値収束手段は、前記予め設定されるデジタル演算処理によるしきい値の変化量が０になっても、しきい値が前記設定値まで収束していなければ、該設定値に該しきい値を強制的に収束させることを特徴とする請求項３記載のコンパレータ。
【請求項５】
前記しきい値収束手段は、前記予め設定されるデジタル演算処理によって、しきい値が予め設定される判定値に達したら、前記設定値に該しきい値を強制的に収束させることを特徴とする請求項３または４記載のコンパレータ。
【請求項６】
前記しきい値収束手段は、予め設定される時間の経過後、前記予め設定されるデジタル演算処理で前記しきい値が前記設定値に収束しなければ、該設定値にしきい値を強制的に収束させることを特徴とする請求項３〜５のいずれか１つに記載のコンパレータ。
【請求項７】
前記しきい値収束手段は、前記設定値に前記しきい値を強制的に収束させる際に、前記デジタル演算処理での最小の変化量で段階的に該しきい値を変化させることを特徴とする請求項４〜６のいずれか１つに記載のコンパレータ。
【請求項８】
前記しきい値収束手段は、前記設定値に前記しきい値を強制的に収束させる際に、予め設定される変化量で段階的に該しきい値を変化させることを特徴とする請求項４〜６のいずれか１つに記載のコンパレータ。
【請求項９】
前記しきい値収束手段は、前記設定値に前記しきい値を強制的に収束させる際に、該しきい値と該設定値との差に対して予め定める比率となる変化量で、該しきい値を段階的に変化させることを特徴とする請求項４〜６のいずれか１つに記載のコンパレータ。
【請求項１０】
前記しきい値収束手段は、前記設定値に前記しきい値を強制的に収束させる際に、ただちに該しきい値を該設定値まで変化せることを特徴とする請求項４〜６のいずれか１つに記載のコンパレータ。
【請求項１１】
前記しきい値収束手段の前記予め定めるデジタル演算処理は、前記入力信号のレベル変化に適合するように、前記しきい値が前記設定値に収束する状態を変化させることを特徴とする請求項３〜１０のいずれか１つに記載のコンパレータ。
【請求項１２】
前記しきい値収束手段は、前記予め設定されるデジタル演算処理によってしきい値を変化させると、該しきい値が前記設定値に対し、前記しきい値遷移手段によってしきい値が遷移した方向とは逆の方向に変化するようになる時点で、該しきい値を該設定値とすることを特徴とする請求項３記載のコンパレータ。
【請求項１３】
請求項１〜１２のいずれか１つに記載のコンパレータと、
該コンパレータに与えられる入力信号のレベルの比較結果として、該コンパレータから導出される論理出力に基づいて、予め定める処理を行う処理手段とを、
含むことを特徴とする信号処理装置。
【請求項１４】
請求項３〜１２のいずれか１つに記載のコンパレータと、
アナログの入力信号をデジタル信号に変換して該コンパレータに入力するＡ／Ｄ変換手段と、
該コンパレータから導出される論理出力に基づいて、予め設定されるプログラムに従う処理を行う処理手段とを、
含むことを特徴とする信号処理装置。
【請求項１５】
入力信号のレベルを比較するためのしきい値が予め設定され、設定値との比較結果を表す論理信号を導出するとともに、論理信号の反転時に、しきい値を動的に変化させる信号処理方法において、
比較結果を表す論理信号の反転時には、しきい値を、入力信号のレベルの変化方向とは逆の変化方向に遷移させるように変化させ、
遷移したしきい値を、予め設定される時間内に、該設定値に収束するように変化させることを特徴とする信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号をしきい値と比較して、比較結果を表す論理出力を導出するコンパレータ、また、そのようなコンパレータを含む信号処理装置および方法に関する。
【背景技術】
【０００２】
従来から、各種センサなどの信号を処理する場合には、コンパレータに入力して２値化することが広く行われている。たとえば自動車のエンジン制御では、クランク軸の回転角度を検出するためにクランク角センサが用いられる。クランク角センサが検出するクランク角度に基づいて、エンジン各部の制御を行うために、クランク角センサからの出力信号をアナログ信号の状態でコンパレータに入力して処理するセンサ信号処理装置が用いられる。センサ信号処理回路では、クランク角センサからの入力信号を、入力信号のピーク値とボトム値とに連動して動的にしきい値を変化させるコンパレータで２値化して波形整形を行っている（たとえば、特許文献１参照。）。
【０００３】
図１７は、クランク角センサからの入力信号を、デジタル信号に変換して処理する信号処理装置１の概略的な電気的構成を示す。この信号処理装置１では、エンジンのクランク軸２には、一定の角度間隔で歯３が設けられる歯車が装着され、歯３の近接状態がセンサ４で検出される。センサ４の検出結果は、アナログ信号で導出され、センサ受け回路５に入力される。センサ受け回路５は、入力信号のインピーダンス変換や増幅などのアナログ処理を行う。センサ受け回路５の出力は、アナログ／デジタル（以下、「Ａ／Ｄ」と略称する。）コンバータ６でアナログ信号からデジタル信号に変換される。Ａ／Ｄコンバータ６からの出力は、比較回路７に入力され、２値化される。一般にコンパレータは、入力信号のレベルをしきい値と比較し、たとえば、入力信号のレベルがしきい値よりも高ければハイレベル、低ければローレベルをそれぞれ出力するように２値化する。ただし、入力信号にノイズなどが重畳している場合、入力信号のレベルがしきい値に近くなると２値化が誤動作するおそれがある。このために、しきい値演算回路８を設け、比較回路７のしきい値を動的に変化させる。信号処理回路１では、比較回路７およびしきい値演算回路８で、入力信号の履歴であるヒステリシスに応じて動的にしきい値を変化させるダイナミックヒス付コンパレータ９を構成している。
【０００４】
図１８は、図１７に示すダイナミックヒス付コンパレータ９の動作の例を示す。センサ入力がしきい値の一方側から他方側に、たとえば時刻ｔ１でハイレベル側からローレベル側に変化すると、比較結果を表すＣＭＰ出力はハイレベルからローレベルに遷移する。しきい値演算回路８は、センサ入力がしきい値を越えた瞬間に、しきい値を反転しにくい方へずらす。たとえば、時刻ｔ２でセンサ入力がローレベル側からハイレベル側に変化して、直後にノイズが重畳されても、しきい値をローレベル側に遷移させておけば、ノイズの影響を受けにくくすることができる。
【０００５】
図１９は、図１７に示すダイナミックヒス付コンパレータ９がしきい値としてＨ側設定値とＬ側設定値との２値を入力信号の変化の履歴に応じて切換えるヒステリシスコンパレータの場合に、しきい値演算回路８がしきい値を各設定値まで収束させる必要性を示す。点線で示すように、しきい値が目標値であるＨ側設定値やＬ側設定値まで収束しない場合、入力信号としきい値とが一致して図１８に示すＣＭＰ出力の論理が反転するタイミングは、しきい値が目標値に収束している場合に比較してずれてしまう。たとえば、しきい値演算回路８がしきい値の変化量を計算で求めて設定する場合、演算の精度が低いと内部の演算で変化なしとしてしまい、目標値であるＨ側設定値やＬ側設定値まで収束しないで動作し、本来設定すべき目標値より大きいまたは小さい値となってしまう。しきい値がずれると、波形整形のエッジがばらつき、クランク角度の検出に誤差が生じることになる。
【０００６】
図２０は、図１７に示すダイナミックヒス付コンパレータ９でしきい値を変化させる基本的な考え方を示す。図２０（ａ）に示すように変化する入力信号を、実線で示すような固定のしきい値と、破線で示すような可変のしきい値とに対してそれぞれ比較する場合を想定する。図２０（ｂ）は、しきい値固定の場合のＣＭＰ出力を示し、図２０（ｃ）は、しきい値可変の場合のＣＭＰ出力を示す。しきい値固定の場合、ＣＭＰ出力が論理反転する付近で、入力信号のレベルがしきい値に近く、ノイズなどによる入力信号の変動で誤反転するおそれがある。しきい値を大きく変化させておけば、誤反転をなくすことができる。
【０００７】
エンジンのクランク角センサからの信号を処理する場合には、センサ４からの出力波形には周期的な成分が重畳している。波形整形を行う際、この重畳する波形の影響を受けてＣＭＰ出力が誤反転してしまうことを防止するために、しきい値を変化させる必要がある。特に、回転速度が低く、信号振幅の小さいときには、影響を受けやすいので、しきい値を変化させることが必須となる。
【０００８】
【特許文献１】特開平７−１８３５９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特許文献１のように、入力信号のピーク値とボトム値とに連動してコンパレータのしきい値を変化させると、入力信号のレベルが急激に変化するような場合に、検出精度が低下するおそれがある。図１７でクランク軸２のクランク角を検出するセンサ４からの出力は、回転速度が低下すると、変化の周期が長くなるとともに振幅が小さくなる。変化が急激であれば、しきい値を変化させた周期の次の周期で、レベルがしきい値に達するまでに時間がかかったり、ピーク値やボトム値がしきい値に達しなくなったりすることがあり得る。
【００１０】
しきい値演算回路８でしきい値を演算して出力するようにすれば、図１８に示すように、論理反転時にしきい値を設定値から大きく変化させて、時間経過とともに設定値に収束させることが可能になる。ただし、デジタル演算でしきい値を変化させる場合、しきい値の有効ビット数が少ないと、図１９に示すように、演算誤差でしきい値が設定値まで収束しないような場合も生じうる。演算誤差を少なくするためには、しきい値演算回路８に含まれる乗算回路などの精度を上げればよいけれども、回路規模が増大してしまう。
【００１１】
しきい値演算回路８で、たとえば微分や積分のアナログ演算でしきい値を変化させるようにすれば、しきい値を指数関数的な変化で設定値に収束させることができる。ただし、アナログ演算では、比較的大容量のコンデンサなどが必要となり、半導体集積回路として一体的に構成することが困難になる。また、しきい値の変化は、アナログ回路を構成する部品の定数で決定され、入力信号の周期が変化するような場合、入力信号の変化に対応させてしきい値を変化させることも困難になる。
【００１２】
本発明の目的は、簡単な構成でしきい値を容易に収束させることができるコンパレータを提供し、またそのコンパレータを用いる信号処理装置および方法を提供することである。
【課題を解決するための手段】
【００１３】
本発明は、入力信号のレベルを比較するためのしきい値が予め設定され、設定値との比較結果を表す論理信号を導出するとともに、論理信号の反転時に、しきい値を動的に変化させるコンパレータにおいて、
比較結果に応答し、論理信号の反転時に、しきい値を、入力信号のレベルの変化方向とは逆の変化方向に遷移させるように変化させるしきい値遷移手段と、
しきい値遷移手段によって遷移したしきい値を、予め設定される時間内に、該設定値に収束するように変化させるしきい値収束手段とを、
含むことを特徴とするコンパレータである。
【００１４】
本発明に従えば、入力信号のレベルを比較するためのしきい値が予め設定され、設定値との比較結果を表す論理信号を導出するとともに、論理信号の反転時に、しきい値を動的に変化させるコンパレータには、しきい値遷移手段としきい値収束手段とが含まれる。しきい値遷移手段は、比較結果に応答し、論理信号の反転時に、しきい値を、入力信号のレベルの変化方向とは逆の変化方向に遷移させるように変化させる。しきい値収束手段は、しきい値遷移手段によって遷移したしきい値を、予め設定される時間内に、設定値に収束するように変化させる。しきい値遷移手段で論理信号の反転時にしきい値を動的に変化させるので、しきい値反転時近傍での誤反転を防止することができる。しきい値収束手段は、予め設定される時間内に、しきい値を設定値に収束するように変化させるので、設定値への収束のみを実現する簡単な構成でしきい値を容易に収束させることができる。
【００１５】
また本発明で、前記しきい値は、前記入力信号のレベルが予め定める一方側と他方側とに関して変化するヒステリシスに応じ、
該入力信号のレベルが該一方側にある状態から該他方側にある状態に変化する際のレベル変化に対応する一方側設定値と、
該入力信号のレベルが該他方側にある状態から該一方側にある状態に変化する際のレベル変化に対応して、該一方側設定値よりも該一方側に異なる値として設定される他方側設定値とに、
それぞれ設定されることを特徴とする。
【００１６】
本発明に従えば、しきい値を一方側設定値と他方側設定値とに、入力信号の変化のヒステリシスに応じて切換えるヒステリシスコンパレータで、論理反転時にはしきい値を大きく変化させ、一定時間経過後にはしきい値を設定値に収束させることができる。
【００１７】
また本発明で、前記しきい値遷移手段および前記しきい値収束手段は、予め設定されるデジタル演算処理によって、前記しきい値を変化させることを特徴とする。
【００１８】
本発明に従えば、しきい値の変化を予め設定されるデジタル演算処理によって行うので、コンデンサなどの部品を外付けすることなく、しきい値を変化させることができる。デジタル演算処理としては、プログラム演算やシーケンス演算によるしきい値の変化ばかりではなく、変化するしきい値を発生する関数処理や、しきい値の波形を表すデータを予め設定しておいて順次出力するなどの処理を行うことができる。
【００１９】
また本発明で、前記しきい値収束手段は、前記予め設定されるデジタル演算処理によるしきい値の変化量が０になっても、しきい値が前記設定値まで収束していなければ、該設定値に該しきい値を強制的に収束させることを特徴とする。
【００２０】
本発明に従えば、しきい値収束手段に、乗算回路などを用いて、しきい値をある割合で変化させていくような回路を用いる場合に、回路規模などの制約上、内部演算精度を低くしなければならない。このような場合、演算精度が低くなり、演算で算出されるしきい値が狙った設計値まで到達することができないことがありうる。しきい値収束手段では、デジタル演算処理で求めた変化量が０であっても、必要な設定値まで差がある場合は、強制的にしきい値を設定値まで到達させることができる。
【００２１】
また本発明で、前記しきい値収束手段は、前記予め設定されるデジタル演算処理によって、しきい値が予め設定される判定値に達したら、前記設定値に該しきい値を強制的に収束させることを特徴とする。
【００２２】
本発明に従えば、しきい値収束手段の回路規模が比較的小さいことなどで、演算精度が低い場合に、予め設定した判定値にしきい値が達すると、強制的にしきい値を設定値にするので、簡単な構成で確実にしきい値を設定値にすることができる。
【００２３】
また本発明で、前記しきい値収束手段は、予め設定される時間の経過後、前記予め設定されるデジタル演算処理で前記しきい値が前記設定値に収束しなければ、該設定値にしきい値を強制的に収束させることを特徴とする。
【００２４】
本発明に従えば、信号処理などのコンパレータを使用するシステムの動作を考慮して時間を予め設定しておけば、設定された時間までにしきい値が設定値まで収束していない場合に、しきい値を強制的に設定値まで収束させることができる。
【００２５】
また本発明で、前記しきい値収束手段は、前記設定値に前記しきい値を強制的に収束させる際に、前記デジタル演算処理での最小の変化量で段階的に該しきい値を変化させることを特徴とする。
【００２６】
本発明に従えば、デジタル演算処理では最小の変化量でしきい値を段階的に変化させるので、最小の変化量を与える簡単な回路で確実にしきい値を設定値まで収束させることができる。
【００２７】
また本発明で、前記しきい値収束手段は、前記設定値に前記しきい値を強制的に収束させる際に、予め設定される変化量で段階的に該しきい値を変化させることを特徴とする。
【００２８】
また本発明で、前記しきい値収束手段は、前記設定値に前記しきい値を強制的に収束させる際に、該しきい値と該設定値との差に対して予め定める比率となる変化量で、該しきい値を段階的に変化させることを特徴とする。
【００２９】
本発明に従えば、しきい値の変化量を、設定値としきい値の現在値との差に予め定める比率、たとえば１／２、１／３，１／４，…を乗算して得られる変化量で、しきい値を段階的に変化させるので、簡単な演算で、しきい値の変化をしきい値が設定値に近付くにつれて、変化量を小さくし、しきい値の変化を滑らかに行うことができる。
【００３０】
また本発明で、前記しきい値収束手段は、前記設定値に前記しきい値を強制的に収束させる際に、ただちに該しきい値を該設定値まで変化せることを特徴とする。
【００３１】
本発明に従えば、前記しきい値収束手段の前記予め定めるデジタル演算処理は、前記入力信号のレベル変化に適合するように、前記しきい値が前記設定値に収束する状態を変化させることを特徴とする。
【００３２】
本発明に従えば、しきい値収束手段がしきい値を変化させるデジタル演算処理は、入力信号のレベル変化に適合するように、しきい値が設定値に収束する状態を変化させる。入力信号の周期が変化すると予想される場合は、最短の周期に対応して、この周期でもしきい値が収束し、入力信号のレベルが小さくなると予想される場合は、最小の信号レベルでも比較が可能なように、しきい値の変化量を小さくするなどで、確実に入力信号をしきい値と比較することができる。
【００３３】
また本発明で、前記しきい値収束手段は、前記予め設定されるデジタル演算処理によってしきい値を変化させると、該しきい値が前記設定値に対し、前記しきい値遷移手段によってしきい値が遷移した方向とは逆の方向に変化するようになる時点で、該しきい値を該設定値とすることを特徴とする。
【００３４】
本発明に従えば、しきい値を設定値から遷移させた後で設定値に収束させるように変化させる際に、しきい値が遷移方向とは逆の方向に変化させ過ぎないようにして、正しいしきい値設定を行うことができる。
【００３５】
さらに本発明は、前述のいずれか１つに記載のコンパレータと、
該コンパレータに与えられる入力信号のレベルの比較結果として、該コンパレータから導出される論理出力に基づいて、予め定める処理を行う処理手段とを、
含むことを特徴とする信号処理装置である。
【００３６】
本発明に従えば、簡単な構成でしきい値を遷移させて誤動作を避け、かつしきい値を設定値に収束させて入力信号のレベルの比較を精度よく行うことができる。高精度のレベル比較に基づいて、コンパレータから比較結果を表す論理出力が導出されるので、コンパレータの論理出力に基づく高精度の処理を行わせることができる。
【００３７】
さらに本発明は、デジタル演算処理を行う前述のいずれか１つに記載のコンパレータと、
アナログの入力信号をデジタル信号に変換して該コンパレータに入力するＡ／Ｄ変換手段と、
該コンパレータから導出される論理出力に基づいて、予め設定されるプログラムに従う処理を行う処理手段とを、
含むことを特徴とする信号処理装置である。
【００３８】
本発明に従えば、アナログの入力信号をデジタル信号処理によるコンパレータで、精度よく２値化し、予め設定されるプログラムに従う処理を高精度で行うことができる。
【００３９】
さらに本発明は、入力信号のレベルを比較するためのしきい値が予め設定され、設定値との比較結果を表す論理信号を導出するとともに、論理信号の反転時に、しきい値を動的に変化させる信号処理方法において、
比較結果を表す論理信号の反転時には、しきい値を、入力信号のレベルの変化方向とは逆の変化方向に遷移させるように変化させ、
遷移したしきい値を、予め設定される時間内に、該設定値に収束するように変化させることを特徴とする信号処理方法である。
【００４０】
本発明に従えば、入力信号のレベルを比較するためのしきい値が予め設定され、論理信号の反転時に、しきい値を、入力信号のレベルの変化方向とは逆の変化方向に遷移させるように変化させる。遷移したしきい値は、予め設定される時間内に、設定値に収束するように変化させる。論理信号の反転時にしきい値を動的に変化させるので、しきい値反転時近傍での誤反転を防止することができる。予め設定される時間内に、しきい値を設定値に収束するように変化させるので、設定値への収束のみを実現する簡単な構成でしきい値を容易に収束させることができる。
【発明の効果】
【００４１】
本発明によれば、入力信号のレベルを比較するためのしきい値が予め設定され、設定値との比較結果を表す論理信号を導出するコンパレータで、論理信号の反転時に、しきい値を、入力信号のレベルの変化方向とは逆の変化方向に遷移させるように変化させることができ、しきい値反転時近傍での誤反転を防止することができる。遷移したしきい値は、予め設定される時間内に、しきい値を設定値に収束するように変化させるので、設定値への収束のみを実現する簡単な構成でしきい値を容易に収束させることができる。
【００４２】
また本発明によれば、ヒステリシスコンパレータで、論理反転時にしきい値を大きく変化させ、一定時間経過後にはしきい値を設定値に収束させることができる。
【００４３】
また本発明によれば、しきい値の変化を予め設定されるデジタル演算処理によって行うので、コンデンサなどの部品を外付けすることなく、しきい値を変化させることができる。
【００４４】
また本発明によれば、しきい値収束手段の回路規模などの制約上、内部演算精度を低くしなければならず、しきい値が設計値まで到達することができなくても、強制的にしきい値を設定値まで到達させることができる。
【００４５】
また本発明によれば、しきい値収束手段の演算精度が低い場合などでも、しきい値が判定値に達すると、強制的にしきい値を設定値にするので、簡単な構成で確実にしきい値を設定値にすることができる。
【００４６】
また本発明によれば、設定された時間までにしきい値が設定値まで収束していない場合にでも、しきい値を強制的に設定値まで収束させることができる。
【００４７】
また本発明によれば、デジタル演算処理では最小の変化量でしきい値を段階的に変化させるので、簡単な回路で確実にしきい値を設定値まで収束させることができる。
【００４８】
また本発明によれば、しきい値の変化量を、設定値としきい値の現在値との差に予め定める比率を乗算して得られる変化量で、しきい値を段階的に変化させるので、簡単な演算で、しきい値の変化を滑らかに行うことができる。
【００４９】
また本発明によれば、しきい値収束手段での予め定めるデジタル演算処理は、入力信号のレベル変化に適合するように、しきい値が設定値に収束する状態を変化させるので、入力信号のレベル変化や周期の変化に適合するようにしきい値を変化させて、確実に入力信号をしきい値と比較することができる。
【００５０】
また本発明によれば、しきい値を設定値から遷移させた後で設定値に収束させるように変化させる際に、しきい値が遷移方向とは逆の方向に変化させ過ぎないようにして、正しいしきい値設定を行うことができる。
【００５１】
さらに本発明によれば、簡単な構成でしきい値を遷移させて誤動作を避け、かつしきい値を設定値に収束させて入力信号のレベルの比較を精度よく行い、コンパレータの論理出力に基づく高精度の処理を行わせることができる。
【００５２】
さらに本発明よれば、アナログの入力信号をデジタル信号処理によるコンパレータで、精度よく２値化し、予め設定されるプログラムに従う処理を高精度で行うことができる。
【００５３】
さらに本発明によれば、入力信号のレベルを比較するためのしきい値が予め設定され、論理信号の反転時に、しきい値を、入力信号のレベルの変化方向とは逆の変化方向に遷移させるように変化させるた後、予め設定される時間内に、設定値に収束するように変化させることができる。論理信号の反転時にしきい値を動的に変化させるので、しきい値反転時近傍での誤反転を防止することができる。予め設定される時間内に、しきい値を設定値に収束するように変化させるので、設定値への収束のみを実現する簡単な構成でしきい値を容易に収束させることができる。
【発明を実施するための最良の形態】
【００５４】
図１は、本発明の実施の各形態に共通な信号処理装置１１の概略的な電気的構成を示す。信号処理装置１１は、図１７に示す信号処理装置１と同様に、クランク角センサからの入力信号を、デジタル信号に変換して処理する。すなわち、信号処理装置１１では、エンジンのクランク軸１２の回転に応じて発生される信号を処理し、一定のクランク角度となるタイミングを検出する。クランク軸１２には、一定の角度間隔で歯１３が設けられる歯車が装着され、歯１３の近接状態がセンサ４によって非接触の状態で磁気的に検出される。センサ１４の検出結果はアナログ信号で導出され、信号処理装置１１に設けられるセンサ受け回路１５に入力される。センサ受け回路１５は、入力信号のインピーダンス変換や増幅などのアナログ処理を行う。センサ受け回路１５の出力は、Ａ／Ｄコンバータ１６でアナログ信号からデジタル信号に変換される。Ａ／Ｄコンバータ１６からの出力は、比較回路１７に入力され、２値化される。比較回路１７では、しきい値演算回路１８によって動的に変化するように演算して発生されるしきい値と入力レベルとを比較し、比較結果を表す論理出力を導出する。
【００５５】
信号処理装置１１には、しきい値演算回路１８から比較回路１７に与えるしきい値を、予め定める条件に従って設定値に収束させるために、しきい値収束回路１９が設けられる。信号処理装置１１では、比較回路１７およびしきい値演算回路１８で、入力信号の履歴であるヒステリシスに応じて動的にしきい値を変化させるダイナミックヒス付コンパレータ２０を構成している。ダイナミックヒス付コンパレータ２０には、しきい値収束回路１９とともに、タイマ２１も含まれる。このダイナミックヒス付コンパレータおよびＡ／Ｄコンバータ１６は、半導体集積回路として一体的に形成することができる。特に、しきい値演算回路１８としきい値収束回路１９とは、しきい値遷移手段としきい値収束手段としてそれぞれ機能し、ＣＰＵやＤＳＰのプログラム動作などで実現することができる。
【００５６】
このように、しきい値遷移手段およびしきい値収束手段は、予め設定されるデジタル演算処理によってしきい値を変化させるようにしておけば、コンデンサなどの部品を外付けすることなく、しきい値を変化させることができる。デジタル演算処理としては、プログラム演算やシーケンス演算によるしきい値の変化ばかりではなく、変化するしきい値を発生する関数処理や、しきい値の波形を表すデータを予め設定しておいて順次出力するなどの処理を行うことができる。
【００５７】
図２は、本発明の実施の第１形態として、図１に示すダイナミックヒス付コンパレータ２０の動作の例を示す。センサ入力がしきい値の一方側から他方側に、たとえば時刻ｔ１０でハイレベル側からローレベル側に変化すると、しきい値はハイレベル側に遷移する。しきい値演算回路１８は、センサ入力がしきい値をローレベル側に越えた瞬間に、しきい値を比較回路１７が反転しにくい方であるハイレベル側へずらす。これによって、時刻ｔ１０の直後にノイズが重畳されても、しきい値をハイレベル側に遷移させておくので、ノイズの影響で誤反転しにくくすることができる。
【００５８】
ただし、しきい値をハイレベル側に遷移させたままでは、センサ入力がローレベル側からハイレベル側に変化する際に、ハイレベル側からローレベル側に変化する際とは異なるしきい値で比較を行うことになる。ヒステリシスコンパレータでは、図１９に実線で示すように、２つのしきい値を切換える。しかしながら、２つのしきい値の差が小さいときには、ノイズなどによる誤反転の可能性が高くなる。２つのしきい値の差が比較的大きければ、ノイズなどによる誤反転の可能性は低くなるけれども、入力がしきい値と一致するタイミングがずれてしまう。したがって、ヒステリシスコンパレータでも、論理反転時に２つの設定値とは異なる値に、一旦、しきい値を大きく変化させてから設定値に収束させることが好ましい。
【００５９】
すなわち、しきい値を一方側設定値と他方側設定値とに、入力信号の変化のヒステリシスに応じて切換えるヒステリシスコンパレータとしても、論理反転時にはしきい値を大きく変化させ、一定時間経過後にはしきい値を設定値に収束させることができる。この一定時間としては、たとえばセンサ信号の１／２周期程度とする。歯１３の歯数が１回転３６であり、エンジンの回転速度が１５０ｒｐｍであれば、１１ｍｓ程度となる。ノイズが多いような場合で、１／２周期でも誤反転を防止することができなければ、それ以上の時間を設定する。アクセルペダル操作の検出で、エンジンの回転速度が上昇することが予想される場合は、時間を短縮すればよい。
【００６０】
図２では、時刻ｔ１０でしきい値が大きく遷移した後、センサ入力がローレベル側からハイレベル側に変化の方向を逆転する前に、しきい値が漸次設定値に近付くように、しきい値演算回路１８がしきい値を段階的に変化させる。変化させる時間間隔は、たとえばタイマ２１からのクロック信号に基づいて定められる。各段階では、予め定める演算で変化量を算出し、算出した変化量だけしきい値を変化させる。たとえば指数関数を近似する演算を整数演算で行うと、しきい値が設定値に近付くと、変化量が小さくなり、最小値の１の次には０になってしまう。しきい値の有効ビット数を少なくするような場合、しきい値が設定値に達しなくても、変化量が０になってしまい、以後、設定値とは異なる値にしきい値が収束してしまう。そこで、設定値まで収束しないで演算終了の場合、しきい値収束回路１９によって、強制的にしきい値を設定値に収束させる。
【００６１】
すなわち、ダイナミックヒス付コンパレータ２０では、比較回路１７に入力信号のレベルを比較するためのしきい値が単一値として予め設定され、設定値との比較結果を表す論理信号を導出するとともに、論理信号の反転時に、しきい値を動的に変化させる。
【００６２】
しきい値演算回路１８は、比較回路１７の比較結果に応答し、論理信号の反転時に、しきい値を、入力信号のレベルの変化方向とは逆の変化方向に遷移させるように変化させるしきい値遷移手段としても機能する。しきい値収束回路１９は、遷移したしきい値を、予め設定される時間内に、設定値に収束するように変化させるしきい値収束手段として機能する。しきい値遷移手段としてのしきい値演算回路１８で論理信号の反転時にしきい値を動的に変化させるので、しきい値反転時近傍での誤反転を防止することができる。しきい値収束回路１９は、予め設定される時間内に、しきい値を設定値に収束するように変化させるので、設定値への収束のみを実現する簡単な構成でしきい値を容易に収束させることができる。
【００６３】
図３は、図２のようなしきい値の強制的な収束を行わせるためのダイナミックヒス付コンパレータ２０の動作を示す。ステップａ０では、タイマ２１から発生されるクロック信号などに応じて動作を開始する。なお、しきい値演算回路１８では、前回のしきい値をレジスタなどに記憶しておく。ステップａ１では、前回のしきい値を設定しきい値と比較する。前回のしきい値と設定しきい値とが異なる場合は、ステップａ２で、しきい値変化量を計算する。ステップａ３では、計算したしきい値変化量を判定する。変化量≠０であれば、ステップａ４で、前回値から変化分を減算するなどのしきい値演算を行い、ステップａ５で演算結果を今回のしきい値として導出し、比較回路１７に与えるとともに、レジスタなどに記憶しておく。ステップａ３で、変化量＝０となっているときは、しきい値の演算としては収束していることを意味し、ステップａ１でしきい値が設定値とは異なると判断している後なので、設定値と異なる値で収束していることになる。したがって、ステップａ６では、しきい値収束回路１９が強制的にしきい値を設定しきい値に収束させる演算動作をしきい値演算回路１８に行わせ、ステップａ７でその演算結果を今回のしきい値として導出し、比較回路１７に与えるとともに、レジスタなどに記憶しておく。ステップａ１で前回のしきい値が設定しきい値に一致していると判断するときは、ステップａ８で、今回のしきい値も前回のしきい値と同じ設定しきい値として、比較回路１７に与え、レジスタなどに記憶する。ａ６の演算動作の例は、以下に説明する。
【００６４】
図４は、図３のステップａ６で、強制的にしきい値を設定したしきい値に収束させる例を示す。この例では、しきい値が変化してしきい値に近付く際に、確実にとり得る値の範囲内に、判定値を設定しておき、演算によって算出するしきい値が時刻ｔ２０に判定値として設定しているレベルまで達したら、時刻ｔ２１ではしきい値を設定値まで変化させることによって、強制的にしきい値を設定値に収束させることができる。
【００６５】
図５は、図４のようなしきい値の強制的な収束を行わせるためのダイナミックヒス付コンパレータ２０の動作を示す。ステップｂ０では、タイマ２１から発生されるクロック信号などに応じて動作を開始する。なお、しきい値演算回路１８では、前回のしきい値をレジスタなどに記憶しておく。ステップｂ１では、前回のしきい値を判定値と比較する。前回のしきい値が判定値よりも大きい場合は、ステップｂ２で、予め設定されるデジタル演算による通常のしきい値計算を行う。ステップｂ１で、前回値が判定値以下となっている場合は、ステップｂ３で、強制的に設定しきい値に収束させる。ステップｂ１で、前回値が設定しきい値になっていれば、ステップｂ４で今回のしきい値も前回値をそのまま出力する。ステップｂ２、ステップｂ３またはステップｂ４の後、ステップｂ５で、今回のしきい値を比較回路１７に与え、レジスタなどに記憶する。
【００６６】
図６は、本発明の実施の第２形態として、規定時間経過後、しきい値が設定値まで収束していなければ、強制的に設定値に収束させる考え方を示す。しきい値収束回路１９は、たとえばタイマ２１に事前に設定した時間まで達したら、しきい値演算回路１８が比較回路１７に与えるしきい値を設定値まで強制的に変化させて収束させる。
【００６７】
図７は、図６のようなしきい値の強制的な収束を行わせるためのダイナミックヒス付コンパレータ２０の動作を示す。ステップｃ０では、タイマ２１から発生されるクロック信号などに応じて動作を開始する。たとえば、しきい値収束回路１９にはカウンタが備えられ、タイマ２１から発生されるクロック信号を計数して、現在の時間を計時する。なお、しきい値演算回路１８では、前回のしきい値をレジスタなどに記憶しておく。ステップｃ１では、現在の時間を、事前に設定している規定時間と比較する。規定時間の経過前であれば、ステップｃ２でしきい値の前回値と設定値とを比較する。前回値≠設定値であれば、ステップｃ３で、予め設定されるデジタル演算による通常のしきい値計算を行う。ステップｃ２で、前回値が設定値と等しくなっている場合は、ステップｃ４で、今回のしきい値も前回のしきい値と同じ値とする。ステップｃ１で、規定時間経過後は、ステップｃ５でしきい値を設定値に強制的に収束させ、ステップｃ６でタイマ２１をリセットする。ステップｃ３、ステップｃ４またはステップｃ６の後、ステップｃ７で、今回のしきい値を比較回路１７に与え、レジスタなどに記憶する。
【００６８】
図８は、本発明の実施の第３形態として、図３のステップａ６で、強制的にしきい値を設定したしきい値に収束させる他の例を示す。この例では、図２のように、演算のみで収束するレベルが設定値と異なる場合に、しきい値を強制的に設定値まで収束させるために、最小値の変化分を与えて、しきい値を段階的に設定値まで変化させることができる。
【００６９】
図９は、図８のようなしきい値の強制的な収束を行わせるためのダイナミックヒス付コンパレータ２０の動作を示す。ステップｄ０では、タイマ２１から発生されるクロック信号などに応じて動作を開始する。なお、しきい値演算回路１８では、前回のしきい値をレジスタなどに記憶しておく。ステップｄ１では、しきい値の前回値と設定値とを比較する。前回値＞設定値であるか前回値＜設定値であれば、ステップｄ２またはステップｄ３で、予め設定されるデジタル演算による通常のしきい値計算をそれぞれ行う。次にステップｄ４またはステップｄ５で、計算値が０になっているか否かの計算値比較をそれぞれ行う。ステップｄ４で計算値＞０のときは、ステップｄ６で前回値−計算値の演算を行い、演算結果を今回のしきい値とする。ステップｄ４で計算値＝０のときは、ステップｄ７で、今回のしきい値を前回値−１とする。ステップｄ５で計算値＜０のときは、ステップｄ８で前回値＋計算値の演算を行い、演算結果を今回のしきい値とする。ステップｄ５で計算値＝０のときは、ステップｄ９で、今回のしきい値を前回値＋１とする。ステップｄ１で、前回値が設定値と等しくなっている場合は、ステップｄ１０で、今回のしきい値も前回のしきい値と同じ値とする。ステップｄ７およびステップｄ９では、前回値に対して１だけ変化させるようにしているけれども、デジタル演算処理での最小値が１とは異なる値であれば、その値を使用すればよい。
【００７０】
図１０は、本発明の実施の第４形態として、図３のステップａ６で、強制的にしきい値を設定したしきい値に収束させるさらに他の例を示す。この例では、図２のように、演算のみで収束するレベルが設定値と異なる場合に、しきい値を強制的に設定値まで収束させるために、予め設定した値の変化分を与えて、しきい値を段階的に設定値まで変化させることができる。
【００７１】
図１１は、本発明の実施の第５形態として、図３のステップａ６で、強制的にしきい値を設定したしきい値に収束させるさらに他の例を示す。この例では、図２のように、演算のみで収束するレベルが設定値と異なる場合に、しきい値と設定値との差に、たとえば１／２など、ある比率を乗算した変化量で、しきい値を段階的に設定値まで変化させることができる。
【００７２】
図１２は、図１１のようなしきい値の強制的な収束を行わせるためのダイナミックヒス付コンパレータ２０の動作を示す。ステップｅ０では、タイマ２１から発生されるクロック信号などに応じて動作を開始する。なお、しきい値演算回路１８では、前回のしきい値をレジスタなどに記憶しておく。ステップｅ１では、しきい値の前回値と設定値とを比較する。前回値＞設定値であるか前回値＜設定値であれば、ステップｅ２またはステップｅ３で、予め設定されるデジタル演算による通常のしきい値計算をそれぞれ行い、変化量を算出する。次にステップｅ４またはステップｅ５で、計算値が０になっているか否かの計算値比較をそれぞれ行う。ステップｅ４で計算値＞０のときは、ステップｅ６で前回値−計算値の演算を行い、演算結果を今回のしきい値とする。ステップｅ５で計算値＞０のときは、ステップｅ７で前回値＋計算値の演算を行い、演算結果を今回のしきい値とする。ステップｅ４で計算値＝０のときは、ステップｅ８で、今回のしきい値を前回値と設定値との差に係数を乗算して、一定の比率での変化量を算出する。ステップｅ５で計算値＝０のときは、ステップｅ９で、今回のしきい値を前回値と設定値との差に係数を乗算して、一定の比率での変化量を算出する。
【００７３】
ステップｅ８またはステップｅ９の後は、ステップｅ１０またはステップｅ１１で、２回目の計算であるステップｅ８またはステップｅ９での計算値２がそれぞれ０となっているか否かの計算結果評価を行う。ステップｅ１０で計算値２＞０と評価されれば、ステップｅ１２で、今回のしきい値を、前回値−計算結果２として算出する。ステップｅ１０で、計算値２＝０と評価されれば、ステップｅ１３で、今回のしきい値を、前回値−１として算出する。ステップｅ１１で計算値２＞０と評価されれば、ステップｅ１４で、今回のしきい値を、前回値＋計算結果２として算出する。ステップｅ１１で、計算値２＝０と評価されれば、ステップｅ１５で、今回のしきい値を、前回値＋１として算出する。ステップｅ１で、前回値が設定値と等しくなっている場合は、ステップｅ１６で、今回のしきい値も前回のしきい値と同じ値とする。ステップｅ１３およびステップｅ１５では、前回値に対して１だけ変化させるようにしているけれども、デジタル演算処理での最小値が１とは異なる値であれば、その値を使用すればよい。
【００７４】
図１３は、本発明の実施の第６形態として、図３のステップａ６で、強制的にしきい値を設定したしきい値に収束させるさらに他の例を示す。この例では、図２のように、演算のみで収束するレベルが設定値と異なる場合に、しきい値と設定値との差に、たとえば、１／２、１／３，１／４，…などの係数を乗算して得られる変化量で、しきい値を段階的に変化させるので、簡単な演算で、しきい値の変化をしきい値が設定値に近付くにつれて、変化量を小さくし、しきい値の変換を滑らかに行うことができる。
【００７５】
ステップｆ０では、タイマ２１から発生されるクロック信号などに応じて動作を開始する。なお、しきい値演算回路１８では、前回のしきい値をレジスタなどに記憶しておく。ステップｆ１では、しきい値の前回値と設定値とを比較する。前回値＞設定値であるか前回値＜設定値であれば、ステップｆ２またはステップｆ３で、予め設定されるデジタル演算による通常のしきい値計算をそれぞれ行い、変化量を算出する。次にステップｆ４またはステップｆ５で、計算値が０になっているか否かの計算値比較をそれぞれ行う。ステップｆ４で計算値＞０のときは、ステップｆ６で前回値−計算値の演算を行い、演算結果を今回のしきい値とする。ステップｆ５で計算値＞０のときは、ステップｆ７で前回値＋計算値の演算を行い、演算結果を今回のしきい値とする。ステップｆ４で計算値＝０のときは、ステップｆ８で、今回のしきい値を前回値と設定値との差に係数を乗算して、一定の比率での変化量を算出する。ステップｆ５で計算値＝０のときは、ステップｆ９で、今回のしきい値を前回値と設定値との差に係数を乗算して、一定の比率での変化量を算出する。
【００７６】
ステップｆ８またはステップｆ９の後は、ステップｆ１０またはステップｆ１１で、２回目の計算であるステップｆ８またはステップｆ９での計算値２がそれぞれ０となっているか否かの計算結果評価を行う。ステップｆ１０で計算値２＞０と評価されれば、ステップｆ１２で、今回のしきい値を、前回値−計算結果２として算出する。ステップｆ１１で計算値２＞０と評価されれば、ステップｆ１３で、今回のしきい値を、前回値＋計算結果２として算出する。ステップｆ１０で、計算値２＝０と評価されれば、ステップｆ１４で、係数を変更して、ステップｆ８に戻る。ステップｆ１１で、計算値２＝０と評価されれば、ステップｆ１５で、係数を変更して、ステップｆ９に戻る。ステップｆ１で、前回値が設定値と等しくなっている場合は、ステップｆ１６で、今回のしきい値も前回のしきい値と同じ値とする。
【００７７】
ステップｆ１４およびステップｆ１５での係数の変更は、たとえば係数を、１／８→１／４→１／２のように、１／２の累乗の値に順次変更すればよい。図１２のステップｅ８およびステップｅ８での演算も含めて、１よりも小さい係数を乗算するデジタル演算は、２の累乗分の１を係数とする場合、絶対値が小さいビット側へのシフト演算で容易かつ迅速に行うことができる。
【００７８】
図１４は、本発明の実施の第７形態として、図３のステップａ６で、強制的にしきい値を設定したしきい値に収束させるさらに他の例を示す。この例では、図２のように、演算のみで収束するレベルが設定値と異なる場合に、しきい値がただちに設定値となるように、しきい値を変化させることができる。
【００７９】
図１５は、図１４のようなしきい値の強制的な収束を行わせるためのダイナミックヒス付コンパレータ２０の動作を示す。ステップｇ０では、タイマ２１から発生されるクロック信号などに応じて動作を開始する。なお、しきい値演算回路１８では、前回のしきい値をレジスタなどに記憶しておく。ステップｇ１では、しきい値の前回値と設定値とを比較する。前回値＞設定値であれば、ステップｇ２で、予め設定されるデジタル演算による通常のしきい値計算を行い、変化量を算出する。ステップｇ１で、前回値＜設定値であれば、ステップｇ３で、予め設定されるデジタル演算による通常のしきい値計算を行い、変化量を算出する。次にステップｇ４またはステップｇ５で、計算値が０になっているか否かの計算値比較をそれぞれ行う。ステップｇ４で計算値＞０のときは、ステップｇ６で前回値−計算値の演算を行い、演算結果を今回のしきい値とする。ステップｇ５で計算値＞０のときは、ステップｇ７で前回値＋計算値の演算を行い、演算結果を今回のしきい値とする。ステップｇ４またはステップｇ５で計算値＝０のときは、ステップｇ８またはステップｇ９で、今回のしきい値は設定値としてそれぞれ導出する。
【００８０】
しきい値収束手段としてのしきい値収束回路１９に、乗算回路などを用いて、しきい値をある割合で変化させていくような回路を用いる場合に、回路規模などの制約上、内部演算精度を低くしなければならない。このような場合、演算精度が低くなり、演算で算出されるしきい値が狙った設計値まで到達することができないことがありうる。しきい値収束回路１９では、デジタル演算処理で求めた変化量としての計算値が０であっても、必要な設定値まで差がある場合は、図１５のステップｇ８またはステップｇ９のように、強制的にしきい値を設定値まで到達させることができる。
【００８１】
図１６は、本発明の実施の第８形態として、しきい値演算回路１８で演算して出力するしきい値を、強制的にしきい値を設定したしきい値に収束させるさらに他の例を示す。この例では、図２のように、演算が収束する前に、演算でしきい値を変化させると、しきい値が設定値を下回るようになる場合に、しきい値を設定値と同一にして、強制的に収束させる。
【００８２】
なお、図１６の変化では、しきい値が設定値よりもハイレベル側に遷移した後で、ハイレベル側から設定値に近付くように収束しているけれども、しきい値が設定値よりもローレベル側に遷移した後では、しきい値が設定値よりもローレベル側から設定値に近付くことになる。この場合は、演算でしきい値を変化させると、しきい値が設定値を上回るようになる場合に、しきい値を設定値と同一にして、強制的に収束させればよい。
【００８３】
すなわち、しきい値収束手段であるしきい値収束回路１９は、予め設定されるデジタル演算処理によってしきい値を変化させると、しきい値が設定値に対し、しきい値遷移手段であるしきい値演算回路１８によってしきい値が遷移した方向とは逆の方向に変化するようになる時点で、しきい値を設定値とする。しきい値を設定値から遷移させた後で設定値に収束させるように変化させる際に、しきい値が遷移方向とは逆の方向に変化させ過ぎないようにして、正しいしきい値設定を行うことができる。
【００８４】
なお、実施の各形態は、部分的な特徴を組合わせることもできる。たとえば、図８、図１０、図１１、および図１４に示すようなしきい値の収束は、図２に示すようにしきい値の演算での変化量が０になるときばかりではなく、図４や図６のような条件でも、同様に行うことができる。これらのしきい値収束手段の予め定めるデジタル演算処理は、入力信号のレベル変化に適合するように、しきい値が設定値に収束する状態を変化させることもできる。たとえば、入力信号の周期が変化すると予想される場合は、最短の周期に対応して、この周期でもしきい値が収束し、入力信号のレベルが小さくなると予想される場合は、最小の信号レベルでも比較が可能なように、しきい値の変化量を小さくするなどで、確実に入力信号をしきい値と比較することができる。
【００８５】
特に自動車のエンジンのクランク角を検知するような場合は、入力信号の周期や振幅は、アクセルペダルの踏込み量の検知結果などに基づいて、急激な変化があるか否か、どの程度の変化であるかなどを、ある程度予測することもできる。これらの予測を、強制的な収束の条件に反映させれば、より精度の高い信号レベルの比較や信号処理を、簡単な構成で実現することができる。
【００８６】
また、しきい値を単一の設定値にするダイナミックヒス付コンパレータ１１は、入力信号のレベルがしきい値に対してハイレベル側からローレベル側に変化する際も、ローレベル側からハイレベル側に変化する際も同一の設定値をしきい値として比較するので、一致時点のタイミングを正確に検出することができる。しかも、入力信号のレベルとしきい値とが一致した時点以後は、ある程度の時間、しきい値は比較結果が反転しにくい方向、すなわち入力信号のレベルが変化した方向とは逆の方向に変化するので、誤検出を避けることができる。したがって、たとえば、ロータリエンコーダなどで、スリットを光学的または磁気的に検出する際に、回転の方向が途中で逆になっても、同一のスリットのエッジを正確に検知することができる。
【図面の簡単な説明】
【００８７】
【図１】本発明の実施の各形態に共通な信号処理装置１１の概略的な電気的構成を示すブロック図である。
【図２】本発明の実施の第１形態として、図１に示すダイナミックヒス付コンパレータ２０の動作の例を示す波形図である。
【図３】図２のようなしきい値の強制的な収束を行わせるためのダイナミックヒス付コンパレータ２０の動作を示すフローチャートである。
【図４】図３のステップａ６で、強制的にしきい値を設定したしきい値に収束させる例を示す波形図である。
【図５】図４のようなしきい値の強制的な収束を行わせるためのダイナミックヒス付コンパレータ２０の動作を示すフローチャートである。
【図６】本発明の実施の第２形態として、規定時間経過後、しきい値が設定値まで収束していなければ、強制的に設定値に収束させる考え方を示す波形図である。
【図７】図６のようなしきい値の強制的な収束を行わせるためのダイナミックヒス付コンパレータ２０の動作を示すフローチャートである。
【図８】本発明の実施の第３形態として、図３のステップａ６で、強制的にしきい値を設定したしきい値に収束させる他の例を示す波形図である。
【図９】図８のようなしきい値の強制的な収束を行わせるためのダイナミックヒス付コンパレータ２０の動作を示すフローチャートである。
【図１０】本発明の実施の第４形態として、図３のステップａ６で、強制的にしきい値を設定したしきい値に収束させるさらに他の例を示す波形図である。
【図１１】本発明の実施の第５形態として、図３のステップａ６で、強制的にしきい値を設定したしきい値に収束させるさらに他の例を示す波形図である。
【図１２】図１１のようなしきい値の強制的な収束を行わせるためのダイナミックヒス付コンパレータ２０の動作を示すフローチャートである。
【図１３】本発明の実施の第６形態として、図３のステップａ６で、強制的にしきい値を設定したしきい値に収束させるさらに他の例を示すフローチャートである。
【図１４】本発明の実施の第７形態として、図３のステップａ６で、強制的にしきい値を設定したしきい値に収束させるさらに他の例を示す波形図である。
【図１５】図１４のようなしきい値の強制的な収束を行わせるためのダイナミックヒス付コンパレータ２０の動作を示すフローチャートである。
【図１６】本発明の実施の第８形態として、しきい値演算回路１８で演算して出力するしきい値を、強制的にしきい値を設定したしきい値に収束させるさらに他の例を示す波形図である。
【図１７】従来技術で、クランク角センサからの入力信号を、デジタル信号に変換して処理する信号処理装置１の概略的な電気的構成を示すブロック図である。
【図１８】図１７に示すダイナミックヒス付コンパレータ９の動作の例を示す波形図である。
【図１９】図１７に示すダイナミックヒス付コンパレータ９がしきい値としてＨ側設定値とＬ側設定値との２値を入力信号の変化の履歴に応じて切換えるヒステリシスコンパレータの場合に、しきい値演算回路８がしきい値を各設定値まで収束させる必要性を示す波形図である。
【図２０】図１７に示すダイナミックヒス付コンパレータ９でしきい値を変化させる基本的な考え方を示す波形図である。
【符号の説明】
【００８８】
１１  信号処理装置
１４  センサ
１６  Ａ／Ｄコンバータ
１７  比較回路
１８  しきい値演算回路
１９  しきい値収束回路
２０  ダイナミックヒス付コンパレータ
２１  タイマ
【図１】
2006217155.tif 000003
【図２】
2006217155.tif 000004
【図３】
2006217155.tif 000005
【図４】
2006217155.tif 000006
【図５】
2006217155.tif 000007
【図６】
2006217155.tif 000008
【図７】
2006217155.tif 000009
【図８】
2006217155.tif 000010
【図９】
2006217155.tif 000011
【図１０】
2006217155.tif 000012
【図１１】
2006217155.tif 000013
【図１２】
2006217155.tif 000014
【図１３】
2006217155.tif 000015
【図１４】
2006217155.tif 000016
【図１５】
2006217155.tif 000017
【図１６】
2006217155.tif 000018
【図１７】
2006217155.tif 000019
【図１８】
2006217155.tif 000020
【図１９】
2006217155.tif 000021
【図２０】
2006217155.tif 000022