(57)【要約】【課題】    電子線描画装置の描画データ作成を効率的に行うことにより、データ量の削減、データ処理の高速化を図る。【解決手段】    電子線描画装置の描画データ作成方法であって、図形データの各階層のセルについて、データ量を求めるステップと、 前記データ量が最小である階層のセルデータを上位階層に展開するステップと、を備えたことを特徴とする電子線描画装置の描画データの作成方法を提供する。【選択図】    図１
2006186152.tif 000002
【特許請求の範囲】
【請求項１】
電子線描画装置の描画データ作成方法であって、
図形データの各階層のセルについて、データ量を求めるステップと、
前記データ量が最小である階層のセルデータを上位階層に展開するステップと、
を備えたことを特徴とする電子線描画装置の描画データの作成方法。
【請求項２】
前記データ量を配置数と図形数との積により求めることを特徴とする請求項１記載の電子線描画装置のデータ作成方法。
【請求項３】
電子線描画装置の描画データ作成方法であって、
電子線描画装置に最適な階層数を決定し、
図形データの各階層のセルについて、配置数と図形数との積を求め、
前記描画データの階層数が前記描画装置に最適な階層数になるまで、前記配置数と図形数との積が最小である階層のセルデータを上位階層に展開するステップを繰り返すことを特徴とする電子線描画装置の描画データの作成方法。
【請求項４】
電子線描画装置の描画データ作成方法であって、
図形データの各階層のうちで、前記電子線描画装置の描画領域の基準サイズを超えるサイズのセルを有する階層を上位階層に展開することを特徴とする電子線描画装置のデータ作成方法。
【請求項５】
電子線描画装置の描画データ作成方法であって、
基準サイズを指定するステップと、
図形データの各階層のセルについて、前記基準サイズによる分割数を算出するステップと、
前記分割数が最大である階層のセルデータを上位階層に展開するステップと、
を備えたことを特徴とする電子線描画装置のデータ作成方法。
【請求項６】
電子線描画装置の描画データ作成方法であって、
図形データの各階層のセルについて、データ量を求めるステップと、
展開後のセルのサイズが基準サイズを超えない範囲内において、前記データ量が最小である階層のセルデータを上位階層に展開するステップと、
を備えたことを特徴とする電子線描画装置の描画データの作成方法。
【請求項７】
電子線描画装置の描画データ作成方法であって、
電子線描画装置に最適な階層数を決定し、
図形データの各階層のセルについて、配置数と図形数との積を求め、
展開後のセルのサイズが基準サイズを超えない範囲内において、前記描画データの階層数が前記描画装置に最適な階層数になるまで、前記配置数と図形数との積が最小である階層のセルデータを上位階層に展開するステップを繰り返すことを特徴とする電子線描画装置の描画データの作成方法。
【請求項８】
前記基準サイズは、前記電子線描画装置の描画領域のサイズであることを特徴とする請求項５〜７のいずれか１つに記載の電子線描画装置のデータ作成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子線描画装置の描画データ作成方法に関し、特に階層構造を有するセルデータを使用する描画装置に適した階層に展開する際の描画データ作成方法に関する。
【背景技術】
【０００２】
近年、半導体集積装置の高密度化、高機能化、小型化、薄型化が求められ、これを構成する半導体素子の高集積化、微細化が進んでいる。これにともなって、半導体素子の回路パターンをマスクやウェーハなどの試料に描画するフォトマスクパターンには、ますます微細化、高集積化、大規模化が求められる。フォトマスクパターンは、通常、電子線描画装置により描画されて作製される。このとき描画装置に提供される描画データのデータ量は巨大化しつつある。
【０００３】
電子線描画装置に用いられる描画データは、ＣＡＤ（Computer Aided Design)等の図形設計ツールを用いて作成される。このような図形設計ツールでは、描画データの作成を効率よく行うために、描画データを階層構造を有するセルを用いた形態で扱う場合が多い（例えば、特許文献１）。
【０００４】
階層構造を有するセルとは、セルの中に別のセルの引用があるセル構造のことであり、ある階層において下層のセルの引用がなされた場合を「重なりをもつ」と言う。さらに、セルの階層が２以上となる場合を高階層と呼び、高階層のセル構造をより少ない階層のセル構造に変換することを、「セルの展開」と呼ぶ。
【０００５】
図１１は、一般的な描画データ作成のフローを表すフローチャートである。  
まず、図形設計ツールなどにより設計されたレイアウト設計データ、すなわち図形データが入力される（８０１）。  
次に、これら図形データの階層構造を解析し、必要に応じて階層展開を行う（８０２）。  
次に、各種図形の演算処理を行う（８０３）。  
そして、描画の単位領域へのパターン分割を行う（８０４）。  
最後に、描画データのフォーマット変換を行い、描画データを作成する（８０５）。
【０００６】
図１１のステップ８０２において行う階層展開では、データ量の増大を抑止する目的で、重なりを有するセル間の階層展開が行われる。
【０００７】
図１２は、図１１のフローを経て作成された半導体素子の描画データのセル構造を表す、模式図である。  
チップＣは、回路の数とその配置より構成される１００の図形データと、２配置されたセルＡ１と、３配置されたセルＢ１とより構成されている。さらに、セルＡ１にはセルの引用がなされており、セルＡ１は１００の図形データと、４配置されたセルＡ２とより構成されている。セルＡ２は、３００の図形データで構成される。同様にして、セルＢ１は３００の図形データと、２配置されたセルＢ２とより構成されており、セルＢ２は２００の図形データより構成される。
【０００８】
図１３は、図１２の半導体素子における各セルの構造を表す模式図である。  
図１３より、チップＣは、３階層のデータ構造を有していることがわかる。
【０００９】
ここで、チップＣの図形データ数を１００（Ｃ）、セルＡ１、Ａ２、Ｂ１、Ｂ２の図形データ数をそれぞれ、１００（Ａ１）、３００（Ａ２）、３００（Ｂ１）とすると、この場合のチップＣ１全体の図形データ数は、
１００（Ｃ）＋１００（Ａ１）＋３００（Ａ２）＋３００（Ｂ１）＋２００（Ｂ２）
で表され、１０００図形となる。
【特許文献１】特開平９−１５３４４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、電子線描画装置において、このように階層化された図形データをそのまま扱うことができない場合が多い。図１３に表したチップＣのデータ構造は、データ量は最小となるが、必ずしも描画装置に適した階層構造となっていないためである。このため、電子線描画装置にて階層展開処理が必要となる。電子線描画装置への負担が重くなると、描画ＴＡＴが増大してしまう。
【００１１】
このように、電子線描画装置に受容可能にするためには、高階層の図形データを少ない階層数のデータに変換して図形データを作成する必要がある。このとき、データ変換の仕方は無数に存在する。そして、データの変換の仕方によって、図形データ数は大きく変わってくる。すなわち、データ量が最小となる階層展開を行うことが有益である。
【００１２】
また、電子線描画装置によっては、描画装置に適するセルのサイズが設定されているものもある。この場合、セルのサイズによっては描画領域のサイズに合わせて画像の分割が必要となるため、最小の描画データ数のものを選んでもＴＡＴが増大してしまう。
【００１３】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、電子線描画装置に適した階層となるように階層展開を行う際に、データ量を最小とすることにある。さらに、本発明は、描画装置に適したセルサイズを考慮して階層展開を行うことにより、描画時間を短縮することを目途とする。
【課題を解決するための手段】
【００１４】
すなわち、本発明の第１の態様によれば、
電子線描画装置の描画データ作成方法であって、
図形データの各階層のセルについて、データ量を求めるステップと、
前記データ量が最小である階層のセルデータを上位階層に展開するステップと、
を備えたことを特徴とする電子線描画装置の描画データの作成方法が提供される。  
ここで、前記データ量を配置数と図形数との積により求めることができる。
【００１５】
また、本発明の第２の態様によれば、
電子線描画装置の描画データ作成方法であって、
電子線描画装置に最適な階層数を決定し、
図形データの各階層のセルについて、配置数と図形数との積を求め、
前記描画データの階層数が前記描画装置に最適な階層数になるまで、前記配置数と図形数との積が最小である階層のセルデータを上位階層に展開するステップを繰り返すことを特徴とする電子線描画装置の描画データの作成方法が提供される。
【００１６】
また、本発明の第３の態様によれば、
電子線描画装置の描画データ作成方法であって、
図形データの各階層のうちで、前記電子線描画装置の描画領域の基準サイズを超えるサイズのセルを有する階層を上位階層に展開することを特徴とする電子線描画装置のデータ作成方法が提供される。
【００１７】
また、本発明の第４の態様によれば、
電子線描画装置の描画データ作成方法であって、
基準サイズを指定するステップと、
図形データの各階層のセルについて、前記基準サイズによる分割数を算出するステップと、
前記分割数が最大である階層のセルデータを上位階層に展開するステップと、
を備えたことを特徴とする電子線描画装置のデータ作成方法が提供される。
【００１８】
また、本発明の第５の態様によれば、
電子線描画装置の描画データ作成方法であって、
図形データの各階層のセルについて、データ量を求めるステップと、
展開後のセルのサイズが基準サイズを超えない範囲内において、前記データ量が最小である階層のセルデータを上位階層に展開するステップと、
を備えたことを特徴とする電子線描画装置の描画データの作成方法が提供される。
【００１９】
また、本発明の第６の態様によれば、
電子線描画装置の描画データ作成方法であって、
電子線描画装置に最適な階層数を決定し、
図形データの各階層のセルについて、配置数と図形数との積を求め、
展開後のセルのサイズが基準サイズを超えない範囲内において、前記描画データの階層数が前記描画装置に最適な階層数になるまで、前記配置数と図形数との積が最小である階層のセルデータを上位階層に展開するステップを繰り返すことを特徴とする電子線描画装置の描画データの作成方法が提供される。
【００２０】
前記第４乃至第６の態様において、前記基準サイズは、前記電子線描画装置の描画領域のサイズであるものとすることができる。
【発明の効果】
【００２１】
本発明によれば、電子線描画装置における描画データを最小にすることができる。また、電子線描画装置に適したセルサイズが設定されている場合には、描画データの処理時間を短縮することができる。
【発明を実施するための最良の形態】
【００２２】
図１は、本発明の第１の実施の形態にかかる電子線描画装置の描画データ作成時の、階層展開のフローを表すフローチャートである。すなわち、入力された図形データを描画装置に適した階層構造に展開する手順を表している。  
まず、入力された図形データの各階層のセルについて、データ量を算出する（１０１）。ここで、それぞれのセルのデータ量は、例えば、「配置数」と「図形数」との積により計算することができる。また、これ以外にも、セルのデータ量は、例えば、そこに含まれる図形の頂点数や辺数などにより算出することもできる。  
次に、この配置数とデータ量の積が最小となる階層のセルデータを上位階層に展開する（１０２）。
【００２３】
このようにして図形データの階層数を減らして、電子線描画装置に適した階層数に近づけることができる。展開後の階層数が、電子線描画装置に適した階層数よりもまだ多い場合には、再び、ステップ１０２を実行して展開する。以下、このようにステップ１０２を所定の回数繰り返すことにより、データ量を最小に抑制しつつ、図形データの階層数を電子線描画装置に最適な階層数にすることができる。
【００２４】
図２は、本実施形態の階層展開を説明するための概念図である。   
すなわち、図２（ａ）に表したように、３階層の描画データが用意されているものとする。これに対して、このデータを用いる電子線描画装置に適したデータ階層数は必ずしも３階層とは限らない。例えば、階層数として２階層のデータが適した形式の電子線描画装置を用いる場合、この３階層のデータを２階層に展開できると便利である。ただし、展開後のデータ量はできるだけ小さくしたい。
【００２５】
これに対して、本実施形態においては、各階層のセルの図形数と配置数との積を計算して比較し、この積が最小となる階層を展開する。  
図２に表した具体例において、セルＡ、Ｂ、Ｃの図形数をそれぞれＦＡ、ＦＢ、ＦＣとし、配置数をＰＡ、ＰＢ、ＰＣとする。この時、
ＰＡ×ＦＡ＜ＰＢ×ＦＢ
ＰＡ×ＦＡ＜ＰＣ×ＦＣ
すなわち、セルＡの配置数と図形数の積が、セルＢよりもセルＣよりも少ない場合には、セルＡを展開する。この時、セルＡは、上層のチップに展開されて、図２（ｂ）に表したような階層構造が得られる。
【００２６】
同様に、セルＢの配置数と図形数との積ＰＢ×ＦＢが、セルＡよりもセルＣよりも小さい場合には、図２（ｃ）に表したように、セルＢを展開する。つまり、セルＢが上層のセルＡに展開される。  
また、セルＣの配置数と図形数との積ＰＣ×ＦＣが、セルＡよりもセルＢよりも小さい場合には、図２（ｄ）に表したように、セルＣを展開する。つまり、セルＣは、上層のセルＢに展開される。
【００２７】
このようにして、３階層の描画データを電子線描画装置に最適な２階層のデータ構造に展開でき、また、展開後のデータ量も最小にすることができる。
【００２８】
以下、ひとつの具体例として、図１３に表した３階層のデータ構造を２層のデータ構造に展開する場合について説明する。  
図１３において、セルＡ１の配置数とデータ量との積は、
２×１００（Ａ１）
となり、２００となる。  
同様にして、セルＡ２の配置数とデータ量との積は、
４×３００（Ａ２）
となり、１２００となる。
【００２９】
また、セルＢ１の配置数とデータ量との積は、
３×３００（Ｂ１）
となり、９００となる。  
同様にして、セルＢ２の配置数とデータ量との積は、
２×２００（Ｂ２）
となり、４００となる。  
従って、本実施形態によれば、この場合に展開すべきセルは、Ａ１とＢ２ということになる。
【００３０】
図３は、展開後のセルの構造を表す模式図である。  
図３において、セルＡ１はチップＣに展開されるため、チップＣの図形データ数は、
１００（Ｃ）＋２×１００（Ａ１）
で表され、３００図形となる。また、セルＢ２はセルＢ１に展開されるため、セルＢ１の図形データ数は、
３００（Ｂ１）＋２×２００（Ｂ２）
で表され、７００図形となる。これにより、チップＣ全体の図形データ数は、
３００（Ｃ）＋３００（Ａ２）＋７００（Ｂ１）
で表され、１３００図形となる。
【００３１】
図４は、図１３に表した３階層のセル構造を他の方法により２階層に展開した比較例のセルの構造を表す模式図である。すなわち、図４（ａ）は最下位の階層（第２階層）を展開した場合で、図４（ｂ）は第３階層を展開した場合をそれぞれ表す。
【００３２】
図４（ａ）に表した比較例においては、セルＡ２はセルＡ１に展開されるため、セルＡ１の図形データ数は、
１００（Ａ１）＋４×３００（Ａ２）
で表され、１３００図形となる。同様にして、セルＢ１の図形データ数は、
３００（Ｂ１）＋２×２００（Ｂ２）
で表され、７００図形となる。これより、チップＣ全体の図形データ数は、
１００（Ｃ）＋１３００（Ａ１）＋７００（Ｂ１）
で表され、２１００図形となる。
【００３３】
図４（ｂ）に表した比較例においては、セルＡ１およびセルＢ１はチップＣに展開されるため、チップＣの図形データ数は、
１００（Ｃ）＋２×１００（Ａ１）＋３×３００（Ｂ１）
で表され、１２００図形となる。これより、チップＣ全体の図形データ数は、
１２００（Ｃ）＋３００（Ａ２）＋２００（Ｂ２）
で表され、１７００図形となる。
【００３４】
このように、データの変換の仕方によって、図形データ数は大きく変わってくる。  
これに対して、本実施形態によれば、図３に表したように、展開後のデータ量は、１３００図形であり、図４（ａ）および（ｂ）の比較例の展開後の図形データ数（２１００図形、１７００図形）と比較すると、データ数が格段に小さくなっていることが分かる。
【００３５】
このように、本発明の第1の実施の形態を用いて展開することで、図形データを電子線描画装置に適した階層構造に変換するとともに、データ量を最小にすることが可能となる。
【００３６】
次に、本発明の第２の実施の形態として、電子線描画装置に適したセルサイズが指定されている場合について説明する。  
図５は、本発明の第２の実施の形態にかかる電子線描画装置の描画データ作成時の、階層展開のフローを表す、フローチャートである。すなわち、入力された図形データを描画装置に適した階層構造に展開する手順を表している。
【００３７】
本実施形態においては、まず、基準セルのサイズを指定する（３０１）。  
次に、各階層のセルについて、この基準セルサイズによる分割数を算出する（３０２）。
【００３８】
次に、この基準セルの個数が最大である階層のセルデータを上位階層に展開する（３０３）。
【００３９】
図６は、本実施形態の階層展開を説明するための概念図である。   
すなわち、図６（ａ）に表したように、セルサイズＳＡ、ＳＢ、ＳＣの３階層の描画データが用意されているものとする。これに対して、このデータを用いる電子線描画装置に適したセルサイズは、必ずしもこれらＳＡ、ＳＢ、ＳＣよりも大きいとは限らない。セルのサイズが電子線描画装置の描画領域の基準サイズよりも大きい場合は、描画領域のサイズに合わせて分割する必要がある。このため、大きなサイズのセルを展開したほうが、描画領域の分割処理の負担を軽減できる。
【００４０】
図６に表した具体例において、セルＡ、Ｂ、ＣのサイズをそれぞれＳＡ、ＳＢ、ＳＣとする。この時、セルＡのセルサイズＳＡが電子線描画装置の基準サイズよりも大きい場合には、セルＡを展開する。この時、セルＡは、上層のチップに展開されて、図６（ｂ）に表したような階層構造が得られる。
【００４１】
同様に、セルＢのセルサイズＳＢが、電子線描画装置の基準サイズよりも大きい場合には、図６（ｃ）に表したように、セルＢを展開する。つまり、セルＢが上層のセルＡに展開される。  
また、セルＣのセルサイズＳＣＣが、電子線描画装置の基準サイズよりも大きい場合には、図６（ｄ）に表したように、セルＣを展開する。つまり、セルＣは、上層のセルＢに展開される。
【００４２】
このようにして、電子線描画装置の基準サイズよりも大きなサイズのセルを展開することにより、分割処理の負担を軽減できる。すなわち、電子線描画装置における描画データ処理時間を短縮できるという効果が得られる。
【００４３】
以下、図７に表した３階層のデータ構造を２層のデータ構造に展開する場合を例に説明する。なお、図７は図１２に表したものと同じ半導体素子であるが、本実施形態においては、セルサイズに着目して階層展開を行うため、各セルについてセルサイズを記した模式図とした。  
図７に表したように、チップＣは、チップサイズが１６ｍｍ×１６ｍｍで、２配置されたセルサイズが７．５ｍｍ×６ｍｍのセルＡ１と、３配置されたセルＢ１より構成されている。さらに、セルＡ１にはセルの引用がなされており、４配置されたセルサイズが１ｍｍ×２ｍｍのセルＡ２より構成されている。同様にして、セルＢ１は、２配置されたセルＢ２より構成されている。
【００４４】
以下、描画装置に適したセルサイズ、すなわち基準セルサイズを３ｍｍ×３ｍｍとした場合について、各セルについて基準セルによる分割数を算出する。  
図８は、各セルについての分割数を表した模式図である。図８（ａ）より、セルＡ１はＸ方向に３回、Ｙ方向に２回、計６つのエリアに分割される。図８（ｂ）より、セルＡ２は分割不要である。図８（ｃ）より、セルＢ１はＸ方向に２回、Ｙ方向に２回、計４つのエリアに分割される。図８（ｄ）より、セルＢ２はＸ方向に２回、計２つのエリアに分割される。  
従って、本具体例においては、展開すべきセルは、Ａ１とＢ１ということになる。
【００４５】
図９は、展開後のセルの構造を表す模式図である。  
図９において、セルＡ１とセルＢ１はチップＣに展開されている。図９より、チップＣを構成する図形データ、チップＣ、セルＡ２およびセルＢ３において、描画装置における分割処理が必要となるセルは、チップＣとセルＢ３の２つとなる。
【００４６】
比較のために、最下位階層（第３階層）を展開した場合のセルの構造と比較してみる。  図１０は、最下位層（第３階層）が展開されたセルの構造を表す模式図である。  
図１０より、描画装置における分割処理が必要となるセルは、チップＣ、セルＡ１、Ｂ２の３つとなり、描画装置にかかる図９に表す階層構造に比べて大きくなってしまう。
【００４７】
このように、描画装置に適したセルサイズが設定されている場合は、描画データ量よりも、セルサイズに着目して、展開する階層を決定する方がよい。セルサイズが大きい場合は、描画領域のサイズに合わせて分割が必要となるためである。この場合、よりセルサイズが大きいセルを展開した方が、電子線描画装置における描画領域分割処理の負担を軽減することができる。
【００４８】
また、本発明の第1の実施の形態と第２の実施の形態は、併用することも可能である。例えば、第２の実施の形態において、基準セルによる分割数の最大値が同じセルが複数存在した場合は、第１の実施の形態を用いてデータ量が最小となる展開を行うとよい。
【図面の簡単な説明】
【００４９】
【図１】本発明の第１の実施の形態にかかる電子線描画装置の描画データ作成時の、階層展開のフローを表す、フローチャートである。
【図２】第１実施形態の階層展開を説明するための概念図である。
【図３】展開後のセルの構造を表す模式図である。
【図４】図１３に表した３階層のセル構造を他の方法により２階層に展開した比較例のセルの構造を表す模式図である。
【図５】本発明の第２の実施の形態にかかる電子線描画装置の描画データ作成時の、階層展開のフローを表す、フローチャートである。
【図６】第２実施形態の階層展開を説明するための概念図である。
【図７】半導体素子の描画データのセル構造を表す模式図である。
【図８】各セルについての分割数を表した模式図である。
【図９】展開後のセルの構造を表す模式図である。
【図１０】最下位層（第３階層）が展開されたセルの構造を表す模式図である。
【図１１】一般的な描画データ作成のフローを表すフローチャートである。
【図１２】半導体素子の描画データのセル構造を表す、模式図である。
【図１３】図１２の半導体素子における各セルの構造を表す模式図である。
【符号の説明】
【００５０】
Ａ１、Ａ２、Ｂ１、Ｂ２    セル
Ｃ    チップ
【図１】
2006186152.tif 000003
【図２】
2006186152.tif 000004
【図３】
2006186152.tif 000005
【図４】
2006186152.tif 000006
【図５】
2006186152.tif 000007
【図６】
2006186152.tif 000008
【図７】
2006186152.tif 000009
【図８】
2006186152.tif 000010
【図９】
2006186152.tif 000011
【図１０】
2006186152.tif 000012
【図１１】
2006186152.tif 000013
【図１２】
2006186152.tif 000014
【図１３】
2006186152.tif 000015