(57)【要約】【課題】 １画素内に透過部と反射部とを有する液晶パネルにおいて、製造工程を増加させることなく、フリッカの発生をなくして表示品位の向上を図る。【解決手段】 １画素内に透過部１４と反射部１５とを有する液晶表示パネル１０ＡのＴＦＴ基板１２Ａにおいて、透過電極１２４と反射電極１２６が電気的に分離され、透過電極１２４と反射電極１２６とで対向基板の対向電極との仕事関数の違いにより生じる電位差を、ゲート電位の変動による画素電極１２４，１２６の電位変動の差で補正するように、透過部１４と反射部１５の液晶容量Ｃｌｃ、補助容量Ｃｃｓ、ゲート−ドレイン間容量Ｃｇｄが設定されている。ゲート−ドレイン間容量Ｃｇｄはトランジスタサイズやゲートパターンで調整され、補助容量ＣｃｓはＣｓ面積や絶縁膜厚で調整され、液晶容量Ｃｌｃは電極面積で調整される。【選択図】  図１Ａ
2006091288.tif 000002
【特許請求の範囲】
【請求項１】
液晶層を挟んで対向配置される一対の基板の一方に、複数の走査線と複数の信号線とが互いに交差するように配置され、両配線で区切られた矩形状の各領域に透過部と反射部の各画素電極がマトリクス状に設けられ、該各領域毎に、該各領域近傍の該走査線からのゲート電位に応じて、該各領域近傍の該信号線からの表示電圧を該透過部と反射部の各画素電極に印加可能とするトランジスタ手段が設けられ、他方の基板に対向電極が設けられた液晶表示パネルにおいて、
該トランジスタ手段は、そのオフ時に該透過部と反射部の各画素電極を電気的に分離可能としており、
該ゲート電位の変動による該各画素電極の電位変動を互いに異ならしめて表示フリッカを抑制するように、該透過部および反射部の各容量が独立して設定可能とされている液晶表示パネル。
【請求項２】
前記トランジスタ手段は、
前記ゲート電位に応じて前記透過部を構成する画素電極に前記表示電圧を印加可能とする透過部用トランジスタと、
前記ゲート電位に応じて前記反射部を構成する画素電極に該表示電圧を印加可能とする第１反射部用トランジスタとを有する請求項１に記載の液晶表示パネル。
【請求項３】
前記トランジスタ手段は、
前記ゲート電位に応じて前記透過部を構成する画素電極に前記表示電圧を印加可能とする透過部用トランジスタと、
前記ゲート電位に応じて前記反射部を構成する画素電極に、該透過部用トランジスタを介した該表示電圧を印加可能とする第２反射部用トランジスタとを有する請求項１に記載の液晶表示パネル。
【請求項４】
前記透過部および反射部の各容量は、前記透過部と反射部の各画素電極で対向電極との仕事関数の違いにより生じる電位差を、前記ゲート電位の変動による該各画素電極の電位変動の差に基づいて補正するように設定されている請求項１〜３のいずれかに記載の液晶表示パネル。
【請求項５】
前記透過部および反射部の各容量は、前記透過部と反射部における対向信号の交流駆動時の各交流中央電圧が同じになるように設定されている請求項１〜４のいずれかに記載の液晶表示パネル。
【請求項６】
前記透過部および反射部の各容量は、該透過部および反射部における各液晶容量、各補助容量および、前記トランジスタ手段を構成する透過部用トランジスタおよび反射部用トランジスタの各ゲート−ドレイン間容量のうちの少なくともいずれかの容量が調整されている請求項１〜５のいずれかに記載の液晶表示パネル。
【請求項７】
前記各ソース−ドレイン間容量は、トランジスタサイズにより調整されている請求項６に記載の液晶表示パネル。
【請求項８】
前記各ソース−ドレイン間容量は、トランジスタ周囲のゲートパターンにより調整されている請求項６に記載の液晶表示パネル。
【請求項９】
前記各補助容量は、該補助容量の電極面積により調整されている請求項６に記載の液晶表示パネル。
【請求項１０】
前記各補助容量は、該補助容量を構成する絶縁膜の膜厚により調整されている請求項６に記載の液晶表示パネル。
【請求項１１】
前記各液晶容量は、前記各画素電極の面積により調整されている請求項６に記載の液晶表示パネル。
【請求項１２】
ゲート電位の変動による該各画素電極の電位変動が、ゲート電位の変動量によって調整可能なように設定されている請求項１〜１１のいずれかに記載の液晶表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばパーソナルコンピュータなどのＯＡ機器や、例えば携帯電話機およびＰＤＡなどの電子情報機器などの表示部に用いられる液晶表示パネルに関する。
【背景技術】
【０００２】
従来、液晶表示パネルは、一対の基板間に液晶層が挟持されており、両基板に設けられた電極間に表示電圧を印加して液晶層内の液晶分子の配向状態を変化させて光を散乱・透過させることにより、その表示画面上に文字・図形を表示する。
【０００３】
この液晶表示パネルの表示駆動方式としては、単純マルチプレックス駆動方式と、ＴＦＴ（薄膜トランジスタ）などのスイッチング素子を用いたアクティブ駆動方式とが挙げられる。
【０００４】
単純マルチプレックス駆動方式では、２型程度の大きさで消費電力が１０ｍＷ〜１５ｍＷ程度と消費電力が小さいものの、明るさおよびコントラストが低く、応答速度が小さいなど、表示品位に問題がある。
【０００５】
一方、ＴＦＴなどを用いたアクティブ駆動方式では、明るさおよびコントラストが高く、応答速度も速く、表示品位は充分である。以下に、アクティブ駆動方式の液晶表示パネルについて、さらに詳しく説明する。
【０００６】
アクティブ駆動方式の液晶表示パネルでは、液晶層を挟んで対向配置される一対の基板の一方側に、複数の走査線（ゲートバスライン）と複数の信号線（ソースバスライン）とが互いに交差するように配置され、両配線で区切られた矩形状の各領域（画素部）に画素電極およびスイッチング素子としての薄膜トランジスタ（ＴＦＴ）がマトリクス状に設けられている。ＴＦＴのゲート電極はゲートバスラインに接続され、ＴＦＴのソース電極はソースバスラインに接続され、ＴＦＴのドレイン電極は画素電極に接続されている。他方の基板には画素電極に対向配置された対向電極が設けられており、画素電極と対向電極との間に印加される表示電圧に応じて、両電極間に挟まれた部分（画素）の液晶分子の配向状態が変化させて、その表示画面上に文字・図形などが表示される。
【０００７】
図７は、従来の一般的なアクティブマトリクス型液晶表示パネルの信号波形図であって（ａ）はソースバスラインに流れるソース信号を示す波形図であり、（ｂ）はゲートバスラインに流れるゲート信号を示す波形図であり、（ｃ）はＴＦＴのドレイン電極電位を示す波形図であり、（ｄ）は対向電極の電位を示す波形図であり、（ｅ）、（ｅ’）は液晶印加電圧を示す図である。なお、ここでは、直流電圧の印加による液晶の劣化を避けるために、１フレーム毎に、１画素における液晶印加電圧の極性を反転させる交流駆動が行なわれている。さらに、１フレーム全画素に同極性の電圧が印加されることによる表示のちらつきを低減するために１走査線毎にソース信号（データ信号）の電圧極性を反転させる交流駆動が行われている。また、ここでは、図７を用いて対向信号ＡＣでの駆動例について説明するが、図８に対向信号ＤＣでの駆動例を示す。この場合には、ドレイン電位波形が変わるが、対向信号ＤＣにおいても本発明は適用可能である。
【０００８】
図７に示すように、まず、時点Ａでは、ゲートバスラインからハイレベルのゲート信号（Ｖｇｈ）がゲートに印加されてＴＦＴがオン状態になり、画素電極にソースバスラインからのソース信号電位（ＶＳ１）が書き込まれる。
【０００９】
次に、時点Ｂでは、ゲートバスラインからローレベルのゲート信号（Ｖｇｌ）が印加されてＴＦＴがオフ状態になり、ゲート電位の変動によって画素電極の電位（ドレイン電位）に変化（ドレイン電位の引き込み）ΔＶｄが生じる。この時点Ｂから次にＴＦＴがオン状態になるまで、液晶印加電圧ΔＶｌｃ０は（ＶＳ１−ΔＶｄ）−Ｖｃｏｍ０が保持される。
【００１０】
時点Ｃでは、ゲートバスラインからハイレベルのゲート信号（Ｖｇｈ）がゲートに印加されてＴＦＴがオン状態になり、画素電極にソースバスラインからのソース信号電位（ＶＳ０）が書き込まれる。
【００１１】
さらに、時点Ｄでは、ゲートバスラインからローレベルのゲート信号（Ｖｇｌ）が印加されてＴＦＴがオフ状態になり、これによるゲート電位の変動によって画素電極の電位（ドレイン電位）に変化（引き込み）ΔＶｄが生じる。この点Ｄから次にＴＦＴがオン状態になるまで、液晶印加電圧ΔＶｌｃ１はＶｃｏｍ１−（ＶＳ０−ΔＶｄ）が保持される。ここで、ちらつきのない表示を得るためには、区間Ｂ〜Ｃでの液晶印加電圧と区間Ｄ〜Ｅでの液晶印加電圧を等しくする必要がある。すなわち、図７の（ｅ）に示すようにＶｌｃ０とＶｌｃ１が異なる場合はちらつくため、（ｅ’）に示すようにＶｌｃ０とＶｌｃ１が等しくなるようにする必要がある。すなわち、（ＶＳ１−ΔＶｄ）−Ｖｃｏｍ０＝Ｖｃｏｍ１−（ＶＳ０−ΔＶｄ）が必要であり、このときの対向信号の交流中央電位（最適Ｖｃｄｃ値）、すなわち（Ｖｃｏｍ０＋Ｖｃｏｍ１）／２は、
｛（Ｖｓ１＋Ｖｓ０）／２｝−ΔＶｄ
となる。
【００１２】
このような液晶表示パネルは、ＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ  Ｔｕｂｅ）やＥＬ（Ｅｌｅｃｔｒｏ  ｌｕｍｉｎｅｓｃｅｎｃｅ）パネルとは異なり、自らは発光しないため、画素電極として光透過材料を用いて液晶表示パネルの背面側に設けたバックライトからの光の透過量を液晶表示パネルで制御して画像表示を行う透過型液晶表示パネルが一般的に用いられている。
【００１３】
しかしながら、透過型液晶表示パネルでは、通常、バックライトが液晶表示パネルの全消費電力の５０％以上を占めるため、バックライトを設けることによって消費電力が増大してしまうという問題がある。また、透過型液晶表示パネルでは、周囲光が非常に明るい場合には、周囲光に比べて表示光が暗く見え、表示を認識することが困難になるという問題がある。
【００１４】
よって、戸外などに常時携帯して使用する機会が多い携帯型電子情報機器では、バックライトの替わりに反射板を設けたり、画素電極として光反射材料を用いて液晶表示パネルの前面側からの光を反射させることにより表示を行う反射型液晶表示パネルが用いられている。
【００１５】
しかしながら、反射型液晶パネルでは、周囲光の反射光を利用するため、周囲光が暗い場合には視認性が極端に低下するという問題がある。即ち、反射型液晶表示パネルでは、低消費電力を目的として周囲光を利用して表示が行われるため、充分な電源を供給可能な環境下でも、周囲光が所定の限界値よりも暗い場合には、表示を認識することができなくなるという問題がある。
【００１６】
そこで、例えば特許文献１には、１画素内に透過部と反射部とを設けて透過型表示と反射型表示とを同時に行うことが可能な液晶表示パネルが開示されている。これを図９に示している。
【００１７】
図９は、１画素内に透過部と反射部とを有する従来の液晶表示パネルの構成例を示す要部断面図である。
【００１８】
図９に示すように、液晶表示パネル２０は、液晶層２１を挟んで一対の基板部２２，２３が対向配置されている。一方の基板部２２（ＴＦＴ基板）は、絶縁性基板２２１上にＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ  Ｏｘｉｄｅ）からなる透明電極２２２が設けられ、その上に絶縁膜２２３を介して、画素毎の所定領域にＡｌからなる反射電極２２４が設けられている。
【００１９】
他方の基板部２３（対向基板）は、絶縁性基板２３１上にＩＴＯからなる対向電極２３２が設けられている。
【００２０】
従来の液晶表示パネル２０において、図７に示したように、ゲート電位の変化によるドレイン電位の引き込みΔＶｄは各画素で同じである。
【００２１】
しかしながら、図９に示すように、１画素内に透過部と反射部とを有する液晶パネル２０では、透過部と反射部とでそれぞれ異なる画素電極材料が用いられており、例えばＩＴＯの仕事関数４．９ｅＶとＡｌの仕事関数４．３ｅＶとが異なることから、反射部では両電極の間に直流電圧が印加された状態と同じになって電位差が生じる。即ち、透過部ではＩＴＯ膜同士なので電位差が生じることはないが、反射部ではＩＴＯ膜とＡｌ膜なので電位差が生じる。
【００２２】
このため、交流駆動時に反射部と透過部とで対向信号の最適な交流中央電位（最適Ｖｃｄｃ）が異なり、
反射部の最適Ｖｃｄｃ値＝｛（Ｖｓ１＋Ｖｓ０）／２｝−ΔＶｄ
透過部の最適Ｖｃｄｃ値＝｛（Ｖｓ１＋Ｖｓ０）／２｝−ΔＶｄ−ΔＶｘ
となる。このΔＶｘ＝反射部の最適Ｖｃｄｃ値−透過部の最適Ｖｃｄｃ値は、３００ｍＶ〜７００ｍＶ程度である。このため、交流駆動では、反射部と透過部とで対向信号の最適な交流中央電位（最適Ｖｃｄｃ）が異なり、フリッカ（ちらつき）が発生する。
【００２３】
これを解決するために、例えば特許文献２に開示されているように、反射電極上にも透過電極と同等の仕事関数を有する透明電極（ＩＴＯ）を形成することによって、対向電極との仕事関数が異なることにより生じる電位差ΔＶｘをなくすことができる。
【特許文献１】特開平１１−３１６３８２号公報
【特許文献２】特開２００３−１５６７６５号公報
【発明の開示】
【発明が解決しようとする課題】
【００２４】
上記従来の特許文献１に開示されている１画素内に透過部と反射部とを有する液晶表示パネルでは、反射部と透過部とで画素電極材料の仕事関数が異なることから、交流駆動時に反射部と透過部とで対向信号の最適な交流中央電圧（最適Ｖｃｄｃ）が異なり、これによってフリッカが発生するという問題があった。
【００２５】
また、上記従来の特許文献２の構成では、反射電極上に透過電極と同等の仕事関数を有する透明電極（ＩＴＯ）を形成することによって、対向電極との仕事関数が異なることにより生じる電位差ΔＶｘをなくすことができるが、この構成では、その分、構成膜が増加するために製造工程に負担がかかる。即ち、例えば反射電極成膜後にＩＴＯを成膜し、所定形状にパターニングした後に、ＩＴＯと反射電極を連続的にエッチングする工程が必要となる。
【００２６】
本発明は、上記従来の問題を解決するもので、１画素内に透過部と反射部とを有し、製造工程を新たに増加させることなく、フリッカの発生をなくして表示品位の向上を図ることができる液晶表示パネルを提供することを目的とする。
【課題を解決するための手段】
【００２７】
本発明の液晶表示パネルは、液晶層を挟んで対向配置される一対の基板の一方に、複数の走査線と複数の信号線とが互いに交差するように配置され、両配線で区切られた矩形状の各領域に透過部と反射部の各画素電極がマトリクス状に設けられ、該各領域毎に、該各領域近傍の該走査線からのゲート電位に応じて、該各領域近傍の該信号線からの表示電圧を該透過部と反射部の各画素電極に印加可能とするトランジスタ手段が設けられ、他方の基板に対向電極が設けられた液晶表示パネルにおいて、該トランジスタ手段は、そのオフ時に該透過部と反射部の各画素電極を電気的に分離可能としており、該ゲート電位の変動による該各画素電極の電位変動を互いに異ならしめて表示フリッカを抑制するように、該透過部および反射部の各容量が独立して設定可能とされており、そのことにより上記目的が達成される。
【００２８】
また、好ましくは、本発明の液晶表示パネルにおけるトランジスタ手段は、前記ゲート電位に応じて前記透過部を構成する画素電極に前記表示電圧を印加可能とする透過部用トランジスタと、前記ゲート電位に応じて前記反射部を構成する画素電極に該表示電圧を印加可能とする第１反射部用トランジスタとを有する。
【００２９】
さらに、好ましくは、本発明の液晶表示パネルにおけるトランジスタ手段は、前記ゲート電位に応じて前記透過部を構成する画素電極に前記表示電圧を印加可能とする透過部用トランジスタと、前記ゲート電位に応じて前記反射部を構成する画素電極に、該透過部用トランジスタを介した該表示電圧を印加可能とする第２反射部用トランジスタとを有する。
【００３０】
さらに、好ましくは、本発明の液晶表示パネルにおける透過部および反射部の各容量は、前記透過部と反射部の各画素電極で対向電極との仕事関数の違いにより生じる電位差を、前記ゲート電位の変動による該各画素電極の電位変動の差に基づいて補正するように設定されている。
【００３１】
さらに、好ましくは、本発明の液晶表示パネルにおける透過部および反射部の各容量は、前記透過部と反射部における対向信号の交流駆動時の各交流中央電圧が同じになるように設定されている。
【００３２】
さらに、好ましくは、本発明の液晶表示パネルにおける透過部および反射部の各容量は、該透過部および反射部における各液晶容量、各補助容量および、前記トランジスタ手段を構成する透過部用トランジスタおよび反射部用トランジスタの各ゲート−ドレイン間容量のうちの少なくともいずれかの容量が調整されている。
【００３３】
さらに、好ましくは、本発明の液晶表示パネルにおける各ソース−ドレイン間容量は、トランジスタサイズにより調整されている。
【００３４】
さらに、好ましくは、本発明の液晶表示パネルにおける各ソース−ドレイン間容量は、トランジスタ周囲のゲートパターンにより調整されている。
【００３５】
さらに、好ましくは、本発明の液晶表示パネルにおける各補助容量は、該補助容量の電極面積により調整されている。
【００３６】
さらに、好ましくは、本発明の液晶表示パネルにおける各補助容量は、該補助容量を構成する絶縁膜の膜厚により調整されている。
【００３７】
さらに、好ましくは、本発明の液晶表示パネルにおける各液晶容量は、前記各画素電極の面積により調整されている。
【００３８】
さらに、好ましくは、本発明の液晶表示パネルにおいて、前記透過部および反射部における各画素電極の電位変動が、ゲート電位の変動量によって調整可能なように設定されている。
【００３９】
上記構成により、以下に、本発明の作用を説明する。
【００４０】
本発明にあっては、各画素のトランジスタ手段（ＴＦＴ）がオフ状態では、透過部を構成する画素電極（透過電極）と反射部を構成する画素電極（反射電極）とが電気的に分離されている。
【００４１】
トランジスタ手段がオン状態のときに透過電極と反射電極には同じソース電位が書き込まれる。また、トランジスタ手段がオフ状態になると、ゲート電位の変動により画素電極の電位が変化する。
【００４２】
その変化電位ΔＶｄは、Ｃｌｃ：液晶容量、Ｃｃｓ：補助容量、Ｃｇｄ：ゲート−ドレイン間容量、ΔＶｇ：ゲート電位の変動分とすると、
ΔＶｄ＝ΔＶｇ×Ｃｇｄ／（Ｃｌｃ＋Ｃｃｓ＋Ｃｇｄ）
によって表される。
【００４３】
ここで、対向電極との仕事関数の違いにより生じる電位差をΔＶｄで補正するように、各液晶容量Ｃｌｃ、各補助容量Ｃｃｓおよび各ゲート−ドレイン間容量Ｃｇｄを設定すると、透過部と反射部で対向信号の最適な交流中央電圧は等しくなり、フリッカなどの表示不良が改善される。
【００４４】
すなわち、ΔＶｘ： 透過部と反射部とで各画素電極と対向電極との仕事関数の違いにより生じる電位差、ΔＶｄ１：反射部の引き込み量（＝ゲート電位変動による反射部の画素電位変動量）、ΔＶｄ２：透過部の引き込み量（＝ゲート電位変動による透過部の画素電位変動量）とすると、
ΔＶｘ＝ΔＶｄ１−ΔＶｄ２
となるように、反射部の液晶容量Ｃｌｃ１、補助容量Ｃｃｓ１、ゲート−ドレイン間容量Ｃｇｄ１および透過部の液晶容量Ｃｌｃ２、補助容量Ｃｃｓ２、ゲート−ドレイン間容量Ｃｇｄ２が設定される。
【００４５】
例えば、ゲート−ドレイン間容量ＣｇｄはＴＦＴのサイズおよびＴＦＴ周囲のゲートパターンにより調整可能である。また、補助容量Ｃｃｓは補助容量Ｃｃｓの電極面積および補助容量Ｃｃｓを構成する絶縁膜の膜厚により調整可能である。さらに、液晶容量Ｃｌｃは画素電極の面積により調整可能である。
【発明の効果】
【００４６】
以上により、本発明によれば、１画素内に透過部と反射部とを有する液晶表示パネルにおいて、ゲート電位の変動（ΔＶｇ）による画素電極の電位変動（ΔＶｄ）が互いに異なり、透過部と反射部とで各画素電極と対向電極との仕事関数の違いにより生じる電位差（ΔＶｘ）を補正し、透過部と反射部の交流駆動時の対向信号の最適な交流中央電圧が同じになるように、透過部と反射部との各種容量、例えば液晶容量Ｃｌｃ、補助容量Ｃｃｓ、ゲート−ドレイン間容量Ｃｇｄの少なくともいずれか一つを調整するため、従来のように製造工程数を増加させることなく、対向電極との仕事関数の違いにより生じる電位差を補正してフリッカの発生をなくすことができて表示品位の向上を図ることができる。
【発明を実施するための最良の形態】
【００４７】
以下に、本発明の液晶表示パネルの実施形態１〜６について、図面を参照しながら詳細に説明する。
（実施形態１）
本実施形態１では、透過部と反射部とで各画素電極と対向電極との仕事関数の違いにより生じる電位差（ΔＶｘ）を補正し、透過部と反射部の交流駆動時の対向信号の最適な交流中央電圧が同じになるように、トランジスタサイズによるゲート−ドレイン間容量Ｃｇｄを調整する場合について説明する。
【００４８】
図１Ａ（ａ）は、本発明の実施形態１に係る液晶表示パネルの要部構成例を示す上面図であり、図１Ａ（ｂ）は、図１Ａ（ａ）の液晶表示パネルにおいて液晶層を挟んで対向配置される一方の基板（ＴＦＴ基板）の上面図であり、図１Ｂは、図１Ａ（ｂ）のＡ−Ａ’線部分に相当する液晶表示パネルの断面図である。実際のＡ−Ａ’線部分のトランジスタは、番号が付されていない左側のトランジスタである。
【００４９】
図１Ａ（ａ）および図１Ａ（ｂ）、図１Ｂに示すように、液晶表示パネル１０Ａは、液晶層１１を間に挟んで一対の基板部１２Ａ，１３が対向配置されている。
【００５０】
一方の基板部１２ＡであるＴＦＴ基板は、絶縁性基板１２１上に、複数の走査線（ゲートバスライン）１２２と複数の信号線（ソースバスライン）１２３とが互いに交差するように配置され、両配線１２２，１２３で区切られた矩形状の各領域（画素部）毎に、平面視で上下に透過部１４と反射部１５とが設けられている。
【００５１】
透過部１４には画素電極（透過電極１２４）が設けられ、反射部１５には画素電極（反射電極１２６）が設けられている。
【００５２】
透過部１４のスイッチング素子としての透過部用トランジスタであるＴＦＴ１２５Ａ（サイズ小）は、絶縁性基板１２１上にゲートバスライン１２２の一部がゲート電極として設けられ、その上にゲート絶縁膜１２８を介してチャネル領域となる半導体層１２５ａが設けられている。この半導体層１２５ａの中央部で分断された状態で半導体層１２５ａの端部に一部重畳されて２つの半導体コンタクト部１２５ｂ，１２５ｄが設けられている。一方の半導体コンタクト部１２５ｂ上にはソース電極１２５ｃが設けられてこれがソースバスライン１２３に接続されており、他方の半導体コンタクト部１２５ｄ上にはドレイン電極１２５ｅが設けられている。
【００５３】
反射部１５のスイッチング素子としての第１反射用トランジスタであるＴＦＴ１２７（サイズ大）は、図１Ｂには図示していないが、ＴＦＴ１２５Ａの場合と同様であり、絶縁性基板１２１上にゲートバスライン１２２の一部がゲート電極として設けられ、その上にゲート絶縁膜１２８を介してチャネル領域となる半導体層（図示せず）が設けられている。この半導体層（図示せず）の中央部で分断された状態で半導体層（図示せず）の端部に一部重畳されて２つの半導体コンタクト部（図示せず）が設けられている。一方の半導体コンタクト部（図示せず）上にはソース電極１２７ｃが設けられてこれもソースバスライン１２３に接続されており、他方の半導体コンタクト部（図示せず）上にはドレイン電極１２７ｅが設けられている。
【００５４】
これらの透過部用トランジスタ（ＴＦＴ１２５Ａ）と第１反射用トランジスタ（ＴＦＴ１２７）によりトランジスタ手段が構成され、トランジスタ手段によりトランジスタオフ時に透過部１４と反射部１５の各画素電極（透過電極１２４と反射電極１２６）を電気的に分離可能なように構成している。ソースバスライン１２３に対してＴＦＴ１２５Ａ，１２７は並列接続されており、ＴＦＴ１２５Ａを通して透過電極１２４にソースバスライン１２３からの表示電圧が印加され、また、ＴＦＴ１２７を通して反射電極１２６にソースバスライン１２３からの表示電圧が印加されるようになっている。
【００５５】
上下に隣接するゲートバスライン１２２の間には、ゲートバスライン１２２と平行に補助容量バスライン１２９が設けられている。ＴＦＴ１２５Ａ，１２７のドレイン電極１２５ｅおよび１２７ｅは、補助容量バスライン１２９上まで延在されており、補助容量バスライン１２９とドレイン電極１２５ｅの延在部１６で挟まれたゲート絶縁膜１２８部分に透過部用の補助容量が構成され、また、補助容量バスライン１２９とドレイン電極１２７ｅの延在部１７で挟まれたゲート絶縁膜１２８に反射部用の補助容量が構成されている。
【００５６】
これらＴＦＴ１２５Ａ，１２７および補助容量上を覆うように層間絶縁膜１２０が設けられ、その上に反射電極１２６および透過電極１２４が設けられている。層間絶縁膜１２０には、補助容量形成部においてドレイン電極１２５ｅおよび１２７ｅに達するようにコンタクトホール１２５ｆおよび１２７ｆが設けられており、コンタクトホール１２５ｆにおいて透過部１４のドレイン電極１２５ｅの延在部１６と透過電極１２４が接続され、また、コンタクトホール１２７ｆにおいて反射部１５のドレイン電極１２７ｅの延在部１７と反射電極１２６が接続されている。
【００５７】
他方の基板１３である対向基板には、その絶縁性基板１３１上に、反射部１５に対応してセルギャップ調整膜１３２が設けられ、更にその上に反射部１５および透過部１４にわたって対向電極１３３が設けられている。
【００５８】
両基板１２，１３は、所定の間隔を開けて対向配置されており、両基板１２，１３の間隙に液晶層１１が挟持されて本実施形態１の液晶表示パネル１０Ａが構成されている。
【００５９】
上記構成により、各画素部のＴＦＴ１２５Ａ，１２７がオフ状態時には、透過電極１２４と反射電極１２６とが電気的に分離されている。また、ＴＦＴ１２５Ａおよび１２７がオン状態のときには、透過電極１２４と反射電極１２６とに同じソースバスライン１２３のソース電位が書き込まれ、ＴＦＴ１２５Ａ，１２７がオフ状態になると、ゲート電位の変動により透過電極１２４と反射電極１２６との電位が変化（ドレイン電位の引き込み）する。
【００６０】
この変化値は、Ｃｌｃ：液晶容量、Ｃｃｓ：補助容量、Ｃｇｄ：ゲート−ドレイン間容量、ΔＶｇ：ゲート電位の変動分とすると、
ΔＶｄ＝ΔＶｇ×Ｃｇｄ／（Ｃｌｃ＋Ｃｃｓ＋Ｃｇｄ）
によって表される。
【００６１】
本実施形態１では、ゲート電位の変動分ΔＶｇによる反射電極１２６の電位変動（ドレイン電位の引き込み量）ΔＶｄ１と透過電極１２４の電位変動（ドレイン電位の引き込み量）ΔＶｄ２とを互いに異ならしめて表示フリッカを抑制するように、透過部１４と反射部１５との各容量分が設定されている。
【００６２】
具体的には、対向基板１３の対向電極１３３との仕事関数の違いにより生じる電位差を、ゲート電位の変動による反射電極１２６および透過電極１２４の各電位変化（ドレイン電位の引き込み）ΔＶｄで補正するように、即ち、ΔＶｘ：透過部１４と反射部１５とで各画素電極１２４，１２６と対向電極１３３との仕事関数の違いにより生じる電位差、ΔＶｄ１：反射部１５の引き込み量、ΔＶｄ２：透過部１４の引き込み量として、
ΔＶｘ＝ΔＶｄ１−ΔＶｄ２
となるように、反射部１５の液晶容量Ｃｌｃ１、補助容量Ｃｃｓ１およびゲート−ドレイン間容量Ｃｇｄ１と、透過部１４の液晶容量Ｃｌｃ２、補助容量Ｃｃｓ２およびゲート−ドレイン間容量Ｃｇｄ２とが別々に設定されている。
【００６３】
特に、本実施形態１では、透過部１４と反射部１５とで各画素電極１２４，１２６と対向電極１３３との仕事関数の違いにより生じる電位差（ΔＶｘ）を補正し、透過部１４と反射部１５の交流駆動時の対向信号の最適な交流中央電圧（最適Ｖｃｄｃ）が同じになるように、ＴＦＴ１２５Ａ，１２７のトランジスタサイズによりゲート−ドレイン間容量Ｃｇｄが調整されている。
【００６４】
反射部１５の液晶容量Ｃｌｃ１＝０．３ｐＦ
反射部１５の補助容量Ｃｃｓ１＝透過部１４の補助容量Ｃｃｓ２＝０．３ｐＦ
反射部１５のゲート−ドレイン間容量Ｃｇｄ１＝０．０３ｐＦ
ゲート電位の変動ΔＶｇ＝２０Ｖ
反射部１５のセルギャップ＝２．５μｍ
透過部１４のセルギャップ＝５μｍ
透過部１４と反射部１５で仕事関数の違いにより生じる電位差ΔＶｘ＝０．５Ｖ
とすると、透過部１４と反射部１５のセルギャップから、
透過部１４の液晶容量Ｃｌｃ２＝０．１５ｐＦ
となり、
透過部１４のゲート−ドレイン間容量Ｃｇｄ２＝０．０１ｐＦ
に調整すれば、透過部１４の引き込み量ΔＶｄ１は０．４３４Ｖとなり、反射部１５の引き込み量ΔＶｄ２は０．９５２Ｖとなる。さらに、仕事関数の違いにより電位差ΔＶｘ＝０．５Ｖが生じるので、透過部１４と反射部１５の最適Ｖｃｄｃの差は０.０１８Ｖ程度に抑制される。
【００６５】
本実施形態１では、図１Ｂに示すように、透過部１４のＴＦＴ１２５Ａのサイズが反射部１５のＴＦＴ１２７のサイズの１／３に設定されている。これによりゲート−ドレイン間容量Ｃｇｄが調整されて、透過部１４と反射部１５との最適Ｖｃｄｃの差を抑制することができて、フリッカなどの表示不良を改善することができる。
（実施形態２）
本実施形態２では、透過部と反射部とで各画素電極と対向電極との仕事関数の違いにより生じる電位差（ΔＶｘ）を補正し、透過部と反射部の交流駆動時の対向信号の最適な交流中央電圧（最適Ｖｃｄｃ）が同じになるように、ゲートパターンの違いによるゲート−ドレイン間容量Ｃｇｄを調整する場合について説明する。
【００６６】
図２Ａ（ａ）は、本発明の実施形態２に係る液晶表示パネルの要部構成例を示す上面図、図２Ａ（ｂ）は、図２Ａ（ａ）の液晶表示パネルにおいて液晶層を挟んで対向配置される一方の基板（ＴＦＴ基板）の上面図であり、図２Ｂは、図２Ａ（ｂ）のＢ−Ｂ’線部分に相当する液晶表示パネルの断面図である。なお、図２Ａおよび図２Ｂでは、図１Ａおよび図１Ｂと同じ機能を有する部材については同じ符号を付してその説明を省略する。実際のＢ−Ｂ’線部分のトランジスタは、番号が付されていない左側のトランジスタである。
【００６７】
本実施形態２では、図２Ａ（ａ）および図２Ａ（ｂ），図２Ｂに示すように、透過部１４と反射部１５とで各画素電極１２４，１２６と対向電極１３３との仕事関数の違いにより生じる電位差（ΔＶｘ）を補正し、透過部１４と反射部１５の交流駆動時の対向信号の最適な交流中央電圧（最適Ｖｃｄｃ）が同じになるように、トランジスタ（ＴＦＴ１２５，１２７）周囲のゲートバスライン１２２Ｂのゲートパターンの違いによりＴＦＴ１２５，１２７の各ゲート−ドレイン間容量Ｃｇｄが調整されている。
【００６８】
上記実施形態１の場合と同様に、
反射部１５の液晶容量Ｃｌｃ１＝０．３ｐＦ
反射部１５の補助容量Ｃｃｓ１＝透過部の補助容量Ｃｃｓ２＝０．３ｐＦ
反射部１５のゲート−ドレイン間容量Ｃｇｄ１＝０．０３ｐＦ
ゲート電位の変動ΔＶｇ＝２０Ｖ
反射部１５のセルギャップ＝２．５μｍ
透過部１４のセルギャップ＝５μｍ
透過部１４と反射部１５で仕事関数の違いにより生じる電位差ΔＶｘ＝０．５Ｖ
とすると、透過部１４と反射部１５のセルギャップから、
透過部１４の液晶容量Ｃｌｃ２＝０．１５ｐＦ
となり、
透過部１４のゲート−ドレイン間容量Ｃｇｄ２＝０．０１ｐＦ
に調整すれば、透過部１４と反射部１５の最適Ｖｃｄｃの差は０.０１８Ｖ程度に抑制される。
【００６９】
本実施形態２では、図２Ａ（ｂ）に示すように、反射部１５のＴＦＴ１２７のサイズと透過部１４のＴＦＴ１２５のサイズは同じにしたが、反射部１５のＴＦＴ１２７の周囲のゲートバスライン１２２Ｂのゲートパターンが透過部１４のＴＦＴ１２５の周囲のゲートパターンよりも大きく（一部で幅広）されている。これによりゲート−ドレイン間容量Ｃｇｄが調整されて、透過部１４と反射部１５との最適Ｖｃｄｃの差を抑制することができて、フリッカなどの表示不良を改善できる。
（実施形態３）
本実施形態３では、透過部と反射部とで各画素電極と対向電極との仕事関数の違いにより生じる電位差（ΔＶｘ）を補正し、透過部と反射部の交流駆動時の対向信号の最適な交流中央電圧（最適Ｖｃｄｃ）が同じになるように、補助容量Ｃｓの面積によって補助容量Ｃｃｓを調整する場合について説明する。
【００７０】
図３Ａ（ａ）は、本発明の実施形態３に係る液晶表示パネルの要部構成例を示す上面図、図３Ａ（ｂ）は、図３Ａ（ａ）の液晶表示パネルにおいて液晶層を挟んで対向配置される一方の基板（ＴＦＴ基板）の上面図であり、図３Ｂは、図３Ａ（ｂ）のＡ−Ａ’線部分に相当する液晶表示パネルの断面図である。なお、図３Ａおよび図３Ｂでは、図１Ａおよび図１Ｂと同じ機能を有する部材については同じ符号を付してその説明を省略する。実際のＡ−Ａ’線部分のトランジスタは、番号が付されていない左側のトランジスタである。
【００７１】
本実施形態３では、図３Ａ（ａ）および図３Ａ（ｂ），図３Ｂに示すように、透過部１４と反射部１５とで各画素電極１２４，１２６と対向電極と１３３の仕事関数の違いにより生じる電位差（ΔＶｘ）を補正し、透過部と反射部の交流駆動時の対向信号の最適な交流中央電圧（最適Ｖｃｄｃ）が同じになるように、補助容量バスライン１２９とドレイン電極１２５ｅの延在部１６Ｃで挟まれたゲート絶縁膜１２８部分に透過部用の補助容量の面積により透過部１４の補助容量Ｃｃｓが調整されている。また、補助容量バスライン１２９とドレイン電極１２７ｅの延在部１７Ｃで挟まれたゲート絶縁膜１２８部分に反射部用の補助容量の面積により反射部１５の補助容量Ｃｃｓが調整されている。
【００７２】
反射部１５の液晶容量Ｃｌｃ１＝０．３ｐＦ
反射部１５の補助容量Ｃｃｓ１＝０．３ｐＦ
反射部１５のゲート−ドレイン間容量Ｃｇｄ１＝透過部１４のゲート−ドレイン間容量Ｃｇｄ２
＝０．０３ｐＦ
ゲート電位の変動ΔＶｇ＝２０Ｖ
反射部１５のセルギャップ＝２．５μｍ
透過部１４のセルギャップ＝５μｍ
透過部１４と反射部１５で仕事関数の違いにより生じる電位差ΔＶｘ＝０．５Ｖ
とすると、透過部１４と反射部１５のセルギャップから、
透過部１４の液晶容量Ｃｌｃ２＝０．１５ｐＦ
となり、
透過部１４の補助容量Ｃｃｓ２＝１．２ｐＦ
に調整すれば、透過部１４の引き込み量ΔＶｄ１は０．４３４Ｖとなり、反射部１５の引き込み量ΔＶｄ２は０．９５２Ｖとなる。さらに、仕事関数の違いにより電位差ΔＶｘ＝０．５Ｖが生じるので、透過部１４と反射部１５の最適Ｖｃｄｃの差は０.０１８Ｖ程度に抑制される。
【００７３】
本実施形態３では、図３Ａ（ｂ）に示すように、反射部１５のＴＦＴ１２７のサイズと透過部１４のＴＦＴ１２５のサイズは同じであり、反射部１５のＴＦＴ１２７周囲のゲートパターンと透過部１４のＴＦＴ１２５の周囲のゲートパターンは同じであるが、透過部１４の補助容量形成部（補助容量バスライン１２９）上のドレイン電極１２５ｅの延在部１６Ｃの面積が反射部１５の補助容量形成部（補助容量バスライン１２９）上のドレイン電極１２７ｅの延在部１７Ｃの面積の４倍に設定されている。これにより補助容量Ｃｃｓが調整されて、透過部１４と反射部１５との最適Ｖｃｄｃの差を抑制することができて、フリッカなどの表示不良を改善できる。
（実施形態４）
本実施形態４では、透過部と反射部とで各画素電極と対向電極との仕事関数の違いにより生じる電位差（ΔＶｘ）を補正し、透過部と反射部の交流駆動時の対向信号の最適な交流中央電圧（最適Ｖｃｄｃ）が同じになるように、絶縁膜の膜厚によって補助容量Ｃｃｓを調整する場合について説明する。
【００７４】
図４Ａ（ａ）は、本発明の実施形態４に係る液晶表示パネルの要部構成例を示す上面図、図４Ａ（ｂ）は、図４Ａ（ａ）の液晶表示パネルにおいて液晶層を挟んで対向配置される一方の基板（ＴＦＴ基板）の上面図であり、図４Ｂは、図４Ａ（ｂ）のＣ−Ｃ’線部分に相当する液晶表示パネルの断面図である。なお、図４Ａおよび図４Ｂでは、図１Ａおよび図１Ｂと同じ機能を有する部材については同じ符号を付してその説明を省略する。
【００７５】
本実施形態４では、図４Ａ（ａ）および図４Ａ（ｂ），図４Ｂに示すように、透過部１４と反射部１５とで各画素電極１２４，１２６と対向電極１３３との仕事関数の違いにより生じる電位差（ΔＶｘ）を補正し、透過部１４と反射部１５の交流駆動時の最適な交流中央電圧が同じになるように、補助容量バスライン１２９と延在部１６，１７で挟まれたゲート絶縁膜１２８Ｄの膜厚（１２８Ｄａ、１２８Ｄｂ）により、補助容量Ｃｃｓが調整されている。
【００７６】
上記実施形態３の場合と同様に、
反射部１５の液晶容量Ｃｌｃ１＝０．３ｐＦ
反射部１５の補助容量Ｃｃｓ１＝０．３ｐＦ
反射部１５のゲート−ドレイン間容量Ｃｇｄ１＝透過部１４のゲート−ドレイン間容量Ｃｇｄ２
＝０．０３ｐＦ
ゲート電位の変動ΔＶｇ＝２０Ｖ
反射部１５のセルギャップ＝２．５μｍ
透過部１４のセルギャップ＝５μｍ
透過部１４と反射部１５で仕事関数の違いにより生じる電位差ΔＶｘ＝０．５Ｖ
とすると、透過部１４と反射部１５のセルギャップから、
透過部１４の液晶容量Ｃｌｃ２＝０．１５ｐＦ
となり、
透過部１４の補助容量Ｃｃｓ２＝１．２ｐＦ
に調整すれば、透過部１４の引き込み量ΔＶｄ１は０．４３４Ｖとなり、反射部１５の引き込み量ΔＶｄ２は０．９５２Ｖとなる。さらに、仕事関数の違いにより電位差ΔＶｘ＝０．５Ｖが生じるので、透過部１４と反射部１５の最適Ｖｃｄｃの差は０.０１８Ｖ程度に抑制される。
【００７７】
本実施形態４では、図４Ａ（ｂ）に示すように、反射部１５のＴＦＴ１２７のサイズと透過部１４のＴＦＴ１２５のサイズは同じであり、反射部１５のＴＦＴ１２７の周囲のゲートパターンと透過部１４のＴＦＴ１２５の周囲のゲートパターンは同じであり、透過部１４の補助容量形成部（補助容量バスライン１２９）上のドレイン電極１２５ｅの延在部１６の面積と反射部１５の補助容量形成部（補助容量バスライン１２９）上のドレイン電極１２７ｅの延在部１７の面積とは同じであるが、図４Ｂに示すように、反射部１５の補助容量形成部（補助容量バスライン１２９）上のゲート絶縁膜１２８Ｄａの膜厚が、透過部１４の補助容量形成部（補助容量バスライン１２９）上のゲート絶縁膜１２８Ｄｂの膜厚の４倍に設定されている。これにより補助容量Ｃｃｓが調整されて、透過部１４と反射部１５の最適Ｖｃｄｃの差を抑制することができて、フリッカなどの表示不良が改善される。
【００７８】
なお、以上の実施形態１〜４では、反射電極１２６の面積と透過電極１２４の面積を同じにしているが、図５に示すように、反射電極１２６の面積と透過電極１２４の面積とを異ならせてもよい。
（実施形態５）
本実施形態５では、透過部と反射部とで各画素電極と対向電極との仕事関数の違いにより生じる電位差（ΔＶｘ）を補正し、透過部と反射部の交流駆動時の対向信号の最適な交流中央電圧（最適Ｖｃｄｃ）が同じになるように、反射電極１２６の面積と透過電極の面積によって液晶容量Ｃｌｃを調整する場合について説明する。
【００７９】
図５Ａ（ａ）は、本発明の実施形態５に係る液晶表示パネルの要部構成例を示す上面図、図５Ａ（ｂ）は、図５Ａ（ａ）の液晶表示パネルにおいて液晶層を挟んで対向配置される一方の基板（ＴＦＴ基板）の上面図であり、図５Ｂは、図５Ａ（ｂ）のＡ−Ａ’線部分に相当する液晶表示パネルの断面図である。なお、図５Ａおよび図５Ｂでは、図１Ａおよび図１Ｂと同じ機能を有する部材については同じ符号を付してその説明を省略する。実際のＡ−Ａ’線部分のトランジスタは、番号が付されていない左側のトランジスタである。
【００８０】
本実施形態５では、図５Ａ（ａ）および図５Ａ（ｂ），図５Ｂに示すように、液晶表示パネル１０Ｅは、反射電極１２６Ｅの面積が透過電極１２４Ｅの面積よりも大きく設定されており、反射部１５の面積が透過部１４の面積よりも大きくなっている。これにより液晶容量Ｃｌｃが調整されて、透過部１４と反射部１５の最適Ｖｃｄｃの差を抑制することができて、フリッカなどの表示不良が改善される。
【００８１】
図１Ａおよび図１Ｂ〜図５Ａおよび図５Ｂでは、反射部１５のＴＦＴ１２７および透過部１４のＴＦＴ１２５Ａがゲートバスライン１２２の一部をゲート電極として構成されているが、ＴＦＴ１２７および１２５Ａの形状や接続構成はこれに限らず、透過部１４と反射部１５とでドレイン電極１２７ｅ，１２５ｅが分離され、ＴＦＴ１２７および１２５Ａのオフ時に反射電極１２６Ｅと透過電極１２４Ｅが電気的に分離される形状および接続構成であれば、どのような形状および接続構成であってもよく、例えば図６に示すような二つのＴＦＴの形状および接続構成であってもよい。
（実施形態６）
本実施形態６では、上記実施形態１の場合と同様に、透過部と反射部とで各画素電極と対向電極との仕事関数の違いにより生じる電位差（ΔＶｘ）を補正し、透過部と反射部の交流駆動時の対向信号の最適な交流中央電圧（最適Ｖｃｄｃ）が同じになるように、トランジスタサイズによるゲート−ドレイン間容量Ｃｇｄを調整する場合について説明する。上記実施形態１の場合と異なるのは、ソースバスライン１２３に対する透過部用と反射部用との二つのトランジスタ（ＴＦＴ）の接続構成が、上記実施形態１では並列接続であったが、本実施形態６では直列接続である点である。
【００８２】
図６（ａ）は、本発明の実施形態６に係る液晶表示パネルの要部構成例を示す上面図、図６（ｂ）は、図６（ａ）の液晶表示パネルにおいて液晶層を挟んで対向配置される一方の基板（ＴＦＴ基板）の上面図である。
【００８３】
図６（ａ）および図６（ｂ）に示すように、液晶表示パネル１０Ｆにおいて、ＴＦＴ１２５Ｆおよび１２７Ｆのゲート電極１２２ａおよび１２２ｂはゲートバスライン１２２Ｆの分岐部であり、ＴＦＴ１２７Ｆのソース電極１２７ｃはソースバスライン１２３の分岐部であり、ＴＦＴ１２７Ｆのドレイン電極１２７ｅがＴＦＴ１２５Ｆのソース電極１２５ｃと一体的に形成されている。
【００８４】
これらの透過部用トランジスタ（ＴＦＴ１２５Ｆ）と第２反射用トランジスタ（ＴＦＴ１２７Ｆ）によりトランジスタ手段が構成され、トランジスタ手段によりトランジスタオフ時に透過部１４と反射部１５の各画素電極（透過電極１２４と反射電極１２６）を電気的に分離可能なように構成している。ソースバスライン１２３に対してＴＦＴ１２５Ｆ，１２７Ｆは直列接続されており、ＴＦＴ１２７Ｆおよび１２５Ｆを通して透過電極１２４にソースバスライン１２３からの表示電圧が印加され、また、ＴＦＴ１２７Ｆを通して反射電極１２６にソースバスライン１２３からの表示電圧が印加されるようになっている。
【００８５】
この液晶表示パネル１０Ｆについても、上記実施形態１〜５の場合と同様に、ゲート電位の変動ΔＶｇによる反射電極１２６の電位変動（ドレイン電位の引き込み量）ΔＶｄ１と、透過電極１２４の電位変動（ドレイン電位の引き込み量）ΔＶｄ２とが互いに異なり、対向電極１３３との仕事関数の違いにより生じる電位差を、ゲート電位の変動による反射電極１２６および透過電極１２４の電位変化（ドレイン電位の引き込み）ΔＶｄで補正して、透過部１４と反射部１５で対向信号の最適な交流中央電圧Ｖｃｄｃが等しくなるように、反射部１５の液晶容量Ｃｌｃ１、補助容量Ｃｃｓ１およびゲート−ドレイン間容量Ｃｇｄ１と、透過部１４の液晶容量Ｃｌｃ２、補助容量Ｃｃｓ２およびゲート−ドレイン間容量Ｃｇｄ２を設定することができる。これにより、透過部１４と反射部１５の最適Ｖｃｄｃの差を抑制することができてフリッカなどの表示不良を改善できる。
【００８６】
以上により、上記実施形態１〜６によれば、透過電極１２４と反射電極１２６が電気的に分離され、透過電極１２４と反射電極１２６とで対向基板１３の対向電極１３３との仕事関数の違いにより生じる電位差を、ゲート電位の変動による画素電極１２４，１２６の電位変動の差で補正するように、透過部１４と反射部１５の液晶容量Ｃｌｃ、補助容量Ｃｃｓ、ゲート−ドレイン間容量Ｃｇｄが設定されている。ゲート−ドレイン間容量Ｃｇｄはトランジスタサイズやゲートパターンで調整され、補助容量ＣｃｓはＣｓ面積や絶縁膜厚で調整され、液晶容量Ｃｌｃは電極面積で調整される。これによって、１画素内に透過部１４と反射部１５とを有する液晶表示パネル１０Ａ〜１０Ｆにおいて、従来のように製造工程を増加させることなく、フリッカの発生をなくして表示品位の向上を図ることができる。
【００８７】
なお、上記実施形態１〜６では、透過部１４と反射部１５の電極面積による液晶容量Ｃｌｃ、Ｃｓ面積による補助容量Ｃｃｓ、絶縁膜厚による補助容量Ｃｃｓ、トランジスタサイズによるゲート−ドレイン間容量Ｃｇｄ、ゲートパターンによるゲート−ドレイン間容量Ｃｇｄのいずれかによって調整したが、これに限らず、これらを組み合わせれば本発明の効果をいっそう良好に奏する。
【００８８】
また、ΔＶｇを調整することによって、微調整を行うことも可能である。例えば、上記実施形態１の液晶表示パネル１０Ａを作製した場合に、依然、透過部と反射部の最適Ｖｃｄｃの差が大きく、透過部の引き込み電圧に対して反射部の引き込み電圧をさらに大きくする必要が有る場合、ΔＶｇを大きくすることで対応することができる。ここで、オン電圧（Ｖｇｈ）とオフ電圧（Ｖｇｌ）との差がΔＶｇになるので、ＶｇｈまたはＶｇｌのいずれか、もしくは両方を調整することでΔＶｇを調整することが可能である。
【００８９】
ゲート電位の変動（ΔＶｇ）による調整について更に説明するが、透過絵素電極と反射絵素電極でΔＶｇを変えるのではなく、ΔＶｇはあくまで透過絵素でも反射絵素でも同じである。ΔＶｄ＝ΔＶｇ×αであるので、α（＝Ｃｇｄ／Ｃｃｓ＋Ｃｌｃ＋Ｃｃｓ）が大きい絵素は、ΔＶｇを変化させるとΔＶｄも大きく変化する。本発明では透過と反射でこのαが異なることが特徴であるため、パネル作成後でもΔＶｇ（ＶｇｈまたはＶｇｌ）の調整によって、透過と反射のΔＶｄ差を調整することができる。
【００９０】
以上のように、本発明の好ましい実施形態１〜６を用いて本発明を例示してきたが、本発明は、この実施形態１〜６に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１〜６の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【００９１】
本発明は、例えばパーソナルコンピュータなどのＯＡ機器や、例えば携帯電話機およびＰＤＡなどの電子情報機器などの表示部に用いられる液晶表示パネルの分野において、反射部と透明部とで対向電極との仕事関数の違いにより生じる電位差が解消されるため、製造工程数を増加させることなく、フリッカの発生をなくして表示品位の向上を図ることができる。
【図面の簡単な説明】
【００９２】
【図１Ａ】（ａ）は、本発明の実施形態１に係る液晶表示パネルの要部構成例を示す上面図、（ｂ）は、（ａ）の液晶表示パネルにおいて液晶層を挟んで対向配置される一方の基板（ＴＦＴ基板）の上面図である。
【図１Ｂ】図１Ａ（ｂ）のＡ−Ａ’線部分に相当する液晶表示パネルの断面図である。
【図２Ａ】（ａ）は、本発明の実施形態２に係る液晶表示パネルの要部構成例を示す上面図、（ｂ）は、（ａ）の液晶表示パネルにおいて液晶層を挟んで対向配置される一方の基板（ＴＦＴ基板）の上面図である。
【図２Ｂ】図２Ａ（ｂ）のＢ−Ｂ’線部分に相当する液晶表示パネルの断面図である。
【図３Ａ】（ａ）は、本発明の実施形態３に係る液晶表示パネルの要部構成例を示す上面図、（ｂ）は、（ａ）の液晶表示パネルにおいて液晶層を挟んで対向配置される一方の基板（ＴＦＴ基板）の上面図である。
【図３Ｂ】図３Ａ（ｂ）のＡ−Ａ’線部分に相当する液晶表示パネルの断面図である。
【図４Ａ】（ａ）は、本発明の実施形態４に係る液晶表示パネルの要部構成例を示す上面図、（ｂ）は、（ａ）の液晶表示パネルにおいて液晶層を挟んで対向配置される一方の基板（ＴＦＴ基板）の上面図である。
【図４Ｂ】図４Ａ（ｂ）のＣ−Ｃ’線部分に相当する液晶表示パネルの断面図である。
【図５Ａ】（ａ）は、本発明の実施形態５に係る液晶表示パネルの要部構成例を示す上面図、（ｂ）は、（ａ）の液晶表示パネルにおいて液晶層を挟んで対向配置される一方の基板（ＴＦＴ基板）の上面図である。
【図５Ｂ】図５Ａ（ｂ）のＡ−Ａ’線部分に相当する液晶表示パネルの断面図である。
【図６】（ａ）は、本発明の実施形態６に係る液晶表示パネルの要部構成例を示す上面図、（ｂ）は、（ａ）の液晶表示パネルにおいて液晶層を挟んで対向配置される一方の基板（ＴＦＴ基板）の上面図である。
【図７】従来の一般的なアクティブマトリクス型液晶表示パネルの信号波形図であって、（ａ）はソースバスラインに流れるソース信号を示す波形図であり、（ｂ）はゲートバスラインに流れるゲート信号を示す波形図であり、（ｃ）はＴＦＴのドレイン電極電位を示す波形図であり、（ｄ）は対向電極の電位を示す波形図であり、（ｅ）、（ｅ’）は液晶印加電圧を示す図である。
【図８】従来の一般的なアクティブマトリクス型液晶表示パネルの信号波形図であって、（ａ）はソースバスラインに流れるソース信号を示す波形図であり、（ｂ）はゲートバスラインに流れるゲート信号を示す波形図であり、（ｃ）はＴＦＴのドレイン電極電位を示す波形図である。
【図９】１画素内に透過部と反射部とを有する従来の液晶表示パネルの構成例を示す要部断面図である。
【符号の説明】
【００９３】
１０Ａ〜１０Ｆ 液晶表示パネル
１１ 液晶層
１２Ａ〜１２Ｆ  ＴＦＴ基板
１２０ 層間絶縁膜
１２１ 絶縁性基板
１２２，１２２Ｂ ゲートバスライン
１２３ ソースバスライン
１２４，１２４Ｅ 透過電極
１２５，１２５Ａ，１２５Ｆ，１２７，１２７Ｆ ＴＦＴ
１２５ｆ、１２７ｆ コンタクトホール
１２６，１２６Ｅ 反射電極
１２８，１２８Ｄ，１２８Ｄａ，１２８Ｄｂ ゲート絶縁膜
１２９  補助容量バスライン  
１３  対向基板
１３１ 絶縁性基板
１３２ セルギャップ調整膜
１３３ 対向電極
１４  透過部
１５  反射部
１６，１６Ｃ、１７，１７Ｃ  ドレイン電極の延在部 
【図１Ａ】
2006091288.tif 000003
【図１Ｂ】
2006091288.tif 000004
【図２Ａ】
2006091288.tif 000005
【図２Ｂ】
2006091288.tif 000006
【図３Ａ】
2006091288.tif 000007
【図３Ｂ】
2006091288.tif 000008
【図４Ａ】
2006091288.tif 000009
【図４Ｂ】
2006091288.tif 000010
【図５Ａ】
2006091288.tif 000011
【図５Ｂ】
2006091288.tif 000012
【図６】
2006091288.tif 000013
【図７】
2006091288.tif 000014
【図８】
2006091288.tif 000015
【図９】
2006091288.tif 000016