(57)【要約】【課題】  駆動トランジスタから出力される駆動電流のバラツキを補正する【解決手段】  発光装置は、複数の走査線と、複数のデータ線と、それらの交差に対応して設けられた複数の画素回路を備える。画素回路は、ＯＬＥＤ素子と駆動トランジスタとを備える。複数の走査線は、走査信号ＧＷＲＴ−１〜ＧＷＲＴ−３６０によって順次選択される。水平走査期間の後半期間にプログラム期間ＴＷＲＴを割り当てる。そして、プログラム期間ＴＷＲＴの前にある複数の水平走査期間の前半期間に補正期間ＴＳＥＴを割り当て、当該複数の補正期間ＴＳＥＴにおいて駆動トランジスタから出力される駆動電流のバラツキを補正する。【選択図】      図３
2006330223.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数のデータ線との交差に対応して複数の画素回路が配列された発光装
置を駆動し、前記画素回路は発光素子と前記発光素子に流れる駆動電流の電流量を制御す
る駆動トランジスタとを備え、第１期間と前記第１期間より後の第２期間とを含む単位期
間の処理を繰り返して発光装置を駆動する発光装置の駆動方法であって、
前記第２期間では、前記複数の走査線のうち一つの走査線を選択し、選択した走査線に
接続される複数の画素回路に対して、前記データ線を介して、前記前記発光素子の輝度に
応じたデータ電圧を前記駆動トランジスタのゲートに供給して保持し、
前記第１期間では、前記複数の走査線のうち２以上の走査線を選択し、選択した走査線
に接続される複数の画素回路において、前記駆動トランジスタから出力される前記駆動電
流のバラツキを補正する、
ことを特徴とする発光装置の駆動方法。
【請求項２】
前記複数の画素回路の各々において、前記第２期間のうち、前記データ電圧を前記駆動
トランジスタのゲートに供給して保持する期間を書込期間としたとき、前記書込期間より
前にある複数の前記第１期間の一部又は全部に複数の補正期間を割り当て、当該複数の補
正期間において前記駆動トランジスタから出力される前記駆動電流のバラツキを補正する
、ことを特徴とする請求項１に記載の発光装置の駆動方法。
【請求項３】
前記複数の画素回路の各々は、前記駆動トランジスタのゲート電位を保持する保持手段
と、前記駆動トランジスタのゲートとドレインとの間に設けられた第１スイッチング手段
と、一端が前記駆動トランジスタのゲートに接続される容量素子と、前記データ線と前記
容量素子の他端との間に設けられた第２スイッチング手段とを備え、
前記複数の補正期間において、前記第１スイッチング手段をオン状態にして前記駆動ト
ランジスタから出力される前記駆動電流のバラツキを補正し、
前記複数の補正期間のうち少なくとも最後の補正期間において、前記データ線に基準電
圧を供給すると共に前記第２スイッチング手段をオン状態にし、
前記書込期間において、前記データ線に前記データ電圧を供給し、前記１スイッチング
手段をオフ状態にするとともに前記第２スイッチング手段をオン状態にして、前記駆動ト
ランジスタのゲートに前記データ電圧を供給し、当該データ電圧を前記保持手段で保持す
る
ことを特徴とする請求項２に記載の発光装置の駆動方法。
【請求項４】
前記複数の補正期間は、前記書込期間より前にある複数の前記第１期間の一部に割り当
てられており、
前記複数の補正期間のうちある補正期間と次の補正期間との間の前記第１期間に休止期
間を設け、当該休止期間では、前記駆動トランジスタから出力される前記駆動電流のバラ
ツキを補正しないことを特徴とする請求項２又は３に記載の発光装置の駆動方法。
【請求項５】
前記複数の補正期間のうち最初の補正期間より前の前記第１期間に初期化期間を設け、
当該初期化期間において、前記駆動トランジスタのゲート電位を初期化電位に設定するこ
とを特徴とする請求項２乃至４のうちいずれか１項に記載の発光装置の駆動方法。
【請求項６】
前記複数の画素回路の各々は、前記駆動トランジスタのドレインと前記発光素子との間
に設けられた第３スイッチング手段を備え、
前記初期化期間において、前記第１スイッチング手段をオン状態とし、前記第２スイッ
チング手段をオフ状態とし、前記第３スイッチング手段をオン状態とする、
ことを特徴とする請求項５に記載の発光装置の駆動方法。
【請求項７】
前記初期化期間を、前記複数の画素回路の全てに共通に設けたことを特徴とする請求項
５又は６に記載の発光装置の駆動方法。
【請求項８】
前記書込期間が終了した後に、前記駆動電流を前記発光素子に供給する発光期間を設け
たことを特徴とする請求項２乃至７のうちいずれか１項に記載の発光装置の駆動方法。
【請求項９】
前記発光期間を、複数の期間に分割して設けたことを特徴とする請求項８に記載の発光
装置の駆動方法。
【請求項１０】
複数の走査線と、複数のデータ線と、複数の第１制御線と、複数の走査線と複数のデー
タ線との交差に対応して配置され、各々が、発光素子と、前記発光素子に流れる駆動電流
の電流量を制御する駆動トランジスタと、前記駆動トランジスタのゲート電位を保持する
保持手段と、前記駆動トランジスタのゲートとドレインとの間に設けられ前記第１制御線
を介して供給される第１制御信号に基づいてオン・オフが制御される第１スイッチング手
段と、一端が前記駆動トランジスタのゲートに接続される容量素子と、前記データ線と前
記容量素子の他端との間に設けられ前記走査線を介して供給される走査信号に基づいてオ
ン・オフが制御される第２スイッチング手段とを備えた複数の画素回路とを備えた発光装
置を、第１期間と前記第１期間より後の第２期間とを含む単位期間の処理を繰り返して駆
動する発光装置の駆動回路であって、
前記第２期間では前記複数の走査線のうち一つの走査線を順次選択し、前記第１期間で
は前記複数の走査線のうち２以上の走査線を選択する複数の前記走査信号を前記複数の走
査線に供給して、前記第２スイッチング手段がオン状態となるように制御する走査線駆動
手段と、
前記第１期間において基準電圧を前記データ線に供給するとともに、前記第２期間にお
いて前記発光素子の輝度に応じたデータ電圧を前記データ線に供給するデータ線駆動手段
と、
前記複数の画素回路の各々において、前記第２期間のうち、前記データ電圧を前記駆動
トランジスタのゲートに供給して保持する期間を書込期間としたとき、前記書込期間より
前にある複数の前記第１期間の一部又は全部に複数の補正期間を割り当て、当該複数の補
正期間において前記第１スイッチング手段がオン状態になるように前記複数の第１制御線
の各々に前記第１制御信号を供給する制御線駆動手段と、
を備えることを特徴とする発光装置の駆動回路。
【請求項１１】
前記発光装置は、複数の第２制御線を備え、前記複数の画素回路の各々は、前記駆動ト
ランジスタのドレインと前記発光素子との間に設けられ、前記第２制御線を介して供給さ
れる第２制御信号に基づいてオン・オフが制御される第３スイッチング手段を有し、
前記制御線駆動手段は、前記複数の画素回路の各々において、前記複数の補正期間のう
ち最初の補正期間より前の前記第１期間を初期化期間としたとき、当該初期化期間におい
て、前記第３スイッチング手段がオン状態になるように前記複数の第２制御線の各々に前
記第２制御信号を供給する、
ことを特徴とする請求項１０に記載の発光装置の駆動回路。
【請求項１２】
複数の走査線と、
複数のデータ線と、
複数の第１制御線と、
複数の走査線と複数のデータ線との交差に対応して配置され、各々が、発光素子と、前
記発光素子に流れる駆動電流の電流量を制御する駆動トランジスタと、前記駆動トランジ
スタのゲート電位を保持する保持手段と、前記駆動トランジスタのゲートとドレインとの
間に設けられ前記第１制御線を介して供給される第１制御信号に基づいてオン・オフが制
御される第１スイッチング手段と、一端が前記駆動トランジスタのゲートに接続される容
量素子と、前記データ線と前記容量素子の他端との間に設けられ前記走査線を介して供給
される走査信号に基づいてオン・オフが制御される第２スイッチング手段とを備えた複数
の画素回路と、
第１期間と前記第１期間より後の第２期間とを含む単位期間の処理を繰り返し、前記第
１期間において基準電圧を前記データ線に供給するとともに、前記第２期間において前記
発光素子の輝度に応じたデータ電圧を前記データ線に供給するデータ線駆動手段と、
前記第２期間では前記複数の走査線のうち一つの走査線を順次選択し、前記第１期間で
は前記複数の走査線のうち２以上の走査線を選択する複数の前記走査信号を前記複数の走
査線に供給して、前記第２スイッチング手段がオン状態となるように制御する走査線駆動
手段と、
前記複数の画素回路の各々において、前記第２期間のうち、前記データ電圧を前記駆動
トランジスタのゲートに供給して保持する期間を書込期間としたとき、前記書込期間より
前にある複数の前記第１期間の一部又は全部に複数の補正期間を割り当て、当該複数の補
正期間において前記第１スイッチング手段がオン状態になるように前記複数の第１制御線
の各々に前記第１制御信号を供給する制御線駆動手段と、
を備えることを特徴とする発光装置。
【請求項１３】
複数の第２制御線を備え、
前記複数の画素回路の各々は、前記駆動トランジスタのドレインと前記発光素子との間
に設けられ、前記第２制御線を介して供給される第２制御信号に基づいてオン・オフが制
御される第３スイッチング手段を有し、
前記制御線駆動手段は、前記複数の画素回路の各々において、前記複数の補正期間のう
ち最初の補正期間より前の前記第１期間を初期化期間としたとき、当該初期化期間におい
て、前記第３スイッチング手段がオン状態になるように前記複数の第２制御線の各々に前
記第２制御信号を供給する、
ことを特徴とする発光装置。
【請求項１４】
請求項１２又は１３に記載の発光装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機発光ダイオード素子のような発光素子を備えた発光装置、その駆動方法
及び駆動回路、並びに電子機器に関する。
【背景技術】
【０００２】
近年、液晶素子に代わる次世代の発光デバイスとして、有機エレクトロルミネッセンス
素子や発光ポリマー素子などと呼ばれる有機発光ダイオード（Organic  Light  Emitting
Diode、以下適宜「ＯＬＥＤ素子」と略称する）素子が注目されている。このＯＬＥＤ
素子は、自発光型であるために視野角依存性が少なく、また、バックライトや反射光が不
要であるために低消費電力化や薄型化に向いているなど、表示パネルとして優れた特性を
有している。
ここで、ＯＬＥＤ素子は、液晶素子のように電圧保持性を有さず、電流が途絶えると、
発光状態が維持できなくなる電流型の被駆動素子である。このため、ＯＬＥＤ素子をアク
ティブ・マトリクス方式で駆動する場合、書込期間（選択期間）において、画素の階調に
応じた電圧を駆動トランジスタのゲートに書き込んで、当該電圧をゲート容量などにより
保持し、当該ゲート電圧に応じた電流を駆動トランジスタがＯＬＥＤ素子に流し続ける事
が一般的となっている。
【０００３】
この構成では、駆動トランジスタのしきい値電圧特性がばらつくことによって、画素ご
とに、ＯＬＥＤ素子の明るさが相違して表示品位が低下する、という問題が指摘されてい
る。このため、特許文献１には、書込期間において、当該駆動トランジスタをダイオード
接続させるとともに、駆動トランジスタからデータ線に定電流を流し、これによって、当
該駆動トランジスタのゲートに、ＯＬＥＤ素子に流すべき電流に応じた電圧を書き込むよ
うにプログラミングして、駆動トランジスタのしきい値電圧特性のばらつきを補償する技
術が開示されている。
【特許文献１】特開２００３−１７７７０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、しきい値電圧の近傍では駆動トランジスタを流れる電流が零に漸近する。し
たがって、駆動トランジスタのゲートにしきい値電圧に応じた電圧を保持しようとすると
、十分な時間を確保する必要である。したがって、十分な補償を実現するためには、書込
期間が長くなってしまうといった問題がある。
【０００５】
本発明は、上述した事情に鑑みてなされたものであって、書込期間を延長することなく
駆動トランジスタのしきい値電圧特性のばらつきを十分に補償可能な電子回路の駆動方法
及び駆動回路、発光装置、並びに電子機器を提供することを解決課題とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために本発明に係る発光装置の駆動方法は、複数の走査線と複数の
データ線との交差に対応して複数の画素回路が配列された発光装置を駆動し、前記画素回
路は発光素子と前記発光素子に流れる駆動電流の電流量を制御する駆動トランジスタとを
備え、第１期間と前記第１期間より後の第２期間とを含む単位期間の処理を繰り返して発
光装置を駆動する方法であって、前記第２期間では、前記複数の走査線のうち一つの走査
線を選択し、選択した走査線に接続される複数の画素回路に対して、前記データ線を介し
て、前記前記発光素子の輝度に応じたデータ電圧を前記駆動トランジスタのゲートに供給
して保持し、前記第１期間では、前記複数の走査線のうち２以上の走査線を選択し、選択
した走査線に接続される複数の画素回路において、前記駆動トランジスタから出力される
前記駆動電流のバラツキを補正することを特徴とする。
【０００７】
この発明によれば、発光装置の駆動は、単位期間の処理を繰り返して実行される。対期
間には、第１期間と第２期間が排他的に設けられている。第２期間では、画素回路へデー
タ電圧の書き込み動作が行われる一方、第１期間では、補正動作が実行される。この結果
、ある画素回路に着目すると、書き込み動作と補正動作が重複しない。換言すれば、処理
の基本単位となる単位期間において、時分割で２つの動作を実行する。これにより、補正
動作を複数の単位期間に割り当てることが可能となる。第２期間では、２以上の走査線を
選択するから、ある画素回路に着目すると、２以上の第２期間において補正動作が実行さ
れる。したがって、補正のために十分な時間を確保することができ、この結果、駆動トラ
ンジスタのしきい値電圧が製造プロセスでばらついても輝度ムラを改善することができる
。但し、第１期間と第２期間は連続していてもよいし、不連続であってもよい。第１期間
と第２期間が不連続である場合には、補正動作とデータ電圧の書込動作との間に時間的な
マージンを設けることできる。なお、発光素子は駆動電流の供給を受けて発光する素子で
あればどのような素子であってもよく、例えば、有機発光ダイオード及び無機発光ダイオ
ードが該当する。
【０００８】
ここで、前記複数の画素回路の各々において、前記第２期間のうち、前記データ電圧を
前記駆動トランジスタのゲートに供給して保持する期間を書込期間としたとき、前記書込
期間より前にある複数の前記第１期間の一部又は全部に複数の補正期間を割り当て、当該
複数の補正期間において前記駆動トランジスタから出力される前記駆動電流のバラツキを
補正することが好ましい。「書込期間より前にある複数の第１期間」には、書込期間が属
する単位期間の第１期間も含まれ得る。「書込期間より前にある複数の第１期間の一部又
は全部に複数の補正期間を割り当て」とは、例えば、書込期間の直前の第１期間から３つ
前までの第１期間（合計４個の第１期間）を複数の第１期間としたとき、４個の第１期間
の全てを補正期間としてもよいし、そのうちの２個又は３個の第１期間を補正期間にして
もよいことを意味する。
【０００９】
より具体的な態様では、前記複数の画素回路の各々は、前記駆動トランジスタのゲート
電位を保持する保持手段と、前記駆動トランジスタのゲートとドレインとの間に設けられ
た第１スイッチング手段と、一端が前記駆動トランジスタのゲートに接続される容量素子
と、前記データ線と前記容量素子の他端との間に設けられた第２スイッチング手段とを備
え、前記複数の補正期間において、前記第１スイッチング手段をオン状態にして前記駆動
トランジスタから出力される前記駆動電流のバラツキを補正し、前記複数の補正期間のう
ち少なくとも最後の補正期間において、前記データ線に基準電圧を供給すると共に前記第
２スイッチング手段をオン状態にし、前記書込期間において、前記データ線に前記データ
電圧を供給し、前記１スイッチング手段をオフ状態にするとともに前記第２スイッチング
手段をオン状態にして、前記駆動トランジスタのゲートに前記データ電圧を供給し、当該
データ電圧を前記保持手段で保持することが好ましい。
【００１０】
この場合、複数の補正期間おいては、第１スイッチング手段がオン状態となるので、駆
動トランジスタはダイオードとして機能する。このとき、保持手段には駆動トランジスタ
のしきい値電圧に応じたゲート電位が保持される。また、最後の補正期間において容量素
子の他端に基準電圧が供給される一方、書込期間において容量素子の他端にはデータ電圧
が供給されるので、書込期間が終了した時点では、駆動トランジスタのしきい値電圧を補
償したゲート電位が供給される。これにより、個々の駆動トランジスタのしきい値電圧バ
ラツキがあってもこれを補正して、画面全体の輝度ムラを無くすことが可能となる。なお
、補正期間の全部において、データ線に基準電圧を供給すると共に前記第２スイッチング
手段をオン状態にしてもよい。
【００１１】
また、上述した発光装置の駆動方法において、前記複数の補正期間は、前記書込期間よ
り前にある複数の前記第１期間の一部に割り当てられており、前記複数の補正期間のうち
ある補正期間と次の補正期間との間の前記第１期間に休止期間を設け、当該休止期間では
、前記駆動トランジスタから出力される前記駆動電流のバラツキを補正しないことが好ま
しい。この場合には、最初の補正期間が属する単位期間から最後の補正期間が属する単位
期間までの全ての単位期間において、補正動作を実行しなくてよいので、補正動作の処理
に自由度を持たせることができる。
【００１２】
また、上述した発光装置の駆動方法において、前記複数の補正期間のうち最初の補正期
間より前の前記第１期間に初期化期間を設け、当該初期化期間において、前記駆動トラン
ジスタのゲート電位を初期化電位に設定することが好ましい。この場合には、補正期間が
開始される前に駆動トランジスタのゲート電位を初期化できるので、確実に補正動作を実
行することができる。ここで、初期化電位は、駆動トランジスタのゲートとドレインを短
絡した場合に電流が流れるように、しきい値電圧を超えるように設定することが好ましい
。また、補正期間は第１期間に割り当てられるが、最初の補正期間が第１期間の一部に割
り当てられている場合、初期化期間を、最初の補正期間が割り当てられる第１期間であっ
て、最初の補正期間の前の第１期間に割り当ててもよい。つまり、第１期間の前半に初期
化期間が割り当てられ、その後半に最初の補正期間を割り当ててもよい。
【００１３】
より具体的には、前記複数の画素回路の各々は、前記駆動トランジスタのドレインと前
記発光素子との間に設けられた第３スイッチング手段を備え、前記初期化期間において、
前記第１スイッチング手段をオン状態とし、前記第２スイッチング手段をオフ状態とし、
前記第３スイッチング手段をオン状態とする。この場合には、初期化期間において保持手
段に蓄えられた電荷が第３スイッチング手段及び発光素子を介して放電され、この結果、
駆動トランジスタのゲート電位が初期化電位に設定される。
【００１４】
くわえて、前記初期化期間を、前記複数の画素回路の全てに共通に設けることが好まし
い。この場合には、初期化動作を１回行えば、全ての画素回路において駆動トランジスタ
のゲート電位を初期化電位に設定できるので、処理を簡易にできる。より具体的には、複
数の走査線を全て選択するのに要する期間を１フレーム期間としたとき、１フレーム期間
に１回、初期化期間を設けることが好ましい。
【００１５】
また、上述した発光装置の駆動方法において、前記書込期間が終了した後に、前記駆動
電流を前記発光素子に供給する発光期間を設けることが好ましい。この場合には、駆動電
流のバラツキが補正された状態で、発光素子を発光させることが可能となる。さらに、前
記発光期間を、複数の期間に分割して設けることが好ましい。この場合には、発光期間を
分散させることができるのでフリッカを防止することができる。
【００１６】
次に、本発明に係る発光装置の駆動回路は、複数の走査線と、複数のデータ線と、複数
の第１制御線と、複数の走査線と複数のデータ線との交差に対応して配置され、各々が、
発光素子と、前記発光素子に流れる駆動電流の電流量を制御する駆動トランジスタと、前
記駆動トランジスタのゲート電位を保持する保持手段と、前記駆動トランジスタのゲート
とドレインとの間に設けられ前記第１制御線を介して供給される第１制御信号に基づいて
オン・オフが制御される第１スイッチング手段と、一端が前記駆動トランジスタのゲート
に接続される容量素子と、前記データ線と前記容量素子の他端との間に設けられ前記走査
線を介して供給される走査信号に基づいてオン・オフが制御される第２スイッチング手段
とを備えた複数の画素回路とを備えた発光装置を、第１期間と前記第１期間より後の第２
期間とを含む単位期間の処理を繰り返して駆動する発光装置の駆動回路であって、前記第
２期間では前記複数の走査線のうち一つの走査線を順次選択し、前記第１期間では前記複
数の走査線のうち２以上の走査線を選択する複数の前記走査信号を前記複数の走査線に供
給して、前記第２スイッチング手段がオン状態となるように制御する走査線駆動手段と、
前記第１期間において基準電圧を前記データ線に供給するとともに、前記第２期間におい
て前記発光素子の輝度に応じたデータ電圧を前記データ線に供給するデータ線駆動手段と
、前記複数の画素回路の各々において、前記第２期間のうち、前記データ電圧を前記駆動
トランジスタのゲートに供給して保持する期間を書込期間としたとき、前記書込期間より
前にある複数の前記第１期間の一部又は全部に複数の補正期間を割り当て、当該複数の補
正期間において前記第１スイッチング手段がオン状態になるように前記複数の第１制御線
の各々に前記第１制御信号を供給する制御線駆動手段と、を備えることを特徴とする。こ
の発明によれば、書込期間だけでなく当該書込期間に至る前の第１期間においても駆動ト
ランジスタから出力される駆動電流のバラツキを補正するための補正動作が行われる。し
たがって、補正のために十分な時間を確保することができ、この結果、駆動トランジスタ
のしきい値電圧が製造プロセスでばらついても輝度ムラを改善することができる。
【００１７】
また、発光装置の駆動回路において、前記発光装置は、複数の第２制御線を備え、前記
複数の画素回路の各々は、前記駆動トランジスタのドレインと前記発光素子との間に設け
られ、前記第２制御線を介して供給される第２制御信号に基づいてオン・オフが制御され
る第３スイッチング手段を有し、前記制御線駆動手段は、前記複数の画素回路の各々にお
いて、前記複数の補正期間のうち最初の補正期間より前の前記第１期間を初期化期間とし
たとき、当該初期化期間において、前記第３スイッチング手段がオン状態になるように前
記複数の第２制御線の各々に前記第２制御信号を供給することが好ましい。この発明によ
れば、最初の補正期間より前に初期化期間を設けたので、確実の補正動作を実行すること
ができる。
【００１８】
また、本発明に係る発光装置は、  複数の走査線と、複数のデータ線と、複数の第１制
御線と、複数の走査線と複数のデータ線との交差に対応して配置され、各々が、発光素子
と、前記発光素子に流れる駆動電流の電流量を制御する駆動トランジスタと、前記駆動ト
ランジスタのゲート電位を保持する保持手段と、前記駆動トランジスタのゲートとドレイ
ンとの間に設けられ前記第１制御線を介して供給される第１制御信号に基づいてオン・オ
フが制御される第１スイッチング手段と、一端が前記駆動トランジスタのゲートに接続さ
れる容量素子と、前記データ線と前記容量素子の他端との間に設けられ前記走査線を介し
て供給される走査信号に基づいてオン・オフが制御される第２スイッチング手段とを備え
た複数の画素回路と、第１期間と前記第１期間より後の第２期間とを含む単位期間の処理
を繰り返し、前記第１期間において基準電圧を前記データ線に供給するとともに、前記第
２期間において前記発光素子の輝度に応じたデータ電圧を前記データ線に供給するデータ
線駆動手段と、前記第２期間では前記複数の走査線のうち一つの走査線を順次選択し、前
記第１期間では前記複数の走査線のうち２以上の走査線を選択する複数の前記走査信号を
前記複数の走査線に供給して、前記第２スイッチング手段がオン状態となるように制御す
る走査線駆動手段と、前記複数の画素回路の各々において、前記第２期間のうち、前記デ
ータ電圧を前記駆動トランジスタのゲートに供給して保持する期間を書込期間としたとき
、前記書込期間より前にある複数の前記第１期間の一部又は全部に複数の補正期間を割り
当て、当該複数の補正期間において前記第１スイッチング手段がオン状態になるように前
記複数の第１制御線の各々に前記第１制御信号を供給する制御線駆動手段とを備えること
を特徴とする。
【００１９】
この発明によれば、複数の補正期間において補正動作を実行するので、駆動電流のバラ
ツキを正確に補正することができ、この結果、駆動トランジスタの製造プロセスでそのし
き値電圧にバラツキがあっても輝度ムラを防止することができる。さらに、データ線に基
準電圧とデータ電圧とを時分割でデータ線に供給して画素回路に取り込むようにしたので
、基準電圧を各画素回路に供給する配線を特別に設ける必要もない。この結果、画素回路
における発光素子の面積を拡大することができ、開口率を向上させることができる。
【００２０】
上述した発光装置において、複数の第２制御線を備え、前記複数の画素回路の各々は、
前記駆動トランジスタのドレインと前記発光素子との間に設けられ、前記第２制御線を介
して供給される第２制御信号に基づいてオン・オフが制御される第３スイッチング手段を
有し、前記制御線駆動手段は、前記複数の画素回路の各々において、前記複数の補正期間
のうち最初の補正期間より前の前記第１期間を初期化期間としたとき、当該初期化期間に
おいて、前記第３スイッチング手段がオン状態になるように前記複数の第２制御線の各々
に前記第２制御信号を供給することを特徴とする。この発明によれば、最初の補正期間よ
り前に初期化期間を設けたので、確実の補正動作を実行することができる。
【００２１】
次に、本発明に係る電子機器は、上述した発光装置を備えたものであって、例えば、携
帯電話機、パーソナルコンピュータ、デジタルカメラ、及び携帯情報端末などが該当する
。
【発明を実施するための最良の形態】
【００２２】
＜発光装置の構成＞
図１は、本発明の実施形態に係る発光装置の構成を示すブロック図であり、図２は、画
素回路の回路図である。図１に示されるように発光装置１０は、複数の画素回路２００が
マトリクス状に配列された発光領域Ｚを備える。発光領域Ｚには、複数本の走査線１０２
が横方向（Ｘ方向）に延設される一方、複数本のデータ線（信号線）１１２が図において
縦方向（Ｙ方向）に延設されている。そして、これらの走査線１０２とデータ線１１２と
の交差の各々に対応するように画素回路（電子回路）２００がそれぞれ設けられている。
説明の便宜上、本実施形態では、発光領域Ｚの走査線１０２の本数（行数）を「３６０
」とし、データ線の本数（列数）を「４８０」として、画素回路２００が、縦３６０行×
横４８０列のマトリクス状に配列する構成を想定する。ただし、本発明をこの配列に限定
する趣旨ではない。発光領域Ｚには、図示せぬ電源回路から高位側電圧ＶＥＬ及び低位側
電圧ＧＮＤが供給される。画素回路２００には、後述するＯＬＥＤ素子２３０が含まれ、
このＯＬＥＤ素子２３０への電流を画素回路２００毎に制御することによって、所定の画
像が階調表示される。
また、図１においては、Ｘ方向に延設されるのは走査線１０２のみであるが、本実施形
態では、走査線１０２のほかにも、図２に示されるように、制御線１０４及び１０６がそ
れぞれ行ごとにＸ方向に延設されている。このため、走査線１０２、制御線１０４（第１
制御線）及び制御線１０６（第２制御線）が１組となって、１行分の画素回路２００に兼
用されている。
【００２３】
Ｙドライバ１４は、１水平走査期間ごとに１行ずつ走査線１０２を選択するとともに、
選択した走査線１０２に対して、Ｈレベルの走査信号を供給するとともに、この選択に同
期した各種制御信号を、制御線１０４及び１０６に、それぞれ供給する。すなわち、Ｙド
ライバ１４は、走査線１０２、制御線１０４及び１０６に対し、行ごとに、走査信号や制
御信号をそれぞれ供給する。説明の便宜上、ｉ行目（ｉは、１≦ｉ≦３６０を満たす整数
であり、行を一般化して説明するためのもの）の走査線１０２に供給される走査信号をＧ
ＷＲＴ−ｉと表記する。同様に、ｉ行目の制御線１０４及び１０６に供給される制御信号
をＧＳＥＴ−ｉ（第１制御信号）及びＧＥＬ−ｉ（第２制御信号）と、それぞれ表記する
。
【００２４】
一方、Ｘドライバ１６は、Ｙドライバ１４によって選択された走査線１０２に対応する
１行分の画素回路、すなわち、選択された行に位置する１〜４８０列の画素回路２００の
各々に、当該画素回路２００のＯＬＥＤ素子２３０に流すべき電流（すなわち、画素の階
調）に応じた電圧のデータ信号を、１〜４８０列目のデータ線１１２を介して、それぞれ
供給する。ここで、データ信号（データ電圧）は、電圧が低いほど、画素が明るくなるよ
うに指定し、反対に、電圧が高いほど、画素が暗くなるように指定する。説明の便宜上、
ｊ列目（ｊは、１≦ｊ≦４８０を満たす整数であり、列を一般化して説明するためのもの
）のデータ線１１２に供給されるデータ信号をＸ−ｊと表記する。
【００２５】
すべての画素回路２００には、ＯＬＥＤ素子２３０の電源となる高位側電圧ＶＥＬが給
電線１１４を介してそれぞれ供給される。また、すべての画素回路２００は、本実施形態
において電圧の基準となる低位側電圧ＧＮＤに接地されている。なお、画素の最低階調で
ある黒色を指定するデータ信号Ｘ−ｊの電圧は高位側電圧ＶＥＬよりも低く、画素の最高
階調である白色を指定するデータ信号Ｘ−ｊの電圧は低位側電圧ＧＮＤよりも高く設定さ
れる。換言すれば、データ信号Ｘ−ｊの電圧範囲は、電源電圧の内に収まるように設定さ
れている。制御回路１２は、Ｙドライバ１４及びＸドライバ１６に、それぞれクロック信
号（図示省略）などを供給して両ドライバを制御するとともに、Ｘドライバ１６に、階調
を画素ごとに規定する画像データを供給する。
【００２６】
図２に示されるように、画素回路２００は、ｐチャネル型の駆動トランジスタ２１０と
、スイッチング素子として機能するｎチャネル型のトランジスタ２１１（第３スイッチン
グ手段）、２１２（第１スイッチング手段）、および２１３（第２スイッチング手段）と
、容量素子として機能する容量２２１及び２２２と、電気光学素子たるＯＬＥＤ素子２３
０とを有する。
このうち、トランジスタ２１１の一端（ドレイン）は、駆動トランジスタ２１０のドレ
イン及びトランジスタ２１２の一端（ドレイン）に接続される一方、トランジスタ２１１
の他端（ソース）は、ＯＬＥＤ素子２３０の陽極に接続される。ＯＬＥＤ素子２３０の陰
極は接地されている。ここで、トランジスタ２１１のゲートは、ｉ行目の制御線１０６に
接続されている。このため、トランジスタ２１１は、制御信号ＧＥＬ−ｉがＨレベルであ
ればオンし、Ｌレベルであればオフする。ＯＬＥＤ素子２３０は、電源の高位側電圧ＶＥ
Ｌ及び低位側電圧ＧＮＤの間の経路に、駆動トランジスタ２１０及びトランジスタ２１１
とともに電気的に介挿された構成となっている。
駆動トランジスタ２１０のゲートは、容量２２１及び容量２２２の一端、並びにトラン
ジスタ２１２のソースにそれぞれ接続されている。容量２２２の他端は給電線１１４に接
続される。容量２２２は駆動トランジスタ２１０のゲート電位を保持する保持手段として
機能する。なお、説明の便宜上、容量２２１の一端（駆動トランジスタ２１０のゲート）
をノードＡとする。また、容量２２２は、駆動トランジスタ２１０のゲート容量などに起
因する寄生容量であってもよい。
【００２７】
トランジスタ２１２は、駆動トランジスタ２１０のドレイン及びゲート間に電気的に介
挿されるとともに、トランジスタ２１２のゲートは、ｉ行目の制御線１０４に接続されて
いる。このため、トランジスタ２１２は、制御信号ＧＳＥＴ−ｉがＨレベルとなったとき
にオンして、駆動トランジスタ２１０をダイオードとして機能させる。
トランジスタ２１３の一端（ドレイン）は、ｊ列目のデータ線１１２に接続される一方
、その他端（ソース）は、容量２２１の他端に接続され、また、そのゲートは、ｉ行目の
走査線１０２に接続されている。このため、トランジスタ２１３は、走査信号ＧＷＲＴ−
ｉがＨレベルとなったときにオンして、ｊ列目のデータ線１１２に供給されるデータ信号
Ｘ−ｊ（の電圧）を容量２２１の他端に印加する。説明の便宜上、容量２２１の他端（ト
ランジスタ２１３のソース）をノードＢとする。
【００２８】
なお、マトリクス型に配列する画素回路２００は、ガラス等の透明基板に、走査線１０
２やデータ線１１２とともに形成されている。このため、駆動トランジスタ２１０や、ト
ランジスタ２１１、２１２、及び２１３は、ポリシリコンプロセスによるＴＦＴ（薄膜ト
ランジスタ）によって構成される。また、ＯＬＥＤ素子２３０は、基板上において、ＩＴ
Ｏ（酸化錫インジウム）などの透明電極膜を陽極（個別電極）とし、アルミニウムやリチ
ウムなどの単体金属膜又はこれらの積層膜を陰極（共通電極）として、発光層を挟持した
構成となっている。
【００２９】
＜発光装置の動作＞
図３に、発光装置１０の動作を説明するためのタイミングチャートを示す。まず、Ｙド
ライバ１４は、図３に示されるように、１垂直走査期間（１Ｆ）の開始時から、１行目、
２行目、３行目、…、３６０行目の走査線１０２を、順番に１本ずつ１水平走査期間（１
Ｈ）ごとに選択して、選択した走査線１０２の走査信号のみをＨレベルとし、他の走査線
への走査信号をＬレベルとする。ここで、水平走査期間は駆動動作の単位となり、これを
繰り返すことによって、１画面の画像が形成される。
ここで、ｉ行目の走査線１０２が選択されて、走査信号ＧＷＲＴ−ｉがＨレベルとなる
１水平走査期間（１Ｈ）に着目して、当該水平走査期間及びその前後の動作について、図
３とともに、図４〜図９を参照して説明する。
【００３０】
図３に示されるように、走査信号ＧＷＲＴ−ｉがＨレベルに変化するタイミングｔ１か
ら開始する１水平走査期間（１Ｈ）、および、この１水平走査期間に先行し、タイミング
ｔ０から開始する２つの１水平走査期間（１Ｈ×２）のそれぞれの水平走査期間において
、ｉ行ｊ列における画素回路２００の書込動作の事前準備が行われる。そして、タイミン
グｔ１から開始する１水平走査期間（１Ｈ）の間に書込動作が行われ、書込動作が終了し
てから１水平走査期間（１Ｈ）が経過した後、発光が開始する。
より詳細には、走査信号ＧＷＲＴ−ｉがＨレベルに変化する１水平走査期間（１Ｈ）、
および、この１水平走査期間（１Ｈ）に先行する２つの１水平走査期間（１Ｈ×２）のそ
れぞれの期間が前半／後半に２分割され、前半の期間において書込動作の事前準備が行わ
れる。また、走査信号ＧＷＲＴ−ｉがＨレベルに変化する１水平走査期間（１Ｈ）は、前
半の第１期間と後半の第２期間からなり、第２期間において書込動作が行われる。
以下の説明では、事前準備の期間を補正期間ＴＳＥＴと称し、書込動作の期間をプログ
ラム期間ＴＷＲＴ（書込期間）と称し、また、ＯＬＥＤ素子２３０に電流が供給される期
間を発光期間ＴＥＬと称する。上記補正期間ＴＳＥＴでは駆動トランジスタ２１０のしき
い値電圧Ｖｔｈに対する駆動電流ＩＥＬの電流量が補償される。また、プログラム期間Ｔ
ＷＲＴは水平走査期間の後半（第２期間）に割り当てられ、補正期間ＴＳＥＴはプログラ
ム期間ＴＷＲＴより前に位置する複数の水平走査期間の前半（第１期間）に割り当てられ
る。
【００３１】
さらに、タイミングｔ０から開始する１水平走査期間（１Ｈ）においては、その前半の
期間（第１期間）の間に、書込動作の事前準備に先行して、ｉ行ｊ列の画素回路２００を
初期化するための初期化期間ＴＩＮＩが設けられている。
この初期化期間ＴＩＮＩにおいて、Ｙドライバ１４は、制御信号ＧＳＥＴ−ｉをＨレベ
ルにするとともに、制御信号ＧＥＬ−ｉをＨレベルとする。このため、画素回路２００で
は、図４に示されるように、Ｈレベルの制御信号ＧＳＥＴ−ｉによりトランジスタ２１２
がオンし、同じくＨレベルの制御信号ＧＥＬ−ｉによりトランジスタ２１１がオンする。
これにより、初期化期間ＴＩＮＩにおいて、画素回路２００では、ノードＡに初期化電圧
として、トランジスタ２１２及びＯＬＥＤ素子２１１を介して低位側電圧ＧＮＤが供給さ
れ、ノードＡの電位が低位側電圧ＧＮＤからＯＬＥＤ素子２１１のしきい値電圧だけ上昇
した電圧に固定される。また、初期化期間ＴＩＮＩでは、走査信号ＧＷＲＴ−ｉがＬレベ
ルとなりトランジスタ２１３はオフするので、ｊ番目のデータ線１１２の電圧が画素回路
２００に取り込まれることはない。したがって、ｊ番目のデータ線１１２に基準電圧Ｖｒ
ｅｆが供給されていても、これが画素回路２００に取り込まれることはない。
【００３２】
初期化期間ＴＩＮＩに続く補正期間ＴＳＥＴにおいて、Ｙドライバ１４は、制御信号Ｇ
ＳＥＴ−ｉを初期化期間ＴＩＮＩから継続してＨレベルにする一方、制御信号ＧＥＬ−ｉ
をＬレベルとする。換言すれば、初期化期間ＴＩＮＩは最初の補正期間ＴＳＥＴより前の
第１期間に設けられている。補正期間ＴＳＥＴにおいて画素回路２００では、図５に示さ
れるように、Ｈレベルの制御信号ＧＳＥＴ−ｉによりトランジスタ２１２が初期化期間Ｔ
ＩＮＩから継続してオンする一方、Ｌレベルの制御信号ＧＥＬ−ｉによりトランジスタ２
１１がオフする。これにより、駆動トランジスタ２１０がダイオードとして機能する。
【００３３】
ここで、駆動トランジスタ２１０のしきい値電圧をＶｔｈとし、補正期間ＴＳＥＴが長
い場合、ノードＡの電位Ｖｇは、低位側電圧ＧＮＤから時間をかけて上昇し「ＶＥＬ−Ｖ
ｔｈ」に漸近する。トランジスタ２１１がオフとなっても直ちに電位Ｖｇが「ＶＥＬ−Ｖ
ｔｈ」とならないのは、トランジスタ２１２の抵抗や配線抵抗、容量２２２等によって等
価的に積分回路が構成されているからである。すなわち、補正期間ＴＳＥＴが短い場合、
この補正期間ＴＳＥＴ終了時には、ノードＡの電位Ｖｇが「ＶＥＬ−Ｖｔｈ」に十分には
漸近せず、補正期間ＴＳＥＴの長さに応じた電位Ｖｈ（０＜Ｖｈ＜（ＶＥＬ−Ｖｔｈ））
となる。
【００３４】
次に、タイミングｔ０から開始した１水平走査期間（１Ｈ）の後半の期間は、画素回路
２００の電気的状態、特に、ノードＡの電位を保持する保持期間ＴＨである。すなわち、
この保持期間ＴＨにおいて、Ｙドライバ１４は、制御信号ＧＳＥＴ−ｉおよび制御信号Ｇ
ＥＬ−ｉをともにＬレベルとする。このため、画素回路２００において、図６に示される
ように、Ｌレベルの制御信号ＧＳＥＴ−ｉおよび制御信号ＧＥＬ−ｉによりトランジスタ
２１１、２１２が共にオフする。このため、ノードＡの電位Ｖｇは、１水平走査期間（１
Ｈ）の前半の補正期間ＴＳＥＴの間に変化した電位Ｖｈに保持される。
【００３５】
次の１水平走査期間（１Ｈ）は、その前半が補正期間ＴＳＥＴ、後半が保持期間ＴＨで
ある。したがって、補正期間ＴＳＥＴにおいて、先と同様に、制御信号ＧＳＥＴ−ｉをＨ
レベルにする一方、制御信号ＧＥＬ−ｉをＬレベルとする。これにより、駆動トランジス
タ２１０がダイオードとして機能する。このため、ノードＡの電位Ｖｇは、先の保持期間
ＴＨにて保持されていた電位Ｖｈよりも、さらに上昇して「ＶＥＬ−Ｖｔｈ」に近づき電
位Ｖｈ’（Ｖｈ＜Ｖｈ’＜（ＶＥＬ−Ｖｔｈ））となる。そして、今回の補正期間ＴＳＥ
Ｔに続く保持期間ＴＨにおいて、ノードＡの電位Ｖｇが変化後の電位Ｖｈ’に保持される
。
【００３６】
次に、タイミングｔ１からの１水平走査期間（１Ｈ）は、その前半が補正期間ＴＳＥＴ
、後半がプログラム期間ＴＷＲＴである。前半の補正期間ＴＳＥＴにおいては、Ｙドライ
バ１４は、先と同様に、制御信号ＧＳＥＴ−ｉをＨレベルにする一方、制御信号ＧＥＬ−
ｉをＬレベルとすることにより、駆動トランジスタ２１０がダイオードとして機能とし、
さらに、走査信号ＧＷＲＴ−ｉをＨレベルにする。これにより、ノードＡの電位Ｖｇが先
の保持期間ＴＨにて保持されていた電位Ｖｈ’よりも、さらに上昇し、複数回に亘る補正
期間ＴＳＥＴにより、電位Ｖｇが電位「ＶＥＬ−Ｖｔｈ」に十分に漸近する。
また、Ｈレベルの走査信号ＧＷＲＴ−ｉにより、画素回路２００において、図７に示さ
れるように、トランジスタ２１３がオンする。そして、この１水平走査期間（１Ｈ）の前
半の補正期間ＴＳＥＴ、即ち、最後の補正期間ＴＳＥＴおいては、Ｘドライバ１６が基準
電圧Ｖｒｅｆをｊ列目のデータ線１１２に供給する。これにより、トランジスタ２１３を
介してノードＢに初期化電圧として基準電圧Ｖｒｅｆが供給され、このノードＢの電位Ｖ
ｑが基準電圧Ｖｒｅｆに固定される。
【００３７】
次に後半のプログラム期間ＴＷＲＴにおいては、走査信号ＧＷＲＴ−ｉが継続してＨレ
ベルとなり、制御信号ＧＳＥＴ−ｉおよび制御信号ＧＥＬ−ｉがともにＬレベルとなる。
従って、図８に示されるように、トランジスタ２１３がオンする一方、トランジスタ２１
１および２１２がオフする。
また、このプログラム期間ＴＷＲＴにおいて、Ｘドライバ１６は、ｉ行ｊ列の画素の階
調に応じた電圧のデータ信号Ｘ（ｉ、ｊ）をｊ列目のデータ線１１２に供給する。表示す
べき階調に応じたデータ信号Ｘ（ｉ、ｊ）のデータ電圧をＶdataとすると、Ｖdataは以下
の式（ａ）で与えられる。
Ｖdata＝（Ｖｒｅｆ＋ΔＶ）……（ａ）
なお、画素を最大階調に指定する場合は「データ電圧Ｖdata＝０」すなわち「ΔＶ＝−
Ｖｒｅｆ」であり、暗い階調を指定するにつれてデータ電圧Ｖdataは大きくなり（ΔＶは
小さくなり）、最低階調の黒色に指定する場合は「データ電圧Ｖdata＝ＶＥＬ」すなわち
「ΔＶ＝−ＶＥＬ」である。従って、ノードＢの電位Ｖｑは、プログラム期間ＴＷＲＴ直
前の補正期間ＴＳＥＴからΔＶだけ変動する。
【００３８】
一方、プログラム期間ＴＷＲＴにおいて、画素回路２００では、トランジスタ２１２が
オフであるので、ノードＡは、容量２２２によって保持される。このため、ノードＡの電
位Ｖｇは、ノードＢにおける電圧変化分ΔＶを容量２２１と容量２２２との容量比で配分
した分だけ、プログラム期間ＴＷＲＴ直前の補正期間ＴＳＥＴにおける電位ＶＥＬ−Ｖｔ
ｈから下降する。
詳細には、容量２２１の容量値をＣａとし、容量２２２の容量値をＣｂとしたときに、
ノードＡは、電位ＶＥＬ−Ｖｔｈから、｛ΔＶ・Ｃａ
／（Ｃａ＋Ｃｂ）｝だけ変化するので、結果的に、ノードＡの電位Ｖｇは、次式のように
表すことができる。
Ｖｇ＝ＶＥＬ−Ｖｔｈ−ΔＶ・Ｃａ
／（Ｃａ＋Ｃｂ）……（ｂ）
【００３９】
次に、プログラム期間ＴＷＲＴが終了し、次の１水平走査期間（１Ｈ）において、Ｙド
ライバ１４は、走査信号ＧＷＲＴ−ｉ、制御信号ＧＳＥＴ−ｉおよび制御信号ＧＥＬ−ｉ
をともにＬレベルとする。このため、画素回路２００では、前掲図６に示されるように、
トランジスタ２１３がオフするが、容量２２１における電圧保持状態は変化しないので、
ノードＡの電位Ｖｇは式（ｂ）で与えられる値に維持される。
【００４０】
そして、次の１水平走査期間（１Ｈ）が経過した後、Ｙドライバ１４は、制御信号ＧＥ
Ｌ−ｉをＨレベルとする。このため、画素回路２００においては、図９に示されるように
、トランジスタ２１１がオンする。これにより、ＯＬＥＤ素子２３０には、駆動トランジ
スタ２１０のゲート・ソース間の電圧に応じた電流ＩＥＬが、給電線１１４→駆動トラン
ジスタ２１０→トランジスタ２１１→ＯＬＥＤ素子２３０→グランドＧＮＤといった経路
にて流れる。この結果、ＯＬＥＤ素子２３０は、当該電流ＩＥＬに応じた明るさで発光し
続ける。
【００４１】
発光期間ＴＥＬにおいて、ＯＬＥＤ素子２３０に流れる電流ＩＥＬは、駆動トランジス
タ２１０のソース・ドレイン間の導通状態によって定まり、当該導通状態は、ノードＡの
電位で設定される。ここで、駆動トランジスタ２１０のソースからみたゲートの電圧は、
「−（Ｖｇ−ＶＥＬ）」であるので、電流ＩＥＬは、次のように示される。
ＩＥＬ＝（β／２）（ＶＥＬ−Ｖｇ−Ｖｔｈ）２  ……（ｃ）
なお、この式においてβは、駆動トランジスタ２１０の利得係数である。
【００４２】
ここで、式（ｃ）に式（ａ）及び式（ｂ）を代入して整理すると、式（ｄ）が得られる
。
ＩＥＬ＝（β／２）｛ｋ・ΔＶ｝２  ……（ｄ）
但し、ｋは定数であってｋ＝Ｃａ ／（Ｃａ＋Ｃｂ）となる。この式（ｄ）に示される
ように、ＯＬＥＤ素子２３０に流れる電流ＩＥＬは、駆動トランジスタ２１０のしきい値
Ｖｔｈに依存することなく、データ電圧Ｖdataと基準電圧Ｖｒｅｆとの差分ΔＶ（＝Ｖｄ
ａｔａ−Ｖｒｅｆ）のみによって定まる。
【００４３】
そして、発光期間ＴＥＬが予め指定された期間だけ継続すると、Ｙドライバ１４は、制
御信号ＧＥＬ−ｉをＬレベルにする。これにより、トランジスタ２１１がオフするので、
電流経路が遮断される結果、ＯＬＥＤ素子２３０は消灯する。
【００４４】
上述したように本実施形態においては、駆動路トランジスタ２１０のしきい値電圧特性
を補正する補正期間ＴＳＥＴを複数の水平走査期間に割り当てたので、補正期間ＴＳＥＴ
を十分長くとることができ、発光輝度のバラツキを大幅に改善することができる。
また、データ電圧Ｖdataと基準電圧Ｖｒｅｆとを各画素回路２００に書き込むためには
、走査線１０２を水平走査期間ごとに順次選択する必要があるが、１本のデータ線１１２
に両者を同時に供給することはできない。本実施形態では、１つの水平走査期間を第１期
間と第２期間に分割し、第１期間に初期化期間ＴＩＮＩ及び補正期間ＴＳＥＴを割り当て
、第２期間にプログラム期間ＴＷＲＴを割り当てたので、時分割で動作させることができ
る。これにより、複数の水平走査期間に補正期間ＴＳＥＴを分散させることが可能となる
。
さらに、データ線１１２を介して基準電圧Ｖｒｅｆを供給するので、基準電圧Ｖｒｅｆ
を供給するために専用の配線を設ける必要がない。この結果、配線構造を簡易にでき、し
かも開口率を向上させることができる。
【００４５】
＜変形例＞
本発明は上述した実施形態に限定されるものではなく、例えば、以下の述べる各種の変
形が可能である。
【００４６】
（１）上述した実施形態では、図３に示すように発光期間ＴＥＬの開始を水平走査期間の
開始にあわせたが、図１０に示すように発光期間ＴＥＬの開始を水平走査期間の開始にあ
わせる必要はなく、プログラム期間ＴＷＲＴが水平走査期間の途中で終了する場合には、
プログラム期間ＴＷＲＴ終了直後から発光期間ＴＥＬを開始しても良い。この場合には、
プログラム期間ＴＷＲＴと発光期間ＴＥＬとの間に保持期間ＴＨを設ける必要もない。
【００４７】
（２）上述した実施形態では、図３に示すように初期化期間ＴＩＮＩが割り当てられる水
平走査期間から、プログラム期間ＴＷＲＴが割り当てられる水平走査期間までの各水平走
査期間に補正期間ＴＳＥＴを配置したが、本発明はこれに限定されるものではない。即ち
、図１１に示すように初期化期間ＴＩＮＩが割り当てられる水平走査期間から、プログラ
ム期間ＴＷＲＴが割り当てられる水平走査期間までの各水平走査期間のうち、一部の水平
走査期間に補正期間ＴＳＥＴを配置するものであってもよい。つまり、複数の補正期間Ｔ
ＳＥＴのうちある補正期間ＴＳＥＴと次の補正期間ＴＳＥＴとの間の水平走査期間の前半
（第１期間）を休止期間とし、休止期間では、駆動トランジスタ２１０から出力される駆
動電流のバラツキを補正しない。この場合には、飛び飛びの水平走査期間に補正期間ＴＳ
ＥＴが割り当てられるが、それらの長さを十分長くとることができることには変わりがな
い。したがって、この場合にも発光輝度のバラツキを大幅に改善することができる。
【００４８】
（３）上述した実施形態では、図３に示すように発光期間ＴＥＬの終了時期が明らかでな
かったが、図１２に示すように次の初期化期間ＴＩＮＩが開始される前であれば、いつで
も終了してよい。この場合、発光期間ＴＥＬの長さを画面全体の明るさに応じて調整して
もよい。より具体的には、外光の照度が高い場合には発光期間ＴＥＬの長さを長くして画
面全体を明るくする一方、外光の照度が低い場合には発光期間ＴＥＬの長さを短くして画
面全体を暗くしてもよい。このように、環境の明るさに応じて発光期間ＴＥＬの長さを調
整することによって、画面の見易さを維持したまま消費電力を低減することができる。
【００４９】
（４）上述した実施形態では、図３に示すように発光期間ＴＥＬが連続していたが、本発
明はこれに限定されるものではなく、図１３に示すように発光期間ＴＥＬを不連続に配置
してもよい。このように１フレームの中で発光期間ＴＥＬを分散して配置すると、フリッ
カを抑圧することができる。
【００５０】
（５）上述した実施形態において、Ｙドライバ１４は、図３に示すように複数の制御線１
０６の各々に初期化期間ＴＩＮＩが１水平走査期間だけ順次シフトするように制御信号Ｇ
ＥＬ−１〜ＧＥＬ−３６０を供給したが、本発明はこれに限定されるものではなく、図１
４に示すように１フレームに一回、全ての画素回路２００に共通する初期化期間ＴＩＮＩ
を設けてもよい。では図４に示すようにノードＡの電位が下がるだけなので、全ての画素
回路２００の初期化期間ＴＩＮＩを共通にしても高位側電圧ＶＥＬが下がらない。この共
通化により、Ｙドライバ１４の構成を簡易にすることができる。
【００５１】
（６）上述した実施形態においては、図２に示すように画素回路２００はｐチャネル型の
駆動トランジスタ２１０を用いたが、ｐチャネル型の変わりにｎチャネル型のトランジス
タを用いてもよい。
図１５にｎチャネル型の駆動トランジスタ２１０Ｎを用いた画素回路２００Ｎの回路図
を示す。この画素回路２００Ｎでは、容量素子２２２Ｎを駆動トランジスタ２１０Ｎのゲ
ートとグランドＧＮＤとの間に設けることが好ましい。
【００５２】
（７）上述した実施形態及び変形例においては、図３、図１０〜図１４に示すように、複
数の補正期間ＴＳＥＴのうち最後の補正期間ＴＳＥＴについてのみ走査信号ＧＷＲＴ−ｉ
がアクティブとなり、トランジスタ２１３を介してデータ線１１２から基準電圧Ｖｒｅｆ
を取り込んだ。また、初期化期間ＴＩＮＩについても同様にトランジスタ２１３をオフ状
態にしてデータ線１１２と画素回路２００を分離した。しかしながら、図１６に示すよう
に、複数の補正期間ＴＳＥＴ及び初期化期間ＴＩＮＩにおいて、走査信号ＧＷＲＴ−ｉを
アクティブとして、基準電圧Ｖｒｅｆを画素回路２００に取り込むようにしてもよい。こ
の場合には、単位期間たる水平走査期間のうち前半の第１期間において、データ線１１２
へ基準電圧Ｖｒｅｆを供給するとともに、複数の走査線１０２のうち２以上の走査線１０
２を選択する。すると、当該走査線に接続された複数の画素回路２００に基準電圧Ｖｒｅ
ｆが取り込まれる。また、単位期間の後半の第２期間においては、複数の走査線１０２の
うち一つの走査線が選択され、選択された走査線１０２に接続された複数の画素回路２０
０で書込動作が実行される。
【００５３】
即ち、データ線１１２に、基準電圧Ｖｒｅｆを与える第１期間と、データ電圧Ｖdataを
与える第２期間とを交互に繰り返す。第１期間では複数の走査線１０２において補正又は
初期化動作を行い、第２期間では１つの走査線１０２が選択され書き込み動作が行われる
。また、ある走査線１０２に接続される画素回路２００にデータ電圧Ｖdataを書き込む第
１期間と、次の走査線１０２にデータ電圧Ｖdataを書き込む次の第１期間があり、その間
において補正もしくは初期化する第２期間がある。
【００５４】
このように、複数の補正期間ＴＳＥＴ及び初期化期間ＴＩＮＩにおいて、基準電圧Ｖｒ
ｅｆを画素回路２００に取り込むと、それらの期間においてノードＢの電圧を基準電圧Ｖ
ｒｅｆに固定することができる。最後の補正期間ＴＳＥＴにおいてのみノードＢに基準電
圧Ｖｒｅｆを供給すると、最後の補正期間ＴＳＥＴの開始において、容量素子２２１と容
量素子２２２との間で電荷の移動が起こり、その時点でノードＡの電位がずれることがあ
る。これに対して、複数の補正期間ＴＳＥＴ及び初期化期間ＴＩＮＩにおいて基準電圧Ｖ
dataを画素回路２００に取り込むと、そのような不都合がなく正確な補正が可能となる。
【００５５】
＜電子機器＞
次に、上述した実施形態に係る発光装置１０を適用した電子機器について説明する。図
１７に、発光装置１０を適用したモバイル型のパーソナルコンピュータの構成を示す。パ
ーソナルコンピュータ２０００は、表示ユニットとしての発光装置１０と本体部２０１０
を備える。本体部２０１０には、電源スイッチ２００１及びキーボード２００２が設けら
れている。この発光装置１０はＯＬＥＤ素子２３０を用いるので、視野角が広く見易い画
面を表示できる。
図１８に、発光装置１０を適用した携帯電話機の構成を示す。携帯電話機３０００、複
数の操作ボタン３００１及びスクロールボタン３００２、並びに表示ユニットとしての発
光装置１０を備える。スクロールボタン３００２を操作することによって、発光装置１０
に表示される画面がスクロールされる。
図１９に、発光装置１０を適用した情報携帯端末（ＰＤＡ：Personal  Digital  Assis
tants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１及び電源ス
イッチ４００２、並びに表示ユニットとしての発光装置１０を備える。電源スイッチ４０
０２を操作すると、住所録やスケジュール帳といった各種の情報が発光装置１０に表示さ
れる。
なお、発光装置１０が適用される電子機器としては、図１６〜図１８に示すものの他、
デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープ
レコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワ
ークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げら
れる。そして、これらの各種電子機器の表示部として、前述した発光装置１０が適用可能
である。また、直接画像や文字などを表示する電子機器の表示部に限られず、被感光体に
光を照射することにより間接的に画像もしくは文字を形成するために用いられる印刷機器
の光源として適用してもよい。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施形態に係る発光装置の構成を示すブロック図である。
【図２】同発光装置の画素回路を示す回路図である。
【図３】同発光装置の動作を示すタイミングチャートである。
【図４】同画素回路の動作説明図である。
【図５】同画素回路の動作説明図である。
【図６】同画素回路の動作説明図である。
【図７】同画素回路の動作説明図である。
【図８】同画素回路の動作説明図である。
【図９】同画素回路の動作説明図である。
【図１０】変形例における発光期間ＴＥＬの開始を示すタイミングチャートである。
【図１１】変形例における補正期間ＴＳＥＴの配置を示すタイミングチャートである。
【図１２】変形例における発光期間ＴＥＬの終了を示すタイミングチャートである。
【図１３】変形例における発光期間ＴＥＬの分散配置を示すタイミングチャートである。
【図１４】変形例における共通化された初期化期間ＴＩＮＩの配置を示すタイミングチャートである。
【図１５】変形例における画素回路２００Ｎの構成を示す回路図である。
【図１６】変形例における補正期間ＴＳＥＴ及び初期化期間ＴＩＮＩ補正期間ＴＳＥＴと走査信号ＧＷＲＴとの関係を示すタイミングチャートである。
【図１７】同発光装置を用いたパーソナルコンピュータを示す図である。
【図１８】同発光装置を用いた携帯電話を示す図である。
【図１９】同発光装置を用いた携帯情報端末を示す図である。
【符号の説明】
【００５７】
１０…発光装置、１２…制御回路、１４…Ｙドライバ、１６…Ｘドライバ、１０２…走
査線、１０４、１０６、１０８…制御線、１１２…データ線、１１４、１１６…給電線、
２００、２０１…画素回路、２１０…駆動トランジスタ、２１１、２１２、２１３、…ト
ランジスタ、２２１、２２２…容量、２３０…ＯＬＥＤ素子、ＴＩＮＩ…初期化期間、Ｔ
ＳＥＴ…補正期間、ＴＷＲＴ…書込期間、ＴＥＬ…発光期間。
【図１】
2006330223.tif 000003
【図２】
2006330223.tif 000004
【図３】
2006330223.tif 000005
【図４】
2006330223.tif 000006
【図５】
2006330223.tif 000007
【図６】
2006330223.tif 000008
【図７】
2006330223.tif 000009
【図８】
2006330223.tif 000010
【図９】
2006330223.tif 000011
【図１０】
2006330223.tif 000012
【図１１】
2006330223.tif 000013
【図１２】
2006330223.tif 000014
【図１３】
2006330223.tif 000015
【図１４】
2006330223.tif 000016
【図１５】
2006330223.tif 000017
【図１６】
2006330223.tif 000018
【図１７】
2006330223.tif 000019
【図１８】
2006330223.tif 000020
【図１９】
2006330223.tif 000021