(57)【要約】【課題】回路規模の増大を招くことなく階調電圧群の電圧値の調整が容易となる階調電圧発生回路を備える表示装置およびその駆動回路を実現する。【解決手段】ソースドライバ３００は、階調電圧発生回路３５の動作を制御するための階調制御信号ＫＣ１〜ＫＣ４を出力する階調設定レジスタ３６を備える。外部から入力される階調規準電圧Ｖγ１は、階調制御信号ＫＣ１、ＫＣ２によって制御されるスイッチＳＷ１、ＳＷ２の状態に応じて、節点Ｐ２もしくは節点Ｐ３のいずれかに与えられる。同様に、外部から入力される階調規準電圧Ｖγ２は、階調制御信号ＫＣ３、ＫＣ４によって制御されるスイッチＳＷ３、ＳＷ４の状態に応じて、節点Ｐ４もしくは節点Ｐ５のいずれかに与えられる。液晶パネルの種類やユーザの要望に応じて、所望の階調電圧群Ｖ０〜Ｖ６３が生成されるように、階調設定レジスタ３６を設定する。【選択図】図２
2006330286.tif 000002
【特許請求の範囲】
【請求項１】
画像表示のための異なる階調を示す複数の階調電圧を外部から入力される複数の階調基準電圧に基づいて生成する階調電圧発生回路を備える表示装置の駆動回路であって、
複数の節点を有し、該複数の節点のうちの２個以上の節点に与えられた前記複数の階調基準電圧を分圧して前記複数の階調電圧を生成する分圧回路と、
前記分圧回路において前記複数の階調基準電圧がそれぞれ与えられる節点を特定するための設定用データを格納する設定用データ格納部と、
前記設定用データに基づいて前記複数の階調基準電圧をそれぞれ前記分圧回路内の所定の節点に与える階調基準電圧入力節点切替手段とを備えていることを特徴とする、駆動回路。
【請求項２】
前記階調基準電圧入力節点切替手段は、前記複数の階調基準電圧を受け取る複数の節点と、該複数の節点のそれぞれを前記分圧回路内の２個以上の節点と電気的に接続する複数のスイッチとを含み、
前記複数のスイッチは、前記設定用データに基づいて、オン状態またはオフ状態となることを特徴とする、請求項１に記載の駆動回路。
【請求項３】
前記階調基準電圧入力節点切替手段は、前記複数の階調基準電圧を受け取る複数の節点と、該複数の節点のそれぞれを前記設定用データに基づいて前記分圧回路内の２個の節点のうちのいずれかと電気的に接続する複数の切替スイッチとを含むことを特徴とする、請求項１に記載の駆動回路。
【請求項４】
前記設定用データ格納部はレジスタであることを特徴とする、請求項１から３までのいずれか１項に記載の駆動回路。
【請求項５】
前記設定用データ格納部は不揮発性のメモリであることを特徴とする、請求項１から３までのいずれか１項に記載の駆動回路。
【請求項６】
請求項１から５までのいずれか１項に記載の駆動回路を備えたことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関するものであり、更に詳しくは、画像の各階調を示す電圧からなる階調電圧群を生成し、外部から与えられる画像信号に応じてその階調電圧群から選択される電圧を使用して画像を表示する表示装置およびその駆動回路に関する。
【背景技術】
【０００２】
従来より、液晶表示装置には、画像の各階調を示す電圧からなる階調電圧群を生成するための回路（以下、「階調電圧発生回路」という。）が設けられている。階調電圧発生回路には、階調電圧群を生成するための基準となる複数の電圧（以下、「階調基準電圧」という。）が外部から与えられる。一般的に、階調電圧発生回路には、直列に接続された複数の抵抗からなる抵抗列である分圧回路が設けられており、複数の階調基準電圧がその分圧回路によって分圧されることによって階調電圧群が生成される。
【０００３】
図１１は、６４階調の階調表示が可能な従来の液晶表示装置における階調電圧発生回路９０の構成を示す回路図である。図１１に示すように、この階調電圧発生回路９０の分圧回路Ｒの両端および抵抗間に、階調基準電圧を与えるための合計９個の節点（以下、「階調基準電圧入力節点」という。）Ｐ８０〜Ｐ８８が設けられている。それら９個の階調基準電圧入力節点Ｐ８０〜Ｐ８８に、９個の階調基準電圧Ｖγ０〜Ｖγ８が与えられている。そして、その９個の階調基準電圧Ｖγ０〜Ｖγ８に基づいて、６４個の電圧からなる階調電圧群Ｖ０〜Ｖ６３が生成されている。
【０００４】
ところで、液晶表示装置の階調電圧群Ｖ０〜Ｖ６３それぞれの電圧値を決定する際には、液晶パネルの特性が考慮される。具体的には、液晶パネルに印加される電圧と輝度との関係が考慮される。図１２は、液晶パネルにおいて、液晶層に印加される電圧と輝度との関係の一例を示す図である。図１２に示すように、ノーマリホワイト型の液晶パネルとノーマリブラック型の液晶パネルとでは、曲線の変曲点や直線部分の傾き等が異なっている。また、液晶パネルの種類によっても特性は異なっている。さらに、同じ液晶パネルであっても、表示品位に対するユーザの好みが異なることもある。従って、使用する液晶パネルの種類やユーザの要望に応じて、階調電圧発生回路から出力される階調電圧群Ｖ０〜Ｖ６３の電圧値を調整する必要がある。このため、上述した階調基準電圧入力節点に与える電圧を調整することによって、階調電圧群Ｖ０〜Ｖ６３の電圧値の調整が行われている。
【特許文献１】特開２００４−１１８２１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、近年、表示装置に対する小型化や薄型化の要求が高まっている。上述した階調基準電圧入力節点を多く備えると、階調電圧群Ｖ０〜Ｖ６３の電圧値の調整は容易になるが、配線等のために必要な領域が大きくなるので小型化や薄型化の実現が妨げられる。このため、所望の階調電圧群Ｖ０〜Ｖ６３が生成されるように、予め分圧回路Ｒ内の抵抗分割比の調整を行うことやソースドライバ内部に可変抵抗等を設けることによって階調基準電圧入力節点の削減が行われている。しかし、特に近年、ノーマリホワイト型とノーマリブラック型との双方の液晶パネルに適用可能なＩＣの必要性が高まっており、階調電圧群Ｖ０〜Ｖ６３の電圧値の調整は未だ容易なものとはなっていない。
【０００６】
そこで、本発明は、回路規模の増大を招くことなく階調電圧群の電圧値の調整が容易となる階調電圧発生回路を備える表示装置およびその駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
第１の発明は、画像表示のための異なる階調を示す複数の階調電圧を外部から入力される複数の階調基準電圧に基づいて生成する階調電圧発生回路を備える表示装置の駆動回路であって、
複数の節点を有し、該複数の節点のうちの２個以上の節点に与えられた前記複数の階調基準電圧を分圧して前記複数の階調電圧を生成する分圧回路と、
前記分圧回路において前記複数の階調基準電圧がそれぞれ与えられる節点を特定するための設定用データを格納する設定用データ格納部と、
前記設定用データに基づいて前記複数の階調基準電圧をそれぞれ前記分圧回路内の所定の節点に与える階調基準電圧入力節点切替手段とを備えていることを特徴とする。
【０００８】
第２の発明は、第１の発明において、
前記階調基準電圧入力節点切替手段は、前記複数の階調基準電圧を受け取る複数の節点と、該複数の節点のそれぞれを前記分圧回路内の２個以上の節点と電気的に接続する複数のスイッチとを含み、
前記複数のスイッチは、前記設定用データに基づいて、オン状態またはオフ状態となることを特徴とする。
【０００９】
第３の発明は、第１の発明において、
前記階調基準電圧入力節点切替手段は、前記複数の階調基準電圧を受け取る複数の節点と、該複数の節点のそれぞれを前記設定用データに基づいて前記分圧回路内の２個の節点のうちのいずれかと電気的に接続する複数の切替スイッチとを含むことを特徴とする。
【００１０】
第４の発明は、第１から第３までのいずれかの発明において、
前記設定用データ格納部はレジスタであることを特徴とする。
【００１１】
第５の発明は、第１から第３までのいずれかの発明において、
前記設定用データ格納部は不揮発性のメモリであることを特徴とする。
【００１２】
第６の発明は、表示装置であって、第１から第５までのいずれかの発明に係る駆動回路を備えることを特徴とする。
【発明の効果】
【００１３】
上記第１の発明によれば、階調電圧を生成する分圧回路には複数の節点が含まれ、外部から入力される階調基準電圧は、設定用データ格納部に格納されている設定用データに基づいて、分圧回路内の所定の節点に与えられる。このため、設定用データを変更することによって、分圧回路内において階調基準電圧が与えられる節点が異なる節点となる。これにより、同一の電圧値の階調基準電圧を分圧回路内の異なる節点に与えることができる。
また、分圧回路内の節点に与えられた階調基準電圧を分圧することによって階調電圧が生成される。これにより、少ない数の階調基準電圧が与えられても、多様な電圧値からなる階調電圧が生成される。その結果、従来よりも回路規模を削減しつつ、従来と同様の階調表示が実現される。また、設定用データは設定用データ格納部に格納されるので、階調基準電圧が与えられる節点をソフト的に切り替えることができる。
【００１４】
上記第２の発明によれば、外部から入力される階調基準電圧を受け取る各節点は、分圧回路内の２個以上の節点とそれぞれスイッチを介して接続される。また、それらスイッチは、設定用データに基づいて、オン状態またはオフ状態となる。このため、設定用データを変更することにより、分圧回路内において階調基準電圧が与えられる節点が異なる節点となる。これにより、簡易な構成で、従来よりも少ない数の階調基準電圧に基づいて、従来と同様の階調表示が実現される。
【００１５】
上記第３の発明によれば、外部から入力される階調基準電圧を受け取る各節点は、分圧回路内の２個以上の節点と切替スイッチを介して接続される。それら切替スイッチは、設定用データに基づいて、階調基準電圧を受け取る節点の接続先を切り替える。このため、設定用データを変更することにより、分圧回路内において階調基準電圧が与えられる節点が異なる節点となる。これにより、上記第２の発明と同様、簡易な構成で、従来よりも少ない数の階調基準電圧に基づいて、従来と同様の階調表示が実現される。
【００１６】
上記第４の発明によれば、分圧回路内において階調基準電圧が与えられる節点を特定するための設定用データがレジスタに格納される。このため、容易に設定用データを変更することができる。これにより、例えば表示装置のパネルの種類に応じて異なる階調電圧を生成する必要があるときに、パネルの種類に応じて設定用データを変更すればよい。
【００１７】
上記第５の発明によれば、分圧回路内において階調基準電圧が与えられる節点を特定するための設定用データが不揮発性メモリに格納される。このため、電源が切られても設定用データの内容は保持される。これにより、設定用データは一度だけ設定すれば良い。
【発明を実施するための最良の形態】
【００１８】
以下、添付図面を参照しつつ本発明の実施形態について説明する。
＜１．第１の実施形態＞
＜１．１  液晶表示装置の全体構成および動作＞
図１は、本発明の第１の実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、表示制御回路２００と、ソースドライバ（映像信号線駆動回路）３００と、ゲートドライバ（走査信号線駆動回路）４００と、表示部５００とを備えている。表示部５００には、複数本（ｎ本）の映像信号線ＳＬ１〜ＳＬｎと、複数本（ｍ本）の走査信号線ＧＬ１〜ＧＬｍと、それら複数本の映像信号線ＳＬ１〜ＳＬｎと複数本の走査信号線ＧＬ１〜ＧＬｍとの交差点にそれぞれ対応して設けられた複数個（ｎ×ｍ個）の画素形成部が含まれている。各画素形成部は、対応する交差点を通過する走査信号線にゲート端子が接続されるとともに当該交差点を通過する映像信号線にソース端子が接続されたスイッチング素子であるＴＦＴ１０と、そのＴＦＴ１０のドレイン端子に接続された画素電極と、上記複数個の画素形成部に共通的に設けられ画素電極と共通電極Ｅｃとの間に挟持された液晶層とからなる。そして、画素電極と共通電極Ｅｃとにより形成される容量により画素容量Ｃｐが構成される。
【００１９】
表示制御回路２００は、外部から送られる画像データＤＡＴとタイミング制御信号ＴＳとを受け取り、デジタル映像信号ＤＶと、表示部５００に画像を表示するタイミングを制御するためのソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、ゲートスタートパルス信号ＧＳＰ、およびゲートクロック信号ＧＣＫと、共通電極Ｅｃを駆動するための共通電極駆動信号ＶＣとを出力する。
【００２０】
ソースドライバ３００は、表示制御回路２００から出力されたデジタル映像信号ＤＶ、ソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、およびラッチストローブ信号ＬＳを受け取り、表示部５００内の各画素形成部の画素容量Ｃｐを充電するために駆動用映像信号を各映像信号線ＳＬ１〜ＳＬｎに印加する。ゲートドライバ４００は、各走査信号線ＧＬ１〜ＧＬｍを１水平走査期間ずつ順次に選択するために、表示制御回路２００から出力されたゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとに基づいて、アクティブな走査信号の各走査信号線への印加を１垂直走査期間を周期として繰り返す。以上のようにして、各映像信号線ＳＬ１〜ＳＬｎに駆動用映像信号が印加され、各走査信号線ＧＬ１〜ＧＬｍに走査信号が印加されることにより、表示部５００に画像が表示される。
【００２１】
＜１．２  ソースドライバ＞
図２は、本実施形態におけるソースドライバ３００の構成を示すブロック図である。このソースドライバ３００は、シフトレジスタ３１と、サンプリング・ラッチ回路３２と、選択回路３３と、バッファ回路３４と、階調電圧発生回路３５と、設定用データ格納部としての階調設定レジスタ３６とを備えている。
【００２２】
シフトレジスタ３１には、表示制御回路２００から出力されたソーススタートパルス信号ＳＳＰとソースクロック信号ＳＣＫとが入力される。シフトレジスタ３１は、これらの信号ＳＳＰ、ＳＣＫに基づき、ソーススタートパルス信号ＳＳＰに含まれる各パルスを入力端から出力端へと順次に転送する。この転送に応じて、サンプリング・ラッチ回路３２には、サンプリングパルスが順次に入力される。サンプリング・ラッチ回路３２は、表示制御回路２００から出力されたデジタル映像信号ＤＶを、これらのサンプリングパルスのタイミングでサンプリングして保持し、さらに、ラッチストローブ信号ＬＳのタイミングで６ビットの内部画像信号ｄ１、ｄ２、・・・、ｄｎとしてまとめて出力する。
【００２３】
階調設定レジスタ３６は、例えば図３に示すように４個のＤ型フリップフロップ回路ＤＦ１〜ＤＦ４からなる４段のシフトレジスタになっており、外部からレジスタ設定用データ信号Ｒｅｇ１とレジスタ設定用クロック信号Ｒｅｇ２とが与えられる。これらレジスタ設定用データ信号Ｒｅｇ１とレジスタ設定用クロック信号Ｒｅｇ２とによって階調設定レジスタ３６は設定され、その設定された内容が設定用データとして保持される。そして、その設定された内容に応じて、階調電圧群Ｖ０〜Ｖ６３の電圧値を調整するための階調制御信号ＫＣ１〜ＫＣ４がシフトレジスタの各段（Ｄ型フリップフロップ回路ＤＦ１〜ＤＦ４）から出力される。
【００２４】
階調電圧発生回路３５は、所定の電源回路（不図示）から与えられる４種類の階調基準電圧Ｖγ０〜Ｖγ３と、階調設定レジスタ３６から出力される階調制御信号ＫＣ１〜ＫＣ４とに基づき、サンプリング・ラッチ回路３２から出力された６ビットの内部画像信号によって表現され得る６４の階調レベルにそれぞれ対応する６４個の電圧Ｖ０〜Ｖ６３を生成し、これらを階調電圧群Ｖ０〜Ｖ６３として出力する。
【００２５】
選択回路３３では、サンプリング・ラッチ回路３２から出力された内部画像信号に基づいて、上述のようにして生成された階調電圧群Ｖ０〜Ｖ６３のうちいずれかの電圧が選択されて出力される。バッファ回路３４は、選択回路３３から出力された電圧を受け取り、例えば電圧ホロアによってインピーダンス変換を行い、変換後の電圧を駆動用映像信号として出力する。選択回路３３から出力された駆動用映像信号は、映像信号線ＳＬ１〜ＳＬｎに印加される。
【００２６】
＜１．３  階調電圧発生回路＞
図４は、本実施形態における階調電圧発生回路３５の構成を示す回路図である。図４に示すように、この階調電圧発生回路３５は、直列に接続された複数の抵抗からなる抵抗列である分圧回路ＲとスイッチＳＷ１〜ＳＷ４とを備えている。分圧回路Ｒ上には階調基準電圧が与えられ得る節点Ｐ１〜Ｐ６が設けられている。スイッチＳＷ１とスイッチＳＷ２とは、外部から階調基準電圧Ｖγ１が与えられる節点Ｐ７で接続されている。節点Ｐ７と節点Ｐ２とはスイッチＳＷ１を介して接続され、節点Ｐ７と節点Ｐ３とはスイッチＳＷ２を介して接続される。同様に、スイッチＳＷ３とスイッチＳＷ４とは、外部から階調基準電圧Ｖγ２が与えられる節点Ｐ８で接続されている。節点Ｐ８と節点Ｐ４とはスイッチＳＷ３を介して接続され、節点Ｐ８と節点Ｐ５とはスイッチＳＷ４を介して接続される。スイッチＳＷ１〜ＳＷ４には、それぞれ階調制御信号ＫＣ１〜ＫＣ４が与えられる。本実施形態においては、階調制御信号ＫＣ１〜ＫＣ４の論理レベルがハイレベルであれば、スイッチＳＷ１〜ＳＷ４はオン状態になり、階調制御信号ＫＣ１〜ＫＣ４の論理レベルがローレベルであれば、スイッチＳＷ１〜ＳＷ４はオフ状態になる。分圧回路Ｒの一端Ｐ１には階調基準電圧Ｖγ０が外部から与えられ、分圧回路Ｒの他端Ｐ６には階調基準電圧Ｖγ３が外部から与えられている。また、上述のとおり、節点Ｐ７には階調基準電圧Ｖγ１が外部から与えられ、節点Ｐ８には階調基準電圧Ｖγ２が外部から与えられている。なお、本実施形態においては、節点Ｐ２〜Ｐ５、Ｐ７、Ｐ８とスイッチＳＷ１〜ＳＷ４と階調制御信号ＫＣ１〜ＫＣ４とによって階調基準電圧入力節点切替手段が実現される。
【００２７】
上述のような構成において、スイッチＳＷ１とＳＷ２とについては、いずれか一方のみがオン状態となるように、階調制御信号ＫＣ１、ＫＣ２が与えられる。例えば、階調制御信号ＫＣ１の論理レベルがハイレベルであれば、階調制御信号ＫＣ２の論理レベルはローレベルとなっている。このとき、スイッチＳＷ１はオン状態となり、スイッチＳＷ２はオフ状態となる。同様に、スイッチＳＷ３とＳＷ４とについても、いずれか一方のみがオン状態となるように、階調制御信号ＫＣ３、ＫＣ４が与えられる。
【００２８】
上述したように、階調制御信号ＫＣ１の論理レベルがハイレベルで、階調制御信号ＫＣ２の論理レベルがローレベルであるときには、スイッチＳＷ１はオン状態となり、スイッチＳＷ２はオフ状態となる。このとき、節点Ｐ７は、節点Ｐ２と電気的に接続される。これにより、節点Ｐ２に階調基準電圧Ｖγ１が与えられる。その結果、階調電圧Ｖ９の電圧値が、階調基準電圧Ｖγ１の電圧値となる。一方、階調制御信号ＫＣ１の論理レベルがローレベルで、階調制御信号ＫＣ２の論理レベルがハイレベルであるときには、スイッチＳＷ１はオフ状態となり、スイッチＳＷ２はオン状態となる。このとき、節点Ｐ７は、節点Ｐ３と電気的に接続される。これにより、節点Ｐ３に階調基準電圧Ｖγ１が与えられる。その結果、階調電圧Ｖ１７の電圧値が、階調基準電圧Ｖγ１の電圧値となる。同様にして、階調制御信号ＫＣ３の論理レベルがハイレベルのときには、階調電圧Ｖ４８の電圧値が階調基準電圧Ｖγ２の電圧値となり、階調制御信号ＫＣ４の論理レベルがハイレベルのときには、階調電圧Ｖ５６の電圧値が階調基準電圧Ｖγ２の電圧値となる。このようにして、外部から与えられる階調基準電圧Ｖγ１、Ｖγ２の分圧回路Ｒ上における階調基準電圧入力節点が、階調制御信号ＫＣ１〜ＫＣ４に応じて異なる節点となる。
【００２９】
ここで、階調電圧群Ｖ０〜Ｖ６３の各電圧の電圧値がどのように決定されるかについて説明する。まず、階調制御信号ＫＣ２、ＫＣ４の論理レベルがハイレベルに設定されている場合について説明する。階調制御信号ＫＣ２の論理レベルがハイレベルのときには、スイッチＳＷ２はオン状態となるので、節点Ｐ３に階調基準電圧Ｖγ１が与えられる。同様に、階調制御信号ＫＣ４の論理レベルがハイレベルのときには、スイッチＳＷ４はオン状態となるので、節点Ｐ５に階調基準電圧Ｖγ２が与えられる。また、上述したように、節点Ｐ１には階調基準電圧Ｖγ０が与えられ、節点Ｐ６には階調基準電圧Ｖγ３が与えられている。従って、階調電圧Ｖ０、Ｖ１７、Ｖ５６、Ｖ６３の電圧値がそれぞれ階調基準電圧Ｖγ０、Ｖγ１、Ｖγ２、Ｖγ３の電圧値となる。これにより、階調電圧Ｖ１〜Ｖ１６の電圧値は、階調基準電圧Ｖγ０の電圧値と階調基準電圧Ｖγ１の電圧値とに基づいて決定される。また、階調電圧Ｖ１８〜Ｖ５５の電圧値は、階調基準電圧Ｖγ１の電圧値と階調基準電圧Ｖγ２の電圧値とに基づいて決定される。さらに、階調電圧Ｖ５７〜Ｖ６２の電圧値は、階調基準電圧Ｖγ２の電圧値と階調基準電圧Ｖγ３の電圧値とに基づいて決定される。
【００３０】
次に、階調制御信号ＫＣ１、ＫＣ３の論理レベルがハイレベルに設定されている場合について説明する。階調制御信号ＫＣ１の論理レベルがハイレベルのときには、スイッチＳＷ１はオン状態となるので、節点Ｐ２に階調基準電圧Ｖγ１が与えられる。同様に、階調制御信号ＫＣ３の論理レベルがハイレベルのときには、スイッチＳＷ３はオン状態となるので、節点Ｐ４に階調基準電圧Ｖγ２が与えられる。また、節点Ｐ１には階調基準電圧Ｖγ０が与えられ、節点Ｐ６には階調基準電圧Ｖγ３が与えられている。従って、階調電圧Ｖ０、Ｖ９、Ｖ４８、Ｖ６３の電圧値がそれぞれ階調基準電圧Ｖγ０、Ｖγ１、Ｖγ２、Ｖγ３の電圧値となる。これにより、階調電圧Ｖ１〜Ｖ８の電圧値は、階調基準電圧Ｖγ０の電圧値と階調基準電圧Ｖγ１の電圧値とに基づいて決定される。また、階調電圧Ｖ１０〜Ｖ４７の電圧値は、階調基準電圧Ｖγ１の電圧値と階調基準電圧Ｖγ２の電圧値とに基づいて決定される。さらに、階調電圧Ｖ４９〜Ｖ６２の電圧値は、階調基準電圧Ｖγ２の電圧値と階調基準電圧Ｖγ３の電圧値とに基づいて決定される。
【００３１】
以上のように、階調基準電圧Ｖγ１の分圧回路Ｒ上における階調基準電圧入力節点が節点Ｐ２となるか節点Ｐ３となるかは、階調制御信号ＫＣ１、ＫＣ２に基づいて決定される。同様に、階調基準電圧Ｖγ２の分圧回路Ｒ上における階調基準電圧入力節点が節点Ｐ４となるか節点Ｐ５となるかは、階調制御信号ＫＣ３、ＫＣ４に基づいて決定される。そして、階調制御信号ＫＣ１〜ＫＣ４に基づいて決定された節点に与えられる階調基準電圧Ｖγ１、Ｖγ２と、節点Ｐ１に与えられる階調基準電圧Ｖγ０と、節点Ｐ６に与えられる階調基準電圧Ｖγ３とに基づいて、階調電圧群Ｖ０〜Ｖ６３の各電圧の電圧値が決定される。
【００３２】
＜１．４  効果＞
本実施形態によると、階調電圧群Ｖ０〜Ｖ６３を生成するための分圧回路Ｒ上の節点Ｐ２〜Ｐ５と接続されたスイッチＳＷ１〜ＳＷ４のオン／オフが、階調設定レジスタ３６から出力される階調制御信号ＫＣ１〜ＫＣ４によって制御される。外部から入力される階調規準電圧Ｖγ１は、スイッチＳＷ１、ＳＷ２の状態に応じて、節点Ｐ２もしくは節点Ｐ３のいずれかに与えられる。同様に、外部から入力される階調規準電圧Ｖγ２は、スイッチＳＷ３、ＳＷ４の状態に応じて、節点Ｐ４もしくは節点Ｐ５のいずれかに与えられる。このように、外部から入力される階調基準電圧Ｖγ１、Ｖγ２の分圧回路Ｒ上における階調基準電圧入力節点が、階調制御信号ＫＣ１〜ＫＣ４に応じて異なる節点とされる。このため、従来よりも少ない数の階調基準電圧が外部から与えられても、従来と同様に階調電圧群Ｖ０〜Ｖ６３の電圧値の調整を行うことができる。これにより、階調電圧発生回路３５に与える必要のある階調基準電圧の数が削減されるので、配線等のために必要となる領域が小さくなる。
【００３３】
また、例えば、階調基準電圧Ｖγ１が節点Ｐ２に、階調基準電圧Ｖγ２が節点Ｐ４にそれぞれ与えられるとノーマリホワイト型の液晶パネルの特性に適合し、階調基準電圧Ｖγ１が節点Ｐ３に、階調基準電圧Ｖγ２が節点Ｐ５にそれぞれ与えられるとノーマリブラック型の液晶パネルの特性に適合するように分圧回路Ｒの抵抗分割比を調整をしておけば、階調制御信号ＫＣ１〜ＫＣ４の論理レベルを切り替えるだけで、液晶パネルの型に応じた階調電圧群Ｖ０〜Ｖ６３が生成される。階調制御信号ＫＣ１〜ＫＣ４の論理レベルについては、階調設定レジスタ３６の設定状態に基づいて決定される。これにより、階調設定レジスタ３６の設定を変更するという容易な作業のみにより、それぞれが所望の電圧値となっている階調電圧群Ｖ０〜Ｖ６３を生成することができる。
【００３４】
以上のように、回路規模を削減しつつ、階調電圧群Ｖ０〜Ｖ６３の各電圧の電圧値の調整を容易に行うことができる表示装置が実現される。
【００３５】
なお、上述の図４に示した構成において、例えば、スイッチＳＷ１とスイッチＳＷ２を双方ともオン状態あるいは双方ともオフ状態とすることもできる。スイッチＳＷ３とスイッチＳＷ４についても同様である。このようにすることで、より多くのバリエーションの階調電圧群Ｖ０〜Ｖ６３を生成することができる。
【００３６】
＜２．第２の実施形態＞
＜２．１  液晶表示装置の全体構成および動作＞
図５は、本発明の第２の実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。本実施形態においては、デジタル映像信号ＤＶ、ソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、およびラッチストローブ信号ＬＳに加えて、階調制御信号ＫＣが、表示制御回路２００からソースドライバ３００へと出力される。本実施形態における他の構成要素については、上記第１の実施形態と同様であるので、同一の構成要素については同一の参照符号を付して詳しい説明を省略する。
【００３７】
＜２．２  表示制御回路の構成および動作＞
図６は、本実施形態における表示制御回路２００の構成を示すブロック図である。この表示制御回路２００は、コントロール回路２０と、タイミングジェネレータ２１と、共通電極駆動回路２２と、設定用データ格納部としての不揮発性メモリ２３とを備えている。
【００３８】
コントロール回路２０は、外部から送られる画像データＤＡＴとタイミング制御信号ＴＳとを受け取り、その画像データＤＡＴに基づく画像が表示部５００に表示されるように、タイミングジェネレータ２１と共通電極駆動回路２２の動作を制御するとともに、デジタル映像信号ＤＶを出力する。タイミングジェネレータ２１は、ソースドライバ３００の動作を制御するためのソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、および階調制御信号ＫＣ（ＫＣ１、ＫＣ２）と、ゲートドライバ４００の動作を制御するためのゲートスタートパルス信号ＧＳＰ、ゲートクロック信号ＧＣＫとを出力する。共通電極駆動回路２２は、共通電極Ｅｃを駆動するための共通電極駆動信号ＶＣを出力する。不揮発性メモリ２３には、タイミングジェネレータ２１から出力される階調制御信号ＫＣの論理レベルを決定するための設定用データが予め格納される。なお、タイミングジェネレータ２１内には、設定用データを保持するために、例えばレジスタが設けられている。
【００３９】
ここで、図７を参照しつつ、不揮発性メモリ２３に格納される設定用データについて説明する。本実施形態においては、２個の階調制御信号ＫＣ１、ＫＣ２が表示制御回路２００内のタイミングジェネレータ２１から出力される。このため、図７に示すように、２個の階調制御信号ＫＣ１、ＫＣ２に対応する２ビットのデータが設定用データとして不揮発性メモリ２３に格納される。例えば、設定用データが「１０」のときには、階調制御信号ＫＣ１の論理レベルはハイレベルに設定され、階調制御信号ＫＣ２の論理レベルはローレベルに設定される。このように、本実施形態においては、不揮発性メモリ２３内の設定用データに基づいて、階調制御信号ＫＣ１、ＫＣ２の論理レベルが決定される。
【００４０】
＜２．３  ソースドライバ＞
図８は、本実施形態におけるソースドライバ３００の構成を示すブロック図である。上記第１の実施形態においては、図２に示すようにソースドライバ３００には階調設定レジスタ３６が設けられていたが、本実施形態においては、階調設定レジスタ３６は設けられていない。本実施形態においては、階調電圧発生回路３５には、ソースドライバ３００の外部にある表示制御回路２００から階調制御信号ＫＣが与えられる。それ以外の構成要素については、上記第１の実施形態と同様であるので、同一の構成要素については同一の参照符号を付して詳しい説明を省略する。
【００４１】
＜２．４  階調電圧発生回路＞
図９は、本実施形態における階調電圧発生回路３５の構成を示す回路図である。図９に示すように、この階調電圧発生回路３５は、直列に接続された複数の抵抗からなる抵抗列である分圧回路Ｒと切替スイッチＳＷ５、ＳＷ６とを備えている。分圧回路Ｒ上には階調基準電圧が与えられ得る節点Ｐ１１〜Ｐ１６が設けられている。切替スイッチＳＷ５は、節点Ｐ２１を、節点Ｐ１２と接続されている節点Ｐ２２もしくは節点Ｐ１３と接続されている節点Ｐ２３のいずれかに接続する。切替スイッチＳＷ６は、節点Ｐ３１を、節点Ｐ１４と接続されている節点Ｐ３２もしくは節点Ｐ１５と接続されている節点Ｐ３３のいずれかに接続する。切替スイッチＳＷ５については、階調制御信号ＫＣ１によって接続先が切り替えられ、切替スイッチＳＷ６については、階調制御信号ＫＣ２によって接続先が切り替えられる。本実施形態においては、階調制御信号ＫＣ１の論理レベルがハイレベルであれば、切替スイッチＳＷ５によって節点Ｐ２１と節点Ｐ２２とが接続され、階調制御信号ＫＣ１の論理レベルがローレベルであれば、切替スイッチＳＷ５によって節点Ｐ２１と節点Ｐ２３とが接続される。同様に、階調制御信号ＫＣ２の論理レベルがハイレベルであれば、切替スイッチＳＷ６によって節点Ｐ３１と節点Ｐ３２とが接続され、階調制御信号ＫＣ２の論理レベルがローレベルであれば、切替スイッチＳＷ６によって節点Ｐ３１と節点Ｐ３３とが接続される。分圧回路Ｒの一端Ｐ１１には階調基準電圧Ｖγ０が外部から与えられ、分圧回路Ｒの他端Ｐ１６には階調基準電圧Ｖγ３が外部から与えられている。また、節点Ｐ２１には階調基準電圧Ｖγ１が外部から与えられ、節点Ｐ３１には階調基準電圧Ｖγ２が外部から与えられている。なお、本実施形態においては、節点Ｐ１２〜Ｐ１５、Ｐ２１〜Ｐ２３、Ｐ３１〜Ｐ３３と切替スイッチＳＷ５、ＳＷ６と階調制御信号ＫＣ１、ＫＣ２とによって階調基準電圧入力節点切替手段が実現される。
【００４２】
上述のような構成において、切替スイッチＳＷ５については、節点Ｐ２１が節点Ｐ２２もしくは節点Ｐ２３のいずれかに接続されるように、階調制御信号ＫＣ１が与えられる。同様に、切替スイッチＳＷ６についても、節点Ｐ３１が節点Ｐ３２もしくは節点Ｐ３３のいずれかに接続されるように、階調制御信号ＫＣ２が与えられる。
【００４３】
上述したように、階調制御信号ＫＣ１の論理レベルがハイレベルであるときには、節点Ｐ２１は節点Ｐ２２に接続される。これにより、節点Ｐ２１と節点Ｐ１２とが電気的に接続され、節点Ｐ１２に階調基準電圧Ｖγ１が与えられる。その結果、階調電圧Ｖ９の電圧値が、階調基準電圧Ｖγ１の電圧値となる。一方、階調制御信号ＫＣ１の論理レベルがローレベルであるときには、節点Ｐ２１は節点Ｐ２３に接続される。これにより、節点Ｐ２１と節点Ｐ２３とが電気的に接続され、節点Ｐ２３に階調基準電圧Ｖγ１が与えられる。その結果、階調電圧Ｖ１７の電圧値が、階調基準電圧Ｖγ１の電圧値となる。同様にして、階調制御信号ＫＣ２の論理レベルがハイレベルのときには、階調電圧Ｖ４８の電圧値が階調基準電圧Ｖγ２の電圧値となり、階調制御信号ＫＣ２の論理レベルがローレベルのときには、階調電圧Ｖ５６の電圧値が階調基準電圧Ｖγ２の電圧値となる。このようにして、外部から与えられる階調基準電圧の分圧回路Ｒ上における階調基準電圧入力節点が、階調制御信号ＫＣ１、ＫＣ２に応じて異なる節点となる。
【００４４】
階調電圧群Ｖ０〜Ｖ６３の各電圧の電圧値については、上記第１の実施形態と同様、階調制御信号ＫＣ１、ＫＣ２に基づいて決定された節点に与えられる階調基準電圧Ｖγ１、Ｖγ２と、節点Ｐ１に与えられる階調基準電圧Ｖγ０と、節点Ｐ６に与えられる階調基準電圧Ｖγ３とに基づいて決定される。
【００４５】
＜２．５  効果＞
本実施形態によると、外部から入力される階調基準電圧Ｖγ１、Ｖγ２の分圧回路Ｒ上における階調基準電圧入力節点が、階調制御信号ＫＣ１、ＫＣ２に応じて異なる節点とされる。このため、上記第１の実施形態と同様、従来よりも少ない数の階調基準電圧が外部から与えられても、従来と同様に階調電圧群Ｖ０〜Ｖ６３の電圧値の調整を行うことができる。これにより、階調電圧発生回路３５に与える必要のある階調基準電圧の数が削減され、回路規模が小さくなり、表示装置の小型化が実現される。また、階調基準電圧入力節点を決定するための設定用データは不揮発性メモリに格納される。このため、電源が切られても設定用データの内容は保持される。これにより、設定用データは一度だけ設定すれば良い。
【００４６】
＜２．６  変形例＞
次に、上記第２の実施形態の変形例について、図１０を参照しつつ説明する。図１０に示すように、この変形例においては、表示制御回路２００内に階調設定レジスタ２４が設けられている。階調設定レジスタ２４には、外部からレジスタ設定用データ信号Ｒｅｇ３とレジスタ設定用クロック信号Ｒｅｇ４とが与えられる。これらレジスタ設定用データ信号Ｒｅｇ３とレジスタ設定用クロック信号Ｒｅｇ４とによって階調設定レジスタ２４は設定され、その設定に基づいて、階調電圧群Ｖ０〜Ｖ６３の電圧値を調整するための階調制御信号ＫＣ１、ＫＣ２が出力される。このため、階調設定レジスタ２４を設定するという容易な作業で所望の階調電圧群Ｖ０〜Ｖ６３を生成することができる。また、階調設定レジスタ２４に設定された内容が不揮発性メモリ２３に書き込まれる構成にしておくと、階調設定レジスタ２４の設定作業は一度だけ行えば良い。
【００４７】
＜３  その他＞
上記各実施形態においては、ソースドライバ３００に階調電圧発生回路３５を備える構成としているが、本発明はこれに限定されない。階調設定レジスタの設定内容や不揮発性メモリ２３に格納された設定用データに基づいて、階調電圧発生回路３５の外部から入力される階調基準電圧の分圧回路Ｒ上における階調基準電圧入力節点が異なる節点となるのであれば、例えば表示制御回路２００内のタイミングジェネレータ２１に階調電圧発生回路３５を備える構成としても良い。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１の実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。
【図２】上記第１の実施形態におけるソースドライバの構成を示すブロック図である。
【図３】上記第１の実施形態における階調設定レジスタの構成を示すブロック図である。
【図４】上記第１の実施形態における階調電圧発生回路の構成を示す回路図である。
【図５】本発明の第２の実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。
【図６】上記第２の実施形態における表示制御回路の構成を示すブロック図である。
【図７】上記第２の実施形態において、設定用データについて説明するための図である。
【図８】上記第２の実施形態におけるソースドライバの構成を示すブロック図である。
【図９】上記第２の実施形態における階調電圧発生回路の構成を示す回路図である。
【図１０】上記第２の実施形態の変形例における表示制御回路の構成を示すブロック図である。
【図１１】従来例における階調電圧発生回路の構成を示す回路図である。
【図１２】印加電圧−輝度特性を示す特性図である。
【符号の説明】
【００４９】
２０…コントロール回路
２３…不揮発性メモリ
３５…階調電圧発生回路
３６…階調設定レジスタ
２００…表示制御回路
３００…ソースドライバ
４００…ゲートドライバ
５００…表示部
ＫＣ１〜ＫＣ４…階調制御信号
Ｖ０〜Ｖ６３…階調電圧群
Ｖγ０〜Ｖγ８…階調基準電圧
【図１】
2006330286.tif 000003
【図２】
2006330286.tif 000004
【図３】
2006330286.tif 000005
【図４】
2006330286.tif 000006
【図５】
2006330286.tif 000007
【図６】
2006330286.tif 000008
【図７】
2006330286.tif 000009
【図８】
2006330286.tif 000010
【図９】
2006330286.tif 000011
【図１０】
2006330286.tif 000012
【図１１】
2006330286.tif 000013
【図１２】
2006330286.tif 000014