(57)【要約】【課題】半導体基板と絶縁層との界面を含んだ界面近傍での電荷の蓄積や移動が抑制された半導体装置、及びその製造方法を提供する。【解決手段】半導体基板１上に絶縁層３を介して転送電極２ａ〜２ｃが配置された構成を備える半導体装置１０において、半導体基板１における転送電極２ａ〜２ｃの直下の領域と重なる位置に、一導電型の第１の半導体領域４と、一導電型と反対導電型の第２の半導体領域５と、一導電型の第３の半導体領域６とを備えておく。第２の半導体領域５は第１の半導体領域４上に形成する。第３の半導体領域６は、第２の半導体領域５上に、第２の半導体領域５の空乏化時の電位の極大点８の位置が第３の半導体領域６の存在していない場合よりも深くなるように形成する。【選択図】  図２
2006186261.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に絶縁層を介して電極が配置された構成を備える半導体装置であって、
前記半導体基板は、前記電極の直下の前記半導体基板の領域と重なる位置に、一導電型の第１の半導体領域と、一導電型と反対導電型の第２の半導体領域と、一導電型の第３の半導体領域とを備え、
前記第２の半導体領域は、前記第１の半導体領域上に形成され、
前記第３の半導体領域は、前記第２の半導体領域上に、前記第２の半導体領域の空乏化時の電位の極大点の位置が、前記第３の半導体領域の存在していない場合よりも深くなるように形成されていることを特徴とする半導体装置。
【請求項２】
前記第３の半導体領域が、インジウム、ガリウム及びタリウムのうち少なくとも一種が導入されたｐ型領域である請求項１に記載の半導体装置。
【請求項３】
前記第２の半導体領域が、ヒ素が導入されたｎ型領域である請求項１又は２に記載の半導体装置。
【請求項４】
当該半導体装置が電荷転送装置であり、
前記第２の半導体領域が前記電荷転送装置のチャンネル部として機能し、
前記電極が複数個存在し、複数の前記電極は前記電荷転送装置の転送電極として機能している請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
当該半導体装置がＭＯＳトランジスタであり、
前記第２の半導体領域が前記ＭＯＳトランジスタのチャンネル部として機能し、
前記電極が前記ＭＯＳトランジスタのゲート電極として機能し、
前記ＭＯＳトランジスタのソース領域となる半導体領域とドレインとなる半導体領域とが、前記第２の半導領域及び前記第３の半導体領域に隣接する位置に形成されている請求項１〜３のいずれかに記載の半導体装置。
【請求項６】
半導体基板上に絶縁層を介して電極が配置された構成を備える半導体装置の製造方法であって、
（ａ）前記半導体基板上の前記電極の直下の領域と重なる領域に、一導電型の不純物を導入して、第１の半導体領域を形成する工程と、
（ｂ）前記第１の半導体領域上の前記電極の直下の領域と重なる領域に、一導電型と反対導電型の不純物を導入して、第２の半導体領域を形成する工程と、
（ｃ）前記第２の半導体領域上の前記電極の直下の領域と重なる領域に、一導電型の不純物を導入して、第３の半導体領域を形成する工程とを少なくとも有し、
前記（ｃ）の工程における一導電型の不純物の導入は、形成された前記第３の半導体領域によって、前記第２の半導体領域の空乏化時の電位の極大点の位置が前記第３の半導体領域の存在していない場合よりも深くなるように行われていることを特徴とする半導体装置の製造方法。
【請求項７】
前記（ｃ）の工程における一導電型の不純物の導入が、イオン注入によって行われており、前記イオン注入における加速エネルギーが５０Ｋｅｖ〜２００Ｋｅｖ、ドーズ量が５×１０11個／ｃｍ2〜８×１０12個／ｃｍ2に設定されている請求項６に記載の半導体装置の製造方法。
【請求項８】
前記（ｃ）の工程における一導電型の不純物が、インジウム、ガリウム及びタリウムのうちの少なくとも一種である請求項６または７に記載の半導体装置の製造方法。
【請求項９】
前記（ｃ）の工程のイオン注入において、前記不純物が２価のイオンにイオン化される請求項７に記載の半導体装置の製造方法。
【請求項１０】
前記（ｃ）の工程のイオン注入において、前記不純物が１価のイオンにイオン化される請求項７に記載の半導体装置の製造方法。
【請求項１１】
前記（ｂ）の工程における一導電型と反対導電型の不純物がヒ素である請求項６〜１０のいずれかに記載の半導体装置の製造方法。
【請求項１２】
前記（ｃ）の工程のイオン注入の後に、前記半導体基板を加熱する工程を更に有する請求項７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、特には電荷転送装置やＭＯＳトランジスタ、これらの製造方法に関する。
【背景技術】
【０００２】
ＣＣＤ（Charge Coupled Device：電荷結合素子）に代表される電荷転送装置や、埋込めチャンネル型ＭＯＳトランジスタ（ディプレッション型ＭＯＳトランジスタ）は、シリコン基板の表面の拡散層の上に絶縁層を介して電極が配置された構造を備えている（例えば、特許文献１〜特許文献３参照。）。以下、図面を用いて説明する。
【０００３】
図９は、従来の電荷転送装置を示す図であり、図９（ａ）は、従来の電荷転送装置の構造を概略的に示す断面図、図９（ｂ）は、図９（ａ）に示す電荷転送装置の不純物濃度分布を示す図、図９（ｃ）は、図９（ａ）に示す電荷転送装置の電位分布を示す図である。
【０００４】
図９（ｂ）及び（ｃ）それぞれに示す分布図は、図９（ａ）中の線Ｙ−Ｙ´に沿って求められている。図９（ｂ）及び（ｃ）中の点Ａ、点Ｂ、点Ｃは、図９（ａ）中に示された線Ｙ−Ｙ´上の点Ａ、点Ｂ、点Ｃに対応している。図９（ｃ）は、後述の転送電極４２ｂに電圧を印加して、転送電極４２ｂ下の第２の半導体領域４５を空乏化させたときの電位分布を示している。
【０００５】
図９（ａ）に示す電荷転送装置は、埋め込みチャンネルＣＣＤである。図９（ａ）に示すように、電荷転送装置は、半導体基板４１と、転送電極４２ａ〜４２ｃと、絶縁層（シリコン酸化膜等）４３とを備えている。転送電極４２ａ〜４２ｃは、絶縁層４３を介して、半導体基板４１の上に配置されている。
【０００６】
半導体基板４１において、転送電極４２ａ〜４２ｃと半導体基板４１の厚み方向において重なる位置には、ｐ型の第１の半導体領域（ｐ層）４４が形成されている。また、第１の半導体領域４４の上には、ｎ型の第２の半導体領域（ｎ層）４５が形成されている。第２の半導体領域４５は、ＣＣＤのチャンネル部となっている。また、転送電極４２ａ〜４２ｃには、端子４６ａ〜４６ｃを介してパルス電圧が印加され、これにより電荷の移動が行われる。
【０００７】
図１０は、従来の埋込めチャンネル型ＭＯＳトランジスタを示す図であり、図１０（ａ）は従来の埋込めチャンネル型ＭＯＳトランジスタの構造を概略的に示す断面図、図１０（ｂ）は図１０（ａ）に示す埋込めチャンネル型ＭＯＳトランジスタの電位分布を示す図である。
【０００８】
また、図１０（ｂ）に示す電位分布は、図１０（ａ）中の線Ｚ−Ｚ´に沿って求められている。図１０（ｂ）中の点Ａ、点Ｂ、点Ｃは、図１０（ａ）中に示された線Ｚ−Ｚ´上の点Ａ、点Ｂ、点Ｃに対応している。
【０００９】
図１０に示すように、埋め込みチャンネル型ＭＯＳトランジスタは半導体基板５１に形成されている。図１０の例では、半導体基板５１はｐ型であり、半導体基板５１中にはｐ型の半導体領域５４が形成されている。また、半導体基板５１には、ソース又はドレインとなるｎ型の半導体領域５６及び５７が形成されている。また、半導体領域５６と半導体領域５７との間には、ゲート印加電圧が０Ｖの場合もチャンネルが形成されるようにするため、チャンネル部となるｎ型の半導体領域５５が形成されている。チャンネル部となるｎ型の半導体領域５５は、ソース又はドレインとなるｎ型の半導体領域５６及び５７よりも低濃度となっている。また、ｎ型の半導体領域５５の上には、ゲート絶縁膜５３を介してゲート電極５２が設けられている。
【特許文献１】特開２００１−２３０４０３号公報（第２図）
【特許文献２】特開平７−１６１９７８号公報
【特許文献２】特開平７−３２６７３９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、図９に示す従来の電荷転送装置においては、図９（ｂ）に示すように、ｎ型の第２の半導体領域４５における不純物の濃度は、半導体基板４１の基板表面で最も高くなり、半導体基板４１の基板表面から深いところほど低下する。この場合、不純物の濃度が高い箇所（即ち、基板面）における基板面に垂直な方向の電界が高くなるから、図９（ｃ）に示すように、転送電極４２ａ〜４２ｃと第２の半導体領域４５との間（Ａ−Ｂ間）での電位勾配は急になる。
【００１１】
このため、図１０（ｃ）に示すように、基板表面から浅いところ、即ち、絶縁層４３と半導体基板４１との界面（点Ｂ）の近くで第２の半導体領域４５における電位は極大になる。４８は電位の極大点を示している。この結果、この界面の近くに電荷が蓄積され、蓄積された電荷は、この界面の近くを移動することになる。
【００１２】
しかしながら、一般に、このように基板表面から浅いところに極大点４８が存在すると、いわゆるフリンジ電界が弱くなる。よって、図９に示す従来の電荷転送装置においては、転送効率が低下する可能性がある。
【００１３】
一方、基板表面から浅いほど不純物濃度が高いという点を考慮すると、転送効率低下の解決方法としては、ｎ型の第２の半導体領域４５の深さそのものを深くするという方法が考えられる。しかし、第２の半導体領域４５の深さを深くした場合は、第２の半導体領域４５の不純物濃度を低くしないと、極大電位が大きくなって動作上の不都合が生じるという新たな問題が発生する。また、第２の半導体領域４５の不純物濃度を低くした場合は、埋め込みチャンネルＣＣＤの最大転送電荷量が第２の半導体領域４５の濃度で決定されることから、最大転送電荷量を低下させるという新たな問題が発生する。
【００１４】
また、図１０に示す従来の埋め込みチャンネル型ＭＯＳトランジスタにおいても、図１０（ｂ）に示すように、チャンネル部となるｎ型の半導体領域５５における電位は、半導体基板５１とゲート絶縁膜５３との界面（点Ｂ）で極大となる（極大点５８）。このため、ｎ型の半導体領域５５においても、電荷は、半導体基板と絶縁層との界面を含んだ界面近傍に蓄積され、界面近傍を移動する。更に、埋め込みチャンネル型ＭＯＳトランジスタにおいて、半導体基板５１とゲート絶縁膜５３との界面には、通過する電荷を捕獲又は放出する様々の準位が存在している。このため、図１０に示す従来の埋め込みチャンネル型ＭＯＳトランジスタにおいては、界面近傍での電荷の蓄積及び移動を原因とするノイズが発生してしまうという問題がある。
【００１５】
本発明の目的は、上記問題を解消し、半導体基板と絶縁層との界面を含んだ界面近傍での電荷の蓄積や移動が抑制された半導体装置、及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１６】
上記目的を達成するため本発明における半導体装置は、半導体基板上に絶縁層を介して電極が配置された構成を備える半導体装置であって、前記半導体基板は、前記電極の直下の前記半導体基板の領域と重なる位置に、一導電型の第１の半導体領域と、一導電型と反対導電型の第２の半導体領域と、一導電型の第３の半導体領域とを備え、前記第２の半導体領域は、前記第１の半導体領域上に形成され、前記第３の半導体領域は、前記第２の半導体領域上に、前記第２の半導体領域の空乏化時の電位の極大点の位置が、前記第３の半導体領域の存在していない場合よりも深くなるように形成されていることを特徴とする。
【００１７】
また、上記目的を達成するため本発明における半導体装置の製造方法は、半導体基板上に絶縁層を介して電極が配置された構成を備える半導体装置の製造方法であって、（ａ）前記半導体基板上の前記電極の直下の領域と重なる領域に、一導電型の不純物を導入して、第１の半導体領域を形成する工程と、（ｂ）前記第１の半導体領域上の前記電極の直下の領域と重なる領域に、一導電型と反対導電型の不純物を導入して、第２の半導体領域を形成する工程と、（ｃ）前記第２の半導体領域上の前記電極の直下の領域と重なる領域に、一導電型の不純物を導入して、第３の半導体領域を形成する工程とを少なくとも有し、前記（ｃ）の工程における一導電型の不純物の導入は、形成された前記第３の半導体領域によって、前記第２の半導体領域の空乏化時の電位の極大点の位置が前記第３の半導体領域の存在していない場合よりも深くなるように行われていることを特徴とする。
【発明の効果】
【００１８】
以上のように本発明における固体撮像装置及びその製造方法によれば、第２の半導体領域上にそれと反対導電型の第３の半導体領域が形成される。よって、電極に電圧を印加して、電極の直下にある第２の半導体領域を空乏化させたときにおいて、電位の極大点は、第３の半導体領域が存在していない従来例に比べて（図９及び図１０参照）、深いところに位置することとなる。
【００１９】
このため、半導体基板と絶縁層との界面やその近傍で電荷が蓄積されるのを抑制できる。よって、本発明の半導体装置を電荷転送装置に適用した場合は、転送電荷量の低下を回避しつつ、転送効率の低下を抑制できる。また、本発明の半導体装置をＭＯＳトランジスタに適用した場合は、ノイズの発生を抑制できる。
【発明を実施するための最良の形態】
【００２０】
本発明における半導体装置は、半導体基板上に絶縁層を介して電極が配置された構成を備える半導体装置であって、前記半導体基板は、前記電極の直下の前記半導体基板の領域と重なる位置に、一導電型の第１の半導体領域と、一導電型と反対導電型の第２の半導体領域と、一導電型の第３の半導体領域とを備え、前記第２の半導体領域は、前記第１の半導体領域上に形成され、前記第３の半導体領域は、前記第２の半導体領域上に、前記第２の半導体領域の空乏化時の電位の極大点の位置が、前記第３の半導体領域の存在していない場合よりも深くなるように形成されていることを特徴とする。
【００２１】
上記本発明における半導体装置においては、前記第３の半導体領域が、インジウム、ガリウム及びタリウムのうち少なくとも一種が導入されたｐ型領域であるのが好ましい。また、前記第２の半導体領域が、ヒ素が導入されたｎ型領域であるのが更に好ましい。このような態様とした場合は、半導体領域における不純物の熱による拡散を抑制することができる。
【００２２】
また、上記本発明における半導体装置は電荷転送装置であっても良い。この場合、前記第２の半導体領域が前記電荷転送装置のチャンネル部として機能し、前記電極が複数個存在し、複数の前記電極は前記電荷転送装置の転送電極として機能する。
【００２３】
また、上記本発明における半導体装置はＭＯＳトランジスタであっても良い。この場合、前記第２の半導体領域が前記ＭＯＳトランジスタのチャンネル部として機能し、前記電極が前記ＭＯＳトランジスタのゲート電極として機能し、前記ＭＯＳトランジスタのソース領域となる半導体領域とドレインとなる半導体領域とが、前記第２の半導領域及び前記第３の半導体領域に隣接する位置に形成される。
【００２４】
本発明における半導体装置の製造方法は、半導体基板上に絶縁層を介して電極が配置された構成を備える半導体装置の製造方法であって、（ａ）前記半導体基板上の前記電極の直下の領域と重なる領域に、一導電型の不純物を導入して、第１の半導体領域を形成する工程と、（ｂ）前記第１の半導体領域上の前記電極の直下の領域と重なる領域に、一導電型と反対導電型の不純物を導入して、第２の半導体領域を形成する工程と、（ｃ）前記第２の半導体領域上の前記電極の直下の領域と重なる領域に、一導電型の不純物を導入して、第３の半導体領域を形成する工程とを少なくとも有し、前記（ｃ）の工程における一導電型の不純物の導入は、形成された前記第３の半導体領域によって、前記第２の半導体領域の空乏化時の電位の極大点の位置が前記第３の半導体領域の存在していない場合よりも深くなるように行われていることを特徴とする。
【００２５】
また、上記本発明における半導体装置の製造方法においては、前記（ｃ）の工程における一導電型の不純物の導入が、イオン注入によって行われており、前記イオン注入における加速エネルギーが５０Ｋｅｖ〜２００Ｋｅｖ、ドーズ量が５×１０11個／ｃｍ2〜８×１０12個／ｃｍ2、に設定されているが好ましい。このような条件で第３の半導体領域を形成した場合は、確実に、第２の半導体領域の空乏化時の電位の極大点の位置を第３の半導体領域の存在していない場合よりも深くすることができる。
【００２６】
また、上記本発明における半導体装置の製造方法においては、前記（ｃ）の工程における一導電型の不純物が、インジウム、ガリウム及びタリウムのうちの少なくとも一種であるのが好ましい。更に前記（ｂ）の工程における一導電型と反対導電型の不純物がヒ素であるのが好ましい。このような態様とした場合は、半導体領域における不純物の熱による拡散を抑制することができる。
【００２７】
また、前記（ｃ）の工程のイオン注入において、前記不純物は２価のイオンにイオン化しても良いし、１価のイオンにイオン化しても良い。１価のイオンにイオン化した場合は、比較的高い加速エネルギー（Ｋｅｖ）が必要ではあるものの、加速されたイオンを分別することが容易になる。よって、注入時において、注入対象としていない不純物イオンが混入するのを抑制できるので、高い純度のイオン注入を実現することができる。一方、２価のイオンにイオン化した場合は、比較的低い加速エネルギー（Ｋｅｖ）でイオン注入を行うことができる。
【００２８】
また、上記本発明における半導体装置の製造方法においては、前記（ｃ）の工程のイオン注入の後に、前記半導体基板を加熱する工程を更に有する態様とするのが好ましい。この場合、イオン注入によって注入された不純物の拡散の抑制をいっそう図ることができる。
【００２９】
（実施の形態１）
以下、本発明の実施の形態１における半導体装置及び半導体装置の製造方法について、図１〜図６を参照しながら説明する。本実施の形態１における半導体装置は、埋め込みチャンネルＣＣＤと呼ばれる電荷転送装置であり、固体撮像装置の一部を構成している。
【００３０】
図１は、本発明の実施の形態１における半導体装置を示す平面図であり、図１（ａ）は転送電極の図示を省略した図であり、図１（ｂ）は転送電極を図示した図である。図１は当該半導体装置を含む固体撮像装置についても示している。また、図１（ａ）中の半導体領域１５、図１（ｂ）中の転送電極２ａ及び２ｃには、ハッチングが施されている。
【００３１】
図２は、本発明の実施の形態１における半導体装置を示す図であり、図２（ａ）は実施の形態１における半導体装置の構造を拡大して示す断面図、図２（ｂ）は図２（ａ）に示す半導体装置の電位分布を示す図である。図２（ａ）に示す断面は、図１（ａ）及び（ｂ）中の線Ｋ−Ｋ´に沿って切断して得られた断面である。図２（ｂ）に示す電位分布は、図２（ａ）中の線Ｗ−Ｗ´に沿って求められている。また、図２（ｂ）中の点Ａ、点Ｂ、点Ｂ´、点Ｃは、図２（ａ）中に示された線Ｗ−Ｗ´上の点Ａ、点Ｂ、点Ｂ´、点Ｃに対応している。
【００３２】
図３は、本発明の実施の形態１における半導体装置の構造を示す断面図であり、当該半導体装置を含む固体撮像装置についても示している。図３に示す断面は、図１（ａ）及び（ｂ）中の線Ｌ−Ｌ´に沿って切断して得られた断面である。図４は、本発明の実施の形態１における半導体装置を含む固体撮像装置の構成を示す断面図である。図４に示す断面は、図１（ａ）及び（ｂ）中の線Ｍ−Ｍ´に沿って切断して得られた断面である。
【００３３】
先ず、本実施の形態１における半導体装置を備えた固体撮像装置の構成について説明する。図１（ａ）、図１（ｂ）及び図３に示すように、本実施の形態１における半導体装置（電荷転送装置）１０は、固体撮像装置の一部を構成する垂直ＣＣＤである。固体撮像装置は、フォトダイオード２０と半導体装置１０とが形成された半導体基板１を備えている。本実施の形態１において、半導体基板１はｎ型シリコン基板である。半導体基板１にはｐウェル８が形成されている。
【００３４】
図３に示すように、フォトダイオード２０は、ｐウェル８の上に形成された光電変換領域１４と、光電変換領域１４の上に形成されたｐ型の半導体領域（ｐ層）１５とを備えている。光電変換領域１４はｎ型の半導体領域（ｎ層）である。また、フォトダイオード２０は、半導体基板１上に複数個形成されている。複数のフォトダイオード２０はマトリックス状に配列されており、各フォトダイオード２０は単位画素となっている。
【００３５】
また、図１（ａ）及び図４に示すように、垂直方向（図１中の上下方向）において互いに隣り合うフォトダイオード２０間には、素子分離領域１３が形成されている。本実施の形態１において素子分離領域１３はｐ型の半導体領域である。
【００３６】
更に、図１（ａ）、図１（ｂ）及び図３に示すように、半導体装置１０は、上述したように垂直ＣＣＤであるため、垂直方向に並ぶ複数のフォトダイオード２０の列毎に、当該列に沿って配置されている。また、半導体装置１０とフォトダイオード２０の垂直方向の列との間にも素子分離領域１１及び１２が形成されている。なお、本実施の形態１においては、フォトダイオード２０に蓄積された電荷は、素子分離領域１１を介して、半導体装置１０に転送される。
【００３７】
次に、本実施の形態１における半導体装置の構成について説明する。図１（ｂ）、図２（ａ）及び図３に示すように、本実施の形態１における半導体装置（電荷転送装置）１０は、半導体基板１上に絶縁層３を介して転送電極２ａ〜２ｃが配置された構成を備えている。図１（ｂ）及び図２（ａ）においては一部の転送電極しか示されていないが、実際には画素数に応じた多数の転送電極が、転送方向にそって配列されている（図１参照）。７ａ〜７ｃは、各転送電極２ａ〜２ｃにパルス電圧を印加するための端子である（図２（ａ）参照）。
【００３８】
また、図２（ａ）及び図３に示すように、半導体基板１は、転送電極２ａ〜２ｃの直下の半導体基板１の領域と重なる位置に、ｐ型の第１の半導体領域（ｐ層）４と、ｎ型の第２の半導体領域（ｎ層）５と、ｐ型の第３の半導体領域（ｐ層）６とを備えている。第２の半導体領域５は、第１の半導体領域４の上に形成されており、ＣＣＤのチャンネル部として機能している。また、第３の半導体領域６は、第２の半導体領域５の上に形成されている。
【００３９】
ここで、背景技術において図９に示した従来例と本実施の形態１における半導体装置とを比較する。図２及び図９から分かるように、本実施の形態１においては、従来例において存在していない第３の半導体領域６が半導体基板１の表層に形成されている。また、第３の半導体領域６の導電型は、第２の半導体領域５の導電型の反対導電型である。
【００４０】
このため、転送電極２ｂに電圧を印加して、第２の半導体領域５及び第３の半導体領域６を空乏化させたとき、第３の半導体領域６の存在により、半導体基板１の基板面における基板面に垂直な方向の電界は、従来例に比べて弱くなる。従って、図２（ｂ）に示すように、転送電極２ａ〜２ｃと第２の半導体領域５との間（Ａ−Ｂ´間）での電位勾配は、従来例に比べて（図９（ｃ）参照）緩やかになる。また、半導体基板１の基板面と絶縁層３との界面の電位も、従来例より小さくなる。
【００４１】
このような結果、第２の半導体領域５の空乏化時の電位の極大点８の位置は、第３の半導体領域６の存在しない従来例（図９（ｂ）参照）よりも深くなる。よって、フリンジ電界が強くなり、また転送電荷も従来例に比べて深い位置に蓄積されるので、本実施の形態１によれば、従来例に比べて、電荷転送装置における転送効率の向上を図ることができる。
【００４２】
また、この結果、転送効率の向上のために、ＣＣＤのチャンネル部となる第２の半導体領域５の深さを深くする必要がないため（背景技術参照）、動作上の不都合が生じるのを抑制できる。更に、第２の半導体領域５の不純物濃度を低くする必要もないため（背景技術参照）、転送電荷量の低下も抑制できる。
【００４３】
また、第２の半導体領域５における電位の極大点８（図２（ｂ）参照）の位置を従来例よりも深くするため、第３の半導体領域６においては、一定の不純物濃度を確保する必要がある。このため、第３の半導体領域６の形成においては、不純物はイオン注入によって導入するのが好ましい。また、イオン注入は、例えば、加速エネルギーを５０Ｋｅｖ〜２００Ｋｅｖ、ドーズ量を５×１０11個／ｃｍ2〜８×１０12個／ｃｍ2に設定して行うのが好ましい。また、本実施の形態１における半導体装置が電荷転送装置であることから、特には加速エネルギーを６０Ｋｅｖ〜１５０Ｋｅｖ、ドーズ量を１×１０12個／ｃｍ2〜８×１０12個／ｃｍ2に設定して行うのが好ましい。
【００４４】
更に、第３の半導体領域６は、転送電荷量の低下を抑制する点からは、半導体基板１と絶縁層３との界面近傍に、可能な限り浅く（空間的に薄く）形成するのが好ましい。但し、第３の半導体領域６を浅く形成した場合は、半導体装置１０の製造工程で発生した熱によって、第３の半導体領域６の不純物は第２の半導体領域５へと拡散し易くなってしまう。このため、第３の半導体領域６は、原子半径が比較的大きく、熱による拡散の進行が遅い物質を不純物として用いて形成するのが好ましい。このような不純物としては、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、タリウム（Ｔｌ）等が挙げられる。
【００４５】
また、第３の半導体領域６の形成時におけるインジウム（Ｉｎ）、ガリウム（Ｇａ）、タリウム（Ｔｌ）等といった不純物のイオン注入は、このような不純物を１価のイオンにイオン化して行っても良いし、２価のイオンにイオン化して行っても良い。
【００４６】
例えば、１価のイオンにイオン化した場合は、比較的高い加速エネルギー（Ｋｅｖ）が必要ではあるものの、加速されたイオンを分別することが容易になる。よって、注入時において、注入対象としていない不純物イオンが混入するのを抑制できるので、高い純度のイオン注入を実現することができる。一方、２価のイオンにイオン化した場合は、比較的低い加速エネルギー（Ｋｅｖ）でイオン注入を行うことができる。
【００４７】
また、インジウム（Ｉｎ）、ガリウム（Ｇａ）、タリウム（Ｔｌ）等といった、原子半径が比較的大きく、熱による拡散の進行が遅い物質は、第３の半導体領域６以外のｐ型の半導体領域を形成するための不純物としても有効である。
【００４８】
例えば、図１（ａ）及び図３に示したように、固体撮像装置のフォトダイオード２０において、光電変換領域１４の上層には、ｐ型の半導体領域１５が形成されている。ｐ型の半導体領域１５は、高濃度不純物層であり、界面に発生する暗電流を抑制するために形成されている。また、半導体領域１５は浅く形成されているのが好ましい。これは、半導体領域１５のｐ型不純物が分布する領域と光電変換領域１４のｎ型不純物が分布する領域との重なりが少ないほど、飽和特性の向上、即ち、光電変換領域１４に蓄積される電荷量の増大化を図ることができ、又いわゆる白キズの発生を抑制できるからである（特開平４−２１８９６６号公報参照）。
【００４９】
しかしながら、半導体領域１５に存在する不純物も、第３の半導体領域６の不純物と同様に、製造工程で発生した熱によって光電変換領域１４へと拡散する可能性があり、この場合、上記の重なりは拡大してしまう。このため、半導体領域１５の形成においても、インジウム（Ｉｎ）、ガリウム（Ｇａ）、タリウム（Ｔｌ）等といった、原子半径が比較的大きく、熱による拡散の進行が遅い物質を不純物として用いるのが好ましい。
【００５０】
また、上述したように、図１（ａ）及び図３に示した素子分離領域１１及び１２、図１及び図４に示した素子分離領域１３は、ｐ型不純物を導入して形成した半導体領域である。よって、素子分離領域１１〜１３中の不純物も、第３の半導体領域６の不純物と同様に、製造工程で発生した熱によって拡散する可能性がある。
【００５１】
更に、素子分離領域１１〜１３中の不純物が拡散すると、拡散した不純物によって、素子分離領域１１〜１３の周囲にある、垂直ＣＣＤのチャンネル部となる第２の半導体領域５や、光電変換領域１４が狭められてしまう。また、この場合、これらの領域の飽和特性の低下、即ち、これらの領域で扱える最大電荷量の低下が生じてしまう。
【００５２】
このため、素子分離領域１１〜１３の形成においても、インジウム（Ｉｎ）、ガリウム（Ｇａ）、タリウム（Ｔｌ）等といった、原子半径が比較的大きく、熱による拡散の進行が遅い物質を不純物として用いるのが好ましい。
【００５３】
また、本実施の形態１では、ｎ型の第２の半導体領域５や光電変換領域１４においても、ｎ型不純物の熱による拡散を抑制するのが好ましい。これは、ｐ型不純物の熱による拡散が抑制されても、ｎ型不純物が熱によって大きく拡散してしまうと、拡散深さ（いわゆるｘｊ）が深くなり、チャンネル電位が高くなって正常に動作しなくなるという問題が生じ、その結果、電荷転送装置としての機能が損なわれるからである。なお、ｎ型不純物の熱による拡散を抑制する代わりに、熱を受けた後にチャンネル電位が適正となるように、予め不純物濃度を低くしておく措置も考えられる。しかし、この場合は転送できる電荷量が減少するという新たな問題が生じてしまう。よって、ｎ型不純物としても、原子半径が比較的大きく、熱による拡散の進行が遅い物質を用いるのが好ましい。例えば、ヒ素（Ａｓ）が挙げられる。
【００５４】
次に、本発明の実施の形態１における半導体装置（電荷転送装置）の製造方法について図５及び図６を用いて説明する。図５及び図６は、本発明の実施の形態１における半導体装置の製造方法を示す断面図である。図５（ａ）〜（ｃ）は一連の主な製造工程を示し、図６（ｄ）〜（ｆ）は、図５（ｃ）に示す工程の後に実施される一連の主な製造工程を示している。
【００５５】
なお、以下の説明においては、本実施の形態１における半導体装置１０の製造方法と共に、半導体装置１０を備えた固体撮像装置の製造方法についても説明する。また、図５及び図６に示す断面は、図３に示す断面と同様に、図１中の線Ｌ−Ｌ´に沿って切断して得られた断面である
最初に、図５（ａ）に示すように、半導体基板１上に、ｐウェル８の形成領域を露出させたマスク（図示せず）を設けた後、ｐ型不純物をイオン注入して、ｐウェル８を形成する。更に、ｐウェル８形成用のマスクを除去し、半導体基板１上に、第１の半導体領域４の形成領域を露出させたマスク（図示せず）を設けた後、ｐ型不純物をイオン注入して、ｐ型の第１の半導体領域４を形成する。この後、第１の半導体領域４形成用のマスクを除去する。
【００５６】
図５（ａ）の例では、ｐウェル８及び第１の半導体領域４は、ボロン（Ｂ）をイオン注入して形成されている。また、ｐウェル８の形成時のイオン注入は、加速エネルギーを１０００Ｋｅｖ〜３０００Ｋｅｖ、ドーズ量を２×１０11個／ｃｍ2〜５×１０11個／ｃｍ2に設定して行うのが好ましい。更に、第１の半導体領域４の形成時のイオン注入は、加速エネルギーを２００Ｋｅｖ〜５００Ｋｅｖ、ドーズ量を２×１０11個／ｃｍ2〜１０×１０11個／ｃｍ2に設定して行うのが好ましい。
【００５７】
次に、図５（ｂ）に示すように、半導体基板１上に、素子分離領域１１の形成領域を露出させたマスク（図示せず）を設けた後、ｐ型不純物をイオン注入して、素子分離領域１１を形成する。更に、素子分離領域１１形成用のマスクを除去し、半導体基板１上に、素子分離領域１２の形成領域を露出させたマスク（図示せず）を設けた後、ｐ型不純物をイオン注入して、素子分離領域１２を形成する。この後、素子分離領域１２形成用のマスクを除去する。
【００５８】
図５（ｂ）の例では、素子分離領域１１及び１２は、ボロン（Ｂ）に比べて熱による拡散の進行が遅いインジウム（Ｉｎ）をイオン注入して形成されている。また、素子分離領域１１は読み出し側となるため、その形成時のイオン注入は、加速エネルギーを１０００Ｋｅｖ〜３０００Ｋｅｖ、ドーズ量を１．５×１０12個／ｃｍ2〜５×１０12個／ｃｍ2に設定して行うのが好ましい。素子分離領域１２は非読み出し側となるため、その形成時のイオン注入は、加速エネルギーを３００Ｋｅｖ〜１０００Ｋｅｖ、ドーズ量を３×１０12個／ｃｍ2〜１０×１０12個／ｃｍ2に設定して行うのが好ましい。
【００５９】
次に、図５（ｃ）に示すように、半導体基板１上に、複数の光電変換領域１４の形成領域を露出させたマスク（図示せず）を設けた後、ｎ型不純物をイオン注入して、複数の光電変換領域１４を形成する。更に、光電変換領域１４形成用のマスクを除去し、半導体基板１上に、第２の半導体領域５の形成領域を露出させたマスク（図示せず）を設けた後、ｎ型不純物をイオン注入して、ＣＣＤのチャンネル部となる第２の半導体領域５を形成する。なお、第２の半導体領域５形成用のマスクは、次の図６（ｄ）に示す工程においても使用される。
【００６０】
図５（ｃ）の例では、光電変換領域１４及び第２の半導体領域５は、ヒ素（Ａｓ）をイオン注入して形成されている。また、光電変換領域１４の形成時のイオン注入は、加速エネルギーを４００ＫｅＶ〜１０００ＫｅＶ、ドーズ量を３×１０12個／ｃｍ2〜８×１０12個／ｃｍ2に設定して行うのが好ましい。更に、第２の半導体領域５の形成時のイオン注入は、加速エネルギーを８０ＫｅＶ〜２００ＫｅＶ、ドーズ量を３×１０12個／ｃｍ2〜８×１０12個／ｃｍ2に設定して行うのが好ましい。
【００６１】
次に、図６（ｄ）に示すように、図５（ｃ）の工程で使用したマスクを残した状態で、半導体基板１にｐ型不純物をイオン注入して、第２の半導体領域５の上にｐ型の第３の半導体領域６を形成する。この後、マスクを除去する。
【００６２】
図６（ｄ）の例では、第３の半導体領域６は、ボロン（Ｂ）に比べて熱による拡散の進行が遅いインジウム（Ｉｎ）をイオン注入して形成されている。また、第３の半導体領域６の形成時のイオン注入は、上述したように、加速エネルギーを６０Ｋｅｖ〜１５０Ｋｅｖ、ドーズ量を１×１０12個／ｃｍ2〜８×１０12個／ｃｍ2に設定して行うのが好ましい。
【００６３】
次に、図６（ｅ）に示すように、第３の半導体領域６が形成された領域上に、シリコン酸化膜（ＳｉＯ2）等によって絶縁層３を形成し、その上に転送電極２ｂを形成する。図６（ｅ）の例では、絶縁層３は、半導体基板１の基板面への絶縁膜の成膜、絶縁膜上へのリソグラフィ法による絶縁層３の形状に適合したレジストパターンの形成、及びエッチングによって形成されている。また、転送電極２ｂは、絶縁層３の上でのポリシリコン膜の成長、リソグラフィ法による転送電極２ｂの形状に適合したレジストパターンの形成、及びエッチングによって形成されている。
【００６４】
図６（ｅ）には示されていないが、転送電極２ａ及び２ｃも、転送電極２ｂと同じくポリシリコン電極である。転送電極２ａ及び２ｃは、ポリシリコンによる転送電極２ｂの形成後、転送電極２ｂの酸化又はデポジションによる絶縁層３の形成を行い、更に、絶縁層３の上へのポリシリコン膜の成膜、ポリシリコン膜のエッチングを行うことで形成される。このような電極構造は、いわゆる「ポリシリコン重ね合わせ電極構造」と呼ばれる。なお、転送電極２ａ〜２ｃは、本実施の形態１に示した例に限定されるものではない。
【００６５】
次に、図６（ｆ）に示すように、転送電極２ａ〜２ｃ及び絶縁層３をマスクとして、ｐ型不純物をイオン注入して、半導体領域１５を形成する。図６（ｆ）の例では、半導体領域１５も、ボロン（Ｂ）に比べて熱による拡散の進行が遅いインジウム（Ｉｎ）をイオン注入して形成されている。また、半導体領域１５の形成時のイオン注入は、加速エネルギーを６０Ｋｅｖ〜２００Ｋｅｖ、ドーズ量を５×１０12個／ｃｍ2〜８×１０12個／ｃｍ2に設定して行うのが好ましい。
【００６６】
その後、図示していない絶縁層や金属配線が形成されて、固体撮像装置が完成する。また、図示していないが、上述した各工程でのイオン注入の実施後は、アニールを実施するのが好ましい。これは、アニールを実施した場合は、注入された不純物の拡散をさらに抑制できるからである。また、アニールの具体的な方法としては、熱線やレーザービームなどの電磁波を半導体基板に短時間照射して加熱するＲＴＡ（Rapid Thermal Aneal）等が挙げられる。
【００６７】
なお、本実施の形態１においては、半導体基板１がｎ型シリコン基板である例について説明しているが、本発明はこれに限定されず、半導体基板がｐ型シリコン基板である場合にも適用できる。また、この場合においても、本実施の形態１の例と同様に、本発明の効果を得ることができる。更に、この場合は、第１の半導体領域４及び第３の半導体領域６の導電型はｎ型となり、第２の半導体領域５の導電型はｐ型となる。
【００６８】
（実施の形態２）
次に、本発明の実施の形態２における半導体装置及び半導体装置の製造方法について、図７及び図８を参照しながら説明する。本実施の形態２における半導体装置は、埋め込みチャンネル型ＭＯＳトランジスタである。
【００６９】
最初に、図７を用いて本実施の形態２における半導体装置の構成について説明する。図７は、本発明の実施の形態２における半導体装置を示す図であり、図７（ａ）は本発明の実施の形態２における半導体装置の構造を概略的に示す断面図、図７（ｂ）は図７（ａ）に示す半導体装置の電位分布を示す図である。
【００７０】
また、図７（ｂ）に示す電位分布は、図７（ａ）中の線Ｘ−Ｘ´に沿って求められている。図７（ｂ）中の点Ａ、点Ｂ、点Ｂ´、点Ｃは、図７（ａ）中に示された線Ｘ−Ｘ´上の点Ａ、点Ｂ、点Ｂ´、点Ｃに対応している。
【００７１】
図７（ａ）に示すように、本実施の形態２における半導体装置（埋め込みチャンネル型ＭＯＳトランジスタ）は、半導体基板３１上にゲート絶縁膜３３を介してゲート電極３２が配置された構成を備えている。本実施の形態２においては、半導体基板３１はｐ型のシリコン基板であり、半導体基板３１中にはｐ型の第１の半導体領域３４が形成されている。
【００７２】
また、半導体基板３１は、ゲート電極３２の直下の半導体基板３１の領域と重なる位置に、ｎ型の第２の半導体領域３５と、ｐ型の第３の半導体領域３６とを備えている。第１の半導体領域３４も、ゲート電極３２の直下の半導体基板３１の領域と重なる位置にある。
【００７３】
第２の半導体領域３５は、第１の半導体領域３４の上に形成されており、埋め込みチャンネル型ＭＯＳトランジスタのチャンネル部として機能している。このため、図７（ａ）に示す半導体装置においては、ゲート印加電圧が０Ｖの場合でもチャンネルが形成される。また、第３の半導体領域３６は、第２の半導体領域３５の上に形成されている。また、半導体基板３１には、第２の半導体領域３５及び第３の半導体領域３６を挟むように、ソースとなる半導体領域３７と、ドレインとなる半導体領域３８とが形成されている。
【００７４】
ここで、背景技術において図１０に示した従来例と本実施の形態２における半導体装置とを比較する。図７及び図１０から分かるように、本実施の形態２においても、実施の形態１と同様に、従来例において存在していない第３の半導体領域３６が半導体基板１の表層に形成されている。また、第３の半導体領域３６の導電型は、第２の半導体領域３５の導電型の反対導電型である。
【００７５】
このため、本実施の形態２においても、ゲート電極３２に電圧を印加して第２の半導体領域３５及び第３の半導体領域３６を空乏化させたとき、第２の半導体領域３５における電位の極大点３９の位置は、第３の半導体領域３６の存在しない従来例（図１０（ｂ）参照）よりも深くなる。
【００７６】
よって、電荷は、従来例と異なり、半導体基板３１とゲート絶縁膜３３との界面（点Ｂ）から離れた位置に蓄積され、界面と接することなく移動する。従って、本実施の形態２によれば、従来例に比べて、埋め込みチャンネル型ＭＯＳトランジスタの駆動時におけるノイズの発生を抑制できる。
【００７７】
また、本実施の形態２においても、実施の形態１と同様に、第２の半導体領域３５における電位の極大点３９（図７（ｂ）参照）の位置を従来例よりも深くするため、第３の半導体領域３６においては、一定の不純物濃度を確保する必要がある。このため、第３の半導体領域６の形成においては、不純物はイオン注入によって導入するのが好ましい。イオン注入は、例えば、加速エネルギーを５０Ｋｅｖ〜２００Ｋｅｖ、ドーズ量を５×１０11個／ｃｍ2〜８×１０12個／ｃｍ2に設定して行うのが好ましい。また、本実施の形態２における半導体装置が埋め込みチャンネル型ＭＯＳトランジスタであることから、特には６０Ｋｅｖ〜１５０Ｋｅｖ、１×１０12個／ｃｍ2〜８×１０12個／ｃｍ2に設定して行うのが好ましい。
【００７８】
更に、本実施の形態２において、半導体装置は埋め込みチャンネル型ＭＯＳトランジスタであるため、第２の半導体領域３５は、実施の形態１において図２に示した第２の半導体領域５よりも低濃度で形成されている。このため、本実施の形態２においては、第３の半導体領域３６の不純物は、実施の形態１の場合よりも、半導体装置１０の製造工程で発生した熱によって第２の半導体領域５へと拡散し易い状態にある。
【００７９】
従って、本実施の形態２においても、第３の半導体領域３６は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、タリウム（Ｔｌ）等といった、原子半径が比較的大きく、熱による拡散の進行が遅い物質を不純物として用いて形成するのが好ましい。また、本実施の形態２においても、第３の半導体領域３６の形成時におけるインジウム（Ｉｎ）、ガリウム（Ｇａ）、タリウム（Ｔｌ）等といった不純物のイオン注入は、このような不純物を１価のイオンにイオン化して行っても良いし、２価のイオンにイオン化して行っても良い。
【００８０】
また、本実施の形態２においても、ｎ型の第２の半導体領域３５におけるｎ型不純物の熱による拡散を抑制するのが好ましい。これは、実施の形態１の場合と同様に、ｐ型不純物の熱による拡散が抑制されても、ｎ型不純物が熱によって大きく拡散してしまうと、拡散深さ（いわゆるｘｊ）が深くなり、チャンネル電位が高くなって正常に動作しなくなるという問題が生じ、その結果、埋め込みチャンネル型ＭＯＳトランジスタとしての機能が損なわれるからである。よって、ｎ型不純物としても、原子半径が比較的大きく、熱による拡散の進行が遅い物質を用いるのが好ましい。例えば、ヒ素（Ａｓ）が挙げられる。
【００８１】
次に、本発明の実施の形態２における半導体装置（埋め込みチャンネル型ＭＯＳトランジスタ）の製造方法について図８を用いて説明する。図８は、本発明の実施の形態２における半導体装置の製造方法を示す断面図であり、図８（ａ）〜（ｄ）は一連の主な製造工程を示している。
【００８２】
最初に、図８（ａ）に示すように、ｐ型領域３４が形成された半導体基板（ｐ型シリコン基板）３１上に、第２の半導体領域３５の形成領域を露出させたマスク３０を設けた後、ｎ型不純物をイオン注入して、ｎ型の第２の半導体領域３５を形成する。
【００８３】
図８（ａ）の例では、第２の半導体領域３５は、ヒ素（Ａｓ）をイオン注入して形成されている。また、第２の半導体領域３５の形成時のイオン注入は、加速エネルギーを３０ＫｅＶ〜２００ＫｅＶ、ドーズ量を５×１０11個／ｃｍ2〜１５×１０11個／ｃｍ2に設定して行うのが好ましい。
【００８４】
次に、図８（ｂ）に示すように、マスク３０を残した状態で、半導体基板３１にｐ型不純物をイオン注入して、第２の半導体領域３５の上にｐ型の第３の半導体領域３６を形成する。この後、マスク３０を除去する。
【００８５】
図８（ｂ）の例では、第３の半導体領域３６は、ボロン（Ｂ）に比べて熱による拡散の進行が遅いインジウム（Ｉｎ）をイオン注入して形成されている。また、第３の半導体領域３６の形成時のイオン注入は、上述したように、加速エネルギーを６０Ｋｅｖ〜１５０Ｋｅｖ、ドーズ量を１×１０12個／ｃｍ2個／ｃｍ2〜８×１０12個／ｃｍ2に設定して行うのが好ましい。
【００８６】
次に、図８（ｃ）に示すように、半導体基板３１の第３の半導体領域３６が形成された領域上に、ゲート絶縁膜３３とゲート電極３２とを形成する。具体的には、半導体基板１の基板面に絶縁膜を成膜し、絶縁膜の上にポリシリコン膜を成膜し、その後、リソグラフィ法によってレジストパターンを形成してエッチングが行われる。
【００８７】
次に、図８（ｄ）に示すように、ゲート絶縁膜３３とゲート電極３２とをマスクとして、ｎ型不純物をイオン注入して、ソースとなる半導体領域３７と、ドレインとなる半導体領域３８とを形成する。図８（ｄ）の例では、半導体領域３７及び３８は、ヒ素（Ａｓ）をイオン注入して形成されている。また、半導体領域３７及び３８の形成時のイオン注入は、加速エネルギーを１０ＫｅＶ〜５０ＫｅＶ、ドーズ量を１×１０15個／ｃｍ2〜５×１０15個／ｃｍ2に設定して行うのが好ましい。
【００８８】
その後、図示していない絶縁層や金属配線が形成されて、埋め込みチャンネル型ＭＯＳトランジスタが完成する。また、本実施の形態２においても、実施の形態１と同様に、上述した各工程でのイオン注入の実施後は、アニールを実施するのが好ましい。
【００８９】
なお、本実施の形態２においては、半導体基板３１がｐ型シリコン基板である例について説明しているが、本発明はこれに限定されず、半導体基板がｎ型シリコン基板である場合にも適用できる。また、この場合においても、本実施の形態２の例と同様に、本発明の効果を得ることができる。
【産業上の利用可能性】
【００９０】
本発明は、ＣＣＤに代表される電荷転送装置やＭＯＳトランジスタといった半導体装置に適用でき、又このような半導体装置の製造方法にも適用できる。
【図面の簡単な説明】
【００９１】
【図１】本発明の実施の形態１における半導体装置を示す平面図であり、図１（ａ）は転送電極の図示を省略した図であり、図１（ｂ）は転送電極を図示した図である。
【図２】本発明の実施の形態１における半導体装置を示す図であり、図２（ａ）は実施の形態１における半導体装置の構造を拡大して示す断面図、図２（ｂ）は図２（ａ）に示す半導体装置の電位分布を示す図である。
【図３】本発明の実施の形態１における半導体装置（電荷転送装置）の構造を示す断面図であり、当該半導体装置を含む固体撮像装置についても示している。
【図４】本発明の実施の形態１における半導体装置を含む固体撮像装置の構成を示す断面図である。
【図５】本発明の実施の形態１における半導体装置の製造方法を示す断面図であり、図５（ａ）〜（ｃ）は一連の主な製造工程を示している。
【図６】本発明の実施の形態１における半導体装置の製造方法を示す断面図であり、図６（ｄ）〜（ｆ）は、図５（ｃ）に示す工程の後に実施される一連の主な製造工程を示している。
【図７】本発明の実施の形態２における半導体装置を示す図であり、図７（ａ）は本発明の実施の形態２における半導体装置の構造を概略的に示す断面図、図７（ｂ）は図７（ａ）に示す半導体装置の電位分布を示す図である。
【図８】本発明の実施の形態２における半導体装置の製造方法を示す断面図であり、図８（ａ）〜（ｄ）は一連の主な製造工程を示している。
【図９】従来の電荷転送装置を示す図であり、図９（ａ）は、従来の電荷転送装置の構造を概略的に示す断面図、図９（ｂ）は、図９（ａ）に示す電荷転送装置の不純物濃度分布を示す図、図９（ｃ）は、図９（ａ）に示す電荷転送装置の電位分布を示す図である。
【図１０】従来の埋込めチャンネル型ＭＯＳトランジスタを示す図であり、図１０（ａ）は従来の埋込めチャンネル型ＭＯＳトランジスタの構造を概略的に示す断面図、図１０（ｂ）は図１０（ａ）に示す埋込めチャンネル型ＭＯＳトランジスタの電位分布を示す図である。
【符号の説明】
【００９２】
１、３１  半導体基板
２ａ、２ｂ、２ｃ  転送電極
３  絶縁層
４  第１の半導体領域
５、３５  第２の半導体領域
６、３６  第３の半導体領域
７ａ、７ｂ、７ｃ  端子
８、３９  電位の極大点
１０  半導体装置（電荷転送装置）
１１、１２、１３  素子分離領域
１４  光電変換領域
１５  半導体領域
２０  フォトダイオード
３０  マスク
３２  ゲート電極
３３  ゲート絶縁膜
３４  ｐ型領域
３７  半導体領域（ソース）
３８  半導体領域（ドレイン）
【図１】
2006186261.tif 000003
【図２】
2006186261.tif 000004
【図３】
2006186261.tif 000005
【図４】
2006186261.tif 000006
【図５】
2006186261.tif 000007
【図６】
2006186261.tif 000008
【図７】
2006186261.tif 000009
【図８】
2006186261.tif 000010
【図９】
2006186261.tif 000011
【図１０】
2006186261.tif 000012