(57)【要約】【課題】わずかなレベルのジッタは許容可能であるが、長い期間にわたる正確な周波数を必要としているアプリケーション用に、非常に正確な可変クロック周波数を生成する可変周波数生成器を提供する。【解決手段】本発明で提供する可変周波数生成器は、予測器と、予測器の出力を受信する補正器と、補正器の出力を受信する累算器と、累算器の出力を受信し、可変周波数出力を生成する出力生成器と、を有する。予測器、補正器、累算器、及び出力生成器は、構成レジスタとの間で前記データ制御信号をやり取りし、基準信号と前記ディザリングされた信号を受信する。【選択図】図３
2006044266.tif 000002
【特許請求の範囲】
【請求項１】
基準信号、ディザリングされた信号、及びビーム検出信号を受信する周波数要求生成器と、
前記周波数要求生成器に双方向で接続されたｄｅｌｔａＦテーブルと、
前記周波数要求生成器に接続され、可変周波数出力を生成する可変周波数生成器と、
前記周波数要求生成器、前記可変周波数生成器、及び前記ｄｅｌｔａＦテーブルとの間でデータ及び制御信号をやり取りする構成レジスタと、
を有する回路。
【請求項２】
前記基準信号を受信し、前記ディザリングされた信号を生成する変調アナログフェイズロックループを更に有する、請求項１記載の回路。
【請求項３】
前記可変周波数生成器が、
予測器と、
予測器の出力を受信する補正器と、
前記補正器の出力を受信する累算器と、
前記累算器の出力を受信し、前記可変周波数出力を生成する出力生成器と、
を有し、
前記予測器、補正器、累算器、及び出力生成器は、前記構成レジスタとの間で前記データ制御信号をやり取りし、前記基準信号と前記ディザリングされた信号を受信する、請求項２記載の回路。
【請求項４】
前記可変周波数生成器が、
１基準周期当たりに除去するべきディザリングされた周期の平均数を表す第１出力信号を生成する予測手段と、
それぞれの基準周期ごとに除去するべきディザリングされた周期の端数を表す第２出力信号を生成する補正手段と、
前記第１及び第２出力を受信し、１基準周期当たりに除去するべきクロックの数を表す第３出力信号を生成する加算器と、
スケールファクタと、
前記スケールファクタ及び前記第３出力信号を受信し、それぞれのディザリングされたクロック周期ごとに除去するべきクロックの端数を表す第４出力信号を生成する乗算器と、
前記第４出力信号を受信し、前記ディザリングされた周期の端数をカウントするべく機能し、整数に到達した場合に、ディザリングされた１つの周期を除去する累算器と、
を有する請求項２記載の回路。
【請求項５】
前記予測手段が、
前記基準信号のサンプルについて、ディザリングされた周期の平均数をカウントするカウンタと、
前記周波数要求生成器及び前記計測手段に接続され、前記第１出力信号を生成する減算器と、
を有する請求項４記載の回路。
【請求項６】
前記補正手段が、
最後のサンプルから誤差を計測し、前記周波数要求生成器に接続され、誤差信号を備える誤差手段と、
スケールファクタレジスタ値と、
前記誤差信号及び前記スケールファクタを受信し、前記第２出力信号を生成する乗算器と、
を有する請求項４記載の回路。
【請求項７】
前記可変周波数生成器が、
予測器と、
予測器の出力を受信する補正器と、
前記補正器の出力を受信する累算器と、
前記累算器の出力を受信し、前記可変周波数出力を生成する出力生成器と、
を有し、
前記予測器、補正器、累算器、及び出力生成器は、前記構成レジスタとの間でデータ制御信号をやり取りし、前記基準信号及び前記ディザリングされた信号を受信する、請求項１記載の回路。
【請求項８】
前記可変周波数生成器が、
１基準周期当たりに除去するべきディザリングされた周期の平均数を表す第１出力信号を生成する予測手段と、
それぞれの基準周期ごとに除去するべきディザリングされた周期の端数を表す第２出力信号を生成する補正手段と、
前記第１及び第２出力を受信し、１基準周期当たりに除去するべきクロックの数を表す第３出力信号を生成する加算器と、
スケールファクタと、
前記スケールファクタ及び前記第３出力信号を受信し、それぞれのクロック周波数ごとに除去するべきクロックの端数を表す第４出力信号を生成する乗算器と、
前記第４出力信号を受信し、前記ディザリングされた周期の端数をカウントするべく機能し、整数に到達した場合に、ディザリングされた１つの周期を除去する累算器と、
を有する請求項１記載の回路。
【請求項９】
前記予測手段が、
前記基準信号のサンプルについて、ディザリングされた周期の平均数をカウントするカウンタと、
前記周波数要求生成器及び前記計測手段に接続され、前記第１出力信号を生成する減算器と、
を有する請求項８記載の回路。
【請求項１０】
前記補正手段が、
最後のサンプルから誤差を計測し、前記周波数要求生成器に接続され、誤差信号を備える誤差手段と、
スケールファクタレジスタ値と、
前記誤差信号及びスケールファクタを受信し、前記第２出力信号を生成する乗算器と、
有する請求項８記載の回路。
【請求項１１】
レーザードライバと、
印刷制御エンジンと、
前記印刷制御エンジン及びレーザードライバに接続され、ビデオブロックを備えるビデオコントローラと、
を有し、
前記ビデオコントローラが、
ＤＭＡブロックと、
ビデオプロセッサと、
可変周波数ブロックと、
前記ＤＭＡブロック、ビデオプロセッサ、可変周波数ブロックに接続された構成レジスタと、
バス制御信号を搬送するべく機能し、前記ＤＭＡブロック、ビデオプロセッサ、可変周波数ブロック、及び前記構成レジスタを接続するデータバスと、
を含むプリンタ。
【請求項１２】
前記基準信号を受信し、前記ディザリングされた信号を生成する変調アナログフェイズロックループを更に有する、請求項１１記載のプリンタ。
【請求項１３】
前記可変周波数生成器が、
予測器と、
予測器の出力を受信する補正器と、
前記補正器の出力を受信する累算器と、
前記累算器の出力を受信し、前記可変周波数出力を生成する出力生成器と、
を有し、
前記予測器、補正器、累算器、及び出力生成器は、前記構成レジスタとの間でデータ制御信号をやり取りし、前記基準信号と前記ディザリングされた信号を受信する、請求項１２記載のプリンタ。
【請求項１４】
前記可変周波数生成器が、
１基準周期当たりに除去するべきディザリングされた周期の平均数を表す第１出力信号を生成する予測手段と、
それぞれの基準周期ごとに除去するべきディザリングされた周期の端数を表す第２出力信号を生成する補正手段と、
前記第１及び第２出力を受信し、１基準周期当たりに除去するべきクロックの数を表す第３出力信号を生成する加算器と、
スケールファクタと、
前記スケールファクタ及び前記第３出力信号を受信し、それぞれのクロック周期ごとに除去するべきクロックの端数を表す第４出力信号を生成する乗算器と、
前記第４出力信号を受信し、前記ディザリングされた周期の端数をカウントするべく機能し、整数に到達した場合に、ディザリングされた１つの周期を除去する累算器と、
を有する、請求項１２記載のプリンタ。
【請求項１５】
前記予測手段が、
前記基準信号のサンプルについて、ディザリングされた周期の平均数をカウントするカウンタと、
前記周波数要求生成器及び前記計測手段に接続され、前記第１出力信号を生成する減算器と、
を有する請求項１４記載のプリンタ。
【請求項１６】
前記補正手段が、
最後のサンプルから誤差を計測し、前記周波数要求生成器に接続され、誤差信号を備える誤差手段と、
スケールファクタレジスタ値と、
前記誤差信号及び前記スケールファクタを受信し、前記第２出力信号を生成する乗算器と、
を有する請求項１４記載のプリンタ。
【請求項１７】
前記可変周波数生成器が、
予測器と、
予測器の出力を受信する補正器と、
前記補正器の出力を受信する累算器と、
前記累算器の出力を受信し、前記可変周波数出力を生成する出力生成器と、
を有し、
前記予測器、補正器、累算器、及び出力生成器は、前記構成レジスタとの間でデータ制御信号をやり取りし、前記基準信号及び前記ディザリングされた信号を受信する、請求項１１記載のプリンタ。
【請求項１８】
前記可変周波数生成器が、
１基準周期当たりに除去するべきディザリングされた周期の平均数を表す第１出力信号を生成する予測手段と、
それぞれの基準周期ごとに除去するべきディザリングされた周期の端数を表す第２出力信号を生成する補正手段と、
前記第１及び第２出力を受信し、１基準周期当たりに除去するべきクロックの数を表す第３出力を生成する加算器と、
スケールファクタと、
前記スケールファクタ及び前記第３出力信号を受信し、それぞれのディザリングされたクロック周波数ごとに除去するべきクロックの端数を表す第４出力信号を生成する乗算器と、
前記第４出力信号を受信し、前記ディザリングされた周期の端数をカウントするべく機能し、整数に到達した場合に、ディザリングされた１つの周期を除去する累算器と、
を有する請求項１１記載のプリンタ。
【請求項１９】
前記予測手段が、
前記基準信号のサンプルについて、ディザリングされた周期の平均数をカウントするカウンタと、
前記周波数要求生成器及び前記計測手段に接続され、前記第１出力信号を生成する減算器と、
を有する請求項１８記載のプリンタ。
【請求項２０】
前記補正手段が、
最後のサンプルから誤差を計測し、前記周波数要求生成器に接続され、誤差信号を備える誤差手段と、
スケールファクタレジスタ値と、
前記誤差信号及びスケールファクタを受信し、前記第２出力信号を生成する乗算器と、
有する請求項１８記載のプリンタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザー技術に関し、より詳細には、調節可能なクロック周波数を生成する装置に関する。
【背景技術】
【０００２】
従来技術においては、高周波数を内蔵するフェイズロックループ（Ｐｈａｓｅ  Ｌｏｃｋ  Ｌｏｏｐ：ＰＬＬ）を使用することにより、固定周波数のビデオクロック入力周波数を提供することができる。しかしながら、所望の周波数を提供したり、出力周波数を変更したりするには、追加の水晶または発振器が必要であり、入力周波数は固定されており、それぞれのクロックに、別個のＰＬＬが必要である。また、システム全体に影響を与えることなしに、ビデオ周波数を容易に変更することはできない。そして、ＰＬＬは、特定用途向けＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ：ＡＳＩＣ）のかなりの領域を占有し、且つ水晶は高価である。また、ビデオ周波数を変更するには、基板を変更する必要があり、アプリケーションの中には、ビデオ周波数を印刷エンジンメカニズムに対して較正しなければならないため、基板の変更が実用的ではないものも存在する（例：インラインレーザー印刷）。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来技術においては、複雑なタップ遅延（tap-delay）フィードバックループを使用している。これらの遅延要素には、カスタムレイアウトが必要である。プロセス（Ｐｒｏｃｅｓｓ）、電圧（Ｖｏｌｔａｇｅ）、温度（Ｔｅｍｐｅｒａｔｕｒｅ）、並びに、これらＰＶＴのドリフトに関する調節のために、この設計には、リアルタイムの較正が必要である。また、遅延要素には、複雑な製造試験手順が必要であり、ＡＳＩＣプロセス間において遅延要素を移植することもできない。ディザリングされた入力基準（ｄｉｔｈｅｒｅｄ  ｉｎｐｕｔ  ｒｅｆｅｒｅｎｃｅ）を使用することもできず、出力周波数スペクトルを簡単にスミア（smear）して高周波干渉（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｎｔｅｒｆｅｒｅｎｃｅ：ＲＦＩ）を削減することもできない。そして、このような複雑な較正及び試験機能に起因して、設計が大規模なものになる。また、従来技術においては、レーザープリンタ内においてｆ−θ（f-theta）光学レンズを使用することにより、光学的な光導電体ドラムにおいて一定速度のレーザービームを提供している。このｆ−θレンズは、固定回転速度を有する回転レーザースキャナミラーとの組み合わせで固定周波数のビデオピクセルレートを使用しているために必要とされるものであり、これがなければ、ドラムの端部において広く、ドラムの中央近傍においては狭いピクセルを有する歪曲した画像が結果的に生成されることになる。
【課題を解決するための手段】
【０００４】
本発明は、わずかなレベルのジッタは許容可能であるが、長い期間にわたる正確な周波数を必要としているアプリケーション（例：レーザープリンタのビデオクロック）用の非常に正確な可変クロック周波数を生成する。即ち、多少のサブピクセルジッタは、許容可能であるが、全体的なピクセルレートは、正確且つ一定でなければならない。アプリケーションの中には、ＥＭＩスペクトルをスミアするためにジッタが望ましいものも存在する。例えば、高周波数入力クロックが変調されると、ビデオクロックのエッジも変調されるが、依然として、そのジッタ及び周波数の仕様内に留まることになる。
【０００５】
ビデオコントローラ内のビデオブロックは、その最も単純な形態において、ディザリングされた信号（ｄｉｔｈｅｒｅｄ  ｓｉｇｎａｌ）、基準信号、ビーム検出信号を受信する。そして、これら３つの入力から、可変周波数信号を生成する。基準信号Ｆｒｅｆを受信する任意選択の変調アナログＰＬＬにより、ディザリングされた信号を提供可能である。そして、可変周波数ブロックが、入力周波数として、このＰＬＬの出力Ｆｄｉｔｈｅｒ、基準周波数Ｆｒｅｆ、及びレーザーからのビーム検出信号を受信し、ビデオクロック周波数信号Ｆｏｕｔを生成する。構成（configuration）レジスタがＰＬＬ及び可変周波数ブロックとの間でデータ及び制御信号をやり取りする。
【０００６】
可変周波数ブロックは、基準信号Ｆｒｅｆ、ディザリングされた信号Ｆｄｉｔｈｅｒ、及びビーム検出（Ｂｅａｍ  Ｄｅｔｅｃｔ：ＢＤ）信号を受信する周波数要求生成器（frequency request generator）を含んでいる。周波数要求生成器は、可変周波数生成器、ｄｅｌｔａＦテーブル、及び構成レジスタとの間で構成データをやり取りする。
【０００７】
可変周波数生成器の一実施例には、ディザリングされた信号Ｆｄｉｔｈｅｒ及び基準信号Ｆｒｅｆを受信する予測器が含まれている。補正器が、Ｆｄｉｔｈｅｒ、Ｆｒｅｆ、及び予測器の出力を受信する。この補正器の出力は、除去するべきクロックの端数を示している。そして、予測器及び補正器は、周波数要求生成器から所望の周波数の構成データを受信する。累算器（accumulator）が、補正器の出力及びＦｄｉｔｈｅｒを受信する。そして、この累算器の出力とＦｄｉｔｈｅｒから、所望の周波数に準拠した正確な周波数の信号Ｆｏｕｔを出力生成器が生成する。尚、以上のブロックのそれぞれは、構成レジスタとの間で構成データをやり取りする。
【０００８】
可変周波数生成器の代替実施例においては、周波数要求生成器から所望の周波数の構成データを受信する。このデータは、ｎ個のサンプルにおける出力クロックの所望の平均数を表している。補正器において、最後のサンプルから誤差を計測する。この誤差は、いくつかのＦｄｉｔｈｅｒクロック内において計測する。最後のサンプルの誤差に対するシステムの応答を低減するのに使用するスケールファクタレジスタ値を、この誤差に対して乗算する。このスケーリング済みの最後のサンプルからの計測誤差は、次のサンプル周期において除去するべき正確なクロックの数を表している。予測器において、ｎ個のサンプルについて、高周波数（Ｈｉｇｈ  Ｆｒｅｑｕｅｎｃｙ：ＨＦ）クロックまたはＦｄｉｔｈｅｒクロックの平均数を計測する。そして、この計測したクロック周期と所望のクロック周期間における差を判定する。この差は、１つのＦｒｅｆサンプル周期当たりに除去するべきＨＦクロックの平均数を表している。次のサンプル周期において除去するべき余分なクロックの数と、１つのサンプル周期当たりに除去するべきクロックの平均数を合計し、１つのサンプル周期当たりに除去するべきクロックの合計数を判定する。この１つのサンプル周期当たりに除去するべきＨＦクロックの合計数に対して別のスケールファクタ値を乗算し、それぞれのＨＦクロックごとに除去するべきクロックの端数を生成する。このスケールファクタは、予測器からのクロックの計測平均数に基づいたものであり、小さなルックアップテーブル（Ｌｏｏｋ−Ｕｐ  Ｔａｂｌｅ：ＬＵＴ）によって生成可能である。累算器が、このそれぞれのＨＦクロックサイクルごとに除去するべきクロックの端数を乗算器から受信する。そして、この累算器が１を上回る値を備えるごとに（例えば、オーバーフローするごとに）、出力生成器が１クロックを除去することになる。
【０００９】
ビデオピクセルレートの周波数を動的に変更して、回転スキャナミラーからの偏向に伴ってレーザーの掃引によって通常発生する歪をデジタル的に補償することにより、この可変周波数生成器をレーザープリンタに適用し、ｆ−θ光学補正レンズの必要性を除去し、プリンタのコストを低減することができる。振動ミラーやミラーアレイなどのその他のレーザー走査法の場合には、本発明を使用し、ビデオピクセルレートを制御して光導電体におけるレーザービームの掃引速度に整合させることにより、それらの技術に固有のレーザー掃引の非線形性を補償することが可能であり、この結果、ピクセルが均等に配置され、生成される画像の歪がなくなる。
【発明を実施するための最良の形態】
【００１０】
本発明は、ｆ−θレンズを有していないレーザープリンタの可変速度にビデオレートが追随できるようにする可変周波数ビデオ信号生成器である。ｆ−θレンズは、ビームが回転ミラーによって偏向した際に、その頁におけるビームの速度とビームのサイズを補正するべく使用されるものである。このレンズがなければ、ミラーによって反射するレーザーの一定の角速度は、有機光導電体（Ｏｒｇａｎｉｃ  Ｐｈｏｔｏｃｏｎｄｕｃｔｏｒ：ＯＰＣ）ドラム上を移動する際に、大きな線速度の変化をもたらすことになる。一定周波数のビデオクロックを使用している場合には、ピクセルのサイズは、この速度に比例して変化する。従って、ビデオ周波数がビームの速度に追随することができれば、ピクセルは均一に配置されることになる。
【００１１】
回転ミラーの代わりに、振動（oscillating）ミラーを使用し、ＯＰＣドラム上においてビームを移動させることも可能である。このような振動ミラーが生成する可変線形ビーム速度は、回転ミラーのものとは異なっている。ビームの速度に追随するようにビデオ周波数を変化させることにより、この速度を補正することができる。ビデオ周波数がビームの速度に追随することができれば、ピクセルが均一に配置される。所望の周波数の変化をテーブル内に配置することにより、ビデオ周波数を制御して、任意の数の様々な速度プロファイルを実現することができる。
【００１２】
本発明によれば、わずかなレベルのジッタは許容可能であるが長期間にわたる正確な周波数を必要としているアプリケーション用の非常に正確な可変クロック周波数を生成するための方法が提供される（例：レーザープリンタのビデオクロック）。即ち、多少のサブピクセルのジッタは許容可能であるが、全体的なピクセルレートは、正確且つ一定でなければならない。アプリケーションの中には、ＥＭＩスペクトルをスミアするために、ジッタが望ましいものも存在している。例えば、高周波数の入力クロックが変調された場合には、ビデオクロックのエッジも変調されるが、依然として、ジッタ及び周波数の仕様内に留まることになる。
【００１３】
本発明においては、既知の固定基準周波数と、高速のディザリングされたクロックを利用している。既知の基準インターバルを使用し、発生したはずの出力クロックエッジ（または、パルス）の数を算出する。そして、この出力遷移の予想数を実際のものと比較し、出力上のエッジまたはパルスを「抑制する（ｓｗａｌｌｏｗｉｎｇ）」ことにより、この誤差を補正することができる。この結果、累積誤差が統計的に略ゼロに低減される。
【００１４】
動作の際には、可変周波数ブロックが、ディザリングされた信号、安定した基準信号、及びビーム検出信号を受信する。そして、これら３つの入力から、可変周波数信号を生成する。
【００１５】
図１は、本発明のプリンタ１０に対応する機能ブロックダイアグラムを示している。このプリンタ１０には、単一のレーザードライバ１２と印刷制御エンジン１４が含まれている。そして、これらの印刷制御エンジン１４及びレーザードライバ１２には、走査制御回路すなわちビデオブロック１８を含むビデオコントローラ１６が接続されている。また、このシステムには、印刷制御エンジン１４と通信状態にあるカートリッジアセンブリ２０及び紙搬送アセンブリ２２が更に含まれている。
【００１６】
図２は、本発明のビデオコントローラ１６の機能ブロックダイアグラムである。任意選択の変調アナログＰＬＬ２４が基準信号Ｆｒｅｆを受信する。そして、可変周波数ブロック２６が、入力周波数として、このＰＬＬの出力Ｆｄｉｔｈｅｒ、基準信号Ｆｒｅｆ、及びビーム検出信号を受信し、ビデオクロック周波数信号Ｆｏｕｔを生成する。構成レジスタ２８が、これらのＰＬＬ２４及び可変周波数ブロック２６との間でデータ及び制御信号をやり取りしている。
【００１７】
この説明用のアプリケーションの場合には、レーザープリンタコントローラは、ビームの最高速度において、２０．１２３４５ＭＨｚの正確なピクセルレートを必要としている。そして、出力信号において、サブピクセル分解能を必要としている。生成されるビデオクロックは、この周波数の最大１２倍になる（１２＊２０．１２３４５ＭＨｚ＝２４１．４８１４ＭＨｚ）。コントローラシステムの残りの部分は、〜２５０ＭＨｚのクロックと４８．０００ＭＨｚの固定Ｉ／Ｏ周波数を必要としている。〜２５０ＭＨｚのクロックを更に変調してＥＭＩを低減する。ビデオ周波数は、例えば、システムに既に存在しているクロック（例：ＰＬＬからの４８．０００ＭＨｚ及び５００＋／−１０ＭＨｚ）から生成する。Ｆｏｕｔは、最低周波数（例：２４５ＭＨｚ）の半分を上回ることはできない。このビデオ出力は、ディザリングされた最低入力クロックの半分未満であり、且つ、可能なビデオ周波数の最大倍数である必要がある。
【００１８】
図３は、本発明による可変周波数ブロック２６の機能ブロックダイアグラムである。周波数要求生成器３０が、基準信号Ｆｒｅｆ、ディザリングされた信号Ｆｄｉｔｈｅｒ、及びビーム検出（Ｂｅａｍ  Ｄｅｔｅｃｔ：ＢＤ）信号を受信する。この周波数要求生成器３０は、可変周波数生成器３２、ｄｅｌｔａＦテーブル３４、構成レジスタ２８（図２に示されているもの）との間で構成データをやり取りする。
【００１９】
可変周波数生成器３２には、ディザリングされた信号Ｆｄｉｔｈｅｒ及び基準信号Ｆｒｅｆを受信する予測器３５が含まれている。そして、補正器３６が、Ｆｄｉｔｈｅｒ、Ｆｒｅｆ、及び予測器３５の出力を受信する。この補正器３６の出力は、除去するべきクロックの端数を示している。予測器３５及び補正器３６は、周波数要求生成器３０から所望の周波数の構成データを受信する。累算器３８が、補正器の出力とＦｄｉｔｈｅｒを受信する。そして、この累算器の出力とＦｄｉｔｈｅｒから、出力生成器４０が、所望の周波数に準拠した正確な周波数信号Ｆｏｕｔを生成することになる。尚、これらのブロックのそれぞれは、構成レジスタ２８（図２に示されているもの）との間で構成データをやり取りする。
【００２０】
この図３に示されている実施例においては、それぞれのサンプル周期において多くのパルスを除去するステップを非常に巧妙な方法で処理することができる。そして、この実装によれば、１サンプル周期当たり複数のパルスを除去することが可能であるため、この実装は、周波数の選択において、より大きな柔軟性を提供する。
【００２１】
図４は、本発明に対応する周波数要求生成器３０のフローチャートである。この生成器により、速度プロファイルを近似した一連の接続された直線が構築される。出力は、Ｆｒｅｆクロックごとに更新される（この例の場合には、４８ＭＨｚである）。それぞれの更新を「ステップ」と呼ぶ。それぞれの線分は、固定された数のステップと、その線の傾き表す単一のテーブルエントリ（ｄｅｌｔａＦ）によって表される。尚、このｄｅｌｔａＦテーブル内のそれぞれのテーブルエントリは、その傾きを正または負とすることができるように、符号付きの値である。
【００２２】
ステップ１１０において、要求周波数値（Ｆｒｅｑ＿ｒｅｑ）及びインデックス（ｉ）を初期化する。ステップ１２０において、ビームが検出されたかどうかを判定する。そして、検出されない場合には、このステップ１２０を反復する。一方、検出された場合には、ステップ１３０において、ステップの合計数をテーブルエントリの数によって除算したもの（例：ステップ／インデックス）に「カウント」を設定する。ステップ１４０において、固定周波数のクロックのエッジが検出されたかどうかを判定する。そして、検出されない場合には、ステップ１４０を反復する。一方、検出された場合には、ステップ１５０において、Ｆｒｅｑ＿ｒｅｑをＦｒｅｑ＿ｒｅｑ＋ｄｅｌｔａＦ（ｉ）に設定する。このＦｒｅｑ＿ｒｅｑは、予測器によって使用される所望の周波数構成データに対応している。ステップ１６０において、カウントを１だけ減分する。ステップ１７０において、このカウントがゼロであるかどうかを判定する。そして、ゼロではない場合には、ステップ１４０を反復する。一方、ゼロである場合には、ステップ１８０において、インデックスｉを増分し、次のテーブルエントリを使用することになる。ステップ１９０において、このインデックスｉが、ｌａｓｔ＿ｉｎｄｅｘ以上であるかどうかを判定し、テーブルの末尾に到達しているかどうかを確かめる。そして、末尾に到達していない場合には、ステップ１３０を反復する。一方、末尾に到達している場合には、ステップ１１０を反復する。
【００２３】
少ない数の線分を使用した場合にも、回転ミラー及びオシレーションミラーの速度曲線に対する優れた近似を実現することができる。
【００２４】
図５に示されている説明用の実施例においては、角速度一定（constant angular velocity）システム（ｆ−θレンズを有していないレーザープリンタ）から線速度（linear velocity）を導出している。ビームは、−４５度〜＋４５度の角度においてＯＰＣドラムにヒットする。この場合には、９０個の線分からなる区分直線の組を使用して、速度プロファイルを近似する。この結果、走査角度のそれぞれが１つの線分に等しくなる。
【００２５】
ｄｅｌｔａＦテーブル内の部分エンコードされた値により、線分のそれぞれごとに、傾きを判定する。この実施例において使用しているのは、６ビットの符号付きの値のみである（例：９０エントリｘ６ビット＝５４０ビットのテーブル値）。固定周波数のＦｒｅｆクロック（例：４８ＭＨｚ）を使用し、所望の周波数を更新する。クロックサイクルごとに、この値により、簡単な累算器を更新し、固定インターバルで、このデルタ値を変更する（４８ＭＨｚクロックの数／角度位置の１度の変化）。
【００２６】
ビーム速度がＢＤ（Ｂｅａｍ  Ｄｅｔｅｃｔ）信号と同期しているため、周波数プロファイルの生成もＢＤ信号に同期していなければならない。必要に応じて、別個のカウンタ値を追加し、ＢＤ信号から速度プロファイルの開始を遅延させることができる。
【００２７】
図６は、図４に示されている可変周波数生成器３２の代替実施例に対応するフロープロセスチャート２００である。
【００２８】
ステップ２１０において、周波数要求生成器３０が、ｎ個のサンプルにおける出力クロックの所望の平均数を判定し、この値を予測器及び補正器に伝達する。
【００２９】
後続のステップは、可変周波数生成器の補正ブロック内において実行される。即ち、ステップ２２０において、最後のサンプルから誤差を計測する。そして、ステップ２３０において、計測誤差に対する感度を低下させるのに使用するスケールファクタを構成レジスタから取得する。そして、ステップ２４０において、このスケールファクタ値を最後のサンプルからの計測誤差に対して乗算し、次のサンプル周期において除去するべき余分のクロックの数を表す出力を生成する。
【００３０】
後続のステップは、可変周波数生成器の予測ブロック内において実行される。即ち、ステップ２５０において、Ｎ個のサンプルについて、高周波数（Ｈｉｇｈ  Ｆｒｅｑｕｅｎｃｙ：ＨＦ）クロックまたはディザリングされたクロックの平均数を計測する。尚、ユーザーは、構成レジスタを介して、このＮをプログラムすることができる。これは、カウンタによって実装可能である。そして、ステップ２６０において、この計測したクロック周期と所望のクロック周期間における差を判定する。この差は、１サンプル周期当たりに除去するべきＨＦクロックの平均数を表している。
【００３１】
ステップ２７０において、次のサンプル周期において除去するべき余分なクロックの数（ステップ２４０からのもの）と、１サンプル周期当たりに除去するべきクロックの平均数（ステップ２６０からのもの）を合計し、１サンプル周期当たりに除去するべきクロックの数を判定する。ステップ２８０において、ステップ２５０の出力値の逆数を算出し、スケールファクタとして提示する。尚、この逆数は、小さなＬＵＴ（Ｌｏｏｋ−Ｕｐ  Ｔａｂｌｅ）によって生成可能である。ステップ２９０において、１サンプル周期当たりに除去するべきＨＦクロックの数（ステップ２７０からのもの）に対して、このステップ２８０からのスケールファクタを乗算する。この出力は、それぞれのＨＦクロック周期ごとに除去するべきクロックの端数（fractional number）に対応している。ステップ３００において、累算器が、このそれぞれのクロックサイクルごとに除去するべきクロックの端数を補正器から受信する。そして、累算器の出力が１を上回る値を備えるごとに（例：オーバーフローするごとに）、出力生成器が１クロックを除去することになる。
【００３２】
動作の際には、予測ブロックは、それぞれのサンプル周期ごとに除去するべきクロックの平均数を導出する。サンプル周期は、既知の固定基準周波数（例：４８ＭＨｚ）によって定義されている。
【００３３】
この平均値は、近接してはいるが、完全なものではないため、補正器が、生成クロックと予測カウントに基づいてカウンタの単一のサンプル比較に基づいた補正値を導出する。この比較器からの出力により、次のサンプルからの１つまたは２つのピクセルの除去（または、追加）を要求することができる。尚、このフィードバック量が過剰に迅速に補正されないように、これをスケーリングすることができる。
【００３４】
これらの補正値を１つに合計する。この合計値は、次のサンプル周期において除去または追加することを要するクロックの数を表している。次いで、１サンプル周期当たりに到来するクロックの平均数によって、この除去または追加するクロックの数を除算することにより、「それぞれのＨＦクロックごとに除去するべきクロックの端数」の値を生成することができる。少ない数の値の組の逆数を生成可能な小さなＬＵＴによってスケーラを生成し、次いで、これに対して、除去するべきクロックの数を乗算する。この結果生成される端数の値は、それぞれのクロックごとに除去するべきクロックの一部を表している。
【００３５】
この値を累算器に供給し、累算器が、この差をすべてのクロックについて合計する。そして、オーバーフロー状態が発生した場合に、次のクロックが除去されることになる。
【００３６】
尚、周波数要求値生成器は、大きなテーブルによって置換することも可能であり、或いは、メモリから読み込むことも可能であろう。
【図面の簡単な説明】
【００３７】
【図１】本発明のプリンタに対応する機能ブロックダイアグラムを示している。
【図２】本発明のビデオコントローラの機能ブロックダイアグラムである。
【図３】図２に示されている可変周波数ブロックの機能ブロックダイアグラムである。
【図４】本発明に対応する周波数要求生成器のフローチャートを示している。
【図５】角速度一定システム（ｆ−θレンズを有していないレーザープリンタ）から導出された線速度を示している。
【図６】図４に示されている可変周波数生成器に対応する代替フロープロセスチャートである。
【符号の説明】
【００３８】
１０  プリンタ
１２  レーザードライバ
１４  印刷制御エンジン
１６  ビデオコントローラ
１８  ビデオブロック
２４  変調アナログフェイズロックループ
２８  構成レジスタ
３０  周波数要求生成器
３２  可変周波数生成器
３４  ｄｅｌｔａＦテーブル
３５  予測器
３６  補正器
３８  累算器
４０  出力生成器
２２０  誤差手段
２３０  スケールファクタレジスタ値
２４０  乗算器
２５０  カウンタ
２６０  減算器
２７０  加算器
２８０  スケールファクタ
２９０  乗算器
【図１】
2006044266.tif 000003
【図２】
2006044266.tif 000004
【図３】
2006044266.tif 000005
【図４】
2006044266.tif 000006
【図５】
2006044266.tif 000007
【図６】
2006044266.tif 000008