(57)【要約】【課題】アクティブマトリクス型の画像表示装置において、発光素子の経時的な輝度低下を画素単位で補償可能な実用的手段を提供する。【解決手段】パネル１の各画素３は、発光素子と、画素が選択された時駆動電流を発光素子に供給して画素データに応じた輝度で発光させる画素内駆動回路と、駆動電流が流れた時発光素子の端子に現れる端子電圧を検出する画素内検出回路とを備えている。周辺回路部は、読出回路５及び補正回路６を含んでいる。読出回路５は、走査回路２によって順次選択された行の画素３から、各画素内検出回路によって検出された発光素子の端子電圧を読み出し、画素単位で読み出した端子電圧を記憶する。補正回路６は、記憶された端子電圧に応じて対応する画素データを補正し、もって各発光素子の輝度の低下を画素単位で補う。【選択図】図１
2006091709.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部と、走査回路及び駆動回路を含む周辺回路部とを備え、前記画素アレイ部は行列状に配された画素を含み、前記走査回路は行単位で画素を順次選択し、前記駆動回路は該選択された画素に画素データを供給して画像を表示する画像表示装置において、
前記画素アレイ部の各画素は、発光素子と、画素が選択された時駆動電流を該発光素子に供給して該画素データに応じた輝度で発光させる画素内駆動回路と、駆動電流が流れた時該発光素子の端子に現れる端子電圧を検出する画素内検出回路とを備えており、
前記周辺回路部は、読出回路及び補正回路を含んでおり、
前記読出回路は、該走査回路によって順次選択された行の画素から、各画素内検出回路によって検出された各発光素子の端子電圧を読み出し、画素単位で該読み出した端子電圧を記憶し、
前記補正回路は、記憶された該端子電圧に応じて対応する画素データを補正し、もって各発光素子の輝度の低下を画素単位で補うようにしたことを特徴とする画像表示装置。
【請求項２】
前記読出回路は、該駆動回路が全画素にわたって同一輝度の画素データを供給し全面ラスタ表示を行った時、各画素から検出される端子電圧を読み出して各画素ごとに記憶することを特徴とする請求項１記載の画像表示装置。
【請求項３】
前記補正回路は、電源オン時該読出回路によって読み出され且つ記憶された端子電圧に基づいて、電源オン後各画素に供給される画素データをフレーム毎に補正することを特徴とする請求項１記載の画像表示装置。
【請求項４】
前記補正回路は、前回の電源オフ時に該読出回路によって読み出された前回の端子電圧と、今回の電源オン時に該読出回路によって読み出された今回の端子電圧とを用い、前回と今回とで画素ごとに端子電圧の差分を求め、電源オン後各画素に供給される画素データを該端子電圧の差分に応じて補正することを特徴とする請求項１記載の画像表示装置。
【請求項５】
画素アレイ部と、走査回路及び駆動回路を含む周辺回路部とを備え、前記画素アレイ部は行列状に配された画素を含み、前記走査回路は行単位で画素を順次選択し、前記駆動回路は該選択された画素に画素データを供給して画像を表示する画像表示装置の駆動方法において、
前記画素アレイ部の各画素は、発光素子と、画素が選択された時駆動電流を該発光素子に供給して該画素データに応じた輝度で発光させる画素内駆動回路と、駆動電流が流れた時該発光素子の端子に現れる端子電圧を検出する画素内検出回路とを備えており、
該走査回路によって順次選択された行の画素から、各画素内検出回路によって検出された各発光素子の端子電圧を読み出し、画素単位で該読み出した端子電圧を記憶する読出手順と、
記憶された該端子電圧に応じて対応する画素データを補正し、もって各発光素子の輝度の低下を画素単位で補うようにした補正手順とを行なうことを特徴とする画像表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型の画像表示装置及びその駆動方法に関する。詳しくは、画素として有機ＥＬ素子などの発光素子を用いた自発光型の画像表示装置に関する。より詳しくは、発光素子の経時的な輝度低下を補償する信号処理技術に関する。
【背景技術】
【０００２】
アクティブマトリクス型の画像表示装置は、フラットパネルディスプレイ（ＦＰＤ）の実用化を可能にしている。現在、フラットパネルディスプレイとしては、発光素子の一種である有機ＥＬ素子を画素とした表示装置に関心が高まっている。従来、ＦＰＤは液晶表示装置（ＬＣＤ）が主流を占めていた。しかしながら、ＬＣＤは自発光デバイスではないので、バックライトや偏光板などの付属部品を必要とするため、装置の厚みが増したり、画面輝度が不足するなどの欠点がある。
【０００３】
一方、有機ＥＬ表示装置は自発光デバイスであり、バックライトなどの照明部品が原理的に不要で、薄型化が可能であり且つ高輝度であるため、ＬＣＤと比較して有利な点が多々ある。特に、有機ＥＬ素子を駆動するため各画素に薄膜トランジスタなどの能動素子を形成したアクティブマトリクス型の有機ＥＬ表示装置は、各画素に映像信号を保持して発光素子を点灯させることができ、消費電流を低く抑えることが可能である。アクティブマトリクス型の有機ＥＬ表示装置は大画面化及び高精細化が比較的容易に行えることから、開発が盛んに進められており、次世代ＦＰＤの主流になると期待されている。このようなアクティブマトリクス型の有機ＥＬ表示装置は、例えば以下の特許文献１に記載されている。
【特許文献１】特開２０００−１２２５９８
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、有機ＥＬ素子は、これに通電する電流量に応じて劣化し、輝度が経時的に低下するという欠点がある。このため、画面に表示する画像のパタンにより画面内で劣化の進行程度が局部的に異なる場合がある。図７はその例を模式的に表したものである。この例はアクティブマトリクス型の有機ＥＬ表示装置をテレビジョン受像機のモニタに用いた場合である（Ａ）は通常の表示状態を表している。画面には絵柄が表示され、その右上にはチャンネル表示がある。画面の絵柄は常に変化するが、チャンネル表示は常時映されている。このため、チャンネル表示の「５１」というパタンに対応する画素の劣化が他の部分の画素に比べ進行し、輝度低下が現れる。
【０００５】
（Ｂ）は、同じテレビジョン受像機のモニタの画面を白ラスタ表示にした場合を表している。画面全体を一様な白表示にすると、輝度低下の進んだ画面右上の画素が、他の部分の画素に比べ暗くなるため、チャンネル表示のパタン「５１」が白ラスタ表示の上に薄く現れていまい、いわゆる「焼き付き」が発生する。この有機ＥＬ素子の通電による輝度低下は非可逆的であり、一度劣化した有機ＥＬ素子の輝度はもとに戻ることがない。このため、有機ＥＬ素子の経時的な輝度低下を補償する必要がある。例えば、表示輝度を外部の光センサーで検出し、映像信号にフィードバックをかける方法が行われており、例えば特許文献１に記載がある。しかしながら、この方法では画素単位で細かな補正をかけることが事実上困難である。仮に表示パネル画面内全ての画素の輝度低下を個々に補正するためには、全ての画素を表示パネル外部の光センサーによりモニタリングする必要があり、コスト的及び技術的に見て現実的ではない。
【課題を解決するための手段】
【０００６】
上述した従来の技術の課題に鑑み、本発明はアクティブマトリクス型の画像表示装置において、発光素子の経時的な輝度低下を画素単位で補償可能な、合理的且つ実用的手段を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素アレイ部と、走査回路及び駆動回路を含む周辺回路部とを備え、前記画素アレイ部は行列状に配された画素を含み、前記走査回路は行単位で画素を順次選択し、前記駆動回路は該選択された画素に画素データを供給して画像を表示する画像表示装置において、前記画素アレイ部の各画素は、発光素子と、画素が選択された時駆動電流を該発光素子に供給して該画素データに応じた輝度で発光させる画素内駆動回路と、駆動電流が流れた時該発光素子の端子に現れる端子電圧を検出する画素内検出回路とを備えており、前記周辺回路部は、読出回路及び補正回路を含んでおり、前記読出回路は、該走査回路によって順次選択された行の画素から、各画素内検出回路によって検出された各発光素子の端子電圧を読み出し、画素単位で該読み出した端子電圧を記憶し、前記補正回路は、記憶された該端子電圧に応じて対応する画素データを補正し、もって各発光素子の輝度の低下を画素単位で補うようにしたことを特徴とする。
【０００７】
好ましくは、前記読出回路は、該駆動回路が全画素にわたって同一輝度の画素データを供給し全面ラスタ表示を行った時、各画素から検出される端子電圧を読み出して各画素ごとに記憶する。又前記補正回路は、電源オン時該読出回路によって読み出され且つ記憶された端子電圧に基づいて、電源オン後各画素に供給される画素データをフレーム毎に補正する。或いは、前記補正回路は、前回の電源オフ時に該読出回路によって読み出された前回の端子電圧と、今回の電源オン時に該読出回路によって読み出された今回の端子電圧とを用い、前回と今回とで画素ごとに端子電圧の差分を求め、電源オン後各画素に供給される画素データを該端子電圧の差分に応じて補正する様にしても良い。
【０００８】
又本発明は、画素アレイ部と、走査回路及び駆動回路を含む周辺回路部とを備え、前記画素アレイ部は行列状に配された画素を含み、前記走査回路は行単位で画素を順次選択し、前記駆動回路は該選択された画素に画素データを供給して画像を表示する画像表示装置の駆動方法において、前記画素アレイ部の各画素は、発光素子と、画素が選択された時駆動電流を該発光素子に供給して該画素データに応じた輝度で発光させる画素内駆動回路と、駆動電流が流れた時該発光素子の端子に現れる端子電圧を検出する画素内検出回路とを備えており、該走査回路によって順次選択された行の画素から、各画素内検出回路によって検出された各発光素子の端子電圧を読み出し、画素単位で該読み出した端子電圧を記憶する読出手順と、記憶された該端子電圧に応じて対応する画素データを補正し、もって各発光素子の輝度の低下を画素単位で補うようにした補正手順とを行なうことを特徴とする。
【発明の効果】
【０００９】
本発明は、有機ＥＬ素子によって代表される発光素子が、一般的な傾向として、劣化が進むと、内部抵抗が増加し、通電時に生じる電圧降下が大きくなり、その結果端子電圧が上昇するという点に着目している。すなわち、画素単位で発光素子の端子電圧を検出することにより、画素ごとに発光素子の輝度低下をモニタすることができる。この端子電圧データを個々の画素データにフィードバックすることで、輝度低下を補償することができる。具体的には、端子電圧のデータが大きな画素ほど、その画素に割り当てられる画像データ（画素データ）を割り増しするようにフィードバックをかける。この目的で、本発明では画像表示装置の各画素内に有機ＥＬ素子など発光素子の端子電圧を検出する回路を内蔵させている。例えば画像表示装置の電源投入時に発光素子の端子電圧をパネル外の補正回路に出力する。補正回路は出力された端子電圧データに基づき映像信号に係数を乗じて表示パネルにフィードバックする。これにより、経時的な輝度低下を補正した焼き付きのない高品位なアクティブマトリクス型の画像表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は、本発明にかかる画像表示装置の全体構成を示すブロック図である。本画像表示装置は、基本的に画素アレイ部と、走査回路２及び駆動回路４を含む周辺回路部とで構成されている。本実施形態では画素アレイ部はパネル１の内部に形成されている一方、走査回路２及び駆動回路４を含む周辺駆動部は、パネル１の外部に配されている。ただし本発明はこれに限られるものではなく、周辺回路部のうち、例えば走査回路２や駆動回路４は、パネル１の内部に画素アレイと共に内蔵させることも可能である。
【００１１】
パネル１に形成された画素アレイ部は、行列状に配された画素３を含んでいる。図では理解を容易にするため、１個の画素３のみを模式的に表してある。画素３は列状の信号線ＳＩＧと行状の走査線ＤＳ，ＷＳとが交差する部分に配されている。信号線ＳＩＧは前述した駆動回路４に接続する一方、走査線ＤＳ，ＷＳは前述した走査回路２に接続している。なお、本発明では画素３に対して入力側となる信号線ＳＩＧの他、出力側となる検出線ＤＥＴも列状に形成されている。
【００１２】
走査回路２は前述した走査線ＷＳを介して行単位で画素３を順次選択する。一方駆動回路４は選択された画素３に信号線ＳＩＧを介して画素データを供給して画像を表示する。なお画素データは、映像信号のうち、各画素に割り当てられる映像データを表している。
【００１３】
各画素３は、有機ＥＬ素子などによって代表される発光素子と、画素内駆動回路と、画素内検出回路とを備えている。画素内駆動回路は、画素が選択されたとき駆動電流を発光素子に供給して画素データに応じた輝度で発光させる。画素内検出回路は、駆動電流が流れたとき発光素子の端子に現れる端子電圧を検出する。
【００１４】
周辺回路部は、前述した走査回路２及び駆動回路４に加えて、読出回路５及び補正回路６を含んでいる。読出回路５はラインメモリ５Ｌ及びフレームメモリ５Ｆを備えており、走査回路２によって走査線ＤＳを介して順次選択された行の画素３から、各画素内検出回路によって検出された各発光素子の端子電圧を検出線ＤＥＴを介して読み出し、画素単位で読み出した端子電圧を一端ラインメモリ５Ｌに取り込んだ後フレームメモリ５Ｆに格納する。補正回路６は係数テーブルＲＯＭ６Ｒ及び演算部（乗算回路）６Ｘを含んでおり、フレームメモリ５Ｆに記憶された端子電圧に応じて対応する画素データを補正し、以って各発光素子の輝度の低下を画素単位で補うようにしている。
【００１５】
読出回路５は、駆動回路４が全画素にわたって同一輝度の画素データを供給し全面ラスタ表示を行ったとき、各画素３から検出される端子電圧を読み出して各画素３ごとに記憶する。補正回路６は、電源オン時読出回路５によって読み出され且つ記憶された端子電圧に基づいて、電源オン後各画素３に供給される画素データをフレームごとに補正する。他の態様では、補正回路６は、前回の電源オフ時に読出回路５によって読み出された前回の端子電圧と、今回の電源オン時に読出回路５によって読み出された今回の端子電圧とを用い、前回と今回とで画素ごとに端子電圧の差分を求め、電源オン後各画素に供給される画素データを先に求めた端子電圧の差分に応じて補正する。
【００１６】
引き続き図１を参照して、読み出し動作及び補正動作の概要を説明する。各画素３に含まれる発光素子の端子電圧データは、水平ラインメモリ５Ｌに一端ストアされた後に、フレームメモリ５Ｆに転送することで、全画素に含まれる発光素子の端子電圧データを記憶する。ここで、フレームメモリ５Ｆに取り込まれた端子電圧データは、全面ラスタ表示時に検出されたデータであり、全画素が同一の駆動条件で駆動されたときのものである。一般に、有機ＥＬ画素などによって代表される発光素子の端子電圧は、有機ＥＬ材料が経時的に劣化すると、所定の係数にしたがって増加する傾向がある。したがって、端子電圧が大きくなる程、対応する有機ＥＬ素子は輝度低下が進行している。そこで、フレームメモリ５Ｆに格納された端子電圧データに基づき、係数テーブルＲＯＭ６Ｒから係数データが演算部（乗算回路）６Xに渡される。演算部６Xは外部から入力された映像信号に含まれる画素データに係数テーブルＲＯＭ６Ｒから画素ごとに読み出された補正係数を乗じて、補正後の画素データを得る。補正後の画素データは補正回路６側から駆動回路４に渡される。駆動回路４はこの補正後の画素データに基づいてパネル１を駆動する。端子電圧データに対応した補正係数を乗じた画素データで表示パネル１を駆動することにより、劣化した有機ＥＬ発光素子の輝度特性を画素単位で補償し、焼き付を防ぐことができる。
【００１７】
図２は、図１に示した画像表示装置の制御シーケンスを示すタイムチャートである。タイミングＴ０で電源が投入されると、所定の初期化動作を行う。次にタイミングＴ１で最初の１フレーム期間が始まると、全面ラスタ表示を行う。具体的には、走査回路２を駆動して書き込み側の走査線ＷＳを介してパネル１を線順次走査する一方、駆動回路４から信号線ＳＩＧに全て均一な白レベルの画素データを供給して、パネル１の画面に全面白のラスタ表示を行う。タイミングＴ２で次の１フレーム期間が始まると、読出回路５がＥＬ端子電圧を取り込んでフレームメモリ５Ｆに格納する。具体的には、走査回路２が読み出し側の走査線ＤＳを介してパネル１を線順次走査する一方、読出回路５はこれに同期して検出線ＤＥＴから各画素の発光素子の端子電圧を読み取り、行単位で一旦ラインメモリ５Ｌに保持した後、フレームメモリ５Ｆに格納する。この後タイミングＴ３で次の１フレーム期間が始まると、通常の映像表示を開始する。通常の映像表示では、読出回路５で読み出された端子電圧に基づいて補正回路６がもとの画素データを補正し、補正後の画素データを駆動回路４に供給する。走査回路２は書き込み側の走査線ＷＳを介してパネル１を線順次走査する一方、駆動回路４はこれに同期して信号線ＳＩＧを介し補正後の画素データをパネル１に供給する。
【００１８】
以上をまとめると、本発明の画像表示装置は、電源投入時各種初期化期間を経た後、１フレームの間、ラスタ表示例えば全白表示を行う。その後、ラスタ表示を行った状態で、各画素の有機ＥＬ素子の端子電圧データを取り込む。その後は、取り込んだ有機ＥＬ素子端子電圧データをもとに入力画素データに所定の補正係数を乗じて加工した画素データで表示を行う。図３は、図１に示した画素３の具体的な構成例を示す回路図である。図示するように、画素３は、発光素子３Ｊと画素内駆動回路（発光回路）３１と画素内検出回路（以下単に検出回路と呼ぶ場合がある）３２とで構成されている。発光回路３１はＮ型の薄膜トランジスタ３ＡとＰ型の薄膜トランジスタ３Ｂと保持容量３Ｇとで構成されている。一方検出回路３２は、４個のＮ型の薄膜トランジスタ３Ｃ，３Ｄ，３Ｅ，３Ｆと１個の抵抗３Ｈとで構成されている。かかる構成を複有する画素３は、列状の信号線ＳＩＧと、行状の書き込み側走査線ＷＳ及び読み出し側走査線ＤＳとが交差する部分に配されている。また列状の検出線ＤＥＴが信号線ＳＩＧと平行に配されている。
【００１９】
発光回路３１の具体的な構成であるが、映像信号線ＳＩＧに信号取り込み用トランジスタ３Ａのドレインが接続し、映像信号読み取り用走査線ＷＳには同じ映像信号取り込み用トランジスタ３Ａのゲートが接続される。トランジスタ３Ａのソースには、ＥＬ駆動用トランジスタ３Ｂのゲートが接続され、ＥＬ駆動用電源Ｖｃｃは、トランジスタ３Ｂのソースに接続され、トランジスタ３Ｂのドレインには有機ＥＬ発光素子３Ｊのアノードが接続される。有機ＥＬ発光素子３Ｊのカソードには、カソード用電源ＶＳＳが接続される。
【００２０】
一方検出回路３２の構成は、読み出し用走査線ＤＳにスイッチングトランジスタ３Ｃ，３Ｄ，３Ｆの各ゲートが接続される。有機ＥＬ発光素子３Ｊのアノード端子にはトランジスタ３Ｃのドレインが接続され、トランジスタ３Ｃのソースは、増幅用トランジスタ３Ｅのゲートに接続される。増幅用トランジスタ３Ｅのドレインは、スイッチングトランジスタ３Ｄのソースに接続され、トランジスタ３Ｄのドレインは検出用電源ＶＤＥＴに接続される。トランジスタ３Ｅのソースは抵抗３Ｈとスイッチングトランジスタ３Ｆのドレインに接続されている。抵抗３Ｈは、検出用負電源ＶＳＳ２に接続され、トランジスタ３Ｆのソースは検出線ＤＥＴに接続されている。
【００２１】
図４は、図３に示した画素回路の動作説明に供するタイミングチャートである。電源投入後タイミングＴ１でラスタ表示を行う。このラスタ表示では例えば全面白表示を行うため、発光回路３１側が動作する。具体的には、タイミングチャートに示すように書き込み側走査線ＷＳが＃１〜＃Ｎまで線順次走査される。書き込み側走査線ＷＳに選択パルスが印加されると、サンプリング用トランジスタ３Ａがオンする。これに合わせて、信号線ＳＩＧから供給された白レベルの画素データがオン状態のサンプリングトランジスタ３Ａを介して保持容量３Ｇに保持される。駆動用トランジスタ３Ｂは保持容量３Ｇに保持された白レベルの画素データに応じて駆動電流を発光素子３Ｊに供給する。これにより、有機ＥＬ発光素子３Ｊは白レベルの輝度で発光する。このとき、発光素子３Ｊのアノード電位は劣化の進行程度に応じて上下に変化する。
【００２２】
タイミングＴ２で次のフレームに至ると、ＥＬ端子電圧取り込み期間に入り、主として検出回路３２側が動作する。タイミングチャートに示すように、読み取り側走査線ＤＳに順次＃１〜＃Ｎまで選択パルスが印加される。読み出し側走査線ＤＳに選択パルスが印加されると、スイッチングトランジスタ３Ｃ，３Ｄ，３Ｆが導通状態になり、発光素子３Ｊのアノード電位がトランジスタ３Ｅと抵抗３Ｈで構成されるソースフォロワー増幅器により増幅され、検出線ＤＥＴに出力される。前述したように、表示パネルから出力された検出信号はフレームメモリに蓄積される。
【００２３】
この後タイミングＴ３に至ると通常の表示駆動が行われる。書き込み側走査線ＷＳに＃１〜＃Ｎまで順次選択パルスが印加され、各画素内３の発光回路が動作する。走査線ＷＳに印加された選択パルスに応じてサンプリングトランジスタ３Ａが導通し、信号線ＳＩＧに供給された補正済みの画素データが保持容量３Ｇに書き込まれる。駆動用トランジスタ３Ｂは補正済みの画素データに基づいて発光素子３Ｊを駆動する。これにより発光素子３Ｊの輝度低下を補償することができる。
【００２４】
図５は、１行目の画素に着目した白ラスタ表示駆動及び端子電圧読み出し動作を示す模式的なタイミングチャートである。図示するように走査線ＷＳ＃１に選択パルスが印加されると、信号線ＳＩＧ＃１から供給された白ラスタ電圧が保持容量に書き込まれ、発光素子は白レベルで発光を開始する。このとき有機ＥＬ発光素子のアノード電位は通電に伴う電圧降下で上昇する。劣化が進むと有機ＥＬ発光素子の内部抵抗が高くなるため、電圧降下が大きくなる。このため、劣化が進行するほど有機ＥＬアノード電位（端子電圧）は上昇する傾向にある。この後読み取り側走査線ＤＳ＃１に選択パルスが印加されると、対応する検出線にＥＬ端子電圧が取り込まれる。取り込まれたＥＬ端子電圧は補正用のデータとしてフレームメモリに格納される。
【００２５】
図６は、本発明にかかる画像表示装置の他の実施形態を示すブロック図である。理解を容易にするため、図１に示した先の実施形態と対応する部分には対応する参照番号を付してある。先の実施形態と異なる点は読出回路５の構成であり、先の実施形態ではフレームメモリ５Ｆを用いているのに対し本実施形態では不揮発性フレームメモリに差分回路を加えた構成５Ｆ´を用いている。この読出回路５は、前回の電源オフ時に読み出した前回の端子電圧を不揮発性フレームメモリに格納する。また今回の電源オン時に読み出した今回の端子電圧を同じく不揮発性フレームメモリに格納する。さらに前回と今回とで画素ごとに端子電圧の差分を求める。補正回路６は、このようにして求めた端子電圧の差分に応じて、電源オン後各画素に供給される画素データを補正する。図１に示した実施形態は、時間軸上で絶対的に変化する端子電圧に基づいて画素データに補正をかけている。これに対し本実施形態は時間軸上で相対的に変化していく端子電圧（すなわち差分）に基づいて、画素データにフィードバックをかけている。本実施形態は、有機ＥＬ発光素子の劣化が進行するに伴い、差分が拡大するという一般的な現象を利用して、補正をかけている。
【００２６】
図６に示した実施形態でも、有機ＥＬ発光素子の端子電圧データは、一旦水平ラインメモリ５Ｌに格納された後に、差分回路を含む不揮発性フレームメモリ５Ｆ´格納される。この不揮発性フレームメモリ５Ｆ´は前述したように前回と今回とで差分を取ることで有機ＥＬ発光素子端子電圧の変化をストアする。このフレームメモリ５Ｆ´に蓄積された電圧差は、ほぼ有機ＥＬ発光素子の劣化速度に対応し、電圧差が大きいほど対応している画素が劣化している。フレームメモリ内の差分データに基づき、素子劣化補正係数テーブルＲＯＭ６Ｒより係数データが乗算回路６Ｘに渡され、更に元の画素データに劣化補正係数が乗じられた画素データが駆動回路４に渡され、表示パネル１を駆動する。
【図面の簡単な説明】
【００２７】
【図１】本発明にかかる画像表示装置の実施形態を示すブロック図である。
【図２】図１に示した画像表示装置の動作説明に供するタイミングチャートである。
【図３】図１に示した画像表示装置に含まれる画素の具体的な構成を示す回路図である。
【図４】図３に示した画素の動作説明に供するタイミングチャートである。
【図５】同じく画素の動作説明に供するタイミングチャートである。
【図６】本発明にかかる画像表示装置の他の実施形態を示すブロック図である。
【図７】従来の画像表所装置の表示状態の一例を示す模式図である。
【符号の説明】
【００２８】
１・・・パネル、２・・・走査回路、３・・・画素、４・・・駆動回路、５・・・読出回路、６・・・補正回路
【図１】
2006091709.tif 000003
【図２】
2006091709.tif 000004
【図３】
2006091709.tif 000005
【図４】
2006091709.tif 000006
【図５】
2006091709.tif 000007
【図６】
2006091709.tif 000008
【図７】
2006091709.tif 000009