(57)【要約】【課題】  複数チャネルのシリアル画信号を並行出力する構成のイメージセンサから出力される各チャネルの画信号について、最小限の回路規模で理想に近い黒レベル補正をライン周期で行うことができる画像読取装置を提供すること。【解決手段】  黒レベル補正手段は、有効画像期間において基準チャネルに対応する黒レベルと黒レベル目標値との差分に基づいて前記複数チャネルを構成する各チャネルのシリアル画信号が含む各黒レベル成分をアナログ段階において補正する黒レベル粗補正手段と、前記有効画像期間において、前記基準チャネルに対応する黒レベルと前記各従属チャネルに対応する黒レベルとの各差分に基づいて前記各従属チャネルの画データが含むそれぞれの黒レベル成分をデジタル段階において補正する黒レベル差分補正手段を含むことを特徴とする。【選択図】    図１１
2006186606.tif 000002
【特許請求の範囲】
【請求項１】
読取対象物からの光をライン周期で順次光電変換して得られる各ライン分の画信号を複数チャネルのシリアル画信号として並行出力するイメージセンサからの各チャネルのシリアル画信号をアナログ信号処理回路を経てＡ／Ｄ変換手段によりアナログ／デジタル変換して各ライン分の画データを順次取得する一方、前記取得した各ライン分の画データであって各ライン周期における少なくとも有効画像期間に相当する画データが含む黒レベル成分が所定の黒レベル目標値になるように補正する黒レベル補正手段を備えた画像読取装置において、
前記複数チャネルは１つの基準チャネルと１または複数の従属チャネルとにより構成されるものである一方、
前記黒レベル補正手段は、
前記各ライン周期における前記有効画像期間に先立つ黒レベル出力期間において、前記複数チャネルを構成する各チャネルのシリアル画信号として出力される各黒レベルをそれぞれ検出して前記有効画像期間において参照可能に保持する複数の黒レベル保持手段と、
前記有効画像期間において、前記基準チャネルに対応する前記黒レベル保持手段が保持する黒レベルと前記黒レベル目標値との差分に基づいて前記複数チャネルを構成する各チャネルのシリアル画信号が含む各黒レベル成分を前記アナログ／デジタル変換前のアナログ段階において補正する黒レベル粗補正手段と、
前記有効画像期間において、前記基準チャネルに対応する黒レベル保持手段が保持する黒レベルと前記各従属チャネルに対応する黒レベル保持手段が保持する各黒レベルとの各差分に基づいて前記各従属チャネルの画データが含むそれぞれの黒レベル成分を前記アナログ／デジタル変換後のデジタル段階において補正する黒レベル差分補正手段と
により構成されることを特徴とする画像形成装置。
【請求項２】
読取対象物からの光をライン周期で順次光電変換して得られる各ライン分の画信号を複数チャネルのシリアル画信号として並行出力するイメージセンサからの各チャネルのシリアル画信号をアナログ信号処理回路を経てＡ／Ｄ変換手段によりアナログ／デジタル変換して各ライン分の画データを順次取得する一方、前記取得した各ライン分の画データであって各ライン周期における少なくとも有効画像期間に相当する画データが含む黒レベル成分が所定の黒レベル目標値になるように補正する黒レベル補正手段を備えた画像読取装置において、
前記黒レベル補正手段は、
前記各ライン周期における前記有効画像期間に先立つ黒レベル出力期間において、前記複数チャネルを構成する各チャネルのシリアル画信号として出力される各黒レベルをそれぞれ検出して前記有効画像期間において参照可能に保持する複数の黒レベル保持手段と、
前記複数チャネルのうちの１つのチャネルを基準チャネルとして設定して残りのチャネルを従属チャネルとする基準チャネル設定手段と、
前記有効画像期間において、前記基準チャネルに対応する黒レベル保持手段が保持する黒レベルと前記各従属チャネルに対応する黒レベル保持手段が保持する各黒レベルとの各差分に基づいて前記各従属チャネルの画データが含む黒レベル成分を前記アナログ／デジタル変換後のデジタル段階において補正する黒レベル差分補正手段と
により構成されることを特徴とする画像形成装置。
【請求項３】
前記基準チャネル設定手段は、前記各ライン周期における前記有効画像期間に先立つ前記黒レベル出力期間において、前記複数チャネルを構成する各チャネルのシリアル画信号として出力される各黒レベルをそれぞれ検出して、最小の黒レベルを出力したチャネルを前記基準チャネルとして設定するものであることを特徴とする請求項２に記載の画像読取装置。
【請求項４】
前記基準チャネル設定手段は、前記各ライン周期における前記有効画像期間に先立つ黒レベル出力期間において、前記複数の黒レベル保持手段がそれぞれ検出した前記各チャネルのシリアル画信号として出力される各黒レベルを比較して最小の黒レベルを出力したチャネルを前記基準チャネルとして設定するものであることを特徴とする請求項２に記載の画像読取装置。
【請求項５】
前記基準チャネル設定手段は、１回の読み取り動作開始時に設定した前記基準チャネルを、当該１回の読み取り動作中における各ライン周期についての基準チャネルとして維持することを特徴とする請求項３または４のいずれかに記載の画像読取装置。
【請求項６】
前記基準チャネル設定手段は、外部からの基準チャネルとして設定すべきと指示されたチャネルを基準チャネルとして設定するものであることを特徴とする請求項２に記載の画像読取装置。
【請求項７】
前記複数の黒レベル保持手段のそれぞれは、対応するチャネルにおいて前記黒レベル出力期間に出力される黒レベルを複数画素分平均化したレベルを保持するものであることを特徴とする請求項１ないし６のいずれかに記載の画像読取装置。
【請求項８】
前記複数チャネルのチャネル数は２であることを特徴とする請求項１ないし７のいずれかに記載の画像読取装置。
【請求項９】
前記複数チャネルのチャネル数は３以上であることを特徴とする請求項１ないし７のいずれかに記載の画像読取装置。
【請求項１０】
前記複数チャネルは、複数グループにそれぞれ属する各グループ所属の複数チャネルの集まりとして構成される一方、
前記黒レベル補正手段は、前記各グループ所属の複数チャネルのそれぞれについて独立して複数設けられることを特徴とする請求項１ないし９のいずれかに記載の画像読取装置。
【請求項１１】
請求項１ないし１０のいずれかに記載の画像読取装置の構成を備えたことを特徴とするスキャナ装置。
【請求項１２】
請求項１ないし１０のいずれかに記載の画像読取装置の構成を備えたことを特徴とするファクシミリ装置。
【請求項１３】
請求項１ないし１０のいずれかに記載の画像読取装置の構成を備えたことを特徴とする複写機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像読取装置に関し、特に、読取対象物からの光をライン周期で順次光電変換して得られる各ライン分の画信号を複数チャネルのシリアル画信号として並行出力するイメージセンサからの各チャネルのシリアル画信号をアナログ信号処理回路を経てＡ／Ｄ変換手段によりアナログ／デジタル変換して各ライン分の画データを順次取得する一方、前記取得した各ライン分の画データであって各ライン周期における少なくとも有効画像期間に相当する画データが含む黒レベル成分が所定の黒レベル目標値になるように補正する黒レベル補正手段を備えた画像読取装置に関する。また、そのような構成の画像読取装置を構成として含むスキャナ装置、ファクシミリ装置及び複写機に関する。
【背景技術】
【０００２】
ＣＣＤや密着型イメージセンサなどのイメージセンサに対して主走査ライン単位で相対的に副走査される原稿からの反射光を前記イメージセンサに入力して光電変換して得られたシリアル画信号を、サンプリングホールド回路、増幅器などにより構成されるアナログ信号処理回路により処理した上でＡ／Ｄ変換器に入力してアナログ／デジタル変換して主走査ライン単位のデジタルの画データを得る画像読取装置においては、前記Ａ／Ｄ変換器から出力されるデジタル画データが、読取り対象原稿の正味の濃淡の情報のみを含んでいるのが理想であるが、実際にはそのようにはならない。
【０００３】
具体的には、前記イメージセンサから出力され前記アナログ信号処理回路を経て前記Ａ／Ｄ変換器に入力されアナログ／デジタル変換の対象となる画信号は、前記イメージセンサへの入射光が無いまたは前記イメージセンサの各画素に対応する光電変換素子が遮光された状態において出力される画信号レベルに相当する黒レベルの信号成分を含んでいる。その黒レベル成分は、前記アナログ信号処理回路の特性の装置ごとのばらつきや経時変化により変化する。
【０００４】
その黒レベル成分の変動は、特に、原稿画像の濃い（黒い）部分を読み取って得られる、信号レベルの低い画データにおいて、ラインごとの画像の濃さの変動を引き起こし画質の悪化の原因となるため、本来除去されるべきものである。
【０００５】
具体的には、前記Ａ／Ｄ変換器から出力される画データに含まれる黒レベル成分が０レベルに近い、例えば、Ａ／Ｄ変換器の分解能が１０ビット（０ないし１０２３の範囲）である場合、値４０程度の所定の黒レベル目標値に維持されるように補正されるべきである。なお、その場合、黒レベル目標値を値０としないのは、回路特性の変動などに起因して黒レベル補正処理の過程で黒レベル成分がマイナスレベルとなった場合に、０レベルとマイナスレベルが同じ値０とされて正確な黒レベル補正を行えないため、プラスレベルにある程度のオフセットを設定しておく必要があるためである。
【０００６】
そのため、従来の画像読取装置においては、前記Ａ／Ｄ変換器の前段のアナログ信号処理により前記イメージセンサからのシリアル画信号に含まれる黒レベル成分の変動によらず、前記Ａ／Ｄ変換器からの画データが含む黒レベル成分が所定の黒レベル目標値に保たれるように、アナログ／デジタル変換前アナログ段階で黒レベル補正を行うものがある（例えば特許文献１参照）。
【０００７】
また、従来の画像読取装置においては、前記Ａ／Ｄ変換器のよるアナログ／デジタル変化後の、いわば、デジタル段階の画データに対して、前記イメージセンサからのシリアル画信号に含まれる黒レベル成分の変動分を補正するようにすることで、前記イメージセンサからのシリアル画信号に含まれる黒レベル成分の変動によらず、得られたデジタルの画データが含む黒レベル成分が所定の黒レベル目標値に保たれるように補正する、デジタル段階で黒レベル補正を行うものがある（例えば特許文献２参照）。
【０００８】
一方で、画像読取装置においては、イメージセンサを構成する１主走査ライン分の画素（光電変換素子）群を複数の部分画素群に分割し、それら各部分画素群から並行して光電変換信号をとりだし、アナログ信号処理回路により処理した上でＡ／Ｄ変換器により画データに変換するようにすることで、前記イメージセンサ全体としての読取速度を、各部分画素群における読取速度よりも早くできるように構成したものがある（特許文献１，特許文献２等）。
【０００９】
イメージセンサを構成する画素群を複数の部分画素群により構成して並行駆動する構成の画像読取装置においては、各部分画素群から並行出力される各チャネルのシリアル画信号をそれぞれ処理するためのアナログ信号処理回路が各部分画素群（チャネル）について設けられるため、各チャネルに対応するアナログ信号処理回路の相互の特性の固有のバラツキや経時的な変動に起因して、各部分画素群からの、つまり、各チャネルの画信号が含む黒レベル成分に差が生じることになる。
【００１０】
１主走査ラインを構成する画素群を構成する各部分画素群に対応する各チャネルごとにレベルが異なる黒レベル成分は、Ａ／Ｄ変換後の画データにおける縦スジやＳＮ劣化等の画質劣化の要因となるため、各チャネルのシリアル画信号が含む黒レベル成分を所定の黒レベル目標値に補正する必要がある。
【００１１】
そのために、特許文献１ではアナログ段階で黒レベル補正を行い、特許文献２ではデジタル段階で黒レベル補正を行っている。
【００１２】
特許文献１におけるアナログ段階での黒レベル補正は、具体的には、黒レベル補正のための特種モードに移行してＣＰＵによるソフトウェア処理を介在させて黒レベル平均処理を行い、ＤＡＣ制御によりアナログ的に部分画素群（チャネル）間の黒レベル成分の差分のみを補正しようとするものである。
【００１３】
特許文献２におけるデジタル段階での黒レベル補正は、具体的には、各部分画素群（チャネル）に対応して予め見込まれる黒レベル信号成分を補正するためのデータを、変換テーブルとして記憶しておき、各チャネルの画信号をＡ／Ｄ変換して得られた画データをその変換テーブルに基づいて補正することにより、黒レベル信号成分の各部分画素群間のバラツキを補正しようというものである。
【００１４】
【特許文献１】特開２０００−１０６６２９号公報
【特許文献２】特開平６−１４１８８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかし、特許文献１では、部分画素群（チャネル）間の黒レベル成分のレベルの一致化は図れても、各チャネルの画信号には補正された差分を除く共通するレベルの黒レベル信号成分が含まれたままＡ／Ｄ変換されることになり、Ａ／Ｄ変換器の入力範囲の一部が当該黒レベル成分により占有されてしまい、正味の原稿画像信号のＡ／Ｄ変換の精度が低下してしまう問題がある。また、黒レベルの平均化処理にＣＰＵによるソフトウェア制御が介在するため調整時間長くなり、読取り原稿のページ単位での補正は可能であっても、１ページの原稿画像の読取りを構成する高速な主走査ライン単位の読取りにおける各ラインごとの補正には対応できず、１ページの原稿読取りを構成する各主走査ライン単位の読取りにおける黒レベル成分の変動に追従しての補正は行えないという大きな問題がある。
【００１６】
また、特許文献２では、部分画素群（チャネル）間の黒レベル成分のバラツキは補正できても、各部分画素群からの画信号は補正前の黒レベル信号成分を含んだままＡ／Ｄ変換されることになり、Ａ／Ｄ変換器の入力範囲の一部が当該黒レベル成分により占有されてしまい、正味の原稿画像信号のＡ／Ｄ変換の精度が低下してしまう問題がある。また、各チャネルの画信号の黒レベル成分は、各チャネルの画信号をそれぞれアナログ処理する各アナログ処理回路における、装置内部温度の変化や回路特性そのものの経時変化により変動するものであるため、デジタル段階での変換テーブルによる補正では十分な補正ができず、また、１ページの原稿画像の読取りを構成する高速な主走査ライン単位の読取りにおける補正には対応できず、１ページの原稿読取りを構成する各主走査ライン単位の読取りにおける黒レベル信号成分の変動に追従しての補正は行えない。
【００１７】
特許文献１や特許文献２に見られる不具合を回避するためには、イメージセンサを構成する画素群を構成する各部分画素群にそれぞれ対応する各アナログ処理回路において、主走査ライン単位の読取り期間（ライン周期）のそれぞれにおいてアナログ段階での黒レベル補正を行えるようにすればよい、
【００１８】
そのような、主走査ライン単位の読取り期間（ライン周期）のそれぞれにおけるアナログ段階での黒レベル補正は、主走査ライン単位の読取り期間（ライン周期）の初期の黒レベル出力期間（各部分画素群を構成する画素（光電変換素子）のうちの遮光された画素に対応する）において、当該読取り期間（ライン周期）における黒レベル信号成分値を取得し、その黒レベル出力期間に続く有効画像期間（各部分画素群を構成する画素（光電変換素子）のうちの遮光されていない通常の画素に対応する）において、各部分画素群（チャネル）の画信号から当該黒レベル信号成分レベルをアナログ的に減じることにより実現することは可能である。
【００１９】
具体的には、各部分画素群（チャネル）において、読取り期間（ライン周期）のうちの黒レベル出力期間に黒レベル信号成分をＡ／Ｄ変換して得て保持していた値を、Ｄ／Ａ変換器の入力データとし、当該読取り期間（ライン周期）のうちの前記有効画像期間においてそのＤ／Ａ変換器からの信号を各部分画素群からのシリアル画信号からアナログ減算器により減じることにより可能である。その場合、読取り期間（ライン周期）のうちの黒レベル出力期間における黒レベル成分のＡ／Ｄ変換及び変換値の記憶は、ＣＰＵが介在しない高速な論理回路により構成可能であり、また、読取り期間（ライン周期）のうちの有効画像期間におけるアナログ的な減算も、ＣＰＵが介在しない高速なアナログ回路により構成可能であるため、主走査ライン単位の読取り期間（ライン周期）のそれぞれにおけるアナログ段階での黒レベル補正を実現できる。
【００２０】
しかし、そのように、各部分画素群（チャネル）のそれぞれについて、アナログ段階で黒レベル補正を行うめたには、各部分画素群（チャネル）のそれぞれについて、Ｄ／Ａ変換器やアナログ減算器などのアナログ回路構成が必要となり、黒レベル補正のための回路規模の増大による、装置コストの上昇、発熱の増大、アナログ回路調整工数の増加、回路の物理的なサイズの増大等の問題が生じる。
【００２１】
その問題は、読取りの高速化等のためにイメージセンサを構成する画素群を構成する部分画素群（チャネル）数が増すといっそう顕著になるものであり、近年の画像読取装置における読取り速度高速化の要請に応えるためには上記問題点がいっそう顕在化してくることが予想される。
【００２２】
本発明は係る事情に鑑みてなされたものであり、複数チャネルのシリアル画信号を並行出力する構成のイメージセンサから出力される各チャネルの画信号について、最小限の回路規模で理想に近い黒レベル補正をライン周期で行うことができる画像読取装置を提供することを目的とする。
【課題を解決するための手段】
【００２３】
請求項１に記載の画像読取装置は、読取対象物からの光をライン周期で順次光電変換して得られる各ライン分の画信号を複数チャネルのシリアル画信号として並行出力するイメージセンサからの各チャネルのシリアル画信号をアナログ信号処理回路を経てＡ／Ｄ変換手段によりアナログ／デジタル変換して各ライン分の画データを順次取得する一方、前記取得した各ライン分の画データであって各ライン周期における少なくとも有効画像期間に相当する画データが含む黒レベル成分が所定の黒レベル目標値になるように補正する黒レベル補正手段を備えた画像読取装置において、前記複数チャネルは１つの基準チャネルと１または複数の従属チャネルとにより構成されるものである一方、前記黒レベル補正手段は、前記各ライン周期における前記有効画像期間に先立つ黒レベル出力期間において、前記複数チャネルを構成する各チャネルのシリアル画信号として出力される各黒レベルをそれぞれ検出して前記有効画像期間において参照可能に保持する複数の黒レベル保持手段と、前記有効画像期間において、前記基準チャネルに対応する前記黒レベル保持手段が保持する黒レベルと前記黒レベル目標値との差分に基づいて前記複数チャネルを構成する各チャネルのシリアル画信号が含む各黒レベル成分を前記アナログ／デジタル変換前のアナログ段階において補正する黒レベル粗補正手段と、前記有効画像期間において、前記基準チャネルに対応する黒レベル保持手段が保持する黒レベルと前記各従属チャネルに対応する黒レベル保持手段が保持する各黒レベルとの各差分に基づいて前記各従属チャネルの画データが含むそれぞれの黒レベル成分を前記アナログ／デジタル変換後のデジタル段階において補正する黒レベル差分補正手段とにより構成されることを特徴とする画像形成装置。
【００２４】
請求項２に記載の画像読取装置は、読取対象物からの光をライン周期で順次光電変換して得られる各ライン分の画信号を複数チャネルのシリアル画信号として並行出力するイメージセンサからの各チャネルのシリアル画信号をアナログ信号処理回路を経てＡ／Ｄ変換手段によりアナログ／デジタル変換して各ライン分の画データを順次取得する一方、前記取得した各ライン分の画データであって各ライン周期における少なくとも有効画像期間に相当する画データが含む黒レベル成分が所定の黒レベル目標値になるように補正する黒レベル補正手段を備えた画像読取装置において、前記黒レベル補正手段は、前記各ライン周期における前記有効画像期間に先立つ黒レベル出力期間において、前記複数チャネルを構成する各チャネルのシリアル画信号として出力される各黒レベルをそれぞれ検出して前記有効画像期間において参照可能に保持する複数の黒レベル保持手段と、前記複数チャネルのうちの１つのチャネルを基準チャネルとして設定して残りのチャネルを従属チャネルとする基準チャネル設定手段と、前記有効画像期間において、前記基準チャネルに対応する黒レベル保持手段が保持する黒レベルと前記各従属チャネルに対応する黒レベル保持手段が保持する各黒レベルとの各差分に基づいて前記各従属チャネルの画データが含む黒レベル成分を前記アナログ／デジタル変換後のデジタル段階において補正する黒レベル差分補正手段とにより構成されることを特徴とする。
【００２５】
請求項３に記載の画像読取装置は、請求項２に記載の画像読取装置において、前記基準チャネル設定手段は、前記各ライン周期における前記有効画像期間に先立つ前記黒レベル出力期間において、前記複数チャネルを構成する各チャネルのシリアル画信号として出力される各黒レベルをそれぞれ検出して、最小の黒レベルを出力したチャネルを前記基準チャネルとして設定するものであることを特徴とする。
【００２６】
請求項４に記載の画像読取装置は、請求項２に記載の画像読取装置において、前記基準チャネル設定手段は、前記各ライン周期における前記有効画像期間に先立つ黒レベル出力期間において、前記複数の黒レベル保持手段がそれぞれ検出した前記各チャネルのシリアル画信号として出力される各黒レベルを比較して最小の黒レベルを出力したチャネルを前記基準チャネルとして設定するものであることを特徴とする。
【００２７】
請求項５に記載の画像読取装置は、請求項３または４のいずれかに記載の画像読取装置において、前記基準チャネル設定手段は、１回の読み取り動作開始時に設定した前記基準チャネルを、当該１回の読み取り動作中における各ライン周期についての基準チャネルとして維持することを特徴とする。
【００２８】
請求項６に記載の画像読取装置は、請求項２に記載の画像読取装置において、前記基準チャネル設定手段は、外部からの基準チャネルとして設定すべきと指示されたチャネルを基準チャネルとして設定するものであることを特徴とする。
【００２９】
請求項７に記載の画像読取装置は、請求項１ないし６のいずれかに記載の画像読取装置において、前記複数の黒レベル保持手段のそれぞれは、対応するチャネルにおいて前記黒レベル出力期間に出力される黒レベルを複数画素分平均化したレベルを保持するものであることを特徴とする。
【００３０】
請求項８に記載の画像読取装置は、請求項１ないし７のいずれかに記載の画像読取装置において、前記複数チャネルのチャネル数は２であることを特徴とする。
【００３１】
請求項９に記載の画像読取装置は、請求項１ないし７のいずれかに記載の画像読取装置において、前記複数チャネルのチャネル数は３以上であることを特徴とする。
【００３２】
請求項１０に記載の画像読取装置は、請求項１ないし９のいずれかに記載の画像読取装置において、前記複数チャネルは、複数グループにそれぞれ属する各グループ所属の複数チャネルの集まりとして構成される一方、前記黒レベル補正手段は、前記各グループ所属の複数チャネルのそれぞれについて独立して複数設けられることを特徴とする。
【００３３】
請求項１１に記載のスキャナ装置は、請求項１ないし１０のいずれかに記載の画像読取装置の構成を備えたことを特徴とする。
【００３４】
請求項１２に記載のファクシミリ装置は、請求項１ないし１０のいずれかに記載の画像読取装置の構成を備えたことを特徴とする。
【００３５】
請求項１３に記載の複写機は、請求項１ないし１０のいずれかに記載の画像読取装置の構成を備えたことを特徴とする。
【発明の効果】
【００３６】
請求項１に係る発明によれば、前記イメージセンサから出力される各チャネルのシリアル画信号がそれぞれ含む黒レベル成分をアナログ段階における粗補正により完全とはいわないまでもほぼ黒レベル目標値に近いレベルに補正することができるため、前記イメージセンサからの出力されるシリアル画信号が含む正味の画像信号を前記Ａ／Ｄ変換手段の入力範囲を有効に使用してデジタルの画データに変換することができるばかりでなく、そのアナログ段階での黒レベル補正のために必要なアナログ回路構成は最小限で済む。また、デジタル段階まで残った各チャネルの画データが含む黒レベル成分は、簡素なデジタル回路により完全に前記黒レベル目標値に補正できるため、得られた画データにおける、イメージセンサからの各チャネルのシリアル画信号が一部互いに独立したアナログ信号処理回路を辿る等のために起きる各チャネルの画データが含む黒レベル成分の相互の差に起因する画質劣化の防止を、小規模で発熱量も少なく低コストで調整工数も少なくて済み物的な空間の低減も可能な回路構成により実現するこが可能となる効果が得られる。
【００３７】
請求項２に係る発明によれば、請求項１に係る発明では固定であった基準チャネルを、前記基準チャネル設定手段により設定して、その設定した基準チャネルと残りの従属チャネルとにおいて請求項１に係る発明と同様のアナログ段階での黒レベル祖補正と、デジタル段階での黒レベル差分補正を行えるため、最良の黒レベル補正結果を得られる基準チャネルを選択・設定した黒レベル補正が可能となる効果が得られる。
【００３８】
請求項３に係る発明によれば、各ライン周期における黒レベル補正において、最小の黒レベルを出力するチャネルが、前記基準チャネルとして選択・設定されるようになるため、前記アナログ段階での黒レベル粗補正において、前記基準チャネルの黒レベルが、前記黒レベル目標値より大きく、各従属チャネルの黒レベルから、前記基準チャネルの黒レベルと前記黒レベル目標値との差分が差し引かれても、前記各従属チャネルの黒レベルがマイナスレベルになることがなく、前記アナログ／デジタル変換時にマイナスレベルの黒レベルが０レベルに変換されてデジタル段階での黒レベル粗補正が正しく行われなくなる事態の発生を防止できる効果がある。逆にいえば、前記黒レベル目標値を低く設定しても、正しく黒レベル補正できることになるため、前記Ａ／Ｄ変換手段の入力範囲を正味の画データのためにいっそう有効に使用できるようになる効果が得られる。
【００３９】
請求項４に係る発明によれば、前記各ライン周期における前記有効画像期間に先立つ黒レベル出力期間において、黒レベルを出力したチャネルを特定するために、前記複数の黒レベル保持手段における検出結果を利用するようにしたため、請求項３と同様の効果を、最小限の回路規模で実現することが可能となる効果が得られる。
【００４０】
請求項５に係る発明によれば、１回の読み取り動作中は、読み取り開始時に設定した基準チャネルを、例え、当該読み取り動作中に、前記複数チャネルを構成する各チャネルの黒レベル出力に変動があって、最小の黒レベルを出力するチャネルに変更があったとしても、基準チャネルとして維持するようにしたため、読み取り動作中に基準チャネルが変更になった場合に生じ得る、チャネル間のゲイン、アナログ処理回路の特定のバラツキに起因して、得られた各ラインの画データが含む黒レベルが前記黒レベル目標値に対して微妙に変動して画質劣化が生じるおそれを回避できる利点がある。なお、１回の読み取り動作は、複数ページで構成される１文書を読み取る動作であってもよし、１ページの原稿を読み取る動作であってもよいし、２ページ以上の複数ページの原稿を読み取る動作であってもよいし、例えば数百ライン分を読み取る動作であってもよいが、少なくとも１ページの読み取り動作中は基準チャネルは固定されるべきである。もっとも、アナログ信号処理回路の精度や、アナログ／デジタル変換の分解能が十分高く、ページ途中であっても基準チャネルを変更するほうが得られた画データの画質向上に効果的である場合には、ページ途中であっても変更するように構成してもよいのはいうまでない。
【００４１】
請求項６に係る発明によれば、前記黒レベル補正手段における前記基準チャネルの設定を、前記黒レベル補正手段内での判断ではなく、外部の判断に委ねることも可能になるため、外部の所定の判断手段が最適と判断したチャネルを基準チャネルとして、最適な黒レベル補正を行うことが可能となる効果が得られる。
【００４２】
請求項７に係る発明によれば、黒レベル補正のために精度よく検出すべき、前記イメージセンサから出力される各チャネルのシリアル画信号が含む黒レベルをノイズの影響が低減されるように平均化するようにしたため、精度のよい黒レベル補正が可能となる効果が得られる。
【００４３】
請求項８に係る発明によれば、前記イメージセンサが２チャネルのシリアル画信号を並行出力するものである場合に本発明を適用することができる。
【００４４】
請求項９に係る発明によれば、前記イメージセンサが３チャネル以上のシリアル画信号を並行出力するものである場合に本発明を適用することができる。
【００４５】
請求項１０に係る発明によれば、１つのイメージセンサが複数チャネルのシリアル画信号を並行出力する構成のものであって、それら複数チャネルが、回路構成的に互いに独立性の高い複数のグループにそれぞれ属する複数のチャネルの集まりにより構成されるような場合に、各グループについてそれぞれ前記黒レベル補正手段を独立して備えるようにしたため、各グループごとの回路特性の差異に柔軟に対応した精度の高い黒レベル補正が可能となる効果が得られる。
【００４６】
請求項１１に係る発明によれば、スキャナ装置において請求項１ないし１０のいずれかに記載の発明の効果を得ることができる。
【００４７】
請求項１２に係る発明によれば、ファクシミリ装置において請求項１ないし１０のいずれかに記載の発明の効果を得ることができる。
【００４８】
請求項１３に係る発明によれば、複写機において請求項１ないし１０のいずれかに記載の発明の効果を得ることができる。
【発明を実施するための最良の形態】
【００４９】
以下、添付図面を参照しながら、本発明を実施するための最良の形態について説明する。
【００５０】
図１に、本発明を実施するための最良の形態に係る画像読取装置１を含むシステム構成について示す。
【００５１】
同図において、画像読取装置１は、ＰＳＴＮ２００を介してＰＳＴＮ２００上のファクシミリ装置２０１との間で画データの送受信を行うことができる。また、画像読取装置１は、もしＩＳＤＮ３００とのインターフェースを備えればＩＳＤＮ３００上のファクシミリ装置３０１との間での画データの送受信も可能である（本発明を実施するための最良の形態では備えていない）。また、画像読取装置１は、ＬＡＮ５００に接続され、パケット変換を行うルータ装置５０２を介してインターネット４００に接続され、インターネット４００上のパーソナルコンピュータ４０２との間で電子メールによる画像データの送受信や、インターネット４００上のネットワークファクシミリ装置４０１との電子メールやＩＴＵ−Ｔ勧告Ｔ．３８などに基づくリアルタイムネットワークファクシミリ通信による画データの送受信を行うことができる。また、画像読取装置１は、ＬＡＮ５００上のパーソナルコンピュータ（ＰＣ）５０１ａ、５０１ｂ、５０１ｃ等との間で画データのやりとりを行うことができる。
【００５２】
つまり、画像読取装置１は、公衆回線を介した通常のファクシミリ装置、ネットワークファクシミリ装置、ＰＣ５０１ａ等にとってのスキャナ装置、ＰＣ５０１ａ等にとってのプリンタ装置、複写機等としての機能等を複合的に備えたものである。
【００５３】
図２に画像読取装置１のブロック構成について示す。
【００５４】
同図において、ＣＰＵ２は、ＲＡＭ４を作業領域として使用しつつ、ＲＯＭ３に書き込まれた制御プログラムに基づいて装置各部を制御したり、各種データ処理をしたり、プロトコル制御を行う中央演算処理装置である。
【００５５】
ＲＯＭ３は、ＣＰＵ２が装置各部を制御するための制御プログラムや、各文字コードに対応するフォントデータなどの制御に必要な各種データが記憶されるリードオンリメモリである。
【００５６】
ＲＡＭ４は、前述したようにＣＰＵ２の作業領域として使用されるランダムアクセスメモリである。
【００５７】
ＥＥＰＲＯＭ（電気的に書き換え可能な読み出し専用メモリ）５は、装置動作に必要な各種情報が記憶されると共に、装置の電源がオフされた状態でもその記憶内容を保持するためのメモリであり、バッテリバックアップされたＳＲＡＭ（スタティックＲＡＭ）や磁気ディスク装置への置き換えも可能である。
【００５８】
時計回路６は、現在の日付及び時刻を常に計時しているもので、ＣＰＵ２は、システムバス１４を介して時計回路６を読み出すことで、現在の日時（日付と時刻）を知ることができる。
【００５９】
操作表示部７は、ユーザからの操作入力を受け入れるための各種キーが配設される一方、液晶表示装置等の表示器を備え、ユーザに知らせるべき装置の動作状態や、各種メッセージを表示するものである。
【００６０】
読取部８は、原稿を読み取って画データを得るためのものである。この読取部８の構成については、後に詳細に説明する。
【００６１】
書込部９は、画像データを記録紙に印刷出力するためのものである。
【００６２】
画像処理部１０は、生の画像データの符号化圧縮、及び、符号化された圧縮データの復号伸張の符号化復号化処理や、２値化処理、変倍処理、縮小拡大処理、画像補正処理、画データを構成する各主走査ラインにおける画素順番の並べ替え処理、送信日時や受信日時の文字列情報などの付加情報の付加処理などの、画像読取装置１において扱う画データに関する各種処理を行う。
【００６３】
ＬＡＮ通信制御部１０は、いわゆるＮＩＣ（Network Interface Card）であり、ＬＡＮ５００に接続され、ＬＡＮプロトコル上でのＣＰＵ２によるＴＣＰ／ＩＰプロトコルのやりとりにより、その上位のプロトコルにより各種情報のやりとりなどを行えるようにするためのものである。
【００６４】
通信制御部１２は、ＮＣＵ部１３を介してＰＳＴＮ２００と接続され、相手側通信端末との通信の制御を行う。その通信制御部１２は、ＮＣＵ部１３を制御し、ＮＣＵ部１３にて検出されたリンギング電圧のパルスの検出や、ＤＴＭＦ信号の検出、トーン信号の検出、送信時の発呼を行う。また、通信制御部１２は、モデムを有しており、相手側通信端末より受信した受信データ（変調されている）を復調したり、逆に、送信時の送信データを変調し送信したりする。具体的には、ＩＴＵ−Ｔ勧告Ｔ．３０に基づくＧ３ファクシミリ制御信号をやりとりするための低速モデム機能能（Ｖ．２１モデム）、及び、主に文書画像データをやりとりするための高速モデム機能である、Ｖ．１７、Ｖ．３３、Ｖ．３４、Ｖ．２９、Ｖ．２７ｔｅｒの各モデム機能を備えている。
【００６５】
ＮＣＵ部１３はＰＳＴＮ２００に接続され、回線の閉結や、呼び出し信号（リンギング）の検出などをおこなう。
【００６６】
システムバス１４は、上記各部がデータをやり取りするためのデータバス・アドレスバス・制御バス、割り込み信号ラインなどにより構成される信号ラインである。
【００６７】
以上の構成で、画像読取装置１は、スキャナ装置として、ファクシミリ装置の送信側として、または複写機として、原稿画像を読取り画データを得るが、その読み取りは前述したように、読取部８により行われる。
【００６８】
図３に読取部８のブロック構成について示す。
【００６９】
同図において、読取部８は、主走査ライン単位の読取り画信号Ｓccdをシリアル出力するイメージセンサであるＣＣＤ８１、そのシリアルの読取り画信号Ｓccdをアナログ段階で信号処理し、デジタルのシリアル画データに変換して必要なデジタル段階でのデータ処理を行って画データＤoutとして出力するアナログ信号処理回路８２、アナログ信号処理回路からの画データＤoutをシェーディング補正した画データを出力するシェーディング補正回路８４、そのシェーディング補正回路が参照する白基準画像データを保持するシェーディング補正用データ記憶部８５、その白基準画像データＤoutを取得するための基準白板レベル検出回路８３、及び、タイミング信号発生部８６により構成されている。タイミング信号発生部８６は、読取部８の各部にタイミング信号を供給するものである。
【００７０】
読取部８は、図示しない副走査機構により副走査される原稿Ｄ、または、白基準板ＰｗをＣＣＤ８１により主走査ライン単位で読み取る。その際ＣＣＤ８１からライン周期ごとに順次出力される画信号Ｓccdは、アナログ信号処理回路８２によりアナログ段階での信号処理がなされると共にデジタルの画データに変換されデジタル段階での必要なデータ処理がなされて画像データＤoutとして出力される。
【００７１】
また、読取部８では、そのアナログ信号処理回路８２からの画像データＤoutをシェーディング補正した上で、システムバス１４を介してＣＰＵ２に渡す。ＣＰＵ２は読取部８から渡された主走査ライン単位の画像データをＲＡＭ４に記憶したり、画像処理部１０により必要な処理をした上で、蓄積、ＰＣ１０１ａ等へのＬＡＮ５００を介した転送、指定宛先へのファクシミリ送信、メール送信等の後段の処理を行う。
【００７２】
アナログ信号処理回路８２から出力される画像データＤoutに対するシェーディング補正はシェーディング補正回路８４により行う。シェーディング補正回路８４は、シェーディング補正用データ記憶部８５に設定・記憶されたシェーディング補正用データを参照する。そのシェーディング補正用データは、白基準板Ｐｗを読み取って得た、シェーディング補正前の画像データＤoutを白基準板レベル検出回路８３により直接検出することにより取得される。ＣＰＵ２は、原稿Ｄの読み取り開始に先立って、白基準板レベル検出回路８３から得られたシェーディング補正用データをシェーディング補正用データ記憶部８５に設定して原稿Ｄの読み取り中にシェーディング補正回路５４に参照させて正規化処理をさせることにより、アナログ信号処理回路８２から出力される画像データＤoutに対して、実際の原稿Ｄの読み取り時における光学系の減衰ムラやＣＣＤ８１の各画素の受光素子の感度ムラを補正した画像データを得ることができる。
【００７３】
図４に、読取部８のＣＣＤ８１のタイミング信号発生部８６から供給される各タイミング信号、つまり、ライン同期信号（XLSYNC）、クランプ信号（INCLP）、及び、黒調整期間信号（BLKCLP）の各タイミング信号と、ＣＣＤ８１からの出力画像データ（Ｄout）との関係について示す。なお、出力画像データＤoutは、ＣＣＤ８１から出力される画信号Ｓccdがリアルタイム処理されて得られるものであるため、各タイミング信号と出力画像データＤoutとの関係は、各タイミング信号と画信号Ｓccdとの関係でもある。
【００７４】
同図において、ＣＣＤ８１は、ライン同期信号（XLSYNC）により規定される１ライン周期において、「空送り期間」、「黒レベル出力期間」、及び、「有効画像期間」の各期間に対応する、画信号Ｓccd（画像データＤoutに対応する）を出力する。
【００７５】
「空送り期間」は、ＣＣＤ８１の画素（受光素子）のない期間である。「黒レベル出力期間」は、ＣＣＤ８１の画素（受光素子）が有る期間であるが、その受光素子が遮光処理されていて入射光に関わりなく黒レベルを出力する画素（受光素子）に対応する期間であり、オプティカルブラック期間と称されることもあるものである。画素のない「空送り期間」も、画素があっても遮光されている「黒レベル出力期間」も共に同じレベルの信号を出力する。つまり、「空送り期間」も黒レベルを出力する期間であるという意味において、実質的に「黒レベル出力期間」といってもよい期間である。「有効画像期間」は、各画素（受光素子）が遮光されておらず、各画素（受光素子）に入射する光量に応じた、有効な画像信号を出力する期間である。
【００７６】
クランプ信号（INCLP）は、ＣＣＤ８１からの出力画信号の基準レベルを、「空送り期間」においてアナログ信号処理回路８２の内部基準電位にクランプするための信号である。
【００７７】
黒調整期間信号（BLKCLP）は、黒レベル調整実行タイミングを規定する信号であり、「空送り期間」において黒レベル調整が実行されるタイミングに設定されている。
【００７８】
なお、クランプ、及び、黒レベル調整は、「空送り期間」ではなく「黒レベル出力期間」で実行してもよい。
【００７９】
ＣＣＤ８１からの出力画信号Ｓccdとアナログ信号処理回路８２の入力とはＡＣカップリングされている。「INCLP」期間にアナログ信号処理回路８２の内部基準電位が、ＡＣカップリングコンデンサ（図示略）のアナログ信号処理回路８２入力側にチャージされる。それにより、ＣＣＤ８１の出力画信号の基準レベルが「空送り期間」においてアナログ信号処理回路８２の内部基準電位にクランプされる。
【００８０】
そして、次に「BLKCLP」期間に黒レベル補正のための回路（詳細後述）によりＣＣＤ８１の「空送り期間」の黒レベル出力があらかじめ設定された黒レベル目標値に補正される。その黒レベル補正は、ライン単位（ライン周期）で実行されるために、ＣＣＤ８１からの「空送り期間」または「黒レベル出力期間」の各期間における出力画信号、つまり、黒レベルがライン毎に変動するようなシステムでもＣＣＤ８１からの出力画信号が含む黒レベル成分をライン単位で常に黒レベル目標値に補正することが可能である（詳細後述）。
【００８１】
図５に、ＣＣＤ８１の１ラインを構成する画素群の構成例について示す。
【００８２】
同図において、ＣＣＤ８１は、図４の「黒レベル出力期間」に対応する「遮光された画素（受光素子）群」と、図４の「有効画像期間」に対応する「通常（非遮光）画素（受光素子）群」とにより構成され、シリアルの画信号は、「遮光された画素群」からの画信号（図４の黒レベル期間に対応）に続いて「通常画素群」からの画信号（図４の有効画像期間に対応）が出力される順番で出力される。
【００８３】
図５に示す構成のＣＣＤ８１の１ラインを構成する画素群からの画信号の出力形態としては、１チャネルのシリアル信号として取り出すのが基本であるが、１ラインの読み取りに要する時間の短縮のために、図６に示すように、１画素おきの画素で構成される２チャネルの画素群からそれぞれシリアル画信号Ｓccd（０）、及び、シリアル画信号Ｓccd（１）として並行して出力される形態もある。その場合、シリアル画信号Ｓccd（０）、及び、Ｓccd（１）のそれぞれの先頭には、図５の「遮光された画素群」に対応する黒レベル信号が並行して出力されることになる。
【００８４】
また図７に示すように、２画素おきの画素で構成される３チャネルの画素群からそれぞれシリアル画信号Ｓccd（０）、シリアル画信号Ｓccd（１）、及び、シリアル画信号Ｓccd（２）として並行して出力される形態もある。図７の出力形態は、ＣＣＤ８１がモノクロ読み取りのものである場合に１ラインの読み取りに要する時間の短縮のために適用される場合もあるし、ＣＣＤ８１がＲＧＢの各色成分に対応した画素を２画素おきに配置して構成されたカラー読み取りのためのもので、各色成分の画素群から並行してシリアル画信号を出力する構成に適用される場合もある。また、ＲＧＢの各色成分の画素群を更に、図６に示したように２チャネルの画素群で構成して合計６チャネルのシリアル画信号を並行出力する出力形態も考えられる。その場合も、シリアル画信号Ｓccd（０）、Ｓccd（１）、及び、Ｓccd（２）のそれぞれの先頭には、図５の「遮光された画素群」に対応する黒レベル信号が並行して出力されることになる。
【００８５】
図８に、ＣＣＤ８１の１ラインを構成する画素群の、図５とは異なる構成例について示す。
【００８６】
同図において、ＣＣＤ８１の１ラインを構成する画素群は、左右対称に配置された「左側画素群」と「右側画素群」とにより分割構成されている。
【００８７】
「左側画素群」及び「右側画素群」のそれぞれは、図４の「黒レベル出力期間」に対応する「遮光された画素（受光素子）群」と、図４の「有効画像期間」に対応する「通常（非遮光）画素（受光素子）群」とにより構成され、シリアルの画信号は、「遮光された画素群」からの画信号（図４の黒レベル期間に対応）に続いて「通常画素群」からの画信号（図４の有効画像期間に対応）が出力される順番で出力される。
【００８８】
図８に示す構成のＣＣＤ８１の１ラインを構成する画素群からの画信号の出力形態としては、図９に示すように、左右２チャネルのシリアル画信号ＣＣＤ（０）及び（１）として取り出すのが基本である。その場合、シリアル画信号Ｓccd（０）、及び、Ｓccd（１）のそれぞれの先頭には、図８の「遮光された画素群」に対応する黒レベル信号が並行して出力されることになる。
【００８９】
また、１ラインの読み取りに要する時間の短縮のために、図１０に示すように、左側画素群において１画素おきの画素で構成される２チャネルの画素群からそれぞれシリアル画信号Ｓccd（０）、及び、Ｓccd（１）として並行して出力する一方、右側画素群において１画素おきの画素で構成される２チャネルの画素群からそれぞれシリアル画信号Ｓccd（２）、及び、Ｓccd（４）として並行して出力する形態もある。その場合、シリアル画信号Ｓccd（０）、Ｓccd（１）、Ｓccd（２）、及び、Ｓccd（３）のそれぞれの先頭には、図５の「遮光された画素群」に対応する黒レベル信号が並行して出力されることになる。
【００９０】
このように、ＣＣＤ８１の１ラインを構成する画素群からのシリアル画信号の出力形態としては、２またはそれ以上の複数チャネルが並行出力される場合があり、その場合に、図４の「黒レベル出力期間（空送り期間であってもよい）」において収集した黒レベルに基づいて、図４の「有効画像期間」においてアナログ信号処理回路８２から出力されるシリアル画データＤoutが含む黒レベルが一定の目標レベルになるようにする補正、つまり、黒レベル補正を、アナログ段階で全て行うとすると、そのためのアナログ回路規模が増大してしまう問題があり、その問題は、ＣＣＤ８１の１ラインを構成する画素群から出力されるシリアル画信号のチャネル数が多くなるほど大きくなる。逆に、黒レベル補正を、デジタル段階のみで行うとした場合、ＣＣＤ８１の画素（受光素子）への入射光量に応じた画データの成分である正味の画データ成分に高レベルの黒レベルのデータ成分が重畳したままアナログ／デジタル変換されるため、その分Ａ／Ｄ変換器の分解能のうちの正味の画データ成分に割り当てられる分が減少してしまい。正味の画像データ成分のＡ／Ｄ変換精度が落ちる問題がある。
【００９１】
そこで、本発明を実施するための最良の形態では、黒レベル補正を、アナログ段階での粗補正と、デジタル段階での差分補正とにより行うようにすることで、黒レベル補正のために必要なアナログ回路規模を最小限に抑えつつ正味の画像データ成分のＡ／Ｄ変換精度も維持できるようにする。
【００９２】
そのために、図３の読取部８のアナログ信号処理回路８２を、図１１に示すように構成する。
【００９３】
図１１に示す構成は、ＣＣＤ８１がシリアル画信号Ｓccd（０）及び（１）の２チャネルのシリアル画信号が並行出力される構成のものである場合に、つまり、ＣＣＤ８１が、図６や図９に示した構成のものである場合に適用されるものである。
【００９４】
図１１に示す構成について説明する前に、図１１に示す構成のアナログ信号処理回路８２により行われる黒レベル補正について図１２ないし図１５の模式図を参照して説明する。なお、図１２ないし図１５に示す画データＤoutは、図６の構成のＣＣＤ８１の画素配列に対応したものであり、１画素おきの「（０）」の画素が、チャネル（０）のシリアル画データＳccd（０）を出力する画素群を構成するものであり、１画素おきの「（１）」の画素が、チャネル（１）のシリアル画データＳccd（１）を出力する画素群を構成するものである。また、図１２ないし図１５に示す画データＤoutにおいては、正味の画像データの成分は、画素によらず同一レベルであるものとしている（実際には画素ごとに異なるレベルとなる）。
【００９５】
図１２は、アナログ信号処理回路８２により黒レベル補正されて出力されるシリアル画データＤoutであって、理想的なもの、つまり、黒レベル成分が、画素によらず、黒レベル目標値相当の成分Ｂ（ｔ）に補正されているものについて示している。その黒レベル目標値は、１０ビット（０〜１０２３）の分解能で画信号をＡ／Ｄ変換する場合には値４０程度に設定されるものである。黒レベル目標値は、正味の画信号のＡ／Ｄ変換の精度向上の観点からは値０であることが理想であるが、補正後の黒レベルが０ボルト以下となってしまった場合に一律にＡ／Ｄ変換値が０となって判別できないため、値０よりもある程度高い値が黒レベル目標値が設定される。黒レベル補正後のシリアル画データは、各画素についての画データが含む黒レベル成分が一定の目標値に補正されているため、後段の画像処理においては、画素ごとの黒レベルの影響をうけない処理が可能である。
【００９６】
図１２において、画像データＤoutは、チャネル（０）に属する各画素、及び、チャネル（１）に属する各画素の双方において、黒レベルが目標値相当の成分Ｂ（ｔ）に補正されている様子が示されている。
【００９７】
しかし、黒レベル補正なしの場合の画像データＤoutは、図１３に示すように、チャネル（０）に属する各画素の黒レベルＢ（０）及び、チャネル（１）に属する各画素の黒レベルＢ（１）が、黒レベル目標値相当のレベルＢ（ｔ）ではないばかりでなく、互いにレベルが異なっている。これは、ＣＣＤ８１から出力されるチャネル（０）のシリアル画信号Ｓccd（０）と、チャネル（１）のシリアル画信号Ｓccd（１）とがそれぞれＡ／Ｄ変換されるまでに辿ったアナログ回路の特性の差等に起因している。ＣＣＤ８１から出力される複数チャネルを構成する各チャネルの画信号は、アナログ／デジタル変換されるまで、独立してアナログ信号処理回路で処理される場合もあるし、アナログ／デジタル変換前のいずれかの段階で１系統のアナログ信号処理回路に統合されるにしても、それまでは互いに独立したアナログ信号処理回路を経るため、図１３に示すようなチャネル間のレベル差は多かれ少なかれ生じ得る。
【００９８】
ＣＣＤ８１からのシリアル画信号を複数チャネルで処理する場合に、各チャネルに付随するアナログ回路の特性を完全に一致させることは不可能で、図１３に示すような差が生じるが、しかし、その差は、黒レベルＢ（０）及びＢ（１）の絶対的なレベルと比較すれば小さい。それは、黒レベルＢ（０）及びＢ（１）が完全に一致しないまでも互いにある程度の相関を持っているためである。
【００９９】
そこで、図１１のアナログ信号処理回路８２では、黒レベル補正に関して、チャネル（０）を基準チャネルとし、チャネル（１）をその基準チャネルに従属する、従属チャネルとして、アナログ段階において、基準チャネルであるチャネル（０）のシリアル画信号Ｓccd（０）を優先して、チャネル（０）の黒レベルＢ（０）と黒レベル目標値Ｂ（ｔ）との差を、黒レベルＢ（０）及び、従属チャネルであるチャネル（１）のＢ（１）の双方から差し引く、黒レベル粗補正を行う。
【０１００】
その結果は、図１４に示すようになり、チャネル（０）については、黒レベルが目標値Ｂ（ｔ）に補正されるが、チャネル（１）については、チャネル（０）の元の黒レベルＢ（０）とチャネル（１）の元の黒レベルとの差分ΔＢ０１が、目標値Ｂ（ｔ）に対するオフセットとして残ることになる。
しかし、チャネル（１）についても黒レベルの目標値Ｂ（ｔ）へのアナログ段階での補正は完全ではないにしてもある達成されていて、デジタル段階に持ち越されるのは、チャネル（１）についての黒レベルの目標値Ｂ（ｔ）との差分のΔＢ０１の補正のみということになる。
【０１０１】
図１５は、図１４に示すアナログ段階での黒レベル粗補正後に、デジタル段階での黒レベル差分補正、つまり、チャネル（１）についての黒レベルの目標値Ｂ（ｔ）との差分のΔＢ０１の補正を行った場合について示している。図１５に示す状態は、図１２に示す理想的な状態と同一の状態、つまり、チャネル（０）及び（１）の双方の黒レベルが目標値Ｂ（ｔ）と一致した状態となる。
【０１０２】
次に、以上説明した、アナログ段階での「粗補正」及びデジタル段階での「差分補正」の組み合わせにより黒レベル補正を行う図１１のアナログ信号処理回路８２について詳細に説明する。
【０１０３】
図１１に示すアナログ信号処理回路８２において、ＣＣＤ８１からの並行出力される２チャネルのシリアル画信号、つまり、画信号Ｓccd（０）及びＳccd（１）は、それぞれ、サンプリングホールド回路ＳＨ（０）及びＳＨ（１）により、図３のタイミング信号発生部８６からのタイミング信号に基づいてサンプリング及びホールドされる。
【０１０４】
そして、画信号Ｓccd（０）及びＳccd（１）の画素単位の画信号がマルチプレクサ９０により画素単位で交互に切り替えられて、１チャネルのシリアル画信号Ｓccdに統合されて、アナログ加算器１００に入力される。アナログ加算器１００では、マルチプレクサ９０からの画信号ＳccdにＤＡＣ９７からのアナログ出力ΔＳbt0を加算してプログラマブルゲインアンプＰＧＡ９１に出力する。
【０１０５】
ＰＧＡ９１は、入力された信号をＣＰＵ２により設定される増幅率Ｇainで増幅した信号ＳpgaをＡ／Ｄ変換器９２に入力する。Ａ／Ｄ変換器９２は、入力信号を０ないし１０２３の１０ビットのデジタル画データＤadに変換して出力する。そのデジタル画データＤadは、１画素おきに、画信号Ｓccd（０）及びＳccd（１）のそれぞれに由来する画データであるＤad（０）及びＤad（１）が交互に含まれる画データである。
【０１０６】
Ｄａｄ（０）及びＤａｄ（１）を含む画像データＤａｄは、差分黒レベル除去部９３に入力され、完全に黒レベル補正された画データＤoutとして、図３のシェーディング補正回路８４及び基準白板レベル検出回路８３に出力される。
【０１０７】
そのＤoutは、１画素おきに、画信号Ｓccd（０）及びＳccd（１）のそれぞれに由来する画データであるＤout（０）及びＤout（１）が交互に含まれる画データである。
【０１０８】
Ａ／Ｄ変換器９２からの出力画データＤadは、黒レベル平均化処理部９４（０）及び９４（１）にそれぞれ入力される。黒レベル平均化処理部９４（０）及び９４（１）は、それぞれ、図４の黒レベル出力期間において出力されるＤad（０）及び（１）、つまり、チャネル（０）及び（１）のそれぞれ係る黒レベルデータを所定の画素数分平均化してノイズの影響を除去した各チャネルの黒レベルデータを得るためのものである。その平均化処理は、例えば、各チャネルについて８画素分の黒レベルデータを加算して３ビット分ビットシフトするか、または、下位の３ビットを無視して上位のビットのみを有効なデータとすることで実現できる。また、単に所定の画素数分加算したデータを当該所定の画素数で除する除算回路により実現することができるのはいうまでもない。
【０１０９】
黒レベル平均化処理部９４（０）及び９４（１）が出力する平均化された黒レベルデータは、それぞれ、黒レベル保持レジスタ９５（０）及び（１）にセットされ、保持される。なお、１画素分の黒レベルデータのみを直接黒レベル保持レジスタ９５（０）及び（１）にセットして保持させることも考えられるが、その場合ノイズの影響を受けやすい。
【０１１０】
黒レベル保持レジスタ９５（０）からは、チャネル（０）に係る黒レベルデータＢ（０）が、デジタル減算器９８に出力される。また、黒レベル保持レジスタ９５（１）からは、チャネル（１）に係る黒レベルデータＢ（１）が、デジタル減算器９９に出力される。
【０１１１】
減算器９８には、黒レベル目標値保持レジスタ９６から黒レベル目標値データＢ（ｔ）も入力される。その黒レベル目標値データＢ（ｔ）は、ＣＰＵ２により任意に設定可能なものであり、０ないし１０２３の１０ビットの値のうちの値０よりもある程度上の値、例えば、４０程度の値が設定される。
【０１１２】
減算器９８は、「ΔＢｔ０＝Ｂ（ｔ）−Ｂ（０）」の減算を行いその結果をΔＢｔ０としてデジタル／アナログ変換器であるＤＡＣ９７に入力する。ＤＡＣ９７は、入力されるΔＢｔ０をアナログ信号ΔＳbt0に変換して出力し、その出力信号ΔＳbt0は、アナログ加算器１００に入力され、マルチプレクサからの出力信号Ｓccdに加算される。
【０１１３】
なお、ＤＡＣ９７には、ＣＰＵ２からＰＧＡ９１に設定されるゲインＧainの逆数のゲイン（１／Ｇain）が設定され、ＰＧＡ９１の増幅率の変化がＤＡＣ９７の出力に影響しないようになっている。もっとも、ＰＧＡ９１は、ＣＣＤ８１からの白基準板読み取り画信号のレベルの変化によらずＡ／Ｄ変換器９２の入力範囲を最大限有効利用するため配置されているため、ＰＧＡ９１を配さない場合にはＤＡＣ９７のゲイン設定は省略できる。また、ＤＡＣ９７のゲイン設定は、参照電圧の分圧抵抗の切り替えや出力段の増幅器のゲイン設定により実現できる。
【０１１４】
黒レベル保持レジスタ９５（０）からの出力される黒レベルデータＢ（０）は、減算器９８に入力されると共に、減算器９９にも入力される。そして、減算器９９は、「ΔＢ０１＝Ｂ（０）−Ｂ（１）」の減算を行いその結果をΔＢ０１として差分黒レベル除去部９３に入力する。
【０１１５】
差分黒レベル除去部９３は、図４の有効画素期間において、Ａ／Ｄ変換器９２からの出力画データＤadを構成するＤad（０）及びＤad（１）のうち、Ｄad（０）については、そのＤad（０）をＤout（０）としてそのまま出力し、Ｄad（１）については、その「Ｄad（１）＋ΔＢ０１」をＤout（１）として出力する。
【０１１６】
ここで、図１１のアナログ信号処理回路における、アナログ段階での「黒レベル粗補正」と、デジタル段階での「差分黒レベル補正」とについて詳細に説明する。
【０１１７】
「黒レベル粗補正」及び、「差分黒レベル補正」は、図４の１ライン周期のうちの「有効画像期間」において行われる。そして、そのための黒レベルデータの収集は、図４の１ライン周期のうちの「黒レベル出力期間（または「空送り期間」）において行われる。つまり、黒レベルデータの収集は、原稿の読み取り開始時や、一定枚数の原稿読み取りごと再収集されるシェーディング補正用データとは違って、ＣＣＤ８１による１ライン単位での各ラインの読み取りの都度行われる。
【０１１８】
それは、１ページの原稿を副走査しつつ１主走査ライン単位で読み取っていく場合に、各ラインでの黒レベルの変動に追従して黒レベル補正を行わないと、画質の低下を招くためである。
【０１１９】
各ラインにおける黒レベルデータの収集は、黒レベル平均化処理部９４（０）及び（１）が、図４の１ライン周期における黒レベル出力期間（または空送り期間）において、チャネル（０）及び（１）のそれぞれに係る黒レベルを所定の画素数分平均化した黒レベルを、それぞれ、黒レベル保持レジスタ９５（０）及び（１）に設定することにより行われる。なお、図４の１ライン周期における黒レベル出力期間（または空送り期間）のうちの少なくとも黒レベルデータの収集期間中は、加算器１００に入力されるＤＡＣ９７からの出力信号ΔＳbt0が０になるように制御される。その制御は、具体的には、当該収集期間中は加算器１００に入力されるΔＳbt0として０レベルが入力されるように回路（図示せず）を切り替えるようにしたり、ＤＡＣ９７に当該収集期間中には０レベルを出力する回路機能を付加することにより容易に実現できる。
【０１２０】
それにより、図４の１ライン周期における有効画像期間においては、黒レベル保持レジスタ９５（０）及び（１）のそれぞれから黒レベルＢ（０）及びＢ（１）が出力され、減算器９８からはΔＢｔ０が出力され、減算器９９からはΔＢ０１が出力される。そして、ＤＡＣ９７からはΔＳbtoが出力され、加算器１００により画信号Ｓccdに加算される。
【０１２１】
そして、図４の１ライン周期における有効画像期間においては、加算器１００による、画データＳccdと、ＤＡＣ９７からの出力信号ΔＳbt0との加算により、図１４に示したような、アナログ段階での「黒レベル粗補正」が行われる。
【０１２２】
また、図４の１ライン周期における有効画像期間においては、差分黒レベル除去部９３における、「Ｄout（０）＝Ｄad（０）」及び「Ｄout（１）＝Ｄad（１）＋ΔＢ０１」の演算により、図１５に示したような、デジタル段階での「黒レベル差分補正」が行われる。
【０１２３】
これにより、差分黒レベル除去部９３から出力される画データＤoutは、全ての画素について黒レベルが目標値Ｂ（ｔ）に補正された、図１２に示したような理想的なものとなる。
【０１２４】
このように、図１１の構成のアナログ信号処理回路８２では、黒レベルＢ（０）とＢ（１）とは一致はしないがある程度の相関性があることを利用して、アナログ段階において黒レベルＢ（０）及びＢ（１）を共に黒レベルＢ（０）を基準として粗補正して不完全ながらも必要な黒レベル補正のうちの大部分を補正でき、デジタル段階では差分のみを補正するようにしているため、ＣＣＤ８１からのシリアル画信号のチャネル数によらず、アナログ回路規模的に大きくなるＤＡＣ９７を１個で済ましつつ、Ａ／Ｄ変換器９２の入力電圧範囲を正味の画信号のために有効に使用することができ、得られる画像データＤoutにおいては理想的な黒レベル補正が実現できる。
【０１２５】
黒レベル補正は、図１１のアナログ信号処理回路８２によりライン単位で実行されていて、アナログ信号処理回路８２から出力される画データＤoutは黒レベル補正済みであるため、後段のシェーディング補正や、更に後段の画像処理部１０により各種画像処理においては、黒レベル補正について考慮する必要がなく、ＣＣＤ８１を構成する各画素（受光素子）への入射光量に応じた出力である正味の画データを、目標値Ｂ（ｔ）に補正された黒レベルと分離独立して精度よく扱うことが可能となる。
【０１２６】
読取部８のアナログ信号処理回路８２として、図１１に示した構成のものを備える画像読取装置１は、装置電源投入時図１６に示す処理手順を行った上で動作状態に移行し、その動作状態において原稿読み取りを行う場合には、図１７に示す原稿読取制御処理を行う。
【０１２７】
図１６の装置電源投入時の処理手順においては、ＣＰＵ２は、図１１のアナログ信号処理回路８２のＰＧＡ９１に設定するゲインＧainとして、ＣＣＤ８１を含むアナログ信号処理回路の特性の変動によらず画信号Ｓpgaの出力レベルがＡ／Ｄ変換器９２の入力電圧範囲を超えることのない、例えばその入力電圧範囲の８０％程度に画信号Ｓpgaがなる程度のゲイン初期値Ｇｉを設定する（処理Ｓ１０１）。
【０１２８】
また、そのＰＧＡ９１に設定されたゲインＧain＝Ｇｉを相殺するゲイン（１／Ｇｉ）を、ＤＡＣ９７のアナログ出力に対して設定する（処理Ｓ１０２）。それにより、ライン単位の黒レベル補正において加算機１００により画信号Ｓccdに加算される信号ΔＳbt0のレベルがＰＧＡ９１のゲインの変動を受けることがなく正確な黒レベル補正を行える。
【０１２９】
そして、図３の白基準板Ｐｗを読み取り（処理Ｓ１０３）、基準白板レベル検出回路８３により白板レベルとして検出された、アナログ信号処理回路８２からの画データＤoutのレベルに基づいてＰＧＡ９１のゲインＧainを設定する（処理Ｓ１０４）。その場合、具体的には、Ａ／Ｄ変換器９２の値０ないし値１０２３の１０ビットの入力範囲のうち、値８００を目標値とする場合、処理Ｓ１０３で読み取った１ライン分の白板レベル（数ライン読み取って平均化してもよい）の各画素ごとのデータのうちの最大値が７００であれば、「（８００／７００）＊Ｇｉ」が設定すべきゲインＧainとなる。
【０１３０】
また、処理Ｓ１０４と対になる処理として、処理Ｓ１０４でＰＧＡ９１に設定されたゲインＧainを相殺するゲイン（１／Ｇain）を、ＤＡＣ９７のアナログ出力に対して設定する（処理Ｓ１０５）。それにより、ライン単位の黒レベル補正において加算器１００により画信号Ｓccdに加算される信号ΔＳbt0のレベルがＰＧＡ９１のゲインの変動を受けることがなく正確な黒レベル補正を行える。
【０１３１】
図１７の原稿読取制御処理においては、まず、白基準板Ｐｗを読み取り（処理Ｓ２０１）、基準白板レベル検出回路により得られる出力補正用の白基準データをシェーディング補正用データ記憶部８５に設定した上で（処理Ｓ２０２）、読取部８による原稿読取処理を行う（処理Ｓ２０３）。
【０１３２】
処理Ｓ２０３の原稿読取処理では、シェーディング補正回路８４によりシェーディング補正が行われ、ＣＣＤ８１の各画素（受光素子）の受光感度のばらつきや光学系の不均一さが補正される。また、黒レベル補正については、ライン単位で精度よく行われているのは前述した通りである。
【０１３３】
これにより、黒レベル補正及びシェーディング補正が精度よくなされた良好な画像データを得ることができ、画像形成部１０により、必要な後段の画像処理を行った上で、ファクシミリ送信やメール送信や、ＬＡＮ５００上のＰＣ５０１ａなどへの転送等を行うことができる。
【０１３４】
図１８に、図１１に示したアナログ信号処理回路８２の変形例について示す。
【０１３５】
図１１に示した構成は、ＣＣＤ８１から出力されるシリアル画信号Ｓccdを構成するチャネル（０）の画信号Ｓccd（０）、及び、チャネル（１）の画信号Ｓccd（１）とが、それぞれサンプリング・ホールド回路ＳＨ（０）及び（１）の段階まで別経路のアナログ信号処理回路を通過していたのに対し、図１８に示す構成では、Ａ／Ｄ変換器９２（０）及び（１）でＡ／Ｄ変換されるまでの全経路のアナログ信号処理回路がチャネル（０）及び（１）のそれぞれにおいて互いに独立している点が異なり、それ以外の構成についてはほぼ共通であり、共通構成については同一符号を付すと共に重複する説明は省略する。
【０１３６】
つまり、ＣＣＤ８１からのチャネル（０）の出力画信号Ｓccd（０）は、ＳＨ（０）によりサンプリング・ホールドされ、そのＳＨ（０）からの出力画信号Ｓccd（０）は、アナログ加算器１００（０）に入力されＤＡＣ９７からの出力信号ΔＳbt0が加算されて、ＰＧＡ９１（０）に入力される。ＰＧＡ９１（０）には、ＣＰＵ２からゲインＧainが設定される。ＰＧＡ９１（０）からの出力信号Ｓpgaは、Ａ／Ｄ変換器９２（０）に入力され、アナログ／デジタル変換されてデジタルの画データＤadとして出力される。その画データＤadは画データＤout（０）としてそのまま出力される。また、画データＤad（０）は、黒レベル平均化処理部９４（０）にも入力されている。
【０１３７】
また、ＣＣＤ８１からのチャネル（１）の出力画信号Ｓccd（１）は、ＳＨ（１）によりサンプリング・ホールドされ、そのＳＨ（１）からの出力画信号Ｓccd（１）は、アナログ加算器１００（１）に入力されＤＡＣ９７からの出力信号ΔＳbt0（加算器１００（０）と共通）が加算されて、ＰＧＡ９１（１）に入力される。ＰＧＡ９１（１）には、ＣＰＵ２からゲインＧainが設定される（ＰＧＡ９１（０）と共通）。ＰＧＡ９１（１）からの出力信号Ｓpgaは、Ａ／Ｄ変換器９２（１）に入力され、アナログ／デジタル変換されてデジタルの画データＤad（０）として出力され、差分黒レベル除去部９３（１）に入力される。また、画データＤad（１）は、黒レベル平均化処理部９４（１）にも入力されている。差分黒レベル除去部９３（１）では、「Ｄout（１）＝Ｄad（１）＋ΔＢ０１」の演算により差分黒レベルを補正する処理を行い処理後の画データを画データＤout（１）として出力する。
【０１３８】
図１８に示すアナログ信号信号処理回路８２は、アナログ段階での「黒レベル粗補正」とデジタル段階での「黒レベル差分補正」との組み合わせにより黒レベル補正を行う点は、図１１に示したものと同様であるが、ＣＣＤ８１から出力されるチェック（０）及び（１）のそれぞれに係る画信号Ｓccd（０）及び（１）のたどるアナログ信号処理経路が、図１１に示したものと比較して長く、その分、チャネル（０）及び（１）の相互の黒レベルの差異が大きくなる要因が増すことになる。しかし、図１８示す構成でも、アナログ段階での「黒レベル粗補正」とデジタル段階での「黒レベル差分補正」との組み合わせにより黒レベル補正をライン単位で正確に行うことができるため、得られた画像データにおいて黒レベルのチャネルごとの相違に起因する画質劣化を防止できる。
【０１３９】
図１８に示した、Ａ／Ｄ変換器９２（０）及び（１）の段階まで各チャネルが別経路をたどる構成の他に、図１１の構成の変形として、ＰＧＡ９１（０）及び（１）の段階までを各チャネル別経路とし、マルチプレクサ９０のような切り替え回路により、共通のＡ／Ｄ変換器９２に切り替え入力する構成も考えられる。
【０１４０】
そのように、各チャネルが辿るアナログ経路の長さによらず、本発明に係る、アナログ段階における「黒レベル粗補正」とデジタル段階における「黒レベル差分補正」との組み合わせによる黒レベル補正処理を適用すれば、黒レベル補正を正確かつ最小限のアナログ回路構成で実現できる。
【０１４１】
図１８に示した構成のアナログ信号処理回路８２は、図６または図９の構成のＣＣＤ８１からシリアル画信号Ｓccdとして出力されるＳccd（０）及び（１）の２チャネルの画信号に対応したものであるが、図７に示す、ＣＣＤ８１から出力されるシリアル画信号ＳccdがＳccd（０）、（１）及び（２）の３チャネルで構成される場合には、図１８の２チャネル対応のアナログ信号処理回路８３を３チャネル対応に拡張した、図１９の構成のアナログ信号処理回路８２を適用できる。
【０１４２】
図１９に示す構成は、基準となるチャネル（０）の回路構成からみれば、チャネル（１）及び（２）のそれぞれの回路構成は同一である。
【０１４３】
図１９の構成において、図４の１ライン周期のうちの「黒レベル出力期間」においては、ＣＣＤ８１からのチャネル（０）、（１）及び（２）のそれぞれのチャネルに係るシリアル画信号Ｓccd（０）、（１）及び（２）は、サンプリング・ホールド回路ＳＨ（０）、（１）及び（２）によりサンプリング・ホールドされ、ＳＨ（０）、（１）及び（２）からのそれぞれの出力は、アナログ加算器１００（０）、（１）及び（２）によりそれぞれに共通のアナログ信号であってＤＡＣ９７から出力される信号ΔＳbt0（「黒レベル出力期間」においては０レベル）が加算されて、共通のゲインＧainが設定されたＰＧＡ９１（０）、（１）及び（２）によりそれぞれ増幅されたＳpga（０）、（１）及び（２）の信号がＡ／Ｄ変換器９２（０）、（１）及び（２）によりそれぞれアナログ／デジタル変換されて画データＤad（０）、（１）及び（２）のそれぞれとして出力される。
【０１４４】
「黒レベル出力期間」において、各チャネルの黒レベルデータとしての画データＤad（０）、（１）及び（２）は、それぞれ、黒レベル平均化処理部９４（０）、（１）及び（２）のそれぞれに入力されて平均化されて、黒レベル保持レジスタ９５（０）、（１）及び（２）のそれぞれに保持され１ライン周期における「有効画像期間」において参照される。
【０１４５】
その「有効画像期間」においては、黒レベル保持レジスタ９５（０）からのチャネル０の黒レベルＢ（０）と黒レベル目標値保持レジスタ９６に設定された目標値Ｂ（ｔ）とが減算器９８に入力され、減算器９８では「ΔＢt0＝Ｂ（ｔ）−Ｂ（０）」の減算により、データΔＢt0がＤＡＣ９７に入力され、ＤＡＣ９７では、データΔＢt0が、ＣＰＵ２から設定されたゲイン（１／Ｇain）でＤ／Ａ変換されて信号ΔＳbt0として加算器１００（０）、（１）及び（２）に共通入力されて、画信号Ｓccd（０）、（１）及び（２）のそれぞれと加算されることにより、ＣＣＤ８１からのチャネル（０）の画信号Ｓccd（０）については、黒レベルがアナログ段階で完全に補正され、チャネル（１）及び（２）の画信号Ｓccd（１）及び（２）については、黒レベルがアナログ段階で粗補正される。
【０１４６】
「有効画像期間」において、アナログ段階で黒レベルが完全に補正されているチャネル０のＡ／Ｄ変換出力画データＤad（０）は、そのままＤout（０）として後段の回路に出力される。
【０１４７】
「有効画像期間」において、アナログ段階で黒レベルが完全には補正されていないチャネル１及び１のＡ／Ｄ変換出力画データＤad（１）及び（２）は、それぞれ、差分黒レベル除去部９３（１）及び（２）に入力される。
【０１４８】
一方、「有効画像期間」において、減算器９９（１）には、基準となるチャネル０の黒レベル保持レジスタ９５（０）からの黒レベルＢ（０）と、チャネル１の黒レベル保持レジスタ９５（１）からの黒レベルＢ（１）とが入力され、「Ｂ（０）−Ｂ（１）」が出力データΔＢ０１として差分黒レベル除去部９３（１）に入力される。
【０１４９】
また、「有効画像期間」において、減算器９９（２）には、基準となるチャネル０の黒レベル保持レジスタ９５（０）からの黒レベルＢ（０）と、チャネル２の黒レベル保持レジスタ９５（２）からの黒レベルＢ（２）とが入力され、「Ｂ（０）−Ｂ（２）」が出力データΔＢ０２として差分黒レベル除去部９３（２）に入力される。
【０１５０】
そして、「有効画像期間」において、差分黒レベル除去部９３（１）では、「Ｄad（１）＋ΔＢ０１」をＤout（１）として後段の回路に出力する一方、差分黒レベル除去部９３（２）では、「Ｄad（２）＋ΔＢ０２」をＤout（２）として後段の回路に出力する。
【０１５１】
それにより、アナログ段階では黒レベルが粗補正されているだけのチャネル（１）及び（２）についても、デジタル段階での黒レベル差分補正により完全な黒レベル補正が行われる。
【０１５２】
なお、図１８の２チャネル対応の構成を図１９の３チャネル対応の構成に拡張するのと同様に、図１１の２チャネル対応の構成を３チャネル対応の構成に拡張することは可能であることは明らかである。また、図１１や図１８の２チャネル対応の構成を４チャネル以上に対応できる構成に拡張することも可能である。それは、基準となるチャネル０の構成に対する、チャネル１及び２のそれそれの構成は同一であり、必要なチャネル数分たけ並列構成すれば対応できるためである。
【０１５３】
また、図１０に示したような、４チャネル出力の構成のＣＣＤ８１に対しては、図２０の構成のアナログ信号処理回路８２を適用することができる。
【０１５４】
図２０に示す構成のアナログ信号処理回路８２は、共に２チャネル対応であって互いに独立した構成のアナログ信号処理回路８２ａ及び８２ｂにより構成されている。
【０１５５】
図１０に示す出力形態のＣＣＤ８１では、左側画素群を構成するＣＣＤと右側画素群を構成するＣＣＤのつなぎ合わせにより構成される場合があるがその場合、左側画素群を構成する各画素から１画素おきに出力されるシリアル画データＳccd（０）及び（１）の黒レベルは一致しないまでも互いに相関が高く、また、右側画素群を構成する各画素から１画素おきに出力されるシリアル画データＳccd（２）及び（３）の黒レベルは一致しないまでも互いに相関が高いが、シリアル画データＳccd（０）及び（１）の黒レベルと、シリアル画データＳccd（２）及び（３）の黒レベルとは互いの相関が比較的低い。
【０１５６】
そのため、４チャネル対応、つまり、基準となるチャネル（０）の黒レベルに基づいて、チャネル（１）ないし（３）の黒レベルをアナログ段階で粗補正しデジタル段階で差分補正する、単一のアナログ信号処理回路のみで構成する場合、アナログ段階の粗補正により補正しきれずにデジタル段階まで残る差分の黒レベルが大きくなりすぎでＡ／Ｄ変換器の入力範囲を有効利用できなくなる等の問題が生じる。
【０１５７】
しかし、図２０に示すように、互いに相関の高いＳccd（０）及び（１）を、アナログ信号処理回路８２ａで処理する一方、互いに相関の高いＳccd（２）及び（３）を、アナログ信号処理回路８２ｂで処理することで、デジタル段階まで残る差分の黒レベルを比較的低く抑えることができ、Ａ／Ｄ変換器の入力範囲を有効利用した精度の高い黒レベル補正が可能となる。ただし、その分、アナログ信号処理回路８２のアナログ回路規模は増す。
【０１５８】
図２０のアナログ信号処理回路８２ａ及びｂとしては、図１１または図１８に示した２チャネル対応のアナログ信号処理回路８２を適用できる。その場合、図２０のＳccd（２）及び（３）は、図１１または図１８におけるＳccd（０）及び（１）にそれぞれ読み替える。
【０１５９】
図２０の構成の拡張として、互いに相関の高い３チャネルと、別の互いに相関の高い３チャネルとの合計６チャネルのシリアル画信号を出力する構成のＣＣＤ８１、具体的には、ＣＣＤ８１が、例えば、左右それぞれの画素群（を実現するＣＣＤ）が、図７に示すような、ＲＧＢの３原色にそれぞれ対応する３チャネル出力のものであるような構成の場合には、アナログ信号処理回路８２ａ及びｂとして、図１９に示す３チャネル対応の構成を適用することもできる。
【０１６０】
更に拡張して、相関の高いｎチャネル（ｎは２以上の整数）のシリアル画信号を出力するｍ個（ｍは２以上の整数）の画素群により構成される、ｎ×ｍチャネル出力のＣＣＤに対応することも可能であるのは、以上の説明に基づいて容易に想到できる。
【０１６１】
図２１に、図１９に示した３チャネル対応のアナログ信号処理回路８２の変形例について示す。
【０１６２】
図１９に示す構成では、チャネル（０）を無条件に基準として、チャネル（１）及び（２）のアナログ段階での「黒レベル粗補正」及びデジタル段階での「黒レベル差分補正」を行った。しかし、チャネル（０）を無条件に基準とすると、チャネル（０）の黒レベルがチャネル（１）や（２）の黒レベルと比較して高過ぎる場合、減算器９８からの出力ΔＢt0（＝Ｂ（ｔ）−Ｂ（０））、つまり、加算器１００（１）及び（２）において、Ｓccd（１）及び（２）に加算される信号ΔＳbt0に相当するレベル（負レベル）が低くなり過ぎ、加算器１００（１）及び（２）のそれぞれからの出力され、ＰＧＡ９１（１）及び（２）によりそれぞれ増幅されてＡ／Ｄ変換器９２（１）及び（２）に入力される信号Ｓpga（１）または／及び（２）が負レベルになってしまう場合がある。
【０１６３】
Ａ／Ｄ変換器９２（１）、（２）に限らず、一般にＡ／Ｄ変換器は０Ｖレベルから基準電圧レベルまでの入力電圧を例えば１０ビットなどの所定の分解能でＡ／Ｄ変換して、１０ビットなら値０ないし値１０２３の範囲のデジタルデータとして出力するものであるため、負電圧レベルの入力はすべて値０として出力されてしまい、差分黒レベル除去部９３（１）まはた／及び（２）における「黒レベル差分補正」において誤差を生じてしまう。
【０１６４】
チャネル（１）及び（２）のそれぞれの黒レベルＢ（１）及び（２）が、ΔＢt0の絶対値|ΔＢt0|よりも小さくなることがないように、黒レベル目標値Ｂ（ｔ）を十分高めに設定するか、または、アナログ信号処理回路８２を構成または調整すれば、図１９の構成でも、アナログ段階での「黒レベル粗補正」及びデジタル段階での「黒レベル差分補正」を精度よく実行可能であるが、逆にいえば、図１９の構成のアナログ信号処理回路８２では、チャネル（０）の黒レベルと、チャネル（１）及び（２）の黒レベルとの差についての制約があることになる。
【０１６５】
それに対して、図２１に示す構成のアナログ信号処理回路８２は、基準となるチャネルとして、チャネル（１）ないし（３）のうちの、各ライン周期において最小の黒レベルを出力するチャネルを、当該ライン周期において基準となるチャネルが自動的に選択されるように構成すると共に、その選択されたチャネルを基準として、アナログ段階での「黒レベル粗補正」及びデジタル段階の「黒レベル差分補正」が正しく行えるように構成している。
【０１６６】
つまり、図２１の構成において、図４の１ライン周期のうちの「黒レベル出力期間」においては、ＣＣＤ８１からのチャネル（０）、（１）及び（２）のそれぞれのチャネルに係るシリアル画信号Ｓccd（０）、（１）及び（２）は、サンプリング・ホールド回路ＳＨ（０）、（１）及び（２）によりサンプリング・ホールドされ、ＳＨ（０）、（１）及び（２）からのそれぞれの出力は、アナログ加算器１００（０）、（１）及び（２）によりそれぞれに共通のアナログ信号であってＤＡＣ９７から出力される信号ΔＳbt0（「黒レベル出力期間」においては０レベル）が加算されて、共通のゲインＧainが設定されたＰＧＡ９１（０）、（１）及び（２）によりそれぞれ増幅されたＳpga（０）、（１）及び（２）の信号がＡ／Ｄ変換器９２（０）、（１）及び（２）によりそれぞれアナログ／デジタル変換されて画データＤad（０）、（１）及び（２）のそれぞれとして出力される。
【０１６７】
「黒レベル出力期間」において、各チャネルの黒レベルデータとしての画データＤad（０）、（１）及び（２）は、それぞれ、黒レベル平均化処理部９４（０）、（１）及び（２）のそれぞれに入力されて平均化されて、黒レベル保持レジスタ９５（０）、（１）及び（２）のそれぞれに保持され１ライン周期における「有効画像期間」において参照される。
【０１６８】
また、「黒レベル出力期間」において、各チャネルの黒レベルデータとしての画データＤad（０）、（１）及び（２）は、最小黒レベル検出部１１１に入力される。最小黒レベル検出部１１１においては、黒レベル平均化処理部９４（０）、（１）及び（２）のそれぞれにおけるの同様の平均化処理を各チャネルについて行い、各チャネルの平均黒レベルを比較回路（図示せず）により比較して、現在のライン周期において最小の黒レベルを出力しているチャネルを示す選択信号Ｂ_SELを出力する。その選択信号Ｂ_SELは、選択・差分出力部１１０に入力される。
【０１６９】
「有効画像期間」においては、黒レベル保持レジスタ９５（０）、（１）及び（２）からの各チャネルの黒レベル出力Ｂ（０）、（１）及び（２）のうちの、最小のものが、
選択信号Ｂ_SELにより選択に応じて、選択・差分出力部１１０から、最小黒レベルＢ（ｍ）として出力され、減算器９８に入力される。また、選択・差分出力部１１０からは、最小黒レベルＢ（ｍ）と黒レベルＢ（０）の差分データΔＢm0（＝Ｂ（ｍ）−Ｂ（０））が出力され差分黒レベル除去部９３（０）に入力される。また、選択・差分出力部１１０からは、最小黒レベルＢ（ｍ）と黒レベルＢ（１）の差分データΔＢm1（＝Ｂ（ｍ）−Ｂ（１））が出力され差分黒レベル除去部９３（１）に入力される。
また、選択・差分出力部１１０からは、最小黒レベルＢ（ｍ）と黒レベルＢ（２）の差分データΔＢm2（＝Ｂ（ｍ）−Ｂ（２））が出力され差分黒レベル除去部９３（２）に入力される。
【０１７０】
減算器９８においては、最小黒レベルＢ（ｍ）と黒レベル目標値保持レジスタ９６に設定された目標値Ｂ（ｔ）とが減算処理され、「ΔＢtm＝Ｂ（ｔ）−Ｂ（０）」の減算により、データΔＢtmがＤＡＣ９７に入力され、ＤＡＣ９７では、データΔＢtmが、ＣＰＵ２から設定されたゲイン（１／Ｇain）でＤ／Ａ変換されて信号ΔＳbtmとして加算器１００（０）、（１）及び（２）に共通入力されて、画信号Ｓccd（０）、（１）及び（２）のそれぞれと加算されることにより、ＣＣＤ８１からのチャネル（ｍ）（ｍは黒レベル最小のチャネル番号）の画信号Ｓccd（ｍ）については、黒レベルがアナログ段階で完全に補正され、画信号Ｓccd（１）、（２）及び（３）のうちの、チャネル（ｍ）以外の画信号については、黒レベルがアナログ段階で粗補正される。
【０１７１】
その場合、加算器１００（０）、（１）及び（２）のそれぞれの出力段階での画信号レベルか負電圧になることがないことが保証されるため、Ａ／Ｄ変換器９２（０）、（１）及び（２）のそれぞれの入力電圧を負電圧になることがなく、後述する後段の差分黒レベル除去部９３（０）、（１）及び（２）のそれぞれにおける「黒レベル差分補正」に誤差が生じることがない。
【０１７２】
「有効画像期間」において、Ａ／Ｄ変換器９２（０）、（１）及び（２）のそれぞれから出力されるチャネル（０）、（１）及び（２）のそれぞれに係るがデータＤad（０）、（１）及び（２）は、それぞれ、差分黒レベル除去部９３（０）、（１）及び（２）に入力される。
【０１７３】
そして、差分黒レベル除去部９３（０）では、「Ｄout（０）＝Ｄad（０）＋ΔＢm0」の演算により、チャネル０についての「黒レベル差分補正」が誤差なく行われる。差分黒レベル除去部９３（１）では、「Ｄout（１）＝Ｄad（１）＋ΔＢm1」の演算により、チャネル１についての「黒レベル差分補正」が誤差なく行われる。差分黒レベル除去部９３（２）では、「Ｄout（２）＝Ｄad（２）＋ΔＢm2」の演算により、チャネル２についての「黒レベル差分補正」が誤差なく行われる。
【０１７４】
図２２に、図２１の選択・差分出力部１１０の詳細構成について示す。
【０１７５】
図２１の黒レベル保持レジスタ９５（０）、（１）及び（２）からそれぞれ出力される平均化された黒レベルデータＢ（０）、Ｂ（１）及びＢ（２）は、セレクタ１１０ａに入力され、図２１の最小黒レベル検出部１１１からの選択信号Ｂ_SELにより、最小のものが最小黒レベルデータＢ（ｍ）として、図２１の減算器９８に入力される。
【０１７６】
また、黒レベルデータＢ（０）、Ｂ（１）及びＢ（２）は、それぞれ、減算器１１０ｂ０、ｂ１，及びｂ２に入力される一方、最小黒レベルデータＢ（ｍ）が共通にそれら減算器に入力される。
【０１７７】
そして、減算器１１０ｂ０は、「有効画像期間」において、「Ｂ（ｍ）−Ｂ（０）」を出力データΔＢｍ０として、図２１の差分黒レベル除去部９３（０）に出力する。
【０１７８】
また、減算器１１０ｂ１は、「有効画像期間」において、「Ｂ（ｍ）−Ｂ（１）」を出力データΔＢｍ１として、図２１の差分黒レベル除去部９３（１）に出力する。
【０１７９】
また、減算器１１０ｂ２は、「有効画像期間」において、「Ｂ（ｍ）−Ｂ（２）」を出力データΔＢｍ２として、図２１の差分黒レベル除去部９３（２）に出力する。
【０１８０】
このように、図２１の構成のアナログ信号処理回路８２では、各チャネルの黒レベルの相互差の許容範囲が広くなるため、各チャネルの黒レベルの相互差が大きな場合にも対応でき、その分、アナログ信号処理回路８２のうちの各チャネルに個別のアナログ回路の特性差の許容範囲も広くでき、その分装置コストの低減を図ることができる。
【０１８１】
さて、図２１の構成のアナログ信号処理回路８２では、最小黒レベル検出部１１１において、最小黒レベルを検出するために、各チャネルの黒レベルの平均化を、最小黒レベル検出部１１１の内部回路により行うようにしたが、図２３に示す構成のように、最小黒レベル検出部１１１に、黒レベル保持レジスタ９５（０）、（１）及び（２）のそれぞれからの平均化済みの黒レベルＢ（０）、（１）及び（２）を入力するようにして、最小黒レベル検出部１１１においては、それらの黒レベルの大小比較及び比較結果としての選択信号Ｂ_SELの出力のための回路のみを備えるようにて、アナログ信号処理回路８２におけるデジタル回路構成の簡素化を図ることができる。
【０１８２】
また、図２１の構成のアナログ信号処理回路８２では、アナログ信号処理回路８２自身が、選択信号Ｂ_SELの出力のための回路である、最小黒レベル検出部１１１を備えていたが、図２４に示すように、最小黒レベル検出部１１１の構成を省くと共に、選択信号Ｂ_SELの出力元が外部のＣＰＵ２となるように構成することもできる。
【０１８３】
それにより、各チャネルのうちの最小の黒レベルを出力するチャネルを、予めの測定、または、その後の定期的な測定により、把握しておき、その結果に基づいて、ＣＰＵ２が、最小の黒レベルのチャネルが選択されるように選択信号Ｂ_SELを出力するように構成することができる。
【０１８４】
それにより、各チャネルの黒レベルの相互差の各ライン周期での変動が少ない場合や、黒レベル目標値（ｔ）に比較して各チャネルの黒レベルがそれほど高くないような場合には、いったん最小の黒レベルを出力するチャネルを特定し、その後、そのチャネルを基準として、アナログ段階での「黒レベル粗補正」や、デジタル段階での「黒レベル差分補正」、誤差なく（すべてのチャネルについてＡ／Ｄ変換器の入力電圧が負電圧になることなく）行うことを、最小黒レベル検出部１１１の構成を省いても行うことが可能となり、その分装置コストの低減を図ることができる。
【０１８５】
また、図２１または図２３に示す構成において、ライン単位で基準チャネルとすべきチャネルを特定して、基準チャネルの設定を維持または別のチャネルに変更する動作を行うと、
１回の読み取り動作中、具体的には、例えば１ページ分の画像の読み取り中に黒レベル補正の基準となるチャネルが変更になって、黒レベル補正の結果に微妙な変動を生じてしまい、画質劣化の要因となるおそれがある場合に、１回の読み取り動作の開始時のラインで決定した基準チャネルを、当該１回の読み取り動作中において基準チャネルとして維持するようにしてもよい。
【０１８６】
それにより、基準チャネルとして、最小の黒レベルを出力するチャネルを適応的に設定できることによる前述の利点を損なうことがないようにすることができる。
【０１８７】
なお、以上本発明を実施するための最良の形態について説明したが、本発明は上記のものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【図面の簡単な説明】
【０１８８】
【図１】本発明を実施するための最良の形態に係る画像読取装置を含むシステム構成について示す図である。
【図２】本発明を実施するための最良の形態に係る画像形成装置のブロック構成について示す図である。
【図３】本発明を実施するための最良の形態に係る画像形成装置の読取部の構成について示す図である。
【図４】各タイミング信号とＣＣＤからの出力画像データとの関係について示す図である。
【図５】ＣＣＤの１ラインを構成する画素群の構成例について示す図である。
【図６】図５のＣＣＤの１ラインを構成する画素群からの画信号の出力形態例について示す図である。
【図７】図５のＣＣＤの１ラインを構成する画素群からの画信号の出力形態例について示す図である。
【図８】ＣＣＤの１ラインを構成する画素群の構成例について示す図である。
【図９】図８のＣＣＤの１ラインを構成する画素群からの画信号の出力形態例について示す図である。
【図１０】図８のＣＣＤの１ラインを構成する画素群からの画信号の出力形態例について示す図である。
【図１１】図３の読取部のアナログ信号処理回路の具体的な構成例について示す図である。
【図１２】図１１のアナログ信号処理回路における黒レベル補正について説明するための図である。
【図１３】図１１のアナログ信号処理回路における黒レベル補正について説明するための図である。
【図１４】図１１のアナログ信号処理回路における黒レベル補正について説明するための図である。
【図１５】図１１のアナログ信号処理回路における黒レベル補正について説明するための図である。
【図１６】図２の画像読取装置において装置電源投入時に行うゲイン設定処理手順について示すフローチャートである。
【図１７】図２の画像読取装置における原稿読取制御処理手順について示すフローチャートである。
【図１８】図３の読取部のアナログ信号処理回路の具体的な構成例について示す図である。
【図１９】図３の読取部のアナログ信号処理回路の具体的な構成例について示す図である。
【図２０】図３の読取部のアナログ信号処理回路の具体的な構成例について示す図である。
【図２１】図３の読取部のアナログ信号処理回路の具体的な構成例について示す図である。
【図２２】選択・差分出力部の具体的な構成について示す図である。
【図２３】図３の読取部のアナログ信号処理回路の具体的な構成例について示す図である。
【図２４】図３の読取部のアナログ信号処理回路の具体的な構成例について示す図である。
【符号の説明】
【０１８９】
１  画像読取装置
８  読取部
８２  アナログ信号処理回路
【図１】
2006186606.tif 000003
【図２】
2006186606.tif 000004
【図３】
2006186606.tif 000005
【図４】
2006186606.tif 000006
【図５】
2006186606.tif 000007
【図６】
2006186606.tif 000008
【図７】
2006186606.tif 000009
【図８】
2006186606.tif 000010
【図９】
2006186606.tif 000011
【図１０】
2006186606.tif 000012
【図１１】
2006186606.tif 000013
【図１２】
2006186606.tif 000014
【図１３】
2006186606.tif 000015
【図１４】
2006186606.tif 000016
【図１５】
2006186606.tif 000017
【図１６】
2006186606.tif 000018
【図１７】
2006186606.tif 000019
【図１８】
2006186606.tif 000020
【図１９】
2006186606.tif 000021
【図２０】
2006186606.tif 000022
【図２１】
2006186606.tif 000023
【図２２】
2006186606.tif 000024
【図２３】
2006186606.tif 000025
【図２４】
2006186606.tif 000026