(57)【要約】【課題】  従来は基本的に誤差の蓄積によって、桁上がりが生じて階調表現されるため、画像の立ち上がりエッジ部分の階調が正確に表現できないという課題がある。【解決手段】  個別誤差拡散処理回路１０ｉは、入力される固定値ｉであり、出力される上位１ビットの値は、確率的にｉ／１６の頻度で“１”となり、（１６−ｉ）／１６の頻度で”０”となるように、入力映像信号や他の個別誤差拡散処理回路とは独立的に常に動作するようになされている。選択回路３０は、下位４ビットの映像信号部分の値により、個別誤差拡散処理回路１０１〜１０１５のうちの一の回路からの信号を選択して加算回路４０に擬似中間階調を示す信号として映像信号の上位８ビットに加算する。個別誤差拡散処理回路１０１〜１０１５は常に入力映像信号に関係なく動作しており、入力映像信号の階調が異なる領域の境目である立ち上がりエッジ部分の階調を正確に表現できる。【選択図】            図１
2006091042.tif 000002
【特許請求の範囲】
【請求項１】
映像表現階調数が制限された映像表示装置に表示されるべき入力映像信号の階調数が前記映像表示装置により表示できる最大階調数を越えたときに、そのときの入力映像信号が前記最大階調数と表示される階調数との差分に対応した擬似中間階調で表示させるための信号を生成する誤差拡散処理回路において、
互いに異なる固定値又は固定パターンが入力され、その入力固定値又は固定パターンに対応した出現確率で”１”又は”０”を出力して、平均的にはその入力固定値又は固定パターンに対応した階調数である誤差拡散出力信号を、互いに独立して、かつ、前記入力映像信号とは関係なく動作して出力する複数の個別誤差拡散処理手段と、
第１のビット数の前記入力映像信号と前記映像表示装置により表示できる前記最大階調数に対応する第２のビット数との差分に対応した情報に基づき、前記複数の個別誤差拡散処理手段のうち一の個別誤差拡散処理手段から出力された個別誤差拡散出力信号を選択する選択手段と、
前記選択手段により選択された前記個別誤差拡散出力信号を、前記入力映像信号のうち上位側から前記第２のビット数の映像信号に加算して、前記疑似中間階調を含む映像信号を生成して出力する加算手段と
を有することを特徴とする誤差拡散処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は誤差拡散処理回路に係り、特にディジタル的に映像表現階調数が制限された映像表示装置において疑似中間階調生成の手段として用いられる誤差拡散処理回路に関する。
【背景技術】
【０００２】
従来、量子化された映像信号の最大の階調数よりも表現できる階調数が少ない、映像表現階調数が制限された映像表示装置においては、そのままでは階調表現できないドットを表示する場合は、そのドットの周辺の複数の周辺ドットに所定の重み付けをして拡散して表示させる誤差拡散処理を行い、表現できる階調数が少ない場合でも映像表示上階調劣化を目立たなくするようにしている。
【０００３】
上記の階調数が制限された映像表示装置とは、例えば、プラズマディスプレイパネル表示装置（ＰＤＰ）、フィールドエミッションディスプレイ装置（ＦＥＤ）、デジタルマイクロミラーデバイス（ＤＭＤ）、エレクトロルミネッセンスディスプレイ（ＥＬ）、液晶ディスプレイ（ＬＣＤ）等が挙げられる。
【０００４】
また、ＣＲＴ（陰極線管）等のアナログ系の表示装置においても、ディジタル処理を有する場合には、入力ビット数が限られており、この場合にも誤差拡散処理が有効となる。チューナ部分とディスプレイの筐体が分離しており、ディジタル伝送する場合にも入力ビット数が限定されるため、誤差拡散処理が有効である。
【０００５】
図５は従来の誤差拡散処理回路の一例のブロック図を示す。図５において、誤差拡散処理回路は加算回路１１、量子化回路１２、ライン方向遅延回路１３、１クロック遅延回路１４、１５、１６、乗算回路１７１、１７２、１７３、１７４とから構成されている。
【０００６】
ここで、乗算回路１７１は１ドット分右方向へ誤差を拡散した際の係数、乗算回路１７２、１７３、１７４はそれぞれ左斜め下、真下、右斜め下方向へ誤差を拡散させた際の各係数を乗算する。また、ライン方向遅延回路１３は、１クロック遅延回路１５を通過したとき真下のデータになるようにするため、１ラインより１クロック分遅延が少なく設定された遅延回路である。
【０００７】
階調数制限回路１２は、例えば、１２ビットで量子化されていた入力映像信号に対して表示装置が８ビットの階調表示能力しかない場合に、上位８ビットを外部へ出力すると共に、残りの下位４ビットはライン方向遅延回路１３及び１クロック遅延回路１４にそれぞれ出力する回路である。
【０００８】
次に、この従来の誤差拡散処理回路の動作について説明する。量子化ビット数が例えば１２ビットの入力映像信号は加算回路１１に供給され、ここで後述する乗算回路１７１〜１７４の各出力信号と加算された後、階調数制限回路１２に供給され、ここで上位８ビットが、８ビットの階調表示能力しかない表示装置へ出力されると共に、下位４ビットがライン方向遅延回路１３及び１クロック遅延回路１４にそれぞれ出力される。
【０００９】
１クロック遅延回路１４で１クロック遅延された下位４ビットの映像信号部分は、乗算回路１７１に供給されて予め設定された係数と乗算されて、入力映像信号のドットに対して同じラインの１ドット分右側の拡散画像情報として加算回路１１に供給される。一方、ライン方向遅延回路１３で１ライン期間から１クロック周期分少ない時間、すなわち（１Ｈ−１Ｔ）遅延された下位４ビットの映像信号部分は、縦続接続された１クロック遅延回路１５、１６によりそれぞれ１クロック分遅延されると共に、乗算回路１７２に供給されて予め設定された係数と乗算されて、入力映像信号のドットに対して次のラインの１ドット分左側（左斜め下側）の拡散画像情報として加算回路１１に供給される。
【００１０】
また、１クロック遅延回路１５、１６からそれぞれ計１Ｈ、計（１Ｈ＋１Ｔ）遅延されて出力された下位４ビットの映像信号部分は、乗算回路１７３、１７４に供給されて予め設定された係数とそれぞれ乗算されて、入力映像信号のドットに対して次のラインの同じドット位置（真下）、次のラインの１ドット分右側（右斜め下側）の拡散画像情報とされた後、加算回路１１にそれぞれ供給される。
【００１１】
これにより、加算回路１１からは入力映像信号に、その入力映像信号の注目するドットに対して１ドット分右側のドット、左斜め下のドット、真下のドット、右斜め下のドットのそれぞれの拡散画像情報が加算されて取り出された後、階調数制限回路１２により上位８ビットが表示装置へ出力される。上記のように拡散された乗算回路１７１〜１７４の各出力信号は、加算回路１１による蓄積により、加算回路１１に供給される入力映像信号の上位の８ビットに寄与することになる。
【００１２】
この結果、注目ドットは８ビットの階調で表示されると共に、そのドットよりも右側と左斜め下と真下と右斜め下の計４つの周辺ドットで下位４ビット分の階調が拡散して表示され、平均的に見れば入力映像信号の下位の４ビット分も階調表現されることになる。
【００１３】
また、誤差拡散特有の周期的なパターンノイズ等の画質妨害や黒浮きを除去することを目的とした誤差拡散処理回路も従来知られている（例えば、特許文献１参照）。この特許文献１記載の誤差拡散処理回路では、入力映像信号の注目画素におけるドットデータの階調が、予め設定した零近傍の値以下で、少なくとも２ドットの予め設定したドット数以上連続する零近傍連続領域が発生したことを検出する検出手段と、零近傍連続領域内のドットデータに基づいて発生する誤差データを全て零に置き換える置き換え手段とを有し、黒信号や微小レベルの信号を多く含む信号が入力された場合における誤差拡散特有の周期的なパターンノイズ等の画質妨害や黒浮きを除去する構成である。
【００１４】
【特許文献１】特開２００３−１５３０００号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかるに、図５に示した従来の誤差拡散処理回路では、入力された映像信号が一定レベルで階調が同一の、所謂平坦な映像信号においては比較的均一に拡散されるが、基本的に誤差の蓄積によって、桁上がりが生じて階調表現されるため、画像の立ち上がりエッジ部分の階調が正確に表現できないという課題がある。
【００１６】
この課題について図６と共に更に詳細に説明する。同図は、領域Ａの階調が１２ビット階調で「１６」、領域Ｂの階調が１２ビット階調で「１７」の画像を例に誤差拡散処理後の画像を描いたもので、領域Ａでは、下位４ビットの出力が“０”であるため、図５のライン方向遅延回路１３や１クロック遅延回路１４、１５、１６に誤差データは蓄積されていない状態である。
【００１７】
一方、図６の領域Ｂは、ほぼ１／１６の確率で階調レベル“２”が出現し、残りの１５／１６の確率で階調レベル“１”が出現する状態が望まれる。なぜなら、領域Ｂの階調が１２ビット階調で「１７」であるので、８ビットに制限された時は階調が１／１６倍されて１７／１６（＝１＋（１／１６））を階調表現すればよいが、１／１６はディジタルで表現できないため、誤差拡散により１／１６の確率で”１”を加算し（すなわち、”２”を出現させ）、残りのドットは１５／１６（＝１−（１／１６））の確率で”０”を加算（すなわち、”１”を出現）することが望まれる。
【００１８】
しかし、図６にＥＬ、ＥＴで示す領域Ａから領域Ｂへの切り替わり目のエッジは、領域Ａにおける誤差の蓄積がないため、桁上がりが非常に起こりにくくなり、本来の１／１６の確率で出現すべき階調レベル”２”が現れなくなってしまう。これは、誤差の拡散方向が左画素や上ライン画素からになってしまうことも起因するが、信号処理の因果性からこの問題は回避できない。
【００１９】
また、特許文献１記載の従来の誤差拡散処理回路は、零近傍連続領域内のドットデータに基づいて発生する誤差データを全て零に置き換えることで、黒信号や微小レベルの信号を多く含む信号が入力された場合における誤差拡散特有の周期的なパターンノイズ等の画質妨害や黒浮きを改善するものであるため、零近傍連続領域でなく、入力映像信号の下位の複数ビットが”０”の場合や、連続した零ではなく孤立した点には改善効果がなく、また、垂直方向に連続した零を検出することはできないので、垂直に変化した場合には改善効果が得られないという問題がある。
【００２０】
本発明は以上の点に鑑みてなされたものであり、画像の立ち上がりエッジ部分の階調を正確に表現し得る誤差拡散処理回路を提供することを目的とする。
【００２１】
また、本発明の他の目的は、零近傍領域や連続領域に限定されることなく、擬似輪郭の発生のない誤差拡散処理を行い得る誤差拡散処理回路を提供することにある。
【課題を解決するための手段】
【００２２】
上記の目的を達成するため、本発明は、映像表現階調数が制限された映像表示装置に表示されるべき入力映像信号の階調数が映像表示装置により表示できる最大階調数を越えたときに、そのときの入力映像信号が最大階調数と表示される階調数との差分に対応した擬似中間階調で表示させるための信号を生成する誤差拡散処理回路において、互いに異なる固定値又は固定パターンが入力され、その入力固定値又は固定パターンに対応した出現確率で”１”又は”０”を出力して、平均的にはその入力固定値又は固定パターンに対応した階調数である誤差拡散出力信号を、互いに独立して、かつ、入力映像信号とは関係なく動作して出力する複数の個別誤差拡散処理手段と、第１のビット数の入力映像信号と映像表示装置により表示できる最大階調数に対応する第２のビット数との差分に対応した情報に基づき、複数の個別誤差拡散処理手段のうち一の個別誤差拡散処理手段から出力された個別誤差拡散出力信号を選択する選択手段と、選択手段により選択された個別誤差拡散出力信号を、入力映像信号のうち上位側から第２のビット数の映像信号に加算して、疑似中間階調を含む映像信号を生成して出力する加算手段とを有することを特徴とする。
【００２３】
この発明では、複数の個別誤差拡散処理手段から入力固定値又は固定パターンに対応した出現確率で”１”又は”０”を出力して、平均的にはその入力固定値又は固定パターンに対応した階調数である誤差拡散出力信号を、互いに独立して、かつ、入力映像信号とは関係なく動作して出力させておき、第１のビット数の入力映像信号と映像表示装置により表示できる最大階調数に対応する第２のビット数との差分に対応した情報、すなわち、入力映像信号の下位側の上記の差分のビット数に基づき、複数の個別誤差拡散処理手段のうち一の個別誤差拡散処理手段から出力された個別誤差拡散出力信号を選択させて入力映像信号のうち上位側から第２のビット数の映像信号に加算して、疑似中間階調を含む映像信号を生成するようにしたため、入力映像信号の階調が異なる領域の境目であるエッジ部分付近でも、一方の領域が他方の領域に影響されずに、常に独立して動作している個別誤差拡散処理手段から出力された個別誤差拡散出力信号に基づき、疑似中間階調を表示できる。
【発明の効果】
【００２４】
本発明によれば、入力映像信号の階調が異なる領域の境目であるエッジ部分付近でも、一方の領域が他方の領域に影響されずに、常に独立して動作している個別誤差拡散処理手段から出力された個別誤差拡散出力信号に基づき、疑似中間階調を表示できるため、エッジ部分の表現だけ階調表現が変化する現象は起きず、疑似輪郭の発生がなく、画像の立ち上がりエッジ部分の階調を正確に表現できる。
【００２５】
また、本発明によれば、零近傍領域や連続領域に限定されることなく、擬似輪郭の発生のない誤差拡散処理を実現できる。
【発明を実施するための最良の形態】
【００２６】
次に、本発明を実施するための最良の形態について図面を参照して説明する。図１は本発明になる誤差拡散処理回路の一実施の形態のブロック図を示す。図１に示すように、本実施の形態の誤差拡散処理回路は、個別誤差拡散処理回路（ＥＤ）１０１〜１０１５、階調数制限回路２０、選択回路３０、加算回路４０及びリミッタ５０とから構成されている。１５個の個別誤差拡散処理回路１０１〜１０１５は、それぞれ固定値“１”〜“１５”の４ビット入力信号が供給されていて、それらの入力値に応じた１ビットの誤差拡散パターンを出力する。
【００２７】
階調数制限回路２０は、例えば、入力された量子化ビット数１２ビットの映像信号のうち、上位８ビットを加算回路４０の一方の入力端子へ、下位４ビットを選択回路３０の選択制御端子へ分岐させる回路である。
【００２８】
選択回路３０は、１５個の個別誤差拡散処理回路１０１〜１０１５からの各１ビットの誤差拡散パターン信号と、“０”固定入力の計１６本の被選択入力端子があり、それら被選択入力端子の入力信号を、階調数制限回路２０からの４ビット制御信号によって選択出力する。
【００２９】
すなわち、入力映像信号の下位４ビットの値は、１０進数で表わすと”０”〜”１５”のいずれかであるので、選択回路３０は、４ビット制御信号のこれら１６ある値に対応して、計１６本の被選択入力端子のうちの１本の被選択入力端子の信号を選択して出力する。従って、選択回路３０は、例えば、４ビット制御信号の１０進数の値が”０”のときには、固定入力”０”を選択出力し、”１”のときには個別誤差拡散処理回路１０１の出力信号を選択出力し、”１５”のときには個別誤差拡散処理回路１０１５の出力信号を選択出力する。
【００３０】
加算回路４０は階調数制限回路２０から出力された上位８ビットの映像信号と選択回路３０からの信号とを加算してリミッタ５０へ出力する。リミッタ５０は、加算信号を振幅制限して８ビットの映像信号を出力する。すなわち、リミッタ５０は、例えば加算回路４０から階調２５６（＝２５５＋１）レベルの映像信号が入力されたときに、オーバーフローとなることを防止するため、階調２５５以下に制限する回路である。
【００３１】
図２は図１中の個別誤差拡散処理回路１０ｉ（ｉ＝１〜１５）の一例のブロック図を示す。個別誤差拡散処理回路１０１〜１０１５はそれぞれ同一構成であり、図２に示すように、固定値ｉ（“１”〜“１５”）の４ビット入力信号と乗算回路１０７〜１１０の各出力信号とを加算回路１０１でそれぞれ加算し、得られた５ビットの加算信号を階調数制限回路１０２に供給して、その上位１ビットを外部へ出力させると共に、下位４ビットをライン方向遅延回路１０３及び１クロック遅延回路１０４にそれぞれ出力する。
【００３２】
１クロック遅延回路１０４で１クロック遅延された下位４ビットの信号は、乗算回路１０７に供給されて予め設定された係数と乗算され、ライン方向遅延回路１０３で１ライン期間から１クロック周期分少ない時間、すなわち（１Ｈ−１Ｔ）遅延された下位４ビットの信号は、縦続接続された１クロック遅延回路１０５、１０６によりそれぞれ１クロック分遅延されると共に、乗算回路１０８に供給されて予め設定された係数と乗算され、更に、１クロック遅延回路１０５、１０６からそれぞれ計１Ｈ、計（１Ｈ＋１Ｔ）遅延されて出力された下位４ビットの信号は、乗算回路１０９、１１０に供給されて予め設定された係数とそれぞれ乗算されて、加算回路１０１に供給される。
【００３３】
従って、個別誤差拡散処理回路１０ｉの構成は基本的には、図５に示した従来の誤差拡散処理回路と同様であるが、個別誤差拡散処理回路１０ｉは入力信号が映像信号ではなく、固定値ｉの４ビット信号が入力されて、出力信号が“０”か“１”の１ビット信号になっている点が従来の誤差拡散処理回路と異なる。
【００３４】
個別誤差拡散処理回路１０ｉは、入力される４ビット信号が固定値ｉであるが、クロックに同期して、乗算回路１０７〜１１０の各出力乗算結果及び加算回路１０１の加算結果は逐次更新されてフィードバックされるため、階調数制限回路１０２から出力される上位１ビットの値は、確率的にｉ／１６の頻度で“１”となり、（１６−ｉ）／１６の頻度で”０”となるように動作し、平均的にｉ／１６の階調を表現させることが可能である。また、個別誤差拡散処理回路１０ｉは、階調数制限回路２０の入力映像信号や他の個別誤差拡散処理回路とは独立的に常に動作するようになされている。
【００３５】
次に、図１の実施の形態の動作について説明する。１２ビット入力映像信号は、階調数制限回路２０に供給されて上位８ビットと下位４ビットに分割され、上位８ビットの映像信号部分は加算回路４０に供給され、下位４ビットの映像信号部分は選択回路３０に選択制御信号として供給される。
【００３６】
一方、選択回路３０の計１６本の被選択入力端子には、１５個の個別誤差拡散処理回路１０１〜１０１５からの各１ビットの誤差拡散パターン信号と“０”固定入力とが供給されており、それら被選択入力端子の入力信号が、階調数制限回路２０からの下位４ビットの映像信号部分によって選択される。
【００３７】
例えば、入力映像信号が１２ビット表現で“１７”の値であるとき、階調数制限回路２０によって、上位８ビットは“１”（ＬＳＢの重みは１とする）、下位４ビットは“１”が得られる。このとき選択回路３０は、下位４ビットの情報”１”に基づいて、１５個の個別誤差拡散処理回路１０１〜１０１５からの各１ビットの誤差拡散パターン信号と“０”固定入力のうち、個別誤差拡散処理回路１０１の出力信号を選択する。
【００３８】
このときの個別誤差拡散処理回路１０１の出力信号は、前述したように、“１”の出現頻度が１／１６で“０”の出現頻度が１５／１６であるため、加算回路４０は、この個別誤差拡散処理回路１０１の出力値と、入力映像信号の上位８ビットの値“１”とを加算することにより、“２”の出現頻度が１／１６で、“１”の出現頻度が１５／１６の映像信号をリミッタ５０へ出力する。
【００３９】
また、例えば、入力映像信号が１２ビット表現で“１６”という信号が入力されたとき、階調数制限回路２０によって、上位８ビットは“１”、下位４ビットは“０”が得られる。選択回路３０は、下位４ビットの情報“０”に基づいて、１５個の個別誤差拡散処理回路１０１〜１０１５からの各１ビットの誤差拡散パターン信号と“０”固定入力のうち、“０”固定入力を選択する。
【００４０】
従って、加算回路４０は、選択回路３０からの“０”固定入力と、入力映像信号の上位８ビットの値“１”とを加算することにより、定常的に“１”の映像信号をリミッタ５０へ出力する。リミッタ５０は入力された８ビット映像信号を前記した振幅制限処理を施して出力する。
【００４１】
次に、本実施の形態による、図６で説明した画像のエッジ部分についての動作を図４と共に説明する。図４（Ａ）、（Ｂ）はそれぞれ前記した図６と同様に領域Ａの階調が１２ビット階調で「１６」、領域Ｂの階調が１２ビット階調で「１７」の画像を表現しており、図４（Ａ）は従来の誤差拡散処理回路による画像（すなわち、図６と同じ画像）、図４（Ｂ）は本実施の形態による画像を示す。
【００４２】
従来回路も本実施の形態も領域Ａでは、定常的に“１”を加算回路４０から出力している。一方、領域Ｂに切り替わった後は、従来回路では、図４（Ａ）にＥＬ、ＥＴで示す領域Ａから領域Ｂへの切り替わり目のエッジは、本来の１／１６の確率で出現すべき階調レベル”２”が現れなくなってしまう。
【００４３】
これに対し、本実施の形態では、個別誤差拡散処理回路１０１は入力映像信号とは独立に（無関係に）常に動作しているので、“１”と“２”のそれぞれの出現確率は、領域Ａと領域Ｂの切り替わり目でも、切り替わり目以外の領域Ａ内、領域Ｂ内でも同一で変化しないため、図４（Ｂ）に示すように、領域Ａと領域Ｂの切り替わり目でも極めて良好な立ち上がり特性（階調切り替え特性）を得ることができる。
【００４４】
次に、本発明の他の実施の形態について説明する。図３は本発明になる誤差拡散処理回路の他の実施の形態のブロック図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明を省略する。本実施の形態が図１の実施の形態と異なる点は、１５個の個別誤差拡散処理回路１０１〜１０１５のうち、１０９〜１０１５を削減し、この分の選択回路３０へは個別誤差拡散処理回路１０７〜１０１の出力信号を別々に反転する反転回路６０７〜６０１によって得ている点である。
【００４５】
元々個別誤差拡散処理回路１０９は“１”の発生確率が９／１６になるように動作するものであるが、個別誤差拡散処理回路１０７が“０”の発生確率９／１６であるため、個別誤差拡散処理回路１０７の出力信号を反転すれば、“１”の発生確率が９／１６となる。従って、個別誤差拡散処理回路１０７の出力信号を反転回路６０７で反転し、その出力信号を個別誤差拡散処理回路１０９の出力信号として使用することができる。
【００４６】
同様に、個別誤差拡散処理回路１０６〜１０１の出力信号を反転回路６０６〜６０１で反転させることにより、その反転回路６０６〜６０１の出力信号の“１”の発生確率が、個別誤差拡散処理回路１０１０〜１０１５と同様の１０／１６〜１５／１６を得ることができる。これにより、反転回路６０７、６０６、・・・、６０１の各出力信号を選択回路３０の個別誤差拡散処理回路１０９、１０１０、・・・、１０１５の出力信号が入力される入力端子に供給することにより、図１の実施の形態と同様の動作をさせることができる。
【００４７】
このように、本実施の形態によれば、桁上がり確率が補数関係になっている個別誤差拡散処理信号に対して、０と１のパターンを反転させる処理を行うようにしたため、個別誤差拡散処理回路の個数を１５個から約半分の８個にまで減らすことができる。
【００４８】
以上、本発明によれば、従来例で課題となっていた立ち上がり特性を改善することができ、疑似輪郭の発生を抑えた良好な階調特性を得ることができる。
【００４９】
なお、本発明は以上の実施の形態に限定されるものではなく、例えば入力映像信号の上位８ビットと下位４ビットに分割する例で説明したが、特にこのビット数に限定されるものではないことは勿論である。
【図面の簡単な説明】
【００５０】
【図１】本発明の一実施の形態のブロック図である。
【図２】図１中の個別誤差拡散処理回路の一例の構成を示す詳細ブロック図である。
【図３】本発明の他の実施の形態のブロック図である。
【図４】本発明の効果を従来と対比して説明する図である。
【図５】従来の誤差拡散処理回路の一例のブロック図である。
【図６】従来の誤差拡散処理回路の課題を説明するための図である。
【符号の説明】
【００５１】
１０１〜１０１５  個別誤差拡散処理回路
２０、１０２  階調数制限回路
３０  選択回路
４０、１０１  加算回路
５０  リミッタ
６０１〜６０７  反転回路
１０３  ライン方向遅延回路
１０４〜１０６  １クロック遅延回路
１０７〜１１０  乗算回路
【図１】
2006091042.tif 000003
【図２】
2006091042.tif 000004
【図３】
2006091042.tif 000005
【図４】
2006091042.tif 000006
【図５】
2006091042.tif 000007
【図６】
2006091042.tif 000008