(57)【要約】【課題】  パッド電極下に能動層が配置されている場合においても、パッド電極下における密着性を確保しつつ、バリアメタル構造を能動面上に安定して形成できるようにする。【解決手段】  不純物拡散層５ａ、５ｂの表面が覆われるようにして層間絶縁膜６上にバリアメタル膜８を形成し、フォトリソグラフィー技術を用いることにより、開口部７が覆われるようにしてパッド電極１６下に配置されるバリアメタル膜８の表面を露出させるレジストパターンＲを形成し、レジストパターンＲをマスクとして、バリアメタル膜８をエッチングすることにより、パッド電極１６下に配置される層間絶縁膜６上のバリアメタル膜８を除去し、バリアメタル膜８を介してゲート電極４および不純物拡散層５ａ、５ｂに接続された配線層９を層間絶縁膜６上に形成し、ゲート電極４および不純物拡散層５ａ、５ｂ上に配置されたパッド電極１６を形成する。【選択図】      図１
2006186163.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成された不純物拡散層と、
前記不純物拡散層上に形成された絶縁層と、
前記不純物拡散層の表面が露出するように前記絶縁層に形成された開口部と、
前記絶縁層の表面の一部に端部がかかるようにして前記不純物拡散層上に形成されたバリアメタル膜と、
前記バリアメタル膜を介して前記不純物拡散層に接続された配線層と、
前記絶縁層を介して前記不純物拡散層上に配置されたパッド電極とを備えることを特徴とする半導体装置。
【請求項２】
前記バリアメタル膜はＴｉＮ膜、前記配線層はＡｌ配線層であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記パッド電極に接合されたバンプ電極をさらに備えることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
半導体基板に不純物拡散層を形成する工程と、
前記不純物拡散層上に絶縁層を形成する工程と、
前記不純物拡散層の表面を露出させる開口部を前記絶縁層に形成する工程と、
前記不純物拡散層および前記絶縁層上にバリアメタル膜を成膜する工程と、
前記開口部が覆われるようにして前記バリアメタル膜の表面を露出させるレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記バリアメタル膜をエッチングすることにより、前記絶縁層上のバリアメタル膜を除去する工程と、
前記バリアメタル膜を介して前記不純物拡散層に接続された配線層を前記絶縁層上に形成する工程と、
前記絶縁層を介して前記不純物拡散層上に配置されたパッド電極を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項５】
前記バリアメタル膜はＴｉＮ膜、前記配線層はＡｌ配線層であることを特徴とする請求項４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置および半導体装置の製造方法に関し、特に、ＴｉＮ膜をＡｌ配線のバルアメタル膜として用いた時の能動面の密着性を向上させる方法に適用して好適なものである。
【背景技術】
【０００２】
近年の半導体装置では、チップサイズを縮小するために、トランジスタなどが形成された能動面上にパッド電極を配置することが行われている。また、Ａｌ配線をＳｉ基板と接続する時のバルアメタル膜としてＴｉＮ膜を用いる方法がある。ここで、ＴｉＮ膜は、ＳｉＯ2との密着性が悪いため、ＴｉＮ膜をパッド電極下に残しておくと、ワイヤボンド工程において、ＴｉＮ膜がＳｉＯ2から剥離し、ボンドリフトなどの不良を引き起こすことがあった。このため、ＴｉＮ膜のフォトエッチング工程を追加し、パッド電極下では、能動面上に形成されたＴｉＮ膜をすべて除去するという対策がとられていた。
【０００３】
また、コンタクトホール内にＴｉＮ膜を残したまま、ＳｉＯ2膜の表面のＴｉＮ膜を除去するために、コンタクトホールが形成されたＳｉＯ2膜上にＴｉＮ膜を成膜した後、メタルＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）を行うことで、ＳｉＯ2膜の表面のＴｉＮ膜を選択的に研磨する方法もある。
また、例えば、特許文献１には、半導体素子の接続孔にブランケットＣＶＤによるタングステンプラグを形成する際に、ＴｉおよびＴｉＮをスパッタリング法で厚く成膜した後、フォトレジストをエッチバックして接続孔の底部にのみフォトレジストが残るようにすることで、接続孔の底部にのみＴｉおよびＴｉＮを残す方法が開示されている。
【特許文献１】特開平１１−８２０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、パッド電極下において能動面上に形成されたＴｉＮ膜をすべて除去する方法では、パッド電極下にコンタクトホールやビアホールがあると、それらのホール内のＴｉＮ膜も除去されるため、Ａｌ配線とＳｉ基板と接続信頼性が劣化するという問題があった。
また、メタルＣＭＰを行うことで、コンタクトホール内にＴｉＮ膜を残したまま、ＳｉＯ2膜の表面のＴｉＮ膜を選択的に除去する方法では、メタルＣＭＰを行うための装置が必要となるとともに、パッド電極下以外のＴｉＮ膜も除去されるため、エレクトロマイグレーション耐性などを考慮した配線構造の導入が困難になるという問題があった。
【０００５】
また、特許文献１に開示された方法では、フォトレジストをエッチバックすることで、接続孔の底部にのみフォトレジストが残るようにするので、接続孔のサイズによっては接続孔の底部のフォトレジストも除去され、接続孔の底部のＴｉおよびＴｉＮもエッチングされることがあるという問題があった。
そこで、本発明の目的は、パッド電極下に能動層が配置されている場合においても、パッド電極下における密着性を確保しつつ、バリアメタル構造を能動面上に安定して形成することが可能な半導体装置および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００６】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、半導体基板に形成された不純物拡散層と、前記不純物拡散層上に形成された絶縁層と、前記不純物拡散層の表面が露出するように前記絶縁層に形成された開口部と、前記絶縁層の表面の一部に端部がかかるようにして前記不純物拡散層上に形成されたバリアメタル膜と、前記バリアメタル膜を介して前記不純物拡散層に接続された配線層と、前記絶縁層を介して前記不純物拡散層上に配置されたパッド電極とを備えることを特徴とする。
【０００７】
これにより、フォトリソグラフィー技術を用いることで、前記絶縁層上のバリアメタル膜を除去する部分を規定することが可能となり、不純物拡散層上に形成されたバリアメタル膜をそのまま残した上で、パッド電極下に限定して絶縁層上のバリアメタル膜を除去することが可能となる。このため、パッド電極下に能動層が配置されている場合においても、パッド電極下における密着性を確保しつつ、バリアメタル構造を能動面上に安定して形成することが可能となり、配線層と能動面との接続信頼性を確保することが可能となるとともに、ボンドリフトなどの不良を低減することができる。
【０００８】
また、本発明の一態様に係る半導体装置によれば、前記バリアメタル膜はＴｉＮ膜、前記配線層はＡｌ配線層であることを特徴とする。
これにより、不純物拡散層との接続信頼性を確保しつつ、Ａｌ配線を用いて不純物拡散層の接続を行うことが可能となるとともに、パッド電極下に限定して絶縁層上のＴｉＮ膜を除去することができる。このため、パッド電極下に能動層が配置されている場合においても、製造工程の煩雑化を抑制しつつ、パッド電極下における密着性を確保することが可能となるとともに、配線層と能動面との接続信頼性を確保することができる。
【０００９】
また、本発明の一態様に係る半導体装置によれば、前記パッド電極に接合されたバンプ電極をさらに備えることを特徴とする。
これにより、パッド電極部分の剥離を防止しつつ、半導体チップをフリップチップ実装することが可能となり、実装不良を低減しつつ、実装面積を削減することができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板に不純物拡散層を形成する工程と、前記不純物拡散層上に絶縁層を形成する工程と、前記不純物拡散層の表面を露出させる開口部を前記絶縁層に形成する工程と、前記不純物拡散層および前記絶縁層上にバリアメタル膜を成膜する工程と、前記開口部が覆われるようにして前記バリアメタル膜の表面を露出させるレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記バリアメタル膜をエッチングすることにより、前記絶縁層上のバリアメタル膜を除去する工程と、前記バリアメタル膜を介して前記不純物拡散層に接続された配線層を前記絶縁層上に形成する工程と、前記絶縁層を介して前記不純物拡散層上に配置されたパッド電極を形成する工程とを備えることを特徴とする。
【００１０】
これにより、不純物拡散層上に形成されたバリアメタル膜をそのまま残した上で、パッド電極下に限定して絶縁層上のバリアメタル膜を除去することが可能となり、パッド電極下に能動層が配置されている場合においても、パッド電極下における密着性を確保しつつ、バリアメタル構造を能動面上に安定して形成することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記バリアメタル膜はＴｉＮ膜、前記配線層はＡｌ配線層であることを特徴とする。
【００１１】
これにより、不純物拡散層との接続信頼性を確保しつつ、Ａｌ配線を用いて不純物拡散層の接続を行うことが可能となるとともに、パッド電極下に限定して絶縁層上のＴｉＮ膜を除去することができる。このため、パッド電極下に能動層が配置されている場合においても、製造工程の煩雑化を抑制しつつ、パッド電極下における密着性を確保することが可能となるとともに、配線層と能動面との接続信頼性を確保することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１は、本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
図１（ａ）において、例えば、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｄａｔｉｏｎ  Ｏｆ  Ｓｉｌｉｃｏｎ）法により、半導体基板１上の素子分離領域に素子分離絶縁膜２を形成する。なお、半導体基板１の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどを用いることができる。そして、半導体基板１の熱酸化により半導体基板１の能動面上にゲート絶縁膜３を形成する。そして、ＣＶＤなどの方法により、半導体基板１上に多結晶シリコン膜を成膜し、フォトリソグラフィー技術およびエッチング技術を用いて多結晶シリコン膜をパターニングすることにより、ゲート電極４をゲート絶縁膜３上に形成する。さらに、ゲート電極４および素子分離絶縁膜２をマスクとして、Ａｓ、Ｐ、Ｂなどの不純物を半導体基板１内にイオン注入することにより、ゲート電極４を挟み込むように配置された不純物拡散層５ａ、５ｂを半導体基板１に形成する。
【００１３】
次に、ＣＶＤなどの方法により、半導体基板１上に層間絶縁膜６を形成し、フォトリソグラフィー技術およびエッチング技術を用いて層間絶縁膜６をパターニングすることにより、不純物拡散層５ａ、５ｂの表面を露出させる開口部７を層間絶縁膜６に形成する。そして、スパッタなどの方法により、不純物拡散層５ａ、５ｂの表面が覆われるようにして層間絶縁膜６上にバリアメタル膜８を形成する。なお、層間絶縁膜６としては、例えば、シリコン酸化膜を用いることができる。また、不純物拡散層５ａ、５ｂ上のバリアメタル膜８としては、ＴｉＮ膜を用いることが好ましい。
【００１４】
次に、図１（ｂ）に示すように、フォトリソグラフィー技術を用いることにより、開口部７が覆われるようにしてパッド電極１６下に配置されるバリアメタル膜８の表面を露出させるレジストパターンＲを形成する。そして、レジストパターンＲをマスクとして、バリアメタル膜８をエッチングすることにより、図１（ｃ）に示すように、パッド電極１６下に配置される層間絶縁膜６上のバリアメタル膜８を除去する。
【００１５】
次に、図１（ｄ）に示すように、スパッタまたは蒸着などの方法により、導電膜を層間絶縁膜６上に成膜する。そして、フォトリソグラフィー技術およびエッチング技術を用いて導電膜をパターニングすることにより、バリアメタル膜８を介してゲート電極４および不純物拡散層５ａ、５ｂに接続された配線層９を層間絶縁膜６上に形成する。なお、配線層９の材質としては、例えば、Ａｌ（アルミニウム）を用いることが好ましい。ここで、不純物拡散層５ａ、５ｂの表面にＴｉＮ膜を形成した上で、配線層９の材質としてＡｌを用いることにより、開口部７内にタングステンプラグを埋め込みことなく、不純物拡散層５ａ、５ｂとの接続信頼性を確保することができ、タングステンのブランケットＣＶＤなどの煩雑な工程を不要として、製造工程の煩雑化を抑制することができる。
【００１６】
そして、ＣＶＤなどの方法により、配線層９上に層間絶縁膜１０を形成し、フォトリソグラフィー技術およびエッチング技術を用いて層間絶縁膜１０をパターニングすることにより、配線層９の表面を露出させる開口部１１を層間絶縁膜１０に形成する。そして、スパッタなどの方法により、開口部１１内の表面が覆われるようにして層間絶縁膜１０上にバリアメタル膜１２を形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いてバリアメタル膜１２をパターニングすることにより、パッド電極１６下に配置される層間絶縁膜１０上のバリアメタル膜１２を除去する。
【００１７】
次に、図１（ｅ）に示すように、スパッタまたは蒸着などの方法により、導電膜を層間絶縁膜１３上に成膜する。そして、フォトリソグラフィー技術およびエッチング技術を用いて導電膜をパターニングすることにより、バリアメタル膜１２を介して配線層９に接続された配線層１３を層間絶縁膜１０上に形成する。そして、ＣＶＤなどの方法により、層間絶縁膜１０上に保護膜１４を形成する。なお、保護膜１４としては、例えば、シリコン窒化膜を用いることができる。そして、フォトリソグラフィー技術およびエッチング技術を用いて保護膜１４をパターニングすることにより、配線層１３の表面を露出させるパッド開口部１５を保護膜１４に形成し、ゲート電極４および不純物拡散層５ａ、５ｂ上に配置されたパッド電極１６を形成する。
【００１８】
これにより、フォトリソグラフィー技術を用いることで、層間絶縁膜６上のバリアメタル膜８を除去する部分を規定することが可能となり、ゲート電極４および不純物拡散層５ａ、５ｂ上に形成されたバリアメタル膜８をそのまま残した上で、パッド電極１６下に限定して層間絶縁膜６上のバリアメタル膜８を除去することが可能となる。このため、パッド電極１６下に能動層が配置されている場合においても、パッド電極１６下における密着性を確保しつつ、バリアメタル構造を能動面上に安定して形成することが可能となり、配線層９と能動面との接続信頼性を確保することが可能となるとともに、ボンドリフトなどの不良を低減することができる。
【００１９】
なお、パッド電極１６上にはバンプ電極を接合されるようにしてもよい。これにより、パッド電極１６の剥離を防止しつつ、半導体チップをフリップチップ実装することが可能となり、実装不良を低減しつつ、実装面積を削減することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態に係る半導体装置の製造方法を示す断面図。
【符号の説明】
【００２１】
１  半導体基板、２  素子分離絶縁膜、３  ゲート絶縁膜、４  ゲート電極、５ａ、５ｂ  不純物拡散層、６、１０  層間絶縁膜、７、１１  開口部、８、１２  バリアメタル膜、９、１３  配線層、１４  保護膜、１５  パッド開口部、１６  パッド電極、Ｒ  レジストパターン
【図１】
2006186163.tif 000003