(57)【要約】【課題】チャージポンプ回路をより高い周波数で動作できるようにすることである。【解決手段】ＵＰ信号がローレベルのとき、ｐチャネルＭＯＳトランジスタＴＲ１のゲートに、ＶＤＤ−Ｖｔｈ＜Ｐｂ＜ＶＤＤの条件を満たすバイアス電圧Ｐｂを供給し、ＤＯＷＮ信号がローレベルのとき、ｎチャネルＭＯＳトランジスタＴＲ２のゲートに、ＧＮＤ＜Ｎｂ＜Ｖｔｈの条件を満たすバイアス電圧Ｎｂを供給する。これにより、ｐチャネルＭＯＳトランジスタＴＲ１とｎチャネルＭＯＳトランジスタＴＲ２がオン状態になるまでの遅延時間を短くすることができる。【選択図】      図１
2006186535.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続された第１のｐチャネルＭＯＳトランジスタと第２のｎチャネルＭＯＳトランジスタと、
前記第１のｐチャネルＭＯＳトランジスタをオン状態に切り換える有効な第１の信号が与えられていないとき、電源電圧より小さく、かつ前記第１のｐチャネルＭＯＳトランジスタをオン状態にするゲート電圧より大きい電圧を、前記第１のｐチャネルＭＯＳトランジスタのゲートに供給する第１のバイアス供給回路と、
前記第２のｎチャネルＭＯＳトランジスタをオン状態に切り換える有効な第２の信号が与えられていないとき、接地電位より大きく、かつ前記第２のｎチャネルＭＯＳトランジスタをオン状態にするゲート電圧より小さい電圧を、前記第２のｎチャネルＭＯＳトランジスタのゲートに供給する第２のバイアス供給回路とを備えるチャージポンプ回路。
【請求項２】
前記第１のバイアス供給回路は、直列に接続された少なくとも２個のＭＯＳトランジスタを有し、有効な第１の信号が与えられていないとき、前記２個のＭＯＳトランジスタの接続点の電圧をバイアス電圧として前記第１のｐチャネルＭＯＳトランジスタのゲートに供給し、
前記第２のバイアス供給回路は、直列に接続された少なくとも２個のＭＯＳトランジスタを有し、有効な第２の信号が与えられていないとき、前記２個のＭＯＳトランジスタの接続点の電圧をバイアス電圧として前記第２のｎチャネルＭＯＳトランジスタのゲートに供給する請求項１記載のチャージポンプ回路。
【請求項３】
前記第１のバイアス供給回路は、有効な第１の信号が与えられたとき、前記第１のｐチャネルＭＯＳトランジスタをオン状態にするバイアス電圧をゲートに供給し、有効な第１の信号が与えられていないとき、電源電圧より小さく、かつ前記第１のｐチャネルＭＯＳトランジスタをオン状態にする電圧より大きいバイアス電圧をゲートに供給する第１のスイッチ手段を有し、
前記第２のバイアス供給回路は、有効な第２の信号が与えられたとき、前記第２のｎチャネルＭＯＳトランジスタをオン状態にするバイアス電圧をゲートに供給にし、有効な第２の信号が与えられていないとき、接地電位より大きく、かつ前記第２のｎチャネルＭＯＳトランジスタをオン状態にするゲート電圧より小さいバイアス電圧をゲートに供給する第２のスイッチ手段とを備える請求項１または２記載のチャージポンプ回路。
【請求項４】
定電流源と該定電流源に接続された第３のＭＯＳトランジスタとを有し、
前記第１のバイアス供給回路は、前記定電流源及び第３のＭＯＳトランジスタとカレントミラー回路を構成し、少なくともソースが電源に接続された第６のｐチャネルＭＯＳトランジスタと、該第６のｐチャネルＭＯＳトランジスタと直列に接続された第７のｐチャネルＭＯＳトランジスタとを有し、有効な第１の信号が与えられていないとき、前記第６及び第７のｐチャネルＭＯＳトランジスタの接続点の電圧を前記第１のｐチャネルＭＯＳトランジスタのゲートに供給し、
前記第２のバイアス供給回路は、前記定電流源及び第３のＭＯＳトランジスタとカレントミラー回路を構成し、少なくともソースが接地された第８のｎチャネルＭＯＳトランジスタと、該第８のｎチャネルＭＯＳトランジスタと直列に接続された第９のｎチャネルＭＯＳトランジスタとを有し、有効な第２の信号が与えられていないとき、前記第８及び第９のｎチャネルＭＯＳトランジスタの接続点の電圧を前記第２のｎチャネルＭＯＳトランジスタのゲートに供給する請求項１記載のチャージポンプ回路。
【請求項５】
定電流源と該定電流源に接続された第３のＭＯＳトランジスタと、
前記定電流源及び第３のＭＯＳトランジスタとカレントミラー回路を構成し、前記第１のｐチャネルＭＯＳトランジスタ及び前記第２のｎチャネルＭＯＳトランジスタのゲートにバイアス電圧を供給する第４及び第５のＭＯＳトランジスタとを有し、
前記第１のバイアス供給回路は、前記定電流源及び第３のＭＯＳトランジスタとカレントミラー回路を構成し、少なくともソースが電源に接続された第６のｐチャネルＭＯＳトランジスタと、該第６のｐチャネルＭＯＳトランジスタと直列に接続された第７のｐチャネルＭＯＳトランジスタとを有し、有効な第１の信号が与えられていないとき、前記第６及び第７のｐチャネルＭＯＳトランジスタの接続点の電圧を前記第１のｐチャネルＭＯＳトランジスタのゲートに供給し、
前記第２のバイアス供給回路は、前記定電流源及び第３のＭＯＳトランジスタとカレントミラー回路を構成し、少なくともソースが接地された第８のｎチャネルＭＯＳトランジスタと、該第８のｎチャネルＭＯＳトランジスタと直列に接続された第９のｎチャネルＭＯＳトランジスタとを有し、有効な第２の信号が与えられていないとき、前記第８及び第９のｎチャネルＭＯＳトランジスタの接続点の電圧を前記第２のｎチャネルＭＯＳトランジスタのゲートに供給する請求項１記載のチャージポンプ回路。
【請求項６】
前記第１のバイアス供給回路は、前記第７のｐチャネルＭＯＳトランジスタと接地との間に接続され、ゲートが前記第５のＭＯＳトランジスタのゲートと接続された第１０のＭＯＳトランジスタを有し、
前記第２のバイアス供給回路は、電源と前記第９のｎチャネルＭＯＳトランジスタとの間に接続され、ゲートが前記第４のＭＯＳトランジスタのゲートと接続された第１１のＭＯＳトランジスタを有する請求項４または５記載のチャージポンプ回路。
【請求項７】
前記第１のバイアス供給回路は、前記第４のＭＯＳトランジスタのゲート電圧と、前記第６のｐチャネルＭＯＳトランジスタと第７のｐチャネルＭＯＳトランジスタの接続点の電圧の一方を前記第１のｐチャネルＭＯＳトランジスタのゲートに供給する第１のスイッチ手段を有し、
前記第２のバイアス供給回路は、前記第５のＭＯＳトランジスタのゲート電圧と、前記第８のｎチャネルＭＯＳトランジスタと第９のｎチャネルＭＯＳトランジスタの接続点の電圧の一方を前記第２のｎチャネルＭＯＳトランジスタのゲートに供給する第２のスイッチ手段を有する請求項４、５または６記載のチャージポンプ回路。
【請求項８】
前記第１のスイッチ手段は、有効な第１の信号が与えられたとき、前記第４のＭＯＳトランジスタのゲート電圧を前記第１のｐチャネルＭＯＳトランジスタのゲートに供給して該第１のｐチャネルＭＯＳトランジスタをオン状態にし、有効な第１の信号が与えられていないとき、前記第６及び第７のｐチャネルＭＯＳトランジスタの接続点の電圧を前記第１のｐチャネルＭＯＳトランジスタのゲートに供給して該第１のｐチャネルＭＯＳトランジスタをオフ状態にし、
前記第２のスイッチ手段は、有効な第２の信号が与えられたとき、前記第５のＭＯＳトランジスタのゲート電圧を前記第２のｎチャネルＭＯＳトランジスタのゲートに供給して該第２のｎチャネルＭＯＳトランジスタをオン状態にし、有効な第２の信号が与えられていないとき、前記第９及び第１０のｎチャネルＭＯＳトランジスタの接続点の電圧を前記第２のｎチャネルＭＯＳトランジスタのゲートに供給して該第２のｎチャネルＭＯＳトランジスタをオフ状態にする請求項７記載のチャージポンプ回路。
【請求項９】
前記第１のバイアス供給回路は、前記第４のＭＯＳトランジスタのゲート電圧を前記第１のｐチャネルＭＯＳトランジスタのゲートに供給する第３のスイッチ手段と、前記第６のｐチャネルＭＯＳトランジスタと第７のｐチャネルＭＯＳトランジスタの接続点の電圧を前記第１のｐチャネルＭＯＳトランジスタのゲートに供給する第４のスイッチ手段とを有し、
前記第２のバイアス供給回路は、前記第５のＭＯＳトランジスタのゲート電圧を前記第２のｎチャネルＭＯＳトランジスタのゲートに供給する第５のスイッチ手段と、前記第８のｎチャネルＭＯＳトランジスタと第９のｎチャネルＭＯＳトランジスタの接続点の電圧を前記第２のｎチャネルＭＯＳトランジスタのゲートに供給する第６のスイッチ手段とを有する請求項４、５または６記載のチャージポンプ回路。
【請求項１０】
前記第１のバイアス供給回路は、アノードが電源に接続された第１のダイオードと、該第１のダイオードのカソードを前記第１のｐチャネルＭＯＳトランジスタのゲートに接続する第１のスイッチ手段とを有し、
前記第２のバイアス供給回路は、カソードが接地された第２のダイオードと、該第２のダイオードのアノードを第２のｎチャネルＭＯＳトランジスタのゲートに接続する第２のスイッチ手段とを備える請求項１記載のチャージポンプ回路。
【請求項１１】
直列に接続された第１のｐチャネルＭＯＳトランジスタと第２のｎチャネルＭＯＳトランジスタと、
前記第１のｐチャネルＭＯＳトランジスタをオン状態に切り換える有効な第１の信号が与えられていないとき、電源電圧より小さく、かつ前記第１のｐチャネルＭＯＳトランジスタをオン状態にするゲート電圧より大きい電圧を、前記第１のｐチャネルＭＯＳトランジスタのゲートに供給する第１のバイアス供給回路と、
前記第２のｎチャネルＭＯＳトランジスタをオン状態に切り換える有効な第２の信号が与えられていないとき、接地電位より大きく、かつ前記第２のｎチャネルＭＯＳトランジスタをオン状態にするゲート電圧より小さい電圧を、前記第２のｎチャネルＭＯＳトランジスタのゲートに供給する第２のバイアス供給回路とからなるチャージポンプ回路をＭＯＳ集積回路基板上に形成した半導体集積装置。
【請求項１２】
前記第１のバイアス供給回路は、直列に接続された少なくとも２個のＭＯＳトランジスタを有し、有効な第１の信号が与えられていないとき、前記２個のＭＯＳトランジスタの接続点の電圧をバイアス電圧として前記第１のｐチャネルＭＯＳトランジスタのゲートに供給し、
前記第２のバイアス供給回路は、直列に接続された少なくとも２個のＭＯＳトランジスタを有し、有効な第２の信号が与えられていないとき、前記２個のＭＯＳトランジスタの接続点の電圧をバイアス電圧として前記第２のｎチャネルＭＯＳトランジスタのゲートに供給する請求項１１記載の半導体集積装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャージポンプ回路及びその回路を有する半導体集積装置に関する。
【背景技術】
【０００２】
ＰＬＬ（Phase Locked Loop）シンセサイザは、電圧制御発振器の出力信号と目的とする周波数の信号との位相差を位相比較器で検出し、位相差に応じた信号をチャージポンプ回路に与え、チャージポンプ回路の出力電圧を制御する。そして、電圧制御発振器の発振周波数を目的の周波数となるように制御している。
【０００３】
特許文献１には、電源とチャージポンプ回路の出力端子との間に２個のｐチャネルＭＯＳトランジスタを直列に接続し、同様に出力端子と接地との間に２個のｎチャネルＭＯＳトランジスタを直列に接続し、電源側のｐチャネルＭＯＳトランジスタと接地側のｎチャネルＭＯＳトランジスタをスイッチングすることで、出力側に過渡的な電流が流れるのを防止することが記載されている。
【０００４】
特許文献２には、チャージポンプ回路の出力側のトランジスタのゲートに接続されるＭＯＳトランジスタのゲート・ソース間容量を充電しておくことで出力の立ち上がりの遅延時間を小さくすることが記載されている。
【０００５】
ところで、電圧制御発振器の発振周波数を上昇させる信号、あるいは下降させる信号が有効でないとき、チャージポンプ回路の出力側のｐチャネルＭＯＳトランジスタのゲートに電源電圧を印加し、あるいは出力側のｎチャネルＭＯＳトランジスタのゲートに接地電位を印加してそれらのトランジスタをオフ状態にすることが考えられる。
【０００６】
しかしながら、上記のようなバイアス電圧を供給した場合、例えば、電圧制御発振器の発振周波数を上昇させるＵＰ信号が出力側のｐチャネルＭＯＳトランジスタのゲートに与えられても、ゲート電圧がｐチャネルＭＯＳトランジスタがオン状態となる電圧まで下がるまでに一定以上の時間かかる。同様に、発振周波数を下降させるＤＯＷＮ信号が出力側のｎチャネルＭＯＳトランジスタのゲートに与えられた場合にも、ゲート電圧がｎチャネルＭＯＳトランジスタがオン状態となる電圧に上昇するまでに一定以上の時間がかかる。
【０００７】
その結果、チャージポンプ回路の出力電流波形のパルス幅が、入力信号であるＵＰ信号、あるいはＤＯＷＮ信号のパルス幅より狭くなってしまうという問題があった。チャージポンプ回路の出力電流波形のパルス幅が、入力信号のパルス幅に比べて狭くなるということは、チャージポンプ回路を高い周波数で動作させることができないことになる。
【特許文献１】特開平８−３３０９５３号公報
【特許文献２】特開２０００−１５１３９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の課題は、チャージポンプ回路をより高い周波数で動作できるようにすることである。
【課題を解決するための手段】
【０００９】
本発明のチャージポンプ回路は、直列に接続された第１のｐチャネルＭＯＳトランジスタと第２のｎチャネルＭＯＳトランジスタと、前記第１のｐチャネルＭＯＳトランジスタをオン状態に切り換える有効な第１の信号が与えられていないとき、電源電圧より小さく、かつ前記第１のｐチャネルＭＯＳトランジスタをオン状態にするゲート電圧より大きい電圧を、前記第１のｐチャネルＭＯＳトランジスタのゲートに供給する第１のバイアス供給回路と、前記第２のｎチャネルＭＯＳトランジスタをオン状態に切り換える有効な第２の信号が与えられていないとき、接地電位より大きく、かつ前記第２のｎチャネルＭＯＳトランジスタをオン状態にするゲート電圧より小さい電圧を、前記第２のｎチャネルＭＯＳトランジスタのゲートに供給する第２のバイアス供給回路とを備える。
【００１０】
この発明によれば、第１のｐチャネルＭＯＳトランジスタと第２のｎチャネルＭＯＳトランジスタの出力電流波形の立ち上がり時の遅延を少なくし、より高い周波数で使用できるチャージポンプ回路を実現できる。
【００１１】
上記のチャージポンプ回路において、前記第１のバイアス供給回路は、直列に接続された少なくとも２個のＭＯＳトランジスタを有し、有効な第１の信号が与えられていないとき、前記２個のＭＯＳトランジスタの接続点の電圧をバイアス電圧として前記第１のｐチャネルＭＯＳトランジスタのゲートに供給し、前記第２のバイアス供給回路は、直列に接続された少なくとも２個のＭＯＳトランジスタを有し、有効な第２の信号が与えられていないとき、前記２個のＭＯＳトランジスタの接続点の電圧をバイアス電圧として前記第２のｎチャネルＭＯＳトランジスタのゲートに供給する。
【００１２】
このように構成することで、少なくとも２個のＭＯＳトランジスタからなる第１のバイアス供給回路と、少なくとも２個のＭＯＳトランジスタからなる第２のバイアス供給回路とにより、電源電圧より小さい所定のバイアス電圧と接地電位より大きい所定のバイアス電圧を第１のｐチャネルＭＯＳトランジスタと第２のｎチャネルＭＯＳトランジスタのゲートにそれぞれ供給することができる。
【００１３】
上記のチャージポンプ回路において、前記第１のバイアス供給回路は、有効な第１の信号が与えられたとき、前記第１のｐチャネルＭＯＳトランジスタをオン状態にするバイアス電圧をゲートに供給し、有効な第１の信号が与えられていないとき、電源電圧より小さく、かつ前記第１のｐチャネルＭＯＳトランジスタをオン状態にするゲート電圧より大きいバイアス電圧をゲートに供給する第１のスイッチ手段を有し、前記第２のバイアス供給回路は、有効な第２の信号が与えられたとき、前記第２のｎチャネルＭＯＳトランジスタをオン状態にするバイアス電圧をゲートに供給にし、有効な第２の信号が与えられていないとき、接地電位より大きく、かつ前記第２のｎチャネルＭＯＳトランジスタをオン状態にするゲート電圧より小さいバイアス電圧をゲートに供給する第２のスイッチ手段とを備える。
【００１４】
このように構成することで、第１及び第２のスイッチ手段により第１のｐチャネルＭＯＳトランジスタと第２のｎチャネルＭＯＳトランジスタのゲートに、それぞれ電源電圧より小さい所定のバイアス電圧と接地電位より大きい所定のバイアス電圧を供給し、ＭＯＳトランジスタのオン時の遅延を少なくできる。
【００１５】
上記のチャージポンプ回路において、定電流源と該定電流源に接続された第３のＭＯＳトランジスタとを有し、前記第１のバイアス供給回路は、前記定電流源及び第３のＭＯＳトランジスタとカレントミラー回路を構成し、少なくともソースが電源に接続された第６のｐチャネルＭＯＳトランジスタと、該第６のｐチャネルＭＯＳトランジスタと直列に接続された第７のｐチャネルＭＯＳトランジスタとを有し、有効な第１の信号が与えられていないとき、前記第６及び第７のｐチャネルＭＯＳトランジスタの接続点の電圧を前記第１のｐチャネルＭＯＳトランジスタのゲートに供給し、前記第２のバイアス供給回路は、前記定電流源及び第３のＭＯＳトランジスタとカレントミラー回路を構成し、少なくともソースが接地された第８のｎチャネルＭＯＳトランジスタと、該第８のｎチャネルＭＯＳトランジスタと直列に接続された第９のｎチャネルＭＯＳトランジスタとを有し、有効な第２の信号が与えられていないとき、前記第８及び第９のｎチャネルＭＯＳトランジスタの接続点の電圧を前記第２のｎチャネルＭＯＳトランジスタのゲートに供給する。
【００１６】
このように第１及び第２のバイアス供給回路を共通の定電流源及び第３のＭＯＳトランジスタとカレントミラー回路を構成することで回路構成を簡素にできる。
上記のチャージポンプ回路において、定電流源と該定電流源に接続された第３のＭＯＳトランジスタと、前記定電流源及び第３のＭＯＳトランジスタとカレントミラー回路を構成し、前記第１のｐチャネルＭＯＳトランジスタ及び前記第２のｎチャネルＭＯＳトランジスタのゲートにバイアス電圧を供給する第４及び第５のＭＯＳトランジスタとを有し、前記第１のバイアス供給回路は、前記定電流源及び第３のＭＯＳトランジスタとカレントミラー回路を構成し、少なくともソースが電源に接続された第６のｐチャネルＭＯＳトランジスタと、該第６のｐチャネルＭＯＳトランジスタと直列に接続された第７のｐチャネルＭＯＳトランジスタとを有し、有効な第１の信号が与えられていないとき、前記第６及び第７のｐチャネルＭＯＳトランジスタの接続点の電圧を前記第１のｐチャネルＭＯＳトランジスタのゲートに供給し、前記第２のバイアス供給回路は、前記定電流源及び第３のＭＯＳトランジスタとカレントミラー回路を構成し、少なくともソースが接地された第８のｎチャネルＭＯＳトランジスタと、該第８のｎチャネルＭＯＳトランジスタと直列に接続された第９のｎチャネルＭＯＳトランジスタとを有し、有効な第２の信号が与えられていないとき、前記第８及び第９のｎチャネルＭＯＳトランジスタの接続点の電圧を前記第２のｎチャネルＭＯＳトランジスタのゲートに供給する。
【００１７】
このように第１及び第２のバイアス供給回路を共通の定電流源及び第３のＭＯＳトランジスタとカレントミラー回路を構成することで回路構成を簡素にできる。
上記のチャージポンプ回路において、前記第１のバイアス供給回路は、前記第７のｐチャネルＭＯＳトランジスタと接地との間に接続され、ゲートが前記第５のＭＯＳトランジスタのゲートと接続された第１０のＭＯＳトランジスタを有し、前記第２のバイアス供給回路は、電源と前記第９のｎチャネルＭＯＳトランジスタとの間に接続され、ゲートが前記第４のＭＯＳトランジスタのゲートと接続された第１１のＭＯＳトランジスタを有する。
【００１８】
このように構成することで、第１のｐチャネルＭＯＳトランジスタと第２のｎチャネルＭＯＳトランジスタのゲートにバイアス電圧を供給する第１及び第２のバイアス供給回路の構成を簡素化できる。
【００１９】
上記のチャージポンプ回路において、前記第１のバイアス供給回路は、前記第４のＭＯＳトランジスタのゲート電圧と、前記第６のｐチャネルＭＯＳトランジスタと第７のｐチャネルＭＯＳトランジスタの接続点の電圧の一方を前記第１のｐチャネルＭＯＳトランジスタのゲートに供給する第１のスイッチ手段を有し、前記第２のバイアス供給回路は、前記第５のＭＯＳトランジスタのゲート電圧と、前記第８のｎチャネルＭＯＳトランジスタと第９のｎチャネルＭＯＳトランジスタの接続点の電圧の一方を前記第２のｎチャネルＭＯＳトランジスタのゲートに供給する第２のスイッチ手段を有する。
【００２０】
このように構成することで、第１及び第２のスイッチ手段を切り換え、第１のｐチャネルＭＯＳトランジスタと第２のｎチャネルＭＯＳトランジスタのゲートに、それぞれ電源電圧より小さい所定のバイアスと接地電位より大きい所定のバイアス電圧を供給できる。
【００２１】
上記のチャージポンプ回路において、前記第１のスイッチ手段は、有効な第１の信号が与えられたとき、前記第４のＭＯＳトランジスタのゲート電圧を前記第１のｐチャネルＭＯＳトランジスタのゲートに供給して該第１のｐチャネルＭＯＳトランジスタをオン状態にし、有効な第１の信号が与えられていないとき、前記第６及び第７のｐチャネルＭＯＳトランジスタの接続点の電圧を前記第１のｐチャネルＭＯＳトランジスタのゲートに供給して該第１のｐチャネルＭＯＳトランジスタをオフ状態にし、前記第２のスイッチ手段は、有効な第２の信号が与えられたとき、前記第５のＭＯＳトランジスタのゲート電圧を前記第２のｎチャネルＭＯＳトランジスタのゲートに供給して該第２のｎチャネルＭＯＳトランジスタをオン状態にし、有効な第２の信号が与えられていないとき、前記第９及び第１０のｎチャネルＭＯＳトランジスタの接続点の電圧を前記第２のｎチャネルＭＯＳトランジスタのゲートに供給して該第２のｎチャネルＭＯＳトランジスタをオフ状態にする。
【００２２】
このように構成することで、第１及び第２のスイッチ手段を切り換えることで、第１のｐチャネルＭＯＳトランジスタと第２のｎチャネルＭＯＳトランジスタのゲートに、それらのトランジスタをオンまたはオフ状態にするバイアス電圧を供給することができる。これにより、オン時のＭＯＳトランジスタの遅延を少なくできる。
【００２３】
上記のチャージポンプ回路において、前記第１のバイアス供給回路は、前記第４のＭＯＳトランジスタのゲート電圧を前記第１のｐチャネルＭＯＳトランジスタのゲートに供給する第３のスイッチ手段と、前記第６のｐチャネルＭＯＳトランジスタと第７のｐチャネルＭＯＳトランジスタの接続点の電圧を前記第１のｐチャネルＭＯＳトランジスタのゲートに供給する第４のスイッチ手段とを有し、前記第２のバイアス供給回路は、前記第５のＭＯＳトランジスタのゲート電圧を前記第２のｎチャネルＭＯＳトランジスタのゲートに供給する第５のスイッチ手段と、前記第８のｎチャネルＭＯＳトランジスタと第９のｎチャネルＭＯＳトランジスタの接続点の電圧を前記第２のｎチャネルＭＯＳトランジスタのゲートに供給する第６のスイッチ手段とを有する。
【００２４】
このように構成することで、第３〜第６のスイッチ手段を切り換えて第１のｐチャネルＭＯＳトランジスタと第２のｎチャネルＭＯＳトランジスタのゲートに、それらのトランジスタをオンまたはオフ状態にするバイアス電圧を供給することができる。
【００２５】
上記のチャージポンプ回路において、前記第３のスイッチ手段は、有効な第１の信号が与えられたときオンして、前記第４のＭＯＳトランジスタのゲート電圧を前記第１のｐチャネルＭＯＳトランジスタのゲートに供給して該第１のｐチャネルＭＯＳトランジスタをオン状態にし、前記第４のスイッチ手段は、有効な第１の信号が与えられていないときオンして、前記第６及び第７のｐチャネルＭＯＳトランジスタの接続点の電圧を前記第１のｐチャネルＭＯＳトランジスタのゲートに供給して該第１のｐチャネルＭＯＳトランジスタをオフ状態にし、前記第５のスイッチ手段は、有効な第２の信号が与えられたときオンして、前記第５のＭＯＳトランジスタのゲート電圧を前記第２のｎチャネルＭＯＳトランジスタのゲートに供給して該第２のｎチャネルＭＯＳトランジスタをオン状態にし、前記第６のスイッチ手段は、有効な第２の信号が与えられていないときオンして、前記第９及び第１０のｎチャネルＭＯＳトランジスタの接続点の電圧を前記第２のｎチャネルＭＯＳトランジスタのゲートに供給して該第２のｎチャネルＭＯＳトランジスタをオフ状態にする。
【００２６】
このように構成することで、第１及び第２の信号が有効か否かに基づいて第３〜第６のスイッチ手段をオン、オフして、第１のｐチャネルＭＯＳトランジスタと第２のｎチャネルＭＯＳトランジスタをオン状態またはオフ状態にするバイアス電圧を供給することができる。
【００２７】
上記のチャージポンプ回路において、前記第１のバイアス供給回路は、アノードが電源に接続された第１のダイオードと、該第１のダイオードのカソードを前記第１のｐチャネルＭＯＳトランジスタのゲートに接続する第１のスイッチ手段とを有し、前記第２のバイアス供給回路は、カソードが接地された第２のダイオードと、該第２のダイオードのアノードを第２のｎチャネルＭＯＳトランジスタのゲートに接続する第２のスイッチ手段とを備える。
【００２８】
このように構成することで簡単な構成のバイアス回路で第１のｐチャネルＭＯＳトランジスタと第２のｎチャネルＭＯＳトランジスタのゲートに、それぞれ電源電圧より小さい所定のバイアスと接地電位より大きい所定のバイアスを供給することができる。
【発明の効果】
【００２９】
本発明によれば、より高い周波数で使用できるチャージポンプ回路を実現できる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施の形態を図面を参照して説明する。図１は、実施の形態の定電流型チャージポンプ回路１１の回路図である。この定電流型チャージポンプ回路１１は、例えば、ＭＯＳ集積回路基板上に形成されて半導体装置を構成する。
【００３１】
この定電流型チャージポンプ回路（以下、チャージポンプ回路という）１１は、例えば、電圧制御発振器と、ローパスフィルタと、位相比較器と、基準周波数信号を生成する発振器とからなるＰＬＬ回路等に使用される。チャージポンプ回路１１は、位相比較器から出力される電圧制御発振器の発振周波数の上昇を指示するＵＰ信号（第１の信号に対応する）、あるいは発振周波数の下降を指示するＤＯＷＮ信号（第２の信号に対応する）に応じて出力側のＭＯＳトランジスタをオン、オフし、出力側のＭＯＳトランジスタに接続されるローパスフィルタのキャパシタの充放電を行う。
【００３２】
図１において、電源ＶＤＤと接地（ＧＮＤ）との間には、ｐチャネルＭＯＳトランジスタＴＲ１（第１のｐチャネルＭＯＳトランジスタに対応する）と、ｎチャネルＭＯＳトランジスタＴＲ２（第２のｎチャネルＭＯＳトランジスタに対応する）が直列に接続されている。
【００３３】
ｐチャネルＭＯＳトランジスタＴＲ１のゲートには、スイッチＳＷ１（第３のスイッチ手段）を介してｐチャネルＭＯＳトランジスタＴＲ４のゲート電圧がバイアス電圧ＰＢＩＡＳとして供給されると共に、スイッチＳＷ２（第４のスイッチ手段に対応する）を介して図示しないバイアス供給回路からバイアス電圧Ｐｂが供給される。
【００３４】
バイアス電圧Ｐｂとしては、電源電圧ＶＤＤより小さく、かつ第１のｐチャネルＭＯＳトランジスタＴＲ１をオン状態にするゲート電圧より大きい電圧、すなわち、ＶＤＤ−Ｖｔｈ＜Ｐｂ＜ＶＤＤの条件を満たす電圧がバイアス電圧Ｐｂとして供給される。なお、Ｖｔｈは、ｐチャネルＭＯＳトランジスタＴＲ１のゲート・ソース間のしきい値電圧である。
【００３５】
スイッチＳＷ１の制御端子には、電圧制御発振器の発振周波数の上昇を指示するＵＰ信号が印加され、スイッチＳＷ２の制御端子には、そのＵＰ信号をインバータＩＮＶ１で反転した信号が印加される。これらのスイッチＳＷ１及びＳＷ２とインバータＩＮＶ１は、第１のスイッチ手段に対応する。
【００３６】
スイッチＳＷ１とＳＷ２は、例えば、並列に接続されたｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタからなるトランスファーゲートでそれぞれ構成され、トランスファーゲートの一方のｎチャネルＭＯＳトランジスタのゲートにはＵＰ信号が与えられ、他方のｐチャネルＭＯＳトランジスタのゲートにＵＰ信号を反転した信号が与えられる。
【００３７】
すなわち、ＵＰ信号がハイレベルのときには（第１の信号が有効なとき）、スイッチＳＷ１がオン、スイッチＳＷ２がオフとなり、ｐチャネルＭＯＳトランジスタＴＲ４のドレイン電圧（ゲート電圧）が、ｐチャネルＭＯＳトランジスタＴＲ１のゲートに印加される。これにより、ｐチャネルＭＯＳトランジスタＴＲ１はオン状態となって電流Ｉ２が流れる。
【００３８】
このときｐチャネルＭＯＳトランジスタＴＲ１に流れる電流Ｉ２とｐチャネルＭＯＳトランジスタＴＲ４に流れる電流Ｉ１は、Ｉ１＝ｎ×Ｉ２の関係を満たすように設計されている。例えば、上記の関係を満たすように、ｐチャネルＭＯＳトランジスタＴＲ１のチャネル幅Ｗとチャネル長Ｌの値を設定してある。ｎは０より大きい小数または整数である。
【００３９】
これとは逆に、ＵＰ信号がローレベルときには（第１の信号が有効でないとき）、スイッチＳＷ１がオフ、スイッチＳＷ２がオンとなり、バイアス電圧ＰｂがｐチャネルＭＯＳトランジスタＴＲ１のゲートに供給されてｐチャネルＭＯＳトランジスタＴＲ１はオフ状態となる。なお、ＵＰ信号がハイレベルのとき有効とするか、ローレベルのとき有効とするかは、スイッチＳＷ１，ＳＷ２等のオン、オフをどちらの信号で行うかにより決めれば良い。
【００４０】
第２のｎチャネルＭＯＳトランジスタＴＲ２のゲートには、スイッチＳＷ３（第５のスイッチ手段に対応する）を介してｐチャネルＭＯＳトランジスタＴＲ５のゲート電圧が供給されると共に、スイッチＳＷ４（第６のスイッチ手段に対応する）を介して図示しないバイアス供給回路からバイアス電圧Ｎｂが供給される。
【００４１】
バイアス電圧Ｎｂとしては、接地電位より大きく、かつｎチャネルＭＯＳトランジスタＴＲ２がオン状態となるゲート電圧（しきい値電圧Ｖｔｈ）より小さい電圧、すなわち、ＧＮＤ（接地電位）＜Ｎｂ＜Ｖｔｈの条件を満たす電圧がバイアス電圧Ｎｂとして供給される。なお、Ｖｔｈは、ｎチャネルＭＯＳトランジスタＴＲ２のゲート・ソース間のしきい値電圧である。
【００４２】
スイッチＳＷ３の制御端子には、電圧制御発振器の発振周波数の下降を指示するＤＯＷＮ信号が印加され、スイッチＳＷ４の制御端子には、そのＤＯＷＮ信号をインバータＩＮＶ２で反転させた信号が印加されている。スイッチＳＷ３及びＳＷ４は、例えば、上記のトランスファーゲートにより構成されている。
【００４３】
上記のチャージポンプ回路１１に、ハイレベルのＤＯＷＮ信号が与えられたときには、スイッチＳＷ３がオン、スイッチＳＷ４がオフとなり、ｎチャネルＭＯＳトランジスタＴＲ５のゲート電圧が、バイアス電圧ＮＢＩＡＳとしてｎチャネルＭＯＳトランジスタＴＲ２のゲートに印加されてｎチャネルＭＯＳトランジスタＴＲ２がオン状態となる。それとは逆にローレベルのＤＯＷＮ信号が与えられたときには、スイッチＳＷ３がオフ、スイッチＳＷ４がオンとなり、バイアス電圧ＮｂがｎチャネルＭＯＳトランジスタＴＲ２のゲートに供給されてｎチャネルＭＯＳトランジスタＴＲ２がオフ状態となる。
【００４４】
ｎチャネルＭＯＳトランジスタＴＲ３（第３のＭＯＳトランジスタに対応する）は、ドレイン及びゲートが定電流源Ｉｒｅｆの出力端子に接続されている。
ｎチャネルＭＯＳトランジスタＴＲ３のゲートは、ｎチャネルＭＯＳトランジスタＴＲ５のゲートと接続されている。定電流源Ｉｒｅｆ及びｎチャネルＭＯＳトランジスタＴＲ３と、ｐチャネルＭＯＳトランジスタＴＲ４及びｎチャネルＭＯＳトランジスタＴＲ５とはカレントミラー回路を構成しており、定電流源Ｉｒｅｆの出力電流Ｉ１に比例した電流（この実施の形態では同一電流Ｉ１）がｐチャネルＭＯＳトランジスタＴＲ４及びｎチャネルＭＯＳトランジスタＴＲ５を流れる。
【００４５】
ここで、図１のチャージポンプ回路１１の動作を、図２（Ａ）、（Ｂ）の波形図を参照して説明する。
図２（Ａ）は、オフ時に出力側のｐチャネルＭＯＳトランジスタＴＲ１のゲートに電源電圧ＶＤＤを供給した場合の動作波形を示し、図２（Ｂ）は、オフ時に出力側のｐチャネルＭＯＳトランジスタＴＲ１のゲートに電源電圧ＶＤＤより小さい所定のバイアス電圧Ｐｂを供給する場合の動作波形を示している。
【００４６】
最初に、オフ時に出力側のｐチャネルＭＯＳトランジスタＴＲ１のゲートに電源電圧ＶＤＤを供給した場合の動作を説明する。
この場合、オフ時にｐチャネルＭＯＳトランジスタＴＲ１のゲートに印加される電圧が電源電圧ＶＤＤであるために、次に、ＵＰ信号がハイレベルに変化し、ｐチャネルＭＯＳトランジスタＴＲ１をオン状態にするバイアス電圧ＰＢＩＡＳがゲートに供給されても、ゲートの容量が電源電圧ＶＤＤに充電されているためにゲート電圧ＰＧＡＴＥはすぐには下がらない。そのため、ＵＰ信号の立ち上がり時刻から一定時間以上遅延してｐチャネルＭＯＳトランジスタがオン状態となり、ｐチャネルＭＯＳトランジスタに電流Ｐｃｈが流れ始める。
【００４７】
次に、ＵＰ信号がハイレベルからローレベルに変化して、再びゲートに電源電圧ＶＤＤが印加されると、ｐチャネルＭＯＳトランジスタはオフ状態になる。
上記のように動作させた場合のｐチャネルＭＯＳトランジスタの電流波形は、図２（Ａ）のＰｃｈ電流波形に示すように、ＵＰ信号のパルス幅より狭いパルス幅の電流波形となる。
【００４８】
すなわち、ｐチャネルＭＯＳトランジスタをオフ状態にするために電源電圧ＶＤＤをバイアス電圧としてゲートに供給した場合、チャージポンプ回路の出力電流のパルス幅はＵＰ信号のパルス幅より狭くなり、ＵＰ信号の周波数が高いとその周波数に対応するパルス幅の電流を出力することができなくなる。
【００４９】
これに対して、実施の形態のチャージポンプ回路１１は、以下のような動作上の特徴を有している。
この場合、オフ時（ＵＰ信号がローレベルのとき）には、スイッチＳＷ１がオフ、スイッチＳＷ２がオンとなり、電源電圧ＶＤＤより小さく、かつｐチャネルＭＯＳトランジスタＴＲ１をオン状態にするゲート電圧より大きい電圧、すなわち、ＶＤＤ−Ｖｔｈ＜Ｐｂ＜ＶＤＤの条件を満たすバイアス電圧ＰｂがｐチャネルＭＯＳトランジスタＴＲ１のゲートに供給される。
【００５０】
次に、ＵＰ信号がローレベルからハイレベルに変化すると、スイッチＳＷ１がオン、スイッチＳＷ２がオフになり、ｐチャネルＭＯＳトランジスタＴＲ１のゲートにバイアス電圧ＰＢＩＡＳが供給される。このとき、ｐチャネルＭＯＳトランジスタＴＲ１のゲートの容量（例えば、ゲート・ドレイン間容量）は、電源電圧ＶＤＤより低いバイアス電圧Ｐｂに充電されているので、ＵＰ信号の立ち上がりから短い時間でゲート電圧ＰＧＡＴＥがｐチャネルＭＯＳトランジスタＴＲ１がオン状態となる電圧まで下がり、ｐチャネルＭＯＳトランジスタＴＲ１にＰｃｈ電流が流れ始める。
【００５１】
次に、ＵＰ信号がハイレベルからローレベルに変化すると、スイッチＳＷ２がオン、スイッチＳＷ１がオフとなり、ｐチャネルＭＯＳトランジスタＴＲ１のゲートに再びバイアス電圧Ｐｂが供給され、ｐチャネルＭＯＳトランジスタＴＲ１がオフ状態となる。
【００５２】
実施の形態のチャージポンプ回路１１のｐチャネルＭＯＳトランジスタＴＲ１の電流波形は、図２（Ｂ）のＰｃｈ電流波形に示すように、電流波形Ｐｃｈの立ち上がり（オン時）の遅延が少なくなる分だけパルス幅の広い電流波形となる。
【００５３】
すなわち、実施の形態のチャージポンプ回路１１により、ＵＰ信号のパルス幅（ハイレベルの期間のパルス幅）に近いパルス幅のＰｃｈ電流波形を得ることができる。これにより、ＵＰ信号の周波数が高くなりパルス幅が狭くなった場合でも、一定以上のパルス幅を有する電流波形を出力することが可能となるのでチャージポンプ回路１１をより高い周波数で動作させることができる。
【００５４】
ｎチャネルＭＯＳトランジスタＴＲ２の動作も上記と同様である。ｎチャネルＭＯＳトランジスタＴＲ２については、オフ時（ＤＯＷＮ信号がローレベルのとき）には、スイッチＳＷ３がオフ、スイッチＳＷ４がオンとなり、接地電位より大きく、かつｎチャネルＭＯＳトランジスタＴＲ２をオン状態にするゲート電圧（しきい値電圧Ｖｔｈ）より小さい電圧、すなわち、ＧＮＤ（接地電位）＜Ｎｂ＜Ｖｔｈの条件を満たすバイアス電圧ＮｂがｎチャネルＭＯＳトランジスタＴＲ２のゲートに供給される。Ｖｔｈは、ｎチャネルＭＯＳトランジスタＴＲ２のゲート・ソース間のしきい値電圧である。
【００５５】
次に、ＤＯＷＮ信号がローレベルからハイレベルに変化すると、スイッチＳＷ３がオン、スイッチＳＷ４がオフとなり、ｎチャネルＭＯＳトランジスタＴＲ２のゲートにバイアス電圧ＮＢＩＡＳが供給される。このとき、ｎチャネルＭＯＳトランジスタＴＲ２のゲートの容量（例えば、ゲート・ソース間の容量）は、接地電位より高いバイアス電圧Ｎｂに充電されているので、ＤＯＷＮ信号の立ち上がり時刻から短い時間でゲート電圧がｎチャネルＭＯＳトランジスタＴＲ２のゲートのしきい値電圧Ｖｔｈまで上昇し、ｎチャネルＭＯＳトランジスタＴＲ２に電流が流れ始める。
【００５６】
次に、ＤＯＷＮ信号がハイレベルからローレベルに変化すると、スイッチＳＷ３がオフ、スイッチＳＷ４がオンとなり、ｎチャネルＭＯＳトランジスタＴＲ２のゲートに再びバイアス電圧Ｎｂが供給され、ｎチャネルＭＯＳトランジスタＴＲ２がオフ状態となる。
【００５７】
上述した実施の形態は、ＵＰ信号がローレベルのときに（ｐチャネルＭＯＳトランジスタＴＲ１をオフさせるときに）、ｐチャネルＭＯＳトランジスタＴＲ１のゲートに、ＶＤＤ−Ｖｔｈ＜Ｐｂ＜ＶＤＤの条件を満たすバイアス電圧Ｐｂを供給し、また、ＤＯＷＮ信号がローレベルのときに（ｎチャネルＭＯＳトランジスタＴＲ２をオフさせるときに）、ｎチャネルＭＯＳトランジスタＴＲ２のゲートに、ＧＮＤ＜Ｎｂ＜Ｖｔｈの条件を満たすバイアス電圧Ｎｂを供給することで、ＵＰ信号またはＤＯＷＮ信号が有効となって、ｐチャネルＭＯＳトランジスタＴＲ１とｎチャネルＭＯＳトランジスタＴＲ２が、それぞれオン状態になるまでの遅延時間を短くすることができる。これにより、ＵＰ信号及びＤＯＷＮ信号のパルス幅（オン幅）に近いパルス幅の出力電流波形を得ることができる。従って、チャージポンプ回路１１をより高い周波数で動作させることが可能となる。
【００５８】
次に、図２は、チャージポンプ回路１１のバイアス供給回路２１の一例を示す図である。以下、図１の回路と同じ部分には同じ符号をつけてそれらの説明を省略する。
バイアス供給回路２１は、バイアス電圧Ｐｂを生成するｐチャネルＭＯＳトランジスタＴＲ６、ＴＲ７及びｎチャネルＭＯＳトランジスタＴＲ１０と、バイアス電圧Ｎｂを生成するｎチャネルＭＯＳトランジスタＴＲ８、ＴＲ９及びｐチャネルＭＯＳトランジスタＴＲ１１とで構成されている。
【００５９】
ｐチャネルＭＯＳトランジスタＴＲ６のソースは電源ＶＤＤに接続され、そのｐチャネルＭＯＳトランジスタＴＲ６と直列にｐチャネルＭＯＳトランジスタＴＲ７が接続されている。そのｐチャネルＭＯＳトランジスタＴＲ７のドレインとｎチャネルＭＯＳトランジスタＴＲ１０のドレインが接続され、ｎチャネルＭＯＳトランジスタＴＲ１０のソースは接地されている。
【００６０】
ｐチャネルＭＯＳトランジスタＴＲ６のゲートはｐチャネルＭＯＳトランジスタＴＲ７のドレインに接続され、ｐチャネルＭＯＳトランジスタＴＲ７のゲートは、ｐチャネルＭＯＳトランジスタＴＲ４のゲート及びドレインと接続されている。
【００６１】
これらのｐチャネルＭＯＳトランジスタＴＲ６及びＴＲ７とｎチャネルＭＯＳトランジスタＴＲ１０は、定電流源ＩｒｅｆとｎチャネルＭＯＳトランジスタＴＲ３とカレントミラー回路を構成し、定電流源Ｉｒｅｆの出力電流Ｉ１に比例した電流がｐチャネルＭＯＳトランジスタＴＲ６及びＴＲ７とｎチャネルＭＯＳトランジスタＴＲ１０とを流れる。
【００６２】
上記のｐチャネルＭＯＳトランジスタＴＲ６とＴＲ７の接続点の電圧Ｖ１が、バイアス電圧ＰｂとしてスイッチＳＷ２を介して第１のｐチャネルＭＯＳトランジスタＴＲ１のゲートに供給される。
【００６３】
このｐチャネルＭＯＳトランジスタＴＲ６とＴＲ７の接続点の電圧Ｖ１は、電源電圧ＶＤＤよりｐチャネルＭＯＳトランジスタＴＲ６のソース・ドレイン間電圧分低い電圧となるので、電源電圧ＶＤＤより小さく、かつｐチャネルＭＯＳトランジスタＴＲ１をオン状態にするゲート電圧より大きい電圧、すなわち、ＶＤＤ−Ｖｔｈ＜ｐｂ＜ＶＤＤの条件を満たすバイアス電圧Ｐｂを第１のｐチャネルＭＯＳトランジスタＴＲ１のゲートに供給することができる。なお、ｐチャネルＭＯＳトランジスタＴＲ６のソース・ドレイン間電圧は、ＭＯＳトランジスタＴＲ６とＴＲ７のサイズを調整することで所望の電圧に設定できる。
【００６４】
バイアス回路２１のｎチャネルＭＯＳトランジスタＴＲ８のソースは接地され、そのｎチャネルＭＯＳトランジスタＴＲ８と直列にｎチャネルＭＯＳトランジスタＴＲ９が接続されている。そして、そのｎチャネルＭＯＳトランジスタＴＲ９と直列にｐチャネルＭＯＳトランジスタＴＲ１１が接続され、そのｐチャネルＭＯＳトランジスタＴＲ１１のソースは電源電圧ＶＤＤに接続されている。
【００６５】
これらのｎチャネルＭＯＳトランジスタＴＲ８及びＴＲ８とｐチャネルＭＯＳトランジスタＴＲ１１は、定電流源Ｉｒｅｆ及びｎチャネルＭＯＳトランジスタＴＲ３とカレントミラー回路を構成し、定電流源Ｉｒｅｆの出力電流Ｉ１に比例した電流がｎチャネルＭＯＳトランジスタＴＲ８及びＴＲ９とｐチャネルＭＯＳトランジスタＴＲ１１とを流れる。
【００６６】
上記のｎチャネルＭＯＳトランジスタＴＲ８とＴＲ９の接続点の電圧Ｖ２が、バイアス電圧ＮｂとしてスイッチＳＷ４を介して第２のｎチャネルＭＯＳトランジスタＴＲ２のゲートに供給される。このｎチャネルＭＯＳトランジスタＴＲ８とＴＲ９の接続点の電圧Ｖ２は、接地電位よりｎチャネルＭＯＳトランジスタＴＲ８のドレイン・ソース間電圧分高い電圧となるので、接地電位より大きく、かつ第２のｎチャネルＭＯＳトランジスタＴＲ２をオン状態にするゲート電圧（しきい値電圧Ｖｔｈ）より小さいバイアス電圧Ｎｂを、ｎチャネルＭＯＳトランジスタＴＲ２のゲートに供給することができる。
【００６７】
上述した実施の形態のバイアス回路２１によれば、ＵＰ信号がローレベルのとき、スイッチＳＷ１がオフ、スイッチＳＷ２がオンとなり、電源電圧ＶＤＤよりｐチャネルＭＯＳトランジスタＴＲ６のソース・ドレイン間電圧分低い電圧、すなわち、ＶＤＤ−Ｖｔｈ＜Ｐｂ＜ＶＤＤの条件を満たすバイアス電圧Ｐｂを、ｐチャネルＭＯＳトランジスタＴＲ１のゲートに供給してｐチャネルＭＯＳトランジスタＴＲ１をオフ状態にすることができる。また、ＤＯＷＮ信号がローレベルのとき、スイッチＳＷ３がオフ、スイッチＳＷ４がオンとなり、接地電位よりｎチャネルＭＯＳトランジスタＴＲ８のドレイン・ソース間電圧分高い電圧、すなわち、ＧＮＤ＜Ｎｂ＜Ｖｔｈの条件を満たすバイアス電圧Ｎｂを、ｎチャネルＭＯＳトランジスタＴＲ２のゲートに供給してｎチャネルＭＯＳトランジスタＴＲ２をオフ状態にすることができる。
【００６８】
さらに、ｐチャネルＭＯＳトランジスタＴＲ４とｎチャネルＭＯＳトランジスタＴＲ５とからなるバイアス供給回路と、ｐチャネルＭＯＳトランジスタＴＲ６及びＴＲ７とｎチャネルＭＯＳトランジスタＴＲ１０からなるバイアス供給回路と、ｎチャネルＭＯＳトランジスタＴＲ８及びＴＲ９とｐチャネルＭＯＳトランジスタＴＲ１１とからなるバイアス供給回路を、共通の定電流源Ｉｒｅｆ及びｎチャネルＭＯＳトランジスタＴＲ３とカレントミラー回路を構成することでバイアス供給回路の回路構成を簡素化できる。
【００６９】
次に、図４は、本発明の第２の実施の形態のチャージポンプ回路３１の回路図である。このチャージポンプ回路３１は、図３のバイアス供給回路２１を２個のダイオードＤ１，Ｄ２で構成した例を示している。図４において、図１の回路と同じ部分には同じ符号をつけてそれらの説明は省略する。
【００７０】
図４において、電源電圧ＶＤＤにダイオードＤ１のアノードを接続し、そのダイオードのカソードをスイッチＳＷ２を介してｐチャネルＭＯＳトランジスタＴＲ１のゲートに接続している。
【００７１】
また、ｎチャネルＭＯＳトランジスタＴＲ２のゲートを、スイッチＳＷ４を介しダイオードＤ２のアノードに接続し、そのダイオードＤ２のカソードを接地している。
第２の実施の形態のチャージポンプ回路３１は、ＵＰ信号がローレベルのときには、スイッチＳＷ１がオフ、スイッチＳＷ２がオンとなり、電源電圧ＶＤＤよりダイオードＤ１の順方向電圧降下分低い電圧がバイアス電圧ＰｂとしてｐチャネルＭＯＳトランジスタＴＲ１のゲートに供給される。また、ＤＯＷＮ信号がローレベルのときには、スイッチＳＷ３がオフ、スイッチＳＷ４がオンとなり、接地電位よりダイオードＤ２の順方向電圧降下分高い電圧がバイアス電圧ＮｂとしてｎチャネルＭＯＳトランジスタＴＲ２のゲートに供給される。
【００７２】
従って、ＵＰ信号がローレベルのとき、ＶＤＤ−Ｖｔｈ＜Ｐｂ＜ＶＤＤの条件を満たすバイアス電圧ＰｂをｐチャネルＭＯＳトランジスタＴＲ１のゲートに供給してｐチャネルＭＯＳトランジスタＴＲ１をオフ状態にすることができる。また、ＤＯＷＮ信号がローレベルのとき、ＧＮＤ＜Ｎｂ＜Ｖｔｈの条件を満たすバイアス電圧ＮｂをｎチャネルＭＯＳトランジスタＴＲ２のゲートに供給してｎチャネルＭＯＳトランジスタＴＲ２をオフ状態にすることができる。
【００７３】
この第２の実施の形態によれば、ダイオードを２個使用した簡単な回路でバイアス電圧Ｐｂ及びＮｂを生成することができる。
本発明は、上述した実施の形態に限らず、例えば、以下のように構成しても良い。
（１）バイアス回路は実施の形態に示した回路に限らず、ＶＤＤ−Ｖｔｈ＜Ｐｂ＜ＶＤＤ及びＧＮＤ＜Ｎｂ＜Ｖｔｈの条件を満たすバイアス電圧Ｐｂ及びＮｂを供給できる回路であればどのような回路でも良い。
（２）チャージポンプ回路も実施の形態に示した出力側に２個のｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタを使用した回路に限らず、他の構成の回路でも良い。また、カレントミラー回路を用いるものにも限定されない。
【図面の簡単な説明】
【００７４】
【図１】実施の形態のチャージポンプ回路の回路図である。
【図２】図２（Ａ）は、ｐチャネルＭＯＳトランジスタをオフさせる時にバイアス電圧Ｐｂ＝ＶＤＤを供給した場合のチャージポンプ回路の動作波形を示す図であり、図２（Ｂ）は、ＶＤＤ−Ｖｔｈ＜Ｐｂ＜ＶＤＤの条件を満たすバイアス電圧を供給した場合のチャージポンプ回路の動作波形を示す図である。
【図３】バイアス回路の一例を示す図である。
【図４】第２の実施の形態のチャージポンプ回路の回路図である。
【符号の説明】
【００７５】
１１            チャージポンプ回路
ＴＲ１          ｐチャネルＭＯＳトランジスタ
ＴＲ２          ｎチャネルＭＯＳトランジスタ
ＴＲ３          ｎチャネルＭＯＳトランジスタ
ＴＲ４          ｐチャネルＭＯＳトランジスタ
ＴＲ５          ｎチャネルＭＯＳトランジスタ
ＳＷ１〜ＳＷ４  スイッチ
Ｉｒｅｆ        定電流源
ＩＮＶ１，ＩＮＶ２    インバータ
Ｄ１、Ｄ２      ダイオード
【図１】
2006186535.tif 000003
【図２】
2006186535.tif 000004
【図３】
2006186535.tif 000005
【図４】
2006186535.tif 000006