(57)【要約】【課題】  回路的な手段で画像表示装置の画面内における信頼性むらを抑制する。【解決手段】画素アレイ部１２は、行状の走査線ＤＳＬと、列状のデータ線ＤＴＬと、両者が交差する部分に配された行列状の画素１１とを備えている。データ線駆動回路１４は、システム回路１６から供給されたデータ信号を各データ線ＤＴＬに分配する。走査線駆動回路１３は、各走査線ＤＳＬに順次駆動パルスＤＳを出力して画素１１を線順次で選択し、以って該分配されたデータ信号に基き駆動パルスＤＳの時間幅だけ画素１１を駆動して画素アレイ部１２に画像を表示する。走査線駆動回路１３は、各走査線ＤＳＬに順次出力する駆動パルスＤＳの時間幅を各走査線ＤＳＬごと独立に可変制御可能であり、以って走査線単位で各画素１１の駆動時間を制御する。【選択図】図１
2006030336.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部と、データ線駆動回路と、走査線駆動回路と、システム回路とを含み、
前記画素アレイ部は、行状の走査線と、列状のデータ線と、両者が交差する部分に配された行列状の画素とを備え、
前記データ線駆動回路は、該システム回路から供給されたデータ信号を各データ線に分配し、
前記走査線駆動回路は、該システム回路から供給される制御信号に応じて動作し、各走査線に順次駆動パルスを出力して画素を線順次で選択し、
以って該分配されたデータ信号に基き該駆動パルスの時間幅だけ画素を駆動して該画素アレイ部に画像を表示する画像表示装置において、
前記走査線駆動回路は、各走査線に順次出力する駆動パルスの時間幅を各走査線ごと独立に可変制御可能であり、以って走査線単位で各画素の駆動時間を制御することを特徴とする画像表示装置。
【請求項２】
前記システム回路はスタートパルス、クロック信号及び補正データを含む制御信号を該走査線駆動回路に供給し、
前記走査線駆動回路は、シフトレジスタ回路と出力時間設定回路とバッファ回路とを含んでおり、
前記シフトレジスタ回路は、該クロック信号に応じて該スタートパルスを順次転送し、以って該シフトレジスタ回路の各段から順次駆動パルスを出力し、
前記出力時間設定回路は、該補正データに応じて各駆動パルスの時間幅を個々に設定し、
前記バッファ回路は、時間幅の設定された各駆動パルスを各走査線に出力することを特徴とする請求項１記載の画像表示装置。
【請求項３】
前記画素アレイ部は画素毎に発光素子を含んで発光面を構成し、各発光素子はデータ信号に応じた輝度で発光し且つ駆動パルスの時間幅に応じた時間分発光を持続して該発光面に画像を表示することを特徴とする請求項１記載の画像表示装置。
【請求項４】
前記発光面は、該発光素子の発光によって熱を発生し更に発生した熱の放散により、発光面の走査線と直交する上下方向に温度分布のムラが生じ、
前記走査線駆動回路は、該温度分布のムラを緩和するように各駆動パルスの時間幅を制御することを特徴とする請求項３記載の画像表示装置。
【請求項５】
前記発光面は、その温度分布が上部に比べて下部が低く、前記走査線駆動回路は上部の走査線に出力する駆動パルスに比べて下部の走査線に出力する駆動パルスの時間幅を長くし、以って下部の発熱量を増やして温度分布のムラを緩和することを特徴とする請求項４記載の画像表示装置。
【請求項６】
前記システム回路は、外部から入力された多階調の画像をフレーム単位で表すデータ信号からフレーム階調平均値を検出する情報検出手段と、
前記情報検出手段から得られたフレーム階調平均値に応じて、該補正データのレベルを制御する補正レベル制御回路とを有することを特徴とする請求項２記載の画像表示装置。
【請求項７】
外部から入力されたオブジェクトを含む画像を表すデータ信号から、該画素アレイ部における該オブジェクトの位置を抽出する情報検出手段と、
前記情報検出手段から得られたオブジェクトの位置に応じて、該補正データのレベルを制御する補正レベル制御回路とを有することを特徴とする請求項２記載の画像表示装置。
【請求項８】
行状の走査線と列状のデータ線と両者が交差する部分に配された行列状の画素とを備える画素アレイに、各データ線を介しデータ信号を供給して画像を表示する画像表示装置の走査線を駆動するために用いる走査線駆動回路であって、
外部から供給される制御信号に応じて動作し、各走査線に順次駆動パルスを出力して画素を線順次で選択し、
各データ線を介して供給された該データ信号に基き該駆動パルスの時間幅だけ選択された画素を駆動して該画素アレイに画像を表示する際、
各走査線に順次出力する駆動パルスの時間幅を各走査線ごと独立に可変制御可能であり、以って走査線単位で各画素の駆動時間を制御することを特徴とする走査線駆動回路。
【請求項９】
行状の走査線と、列状のデータ線と、両者が交差する部分に配された行列状の画素とを備えた画像表示装置の駆動方法であって、
外部から供給されたデータ信号を各データ線に分配するデータ線駆動手順と、
外部から供給される制御信号に応じ、各走査線に順次駆動パルスを出力して画素を線順次で選択する走査線駆動手順とを行い、
以って該分配されたデータ信号に基き該駆動パルスの時間幅だけ画素を駆動して画像を表示する際、
前記走査線駆動手順は、各走査線に順次出力する駆動パルスの時間幅を各走査線ごと独立に可変制御可能であり、以って走査線単位で各画素の駆動時間を制御することを特徴とする画像表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は複数の表示画素を有し、画素単位で表示制御が行われるアクティブマトリクス型の画像表示装置及びその駆動方法に関し、特に各表示素子を有機ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）素子等の発光素子で構成するアクティブマトリクス型の画像表示装置及びこれに用いる走査線駆動回路に関する。
【背景技術】
【０００２】
近年、自発光型の高輝度ディスプレイとして、有機ＥＬを用いた薄型表示装置が注目を集めている。自発光である為に液晶表示装置の様なバックライトが不要で、表示パネル全体を１〜２ｍｍ程度にまで薄型化できるので小型・軽量化が図れ、低電力で高い輝度が得られることができ、視認性、応答速度、寿命、消費電力の点で優れており、次世代ディスプレイの有力な候補とされている。この有機ＥＬディスプレイは現在、ディジタルカメラや携帯電話などモバイル機器（携帯用情報機器）用の小型ディスプレイへの応用が進んでいると共に、今後はＰＣ向けモニタやテレビなど中大型ディスプレイへの応用が考えられている。
【０００３】
従来、薄膜トランジスタ（ＴＦＴ）を用いた有機ＥＬ表示装置は、画素回路に使用しているＴＦＴの電気的特性ばらつきが発光輝度のばらつきとして表れてしまい、表示品質が劣化してしまう。このばらつきを低減させるため、電子移動度が高い低温ポリシリコンＴＦＴによって画素回路を形成することが主流であった。この低温ポリシリコンＴＦＴは、更にパネル内部に画素回路を駆動する駆動回路を形成することが可能であり、シフトレジスタ回路、サンプル／ホールド回路などをつくりこむことで、小型で高精細な表示装置を実現することができた。しかし、低温ポリシリコンＴＦＴは、加工の難しさがあり、結晶性の良いポリシリコン膜を形成するためレーザーアニール処理をすると表示品質の劣化が生じたりパネルの大型化が難しいなど、製造プロセス上の問題があることと、パネル内部に複雑な回路を形成するため、パネルの歩留まりが低下し、製造コストが高くなってしまう問題がある。
【０００４】
一方、液晶ディスプレイに広く普及している加工の簡単なアモルファスシリコンよるＴＦＴ基板を採用することで、大画面化、低コスト化が可能となる。しかし、アモルファスシリコンは製造コストが低いというメリットがあるが、電子の移動度が極端に低く、閾値電圧の変動やばらつき、オフ時のリーク電流が大きいなどの問題があったため、有機ＥＬ表示装置としての画素回路に応用することが難しかった。
【０００５】
近年、これらの問題に対処するため補正回路を組み込んだ画素回路などが提案されており、アモルファスシリコンＴＦＴを用いた有機ＥＬ表示装置の開発試作が行われている。しかし、この場合においても、電子の移動度が低く、パネル内部にシフトレジスタ回路、サンプル／ホールド回路などをつくりこむことは出来ない。従って、アモルファスシリコンなど低コストで製造可能なＴＦＴを用いた表示装置の画素回路を駆動する回路はパネル外に設ける必要がある。駆動回路には、パネルの走査線を駆動する走査線駆動回路が含まれる。なお本明細書では、走査線駆動回路をゲート・ドライバと通称する場合がある。
【０００６】
また、有機ＥＬ表示装置のような自発光型表示装置においては、液晶表示装置のようなバックライトは不要であるが、有機ＥＬ素子自体が発光するので表示画面の発熱が問題となる。ＥＬ素子の発熱により画素内の電子の移動度を高め発光効率の向上に寄与するが、多くの場合においては、画素内の有機ＥＬ素子の劣化が加速され、輝度の低下や寿命が短くなる問題が生じる。特に大画面の表示装置においては、表示領域内の中心部や周辺部または、下部や上部の温度差が発生し易く、これら温度差に起因して有機ＥＬ素子の発光効率や劣化特性が異なってしまうため、輝度むらや電子の移動度むらによる画質への影響が問題になっていた。
【０００７】
従来技術によるゲート・ドライバは、アクティブマトリクス表示装置の画素数に合わせ縦方向のライン即ち走査線を順番に選択するだけの単純な機能であり、出力段毎に出力パルス幅（時間）を可変することは出来ない。従って、従来技術によるゲート・ドライバの出力信号をＥＬ素子を発光させる制御信号として使用した場合、全ての走査ラインにおいて全て同じ発光制御信号を供給するので、表示領域内の中心部や周辺部または下部や上部の温度差が発生してしまう。
【０００８】
表示領域内の温度差を抑制する手段として、以下の特許文献１〜３が知られている。
【特許文献１】特開２００３−２６３１３１
【特許文献２】特開２００２−１７５０４１
【特許文献３】特開２００１−２３６０４０
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特許文献１は、温度センサや能動素子（ペルチェ素子）を用いて表示面の温度差を緩和して表示面内の温度分布を一様にする技術であるが、温度センス機構や温度調整機構が必要であり、また構造も複雑になるので、コストアップにつながる問題があった。また、特許文献２は、各画素の累積発光時間と発光強度データと各ＥＬ素子の劣化情報とを比較し、予めメモリなどに格納してある補正データに基づいて、映像信号に補正を行うことにより、一部の画素のＥＬ素子が劣化した場合においても、輝度むらを解消し、均一な表示画面を得る技術であるが、温度むらによる輝度むらや、劣化むらによる輝度むらを抑制することが出来ないという問題があった。さらに特許文献３は、発光素子の駆動電圧を検出し、その電圧値の大きさによって発光素子の駆動電圧を制御する技術であるが、周囲環境温度変化による発光素子へ印加している駆動電圧の変化を検出しており、電圧値検出回路が必要となり、また補正処理回路が複雑になると言う問題や、コストアップにもつながると言った問題があった。
【００１０】
上記従来例のように、温度むらを抑制する場合、温度センス機構や温度調整機構など構造が複雑になり、また、映像信号の補正や駆動電圧値の検出回路など補正処理回路が大規模になり複雑化するので、コスト上昇を伴ってしまう。
【課題を解決するための手段】
【００１１】
上述した従来の技術の課題に鑑み、ゲート・ドライバの出力信号を利用して、温度むらによるＥＬ表示素子の面内における信頼性むらを抑制することを目的とする。
【００１２】
係る目的を達成する為に以下の手段を講じた。即ち本発明は、画素アレイ部と、データ線駆動回路と、走査線駆動回路と、システム回路とを含み、  前記画素アレイ部は、行状の走査線と、列状のデータ線と、両者が交差する部分に配された行列状の画素とを備え、前記データ線駆動回路は、該システム回路から供給されたデータ信号を各データ線に分配し、前記走査線駆動回路は、該システム回路から供給される制御信号に応じて動作し、各走査線に順次駆動パルスを出力して画素を線順次で選択し、以って該分配されたデータ信号に基き該駆動パルスの時間幅だけ画素を駆動して該画素アレイ部に画像を表示する画像表示装置において、前記走査線駆動回路は、各走査線に順次出力する駆動パルスの時間幅を各走査線ごと独立に可変制御可能であり、以って走査線単位で各画素の駆動時間を制御することを特徴とする。
【００１３】
具体的には、前記システム回路はスタートパルス、クロック信号及び補正データを含む制御信号を該走査線駆動回路に供給し、前記走査線駆動回路は、シフトレジスタ回路と出力時間設定回路とバッファ回路とを含んでおり、前記シフトレジスタ回路は、該クロック信号に応じて該スタートパルスを順次転送し、以って該シフトレジスタ回路の各段から順次駆動パルスを出力し、前記出力時間設定回路は、該補正データに応じて各駆動パルスの時間幅を個々に設定し、前記バッファ回路は、時間幅の設定された各駆動パルスを各走査線に出力する。より具体的には、前記画素アレイ部は画素毎に発光素子を含んで発光面を構成し、各発光素子はデータ信号に応じた輝度で発光し且つ駆動パルスの時間幅に応じた時間分発光を持続して該発光面に画像を表示する。この場合、前記発光面は、該発光素子の発光によって熱を発生し更に発生した熱の放散により、発光面の走査線と直交する上下方向に温度分布のムラが生じ、前記走査線駆動回路は、該温度分布のムラを緩和するように各駆動パルスの時間幅を制御する。例えば、前記発光面は、その温度分布が上部に比べて下部が低く、前記走査線駆動回路は上部の走査線に出力する駆動パルスに比べて下部の走査線に出力する駆動パルスの時間幅を長くし、以って下部の発熱量を増やして温度分布のムラを緩和する。場合により、前記システム回路は、外部から入力された多階調の画像をフレーム単位で表すデータ信号からフレーム階調平均値を検出する情報検出手段と、前記情報検出手段から得られたフレーム階調平均値に応じて、該補正データのレベルを制御する補正レベル制御回路とを有する。或いは、外部から入力されたオブジェクトを含む画像を表すデータ信号から、該画素アレイ部における該オブジェクトの位置を抽出する情報検出手段と、前記情報検出手段から得られたオブジェクトの位置に応じて、該補正データのレベルを制御する補正レベル制御回路とを有する。
【００１４】
本発明は又、行状の走査線と列状のデータ線と両者が交差する部分に配された行列状の画素とを備える画素アレイに、各データ線を介しデータ信号を供給して画像を表示する画像表示装置の走査線を駆動するために用いる走査線駆動回路であって、外部から供給される制御信号に応じて動作し、各走査線に順次駆動パルスを出力して画素を線順次で選択し、各データ線を介して供給された該データ信号に基き該駆動パルスの時間幅だけ選択された画素を駆動して該画素アレイに画像を表示する際、各走査線に順次出力する駆動パルスの時間幅を各走査線ごと独立に可変制御可能であり、以って走査線単位で各画素の駆動時間を制御することを特徴とする。
【００１５】
更に本発明は、行状の走査線と、列状のデータ線と、両者が交差する部分に配された行列状の画素とを備えた画像表示装置の駆動方法であって、外部から供給されたデータ信号を各データ線に分配するデータ線駆動手順と、外部から供給される制御信号に応じ、各走査線に順次駆動パルスを出力して画素を線順次で選択する走査線駆動手順とを行い、以って該分配されたデータ信号に基き該駆動パルスの時間幅だけ画素を駆動して画像を表示する際、前記走査線駆動手順は、各走査線に順次出力する駆動パルスの時間幅を各走査線ごと独立に可変制御可能であり、以って走査線単位で各画素の駆動時間を制御する。
【発明の効果】
【００１６】
本発明は、アクティブマトリクス表示装置を駆動する走査線駆動回路を構成するドライバＩＣにおいて、出力されるパルス信号幅（時間）を出力段毎に独立制御することができることを特徴とするゲート・パルス・ドライバについての発明であり、本発明のゲート・パルス・ドライバ即ち走査線駆動回路を用いることにより、垂直走査ライン毎に発光時間を制御可能となるので、表示画面の温度むらを抑制するとともに，温度むらによるＥＬ表示素子の面内における信頼性むらを抑制することが可能なアクティブマトリクス表示装置を実現することが出来る。本発明のゲート・パルス・ドライバを使用することにより、垂直走査ライン毎に発光時間を制御することが可能となるので、低コストで表示画面の温度むらを抑制するとともに、温度むらによるＥＬ表示素子の面内における信頼性むらを抑制することが可能なアクティブマトリクス表示装置の実現を極めて容易に達成することが可能な駆動方法を実現・提供することが出来る。
【発明を実施するための最良の形態】
【００１７】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は、本発明に係る画像表示装置、例えば各画素の表示素子として自発光素子である有機ＥＬ素子を用いた、アクティブマトリクス型有機ＥＬ表示装置を示す概略構成図である。本実施形態に係るアクティブマトリクス型有機ＥＬ表示装置は、画素１１がマトリクス状に配置されてなる画素アレイ部１２と、この画素アレイ部１２を駆動する走査駆動回路１３及びデータ線駆動回路１４とを有機ＥＬパネル（基板）１５上に形成してなり、当該有機ＥＬパネル１５の外部に走査線駆動回路１３及びデータ線駆動回路１４を駆動する外部システム回路１６を有する構成となっている。なお、場合によっては、走査線駆動回路１３及びデータ線駆動回路１４をドライバＩＣとして有機ＥＬパネル（基板）１５とは別体に設け、ドライバＩＣとパネルをＴＡＢもしくはＦＰＣで接続する形態としても良い。
【００１８】
即ち本発明にかかる画像表示装置は、基本的に画素アレイ部１２と、データ線駆動回路１４と、走査線駆動回路１３と、システム回路１６とを含む。画素アレイ部１２は、行状の走査線ＤＳＬと、列状のデータ線ＤＴＬと、両者が交差する部分に配された行列状の画素１１とを備えている。データ線駆動回路１４は、システム回路１６から供給されたデータ信号を各データ線ＤＴＬ−１〜ＤＴＬ−ｍに分配する。走査線駆動回路１３は、システム回路１６から供給される制御信号に応じて動作し、各走査線ＤＳＬ−１〜ＤＳＬ−ｎに順次駆動パルスＤＳ−１〜ＤＳ−ｎを出力して画素１１を線順次で選択し、以って分配されたデータ信号に基き駆動パルスＤＳの時間幅だけ画素１１を駆動して画素アレイ部１２に画像を表示する。特徴事項として、走査線駆動回路１３は、各走査線ＤＳＬ−１〜ＤＳＬ−ｎに順次出力する駆動パルスＤＳ−１〜ＤＳ−ｎの時間幅を各走査線ＤＳＬ−１〜ＤＳＬ−ｎごと独立に可変制御可能であり、以って走査線ＤＳＬ単位で各画素１１の駆動時間を制御する。
【００１９】
具体的には、システム回路１６はスタートパルスＶＳ（垂直ライン制御信号）、クロック信号ＶＣＫ（垂直クロックパルス）及び補正データＳＣ（シリアル・コントロール信号）を走査線駆動回路１３に供給する。走査線駆動回路１３は、シフトレジスタ回路と出力時間設定回路とバッファ回路とを含んでいる。シフトレジスタ回路は、クロック信号ＶＣＫに応じてスタートパルスＶＳを順次転送し、以ってシフトレジスタ回路の各段から順次駆動パルスＤＳ−１〜ＤＳ−ｎを出力する。出力時間設定回路は、補正データＳＣに応じて各駆動パルスＤＳの時間幅を個々に設定する。バッファ回路は、時間幅の設定された各駆動パルスＤＳ−１〜ＤＳ−ｎを各走査線ＤＳＬ−１〜ＤＳＬ−ｎに出力する。
【００２０】
より具体的には、画素アレイ部１２は画素１１毎に発光素子１７を含んで発光面１２を構成し、各発光素子１７はデータ信号に応じた輝度で発光し且つ駆動パルスＤＳの時間幅に応じた時間発光を持続して発光面１２に画像を表示する。この場合、発光面１２は、発光素子１７の発光によって熱を発生し更に発生した熱の放散により、発光面１２の走査線ＤＳＬと直交する上下方向に温度分布のムラが生じる。走査線駆動回路１３は、温度分布のムラを緩和するように各駆動パルスＤＳの時間幅を制御する。例えば、発光面１２は、その温度分布が上部に比べて下部が低く、走査線駆動回路１３は上部の走査線ＤＳＬに出力する駆動パルスＤＳに比べて下部の走査線ＤＳＬに出力する駆動パルスＤＳの時間幅を長くし、以って下部の発熱量を増やして温度分布のムラを緩和する。
【００２１】
場合により、システム回路１６は、外部から入力された多階調の画像をフレーム単位で表すデータ信号からフレーム階調平均値を検出する情報検出手段と、前記情報検出手段から得られたフレーム階調平均値に応じて、補正データＳＣのレベルを制御する補正レベル制御回路とを有する。或いは、外部から入力されたオブジェクトを含む画像を表すデータ信号から、画素アレイ部１２（発光面）における該オブジェクトの位置を抽出する情報検出手段と、前記情報検出手段から得られたオブジェクトの位置に応じて、補正データＳＣのレベルを制御する補正レベル制御回路とを有する。
【００２２】
引き続き図１を参照して本表示装置の各構成各部分を個別に説明する。図１において、画素１１は、有機ＥＬ素子１７を発光駆動する能動素子として電界効果トランジスタ、例えばポリシリコンＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｎｓｉｓｔｏｒ；薄膜トランジスタ）あるいはアモルファスシリコンＴＦＴ１８を有し、これらＴＦＴ１８が形成された基板上に有機ＥＬ素子１７が形成された構成となっている。有機ＥＬ素子１７は、基板上に設けられる透明導電膜からなる複数の第一電極を形成し、各第一電極上に正孔輸送層、発光層、電子輸送層及び電子注入層を順番に堆積させて有機層を形成し、当該有機層の上に金属からなる第二電極を形成した構造を持ち、第一電極と第二電極との間に直流電圧が印加されることで、発光層において電子と正孔とが再結合する際に発光するようになっている。
【００２３】
画素アレイ部１２には、ｍ列ｎ行の画素配列に対して、走査線ＤＳＬ−１〜ＤＳＬ−ｎが各行に配線されている。また、データ線ＤＴＬ−１〜ＤＴＬ−ｍが各列に配線されている。走査線ＤＳＬ−１〜ＤＳＬ−ｎの各一端は、走査線駆動回路１３の各行の出力端に接続されている。走査線駆動回路１３は、本発明に係るゲート・パルス・ドライバによって構成され、外部システム回路１６で生成される垂直ライン制御信号ＶＳ、出力時間設定用シリアル・コントロール信号ＳＣ、及び垂直制御信号用電源ＶＯが与えられることにより、同じく外部システム回路１６で生成される垂直クロックパルスＶＣＫに同期して、垂直制御順次走査パルスＤＳ−１〜ＤＳ−ｎを出力し、走査線ＤＳＬ−１〜ＤＳＬ−ｎを駆動する。
【００２４】
データ線ＤＴＬ−１〜ＤＴＬ−ｍの各一端は、データ線駆動回路１４の各列の出力端に接続されている。データ線駆動回路１４は、データ線ＤＴＬ−１〜ＤＴＬ−ｍを通して画素１１の各々に対して輝度情報を電流値または電圧値の形で書き込む、電流書き込み型または電圧書き込み型の駆動回路構成となっている。
【００２５】
外部システム回路１６は、有機ＥＬパネル１５の外部に配置される外部基板上に形成される。この外部システム回路１６は、データ線駆動回路１４及び走査線駆動回路１３を制御するタイミング・ジェネレータ１９と、走査線駆動回路１３から出力される駆動パルスＤＳを所望の電圧に設定する電源を生成する電源回路２０とを備えている。
【００２６】
タイミング・ジェネレータ１９は外部から供給される画像データ信号及び同期信号を受信し、走査線駆動回路１３を制御する垂直クロックパルスＶＣＫ、垂直制御信号ＶＳ及び出力時間設定用シリアル・コントロール信号ＳＣと、データ線駆動回路１４を制御する水平走査制御信号及び映像データ信号を同期信号に基づいて発生し、それぞれ走査線駆動回路１３及びデータ線駆動回路１４に供給する。
【００２７】
図２は、走査線駆動回路１３で使用するゲート・パルス・ドライバにおける垂直ライン制御信号生成回路構成の一例を示すブロック図である。本例に係るゲート・パルス・ドライバにおける垂直ライン制御信号生成回路は、出力時間設定用シルアルＩ／Ｆ回路２１、シフトレジスタ回路２２、出力時間設定回路２３、レベルシフト回路２４及びバッファ回路２５を有する構成となっている。出力時間設定用シリアルＩ／Ｆ回路２１は、タイミング・ジェネレータ１９から出力される出力時間設定用シリアル・コントロール信号ＳＣの入力により、シリアル・コントロール信号から各出力段の出力時間設定情報信号（デジタル補正データ）を取り出し出力時間設定回路２３へ供給する。シフトレジスタ回路２２は、タイミング・ジェネレータ１９で設定された垂直ライン制御信号ＶＳを垂直クロックパルスＶＣＫの立ち上がり又は立下りに同期して順番に信号をシフトする。出力時間設定回路２３は、シフトレジされた垂直ライン制御信号を出力時間設定情報信号に基づき、各出力段ごと独立に垂直ライン制御信号（駆動パルス）のハイレベル期間（発光時間）を設定する。電圧レベルシフト回路２４は、出力時間設定回路２３から出力される垂直ライン制御信号に対して、電源回路２０で設定された電源ＶＯに電圧レベルを設定する。バッファ回路２５は、電圧レベルシフトされた信号の駆動能力を上げるために、出力電流を増大させる回路である。なお、上記実施形態においては、出力時間設定情報を供給する信号形態にシリアルＩ／Ｆを用いた場合を例に説明したが、シリアルＩ／Ｆに限られるものではなく、その他のデジタル信号でも構わない。
【００２８】
この様に、本発明にかかる走査線駆動回路１３は、行状の走査線と列状のデータ線と両者が交差する部分に配された行列状の画素とを備える画素アレイに、各データ線を介しデータ信号を供給して画像を表示する画像表示装置の走査線を駆動するために用いられる。本走査線駆動回路１３は、外部から供給される制御信号に応じて動作し、各走査線に順次駆動パルスＤＳ−１〜ＤＳ−ｎを出力して画素を線順次で選択し、各データ線を介して分配された該データ信号に基き駆動パルスＤＳの時間幅だけ選択された画素を駆動して画素アレイに画像を表示する際、各走査線に順次出力する駆動パルスＤＳ−１〜ＤＳ−ｎの時間幅を各走査線ごと独立に可変制御可能であり、以って走査線単位で各画素の駆動時間を制御することができる。
【００２９】
図２に示すように、走査線駆動回路１３は、シフトレジスタ回路２２と出力時間設定回路２３とバッファ回路２５とを含んでいる。シフトレジスタ回路２２は、クロック信号ＶＣＫに応じてスタートパルスＶＳを順次転送し、以ってシフトレジスタ回路２２の各段から順次駆動パルスＤＳ−１〜ＤＳ−ｎを出力する。出力時間設定回路２３は、補正データＳＣに応じて各駆動パルルＤＳの時間幅を個々に設定するゲート素子を備えている。バッファ回路２５は、時間幅の設定された各駆動パルスＤＳ−１〜ＤＳ−ｎを各走査線に出力する。
【００３０】
図３は、図１に示した有機ＥＬパネルの主要部を構成する画素アレイ部の模式図である。図示する様に、画素アレイ部１２は行状の走査線ＤＳＬ−１〜ＤＳＬ−ｎを備えている。尚図示しないが、これと直交する方向に列状のデータ線を備えている。前述した様に、各走査線ＤＳＬ−１〜ＤＳＬ−ｎは走査線駆動回路によって線順次選択される。具体的には、走査線駆動回路は各走査線ＤＳＬ−１〜ＤＳＬ−ｎに順次駆動パルスを出力して、画素を線順次で選択する。図３に示した画素アレイ部１２は画素毎に発光素子を含んで発光面を構成している。発光素子はデータ信号に応じた輝度で発光し且つ駆動パルスの時間幅に応じた時間分発光を持続して発光面に画像を表示する。
【００３１】
図４は、図３に示した走査線ＤＳＬ−１〜ＤＳＬ−ｎに印加される駆動パルスＤＳ−１〜ＤＳ−ｎを示すタイミングチャートである。画素アレイ部はフレーム単位で線順次走査される。１本目の走査線に対して１番目の駆動パルスＤＳ−１が印加される。続いて２本目の走査線に２番目の駆動パルスＤＳ−２が印加される。この様にして順次各走査線に各駆動パルスが印加され、最後の走査線に最終番目の駆動パルスＤＳ−ｎが印加された時点で、１フレーム分の走査が終わる。
【００３２】
図４に示した実施形態は、各走査線に順次出力する駆動パルスＤＳ−１〜ＤＳ−ｎの時間幅を各走査線毎独立に可変制御している。図示の例では、１番目の駆動パルスＤＳ−１のパルス幅が最も長く、以下順に駆動パルスの時間幅が短くなる様に制御した例であり、最終番目の駆動パルスＤＳ−ｎの時間幅が最も狭くなる様になっている。この様な駆動パルスで図３に示した発光面を駆動すると、各走査線単位で駆動パルスの時間幅だけ発光することになる。従って１本目の走査線上の画素は１フレーム内で最も発光時間が長く、以下順に発光時間が短くなり、最終本目の走査線上の画素は最も発光時間が短くなる様に制御されている。１フレームに占める発光時間の比率をＤｕｔｙと定義すると、駆動パルスＤＳ−１のＤｕｔｙ（デューティ）が最も大きく１００％に近い。以下順にデューティは減少していき、最後の駆動パルスＤＳ−ｎはデューティが最も小さくなっている。この様に本発明に係る走査線駆動回路は駆動パルスのデューティを各走査線毎独立に可変制御する機能を有する。
【００３３】
以上のようなゲート・パルス・ドライバを用いて、表示画面の温度むらの抑制ひいては温度むらによるＥＬ表示素子の面内における信頼性むらの抑制に応用した場合について説明する。図５は、発光面を構成する画素アレイ部１２の温度分布のムラを示す模式的な平面図である。発光面１２は各発光素子の発光によって熱を発生し更に発生した熱の放散の片寄りにより、発光面の走査線と直交する上下方向に温度分布のムラが生じる。
【００３４】
図６は、図５に示した発光面１２のＡ−Ｂ線に沿った温度分布を示すグラフである。縦軸に温度を取り、横軸に発光面上の上下方向位置を取ってある。グラフから明らかな様に、発光面最下部から中央に向かって温度分布はほぼ一定であるが、発光面最上部に近づくと温度が上昇している。この現象は、パネルを立て掛けて配置した時の冷却風の対流により生じる場合がある。
【００３５】
図７は、図５及び図６に示した温度分布ムラを有する画素アレイ部に供給する駆動パルスのデューティを示すグラフである。発光面最下部から中程に掛けては、各走査線に印加する駆動パルスのデューティを一定にしている。そこから発光面最上部に近づくに連れて駆動パルスのデューティを下げている。前述した様に、駆動パルスのデューティは発光時間比率に対応している。発光時間比率が高い程発熱量は高くなる。本実施形態では比較的温度分布の高い発光面上部に対して相対的にデューティの小さな駆動パルスを印加することで、発光時間比率を下げている。その分発熱量が少なくなり、図５及び図６に示した上下方向の温度ムラを緩和もしくは抑制することができる。
【００３６】
図８は、図７に示したデューティ制御に従って順次走査線に印加される駆動パルスの波形を示すグラフである。図では走査線を下から上に向かって走査している。発光面の最下部に位置する１本目の走査線に対応する１番目の駆動パルスＤＳ−１は比較的大きなデューティを有しており、発光時間が長い。以下発光面の中程まで順次印加される駆動パルスＤＳ−２・・・はＤＳ−１と同じデューティとなっている。そして発光面の上部に近づくと駆動パルスのデューティは徐々に小さくなる様に制御されている。これにより、発光面の上部の温度ムラが改善できる。
【００３７】
この様に表示領域の上部に対応する発光制御信号のデューティを表示領域の下部に対応する発光制御信号のデューティよりも低く、または表示領域の下部に対応する発光制御信号のデューティを表示領域の上部に対応する発光制御信号のデューティよりも高くすることで、表示画面の温度むらを抑制することが可能である。本発明のドライバＩＣのみで温度むらを抑制することができるので、複雑な構成がいらなくなり、低コスト化を極めて容易に達成することが可能である。なお、上記実施形態では、画素１１の表示素子として有機ＥＬ素子１７を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、これに限られるものではなく、本発明は画素１１の表示素子として自発光型の素子を用いた表示装置全般に適用可能である。
【００３８】
本発明の発展例につき、図面を参照しながら説明する。まず、発光面を備えた表示パネルを実際の使用状態に倣い垂直に置いた状態で温度分布を測定する。図９は、このパネル上下間における温度分布の片寄りを示した模式図である。図示する様に、発光面１２は上部に比べて下部が低く、温度ムラが発生する領域となっている。これはパネル１５を立てて配置した場合、冷却風の対流により、相対的に下部が強く冷却される為である。パネル１５の下部における温度分布をグラフに示してある。グラフから明らかな様に、パネル上部及び中央部に比べ、パネル下部の温度は約２００ｍｍの幅で低くなっていることが分かる。これは、下端から約２００ｍｍの領域で最も冷却風の影響を受けるからである。
【００３９】
同時に、パネル内の上記の温度低下の影響を受けない領域にて、発光時間比率（Ｄｕｔｙ）−温度上昇の特性を測定しておく。発光時間比率−温度上昇特性は、一般的有機ＥＬディスプレイでは、図１０のような特性を示す場合が多い。発光時間比率（Ｄｕｔｙ）を上げて画面輝度を高めるにしたがって、多くの電流量が必要となることで、より高い温度で発熱することがわかる。
【００４０】
図１１は本発明に係る画像表示装置の発展形態である第２実施形態を示す模式的なブロック図である。本画像表示装置は、画素アレイ部を構成する有機ＥＬディスプレイパネル１５と、データ線駆動回路１４と、走査線駆動回路１３と、システム回路１６とで構成されている。図１に示した第１実施形態と異なり、本実施形態の有機ＥＬディスプレイパネル１５は内部に画素アレイ部を含むが、データ線駆動回路１４はパネル外にＩＣとして配置されている。その意味で、本実施形態ではデータ線駆動回路１４をデータドライバと呼ぶ場合がある。同様にＤｕｔｙ変調型の走査線駆動回路１３もパネル１５の外にＩＣとして置かれており、ゲート・パルス・ドライバと呼ぶ場合がある。パネル１５内の画素アレイ部は、行状の走査線と、列状のデータ線と、両者が交差する部分に配された行列状の画素とを備えている。データドライバ１４はシステム回路１６から供給された表示データ信号を各データ線に分配する。ゲート・パルス・ドライバ１３は、システム回路１６から供給される制御信号に応じて動作し、各走査線に順次駆動パルスを出力して画素を線順次で選択し、以って分配された表示データ信号に基づき駆動パルスの時間幅だけ画素を駆動して画素アレイ部に画像を表示する。ゲート・パルス・ドライバ１３はＤｕｔｙ変調機能を備えており、各走査線に順次出力する駆動パルスの時間幅を走査線毎独立に可変制御可能であり、以って走査線単位で各画素の駆動時間を制御している。
【００４１】
有機ＥＬディスプレイパネル１５に内蔵された画素アレイ部は画素毎に発光素子を含んで発光面を構成し、各発光素子は表示データ信号に応じた輝度で発光し且つ駆動パルスの時間幅に応じた時間分発光を持続して発光面に画像を表示する。有機ＥＬディスプレイパネル１５の発光面は発光素子の発光によって熱を発生し更に発生した熱の放散の片寄りにより、発光面の走査線と直交する上下方向に温度分布のムラがある。これに対処する為本実施形態のゲート・パルス・ドライバ１３は、この温度分布のムラを緩和する様に駆動パルスの時間幅を制御している。具体的には、システム回路１６がこの制御を行なっており、タイミングジェネレータ１９に加えて表示データ情報検出手段２７や温度ムラ補正パターン生成手段２８を具備している。即ち、システム回路１６は、外部から入力された多階調の画像をフレーム単位で表すデータ信号からフレーム階調平均値を検出する情報検出手段２７と、情報検出手段２７から得られたフレーム階調平均値に応じて、補正データのレベルを制御する温度ムラ補正パターン生成手段（補正レベル制御回路）２８とを有する。或いは、システム回路１６は、外部から入力されたオブジェクトを含む画像を表すデータ信号から、画素アレイ部におけるオブジェクトの位置を抽出する情報検出手段２７と、情報検出手段２７から得られたオブジェクトの位置に応じて、補正データのレベルを制御する温度ムラ補正パターン生成手段（補正レベル制御回路）２８とを有する。
【００４２】
以下図１１に示した画像表示装置の動作を詳細に説明する。補正対象ディスプレイパネル１５については、前述したように空気の対流により発光面下部が冷やされて起こる温度低下による図９のような温度ムラが観測される。これは、下端から約２００ｍｍの領域で最も影響を受け、この領域を主補正領域とする。発光時間比率（Ｄｕｔｙ）−温度上昇特性は、前述したように図１０のような特性を示す場合が多い。したがって、Ｄｕｔｙを上げて輝度を上げるにしたがって、多くの電流量が必要となることで、より高い温度で発熱することがわかる。これらの情報をもとに計算される、主補正領域の下部発光部温度低下部においてＤｕｔｙを上げ面内同一温度になるようにするための補正値情報が、温度ムラ補正パターン生成手段２８に格納されている。
【００４３】
入力表示データ信号は、タイミングジェネレータ１９に入力され、各ドライバ１３，１４を動作させるのに必要なタイミング信号が生成される。ここで、データドライバ１４へは信号がそのまま出力される。
【００４４】
それに対して、ゲート・パルス・ドライバ１３を動作させるのに必要なタイミング信号は、前記温度ムラ補正パターン生成手段２８へ入力され、ここで、図１２のようなＤｕｔｙ補正値情報が反映されたタイミング信号が生成される。
【００４５】
一方、表示データ情報検出手段２７によって、入力表示データ信号の、階調の１フレーム平均値や、表示位置情報が、計算、検出され、温度ムラ補正パターン生成手段２８へ出力される。その際、温度ムラ補正パターン生成手段２８では、表示データ情報検出手段２８によって得られる入力表示データ信号の、階調の１フレーム平均値や、表示位置情報に基づいて、元々温度ムラ補正パターン生成手段２８に格納されている補正値のレベルをコントロールすることができる。補正値レベルコントロールは、元々格納されている補正値レベルを１とし、それ以下の補正係数を乗ずることによって得ることにする。図１３にその様子を示す。
【００４６】
また、図１４に補正係数を決定する方法の一例を示す。通常温度ムラが大きく発生するのは発光面内の平均輝度が高く、温度も高い状態であり、暗い画面で補正レベルを抑えることは大きく問題にならない。また同時に、人の目の感度の観点でも、暗い画面の方が輝度差を認識しやすいため、階調の１フレーム平均値が低い状態で、補正レベルを低く抑えるのは有効と言える。また、主補正領域に表示データが無い場合については、補正を行う必要が無いため、補正値レベルを下げるべきである。このように補正値レベルについては、常に表示品位を意識して行うべきであり、入力表示データの検出情報を増やしたり、補正係数については、最大値自体を制限することや入力表示データの検出情報による変化のさせ方にいろいろなバリエーションを持たせることも、有効になる。このようにして作成されたタイミング情報に基づいて、Ｄｕｔｙ変調ゲート・パルス・ドライバは、１水平ラインごとに発光時間比率（Ｄｕｔｙ）を変調させながら下方へ順次駆動する。これらデータドライバ並びにＤｕｔｙ変調ゲート・パルス・ドライバの駆動により、有機ＥＬディスプレイパネルの表示が行われる。
【００４７】
以上述べたように、本発明によれば、発光下部の領域で発生する温度低下を、発光時間比率（Ｄｕｔｙ）を上げてより高い輝度で発光させ、温度を上げることによって、回避でき、温度を発光面内にわたって均一に保つことができる効果がある。それにより、有機ＥＬ発光素子の劣化速度の差を抑えられ、画素劣化による固定的な輝度ムラを防止できるという効果がある。また、表示データに全く手をつけていないため、階調データを全く欠落させずに温度ムラ補正を行えるため、階調再現性能を損なわせないという利点がある。更に本発明によれば、入力表示データ信号によって、温度ムラ補正レベルを適宜に変化させることができるため、輝度ムラ等の表示品位を大きく損なわせずに、温度を発光面内にわたってほぼ均一に保つことができるという効果がある。
【００４８】
最後に図１５は、図１または図１１に示した有機ＥＬ表示パネルの構成例を示すブロック図である。この表示パネル１５は、画素回路（ＰＸＬＣ）１１がｍ×ｎのマトリクス状に配列された画素アレイ部１２、データ線駆動回路１４、走査線駆動回路１３及びその一部をなす追加走査線駆動回路１３ａ、データ線駆動回路１４により選択され輝度情報に応じた信号が供給されるデータ線ＤＴＬ−１〜ＤＴＬ−ｍ、追加の走査線駆動回路１３ａにより選択駆動される走査線ＷＳＬ−１〜ＷＳＬ−ｎ、及び走査線駆動回路１３により選択駆動される走査線ＤＳＬ−１〜ＤＳＬ−ｎを有する。ここで走査線駆動回路１３はデューティ駆動を行い、走査線駆動回路１３ａはデューティ駆動に先立って、各画素に対するデータの書き込み駆動を行なう。
【００４９】
図１６は、図１５に示した画素回路の一構成例を示す回路図である。図示する様に、この画素回路１１は、基本的にｐチャネル型の薄膜電界効果トランジスタ（以下、ＴＦＴと言う）で構成されている。すなわち画素回路１１は、ドライブＴＦＴ１１１、スイッチングＴＦＴ１１２、サンプリングＴＦＴ１１５、有機ＥＬ素子１７、保持容量Ｃ１１１を有する。係る構成を有する画素回路１１は、データ線ＤＴＬ−１と走査線ＷＳＬ−１，ＤＳＬ−１との交差部に配されている。データ線ＤＴＬ−１はサンプリングＴＦＴ１１５のドレインに接続し、走査線ＷＳＬ−１はサンプリングＴＦＴ１１５のゲートに接続し、他の走査線ＤＳＬ−１はスイッチングＴＦＴ１１２のゲートに接続している。
【００５０】
ドライブＴＦＴ１１１、スイッチングＴＦＴ１１２及び有機ＥＬ素子１７は、電源電位Ｖｃｃと接地電位ＧＮＤの間で直列に接続されている。すなわちドライブトランジスタ１１１のソースが電源電位Ｖｃｃに接続される一方、有機ＥＬ素子（発光素子）１７のカソードが接地電位ＧＮＤに接続されている。一般に、有機ＥＬ素子１７は整流性がある為ダイオードの記号で表わしている。一方、サンプリングＴＦＴ１１５及び保持容量Ｃ１１１は、ドライブＴＦＴ１１１のゲートに接続している。ドライブＴＦＴ１１１のゲート・ソース間電圧をＶｇｓで表わしている。
【００５１】
画素回路１１の動作であるが、まず走査線ＷＳＬ−１を選択状態（ここでは低レベル）とし、データ線ＤＴＬ−１に信号を印加すると、サンプリングＴＦＴ１１５が導通して信号が保持容量Ｃ１１１に書き込まれる。保持容量Ｃ１１１に書き込まれた信号電位がドライブトランジスタ１１１のゲート電位となる。続いて、走査線ＷＳＬ−１を非選択状態（ここでは高レベル）とすると、データ線ＤＴＬ−１とドライブＴＦＴ１１１とは電気的に切り離されるが、ドライブＴＦＴ１１１のゲート電位Ｖｇｓは保持容量Ｃ１１１によって安定に保持される。続いて他の走査線ＤＳＬ−１を選択状態（ここでは低レベル）にすると、スイッチングＴＦＴ１１２が導通し、電源電位Ｖｃｃから接地電位ＧＮＤに向かって駆動電流がＴＦＴ１１１，ＴＦＴ１１２及び発光素子１７を流れる。ＤＳＬ−１が非選択状態になるとスイッチングトランジスタ１１２がオフし、駆動電流は流れなくなる。スイッチングＴＦＴ１１２は発光素子１７の発光時間を制御する為に挿入されたものである。
【００５２】
ＴＦＴ１１１及び発光素子１７に流れる電流は、ＴＦＴ１１１のゲート・ソース間電圧Ｖｇｓに応じた値となり、発光素子１７はその電流値に応じた輝度で発光し続ける。上記の様に、走査線ＷＳＬ−１を選択してデータ線ＤＴＬ−１に与えられた信号を画素回路１１の内部に伝える動作を「書き込み」と呼ぶ。上述の様に、一度信号の書き込みを行なえば、次に書き換えられるまで、発光素子１７はドライブトランジスタ１１２がオンしている間一定の輝度で発光を続ける。
【図面の簡単な説明】
【００５３】
【図１】本発明に係る画像表示装置の第１実施形態を示す全体構成図である。
【図２】図１に示した画像表示装置に含まれる走査線駆動回路の具体的な構成例を示すブロック図である。
【図３】図１に示した画素アレイ部の平面図である。
【図４】図２に示した走査線駆動回路の動作説明に供するタイミングチャートである。
【図５】画素アレイ部によって構成される発光面の温度分布を示す模式的な平面図である。
【図６】画素アレイ部によって構成される発光面の温度分布を示すグラフである。
【図７】本発明に従って実行されるデューティ制御を示す模式的なグラフである。
【図８】図７に示したデューティ制御カーブに従って出力される駆動パルスの波形図である。
【図９】発光面の温度分布の別の例を示す模式図である。
【図１０】発光素子の発光時間比率と温度との関係を示すグラフである。
【図１１】本発明に係る画像表示装置の第２実施形態を示す模式的なブロック図である。
【図１２】図１１に示した実施形態の動作説明に供するグラフである。
【図１３】図１１に示した実施形態の動作説明に供するグラフである。
【図１４】図１１に示した実施形態の動作説明に供する表図である。
【図１５】図１に示したディスプレイパネルの構成例を示すブロック図である。
【図１６】図１に示したディスプレイパネルの構成例を示す回路図である。
【符号の説明】
【００５４】
１１・・・画素、１２・・・画素アレイ部、１３・・・走査線駆動回路、１４・・・データ線駆動回路、１５・・・有機ＥＬパネル、１６・・・外部システム回路、１９・・・タイミングジェネレータ、２０・・・電源回路、２２・・・シフトレジスタ回路、２３・・・出力時間設定回路、２４・・・電圧レベルシフト回路、２５・・・バッファ回路、２７・・・表示データ情報検出手段、２８・・・温度ムラ補正パターン生成手段
【図１】
2006030336.tif 000003
【図２】
2006030336.tif 000004
【図３】
2006030336.tif 000005
【図４】
2006030336.tif 000006
【図５】
2006030336.tif 000007
【図６】
2006030336.tif 000008
【図７】
2006030336.tif 000009
【図８】
2006030336.tif 000010
【図９】
2006030336.tif 000011
【図１０】
2006030336.tif 000012
【図１１】
2006030336.tif 000013
【図１２】
2006030336.tif 000014
【図１３】
2006030336.tif 000015
【図１４】
2006030336.tif 000016
【図１５】
2006030336.tif 000017
【図１６】
2006030336.tif 000018