(57)【要約】【課題】Ａｌの融点温度以上の熱処理が必要な材料を用いて形成したＭＥＭＳデバイスを有するＭＥＭＳシステムを提供すること。【解決手段】複層電極２０や配線電極２８等を形成した半導体デバイスと、その半導体デバイス上に一体的に形成されたＭＥＭＳデバイスと、からなるＭＥＭＳシステムにおいて、上記半導体デバイスの複層電極２０や配線電極２８等を、上記半導体デバイス上への上記ＭＥＭＳデバイスの形成時に加えられる高温熱処理に耐える材料で形成する。【選択図】図１
2006247815.tif 000002
【特許請求の範囲】
【請求項１】
配線を形成した半導体デバイスと、その半導体デバイス上に一体的に形成されたＭＥＭＳデバイスと、からなるＭＥＭＳシステムにおいて、
上記半導体デバイスの配線が、上記半導体デバイス上への上記ＭＥＭＳデバイスの形成時に加えられる高温熱処理に耐える材料からなることを特徴とするＭＥＭＳシステム。
【請求項２】
上記配線上部が耐酸化性を有する材料で覆われていることを特徴とする請求項１に記載のＭＥＭＳシステム。
【請求項３】
上記ＭＥＭＳデバイスを形成する上記半導体デバイスの表面が平坦化処理をされていることを特徴とする請求項１に記載のＭＥＭＳシステム。
【請求項４】
上記半導体デバイスの配線の材料は、Ｃｕ、高融点金属、高融点金属シリサイド、又は多結晶半導体であることを特徴とする請求項１に記載のＭＥＭＳシステム。
【請求項５】
上記ＭＥＭＳデバイスは、マイクロミラーアレイであることを特徴とする請求項１に記載のＭＥＭＳシステム。
【請求項６】
上記ＭＥＭＳデバイスは、超音波を放射するデバイス及び超音波を検出するデバイスの少なくとも一方であることを特徴とする請求項１に記載のＭＥＭＳシステム。
【請求項７】
配線を形成した半導体デバイスを製造する工程と、上記半導体デバイス上に一体的にＭＥＭＳデバイスを製造する工程と、からなるＭＥＭＳシステムの製造方法において、
上記半導体デバイスの配線の材料として、上記半導体デバイス上への上記ＭＥＭＳデバイスの製造工程における高温熱処理に耐える材料を使用することを特徴とするＭＥＭＳシステムの製造方法。
【請求項８】
上記ＭＥＭＳデバイスは、マイクロミラーアレイであることを特徴とする請求項７に記載のＭＥＭＳシステムの製造方法。
【請求項９】
上記マイクロミラーアレイは、サーフェスマイクロマシン製法を用いて製造されることを特徴とする請求項８に記載のＭＥＭＳシステムの製造方法。
【請求項１０】
上記マイクロミラーアレイは、複数のミラーと各ミラーを支持するヒンジとから成り、
上記ヒンジを作成した後に上記ミラーを形成することを特徴とする請求項９に記載のＭＥＭＳシステムの製造方法。
【請求項１１】
上記マイクロミラーアレイは、複数のミラーと各ミラーを支持するヒンジとから成り、
上記ヒンジの製造工程は、
上記ヒンジの製造箇所にレジストパターンを形成してエッチングすることで上記ヒンジの寸法に対応する貫通穴を設け、該貫通穴にＣＶＤ法により所望の材料を充填する工程、あるいは
上記ヒンジの製造箇所にレジストパターンを形成してエッチングすることで上記ヒンジの寸法に対応する貫通穴を設け、該貫通穴にＣＶＤ法により所望の材料を充填し、更に上記充填した材料を酸化する工程、
からなることを特徴とする請求項９に記載のＭＥＭＳシステムの製造方法。
【請求項１２】
上記マイクロミラーアレイは、複数のミラーと各ミラーを支持するヒンジとから成り、
上記ヒンジは、ポリシリコンで形成されることを特徴とする請求項９に記載のＭＥＭＳシステムの製造方法。
【請求項１３】
最終工程で、上記ミラーに対する犠牲層のエッチングを実施することを特徴とする請求項９に記載のＭＥＭＳシステムの製造方法。
【請求項１４】
上記マイクロミラーアレイは、バルクマイクロマシン製法を用いて製造されることを特徴とする請求項８に記載のＭＥＭＳシステムの製造方法。
【請求項１５】
上記マイクロミラーアレイは、複数のミラーと各ミラーを支持するヒンジとから成り、
上記ヒンジを作成した後に上記ミラーを形成することを特徴とする請求項１４に記載のＭＥＭＳシステムの製造方法。
【請求項１６】
上記マイクロミラーアレイは、複数のミラーと各ミラーを支持するヒンジとから成り、
上記ヒンジは、単結晶シリコンで形成されることを特徴とする請求項１４に記載のＭＥＭＳシステムの製造方法。
【請求項１７】
上記マイクロミラーアレイは、複数のミラーと各ミラーを支持するヒンジとから成り、
上記ヒンジの製造工程は、
上記ヒンジの材料上にレジストパターンを形成してＲＩＥエッチングすることで上記ヒンジを形成する工程、あるいは
上記ヒンジの材料上にレジストパターンを形成してＲＩＥエッチングすることで上記ヒンジを形成し、それを所望の断面寸法となるまで酸化する工程、
からなることを特徴とする請求項１４に記載のＭＥＭＳシステムの製造方法。
【請求項１８】
上記マイクロミラーアレイは、複数のミラーと各ミラーを支持するヒンジとから成り、
上記ヒンジを形成したウエハと上記半導体デバイスとを張り合わせることを特徴とする請求項１４に記載のＭＥＭＳシステムの製造方法。
【請求項１９】
上記ヒンジを形成したウエハは、ＳＯＩウエハであり、
上記ＳＯＩウエハの絶縁膜がＳｉＮ膜層よりなることを特徴とする請求項１４に記載のＭＥＭＳシステムの製造方法。
【請求項２０】
最終工程で、上記ミラーに対する犠牲層のエッチングを実施することを特徴とする請求項１４に記載のＭＥＭＳシステムの製造方法。
【請求項２１】
上記ＭＥＭＳデバイスは、超音波を放射するデバイス及び超音波を検出するデバイスの少なくとも一方であることを特徴とする請求項７に記載のＭＥＭＳシステムの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスと該半導体デバイス上に一体的に形成されたＭＥＭＳ（Micro Electro Mechanical System）デバイスとからなるＭＥＭＳシステム、及び、そのようなＭＥＭＳシステムの製造方法に関する。
【背景技術】
【０００２】
特許文献１には、半導体デバイスとしてのアドレシング回路を形成したＩＣチップと、該半導体デバイス上に一体的に形成されたＭＥＭＳデバイスとしての可動ミラーと、からなる光変調器及びその製造方法が開示されている。
【０００３】
この光変調器は、ＩＣチップ表面にＡｌ配線層が形成され、これにアドレシング回路によりバイアスをかけることで、同じくＡｌで形成された可動ミラーを引きつけることができ、これにより、可動ミラーによる光の反射角度を変更して光変調を行うようになっている。
【０００４】
このように、上記特許文献１に開示されたＭＥＭＳシステムでは、半導体デバイスで標準的な材料であるＡｌを配線層及び可動ミラーとして使用している。
【特許文献１】米国特許第４，６６２，７４６号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
一方近年、光変調器の用途が広がり、可動ミラーがＡｌ製では耐性の点から不十分な環境にも応用したいという要望が出てきている。
【０００６】
また、上記のような可動ミラー以外のＭＥＭＳデバイスも、半導体デバイスと一体化したＭＥＭＳシステムとして提供されることが望まれており、その大多数は、Ａｌ以外の材料を使用するものが多い。即ち、一般的なＭＥＭＳデバイスは、ポリシリコン（多結晶シリコン）や、ＳｉＯ２、ＳｉＮ、等の材料を使用する。
【０００７】
しかしながら、上記特許文献１に開示されたような構成及び製造方法では、Ａｌ配線層の融点温度の制約から、所望のＭＥＭＳデバイスを形成することができないという問題がある。例えば、ポリシリコンを使用したＭＥＭＳデバイスを半導体デバイス上に形成しようとすると、そのＭＥＭＳデバイスの形成時に、Ａｌの融点温度よりも高い温度の熱処理が行われるため、半導体デバイス上のＡｌ配線層が溶けてしまう。
【０００８】
本発明は、上記の点に鑑みてなされたもので、Ａｌの融点温度以上の熱処理が必要な材料を用いて形成したＭＥＭＳデバイスを有するＭＥＭＳシステム及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明のＭＥＭＳシステムの一態様は、配線を形成した半導体デバイスと、その半導体デバイス上に一体的に形成されたＭＥＭＳデバイスと、からなるＭＥＭＳシステムにおいて、
上記半導体デバイスの配線が、上記半導体デバイス上への上記ＭＥＭＳデバイスの形成時に加えられる高温熱処理に耐える材料からなることを特徴とする。
【００１０】
また、本発明のＭＥＭＳシステムの製造方法の一態様は、配線を形成した半導体デバイスを製造する工程と、上記半導体デバイス上に一体的にＭＥＭＳデバイスを製造する工程と、からなるＭＥＭＳシステムの製造方法において、
上記半導体デバイスの配線の材料として、上記半導体デバイス上への上記ＭＥＭＳデバイスの製造工程における高温熱処理に耐える材料を使用することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、Ａｌの融点温度以上の熱処理が必要な材料を用いて形成したＭＥＭＳデバイスを有するＭＥＭＳシステム及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を実施するための最良の形態を図面を参照して説明する。
【００１３】
［第１実施形態］
ＭＥＭＳシステムは、配線を形成した半導体デバイスと、その半導体デバイス上に一体的に形成されたＭＥＭＳデバイスと、からなる。本発明の第１実施形態に係るＭＥＭＳシステムにおいては、ＭＥＭＳデバイスとしては可変ミラーをマトリクス状に配置したマイクロミラーアレイ、半導体デバイスとしてはそのマイクロミラーアレイの駆動や制御に必要なアクティブ素子（ＭＯＳトランジスタ、バイポーラトランジスタ、等）やパッシブ素子（容量、配線、等）を形成したＬＳＩを例にして説明する。
【００１４】
図１は、本発明の第１実施形態に係るＭＥＭＳシステムの構成を示す断面図である。
【００１５】
同図において、参照番号１０が可変ミラーのミラー部であり、ミラーベース層１２の表面に設けられたＡｌ反射層１４が光を反射するようになっている。なお、Ａｌ反射層１４のみで十分剛性を有する場合は、ミラーベース層１２は不要である。このミラー部１０は、そのミラー支持部１６においてヒンジ部１８より支持され、これにより、該ヒンジ部１８によって支持されていない自由端側が、ＬＳＩに設けられた複層電極２０が通電されたときに静電力によりそこに引きつけられ、上記ミラー支持部１６を軸として回動可能になっている。このミラー部１０の回動により、上記Ａｌ反射層１４での光の反射角度が可変される。なお、同図中、参照番号２１はＭＥＭＳ用複層電極であり、本実施形態では、ヒンジ部１８の電位を与える。
【００１６】
ここで、上記複層電極２０の通電は、ＬＳＩに組み込まれたＭＯＳトランジスタのオン／オフにより制御される。即ち、同図において、参照番号２２はＭＯＳトランジスタのソース（又はドレイン）拡散層、２４はドレイン（又はソース）拡散層、２６は（ポリシリコン）ゲート電極であり、上記ドレイン拡散層２４にコンタクト電極３８を介して接合された配線電極２８と上記複層電極２０とがビア電極３０を介して接合されている。従って、ゲート電極２６に駆動電圧を印加することでＭＯＳトランジスタがオンし、複層電極２０が通電されて、ミラー部１０の自由端側が引きつけられる。
【００１７】
本実施形態では、上記ミラーベース層１２は高融点金属、例えばＴｉで形成され、上記ヒンジ部１８はポリシリコンにより形成されており、よって、これらＴｉ及びポリシリコンの加工工程では、Ａｌの融点温度よりも高い熱処理が加えられる。但し、その温度は、半導体の不純物拡散が始まらない１０００℃程度までである。そこで、本実施形態に係るＭＥＭＳシステムにおいては、上記コンタクト電極３８や複層電極２０、配線電極２８等は、Ａｌではなく、そのような１０００℃程度までの高温熱処理に耐える材料を用いるようにしている。そのような材料としては、Ｃｕ、高融点金属（Ｍｏ、Ｗ、Ｃｒ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、等）、高融点金属シリサイド、又は多結晶半導体（ポリシリコン）、等がある。
【００１８】
以下、このような構成のＭＥＭＳシステムの製造方法について説明する。
【００１９】
本発明の第１実施形態に係るＭＥＭＳシステムの製造方法は、先ず、工程（１）として半導体デバイスの配線工程まで行い、続いて、ＭＥＭＳデバイスを形成する。このＭＥＭＳデバイスがマイクロミラーアレイとすれば、上記工程（１）が終了後、工程（２）としてミラーヒンジ群の形成工程を行ない、引き続いて、工程（３）として可変ミラー群を形成する。
【００２０】
このような製造方法とすることで、マイクロミラーアレイなどのＭＥＭＳデバイスと駆動・制御を行うＬＳＩなどの半導体デバイスとを整合性良く集積化することができる。即ち、半導体デバイスとＭＥＭＳデバイスが一体化でき、コンパクトで高性能なＭＥＭＳシステムが実現可能となる。
【００２１】
ここで、各製造工程の詳細について説明する。
【００２２】
工程（１）
通常の半導体製造工程を用いて、マイクロミラーアレイの駆動や制御に必要なＭＯＳトランジスタあるいはバイポーラトランジスタもしくは容量・配線などのアクティブ・パッシブ素子を形成する。但し、後の高温熱処理にウエハが耐える様、配線電極２８などにはＣｕ、低抵抗の高融点金属（Ｍｏ、Ｗ、Ｃｒ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、等）、高融点金属シリサイド、又は多結晶半導体（例えばポリシリコン）、等から選択した材料を使用する。
【００２３】
図２では、ＭＯＳトランジスタを例に、その断面構造図を示す。即ち、同図において、参照番号３２はウェル拡散層あるいは基板であり、３４はＳｉＯ２等のゲート酸化膜である。また、上記ソース（又はドレイン）拡散層２２及びドレイン（又はソース）拡散層２４は、フローイング絶縁膜３６上に形成されたそれぞれの配線電極２８とコンタクト電極３８よって接合されている。この場合、コンタクト電極３８は、上記配線電極２８と同一の材料で形成しても良いし、別の材料で形成しても構わない。但し、このコンタクト電極３８も、後のＭＥＭＳデバイスの製造工程における高温熱処理に耐えるよう、上記配線電極２８と同様、Ｃｕ、低抵抗の高融点金属（Ｍｏ、Ｗ、Ｃｒ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、等）、高融点金属シリサイド、又は多結晶半導体（例えばポリシリコン）、等から選択した材料を使用する。上記ビア電極３０及び複層電極２０，２１も、これらコンタクト電極３８及び配線電極２８と同様な材料から選択して使用する。
【００２４】
なお、これらコンタクト電極３８、配線電極２８、ビア電極３０、複層電極２０の形成には、通常の半導体製造工程に用いられる、ダマシンプロセスやダブルダマシンプロセスあるいは選択的電極堆積法を用いても良いのは言うまでも無い。
【００２５】
また、上記ソース（又はドレイン）拡散層２２及びドレイン（又はソース）拡散層２４の形成と同時にＭＥＭＳデバイス用拡散層４０も形成する。そして、このＭＥＭＳデバイス用拡散層４０に対するコンタクト電極３８、配線電極２８、ビア電極３０、ＭＥＭＳ用複層電極２１の形成も、上記ソース（又はドレイン）拡散層２２及びドレイン（又はソース）拡散層２４に対するそれらの形成と同時に行う。これらの電極はグランド電位などが印加される。
【００２６】
なお、図中の参照番号４２はフィールド酸化膜であり、４４は層間絶縁膜である。
【００２７】
また、金属配線層を多層構造（本実施形態では、配線電極２８と複層電極２０，２１の２層）としているが、これに限定するものではない。そして、それらの最上部の金属配線層（複層電極２０，２１）で、ヒンジ部１８の土台や、上記ミラー部１０の自由端の対向電極を形成している。なお、上記ヒンジ部１８がポリシリコンあるいは単結晶シリコンより形成される場合は、土台とヒンジ部１８との密着性強化のため、最上部の金属配線層を高融点金属層２０Ａ，２１Ａとポリシリコン層２０Ｂ，２１Ｂとの複層電極２０，２１として形成する。密着性が問題とならない場合は、単層構造（高融点金属層２０Ａ，２１Ａのみ）で充分である。
【００２８】
このような最上部の金属配線層である複層電極２０，２１を形成した後、ＣＶＤ（Chemical Vapor Deposition）で絶縁膜４６を形成し、ＣＭＰ（Chemical Mechanical Polish）法により、最上部金属配線層である複層電極２０の上部４８が露出するまで研磨し、平坦化する。
【００２９】
その後、後の工程での酸化種の進入を防止するため、薄いＳｉＮ膜（シリコンチッ化膜）５０を成膜する。このＳｉＮ膜５０は、駆動時のミラー部１０と複層電極２０との電気的な短絡も防止する機能がある。
【００３０】
次に、ヒンジ部１８と土台を電気的に結合するため、上記ＳｉＮ膜５０のうち上記土台上のみをホトリソグラフィーにより形成したレジストパターンをマスクとしてエッチングして除去し、コンタクト穴５２を形成する。
【００３１】
以上のような工程（１）により、マイクロミラーアレイなどのＭＥＭＳデバイスの駆動・制御を行うＬＳＩを形成する。
【００３２】
この場合、電極配線をＡｌよりも高温の熱処理に耐え得る高融点金属などで形成したので、続くＭＥＭＳデバイス製造工程において高温の熱処理が可能となるため、より高性能なＭＥＭＳデバイスが実現可能となる。
【００３３】
また、上記ＬＳＩを形成した半導体ウエハの表面を耐酸化性を有するＳｉＮ膜５０で被覆したため、ウエハを後工程で酸化処理した場合も、下地のＬＳＩには酸化の悪影響が及ばない効果も有する。更に、絶縁膜４６のＣＭＰ処理により、上記ＬＳＩを形成した半導体ウエハの表面を完全に平坦化するため、ＭＥＭＳデバイスの製造工程が容易になる。
【００３４】
上記工程（１）に続くＭＥＭＳデバイスの製造工程には、２種類の製法が考えられる。その一つは、表面マイクロマシニング的に製造工程を進める製法である。もう一つは、バルクマイクロマシン工程（ウエハ貼り合せ工程）を用いる製法であり、単結晶シリコンも構造材として適用可能になる。ここで、前者の表面マイクロマシニング的製法を採用した場合には、工程（１）→工程（２−１）→工程（３）によりＭＥＭＳシステムが製造される。また、バルクマイクロマシニング製法を採用した場合には、工程（１）→工程（２−２）→工程（３）によりＭＥＭＳシステムが製造される。
【００３５】
まず、表面マイクロマシニング的製法を採用した場合であって、ＭＥＭＳデバイスとしてマイクロミラーアレイを製造する場合を例に、工程（２−１）及び工程（３）を説明する。
【００３６】
工程（２−１）
工程（２−１Ａ）
図３を参照して、工程（２−１Ａ）を説明する。まず、ヒンジ部１８の高さ（長さ）分のＳｉＯ２膜をＣＶＤ法により成膜することで、可変ミラーに対しての犠牲層５４を形成する。ここで、上記ヒンジ部１８の材料がポリシリコンの場合は、この犠牲層５４は、不純物を該ＳｉＯ２膜中に含み、後の熱処理工程で該ポリシリコンに不純物をドーピングできるＰＳＧ（Phospho-Silicate Grass）膜とすることが望ましい。なお、ポリシリコンの成膜中に不純物を同時にドーピングするＣＶＤ（ＤＯＰＯＳ（Doped Poly silicon）ＣＶＤ）により、ドープドポリシリコンを成膜する場合は、この犠牲層５４は普通のＳｉＯ２膜で良い。
【００３７】
続いて、ヒンジ部１８の断面寸法の抜き穴、あるいはヒンジ部断面寸法＋２αの抜き穴をホトリソグラフィーにより形成したレジストパターン（図示せず）をマスクに、ＲＩＥ（Reactive Ion Etching）法により、上記犠牲層５４を異方性エッチングし、ヒンジ部用の貫通穴５６を形成する。この場合、エッチングは、上記複層電極２０の上部４８で止まる。
【００３８】
続いて、レジストを除去した後に、ＣＶＤあるいはスパッタ法により、ポリシリコン膜５８を成膜する。この工程で、上記ヒンジ部用の貫通穴５６中及び上記犠牲層５４上に、ポリシリコンが形成される。なお、ポリシリコン以外にも、Ｔｉ等の金属材料など、各種材料を用いても良い事は言うまでも無いが、ここではポリシリコンを例に説明する。
【００３９】
本プロセスでは、上記ヒンジ部用の貫通穴５６中にポリシリコンを完全に充填する必要がある。この貫通穴５６が細径の場合は、ポリシリコン膜５８がウエハ表面に所望の厚さになるまで堆積すれば良い。一方、貫通穴５６が大径の場合は、該貫通穴５６に完全に充填したときに、表面に所望の厚さ以上の膜が堆積される事となる。かかる場合には、所望の厚さとなるまでＣＭＰ法で、ポリシリコン膜５８の表面を研磨すれば良い。
【００４０】
工程（２−１Ｂ）
次に、図４を参照して、工程（２−１Ｂ）を説明する。まず、上記ミラー支持部１６形成の為のホトリソグラフィー工程を実施し、上記犠牲層５４表面のポリシリコン膜５８をレジスト（図示せず）をマスクにパターニングする。ここで、ポリシリコン膜５８が不純物を含まない場合、ポリシリコン膜５８への不純物ドープの為に、所望の熱処理を行う。この熱処理の温度は、Ａｌの融点温度よりも遙かに高い温度である。
【００４１】
なお、一般の材料全てに次の工程が適用可能ではないが、ポリシリコンを材料に選択した場合は、上述の貫通穴５６がヒンジ部断面寸法＋２αのときには、この熱処理中に酸化も合わせて行い、α分の酸化を実施して、ヒンジ部１８の断面寸法を合わせこむ事が可能になる。このような酸化処理が行われる場合にも、ＳｉＯ２膜（ＰＳＧ膜）である犠牲層５４の下部はＳｉＮ膜５０が存在しているため、それより下方の半導体デバイスや配線層には熱以外の影響は避けられる。
【００４２】
上記熱処理後、表面にＳｉＯ２膜などを成膜し、ＣＭＰ法によりミラー支持部１６表面のポリシリコン膜５８が露出するまで研磨する。図中、参照番号６０がこの平坦化されたＳｉＯ２層である。
【００４３】
以上のような工程（２−１）により、マイクロミラーアレイなどのＭＥＭＳデバイスの、第１構造体（本実施形態では貫通穴５６に埋め込まれたポリシリコンに対応する可変ミラーのヒンジ部１８とミラー支持部１６）を形成する。このように、通常のホトリソグラフィー法や酸化法を用いる事により、第１構造体を微細かつ高精度に形成する事が可能となる。また、材料の高品位化も実現できる。
【００４４】
以上のような工程（２−１）が行われた後、工程（３）に進む。
【００４５】
工程（３）
図１を参照して、工程（３）を説明する。この工程（３）においては、表面にミラー部１０となるＴｉ等のミラーベース層１２とＡｌ反射層１４をスパッタ法などで形成し、続いて、ミラーパターニング用にホトリソグラフィーによりレジストパターン（図示せず）を形成し、そのレジストパターンをマスクにＲＩＥ法によってそれらＴｉ及びＡｌのエッチングを行って、ミラー部１０を形成する。
【００４６】
なおここで、開口率向上のため、該ホトリソグラフィーは出来る限り微細なルールを用いるのが肝要である。
【００４７】
図示しないレジストパターンはこの工程の後、あるいは以下の犠牲層エッチング後、除去される。
【００４８】
その後、犠牲層５４を、ＨＦ薬液などで除去して、乾燥させるとマイクロミラーアレイが完成する。なお、犠牲層５４であるＳｉＯ２のエッチングは、その下に形成したＳｉＮ膜５０と複層電極２０の表面で自動的に停止する。
【００４９】
以上で、ＭＥＭＳデバイスであるマイクロミラーアレイの製造工程が終了する。
【００５０】
なお、ポリシリコン膜５８で、上記ミラー部１０の下部構造膜（本実施形態では図１のミラーベース層１２）を兼ねる事も可能な場合が有る。かかる場合は、上記工程（２−１）中の工程（２−１Ａ）を実施した後、Ａｌ反射層１４を成膜し、（３）と同様の工程を適用することにより、図５に示すような断面構造を持つマイクロミラーアレイが完成する。
【００５１】
以上のような工程（３）により、マイクロミラーアレイなどのＭＥＭＳデバイスの、第２構造体（本実施形態ではミラー部１０）を、高歩留まりで形成する。これにより、ミラー部１０のミラー面を非常に平坦に構成することが実現可能となる。また、犠牲層５４のエッチングを最終段階で行うのみなので、高歩留まりが実現できる。更に、ウエハ表面が平坦化されているので、ＬＳＩ同様、微細ルールのホトリソグラフィー工程が使用でき、微細なＭＥＭＳデバイスが実現できる。また、本実施形態では、反射ミラー間のギャップの小さい高開口率のマイクロミラーアレイができる。
【００５２】
次に、工程（２）として、前述したもう一つの製法であるバルクマイクロマシン工程（ウエハ貼り合せ工程）を用いる製法を説明する。この場合には、工程（１）→工程（２−２）→工程（３）によりＭＥＭＳシステムが製造される。工程（１）及び工程（３）は、上記表面マイクロマシニング的製法を採用した場合と同様であるので、ここでは、ＭＥＭＳデバイスとしてマイクロミラーアレイを製造する場合を例に、工程（２−２）を説明する。
【００５３】
工程（２−２）
この工程は、最近検討が進んでいるＳＯＩ（Silicon On Insulator）（但し、ＩはＳｉＯ２ではなくＳｉＮ）ウエハを使用する。即ち、このＳＯＩウエハは、図６に示すように、シリコン基板層６２、ＳｉＮ膜層６４、及び単結晶シリコン層６６が積層されたＳｉ／ＳｉＮ／Ｓｉウエハである。この場合、シリコン基板層６２のシリコンの厚さは問わないが、単結晶シリコン層６６の厚さはヒンジ部１８の高さ（長さ）であることが望ましい。
【００５４】
このようなＳＯＩウエハにおいて、単結晶シリコン層６６をヒンジ部１８の断面寸法に等しい形状で、レジストをマスクにＲＩＥエッチングする。これにより、図７（Ａ）に示すように、ヒンジ群６８が形成される。
【００５５】
このようにヒンジ群６８をエッチングにより形成した後、ＳｉＯ２犠牲層７０をＣＶＤにより形成する。このＳｉＯ２犠牲層７０は、ヒンジ群６８の高さより厚くデポジションする。その後、ヒンジ群６８がヒンジ部１８の断面形状よりも太い場合は、酸化工程によりヒンジ群６８のシリコンを酸化し、シリコンを細らす。
【００５６】
その次に、ＣＭＰエッチングにより、ヒンジ群６８の頭が出るまで表面を研磨する。その工程が終了すると、図７（Ａ）に示すようになる。
【００５７】
その後、図８に示すように、以上の工程（２−２）で形成したウエハを、上記工程（１）で形成した半導体基板と貼り合せる。但し、上記工程（１）で形成したコンタクト穴５２には、追加でポリシリコン７２が埋め込まれて、平坦化されている構造とする。なお、この貼り合わせの際、Ａｌの融点温度よりも高い熱を加えることで、密着性をより高めることができる。
【００５８】
図８に示す構造が完成した後に、シリコン基板層６２の除去とＳｉＮ膜層６４の除去を行い、ポリシリコン膜５８を成膜すると、図３と同様の構造が得られる。
【００５９】
なお、図７（Ａ）の工程において、図７（Ｂ）に示すように、単結晶シリコン層６６を途中までエッチングして所望の長さのヒンジ群６８を形成し、ポリシリコン膜５８の厚さに相当するシリコン層７１を形成する場合は、ポリシリコン膜５８の成膜は不要である。
【００６０】
以降、上記工程（２−１Ｂ）の工程と（３）の工程を実施することで、ＭＥＭＳシステムとしてのマイクロミラーアレイが完成する。
【００６１】
このような工程（２−２）を採用した場合の固有の効果としては、バルクマイクロマシンの適用により単結晶シリコンがＭＥＭＳデバイスの構造体（ヒンジ群６８）に使用可能であるという点である。
【００６２】
［第２実施形態］
次に、本発明の第２実施形態を、ＭＥＭＳデバイスが超音波を放射するデバイス及び超音波を検出するデバイスである場合を例に説明する。放射と検出が同一のデバイスである場合もあるが、ここでは別として説明する。
【００６３】
図９は、本第２実施形態に係るＭＥＭＳシステムの構成を示す断面図である。
【００６４】
同図において、参照番号１００は超音波を放射する超音波送信デバイスであり、１０２は超音波を検出する超音波検出デバイスである。
【００６５】
ここで、超音波送信デバイス１００は、ＬＳＩに設けられた電極層１０４が通電されたときに、ポリシリコン膜１０６が静電力によりそこに引きつけられる構造となっている。この電極層１０４の通電は、ＬＳＩに組み込まれたＭＯＳトランジスタのオン／オフにより制御される。即ち、同図において、参照番号１０８はｐチャネルＭＯＳトランジスタのＮウェル、１１０はＰ＋ソース拡散層、１１２はＰ＋ドレイン拡散層、１１４はコンタクト電極、１１６はゲート絶縁膜、１１８はゲート電極であり、上記電極層１０４が上記ソース拡散層に対するコンタクト電極１１４にビア電極１２０を介して接合されている。従って、ゲート電極１１８に交流駆動電圧を印加することで該ｐチャネルＭＯＳトランジスタがオン／オフを繰り返し、電極層１０４の通電状態も交互に通電／非通電が繰り返され、それに伴って、ポリシリコン膜１０６が振動することになる。そして、この振動により、超音波が放射される。もちろん、ｐチャネルＭＯＳトランジスタの代わりにｎチャネルＭＯＳトランジスタでも良い。
【００６６】
また、超音波検出デバイス１０２は、ポリシリコン膜１０６に外部から超音波が当たることで振動し、該ポリシリコン膜１０６とこの断面図では図示されない電極層１０４との間のギャップが変動する。そして、このギャップの変動を、ＬＳＩに設けられた不図示の検出回路により電気的に容量の変化として検出することで、超音波を検出することができる。
【００６７】
本実施形態においても、このようなＭＥＭＳデバイスの製造工程において加えられる高温熱処理に耐える材料で、上記電極層１０４やｐチャネルＭＯＳトランジスタの各電極１１４，１１８，１２０等を形成している。なお、同図において、参照番号１２２はｎチャネルＭＯＳトランジスタのＰウェル、１１１はＮ＋ソース拡散層、１１３はＮ＋ドレイン拡散層、１１４はコンタクト電極、１１６はゲート絶縁膜、１１８はゲート電極であり、これらｎチャネルＭＯＳトランジスタの各電極１１４，１１８も同様の材料で形成している。
【００６８】
以下、このような構成のＭＥＭＳシステムの製造方法について説明する。
【００６９】
本発明の第２実施形態に係るＭＥＭＳシステムの製造方法においても、上記第１実施形態と同様に、先ず、工程（１）として半導体デバイスの配線工程まで行い、続いて、工程（２）乃至（４）としてＭＥＭＳデバイスの形成工程を実施する。
【００７０】
工程（１）
通常の半導体製造工程を用いて、超音波送信デバイス１００や超音波検出デバイス１０２の駆動や検出に必要なＭＯＳトランジスタあるいはバイポーラトランジスタもしくは容量・配線などのアクティブ・パッシブ素子を形成する。但し、後の高温熱処理にウエハが耐える様、不図示配線電極やＭＯＳトランジスタの各電極１１４，１１８にはＣｕ、低抵抗の高融点金属（Ｍｏ、Ｗ、Ｃｒ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、等）もしくは高融点金属シリサイド、多結晶半導体（例えばポリシリコン）、等から選択した材料を使用する。
【００７１】
図１０では、ＣＭＯＳトランジスタを例に、その断面構造図を示す。即ち、まず、同図に示すように、Ｓｉ基板１２４に、通常の半導体製造工程を用いて、上記したようなｐチャネルＭＯＳトランジスタ及びｎチャネルＭＯＳトランジスタを形成する。
【００７２】
そして、その上に、ＳｉＯ２絶縁膜１２６を形成する。このとき、所望の厚さ（例えば数μｍ）までＣＭＰ法により研磨し、平坦化するようにしても良い。次に、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）により、両面にＳｉＮ膜１２８を形成する（例えば、４００ｎｍ以下）。そして、ビア穴を形成し、そのビア穴中に上記ＭＯＳトランジスタの各電極１１４，１１８と同様、Ｃｕ、低抵抗の高融点金属（Ｍｏ、Ｗ、Ｃｒ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、等）もしくは高融点金属シリサイド、多結晶半導体（例えばポリシリコン）、等から選択した材料、例えばＷを使用してビア電極１２０を形成する。
【００７３】
その後、上記ＭＯＳトランジスタの各電極１１４，１１８と同様、Ｃｕ、低抵抗の高融点金属（Ｍｏ、Ｗ、Ｃｒ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、等）もしくは高融点金属シリサイド、多結晶半導体（例えばポリシリコン）、等から選択した材料、例えばＭｏを堆積し（例えば４００ｎｍ以下）、パターニングすることで、電極層１０４を形成する。そして、例えば１００ｎｍ以下のＳｉＮ膜１３０を両面に形成する。
【００７４】
工程（２）
図１１を参照して、工程（２）を説明する。上記工程（１）に続くＭＥＭＳデバイスの製造工程においては、ギャップ間隔厚さのＳｉＯ２犠牲層１３２をＣＶＤ法で形成する。その後、この犠牲層１３２をホトリソグラフィーにより形成したレジストパターン（図示せず）をマスクとしてエッチングすることで、キャビティー領域を規定する。そして、メンブレン厚さのポリシリコン膜１０６をＬＰＣＶＤで堆積し、イオン注入（Ｉ／Ｉ）ドープにより不純物濃度を調整し、ポリシリコン膜１０６に対する熱処理を最適化する。
【００７５】
工程（３）
次に、図１２を参照して、工程（３）を説明する。この工程（３）では、裏面のＳｉＮ膜１３０及びＳｉＮ膜１２８を含めＳｉ基板を研磨し、そこにポリイミド膜１３４をコーティングした上で、支持基板１３６を張り合わせる。その後、犠牲層１３２の選択的エッチングの為、所定位置のポリシリコン膜１０６をホトリソグラフィーによりレジストパターンを形成し、レジストを除去した後に、ポリシリコン膜１０６をマスクとしてキャビティー形成の為の犠牲層１３２のウエットエッチングを行う。基板１２４を薄膜化することにより、最終工程で支持基板１３６を取り除くと、形状可変なＭＥＭＳシステムが完成する。
【００７６】
工程（４）
図９を参照して、工程（４）を説明する。この工程（４）においては、真空中でＡｌ膜１３８をスパッタリングすることにより、上記犠牲層１３２のエッチングに用いられたポリシリコン膜１０６の穴を塞ぎ、ホトリソグラフィーにより形成したレジストパターンをマスクとしてエッチングして不要部を除去する。そして、支持基板１３６を除去する。
【００７７】
このような第２実施形態においても、上記第１実施形態と同様の効果が得られる。
【００７８】
以上実施形態に基づいて本発明を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。
【００７９】
例えば、上記実施形態では、ＭＥＭＳデバイスとしてマイクロミラーアレイや超音波送信／検出デバイスを、また半導体デバイスとしてＭＯＳトランジスタやＣＭＯＳトランジスタを集積したＬＳＩを例に説明したが、本発明はそれらに限定されるものではなく、様々なＭＥＭＳデバイスと半導体デバイスを組み合わせることができる。
【００８０】
（付記）
前記の具体的実施形態から、以下のような構成の発明を抽出することができる。
【００８１】
（１）  配線を形成した半導体デバイスと、その半導体デバイス上に一体的に形成されたＭＥＭＳデバイスと、からなるＭＥＭＳシステムにおいて、
上記半導体デバイスの配線が、上記半導体デバイス上への上記ＭＥＭＳデバイスの形成時に加えられる高温熱処理に耐える材料からなることを特徴とするＭＥＭＳシステム。
【００８２】
（対応する実施形態）
この（１）に記載のＭＥＭＳシステムに関する実施形態は、第１及び第２実施形態が対応する。それらの実施形態において、上記半導体デバイスの配線は、ゲート電極２６、複層電極２０，２１、配線電極２８、ビア電極３０、コンタクト電極３８、電極層１０４、コンタクト電極１１４、ゲート電極１１８、ビア電極１２０、等が対応する。
【００８３】
（作用効果）
この（１）に記載のＭＥＭＳシステムによれば、半導体デバイスの配線をＡｌよりも高温の熱処理に耐え得る高融点金属などで形成したので、続くＭＥＭＳデバイス製造工程において高温の熱処理が可能となるため、より高性能なＭＥＭＳデバイスが実現可能となる。従って、様々な用途のＭＥＭＳシステムを提供できる。
【００８４】
（２）  上記配線上部が耐酸化性を有する材料で覆われていることを特徴とする（１）に記載のＭＥＭＳシステム。
【００８５】
（対応する実施形態）
この（２）に記載のＭＥＭＳシステムに関する実施形態は、第１及び第２実施形態が対応する。それらの実施形態において、上記耐酸化性を有する材料はＳｉＮ膜５０，１３０が対応する。
【００８６】
（作用効果）
この（２）に記載のＭＥＭＳシステムによれば、ＬＳＩ等を形成した半導体デバイスの表面を耐酸化性を有する材料で被覆したため、半導体デバイスを後工程で酸化処理した場合も、下地のＬＳＩ等には酸化の悪影響が及ばない。
【００８７】
（３）  上記ＭＥＭＳデバイスを形成する上記半導体デバイスの表面が平坦化処理をされていることを特徴とする（１）に記載のＭＥＭＳシステム。
【００８８】
（対応する実施形態）
この（３）に記載のＭＥＭＳシステムに関する実施形態は、第１及び第２実施形態が対応する。
【００８９】
（作用効果）
この（３）に記載のＭＥＭＳシステムによれば、半導体デバイスの表面を完全に平坦化するため、ＭＥＭＳデバイスの製造工程が容易になる。
【００９０】
（４）  上記半導体デバイスの配線の材料は、Ｃｕ、高融点金属、高融点金属シリサイド、又は多結晶半導体であることを特徴とする（１）に記載のＭＥＭＳシステム。
【００９１】
（対応する実施形態）
この（４）に記載のＭＥＭＳシステムに関する実施形態は、第１及び第２実施形態が対応する。
【００９２】
（作用効果）
この（４）に記載のＭＥＭＳシステムによれば、半導体デバイスの配線として、Ｃｕ、高融点金属もしくは高融点金属シリサイド、ポリシリコン、等を材料として使用できる。
【００９３】
（５）  上記ＭＥＭＳデバイスは、マイクロミラーアレイであることを特徴とする（１）に記載のＭＥＭＳシステム。
【００９４】
（対応する実施形態）
この（５）に記載のＭＥＭＳシステムに関する実施形態は、第１実施形態が対応する。
【００９５】
（作用効果）
この（５）に記載のＭＥＭＳシステムによれば、マイクロミラーアレイとその駆動・制御を行う回路を集積化した半導体デバイスとを一体的に形成したＭＥＭＳシステムを提供できる。
【００９６】
（６）  上記ＭＥＭＳデバイスは、超音波を放射するデバイス及び超音波を検出するデバイスの少なくとも一方であることを特徴とする（１）に記載のＭＥＭＳシステム。
【００９７】
（対応する実施形態）
この（６）に記載のＭＥＭＳシステムに関する実施形態は、第２実施形態が対応する。
【００９８】
（作用効果）
この（６）に記載のＭＥＭＳシステムによれば、超音波送信デバイス又は超音波検出デバイスとその駆動・制御を行う回路を集積化した半導体デバイスとを一体的に形成したＭＥＭＳシステムを提供できる。
【００９９】
（７）  配線を形成した半導体デバイスを製造する工程と、上記半導体デバイス上に一体的にＭＥＭＳデバイスを製造する工程と、からなるＭＥＭＳシステムの製造方法において、
上記半導体デバイスの配線の材料として、上記半導体デバイス上への上記ＭＥＭＳデバイスの製造工程における高温熱処理に耐える材料を使用することを特徴とするＭＥＭＳシステムの製造方法。
【０１００】
（対応する実施形態）
この（７）に記載のＭＥＭＳシステムの製造方法に関する実施形態は、第１及び第２実施形態が対応する。
【０１０１】
（作用効果）
この（７）に記載のＭＥＭＳシステムの製造方法によれば、半導体デバイスの配線をＡｌよりも高温の熱処理に耐え得る高融点金属などで形成するようにしているので、続くＭＥＭＳデバイス製造工程において高温の熱処理が可能となるため、より高性能なＭＥＭＳデバイスを製造できる。従って、様々な用途のＭＥＭＳシステムを製造できる。
【０１０２】
（８）  上記ＭＥＭＳデバイスは、マイクロミラーアレイであることを特徴とする（７）に記載のＭＥＭＳシステムの製造方法。
【０１０３】
（対応する実施形態）
この（８）に記載のＭＥＭＳシステムの製造方法に関する実施形態は、第１実施形態が対応する。
【０１０４】
（作用効果）
この（８）に記載のＭＥＭＳシステムの製造方法によれば、マイクロミラーアレイとその駆動・制御を行う回路を集積化した半導体デバイスとを一体的に形成したＭＥＭＳシステムを製造できる。
【０１０５】
（９）  上記マイクロミラーアレイは、サーフェスマイクロマシン製法を用いて製造されることを特徴とする（８）に記載のＭＥＭＳシステムの製造方法。
【０１０６】
（対応する実施形態）
この（９）に記載のＭＥＭＳシステムの製造方法に関する実施形態は、第１実施形態が対応する。
【０１０７】
（作用効果）
この（９）に記載のＭＥＭＳシステムの製造方法によれば、通常のホトリソグラフィー法や酸化法を用いることができ、マイクロミラーアレイのための構造体を微細かつ高精度に形成することが可能となる。また、材料の高品位化も実現できる。
【０１０８】
（１０）  上記マイクロミラーアレイは、複数のミラーと各ミラーを支持するヒンジとから成り、
上記ヒンジを作成した後に上記ミラーを形成することを特徴とする（９）に記載のＭＥＭＳシステムの製造方法。
【０１０９】
（対応する実施形態）
この（１０）に記載のＭＥＭＳシステムの製造方法に関する実施形態は、第１実施形態が対応する。
【０１１０】
（作用効果）
この（１０）に記載のＭＥＭＳシステムの製造方法によれば、先にヒンジを作成するので、正確な位置に容易にヒンジを作成できる。
【０１１１】
（１１）  上記マイクロミラーアレイは、複数のミラーと各ミラーを支持するヒンジとから成り、
上記ヒンジの製造工程は、
上記ヒンジの製造箇所にレジストパターンを形成してエッチングすることで上記ヒンジの寸法に対応する貫通穴を設け、該貫通穴にＣＶＤ法により所望の材料を充填する工程、あるいは
上記ヒンジの製造箇所にレジストパターンを形成してエッチングすることで上記ヒンジの寸法に対応する貫通穴を設け、該貫通穴にＣＶＤ法により所望の材料を充填し、更に上記充填した材料を酸化する工程、
からなることを特徴とする（９）に記載のＭＥＭＳシステムの製造方法。
【０１１２】
（対応する実施形態）
この（１１）に記載のＭＥＭＳシステムの製造方法に関する実施形態は、第１実施形態が対応する。
【０１１３】
（作用効果）
この（１１）に記載のＭＥＭＳシステムの製造方法によれば、ヒンジの断面寸法を正確に高精度に合わせ込むことが可能となる。
【０１１４】
（１２）  上記マイクロミラーアレイは、複数のミラーと各ミラーを支持するヒンジとから成り、
上記ヒンジは、ポリシリコンで形成されることを特徴とする（９）に記載のＭＥＭＳシステムの製造方法。
【０１１５】
（対応する実施形態）
この（１２）に記載のＭＥＭＳシステムの製造方法に関する実施形態は、第１実施形態が対応する。
【０１１６】
（作用効果）
この（１２）に記載のＭＥＭＳシステムの製造方法によれば、剛性が高いヒンジを形成でき、使用時の耐性を向上できる。また、使用時に、耐熱性に優れたシステムが実現できる。
【０１１７】
（１３）  最終工程で、上記ミラーに対する犠牲層のエッチングを実施することを特徴とする（９）に記載のＭＥＭＳシステムの製造方法。
【０１１８】
（対応する実施形態）
この（１３）に記載のＭＥＭＳシステムの製造方法に関する実施形態は、第１実施形態が対応する。
【０１１９】
（作用効果）
この（１３）に記載のＭＥＭＳシステムの製造方法によれば、犠牲層のエッチングを最終段階で行うのみなので、高歩留まりが実現できる。
【０１２０】
（１４）  上記マイクロミラーアレイは、バルクマイクロマシン製法を用いて製造されることを特徴とする（８）に記載のＭＥＭＳシステムの製造方法。
【０１２１】
（対応する実施形態）
この（１４）に記載のＭＥＭＳシステムの製造方法に関する実施形態は、第１実施形態が対応する。
【０１２２】
（作用効果）
この（１４）に記載のＭＥＭＳシステムの製造方法によれば、バルクマイクロマシンの適用により単結晶シリコンがＭＥＭＳデバイスの構造体に使用可能となる。
【０１２３】
（１５）  上記マイクロミラーアレイは、複数のミラーと各ミラーを支持するヒンジとから成り、
上記ヒンジを作成した後に上記ミラーを形成することを特徴とする（１４）に記載のＭＥＭＳシステムの製造方法。
【０１２４】
（対応する実施形態）
この（１５）に記載のＭＥＭＳシステムの製造方法に関する実施形態は、第１実施形態が対応する。
【０１２５】
（作用効果）
この（１５）に記載のＭＥＭＳシステムの製造方法によれば、先にヒンジを作成するので、正確な位置に容易にヒンジを作成できる。
【０１２６】
（１６）  上記マイクロミラーアレイは、複数のミラーと各ミラーを支持するヒンジとから成り、
上記ヒンジは、単結晶シリコンで形成されることを特徴とする（１４）に記載のＭＥＭＳシステムの製造方法。
【０１２７】
（対応する実施形態）
この（１６）に記載のＭＥＭＳシステムの製造方法に関する実施形態は、第１実施形態が対応する。
【０１２８】
（作用効果）
この（１６）に記載のＭＥＭＳシステムの製造方法によれば、剛性が高いヒンジを形成でき、使用時の耐性を向上できる。また、システム動作時の、耐熱性の向上が実現できる。
【０１２９】
（１７）  上記マイクロミラーアレイは、複数のミラーと各ミラーを支持するヒンジとから成り、
上記ヒンジの製造工程は、
上記ヒンジの材料上にレジストパターンを形成してＲＩＥエッチングすることで上記ヒンジを形成する工程、あるいは
上記ヒンジの材料上にレジストパターンを形成してＲＩＥエッチングすることで上記ヒンジを形成し、それを所望の断面寸法となるまで酸化する工程、
からなることを特徴とする（１４）に記載のＭＥＭＳシステムの製造方法。
【０１３０】
（対応する実施形態）
この（１７）に記載のＭＥＭＳシステムの製造方法に関する実施形態は、第１実施形態が対応する。
【０１３１】
（作用効果）
この（１７）に記載のＭＥＭＳシステムの製造方法によれば、ヒンジの断面寸法を正確に高精度に合わせ込むことが可能となる。
【０１３２】
（１８）  上記マイクロミラーアレイは、複数のミラーと各ミラーを支持するヒンジとから成り、
上記ヒンジを形成したウエハと上記半導体デバイスとを張り合わせることを特徴とする（１４）に記載のＭＥＭＳシステムの製造方法。
【０１３３】
（対応する実施形態）
この（１８）に記載のＭＥＭＳシステムの製造方法に関する実施形態は、第１実施形態が対応する。
【０１３４】
（作用効果）
この（１８）に記載のＭＥＭＳシステムの製造方法によれば、ヒンジを形成したウエハと上記半導体デバイスとを張り合わせることで、通常のホトリソグラフィー法や酸化法を用いた場合と同様に、マイクロミラーアレイのための構造体を微細かつ高精度に形成することが可能となる。
【０１３５】
（１９）  上記ヒンジを形成したウエハは、ＳＯＩウエハであり、
上記ＳＯＩウエハの絶縁膜がＳｉＮ膜層よりなることを特徴とする（１４）に記載のＭＥＭＳシステムの製造方法。
【０１３６】
（対応する実施形態）
この（１９）に記載のＭＥＭＳシステムの製造方法に関する実施形態は、第１実施形態が対応する。
【０１３７】
（作用効果）
この（１９）に記載のＭＥＭＳシステムの製造方法によれば、ヒンジを形成する際のシリコン層へのＲＩＥエッチングをＳｉＮ膜層で止めることができ、該シリコン層の膜厚によりヒンジの高さを規定できる。
【０１３８】
（２０）  最終工程で、上記ミラーに対する犠牲層のエッチングを実施することを特徴とする（１４）に記載のＭＥＭＳシステムの製造方法。
【０１３９】
（対応する実施形態）
この（２０）に記載のＭＥＭＳシステムの製造方法に関する実施形態は、第１実施形態が対応する。
【０１４０】
（作用効果）
この（２０）に記載のＭＥＭＳシステムの製造方法によれば、犠牲層のエッチングを最終段階で行うのみなので、高歩留まりが実現できる。
【０１４１】
（２１）  上記ＭＥＭＳデバイスは、超音波を放射するデバイス及び超音波を検出するデバイスの少なくとも一方であることを特徴とする（７）に記載のＭＥＭＳシステムの製造方法。
【０１４２】
（対応する実施形態）
この（２１）に記載のＭＥＭＳシステムの製造方法に関する実施形態は、第２実施形態が対応する。
【０１４３】
（作用効果）
この（２１）に記載のＭＥＭＳシステムの製造方法によれば、超音波送信デバイス又は超音波検出デバイスとその駆動・制御を行う回路を集積化した半導体デバイスとを一体的に形成したＭＥＭＳシステムを製造できる。
【図面の簡単な説明】
【０１４４】
【図１】図１は、本発明の第１実施形態に係るＭＥＭＳシステムの構成を示す断面図である。
【図２】図２は、本発明の第１実施形態に係るＭＥＭＳシステムの製造方法の工程（１）が終了した状態を示す断面図である。
【図３】図３は、第１実施形態に係るＭＥＭＳシステムの製造方法の工程（２−１Ａ）が終了した状態を示す断面図である。
【図４】図４は、第１実施形態に係るＭＥＭＳシステムの製造方法の工程（２−１Ｂ）が終了した状態を示す断面図である。
【図５】図５は、第１実施形態に係るＭＥＭＳシステムの変形例の構成を示す断面図である。
【図６】図６は、第１実施形態に係るＭＥＭＳシステムの製造方法の工程（２−２）で用いるＳＯＩウエハの断面図である。
【図７】図７（Ａ）は、第１実施形態に係るＭＥＭＳシステムの製造方法の工程（２−２）が終了した状態を示す断面図であり、図７（Ｂ）は、工程（２−２）の変形例を説明するための断面図である。
【図８】図８は、工程（２−２）で形成したウエハを工程（１）で形成した半導体基板と貼り合せた状態を示す断面図である。
【図９】図９は、本発明の第２実施形態に係るＭＥＭＳシステムの構成を示す断面図である。
【図１０】図１０は、本発明の第２実施形態に係るＭＥＭＳシステムの製造方法の工程（１）が終了した状態を示す断面図である。
【図１１】図１１は、第２実施形態に係るＭＥＭＳシステムの製造方法の工程（２）が終了した状態を示す断面図である。
【図１２】図１２は、第２実施形態に係るＭＥＭＳシステムの製造方法の工程（３）が終了した状態を示す断面図である。
【符号の説明】
【０１４５】
１０…ミラー部、  １２…ミラーベース層、  １４…Ａｌ反射層、  １６…ミラー支持部、  １８…ヒンジ部、  ２０…複層電極、  ２０Ａ，２１Ａ…高融点金属層、  ２０Ｂ，２１Ｂ…ポリシリコン層、  ２１…ＭＥＭＳ用複層電極、  ２２…ソース拡散層、  ２４…ドレイン拡散層、  ２６，１１８…ゲート電極、  ２８…配線電極、  ３０，１２０…ビア電極、  ３２…ウェル拡散層あるいは基板、  ３４…ゲート酸化膜、  ３６…フローイング絶縁膜、  ３８，１１４…コンタクト電極、  ４０…ＭＥＭＳデバイス用拡散層、  ４２…フィールド酸化膜、  ４４…層間絶縁膜、  ４６，１２６…絶縁膜、  ４８…複層電極の上部、  ５０，１２８，１３０…ＳｉＮ膜、  ５２…コンタクト穴、  ５４，７０，１３２…犠牲層、  ５６…貫通穴、  ５８，１０６…ポリシリコン膜、  ６０…ＳｉＯ２層、  ６２…シリコン基板層、  ６４…ＳｉＮ膜層、  ６６…単結晶シリコン層、  ６８…ヒンジ群、  ７１…シリコン層、  ７２…ポリシリコン、  １００…超音波送信デバイス、  １０２…超音波検出デバイス、  １０４…電極層、  １０８…Ｎウェル、  １１０…Ｐ＋ソース拡散層、  １１１…Ｎ＋ソース拡散層、  １１２…Ｐ＋ドレイン拡散層、  １１３…Ｎ＋ドレイン拡散層、  １１６…ゲート絶縁膜、  １２２…Ｐウェル、  １２４…Ｓｉ基板、  １３４…ポリイミド膜、  １３６…支持基板、  １３８…Ａｌ膜。
【図１】
2006247815.tif 000003
【図２】
2006247815.tif 000004
【図３】
2006247815.tif 000005
【図４】
2006247815.tif 000006
【図５】
2006247815.tif 000007
【図６】
2006247815.tif 000008
【図７】
2006247815.tif 000009
【図８】
2006247815.tif 000010
【図９】
2006247815.tif 000011
【図１０】
2006247815.tif 000012
【図１１】
2006247815.tif 000013
【図１２】
2006247815.tif 000014