(57)【要約】【課題】容量性マイクロマシン加工超音波トランスジューサ（ｃＭＵＴ）及びその製作方法を提供する。【解決手段】容量性マイクロマシン加工超音波トランスジューサ（ｃＭＵＴ）セル（１０）を提供する。このｃＭＵＴセル（１０）は下側電極（１８）を含んでいる。さらにこのｃＭＵＴセル（１０）は、下側電極（１８）との間に第１のギャップ幅を有するギャップが形成されるように下側電極（１８）に隣接して配置させた隔壁（２２）を含んでおり、この隔壁（２２）は第１のエピタキシャル層（４０）または第１のポリシリコン層のうちの一方を備えている。さらに、第１のエピタキシャル層（４０）内には応力低減材料を配置させている。【選択図】図１
2006186999.tif 000002
【特許請求の範囲】
【請求項１】
下側電極（１８）と、
前記下側電極（１８）との間に第１のギャップ幅を有するギャップが形成されるように該下側電極（１８）に隣接して配置させた隔壁（２２）であって、第１のエピタキシャル層（４０）または第１のポリシリコン層のうちの一方を備えた隔壁（２２）と、
前記第１のエピタキシャル層（４０）または第１のポリシリコン層のうちの一方内に配置された応力低減材料と、
を備える容量性マイクロマシン加工超音波トランスジューサ・セル（１０）。
【請求項２】
前記応力低減材料がゲルマニウムを含む、請求項１に記載の容量性マイクロマシン加工超音波トランスジューサ・セル（１０）。
【請求項３】
さらに、前記隔壁（２２）と結合させた上側電極（２８）を備える請求項１に記載の容量性マイクロマシン加工超音波トランスジューサ・セル。
【請求項４】
前記隔壁（２２）と第２のエピタキシャル層（４２）との間に、該隔壁（２２）及び該第２のエピタキシャル層（４２）が互いに対向して位置決めされるような構成で配置された材料をさらに備えており、該構成は上側電極（２８）として使用するための構成としている請求項１に記載の容量性マイクロマシン加工超音波トランスジューサ・セル（１０）。
【請求項５】
容量性マイクロマシン加工超音波トランスジューサ・セル（１０）を製作するための方法であって、
第１のサブストレート（１２）の上部側上に、複数の支持支柱（１４）によって規定されたキャビティ（１６）を形成する工程と、
前記複数の支持支柱（１４）上に隔壁（２２）を配置させて、下側電極（１８）と該隔壁（２２）の間にギャップを有する複合構造を形成する工程であって、該隔壁（２２）は第１のエピタキシャル層（４０）または第１のポリシリコン層のうちの一方を備えている形成工程と、
前記第１のエピタキシャル層（４０）または第１のポリシリコン層のうちの一方内に応力低減材料を配置する工程と、
を含む方法。
【請求項６】
下側電極（１８）を備えた底側部分を製作する工程をさらに含む請求項５に記載の方法。
【請求項７】
隔壁（２２）を備えた上側部分を製作する工程をさらに含む請求項５に記載の方法。
【請求項８】
容量性マイクロマシン加工超音波トランスジューサ・セル（１０）を製作するための方法であって、
第１のエピタキシャル層（４０）または第１のポリシリコン層のうちの一方を第１のサブストレート（１２）上に配置する工程であって、該第１のエピタキシャル層（４０）または第１のポリシリコン層のうちの一方と該第１のサブストレート（１２）とが反対性にドープされており、かつ該第１のエピタキシャル層（４０）または第１のポリシリコン層のうちの一方内のドーピング・レベルは該第１のサブストレート（１２）内のドーピング・レベルと異なっている配置工程と、
前記第１のエピタキシャル層（４０）または第１のポリシリコン層のうちの一方内に応力低減材料を配置する工程と、
を含む方法。
【請求項９】
前記第１のエピタキシャル層（１８）または第１のポリシリコン層のうちの一方がｎ型材料を含んでおり、かつ前記第１のサブストレート（１２）がｐ型材料を含んでいる、請求項８に記載の方法。
【請求項１０】
前記第１のエピタキシャル層（４０）または第１のポリシリコン層のうちの一方のドーピング・レベルが高く、かつ前記第１のサブストレート（１２）のドーピング・レベルが低い、請求項８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、全般的には静電センサ（ｅｌｅｃｔｒｏｓｔａｔｉｃ  ｓｅｎｓｏｒ）に関し、またより具体的には、容量性マイクロマシン加工超音波トランスジューサ（ｃＭＵＴ）に関する。
【背景技術】
【０００２】
トランスジューサは、ある形態をした入力信号を別の形態をした出力信号に変換するデバイスである。よく用いられるトランスジューサには、熱センサ、圧力センサ、光センサ及び音響センサが含まれる。音響センサの一例は、医用イメージング、非破壊的評価、及びその他の用途で実現できる超音波トランスジューサである。
【０００３】
超音波トランスジューサの一形態に、容量性マイクロマシン加工超音波トランスジューサ（ｃａｐａｃｉｔｉｖｅ  ｍｉｃｒｏｍａｃｈｉｎｅｄ  ｕｌｔｒａｓｏｕｎｄ  ｔｒａｎｓｄｕｃｅｒ：ｃＭＵＴ）がある。ｃＭＵＴセルは一般に、下側電極を包含したサブストレートと、このサブストレートの上に支持支柱によって吊着させた隔壁と、上側電極の役割をする金属化層と、を含んでいる。これら下側電極、隔壁及び上側電極は１つのキャビティを規定している。ｃＭＵＴセルを形成するように支持支柱が隔壁の辺縁を係合するのが一般的であることは当業者であれば理解されよう。さらに、下側電極と上側電極の間に加える電圧によって隔壁を振動させて音波を放出させるか、また別法として受け取った音波によって隔壁を振動させてキャパシタンスの変化を提供する。この隔壁は、ｃＭＵＴセルを液体内に浸漬した動作を提供するように封止されることがある。
【０００４】
上述のように、ｃＭＵＴセルは一般に真空キャビティの上に配置させた隔壁を含むと共に、ｃＭＵＴのキャビティは基底キャビティを形成するように隔壁内の開口を通じて選択的にエッチングを受けている。従来では、これらのｃＭＵＴは、表面マイクロマシン加工技法を利用して製作されている。しかし、表面マイクロマシン加工技法を利用して製作したｃＭＵＴは歩留まりが低くかつ隔壁が不均一となるという欠点があることは理解されよう。別法として、酸化物被覆層内にリソグラフィ製作したキャビティを有するシリコン・サブストレートに、絶縁体上シリコン（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ：ＳＯＩ）ウェハを結合させることがある。これらバルクマイクロマシン加工したｃＭＵＴによれば、表面マイクロマシン加工したｃＭＵＴと比較して、隔壁の予測精度（ｐｒｅｄｉｃｔａｂｉｌｉｔｙ）、再現性及び均一性が向上する。しかし、ＳＯＩウェハを使用すると経済的でないことがある。さらに、ＳＯＩウェハの使用によって処理の柔軟性が制限されると共に、当技術分野で周知の従来式のｃＭＵＴ製作技術を使用すると複雑な隔壁構造を作製することが困難である。
【特許文献１】米国特許第６３１６７９６号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって、低いコスト、高い入手可能性かつ柔軟な設計によって隔壁の予測精度、再現性及び均一性を保証するために、ｃＭＵＴ隔壁の製作に利用される目下の製作技法に関連する問題点を軽減させる技法を開発することが望まれている。
【課題を解決するための手段】
【０００６】
簡単に述べると本技法の一実施形態によれば、容量性マイクロマシン加工超音波トランスジューサ（ｃＭＵＴ）セルが提供される。このｃＭＵＴセルは下側電極を含んでいる。さらに、このｃＭＵＴセルは、この下側電極との間に第１のギャップ幅を有するギャップが形成されるようにこの下側電極に隣接して配置された隔壁を含んでおり、この隔壁は第１のエピタキシャル層または第１のポリシリコン層のうちの一方を備えている。さらに、この第１のエピタキシャル層または第１のポリシリコン層のうちの一方内に応力低減材料を配置させている。
【０００７】
本技法の態様によれば、ｃＭＵＴセルを製作するための方法が提供される。本方法は、第１のサブストレートの上部側上に複数の支持支柱によって規定されたキャビティを形成する工程を含む。本方法はさらに、下側電極との間にギャップを有する複合構造が形成されるようにこの複数の支持支柱上に隔壁を配置する工程であって、該隔壁は第１のエピタキシャル層または第１のポリシリコン層のうちの一方を備えている配置工程を含む。本方法はさらに、この第１のエピタキシャル層または第１のポリシリコン層のうちの一方内に応力低減材料を配置する工程を含む。
【０００８】
本技法のさらに別の態様によれば、ｃＭＵＴセルを製作するための方法が提供される。本方法は、第１のエピタキシャル層または第１のポリシリコン層のうちの一方を第１のサブストレート上に配置する工程であって、第１のエピタキシャル層または第１のポリシリコン層のうちの一方と第１のサブストレートとが反対性にドープされており、かつ第１のエピタキシャル層または第１のポリシリコン層のうちの一方のドーピング・レベルが第１のサブストレートのドーピング・レベルと異なっている配置工程を含む。本方法はさらに、この第１のエピタキシャル層または第１のポリシリコン層のうちの一方内に応力低減材料を配置する工程を含む。
【発明を実施するための最良の形態】
【０００９】
本発明に関するこれらの特徴、態様及び利点、並びにその他の特徴、態様及び利点については、同じ参照符号が図面全体を通じて同じ部分を表している添付の図面を参照しながら以下の詳細な説明を読むことによってより理解が深まるであろう。
【００１０】
医用イメージングや非破壊的評価などの多くの分野では、高品質の診断画像の作成を可能とさせる超音波トランスジューサを利用することが望ましい。高品質診断画像は、寄生キャパシタンスの低下を示しこれにより高感度を得ている容量性マイクロマシン加工超音波トランスジューサ（ｃＭＵＴ）などの超音波トランスジューサによって実現することができる。さらに、ｃＭＵＴ隔壁の予測精度、再現性及び均一性を保証しているｃＭＵＴなどの超音波トランスジューサの製作に関する経済的な方法を開発することも望まれている。さらに、ｃＭＵＴ隔壁の設計の柔軟性を向上させると有利となり得る。本明細書で検討する技法は、これらの問題点のうちの幾つかまたはすべてに対処するものである。
【００１１】
ここで図１を見ると、容量性マイクロマシン加工超音波トランスジューサ（ｃＭＵＴ）セル１０の例示的な一実施形態の側面断面図を表している。図面は例示を目的としており縮尺通りでないことは当業者であれば理解されよう。このｃＭＵＴセル１０は、上部側と底部側を有するサブストレート１２を備えている。このサブストレート１２は、ガラス、シリコンまたはこれらの組み合わせのうちの１つを含むことがある。さらに、このサブストレート１２は、ｐ型またはｎ型のシリコンウェハを含むことがある。さらに、サブストレート１２のドーピング・レベルは低いことがある。例えば、サブストレート１２のドーピング・レベルは概ね、約１ｅ１３／ｃｍ３（１ｅ１３  ｐｅｒ  ｃｍ３）から約１ｅ２０／ｃｍ３までの範囲とすることがある。このため、サブストレート１２は高い抵抗率を示すように構成されることがある。サブストレート１２の厚さは例えば概ね、約５０μｍから約５００μｍまでの範囲とすることがある。
【００１２】
サブストレート１２の上部側上には、上部側と底部側を有する複数の支持支柱１４を配置させることがある。支持支柱１４はキャビティ１６を規定するように構成されることがある。一般に、支持支柱１４の高さは、約０．１μｍから約１０．０μｍまでの範囲にある。さらに、支持支柱１４は、二酸化ケイ素や窒化ケイ素（ただし、これらに限らない）などの誘電性材料を用いて形成することがある。さらに、このキャビティ１６は約０．０５μｍから約１０．０μｍまでの範囲の深さを有することがある。
【００１３】
キャビティ１６内部のサブストレート１２上には、下側電極１８を配置させることがある。本技法の態様によれば、この下側電極１８はサブストレート１２内に注入されることがある。さらに、下側電極１８はｐ型またはｎ型の材料を含むことがある。別法として、その下側電極１８はサブストレート１２内に拡散させることがある。下側電極１８の厚さは例えば概ね、約０．０５μｍから約９．９５μｍまでの範囲とすることがある。さらに、下側電極１８のドープを多くし、これにより低い抵抗率を示すように構成させることがある。例えば、下側電極１８のドーピング・レベルは概ね、約１ｅ１７／ｃｍ３から約１ｅ２０／ｃｍ３までの範囲とすることがある。さらに、キャビティ１６は、下側電極１８と上側電極の間に電気絶縁を提供するように構成された誘電性床部２０を含むことがある。
【００１４】
引き続き図１を参照すると、複数の支持支柱１４の上部側上に膜または隔壁２２を配置させることがある。隔壁２２は、シリコンからなるエピタキシャル層を含むことがある。さらに、この隔壁はｐ型またはｎ型の材料を含むことがある。この隔壁はドープを多くし、これにより低い抵抗率を示すように構成させることがある。例えば、隔壁２２のドーピング・レベルは概ね、約１ｅ１３／ｃｍ３から約１ｅ２０／ｃｍ３までの範囲とすることがある。さらに、本技法の態様によれば、シリコンからなるエピタキシャル層内に応力低減材料を配置させることがある。例えば、この応力低減材料はゲルマニウムを含むことがある。代替的な一実施形態では、その隔壁２２はポリシリコン層を含むことがある。
【００１５】
ドープを多くしたエピタキシャル層は、ドーピング・レベルが高いために高いレベルの内在性応力（ｉｎｔｒｉｎｓｉｃ  ｓｔｒｅｓｓ）を示すことが理解されよう。ドープを高めたエピタキシャル層がｃＭＵＴの隔壁として利用されている状態では、そのエピタキシャル層は圧縮応力及び／または引張り応力を受けることがある。このため、エピタキシャル層の機械的特性が影響を受け、したがってｃＭＵＴデバイスのレスポンスが変更されることがある。
【００１６】
上で言及した問題に対する解決法の１つとして、エピタキシャル層が受ける応力をエピタキシャル層に対するドーピングを介して大幅に低下させることがある。一実施形態では、エピタキシャル層内に、応力低減材料として利用できるゲルマニウム（Ｇｅ）を配置させることがある。この応力低減材料は、シリコンボウル（ｓｉｌｉｃｏｎ  ｂｏｕｌｅ）製造中に最新技法を利用してエピタキシャル層内に配置させることがある。別法として、その応力低減材料は、ボウルからシリコンを切り出してウェハの形態に製作した後にイオン注入を介してエピタキシャル層内に配置させることがある。
【００１７】
本技法の一態様によれば、その隔壁２２は単結晶シリコンを利用して製作することがある。別法として、隔壁２２を製作するためには、窒化ケイ素、酸化ケイ素、多結晶シリコン、または別の半導体材料（ただし、これらに限らない）などの材料が利用されることもある。さらに、シリコンからなるエピタキシャル層の厚さは隔壁２２の事前決定の厚さに基づいている。例えば、隔壁２２の厚さは典型的には、約０．１μｍから約２０μｍまでの範囲にある。さらに、図示した実施形態では、隔壁２２をｃＭＵＴセル１０の上側電極として使用するように構成させることがある。
【００１８】
ここで図２を参照すると、図１のｃＭＵＴセル１０に対する代替的な一実施形態２４の側面断面図を表している。本技法の態様によれば、このサブストレート１２のドープを多くすることがある。このため、サブストレート１２は低い抵抗率を示すように構成されることがある。図２に図示した実施形態では、サブストレート１２を下側電極として使用するように構成させることがある。隔壁２２はシリコンのエピタキシャル層を含むことがある。さらに、本技法の態様によれば、そのシリコンのエピタキシャル層は、内部を通過するように配置させたゲルマニウム（ただし、これに限らない）などの応力低減材料を含むことがある。上で言及したように、隔壁はｐ型またはｎ型の材料を含むことがあると共に、低い抵抗率を示すように構成させることがある。
【００１９】
図３を見ると、ｃＭＵＴセルに対する別の例示的な実施形態２６の側面断面図を表している。この実施形態では、隔壁２２上には、隔壁２２と結合させることができる上側電極２８をパターン形成させることがある。この上側電極２８は、金属、ドープしたポリシリコンまたはドープしたエピタキシャル層（ただし、これらに限らない）などの材料を利用して製作することがある。図示した実施形態では、隔壁２２はシリコンのエピタキシャル層を含むことがある。さらに、上で言及したように、このシリコンのエピタキシャル層は、その内部を通過するように配置させた応力低減材料を含むことがある。さらに隔壁２２はｐ型またはｎ型の材料を含むことがある。さらに、隔壁２２のドーピング・レベルは低いことがあり、またその結果として隔壁２２は高い抵抗率を示すように構成されることがある。
【００２０】
引き続き図３を参照すると、サブストレート１２はｐ型またはｎ型のシリコンウェハを含むことがある。さらに、サブストレート１２のドーピング・レベルは低いことがあり、これによりサブストレート１２が高い抵抗率を示すことがある。さらに、サブストレート１２内に下側電極１８を注入する、または拡散させることがある。この実施形態では、下側電極１８が低い抵抗率を示すようにその下側電極１８のドープを多くすることがある。
【００２１】
図４は、図３に図示したｃＭＵＴセル２６に対する代替的な一実施形態３０の側面断面図を表している。図示した実施形態では、サブストレート１２は下側電極として使用するように構成されている。サブストレート１２はｐ型またはｎ型の材料からなることがある。さらに、サブストレート１２のドープを多くする、従って低い抵抗率を示すように構成させることがある。
【００２２】
図５は、ｃＭＵＴセルの例示的な実施形態３２の側面断面図を表している。この実施形態では、隔壁２２内に上側電極２８として使用するように構成させ得る材料を注入することがある。別法として、その上側電極２８はこの材料を隔壁２２内に拡散させることによって形成することがある。この実施形態では、上側電極２８はｐ型またはｎ型の材料を含むことがある。さらに、注入されたまたは拡散させた上側電極２８のドープを多くし、これにより低い抵抗率を示すように構成させることがある。上で言及したように、隔壁２２はｐ型またはｎ型の材料からなると共に、高い抵抗率を示すように構成させることがある。
【００２３】
さらに、サブストレート１２はｐ型またはｎ型のシリコンウェハを含むことがある。さらに、サブストレート１２のドーピング・レベルは低いことがあり、またこれによりサブストレート１２が高い抵抗率を示すことがある。さらに、サブストレート１２内に下側電極１８を注入するまたは拡散させることがある。この実施形態では、下側電極１８が低い抵抗率を示すように下側電極１８のドープを多くすることがある。
【００２４】
図６は、図５に示したｃＭＵＴセル３２に対する代替的な一実施形態３４の側面断面図を表している。図示した実施形態では、サブストレート１２は下側電極として使用するように構成されている。サブストレート１２はｐ型またはｎ型の材料からなることがある。さらに、サブストレート１２のドープを多くし、このため低い抵抗率を示すように構成させることがある。
【００２５】
図７は、本技法のさらに別の態様に従って上側電極２８として利用できる隔壁２２の例示的な構成３６を表している。この例示的な構成３６では、第１のエピタキシャル層４０と第２のエピタキシャル層４２の間に電極層３８を挟み込むことがある。さらにこの例示的な構成３６は、上側電極２８として使用するように構成されることがある。
【００２６】
本技法のさらに別の態様によれば、ｃＭＵＴセルの複合構造に関する一実施形態を製作するための方法が提供される。本明細書の記載では、複合構造という用語は、個別の構成要素を互いに接続することによって製作されたｃＭＵＴセル１０などの構造部材を記述するために使用している。図８は、ｃＭＵＴセルを製作するための処理の流れ図を表している。この処理は、下側電極を含み得る底側部分を製作する工程を含むことがある。さらにこの処理は、隔壁を含み得る上側部分を製作する工程を含むことがある。さらにこの上側部分は、上側電極も含むことがある。
【００２７】
図８に示したように、工程４４は、図１に図示したｃＭＵＴセル１０などのｃＭＵＴセルの底側部分を製作する処理のうちの最初の工程を表している。工程４４は、上部側と底部側を有する担体サブストレート１２（図１参照）またはウェハを設けることを含む。担体サブストレート１２は、ｐ型またはｎ型のシリコンウェハを含むことがある。さらに、結果的に担体サブストレート１２が高い抵抗率を示すように構成できるように、サブストレート１２のドーピング・レベルが低くなるように構成させることがある。
【００２８】
工程４６では、乾式酸化処理、湿式酸化処理またはこれら２者の組み合わせとし得る酸化処理によって、担体サブストレート１２の上部側上に第１の酸化物層を形成させることがある。この第１の酸化物層の厚みによって、ｃＭＵＴセル１０の下側電極と上側電極の間のギャップが規定される。
【００２９】
リソグラフィ及びウェットエッチングを利用して第１の酸化物層の一区画をエッチング除去し、これにより複数の支持支柱１４（図１参照）とこれら複数の支持支柱１４によって規定され得るキャビティ１６（図１参照）とを規定することがある。一実施形態では、その複数の支持支柱１４は担体サブストレート１２上に配置されている。キャビティ１６を規定している開口を備えた適当なマスクを形成するためにリソグラフィ工程を利用することがある。第１の酸化物層はフッ化水素（ＨＦ）溶液などの等方性のエッチング剤（ｉｓｏｔｒｏｐｉｃ  ｅｔｃｈａｎｔ）を用いてエッチングを受けることがある。別法として、その複数の支持支柱１４は、以下に記載するようにｃＭＵＴセル１０の隔壁上に形成させることがある。
【００３０】
引き続いて工程４８では、担体サブストレート１２内に下側電極１８（図１参照）が注入されることがある。担体サブストレート１２内に下側電極１８を注入するにはフォトレジスト・マスクを使用したイオン注入などの方法を利用することがある。工程５０によって示したように別法として、下側電極１８は担体サブストレート１２内に拡散させることがある。下側電極１８は、酸化物をマスクとして利用して拡散させることがある。工程５２では、熱酸化などの酸化処理を利用し、キャビティ１６内の電気絶縁の提供の支援となり得る誘電性床部２０（図１参照）を配置させることがある。
【００３１】
ｃＭＵＴセルを製作するための方法はさらに、隔壁２２（図１参照）を含むことがある上側部分を製作する工程を含む。本技法の例示的な一実施形態によれば、その隔壁２２はエピタキシャル層を含むことがある。本技法の態様によれば、工程５４において上部側と底部側を有するホスト・サブストレートが設けられる。このホスト・サブストレートはシリコンなどの材料を含むことがある。さらに、このホスト・サブストレートはｐ型またはｎ型の材料を含むことがある。引き続いて工程５６では、ホスト・サブストレートの上部側上にシリコンのエピタキシャル層を配置させることがある。このエピタキシャル層の厚さは隔壁２２の事前決定の厚さに依存することがある。別法として、ホスト・サブストレートの上部側上には低圧化学蒸着法（ＬＰＣＶＤ）を介してポリシリコン層を配置させることがある。
【００３２】
本技法の態様によれば、エピタキシャル層とホスト・サブストレートとは反対性にドープされる。例えば、ホスト・サブストレートがｐ型材料を含むとすれば、エピタキシャル層はｎ型材料を含むように構成することがある。また一方、ホスト・サブストレートがｎ型材料を含むとすれば、エピタキシャル層はｐ型材料を含むように構成することがある。さらに、エピタキシャル層のドーピング・レベルはホスト・サブストレートのドーピング・レベルと異なっている。例えば、ホスト・サブストレートのドーピング・レベルが低いとすれば、エピタキシャル層のドープを多くすることがある。別法では、ホスト・サブストレートのドープを多くすると共に、エピタキシャル層のドーピング・レベルを低くすることがある。例えば、ホスト・サブストレートのドーピング・レベルは、約１ｅ１３／ｃｍ３から約１ｅ２０／ｃｍ３までの範囲にある。さらに、エピタキシャル層のドーピング・レベルは、約１ｅ１３／ｃｍ３から約１ｅ２０／ｃｍ３までの範囲にある。
【００３３】
さらに工程５８では、本技法の態様に従って、エピタキシャル層内にゲルマニウム（ただし、これに限らない）などの応力低減材料を配置させることがある。上で言及したように、この応力低減材料はエピタキシャル層内の引張り応力及び／または圧縮応力を大幅に低下させるように構成させることがある。工程５８では、応力低減材料をイオン注入またはｉｎ−ｓｉｔｕドーピングを介してエピタキシャル層内に配置させることがある。
【００３４】
本技法の一実施形態では、エピタキシャル層上に複数の支持支柱１４を配置させることがある。この実施形態では、乾式酸化処理、湿式酸化処理、またはこれら２者の組み合わせとし得る酸化処理によってエピタキシャル層上に酸化物層を配置させることがある。この酸化物層は下側電極１８と上側電極２８の間に１つのギャップを規定している。リソグラフィ及びウェットエッチングを利用して酸化物層の一区画をエッチング除去し、これにより複数の支持支柱１４（図１参照）とこれらの支持支柱１４によって規定され得るキャビティ１６（図１参照）を規定することがある。キャビティ１６を規定している開口を備えた適当なマスクを形成するためにリソグラフィ工程を利用することがあり、また第１の酸化物層はフッ化水素（ＨＦ）溶液などの等方性のエッチング剤を用いてエッチングを受けることがある。
【００３５】
上側部分と底側部分のそれぞれを製作した後、工程６０に示したようにエピタキシャル層が担体サブストレート１２と対面するように底側部分上に上側部分を配置させることによってｃＭＵＴセル１０の複合構造を形成させることがある。換言すると、上側部分と底側部分は、底側部分内部にあるキャビティ１６が上側部分上に配置したエピタキシャル層によって実質的に覆われるように位置決めされ、これによりこれら２つのサブストレート間に１つのチェンバを形成させている。引き続いて、これら２つのサブストレート（すなわち、担体サブストレートとホスト・サブストレート）を、例えばウェハ融着によって結合させることがある。
【００３６】
このウェハ結合工程の後には、工程６２におけるホスト・サブストレートなどのハンドルウェハを除去する工程を続けることがある。本技法の態様によれば、工程６２では、逆バイアスのＰＮ接合などのエッチング・ストップを用いた電気化学的エッチングを利用することによって、事前決定の厚さの隔壁２２が形成されるようにホスト・サブストレートを薄くさせることがある。さらに、エピタキシャル層の厚さは所望の事前決定厚さに基づくことは当業者であれば理解されよう。上で言及したように、ホスト・サブストレートとエピタキシャル層の間にはドーピング・レベルの差異が存在する。ドーピング・レベルのこの差異はエピタキシャル層の厚さ制御を好都合に容易にするために利用されることがある。したがって、このドーピング・レベルの差異は、エピタキシャル層のエッチングを停止して隔壁２２の厚さを制御するために利用されることがある。別法として、厚さ制御のためには限時性エッチング（ｔｉｍｅｄ  ｅｔｃｈｉｎｇ）を利用することがある。
【００３７】
当業者であれば理解するであろうように、工程６２では、機械的研磨（ｐｏｌｉｓｈｉｎｇ）または研削（ｇｒｉｎｄｉｎｇ）を利用し、続いて水酸化テトラメチルアンモニウム（ＴＭＡＨ）、水酸化カリウム（ＫＯＨ）またはエチレンジアミンピロカテコール（ＥＤＰ）（ただし、これらに限らない）などの化学物質を用いたウェットエッチングを利用することによってホスト・サブストレートを除去し、これによってキャビティ１６を覆うように隔壁２２（図１参照）を形成するエピタキシャル層のみを残留させることがある。
【００３８】
引き続いて工程６４では、上側電極を規定することがある。本技法の一実施形態では、隔壁２２を上側電極２８として使用するように構成させることがある。この実施形態では、隔壁２２のドープを多くし、これにより隔壁が低い抵抗率を示すように構成されることがある。
【００３９】
本技法のさらに別の態様によれば、ホスト・サブストレート上に第１のエピタキシャル層を成長させることによって隔壁２２を形成させることがある。この第１のエピタキシャル層上には電極層を配置させることがある。電極層の配置に続いて、この電極層が実質的に覆われるように電極層上に第２のエピタキシャル層を配置させることがある。次いで電極層が２つのエピタキシャル層によって挟み込まれている図７に図示したこの例示的な構成を、上側電極２８として使用するように構成させることがある。
【００４０】
別法として別の実施形態では、隔壁２２上に上側電極２８として使用するように構成させ得る材料を配置させることがある。例えば、隔壁２２上に金属の薄い層を配置させ上側電極２８を製作することがある。この上側電極２８は、金属、ドープしたポリシリコン、またはドープしたエピタキシャル層（ただし、これらに限らない）などの材料を利用して形成させることがある。
【００４１】
工程６４における上側電極２８の形成に続いて、リソグラフィ及びドライエッチング・シーケンスにより容量性センサが作成されるように上側電極２８をパターン形成することがある。引き続いて、工程６６において別のリソグラフィ及びドライエッチング・シーケンスを実行しｃＭＵＴセル１０の周辺部の周りのエピタキシャル層及び酸化物層を除去することがある。これによれば、アレイ状に配列させることがある隣り合ったｃＭＵＴセルから個々のｃＭＵＴセルを電気絶縁することが容易になるので有利となり得る。さらに、リソグラフィ及びドライエッチング処理は、下側電極１８を含むことがある担体サブストレート１２との電気的接触の確立を支援することがある。
【００４２】
本明細書の上で記載したｃＭＵＴセル及び該ｃＭＵＴセルの製作方法に関する様々な実施形態によれば、ｃＭＵＴセルの経済的な製作が可能となる。さらに、本明細書の上で記載した製作方法を利用すると、隔壁２２の厚さに対する制御の向上を実現することができる。さらに、下側電極に対する局所的ドーピングによれば、寄生キャパシタンスの低減を容易にし、これによってより高い感度が得られるので有利となり得る。これらのｃＭＵＴセルは、医用イメージング、非破壊的評価、ワイヤレス通信、セキュリティ用途、及びその他の用途など様々な分野において用途を見いだすことができる。
【００４３】
本発明のある種の特徴についてのみ本明細書において図示し説明してきたが、当業者によって多くの修正や変更がなされるであろう。したがって、添付の特許請求の範囲は、本発明の真の精神の範囲に属するこうした修正や変更のすべてを包含させるように意図したものであることを理解されたい。また、図面の符号に対応する特許請求の範囲中の符号は、単に本願発明の理解をより容易にするために用いられているものであり、本願発明の範囲を狭める意図で用いられたものではない。そして、本願の特許請求の範囲に記載した事項は、明細書に組み込まれ、明細書の記載事項の一部となる。
【図面の簡単な説明】
【００４４】
【図１】本技法の態様に従って隔壁を上側電極として動作するように構成させかつサブストレートを局所的にドープしてこのドープ領域を下側電極として動作するように構成させたＭＵＴセルの例示的な一実施形態を表した側面断面図である。
【図２】本技法の態様に従って隔壁を上側電極として動作するように構成させかつサブストレートを下側電極として動作するように構成させた図１のｃＭＵＴセルの例示的な一実施形態を表した側面断面図である。
【図３】本技法の態様に従って上側電極を含みかつサブストレートを局所的にドープしてこのドープ領域を下側電極として動作するように構成させたｃＭＵＴセルの例示的な一実施形態を表した側面断面図である。
【図４】本技法の態様に従ってｃＭＵＴセルが上側電極を含みかつサブストレートを下側電極として動作するように構成させた図３のｃＭＵＴセルの例示的な一実施形態を表した側面断面図である。
【図５】本技法の態様に従って下側電極と隔壁内に配置させた局所的ドープした上側電極とを含んだｃＭＵＴセルの例示的な一実施形態を表した側面断面図である。
【図６】本技法の態様に従ってｃＭＵＴセルが隔壁内に配置させた局所的ドープした上側電極を含みかつサブストレートを下側電極として動作するように構成させた図５のｃＭＵＴセルの例示的な一実施形態を表した側面断面図である。
【図７】第１のエピタキシャル層と第２のエピタキシャル層の間に配置させた電極層を含んだ上側電極の例示的な一実施形態に関する側面斜視図である。
【図８】ｃＭＵＴセルを形成するための方法を表した流れ図である。
【符号の説明】
【００４５】
１０  ｃＭＵＴセル
１２  サブストレート
１４  支持支柱
１６  キャビティ
１８  下側電極
２０  誘電性床部
２２  隔壁
２４  ｃＭＵＴセル
２６  ｃＭＵＴセル
２８  上側電極
３０  ｃＭＵＴセル
３２  ｃＭＵＴセル
３４  ｃＭＵＴセル
３６  隔壁の構成
３８  電極層
４０  第１のエピタキシャル層
４２  第２のエピタキシャル層
【図１】
2006186999.tif 000003
【図２】
2006186999.tif 000004
【図３】
2006186999.tif 000005
【図４】
2006186999.tif 000006
【図５】
2006186999.tif 000007
【図６】
2006186999.tif 000008
【図７】
2006186999.tif 000009
【図８】
2006186999.tif 000010