(57)【要約】【課題】記憶領域を効率的に利用できる通信処理装置を提供する。【解決手段】受信キューブロック１００は、タグ領域群１０と、受信キュー記憶領域２０とを備える。受信キュー記憶領域２０は、６個の記憶領域Ａ〜Ｆを備える。記憶領域Ａ〜Ｆは、それぞれ、データーフレーム、コマンドフレーム、およびビーコンフレームのうちいずれか１個の受信フレームを記憶できる。タグ領域群１０は、記憶領域Ａ〜Ｆの状態をそれぞれ示すタグ領域１０Ａ〜１０Ｆに分けられる。【選択図】図１
2006217344.tif 000002
【特許請求の範囲】
【請求項１】
受信した１個のフレームを記憶するフレーム記憶領域を複数個有するキュー記憶領域を備える通信処理装置であって、
前記フレーム記憶領域は、ビーコンフレーム、コマンドフレーム、およびデーターフレームのいずれの種類のフレームでも記憶できる
通信処理装置。
【請求項２】
請求項１に記載の通信処理装置であって、
前記フレーム記憶領域の状態を示すタグ領域を複数個有するタグ領域群をさらに備え、
前記タグ領域は、
前記フレーム記憶領域にビーコンフレームが記憶されていることを示すビーコンフレームフラグ領域と、
前記フレーム記憶領域にコマンドフレームが記憶されていることを示すコマンドフレームフラグ領域と、
前記フレーム記憶領域にデーターフレームが記憶されていることを示すデーターフレームフラグ領域と
を有する通信処理装置。
【請求項３】
請求項１に記載の通信処理装置であって、
前記フレーム記憶領域の状態を示すタグ領域を複数個有するタグ領域群をさらに備え、
前記タグ領域は、
前記フレーム記憶領域にフレームが記憶された時刻を示すタイムトークン領域
を有する通信処理装置。
【請求項４】
請求項１に記載の通信処理装置であって、
前記フレーム記憶領域の状態を示すタグ領域を複数個有するタグ領域群をさらに備え、
前記タグ領域は、
前記フレーム記憶領域へのフレームの書き込みが可能であるかどうかを示す書き込みイネーブルフラグ領域
を有する通信処理装置。
【請求項５】
請求項３に記載の通信処理装置であって、
前記タイムトークン領域を用いて複数個の前記フレーム記憶領域から１個を選択しフレームを読み出す読み出し動作制御回路
をさらに備える有する通信処理装置。
【請求項６】
請求項４に記載の通信処理装置であって、
前記書き込みイネーブルフラグ領域を用いて複数個の前記フレーム記憶領域から１個を選択しフレームを書き込む書き込み動作制御回路
をさらに備える有する通信処理装置。
【請求項７】
請求項１乃至請求項６のいずれかに記載の通信処理装置であって、
前記タグ領域は、
前記フレーム記憶領域に記憶されているフレームのフラグメント情報を示すフラグメントフィールド
を有する通信処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信処理装置に関し、特に、受信キューブロックにおける記憶領域を効率的に利用するための技術に関する。
【背景技術】
【０００２】
従来の通信処理装置の受信キューブロックにおいては、ビーコンフレーム、コマンドフレーム、およびデーターフレーム等の受信フレームの種類毎に、ビーコンフレーム記憶領域、コマンドフレーム記憶領域、およびデーターフレーム記憶領域が配置されていた。そして、受信フレームの処理を行う際には、予め決められた優先順位に応じてマルチプレクサーにより選択された記憶領域から受信フレームを読み出して処理していた。
【０００３】
従来の通信処理装置における受信データの記憶および処理については、例えば特許文献１〜２に開示されている。
【０００４】
【特許文献１】特開２００２−７２０５号公報
【特許文献２】特開平４−１５０２４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、上記のように受信フレームの種類毎に記憶領域を分割して配置すると、各受信フレームの通信頻度に応じて、未使用領域が大きくなる場合がある。そのため、記憶領域を効率的に利用できないという問題点があった。
【０００６】
本発明は以上のような問題点を解決するためになされたものであり、記憶領域を効率的に利用できる通信処理装置を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明に係る通信処理装置は、受信した１個のフレームを記憶するフレーム記憶領域を複数個有するキュー記憶領域を備える通信処理装置であって、フレーム記憶領域は、ビーコンフレーム、コマンドフレーム、およびデーターフレームのいずれの種類のフレームでも記憶できる。
【発明の効果】
【０００８】
本発明に係る通信処理装置は、受信した１個のフレームを記憶するフレーム記憶領域を複数個有するキュー記憶領域を備える通信処理装置であって、フレーム記憶領域は、ビーコンフレーム、コマンドフレーム、およびデーターフレームのいずれの種類のフレームでも記憶できる。従って、キュー記憶領域を共有することにより効率的に利用することができる。
【発明を実施するための最良の形態】
【０００９】
本発明に係る通信処理装置は、複数個のフレーム記憶領域を有する受信キュー記憶領域を、種類の異なる受信フレームで共有することを特徴とする。
【００１０】
以下、本発明に係る実施の形態を、ビーコンフレーム、コマンドフレーム、およびデーターフレームを受信した場合を例にとり図を参照して説明する。
【００１１】
＜実施の形態１＞
図１は、本発明の実施の形態１に係る通信処理装置が備える受信キューブロック１００の機能を示す構成図である。この通信処理装置としては、例えば、媒体アクセス制御装置（Media Access Controller）等が考えられる。
【００１２】
図１に示すように、受信キューブロック１００は、タグ領域群１０と、受信キュー記憶領域２０と、書き込み動作制御回路３０と、読み出し動作制御回路４０と、タイムトークンカウンター５０と、受信フレーム識別回路６０と、初期アドレスリロードレジスタ７０とを備える。
【００１３】
書き込み動作制御回路３０は、書き込み領域指定回路３１と、エンコーダー回路３２と、マルチプレクサー回路３３と、書き込みアドレスポインター３４とを備える。
【００１４】
読み出し動作制御回路４０は、タイムトークン比較回路４１と、受信処理用フレームデータセレクト回路４２と、エンコーダー回路４３と、マルチプレクサー回路４４と、読み出しアドレスポインター４５とを備える。
【００１５】
また、図２は、図１に示されるタグ領域群１０および受信キュー記憶領域２０等の詳細な機能を示す構成図である。
【００１６】
図２において、タグ領域群１０は、データーフレームフラグ（信号ＤＦＦ）を記憶するためのＤＦＦ領域１１と、コマンドフレームフラグ（信号ＣＦＦ）を記憶するためのＣＦＦ領域１２と、ビーコンフレームフラグ（信号ＢＦＦ）を記憶するためのＢＦＦ領域１３と、書き込みイネーブルフラグ（信号ＷＥＦ）を記憶するためのＷＥＦ領域１４と、タイムトークン（信号ＴＴ）を記憶するためのタイムトークン領域１５とを備える。
【００１７】
また、受信キュー記憶領域２０は、複数個（本明細書においては例えば６個とする）の記憶領域Ａ〜Ｆを備える。記憶領域Ａ〜Ｆは、それぞれ、受信した１個のフレームを記憶するフレーム記憶領域として機能する。すなわち、受信キュー記憶領域２０は、最大で６個の受信フレームを記憶することができる。
【００１８】
図２に示されるように、記憶領域Ａ〜Ｆは、それぞれ、データーフレーム、コマンドフレーム、およびビーコンフレームのうちいずれか１個の受信フレームを記憶できる。図２においては、記憶領域Ａ，Ｄにコマンドフレームが、記憶領域Ｂ，Ｃ，Ｅにデーターフレームが、記憶領域Ｆにビーコンフレームが、それぞれ記憶されている場合が示されている。
【００１９】
また、タグ領域群１０は、記憶領域Ａ〜Ｆの状態をそれぞれ示すタグ領域１０Ａ〜１０Ｆに分けられる。すなわち、例えば、タグ領域１０Ａは、ＤＦＦ領域１１Ａと、ＣＦＦ領域１２Ａと、ＢＦＦ領域１３Ａと、ＷＥＦ領域１４Ａと、タイムトークン領域１５Ａとに分けられる（図では符号は省略されている）。
【００２０】
ＤＦＦ領域１１は、記憶領域Ａ〜Ｆにデーターフレームが記憶されているかどうかをそれぞれ示すＤＦＦ領域１１Ａ〜１１Ｆを備える。図２においては、記憶領域Ｂ，Ｃ，Ｅのみにデーターフレームが記憶されているので、ＤＦＦ領域１１Ｂ，１１Ｃ，１１ＥのみがＨレベル（図では黒塗り）となっている。
【００２１】
また、ＤＦＦ領域１１Ａ〜１１Ｆからそれぞれ出力されたデーターフレームフラグは、受信フレーム識別回路６０に内蔵されたＯＲ回路６１に入力される。ＯＲ回路６１からは、信号ＤＦが出力される。すなわち、信号ＤＦは、記憶領域Ａ〜Ｆに少なくとも１個以上のデーターフレームが記憶されている場合にのみＨレベルとなる。
【００２２】
ＣＦＦ領域１２は、記憶領域Ａ〜Ｆにコマンドフレームが記憶されているかどうかをそれぞれ示すＣＦＦ領域１２Ａ〜１２Ｆを備える。図２においては、記憶領域Ａ，Ｄのみにコマンドフレームが記憶されているので、ＣＦＦ領域１２Ａ，１２ＤのみがＨレベル（図では黒塗り）となっている。
【００２３】
また、ＣＦＦ領域１２Ａ〜１２Ｆからそれぞれ出力されたコマンドフレームフラグは、受信フレーム識別回路６０に内蔵されたＯＲ回路６２に入力される。ＯＲ回路６２からは、信号ＣＦが出力される。すなわち、信号ＣＦは、記憶領域Ａ〜Ｆに少なくとも１個以上のコマンドフレームが記憶されている場合にのみＨレベルとなる。
【００２４】
ＢＦＦ領域１３は、記憶領域Ａ〜Ｆにコマンドフレームが記憶されているかどうかをそれぞれ示すＢＦＦ領域１３Ａ〜１３Ｆを備える。図２においては、記憶領域Ｆのみにコマンドフレームが記憶されているので、ＢＦＦ領域１３ＦのみがＨレベル（図では黒塗り）となっている。
【００２５】
また、ＢＦＦ領域１２Ａ〜１２Ｆからそれぞれ出力されたビーコンフレームフラグは、受信フレーム識別回路６０に内蔵されたＯＲ回路６３に入力される。ＯＲ回路６３からは、信号ＢＦが出力される。すなわち、信号ＢＦは、記憶領域Ａ〜Ｆに少なくとも１個以上のビーコンフレームが記憶されている場合にのみＨレベルとなる。
【００２６】
ＷＥＦ領域１４は、記憶領域Ａ〜Ｆへの受信フレーム書き込みが可能であるかどうかをそれぞれ示すＷＥＦ領域１４Ａ〜１４Ｆを備える。図２においては、記憶領域Ａ〜Ｆ全てにフレームが記憶されているので、ＷＥＦ領域１４Ａ〜１４Ｆ全てがＬレベル（書き込み不可）となっている。
【００２７】
また、ＷＥＦ領域１４Ａ〜１４Ｆからそれぞれ出力された書き込みイネーブルフラグは、受信フレーム識別回路６０に内蔵されたＡＮＤ回路６４に入力される。ＡＮＤ回路６４からは、信号ＦＦが出力される。すなわち、信号ＦＦは、記憶領域Ａ〜Ｆ全てにフレームが記憶されている場合にのみＨレベルとなるフルフラグを表している。
【００２８】
また、ＷＥＦ領域１４Ａ〜１４Ｆからそれぞれ出力された書き込みイネーブルフラグは、受信フレーム識別回路６０に内蔵されたＮＯＲ回路６５に入力される。ＮＯＲ回路６５からは、信号ＥＦが出力される。すなわち、信号ＥＦは、記憶領域Ａ〜Ｆにフレームが全く記憶されていない場合にのみＨレベルとなるエンプティフラグを表している。
【００２９】
タイムトークン領域１５は、記憶領域Ａ〜Ｆに受信フレームが記憶された書き込み時刻をそれぞれ示すタイムトークン領域１５Ａ〜１５Ｆを備える。この書き込み時刻としては、タイムトークンカウンター５０によりカウントされた時刻が書き込みの際に記憶される。
【００３０】
ＷＥＦ領域１４Ａ〜１４Ｆは、それぞれ、受信フレームが記憶領域Ａ〜Ｆに書き込まれた時点でＬレベルに設定（書き込み不可）され、受信フレームが記憶領域Ａ〜Ｆから読み出された時点でＨレベルに設定（書き込み可）される。すなわち、ＷＥＦ領域１４Ａ〜１４Ｆは、それぞれ、記憶領域Ａ〜Ｆが空いているかどうかを示している。
【００３１】
タイムトークン領域１５Ａ〜１５Ｆは、それぞれ、受信フレームが記憶領域Ａ〜Ｆに書き込まれた時点で、その書き込み時刻を設定される。
【００３２】
次に、図１を用いて、書き込み動作制御回路３０および読み出し動作制御回路４０について説明する。
【００３３】
図１に示される初期アドレスリロードレジスタ７０は、記憶領域Ａ〜Ｆの初期アドレス（先頭アドレス）をそれぞれ記憶する初期アドレスリロードレジスタ７０Ａ〜７０Ｆを備える。以下で説明するように、初期アドレスリロードレジスタ７０Ａ〜７０Ｆからの出力は、マルチプレクサー回路３３，４４に入力され、それぞれ、書き込みおよび読み出しに用いられる。
【００３４】
まず、書き込み動作について説明する。
【００３５】
書き込み領域指定回路３１には、ＷＥＦ領域１４Ａ〜１４Ｆからそれぞれ出力された書き込みイネーブルフラグが入力される。書き込み領域指定回路３１は、ＷＥＦ領域１４Ａ〜１４Ｆからの書き込みイネーブルフラグにそれぞれ対応する信号１４０Ａ〜１４０Ｆを生成し、エンコーダー回路３２に入力させる。この信号１４０Ａ〜１４０Ｆは、選択されたいずれか１個のみがＨレベルであり、他の５個はＬレベルであるとする。ＷＥＦ領域１４Ａ〜１４Ｆのうち例えばＷＥＦ領域１４ＣのみがＨレベルであった場合には、対応する信号１４０ＣのみをＨレベルとする。ＷＥＦ領域１４Ａ〜１４Ｆのうち例えばＷＥＦ領域１４Ａ，１４Ｃ，１４ＦのみがＨレベルであった場合には、記憶領域Ａ，Ｃ，Ｆのうち最も先頭に近い記憶領域Ａに対応する信号１４０ＡのみをＨレベルとする。このような書き込み領域指定回路３１は、例えば、図６を用いて後述されるような構成により実現可能となる。
【００３６】
信号１４０Ａ〜１４０Ｆを入力されたエンコーダー回路３２は、信号フラグ１４０Ａ〜１４０Ｆに各ビットが対応するバイナリーコードを生成しマルチプレクサー回路３３に入力させる。
【００３７】
上述したように、マルチプレクサー回路３３には、初期アドレスリロードレジスタ７０から、記憶領域Ａ〜Ｆの初期アドレス（先頭アドレス）が入力される。マルチプレクサー回路３３は、上記のバイナリコードを用いることにより記憶領域Ａ〜Ｆの初期アドレスのうちいずれか１個を選択し、書き込みアドレスポインター３４に入力させる。これにより、書き込み可能な記憶領域のうち最も先頭に近い記憶領域を選択しその初期アドレスを書き込みアドレスポインター３４に設定することが可能となる。
【００３８】
次に、読み出し動作について説明する。
【００３９】
タイムトークン比較回路４１には、タイムトークン領域１５Ａ〜１５Ｆからそれぞれ出力されたタイムトークンが入力される。タイムトークン比較回路４１は、図７を用いて後述されるような構成を有し、タイムトークン領域１５Ａ〜１５Ｆからのタイムトークン同士を比較させることにより信号１５１〜１６０を生成し、受信処理用フレームデータセレクト回路４２に入力させる。
【００４０】
受信処理用フレームデータセレクト回路４２は、図８を用いて後述されるような構成を有し、入力された信号１５１〜１６０に基づき、最小のタイムトークンを有するタイムトークン領域をタイムトークン領域１５Ａ〜１５Ｆから選択する。受信処理用フレームデータセレクト回路４２は、信号１５０Ａ〜１５０Ｆをエンコーダー回路４３に入力させる。この信号１５０Ａ〜１５０Ｆは、選択されたいずれか１個のみがＨレベルであり、他の５個はＬレベルであるとする。タイムトークン領域１５Ａ〜１５Ｆのうち例えばタイムトークン領域１５Ｃが最小のタイムトークンを有する場合には、対応する信号１５０ＣのみがＨレベルとなる。
【００４１】
信号１５０Ａ〜１５０Ｆを入力されたエンコーダー回路４３は、信号１５０Ａ〜１５０Ｆに各ビットが対応するバイナリーコードを生成しマルチプレクサー回路４４に入力させる。
【００４２】
上述したように、マルチプレクサー回路４４には、初期アドレスリロードレジスタ７０から、記憶領域Ａ〜Ｆの初期アドレス（先頭アドレス）が入力される。マルチプレクサー回路４４は、上記のバイナリコードを用いることにより記憶領域Ａ〜Ｆの初期アドレスのうちいずれか１個を選択し、読み出しアドレスポインター４５に入力させる。これにより、最小のタイムトークンを有する記憶領域（すなわち、最も先に受信されたフレームを記憶している記憶領域）を選択しその初期アドレスを読み出しアドレスポインター４５に設定することが可能となる。
【００４３】
次に、図３〜５に示されるタイミングチャートを用いて、受信キューブロック１００における受信フレームの書き込み動作を説明する。
【００４４】
以下では、図３を用いて、受信フレームがデーターフレームである場合について説明する。図３においては、１受信フレームデーターの転送期間Ｔにおける動作が示されている。
【００４５】
信号ＣＬＫは、受信キューブロック１００に入力されるクロック信号である。また、信号ＦＦは、上述したように、フルフラグを示している。また、信号ＥＦは、上述したように、エンプティフラグを示している。また、信号ＲＸＦＣＯＵＮＴＶＡＬＵＥは、受信されたデーターフレームのバイト数を示している。また、信号ＣＯＵＮＴＣＬＫは、書き込まれたデーターフレームのバイト数をカウントしている。また、信号ＲＸＣＯＵＮＴＥＮＤは、受信フレームの書き込み動作の終了を示している。また、信号ＲＸＱＷＡＤＲは、記憶領域２０内において受信フレームが書き込まれるアドレスを示している。また、信号ＲＥは、受信フレームの送信元からの読み出しイネーブル信号を示している。また、信号ＲＸＱＤＢＩＮは、書き込まれるデーター本体を示している。また、信号ＯＥは、受信フレームの送信元からの出力イネーブル信号を示している。また、信号ＲＸＱＷＥは、図２に示される受信キューブロック１００への書き込みイネーブル信号を示している。
【００４６】
また、信号ＤＦＦ等は、上述したように、データーフレームフラグ等を示している。また、信号ＤＦ等は、上述したように、記憶領域Ａ〜Ｆに少なくとも１個以上のデーターフレーム等が記憶されているかどうかを示している。図３においては、書き込み動作が終了すると、信号ＤＦＦ，ＤＦがＨレベルに設定されている。
【００４７】
また、信号ＴＴＣは、タイムトークンカウンター５０によりカウントされた時刻を示している。また、信号ＴＴは、図２に示されるタイムトークン領域１５における書き込み時刻を示している。図３においては、書き込み動作が終了すると、書き込み時刻が信号ＴＴとして設定されている。
【００４８】
また、信号ＷＥＦは、上述したように、書き込みイネーブルフラグを示している。図３においては、書き込み動作が終了すると、書き込まれた記憶領域に対応する信号ＷＥＦがＨレベルに設定されている。
【００４９】
図４は、受信フレームがコマンドフレームである場合の書き込み動作を示すタイミングチャートである。すなわち、図４は、図３において、信号ＤＦＦ，ＤＦに代えて、信号ＣＦＦ，ＣＦをＨレベルに設定させたものである。
【００５０】
図５は、受信フレームがビーコンフレームである場合の書き込み動作を示すタイミングチャートである。すなわち、図５は、図３において、信号ＤＦＦ，ＤＦに代えて、信号ＢＦＦ，ＢＦをＨレベルに設定させたものである。
【００５１】
図６は、図１に示される書き込み領域指定回路３１の詳細な構成を示す回路図である。
【００５２】
図６に示されるように、書き込み領域指定回路３１は、バッファ回路３１１とＡＮＤ回路３１２〜３２０とを備える。
【００５３】
バッファ回路３１１は、ＷＥＦ領域１４Ａから書き込みイネーブルフラグが入力され、書き込みイネーブルフラグ１４０Ａを出力する。
【００５４】
ＡＮＤ回路３１２は、ＷＥＦ領域１４Ａからの書き込みイネーブルフラグの反転信号とＷＥＦ領域１４Ｂからの書き込みイネーブルフラグとが入力され、信号１４０Ｂを出力する。
【００５５】
ＡＮＤ回路３１３は、ＷＥＦ領域１４Ａ〜１４Ｂそれぞれからの書き込みイネーブルフラグの反転信号が入力される。ＡＮＤ回路３１７は、ＡＮＤ回路３１３からの出力とＷＥＦ領域１４Ｃからの書き込みイネーブルフラグとが入力され、信号１４０Ｃを出力する。
【００５６】
ＡＮＤ回路３１４は、ＷＥＦ領域１４Ａ〜１４Ｃそれぞれからの書き込みイネーブルフラグの反転信号が入力される。ＡＮＤ回路３１８は、ＡＮＤ回路３１４からの出力とＷＥＦ領域１４Ｄからの書き込みイネーブルフラグとが入力され、信号１４０Ｄを出力する。
【００５７】
ＡＮＤ回路３１５は、ＷＥＦ領域１４Ａ〜１４Ｄそれぞれからの書き込みイネーブルフラグの反転信号が入力される。ＡＮＤ回路３１９は、ＡＮＤ回路３１５からの出力とＷＥＦ領域１４Ｅからの書き込みイネーブルフラグとが入力され、信号１４０Ｅを出力する。
【００５８】
ＡＮＤ回路３１６は、ＷＥＦ領域１４Ａ〜１４Ｅそれぞれからの書き込みイネーブルフラグの反転信号が入力される。ＡＮＤ回路３２０は、ＡＮＤ回路３１６からの出力とＷＥＦ領域１４Ｆからの書き込みイネーブルフラグとが入力され、信号１４０Ｆを出力する。
【００５９】
例えば、図６に示されるように、ＷＥＦ領域１４Ａ，１４Ｃ，１４ＥのみがＨレベルであった場合（すなわち、記憶領域Ａ，Ｃ，Ｅのみが空き状態であった場合）について、書き込み領域指定回路３１の動作を説明する。バッファ回路３１１は、ＷＥＦ領域１４ＡからＨレベルの書き込みイネーブルフラグが入力されるので、Ｈレベルの信号１４０Ａを出力する。一方、ＡＮＤ回路３１２〜３１６は、ＷＥＦ領域１４ＡからのＨレベルの書き込みイネーブルフラグの反転信号すなわちＬレベルが入力されるので、Ｌレベルを出力する。従って、ＡＮＤ回路３１７〜３２０は、Ｌレベルを出力する。よって、ＡＮＤ回路３１２，３１７〜３２０は、それぞれ、Ｌレベルの信号１４０Ｂ〜１４０Ｆを出力する。
【００６０】
すなわち、書き込み領域指定回路３１は、ＷＥＦ領域１４Ａ〜１４Ｆからそれぞれ入力される書き込みイネーブルフラグのうち複数個がＨレベルであった場合には、最も先頭に近い記憶領域に対応する１個（言い換えれば、より符号が若い１個）のみを選択的にＨレベルとして出力する。
【００６１】
図７は、図１に示されるタイムトークン比較回路４１の詳細な構成を示す回路図である。
【００６２】
図７に示されるように、タイムトークン比較回路４１は、コンパレーター回路４１１〜４１５とマルチプレクサー回路４１６〜４１９とを備える。
【００６３】
コンパレーター回路４１１は、タイムトークン領域１５Ａ〜１５Ｂからタイムトークンが入力され、これらを比較する。そして、タイムトークン１５Ａからのタイムトークンの方がより小さい場合にはＨレベルの信号１５１（Ａ＜Ｂ）を、タイムトークン領域１５Ｂからのタイムトークンの方がより小さい場合にはＨレベルの信号１５２（Ａ＞Ｂ）を、それぞれ出力し、マルチプレクサー回路４１６および受信処理用フレームデータセレクト回路４２（図７では示されていない）に入力させる。
【００６４】
マルチプレクサー回路４１６は、タイムトークン領域１５Ａ〜１５Ｂからのタイムトークンおよび信号１５１〜１５２が入力され、より小さい方のタイムトークン（タイムトークン１５Ｉと呼ぶ）を選択的に出力する。
【００６５】
コンパレーター回路４１２は、タイムトークン領域１５Ｃ〜１５Ｄからタイムトークンが入力され、これらを比較する。そして、タイムトークン１５Ｃからのタイムトークンの方がより小さい場合にはＨレベルの信号１５３（Ｃ＜Ｄ）を、タイムトークン領域１５Ｄからのタイムトークンの方がより小さい場合にはＨレベルの信号１５４（Ｃ＞Ｄ）を、それぞれ出力し、マルチプレクサー回路４１７および受信処理用フレームデータセレクト回路４２（図７では示されていない）に入力させる。
【００６６】
マルチプレクサー回路４１７は、タイムトークン領域１５Ｃ〜１５Ｄからのタイムトークンおよび信号１５３〜１５４が入力され、より小さい方のタイムトークン（タイムトークン１５Ｈと呼ぶ）を選択的に出力する。
【００６７】
コンパレーター回路４１３は、タイムトークン領域１５Ｅ〜１５Ｆからタイムトークンが入力され、これらを比較する。そして、タイムトークン１５Ｅからのタイムトークンの方がより小さい場合にはＨレベルの信号１５５（Ｅ＜Ｆ）を、タイムトークン領域１５Ｆからのタイムトークンの方がより小さい場合にはＨレベルの信号１５６（Ｅ＞Ｆ）を、それぞれ出力し、マルチプレクサー回路４１８および受信処理用フレームデータセレクト回路４２（図７では示されていない）に入力させる。
【００６８】
マルチプレクサー回路４１８は、タイムトークン領域１５Ｅ〜１５Ｆからのタイムトークンおよび信号１５５〜１５６が入力され、より小さい方のタイムトークン（タイムトークン１５Ｇと呼ぶ）を選択的に出力する。
【００６９】
コンパレーター回路４１４は、マルチプレクサー回路４１７，４１８からタイムトークン１５Ｈ，１５Ｇがそれぞれ入力され、これらを比較する。そして、タイムトークン１５Ｇの方がより小さい場合にはＨレベルの信号１５７（Ｇ＜Ｈ）を、タイムトークン１５Ｈの方がより小さい場合にはＨレベルの信号１５８（Ｇ＞Ｈ）を、それぞれ出力し、マルチプレクサー回路４１９および受信処理用フレームデータセレクト回路４２（図７では示されていない）に入力させる。
【００７０】
マルチプレクサー回路４１９は、タイムトークン１５Ｇ〜１５Ｈおよび信号１５７〜１５８が入力され、より小さい方のタイムトークン（タイムトークン１５Ｊと呼ぶ）を選択的に出力する。
【００７１】
コンパレーター回路４１５は、マルチプレクサー回路４１６，４１９からタイムトークン１５Ｉ，１５Ｊがそれぞれ入力され、これらを比較する。そして、タイムトークン１５Ｉの方がより小さい場合にはＨレベルの信号１５９（Ｉ＜Ｊ）を、タイムトークン１５Ｊの方がより小さい場合にはＨレベルの信号１６０（Ｉ＞Ｊ）を、それぞれ出力し、受信処理用フレームデータセレクト回路４２（図７では示されていない）に入力させる。
【００７２】
図８は、図１に示される受信処理用フレームデータセレクト回路４２の詳細な構成を示す回路図である。
【００７３】
図８に示されるように、受信処理用フレームデータセレクト回路４２は、ＡＮＤ回路４２１〜４２６を備える。
【００７４】
ＡＮＤ回路４２１は、信号１５１，１５９が入力され、信号１５０Ａを出力する。
【００７５】
ＡＮＤ回路４２２は、信号１５２，１５９が入力され、信号１５０Ｂを出力する。
【００７６】
ＡＮＤ回路４２３は、信号１５３，１５８，１６０が入力され、信号１５０Ｃを出力する。
【００７７】
ＡＮＤ回路４２４は、信号１５４，１５８，１６０が入力され、信号１５０Ｄを出力する。
【００７８】
ＡＮＤ回路４２５は、信号１５５，１５７，１６０が入力され、信号１５０Ｅを出力する。
【００７９】
ＡＮＤ回路４２６は、信号１５６，１５７，１６０が入力され、信号１５０Ｆを出力する。
【００８０】
例えば、タイムトークン領域１５Ａから出力されたタイムトークンが最小であった場合には、信号１５１（Ａ＜Ｂ）はＨレベルで、信号１５２（Ａ＞Ｂ）はＬレベルで、信号１６０（Ｉ＞Ｊ）はＬレベルとなる。従って、タイムトークン領域１５Ａに対応する信号１５０ＡのみがＨレベルとなり、信号１５０Ｂ〜１５０ＦはＬレベルとなる。同様に、タイムトークン領域１５Ａ以外のタイムトークン領域から出力されたタイムトークンが最小であった場合にも、それに対応する信号のみをＨレベルとすることが可能となる。
【００８１】
次に、図９に示されるフローチャートを用いて、受信キューブロック１００における受信フレームの読み出し動作を説明する。
【００８２】
まず、ステップＳ１において、受信フレームの処理要求が行われたかどうかを判断し、処理要求が行われた場合にのみステップＳ２に進む。
【００８３】
次に、ステップＳ２において、受信フレームの処理要求を受け付ける。
【００８４】
次に、ステップＳ３に進み、信号ＢＦを用いて、記憶領域Ａ〜Ｆに記憶されている受信フレームの中にビーコンフレームが含まれているかどうかを判定する。記憶領域Ａ〜Ｆのいずれかにビーコンフレームが記憶されている場合には、このビーコンフレームの処理を即時に行う必要があるので、ステップＳ４に進みこのビーコンフレームを読み出し対象フレームとして選択した後にステップＳ７に進む。記憶領域Ａ〜Ｆのいずれにもビーコンフレームが記憶されていない場合には、ステップＳ５に進む。
【００８５】
ステップＳ５においては、図７に示されるタイムトークン比較回路４１を用いてタイムトークン領域１５Ａ〜１５Ｆに記憶されているタイムトークン同士を比較することにより信号１５１〜１６０が生成される。
【００８６】
ステップＳ６においては、ステップＳ５で生成された信号１５１〜１６０を用いて、最小のタイムトークンを有するタイムトークン領域を抽出する。そして、抽出されたこのタイムトークン領域に対応するフレームを読み出し対象フレームとして選択した後に、ステップＳ７に進む。
【００８７】
ステップＳ７においては、ステップＳ４またはステップＳ６で選択された読み出し対象フレームの読み出しアドレス（当該フレームを記憶している記憶領域の先頭アドレス）を読み出しアドレスポインター４５に設定する。
【００８８】
次に、ステップＳ８に進み、ステップＳ４またはステップＳ６で選択された読み出し対象フレームの読み出しバイト数（当該フレームのサイズ）を設定する。
【００８９】
次に、ステップＳ９に進み、読み出し対象フレームを読み出し、処理ブロックへ転送する。
【００９０】
次に、ステップＳ１０に進み、ステップＳ９で読み出されたフレームに処理ブロックにおいて所定の処理を行う。
【００９１】
次に、ステップＳ１１に進み、ステップＳ９で読み出しが行われた記憶領域およびフレームの種別に応じて、タグ領域群１０におけるタイムトークンおよびフラグをクリアした後に、ステップＳ１に進む。以上のステップＳ１〜Ｓ１１により、１サイクルの読み出し動作が行われる。
【００９２】
次に、図１０に示されるフローチャートを用いて、受信キューブロック１００における受信フレームの書き込み動作を説明する。
【００９３】
まず、ステップＳ１１において、受信フレームの書き込み要求が行われたかどうかを判断し、書き込み要求が行われた場合にのみステップＳ１２に進む。
【００９４】
次に、ステップＳ１２において、書き込むべき記憶領域が存在するかどうか（すなわち、記憶領域Ａ〜Ｆのいずれかが空いているかどうか）を判定する。記憶領域Ａ〜Ｆのいずれかが空いている場合にはステップＳ１３に進み、記憶領域Ａ〜Ｆのいずれも空いていない場合にはステップＳ１１に進む。
【００９５】
ステップＳ１３においては、受信フレームの書き込み要求を受け付ける。
【００９６】
次に、ステップＳ１４に進み、図６に示される書き込み領域指定回路３１を用いて、書き込み対象となる記憶領域を求める。そして、この記憶領域の先頭アドレスすなわち書き込みアドレスを、書き込みアドレスポインター３４に設定する。
【００９７】
次に、ステップＳ１５に進み、書き込み対象フレームの書き込みバイト数（当該フレームのサイズ）を設定する。
【００９８】
次に、ステップＳ１６に進み、書き込み対象記憶領域へ受信フレームを転送し、書き込む。
【００９９】
次に、ステップＳ１７に進み、ステップＳ６において書き込みが行われた記憶領域およびフレームの種別に応じて、タグ領域群１０におけるタイムトークンおよびフラグを設定した後に、ステップＳ１１に進む。以上のステップＳ１１〜Ｓ１７により、１サイクルの書き込み動作が行われる。
【０１００】
従来の受信キューブロックは、受信フレームの種類毎に記憶領域を分割して配置していたので、例えば記憶領域Ａ〜Ｆに対応する６個の記憶領域を有する場合には、それぞれの記憶領域には、データーフレーム、コマンドフレーム、およびビーコンフレーム等が固定的に記憶されていた。従って、例えば、受信キューブロックが多数個のデーターフレームを連続して受信しデーターフレーム用の記憶領域が空いていない場合には、コマンドフレーム用の記憶領域およびビーコンフレーム用の記憶領域が空いているにもかかわらず、データーフレーム用の記憶領域が空くまで待つ必要があるという問題点があった。
【０１０１】
本実施の形態に係る受信キューブロック１００は、１個のフレームを記憶するフレーム記憶領域に、通信頻度に応じて種類の異なる受信フレームを記憶させる。例えば、データーフレームを連続して受信したときには、図１１に示されるように記憶領域２０Ａ〜２０Ｆ全てにデーターフレームを記憶してもよく、あるいは、コマンドフレームを連続して受信したときには、図１２に示されるように記憶領域２０Ａ〜２０Ｆ全てにコマンドフレームを記憶してもよい。従って、受信フレームの種類毎に受信キュー記憶領域を分割して配置する従来の受信キューブロックに比べて、受信キュー記憶領域２０を共有することにより効率的に利用することができるという効果を有する。
【０１０２】
＜実施の形態２＞
図１３は、本発明の実施の形態２に係る通信処理装置が備える受信キューブロック１００ａの機能を示す構成図である。図１３は、図８において、フラグメントフィールド検査回路８０およびＡＮＤ回路９１〜９６をさらに備えるとともに、タグ領域群１０およびタイムトークン比較回路４１に代えてタグ領域群１０ａおよびタイムトークン比較回路４１ａをそれぞれ備えたものである。すなわち、本実施の形態に係る受信キューブロック１００ａは、実施の形態１に係る受信キューブロック１００において、フラグメントフィールド検査回路８０およびＡＮＤ回路９１〜９６をさらに備えるとともに、タグ領域群１０およびタイムトークン比較回路４１に代えてタグ領域群１０ａおよびタイムトークン比較回路４１ａをそれぞれ備えたものである。このような構成を有する受信キューブロック１００ａを用いることにより、既存のフラグメント手法により分割されたデーターフレームおよびコマンドフレームを受信し記憶した場合においても、受信フレームを読み出して所定の処理を行うことが可能となる。
【０１０３】
図１４に示すように、タグ領域群１０ａは、実施の形態１に係る図２のタグ領域群１０において、受信フレームのヘッダに含まれるフラグメント情報を記憶するためのフラグメント領域（フラグメントフィールド）１６をさらに備えたものである。
【０１０４】
図１３において、フラグメントフィールド検査回路８０には、フラグメントフィールド１６内に記憶されている、フレーム種別を示すＭＳＤＵやフラグメント番号等のフラグメント情報が入力される。フラグメントフィールド検査回路８０は、入力されたこれらのフラグメント情報を用いて、受信フレームが、シーケンス順の分割フレームであるかどうかを判定する。
【０１０５】
検査対象となる受信フレームがシーケンス順の分割フレームである場合には、フラグメントフィールド検査回路８０は、Ｈレベルの信号ＰＡＳＳをＡＮＤ回路９１〜９６に入力させるとともにＬレベルの信号ＮＧをタイムトークン比較回路４１ａに入力させる。Ｈレベルの信号ＰＡＳＳを入力されたＡＮＤ回路９１〜９６は、受信処理用フレームデータセレクト回路４２から出力される信号１５０Ａ〜１５０Ｆをそのままエンコーダー回路４３に入力させる。すなわち、検査対象となる受信フレームがシーケンス順の分割フレームである場合には、受信フレームは読み出され所定の処理を行われる。
【０１０６】
また、検査対象となる受信フレームがシーケンス順の分割フレームでない場合には、フラグメントフィールド検査回路８０は、Ｌレベルの信号ＰＡＳＳをＡＮＤ回路９１〜９６に入力させるとともにＨレベルの信号ＮＧをタイムトークン比較回路４１ａに入力させる。Ｌレベルの信号ＰＡＳＳを入力されたＡＮＤ回路９１〜９６は、受信処理用フレームデータセレクト回路４２から出力される信号１５０Ａ〜１５０ＦをＬレベルとしてエンコーダー回路４３に入力させる。Ｈレベルの信号ＮＧを入力されたタイムトークン比較回路４１ａは、この受信フレームを記憶している記憶領域に対応するタイムトークン領域に記憶されるタイムトークンの最上位ビットをＨレベルに設定する。このように設定することにより、タイムトークンが大きくなるので、この受信フレームをタイムトークン比較回路４１ａにおける比較対象から一時的に除くことが可能となる。すなわち、検査対象となる受信フレームがシーケンス順の分割フレームでない場合には、この受信フレームは一時的に比較対象から除かれ、他の受信フレームの検査が行われる。これにより、分割されたフレームがシーケンス順に受信されなかった場合や分割フレーム以外のフレームが途中で割り込んで受信された場合においても、シーケンス順の分割フレームのみを読み出していくことができるので、最終的には、分割された全てのフレームをシーケンス順に読み出すことが可能となる。
【０１０７】
図１５は、本実施の形態に係る受信キューブロック１００ａにおける受信フレームの読み出し動作を示すフローチャートである。図１５は、図９において、ステップＳ６とステップＳ７との間にステップＳ６−１〜Ｓ６−２を追加し、さらにステップＳ６−２から分岐するステップＳ６−３を追加したものである。
【０１０８】
ステップＳ６−１においては、ステップＳ６で選択された最小のタイムトークンに対応するフラグメントフィールドから、ＭＳＤＵやフラグメント番号等のフラグメント情報を取得し確認する。
【０１０９】
次に、ステップＳ６−２に進み、ステップＳ６−１において取得されたフラグメント番号がシーケンス順であるかどうかを判定する。フラグメント番号がシーケンス順である場合には、ステップＳ７に進む。フラグメント番号がシーケンス順でない場合には、ステップＳ６−３に進みこのタイムトークンの最上位ビットをＨレベルに設定した後に、ステップＳ５に進む。
【０１１０】
このように、本実施の形態に係る受信キューブロック１００ａは、最小のタイムトークンを有する受信フレームを、フラグメントフィールド検査回路８０を用いてフラグメント番号に基づきシーケンス順に読み出し所定の処理を行う。従って、実施の形態１の効果に加えて、分割されたフレームを受信した場合においても記憶領域を効率的に利用することができるという効果を有する。
【図面の簡単な説明】
【０１１１】
【図１】本発明の実施の形態１に係る通信処理装置が備える受信キューブロックの機能を示す構成図である。
【図２】タグ領域および受信キュー記憶領域等の詳細な機能を示す構成図である。
【図３】受信フレームの書き込み動作を示すタイミングチャートである。
【図４】受信フレームの書き込み動作を示すタイミングチャートである。
【図５】受信フレームの書き込み動作を示すタイミングチャートである。
【図６】書き込み領域指定回路の詳細な構成を示す回路図である。
【図７】タイムトークン比較回路の詳細な構成を示す回路図である。
【図８】受信処理用フレームデータセレクト回路の詳細な構成を示す回路図である。
【図９】受信フレームの読み出し動作を示すフローチャートである。
【図１０】受信フレームの書き込み動作を示すフローチャートである。
【図１１】タグ領域および受信キュー記憶領域等の詳細な機能を示す構成図である。
【図１２】タグ領域および受信キュー記憶領域等の詳細な機能を示す構成図である。
【図１３】本発明の実施の形態２に係る通信処理装置が備える受信キューブロックの機能を示す構成図である。
【図１４】タグ領域および受信キュー記憶領域等の詳細な機能を示す構成図である。
【図１５】受信フレームの読み出し動作を示すフローチャートである。
【符号の説明】
【０１１２】
１０  タグ領域群、１０Ａ〜１０Ｆ  タグ領域、１１  ＤＦＦ領域、１２  ＣＦＦ領域、１３  ＢＦＦ領域、１４  ＷＥＦ領域、１５  タイムトークン領域、１６  フラグメントフィールド、２０  受信キュー記憶領域、３０  書き込み動作制御回路、３１  書き込み領域指定回路、３２，４３  エンコーダー回路、３３，４４  マルチプレクサー回路、３４  書き込みアドレスポインター、４０  読み出し動作制御回路、４１  タイムトークン比較回路、４２  受信処理用フレームデータセレクト回路、４５  読み出しアドレスポインター、５０  タイムトークンカウンター、６０  受信フレーム識別回路、６１〜６３  ＯＲ回路、６４，９１〜９６，３１２〜３２０，４２１〜４２６  ＡＮＤ回路、６５  ＮＯＲ回路、７０  初期アドレスリロードレジスタ、８０  フラグメントフィールド検査回路、１００  受信キューブロック、３１１  バッファ回路、４１１〜４１５  コンパレーター回路、４１６〜４１９  マルチプレクサー回路、Ａ〜Ｆ  記憶領域。
【図１】
2006217344.tif 000003
【図２】
2006217344.tif 000004
【図３】
2006217344.tif 000005
【図４】
2006217344.tif 000006
【図５】
2006217344.tif 000007
【図６】
2006217344.tif 000008
【図７】
2006217344.tif 000009
【図８】
2006217344.tif 000010
【図９】
2006217344.tif 000011
【図１０】
2006217344.tif 000012
【図１１】
2006217344.tif 000013
【図１２】
2006217344.tif 000014
【図１３】
2006217344.tif 000015
【図１４】
2006217344.tif 000016
【図１５】
2006217344.tif 000017