(57)【要約】【課題】２値の入力コントロール信号及び２値のリセット信号を用いて３値信号を出力する、小型化及び低コスト化に適した３値信号発生回路を提供する。【解決手段】本発明の３値信号発生回路は、ソースが高電位側電源、第１及び第２の低電位側電源に夫々接続されドレインが出力端子に接続される第１ないし第３のトランジスタと、各トランジスタを制御する順序回路とを有する。順序回路は、入力したリセット信号が第１の信号レベルであれば初期状態に設定され、リセット信号が第２の信号レベルに移行した後、入力コントロール信号の立ち下がりを検出すると初期状態が解除される。順序回路は、初期状態では入力コントロール信号のレベルに応じて第１及び第３のトランジスタを交互にオン及びオフさせ、初期状態が解除された状態では入力コントロール信号のレベルに応じて第２及び第３のトランジスタを交互にオン及びオフさせる。【選択図】図１
2006186987.tif 000002
【特許請求の範囲】
【請求項１】
２値の入力コントロール信号及び２値のリセット信号を入力し、出力端子から３値の信号を出力する３値信号発生回路であって、
ソースが高電位側電源に接続されドレインが前記出力端子に接続され、第１の制御信号によってオン及びオフを制御される第１のトランジスタと、
ソースが第１の低電位側電源に接続されドレインが前記出力端子に接続され、第２の制御信号によってオン及びオフを制御される第２のトランジスタと、
ソースが前記第１の低電位側電源より低い第２の低電位側電源に接続されドレインが前記出力端子に接続され、第３の制御信号によってオン及びオフを制御される第３のトランジスタと、
前記入力コントロール信号及び前記リセット信号を入力し、前記リセット信号が第１の信号レベルである場合に初期状態に設定され、前記初期状態では、前記入力コントロール信号のレベルに応じて前記第１のトランジスタ及び前記第３のトランジスタを交互にオン及びオフさせるような前記第１の制御信号及び前記第３の制御信号を出力するとともに、前記リセット信号が前記第１の信号レベルから第２の信号レベルに移行すると前記初期状態が解除され、その後、前記入力コントロール信号の立ち下がりを検出した以降は、前記入力コントロール信号のレベルに応じて前記第２のトランジスタ及び前記第３のトランジスタを交互にオン及びオフさせるような前記第２の制御信号及び前記第３の制御信号を出力する順序回路と
を有することを特徴とする３値信号発生回路。
【請求項２】
前記順序回路は、
前記入力コントロール信号を反転し、反転した信号を前記第３の制御信号として出力するインバータ、及び、前記リセット信号がＬｏｗの状態であるときに前記第３の制御信号の立ち上がりを検出した場合にＨｉｇｈとなり、前記リセット信号がＨｉｇｈである場合にＬｏｗとなる出力コントロール信号を出力するＤ型フリップフロップ回路とを有するエッジ検出回路と、
前記出力コントロール信号及び前記入力コントロール信号の入力に応じて前記第１の制御信号及び前記第２の制御信号を出力するスイッチ回路と、
を有することを特徴とする請求項１に記載の３値信号発生回路。
【請求項３】
前記スイッチ回路は、前記出力コントロール信号の反転信号と前記入力コントロール信号との論理和を反転し、反転した信号を前記第１の制御信号として出力するＮＡＮＤ回路と、
前記出力コントロール信号と前記入力コントロール信号との論理和を前記第２の制御信号として出力するＡＮＤ回路と、を有し、
前記第１のトランジスタがＰチャネルＭＯＳトランジスタ、
前記第２のトランジスタが第１のＮチャネルＭＯＳトランジスタ、
前記第３のトランジスタが第２のＮチャネルＭＯＳトランジスタ、
前記高電位側電源が正電位、
前記第１の低電位側電源がゼロ電位、
前記第２の低電位側電源が負電位、
であることを特徴とする請求項２に記載の３値信号発生回路。
【請求項４】
さらに、前記インバータの出力端と前記第３のトラジスタのゲートとの間に設けられ、入力した信号に応じてその電圧レベルをシフトする第１のレベルシフト回路
を有することを特徴とする請求項３に記載の３値信号発生回路。
【請求項５】
さらに、前記インバータの出力端と前記第３のトラジスタのゲートとの間に設けられ、入力した信号に応じてその電圧レベルをシフトする第１のレベルシフト回路と、
前記ＮＡＮＤ回路の出力端と前記第１のトランジスタのゲートとの間に設けられ、入力した信号に応じてその電圧レベルをシフトする第２のレベルシフト回路と、
を有することを特徴とする請求項３に記載の３値信号発生回路。
【請求項６】
前記スイッチ回路は、前記出力コントロール信号の反転信号と前記入力コントロール信号との論理和を反転し、反転した信号を前記第１の制御信号として出力する第１のＮＡＮＤ回路と、
前記出力コントロール信号と前記入力コントロール信号との論理和を反転し、反転した信号を前記第２の制御信号として出力する第２のＮＡＮＤ回路と、を有し、
前記第１のトランジスタが第１のＰチャネルＭＯＳトランジスタ、
前記第２のトランジスタが第２のＰチャネルＭＯＳトランジスタ、
前記第３のトランジスタがＮチャネルＭＯＳトランジスタ、
前記高電位側電源が第１の正電位、
前記第１の低電位側電源が第２の正電位、
前記第２の低電位側電源がゼロ電位、
であることを特徴とする請求項２に記載の３値信号発生回路
【請求項７】
さらに、前記第１の低電位側電源と前記第２のトランジスタのソースとの間に接続された整流手段
を有することを特徴とする請求項６に記載の３値信号発生回路。
【請求項８】
さらに、前記第１のＮＡＮＤ回路の出力端と前記第１のトランジスタのゲートとの間に設けられ、入力した信号に応じてその電圧レベルをシフトする第１のレベルシフト回路、
前記第２のＮＡＮＤ回路の出力端と前記第２のトラジスタのゲートとの間に設けられ、入力した信号に応じてその電圧レベルをシフトする第２のレベルシフト回路と、
を有することを特徴とする請求項６又は７に記載の３値信号発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２値の入力コントロール信号及び２値のリセット信号を入力し、出力端子から３値の信号を出力する３値信号発生回路に関する。特に、異なる制御信号によってそれぞれ制御される少なくとも３つのトランジスタを有する３値信号発生回路に関する。
【背景技術】
【０００２】
近年、フラットパネルディスプレイに用いられる多チャンネルドライバに、３段階のレベルを有する出力信号を出力する３値信号発生回路が用いられている。従来例の３値信号発生回路として、２つのレベルシフト回路と、ＰＭＯＳ及びＮＭＯＳの相補型ＭＯＳトランジスタとを有する３値信号発生回路が、特開平７−１１４３６１号公報の図２及び図３に開示されている。
【０００３】
図７は、上記従来例の３値信号発生回路の構成を示す図である。従来例の３値信号発生回路は、レベルシフト回路９５、レベルシフト回路９６、制御回路８７、ハイサイドＰチャネルトランジスタ４（以下、「ＨＴＲ４」と記す。）、ロウサイドＮチャネルトランジスタ５（以下、「ＬＴＲ５」と記す。）、ロウサイドＮチャネルトランジスタ６（以下、「ＬＴＲ６」と記す。）を有する。
【０００４】
従来例の３値信号発生回路は、３つの入力端子Ａ、Ｂ及びＣから、各々Ｈｉｇｈ又はＬｏｗの２値信号である入力信号７１、７２及び７３を入力する。Ｈｉｇｈレベルは所定の電源ＶＣＣの電位レベル（以下、「ＶＣＣレベル」と記す。）、Ｌｏｗレベルは接地電位レベル（以下、「接地レベル」と記す。）である。入力端子Ａ、Ｂ及びＣからの各入力信号７１、７２及び７３は制御回路８７に入力される。
【０００５】
制御回路８７は、ＮＯＲ回路８２、８３及び８４、インバータ８１、８５、及び８６を有する。ＮＯＲ回路８２は、入力信号７１、７２及び７３を入力する。ＮＯＲ回路８３は、入力信号７１及び７２を入力する。インバータ８１は、入力信号７３を入力する。ＮＯＲ回路８４は、入力信号７１、７２及びインバータ８１の出力信号を入力する。インバータ８５は、ＮＯＲ回路８２の出力信号を入力する。インバータ８６は、ＮＯＲ回路８３の出力信号を入力する。制御回路８７は、インバータ８５、インバータ８６及びＮＯＲ回路８４の出力から、それぞれ出力信号７４、７５及び７６を出力する。
【０００６】
レベルシフト回路９６は、出力信号７５を入力し、出力信号７５がＨｉｇｈレベル（ＶＣＣレベル）である場合にＶＣＣレベルのＨｉｇｈとなる出力信号７７を出力する。また、出力信号７５がＬｏｗレベル（接地レベル）である場合に電源ＶＣＣの負電位レベル（以下、「−ＶＣＣレベル」と記す。）のＬｏｗとなる出力信号７７を出力する。出力信号７５と７７は、電圧レベルのみが異なる。
【０００７】
レベルシフト回路９５は、出力信号７６を入力し、出力信号７６がＨｉｇｈレベル（ＶＣＣレベル）である場合にＶＣＣレベルのＨｉｇｈレベルである出力信号７８を出力する。また、出力信号７６がＬｏｗレベル（接地レベル）である場合に−ＶＣＣレベルのＬｏｗレベルである出力信号７８を出力する。出力信号７６と７８は、電圧レベルのみが異なる。
【０００８】
出力信号７４は、ＨＴＲ４のゲート端子に入力され、ＨＴＲ４のオン及びオフを制御する。ＨＴＲ４のソース端子及びバックゲート端子はＶＣＣレベルに接続され、ドレイン端子は出力端子７９（以下、ＣＯＭ７９と記す。）及びＬＴＲ５とＬＴＲ６のドレイン端子に接続される。ＨＴＲ４は、出力信号７４がＬｏｗの時にオンとなり、Ｈｉｇｈの時にオフとなる。
【０００９】
出力信号７７は、ＬＴＲ５のゲート端子に入力され、ＬＴＲ５のオン及びオフを制御する。ＬＴＲ５のドレイン端子はＣＯＭ７９に接続され、ソース端子は接地レベルに接続され、バックゲート端子は−ＶＣＣレベルに接続される。ＬＴＲ５は、出力信号７７がＨｉｇｈの時にオンとなり、Ｌｏｗの時にオフとなる。
【００１０】
出力信号７８は、ＬＴＲ６のゲート端子に入力され、ＬＴＲ６のオン及びオフを制御する。ＬＴＲ６のドレイン端子はＣＯＭ７９に接続され、ソース端子及びバックゲート端子は−ＶＣＣレベルに接続される。ＬＴＲ６は、出力信号７８がＨｉｇｈの時にオンとなり、Ｌｏｗの時にオフとなる。
【００１１】
上記のように構成された従来例の３値信号発生回路について、その動作を説明する。図８は、図７に示した従来例に係る３値信号発生回路の各部の動作波形を示す。なお、以下の説明において、ＬｏｗをＬで示し、ＨｉｇｈをＨで示す。
【００１２】
制御回路８７において、入力信号７１，入力信号７２，入力信号７３が［Ｌ，Ｌ，Ｌ］の時、出力信号７４，出力信号７５，出力信号７６が［Ｌ，Ｌ，Ｌ］となる。
【００１３】
入力信号７１，入力信号７２，入力信号７３が［Ｌ，Ｌ，Ｈ］の時、出力信号７４，出力信号７５，出力信号７６が［Ｈ，Ｌ，Ｈ］となる。
【００１４】
それ以外の入力信号７１，入力信号７２，入力信号７３が［Ｈ，Ｈ，Ｈ］、［Ｈ，Ｈ，Ｌ］、［Ｈ，Ｌ，Ｌ］、［Ｌ，Ｈ，Ｈ］、［Ｌ，Ｈ，Ｌ］、［Ｈ，Ｌ，Ｈ］のいずれかの時、出力信号７４，出力信号７５，出力信号７６が［Ｈ，Ｈ，Ｌ］となる。
【００１５】
出力信号７５は、レベルシフト回路９６によってレベル変換され、出力信号７７として出力される。出力信号７６は、レベルシフト回路９５によってレベル変換され、出力信号７８として出力される。
【００１６】
出力信号７４，出力信号７７，出力信号７８が［Ｌ，Ｌ，Ｌ］の時、ＨＴＲ４がオン、ＬＴＲ５及びＬＴＲ６がオフとなる。この場合、ＣＯＭ７９からはＶＣＣレベルの出力信号が出力される。
【００１７】
出力信号７４，出力信号７７，出力信号７８が［Ｈ，Ｈ，Ｌ］の時、ＨＴＲ４及びＬＴＲ６がオフ、ＬＴＲ５がオンとなる。この場合、ＣＯＭ７９からは接地レベルの出力信号が出力される。
【００１８】
出力信号７４，出力信号７７，出力信号７８が［Ｈ，Ｌ，Ｈ］の時、ＨＴＲ４及びＬＴＲ５がオフ、ＬＴＲ６がオンとなる。この場合、ＣＯＭ７９からは−ＶＣＣレベルの出力信号が出力される。
【００１９】
以上の動作により、従来例の３値信号回路は、ＶＣＣレベル、接地レベル及び−ＶＣＣレベルの３段階のレベルを有する出力信号をＣＯＭ７９から出力するものであった。
【００２０】
【特許文献１】特開平０７−１１４３６１号公報。
【発明の開示】
【発明が解決しようとする課題】
【００２１】
上記の従来例の３値信号回路の構成では、入力信号７１、７２及び７３の３つの入力信号が必要である。そのため、例えばＰＤＰ（Plasma Display Panel）ドライバ等のようにＨｉｇｈ又はＬｏｗの２値の入力コントロール信号と２値のリセット信号しか用いないシステムにおいては、３値信号を出力するために、入力端子を増設する等のシステム変更が必要となるという問題があった。特に、従来例の３値信号回路を、ＰＤＰパネル等に使用される多チャンネルドライバに内蔵した場合、システムを変更して入力信号を３つにするために回路が複雑化し、装置全体の小型化及び低コスト化に不利となる。
【００２２】
本発明の主たる目的は、２値の入力コントロール信号と２値のリセット信号とを用いて最適な３値信号を出力し、小型化及び低コスト化に適した３値信号発生回路を提供することである。
【課題を解決するための手段】
【００２３】
上記課題を解決するために、本発明は以下の構成を有する。第１の観点による発明の３値信号発生回路は、２値の入力コントロール信号及び２値のリセット信号を入力し、出力端子から３値の信号を出力する３値信号発生回路であって、ソースが高電位側電源に接続されドレインが前記出力端子に接続され、第１の制御信号によってオン及びオフを制御される第１のトランジスタと、ソースが第１の低電位側電源に接続されドレインが前記出力端子に接続され、第２の制御信号によってオン及びオフを制御される第２のトランジスタと、ソースが前記第１の低電位側電源より低い第２の低電位側電源に接続されドレインが前記出力端子に接続され、第３の制御信号によってオン及びオフを制御される第３のトランジスタと、前記入力コントロール信号及び前記リセット信号を入力し、前記リセット信号が第１の信号レベルである場合に初期状態に設定され、前記初期状態では、前記入力コントロール信号のレベルに応じて前記第１のトランジスタ及び前記第３のトランジスタを交互にオン及びオフさせるような前記第１の制御信号及び前記第３の制御信号を出力するとともに、前記リセット信号が前記第１の信号レベルから第２の信号レベルに移行すると前記初期状態が解除され、その後、前記入力コントロール信号の立ち下がりを検出した以降は、前記入力コントロール信号のレベルに応じて前記第２のトランジスタ及び前記第３のトランジスタを交互にオン及びオフさせるような前記第２の制御信号及び前記第３の制御信号を出力する順序回路とを有する。
【００２４】
この発明によれば、例えば、Ｈｉｇｈ又はＬｏｗの２値の入力コントロール信号と２値のリセット信号しか用いないシステムにおいても、システムを変更することなく、最適な３値信号を出力することができる。本発明の３値信号発生回路が例えばＰＤＰパネル等に使用される多チャンネルドライバに内蔵された場合、システム変更及び入力信号を３つにするための回路を必要としない。従って、本発明の３値信号発生回路は、小型化及び低コスト化に最適である。
【００２５】
第２の観点による発明の３値信号発生回路は、請求項１に記載の３値信号発生回路において、前記順序回路は、前記入力コントロール信号を反転し、反転した信号を前記第３の制御信号として出力するインバータ、及び、前記リセット信号がＬｏｗで、かつ前記第３の制御信号の立ち上がりを検出した場合にＨｉｇｈとなり、前記リセット信号がＨｉｇｈである場合にＬｏｗとなる出力コントロール信号を出力するＤ型フリップフロップ回路とを有するエッジ検出回路と、前記出力コントロール信号及び前記入力コントロール信号の入力に応じて前記第１の制御信号及び前記第２の制御信号を出力するスイッチ回路と、を有する。
【００２６】
この発明によれば、例えば、Ｈｉｇｈ又はＬｏｗの２値の入力コントロール信号と２値のリセット信号しか用いないシステムにおいて、簡易な構成で最適な３値信号を出力することができる。従って、本発明の３値信号発生回路は、小型化及び低コスト化に最適である。
【００２７】
第３の観点による発明の３値信号発生回路は、本発明の第２の観点による前記３値信号発生回路において、前記スイッチ回路は、前記出力コントロール信号の反転信号と前記入力コントロール信号との論理和を反転し、反転した信号を前記第１の制御信号として出力するＮＡＮＤ回路と、前記出力コントロール信号と前記入力コントロール信号との論理和を前記第２の制御信号として出力するＡＮＤ回路と、を有し、前記第１のトランジスタがＰチャネルＭＯＳトランジスタ、前記第２のトランジスタが第１のＮチャネルＭＯＳトランジスタ、前記第３のトランジスタが第２のＮチャネルＭＯＳトランジスタ、前記高電位側電源が正電位、前記第１の低電位側電源がゼロ電位、前記第２の低電位電源が負電位、である。
【００２８】
この発明によれば、プラスマイナス電源によって、高電位側電源に正電位、第１の低電位側電源にゼロ電位、及び第２の低電位電源に負電位を入力する場合において、最適な３値信号を出力する３値信号発生回路を実現できる。
【００２９】
第４の観点による発明の３値信号発生回路は、本発明の第３の観点による３値信号発生回路において、さらに、前記インバータの出力端と前記第３のトラジスタのゲートとの間に設けられ、入力した信号に応じてその電圧レベルをシフトする第１のレベルシフト回路を有する。
【００３０】
この発明によれば、プラスマイナス電源によって、高電位側電源に正電位、第１の低電位側電源にゼロ電位、及び第２の低電位電源に負電位を入力する場合において、インバータの出力をレベルシフトすることによって第３の制御信号を得る。これにより、最適な３値信号を出力する３値信号発生回路を実現できる。
【００３１】
第５の観点による発明の３値信号発生回路は、本発明の第３の観点による３値信号発生回路において、さらに、前記インバータの出力端と前記第３のトラジスタのゲートとの間に設けられ、入力した信号に応じてその電圧レベルをシフトする第１のレベルシフト回路と、前記ＮＡＮＤ回路の出力端と前記第１のトランジスタのゲートとの間に設けられ、入力した信号に応じてその電圧レベルをシフトする第２のレベルシフト回路と、を有する。
【００３２】
この発明によれば、プラスマイナス電源によって、高電位側電源に正電位、第１の低電位側電源にゼロ電位、及び第２の低電位電源に負電位を入力する場合において、インバータの出力をレベルシフトすることによって第３の制御信号を得、また、ＮＡＮＤ回路の出力をレベルシフトすることによって第１の制御信号を得る。これにより、正電位及び負電位をさらに高く設定することを可能とし、高電圧を入力するドライバ等にも使用可能な３値信号発生回路を実現できる。
【００３３】
第６の観点による発明の３値信号発生回路は、本発明の第２の観点による前記３値信号発生回路において、前記スイッチ回路は、前記出力コントロール信号の反転信号と前記入力コントロール信号との論理和を反転し、反転した信号を前記第１の制御信号として出力する第１のＮＡＮＤ回路と、前記出力コントロール信号と前記入力コントロール信号との論理和を反転し、反転した信号を前記第２の制御信号として出力する第２のＮＡＮＤ回路と、を有し、前記第１のトランジスタが第１のＰチャネルＭＯＳトランジスタ、前記第２のトランジスタが第２のＰチャネルＭＯＳトランジスタ、前記第３のトランジスタがＮチャネルＭＯＳトランジスタ、前記高電位側電源が第１の正電位、前記第１の低電位側電源が第２の正電位、前記第２の低電位側電源がゼロ電位、である。
【００３４】
この発明によれば、プラス電源によって、高電位側電源に第１の正電位、第１の低電位側電源に第２の正電位、及び第２の低電位電源にゼロ電位を入力する場合において、最適な３値信号を出力する３値信号発生回路を実現できる。
【００３５】
第７の観点による発明の３値信号発生回路は、本発明の第６の観点による前記３値信号発生回路において、さらに、前記第１の低電位側電源と前記第２のトランジスタのソースとの間に接続された整流手段を有する。
【００３６】
この発明によれば、プラス電源によって、高電位側電源に第１の正電位、第１の低電位側電源に第２の正電位、及び第２の低電位電源にゼロ電位を入力する場合において、第１の正電位から第２の正電位に電流が逆流することを防止できる、信頼性の高い３値信号発生回路を実現できる。
【００３７】
第８の観点による発明の３値信号発生回路は、本発明の第６又は第７の観点による３値信号発生回路において、さらに、前記第１のＮＡＮＤ回路の出力端と前記第１のトランジスタのゲートとの間に設けられ、入力した信号に応じてその電圧レベルをシフトする第１のレベルシフト回路、前記第２のＮＡＮＤ回路の出力端と前記第２のトラジスタのゲートとの間に設けられ、入力した信号に応じてその電圧レベルをシフトする第２のレベルシフト回路と、を有する。
【００３８】
この発明によれば、プラス電源によって、高電位側電源に第１の正電位、第１の低電位側電源に第２の正電位、及び第２の低電位電源にゼロ電位を入力する場合において、第１のＮＡＮＤ回路の出力をレベルシフトすることによって第１の制御信号を得、また、第２のＮＡＮＤ回路の出力をレベルシフトすることによって第２の制御信号を得る。これにより、最適な３値信号を出力する３値信号発生回路を実現できる。
【発明の効果】
【００３９】
本発明の３値信号発生回路は、Ｈｉｇｈ又はＬｏｗの２値の入力コントロール信号と２値のリセット信号しか用いないシステムにおいても、システムを変更することなく、最適な３値信号を出力することができ、小型化及び低コスト化に最適であるという効果を有する。
【発明を実施するための最良の形態】
【００４０】
以下本発明の実施をするための最良の形態を具体的に示した実施形態について、図面とともに記載する。
【００４１】
実施形態１．
図１及び図２を参照して、本発明の実施形態１に係る３値信号発生回路について説明する。図１は、本発明の実施形態１に係る３値信号発生回路の構成を示す図である。図１において、本実施形態における３値信号発生回路は、順序回路１、レベルシフト回路２、３値出力発生回路３を有する。
【００４２】
順序回路１は、エッジ検出回路７及びスイッチ回路８を有する。３値出力発生回路３は、ハイサイドＰチャネルトランジスタ４（以下、「ＨＴＲ４」と記す。）、ロウサイドＮチャネルトランジスタ５（以下、「ＬＴＲ５」と記す。）及びロウサイドＮチャネルトランジスタ６（以下、「ＬＴＲ６」と記す。）を有する。
【００４３】
順序回路１のエッジ検出回路７は、Ｄフリップフロップ回路１０及びインバータ９によって構成される。
【００４４】
インバータ９の入力端はトリガ端子に接続され、出力端はＤフリップフロップ回路１０のＣＬＫ端子及びレベルシフト回路２に接続される。インバータ９は、トリガ端子から入力コントロール信号９０を入力し、入力した信号を反転し、反転した信号を出力信号１６として出力する。
【００４５】
Ｄフリップフロップ回路１０のＤ端子は所定のＶＣＣ電源の電位レベル（以下、「ＶＣＣレベル」と記す。）に接続され、Ｒ端子はリセット端子に接続され、ＣＬＫ端子はインバータ９の出力端に接続され、非反転出力端子（Ｑ）はスイッチ回路８のＡＮＤ回路１３の一方の入力端及びスイッチ回路８のインバータ１１の入力端に接続される。Ｄフリップフロップ回路１０は、Ｒ端子からリセット信号９１（以下、「ＣＬＲ信号９１」と記す。）を入力し、ＣＬＫ端子からインバータ９が出力する出力信号１６をクロックとして入力し、非反転出力端子（Ｑ）から出力コントロール信号１８（以下、「ＯＣ信号１８」と記す。）を出力する。
【００４６】
Ｄフリップフロップ回路１０は、Ｒ端子に入力されるＣＬＲ信号９１のＨｉｇｈレベル（Ｄ端子電位）を検出すると（Ｈｉｇｈレベル検出型）初期状態に設定される。Ｄフリップフロップ回路１０は、初期状態において、ＬｏｗレベルのＯＣ信号１８を出力する。また、Ｄフリップフロップ回路１０は、ＣＬＲ信号９１がＨｉｇｈレベルからＬｏｗレベル（接地レベル）に移行して初期状態が解除された後、インバータ９の出力信号１６の立ち上がりエッジを検出すると（立ち上がりエッジ検出型）トリガされ、ＨｉｇｈレベルのＯＣ信号１８を出力する。一旦ＨｉｇｈレベルとなったＯＣ信号１８は、次にＤフリップフロップ回路１０にＨｉｇｈレベルのＣＬＲ信号９１が入力されて再び初期状態に設定されるまで、Ｈｉｇｈレベルのまま保持される。
【００４７】
順序回路１のスイッチ回路８は、ＡＮＤ回路１３、インバータ１１、ＮＡＮＤ回路１２によって構成される。
【００４８】
ＡＮＤ回路１３の一方の入力端はＤフリップフロップ回路１０の非反転出力端子（Ｑ）に接続され、他方の入力端はトリガ端子に接続される。ＡＮＤ回路１３は、トリガ端子からの入力コントロール信号９０及びＤフリップフロップ回路１０からのＯＣ信号１８を入力し、両者の論理和を出力信号１５として出力する。
【００４９】
インバータ１１の入力端はＤフリップフロップ回路１０の非反転出力端子（Ｑ）に接続され、出力端はＮＡＮＤ回路１２の一方の入力端に接続される。インバータ１１は、Ｄフリップフロップ回路１０からのＯＣ信号１８を入力し、入力した信号を反転し、反転した信号を出力する。
【００５０】
ＮＡＮＤ回路１２の一方の入力端はインバータ１１の出力端に接続され、他方の入力端はトリガ端子に接続され、出力端はＨＴＲ４のゲート端子に接続される。ＮＡＮＤ回路１２は、インバータ１１の出力及びトリガ端子からの入力コントロール信号９０を入力し、両者の論理和を反転し、反転した信号を出力信号１４として出力する。
【００５１】
レベルシフト回路２は、ＶＣＣレベル、ＶＣＣ電源の負電位レベル（以下、「−ＶＣＣレベル」と記す。）、インバータ９の出力端、及び、ＬＴＲ６のゲート端子に接続される。レベルシフト回路２は、インバータ９から出力信号１６を入力し、出力信号１６がＨｉｇｈレベル（ＶＣＣレベル）の時は、ＶＣＣレベルのＨｉｇｈレベルの出力信号１７を出力し、出力信号１６がＬｏｗレベル（接地レベル）の時は、−ＶＣＣレベルとなるＬｏｗレベルの出力信号１７を出力する。出力信号１６と出力信号１７とは、電圧レベルのみが異なる。
【００５２】
３値出力発生回路３のＨＴＲ４のゲート端子はＮＡＮＤ回路１２の出力端に接続され、ソース端子及びバックゲート端子はＶＣＣレベルに接続され、ドレイン端子はドライバ接続端子及びＬＴＲ５とＬＴＲ６のドレイン端子に接続される。ＨＴＲ４は、ＮＡＮＤ回路１２からの出力信号１４によってオン（導通状態、閉）及びオフ（遮断状態、開）を制御され、出力信号１４がＬｏｗの時にオン、Ｈｉｇｈの時にオフとなる。
【００５３】
３値出力発生回路３のＬＴＲ５のゲート端子はＡＮＤ回路１３の出力端に接続され、ドレイン端子はドライバ接続端子に接続され、ソース端子は接地レベルに接続され、バックゲート端子は−ＶＣＣレベルに接続される。ＬＴＲ５は、出力信号１５によってオン（導通状態、閉）及びオフ（遮断状態、開）を制御され、出力信号１５がＨｉｇｈの時にオン、Ｌｏｗの時にオフとなる。
【００５４】
３値出力発生回路３のＬＴＲ６のゲート端子はレベルシフト回路２に接続され、ドレイン端子はドライバ接続端子に接続され、ソース端子及びバックゲート端子は−ＶＣＣレベルに接続される。ＬＴＲ６は、レベルシフト回路２からの出力信号１７によってオン（導通状態、閉）及びオフ（遮断状態、開）を制御され、出力信号１７がＨｉｇｈの時にオン、Ｌｏｗの時にオフとなる。
【００５５】
上記のように構成された本実施形態における３値信号発生回路について、その動作を説明する。図２は、図１に示した本発明の実施形態１に係る３値信号発生回路の各部の動作波形を示す。図２において、トリガ端子から入力される信号（入力コントロール信号９０）、リセット端子から入力される信号（ＣＬＲ信号９１）、エッジ検出回路７のＤフリップフロップ回路１０の非反転出力端子（Ｑ）から出力される信号（ＯＣ信号１８）、スイッチ回路８のＮＡＮＤ回路１２から出力される信号（出力信号１４）、スイッチ回路８のＡＮＤ回路１３から出力される信号（出力信号１５）、エッジ検出回路７のインバータ９から出力される信号（出力信号１６）、及びドライバ接続端子から出力される信号（ＯＵＴ信号９２）のそれぞれの動作波形が示されている。
【００５６】
本実施形態の３値信号発生回路は、例えば、図２に示すような、Ｈｉｇｈ又はＬｏｗの２値信号である入力コントロール信号９０及びＣＬＲ信号９１を入力する。本実施形態において、入力コントロール信号９０及びＣＬＲ信号９１のＨｉｇｈレベルにはＶＣＣレベル、Ｌｏｗレベルには接地レベルを用いる。
【００５７】
入力コントロール信号９０及びＣＬＲ信号９１は順序回路１に入力される。順序回路１は、入力コントロール信号９０をＣＬＲ信号９１に応じてエッジ検出回路７及びスイッチ回路８で処理し、出力信号１４、１５及び１６を出力する。
【００５８】
エッジ検出回路７のインバータ９は、入力した入力コントロール信号９０を反転し、反転した信号を出力信号１６として出力する。図２において、入力コントロール信号９０が時刻Ｔ２〜Ｔ３の期間、時刻Ｔ４〜Ｔ５の期間及び時刻Ｔ７〜Ｔ８の期間においてＬｏｗレベルであるので、出力信号１６は、時刻Ｔ２〜Ｔ３の期間、時刻Ｔ４〜Ｔ５の期間及び時刻Ｔ７〜Ｔ８の期間においてＨｉｇｈレベルである。
【００５９】
エッジ検出回路７のＤフリップフロップ回路１０の非反転出力端子（Ｑ）から出力されるＯＣ信号１８の初期状態はＬｏｗレベルである。リセット端子から入力されたＣＬＲ信号９１がＨｉｇｈレベルである場合、Ｄフリップフロップ回路１０が初期状態に設定され、ＯＣ信号１８はＬｏｗレベルとなる（図２の時刻Ｔ０〜Ｔ１の期間）。ＣＬＲ信号９１がＨｉｇｈレベルからＬｏｗレベルに移行するとＤフリップフロップ回路１０の初期状態が解除される（図２の時刻Ｔ１）。その後、インバータ９の出力信号１６の立ち上がりが検出されると、Ｄフリップフロップ回路１０がトリガされ、ＯＣ信号１８はＨｉｇｈレベルとなる（図２の時刻Ｔ２）。ＯＣ信号１８は、次にＨｉｇｈレベルのＣＬＲ信号９１が検出されるまでＨｉｇｈレベルを維持する（図２の時刻Ｔ２〜Ｔ６の期間）。
【００６０】
順序回路１のスイッチ回路８のＡＮＤ回路１３は、入力コントロール信号９０及びＯＣ信号１８を入力し、出力信号１５を出力する。出力信号１５は、入力コントロール信号９０及びＯＣ信号１８のうち、いずれか１つがＬｏｗレベルである場合、Ｌｏｗとなる（図２の時刻Ｔ３以前の期間、時刻Ｔ４〜Ｔ５の期間及び時刻Ｔ６以降の期間）。また、入力コントロール信号９０及びＯＣ信号１８のうち両方がＨｉｇｈレベルであるので、Ｈｉｇｈとなる（時刻Ｔ３〜Ｔ４の期間及び時刻Ｔ５〜Ｔ６の期間）。
【００６１】
ＮＡＮＤ回路１２は、ＯＣ信号１８の反転信号及び入力コントロール信号９０を入力し、出力信号１４を出力する。出力信号１４は、ＯＣ信号１８の反転信号及び入力コントロール信号９０のうち、いずれか１つがＬｏｗレベルであ場合、Ｈｉｇｈとなる（時刻Ｔ２〜Ｔ６の期間及び時刻Ｔ７〜Ｔ８の期間）。また、ＯＣ信号１８の反転信号及び入力コントロール信号９０の両方がＨｉｇｈレベルの場合、Ｌｏｗとなる（図２の時刻Ｔ２以前の期間、時刻Ｔ６〜Ｔ７の期間及び時刻Ｔ８以降の期間）。
【００６２】
順序回路１の出力信号１６は、レベルシフト回路２に入力され、レベル変換された後、出力信号１７として出力される。出力信号１６と出力信号１７とは、電圧レベルのみが異なり、ほぼ同じ波形となる。
【００６３】
順序回路１の出力信号１４、出力信号１５及びレベルシフト回路２の出力信号１７は、３値出力発生回路３にそれぞれ入力される。出力信号１４は３値出力発生回路３のＨＴＲ４を制御し、出力信号１５は３値出力発生回路３のＬＴＲ５を制御し、出力信号１７は３値出力発生回路３のＬＴＲ６を制御する。
【００６４】
上記の動作から、順序回路１及びレベルシフト回路２からの各出力信号１４、１５及び１７と、入力コントロール信号９０及びＯＣ信号１８との関係は以下のようになる。なお、以下の説明において、ＬｏｗをＬで示し、ＨｉｇｈをＨで示す。
【００６５】
入力コントロール信号９０，ＯＣ信号１８が［Ｈ，Ｈ］の時、出力信号１４，出力信号１５，出力信号１７が［Ｈ，Ｈ，Ｌ］となる。
【００６６】
入力コントロール信号９０，ＯＣ信号１８が［Ｈ，Ｌ］の時、出力信号１４，出力信号１５，出力信号１７が［Ｌ，Ｌ，Ｌ］となる。
【００６７】
入力コントロール信号９０，ＯＣ信号１８が［Ｌ，Ｈ］又は［Ｌ，Ｌ］の時、出力信号１４，出力信号１５，出力信号１７が［Ｈ，Ｌ，Ｈ］となる。
【００６８】
また、各出力信号１４、１５及び１７と、ドライバ接続端子から出力されるＯＵＴ信号９２との関係は以下のようになる。
【００６９】
出力信号１４，出力信号１５，出力信号１７が［Ｌ，Ｌ，Ｌ］の時、ＨＴＲ４がオンとなり、ＬＴＲ５及びＬＴＲ６がオフとなる。この場合、ＨＴＲ４のソース端子のＶＣＣレベルの信号がドライバ接続端子に印加されるため、ドライバ接続端子からはＶＣＣレベルのＯＵＴ信号９２が出力される。
【００７０】
出力信号１４，出力信号１５，出力信号１７が［Ｈ，Ｈ，Ｌ］の時、ＬＴＲ５がオンとなり、ＨＴＲ４及びＬＴＲ６がオフとなる。この場合、ＬＴＲ５のソース端子の接地レベルの信号がドライバ接続端子に印加されるため、ドライバ接続端子からは接地レベルのＯＵＴ信号９２が出力される。
【００７１】
出力信号１４，出力信号１５，出力信号１７が［Ｈ，Ｌ，Ｈ］の時、ＬＴＲ６がオンとなり、ＨＴＲ４及びＬＴＲ５がオフとなる。この場合、ＬＴＲ６のソース端子の−ＶＣＣレベルの信号がドライバ接続端子に印加されるため、ドライバ接続端子からは−ＶＣＣレベルのＯＵＴ信号９２が出力される。
【００７２】
したがって、ＯＣ信号１８がＬｏｗレベルである場合、入力コントロール信号９０に応じてＨＴＲ４及びＬＴＲ６が交互にオン及びオフされるように制御され、ＯＣ信号１８がＨｉｇｈレベルである場合、入力コントロール信号９０に応じてＬＴＲ５及びＬＴＲ６が交互にオン及びオフされるように制御される。これによって、ドライバ接続端子から３値の信号を出力することができる。
【００７３】
以上に述べたように、本実施形態の３値信号発生回路は、Ｈｉｇｈ又はＬｏｗの２値の入力コントロール信号と２値のリセット信号を入力した場合に、ＶＣＣレベル、接地レベル及び−ＶＣＣレベルの３値の信号を出力することができる。本実施形態の３値信号発生回路によれば、Ｈｉｇｈ又はＬｏｗの２値の入力コントロール信号と２値のリセット信号しか用いないシステムにおいても、システムを変更することなく、最適な３値信号を出力することにより、小型化及び低コスト化に適した３値信号発生回路を実現できる。
【００７４】
なお、本実施形態においては、インバータ９の出力端とＬＴＲ６のゲート端子との間にレベルシフト回路２を設けてある。しかし、これに限らず、順序回路１を接地レベルではなく−ＶＣＣレベルに接続した場合、レベルシフト回路２を設けなくとも、ＶＣＣレベル、接地レベル及び−ＶＣＣレベルの３値の信号を出力する、という本実施形態の効果が得られる。
【００７５】
実施形態２．
図３及び図４を参照して、本発明の実施形態２に係る３値信号発生回路について説明する。図３は、本発明の実施形態２に係る３値信号発生回路の構成を示す図である。図３において、レベルシフト回路２に代えてレベルシフト回路２５を有する点、３値出力発生回路３に代えて３値出力発生回路２７を有する点、及びレベルシフト回路２６を有する点において、図１に示した実施形態１とは異なる。
【００７６】
また、図７に示した従来例の３値信号発生回路及び図１に示した実施形態１の３値信号発生回路は、比較的低いＶＣＣレベル（例えば、１０Ｖ程度）を電源電圧とするＣＭＯＳ回路等を動作させるのに対して、本実施形態における３値信号発生回路は、ＶＣＣレベルよりも高いレベルの電圧（例えば、１００Ｖ以上）を電源電圧とする回路を動作させることができる。それ以外の点においては実施形態１と同様であり、同一符号を付した要素についての詳細な説明は省略する。
【００７７】
３値出力発生回路２７は、ハイサイドＰチャネルトランジスタ２８（以下、「ＨＴＲ２８」と記す。）、ロウサイドＮチャネルトランジスタ２９（以下、「ＬＴＲ２９」と記す。）及びロウサイドＮチャネルトランジスタ３０（以下、「ＬＴＲ３０」と記す。）を有する。
【００７８】
レベルシフト回路２６は、接地レベル、正側高電圧電源入力端子（以下、「ＶＤＤＨ端子」）、ＮＡＮＤ回路１２の出力端、及びＨＴＲ２８のゲート端子に接続される。レベルシフト回路２６は、ＮＡＮＤ回路１２の出力信号１４を入力し、出力信号１４がＨｉｇｈレベル（ＶＣＣレベル）の時は、ＶＤＤＨ端子の電位レベル（以下、「ＶＤＤＨレベル」と記す。）のＨｉｇｈレベルの出力信号３３を出力し、出力信号１４がＬｏｗレベル（接地レベル）の時は、接地レベルのＬｏｗレベルの出力信号３３を出力する。出力信号１４と出力信号３３とは、電圧レベルのみが異なる。また、ＶＤＤＨレベルは、図７に示した従来例の３値信号発生回路及び図１に示した実施形態１の３値信号発生回路におけるＶＣＣレベルの電圧レベル（ＶＣＣレベル）よりも高い電圧に設定されている。
【００７９】
レベルシフト回路２５は、接地レベル、負側高電圧電源入力端子（以下、「−ＶＤＤＨ端子」）、インバータ９の出力端、及びＬＴＲ３０のゲート端子に接続される。レベルシフト回路２５は、インバータ９から出力信号１６を入力し、出力信号１６がＨｉｇｈレベル（ＶＣＣレベル）の時は、接地レベルのＨｉｇｈレベルの出力信号３４を出力し、出力信号１６がＬｏｗレベル（接地レベル）の時は、−ＶＤＤＨ端子の電位レベル（以下、「−ＶＤＤＨレベル」と記す。）のＬｏｗレベルの出力信号３４を出力する。出力信号１６と出力信号３４とは、電圧レベルのみが異なる。なお、−ＶＤＤＨレベルは、ＶＤＤＨ端子の負電位に等しい。
【００８０】
３値出力発生回路２７のＨＴＲ２８は、ゲート端子がレベルシフト回路２６に接続され、ソース端子及びバックゲート端子がＶＤＤＨレベルに接続され、ドレイン端子がドライバ接続端子及びＬＴＲ２９とＬＴＲ３０のドレイン端子に接続される。ＨＴＲ２８は、レベルシフト回路２６からの出力信号３３によってオン（導通状態、閉）及びオフ（遮断状態、開）を制御され、出力信号３３がＬｏｗの時にオン、Ｈｉｇｈの時にオフとなる。
【００８１】
３値出力発生回路２７のＬＴＲ２９は、ゲート端子がＡＮＤ回路１３の出力端に接続され、ドレイン端子がドライバ接続端子に接続され、ソース端子が接地レベルに接続され、バックゲート端子が−ＶＤＤＨレベルに接続される。ＬＴＲ２９は、出力信号１５によってオン（導通状態、閉）及びオフ（遮断状態、開）を制御され、出力信号１５がＨｉｇｈの時にオン、Ｌｏｗの時にオフとなる。
【００８２】
３値出力発生回路２７のＬＴＲ３０は、ゲート端子がレベルシフト回路２５に接続され、ドレイン端子がドライバ接続端子に接続され、ソース端子及びバックゲート端子が−ＶＤＤＨレベルに接続される。ＬＴＲ３０はレベルシフト回路２５からの出力信号３４によってオン（導通状態、閉）及びオフ（遮断状態、開）を制御され、出力信号３４がＨｉｇｈの時にオン、Ｌｏｗの時にオフとなる。
【００８３】
上記のように構成された本実施形態における３値信号発生回路について、その動作を説明する。図４は、図３に示した本発明の実施形態２に係る３値信号発生回路の各部の動作波形を示す。図４において、トリガ端子から入力される信号（入力コントロール信号９０）、リセット端子から入力される信号（ＣＬＲ信号９１）、エッジ検出回路７のＤフリップフロップ回路１０の非反転出力端子（Ｑ）から出力される信号（ＯＣ信号１８）、スイッチ回路８のＮＡＮＤ回路１２から出力される信号（出力信号１４）、スイッチ回路８のＡＮＤ回路１３から出力される信号（出力信号１５）、エッジ検出回路７のインバータ９から出力される信号（出力信号１６）、及びドライバ接続端子から出力される信号（ＯＵＴ信号９３）のそれぞれの動作波形が示されている。
【００８４】
本実施形態の３値信号発生回路は、例えば、図４に示すような、Ｈｉｇｈ又はＬｏｗの２値信号である入力コントロール信号９０及びＣＬＲ信号９１を入力する。本実施形態において、入力コントロール信号９０及びＣＬＲ信号９１のＨｉｇｈレベルにはＶＣＣレベル、Ｌｏｗレベルには接地レベルを用いる。
【００８５】
入力コントロール信号９０及びＣＬＲ信号９１は順序回路１に入力される。順序回路１は、入力コントロール信号９０をＣＬＲ信号９１に応じてエッジ検出回路７及びスイッチ回路８で処理し、出力信号１４、１５及び１６を出力する。出力信号１４、１５及び１６の動作については、図２に示した実施形態１に係る３値信号発生回路での動作と同様であるので、重複した説明は省略する。
【００８６】
順序回路１の出力信号１６は、レベルシフト回路２５に入力され、レベル変換された後、出力信号３４として出力される。出力信号１６と出力信号３４とは、電圧レベルのみが異なり、ほぼ同じ波形となる。また、順序回路１の出力信号１４は、レベルシフト回路２６に入力され、レベル変換された後、出力信号３３として出力される。出力信号１４と出力信号３３とは、電圧レベルのみが異なり、ほぼ同じ波形となる。
【００８７】
レベルシフト回路２の出力信号３３、順序回路１の出力信号１５、レベルシフト回路２５の出力信号３４は、３値出力発生回路２７にそれぞれ入力される。出力信号３３は３値出力発生回路２７のＨＴＲ２８を制御し、出力信号１５は３値出力発生回路２７のＬＴＲ２９を制御し、出力信号３４は３値出力発生回路３のＬＴＲ３０を制御する。
【００８８】
上記の動作から、レベルシフト回路２６、順序回路１及びレベルシフト回路２５からの各出力信号３３、１５及び３４と、入力コントロール信号９０及びＯＣ信号１８との関係は以下のようになる。
【００８９】
入力コントロール信号９０，ＯＣ信号１８が［Ｈ，Ｈ］の時、出力信号３３，出力信号１５，出力信号３４が［Ｈ，Ｈ，Ｌ］となる。
【００９０】
入力コントロール信号９０，ＯＣ信号１８が［Ｈ，Ｌ］の時、出力信号３３，出力信号１５，出力信号３４が［Ｌ，Ｌ，Ｌ］となる。
【００９１】
入力コントロール信号９０，ＯＣ信号１８が［Ｌ，Ｈ］及び［Ｌ，Ｌ］の時、出力信号３３，出力信号１５，出力信号３４が［Ｈ，Ｌ，Ｈ］となる。
【００９２】
また、各出力信号３３、１５及び３４と、ドライバ接続端子から出力されるＯＵＴ信号９３との関係は以下のようになる。
【００９３】
出力信号３３，出力信号１５，出力信号３４が［Ｌ，Ｌ，Ｌ］の時、ＨＴＲ２８がオンとなり、ＬＴＲ２９及びＬＴＲ３０がオフとなる。この場合、ＨＴＲ２８のソース端子のＶＤＤＨレベルの信号がドライバ接続端子に印加されるため、ドライバ接続端子からはＶＤＤＨレベルのＯＵＴ信号９３が出力される。
【００９４】
出力信号３３，出力信号１５，出力信号３４が［Ｈ，Ｈ，Ｌ］の時、ＬＴＲ２９がオンとなり、ＨＴＲ２８及びＬＴＲ３０がオフとなる。この場合、ＬＴＲ２９のソース端子の接地レベルの信号がドライバ接続端子に印加されるため、ドライバ接続端子からは接地レベルのＯＵＴ信号９３が出力される。
【００９５】
出力信号３３，出力信号１５，出力信号３４が［Ｈ，Ｌ，Ｈ］の時、ＬＴＲ３０がオンとなり、ＨＴＲ２８及びＬＴＲ２９がオフとなる。この場合、ＬＴＲ２９のソース端子の−ＶＤＤＨレベルの信号がドライバ接続端子に印加されるため、ドライバ接続端子からは−ＶＤＤＨレベルのＯＵＴ信号９３が出力される。
【００９６】
したがって、ＯＣ信号１８がＬｏｗレベルである場合、入力コントロール信号９０に応じてＨＴＲ２８及びＬＴＲ３０が交互にオン及びオフされるように制御され、ＯＣ信号１８がＨｉｇｈレベルである場合、入力コントロール信号９０に応じてＬＴＲ２９及びＬＴＲ３０が交互にオン及びオフされるように制御される。これによって、ドライバ接続端子から３値の信号を出力することができる。
【００９７】
以上に述べたように、本実施形態の３値信号発生回路は、Ｈｉｇｈ又はＬｏｗの２値の入力コントロール信号と２値のリセット信号を入力した場合に、ＶＤＤＨレベル、接地レベル及び−ＶＤＤＨレベルの３値の信号を出力することができる。本実施形態の３値信号発生回路によれば、図７に示した従来例の３値信号発生回路及び図１に示した実施形態１の３値信号発生回路におけるＶＣＣレベルよりも高いレベルの電圧を電源電圧とする回路を動作させることができる。
【００９８】
実施形態３．
図５及び図６を参照して、本発明の実施形態３に係る３値信号発生回路について説明する。図５は、本発明の実施形態３に係る３値信号発生回路の構成を示す図である。図５において、順序回路１に代えて順序回路３５を有する点、レベルシフト回路２を除する点、レベルシフト回路４０及びレベルシフト回路４１を有する点、及び３値出力発生回路３に代えて３値出力発生回路４２を有する点において、図１に示した実施形態１とは異なる。
【００９９】
また、図７に示した従来例の３値信号発生回路及び図１に示した実施形態１の３値信号発生回路は、プラスマイナス電源を用いた形式であるが、本実施形態における３値信号発生回路は、接地レベルを最も低い電位に設定し、プラス電源のみを用いる形式である。それ以外の点においては実施形態１と同様であり、同一符号を付した要素についての詳細な説明は省略する。
【０１００】
順序回路３５は、スイッチ回路８に代えてスイッチ回路３６を有する点において、実施形態１に係る順序回路１とは異なる。実施形態１と同様の構成であるエッジ回路７についての説明は省略する。
【０１０１】
３値出力発生回路４２は、ハイサイドＰチャネルトランジスタ４３（以下、「ＨＴＲ４３」と記す。）、ハイサイドＰチャネルトランジスタ４４（以下、「ＨＴＲ４４」と記す。）、ロウサイドＮチャネルトランジスタ４５（以下、「ＬＴＲ４５」と記す。）及び逆流防止ダイオード４６を有する。
【０１０２】
順序回路３５のスイッチ回路３６は、インバータ１１、ＮＡＮＤ回路１２及び３７によって構成される。
【０１０３】
ＮＡＮＤ回路３７は、一方の入力端がＤフリップフロップ回路１０の非反転出力端子（Ｑ）に接続され、他方の入力端がトリガ端子に接続され、出力端がレベルシフト回路４０に接続される。ＮＡＮＤ回路３７は、トリガ端子からの入力コントロール信号９０及びＤフリップフロップ回路１０からのＯＣ信号１８を入力し、両者の論理和を反転し、反転した信号を出力信号３８として出力する。インバータ１１及びＮＡＮＤ回路１２については、実施形態１と同様であるので説明を省略する。
【０１０４】
レベルシフト回路４１は、第２の高電圧電源入力端子（以下、「ＶＤＤＨ２端子」）、接地レベル、ＮＡＮＤ回路１２の出力端、及びＨＴＲ４３のゲート端子に接続される。レベルシフト回路４１は、ＮＡＮＤ回路１２から出力信号１４を入力し、出力信号１４がＨｉｇｈレベル（ＶＣＣレベル）の時は、ＶＤＤＨ２端子の電位レベル（以下、「ＶＤＤＨ２レベル」と記す。）のＨｉｇｈレベルの出力信号４８を出力し、出力信号１４がＬｏｗレベル（接地レベル）の時は、接地レベルのＬｏｗレベルの出力信号４８を出力する。出力信号１４と出力信号４８とは、電圧レベルのみが異なる。
【０１０５】
レベルシフト回路４０は、第３の高電圧電源入力端子（以下、「ＶＤＤＨ３端子」）、接地レベル、ＮＡＮＤ回路３７の出力端、及びＨＴＲ４４のゲート端子に接続される。レベルシフト回路４０は、ＮＡＮＤ回路３７の出力信号３８を入力し、出力信号３８がＨｉｇｈレベル（ＶＣＣレベル）の時は、ＶＤＤＨ３端子の電位レベル（以下、「ＶＤＤＨ３レベル」と記す。）のＨｉｇｈレベルの出力信号４７を出力し、出力信号３８がＬｏｗレベル（接地レベル）の時は、接地レベルのＬｏｗレベルの出力信号４７を出力する。出力信号３８と出力信号４７とは、電圧レベルのみが異なる。
【０１０６】
３値出力発生回路４２のＨＴＲ４３のゲート端子はレベルシフト回路４１に接続され、ソース端子及びバックゲート端子はＶＤＤＨ２レベルに接続され、ドレイン端子はドライバ接続端子に接続される。ＨＴＲ４３は、レベルシフト回路４１からの出力信号４８によってオン（導通状態、閉）及びオフ（遮断状態、開）を制御され、出力信号４８がＬｏｗの時にオン、Ｈｉｇｈの時にオフとなる。
【０１０７】
３値出力発生回路４２のＨＴＲ４４のゲート端子はレベルシフト回路４０に接続され、ドレイン端子はドライバ接続端子に接続され、逆流防止ダイオード４６を介してソース端子及びバックゲート端子はＶＤＤＨ３レベルに接続される。ＨＴＲ４４は、レベルシフト回路４０からの出力信号４７によってオン（導通状態、閉）及びオフ（遮断状態、開）を制御され、出力信号４７がＬｏｗの時にオン、Ｈｉｇｈの時にオフとなる。
【０１０８】
３値出力発生回路４２のＬＴＲ４５のゲート端子は順序回路３５のインバータ９の出力端に接続され、ドレイン端子はドライバ接続端子に接続され、ソース端子及びバックゲート端子は接地レベルに接続される。ＬＴＲ４５は、インバータ９からの出力信号１６によってオン（導通状態、閉）及びオフ（遮断状態、開）を制御され、出力信号１６がＨｉｇｈの時にオン、Ｌｏｗの時にオフとなる。
【０１０９】
なお、本実施形態における３値信号発生回路の電源であるＶＤＤＨ２レベル、ＶＤＤＨ３レベル及びＶＣＣレベルの大小関係は、ＶＤＤＨ２＞ＶＤＤＨ３＞ＶＣＣである。
【０１１０】
逆流防止ダイオード４６のアノード端子はＶＤＤＨ３レベルに接続され、カソード端子はＨＴＲ４４のソース端子及びバックゲート端子に接続される。逆流防止ダイオード４６は、アノード端子からカソード端子への電流を流すが、カソード端子からアノード端子への電流を流さない。これにより、ＨＴＲ４４からＶＤＤＨ３レベルへの電流の逆流を防止する。
【０１１１】
上記のように構成された本実施形態における３値信号発生回路について、その動作を説明する。図６は、図５に示した本発明の実施形態３に係る３値信号発生回路の各部の動作波形を示す。図６において、トリガ端子から入力される信号（入力コントロール信号９０）、リセット端子から入力される信号（ＣＬＲ信号９１）、エッジ検出回路７のＤフリップフロップ回路１０の非反転出力端子（Ｑ）から出力される信号（ＯＣ信号１８）、スイッチ回路３６のＮＡＮＤ回路１２から出力される信号（出力信号１４）、スイッチ回路３６のＮＡＮＤ回路３７から出力される信号（出力信号３８）、エッジ検出回路７のインバータ９から出力される信号（出力信号１６）、及びドライバ接続端子から出力される信号（ＯＵＴ信号９４）のそれぞれの動作波形が示されている。
【０１１２】
本実施形態の３値信号発生回路は、例えば、図６に示すような、Ｈｉｇｈ又はＬｏｗの２値信号である入力コントロール信号９０及びＣＬＲ信号９１を入力する。入力コントロール信号９０及びＣＬＲ信号９１のＨｉｇｈレベルにはＶＣＣレベル、Ｌｏｗレベルには接地レベルを用いる。
【０１１３】
入力コントロール信号９０及びＣＬＲ信号９１は順序回路３５に入力される。順序回路３５は、入力コントロール信号９０をＣＬＲ信号９１に応じてエッジ検出回路７及びスイッチ回路３６で処理し、出力信号１４、３８及び１６を出力する。
【０１１４】
エッジ検出回路７のインバータ９は、入力した入力コントロール信号９０を反転し、反転した信号を出力信号１６として出力する。図６において、入力コントロール信号９０が時刻Ｔ２〜Ｔ３の期間、時刻Ｔ４〜Ｔ５の期間及び時刻Ｔ７〜Ｔ８の期間においてＬｏｗレベルであるので、出力信号１６は、時刻Ｔ２〜Ｔ３の期間、時刻Ｔ４〜Ｔ５の期間及び時刻Ｔ７〜Ｔ８の期間においてＨｉｇｈレベルである。
【０１１５】
エッジ検出回路７のＤフリップフロップ回路１０の非反転出力端子（Ｑ）から出力されるＯＣ信号１８は、初期状態はＬｏｗレベルである。リセット端子から入力されたＣＬＲ信号９１がＨｉｇｈレベルの場合、Ｄフリップフロップ回路１０が初期状態に設定され、ＯＣ信号１８はＬｏｗレベルとなる（時刻Ｔ０〜Ｔ１の期間）。ＣＬＲ信号９１がＨｉｇｈレベルからＬｏｗレベルに移行するとＤフリップフロップ回路１０の初期状態が解除される（時刻Ｔ１）。その後、出力信号１６の立ち上がりを検出すると、Ｄフリップフロップ回路１０がトリガされ、ＯＣ信号１８はＨｉｇｈレベルとなる（時刻Ｔ２）。ＯＣ信号１８は、次にＨｉｇｈレベルのＣＬＲ信号９１を検出するまでＨｉｇｈレベルを維持する（時刻Ｔ２〜Ｔ６の期間）。
【０１１６】
順序回路３５のスイッチ回路３６のＮＡＮＤ回路３７は、入力コントロール信号９０及びＯＣ信号１８を入力し、出力信号３８を出力する。出力信号３８は、入力コントロール信号９０及びＯＣ信号１８のうち、いずれか１つがＬｏｗレベルである場合、Ｈｉｇｈとなる（時刻Ｔ３以前の期間、時刻Ｔ４〜Ｔ５の期間及び時刻Ｔ６以降の期間）。また、入力コントロール信号９０及びＯＣ信号１８のうち両方がＨｉｇｈレベルである場合、Ｌｏｗとなる（時刻Ｔ３〜Ｔ４の期間及び時刻Ｔ５〜Ｔ６の期間）。
【０１１７】
ＮＡＮＤ回路１２は、ＯＣ信号１８の反転信号及び入力コントロール信号９０を入力し、出力信号１４を出力する。出力信号１４は、ＯＣ信号１８の反転信号及び入力コントロール信号９０のうち、いずれか１つがＬｏｗレベルの場合、Ｈｉｇｈとなる（時刻Ｔ２〜Ｔ６の期間及び時刻Ｔ７〜Ｔ８の期間）。また、ＯＣ信号１８の反転信号及び入力コントロール信号９０の両方がＨｉｇｈレベルの場合、Ｌｏｗとなる（時刻Ｔ２以前の期間、時刻Ｔ６〜Ｔ７の期間及び時刻Ｔ８以降の期間）。
【０１１８】
順序回路３５の出力信号１４は、レベルシフト回路４１に入力され、レベル変換された後、出力信号４８として出力される。出力信号１４及び出力信号４８は、電圧レベルのみが異なり、ほぼ同じ波形となる。
【０１１９】
順序回路３５の出力信号３８は、レベルシフト回路４０に入力され、レベル変換された後、出力信号４７として出力される。出力信号３８及び出力信号４７は、電圧レベルが異なり、ほぼ同じ波形となる。
【０１２０】
レベルシフト回路４１の出力信号４８、レベルシフト回路４０の出力信号４７及び順序回路３５の出力信号１６は、３値出力発生回路４２にそれぞれ入力される。出力信号４８は３値出力発生回路４２のＨＴＲ４３を制御し、出力信号４７は３値出力発生回路４２のＨＴＲ４４を制御し、出力信号１６は３値出力発生回路４２のＬＴＲ４５を制御する。
【０１２１】
上記の動作から、レベルシフト回路４１、レベルシフト回路４０及び順序回路３５からの各出力信号４８、４７及び１６と、入力コントロール信号９０及びＯＣ信号１８との関係は以下のようになる。
【０１２２】
入力コントロール信号９０，ＯＣ信号１８が［Ｈ，Ｈ］の時、出力信号４８，出力信号４７，出力信号１６が［Ｈ，Ｌ，Ｌ］となる。
【０１２３】
入力コントロール信号９０，ＯＣ信号１８が［Ｈ，Ｌ］の時、出力信号４８，出力信号４７，出力信号１６が［Ｌ，Ｈ，Ｌ］となる。
【０１２４】
入力コントロール信号９０，ＯＣ信号１８が［Ｌ，Ｈ］及び［Ｌ，Ｌ］の時、出力信号４８，出力信号４７，出力信号１６が［Ｈ，Ｈ，Ｈ］となる。
【０１２５】
また、各出力信号４８、４７及び１６と、ドライバ接続端子から出力されるＯＵＴ信号９４との関係は以下のようになる。
【０１２６】
出力信号４８，出力信号４７，出力信号１６が［Ｌ，Ｈ，Ｌ］の時、ＨＴＲ４３がオンとなり、ＨＴＲ４４及びＬＴＲ４５がオフとなる。この場合、ＨＴＲ４３のソース端子のＶＤＤＨ２レベルの信号がドライバ接続端子に印加されるため、ドライバ接続端子からはＶＤＤＨ２レベルのＯＵＴ信号９４が出力される。
【０１２７】
この時、逆流防止ダイオード４６がＶＤＤＨ３端子とＨＴＲ４４のソース端子及びバックゲート端子間に設けられている故に、ＨＴＲ４３がオンであっても、ＨＴＲ４４のドレイン端子−バックゲート端子間に一般的に構成される寄生の順方向ダイオードを通じてＶＤＤＨ２レベルからＶＤＤＨ３レベルへ電流が流れ込むことはない。
【０１２８】
出力信号４８，出力信号４７，出力信号１６が［Ｈ，Ｌ，Ｌ］の時、ＨＴＲ４４がオンとなり、ＨＴＲ４３及びＬＴＲ４５がオフとなる。この場合、ＨＴＲ４４のソース端子のＶＤＤＨ３レベルの信号がドライバ接続端子に印加されるため、ドライバ接続端子からはＶＤＤＨ３レベルのＯＵＴ信号９４が出力される。
【０１２９】
出力信号４８，出力信号４７，出力信号１６が［Ｈ，Ｈ，Ｈ］の時、ＬＴＲ４５がオンとなり、ＨＴＲ４３及びＨＴＲ４４がオフとなる。この場合、ＬＴＲ４５のソース端子の接地レベルの信号がドライバ接続端子に印加されるため、ドライバ接続端子からは接地レベルのＯＵＴ信号９４が出力される。
【０１３０】
したがって、ＯＣ信号１８がＬｏｗレベルである場合、入力コントロール信号９０に応じてＨＴＲ４３及びＬＴＲ４５が交互にオン及びオフされるように制御され、ＯＣ信号１８がＨｉｇｈレベルである場合、入力コントロール信号９０に応じてＨＴＲ４４及びＬＴＲ４５が交互にオン及びオフされるように制御される。これによって、ドライバ接続端子から３値の信号を出力することができる。
【０１３１】
以上に述べたように、本実施形態の３値信号発生回路は、Ｈｉｇｈ又はＬｏｗの２値の入力コントロール信号と２値のリセット信号を入力した場合に、ＶＤＤＨ２レベル、ＶＤＤＨ３レベル及び接地レベルの３値の信号を出力することができる。本実施形態の３値信号発生回路によれば、逆流防止ダイオードを設けることによって、プラス電源を用いた場合でも信頼性の高い３値信号発生回路を実現できる。
【０１３２】
なお、本実施形態においては、ＮＡＮＤ回路１２の出力端とＨＴＲ４３のゲート端子との間にレベルシフト回路４１、ＮＡＮＤ回路３７の出力端とＨＴＲ４４のゲート端子との間にレベルシフト回路４０を設けてある。しかし、これに限らず、ＶＤＤＨ２端子電位又はＶＤＤＨ３端子電位を順序回路３５の電源電圧であるＶＣＣレベルに近似した値に設定することで、レベルシフト回路４１又はレベルシフト回路４０を設けなくとも、ＶＤＤＨ２レベル、ＶＤＤＨ３レベル及び接地レベルの３値の信号を出力する、という本実施形態の効果が得られる。
【産業上の利用可能性】
【０１３３】
本発明の３値信号発生回路は、例えば、２値の入力コントロール信号と２値のリセット信号を用いるＰＤＰパネル等に使用される多チャンネルドライバに利用することができる。
【図面の簡単な説明】
【０１３４】
【図１】本発明の実施形態１に係る３値信号発生回路の構成を示す回路図である。
【図２】本発明の実施形態１に係る３値信号発生回路の各部の動作波形を示す図である。
【図３】本発明の実施形態２に係る３値信号発生回路の構成を示す回路図である。
【図４】本発明の実施形態２に係る３値信号発生回路の各部の動作波形を示す図である。
【図５】本発明の実施形態３に係る３値信号発生回路の構成を示す回路図である。
【図６】本発明の実施形態３に係る３値信号発生回路の各部の動作波形を示す図である。
【図７】従来例に係る３値信号発生回路の構成を示す回路図である。
【図８】従来例に係る３値信号発生回路の各部の動作波形を示す図である。
【符号の説明】
【０１３５】
１，３５…順序回路、
２，２５，２６，４０，４１，９５，９６…レベルシフト回路、
３，２７，４２…３値出力発生回路、
４，２８，４３，４４…ハイサイドＰチャネルトランジスタ（ＨＴＲ）、
５，６，２９，３０，４５…ロウサイドＮチャネルトランジスタ（ＬＴＲ）、
７…エッジ検出回路、
８，３６…スイッチ回路、
９，１１…インバータ、
１０…Ｄフリップフロップ回路、
１２，３７…ＮＡＮＤ回路、
１３…ＡＮＤ回路、
４６…逆流防止ダイオード。
【図１】
2006186987.tif 000003
【図２】
2006186987.tif 000004
【図３】
2006186987.tif 000005
【図４】
2006186987.tif 000006
【図５】
2006186987.tif 000007
【図６】
2006186987.tif 000008
【図７】
2006186987.tif 000009
【図８】
2006186987.tif 000010