(57)【要約】【課題】フィルタ回路の回路規模を小さくしつつ、フィルタの周波数特性を安定させたビデオ信号処理装置を実現する。【解決手段】少なくとも輝度信号と色差信号とが重畳されてなるビデオ信号を受けて、色差信号の周波数帯域を減衰させてビデオ信号から輝度信号を分離するトラップ・フィルタ３０と、輝度信号の周波数帯域を減衰させてビデオ信号から色差信号を分離するバンドパス・フィルタ３２と、を備え、トラップ・フィルタ３０は、後段の輝度信号処理回路３４における処理による遅延時間と色差信号処理回路３６における処理による遅延時間との時間差に相当する時間だけ輝度信号を遅延させて出力するスイッチト・キャパシタ・フィルタで構成する。【選択図】図２
2006186562.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも輝度信号と色差信号とが重畳されてなるビデオ信号を受けて、
前記色差信号の周波数帯域を減衰させて前記ビデオ信号から前記輝度信号を分離するトラップ・フィルタと、
前記輝度信号の周波数帯域を減衰させて前記ビデオ信号から前記色差信号を分離するバンドパス・フィルタと、
前記トラップ・フィルタから出力された輝度信号に対して所定の処理を施す輝度信号処理回路と、前記バンドパス・フィルタから出力された色差信号に対して所定の処理を施す色差信号処理回路と、
を備えるビデオ信号処理装置であって、
前記トラップ・フィルタは、スイッチト・キャパシタ・フィルタで構成され、前記輝度信号処理回路における処理による遅延時間と前記色差信号処理回路における処理による遅延時間との時間差に相当する時間だけ前記輝度信号を遅延させて出力することを特徴とするビデオ信号処理装置。
【請求項２】
請求項１に記載のビデオ信号処理装置において、
前記トラップ・フィルタは、
ポインタ信号により前記ビデオ信号の入力端子との接続を制御して前記輝度信号の電圧に対応する充電電圧に充電させるスイッチ素子と、ポインタ信号により出力端子との接続を制御して前記充電電圧に応じた出力電圧を出力させるスイッチ素子と、を備えるコンデンサをそれぞれ複数含む第１及び第２の遅延回路と、
前記第１及び第２の遅延回路に含まれるスイッチ素子にポインタ信号を順次出力することによって、前記コンデンサの充放電を制御するシフトレジスタと、
を備えるスイッチト・キャパシタ・フィルタであることを特徴とするビデオ信号処理装置。
【請求項３】
請求項１又は２に記載のビデオ信号処理装置において、
前記第１の遅延回路に含まれる各コンデンサの充電と放電との時間差と、前記第２の遅延回路に含まれる各コンデンサの充電と放電との時間差と、を異ならせることを特徴するビデオ信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビデオ信号の処理に用いられるビデオ信号処理装置に関する。
【背景技術】
【０００２】
コンポジット信号と呼ばれる輝度信号（Ｙ）、色差信号（Ｃ）及び同期信号（Ｓｙｎｃ）が重畳されたビデオ信号をＲＧＢ信号等に変換するビデオ信号処理装置が広く用いられている。図６に、従来のビデオ信号処理装置の構成を示す。アンテナ１０で受信された電波からチューナ１２によって所望のチャンネルのビデオ信号が選択され、ＳＡＷフィルタ１４及び中間周波数変換回路１６で処理された後、Ｙ／Ｃ分離回路１８において輝度信号（Ｙ）＋同期信号（Ｓｙｎｃ）と色差信号（Ｃ）とに分離され、信号処理回路２０において輪郭補正等の後処理を経た後にブラウン管２２に画像として表示される。
【０００３】
図７に、Ｙ／Ｃ分離回路１８以降の回路構成を示す。中間周波数変換回路１６から出力されたビデオ信号は、トラップ・フィルタ３０及びバンドパス・フィルタ３２に入力される。トラップ・フィルタ３０及びバンドパス・フィルタ３２としては、抵抗、容量及びオペアンプ等から構成されるＣＲフィルタが用いられる。トラップ・フィルタ３０は、３．５８ＭＨｚ，４．４３ＭＨｚを中心周波数として、その周波数帯域のみを減衰させるフィルタである。トラップ・フィルタ３０によって、ビデオ信号から輝度信号（Ｙ）及び同期信号（Ｓｙｎｃ）が分離されて出力される。バンドパス・フィルタ３２は、３．５８ＭＨｚ，４．４３ＭＨｚを中心とする周波数帯域のみを透過させるフィルタである。バンドパス・フィルタ３２によって、ビデオ信号から色差信号（Ｃ）のみが分離されて出力される。トラップ・フィルタ３０から出力された輝度信号（Ｙ）は輝度信号処理回路３４で所定の処理を受けた後にマトリックス回路３８に入力される。また、バンドパス・フィルタ３２から出力された色差信号（Ｃ）はクロマ信号処理回路３６で所定の処理を受けた後にマトリックス回路３８に入力される。
【０００４】
マトリックス回路３８では、輝度信号（Ｙ）と色差信号（Ｃ）とに行列変換処理を施してＲＧＢ色空間等の他の色空間へ変換して後処理回路４０へ出力する。後処理回路４０では、色空間変換された信号に各種の補正処理等が施されて出力される。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
マトリックス回路３８では一旦分離された輝度信号（Ｙ）と色差信号（Ｃ）とを再度合成して色空間変換処理を行うので、マトリックス回路３８に入力される輝度信号（Ｙ）と色差信号（Ｃ）とは同期が取れている必要がある。
【０００６】
しかしながら、輝度信号処理回路３４での輝度信号（Ｙ）への処理よりもクロマ信号処理回路３６での色差信号（Ｃ）への処理に時間が掛かるため、色差信号（Ｃ）は輝度信号（Ｙ）よりも数百ｎｓの遅延を生ずる。従って、マトリックス回路３８での変換処理にずれが生じ、画像が劣化する問題が生ずる。
【０００７】
これを防ぐために、図８に示すように、トラップ・フィルタ３０と輝度信号処理回路３４との間にオールパス・フィルタ４２を挿入して、色差信号（Ｃ）と輝度信号（Ｙ）との遅延時間のずれを補正する方法等も採用されている。一般的に、オールパス・フィルタ４２としては、抵抗、容量及びオペアンプ等から構成されるＣＲフィルタが用いられる。
【０００８】
トラップ・フィルタ３０、バンドパス・フィルタ３２及びオールパス・フィルタ４２として用いられるＣＲフィルタは、それに含まれるオペアンプのｇmにより周波数特性が決定される。従って、オペアンプのｇmのばらつきにより、ＣＲフィルタの周波数特性もばらついてしまう問題がある。さらに、オペアンプのｇmは入力電圧の変化に対して一定値を保つ範囲が狭く、入力電圧の変化と共にオペアンプを構成要素とするＣＲフィルタの周波数特性が変化してしまう。すなわち、一定の周波数特性を維持してフィルタリングできるビデオ信号や輝度信号（Ｙ）の入力電圧の範囲が狭いという問題がある。
【０００９】
特に、トラップ・フィルタ３０とオールパス・フィルタ４２とを直列に接続して用いるような回路構成では、所望の周波数特性を維持しつつ処理できる入力信号のダイナミックレンジが極めて狭くなると共に、回路規模が大きくなるという別の問題も生ずる。
【００１０】
さらに、ＣＲフィルタでは、それを構成する抵抗及び容量のばらつきによってフィルタの周波数特性が変化するので、個々のフィルタ特性を所望の特性に調整することが困難となる。
【００１１】
本発明は、上記従来技術の問題を鑑み、信号処理のダイナミックレンジを広く維持すると共に、回路構成を簡略化したビデオ信号の処理に用いられるビデオ信号処理装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、少なくとも輝度信号と色差信号とが重畳されてなるビデオ信号を受けて、前記色差信号の周波数帯域を減衰させて前記ビデオ信号から前記輝度信号を分離するトラップ・フィルタと、前記輝度信号の周波数帯域を減衰させて前記ビデオ信号から前記色差信号を分離するバンドパス・フィルタと、前記トラップ・フィルタから出力された輝度信号に対して所定の処理を施す輝度信号処理回路と、前記バンドパス・フィルタから出力された色差信号に対して所定の処理を施す色差信号処理回路と、を備えるビデオ信号処理装置であって、前記トラップ・フィルタは、スイッチト・キャパシタ・フィルタで構成され、前記輝度信号処理回路における処理による遅延時間と前記色差信号処理回路における処理による遅延時間との時間差に相当する時間だけ前記輝度信号を遅延させて出力することを特徴とする。
【００１３】
具体的には、前記トラップ・フィルタは、ポインタ信号により前記ビデオ信号の入力端子との接続を制御して前記輝度信号の電圧に対応する充電電圧に充電させるスイッチ素子と、ポインタ信号により出力端子との接続を制御して前記充電電圧に応じた出力電圧を出力させるスイッチ素子と、を備えるコンデンサをそれぞれ複数含む第１及び第２の遅延回路と、前記第１及び第２の遅延回路に含まれるスイッチ素子にポインタ信号を順次出力することによって、前記コンデンサの充放電を制御するシフトレジスタと、を備えるスイッチト・キャパシタ・フィルタとすることが好適である。
【００１４】
前記バンドパス・フィルタも、前記トラップ・フィルタと同様の構成を有するスイッチト・キャパシタ・フィルタとすることが好適である。
【００１５】
ここで、前記第１の遅延回路に含まれる各コンデンサの充電と放電との時間差と、前記第２の遅延回路に含まれる各コンデンサの充電と放電との時間差と、を異ならせることによって、前記色差信号の周波数帯域を減衰させて前記ビデオ信号から前記輝度信号を分離することができる。
【発明の効果】
【００１６】
本発明によれば、オペアンプのｇm並びに抵抗値及び容量値によらずフィルタの周波数特性が決定されるスイッチト・キャパシタ・フィルタを適用することによって信号処理のダイナミックレンジを広く維持することができる。さらに、ＣＲフィルタを適用した場合に比べて、フィルタ回路の回路規模を小さくすることができる。
【発明を実施するための最良の形態】
【００１７】
本発明の実施の形態におけるビデオ信号処理回路は、図１に示すように、アンテナ１０、ＳＡＷフィルタ１４、中間周波数変換回路１６、Ｙ／Ｃ分離回路５０、信号処理回路２０及びブラウン管２２を含んで構成される。
【００１８】
本実施の形態におけるビデオ信号処理回路は、上記従来と同様に、アンテナ１０で受信された電波からチューナ１２によって所望のチャンネルのビデオ信号が選択され、ＳＡＷフィルタ１４及び中間周波数変換回路１６で処理された後、Ｙ／Ｃ分離回路５０において輝度信号（Ｙ）＋同期信号（Ｓｙｎｃ）と色差信号（Ｃ）とに分離され、信号処理回路２０において輪郭補正等の処理を経た後にブラウン管２２に画像として表示される。
【００１９】
本実施の形態では、Ｙ／Ｃ分離回路５０に特徴を有する。本実施の形態におけるＹ／Ｃ分離回路５０に含まれるトラップ・フィルタとしては、スイッチト・キャパシタ・フィルタ（ＳＣフィルタ）で構成されたコム（Ｃｏｍｂ）フィルタが用いられる。
【００２０】
コムフィルタとは、図２に示すように、遅延回路５２及び加算器５４とを含む回路から構成されるフィルタである。コムフィルタでは、遅延回路５２によって減衰させたい周波数の信号を半周期だけ遅延させ、加算器５４において元の信号と遅延させた信号とを加算合成する。これによって、図３に示すように、中心周波数近傍の周波数帯域の信号は互いに打ち消しあうように合成される。
【００２１】
本実施の形態におけるＹ／Ｃ分離回路５０に含まれるトラップ・フィルタは、図４に示すように、ＳＣフィルタにより構成することができる。ＳＣフィルタは、オペアンプＯＰ1，ＯＰ2、コンデンサＣ1〜Ｃ4及びトランジスタＴri1〜Ｔri4，Ｔro1〜Ｔro4を含む遅延回路６０、オペアンプＯＰ3，ＯＰ4、コンデンサＣ5〜Ｃ8及びトランジスタＴri5〜Ｔri8，Ｔro5〜Ｔro8を含む遅延回路６２、フリップ・フロップ回路ＦＦ1〜ＦＦ4を含むシフトレジスタ６４を備える。
【００２２】
シフトレジスタ６４は、Ｄ−フリップ・フロップ回路ＦＦ1〜ＦＦ4が直列に接続された構成を有する。各フリップ・フロップ回路ＦＦ1〜ＦＦ4のクロック端子Ｃ及びリセット端子Ｒにはそれぞれクロック信号及びリセット信号が入力される。また、第１段目のフリップ・フロップ回路ＦＦ1の入力端子Ｄにはポインタ信号が入力され、第１段目のフリップ・フロップ回路ＦＦ1の出力端子Ｑは第２段目のフリップ・フロップ回路ＦＦ1の入力端子Ｄに接続される。同様に、各フリップ・フロップ回路ＦＦ2，ＦＦ3の出力端子Ｑは次段の入力端子Ｄに接続される。また、遅延回路６０，６２のトランジスタＴri1〜Ｔri8，Ｔro1〜Ｔro8のゲートは、各フリップ・フロップ回路ＦＦ1〜ＦＦ4の出力端子Ｑのいずれか１つに接続される。
【００２３】
遅延回路６０は、バッファとなるオペアンプＯＰ1を介して入力信号を受ける。Ｙ／Ｃ分離回路５０における入力信号は、輝度信号（Ｙ）及び色差信号（Ｃ）が重畳されたビデオ信号とすることができる。オペアンプＯＰ1からの出力は、それぞれトランジスタＴri1のドレイン−ソース及びコンデンサＣ1の直列回路、トランジスタＴri2のドレイン−ソース及びコンデンサＣ2の直列回路、トランジスタＴri3のドレイン−ソース及びコンデンサＣ3の直列回路、トランジスタＴri4のドレイン−ソース及びコンデンサＣ4の直列回路を介して接地される。これによって、トランジスタＴri1〜Ｔri4のいずれかがオン状態となれば、オン状態となったトランジスタＴri1〜Ｔri4と対となったコンデンサＣ1〜Ｃ4が入力信号の電圧によって充電される。
【００２４】
トランジスタＴri1とコンデンサＣ1との接続点、トランジスタＴri2とコンデンサＣ2との接続点、トランジスタＴri3とコンデンサＣ3との接続点、トランジスタＴri4とコンデンサＣ4との接続点は、それぞれトランジスタＴro1〜Ｔro4のソース−ドレインを介して、バッファとなるオペアンプＯＰ2の入力端子に接続される。これによって、トランジスタＴro1〜Ｔro4のいずれかがオン状態となれば、オン状態となったトランジスタＴro1〜Ｔro4と対となったコンデンサＣ1〜Ｃ4の充電電圧がオペアンプＯＰ2を介して出力される。
【００２５】
また、トランジスタＴri1とＴro2とのゲートにはフリップ・フロップ回路ＦＦ1の出力端子Ｑが接続され、トランジスタＴri2とＴro3とのゲートにはフリップ・フロップ回路ＦＦ2の出力端子Ｑが接続され、トランジスタＴri3とＴro4とのゲートにはフリップ・フロップ回路ＦＦ3の出力端子Ｑが接続され、トランジスタＴri4とＴro1とのゲートにはフリップ・フロップ回路ＦＦ4の出力端子Ｑが接続される。シフトレジスタ６４においてクロック信号の周期に同期してポインタがシフトされて、フリップ・フロップ回路ＦＦ1〜ＦＦ4の出力端子Ｑが順にハイレベル（オン）となるように制御することによって、トランジスタＴri1とＴro2とがオン状態となるとコンデンサＣ1が入力信号で充電されると共にコンデンサＣ2の充電電圧がオペアンプＯＰ2へ出力され、続いて、トランジスタＴri2とＴro3とがオン状態となるとコンデンサＣ2が入力信号で充電されると共にコンデンサＣ3の充電電圧がオペアンプＯＰ2へ出力され・・・とコンデンサＣ1〜Ｃ4の充電と放電が順に繰り返される。
【００２６】
遅延回路６２も、遅延回路６０とほぼ同様の構成を有する。バッファとなるオペアンプＯＰ3を介して入力信号を受ける。オペアンプＯＰ3からの出力は、それぞれトランジスタＴri5のドレイン−ソース及びコンデンサＣ5の直列回路、トランジスタＴri6のドレイン−ソース及びコンデンサＣ6の直列回路、トランジスタＴri7のドレイン−ソース及びコンデンサＣ7の直列回路、トランジスタＴri8のドレイン−ソース及びコンデンサＣ8の直列回路を介して接地される。これによって、トランジスタＴri5〜Ｔri8のいずれかがオン状態となれば、オン状態となったトランジスタＴri5〜Ｔri8と対となったコンデンサＣ5〜Ｃ8が入力信号の電圧によって充電される。
【００２７】
トランジスタＴri5とコンデンサＣ5との接続点、トランジスタＴri6とコンデンサＣ6との接続点、トランジスタＴri7とコンデンサＣ7との接続点、トランジスタＴri8とコンデンサＣ8との接続点は、それぞれトランジスタＴro5〜Ｔro8のソース−ドレインを介して、バッファとなるオペアンプＯＰ4の入力端子に接続される。これによって、トランジスタＴro5〜Ｔro8のいずれかがオン状態となれば、オン状態となったトランジスタＴro5〜Ｔro8と対となったコンデンサＣ5〜Ｃ8の充電電圧がオペアンプＯＰ4を介して出力される。
【００２８】
また、トランジスタＴri5とＴro7とのゲートにはフリップ・フロップ回路ＦＦ1の出力端子Ｑが接続され、トランジスタＴri6とＴro8とのゲートにはフリップ・フロップ回路ＦＦ2の出力端子Ｑが接続され、トランジスタＴri7とＴro5とのゲートにはフリップ・フロップ回路ＦＦ3の出力端子Ｑが接続され、トランジスタＴri8とＴro6とのゲートにはフリップ・フロップ回路ＦＦ4の出力端子Ｑが接続される。シフトレジスタ６４においてクロック信号の周期に同期してポインタがシフトされて、フリップ・フロップ回路ＦＦ1〜ＦＦ4の出力端子Ｑが順にハイレベル（オン）となるように制御することによって、トランジスタＴri5とＴro7とがオン状態となるとコンデンサＣ5が入力信号で充電されると共にコンデンサＣ7の充電電圧がオペアンプＯＰ4へ出力され、続いて、トランジスタＴri6とＴro8とがオン状態となるとコンデンサＣ6が入力信号で充電されると共にコンデンサＣ8の充電電圧がオペアンプＯＰ4へ出力され・・・とコンデンサＣ5〜Ｃ8の充電と放電が順に繰り返される。
【００２９】
遅延回路６０のオペアンプＯＰ2及び遅延回路６２のオペアンプＯＰ4の出力は合成されて出力信号として信号処理回路２０へ出力される。
【００３０】
図５を参照して、本実施の形態におけるビデオ信号処理回路の動作原理を説明する。Ｔ1，Ｔ2，Ｔ3・・・と所定の周期的に立ち上がるパルスがクロック信号として入力され、クロック信号の周期にシフトレジスタ６４のフリップ・フロップ回路の数を掛けた周期Ａで立ち上がるパルスがポインタ信号として入力される。
【００３１】
これらのクロック信号及びポインタ信号の入力によって、シフトレジスタ６４に含まれるフリップ・フロップ回路ＦＦ1〜ＦＦ4の出力Ｑに順にパルスが出力され、トランジスタＴri1〜Ｔri8，Ｔro1〜Ｔro8のゲートに伝達され、コンデンサＣ1〜Ｃ8の充放電が行われる。図５に示すように、時刻Ｔ1において、フリップ・フロップ回路ＦＦ1の出力Ｑが立ち上がる。これによって、コンデンサＣ1に入力信号の電圧に応じた充電が行われ、コンデンサＣ2の充電電圧がオペアンプＯＰ2へ放電される。同時に、コンデンサＣ5に入力信号の電圧に応じた充電が行われ、コンデンサＣ7の充電電圧がオペアンプＯＰ4へ放電される。時刻Ｔ2では、フリップ・フロップ回路ＦＦ2の出力Ｑが立ち上がる。これによって、先ほど放電されたコンデンサＣ2に入力信号の電圧に応じた充電が行われ、コンデンサＣ3の充電電圧がオペアンプＯＰ2へ放電される。同時に、コンデンサＣ6に入力信号の電圧に応じた充電が行われ、コンデンサＣ8の充電電圧がオペアンプＯＰ4へ放電される。時刻Ｔ3では、フリップ・フロップ回路ＦＦ3の出力Ｑが立ち上がる。これによって、先ほど放電されたコンデンサＣ3に入力信号の電圧に応じた充電が行われ、コンデンサＣ4の充電電圧がオペアンプＯＰ2へ放電される。同時に、コンデンサＣ7に入力信号の電圧に応じた充電が行われ、コンデンサＣ5の充電電圧がオペアンプＯＰ4へ放電される。時刻Ｔ4では、フリップ・フロップ回路ＦＦ4の出力Ｑが立ち上がる。これによって、先ほど放電されたコンデンサＣ3に入力信号の電圧に応じた充電が行われ、コンデンサＣ4の充電電圧がオペアンプＯＰ2へ放電される。同時に、コンデンサＣ7に入力信号の電圧に応じた充電が行われ、コンデンサＣ5の充電電圧がオペアンプＯＰ4へ放電される。
【００３２】
このように、同じタイミングにおいて異なるコンデンサに入力信号の電圧に応じた充電を行い、互いに異なる遅延時間後にそれらのコンデンサの充電電圧を出力する構成とすることによって、中心周波数近傍の周波数帯域の信号が互いに打ち消しあうコムフィルタを構成することができる。
【００３３】
すなわち、遅延回路６０からは４クロック前における入力信号の電圧値が出力され、遅延回路６２からは２クロック前における入力信号の電圧値が出力される。従って、クロック信号の２クロック分の時間と減衰させたい中心周波数の信号における半周期とが一致する場合、その中心周波数近傍の周波数帯域の信号を減衰させることができる。なお、中心周波数は、クロック信号の周期又はフリップ・フロップ回路の段数差を設定することによって変更することができる。
【００３４】
また、遅延回路６０，６２に共通する全体としての遅延時間は２クロック分の時間となる。この全体としての遅延時間は遅延回路６０，６２に含まれる回路の段数をそれぞれ同じ数だけ増加させることによって変更することができる。従って、後段におけるクロマ信号処理回路３６での色差信号（Ｃ）への処理時間と輝度信号処理回路３４での輝度信号（Ｙ）への処理時間との遅延時間差を相殺するように輝度信号（Ｙ）に対するトラップ・フィルタにおける段数を調整することによって、全体としての遅延時間とクロマ信号処理回路３６での色差信号（Ｃ）への処理時間と輝度信号処理回路３４での輝度信号（Ｙ）への処理時間との遅延時間差とを一致させることができる。これにより、トラップ・フィルタとは別にＣＲフィルタからなるオールパス・フィルタを設けることなく、マトリックス回路３８へ入力される輝度信号（Ｙ）と色差信号（Ｃ）との時間差をなくし、画質の劣化を低減することができる。
【００３５】
なお、本実施の形態では、それぞれ４段のコンデンサＣ1〜Ｃ4又はコンデンサＣ5〜Ｃ8を用いた遅延回路６０，６２としたが、シフトレジスタ及びコンデンサの段数又はクロックのパルス周期を変更することによって、タップフィルタ全体としての遅延時間及び遅延回路６０と遅延回路６２との遅延差を変更することもできる。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施の形態におけるビデオ信号処理装置の構成を示す図である。
【図２】コムフィルタの構成を示す図である。
【図３】コムフィルタの作用を説明する図である。
【図４】本発明の実施の形態におけるＹ／Ｃ分離回路に含まれるタップフィルタの構成を示す図である。
【図５】本発明の実施の形態におけるＹ／Ｃ分離回路に含まれるタップフィルタの作用を示すタイミングチャートである。
【図６】従来のビデオ信号処理装置の構成を示す図である。
【図７】従来のＹ／Ｃ分離回路以降の回路構成を示す図である。
【図８】オールパス・フィルタを含むＹ／Ｃ分離回路以降の回路構成を示す図である。
【符号の説明】
【００３７】
１０  アンテナ、１２  チューナ、１４  ＳＡＷフィルタ、１６  中間周波数変換回路、１８  Ｙ／Ｃ分離回路、２０  信号処理回路、２２  ブラウン管、３０  トラップ・フィルタ、３２  バンドパス・フィルタ、３４  輝度信号処理回路、３６  クロマ信号処理回路、３８  マトリックス回路、４０  後処理回路、４２  オールパス・フィルタ、５０  Ｙ／Ｃ分離回路、５２  遅延回路、５４  加算器、６０，６２  遅延回路、６４  シフトレジスタ。
【図１】
2006186562.tif 000003
【図２】
2006186562.tif 000004
【図３】
2006186562.tif 000005
【図４】
2006186562.tif 000006
【図５】
2006186562.tif 000007
【図６】
2006186562.tif 000008
【図７】
2006186562.tif 000009
【図８】
2006186562.tif 000010