(57)【要約】【課題】  ＬＣＤや有機ＥＬ表示装置は表示部全体の輝度が均一であることが望ましいが、特に有機ＥＬ表示装置は、画素毎の輝度ムラが大きく問題である。また有機ＥＬ素子は輝度半減期があり、長寿命化も課題であった。【解決手段】  画素毎にフォトセンサを配置し、有機ＥＬ素子の発光量に応じて画素毎に輝度を調整する。輝度の調整は発光量の小さい画素に合わせて輝度の大きい画素の電流量を小さくすることにより実現する。これにより低消費電力化を図り輝度ムラを補正できる。また受光回路で構成されるフォトセンサを画素毎に配置することにより、輝度ムラの補正を行い、更に、輝度半減期における輝度補正が可能となり、長寿命化が図れる。【選択図】    図１
2006030317.tif 000002
【特許請求の範囲】
【請求項１】
基板上にマトリクス状に配置されたドレイン線およびゲート線と、
前記ドレイン線およびゲート線の交点付近に接続し、駆動トランジスタおよび選択トランジスタおよび有機ＥＬ素子からなる発光画素を複数配置した表示部と、
前記発光画素内に設けられたフォトセンサとを具備し、
前記フォトセンサにより前記有機ＥＬ素子の発光量を検知し、該有機ＥＬ素子の輝度補正を行うことを特徴とする有機ＥＬ表示装置。
【請求項２】
基板上にマトリクス状に配置されたドレイン線およびゲート線と、
前記ドレイン線およびゲート線の交点付近に接続し、駆動トランジスタおよび選択トランジスタおよび有機ＥＬ素子からなる発光画素を複数配置した表示部と、
前記発光画素内に設けられたフォトセンサとを具備し、
前記フォトセンサは、一方の端子が前記駆動トランジスタの電源端子に接続し他方の端子が前記駆動トランジスタの制御端子に接続し制御端子に定電圧が印加されるトランジスタよりなり、前記有機ＥＬ素子の発光量を検知して該有機ＥＬ素子の輝度補正を行うことを特徴とする有機ＥＬ表示装置。
【請求項３】
前記発光量に応じて前記有機ＥＬ素子に供給する電流を低減することを特徴とする請求項２に記載の有機ＥＬ表示装置。
【請求項４】
前記フォトセンサは、基板上にゲート電極と、絶縁膜と半導体層を積層し、該半導体層に設けられたチャネルと、該チャネルの両側に設けられたソースおよびドレインとを有する薄膜トランジスタよりなり、受光した光を電気信号に変換することを特徴とする請求項２に記載の有機ＥＬ表示装置。
【請求項５】
基板上にマトリクス状に配置されたドレイン線およびゲート線と、
前記ドレイン線およびゲート線の交点付近に接続し、駆動トランジスタおよび選択トランジスタおよび有機ＥＬ素子からなる発光画素を複数配置した表示部と、
前記発光画素内に設けられたフォトセンサとを具備し、
前記フォトセンサは、前記ゲート線および前記ドレイン線および前記駆動トランジスタに接続する複数のトランジスタを少なくとも有し受光感度を調整可能な受光回路で構成され、前記有機ＥＬ素子の発光量を検知して該有機ＥＬ素子の輝度補正を行うことを特徴とする有機ＥＬ表示装置。
【請求項６】
前記発光量に応じて前記ドレイン線に供給されるデータ信号の参照電圧を調整することを特徴とする請求項５に記載の有機ＥＬ表示装置。
【請求項７】
前記フォトセンサは、基板上にゲート電極と、絶縁膜と半導体層を積層し、該半導体層に設けられたチャネルと、該チャネルの両側に設けられたソースおよびドレインとを有し受光した光を電気信号に変換するフォトトランジスタと、
第１および第２スイッチングトランジスタと、抵抗体と、容量を備え、
前記発光画素に接続する第１電源線および第２電源線間に前記第１スイッチングトランジスタおよびフォトトランジスタを直列接続し、前記第１電源線と前記第２電源線間に前記第２スイッチングトランジスタと前記抵抗体を直列接続し、前記容量の一端は第１接続点より前記第２スイッチングトランジスタの制御端子に接続し、他端は前記第１電源線と接続し、前記抵抗体の抵抗値により前記受光感度を調整することを特徴とする請求項５に記載の有機ＥＬ表示装置。
【請求項８】
前記半導体層は、前記ソースと前記チャネル間または前記ドレインと前記チャネル間の接合領域で光を直接受光し、フォトカレントを発生させることを特徴とする請求項４または請求項７記載の有機ＥＬ表示装置。
【請求項９】
前記半導体層の前記ソースと前記チャネル間または前記ドレインと前記チャネル間に低濃度不純物領域を設けることを特徴とする請求項４または請求項７に記載の有機ＥＬ表示装置。
【請求項１０】
前記低濃度不純物領域は、入射光により発生したフォトカレントを出力する側に設けることを特徴とする請求項９に記載の有機ＥＬ表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ表示装置に係り、特に表示部の画素毎の輝度ムラを調整可能とした有機ＥＬ表示装置に関する。
【背景技術】
【０００２】
有機ＥＬ素子は、自ら発光するため液晶表示装置で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無いため、次世代の表示装置としてその実用化が大きく期待されている。
【０００３】
ところで、有機ＥＬ表示装置の駆動方式としては、単純マトリクスのパッシブ型とＴＦＴを使用するアクティブ型の２種類があり、アクティブ型においては一般に図１５（Ａ）に示す回路構成が用いられている。図１５（Ａ）は有機ＥＬ表示装置の表示部の回路概要図であり、図１５（Ｂ）は１画素の一部断面図である。
【０００４】
図１５（Ａ）のごとく行方向に延びる複数のゲート線１が配置され、これに交差するように列方向に複数のドレイン線２及び第１電源線３が配置されている。
【０００５】
ゲート線１とドレイン線２とのそれぞれの交点には選択ＴＦＴ４が接続されている。選択ＴＦＴ４のゲートはゲート線１に接続され、選択ＴＦＴ４のドレインがドレイン線２に接続されている。選択ＴＦＴ４のソースは保持コンデンサ５と駆動ＴＦＴ６のゲートに接続されている。
【０００６】
駆動ＴＦＴ６のドレインは、第１電源線３に接続され、ソースは有機ＥＬ素子７の陽極に接続されている。保持コンデンサ５の対極は、列方向に延在する第２電源線９と接続する。
【０００７】
ゲート線１は図示しないＶスキャナに接続され、ゲート線１には、Ｖスキャナによって順次ゲート信号が印加される。ゲート信号はオンもしくはオフの２値の信号で、オンの時は正の所定電圧、オフの時は０Vとなる。Ｖスキャナは、複数接続されるゲート線１のうち、選択された所定のゲート線のゲート信号をオンとする。ゲート信号がオンとなると、そのゲート線１に接続された全ての選択ＴＦＴ４がオンとなり、選択ＴＦＴ４を介してドレイン線２と駆動ＴＦＴ６のゲートが接続される。
【０００８】
ドレイン線２にはＨスキャナ２２から表示する映像に応じて決定されるデータ信号が出力されており、データ信号は駆動ＴＦＴ６のゲートに入力されるとともに、保持コンデンサ５に充電される。
【０００９】
駆動ＴＦＴ６は、データ信号の大きさに応じた導電率で第１電源線３と有機ＥＬ素子７とを接続する。この結果、データ信号に応じた電流が駆動ＴＦＴ６を介して第１電源線３から有機ＥＬ素子７に供給され、データ信号に応じた輝度で有機ＥＬ素子７が発光する。
【００１０】
保持コンデンサ５は、第２電源線９もしくは第１電源線３など他の電極との間で静電容量を形成しており、一定時間データ信号を蓄積することができる。
【００１１】
データ信号は、Ｖスキャナが他のゲート線１を選択し、そのゲート線１が非選択となって選択ＴＦＴ４がオフした後も、保持コンデンサ５によって１垂直走査期間の間保持され、その間、駆動ＴＦＴ６は前記導電率を保持し、有機ＥＬ素子７はその輝度で発光を続けることができる。
【００１２】
図１５（Ｂ）の如く、有機ＥＬ表示装置の画素１３０は、ガラス基板１５１上に複数の駆動ＴＦＴ６が配置されている。駆動ＴＦＴ６はゲート電極６Ｇが、層間絶縁膜１５２を介してソース６Ｓ、チャネル６Ｃ、ドレイン６Ｄと対向する構造であり、ここに示す例では、チャネル６Ｃよりもゲート電極６Ｇが下にあるボトムゲート構造である。
【００１３】
駆動ＴＦＴ６上に層間絶縁膜１５３が形成され、その上にドレイン線２及び第１電源線３が配置されている。第１電源線３は、駆動ＴＦＴ６のドレイン６Ｄにコンタクトを介して接続されている。それらの上に、平坦化絶縁膜１５４が形成されており、平坦化絶縁膜１５４の上には画素毎に有機ＥＬ素子７が配置されている。
【００１４】
有機ＥＬ素子７は、ＩＴＯ（indium tin oxide）等の透明電極よりなる陽極１５５、ホール輸送層１５６、発光層１５７、電子輸送層１５８、アルミニウムなどの金属よりなる陰極１５９が順に積層されて形成されている。陽極１５５からホール輸送層１５６に注入されたホールと、陰極１５９から電子輸送層１５８に注入された電子とが発光層１５７の内部で再結合することにより光が放たれ、この光が図中矢印で示したように、透明な陽極１５５側からガラス基板１５１を透過して外部に放射される。陽極１５５、発光層１５７は各画素毎に独立して形成され、ホール輸送層１５６、電子輸送層１５８、陰極１５９は、各画素共通に形成される（例えば特許文献１参照）。
【特許文献１】特開２００２−２５１１６７
【発明の開示】
【発明が解決しようとする課題】
【００１５】
多数の画素を有するＬＣＤや有機ＥＬ表示装置などでは画素毎に発光輝度が異なる輝度ムラが発生するが、特に上記のごとく陽極−陰極間に流れる電流に応じて発光する電流駆動型発光素子である有機ＥＬ素子は輝度ムラが顕著になる場合が多く、問題である。
【００１６】
更に、有機ＥＬ素子には輝度半減期があるが、この期間も画素１３０毎に均一ではない。従って周囲の画素に比べて極端に輝度が落ちる画素が有る場合、他の画素１３０に問題がなくても結局有機ＥＬ表示装置として十分な特性が出せず、長寿命化が図れない問題があった。
【課題を解決するための手段】
【００１７】
本発明は上記の課題に鑑みてなされ、第１に、基板上にマトリクス状に配置されたドレイン線およびゲート線と、前記ドレイン線およびゲート線の交点付近に接続し、駆動トランジスタおよび選択トランジスタおよび有機ＥＬ素子からなる発光画素を複数配置した表示部と、前記発光画素内に設けられたフォトセンサとを具備し、前記フォトセンサにより前記有機ＥＬ素子の発光量を検知し、該有機ＥＬ素子の輝度補正を行うことにより解決するものである。
【００１８】
第２に、基板上にマトリクス状に配置されたドレイン線およびゲート線と、前記ドレイン線およびゲート線の交点付近に接続し、駆動トランジスタおよび選択トランジスタおよび有機ＥＬ素子からなる発光画素を複数配置した表示部と、前記発光画素内に設けられたフォトセンサとを具備し、前記フォトセンサは、一方の端子が前記駆動トランジスタの電源端子に接続し他方の端子が前記駆動トランジスタの制御端子に接続し制御端子に定電圧が印加されるトランジスタよりなり、前記有機ＥＬ素子の発光量を検知して該有機ＥＬ素子の輝度補正を行うことにより解決するものである。
【００１９】
また、前記発光量に応じて前記有機ＥＬ素子に供給する電流を低減することを特徴とするものである。
【００２０】
また、前記フォトセンサは、基板上にゲート電極と、絶縁膜と半導体層を積層し、該半導体層に設けられたチャネルと、該チャネルの両側に設けられたソースおよびドレインとを有する薄膜トランジスタよりなり、受光した光を電気信号に変換することを特徴とするものである。
【００２１】
第３に、基板上にマトリクス状に配置されたドレイン線およびゲート線と、前記ドレイン線およびゲート線の交点付近に接続し、駆動トランジスタおよび選択トランジスタおよび有機ＥＬ素子からなる発光画素を複数配置した表示部と、前記発光画素内に設けられたフォトセンサとを具備し、前記フォトセンサは、前記ゲート線および前記ドレイン線および前記駆動トランジスタに接続する複数のトランジスタを少なくとも有し受光感度を調整可能な受光回路で構成され、前記有機ＥＬ素子の発光量を検知して該有機ＥＬ素子の輝度補正を行うことにより解決するものである。
【００２２】
また、前記発光量に応じて前記ドレイン線に供給されるデータ信号の参照電圧を調整することを特徴とするものである。
【００２３】
また、前記フォトセンサは、基板上にゲート電極と、絶縁膜と半導体層を積層し、該半導体層に設けられたチャネルと、該チャネルの両側に設けられたソースおよびドレインとを有し受光した光を電気信号に変換するフォトトランジスタと、第１および第２スイッチングトランジスタと、抵抗体と、容量を備え、前記発光画素に接続する第１電源線および第２電源線間に前記第１スイッチングトランジスタおよびフォトトランジスタを直列接続し、前記第１電源線と前記第２電源線間に前記第２スイッチングトランジスタと前記抵抗体を直列接続し、前記容量の一端は第１接続点より前記第２スイッチングトランジスタの制御端子に接続し、他端は前記第１電源線と接続し、前記抵抗体の抵抗値により前記受光感度を調整することを特徴とするものである。
【００２４】
また、前記半導体層は、前記ソースと前記チャネル間または前記ドレインと前記チャネル間の接合領域で光を直接受光し、フォトカレントを発生させることを特徴とするものである。
【００２５】
また、前記半導体層の前記ソースと前記チャネル間または前記ドレインと前記チャネル間に低濃度不純物領域を設けることを特徴とするものである。
【００２６】
また、前記低濃度不純物領域は、入射光により発生したフォトカレントを出力する側に設けることを特徴とするものである。
【発明の効果】
【００２７】
本発明によれば、第１に、有機ＥＬ表示装置の発光画素内にフォトセンサを設け、有機ＥＬ素子の発光量を検知して当該有機ＥＬ素子の輝度補正を行うことができる。これにより、各画素の発光量に応じて輝度を補正するので、表示部の輝度ムラを抑制することができる。
【００２８】
第２に、有機ＥＬ素子の発光量により有機ＥＬ素子に接続する駆動トランジスタの電流量を調整し、発光量に応じて有機ＥＬ素子に供給される電流量を低減する。これにより発光輝度の小さい画素に近づくため輝度ムラを抑制することができる。また発光輝度の小さい画素に近づく調整であるため、低消費電力化、超寿命化に寄与できる。
【００２９】
第３に、フォトセンサは１つの薄膜トランジスタで構成されるので、少ない占有面積で画素毎の輝度補正を行うことができる。
【００３０】
第４に、フォトセンサは複数の薄膜トランジスタを少なくとも有する受光回路よりなり、受光回路毎に受光感度を調整できる。従って、複数の画素間で受光感度をほぼ均一にすることができるので輝度ムラを抑制し、各画素間の輝度を平均化することができる。
【００３１】
第５に、発光量に応じてドレイン線に供給されるデータ信号の参照電圧を調整して輝度を補正するので、低消費電力化に寄与できる。また、参照電圧の調整により、輝度半減期を長くすることができるので、長寿命化を図ることができる。
【００３２】
第６に、受光回路の電源および入力信号はゲート線および第１電源線、第２電源線より供給されるので、発光画素の電源および入力信号と共通にできる。つまり、画素毎に受光回路を配置する構成であっても、配線の複雑化を回避できる。また、受光回路を構成する抵抗体の抵抗値により受光感度を調整できるので、複数の画素間で受光感度をほぼ均一にすることができる。
【００３３】
第７に、発光量を検知するトランジスタはＬＤＤ構造を有しており、フォトカレントの発生を促進できる。特に、フォトカレントの出力側をＬＤＤ構造にすると、フォトカレント発生の促進に効果的となる。また、ＬＤＤ構造にすることによりＶｇ−Ｉｄ特性のＯＦＦ特性（検出する領域）が安定し、安定したデバイスとなる。
【発明を実施するための最良の形態】
【００３４】
本発明の実施の形態を図１から図１４を参照してアクティブマトリクス型の有機ＥＬ表示装置を例に詳細に説明する。
【００３５】
まず、図１から図４には本発明の第１の実施形態を示す。
【００３６】
図１は有機ＥＬ表示装置を示す概要図である。有機ＥＬ表示装置２０は、基板１０とドレイン線２およびゲート線１と、表示部２１と、水平方向走査回路２２と、垂直方向走査回路２３と、フォトセンサとから構成される。
【００３７】
また、有機ＥＬ表示装置２０は駆動用集積回路５０を有している。駆動用集積回路５０は、データ信号Ｖdataの出力や、有機ＥＬ素子に接続するトランジスタに対して駆動電圧を印加して有機ＥＬ素子を発光させるなどし、表示装置の制御を行う。
【００３８】
表示部２１は、ガラスなどの絶縁基板１０上に発光画素３０を行列状に複数配置してなる。発光画素３０は、陽極と陰極との間に発光層を有するＥＬ素子とＥＬ素子の駆動トランジスタ、スイッチングトランジスタとから構成される。駆動トランジスタおよび選択トランジスタはいずれも薄膜トランジスタ（Thin  Film  Transistor;以下ＴＦＴと称する）である。
【００３９】
そして表示部２１側辺には、列側にドレイン２を順次選択する水平方向走査回路（以降Ｈスキャナと称する）２２が、行側にゲート線１にゲート信号を送る垂直方向走査回路（以降Ｖスキャナと称する）２３が配置される。また、ゲート線１やドレイン線２等へ入力される各種信号を伝達する図示しない配線は、基板１０の側縁に集められ、外部接続端子２４に接続される。
【００４０】
フォトセンサ（ここでは不図示）は、各発光画素３０内にそれぞれ設けられたＴＦＴであり、ＴＦＴのオフ時に照射された光によりフォトカレントが得られる。本実施形態のフォトセンサは、発光画素を構成する有機ＥＬ素子の発光量を検知して当該有機ＥＬ素子の輝度補正を行う。
【００４１】
図２は発光画素３０の一部断面図であり、駆動ＴＦＴ６、有機ＥＬ素子７の一部を示す。
【００４２】
発光画素３０は、石英ガラス、無アルカリガラス等からなる絶縁性基板１０上にバッファ層となる絶縁膜（ＳｉＮ、ＳｉＯ２等）１４を設け、その上層にｐ−Ｓｉ膜からなる半導体層６３を積層する。このｐ−Ｓｉ膜は、非晶質シリコン膜を積層し、レーザアニール等により再結晶化して形成してもよい。
【００４３】
半導体層６３上にはＳｉＮ、ＳｉＯ２等からなるゲート絶縁膜１２を積層し、その上にクロム（Ｃｒ）、モリブデン（Ｍｏ）などの高融点金属からなるゲート電極６１を形成する。半導体層６３には、ゲート電極６１下方に位置し、真性又は実質真性となるチャネル６３ｃが設けられる。また、チャネル６３ｃの両側にはｎ＋型不純物の拡散領域であるソース６３ｓおよびドレイン６３ｄが設けられ、駆動用ＴＦＴ６が構成される。
尚、図示は省略するが選択用ＴＦＴも同様の構造である。
【００４４】
ゲート絶縁膜１２及びゲート電極６１上の全面には、例えばＳｉＯ２膜、ＳｉＮ膜、ＳｉＯ２膜の順に積層して層間絶縁膜１５を積層する。ゲート絶縁膜１２および層間絶縁膜１５には、ドレイン６３ｄおよびソース６３ｓに対応してコンタクトホールを設け、コンタクトホールにアルミニウム（Ａｌ）等の金属を充填してドレイン電極６６およびソース電極６８を設け、それぞれドレイン６３ｄおよびソース６３ｓにコンタクトさせる。平坦化絶縁膜１７上に表示電極となるＩＴＯ（Indium  Tin  Oxide）等の陽極７１が設けられる。陽極７１は、平坦化絶縁膜１７に設けられたコンタクトホールによって、ソース電極６８（またはドレイン電極６６）に接続している。
【００４５】
有機ＥＬ素子７は、陽極７１上にホール輸送層７２、発光層７３及び電子輸送層７４からなる有機ＥＬ層７６をこの順に積層し、更に、マグネシウム・インジウム合金から成る陰極７５を形成したものである。この陰極７５は、図１に示した有機ＥＬ表示装置を形成する基板１０の全面、または表示部２１の全面に設けられる。
【００４６】
また有機ＥＬ素子７は、陽極７１から注入されたホールと、陰極７５から注入された電子とが発光層７３の内部で再結合し、発光層７３を形成する有機分子を励起して励起子が生じる。この励起子が放射失活する過程で発光層７３から光が放たれ、この光が透明な陽極７１から透明絶縁基板１０を介して外部へ放出されて発光する。尚、本実施形態では一例として基板１０方向に発光するボトムエミッション構造とする。
【００４７】
図３に表示部２１の１画素分の回路図を示す。
【００４８】
基板上には、行方向に延びる複数のゲート線１が配置され、これに交差するように列方向に複数のドレイン線２及び第１電源線３が配置される。第１電源線３は、電源ＰＶに接続されている。電源ＰＶは例えば正の定電圧を出力する電源である。
【００４９】
ゲート線１とドレイン線２とのそれぞれの交点には選択ＴＦＴ４が接続されている。選択ＴＦＴ４のゲートはゲート線１に接続され、選択ＴＦＴ４のドレインがドレイン線２に接続されている。選択ＴＦＴ４のソースは保持コンデンサ５と駆動ＴＦＴ６のゲートに接続されている。
【００５０】
駆動ＴＦＴ６のドレインは、第１電源線３に接続され、ソースは有機ＥＬ素子７の陽極に接続されている。有機ＥＬ素子７の陰極は電源ＣＶに接続されている。電源ＣＶは負の定電圧を出力する電源である。保持コンデンサ５の対極には、列方向に延在する第２電源線９が接続されている。第２電源線９は第１電源線より低電圧の電源線である。尚、図では保持コンデンサ５は第２電源線９に接続しているが専用の容量線(不図示)に接続してもよい。
【００５１】
ゲート線１には、Ｖスキャナによって順次ゲート信号が印加される。ゲート信号はオンもしくはオフの２値の信号で、オンの時は正の所定電圧、オフの時は０Vとなる。Ｖスキャナは、複数接続されるゲート線１のうち、選択された所定のゲート線のゲート信号をオンとする。ゲート信号がオンとなると、そのゲート線１に接続された全ての選択ＴＦＴ４がオンとなり、選択ＴＦＴ４を介してドレイン線２と駆動ＴＦＴ６のゲートが接続される。
【００５２】
ドレイン線２にはＨスキャナ２２から表示する映像に応じて決定されるデータ信号Ｖdataが出力されており、データ信号Ｖdataは駆動ＴＦＴ６のゲートに入力されるとともに、保持コンデンサ５に充電される。
【００５３】
保持コンデンサ５は、第２電源線９もしくは第１電源線３など他の電極との間で静電容量を形成しており、一定時間データ信号を蓄積することができる。
【００５４】
データ信号は、Ｖスキャナが他のゲート線１を選択し、そのゲート線１が非選択となって選択ＴＦＴ４がオフした後も、保持コンデンサ５によって１垂直走査期間の間保持され、その間、駆動ＴＦＴ６は前記導電率を保持し、有機ＥＬ素子７はその輝度で発光を続けることができる。
【００５５】
駆動ＴＦＴ６と有機ＥＬ素子７とは、正の電源ＰＶと負の電源ＣＶとの間に直列に接続されている。すなわち、駆動ＴＦＴ６は、データ信号Ｖdataの大きさに応じた導電率で第１電源線３と有機ＥＬ素子７とを接続する。有機ＥＬ素子７に流れる駆動電流は、電源ＰＶから駆動ＴＦＴ６を介して有機ＥＬ素子７に供給され、データ信号Ｖdataに応じた輝度で有機ＥＬ素子７が発光する。そして、この駆動電流は駆動ＴＦＴ６のゲート電圧ＶＧを変化させることによって制御することができる。上述したように、ゲート電極にはデータ信号Ｖdataが入力されており、ゲート電圧ＶＧはデータ信号Ｖdataに応じた値となる。
【００５６】
本実施形態では図に示す各発光画素３０内にフォトセンサ１００を接続する。フォトセンサ１００は、一方の端子が第１電源線に接続して電源ＰＶに接続し、他方の端子が駆動ＴＦＴ６の制御端子（ゲート電極）に接続する。そしてフォトセンサ１００の制御端子（ゲート電極）には逆バイアスとなる定電圧Ｖbiasが印加される。
【００５７】
図４はフォトセンサ１００の構造を説明する図である。図４（Ａ）は図３の丸印付近の平面図であり、図３の回路図の端子Ａ、Ｂ、Ｃ、Ｄと対応する端子Ａ、Ｂ、Ｃ、Ｄを記載した。また、図４（Ｂ）は図４（Ａ）のＸ−Ｘ線断面図である。
【００５８】
フォトセンサは図２のごとく、発光画素３０の駆動用ＴＦＴ６とほぼ同様であるので重複する部分は説明を省略する。
【００５９】
すなわちフォトセンサ１００は、絶縁性基板１０上にゲート電極１０１と、絶縁膜１２と、ｐ−Ｓ膜よりなる半導体層１０３とを積層し、半導体層１０３にチャネル１０３ｃ、ソース１０３ｓ、ドレイン１０３ｄを設けたＴＦＴである。
【００６０】
このような構造のｐ−ＳｉＴＦＴでは、ＴＦＴがオフ時に半導体層１０３に外部から光が入射すると、チャネル１０３ｃとソース１０３ｓまたはチャネル１０３ｃとドレイン１１０３ｄの接合領域において電子−正孔対が発生する。この電子−正孔対が接合領域の電場のために引き分けられて光起電力が生じてフォトカレントが得られ、フォトカレントは例えばソース電極１０８側から出力される。すなわち、このフォトカレントはＴＦＴのオフ時の暗電流であり、その増加を検知して、フォトセンサとして利用するものである。
【００６１】
ここで、半導体層１０３には、低濃度不純物領域を設けると良い。低濃度不純物領域とは、ソース１０３ｓまたはドレイン１０３ｄのチャネル１０３ｃ側に隣接して設けられ、ソース１０３ｓまたはドレイン１０３ｄより不純物濃度の低い領域をいう。これを設けることにより、ソース１０３ｓ（またはドレイン１０３ｄ）端部に集中する電界を緩和することができる。低濃度不純物領域の領域幅は、例えば０．５μｍ〜３μｍ程度である。
【００６２】
本実施形態では例えばチャネルとソース間（またはチャネルとドレイン間）に、低濃度不純物領域１０３ＬＤを設けて、いわゆるＬＤＤ（Light  Doped  Drain）構造とする。ＬＤＤ構造にすると、フォトカレントの発生に寄与する接合領域をゲート長Ｌ方向に増加させることができるので、フォトカレントが発生しやすくなる。すなわち、少なくともフォトカレントの取出し側に、低濃度不純物領域１０３ＬＤを設ければよい。また、ＬＤＤ構造にすることによりＶｇ−Ｉｄ特性のＯＦＦ特性（検出する領域）が安定し、安定したデバイスとなる。
【００６３】
本実施形態のフォトセンサ１００は、有機ＥＬ素子７の発する光を検知する。従って、有機ＥＬ素子７の有機ＥＬ層７６および陰極７５がフォトセンサ１００上に延在している。この構造により有機ＥＬ素子７の発光がフォトセンサ１００の半導体層１０３に入射し、発光量に応じたフォトカレントがソース領域１０３ｓ側から出力される。
【００６４】
再び図３を参照してこの回路動作を説明する。尚括弧内の電圧値は一例である。
【００６５】
駆動ＴＦＴ６と有機ＥＬ素子７は電源ＰＶ（６Ｖ）と電源ＣＶ（−６Ｖ）間に直列に接続され、フォトセンサ１００はｎチャネル型ＴＦＴであり、データ信号Ｖdataの最低電圧（０Ｖ）より低い逆バイアス（−２Ｖ）が印加されている。
【００６６】
ドレイン線２には電源ＰＶ（６Ｖ）より低い電圧のデータ信号Ｖdata（０Ｖ〜５Ｖ）が入力される。例えば３Ｖのデータ信号Ｖdataが入力されると、接続点ｎ１の電圧は３Ｖとなる。フォトセンサ１００がオフ状態で有機ＥＬ素子７が発光すると、その光がフォトセンサ１００に入射され、有機ＥＬ素子７の発光量に応じたフォトカレントが発生する。前述の如くフォトカレントはオフ時の暗電流（リーク電流）であり、すなわち接続点ｎ１の電位は有機ＥＬ素子の発光量に応じて電源ＰＶの電位に引かれて上昇する。接続点ｎ１の電位は駆動ＴＦＴ６のゲート電極に印加されている。従って、有機ＥＬ素子７の発光量に応じて接続点ｎ１の電位が上昇すると、駆動ＴＦＴ６のゲート−ソース間電圧Ｖgsが小さくなる。これにより有機ＥＬ素子７に供給される電流が低減し、当該発光画素３０の輝度が小さくなる。
【００６７】
このように、第１の実施形態では駆動ＴＦＴ６のＶgsが有機ＥＬ素子７の発光量に応じて変化する。また、発光量が大きいとフォトセンサ１００でのリーク電流量が増加し、駆動ＴＦＴ６のＶgsが小さくなり、有機ＥＬ素子７の発光量を小さくする。
【００６８】
つまり同じデータ信号Ｖdataを与えて輝度の大きさに応じて有機ＥＬ素子７の発光量を小さくし、全体として輝度の小さい画素に近づけることができる。従って、消費電力を低減する方向で輝度ムラを補正できる。
【００６９】
更に、画素内にフォトセンサ１００となるＴＦＴを１つ配置するだけでよく、このＴＦＴは前述の如く画素を構成する駆動ＴＦＴ６、選択ＴＦＴ４と同一のプロセスで製造できる。従って画素内の占有面積も小さく、製造工程を複雑にすることなく各画素の輝度ムラを調整することができる。
【００７０】
尚、本実施形態のフォトセンサ１００は、外光を検知するものではなく有機ＥＬ素子の発光量を検知するものである。従って、有機ＥＬ層７６の光を直接的に半導体層１０３に入射できるように半導体層１０３下方にゲート電極１０１を配置したボトムゲート構造が望ましい（図４参照）。
【００７１】
次に、図５から図１４を参照して、本発明の第２の実施形態について説明する。第２の実施形態は、画素毎に検知感度が調整可能な受光回路によるフォトセンサ２００を設ける場合である。
【００７２】
図５は、有機ＥＬ表示装置２０を示す概略図である。尚表示部２１は第１の実施形態と同様であるので説明は省略する。
【００７３】
駆動用集積回路５０は、輝度調節を行う輝度調節コントローラ５１と表示部２１にデータ信号Ｖdataを出力する表示データ補正回路５３を有する。また、ＤＣ／ＤＣコンバータ５６を有しており、有機ＥＬ素子に接続する駆動ＴＦＴに対して駆動電圧を印加して有機ＥＬ素子を発光させる。
【００７４】
輝度調節コントローラ５１は、全ての発光画素３０について、フォトセンサ（ここでは不図示）の出力を基に輝度のばらつきを平均化する調整を行う。フォトセンサは外光に対してアナログ出力およびデジタル出力を有しているため、フォトセンサの特性を予め測定することにより外光に対するフォトカレントの関係を得ることができる。
【００７５】
具体的には後述するが、参照電圧取得部５２において、輝度を平均化するための基準となる輝度（以下基準輝度Ｌと称する）を取得し、各画素を基準輝度にするための補正値を取得する。補正値は表示データ補正回路５３にてデータ信号Ｖdataに反映される。
【００７６】
表示データ補正回路５３は、第１参照電圧と第２参照電圧との間を分圧することにより複数の階調表示電圧を取得する階調基準電圧発生回路５４とガンマ補正回路５５を備える。ガンマ補正とは、出力輝度が入力信号のガンマ乗に比例する関係を、出力輝度が入力信号に比例する関係に補正することをいう。
【００７７】
そして低電位である第１参照電圧はＥＬ素子の最大輝度レベル（白）であり、高電位である第２参照電圧はＥＬ素子の最小輝度レベル（黒）である。以下、本明細書において、第１参照電圧を白リファレンス電圧、第２参照電圧を黒リファレンス電圧と称する。
【００７８】
補正値は、表示データ補正回路５３に入力され、階調基準電圧発生回路５４の白リファレンス電圧に反映される。階調基準電圧発生回路５４は、白リファレンス電圧と黒リファレンス電圧間をＲＧＢ各色毎に分圧し、複数の階調表示電圧を発生させる。表示データ補正回路５３はデータ信号のＤ／Ａ（デジタル−アナログ）変換を行い、複数の階調表示電圧によりアナログのＲＧＢのデータ信号が生成され、これを更にガンマ補正回路５５にて補正する。そしてこれをデータ信号Ｖdataとして表示部２１に出力し、画像を表示する。これにより表示部２１は階調表示電圧に基づいて階調表示される。
【００７９】
つまり、本実施形態では各発光画素の輝度を基準輝度Lにするための補正値を取得し、それを階調基準電圧発生回路５４の白リファレンス電圧に反映するものである。
【００８０】
図６に第２の実施形態の１画素を示す。図６（Ａ）が回路図であり、図６（Ｂ）が図６（Ａ）の丸印部分の平面図であり、図６（Ａ）の回路図に対応する端子Ａ、Ｂ、Ｃ、Ｄを図６（Ｂ）に記載した。図６（Ｂ）のＹ−Ｙ線断面図は、図４（Ｂ）と同様であり、説明は省略する。
【００８１】
発光画素３０は、発光回路１８０にフォトセンサとなる受光回路２００を接続した構成である。基板上には、行方向に延びる複数のゲート線１が配置され、これに交差するように列方向に複数のドレイン線２及び第１電源線３が配置される。第１電源線３は、電源ＰＶに接続されている。電源ＰＶは例えば正の定電圧を出力する電源である。
【００８２】
発光回路１８０は、ゲート線１とドレイン線２とのそれぞれの交点に接続した選択ＴＦＴ４と、保持コンデンサ５と、駆動ＴＦＴ６と有機ＥＬ素子７とから構成される。選択ＴＦＴ４のゲートはゲート線１に接続され、選択ＴＦＴ４のドレインがドレイン線２に接続されている。選択ＴＦＴ４のソースは保持コンデンサ５と駆動ＴＦＴ６のゲートに接続されている。
【００８３】
駆動ＴＦＴ６のドレインは、第１電源線３に接続され、ソースは有機ＥＬ素子７の陽極に接続されている。有機ＥＬ素子７の陰極は電源ＣＶに接続されている。電源ＣＶは負の定電圧を出力する電源である。保持コンデンサ５の対極には、列方向に延在する第２電源線９が接続されている。
【００８４】
第１電源線３は、電源ＰＶに接続されている。すなわち、駆動ＴＦＴ６は、データ信号Ｖdataの大きさに応じた導電率で第１電源線３と有機ＥＬ素子７とを接続する。この結果、データ信号Ｖdataに応じた電流が駆動ＴＦＴ６を介して第１電源線３から有機ＥＬ素子７に供給され、データ信号Ｖdataに応じた輝度で有機ＥＬ素子７が発光する。
【００８５】
保持コンデンサ５は、第２電源線９もしくは第１電源線３など他の電極との間で静電容量を形成しており、一定時間データ信号Ｖdataを蓄積することができる。
【００８６】
データ信号Ｖdataは、Ｖスキャナが他のゲート線１を選択し、そのゲート線１が非選択となって選択ＴＦＴ４がオフした後も、保持コンデンサ５によって１垂直走査期間の間保持され、その間、駆動ＴＦＴ６は前記導電率を保持し、有機ＥＬ素子７はその輝度で発光を続けることができる。
【００８７】
駆動ＴＦＴ６と有機ＥＬ素子７とは、正の電源ＰＶと負の電源ＣＶとの間に直列に接続されている。有機ＥＬ素子７に流れる駆動電流は、電源ＰＶから駆動ＴＦＴ６を介して有機ＥＬ素子７に供給され、そして、この駆動電流は駆動ＴＦＴ６のゲート電圧ＶＧを変化させることによって制御することができる。上述したように、ゲート電極にはデータ信号Ｖdataが入力されており、ゲート電圧ＶＧはデータ信号Ｖdataに応じた値となる。
【００８８】
フォトセンサとなる受光回路２００は、１つの発光画素３０内で、発光回路１８０のゲート線１、第１電源線３、第２電源線９、センサ出力線８と接続する。センサ出力線８は、受光回路２００の抵抗体２０３の一端と接続し、受光回路（フォトセンサ）２００の検出結果を駆動用集積回路５０に出力する。尚、第２電源線９は第１電源線３より低電位である。また、図では保持コンデンサ５が第２電源線９に接続しているが、保持コンデンサ５は専用の容量線（不図示）に接続してもよい。
【００８９】
図７から図９を参照して第２の実施形態のフォトセンサ２００を説明する。
【００９０】
図７はフォトセンサ２００となる受光回路部分を取り出した回路図である。フォトセンサ２００は、フォトトランジスタ２０５と、容量２０４と、第１スイッチングトランジスタ２０１と、第２スイッチングトランジスタ２０２と、第１接続点ｎ１と、第２接続点ｎ２と、抵抗体２０３と、第１電源端子Ｔ１と第２電源端子Ｔ２とを有する。
【００９１】
第１電源端子Ｔ１は第２電源端子Ｔ２より高電位であればよく、ここでは一例として第１電源端子Ｔ１をＶＤＤ電位、第２電源端子Ｔ２をＧＮＤ電位として説明する。
【００９２】
第１スイッチングトランジスタ２０１は入力信号Ｖpulseが制御端子に入力されることにより導通し、フォトトランジスタ２０５と直列接続する。そして両者は第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。
【００９３】
また第２スイッチングトランジスタ２０２と抵抗体２０３は直列接続し、これらも第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。
【００９４】
容量２０４は一端が第１接続点ｎ１より第２スイッチングトランジスタ２０２の制御端子に接続し、他端が第１電源端子Ｔ１または第２電源端子Ｔ２に接続する。容量２０４は、第１スイッチングトランジスタが導通することにより充電され、第１接続点ｎ１の電位を変動させる。
【００９５】
以下、具体的に説明する。容量２０４は、第１接続点ｎ１によりフォトトランジスタ２０５の出力端子と一端が接続し、他端が第１電源端子Ｔ１に接続する。そして容量２０４と並列に第１スイッチングトランジスタ２０１が接続する。第１スイッチングトランジスタ２０１の制御端子には、所定の期間でパルスが入力される。
【００９６】
第２スイッチングトランジスタ２０２は、第１電源端子Ｔ１と第２電源端子Ｔ２間に直列に接続され、その制御端子には第１接続点ｎ１からの出力が印加される。一例として第１スイッチングトランジスタ２０１は、ｎチャネル型のＴＦＴであり、第２スイッチングトランジスタ２０２は、ｐチャネル型のＴＦＴである。これらの構造は、図２の駆動ＴＦＴ６と同様である。
【００９７】
抵抗体２０３は、第２接続点ｎ２により一端が第２スイッチングトランジスタ２０２の一端と接続し、他端は第２電源端子Ｔ２と接続して接地される。抵抗体２０３は例えばｐチャネル型のＴＦＴであり、その制御端子には定電圧Ｖaが印加される。ＴＦＴのソース−ドレイン間が高抵抗となるように、ゲート電圧Ｖaを固定するとＴＦＴを抵抗として利用できる。これにより、第２接続点ｎ２からはフォトトランジスタ２０５で検知したフォトカレントが電圧に変換されて出力され、定電圧Ｖａの変動により出力される電圧も変動する。尚、この場合ソース−ドレイン間の抵抗値は１０３Ω〜１０８Ω程度とする。
【００９８】
このように第１電源端子Ｔ１と第２電源端子Ｔ２間に高い抵抗値を有する抵抗体２０３を接続することにより、フォトトランジスタ２０５で検知したフォトカレントを電源電位ＶDDと接地電位ＧＮＤ間の電位差の分圧として出力することができる。第１電源端子Ｔ１は、フィードバックとしての利用が容易な範囲に設定すればよい。尚、定電圧Ｖａの変動や詳細な回路動作については後述する。また、フォトトランジスタ２０５は、図４（Ｂ）と同様な構造であり、説明は省略する。
【００９９】
尚、本実施形態においては第１および第２スイッチングトランジスタ２０１、２０２も、いわゆるＬＤＤ構造にすると、ソース（またはドレイン）端部に集中する電界を緩和することができるため好適である。
【０１００】
図７および図８を参照し、フォトセンサ２００の動作を説明する。図８（Ａ）はタイミングチャートであり、図８（Ｂ）（Ｃ）は出力電圧Ｖoutの出力例である。
【０１０１】
第１スイッチングトランジスタ２０１の制御端子、すなわちゲート電極に所定電圧Ｖpulse（Ｈレベル）のパルスを一定期間入力する。Ｈレベルのパルスの入力期間、第１スイッチングトランジスタの導通は維持される。これにより容量２０４には電源電位ＶDDが充電される。
【０１０２】
パルスがＬレベル（０Ｖ）になると第１スイッチングトランジスタ２０１が遮断される。本実施形態は第１接続点ｎ１を基準電位（ＶDD電位）とし、フォトトランジスタ２０５からの放電によって第１接続点ｎ１の電位を降下させて出力電圧を得る。
【０１０３】
フォトトランジスタ２０５に光が照射されると、例えば１０−１４Ａ〜１０−９Ａ程度の非常に微小なフォトカレントが出力される。フォトカレントは前述の如く、フォトトランジスタ２０５を構成するＴＦＴのオフ時に照射された光量により発生する暗電流である。つまり、光によりフォトトランジスタ２０５から漏れる電流を検知して光量を検出している。従って、フォトトランジスタ２０５に光が照射すると、その光量に応じた電荷がフォトトランジスタ２０５から放電し、図８（Ａ）の実線ａで示す如く第１接続点ｎ１の基準電位（ＶDD電位）が降下していく。
【０１０４】
第２スイッチングトランジスタ２０２はｐチャネル型ＴＦＴであり、その制御端子（ゲート電極）は第１接続点ｎ１に接続している。つまり、第１接続点ｎ１の電位が降下して閾値電圧ＶTH以下になると、第２スイッチングトランジスタ２０２が導通する。
【０１０５】
抵抗体２０３は、定電圧Ｖaにより導通しており、定電圧Ｖaに応じたチャネルが形成されており、抵抗値が一定の抵抗体としてみることができる。出力電圧ＶOUTは、第１電源端子Ｔ１と第２電源端子Ｔ２の電位差を、第２スイッチングトランジスタ２０２の抵抗値と抵抗体２０３の抵抗分圧で出力することになる。つまり、第２スイッチングトランジスタ２０２の導通以前は、第２スイッチングトランジスタ２０２の抵抗値が、抵抗体２０３の抵抗値より十分大きく、第２接続点ｎ２は第２電源端子Ｔ２により近い電圧となる。一方導通すると、第２スイッチングトランジスタ２０２の抵抗値は、抵抗体２０３の抵抗値より十分小さくなり、第２接続点ｎ２は第１電源端子Ｔ１に近い電圧となる。
【０１０６】
つまり、フォトトランジスタ２０５で検知したフォトカレントを、電源電位ＶDDと接地電位ＧＮＤ間の電位差の分圧として、電源電位ＶDDに近い出力電圧Voutとして検出することができる。
【０１０７】
ここで、抵抗体２０３の抵抗値は非常に高抵抗であるので、微少なフォトカレントであってもフィードバックが容易な程度に十分大きい値の出力電圧Ｖoutを得ることができる。
【０１０８】
このようにフォトセンサ２００は、第１スイッチングトランジスタ２０１に電圧Ｖpulseのパルスを入力するだけで動作可能である。また、回路を構成する構成要素もわずか３つのＴＦＴと１つの容量で実現することができ、部品点数を削減することができる。
【０１０９】
図８（Ｂ）（Ｃ）は、光量による出力電圧Ｖoutの出力例を示す。グラフのX軸は時間を示し、Ｙ軸が出力電圧Ｖoutを示している。実線ａ、破線ａ’は同じＶａ値であるがフォトトランジスタ２０５で検出した光量が違う場合であり、実線ａ、ｂはそれぞれ抵抗体２０３のＶａの違いを示す。
【０１１０】
このグラフより、光量および抵抗体２０３のＶａ値と、Ｖoutが出力されている時間との関係が明らかとなる。
【０１１１】
まず、図８（Ｂ）を参照して同じＶa値で光量が大きい場合（実線ａ）と光量が小さい場合（破線ａ’）について説明する。
【０１１２】
前述の如く入力信号Ｖpluseにより基準電位ＶDDに引き上げられた第１接続点ｎ１の電圧は、フォトトランジスタ２０５で検知する光量に応じて減少する（図８（Ａ）実線ａ）。そして第２スイッチングトランジスタ２０２の閾値電圧を下回り、第２スイッチングトランジスタ２０２がオンすると、第１電源端子Ｔ１から抵抗体（ＴＦＴ）２０３に電流が流れる（図８（Ｂ）：ｔ１）。抵抗体２０３はゲート電圧Ｖaに応じたチャネルが形成され所定の時間が経過すると飽和状態となる。これにより一定の抵抗値を有する抵抗体２０３となり、その時点で電源電圧ＶDDと抵抗体２０３の分圧として第２接続点ｎ２より出力電圧Ｖoutが検出できる（図８（Ｂ）：ｔ２）。
【０１１３】
さらにある時間が経過した後、第１スイッチングトランジスタ２０１にＶpulseが入力されると第２スイッチングトランジスタ２０２がオフとなるので、出力電圧Ｖoutはほぼ０Ｖとなる（ｔ３）。つまり、出力電圧Ｖoutが検出されている時間（Ｈレベル）、出力電圧Ｖoutが検出されない時間（Ｌレベル）として二値で検出することができる。
【０１１４】
一方破線ａ’のごとく光量が少ない場合はフォトトランジスタ２０５の放電量も少なくなるので、第２スイッチングトランジスタ２０２の閾値電圧に到達する時間が実線ａより遅くなる。すなわち、第２スイッチングトランジスタ２０２がオンするタイミングが遅くなり（ｔ４）、出力電圧ＶoutがＨレベルとなるタイミングが遅くなる（ｔ５）。一定の周期で第１スイッチングトランジスタ２０１に入力されるＶpluseにより、第２スイッチングトランジスタ２０２がオフし、出力電圧ＶoutはLレベルとなる（ｔ３）。抵抗体２０３が飽和状態となる時間はほぼ一定であるので、第２スイッチングトランジスタ２０２がオンするタイミングの遅れは、出力電圧ＶoutがＨレベルとなっている期間が短くなることを表わす。
【０１１５】
また、Ｈレベルの期間が長ければそれだけ出力電圧Ｖoutを検出できるタイミングが長いことになるので、フォトセンサとしての感度がよいことになる。従って、フォトセンサ２００は、光量の大小（実線ａ、破線ａ’）により感度を変えることができる。
【０１１６】
次に、図８（Ｃ）を参照して同じ光量でＶa値が大きい場合（実線ａ）とＶa値が小さい場合（実線ｂ）について説明する。
【０１１７】
前述の如く入力信号Ｖpluse入力により基準電位ＶDDに引き上げられた第１接続点ｎ１の電圧は、フォトトランジスタ２０５で検知する光量に応じて減少する（図８（Ａ）実線ａ）。そして第２スイッチングトランジスタ２０２の閾値電圧を下回り第２スイッチングトランジスタ２０２がオンすると、第１電源端子Ｔ１から抵抗体（ＴＦＴ）２０３に電流が流れる（図８（Ｃ）：ｔ１１）。抵抗体２０３は大きいゲート電圧Ｖa1に応じたチャネルが形成され所定の時間が経過すると飽和状態となる。これにより一定の抵抗値を有する抵抗体２０３となり、その時点で電源電圧ＶDDと抵抗体２０３の分圧として第２接続点ｎ２より出力電圧Ｖoutが検出できる（図８（Ｃ）：ｔ１２）。
【０１１８】
さらにある時間が経過した後、第１スイッチングトランジスタ２０１にＶpulseが入力されると第２スイッチングトランジスタ２０２がオフとなるので、出力電圧Ｖoutはほぼ０Ｖとなる（ｔ１３）。つまり、出力電圧Ｖoutが検出されている時間（Ｈレベル）、出力電圧Ｖoutが検出されない時間（Ｌレベル）として二値で検出することができる。
【０１１９】
一方実線ｂのごとくＶa値が低い（Ｖa2）場合は、光量が同じで有れば第２スイッチングトランジスタ２０２の閾値電圧に到達する時間は実線ａとほぼ同時となる。従って、第２スイッチングトランジスタ２０２がオンするタイミングも同時となる（ｔ１１）。
【０１２０】
第２スイッチングトランジスタ２０２がオンすると、第１電源端子Ｔ１から抵抗体（ＴＦＴ）２０３に電流が流れる。抵抗体２０３は低いゲート電圧Ｖa２に応じたチャネルが形成され所定の時間が経過すると飽和状態となり、以降は抵抗体２０３の抵抗値に応じた分圧で出力電圧Ｖoutが検出できる（ｔ１４）。
【０１２１】
さらにある時間が経過した後、第１スイッチングトランジスタ２０１にＶpulseが入力されると第２スイッチングトランジスタ２０２がオフとなるので、出力電圧Ｖoutはほぼ０Ｖとなる（図８（Ｃ）：ｔ１３）。
【０１２２】
ここで、ゲート電圧Ｖa２が低ければチャネル幅も狭くなるので、飽和状態になる時間がＶa１の場合よりも早くなる。従って、出力電圧Ｖoutが検出できるタイミングが早まり、Ｈレベルになる期間が長くなる（ｔ１２→ｔ１４）。
【０１２３】
つまり、Ｖａ値が低ければフォトセンサ２００の感度が向上し、Ｖａ値の変動により感度を調節することができる。
【０１２４】
図９を参照して、更に説明する。図９（Ａ）は、抵抗体２０３のＶａと第２スイッチングトランジスタ２０２のＶｄ−Ｉｄ特性の一例を示す。ｃ、ｄが第２スイッチングトランジスタ２０２のＶｄ−Ｉｄ特性であり、Ｖa3、Ｖa4が抵抗体（ＴＦＴ）２０３のＶｄ−Ｉｄ特性である。また図９（Ｂ）は、図９（Ａ）と対応させて図８（Ｃ）の出力例のＸ軸およびＹ軸を入れ替えた模式図である。光量はｄはｃより多く、ゲート電圧はＶa3よりＶa4が大きいとする。
【０１２５】
図９（Ａ）（Ｂ）のごとくゲート電圧Ｖa3の場合、第２スイッチングトランジスタ２０２の線形領域において抵抗体２０３との交点ｘ１があり、光量ｃ、ｄいずれも出力電圧ＶoutをＨレベルとして検知できる。そして光量ｄの方が光量ｃよりも検出期間が長くなる。
【０１２６】
一方図９（Ｃ）のごとく、ゲート電圧Ｖaを大きくしすぎる（Ｖa4）と、が第２スイッチングトランジスタの線形領域における交点ｘ２は光量ｄのみとなる。光量ｃは抵抗体２０３の飽和状態で第２スイッチングトランジスタ２０２も飽和状態となってしまうので、出力電圧Ｖoutを検出することができないことが判る。また、光量ｄの検出期間も短くなる。
【０１２７】
従って、第２スイッチングトランジスタ２０２の線形領域において抵抗体２０３のＶｄ−Ｉｄカーブが交わるように、Ｖpulse、Ｖａを適宜選択する。
【０１２８】
このように、フォトセンサ２００は、第２スイッチングトランジスタ２０２のオン・オフによる二値的な出力を得るが、積算面積を算出するなどして出力電圧Ｖoutのアナログ出力が可能であり、第２の実施形態ではアナログ出力を利用する。
【０１２９】
第２の実施形態では上記のフォトセンサ２００を、図６（Ａ）のごとく、ゲート線１、第１電源線３、第２電源線９に接続する。このようにすることで、フォトセンサ２００の第１電源端子Ｔ１は表示部２１の電源ＰＶを利用し、第２電源端子Ｔ２は第２電源線９の電位を利用できる。前述のごとく第２電源線９は第１電源線３より低電位の電源線である。また、ゲート線１と接続することによりフォトセンサの入力信号Ｖpulseは表示部２１のゲート信号と共通にできる。尚出力電圧Ｖoutはセンサ出力線８に出力される。従って画素毎に受光回路を配置する構成であっても、配線の複雑化を回避できる。
【０１３０】
また、抵抗体となるＴＦＴ２０３のゲート電圧Ｖａを調整することにより、フォトセンサ２００の出力電圧Ｖoutの検出感度を変えることができる。
【０１３１】
特にフォトカレントはフォトトランジスタ２０５の暗電流であるため、その値にばらつきが生じる。しかし、抵抗体２０３のゲート電圧Ｖaにより出力電圧Ｖoutの検出感度を調節できるので、各発光画素３０毎にフォトセンサ２００の検出感度を一定にすることができる。従って、検出結果のばらつきが少なくなり、より輝度ムラを低減できる。
【０１３２】
更に上記のフォトセンサ２００では、抵抗体２０３のＶa値のみならず、フォトトランジスタ２０５の接続数、入力信号Ｖpulseの周期、容量２０４の大きさによっても検出感度を調整することができる。フォトトランジスタ２０５の接続数は有機ＥＬ素子の光を検知した際の放電量に寄与し、入力信号Ｖpulseの周期は図８のごとく出力電圧ＶoutがＨレベルである期間に寄与する。更に容量２０４の大きさは、第２スイッチングトランジスタ２０２のゲート電極に印加される電位であり、Ｖ＝Ｑ／Ｃの関係より容量２０４から電荷が放電することにより電位が変動する。つまり、容量２０４が小さい方がより検出感度を高めることができる。
【０１３３】
尚、図７の回路構成は一例であり、第１スイッチングトランジスタ２０１、フォトトランジスタ２０５の接続位置、第２スイッチングトランジスタ２０２と抵抗体２０３の接続位置、容量２０４の接続位置は変更可能である。すなわち、第１スイッチングトランジスタ２０１を導通させて第１接続点ｎ１の電位を第１電源端子Ｔ１または第２電源端子Ｔ２の電位に充電し、第１スイッチングトランジスタ２０１を遮断し、フォトトランジスタ２０５からの放電により第１接続点ｎ１の電位を変動させ、その電位により第２スイッチングトランジスタ２０２を導通または遮断させて第２スイッチングトランジスタ２０２および抵抗体２０３の第２接続点ｎ２から出力電圧を検出するものであればよい。
【０１３４】
図１０および図１１には図７の光量検出回路の他の構成を示す。まず図１０は出力電圧Ｖoutが第１電源電位ＶDDに近い電位で検出できる回路である。
【０１３５】
図１０（Ａ）：第１スイッチングトランジスタ２０１はフォトトランジスタ２０５と直列接続し、第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２と抵抗体２０３は直列接続し、これらも第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２０２はｐチャネル型ＴＦＴであり、抵抗体２０３はｎチャネル型ＴＦＴである。容量２０４はフォトトランジスタ２０５と並列接続しており、一端が第１接続点ｎ１より第２スイッチングトランジスタ２０２の制御端子に接続し、他端が第２電源端子Ｔ２に接続する。
【０１３６】
第１スイッチングトランジスタ２０１の制御端子、すなわちゲート電極に所定電圧Ｖpulse（Ｈレベル）のパルスを一定期間入力する。Ｈレベルのパルスの入力期間、第１スイッチングトランジスタ２０１の導通は維持される。これにより容量２０４には電源電位ＶDDが充電される。
【０１３７】
パルスがＬレベル（０Ｖ）になると第１スイッチングトランジスタ２０１が遮断される。フォトトランジスタ２０５に光が照射されると、その光量に応じた電荷がフォトトランジスタ２０５から放電し、第１接続点ｎ１の基準電位（ＶDD）が降下していく。
【０１３８】
第２スイッチングトランジスタ２０２は、第１接続点ｎ１の電位が降下して閾値電圧ＶTH以下になると導通する。これにより、第２スイッチングトランジスタ２０２の抵抗値は、抵抗体２０３の抵抗値より十分小さくなり、第２接続点ｎ２は第１電源端子Ｔ１に近い電圧となる。つまり、第２スイッチングトランジスタ２０２の導通により、フォトトランジスタ２０５で検知したフォトカレントを電源電位ＶDDと接地電位ＧＮＤ間の電位差の分圧として、電源電位ＶDDに近い電位で出力電圧Ｖoutを出力できる。
【０１３９】
図１０（Ｂ）：第１スイッチングトランジスタ２０１はフォトトランジスタ２０５と直列接続し、第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２０２と抵抗体２０３は直列接続し、これらも第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２０２はｎチャネル型ＴＦＴであり、抵抗体２０３もｎチャネル型ＴＦＴである。容量２０４は第１スイッチングトランジスタ２０１と並列接続しており、一端が第１接続点より第２スイッチングトランジスタ２０２の制御端子に接続し、他端が第１電源端子Ｔ１に接続する。
【０１４０】
第１スイッチングトランジスタ２０１の制御端子、すなわちゲート電極に所定電圧Ｖpulse（Ｈレベル）のパルスを一定期間入力する。Ｈレベルのパルスの入力期間、第１スイッチングトランジスタの導通は維持される。これにより容量２０４には電源電位ＶDDが充電される。
【０１４１】
パルスがＬレベル（０Ｖ）になると第１スイッチングトランジスタ２０１が遮断される。フォトトランジスタ２０５に光が照射されると、その光量に応じた電荷がフォトトランジスタ２０５から放電し、第１接続点ｎ１の基準電位（ＶDD）が降下していく。
【０１４２】
ｎチャネル型ＴＦＴの第２スイッチングトランジスタ２０２は、第１スイッチングトランジスタ２０１の導通時から第１接続点ｎ１の電位が降下して閾値電圧ＶTHに達するまでの間導通している。つまり、第２スイッチングトランジスタ２０２が導通している間は、第２スイッチングトランジスタ２０２の抵抗値は、抵抗体２０３の抵抗値より十分小さくなり、第２接続点ｎ２は第２電源端子Ｔ２に近い電圧となる。一方閾値電圧ＶTHより電圧が下がると第２スイッチングトランジスタ２０２は遮断され、第２スイッチングトランジスタ２０２の抵抗値が、抵抗体２０３の抵抗値より十分大きく、第２接続点ｎ２は第１電源端子Ｔ１により近い電圧となる。つまり、第２スイッチングトランジスタ２０２の遮断により、フォトトランジスタ２０５で検知したフォトカレントを電源電位ＶDDと接地電位ＧＮＤ間の電位差の分圧として、電源電位ＶDDに近い電位で出力電圧Ｖoutを出力できる。
【０１４３】
図１０（Ｃ）：第１スイッチングトランジスタ２０１はフォトトランジスタ２０５と直列接続し、第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２０２と抵抗体２０３は直列接続し、これらも第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２０２はｎチャネル型ＴＦＴであり、抵抗体２０３もｎチャネル型ＴＦＴである。容量２０４はフォトトランジスタ２０５と並列接続しており、一端が第１接続点ｎ１より第２スイッチングトランジスタ２０２の制御端子に接続し、他端が第２電源端子Ｔ２に接続する。
【０１４４】
第１スイッチングトランジスタ２０１の制御端子、すなわちゲート電極に所定電圧Ｖpulse（Ｈレベル）のパルスを一定期間入力する。Ｈレベルのパルスの入力期間、第１スイッチングトランジスタ２０１の導通は維持される。これにより容量２０４には電源電位ＶDDが充電される。
【０１４５】
パルスがＬレベル（０Ｖ）になると第１スイッチングトランジスタ２０１が遮断される。フォトトランジスタ２０５に光が照射されると、その光量に応じた電荷がフォトトランジスタ２０５から放電し、第１接続点ｎ１の基準電位（ＶDD）が降下していく。
【０１４６】
ｎチャネル型ＴＦＴの第２スイッチングトランジスタ２０２は、第１スイッチングトランジスタ２０１の導通時から第１接続点ｎ１の電位が降下して閾値電圧ＶTHに達するまでの間導通している。つまり、第２スイッチングトランジスタ２０２が導通している間は、第２接続点ｎ２は第２電源端子Ｔ２に近い電圧となる。一方第２スイッチングトランジスタ２０２が遮断されると、第２接続点ｎ２は第１電源端子Ｔ１により近い電圧となる。つまり、第２スイッチングトランジスタ２０２の遮断により、電源電位ＶDDに近い電位で出力電圧Ｖoutを検出できる。
【０１４７】
図１１は、図７および図１０（Ａ）から図１０（Ｃ）の第１スイッチングトランジスタ２０１とフォトトランジスタ２０５の接続を入れ替えた構造であり、この構成により出力電圧Ｖoutは第２電源端子Ｔ２の電位に近い電位で検出できる。
【０１４８】
図１１（Ａ）：第１スイッチングトランジスタ２０１はフォトトランジスタ２０５と直列接続し、第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２０２と抵抗体２０３は直列接続し、これらも第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２０２はｐチャネル型ＴＦＴであり、抵抗体２０３はｎチャネル型ＴＦＴである。容量２０４はフォトトランジスタ２０５と並列接続しており、一端が第１接続点ｎ１より第２スイッチングトランジスタ２０２の制御端子に接続し、他端が第１電源端子Ｔ１に接続する。
【０１４９】
第１スイッチングトランジスタ２０１の制御端子、すなわちゲート電極に所定電圧Ｖpulse（Ｈレベル）のパルスを一定期間入力する。Ｈレベルのパルスの入力期間、第１スイッチングトランジスタ２０１の導通は維持される。これにより容量２０４には接地電位ＧＮＤが充電される。
【０１５０】
パルスがＬレベル（０Ｖ）になると第１スイッチングトランジスタ２０１が遮断される。フォトトランジスタ２０５に光が照射されると、その光量に応じた電荷がフォトトランジスタ２０５から放電し、第１接続点ｎ１の基準電位（ＧＮＤ）が上昇していく。
【０１５１】
ｐチャネル型ＴＦＴの第２スイッチングトランジスタ２０２は、第１スイッチングトランジスタ２０１の導通時から第１接続点ｎ１の電位が降下して閾値電圧ＶTHに達するまで導通する。これにより、第２スイッチングトランジスタ２０２の導通時には第２接続点ｎ２は第１電源端子Ｔ１に近い電圧となる。一方、第１接続点ｎ１が閾値電圧を超えると第２スイッチングトランジスタ２０２が遮断される。これにより、第２接続点ｎ２は第２電源端子Ｔ２に近い電圧となる。つまり、第２スイッチングトランジスタ２０２の遮断により接地電位ＧＮＤに近い電位で出力電圧Ｖoutを検出できる。
【０１５２】
図１１（Ｂ）：第１スイッチングトランジスタ２０１はフォトトランジスタ２０５と直列接続し、第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２０２と抵抗体２０３は直列接続し、これらも第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２０２はｐチャネル型ＴＦＴであり、抵抗体２０３はｎチャネル型ＴＦＴである。容量２０４は第１スイッチングトランジスタ２０１と並列接続しており、一端が第１接続点ｎ１より第２スイッチングトランジスタ２０２の制御端子に接続し、他端が第２電源端子Ｔ２に接続する。
【０１５３】
第１スイッチングトランジスタ２０１の制御端子、すなわちゲート電極に所定電圧Ｖpulse（Ｈレベル）のパルスを一定期間入力する。Ｈレベルのパルスの入力期間、第１スイッチングトランジスタ２０１の導通は維持される。これにより容量２０４には接地電位ＧＮＤが充電される。
【０１５４】
パルスがＬレベル（０Ｖ）になると第１スイッチングトランジスタ２０１が遮断される。フォトトランジスタ２０５に光が照射されると、その光量に応じた電荷がフォトトランジスタ２０５から放電し、第１接続点ｎ１の基準電位（ＧＮＤ）が上昇していく。
【０１５５】
ｐチャネル型ＴＦＴの第２スイッチングトランジスタ２０２は、第１スイッチングトランジスタ２０１の導通時より第１接続点ｎ１の電位が上昇して閾値電圧ＶTHに達するまで導通する。これにより、第２接続点ｎ２は第２スイッチングトランジスタ２０２の導通時には第１電源端子Ｔ１に近い電圧となる。一方第１接続点ｎ１の電位が閾値電圧ＶTHを超えると、第２スイッチングトランジスタ２０２が遮断し、第２接続点ｎ２は第２電源端子Ｔ２に近い電圧となる。つまり、第２スイッチングトランジスタ２０２の遮断により接地電位ＧＮＤに近い電位で出力電圧Ｖoutを検出できる。
【０１５６】
図１１（Ｃ）：第１スイッチングトランジスタ２０１はフォトトランジスタ２０５と直列接続し、第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２０２と抵抗体２０３は直列接続し、これらも第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２０２はｎチャネル型ＴＦＴであり、抵抗体２０３もｎチャネル型ＴＦＴである。容量２０４はフォトトランジスタ２０５と並列接続しており、一端が第１接続点より第２スイッチングトランジスタ２０２の制御端子に接続し、他端が第１電源端子Ｔ１に接続する。
【０１５７】
第１スイッチングトランジスタ２０１の制御端子、すなわちゲート電極に所定電圧Ｖpulse（Ｈレベル）のパルスを一定期間入力する。Ｈレベルのパルスの入力期間、第１スイッチングトランジスタ２０１の導通は維持される。これにより容量２０４には接地電位ＧＮＤが充電される。
【０１５８】
パルスがＬレベル（０Ｖ）になると第１スイッチングトランジスタ２０１が遮断される。フォトトランジスタ２０５に光が照射されると、その光量に応じた電荷がフォトトランジスタ２０５から放電し、第１接続点ｎ１の基準電位（ＧＮＤ）が上昇していく。
【０１５９】
ｎチャネル型ＴＦＴの第２スイッチングトランジスタ２０２は、第１接続点ｎ１の電位が閾値電圧ＶTHに達するまでは遮断しており、閾値電圧ＶTHを超えると導通する。第２接続点ｎ２は、第２スイッチングトランジスタ２０２が遮断の間は第１電源端子Ｔ１に近い電圧となり、導通すると第２電源端子Ｔ２により近い電圧となる。つまり、出力電圧Ｖoutは、第２スイッチングトランジスタ２０２の導通により接地電位ＧＮＤに近い電位で出力できる。
【０１６０】
図１１（Ｄ）：第１スイッチングトランジスタ２０１はフォトトランジスタ２０５と直列接続し、第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２０２と抵抗体２０３は直列接続し、これらも第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２０２はｎチャネル型ＴＦＴであり、抵抗体２０３もｎチャネル型ＴＦＴである。容量２０４は第１スイッチングトランジスタ２０１と並列接続しており、一端が第１接続点ｎ１より第２スイッチングトランジスタ２０２の制御端子に接続し、他端が第２電源端子Ｔ２に接続する。
【０１６１】
第１スイッチングトランジスタ２０１の制御端子、すなわちゲート電極に所定電圧Ｖpulse（Ｈレベル）のパルスを一定期間入力する。Ｈレベルのパルスの入力期間、第１スイッチングトランジスタ２０１の導通は維持される。これにより容量２０４には接地電位ＧＮＤが充電される。
【０１６２】
パルスがＬレベル（０Ｖ）になると第１スイッチングトランジスタ２０１が遮断される。フォトトランジスタ２０５に光が照射されると、その光量に応じた電荷がフォトトランジスタ２０５から放電し、第１接続点ｎ１の基準電位（ＧＮＤ）が上昇していく。
【０１６３】
ｎチャネル型ＴＦＴの第２スイッチングトランジスタ２０２は、第１接続点ｎ１の電位が閾値電圧ＶTHに達するまでは遮断しており、閾値電圧ＶTHを超えると導通する。第２接続点ｎ２は、第２スイッチングトランジスタ２０２が遮断の間は第１電源端子Ｔ１に近い電圧となり、導通すると第２電源端子Ｔ２により近い電圧となる。つまり、出力電圧Ｖoutは、第２スイッチングトランジスタ２０２の導通により接地電位ＧＮＤに近い電位で出力できる。
【０１６４】
また、図示は省略するが、抵抗体２０３として抵抗素子を接続してもよい。抵抗素子は、例えばポリシリコンあるいはＩＴＯ等にｎ型不純物をドープするなどして形成され、１０３Ω〜１０８Ω程度の高い抵抗値を備えている。この場合、抵抗素子２０３の抵抗値を変えることで、上記の回路の定電圧Ｖａを変動したと同じ状況となり、フォトセンサ２００の感度を調整することができる。
【０１６５】
上記のごとく本実施形態の第２スイッチングトランジスタ２０２は、図７または図１０（Ａ）、図１１（Ａ）、図１１（Ｂ）のごとく高電位の第１電源端子Ｔ１に一端が接続する場合にはｐチャネル型ＴＦＴを使用する。一方、図１０（Ｂ）、図１０（Ｃ）、図１１（Ｃ）、図１１（Ｄ）のごとく低電位である第２電源端子に第２スイッチングトランジスタ２０２の一端を接続する場合には、第２スイッチングトランジスタはｎチャネル型ＴＦＴを使用する。
【０１６６】
そして、図６の如く受光回路２００として発光回路１８０に接続する場合には、第１端子Ｔ１および第２電源端子Ｔ２を、第１電源線３および第２電源線９のいずれかとそれぞれ接続することになる。１つの発光画素３０における電位は、ＰＶ電源＞ＣＶ電源の関係が成り立っていればよいので、第１電源線３および第２電源線９の電位関係により図７および図１０、１１の回路を適宜選択する。
【０１６７】
図１２は、輝度調節コントローラ５１を説明する図であり、図１２（Ａ）はブロック図、図１２（Ｂ）は参照電圧取得部５２が保持する特性図の一例である。
【０１６８】
輝度調節コントローラ５１にはフォトセンサ２００の検出結果（各発光画素の輝度）が入力される。尚、第２の実施形態のフォトセンサ（受光回路）２００は、輝度によりオンしているタイミングが異なるものであり、オン状態のパルス部の面積を積分することによりアナログ値を得ることができるものである。
【０１６９】
すなわち、輝度調節コントローラ５１には図の如くパルス波形が入力される。輝度調節コントローラ５１内の積分回路はパルス波形を積分して面積を算出しアナログＤＣ波形を得る。
【０１７０】
参照電圧取得部５２では図１２（Ｂ）の左図の如き特性図により、フォトセンサ２００の出力に応じた発光画素３０の輝度を算出し、基準輝度Ｌとを比較する。例えば画素１では基準輝度Ｌにするためには輝度を小さくする必要があり、画素２は輝度を大きくする必要がある。また、輝度と参照電圧には図１２（Ｂ）右図の如き関係があるので、各画素３０毎に基準輝度Ｌに合わせた参照電圧を補正値Ｖsigとして取得する。補正値Ｖsigは階調基準電圧発生回路５４に出力される。
【０１７１】
基準輝度Ｌは、例えば全発光画素３０の輝度の平均でもよいし、発光輝度の小さい画素に合わせてもよい。また、予め基準輝度Ｌを設定しておいてもよい。
【０１７２】
又、補正値Ｖsigは、基準輝度Lに対応した白リファレンス電圧値を取得するようにしてもよいし、画素毎に基準輝度Lに対応した白リファレンス電圧になるような加減値を求めそれを補正値Ｖsigとして出力してもよい。
【０１７３】
輝度調節コントローラ５１から出力される補正値Ｖsigは、階調基準電圧発生回路５４の白リファレンス電圧に反映され、ガンマ補正回路５５にてガンマ補正を行い、ドレイン線２のデータ信号Ｖdataとして表示部２１に送信する（図５参照）。
【０１７４】
図１３は表示データ補正回路５３を説明する図である。図１３（Ａ）はブロック図、図１３（Ｂ）は階調基準電圧発生回路５４の回路図である。
【０１７５】
表示データ補正回路５３に、階調基準電圧発生回路５４とガンマ補正回路５５を備えており、既述のごとく出力された補正値Ｖsigが、階調基準電圧発生回路５４に入力される。
【０１７６】
階調基準電圧発生回路５４は階調数（２５６）に応じた数の抵抗が直列に接続された抵抗分割回路である。そして白リファレンス電圧はＥＬ素子の最高輝度レベル（白）である低電位の参照電圧であり、黒リファレンス電圧はＥＬ素子の最低輝度レベル（黒）である高電位の参照電圧である。
【０１７７】
本実施形態ではこの回路において、黒リファレンス電圧は固定とし、補正値Ｖsigを階調基準電圧発生回路５４の白リファレンス電圧に反映させる。例えば、基準輝度Ｌに対応した白リファレンス電圧値を補正値Ｖsigとして出力した場合にはその値を設定する。また、基準輝度Ｌに対応する白リファレンス電圧に対する加減値を補正値Ｖsigとして出力した場合には補正値Ｖsigにより白リファレンス電圧を変動させる。
【０１７８】
白リファレンス電圧を変動させる理由を説明する。コントラストＣＲは、白の輝度と黒の輝度の差であり、製品出荷時には屋内で十分なコントラストＣＲが得られる（黒が十分に「黒」と視認できる）ように調整されている。
【０１７９】
すなわち黒の輝度は十分小さく、０に近い値となる。従って、輝度を調整するには白の輝度を調整すればよく、白リファレンス電圧の変動により実現できる。
【０１８０】
階調基準電圧発生回路５４は、補正された白リファレンス電圧（Vsig）と、黒リファレンス電圧（固定値）間で階調表示電圧を発生させる。
【０１８１】
階調基準電圧発生回路５４によって発生した２５６種類の階調表示用のアナログ電圧（階調表示電圧）は、データ信号としてＲＧＢ毎にゲート信号線を介して表示部２１内の発光画素３０に出力される。
【０１８２】
以上、各発光画素３０の輝度を補正する例を説明したが、これを輝度半減期の調整に利用することもできる。
【０１８３】
図１４は、有機ＥＬ素子の輝度と時間の関係を示した特性図である。図の如く、有機ＥＬ素子は輝度半減期がある。第２の実施形態により全発光画素の輝度が製品出荷時より小さくなっている場合（Ｌ→Ｌ３）には、図１４（Ｂ）のごとく補正値Ｖsigにより劣化した分の白リファレンス電圧を上乗せすることにより、輝度半減期を長くできる。これにより有機ＥＬ表示装置の長寿命化に寄与することができる。
【０１８４】
また、輝度補正と輝度半減期の調整とを併用してもよく、これにより表示品質のよい長寿命の有機ＥＬ表示装置を提供できる。
【０１８５】
尚、本実施形態では、画素３０が有機ＥＬ層７６と陽極７１、陰極７５の積層順を逆にし、紙面上方に発光させるトップエミッション構造であっても同様に実施できるが、その場合であってもフォトセンサ１００、２００はボトムゲート構造にするとよい。
【図面の簡単な説明】
【０１８６】
【図１】本発明の第１の実施形態の有機ＥＬ表示装置を示す概要図である。
【図２】本発明の発光画素を説明する断面図である。
【図３】本発明の第１の実施形態の発光画素を説明する回路図である。
【図４】本発明の第１の実施形態のフォトセンサを説明する（Ａ）平面図、（Ｂ）断面図である。
【図５】本発明の第２の実施形態の有機ＥＬ表示装置を示す概要図である。
【図６】本発明の第２の実施形態の発光画素を説明する（Ａ）回路図、（Ｂ）フォトセンサの平面図である。
【図７】本発明の第２の実施形態のフォトセンサを説明する回路図である。
【図８】本発明の第２の実施形態のフォトセンサを説明する特性図である。
【図９】本発明の第２の実施形態のフォトセンサを説明する特性図である。
【図１０】本発明の第２の実施形態のフォトセンサを説明する回路図である。
【図１１】本発明の第２の実施形態のフォトセンサを説明する回路図である。
【図１２】本発明の第２の実施形態の有機ＥＬ表示装置を説明する（Ａ）ブロック図、（Ｂ）特性図である。
【図１３】本発明の第２の実施形態の有機ＥＬ表示装置を説明する（Ａ）ブロック図、（Ｂ）回路図である。
【図１４】本発明の第２の実施形態の有機ＥＬ表示装置を説明する特性図である。
【図１５】従来の有機ＥＬ表示装置を説明する（Ａ）回路概要図、（Ｂ）断面図である。
【符号の説明】
【０１８７】
１    ゲート線
２    ドレイン線
３    第１電源線
４    選択ＴＦＴ
５    容量
６    駆動ＴＦＴ
７    有機ＥＬ素子
９    第２電源線
１０  絶縁性基板
１２  ゲート絶縁膜
１４  バッファ層
１５  層間絶縁膜
１７  平坦化膜
６６、１０６  ドレイン電極
６８、１０８  ソース電極
２０    有機ＥＬ表示装置
２１    表示部
２２    Ｈスキャナ
２３    Ｖスキャナ
３０    発光画素
５０    駆動用集積回路
５１    輝度調節コントローラ
５２    参照電圧取得部
５３    表示データ補正回路
５４    階調基準電圧発生回路
５５    ガンマ補正回路
５６    ＤＣ／ＤＣコンバータ
６１、１０１  ゲート電極
６３、１０３  半導体層
６３ｓ、１０３ｓ  ソース
６３ｄ、１０３ｄ  ゲート
６３ｃ、１０３ｃ  チャネル
７１    陽極
７２    ホール輸送層
７３    発光層
７４    電子輸送層
７５    陰極  
１００  フォトセンサ
１０３ＬＤ    ＬＤＤ領域
１３０    表示画素
２０１    第１スイッチングトランジスタ
２０２    第２スイッチングトランジスタ
２０３    抵抗体
２０４    容量
２０５    フォトトランジスタ
【図１】
2006030317.tif 000003
【図２】
2006030317.tif 000004
【図３】
2006030317.tif 000005
【図４】
2006030317.tif 000006
【図５】
2006030317.tif 000007
【図６】
2006030317.tif 000008
【図７】
2006030317.tif 000009
【図８】
2006030317.tif 000010
【図９】
2006030317.tif 000011
【図１０】
2006030317.tif 000012
【図１１】
2006030317.tif 000013
【図１２】
2006030317.tif 000014
【図１３】
2006030317.tif 000015
【図１４】
2006030317.tif 000016
【図１５】
2006030317.tif 000017