(57)【要約】【課題】              ロジック回路の最低動作電圧に対する最適化を実現すること。【解決手段】          第１の抵抗／ダイオード回路１１から出力された動作速度と温度に対応する電圧Ｖ１と、Ｖｔ和回路１４から出力された製造ばらつきに対応する電圧Ｖ２と、第２の抵抗／ダイオード回路１５から出力された動作速度と温度に対応する電圧Ｖ３と、に基づいて、ロジック回路１９に供給するレギュレータ出力電圧Ｖoutを制御する。【選択図】            図１
2006330837.tif 000002
【特許請求の範囲】
【請求項１】
動作速度と温度に対応する第１の電圧を出力する第１の電圧出力回路と、
製造ばらつきに対応する第２の電圧を出力する第２の電圧出力回路と、
内部回路に供給する電源電圧をレギュレータ出力電圧として出力するレギュレータ回路と、
を備え、
少なくとも前記第１の電圧および前記第２の電圧に基づいて、前記レギュレータ出力電圧を制御するように構成されたことを特徴とする半導体集積回路装置。
【請求項２】
前記第１の電圧出力回路は、抵抗とダイオードが直列に接続されるとともに、当該ダイオードとアースが接続された第１の抵抗／ダイオード回路であり、
前記第２の電圧出力回路は、
ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタが直列に接続されるとともに、前記ＮチャネルＭＯＳトランジスタとアースが接続されたＶｔ和回路と、
抵抗とダイオードが直列に接続されるとともに、前記ダイオードとアースが接続された第２の抵抗／ダイオード回路と、
を備えることを特徴とする請求項１記載の半導体集積回路装置。
【請求項３】
前記Ｖｔ和回路は、第３の電圧を出力し、
前記第２の抵抗／ダイオード回路は、第４の電圧を出力し、
前記第２の電圧出力回路は、前記第３の電圧と前記第４の電圧の差分を抽出し、その差分である前記第２の電圧を出力する差分電圧抽出回路を備えることを特徴とする請求項２記載の半導体集積回路装置。
【請求項４】
前記第１の電圧に前記第２の電圧を加算した第５の電圧を出力する電圧加算回路を備えることを特徴とする請求項１乃至３のいずれか一に記載の半導体集積回路装置。
【請求項５】
前記レギュレータ回路は、前記第５の電圧を直接又は間接的に用いて内部回路に供給するレギュレータ出力電圧を制御する第１のコンパレータを有することを特徴とする請求項４記載の半導体集積回路装置。
【請求項６】
前記レギュレータ回路は、
前記第１のコンパレータから出力された第７の電圧がゲートに入力されるとともに、ドレインから前記レギュレータ出力電圧を出力するトランジスタと、
前記レギュレータ出力電圧が入力される抵抗と、
を備え、
前記第１のコンパレータは、前記第５の電圧と、前記抵抗の所定の位置から引き出された第６の電圧と、に基づいて前記レギュレータ出力電圧を制御することを特徴とする請求項５記載の半導体集積回路装置。
【請求項７】
前記第５の電圧および前記レギュレータ出力電圧を比較した結果となる第６の電圧を出力する第２のコンパレータと、
前記第６の電圧に基づいて前記レギュレータ回路に対して制御信号を出力するカウンタと、
を備え、
前記第１のコンパレータは、前記第１の電圧と、前記制御信号に基づいて前記レギュレータ出力電圧が調整された第７の電圧と、に基づいて前記レギュレータ出力電圧を制御することを特徴とする請求項５記載の半導体集積回路装置。
【請求項８】
前記レギュレータ回路は、
前記第１のコンパレータから出力された第８の電圧がゲートに入力されるとともに、ドレインから前記レギュレータ出力電圧を出力するトランジスタと、
前記レギュレータ出力電圧が入力される抵抗と、
前記制御信号に基づいて、前記抵抗との接続位置を切り替えることで抵抗値を切り替えるとともに、当該抵抗値に基づいて前記第７の電圧を出力する抵抗切替回路と、
を備えることを特徴とする請求項７記載の半導体集積回路装置。
【請求項９】
前記カウンタは、前記レギュレータ出力電圧が前記第５の電圧より小さくないときの前記第６の電圧を受けたときに前記レギュレータ出力電圧を減圧するように前記抵抗切替回路を制御することを特徴とする請求項８記載の半導体集積回路装置。
【請求項１０】
前記カウンタは、前記レギュレータ出力電圧が前記第５の電圧より小さいときの前記第６の電圧を受けたときに前記レギュレータ出力電圧が所望電圧より下がらないように前記抵抗切替回路を制御し、前記レギュレータ出力電圧が所望電圧になるところで前記抵抗切替回路を固定し、少なくとも前記Ｖｔ和回路、前記第２の抵抗／ダイオード回路、前記電圧処理回路、および前記第２のコンパレータの動作を停止させることを特徴とする請求項８又は９記載の半導体集積回路装置。
【請求項１１】
少なくとも、第１の電圧出力回路から出力された動作速度と温度に対応する第１の電圧と、第２の電圧出力回路から出力された製造ばらつきに対応する第２の電圧と、に基づいて、内部回路に供給するレギュレータ出力電圧を制御することを特徴とする半導体集積回路装置の内部電圧制御方法。
【請求項１２】
前記第１の電圧は、前記第１の電圧出力回路における第１の抵抗／ダイオード回路から出力された電圧であり、
前記第２の電圧は、前記第２の電圧出力回路におけるＶｔ和回路および第２の抵抗／ダイオード回路から出力された電圧に基づいて生成されることを特徴とする請求項１１記載の半導体集積回路装置の内部電圧制御方法。
【請求項１３】
前記第２の電圧は、前記Ｖｔ和回路から出力された第３の電圧と、前記第２の抵抗／ダイオード回路から出力された第４の電圧の差分であることを特徴とする請求項１２記載の半導体集積回路装置の内部電圧制御方法。
【請求項１４】
前記第１の電圧に前記第２の電圧を加算した第５の電圧を直接又は間接的に用いて、前記レギュレータ出力電圧を制御することを特徴とする請求項１１乃至１３のいずれか一に記載の半導体集積回路装置の内部電圧制御方法。
【請求項１５】
前記レギュレータ出力電圧が前記第５の電圧より小さくないときに前記レギュレータ出力電圧を減圧するように制御することを特徴とする請求項１４記載の半導体集積回路装置の内部電圧制御方法。
【請求項１６】
前記レギュレータ出力電圧が前記第５の電圧より小さいときに前記レギュレータ出力電圧が所望電圧より下がらないように制御することを特徴とする請求項１４又は１５記載の半導体集積回路装置の内部電圧制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置およびその内部電圧制御方法に関し、特に、内部供給電圧を最適化するための半導体集積回路装置およびその内部電圧制御方法に関する。
【背景技術】
【０００２】
半導体集積回路装置では、動作の高速化とともに、低消費電力化が要求されている。従来の半導体集積回路装置では、外部から供給された外部入力電圧ＶＤＤをレギュレータ回路（定電圧発生回路）で降圧した内部供給電圧Ｖout（レギュレータ出力電圧）をロジック回路へ供給することで、低消費電力化を実現している。
【０００３】
従来の半導体集積回路装置について図面を用いて説明する。図１０は、従来例１に係る半導体集積回路の構成を模式的に示した（Ａ）回路図および（Ｂ）等価回路図である。
【０００４】
従来の半導体集積回路装置では、等価回路図におけるＲ１、Ｒ２がともに１０ＫΩで、Ｖinに１Ｖが入力された場合に、入力した瞬間では、Ｖoutは１Ｖとなる。この時、フィードバック経路にてコンパレータの−端子へは、Ｒ１:Ｒ２の抵抗比が１:１であるため、Ｄ点には分圧された電圧である０．５Ｖが発生し、この電圧が入力される。コンパレータは、＋端子と−端子の電位差が０に限りなく近づけるように動作するので、一定電圧である＋端子の１Ｖに−端子の電圧を近づけるようにＶoutを変化させようとする。電位差を０に限りなく近づくためには、Ｄ点が１Ｖになればよく、このためにＶoutは２Ｖとなる。この作用により、レギュレータ回路はＶinを増幅してＶoutを出力することが可能となる。この増幅作用を一般的な式で表すと、以下のようになる。
【０００５】
［数１］
2006330837.tif 000003
【０００６】
例えば、Ｒ１＝１０ＫΩ、Ｒ2＝３０ＫΩであれば、ＶoutはＶinの４倍の電圧を出力することができる。ただし、無限大に増幅できるわけではなく、コンパレータのソース電圧が上限となる。
【０００７】
ところで、消費電流低減を実現するためには、ロジック回路に供給するレギュレータ出力電圧Ｖoutは、ロジック回路が動作するのに必要な最低動作電圧であればよいが、実際のところ、最低動作電圧に適当な電圧マージンを加えたものにする必要がある。電圧マージンは、ノイズや負荷変動により、供給するレギュレータ出力電圧が低下しても、最低動作電圧を下回らないようにするのに必要である。負荷変動は、特に動作周波数により変動するので、電圧マージンはそれに伴い変化させなければならない。また、最低動作電圧は、ロジック回路の動作速度（高速動作、中速動作、低速動作）、ロジック回路の製造ばらつき（Ｖt高、Ｖt中、Ｖt低）、ロジック回路の動作中の温度（高温、常温、低温）等によって変化する。したがって、最低動作電圧の変化に伴い、ロジック回路に供給しなければならないレギュレータ出力電圧Ｖoutも変化する。
【０００８】
以上のことから、ロジック回路の最低動作電圧の変化に対応するため、従来の半導体集積回路装置のレギュレータ回路においては、コンパレータに入力されるリファレンス電圧Ｖrefに（１）Ｖt和回路から出力された電圧を用いるもの、（２）抵抗／ダイオード回路から出力された電圧を用いるものがある。
【０００９】
（Ｖt和型レギュレータ回路）
Ｖt和回路から出力された電圧をリファレンス電圧Ｖrefに用いるレギュレータ回路（Ｖt和型レギュレータ回路）では、Ｖt和回路は定電流源とコンパレータの間の配線から分岐した配線上でＰチャネルＭＯＳトランジスタ（ＰＭＯＳ）とＮチャネルＭＯＳトランジスタ（ＮＭＯＳ）が直列に接続された構成となっており（図１１参照）、製造ばらつきに応じてレギュレータ出力電圧Ｖoutが（自動的に）変化する。レギュレータ出力電圧Ｖoutは、温度に対して負の勾配を持ち、Ｖt値が高い条件（Ｖt高）では高くなり、Ｖt値が低い条件（Ｖt低）では低くなる（図１２参照）。Ｖt和型レギュレータ回路では、ロジック回路の最低動作電圧に対して、適当な電圧マージンが上乗せされるようにＶt和回路が設計される。Ｖt和型レギュレータ回路によれば、製造ばらつきに対して、（自動的に）電圧マージンが変化するため、製造ばらつきを考慮した電圧をロジック回路に供給することができるようになる。
【００１０】
ここで、Ｖt和型レギュレータ回路におけるレギュレータ出力電圧Ｖoutの温度依存性およびＶt値依存性について説明する。図１１を参照すると、定電流源で生成された一定電流ＩをＶt和回路のソースに供給し、Ｖt和回路のＰＭＯＳ及びＮＯＭＳに一定電流Ｉが流れる。一般的に、飽和状態（＋端子と−端子の電位差が０に限りなく近づいた状態）で動作するＰＭＯＳ及びＮＯＭＳの電流は、以下の式で算出される。
【００１１】
［数２］
Ｉ＝Ｋ（Ｖgs−Ｖt）２
【００１２】
なお、Ｋは定数、Ｖgsはゲート−ソース間の電圧、Ｖtはトランジスタの閾値を示す。［数２］により、ＰＭＯＳに流れる電流Ｉp、及び、ＮＭＯＳに流れる電流Ｉnは、以下のようになる。
【００１３】
［数３］
Ｉp＝Ｋp（｜Ｖgsp｜−｜Ｖtp｜）２
Ｉn＝Ｋn（Ｖgsn−Ｖtn）２
【００１４】
ＰＭＯＳのＩpに関して、両辺のルートを取り、更に変形すると、以下のようになる。
【００１５】
［数４］
2006330837.tif 000004
【００１６】
なお、Ｖt和回路は｜Ｖgsp｜−｜Ｖtp｜≒０となるよう設計される。同様に、ＮＭＯＳのＩnに関して、両辺のルートを取り、更に変形すると、以下のようになる。
【００１７】
［数５］
2006330837.tif 000005
【００１８】
ここで、リファレンス電圧Ｖrefは、ＰＭＯＳとＮＭＯＳが直列に接続されているので、以下のようになる。
【００１９】
［数６］
2006330837.tif 000006
【００２０】
｜Ｖgsp｜−｜Ｖtp｜≒０であるので、Ｖrefは、ＰＭＯＳ及びＮＭＯＳのＶt値が大きくなれば、大きくなる。ゆえに、レギュレータ出力電圧Ｖoutは、Ｖt値が大きくなれば、大きくなる。
【００２１】
また、一般的に、トランジスタのＶt値は、温度が高くなると小さくなる。これは、以下の式が成り立つことによる。
【００２２】
［数７］
2006330837.tif 000007
【００２３】
なお、Ｅgはバンドギャップ、ｑは電荷密度、Φfはフェルミ準位、γは定数を示す。［数７］より、トランジスタのＶt値は、温度が高くなると小さく、低くなると大きくなる。ゆえに、レギュレータ出力電圧Ｖoutは、温度が高くなれば、小さくなる。
【００２４】
ロジック回路の最低動作電圧について説明する。
【００２５】
同一温度でのＶt値の条件によるロジック回路の最低動作電圧の差は、一般的な事象として、Ｖt値が高ければ、それだけロジック回路内のトランジスタがＯＮになりにくくなる。このため、Ｖt値が高い条件のロジック回路をより動作させやすくするためには、より高い電圧を供給し、閾値を下げる必要がある。その結果、ロジック回路の最低動作電圧はＶt値が高い条件では高くなり、Ｖt値が低い条件では低くなる。
【００２６】
動作速度により勾配が変化する原理について説明する。
【００２７】
高速動作時のロジック回路は、動作速度が速いので、キャリアの移動度が、その最低動作電圧を決定する主要因となる。トランジスタは高温になると、チャネル中の様々な量子が活性化され、それがキャリアの移動の妨げとなり、より高い電圧を印加しないと動作できない状態となる。このため、ロジック回路の最低動作電圧は、温度に対して正の勾配を持つ。
【００２８】
低速動作時のロジック回路は、動作速度が遅いので、トランジスタのＯＮしやすさ、即ち、Ｖt値が最低動作電圧を決定する主要因となる。前述のように、Ｖt値は、温度に対して負の勾配を持つため、この勾配がそのまま最低動作電圧の温度に対する勾配となる。
【００２９】
中速動作時のロジック回路は、高速動作時と低速動作時の中間の状態であり、キャリア移動度と、Ｖt値の両方が最低動作電圧を決定する主要因となる。このため、正負が打ち消しあうようになり、フラットな勾配を示す。
【００３０】
ここで、低速動作とは１〜２ＭＨＺ程度以下の周波数に基づいて動作することをいい、高速動作とは数十ＭＨＺ以上の周波数に基づいて動作することをいい、中速動作とは低速動作と高速動作の間の周波数に基づいて動作することをいう。
【００３１】
以上のことから、ロジック回路が低速動作する場合、Ｖt和型レギュレータ回路では、各温度および各製造ばらつきに応じてレギュレータ出力電圧Ｖoutを調整することにより、最適な電圧をロジック回路に供給することが可能になり、消費電力を抑えることが可能となる。なお、中速動作時および高速動作時のロジック回路にＶt和型レギュレータ回路を用いると、レギュレータ出力電圧Ｖoutと最低動作電圧の温度勾配が合わず、高温、Ｖt高の条件で電圧マージンが確保されるように、レギュレータ出力電圧Ｖoutを作りこまなければならないため、従来の半導体集積回路装置では、Ｖt和型レギュレータ回路は低速動作時のロジック回路にしか用いられていない。
【００３２】
（Ｒ／Ｄ型レギュレータ回路）
一方、抵抗／ダイオード回路（Ｒ／Ｄ回路）から出力された電圧をリファレンス電圧Ｖrefに用いるレギュレータ回路（Ｒ／Ｄ型レギュレータ回路）では、Ｒ／Ｄ回路は定電流源とコンパレータの間の配線から分岐した配線上で抵抗Ｒ１とダイオードＤ１が直列に接続され、当該ダイオードＤ１とアースが接続された構成となっており（図１３参照）、動作速度と温度に応じて変化するロジック回路の最低動作電圧に対して、同様の勾配を持ってレギュレータ出力電圧Ｖoutが変化する。Ｒ／Ｄ型レギュレータ回路から出力されたレギュレータ出力電圧Ｖoutは温度に対しての特性を自由に設計できる。ただし、レギュレータ出力電圧ＶoutはＶt値に依存しないため、ロジック回路の最低動作電圧特性に傾きを合わせると図１４のようになる。Ｒ／Ｄ型レギュレータ回路では、ロジック回路の最低動作電圧に対して、動作速度と温度に対して同様の勾配を持つように、かつ、適当な電圧マージン値が上乗せされるようにＲ／Ｄ回路が設計される。Ｒ／Ｄ型レギュレータ回路によれば、Ｒ／Ｄ回路が動作速度と温度に対して変化するロジック回路の最低動作電圧値の変化勾配と同様に変化するため、動作速度と温度の変化を考慮した電源電圧値をロジック回路に供給することができるようになる。
【００３３】
ここで、Ｒ／Ｄ型レギュレータ回路においてレギュレータ出力電圧Ｖoutが温度に対して特性を自由に設定できる原理について説明する。
【００３４】
まず、定電流源で生成された、一定電流ＩをＲ／Ｄ回路のソースに渡す（図１３参照）。ここで、リファレンス電圧Ｖrefは、以下の式で算出される。
【００３５】
［数８］
Ｖref＝Ｉ×Ｒ１＋Ｖd1
【００３６】
上記式を温度Ｔで微分すると、以下のようになる。
【００３７】
［数９］
2006330837.tif 000008
【００３８】
設計においては、特にＩ×Ｒ１を合わせ込むことで、リファレンス電圧Ｖrefの温度勾配を自由に設定することが可能となる。なお、Ｒ／Ｄ型レギュレータ回路においてレギュレータ出力電圧ＶoutがＶt条件に依存しないのは、Ｖrefの温度勾配がＶt値に関係しないからである。
【００３９】
【特許文献１】特開２００２−１８２７５６号公報
【発明の開示】
【発明が解決しようとする課題】
【００４０】
しかしながら、前記Ｖt和型レギュレータ回路又は前記Ｒ／Ｄ型レギュレータ回路を有する従来の半導体集積回路は、動作速度・温度・製造ばらつきに対して、ロジック回路の最低動作電圧に最適な電圧マージンを加えた最適なレギュレータ出力電圧Ｖoutになっていないため、低消費電力化を妨げていた。以下、その理由を説明する。
【００４１】
Ｖt和型レギュレータ回路を有する従来の半導体集積回路の場合、製造ばらつきに応じてレギュレータ出力電圧Ｖoutが変化するが、動作速度と温度に対する変化勾配が異なっている（図１２参照）。レギュレータ出力電圧Ｖoutは、低速動作時、中速動作時、高速動作時のロジック回路のそれぞれに対して、温度に対する電圧変化の勾配が右下がりとなる。これに対し、ロジック回路の最低動作電圧は、中速動作時のロジック回路の場合には温度に対する電圧変化勾配が水平であり（図１２（Ｂ）参照）、高速動作時のロジック回路の場合には温度に対する電圧変化勾配が右上がりとなる（図１２（Ｃ）参照）。すなわち、低速操作型のロジック回路はレギュレータ出力電圧Ｖoutのグラフの傾きと最低動作電圧のグラフの傾きが略平行になるが（図１２（Ａ）参照）、中速動作時および高速動作時のロジック回路では略平行にならない。そのため、最低動作電圧に対する電圧のマージン不足を引き起してハングアップ（動作不能）するのを防止するために、リファレンス出力電圧Ｖoutを上昇させると、消費電流の増加を招いてしまう。つまり、中速動作時および高速動作時のロジック回路が動作する場合、温度変化に対して、レギュレータ出力電圧Ｖoutのグラフと最低動作電圧のグラフがクロスせず、かつ、適当な電圧マージンをもって変化するように、十分な電圧マージンを確保しておく必要があり、例えば、製造ばらつきによって、Ｖt高になってしまった場合でも、十分な電圧マージンを確保できるよう余裕を持ってレギュレータ出力電圧値を設計しておく必要がある。そうすると、中速動作時および高速動作時のロジック回路が動作する場合には、最適な電圧値以上の電圧値をレギュレータ回路が出力する場合があるため、余分な電力を消費することになってしまう。
【００４２】
Ｒ／Ｄ型レギュレータ回路を有する従来の半導体集積回路の場合、動作速度と温度に対して、レギュレータ出力電圧Ｖoutが変化するが、製造ばらつきに対してレギュレータ出力電圧Ｖoutはほとんど変化しない（図１４参照）。そのため、製造ばらつきによってＶｔ高となっても十分な電圧をロジック回路に供給できるようにするためには、電圧マージンはＶｔ高の場合の最適な電圧マージン値にあわせてレギュレータ出力電圧値Ｖoutを設定する必要がある。そのため、製造ばらつきがＶｔ高の場合では、どの動作速度における温度変化に対しても最適なレギュレータ出力電圧Ｖoutを出力することができるが、Ｖt中・Ｖt低の場合には、その速度における温度変化に対しても最適なレギュレータ出力電圧Ｖout以上の電圧値を出力することになるため、余分な電力を消費することになってしまう。
【００４３】
ところで、近年の半導体集積回路装置は、動作速度の向上のために、ロジック回路のＶt値がより低くなるように製造される。そして、微細化につれて、絶縁膜が非常に薄くなり、もはや絶縁体とはいえないほどになっており、ロジック回路のトランジスタがＯＦＦになっている場合でも、ソースに電圧がかかっていればドレインに対して電流（オフリーク電流、暗電流）が流れる。レギュレータ出力電圧Ｖoutを低くすれば、スタンバイリーク電流を抑えることが可能であるが、ロジック回路の最低動作電圧より下がってしまうとハングアップしてしまうので、最低動作電圧＋最低限のマージン電圧をロジック回路に供給することで、限界までスタンバイリーク電流を抑えた状態即ち、最適化を実現することができる。
【００４４】
しかしながら、この状態でロジック回路により高い電圧を供給すれば、その分より大きな電流を流すこととなるため、スタンバイリーク電流などを抑えることが困難となる。また、高温になるとロジック回路のＶt値は低くなるので、同じレギュレータ出力電圧Ｖoutでも低温のときよりも、スタンバイリーク電流が指数的に増大し、低消費電流化が困難となる（図１５参照）。そのため、ロジック回路の最低動作電圧に対するレギュレータ出力電圧値Ｖoutを、Ｖtの変動による影響や、温度範囲や動作速度に合わせてすべての範囲で最適化するのが困難であった。特に、Ｒ／Ｄ型レギュレータ回路はＶt値の高低に拘わらずほぼ一定であるため、ロジック回路の最低動作電圧に対する最適化が実現できなかった。
【００４５】
本発明の主な課題は、ロジック回路の最低動作電圧に対する最適化を実現することである。
【課題を解決するための手段】
【００４６】
本発明の第１の視点においては、半導体集積回路装置において、動作速度と温度に対応する第１の電圧を出力する第１の電圧出力回路と、製造ばらつきに対応する第２の電圧を出力する第２の電圧出力回路と、内部回路に供給する電源電圧をレギュレータ出力電圧として出力するレギュレータ回路と、を備え、少なくとも前記第１の電圧および前記第２の電圧に基づいて、前記レギュレータ出力電圧を制御するように構成されたことを特徴とする。
【００４７】
本発明の第２の視点においては、半導体集積回路装置の内部電圧制御方法において、少なくとも、第１の電圧出力回路から出力された動作速度と温度に対応する第１の電圧と、第２の電圧出力回路から出力された製造ばらつきに対応する第２の電圧と、に基づいて、内部回路に供給する前記レギュレータ出力電圧を制御することを特徴とする。
【発明の効果】
【００４８】
本発明（請求項１−１６）によれば、高速動作化および低消費電力化に対し、動作速度が高速な場合でも、ロジック回路に供給される電圧を温度変化や製造バラツキに対しても、必要最低限だけを供給でき、ロジック回路の最低動作電圧に対する最適化を実現することができる。その結果、スタンバイリーク電流も限界まで抑えることができる。
【発明を実施するための最良の形態】
【００４９】
（実施形態１）
本発明の実施形態１に係る半導体集積回路装置について図面を用いて説明する。図１は、本発明の実施形態１に係る半導体集積回路装置の構成を模式的に示したブロック図である。図２は、本発明の実施形態１に係る半導体集積回路装置における各動作速度での最適化電圧の温度依存性を模式的に示したグラフである。
【００５０】
半導体集積回路装置１０は、第１のＲ／Ｄ回路１１と、電圧加算回路１２と、差分電圧抽出回路１３と、Ｖｔ和回路１４と、第２のＲ／Ｄ回路１５と、レギュレータ回路１８と、ロジック回路１９と、を有する。
【００５１】
第１のＲ／Ｄ回路１１は、動作速度と温度に対応する電圧Ｖ１を出力する電圧出力回路であり、定電流源（図示せず）と電圧加算回路１２の間の配線から分岐した配線上で抵抗とダイオードが直列に接続され、当該ダイオードとアースが接続された抵抗／ダイオード回路である（図１３のＲ／Ｄ回路参照）。なお、第１のＲ／Ｄ回路１１は、動作速度と温度に対して電圧変化勾配を自由に設計される。なお、第１のＲ／Ｄ回路１１は、特許請求の範囲における第１の電圧出力回路に含まれる。また、電圧Ｖ１は、特許請求の範囲における第１の電圧に対応する。
【００５２】
電圧加算回路１２は、第１のＲ／Ｄ回路１１から出力された電圧Ｖ１が入力され、差分電圧抽出回路１３から出力された電圧Ｖ４が入力され、電圧Ｖ１と電圧Ｖ４を加算した電圧Ｖ５を出力する電圧処理回路である。電圧加算回路１２は、特許請求の範囲における第２の電圧出力回路に含まれる。また、電圧Ｖ４は、特許請求の範囲における第２の電圧に対応する。また、電圧Ｖ５は、特許請求の範囲における第５の電圧に対応する。
【００５３】
差分電圧抽出回路１３は、Ｖt和回路１４から出力された電圧Ｖ２が入力され、第２のＲ／Ｄ回路１５から出力された電圧Ｖ３が入力され、電圧Ｖ２と電圧Ｖ３の差分を抽出し、抽出した差分である電圧Ｖ４を出力する電圧処理回路である。なお、電圧Ｖ２は、特許請求の範囲における第３の電圧に対応する。また、電圧Ｖ３は、特許請求の範囲における第４の電圧に対応する。
【００５４】
なお、電圧加算回路１２および差分電圧抽出回路１３は、これらの機能を備えたハーバー回路（図６の２０）に置き換えることもできる。
【００５５】
Ｖｔ和回路１４は、製造ばらつきを検出するとともに、検出された製造ばらつきに対応する電圧Ｖ２を出力する電圧出力回路であり、定電流源（図示せず）と差分電圧抽出回路１３の間の配線から分岐した配線上でＰチャネルＭＯＳトランジスタ（ＰＭＯＳ）とＮチャネルＭＯＳトランジスタ（ＮＭＯＳ）が直列に接続され、当該ＮＭＯＳとアースが接続された回路である（図１１のＶｔ和回路参照）。なお、Ｖｔ和回路１４は、特許請求の範囲における第２の電圧出力回路に含まれる。
【００５６】
第２のＲ／Ｄ回路１５は、動作速度と温度に対応する電圧Ｖ３を出力する電圧出力回路であり、定電流源（図示せず）と差分電圧抽出回路１３の間の配線から分岐した配線上で抵抗とダイオードが直列に接続され、当該ダイオードとアースが接続された抵抗／ダイオード回路である（図１３のＲ／Ｄ回路参照）。なお、第２のＲ／Ｄ回路１５は、動作速度と温度に対して電圧変化勾配を自由に設計される。なお、第２のＲ／Ｄ回路１５は、特許請求の範囲における第２の電圧出力回路に含まれる。
【００５７】
レギュレータ回路１８は、電圧加算回路１２から出力された電圧Ｖ５が入力され、電圧Ｖ５を降圧又は昇圧したレギュレータ出力電圧Ｖoutを出力する。レギュレータ回路１８は、第１のコンパレータ１８ａと、トランジスタ１８ｂと、抵抗１８ｃと、を有する。第１のコンパレータ１８ａは、電圧Ｖ５と電圧Ｖ６を比較する回路であり、電圧加算回路１２から出力された電圧Ｖ５が入力され、抵抗１８ｃの所定の位置から取り出された電圧Ｖ６が入力され、当該電圧Ｖ６に基づいて電圧Ｖ５を降圧又は昇圧した電圧Ｖ７を出力する。トランジスタ１８ｂは、第１のコンパレータ１８ａから出力された電圧Ｖ７がゲートに入力され、ドレインからレギュレータ出力電圧Ｖoutを出力する。抵抗１８ｃは、トランジスタ１８ｂとアースの間に配設されており、所定の位置で第１のコンパレータ１８ａにフィードバックするための配線と接続する。
【００５８】
ロジック回路１９は、データ処理を行う回路である。なお、ロジック回路１９の代わりに、その他の内部回路を用いてもよい。
【００５９】
ここで、ロジック回路１９の最低動作電圧は、ロジック回路１９の動作周波数（動作速度）により温度特性の勾配は変化するが（図２参照）、その周波数に対しては既知である。この最低動作電圧に対して、各温度及びＶt製造ばらつきについて補正された最適化電圧Ｖoutがレギュレータ回路１８から出力されるようにフィードバック制御をかけている。ロジック回路１９の動作に必要な電圧マージン（各々のＶｔ値の場合の電圧Ｖ５と最低動作電圧の差分に相当；Ｖ１＋（Ｖ２−Ｖ３）−（最低動作電圧））も既知である（図２参照）。この電圧マージンを各温度で均等に確保するために、電圧Ｖ２（Ｖt和回路１４の出力電圧）と電圧Ｖ３（第２のＲ／Ｄ回路１５の出力電圧）を生成し、その差分を差分電圧抽出回路１３にて取り出す。この差分がロジック回路１９の動作に必要な電圧マージンとなるように、電圧Ｖ２及び電圧Ｖ３は予め設定されている。また、電圧Ｖ１（第１のＲ／Ｄ回路１１の出力電圧）は、高速又は中速動作用に温度に対して正（もしくはフラット）の勾配を持つように、予め設計されている。
【００６０】
次に、実施形態１に係る半導体集積回路の動作について図面を用いて説明する。図３は、本発明の実施形態１に係る半導体集積回路装置の動作を模式的に示したフローチャートである。図４は、本発明の実施形態１に係る半導体集積回路装置の差分電圧抽出回路の動作の一例を模式的に示したグラフである。図５は、本発明の実施形態１に係る半導体集積回路装置の電圧加算回路の動作の一例を模式的に示したグラフである。
【００６１】
まず、電源を投入し、各回路をスタートアップさせる。次に、Ｖｔ和回路１４は、製造ばらつきに対して、Ｖｔ高、Ｖｔ中、Ｖｔ低なのかを検出し、電圧Ｖ２を出力する（ステップＡ１）。すなわち、Ｖｔ和回路１４から出力される電圧Ｖ２を参照すれば、製造ばらつきがＶｔ高、Ｖｔ中、Ｖｔ低なのかがわかる。例えば、Ｖ２が大きければＶｔ高であり、Ｖ２が中くらいであればＶｔ中であり、Ｖ２が小さければＶｔ低であるとわかる。
【００６２】
次に、第２のＲ／Ｄ回路１５は、Ｖｔ和回路１４の電圧Ｖ２の勾配と略平行になるように、電圧Ｖ３を出力する（ステップＡ２）。なお、第２のＲ／Ｄ回路１５では、Ｖoutが最適電圧値となるように電圧Ｖ３が調整されている。
【００６３】
次に、差分電圧抽出回路１３は、Ｖｔ和回路１４からの電圧Ｖ２と第２のＲ／Ｄ回路１５からの電圧Ｖ３の差分を抽出し、その差分に相当する電圧Ｖ４を出力する（ステップＡ３）。この抽出された差分電圧Ｖ４は、どんな速度の温度変化に対しても、製造ばらつきに対して一定の電圧となる。例えば、図４の場合、Ｖt低の場合はＶ２−Ｖ３＝Ｖ４＝０．５Ｖ、Ｖt高の場合にＶ２−Ｖ３＝Ｖ４＝１．５Ｖが抽出される。
【００６４】
次に、電圧加算回路１２は、第１のＲ／Ｄ回路１１からの電圧Ｖ１に差分電圧抽出回路１３からの電圧Ｖ４を加算し、その加算に相当する電圧Ｖ５を出力する（ステップＡ４）。例えば、図５では、電圧加算回路１２は、Ｖt低の場合にＶ１にＶ４＝０．５Ｖを加算し、Ｖt高の場合にＶ１にＶ４＝１．５Ｖを加算し、加算後のＶ５を出力する。なお、第１のＲ／Ｄ回路１１の電圧Ｖ１は、ロジック回路１９の最低動作電圧の電圧変化勾配と略平行になるように設定されている（図２のグラフと同じ）。
【００６５】
最後に、レギュレータ回路１８は、電圧加算回路１２からの電圧Ｖ５に基づいてレギュレータ出力電圧Ｖoutを出力する（ステップＡ５）。なお、最適電圧値がＶoutになれば最適な電源電圧をロジック回路１９に供給することができるので、Ｖoutが最適電圧値となるようにレギュレータ回路１８の抵抗値が調整されている。
【００６６】
実施形態１によれば、例えば、レギュレータ回路１８が１倍の増幅器となるように抵抗値を設定した場合には、Ｖ５の電圧値が、最適電圧値となればよいことになる。すなわち、最適電圧値＝Ｖ５＝Ｖ１＋Ｖ４＝Ｖ１＋（Ｖ２−Ｖ３）となるように、Ｖ３およびＶ４が設定される。そうすれば、どんな速度のどんな温度の場合であっても、電圧変化勾配のベースは、第１のＲ／Ｄ回路１１の電圧Ｖ１を使うため、最適なロジック回路１９の最低動作電圧と略平行に推移し、図２の最適電圧値とＶ１の差分に関しては、Ｖ２−Ｖ３で適切な値分のみ補うことができるため、無駄な電圧マージンを設定することなく、最適な電源電圧をもってロジック回路１９に供給することができる。
【００６７】
（実施形態２）
本発明の実施形態２に係る半導体集積回路装置について図面を用いて説明する。図７は、本発明の実施形態２に係る半導体集積回路装置の構成を模式的に示したブロック図である。
【００６８】
実施形態２に係る半導体集積回路装置１０は、第２のコンパレータ１６と、カウンタ１７と、を有する点で、実施形態１に係る半導体集積回路装置と異なる。実施形態２に係る半導体集積回路装置１０の第１のＲ／Ｄ回路１１、電圧加算回路１２、差分電圧抽出回路１３、Ｖｔ和回路１４、第２のＲ／Ｄ回路１５、及びロジック回路１９については、実施形態１のものと同様である。
【００６９】
第２のコンパレータ１６は、電圧Ｖ５とレギュレータ出力電圧Ｖoutを比較する回路であり、電圧加算回路１２から出力された電圧Ｖ５が入力され、レギュレータ回路１８から出力されたレギュレータ出力電圧Ｖoutが入力され、電圧Ｖ５に基づいてレギュレータ出力電圧Ｖoutを降圧した電圧Ｖ６を出力する。
【００７０】
カウンタ１７は、第２のコンパレータ１６から出力された電圧Ｖ６が入力され、当該電圧Ｖ６に基づいて、抵抗切替回路１８ｄを制御する制御信号を出力する制御回路である。カウンタ１７は、電源投入直後において、レギュレータ出力電圧Ｖoutが最大値となるように抵抗切替回路１８ｄを初期状態に設定する。カウンタ１７は、第２のコンパレータ１６から出力された電圧Ｖ６が所定値より高い場合（ＶoutがＶ５より高い場合）に、レギュレータ出力電圧Ｖoutを減圧し、Ｖ５＝Ｖoutとなるまで繰り返し、Ｖoutをロジック回路１９の最適化電圧へと移行するように抵抗切替回路１８ｄを制御する。カウンタ１７は、第２のコンパレータ１６から出力された電圧Ｖ６が所定値より低い場合（ＶoutがＶ５より低い場合）に、レギュレータ出力電圧Ｖoutが過剰に下がらないように抵抗切替回路１８ｄを制御する。カウンタ１７は、所望の電圧にＶoutを調整した後、電圧加算回路１２、不必要な回路動作の消費電流を無くすために、差分電圧抽出回路１３、Ｖｔ和回路１４、第２のＲ／Ｄ回路１５および第２のコンパレータ１６の動作を停止するように制御する。
【００７１】
レギュレータ回路１８は、第１のＲ／Ｄ回路１１から出力された電圧Ｖ１が入力され、カウンタ１７から出力された制御信号が入力され、当該制御信号に基づいて電圧Ｖ１を降圧又は昇圧したレギュレータ出力電圧Ｖoutを出力する。レギュレータ回路１８は、第１のコンパレータ１８ａと、トランジスタ１８ｂと、抵抗１８ｃと、抵抗切替回路１８ｄと、を有する。第１のコンパレータ１８ａは、電圧Ｖ１と電圧Ｖ７を比較する回路であり、第１のＲ／Ｄ回路１１から出力された電圧Ｖ１が入力され、抵抗切替回路１８ｄから出力された電圧Ｖ７が入力され、当該電圧Ｖ７に基づいて電圧Ｖ１を降圧又は昇圧した電圧Ｖ８を出力する。トランジスタ１８ｂは、第１のコンパレータ１８ａから出力された電圧Ｖ８がゲートに入力され、ドレインからレギュレータ出力電圧Ｖoutを出力する。抵抗１８ｃは、トランジスタ１８ｂとアースの間に配設されており、所定の位置で抵抗切替回路１８ｄと接続する。抵抗切替回路１８ｄは、カウンタ１７から出力された制御信号に基づいて、抵抗１８ｃとの接続位置を切り替える回路であり、抵抗１８ｃとの接続位置を切り替えることで抵抗値を切り替え、抵抗値に基づく電圧Ｖ７を第１のコンパレータ１８ａに向けて出力する。
【００７２】
なお、抵抗切替回路１８ｄは、これと同様な機能を有するスイッチ回路（図９の１８ｅ）に置き換えることができる。
【００７３】
次に、実施形態２に係る半導体集積回路の動作について図面を用いて説明する。図８は、本発明の実施形態２に係る半導体集積回路装置の動作を模式的に示したフローチャートである。
【００７４】
まず、電源を投入し、各回路をスタートアップさせる。次に、カウンタ１７は、Ｖoutが最大値となるように、抵抗切替回路１８ｄを設定する（ステップＢ１）。
【００７５】
次に、差分電圧抽出回路１３は、Ｖｔ和回路１４からの電圧Ｖ２と第２のＲ／Ｄ回路１５からの電圧Ｖ３の差分となる電圧Ｖ４を抽出する（ステップＢ２）。
【００７６】
次に、電圧加算回路１２は、第１のＲ／Ｄ回路１１からの電圧Ｖ１に差分電圧抽出回路１３からの電圧Ｖ４を加算した電圧Ｖ５を第２のコンパレータ１６に向けて出力する（ステップＢ３）。
【００７７】
次に、第２のコンパレータ１６は、電圧加算回路１２からの電圧Ｖ５とレギュレータ回路１８からのレギュレータ出力電圧Ｖoutを比較して、ＶoutがＶ５より小さいか否かを判定する（ステップＢ４）。
【００７８】
ＶoutがＶ５より大きい場合（ステップＢ４のＮＯ）、カウンタ１７は、カウンタ値を＋１とし、Ｖoutを減圧するように抵抗切替回路１８ｄを制御する（ステップＢ５）。その後、ステップＢ４に戻る。
【００７９】
ＶoutがＶ５より小さい場合（ステップＢ５のＹＥＳ）、カウンタ１７は、カウンタ値を−１とし、Ｖoutが所望電圧より下がらないように抵抗切替回路１８ｄを制御する（ステップＢ６）。
【００８０】
所望の電圧にＶoutを調整した後、カウンタ１７は、Ｖoutが所望の電圧に保持するように抵抗切替回路１８ｄを固定し、不必要な回路動作の消費電流を無くすために、電圧加算回路１２、差分電圧抽出回路１３、Ｖｔ和回路１４、第２のＲ／Ｄ回路１５および第２のコンパレータ１６の動作を停止させる（ステップＢ７）。その後、レギュレータ回路１８は、Ｖoutが所望の電圧に保持するように抵抗切替回路１８ｄが固定されたままで、第１のＲ／Ｄ回路１１からの電圧Ｖ１を制御してＶoutを出力することになる。
【００８１】
実施形態２によれば、中速動作及び高速動作する半導体集積回路において、常温での電流値を、最適な電圧供給により減少させることができる。また、Ｖt低のロジック回路の場合に、最適な電圧供給により高温でのスタンバイリーク電流を減少させることができる（図２参照）。つまり、従来技術であるＲ／Ｄ型レギュレータ回路を使用したときのように、ロジック回路に過剰な電圧が供給されることによる常温での電流値の増加や、Ｖt低のロジック回路の場合における高温でスタンバイリーク電流が増加（図１３参照）を招くことがない。さらに、Ｖoutを一旦決めてしまえば、差分電圧抽出回路、電圧加算回路、Ｖｔ和回路、第２のＲ／Ｄ回路、第２のコンパレータ回路、カウンタ、抵抗切替回路をすべて停止させることにより、レギュレータとしての消費電力（本来の機能動作分の消費電力）しか発生しないので、低消費電力化を図ることができる。
【図面の簡単な説明】
【００８２】
【図１】本発明の実施形態１に係る半導体集積回路装置の構成を模式的に示したブロック図である。
【図２】本発明の実施形態１に係る半導体集積回路装置における各動作速度での最適化電圧の温度依存性を模式的に示したグラフである。
【図３】本発明の実施形態１に係る半導体集積回路装置の動作を模式的に示したフローチャートである。
【図４】本発明の実施形態１に係る半導体集積回路装置の差分電圧抽出回路の動作の一例を模式的に示したグラフである。
【図５】本発明の実施形態１に係る半導体集積回路装置の電圧加算回路の動作の一例を模式的に示したグラフである。
【図６】本発明の実施形態１に係る半導体集積回路装置の構成の変形例を模式的に示したブロック図である。
【図７】本発明の実施形態２に係る半導体集積回路装置の構成を模式的に示したブロック図である。
【図８】本発明の実施形態２に係る半導体集積回路装置の動作を模式的に示したフローチャートである。
【図９】本発明の実施形態２に係る半導体集積回路装置の構成の変形例を模式的に示したブロック図である。
【図１０】従来例１に係る半導体集積回路装置の構成を模式的に示したブロック図である。
【図１１】従来例２に係る半導体集積回路装置の構成を模式的に示したブロック図である。
【図１２】従来例２に係る半導体集積回路装置における各動作速度での最適化電圧の温度依存性を模式的に示したグラフである。
【図１３】従来例３に係る半導体集積回路装置の構成を模式的に示したブロック図である。
【図１４】従来例３に係る半導体集積回路装置における各動作速度での最適化電圧の温度依存性を模式的に示したグラフである。
【図１５】各電圧および各Ｖｔ値でのスタンバイリーク電流の温度依存性をに示したグラフである。
【符号の説明】
【００８３】
１０  半導体集積回路装置
１１  第１のＲ／Ｄ回路
１２  電圧加算回路（電圧処理回路）
１３  差分電圧抽出回路（電圧処理回路）
１４  Ｖｔ和回路
１５  第２のＲ／Ｄ回路
１６  第２のコンパレータ
１７  カウンタ
１８  レギュレータ回路
１８ａ  第１のコンパレータ
１８ｂ  トランジスタ
１８ｃ  抵抗
１８ｄ  抵抗切替回路
１８ｅ  スイッチ回路
１９  ロジック回路
２０  ハーバー回路
【図１】
2006330837.tif 000009
【図２】
2006330837.tif 000010
【図３】
2006330837.tif 000011
【図４】
2006330837.tif 000012
【図５】
2006330837.tif 000013
【図６】
2006330837.tif 000014
【図７】
2006330837.tif 000015
【図８】
2006330837.tif 000016
【図９】
2006330837.tif 000017
【図１０】
2006330837.tif 000018
【図１１】
2006330837.tif 000019
【図１２】
2006330837.tif 000020
【図１３】
2006330837.tif 000021
【図１４】
2006330837.tif 000022
【図１５】
2006330837.tif 000023