(57)【要約】【課題】  画素電極と対向電極との間に短絡が生じたとしても、当該画素における輝度の低下を半分にまでは至らせることのない液晶表示装置を得る。【解決手段】  液晶と対向する基板の面の画素に画素電極と対向電極とを備え、対向電極は絶縁膜の下層に形成され、画素電極は該絶縁膜の上層に形成されているものであって、  前記対向電極は少なくとも画素の僅かな周辺を除く中央の全域に形成され、前記画素電極は当該画素に供給される映像信号を別個のスイッチング素子を介して同じタイミングで入力される別個の画素電極とから構成されているとともに、  別個の前記画素電極はそれぞれ複数の電極から構成され、これら各電極は交互に配置されていることを特徴とする液晶表示装置。【選択図】    図１
2006091274.tif 000002
【特許請求の範囲】
【請求項１】
液晶と対向する基板の面の画素に画素電極と対向電極とを備え、対向電極は絶縁膜の下層に形成され、画素電極は該絶縁膜の上層に形成されているものであって、
前記画素電極は、前記対向電極に重畳されて形成されているとともに、当該画素に供給される映像信号を別個のスイッチング素子を介して同じタイミングで入力される別個の画素電極とから構成されているとともに、
別個の前記画素電極はそれぞれ複数の電極から構成され、これら各電極は交互に配置されていることを特徴とする液晶表示装置。
【請求項２】
別個の各スイッチング素子は共通のゲート信号線からの信号によってオンするように構成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
別個の画素電極のうち一方の画素電極は当該画素を挟んで配置される一方のドレイン信号線に各電極を共通に接続する導電体が隣接して配置される櫛歯状のパターンをなすとともに、他方の画素電極は他方のドレイン信号線に各電極を共通に接続する導電体が隣接して配置される櫛歯状のパターンをなすことを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
各画素の対向電極は、当該画素と隣接する他の画素であってゲート信号線を間にして配置されるものの対向電極と、前記ゲート信号線をも被って形成される絶縁膜上に形成された導電層を介して互いに電気的に接続されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
２個の薄膜トランジスタが隣接して各画素に備えられるものであって、
各薄膜トランジスタの半導体層を共通とし、この半導体層の上面に、各薄膜トランジスタのそれぞれのドレイン電極が帯状をなし、それが湾曲されて、それと一対の電極を構成するソース電極の先端部を中心とした半円弧状をなすとともに、
一方の薄膜トランジスタのドレイン電極は他方の薄膜トランジスタのドレイン電極と互いに隣接する箇所において物理的に共通接続され、その共通接続された部分における幅は該部分以外の箇所の幅と同じになっていることを特徴とする液晶表示装置。
【請求項６】
液晶と対向する基板の面の画素に画素電極と対向電極とを備え、対向電極は絶縁膜の下層に形成され、画素電極は該絶縁膜の上層に形成されているものであって、
前記対向電極は少なくとも画素の僅かな周辺を除く中央の全域に形成され、前記画素電極は当該画素に供給される映像信号を別個の薄膜トランジスタを介して同じタイミングで入力される別個の画素電極とから構成されているとともに、
別個の前記画素電極はそれぞれ複数の電極から構成され、これら各電極は交互に配置され、
かつ、別個の前記薄膜トランジスタは、その半導体層を共通とし、この半導体層の上面に、各薄膜トランジスタのそれぞれのドレイン電極が帯状をなし、それが湾曲されて、それと一対の電極を構成するソース電極の先端部を中心とした半円弧状をなすとともに、
一方の薄膜トランジスタのドレイン電極は他方の薄膜トランジスタのドレイン電極と互いに隣接する箇所において物理的に共通接続され、その共通接続された部分における幅は該部分以外の箇所の幅と同じになっていることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に係り、液晶を介して対向配置される各基板のうち一方の基板の液晶の面側に画素電極と対向電極とが形成されている液晶表示装置に関するものである。
【背景技術】
【０００２】
この種の液晶表示装置は、画素電極と対向電極の間の領域を通過する光に対して、その量を前記各電極の間に発生する電界が印加される液晶の駆動によって、制御するようになっている。
【０００３】
このような液晶表示装置は、表示面に対して斜めの方向から観察しても表示に変化のない、いわゆる広視野角に優れたものとして知られている。
【０００４】
そして、これまで、前記画素電極と対向電極は光を透過させることのない導電層で形成されていた。
【０００５】
しかし、近年、画素領域の周辺を除く領域の全域に透明電極からなる対向電極を形成し、この対向電極上に絶縁膜を介して一方向に延在し該一方向に交差する方向に並設させた透明電極からなる帯状あるいは櫛歯状の画素電極を形成した構成のものが知られるに至った。
【０００６】
このような構成の液晶表示装置は、基板とほぼ平行な電界が画素電極と対向電極との間に発生し、依然として広視野角特性に優れるとともに、いわゆる開口率が大幅に向上するようになる。
【０００７】
また、このような構成において、画素電極とその下層にて絶縁膜を介して配置される対向電極との間にピンホールを介した短絡が生じた場合に、いわゆる点欠陥が生じるが、それを解消するものとして、下記文献に開示されたものがある。
【０００８】
該文献に示す技術は、画素領域に２個の物理的に分離された画素電極を設け、これら各画素電極はゲート信号線からの走査信号によって同時にオンされる２個の各薄膜トランジスタを通して映像信号が供給される構成としたものである。
【０００９】
一方の画素電極が対向電極と短絡を生じせしめても、他方の画素電極が依然として機能し、点欠陥に及ぼしめることがない効果を奏するものとなっている。
【００１０】
【特許文献１】特願２００３−３８７８３２
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし、このように構成された液晶表示装置は、各画素電極は、当該画素をその中心を通る仮想の線分によって二分された各領域のそれぞれに形成された構成となっているものである。
【００１２】
このため、短絡が生じた画素電極が形成されている一方の領域においての表示は断念せざるを得なくなり、当該画素における輝度は半分となってしまうことを余儀なくされるものである。
【００１３】
本発明は、このような事情に基づいてなされたものであり、その目的は、たとえ画素電極と対向電極との間に短絡が生じたとしても、当該画素における輝度の低下を半分にまでは至らせることのない液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１５】
（１）
本発明による液晶表示装置は、たとえば、液晶と対向する基板の面の画素に画素電極と対向電極とを備え、対向電極は絶縁膜の下層に形成され、画素電極は該絶縁膜の上層に形成されているものであって、
前記画素電極は、前記対向電極に重畳されて形成されているとともに、当該画素に供給される映像信号を別個のスイッチング素子を介して同じタイミングで入力される別個の画素電極とから構成されているとともに、
別個の前記画素電極はそれぞれ複数の電極から構成され、これら各電極は交互に配置されていることを特徴とする。
【００１６】
（２）
本発明による液晶表示装置は、たとえば、（１）の構成を前提とし、別個の各スイッチング素子は共通のゲート信号線からの信号によってオンするように構成されていることを特徴とする。
【００１７】
（３）
本発明による液晶表示装置は、たとえば、（１）の構成を前提とし、別個の画素電極のうち一方の画素電極は当該画素を挟んで配置される一方のドレイン信号線に各電極を共通に接続する導電体が隣接して配置される櫛歯状のパターンをなすとともに、他方の画素電極は他方のドレイン信号線に各電極を共通に接続する導電体が隣接して配置される櫛歯状のパターンをなすことを特徴とする。
【００１８】
（４）
本発明による液晶表示装置は、たとえば、（１）の構成を前提とし、各画素の対向電極は、当該画素と隣接する他の画素であってゲート信号線を間にして配置されるものの対向電極と、前記ゲート信号線をも被って形成される絶縁膜上に形成された導電層を介して互いに電気的に接続されていることを特徴とする。
【００１９】
（５）
本発明による液晶表示装置は、たとえば、２個の薄膜トランジスタが隣接して各画素に備えられるものであって、
各薄膜トランジスタの半導体層を共通とし、この半導体層の上面に、各薄膜トランジスタのそれぞれのドレイン電極が帯状をなし、それが湾曲されて、それと一対の電極を構成するソース電極の先端部を中心とした半円弧状をなすとともに、
一方の薄膜トランジスタのドレイン電極は他方の薄膜トランジスタのドレイン電極と互いに隣接する箇所において物理的に共通接続され、その共通接続された部分における幅は該部分以外の箇所の幅と同じになっていることを特徴とする。
【００２０】
（６）
本発明による液晶表示装置は、たとえば、液晶と対向する基板の面の画素に画素電極と対向電極とを備え、対向電極は絶縁膜の下層に形成され、画素電極は該絶縁膜の上層に形成されているものであって、
前記対向電極は少なくとも画素の僅かな周辺を除く中央の全域に形成され、前記画素電極は当該画素に供給される映像信号を別個の薄膜トランジスタを介して同じタイミングで入力される別個の画素電極とから構成されているとともに、
別個の前記画素電極はそれぞれ複数の電極から構成され、これら各電極は交互に配置され、
かつ、別個の前記薄膜トランジスタは、その半導体層を共通とし、この半導体層の上面に、各薄膜トランジスタのそれぞれのドレイン電極が帯状をなし、それが湾曲されて、それと一対の電極を構成するソース電極の先端部を中心とした半円弧状をなすとともに、
一方の薄膜トランジスタのドレイン電極は他方の薄膜トランジスタのドレイン電極と互いに隣接する箇所において物理的に共通接続され、その共通接続された部分における幅は該部分以外の箇所の幅と同じになっていることを特徴とする。
【００２１】
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【発明の効果】
【００２２】
このように構成された液晶表示装置は、各薄膜トランジスタのそれぞれに接続される画素電極の一方において、対向電極と短絡が生じた場合でも、その画素電極は当該画素において表示に寄与する対向電極として変身することになる。
【００２３】
一方の画素電極を構成する各電極と他方の画素電極を構成する各電極は交互（入れ子状）に配置され、変身された該対向電極の各電極はそれに隣接して配置される他方の画素電極の各電極との間に電界を発生させることができるからである。
【００２４】
この場合、該電界のみで表示を行おうとした場合には、短絡の前後において輝度は約半分に低下するが、前記絶縁膜の下層に配置されている本来の対向電極も表示に寄与するそれとして機能していることは短絡前と短絡後において変化はない。
【００２５】
他方の画素電極の各電極は主としてその周辺において、該対向電極との間に電界（エッジ電界）が発生し、この電界も表示に充分寄与しているからである。
【００２６】
したがって、たとえ画素電極と対向電極との間に短絡が生じたとしても、当該画素における輝度低下を半分にまでは至らせることなく駆動させることができる。
【発明を実施するための最良の形態】
【００２７】
以下、図面を用いて本発明による液晶表示装置の実施例を説明する。
図８は本発明による液晶表示装置の一実施例を示す等価回路図である。図８に示す等価回路は、液晶を挟んで対向配置される各基板のうち一方の基板の液晶側の面に形成されたそれを示している。
【００２８】
まず、前記基板面において、そのｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬが形成され、また、ｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬが形成されている。ゲート信号線ＧＬとドレイン信号線ＤＬとで囲まれた部分は画素が形成される画素領域を示し、また、該画素領域の集合体によって液晶表示部ＡＲが構成されるようになっている。
【００２９】
図中ｘ方向に並設される各画素領域からなる画素領域群内にはｘ方向に延在する基準信号線ＣＬが形成され、この基準信号線ＣＬは他の対応する画素領域群内に形成されたそれと液晶表示部ＡＲの外方で互いに接続されている。
【００３０】
各画素領域には、ゲート信号線ＧＬからの信号（走査信号）によってオンする２個の薄膜トランジスタＴＦＴ１、ＴＦＴ２が備えられている。一方の薄膜トランジスタＴＦＴ１は、それがオンすることにより、当該画素領域を挟む一対のドレイン信号線ＤＬのうち一方（図中左側）のドレイン信号線ＤＬからの信号を画素電極ＰＸ１に供給するようになっている。同様に、他方の薄膜トランジスタＴＦＴ２は、それがオンすることにより、前記ドレイン信号線ＤＬからの信号を画素電極ＰＸに供給するようになっている。
【００３１】
ここで、画素電極ＰＸ１と画素電極ＰＸ２はそれぞれ独立して形成され、これらは前記基準信号線ＣＬに接続された共通の対向電極ＣＴとの間に電界を発生せしめるようになっている。このように各画素領域において２個の薄膜トランジスタＴＦＴ１、ＴＦＴ２と、これら各薄膜トランジスタＴＦＴ１、ＴＦＴ２にそれぞれ接続される２個の画素電極ＰＸ１、ＰＸ２を有するのは画素内において該画素電極ＰＸ１、ＰＸ２のうちの一方が対向電極ＣＴとの短絡が生じた場合にいわゆる点欠陥に及ぶ程の損傷に至るのを防止することにある。これについては後に詳述する。
【００３２】
なお、前記ゲート信号線ＧＬはその一端において走査信号駆動回路Ｖに接続され、この走査信号駆動回路Ｖによって各ゲート信号線ＧＬに走査信号が順次走査して供給されるようになっている。また、前記ドレイン信号線ＤＬはその一端において映像信号駆動回路Ｈｅに接続され、この映像信号駆動回路Ｈｅによって各ドレイン信号線ＤＬに映像信号が供給されるようになっている。
【００３３】
すなわち、図中ｘ方向に並設される各画素からなる画素群（ライン）は順次走査信号によって選択され、その選択のタイミングに合わせて、該ラインの各画素に映像信号が供給されるように駆動される。
【００３４】
図１は上述した画素における構成を示す具体的な構成の平面図である。また、図１のＩ（ａ）−Ｉ（ｂ）線における断面図を図２に示している。
【００３５】
基板ＳＵＢ１の主表面に、対向電極ＣＴがたとえばＩＴＯ（Indium  Tin  Oxide）のような透光性の材料で形成されている。
【００３６】
画素領域は後述するゲート信号線ＧＬとドレイン信号線ＤＬで囲まれた領域で構成され、該対向電極ＣＴは該領域の僅かな周辺を除いた中央部の全域に形成されるようになっている。
【００３７】
そして、ゲート信号線ＧＬおよび基準信号線ＣＬが形成されている。これらはたとえば同一工程で形成され、したがって同一の材料から構成されるようになっている。
【００３８】
ここで、基準信号線ＣＬは画素領域を囲む各ゲート信号線ＧＬのうち一方のゲート信号線ＧＬに近接かつ隣接して形成されるとともに、前記対向電極ＣＴに直接重ね合わされて形成され、これにより該対向電極ＣＴと電気的に接続されて形成されるようになっている。
【００３９】
また、基板ＳＵＢ１の主表面には前記ゲート信号線ＧＬ等をも被って全域に絶縁膜ＧＩが形成されている。この絶縁膜ＧＩは後述の薄膜トランジスタＴＦＴのゲート絶縁膜として機能するとともに、層間絶縁膜として機能するものである。
【００４０】
この絶縁膜ＧＩの上面であって、前記ゲート信号線ＧＬと重畳する領域の一部に半導体層ＡＳが形成されている。この半導体層ＡＳは第１半導体層ＡＳ１、第２半導体層ＡＳ２からなっている。それぞれの半導体層の形成箇所において第１薄膜トランジスタＴＦＴ１、第２薄膜トランジスタＴＦＴ２を形成せんがためである。
【００４１】
この場合の各半導体層ＡＳ１、ＡＳ２は、当該画素領域の左側、すなわち当該画素に映像信号を導くためのドレイン信号ＤＬ側に近づくようにして配置されている。
【００４２】
各半導体層ＡＳ１、ＡＳ２においてその上面に一対の対向する電極（ソース・ドレイン電極）を形成することによって、前記ゲート信号線ＧＬをゲート電極とする逆スタガのＭＩＳ構造トランジスタが形成されることになるが、該電極はドレイン信号線ＤＬの形成の際に同時に形成されるようになっている。
【００４３】
すなわち、画素領域の左側に位置づけられるドレイン信号線ＤＬの一部においてゲート信号線ＧＬに平行して延在される部分を有し、この延在部分が屈曲して半導体層ＡＳ１、ＡＳ２のそれぞれの近接する一辺側から乗り上げて形成されることによりドレイン電極ＳＤ１１、ＳＤ２１が形成される。また、各半導体層ＡＳ１、ＡＳ２の表面において、それぞれのドレイン電極ＳＤ１１、ＳＤ２１からチャネル長分だけ離間されてソース電極ＳＤ１２、ＳＤ２２が形成される。なお、このソース電極ＳＤ１２、ＳＤ２２はそれぞれ半導体層ＡＳ１、ＡＳ２面から画素領域側へ若干延在された延在部を有して形成されている。該延在部は後述の画素電極ＰＸ１、ＰＸ２と接続を図る部分となるからである。
【００４４】
また、基板ＳＵＢ１の表面には、前記ドレイン信号線ＤＬをも被って全域に保護膜ＰＳＡが形成されている。この保護膜ＰＡＳは前記薄膜トランジスタＴＦＴ１、ＴＦＴ２の後述する液晶ＬＣとの直接の接触を回避させる機能を有するもので、その材料としては無機材料、有機材料、無機材料と有機材料との積層体等から構成されるようになっている。
【００４５】
この保護膜ＰＡＳの表面には画素電極ＰＸが形成されている。この画素電極ＰＸは、前記対向電極ＣＴの形成領域内に形成され、これにより、絶縁膜ＧＩおよび保護膜ＰＡＳを介在させて該対向電極ＣＴに重畳されるようになっている。
【００４６】
画素電極ＰＸは第１画素電極ＰＸ１および第２画素電極ＰＸ２から構成されている。第１画素電極ＰＸ１はその一部において、その下層の前記保護膜ＰＡＳに予め形成されたコンタクトホールＣＮ１を通して前記薄膜トランジスタＴＦＴ１のソース電極ＳＤ１２の延在部に電気的に接続され、同様に、第２画素電極ＰＸ２はその一部において、その下層の前記保護膜ＰＡＳに予め形成されたコンタクトホールＣＮ２を通して前記薄膜トランジスタＴＦＴ２のソース電極ＳＤ１２の延在部に電気的に接続されている。
【００４７】
第１画素電極ＰＸ１および第２画素電極ＰＸ２は、それぞれ、ほぼｘ方向に延在されｙ方向に並設される複数の電極からなる電極群から構成され、第１画素電極ＰＸ１の電極と第２画素電極ＰＸ２の電極はそれぞれ交互に配置されている。
【００４８】
また、第１画素電極ＰＸ１は、それら各電極が当該画素に映像信号を供給するドレイン信号線ＤＬに隣接して平行に形成される導電層ＰＤ１と一体に形成され、いわゆる櫛歯状のパターンをなし、第２画素電極ＰＸ２も、それら各電極が前記ドレイン信号線ＤＬと異なるドレイン信号線ＤＬであって当該画素を挟むものに隣接して平行に形成される導電層ＰＤ２と一体に形成され、櫛歯状のパターンをなしている。
【００４９】
また、画素電極ＰＸの製造の際に同時に形成される導電材ＳＥがゲート信号線ＧＬの一部を横切って形成されている。この導電材ＳＥは当該画素に薄膜トランジスタＴＦＴを通して映像信号を供給するドレイン信号線ＤＬと異なる他のドレイン信号線ＤＬに近接した箇所に形成されている。薄膜トランジスタＴＦＴと比較的に離間された箇所を選択し、これにより該薄膜トランジスタＴＦＴとの接触を充分に回避させるためである。
【００５０】
前記導電材ＳＥの当該画素領域における一端は、その下層の保護膜ＰＡＳ、絶縁膜ＧＩを貫通するコンタクトホールＣＮ４を通して、基準電極ＣＬと電気的に接続され、また隣接する他の画素領域における他端は、その下層の保護膜ＰＡＳ、絶縁膜ＧＩを貫通するコンタクトホールＣＮ３を通して、該他の画素領域における対向電極ＣＴに電気的に接続されている。
【００５１】
表示部において、画素毎に物理的に分離されて散在される各対向電極ＣＴは、ｘ方向に隣接する他の画素の対向電極ＣＴとは基準信号線ＤＬによって互いに接続され、ｙ方向に隣接する他の画素の対向電極ＣＴとは前記導電材ＳＥによって互いに接続されていることから、基準信号の給電にあって各画素に波形の歪なくそれができるという効果を奏する。
【００５２】
基板ＳＵＢ１の表面には該画素電極ＰＸ等をも被って全域に配向膜ＯＲＩ１が形成されている。この配向膜ＯＲＩ１はそれに接触される液晶ＬＣの分子を初期配向させるための機能を有する。
【００５３】
なお、液晶ＬＣを介して配置される他の基板ＳＵＢ２は、その液晶ＬＣ側の面において、当該画素を他の隣接する画素と画するようにして形成されるブラックマトリックスＢＭと、当該画素をカラー表示の三原色のうちの一つの色を担当させるために形成されるカラーフィルタＦＩＬ、表面を平坦化させるために形成された平坦化膜ＯＣ、液晶ＬＣの分子を初期配向させるために形成された配向膜ＯＲＩ２が設けられている。
【００５４】
ゲート信号線ＧＬからの走査信号の供給によって同時にオンされる薄膜トランジスタＴＦＴ１、ＴＦＴ２を通して、ドレイン信号線ＤＬからの映像信号はそれぞれ画素電極ＰＸ１、ＰＸ２に供給されるようになる。一方、対向電極ＣＴには基準信号線ＣＬを介して該映像信号に対して基準となる信号が供給されている。
【００５５】
このため、図２に示すように、画素電極ＰＸ（ＰＸ１、ＰＸ２）と対向電極ＣＴとの間には電界（電気力線）Ｅが発生し、液晶ＬＣの分子を挙動させるようになる。
【００５６】
この場合の電界Ｅは、対向電極ＣＴの周辺（エッジ部）において対向電極ＣＴとほぼ垂直に、また、該電極Ｅの全体において基板ＳＵＢ１とほぼ平行に発生し、それらはいずれも液晶ＬＣの分子の挙動に寄与するようになる。
【００５７】
図３は、上述した構成からなる液晶表示装置の効果を示す説明図で、図１と対応した図となっている。
【００５８】
図３に示すように、画素電極ＰＸの一部（ここでは画素電極ＰＸ２の場合を示している）がその下層の保護膜ＰＡＳ、絶縁膜ＧＩに不都合にも形成されたピンホールを介して対向電極ＣＴと短絡が生じた場合を想定する。保護膜ＰＡＳ、絶縁膜ＧＩにピンホールが形成されるのは、それらの製造中においてたとえば異物の存在によって往々にして起こりえる現象である。
【００５９】
なお、前記ピンホールによって画素電極ＰＸ２と対向電極ＣＴとの短絡は図３のＩ（ａ）−Ｉ（ｂ）線における断面図である図４に示されている。
【００６０】
このような短絡が生じた場合、画素電極ＰＸ２は対向電極ＣＴと同電位になり画素電極ＰＸ２としての機能が損なわれることになる。しかし、対向電極として変身しその機能を有することになり、その変身した対向電極と隣接して配置される画素電極ＰＸ１との間に電界を発生し、表示に寄与することになる。
【００６１】
そして、画素電極ＰＸ１は短絡する以前のそれと変わりなく、保護膜ＰＡＳおよび絶縁膜ＧＩの下層に配置される本来の対向電極ＣＴとの間に依然として電界を発生せしめ、表示に寄与することになる。
【００６２】
このことから、たとえ画素電極と対向電極との間に短絡が生じたとしても、当該画素における輝度低下を半分にまでは至らせることなく駆動させることができる。
【００６３】
図５は、本発明による液晶表示装置の画素の他の実施例を示す平面図で、図１に対応した図となっている。
【００６４】
図１の場合と比較して異なる構成は、まず、薄膜トランジスタＴＦＴ１およびＴＦＴ２にある。
【００６５】
ゲート信号線ＧＬ上に隣接して配置される薄膜トランジスタＴＦＴ１およびＴＦＴ２のそれぞれのドレイン電極ＳＤ１１、ＳＤ２１は、それらのソース電極ＳＤ１２、ＳＤ２２の先端を囲むようにして形成されたパターンをなしている。
【００６６】
ここで、ソース電極ＳＤ１２、ＳＤ２２の先端とは、対応する画素電極ＰＸ１、ＰＸ２と接続される側と反対側の端部で、実質薄膜トランジスタＴＦＴ１、ＴＦＴ２のソース電極ＳＤ１２、ＳＤ２２として機能する部分である。
【００６７】
すなわち、ドレイン電極ＳＤ１１は帯状をなし、それが湾曲されて、それと一対の電極を構成するソース電極ＳＤ１２の前記先端部を中心とした半円弧状をなしている。同様に、ドレイン電極ＳＤ２１も帯状をなし、それが彎曲されて、それと一対の電極を構成するソース電極ＳＤ２２の前記先端部を中心とした半円弧状をなしている。
【００６８】
そして、これらドレイン電極ＳＤ１１およびドレイン電極ＳＤ２１は互いに隣接する箇所において物理的に接続され、その接続部における幅は該接続部以外の幅と同じになっている。このことから、ドレイン電極ＳＤ１１およびドレイン電極ＳＤ２１はそれぞれ滑らかな円弧部を有するほぼ“Ｗ”字状のパターンで形成される。
【００６９】
これらドレイン電極ＳＤ１１およびドレイン電極ＳＤ２１がそれらと対をなすソース電極ＳＤ１２、ＳＤ２２を囲んで形成されるのは、それぞれの薄膜トランジスタＴＦＴ１、ＴＦＴ２のチャネル幅を大きくせんがためであり、そのチャネル幅方向に沿ってチャネル長を均一とするため、ソース電極ＳＤ１２、ＳＤ２２の先端部は角がとれた円弧状となっている。ドレイン電極ＳＤ１１およびドレイン電極ＳＤ２１の内周辺（ソース電極ＳＤ１２、ＳＤ２２と対向する周面）の曲率と一致させるためである。
【００７０】
そして、双方の薄膜トランジスタＴＦＴ１、ＴＦＴ２のチャネル幅を大きくとれるとともに、これら薄膜トランジスタＴＦＴ１、ＴＦＴ２を大幅に近接させて配置させることができるようになる。上述したように、ドレイン電極ＳＤ１１およびドレイン電極ＳＤ２１の接続部における幅は該接続部以外の幅と同じにしているからである。
【００７１】
この実施例の場合、上述したように、ゲート信号線ＧＬを間にして隣接される各画素の対向電極ＣＴを互いに接続させるための導電材ＳＥが配置され、前記薄膜トランジスタＴＦＴ１、ＴＦＴ２との間の距離を充分に確保でき、それらの短絡を充分に回避できるという効果を奏する。
【００７２】
なお、薄膜トランジスタＴＦＴ１、ＴＦＴ２の半導体層ＡＳは共通に形成され、その形状は矩形状であってもよいが、図５では、該矩形状の一辺を除く他の辺がドレイン電極ＳＤ１１、ＳＤ２１の外周辺に合わせた形状となっている。
【００７３】
また、薄膜トランジスタＴＦＴ１のソース電極ＳＤ１２に接続される画素電極ＰＸ１はその接続部において、それとｙ方向に隣接して配置される画素電極ＰＸ２との対向を回避した構成となっている。このことは、図１の場合の同じ箇所における構成と異なるもので、各薄膜トランジスタＴＦＴ１、ＴＦＴ２を近接して配置できることによる結果の構成となる。
【００７４】
なお、前記接続部とｙ方向に隣接して配置される画素電極ＰＸ２は、その長手方向におけるソース電極ＳＤ２２との接続に要する分岐部よりも薄膜トランジスタＴＦＴ１側に突出して形成されている。画素としての機能を有する領域を拡大せんとするからである。
【００７５】
したがって、図５に対応する他の実施例を示す図６に示すように、該突出部は必ずしも形成されていなくてもよいことはもちろんである。
【００７６】
図７は、画素電極ＰＸ１、ＰＸ２のパターンの他の改変例を示す図である。画素領域の中央を図中ｘ方向に走行する仮想の線分を境にして、薄膜トランジスタＴＦＴ１、ＴＦＴ２が形成されている側のそれらのパターンはたとえば図６の場合と同様となっているが、このパターンに対し、図中上側のパターンは前記仮想の線分を中心にして線対称とした関係となっている。
【００７７】
これにより、各画素電極ＰＸ１、ＰＸ２の電極の走行方向の角度を図中上側と下側とで異ならしめることができ、いわゆるマルチドメイン構造とすることができる。
【００７８】
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
【図面の簡単な説明】
【００７９】
【図１】本発明による液晶表示装置の画素の構成の一実施例を示す平面図である。
【図２】図１のI（ａ）−I（ｂ）線における断面図である。
【図３】本発明による液晶表示装置の効果を示す説明図である。
【図４】図３のI（ａ）−I（ｂ）線における断面図である。
【図５】本発明による液晶表示装置の画素の構成の一実施例を示す平面図である。
【図６】本発明による液晶表示装置の画素の構成の一実施例を示す平面図である。
【図７】本発明による液晶表示装置の画素の構成の一実施例を示す平面図である。
【図８】本発明による液晶表示装置の表示部の一実施例の等価回路を示す図である。
【符号の説明】
【００８０】
ＳＵＢ……基板、ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＣＬ……容量信号線、ＣＴ……対向電極、ＧＩ……絶縁膜、ＰＡＳ……保護膜、ＴＦＴ１、ＴＦＴ２……薄膜トランジスタ、ＳＤ１１、ＳＤ２１……ドレイン電極、ＳＤ１２、ＳＤ２２……ソース電極、ＰＸ１、ＰＸ２……画素電極、ＬＣ……液晶、ＢＭ……ブラックマトリスク、ＦＩＬ……カラーフィルタ。
【図１】
2006091274.tif 000003
【図２】
2006091274.tif 000004
【図３】
2006091274.tif 000005
【図４】
2006091274.tif 000006
【図５】
2006091274.tif 000007
【図６】
2006091274.tif 000008
【図７】
2006091274.tif 000009
【図８】
2006091274.tif 000010