(57)【要約】      （修正有）【課題】従来の製造方法においてアンダーフィル材料を注入することによる問題を是正することが可能な半導体パッケージ構造とその製造方法とを提供すること。【解決手段】半導体パッケージ２００は、基板２０６と、該基板上にフリップチップボンディングで配置された半導体素子２０４とを備える。半導体素子の底部表面の周辺に沿って延び、且つ半導体素子と基板との間に設けられ硬化した接着剤で形成接続構造体２１２を備えることを特徴とする。【選択図】図２
2006186116.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を基板上に配置する工程と、
前記半導体素子を前記基板にフリップチップボンディングする工程と、
接着剤を前記半導体素子の底部の周辺の少なくとも一部分に沿ってコーティングして前記半導体素子と前記基板との間に少なくとも一つの接着構造体を形成する工程と、
前記接着構造体を硬化して前記半導体素子を前記基板に取付ける工程と、を含む半導体パッケージの製造方法。
【請求項２】
前記接着構造体は、点状の形態を含む、請求項１に記載の方法。
【請求項３】
前記接着構造体は、線状の形態を含む、請求項１または２に記載の方法。
【請求項４】
前記接着構造体は、前記半導体素子の前記底部周辺の周りに連続的な壁を形成して前記半導体素子と前記基板との間の空間を密封する、請求項１乃至３のいずれかに記載の方法。
【請求項５】
前記接着構造体は、前記半導体素子の前記底部周辺に部分的にのみ設けられる、請求項１乃至３のいずれかに記載の方法。
【請求項６】
前記接着剤をコーティングする工程において、前記接着剤は、前記底部周辺の全体、あるいは単一部分、または複数の離間した部分に沿って存在している、請求項１乃至３及び５のいずれかに記載の方法。
【請求項７】
前記フリップチップボンディング工程はリフロー工程を行うことをさらに含み、前記接着剤をコーティングする工程は該フリップチップボンディング工程の前に行われ、前記硬化工程と前記リフロー工程とは並行して行われる、請求項１乃至６のいずれかに記載の方法。
【請求項８】
前記半導体素子は、半導体チップパッケージである、請求項１乃至７のいずれかに記載の方法。
【請求項９】
前記半導体素子は、チップスケールパッケージである、請求項１乃至７のいずれかに記載の方法。
【請求項１０】
前記半導体素子は、チップである、請求項１乃至７のいずれかに記載の方法。
【請求項１１】
基板と、
前記基板にフリップチップボンディングされた半導体素子と、
前記半導体素子と前記基板との間に設けられ、且つ、前記半導体素子の底部の周辺の少なくとも一部分に沿って延びて前記半導体素子を前記基板に接合する少なくとも一つの接続構造体と、を備える半導体パッケージ構造。
【請求項１２】
前記接続構造体は、点状の形態を含む、請求項１１に記載の半導体パッケージ構造。
【請求項１３】
前記接続構造体は、線状の形態を含む、請求項１１または１２に記載の半導体パッケージ構造。
【請求項１４】
前記接続構造体は、前記半導体素子の前記底部周辺の周りに連続的な壁を形成して前記半導体素子と前記基板との間の空間を密封している、請求項１１乃至１３のいずれかに記載の半導体パッケージ構造。
【請求項１５】
前記接続構造体は、前記半導体素子の前記底部周辺に部分的に設けられている、請求項１１乃至１３のいずれかに記載の半導体パッケージ構造。
【請求項１６】
前記接続構造体は、前記底部周辺の全体、あるいは単一部分、または複数の離間した部分に沿って存在している、請求項１１乃至１３及び１５のいずれかに記載の半導体パッケージ構造。
【請求項１７】
前記接続構造体を構成している接着剤は、該接続構造体の柔軟性を高めることが可能な軟質の可塑性材料を含む、請求項１１乃至１６のいずれかに記載の半導体パッケージ構造。
【請求項１８】
前記半導体素子は、半導体チップパッケージである、請求項１１乃至１７のいずれかに記載の半導体パッケージ構造。
【請求項１９】
前記半導体素子は、チップスケールパッケージである、請求項１１乃至１７のいずれかに記載の半導体パッケージ構造。
【請求項２０】
前記半導体素子は、チップである、請求項１１乃至１７のいずれかに記載の半導体パッケージ構造。
【請求項２１】
前記接続構造体は、硬化した接着剤からなる、請求項１１乃至２０のいずれかに記載の半導体パッケージ構造。
【請求項２２】
前記半導体素子は、チップスケールパッケージであってチップスケールパッケージを備える、請求項１１乃至２１のいずれかに記載の半導体パッケージ構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージとその製造方法とに関する。
【背景技術】
【０００２】
図１は、従来の半導体パッケージの概略横断面図である。図１に示すように、半導体パッケージ１００は、基板１０４に（例えば、複数のはんだボール１０８を介して）フリップチップボンディングされた半導体素子１０２を有する。また、該半導体素子１０２と基板１０４との間の結合機械的強度を高めるとともに、それらの位置を互いに相対的に固定するため、半導体素子１０２と基板１０４との間の空間にはアンダーフィル層１０６が形成されている。これにより半導体パッケージ１００が、表面ボンディング工程時に解離や変形を起こす可能性を阻止する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、アンダーフィル層１０６に含まれた水分や、半導体素子１０２と基板１０４との表面上に捕捉された揮発性の汚染物質が加熱された場合、気化して膨張する可能性がある。その結果、アンダーフィル層１０６内に空隙が形成される。該空隙は、半導体素子１０２または基板１０４からのアンダーフィル層１０６の剥離を発生させてしまう場合がある。さらに、熱によって発生した水分または汚染物質は、熱により蒸発してもアンダーフィル層１０６により依然として封入されたままとなり、消散することができなくなっている。したがって温度が降下した際、該水分や汚染物質がはんだボール１０８上に凝縮して、隣接するはんだボール１０８との間に導電性ブリッジを形成する可能性が出てくる。概して半導体素子１０２と基板１０４との間の隙間は比較的小さいため、半導体素子１０２と基板１０４との間の空間にアンダーフィル材料を制御して注入することは非常に困難であり、そのためこのような滲出にまつわる問題は頻繁に発生している。
【０００４】
従って、本発明の少なくとも一つの目的は、従来の製造方法においてアンダーフィル材料を注入することによる問題を是正することが可能な半導体パッケージ構造を提供することにある。
【課題を解決するための手段】
【０００５】
上記及び他の優れた効果を達成するため、且つ本発明の目的によれば、本明細書中で具現化され概略を記述するように、本発明は半導体パッケージを提供するものである。該半導体パッケージは、主として基板と、該基板上にフリップチップボンディングによって配置された半導体素子とを備える。該半導体素子は、チップまたはチップスケールパッケージ等の半導体パッケージ構造とすることができる。本発明は、半導体素子の底部表面の周辺の少なくとも一部分、例えば、該底部周辺の全体、あるいは単一部分、または複数の離間した部分、に沿って存在している、半導体素子と基板との間に設けられた接続構造体を特徴とする。結果として、好ましくは該半導体素子と基板との二つの間に追加的な取付支持体を設けることができる。接続構造体は、好ましくは硬化した接着剤から形成されている。なお、本出願では図から明らかなように、「底部表面の周辺」という文言は、底面周辺部に隣接する半導体素子の周面下端部も含む。
【０００６】
接続構造体は、点状の形態または線状の形態を有することができる。さらに、加熱によって半導体素子の内部から放出された何らかの水分または汚染物質が接続構造体の隙間を通って脱出できるように、接続構造体を半導体素子の底部の表面の周辺の少なくとも一部分に沿った特定の部分、例えば、該底部周辺の全体、あるいは単一部分、または複数の離間した部分、に形成してもよい。ただし、接続構造体は連続的な形状として半導体素子の底部表面の周辺の内側をライニングすることによって、半導体パッケージに水分または汚染物質が侵入することを防ぐため半導体素子と基板との間の全空間を密封することができる。
【０００７】
さらに、適当な接着剤（例えば、軟質な可塑性材料）を選択して所望の柔軟性の度合いを有する接続構造体を形成することによって、接続構造体が衝撃に対して半導体パッケージを保護するための緩衝材としての機能を果たすようにすることができる。
【０００８】
また、本発明は半導体パッケージの製造方法を提供するものである。まず、半導体素子を基板上に配置し、該半導体素子を該基板にフリップチップボンディングする。その後、半導体素子の底部表面の周辺の少なくとも一部分、例えば、該底部周辺の全体、あるいは単一部分、または複数の離間した部分、に沿って接着剤をコーティングして接着構造体を形成する。最後に、該接着構造体を硬化して接続構造体を形成する。
【０００９】
本発明の一実施例において、半導体素子を基板にフリップチップボンディングする前に該半導体素子の底部表面に接着剤をコーティングすることができる。本質的にフリップチップボンディングは、高温でのリフロー工程を行うことによって、複数のはんだボールを溶解させ、そして該はんだボールを冷却して半導体パッケージと基板との間に接続部を形成することを含む。該実施例において、はんだボールの融点に近い硬化温度を有する接着剤を選択することによって、接続構造体がリフロー工程の後に形成されるようにすることができる。半導体素子の底部表面に接着剤をコーティングした後、前記高温リフロー工程を用いて、半導体パッケージと基板とを共に結合することと該接着剤を硬化することとを同時に行うことができる。すなわち、処理工程と処理時間とを大幅に削減することができる。
【発明の効果】
【００１０】
本発明では半導体素子と基板との間の隙間にアンダーフィル材料を注入する代わりに、半導体素子の底部周辺の少なくとも一部分に沿って接着剤をコーティングすることが必要とされているので、使用する材料は大幅に少ない。また、接続構造体は半導体素子の底部表面の周辺に沿っているため、該接続構造体は半導体パッケージを安定させるとともに該半導体パッケージに追加的な支持を付与するのみならず、半導体素子と基板との間の応力を軽減する。結果として、半導体パッケージは剥離が生じることなく高応力を受けることが可能となる。
従って、本発明の製造方法は接着剤の滲出の発生を減少させることができるだけではなく、接続構造体の生産を促すことができる。
【００１１】
前述の一般的記載と以下の詳細な説明とは、共に例示的なものであり、特許請求の範囲で請求された発明にさらに説明を加えることを意図していると理解すべきである。
【００１２】
また、添付図面は、本発明の一層の理解を可能とするために含めたものであり、同図面は、本明細書に組み込まれると同時に、本明細書の一部を構成している。そして図面は本発明の実施態様を図示し、発明の詳細な説明と合まって、この発明の原理を説明する役割を果す。
【発明を実施するための最良の形態】
【００１３】
以下、本発明を実施するための最良の形態を、本発明を例示する添付図面を参照して詳細に説明する。なお、同一或いは類似する部分を参照する際、図面及び本実施の形態においては可能な限り同一の参照番号を用いる。
【実施例】
【００１４】
図２は、本発明の一実施例に係る半導体パッケージの概略横断面図である。図２に示すように、半導体パッケージ２００は、主として第１半導体素子２０２と第２半導体素子２０４とを備える。該第１半導体素子２０２と該第２半導体素子２０４とは、半導体パッケージである。第１半導体素子２０２は、基板２０６と、該基板２０６上に配置されるとともに複数の導線２１０を介して第１半導体素子２０２に電気的に接続された半導体チップ２０８とを備える。第２半導体素子２０４は、（例えば複数のはんだボール２１４を介して）基板２０６にフリップチップボンディングされている。本実施例において、該第２半導体素子２０４は、例えばチップスケールパッケージ（ＣＳＰ）である。また、第２半導体素子２０４と基板２０６との間には、接続構造体２１２が設けられている。
【００１５】
本実施例において、半導体チップ２０８は主要な機能チップであり、他方、第２半導体素子２０４は、補助的な機能を行うチップ２０４ａ（例えば、普通のメモリまたはフラッシュメモリ）を有する。半導体パッケージ２００は二つの半導体素子２０２と２０４とを備えているので、続く表面実装工程（例えば、半導体パッケージ２００をプリント基板にボンディングする等）において加熱された場合、該半導体素子２０２と２０４との位置がシフトしたり、または基板２０６から分離したりする場合がある。そのため従来では、第２半導体素子２０４と基板２０６との間の隙間には（図１に示すように）アンダーフィル層を形成して、高温においても第２半導体素子が基板２０６に依然として固定されるようにしている。しかしながら該アンダーフィル層を形成するアンダーフィル材料は、若干量の水分または汚染物質をしばしば含んでいるが、該水分または汚染物質は、加熱された際に気化して気泡となる可能性がある。該気泡はアンダーフィル層の剥離を発生する空隙を形成し、よって該アンダーフィル層を介しての接続や支持力を弱めてしまう。さらに該水分や汚染物質は、温度が降下した際にはんだボール２１４上に凝縮して、近隣のはんだボール２１４をショートさせる結合ブリッジを形成してしまう。
【００１６】
本発明では、従来のアンダーフィル材料層を置換するため、硬化接着剤から形成された接続構造体２１２を備える。該接続構造体２１２は、第２半導体素子２０４を基板２０６上に固定するための役割を果たすとともに、熱応力下においても第２半導体素子２０４と基板２０６との間に一定間隔を保つための支持材を提供する役割をする。ここで、接続構造体２１２は、第２半導体素子２０４と基板２０６との間の空間を完全に満たすことなく該第２半導体素子２０４の底部の周辺に沿って延びていることに注目すべきである。例えば、該接続構造体は、該底部の周辺の全体、あるいは単一部分、または複数の離間した部分に沿って存在している。従ってこの接続構造体２１２は、半導体素子２０４と基板２０６との接合域を大幅に減少させ、これによって剥離してしまうことの可能性を低下させる。
【００１７】
図３および図４に示すように、接続構造体２１２は、点状の形態２１２ａまたは線状の形態２１２ｂを有してもよい。図３に示すように、接続構造体２１２は、第２半導体素子２０４の底部周辺の部分にのみ沿ってもよい。これにより、半導体パッケージが高温に加熱された際、第２半導体素子２０４と基板２０６とから気化した水分や汚染物質は接続構造体２１２の隙間を通って容易に消散することができる。従って、温度が降下した場合、該水分や汚染物質がはんだボール２１４に再び凝縮して近隣のはんだボール２１４との間に電気的なブリッジを形成することが防止される。図４に示すように、接続構造体２１２は第２の半導体素子２０４の底部周辺に連続的な壁を形成して、第２半導体素子２０４と基板２０６との間の空間を囲って外部の水分または汚染物質が封止された該空間に侵入することを防止してもよい。
【００１８】
また、接続構造体２１２は硬化した接着剤を用いて形成される。適当な接着剤（例えば、軟質な可塑性材料）を選択することで、接続構造体２１２は所望の柔軟性の度合いを有するようになり、該接続構造体２１２は衝撃に対して半導体素子２０４を保護するための緩衝材としての機能を果たすことができるようになる。
【００１９】
図５に示すように、本発明の接続構造体２１２は、チップパッケージを別のチップパッケージのパッケージ基板に取付けるために適用することが可能なだけではなく、上方にバンプを有するチップ５０２と基板５０４との間に追加的なグリップ力を付与することが可能である。
【００２０】
また、本発明は上述の半導体パッケージの形成方法を提供する。図６は、本発明の一実施例に係る半導体パッケージを形成するための工程を示すフローチャートである。まず、工程６０２において（図２および図５に示すように）、半導体素子２０４（またはチップ５０２）を基板２０６（または基板５０４）上に配置する。工程６０４において、半導体素子２０４（またはチップ５０２）を、フリップチップボンディングによって機械的且つ電気的に基板２０６（または基板５０４）に接続する。工程６０６において、適当な種類の接着剤を半導体素子２０４（またはチップ５０２）の底部周辺にコーティングする。これにより、少なくとも点状または線状の形態を有する接着構造体が、半導体素子２０４（またはチップ５０２）と基板２０６（または基板５０４）との間に形成される。最後に、工程６０８において、例えば加熱または紫外線光或いは電子ビームを照射することによって該接着構造体を硬化させて接続構造体２１２を形成する。
【００２１】
本発明の別の実施例において、前記工程６０４は、はんだボール２１４をリフロー温度にまで加熱することと、半導体素子２０４と基板２０６とを共に接続するために該はんだボール２１４を用いることとを含むリフロー工程である。また、前記工程６０６は該工程６０４の前に行うことが可能である。はんだボールのリフロー温度に近い硬化温度を有する接着剤を選択することで、該接着剤を、まず、半導体素子２０４（またはチップ５０２）の底部周辺と基板２０６（または基板５０４）との間の領域に適用することができる。その後に続くリフロー工程においては、フリップチップボンディング工程での高温を活用して接着構造体を硬化させることによって、処理工程と多少の処理時間とを削減することができる。
【００２２】
本発明は、半導体素子２０４（またはチップ５０２）と基板２０６（または基板５０４）との間の隙間にアンダーフィル材料を注入する代わりに、半導体素子２０４（またはチップ５０２）の底部周辺に沿って接着剤をコーティングすることを必要とする。従って、使用する材料は大幅に少ない。使用する接着剤の量が減少することによって、該接着剤の滲出の発生頻度が低くなる。また、接続構造体の形成の工程が簡略され、これにより該接続構造体の全般的な生産率が向上する。
【００２３】
当業者であれば、本発明の範囲または精神から逸脱することなく本発明の構成に対して様々な改良や変更が可能であることは容易に分かることであろう。上記の観点から、本発明はこの発明の改良や変更を包含することを意図しており、そのような改良や変更は、特許請求の範囲及びその均等物の範囲内に含まれる。
【図面の簡単な説明】
【００２４】
【図１】従来の半導体パッケージの概略横断面図である。
【図２】本発明の一実施例に係る半導体パッケージの概略横断面図である。
【図３】図２に示す半導体パッケージの上面図である。
【図４】本発明の別の実施例に係る半導体パッケージの上面図である。
【図５】図４に示す半導体パッケージの概略横断面図である。
【図６】本発明の一実施例に係る半導体パッケージを形成するための工程を示すフローチャートである。
【符号の説明】
【００２５】
２００  半導体パッケージ
２０２  第１半導体素子
２０４  第２半導体素子
２０４ａ  チップ
２０６  基板
２０８  半導体チップ
２１０  導線
２１２  接続構造体
２１２ａ  点状の形態の接続構造体
２１２ｂ  線状の形態の接続構造体
２１４  はんだボール
５０２  チップ
５０４  基板
【図１】
2006186116.tif 000003
【図２】
2006186116.tif 000004
【図３】
2006186116.tif 000005
【図４】
2006186116.tif 000006
【図５】
2006186116.tif 000007
【図６】
2006186116.tif 000008
【外国語明細書】
Title of the Invention
SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SAME
TECHNICAL FIELD
【0001】      
The present invention relates to a semiconductor package and method of manufacturing the same. 
BACKGROUND ART
【0002】      
Fig. 1 is a schematic cross-sectional view of a conventional semiconductor package.  As shown in Fig. 1, the semiconductor package 100 has a semiconductor device 102 flip-chip bonded (for example, through a plurality of solder balls 108) to a substrate 104.  An underfill layer 106 is formed in the space between the semiconductor device 102 and the substrate 104 to increase the mechanical strength of the bondage between the semiconductor device 102 and the substrate 104, and fix their positions relative to each other.  Hence, the semiconductor package 100 is prevented from possible dissociation or deformation when it is subjected to a surface bonding process.
disclosure of invention
PROBLEM TO BE SOLVED BY THE INVENTION
【0003】      
However, moisture buried within the underfill layer 106 and volatile pollutants trapped on the surface of the semiconductor device 102 and the substrate 104 may vaporize and expand when it is subjected to heat.  As a result, voids are produced in the underfill layer 106.  These voids may cause the delamination of the underfill layer 106 from the semiconductor device 102 or substrate 104.  Moreover, the heat-produced moisture or pollutants are still enclosed by the underfill layer 106 under thermal vaporization, incapable of dissipating away.  Hence, the moisture and pollutants may condense on the solder balls 108 when the temperature drops leading to the possible formation of a conductive bridge between neighboring solder balls 108.  In general, the gap between the semiconductor device 102 and the substrate 104 is relatively small so that it is very difficult to have a controlled injection of underfillmaterial into the space, and the problem of effusion occurs often. 
【0004】
Accordingly, at least one objective of the present invention is to provide a semiconductor package structure capable of rectifying the underfill material injection problems in a conventional manufacturing method.
MEANS FOR SOLVING THE PROBLEM
【0005】
To achieve these and other advantages and in accordance with the purpose of the invention, as embodied and broadly described herein, the invention provides a semiconductor package.  The semiconductor package mainly comprises a substrate and a semiconductor device disposed on the substrate by flip-chip bonding.  The semiconductor device can be a chip or a semiconductor package structure such as a chip scale package.  The present invention is characterized by a connection structure disposed between the semiconductor device and the substrate that extends along at least a portion of the periphery of the bottom surface of the semiconductor device, for example by a full portion, a single partial portion, or discrete portions.  As a result, it can preferably provide additional mounting support between the two.  The connection structure is preferably formed from cured adhesive.  As apparent from the drawings, the wording “periphery of bottom surface” in the present application is intended to include a lower end portion of periphery of a semiconductor device adjacent to periphery of the bottom surface.
【0006】      
The connection structure can have a spot-like or line configuration.  Moreover, the connection structure may form on a particular section of along at least a portion of the periphery at the bottom surface of the semiconductor device, for example by a full portion, a single partial portion, or discrete portions, so that any moisture or pollutants released from the interior of the semiconductor device due to heating may escape through the gaps in the connection structure.  However, the connection structure can have a continuous configuration lining the periphery of the bottom surface of the semiconductor device so that the entire space between the semiconductor device and the substrate is sealed off to prevent moisture or pollutants from entering the semiconductor package.
【0007】
Furthermore, a suitable adhesive (for example, a soft plastic material) can be selected to form a connection structure having a desired degree of flexibility so that the connection structure may serve as a buffer to protect the semiconductor package against shock.
【0008】
The present invention also provides a method of manufacturing a semiconductor package.  First, a semiconductor device is disposed over a substrate and then flip-chip bonded to the substrate.  Thereafter, adhesive material is coated along at least a portion of the periphery at the bottom surface of the semiconductor device to form an adhesive structure, for example by a full portion, a single partial portion, or discrete portions.  Finally, the adhesive structure is cured to form a connection structure.      
【0009】
According to one embodiment of the present invention, the coating of adhesive on the bottom surface of the semiconductor device can be carried out before the semiconductor device is flip-chip bonded to the substrate.  In essence, flip-chip bonding comprises performing a reflow process at a high temperature to melt a plurality of solder balls and then cool down the solder balls to form connections between the semiconductor package and the substrate.  In the present embodiment, an adhesive material having a curing temperature close to the melting point of the solder balls can be selected so that the connection structure is formed after the reflow process.  After coating the adhesive material on the bottom surface of the semiconductor device, the high temperature reflow process can be used to bond the semiconductor package and the substrate together and cure the adhesive at the same time.  In other words, there is considerable saving in processing step and processing time.
EFFECT OF THE INVENTION
【0010】
Since the present invention demands the coating of adhesive along at least a portion of the bottom periphery of the semiconductor device instead of injecting underfillmaterial into the gap between the semiconductor device and the substrate, less material can be used.  In addition, because the connection structure runs along the periphery of the bottom surface of the semiconductor device, the connection structure not only stabilizes and provides additional support to the package but also reduces stresses between the semiconductor device and the substrate.  Ultimately, the semiconductor package can be subjected to a higher stress without delamination.  Thus, the fabricating method of the present invention not only reduces the effusion adhesive material but also speeds the production of the connective structure.
【0011】
It is to be understood that both the foregoing general description and the following detailed description are exemplary, and are intended to provide further explanation of the invention as claimed.
【0012】 
The accompanying drawings are included to provide a further understanding of the invention, and are incorporated in and constitute a part of this specification.  The drawings illustrate embodiments of the invention and, together with the description, serve to explain the principles of the invention.
BEST MODE FOR CARRYING OUT THE INVENTION
【0013】
Reference will now be made in detail to the present preferred embodiments of the invention, examples of which are illustrated in the accompanying drawings.  Wherever possible, the same reference numbers are used in the drawings and the description to refer to the same or like parts.
EMBODIMENTS
【0014】
Fig. 2 is a schematic cross-sectional view of a semiconductor package according to one embodiment of the present invention.  As shown in Fig. 2, the semiconductor package 200 mainly comprises a first semiconductor device 202 and a second semiconductor device 204.  The first semiconductor device 202 and the second semiconductor device 204 are semiconductor packages.  The first semiconductor device 202 comprises a substrate 206, a semiconductor chip 208 disposed on the substrate 206 and electrically connected to the first semiconductor device 202 through a plurality of conductive wires 210.  The second semiconductor device 204 is flip-chip bonded (for example, through a plurality of solder balls 214) to the substrate 206.  In the present embodiment, the second semiconductor device 204 is a chip scale package (CSP), for example.  A connection structure 212 is disposed between the second semiconductor package 204 and the substrate  206.
【0015】
In the present embodiment, the chip 208 is a main functional chip while the second semiconductor device 204 contains a chip 204a that performs subsidiary functions (for example, ordinary memory or flash memory).  Because the semiconductor package 200 comprises two semiconductor devices 202 and 204, the semiconductor devices 202 and 204 may shift in position or detach from the substrate 206 when heated in a subsequent surface mounting process (for example, bonding the package 200 to a printed circuit board).  Conventionally, an underfill layer (as shown in Fig. 1) is formed in the gap between the second semiconductor device 204 and the substrate 206 so that the second semiconductor device 204 is still fastened to the substrate 206 at a high temperature.  However, the underfill material forming the underfill layer often contains a little bit of moisture or contaminants that may vaporize into bubbles when heated.  These bubbles create voids cause a delamination of the underfill layer, thereby weakening the connections and supports through the underfill layer.  Furthermore, the moisture and pollutants will condense on the solder balls 214 to form connective bridge that shorts nearby solder balls 214 when the temperature drops.
【0016】
The present invention provides a connection structure 212 fabricated from a cured adhesive material to replace the conventional underfill material layer.  The connection structure 212 serves to fix the second semiconductor device 204 on the substrate 206 and provide a support that maintains a constant separation between the second semiconductor device 204 and the substrate 206 under thermal stress.  It should be noted that the connection structure 212 extends along the bottom periphery of the second semiconductor device 204 without completely filling the space between the second semiconductor device 204 and the substrate 206.  For example, it can be a full portion, a single partial portion, or discrete portions.  Therefore, the connection structure 212 reduces the junction area with the semiconductor device 204 and the substrate 206 considerably and hence reduces the probability of having a delamination.
【0017】
As shown in Figs. 3 and 4, the connection structure 212 can have a spot-like configuration 212a or a line configuration 212b.  As shown in Fig. 3, the connection structure 212 may run on a section of the bottom periphery of the second semiconductor device 204 only.  When the package is heated to a high temperature, moisture and pollutants vaporized from the second semiconductor device 204 and the substrate 206 can easily dissipate through the gaps in the connection structure 212.  Hence, when the temperature drops, moisture and pollutants are prevented from re-condensing on the solder balls 214 to form an electrical bridge between neighboring solder balls 214.  As shown in Fig. 4, the connection structure 212 may form a continuous wall on the bottom periphery of the second semiconductor 204 to enclose the space between the second semiconductor device 204 and the substrate 206 and prevent external moisture or pollutants from entering the sealed space.
【0018】
In addition, the connection structure 212 is fabricated using a cured adhesive.  By selecting a suitable adhesive (for example, a soft plastic material), the connection structure 212 can have the desired degree of flexibility so that the connection structure 212 may serve as a buffer to protect the semiconductor device 204 against shock.
【0019】
As shown in Fig. 5, the connection structure 212 of the present invention not only can be applied to mount a chip package to the packaging substrate of another chip package, but can also provides addition grip between a chip 502 having bumps thereon and a substrate 504.
【0020】
The present invention also provides a method of fabricating the aforementioned semiconductor package.  Fig. 6 is a flow chart showing the steps for producing a semiconductor package according to one embodiment of the present invention.  First, in step 602, (as shown in Fig. 2 and Fig. 5) the semiconductor device 204 (or the chip 502) is disposed on the substrate 206 (or the substrate 504).  In step 604, the semiconductor device 204 (or the chip 502) is mechanically and electrically connected to the substrate 206 (or the substrate 504) by flip-chip bonding.  In step 606, a suitable type of adhesive is coated on the bottom periphery of the semiconductor device 204 (or the chip 502).  Hence, an adhesive structure having at least a spot-like or a line configuration is formed between the semiconductor device 204 (or the chip 502) and the substrate 206 (or the substrate 504).  Finally, in step 608, the adhesive structure is cured to form a connection structure 212, for example, by heating or irradiating with ultraviolet light or an electron beam.
【0021】
According to another embodiment of the present invention, the step 604 comprises a reflow process that includes heating the solder balls 214 to a reflow temperature and utilizing the solder balls 214 to connect the semiconductor package 204 and the substrate 206 together.  In addition, step 606 can be carried out before step 604.  By selecting an adhesive material having a curing temperature close to the reflow temperature of the solder balls, the adhesive material can be applied to the area between the bottom periphery of the semiconductor device 204 (or the chip 502) and the substrate 206 (or the substrate 504) first.  In the subsequent reflow process, the high temperature in the flip-chip bonding process can be utilized to cure the adhesive structure so that a processing step and some processing time are saved.
【0022】
The present invention requires the coating of adhesive along the bottom periphery of the semiconductor device 204 (or the chip 502) instead of injecting underfill material into the gap between the semiconductor device 204 (orthe chip 502) and the substrate 206 (or the substrate 504).  Hence, considerably less material is used.  With a reduction in the amount of adhesive material, effusion of the adhesive material occurs less frequently.  In addition, the process of producing the connective structure is simplified so that overall production rate of the connective structure can increase.
【0023】
It will be apparent to those skilled in the art that various modifications and variations can be made to the structure of the present invention without departing from the scope or spirit of the invention.  In view of the foregoing, it is intended that the present invention cover modifications and variations of this invention provided they fall within the scope of the following claims and their equivalents.
BRIEF DESCRIPTION OF THE DRAWINGS
【0024】
【FIG. 1】 Fig. 1 is a schematic cross-sectional view of a conventional semiconductor package.
【FIG. 2】 Fig. 2 is a schematic cross-sectional view of a semiconductor package according to one embodiment of the present invention.
【FIG. 3】 Fig. 3 is a top view of the semiconductor package shown in Fig. 2.
【FIG. 4】 Fig. 4 is a top view of a semiconductor package according to another embodiment of the present invention.
【FIG. 5】 Fig. 5 is a schematic cross-sectional view of the semiconductor package shown in Fig. 4.
【FIG. 6】 Fig. 6 is a flow chart showing the steps for producing a semiconductor package according to one embodiment of the present invention.
DESCRIPTION OF NUMERALS
【0025】
200    Semiconductor package
202    First semiconductor device
204    Second semiconductor device
204a   Chip
206    Substrate
208    Semiconductor chip
210    Conductive wire
212    Connection structure
212a   Spot-like configuration connection structure
212b   Line configuration connection structure
214    Solder ball
502    Chip
504    Substrate
【CLAIM 1】
A method of manufacturing a semiconductor package, comprising:
disposing a semiconductor device on a substrate;
flip-chip bonding the semiconductor device to the substrate;
coating an adhesive material along at least a portion of a bottom periphery of the semiconductor device to form at least an adhesive structure between the semiconductor device and the substrate; and
curing the adhesive structure to affix the semiconductor device to the substrate.
【CLAIM 2】
The method according to claim 1, wherein the adhesive structure includes a spot-like configuration.
【CLAIM 3】
The method according to claim 1 or 2, wherein the adhesive structure includes a line configuration.
【CLAIM 4】
The method according to any one of claims 1 to 3, wherein the adhesive structure forms a continuous wall around the bottom periphery of the semiconductor device to seal off a space between the semiconductor device and the substrate.
【CLAIM 5】
The method according to any one of claims 1 to 3, wherein the adhesive structure is only partially disposed on the bottom periphery of the semiconductor device.
【CLAIM 6】
The method according to any one of claims 1 to 3 and 5, in the step of coating the adhesive material, the adhesive material is along the bottom periphery by a full portion, a single partial portion, or discrete portions.
【CLAIM 7】
The method according to any one of claims 1 to 6, wherein the flip-chip bonding process further comprises performing a reflow process, the coating of adhesive material is carried out before the flip-chip bonding process and the curing process and the reflow process are executed concurrently.
【CLAIM 8】
The method according to any one of claims 1 to 7, wherein the semiconductor device comprises a semiconductor chip package.
【CLAIM 9】
The method according to any one of claims 1 to 7, wherein the semiconductor device comprises a chip scale package.
【CLAIM 10】
The method according to any one of claims 1 to 7, wherein the semiconductor device comprises a chip.
【CLAIM 11】
A semiconductor package structure, comprising:
a substrate;
a semiconductor device, flip-chip bonded to the substrate;
at least a connection structure disposed between the semiconductor device and the substrate, and running along at least a portion of a bottom periphery of the semiconductor device to bond the semiconductor device to the substrate. 
【CLAIM 12】
The semiconductor package structure according to claim 11, wherein the connection structure includes a spot-like configuration.
【CLAIM 13】
The semiconductor package structure according to claim 11 or 12, wherein the connection structure includes a line configuration.
【CLAIM 14】
The semiconductor package structure according to any one of claims 11 to 13, wherein the connection structure forms a continuous wall around the bottom periphery of the semiconductor device to seal off the space between the semiconductor device and the substrate.
【CLAIM 15】
The semiconductor package structure according to any one of claims 11 to 13, wherein the connection structure is partially disposed on the bottom periphery of the semiconductor device.
【CLAIM 16】
The semiconductor package structure according to any one of claims 11 to 13 and 15, wherein connection structure along the bottom periphery by a full portion, a single partial portion, or discrete portions.
【CLAIM 17】
The semiconductor package structure according to any one of claims 11 to 16, wherein the adhesive material constituting the connection structure comprises a soft plastic material that can increase the flexibility of the connection structure.
【CLAIM 18】
The semiconductor package structure according to any one of claims 11 to 17, wherein the semiconductor device comprises a semiconductor chip package.
【CLAIM 19】
The semiconductor package structure according to any one of claims 11 to 17, wherein the semiconductor device comprises a chip scale package.
【CLAIM 20】
The semiconductor package structure according to any one of claims 11 to 17, wherein the semiconductor device comprises a chip.
【CLAIM 21】
The semiconductor package structure according to any one of claims 11 to 20, wherein the connection structure includes a cured adhesive material.
【CLAIM 22】
The semiconductor package structure according to any one of claims 11 to 21, wherein the semiconductor device is a chip scale package.
SUMMARY
OBJECT
To provide a semiconductor package structure capable of rectifying the underfillmaterial injection problems in a conventional manufacturing method, and a method of manufacturing the same.
MEANS FOR SOLVING
A semiconductor package comprising a substrate and a semiconductor device disposed on the substrate by flip-chip bonding.  The present invention is characterized by a connection structure disposed between the semiconductor device and the substrate that extends along the periphery of the bottom surface of the semiconductor device.  The connection structure can be formed from cured adhesive.
【SELECTED DRAWING】  FIG. 2
【FIG. 1】
2006186116.tif 000009
【FIG. 2】
2006186116.tif 000010
【FIG. 3】
2006186116.tif 000011
【FIG. 4】
2006186116.tif 000012
【FIG. 5】
2006186116.tif 000013
【FIG. 6】
2006186116.tif 000014