(57)【要約】【課題】  表示する画素数が多い場合に負荷が重くなり輝度が低くなることを防止することを課題とする。【解決手段】  容量性負荷を用いる表示装置の駆動回路であって、電源電位に接続され、電力を時間的に分散させて容量性負荷に供給するように容量性負荷の電位を電源電位にクランプするクランプ回路を有する駆動回路が提供される。例えば、クランプ回路は、容量性負荷（１２０）及び電源電位（Ｖｓ）間に並列接続される複数のスイッチ（ＣＵ１，ＣＵ２）を有し、複数のスイッチは時間をずらしてオンする。【選択図】        図１
2006030527.tif 000002
【特許請求の範囲】
【請求項１】
容量性負荷を用いる表示装置の駆動回路であって、
電源電位に接続され、電力を時間的に分散させて前記容量性負荷に供給するように前記容量性負荷の電位を前記電源電位にクランプするクランプ回路を有する駆動回路。
【請求項２】
前記クランプ回路は、電力を時間的に分散させて前記容量性負荷に供給するように前記容量性負荷の電位を前記電源電位にクランプする電力分散クランプと、電力を時間的に集中させて前記容量性負荷に供給するように前記容量性負荷の電位を前記電源電位にクランプする電力集中クランプとを選択的に行う請求項１記載の駆動回路。
【請求項３】
前記クランプ回路は、前記容量性負荷及び前記電源電位間に並列接続される複数のスイッチを有し、
前記電力分散クランプは前記複数のスイッチを時間的にずらしてオンし、
前記電力集中クランプは前記複数のスイッチを同時にオンする請求項２記載の駆動回路。
【請求項４】
前記クランプ回路は、前記容量性負荷及び前記電源電位間に並列接続される複数のスイッチを有し、前記複数のスイッチは時間をずらしてオンする請求項１記載の駆動回路。
【請求項５】
前記クランプ回路は、前記容量性負荷及び前記電源電位間に並列接続される複数の電界効果トランジスタを有し、前記複数の電界効果トランジスタのゲート抵抗は相互に異なる値である請求項１記載の駆動回路。
【請求項６】
前記クランプ回路は、第１の電源電位及び第２の電源電位間に直列接続される第１のスイッチ、容量及び第２のスイッチとを有し、前記容量の一端が前記容量性負荷に接続可能であり、前記第１及び第２のスイッチは時間をずらしてオンする請求項１記載の駆動回路。
【請求項７】
前記クランプ回路は、前記電源電位及び前記容量性負荷間の抵抗値を比較的大きくすることにより電力分散クランプを行い、前記電源電位及び前記容量性負荷間の抵抗値を比較的小さくすることにより電力分散クランプを行う請求項２記載の駆動回路。
【請求項８】
前記クランプ回路は、前記容量性負荷及び前記電源電位間に接続される電界効果トランジスタを有し、
前記電力分散クランプと前記電力集中クランプとでは前記電界効果トランジスタのゲート抵抗値を変える請求項２記載の駆動回路。
【請求項９】
前記クランプ回路は、前記容量性負荷及び前記電源電位間に接続される電界効果トランジスタを有し、
前記電力分散クランプと前記電力集中クランプとでは前記電界効果トランジスタのゲート電圧を変える請求項２記載の駆動回路。
【請求項１０】
前記クランプ回路は、前記容量性負荷及び前記電源電位間に接続される電界効果トランジスタを有し、前記電界効果トランジスタのゲート電圧を段階的に変化させてクランプする請求項１記載の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路に関し、特に容量性負荷を用いる表示装置の駆動回路に関する。
【背景技術】
【０００２】
図１８は、プラズマディスプレイパネル装置の基本構成を示す図である。制御回路部１８０１は、アドレスドライバ１８０２、共通電極（Ｘ電極）サステイン回路１８０３、スキャン電極（Ｙ電極）サステイン回路１８０４、及びスキャンドライバ１８０５の制御を行う。
【０００３】
アドレスドライバ１８０２は、アドレス電極Ａ１，Ａ２，Ａ３，・・・に所定の電圧を供給する。以下、アドレス電極Ａ１，Ａ２，Ａ３，・・・の各々を又はそれらの総称を、アドレス電極Ａｊといい、ｊは添え字を意味する。
【０００４】
スキャンドライバ１８０５は、制御回路部１８０１及びＹ電極サステイン回路１８０４の制御に応じて、Ｙ電極Ｙ１，Ｙ２，Ｙ３，・・・に所定の電圧を供給する。以下、Ｙ電極Ｙ１，Ｙ２，Ｙ３，・・・の各々を又はそれらの総称を、Ｙ電極Ｙｉといい、ｉは添え字を意味する。
【０００５】
Ｘ電極サステイン回路１８０３は、Ｘ電極Ｘ１，Ｘ２，Ｘ３，・・・にそれぞれ同一の電圧を供給する。以下、Ｘ電極Ｘ１，Ｘ２，Ｘ３，・・・の各々を又はそれらの総称を、Ｘ電極Ｘｉといい、ｉは添え字を意味する。各Ｘ電極Ｘｉは相互接続され、同一の電圧レベルを有する。
【０００６】
表示領域１８０７では、Ｙ電極Ｙｉ及びＸ電極Ｘｉが水平方向に並列に延びる行を形成し、アドレス電極Ａｊが垂直方向に延びる列を形成する。Ｙ電極Ｙｉ及びＸ電極Ｘｉは、垂直方向に交互に配置される。リブ１８０６は、各アドレス電極Ａｊ間に設けられるストライプリブ構造を有する。
【０００７】
Ｙ電極Ｙｉ及びアドレス電極Ａｊは、ｉ行ｊ列の２次元行列を形成する。表示セルＣｉｊは、Ｙ電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接するＸ電極Ｘｉにより形成される。この表示セルＣｉｊが画素に対応し、表示領域１８０７は２次元画像を表示することができる。
【０００８】
図１９（Ａ）は、図１８の表示セルＣｉｊの断面構成を示す図である。Ｘ電極Ｘｉ及びＹ電極Ｙｉは、前面ガラス基板１９１１上に形成されている。その上には、放電空間１９１７に対し絶縁するための誘電体層１９１２が被着されるとともに、更にその上にＭｇＯ（酸化マグネシウム）保護膜１９１３が被着されている。
【０００９】
一方、アドレス電極Ａｊは、前面ガラス基板１９１１と対向して配置された背面ガラス基板１９１４上に形成され、その上には誘電体層１９１５が被着され、更にその上に蛍光体が被着されている。ＭｇＯ保護膜１９１３と誘電体層１９１５との間の放電空間１９１７には、Ｎｅ＋Ｘｅペニングガス等が封入されている。
【００１０】
図１９（Ｂ）は、交流駆動型プラズマディスプレイの容量Ｃｐを説明するための図である。容量Ｃａは、Ｘ電極ＸｉとＹ電極Ｙｉとの間の放電空間１９１７の容量である。容量Ｃｂは、Ｘ電極ＸｉとＹ電極Ｙｉとの間の誘電体層１９１２の容量である。容量Ｃｃは、Ｘ電極Ｘｉと走査電極Ｙｉとの間の前面ガラス基板１９１１の容量である。これらの容量Ｃａ，Ｃｂ，Ｃｃの合計によって、電極Ｘｉ及びＹｉ間の容量Ｃｐが決まる。
【００１１】
図１９（Ｃ）は、交流駆動型プラズマディスプレイの発光を説明するための図である。リブ１９１６の内面には、赤、青、緑色の蛍光体１９１８がストライプ状に各色毎に配列、塗付されており、Ｘ電極Ｘｉ及びＹ電極Ｙｉの間の放電によって蛍光体１９１８を励起して光１９２１が生成されるようになっている。
【００１２】
図２０は、画像の１フレームＦＲの構成図である。画像は、例えば６０フレーム／秒で形成される。１フレームＦＲは、第１のサブフレームＳＦ１、第２のサブフレームＳＦ２、・・・、第ｎのサブフレームＳＦｎにより形成される。このｎは、例えば１０であり、階調ビット数に相当する。サブフレームＳＦ１，ＳＦ２等の各々を又はそれらの総称を、以下、サブフレームＳＦという。
【００１３】
各サブフレームＳＦは、リセット期間Ｔｒ、アドレス期間Ｔａ、及びサステイン期間（維持放電期間）Ｔｓにより構成される。リセット期間Ｔｒでは、表示セルの初期化を行う。アドレス期間Ｔａでは、アドレス電極Ａｊ及びＹ電極Ｙｉ間のアドレス放電により各表示セルの点灯又は非点灯を選択することができる。サステイン期間Ｔｓでは、選択された表示セルのＸ電極Ｘｉ及びＹ電極Ｙｉ間でサステイン放電を行い、発光を行う。各ＳＦでは、Ｘ電極Ｘｉ及びＹ電極Ｙｉ間のサステインパルスによる発光回数（時間）が異なる。これにより、階調値を決めることができる。
【００１４】
また、下記の特許文献１には、負荷によるライン間の輝度差を防止するために、ライン毎に維持放電の回数を制御するプラズマディスプレイ装置が記載されている。
【００１５】
【特許文献１】特開平９−６８９４５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明の目的は、表示する画素数が多い場合に負荷が重くなり輝度が低下することを防止することである。
【課題を解決するための手段】
【００１７】
本発明の一観点によれば、容量性負荷を用いる表示装置の駆動回路であって、電源電位に接続され、電力を時間的に分散させて容量性負荷に供給するように容量性負荷の電位を電源電位にクランプするクランプ回路を有する駆動回路が提供される。
【発明の効果】
【００１８】
電力を時間的に分散させて供給することにより、容量性負荷の放電を時間的に分散させることができる。これにより、表示する画素数が多い場合に輝度の低下を防止することができる。
【発明を実施するための最良の形態】
【００１９】
（第１の実施形態）
図１８は本発明の第１の実施形態によるプラズマディスプレイ装置の構成例を示すブロック図、図１９（Ａ）〜（Ｃ）はプラズマディスプレイ装置の表示セルの断面図、図２０は画像のフレーム構成図である。これらの説明は、上記と同じである。
【００２０】
図１は、本実施形態によるＹ駆動回路の構成例を示す回路図である。このＹ駆動回路は、図１８のＹ電極サステイン回路１８０４及びスキャンドライバ１８０５に相当する。Ｘ電極（第１の表示電極）１０１及びＹ電極（第２の表示電極）１０２は、その間に空間絶縁体を挟み、パネル容量（容量性負荷）１２０を構成する。Ｙ電極１０２の左に接続される回路がＹ駆動回路である。Ｘ電極１０１の右には、Ｘ駆動回路が接続される。以下、Ｙ駆動回路について説明するが、Ｘ駆動回路もＹ駆動回路と同様の構成を有する。ただし、Ｘ駆動回路は、図１８のＸ電極サステイン回路１８０３に相当し、スキャンドライバに相当するトランジスタ１０３，１０４、スキャン動作用素子１０５，１０６，１２１及びダイオード１０７，１０８を有さない。トランジスタ１０３は、ｐチャネルＭＯＳ電界効果トランジスタ（ＦＥＴ）、ｎチャネルＭＯＳＦＥＴ又はＩＧＢＴである。トランジスタ１０４は、ｎチャネルＭＯＳＦＥＴ又はＩＧＢＴである。
【００２１】
まず、Ｙ電極サステイン回路１８０４に相当する回路を説明する。Ｙ電極サステイン回路は、クランプするためのクランプ回路及びＬＣ共振を行うための電力回収回路を含む。ｎチャネルＭＯＳＦＥＴ１０３は、寄生ダイオードを有し、ドレインがダイオード１０８のアノードに接続され、ソースがＹ電極１０２に接続される。以下、ＭＯＳＦＥＴを単にトランジスタという。ｎチャネルトランジスタＣＤ１は、寄生ダイオードを有し、ソースがグランドに接続され、ドレインがダイオード１０８のカソードに接続される。ｎチャネルトランジスタＣＤ２も、寄生ダイオードを有し、ソースがグランドに接続され、ドレインがダイオード１０８のカソードに接続される。トランジスタＣＤ１及びＣＤ２は、並列に接続される。ダイオード１１０は、アノードがトランジスタＣＤ１及びＣＤ２のドレインに接続され、カソードが正電位（電源電位）Ｖｓに接続される。コイル１１２は、ダイオード１０８のカソード及びダイオード１１８のアノード間に接続される。ダイオード１１６は、アノードがダイオード１１８のアノードに接続され、カソードが正電位Ｖｓに接続される。ダイオード１１７は、アノードがグランドに接続され、カソードがダイオード１１８のアノードに接続される。ｎチャネルトランジスタＬＤは、寄生ダイオードを有し、ソースが容量１１９に接続され、ドレインがダイオード１１８のカソードに接続される。
【００２２】
ｎチャネルトランジスタ１０４は、寄生ダイオードを有し、ドレインがＹ電極１０２に接続され、ソースがｎチャネルトランジスタ１２１のソースに接続される。コイル１１１は、トランジスタ１２１のドレイン及びダイオード１１５のカソード間に接続される。ｎチャネルトランジスタＣＵ１は、寄生ダイオードを有し、ドレインが正電位Ｖｓに接続され、ドレインがトランジスタ１２１のドレインに接続される。ｎチャネルトランジスタＣＵ２も、寄生ダイオードを有し、ドレインが正電位Ｖｓに接続され、ソースがトランジスタ１２１のドレインに接続される。トランジスタＣＵ１及びＣＵ２は、並列に接続される。ダイオード１０９は、カソードがトランジスタＣＵ１及びＣＵ２のソースに接続され、アノードがグランドに接続される。ダイオード１１３は、アノードがダイオード１１５のカソードに接続され、カソードが正電位Ｖｓに接続される。ダイオード１１４は、アノードがグランドに接続され、カソードがダイオード１１５のカソードに接続される。ｐチャネルトランジスタＬＵは、寄生ダイオードを有し、ソースが容量１１９に接続され、ドレインがダイオード１１５のアノードに接続される。容量１１９は、トランジスタＬＤ及びＬＵのソース及びグランド間に接続される。
【００２３】
次に、スキャンドライバ１８０５に相当する回路を説明する。ｐチャネルトランジスタ１０５は、寄生ダイオードを有し、ソースが電位Ｖｓｃに接続され、ドレインがダイオード１０７のアノードに接続される。ダイオード１０７のカソードは、トランジスタ１０３のドレインに接続される。ｎチャネルトランジスタ１０６は、寄生ダイオードを有し、ソースが負電位−Ｖｙに接続され、ドレインがトランジスタ１０４のソースに接続される。
【００２４】
図２は、図２０のサステイン期間Ｔｓにおける図１のＹ電極サステイン回路の動作を説明するためのタイミングチャートである。まず、時刻ｔ１において、トランジスタＬＵをオンさせる。容量１１９は、後に説明するように、充電されているので、容量１１９の電圧はトランジスタＬＵ，１２１，１０４を介して、ＬＣ共振によりＹ電極１０２に供給される。Ｙ電極１０２は、正電位Ｖｓに向けて上昇する。
【００２５】
次に、時刻ｔ２では、トランジスタＣＵ１及びＣＵ２をオンする。正電位Ｖｓは、トランジスタＣＵ１，ＣＵ２，１２１，１０４を介して、Ｙ電極１０２に供給される。Ｙ電極１０２は、正電位Ｖｓにクランプされる。その後、トランジスタＬＵがオフし、トランジスタＣＵ１及びＣＵ２がオフする。
【００２６】
次に、時刻ｔ３では、トランジスタＬＤをオンする。Ｙ電極１０２の電荷は、トランジスタ１０３，ＬＤを介して、グランドに接続された容量１１９にＬＣ共振により放出される。Ｙ電極１０２は、グランドに向けて下降する。
【００２７】
次に、時刻ｔ４では、トランジスタＣＤ１及びＣＤ２をオンする。Ｙ電極１０２は、トランジスタ１０３，ＣＤ１，ＣＤ２を介して、グランドに接続される。Ｙ電極１０２は、グランドにクランプされる。その後、トランジスタＬＤがオフし、トランジスタＣＤ１及びＣＤ２がオフする。以後、上記の時刻ｔ１〜ｔ４の動作を繰り返す。
【００２８】
時刻ｔ２では、Ｘ電極１０１及びＹ電極１０２間に電圧Ｖｓが印加される。Ｘ電極１０１及びＹ電極１０２間の表示のためのサステイン放電は、時刻ｔ２付近で生じる。時刻ｔ２にてトランジスタＣＵ１及びＣＵ２を同時にオンすれば、Ｙ電極１０２に集中的に大きな電力を供給し、放電を安定させることができる。以下、このクランプ方法を、電力集中クランプという。
【００２９】
しかし、電力供給を時間的に集中させると、以下のストリーキングの問題が生じる。１ライン内で同時に点灯する画素数が多いときには抵抗が大きくなり、点灯する画素の発光が暗くなってしまう。それに対して、１ライン内で同時に点灯する画素数が少ないときには、点灯する画素の発光が比較的明るくなる。このように、同じ階調値の表示を行っても、ラインにより異なる明るさになってしまう。この差異が大きいほど、ストリーキングの％表示が大きくなり、好ましくない。以下、この問題点を解決するための実施形態を説明する。
【００３０】
図３は、本実施形態による図１のＹ電極サステイン回路の動作を説明するためのタイミングチャートである。まず、時刻ｔ１１において、トランジスタＬＵをオンさせる。容量１１９の電圧は、トランジスタＬＵ，１２１，１０４を介して、ＬＣ共振によりＹ電極１０２に供給される。Ｙ電極１０２は、正電位Ｖｓに向けて上昇する。
【００３１】
次に、時刻ｔ１２では、トランジスタＣＵ１をオンする。正電位Ｖｓは、トランジスタＣＵ１，１２１，１０４を介して、Ｙ電極１０２に供給される。Ｙ電極１０２は、正電位Ｖｓにクランプされる。時刻ｔ１２付近で、Ｘ電極１０１及びＹ電極１０２間でサステイン放電が開始する。
【００３２】
次に、時刻ｔ１３では、トランジスタＣＵ２をオンする。正電位Ｖｓは、トランジスタＣＵ１，ＣＵ２，１２１，１０４を介して、Ｙ電極１０２に供給される。Ｙ電極１０２には、さらに大きな電力が供給され、サステイン放電が維持される。つまり、サステイン放電時間がブロード化される。その後、トランジスタＬＵがオフし、トランジスタＣＵ１及びＣＵ２がオフする。
【００３３】
以上のように、トランジスタＣＵ１及びＣＵ２のオンタイミングをずらすことにより、Ｙ電極１０２への電力供給を時間的に分散させることができる。これにより、ストリーキングが減少し、画素の明るさを均一化することができる。以下、このクランプ方法を、電力分散クランプという。
【００３４】
次に、Ｙ電極１０２の電圧の立ち下がりでサステイン放電を行う場合を説明する。Ｙ電極１０２をグランドにし、Ｘ電極１０１を電圧Ｖｓにすることにより、サステイン放電を行うことができる。
【００３５】
時刻ｔ１４では、トランジスタＬＤをオンする。Ｙ電極１０２の電荷は、トランジスタ１０３，ＬＤを介して、グランドに接続された容量１１９にＬＣ共振により放出される。Ｙ電極１０２は、グランドに向けて下降する。
【００３６】
次に、時刻ｔ１５では、トランジスタＣＤ１をオンする。Ｙ電極１０２は、トランジスタ１０３，ＣＤ１を介して、グランドに接続される。Ｙ電極１０２は、グランドにクランプされる。時刻ｔ１５付近で、サステイン放電が開始する。
【００３７】
次に、時刻ｔ１６では、トランジスタＣＤ２をオンする。Ｙ電極１０２は、トランジスタ１０３，ＣＤ１，ＣＤ２を介して、グランドに接続される。Ｙ電極１０２には、さらに大きな電力が供給され、サステイン放電が維持される。その後、トランジスタＬＵがオフし、トランジスタＣＵ１及びＣＵ２がオフする。
【００３８】
以上のように、トランジスタＣＤ１及びＣＤ２のオンタイミングをずらすことにより、Ｙ電極１０２への電力供給を時間的に分散させることができる。立ち下がり時のサステイン放電においても、ストリーキングが減少し、画素の明るさを均一化することができる。
【００３９】
その後、図２の時刻ｔ１〜ｔ４の制御による電力集中クランプの電圧波形を生成する。このように、時刻ｔ１１〜ｔ１６の電力分散クランプの電圧波形と時刻ｔ１〜ｔ４の電力集中クランプの電圧波形とを交互に繰り返す。
【００４０】
電力分散クランプは、ストリーキングを減少させるメリットはあるが、電力を分散させるために放電開始時に充分な電力が得られず放電が不安定になる場合がある。この場合には、上記のように電力分散クランプによる電圧パルスと電力集中クランプによる電圧パルスとを交互に繰り返して生成することにより、ストリーキングを減少させ、かつ放電を安定させることができる。
【００４１】
Ｙ電極１０２の電圧の立ち上がり時及び立ち下がり時の両方でサステイン放電を行ってもよいし、立ち上がり時又は立ち下がり時の片方のみでサステイン放電させてもよい。立ち上がり時にのみサステイン放電させる場合には、時刻ｔ１１〜ｔ１３の立ち上がり時に電力分散クランプを行い、時刻ｔ１４〜ｔ１６の立ち下がり時に電力集中クランプを行えばよい。また、立ち下がり時にのみサステイン放電させる場合には、時刻ｔ１１〜ｔ１３の立ち上がり時に電力集中クランプを行い、時刻ｔ１４〜ｔ１６の立ち下がり時に電力分散クランプを行えばよい。詳しくは、後に図１２（Ａ）〜（Ｃ）を参照しながら説明する。
【００４２】
図４（Ａ）及び（Ｂ）は、上記の電力分散クランプをより詳細に説明するための図である。図４（Ａ）に示すように、トランジスタＣＵ１及びＣＵ２は、スイッチとして機能する。スイッチＣＵ１及びＣＵ２は、並列に接続される。図４（Ｂ）に示すように、時刻ｔ１２にてスイッチＣＵ１をオンし、その後の時刻ｔ１３でスイッチＣＵ２をオンする。表示セルがアドレス選択されていないときには、Ｘ電極及びＹ電極間でサステイン放電が起こらず、Ｙ電極１０２の電圧は電圧波形４０１のようになり、電圧降下が生じない。それに対し、表示セルがアドレス選択されているときには、Ｘ電極及びＹ電極間でサステイン放電が起こり、Ｙ電極１０２の電圧は電圧波形４０２のようになり、電圧降下が生じる。
【００４３】
電力集中クランプでは、スイッチＣＵ１及びＣＵ２を時刻ｔ１２で同時にオンする。すると、Ｙ電極１０２に集中的に大電力が供給され、Ｙ電極１０２の電圧は電圧波形４０３のようになり、短時間に大きな電圧降下が生じる。すなわち、サステイン放電が短期間に行われる。
【００４４】
これに対し、電力分散クランプでは、スイッチＣＵ１及びＣＵ２を時間的にずらしてオンするので、Ｙ電極１０２に分散的に電力が供給され、Ｙ電極１０２の電圧は電圧波形４０２のようになり、長時間にわたって小さい電圧降下が生じる。すなわち、サステイン放電が長期間にわたって行われる。
【００４５】
なお、２個のスイッチＣＵ１及びＣＵ２を並列に接続する例を説明したが、３個以上のスイッチを並列に接続してオンタイミングをずらすようにしてもよい。
【００４６】
（第２の実施形態）
図５（Ａ）は本発明の第２の実施形態によるトランジスタＣＵ１及びＣＵ２の構成例を示す回路図であり、図５（Ｂ）はその動作を説明するためのタイミングチャートである。トランジスタＣＵ１のゲートにはゲート抵抗Ｒ１が設けられ、トランジスタＣＵ２のゲートにはゲート抵抗Ｒ２が設けられる。入力信号ＩＮは、ドライバ５０１を介してトランジスタＣＵ１及びＣＵ２のゲートに供給される。ここで、抵抗Ｒ１は、抵抗Ｒ２よりも小さい。
【００４７】
時刻ｔ１２において、入力信号ＩＮをローレベルからハイレベルにする。トランジスタＣＵ１及びＣＵ２のゲート−ソース間には、それぞれ容量Ｃが存在する。抵抗Ｒ１は小さいのでＣＲ時定数が小さく、トランジスタＣＵ１のゲート電圧Ｖ１の立ち上がり時間が速い。これに対し、抵抗Ｒ２は大きいのでＣＲ時定数が大きく、トランジスタＣＵ２のゲート電圧Ｖ２の立ち上がり時間が遅い。トランジスタＣＵ１のゲート電圧がＶｅに到達した後、時刻ｔ１３でトランジスタＣＵ２のゲート電圧Ｖ２がＶｅに到達する。
【００４８】
以上のように、トランジスタＣＵ１及びＣＵ２のゲート抵抗Ｒ１及びＲ２の値を相互に異ならせることにより、第１の実施形態と同様に、トランジスタＣＵ１及びＣＵ２のオンタイミングをずらし、電力分散クランプを行うことができる。
【００４９】
（第３の実施形態）
図６（Ａ）はＴＥＲＥＳ（Technology of Reciprocal Sustainer）によるＹ電極サステイン回路の構成例を示す回路図であり、図６（Ｂ）及び（Ｃ）はＹ電極及びＸ電極の電圧波形を示す図である。このＴＥＲＥＳ回路は、図１のＹ電極サステイン回路と同様の電圧パルスを生成することができる。なお、図６（Ａ）のＴＥＲＥＳ回路では、ＬＣ共振を行うための電力回収回路を省略し、クランプ回路のみを示している。
【００５０】
Ｙ電極サステイン回路６０１及びＸ電極サステイン回路６０２は、同じ構成を有する。まず、Ｙ電極サステイン回路６０１の動作を説明する。時刻ｔ２１において、スイッチＳＷ１，ＳＷ２，ＳＷ３をオンし、スイッチＳＷ４，ＳＷ５をオフする。正電位Ｖｓ／２は、スイッチＳＷ２及びＳＷ３を介してＹ電極１０２に供給される。また、容量Ｃ１には電圧Ｖｓ／２の電荷が充電され、容量Ｃ１の電圧Ｖｓ／２はスイッチＳＷ３を介してＹ電極１０２に供給される。その結果、Ｙ電極１０２の電圧は、Ｖｓ／２になる。
【００５１】
次に、Ｘ電極サステイン回路６０２の動作を説明する。時刻ｔ２１において、スイッチＳＷ１，ＳＷ２，ＳＷ３をオフし、スイッチＳＷ４，ＳＷ５をオンする。容量Ｃ１には、常に下端電極を基準にして上端電極に電圧Ｖｓ／２の電荷が充電されている。スイッチＳＷ５がオンになると、容量Ｃ１の下端の電圧−Ｖｓ／２はスイッチＳＷ４を介してＸ電極１０１に供給される。その結果、Ｘ電極１０１の電圧は、−Ｖｓ／２になる。
【００５２】
時刻ｔ２１では、Ｘ電極１０１とＹ電極１０２との間の電位差はＶｓである。したがって、時刻ｔ２１付近でサステイン放電が起こる。
【００５３】
図７（Ａ）は本発明の第３の実施形態によるＴＥＲＥＳ回路の一部の構成例を示す回路図である。本実施形態では、図６（Ａ）の１個のスイッチＳＷ１を２個の並列スイッチＳＷ１ａ、ＳＷ１ｂ及び１個のスイッチＳＷ１ｃで構成する。スイッチＳＷ１ａ及びＳＷ１ｂは、寄生ダイオードを有するｐチャネルトランジスタで構成される。スイッチＳＷ１ｃは、寄生ダイオードを有するｎチャネルトランジスタで構成される。トランジスタＳＷ１ａ、ＳＷ１ｂ及びＳＷ１ｃは、ソースがグランドに接続され、ドレインがダイオードを介して容量Ｃ１の下端電極に接続される。容量Ｃ１は、上端電極がスイッチＳＷ３を介してＹ電極１０２に接続され、下端電極がスイッチＳＷ４を介してＹ電極１０２に接続される。スイッチＳＷ２は、寄生ダイオードを有するｎチャネルトランジスタで構成される。トランジスタＳＷ２は、ドレインが正電位Ｖｓ／２に接続され、ソースがダイオードを介して容量Ｃ１の上端電極に接続される。
【００５４】
本実施形態においても、第１及び第２の実施形態と同様に、スイッチＳＷ１ａ及びＳＷ１ｂを時間的にずらしてオンすることにより、電力分散クランプを行うことができる。
【００５５】
図７（Ｂ）は、他の電力分散クランプ方法を示すタイミングチャートである。まず、時刻ｔ１１では、スイッチＳＷ３をオンし、電力回収回路のＬＣ共振により、Ｙ電極１０２の電圧はＶｓ／２に向けて上昇する。
【００５６】
次に、時刻ｔ１２では、スイッチＳＷ１ａ、ＳＷ１ｂ及びＳＷ１ｃを同時にオンする。この際、スイッチＳＷ２はオフである。上記のように、容量Ｃ１には、常に下端電極を基準にして上端電極に電圧Ｖｓ／２の電荷が充電されている。したがって、容量Ｃ１の上端電極の電圧Ｖｓ／２は、スイッチＳＷ３を介してＹ電極１０２に供給される。Ｙ電極１０２の電圧は、Ｖｓ／２まで上昇する。時刻ｔ１２付近でサステイン放電が開始する。
【００５７】
次に、時刻ｔ１３では、スイッチＳＷ２をオンする。正電位Ｖｓ／２は、スイッチＳＷ２及びＳＷ３を介してＹ電極１０２に供給される。また、時刻ｔ１２以降は、上記のように、容量Ｃ１の上端電極の電圧Ｖｓ／２は、スイッチＳＷ３を介してＹ電極１０２に供給される。Ｙ電極１０２には、上記の２つの経路から大きな電力が供給され、サステイン放電が維持される。
【００５８】
以上のように、スイッチＳＷ１ａ，ＳＷ１ｂとスイッチＳＷ２とのオンタイミングをずらすことにより、電力分散クランプを行うことができる。
【００５９】
（第４の実施形態）
図１７は、Ｙ電極サステイン回路１７０１及びＸ電極サステイン回路１７０２の構成例を示す回路図である。サステイン回路１７０１及び１７０２の構成は同じである。スイッチＣＵは図１の並列スイッチＣＵ１及びＣＵ２の代わりに設けられ、スイッチＣＤは図１の並列スイッチＣＤ１及びＣＤ２の代わりに設けられる。その他の点は、図１と同じである。
【００６０】
図８は、本発明の第４の実施形態によるスイッチＣＵの制限抵抗Ｒ１及びＲ２の構成例を示す回路図である。制限抵抗Ｒ１及びスイッチ８０１の直列接続と制限抵抗Ｒ２及びスイッチ８０２の直列接続とは並列に接続される。その並列接続は、スイッチＣＵと直列に接続される。なお、その並列接続は、スイッチＣＵの上（１次側）に直列接続しても、下（２次側）に直列接続してもよい。また、抵抗Ｒ１及びＲ２は、それぞれスイッチ８０１及び８０２の下（２次側）に直列接続しても、上（１次側）に直列接続してもよい。
【００６１】
ストリーキングは、表示率により画素の明るさが変わる。ここで、表示率は、図２０のサブフレームＳＦ単位の全画素数に対する表示（点灯）画素数の割合を示す。表示率が小さいときには、ストリーキングの影響がほとんどないので、通常の電力集中クランプを選択する。それに対して、表示率が大きいときには、ストリーキングの影響が大きいので、電力分散クランプを選択する。
【００６２】
ここで、抵抗Ｒ１は、抵抗Ｒ２よりも大きい。抵抗Ｒ２は０［Ω］でもよい。表示率が小さいときには、スイッチ８０１をオフし、スイッチ８０２をオンする。抵抗Ｒ２がスイッチＣＵに直列に接続される。抵抗Ｒ２は小さいので、ＣＲ時定数が小さく、高速立ち上がりで電圧Ｖｓの電力をＹ電極１０２に供給することができ、電力集中クランプを行うことができる。表示率が小さいときには、ストリーキングの影響がほとんどないので、電力集中クランプでよい。
【００６３】
これに対し、表示率が大きいときには、スイッチ８０１をオンし、スイッチ８０２をオフする。抵抗Ｒ１がスイッチＣＵに直列に接続される。抵抗Ｒ１は大きいので、ＣＲ時定数が大きく、低速立ち上がりで電圧Ｖｓの電力をＹ電極１０２に供給することができ、電力分散クランプを行うことができる。表示率が大きいときには、ストリーキングの影響が大きいので、電力分散クランプを行うことにより、ストリーキングを減少させることができる。
【００６４】
（第５の実施形態）
図９は、本発明の第５の実施形態によるスイッチＣＵ１及びＣＵ２の制御方法を示すタイミングチャートである。本実施形態は、図１の回路構成を有する。スイッチＣＵ２は、表示率が小さいときの制御信号９１１と表示率が大きいときの制御信号９１２とを切り替える。
【００６５】
まず、表示率が小さいときの制御方法を説明する。上記のように、表示率が小さいときにはストリーキングの影響がほとんどないので、時刻ｔ１においてスイッチＣＵ１及びＣＵ２（制御信号９１１）を同時にオンする。この制御方法は、図２の制御と同じであり、電力集中クランプを実現する。
【００６６】
次に、表示率が大きいときの制御方法を説明する。上記のように、表示率が大きいときにはストリーキングの影響が大きいので、時刻ｔ１においてスイッチＣＵ１をオンし、その後にタイミングをずらして時刻ｔ２においてスイッチＣＵ２（制御信号９１２）をオンする。この制御方法は、図３の制御と同じであり、電力分散クランプを実現する。表示率が大きいときには、ストリーキングの影響が大きいので、電力分散クランプを行うことにより、ストリーキングを減少させることができる。
【００６７】
（第６の実施形態）
図１０（Ａ）は、本発明の第６の実施形態によるトランジスタＣＵのゲート抵抗Ｒ１及びＲ２の構成例を示す回路図である。本実施形態の全体構成は、図１７の構成を有する。ゲート抵抗Ｒ１及びスイッチＳＷ１の直列接続とゲート抵抗Ｒ２及びスイッチＳＷ２の直列接続とが並列に接続される。その並列接続は、トランジスタＣＵのゲート及びドライバ１００１間に接続される。入力信号ＩＮは、ドライバ１００１を介してトランジスタＣＵのゲートに供給される。本実施形態では、表示率に応じてトランジスタＣＵのゲート抵抗値を変える。ゲート抵抗Ｒ１は、ゲート抵抗Ｒ２よりも大きい。なお、抵抗Ｒ１及びＲ２は、それぞれスイッチＳＷ１及びＳＷ２の左側（１次側）に設けても、右側（２次側）に設けてもよい。
【００６８】
表示率が小さいときには、ストリーキングの影響がほとんどないので、スイッチＳＷ１をオフし、スイッチＳＷ２をオンする。抵抗Ｒ２がトランジスタＣＵのゲートに接続される。抵抗Ｒ２は小さいので、図５（Ｂ）のゲート電圧Ｖ１に示すように、立ち上がり速度が速く、電力集中クランプを実現することができる。
【００６９】
表示率が大きいときには、ストリーキングの影響が大きいので、スイッチＳＷ１をオンし、スイッチＳＷ２をオフする。抵抗Ｒ１がトランジスタＣＵのゲートに接続される。抵抗Ｒ１は大きいので、図５（Ｂ）のゲート電圧Ｖ２に示すように、立ち上がり速度が遅く、電力分散クランプを実現し、ストリーキングを減少させることができる。
【００７０】
図１０（Ｂ）は、他のトランジスタＣＵのゲート抵抗Ｒ１及びＲ２の構成例を示す回路図である。入力信号ＩＮ１は、ドライバ１０１１及びゲート抵抗Ｒ１を介してトランジスタＣＵのゲートに供給される。入力信号ＩＮ２は、ドライバ１０１２及びゲート抵抗Ｒ２を介してトランジスタＣＵのゲートに供給される。抵抗Ｒ１は、抵抗Ｒ２よりも大きい。
【００７１】
表示率が小さいときには、入力信号ＩＮ１をローレベルのままでオフし、入力信号ＩＮ２でトランジスタＣＵを制御する。小さいゲート抵抗Ｒ２を使用することにより、電力集中クランプを実現できる。
【００７２】
表示率が大きいときには、入力信号ＩＮ１でトランジスタＣＵを制御し、入力信号ＩＮ２をローレベルのままでオフする。大きいゲート抵抗Ｒ１を使用することにより、電力分散クランプを実現し、ストリーキングを減少させることができる。
【００７３】
（第７の実施形態）
本発明の第７の実施形態の全体構成は、図１７の構成を有する。
図１１（Ａ）は、本発明の第７の実施形態によるスイッチ（トランジスタ）ＣＵのゲート電圧ＶＧの制御方法を示すタイミングチャートである。本実施形態では、表示率に応じてゲート電圧ＶＧを変える。ゲート電圧ＶＧは、波形１１２１が表示率の大きいときの波形であり、波形１１２２が表示率の小さいときの波形である。
【００７４】
まず、表示率が小さい場合を説明する。時刻１２では、トランジスタＣＵのゲート電圧ＶＧは、波形１１２２に示すように、高電圧Ｖｅ１＋Ｖｅ２になる。ゲート電圧ＶＧが高電圧Ｖｅ１＋Ｖｅ２になると、トランジスタＣＵのソース−ドレイン間抵抗が小さくなり、上記の図８の説明と同様に、高速立ち上がりで電圧Ｖｓの電力をＹ電極１０２に供給することができ、電力集中クランプを行うことができる。
【００７５】
次に、表示率が大きい場合を説明する。時刻１２では、トランジスタＣＵのゲート電圧ＶＧは、波形１１２１に示すように、低電圧Ｖｅ１になる。ゲート電圧ＶＧが低電圧Ｖｅ１になると、トランジスタＣＵのソース−ドレイン間抵抗が大きくなり、上記の図８の説明と同様に、低速立ち上がりで電圧Ｖｓの電力をＹ電極１０２に供給し、電力分散クランプを行い、ストリーキングを減少させることができる。
【００７６】
図１１（Ｂ）は、他のゲート電圧ＶＧの制御方法を示すタイミングチャートであり、電力分散クランプ方法を示す。時刻ｔ１２では、トランジスタＣＵのゲート電圧ＶＧは、低電圧Ｖｅ１になり、比較的小さな電力をＹ電極１０２に供給する。次に、時刻ｔ１３では、トランジスタＣＵのゲート電圧ＶＧは、高電圧Ｖｅ１＋Ｖｅ２になり、比較的大きな電力をＹ電極１０２に供給する。以上のように、ゲート電圧ＶＧを２段階以上に分けて段階的に変化（上昇）させることにより、電力分散クランプを実現し、ストリーキングを減少させることができる。
【００７７】
（第８の実施形態）
図１２（Ａ）〜（Ｃ）は、本発明の第８の実施形態によるＸ電極１０１及びＹ電極１０２のサステインパルスを示す波形図である。
【００７８】
図１２（Ａ）は、立ち上がり時にサステイン発光（放電）させる例を示す。まず、ステップＳ１では、Ｙ電極１０２の電圧を電力集中クランプにより立ち下げる。次に、ステップＳ２では、Ｘ電極１０１の電圧を電力分散クランプにより立ち上げる。これにより、Ｘ電極１０１及びＹ電極１０２間に電位差Ｖｓが生じ、サステイン発光する。次に、ステップＳ３では、Ｘ電極１０１の電圧を電力集中クランプにより立ち下げる。次に、ステップＳ４では、Ｙ電極１０２の電圧を電力分散クランプにより立ち上げる。これにより、Ｘ電極１０１及びＹ電極１０２間に電位差Ｖｓが生じ、サステイン発光する。
【００７９】
図１２（Ｂ）は、立ち下がり時にサステイン発光させる例を示す。まず、ステップＳ１では、Ｘ電極１０１の電圧を電力集中クランプにより立ち上げる。次に、ステップＳ２では、Ｙ電極１０２の電圧を電力分散クランプにより立ち下げる。これにより、Ｘ電極１０１及びＹ電極１０２間に電位差Ｖｓが生じ、サステイン発光する。次に、ステップＳ３では、Ｙ電極１０２の電圧を電力集中クランプにより立ち上げる。次に、ステップＳ４では、Ｘ電極１０１の電圧を電力分散クランプにより立ち下げる。これにより、Ｘ電極１０１及びＹ電極１０２間に電位差Ｖｓが生じ、サステイン発光する。
【００８０】
図１２（Ｃ）は、立ち上がりパルス及び立ち下がりパルスの合成によりサステイン発光させる例を示す。まず、ステップＳ１では、Ｘ電極１０１の電圧を電力分散クランプにより立ち上げ、Ｙ電極１０２の電圧を電力分散クランプにより立ち下げる。これにより、Ｘ電極１０１及びＹ電極１０２間に電位差Ｖｓが生じ、サステイン発光する。次に、ステップＳ２では、Ｘ電極１０１の電圧を電力分散クランプにより立ち下げ、Ｙ電極１０２の電圧を電力分散クランプにより立ち上げる。これにより、Ｘ電極１０１及びＹ電極１０２間に電位差Ｖｓが生じ、サステイン発光する。なお、立ち上がり及び立ち下がりの両方で電力分散クランプを行う方法に限定されず、立ち上がり時のみ電力分散クランプしたり、立ち下がり時のみ電力分散クランプしてもよい。
【００８１】
（第９の実施形態）
図１３（Ａ）〜（Ｄ）は、本発明の第９の実施形態によるＸ電極１０１及びＹ電極１０２のサステインパルスを示す波形図である。○印は電力分散クランプを示し、△印は電力集中クランプを示す。
【００８２】
図１３（Ａ）では、Ｘ電極１０１の電圧を電力分散クランプにより立ち上げ、サステイン発光させる。次に、Ｙ電極１０２の電圧を電力集中クランプにより立ち上げ、サステイン発光させる。次に、Ｘ電極１０１の電圧を電力分散クランプにより立ち上げ、サステイン発光させる。次に、Ｙ電極１０２の電圧を電力集中クランプにより立ち上げ、サステイン発光させる。以上のように、１回の電力分散クランプによるサステイン発光と１回の電力集中クランプによるサステイン発光とを交互に繰り返す。これにより、図３の第１の実施形態と同様に、ストリーキングを減少させ、かつ放電を安定化させることができる。ｎ回の電力分散クランプとｎ回の電力集中クランプとを繰り返すことにより、ストリーキング減少及び放電安定性を両立させた特性を得ることができる。ここで、ｎは１以上の整数である。
【００８３】
図１３（Ｂ）は、第１のサステイン方式１３０１及び第２のサステイン方式１３０２を示す。まず、第１のサステイン方式１３０１を説明する。第１に、Ｘ電極１０１の電圧を電力分散クランプにより立ち上げ、サステイン発光させる。第２に、Ｙ電極１０２の電圧を電力集中クランプにより立ち上げ、サステイン発光させる。第３に、Ｘ電極１０１の電圧を電力集中クランプにより立ち上げ、サステイン発光させる。第４に、Ｙ電極１０２の電圧を電力分散クランプにより立ち上げ、サステイン発光させる。第５に、Ｘ電極１０１の電圧を電力集中クランプにより立ち上げ、サステイン発光させる。第６に、Ｙ電極１０２の電圧を電力集中クランプにより立ち上げ、サステイン発光させる。以上の処理ＴＴを１周期として繰り返し行う。以上のように、第１のサステイン方式１３０１では、１回の電力分散クランプによるサステイン発光と２回の電力集中クランプによるサステイン発光とを繰り返す。ｎ回の電力分散クランプとｎ＋ｍ回の電力集中クランプとを繰り返すことにより、放電安定性を重視した特性を得ることができる。ここで、ｍは１以上の整数である。
【００８４】
第２のサステイン方式１３０２では、同様に、２回の電力分散クランプによるサステイン発光と１回の電力集中クランプによるサステイン発光とを繰り返す。ｎ＋ｍ回の電力分散クランプとｎ回の電力集中クランプとを繰り返すことにより、ストリーキング減少を重視した特性を得ることができる。
【００８５】
図１３（Ｃ）は、図１３（Ａ）のＹ電極の電力集中クランプパルスを、ＬＣ共振なしのクランプのみの電力集中クランプパルスに代えたものである。クランプのみの電力集中クランプパルスは、図２の時刻ｔ１及びｔ３の処理をなくし、時刻ｔ２で立ち上げ、時刻ｔ４で立ち下げるものである。図１３（Ｂ）の場合も、同様に、電力集中クランプの立ち上げパルスは、ＬＣ共振なしのクランプのみの電力集中クランプパルスに代えることができる。
【００８６】
図１３（Ｄ）は、図１３（Ａ）の電圧波形において、Ｘ電極１０１の電力分散クランプパルスの幅Ｔ１を、Ｙ電極１０２の電力集中クランプパルスの幅Ｔ２よりも長くする。図１３（Ｂ）及び（Ｃ）も同様に、電力分散クランプパルスの幅Ｔ１を、電力集中クランプパルスの幅Ｔ２よりも長くすることができる。
【００８７】
（第１０の実施形態）
図１４は、ＡＬＩＳ（Alternate Lighting of Surfaces）方式のプラズマディスプレイパネル装置の基本構成を示す図である。図１４の装置が図１８の装置と異なる点を説明する。Ｙ電極サステイン回路１８０４ａ及び１８０４ｂは図１８のＹ電極サステイン回路１８０４の代わりに設けられ、スキャンドライバ１８０５ａ及び１８０５ｂは図１８のスキャンドライバ１８０５の代わりに設けられ、Ｘ電極サステイン回路１８０３ａ及び１８０３ｂは図１８のＸ電極サステイン回路１８０３の代わりに設けられる。Ｙ電極サステイン回路１８０４ａ及びスキャンドライバ１８０５ａは、奇数番目のＹ電極Ｙ１，Ｙ３，・・・に電圧を供給する。Ｙ電極サステイン回路１８０４ｂ及びスキャンドライバ１８０５ｂは、偶数番目のＹ電極Ｙ２，Ｙ４，・・・に電圧を供給する。Ｘ電極サステイン回路１８０３ａは、奇数番目のＸ電極Ｘ１，Ｘ３，・・・に電圧を供給する。Ｘ電極サステイン回路１８０３ｂは、偶数番目のＸ電極Ｘ２，Ｘ４，・・・に電圧を供給する。
【００８８】
図１５は、本発明の第１０の実施形態によるＸ電極Ｘ１，Ｘ２及びＹ電極Ｙ１，Ｙ２のサステインパルスを示す波形図である。奇数番目のＸ電極には同じ電圧が印加され、偶数番目のＸ電極には同じ電圧が印加され、奇数番目のＹ電極には同じ電圧が印加され、偶数番目のＹ電極には同じ電圧が印加される。図１５では、奇数番目のＸ電極をＸ１で示し、偶数番目のＸ電極をＸ２で示し、奇数番目のＹ電極をＹ１で示し、偶数番目のＹ電極をＹ２で示す。
【００８９】
ＡＬＩＳ方式では、奇数フィールドＯＦと偶数フィールドＥＦとを交互に繰り返す。奇数フィールドＯＦでは、電極Ｘ１及びＹ１間でサステイン発光し、電極Ｘ２及びＹ２間でサステイン発光する。偶数フィールドＥＦでは、電極Ｙ２及びＸ１間でサステイン発光し、電極Ｙ１及びＸ２間でサステイン発光する。すなわち、Ｘ電極は両隣のＹ電極との間で表示のためのサステイン放電が可能であり、Ｙ電極も両隣のＸ電極との間で表示のためのサステイン放電が可能である。第１のサステイン方式１５０１及び第２のサステイン方式１５０２では、○印が電力分散クランプを示し、△印が電力集中クランプを示す。
【００９０】
まず、第１のサステイン方式１５０１を説明する。電力分散クランプによるサステイン発光と電力集中クランプによるサステイン発光とを交互に行う。その際、Ｘ電極Ｘ１，Ｘ２の立ち上がり時のみ電力分散クランプとする。
【００９１】
次に、第２のサステイン方式１５０２を説明する。電力集中クランプによるサステイン発光と電力分散クランプによるサステイン発光とを交互に行う。その際、Ｙ電極Ｙ１，Ｙ２の立ち上がり時のみ電力分散クランプとする。
【００９２】
本実施形態によれば、ＡＬＩＳ方式において電力分散クランプと電力集中クランプとを交互に繰り返すことにより、放電ばらつきを防止することができる。
【００９３】
（第１１の実施形態）
図１６は、本発明の第１１の実施形態によるＡＬＩＳ方式のＸ電極Ｘ１，Ｘ２及びＹ電極Ｙ１，Ｙ２のサステインパルスを示す波形図である。第１のフィールドＶＳ１は第１の垂直同期信号によるフィールド、第２のフィールドＶＳ２は第２の垂直同期信号によるフィールド、第３のフィールドＶＳ３は第３の垂直同期信号によるフィールド、第４のフィールドＶＳ４は第４の垂直同期信号によるフィールド、第５のフィールドＶＳ５は第５の垂直同期信号によるフィールドである。フィールドＶＳ１〜ＶＳ４を１周期ＴＴとして、繰り返す。○印は電力分散クランプを示し、△印は電力集中クランプを示す。
【００９４】
Ｘ電極Ｘ１は、フィールドＶＳ１及びＶＳ４では電力分散クランプを行い、フィールドＶＳ２及びＶＳ３では電力集中クランプを行い、電力分散クランプと電力集中クランプとの割合が同じである。Ｘ電極Ｘ２は、フィールドＶＳ１及びＶＳ４では電力集中クランプを行い、フィールドＶＳ２及びＶＳ３では電力分散クランプを行い、電力分散クランプと電力集中クランプとの割合が同じである。Ｙ電極Ｙ１は、フィールドＶＳ１及びＶＳ２では電力集中クランプを行い、フィールドＶＳ３及びＶＳ４では電力分散クランプを行い、電力分散クランプと電力集中クランプとの割合が同じである。Ｙ電極Ｙ２は、フィールドＶＳ１及びＶＳ２では電力分散クランプを行い、フィールドＶＳ３及びＶＳ４では電力集中クランプを行い、電力分散クランプと電力集中クランプとの割合が同じである。
【００９５】
本実施形態によれば、Ｘ電極駆動回路及びＹ電極駆動回路は、電力分散クランプによるパルスと電力集中クランプによるパルスとの生成割合が同じである。これにより、放電ばらつきを防止することができる。
【００９６】
また、図２０のサブフレームＳＦ又はサブフィールド内において電力分散クランプと電力集中クランプとを混合して行ってもよい。例えば、１つのサブフレームＳＦ内のパルス数が２０の場合には、１０パルスは電力分散クランプとし、残りの１０パルスは電力集中クランプとすることができる。
【００９７】
以上のように、第１〜第１１の実施形態の駆動回路は、電源電位に接続され、電力を時間的に分散させて容量性負荷１２０に供給するように容量性負荷１２０の電位を電源電位にクランプする電力分散クランプと、電力を時間的に集中させて容量性負荷１２０に供給するように容量性負荷１２０の電位を電源電位にクランプする電力集中クランプとを選択的に行うクランプ回路を有する。ここで、本明細書において、電源電位とは、電源電位Ｖｓ及びグランドを含む。
【００９８】
上記の図３を参照しながら説明したように、スイッチＣＵ１及びＣＵ２のオンタイミングをずらす等により、２段放電クランプを行うことができる。時刻ｔ１２の１段目の放電は、電力回収回路からのＬＣ共振による貧弱な電力（エネルギ）ではなく、電源電位Ｖｓからの電力で中間放電させ、かつ、時刻ｔ１３の２段目の放電は電源電位Ｖｓからのフル放電とする。加えて、電力分散クランプ（２段放電クランプ）と電力集中クランプ（１段放電クランプ）とを適当な周期で繰り返すことにより、放電の安定を図ることができる。
【００９９】
電力分散クランプにより、放電集中が緩和され、ストリーキングが減少する。また、コイル（インダクタ）によらないクランプの放電により、放電が安定し、パルス幅を減少させることができ、輝度及び階調性を向上させることができる。
【０１００】
なお、第１〜第１１の実施形態では、スイッチＣＵを主に説明したが、スイッチＣＤも同様である。また、Ｙ電極サステイン回路を主に説明したが、Ｘ電極サステイン回路も同様である。また、第１〜第１１の実施形態は、種々の組み合わせを行うことができる。表示装置の例としてプラズマディスプレイ装置を説明したが、プラズマディスプレイ装置以外の容量性負荷を用いる表示装置にも適用することができる。
【０１０１】
上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【０１０２】
本発明の実施形態は、例えば以下のように種々の適用が可能である。
【０１０３】
（付記１）
容量性負荷を用いる表示装置の駆動回路であって、
電源電位に接続され、電力を時間的に分散させて前記容量性負荷に供給するように前記容量性負荷の電位を前記電源電位にクランプするクランプ回路を有する駆動回路。
（付記２）
前記クランプ回路は、電力を時間的に分散させて前記容量性負荷に供給するように前記容量性負荷の電位を前記電源電位にクランプする電力分散クランプと、電力を時間的に集中させて前記容量性負荷に供給するように前記容量性負荷の電位を前記電源電位にクランプする電力集中クランプとを選択的に行う付記１記載の駆動回路。
（付記３）
前記クランプ回路は、前記容量性負荷及び前記電源電位間に並列接続される複数のスイッチを有し、
前記電力分散クランプは前記複数のスイッチを時間的にずらしてオンし、
前記電力集中クランプは前記複数のスイッチを同時にオンする付記２記載の駆動回路。
（付記４）
前記クランプ回路は、前記電力集中クランプによるパルスと前記電力分散クランプによるパルスとを交互に生成する付記２記載の駆動回路。
（付記５）
前記クランプ回路は、前記容量性負荷及び前記電源電位間に並列接続される複数のスイッチを有し、前記複数のスイッチは時間をずらしてオンする付記１記載の駆動回路。
（付記６）
前記クランプ回路は、前記容量性負荷及び前記電源電位間に並列接続される複数の電界効果トランジスタを有し、前記複数の電界効果トランジスタのゲート抵抗は相互に異なる値である付記１記載の駆動回路。
（付記７）
前記クランプ回路は、第１の電源電位及び第２の電源電位間に直列接続される第１のスイッチ、容量及び第２のスイッチとを有し、前記容量の一端が前記容量性負荷に接続可能であり、前記第１及び第２のスイッチは時間をずらしてオンする付記１記載の駆動回路。
（付記８）
前記クランプ回路は、表示画素数の割合を示す表示率に応じて電力分散クランプ又は電力集中クランプを選択する付記２記載の駆動回路。
（付記９）
前記クランプ回路は、前記電源電位及び前記容量性負荷間の抵抗値を比較的大きくすることにより電力分散クランプを行い、前記電源電位及び前記容量性負荷間の抵抗値を比較的小さくすることにより電力分散クランプを行う付記２記載の駆動回路。
（付記１０）
前記クランプ回路は、前記容量性負荷及び前記電源電位間に並列接続される複数のスイッチを有し、
前記電力分散クランプは前記複数のスイッチを時間的にずらしてオンし、
前記電力集中クランプは前記複数のスイッチを同時にオンする付記８記載の駆動回路。
（付記１１）
前記クランプ回路は、前記容量性負荷及び前記電源電位間に接続される電界効果トランジスタを有し、
前記電力分散クランプと前記電力集中クランプとでは前記電界効果トランジスタのゲート抵抗値を変える付記２記載の駆動回路。
（付記１２）
前記電力分散クランプでは前記電界効果トランジスタのゲート抵抗を比較的大きくし、
前記電力集中クランプでは前記電界効果トランジスタのゲート抵抗を比較的小さくする付記１１記載の駆動回路。
（付記１３）
前記クランプ回路は、前記容量性負荷及び前記電源電位間に接続される電界効果トランジスタを有し、
前記電力分散クランプと前記電力集中クランプとでは前記電界効果トランジスタのゲート電圧を変える付記２記載の駆動回路。
（付記１４）
前記電力分散クランプでは前記電界効果トランジスタのゲート電圧を比較的低くし、
前記電力集中クランプでは前記電界効果トランジスタのゲート電圧を比較的高くする付記１３記載の駆動回路。
（付記１５）
前記クランプ回路は、前記容量性負荷及び前記電源電位間に接続される電界効果トランジスタを有し、前記電界効果トランジスタのゲート電圧を段階的に変化させてクランプする付記１記載の駆動回路。
（付記１６）
前記クランプ回路は、前記電源電位にクランプするパルスの立ち上がり又は立ち下がりにより前記容量性負荷の電極間で放電させる付記１記載の駆動回路。
（付記１７）
前記クランプ回路は、前記電力分散クランプによるパルスの幅を前記電力集中クランプによるパルスの幅よりも広くする付記２記載の駆動回路。
（付記１８）
前記容量性負荷は第１及び第２の表示電極を有し、
前記クランプ回路は、前記第１の表示電極に接続される第１のクランプ回路と、前記第２の表示電極に接続される第２のクランプ回路を有し、
前記第１及び第２のクランプ回路は、
電源電位に接続され、電力を時間的に分散させて前記容量性負荷に供給するように前記容量性負荷の電位を前記電源電位にクランプする付記１記載の駆動回路。
（付記１９）
前記表示装置は第１及び第２の表示電極が交互に複数配置され、
前記容量性負荷は１組の第１及び第２の表示電極を有し、
前記第１の表示電極は、両隣の前記第２の表示電極との間で表示のための放電が可能である付記１８記載の駆動回路。
（付記２０）
前記第１及び第２のクランプ回路は、電力を時間的に分散させて前記容量性負荷に供給するように前記容量性負荷の電位を前記電源電位にクランプする電力分散クランプと、電力を時間的に集中させて前記容量性負荷に供給するように前記容量性負荷の電位を前記電源電位にクランプする電力集中クランプとを選択的に行う付記１８記載の駆動回路。
（付記２１）
前記第１及び第２のクランプ回路は、前記電力分散クランプによるパルスと前記電力集中クランプによるパルスとの生成割合が同じである付記２０記載の駆動回路。
【図面の簡単な説明】
【０１０４】
【図１】本発明の第１の実施形態によるＹ駆動回路の構成例を示す回路図である。
【図２】Ｙ電極サステイン回路の動作を説明するためのタイミングチャートである。
【図３】第１の実施形態によるＹ電極サステイン回路の動作を説明するためのタイミングチャートである。
【図４】図４（Ａ）及び（Ｂ）は電力分散クランプを説明するための図である。
【図５】図５（Ａ）は本発明の第２の実施形態によるトランジスタＣＵ１及びＣＵ２の構成例を示す回路図であり、図５（Ｂ）はその動作を説明するためのタイミングチャートである。
【図６】図６（Ａ）はＴＥＲＥＳ（Technology of Reciprocal Sustainer）によるＹ電極サステイン回路の構成例を示す回路図であり、図６（Ｂ）及び（Ｃ）はＹ電極及びＸ電極の電圧波形を示す図である。
【図７】図７（Ａ）は本発明の第３の実施形態によるＴＥＲＥＳ回路の一部の構成例を示す回路図であり、図７（Ｂ）は電力分散クランプ方法を示すタイミングチャートである。
【図８】本発明の第４の実施形態によるスイッチＣＵの制限抵抗Ｒ１及びＲ２の構成例を示す回路図である。
【図９】本発明の第５の実施形態によるスイッチＣＵ１及びＣＵ２の制御方法を示すタイミングチャートである。
【図１０】図１０（Ａ）及び（Ｂ）は本発明の第６の実施形態によるトランジスタＣＵのゲート抵抗Ｒ１及びＲ２の構成例を示す回路図である。
【図１１】図１１（Ａ）及び（Ｂ）は本発明の第７の実施形態によるトランジスタＣＵのゲート電圧の制御方法を示すタイミングチャートである。
【図１２】図１２（Ａ）〜（Ｃ）は本発明の第８の実施形態によるＸ電極及びＹ電極のサステインパルスを示す波形図である。
【図１３】図１３（Ａ）〜（Ｄ）は本発明の第９の実施形態によるＸ電極及びＹ電極のサステインパルスを示す波形図である。
【図１４】ＡＬＩＳ（Alternate Lighting of Surfaces）方式のプラズマディスプレイパネル装置の基本構成を示す図である。
【図１５】本発明の第１０の実施形態によるＸ電極Ｘ１，Ｘ２及びＹ電極Ｙ１，Ｙ２のサステインパルスを示す波形図である。
【図１６】本発明の第１１の実施形態によるＡＬＩＳ方式のＸ電極Ｘ１，Ｘ２及びＹ電極Ｙ１，Ｙ２のサステインパルスを示す波形図である。
【図１７】Ｙ電極サステイン回路及びＸ電極サステイン回路の構成例を示す回路図である。
【図１８】プラズマディスプレイパネル装置の基本構成を示す図である。
【図１９】図１９（Ａ）〜（Ｃ）は表示セルの断面構成を示す図である。
【図２０】画像の１フレームの構成図である。
【符号の説明】
【０１０５】
１０１  Ｘ電極（共通電極）
１０２  Ｙ電極（スキャン電極）
１２０  容量（容量性負荷）
ＣＵ１，ＣＵ２，ＣＤ１，ＣＤ２  スイッチ
１８０１  制御回路部
１８０２  アドレスドライバ
１８０３，１８０３ａ，１８０３ｂ  Ｘ電極サステイン回路
１８０４，１８０４ａ，１８０４ｂ  Ｙ電極サステイン回路
１８０５，１８０５ａ，１８０５ｂ  スキャンドライバ
１８０６  リブ
１８０７  表示領域
１９１１  前面ガラス基板
１９１２  誘電体層
１９１３  Ｍｇｏ保護膜
１９１４  背面ガラス基板
１９１５  誘電体層
１９１６  リブ
１９１７  放電空間
１９２１  光
Ｔｒ  リセット期間
Ｔａ  アドレス期間
Ｔｓ  サステイン期間
【図１】
2006030527.tif 000003
【図２】
2006030527.tif 000004
【図３】
2006030527.tif 000005
【図４】
2006030527.tif 000006
【図５】
2006030527.tif 000007
【図６】
2006030527.tif 000008
【図７】
2006030527.tif 000009
【図８】
2006030527.tif 000010
【図９】
2006030527.tif 000011
【図１０】
2006030527.tif 000012
【図１１】
2006030527.tif 000013
【図１２】
2006030527.tif 000014
【図１３】
2006030527.tif 000015
【図１４】
2006030527.tif 000016
【図１５】
2006030527.tif 000017
【図１６】
2006030527.tif 000018
【図１７】
2006030527.tif 000019
【図１８】
2006030527.tif 000020
【図１９】
2006030527.tif 000021
【図２０】
2006030527.tif 000022