(57)【要約】【課題】ゲート線の両端から電位を印加してもゲート線の断線不良を検知できるアレイ基板の検査方法及び検査装置を提供する。【解決手段】検査装置１０内の書込回路１１は、アレイ基板１上の複数の信号線の中から信号線Ｄｃを選択し、書込期間中、信号線Ｄｃに書込電位ＶＤを印加する。さらに、書込期間中、ゲート駆動回路１２が選択されたゲート線Ｇ１の一端に駆動電位ＶＧＨを印加し、かつ、ゲート駆動回路１３がゲート線Ｇ１の他端に保持電位ＶＧＬを印加することによりスイッチングトランジスタＴｒｃ１をオンにする。書込期間経過後、検査装置１０はスイッチングトランジスタＴｒｃ１を再びオンにし、電荷量測定回路１８は保持キャパシタＣｃ１に蓄積された電荷量を測定する。判断部１６は測定した電荷量に基づいてゲート線Ｇ１の断線不良を判断する。【選択図】図１
2006171303.tif 000002
【特許請求の範囲】
【請求項１】
行に配列された複数のゲート線と、列に配列された複数の信号線と、各々が前記ゲート線と前記信号線との交点に配置された複数の画素とを備え、前記画素は、前記ゲート線に接続された制御端子と前記信号線に接続された一方導通端子とを有するスイッチングトランジスタと、前記スイッチングトランジスタの他方導通端子に接続された保持キャパシタとを含むアレイ基板の検査方法であって、
前記複数の信号線の中から信号線を選択するステップと、
前記選択された信号線に書込電位を印加するステップと、
前記複数のゲート線の中からゲート線を選択するステップと、
前記選択されたゲート線の一端に第１の電位を印加し、かつ、他端に前記第１の電位よりも低い第２の電位を印加することにより、前記選択された信号線及びゲート線の交点に配置されたスイッチングトランジスタをオンにするステップと、
前記選択された信号線を介して前記保持キャパシタに蓄積された電荷量を測定するステップと、
前記測定した電荷量に基づいて前記選択されたゲート線の断線不良を判断するステップとを含むことを特徴とするアレイ基板の検査方法。
【請求項２】
請求項１に記載のアレイ基板の検査方法であって、
前記判断するステップは、前記測定した電荷量を、ゲート線の断線していないアレイ基板で予め測定した正常電荷量と比較して前記断線不良を判断することを特徴とするアレイ基板の検査方法。
【請求項３】
請求項２に記載のアレイ基板の検査方法であって、
前記判断するステップは、
前記測定した電荷量が前記正常電荷量よりも高い場合、前記選択されたゲート線のうち前記選択された信号線よりも第２の電位が印加された端側のいずれかの部分で断線不良が生じていると判断し、前記測定した電荷量が前記正常電荷量よりも低い場合、前記選択されたゲート線のうち前記選択された信号線よりも第１の電位が印加された端側のいずれかの部分で断線不良が生じていると判断することを特徴とするアレイ基板の検査方法。
【請求項４】
請求項１〜請求項３のいずれか１項に記載のアレイ基板の検査方法であって、
前記信号線を選択するステップは、
前記複数の信号線のうち、中央に配列された信号線を選択することを特徴とするアレイ基板の検査方法。
【請求項５】
請求項１〜請求項４のいずれか１項に記載のアレイ基板の検査方法であってさらに、
前記複数の信号線の中から信号線を選択するステップと、
書込期間中、前記選択された信号線に書込電位を印加するステップと、
前記書込期間中、前記複数のゲート線の中から選択されたゲート線の両端に同じ電位を印加することにより、前記選択された信号線及びゲート線の交点に配置されたスイッチングトランジスタをオンにするステップと、
読出期間中、前記スイッチングトランジスタを再びオンにし、かつ、前記選択された信号線を介して前記保持キャパシタに蓄積された電荷量を測定するステップと、
前記測定した電荷量に基づいて画素不良を判断するステップとを含むことを特徴とするアレイ基板の検査方法。
【請求項６】
行に配列された複数のゲート線と、列に配列された複数の信号線と、各々が前記ゲート線と信号線との交点に配置された複数の画素とを備え、前記画素は、前記ゲート線に接続された制御端子と前記信号線に接続された一方導通端子とを有するスイッチングトランジスタと、前記スイッチングトランジスタの他方導通端子に接続された保持キャパシタとを含むアレイ基板の検査装置であって、
前記複数の信号線の中から信号線を選択し、前記選択された信号線に書込電位を印加する書込手段と、
前記複数のゲート線の中からゲート線を選択し、前記選択されたゲート線に電位を印加することにより、前記選択されたゲート線と前記選択された信号線との交点に配置されたスイッチングトランジスタをオンにするゲート駆動手段と、
前記選択された信号線を介して前記保持キャパシタに蓄積された電荷量を測定する電荷量測定手段と、
前記測定した電荷量に基づいて前記選択されたゲート線の断線不良を判断する判断手段とを備え、
前記ゲート駆動手段は、
前記選択されたゲート線の一端に第１の電位を印加する第１のゲート駆動部と、
前記選択されたゲート線の他端に第１の電位よりも低い第２の電位を印加する第２のゲート駆動部とを含むことを特徴とするアレイ基板の検査装置。
【請求項７】
請求項６に記載のアレイ基板の検査装置であって、
前記判断手段は、前記測定した電荷量を、ゲート線の断線していないアレイ基板で予め測定した正常電荷量と比較して前記断線不良を判断することを特徴とするアレイ基板の検査装置。
【請求項８】
請求項７に記載のアレイ基板の検査装置であって、
前記判断手段は、
前記測定した電荷量が前記正常電荷量よりも高い場合、前記選択されたゲート線のうち前記選択された信号線よりも前記第２の電位が印加された端側のいずれかの部分で断線不良が生じていると判断し、前記測定した電荷量が前記正常電荷量よりも低い場合、前記選択されたゲート線のうち前記選択された信号線よりも前記第１の電位が印加された端側のいずれかの部分で断線不良が生じていると判断することを特徴とするアレイ基板の検査装置。
【請求項９】
請求項６〜請求項８のいずれか１項に記載のアレイ基板の検査装置であって、
前記書込手段は、前記複数の信号線の中から中央に配列された信号線を選択することを特徴とするアレイ基板の検査装置。
【請求項１０】
請求項６に記載のアレイ基板の検査装置であって、
前記ゲート駆動手段はさらに、
書込期間中、前記第２のゲート駆動部が前記選択されたゲート線の他端に印加する電位を第１及び第２の電位から選択する選択部を備え、
前記判断手段はさらに、前記選択部が前記第１の電位を選択した場合、前記測定した電荷量に基づいて画素不良を判断することを特徴とするアレイ基板の検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アレイ基板の検査方法及びその検査装置に関し、さらに詳しくは、液晶パネルや有機ＥＬ（エレクトロルミネッセンス）パネル等に使用されるアレイ基板の検査方法及び検査装置に関する。
【背景技術】
【０００２】
図５に示すように、液晶パネルに使用されるアレイ基板１は、行に配列される複数のゲート線Ｇと、列に配列される複数の信号線Ｄと、各々がゲート線Ｇ及び信号線Ｄの交点に配置される複数の画素ＰＩとを備える。画素ＰＩは、スイッチングトランジスタ（薄膜トランジスタ）Ｔｒと、保持キャパシタＣと、図示しない画素電極とを含む。
【０００３】
スイッチングトランジスタＴｒがオンされると、信号線Ｄからの書込電位ＶＤが画素電極及び保持キャパシタＣの一端に入力される。画素電極に対向して配置される図示しない対向電極及び保持キャパシタＣの他端にはコモン電位Ｖｃｏｍが入力され、画素電極及び対向電極の電位差により画素電極と対向電極の間にある図示しない液晶素子を駆動する。保持キャパシタＣは画素電極及び対向電極間に印加された電位を所定期間保持する。
【０００４】
このようなアレイ基板１を製造するアレイ工程で、画素不良やゲート線Ｇの断線不良といった欠陥の有無が検査される。これらの検査は図５に示す検査装置１００により実施される。検査装置１００は、ゲート線Ｇの一端に駆動電位ＶＧＨを印加してスイッチングトランジスタＴｒをオンにするゲート駆動回路１０１と、信号線Ｄに書込電位ＶＤを印加する書込回路１０２と、保持キャパシタＣに蓄積された電荷量を読み出す読出回路１０３と、信号線Ｄを書込回路１０２又は読出回路１０３に接続するスイッチング素子１０４とを備える。
【０００５】
検査装置１００は、保持キャパシタＣに電荷を書き込み（書込動作）、書き込んだ電荷量を読み出すことにより（読出動作）、欠陥の有無を検査する。書込動作では、ゲート駆動回路１０１が選択されたゲート線Ｇに駆動電位ＶＧＨを印加し、選択されたゲート線Ｇに接続されたスイッチングトランジスタＴｒを書込期間中オンにする。また、書込回路１０２がスイッチング素子１０４により選択された信号線Ｄに接続され、書込回路１０２が信号線Ｄに書込電位ＶＤを印加する。これにより、選択されたゲート線Ｇ及び信号線Ｄの交差点に配置された画素ＰＩ内の保持キャパシタＣに電荷が蓄積される。書込動作後、ゲート駆動回路１０１は駆動電位ＶＧＨの印加を停止し、書込回路１０２は書込電位ＶＤの印加を停止する。続いて、検査装置１００は読出動作を開始する。
【０００６】
読出動作では、ゲート駆動回路１０１がスイッチングトランジスタＴｒを再びオンにする。このとき、読出回路１０３は選択された信号線Ｄにスイッチング素子１０４を介して接続され、書込動作時に保持キャパシタＣに蓄積された電荷を読み出す。読み出された電荷量に基づいて欠陥の有無が判断される。
【０００７】
画素不良を判断する場合、読み出した電荷量が予め測定した正常時の電荷量と等しいか否かで判断する。一方、ゲート線Ｇの断線不良を判断する場合、読み出した電荷量が０か否かで判断する。図５中のゲート線Ｇ１０が、ゲート駆動回路１０１とスイッチングトランジスタＴｒ１０との間の地点Ｐ１０で断線している場合、ゲート駆動回路１０１がゲート線Ｇ１０に駆動電位ＶＧＨを印加しても、スイッチングトランジスタＴｒ１０のゲートには電位ＶＧＨが印加されない。そのため、書込動作中であってもスイッチングトランジスタＴｒ１０はオンにならず、保持キャパシタＣ１０に電荷が蓄積されない。この場合、読出動作により読み出された電荷量は０となるため、ゲート線Ｇ１０が断線していると判断される。
【０００８】
ところで、近年液晶パネルの大型化が進み、３５インチ程度を超える液晶パネルが製造されている。３５インチ程度を超える液晶パネルは、ゲート線の両側から駆動電位ＶＧＨが印加され、液晶素子を駆動する。大型化の液晶パネルのゲート線は従来よりも長いため、ゲート線の抵抗及び寄生容量が大きい。そのため、ゲート線の一端からのみ駆動電位を印加すれば、駆動電位が印加された一端から他端に向かうほど、電位が駆動電位にまで立ち上がる時間が遅くなる。このような信号の遅延を防止するためにゲート線の両端から駆動電位が印加される。
【０００９】
完成品である液晶パネルでゲート線の両端から駆動電位が印加されるのであれば、アレイ工程における画素不良の検査でもゲート線の両端から駆動電位を印加する必要がある。検査装置１００を用いて大型のアレイ基板１の画素検査を実施する場合、ゲート線Ｇの一端からのみ駆動電位が印加される。この場合、書込動作時に保持キャパシタに蓄積される電荷量はゲート駆動回路１０１から遠くに位置する保持キャパシタほど少なくなる。信号の遅延が生じるためである。そのため、正常な画素であっても書込期間中に蓄積された電荷量が少なくなり、画素不良と判断される可能性がある。書込時間を従来よりも長くすれば上記問題は解消するが、この場合、スイッチングトランジスタＴｒの特性不良を検出できない場合がある。結局、画素不良の検査はゲート線の両端から駆動電位を印加して実施する必要がある。
【００１０】
しかしながら、ゲート線の両端から駆動電位を印加すれば、ゲート線の断線不良を検知できない。図５においてゲート線Ｇ１０の両端から駆動電位ＶＧＨが印加されれば、地点Ｐ１０で断線していてもゲート線Ｇ１０に接続された全てのスイッチングトランジスタＴｒがオンされ、各保持キャパシタＣに電荷が蓄積されるからである。
【００１１】
画素検査ではゲート線の両端に駆動電位を印加し、ゲート線の断線不良の検査ではゲート線の一端にのみ駆動電位を印加する方法も考えられる。しかしながら、この場合断線不良の検査時にゲート線の一端に接続されたプローブを取り外さなければならず、作業負荷が増大する。また、プローブを取り外すことなく一方のプローブから駆動電位を印加し、他方のプローブに電流検出回路を接続し、ゲート線に流れる電流を測定することにより断線不良を検査することも考えられる。しかしながら、この場合、プローブの接続をゲート駆動回路から電流検出回路に切り替える切替回路が必要となる。アレイ基板１上のゲート線Ｇは１０００本前後あるため、これらのゲート線全てに対応した切替回路を検査装置１００に実装するのは困難である。
【特許文献１】特開２００２−２２９０５６号公報
【特許文献２】特開平７−５４０８号公報
【特許文献３】特開平４−２４９２８９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明の目的は、ゲート線の両端から電位を印加してもゲート線の断線不良を検知できるアレイ基板の検査方法及び検査装置を提供することである。
【課題を解決するための手段及び発明の効果】
【００１３】
本発明によるアレイ基板の検査方法は、行に配列された複数のゲート線と、列に配列された複数の信号線と、各々がゲート線と信号線との交点に配置された複数の画素とを備え、画素は、ゲート線に接続された制御端子と信号線に接続された一方導通端子とを有するスイッチングトランジスタと、スイッチングトランジスタの他方導通端子に接続された保持キャパシタとを含むアレイ基板の検査方法であって、複数の信号線の中から信号線を選択するステップと、選択された信号線に書込電位を印加するステップと、複数のゲート線の中からゲート線を選択するステップと、選択されたゲート線の一端に第１の電位を印加し、かつ、他端に第１の電位よりも低い第２の電位を印加することにより、選択された信号線及びゲート線の交点に配置されたスイッチングトランジスタをオンにするステップと、選択された信号線を介して保持キャパシタに蓄積された電荷量を測定するステップと、測定した電荷量に基づいて選択されたゲート線の断線不良を判断するステップとを含む。
【００１４】
本発明によるアレイ基板の検査方法では、選択したゲート線の一端に第１の電位を印加し、他端に第１の電位よりも低い第２の電位を印加する。この場合、ゲート線が断線していなければ、ゲート線の電位は第１の電位を印加した端から第２の電位を印加した端に向かって徐々に低下する。そのため、ゲート線に接続された複数の画素内の保持キャパシタに蓄積される電荷量は、第１の電位を印加した端側に配置された保持キャパシタから第２の電位を印加した端側に配置された保持キャパシタに向かって徐々に小さくなる。一方、ゲート線が断線している場合、ゲート線の電位は第１の電位を印加した端から断線箇所まで第１の電位となり、断線箇所から第２の電位を印加した端まで第２の電位となる。そのため、各保持キャパシタに蓄積される電荷量は断線箇所を境に異なる。具体的には、第１の電位を印加した端から断線箇所までの間に配置された各保持キャパシタの電荷量は、断線箇所から第２の電位を印加した端までの間に配置された各保持キャパシタの電荷量よりも大きい。また、第１の電位が印加された端から断線箇所までの間に配置された各保持キャパシタの電荷量は等しく、断線箇所から第２の電位が印加された端までの間に配置された各保持キャパシタの電荷量も等しい。そのため、保持キャパシタに蓄積された電荷量を測定すれば、ゲート線に断線不良が生じているか否か検査できる。
【００１５】
好ましくは、判断するステップは、測定した電荷量を、ゲート線の断線していないアレイ基板で予め測定した正常電荷量と比較して断線不良を判断する。
【００１６】
この場合、測定した電荷量が、ゲート線が断線していないアレイ基板で予め測定した正常電荷量と同じであれば断線不良が生じていないと判断できる。そのため、正常電荷量を測定した保持キャパシタと同じ配置位置に相当する保持キャパシタの電荷量を測定し、測定した電荷量を正常電荷量と比較すれば、断線不良を判断できる。よって、各ゲート線に接続された少なくとも１つの保持キャパシタの電荷量を測定すれば各ゲート線の断線不良を判断できる。
【００１７】
好ましくは、判断するステップは、測定した電荷量が正常電荷量よりも高い場合、選択されたゲート線のうち選択された信号線よりも第２の電位が印加された端側のいずれかの部分で断線不良が生じていると判断し、測定した電荷量が正常電荷量よりも低い場合、選択されたゲート線のうち選択された信号線よりも第１の電位が印加された端側のいずれかの部分で断線不良が生じていると判断する。
【００１８】
この場合、選択されたゲート線及び信号線により電荷量を測定する保持キャパシタが特定されるが、特定された保持キャパシタの配置位置が断線箇所よりも第１の電位を印加した端側であれば、測定した電荷量は正常電荷量よりも高くなる。一方、特定された保持キャパシタの配置位置が断線箇所よりも第２の電位を印加した端側であれば、測定した電荷量は正常電荷量よりも低くなる。そのため、各ゲート線で少なくとも１つの保持キャパシタの電荷量を測定すればそのゲート線の断線不良を判断できるだけでなく、断線している場合には断線箇所をある程度特定できる。
【００１９】
好ましくは、信号線を選択するステップは、複数の信号線のうち、中央に配列された信号線を選択する。
【００２０】
ゲート線に接続された複数の保持キャパシタのうち中央部に配列された信号線により特定される保持キャパシタでは、断線していない場合の電荷量（すなわち正常電荷量）と断線している場合の電荷量の差が最も大きい。そのため、ゲート線の断線不良の判断が容易になる。
【００２１】
好ましくは、複数の信号線の中から信号線を選択するステップと、書込期間中、選択された信号線に書込電位を印加するステップと、書込期間中、複数のゲート線の中から選択されたゲート線の両端に同じ電位を印加することにより、選択された信号線及びゲート線の交点に配置されたスイッチングトランジスタをオンにするステップと、読出期間中、スイッチングトランジスタを再びオンにし、かつ、選択された信号線を介して保持キャパシタに蓄積された電荷量を測定するステップと、測定した電荷量に基づいて画素不良を判断するステップとを含む。
【００２２】
この場合、書込期間中にゲート線の両端に同じ電位を印加すれば、画素不良を検査できる。
【００２３】
本発明によるアレイ基板の検査装置は、行に配列された複数のゲート線と、列に配列された複数の信号線と、各々がゲート線と信号線との交点に配置された複数の画素とを備え、画素は、ゲート線に接続された制御端子と信号線に接続された一方導通端子とを有するスイッチングトランジスタと、スイッチングトランジスタの他方導通端子に接続された保持キャパシタとを含むアレイ基板の検査装置であって、書込手段と、ゲート駆動手段と、電荷量測定手段と、判断手段とを備える。書込手段は、複数の信号線の中から信号線を選択し、選択された信号線に書込電位を印加する。ゲート駆動手段は、複数のゲート線の中からゲート線を選択し、選択されたゲート線に電位を印加することにより、選択されたゲート線と選択された信号線との交点に配置されたスイッチングトランジスタをオンにする。電荷量測定手段は、選択された信号線を介して保持キャパシタに蓄積された電荷量を測定する。判断手段は、測定した電荷量に基づいて選択されたゲート線の断線不良を判断する。ゲート駆動手段は、第１のゲート駆動部と第２のゲート駆動部とを備える。第１のゲート駆動部は選択されたゲート線の一端に第１の電位を印加する。第２のゲート駆動部は選択されたゲート線の他端に第２の電位を印加する。
【００２４】
好ましくは、ゲート駆動手段はさらに、書込期間中、第２のゲート駆動部が選択されたゲート線の他端に印加する電位を第１及び第２の電位から選択する選択部を備え、判断手段はさらに、選択部が第１の電位を選択した場合、測定した電荷量に基づいて画素不良を判断する。
【発明を実施するための最良の形態】
【００２５】
以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。
【００２６】
１．構成
図１を参照して、アレイ基板１は、行に配列された複数のゲート線Ｇ１〜Ｇｙ（ｙは自然数）と、列に配列された複数の信号線Ｄ１〜Ｄｘ（ｘは自然数）と、各々がゲート線Ｇ１〜Ｇｙ及び信号線Ｄ１〜Ｄｘの交点に配置された複数の画素ＰＩとを備える。本明細書において、ゲート線Ｇｙと信号線Ｄｘとの交点に配置された画素をＰＩｘｙと呼ぶ。ゲート線Ｇ１〜Ｇｙの一端にはパッドＰＬ１〜ＰＬｙが接続され、他端にはパッドＰＲ１〜ＰＲｙが接続される。
【００２７】
画素ＰＩｘｙはスイッチングトランジスタＴｒｘｙと、保持キャパシタＣｘｙと、図示しない画素電極とを含む。スイッチングトランジスタＴｒｘｙはＮチャネル薄膜トランジスタ（ＴＦＴ）からなり、そのゲートは対応するゲート線Ｇｙに接続され、そのソースは対応する信号線Ｄｘに接続される。保持キャパシタＣｘｙの一端は対応するスイッチングトランジスタのソース／ドレインに接続され、他端はコモン電位Ｖｃｏｍが印加された図示しないコモン電位線に接続される。選択されたゲート線Ｇｙ及び信号線Ｄｘを駆動することにより、任意の画素ＰＩｘｙを動作させることができる。
【００２８】
このアレイ基板１を検査するため、検査装置１０が接続される。検査装置１０は、書込回路１１と、ゲート駆動回路１２及び１３と、選択回路１３１と、電荷量測定回路１４と、スイッチング素子１５と、判断部１６とを備える。
【００２９】
書込回路１１はスイッチング素子１５により選択された信号線Ｄｘに接続され、書込期間中信号線Ｄｘに書込電位ＶＤを印加する。
【００３０】
ゲート駆動回路１２及び１３は、書込期間中及び読出期間中、選択されたゲート線Ｇｙの両端に異なる電位を印加して、ゲート線Ｇｙに接続された画素ＰＩｘｙ内のトランジスタＴｒｘｙをオンにする。ゲート駆動回路１２はパッドＰＬ１〜ＰＬｙに接続され、選択されたゲート線Ｇｙに駆動電位ＶＧＨを印加する。一方、ゲート駆動回路１３はパッドＰＲ１〜ＰＲｙに接続され、選択回路１３１が駆動電位ＶＧＨよりも低い保持電位ＶＧＬを選択することにより、書込期間中ゲート線Ｇｙに保持電位ＶＧＬを印加する。
【００３１】
電荷量測定回路１４は読出用配線１７を介して選択された信号線Ｄｘに接続され、書込期間中に画素ＰＩｘｙ内の保持キャパシタＣｘｙに蓄積された電荷量を測定する。電荷量測定回路１４は積分回路であり、差動増幅回路１７と、積分容量１８とを備える。判断部１６は電荷量測定回路１４の出力を受け、ゲート線の断線不良及び画素不良を判断する。
【００３２】
２．検査方法
次に、ゲート線の断線不良の検査方法について説明する。この検査方法は、画素ＰＩｘｙ内の保持キャパシタＣｘｙに電荷を書き込む書込動作と、書き込んだ電荷量を読み出す読出動作と、読み出した電荷量に基づいて断線不良の有無を判断する判断動作とを含む。検査装置１０を用いた検査方法では、ゲート線の両端から異なる電位を印加することにより、断線不良を容易に判断できる。以下、詳細を説明する。
【００３３】
図２を参照して、まず、書込回路１１が複数の信号線Ｄ１〜Ｄｘのうち、中央に配列された信号線Ｄｃを選択する。このとき、書込回路１１は信号線Ｄｃに対応したスイッチング素子１５に信号線Ｄｃを書込回路１１に接続するよう指示する。書込回路１１が信号線Ｄｃに接続された後、書込回路１１は信号線Ｄｃに書込電位ＶＤを印加し、信号線Ｄｃの電位ＤＡＴＡを書込電位ＶＤに立ち上げる。
【００３４】
続いて、時刻ｔ１〜ｔ２の書込期間中、ゲート駆動回路１２及び１３は複数のゲート線Ｇ１〜Ｇｙからゲート線Ｇ１を選択し、互いに異なる電位を選択されたゲート線Ｇ１に印加する。具体的には、ゲート駆動回路１２はゲート線Ｇ１のパッドＰＬ１に駆動電位ＶＧＨを印加し、ゲート駆動回路１３はゲート線Ｇ１のパッドＰＲ１に保持電位ＶＧＬを印加する。これにより、ゲート線Ｇ１のうちパッドＰＬ１に接続された端の電位ＶＰＬは駆動電位ＶＧＨに立ち上がり、ゲート線Ｇ１パッドＰＲ１に接続された端の電位ＶＰＲは保持電位ＶＧＬに維持される。その結果、書込期間中のゲート線Ｇ１の電位はパッドＰＬ１側からパッドＰＲ１側に向かって徐々に低下する。この電圧降下により、ゲート線Ｇ１に接続された複数のトランジスタＴＲ１１〜ＴＲｘ１のオン抵抗はパッドＰＬ１側からＰＲ１側に向かって徐々に大きくなる。そのため、書込期間中に各保持キャパシタＣ１１〜Ｃｘ１に蓄積される電荷量は、図３の実線Ｌ１に示すように、保持キャパシタＣ１１で最も大きく、パッドＰＲ１側に向かうにつれ徐々に小さくなり、保持キャパシタＣｘ１で最も小さくなる。
【００３５】
時刻ｔ２でゲート駆動回路１２はパッドＰＬ１に保持電位ＶＧＬを印加する。その結果、ゲート線Ｇ１全体の電位は保持電位ＶＧＬで維持され、スイッチングトランジスタＴｒ１１〜Ｔｒｘ１はオフになる。
【００３６】
時刻ｔ２から所定期間経過後の時刻ｔ３で検査装置１０は読出動作を開始する。時刻ｔ３でゲート駆動回路１２は駆動電位ＶＧＨを印加し、電位ＶＰＬを再び駆動電位ＶＧＨに立ち上げる。一方、ゲート駆動回路１３は電位ＶＰＲを保持電位ＶＧＬに維持する。これにより、ゲート線Ｇ１に接続されたトランジスタＴＲ１１〜Ｔｒｘ１はオンされる。
【００３７】
また、時刻ｔ３〜ｔ４の読出期間中にスイッチング素子１５は電荷量測定回路１４を信号線Ｄｃに接続する。電荷量測定回路１４は保持キャパシタＣｃ１に書き込まれた電荷を測定する（読み出す）。
【００３８】
読出動作後、検査装置１０は判断動作を開始する。判断部１６は電荷量測定回路１４が測定した電荷量を受け、ゲート線Ｇ１の断線不良の有無を判断する。検査装置１０は、検査対象のアレイ基板１と同じ構成であって、断線のないゲート線を有するアレイ基板の保持キャパシタＣｘ１の電荷量を予め測定しており、測定した電荷量を判断部１６内の図示しないメモリに正常電荷量Ｑｃとして記憶する。判断部１６は電荷量測定回路１４が測定した電荷量を正常電荷量Ｑｃと比較する。
【００３９】
ゲート線Ｇ１に断線不良がなければ、測定した電荷量は正常電荷量Ｑｃと等しくなる。この場合、判断部１６はゲート線Ｇ１に断線不良が生じていないと判断する。
【００４０】
一方、測定した電荷量が正常電荷量Ｑｃよりも高い場合、判断部１６はゲート線Ｇ１が信号線ＤｃよりもパッドＰＲ１側のいずれかの位置で断線していると判断する。また、測定した電荷量が正常電荷量Ｑｃよりも低い場合、判断部１６はゲート線Ｇ１が信号線ＤｃよりもパッドＰＬ１側のいずれかの位置で断線していると判断する。たとえば、図１において、断線箇所が信号線ＤｃよりもパッドＰＲ１側の地点Ｐ１であれば、ゲート線Ｇ１のうち、パッドＰＬ１から地点Ｐ１までの部分の電位は駆動電位ＶＧＨになる。一方、地点Ｐ１からパッドＰＲ１までの部分の電位は保持電位ＶＧＬになる。この場合の各保持キャパシタに蓄積される電荷量は図３に波線Ｌ２で示すように、パッドＰＬ１から地点Ｐ１までの間に配置される保持キャパシタでは電荷量Ｑ１となり、地点Ｐ１からパッドＰＲ１までの間に配置される保持キャパシタでは電荷量Ｑ２になる。地点Ｐ１で断線している場合、電荷量測定回路１４が測定した電荷量はＱ１になり、正常電荷量Ｑｃよりも高くなる。そのため、判断部１６はゲート線Ｇ１が信号線ＤｃよりもパッドＰＲ１側のいずれかの位置で断線していると判断する。
【００４１】
同様に、図１において、断線箇所が信号線ＤｃよりもパッドＰＬ１側の地点Ｐ２であれば、保持キャパシタＣｃ１の電荷量はＱ２になる。そのため判断部１６はゲート線Ｇ１が信号線ＤｃよりもパッドＰＬ１側のいずれかの位置で断線していると判断する。
【００４２】
以上の動作により、ゲート線の両端に電位を印加して検査する場合であっても、両端に異なる電位を印加すれば、断線不良の有無を検査できる。この場合、選択されたゲート線に接続された画素のうち、少なくとも１つの画素内の保持キャパシタについて電荷量を測定すれば断線不良を検査できる。さらに、断線している場合、断線の発生箇所をある程度特定できる。
【００４３】
なお、本実施の形態では、ゲート線Ｇ１を選択して検査したが、他のゲート線Ｇ２〜Ｇｙについても同様の検査を行う。また、本実施の形態では、中央に配列された信号線Ｄｃを選択してゲート線Ｇ１の中央に位置する保持キャパシタＣｃ１の電荷量を測定したが、ゲート線Ｇ１上の配置された任意の保持キャパシタＣｘ１の電荷量を測定しても上述した検査と同様の検査ができる。ただし、複数の信号線Ｄ１〜Ｄｘのうち中央に配列された信号線Ｄｃを選択して検査を実施すれば、断線不良の有無を最も判断しやすい。複数の保持キャパシタＣｘ１のうち保持キャパシタＣｃ１は、正常の場合に蓄積される電荷量（Ｑｃ）と断線している場合に蓄積される電荷量（Ｑ１又はＱ２）の差が最も大きいからである。
【００４４】
以上に示した検査装置１０はゲート線Ｇ１〜Ｇｙの断線不良を検査するとともに、画素不良も検査する。
【００４５】
画素不良の検査の場合、図４に示すように、書込期間ｔ１〜ｔ２でゲート線の両端に印加する電位を等しくする。書込期間中、選択回路１３１は駆動電位ＶＧＨを選択する。そのため、書込期間中ゲート駆動回路１２及び１３はともに、ゲート線Ｇｙに駆動電位ＶＧＨを印加する。その他の動作は断線不良検査時と同じである。なお、検査装置１０は予め正常な画素の保持キャパシタの電荷量を測定し、その電荷量を正常電荷量として判断部１６に記憶する。判断部１６は測定した電荷量を正常電荷量と比較することにより画素不良を判断する。
【００４６】
これにより、画素不良検査時にゲート線Ｇｙの一端のみから駆動電位ＶＧＨを印加した場合のような信号の遅延は生じない。そのため、信号遅延に起因して保持キャパシタに蓄積される電荷量がばらつくことがない。さらに、書込期間を短く（５〜１０μｓ）することができるため、画素不良の検査精度を向上できる。
【００４７】
以上により、検査装置１０はゲート線の断線不良の検査と同じ装置構成により、画素不良の検査もできる。そのため、画素不良検査後に断線不良の検査をしても、装置の切り替え等の作業をする必要がなく、作業負荷がかからない。
【００４８】
なお、本実施の形態の電荷量測定回路が測定した電荷量が保持キャパシタの電荷量とともに選択されたゲート線及び信号線のカップリング容量を含んでいても、上述した断線不良の検査結果と同様の結果を得ることができる。
【００４９】
また、本実施の形態における検査装置１０は液晶パネルに使用されるアレイ基板だけでなく、有機ＥＬパネルに使用されるアレイ基板も同様に検査できる。
【００５０】
本実施の形態におけるアレイ基板１のスイッチングトランジスタはｎチャネル型ＴＦＴとしたが、ｐチャネル型ＴＦＴであってもよい。
【００５１】
本実施の形態によるゲート線の検査方法では、書込期間中ゲート線の一端に駆動電位ＶＧＨを印加し、他端に保持電位ＶＧＬを印加したが、両端に異なる電位を印加すればゲート線の断線不良を検査できる。
【００５２】
また、本実施の形態によるゲート線の検査方法では、書込期間経過後にスイッチングトランジスタＴｒｘｙをいったんオフにして、読出期間開始時にスイッチングトランジスタＴｒｘｙを再びオンにすることにより電荷量を測定したが、保持キャパシタＣｘｙに電荷を蓄積した後スイッチングトランジスタＴｒｘｙをオンにしたままで電荷を測定してもよい。この場合、書込回路１１が書込電位ＶＤの印加を停止した直後にスイッチング素子１５が電荷量測定回路１４を信号線Ｄｘに接続する。
【００５３】
以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。
【産業上の利用可能性】
【００５４】
本発明によるアレイ基板の検査方法及びその検査装置は、特に液晶パネル又は有機ＥＬパネルに使用されるアレイ基板の検査に利用可能である。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施の形態による検査方法において検査対象となるアレイ基板及び検査装置の構成を示す回路図である。
【図２】図１に示した検査装置を用いてゲート線の断線不良の検査をする時の動作を示すタイミング図である。
【図３】図２に示す検査工程の書込期間中に、選択されたゲート線上に配置された複数の保持キャパシタに蓄積された電荷量を示す図である。
【図４】図１に示した検査装置を用いて画素不良の検査をする時の動作を示すタイミング図である。
【図５】従来のアレイ基板及び検査装置の構成を示す回路図である。
【符号の説明】
【００５６】
１  アレイ基板
２  ゲート線
１０，１００  検査装置
１１，１０２  書込回路
１２，１３，１０１  ゲート駆動回路
１４  電荷量測定回路
１５，１０４  スイッチング素子
１６  判断部
１０３  読出回路
１０４  スイッチング素子
１３１  選択回路
Ｃｘｙ  保持キャパシタ
Ｄ，Ｄｘ  信号線
Ｇ，Ｇｙ  ゲート線
Ｇｙ  書込期間中ゲート線
Ｔｒ，Ｔｒｘｙ    スイッチングトランジスタ
【図１】
2006171303.tif 000003
【図２】
2006171303.tif 000004
【図３】
2006171303.tif 000005
【図４】
2006171303.tif 000006
【図５】
2006171303.tif 000007