(57)【要約】【課題】ＣＰＵの処理負担を軽減すると共に高度な画像合成処理を実現する。【解決手段】フレーム同期信号を受けて、フレーム同期信号の整数倍の周期で重み付け係数を設定し、複数の画像データに対して当該重み付け係数を用いて重み付けをしたうえで合成して表示用の画像データを生成し、フレーム同期信号に同期して画像データに基づく画像を表示する表示装置に対して合成画像データを表示用の画像データとして出力する画像処理装置により上記課題を解決できる。【選択図】図２
2006030509.tif 000002
【特許請求の範囲】
【請求項１】
フレーム同期信号に同期して画像データに基づく画像を表示する表示装置に対して、複数の画像データを合成して表示用の画像データとして出力する画像処理装置であって、
フレーム同期信号を受けて、フレーム同期信号の整数倍の周期で重み付け係数を設定し、複数の画像データに対して当該重み付け係数を用いて重み付けをしたうえで合成して表示用の画像データを生成することを特徴とする画像処理装置。
【請求項２】
請求項１に記載の画像処理装置において、
外部から加算値を受けて、所定のビット数で表されるレンジ指定値と前記加算値とを加算する加算器と、
フレーム同期信号の整数倍の周期で前記加算器から出力された前記レンジ指定値をラッチしつつ出力するラッチ回路と、
前記ラッチ回路から出力された前記レンジ指定値に応じて前記重み付け係数を決定する係数制御回路と、
を備えることを特徴とする画像処理装置。
【請求項３】
請求項２に記載の画像処理装置において、
前記ラッチ回路から前記レンジ指定値を受けて、前記レンジ指定値の値と所定の設定値が等しい場合と等しくない場合によって出力値を変更する比較器と、
画像データの合成の方法を示すモードが設定されるブレンドモード指定レジスタと、
前記比較器からの出力値及び前記ブレンドモード指定レジスタに設定されたモードに基づいて前記加算器へ入力される加算値を決定する加算値決定回路と、
を備えることを特徴とする画像処理装置。
【請求項４】
請求項２又は３に記載の画像処理装置において、
前記フレーム同期信号を分周して前期フレーム同期信号の整数倍の周期を有する信号を生成する分周器と、
前記フレーム同期信号と前記分周器から出力される信号を受けて、外部からの制御によって前記フレーム同期信号及び前記分周器から出力される信号のいずれか１つを選択出力するセレクタ回路を備え、
前記ラッチ回路は、前記セレクタ回路からの出力信号の周期で前記加算器から出力された前記レンジ指定値をラッチすることを特徴とする画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の画像を合成するための画像処理装置に関する。
【背景技術】
【０００２】
液晶ディスプレイ（ＬＣＤ）等に画像を表示する際に、複数の画像データを重ね合わせて表示することが行われている。例えば、カメラ付携帯電話においてＣＣＤ固体撮像素子やＣＭＯＳ固体撮像素子で取得された画像と、電源の残量や電波の受信状態を示すアイコンやメニュー等のオンスクリーン画面（ＯＳＤ）を合成して表示することが行われている。
【０００３】
図４は、固体撮像素子で取得された画像とオンスクリーン画像とを合成して表示するための画像処理装置１００の構成を示すブロック図である。画像処理装置１００は、固体撮像素子２００、主処理装置（ＣＰＵ）３００、ＬＣＤコントローラ４００と接続されて使用される。また、画像処理装置１００は、固体撮像素子インターフェース（Ｉ／Ｆ）１０、レート変更バッファ１２、Ｈ／Ｖスケーラ１４、フレームバッファ回路１６、サブＯＳＤバッファ回路１８、ＬＣＤインターフェース（Ｉ／Ｆ）２０及びＣＰＵインターフェース（Ｉ／Ｆ）２８を含んで構成される。
【０００４】
固体撮像素子２００は、素子外部から光を受けて画像を撮像し、画像信号として出力する。画像処理装置１００の固体撮像素子インターフェース１０は、固体撮像素子２００から出力された画像信号を受けて、画像信号に含まれるダミーデータの除去などを行ってレート変更バッファ１２へ出力する。レート変更バッファ１２は、ラインバッファを備え、固体撮像素子２００からの原画像データの送信タイミングを画像処理装置１００で処理可能なタイミングに変更する。Ｈ／Ｖスケーラ１４は、原画像データを画像処理装置１００に接続されるＬＣＤの表示画面のサイズにあった画像サイズに変換する。例えば、固体撮像素子２００において１２８０×１０２４画素の画像が取得され、ＬＣＤの表示サイズが１７６×２２０画素である場合には、画像サイズを縮小する処理を行う。サイズ変換された原画像データは、フレームバッファ回路１６に出力される。フレームバッファ回路１６では、原画像データをＬＣＤコントローラ４００を介してＬＣＤへ表示するために一時的に格納及び保持するバッファメモリとしての機能を有する。また、ＣＰＵＩ／Ｆ２８を介したＣＰＵ３００からの指令信号を受けて、その指令信号に基づいて固体撮像素子２００で取得された原画像データと予め用意されている装飾画像データとを重ね合わせたり、画像データの回転等の加工処理を行ったりすることにより装飾合成画像データを生成する。装飾合成画像データは、サブＯＳＤバッファ回路１８へ出力される。サブＯＳＤバッファ回路１８は、ＣＰＵＩ／Ｆ２８を介したＣＰＵ３００からの指令信号を受けて、その指令信号に基づいて装飾合成画像データに電源の残量や電波の受信状態を示すアイコンやメニュー等のオンスクリーン画面データを合成して表示用画像データを生成する。サブＯＳＤバッファ回路１８に保持されている表示用画像データは、ＬＣＤＩ／Ｆ２０を介してＬＣＤコントローラ４００によって読み出され、ＬＣＤコントローラ４００によって制御されるＬＣＤに表示される。
【０００５】
このように、固体撮像素子２００において取得された画像データに、フレームバッファ回路１６やサブＯＳＤバッファ回路１８において装飾画像データやオンスクリーン画像データを合成する際に、これらの画像データに重み付けをして合成することで、重ねあわされた画像から他の画像が透けて見えるような合成画像データを生成することができる。このような技術は、例えばアルファブレンディングと呼ばれている。この技術では、フレームバッファ回路１６やサブＯＳＤバッファ回路１８に対してＣＰＵ３００から重み付けのレベルを示すブレンドレベル指定信号を出力し、フレームバッファ回路１６やサブＯＳＤバッファ回路１８ではそのブレンドレベル指定信号に基づいて固体撮像素子２００から得られた原画像データと装飾画像データ又はオンスクリーン画像データとの各画素のデータに重み付けをして加算することによって画像データの合成を行う。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＬＣＤに画像を表示する際には、ＬＣＤコントローラ４００は、画像処理装置１００に設けられたタイミングジェネレータ（図示しない）において生成されるフレーム同期信号を受けてＬＣＤに表示される画像の更新を開始する。従って、上記のように複数の画像データを重み付けして合成する場合、ＬＣＤへの表示画像の更新と同期させてＣＰＵ３００からフレームバッファ回路１６やサブＯＳＤバッファ回路１８への重み付け係数を更新させる必要がある。
【０００７】
ところが、携帯電話等にモバイル電子装置に搭載されるＣＰＵ３００では、電話等の待ち受け処理やユーザからの指令の待ち受け処理等の多数の割り込み処理を監視しておく必要があり、画像処理装置１００からフレーム同期信号を受けて画像合成の重み付け係数を更新する処理を行うことによる処理負担が非常に大きくなる問題がある。
【０００８】
本発明は、上記従来技術の問題を鑑み、ＣＰＵの処理負担を軽減すると共に、さらに高度な画像合成処理を実現することができる画像処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、フレーム同期信号に同期して画像データに基づく画像を表示する表示装置に対して、複数の画像データを合成して表示用の画像データとして出力する画像処理装置であって、フレーム同期信号を受けて、フレーム同期信号の整数倍の周期で重み付け係数を設定し、複数の画像データに対して当該重み付け係数を用いて重み付けをしたうえで合成して表示用の画像データを生成することを特徴とする。
【００１０】
具体的な構成としては、外部から加算値を受けて、所定のビット数で表されるレンジ指定値と前記加算値とを加算する加算器と、フレーム同期信号の整数倍の周期で前記加算器から出力された前記レンジ指定値をラッチしつつ出力するラッチ回路と、前記ラッチ回路から出力された前記レンジ指定値に応じて前記重み付け係数を決定する係数制御回路と、を備えることを特徴とする。
【００１１】
さらに、前記ラッチ回路から前記レンジ指定値を受けて、前記レンジ指定値の値と所定の設定値が等しい場合と等しくない場合によって出力値を変更する比較器と、画像データの合成の方法を示すモードが設定されるブレンドモード指定レジスタと、前記比較器からの出力値及び前記ブレンドモード指定レジスタに設定されたモードに基づいて前記加算器へ入力される加算値を決定する加算値決定回路と、を備えることが好適である。
【００１２】
また、前記フレーム同期信号を分周して前期フレーム同期信号の整数倍の周期を有する信号を生成する分周器と、前記フレーム同期信号と前記分周器から出力される信号を受けて、外部からの制御によって前記フレーム同期信号及び前記分周器から出力される信号のいずれか１つを選択出力するセレクタ回路を備え、前記ラッチ回路は、前記セレクタ回路からの出力信号の周期で前記加算器から出力された前記レンジ指定値をラッチすることが好適である。
【発明の効果】
【００１３】
本発明によれば、複数の画像データに重み付けをして合成する処理を行う際のＣＰＵの処理負担を軽減することができる。また、重み付けの割合を時間と共に変更しながら画像データの合成を行う等の高度な画像合成処理を実現することができる。
【発明を実施するための最良の形態】
【００１４】
本発明の実施の形態における画像処理装置１０２は、図１に示すように、固体撮像素子２００、主処理装置（ＣＰＵ）３００、ＬＣＤコントローラ４００と接続されて使用される。画像処理装置１０２は、固体撮像素子インターフェース（Ｉ／Ｆ）１０、レート変更バッファ１２、Ｈ／Ｖスケーラ１４、フレームバッファ回路３０、サブＯＳＤバッファ回路３２、ＬＣＤインターフェース（Ｉ／Ｆ）２０及びＣＰＵインターフェース（Ｉ／Ｆ）２８を含んで構成される。また、画像処理装置１０２は、さらにＪＰＥＧラインバッファ２２、ＪＰＥＧコーデック（ＣＯＤＥＣ）２４及びコードバッファ回路２６を含んでも良い。図１において、上記従来技術と同様の機能を有する構成部には同一の符号を付す。
【００１５】
固体撮像素子２００は、ＣＣＤ固体撮像素子やＣＭＯＳ固体撮像素子等及びそのコントローラ等を含んで構成することができる。固体撮像素子２００は、マトリックス状に配置された受光画素を含んで構成される。受光画素は、素子外部から光を受けてその光の強度に応じた情報電荷を生成する。固体撮像素子２００は、各受光画素で生成された情報電荷量に応じた強度を有する画像信号を出力する。
【００１６】
固体撮像素子インターフェース１０は、固体撮像素子２００から出力された画像信号を受けて、画像信号を画像処理装置１０２で処理可能な形式の原画像データに変換する。例えば、ＹＵＶ４２２形式で表された原画像データに含まれるダミーデータの除去を行ってレート変更バッファ１２へ出力する。レート変更バッファ１２は、ラインバッファを備え、固体撮像素子２００からの原画像データの送信タイミングを画像処理装置１０２で処理可能なタイミングに変更する。Ｈ／Ｖスケーラ１４は、原画像データを画像処理装置１０２に接続されるＬＣＤの表示画面のサイズにあった画像サイズに変換する。画像サイズの変換には既存の補間処理等を用いることができる。例えば、固体撮像素子２００において１２８０×１０２４画素の画像が取得され、ＬＣＤの表示サイズが１７６×２２０画素である場合には、隣接する複数の画素同士を直線補間することによって水平ライン方向及び垂直方向に向けて画像の縮小処理を行う。サイズ変換された原画像データは、フレームバッファ回路３０に出力される。
【００１７】
フレームバッファ回路３０では、ＬＣＤコントローラ４００を介して原画像データをＬＣＤへ表示するために一時的に格納及び保持すると共に、原画像データを加工処理するためのバッファメモリとしての機能を有する。ＣＰＵ３００からは、ＣＰＵＩ／Ｆ２８を介して、フレームバッファ回路３０へ指令信号が送信される。フレームバッファ回路３０は、ＣＰＵ３００からの指令信号を受けて、その指令信号に基づいて固体撮像素子２００で取得された原画像データと予め用意されている装飾画像データとを重ね合わせたり、画像データの回転等の加工処理を行ったりすることにより装飾合成画像データを生成する。装飾合成画像データは、サブＯＳＤバッファ回路３２へ出力される。
【００１８】
なお、装飾画像データとは、例えば、原画像データを縁取る額縁画像、原画像データ内に重畳されるキャラクター画像等とすることができる。このような装飾画像データは、フレームバッファ回路３０に内蔵される画像メモリやＣＰＵ３００に併設される画像メモリに予め格納及び保持されており、必要に応じてフレームバッファ回路３０から読み出されて使用される。
【００１９】
画像処理装置１０２を用いてＬＣＤに画像を表示する際に、ＬＣＤコントローラ４００には、画像処理装置１０２に設けられたタイミングジェネレータ（図示しない）において生成されるフレーム同期信号が送信される。ＬＣＤコントローラ４００は、フレーム同期信号を受けて、ＬＣＤに表示される画像の更新処理を開始する。フレームバッファ回路３０は、このフレーム同期信号を直接受けて、ＣＰＵ３００によるフレーム同期処理を必要とすることなく画像データの加工処理を行う。
【００２０】
具体的には、フレームバッファ回路３０は、図２に示すように、分周器４０、第１セレクタ４２、カウントレジスタ４４、第２セレクタ４６、ラッチ回路４８、第３セレクタ５０、比較器５２、加算器５４、ブレンドモード指定レジスタ５６、ブレンドレベル指定レジスタ５８、係数制御回路６０、第１画像処理回路６２、第２画像処理回路６４、加算器６６及び丸め処理回路６８を含んで構成することができる。
【００２１】
第１セレクタ４２にはフレーム同期信号が入力される。また、分周器４０では、フレーム同期信号が所定の係数で分周され、分周信号も第１セレクタ４２に入力される。図２に示した例では、フレーム同期信号の２倍、４倍、８倍の周期に変換された分周信号が第１セレクタ４２に入力されている。
【００２２】
カウントレジスタ４４には、ＣＰＵＩ／Ｆ２８を介してＣＰＵ３００から画像合成の重み付けを時間と共に徐々に変化させる場合のサイクルを示すカウンタが設定される。第１セレクタ４２は、カウントレジスタ４４に設定されたカウンタ値に基づいて、フレーム同期信号又はその分周信号のうちいずれか１つを選択してラッチ回路４８へ出力する。このカウントレジスタ４４の設定値は適宜ＣＰＵ３００から変更することができることが好適である。
【００２３】
ラッチ回路４８は、第１セレクタ４２から出力されるフレーム同期信号又はその分周信号に同期して加算器５４の出力値をラッチして出力する。従って、ラッチ回路４８からの出力値は、第１セレクタ４２から出力されるフレーム同期信号又はその分周信号の周期と同期して更新される。ラッチ回路４８からの出力は第３セレクタ５０に入力される。
【００２４】
ブレンドレベル指定レジスタ５８には、ＣＰＵＩ／Ｆ２８を介してＣＰＵ３００から画像合成をする際の重み付けを決定するためのレベル指定値が設定される。本実施の形態の場合、例えば、レベル指定値は“００００”〜“１１１１”のバイナリ値で設定され、図３に示すように予め定められたルックアップテーブル（ＬＵＴ）を参照して、このレベル指定値に対応付けられた原画像データ及び装飾画像データに対する重み付け係数を１６段階で決定することができる。
【００２５】
また、ブレンドモード指定レジスタ５６には、ＣＰＵＩ／Ｆ２８を介してＣＰＵ３００から画像合成する際の処理モードを示すモード指定値が設定される。処理モードは、画像データの重み付けを時間と共に変化させず、ＣＰＵ３００からブレンドレベル指定レジスタ５８に設定されたレベル指定値に基づいて重み付け係数を決定する第０モードと時間と共に重み付け係数を変化させる第１〜第３モードとに大別される。さらに、重み付け係数を時間と共に変化させるモードは少なくとも次の第１〜第３モードを含むことが好適である。第１モード：第１の画像に対して第２の画像の重み付けを徐々に増加させながら合成し、最終的に第２の画像の重み付けが１００％となった状態で保持するモード。第２モード：第１の画像に対して第２の画像の重み付けを徐々に増加させて第２の画像の重み付けが１００％となったら、第２の画像の重み付けを徐々に減少させて第１の画像の重み付けが１００％となるように処理し、この処理を繰り返すモード。第３モード：第１の画像に対して第２の画像の重み付けを徐々に増加させて第２の画像の重み付けが１００％となったら、第２の画像の重み付けを０％に戻し処理を繰り返すモード。例えば、ブレンドモード指定レジスタ５６を２ビットのレジスタとし、第０モードを“００”、第１モードを“０１”、第２モードを“１０”、第３モードを“１１”として表すことができる。
【００２６】
第３セレクタ５０は、ラッチ回路４８及びブレンドレベル指定レジスタ５８から出力を入力値として受ける。そして、ブレンドモード指定レジスタ５６の値に基づいてラッチ回路４８及びブレンドレベル指定レジスタ５８からの入力値のいずれかをレベル指定値として出力する。本実施の形態の場合、ブレンドモード指定レジスタ５６の値が“００”のときには、第０モードであるとしてブレンドレベル指定レジスタ５８からの４ビットのレベル指定値を選択出力する。ブレンドモード指定レジスタ５６の値が“０１”，“１０”，“１１”のいずれかのときには、第１モード、第２モード又は第３モードであるとしてラッチ回路４８からの４ビットのレベル指定値を出力する。第３セレクタ５０からの出力値は係数制御回路６０へ入力されると共に比較器５２及び加算器５４へ入力される。
【００２７】
比較器５２では、第３セレクタ５０からの出力値の総てのビットが“０”又は総てのビットが“１”であるか否かが判定される。本実施の形態の場合、第３セレクタ５０から出力された４ビットのレベル指定値と“１１１１”又は“００００”とが比較され、レベル指定値の総てのビットが“０”又は総てのビットが“１”であれは“１”を出力し、そうでない場合には“０”を出力する。
【００２８】
第２セレクタ４６は、加算器５４においてレベル判定値に加算される値を選択出力する。第２セレクタ４６には、入力値として０，１，−１の値が入力される。第２セレクタ４６は、比較器５２からの出力値及びブレンドモード指定レジスタ５６の設定値を受けて、入力値の何れかを加算器５４へ選択出力する。比較器５２からの出力値が“０”であった場合、ブレンドモード指定レジスタ５６の設定値とは無関係にこれまでの出力を維持する。比較器５２からの出力値が“１”であった場合、ブレンドモード指定レジスタ５６の設定値に応じて出力を選択する。ブレンドモード指定レジスタ５６の設定値が“０１”、すなわち第１モードが指定されている場合、比較器５２からの出力値が“１”となると０を選択出力する。ブレンドモード指定レジスタ５６の設定値が“１０”、すなわち第２モードが指定されている場合、比較器５２からの出力値が“１”となると１と−１とを切り替えて出力する。すなわち、これまで１が出力されていたなら出力値を−１に切り替え、これまで−１が出力されていたなら出力値を１に切り替える。ブレンドモード指定レジスタ５６の設定値が“１１”、すなわち第３モードが指定されている場合には比較器５２からの出力値に拘らず１を選択出力する。
【００２９】
加算器５４は、第３セレクタ５０からのレベル指定値に第２セレクタ４６の出力値を加算して出力する。比較器５２及びブレンドモード指定レジスタ５６による第２セレクタ４６からの出力値の制御によって、第１モードが指定されていた場合にはレベル指定値が“００００”から徐々に増加され、最終的に“１１１１”となった時点で保持される。第２モードでは、レベル指定値を“００００”から増加させて“１１１１”となったら、レベル指定値を“１１１１”から徐々に減少させて“００００”に戻す処理が繰り返される。また、第３モードでは、レベル指定値を“００００”から徐々に増加させて“１１１１”となったら、オーバーフローによりレベル指定値が“００００”に戻され、再度“１１１１”となるまで増加させる処理を繰り返す。加算器５４の出力はラッチ回路４８へ入力される。
【００３０】
以上のように、第０モードではブレンドレベル指定レジスタ５８の設定値がレベル指定値として選択され、第１〜第３モードでは時間と共に変化するラッチ回路４８の出力値がレベル指定値として選択されて係数制御回路６０へ入力される。
【００３１】
係数制御回路６０は、第３セレクタ５０からレベル指定値を受けて、レベル指定値に対応する重み付け係数を第１画像処理回路６２及び第２画像処理回路６４へ出力する。レベル指定値に対応する重み付け係数は、図３に例示したように、ルックアップテーブル（ＬＵＴ）として係数制御回路６０に内蔵されるメモリ等に予め登録しておくことができ、レベル指定値“００００”〜“１１１１”に対応する重み付け係数がそれぞれ第１画像処理回路６２及び第２画像処理回路６４へ出力される。
【００３２】
第１画像処理回路６２では、係数制御回路６０から重み付け係数を受けて、入力される画像データに重み付け係数を乗算して出力する。フレームバッファ回路３０では、固体撮像素子２００からの原画像データが入力され、原画像データに重み付け係数が乗算されて出力される。例えば、画像データの各画素がＲＧＢで表現されている場合、画像データの各画素のＲＧＢの各要素に重み付け係数を乗算して出力する。画像データが他の色空間で表されている場合も同様に処理することができる。第２画像処理回路６４では、第１画像処理回路６２と同様に、係数制御回路６０から重み付け係数を受けて、入力される画像データに重み付け係数を乗算して出力する。フレームバッファ回路３０では、装飾画像データが入力され、装飾画像データに重み付け係数が乗算されて出力される。これら第１画像処理回路６２及び第２画像処理回路６４からの出力が加算器６６で対応する画素のデータ毎に加算されて装飾合成画像データとして出力される。また、丸め処理回路６８では加算器６６からの装飾合成画像データがＬＣＤのダイナミックレンジを越えないように丸め処理されて出力される。
【００３３】
本実施の形態では、各モードに応じて異なる画像合成処理が行われる。第０モードではＣＰＵ３００から設定されたレベル指定値に応じた重み付け係数に基づいて装飾合成画像データが生成される。また、第１モードでは、原画像データに対して装飾画像データの重み付けを徐々に増加させながら合成が行われ、最終的に装飾画像データの重み付けが１００％となった状態で維持される。第２モードでは、原画像データに対して装飾画像データの重み付けを徐々に増加させて装飾画像データの重み付けが１００％となったら、装飾画像データの重み付けを徐々に減少させて原画像データの重み付けが１００％となるように処理し、この処理が繰り返される。第３モードでは、原画像データに対して装飾画像データの重み付けを徐々に増加させて装飾画像データの重み付けが１００％となったら、装飾画像データの重み付けを０％に戻す処理が繰り返される。
【００３４】
ここで、第１画像処理回路６２へ出力される重み付け係数と第２画像処理回路６４へ出力される重み付け係数は合計が１となるように設定しておくことによって、第１画像処理回路６２における原画像データへの重み付けと第２画像処理回路６４における装飾画像データへの重み付けとによって２つの画像が透き通って重ねあわされた装飾合成画像データとして出力される。
【００３５】
以上のように、フレームバッファ回路３０では、原画像データと装飾画像データを重み付け係数に基づいて異なる割合で合成し、２つの画像が互いに透過し合うような態様で表示される画像データを生成することができる。このとき、フレーム同期信号に対応する周期で重み付け係数を時間的に変更する回路を設けることによって、ＣＰＵ３００によってフレーム同期信号との同期を図ることなく画像データの合成を行うことができる。従って、ＣＰＵの処理負担を軽減することができる。また、重み付けの割合を時間と共に変更しながら画像データの合成を行う等の高度な画像合成処理を実現することができる。特に、フレーム同期を分周したタイミングで重み付け係数を変更することによって、原画像データと装飾画像データとの合成の割合を時間的に調整することを可能とする。
【００３６】
サブＯＳＤバッファ回路３２は、ＣＰＵＩ／Ｆ２８を介したＣＰＵ３００からの指令信号を受けて、その指令信号に基づいて装飾合成画像データにオンスクリーン画面データを合成して表示用画像データを生成する。サブＯＳＤバッファ回路３２に保持されている表示用画像データは、ＬＣＤＩ／Ｆ２０を介してＬＣＤコントローラ４００によって読み出され、ＬＣＤコントローラ４００によって制御されるＬＣＤに表示される。なお、オンスクリーン画像データとは、例えば、電源の残量や電波の受信状態を示すアイコンやメニュー等の電子装置の制御や状態表示に関する画像データとすることかできる。但し、これに限定されるものではない。このようなオンスクリーン画像データは、サブＯＳＤバッファ回路３２に内蔵される画像メモリやＣＰＵ３００に併設される画像メモリに予め格納及び保持されており、必要に応じてサブＯＳＤバッファ回路３２から読み出されて使用される。
【００３７】
サブＯＳＤバッファ回路３２は、フレームバッファ回路３０と同様に構成することができる。すなわち、第１画像処理回路６２へフレームバッファ回路３０からの装飾合成画像データを入力し、第２画像処理回路６４へオンスクリーン画像データを入力することによって、各種モードに応じて重ね合わせの割合を変えて装飾画像データとオンスクリーン画像データとを合成して表示用画像データとして出力させることができる。
【００３８】
なお、本実施の形態ではフレームバッファ回路３０及びサブＯＳＤバッファ回路３２において２つの画像データの合成を行うものとしたが、レベル指定値に応じた重み付け係数の設定を３つ以上の値の組み合わせとすることによって、さらに３つ以上の画像データの合成を行う構成とすることもできる。また、画像データを適宜分割して、分割された各画像データ毎に異なる重み付けを行って画像データを合成することもできる。
【００３９】
なお、画像処理装置１０２にＪＰＥＧラインバッファ２２、ＪＰＥＧコーデック（ＣＯＤＥＣ）２４及びコードバッファ回路２６を設けることにより、画像データをメモリに記憶させることもできる。ＪＰＥＧラインバッファ２２は、レート変更バッファ１２からフルサイズの原画像データ、又は、Ｈ／Ｖスケーラ１４からサイズ変更された原画像データ、又は、フレームバッファ回路３０から装飾合成画像データを受けて、ＪＰＥＧコーデック２４における処理が終了するまで画像データを保持する。いずれの画像データをＪＰＥＧラインバッファ２２に保持させるかは、ＣＰＵ３００からの制御信号により選択することができる構成とすることが好ましい。ＪＰＥＧコーデック２４は、ＪＰＥＧラインバッファ２２に保持されている画像データを読み出して、ＪＰＥＧ形式の圧縮処理を行う。圧縮処理によって生成されたＪＰＥＧコードはコードバッファ回路２６に一時的に格納及び保持される。ＣＰＵ３００は、コードバッファ回路２６からＪＰＥＧコードを読み出して、併設されるメモリ（図示しない）に格納及び保持させる。また、Ｈ／Ｖスケーラ１４からコードバッファ回路２６へ画像データを直接送信することによって、サイズ変更された原画像データを圧縮処理せずにＣＰＵ３００に転送し、メモリに保存することもできる。
【００４０】
以上の処理により、フルサイズ画像データ、圧縮処理された画像データと共に、装飾合成画像データも圧縮処理したうえでメモリに保存することができる。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施の形態における画像処理装置の構成を示す図である。
【図２】本発明の実施の形態における画像処理装置の要部構成の拡大図である。
【図３】本発明の実施の形態におけるルックアップテーブルの例を示す図である。
【図４】従来の画像処理装置の構成を示す図である。
【符号の説明】
【００４２】
１０  固体撮像素子インターフェース、１２  レート変更バッファ、１４  Ｈ／Ｖスケーラ、１６  フレームバッファ回路、１８  サブオンスクリーンディスプレイバッファ回路、２０  液晶ディスプレイ（ＬＣＤ）インターフェース、２２  ＪＰＥＧラインバッファ、２４  ＪＰＥＧコーデック、２６  コードバッファ回路、２８  ＣＰＵインターフェース、３０  フレームバッファ回路、３２  サブオンスクリーンディスプレイバッファ回路、４０  分周器、４２  第１セレクタ、４４  カウントレジスタ、４６  第２セレクタ、４８  ラッチ回路、５０  第３セレクタ、５２  比較器、５４  加算器、５６  ブレンドモード指定レジスタ、５８  ブレンドレベル指定レジスタ、６０  係数制御回路、６２  第１画像処理回路、６４  第２画像処理回路、６６  加算器、６８  丸め処理回路、１００，１０２  画像処理装置、２００  固体撮像素子、３００  ＣＰＵ、４００  ＬＣＤコントローラ。
【図１】
2006030509.tif 000003
【図２】
2006030509.tif 000004
【図３】
2006030509.tif 000005
【図４】
2006030509.tif 000006