(57)【要約】【課題】  容易かつ低コストに製造することができ、また安定した光伝送を行うと共に、その速度の向上を図ることができる光導波装置、光導波モジュール及び光・電気複合デバイスを提供すること。【解決手段】  シリコン基体２に、互いに屈折率の異なるシリコン酸化膜によって形成されたコア３及びクラッド４ａ、４ｂからなる光導波層５が設けられ、前記クラッドとしての前記シリコン酸化膜の屈折率が、コア３としての前記シリコン酸化膜の屈折率より小さい、光導波装置１。光導波層５と、この光導波層５の一部分を除去して設けられた凹部１０内に成膜された受光素子構成層９とがシリコン基体２に設けられている、光導波モジュール８。本発明の光導波モジュール８において、光導波層５及び受光素子９を含むシリコン基体２上に、絶縁膜１６を介して半導体層１７が接合されている、光・電気複合デバイス１４。【選択図】          図１
2006171157.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基体に、互いに屈折率の異なるシリコン酸化膜によって形成されたコア及びクラッドからなる光導波層が設けられ、前記クラッドとしての前記シリコン酸化膜の屈折率が、前記コアとしての前記シリコン酸化膜の屈折率より小さい、光導波装置。
【請求項２】
前記シリコン基体に形成された凹条部の内壁面に屈折率の小さい下部クラッドが設けられ、この下部クラッドの内側に屈折率の大きい前記コアが充填され、更にこのコアが屈折率の小さい上部クラッドによって被覆されている、請求項１に記載した光導波装置。
【請求項３】
前記凹条部以外には前記上部クラッドが設けられておらず、この上部クラッドと前記シリコン基体とが同一面内に存在している、請求項２に記載した光導波装置。
【請求項４】
電解酸化法、酸素のイオン注入で表面層を酸素リッチ化する方法、酸素プラズマ処理法、常圧低温化学的気相成長法によって燐を添加したシリコン酸化膜形成法、又は無機塗布系のシリカ（二酸化珪素）材料を用いる方法によって、前記クラッドとしての前記シリコン酸化膜が形成され、化学的気相成長法によって前記コアとしての前記シリコン酸化膜が形成されている、請求項１に記載した光導波装置。
【請求項５】
互いに屈折率の異なるシリコン酸化膜によって形成されたコア及びクラッドからなり、前記クラッドとしての前記シリコン酸化膜の屈折率が、前記コアとしての前記シリコン酸化膜の屈折率より小さい光導波層と、この光導波層の一部分を除去して設けられた凹部内に成膜された受光素子構成層とがシリコン基体に設けられている、光導波モジュール。
【請求項６】
前記凹部内に、第１導電型の半導体層と、この第１導電型とは逆導電型の半導体層とが積層されて受光素子が構成されている、請求項５に記載した光導波モジュール。
【請求項７】
受光素子の電極が、前記光導波層から外れた位置に形成されている、請求項５に記載した光導波モジュール。
【請求項８】
前記凹部内にその底部及び上部の少なくとも一部を除いて前記クラッドが設けられ、このクラッドの内側に前記受光素子が配され、この受光素子の一方の電極が前記底部から取り出され、他方の電極が前記上部から取り出される、請求項６に記載した光導波モジュール。
【請求項９】
前記光導波層の光入射位置に、前記光導波層に光を入射させる光入射手段が設置される、請求項５に記載した光導波モジュール。
【請求項１０】
前記シリコン基体に形成された凹条部の内壁面に屈折率の小さい下部クラッドが設けられ、この下部クラッドの内側に屈折率の大きい前記コアが充填され、更にこのコアが屈折率の小さい上部クラッドによって被覆されている、請求項５に記載した光導波モジュール。
【請求項１１】
前記凹条部以外には前記上部クラッドが設けられておらず、この上部クラッドと前記シリコン基体とが同一面内に存在している、請求項１０に記載した光導波モジュール。
【請求項１２】
電解酸化法、酸素のイオン注入で表面層を酸素リッチ化する方法、酸素プラズマ処理法、常圧低温化学的気相成長法によって燐を添加したシリコン酸化膜形成法、又は無機塗布系のシリカ（二酸化珪素）材料を用いる方法によって、前記クラッドとしての前記シリコン酸化膜が形成され、化学的気相成長法によって前記コアとしての前記シリコン酸化膜が形成されている、請求項５に記載した光導波モジュール。
【請求項１３】
請求項５〜１２のいずれか１項に記載した光導波モジュールにおいて、前記光導波層及び前記受光素子を含む前記シリコン基体上に、絶縁膜を介して半導体層が接合されている、光・電気複合デバイス。
【請求項１４】
前記絶縁膜としてシリコン酸化膜を形成したシリコン層が前記半導体層として用いられている、請求項１３に記載した光・電気複合デバイス。
【請求項１５】
前記半導体層に集積回路が形成されている、請求項１３に記載した光・電気複合デバイス。
【請求項１６】
前記集積回路と前記受光素子とが光電変換信号線によって接続されている、請求項１５に記載した光・電気複合デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光導波装置、光導波モジュール及び光・電気複合デバイスに関するものである。
【背景技術】
【０００２】
インターネットの普及による高度情報化社会において、情報通信機器（パソコン、ワークステーション、サーバー等）、携帯端末などの個人用小型機器（携帯電話、ＰＤＡ（Personal Digital Assistant）等）の情報送受信端末はますます、高容量化、高速化等されつつあり、これら高性能化には半導体デバイスが大きな役割を担っている。例えば、殆ど全ての端末に組み込まれているマイクロプロセッサーは、これら情報端末機器の性能に大きく影響を及ぼしており、その代表格であるIntel社製のPentium（登録商標）では微細化の進展によるギガヘルツ（ＧＨｚ）帯の高速動作が達成されている。
【０００３】
また、マイクロプロセッサーだけでなく、画像処理用のＬＳＩ（Large Scale Integration）に代表されるシステムＬＳＩでは、ロジック回路だけでなくＤＲＡＭ（Dynamic random-access memory）やＳＲＡＭ（static random access memory）等のメモリ回路も集積化されており、ロジック回路とメモリ回路とのデータ授受には高速化、高容量化が求められている。
【０００４】
ＬＳＩの高速化については、ミクロな観点とマクロな観点の２つから議論される。まず、ミクロな観点においては素子（トランジスタ）単体の高速化が挙げられる。トランジスタの高速化については、いわゆる微細化技術が技術牽引力となっている。現在の量産レベルでは１３０ｎｍ  ｎｏｄｅが最先端であり、上記のIntel社製のPentium（登録商標）のＧＨｚを超えるものが代表である。開発レベルでは、既に３２ｎｍ  ｎｏｄｅのトランジスタの動作確認がされており、また、量子井戸単一電子チャネルトランジスタの動作確認もされており、数〜十数ＧＨｚレベルで信号伝送可能なＬＳＩがいずれ出現すると予想される。
【０００５】
次にマクロな観点について説明する。なお、マクロな観点とはＬＳＩチップ全体の動作のことを意味する。上記のようにトランジスタ単体のみは微細化により高速動作するようになるが、ＬＳＩチップの一部で速度を律速する部分があれば、その単体トランジスタの高速動作は生かされないことになる。
【０００６】
ここで簡単に、ＬＳＩチップの全体像について記載する。システムＬＳＩの場合、ＬＳＩチップはロジック回路とメモリ回路で構成されている。また、ロジック回路、例えばマイクロプロセッサーにはロジックコア部（演算部）、浮遊小数点演算ユニット、キャッシュ、キャッシュコントローラー、クロック発生回路、インターフェース等々の複数のブロック（ユニット）が混載されている。それらのブロックは金属配線で接続され、この金属配線は半導体ウエハプロセスにおけるバックエンドプロセス（ＢＥＯＬ）で形成されており、国際半導体ロードマップ２００２（ＩＴＲＳ２００２）によれば、９０ｎｍ世代では８層金属配線に、６５ｎｍ世代では１０層金属配線になると予想されている。
【０００７】
金属配線における信号の送受信は電気（電子）で行われる。その伝導媒体は電界（電磁波）である。即ち、入力信号ＯＮの情報が発信されると金属配線近傍の静電容量が充電され、受信側まで静電容量の誘電緩和が終了した時点で電気信号が送信されることになる。この誘電緩和速度は金属配線を構成する比誘電率（εｒ）、比透磁率（μｒ）の物理量で規定され、光速ｃの１／ｓｑｒｔ（εｒ・μｒ）となる。
【０００８】
電気伝導における正確な信号伝送では、抵抗成分が律速のひとつである。単純には、Ｖ＝ＩＲで表される電圧降下が発生する。高周波伝導の場合、その抵抗成分は抵抗（Ｒ）だけでなく、容量（Ｃ）、インダクタンス（Ｌ）の物理量、及び送信される信号の周波数（ｗ）に大きく影響され、その抵抗成分はｓｑｒｔ［（Ｒ＋ｊｗＬ）／（ｊｗＣ）］で表される。
【０００９】
上記のマクロな観点において、金属配線（電気配線）が信号伝送路となるわけである。金属配線は各ブロック内及びブロック間を接続するため、金属配線の長さは様々な値をとることになる。
【００１０】
金属配線による信号伝送速度は、上述したように、比誘電率と比透磁率（金属の場合、μｒ＝１）で決定され、例えば、半導体で主に適用されているシリコン酸化膜の比誘電率は４であるので、光速の１／４となり、速度の観点からは大きな問題とならない。
【００１１】
一方、抵抗値の観点では、抵抗Ｒは、金属の比抵抗ρ、断面積Ｓ、長さｌとすると、Ｒ＝ρ・１／Ｓとなり、長さｌの増加に伴い、抵抗値Ｒは増加する。また、ギガヘルツ帯の高周波になると、電流は金属の表面部分を流れるようになり（表皮効果）、実効的な電流導電断面積が減少し、抵抗値が増加する。さらに、インダクタンス成分ｊｗＬのインダクタンスＬはその長さｌに比例するため、抵抗成分は増加することになる。これら抵抗成分の増加は、電圧低下を招き、信号受信側での十分な電位の供給ができなくなる。また、十分な電位の供給を行うために信号送信側の電位を上げる方法もあるが、その場合、電流値の増加によりＩ2Ｒで表される消費電力が増加する。
【００１２】
標準的な手法で配線設計されたＬＳＩチップの場合、１ＧＨｚの信号を電力損失なく、許容配線遅延内で電気伝送を行うことができる配線長は１００μｍと言われている。
【００１３】
今後のＬＳＩでは、前述したように、高速化、高容量化という高性能化が求められており、数〜１０ＧＨｚで動作するＬＳＩが求められている。そのため、電気伝送の改善、電磁波伝送、光伝送等の様々な方法が検討されている。
【００１４】
まず、電気伝送の改善では、配線を形成する金属材料の変更、配線層間膜材料の変更及び配線の設計が検討されている。
【００１５】
材料の検討では、配線材料の低抵抗化と層間膜材料の低誘電率化が行われている。配線材料の低抵抗化については、既に１３０ｎｍ世代からアルミニウム合金配線（比抵抗３．０μΩｃｍ）を銅配線（比抵抗１．８μΩｃｍ）に置き換える構造が採用されており、更なる低抵抗化を検討する場合、その選択肢として、銀や超伝導等が挙げられるが、量産プロセスへの適用には大きな障壁がある。
【００１６】
配線層間膜材料の低誘電率化については、１３０ｎｍ世代からフッ素化酸化膜（ＦＳＧ：比誘電率３．５）や炭素ドープ酸化膜（ＳｉＯＣ：比誘電率２．８）等が適用されており、ＩＴＲＳ（International Technology Roadmap for Semiconductor）によれば、９０ｎｍ世代では比誘電率２．４未満、６５ｎｍ世代では比誘電率２．１未満のロードマップとなっている。一般的に、層間膜の誘電率を下るには層間膜を多孔性にする方法がとられるが、この場合、層間膜が脆弱になる。そのため、層間膜を形成することはできるが、インテグレーションにおいて大きな課題を生じている。例えば、ダマシンプロセスにおける銅の化学的機械的研磨プロセスでは層間膜へのクラック発生、ＣＶＤ（化学気相成長法）による銅拡散防止用バリアメタル成膜では多孔質な層間膜中への反応ガス浸入による層間膜の腐食等の問題が発生している。
【００１７】
配線設計については、現状の世代では、１ＧＨｚ前後の周波数であるため、抵抗と容量のみを考慮した集中定数回路による差動入力伝送で対応できたが、１ＧＨｚを超える周波数帯では、抵抗、容量の他にインダクタンス成分を考慮する必要があり、分布定数回路のモデルを適用する必要がある。分布定数回路による設計では、マイクロストリップ線路やコプレーナー線路等がある。これら配線設計は、電気伝送の高周波部及び長配線長部で適用されており、ＳＩＰ（system in package）やプリント基板等の配線で広く適用されている。また、電界（電磁波）の反射を考慮した設計が必要であり、回路受信側末端には回路のインピーダンスにマッチしたインピーダンスを設けている。さらに、電圧降下の対応については、リピーターといわれる電圧回復アンプを配線間に挿入している。
【００１８】
次に、電磁波伝送について記述する。電磁波による伝送方法は、既にラジオ、テレビ、携帯電話等の高域エリアにおいては広く実用化されており、多重化技術等の大容量伝送には優れている。この技術をダウンサイズ化し、ＬＳＩ内に適用するという発想である。送受信するアンテナについては、ＭＥＭＳ（Micro Mechanical Electrical Systems）の加工技術を用いてチップサイズ内に収まるレベルまで到達している。
【００１９】
次に、光伝送方法について記述する。光伝送も電磁波伝送と同様、インターネット、ＬＡＮ（local area network）等に代表されるような中長距離における通信手段として実用化されている。最近では、大型汎用機器間をつなぐ伝送や同機器内に内蔵されているボード間の接続（バックボーン接続）も電気伝送から光伝送に変わりつつある。また、ＬＳＩチップ間という近距離を光で伝送する方法も盛んに研究されている。伝送方式には光ファイバー、光シートを用いる。
【００２０】
ＬＳＩチップ間の光伝送は、電気のようなクロストーク（相互干渉）も小さくかつ近距離伝送であるため、導波路伝送だけでなく自由空間伝送も研究されている。
【００２１】
自由空間伝送の一例を下記に記す。受発光素子を有する複数個のＣＰＵ／メモリチップが一つのパッケージ内に搭載されており、その上部にホログラムが設置してある。あるチップからの信号が発光され、その信号はホログラムを通して受光素子のチップに伝送される。
【００２２】
導波路伝送によってＬＳＩチップ間を伝送する形態は、近年、盛んに研究されている。それは、ＬＳＩの高速化に伴い、大容量のデータを外部のメモリやモジュールに伝送する必要が生じたためである。現状では数百ＭＨｚの伝送容量であるが、数年後には数ＧＨｚの伝送容量が必要とされている。
【００２３】
また、ＬＳＩチップ間の伝送では、インターポーザー方式が主に研究されている。この方式の主なパーツは、電気−光変換部、光導波層、光−電気変換部であり、それぞれのパーツがそれぞれのインターポーザー上に実装された形態を有している。電気−光変換部としては端面発光レーザーや面発光レーザー（ＶＣＳＥＬ：Vertical Cavity Surface Emission Laser Diode）が用いられている。光導波層は短距離伝送であるため、一般的なガラス系の光ファイバーだけでなく、形状的なフレキシビリティーを有し、一括形成可能な高分子系材料も利用されている。高分子系材料による導波路形成では、フォトリソグラフィーとドライエッチングを用いた加工形成の他に、光のエネルギーで屈折率を変化させるフォトブリーチング法といわれる方法で形成するものもある。また、光−電気変換部はフォトダイオード及び電流−電圧変換ＬＳＩ等で構成されている。
【００２４】
最後に、ＬＳＩチップ内での光伝送について説明する。ＬＳＩチップ内の光伝送については研究の初期段階であり、まだ、製品化されているものはないが、前述したようにチップ内の伝送容量及び速度がＧＨｚ帯まで及ぶため、光伝送導入の余地は十分にある。しかしながら、光−電気変換用の部品を、大きくて２０ｍｍ角のチップの中に混載する必要があるため、技術的に困難な面がある。以下に、現在検討されているＬＳＩチップ内の光伝送技術をいくつか紹介する。
【００２５】
（１）自由空間伝送
シリコンは近赤外より短い波長で透明である性質を有している。この特性を利用し、シリコン基板を自由空間光伝送部及びインターポーザーとして用い、光伝送を行う方式である。この構造は、シリコン基板上にＶＣＳＥＬ等の発光素子及びそのドライバと、フォトディテクター等の受光素子及びそのドライバとをマウントした簡単な構造であり、シリコンの屈折率が３．０程度であるため、界面（空気:屈折率１）での光の透過は非常に小さい。また、自由空間光伝送部であるシリコン基板上に、ＣＭＯＳ（Complimentary Metal Oxide Semiconductor）プロセスによってＬＳＩを形成することが提案されている（例えば、後記の特許文献１参照。）。
【００２６】
（２）外部から発光信号を送信する方法
このシステムは主にクロック信号の送受信に用いられるものであり、ＬＳＩチップ内に導波路及びフォトダイオードを混載し、レーザーによって外部から光信号を供給するものである。クロック信号の送受信を目的としているため、送信側のレーザーには一定周期で発信されるモードロックレーザーが使用される。導波路形成については様々な方法が採用されており、下記にいくつかの例を説明する。
【００２７】
ａ．ＬＳＩチップの最上層に設ける方法
これは、ＬＳＩ配線形成後の最上層に導波路を設ける方法である。例えば、ＬＳＩチップで使用される層間膜材料よりも屈折率の大きい材料によって導波路を形成し、シリコン基板とのコンタクト部にフォトディテクターを設ける構造が提案されている（例えば、後記の特許文献２参照。）。光は、ＬＳＩチップの上部からパルス供給させるシステムである。また、シリコン基板上にガリウムヒ素（ＧａＡｓ）系受発光素子を形成し、その上にＬＳＩ配線及び縦方向光導波層を形成し、更に最上層にミラーを含む横方向導波路を形成してなる光配線システムも提案されている。この場合、光信号は、シリコン基板に設けられた発光素子からＬＳＩチップ上方に向かって発せられ、配線形成された層間膜内の導波路を通り、最上層の導波路に到達する。最上層の導波路には反射ミラーが設置されており、そのミラーにより、光信号は最上層の導波路を横方向に伝送される。伝送された光は、別のミラーに反射され、層間膜内の導波路を下方に進行し、シリコン基板上に形成された受光素子に入射される。
【００２８】
ｂ．半導体基板上又は内部に導波路を設ける方法
半導体基板上又は内部に導波路を設ける構造として最もポピュラーな構造は、コア部にシリコンを用い、クラッド部にシリコン酸化膜を用いた構造である（例えば、後記の特許文献３参照。）。シリコンとしては、ポリシリコン、シングルクリスタルシリコン、アモルファスシリコンが用いられる。このようなシリコン／シリコン酸化膜構造の導波路はクラッドにシリコン酸化膜を用いているので、ＳＯＩ（silicon on insulator）と併用して使用することが多い。
【００２９】
また、シリコンにゲルマニウムをドープして得られるＳｉＧｅを導波路として用いる例もある。ＳｉＧｅはシリコンよりも屈折率が大きいので、光の導波路として機能する。ＳｉＧｅの屈折率はゲルマニウム混入濃度で調整可能であり、その典型的な屈折率としては３．５前後である。また、ＳｉＧｅは半導体の性質を有しているため、導波路内にフォトディテクターとして埋め込むことができる。さらに、ＳｉＧｅ光導波層を含むシリコン基板上にシリコン酸化膜を設けてＳＯＩ構造とすることにより、光の漏洩及び外部からの浸入を防ぐことができ、更に、シリコン酸化膜上にピュアなシリコンを形成し、そのピュアシリコン上にＣＭＯＳプロセスによってＬＳＩを形成すれば電気と光の複合デバイスが可能となる（例えば、後記の特許文献４、又は特許文献５参照。）。
【００３０】
ｃ．フォトバンドギャップを利用した導波路形成
ある周期的な誘電体構造では、格子の一定の方向について電磁（光）放射の伝搬が禁じられている。これらの構造は、フォトバンドギャップ構造として知られている。シリコン基板は、単結晶でありかつ大きな誘電体定数を有しているので、このフォトバンドギャップ構造を適用するのに適した材料である。このような構造はリソグラフィーとエッチングで形成可能であり、材料特性と伝送する波長により、その加工形状、レイアウト、及びスケールが決定される。
【００３１】
ｄ．エバネッセント光を利用した方法
光は電気のように損失なく伝送方向を自由に変えることは困難である。そこで、エバネッセント光を用いて光の伝送方向を自由に変える方法が提案されている。なお、エバネッセント光とは導波路から漏洩（染み出し）した光である。この方法では、導波路内において、変更させたい伝送方向へエバネッセント光を染み出させるような構造を有している。導波路の形態については、コア部にシリコンを用い、クラッドにシリコン酸化膜を用いる構造が一般的である。また、ＳＯＩ構造の基板を用いることにより、光の遮蔽効果及びＣＭＯＳ等とのインテグレーションも可能である。
【００３２】
ｅ．電子／ホール濃度の制御で波長変調する方法
これはシリコン半導体を用いた光の変調方式である。シリコンは電圧を印加することにより、電子及びホール濃度を変えることができる。電子及びホール濃度の変化によりクラーマース・クロニッヒの関係から波長変調することができるため、マッハツェンダー変調器との併用により、信号の’０’、’１’を電圧により調整することができる。これらはシリコン上にＣＭＯＳプロセスで形成できるので、ＣＭＯＳ等のＬＳＩと光デバイスを一つのチップ上に形成することが可能である。
【００３３】
（３）シリコン基板に発光素子を混載する方法
シリコン基板に発光素子を設けることにより、クロック信号だけでなく、データ信号も送受信することが可能である。この方法では、別途作製された発光素子をシリコン基板にマウントする方法とシリコン基板内にＣＭＯＳプロセスで発光素子を形成する方法がある。後者については以下のようなものが開発されている。
【００３４】
ａ．シリコンナノクリスタル、エルビウムドープシリコン等の発光素子
シリコンは間接遷移型半導体であるため、発光し難い材料である。このような材料では、結晶サイズを小さくすることによって、バンド端発光させることができる。シリコンもナノレベルまで結晶サイズを小さくすることにより、発光することが確認されている。更に、エルビウムのような不純物を添加することにより、サブバンドが形成され、その発光効率が向上することが知られている。これらの技術を応用し、発光と受光をシリコン内で行わせることによる光電気複合配線が検討されている。
【００３５】
ｂ．シリコン上に発光半導体（ＧａＡｓ、ＧａＮ）をエピタキシャル成長させる方法
発光する材料は一般的にIII−Ｖ族やII−ＶI族の半導体化合物である。それら材料の格子定数はシリコンのそれと大きく異なり、いくらシリコン上の表面をクリーンな状態にしても、格子定数ミスマッチによりヘテロエピタキシャルしない。そのため、格子定数ミスマッチを補完するためにバッファー層を設ける方法が用いられている。例えは、ガリウムヒ素（ＧａＡｓ）はＳＴＯ（ＳｒＴｉＯ）をバッファー層として用い、窒化ガリウム（ＧａＮ）は炭化シリコン（ＳｉＣ）をバッファー層として用いるとヘテロエピタキシャル成長することが報告されている。
【００３６】
【特許文献１】ＵＳ６６８０４９５Ｂ２号（３欄５行目〜４欄６４行目、図1〜図４）
【特許文献２】昭６１−２２２１６５号公報（２頁左上欄８行目〜左下欄１６行目、図１）
【特許文献３】ＵＳ２００２／００３１３２１Ａ１号公報（１頁右欄１５段落目〜２頁右欄２７段落目、図１〜図４）
【特許文献４】ＵＳ２００４／００１３３３８Ａ１号公報（２頁２１段落目、図１）
【特許文献５】特開平９−３１８８３０号公報（６頁９欄１９行目〜７頁１１欄３１行目、図１）
【非特許文献１】電子情報通信学会論文誌  2001/9, col. J84-C No.9, 784-792
【発明の開示】
【発明が解決しようとする課題】
【００３７】
ＬＳＩチップを動作させる信号の送受信において、以下のような課題を解決する必要がある。
【００３８】
（１）信号に重畳される微小なノイズ（ジッター：jitter）の低減
（２）通常、ＬＳＩチップにおける各ブロックはシーケンシャルに動作しているので、同期を取る必要があり、それをクロック信号によって行っている。各ブロックへのクロック信号到達時間差を一般にスキュー（skew）と呼んでおり、スキューを低減することが必要である。
（３）電気・電磁波・光は電磁波であるため、伝送ライン間に相互作用を及ぼす。この相互作用をクロストークと呼んでいる。クロストークにより信号にノイズが重畳される可能性がある。
【００３９】
上記の課題において、ジッター及びクロストークについてはそれほどクリティカルではない。ジッターについては、帯域フィルターの開発が進んでおり、多少のノイズがあってもカバーできている。クロストークについても、ジッターと同様にフィルターによるノイズカットが可能であり、また、配線間の相互干渉については簡単なシミュレーションで製品レベルの予想ができている。
【００４０】
一方、スキューは時間と距離の関数であるため、今後の信号周波数の増加に伴う信号周期の短時間化、ＬＳＩチップの高機能化に伴うブロック数の増加により、ますます深刻になってくる。スキューの回避には、遅延時間をコントロールするバッファー層の設置等の回路的手法やＨ−ｔｒｅｅのような等長配線レイアウト等で対応されている。
【００４１】
次に、上述した各伝送方式の課題について述べる。ＬＳＩチップで要求される数ＧＨｚの伝送速度及び容量の送受信には上記の電気・電磁波・光の伝送方式があるが、いずれも一長一短がある。
【００４２】
まず、電気伝送についての課題を述べる。電気伝送システムの形成については、プロセス的には現状の半導体プレーナー技術の延長であるため、それほど問題ではない（但し、微細化という観点では新規のプロセス技術を必要とする場合が多く、困難な面は多々ある。）。しかしながら、以下のような課題がある。
【００４３】
（１）配線層数の増大
配線層数の増大により工程数が増加し、プロセスコストの上昇及び歩留りの低下が予想される。また、脆弱な低誘電率層間膜の更なる積層化、かつ、逆ヒエラルキー構造配線の加速による上層配線の厚膜化が半導体ウエハに対して大きなストレスを印加させる。そのため、ストレスマイグレーション（ＳＭ）による配線信頼性不良や層間膜のクラック等の欠陥発生確率が高くなる。
【００４４】
（２）配線抵抗による電圧降下
ブロック間の伝送は比較的長い配線であるため、配線抵抗による電圧効果を生じる。特に高周波になると配線のインダクタンス成分ｊｗＬの影響が大きくなる。そのため、電圧降下を見据えて電源電圧を増大させたり、電圧降下を回復するために配線の途中にアンプを増設する等の対応を行っているが、いずれも消費電力が増大する方向である。
【００４５】
（３）高周波対応のための複雑な配線設計及び各ブロックの適切な配置設計
インピーダンスマッチングを考慮した配線設計、ジッター／クロストーク／スキュー等を考慮した配線設計及び各ブロックの配置設計を、伝送周波数、デザインルール、製品ごとに再設計する必要がある。少量多品種といわれるシステムＬＳＩでは短ＴＡＴ（turn around time）を要求されるため、このような設計の複雑さは、最悪の場合、営業機会を失う可能性がある。
【００４６】
また、電気配線ではさらに致命的な欠陥として、（１）高周波発生時の電磁波問題、（２）高周波信号波形の立ち上がり／立下り特性の劣化が問題点として挙げられる。前者については、伝送速度が高周波化するに従い、電気配線から発生する電磁波は短波長化される。電磁波が短波長化されるとより遠方へ電磁波が伝送される。また、電磁波はその波長の２πの整数倍長の金属に対してアンテナ効果を及ぼすため、短波長化により電磁波の影響を受ける配線長の数が増加することになる。アンテナ効果は電磁ノイズの発生源であり、デバイスの動作不具合を引き起こすことになる。後者については、配線部の静電容量を充填する誘電緩和が必要であり、その誘電緩和は周波数の増加により追従し難くなり、信号の立ち上がり／立下りに影響を及ぼすことになる。信号の立ち上がり／立下りは信号認識の上で重要なファクターであり、急峻な立ち上がり／立下りが必要である。
【００４７】
電磁波伝送の課題については以下の項目が挙げられる。
（１）上述した電気伝送と同様にして、アンテナ効果による電磁波ノイズ
（２）電磁波発生源及び受信源であるアンテナ形成
【００４８】
電磁波伝送では積極的に電磁波を飛散させているため、アンテナ効果による電磁波ノイズの影響は電気伝送のそれよりも深刻である。半導体形成の最終工程においてはＥＭＣという電磁波に対する信頼性試験もあるため、積極的に電磁波を発生させる電磁波伝送については何らかのブレークスルーが必要である。
【００４９】
最後に、光伝送の課題について記載する。光伝送では、電気で動作するＬＳＩチップを光に変換する、即ち、電気−光変換部品等を必要とするため、ＬＳＩチップを構成する部品が多くなる欠点がある。しかしながら、光伝送には、電気伝送や電磁波伝送のように、電磁波ノイズや誘電緩和等に代表される物理的性質によるＬＳＩチップへの悪影響又は伝送律速はほとんどない。
【００５０】
従って、上記の各種問題点を考慮すると、信号伝送の高周波化に伴う伝送の高速化及び大容量化に対しては、光伝送技術が有力な方法と予想される。
【００５１】
光伝送方式については上述したように、様々な方法が研究されている。ＬＳＩチップ内での光伝送において、理想的な形態はシリコン基板内に受発光素子を搭載する形態であるが、シリコン基板内に発光素子を設ける技術の確立が困難な状況であり、長い期間で検討する技術である。
【００５２】
現状技術である電気伝送において、緊急性を要する信号の送受信ラインは各ブロックに配信されるクロック信号である。クロック信号の場合、ＬＳＩチップの外部から信号を送信することがシステム上可能である。
【００５３】
このような背景において、従来技術では光導波層をシリコン基板内に形成した技術がいくつか報告されている。例えば、上記の特許文献４ではゲルマニウムドープのシリコンを光導波層として用い、この光導波層付きのシリコン基板上にシリコン酸化膜を介してシリコン層を形成してなる、ＳＯＩ構造を有する電気と光の複合デバイスを提案している。ゲルマニウムドープのシリコンの屈折率はシリコンのそれより大きいため、ゲルマニウムドープのシリコンをコアとして、基板であるシリコン基板をクラッドとして使用できるため、ある意味では理想的な形態であると思われる。
【００５４】
しかしながら、ＳＯＩ構造を有する電気と光の複合デバイスにおいて、光導波層としてゲルマニウムドープのシリコンを用いる場合には下記に挙げるような問題点がある。
【００５５】
問題点としては、まず、ゲルマニウムドープのシリコンは化合物であり、シリコンとゲルマニウムの組成比で屈折率が変化するため、光導波層内において安定した屈折率を得るのが困難である。
【００５６】
また、ゲルマニウムドープのシリコンは有機金属化学的気相成長法（ＭＯＣＶＤ：metal organic chemical vapor deposition）、分子線エピタキシャル成長法（ＭＢＥ：molecular beam epitaxy）等で成膜することができるが、その成膜速度は非常に遅く、また、コストが高い。
【００５７】
さらに、物質内の光の速度ｖは光速ｃを屈折率ｎで除算（ｖ＝ｃ／ｎ）したものであり、屈折率が大きくなるほど、物質内を伝送される光の速度は小さくなる。ゲルマニウムドープのシリコンの屈折率は３．０〜４．０であり、ゲルマニウムドープのシリコン内を伝送する光の速度は真空中の光速（３．０×１０8ｍ／ｓｅｃ）の１／４〜１／３になり、光伝送速度の低下が予想される。
【００５８】
本発明は、上述したような問題点を解決するためになされたものであって、その目的は、容易かつ低コストに製造することができ、また安定した光伝送を行うと共に、その速度の向上を図ることができる光導波装置、光導波モジュール及び光・電気複合デバイスを提供することにある。
【課題を解決するための手段】
【００５９】
即ち、本発明は、シリコン基体に、互いに屈折率の異なるシリコン酸化膜によって形成されたコア及びクラッドからなる光導波層が設けられ、前記クラッドとしての前記シリコン酸化膜の屈折率が、前記コアとしての前記シリコン酸化膜の屈折率より小さい、光導波装置に係るものである。
【００６０】
また、互いに屈折率の異なるシリコン酸化膜によって形成されたコア及びクラッドからなり、前記クラッドとしての前記シリコン酸化膜の屈折率が、前記コアとしての前記シリコン酸化膜の屈折率より小さい光導波層と、この光導波層の一部分を除去して設けられた凹部内に成膜された受光素子構成層とがシリコン基体に設けられている、光導波モジュールに係るものである。
【００６１】
さらに、本発明の光導波モジュールにおいて、前記光導波層及び前記受光素子を含む前記シリコン基体上に、絶縁膜を介して半導体層が接合されている、光・電気複合デバイスに係るものである。
【発明の効果】
【００６２】
本発明によれば、前記光導波層が、互いに屈折率の異なる前記シリコン酸化膜によって形成された前記コア及び前記クラッドからなり、前記クラッドとしての前記シリコン酸化膜の屈折率が、前記コアとしての前記シリコン酸化膜の屈折率より小さいので、効果的に光を導波することができる。
【００６３】
また、上記の従来例は、光導波層がゲルマニウムドープのシリコンなり、シリコンとゲルマニウムの組成比で屈折率が変化するのに対し、本発明は、前記光導波層が、互いに屈折率の異なる前記シリコン酸化膜によって形成された前記コア及び前記クラッドからなるので、前記コア内及び前記クラッド内において屈折率は均一であり、安定した光伝送を行うことができる。
【００６４】
また、前記コアとしての前記シリコン酸化膜を例えば化学的気相成長法によって成膜すれば、その屈折率は１．４５である。この場合、光の伝送速度は、従来例によるゲルマニウムドープのシリコン（屈折率３．０〜４．０）の光伝送速度の２．４倍となり、より高速な伝送速度が得られる。
【００６５】
さらに、ゲルマニウムドープのシリコンはデバイスの高速化を目的とした歪みシリコン形成のために使用されつつある（シリコンと格子定数の違うゲルマニウムドープのシリコンを成膜して、シリコンの格子を歪ませる。）が、シリコンＬＳＩにおいてはそれほどメジャーな材料ではない。一方、本発明における前記光導波層を構成する前記シリコン酸化膜は、シリコンＬＳＩ形成には欠かせない材料である。汎用性という観点からは、圧倒的に前記シリコン酸化膜で形成された前記光導波層のほうが、コスト及びプロセス容易性に対して有利である。
【発明を実施するための最良の形態】
【００６６】
前記コアと前記クラッドとを同等の屈折率の前記シリコン酸化膜によって形成した場合、前記シリコン酸化膜の屈折率（１．４５前後）は前記シリコン基体の屈折率（３．０）より小さいため、前記シリコン酸化膜中に光を閉じ込めておくことはできない（前記シリコン基体側に透過してしまう）。そこで、前記シリコン基体と前記コアとしての前記シリコン酸化膜の間に、前記コアとしての前記シリコン酸化膜の屈折率より小さい材料を設けるか、或いは光の反射率の高い材料を設ければ、光の透過は防ぐことができる。
【００６７】
後者の反射率の高い材料については、金属系の材料を容易に想像でき、ＬＳＩプロセスで一般的に使用される材料にはアルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）等がある。しかしながら、上記の金属材料は前記シリコン基体に拡散するので、前記シリコン基体と接触させることはできず、これらのバリアメタルを必要とする。また、その後の最大プロセス温度は４００〜５００℃と限定されること等のため、現実的ではない。
【００６８】
そこで、本発明者は、前者の屈折率が小さい材料の適用に本課題の解決策を求め、前記シリコン酸化膜は形成方法の違いにより屈折率の異なる膜を形成できることに注目した。前記シリコン酸化膜の屈折率は１．４５前後であり、屈折率は小さい範囲に属する材料である。さらに、ＬＳＩプロセスとのコンパティビリティーも考慮に入れる必要がある。
【００６９】
例えば、化学的気相成長法によって成膜される前記シリコン酸化膜の屈折率は１．４５であり、電解酸化法によって成膜される前記シリコン酸化膜の屈折率は１．４である。即ち、これら形成方法の違いによる、前記シリコン酸化膜の屈折率の違いΔｎは３．４％程度である。このΔｎの値は十分に許容範囲内であり、特に分岐のない光導波層、かつ、ＬＳＩチップ内という比較的短い範囲での光伝送に好適である。
【００７０】
上記のように、本発明における前記光導波層は、互いに屈折率の異なるシリコン酸化膜によって形成された前記コア及び前記クラッドからなり、前記クラッドとしての前記シリコン酸化膜の屈折率が、前記コアとしての前記シリコン酸化膜の屈折率より小さいので、前記シリコン基体に光が洩れることなく、効果的に光を導波することができる。
【００７１】
本発明において、前記シリコン基体に形成された凹条部の内壁面に屈折率の小さい下部クラッドが設けられ、この下部クラッドの内側に屈折率の大きい前記コアが充填され、更にこのコアが屈折率の小さい上部クラッドによって被覆されていることが好ましい。ここで、前記凹条部とは細長く一続きにつながって形成された溝を意味する。
【００７２】
また、前記凹条部以外には前記上部クラッドが設けられておらず、この上部クラッドと前記シリコン基体とが同一面内に存在していることが好ましい。
【００７３】
さらに、電解酸化法、酸素のイオン注入で表面層を酸素リッチ化する方法、酸素プラズマ処理法、常圧低温化学的気相成長法によって燐を添加したシリコン酸化膜形成法、又は無機塗布系のシリカ（二酸化珪素）材料を用いる方法によって、前記クラッドとしての前記シリコン酸化膜が形成され、化学的気相成長法によって前記コアとしての前記シリコン酸化膜が形成されていることが望ましい。例えば、高い圧力での化学的気相成長法において燐をドープすると屈折率が小さくなることが知られている。また、フッ素やホウ素を含んだシリコン酸化膜も屈折率が小さくなることが知られており、適用可能である。
【００７４】
本発明の光導波モジュールは、本発明の光導波装置における前記光導波層と、この光導波層の一部分を除去して設けられた凹部内に成膜された受光素子構成層とが前記シリコン基体に設けられている。
【００７５】
前記凹部内に、第１導電型の半導体層と、この第１導電型とは逆導電型の半導体層とが積層されて受光素子が構成されているのが好ましい。
【００７６】
また、受光素子の電極が、前記光導波層から外れた位置に形成されていることが望ましい。これにより、電極によって光が散乱するのを効果的に防ぎ、後段への光ロスを低減することができる。
【００７７】
また、前記凹部内にその底部及び上部の少なくとも一部を除いて前記クラッドが設けられ、このクラッドの内側に前記受光素子が配され、この受光素子の一方の電極が前記底部から取り出され、他方の電極が前記上部から取り出されることが好ましい。
【００７８】
また、前記光導波層の光入射位置に、前記光導波層に光を入射させる光入射手段が設置されることが好ましい。
【００７９】
本発明の光・電気複合デバイスは、本発明の光導波モジュールにおいて、前記光導波層及び前記受光素子を含む前記シリコン基体上に、絶縁膜を介して半導体層が接合されている。
【００８０】
具体的には、前記絶縁膜としてシリコン酸化膜を形成したシリコン層が前記半導体層として用いられていることが好ましい。
【００８１】
また、前記半導体層に集積回路が形成されていることが好ましく、この場合、前記集積回路と前記受光素子とが光電変換信号線によって接続されていることが好ましい。
【００８２】
このように、本発明に基づく光・電気複合デバイスはＳＯＩ（Silicon On Insulator）構造を適用することができる。ＬＳＩの各ブロックに配信されるクロック信号は、ＬＳＩの微細化と共に、高速化されている。前記光導波層にクロック信号を外部から導入すれば、高速かつスキューの少ないクロック配信ができるので、誤動作のない、安定したＬＳＩ動作が可能となる。
【００８３】
即ち、本発明に基づく光・電気複合デバイスはＳＯＩ構造を用いるので、デジタル回路での高速及び低消費電力動作が可能となり、高周波回路での動作周波数の向上及びノイズの低減を図ることができる。
【００８４】
以下、本発明の好ましい実施の形態を図面を参照して説明する。
【００８５】
第１の実施の形態
図１は、本発明に基づく光導波装置の概略図である。
【００８６】
図１に示すように、本発明に基づく光導波装置１は、シリコン基体２に、互いに屈折率の異なるシリコン酸化膜によって形成されたコア３及び前記クラッド（下部クラッド４ａ及び上部クラッド４ｂ）からなる光導波層５が設けられ、クラッド４ａ、４ｂとしての前記シリコン酸化膜の屈折率が、コア３としての前記シリコン酸化膜の屈折率より小さい。
【００８７】
以下に、図面を参照しながら、図１に示した本発明に基づく光導波装置の製造方法の一例を工程順に説明する。図２〜図３は、図１（ａ）のＡ−Ａ’線概略断面図である。
【００８８】
図２（ａ）に示すようなシリコン基体２を用い、図２（ｂ）に示すように、このシリコン基体２の光導波層５を形成する部分以外の領域に、マスク６を形成する。次いで、図２（ｃ）に示すように、マスク６で被覆されていない部分、即ち、光導波層５を形成する部分のシリコンをエッチングによって除去し、凹条部７を形成する。マスク６は一般的なレジストでも構わないが、シリコン基体２のエッチングの際、マスク６が耐性に劣る場合には、ハードマスクとして、シリコン酸化膜又はシリコン窒化膜を用いることが可能である。この場合、シリコン基体２上にハードマスクとなる材料を形成し、一般的なリソグラフィー及び加工工程でそのハードマスクをエッチングする。
【００８９】
次に、図２（ｄ）に示すように、凹条部７の内壁面に屈折率の小さい前記シリコン酸化膜からなる下部クラッド４ａを設ける。下部クラッド４ａとしての前記シリコン酸化膜は、電解酸化法、酸素のイオン注入で表面層を酸素リッチ化する方法、酸素プラズマ処理法、常圧低温化学的気相成長法によって燐を添加したシリコン酸化膜形成法、又は無機塗布系のシリカ（二酸化珪素）材料を用いる方法によって形成することができる。例えば、高い圧力下での化学的気相成長法において燐をドープすると屈折率が小さくなることが知られている。また、フッ素やホウ素を含んだシリコン酸化膜も屈折率が小さくなることが知られており、適用可能である。
【００９０】
このような方法によって得られる前記シリコン酸化膜の屈折率は１．４であり、一般的な（例えば化学的気相成長法）シリコン酸化膜の屈折率（１．４５）より小さい値を有する。その屈折率の違いΔｎは３．４％である。このときの全反射臨界角は７４．９度となる。全反射臨界角７４．９度は、本発明の適用範囲がシリコンＬＳＩチップという比較的短い距離の範囲を含み、一般的な光信号の入射にはコヒーレント性の高いレーザーを用いていることから、実用性に対して何ら問題ないと予想される。
【００９１】
例えば、電解酸化法によって下部クラッド４ａを形成するには、電解槽内に陰極と陽極を設ける。具体的には、シリコンウエハ基体の裏面に陽極を設置し、陰極として白金を用い、電解質として０．０４規定のＫＮＯ3のメチルアセトアミド溶液又は少量の水を含んだ０．０４規定のＫＮＯ3のエチレングリコール溶液を用いればよい。
【００９２】
次に、図３（ｅ）に示すように、下部クラッド４ａの内側に屈折率の大きい前記シリコン酸化膜からなるコア３を充填する。コア３としての前記シリコン酸化膜の成膜には、化学的気相成長法（ＣＶＤ：chemical vapor deposition）等が一般的に適用され、これにより得られる前記シリコン酸化膜の屈折率は１．４５である。
【００９３】
次に、図３（ｆ）に示すように、シリコン基体２上の光導波層形成領域以外の部分に積層した下部クラッド４ａ及びコア３を除去する。除去方法には、ウエット法、ドライエッチング法等があるが、制御よく正確に除去するには化学的機械的研磨法（ＣＭＰ：chemical mechanical polishing）が有効である。ＣＭＰによる除去方法は既に確立された技術であり、シリコンＬＳＩ形成のメタルプロセスで一般的に使用されている。
【００９４】
なお、ＣＭＰによる除去工程において、更に精度の向上を図るには、図２（ｂ）におけるマスク６としてシリコン窒化膜を用いると良い。それは、シリコン酸化膜とシリコン窒化膜のＣＭＰ研磨選択比が大きいためである。ＣＭＰの条件（プロセスパラメータ、スラリー、研磨パッド等）をオプティマイズすれば、シリコン酸化膜とシリコン窒化膜の選択比は１０〜１００にすることができる。
【００９５】
次いで、マスク６を除去する。マスク６は凹条部７のエッチング工程（図２（ｃ））や上記のＣＭＰ除去工程で初期膜厚より薄くなっており、これらの除去工程で見積もられるエッチング量を予め算出しておけば、この工程での負荷は非常に少なくなる。
【００９６】
次に、図３（ｇ）に示すように、屈折率の小さい前記シリコン酸化膜からなる上部クラッド４ｂによってコア３を被覆する。上部クラッド４ｂとしての前記シリコン酸化膜は、下部クラッド４ａの形成方法と同様の方法を適用することができる。
【００９７】
以上のようにして、シリコン基体２に、互いに屈折率の異なる前記シリコン酸化膜によって形成されたコア３及び前記クラッド（下部クラッド４ａ及び上部クラッド４ｂ）からなる光導波層５が設けられ、クラッド４ａ、４ｂとしての前記シリコン酸化膜の屈折率が、コア３としての前記シリコン酸化膜の屈折率より小さい本発明に基づく光導波装置１を製造することができる。
【００９８】
本発明に基づく光導波装置１によれば、光導波層５が、互いに屈折率の異なる前記シリコン酸化膜によって形成されたコア３及びクラッド４ａ、４ｂからなり、クラッド４ａ、４ｂとしての前記シリコン酸化膜の屈折率が、コア３としての前記シリコン酸化膜の屈折率より小さいので、効果的に光を導波することができる。
【００９９】
上記した従来例は、光導波層がゲルマニウムドープのシリコンなり、シリコンとゲルマニウムの組成比で屈折率が変化する。これに対し、本発明に基づく光導波装置１は、コア３としての前記シリコン酸化膜が例えば化学的気相成長法によって成膜され、クラッド４ａ、４ｂが電解酸化法等によって成膜されるので、コア３内及びクラッド４ａ、４ｂ内において屈折率は均一であり、安定した光伝送を行うことができる。
【０１００】
また、コア３としての前記シリコン酸化膜を例えば化学的気相成長法によって成膜すれば、その屈折率は１．４５である。この場合、光の伝送速度は、従来例によるゲルマニウムドープのシリコン（屈折率３．０〜４．０）の光伝送速度の２．４倍となり、より高速な伝送速度が得られる。
【０１０１】
さらに、ゲルマニウムドープのシリコンはデバイスの高速化を目的とした歪みシリコン形成のために使用されつつあるが、シリコンＬＳＩにおいてはそれほどメジャーな材料ではない。一方、本発明における光導波層５を構成する前記シリコン酸化膜は、シリコンＬＳＩ形成には欠かせない材料である。汎用性という観点からは、圧倒的に前記シリコン酸化膜で形成された光導波層５のほうが、コスト及びプロセス容易性に対して有利である。
【０１０２】
なお、本実施の形態では、コア３を含むシリコン基体２上に、上部クラッド４ｂを成膜する例を挙げて説明したが、図４に示すように、前記凹条部以外には上部クラッド４ｂが設けられておらず、この上部クラッド４ｂとシリコン基体２とが同一面内に存在していてもよい。
【０１０３】
第２の実施の形態
図５は、本発明に基づく光導波モジュールの概略斜視図である。
【０１０４】
図５に示すように、本発明に基づく光導波モジュール８は、互いに屈折率の異なる前記シリコン酸化膜によって形成されたコア３及びクラッド４ａ、４ｂからなり、クラッド４ａ、４ｂとしての前記シリコン酸化膜の屈折率が、コア３としての前記シリコン酸化膜の屈折率より小さい光導波層５と、この光導波層５の一部分を除去して設けられた前記凹部内に成膜された前記受光素子構成層からなる受光素子９とがシリコン基体２に設けられている。
【０１０５】
より具体的には、第１の実施の形態と同様にして、シリコン基体２に形成された前記凹条部の内壁面に屈折率の小さい前記シリコン酸化膜からなる下部クラッド４ａが設けられ、この下部クラッド４ａの内側に屈折率の大きい前記シリコン酸化膜からなるコア３が充填され、更にこのコア３が屈折率の小さい前記シリコン酸化膜からなる上部クラッド４ｂによって被覆されている。
【０１０６】
また、前記凹条部以外には上部クラッド４ｂが設けられておらず、この上部クラッド４ｂとシリコン基体２とが同一面内に存在しているのが望ましい。
【０１０７】
また、前記凹部内に、第１導電型の半導体層（例えばｐ型半導体層）と、この第１導電型とは逆導電型の半導体層（例えばｎ型半導体層）とが積層されて受光素子９が構成されているのが好ましい。
【０１０８】
また、受光素子９が光導波層５からはみ出るように形成され、受光素子９の電極（図示省略）が、光導波層５から外れた位置に形成されていることが望ましい。これにより、前記電極によって光が散乱するのを効果的に防ぎ、後段への光ロスを低減することができる。
【０１０９】
以下に、図面を参照しながら、図５に示した本発明に基づく光導波モジュールの製造方法の一例を工程順に説明する。なお、図６〜図７は、図５に示した本発明に基づく光導波モジュール８の要部拡大断面図に相当する。
【０１１０】
まず、図２〜図３に示すような製造方法によって、本発明に基づく光導波装置１を製造する。但し、本実施の形態では図４に示すように、前記凹条部以外には上部クラッド４ｂを設けず、この上部クラッド４ｂとシリコン基体２とを同一面内に存在させる。
【０１１１】
次に、図６（ａ）に示すように、受光素子９を形成する部分以外の領域にマスク６を形成する。次いで、図６（ｂ）に示すように、マスク６で被覆されていない部分、即ち、受光素子９を形成する部分のシリコン基体２及びシリコン酸化膜３、４ａ、４ｂをエッチングによって除去し、凹部１０を形成する。マスク６の形成プロセス及びエッチングプロセスは標準的なリソグラフィー及びドライエッチングプロセスが適用可能である。
【０１１２】
次に、図６（ｃ）に示すように、凹部１０に受光素子９を形成する。受光素子９は、例えばｐ型半導体層（前記第１導電型の半導体層）１１、真性半導体層１２及びｎ型半導体層（前記逆導電型の半導体層）１３からなる。ｐ型半導体層１１又はｎ型半導体層１３は、例えば、凹部１０内にエピタキシャル成長法を用いて、シリコン基体２の表面から単結晶半導体層（シリコン又はゲルマニウムドープのシリコン）を成長させ、この半導体層にアクセプタ準位又はドナー準位を形成するイオン種の注入を行うことによって成膜することができる。或いは、上記のエピタキシャル成長法による半導体層成膜プロセスにおいて、キャリア（アクセプタ又はドナー）となる不純物を混入することにより成膜することができる。なお、キャリア導入方法として、半導体プロセスで最も一般的であるイオン注入プロセスを適用したが、その他に固相拡散プロセス等もあり、イオン注入プロセスに限定するものではない。また、ｐ型半導体層１１の形成から行っているが、ｎ型半導体層１３から形成しても何ら問題はない。さらに、イオン種、イオン注入条件、熱処理条件等は適宜最適化して行えばよい。なお、受光素子９の高さは、凹部１０の深さ方向の大きさより低いことが好ましく、これにより、次段に設けられる他の受光素子への光導入量を増加させることができる。
【０１１３】
次に、図６（ｄ）に示すように、凹部１０の受光素子９上に屈折率の小さい前記シリコン酸化膜からなる下部クラッド４ａを成膜する。
【０１１４】
次に、図７（ｅ）に示すように、下部クラッド４ａをリソグラフィー及びエッチングによって加工する。次いで、図７（ｆ）に示すように、凹部１０内にコア３としての屈折率の大きい前記シリコン酸化膜を充填する。コア３としての前記シリコン酸化膜は化学的気相成長法等によって成膜すればよく、これにより得られる前記シリコン酸化膜の屈折率は１．４５である。
【０１１５】
次に、図７（ｇ）に示すように、余分な前記シリコン酸化膜をＣＭＰ等によって除去し、更にマスク６も除去する。そして、図７（ｈ）に示すように、屈折率の小さい前記シリコン酸化膜からなる上部クラッド４ｂを電解酸化法等によって形成し、上部クラッド４ｂとシリコン基体２とを同一面内に存在させる。これにより、光導波層５の内部に受光素子９を配することができる。
【０１１６】
以上のようにして、本発明に基づく光導波モジュール８を容易に製造することができる。
【０１１７】
本発明に基づく光導波モジュール８は、図示省略したが、光導波層５の光入射位置に、光導波層５に光を入射させる光入射手段が設置されているのが好ましい。前記光入射手段としては、一般的なレーザー等を使用することができる。光入射方法は、本発明における光導波層５の性質上、光導波層５と平行な方向に入射させることが望ましいが、光導波層５に対して垂直方向から入射させる方法も適用可能である。その場合、入射された光を全反射ミラー、又はプリズム等により偏向させる方法が適用される。
【０１１８】
本発明に基づく光導波モジュール８において、受光素子９を構成するｐ型半導体層１１及びｎ型半導体層１３のｐｎ接合部に光が入射されることにより、その光のエネルギーが半導体のバンドギャップ以上であると、半導体中の価電子帯やｐ型及びｎ型半導体層の形成で用いられた不純物で形成されるサブバンドから伝導キャリア（電子・ホール）が生成し、電子は伝導帯へ、ホールは価電子帯へ遷移する。遷移された電子・ホールは受光素子９に印加された電圧により、陽極には電子を収集し、陰極にはホールを収集することになり、この受光素子９に何らかの回路を接続すると、その回路に電流を流すことができる。このような流れで受光素子９は電流発生源として機能する。
【０１１９】
なお、第１の実施の形態のように本発明に基づく光導波装置を製造した後、光導波層５内に受光素子９を形成する方法を例に挙げて説明したが、これに限定するものではない。例えば、本発明に基づく光導波装置の製造工程において、前記凹条部の所定位置に予め前記受光素子を選択的に形成した後、前記光導波層を形成することも可能である。
【０１２０】
また、図５に示すように、受光素子９の電極（図示省略）を光導波層５から外れた位置に形成するのが望ましいが、図８のように、光導波層５域内に受光素子９全体が収まっていてもよい。即ち、前記凹部内にその底部及び上部の少なくとも一部を除いてクラッド４ａが設けられ、このクラッド４ａの内側に受光素子９が配され、この受光素子９の一方の電極が前記底部から取り出され、他方の電極が前記上部から取り出されていてもよい。
【０１２１】
さらに、前記受光素子部分の前記コアの長さは全体の前記コアと比較すると非常に短く、また信号となる光は直進性がよい（前記コア断面に対する光の入射角が、スネルの法則における透過の条件になる）ので、前記受光素子形成領域においては、上述したような前記クラッドと前記コアとからなる構造を特に形成しなくてもよい。
【０１２２】
例えば、まず、図６（ａ）〜（ｃ）と同様にして、凹部１０に受光素子９を形成する。次に、図９（ａ）に示すように、受光素子９上に屈折率の小さい前記シリコン酸化膜からなる下部クラッド４ａを成膜し、図９（ｂ）に示すように、リソグラフィー及びエッチングにより加工する。次に、図９（ｃ）に示すように、凹部１０内にコア３としての屈折率の大きい前記シリコン酸化膜を充填し、図９（ｄ）に示すように、余分な前記シリコン酸化膜及びマスク６を除去する。このように、受光素子形成領域においては、図７（ｈ）における上部クラッド４ｂを特に設けなくてもよい。
【０１２３】
また、図６（ａ）〜（ｃ）と同様にして、凹部１０に受光素子９を形成する。次に、図１０（ａ）に示すように、受光素子９上にコア３としての屈折率の大きい前記シリコン酸化膜を設け、図１０（ｂ）に示すように、余分なコア３としての前記シリコン酸化膜及びマスク６を除去する。このように、受光素子形成領域においては、図７（ｈ）における下部クラッド４ａ及び上部クラッド４ｂを特に設けなくてもよい。
【０１２４】
第３の実施の形態
本発明に基づく光導波モジュールは、ＬＳＩとの融合に有効である。本発明に基づく光導波モジュールはシリコン基体で形成されているため、ＬＳＩとの融合についてはそれほど困難ではない。即ち、ＳＯＩ（silicon on insulator）構造を形成することにより、ＬＳＩとの融合が容易に形成できる。
【０１２５】
図１１は、本発明に基づく光導波モジュールにおいて、光導波層５及び受光素子９を含むシリコン基体２上に絶縁膜１６を介して半導体層（アクティブシリコン層）１７を接合してなる、本発明に基づく光・電気複合デバイス１４の概略図である。なお、前記凹条部以外には上部クラッド４ｂが設けられておらず、この上部クラッド４ｂとシリコン基体２とが同一面内に存在している。また、光導波層５の光入射位置に、光導波層５に光を入射させる光入射手段、例えば光ファイバー１５を設置している。さらに、受光素子９が光導波層５からはみ出るように形成され、受光素子９の電極（図示省略）が、光導波層５から外れた位置に形成されている。
【０１２６】
また、絶縁膜１６としてシリコン酸化膜を形成したアクティブシリコン層１７を前記半導体層として用いており、アクティブシリコン層１７にＣＭＯＳ技術のようなプレーナー技術で集積回路１８を形成している。
【０１２７】
そして、受光素子９に設けたＰＤ駆動用電極（図示せず）及びデータ信号用電極（図示せず）にそれぞれ接続した貫通電極（前記光電変換信号線）１９を形成し、この貫通電極１９を介して集積回路１８と受光素子９とを接続する。なお、アクティブシリコン層１７における貫通電極１９の外周面には絶縁膜２０を形成する。逆バイアスが電源ラインから貫通電極１９を通って受光素子９へと供給される。また、受光素子９によって受光されたデータ信号（例えばクロック信号）は、貫通電極１９を介してＬＳＩのクロック信号を受けるトランジスタへと伝送される。このとき、受光素子９の各電極（図示せず）が光導波層５から外れた位置に形成されているので、前記電極によって光（クロック信号）が散乱することがなく、後段への光ロスを低減することができる。
【０１２８】
ＳＯＩ構造の形成には、シリコン基板に酸素をイオン注入して熱処理させて形成するＳＩＭＯＸ（Separation by implanted Oxygen）法や２枚のシリコン基板を用いて形成する貼り合わせ法がある。これらの基板作製方法を適用することにより容易に本発明に基づく光・電気複合デバイスを作製することができる。これらの方法を用いることにより、ＳＯＩ（silicon on insulator）構造の形態で、シリコン酸化膜１６の下に本発明に基づく光導波モジュールを接合することができる。
【０１２９】
ＬＳＩの各ブロック２１に配信されるクロック信号は、ＬＳＩの微細化と共に、高速化されている。高速ＬＳＩの律速となっているのが、まさしく、クロック信号の伝送である。将来の３２ｎｍ  ｎｏｄｅにおいて、光導波層５をクロック信号の伝送に用いれば、非常に高速なＬＳＩを形成することができる。即ち、光導波層５にクロック信号を外部から導入すれば、高速かつスキューの少ないクロック配信ができるので、誤動作のない、安定したＬＳＩ動作が可能となる。
【０１３０】
以下に、図面を参照しながら、図１１に示した本発明に基づく光・電気複合デバイスの製造方法の一例を工程順に説明する。なお、図１２及び図１３は、図１１に示した本発明に基づく光・電気複合デバイス１４の要部拡大断面図に相当する。
【０１３１】
まず、第２の実施の形態で説明したように本発明に基づく光導波モジュール８を作製する。次いで、図１２（ａ）に示すように、上記のようにして作製した本発明に基づく光導波モジュール８において、光導波層５及び受光素子９を含むシリコン基体２上に、絶縁膜１６を介して前記半導体層としてのアクティブシリコン層１７を接合する。
【０１３２】
次に、図１２（ｂ）に示すように、受光素子９に設けたＰＤ駆動用電極（図示せず）及びデータ信号用電極（図示せず）にそれぞれ達する貫通孔２２を形成し、次いで図１２（ｃ）に示すように、この貫通孔２２の外周面に絶縁膜２０を形成する。
【０１３３】
そして、図１３（ｄ）に示すように、貫通孔２２の底部に形成された絶縁膜をドライエッチング等によって除去する。次に、図１３（ｅ）に示すように、金属配線の埋め込みを行い、貫通電極（前記光電変換信号線）１９を形成する。前記金属配線の埋め込みには、燐がドープされたポリシリコン、Ａｌ配線、Ｃｕ配線等を適用することができる。但し、Ａｌ配線又はＣｕ配線の場合、バリアメタルが必要であり、また、燐がドープされたポリシリコンは抵抗が高くなるがFEOL process compatibleであるため、より現実的である。
【０１３４】
上記のようにして、受光素子９に設けた前記ＰＤ駆動用電極及びデータ信号用電極にそれぞれ接続した貫通電極１９を形成することができ、この貫通電極１９を介して集積回路１８と受光素子９とを接続することができる。
【０１３５】
以上、本発明を実施の形態について説明したが、上述の例は、本発明の技術的思想に基づき種々に変形が可能である。
【０１３６】
例えば、前記受光素子は半導体材料からなり、ダイオードの構成を有している。上記の実施の形態では、前記ｐ型半導体層と、前記真性半導体層と、前記ｎ型半導体層とがなすｐｉｎ接合の例を挙げて説明したが、これに限らず、ｐｎ接合であってもよい。但し、光を吸収して電子及びホールを生成させる部分、即ちｐ型半導体層とｎ型半導体層との接合で形成される空乏層（ｐｉｎ接合又はｐｎ接合に逆バイアスを印加したときに形成される）が広すぎる場合、絶縁性が高くなり受光素子として機能し難くなるが、前記空乏層が適度な厚さを有している場合、受光素子の光電変換効率は最大値を有する。
【０１３７】
第３の実施の形態では、図１１に示すように、前記凹条部以外には上部クラッド４ｂが設けられておらず、この上部クラッド４ｂとシリコン基体２とが同一面内に存在している光導波モジュールを適用した光・電気複合デバイスを説明した。但し、第３の実施の形態において、本発明に基づく光・電気複合デバイスは、図１に示す光導波装置における前記光導波層内に前記受光素子構成層を形成して本発明に基づく光導波モジュールを作製し、この光導波モジュールをＳＯＩ構造と併用して構成しても良い。但し、シリコン酸化膜の酸素原子がシリコンに拡散することにより、シリコン酸化膜とシリコンの界面に酸素濃度の低下したシリコン酸化層が形成され、この層がバインディング層になると予想され、図１のように全面に成膜された上部クラッド（屈折率の低いシリコン酸化膜）４ｂと前記絶縁膜（シリコン酸化膜１６）との接合は非常に困難と考えられる。そこで、この場合には、上部クラッド４ｂ上に前記絶縁膜（シリコン酸化膜１６）に相当する酸化膜を形成し、前記絶縁膜上にアクティブシリコン層１７を接合すればよい。これにより、シリコン酸化膜表面とシリコン表面の接合になるので、接合すると予想される。接合後、シリコン基板側を所望の厚さになるように切断及び研磨すればよい。
【０１３８】
さらに、図１に示す光導波装置における光導波層５内に前記受光素子を配して本発明に基づく光導波モジュールを作製し、前記受光素子の一方の電極（図示せず）に接続した貫通電極（絶縁膜付き）を上部クラッド４ｂ側に形成し、また前記受光素子の他方の電極（図示せず）に接続した貫通電極（絶縁膜付き）をシリコン基体２側に形成し、シリコン基体２側から酸素をイオン注入して熱処理することにより、前記絶縁膜としてのシリコン酸化膜を形成し、最後に、上部クラッド４ｂとは逆側のシリコン基体２に前記集積回路を形成してもよい。
【図面の簡単な説明】
【０１３９】
【図１】第１の実施の形態による、本発明に基づく光導波装置の概略斜視図（ａ）、及び概略断面図（ｂ）である。
【図２】同、本発明に基づく光導波装置の製造方法の一例を工程順に示す概略断面図である。
【図３】同、本発明に基づく光導波装置の製造方法の一例を工程順に示す概略断面図である。
【図４】同、本発明に基づく他の例の光導波装置の概略断面図である。
【図５】第２の実施の形態による、本発明に基づく光導波モジュールの概略斜視図である。
【図６】同、本発明に基づく光導波モジュールの製造方法の一例を工程順に示す概略断面図である。
【図７】同、本発明に基づく光導波モジュールの製造方法の一例を工程順に示す概略断面図である。
【図８】同、本発明に基づく光導波モジュールの他の例の要部拡大概略断面図である。
【図９】同、本発明に基づく光導波モジュールの製造方法の他の例を工程順に示す概略断面図である。
【図１０】同、本発明に基づく光導波モジュールの製造方法の更に他の例を工程順に示す概略断面図である。
【図１１】第３の実施の形態による、本発明に基づく光・電気複合デバイスの概略斜視図（ａ）、及び概略断面図（ｂ）である。
【図１２】同、本発明に基づく光・電気複合デバイスの製造方法の一例を工程順に示す概略断面図である。
【図１３】同、本発明に基づく光・電気複合デバイスの製造方法の一例を工程順に示す概略断面図である。
【符号の説明】
【０１４０】
１…光導波装置、２…シリコン基体、３…コア、４ａ…下部クラッド、
４ｂ…上部クラッド、５…光導波層、６…マスク、７…凹条部、８…光導波モジュール、９…受光素子、１０…凹部、１１…ｐ型半導体層、１２…真性半導体層、
１３…ｎ型半導体層、１４…光・電気複合デバイス、１５…光入射手段、
１６…絶縁膜（シリコン酸化膜）、１７…半導体層（アクティブシリコン層）、
１８…集積回路、１９…貫通電極（光電変換信号線）、２０…絶縁膜、２１…ブロック、２２…貫通孔
【図１】
2006171157.tif 000003
【図２】
2006171157.tif 000004
【図３】
2006171157.tif 000005
【図４】
2006171157.tif 000006
【図５】
2006171157.tif 000007
【図６】
2006171157.tif 000008
【図７】
2006171157.tif 000009
【図８】
2006171157.tif 000010
【図９】
2006171157.tif 000011
【図１０】
2006171157.tif 000012
【図１１】
2006171157.tif 000013
【図１２】
2006171157.tif 000014
【図１３】
2006171157.tif 000015