(57)【要約】【課題】  銅などの導電膜を用いた埋め込み配線を有した半導体装置に関し、ヴィアホール底部のボイドを抑制することができ、配線の信頼性の高い半導体装置を提供することができる。【解決手段】  第１絶縁膜１１内に形成された第１配線層１３と、第１絶縁膜１１上に形成された第２絶縁膜１６内に形成された第２配線層と、第２絶縁膜１６内に形成され第１配線層１３と第２配線層とを接続するヴィアプラグ１８とを備え、第１配線層１３は幅１μｍ以上であり、ヴィアプラグ１８と第１配線層１３の接続部から０．５μｍ以内において第１配線層１３内に絶縁性のダミー領域１４を形成したものである。【選択図】  図１
2006186036.tif 000002
【特許請求の範囲】
【請求項１】
第１絶縁膜内に形成された第１配線層と、前記第１絶縁膜上に形成された第２絶縁膜内に形成された第２配線層と、前記第２絶縁膜内に形成され前記第１配線層と前記第２配線層とを接続するヴィアプラグとを備え、
前記第１配線層は幅１μｍ以上であり、前記ヴィアプラグと前記第１配線層の接続部から０．５μｍ以内において前記第１配線層内に絶縁性のダミー領域を形成した、ことを特徴とする半導体装置。
【請求項２】
前記ヴィアプラグと前記第１配線層との接続部が、少なくとも前記第１配線層表面１μｍ2の範囲内に１個の割合で設置されている場合において、前記ヴィアプラグを挟むように前記ダミー領域が形成されている、ことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記ダミー領域が、前記ヴィアプラグを挟むようにコ字型に形成されている、ことを特徴とする請求項２記載の半導体装置。
【請求項４】
前記ヴィアプラグが、前記第１配線層表面に複数設置され、かつ、隣合うヴィアプラグ間の距離が０．５μｍ以下となる場合において、前記ヴィアプラグをそれぞれ挟むように前記ダミー領域を形成した、ことを特徴とする請求項１記載の半導体装置。
【請求項５】
前記複数のヴィアプラグが一列に配置され、前記複数のヴィアプラグを一括して挟むように、前記ヴィアプラグの両側に沿って前記ダミー領域を形成した、ことを特徴とする請求項４記載の半導体装置。
【請求項６】
前記複数のヴィアプラグが一列に配置され、前記ダミー領域が、各ヴィアプラグに対してコ字型に形成されており、かつ、前記隣合うヴィアプラグに対して前記コ字型のダミー領域が交互に逆向きに設置されている、ことを特徴とする請求項４記載の半導体装置。
【請求項７】
第１絶縁膜内に形成された第１配線層と、前記第１絶縁膜上に形成された第２絶縁膜内に形成された第２配線層と、前記第２絶縁膜内に形成され前記第１配線層と前記第２配線層とを接続するヴィアプラグとを備え、
前記第１配線層の幅が前記ヴィアプラグの直径より大きい場合において、前記ヴィアプラグと前記第１配線層との接続部における外周に接して、前記第１配線層内に絶縁性のダミー領域を形成した、ことを特徴とする半導体装置。
【請求項８】
前記ヴィアプラグと前記第１配線層との接続部が、少なくとも前記第１配線層表面１μｍ2の範囲内に１個の割合で設置されている場合において、前記ヴィアプラグを挟むように前記ダミー領域が形成されている、ことを特徴とする請求項７記載の半導体装置。
【請求項９】
前記ダミー領域が、前記ヴィアプラグを挟むようにコ字型に形成されている、ことを特徴とする請求項８記載の半導体装置。
【請求項１０】
前記ヴィアプラグが、前記第１配線層表面に複数設置され、かつ、隣合うヴィアプラグ間の距離が０．５μｍ以下となる場合において、前記ヴィアプラグをそれぞれ挟むように前記ダミー領域を形成した、ことを特徴とする請求項７記載の半導体装置。
【請求項１１】
前記複数のヴィアプラグが一列に配置され、前記複数のヴィアプラグを一括して挟むように、前記ヴィアプラグの両側に沿って前記ダミー領域を形成した、ことを特徴とする請求項１０記載の半導体装置。
【請求項１２】
前記複数のヴィアプラグが一列に配置され、前記ダミー領域が、各ヴィアプラグに対してコ字型に形成されており、かつ、前記隣合うヴィアプラグに対して前記コ字型のダミー領域が交互に逆向きに設置されている、ことを特徴とする請求項１０記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、銅などの導電膜を用いた埋め込み配線を有した半導体装置に関するものである。
【背景技術】
【０００２】
近年、半導体装置の微細化と共に、配線抵抗を低減する必要があり、銅などの導電膜を用いた埋め込み配線は必要不可欠な技術となってきている。埋め込み配線は、銅などのドライエッチングが困難な金属を用いた配線形成に適しており、上下配線層を接続するためのヴィアプラグも、配線と同種の金属で形成できる利点がある。
【０００３】
図１８に、従来の埋め込み配線を有した半導体装置の断面図を示す。
【０００４】
図１８において、２１は第１配線層が形成される第１絶縁膜、２２は第１配線層におけるＴａやＴａＮの単層あるいは積層膜からなるバリアメタル膜、２３は銅膜からなる第１配線層、２４は第１配線層２３の銅拡散防止用の絶縁膜、２５はヴィアホールおよび第２配線層が形成される第２絶縁膜、２６はヴィアホールにおけるＴａやＴａＮの単層あるいは積層膜からなるバリアメタル膜、２７はヴィアホールに埋設される銅膜からなるヴィアプラグである。なお、第２配線層（図示せず）は、ヴィアプラグ２７と同様、銅膜からなり、ＴａやＴａＮの単層あるいは積層膜からなるバリアメタル膜を介して、第２絶縁膜２５に形成される。
【０００５】
第１配線層２３および第２配線層を接続するヴィアプラグ２７は、第２絶縁膜２５を部分的に貫通するように、第１配線層２３上にドライエッチングによって形成されたヴィアホールに銅膜からなる導電膜を埋め込んで形成されている。このように、ドライエッチングによってヴィアホールを形成する際に、第１配線層２３の表面がエッチングガスに暴露されるため、第１配線層２３の表面に微小な凹部が形成される。ヴィアホールを導電膜によって埋め込む際に、前記凹部は微小であるために導電膜によって完全に埋め込まれず、ヴィアホールを埋め込む導電膜のカバレッジ不足や、アンダーカットの発生に繋がる場合がある。その結果、導電膜のカバレッジ不足やアンダーカットが発生した配線層において、導電膜と絶縁膜の密着強度が低下することによりデバイスの信頼性が低下するという問題が生じる。特に、第１配線層２３の幅がヴィアホールの直径よりも大きい場合、第１配線層２３の表面がエッチングガスに暴露され、その影響が暴露された以外の部分にも広がり、アンダーカットはヴィアホール底部周辺を覆うように形成されることになる。後の拡散工程での熱処理による銅膜の伸縮効果でヴィアプラグ２７が引き抜かれる方向に力がかかると、ヴィアプラグ底部にボイド２８が発生して配線の信頼性が低下する。
【０００６】
図３に示すように、銅配線のヴィアホール信頼性評価では、第１配線層２３の幅が広いほど信頼性が低下することがわかる。ヴィアホールを接続する第１配線層２３の幅が広くなれば、それだけヴィアプラグ２７のプラグ金属を引き抜く力も大きくなり、ヴィアプラグ底部におけるボイド２８の発生が加速される。
【０００７】
そこで、ヴィアホールに関する配線の信頼性を向上させる方法が提案されている。具体的には、ヴィアホールの底にできるアンダーカットの対策として、特許文献１に、ホール形成のためのドライエッチング前にあらかじめ犠牲層となる絶縁膜層を形成しておき、ドライエッチングによるホール底部のアンダーカット発生後に前記犠牲層を除去する方法が提案されている。
【０００８】
以下、図１９を用いて、この方法を説明する。
【０００９】
図１９において、３１はヴィアホールを形成するための下地金属膜のシリコン、３２は下地金属膜のうちコンタクト抵抗を下げるためにニッケルなどの金属と合金化させたシリコン合金層、３３はヴィアホールを形成する絶縁膜層、３４はヴィアホール底部のアンダーカットを低減するための犠牲膜を除去するときのストッパ膜（例えば、窒化シリコン膜）、３５はヴィアホール、３６はアンダーカットを低減するための犠牲膜（例えば、酸化シリコン膜）、３７はヴィアホールエッチング後のコンタクト抵抗低減のためのＣＤＥ（Chemical Dry Etching）処理により発生したヴィアホール底部のアンダーカットである。
【００１０】
まず、図１９（ａ）のように、シリコン合金層３２へのコンタクトのためのヴィアホール３５をドライエッチングにより形成し、その後、窒化シリコン膜を堆積して全面ドライエッチングによりエッチバックを行い、犠牲膜３６を除去するためのストッパ膜３４を形成する。
【００１１】
次に、図１９（ｂ）に示すように、酸化シリコン膜を堆積し、全面ドライエッチングによりエッチバックを行い、犠牲膜３６を形成する。
【００１２】
この後、図１９（ｃ）に示すように、ヴィアホール３５のコンタクト抵抗低減のためのＣＤＥ処理を実施すると、ヴィアホール底部にアンダーカット３７が発生する。
【００１３】
最後に、図１９（ｄ）のように、酸化シリコン膜をエッチングするウェットエッチングにより犠牲膜３６を除去すると、アンダーカット３７も同時に除去され、アンダーカットのないヴィアホール３５が得られる。
【特許文献１】特開平１０−４１３８９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかし、図１９に示す方法では、犠牲膜３６を除去するときのストッパ膜３４の堆積とエッチバック、犠牲膜３６の堆積とエッチバック、最終的に犠牲膜３６を除去するための工程が必要となり、製造工程が煩雑になるという問題がある。
【００１５】
本発明は、製造工程の煩雑化を招くことなく、アンダーカットが発生してもデバイスの信頼性の低下を防止できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明の半導体装置は、第１絶縁膜内に形成された第１配線層と、前記第１絶縁膜上に形成された第２絶縁膜内に形成された第２配線層と、前記第２絶縁膜内に形成され前記第１配線層と前記第２配線層とを接続するヴィアプラグとを備え、前記第１配線層は幅１μｍ以上であり、前記ヴィアプラグと前記第１配線層の接続部から０．５μｍ以内において前記第１配線層内に絶縁性のダミー領域を形成したものである。
【００１７】
また、本発明の半導体装置は、第１絶縁膜内に形成された第１配線層と、前記第１絶縁膜上に形成された第２絶縁膜内に形成された第２配線層と、前記第２絶縁膜内に形成され前記第１配線層と前記第２配線層とを接続するヴィアプラグとを備え、前記第１配線層の幅が前記ヴィアプラグの直径より大きい場合において、前記ヴィアプラグと前記第１配線層との接続部における外周に接して、前記第１配線層内に絶縁性のダミー領域を形成したものである。
【００１８】
本発明の半導体装置によると、第１配線層内に絶縁性のダミー領域を形成することで、第１配線層の幅がヴィアホールの直径よりも大きい場合に、第１配線層の表面がエッチングガスやエッチング液に暴露され、その影響が暴露された以外の部分にも広がるのを、絶縁性のダミー領域にて抑制でき、アンダーカットがヴィアホール底部周辺を覆うように形成されるのを防止できる。また、絶縁性のダミー領域と第２絶縁膜が密着し、第１配線層の幅が広い場合であっても、第１配線層を形成した第１絶縁膜と、第２配線層ならびにヴィアプラグを形成した第２絶縁膜との密着性が向上する。
【発明の効果】
【００１９】
本発明は、幅の広い第１配線層にヴィアホールを接続する場合に、第１配線層内に絶縁性のダミー領域を設けることで、ヴィアホール底部のボイドを抑制することができ、配線の信頼性の高い半導体装置を提供することができる。また、ヴィアホール底部にアンダーカットが入っていない場合にも、絶縁性のダミー領域によって密着性が向上し、半導体装置の信頼性の向上が図れる。
【発明を実施するための最良の形態】
【００２０】
（実施の形態１）
本発明の実施の形態１を図１ないし図９に基づいて説明する。
【００２１】
図１は半導体装置の断面図、図２は半導体装置の部分斜視図、図３は半導体装置の信頼性評価結果を示すグラフ、図４ないし図９は半導体装置の配線上面図である。
【００２２】
図において、１１は第１配線層が形成される第１絶縁膜、１２は第１配線層におけるＴａやＴａＮの単層あるいは積層膜からなるバリアメタル膜、１３は銅膜からなる第１配線層、１４は第１配線層１３内にヴィアホールを挟むように配置された絶縁膜からなるダミー領域、１５は第１配線層１３の銅拡散防止用の絶縁膜、１６はヴィアホールおよび第２配線層が形成される第２絶縁膜、１７はヴィアホールにおけるＴａやＴａＮの単層あるいは積層膜からなるバリアメタル膜、１８は銅膜からなるヴィアプラグである。なお、第２配線層（図示せず）は、ヴィアプラグ１８と同様、銅膜からなり、ＴａやＴａＮの単層あるいは積層膜からなるバリアメタル膜を介して、第２絶縁膜１６に形成される。
【００２３】
図１に示す配線は、以下に示すダマシーン配線形成方法により形成される。
【００２４】
まず、第１絶縁膜１１に第１配線層１３を形成するための溝をリソグラフィーやエッチング技術を用いて形成する。このとき、第１配線層１３内のヴィアプラグ１８が形成される近傍にダミー領域１４として第１絶縁膜１１が残存するように溝を形成する。次に、第１配線層１３を形成するためのバリアメタル膜１２や銅膜１３を堆積して、余分な膜をＣＭＰ（Chemical Mechanical Polishing）法により除去する。第１絶縁膜１１と第１配線層１３を覆うように銅拡散防止用の絶縁膜１５を堆積し、続いて、第２配線層とヴィアプラグ１８を形成するための第２絶縁膜１６を堆積する。銅拡散防止用の絶縁膜１５と第２絶縁膜１６に第２配線層とビアプラグ１８を形成するための溝と孔をリソグラフィーやエッチング技術を用いて形成する。次に、第２配線層とヴィアプラグ１８を形成するためのバリアメタル膜１７や銅膜１８を堆積して、余分な膜をＣＭＰ法により除去する。これらの方法を数回繰り返すことで、多層のダマシーン配線を形成することができる。
【００２５】
次に、図３に示す信頼性評価結果について説明する。図３のグラフは、横軸が第１配線層１３の幅寸法（μｍ）、縦軸が平均故障時間（a.u.）を表しており、一例としてヴィアホールの直径Ｄが０．２μｍの場合についての信頼性評価を示す。なおa.u.は、arbitrary unit（任意単位）という意味であり、縦軸は、測定条件やプロセス条件により大きく左右されるため、相対評価で表記している。
【００２６】
図３に示す信頼性評価結果から、第１配線層１３の幅が１μｍ以下である場合、信頼性を１０％以上悪化させない望ましい配線幅であることがわかる。すなわち、グラフのプロットにおける一番左側のプロットが配線幅０．２μｍのデータであり、もっとも信頼性がよくなる構造である。配線幅１μｍの場合（左から２番目のプロット）、０．２μｍよりも故障時間が１０％程度悪化しているが、それ以下の配線幅の場合は、１０％よりも悪くなることはない。
【００２７】
これは、信頼性を評価した結果の一例であるが、ヴィアホール底部のボイドが発生した場合、歩留まりを直接低下させることもある。このため、第１配線層１３の幅Ｗが１μｍ以上になる場合に、ヴィアホールからダミー領域１４までの距離Ｔが０．４μｍ以下となるようにダミーを形成すればよい。なお、距離Ｔを０．４μｍ以下とするというのは、０．２μｍのヴィアに対して１μｍ幅の配線のため０．４μｍとなるのであり、不良発生がヴィアホール底部のアンダーカットによるものなので、ヴィアホール径に大きく依存することなく、幅Ｗが１μｍ以上で距離Ｔが０．４μｍ以下の関係が成立する。
【００２８】
図４〜図９に、ダミー領域１４の各種例を示す。なお、いずれの例においても、ヴィアホールの直径Ｄが０．２μｍ、第１配線層１３の幅Ｗが１μｍ以上、ヴィアホールからダミー領域１４までの距離Ｔが０．４μｍ以下となっている。
【００２９】
図４の例は、ヴィアプラグ１８が、少なくとも１μｍ×１μｍの範囲内で１個の割合で配置されている場合に、ヴィアプラグ１８を挟むようにダミー領域１４を設けたものである。
【００３０】
図５の例は、ヴィアプラグ１８を囲うようにコ字型のダミー領域１４を設けたものであり、ヴィアプラグ１８を三方で囲むことになり信頼性をさらに向上させることができる。
【００３１】
図６の例は、ヴィアプラグ１８が複数個存在し、例えば隣合うヴィアプラグ１８間の距離Ｓが０．５μｍ以下となるように一列に配置されている場合に、一列に配置した複数のヴィアプラグ１８を一括して挟むように、ヴィアプラグ１８の両側に沿って一組のダミー領域１４を設けたものである。
【００３２】
図７の例は、複数のヴィアプラグ１８が一列に配置され、各ヴィアプラグ１８間と最外部において、各ヴィアプラグ１８を挟むように、ダミー領域１４を設けたものであり、電流密度の局所的な上昇を抑えることができる。
【００３３】
図８の例は、複数のヴィアプラグ１８が一列に配置され、ダミー領域１４がヴィアプラグ１８に対してコ字型に形成されており、かつ、隣合うヴィアプラグ１８に対してコ字型のダミー領域１４が交互に逆向きに設置されているものであり、信頼性をさらに向上することができる。
【００３４】
図９の例は、複数のヴィアプラグ１８が、隣合うヴィアプラグ１８間の距離Ｓが０．５μｍ以下となるように、縦横ともに複数個配置している場合に、列方向あるいは行方向に平行にヴィアプラグ１８の配置されている長さに相当するダミー領域１４を設けたものである。
【００３５】
ダミー領域１４は、その幅は半導体製造プロセスにおける最小サイズになっていることが最も望ましく、その長さは対応するヴィアプラグ１８が配置されている長さだけ確保できれば良い。
【００３６】
このように構成された半導体装置によると、第１配線層１３の幅が広くなった場合に、第１配線層１３内にヴィアプラグ１８を挟むようにしてダミー領域１４を設けることで、ヴィアホール底部へのボイドの発生を抑制することができ、製造工程の煩雑化を招くことなく、デバイスの信頼性の低下を防止できる。
【００３７】
また、第１配線層１３の幅が広くなった場合に、第１配線層１３内にヴィアプラグ１８を挟むようにしてダミー領域１４を設け、銅拡散防止用の絶縁膜１５との密着性を向上させることで、ヴィアプラグ１８のプラグ金属の引抜きを押さえ込み、ヴィアホール底部のボイドの発生を抑制することができる。
【００３８】
（実施の形態２）
本発明の実施の形態２を図１０ないし図１７に基づいて説明する。
【００３９】
図１０は半導体装置の断面図、図１１は半導体装置の部分斜視図、図１２ないし図１７は半導体装置の配線上面図である。なお、実施の形態１と同一部分には同一符号を付してその説明を省略する。
【００４０】
本実施の形態２は、第１配線層１３の幅がヴィアプラグ１８の直径より大きい場合において、ヴィアプラグ１８と第１配線層１３との接続部における外周に接して、絶縁性のダミー領域１４を形成したことを特徴とするものである。
【００４１】
なお、図１０に示す配線は、図１の例におけるダマシーン配線形成方法と同様に形成される。
【００４２】
図１２〜図１７に、ダミー領域１４の各種例を示す。なお、いずれの例においても、ヴィアホールの直径Ｄが０．２μｍ、第１配線層１３の幅Ｗが１μｍ以上となっている。
【００４３】
図１２の例は、ヴィアプラグ１８が、少なくとも１μｍ×１μｍの範囲内で１個の割合で配置されている場合に、ヴィアプラグ１８を挟むように外周に接してダミー領域１４を設けたものである。
【００４４】
図１３の例は、ヴィアプラグ１８を囲うように外周に接してコ字型のダミー領域１４を設けたものであり、ヴィアプラグ１８を三方で囲むことになり信頼性をさらに向上させることができる。
【００４５】
図１４の例は、ヴィアプラグ１８が複数個存在し、例えば隣合うヴィアプラグ１８間の距離Ｓが０．５μｍ以下となるように一列に配置されている場合に、一列に配置した複数のヴィアプラグ１８を一括して挟むように外周に接して、ヴィアプラグ１８の両側に沿って一組のダミー領域１４を設けたものである。
【００４６】
図１５の例は、複数のヴィアプラグ１８が一列に配置され、各ヴィアプラグ１８間と最外部において、各ヴィアプラグ１８を挟むように外周に接して、ダミー領域１４を設けたものであり、電流密度の局所的な上昇を抑えることができる。
【００４７】
図１６の例は、複数のヴィアプラグ１８が一列に配置され、ダミー領域１４がヴィアプラグ１８に対してコ字型に外周に接して形成されており、かつ、隣合うヴィアプラグ１８に対してコ字型のダミー領域１４が交互に逆向きに設置されているものであり、信頼性をさらに向上することができる。
【００４８】
図１７の例は、複数のヴィアプラグ１８が、隣合うヴィアプラグ１８間の距離Ｓが０．５μｍ以下となるように、縦横ともに複数個配置している場合に、列方向あるいは行方向に平行にヴィアプラグ１８の配置されている長さに相当するダミー領域１４を外周に接して設けたものである。
【００４９】
ダミー領域は、その幅は半導体製造プロセスにおける最小サイズになっていることが最も望ましく、その長さは対応するヴィアホールが配置されている長さだけ確保できれば良い。
【００５０】
このように構成された半導体装置によると、第１配線層１３の幅が広くなった場合に、第１配線層１３内にヴィアプラグ１８を挟むようにしてダミー領域１４を設け、そのダミー領域１４がヴィアプラグ１８と第１配線層１３との接続部における外周の一部に接するように配置すると、ヴィアホール底部のアンダーカットはヴィアホール底部周辺全体を囲むことがなくなり、ヴィアホール底部へのボイドの発生を抑制することができ、製造工程の煩雑化を招くことなく、デバイスの信頼性の低下を防止できる。
【００５１】
また、第１配線層１３の幅が広くなった場合に、第１配線層１３内にヴィアプラグ１８を挟むようにしてダミー領域１４を設け、銅拡散防止用の絶縁膜１５との密着性を向上させることで、ヴィアプラグ１８のプラグ金属の引抜きを押さえ込み、ヴィアホール底部のボイドの発生を抑制することができる。
【００５２】
なお、実施の形態１，２において、ダミー領域は、ヴィアプラグを挟むように設けられているものに限らず、例えばヴィアプラグの四方のうち、少なくとも一方に設けられていればよく、配線の信頼性を向上することができる。
【産業上の利用可能性】
【００５３】
本発明は、半導体装置において多層配線を形成する際に有用である。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施の形態１における半導体装置の断面図
【図２】本発明の実施の形態１における半導体装置の部分斜視図
【図３】半導体装置の信頼性評価結果を示すグラフ
【図４】本発明の実施の形態１における半導体装置の配線上面図
【図５】本発明の実施の形態１における半導体装置の配線上面図
【図６】本発明の実施の形態１における半導体装置の配線上面図
【図７】本発明の実施の形態１における半導体装置の配線上面図
【図８】本発明の実施の形態１における半導体装置の配線上面図
【図９】本発明の実施の形態１における半導体装置の配線上面図
【図１０】本発明の実施の形態２における半導体装置の断面図
【図１１】本発明の実施の形態２における半導体装置の部分斜視図
【図１２】本発明の実施の形態２における半導体装置の配線上面図
【図１３】本発明の実施の形態２における半導体装置の配線上面図
【図１４】本発明の実施の形態２における半導体装置の配線上面図
【図１５】本発明の実施の形態２における半導体装置の配線上面図
【図１６】本発明の実施の形態２における半導体装置の配線上面図
【図１７】本発明の実施の形態２における半導体装置の配線上面図
【図１８】従来例における半導体装置の断面図
【図１９】従来例における半導体装置の製造工程断面図
【符号の説明】
【００５５】
１１  第１絶縁膜
１２  バリアメタル膜
１３  第１配線層（銅膜）
１４  ダミー領域（絶縁膜）
１５  絶縁膜
１６  第２絶縁膜
１７  バリアメタル膜
１８  ヴィアプラグ（銅膜）
【図１】
2006186036.tif 000003
【図２】
2006186036.tif 000004
【図３】
2006186036.tif 000005
【図４】
2006186036.tif 000006
【図５】
2006186036.tif 000007
【図６】
2006186036.tif 000008
【図７】
2006186036.tif 000009
【図８】
2006186036.tif 000010
【図９】
2006186036.tif 000011
【図１０】
2006186036.tif 000012
【図１１】
2006186036.tif 000013
【図１２】
2006186036.tif 000014
【図１３】
2006186036.tif 000015
【図１４】
2006186036.tif 000016
【図１５】
2006186036.tif 000017
【図１６】
2006186036.tif 000018
【図１７】
2006186036.tif 000019
【図１８】
2006186036.tif 000020
【図１９】
2006186036.tif 000021