(57)【要約】【課題】  本発明は、障害発生時のデータそのものを再現して再現試験に用いることができ、障害の原因を効率的に短期間で解決できる信号再現装置を提供することを目的とする。【解決手段】  第１回路から第２回路に供給される信号と第２回路から第１回路に供給される信号の少なくとも一方を取り込み、取り込んだ信号のデータを記録する記録手段１１０，１２０，１３０，１５０，１６０と、前記記録手段からデータを読み出して信号を再現し前記第２回路と前記第１回路の少なくとも一方に供給する信号再現手段１７０を有する。【選択図】        図３
2006171882.tif 000002
【特許請求の範囲】
【請求項１】
第１回路から第２回路に供給される信号と第２回路から第１回路に供給される信号の少なくとも一方を取り込み、取り込んだ信号のデータを記録する記録手段と、
前記記録手段からデータを読み出して信号を再現し前記第２回路と前記第１回路の少なくとも一方に供給する信号再現手段を
有することを特徴とする信号再現装置。
【請求項２】
請求項１記載の信号再現装置において、
前記取り込んだ信号のデータを特定データパターンと比較して一致したとき前記取り込んだ信号のデータを前記記録手段に記録する契機となるトリガを発生するトリガ発生手段を
有することを特徴とする信号再現装置。
【請求項３】
請求項１または２記載の信号再現装置において、
前記記録手段は、前記取り込んだ信号をサンプリングする信号サンプリング手段と、
前記信号サンプリング手段の出力するデータを揮発性メモリに書き込む一次記録手段と、
前記揮発性メモリから読み出したデータを不揮発メモリに書き込む二次記録手段を
有することを特徴とする信号再現装置。
【請求項４】
請求項１乃至３のいずれか１項記載の信号再現装置において、
前記信号再現手段は、前記記録手段から読み出したデータを信号に合わせてシリアルまたはパラレルに並べ替える並べ替え手段と、
前記並べ替え後のデータからクロックに同期した信号を生成して出力する出力制御手段と、
前記第１回路から前記第２回路に供給される信号と前記第２回路から前記第１回路に供給される信号の少なくとも一方に切り替えて、前記出力制御手段の出力する信号を前記第２回路と前記第１回路の少なくとも一方に供給する切り替え手段を
有することを特徴とする信号再現装置。
【請求項５】
請求項２乃至４のいずれか１項記載の信号再現装置において、
前記トリガ発生手段は、取り込んだ信号のデータを複数の特定データパターンと比較して前記複数の特定データパターンが特定シーケンスで出現したとき前記トリガを発生することを特徴とする信号再現装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号再現装置に関し、回路や装置間を伝搬する信号やデータを記録し、記録した信号やデータを再現する信号再現装置に関する。
【背景技術】
【０００２】
従来の障害検出機構では、障害発生時の情報の取りこぼしをした場合や、再現性の低い特定の条件や、再現時の状態環境が正確に記録に残っていない場合、暫定的に準備可能な再現試験環境を用意し、試験対象に高負荷をかける等、間接的に再現を期待する手法をとっていた。
【０００３】
特許文献１には、履歴データをＲＡＭに記録し、障害検出を契機として該障害検出の直前の履歴データを不揮発性メモリに退避することが記載されている。
【０００４】
特許文献２には、印刷データをＲＡＭに記録し、障害検出を契機として該ＲＡＭに記録した印刷データを不揮発性メモリに退避することが記載されている。
【０００５】
また、特許文献３には、ネットワーク内での障害発生時に障害レコードを障害記録ファイルに記録し、シミュレータは障害記録ファイルの障害レコードを複製した伏瀬異媒体から障害レコードを読み出し同一の障害を再現することが記載されている。
【特許文献１】特開平１１−３３８７４３公報
【特許文献２】特開２００１−２３７９１３公報
【特許文献３】特開平１０−２７１４５公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来の手法では、ソフトウエアの想定外のシーケンスをたどったり、記録（履歴データ）が残らなかった場合には、障害を解析したり再現させることが不可能である。また、従来のハードウエアの障害検出機構についても、ハードウエア障害検出部が正常であることが前提であり、しかも想定されている障害しか検出できず、ハードウエア障害検出部が異常の場合には障害記録を残すこともできず、特定の信号パターンにおいて発生するケース等の部品固有の不具合を再現させるのが困難であり、再現性の低い状態や再現時の状態環境が正確に記録に残っていない場合、障害原因の特定に時間がかかるという問題があった。
【０００７】
さらに、従来の手法では、再現に必要な環境やデータを個人のノウハウや経験により整えて調査していたため、解析者のスキルによって原因特定までの期間が左右されていた。
【０００８】
例えば、ＬＳＩのバグで特定のデータパターンが発生した場合にのみデータの破棄を行うという障害が発生した。この障害を解析するために、あらゆるデータのパターンを準備しなければならず、障害を再現させるまでに相当な期間を要するという問題があった。
【０００９】
本発明は、上記の点に鑑みなされたものであり、障害発生時のデータそのものを再現して再現試験に用いることができ、障害の原因を効率的に短期間で解決できる信号再現装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
請求項１に記載の発明は、第１回路から第２回路に供給される信号と第２回路から第１回路に供給される信号の少なくとも一方を取り込み、取り込んだ信号のデータを記録する記録手段と、
前記記録手段からデータを読み出して信号を再現し前記第２回路と前記第１回路の少なくとも一方に供給する信号再現手段を有することにより、
障害発生時のデータそのものを再現して再現試験に用いることができ、障害の原因を効率的に短期間で解決できる。
【００１１】
請求項２に記載の発明は、請求項１記載の信号再現装置において、
前記取り込んだ信号のデータを特定データパターンと比較して一致したとき前記取り込んだ信号のデータを前記記録手段に記録する契機となるトリガを発生するトリガ発生手段を有することにより、
特定データパターンとなる障害発生等を契機として第１、第２回路の出力信号のデータを記録できる。
【００１２】
請求項３に記載の発明は、請求項１または２記載の信号再現装置において、
前記記録手段は、前記取り込んだ信号をサンプリングする信号サンプリング手段と、
前記信号サンプリング手段の出力するデータを揮発性メモリに書き込む一次記録手段と、
前記揮発性メモリから読み出したデータを不揮発メモリに書き込む二次記録手段を有することにより、
障害が発生したときの第１，第２回路の出力信号のデータを不揮発メモリに書き込んで装置のリセットや電源遮断に際しても保存できる。
【００１３】
請求項４に記載の発明は、請求項１乃至３のいずれか１項記載の信号再現装置において、
前記信号再現手段は、前記記録手段から読み出したデータを信号に合わせてシリアルまたはパラレルに並べ替える並べ替え手段と、
前記並べ替え後のデータからクロックに同期した信号を生成して出力する出力制御手段と、
前記第１回路から前記第２回路に供給される信号と前記第２回路から前記第１回路に供給される信号の少なくとも一方に切り替えて、前記出力制御手段の出力する信号を前記第２回路と前記第１回路の少なくとも一方に供給する切り替え手段を有することにより、
障害発生時のデータそのものを再現して第１，第２回路に供給し、再現試験を行うことができる。
【００１４】
請求項５に記載の発明は、請求項２乃至４のいずれか１項記載の信号再現装置において、
前記トリガ発生手段は、取り込んだ信号のデータを複数の特定データパターンと比較して前記複数の特定データパターンが特定シーケンスで出現したとき前記トリガを発生することにより、
特定シーケンスのプロトコルが出現したときをトリガとして第１，第２回路の出力信号のデータを保存することができる。
【発明の効果】
【００１５】
本発明によれば、障害発生時のデータそのものを再現して再現試験に用いることができ、障害の原因を効率的に短期間で解決できる。
【発明を実施するための最良の形態】
【００１６】
以下、図面に基づいて本発明の実施形態について説明する。
＜信号再現装置と監視対象装置の接続配置＞
図１，図２に、本発明の信号再現装置と監視対象装置の接続配置を示す。
【００１７】
図１では、本発明の信号再現装置１０は監視対象装置１２内で相互に信号を授受する回路Ａ，Ｂに対して、並列に接続される。また、図２では、信号再現装置１０は回路Ａ，Ｂに対して、直列に接続される。
【００１８】
図１の並列接続の形態では、監視対象装置１２に特別な回路変更を必要とせず、監視したい回路に対して横付けするイメージで監視対象信号を取り込むため、信号再現装置１０を後付けで導入する場合変更が容易である。
【００１９】
図２の直列接続の形態では、監視対象装置１２の回路Ａ，Ｂは、信号再現装置１０を経由して信号をやり取りするため、障害再現時に信号再現装置１０から回路Ａ，Ｂに対しデータを供給する制御を行う回路を信号再現装置１０内に構成するのが容易である。
＜信号再現装置の構成＞
図３は、本発明の信号再現装置の一実施形態のブロック図を示す。同図中、信号サンプリング部１１０は、監視対象装置１２の監視対象信号をサンプリングし、取り込んだ信号をデータとして一次記録部１２０からＲＡＭ１３０に記録することで、高速に記録することが可能である。
【００２０】
ＲＡＭ１３０にはサンプリングデータが時系列に、かつ、サイクリックに書き込まれる。即ち、アドレスの最老番まで書き込むと、サイクリックに若番から上書きしていく。一次記録されたデータは、制御機能部１４０内のトリガ条件部１４１からの指示により二次記録部１５０に読み出されフラッシュＲＯＭ１６０等の不揮発性メモリに記録される。
【００２１】
フラッシュＲＯＭ１６０に記録されたデータは、オペレータ（障害解析者等）からの指示により、二次記録部１５０に読み出され、データ読出し書込み部１４２及びデータ入出力部１４３の制御でパーソナルコンピュータ（ＰＣ）等の端末に供給することが可能である。
【００２２】
また、フラッシュＲＯＭ１６０から二次記録部１５０が読み出したデータをＲＡＭ１３０に展開し、再現指示部１４４からの指示で信号再現部１７０により再現し、監視対象装置１２に供給する。
【００２３】
サンプリング条件部１４５は信号サンプリング部１１０のサンプリング条件をオペレータからの指示で伝達する。パターン解析部１８０は、監視対象信号をサンプリングデータを対象として、オペレータから指示された特定のデータパターンを検出し、その検出信号をトリガ検出条件としたり、特定のデータパターンのみを記録するために、データパターンの解析を定常的に行う。
＜信号サンプリング部１１０の構成＞
図４は、信号サンプリング部１１０の詳細ブロック図を示す。同図中、信号サンプリングは同期系クロックのフリップフロップ（ＦＦ）１１１か、非同期系高速クロックのフリップフロップ１１２のいずれか、または両方で行われる。
【００２４】
同期系クロックは、サンプリング対象信号に同期しているクロックを指し、サンプリング対象信号に併走するクロックがある回路ではサンプリングに最適なため、これを使用しても良い。
【００２５】
非同期系高速クロックは、サンプリング対象信号の最小変化時間（同期系クロック１τ）に対し、より高速（例えば１０倍以上）のクロックを用いて、同期系クロックも含めサンプリングすることを可能とする。高速クロックは外部から入力することで、監視対象装置１２で同期系クロックが停止するような障害が発生しても、サンプリング可能である。
【００２６】
サンプリング条件は、サンプリング条件部１４５から、フリップフロップ１１１，１１２のどちらの手段で信号をサンプリングするかの指定や、サンプリングデータをエラーチェックする指定、コンペアチェックする指定を行う。
【００２７】
チェック部１１３では、データのエラーチェックやコンペアチェックを行う。エラーチェックはサンプリングデータのパリティチェックや、ＣＲＣチェック等を行い、サンプリングデータに付随するデータとしてチェック結果も記録することも可能である。コンペアチェックは、サンプルしたデータと比較したいデータパターンをコンペアする機能で、一致したパターンが発生した場合はパターン解析部１８０にパターンヒットの旨を伝達する。これらのチェック結果は、サンプリングデータの付随情報として記録される他、トリガ検出条件としても使用される。
【００２８】
なお、フリップフロップ１１１，１１２は対をなして、サンプリングする信号単位に用意され、複数対のフリップフロップ１１１，１１２で複数の信号を同時にサンプリングする。
＜一次記録部１２０の構成＞
図５は、一次記録部１２０の詳細ブロック図を示す。同図中、一次記録部１２０は、信号サンプリング部１１０から送られてきたデータをＲＡＭ１３０に書き込むためのフォーマットに変換するフォーマット変換部１２１と、ＲＡＭ１３０のアドレスの若番からサイクリックに書き込み、かつ、読み出すためのインタフェースであるＲＡＭ制御ＩＮＦ１２２と、データ読出し書込み部１４２からの指示でＲＡＭ制御ＩＮＦ１２２を制御してＲＡＭ１３０に対する読み書きを制御するＲ／Ｗ制御部１２３を持つ。
【００２９】
ＲＡＭ１３０の読み書きに関しては次の４通りの機能を持つ。
１．フラッシュＲＯＭ１６０に書きこむためにＲＡＭ１３０からデータを読み出す機能。
２．オペレータ（ＰＣ等の端末に対して）にデータを出力するためにＲＡＭ１３０から読み出す機能。
３．フラッシュＲＯＭ１６０から読み出したデータをＲＡＭ１３０に書き込む機能。
４．オペレータから渡されたデータをＲＡＭ１３０に書き込む機能。
【００３０】
フォーマット変換部１２１では、信号サンプリング部１１０からのサンプリングデータとチェック結果をまとめ、ＲＡＭ１３０のデータ幅（１度に書き込み読み出しを行うデータのビット長の）に合わせるフォーマット変換を行う。
【００３１】
ＲＡＭ１３０に用意されたデータ幅が書き込みたいデータ幅より狭い場合、複数のアドレスに書き込むことになるため、書き込むデータの区切りや、チェック結果の配置を含め、フォーマット変換を行う。
【００３２】
また、フォーマット変換部１２１は、ＲＡＭ１３０から読み出したデータを信号再現部１７０に渡すためのフォーマット変換を行う。ＲＡＭ１３０は外付けのＲＡＭとして用意しても良いし、内部に搭載するＲＡＭとして用意しても良い。大容量に増設可能な構成にすることで、より長時間の状態記録再現が行える。
【００３３】
ＲＡＭ制御ＩＮＦ１２２では、ＲＡＭ書き込みと読み出しの両方の制御を行う。書き込みデータはフォーマット変換部１２１から送られて来るデータ、または二次記録部１５０を介しフラッシュＲＯＭ１６０から送られて来るデータ、または、データ読出し書込み部１４４を介しオペレータから渡されるデータのいずれかである。通常、フォーマット変換部１２１から来るデータをＲＡＭ１３０にアドレスの若番から書き込んで行く。アドレスの最老番まで書き込むと、サイクリックに若番から上書きしていく。
【００３４】
ＲＡＭ１３０の書き込み停止は、制御機能部１４０内のトリガ条件部１４１からのトリガ発生信号を契機とし、あらかじめ設定した任意のアドレス分だけ書き込みを継続した後に停止する。任意のアドレス分をＲＡＭ１３０の容量の半分の値で設定していれば、トリガ発生を中心に発生前のデータと発生後のデータを、丁度半分ずつに振り分けてＲＡＭ１３０に記録することができる。発生前を多く残したい場合は、トリガ発生後に継続して書き込むアドレス量を減らせば良い。逆の場合はトリガ発生後が多く残される。
【００３５】
トリガ発生を検出した直後に書き込むデータには、トリガ検出ポイントを識別するフラグをデータ内に立てて書き込みを行うことで識別する。データには、このフラグ用に１ビットを用意する。トリガ発生後に継続して書き込むアドレス量の設定は、データ読出し書込み部１４２を介し、Ｒ／Ｗ制御部１２３に記録されている。
【００３６】
また、ＲＡＭ制御ＩＮＦ１２２はフラッシュＲＯＭ１６０から読み出されたデータを信号再現のためにＲＡＭ１３０上に展開するための書き込みを行う。フラッシュＲＯＭ１６０から読み出されたデータは、二次記録部１５０からアドレスの最若番に書き込むデータから順番に、そのままＲＡＭ１３０に書き込めるフォーマットで送られて来る。ＲＡＭ制御ＩＮＦ部１２２では、若番からのアドレスをインクリメントしてＲＡＭ１３０に書き込み制御を行う。
【００３７】
オペレータから送られて来るデータは、データ読出し書込み部１４２を介して、Ｒ／Ｗ制御部１２３に送られ、ＲＡＭ１３０に書き込まれる。オペレータは任意に作成または変更したデータパターンを書き込むことが可能で、障害再現のためだけではなく、装置評価時の負荷試験等にも用いることが可能である。
＜二次記録部１５０の構成＞
図６は、二次記録部１５０の詳細ブロック図を示す。同図中、二次記録部１５０は、一次記録部１２０から送られてきたデータをフラッシュＲＯＭ１６０に書き込むためのフォーマットに変換するフォーマット変換部１５１と、フラッシュＲＯＭ１６０のアドレスの若番からサイクリックに書き込み、かつ、読み出すためのインタフェースであるＦＲＯＭ制御ＩＮＦ１５２と、データ読出し書込み部１４２からの指示でＦＲＯＭ制御ＩＮＦ１５２を制御してフラッシュＲＯＭ１６０に対する読み書きを制御するＦＲＯＭ−Ｒ／Ｗ制御部１５３を持つ。
【００３８】
フラッシュＲＯＭ１６０の読み書きに関しては次の３通りの機能を持つ。
１．ＲＡＭ１３０に書きこむためにデータを読み出す機能。
２．オペレータ（ＰＣ等の端末に対して）にデータを出力するためにフラッシュＲＯＭ１６０から読み出す機能。
３．オペレータから渡されたデータをフラッシュＲＯＭ１６０に書き込む機能。
【００３９】
フォーマット変換部１５１では、一次記録部１２０からのデータをフラッシュＲＯＭのデータ幅（１度に書き込み読み出しを行うデータのビット長の）に合わせるフォーマット変換を行う。
【００４０】
フラッシュＲＯＭ１６０に用意されたデータ幅が書き込みたいデータ幅（ＲＡＭ１３０用に用意されたデータ幅）に合致しない場合、書き込むデータの区切りを変更するフォーマット変換を行う。
【００４１】
また、ＲＡＭ１３０から読み出したデータを信号再現部に渡すためのフォーマット変換を行う。フラッシュＲＯＭ１６０は増設可能な構成にすることで、より長時間の状態記録再現が行える。さらに大幅に増設することで、複数の障害発生時の情報を残しておくことも可能となる。
【００４２】
ＦＲＯＭ制御ＩＮＦ１５２では、フラッシュＲＯＭの書き込みと読み出しの両方の制御を行う。書き込みデータはフォーマット変換部１５１から送られたデータ、または、データ読出し書込み部１４２を介しオペレータから渡されたデータのいずれかである。フォーマット変換部１５１から来るデータをフラッシュＲＯＭ１６０にアドレスの若番から書き込んで行き、書き込み終了フラグを持つデータを認識するまで行う。
【００４３】
オペレータから送られて来るデータは、データ読出し書込み部１４２を介して、ＦＲＯＭ−Ｒ／Ｗ制御部１５３に送られフラッシュＲＯＭ１６０に書き込まれる。オペレータは任意に作成または変更したデータパターンを書き込むことが可能で、障害再現のためだけではなく、装置評価時の負荷試験等にも用いることが可能である。
＜制御機能部１４０の構成＞
図７は、制御機能部１４０の詳細ブロック図を示す。同図中、制御機能部１４０は、トリガ条件部１４１、データ読出し書込み部１４２、データ入出力部１４３、再現指示部１４４、サンプリング条件部１４５で構成される。
【００４４】
トリガ条件部１４１は、オペレータから指示されたトリガ条件を装置の起動時にパターン解析部１８０に設定する。また、装置起動後もオペレータからの指示で任意に設定を変更できる。
【００４５】
データ読出し書込み部１４２は、一次記録部１２０，二次記録部１５０に接続されるＲＡＭ１３０とフラッシュＲＯＭ１６０の読み出し書き込み制御を行う。データ入出力部１４３は、ＰＣ等の端末にサンプリングデータを出力し、端末からオペレータが設定したいデータを入力し、各種条件設定をＲＳ２３２ＣやＵＳＢ等のローカルインタフェースを使用して入出力する。
【００４６】
再現指示部１４４は、障害再現データを監視対象装置１２の回路Ａ，Ｂに入力開始する指示を行う。また入力する際の条件もこのブロックで管理する。サンプリング条件部１４５は、信号サンプリング部１１０に対してサンプリング条件を指示する。サンプリング条件は、装置起動時にフラッシュＲＯＭ１６０内に格納しておいた初期条件に基づいて設定を行う。また、装置起動後、オペレータからの指示で任意に変更できる。
【００４７】
データ入出力部１４３内には、外部ＩＮＦ部１４６とコマンド解析部１４７が設けられている。外部ＩＮＦ部１４６は、ＰＣ等の端末に接続するための外部インタフェース制御を行っており、例えばＲＳ２３２Ｃの場合、ＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ  Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｒｅｃｅｉｖｅｒ  Ｔｒａｎｓｍｉｔｔｅｒ）の制御等を行う。
【００４８】
コマンド解析部１４７は、外部ＩＮＦ部１４６に入力されたデータがどのようなコマンドであるかを認識する。コマンドの内容によって、各ブロックにアクセスを行い、データの転送や各ブロック内レジスタへの書き込み等の制御を行う。
＜信号再現部１７０の構成＞
図８は、信号再現部１７０の詳細ブロック図を示す。同図中、信号再現部１７０は、障害時の監視対象の信号状態や環境を再現するため、ＲＡＭ１３０上に展開された障害発生時のパターンデータをリアルタイムで出力する。信号再現部１７０は再現指示部１４４からの指示を再現制御部１７１で受け取り再現開始を行う。
【００４９】
信号再現に際しては、監視対象装置１２の出力信号の変わりに、信号再現部１７０から出力した信号を監視対象装置１２の入力側に渡す。
【００５０】
接続構成が図１に示す並列の場合、監視対象の信号を停止させるために監視対象装置１２の回路Ａ，Ｂ間に出力バッファ１７６，１７７等で構成されるセレクタを設け、このセレクタを介して再現信号を渡すか、監視対象信号の伝送路がバス接続で通常ハイインピーダンスであれば、バスの使用権を獲得して信号を出力する。
【００５１】
接続構成が図２に示す直列の場合は、監視対象の信号と再現信号のセレクタを信号再現部１７０の内部に持ち再現信号の出力を行う。ＲＡＭ１３０の読み出し速度と監視対象信号の速度差を吸収できるように、ＲＡＭ１３０を先読みするためのＦＩＦＯメモリ部１７１を持つ。
【００５２】
ＦＩＦＯメモリ部１７１にから読み出されたデータは、並べ替え部１７２にて監視対象信号に合わせてシリアルもしくはパラレルに並べ替えられる。
【００５３】
出力制御部１７３は、監視対象回路１２の同期クロックか、または外部の発信器１７５から高速クロックに合わせデータを出力する。使用するクロックの選択は、再現指示部１４４からの指示、もしくは信号サンプリング部１１０で高速クロックを使用しているかにより選択される。出力制御部１７３の信号出力前は信号衝突を発生させないために、出力バッファ１７６，１７７をハイインピーダンス状態としている。出力時には、再現制御部１７４から外部に設けたバッファ１７６，１７７を制御する信号も出力され、監視対象の出力信号（例えば回路Ａの出力信号）を遮断して、出力制御部１７３の出力信号を信号供給先（例えば回路Ｂ）に供給する。
＜パターン解析部１８０の構成＞
図９は、パターン解析部１８０の詳細ブロック図を示す。同図中、パターン解析部１８０は、信号サンプリング部１１０の出力するサンプリングデータをサンプリングデータ取込み部１８２に取り込み、トリガ条件部１４１から比較データを比較データ取込み部１８１に取り込み、コンペア部１８３で取り込まれたサンプリングデータと比較データで比較する。コンペア部１８３はサンプリングデータと比較データが一致すると、一致検出信号をパターン解析制御部１８５に供給し、パターン解析制御部１８５は一致検出信号をトリガ検出結果としてトリガ条件部１４１に供給する。
【００５４】
比較データ取込み部１８１とサンプリングデータ取込み部１８２とコンペア部１８３からなる比較ブロック１８４を複数用意し、これらをパターン解析制御部１８５で管理することで、サンプリングデータは１本の監視対象信号線のシリアル信号のデータパターンであっても、複数の監視対象信号線のパラレル信号のデータパターンであっても、複数の異なる比較データと比較できる。
【００５５】
また、プロトコルを構成する連続した複数の特定データパターンそれぞれを比較データとして指定しプロトコルを認識できるように設定すれば、特定シーケンスのプロトコルが出現したときにトリガ検出結果を出力するように構成することも可能である。各トリガ検出結果はパターン解析制御部１８５でまとめられ、条件にヒットした場合にトリガ条件部１４１にトリガ検出結果を返す。トリガ検出結果はトリガ条件部１４１の設定で内部トリガ条件が選択されていれば、上記のトリガ検出結果は二次記録を開始する要因となる。
【００５６】
このように、本発明では、データ伝送装置、データ処理装置等のデータが伝搬される装置に関して、装置内の回路間や装置間を伝搬する信号の状態やデータを常時サンプリングしてＲＡＭ１３０に記録し、トリガ検出時にＲＡＭ１３０のデータを不揮発性メモリであるフラッシュＲＯＭ１６０に記録しているため、障害発生後に電源が遮断されてもサンプリングデータが消失することを防止できる。また、再現試験時のデータはフラッシュＲＯＭ１６０から読み出したサンプリングデータを使用すれば良いため、解析を開始するまでの時間も短縮できる。さらに発生頻度の低いケースでもその瞬間のデータだけで再現試験を行えるため、繰返し再現試験を行うことが非常に容易となり、障害の原因を迅速かつ効率的に解析し特定することができる。
【００５７】
また、本発明では、ハードウエアレベルで信号をサンプリングして記録し再現するために、障害時の想定外シーケンスまでも再現することができ、ハードウエアレベルのミクロな障害事象からプロトコルレベルのマクロな障害事象までをカバーして再現させられることができる。
【００５８】
なお、上記実施形態では、回路Ａ，Ｂの出力信号をサンプリング及び記録しているが、回路Ａ，Ｂの出力信号のいずれか一方をサンプリング及び記録するものであっても良い。
【００５９】
なお、回路Ａ，Ｂが請求項または付記記載の第１，第２回路に対応し、信号サンプリング部１１０，一次記録部１２０，ＲＡＭ１３０，二次記録部１５０，フラッシュＲＯＭ１６０が記録手段に対応し、信号再現部１７０が信号再現手段に対応し、パターン解析部１８０がトリガ発生手段に対応し、信号サンプリング部１１０が信号サンプリング手段に対応し、一次記録部１２０が一次記録手段に対応し、二次記録部１５０が二次記録手段に対応し、並べ替え部１７２が並べ替え手段に対応し、出力制御部１７３が出力制御手段に対応し、出力バッファ１７６，１７７が切り替え手段に対応し、チェック部１１３がチェック手段に対応する。
（付記１）
第１回路から第２回路に供給される信号と第２回路から第１回路に供給される信号の少なくとも一方を取り込み、取り込んだ信号のデータを記録する記録手段と、
前記記録手段からデータを読み出して信号を再現し前記第２回路と前記第１回路の少なくとも一方に供給する信号再現手段を
有することを特徴とする信号再現装置。
（付記２）
付記１記載の信号再現装置において、
前記取り込んだ信号のデータを特定データパターンと比較して一致したとき前記取り込んだ信号のデータを前記記録手段に記録する契機となるトリガを発生するトリガ発生手段を
有することを特徴とする信号再現装置。
（付記３）
付記１または２記載の信号再現装置において、
前記記録手段は、前記取り込んだ信号をサンプリングする信号サンプリング手段と、
前記信号サンプリング手段の出力するデータを揮発性メモリに書き込む一次記録手段と、
前記揮発性メモリから読み出したデータを不揮発メモリに書き込む二次記録手段を
有することを特徴とする信号再現装置。
（付記４）
付記１乃至３のいずれか１項記載の信号再現装置において、
前記信号再現手段は、前記記録手段から読み出したデータを信号に合わせてシリアルまたはパラレルに並べ替える並べ替え手段と、
前記並べ替え後のデータからクロックに同期した信号を生成して出力する出力制御手段と、
前記第１回路から前記第２回路に供給される信号と前記第２回路から前記第１回路に供給される信号の少なくとも一方に切り替えて、前記出力制御手段の出力する信号を前記第２回路と前記第１回路の少なくとも一方に供給する切り替え手段を
有することを特徴とする信号再現装置。
（付記５）
付記２乃至４のいずれか１項記載の信号再現装置において、
前記トリガ発生手段は、取り込んだ信号のデータを複数の特定データパターンと比較して前記複数の特定データパターンが特定シーケンスで出現したとき前記トリガを発生することを特徴とする信号再現装置。
（付記６）
付記３記載の信号再現装置において、
前記信号サンプリング手段の出力するデータをチェックするチェック手段を有し、
チェック結果を前記データと共に前記揮発性メモリに書き込むことを特徴とする信号再現装置。
（付記７）
付記３または６記載の信号再現装置において、
前記揮発性メモリに書き込むデータにトリガ検出ポイントを識別するフラグを設け、
前記トリガ発生手段でトリガを発生したとき前記フラグを立てて前記揮発性メモリに書き込むことを特徴とする信号再現装置。
（付記８）
付記３または６または７記載の信号再現装置において、
前記一次記録手段は、前記トリガ発生手段でトリガを発生した後、前記揮発性メモリの容量の半分の値のアドレス分だけ書き込みを継続して書き込みを停止することを特徴とする信号再現装置。
（付記９）
付記２または５記載の信号再現装置において、
前記トリガ発生手段は、前記特定データパターンを外部から設定されることを特徴とする信号再現装置。
【図面の簡単な説明】
【００６０】
【図１】本発明の信号再現装置と監視対象装置の接続配置（並列）を示す図である。
【図２】本発明の信号再現装置と監視対象装置の接続配置（直列）を示す図である。
【図３】本発明の信号再現装置の一実施形態のブロック図である。
【図４】信号サンプリング部１１０の詳細ブロック図である。
【図５】一次記録部１２０の詳細ブロック図である。
【図６】二次記録部１５０の詳細ブロック図である。
【図７】制御機能部１４０の詳細ブロック図である。
【図８】信号再現部１７０の詳細ブロック図である。
【図９】パターン解析部１８０の詳細ブロック図である。
【符号の説明】
【００６１】
１０  信号再現装置
１２  監視対象装置
１１０  信号サンプリング部
１２０  一次記録部
１３０  ＲＡＭ
１４０  制御機能部
１５０  二次記録部
１６０  フラッシュＲＯＭ
１７０  信号再現部
１８０  パターン解析部
【図１】
2006171882.tif 000003
【図２】
2006171882.tif 000004
【図３】
2006171882.tif 000005
【図４】
2006171882.tif 000006
【図５】
2006171882.tif 000007
【図６】
2006171882.tif 000008
【図７】
2006171882.tif 000009
【図８】
2006171882.tif 000010
【図９】
2006171882.tif 000011