(57)【要約】【課題】熱膨張係数の違いによるストレスを減らし、且つ製造工程が簡単ながら小型化および収率向上が図れるＭＥＭＳ素子パッケージおよびその製造方法を提供する。【解決手段】本発明は上面にＭＥＭＳ活性素子が形成された素子用基板と、素子用基板のＭＥＭＳ活性素子の両側に位置し、第１パッドおよび第２パッドが一定の間隔をおいて対向された構造の内部電極パッドと、内部電極パッドの外側に位置するシーリングパッドと、シーリングパッドを介して素子用基板と結合し、内部電極パッドの間隔が位置する部分にビアホールが形成されたカバー用基板と、一端が内部電極パッドと接触するようビアホールの内側面に形成された連結部材と、連結部材の他端と接するよう、カバー用基板の上面に形成された外部電極パッドとを含む。【選択図】図２
2006186362.tif 000002
【特許請求の範囲】
【請求項１】
上面にＭＥＭＳ活性素子が形成された素子用基板と、
前記ＭＥＭＳ活性素子が位置する空間およびＭＥＭＳ活性素子の電気的な経路を提供するものとして、前記素子用基板のＭＥＭＳ活性素子の両側に位置し、第１パッドおよび第２パッドが一定の間隔をおいて対向された構造の内部電極パッドと、
前記内部電極パッドの外側に位置するシーリングパッドと、
前記シーリングパッドを介して前記素子用基板と結合し、前記内部電極パッドの間隔が位置する部分にビアホールが形成されたカバー用基板と、
一端が前記内部電極パッドと接触するよう前記ビアホールの内側面に形成された連結部材と、
前記連結部材の他端と接するよう、前記カバー用基板の上面に形成された外部電極パッドと
を含むことを特徴とするＭＥＭＳ素子パッケージ。
【請求項２】
前記内部電極パッド、シーリングパッド、連結部材、および外部電極パッドは全てＡｕから形成され、前記素子用基板と前記カバー用基板はＡｕ−Ａｕダイレクトボンディングされることを特徴とする請求項１に記載のＭＥＭＳ素子パッケージ。
【請求項３】
（ａ）カバー用基板に所定深さのビアホールを複数個形成するステップと、
（ｂ）ビアホールが形成された前記カバー用基板の全面にシードメタル層を形成するステップと、
（ｃ）前記シードメタル層上に内部電極パッドおよびシーリングパッドを形成するステップと、
（ｄ）内部電極パッドおよびシーリングパッドが形成された前記カバー用基板と、上面中央にＭＥＭＳ活性素子が形成されている素子用基板を前記シーリングパッドを用いてボンディングするステップと、
（ｅ）前記カバー用基板を所定の厚さで研摩し前記ビアホールおよび該ビアホールの側面に形成されたシードメタル層を露出させるステップと、
（ｆ）前記カバー用基板の上面に前記ビアホールのシードメタル層と接続される外部電極パッドを形成するステップと
を含むことを特徴とするＭＥＭＳ素子パッケージ製造方法。
【請求項４】
前記（ａ）ステップにおいて、前記カバー用基板の上面にフォトレジストを塗布しパターニングするステップと、
ＩＣＰエッチングを行いフォトレジストを取除くステップと
を更に含むことを特徴とする請求項３に記載のＭＥＭＳ素子パッケージ製造方法。
【請求項５】
前記（ｂ）ステップにおいて、Ａｕをスパッタリングすることを特徴とする請求項３に記載のＭＥＭＳ素子パッケージ製造方法。
【請求項６】
前記（ｃ）ステップにおいて、
（ｃ１）前記シードメタル層上にフォトリソグラフィー工程を介して内部電極パッド形成部およびシーリングパッド形成部を有するメッキフレームを形成するステップと、
（ｃ２）前記メッキフレームにＡｕを電気メッキするステップと、
（ｃ３）前記メッキフレームおよびメッキフレーム下部のシードメタル層を取除くステップと
を更に含むことを特徴とする請求項３に記載のＭＥＭＳ素子パッケージ製造方法。
【請求項７】
前記（ｄ）ステップにおいて、Ａｕ−Ａｕダイレクトボンディングを用いることを特徴とする請求項３に記載のＭＥＭＳ素子パッケージ製造方法。
【請求項８】
前記Ａｕ−Ａｕダイレクトボンディングはほぼ３２０℃の温度で約２０分程度行うことを特徴とする請求項７記載のＭＥＭＳ素子パッケージ製造方法。
【請求項９】
前記（ｅ）ステップにおいて、Ａｕをスパッタリングすることを特徴とする請求項３に記載のＭＥＭＳ素子パッケージ製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＥＭＳ素子パッケージおよびその製造方法に関する。
【背景技術】
【０００２】
ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ）とは、半導体加技術を用いてセンサー、マイクロアクチュエータ、ジャイロスコープ、および精密機械部品などを加工する技術分野のことを指す。従って、半導体技術が有する精密加工性、製品間の均一性、優れた生産性などが適用され、性能を向上させながらも価格は引下げる技術として認められている。
【０００３】
ＭＥＭＳ素子、例えば、加速度センサーや角速度センサー、または共振型ジャイロスープなどのような素子は、保護および／または感度を高めることを目的としパッケージングされる。ＭＥＭＳ素子の製造技術の急速な発展により高密度および小型化が実現されるにつれ、パッケージもこれによる小型化が求められる。このため、素子をウェハー状態にてパッケージするウェハースケールパッケージ（Ｗａｆｅｒ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ：ＷＳＰ）が試みられている。
【０００４】
図１は一般にＭＥＭＳ素子パッケージの一例を概略的に示す断面図である。図示した通りに、素子用基板１にはＭＥＭＳ活性素子２が備えられる。このＭＥＭＳ活性素子２を保護するためのカバー用ガラス基板３が素子用基板１と結合されている。ＭＥＭＳ活性素子２は一般にスプリング構造物およびこれにより支持されるステージなどを備える。
さらに、素子用基板１の両側にはＭＥＭＳ活性素子２と電気的に接続される内部電極パッド５が形成されている。また、カバー用ガラス基板３にはＭＥＭＳ活性素子２が位置する空間を提供する空洞（ｃａｖｉｔｙ）部４が形成されており、カバー用ガラス基板３と素子用基板１とは陽極ボンディングされている。
【０００５】
また、カバー用ガラス基板３の両側にはビアホール６が形成されており、このビアホール６を介して内部電極パッド５と接続される外部電極パッド７が形成される。なお、ビアホール６はサンドブラスター（ｓａｎｄ  ｂｌａｓｔｅｒ）工程により形成され、外部電極パッド７はスパッタリング工程に基づいて金属（通常Ａｌ）がビアホール６に充填されることにより形成される。この外部電極パッド７は、図示されない回路基板のシグナルラインとワイヤ、あるいはバンプなどにより連結される。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、前述したような一般のＭＥＭＳ素子パッケージは、ガラス系列のカバー用ガラス基板３とシリコン系列の素子用基板１とを陽極ボンディングし結合するため、カバー用ガラス基板３は厚くなってしまう。さらに、このカバー用ガラス基板３に形成されるビアホール６によってサイズも増大する。即ち、一般のＭＥＭＳ素子パッケージはそのサイズが大きく、且つ高さも高いので、これを適用する装置のサイズも増大することから装置の小型化が図りづらい。
【０００７】
また、一般のＭＥＭＳ素子パッケージはガラス材質のカバー用ガラス基板３を使用するため、電極配線のためのビアホール６を形成するのに工程の複雑なサンドブラスター工程を行なわなければならない。また、ビアホールの深さが深いことから外部電極パッド７を形成するのに長時間かかる蒸着工程を行なわなければならないため、収率低下および生産性の低下といった問題を抱えている。
【０００８】
さらに、一般的なＭＥＭＳ素子パッケージは、陽極ボンディング時の高い温度（通常４６０℃）によりＭＥＭＳ活性素子２が変形および損傷される恐れがある。また、カバー用ガラス基板３と素子用シリコン基板１との間の熱膨張係数の違いによる基本ストレス（ｓｔｒｅｓｓ）を内在している問題もある。
なお、シリコン材質の内部電極パッド５と金属材質の外部電極パッド７による回路結線は、接触部での電気的な接触抵抗と高周波のＲＦに対する高いインダクタンスを発生させることによって大きい信号損失を誘発させるため、素子の信頼性が落ちる恐れがある。
【０００９】
本発明は前述した問題点を解決するために案出されたもので、本発明の目的は、安定的なＭＥＭＳ素子パッケージおよびその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
前述の目的を達成するための、本願第１発明に係るＭＥＭＳ活性素子パッケージは、上面にＭＥＭＳ活性素子が形成された素子用基板と、前記ＭＥＭＳ活性素子が位置する空間およびＭＥＭＳ活性素子の電気的な経路を提供するものとして、前記素子用基板のＭＥＭＳ活性素子の両側に位置し、第１パッドおよび第２パッドが一定の間隔をおいて対向された構造の内部電極パッドと、前記内部電極パッドの外側に位置するシーリングパッドと、前記シーリングパッドを介して前記素子用基板と結合し、前記内部電極パッドの間隔が位置する部分にビアホールが形成されたカバー用基板と、一端が前記内部電極パッドと接触するよう前記ビアホールの内側面に形成された連結部材と、前記連結部材の他端と接するよう、前記カバー用基板の上面に形成された外部電極パッドとを含むことを特徴とする。
【００１１】
本願第２発明は、第１発明において、前記内部電極パッド、シーリングパッド、連結部材、および外部電極パッドは全てＡｕから形成され、前記素子用基板と前記カバー用基板はＡｕ−Ａｕダイレクトボンディングされる。
素子用基板とカバー用基板とのボンディングは、Ａｕで形成された連結部材を介して、Ａｕで形成された内部電極とＡｕで形成された外部電極パッドとを連結することで行われる。このようにＡｕ−Ａｕダイレクトボンディングされることで、従来のシリコン基板とガラス基板とを陽極ボンディングする方法に比べて低温で短時間にボンディングできる。なお、Ａｕ−Ａｕのボンディングであるため、ボンディング温度は約３２０℃程度と低温であり、ボンディング時間は２０分程度である。これは、従来に比べてボンディング時素子の変形や損傷が減らされることを意味する。
【００１２】
一方、本願第３発明の目的を達成するためのＭＥＭＳ素子パッケージの製造方法は、（ａ）カバー用基板に所定深さのビアホールを複数個形成するステップと、（ｂ）ビアホールが形成された前記カバー用基板の全面にシードメタル層を形成するステップと、（ｃ）前記シードメタル層上に内部電極パッドおよびシーリングパッドを形成するステップと、（ｄ）内部電極パッドおよびシーリングパッドが形成された前記カバー用基板と、上面中央にＭＥＭＳ活性素子が形成されている素子用基板を前記シーリングパッドを用いてボンディングするステップと、（ｅ）前記カバー用基板を所定の厚さで研摩し前記ビアホールおよび該ビアホールの側面に形成されたシードメタル層を露出させるステップと、（ｆ）前記カバー用基板の上面に前記ビアホールのシードメタル層と接続される外部電極パッドを形成するステップとを含む。
【００１３】
本願第４発明は、第３発明において、前記（ａ）ステップにおいて、前記カバー用基板の上面にフォトレジストを塗布しパターニングするステップと、ＩＣＰ（Inductively Coupled Plasma）エッチングを行いフォトレジストを取除くステップとを更に含む。
本願第５発明は、第３発明において、前記（ｂ）ステップにおいて、Ａｕをスパッタリングすることが好ましい。
【００１４】
本願第６発明は、第３発明において、前記（ｃ）ステップにおいて、（ｃ１）前記シードメタル層上にフォトリソグラフィー工程を介して内部電極パッド形成部およびシーリングパッド形成部を有するメッキフレームを形成するステップと、（ｃ２）前記メッキフレームにＡｕを電気メッキするステップと、（ｃ３）前記メッキフレームおよびメッキフレーム下部のシードメタル層を取除くステップとを更に含む。
【００１５】
本願第７発明は、第３発明において、前記（ｄ）ステップにおいて、Ａｕ−Ａｕダイレクトボンディングを用いる。
本願第８発明は、第７発明において、前記Ａｕ−Ａｕダイレクトボンディングはほぼ３２０℃の温度で約２０分程度行うことが好ましい。
本願第９発明は、第３発明において、前記（ｅ）ステップにおいて、Ａｕをスパッタリングすることが好ましい。
【発明の効果】
【００１６】
本発明によると、安定的なＭＥＭＳ素子パッケージおよびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１７】
以下、添付の図面に基づいて本発明の好適な実施形態を詳述する。
＜実施例＞
図２は、本発明の一実施の形態に係るＭＥＭＳ素子パッケージの概略的な構造断面図の一例である。図示された通り、シリコン基板からなる素子用基板１０の上面中央部にはＭＥＭＳ活性素子１１が形成されている。ＭＥＭＳ活性素子１１は、一般にスプリング要素とこれにより支持されるステージ、このステージに対して駆動力を提供したりステージの変位を検知する電極を含む。係るＭＥＭＳ活性素子１１は本発明の技術的な範囲を制限しない。
【００１８】
また、素子用基板１０のＭＥＭＳ活性素子１１の両側には、ＭＥＭＳ活性素子１１が位置する空間を提供すると同時に、ＭＥＭＳ活性素子１１の電気的な経路を提供する内部電極パッド２０が配置している。内部電極パッド２０は第１および第２パッド２１，２３が一定間隔２２をおいて対向された構造をもつ。この内部電極パッド２０はＡｕから形成される。
【００１９】
また、内部電極パッド２０の外郭には、この内部電極パッド２０と同じ材質のＡｕから形成され、内部電極パッド２０と同一の高さに形成されたシーリングパッド３０が設けられている。
シリコン基板からなるカバー用基板４０は、シーリングパッド３０を介して素子用基板１０と結合されている。内部電極パッド２０およびシーリングパッド３０の上下部、即ち素子用基板１０とカバー用基板４０との境界面には、後述するシードメタル層により形成されるＡｕ層及びＡｕからなる連結部材４２が介在される。
【００２０】
具体的に、カバー用基板４０には内部電極パッド２０の間隔２２が位置する部分にビアホール４１が形成されており、ビアホール４１の内周面には一端が内部電極パッド２０の第１および第２パッド２１、２３に接する連結部材４２が形成されている。また、連結部材４２の他端部と接する外部電極パッド５０がカバー用基板４０の上面に形成されている。外部電極パッド５０はＡｕをスパッタリングするなどの工程により簡単に形成できる。一方、素子用基板１０には、Ａｕで形成されたＡｕ層３１ａ、３１ｂが形成されている。
【００２１】
従って、素子用基板１０とカバー用基板４０とは、Ａｕで形成された連結部材４２、Ａｕで形成されたシーリングパッド３０及びＡｕで形成されたＡｕ層３１ａ、３１ｂを介してＡｕ−Ａｕダイレクトボンディングされる。そのため、従来のシリコン基板とガラス基板とを陽極ボンディングする方法に比べて低温で短時間にボンディングできる。なお、Ａｕ−Ａｕのボンディングであるため、ボンディング温度は約３２０℃程度と低温であり、ボンディング時間は２０分程度である。これは、従来に比べてボンディング時素子の変形や損傷が減らされることを意味する。また、本発明は素子用基板１０およびカバー用基板４０が同一材質からなっているため、従来のような熱膨張係数の違いによるストレスが除去できる。例えば、一方の基板の膨張が他方の基板の膨張よりも大きい場合、膨張の度合いが異なって基板が割れたり変形するなどの弊害があるが、本発明では同一材料で基板を形成するため、膨張度合いの違いによる弊害を防止できる。
【００２２】
さらに、カバー用基板を上述のようにシリコン基板で形成することで、ガラス基板を用いる場合と比較してカバー用基板の厚みを薄くすることができる。
係る本発明のＭＥＭＳ素子パッケージは、素子用基板１０と同一の材質のカバー用基板４０を採用することによって、軽薄短小型化に近づけることができ、内部抵抗の低い電気的な信号経路を有することから信号損失を減らすことができる。また、カバー用基板４０の表面に外部電極パッド５０が形成されているのでダイレクトボンディング方式に基づき回路基板に実装されることができると共に多数のパッケージを容易に積層できる。
【００２３】
以下、本発明に係るＭＥＭＳ素子パッケージの製造方法について、図３Ａないし図３Ｉに基づいて詳説する。本発明に係るＭＥＭＳ素子パッケージの製造方法は一般に、積層、パターニングなどの方法が適用されるため、その詳細な加工法に対する説明は除く。
まず、図３Ａに示すように、シリコン基板からなるカバー用基板４０の全面にビアホール形成のためのフォトレジストパターン１１０を形成する。それから図３Ｂに示すよう、前記フォトレジストパターンをマスクにＩＣＰ（Inductively Coupled Plasma）エッチングを行ってカバー用基板４０の該当位置に所定深さのビアホール４１を形成する。そして、フォトレジストを除去する。ＩＣＰ（Inductively Coupled Plasma）エッチングにより、サイズの小さなビアホールを精度良く形成することができる。よって、ＭＥＭＳ素子パッケージの小型化・薄型化・軽量化を図ることができる。また、従来のようにサンドブラスター工程を用いないため、製造工程を簡単化して製造コストを削減することができる。
【００２４】
それから、図３Ｃに示すように、ビアホール４１の形成されたカバー用基板４０の全面にＡｕをスパッタリングし一定厚さのシードメタル層１２０を形成する。このシードメタル層１２０は後述される内部電極パッド２０と外部電極パッド５０とを連結する連結部材４２を構成する。
それから、図３Ｄに示すように、シードメタル層１２０上にフォトリソグラフィー工程などを介してメッキフレーム１３０を形成する。このメッキフレーム１３０は内部電極パッド２０とシーリングパッド３０を形成するためのものである。
【００２５】
それから、図３Ｅに示すように、メッキフレーム１３０にＡｕ１４０を電気メッキしてからメッキフレームを取除いた後、露出されたシードメタル層を取除く。
係る工程を介して図３Ｆに示すように、カバー用基板４０に内部電極パッド２０およびシーリングパッド３０の形成されている構造物を用意する。なお、符号４２はシードメタル層１２０を部分的にエッチングし取り除くことによって構成された連結部材である。
【００２６】
それから、図３Ｇに示すように、予め用意されたＭＥＭＳ活性素子１１が備えられた素子用基板１０とカバー用基板４０とを、シーリングパッド３０を用いてボンディングする。なお、素子用基板１０はシリコン基板からなり、内部電極パッド２０とシーリングパッド３０に対応するＡｕ層３１ａ、３１ｂが形成されている。そして、ＭＥＭＳ活性素子１１は内部電極パッド２０により備えられた空間に位置する。また、内部電極パッド２０とシーリングパッド３０は、それぞれ素子用基板１０に形成されているＡｕ層３１ａ、３１ｂと接する。
【００２７】
よって、Ａｕ−Ａｕダイレクトボンディング方法によって、素子用基板１０とカバー用基板４０とがボンディングされるため、従来の陽極ボンディングに比べて低温度でボンディングを行うことができ、その時間も短縮できる。前記ボンディング温度は約３２０℃であり、ボンディング時間は２０分程度である。従って、従来に比べてボンディング時に素子の変形や損傷を減らして、より安定駆動可能かつ信頼性の高いＭＥＭＳ素子パッケージを効率よく製造することができる。
【００２８】
また、従来のようガラス基板対シリコン基板のボンディングを行わず、同じ材質、例えば上述のようにシリコン基板どうしをボンディングする。よって、材質の違いによって熱膨張係数が異なることにより生じるストレス発生が除去され、より安定的なＭＥＭＳ素子パッケージを提供することができる。
前述のように、素子用基板１０とカバー用基板４０をボンディングした後、図３Ｈに示すように、カバー用基板４０を一定厚さで研摩する。そして、ビアボール４１およびこのビアホール４１に形成されたシードメタル層によって構成される連結部材４２を露出させる。なお、一定厚さはほぼ４０μｍである。係る研摩はグラインディング、ラッピング、および化学的な機械研摩（ＣＭＰ：chemical Mechanical Polishing）の順に行われる。
【００２９】
図３Ｉに示すように、一端が内部電極パッド２０に接した状態でビアホール４１の内側に形成された連結部材４２の他端に接するよう、外部電極パッド５０をカバー用基板４０の上面に形成する。係る工程はＡｕをスパッタリングなどの方法に基づいてカバー用基板４０に塗布することによって形成される。
従って、ＭＥＭＳ活性素子１１の電気的な信号経路がＡｕといった単一の材質から構成されているので、相異なる材質で構成されることにより引き起こる接触抵抗が高くなる問題およびインダクタンスが高くなる問題を解消することができる。また、伝導度の高いＡｕ同士の接触からなされる回路結線構造を採用することによって、信号損失を最小化することができる。さらに、連結部材４２は、従来の図１に示すようなビアヒールを介して点接触で内部電極と接触するのではなく、内部電極とは面接触する。よって、より接触抵抗を低下することができる。
【００３０】
本発明による作用効果をまとめると、Ａｕ−Ａｕダイレクトボンディングを用いることで、ボンディング温度は約３２０℃程度と低温であり、ボンディング時間は２０分程度である。よって、ボンディング時に素子の変形や損傷を減らして、より安定駆動可能かつ信頼性の高いＭＥＭＳ素子パッケージを効率よく製造することができる。
また、素子用基板１０およびカバー用基板４０が同一材質のため、熱膨張係数が同一でありストレスが除去でき、より安定的なＭＥＭＳ素子パッケージを提供することができる。
【００３１】
さらに、カバー用基板を上述のようにシリコン基板で形成することで、ガラス基板を用いる場合と比較してカバー用基板の厚みを薄くすることができる。また、ＩＣＰ（Inductively Coupled Plasma）エッチングにより、サイズの小さな貫通孔を精度良く形成することができる。よって、ＭＥＭＳ素子パッケージの小型化・薄型化・軽量化を図ることができる。また、従来のようにサンドブラスター工程を用いないため、製造工程を簡単化して製造コストを削減することができる。
【００３２】
また、ＭＥＭＳ活性素子１１の電気的な信号経路がＡｕといった単一の材質から構成され、かつ伝導度の高いＡｕ同士の接触であるので、接触抵抗及びインダクタンスを低下させ、信号損失を最小化することができるの。さらに、連結部材４２は、内部電極とは面接触するため、より接触抵抗を低下することができる。
以上より、ＭＥＭＳ素子パッケージの収率の向上、生産性の向上を図ることができる。本発明は例示的な方法に基づいて説明されている。ここで使用された用語は説明のためのものであり、限定的な意味として理解されてはならない。前述の内容に基づいて本発明の多様な修正および変形が可能となる。例えば、本発明に係るパッケージはＭＥＭＳ素子のみならず高集積素子のパッケージに至って適用されることができる。従って、特に言及されない限り本発明は請求項の範囲内で自在に実行されることができる。
【図面の簡単な説明】
【００３３】
【図１】図１は一般のＭＥＭＳ素子パッケージの概略的な構造図である。
【図２】本発明の一実施の形態に係るＭＥＭＳ素子パッケージの概略的な構造図である。
【図３Ａ】本発明の実施の形態に係るＭＥＭＳ素子パッケージの製造工程図（１）。
【図３Ｂ】本発明の実施の形態に係るＭＥＭＳ素子パッケージの製造工程図（２）。
【図３Ｃ】本発明の実施の形態に係るＭＥＭＳ素子パッケージの製造工程図（３）。
【図３Ｄ】本発明の実施の形態に係るＭＥＭＳ素子パッケージの製造工程図（４）。
【図３Ｅ】本発明の実施の形態に係るＭＥＭＳ素子パッケージの製造工程図（５）。
【図３Ｆ】本発明の実施の形態に係るＭＥＭＳ素子パッケージの製造工程図（６）。
【図３Ｇ】本発明の実施の形態に係るＭＥＭＳ素子パッケージの製造工程図（７）。
【図３Ｈ】本発明の実施の形態に係るＭＥＭＳ素子パッケージの製造工程図（８）。
【図３Ｉ】本発明の実施の形態に係るＭＥＭＳ素子パッケージの製造工程図（９）。
【符号の説明】
【００３４】
１０      素子用基板
１１      ＭＥＭＳ活性素子
２０      内部電極パッド
２１，２３      第１および第２パッド
２２      間隔
３０      シーリングパッド
４０      カバー用基板
４１      ビアホール
４２      連結部材
５０      外部電極パッド
【図１】
2006186362.tif 000003
【図２】
2006186362.tif 000004
【図３Ａ】
2006186362.tif 000005
【図３Ｂ】
2006186362.tif 000006
【図３Ｃ】
2006186362.tif 000007
【図３Ｄ】
2006186362.tif 000008
【図３Ｅ】
2006186362.tif 000009
【図３Ｆ】
2006186362.tif 000010
【図３Ｇ】
2006186362.tif 000011
【図３Ｈ】
2006186362.tif 000012
【図３Ｉ】
2006186362.tif 000013