(57)【要約】【課題】複数のデジタルインタフェースのポートを電気的に接続したままで、外部記憶装置へのアクセスを排他的に制御する。【解決手段】カウンタ（１９）は、ＩＥＥＥ１３９４規格に準拠したインタフェース（１２）からのアクセス要求回数をカウントする。カウンタ（２０）は、ＵＳＢ規格に準拠したインタフェース（１３）からのアクセス要求回数をカウントする。優先順位決定回路（１８）は、これらカウンタのカウント値に基づいて、これら二つのインタフェースについてアクセス優先順位を決定する。調停回路（１４）は、優先順位決定回路（１８）によって決定された優先順位に基づいて、優先する方のインタフェースから外部記憶装置に接続されたインタフェース（１１）へのデータ転送を許可する。【選択図】図１
2006085293.tif 000002
【特許請求の範囲】
【請求項１】
第１のインタフェースおよびこれと通信可能な第２および第３のインタフェースを備えたインタフェースブリッジ装置であって、
前記第２および第３のインタフェースの動作状況に基づいて、前記第２および第３のインタフェースのそれぞれから前記第１のインタフェースへのアクセスの調停を行う調停回路を備えた
ことを特徴とするインタフェースブリッジ装置。
【請求項２】
請求項１に記載のインタフェースブリッジ装置において、
前記第２のインタフェースからのアクセス要求の回数をカウントする第１のカウンタと、
前記第３のインタフェースからのアクセス要求の回数をカウントする第２のカウンタと、
前記第１および第２のカウンタのカウント値に基づいて、前記第２および第３のインタフェースのアクセス優先順位を決定する優先順位決定回路とを備え、
前記調停回路は、前記優先順位決定回路の決定に基づいて前記調停を行う
ことを特徴とするインタフェースブリッジ装置。
【請求項３】
請求項１に記載のインタフェースブリッジ装置において、
前記第２および第３のインタフェースのそれぞれについて、コネクションの確定状況を検知する接続検知回路を備え、
前記調停回路は、前記接続検知回路の検知結果に基づいて前記調停を行う
ことを特徴とするインタフェースブリッジ装置。
【請求項４】
請求項１に記載のインタフェースブリッジ装置において、
前記第２および第３のインタフェースのそれぞれからのコマンドを格納するＦＩＦＯ回路を備え、
前記調停回路は、前記ＦＩＦＯ回路に格納されたコマンドを前記第１のインタフェースに出力する
ことを特徴とするインタフェースブリッジ装置。
【請求項５】
請求項１に記載のインタフェースブリッジ装置において、
前記調停回路は、前記第２および第３のインタフェースのうち前記第１のインタフェースへのアクセスを許可しないものに対して、その旨を通知する信号を出力する
ことを特徴とするインタフェースブリッジ装置。
【請求項６】
請求項１に記載のインタフェースブリッジ装置において、
前記第１のインタフェースは、ＩＤＥインタフェースである
ことを特徴とするインタフェースブリッジ装置。
【請求項７】
請求項１に記載のインタフェースブリッジ装置において、
前記第２および第３のインタフェースは、それぞれ、ＩＥＥＥ１３９４規格およびＵＳＢ規格に準拠したものである
ことを特徴とするインタフェースブリッジ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インタフェースブリッジ装置に関し、特に、ある特定のインタフェースに対する複数の異なるインタフェースからのアクセス調停技術に属する。
【背景技術】
【０００２】
今日、ＤＶＤ（Digital Versatile Disc）装置などの光ディスクドライブやＨＤＤ（Hard Disc Drive）などの外部記憶装置には、ＩＥＥＥ（Institute of Electrical and Electronic Engineers）１３９４規格に準拠したインタフェースやＵＳＢ（Universal Serial Bus）規格に準拠したインタフェースなどの複数のデジタルインタフェースを有するものがある。このような外部記憶装置において、ＩＥＥＥ１３９４インタフェースからのデータ書き込み中にＵＳＢインタフェースからの書き込みが発生した場合、ＩＥＥＥ１３９４インタフェースから外部記憶装置への書き込み途中の領域にＵＳＢインタフェースからの書き込みデータが上書きされ、ＩＥＥＥ１３９４インタフェースからの書き込みデータが破壊される可能性がある。このようなデータ破壊を防ぐためには、一方の接続を解除するといったように、物理的にこれらのインタフェースを同時に使用できないようにし、複数の装置が同時にアクセスできないようにする必要がある。
【０００３】
従来、複数のパーソナルコンピュータ（以下、ＰＣと称する）を使用して、このような複数のデジタルインタフェースを有するドライブに対して別々のデジタルインタフェース接続してアクセスする場合に、ＩＥＥＥ１３９４またはＵＳＢで接続しているいずれかの一方のポートを電気的に接続できない状態にすることで、上記のデータ破壊を防止している(たとえば、特許文献１参照)。
【特許文献１】特開２００３−２３３５７９号公報（第３〜４頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、インタフェースのポートを電気的に接続できなくすると、次にそのインタフェースを通じてデータアクセスを行おうとする場合に、比較的多くの時間を要してしまうという問題がある。この問題に鑑み、本発明は、複数のインタフェースについて、これらのポートを電気的に接続したままで外部記憶装置へのアクセスを排他的に制御することを課題とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するために本発明が講じた手段は、第１のインタフェースおよびこれと通信可能な第２および第３のインタフェースを備えたインタフェースブリッジ装置として、第２および第３のインタフェースの動作状況に基づいて、第２および第３のインタフェースのそれぞれから第１のインタフェースへのアクセスの調停を行う調停回路を備えたものとする。
【０００６】
これによると、調停回路によって、第２および第３のインタフェースの動作状況に基づいて、第２および第３のインタフェースのそれぞれから第１のインタフェースへのアクセスの調停が行われる。すなわち、第２のおよび第３のインタフェースのポートを電気的に接続したままで、これらの動作状況を監視しながら、第１のインタフェースへのアクセス要求の調停が行われる。
【０００７】
好ましくは、上記のインタフェースブリッジ装置は、第２のインタフェースからのアクセス要求の回数をカウントする第１のカウンタと、第３のインタフェースからのアクセス要求の回数をカウントする第２のカウンタと、第１および第２のカウンタのカウント値に基づいて、第２および第３のインタフェースのアクセス優先順位を決定する優先順位決定回路とを備えているものとする。そして、調停回路は、優先順位決定回路の決定に基づいて上記の調停を行うものとする。
【０００８】
また、好ましくは、上記のインタフェースブリッジ装置は、第２および第３のインタフェースのそれぞれについて、コネクションの確定状況を検知する接続検知回路を備えているものとする。そして、調停回路は、接続検知回路の検知結果に基づいて上記の調停を行うものとする。
【０００９】
また、好ましくは、上記のインタフェースブリッジ装置は、第２および第３のインタフェースのそれぞれからのコマンドを格納するＦＩＦＯ回路を備えているものとする。そして、調停回路は、ＦＩＦＯ回路に格納されたコマンドを第１のインタフェースに出力するものとする。
【００１０】
また、調停回路は、第２および第３のインタフェースのうち第１のインタフェースへのアクセスを許可しないものに対して、その旨を通知する信号を出力することが好ましい。
【発明の効果】
【００１１】
本発明によると、複数の異なるデジタルインタフェースのポートを電気的に接続した状態で一の外部記憶装置に任意のタイミングでアクセスすることができる。また、本発明に係るインタフェースブリッジ装置を既存の外部記憶装置に組み込むことによって、マルチイニシエータの機能を有する外部記憶装置が実現される。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
【００１３】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るインタフェースブリッジ装置の構成を示す。本実施形態に係るインタフェースブリッジ装置は、ＩＤＥ（Integrated Device Electronics）規格に準拠したプロトコルで通信を行うインタフェース１１、ＩＥＥＥ１３９４規格に準拠したプロトコルで通信を行うインタフェース１２、ＵＳＢ規格に準拠したプロトコルで通信を行うインタフェース１３、調停回路１４、ブリッジ回路１５、カウンタ１６および１７、優先順位決定回路１８、およびＦＩＦＯ（First-In First-Out）回路１９および２０を備えている。
【００１４】
インタフェース１１は、ＤＶＤ装置やＨＤＤなどの外部記憶装置との間でデータ転送を行う。インタフェース１２および１３は、それぞれ、ＰＣなどとの間でデータ転送を行う。調停回路１４は、優先順位決定回路１８によって決定された優先順位に基づいて、インタフェース１２および１３からインタフェース１１へのアクセス要求に対して調停を行う。ブリッジ回路１５は、ＩＥＥＥ１３９４とＩＤＥとの間のプロトコル変換、およびＵＳＢとＩＤＥとの間のプロトコル変換を行い、インタフェース１２および１３のそれぞれとインタフェース１１との間の通信の橋渡しをする。カウンタ１６および１７は、それぞれ、インタフェース１２および１３からのアクセス要求の回数をカウントする。優先順位決定回路１８は、カウンタ１６および１７のカウント値に基づいて、インタフェース１２および１３のアクセス優先順位を決定する。そして、ＦＩＦＯ回路１９および２０は、それぞれ、インタフェース１２および１３からのコマンドを格納する。
【００１５】
優先順位決定回路１８による優先順位の付け方として、カウンタ１６および１７のカウント値が大きい方、または、小さい方のインタフェースを優先する方法がある。いずれの優先順位の付け方を用いるかは、インタフェースブリッジ装置の仕様に応じて適宜決定するとよい。
【００１６】
次に、本発明に係るインタフェースブリッジ装置の動作について説明する。調停回路１４は、インタフェース１２および１３からアクセス要求コマンドを受けると、受けたコマンドをそれぞれＦＩＦＯ回路１９および２０に一時的に格納する。インタフェース１２および１３からほぼ同時にアクセス要求コマンドを受けた場合、調停回路１４は、優先順位決定回路１８が決定した優先順位を参照する。ここで、インタフェース１２が優先するものとする。調停回路１４は、ＦＩＦＯ回路１９に格納されたコマンドをブリッジ回路１５に転送する。これにより、インタフェース１２からインタフェース１１へのアクセス要求コマンドに従ったデータ転送が開始される。一方、調停回路１４は、インタフェース１３がインタフェース１１にアクセスできないようにすべく、インタフェース１３に対して、データ転送ができない旨の通知信号を発行する。これにより、インタフェース１３は、インタフェース１１に対するアクセス要求が失敗したことを認識し、接続先のＰＣに再度のアクセス要求コマンドの発行を促す。
【００１７】
インタフェース１３から、再度のアクセス要求コマンドが発せられたとき、依然としてインタフェース１２とインタフェース１１との間でデータ転送が続いていたならば、調停回路１４は、インタフェース１３に対して再度、通知信号を発行する。一方、インタフェース１２とインタフェース１１との間でデータ転送が終了していたならば、調停回路１４は、ＦＩＦＯ回路２０に格納されたコマンドをブリッジ回路１５に転送する。これにより、インタフェース１３からインタフェース１１へのアクセス要求コマンドに従ったデータ転送が開始される。
【００１８】
以上、本実施形態によると、インタフェース１２および１３のポートを電気的に接続した状態で、それぞれからのアクセス要求の回数に基づいてインタフェース１１に対するアクセス要求の調停が行われる。
【００１９】
なお、ＦＩＦＯ回路１９および２０は特に省略しても構わない。しかし、調停回路１４による調停後にインタフェース１１にすぐさまアクセス要求コマンドが発行されるようにするためにも、ＦＩＦＯ回路１９および２０を設けることが好ましい。
【００２０】
（第２の実施形態）
図２は、本発明の第２の実施形態に係るインタフェースブリッジ装置の構成を示す。本実施形態に係るインタフェースブリッジ装置は、第１の実施形態に係るインタフェースブリッジ装置における優先順位決定回路１８およびカウンタ１９および２０に代えて、接続検知回路２１を備えている。
【００２１】
接続検知回路２１は、インタフェース１２および１３のそれぞれについて、外部のＰＣなどとのコネクションを確定したことを検知する。調停回路１４は、接続検知回路２１による接続検知結果に基づいて、先にコネクションを確定した方について、優先的にインタフェース１１との間のデータ転送を開始させる。
【００２２】
以上、本実施形態によると、インタフェース１２および１３のポートを電気的に接続した状態で、これらのコネクションの確定順序に基づいてインタフェース１１に対するアクセス要求の調停が行われる。
【００２３】
なお、上記の各実施形態に係るインタフェースブリッジ装置は半導体集積回路として構成可能である。また、本発明によって、ＩＤＥ、ＩＥＥＥ１３９４およびＵＳＢ以外の規格に準拠したインタフェースについても、上記と同様の効果が奏される。
【産業上の利用可能性】
【００２４】
本発明に係るインタフェースブリッジ装置は、複数の異なるデジタルインタフェースのポートを電気的に接続した状態で一の外部記憶装置に任意のタイミングでアクセスすることができ、ＩＥＥＥ１３９４規格およびＵＳＢ規格に準拠した２種類のインタフェースと、外部記憶装置を接続するためのＩＤＥ規格に準拠したインタフェースとのブリッジを構成するインタフェースコントローラとして有用である。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１の実施形態に係るインタフェースブリッジ装置の構成図である。
【図２】本発明の第２の実施形態に係るインタフェースブリッジ装置の構成図である。
【符号の説明】
【００２６】
１１  インタフェース（第１のインタフェース）
１２  インタフェース（第２のインタフェース）
１３  インタフェース（第３のインタフェース）
１４  調停回路
１６  カウンタ（第１のカウンタ）
１７  カウンタ（第２のカウンタ）
１８  優先順位決定回路
１９、２０  ＦＩＦＯ回路
２１  接続検知回路
【図１】
2006085293.tif 000003
【図２】
2006085293.tif 000004