(57)【要約】【課題】寄生発振を生じることなく安定して、放電パルスのパルス幅を狭めることができるようにして、加工面の細かさを向上する。【解決手段】被加工物１及び放電電極３の間において発生させる放電がパルス状になるように、スイッチング素子のトランジスタＴにて、該放電の電流を該パルス状にオン・オフする。この際、該スイッチング素子を、発振回路の発振用増幅素子とし、該発振回路の発振に従って該オン・オフを行うようにしている。従って、被加工物１及び放電電極３が接近乃至接触して放電が発生すると、該発振回路の発振を速やかに、又安定して行って、該放電をパルス幅が狭いパルス状にすることができる。【選択図】図１
2006346814.tif 000002
【特許請求の範囲】
【請求項１】
被加工物と電極との間に放電を生じせしめ、その放電エネルギによって被加工物を加工する放電加工機用のパルス電源装置であって、
直流電源の正極側と被加工物が接続され、
放電電極と直流電源の負極側との間に発振回路を挿入し、
被加工物と電極とが短絡する瞬間、又は放電が発生する瞬間に、直ちに、前記発振回路が発振を開始することを特徴とする放電加工機用のパルス電源装置。
【請求項２】
請求項１に記載の放電加工機用のパルス電源装置において、
発振用増幅素子には、ＦＥＴを用い、
発振用コイルは、互いに密に磁気的に結合された、１次側コイル及び２次側コイルの巻線比を略１：１０とされた、これら２つのコイルからなり、
前記１次側コイルを、前記ＦＥＴのソース及び前記負極側に接続し、前記２次側コイルを、前記ＦＥＴのゲート及び前記負極側に接続すると共に、前記負極側を基準に見て同位相とすることにより、
前記ＦＥＴを中心として、いわゆるハートレー型発振回路を構成することを特徴とする放電加工機用のパルス電源装置。
【請求項３】
請求項１に記載の放電加工機用のパルス電源装置において、
発振用増幅素子には、ＦＥＴを用い、
静電容量の比が略１：１０とされた、第１コンデンサ及び第２コンデンサを用い、
該第１コンデンサの一方端は前記ＦＥＴのゲートに、又他方端はソースに接続され、
前記該第２コンデンサの一方端は該ソースに接続され、又他方端はインダクタンスの一方端に接続されると共に、該インダクタンスの他方端を前記ゲートに接続することにより、
前記ＦＥＴを中心として、いわゆるコルピッツ型発振回路を構成することを特徴とする放電加工機用のパルス電源装置。
【請求項４】
請求項１乃至３のいずれか１つに記載の放電加工機用のパルス電源装置において、
前記発振回路に用いられる発振用増幅素子のゲートと、前記負極側との間に、定電圧ダイオードを挿入し、
前記ゲートのバイアス電位が、前記負極側より高い回路であれば、該ゲートに該定電圧ダイオードのカソードを接続し、このアノードは前記負極側に接続し、
前記ゲートのバイアス電位が、前記負極側より低い回路であれば、該ゲートに該定電圧ダイオードのアノードを接続し、このカソードは前記負極側に接続することを特徴とする放電加工機用のパルス電源装置。
【請求項５】
請求項１乃至４のいずれか１つに記載の放電加工機用のパルス電源装置において、
前記ＦＥＴが、ＮチャネルＭＯＳ型エンハンスメントＦＥＴ、又はＮチャネルＭＯＳ型デプリーション型ＦＥＴであることを特徴とする放電加工機用のパルス電源装置。
【請求項６】
請求項１乃至５のいずれか１つに記載の放電加工機用のパルス電源装置において、
前記放電電極及び前記発振回路の間に、ゲート接地の動作をなす、該発振回路が有するものとは別の、ＮチャネルＭＯＳ型ＦＥＴを接続し、
該ＦＥＴのゲート電圧を、放電電圧よりも十分低い値に固定することを特徴とする放電加工機用のパルス電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、寄生発振を生じることなく安定して、放電パルスのパルス幅を狭めることができるようにして、加工面の細かさを向上することができる放電加工機用のパルス電源装置に関する。
【背景技術】
【０００２】
放電加工機では、被加工物、及び、該被加工物に対して間隙を保って配置した放電電極の間において、放電パルスを発生せしめ、該被加工物の表面を加工する。そして、放電パルスのパルス幅を狭めることで、加工面の細かさを向上することができる。
【０００３】
ここで、該放電パルスをスイッチング素子によって発生する場合、放電電流を大きくして加工能率を向上できるものの、パルス幅を狭めることが難しい。更には、パルス幅を狭めようとすると、スイッチング素子などの浮遊容量によって、寄生発振を起こすことが多くなる。
【０００４】
特許文献１や特許文献２では、スイッチング素子として用いるＦＥＴのゲートに、寄生発振防止用の抵抗を設けている。又、該抵抗に、ダイオード及び抵抗を直列接続させたものを、並列接続するようにして、応答性を改善するようにしている。このようにして、寄生発振を防止しつつ、スイッチング素子の応答性を改善するようにしている。
【０００５】
特許文献３では、電源ＶDDから電流のスイッチングを、ゲートがグランド電位に接続されるＦＥＴの吸い込み電流によって行ったり、該電流の経路に電流制御素子を直列に挿入したりするようにしている。これによって、最短パルス幅が１３ｎｓｅｃ程度で、ピーク電流が０．２Ａ〜１Ａといったパルス幅が可変の、放電パルス電源を得るようにしている。
【０００６】
なお、この特許文献３は、本願発明の発明者の一人によるものである。
【０００７】
【特許文献１】実公平３−５１０６４号公報
【特許文献２】実公平５−２４４１５号公報
【特許文献３】特開２００３−２５１５３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、更なる短パルス幅の改良アプローチがなされている。従来では、７０ナノ秒程度、あるいは発明者らでも３０ナノ秒程度が限界であったが、更なるパルス幅の短縮が望まれている。
【０００９】
本発明は、前記従来の問題点を解決するべくなされたもので、寄生発振を生じることなく安定して、放電パルスのパルス幅を狭めることができるようにして、加工面の細かさを向上することができる放電加工機用のパルス電源装置を提供することを課題とする。
【課題を解決するための手段】
【００１０】
本願発明は、被加工物と電極との間に放電を生じせしめ、その放電エネルギによって被加工物を加工する放電加工機用のパルス電源装置であって、直流電源の正極側と被加工物が接続され、放電電極と直流電源の負極側との間に発振回路を挿入し、被加工物と電極とが短絡する瞬間、又は放電が発生する瞬間に、直ちに、前記発振回路が発振を開始することにより、前記課題を解決したものである。
【００１１】
又、前記放電加工機用のパルス電源装置において、発振用増幅素子には、ＦＥＴを用い、発振用コイルは、互いに密に磁気的に結合された、１次側コイル及び２次側コイルの巻線比を略１：１０とされた、これら２つのコイルからなり、前記１次側コイルを、前記ＦＥＴのソース及び前記負極側に接続し、前記２次側コイルを、前記ＦＥＴのゲート及び前記負極側に接続すると共に、前記負極側を基準に見て同位相とすることにより、前記ＦＥＴを中心として、いわゆるハートレー型発振回路を構成することにより、前記課題を解決したものである。
【００１２】
あるいは、前記放電加工機用のパルス電源装置において、発振用増幅素子には、ＦＥＴを用い、静電容量の比が略１：１０とされた、第１コンデンサ及び第２コンデンサを用い、該第１コンデンサの一方端は前記ＦＥＴのゲートに、又他方端はソースに接続され、前記該第２コンデンサの一方端は該ソースに接続され、又他方端はインダクタンスの一方端に接続されると共に、該インダクタンスの他方端を前記ゲートに接続することにより、前記ＦＥＴを中心として、いわゆるコルピッツ型発振回路を構成することにより、前記課題を解決したものである。
【００１３】
更に、前記放電加工機用のパルス電源装置において、前記発振回路に用いられる発振用増幅素子のゲートと、前記負極側との間に、定電圧ダイオードを挿入し、前記ゲートのバイアス電位が、前記負極側より高い回路であれば、該ゲートに該定電圧ダイオードのカソードを接続し、このアノードは前記負極側に接続し、前記ゲートのバイアス電位が、前記負極側より低い回路であれば、該ゲートに該定電圧ダイオードのアノードを接続し、このカソードは前記負極側に接続することにより、前記課題を解決したものである。
【００１４】
更には、前記放電加工機用のパルス電源装置において、前記ＦＥＴが、ＮチャネルＭＯＳ型エンハンスメントＦＥＴ、又はＮチャネルＭＯＳ型デプリーション型ＦＥＴであることにより、前記課題を解決したものである。
【００１５】
更に、前記放電加工機用のパルス電源装置において、前記放電電極及び前記発振回路の間に、ゲート接地の動作をなす、該発振回路が有するものとは別の、ＮチャネルＭＯＳ型ＦＥＴを接続し、該ＦＥＴのゲート電圧を、放電電圧よりも十分低い値に固定することにより、前記課題を解決したものである。
【００１６】
以下、本発明の作用について、簡単に説明する。
【００１７】
本願発明では、被加工物及び放電電極の間において発生させる放電がパルス状になるように、スイッチング素子にて、該放電の電流を該パルス状にオン・オフする。この際、該スイッチング素子を、発振回路の発振用増幅素子とし、該発振回路の発振に従って該オン・オフを行うようにしている。
【００１８】
従って、被加工物及び放電電極が接近乃至接触して放電が発生すると、該発振回路の発振を速やかに、又安定して行って、該放電をパルス幅が狭いパルス状にすることができる。
【発明の効果】
【００１９】
このように、本願発明によれば、寄生発振を生じることなく安定して、放電パルスのパルス幅を狭めることができるようにして、加工面の細かさを向上することができる放電加工機用のパルス電源装置を提供することができる。
【発明を実施するための最良の形態】
【００２０】
以下、図を用いて本発明の実施の形態を詳細に説明する。
【００２１】
以下に述べる各実施形態においては、被加工物１及び放電電極３の間において発生させる放電がパルス状になるように、スイッチング素子として用いるトランジスタＴにて、該放電の電流を該パルス状にオン・オフする。この際、本願発明を適用し、該トランジスタＴを、発振回路の発振用増幅素子とし、該発振回路の発振に従って該オン・オフを行うようにしている。
【００２２】
図１は、本願発明が適用された第１実施形態の放電加工機用のパルス電源装置、又これを中心とした放電加工機の回路図である。
【００２３】
本実施形態の放電加工機では、放電電極３を被加工物１に接近させて、被加工物１及び放電電極３の間において放電を生じせしめ、その放電エネルギによって被加工物を加工する。該放電加工機に供給されるパルス電源は、加工表面の品質をよくするために、パルス幅はできるだけ短い方が望ましい。本実施形態においては、このための工夫がなされている。
【００２４】
該放電の電源は、端子ＶＣＣ及びＧＮＤに印加する直流電源による。被加工物１には、該直流電源の正極が接続され、又放電電極３は該電源の負極側になっている。該放電の際には、トランジスタＴがオン状態になって、プラス側の端子ＶＣＣから、被加工物１、放電電極３、抵抗Ｒ、トランジスタＴのドレイン及びソース、コイルＬ１を経て、マイナス側の端子ＧＮＤへと放電電流が流れる。又、該トランジスタＴがオン・オフすることで、前述のようなパルス状の放電を発生させる。
【００２５】
被加工物１と放電電極３とは、非常に精密に相対運動ができるように、該被加工物１はテーブル上に設定され、該相対運動はＣＮＣ制御装置によって制御され駆動される。なお、上述の直流電源、テーブル、ＣＮＣ制御装置は、ごく一般的なものを利用すればよく、本実施形態においては図示を省略する。
【００２６】
前述のトランジスタＴは、発振用増幅素子であり、エンハンスメント型ｎチャネルＭＯＳ−ＦＥＴを用いている。該トランジスタＴ、又該トランジスタＴの寄生容量Ｃｔ、更にコイルＬ１及びＬ２によって、ハートレー型発振回路が構成されている。該トランジスタＴのゲートには、交流成分の遮断用のコイルＬ３を介して、４Ｖの正バイアスが印加されている。該コイルＬ３のインダクタンスは１０μＨである。普通ＦＥＴは、ゲートバイアス電圧が４Ｖ付近であると、最も相互コンダクタンスが高い。このため、本実施例の発振回路では、負極側のグランドＧＮＤに対してプラスの、このような電圧４ＶのバイアスＥを印加している。
【００２７】
上記の寄生容量Ｃｔは２２ｐＦ程度である。コイルＬ２は２０μＨとされ、又コイルＬ１およびＬ２は同位相で磁気的に密に結合されている。コイルＬ１およびＬ２の巻き数比は、できるだけ大とし、本実施形態では（２巻き数（Ｌ１）：２０巻き数（Ｌ２））としている。該発振回路の発振周波数ｆｏｓｃは、容量Ｃｔ及びＬ１のインダクタンスをパラメータとして定まるものである。
【００２８】
このような発振回路では、発振を始めると、次式のような電流通電時間τ１及び電流カット時間τ２の発振となって、トランジスタＴのドレイン電流をオン・オフすることになり、又該発振の放電パルスが被加工物１及び放電電極３において発生することになる。これはまさに放電加工機のパルス電源に適している。
【００２９】
電流通電時間τ１＝１／２ｆ                      ……（１）
電流カット時間τ２＝１／２ｆ                    ……（２）
デューティ比＝τ１／（τ１＋τ２）＝５０％      ……（３）
【００３０】
このような発振回路において、発振用増幅素子であるトランジスタＴの出力駆動側に、放電電極３及びグランドＧＮＤが接続されている。つまり、放電加工時の放電電流が流れる経路に、該発振用増幅素子の出力駆動部が挿入される構造になっている。
【００３１】
このような構造により、放電電極３が被加工物１から離れている状態では、該発振回路において、基本的には、出力駆動の電流は流れず、発振動作はない。
【００３２】
他方、放電電極３が被加工物１に接近乃至は接触して、これら放電電極３及び被加工物１の間が短絡したり、これら間において放電が発生したりする状態では、端子ＶＣＣ及びＧＮＤに印加する直流電源が、該発振回路の出力駆動側に供給されることになる。従って、このような接近乃至は接触の状態になると、即座に、該発振回路の発振動作が行われ、又、該放電は、該発振動作の周波数の放電パルス（パルス状）になる。
【００３３】
図２は、本実施形態において、被加工物１に放電電極３が接近乃至は接触し、これら間が電気的に短絡乃至は放電している際の、ドレイン電流の波形を示すタイムチャートである。図３は、被加工物１及び放電電極３が非接触の状態から、接近乃至は接触することで、このような短絡乃至は放電になった瞬間の、該ドレイン電流の波形を示すタイムチャートである。図４は、該瞬間の部分を、時間軸方向に拡大したタイムチャートである。
【００３４】
これらの図２〜図４において、横軸が時間軸であり、縦軸がドレイン電流である。該ドレイン電流は、回路図中に示される、端子Ｐ１及び端子Ｐ２間の電圧から観測している。又、図３及び図４においては、この時間軸の中央が、上述のような短絡乃至は放電になった瞬間であり、特に図４はこの瞬間（図３において円内の部分付近）を拡大したタイムチャートになっている。
【００３５】
本実施形態における、容量ＣｔやＬ２の回路定数では、放電加工のパルスの幅は（τ１＝０．００５μ秒）であり、現在の市販の放電加工機の最短パルス幅（約０．１μ秒）に比べて１／２０以下である。又、これらの図においても、このような幅のパルス幅になっている。更に、これらの図から明らかなように、短絡乃至は放電になると、非常に鋭い発振が、即座に開始されている。
【００３６】
発振開始時間はできるだけ短い方が望ましい。このハートレー回路はたいへん発振が強力で、ドレイン電流が完全にオン・オフを繰り返す。あまりに強いので、ゲート電圧が＋１０Ｖから−２０Ｖくらいの振幅になる。このため、本実施形態においては、ＦＥＴの保護などを目的として、ゲートとソース間に定電圧ダイオードＤを接続する。該ダイオードＤのアノードはグランドＧＮＤに、カソードはトランジスタＴのゲートに接続する。該定電圧ダイオードＤの電圧は６．２Ｖとした。
【００３７】
該定電圧ダイオードＤを接続した場合も、トランジスタＴのゲート電圧が＋６．２Ｖから−０．６Ｖまでの電圧範囲は、該接続をしない場合と何ら作用は同じである。これに対して、該電圧範囲以上又は以下のゲート電圧の時は、定電圧ダイオードＤがオン状態になって該定電圧ダイオードＤに電流が流れて、高周波電流を吸い取ってしまうために発振は弱まり、トランジスタＴは保護される。
【００３８】
又、このように該定電圧ダイオードＤがオン状態になると、本実施形態の発振回路の発振周波数は上昇する。なぜなら、本来３０Ｖｐｐで振られていたゲート電圧が、該定電圧ダイオードＤがオン状態になると、６．８ｖｐｐにまで圧縮されるため、電圧上昇勾配・電圧下降勾配が同じならその分、折り返しまでの時間が早くなるからである。
【００３９】
但し、周波数が高いために、定電圧ダイオードは直流測定時の規格の値を正確に示すことはない。このため、周波数の上昇割合も正確に３０：６．８とはいかず、約２倍である。
【００４０】
即ち、より正確な表現をすれば次のようになる。
【００４１】
（１）  定電圧ダイオードを使わないとき：発振周波数は、寄生容量２２ｐＦとコンデンサＣ１の容量２２ｐＦとの直列合成値である１１ｐＦと、ＬＩの１μＨの共振周波数となる。即ち、発振周波数ｆ＝４８ＭＨｚである。
【００４２】
（２）  定電圧ダイオードを使うとき：発振周波数は、前記（１）の状態の発振周波数の２倍となる。即ち、発振周波数ｆ＝１００ＭＨｚである。従って、本実施形態における電流パルス幅は、前述したように、５ナノ秒（τ１＝０．００５μ秒）となる。
【００４３】
なお、定電圧ダイオードＤは、以上に説明のように、トランジスタＴのゲートに対して高電圧が印加されて該トランジスタＴが破損しないようにするための、該トランジスタＴの保護用である。従って、本実施形態や後述する第２実施形態〜第４実施形態のように、該トランジスタＴのゲートに印加するバイアス電圧Ｅに応じて、該定電圧ダイオードＤの極性（接続方向）や、ツェナー電圧が定まる。
【００４４】
つまり、トランジスタＴのゲートのバイアス電位が、負極側のグランドＧＮＤより高い回路であれば、該ゲートに該定電圧ダイオードのカソードを接続し、このアノードは負極側に接続する。あるいは、該ゲートのバイアス電位が、負極側のグランドＧＮＤより低い回路であれば、該ゲートに該定電圧ダイオードのアノードを接続し、このカソードは負極側に接続する。又、いずれにおいても、ツェナー電圧は、バイアス電圧Ｅでオンとなる電圧より高く、かつ、トランジスタＴを保護するために十分低い電圧とすればよい。
【００４５】
図５は、本願発明が適用された第２実施形態の回路図であり、図６は同様に第３実施形態の、又図７は第４実施形態の回路図である。これら図５〜図７では、それぞれの実施形態に係り、放電加工機用のパルス電源装置、又これを中心とした放電加工機の回路図となっている。
【００４６】
まず、上記の第２実施形態は、発振用増幅素子にデプリーション型ｎチャネルＭＯＳ−ＦＥＴを用い、ハートレー型発振回路を構成している。デプリーション型であるゆえ、最も相互コンダクタンスが高いゲートのバイアスＥは、負極側のグランドＧＮＤに対してマイナスの電位であり、（−２．０Ｖ）程度である。従って、発振用増幅素子の該トランジスタＴのゲートのバイアスＥは、このように（−２．０Ｖ）になっている。本実施形態は、発振用増幅素子に関して以外は、第１実施形態と同じである。
【００４７】
上述の第３実施形態は、発振用増幅素子にエンハンスメント型ｎチャネルＭＯＳ−ＦＥＴを用い、コルピッツ型発振回路を構成している。即ち、本実施形態では、該トランジスタＴの周囲に、容量Ｃ、Ｃ２、又インダクタンスＬ４を配置し、コルピッツ型発振回路を構成している。
【００４８】
以上に説明した実施形態のように、発振回路の形式や、該発振回路に用いられる発振用増幅素子は、同様に動作するものであれば、他のものも用いることができる。
【００４９】
図７は、本願発明が適用された第４実施形態の放電加工機用のパルス電源装置、又これを中心とした放電加工機の回路図である。
【００５０】
本実施形態は、前述の第１実施形態に対して、図７において一点鎖線で囲まれた、高耐圧用付加回路を設けたものである。
【００５１】
本実施形態において、トランジスタＴは、発振用増幅素子であり、低耐圧であっても高速動作が可能な、エンハンスメント型ｎチャネルＭＯＳ−ＦＥＴを用いている。これに対して、トランジスタＴ１は、高速動作よりも高耐圧の性能を重視した、エンハンスメント型ｎチャネルＭＯＳ−ＦＥＴを用いている。
【００５２】
本実施形態においては、トランジスタＴによって発振される周波数の信号をインダクタンスＬ５によって遮断しつつ、１５Ｖのバイアス電圧をトランジスタＴ１のゲートに印加している。又、容量Ｃ３は、トランジスタＴ１の寄生容量その他である。
【００５３】
本実施形態の高耐圧用付加回路のトランジスタＴ１は、特許文献３の実施形態において用いられるＦＥＴと同様に動作するものであり、発振用増幅素子であるトランジスタＴの耐圧性を補うことができ、これによって、該トランジスタＴは、低耐圧であっても高速動作が可能なものが採用できる。従って、放電パルスを発生させる電圧を高めたり、放電加工機用のパルス電源装置の全体として、動作速度を向上したりすることができる。本実施形態においては、グランドＧＮＤを基準として、電圧Ｖｃｃを１８０Ｖとすることができている。比較して、本実施形態のような高耐圧用付加回路を備えない第１実施形態〜第３実施形態は、グランドＧＮＤを基準として、電圧Ｖｃｃは８０Ｖである。
【００５４】
なお、本実施形態の高耐圧用付加回路は、以上に説明したように、第１実施形態に限らず、第２実施形態や第３実施形態にも設けて、同様の効果をえることができる。
【００５５】
以上のように本実施形態によれば、本願発明を効果的に適用することができる。
【００５６】
なお、以上に説明した実施形態では、ハートレー型発振回路や、コルピッツ型発振回路を構成するようにしている。これらハートレー型発振回路や、コルピッツ型発振回路は、バルクハウゼン型発振回路と呼ぶ場合もある。本願発明は、このような発振回路を具体的に限定するものではない。しかしながら、バルクハウゼン型の発振回路であれば、放電加工の放電の電流を該パルス状にオン・オフするためのスイッチング素子を、発振回路の発振用増幅素子として、発振回路を比較的簡単に構成することができ、該発振回路の発振に従って該オン・オフを強力に行うことができる。
【産業上の利用可能性】
【００５７】
以上説明したとおり、本発明によれば、寄生発振を生じることなく安定して、放電パルスのパルス幅を狭めることができるようにして、加工面の細かさを向上することができるすることができる放電加工機用のパルス電源装置を提供することができる。
【図面の簡単な説明】
【００５８】
【図１】本願発明が適用された第１実施形態の放電加工機用のパルス電源装置、又これを中心とした放電加工機の回路図
【図２】上記実施形態において、被加工物に放電電極が接近乃至は接触し、これら間が電気的に短絡乃至は放電している際の、ドレイン電流の波形を示すタイムチャート
【図３】前記実施形態において、被加工物及び放電電極が非接触の状態から、接近乃至は接触することで、このような短絡乃至は放電になった瞬間の、該ドレイン電流の波形を示すタイムチャート
【図４】該瞬間の部分を、時間軸方向に拡大したタイムチャート
【図５】本願発明が適用された第２実施形態の放電加工機用のパルス電源装置、又これを中心とした放電加工機の回路図
【図６】本願発明が適用された第３実施形態の放電加工機用のパルス電源装置、又これを中心とした放電加工機の回路図
【図７】本願発明が適用された第４実施形態の放電加工機用のパルス電源装置、又これを中心とした放電加工機の回路図
【符号の説明】
【００５９】
１…被加工物
３…放電電極
Ｔ…トランジスタ（発振用増幅素子又スイッチング素子）
Ｌ１〜Ｌ５…コイル
Ｃ、Ｃ１〜Ｃ３…コンデンサ
Ｃｔ…寄生容量
Ｅ…バイアス
Ｄ…定電圧ダイオード（ＦＥＴの保護用）
【図１】
2006346814.tif 000003
【図２】
2006346814.tif 000004
【図３】
2006346814.tif 000005
【図４】
2006346814.tif 000006
【図５】
2006346814.tif 000007
【図６】
2006346814.tif 000008
【図７】
2006346814.tif 000009