(57)【要約】【課題】超音波フリップチップ接合において、フィルム基板の突起電極の高さばらつきが２μｍ〜４μｍある場合や、超音波の縦振動が加わった場合に、超音波フリップチップ接合時に半導体素子にダメージを与えてしまうという問題を解決する。【解決手段】半導体装置の製造装置のステージ１において、そのステージ１表面に形成された真空吸着溝２の内側に弾性体３を形成させ、超音波フリップチップ接合において、半導体素子６の電極９とフィルム基板５の突起電極７とを加熱加圧しながら超音波を印加した時に、半導体素子６の突起電極７の高さばらつきが２〜４μｍある場合においても、弾性体３が突起電極７の高さばらつきを個々に吸収するため電極９の下地にダメージを与えることはなく、また、その際に発生する不要な縦振動成分が加わった場合においても、弾性体３がその縦振動を吸収するため、電極９の下地へのダメージをなくすことが可能となる。【選択図】図３
2006186127.tif 000002
【特許請求の範囲】
【請求項１】
リード配線上に突起電極が形成されたフィルム基板に半導体素子を超音波フリップチップ接合する半導体装置の製造装置において、表面に矩形の真空吸着溝を有しかつ前記フィルム基板を搭載するステージを備え、前記真空吸着溝の内側の半導体素子搭載領域に弾性体を設けたことを特徴とする半導体装置の製造装置。
【請求項２】
フィルム基板に、突起電極が形成された半導体素子を超音波フリップチップ接合させる半導体装置の製造装置において、前記フィルム基板を搭載するステージを備え、前記ステージの表面に形成された矩形の真空吸着溝の内側の半導体素子搭載領域に、弾性体が形成されていることを特徴とする半導体装置の製造装置。
【請求項３】
リード配線上に突起電極が形成されたフィルム基板をステージ上に真空吸着した状態で、前記リード配線上の突起電極と半導体素子の電極とを超音波フリップチップ接合させる半導体装置の製造方法において、前記ステージに設けた矩形の真空吸着溝の内側に形成された弾性体の上に、前記フィルム基板の半導体素子搭載領域が位置するように搭載し、超音波フリップチップ接合を行うことを特徴とする半導体装置の製造方法。
【請求項４】
突起電極が形成された半導体素子を超音波フリップチップ接合させるためのフィルム基板をステージ上に真空吸着した状態で、前記半導体素子の突起電極と前記フィルム基板のリード配線とを超音波フリップチップ接合させる半導体装置の製造方法において、前記ステージの矩形の真空吸着溝の内側に形成された弾性体の上に、前記フィルム基板の半導体素子搭載領域が位置するように搭載し、超音波フリップチップ接合を行うことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルム状の基板上に半導体素子を搭載したＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）と呼ばれる半導体装置の製造装置および半導体装置の製造方法に関し、特にフリップチップ実装を行なうための超音波フリップチップ接合技術に関するものである。
【背景技術】
【０００２】
以下、図面を参照しながら従来の半導体装置の製造装置、および半導体装置の製造方法について説明する。
【０００３】
図５（ａ）は、従来の半導体装置の製造装置のステージを示す平面図であり、図５（ｂ）は、図５（ａ）のＹ−Ｙ箇所における断面図である。また、図６は、半導体装置の超音波フリップチップ実装装置の要部の構成を示す斜視図である。
【０００４】
超音波フリップチップ接合技術では、まず、フィルム基板５がステージ１と呼ばれる加熱可能なＳＵＳなどからなる金属製の固定治具へ吸着され、半導体素子６は、超鋼からなるホーン４と呼ばれる加熱加圧および超音波印加機構を有する装置に吸着されて実装が行われる。この際に、柔軟な絶縁性のポリイミドからなるフィルム基板５に銅などからなるリード配線１４または半導体素子６における電極上のいずれか一方に予め突起電極を形成しておき、半導体素子６とリード配線１４とを対向させ、ホーン４から半導体素子６に加熱加圧しながら超音波を印加している。さらにホーン４の加熱加圧と超音波の印加に加えて、ステージ１も加熱した状態で接合する場合もある。
【０００５】
ところが、従来の半導体装置６の製造装置では、以下の二つの問題がある。一つは、図７（ａ），（ｂ）に示すように、半導体素子６のフィルム基板５のリード配線１４上の突起電極７は高さが５μｍ〜２０μｍであり、電解めっき法により形成しているが、その突起電極７の高さは約１〜４μｍばらついてしまうことに起因するものである。この高さばらつきが２μｍ未満であれば、柔軟なポリイミドなどからなるフィルム基板５から構成されるＣＯＦの場合には、その柔軟性のために高さばらつきを吸収することが可能である。
【０００６】
しかしながら、突起電極７の高さばらつきが２μｍ以上大きい突起電極７ａと、半導体素子６の電極９とフィルム基板５の突起電極７とを加熱加圧しながら超音波を印加した時に、突起電極７の高さが高い部分と接合された半導体素子６の電極９の下地にクラック１３が発生してしまうおそれがある。また、突起電極７の高さが低い部分においては、十分に超音波振動が加わらないために接合強度が弱くなり、信頼性が低くなってしまう。
【０００７】
そして、もう一つの課題は、前記した超音波フリップチップ接合時におけるものである。超音波は半導体素子６とフィルム基板５に対して平行な横方向の振動を印加する。しかしながら、その時に不要な縦振動成分が加わる場合があり、この縦振動成分が強いと、半導体素子６の電極９の下地にクラックが発生してしまうという問題点がある。
【０００８】
この問題は、フィルム基板５の突起電極７の高さばらつきの要因となるリード配線１４の長さや、配線幅の調整を行っても、一つのフィルム基板５中に突起電極７の数が３００端子〜６００端子と複数個あるため、プロセス的な要因で高さばらつきが発生してしまい、また、寸法管理も困難である。対策として、ホーン４の軽量化等により、超音波の縦振動成分を減少させる改善も検討されつつあるが、現在のところ改善には至っていない。
【０００９】
一方、市場において半導体装置は、低価格化、軽量化、薄型化、小型化の実現のために高密度実装が要求され続けている。このような要求に応えるため、半導体素子６の回路領域を電極９の下にまで拡大したり、拡散プロセスの高精細化が進められている。つまり、半導体素子６の電極９の下地にダメージが加わった場合、電気特性に不具合が発生してしまい、致命的な問題となる。このような問題に対処するためには、超音波フリップチップ実装において、半導体素子に対して低ダメージな半導体装置の製造装置が必要となっている。
【００１０】
ここで従来においては、フリップチップ実装時に、半導体素子に比べて柔軟性のある配線基板に超音波を印加することにより、フリップチップ接続時のダメージを低減させるものがある（特許文献１参照）。
【特許文献１】特開２００３−３３２３８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
前述したように、従来の半導体装置の製造装置は、超音波フリップチップ接合時に半導体素子にダメージを与えてしまうという問題があった。
【００１２】
本発明は、前記従来の課題を解決し、フィルム基板の突起電極の高さばらつきが大きくても、また、超音波の縦振動が加わった場合においても、半導体素子の電極の下地にダメージを与えない半導体装置の製造装置および半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
前記目的を達成するため、本発明は、リード配線上に突起電極が形成されたフィルム基板に半導体素子を超音波フリップチップ接合する半導体装置の製造装置において、表面に矩形の真空吸着溝を有しかつ前記フィルム基板を搭載するステージを備え、前記真空吸着溝の内側の半導体素子搭載領域に弾性体を設けたことを特徴とする。
【００１４】
また本発明は、フィルム基板に、突起電極が形成された半導体素子を超音波フリップチップ接合させる半導体装置の製造装置において、前記フィルム基板を搭載するステージであって、前記ステージの表面に形成された矩形の真空吸着溝の内側の半導体素子搭載領域に、弾性体が形成されていることを特徴とする。
【００１５】
また本発明は、リード配線上に突起電極が形成されたフィルム基板をステージ上に真空吸着した状態で、前記リード配線上の突起電極と半導体素子の電極とを超音波フリップチップ接合させる半導体装置の製造方法において、前記ステージに設けた矩形の真空吸着溝の内側に形成された弾性体の上に、前記フィルム基板の半導体素子搭載領域が位置するように搭載し、超音波フリップチップ接合を行うことを特徴とする。
【００１６】
また本発明は、突起電極が形成された半導体素子を超音波フリップチップ接合させるためのフィルム基板をステージ上に真空吸着した状態で、前記半導体素子の突起電極と前記フィルム基板のリード配線とを超音波フリップチップ接合させる半導体装置の製造方法において、前記ステージの矩形の真空吸着溝の内側に形成された弾性体の上に、前記フィルム基板の半導体素子搭載領域が位置するように搭載し、超音波フリップチップ接合を行うことを特徴とする。
【発明の効果】
【００１７】
本発明によれば、超音波フリップチップ接合において、半導体素子の電極とフィルム基板の突起電極とを加熱加圧しながら超音波を印加した時に、半導体素子の突起電極の高さばらつきが２〜４μｍある場合においても、前記ステージ表面に形成された弾性体が、その突起電極の高さばらつきを個々に吸収するため、突起電極の高さが高い部分であっても、その半導体素子の電極の下地にダメージを与えることはない。
【００１８】
また、超音波フリップチップ接合の際に発生する不要な縦振動成分が加わった場合においても、前記ステージ表面に形成された弾性体が、その不要な縦振動を吸収する効果があるため、半導体素子の電極の下地にダメージを与えることはない。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の半導体装置の製造装置および半導体装置の製造方法の一実施形態について、図面を参照しながら説明する。
【００２０】
図１（ａ）は本発明の半導体装置の製造装置のステージを示す平面図、図１（ｂ）は図１（ａ）のＸ−Ｘ箇所における断面図である。また、図２は、本発明の半導体装置の超音波フリップチップ実装装置の要部の構成を示す斜視図である。
【００２１】
ステージ１は、上面がフィルム基板５の外形寸法よりもやや大きい矩形をなしており、その外周沿いには、真空吸引装置によってフィルム基板を吸着するための矩形の真空吸着溝２が形成されている。そして、その真空吸着溝２の内側で半導体素子６の搭載領域３ａには弾性体３が設けられており、この弾性体３は、ＰＥＴ、テフロン（登録商標）シート、または、シリコンゴム等の部材から形成されている。
【００２２】
フィルム基板５は、例えば、液晶表示パネルに実装されるものであり、柔軟な絶縁性の厚さ２５μｍ〜５０μｍのポリイミドからなる樹脂材料で構成されている。フィルム基板５の表面側には複数本のリード配線１４が形成されており、このリード配線１４上には突起電極７が形成されている。突起電極７は電解めっきにより形成された銅からなり、その表面には金や錫等を電解めっきにより形成されており、高さは５〜２０μｍである。さらに、半導体素子６に形成されているアルミ１０からなる電極９上には、バリアメタルとしてチタン１１とその表面には金１２がスパッタ等により形成されている。
【００２３】
また、フィルム基板５にリード配線１４上に突起電極７が形成されていない場合もあり、図４に示すように、半導体素子６のアルミ１０上にバリアメタルとしてチタン１１をスパッタ等により形成し、その上に金などの突起電極７が電解メッキにより形成されている。これより半導体装置を構成することができる。
【００２４】
ところで、フィルム基板５上におけるリード配線１４上の突起電極７、または、半導体素子上の突起電極は、電解めっき法により形成しているが、そのプロセス的な要因により、突起電極７の高さは約１〜４μｍばらついている。
【００２５】
本実施形態によれば、ステージ１上に形成された弾性体３の上にフィルム基板５の半導体素子６の搭載領域が位置するように、真空吸着溝２からの吸引力によりフィルム基板５をステージ１上に吸着させる。このとき、あらかじめフィルム基板５の半導体素子６の搭載領域にエポキシ樹脂を主成分とする熱硬化型のＮＣＰ（Ｎｏｎ―Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）樹脂を塗布しておく。そして、１５０℃〜２５０℃に加熱したホーン４にフェースダウンとした半導体素子６を吸着させて、その半導体素子６上の電極９と突起電極７とを位置合わせし、２Ｓ〜３Ｓ間、加熱加圧しながら超音波を印加する。この時、リード配線１４上の突起電極７の高さばらつきが、２μｍ未満であればフィルム基板６が柔軟なため、高さばらつきを吸収することが可能であるが、その高さばらつきが２μｍ以上の突起電極７ａあってもステージ１に構成された弾性体３により、突起電極７の個々の高さばらつきを吸収することができる。そしてさらに、超音波の不要な縦振動も弾性体３により吸収することができるため、半導体素子６の電極９の下地ダメージがない状態で接合させることが可能である。本実験においては弾性体３として厚さ５０μｍのＰＥＴを用いてその改善効果を確認したが、荷重や加熱温度等の接合条件や構成材料に合わせて、その厚みや材質を変えても良い。
【００２６】
そして、加熱加圧しながら超音波を印加する過程において、ＮＣＰ樹脂の仮硬化も完了する。そして、ＮＣＰ樹脂を硬化度９０％以上に本硬化させるために、更に１５０〜２００℃の雰囲気中に数分間加熱する。その後に捺印、検査を行ない半導体装置が完成する。
【産業上の利用可能性】
【００２７】
本発明のフィルム基板上に半導体素子を搭載したＣＯＦと呼ばれる半導体装置の製造装置は、超音波フリップチップ実装において、半導体素子の電極の下地にダメージを与えることなく接合させることが可能となり、接続信頼性の高い半導体装置を製造することができる。
【図面の簡単な説明】
【００２８】
【図１】（ａ）は本発明の半導体装置の製造装置のステージを示す平面図、（ｂ）は図１（ａ）のＸ−Ｘ断面図
【図２】本発明の半導体装置の超音波フリップチップ実装装置の要部の構成を示す斜視図
【図３】（ａ）は半導体素子とリード配線に突起電極が形成されたフィルム基板の断面イメージ図、（ｂ）は図３（ａ）の本発明の半導体装置の超音波フリップチップ実装装置の要部の構成を示す断面イメージ図
【図４】突起電極が形成された半導体素子とフィルム基板との断面イメージ図
【図５】（ａ）は従来の半導体装置の製造装置のステージを示す平面図、（ｂ）は図５（ａ）のＹ−Ｙ断面図
【図６】従来の半導体装置の超音波フリップチップ実装装置の要部の構成を示す斜視図
【図７】（ａ）は従来の半導体素子とフィルム基板の断面イメージ図、（ｂ）は図７（ａ）の従来の半導体装置の超音波フリップチップ実装装置の要部の構成を示す断面イメージ図
【符号の説明】
【００２９】
１  ステージ
２  真空吸着溝
３  弾性体
３ａ  半導体素子の搭載領域
４  ホーン
５  フィルム基板
６  半導体素子
７  突起電極
７ａ  （高さばらつきが２μｍ以上の）突起電極
８  銅
９  電極
１０  アルミ
１１  チタン
１２  金
１３  クラック
１４  リード配線
【図１】
2006186127.tif 000003
【図２】
2006186127.tif 000004
【図３】
2006186127.tif 000005
【図４】
2006186127.tif 000006
【図５】
2006186127.tif 000007
【図６】
2006186127.tif 000008
【図７】
2006186127.tif 000009