(57)【要約】【課題】  例えば信号フィルタ等に適用される微小振動子において、その対地容量を低減して信号出力の損失の抑制を図る。【解決手段】  基板上に、下部電極４３、４４に対向して静電駆動する梁４７を有した振動子素子３３が形成され、梁４７に接続された直流バイアス給電線４５の線幅Ｗ１が、梁４７の幅Ｗ２よりも狭い幅で形成されている【選択図】      図１
2006217073.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、下部電極に対向して静電駆動する梁を有した振動子素子が形成され、
前記梁に接続された直流バイアス給電線の線幅が、前記梁の幅よりも狭い幅で形成されている
ことを特徴とする微小振動子。
【請求項２】
基板上に、下部電極に対向して静電駆動する梁を有した複数の振動子素子が配列され、
前記隣合う振動子素子の梁が直流バイアス給電線を介して接続され、
直流バイアス給電線の線幅が、前記梁の幅よりも狭い幅で形成されている
ことを特徴とする微小振動子。
【請求項３】
前記複数の振動子素子が規則的に配列されて並列接続された振動子群として形成されている
ことを特徴とする請求項２記載の微小振動子。
【請求項４】
基板上に、下部電極に対向して静電駆動する梁を有した複数の振動子素子を規則的に配列してなる振動子群が形成され、
各一方向に隣合う前記振動子素子の梁が直流バイアス給電線を介して接続され、
前記一方向と交差する方向に隣合う前記振動子素子の直流バイアス給電線間の間隔が、梁間の間隔より大に設定されている
ことを特徴とする微小振動子。
【請求項５】
前記振動子素子が、２次高調波振動モードで励振される
ことを特徴とする請求項１、２、３又は４記載の微小振動子。
【請求項６】
請求項１乃至請求項５のいずれかに記載の微小振動子を有している
ことを特徴とする半導体装置。
【請求項７】
送信信号及び／又は受信信号の帯域制限を行うフィルタを備えた通信装置において、
前記フィルタとして、請求項１乃至請求項５のいずれかに記載の微小振動子によるフィルタが用いられている
ことを特徴とする通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば信号フィルタ、ミキサー、共振器等の要素となる微小振動子、この微小振動子を有する半導体装置、及びこの微小振動子による帯域フィルタを用いた通信装置に関する。
【背景技術】
【０００２】
マイクロマシン（ＭＥＭＳ：Micro Electro Mechanical Systems）技術を用いて作製された微小振動子が知られている。この微小振動子の高周波フィルタとしての利用がミシガン大学を始めとする研究期間から提案されている（非特許文献１参照）  
【０００３】
図１２に、上述の高周波フィルタを構成する微小振動子、即ち静電駆動のビーム型振動子の概略を示す。この振動子１は、半導体基板２上に絶縁膜３を介して例えば多結晶シリコンによる入力側配線層４と出力電極５が形成され、この出力電極５に対向して空間６を挟んで振動板となる電極、いわゆるビーム（梁）７が形成されて成る。ビーム７は、両端のアンカー部（支持部）８〔８Ａ，８Ｂ〕にて支持されるようにブリッジ状に跨いで入力側配線層４に接続される。ビーム７は入力電極となる。入力側配線層４より入力端子ｔ１が、出力電極５より出力端子ｔ２が夫々導出される。この振動子１は、ビームと接地間に直流バイアス（以下、ＤＣバイアスという）電圧Ｖ１が印加された状態で、入力端子ｔ１を通じてビーム７に高周波信号Ｓ１が供給される。すなわち、入力端子ｔ１からＤＣバイアス電圧Ｖ１と高周波信号Ｓ１が重畳されて供給されると、長さで決まる固有振動数を有するビーム７が、出力電極５とビーム７間に生じる静電気力で振動する。この振動によって、出力電極５とビーム７との間の容量の時間変化とＤＣバイアス電圧に応じた高周波信号が出力電極５（したがって、出力端子ｔ２）から出力される。高周波フィルタではビーム７の固有振動数（固有周波数）に対応した信号が出力される。
【０００４】
一方、１乃至多数の振動子を半導体基板、あるいは絶縁性基板等の基板上に配置して、信号処理を行う場合、その信号処理がなされたときの信号強度を確保する、との立場から振動子からのＤＣ給電線路の構成に関して考察し、その実証がなされた例は皆無である。
【０００５】
【非特許文献１】C.T-Nguyen, Micromechanical components for miniaturized low-power communications(invited plenary),proceedings,1999IEEE MTT-S International Microwave Symposium RF MEMS Workshop,June,18,1999,pp,48-77,
【発明の開示】
【発明が解決しようとする課題】
【０００６】
先行技術として上述した静電駆動型の微小振動子の他の構成を図１１に示す。この微小振動子１１は、多結晶半導体基板１２上に絶縁膜１３を介して入力電極１４及び出力電極１５が形成され、この入力電極１４及び出力電極１５に対向するように空間１６を挟んで振動板となる電極、いわゆるビーム（梁）１７が形成されて成る。ビーム１７は、入出力電極１４、１５をブリッジ状に跨ぎ、入出力電極１４、１５の外側に配置した配線層１８に接続されるように、両端をアンカー部（支持部）１９〔１９Ａ，１９Ｂ〕で一体に支持される。入力電極１４から入力端子ｔ１が導出され、出力電極１５から出力端子ｔ２が導出される。ビーム１７には所要のＤＣバイアス電圧Ｖ１が印加される。
【０００７】
この微小振動子１１では、入力電極１４に高周波信号Ｓ１が入力されると、ＤＣバイアス電圧Ｖ１が印加されたビーム１７と入力電極１４間に生じる静電気力でビーム１７が共振し、出力電極１５から目的周波数の高周波信号が出力される。この微小振動子１１によれば、入出力電極１４及び１５の対向面積が小さく且つ入出力電極１４及び１５間の間隔を大きくとれるので、図１２の振動子１に比べて入出力電極間の寄生容量Ｃ11が小さくなる。したがって、入出力電極１４、１５間の寄生容量Ｃ11を直接透過する信号、つまりノイズ成分が小さくなり、出力信号のＳＮ比が向上する。
【０００８】
一方、図１０に示すように、同一基板上に複数（いわゆる多数）の振動子（以下、振動子素子という）、例えば下部電極である入出力電極１４、１５とビーム１７を有する振動子素子２１〔２１Ａ，２１Ｂ，２１Ｃ〕を、入出力電極１４、１５を共通とするようにして並列接続し振動子群として構成し、全体の合成インピーダンスを下げて、高周波デバイスへの適用を可能にしたものも提案されている。
【０００９】
ところで、上述したように、静電駆動型の振動子は振動可能なビームと電極とから構成され、ビームがこれより離れて配置された電極により電気的に振動される。振動は基板に垂直な方向に励起される。ビームの機械的な共振現象から電気的な共振信号を取出すためには、ビームと電極間にＤＣバイアス電圧が印加されることが必須である。当然のこととして、ビームにはＤＣバイアス電圧を印加するための配線、いわゆるＤＣバイアス給電線が必要となる。
【００１０】
また、図１０で説明したように、静電駆動型の共振器のインピーダンスを下げるために、振動子素子の並列化が試みられている。これは、加工プロセスの立場から、巨大な１つの振動子よりも、適切な寸法の振動子を多数並列に配置する方が好都合であるからである。振動子の並列化に伴い、振動子素子間のＤＣバイアス給電線が必要となる。
【００１１】
しかし、並列化が進に従いインピーダンスは下がるが、同時に振動子系全体の設置面積、すなわち対地容量も大きくなる。信号の通路に接続された対地浮遊容量を通して信号が基板の側に漏洩することにより、出力信号の損失をもたらす。
故に、このような信号出力の損失を抑制する振動子の構造、配置、配線の仕方を見出すことが望まれている。
【００１２】
本発明は、上述の点に鑑み、対地浮遊容量を低減して信号出力の損失を抑制した微小振動子、この微小振動子を備えた半導体装置、及びこの微小振動子を信号フィルタとして備えた通信装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明に係る微小振動子は、基板上に下部電極に対向して静電駆動する梁を有した振動子素子が形成され、梁に接続された直流バイアス給電線の線幅が、前記梁の幅よりも狭い幅で形成されていることを特徴とする。
【００１４】
また、本発明に係る微小振動子は、基板上に、下部電極に対向して静電駆動する梁を有した複数の振動子素子が配列され、隣合う振動子素子の梁が直流バイアス給電線を介して接続され、直流バイアス給電線の線幅が、梁の幅よりも狭い幅で形成されていることを特徴とする。
複数の振動子素子としては、規則的に配列されて並列接続された振動子群として形成することができる。
【００１５】
また、本発明に係る微小振動子は、基板上に、下部電極に対向して静電駆動する梁を有した複数の振動子素子を規則的に配列してなる振動子群が形成され、各一方向に隣合う振動子素子の梁が直流バイアス給電線を介して接続され、一方向と交差する方向に隣合う振動子素子の直流バイアス給電線間の間隔が、梁間の間隔より大に設定されていることを特徴とする。
【００１６】
上記の振動子素子は、２次高調波振動モードで励振される振動子素子を用いることができる。
【００１７】
本発明に係る半導体装置は、上述したいずれかの微小振動子を有していることを特徴とする。
【００１８】
本発明に係る通信装置は、送信信号及び／又は受信信号の帯域制限を行うフィルタを備えた通信装置において、フィルタとして、上述したいずれかの微小振動子によるフィルタが用いられていることを特徴とする。
【発明の効果】
【００１９】
本発明に係る微小振動子によれば、振動部となる梁に直流バイアス電圧を供給するために、梁に接続された直流バイアス給電線の線幅を、梁の幅よりも狭い幅で形成することにより、直流バイアス給電線の配線面積が少なくなり、基板との間の対地容量を低減することができる。これにより、信号が基板側に漏洩することを最小限に抑制でき、信号出力の損失を抑えることができる。
【００２０】
本発明に係る微小振動子によれば、複数の振動子素子を配列してなる振動子群として構成するときに、隣合う振動子素子の梁間に接続された直流バイアス給電線の線幅を梁よりも狭い幅で形成することにより、振動子群全体での直流バイアス給電線の配線面積が大幅に小さくなり、基板との間の対地容量を低減することができる。これにより、信号が基板側に漏洩することを最小限に抑制でき、信号出力の損失を抑えることができる。
振動子群の振動子素子を規則的に配置することにより、振動子群の占有ウェハー面積を必要最小限にすることができる。
【００２１】
本発明に係る微小振動子によれば、レイアウトとして見たときに、一方向及びこれと交差する方向（他方向）に規則的に振動子素子が配置され、一方向に隣合う振動子素子の梁が互いに直流バイアス給電線を介して接続された構成において、その他方向に隣合う振動子素子の直流バイアス給電線間の間隔を、梁間の間隔より大に設定することにより、直流バイアス給電線の配線面積が小さくなり、上述と同様に信号の漏洩が抑制されて、信号出力の損失を抑えることができる。
【００２２】
本発明に係る半導体装置によれば、半導体装置の構成要素となる振動子に上述の本発明による微小振動子を用いることにより、信号出力の損失を抑えて優れた特性を有する半導体装置を提供することができる。
【００２３】
本発明に係る通信装置によれば、帯域フィルタの本発明の微小振動子によるフィルタを用いることにより、信号出力の損失を抑えて優れたフィルタ特性が得られ、信頼性の高い通信装置を提供することができる。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照して本発明の実施の形態を説明する。
【００２５】
本実施の形態に係る微小振動子は、例えば複数の振動子素子が配列され互いに並列接続された、いわゆる並列振動子にＤＣバイアス電圧を給電するために設けられるＤＣバイアス給電線、すなわち隣合う振動子素子のビーム（梁）間を結ぶ配線の幅を振動子素子のビームの幅よりも狭くして構成する。
微小振動子全体の対地容量は、信号配線、ＤＣバイアス給電線などの配線面積の増加に伴い増加するが、本実施の形態のようにＤＣバイアス給電線の線幅を狭めることにより、対地容量を減少させることができる。信号線路幅を狭めることは、信号路の配線抵抗を増すことになるので、信号線路幅を減らすことは困難である。しかし、ＤＣバイアス給電線の線幅の削減による信号強度への負の効果はない。
【００２６】
本実施の形態においては、振動子素子の配列を規則的にすることができる。ＤＣバイアス給電線に起因した対地容量を減らすためには、振動子素子間の距離の和が総体として短くなれば良い。例えば全く不規則に並べても良い。しかしながら、この場合に、多数の振動子素子を基板上に並べて作製しようとすると、プロセス管理上の種々の不具合が発生する。リソグラフィのためのマスクの作製は極めて面倒であるし、化学機械研磨（ＣＭＰ）によりウェハーの平坦化を行う場合、研磨量の不均一が発生する。実用性も勘案した場合、振動子素子を規則的に、可能な限り近接させて配置し、振動子群の設置面積を減らすことにより、振動子素子間の間隔を縮め、対地容量を減少させることが得策である。ウェハーの利用効率が高くなり、微小振動子あるいはこれを有して成る半導体装置が安価になるからである。
【００２７】
図１に、本発明に係る微小振動子の概念的な実施の形態を示す。本実施の形態で対象とする振動子素子は、マイクロスケール、ナノスケールの素子である。なお、本実施の形態では、一例として基板上に下部電極である入力電極及び出力電極と、両端を支持して振動するビームとを配置して構成される機械共振周波数１００ＭＨｚの静電駆動型振動子群を取り上げる。
【００２８】
本実施の形態に係る微小振動子３１は、図１に示すように、基板、本例では高抵抗シリコン基板の表面に絶縁膜が形成された基板上に、複数の静電駆動型の振動子素子３３からなる振動子群３４を配置して構成される。この振動子群３４は、複数の振動子素子３３を規則的に配列して構成するのが好ましい。本例では、振動子群３４内の振動子素子３３が格子状に縦横（垂直、水平）規則性をもって配列されている。各振動子素子３３は、後述する（図２を用いて詳述する）ように、下部電極である入力電極４３、出力電極４４及びＤＣバイアス給電線となる配線層４５と、両端を配線層４５に支持して振動電極となるビーム（梁）４７とで構成される。
【００２９】
各列の振動子素子３３は、互いに縦方向に隣合うビーム４７が配線層４５を介して共通に接続される。また各行の振動子素子３３は、入力電極４３及び出力電極４４が横方向に配列されている振動子素子３３の全てに対して共通となるように形成される。各振動子素子３３は、その入力電極４３を基板上に形成した信号線３６１に共通接続し、その出力電極４４を基板上に形成した信号線３６２に共通接続して、並列接続される。
【００３０】
そして、本実施の形態においては、振動子素子３３のビーム４７にＤＣバイアス電圧を供給するための配線層、すなわちＤＣバイアス給電線４５を接続すると共に、縦方向の隣合う振動子素子３３を結ぶＤＣバイアス給電線４５の線幅Ｗ１を、ビーム４７のビーム幅Ｗ２より狭くなるように形成して構成される。全体のレイアウトパターンで見ると、横方向に隣合う振動子素子３３のビーム４７間の間隔Ｗ３が、同じ振動子素子３３のＤＣバイアス給電線４５間の間隔Ｗ４より狭くなるように形成される。
【００３１】
図２は、図１のＡーＡ′線上の断面構造を示す。本例では各振動子素子３３を２次高調波振動モードで駆動する。
【００３２】
各振動子素子３３は、前述と同様に図２に示すように、シリコン基板４１の表面に例えばシリコン膜等の絶縁膜４２が形成された基板３２上に、下部電極となる入力電極４３及び出力電極４４と、入出力電極４３、４４を挟む両側の配線層、すなわちＤＣバイアス給電線４５を形成し、入出力電極４３、４４に対して空間４６を挟んで対抗する振動電極となるビーム（梁）４７を配置して構成される。ビーム４７は両端がＤＣバイアス給電線４５に電気的かつ機械的に接続されたアンカー部（支持部）４８に支持される。このビームはいわゆる両持ち梁構造に形成される。そして、このビーム４７とＤＣバイアス給電線４５との線幅が図１で説明したような関係に設定される。
【００３３】
この振動子素子３３は、前述と同様に、ビーム４７にＤＣバイアス給電線４５を通じてＤＣバイアス電圧を印加し、入力電極４３に周波数信号を入力すると、ビーム４７が共振し、出力電極４４に目的周波数の信号が出力される。この振動子素子３３は、図２に示すように、２次高調波振動モード４９で共振する。
【００３４】
次に、図３〜図５を用いて本実施の形態の微小振動子の製造方法を説明する。同図は、図１のＡーＡ′線上の断面構造を示す。工程の仕様は通常のＣＭＯＳ作製プロセスで用いられるものと同等である。
【００３５】
先ず、図３Ａに示すように、高抵抗のシリコン基板４１の上面に絶縁膜４２を形成する。本例では酸化シリコン薄膜（ＨＤＰ膜：High Density Plasma酸化膜）４２１と窒化シリコン膜４２２との複合膜５２を例えば２００ｎｍ程度成膜する。続けて、この絶縁膜５２上に導電性膜５３を成膜する。本例では、導電性を有する多結晶シリコン薄膜（ＰＤＡＳ膜：Phosphorus Doped Amorphous Silicon）５３を所要の膜厚、例えば３８０ｎｍ程度成膜する。次いで、多結晶シリコン５３をレジストマスク及びエッチング（本例ではドライエッチング）を用いてパターニングし、多結晶シリコン薄膜５３による下部電極である入力電極４３、出力電極４４、及びビームを固定するための配線層４５を形成する。この配線層４５は、ビームにＤＣバイアス電圧を供給するためのＤＣバイアス給電線となる。この配線層４５の形成に際しては、後で形成されるビーム４７の幅ｗ２より狭い幅Ｗ１となるようにパターニングする。
【００３６】
次に、図３Ｂに示すように、形成された入力電極４３、出力電極４４及び配線層４５を犠牲層５４で埋め戻し、下部電極の表面が露出するように平坦化する。本例では、犠牲層５４として絶縁膜の例えば酸化シリコン（ＨＤＰ膜）５４を用いて埋め戻し、化学機械研磨法（ＣＭＰ）により平坦化し、入力電極４３、出力電極４４及び配線層４５の表面を露出させる。
【００３７】
次に、図４Ｃに示すように、平坦化した表面上に、入出力電極４３、４４と後に形成されるビームとの間隔に応じた膜厚の犠牲層５５を成膜する。本例では、犠牲層５５として絶縁膜の例えば酸化シリコン薄膜（ＬＰ−ＴＥＯＳ：Low Pressure Tetra-Ethoxy-Silane）を成膜する。この酸化シリコン薄膜５５は多結晶５０ｎｍ程度の膜厚で成膜される。
【００３８】
次に、図４Ｄに示すように、犠牲層５５の配線層４５に対応した位置に配線層４５に達する開口５６を形成する。
【００３９】
次に、図５Ｅに示すように、多結晶シリコン膜（ＰＤＡＳ膜）５７を所望の膜厚で成膜した後、ビーム形状にパターニングして多結晶シリコン膜５７によるビーム（梁）４７を形成する。パターニングは、多結晶ドライエッチングで行うことができる。
【００４０】
次に、基板の他部の絶縁膜５２上に配線、パッドとなる例えばＡｌ−Ｓｉ薄膜を形成し、このＡｌ−Ｓｉ薄膜上に配線、パッドに対応したパターンのレジストマスクを形成する。そして、エッチング処理して、例えばフッ化水素液（ＤＨＦ）を用いて、不要なＡｌ−Ｓｉ薄膜、及び犠牲層５４、５５を選択的に除去する。これにより、図５Ｆに示すように、入出力電極４３、４４とビーム４７間に所望の間隔、例えば５０ｎｍ程度の間隔の空間４６が形成され、目的の微小振動子３１を得る。
【００４１】
本実施の形態に係る微小振動子３１によれば、振動子群３４に接続されるＤＣバイアス給電線４５、及び振動子群３４内の振動子素子３３と振動子素子３３を結ぶＤＣバイアス給電線４５の線幅Ｗ１を、ビーム４７の線幅Ｗ２より狭くして形成することにより、振動子群３４のＤＣバイアス給電線４５の配線面積が少なくなり、振動子群３４の系全体の対地容量を低減させることができる。これにより、信号線路３６２に接続された対地容量を通して、信号が基板側に漏洩することを最小限に抑制することができ、信号出力の損失を抑えることができる。
【００４２】
本実施の形態の微小振動子３１を構成要素として用いれば、低消費電力で優れた特性を有する信号処理装置を実現することができる。振動子素子３３での信号減衰の削減量に見合って後段のアンプでの消費電力が抑制できるからである。
また、規則的に振動子素子３３を配置することにより、振動子群３４の占有ウェハー面積を必要最小限に留めることができ、信号処理装置の性能の向上と低価格とを実現することができる。
【００４３】
次に、図６のモデルを用いて、本実施の形態に係るＤＣバイアス給電線４５の線幅の範囲について説明する。
抵抗値に限界は、ＤＣバイアス電圧の降下によって起こる振動子素子３３の共振周波数の低下をどの程度まで許すかにより、つまり、ＤＣバイアス給電線４５（直列に接続する振動子素子３３の個数と振動子素子間の間隔）により決まる。並列化した振動子素子の共振周波数がばらつくと、並列化振動子群の共振ピーク値が低下し共振帯域幅が広がり、並列化によるインピーダンス低減の効果を打ち消してしまう。想定するフィルタに求められる帯域幅と帯域内損失を勘案し、適当な値を決めることになる。
【００４４】
ここでは、経験的に、許される共振周波数の低下を０．１ＭＨｚとする。プルイン電圧の８０％程度のＤＣバイアス電圧をビームと下部電極間に印加した時の共振周波数のバイアス電圧依存性の実測値から共振周波数の変化分０．１ＭＨｚに対応するＤＣバイアス電圧の変化分を求めることができ、およそ０．５Ｖである。なお、プルイン電圧とは、ビームのＤＣバイアス電圧を印加したとき、ビームが撓んで下部電極に接触するときのＤＣ電圧をいう。振動子素子のビームの幅を狭めることは、上記のような共振特性の均質性に悪影響を及ぼす。振動子素子のビーム幅に対して、振動子素子間のＤＣバイアス給電線の線幅を相対的に狭めたデザインが有効となる。
【００４５】
図６Ａ，Ｂは、並列度Ｎ＝３００〜９００を想定し、直列接続する振動子素子の個数を３０個として、ＤＣバイアス給電線の線幅の見積もりを行うためのモデルを示す。配線であるＤＣバイアス給電線、ビームの材料として、ドープ多結晶シリコン薄膜（比抵抗が９．３×１０−４Ω・ｃｍ）を用いた場合には、限界配線幅Ｘ＝３×１０−６μｍとなり、ＤＣバイアス給電線は、ＣＭＯＳ作製工程で許される最小線幅で作製することが可能である。
【００４６】
図６では、ビーム４７における膜厚ｔ２，長さｒ２，幅ｗ２を、それぞれｔ２＝１μｍ、ｒ２＝１０μｍ、ｗ２＝７μｍとし、アンカー部４８の高さｈ２＝１μｍとし、隣合うビーム４７間の長さ、すなわちＤＣバイアス給電線４５の長さｒ１＝５μｍとしたときの、ＤＣバイアス給電線４５の限界配線幅Ｘを求めた。
０．５Ｖ＝１ｎＡ×３０×９×１０−４Ω・ｃｍ×｛１２×１０−４／（１×１０−４×７×１０−４）＋５×１０−４／（１×１０−４×Ｘ×１０−４）｝ｃｍ−４ 
これより、Ｘ＝３×１０−６μｍとなる。
【００４７】
次に、本実施の形態による微小振動子の対地容量評価をシミュレーションを用いて説明する。
先ず、有限要素法を用いて梁（ビーム）構造の機械的な特性を導出する。この目的のために、コベンター社製の「Ｃｏｖｅｎｔｏｒ  Ｗａｒｅ  （Ａｎａｌｙｚｅｒ）」を用いることができる。梁の形状、材質（比重、ヤング率、応力）を入力し、梁の共振周波数ｆ0 、有効質量ｍ、プルイン電圧Ｖｐを求める。
次に、Frank D.BannonIIIら（文献：Frank D.Bannon III, John R.Clark,ClarkT.-C.Nguyen,〃High-Q HF MicroelectromechanicalFilters〃,IEEE Journal of Solid-state Circuits,Vol,35,No4,April 2000,p512-p526を参照）により求められた解析的な方法を用いて、静電駆動方式の振動子の機械特性を電気的な等価回路定数に変換することができる。有限要素法計算で得られた、梁の共振周波数ｆ0 、有効質量ｍ、プルイン電圧Ｖｐから見積もられる適正駆動電圧、静電駆動型振動子の物理的な寸法（梁と下部電極間の間隔、電極面積）、Ｑ値（経験的な値）を入力パラメータとして用いる。
【００４８】
この手続を経て配線などに伴って発生する対地容量の影響のない場合の１つの振動子の電気的な等価回路定数を得ることができる。こうして得られた回路定数を振動子の並列度に応じて定数倍することにより、並列化した振動子の理想的な回路定数を得ることができる。
【００４９】
並列化された静電駆動方式の梁型振動子で構成されるフィルタ特性に与える対地容量の影響は、上記のようにして得られた振動子の等価回路定数を用いて求めた理想的なフィルタ回路に対値容量と、想定される後段回路のインピーダンスを付加し、対地容量の値を変数として回路のＳパラメータを求めて見ることで評価することができる。
【００５０】
図７及び図８には、それぞれ並列度Ｎ＝２００の場合の振動子の等価回路及び計算結果（アンプゲインの対地容量依存性）を示す。この見積もりでは、フィルタ後段にインピーダンス整合を成すためのバッファー・アンプを設けた。図７の等価回路では、振動子（振動子群）１００とこの振動子１００の梁にＤＣバイアス給電線１０１を通してＤＣ電源からＤＣバイアス電圧が供給される。信号線１０２の入力端に周波数信号Ｓが供給される。信号線１０２の出力側に対地容量Ｃ1 が接続され、さらに後段アンプ１０３が接続される。振動子１００の等価回路は、抵抗Ｒ，インダクタンスＬ，容量Ｃの直列回路と、容量Ｃ0 とが並列接続された形で表される。このシミュレーションでは、並列度Ｎ＝200、Ｃ0 ＝３．０×１０−１３ 、Ｒ＝３．１２３×１０２ 、Ｌ＝７．７６６×１０−５、Ｃ＝８．８４×１０−１５、後段アンプ１０３の抵抗をＲ＝１×１０３ とした。図８は、見かけ上のものであり、電力増幅が成されている訳ではない。対地容量が増すと効率的なインピーダンス変換ができなくなることが示されている。
【００５１】
得られた結果から透過特性の改善のためには、対地容量の低減が必須であることが分かる。対地容量は近似で言えば、デバイスの基板上に占める面積と正の相関を持っており、デバイスを小さくすればよいが、一方、静電駆動方式の梁型振動子は一般的に言えばインピーダンスが高く、電圧面積、梁の大きさ、信号線路幅の縮小はよりインピーダンスを上昇させることになり、並列化によるインピーダンスの減少の効果を相殺し、デバイスの特性を劣化させることとなる。一方、ＤＣバイアス給電線を流れる電流は１ｎＡ程度であり、ＤＣバイアス給電線を狭め線路抵抗を増加させてもその影響は極めて小さい。従って、ＤＣバイアス給電線の線幅を狭め対地容量を低減することは、デバイスの特性向上に有利な方策である。
【００５２】
上述の実施の形態の微小振動子では、複数の振動子素子を並列化して振動子群として構成した場合に適用したが、単体の振動子に対しても本発明は適用でき、基板への信号電力の漏洩を最小限に抑制することができる。
また、上述の実施の形態では、下部電極として入力電極及び出力電極を有した振動子素子を適用したが、図１２に示したビームを入力とし、下部電極は出力とした構成の振動子素子を適用することもできる。
さらに、上例では２次高調波振動モードの振動子素子を用いたが、その他の振動モードの振動子素子を用いることもできる。
【００５３】
本発明に係る他の実施の形態においては、上述の微小振動子を用いて、信号フィルタ、ミキサー、共振器、及びそれらが含まれるＳｉＰ（システム・イン・パッケージ）デバイスモジュール、ＳｏＣ（システム・オン・チップ）デバイスモジュール等の半導体装置を構成することができる。
本実施の形態に係る半導体装置によれば、半導体装置の構成要素となる振動子に上述の信号出力の損失の少ない微小振動子を用いることにより、優れた特性を有し、信頼性の高い半導体装置を提供することができる。
【００５４】
上述した実施の形態の静電駆動型の振動子群からなる微小振動子は、高周波（ＲＦ）フィルタ、中間周波数（ＩＦ）フィルタ等の帯域信号フィルタとして用いることができる。
【００５５】
本発明は、上述した実施の形態の微小振動子によるフィルタを用いて構成される携帯電話、無線ＬＡＮ機器、無線トランシーバ、テレビチューナ、ラジオチューナ等の、電磁波を利用して通信する通信装置を提供することができる。
【００５６】
次に、本例のフィルタを適用した通信装置の構成例を、図９を参照して説明する。
まず送信系の構成について説明すると、Ｉチャンネルの送信データとＱチャンネルの送信データを、それぞれデジタル／アナログ変換器（ＤＡＣ）２０１Ｉ及び２０１Ｑに供給してアナログ信号に変換する。変換された各チャンネルの信号は、バンド・パス・フィルタ２０２Ｉ及び２０２Ｑに供給して、送信信号の帯域以外の信号成分を除去し、バンド・パス・フィルタ２０２Ｉ及び２０２Ｑの出力を、変調器２１０に供給する。
【００５７】
変調器２１０では、各チャンネルごとにバッファアンプ２１１Ｉ及び２１１Ｑを介してミキサ２１２Ｉ及び２１２Ｑに供給して、送信用のＰＬＬ（phase-locked loop）回路２０３から供給される送信周波数に対応した周波数信号を混合して変調し、両混合信号を加算器２１４で加算して１系統の送信信号とする。この場合、ミキサ２１２Ｉに供給する周波数信号は、移相器２１３で信号位相を９０°シフトさせてあり、Ｉチャンネルの信号とＱチャンネルの信号とが直交変調されるようにしてある。
【００５８】
加算器２１４の出力は、バッファアンプ２１５を介して電力増幅器２０４に供給し、所定の送信電力となるように増幅する。電力増幅器２０４で増幅された信号は、送受信切換器２０５と高周波フィルタ２０６を介してアンテナ２０７に供給し、アンテナ２０７から無線送信させる。高周波フィルタ２０６は、この通信装置で送信及び受信する周波数帯域以外の信号成分を除去するバンド・パス・フィルタである。
【００５９】
受信系の構成としては、アンテナ２０７で受信した信号を、高周波フィルタ２０６及び送受信切換器２０５を介して高周波部２２０に供給する。高周波部２２０では、受信信号を低ノイズアンプ（ＬＮＡ）２２１で増幅した後、バンド・パス・フィルタ２２２に供給して、受信周波数帯域以外の信号成分を除去し、除去された信号をバッファアンプ２２３を介してミキサ２２４に供給する。そして、チャンネル選択用ＰＬＬ回路２５１から供給される周波数信号を混合して、所定の送信チャンネルの信号を中間周波信号とし、その中間周波信号をバッファアンプ２２５を介して中間周波回路２３０に供給する。
【００６０】
中間周波回路２３０では、供給される中間周波信号をバッファアンプ２２５を介してバンド・パス・フィルタ２３２に供給して、中間周波信号の帯域以外の信号成分を除去し、除去された信号を自動ゲイン調整回路（ＡＧＣ回路）２３３に供給して、ほぼ一定のゲインの信号とする。自動ゲイン調整回路２３３でゲイン調整された中間周波信号は、バッファアンプ２３４を介して復調器２４０に供給する。
【００６１】
復調器２４０では、供給される中間周波信号をバッファアンプ２４１を介してミキサ２４２Ｉ及び２４２Ｑに供給して、中間周波用ＰＬＬ回路２５２から供給される周波数信号を混合して、受信したＩチャンネルの信号成分とＱチャンネルの信号成分を復調する。この場合、Ｉ信号用のミキサ２４２Ｉには、移相器２４３で信号位相を９０°シフトさせた周波数信号を供給するようにしてあり、直交変調されたＩチャンネルの信号成分とＱチャンネルの信号成分を復調する。
【００６２】
復調されたＩチャンネルとＱチャンネルの信号は、それぞれバッファアンプ２４４Ｉ及び２４４Ｑを介してバンド・パス・フィルタ２５３Ｉ及び２５３Ｑに供給して、Ｉチャンネル及びＱチャンネルの信号以外の信号成分を除去し、除去された信号をアナログ／デジタル変換器（ＡＤＣ）２５４Ｉ及び２５４Ｑに供給してサンプリングしてデジタルデータ化し、Ｉチャンネルの受信データ及びＱチャンネルの受信データを得る。
【００６３】
ここまで説明した構成において、各バンド・パス・フィルタ２０２Ｉ，２０２Ｑ，２０６，２２２，２３２，２５３Ｉ，２５３Ｑの一部又は全てとして、本例の構成のフィルタを適用して帯域制限することが可能である。図９の例では、各フィルタをバンド・パス・フィルタとして構成したが、所定の周波数よりも下の周波数帯域だけを通過させるロー・パス・フィルタや、所定の周波数よりも上の周波数帯域だけを通過させるハイ・パス・フィルタとして構成して、それらのフィルタに本例の構成のフィルタを適用してもよい。また、図９の例では、無線送信及び無線受信を行う通信装置としたが、有線の伝送路を介して送信及び受信を行う通信装置が備えるフィルタに適用してもよく、さらに送信処理だけを行う通信装置や受信処理だけを行う通信装置が備えるフィルタに、本例の構成のフィルタを適用してもよい。
【００６４】
本実施の形態に係る通信装置によれば、帯域フィルタに本発明の微小振動子によるフィルタを用いることにより、信号出力の損失を抑えて優れたフィルタ特性が得られ、信頼性の高い通信装置を提供することができる。
【００６５】
図９の例では、各フィルタをバンド・パス・フィルタとして構成したが、所定周波数よりも下の周波数帯域だけを通過させるロー・パス・フィルタや、所定周波数よりも上の周波数帯域だけを通過させるハイ・パス・フィルタとして構成して、それらのフィルタに上述した実施の形態の構成のフィルタを適用してもよい。また、図９の例では、無線送信及び無線受信を行う通信装置としたが、有線の伝送路を介して送信及び受信を行う通信装置が備えるフィルタに適用してもよく、さらに送信処理だけを行う通信装置や受信処理だけを行う通信装置が備えるフィルタに、上述下実施の形態の構成のフィルタを適用してもよい。
【図面の簡単な説明】
【００６６】
【図１】本発明に係る微小振動子の一実施の形態を示す概略構成図である。
【図２】図１のＡーＡ′線上の断面図である。
【図３】Ａ〜Ｂ  本発明に係る微小振動子の製造方法の一実施の形態を示す製造工程図（その１）である。
【図４】Ｃ〜Ｄ  本発明に係る微小振動子の製造方法の一実施の形態を示す製造工程図（その２）である。
【図５】Ｅ〜Ｆ  本発明に係る微小振動子の製造方法の一実施の形態を示す製造工程図（その３）である。
【図６】Ａ，Ｂ  本発明に係るＤＣバイアス給電線の配線幅の説明に供するモデル図である。
【図７】対地容量評価のシミュレーションに係る微小振動子の等価回路図である。
【図８】対地容量評価のシミュレーションに係るアンプゲインの対地容量依存性のグラフである。
【図９】本発明に係る通信装置の一実施の形態を示す構成図である。
【図１０】複数の振動子素子を並列配置した微小振動子の例を示す構成図である。
【図１１】先行技術に係る静電駆動型の振動子を示す構成図である。
【図１２】従来の静電駆動型の振動子を示す構成図である。
【符号の説明】
【００６７】
３１・・微小振動子、３２・・基板、３３・・振動子素子、３４・・振動子群、３６（３６１、３６２）・・信号線、４３・・入力電極、４４・・出力電極、４５・・ＤＣバイアス給電線（配線層）、４６・・空間、４７・・ビーム（梁）
【図１】
2006217073.tif 000003
【図２】
2006217073.tif 000004
【図３】
2006217073.tif 000005
【図４】
2006217073.tif 000006
【図５】
2006217073.tif 000007
【図６】
2006217073.tif 000008
【図７】
2006217073.tif 000009
【図８】
2006217073.tif 000010
【図９】
2006217073.tif 000011
【図１０】
2006217073.tif 000012
【図１１】
2006217073.tif 000013
【図１２】
2006217073.tif 000014