(57)【要約】【課題】  半導体素子のノイズ（１／ｆノイズ等）測定において、低電流測定プローバなどの特殊かつ効果な装置を導入することなく、測定系へ影響を与える外来ノイズの侵入を最小限に抑えることができる技術を提供する。【解決手段】  ＭＯＳデバイス１１の１／ｆノイズ測定に影響するゲート側のフィルタ１７とドレイン側のプリアンプ１３の必要な機能のみを小型のモジュールとし、プローブ針を備えたマニピュレータに直接接続することにより、外来ノイズの影響を低減する。【選択図】  図１
2006030111.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子の電気的特性を測定評価する半導体評価装置であって、
前記半導体素子の電極に接触するプローブ針を備えたマニピュレータと、
前記プローブ針を介して前記半導体素子の電極に接続され、前記半導体素子の電気的特性の測定に必要な回路とを有し、
前記回路は、前記マニピュレータに直結されていることを特徴とする半導体評価装置。
【請求項２】
電界効果トランジスタの１／ｆノイズを測定評価する半導体評価装置であって、
前記電界効果トランジスタの第１電極に接触する第１プローブ針を備えた第１マニピュレータと、
前記電界効果トランジスタの第２電極に接触する第２プローブ針を備えた第２マニピュレータと、
前記第１プローブ針を介して前記電界効果トランジスタの第１電極に接続され、前記電界効果トランジスタの第１電極に侵入するノイズを除去するフィルタ回路と、
前記第２プローブ針を介して前記電界効果トランジスタの第２電極に接続され、前記電界効果トランジスタの出力信号を増幅する増幅回路とを有し、
前記フィルタ回路および前記増幅回路は、前記第１マニピュレータおよび前記第２マニピュレータに直結されていることを特徴とする半導体評価装置。
【請求項３】
半導体素子の電気的特性を測定評価する半導体評価装置であって、
前記半導体素子の電極に接触するプローブ針を備えたマニピュレータと、
前記マニピュレータが固定される基板とを有し、
前記マニピュレータは、外部からの制御により前記プローブ針を任意の位置に移動させる複数のモータを備え、
前記基板は、プローブカードと同じ形状であり互換性があることを特徴とする半導体評価装置。
【請求項４】
プローブカードに固定されたプローブ針を半導体装置の電極に接触させて電気的特性を測定評価する半導体評価装置であって、
前記プローブカードは、スイッチングマトリクスと接続するためのパッドと前記プローブ針とを結ぶ配線の間に、拡張基板を挿入するためのカードスロットを備えていることを特徴とする半導体評価装置。
【請求項５】
請求項４記載の半導体評価装置において、
前記拡張基板には、前記半導体装置の電気的特性の測定に必要な回路が搭載されることを特徴とする半導体評価装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体評価装置に関し、特に半導体素子のノイズ特性の測定評価に適用して有効な技術に関するものである。
【背景技術】
【０００２】
例えば、本発明者が検討した技術として、通常、半導体素子の１／ｆノイズ（フリッカ雑音）の測定では、低電流測定対応のプローバにプリアンプ、スペクトルアナライザなどを接続し、システムを構築し、測定を行っている。
【０００３】
例えば、１／ｆノイズの一般的な議論については、非特許文献１および２に記載されている。
【非特許文献１】ケイ・ケイ・ハン（Ｋ. Ｋ. Ｈｕｎｇ.），「アイ・イー・イー・イー  トランザクション  エレクトロン  デバイスィズ（ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎ    Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ）」，（米国），１９９０年，３７巻，ｐ．６５４
【非特許文献２】ケイ・ケイ・ハン（Ｋ. Ｋ. Ｈｕｎｇ.），「アイ・イー・イー・イー  トランザクション  エレクトロン  デバイスィズ（ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎ    Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ）」，（米国），１９９０年，３７巻，ｐ．１３２３
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、前記のような半導体素子のノイズ特性の測定技術について、本発明者が検討した結果、以下のようなことが明らかとなった。
【０００５】
図６に、本発明者が本発明の前提として検討した、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）デバイスの１／ｆノイズ測定回路の一例を示す。
【０００６】
図６に示すノイズ測定回路では、ＭＯＳデバイスの１／ｆノイズを測定するために、被測定デバイス（ＭＯＳデバイス）６１の電極にプローブ針を立て、被測定デバイス６１の入力側（ＭＯＳのゲート）では、電源６６からケーブル６５を通して電圧を印加し、出力側（ＭＯＳのドレイン）では、ケーブル６２でプリアンプ６３まで信号を伝送し、プリアンプ６３で増幅したノイズ信号をスペクトルアナライザ６４で測定する。この方法は、プローブ針とプリアンプ６３の間のケーブル６２、プローブ針と電源６６の間のケーブル６５の線長が長いため、ケーブル６２，６５に外来ノイズが侵入し、グランドループノイズが発生する。そして、ケーブル６２，６５から侵入した外来ノイズやグランドループノイズをプリアンプ６３が増幅してしまう。
【０００７】
そのために、外来ノイズの侵入を防ぐシールドボックス、あるいはプローバからのノイズ発生を抑えるための低電流測定対応プローバ等の高価な装置が必要となる。
【０００８】
そこで、本発明の目的は、半導体素子のノイズ（１／ｆノイズ等）測定において、低電流測定プローバなどの特殊かつ効果な装置を導入することなく、測定系へ影響を与える外来ノイズの侵入を最小限に抑えることができる技術を提供することにある。
【０００９】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
すなわち、本発明による半導体評価装置は、ＭＯＳデバイスの１／ｆノイズ測定に影響するゲート側のフィルタとドレイン側のプリアンプの必要な機能のみを小型のモジュールとし、プローブ針を備えたマニピュレータに直接接続することにより、外来ノイズの影響を低減するものである。
【発明の効果】
【００１２】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００１３】
（１）測定系へ影響を与える外来ノイズの侵入が最小限に抑えられるとともに、グランドループノイズが低減する。
【００１４】
（２）低電流測定対応プローバなど、特殊かつ高価な装置を導入せずに、量産対応のフルオートプローバなどで、１／ｆノイズ測定が可能となる。
【００１５】
（３）シールドすべき部分が小型のため、大型のシールドボックスを使用せずに１／ｆノイズ測定が可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１７】
（実施の形態１）
図１は、本発明の実施の形態１による半導体評価装置において、１／ｆノイズ測定回路を示す図である。
【００１８】
まず、図１により、本実施の形態１による半導体評価装置の構成の一例を説明する。本実施の形態１の半導体評価装置は、例えば、半導体基板上に形成されたＭＯＳデバイス（電界効果トランジスタ）の１／ｆノイズの測定システムとされ、ＭＯＳデバイス１１のドレイン出力を増幅するプリアンプ１３、その出力信号の周波数解析を行うスペクトルアナライザ１４、ＭＯＳデバイス１１のゲートに電圧を印加するための電源１６、ＭＯＳデバイス１１のゲート入力に侵入するノイズを除去するローパスフィルタ１７などから構成されている。
【００１９】
電源１６の出力はケーブル１５を介してローパスフィルタ１７に入力し、ローパスフィルタ１７の出力はプローブ針（第１プローブ針）を介してＭＯＳデバイス１１のゲート（第１電極）に入力し、ＭＯＳデバイス１１のドレイン出力（第２電極）はプローブ針（第２プローブ針）を介してプリアンプ１３に入力し、プリアンプ１３の出力はケーブル１２を介してスペクトルアナライザ１４に入力している。
【００２０】
１／ｆのノイズ測定は、ＭＯＳデバイス１１のゲート電極、ドレイン電極およびソース電極にプローブ針を接触させて行う。ＭＯＳデバイス１１の入力側（ゲート）では、電源１６からケーブル１５を通して電圧を印加し、出力側（ドレイン）では、プリアンプ１３で増幅したノイズ信号をケーブル１２で伝送し、スペクトルアナライザ１４で測定する。プローブ針はマニピュレータに固定され、任意に移動が可能である。プリアンプ１３およびローパスフィルタ１７は、小型化され、マニピュレータに直結されている。
【００２１】
なお、ローパスフィルタ１７は、最もシンプルなＲ（抵抗）とＣ（容量）との構成となっているが、他の回路構成のパッシブフィルタまたはアクティブフィルタでもよい。
【００２２】
プリアンプ１３を小型化し、マニピュレータに直結する構造にすることにより、ケーブル長をゼロとし、被測定ＭＯＳデバイス１１とプリアンプ１３入力の距離を最小にすることで、外来ノイズの侵入経路を最小にすることが可能になる。
【００２３】
測定に影響を与えるＭＯＳデバイス１１のゲート側も、フィルタ１７を小型化し、マニピュレータに直結する構造とすることにより、ゲートから侵入するノイズを除去することができ、外来ノイズの影響を最小にすることができる。
【００２４】
また、プリアンプ１３、ノイズフィルタ１７のグランド端子、ソース、基板電位が、マニピュレータ付近で直結できるため、測定に影響を及ぼすグランドループノイズを最小に抑えることができる。測定系全体のグランドループは、フィルタ１７およびプリアンプ１３の外側になるため、ここから発生するグランドループノイズは増幅されないため、影響を小さく抑えることができる。
【００２５】
そして、プリアンプ１３、フィルタ１７などの測定回路要素を内蔵する筐体の小型化により、プリアンプ１３、フィルタ１７を装置のシールドボックス内に設置できるため、特別なシールドなどの付属装置を必要としない。
【００２６】
さらにまた、ゲート電源１６、フィルタ１７をさらに小型化し、プローブ針の先端近くにレイアウトすることにより、ＤＵＴとの配線距離を極限まで短くすることが可能になり、耐ノイズ性をさらに向上させることが可能になる。
【００２７】
本実施の形態１による半導体評価装置は、ＭＯＳデバイスの熱雑音、バイポーラトランジスタ等の１／ｆノイズや熱雑音等、ＤＵＴ（Ｄｅｓｉｇｎ  Ｕｎｄｅｒ Ｔｅｓｔ）のノイズ測定全般に応用できる。
【００２８】
したがって、本実施の形態１による半導体評価装置によれば、低電流測定対応プローバなど、特殊かつ高価な装置を導入せずに、量産対応のフルオートプローバなどで、１／ｆノイズ測定が可能となる。また、シールドすべき部分が小型のため、大型のシールドボックスを使用せずに１／ｆノイズ測定が可能となる。
【００２９】
（実施の形態２）
図２は、本発明の実施の形態２による半導体評価装置において、マニピュレータの設置方法を示す図、図３（ａ），（ｂ）は、本実施の形態２による小パッド対応のマニピュレータ制御方法を示す説明図である。
【００３０】
本実施の形態２による半導体評価装置は、プローブカードと同等の基板２１上に自動制御マニピュレータ２２ａ，２２ｂを配置し、プローブカードと互換性を持たせたシステムである。
【００３１】
マニピュレータ２２ａ，２２ｂは、プローブカードと同じ形状の基板（ステンレス製など）２１に固定されている。マニピュレータ２２ａ，２２ｂには、プローブ針２３ａ，２３ｂが固定されている。なお、図２では、マニピュレータ２２ａ，２２ｂが２個であるが、２個に限定されずいくつであってもよい。
【００３２】
マニピュレータ２２ａ，２２ｂを使用して測定評価を行う時には、この基板２１を、プローブカードの代わりに、オートプローバのカードホルダーに固定する。
【００３３】
この構成により、プローブ針２３ａ，２３ｂと測定器をケーブルで直結できるため、測定精度を向上させることができる。
【００３４】
プローブカードの面積内に、マニピュレータ２２ａ，２２ｂが収まらない場合には、プローブカード上に、より大きな基板を乗せることで対処する。
【００３５】
ロジックテスタのように、より大型のパフォーマンスボードを使用している場合、そのボードと同じ構造のアダプターボードを用意すれば、他形状の装置でも応用できる。
【００３６】
現在のフルオートプローバの多くは、針当て用の顕微鏡を装備していない。これに対して、このマニピュレータ２２ａ，２２ｂを使用する場合には、プローブヘッドを使用しないことが明らかなので、小型の顕微鏡を、カード上に設置すればよい。あるいはシールドボックスに固定することにより対処できる。
【００３７】
基板２１を強磁性体（鉄など）にすれば、磁気シールドとしても機能する。
【００３８】
外部からのソフトウェアの制御により、プローブ針２３ａ，２３ｂを任意の位置に移動させるため、マニピュレータ２２ａ，２２ｂをＸ軸、Ｙ軸およびＺ軸のステッピングモータで駆動する構造にすることも可能である。この場合、以下のメリットが考えられる。
【００３９】
（１）異なるパッドレイアウトのＴＥＧ（Ｔｅｓｔ  Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）に対して、ソフトウェアで対応できるので、新デバイスに柔軟に対処できる。
【００４０】
（２）ＴＥＧ上に、異なるパッドレイアウトの回路がある場合でも、ソフトウェア制御で、連続的に測定が可能になる。従来のプローブカードでは、不可能である。
【００４１】
（３）ステッピングモータによる制御が可能になると。プローブ針２３ａ，２３ｂの位置決めは、フルオートプロ−バ内蔵のカメラによる画像処理により、制御することができる。そのため、顕微鏡を追加するなどの改造が不要になる。
【００４２】
（４）ステッピングモータにより、プローブ針２３ａ，２３ｂをＤＵＴのパッドに当てる場合、垂直（Ｚ軸）方向の動作と水平（Ｘ・Ｙ軸）方向の動作を同時に制御し、プローブ針がパッドに接触した後、斜めにマニピュレータを下げることにより、オーバードライブによる、プローブ針の水平方向へのスライド量を低減させることができる。この様子を図３に示す。これによって、小パッド対応が可能になる。
【００４３】
図３（ａ）は従来の方式を示し、図３（ｂ）は本実施の形態２の方式を示す。従来の方式は、図３（ａ）に示すように、プローブ針２３がパッド２４に接触した後、マニピュレータ２２を垂直に下げているため、プローブ針２３が水平方向へスライドしてしまう。そのため、小パッドへの対応が困難になる。
【００４４】
一方、本実施の形態２による方式は、図３（ｂ）に示すように、プローブ針２３がパッド２４に接触した後、マニピュレータ２２を斜めに下げるため、プローブ針２３のスライド量を小さくすることができ、小パッド対応が可能になる。
【００４５】
（実施の形態３）
図４は、本発明の実施の形態３による半導体評価装置において、拡張基板用カードスロットを備えたプローブカードの構成を示す図、図５（ａ），（ｂ），（ｃ）は、プローブカード上の拡張基板用カードスロット部分の構造を示す図である。
【００４６】
本実施の形態３による半導体評価装置は、拡張基板４２を挿入するためのカードスロット４３をプローブカード４１上に設置し、拡張基板４２により測定回路を追加することができるようにしたシステムである。
【００４７】
実際のプローブカード４１のチャンネルは、数十〜数百あるが、図４では簡略化のため、１チャンネルのみを示している。この構造では、スイッチングマトリックスの接続ピンのパッド４４とプローブ針の端子４５との間の配線パターン４６に切り込みを入れ、小型のカードスロット４３を付けている。
【００４８】
拡張基板（オプションカード）４２には、ノイズ測定回路、インピータンス変換回路、分周器などが搭載される。プローブカード４１上のカードスロット４３に、必要な拡張基板４２を差し込むことにより、プリアンプなどの追加回路を組み込むことができる。
【００４９】
カードスロット４３部分のプローブカード４１上の配線パターン４６は、図５（ａ）のようなパターンとする。通常のプローブカードとしてのみ使用したいチャンネルは、図５（ｂ）に示すように、ジャンパ線５１で配線パターン４６をショートさせる。オプション回路を追加したいチャンネルには、図５（ｃ）に示すように、配線パターン４６の開放部分に小型のカードスロット４３を設け、必要に応じて、回路を搭載した拡張基板４２を差し込むことで、特殊な測定が可能になる。拡張基板４２を使用しない場合には、カードスロット４３にショートプラグを差し込んでおく。
【００５０】
拡張基板４２への電源の供給などは、空いているチャンネルのスロットから、ケーブルによって供給する構造とする。これにより、測定装置の電源を使用することが可能になり、測定の自動化が容易になる。
【００５１】
そして、拡張基板４２から直接同軸ケーブルなどにより信号を取り出すことで、より高精度の測定が可能になる。
【００５２】
拡張基板４２は、スロット部分を規格化した万能基板を用意することにより、ユーザ自身で回路を自作し組み込むことが可能になる。また、拡張基板４２をブレッドボードとすることで、ユーザが必要に応じた回路を臨時に組み込むことが可能になると同時に、オプション回路の開発が容易になる。
【００５３】
また、拡張基板４２に、切り替え回路を付加し、通常のプロービングとオプション回路による測定とを切り替えられる構造とする。これにより、測定の完全自動化が容易になる。
【００５４】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００５５】
例えば、前記実施の形態においては、１／ｆノイズの測定システムについて説明したが、これに限定されるものではなく、熱雑音測定など他の微小信号を扱う測定システムについても適用可能である。
【産業上の利用可能性】
【００５６】
本願において開示される発明は、半導体素子などのノイズ測定システムについて適用可能である。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施の形態１による半導体評価装置において、１／ｆノイズ測定回路を示す図である。
【図２】本発明の実施の形態２による半導体評価装置において、マニピュレータの設置方法を示す図である。
【図３】（ａ），（ｂ）は、本発明の実施の形態２による半導体評価装置において、小パッド対応のマニピュレータ制御方法を示す説明図である。
【図４】本発明の実施の形態３による半導体評価装置において、拡張基板用カードスロットを備えたプローブカードの構成を示す図である。
【図５】（ａ），（ｂ），（ｃ）は、本発明の実施の形態３による半導体評価装置において、プローブカード上の拡張基板用カードスロット部分の構造を示す図である。
【図６】本発明の前提として検討した、ＭＯＳデバイスの１／ｆノイズ測定回路を示す図である。
【符号の説明】
【００５８】
１１  ＭＯＳデバイス
１２，１５，６２，６５  ケーブル
１３，６３  プリアンプ
１４，６４  スペクトルアナライザ
１６，６６  電源
１７  フィルタ
２１  基板
２２，２２ａ，２２ｂ  マニピュレータ
２３，２３ａ，２３ｂ  プローブ針
２４  パッド
４１  プローブカード
４２  拡張基板
４３  カードスロット
４４  接続ピンのパッド
４５  プローブ針の端子
４６  配線パターン
５１  ジャンパ線
６１  被測定デバイス
【図１】
2006030111.tif 000003
【図２】
2006030111.tif 000004
【図３】
2006030111.tif 000005
【図４】
2006030111.tif 000006
【図５】
2006030111.tif 000007
【図６】
2006030111.tif 000008