(57)【要約】 【課題】消耗電極式パルスアーク溶接において、平均アーク長を短く設定して高速溶接等を行うときのアーク長制御性を向上させる。【解決手段】本発明は、ピーク電圧及びベース電圧からなる溶接電圧Ｖｗの平均値を算出し，この溶接電圧平均値が予め定めた電圧設定値と略等しくなるようにパルス周期を制御してアーク長を適正値に維持するパルスアーク溶接のアーク長制御方法であって、ベース期間中に短絡状態Ｔｓになりベース電圧から短絡電圧Ｖｓに変化したときは、この短絡電圧Ｖｓをベース電圧下限値Ｖｂｔに制限して上記溶接電圧平均値を算出するアーク長制御方法において、上記ベース電圧下限値Ｖbtを、短絡期間Ｔｓの時間経過に伴ってより低い値に変化させる。【選択図】  図１
2006263757.tif 000002
【特許請求の範囲】
【請求項１】
溶接ワイヤにピーク期間中のピーク電流の通電とベース期間中のベース電流の通電とを１パルス周期として繰り返して通電すると共に、前記ピーク期間中のピーク電圧及び前記ベース期間中のベース電圧からなる溶接電圧の平均値を算出し，この溶接電圧平均値が予め定めた電圧設定値と略等しくなるように前記パルス周期又は前記ピーク期間又は前記ピーク電流又は前記ベース電流の少なくとも１つ以上を制御してアーク長を適正値に維持するパルスアーク溶接のアーク長制御方法であって、
前記ベース期間中に溶接ワイヤと母材とが短絡状態になり前記ベース電圧から短絡電圧に変化したときはこの短絡電圧を前記ベース電圧値よりも所定値だけ低い値であるベース電圧下限値に制限して前記溶接電圧平均値を算出するパルスアーク溶接のアーク長制御方法において、
前記ベース電圧下限値を前記短絡期間の時間経過に伴ってより低い値に変化させる、ことを特徴とするパルスアーク溶接のアーク長制御方法。
【請求項２】
請求項１記載のベース電圧下限値の変化がステップ状である、ことを特徴とするパルスアーク溶接のアーク長制御方法。
【請求項３】
請求項１記載のベース電圧下限値の変化がスロ−プ状である、ことを特徴とするパルスアーク溶接のアーク長制御方法。
【請求項４】
請求項１〜３のいずれか１項に記載のベース電圧下限値の変化に最大下限値の制限を設けた、ことを特徴とするパルスアーク溶接のアーク長制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、短絡期間中の短絡電圧値を制限することによってアーク長制御性を向上させることができるパルスアーク溶接のアーク長制御方法に関するものである。
【背景技術】
【０００２】
消耗電極式アーク溶接において、良好な溶接品質を得るためには、溶接中のアーク長を適正値に維持する必要がある。ピーク期間中のピーク電流の通電とベース期間中のベース電流の通電とを１パルス周期として繰り返して通電する消耗電極式パルスアーク溶接においては、溶接電圧平均値が予め定めた電圧設定値と略等しくなるようにパルス周期等を制御してアーク長を適正値に維持するアーク長制御方法が従来から使用されている。以下、この従来技術のパルスアーク溶接のアーク長制御方法について説明する。
【０００３】
図４は、パルスアーク溶接の電流・電圧波形図である。同図（Ａ）は消耗電極である溶接ワイヤを通電する溶接電流Ｉｗの時間変化を示し、同図（Ｂ）は給電チップ・母材間に印加する溶接電圧Ｖｗの時間変化を示す。以下、同図を参照して説明する。
【０００４】
同図（Ａ）に示すように、時刻ｔ１〜ｔ２のピーク期間Ｔｐ中は、溶滴移行させるための大電流値のピーク電流Ｉｐが通電し、同図（Ｂ）に示すように、アーク長に略比例したピーク電圧Ｖｐが給電チップ・母材間に印加する。続いて，同図（Ａ）に示すように、時刻ｔ２〜ｔ３のベース期間Ｔｂ中は、アークを維持しつつ溶滴を成長させないための小電流値のベース電流Ｉｂが通電し、同図（Ｂ）に示すように、アーク長に略比例したベース電圧Ｖｂが印加する。以下の説明において、ピーク電圧Ｖｐ及びベース電圧Ｖｂは、アーク発生中の電圧値を示し、短絡期間中は短絡電圧と表記して区別する。
【０００５】
溶接品質は、ピーク期間Ｔｐ及びベース期間Ｔｂからなるパルス周期Ｔｆ中の平均アーク長に大きく影響される。したがって、良好な溶接品質を得るためには、平均アーク長を適正値に制御する必要がある。一般的に、瞬時瞬時のアーク長は、ピーク電圧Ｖｐ及びベース電圧Ｖｂからなる溶接電圧Ｖｗに略比例する。したがって、平均アーク長は、溶接電圧平均値Ｖａと略比例することになる。この関係を利用して、溶接電圧平均値Ｖａを検出し、この検出値が予め定めた電圧設定値Ｖｒと略等しくなるように溶接電圧Ｖｗを制御する。この溶接電圧Ｖｗの制御方法としては、同図に示すように、パルス周期Ｔｆ、ピーク期間Ｔｐ、ピーク電流Ｉｐ又はベース電流Ｉｂの少なくとも１つ以上の値をフィードバック制御によって変化させる方法が従来から慣用されている。
【０００６】
上述したように、従来技術では、溶接電圧Ｖｗを検出し、この溶接電圧検出値から溶接電圧平均値Ｖａを算出してアーク長を制御する。しかしながら、図５で後述するように、パルスアーク溶接では溶滴移行に伴って短時間の短絡が発生することが多い。通常、溶滴移行はピーク期間Ｔｐ終了後のベース期間Ｔｂ中に行われることが多いために、短絡はベース期間Ｔｂ中にほとんど発生する。この短絡期間Ｔｓ中の短絡電圧Ｖｓを含めて溶接電圧平均値Ｖａが算出させるために、溶接電圧平均値Ｖａと平均アーク長との間に誤差が生じる。このために、アーク長制御性が悪くなるという問題があった。この問題を解決するために、以下に説明する従来技術が提案されている。
【０００７】
図５は、短絡が発生したときの従来技術のアーク長制御方法を示す波形図である。同図（Ａ）は溶接電圧Ｖｗの、同図（Ｂ）は溶接電圧制限値Ｖｆの、同図（Ｃ）はアーク長Ｌａの時間変化を示し、同図（Ｄ）〜（Ｆ）は各時刻におけるアーク発生部の様子を示す。以下、同図を参照して説明する。
【０００８】
同図（Ａ）に示すように、ベース期間中の時刻ｔ４において溶滴が移行する際に、時刻ｔ４〜ｔ５の期間（短絡期間Ｔｓ）中短時間の短絡が発生する。この短絡期間Ｔｓ中の溶接電圧Ｖｗはベース電圧Ｖｂから短絡電圧Ｖｓに変化する。ベース電圧Ｖｂは１５〜２５Ｖ程度であり、短絡電圧Ｖｓは数Ｖ程度である。
【０００９】
同図（Ｃ）に示すように、アーク長Ｌａは、時刻ｔ１〜ｔ２のピーク期間中は次第に長くなる。これは、同図（Ｄ）に示すように、ピーク電流の通電によって溶接ワイヤ１先端が溶融されて溶滴１ａが形成されるためである。続く時刻ｔ２〜ｔ３のピーク立下り期間からベース期間にかけての期間中のアーク長Ｌａは、次第に短くなる。これは、溶滴１ａの上部にくびれ１ｂが発生して溶滴１ａが下方へ移動するのでアーク長Ｌａが短くなるためである。続く時刻ｔ３〜ｔ４の期間中は、溶滴１ａが重力によって急速に落下してくびれ部１ｂが細く伸びるために、アーク長Ｌａは急速に短くなる。そして、時刻ｔ４において、同図（Ｅ）に示すように、くびれ部１ｂが細く伸びた状態で溶滴１ａが母材２と接触して短絡状態となる。時刻ｔ５において溶滴１ａが溶融池の表面張力によって移行すると、同図（Ｆ）に示すように、アーク３が再発生し、同図（Ｃ）に示すように、アーク長Ｌａは長くなる。続く時刻ｔ５〜ｔ６の期間中は、ベース電流が溶接ワイヤ１を溶融しない低い値であるために、ワイヤ先端には溶滴１ａは形成されずに溶接ワイヤ１が定速送給されるので、同図（Ｃ）に示すように、アーク長Ｌａは次第に短くなる。上述した動作によって時刻ｔ１〜ｔ６のパルス周期中の平均アーク長が適正値になるように制御される。
【００１０】
同図（Ｅ）に示すように、時刻ｔ４において短絡が発生したときはくびれ部１ｂが細く伸びた状態にある。ワイヤ先端の溶融部と母材間の距離を実質的なアーク長Ｌｂと定義すると、同図（Ｄ）〜（Ｆ）に示すように、なだらかに短くなる。この実質的なアーク長Ｌｂは、同図（Ｃ）に示すように、時刻ｔ２〜ｔ５にかけてなだらかに低下する。特に、時刻ｔ３〜ｔ４にかけてのアーク長Ｌａの急激な変化は、くびれ部１ｂが伸びて短絡することに起因しており、溶接品質を決める平均アーク長には実質的なアーク長Ｌｂを使用する方がよい。このために、従来技術では、時刻ｔ４〜ｔ５の短絡期間Ｔｓ中の実質的なアーク長Ｌｂを検出するために、同図（Ｂ）に示すように、短絡電圧Ｖｓをベース電圧下限値Ｖbtに制限して溶接電圧制限値Ｖｆを算出している。すなわち、溶接電圧制限値Ｖｆは、同図（Ａ）に示す溶接電圧Ｖｗに対して短絡期間Ｔｓの短絡電圧Ｖｓをベース電圧下限値Ｖbtに制限し、それ以外の期間の電圧はそのままとしたものである。この溶接電圧制限値Ｖｆを使用して溶接電圧平均値Ｖａを算出しアーク長制御を行うことによって、同図（Ｃ）に示す実質的なアーク長Ｌｂを含む平均アーク長を適正値に維持することができる。
【００１１】
上記のベース電圧下限値Ｖbtは、ベース電圧基準値Ｖbc及び予め定めた修正値ΔＶを入力として、Ｖbt＝Ｖbc−ΔＶによって設定される。修正値ΔＶは１〜３Ｖ程度であり、溶接ワイヤの材質、ワイヤ送給速度等の溶接条件に応じて適正値に設定する。上記のベース電圧基準値Ｖbcは、溶接条件に応じて予め定めた値でもよいし、短絡発生直前のベース電圧値でもよい。さらに、ベース電圧基準値Ｖbcは、所定期間にわたるベース電圧の移動平均値でもよい。（上述した従来技術については特許文献１、２を参照）
【００１２】
【特許文献１】特開２００３−３１１４０９号公報
【特許文献２】特開２００５−３４８５３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
図６は、高速溶接等において平均アーク長を短く設定したときの図５に対応する波形図である。同図（Ａ）〜（Ｆ）に示す各信号は図５と同一である。平均アーク長が図５に比べて短いために、同図（Ａ）に示す溶接電圧Ｖｗ及び同図（Ｂ）に示す溶接電圧制限値Ｖｆの瞬時値は低くなる。また、同図（Ｃ）に示すアーク長Ｌａの瞬時値も短くなる。
【００１４】
平均アーク長が短くなると、同図（Ａ）に示すように、短絡期間Ｔｓが長くなる傾向にある。この短絡期間Ｔｓ中は、同図（Ｂ）に示すように、短絡電圧Ｖｓはベース電圧下限値Ｖbtに制限される。これは、同図（Ｃ）に示すように、実質的なアーク長Ｌｂを検出してアーク長制御性を向上させるためであった。
【００１５】
平均アーク長の設定が短くなると、瞬時的なアーク長が短くなり、溶滴移行と関係のない短絡が発生してスパッタが多く発生したり溶接状態が不安定になったりしやすい。このために、アーク長をより高精度に制御する必要がある。この１つの方法としてフィードバック制御系の増幅率を高くする方法がある。しかし、この方法では、フィードバック制御系が不安定になりやすいために限界があった。
【００１６】
そこで、本発明では、平均アーク長を短く設定したときにアーク長制御性を向上させることができるパルスアーク溶接のアーク長制御方法を提供する。
【課題を解決するための手段】
【００１７】
上述した課題を解決するために、第１の発明は、溶接ワイヤにピーク期間中のピーク電流の通電とベース期間中のベース電流の通電とを１パルス周期として繰り返して通電すると共に、前記ピーク期間中のピーク電圧及び前記ベース期間中のベース電圧からなる溶接電圧の平均値を算出し，この溶接電圧平均値が予め定めた電圧設定値と略等しくなるように前記パルス周期又は前記ピーク期間又は前記ピーク電流又は前記ベース電流の少なくとも１つ以上を制御してアーク長を適正値に維持するパルスアーク溶接のアーク長制御方法であって、
前記ベース期間中に溶接ワイヤと母材とが短絡状態になり前記ベース電圧から短絡電圧に変化したときはこの短絡電圧を前記ベース電圧値よりも所定値だけ低い値であるベース電圧下限値に制限して前記溶接電圧平均値を算出するパルスアーク溶接のアーク長制御方法において、
前記ベース電圧下限値を前記短絡期間の時間経過に伴ってより低い値に変化させる、ことを特徴とするパルスアーク溶接のアーク長制御方法である。
【００１８】
また、第２の発明は、第１の発明記載のベース電圧下限値の変化がステップ状である、ことを特徴とするパルスアーク溶接のアーク長制御方法である。
【００１９】
また、第３の発明は、第１の発明記載のベース電圧下限値の変化がスロ−プ状である、ことを特徴とするパルスアーク溶接のアーク長制御方法である。
【００２０】
また、第４の発明は、第１〜第３の発明のいずれかに記載のベース電圧下限値の変化に最大下限値の制限を設けた、ことを特徴とするパルスアーク溶接のアーク長制御方法である。
【発明の効果】
【００２１】
本発明によれば、短絡期間Ｔｓの経過時間に伴ってベース電圧下限値Ｖbtをより低い値にステップ状又はスロープ状に変化させることによって、溶接電圧Ｖｗによるアーク長の検出に短絡期間長さによるアーク長の検出を加味することができる。このために、平均アーク長を短く設定して比較的長い短絡が発生する高速溶接等において、アーク長を高精度に検出することができ、アーク長制御性が向上する。
【発明を実施するための最良の形態】
【００２２】
以下、図面を参照して本発明の実施の形態について説明する。
【００２３】
［実施の形態１］
図１は、本発明の実施の形態１に係るパルスアーク溶接のアーク長制御方法を示す波形図である。同図（Ａ）は溶接電圧Ｖｗの、同図（Ｂ）は溶接電圧制限値Ｖｆの、同図（Ｃ）はアーク長Ｌａの時間変化を示し、同図（Ｄ）〜（Ｆ）は各時刻におけるアーク発生部の様子を示す。同図は、上述した図６と対応しており、平均アーク長を短く設定した場合である。同図において、時刻ｔ４〜ｔ５の短絡期間Ｔｓ以外の期間の動作は、上述した図５及び図６と同一であるので説明は省略する。以下、短絡期間Ｔｓの動作について説明する。
【００２４】
実施の形態１では、同図（Ｂ）に示すように、短絡期間Ｔｓ中の時間経過に伴ってベース電圧下限値Ｖbtの値を次第に低くする。この低下させる傾斜Ｓ［V/ms］は、０．３〜３程度の範囲であり、溶接ワイヤの材質、ワイヤ送給速度等の溶接条件に応じて適正値に設定される。このようにベース電圧下限値Ｖbtを低下させる理由は、以下のとおりである。すなわち、平均アーク長が低くなると、溶滴移行に伴う短絡期間Ｔｓの時間長さが略比例して長くなる傾向にある。そこで、平均アーク長を溶接電圧平均値によって検出するときに、短絡期間Ｔｓの長さに応じてベース電圧下限値Ｖbtを低下させれば短絡期間長さと平均アーク長との比例関係の情報を内包させることができる。これにより、平均アーク長をピーク電圧及びベース電圧に加えて短絡期間長さによって高精度に検出することができる。この結果、平均アーク長が短く設定された場合でも、アーク長制御性を向上させることができる。
【００２５】
図２は、実施の形態１に係るパルスアーク溶接のアーク長制御方法を実施するための溶接電源のブロック図である。電源主回路ＰＭは、３相２００Ｖ等の商用電源を入力として、後述する電流誤差増幅信号Ｅｉに従ってインバータ制御、チョッパ制御等の出力制御を行い、溶接電流Ｉｗ及び溶接電圧Ｖｗを出力する。溶接ワイヤ１はワイヤ送給装置の送給ロール５の回転によって溶接トーチ４内を通って送給されて、母材２との間でアーク３が発生する。
【００２６】
電圧検出回路ＶＤは、溶接電圧Ｖｗを検出して、電圧検出信号Ｖｄを出力する。ベース電圧基準値算出回路ＶＢＣは、この電圧検出信号Ｖｄを入力して、所定期間にわたるベース電圧の移動平均値を算出し、ベース電圧基準値信号Ｖbcとして出力する。このベース電圧基準値信号Ｖbcは、上述したように、予め定めた値でもよいし、短絡発生直前のベース電圧値でもよい。短絡期間検出回路ＴＳは、上記の電圧検出信号Ｖｄの値によって短絡の発生を検出し短絡期間中Ｈｉｇｈレベルになる短絡期間信号Ｔｓを出力する。ベース電圧下限値算出回路ＶＢＴは、上記のベース電圧基準値信号Ｖbc及び上記の短絡期間信号Ｔｓを入力として、短絡期間の時間経過に伴ってベース電圧基準値信号Ｖbcの値からより低い値に変化するベース電圧下限値信号Ｖbtを出力する。電圧制限値算出回路ＶＦは、上記の電圧検出信号Ｖｄ及び上記のベース電圧下限値信号Ｖbtを入力として、短絡期間中の電圧をベース電圧下限値に制限して、電圧制限値信号Ｖｆを出力する。電圧平均値算出回路ＶＡは、この電圧制限値信号Ｖｆの平均値を算出して、電圧平均値信号Ｖａを出力する。
【００２７】
電圧設定回路ＶＲは、予め定めた電圧設定信号Ｖｒを出力する。電圧誤差増幅回路ＥＶは、この電圧設定信号Ｖｒと上記の電圧平均値信号Ｖａとの誤差を増幅して、電圧誤差増幅信号Ｅｖを出力する。電圧・周波数変換回路Ｖ／Ｆは、この電圧誤差増幅信号Ｅｖに比例した周波数のパルス周期信号Ｔｆを出力する。すなわち、電圧設定信号Ｖｒと電圧平均値信号Ｖａとが略等しくなるように図４で上述したパルス周期Ｔｆが変化する。ピーク期間タイマ回路ＴＰは、上記のパルス周期信号Ｔｆの毎周期の開始時点から予め定めたピーク期間中Ｈｉｇｈレベルになるピーク期間信号Ｔｐを出力する。すなわち、このピーク期間信号ＴｐがＨｉｇｈレベルのときはピーク期間となり、Ｌｏｗレベルのときはベース期間となる。
【００２８】
ピーク電流設定回路ＩＰＲは、予め定めたピーク電流設定信号Ｉprを出力する。ベース電流設定回路ＩＢＲは、予め定めたベース電流設定信号Ｉbrを出力する。電流制御設定回路ＩＣＲは、上記のピーク期間信号ＴｐがＨｉｇｈレベルのときは上記のピーク電流設定信号Ｉprを電流制御設定信号Ｉcrとして出力し、Ｌｏｗレベルのときは上記のベース電流設定信号Ｉbrを電流制御設定信号Ｉcrとして出力する。電流検出回路ＩＤは、溶接電流Ｉｗを検出して、電流検出信号Ｉｄを出力する。電流誤差増幅回路ＥＩは、上記の電流制御設定信号Ｉcrと上記の電流検出信号Ｉｄとの誤差を増幅して、電流誤差増幅信号Ｅｉを出力する。図２はフィードバック制御によってパルス周期Ｔｆを変化させる場合であるが、上記の電圧誤差増幅信号Ｅｖによって、ピーク期間、ピーク電流、ベース電流又はそれらの組合せを変化させてもよい。
【００２９】
［実施の形態２］
図３は、短絡期間の時間経過に伴うベース電圧下限値Ｖbtの変化パターンを示す図である。同図の横軸は短絡期間Ｔｓの開始時点からの経過時間を示し、縦軸はベース電圧下限値Ｖbtの値を示す。同図に示すように、特性Ｌ１はベース電圧基準値Ｖbcからステップ状に低下させている。この場合、数msごとに数Ｖずつ低下させる。また、特性Ｌ２はスロープ状に低下させており、最大下限値Ｖbmを設けて、この値よりも低下しないようにしている。この最大下限値Ｖbmは、４〜１５Ｖ程度であり、溶接条件に応じて適正値を選択する。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施の形態１に係るパルスアーク溶接のアーク長制御方法を示す波形図である。
【図２】本発明の実施の形態１に係る溶接電源のブロック図である。
【図３】本発明の実施の形態２に係る短絡期間Ｔｓの時間経過に対するベース電圧下限値Ｖbtの変化パターンを示す図である。
【図４】従来技術における消耗電極式パルスアーク溶接の電流・電圧波形図である。
【図５】従来技術におけるパルスアーク溶接のアーク長制御方法を示す波形図である。
【図６】従来技術の課題を説明するための図５において平均アーク長を短く設定したときの波形図である。
【符号の説明】
【００３１】
１            溶接ワイヤ
１ａ            溶滴
１ｂ            くびれ部
２            母材
３            アーク
４            溶接トーチ
５            送給ロール
ＥＩ            電流誤差増幅回路
Ｅｉ            電流誤差増幅信号
ＥＶ            電圧誤差増幅回路
Ｅｖ            電圧誤差増幅信号
Ｉｂ            ベース電流
ＩＢＲ            ベース電流設定回路
Ｉbr            ベース電流設定信号
ＩＣＲ            電流制御設定回路
Ｉcr            電流制御設定信号
ＩＤ            電流検出回路
Ｉｄ            電流検出信号
Ｉｐ            ピーク電流
ＩＰＲ            ピーク電流設定回路
Ｉpr            ピーク電流設定信号
Ｉｗ            溶接電流
Ｌ１            特性
Ｌ２            特性
Ｌａ            アーク長
Ｌｂ            実質的なアーク長
ＰＭ            電源主回路
Ｓ            傾斜
Ｔｂ            ベース期間
Ｔｆ            パルス周期（信号）
ＴＰ            ピーク期間タイマ回路
Ｔｐ            ピーク期間（信号）
ＴＳ            短絡期間検出回路
Ｔｓ            短絡期間（信号）
Ｖ／Ｆ            電圧・周波数変換回路
ＶＡ            電圧平均値算出回路
Ｖａ            溶接電圧平均値／電圧平均値信号
Ｖｂ            ベース電圧
ＶＢＣ            ベース電圧基準値算出回路
Ｖbc            ベース電圧基準値（信号）
Ｖbm            最大下限値
ＶＢＴ            ベース電圧下限値算出回路
Ｖbt            ベース電圧下限値（信号）
ＶＤ            電圧検出回路
Ｖｄ            電圧検出信号
ＶＦ            電圧制限値算出回路
Ｖｆ            溶接電圧制限値／電圧制限値信号
Ｖｐ            ピーク電圧
ＶＲ            電圧設定回路
Ｖｒ            電圧設定（値／信号）
Ｖｓ            短絡電圧
Ｖｗ            溶接電圧
ΔＶ            修正値
【図１】
2006263757.tif 000003
【図２】
2006263757.tif 000004
【図３】
2006263757.tif 000005
【図４】
2006263757.tif 000006
【図５】
2006263757.tif 000007
【図６】
2006263757.tif 000008