(57)【要約】【課題】  光源装置に印加される高電圧によって、液晶表示パネルに周期的にノイズが発生することを防止する。【解決手段】  液晶表示パネルの背面側にバックライトがもうけられている。バックライトは複数の冷陰極管を有し、各冷陰極管に断続的に直流高電圧が印加されることによって光が発生して、液晶表示パネル２０に照射される。液晶表示パネル２０は、１フレームにおいて、隣接するゲートライン２１ａに対して連続してゲート信号が供給されないように、各ゲートライン２１ａにゲート信号を供給する順番がランダムに設定されている。【選択図】  図２
2006091193.tif 000002
【特許請求の範囲】
【請求項１】
相互に略平行に配置された複数のゲートラインと、相互に略平行であって前記各ゲートラインと交差するように配置された複数のソースラインと、前記各ゲートラインと前記各ソースラインとの交差部の近傍にそれぞれ配置されて、各交差部をそれぞれ形成するゲートラインおよびソースラインにそれぞれ接続された複数のアクティブ素子とを有し、１フレームにおいて前記各ゲートラインに対してゲート信号が順番に供給されるとともに、該ゲート信号の供給に同期して前記各ソースラインにソース信号が供給されるアクティブマトリクス素子であって、
前記各ゲートラインにゲート信号を供給する順番が、１フレームにおいて、ランダムに設定されていることを特徴とするアクティブマトリクス素子。
【請求項２】
相互に略平行に配置された複数のゲートラインと、相互に略平行であって前記各ゲートラインと交差するように配置された複数のソースラインと、前記各ゲートラインと前記各ソースラインとの交差部の近傍にそれぞれ配置されて、各交差部をそれぞれ形成するゲートラインおよびソースラインにそれぞれ接続された複数のアクティブ素子とを有し、１フレームにおいて前記各ゲートラインに対してゲート信号が順番に供給されるとともに、該ゲート信号の供給に同期して前記各ソースラインにソース信号が供給されるアクティブマトリクス素子であって、
前記各ゲートラインにゲート信号を供給する順番が、連続したＮフレーム（Ｎは２以上の整数）のそれぞれにおいて異なるように、ランダムに設定されていることを特徴とするアクティブマトリクス素子。
【請求項３】
前記ランダム設定が規則性を持たないランダム発生回路によって設定されている請求項１又は２記載のアクティブマトリックス素子。
【請求項４】
前記ランダム設定が、予め設計されたランダムパターンが記録された媒体から読み出すことによって設定されている請求項１又は２記載のアクティブマトリックス素子。
【請求項５】
前記ランダムパターンが記録された媒体からの読み出しが周期的に繰り返される請求項４記載のアクティブマトリックス素子。
【請求項６】
前記各ゲートラインにゲート信号を供給する順番が、隣接したゲートライン同士が連続してゲート信号が供給されないように設定されている請求項１〜５のいずれかに記載のアクティブマトリクス素子。
【請求項７】
請求項１〜６のいずれかに記載のアクティブマトリクス素子が透明基板上に設けられるとともに、該透明基板上に、前記各アクティブ素子にそれぞれ接続された複数の画素電極がマトリクス状に設けられていることを特徴とするアクティブマトリクス基板。
【請求項８】
請求項７に記載のアクティブマトリクス基板が設けられていることを特徴とする表示パネル。
【請求項９】
前記アクティブマトリクス基板に対して液晶層が積層状態で設けられており、前記アクティブマトリクス基板に設けられた各画素電極によって液晶層によって構成される各画素がそれぞれ駆動される請求項８に記載の表示パネル。
【請求項１０】
請求項９に記載の表示パネルと、断続的に電圧が印加されることによって前記表示パネルに光を照射する光源装置とを有することを特徴とする液晶表示装置。
【請求項１１】
前記光源装置が冷陰極管を有する請求項１０記載の液晶表示装置。
【請求項１２】
前記光源装置が熱陰極管を有する請求項１０記載の液晶表示装置。
【請求項１３】
前記光源装置が交流電圧が印加されることによって点灯される請求項１０記載の液晶表示装置。
【請求項１４】
前記光源装置は、パルス幅変調によって印加される電力が調整される、請求項１０記載の液晶表示装置。
【請求項１５】
相互に略平行に配置された複数のゲートラインと、相互に略平行であって前記各ゲートラインと交差するように配置された複数のソースラインと、前記各ゲートラインと前記各ソースラインとの交差部の近傍にそれぞれ配置されて、各交差部をそれぞれ形成するゲートラインおよびソースラインにそれぞれ接続された複数のアクティブ素子を有し、１フレームにおいて前記各ゲートラインに対してゲート信号が順番に供給されるとともに、該ゲート信号の供給に同期して前記各ソースラインにソース信号が供給されるアクティブマトリクス素子の駆動方法であって、
前記各ゲートラインにゲート信号を供給する順番が、１フレームにおいて、ランダムに設定されていることを特徴とするアクティブマトリクス素子の駆動方法。
【請求項１６】
前記ソース信号は、映像信号を１フレーム以上記録することが出来る記録媒体から供給される、請求項１５記載のアクティブマトリックス素子の駆動方法。
【請求項１７】
相互に略平行に配置された複数のゲートラインと、相互に略平行であって前記各ゲートラインと交差するように配置された複数のソースラインと、前記各ゲートラインと前記各ソースラインとの交差部の近傍にそれぞれ配置されて、各交差部をそれぞれ形成するゲートラインおよびソースラインにそれぞれ接続された複数のアクティブ素子を有し、１フレームにおいて前記各ゲートラインに対してゲート信号が順番に供給されるとともに、該ゲート信号の供給に同期して前記各ソースラインにソース信号が供給されるアクティブマトリクス素子の駆動方法であって、
前記各ゲートラインにゲート信号を供給する順番が、連続したＮフレーム（Ｎは２以上の整数）のそれぞれにおいて異なるように、ランダムに設定されていることを特徴とするアクティブマトリクス素子の駆動方法。
【請求項１８】
前記各ゲートラインにゲート信号を供給する順番が、隣接したゲートライン同士が連続してゲート信号が供給されないように設定されている請求項１５〜１７のいずれかに記載のアクティブマトリクス素子の駆動方法。
【請求項１９】
相互に略平行に配置された複数のゲートラインと、略相互に平行であって前記各ゲートラインと交差するように配置された複数のソースラインと、前記各ゲートラインと前記各ソースラインとの交差部の近傍にそれぞれ配置されて、各交差部をそれぞれ形成するゲートラインおよびソースラインにそれぞれ接続された複数のアクティブ素子と、各アクティブ素子にそれぞれ接続された複数の画素電極とを有し、１フレームにおいて前記各ゲートラインに対してゲート信号が順番に供給されるとともに、該ゲート信号の供給に同期して前記各ソースラインに画素信号が供給されることによって、前記各画素電極に画素信号が供給される表示パネルと、
断続的に電圧が印加されることによって前記表示パネルに光を照射する光源装置とを有する表示装置であって、
前記表示パネルの各ゲートラインにゲート信号を供給するタイミングに同期して前記光源装置から光が発せられることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス素子、表示パネル。液晶表示装置、並びにアクティブマトリクス素子の駆動方法に関する。
【背景技術】
【０００２】
透過型の液晶表示パネルを有する液晶表示装置では、表示画面が観察者にとって十分に明るくなるように、バックライト等の光源装置が使用される。バックライトは、通常、複数の冷陰極管が使用されており、各冷陰極管は、インバータ回路である制御回路から供給される断続的な直流高電圧が印加されることによって点灯される。そして、各冷陰極管によって発生した光が透過型の液晶表示パネルに照射される。
【０００３】
透過型の液晶表示パネルでは、通常、透明基板であるガラス基板上にマトリクス状に配置された多数の画素電極が、そのガラス基板状に配置されたアクティブマトリクス素子によって駆動される。ガラス基板上にアクティブマトリクス素子および画素電極が設けられたアクティブマトリクス基板には、液晶層が積層状態で設けられており、この液晶層を挟んでアクティブマトリクス基板と対向するように対向基板が配置されている。対向基板は、透明基板であるガラス基板上に対向電極が設けられており、この対向電極が液晶層における表示領域に対向している。
【０００４】
アクティブマトリクス基板に設けられたアクティブマトリクス素子は、マトリクス状に配置された各画素電極にそれぞれ接続されたアクティブ素子としてのＴＦＴ（薄膜トランジスタ）が設けられている。また、アクティブマトリクス素子には、それぞれが行方向に沿って相互に平行に配置された複数のゲートラインと、各ゲートラインとは直交する列方向に沿ってそれぞれが相互に平行に配置された複数のソースラインとがそれぞれガラス基板上に設けられており、各ゲートラインと各ソースラインとの交差部近傍に各ＴＦＴがそれぞれが配置されている。各ＴＦＴは、近接する交差部をそれぞれ形成するゲートラインおよびソースラインのそれぞれに接続されている。
【０００５】
各ＴＦＴは、それぞれが接続されたゲートラインから供給されるゲート信号によってオンして、それぞれが接続されたソースラインから供給されるソース信号を、それぞれに接続された画素電極に供給するようになっている。
【０００６】
このような液晶表示パネルでは、通常、１フレーム毎に、アクティブマトリクス基板において行方向に沿って配置された各ゲートラインに対して、列方向に沿った順番に線順次にゲート信号（水平同期信号）が供給されるようになっており、列方向に隣接するゲートラインに対して連続してゲート信号が供給される。
【０００７】
また、液晶表示パネルには、バックライトに設けられた複数の冷陰極管から発せられる光が照射されるようになっており、各冷陰極管は、直流高電圧が断続的に印加されることによって点灯する。このように、複数の冷陰極管に対して直流高電圧が断続的に印加されると、各冷陰極管に近接して配置された液晶表示パネルにおいて、各ゲートラインに印加されるゲート信号、各ソースラインに印加されるソース信号、対向電極に印加されるコモン電圧、各画素電極に印加される電圧等に対して、冷陰極管に対する直流高電圧が容量結合して、それぞれの電圧に対してノイズとして印加される。これにより、液晶表示パネルに周期的なノイズが表示される「さざなみ現象」が発生するおそれがある。バックライトには複数の冷陰極管が設けられており、各冷陰極管に印加される断続的な直流高電圧の周期、位相等がそれぞれ異なっていると、液晶表示パネルに発生する「さざなみ現象」が顕著となり、観察者に目視されるおそれがある。特に、液晶表示パネルにおいて、画面サイズの大型化および薄型化が進むにつれて、このような「さざなみ現象」の発生が顕著になる。
【０００８】
光源装置であるバックライトが、熱陰極管を有する場合にも、同様の問題がある。
【０００９】
このような問題を解決するために、バックライトにおける各冷陰極管のそれぞれに対して、制御回路によって、同じ位相および同じ周期の直流高電圧を断続的に印加することが行われている。また、液晶表示パネルにおいて各ゲート信号が各ゲートラインに対して線順次に印加される際に、各冷陰極管に対して断続的に印加される直流高電圧と、各ゲート信号とが相互に同期しないようにすることも行われている。このように、各冷陰極管に対して断続的に印加される直流高電圧が、同じ位相および同じ周期になっていること、および液晶表示パネルにおける水平同期信号が、各冷陰極管に対して印加される直流高電圧と相互に干渉しないことによって、不定周期の大きなノイズが発生するおそれがなく、従って、液晶表示パネルに「さざなみ現象」が発生することが抑制されることになる。
【００１０】
しかしながら、液晶表示パネルにおいて、画面サイズがさらに大型化されると、各冷陰極管から照射される光をさらに高強度にすることが要求されるために、各冷陰極管に対してさらに高電圧を印加することが要求されるようになっている。これにより、各冷陰極管に対して印加される直流高電圧を水平同期信号に同期させることが困難になる。
【００１１】
このような問題を解決するために、バックライトと液晶表示パネルとを空間的に静電遮断することが行われている。しかしながら、このような構成では、バックライトと液晶表示パネルとを空間的に静電遮断するためのスペースが必要になり、液晶表示パネルの画面サイズが大型化した液晶表示装置を薄型化化することができないおそれがある。
【００１２】
また、特許文献１（特開２００１−１２５０５６号公報）および特許文献２（特許第３２９３５９２号公報）には、各冷陰極管に印加される電圧が、液晶表示パネルにおける水平同期信号に同期しないように、バックライトの制御回路を制御する構成が開示されている。
【特許文献１】特開２００１−１２５０５６号公報
【特許文献２】特許第３２９３５９２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
前記各特許文献１および２にそれぞれ開示されている構成では、各冷陰極管に印加される電圧が、液晶表示パネルにおける水平同期信号に同期しないように、両者のタイミングを合わせることが容易でなく、また、複数の冷陰極管のそれぞれを個別に制御する制御回路が必要になる等の問題がある。バックライトに限らず、他の光源装置においても、同様の問題があり、また、光源装置が熱陰極管を有する場合も同様の問題がある。
【００１４】
本発明は、このような問題を解決するものであり、その目的は、光源装置に印加される電圧によって液晶表示パネルに生じる「さざなみ現象」が発生することを、簡潔な回路構成によって確実に防止することができるアクティブマトリクス素子、表示パネル。液晶表示装置、並びにアクティブマトリクス素子の駆動方法を提供することにある。
【課題を解決するための手段】
【００１５】
本発明のアクティブマトリクス素子は、相互に略平行に配置された複数のゲートラインと、相互に略平行であって前記各ゲートラインと交差するように配置された複数のソースラインと、前記各ゲートラインと前記各ソースラインとの交差部の近傍にそれぞれ配置されて、各交差部をそれぞれ形成するゲートラインおよびソースラインにそれぞれ接続された複数のアクティブ素子とを有し、１フレームにおいて前記各ゲートラインに対してゲート信号が順番に供給されるとともに、該ゲート信号の供給に同期して前記各ソースラインにソース信号が供給されるアクティブマトリクス素子であって、前記各ゲートラインにゲート信号を供給する順番が、１フレームにおいて、ランダムに設定されていることを特徴とする。
【００１６】
また、本発明のアクティブマトリクス素子は、相互に略平行に配置された複数のゲートラインと、相互に略平行であって前記各ゲートラインと交差するように配置された複数のソースラインと、前記各ゲートラインと前記各ソースラインとの交差部の近傍にそれぞれ配置されて、各交差部をそれぞれ形成するゲートラインおよびソースラインにそれぞれ接続された複数のアクティブ素子とを有し、１フレームにおいて前記各ゲートラインに対してゲート信号が順番に供給されるとともに、該ゲート信号の供給に同期して前記各ソースラインにソース信号が供給されるアクティブマトリクス素子であって、前記各ゲートラインにゲート信号を供給する順番が、連続したＮフレーム（Ｎは２以上の整数）のそれぞれにおいて異なるように、ランダムに設定されていることを特徴とする。
【００１７】
好ましくは、前記ランダム設定が規則性を持たないランダム発生回路によって設定されている。
【００１８】
好ましくは、前記ランダム設定が、予め設計されたランダムパターンが記録された媒体から読み出すことによって設定されている。
【００１９】
好ましくは、前記ランダムパターンが記録された媒体からの読み出しが周期的に繰り返される。
【００２０】
好ましくは、前記各ゲートラインにゲート信号を供給する順番が、隣接したゲートライン同士が連続してゲート信号が供給されないように設定されている。
【００２１】
本発明のアクティブマトリクス基板は、前記アクティブマトリクス素子が透明基板上に設けられるとともに、該透明基板上に、前記各アクティブ素子にそれぞれ接続された複数の画素電極がマトリクス状に設けられていることを特徴とする。
【００２２】
本発明の表示パネルは、前記アクティブマトリクス基板が設けられていることを特徴とする。
【００２３】
好ましくは、前記アクティブマトリクス基板に対して液晶層が積層状態で設けられており、前記アクティブマトリクス基板に設けられた各画素電極によって液晶層によって構成される各画素がそれぞれ駆動される。
【００２４】
本発明の液晶表示装置は、前記表示パネルと、断続的に電圧が印加されることによって前記表示パネルに光を照射する光源装置とを有することを特徴とする。
【００２５】
好ましくは、前記光源装置が冷陰極管を有する。
【００２６】
好ましくは、前記光源装置が熱陰極管を有する。
【００２７】
好ましくは、前記光源装置が交流電圧が印加されることによって点灯される。
【００２８】
好ましくは、前記光源装置は、パルス幅変調によって印加される電力が調整される。
【００２９】
本発明のアクティブマトリクス素子の駆動方法は、相互に略平行に配置された複数のゲートラインと、相互に略平行であって前記各ゲートラインと交差するように配置された複数のソースラインと、前記各ゲートラインと前記各ソースラインとの交差部の近傍にそれぞれ配置されて、各交差部をそれぞれ形成するゲートラインおよびソースラインにそれぞれ接続された複数のアクティブ素子を有し、１フレームにおいて前記各ゲートラインに対してゲート信号が順番に供給されるとともに、該ゲート信号の供給に同期して前記各ソースラインにソース信号が供給されるアクティブマトリクス素子の駆動方法であって、前記各ゲートラインにゲート信号を供給する順番が、１フレームにおいて、ランダムに設定されていることを特徴とする。
【００３０】
好ましくは、前記ソース信号は、映像信号を１フレーム以上記録することが出来る記録媒体から供給される。
【００３１】
本発明のアクティブマトリクス素子の駆動方法は、相互に略平行に配置された複数のゲートラインと、相互に略平行であって前記各ゲートラインと交差するように配置された複数のソースラインと、前記各ゲートラインと前記各ソースラインとの交差部の近傍にそれぞれ配置されて、各交差部をそれぞれ形成するゲートラインおよびソースラインにそれぞれ接続された複数のアクティブ素子を有し、１フレームにおいて前記各ゲートラインに対してゲート信号が順番に供給されるとともに、該ゲート信号の供給に同期して前記各ソースラインにソース信号が供給されるアクティブマトリクス素子の駆動方法であって、前記各ゲートラインにゲート信号を供給する順番が、連続したＮフレーム（Ｎは２以上の整数）のそれぞれにおいて異なるように、ランダムに設定されていることを特徴とする。
【００３２】
好ましくは、前記各ゲートラインにゲート信号を供給する順番が、隣接したゲートライン同士が連続してゲート信号が供給されないように設定されている。
【００３３】
本発明の表示装置は、相互に略平行に配置された複数のゲートラインと、略相互に平行であって前記各ゲートラインと交差するように配置された複数のソースラインと、前記各ゲートラインと前記各ソースラインとの交差部の近傍にそれぞれ配置されて、各交差部をそれぞれ形成するゲートラインおよびソースラインにそれぞれ接続された複数のアクティブ素子と、各アクティブ素子にそれぞれ接続された複数の画素電極とを有し、１フレームにおいて前記各ゲートラインに対してゲート信号が順番に供給されるとともに、該ゲート信号の供給に同期して前記各ソースラインに画素信号が供給されることによって、前記各画素電極に画素信号が供給される表示パネルと、断続的に電圧が印加されることによって前記表示パネルに光を照射する光源装置とを有する表示装置であって、前記表示パネルの各ゲートラインにゲート信号を供給するタイミングに同期して前記光源装置から光が発せられることを特徴とする。
【発明の効果】
【００３４】
本発明では、１フレームにおけるゲートラインに対するゲート信号を供給する順番が、隣接するゲートラインに対して連続しないようにランダムに設定する構成によって、光源装置が設けられる表示パネルにおいて、光源装置に印加される電圧によって表示パネルの表示にノイズが発生することを確実に防止することができる。
【発明を実施するための最良の形態】
【００３５】
図１は、本発明の液晶表示装置の一例を示す概略構成図である。この液晶表示装置は、透過型の液晶表示パネル２０と、この液晶表示パネル２０の背後に配置された光源装置としてのバックライト１０とを有している。透過型の液晶表示パネル２０は、アクティブマトリクス型である。
【００３６】
液晶表示パネル２０の背後に配置されるバックライト１０は、相互に平行に配置された複数の冷陰極管１１と、各冷陰極管１１を点灯させるための電圧を制御する制御回路１２とを有している。各冷陰極管１１は、ガラス管内に放電ガスが封入されるとともに、ガラス管の各端部内に放電電極がそれぞれ設けられている。制御回路１２は、低電圧高周波電源から供給される低電圧の高周波電流を、昇圧トランスによって、断続的な直流高電圧に変換するインバータ回路であり、生成される断続的な直流高電圧が、各冷陰極管１０におけるそれぞれの放電電極に印加される。これにより、各冷陰極管１１のガラス管内に充填された放電ガスが励起されて光が生じる。各冷陰極管１１にて生じた光は、液晶表示パネル２０に照射される。なお、各冷陰極管１１には、制御回路１２からの電力がパルス幅変調によって調整されて印加される構成であってもよい。
【００３７】
バックライト１０に設けられる冷陰極管１１の個数は、液晶表示パネル２０の大きさに応じて設定され、３２インチの液晶表示パネル２０では、通常、１６〜１８本の冷陰極管１１が設けられる。
【００３８】
図２は、液晶表示パネル２０を、制御系のブロック図とともに示す概略構成図である。液晶表示パネル２０は、多数の画素電極がガラス基板上にマトリクス状に配置されるとともに、そのガラス基板上に各画素電極に画像信号を供給するアクティブマトリクス素子が設けられたアクティブマトリクス基板２１と、このアクティブマトリクス基板２１に対して液晶層２３を挟んで対向して配置された対向基板２２とを有している。
【００３９】
アクティブマトリクス基板２１のアクティブマトリクス素子には、それぞれが行方向に沿って相互に平行に配置された配置されたｎ本（ｎは正の整数）のゲートライン２１ａと、それぞれが列方向に沿って相互に平行に配置されたｍ本（ｍは正の整数）のソースライン２１ｂとがガラス基板上に設けられており、隣接するゲートライン２１ａ同士および隣接するソースライン２１ｂ同士によって囲まれた領域内に画素電極２１ｃがそれぞれ配置されている。各画素電極２１ｃの近傍には、アクティブ素子としてのＴＦＴ（薄膜トランジスタ）２１ｄがそれぞれ設けられている。各ＴＦＴ２１ｄのドレイン電極は、それぞれのＴＦＴ２１ｄに近接して配置された画素電極２１ｃに接続されている。各ＴＦＴ２１ｄのゲート電極は、それぞれのＴＦＴ２１ｄの近傍にて相互に交差するゲートライン２１ａにそれぞれ接続されており、各ＴＦＴ２１ｄのソース電極は、それぞれのＴＦＴ２１ｄの近傍にて相互に交差するソースライン２１ｂにそれぞれ接続されている。対向基板２２には、液晶層２３の表示領域に対向する対向電極２２ａ（図２において模式的に示す）が、ガラス基板上に設けられている。
【００４０】
アクティブマトリクス基板２１には、各ゲートライン２１ａにゲート信号を供給するゲートドライバ２４が、ガラス基板における一方の側縁部に沿って設けられるとともに、各ソースライン２１ｂにソース電圧を供給するソースドライバ２５が、ガラス基板における他の側縁部に沿って設けられている。ゲートドライバ２４およびソースドライバ２５は、それぞれコントローラ２６によって制御されるようになっている。コントローラ２６には、ゲートドライバ２４を制御するゲート制御回路２６ａが設けられるとともに、ソースドライバ２５を制御するソース制御回路２６ｂが設けられている。ゲート制御回路２６ａは、コントローラ２６によって指定されたゲートライン２１ａに対して一定の電圧のゲート信号を供給するようになっている。ソース制御回路２６ｂは、コントローラ２６から供給される画像信号であるソース信号を、対応するソースライン２１ｂに対して順番に供給するようになっている。ソース信号は、階調レベルに対応した電圧に設定される。
【００４１】
コントローラ２６には、ランダム発生回路である乱数発生回路２６ｃが設けられており、この乱数発生回路２６ｃの出力がゲート制御回路２６ａに与えられている。コントローラ２６では、ｎ本のゲートライン２１ａのそれぞれに対して予め設定されたアドレスを、この乱数発生回路２６ｃにて発生する乱数に基づいて指定するようになっている。コントローラ２６に設定される各ゲートライン２１ａのアドレスは、例えば、列方向に順番に１、２、…、ｎに設定される。
【００４２】
乱数発生回路２６ｃは、１フレームにおいてｎ本のゲートライン２１ａに対してゲート信号を供給する順番を示す整数１〜ｎのｎ個の数字を、ランダムな順番で、しかも、連続して発生する数字の差の絶対値が１にならないように発生する構成になっている。コントローラ２６では、乱数発生回路２６ｃにて順番に発生する数字に一致するアドレスのゲートライン２１ａに対してゲート信号を順番に供給するように、ゲート制御回路２６ａを制御する。従って、ゲート制御回路２６ａは、乱数発生回路２６ｃにて発生する数字に一致するアドレスのゲートライン２１ａに対して順番にゲート信号を供給する。
【００４３】
コントローラ２６には、フレームメモリ２７が接続されており、コントローラ２６は、コントローラ２６に力される映像信号から１フレーム分の画像信号を抽出して、フレームメモリ２７に出力する。フレームメモリ２７では、コントローラ２６から供給される１フレーム分の画像信号が蓄積されて記憶される。フレームメモリ２７に記憶された１フレーム分の画像信号は、コントローラ２６のソース制御回路２６ｂに供給されて、各ゲートライン２１ａにゲート信号が供給されるタイミングに同期して、ソース制御回路２６ｂからソースドライバ２５を介して各ソースライン２１ｂに供給されるようになっている。
【００４４】
このような構成の液晶表示装置では、液晶表示パネル２０に画像を表示する際には、バックライト１０の各冷陰極管１１に、制御回路１２から供給される断続的な直流高電圧がそれぞれ印加される。他方、コントローラ２６では、乱数発生回路２６ｃから発生する乱数に基づいてゲートライン２１ａを指定して、ゲート制御回路２６ａによって、指定されたゲートライン２１ａに対してゲート信号を供給する。また、ゲート信号が供給されるゲートライン２１ａにＴＦＴ２１ｄを介して接続された画素電極２１ｃに対応する画像信号が、フレームメモリ２７から読み出される。そして、ソース制御回路２６ｂによって、指定されたゲートライン２１ａにゲート信号が供給されるタイミングに同期して、対応する各ソースライン２１ｂに画像信号が供給される。
【００４５】
これにより、ゲート信号が供給されるゲートライン２１ａに接続された各画素電極２１ｃに対して各ソースライン２１ｂを介して画素信号がそれぞれ供給されて、それらの画素電極２１ｃに対応する画素によって表示が行われる。
【００４６】
この場合、隣接するゲートライン２１ａに対するゲート信号の供給が連続しないように、各ゲートライン２１ａに対するゲート信号の供給タイミングが乱数発生回路２６ｃにて発生する乱数によってランダムに設定されている。このために、液晶表示パネル２１では、隣接するゲートライン２１ａに沿った画素行同士が、連続して表示されるおそれがない。その結果、バックライト１０の各冷陰極管１１に対して所定の周期で断続的に直流高電圧がそれぞれ印加されてることによって、その断続的な直流高電圧によるノイズが、液晶表示パネルに印加されても、液晶表示パネル２０における画素行の表示タイミングが周期的でなくランダムになっているために、液晶表示パネル２１において「さざなみ現象」が発生するおそれがない。
【００４７】
このように、本発明の液晶表示装置では、バックライト１０の各冷陰極管１１に印加される電圧を制御することなく、液晶表示パネル２１におけるゲート信号の供給タイミングを制御することによって、各冷陰極管１１に印加される周期的な直流高電圧によるノイズによる「さざなみ現象」が液晶表示パネル２１に発生することを確実に防止することができる。従って、バックライト１０の各冷陰極管１１に供給される高電圧を制御するための大規模な回路を設ける必要がなく、設計が容易な簡潔な回路構成とすることができ、経済性を向上させることができる。
【００４８】
なお、乱数発生回路２６ｃでは、連続したＮ個（Ｎは２以上の整数）のフレームのそれぞれにおいて、各ゲートライン２１ａにゲート信号を供給する順番が異なるように、ランダムな順番を発生することもできる。
【００４９】
図３は、本発明の液晶表示装置の他の実施形態における液晶表示パネル２０を、制御系のブロック図とともに示す概略構成図である。この液晶表示装置では、コントローラ２６における乱数発生回路２６ｃに代えて、書き込みパターンメモリ２６ｄが設けられている。この書き込みパターンメモリ２６ｄには、１フレームにおけるｎ本のゲートライン２１ａに対してゲート信号を供給するアドレスの順番が予め設定されている。この場合、アドレスの順番は、ランダムであって、隣接するアドレスのゲートライン２１ａ同士が相互に連続しないように設定されている。コントローラ２６では、１フレーム毎に、フレームメモリ２６ｄに記憶されているアドレスの順番を読み出して、その順番で指定されるアドレスのゲートライン２１ａに対してゲート信号を順番に供給する。
【００５０】
このように、本実施形態の液晶表示装置では、各フレームにおいて、ｎ本のゲートラインに対するゲート信号が供給される順番は、同じになっているものの、各フレームにおいて、隣接するゲートライン２１ａには連続してゲート信号は供給されないために、前記実施の形態における液晶表示装置と同様に、バックライト１０の各冷陰極管１１に印加される周期的な直流高電圧によるノイズによって、液晶表示パネル２１に「さざなみ現象」が発生することを確実に防止することができる。
【００５１】
なお、上記各実施形態では、液晶表示装置２０における液晶表示パネル２１の各ゲートライン２１ａに対するゲート信号の供給の順番をランダムにする構成であったが、このような構成に代えて、光源装置であるバックライト１０の各冷陰極管１１に印加される断続的な直流高電圧を、液晶表示装置２０における液晶表示パネル２１の各ゲートライン２１ａに対するゲート信号の供給タイミングに同期して供給するようにしてもよい。この場合には、バックライト１０の各冷陰極管１１に対する直流高電圧の印加タイミングと、液晶表示パネル２１の各ゲートライン２１ａに対するゲート信号の供給タイミングとが同期するために、両者が干渉することによって発生するノイズによる「さざなみ現象」が発生するおそれがない。
【００５２】
また、光源装置は、バックライト１０に限るものどはなく、また、冷陰極管に代えて熱陰極管が設けられた光源装置の場合にも、本願発明は適用することができる。
【００５３】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【００５４】
透過型の液晶表示パネルと、液晶表示パネルに光を照射する光源装置とを有する液晶表示装置において、光源装置に印加される高電圧によって、液晶表示パネルに周期的にノイズが発生することを防止する。
【図面の簡単な説明】
【００５５】
【図１】本発明の液晶表示装置の一例を示す概略構成図である。
【図２】その液晶表示装置の液晶表示パネルを、制御系のブロック図とともに示す概略構成図である。
【図３】本発明の液晶表示装置の他の例における液晶表示パネルを、制御系のブロック図とともに示す概略構成図である。
【符号の説明】
【００５６】
１０    バックライト
１１    冷陰極管
１２    制御回路
２０    液晶表示パネル
２１    アクティブマトリクス基板
２１ａ  ゲートライン
２１ｂ  ソーストライン
２１ｃ  画素電極
２１ｄ  ＴＦＴ
２２    対向基板
２３    液晶層
２４    ゲートドライバ
２５    ソースドライバ
２６    コントローラ
２６ａ  ゲート制御回路
２６ｂ  ソース制御回路
２６ｃ  乱数発生回路
２６ｄ  書き込みパターンメモリ
【図１】
2006091193.tif 000003
【図２】
2006091193.tif 000004
【図３】
2006091193.tif 000005