(57)【要約】      （修正有）【課題】複数の駆動装置がカスケードに接続されたディスプレイ装置において、タイミングコントローラとの送受信は差動伝送が可能であり、低コスト、低消費電力、及びＥＭＩを低減したディスプレイ駆動装置を提供する。【解決手段】タイミングコントローラとディスプレイ駆動装置間の伝送は差動伝送とし、各ディスプレイ駆動装置間の伝送の伝送はシングルエンド伝送とする選択回路を設ける。又、出力を選択されない他方の回路を停止させる機能を備える。【選択図】図１
2006330029.tif 000002
【特許請求の範囲】
【請求項１】
タイミングコントローラと複数のディスプレイ駆動装置を備え、前記タイミングコントローラと前記複数のディスプレイ駆動装置をカスケードに接続し、複数の信号を伝送するディスプレイ装置において、
前記タイミングコントローラと前記複数のディスプレイ駆動装置のうち初段のディスプレイ駆動装置間の第１の複数の信号を差動信号で送受信する手段と、
前記初段のディスプレイ駆動装置は前記第２の複数の信号をシングルエンド信号で送信する手段を備えることを特徴とするディスプレイ装置。
【請求項２】
請求項１記載のディスプレイ装置において、
前記複数のディスプレイ駆動装置の各々は、前段のディスプレイ駆動装置と次段のディスプレイ駆動装置間の第２の複数の信号をシングルエンド信号で送受信する手段
を備えることを特徴とするディスプレイ装置。
【請求項３】
請求項１または請求項２記載のディスプレイ装置において、
前記複数のディスプレイ駆動装置は、
前記複数の信号を送受信するための第１のインターフェースブロックと第２のインターフェースブロックとを備え、
前記第１のインターフェースブロックは前記第１の複数の信号または前記第２の複数の信号の各々に対してシングルエンド信号受信回路および差動信号受信回路を備え、
前記第２のインターフェースブロックは前記第２の複数の信号の各々に対してシングルエンド信号送信回路
を備えることを特徴とするディスプレイ装置。
【請求項４】
請求項３記載のディスプレイ装置において、
前記第１のインターフェースブロックの前記シングルエンド信号受信回路はＣＭＯＳバッファであり、前記差動信号受信回路はコンパレータであり、
前記第２のインターフェースブロックのシングルエンド信号送信回路はＣＭＯＳバッファ
であることを特徴とするディスプレイ装置。
【請求項５】
請求項４記載のディスプレイ装置において、
前記第１のインターフェースブロックは、
前記ＣＭＯＳバッファと前記コンパレータの入力端子は各々別の端子
を備えることを特徴とするディスプレイ装置。
【請求項６】
請求項５記載のディスプレイ装置において、
前記第１のインターフェースブロックは、前記ＣＭＯＳバッファと前記コンパレータの各々の出力が入力され、選択信号によりどちらか一方の前記出力を選択して出力する選択回路を備えることを特徴とするディスプレイ装置。
【請求項７】
請求項５記載のディスプレイ装置において、
前記第１のインターフェースブロックは、前記ＣＭＯＳバッファと前記コンパレータの各々の出力が入力され、選択信号によりどちらか一方を選択して出力する選択回路を備え、
前記選択信号により、前記ＣＭＯＳバッファと前記コンパレータのうち出力を選択されないもう一方の回路を停止させる機能を備えることを特徴とするディスプレイ装置。
【請求項８】
請求項５記載のディスプレイ装置において、
前記第１のインターフェースブロックは、前記ＣＭＯＳバッファと前記コンパレータの各々の出力が接続され、
前記ＣＭＯＳバッファと前記コンパレータは各々制御信号によりハイインピーダンス出力する機能を備え、
前記ＣＭＯＳバッファと前記コンパレータのいずれかの出力をハイインピーダンスにする機能を備えることを特徴とするディスプレイ装置。
【請求項９】
請求項４記載のディスプレイ装置において、
前記第１のインターフェースブロックは、前記コンパレータの二つの入力端子を備え、
前記ＣＭＯＳバッファの入力は前記コンパレータの二つの入力端子のいずれか一方に接続されていることを特徴とするディスプレイ装置。
【請求項１０】
請求項９記載のディスプレイ装置において、
前記第１のインターフェースブロックは、前記ＣＭＯＳバッファと前記コンパレータの各々の出力が入力され、選択信号によりどちらか一方の前記出力を選択して出力する選択回路を備えることを特徴とするディスプレイ装置。
【請求項１１】
請求項９記載のディスプレイ装置において、
前記第１のインターフェースブロックは、前記ＣＭＯＳバッファと前記コンパレータの各々の出力が入力され、選択信号によりどちらか一方を選択して出力する選択回路を備え、
前記選択信号により、前記ＣＭＯＳバッファと前記コンパレータのうち出力を選択されないもう一方の回路を停止させる機能を備えることを特徴とするディスプレイ装置。
【請求項１２】
請求項９記載のディスプレイ装置において、
前記第１のインターフェースブロックは、前記ＣＭＯＳバッファと前記コンパレータの各々の出力が接続され、
前記ＣＭＯＳバッファと前記コンパレータはそれぞれ制御信号によりハイインピーダンス出力する機能を備え、
前記ＣＭＯＳバッファと前記コンパレータのどちらかの出力をハイインピーダンスにする機能を備えることを特徴とするディスプレイ装置。
【請求項１３】
請求項５、６、７、８、９、１０、１１、１２記載のディスプレイ装置において、
前記タイミングコントローラと前記初段のディスプレイ駆動装置間の、前記タイミングコントローラの差動伝送路は前記初段のディスプレイ駆動装置の前記第１のインターフェースブロックの前記コンパレータの入力端子に接続されることを特徴とするディスプレイ装置。
【請求項１４】
請求項５、６、７、８記載のディスプレイ装置において、
前記タイミングコントローラと前記初段のディスプレイ駆動装置間の、前記タイミングコントローラの差動伝送路は前記初段のディスプレイ駆動装置の前記第１のインターフェースブロックの前記コンパレータの入力端子に接続され、
前記複数のディスプレイ駆動装置間は、前段のディスプレイ駆動装置の前記第２のインターフェースブロックの前記ＣＭＯＳバッファの出力端子と、次段のディスプレイ駆動装置の第１のインターフェースブロックの前記ＣＭＯＳバッファの入力端子に接続されることを特徴とするディスプレイ装置。
【請求項１５】
請求項９、１０、１１、１２記載のディスプレイ装置において、
前記タイミングコントローラと前記初段のディスプレイ駆動装置間の、前記タイミングコントローラの差動伝送路は前記初段のディスプレイ駆動装置の前記第１のインターフェースブロックの前記コンパレータの入力端子に接続され、
前記複数のディスプレイ駆動装置間は、前段のディスプレイ駆動装置の前記第２のインターフェースブロックの前記ＣＭＯＳバッファの出力端子と、次段のディスプレイ駆動装置の第１のインターフェースブロックの前記ＣＭＯＳバッファが繋がっている入力端子に接続される
ことを特徴とするディスプレイ装置。
【請求項１６】
請求項１または請求項２記載のディスプレイ装置において、
前記複数のディスプレイ駆動装置は、
前記複数の信号を送受信するための第１のインターフェースブロックと第２のインターフェースブロックとを備え、
前記第１のインターフェースブロックおよび前記第２のインターフェースブロックは各々
前記第１の複数の信号または前記第２の複数の信号それぞれに対してシングルエンド信号受信回路および差動信号受信回路を備え、かつ前記第２の複数の信号それぞれに対してシングルエンド信号送信回路
を備えることを特徴とするディスプレイ装置。
【請求項１７】
請求項１６記載のディスプレイ装置において、
前記シングルエンド信号受信回路はＣＭＯＳバッファであり、前記差動信号受信回路はコンパレータであり、シングルエンド信号送信回路はＣＭＯＳバッファ
であることを特徴とするディスプレイ装置。
【請求項１８】
請求項１７記載のディスプレイ装置において、
前記タイミングコントローラと前記初段のディスプレイ駆動装置間の、前記タイミングコントローラの差動伝送路は前記初段のディスプレイ駆動装置の前記第１のインターフェースブロックの前記コンパレータの入力に接続され、または、前記タイミングコントローラと前記初段のディスプレイ駆動装置間の、前記タイミングコントローラの差動伝送路は前記初段のディスプレイ駆動装置の前記第２のインターフェースブロックの前記コンパレータの入力に接続されることを特徴とするディスプレイ装置。
【請求項１９】
請求項１７記載のディスプレイ装置において、
前記タイミングコントローラと初段の前記ディスプレイ駆動装置間の、前記タイミングコントローラの差動伝送路は前記初段のディスプレイ駆動装置の前記第１のインターフェースブロックの前記コンパレータの入力に接続され、かつ前記複数のディスプレイ駆動装置間は、前段のディスプレイ駆動装置の前記第２のインターフェースブロックの前記ＣＭＯＳバッファの出力と、次段のディスプレイ駆動装置の第１のインターフェースブロックの前記ＣＭＯＳバッファの入力に接続され、または、前記タイミングコントローラと前記初段のディスプレイ駆動装置間の差動伝送路は、前記初段のディスプレイ駆動装置の前記第２のインターフェースブロックの前記コンパレータの入力に接続され、かつ前記複数のディスプレイ駆動装置間は、前段のディスプレイ駆動装置の前記第１のインターフェースブロックの前記ＣＭＯＳバッファの出力と、次段のディスプレイ駆動装置の第２のインターフェースブロックの前記ＣＭＯＳバッファの入力に接続されることを特徴とするディスプレイ装置。
【請求項２０】
請求項１８または１９記載のディスプレイ装置において、
前記第１のインターフェースブロックおよび前記第２のインターフェースブロックの全ての受信回路および送信回路は制御信号により動作と停止を切り替える機能を備えることを特徴とするディスプレイ装置。
【請求項２１】
請求項１８または１９記載のディスプレイ装置において、
前記第１のインターフェースブロックおよび前記第２のインターフェースブロックの全ての受信回路および送信回路は制御信号により動作と停止を切り替える機能を備え、
前記第１のインターフェースブロックの全ての受信回路を動作させ、全ての送信回路を停止させ、前記第１のインターフェースブロックの全ての受信回路を停止させ、かつ全ての送信回路を動作させ、または、前記第１のインターフェースブロックの全ての受信回路を停止させ、かつ、全ての送信回路を動作させ、前記第１のインターフェースブロックの全ての受信回路を動作させ、かつ、全ての送信回路を停止させることを特徴とするディスプレイ装置。
【請求項２２】
請求項１４、１５、２０、２１記載のディスプレイ装置において、
前記ディスプレイ駆動装置の前記第１のインターフェースブロックおよび前記第２のインターフェースブロックの、シングルエンド送信回路である前記ＣＭＯＳバッファおよびシングルエンド受信回路である前記ＣＭＯＳバッファは各々２つ備えることを特徴とするディスプレイ装置。
【請求項２３】
請求項１４、１５、２０、２１記載のディスプレイ装置において、
前記ディスプレイ駆動装置の前記第１のインターフェースブロックおよび前記第２のインターフェースブロックの、シングルエンド送信回路である前記ＣＭＯＳバッファおよびシングルエンド受信回路である前記ＣＭＯＳバッファは各々２つ備え、
前段のディスプレイ駆動装置のシングルエンド送信回路である２つの前記ＣＭＯＳバッファの出力は各々次段のディスプレイ駆動装置のシングルエンド受信回路である前記ＣＭＯＳバッファの入力に接続されることを特徴とするディスプレイ装置。
【請求項２４】
タイミングコントローラと複数のディスプレイ駆動装置を備え、複数の信号を前記タイミングコントローラと複数の前記ディスプレイ駆動装置をカスケードに伝送するディスプレイ装置において、
前記タイミングコントローラと複数の前記ディスプレイ駆動装置のうち初段のディスプレイ駆動装置間の第１の複数の信号をシングルエンドで送受信する手段と、
初段の前記ディスプレイ駆動装置は前記第２の複数の信号を差動信号で送信する手段を備えることを特徴とするディスプレイ装置。
【請求項２５】
請求項２４記載のディスプレイ装置において、
前記複数のディスプレイ駆動装置の各々は、前段のディスプレイ駆動装置と次段のディスプレイ駆動装置間の第２の複数の信号を差動信号で送受信する手段を備えることを特徴とするディスプレイ装置。
【請求項２６】
請求項２４または請求項２５記載のディスプレイ装置において、
前記複数のディスプレイ駆動装置は、
前記複数の信号を送受信するための第１のインターフェースブロックと第２のインターフェースブロックとを備え、
前記第１のインターフェースブロックは前記第１の複数の信号または前記第２の複数の信号それぞれに対してシングルエンド信号受信回路および差動信号受信回路を備え、
前記第２のインターフェースブロックは前記第２の複数の信号の各々に対して差動信号送信回路を備えることを特徴とするディスプレイ装置。
【請求項２７】
請求項１４、１５、２０、２１、２２、２３、２６記載のディスプレイ装置において、
カスケードに接続される複数の前記ディスプレイ駆動装置のうち、最終段のディスプレイ駆動装置の送信側のインターフェースブロックを常に停止させることを特徴とするディスプレイ装置。
【請求項２８】
請求項１４、１５、２０、２１、２２、２３、２６記載のディスプレイ装置において、
カスケードに接続される前記複数のディスプレイ駆動装置は、データ信号を取り込み終了前に信号を出力し、
前記タイミングコントローラまたは前段のディスプレイ駆動装置からの信号を受けた後段のディスプレイ駆動装置の前記第１のインターフェースブロックを起動させる機能を備えることを特徴とするディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置などのディスプレイ装置に関わり、特にディスプレイ駆動装置をカスケードに接続する方式のディスプレイ装置に関する。
【背景技術】
【０００２】
従来のカスケード型のディスプレイ装置は、例えば、特許文献１に示されるように、タイミングコントローラから送出された表示データとクロック信号は、各ディスプレイ駆動装置の信号線および各ディスプレイ駆動装置間の伝送路を介してカスケード接続された各ディスプレイ駆動装置に順次転送される。
【特許文献１】特開２００３−５７６７９号公報（図８）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記従来のカスケードに接続されたディスプレイ装置では、表示データやクロック信号などの信号は、図１０のようにタイミングコントローラとディスプレイ駆動装置間の伝送および各ディスプレイ駆動装置間の伝送はどちらもシングルエンド伝送である。
【０００４】
このため、差動で信号を伝送するタイミングコントローラを採用しているディスプレイには上述のディスプレイ駆動装置は使用できない。
【０００５】
そこで、差動伝送するタイミングコントローラに対応させるにはディスプレイ駆動装置を新規開発し、タイミングコントローラから送信される差動信号を受信できるコンパレータなどの回路をディスプレイ駆動装置に備え、さらに各ディスプレイ駆動装置間の信号の送受信のために差動伝送できる送信回路を備えなければならない。
【０００６】
ここで課題となるのはディスプレイ駆動装置間の信号の伝送を差動伝送にした場合、差動信号の送信回路や受信回路面積が大きくなり、また差動伝送にすることによりシングルエンド伝送に比べて端子数が倍になりディスプレイ駆動装置のコストアップになることである。
【０００７】
さらに差動伝送の送受信回路は定常電流が流れる回路構成になるため、信号の変化が無い場合でも電流を消費するという課題がある。
【０００８】
従って、本発明は上記の課題を解決するために、コストを抑え、信号の変化が無い場合の電流を削減するディスプレイ駆動装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
従来のカスケード接続されたディスプレイ装置は、図１０のようにタイミングコントローラとディスプレイ駆動装置間の伝送および各ディスプレイ駆動装置間の伝送はどちらもシングルエンド伝送であった。
【００１０】
本発明では、タイミングコントローラとディスプレイ駆動装置間の伝送は差動伝送とし、各ディスプレイ駆動装置間の伝送はシングルエンド伝送とする。
【００１１】
このような構成にすることにより、ディスプレイ駆動装置のインターフェース回路の面積を削減し、定常電流を削減することができる。
【００１２】
また、図１６のようにタイミングコントローラとディスプレイ駆動装置間の伝送はシングルエンド伝送とし、各ディスプレイ駆動装置間の伝送の伝送は差動伝送とする。
【００１３】
このような構成にすることで、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）を低減することができ、伝送路負荷への充放電電流を削減できる。
【発明の効果】
【００１４】
本発明のディスプレイ装置によれば、ディスプレイ駆動装置のインターフェース回路の面積を削減し、定常電流を削減することができる。
【００１５】
また、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）を低減することができ、伝送路負荷への充放電電流を削減できる。
【発明を実施するための最良の形態】
【００１６】
本発明を実施するための最良の形態について、以下に図面を用いながら説明する。
【００１７】
図２は本発明に関するディスプレイ装置の概略図であり、ディスプレイ装置１３０の構成を簡単に説明する。
【００１８】
タイミングコントローラ１２０は、表示データや走査信号をディスプレイ駆動装置１００やディスプレイ駆動装置１１０に送信し、ディスプレイ駆動装置１００はディスプレイの表示データを受信しディスプレイを駆動し、ディスプレイ駆動装置１１０はディスプレイの走査を行う。
【００１９】
ここで、タイミングコントローラ１２０とディスプレイ駆動装置１００およびディスプレイ駆動装置１１０はカスケードに接続されている。
【００２０】
（実施の形態１）
本発明の第１の実施形態について、図１等を用いて説明する。
【００２１】
差動信号を送信するタイミングコントローラ１２０とディスプレイ駆動装置１００の接続は次のようになる。
【００２２】
なお、ディスプレイ駆動装置１００についてはディスプレイ駆動装置１１０と同様のため説明は省略する。
【００２３】
図１においてタイミングコントローラ１２０から送信された複数の信号（表示データ信号やクロック信号など）は、それぞれ伝送路２１１を通り初段のディスプレイ駆動装置１００のインターフェースブロック５０内のインターフェース回路５１でそれぞれ受信し、初段のディスプレイ駆動装置１００内の信号線２００を通りインターフェースブロック６０内のインターフェース回路６１が次段のディスプレイ駆動装置１００へ送信する。
【００２４】
そして、各ディスプレイ駆動装置１００の複数の信号の送受信は伝送路２２１を介してカスケード接続された各ディスプレイ駆動装置１００に順次転送される。
【００２５】
ここで、複数の伝送路２１１を全て含めたものを伝送路群２１０とし、複数の伝送路２２１を全て含めたものを伝送路群２２０とする。
【００２６】
また、信号線２００は図１では簡略化のためインターフェース回路５１とインターフェース回路６１を直結しているが、実際は信号線２００の途中にバッファが挿入されたり、ディスプレイ駆動装置の内部回路に接続されている。
【００２７】
さらに、図１のインターフェースブロック５０内のインターフェース回路５１は図３（ａ）に示す構成であり、インターフェースブロック６０内のインターフェース回路６１は図４に示す構成である。
【００２８】
図３（ａ）のインターフェース回路５１Ａの構成は、シングルエンド信号の受信回路として、ＣＭＯＳバッファ７０と差動信号の受信回路としてコンパレータ７１を設けており、ＣＭＯＳバッファ７０の入力には１つの端子４０が接続されており、コンパレータ７１の入力には２つの端子４０が接続されており、ＣＭＯＳバッファ７０の出力とコンパレータ７１の出力はともに選択回路７２に接続されており、選択信号によりどちらか一方の出力を選択し、信号線２００へ出力する。尚、ＣＭＯＳバッファ７０の構成は一般的なＣＭＯＳのバッファでよい。
【００２９】
コンパレータ７１は一般的な構成で構わないため動作の説明は省略するが、例えば図５に示すような構成である。
【００３０】
選択回路７２は例えば図６に示すような、ＣＭＯＳバッファ７０とコンパレータ７１のそれぞれの出力をＣＭＯＳスイッチに接続し、制御信号によりどちらかの出力を選択する回路である。
【００３１】
図６では、選択信号がＬｏｗの場合コンパレータの出力を選択し、選択信号がＨｉｇｈの場合ＣＭＯＳバッファの出力を選択する。
【００３２】
図４のインターフェース回路６１の構成は、シングルエンドの出力回路としてＣＭＯＳバッファ８０を備えており、ＣＭＯＳバッファ８０の入力は信号線２００に接続され、出力は端子４０に接続される。
【００３３】
そして、各ディスプレイ駆動装置１００間の接続は、図４のＣＭＯＳバッファ８０の出力と伝送路２２１が接続され図３（ａ）のＣＭＯＳバッファ７０の入力に接続され、タイミングコントローラ１２０から送信される差動信号は図３（ａ）のコンパレータ７１の２つの入力に接続される。
【００３４】
このような構成にし、初段のディスプレイ駆動装置１００はインターフェース回路５１の選択信号をＬｏｗ、それより後段のディスプレイ駆動装置１００のインターフェース回路５１の選択信号をＨｉｇｈにすることにより、差動信号を送信するタイミングコントローラ１２０とシングルエンド信号を送信するディスプレイ駆動装置１００をカスケードに接続することが可能となり、さらにディスプレイ駆動装置１００はシングルエンド伝送に比べて面積の大きくなる差動信号送信回路が不要となり、定常電流も削減できる。
【００３５】
ここで、図３（ａ）のインターフェース回路の代わりに図３（ｂ）のインターフェース回路を用いてもよい。図３（ｂ）の構成は、図３（ａ）の構成より端子の数を削減できる。
【００３６】
また、最終段のディスプレイ駆動装置１００のインターフェースブロック６０を常に停止させる構成にすることにより、さらに消費電流を削減できる。
【００３７】
（実施の形態２）
次に本発明の第２の実施形態について説明する。第１の実施形態と同様の部分の説明は省き異なる部分のみ説明する。
【００３８】
第１の実施形態と異なるところは、図１のインターフェースブロック５０内のインターフェース回路５１は図７（ａ）に示す構成であることである。
【００３９】
図７（ａ）のインターフェース回路５１Ｂには、選択回路の選択信号がＣＭＯＳバッファ７０Ｂとコンパレータ７１Ｂに入力される。
【００４０】
ＣＭＯＳバッファ７０Ｂは、例えば一般的なトライステートバッファであり、コンパレータ７１Ｂはバイアス電流を停止させることができる回路である。
【００４１】
そして、この選択信号によりＣＭＯＳバッファ７０Ｂとコンパレータ７１Ｂの出力を選択していない方の回路を停止させることができる。
【００４２】
このような構成にすることにより、ＣＭＯＳバッファ７０Ｂかコンパレータ７１Ｂのどちらかを停止させることにより、消費電流を削減することができる。また、図７（ｂ）のインターフェース回路にすると端子の数をより削減できる。
【００４３】
（実施の形態３）
次に本発明の第３の実施形態について説明する。第１、第２の実施形態と異なるところは、図１のインターフェースブロック５０内のインターフェース回路５１は図８（ａ）に示す構成であることである。
【００４４】
図８（ａ）ではＣＭＯＳバッファ７０Ｃとコンパレータ７１Ｃの出力は接続される。そして、イネーブル信号によってＣＭＯＳバッファ７０Ｃとコンパレータ７１Ｃのどちらかを動作状態、もう一方をハイインピーダンスにすることができる。
【００４５】
このように構成することによって選択回路は不要となり、回路面積の削減が可能となる。また、図８（ｂ）のインターフェース回路にすると端子の数を削減できる。
【００４６】
（実施の形態４）
次に本発明の第４の実施形態について説明する。
【００４７】
前述の実施形態と異なるところは、図１のインターフェースブロック５０内のインターフェース回路５１は図９に示す５１Ｄであり、図１のインターフェースブロック６０内のインターフェース回路６１は図９に示す６１Ｄの構成であることである。
【００４８】
インターフェース回路５１Ｄは受信回路としてＣＭＯＳバッファ７０Ｌとコンパレータ７１Ｌとさらに送信回路としてＣＭＯＳバッファ８０Ｌから構成される。
【００４９】
また、インターフェース回路６１Ｄは受信回路としてＣＭＯＳバッファ７０Ｒとコンパレータ７１Ｒとさらに送信回路としてＣＭＯＳバッファ８０Ｒから構成される。
【００５０】
そして、インターフェースブロック５１と６１の送信回路、受信回路のイネーブル、ディセーブルの設定により、信号の伝送方向を右にもシフト（図１１）左にもシフト（図１２）にもすることができ、ディスプレイ装置にタイミングコントローラ１２０やディスプレイ駆動装置１００を実装する際の自由度が増すというメリットがある。
【００５１】
（実施の形態５）
次に本発明の第５の実施形態について説明する。第４の実施形態と異なるのは図１３に示すように、タイミングコントローラ１２０の右側と左側にディスプレイ駆動装置１００を配置し、それぞれ信号を右方向と左方向に伝送できるように設定する。
【００５２】
このような構成により、タイミングコントローラ１２０から伝送する伝送周波数を半分にすることができ、タイミングコントローラ１２０やディスプレイ駆動装置１００のタイミング設計が容易になり、さらに周波数が半分になることによりＥＭＩが低減される。
【００５３】
（実施の形態６）
次に本発明の第６の実施形態について説明する。前述の実施形態と異なるところは、図１のインターフェースブロック５０内のインターフェース回路５１は図１４に示す５１Ｅであり、図１のインターフェースブロック６０内のインターフェース回路６１は図１５に示す６１Ｅの構成であることである。
【００５４】
図１４に示すインターフェース回路は受信回路としてコンパレータ７１Ｅと２つのＣＭＯＳバッファ７０Ｅ１と７０Ｅ２から構成される。
【００５５】
また、図１５に示すインターフェース回路は送信回路として、２つのＣＭＯＳバッファ８０Ｅ１と８０Ｅ２から構成される。
【００５６】
この構成により、ディスプレイ駆動装置１００間の信号伝送は、タイミングコントローラ１２０とディスプレイ駆動装置１００間の周波数の半分の周波数で伝送できることにより、ディスプレイ駆動装置１００のタイミング設計が容易になり、さらに周波数が半分になることによりＥＭＩが低減される。
【００５７】
（実施の形態７）
次に本発明の第７の実施形態について説明する。前述の実施形態では、図１６のように複数の信号はタイミングコントローラ１２０と初段のディスプレイ駆動装置１００との間は差動伝送、ディスプレイ駆動装置１００間はシングルエンド伝送であった。
【００５８】
この実施形態では図１７に示すように、タイミングコントローラ１２０と初段のディスプレイ駆動装置１００との間はシングルエンド伝送、ディスプレイ駆動装置１００間は差動伝送である。
【００５９】
ディスプレイ駆動装置１００間の差動伝送は、例えば図１８のような差動信号送信回路を用いる。即ち、抵抗Ｒに流す電流Ｉの方向を変化させることにより差動電圧を発生させる。
【００６０】
このように、ディスプレイ駆動装置１００間の伝送を差動伝送にすることにより、ＥＭＩを低減させることができ、また、伝送波形を差動小振幅にすることにより伝送路の負荷容量が大きい場合、伝送路負荷への充放電電流を削減できる。
【産業上の利用可能性】
【００６１】
本発明のディスプレイ装置によれば、差動信号を送信するタイミングコントローラにも、シングルエンド信号を送信するタイミングコントローラにも、それぞれに対して安価で消費電流を削減でき、またはＥＭＩを低減できるなどの利点があり、ディスプレイ装置として有用である。
【図面の簡単な説明】
【００６２】
【図１】本発明のタイミングコントローラとディスプレイ駆動装置の接続例を示す図
【図２】ディスプレイ装置の概略図
【図３】本発明の第１の実施形態における第１のインターフェース回路図
【図４】本発明の第１の実施形態における第２のインターフェース回路図
【図５】コンパレータの例を示す図
【図６】選択回路の例を示す図
【図７】本発明の第２の実施形態における第１のインターフェース回路図
【図８】本発明の第３の実施形態における第１のインターフェース回路図
【図９】本発明の第４の実施形態における第１と第２のインターフェース回路図
【図１０】従来のカスケード伝送を示す図
【図１１】本発明における右シフト伝送を示す図
【図１２】本発明における左シフト伝送を示す図
【図１３】本発明の第５の実施形態におけるカスケード伝送を示す図
【図１４】本発明の第６の実施形態における第１のインターフェース回路図
【図１５】本発明の第６の実施形態における第２のインターフェース回路図
【図１６】本発明のカスケード伝送の例を示す図
【図１７】本発明の第７の実施形態におけるカスケード伝送を示す図
【図１８】差動信号送信回路の例を示す図
【符号の説明】
【００６３】
４０  端子
５０  第１のインターフェースブロック
５１  インターフェース回路
６０  第２のインターフェースブロック
６１  インターフェース回路
７０  ＣＭＯＳバッファ
７１  コンパレータ
７２  選択回路
８０  ＣＭＯＳバッファ
１００、１１０  ディスプレイ駆動装置
１２０  タイミングコントローラ
１３０  ディスプレイ装置
２００  信号線
２１０、２２０  伝送路群
２１１、２２１  伝送路
【図１】
2006330029.tif 000003
【図２】
2006330029.tif 000004
【図３】
2006330029.tif 000005
【図４】
2006330029.tif 000006
【図５】
2006330029.tif 000007
【図６】
2006330029.tif 000008
【図７】
2006330029.tif 000009
【図８】
2006330029.tif 000010
【図９】
2006330029.tif 000011
【図１０】
2006330029.tif 000012
【図１１】
2006330029.tif 000013
【図１２】
2006330029.tif 000014
【図１３】
2006330029.tif 000015
【図１４】
2006330029.tif 000016
【図１５】
2006330029.tif 000017
【図１６】
2006330029.tif 000018
【図１７】
2006330029.tif 000019
【図１８】
2006330029.tif 000020