(57)【要約】【課題】本発明は、加速時の異常動作を適切に回避するステッピングモータ制御装置に関する。【解決手段】ステッピングモータ制御装置１は、ステッピングモータ２０の加速制御に用いるステップ毎の加速データをメモリ３から順次第１データレジスタ４及び第２データレジスタ５を介して駆動信号生成部８に送って駆動信号生成部８で加速データに応じたタイミングで駆動信号を生成し、この駆動信号でモータドライバ９がステッピングモータ２０を駆動する。このとき、加速度算出部６が第１データレジスタ４の加速データと第２データレジスタ５の加速データに基づいて加速度を算出し、この加速度に基づいて異常検出部７が加速データの異常の有無を判別して、加速データに異常を検出すると、ＣＰＵ２に割り込みをかけ、ＣＰＵ２が、ソフトウェアの処理として加速データを補正する。【選択図】          図１
2006296095.tif 000002
【特許請求の範囲】
【請求項１】
制御手段の制御下で、記憶手段内のステップ毎の加速データをレジスタを介して駆動手段に送り、駆動手段で当該各ステップ毎に順次送られてくる加速データに基づいてステッピングモータを加速制御するステッピングモータ制御装置において、前記レジスタ内の連続するステップの加速データに基づいて加速度を順次算出し、当該算出した加速度に基づいて前記レジスタ上の加速データの異常の有無を判別して、当該加速データに異常を検出すると、前記制御手段が、ソフトウェアの処理として当該加速データを補正することを特徴とするステッピングモータ制御装置。
【請求項２】
制御手段の制御下で、記憶手段内のステップ毎の加速データをレジスタを介して駆動手段に送り、駆動手段で当該各ステップ毎に順次送られてくる加速データに基づいてステッピングモータを加速制御するステッピングモータ制御装置において、前記レジスタとして、少なくとも現在前記ステッピングモータの駆動に使用している現加速データを保持する現レジスタと次の駆動に使用する次加速データを保持する次レジスタを有し、これら現レジスタの現加速データと次レジスタの次加速データから次加速度を算出する加速度算出手段と、当該算出した次加速度に基づいて前記次レジスタ上の次加速データの異常の有無を判別する異常検出手段と、を備え、当該異常検出手段が前記次加速データに異常を検出すると、当該次レジスタに次加速データの次の次次加速データを前記記憶手段から読み出し、前記加速度算出手段が、前記現レジスタの現加速データと前記次レジスタの次次加速データから加速度の平均を算出して、前記異常検出手段が、当該次次加速データの異常の有無を判別して、当該次次加速データに異常を検出すると、前記ステッピングモータを停止させることを特徴とするステッピングモータ制御装置。
【請求項３】
前記ステッピングモータ制御装置は、前記加速度算出手段の算出した次次加速データによる加速度と前記現加速データに基づいて前記次加速データを補正した補正次加速データを算出する加速データ補正手段を備え、前記異常検出手段が、前記次次加速データが正常であると判別すると、当該加速データ補正手段が、前記次レジスタの前記次加速データを前記算出した補正次加速データで補正することを特徴とする請求項２記載のステッピングモータ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ステッピングモータ制御装置に関し、詳細には、異常発生時に異常動作を適切に回避するステッピングモータ制御装置に関する。
【背景技術】
【０００２】
複写装置やファクシミリ装置等の画像処理装置においては、走査光学系を搭載した走行体の駆動、用紙の搬送、記録ヘッドの走査移動等の駆動において、従来から、制御特性に優れたステッピングモータが採用される場合が多い（特許文献１、特許文献２等参照）。
【０００３】
そして、本出願人は、先に、ステッピングモータの加速、定速及び減速時に使用するパルスレートデータを記憶手段に記憶し、加速時に使用する最初のパルスレートデータを予め定めた回数だけ使用して駆動パルスを発生した後、加速時に使用するパルスレートデータに続く各パルスレートデータを順次上記回数とは異なる予め定めた回数だけ使用して駆動パルスを発生させてステッピングモータを駆動させる電子装置を提案している（特許文献３参照）。
【０００４】
【特許文献１】特開平９−２０１０９５号公報
【特許文献２】特許第３４３８６１２号公報
【特許文献３】特開２００２−２８１７８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献３記載の技術にあっては、加速データの異常によって発生する異常状態を適切に回避する上で、改良の必要があった。
【０００６】
すなわち、特許文献３記載の従来技術にあっては、加速時のパルスレートデータの使用方法を変化させることで、ＣＰＵの負荷を減少させつつ、加速を行うことを目的としており、加速データに誤りがあったり、読み出しに異常が生じた場合であっても、異常検知を行うことなく、異常データのまま駆動動作を行うため、異常データによる駆動によってステッピングモータに脱調が発生したり、ステッピングモータを使用している装置に過負荷をかけるおそれがある。
【０００７】
そこで、本発明は、ステッピングモータを使用している装置に過負荷をかけることなく、ステッピングモータの脱調や異常動作を未然に防止し、ステッピングモータを適切に動作させるとともに、ステッピングモータを使用する装置に与える損傷等を抑制するステッピングモータ制御装置を提供することを目的としている。
【課題を解決するための手段】
【０００８】
請求項１記載の発明のステッピングモータ制御装置は、制御手段の制御下で、記憶手段内のステップ毎の加速データをレジスタを介して駆動手段に送り、駆動手段で当該各ステップ毎に順次送られてくる加速データに基づいてステッピングモータを加速制御するステッピングモータ制御装置において、前記レジスタ内の連続するステップの加速データに基づいて加速度を順次算出し、当該算出した加速度に基づいて前記レジスタ上の加速データの異常の有無を判別して、当該加速データに異常を検出すると、前記制御手段が、ソフトウェアの処理として当該加速データを補正することにより、上記目的を達成している。
【０００９】
請求項２記載の発明のステッピングモータ制御装置は、制御手段の制御下で、記憶手段内のステップ毎の加速データをレジスタを介して駆動手段に送り、駆動手段で当該各ステップ毎に順次送られてくる加速データに基づいてステッピングモータを加速制御するステッピングモータ制御装置において、前記レジスタとして、少なくとも現在前記ステッピングモータの駆動に使用している現加速データを保持する現レジスタと次の駆動に使用する次加速データを保持する次レジスタを有し、これら現レジスタの現加速データと次レジスタの次加速データから次加速度を算出する加速度算出手段と、当該算出した次加速度に基づいて前記次レジスタ上の次加速データの異常の有無を判別する異常検出手段と、を備え、当該異常検出手段が前記次加速データに異常を検出すると、当該次レジスタに次加速データの次の次次加速データを前記記憶手段から読み出し、前記加速度算出手段が、前記現レジスタの現加速データと前記次レジスタの次次加速データから加速度の平均を算出して、前記異常検出手段が、当該次次加速データの異常の有無を判別して、当該次次加速データに異常を検出すると、前記ステッピングモータを停止させることにより、上記目的を達成している。
【００１０】
この場合、例えば、請求項３に記載するように、前記ステッピングモータ制御装置は、前記加速度算出手段の算出した次次加速データによる加速度と前記現加速データに基づいて前記次加速データを補正した補正次加速データを算出する加速データ補正手段を備え、前記異常検出手段が、前記次次加速データが正常であると判別すると、当該加速データ補正手段が、前記次レジスタの前記次加速データを前記算出した補正次加速データで補正するものであってもよい。
【発明の効果】
【００１１】
本発明のステッピングモータ制御装置によれば、ステッピングモータの加速制御に用いるステップ毎の加速データの異常の有無を判別して、当該加速データに異常を検出すると、当該加速データを補正したり、ステッピングモータを停止させるので、ステッピングモータを使用している装置に過負荷をかけることなく、ステッピングモータの脱調や異常動作を未然に防止することができ、ステッピングモータを適切に動作させることができるとともに、ステッピングモータを使用する装置に与える損傷等を抑制することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
【実施例１】
【００１３】
図１及び図２は、本発明のステッピングモータ制御装置の第１実施例を示す図であり、図１は、本発明のステッピングモータ制御装置の第１実施例を適用したステッピングモータ制御装置１のブロック構成図である。
【００１４】
図１において、ステッピングモータ制御装置１は、ＣＰＵ（Central Processing Unit ）２、メモリ３、第１データレジスタ４、第２データレジスタ５、加速度算出部６、異常検出部７、駆動信号生成部８及びモータドライバ９等を備えており、主要各部は、バス１０で接続されていて、制御対象であるステッピングモータ２０の駆動を制御する。
【００１５】
メモリ（記憶手段）３は、ステッピングモータ２０の駆動制御に必要な各種データ、特に、加速データ、定速データ及び減速データ等のモータ制御データを格納している。この加速データは、ステッピングモータ２０が等加速動作を行うように算出されたモータ駆動信号の周期を示すデータである。すなわち、本実施例では、ステッピングモータ２０は、等加速度動作を行って加速するものとし、加速データは、ステッピングモータ２０がこのように等加速度動作を行うようにモータ駆動信号の周期を算出したものである。
【００１６】
ＣＰＵ（制御手段）２は、メモリ３内の各種データ、特に、モータ制御データを使用して各部を制御して、ステッピングモータ２０の駆動制御処理、特に、加速時の異常対策制御処理を行う。
【００１７】
第１データレジスタ（次レジスタ）４は、メモリ３からモータ制御データ、特に、加速データを受け取って、当該受け取った加速データ等のモータ制御データを第２データレジスタ（現レジスタ）５に渡す。
【００１８】
加速度算出部６は、第１データレジスタ４の加速データ（次加速データ）と第２データレジスタ５の加速データ（現加速データ）に基づいて加速度（次加速度）を算出する。
【００１９】
異常検出部７は、加速度算出部６の算出した加速度（次加速度）に基づいて加速データ（次加速データ）に異常があるか否か検出を行い、異常を検出すると、ＣＰＵ２に割り込みを発生させて、加速データの異常を通知して、ソフトプログラムの処理によって第１データレジスタ４の加速データの書き換えを行う。
【００２０】
駆動信号生成部８は、ＣＰＵ２の制御下で、第２データレジスタ５から渡されるモータ制御データに応じた周期のモータ駆動信号を生成して、モータドライバ９に出力し、モータドライバ９は、駆動信号生成部８からのモータ駆動信号に基づいてステッピングモータ２０を駆動させる。
【００２１】
次に、本実施例の作用を説明する。本実施例のステッピングモータ制御装置１は、加速時に加速データの異常の有無を検出して、適切に対処するところにその特徴がある。
【００２２】
すなわち、ステッピングモータ制御装置１は、加速時、ＣＰＵ２の制御下で、メモリ３内の加速データを第１データレジスタ４、第２データレジスタ５へと順次シフトさせて駆動信号生成部８に転送して、駆動信号生成部８が加速データに対応する周期のモータ駆動信号を生成してモータドライバ９に出力し、モータドライバ９が駆動信号生成部８からのモータ駆動信号に基づいてステッピングモータ２０を駆動させる。
【００２３】
ステッピングモータ制御装置１は、この一連の加速制御において、加速データに異常があるか否かをチェックして、異常があると、加速データの補正による加速制御を行う異常対策制御処理を実行する。
【００２４】
すなわち、ステッピングモータ制御装置１は、加速時、図２に示すように、ＣＰＵ２の制御下で、メモリ３からＮステップ目の加速データ（現加速データ）を読み出して第１データレジスタ４に転送し（ステップＳ１０１）、この第１データレジスタ４のＮステップ目の加速データを第２データレジスタ５にシフトするとともに、メモリ３からＮ＋１ステップ目の加速データ（次加速データ）を読み出して第１データレジスタ４に転送して書き込む（ステップＳ１０２）。
【００２５】
加速度算出部６が、この第１データレジスタ４のＮ＋１ステップ目の加速データと第２データレジスタ５のＮステップ目の加速データに基づいて、加速度（次加速度）を算出し（ステップＳ１０３）、異常検出部７が、加速度算出部６が今回算出した加速度（現在の加速度）が前回加速度算出部６の算出した加速度と比較して一定値以上異なるか否かにより加速データの異常の有無を検出する（ステップＳ１０４）。このとき、加速度算出部６は、例えば、ＤＮをＮステップ目の加速データ、ＤＮ＋１をＮ＋１ステップ目の加速データとしたとき、次式（１）により、Ｎ＋１ステップ目の加速度Ｎ＋１を算出する。
【００２６】
加速度Ｎ＋１＝（ＤＮ＋１２−ＤＮ２）／２・・・（１）
ステップＳ１０４で、現在の加速度が前回の加速度から一定値以上異なると、異常検出部７は、加速データ（次レジスタである第１データレジスタ４内の次加速データ）に異常があると判断して、ＣＰＵ２に割り込みを発生させて異常動作があったことを通知し（ステップＳ１０６）、ＣＰＵ２が、ソフトウェア処理で、Ｎ＋１ステップ目の適正な加速データを算出して、第１データレジスタ４の加速データをこの算出した加速データで書き換えて、処理を終了する（ステップＳ１０７）。このＮ＋１ステップ目の適正な加速データの算出は、例えば、ＣＰＵ２の内部メモリ、メモリ３あるいは図示しない電池バックアップされたＲＡＭ（Random Access Memory）等に予め格納されている加速度データと第２データレジスタ５内のＮステップ目の加速データに基づいて、ＣＰＵ２がソフトウェア処理で算出する。
【００２７】
そして、駆動信号生成部８は、この書き換えられた加速データが第２データレジスタ５を介して送られてくると、この加速データに基づいて駆動信号を生成して、この駆動信号に基づいてモータドライバ９がステッピングモータ２０を駆動して、加速制御を継続する。
【００２８】
ステップＳ１０４で、加速度Ｎ＋１と加速度Ｎを比較して、ほぼ同等であると、異常検出部７は、Ｎ＋１ステップ目の加速データに異常がないと判断して、通常の加速制御を継続する。すなわち、現在の加速度が前回の加速度から一定値の範囲内であると、異常検出部７は、加速データに異常はないと判断して、そのまま処理を終了する。
【００２９】
このように、本実施例のステッピングモータ制御装置１は、ステッピングモータ２０の加速制御に用いるステップ毎の加速データの異常の有無を判別して、当該加速データに異常を検出すると、ＣＰＵ２に割り込みをかけて、ＣＰＵ２が、ソフトウェアの処理として当該加速データを補正する。
【００３０】
したがって、ステッピングモータ２０を使用している装置に過負荷をかけることなく、ステッピングモータ２０の脱調や異常動作を未然に防止することができ、ステッピングモータ２０を適切に動作させることができるとともに、ステッピングモータ２０を使用する装置に与える損傷を抑制することができる。
【実施例２】
【００３１】
図３〜図５は、本発明のステッピングモータ制御装置の第２実施例を示す図であり、図３は、本発明のステッピングモータ制御装置の第２実施例を適用したステッピングモータ制御装置３０のブロック構成図である。
【００３２】
なお、本実施例は、上記第１実施例のステッピングモータ制御装置１と同様のステッピングモータ制御装置に適用したものであり、本実施例の説明においては、上記第１実施例のステッピングモータ制御装置１と同様の構成部分には、同一の符号を付してその詳細な説明を省略する。
【００３３】
本実施例のステッピングモータ制御装置３０は、上記第１実施例のステッピングモータ制御装置１と同様のＣＰＵ２、メモリ３、第１データレジスタ４、第２データレジスタ５、加速度算出部６、異常検出部７、駆動信号生成部８、モータドライバ９及びバス１０等を備えるとともに、補正データ生成部（加速データ補正手段）３１を備えており、補正データ生成部３１は、加速度算出部６の算出結果に基づいて、第１データレジスタ４の加速データを補正するための補正データを生成し、当該生成した補正データで第１データレジスタ４の加速データを補正する。
【００３４】
本実施例のステッピングモータ制御装置３０は、加速データ（次加速データ）に異常があると、次の加速データ（次次加速データ）の異常の有無の検証を行って、なお、当該次次加速データに異常があると、ステッピングモータ２０を停止させる異常対策制御処理について、図４に基づいて説明する。
【００３５】
ステッピングモータ制御装置３０は、加速時、図４に示すように、ＣＰＵ２の制御下で、メモリ３からＮステップ目の加速データを読み出して第１データレジスタ４に転送し（ステップＳ２０１）、この第１データレジスタ４のＮステップ目の加速データを第２データレジスタ５にシフトするとともに、メモリ３からＮ＋１ステップ目の加速データを読み出して第１データレジスタ４に転送して書き込む（ステップＳ２０２）。
【００３６】
加速度算出部６が、この第１データレジスタ４のＮ＋１ステップ目の加速データと第２データレジスタ５のＮステップ目の加速データから、上記式（１）に基づいて、加速度を算出し（ステップＳ２０３）、異常検出部７が、加速度算出部６が今回算出した加速度（現在の加速度）が前回加速度算出部６の算出した加速度と比較して一定値以上異なるか否かにより加速データの異常の有無を検出する（ステップＳ２０４）。
【００３７】
ステップＳ２０４で、現在の加速度が前回の加速度と比較して一定値以上異なると、異常検出部７は、加速データに異常があると判断して、メモリ３から第１データレジスタ４にＮ＋２ステップ目の加速データを読み出し（ステップＳ２０５）、加速度算出部６が、Ｎステップ目からＮ＋２ステップ目までの１ステップ当たりの加速度の平均を、ＤＮ＋２をＮ＋２ステップ目の加速データとしたとき、次式（２）により算出する（ステップＳ２０６）。
【００３８】
加速度Ｎ＋２＝（ＤＮ＋２２−ＤＮ２）／４・・・（２）
加速度算出部６が、Ｎステップ目からＮ＋２ステップ目までの１ステップ当たりの加速度の平均を算出すると、異常検出部７は、加速度Ｎ＋２と加速度Ｎを比較して、ほぼ同じであるか否かチェックすることで、加速データの異常の有無を検出する（ステップＳ２０７）。
【００３９】
ステップＳ２０７で、加速度Ｎ＋２と加速度Ｎを比較して、異なると、異常検出部７は、Ｎ＋２ステップ目の加速データＤＮ＋２に異常があると判断して、ＣＰＵ２に異常有りを通知して、ＣＰＵ２がメモリ３から減速データを順次読み出して第１データレジスタ４及び第２データレジスタ５に順次シフトさせて駆動信号生成部８に送り、駆動信号生成部８が当該減速データに基づいて駆動信号を生成して、モータドライバ９に送ってモータドライバ９が当該減速データに基づく駆動信号でステッピングモータ２０を減速駆動することで、ステッピングモータ２０を強制停止させる（ステップＳ２０８）。なお、このステッピングモータ２０の強制停止は、上記方法に限るものではなく、例えば、図３に示すように、異常検出部７から駆動信号生成部８に信号線を接続して、異常検出部７から駆動信号生成部８に当該信号線を介して強制停止信号を出力し、駆動信号生成部８からモータドライバ９への駆動信号の出力を停止させて、モータドライバ９によるステッピングモータ２０の駆動を停止させることによって行っても良い。
【００４０】
そして、上記ステップＳ２０７で、加速度Ｎ＋２と加速度Ｎを比較して、ほぼ同等であると、異常検出部７は、加速データＤＮ＋２に異常がないと判断して、通常の加速制御を継続する。
【００４１】
このように、本実施例のステッピングモータ制御装置３０は、ステッピングモータ２０の加速制御に用いるステップ毎の加速データの異常の有無を判別して、当該加速データに異常を検出すると、次の加速データの検証を行って、なお、異常があると、ステッピングモータ２０を停止させる異常対策制御処理を行う。
【００４２】
したがって、ステッピングモータ２０の脱調や異常動作を未然に防止することができ、ステッピングモータ２０を適切に動作させることができるとともに、ステッピングモータ２０を使用する装置に与える損傷等を抑制することができる。
【００４３】
なお、上記説明では、加速データに異常があると、次の加速データの検証を行って、なお、異常がある場合に、ステッピングモータ２０を停止させているが、この場合、次の加速データの検証を行って、この次の加速データに異常がない場合には、最初に異常と判別した加速データを加速度に基づいて補正しても良い。
【００４４】
すなわち、図５に示すように、ステッピングモータ制御装置３０は、ＣＰＵ２の制御下で、メモリ３からＮステップ目の加速データを読み出して第１データレジスタ４に転送し（ステップＳ３０１）、この第１データレジスタ４のＮステップ目の加速データを第２データレジスタ５にシフトするとともに、メモリ３からＮ＋１ステップ目の加速データを読み出して第１データレジスタ４に転送して書き込む（ステップＳ３０２）。
【００４５】
加速度算出部６が、この第１データレジスタ４のＮ＋１ステップ目の加速データと第２データレジスタ５のＮステップ目の加速データから、上記式（１）に基づいて、加速度を算出し（ステップＳ３０３）、異常検出部７が、加速度算出部６が今回算出した加速度（現在の加速度）が前回加速度算出部６の算出した加速度と比較して一定値以上異なるか否かにより加速データの異常の有無を検出する（ステップＳ３０４）。
【００４６】
ステップＳ２０４で、現在の加速度が前回の加速度と比較して一定値以上異なると、異常検出部７は、加速データに異常があると判断して、メモリ３から第１データレジスタ４にＮ＋２ステップ目の加速データを読み出し（ステップＳ３０５）、加速度算出部６が、Ｎステップ目からＮ＋２ステップ目までの１ステップ当たりの加速度の平均を、ＤＮ＋２をＮ＋２ステップ目の加速データとしたとき、上記式（２）により算出する（ステップＳ３０６）。
【００４７】
加速度算出部６が、Ｎステップ目からＮ＋２ステップ目までの１ステップ当たりの加速度の平均を算出すると、異常検出部７は、加速度Ｎ＋２と加速度Ｎを比較して、ほぼ同じであるか否かチェックすることで、加速データの異常の有無を検出する（ステップＳ３０７）。
【００４８】
ステップＳ３０７で、加速度Ｎ＋２と加速度Ｎを比較して、異なると、異常検出部７は、加速データに異常があると判断して、ＣＰＵ２に異常有りを通知して、ＣＰＵ２がメモリ３から減速データを順次読み出してデータレジスタ４及びデータレジスタ５に順次シフトさせて駆動信号生成部８に送り、駆動信号生成部８が当該減速データに基づいて駆動信号を生成して、モータドライバ９に送ってモータドライバ９が当該減速データに基づく駆動信号でステッピングモータ２０を減速駆動することで、ステッピングモータ２０を強制停止させる（ステップＳ３０８）。なお、このステッピングモータ２０の強制停止は、上記方法に限るものではなく、例えば、上述のように、異常検出部７から駆動信号生成部８に強制停止信号を出力し、駆動信号生成部８からモータドライバ９への駆動信号の出力を停止させて、モータドライバ９によるステッピングモータ２０の駆動を停止させることによって行っても良い。
【００４９】
すなわち、上記ステップＳ３０１〜Ｓ３０８は、上記図４の処理と同様の処理である。
【００５０】
そして、ステップＳ３０７で、加速度Ｎ＋２と加速度Ｎを比較して、ほぼ同等であると、異常検出部７は、Ｎ＋２ステップ目の加速データには、異常がないが、Ｎ＋１ステップ目の加速データのみに異常があると判断して、補正データ生成部３１が、加速度算出部６の算出した加速度に基づいて次式（３）によって算出したＮ＋１ステップ目の加速データ（補正データ）ＤＮ＋１をデータレジスタ４に格納して、上記同様の加速処理を行う（ステップＳ３０８）。
【００５１】
加速データＤＮ＋１＝（２×加速度Ｎ＋２＋ＤＮ２）１／２・・・（３）
したがって、加速データの補正をハードウェアの処理として実施し、ステッピングモータ２０を使用している装置に過負荷をかけることなく、ステッピングモータ２０の脱調や異常動作を未然にかつ速やかに防止することができ、ステッピングモータ２０を適切に動作させることができるとともに、ステッピングモータ２０を使用する装置に与える損傷等を抑制することができる。
【００５２】
以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記のものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００５３】
加速データに基づいてステッピングモータを加速制御するステッピングモータ制御装置に適用することができる。
【図面の簡単な説明】
【００５４】
【図１】本発明のステッピングモータ制御装置の第１実施例を適用したステッピングモータ制御装置のブロック構成図。
【図２】図１のステッピングモータ制御装置による加速時異常対策制御処理を示すフローチャート。
【図３】本発明のステッピングモータ制御装置の第２実施例を適用したステッピングモータ制御装置のブロック構成図。
【図４】図３のステッピングモータ制御装置によるステッピングモータの停止を行う加速時異常対策制御処理を示すフローチャート。
【図５】図３のステッピングモータ制御装置による加速データの補正を行う加速時異常対策制御処理を示すフローチャート。
【符号の説明】
【００５５】
１  ステッピングモータ制御装置
２  ＣＰＵ
３  メモリ
４  第１データレジスタ
５  第２データレジスタ
６  加速度算出部
７  異常検出部
８  駆動信号生成部
９  モータドライバ
１０  バス
２０  ステッピングモータ
３０  ステッピングモータ制御装置
３１  補正データ生成部
【図１】
2006296095.tif 000003
【図２】
2006296095.tif 000004
【図３】
2006296095.tif 000005
【図４】
2006296095.tif 000006
【図５】
2006296095.tif 000007