(57)【要約】【課題】インクジェットプリンタに使われるプリントヘッド駆動装置及びプリントヘッド駆動装置を具現する半導体回路基板を提供する。【解決手段】プリントヘッドに備えられた複数のノズルを選択的に駆動するための選択部と，それぞれが与えられたプリントサイクルの間に上記プリントヘッドからインクを噴射できるｍ個のノズルを含むｎ個のプリミティブグループのうち，一つのプリミティブグループを選択するための直列プリミティブ信号を入力し，直列プリミティブ信号を並列プリミティブ信号に変換し，並列プリミティブ信号を上記選択部に入力するプリミティブ信号入力部と，選択されたプリミティブグループ内でインクが噴射される少なくとも一つのノズルを選択するための直列アドレス信号を入力し，直列アドレス信号を並列アドレス信号に変換し，並列アドレス信号を上記選択部に入力するアドレス信号入力部を含むプリントヘッド駆動装置である。【選択図】図８
2006044267.tif 000002
【特許請求の範囲】
【請求項１】
インクジェットプリンタのプリントヘッドを駆動するプリントヘッド駆動装置において：
前記プリントヘッドに備えられた複数のノズルを選択的に駆動するための選択部と；
それぞれが与えられたプリントサイクルの間に前記プリントヘッドからインクを噴射できるｍ個のノズルを含むｎ個のプリミティブグループのうち，一つのプリミティブグループを選択するための直列プリミティブ信号を入力し，直列プリミティブ信号を並列プリミティブ信号に変換し，並列プリミティブ信号を前記選択部に入力するプリミティブ信号入力部と；
選択されたプリミティブグループ内でインクが噴射される少なくとも一つのノズルを選択するための直列アドレス信号を入力し，直列アドレス信号を並列アドレス信号に変換し，並列アドレス信号を前記選択部に入力するアドレス信号入力部と；
を含み，
前記プリミティブ信号入力部は，互いに直列に接続されるｎ個の１ビットシフトレジスタを備え，前記１ビットシフトレジスタのそれぞれは，前記ｎ個のプリミティブグループのうちそれぞれ一つのプリミティブグループに相応することを特徴とする，プリントヘッド駆動装置。
【請求項２】
前記アドレス信号入力部は，互いに直列に接続されたｍ個の１ビットシフトレジスタを備えることを特徴とする，請求項１に記載のプリントヘッド駆動装置。
【請求項３】
前記アドレス信号入力部は，並列アドレス信号のそれぞれのビットを入力し，一時的にそれぞれのビットをラッチし，それぞれのビットを前記ｎ個のプリミティブグループそれぞれに入力するためのｍ個の１ビットラッチを；
さらに備えることを特徴とする，請求項１または２に記載のプリントヘッド駆動装置。
【請求項４】
前記プリミティブ信号入力部は，前記ｎ個の１ビットシフトレジスタからの並列プリミティブ信号のそれぞれのビットを入力し，それぞれのビットを一時的にラッチし，それぞれのビットをそれぞれのプリミティブグループに入力するためのｎ個の１ビットラッチをさらに備えることを特徴とする，請求項１〜３のいずれかに記載のプリントヘッド駆動装置。
【請求項５】
前記選択部は，前記プリントヘッドの複数のｍｘｎ個のノズルに相応する複数のＡＮＤゲートを含み，アドレス信号の相応するビット及びプリミティブ信号の相応するビットを入力することを特徴とする，請求項１〜４のいずれかに記載のプリントヘッド駆動装置。
【請求項６】
複数のノズルと；
一つあるいは複数の選択信号を入力し，プリントサイクルの間に一つあるいは複数のノズルがプリントするように選択的に駆動するための選択部と；
選択信号を入力し，選択信号を前記選択部に入力するための複数の１ビットシフトレジスタと；
を含み，
選択信号は，プリントサイクルの間にどのノズルがプリントすべきかを表すように，複数のノズルに相応する複数のビットを含むことを特徴とする，プリントヘッド駆動装置。
【請求項７】
前記選択信号入力部は，プリントサイクルの間にプリントする複数のプリミティブグループのうち，少なくとも一つのプリミティブグループを選択する第１選択信号を入力する第１個数の１ビットシフトレジスタと，プリントサイクルの間にプリントする選択されたプリミティブグループのうち，少なくとも一つのノズルを選択する第２選択信号を入力するための第２個数の１ビットシフトレジスタとを含むことを特徴とする，請求項６に記載のプリントヘッド駆動装置。
【請求項８】
前記選択信号入力部は，それぞれがプリントサイクルの間に前記プリントヘッドからインクを噴射できる第２個数のノズルを有する第１個数のプリミティブグループのうち，一つのプリミティブグループを選択するための直列プリミティブ信号を入力し，直列プリミティブ信号を並列プリミティブ信号に変換し，並列プリミティブ信号を前記選択部に入力するためのプリミティブ信号入力部と；
選択されたプリミティブグループのうち，インクが噴射されねばならない少なくとも一つのノズルを選択するための直列アドレス信号を受信し，直列アドレス信号を並列アドレス信号に変換し，並列アドレス信号を前記選択部に入力するためのアドレス信号入力部と；
を含むことを特徴とする，請求項６または７に記載のプリントヘッド駆動装置。
【請求項９】
前記複数のノズルは，それぞれが第２個数のノズルを有する第１個数のプリミティブグループを含み，前記プリミティブ信号入力部は，第１個数のプリミティブグループのうち一つあるいは複数のプリミティブグループを選択するための第１個数の１ビットシフトレジスタを含むことを特徴とする，請求項６〜８のいずれかに記載のプリントヘッド駆動装置。
【請求項１０】
前記複数のノズルは，
それぞれが第２個数のノズルを有する第１個数のプリミティブグループを含み，前記アドレス信号入力部は，各プリミティブグループの第２個数のノズルから一つあるいは複数のノズルを選択するための第２個数の１ビットシフトレジスタを含むことを特徴とする，請求項６〜９のいずれかに記載のプリントヘッド駆動装置。
【請求項１１】
半導体回路基板と；
複数のノズルを有し，前記半導体回路基板の中央部分に位置するプリントヘッドと；
前記半導体回路基板の内部装置を外部装置に電気的に連結するために，前記半導体基板のエッジ部分に位置する複数のパッドと；
前記選択信号入力部は，前記選択部にプリミティブグループ選択信号を入力するように，前記半導体回路基板の長手方向に対して選択信号入力部に平行し，前記プリントヘッドに隣接して装着されるプリミティブ信号入力部を有し；
前記プリミティブ信号入力部は，互いに直列に接続された複数の１ビットシフトレジスタを備え，各１ビットシフトレジスタは，複数のプリミティブグループのうちそれぞれのものに相応し，前記プリミティブグループ選択信号は，プリント周期の間に駆動される複数のノズルを有する複数のプリミティブグループのうち一つを指定することを特徴とする，請求項６〜１０のいずれかに記載のプリントヘッド駆動装置。
【請求項１２】
インクジェットプリンタのプリントヘッド駆動装置を有する半導体回路基板において：
複数のノズルを含み，前記半導体回路基板の中央部分に位置するプリントヘッドと；
前記半導体回路基板の内部装置を外部装置に電気的に連結し，信号を入力し，前記半導体回路基板のエッジ部分に沿って配置される複数のパッドと；
前記プリントヘッド内の複数のノズルを選択的に駆動するための選択信号を入力するように前記プリントヘッドの周辺に装着される選択部と；
信号によってプリミティブグループ選択信号を前記選択部に入力するように，前記半導体回路基板の長手方向に対して前記選択部に平行し，前記プリントヘッドの周辺に装着されるプリミティブ信号入力部と；
を含み，プリミティブグループ選択信号は，与えられたプリントサイクルの間に駆動される複数のノズルを含む複数のプリミティブグループのうち一つを指定することを特徴とする，半導体回路基板。
【請求項１３】
前記プリミティブ信号入力部は，互いに直列に接続された複数の１ビットシフトレジスタを備え，１ビットシフトレジスタのそれぞれは，複数のプリミティブグループのうちそれぞれのものに相応することを特徴とする，請求項１２に記載の半導体回路基板。
【請求項１４】
前記プリミティブ信号入力部は，前記複数の１ビットシフトレジスタからのプリミティブグループ選択信号のそれぞれのビットを入力し，それぞれのビットを一時的にラッチし，それぞれのビットを前記選択部に入力するための複数の１ビットラッチを；
さらに備えることを特徴とする，請求項１２または１３に記載の半導体回路基板。
【請求項１５】
選択されたプリミティブグループ内に含まれた複数のノズルのうち，少なくとも一つを指定するプリミティブグループ内選択信号を前記選択部に入力するように，前記半導体回路基板の長手方向に対して前記選択部に平行し，前記プリントヘッドの周辺に装着されるアドレス信号入力部を；
さらに備えることを特徴とする，請求項１２〜１４のいずれかに記載の半導体回路基板。
【請求項１６】
前記アドレス信号入力部は，プリミティブグループ内選択信号のそれぞれのビットを入力するために互いに直列に接続された複数の１ビットシフトレジスタと；
前記複数の１ビットシフトレジスタからのグループ内選択信号のそれぞれのビットを入力し，それぞれのビットを一時的にラッチし，それぞれのビットを前記選択部に入力するために，前記複数の１ビットシフトレジスタに相応する複数の１ビットラッチと；
を備えることを特徴とする，請求項１２〜１５のいずれかに記載の半導体回路基板。
【請求項１７】
前記複数のプリミティブグループは，それぞれがｍ個のノズルを含むｎ個のプリミティブグループを備え，
前記プリミティブ信号入力部と前記選択部とを連結するための単一配線と；
前記アドレス信号入力部と前記選択部とを連結するためのｍ個の配線と；
をさらに備えることを特徴とする，請求項１２〜１６のいずれかに記載の半導体回路基板。
【請求項１８】
前記複数のプリミティブグループは，前記プリントヘッドの上辺に沿って配置される第１グループと前記プリントヘッドの下辺に沿って配置される第２グループとに区分されることを特徴とする，請求項１２〜１７のいずれかに記載の半導体回路基板。
【請求項１９】
プリントヘッド駆動装置が具現された半導体回路基板において：
ノズル配置領域及びインク供給領域を備え，前記半導体回路基板の中央から前記半導体回路基板の第１方向（長手方向）に沿って延びたプリントヘッド領域と；
前記プリントヘッド領域に隣接し，前記半導体回路基板の第１方向（長手方向）に沿って前記プリントヘッド領域に平行に延びた少なくとも一つのノズル駆動部領域と；
前記少なくとも一つのノズル駆動領域に隣接し，前記半導体回路基板の第１方向（長手方向）に沿って前記プリントヘッド領域に平行に延びた少なくとも一つの選択部領域と；
前記少なくとも一つの選択部領域に隣接し，前記半導体回路基板の第１方向（長手方向）に沿って前記プリントヘッド領域に平行に延びた少なくとも一つのプリミティブ信号入力部領域と；
を含むことを特徴とする，半導体回路基板。
【請求項２０】
前記少なくとも一つのプリミティブ信号入力部領域に隣接し，前記半導体回路基板の第１方向（長手方向）に沿って前記プリントヘッド領域に平行に延びた少なくとも一つのアドレス信号入力部領域を；
さらに備えることを特徴とする，請求項１９に記載の半導体回路基板。
【請求項２１】
前記第１方向は，長手方向であり，
前記少なくとも一つのプリミティブ信号入力部領域に連結する一つの配線と前記少なくとも一つのアドレス信号入力部領域に連結する複数の配線とを有し，前記半導体回路基板の少なくとも一つの長手方向の端部に沿って配置される少なくとも一つの外部連結領域を；
さらに備えることを特徴とする，請求項１９または２０に記載の半導体回路基板。
【請求項２２】
前記少なくとも一つの選択部領域と前記少なくとも一つのプリミティブ信号入力部領域との間に配置され，前記半導体回路基板の第１方向に沿って前記少なくとも一つの外部連結領域から延びるバス領域を；
さらに備えることを特徴とする，請求項１９〜２１のいずれかに記載の半導体回路基板。
【請求項２３】
前記少なくとも一つのプリミティブ信号入力部は，前記少なくとも一つの選択部領域に隣接し，前記半導体回路基板の第１方向に沿って前記プリントヘッド領域に平行に延びた少なくとも一つのプリミティブ１ビットラッチ領域と；
前記少なくとも一つのプリミティブ１ビットラッチ領域に隣接し，前記半導体回路基板の第１方向に沿って前記プリントヘッド領域に平行に延びる少なくとも一つのプリミティブ１ビットシフトレジスタ領域と；
を備えることを特徴とする，請求項１９〜２２のいずれかに記載の半導体回路基板。
【請求項２４】
前記少なくとも一つのアドレス信号入力部は，前記少なくとも一つのプリミティブ信号入力部領域に隣接し，前記半導体回路基板の第１方向に沿って前記プリントヘッド領域に平行に延びた少なくとも一つのアドレス１ビットラッチ領域と；
前記少なくとも一つのアドレス１ビットラッチ領域に隣接し，前記半導体回路基板の第１方向に沿って前記プリントヘッド領域に平行に延びた少なくとも一つのアドレス１ビットシフトレジスタ領域と；
を備えることを特徴とする，請求項１９〜２３のいずれかに記載の半導体回路基板。
【請求項２５】
複数のノズルと；
一つあるいは複数の選択信号を入力し，プリントサイクルの間に一つあるいは複数のノズルがプリントされるように選択的に駆動するための選択部と；
選択信号を入力し，選択信号を前記選択部に入力するための複数の１ビットシフトレジスタと；
を含み，選択信号は，プリントサイクルの間にどのノズルがプリントすべきかを表すように，前記複数のノズルに相応する複数のビットと；
を含むことを特徴とする，半導体回路基板。
【請求項２６】
前記複数のノズルは，それぞれが第２個数のノズルを有する第１個数のプリミティブグループに備えられ，前記第１個数のプリミティブグループのうち，一つあるいは複数のプリミティブグループを選択するための第１個数の１ビットシフトレジスタ；
を備えることを特徴とする，請求項２５に記載の半導体回路基板。
【請求項２７】
前記複数のノズルは，それぞれが第２個数のノズルを有する第１個数のプリミティブグループに備えられ，前記選択信号入力部は，各プリミティブグループの第２個数のノズルのうち，一つあるいは複数のノズルを選択するための第２個数の１ビットシフトレジスタ；
を備えることを特徴とする，請求項２５または２６に記載の半導体回路基板。
【請求項２８】
複数のノズルを有し，前記半導体回路基板の中央部分に位置するプリントヘッドと；
前記半導体回路基板の内部装置を外部装置に電気的に連結するために，前記半導体基板のエッジ部分に位置する複数のパッドと；
をさらに備え，前記選択信号入力部は，前記選択部にプリミティブグループ選択信号を入力するように，前記半導体回路基板の長手方向に対して選択信号入力部に平行し，前記プリントヘッドに隣接して装着されるプリミティブ信号入力部；
を有し，前記プリミティブ信号入力部は，互いに直列に接続された複数の１ビットシフトレジスタを備え，各１ビットシフトレジスタは，複数のプリミティブグループのうちそれぞれのものに相応し，前記プリミティブグループ選択信号は，プリント周期の間に駆動される複数のノズルを有する複数のプリミティブグループのうち一つを指定することを特徴とする請求項２５〜２７のいずれかに記載の半導体回路基板。
【請求項２９】
それぞれが第１方向に配置された複数のノズルを有する複数のプリミティブグループと前記それぞれのプリミティブグループに相応するように第１方向に配置された複数の１ビットシフトレジスタと；
を含むことを特徴とする，半導体回路基板。
【請求項３０】
各プリミティブグループのノズルのうち相応するものを選択するために，第１方向に配置される第２個数の１ビットレジスタ；
をさらに備えることを特徴とする，請求項２９に記載の半導体回路基板。
【請求項３１】
前記ノズルと前記第２個数の１ビットレジスタとを連結するために，第１方向に配置された複数のアドレスバス；
をさらに備えることを特徴とする，請求項２９または３０に記載の半導体回路基板。
【請求項３２】
各プリミティブグループに相応する前記複数の１ビットシフトレジスタと前記第２個数の１ビットシフトレジスタとの間に配置される複数のアドレスバスを；
さらに備えることを特徴とする請求項２９〜３１のいずれかに記載の半導体回路基板。
【請求項３３】
各プリミティブグループに相応する前記複数の１ビットシフトレジスタと外部装置を電気的に連結するために，第２方向（縦方向）に配置される複数のパッドを；
さらに備えることを特徴とする，請求項２９〜３２のいずれかに記載の半導体回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，インクジェットプリンタを駆動するプリントヘッド駆動装置と，集積度が高いプリントヘッド駆動装置を構成する半導体回路基板に関する。
【背景技術】
【０００２】
プリンタは，コンピュータが処理した結果を確認，保管，伝達するために文書形態に出力する装置である。プリンタは，典型的に複合機，ＦＡＸ，電子式金銭登録機，現金自動引出機のような応用機器の基本的な構成要素である。
【０００３】
現在までデイジーホイールプリンタ，ドットプリンタ，インクジェットプリンタ，レーザプリンタが開発されており，特に，インクジェットプリンタとレーザプリンタが広く使われている。
【０００４】
インクジェットプリンタの基本動作原理は，プリントヘッドの上部あるいは周辺に配置された細い管からなるノズルを備えるインクチャンバにインクを充填した後，短時間にインクチャンバの内部で圧力を発生させて，ノズルを通じてインク滴を噴射する仕組みである。
【０００５】
インクジェットプリンタは，圧電方式のインクジェットヘッドと加熱方式のインクジェットヘッドとに大別される。圧電方式のインクジェットヘッドにおいては，インクチャンバ内に付着された圧電物質がアクチュエータとして作用して，圧電物質の振動による圧縮及び膨脹によってインクがノズルを通じて噴射される。加熱方式のインクジェットヘッドにおいては，インクチャンバ内に配置された薄膜ヒータに電流が印加される時，瞬間的に気泡が形成され，薄膜ヒータの抵抗がインクを噴射するためのアクチュエータとして作用する。
【０００６】
加熱方式のインクジェットヘッドのインク噴射原理をさらに詳細に説明する。シリコン基板上の保護膜と接触する薄膜ヒータに電流が流れれば，電気抵抗のために，瞬間的に約５００℃ほどの熱が発生する。発生した熱は，インクジェットヘッドのインクタンク内にあるインクに伝達されてインクを沸騰点まで加熱させる。その結果，インクの沸騰によって発生した気泡の圧力によって，インクがノズルを通じて噴射される。インクが噴射された後，薄膜ヒータに流れる電流が遮断されるため，インクが冷却され，気泡は次第に消滅する。気泡が消滅する間に，毛細管現象及びインクチャンバと大気圧との圧力差によって，インクチャンバにインクが再び充填される。
【０００７】
図１は，一般的なインクジェットプリンタを示すブロック図である。図１に示したように，一般的なインクジェットプリンタ１００は，ホストコンピュータ２２０から印刷データ及び制御命令を受信するインターフェース１１０，ユーザが選択命令を入力する入力部１３０，全体システムを駆動し，制御するためのプログラム及び印刷データを保存するための保存部１５０，印刷データを用紙にプリントする印刷部１７０，用紙を移送させる用紙移送部１４０，印刷部１７０を移送させるカートリッジ移送部１６０，そして，全体システムを制御するコントローラ１９０を備える。印刷部１７０は，プリントヘッド駆動装置１７１及びプリントヘッド１７３を備える。印刷部１７０は，半導体回路基板上に具現され，この半導体回路基板は，カートリッジ上に設置される。したがって，半導体回路基板の集積度を高めるほど，カートリッジのサイズは縮小できる。
【０００８】
図２は，一般的なプリントヘッド（図１のプリントヘッド１７３と同一）を示す図面である。プリントヘッド２００において，素子基板２０２の下部あるいは外部にインクタンク（図示せず）が位置する。インクは，インクタンクからインク供給路２０４及びインク流路２０６を通じて加熱素子２０８の上部まで濡らされる。加熱素子２０８に電流が印加されてインクが沸騰点まで加熱されれば，インクが沸騰して気泡が発生する。気泡の圧力によって，インクがノズル２１０を通じて噴射される。プリントヘッド２００において，加熱素子２０８，ノズル２１０，加熱素子２０８に印加される駆動電源をスイッチングするトランジスタ（または，ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）は，半導体製造工程を通じて作られる。
【０００９】
図１及び２を参照すれば，インクジェットプリンタ１００において，プリントヘッド２００（図１のプリントヘッド１７３と同一）は，印刷される紙を横切って進退するキャリッジ（カートリッジ）に装着される。プリントヘッドが紙を横切って移動する間，コントローラ１９０は，紙の上にインク滴を噴射して，紙の上にイメージ及びテキスト文字をプリントするように，プリントヘッド２００内の複数のノズル駆動器（例えば，図２の加熱素子２０８）を選択的に駆動する。ノズル２１０を通じてインクが噴射された後には，プリントヘッド２００と連結されているか，またはプリントヘッド２００から離れているインクタンクからインク供給路２０４及び流路２０６を通じてインクが再び充填される。
【００１０】
ノズル駆動器は，プリントヘッド２００に備えられたノズル２１０の個数ほど設置され，選択的に活性化される。一般的に，プリントヘッドにおいて，ノズルは，図２に示したように，２次元行列状に配列され，図２に示したように，選択的に駆動される複数の論理的グループ（以下，プリミティブグループ）に分割される。したがって，ノズル駆動器のうち一つは，複数の論理的グループのうち一つのグループを選択するための第１信号と，選択されたグループのうち一つのノズル（あるいは，複数のノズル）を選択するための第２信号とによって個別的に制御される。
【００１１】
図３は，一般的なノズル駆動器を示す図面である。図３を参照すれば，ノズル駆動器３００は，駆動電源Ｖｐｈと接地との間に接続された加熱素子３０２（図２の加熱素子２０８と同一）を含む。加熱素子３０２は，駆動電源Ｖｐｈと接地との間でトランジスタ３０４と直列に接続されている。
【００１２】
トランジスタ３０４は，ノズル駆動器３００を選択するための選択装置であるＡＮＤゲート３１０によって選択的に活性化される。ＡＮＤゲート３１０は，二つの入力Ｐ＿ＤＡＴＡ（すなわち，前述された第１信号）及びＡＤＤＲ＿ＤＡＴＡ（すなわち，前述された第２信号）によって駆動される。
【００１３】
入力信号Ｐ＿ＤＡＴＡは，プリミティブグループを指定するためのプリミティブ信号であり，ＡＤＤＲ＿ＤＡＴＡは，選択されたプリミティブグループ内のアドレスを指定するためのアドレス信号である。
【００１４】
一般的に，加熱素子３０２は，抵抗加熱素子であり，トランジスタ３０４は，ＮＭＯＳトランジスタのような電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。
【００１５】
プリントヘッドにおいて，ノズル駆動器３００がノズルの個数ほど備えられており，加熱素子３０２は，インクを加熱できるようにノズルに隣接して（通常，ノズルの下部）に設置される。ノズルが典型的に２次元配列状に配列されるので，全ての加熱素子３０２及びトランジスタ３０４は，工程の便宜上，アレイをなすように製作される。
【００１６】
説明の便宜上，トランジスタ３０４のアレイをトランジスタアレイ，一つの加熱素子及び加熱素子に対応するトランジスタで構成されるものをノズル駆動器，そして，ノズル駆動器のアレイをノズル駆動部と称す。従来からプリントヘッド駆動装置の技術が提案されている。（たとえば，特許文献１及び２を参照）
【００１７】
図４は，従来のプリントヘッド駆動装置を示すブロック図である。プリントヘッド駆動装置４００は，ノズル駆動部４１０，ノズル駆動部４１０に備えられる複数のノズル駆動器それぞれを選択的に駆動するための選択部４２０，与えられたプリントサイクルの間にプリントヘッドからインクが噴射されるｍ個のノズルで構成されるプリミティブグループ（Ｐ１〜Ｐｎのｎ個のグループ）から一つのプリミティブグループを選択するためのプリミティブグループ選択信号を入力するプリミティブ信号入力部４３０，プリミティブ信号によって選択されたプリミティブグループ内のｍ個のノズルからインクが噴射される一つあるいは複数のノズルを選択するためのプリミティブグループ内選択信号（アドレス信号）を入力するアドレス信号入力部４４０を備える。
【００１８】
プリミティブ信号入力部４３０は，ｎビット直列プリミティブ信号を入力するｎビットシフトレジスタ４３２及びｎビットシフトレジスタ４３２に保存されたｎビットプリミティブ信号をラッチするｎビットラッチ４３４を備える。
【００１９】
アドレス信号入力部４４０は，ｍビット直列アドレス信号を入力するｍビットシフトレジスタ４４２及びｍビットシフトレジスタ４４２に保存されたｍビットアドレス信号をラッチするｍビットラッチ４４４を含む。
【００２０】
選択部４２０は，ノズル駆動部４１０内のそれぞれのノズル駆動器に相応する複数の選択器（ＡＮＤゲート）を備える。
与えられたプリントサイクルの間にインクが噴射される一つあるいは複数のノズルを選択するために，プリミティブ信号Ｐ＿ＤＡＴＡ及びアドレス信号ＡＤＤＲ＿ＤＡＴＡが入力される。
【００２１】
例えば，ｎｘｍ個のノズルを有するプリントヘッドにおいて，プリミティブ信号Ｐ＿ＤＡＴＡは，それぞれが与えられたプリントサイクルの間にインクが噴射されるｍ個のノズルを備えるｎ個のプリミティブグループＰ１〜Ｐｎのうち一つのプリミティブグループを選択するための信号である。
【００２２】
ｎｘｍ個のノズルを有するプリントヘッドにおいて，アドレス信号ＡＤＤＲ＿ＤＡＴＡは，プリミティブグループＰ１〜Ｐｎのうち選択されたプリミティブグループ内のｍ個のノズルのうち，インクが噴射される一つあるいは複数のノズルに相応する一つあるいは複数のノズル駆動器を選択するための信号である。
【００２３】
例えば，図４を参照すれば，ｍビットラッチ４４４から出力される信号によって，ｎビットラッチ４３４から出力される第１信号によって選択されたプリミティブグループＰ１内で，１〜ｍのＡＮＤゲートによってプリミティブグループＰ１に相応するノズルが選択されることが可能である。
【００２４】
プリミティブ信号Ｐ＿ＤＡＴＡ及びアドレス信号ＡＤＤＲ＿ＤＡＴＡがそれぞれ１０ｂｉｔで構成されれば，プリミティブ信号Ｐ＿ＤＡＴＡのビット数に対応して，１０個（Ｐ１〜Ｐ１０）のプリミティブグループが設けられ，アドレス信号ＡＤＤＲ＿ＤＡＴＡのビット数に対応して，与えられたプリントサイクルの間にそれぞれのプリミティブグループからインクが噴射される１０個（Ａ１〜Ａ１０）のノズルが設けられる。
【００２５】
すなわち，プリントヘッドの全体ノズルの個数は，１０ｘ１０＝１００個となる。言い換えれば，１０個までのプリミティブグループが選択され，与えられたプリントサイクルの間にインクを噴射するように，それぞれの選択されたプリミティブグループ内で１０個までのノズルが選択されることができる。
【００２６】
図５は，図４の従来のプリントヘッド駆動装置に印加される信号を示すタイミング図である。直列データ信号であるアドレス信号ＡＤＤＲ＿ＤＡＴＡの第１アドレスＡＤＤＲ１及びプリミティブ信号Ｐ＿ＤＡＴＡの第１プリミティブデータが，クロック信号ＣＬＯＣＫに同期してシフトされて，ｍビット及びｎビットシフトレジスタ４４２，４３２にそれぞれ保存される。
【００２７】
ｍビットの第１アドレス信号ＡＤＤＲ１及びｎビットの第１プリミティブ信号ＤＡＴＡ１が何れも入力されれば，ロード信号ＬＯＡＤが受信される。ｍビット及びｎビットラッチ４４４，４３４は，ロード信号ＬＯＡＤがトリガーになり，ｍビットの第１アドレス信号ＡＤＤＲ１及びｎビットのプリミティブ信号ＤＡＴＡ１をそれぞれラッチする。
【００２８】
ｍビット及びｎビットラッチ４４４，４３４によってそれぞれラッチされたｍビットの第１アドレス信号ＡＤＤＲ１及びｎビットの第１プリミティブ信号ＤＡＴＡ１は，選択部４２０のＡＮＤゲートに入力される。
【００２９】
次いで，ノズル駆動部４１０の加熱素子を駆動するためのファイアストロボ信号ＳＴＲＢの第１ストロボＳＴＲＢ１が選択部４２０によって受信される。
選択部４２０のＡＮＤゲートは，各制御器からの第１ストロボＳＴＲＢ１及び相応する第１アドレス信号ＡＤＤＲ１及び第１プリミティブデータＤＡＴＡ１を受信して，ｍビットの第１アドレス信号ＡＤＤＲ１及びｎビットの第１プリミティブデータＤＡＴＡ１によって選択されたノズル駆動器に相応するノズルからインクを噴射させる。
【００３０】
したがって，第１の与えられたプリントサイクルの間にプリントヘッド内で選択されたノズルからインクが噴射される。
次いで，第１ストロボＳＴＲＢ１に同期して，第２プリントサイクルのために選択されたノズルに相応するアドレス信号ＡＤＤＲ＿ＤＡＴＡの第２アドレスＡＤＤＲ２及びプリミティブ信号Ｐ＿ＤＡＴＡの第２プリミティブデータＤＡＴＡ２が受信される。
【００３１】
リセット信号ＲＥＳＥＴは，アドレス信号入力部４４０のｍビットシフトレジスタ４４２及びｍビットラッチ４４４，そして，プリミティブ信号入力部４３０のｎビットシフトレジスタ４３２及びｎビットシフトレジスタ４３４をクリアさせるために入力される。
【００３２】
ロード信号ＬＯＡＤが入力されて始めて，ｍビットラッチ４４４及びｎビットラッチ４３４によって選択部４２０のＡＮＤゲートにアドレス信号ＡＤＤＲ＿ＤＡＴＡに相当する選択信号及びプリミティブ信号ＤＡＴＡに相当する選択信号が印加されるので，第１ストロボ信号ＳＴＲＢ１によって駆動されるノズルは，第１プリミティブデータＤＡＴＡ１によって選択されたプリミティブグループ及び第１アドレスＡＤＤＲ１によって，指定されたプリミティブグループ内の指定されたノズルに相応する一つあるいは複数のノズルが第１ストロボ信号ＳＴＲＢ１によって第１プリントサイクルで駆動され，第２プリミティブデータＤＡＴＡ２によって選択されたプリミティブグループ及び第２アドレスＡＤＤＲ２によって指定されたプリミティブグループ内の指定されたノズルに相応する一つあるいは複数のノズルが第２ストロボ信号ＳＴＲＢ２によって第２プリントサイクルで駆動される。
【００３３】
従来からプリントヘッド駆動装置を含む半導体回路基板の技術が提案されている。（たとえば，特許文献３を参照）
【００３４】
図６は，図４のプリントヘッド駆動装置が具現された従来の半導体回路基板の例を示す図面である。図６を参照すれば，図２のプリントヘッドが半導体回路基板６００の中央部分に配置され，図４のプリントヘッド駆動装置がプリントヘッドの周囲に配置される。
【００３５】
半導体回路基板６００上の内部ロジック素子と外部装置との電気的連結のためのパッドグループ６０２，６０４が半導体回路基板６００の左右側エッジにそれぞれ位置し，アドレス信号ＡＤＤＲのためのシフトレジスタ６０６（図４のｍビットシフトレジスタ４４２に相応）とラッチ６０８（図４のｍビットラッチ４４４に相応）とが半導体回路基板６００の左辺のパッドグループ６０２の側に位置し，プリミティブ信号Ｐ＿ＤＡＴＡのためのシフトレジスタ６１０（図４のｎビットレジスタ４３２に相応）及びラッチ６１２（図４のｎビットラッチ４３４に相応）が半導体回路基板６００の右辺のパッドグループ６０４の側に位置する。
【００３６】
インク供給路６１４が半導体回路基板６００の中央で半導体回路基板６００の横方向に配置され，インク供給路６１４の横方向に沿ってインク供給路６１４の上下側に上下側ノズル６１６，６１８がそれぞれ配置される。半導体回路基板６００の実際配置は，前述した配置と若干異なる。
【００３７】
上側ノズル６１６の上側，そして，下側ノズル６１８の下側には，上側トランジスタアレイ６２０及び下側トランジスタアレイ６２２がそれぞれ配置される。また，上下側トランジスタアレイ６２０，６２２それぞれの上側及び下側には，上側選択部６２４及び下側選択部６２６がそれぞれ配置される。ここで，上下側のトランジスタアレイ６２０，６２２は，プリミティブグループの個数によって，Ｐ１〜Ｐ２２のプリミティブグループに分割されている。
【００３８】
プリミティブ信号Ｐ＿ＤＡＴＡに相応する選択信号のためのＰ＿ＤＡＴＡバスグループ６２８とアドレス信号ＡＤＤＲに相応する選択信号のためのＡＤＤＲバスグループ６３０とが半導体回路基板６００のエッジに沿って配置される。ここで，ｎビットに相応するｎ個の配線で構成されるＰ＿ＤＡＴＡバスグループ６２８は，ｎ／２個の配線が半導体回路基板６００の上側及び右側エッジに沿って配置され，そして，残りのｎ／２個の配線が半導体回路基板６００の下側及び右側エッジに沿って配置される。
【００３９】
ｍビットに相応するｍ個の配線で構成されるＡＤＤＲバスグループ６３０は，ｍ／２個の配線が半導体回路基板６００の上側及び左側エッジに沿って配置され，そして，残りのｍ／２個の配線を半導体回路基板６００の下側及び左側エッジに沿って配置される。
【００４０】
図６に示された従来の半導体回路基板６００において，それぞれが与えられたプリントサイクルの間に同時にインクが噴射されるｍ個のノズルで構成されるプリミティブグループＰ１〜Ｐ２２は，インク供給路６１４を介してそれぞれ１１個で構成される二つのグループに分離されている。駆動されるノズルの個数は，アドレス信号のビット個数によって決定される。
【００４１】
例えば，受信されるアドレス信号が１０ビットであれば，最大２２０個（２２×１０）までのノズルが与えられたプリントサイクルの間に駆動される。
【００４２】
図６を参照すれば，従来の半導体回路基板６００においては，シフトレジスタ６０６，６１０及びラッチ６０８，６１２がそれぞれ半導体回路基板６００の左右辺に別途に位置し，Ｐ＿ＤＡＴＡ及びＡＤＤＲバスグループ６２８，６３０を通じて選択信号が上下側選択部６２４，６２６に伝えられている。
【００４３】
具体的に，シフトレジスタ６０６，６１０及びラッチ６０８，６１２が全てのプリミティブグループＰ１〜Ｐ２２によって共有されている。その結果，相応する選択信号が全てのプリミティブグループＰ１〜Ｐ２２に供給されるように，ｎ／２＋ｍ（ここで，ｎは，プリミティブ信号のビット数であり，ｍは，アドレス信号のビット数）ほどの配線が半導体回路基板６００の上下部分に設ける必要がある。
【００４４】
すなわち，図６に示した半導体回路基板６００の場合，選択信号の伝達のためのｎ＋２ｍ（すなわち，各辺にｎ／２＋ｍずつ）ほどの配線のためのスペースが必要である。
【００４５】
上記の結果，従来の半導体回路基板は，左右にプリミティブ信号及びアドレス信号を処理するためのシフトレジスタ及びラッチ，そして，ラッチから発生する選択信号を伝達するためのバスを配置させるためのスペースが必要なので，空間利用の効率性で問題がある。
【００４６】
【特許文献１】特開平７−１１７２５１号公報
【特許文献２】特開平５−２２９１１１号公報
【特許文献３】米国特許第６,４９９,８３４号明細書
【特許文献４】特開２００３−１４５７４２号公報
【特許文献５】特開平１１−３００９７３号公報
【発明の開示】
【発明が解決しようとする課題】
【００４７】
そこで，本発明は，このような問題に鑑みてなされたもので，その目的は，半導体回路基板の集積度を高めるプリントヘッド駆動装置を提供することである。
更に，本発明の目的は，前記プリントヘッド駆動装置に適した半導体回路基板を提供することである。
【課題を解決するための手段】
【００４８】
上記課題を解決するために，本発明のある観点によれば，インクジェットプリンタのプリントヘッドを駆動するプリントヘッド駆動装置において，上記プリントヘッドに備えられた複数のノズルを選択的に駆動するための選択部と，それぞれが与えられたプリントサイクルの間に上記プリントヘッドからインクを噴射できるｍ個のノズルを含むｎ個のプリミティブグループのうち，一つのプリミティブグループを選択するための直列プリミティブ信号を入力し，直列プリミティブ信号を並列プリミティブ信号に変換し，並列プリミティブ信号を上記選択部に入力するプリミティブ信号入力部と，選択されたプリミティブグループ内でインクが噴射される少なくとも一つのノズルを選択するための直列アドレス信号を入力し，直列アドレス信号を並列アドレス信号に変換して，並列アドレス信号を上記選択部に入力するアドレス信号入力部を含むプリントヘッド駆動装置が提供される。
【００４９】
プリミティブ信号入力部は，互いに直列に接続されたｎ個の１ビットシフトレジスタを備え，ｎ個の１ビットシフトレジスタのそれぞれは，ｎ個のプリミティブグループのうちそれぞれに相応する。
アドレス信号入力部は，互いに直列に連結されたｍ個の１ビットシフトレジスタを備えることができる。
【００５０】
上記課題を解決するために，本発明の別の観点によれば，インクジェットプリンタのプリントヘッド駆動装置を有する半導体回路基板において，複数のノズルを含み，上記半導体回路基板の中央部分に位置するプリントヘッドと，上記半導体回路基板の内部装置を外部装置に電気的に連結し，信号を入力し，上記半導体回路基板のエッジ部分に沿って配置される複数のパッドと，上記プリントヘッド内の複数のノズルを選択的に駆動するための選択信号を入力するように，上記プリントヘッドの周辺に装着される選択部と，プリミティブグループ選択信号を上記選択部に入力する，上記半導体回路基板の長手方向に対して上記選択部に平行し，上記プリントヘッドの周辺に装着されるプリミティブ信号入力部を含む半導体回路基板が提供される。
【００５１】
ここで，プリミティブグループ選択信号は，与えられたプリントサイクルの間に駆動される複数のノズルを含む複数のプリミティブグループのうち一つを指定することを特徴とする。
プリミティブ信号入力部は，互いに直列に接続されたｎ個の１ビットシフトレジスタを備え，ｎ個の１ビットシフトレジスタのそれぞれは，ｎ個のプリミティブグループのうちそれぞれに相応する。
【００５２】
上記課題を解決するために，本発明の別の観点によれば，選択されたプリミティブグループに含まれた複数のノズルのうち，少なくとも一つを指定するグループ内選択信号を選択部に入力するように，半導体回路基板の長手方向に対して選択部に平行し，選択部に隣接して装着されたアドレス信号入力部をさらに備える半導体回路基板が提供される。
【発明の効果】
【００５３】
以上説明したように，本発明のプリントヘッド駆動装置によれば，各プリミティブグループのノズルを選択するための選択信号を発生させるシフトレジスタ及びラッチを提供することによって，プリントヘッド駆動装置が具現された半導体回路基板上で選択信号を伝送するために必要な配線の個数を減らすことができ，半導体回路基板の高いレイアウト密度を獲得できる。
【発明を実施するための最良の形態】
【００５４】
以下に，添付された図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する発明特定事項においては，同一の符号を付することにより重複説明を省略する。
【００５５】
（第１の実施形態）
図７は，本発明によるプリントヘッド駆動装置の第１の実施形態の構成を示すブロック図である。プリントヘッド駆動装置７００は，図４の従来のプリントヘッド駆動装置４００のｎビットシフトレジスタ４３２及びｎビットラッチ４３４の代りに，複数のプリミティブグループから一つのプリミティブグループを選択するプリミティブ信号を処理する１ビットラッチ及び１ビットシフトレジスタ（Ｓ.Ｒ：Ｓｈｉｆｔ Ｒｅｓｉｓｔｏｒ）を含む。
【００５６】
図７を参照すれば，プリントヘッド駆動装置７００は，ノズル駆動部７１０に備えられる複数のノズル駆動器それぞれを選択的に駆動するための選択部７２０，プリントヘッドからそれぞれが，与えられたプリントサイクルの間に同時にインクが噴射されるｍ個のノズルで構成される，ｎ個のプリミティブグループのうち一つのプリミティブグループを選択するためのプリミティブ信号を入力するプリミティブ信号入力部７３０，プリミティブ信号によって選択されたプリミティブグループ内でインクが噴射される一つあるいは複数のノズルを選択するためのアドレス信号を入力するアドレス信号入力部７４０を備える。
【００５７】
アドレス信号入力部７４０は，ｍビット直列アドレス信号を入力するｍビットシフトレジスタ７４２及びｍビットシフトレジスタ７４２に保存されたｍビットアドレス信号をラッチするｍビットラッチ７４４を備える。
【００５８】
一方，プリミティブ信号入力部７３０は，それぞれが１ビットのプリミティブ信号を入力し，互いに直列に連結されたｎ個の１ビットシフトレジスタ７３２＿１〜７３２＿ｎ及びｎ個の１ビットシフトレジスタ７３２＿１〜７３２＿ｎに対応するｎ個の１ビットラッチ７４４＿１〜７４４＿ｎで構成される。
【００５９】
プリントヘッド駆動装置７００において，ｎビットシフトレジスタ４３２及びｎビットラッチ４３４が全てのプリミティブグループＰ１〜Ｐｎに相応する図４のプリントヘッド駆動装置に比べて，プリミティブ信号を処理するための１ビットシフトレジスタ７３２＿１〜７３２＿ｎ及び１ビットラッチ７３４＿１〜７３４＿ｎがそれぞれのプリミティブグループＰ１〜Ｐｎに相応するように備えられる。
【００６０】
それぞれのプリミティブグループに相応する１ビットのシフトレジスタ７３２＿１〜７３２＿ｎ及び１ビットラッチ７３４＿１〜７３４＿ｎを別途に設置することによって，次のような効果が得られる。
【００６１】
図６及び図７を参照すれば，それぞれのグループに相応するそれぞれのシフトレジスタ及びラッチセット７３０＿１〜７３０＿ｎが従来の半導体基板６００上での配置において，トランジスタアレイ６２４，６２６に隣接して設置できるため，プリミティブ信号に相当する選択信号を伝送するために要求される配線の数を減らすことができる。
【００６２】
具体的に，図４及び図６に示した従来の半導体回路基板６００に具現された従来のプリント駆動装置４００において，プリミティブ信号に相応する選択信号を選択部４２０まで伝達するためには，ラッチ４３４（図６の６１２）から選択部（すなわち，図６の上側選択部及び下側選択部６２４及び６２６）まで連結されるｎ個の配線が必要である。
【００６３】
図６に示したように，ｎ／２個の配線が従来の半導体回路基板６００の右上辺に沿って，そして，ｎ／２個の配線が従来の半導体回路基板６００の右下辺に沿って，Ｐ＿ＤＡＴＡバスグループ６２８を通じて，上側及び下側選択部６２４，６２６それぞれに伝達される。
【００６４】
しかし，図７に示したような構成を有する本発明の実施形態によれば，それぞれのプリミティブグループに相応するシフトレジスタ７３２＿１〜７３２＿ｎを互いに直列に連結することによって，プリミティブ信号が各側にｎ／２個の配線より少ない一つあるいは複数の配線によって伝送される。
【００６５】
一つあるいは複数の配線は，プリミティブ信号を伝送するための単一配線でありうる。単一配線は，プリミティブ信号を半導体回路基板６００の上部（すなわち，Ｐ２，Ｐ４，．．．，Ｐ２２）に沿って配置されるそれぞれのプリミティブグループに相応するシフトレジスタにプリミティブ信号を伝送でき，プリミティブ信号を半導体回路基板６００の下部（すなわち，Ｐ１，Ｐ３，．．．
，Ｐ２１）に沿って配置されるそれぞれのプリミティブグループに相応するシフトレジスタにプリミティブ信号を伝送できる。
【００６６】
配線の個数を減らすことによって得られる空間が，それぞれのプリミティブグループに相応するシフトレジスタ及びラッチセット７３０＿１〜７３０＿ｎを配置するために使われる。
【００６７】
具体的に，図６及び図７を参照すれば，ｎ個の配線の代わりに，単一配線のみがプリミティブ信号に相応する選択信号を従来の半導体回路基板６００の上側及び下側選択部６２４，６２６に伝達するために使われているので，図６の従来の半導体回路基板６００の右辺に提供されたプリミティブデータシフトレジスタ及びプリミティブデータラッチのための空間６１０，６１２が不要になる。上記の結果，半導体回路基板６００のサイズを減らすことが可能である。
【００６８】
図８は，本発明の一実施形態による図７のプリントヘッド駆動装置７００が具現された半導体回路基板８００のレイアウトを示す図面である。図８を参照すれば，半導体回路基板８００上の内部ロジックと外部装置とを電気的に連結するためのパッドグループ８０２，８０４が半導体回路基板８００の左右側エッジにそれぞれ位置する。アドレス信号を処理するためのシフトレジスタ８１０及びラッチ８１２が半導体回路基板８００の左側部分にあるパッドグループ８０２の側に位置する。半導体回路基板８００の実際配置は，前述した配置と若干異なる。
【００６９】
インク供給路８１４が半導体回路基板８００の中央から基板の横方向に沿って配置され，上下側ノズル８１６，８１８がインク供給路８１４の横方向に沿って上側及び下側にそれぞれ配置される。
【００７０】
トランジスタアレイ８２０，８２２が上下側のノズル８１６，８１８それぞれの上側，下側に配置される。また，上側及び下側選択部８２４，８２６が上側トランジスタアレイ８２０の上側及び下側トランジスタアレイ８２２の下側にそれぞれ配置される。
【００７１】
アドレス信号を伝送するためのＡＤＤＲバスグループ８２８が半導体回路基板８００のエッジ部分に沿って配置される。具体的に，それぞれがｍビットに相応するｍ個の配線を含むＡＤＤＲバスグループ８２８が，ｍ個の配線は半導体回路基板８００の上側及び左側エッジに沿って配置され，ｍ個の配線は半導体回路基板８００の下側及び左側エッジに沿って配置されて，結果的に２ｍ個の配線となる。
【００７２】
プリミティブ信号を伝送するための上側及び下側プリミティブ信号入力部８０６，８０８がトランジスタアレイ８２０の上側及びトランジスタアレイ８２２の下側にそれぞれ設置される。それぞれのプリミティブグループＰ１〜Ｐ２２のためのシフトレジスタ及びラッチセット７３０＿１〜７３０＿ｎを含む図７のプリミティブ信号入力部７３０は，図８のプリミティブ信号入力部８０６，８０８に相応する。
【００７３】
（第１の実施形態の効果）
図８に示したように，図６の従来の半導体回路基板６００のｎ／２個の配線の代わりに，単一配線のみがプリミティブ信号を伝送するために提供されているので，半導体回路基板８００上の上側及び下側空間にあるそれぞれのプリミティブグループのためのシフトレジスタ及びラッチセット７３０＿１〜７３０＿ｎを，図６の半導体回路基板６００上でｎ／２個の配線が配置された所に配置することが可能である。
以上説明したように第１の実施形態によれば，プリミティブ信号に相当する選択信号を伝送するために要求される配線の数を減らすことができる。
【００７４】
（第２の実施形態）
図９は，本発明の第２の実施形態によるプリントヘッド駆動装置９００の構成を示すブロック図である。プリントヘッド駆動装置９００は，図４の従来のプリントヘッド駆動装置４００のｍビットシフトレジスタ４４２及びｍビットラッチ４４４の代りに，アドレス信号を処理するための１ビットシフトレジスタ９４２＿１〜９４２＿ｍ及び１ビットラッチ９４４＿１〜９４４＿ｍを含む。
【００７５】
プリントヘッド駆動装置９００は，図４の従来のプリントヘッド駆動装置４００のｎビットシフトレジスタ４３２及びｎビットラッチ４３４の代りに，プリミティブ信号を個別的に処理するための図７に示したような第１の実施形態の１ビットシフトレジスタ９３２＿１〜９３２＿ｎ及び１ビットラッチ９３４＿１〜９３４＿ｎを含む。
【００７６】
図９を参照すれば，プリントヘッド駆動装置９００は，ノズル駆動部９１０，ノズル駆動部９１０に含まれた複数のノズル駆動器を選択的に駆動するための複数のＡＮＤゲートを含む選択部９２０，それぞれが与えられたプリントサイクルの間に同時にインクが噴射されるｍ個のノズルで構成されるｎ個のプリミティブグループのうち，一つのプリミティブグループを選択するためのプリミティブ信号を入力するプリミティブ信号入力部９３０，そして，与えられたプリントサイクルの間にプリミティブ信号によって選択されたプリミティブグループ内でインクが噴射される一つあるいは複数のノズルを選択するためのアドレス信号を入力するアドレス信号入力部９４０を備える。
【００７７】
アドレス信号入力部９４０は，それぞれが互いに直列に連結され，１回に１ビットのアドレス信号を入力するｍ個の１ビットシフトレジスタ９４２＿１〜９４２＿ｍ及びｍ個の１ビットシフトレジスタ９４４＿１〜９４４＿ｍに相応するｍ個の１ビットラッチ９４４＿１〜９４４＿ｍを含む。
【００７８】
ここで，プリミティブ信号入力部９３０は，それぞれが直列に接続され，１回に１ビットのプリミティブ信号を入力するｎ個の１ビットシフトレジスタ９３２＿１〜９３２＿ｎ及びｎ個の１ビットシフトレジスタ９３２＿１〜９３２＿ｎに相応するｎ個の１ビットラッチ９３４＿１〜９３４＿ｎを含む。
【００７９】
図１０は，本発明に他の実施形態による図９のプリントヘッド駆動装置９００が具現された半導体回路基板１０００のレイアウトを示す図面である。図１０を参照すれば，半導体回路基板１０００上の内部ロジックを外部装置に電気的に連結するためのパッドグループ１００２，１００４が半導体回路基板１０００の左右エッジに位置する。半導体回路基板１０００の実際配置は，前述した配置と若干異なる。
【００８０】
インク供給路１０１４が半導体回路基板１０００の中央から基板の横方向に沿って配置され，上側ノズル１０１６及び下側ノズル１０１８がインク供給部１０１４の横方向に沿って上側及び下側にそれぞれ配置される。上側及び下側トランジスタアレイ１０２０，１０２２が上側ノズル１０１６の上側，下側ノズル１０１８の下側にそれぞれ配置される。上側及び下側選択部１０２４，１０２６が上側トランジスタアレイ１０２０の上側，そして下側トランジスタアレイ１０２２の下側にそれぞれ配置される。
【００８１】
アドレス信号を伝送するためのＡＤＤＲバスグループ１０２８が半導体回路基板８００の上側及び下側エッジに沿って配置される。ここで，それぞれがｍビットに相応するｍ個の配線を含むＡＤＤＲバスグループ１０２８は，ｍ個の配線が半導体回路基板１０００の上側エッジに沿って配置され，ｍ個の配線は，半導体回路基板１０００の下側エッジに沿って配置される。
【００８２】
プリミティブ信号を伝送するための上側及び下側プリミティブ信号入力部１００６，１００８がトランジスタアレイ１０２０の上側及びトランジスタアレイ１０２２の下側にそれぞれ設置される。プリミティブ信号を伝送するための配線は，半導体回路基板１０００の上側及び下側エッジ部分で何れもＡＤＤＲバスグループ１０２８に沿って配置される。
【００８３】
ここで，配線は，プリミティブグループＰ１〜Ｐ２２それぞれに入力されるｍビットのアドレス信号を伝送するためのｍ個の配線及びプリミティブ信号データをそれぞれのプリミティブグループＰ１〜Ｐ２２に入力するための一つの配線に相応するｍ＋１個の配線を含む。
【００８４】
したがって，ｍ＋１個の配線が半導体回路基板１０００の上側エッジに沿って配置され，ｍ＋１個の配線が半導体回路基板１０００の下側エッジに沿って配置される。
【００８５】
言い換えれば上記配線は，複数のプリミティブグループＰ１〜Ｐ２２それぞれが，プリントするためにそれぞれのプリミティブグループが選択されたかを表すためのそれぞれのプリミティブデータ信号ビットを受信するので，単一配線が直列に接続されたｎ個の１ビットシフトレジスタ９３２＿１〜９３２＿ｎ及び直列に接続されたｎ個の１ビットラッチ９３４＿１〜９３４＿ｎを有するプリミティブ信号入力部１００６，１００８からのプリミティブ信号をそれぞれのプリミティブグループＰ１〜Ｐ２２に相応する上側及び下側選択部１０２４，１０２６に伝送するために使われる。
【００８６】
プリミティブ信号とは違って，複数のプリミティブグループＰ１〜Ｐ２２それぞれが，プリントするために選択されたプリミティブグループ内で，どのノズルが選択されたかを表すためのアドレス信号の全ｍビットを受信するため，ｍ個の配線が，直列に接続されたｍ個の１ビットシフトレジスタ９４２＿１〜９４２＿ｍ及び直列に接続されたｍ個の１ビットラッチ９４４＿１〜９４４＿ｍを有するアドレス信号入力部１０３０，１０３２からのアドレス信号を，全てのプリミティブグループＰ１〜Ｐ２２に相応する上側及び下側選択部１０２４，１０２６に伝達するために使われる。
【００８７】
前述した説明がプリミティブ信号によって選択されたプリミティブグループを参照しているが，ｎ個のプリミティブグループのうち一つ以上のプリミティブグループが，与えられたプリントサイクルの間にプリントするために選択される。また，前述で使用しているｍとｎは，同じでもよいし，異なっていてもよい。
【００８８】
図９に示したように，それぞれのプリミティブグループのためのプリミティブ信号入力部９３０＿１〜９３０＿ｎは，図１０の上側及び下側プリミティブ信号入力部１００６，１００８に設けられた領域内に配置される。また，図９のアドレス信号入力部９４０＿１〜９４０＿ｍは，図１０のアドレス信号入力部１０３０，１０３２に相応する。
【００８９】
（第２の実施形態の効果）
図１０に示した半導体回路基板１０００は，図８に示した半導体回路基板８００に比べて，縦方向には長くなるが，長手方向には短くなる。また，実際の工程で，プリミティブ信号入力部１００６，１００８は，アドレス信号入力部１０３０，１０３２と類似した方式で形成されるため，半導体回路基板１０００の縦方向の長さは，プリミティブ信号入力部１００６，１００８をアドレス信号入力部１０３０，１０３２の側に位置させることによって，短くすることが可能である。
【００９０】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００９１】
本発明は，インクジェットプリンタに使われるプリントヘッド駆動装置及び上記プリントヘッド駆動装置を具現する半導体回路基板に適用可能である。
【図面の簡単な説明】
【００９２】
【図１】一般的なインクジェットプリンタを示すブロック図である。
【図２】一般的なプリントヘッドを示す説明図である。
【図３】一般的なノズル駆動器を示す説明図である。
【図４】従来のプリントヘッド駆動装置を示すブロック図である。
【図５】図４のプリントヘッド駆動装置に印加される信号を示す説明図である。
【図６】図４のプリントヘッド駆動装置が具現された半導体回路基板を示す説明図である。
【図７】本発明の第１の実施形態にかかるプリントヘッド駆動装置構成を示す説明図である。
【図８】図７のプリントヘッド駆動装置が具現された半導体回路基板を示す説明図である。
【図９】本発明の第２の実施形態にかかるプリントヘッド駆動装置構成を示す説明図である。
【図１０】図９のプリントヘッド駆動装置が具現された半導体回路基板を示す説明図である。
【符号の説明】
【００９３】
７００  プリントヘッド駆動装置
７１０  ノズル駆動部
７２０  選択部
７３０  プリミティブ信号入力部
７４０  アドレス信号入力部
７４２  ｍビットシフトレジスタ
７４４  ｍビットラッチ
８００  半導体回路基板
８０２，８０４  パッドグループ
８０６  上側プリミティブ信号入力部
８０８  下側プリミティブ信号入力部
８１０  シフトレジスタ
８１２  ラッチ
８１４  インク供給路
８１６  上側ノズル
８１８  下側ノズル
８２０，８２２  ドランジスタアレイ
８２４  上側選択部
８２６  下側選択部
８２８  ＡＤＤＲバスグループ
Ｐ１〜Ｐ２２  プリミティブグループ
９００  プリントヘッド駆動装置
９１０  ノズル駆動部
９２０  選択部
９３０  プリミティブ信号入力部
９４０  アドレス信号入力部
１０００  半導体回路基板
１００２，１００４  パッドグループ
１００６  上側プリミティブ信号入力部
１００８  下側プリミティブ信号入力部
１０１４  インク供給路
１０１６  上側ノズル
１０１８  下側ノズル
１０２０，１０２２  ドランジスタアレイ
１０２４  上側選択部
１０２６  下側選択部
１０２８  ＡＤＤＲバスグループ
【図１】
2006044267.tif 000003
【図２】
2006044267.tif 000004
【図３】
2006044267.tif 000005
【図４】
2006044267.tif 000006
【図５】
2006044267.tif 000007
【図６】
2006044267.tif 000008
【図７】
2006044267.tif 000009
【図８】
2006044267.tif 000010
【図９】
2006044267.tif 000011
【図１０】
2006044267.tif 000012