(57)【要約】【課題】半導体基板の内部に残留する応力及び半導体基板と配線基板の熱膨張係数差の熱応力を開放して、種々の応力を受けるバンプ電極の接続部の信頼性を向上させる。【解決手段】半導体基板１の一部に素子形成禁止領域１２及び同位置に脆弱箇所１３を設ける。これにより、組立工程途中の拡散プロセスによる半導体基板１の内部の残留応力及び半導体基板１と配線基板３の熱膨張係数差によって生じる熱応力を、脆弱箇所１３を起点として切断して個片化することにより種々の応力を開放して、形成後のバンプ電極２の接続部にかかる応力を低減させることができ、バンプ電極接続部の信頼性を向上できる。【選択図】図３
2006186128.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板裏面上に形成した素子電極と、前記素子電極面上に形成したバンプ電極と、前記バンプ電極と電極パッドを接続するフェイスダウンにより前記半導体基板を搭載する配線基板とを有する半導体装置であって、
前記半導体基板表面の一部に形成した脆弱箇所を備えたことを特徴とする半導体装置。
【請求項２】
前記脆弱箇所は、前記半導体基板の側端部から反対側の側端部に至る領域に形成して、かつ前記領域が素子形成禁止領域であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記脆弱箇所は、複数の半導体素子に切断して個片化する半導体基板の切断起点となり、個片化した前記半導体基板のそれぞれの領域において前記半導体素子が独立していることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
半導体基板裏面上に素子電極を形成して、前記素子電極上に金属材料からなるバンプ電極を形成する第１の工程と、前記バンプ電極を配線基板上の電極パッドに接合する第２の工程と、前記半導体基板表面の一部に脆弱箇所を形成する第３の工程と、前記半導体基板と前記配線基板の間及び前記バンプ電極の周囲に封止樹脂を形成する第４の工程と、前記配線基板の前記半導体基板を搭載した面の反対側に外部端子を形成する第５の工程とを有する半導体装置の製造方法。
【請求項５】
前記脆弱箇所は、半導体基板の内部に生じる応力及び封止樹脂の熱硬化による応力により、前記脆弱箇所が切断起点となって前記半導体基板が複数の半導体素子に切断して個片化することを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記脆弱箇所の形成条件を、前記脆弱箇所の破壊応力が前記半導体基板の内部に生じる応力及び前記封止樹脂の熱硬化による応力を合わせた合成応力以下になるようなシミュレーションにより算出した条件を適用することを特徴とする請求項４または５記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板を、バンプ電極を介して配線基板上に実装するフリップチップ接続方式を用いるボールグリットアレイ（ＢＧＡ）のパッケージ構造を有した半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路の高集積化に伴って、半導体基板もデバイス機能の１チップ化が進み、そのため、半導体基板の面積が大きくなり、電気的接続を行う外部端子が多ピン化しておりピン数が増大している。しかしながら、その一方で、携帯機器を中心とする分野において、半導体装置のさらなる小型化，薄型化による高密度化実装技術が求められている。それらパッケージを取り巻く現状と要求に応える半導体装置の例として、半導体基板の素子電極にバンプ電極を形成して、フェイスダウンにより配線基板上の電極パッドに接続するフリップチップ接続方式を用いたパッケージ（以下、ＦＣ−ＢＧＡという）がある。フリップチップ接続方式は、半導体基板から外部端子までの距離が短いため、低インダクタンスになるといった電気特性にも優れ、高密度の多ピン化にも対応が可能である。
【０００３】
ＦＣ−ＢＧＡの半導体装置及びその製造方法について、図４を参照しながら説明する。図４は従来のＦＣ−ＢＧＡの半導体装置を示す断面図である。図４において、半導体基板１の素子電極５に電解メッキ方式，Ａｕ（金）ボールのスタッドバンプ方式，印刷方式等を用いてバンプ電極２を形成する。電解メッキ方式や印刷方式の場合、メッキ成分や印刷用ペースト材料として、共昌はんだ（Ｓｎ（錫）６３％−Ｐｂ（鉛）３７％）や鉛フリーはんだ（Ｓｎ（錫）９６．５％−Ａｇ（銀）３．０％−Ｃｕ（銅）０．５％）等があげられる。
【０００４】
また、Ａｕボールのスタッドバンプ方式ではＡｕワイヤーを用いる形成方式である。バンプ電極２を形成した半導体基板１を反転させて、フェイスダウンにより配線基板３の電極パッド７とバンプ電極２を接続させる。共昌はんだや鉛フリーはんだ等のはんだ材料であればリフローにより接合させて、Ａｕボールのスタッドバンプ方式であれば熱圧着または超音波圧着により接合させる。
【０００５】
さらに、半導体基板１と配線基板３の間及びバンプ電極２の周囲に封止樹脂６を形成する。封止樹脂６は毛細管現象を利用して液状樹脂を注入して充填した後に硬化させる。配線基板３の半導体基板１を搭載した反対側の面には、半導体基板１からバンプ電極２を介して電気的に接続した外部端子４を有する。配線基板３はコスト面や生産面を考慮してセラミック材料から有機材料よりなるプリント基板が一般的に用いられるようになっている。
【０００６】
また、図５はＦＣ−ＢＧＡを応用してマルチチップモジュール化（以下、ＭＣＭという）した半導体装置を示す図である。複数の半導体基板１がフリップチップ接合により、１つの配線基板３に搭載して１パッケージ化したものである。
【特許文献１】特開平８−５５８７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、このような構成の半導体装置では、半導体基板と配線基板との熱膨張係数の差により、バンプ電極の接続部に熱応力による歪が生じ、バンプ電極の接続信頼性を低下させてしまう問題がある（図６参照）。特に、高機能の付加価値を高めるため、機能の１チップ化，多ピン化が進むにつれ、半導体基板の寸法が大型化することと、素子電極や電極パッドの狭ピッチ化によるバンプ電極の微細化及び電極数の増加によって、熱応力による少しの歪であっても、バンプ電極の接続性に大きな影響を与えて、接続部の破壊につながってしまう。
【０００８】
そして、破壊箇所は主に、応力が集中する半導体基板の角部や周辺部に位置するバンプ電極の接続部である。さらに、半導体基板が拡散プロセス工程を経ることによって発生した内部に生じる残留応力も、工程の増加や大型化により増大して、バンプ電極の接続部にとっては無視できなくなっている。
【０００９】
また、図５に示すようなＭＣＭによる１パッケージ化は、マザーボードへのパッケージ搭載を行う回数が１回で済むという利点はあるものの、隣接して搭載することになる半導体基板１の搭載精度によって、必要不可欠な搭載ピッチと配線基板３の寸法が決定されることからパッケージの大型化が進むことになり、前述した小型化に対応できない可能性もあるという問題があった。
【００１０】
本発明は、前記従来技術の問題を解決することに指向するものであり、半導体基板の内部に残留する応力及びＦＣ−ＢＧＡに組立後の半導体基板と配線基板の熱膨張係数の差による熱応力を開放させて、前述した種々の応力を受けるバンプ電極接続部の接続信頼性を向上することができる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記の目的を達成するために、本発明に係る半導体装置は、半導体基板と、半導体基板裏面上に形成した素子電極と、素子電極面上に形成したバンプ電極と、バンプ電極と電極パッドを接続するフェイスダウンにより半導体基板を搭載する配線基板とを有する半導体装置であって、半導体基板表面の一部に形成した脆弱箇所を備えたこと、また、脆弱箇所は、半導体基板の側端部から反対側の側端部に至る領域に形成して、かつ領域が素子形成禁止領域であること、さらに、脆弱箇所は、複数の半導体素子に切断して個片化する半導体基板の切断起点となり、個片化した半導体基板のそれぞれの領域において半導体素子が独立していることを特徴とする。
【００１２】
また、本発明の半導体装置の製造方法は、半導体基板裏面上に素子電極を形成して、素子電極上に金属材料からなるバンプ電極を形成する第１の工程と、バンプ電極を配線基板上の電極パッドに接合する第２の工程と、半導体基板表面の一部に脆弱箇所を形成する第３の工程と、半導体基板と配線基板の間及びバンプ電極の周囲に封止樹脂を形成する第４の工程と、配線基板の半導体基板を搭載した面の反対側に外部端子を形成する第５の工程とを有すること、また、脆弱箇所は、半導体基板の内部に生じる応力及び封止樹脂の熱硬化による応力により、脆弱箇所が切断起点となって半導体基板が複数の半導体素子に切断して個片化すること、さらに、脆弱箇所の形成条件を、脆弱箇所の破壊応力が半導体基板の内部に生じる応力及び封止樹脂の熱硬化による応力を合わせた合成応力以下になるようなシミュレーションにより算出した条件を適用することを特徴とする。
【００１３】
前記半導体装置及びその製造方法によれば、半導体基板の内部に残留する応力及び配線基板との熱膨張係数の差による応力によって生じるバンプ電極接続部への歪を、１チップの半導体基板を個片化することにより応力を開放して、高い接続信頼性を確保することができる。
【発明の効果】
【００１４】
本発明によれば、製造過程において半導体基板の所定の位置に脆弱箇所を設け、拡散プロセスにより生じた半導体基板の内部に残留する応力や半導体基板と配線基板の熱膨張係数の差によって生じる応力を、脆弱箇所を起点として半導体基板を切断して個片化することによって、種々の応力を開放して、バンプ電極の形成後において接続部にかかる応力を低減して接続信頼性を向上でき、さらに、高機能の付加価値を持たせて１チップ化した半導体装置のパッケージを小型化できるという効果を奏する。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００１６】
図１（ａ）は本発明の実施の形態における半導体装置の平面図、（ｂ）はＡ−Ａ’線の断面図を示す図である。ここで、前記従来例を示す図４において説明した構成部材に対応して同等機能を有するものには同一の符号を付して示して、以下の各図においても同様とする。また、図２は本実施の形態における半導体基板を示す平面図である。
【００１７】
図１（ａ），（ｂ）に示す半導体基板１を配線基板３に搭載した最終製品形態である。その配線基板３は、例えばガラス布ポリイミド樹脂等が基材となり、内部にＣｕからなる内層が形成されている場合、熱膨張係数は９〜２５ｐｐｍ程度の物性を持つ。また、バンプ電極２により半導体基板１と配線基板３を接続している。封止樹脂６として、例えばエポキシ系樹脂であれば、熱膨張係数は１０〜５０ｐｐｍである。さらに、半導体基板表面に設けた脆弱箇所により形成される分離箇所１１、実装時に外部と電気的に接続する外部端子４を備え、素子電極５は、例えばスパッタ法により形成したＡｌ（アルミニウム）膜であり、電極パッド７において、通常は電解メッキしたＣｕ上にＮｉ（ニッケル）／Ａｕメッキが施されている。
【００１８】
また、図２に示すように、トランジスタ等の半導体素子１０によって構成される半導体集積回路を内部に有する半導体基板１は、Ｓｉ（シリコン）単結晶等から構成されており、熱膨張係数は３ｐｐｍ程度である。また、半導体基板１の側端部１ａから反対側の側端部１ａまで素子形成禁止領域１２を有しており、この素子形成禁止領域１２の幅は１０ｕｍ程度あればよい。さらに、素子形成禁止領域１２により区分けされた半導体基板１の半導体素子１０は独立して特性を確保している。
【００１９】
図３（ａ）〜（ｄ）は本実施の形態における製造方法の工程を示す半導体装置の断面図である。本実施の形態における半導体装置の製造方法について、図３（ａ）〜（ｄ）を参照しながら説明する。
【００２０】
まず、図３（ａ）に示すように、半導体基板１の裏面に設けた素子電極５上に電解メッキ方式，印刷方式，またはＡｕボールのスタッドバンプ方式等を用いて形成したバンプ電極２を配線基板３の配線基板３に接続する。電解メッキ方式や印刷方式であれば、メッキや印刷材料として、例えば共昌はんだ（Ｓｎ６３％−Ｐｂ３７％）や鉛フリーはんだ（Ｓｎ９６．５％−Ａｇ３．０％−Ｃｕ０．５％）等を用いる。Ａｕボールのスタッドバンプ方式であれば、Ａｕワイヤーを用いて、スタッドバンプを形成する。バンプ電極２をフェイスダウンにより配線基板３上の電極パッド７に接合させて、素子形成禁止領域１２を有する半導体基板１を搭載する。この時の接合方法は、バンプ電極２が共昌はんだや鉛フリーはんだ等のはんだ材料であれば、リフローにより接合して、Ａｕボールのスタッドバンプ方式であれば、熱圧着または超音波圧着により接合する。
【００２１】
次に、図３（ｂ）に示すように、半導体基板１の素子形成禁止領域１２に、例えばステレスダイシング方式を用いて、バンプ電極２が形成された裏面と反対側の半導体基板１の表面にレーザーを照射して、Ｓｉ内部のある一定の深さ領域に脆弱箇所１３を形成する。この脆弱箇所１３とはＳｉ単結晶を多結晶に変質させることによりＳｉ部を形成する。多結晶化されたＳｉ部は単結晶と比較する破壊応力が急激に低下する。その他、機械的に脆弱箇所を形成する方法としては、半導体基板１の表面に切り欠きを形成したり、エッチングにより表面を腐食させる等の方法でも構わない。また、脆弱箇所１３は素子形成禁止領域１２に沿って、半導体基板１を個片化する際の起点箇所となるように、半導体基板１の側端部１ａから反対側の側端部１ａまで形成する。
【００２２】
次に、図３（ｃ）に示すように、半導体基板１と配線基板３の間及びバンプ電極２周囲に封止樹脂６を充填して、半導体基板１の各辺の外周部まで封止樹脂６で覆うように形成する。封止樹脂６を熱硬化させる際、半導体基板１の内部に残留する応力や半導体基板１と配線基板３の熱膨張係数の差による熱応力が、脆弱箇所１３の破壊応力に達して、脆弱箇所１３を中心として破断する。伝播した破断はＳｉ多結晶領域の結晶方位に沿って半導体基板１を個片化して分離箇所１１を形成する。
【００２３】
この脆弱箇所１３の深さ，幅等の形成条件は、種々の応力が脆弱箇所１３の破壊応力に達するように予めシミュレーションによって算出することも可能である。分離箇所１１及び半導体基板１の個片化された側面は本来、素子形成禁止領域１２であるため、半導体装置として品質を何らか左右するものではない。
【００２４】
次に、図３（ｄ）に示すように、配線基板３の半導体基板１を搭載している反対側の面に外部端子４を形成する。外部端子４ははんだボールを搭載するか、または印刷方式によりはんだバンプを形成してもよい。
【００２５】
以上のように、本実施の形態によれば、半導体基板１に脆弱箇所１３を設けることにより、拡散プロセスにより生じた半導体基板１の内部の残留応力や半導体基板１と配線基板３の熱膨張係数の差によって生じる熱応力を、脆弱箇所１３を起点として切断して個片化することによって種々の応力を開放して、バンプ電極２形成後の接続部分にかかる応力を低減させることができる。
【００２６】
さらに、従来では複数の半導体基板１をＭＣＭ化するため半導体基板１毎に１つの配線基板３に搭載するには、隣接する半導体基板の隣接間距離として数１００ｕｍ程度を必要としていた。従来は複数の半導体基板の機能を１つの半導体基板１として高機能の付加価値を持たせて１チップ化したことによって、搭載回数は１回となり、その後、半導体基板１が個片化されても１０ｕｍ程度の間隙で収まるため、同機能の半導体装置を形成するパッケージの小型化を実現することができる。
【産業上の利用可能性】
【００２７】
本発明に係る半導体装置及びその製造方法は、拡散プロセスにより生じた半導体基板の内部に残留する応力や半導体基板と配線基板の熱膨張係数の差によって生じる応力を、半導体基板に設けた脆弱箇所を起点として半導体基板を個片化して種々の応力を開放して、バンプ電極の接続部にかかる応力を低減して接続信頼性を向上でき、さらに、高機能の付加価値を持たせて１チップ化した半導体装置のパッケージを小型化でき、半導体基板をバンプ電極を介して配線基板上に実装するフリップチップ接続方式を用いるボールグリットアレイ（ＢＧＡ）のパッケージ構造を有した半導体装置及び製造方法に有用である。
【図面の簡単な説明】
【００２８】
【図１】（ａ）は本発明の実施の形態における半導体装置の平面図、（ｂ）はＡ−Ａ’線の断面図を示す図
【図２】本実施の形態における半導体基板を示す平面図
【図３】（ａ）〜（ｄ）は本実施の形態における製造方法の工程を示す半導体装置の断面図
【図４】従来のＦＣ−ＢＧＡの半導体装置を示す断面図
【図５】従来のＦＣ−ＢＧＡを応用してマルチチップモジュール化（ＭＣＭ）した半導体装置を示す図
【図６】従来の応力により半導体基板及び配線基板が反った半導体装置を示す断面図
【符号の説明】
【００２９】
１  半導体基板
１ａ  側端部
２  バンプ電極
３  配線基板
４  外部端子
５  素子電極
６  封止樹脂
７  電極パッド
１０  半導体素子
１１  分離箇所
１２  素子形成禁止領域
１３  脆弱箇所
【図１】
2006186128.tif 000003
【図２】
2006186128.tif 000004
【図３】
2006186128.tif 000005
【図４】
2006186128.tif 000006
【図５】
2006186128.tif 000007
【図６】
2006186128.tif 000008