(57)【要約】【課題】アクティブマトリクス型表示装置において、簡易な構成で画素容量への充電時間の不足による表示画質の低下を防止する。【解決手段】複数のデータ線と複数のゲート線とが格子状に配置されたアクティブマトリクス型液晶表示装置において、表示制御回路から出力される所定のデューティ比を有するＰＷＭ制御のための出力制御信号ＯＥに基づき、ゲートドライバに含まれるＰＷＭ回路が、シフトレジスタからの出力パルス信号の所定期間をＰＷＭ制御することによりゲート信号ＯＧ（ｊ）を生成する。このゲート信号ＯＧ（ｊ）は、対応するゲート線の選択のために各フレーム期間においてアクティブ（Ｈレベル）となる信号であり、このゲート信号ＯＧ（ｊ）は、アクティブ期間の直前期間にＰＷＭ制御されることにより当該ゲート線を予備的に充電するため早くＨレベルに達する。そのため画素容量への十分な充電時間を確保できる。【選択図】図３
2006171041.tif 000002
【特許請求の範囲】
【請求項１】
表示すべき画像を表す複数の映像信号をそれぞれ伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備えるアクティブマトリクス型表示装置における前記走査信号線を駆動する走査線駆動回路であって、
各走査信号線につき予め設定された本充電期間中は当該走査信号線が選択されるように、前記複数の走査信号線を選択的に駆動するとともに、前記本充電期間の直前に設定された予備充電期間中は前記本充電期間中に選択されるべき走査信号線に対して駆動のための所定電位を断続的に与えることを特徴とする、走査信号線駆動回路。
【請求項２】
前記予備充電期間に応じた幅のパルスが所定周期で繰り返し現れるクロック信号に基づき、前記予備充電期間と前記本充電期間との和の長さに等しい幅のパルスを入力端から出力端へと順次シフトさせる、前記走査信号線の数に応じた段数のシフトレジスタと、
前記シフトレジスタの各段の出力信号に基づき、各走査信号線に対して当該走査信号線につき設定された前記予備充電期間中に前記所定電位を断続的に与え、かつ、各走査信号線を当該走査信号線につき設定された前記本充電期間中に選択するための信号を出力する選択回路と
を備えることを特徴とする、請求項１に記載の走査信号線駆動回路。
【請求項３】
前記予備充電期間中に前記所定電位を断続的に与えるために前記走査信号線に与えられるべき信号の属性は、当該表示装置の温度を含む、前記走査信号線の信号伝送特性に影響を与えうるパラメータのうち１つ以上に応じて設定されることを特徴とする、請求項１または請求項２に記載の走査信号線駆動回路。
【請求項４】
請求項１から請求項３までのいずれか１項に記載の走査信号線駆動回路を備えたことを特徴とする、アクティブマトリクス型表示装置。
【請求項５】
表示すべき画像を表す複数の映像信号をそれぞれ伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備えるアクティブマトリクス型表示装置における前記走査信号線を駆動する走査線駆動回路であって、
各走査信号線につき予め設定された本充電期間中は当該走査信号線が選択されるように、前記複数の走査信号線を選択的に駆動するとともに、前記本充電期間より前に設定された予備充電期間中は前記本充電期間中に選択されるべき走査信号線に対して駆動のための所定電位を断続的に与えることにより前記選択されるべき走査信号線を断続的に選択することを特徴とする、走査信号線駆動回路。
【請求項６】
所定のクロック信号に基づき、前記予備充電期間の長さに等しい幅のパルスと前記本充電期間の長さに等しい幅のパルスとを入力端から出力端へと順次シフトさせる、前記走査信号線の数に応じた段数のシフトレジスタと、
前記シフトレジスタの各段のうち隣り合う所定数を１組とし当該１組おきに選ばれる第１群に含まれる各段からの出力信号に基づき、前記第１群に対応する各走査信号線に対して当該走査信号線につき設定された前記予備充電期間中に前記所定電位を断続的に与え、かつ、前記第１群に対応する各走査信号線を当該走査信号線につき設定された前記本充電期間に選択するための信号を出力する第１の選択回路と
前記シフトレジスタの各段のうち前記第１群以外の第２群に含まれる各段からの出力信号に基づき、前記第２群に対応する各走査信号線に対して当該走査信号線につき設定された前記予備充電期間中に前記所定電位を断続的に与え、かつ、前記第２群に対応する各走査信号線を当該走査信号線につき設定された前記本充電期間に選択するための信号を出力する第２の選択回路と
を備えることを特徴とする、請求項５に記載の走査信号線駆動回路。
【請求項７】
前記予備充電期間中に前記所定電位を断続的に与えるために前記走査信号線に与えられるべき信号の属性は、当該表示装置の温度と前記画像信号が表す画像の表示データとを含む、前記画素形成部へ印加されるべき電圧に影響を与えうるパラメータのうち１つ以上に応じて設定されることを特徴とする、請求項５または請求項６に記載の走査信号線駆動回路。
【請求項８】
請求項５から請求項７までのいずれか１項に記載の走査信号線駆動回路を備えたことを特徴とする、アクティブマトリクス型表示装置。
【請求項９】
表示すべき画像を表す複数の映像信号をそれぞれ伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備えるアクティブマトリクス型表示装置における前記走査信号線の駆動方法であって、
各走査信号線につき予め設定された本充電期間中は当該走査信号線が選択されるように、前記複数の走査信号線を選択的に駆動するとともに、前記本充電期間の直前に設定された予備充電期間中は前記本充電期間中に選択されるべき走査信号線に対して駆動のための所定電位を断続的に与えることを特徴とする、駆動方法。
【請求項１０】
表示すべき画像を表す複数の映像信号をそれぞれ伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備えるアクティブマトリクス型表示装置における前記走査信号線の駆動方法であって、
各走査信号線につき予め設定された本充電期間中は当該走査信号線が選択されるように、前記複数の走査信号線を選択的に駆動するとともに、前記本充電期間より前に設定された予備充電期間中は前記本充電期間中に選択されるべき走査信号線に対して駆動のための所定電位を断続的に与えることにより前記選択されるべき走査信号線を断続的に選択することを特徴とする、駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型の表示装置に関するものであり、更に詳しくは、そのような表示装置においてマトリクス状に配置された複数の画素形成部またはこれらの画素形成部を選択するための走査信号線に対し所定の電圧を与えることにより、予備的に当該走査信号線または当該画素形成部を充電する駆動回路および駆動方法に関する。
【背景技術】
【０００２】
一般に、アクティブマトリクス型液晶表示装置は、液晶層を挟持する２枚の基板を含む表示部を備えており、当該２枚の基板のうち一方の基板には、映像信号線としての複数のデータ線と走査信号線として複数のゲート線とが格子状に配置され、それら複数のデータ線とゲート線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部が設けられている。また、アクティブマトリクス型液晶表示装置は、その表示部のデータ線を駆動するデータドライバ、その表示部のゲート線を駆動するゲートドライバ、および、それらデータドライバとゲートドライバを制御するための表示制御回路を有している。
【０００３】
図１１は、従来のアクティブマトリクス型液晶表示装置における要部の構成を表示部の等価回路と共に示すブロック図である。この液晶表示装置における表示部６０３は、外部の信号源等から表示制御回路（不図示）が受け取る画像データの表す画像における水平走査線にそれぞれが対応する複数本（ｍ本）のゲート線ＧＬ１〜ＧＬｍと、それらのゲート線ＧＬ１〜ＧＬｍのそれぞれと交差する複数本（ｎ本）のデータ線（「ソースバスライン」とも呼ばれる）ＳＬ１〜ＳＬｎと、それらのゲート線ＧＬ１〜ＧＬｍとデータ線ＳＬ１〜ＳＬｎとの交差点にそれぞれ対応して設けられた複数個（ｍ×ｎ個）の画素形成部とを含む。
【０００４】
これらの画素形成部はマトリクス状に配置されて画素アレイを構成し、各画素形成部は、対応する交差点を通過するゲート線ＧＬｊにゲート端子が接続される共に当該交差点を通過するデータ線ＳＬｋにソース端子が接続されたスイッチング素子であるＴＦＴ（Thin Film Transistor：薄膜トランジスタ）と、そのＴＦＴのドレイン端子に接続された画素電極と、上記複数の画素形成部に共通的に設けられた対向電極である共通電極Ｅｃと、上記複数の画素形成部に共通的に設けられ画素電極と共通電極Ｅｃとの間に挟持された液晶層とからなる。そして、画素電極と共通電極Ｅｃとにより形成される容量により画素容量Ｃｐが構成される。
【０００５】
表示制御回路は、外部の信号源等から画像データを示すデジタルビデオ信号を受け取り、そのデジタルビデオ信号の表す画像を表示部６０３に表示させるための信号として、データドライバ用スタートパルス信号ＳＳＰと、データドライバ用クロック信号ＳＣＫと、デジタル画像信号ＤＡと、ゲートドライバ用スタートパルス信号ＧＳＰと、ゲートドライバ用クロック信号ＧＣＫとを生成する。
【０００６】
データドライバ６０１は、データドライバ用スタートパルス信号ＳＳＰと、データドライバ用クロック信号ＳＣＫと、デジタル画像信号ＤＡとを表示制御回路から受け取り、これらの信号に基づき、デジタル画像信号ＤＡの表す画像の各水平走査線における画素値に相当するアナログ電圧をデータ信号Ｓ（１）〜Ｓ（ｎ）として順次生成し、これらのデータ信号Ｓ（１）〜Ｓ（ｎ）を表示部６０３におけるデータ線ＳＬ１〜ＳＬｎにそれぞれ印加する。
【０００７】
ゲートドライバ６０２は、ゲートドライバ用スタートパルス信号ＧＳＰと、ゲートドライバ用クロック信号ＧＣＫとを表示制御回路から受け取り、これらの信号に基づき、デジタル画像信号ＤＡの表す画像を表示するための各フレーム期間（各垂直走査期間）において、表示部６０３におけるゲート線ＧＬ１〜ＧＬｍを１水平走査期間ずつ順次に選択し、選択したゲート線にアクティブなゲート信号（ＴＦＴ１０をオンさせる電圧）を印加する。
【０００８】
上記のように、データ線ＳＬ１〜ＳＬｎにはデータドライバ６０１からデータ信号Ｓ（１）〜Ｓ（ｎ）がそれぞれ印加され、ゲート線ＧＬ１〜ＧＬｍにはゲートドライバ６０２からゲート信号Ｇ（１）〜Ｇ（ｍ）がそれぞれ印加されることにより、表示部６０３における各画素容量Ｃｐには、デジタル画像信号ＤＡの表す画像における対応画素の値に応じた電圧がＴＦＴ１０を介して与えられて保持される。これにより、液晶層には、デジタル画像信号ＤＡに応じて各画素電極と共通電極Ｅｃとの電位差に相当する電圧が印加される。表示部６０３は、この印加電圧によって液晶層の光透過率を制御することにより、デジタル画像信号ＤＡの表す画像すなわち外部の信号源等から受け取ったデジタルビデオ信号の表す画像を表示する。
【０００９】
ところで近年、上記のような液晶表示装置の表示部は大型化が進んでおり、このことに伴ってゲート線の本数が増加し、１本のゲート線に繋がるＴＦＴの個数の増加によるゲート線の抵抗および容量が増加している。このようにゲート線の抵抗および容量が増加すると、ゲート線の終端側において当該ゲート線に印加されるゲート信号の波形が大きくなまってしまうことがある。この波形のなまり、具体的にはゲート信号の立ち上がり時における波形のなまりは、データ信号による画素容量への充電時間を減少させる。この減少の結果、画素容量への充電時間が必要とされる時間に満たない場合、画素容量への充電時間の不足により表示画質が低下することがある。
【００１０】
これに対し、ゲート信号を画素容量への書き込みには至らない中間的な電位まで一旦上昇させ、その後に画素容量への書き込み電位（ＴＦＴがオンされる閾値電圧）まで上昇させる段階的な駆動方法（以下「階段状ゲート駆動方式」という）が従来より提案されている（例えば特許文献１参照）。この駆動方法では、ゲート信号の電位を一旦中間的な電位に引き上げた後に当該中間的な電位からさらに上昇させるため、ゲート信号のなまりを少なくすることができ、その結果、画素容量への充電時間の不足による表示画質の低下を防止することができる。
【００１１】
また従来より一般的に、液晶層への印加電圧の極性は、１フレーム期間毎に反転される。これは液晶の劣化を防ぐために交流駆動を行う必要があるためである。さらに表示品位を向上させるために、近年、１水平期間毎に異なる極性の電圧を印加するライン反転と、１ドット毎（水平走査方向の１画素毎）に異なる極性の電圧を印加するドット反転が採用されることが多い。これらの場合、各画素容量Ｃｐを１水平走査期間の間に逆極性に充電すること（正極性に充電された状態から負極性への充電、または、負極性に充電された状態から正極性への充電）が必要となるため、画素容量への十分な充電時間が必要となる。一方、近年の表示部の大型化に伴いデータ信号の遅延が大きくなると共に、表示すべき画像の高精細化が進んでおり、このため画素容量の充電に使用できる時間が短くなってきている。その結果、データ信号による画素容量への充電時間の不足により、表示画質が低下することがある。
【００１２】
これに対し、各フレーム期間において各ゲート線を２回ずつ選択することで、各画素容量を充電すべき本来の期間よりも前の期間において予備的に充電を行い、これにより画素容量の充電を十分に行えるようにした駆動方法（以下「ダブルゲート駆動方式」という）が従来より提案されている（例えば特許文献２参照）。このようにゲート線の本来の選択期間での画素容量の充電（以下「本充電」という）と、その本来の選択期間よりも前の期間における当該画素容量の予備的な充電（以下「予備充電」という）とを行うダブルゲート駆動方式を図１１の液晶表示装置において採用した場合、データ信号Ｓ（ｋ）とゲート信号Ｇ（ｊ）とは、図１２に示すような波形となる（１≦ｊ≦ｍ、１≦ｋ≦ｎ）。
【００１３】
この液晶表示装置では、ライン反転駆動方式が採用されているので、データ信号Ｓ（ｋ）は、図１２（ａ）に示すように、１フレーム期間（垂直走査期間）Ｔｖ毎に極性が反転すると共に、１水平走査期間Ｔｈ毎にも極性が反転する。そして、ゲート信号Ｇ（ｊ）は、各フレーム期間において、データ線ＳＬｋとゲート線ＧＬｊとの交差点（ｊ，ｋ）に対応する画素形成部の画素容量Ｃｐ（以下「画素容量Ｃｐ（ｊ，ｋ）と表記する）に対して予備充電が行われる期間Ｔ１と、その画素容量Ｃｐ（ｊ，ｋ）に対して本充電が行われる期間Ｔ２との２回、アクティブとなる（ここで、ゲート信号Ｇ（ｊ）はアクティブのときにハイレベル（Ｈレベル）になるものとし、以下同様である）。
【００１４】
このダブルゲート駆動方式の場合、図１２（ｂ）に示すように、データ信号Ｓ（ｋ）の極性が本充電の期間Ｔ２での極性と同一である期間Ｔ１に画素容量Ｃｐ（ｊ，ｋ）が予備的に充電され、その後の期間Ｔ２に当該画素容量Ｃｐ（ｊ，ｋ）に対して本充電が行われる。これにより、表示部６０３における各画素容量Ｃｐに対する充電期間が実質的に延長され、十分な充電が可能となるので、画素容量への充電時間の不足による表示画質の低下を防止することができる。
【特許文献１】特開２００２−９９２５６号公報
【特許文献２】特開２００１−２４９６４３号公報
【特許文献３】特開２００３−１５６０８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかし、上記のようなアクティブマトリクス型液晶表示装置において上記階段状ゲート駆動方式を採用した場合、ゲート信号の電位を引き上げるための中間的な電位をゲートドライバ６０２に与えなければならないので、当該中間的な電位を生成する回路（典型的には電源回路）の構成が複雑となりコストがかかる。そして、この中間的な電位を液晶パネルの特性等に応じて変化させる場合には、さらに構成が複雑となる。
【００１６】
また、上記のようなアクティブマトリクス型液晶表示装置において上記ダブルゲート駆動方式を採用した場合、予備充電が行われる期間にＴＦＴが完全にオンされるので、その結果、当該予備充電期間に本来の画像信号とは異なる画像信号が完全に書き込まれることがある。例えば、図１２（ｂ）に示す期間Ｔ２に画素容量Ｃｐ（ｊ，ｋ）に対して充電される画像信号は本来の画像信号であり、期間Ｔ１に画素容量Ｃｐ（ｊ，ｋ）に対して充電される画像信号は、上記本来の画像信号とは異なり、画素容量Ｃｐ（ｊ−２，ｋ）に充電されるべき画像信号である。よって、本来の画像信号とは異なる画像信号が各画素容量に完全に書き込まれることがあるので、表示に不具合を生じることがある。
【００１７】
そこで本発明は、上記階段状ゲート駆動方式を採用した場合に相当するようなゲート信号の電位を中間的な電位に引き上げる構成であっても、中間的な電位を生成する回路（典型的には電源回路）の構成を複雑なものとすることなく、また上記ダブルゲート駆動方式を採用した場合に相当するような各画素容量を充電すべき本来の期間よりも前の期間において予備的に充電を行う構成であっても、表示に不具合を生じることなく、画素容量への充電時間の不足等による表示画質の低下を防止することができるアクティブマトリクス型表示装置ならびにその駆動回路および駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
第１の発明は、表示すべき画像を表す複数の映像信号をそれぞれ伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備えるアクティブマトリクス型表示装置における前記走査信号線を駆動する走査線駆動回路であって、
各走査信号線につき予め設定された本充電期間中は当該走査信号線が選択されるように、前記複数の走査信号線を選択的に駆動するとともに、前記本充電期間の直前に設定された予備充電期間中は前記本充電期間中に選択されるべき走査信号線に対して駆動のための所定電位を断続的に与えることを特徴とする。
【００１９】
第２の発明は、第１の発明において、
前記予備充電期間に応じた幅のパルスが所定周期で繰り返し現れるクロック信号に基づき、前記予備充電期間と前記本充電期間との和の長さに等しい幅のパルスを入力端から出力端へと順次シフトさせる、前記走査信号線の数に応じた段数のシフトレジスタと、
前記シフトレジスタの各段の出力信号に基づき、各走査信号線に対して当該走査信号線につき設定された前記予備充電期間中に前記所定電位を断続的に与え、かつ、各走査信号線を当該走査信号線につき設定された前記本充電期間中に選択するための信号を出力する選択回路と
を備えることを特徴とする。
【００２０】
第３の発明は、第１または第２の発明において、
前記予備充電期間中に前記所定電位を断続的に与えるために前記走査信号線に与えられるべき信号の属性は、当該表示装置の温度を含む、前記走査信号線の信号伝送特性に影響を与えうるパラメータのうち１つ以上に応じて設定されることを特徴とする。
【００２１】
第４の発明は、第１から第３までのいずれか１つの発明に記載の走査信号線駆動回路を備えたことを特徴とする、アクティブマトリクス型表示装置である。
【００２２】
第５の発明は、表示すべき画像を表す複数の映像信号をそれぞれ伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備えるアクティブマトリクス型表示装置における前記走査信号線を駆動する走査線駆動回路であって、
各走査信号線につき予め設定された本充電期間中は当該走査信号線が選択されるように、前記複数の走査信号線を選択的に駆動するとともに、前記本充電期間より前に設定された予備充電期間中は前記本充電期間中に選択されるべき走査信号線に対して駆動のための所定電位を断続的に与えることにより前記選択されるべき走査信号線を断続的に選択することを特徴とする。
【００２３】
第６の発明は、第５の発明において、
所定のクロック信号に基づき、前記予備充電期間の長さに等しい幅のパルスと前記本充電期間の長さに等しい幅のパルスとを入力端から出力端へと順次シフトさせる、前記走査信号線の数に応じた段数のシフトレジスタと、
前記シフトレジスタの各段のうち隣り合う所定数を１組とし当該１組おきに選ばれる第１群に含まれる各段からの出力信号に基づき、前記第１群に対応する各走査信号線に対して当該走査信号線につき設定された前記予備充電期間中に前記所定電位を断続的に与え、かつ、前記第１群に対応する各走査信号線を当該走査信号線につき設定された前記本充電期間に選択するための信号を出力する第１の選択回路と
前記シフトレジスタの各段のうち前記第１群以外の第２群に含まれる各段からの出力信号に基づき、前記第２群に対応する各走査信号線に対して当該走査信号線につき設定された前記予備充電期間中に前記所定電位を断続的に与え、かつ、前記第２群に対応する各走査信号線を当該走査信号線につき設定された前記本充電期間に選択するための信号を出力する第２の選択回路と
を備えることを特徴とする。
【００２４】
第７の発明は、第５または第６の発明において、
前記予備充電期間中に前記所定電位を断続的に与えるために前記走査信号線に与えられるべき信号の属性は、当該表示装置の温度と前記画像信号が表す画像の表示データとを含む、前記画素形成部へ印加されるべき電圧に影響を与えうるパラメータのうち１つ以上に応じて設定されることを特徴とする。
【００２５】
第８の発明は、第５から第７までのいずれか１つの発明に記載の走査信号線駆動回路を備えたことを特徴とする、アクティブマトリクス型表示装置である。
【００２６】
第９の発明は、表示すべき画像を表す複数の映像信号をそれぞれ伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備えるアクティブマトリクス型表示装置における前記走査信号線の駆動方法であって、
各走査信号線につき予め設定された本充電期間中は当該走査信号線が選択されるように、前記複数の走査信号線を選択的に駆動するとともに、前記本充電期間の直前に設定された予備充電期間中は前記本充電期間中に選択されるべき走査信号線に対して駆動のための所定電位を断続的に与えることを特徴とする。
【００２７】
第１０の発明は、表示すべき画像を表す複数の映像信号をそれぞれ伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備えるアクティブマトリクス型表示装置における前記走査信号線の駆動方法であって、
各走査信号線につき予め設定された本充電期間中は当該走査信号線が選択されるように、前記複数の走査信号線を選択的に駆動するとともに、前記本充電期間より前に設定された予備充電期間中は前記本充電期間中に選択されるべき走査信号線に対して駆動のための所定電位を断続的に与えることにより前記選択されるべき走査信号線を断続的に選択することを特徴とする。
【発明の効果】
【００２８】
上記第１の発明によれば、階段状ゲート駆動方式を採用した従来構成のように電源回路により生成された中間的な電位を使用することなく、走査信号線駆動回路において、本充電期間の直前に設定された予備充電期間中に駆動のための所定電位を断続的に与える。このことにより、本充電期間の開始時点から従来よりも早く走査信号線の電位が上昇するので、簡易な構成で表示に不具合を生じることなく、例えば画素容量への充電時間の不足による表示画質の低下を防止することができる。
【００２９】
上記第２の発明によれば、シフトレジスタで予備充電期間と本充電期間との和の長さに等しい幅のパルスを出力し、選択回路により予備充電期間中に所定電位を断続的に与える。このことにより、１つのシフトレジスタで、従来では走査信号線を駆動しない期間を有効に利用することができる。
【００３０】
上記第３の発明によれば、予備充電期間中に所定電位を断続的に与えるために走査信号線に与えられるべき信号の属性（例えば当該信号であるパルスのデューティ比や周期など）は、当該表示装置の温度を含む、走査信号線の信号伝送特性に影響を与えうるパラメータのうち１つ以上に応じて設定されるので、例えば装置環境が変化した場合であっても、簡易な構成で表示に不具合を生じることなく、例えば画素容量への充電時間の不足による表示画質の低下を防止することができる。
【００３１】
上記第４の発明によれば、上記第１の発明と同様の効果を奏するアクティブマトリクス型液晶表示装置を提供することができる。
【００３２】
上記第５の発明によれば、本充電期間より前に設定された予備充電期間中は本充電期間中に選択されるべき走査信号線に対して駆動のための所定電位を断続的に与えることにより選択されるべき走査信号線を断続的に選択する。このことにより、例えば一方で従来のダブルゲート駆動方式のように、予備充電期間に本来の映像信号とは異なる映像信号が画素形成部に完全に書き込まれることがなく、他方で予備充電期間における走査信号線の断続的な選択に基づく断続的かつ短期間の充電により、選択パルスによる画素容量への充電時間は短くて済む。したがって、簡易な構成で表示に不具合を生じることなく、画素容量への充電時間の不足等による表示画質の低下を防止することができる。
【００３３】
上記第６の発明によれば、シフトレジスタで予備充電期間の長さに等しい幅のパルスと本充電期間の長さに等しい幅のパルスとを出力し、第１および第２の選択回路により予備充電期間中に所定電位を断続的に与える。このことにより、１つのシフトレジスタで、従来では走査信号線を駆動しない期間を有効に利用することができる。なおこの第６の発明では、典型的には液晶表示装置においてライン反転駆動方式またはドット反転駆動方式による交流駆動が行われる場合、本充電期間と同じ極性の映像信号が与えられるように、予備充電期間中に上記所定電位が断続的に与えられてもよい。
【００３４】
上記第７の発明によれば、予備充電期間中に所定電位を断続的に与えるために走査信号線に与えられるべき信号の属性（例えば当該信号であるパルスのデューティ比や周期など）は、当該表示装置の温度と画像信号が表す画像の表示データとを含むパラメータであって、画素形成部へ印加されるべき電圧に影響を与えうるパラメータのうち１つ以上に応じて設定されるので、例えば装置環境などが変化した場合であっても、簡易な構成で表示に不具合を生じることなく、画素容量への充電時間等の不足による表示画質の低下を防止することができる。
【００３５】
上記第８の発明によれば、上記第５の発明と同様の効果を奏するアクティブマトリクス型液晶表示装置を提供することができる。
【００３６】
上記第９の発明によれば、上記第１の発明と同様の効果を奏するアクティブマトリクス型液晶表示装置における走査信号線の駆動方法を提供することができる。
【００３７】
上記第１０の発明によれば、上記第５の発明と同様の効果を奏するアクティブマトリクス型液晶表示装置における走査信号線の駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００３８】
以下、添付図面を参照して本発明の各実施形態について説明する。
＜１．  第１の実施形態作＞
＜１．１  全体的な構成および動作＞
まず、本発明の第１の実施形態に係る液晶表示装置の全体的な構成および動作について説明する。本実施形態の液晶表示装置は、従来の階段状ゲート駆動方式を採用した場合に相当するようなゲート信号の電位を擬似的にまたは実質的に中間的な電位に引き上げる構成である。
【００３９】
図１は、本実施形態に係る液晶表示装置の構成をその表示部の等価回路と共に示すブロック図である。この液晶表示装置は、図１１に示した従来のアクティブマトリクス型液晶表示装置と同様、映像信号線駆動回路としてのデータドライバ１０１と、走査信号線駆動回路としてのゲートドライバ１０２と、アクティブマトリクス形の表示部１０３と、データドライバ１０１およびゲートドライバ１０２を制御するための表示制御回路２００とを備えている。また、この液晶表示装置は、液晶パネルの温度を測定するための温度センサ３００をさらに備えている。
【００４０】
本実施形態における表示部１０３は、図１１に示した表示部６０３と同様の構成となっている。すなわち、表示部１０３は、複数本（ｍ本）の走査信号線としてのゲート線ＧＬ１〜ＧＬｍと、それらのゲート線ＧＬ１〜ＧＬｍのそれぞれと交差する複数本（ｎ本）の映像信号線としてのデータ線ＳＬ１〜ＳＬｎと、それらのゲート線ＧＬ１〜ＧＬｍとデータ線ＳＬ１〜ＳＬｎとの交差点にそれぞれ対応して設けられた複数個（ｍ×ｎ個）の画素形成部とを含む。
【００４１】
これらの画素形成部はマトリクス状に配置されて画素アレイを構成し、各画素形成部は、対応する交差点を通過するゲート線ＧＬｊにゲート端子が接続される共に当該交差点を通過するデータ線ＳＬｋにソース端子が接続されたスイッチング素子であるＴＦＴ１０と、そのＴＦＴ１０のドレイン端子に接続された画素電極と、上記複数の画素形成部に共通的に設けられた対向電極である共通電極Ｅｃと、上記複数の画素形成部に共通的に設けられ画素電極と共通電極Ｅｃとの間に挟持された液晶層とからなり、必要に応じ、画素電極と共通電極Ｅｃとによって形成される容量に並列に補助容量が付加される。そして、これら画素電極と共通電極Ｅｃとにより形成される容量（補助容量が付加されている場合にはこれに補助容量を加えた容量）により、画素容量Ｃｐが構成される。このような構成の本実施形態の上記表示部１０３に対する本発明の駆動方法および駆動回路につき、以下に説明する。
【００４２】
本実施形態では、液晶パネルに表示すべき画像を表す（狭義の）画像データおよび表示動作のタイミング等を決めるデータ（例えば表示用クロックの周波数を示すデータ）（以下「表示制御データ」という）は、外部のコンピュータにおけるＣＰＵ等から表示制御回路２００に送られる（以下、外部から送られるこれらのデータＤｖを「広義の画像データ」という）。すなわち、外部のＣＰＵ等は、広義の画像データＤｖを構成する（狭義の）画像データおよび表示制御データを、表示制御回路２００内の後述の表示メモリおよびレジスタにそれぞれ書き込む。
【００４３】
表示制御回路２００は、上記画像データＤｖと、温度センサ３００により測定された液晶パネルの温度を示す信号Ｔｐとを受け取り、それらの信号Ｄｖ，Ｔｐに基づき、その画像データＤｖの表す画像を表示部１０３に表示させるための信号として、データドライバ用スタートパルス信号ＳＳＰと、データドライバ用クロック信号ＳＣＫと、表示すべき画像を表すデジタル画像信号ＤＡ（画像データＤｖに相当する信号）と、ゲートドライバ用スタートパルス信号ＧＳＰと、ゲートドライバ用クロック信号ＧＣＫと、ゲートドライバ１０２から出力されるゲート信号の（立ち上がり時点近傍における）電位を制御する出力制御信号ＯＥとを生成し出力する。
【００４４】
より詳しくは、画像データＤｖを内部メモリで必要に応じてタイミング調整等を行った後に、デジタル画像信号ＤＡとして表示制御回路２００から出力し、そのデジタル画像信号ＤＡの表す画像の各画素に対応するパルスからなる信号としてデータドライバ用クロック信号ＳＣＫを生成し、１水平走査期間毎に所定期間だけハイレベル（Ｈレベル）となる信号としてデータドライバ用スタートパルス信号ＳＳＰを生成し、１フレーム期間（１垂直走査期間）毎に所定期間だけＨレベルとなる信号としてゲートドライバ用スタートパルス信号ＧＳＰを生成し、所定のパルスを繰り返し含むゲートドライバ用クロック信号ＧＣＫを生成し、温度を示す信号Ｔｐおよびデジタル画像信号ＤＡに基づきゲートドライバ１０２から出力されるゲート信号の立ち上がり時点近傍の電位を後述のように抑制するよう制御するための出力制御信号ＯＥを生成する。
【００４５】
上記のようにして表示制御回路２００において生成された信号のうち、デジタル画像信号ＤＡとデータドライバ用のスタートパルス信号ＳＳＰおよびクロック信号ＳＣＫとは、データドライバ１０１に入力され、ゲートドライバ用のスタートパルス信号ＧＳＰおよびクロック信号ＧＣＫと出力制御信号ＯＥとは、ゲートドライバ１０２に入力される。
【００４６】
データドライバ１０１は、デジタル画像信号ＤＡとデータドライバ用のスタートパルス信号ＳＳＰおよびクロック信号ＳＣＫとに基づき、デジタル画像信号ＤＡの表す画像の各水平走査線における画素値に相当するアナログ電圧としてデータ信号Ｓ（１）〜Ｓ（ｎ）を１水平走査期間毎に順次生成し、これらのデータ信号Ｓ（１）〜Ｓ（ｎ）をデータ線ＳＬ１〜ＳＬｎにそれぞれ印加する。本実施形態におけるデータドライバ１０１は、液晶層への印加電圧の極性が１フレーム期間毎に反転されると共に各フレーム内において１水平走査線毎にも反転されるようにデータ信号Ｓ（１）〜Ｓ（ｎ）が出力される駆動方式、すなわちライン反転駆動方式が採用されるが、表示品位向上の観点からは、これに加えて、１データ線毎（縦ライン毎）にも液晶層への印加電圧の極性を反転させる駆動方式、すなわちドット反転駆動方式を採用するのが好ましい。すなわち、データドライバ１０１は、データ線ＳＬ１〜ＳＬｎへの印加電圧の極性がデータ線毎に反転するようにデータ信号Ｓ（１）〜Ｓ（ｎ）を出力する構成とするのが好ましい。
【００４７】
ゲートドライバ１０２は、ゲートドライバ用スタートパルス信号ＧＳＰと、ゲートドライバ用クロック信号ＧＣＫと、出力制御信号ＯＥとを表示制御回路２００から受け取り、これらの信号ＧＳＰ，ＧＣＫ，ＯＥに基づき、デジタル画像信号ＤＡの各フレーム期間（各垂直走査期間）において、ゲート線ＧＬ１〜ＧＬｍを順次に選択し、選択したゲート線にアクティブなゲート信号（ＴＦＴ１０をオンさせる電圧）を印加する。本実施形態におけるゲートドライバ１０２は、ゲート線ＧＬ１〜ＧＬｍのそれぞれが各フレーム期間内に１回ずつ選択されるように動作する。表示部１０３において、ゲート線ＧＬ１〜ＧＬｍのそれぞれが各フレーム期間内に選択されると、それぞれの選択期間において、選択されたゲート線ＧＬｊにゲート端子が接続された各ＴＦＴ１０がオン状態となる。これにより、各ＴＦＴ１０のドレイン端子に接続された画素容量Ｃｐに対し、デジタル画像信号ＤＡの表す画像における対応画素の値に相当する電圧が保持される。
【００４８】
上記のデータドライバ１０１およびゲートドライバ１０２により、表示部１０３において、データ線ＳＬ１〜ＳＬｎにはデータ信号Ｓ（１）〜Ｓ（ｎ）がそれぞれ印加され、ゲート線ＧＬ１〜ＧＬｍにはゲート信号Ｇ（１）〜Ｇ（ｍ）がそれぞれ印加される。これにより、表示部１０３における各画素形成部の画素容量Ｃｐには、デジタル画像信号ＤＡの表す画像における対応画素の値に相当する電圧が、データ信号Ｓ（１）〜Ｓ（ｎ）により与えられて保持され、液晶層には、デジタル画像信号ＤＡに応じて画素電極と共通電極Ｅｃとの電位差に相当する電圧が印加される。すなわち、各画素容量Ｃｐに保持された電圧がそれに対応する液晶部分への印加電圧となる。
【００４９】
表示部１０３は、この印加電圧によって液晶層の光透過率を制御することにより、デジタル画像信号ＤＡの表す画像すなわち外部の信号源等から受け取ったデジタルビデオ信号の表す画像を表示する。このように表示を制御するための表示制御回路の詳細な構成につき、以下に説明する。
【００５０】
＜１．２  表示制御回路＞
図２は、上記の液晶表示装置における表示制御回路２００の構成を示すブロック図である。この表示制御回路２００は、入力制御回路２０と、表示メモリ２１と、レジスタ２２と、タイミング発生回路２３と、メモリ制御回路２４と、ＯＥ生成回路２５と、デューティ比決定回路２６とを備えている。
【００５１】
この表示制御回路２００が外部のＣＰＵ等から受け取る広義の画像データＤｖを示す信号（以下、この信号も符号“Ｄｖ”で表すものとする）は、入力制御回路２０に入力される。入力制御回路２０は、広義の画像データＤｖに含まれるアドレス信号に基づき、当該広義の画像データＤｖを、画像データＤａと表示制御データＤｃとに振り分ける。そして、画像データＤａを表す信号（以下、これらの信号も符号“Ｄａ”で表すものとする）をアドレス信号に基づく表示メモリ２１への書き込みのためのアドレス信号ＡＤｗと共に表示メモリ２１に供給することで画像データＤａを表示メモリ２１に書き込むと共に、表示制御データＤｃをレジスタ２２に書き込む。表示制御データＤｃは、ソース用クロック信号ＳＣＫを含むクロック信号の周波数や画像データＤｖの表す画像を表示するための水平走査期間および垂直走査期間を指定するタイミング情報を含んでいる。
【００５２】
タイミング発生回路（以下「ＴＧ」と略記する）２３は、レジスタ２２の保持する上記表示制御データＤｃに基づき、ソース用クロック信号ＳＣＫ、およびソース用スタートパルス信号ＳＳＰを生成する。また、ＴＧ２３は、表示メモリ２１およびメモリ制御回路２４をソース用クロック信号ＳＣＫに同期させて動作させるためのタイミング信号を生成する。さらに、ＴＧ２３は、ＯＥ生成回路２５およびデューティ比決定回路２６をゲートドライバ用クロック信号ＧＣＫに同期させて動作させるためのタイミング信号を生成する。
【００５３】
メモリ制御回路２４は、外部から入力されて入力制御回路２０を介して表示メモリ２１に格納された画像データＤａのうち液晶パネルに表示すべき画像を表すデータを読み出すためのアドレス信号ＡＤｒと、表示メモリ２１の動作を制御するための信号とを生成する。これらのアドレス信号ＡＤｒおよび制御信号は表示メモリ２１に与えられ、これにより、液晶パネルに表示すべき画像を表すデータがデジタル画像信号ＤＡとして表示メモリ２１から読み出され、表示制御回路２００から出力される。このデジタル画像信号ＤＡは、既述のように映像信号線駆動回路３００に供給される。
【００５４】
ＯＥ生成回路２５は、後述のデューティ比決定回路２６から与えられるデューティ比Ｄｒとゲートドライバ用クロック信号ＧＣＫに対応するＴＧ２３から与えられるタイミング信号とに基づき、出力制御信号ＯＥを生成し出力する。この出力制御信号ＯＥは、ゲートドライバ用クロック信号ＧＣＫがＬレベルである期間においてアクティブ（Ｈレベル）になり、またゲートドライバ用クロック信号ＧＣＫがＨレベルである期間において上記デューティ比に応じた割合で交互にアクティブ（Ｈレベル）または非アクティブ（Ｌレベル）になる。なお、このゲートドライバ用クロック信号ＧＣＫがＨレベルである期間に出力制御信号ＯＥが交互にアクティブ（Ｈレベル）または非アクティブ（Ｌレベル）に切り替わる回数は予め適宜な値に定められている。このように出力制御信号ＯＥが上記デューティ比に応じた割合でアクティブ（Ｈレベル）または非アクティブ（Ｌレベル）に交互に切り替わることにより、ゲート信号に対していわゆるパルス幅変調（Pulse Width Modulation：ＰＷＭ）制御が行われる。このＰＷＭ制御により、電源回路の構成を変えることなく、ゲート線を予備的に充電するためのゲート信号の（平均）電位を所望の電位に容易に設定することができる。なお、このＰＷＭ制御を実現するための具体的な構成については後述する。
【００５５】
デューティ比決定回路２６は、温度センサ３００から与えられる温度を示す信号Ｔｐ（以下、この信号により示される温度も符号“Ｔｐ”で表すものとする）に基づき、上記出力制御信号ＯＥのデューティ比Ｄｒを決定し、ＯＥ生成回路２５に与える。ここで、このデューティ比Ｄｒは、上記ＰＷＭ制御が行われる期間（ここではゲートドライバ用クロック信号ＧＣＫがＨレベルである期間）（以下、「ＰＷＭ制御期間」という）において、当該ＰＷＭ制御期間に対する、出力制御信号ＯＥがアクティブとなる全期間の占める割合をいう。なお、上記ＰＷＭ制御期間は、実質的には従来の階段状ゲート駆動方式を採用した場合における予備充電期間に相当し、各走査信号線を選択するための期間の直前に設定される。
【００５６】
デューティ比決定回路２６は、温度Ｔｐとデューティ比Ｄｒとの対応関係を予め定めた対応テーブルを参照することにより、デューティ比Ｄｒを決定する。この対応テーブルは、温度Ｔｐが高くなるほどデューティ比Ｄｒが大きくなり、温度Ｔｐが低くなるほどデューティ比Ｄｒが小さくなるよう定められる。なぜなら、液晶パネルの温度Ｔｐが高くなるほどゲート線を流れるゲート信号の波形なまりが大きくなる（すなわちＴＦＴの閾値電圧に達するまでの時間が長くなる）ため、ゲート信号のＰＷＭ制御期間（終了時点）における電位を高くする必要があるからである。ここで、このデューティ比Ｄｒが大きくなるほど、ゲートドライバ１０２から出力されるゲート信号ＯＧ（ｊ）の当該ＰＷＭ制御期間における電位は高くなる。例えば、デューティ比Ｄｒが１００％の場合、当該ＰＷＭ制御期間におけるゲート信号ＯＧ（ｊ）はＨレベルの電位となり、デューティ比Ｄｒが０％の場合、当該ＰＷＭ制御期間におけるゲート信号ＯＧ（ｊ）はＬレベルの電位となる。もっとも、後述するように当該ＰＷＭ制御期間においてゲート信号ＯＧ（ｊ）の電位がＴＦＴ１０の閾値電圧Ｖｇｏｎに達すると表示に不具合を生じることがあるため、上記デューティ比Ｄｒおよびパルス周期（ＰＷＭ制御期間におけるパルス数）を含むパルスの属性は、ゲート信号ＯＧ（ｊ）の電位が閾値電圧Ｖｇｏｎに達しない値に定められるのが好適である。このようなゲート信号ＯＧ（ｊ）を生成するための具体的な構成および上記信号の波形について、図を参照して以下に詳しく説明する。
【００５７】
＜１．３  ゲートドライバの動作および構成例＞
図３は、本実施形態におけるゲートドライバ１０２の構成例を簡略に示すブロック図である。また、図４は、このゲートドライバ１０２の動作を説明するための信号波形図である。図３に示すゲートドライバ１０２は、ｍ段のシフトレジスタ１０２１と、ｍ個のＡＮＤ回路からなるＰＷＭ回路１０２２とを備えている。そして、ゲートドライバ用クロック信号ＧＣＫおよびゲートドライバ用スタートパルス信号ＧＳＰはシフトレジスタ１０２１に与えられ、シフトレジスタ１０２１からのパルス信号および出力制御信号ＯＥはＰＷＭ回路１０２２に与えられる。また、ＰＷＭ回路１０２２から出力された各信号はバッファ回路などの出力回路（不図示）に与えられ、ゲート線ＧＬ１〜ＧＬｍにそれぞれ印加すべきゲート信号ＯＧ（１）〜ＯＧ（ｍ）が当該出力回路から出力される。
【００５８】
シフトレジスタ１０２１は、図４（ａ）に示すようなゲートドライバ用クロック信号ＧＣＫおよびスタートパルス信号ＧＳＰに基づき、ゲートドライバ用クロック信号ＧＣＫの立ち上がりから次の立ち上がりまで（すなわち１水平走査期間の長さ）に等しい幅のパルスを入力端から出力端まで順にシフトさせる。そして、シフトレジスタ１０２１におけるｊ段目からは図４（ｃ）に示すようなパルス信号ＳＨ（ｊ）が出力される（ｊ＝１，２，…，ｍ）。同様に、シフトレジスタ１０２１におけるｊ＋１段目からは図４（ｄ）に示すようなパルス信号ＳＨ（ｊ＋１）が出力される。
【００５９】
ＰＷＭ回路１０２２は、第１〜第ｍのＡＮＤ回路からなり、第ｊのＡＮＤ回路には、シフトレジスタ１０２１のｊ段目の出力信号ＳＨ（ｊ）が入力される。また、第１〜第ｍのＡＮＤ回路には、ＰＷＭ制御を行うための制御信号である図４（ｂ）に示すような出力制御信号ＯＥが与えられる。この第ｊのＡＮＤ回路によるＡＮＤ演算により、シフトレジスタ１０２１のｊ段目の出力信号ＳＨ（ｊ）がＨレベルであっても、出力制御信号ＯＥがＬレベルであれば、第ｊのＡＮＤ回路からＬレベルの信号が出力される。以上のように、この出力制御信号ＯＥにより、第ｊのＡＮＤ回路に与えられたシフトレジスタ１０２１のｊ段目の出力信号ＳＨ（ｊ）は、ＰＷＭ制御期間内にデューティ比Ｄｒに応じて所定回数だけ交互にＨレベルまたはＬレベルに設定される。この第ｊのＡＮＤ回路により、デューティ比Ｄｒに応じてＰＷＭ制御期間内にＨレベルまたはＬレベルに設定されたシフトレジスタ１０２１のｊ段目の出力信号ＳＨ（ｊ）は、図示されない出力回路を経て、ゲート信号ＯＧ（ｊ）としてゲートドライバ１０２から出力される。このゲート信号ＯＧ（ｊ）は、ゲート線ＧＬｊの一端に印加される。
【００６０】
以上のように、ＯＥ生成回路２５（およびデューティ比決定回路２６）とＰＷＭ回路１０２２とにより、ＰＷＭ制御期間内にデューティ比Ｄｒに応じて所定回数だけ交互にＨレベルまたはＬレベルに設定されたゲート信号が得られるので、これらの回路は、ＰＷＭ制御期間中にＨレベルの電位を断続的に与え、かつ、各走査信号線を選択するための信号を出力する選択回路として機能している。
【００６１】
ここで、ゲート線ＧＬｊは所定の抵抗および容量を有しているため、ゲート線ＧＬｊの（反対側の）他端では波形が大きくなまる（すなわちＴＦＴの閾値電圧に達するまでの時間が長くなる）。図４（ｅ）には、この他端でのゲート信号ＯＧｐ（ｊ）の波形が示されている。また、第ｊ＋１のＡＮＤ回路により、デューティ比Ｄｒに応じてＰＷＭ制御期間内にＨレベルまたはＬレベルに設定されたシフトレジスタ１０２１のｊ＋１段目の出力信号ＳＨ（ｊ＋１）は、ゲート信号ＯＧ（ｊ＋１）としてゲートドライバ１０２から出力される。このゲート信号ＯＧ（ｊ＋１）も同様に、ゲート線ＧＬ（ｊ＋１）の他端でのゲート信号ＯＧｐ（ｊ＋１）について図４（ｆ）に示すように、その波形が大きくなまっている。しかしこの波形のなまり、すなわち立ち上がり時点からＴＦＴの閾値電圧に達するまでにかかる時間は、従来構成の場合に比べて十分に少なくなっているので、画素容量への充電時間の不足による表示画質の低下を防止することができる。以下、図を参照して説明する。
【００６２】
図５（ａ）は、図１１に示す従来構成におけるゲート線ＧＬｊの（ゲートドライバに接続される一端とは反対側の）他端でのゲート信号Ｇ（ｊ）の波形を示す図であり、図５（ｂ）は、本実施形態におけるゲート線ＧＬｊの他端でのゲート信号ＯＧ（ｊ）の波形の一部を簡略に示す図である。図中のＶｇｈはＨレベルの電位を示し、ＶｇｌはＬレベルの電位を示し、Ｖｍは上記ＰＷＭ制御期間終了時点に到達した電位（例えばＰＷＭ制御期間の平均電位）を示し、ＶｇｏｎはＴＦＴの閾値電圧を示している。また、図５（ｂ）に示される点線の信号波形は、図５（ａ）に示す従来構成の信号波形を比較のために重ねて描いたものである。
【００６３】
この図５（ｂ）を参照すると、本実施形態におけるゲート線ＧＬｊの他端でのゲート信号ＯＧ（ｊ）が閾値電圧Ｖｇｏｎに達する時点は、従来構成における他端でのゲート信号Ｇ（ｊ）が閾値電圧Ｖｇｏｎに達する時点よりも、時間ｔｍだけ早いことが分かる。このように早く閾値電圧に達するのは、上記ＰＷＭ制御の結果である。すなわち、図４（ｇ）に示すソース信号Ｓ（ｋ）が与えられるべき画素容量に印加され始める時点において、ゲート信号ＯＧ（ｊ）の電位が電位Ｖｇｌよりも高い電位Ｖｍに達していることによる。よって、従来構成の場合に比べて、本実施形態では画素容量への充電時間を長く取ることができるため、表示画質の低下を防止することができる。
【００６４】
なお、図４（ｂ）に示す出力制御信号ＯＥは、ゲートドライバ用クロック信号ＧＣＫのＨレベルの期間に対応する期間における前半の一部期間においてＬレベルに維持されている。これは、或るゲート信号がアクティブにされる直前に非アクティブにされるべきゲート信号、例えばゲート信号ＯＧｐ（ｊ＋１）がアクティブにされる直前に非アクティブにされるべきゲート信号ＯＧｐ（ｊ）がアクティブになることを防止するためである。また、図４（ｅ），（ｆ）に示すゲート信号ＯＧｐ（ｊ），ＯＧｐ（ｊ＋１）を含む各ゲート信号は、ＰＷＭ制御期間において閾値電圧Ｖｇｏｎに達しないことが好適であるが、極めて短期間または瞬間的に閾値電圧Ｖｇｏｎに達したとしても、対応する画素容量に対して他の画素容量に充電されるべき異なる画像信号が瞬間的に充電されるにすぎないので、表示に不都合を生じることはない。
【００６５】
＜１．４  第１の実施形態の効果＞
以上のように、本実施形態のアクティブマトリクス型液晶表示装置（におけるゲートドライバ１０２）は、階段状ゲート駆動方式を採用した従来構成のように電源回路により生成された中間的な電位を使用することなく、ＯＥ生成回路２５により生成された出力制御信号ＯＥに基づき、ＰＷＭ回路１０２２内のＡＮＤ回路により、出力されるべきゲート信号をＰＷＭ制御期間において所定のデューティ比に応じて所定回数だけ交互にＨレベルまたはＬレベルに設定する。このことにより、図５（ｂ）に示すように従来構成におけるゲート信号が閾値電圧Ｖｇｏｎに達する時点よりも早く本実施形態におけるゲート信号が閾値電圧Ｖｇｏｎに達するので、簡易な構成で表示に不具合を生じることなく、画素容量への充電時間の不足による表示画質の低下を防止することができる。
【００６６】
また、本実施形態のデューティ比決定回路２６は、温度センサ３００から与えられる温度Ｔｐに基づき上記デューティ比を適宜の値に変更する。このことにより、液晶パネルの温度Ｔｐが高くなることによりゲート線を流れるゲート信号の波形なまりが大きくなっても（すなわちＴＦＴの閾値電圧に達するまでの時間が長くなっても）、ゲート信号のＰＷＭ制御期間（の終了時点）における電位を高くする（絶対値を大きくする）ことができる。その結果、装置環境（ここでは温度）が変化した場合であっても、簡易な構成で表示に不具合を生じることなく、画素容量への充電時間の不足による表示画質の低下を防止することができる。
【００６７】
＜２．  第２の実施形態＞
＜２．１  全体的な構成および動作＞
次に、本発明の第２の実施形態に係る液晶表示装置の構成および動作について説明する。本実施形態の液晶表示装置は、従来のダブルゲート駆動方式を採用した場合に相当するような各画素容量を充電すべき本来の期間よりも前の期間において予備的に充電を行う構成である。
【００６８】
本液晶表示装置の全体的な構成は、図１に示す第１の実施形態に係る液晶表示装置の構成とほぼ同様であるので、ほぼ同一の構成要素には同一の符号を付してその説明を省略する。本実施形態に係る液晶表示装置は、第１の実施形態に係る表示装置とは、表示制御回路２００およびゲートドライバ１０２の一部の構成および動作が異なる。以下、この異なる構成および動作について説明する。
【００６９】
＜２．２  表示制御回路＞
図６は、上記液晶表示装置における表示制御回路２００の構成を示すブロック図である。この表示制御回路２００は、図２に示す第１の実施形態における表示制御回路２００とほぼ同様の構成であるので、同一の符号を付してその説明を省略する。本実施形態における表示制御回路２００は、第１の実施形態における表示制御回路２００とは、ＯＥ生成回路２５およびデューティ比決定回路２６の構成および動作が異なる。
【００７０】
本実施形態におけるデューティ比決定回路２６は、第１の実施形態におけるデューティ比決定回路２６と同様、温度センサ３００から与えられる温度を示す信号Ｔｐを受け取るとともに、表示メモリ２１から出力されるディジタル画像信号ＤＡを受け取る。
【００７１】
このデューティ比決定回路２６は、温度Ｔｐと、当該ゲート信号が印加されるゲート線に繋がる各画素形成部に対して直前（のフレーム周期）に与えられた電圧の平均値Ｖｐｍと、デューティ比Ｄｒとの対応関係を予め定めた対応テーブルを参照することにより、デューティ比Ｄｒを決定する。
【００７２】
まず、温度Ｔｐとデューティ比Ｄｒとの関係において、この対応テーブルは、温度Ｔｐが高くなるほどデューティ比Ｄｒが大きくなり、温度Ｔｐが低くなるほどデューティ比Ｄｒが小さくなるよう定められる。なぜなら、液晶パネルの温度Ｔｐが高くなるほどゲート線を流れるゲート信号の波形なまりが大きくなる（すなわちＴＦＴの閾値電圧に達するまでの時間が長くなる）ため、予備充電が行われる期間に相当する後述するＰＷＭ制御期間においてゲート信号の電位が閾値電圧Ｖｇｏｎを超える期間を長くすることにより、画素形成部を十分に充電する必要があるからである。なお、第１の実施形態において、デューティ比Ｄｒおよびパルス周期（ＰＷＭ制御期間におけるパルス数）を含むパルスの属性は、ゲート信号ＯＧ（ｊ）の電位が閾値電圧Ｖｇｏｎに達しない値に定められているが、本実施形態ではＰＷＭ制御期間のうち所定の期間だけゲート信号ＯＧ（ｊ）の電位が閾値電圧Ｖｇｏｎに達するように定められるのが好適である。
【００７３】
また、直前（のフレーム周期）に与えられたデジタル画像信号ＤＡの表す画像における対応画素の値に相当する保持電圧の平均値である上記平均値Ｖｐｍとデューティ比Ｄｒとの関係において、この対応テーブルは、平均値Ｖｐｍ（の絶対値）が大きいほどデューティ比Ｄｒが小さくなり、平均値Ｖｐｍ（の絶対値）が小さいほどデューティ比Ｄｒが大きくなるよう定められる。なぜなら、平均値Ｖｐｍ（の絶対値）が大きければ、画素形成部を予備的に充電する時間を長くする必要性が小さくなるので、予備充電が行われる期間に相当する後述するＰＷＭ制御期間においてゲート信号の電位が閾値電圧Ｖｇｏｎを超える期間を短くするのが好適だからである。
【００７４】
なお、上記対応テーブルは、温度Ｔｐとデューティ比Ｄｒとの対応関係のみを予め定めたものであってもよく、また平均値Ｖｐｍとデューティ比Ｄｒとの対応関係のみを予め定めたものであってもよい。さらに平均値Ｖｐｍに代えて、ゲート線に繋がる各画素形成部に対して直前（のフレーム周期）に与えられた電圧の積分値や最大電圧が与えられた回数など、直前に与えられた電圧に関連するパラメータが使用されてもよい。
【００７５】
ＯＥ生成回路２５は、上記のようにデューティ比決定回路２６において決定されたデューティ比Ｄｒとゲートドライバ用クロック信号ＧＣＫに対応する（ＴＧ２３から与えられる）タイミング信号とに基づき、第１および第２の出力制御信号ＯＥ１，ＯＥ２を生成し出力する。これら第１および第２の出力制御信号ＯＥ１，ＯＥ２は、ゲートドライバ用クロック信号ＧＣＫの立ち下がりから次の立ち下がりを経てさらにその立ち下がりまでの所定期間（すなわち２水平走査期間）に上記デューティ比に応じた割合で交互にアクティブ（Ｈレベル）または非アクティブ（Ｌレベル）になる。すなわち、この期間がＰＷＭ制御期間となる。なお、第１および第２の出力制御信号ＯＥ１，ＯＥ２の各ＰＷＭ制御期間は互いに重ならないように設定されている。詳しくは後述する。
【００７６】
＜２．３  ゲートドライバの動作および構成例＞
図７は、本実施形態におけるゲートドライバ１０２の構成例を簡略に示すブロック図である。図８は、本実施形態に係る液晶表示装置の駆動方法を説明するための概念図である。図９は、本実施形態におけるゲートドライバ１０２の動作を説明するための信号波形図である。
【００７７】
なお、図８に示す行からなる各矩形は画素マトリクスを示しており、この画素マトリクスに付された記号“＋”または“−”は、画素液晶に印加される電圧すなわち共通電極Ｅｃを基準とする画素電極Ｅｐの電圧の極性を示しており、画素マトリクスを示す各矩形に沿って描かれた矢印は、走査方向（行番号の昇順方向）を示している。このように本実施形態では、画素液晶への印加電圧の正負極性を画素毎に反転させ且つ１フレーム毎にも反転させる駆動方式である１ドット反転駆動方式が採用されている。
【００７８】
本実施形態におけるゲートドライバ１０２は、ｍ段のシフトレジスタ２０２１と、それぞれｍ／２個のＡＮＤ回路からなる第１のＰＷＭ回路２０２２および第２のＰＷＭ回路２０２３とを備えている。そして、ゲートドライバ用クロック信号ＧＣＫおよびゲートドライバ用スタートパルス信号ＧＳＰはシフトレジスタ２０２１に与えられ、シフトレジスタ２０２１からのパルス信号の後述する半分および第１の出力制御信号ＯＥ１は第１のＰＷＭ回路２０２２に与えられ、シフトレジスタ２０２１からのパルス信号の残りの半分および第２の出力制御信号ＯＥ２は第２のＰＷＭ回路２０２３に与えられる。また、第１および第２のＰＷＭ回路２０２２，２０２３から出力された各信号はバッファ回路などの出力回路（不図示）に与えられ、ゲート線ＧＬ１〜ＧＬｍにそれぞれ印加すべきゲート信号ＯＧ（１）〜ＯＧ（ｍ）が当該出力回路から出力される。
【００７９】
シフトレジスタ２０２１は、第１の実施形態におけるシフトレジスタ２０２１とは出力するパルスの幅および数は異なるがほぼ同様の構成を有しており、図９（ａ）に示す２つの（Ｈレベルの）パルスを含むスタートパルス信号ＧＳＰおよび図９（ｂ）に示すようなゲートドライバ用クロック信号ＧＣＫに基づき、ゲートドライバ用クロック信号ＧＣＫの立ち下がりから立ち上がりまでに等しい幅の上記２つのパルスを入力端から出力端まで順にシフトさせる。そして、シフトレジスタ２０２１における１段目から３段目までからは図９（ｅ）〜（ｇ）に示すようなパルス信号ＳＨ（１）〜ＳＨ（３）が出力される。このようにして、シフトレジスタ２０２１におけるｍ段目まで同様にシフトされた各パルス信号が出力される。
【００８０】
第１のＰＷＭ回路２０２２は、ｍ／２個のＡＮＤ回路からなり、第１のＡＮＤ回路には、シフトレジスタ２０２１の１段目の出力信号ＳＨ（１）が入力され、第２のＡＮＤ回路には、シフトレジスタ２０２１の２段目の出力信号ＳＨ（２）が入力される。また、第３のＡＮＤ回路には、シフトレジスタ２０２１の５段目の出力信号ＳＨ（５）が入力され、第４のＡＮＤ回路には、シフトレジスタ２０２１の６段目の出力信号ＳＨ（２）が入力される。
【００８１】
また、第２のＰＷＭ回路２０２３は、ｍ／２個のＡＮＤ回路からなり、第１のＡＮＤ回路には、シフトレジスタ２０２１の３段目の出力信号ＳＨ（３）が入力され、第２のＡＮＤ回路には、シフトレジスタ２０２１の４段目の出力信号ＳＨ（４）が入力される。また、第３のＡＮＤ回路には、シフトレジスタ２０２１の７段目の出力信号ＳＨ（７）が入力され、第４のＡＮＤ回路には、シフトレジスタ２０２１の８段目の出力信号ＳＨ（８）が入力される。
【００８２】
このように、第１および第２のＰＷＭ回路２０２２，２０２３は、シフトレジスタ２０２１の隣り合う２つの段から出力される２つの信号を１組として、１組毎に交互に入力される。また、第１のＰＷＭ回路２０２２に含まれる各ＡＮＤ回路には、図９（ｃ）に示す対応する第１の出力制御信号ＯＥ１が与えられ、第２のＰＷＭ回路２０２３に含まれる各ＡＮＤ回路には、図９（ｄ）に示す第２の出力制御信号ＯＥ２が与えられ、各ＡＮＤ回路は、これら第１の出力制御信号ＯＥ１または第２の出力制御信号ＯＥ２と、対応するシフトレジスタ２０２１の各段から出力されるパルス信号とをＡＮＤ演算する。
【００８３】
ここで、第１および第２の出力制御信号ＯＥ１，ＯＥ２に含まれるＰＷＭ制御期間は、シフトレジスタ２０２１の各段から出力されるパルス信号に含まれる２つの（Ｈレベルの）パルスのうち早い方（図の左側）のパルス（以下、「予備パルス」という）のみをＰＷＭ制御するように設定されている。例えば、図９（ｃ）に示す第１の出力制御信号ＯＥ１に含まれるＰＷＭ制御期間は、図９（ｅ），（ｆ）に示すパルス信号ＳＨ（１），ＳＨ（２）の予備パルスをともに含む期間に設定されており、図９（ｄ）に示す第２の出力制御信号ＯＥ２に含まれるＰＷＭ制御期間は、図９（ｇ）に示すパルス信号ＳＨ（３）および図示されないパルス信号ＳＨ（４）の予備パルスをともに含む期間に設定されている。
【００８４】
なお、図９（ｃ）に示す第１の出力制御信号ＯＥ１に含まれるＰＷＭ制御期間は、図９（ｇ）に示すパルス信号ＳＨ（３）に含まれる２つのパルスのうちの遅い方（図の右側）のパルス（以下、「選択パルス」という）を含む期間に設定されているが、第１の出力制御信号ＯＥ１はパルス信号ＳＨ（３）を制御する第２のＰＷＭ回路２０２３には与えられないので、パルス信号ＳＨ（３）に影響を与えることはない。同様に、図９（ｄ）に示す第２の出力制御信号ＯＥ２に含まれるＰＷＭ制御期間は、図９（ｅ），（ｆ）に示すパルス信号ＳＨ（１），ＳＨ（２）の選択パルスをともに含む期間に設定されているが、第２の出力制御信号ＯＥ２はパルス信号ＳＨ（１），ＳＨ（２）を制御する第１のＰＷＭ回路２０２２には与えられないので、同様にこれらのパルス信号ＳＨ（１），ＳＨ（２）に影響を与えることはない。
【００８５】
このように第１および第２のＰＷＭ回路２０２２，２０２３に含まれるＡＮＤ回路によるＡＮＤ演算の結果、予備パルスをデューティ比Ｄｒに応じてＰＷＭ制御期間内にＨレベルまたはＬレベルに設定されたシフトレジスタ１０２１の１段目からｍ段目までのパルス出力信号ＳＨ（１）〜ＳＨ（ｍ）は、図示されない出力回路を経て、ゲート信号ＯＧ（１）〜ＯＧ（ｍ）としてゲートドライバ１０２から出力される。これらのゲート信号ＯＧ（１）〜ＯＧ（ｍ）は、ゲート線ＧＬ１〜ＧＬｍの一端に印加される。そして、この他端ではゲート信号の波形がなまることは前述したとおりであり、例えばこの他端でのゲート信号ＯＧｐ（１）〜ＯＧｐ（３）は、図９（ｈ）〜（ｊ）に示されるような波形となる。
【００８６】
ここで、図９（ｈ）〜（ｊ）に示されるこれらゲート信号ＯＧｐ（１）〜ＯＧｐ（３）の予備パルスに相当する部分の波形を見ると、部分的に閾値電圧Ｖｇｏｎに達する信号成分が含まれていることが分かる。このようにゲート信号の電位が閾値電圧Ｖｇｏｎに達している期間では、対応する画素形成部への充電が行われるため、その点では従来のダブルゲート駆動方式における予備充電が行われる期間における充電と同様の効果を奏する。しかし本実施形態における予備パルスによる予備充電期間は、上記ダブルゲート駆動方式における予備充電が行われる期間とは異なり、選択期間での本充電期間（本実施形態では選択パルスによる充電期間）と同様の充電が行われるわけではなく、断続的かつ短期間の充電がなされるに過ぎない。そのため、従来のダブルゲート駆動方式のように、本来の画像信号とは異なる画像信号が各画素容量に完全に書き込まれるわけではない。
【００８７】
以上のように、ＯＥ生成回路２５（およびデューティ比決定回路２６）と第１および第２のＰＷＭ回路２０２２，２０２３とにより、予備パルスによる予備充電期間（ＰＷＭ制御期間）内にデューティ比Ｄｒに応じて所定回数だけ交互にＨレベルまたはＬレベルに設定されたゲート信号が得られるので、これらの回路は、予備充電期間中にＨレベルの電位を断続的に与え、かつ、選択パルスによる充電期間に各走査信号線を選択するための信号を出力する選択回路として機能している。
【００８８】
なお、ゲートドライバ用スタートパルスＧＳＰおよびシフトレジスタ２０２１の各段から出力されるパルス信号にそれぞれ含まれる２つの（Ｈレベルの）パルスはほぼ１水平走査期間の間隔が空けられている。これは、図８に示されるように、本実施形態において１ドット反転駆動方式が採用されているからである。例えば、図８に示すＧＬ１に対応する行とこれに隣り合うＧＬ２に対応する行とに含まれる画素は、同一の行でそれぞれ逆極性となり、ＧＬ１に対応する行と１行あけたＧＬ３に対応する行とに含まれる画素は、同一の行でそれぞれ同極性となる。したがって、予備パルスと選択パルスとが隣り合うように設定されると、選択パルスにより各画素容量に充電されるべき電位の極性とは逆の電位で予備パルスによる充電が行われるため、好ましくない。そこで、上述のように予備パルスと選択パルスとの間にはほぼ１水平走査期間の間隔が空けられている。このことは、１ライン反転駆動方式が採用されても同様である。
【００８９】
＜２．４  第２の実施形態の効果＞
以上のように、本実施形態のアクティブマトリクス型液晶表示装置において、予備パルスによる予備充電期間は、上記ダブルゲート駆動方式における予備充電が行われる期間とは異なり、選択期間での充電（本実施形態では選択パルスによる充電）と同様の充電が行われるわけではなく、断続的かつ短期間の充電がなされるに過ぎない。そのため、一方で従来のダブルゲート駆動方式のように、ＴＦＴが完全にオンされる状態が維持されることはないので、当該予備充電期間に本来の画像信号とは異なる画像信号が完全に書き込まれることがなく、他方でこのような予備パルスに含まれる閾値電圧Ｖｇｏｎを超える信号成分による断続的かつ短期間の充電により、選択パルスによる画素容量への充電時間は短くて済む。したがって、簡易な構成で表示に不具合を生じることなく、画素容量への充電時間の不足による表示画質の低下を防止することができる。
【００９０】
また、本実施形態のデューティ比決定回路２６は、温度センサ３００から与えられる温度Ｔｐおよび表示メモリ２１から出力される直前（のフレーム周期）に与えられたデジタル画像信号ＤＡの表す画像における対応画素の値に相当する保持電圧の平均値Ｖｐｍに基づき上記デューティ比を適宜の値に変更する。このことにより、装置環境（ここでは温度）およびその他の要因（ここでは上記平均値）が変化した場合であっても、簡易な構成で表示に不具合を生じることなく、画素容量への充電時間の不足による表示画質の低下を防止することができる。
【００９１】
＜３．  各実施形態の変形例＞
上記第１の実施形態では、出力制御信号ＯＥに含まれるＰＷＭ制御期間は、ゲートドライバ用クロック信号ＧＣＫがＨレベルである期間に一致している。このことにより、１水平走査期間内にゲート信号において従来では非アクティブとされていた期間を有効に利用することができる。また、これ以上の期間をＰＷＭ制御期間として設定するならば、隣り合うゲート信号に対応するシフトレジスタ１０２１からの出力パルス信号がこのＰＷＭ制御期間の一部または全部において同時に出力される（重なる）ことになる。このような重なる期間を有する２つのパルス信号を１つのシフトレジスタで同時に出力することは困難である。そこで、第１の実施形態におけるゲートドライバ１０２に代えて、２つのシフトレジスタを含むゲートドライバを設け、隣り合う２つのゲート信号をこれら２つのシフトレジスタのパルス信号に基づき独立に（交互に）生成する構成であってもよい。
【００９２】
図１０は、このような２つのシフトレジスタを有する第１の実施形態の変形例におけるゲートドライバの構成を簡略に示すブロック図である。このゲートドライバは、ｍ段の半数段のパルス信号をそれぞれ出力する第１および第２のシフトレジスタ３０２１，３０２２と、それぞれｍ／２個のＡＮＤ回路からなる第１のＰＷＭ回路３０２３および第２のＰＷＭ回路２０２４とを備えている。ここで例えば、表示制御回路２００は、２水平走査期間の（Ｈレベルの）パルスを繰り返し含み、互いのパルスの立ち上がり時点が１水平走査期間ずれている第１および第２のゲートドライバ用クロック信号ＧＣＫ１，ＧＣＫ２を生成する。第１のゲートドライバ用スタートパルス信号ＧＳＰ１は第１のシフトレジスタ３０２１に与えられ、第２のゲートドライバ用スタートパルス信号ＧＳＰ２は第２のシフトレジスタ３０２２に与えられる。また、第１のシフトレジスタ３０２１からのパルス信号およびＰＷＭ制御を行うための第１の出力制御信号ＯＥ１は第１のＰＷＭ回路３０２３に与えられ、第２のシフトレジスタ３０２２からのパルス信号およびＰＷＭ制御を行うための第２の出力制御信号ＯＥ２は第２のＰＷＭ回路３０２４に与えられる。また、第１および第２のＰＷＭ回路３０２３，３０２４から出力された各信号はバッファ回路などの出力回路（不図示）に与えられ、ゲート線ＧＬ１〜ＧＬｍにそれぞれ印加すべきゲート信号ＯＧ（１）〜ＯＧ（ｍ）が当該出力回路から出力される。
【００９３】
ここで、第１および第２の出力制御信号ＯＥ１，ＯＥ２に含まれるＰＷＭ制御期間は、第１および第２のシフトレジスタ３０２１，３０２２の各段から出力されるパルス信号の所望の部分（典型的には前半部分）をＰＷＭ制御するように設定される。そうすれば、ＰＷＭ制御期間を第１の実施形態の場合のようにゲートドライバ用クロック信号のＨレベル期間に限定されることなく、例えばここでは１水平走査期間の間に設定することができる。したがって、ゲート線の抵抗および容量が比較的大きい場合であっても十分な時間をかけて充電することができるので波形のなまり（すなわちＴＦＴの閾値電圧に達するまでの時間が長くなること）を確実に抑制することができる。その結果、画素容量への充電時間の不足による表示画質の低下を防止することができる。
【００９４】
上記第２の実施形態では１ドット反転駆動方式が採用されているが、画素液晶への印加電圧の正負極性を１行における画素毎に反転させ、且つｎ行を１組として交互に反転させ、さらに１フレーム毎にも反転させる駆動方式である１×ｎドット反転駆動方式が採用されてもよい。この場合、表示制御回路２００に含まれるＯＥ生成回路は、第２の実施形態において生成される、２水平期間の長さを有するＰＷＭ制御期間を２水平期間空けて繰り返し含む（図９（ｃ），（ｄ）に示す）第１および第２の出力制御信号ＯＥ１，ＯＥ２に代えて、２ｎ水平期間の長さを有するＰＷＭ制御期間を２ｎ水平期間空けて断続的に含む第１および第２の出力制御信号ＯＥ１，ＯＥ２を生成する。また、シフトレジスタ１０２１は、予備パルスと選択パルスとの間にほぼ（２ｎ−１）水平走査期間の間隔が空けられたパルス信号を生成し、ゲートドライバ１０２に含まれる第１および第２のＰＷＭ回路２０２２，２０２３は、シフトレジスタ２０２１の隣り合う２ｎ段から出力される２ｎ本の信号を１組として、１組毎に交互に入力されるように構成される。なお、この変形例の構成は、例えばｎ本の水平走査線毎に液晶層への印加電圧の極性を反転するｎライン反転駆動方式の液晶表示装置にも適用可能である。
【００９５】
上記第２の実施形態では、ゲート線ＧＬ１〜ＧＬｍのそれぞれを各フレーム期間において２回ずつ選択するダブルゲート駆動が行われる場合に、予備パルスによる充電は各フレーム期間において１回行われるだけであるが、予備パルスによる充電が各フレーム期間において２回以上行われる構成であっても本発明は適用可能である。ただし、各予備充電の期間におけるデータ信号Ｓ（ｋ）の極性は、その予備充電に対応する本充電の期間におけるデータ信号Ｓ（ｋ）と極性と同一であることが前提となる。
【００９６】
上記第１および第２の実施形態では、ＯＥ生成回路２５によって生成される出力制御信号とシフトレジスタの各段からの出力パルスとが、ゲートドライバ１０２に含まれるＰＷＭ回路内の各ＡＮＤ回路によってＡＮＤ演算されることにより、対応するゲート線に印加する電位をＨレベルまたはＬレベルに切り替えられるが、出力されるべきゲート信号がＰＷＭ制御期間において断続的にＨレベルに設定される構成であればよいので、各ＡＮＤ回路に代えて、ＡＮＤ回路以外の演算回路が使用されてもよい。また、電源回路などで中間的な電位を有する電圧信号を新たに生成する必要のない構成であればよいので、上記ＯＷＭ回路内の各ＡＮＤ回路に代えて、例えば出力制御信号に基づきシフトレジスタの各段とこれに対応する走査信号線とを接続しまたは接続を切断するアナログスイッチがそれぞれ使用される構成であってもよい。
【００９７】
上記第１および第２の実施形態では、デューティ比決定回路２６により、温度Ｔｐとデューティ比Ｄｒとの対応テーブル、または温度Ｔｐと与えられた電圧の平均値Ｖｐｍとデューティ比Ｄｒとの対応テーブルが使用されるが、これらの対応テーブルに代えて、所定の条件判断式や数式などこれらのパラメータ間の一意の対応関係を示すものが使用されてもよい。また、装置の温度は走査信号線の信号伝送特性や画素形成部の充電特性などに大きな影響を与えるパラメータであるためこれらの対応テーブルに使用されるパラメータとして好適であるが、上記対応テーブルには、この温度Ｔｐのパラメータとともにまたは温度Ｔｐのパラメータに代えて、例えば本表示装置の使用積算時間など、走査信号線の信号伝送特性や画素形成部の充電特性などに影響を与えるパラメータの１つ以上が使用されてもよい。
【００９８】
上記第１および第２の実施形態における出力制御信号またはゲート信号は、デューティ比決定回路２６により決定されたデューティ比Ｄｒに基づきＰＷＭ制御期間内で同じ幅のパルスを均等に含むが、必ずしも均等である必要はなく、ランダムに決定された幅を有するパルスや、例えばＰＷＭ制御期間の前半では素早く電位を引き上げるように高い電位を与えるための広い幅のパルスを含み、ＰＷＭ制御期間の後半では低い電位を与えるための狭い幅のパルスを含んでもよい。また、上記第１および第２の実施形態における出力制御信号またはゲート信号のＰＷＭ制御期間中は、ゲート線が完全に選択されない状態でゲート線への充電が可能であればよい。よって、ＰＷＭ制御期間内におけるこれらの信号は、ＰＷＭ制御を受けることなくＰＷＭ制御とは無関係の断続的な信号、例えば三角波などの矩形波以外の信号であってもよい。
【００９９】
第１および第２の実施形態における表示装置は、画素形成部に液晶を使用しているが、ゲート線を有するアクティブマトリクス型表示装置であれば、画素形成部に液晶以外の電気光学素子、例えば有機ＥＬ（EelectroLuminescence）素子やＬＥＤ（light emitting diode）などを使用するアクティブマトリクス型表示装置であってもよい。この構成では、画素容量への充電時間が不足する問題を生じることはないが、画素形成部を選択する時間が不足することは考えられるため、この選択時間の不足による表示画質の低下を防止することができる。
【図面の簡単な説明】
【０１００】
【図１】本発明の第１の実施形態に係る液晶表示装置の構成をその表示部の等価回路と共に示すブロック図である。
【図２】上記実施形態における表示制御回路の構成を示すブロック図である。
【図３】上記実施形態におけるゲートドライバの構成例を簡略に示すブロック図である。
【図４】上記実施形態におけるゲートドライバの動作を説明するための信号波形図である。
【図５】上記実施形態におけるゲートドライバに接続される一端とは反対側の他端でのゲート信号の波形を、従来の信号波形とともに示す図である。
【図６】本発明の第２の実施形態における表示制御回路の構成を示すブロック図である。
【図７】上記実施形態におけるゲートドライバの構成例を簡略に示すブロック図である。
【図８】上記実施形態に係る液晶表示装置の駆動方法を説明するための概念図である。
【図９】上記実施形態におけるゲートドライバの動作を説明するための信号波形図である。
【図１０】上記第１の実施形態の一変形例におけるゲートドライバの構成を簡略に示すブロック図である。
【図１１】従来のアクティブマトリクス型液晶表示装置における要部の構成を表示部の等価回路と共に示すブロックである。
【図１２】従来のアクティブマトリクス型液晶表示装置においてダブルゲート駆動方式が採用された場合の動作を説明するための信号波形図である。
【符号の説明】
【０１０１】
１０      …薄膜トランジスタ（ＴＦＴ）
２５      …ＯＥ生成回路
２６      …デューティ比決定回路
１０１    …データドライバ（映像信号線駆動回路）
１０２    …ゲートドライバ（走査信号線駆動回路）
１０３    …表示部
２００    …表示制御回路
３００    …温度センサ
１０２１，２０２１，３０２１，３０２２  …シフトレジスタ
１０２２，２０２２，２０２３，３０２３，３０２４  …ＰＷＭ回路
Ｃｐ      …画素容量
Ｅｃ      …共通電極
ＧＬ１〜ＧＬｍ    …ゲート線（走査信号線）
ＯＧ（１）〜ＯＧ（ｍ）…ゲート信号（走査信号）
ＳＨ（１）〜ＳＨ（ｍ）…シフトレジスタからの出力信号
ＳＬ１〜ＳＬｎ    …データ線（映像信号線）
Ｓ（１）〜Ｓ（ｎ）    …データ信号（映像信号）
ＤＡ      …デジタル画像信号
ＯＥ      …出力制御信号
Ｄｒ      …デューティ比
Ｔｐ      …温度信号
ＧＳＰ    …ゲートドライバ用スタートパルス
ＧＣＫ    …ゲートドライバ用クロック信号
ＳＳＰ    …データドライバ用スタートパルス
ＳＣＫ    …データドライバ用クロック信号
ＳＳＰ    …データドライバ用スタートパルス
【図１】
2006171041.tif 000003
【図２】
2006171041.tif 000004
【図３】
2006171041.tif 000005
【図４】
2006171041.tif 000006
【図５】
2006171041.tif 000007
【図６】
2006171041.tif 000008
【図７】
2006171041.tif 000009
【図８】
2006171041.tif 000010
【図９】
2006171041.tif 000011
【図１０】
2006171041.tif 000012
【図１１】
2006171041.tif 000013
【図１２】
2006171041.tif 000014