(57)【要約】【課題】同一半導体基板上に形成された複数種類のゲート絶縁膜の膜厚及び電気的特性のバラツキを防止する。【解決手段】半導体基板１に素子分離酸化膜３及び第１ゲート酸化膜５を形成し、素子形成領域３ａの第１ゲート酸化膜５上に形成したシリコン窒化膜７をマクスにして素子形成領域３ｂ，３ｃのゲート酸化膜５を除去し、熱酸化処理により第２ゲート酸化膜１１を形成する（Ｄ）。第２シリコン窒化膜１７を形成し、素子形成領域３ｃに開口をもつレジストパターン１９を形成する（Ｅ）。レジストパターン１９をマスクにしてシリコン窒化膜１７を除去した後、レジストパターン１９を除去し、シリコン窒化膜１７をマクスにしてゲート酸化膜１１を除去し（Ｆ）、熱酸化処理により第３ゲート酸化膜を形成する。シリコン窒化膜７，１７を除去した後、第１ゲート酸化膜５上、第２ゲート酸化膜１１上及び第３ゲート酸化膜上にゲート電極を形成する。【選択図】図４
2006186390.tif 000002
【特許請求の範囲】
【請求項１】
同一半導体基板上に、互いに膜厚が異なる複数種類のゲート絶縁膜をもって複数の素子形成領域が形成され、それらのゲート絶縁膜上にポリシリコンからなるゲート電極をそれぞれ備えた半導体装置の製造方法において、以下の工程（Ａ）から（Ｅ）をその順に含んでゲート絶縁膜及びゲート電極を形成することを特徴とする製造方法。
（Ａ）半導体基板上に素子形成領域を分離するための素子分離絶縁膜を形成する工程、
（Ｂ）前記素子形成領域上に１回のプロセス処理により第１ゲート絶縁膜を形成し、さらにその上に第１耐酸化保護膜を形成する工程、
（Ｃ）前記素子形成領域のうち、少なくとも前記第１ゲート絶縁膜を残存させる第１素子形成領域を除く、新たにゲート絶縁膜を形成する第２素子形成領域上の前記第１耐酸化保護膜及び前記第１ゲート絶縁膜を選択的に除去した後、前記第２素子形成領域に１回のプロセス処理により前記第１ゲート絶縁膜とは異なる膜厚で第２ゲート絶縁膜を形成する工程、
（Ｄ）前記第１ゲート絶縁膜上に残存している前記第１耐酸化保護膜を除去する工程、
（Ｅ）前記第１ゲート絶縁膜上及び前記第２ゲート絶縁膜上を含んで半導体基板上にポリシリコン膜を形成し、そのポリシリコン膜をパターニングして前記第１ゲート絶縁膜上及び前記第２ゲート絶縁膜上にゲート電極を形成する工程。
【請求項２】
前記工程（Ｃ）と前記工程（Ｄ）の間に、
前記第２ゲート絶縁膜上に第２耐酸化保護膜を形成する工程（Ｃ１）と、
少なくとも前記第１及び第２ゲート絶縁膜を残存させる前記第１及び第２素子形成領域を除く、第３ゲート絶縁膜を形成する第３素子形成領域上の絶縁膜を選択的に除去した後、前記第３素子形成領域に１回のプロセス処理により前記第１及び第２ゲート絶縁膜とは異なる膜厚で第３ゲート絶縁膜を形成する工程（Ｃ２）を含み、
前記工程（Ｄ）は前記第１耐酸化保護膜の除去に加えて前記第２耐酸化保護膜も除去する工程であり、
前記工程（Ｅ）は前記第３ゲート絶縁膜の上にも前記ポリシリコン膜を形成し、前記ポリシリコン膜のパターニングの際に前記第３ゲート絶縁膜上にもゲート電極を形成する工程である請求項１に記載の製造方法。
【請求項３】
前記工程（Ｃ）で、前記第３素子形成領域にも前記第１耐酸化保護膜及び前記第１ゲート絶縁膜を残存させておく請求項２に記載の製造方法。
【請求項４】
膜厚が異なる複数種類のゲート絶縁膜のうち、最も膜厚の薄いゲート絶縁膜を最後に形成する請求項１、２又は３に記載の製造方法。
【請求項５】
膜厚が異なる複数種類のゲート絶縁膜のうち、最も膜厚の厚いゲート絶縁膜を最後に形成する請求項１、２又は３に記載の製造方法。
【請求項６】
ゲート絶縁膜を形成する直前に、露出した半導体基板表面に犠牲酸化膜を形成し、その犠牲酸化膜を除去する工程を含む請求項１から５のいずれかに記載の製造方法。
【請求項７】
前記耐酸化保護膜はシリコン窒化膜である請求項１から６のいずれかに記載の製造方法。
【請求項８】
前記ゲート絶縁膜はシリコン酸化膜、シリコン酸窒化膜又はＯＮＯ膜である請求項１から７のいずれかに記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同一半導体基板上に、互いに膜厚が異なる複数種類のゲート絶縁膜をもって複数の素子形成領域が形成され、それらのゲート絶縁膜上にポリシリコンからなるゲート電極をそれぞれ備えた半導体装置の製造方法に関するものである。
このような半導体装置は、同一半導体基板上に低電圧用トランジスタと高電圧対応のトランジスタを作り込んだ半導体装置や、同一半導体基板上に電気的に書換え可能な半導体メモリ素子と周辺回路用のトランジスタを作り込んだ半導体装置などに適用することができる。
【背景技術】
【０００２】
最近は、半導体製品の微細化に伴い低電圧化が行なわれているが、内部に昇圧回路をもつ場合や車載用のように、電源電圧自体が１２Ｖ程度ある場合がある。そこで、これらの用途に対応するため、同一チップ上に低電圧用トランジスタとともに高電圧用トランジスタを用意することが一般に行なわれている。その高電圧用トランジスタは、高電圧によるゲート酸化膜破壊を防止するために、低電圧用トランジスタよりも、ゲート酸化膜を厚くして形成している。
【０００３】
同一チップ内に膜厚の異なるゲート酸化膜を形成する方法としては、半導体基板上に酸化膜を形成し、高電圧用トランジスタ形成領域の酸化膜をレジストで被い、低電圧用トランジスタ形成領域の酸化膜をエッチングにより除去する。そのレジストを除去した後、基板を再度酸化することにより、低電圧用トランジスタ形成領域に所定膜厚の第１ゲート酸化膜を形成するとともに、高電圧用トランジスタ形成領域には先に形成した酸化膜とこの工程で形成される酸化膜とにより低電圧用の第１ゲート酸化膜より厚い第２ゲート酸化膜を形成する。
しかし、その方法では高電圧用トランジスタの第２ゲート酸化膜がレジストからの汚染やレジスト除去時におけるプラズマダメージなどにより劣化するという欠点がある。
【０００４】
この欠点を解決するための方法が特許文献１（従来例）に開示されている。以下のその方法を説明する。
半導体基板上全面にシリコン酸化膜を形成し、その上にシリコン窒化膜を形成する。写真製版により高電圧用トランジスタ形成領域に開口をもつレジストパターンを形成し、それをマスクにして高電圧用トランジスタ形成領域上のシリコン窒化膜を除去する。次に低電圧用トランジスタ形成領域上に残存している窒化膜をマスクにして熱酸化処理を施して、高電圧用トランジスタ形成領域にシリコン酸化膜を形成する。
【０００５】
シリコン窒化膜を除去した後、低電圧用トランジスタ形成領域上のシリコン酸化膜がなくなるまでエッチング処理を施し、高電圧用トランジスタ形成領域にはシリコン酸化膜が残っている状態にする。その後、再度熱酸化処理を施すことにより、低電圧用トランジスタ形成領域に所定の膜厚の薄いゲート酸化膜を形成するとともに、高電圧用トランジスタ形成領域上のシリコン酸化膜の膜厚をさらに厚くして厚いゲート酸化膜を形成する。
この従来例では、高電圧用トランジスタのゲート酸化膜を形成する過程で、レジストパターンがゲート酸化膜に直接触れることがないため、ゲート酸化膜の劣化の問題を解決している。
【特許文献１】特開平５−２９１５８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、上記従来技術の高電圧用トランジスタのゲート酸化膜は、３回に分けた熱酸化工程を経ることにより形成されるので、そのゲート酸化膜の最終的な膜厚の制御が困難であり、膜厚のバラツキが大きくなるという問題があった。
本発明は、同一半導体基板上に、互いに膜厚が異なる複数種類のゲート絶縁膜をもって複数の素子形成領域が形成され、それらのゲート絶縁膜上にポリシリコンからなるゲート電極をそれぞれ備えた半導体装置の製造方法において、各種類のゲート絶縁膜の膜厚及び電気的特性のバラツキを防止することを目的とするものである。
【課題を解決するための手段】
【０００７】
本発明にかかる製造方法は、同一半導体基板上に、互いに膜厚が異なる複数種類のゲート絶縁膜をもって複数の素子形成領域が形成され、それらのゲート絶縁膜上にポリシリコンからなるゲート電極をそれぞれ備えた半導体装置の製造方法であって、以下の工程（Ａ）から（Ｅ）をその順に含んでゲート絶縁膜及びゲート電極を形成する。
（Ａ）半導体基板上に素子形成領域を分離するための素子分離絶縁膜を形成する工程、
（Ｂ）前記素子形成領域上に１回のプロセス処理により第１ゲート絶縁膜を形成し、さらにその上に第１耐酸化保護膜を形成する工程、
（Ｃ）前記素子形成領域のうち、少なくとも前記第１ゲート絶縁膜を残存させる第１素子形成領域を除く、新たにゲート絶縁膜を形成する第２素子形成領域上の前記第１耐酸化保護膜及び前記第１ゲート絶縁膜を選択的に除去した後、前記第２素子形成領域に１回のプロセス処理により前記第１ゲート絶縁膜とは異なる膜厚で第２ゲート絶縁膜を形成する工程、
（Ｄ）前記第１ゲート絶縁膜上に残存している前記第１耐酸化保護膜を除去する工程、
（Ｅ）前記第１ゲート絶縁膜上及び前記第２ゲート絶縁膜上を含んで半導体基板上にポリシリコン膜を形成し、そのポリシリコン膜をパターニングして前記第１ゲート絶縁膜上及び前記第２ゲート絶縁膜上にゲート電極を形成する工程。
ここで１回のプロセス処理とは、半導体基板を大気に曝気することなく、一連の操作で連続して行なう処理をいう。また、１回のプロセス処理によって形成された膜として、単層膜及びin-situ処理で形成された積層膜を挙げることができる。in-situ処理で形成された積層膜とは、半導体基板を大気に曝気することなく一連の操作で連続して形成された積層膜をいう。
【０００８】
素子形成領域上に第１ゲート絶縁膜を形成し、さらにその上に第１耐酸化保護膜を形成しておき、第２ゲート絶縁膜を形成する素子形成領域上のみが第１耐酸化保護膜及び第１ゲート絶縁膜で被われていない状態で、第２ゲート絶縁膜を１回のプロセス処理により形成することにより、第１ゲート絶縁膜に関して、レジストからの汚染やレジスト除去時におけるプラズマダメージなどによる劣化や、熱酸化処理などによる膜厚変化を防止するとともに、第１及び第２ゲート絶縁膜に関して、膜厚及び電気的特性のバラツキを防止する。
【０００９】
第１及び第２ゲート絶縁膜とは異なる膜厚で第３ゲート絶縁膜を形成する場合は、本発明にかかる製造方法の上記工程（Ｃ）と上記工程（Ｄ）の間に、上記第２ゲート絶縁膜上に第２耐酸化保護膜を形成する工程（Ｃ１）と、少なくとも上記第１及び第２ゲート絶縁膜を残存させる上記第１及び第２素子形成領域を除く、第３ゲート絶縁膜を形成する第３素子形成領域上の絶縁膜を選択的に除去した後、上記第３素子形成領域に１回のプロセス処理により上記第１及び第２ゲート絶縁膜とは異なる膜厚で第３ゲート絶縁膜を形成する工程（Ｃ２）を含み、上記工程（Ｄ）は上記第１耐酸化保護膜の除去に加えて上記第２耐酸化保護膜も除去する工程であり、上記工程（Ｅ）は上記第３ゲート絶縁膜の上にも上記ポリシリコン膜を形成し、上記ポリシリコン膜のパターニングの際に上記第３ゲート絶縁膜上にもゲート電極を形成する工程であるようにする。
【００１０】
さらに、上記工程（Ｃ）で、上記第３素子形成領域にも上記第１耐酸化保護膜及び上記第１ゲート絶縁膜を残存させておくようにしてもよい。
【００１１】
本発明にかかる製造方法において、膜厚が異なる複数種類のゲート絶縁膜のうち、最も信頼性が要求されるゲート絶縁膜を最後に形成することが好ましい。そのゲート絶縁膜形成後の工程数を少なくすることによって、信頼性が低下するのを防ぐためである。
最も信頼性が要求されるゲート絶縁膜とは、例えばＥＥＰＲＯＭを含む場合にはそのトンネル酸化膜で、最も膜厚の薄いゲート絶縁膜になる。また、例えば耐圧トランジスタを含む場合には、最も信頼性が要求されるのはその耐圧トランジスタのゲート酸化膜で、最も膜厚の厚いゲート絶縁膜になる。
【００１２】
本発明にかかる製造方法において、ゲート絶縁膜を形成する直前に、露出した半導体基板表面に犠牲酸化膜を形成し、その犠牲酸化膜を除去する工程を含むことが好ましい。
本発明にかかる製造方法において、耐酸化保護膜の一例はシリコン窒化膜である。
本発明にかかる製造方法において、ゲート絶縁膜の一例はシリコン酸化膜、シリコン酸窒化膜又はＯＮＯ膜である。
【発明の効果】
【００１３】
本発明の半導体装置の製造方法では、半導体基板上に素子形成領域を分離するための素子分離絶縁膜を形成し（工程（Ａ））、素子形成領域上に１回のプロセス処理により第１ゲート絶縁膜を形成し、さらにその上に第１耐酸化保護膜を形成し（工程（Ｂ））、素子形成領域のうち、少なくとも第１ゲート絶縁膜を残存させる素子形成領域を除く、新たにゲート絶縁膜を形成する素子形成領域上の第１耐酸化保護膜及び第１ゲート絶縁膜を選択的に除去した後、その素子形成領域に１回のプロセス処理により第１ゲート絶縁膜とは異なる膜厚で第２ゲート絶縁膜を形成し（工程（Ｃ））、第１ゲート絶縁膜上に残存している第１耐酸化保護膜を除去し（工程（Ｄ））、第１ゲート絶縁膜上及び第２ゲート絶縁膜上を含んで半導体基板上にポリシリコン膜を形成し、そのポリシリコン膜をパターニングして第１ゲート絶縁膜上及び記第２ゲート絶縁膜上にゲート電極を形成する（工程（Ｅ））ようにしたので、膜厚が異なる第１及び第２ゲート絶縁膜を膜厚及び電気的特性のバラツキを防止して形成することができる。さらに、ゲート絶縁膜の膜厚を自由に設定でき、制御性も格段によくなると同時に工程管理においても非常に有効である。
【００１４】
さらに、第１及び第２ゲート絶縁膜とは異なる膜厚で第３ゲート絶縁膜を形成する場合は、上記工程（Ｃ）と上記工程（Ｄ）の間に、上記第２ゲート絶縁膜上に第２耐酸化保護膜を形成する工程（Ｃ１）と、少なくとも上記第１及び第２ゲート絶縁膜を残存させる上記第１及び第２素子形成領域を除く、第３ゲート絶縁膜を形成する第３素子形成領域上の絶縁膜を選択的に除去した後、上記第３素子形成領域に１回のプロセス処理により上記第１及び第２ゲート絶縁膜とは異なる膜厚で第３ゲート絶縁膜を形成する工程（Ｃ２）を含み、上記工程（Ｄ）は上記第１耐酸化保護膜の除去に加えて上記第２耐酸化保護膜も除去する工程であり、上記工程（Ｅ）は上記第３ゲート絶縁膜の上にも上記ポリシリコン膜を形成し、上記ポリシリコン膜のパターニングの際に上記第３ゲート絶縁膜上にもゲート電極を形成する工程であるようにすれば、膜厚が異なる第１、第２及び第３ゲート絶縁膜を膜厚及び電気的特性のバラツキを防止して形成することができる。
【００１５】
さらに、第１及び第２ゲート絶縁膜とは異なる膜厚で第３ゲート絶縁膜を形成する場合であって、上記工程（Ｃ）で、第３素子形成領域にも第１耐酸化保護膜及び第１ゲート絶縁膜を残存させておくようにすれば、３つの素子形成領域をそれぞれ独立にゲート絶縁膜を形成することができる。このような方法は、ゲート絶縁膜として酸窒化膜やＯＮＯ膜を用いる場合に、ゲート絶縁膜の除去が簡単になるので特に有効である。さらに、３番目に形成する素子形成領域におけるシリコン酸化膜の形成及び除去を繰り返さなくてもよいので、有効トランジスタ幅の制御が簡単になる。
【００１６】
また、本発明の製造方法において、膜厚が異なる複数種類のゲート絶縁膜のうち、最も膜厚の薄いゲート絶縁膜を最後に形成するようすれば、ＥＥＰＲＯＭのトンネル酸化膜の特性などを向上させることができる。
また、膜厚が異なる複数種類のゲート絶縁膜のうち、最も膜厚の厚いゲート絶縁膜を最後に形成するようすれば、耐圧トランジスタのゲート酸化膜などの特性を向上させることができる。
【００１７】
また、ゲート絶縁膜を形成する直前に、露出した半導体基板表面に犠牲酸化膜を形成し、その犠牲酸化膜を除去する工程を含むようすれば、ゲート絶縁膜の特性をさらに向上させることができる。
【００１８】
また、耐酸化保護膜としてシリコン窒化膜を用いるようすれば、シリコン酸化膜との選択性など、処理の操作性を向上させることができる。
【００１９】
また、ゲート絶縁膜としてシリコン酸化膜、シリコン酸窒化膜又はＯＮＯ膜を用いることができるようすれば、ゲート絶縁膜の選択にあったて自由度が向上する。
【発明を実施するための最良の形態】
【００２０】
（実施例１）
図１及び図２は、製造方法の一実施例を示す工程断面図である。図１及び図２を用いて同一基板上に２種類の異なる膜厚のゲート酸化膜を形成する場合について説明する。
（Ａ）半導体基板１にＬＯＣＯＳ法などにより素子分離酸化膜３を形成し、第１素子形成領域３ａ及び第２素子形成領域３ｂを形成する。続いて半導体基板１に熱酸化処理を施して、第１素子形成領域３ａ上及び第２素子形成領域３ｂ上に第１ゲート酸化膜（第１ゲート絶縁膜）５を形成する。
【００２１】
（Ｂ）ＣＶＤ法などにより、素子分離酸化膜３及びゲート酸化膜５上にシリコン窒化膜（第１耐酸化保護膜）７を例えば１００〜２００Åの厚さに形成する。写真製版技術により、第２素子形成領域３ｂ上に開口をもつレジストパターン９をシリコン窒化膜７上に形成する。
（Ｃ）レジストパターン９をマスクにして、第２素子形成領域３ｂのシリコン窒化膜７をエッチング除去し、その後レジストパターン９を除去する。これにより、第１素子形成領域３ａ上にシリコン窒化膜７を選択的に残す。レジストパターン９の除去時に、第１素子形成領域３ａ上のシリコン酸化膜５はシリコン窒化膜７により被われているので、レジストパターン９からの汚染やレジスト除去時におけるプラズマダメージなどによる第１素子形成領域３ａ上のシリコン酸化膜５の劣化はない。
続いてシリコン窒化膜７をマクスにして、第２素子形成領域３ｂ上の第１ゲート酸化膜５を除去する。
【００２２】
（Ｄ）半導体基板１に熱酸化処理を施して、第１ゲート酸化膜５とは異なる膜厚で第２ゲート酸化膜（第２ゲート絶縁膜）１１を第２素子形成領域３ｂ上のみに選択的に形成する。この実施例では、第２ゲート酸化膜１１を第１ゲート酸化膜５よりも厚い膜厚で形成している。
（Ｅ）残存するシリコン窒化膜７を例えば熱リン酸などにより選択的に除去した後、ＣＶＤ法などにより素子分離酸化膜３上、第１ゲート酸化膜５上及び第２ゲート酸化膜１１上にポリシリコン膜１３を形成する。
（Ｆ）通常のＭＯＳトランジスタ製造技術により、ポリシリコン膜１３をパターニングしてゲート電極１３ａ，１３ｂを形成し、イオン注入を行なってソース／ドレイン拡散領域１５ａ，１５ｂを形成する。
【００２３】
図２（Ｆ）に示すように、膜厚の異なるゲート酸化膜５，１１をもつ２種類のＭＯＳ型トランジスタを形成することができ、ゲート酸化膜５，１１は、１回のプロセス処理により形成されたシリコン酸化膜により形成されているので、膜厚及び電気的特性のバラツキを防止することができる。
素子形成領域３ａに形成されたトランジスタを低電圧用トランジスタとし、素子形成領域３ｂに形成されたトランジスタを高電圧用トランジスタとして用いる場合、高電圧用トランジスタのゲート酸化膜１１を最後に形成しているので、高電圧用トランジスタの特性を向上させることができる。
例えばＥＥＰＲＯＭを混載する場合など、トンネル酸化膜が必要なときは、そのトンネル酸化膜を最後に形成することが好ましく、実施例１と同様の手順により、ゲート酸化膜１１を薄く形成してトンネル酸化膜として用いることが好ましい。
【００２４】
（実施例２）
図３から図５は、製造方法の他の実施例を示す工程断面図である。図３から図５を用いて同一基板上に３種類の異なる膜厚のゲート酸化膜を形成する場合について説明する。
（Ａ）半導体基板１にＬＯＣＯＳ法などにより素子分離酸化膜３を形成し、第１素子形成領域３ａ、第２素子形成領域３ｂ及び第３素子形成領域３ｃを形成する。続いて半導体基板１に熱酸化処理を施して、第１素子形成領域３ａ上、第２素子形成領域３ｂ上及び第３素子形成領域３ｃ上に第１ゲート酸化膜５を形成する。
【００２５】
（Ｂ）ＣＶＤ法などにより、素子分離酸化膜３及びゲート酸化膜５上にシリコン窒化膜７を例えば１００〜２００Åの厚さに形成する。写真製版技術により、第２素子形成領域３ｂ上及び第３素子形成領域３ｃ上に開口をもつレジストパターン９をシリコン窒化膜７上に形成する。
（Ｃ）レジストパターン９をマスクにして、第２素子形成領域３ｂ及び第３素子形成領域３ｃのシリコン窒化膜７をエッチング除去し、その後レジストパターン９を除去する。これにより、第１素子形成領域３ａ上にシリコン窒化膜７を選択的に残す。続いてシリコン窒化膜７をマクスにして、第２素子形成領域３ｂ上及び第３素子形成領域３ｃ上の第１ゲート酸化膜５を除去する。
【００２６】
（Ｄ）半導体基板１に熱酸化処理を施して、第１ゲート酸化膜５とは異なる膜厚で第２ゲート酸化膜１１を第２素子形成領域３ｂ上及び第３素子形成領域３ｃ上に選択的に形成する。この実施例では、第２ゲート酸化膜１１を第１ゲート酸化膜５よりも薄い膜厚で形成している。
（Ｅ）半導体基板１上全面に、ＣＶＤ法などにより第２シリコン窒化膜（第２耐酸化保護膜）１７を例えば１００〜２００Åの膜厚で形成した後、写真製版技術により、第３素子形成領域３ｃ上に開口をもつレジストパターン１９をシリコン窒化膜１７上に形成する。
【００２７】
（Ｆ）レジストパターン１９をマスクにして、第３素子形成領域３ｃ上のシリコン窒化膜１７をエッチング除去し、その後レジストパターン１９を除去する。これにより、第１素子形成領域３ａ上及び第２素子形成領域３ｂ上にシリコン窒化膜７，１７を選択的に残す。続いてシリコン窒化膜１７をマクスにして、第３素子形成領域３ｃ上の第２ゲート酸化膜１１を除去する。
（Ｇ）半導体基板１に熱酸化処理を施して、第１ゲート酸化膜５及び第２ゲート酸化膜１１とは異なる膜厚で第３ゲート酸化膜（第３ゲート絶縁膜）２１を第３素子形成領域３ｃ上に選択的に形成する。この実施例では、第３ゲート酸化膜２１を第１ゲート酸化膜５及び第２ゲート酸化膜１１よりも薄い膜厚で形成している。
【００２８】
（Ｈ）残存するシリコン窒化膜７，１７を例えば熱リン酸などにより選択的に除去した後、ＣＶＤ法などにより素子分離酸化膜３上、第１ゲート酸化膜５上、第２ゲート酸化膜１１上及び第３ゲート酸化膜２１上にポリシリコン膜１３を形成する。
（Ｉ）通常のＭＯＳトランジスタ製造技術により、ポリシリコン膜１３をパターニングしてゲート電極１３ａ，１３ｂ，１３ｃを形成し、イオン注入を行なってソース／ドレイン拡散領域１５ａ，１５ｂ，１５ｃを形成する。
【００２９】
図５（Ｉ）に示すように、膜厚の異なるゲート酸化膜５，１１，２１をもつ３種類のＭＯＳ型トランジスタを形成することができ、ゲート酸化膜５，１１，２１は、１回のプロセス処理により形成されたシリコン酸化膜により形成されているので、膜厚及び電気的特性のバラツキを防止することができる。
例えばＥＥＰＲＯＭを混載する場合など、トンネル酸化膜が必要なときは、そのトンネル酸化膜を最後に形成することが好ましく、実施例２では、ゲート酸化膜２１をトンネル酸化膜として用いることが好ましい。
【００３０】
実施例１及び２では、新たなゲート酸化膜の形成に際して、その新たなゲート酸化膜を形成する素子形成領域上に開口をもつレジストパターンを形成し、そのレジストパターンをマスクにしてシリコン窒化膜を選択的に除去し、さらにレジストパターンを除去した後、新たなゲート酸化膜を形成する素子形成領域上にすでに存在しているシリコン酸化膜を除去している。これにより、レジスト除去時の半導体基板に対するレジストからの汚染やプラズマダメージなどを防止している。しかし、本発明にかかる製造方法はこれに限定されるものではなく、レジストパターンを残した状態で、新たなゲート酸化膜を形成する素子形成領域上にすでに存在しているシリコン酸化膜を除去するようにしてもよい。
【００３１】
実施例１及び２では、新たなゲート酸化膜の形成に際して、新たなゲート酸化膜を形成する素子形成領域上にすでに存在しているシリコン酸化膜を除去した後、続けて新たなゲート酸化膜を形成しているが、本発明はこれに限定されるものではなく、すでに存在していたシリコン酸化膜の除去により露出した半導体基板表面に、一旦犠牲酸化膜を形成してその犠牲酸化膜を除去する工程を含むようにしてもよい。これにより、その後に形成されるゲート絶縁膜の特性をより向上させることができる。
実施例１及び２では、ゲート酸化膜５，１１としてシリコン酸化膜を用いているが、本発明にかかる製造方法はこれに限定されるものではなく、酸窒化膜や、反応ガスを変化させた一連の処理で形成されるin-situＯＮＯ膜（シリコン酸化膜−シリコン窒化膜−シリコン酸化膜からなる積層膜）など、１回のプロセス処理により形成される絶縁膜を用いることができる。
【００３２】
実施例２では、第２ゲート酸化膜１１を形成する際に第１素子形成領域３ａ上を被覆するレジストパターン９を形成しているが、第１素子形成領域３ａ上及び第３素子形成領域３ｃ上を被覆するレジストパターンを形成して、第２素子形成領域３ｂ上のシリコン窒化膜７及びゲート酸化膜５を除去するようにしてもよい。これにより、３つの素子形成領域３ａ，３ｂ，３ｃをそれぞれ独立にゲート絶縁膜を形成することができる。このような方法は、ゲート絶縁膜として酸窒化膜やＯＮＯ膜を用いる場合に、ゲート絶縁膜の除去が簡単になるので特に有効である。さらに、３番目に形成する素子形成領域におけるシリコン酸化膜の形成及び除去を繰り返さなくてもよいので、有効トランジスタ幅の制御が簡単になる。
【図面の簡単な説明】
【００３３】
【図１】一実施例の前半の工程を示す工程断面図である。
【図２】同実施例の後半の工程を示す工程断面図である。
【図３】他の実施例の最初の工程を示す工程断面図である。
【図４】同実施例の続きの工程を示す工程断面図である。
【図５】同実施例のさらに続きの工程を示す工程断面図である。
【符号の説明】
【００３４】
１      半導体基板
３      素子分離酸化膜
３ａ    第１素子形成領域
３ｂ    第２素子形成領域
３ｃ    第３素子形成領域
５，１１，２１      ゲート酸化膜
７，１７      シリコン窒化膜（耐酸化保護膜）
９，１９      レジストパターン
１３      ポリシリコン膜
１３ａ，１３ｂ，１３ｃ    ゲート電極
１５ａ，１５ｂ，１５ｃ      ソース／ドレイン拡散層
【図１】
2006186390.tif 000003
【図２】
2006186390.tif 000004
【図３】
2006186390.tif 000005
【図４】
2006186390.tif 000006
【図５】
2006186390.tif 000007