(57)【要約】【課題】材料の利用効率を向上させ、作製工程を簡略化した半導体装置の作製技術を提供することを目的とする。また、それらの半導体装置を構成する配線等のパターンを、所望の形状で密着性よく形成できる技術を提供することも目的とする。【解決手段】第１の導電層上に第１の絶縁層を形成し、第１の絶縁層上に第２の絶縁層を形成し、第２の絶縁層上に第１の開口を有する第１のマスク層を形成し、第１の絶縁層及び第２の絶縁層をエッチングすることにより、第１の導電層に達する第１の開口部を形成し、第１のマスク層除去後、第１の開口よりも開口面積が広い第２の開口を有し、且つ、導電性材料を含む組成物に対してぬれ性の低い第２のマスク層を第２の絶縁層上に形成し、第１の絶縁層上面の一部が露出するように第２の絶縁層をエッチングし、第２の開口部を形成し、第１の開口部及び第２の開口部に導電性材料を含む組成物を充填し、第２の導電層を形成する。【選択図】図１
2006186332.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電層を形成し、
前記第１の導電層上に第１の絶縁層を形成し、
前記第１の絶縁層上に第２の絶縁層を形成し、
前記第２の絶縁層上に第１の開口を有する第１のマスク層を形成し、
前記第１のマスク層を介して、前記第１の絶縁層及び前記第２の絶縁層をエッチングすることにより、前記第１の導電層に達する第１の開口部を形成し、
前記第１のマスク層を除去した後、前記第１の開口と重なる位置に、前記第１の開口よりも開口面積が広い第２の開口を有し、且つ、導電性材料を含む組成物に対してぬれ性の低い第２のマスク層を前記第２の絶縁層上に形成し、
前記第１の絶縁層上面の一部が露出するように前記第２の絶縁層をエッチングし、第２の開口部を形成し、
前記第１の開口部及び前記第２の開口部に前記導電性材料を含む組成物を充填し、第２の導電層を形成することを特徴とする半導体装置の作製方法。
【請求項２】
第１の導電層を形成し、
前記第１の導電層上に第１の絶縁層を形成し、
前記第１の絶縁層上に孔を有する第２の絶縁層を形成し、
前記第２の絶縁層上に第１の開口を有する第１のマスク層を形成し、
前記第１のマスク層を介して、前記第１の絶縁層及び前記第２の絶縁層をエッチングすることにより、前記第１の導電層に達する第１の開口部を形成し、
前記第１のマスク層を除去した後、前記第１の開口と重なる位置に、前記第１の開口よりも開口面積が広い第２の開口を有し、且つ、導電性材料を含む組成物に対してぬれ性の低い第２のマスク層を前記第２の絶縁層上に形成し、
前記第１の絶縁層上面の一部が露出するように前記第２の絶縁層をエッチングし、第２の開口部を形成し、
前記第１の開口部、前記第２の開口部及び前記第２の絶縁層の孔に前記導電性材料を含む組成物を充填し、第２の導電層を形成することを特徴とする半導体装置の作製方法。
【請求項３】
第１の導電層を形成し、
前記第１の導電層上に第１の絶縁層を形成し、
前記第１の絶縁層上に第２の絶縁層を形成し、
前記第２の絶縁層上に第３の絶縁層を形成し、
前記第３の絶縁層上に第１の開口を有する第１のマスク層を形成し、
前記第１のマスク層を介して、前記第１の絶縁層、前記第２の絶縁層、及び前記第３の絶縁層をエッチングすることにより、前記第１の導電層に達する第１の開口部を形成し、
前記第１のマスク層を除去した後、前記第１の開口と重なる位置に、前記第１の開口よりも開口面積が広い第２の開口を有し、且つ、導電性材料を含む組成物に対してぬれ性の低い第２のマスク層を前記第３の絶縁層上に形成し、
前記第２の絶縁層上面の一部が露出するように前記第３の絶縁層をエッチングし、第２の開口部を形成し、
前記第１の開口部及び前記第２の開口部に前記導電性材料を含む組成物を充填し、第２の導電層を形成することを特徴とする半導体装置の作製方法。
【請求項４】
第１の導電層を形成し、
前記第１の導電層上に第１の絶縁層を形成し、
前記第１の絶縁層上に第２の絶縁層を形成し、
前記第２の絶縁層上に孔を有する第３の絶縁層を形成し、
前記第３の絶縁層上に第１の開口を有する第１のマスク層を形成し、
前記第１のマスク層を介して、前記第１の絶縁層、前記第２の絶縁層、及び前記第３の絶縁層をエッチングすることにより、前記第１の導電層に達する第１の開口部を形成し、
前記第１のマスク層を除去した後、前記第１の開口と重なる位置に、前記第１の開口よりも開口面積が広い第２の開口を有し、且つ、導電性材料を含む組成物に対してぬれ性の低い第２のマスク層を前記第３の絶縁層上に形成し、
前記第２の絶縁層上面の一部が露出するように前記第３の絶縁層をエッチングし、第２の開口部を形成し、
前記第１の開口部、前記第２の開口部、及び前記第２の絶縁層の孔に前記導電性材料を含む組成物を充填し、第２の導電層を形成することを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一項において、前記第２のマスク層は、フッ化炭素基を含む物質を用いて形成することを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至請求項４のいずれか一項において、前記第２のマスク層の表面にプラズマ処理を行うことを特徴とする半導体装置の作製方法。
【請求項７】
請求項６において、前記プラズマ処理はフッ素を含むガス雰囲気中で行うことを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の作製方法に関する。
【背景技術】
【０００２】
従来の半導体装置における多層配線および配線層間の接続には、低抵抗材料である銅（Ｃｕ）を用い、ＣＭＰ技術により不要な配線材料を除去することで埋め込み配線構造を作製する方法が用いられる（例えば、特許文献１参照）。埋め込み配線としては、下層の配線からの接続プラグを形成した後、配線部分のみを銅で埋め込むダマシン法や、配線層間の接続も銅によって形成するデュアルダマシン法がある。デュアルダマシン法について図２８を用いて説明する。
【０００３】
半導体基板１００１上に絶縁膜１００２、第１配線１００３、層間絶縁膜１００４、エッチング停止絶縁膜１００５、配線間絶縁膜１００６を形成する（図２８（Ａ）参照。）。配線間絶縁膜１００６上に開口部を設けたレジスト膜１００７を形成し、レジスト膜１００７を用いて、配線間絶縁膜１００６に溝１００９を形成する（図２８（Ｂ）参照。）。レジスト膜１００７を除去した後、再び開口部を有するレジスト膜１０１０を形成し、レジスト膜１０１０を用いて、第１配線が露出するまで、エッチング停止絶縁膜１００５及び層間絶縁膜１００４をエッチングして接続孔１０１２を形成する（図２８（Ｃ）参照。）。
【０００４】
配線間絶縁膜１００６、接続孔１０１２及び溝１００９上に銅１０２３を形成する（図２８（Ｄ）参照）。ＣＭＰ技術によって、溝１００９の内部及び接続孔１０１２の内部に形成されている以外の部分の銅１０２３を研磨によって除去し、接続プラグ部１０２４及び第２配線１０２５を形成する（図２８（Ｅ）参照。）。
【特許文献１】特開平９−３０６９８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、複雑に設計された多層配線を有する半導体装置及び表示装置の製造工程を簡略化し、一辺が１メートルを越えるような大面積の基板にも低いコストで歩留まり良く製造することができる技術を提供することを目的とする。
【０００６】
また、本発明は、それらの半導体装置、表示装置を構成する配線等の構成物を、所望の形状で密着性よく形成できる技術を提供することも目的とする。
【課題を解決するための手段】
【０００７】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置を指す。本発明を用いて多層配線層や、プロセッサチップなどの半導体装置を作製することができる。
【０００８】
本発明は表示機能を有する装置である表示装置にも用いることができ、本発明を用いる表示装置には、エレクトロルミネセンス（以下「ＥＬ」ともいう。）と呼ばれる発光を発現する有機物、若しくは有機物と無機物の混合物を含む媒体を、電極間に介在させた発光素子とＴＦＴとが接続された発光表示装置や、液晶材料を有する液晶素子を表示素子として用いる液晶表示装置などがある。
【０００９】
本発明の半導体装置の作製方法の一は、第１の導電層を形成し、第１の導電層上に第１の絶縁層を形成し、第１の絶縁層上に第２の絶縁層を形成し、第２の絶縁層上に第１の開口を有する第１のマスク層を形成し、第１のマスク層を介して、第１の絶縁層及び第２の絶縁層をエッチングすることにより、第１の導電層に達する第１の開口部を形成し、第１のマスク層を除去した後、第１の開口と重なる位置に、第１の開口よりも開口面積が広い第２の開口を有し、且つ、導電性材料を含む組成物に対してぬれ性の低い第２のマスク層を第２の絶縁層上に形成し、第１の絶縁層上面の一部が露出するように第２の絶縁層をエッチングし、第２の開口部を形成し、第１の開口部及び第２の開口部に導電性材料を含む組成物を充填し、第２の導電層を形成することを特徴とする。
【００１０】
本発明の半導体装置の作製方法の一は、第１の導電層を形成し、第１の導電層上に第１の絶縁層を形成し、第１の絶縁層上に孔を有する第２の絶縁層を形成し、第２の絶縁層上に第１の開口を有する第１のマスク層を形成し、第１のマスク層を介して、第１の絶縁層及び第２の絶縁層をエッチングすることにより、第１の導電層に達する第１の開口部を形成し、第１のマスク層を除去した後、第１の開口と重なる位置に、第１の開口よりも開口面積が広い第２の開口を有し、且つ、導電性材料を含む組成物に対してぬれ性の低い第２のマスク層を第２の絶縁層上に形成し、第１の絶縁層上面の一部が露出するように第２の絶縁層をエッチングし、第２の開口部を形成し、第１の開口部、第２の開口部、及び第２の絶縁層の孔に導電性材料を含む組成物を充填し、第２の導電層を形成することを特徴とする。
【００１１】
本発明の半導体装置の作製方法の一は、第１の導電層を形成し、第１の導電層上に第１の絶縁層を形成し、第１の絶縁層上に第２の絶縁層を形成し、第２の絶縁層上に第３の絶縁層を形成し、第３の絶縁層上に第１の開口を有する第１のマスク層を形成し、第１のマスク層を介して、第１の絶縁層、第２の絶縁層、及び第３の絶縁層をエッチングすることにより、第１の導電層に達する第１の開口部を形成し、第１のマスク層を除去した後、第１の開口と重なる位置に、第１の開口よりも開口面積が広い第２の開口を有し、且つ、導電性材料を含む組成物に対してぬれ性の低い第２のマスク層を第３の絶縁層上に形成し、第２の絶縁層上面の一部が露出するように第３の絶縁層をエッチングし、第２の開口部を形成し、第１の開口部及び第２の開口部に導電性材料を含む組成物を充填し、第２の導電層を形成することを特徴とする。
【００１２】
本発明の半導体装置の作製方法の一は、第１の導電層を形成し、第１の導電層上に第１の絶縁層を形成し、第１の絶縁層上に第２の絶縁層を形成し、第２の絶縁層上に孔を有する第３の絶縁層を形成し、第３の絶縁層上に第１の開口を有する第１のマスク層を形成し、第１のマスク層を介して、第１の絶縁層、第２の絶縁層、及び第３の絶縁層をエッチングすることにより、第１の導電層に達する第１の開口部を形成し、第１のマスク層を除去した後、第１の開口と重なる位置に、第１の開口よりも開口面積が広い第２の開口を有し、且つ、導電性材料を含む組成物に対してぬれ性の低い第２のマスク層を第３の絶縁層上に形成し、第２の絶縁層上面の一部が露出するように第３の絶縁層をエッチングし、第２の開口部を形成し、第１の開口部、第２の開口部、及び第２の絶縁層の孔に導電性材料を含む組成物を充填し、第２の導電層を形成することを特徴とする。
【００１３】
上記構成において、第２のマスク層は、フッ化炭素基を含む物質を用いて形成することを特徴とする。
【００１４】
上記構成において、第２のマスク層の表面にプラズマ処理を行うことを特徴とする。
【００１５】
上記構成において、プラズマ処理はフッ素を含むガス雰囲気中で行うことを特徴とする。
【発明の効果】
【００１６】
本発明により、導電層を制御性良く形成することができ、また、材料のロスが少なく、コストダウンも達成できる。また、孔を有する絶縁層とすることにより、アンカー効果により導電層同士を密着性よく形成できる。よって高性能、高信頼性の半導体装置及び表示装置を歩留まりよく作製することができる。
【発明を実施するための最良の形態】
【００１７】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００１８】
（実施の形態１）
本発明の実施の形態について、図１及び図２を用いて説明する。
【００１９】
本発明は、配線層若しくは電極を形成する導電層や、所定のパターンに形成するためのマスク層など半導体装置、表示装置などを作製するために必要な構成物のうち、少なくとも一つ若しくはそれ以上を、選択的に所望な形状に形成可能な方法により形成して、半導体装置、表示装置を作製することを特徴とするものである。本発明において、構成物（パターンともいう）とは、薄膜トランジスタや表示装置を構成する、配線層、ゲート電極層、ソース電極層、ドレイン電極層などの導電層、半導体層、マスク層、絶縁層などをいい、所定の形状を有して形成される全ての構成要素を含む。選択的に所望なパターンで形成物を形成可能な方法として、特定の目的に調合された組成物の液滴を選択的に吐出（噴出）して所定のパターンに導電層や絶縁層などを形成することが可能な、液滴吐出（噴出）法（その方式によっては、インクジェット法とも呼ばれる。）を用いる。また、構成物が所望のパターンに転写、または描写できる方法、例えば各種印刷法（スクリーン（孔版）印刷、オフセット（平版）印刷、凸版印刷やグラビア（凹版）印刷など所望なパターンで形成される方法）、選択的な塗布法なども用いることができる。
【００２０】
本実施の形態は、流動体である構成物形成材料を含む組成物を、液滴として吐出（噴出）し、所望なパターンに形成する方法を用いている。構成物の被形成領域に、構成物形成材料を含む液滴を吐出し、焼成、乾燥等を行って固定化し所望なパターンの構成物を形成する。
【００２１】
液滴吐出法に用いる液滴吐出装置の一態様を図２９に示す。液滴吐出手段１４０３の個々のヘッド１４０５、ヘッド１４１２は制御手段１４０７に接続され、それがコンピュータ１４１０で制御することにより予めプログラミングされたパターンに描画することができる。描画するタイミングは、例えば、基板１４００上に形成されたマーカー１４１１を基準に行えば良い。或いは、基板１４００の縁を基準にして基準点を確定させても良い。これを撮像手段１４０４で検出し、画像処理手段１４０９にてデジタル信号に変換したものをコンピュータ１４１０で認識して制御信号を発生させて制御手段１４０７に送る。撮像手段１４０４としては、電荷結合素子（ＣＣＤ）や相補型金属酸化物半導体（ＣＭＯＳ）を利用したイメージセンサなどを用いることができる。勿論、基板１４００上に形成されるべきパターンの情報は記憶媒体１４０８に格納されたものであり、この情報を基にして制御手段１４０７に制御信号を送り、液滴吐出手段１４０３の個々のヘッド１４０５、ヘッド１４１２を個別に制御することができる。吐出する材料は、材料供給源１４１３、材料供給源１４１４より配管を通してヘッド１４０５、ヘッド１４１２にそれぞれ供給される。
【００２２】
ヘッド１４０５内部は、点線１４０６が示すように液状の材料を充填する空間と、吐出口であるノズルを有する構造となっている。図示しないが、ヘッド１４１２もヘッド１４０５と同様な内部構造を有する。ヘッド１４０５とヘッド１４１２のノズルを異なるサイズで設けると、異なる材料を異なる幅で同時に描画することができる。一つのヘッドで、導電性材料や有機、無機材料などをそれぞれ吐出し、描画することができ、層間膜のような広領域に描画する場合は、スループットを向上させるため複数のノズルより同材料を同時に吐出し、描画することができる。大型基板を用いる場合、ヘッド１４０５、ヘッド１４１２は基板上を、矢印の方向に自在に走査し、描画する領域を自由に設定することができ、同じパターンを一枚の基板に複数描画することができる。
【００２３】
本発明の実施の形態の概念を配線層の形成方法を用いて、図１及び図２により説明する。
【００２４】
シリコン基板、ガラス基板、石英基板、又はプラスチック基板などの基板１００上に、電界効果トランジスタ、薄膜トランジスタなどの能動素子（図示省略）とともに、配線層１０１を形成する。配線層１０１は、Ａｌ、Ｃｕ、Ｗなどの導電性材料をスパッタ法、真空蒸着法、ＣＶＤ法などにより成膜し、フォトリソグラフィー法、エッチング法などを用いて所望の形状に加工することで、形成される。また、導電性材料を溶媒に溶解又は分散させたものを液滴吐出法により選択的に成膜し、熱処理を行うことで配線層を形成してもよい。
【００２５】
絶縁層１０２、絶縁層１０３、絶縁層１０４を形成する。絶縁層１０２、絶縁層１０３、絶縁層１０４などの層間絶縁層に孔を有する絶縁層を用いることができる。本実施の形態では、絶縁層１０２、絶縁層１０４は、微細な空孔を含む有機シロキサン膜を塗布法により形成する。空孔形成材料を含む有機シロキサン組成物を、スピンコート、スリットコートなどの塗布法により、塗布形成し、熱処理を行うことによって有機シロキサンの硬化反応が進行するとともに空孔形成材料の分解、気化が生じる。これにより有機シロキサン膜中に多数の微細な空孔が形成される。この微細な空孔の導入により、層間絶縁膜の誘電率が低下し、配線間の寄生容量が低下し、信号遅延を抑制することができる。絶縁層１０３は、絶縁層１０４をエッチングする際のエッチングストッパーの機能を果たす。絶縁層１０３は、絶縁層１０２と絶縁層１０４とのエッチング時の選択比が高ければ用いなくても良い。本実施の形態では、絶縁層１０３は、ＣＶＤ法により形成した窒化珪素膜を用いる。絶縁層１０３は、絶縁層１０４をエッチングする際に、エッチングストップ膜としての機能を果たすことができればよく、同様の効果を得られるものであれば、他の材料であってもよい。
【００２６】
配線層１０１と接続を取るべき箇所に開口部を有するレジストからなるマスク層１０５ａ、マスク層１０５ｂをフォトリソグラフィー工程により形成する。このマスク層１０５ａ、マスク層１０５ｂをエッチングマスクとして用い、絶縁層１０２、絶縁層１０３、絶縁層１０４を配線層１０１が露出するまでエッチングし、開口部１０６を形成する（図１（Ｂ）参照。）。その後、マスク層１０５ａ、マスク層１０５ｂを除去する。
【００２７】
フォトリソグラフィー工程によって、配線層を形成する領域に開口部を有するマスク層１０７ａ、マスク層１０７ｂ、マスク層１０７ｃを形成する。マスク層の材料はレジスト材料、有機材料が好ましい。本実施の形態では、ポリマーにノボラック樹脂を用い、感光体にジアゾナフトキノンを用いた溶解阻害型レジストを用いる。このマスク層１０７ａ、マスク層１０７ｂ、マスク層１０７ｃをエッチングマスクとして用い、絶縁層１０３の上面の一部が露出するまで、絶縁層１０４をエッチングし、開口部１０８ａ、開口部１０８ｂを形成する。
【００２８】
次に、フッ素を含むガス雰囲気中でプラズマ処理を行うことにより、マスク層１０７ａ、マスク層１０７ｂ、マスク層１０７ｃ表面のＣ−Ｈ結合をＣ−Ｆ結合に置換することで、マスク層表面の表面エネルギーを低下させる。本実施の形態では、ＣＦ４とＯ２との混合ガス雰囲気におけるプラズマ処理を行う。この後、導電性材料を溶媒に溶解又は分散させた溶液（以下、導電性材料を含む組成物ともいう）を液滴吐出装置１１２ａ、１１２ｂにより選択的に、開口部１０８ａ、開口部１０８ｂに形成する。本実施の形態では、Ａｇナノ粒子がテトラデカン溶媒中に分散した溶液を用いる。一般に、液滴吐出法はフォトリソグラフィー工程と比べて位置精度が劣るが、マスク層であるレジスト膜表面が、導電性材料を含む組成物に対して低ぬれ性領域１０９ａ、低ぬれ性領域１０９ｂ、低ぬれ性領域１０９ｃとなっており、低表面エネルギー化されているため、吐出された溶液がレジスト膜に付着したとしても、レジスト膜ではじかれ、開口部１０８ａ、開口部１０８ｂに形成される。
【００２９】
本実施の形態においては、フッ素を含むガス雰囲気中におけるプラズマ処理により、マスク層表面の低表面エネルギー化を行ったが、同様な効果を有すれば他の方法であってもよい。例えば、ぬれ性の低い物質からなる層を形成してもよいし、また、フッ化炭素基を有するモノマーもしくはオリゴマーなどの表面改質剤を添加したレジスト溶液を塗布、露光、現像することで低表面エネルギーのレジスト膜を形成することが可能である。フッ化炭素は、低表面エネルギーを有するため、表面に多く存在しやすく、１％程度の少量の添加でも、フッ化炭素基がマスク層表面に存在し、低表面エネルギーを示す。
【００３０】
ぬれ性が低い物質として、フッ化炭素基を含む物質、あるいはシランカップリング剤を含む物質を用いることができる。シランカップリング剤は、Ｒｎ−Ｓｉ−Ｘ（４−ｎ）（ｎ＝１、２、３）の化学式で表される。ここで、Ｒは、アルキル基などの比較的不活性な基を含む物である。また、Ｘはハロゲン、メトキシ基、エトキシ基又はアセトキシ基など、基質表面の水酸基あるいは吸着水との縮合により結合可能な加水分解基からなる。
【００３１】
また、シランカップリング剤の代表例として、Ｒにフルオロアルキル基を有するフッ素系シランカップリング剤（フルオロアルキルシラン（ＦＡＳ））を用いることにより、よりぬれ性を低下させることができる。ＦＡＳのＲは、（ＣＦ３）（ＣＦ２）ｘ（ＣＨ２）ｙ（ｘ：０以上１０以下の整数、ｙ：０以上４以下の整数）で表される構造を持ち、複数個のＲ又はＸがＳｉに結合している場合には、Ｒ又はＸはそれぞれすべて同じでも良いし、異なっていてもよい。代表的なＦＡＳとしては、ヘプタデカフルオロテトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロテトラヒドロデシルトリクロロシラン、トリデカフルオロテトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等のフルオロアルキルシラン（以下、ＦＡＳともいう。）が挙げられる。
【００３２】
低ぬれ性領域を形成する溶液の溶媒としては、ｎーペンタン、ｎ−ヘキサン、ｎ−ヘプタン、ｎ−オクタン、ｎ−デカン、ジシクロペンタン、ベンゼン、トルエン、キシレン、デュレン、インデン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワランなどの炭化水素系溶媒又はテトラヒドロフランなど、低ぬれ性表面を形成する溶媒を用いる。
【００３３】
また、低ぬれ性領域を形成する溶液の組成物の一例として、フッ化炭素（フルオロカーボン）鎖を有する材料（フッ素系樹脂）を用いることができる。フッ素系樹脂として、ポリテトラフルオロエチレン（ＰＴＦＥ；四フッ化エチレン樹脂）、パーフルオロアルコキシアルカン（ＰＦＡ；四フッ化エチレンパーフルオロアルキルビニルエーテル共重合樹脂）、パーフルオロエチレンプロペンコーポリマー（ＰＦＥＰ；四フッ化エチレン−六フッ化プロピレン共重合樹脂）、エチレン−テトラフルオロエチレンコポリマー（ＥＴＦＥ；四フッ化エチレン−エチレン共重合樹脂）、ポリビニリデンフルオライド（ＰＶＤＦ；フッ化ビニリデン樹脂）、ポリクロロトリフルオロエチレン（ＰＣＴＦＥ；三フッ化塩化エチレン樹脂）、エチレン−クロロトリフルオロエチレンコポリマー（ＥＣＴＦＥ；三フッ化塩化エチレン−エチレン共重合樹脂）、ポリテトラフルオロエチレン−パーフルオロジオキソールコポリマー（ＴＦＥ／ＰＤＤ）、ポリビニルフルオライド（ＰＶＦ；フッ化ビニル樹脂）等を用いることができる。
【００３４】
また、有機材料を用い、後にＣＦ４プラズマ等による処理を行って、低ぬれ性領域を形成してもよい。例えば、ポリビニルアルコール（ＰＶＡ）のような水溶性樹脂を、Ｈ２Ｏ等の溶媒に混合した材料を用いることができる。また、ＰＶＡと他の水溶性樹脂を組み合わせて使用してもよい。有機材料（有機樹脂材料）（ポリイミド、アクリル）やシロキサン樹脂などを用いてもよい。シロキサン樹脂は、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む化合物が用いられる。置換基としてフルオロ基を用いてもよい。または置換基として、少なくとも水素を含む化合物と、フルオロ基とを用いてもよい。さらには、低ぬれ性表面を有する材料であっても、さらにプラズマ処理等を行うことによって、ぬれ性をより低下させることができる。
【００３５】
配線材料の絶縁層への拡散が問題となる場合には、配線形成前にバリアとして機能する導電膜を形成してもよい。導電膜は配線材料と接する開口部の側壁部を覆っていればよい。例えば、開口部の側壁部にパラジウム（Ｐｄ）などの触媒材料を吸着させ、化学めっきによりＮｉＢを成膜すればよい。
【００３６】
次に、熱処理により、導電層１１０ａ、導電層１１０ｂとして形成された溶液を乾燥させる。本実施の形態では、１５０℃１０分の熱処理によりテトラデカンを蒸発させる。マスク層１０７ａ、マスク層１０７ｂ、マスク層１０７ｃを除去した後、２３０℃１時間の熱処理を行い銀ナノ粒子の融着を進行させ、配線層１１１ａ、配線層１１１ｂを形成する。配線層１１１ａは配線層１０１と電気的に接続している。配線材料の層間絶縁膜への拡散が問題となる場合には、ＣＶＤ法により窒化珪素膜を形成してもよい。以上の工程を繰り返すことにより多層配線層を形成することができる。
【００３７】
液滴吐出法を用いて導電層を形成する場合、粒子状に加工された導電性材料を含む組成物を吐出し、焼成によって融合や融着接合させ固化することで導電層を形成する。吐出によって被形成領域に付着されるので、導電性材料を含む組成物は、流動性を有するように溶媒と導電性粒子を含んで形成される。このように導電性材料を含む組成物を吐出し、焼成することによって形成された導電層においては、導電層が緻密に形成されず、欠陥を有しており、被形成物（被形成物質）である絶縁表面に対する密着性が低い場合がある。このような密着性の不良は、作製される半導体装置、表示装置等の信頼性を低下させる原因となる。
【００３８】
層間絶縁層として用いる絶縁層に層内、又はその表面に孔（空洞、穴）を有している絶縁層を用いることができる。層表面及び層内部に存在する孔は、表面に付着した粒子状の導電性材料が侵入、充填し、焼成後固化した導電体を固定できる。本明細書では、このような絶縁層が有する、層表面又はその層内部に導電性材料を取り入れ、固化した導電層を留め、固定できる空間を、総して孔とよぶ。孔の大きさは、その絶縁層に吐出される導電性材料の粒子が侵入できる大きさであればよく、孔の存在によって導電性材料が絶縁層表面に固着される効果（密着力、固着力ともいう）が生じればよい。よって、孔の大きさは、その孔の開口部と、吐出される導電性材料の粒子の相対的な関係であって、孔の開口部の大きさが、導電性材料に含まれる粒子の大きさよりも大きければよい。また、孔の形状は、不秩序なものでよく、導電性材料が通過する開口部を１箇所以上有する形状であれば、曲率を有する形状でも、針状のように角を有する形状でもよい。絶縁層が有する孔は、複数でも単数でも良く、孔が一部、または全てつながっていてもよい。孔の内部に充填した導電性材料の粒子が固化する形状は、孔の形状を反映する。よって、その固化した導電層が、絶縁層に対してくさびや錨のような力を発揮し、密着性向上の効果を得られるためには、孔の形状が孔の開口部より内部（孔の奥部）に向かって、少なくとも一箇所以上大きくなっている方が好ましい。また、孔は、くびれや、多くの面を有する多角形など複雑な形状の方が、導電層をより強固に固定でき、導電層が剥離、除去されるのを防ぐことができる。
【００３９】
絶縁層が有する孔の数が多数であると、より、導電性材料を固着する能力が高まり、密着力も高まるので好ましい。このような多数の細孔（空孔）を有する性質を多孔質といい、多数の細孔を有する物質を多孔質物質という。多孔質物質は、物質中の細孔の占める割合（多孔度）、細孔の大きさ分布、及び細孔形状によって特徴づけられる。細孔の大きさは、物質によって異なり、２ｎｍ以下のものをミクロ孔（ｍｉｃｒｏｐｏｒｅ）、２〜５０ｎｍのものをメソ孔（ｍｅｓｏｐｏｒｅ）、５０ｎｍ以上のものをマクロ孔（ｍａｃｒｏｐｏｒｅ）と分類される。孔の大きさは、導電性材料の粒子が孔に侵入できるように、付着する導電性材料の粒子より、大きくなるように選択すればよい。また、多孔質物質には、その多孔度によって、微孔質物質と呼ばれるものから多孔質物質まであるが、本発明では、絶縁層として、孔を有して固化した導電層をとどめる機能を有する層（膜）ならば、その多孔度に関わらず用いることができる。
【００４０】
絶縁層の有する孔中に導電性材料が進入する方法は、毛細管現象により絶縁層中の孔に進入する場合、また、層表面の電気状態などにより、吐出物を吸着する場合などがあり、本発明はその方法に限定されない。
【００４１】
層間絶縁層となる絶縁層１２４、絶縁層１２２に孔を有する絶縁層を用いる場合を図２（Ｂ）に示す。開口部は、微細な空孔を有する層間絶縁層をエッチングすることにより形成しているため、開口部の側面には空孔の断面が多数あらわれる。後の工程で形成する配線層は、これら空孔の断面に入り込み硬化するためアンカー効果が生じ、配線層は層間絶縁層に対して高い付着力を有する。
【００４２】
液状の導電性材料を含む組成物中に導電性材料の粒子は、孔１２３、孔１２５に示すように、絶縁層の複数の孔の内部に充填する。充填した導電性材料は、その後の乾燥、焼成工程で、孔の内部で溶融、凝集し、孔の形状で固化する。固化した孔の内部の導電層が、導電層１２１ａ、導電層１２１ｂ全体に対して、くさびや錨のような役目を果たす。よって、導電層は、絶縁層１２４、絶縁層１２２に強く密着する。
【００４３】
また、前述したように孔を有する絶縁層は、誘電率を低く抑えることができる。このような孔を有する絶縁層の空孔率は２０〜９０％が好ましい。誘電率が低いと、寄生容量を低減することができるため、半導体装置の高速駆動をすることができる。
【００４４】
本実施の形態では、配線層１１１ａ、配線層１１１ｂの形成を液滴吐出手段を用いて行う。液滴吐出手段とは、組成物の吐出口を有するノズルや、１つ又は複数のノズルを具備したヘッド等の液滴を吐出する手段を有するものの総称とする。液滴吐出手段が具備するノズルの径は、０．０２〜１００μｍ（好適には３０μｍ以下）に設定し、該ノズルから吐出される組成物の吐出量は０．００１ｐｌ〜１００ｐｌ（好適には０．１ｐｌ以上４０ｐｌ以下、より好ましくは１０ｐｌ以下）に設定する。吐出量は、ノズルの径の大きさに比例して増加する。また、被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には０．１〜３ｍｍ（好適には１ｍｍ以下）程度に設定する。
【００４５】
吐出口から吐出する組成物は、導電性材料を溶媒に溶解又は分散させたものを用いる。導電性材料とは、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ等の金属の一種又は複数種の微粒子又はナノ粒子に相当し、前記導電性材料には、Ｃｄ、Ｚｎの金属硫化物、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａなどの酸化物、ハロゲン化銀等の一種又は複数種の微粒子又は分散性ナノ粒子も混合しても良い。また、透明導電膜として用いられるインジウム錫酸化物（ＩＴＯ、Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛、窒化チタン等に相当する。但し、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。バリア膜としては、窒化珪素膜やニッケルボロン（ＮｉＢ）を用いることができる。
【００４６】
また、導電性材料の周りに他の導電性材料がコーティングされ、複数の層になっている粒子でも良い。例えば、銅の周りにニッケルボロン（ＮｉＢ）がコーティングされ、その周囲に銀がコーティングされている３層構造の粒子などを用いても良い。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等を用いる。組成物の粘度は２０ｍＰａ・ｓ以下が好適であり、これは、乾燥が起こることを防止したり、吐出口から組成物を円滑に吐出できるようにしたりするためである。また、組成物の表面張力は、４０ｍＮ／ｍ以下が好適である。但し、用いる溶媒や、用途に合わせて、組成物の粘度等は適宜調整するとよい。一例として、ＩＴＯや、有機インジウム、有機スズを溶媒に溶解又は分散させた組成物の粘度は５〜２０ｍＰａ・ｓ、銀を溶媒に溶解又は分散させた組成物の粘度は５〜２０ｍＰａ・ｓ、金を溶媒に溶解又は分散させた組成物の粘度は５〜２０ｍＰａ・ｓに設定するとよい。
【００４７】
また、導電層は、複数の導電性材料を積層しても良い。また、始めに導電性材料として銀を用いて、液滴吐出法で導電層を形成した後、銅などでめっきを行ってもよい。めっきは電気めっきや化学（無電界）めっき法で行えばよい。めっきは、めっきの材料を有する溶液を満たした容器に基板表面を浸してもよいが、基板を斜め（または垂直）に立てて設置し、めっきする材料を有する溶液を、基板表面に流すように塗布してもよい。基板を立てて溶液を塗布するようにめっきを行うと、大面積の基板であっても工程に用いる装置が小型化できる利点がある。
【００４８】
各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電体の粒子の径はなるべく小さい方が好ましく、好適には粒径０．１μｍ以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、一般的に約０．０１〜１０μｍである。但し、ガス中蒸発法で形成すると、分散剤で保護されたナノ分子は約７ｎｍと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。従って、被覆剤を用いることが好ましい。
【００４９】
流動性のある組成物と被形成領域近傍とのぬれ性の違いを利用して、所望のパターン形状に加工する場合、組成物は、被処理物に着弾しても流動性を有していることが必要であるが、その流動性が失われない程度であれば、組成物を吐出する工程は、減圧下で行ってもよい。また、減圧下で行うと、導電体の表面に酸化膜などが形成されないため好ましい。組成物を吐出後、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は１００度（℃）で３分間、焼成は２００〜５５０度（℃）で１５分間〜６０分間で行うもので、その目的、温度と時間が異なるものである。乾燥の工程、焼成の工程は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉などにより行う。なお、この加熱処理を行うタイミング、加熱処理の回数は特に限定されない。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、一般的には１００〜８００度（℃）（好ましくは２００〜５５０度（℃））とする。本工程により、組成物中の溶媒の揮発、又は化学的に分散剤を除去するとともに、周囲の樹脂が硬化収縮することで、ナノ粒子間を接触させ、融合と融着を加速する。
【００５０】
レーザ光の照射は、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザとしては、エキシマレーザ、イオンレーザ等が挙げられ、後者の固体レーザとしては、Ｃｒ、Ｎｄ等がドーピングされたＹＡＧ、ＹＶＯ４、ＧｄＶＯ４等の結晶を使ったレーザ等が挙げられる。なお、レーザ光の吸収率の関係から、連続発振のレーザを用いることが好ましい。また、パルス発振と連続発振を組み合わせた所謂ハイブリッドのレーザ照射方法を用いてもよい。但し、基板の耐熱性に依っては、レーザ光の照射による加熱処理は、該基板が変形又は損傷しないように、数マイクロ秒から数十秒の間で瞬間的に行うとよい。瞬間熱アニール（ＲＴＡ）は、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤外ランプやハロゲンランプなどを用いて、急激に温度を上昇させ、数分〜数マイクロ秒の間で瞬間的に熱を加えて行う。この処理は瞬間的に行うために、実質的に最表面の薄膜のみを加熱することができ、下層の膜には影響を与えない。つまり、プラスチック基板等の耐熱性が弱い基板にも影響を与えない。
【００５１】
また、液滴吐出法により組成物を吐出し、ゲート電極層などを形成した後、その平坦性を高めるために表面を圧力によってプレスして平坦化してもよい。プレスの方法としては、ローラー状のものを表面に走査することによって、凹凸をならすように軽減したり、平坦な板状な物で表面を垂直にプレスしてもよい。プレスする時に、加熱工程を行っても良い。また溶剤等によって表面を軟化、または融解させエアナイフで表面の凹凸部を除去しても良い。また、ＣＭＰ法を用いて研磨しても良い。この工程は、液滴吐出法によって凹凸が生じる場合に、その表面の平坦化する場合適用することができる。
【００５２】
本発明により、構成物を制御性良く形成することができ、また、材料のロスが少なく、コストダウンも達成できる。また、孔を有する絶縁層とすることにより、アンカー効果により導電層同士を密着性よく形成できる。よって高性能、高信頼性の半導体装置及び表示装置を歩留まりよく作製することができる。
【００５３】
（実施の形態２）
本実施の形態では、単結晶半導体基板を用いてＭＯＳトランジスタを、またＭＯＳトランジスタを有する多層配線構造を形成する工程を、図３及び図４を用いて説明する。
【００５４】
基板１５０に素子分離領域１５１ａ、素子分離領域１５１ｂ、素子分離領域１５１ｃを形成する。基板１５０は、単結晶半導体基板又は化合物半導体基板であり、代表的には、ｎ型またはｐ型の単結晶シリコン基板、ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイヤ基板、又はＺｎＳｅ基板等が挙げられる。また、ＳＯＩ基板（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）を用いることもできる。本実施の形態では、基板１５０として、単結晶シリコン基板を用いる。素子分離領域１５１ａ、素子分離領域１５１ｂ、素子分離領域１５１ｃは、公知の選択酸化法（ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法）又はトレンチ分離法等を適宜用いることができる。ここでは、素子分離領域１５１ａ、素子分離領域１５１ｂ、素子分離領域１５１ｃとしては、ＬＯＣＯＳ法によりシリコン基板の一部を酸化して、酸化珪素膜を形成する。この後、ウエルイオン注入、チャネルストップイオン注入、閾値調整イオン注入を適宜行う。
【００５５】
次に、基板１５０の表面を洗浄して、基板表面１５０を露出する。次に、基板１５０、素子分離領域１５１ａ、素子分離領域１５１ｂ、素子分離領域１５１ｃ上にゲート絶縁層となる絶縁膜を成膜する。絶縁膜上にゲート電極層となる導電膜を成膜する。絶縁膜としては、酸化珪素膜、窒化珪素膜で形成することができる。また、基板１５０側から酸化珪素膜、窒化珪素膜の積層や、酸化珪素膜、窒化珪素膜、酸化珪素膜などの積層構造としてもよい。本実施の形態では、絶縁膜として、酸化珪素膜、窒化珪素膜を積層させて形成する。導電膜は、スパッタリング法、蒸着法、ＣＶＤ法等の公知の手法により形成することができる。また、導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、またはこれらの元素を主成分とする合金材料若しくは化合物材料を用いて形成することができる。また不純物元素が添加された半導体膜を用いて形成することができる。導電膜及び絶縁膜を所望の形状に加工し、ゲート電極層１５３ａ、ゲート電極層１５３ｂ、ゲート絶縁層１５２ａ、ゲート絶縁層１５２ｂを形成する。
【００５６】
次に、ゲート電極層１５３ａ、ゲート電極層１５３ｂ、ゲート絶縁層１５２ａ、ゲート絶縁層１５２ｂ等を覆う絶縁層を形成した後、これをＲＩＥ（Ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ：反応性イオンエッチング）法による異方性のエッチングによって加工し、ゲート電極層１５３ａ、ゲート電極層１５３ｂ、ゲート絶縁層１５２ａ、ゲート絶縁層１５２ｂの側壁に自己整合的にサイドウォール（側壁スペーサ）１５４ａ、サイドウォール１５４ｂ、サイドウォール１５４ｃ、サイドウォール１５４ｄを形成する。ここで、絶縁層について特に限定はなく、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｓｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化珪素であることが好ましい。絶縁層は熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ、スパッタリング等の方法によって形成することができる。
【００５７】
ゲート電極層１５３ａ、ゲート電極層１５３ｂ、ゲート絶縁層１５２ａ、ゲート絶縁層１５２ｂ、サイドウォール１５４ａ、サイドウォール１５４ｂ、サイドウォール１５４ｃ、サイドウォール１５４ｄをマスクとして、基板１５０に自己整合的に不純物元素を添加する。次に、加熱処理、ＧＲＴＡ法、ＬＲＴＡ法等により、不純物元素の活性化を行い、ソース領域又はドレイン領域１５５ａ、ソース領域又はドレイン領域１５５ｂ、ソース領域又はドレイン領域１５５ｃ、ソース領域又はドレイン領域１５５ｄ、ソース領域又はドレイン領域１５６ａ、ソース領域又はドレイン領域１５６ｂ、ソース領域又はドレイン領域１５６ｃ、ソース領域又はドレイン領域１５６ｄを形成する。ソース領域又はドレイン領域１５５ａ、ソース領域又はドレイン領域１５５ｂ、ソース領域又はドレイン領域１５５ｃ、ソース領域又はドレイン領域１５５ｄの方が高濃度不純物領域であり、ソース領域又はドレイン領域１５６ａ、ソース領域又はドレイン領域１５６ｂ、ソース領域又はドレイン領域１５６ｃ、ソース領域又はドレイン領域１５６ｄの方が低濃度不純物領域である。ｐ型を付与するボロン（Ｂ）などを不純物元素としたらｐ型の不純物領域となり、ｎ型を付与する不純物領域であるリン（Ｐ）などの不純物元素としたらｎ型の不純物領域となる。本実施の形態ではｎ型のＭＯＳトランジスタを作製するため、ｎ型を付与する不純物元素であるリンをドーピングし、ｎ型の不純物領域を形成する。
【００５８】
素子分離領域、ゲート電極層、サイドウォールなどを覆うように絶縁層１５７を形成する（図３（Ａ）参照。）。本実施の形態では、絶縁層１５７としては、プラズマＣＶＤ法またはスパッタ法を用い、珪素を含む絶縁膜で形成する。絶縁層１５７は窒化珪素膜に限定されるものでなく、プラズマＣＶＤを用いた窒化酸化珪素（ＳｉＮＯ）膜でもよく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００５９】
絶縁層１５７は窒化珪素、酸化珪素、酸化窒化珪素（ＳｉＯＮ）、窒化酸化珪素（ＳｉＮＯ）、窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜（ＣＮ）を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いても良い。なお、シロキサン樹脂とは、Ｓｉ―Ｏ―Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いても良い。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いても良い。
【００６０】
次いで、層間絶縁膜となる絶縁層１８０を形成する。本発明において、平坦化のために設ける層間絶縁膜としては、耐熱性および絶縁性が高く、且つ、平坦化率の高いものが要求されている。こうした絶縁層の形成方法としては、スピンコート法で代表される塗布法を用いると好ましい。
【００６１】
本実施の形態では、絶縁層１８０の材料としては、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む化合物（例えばアルキル基、芳香族炭化水素）を用いた塗布膜を用いる。置換基として、フルオロ基を用いても良い。または置換基として、少なくとも水素を含む化合物と、フルオロ基とを用いても良い。焼成した後の膜は、アルキル基を含む酸化珪素膜（ＳｉＯｘ）と呼べる。このアルキル基を含む酸化珪素（ＳｉＯｘ）膜は、３００℃以上の加熱処理にも耐えうるものである。
【００６２】
絶縁層１８０は、ディップ、スプレー塗布、スピンコート、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター、ＣＶＤ法、蒸着法等を採用することができる。液滴吐出法により絶縁層１８０を形成してもよい。液滴吐出法を用いた場合には材料液を節約することができる。また、液滴吐出法のようにパターンが転写、または描写できる方法、例えば印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）なども用いることができる。また、無機材料を用いてもよく、その際には、酸化珪素、窒化珪素、酸化窒化珪素、を用いることができる。
【００６３】
絶縁層１８０は、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される絶縁膜の他に、耐熱性が高く、平坦化性がよいものであれば、無機材料（酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ膜など）、感光性または非感光性の有機材料（有機樹脂材料）（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト、ベンゾシクロブテンなど）、低誘電率材料などの一種、もしくは複数種からなる膜、またはこれらの膜の積層などを用いることができる。
【００６４】
絶縁層１８０上に絶縁層１８１、絶縁層１８２を積層する。本実施の形態では、絶縁層１８２を所望の形状に加工する時のエッチングストッパーとして絶縁層１８１を用いるため、絶縁層１８１と絶縁層１８２とは、エッチング時の選択比が高いことが望ましい。絶縁層１８１は絶縁層１５７と同様な材料、及び工程で形成すればよく、絶縁層１８２は絶縁層１８１と同様な材料、同様な工程で形成すればよい。絶縁層１８０、絶縁層１８１、絶縁層１８２に実施の形態１で述べたように、孔を有する絶縁層を用いると、絶縁層に付着して形成される導電層の一部が、孔の内部に充填して形成され、絶縁層に対するくさびのような効果（アンカー効果）を発揮するので、密着性が向上する。
【００６５】
絶縁層１５７、絶縁層１８０、絶縁層１８１、絶縁層１８２にエッチングによりソース領域又はドレイン領域に達する開口部を形成する。本実施の形態ではまず、絶縁層１５７、絶縁層１８０、絶縁層１８１、絶縁層１８２に第１の開口部を形成し、次にマスク層１５８ａ、マスク層１５８ｂ、マスク層１５８ｃ、マスク層１５８ｄ、マスク層１５８ｅを形成し、絶縁層１８１をエッチングストッパーとして用いて、絶縁層１８２に第１の開口部を広げるように第２の開口部を形成する。第１の開口部と第２の開口部膜厚方向の断面は、図３（Ｂ）の開口部１５９ａ、開口部１５９ｂ、開口部１５９ｃ、開口部１５９ｄのようになり、断面方向では開口部に面する絶縁層１８１と絶縁層１８２の側面が不連続であり、段差を有する形状となる。
【００６６】
次に、マスク層１５８ａ、マスク層１５８ｂ、マスク層１５８ｃ、マスク層１５８ｄ、マスク層１５８ｅ表面が、開口部に形成される液状の導電性材料を含む組成物に対してぬれ性が低い領域となるような加工処理を行う。本実施の形態では、フッ素を含むガス雰囲気中でプラズマ処理を行うことにより、マスク層表面のＣ−Ｈ結合をＣ−Ｆ結合に置換することで、マスク層表面の表面エネルギーを低下させる。本実施の形態では、ＣＦ４とＯ２との混合ガス雰囲気におけるプラズマ処理を行う。ぬれ性の低い領域は、その液体によっては撥液領域となり、液体をはじくため、液滴はぬれ性の低い領域に付着することができない。液状の導電性材料を含む組成物は、組成物に対してぬれ性の低いマスク表面には付着せず、又は、付着しても安定せずに、相対的にぬれ性の高い開口部へと充填される。このように、導電性材料を含む組成物が充填されるので、配線層が安定して制御性よく形成でき、材料のロスも防げる。よって、液滴吐出装置１６０によって吐出された導電性材料を含む組成物は、マスク層表面の低ぬれ性領域１６１ａ、低ぬれ性領域１６１ｂ、低ぬれ性領域１６１ｃ、低ぬれ性領域１６１ｄ、低ぬれ性領域１６１ｅでははじかれ、付着せずに、開口部１５９ａ、開口部１５９ｂ、開口部１５９ｃ、開口部１５９ｄに充填され導電層１６２ａ、導電層１６２ｂ、導電層１６２ｃ、導電層１６２ｄとなる。導電層１６２ａ、導電層１６２ｂ、導電層１６２ｃ、導電層１６２ｄは乾燥、焼成によって固化し、ソース電極層又はドレイン電極層１６３ａ、ソース電極層又はドレイン電極層１６３ｂ、ソース電極層又はドレイン電極層１６３ｃ、ソース電極層又はドレイン電極層１６３ｄが形成される。よってＭＯＳトランジスタ１７０ａ、ＭＯＳトランジスタ１７０ｂが作製される（図３（Ｄ）参照。）。
【００６７】
このように、非形成領域のみに組成物に対してぬれ性の低い物質を形成し、よりぬれ性が低い領域（以下、低ぬれ性領域ともいう）とすると、被形成領域は相対的にぬれ性の高い領域（以下、高ぬれ性領域ともいう）となる。吐出された液状の導電性材料を含む組成物は、低ぬれ性領域ではじかれ、自己整合的に被形成領域のみに制御性よく形成される。
【００６８】
ぬれ性の異なる領域とは、導電性材料を含む組成物の接触角が異なることであり、導電性材料を含む組成物の接触角が大きい領域は低ぬれ性領域となり、接触角が小さい領域は高ぬれ性領域となる。接触角が大きいと、流動性を有する液状の組成物は、領域表面上で広がらず、組成物をはじくので、表面をぬらさないが、接触角が小さいと、表面上で流動性を有する組成物は広がり、よく表面をぬらすからである。よって、ぬれ性が異なる領域は、表面エネルギーも異なる。ぬれ性が低い領域における表面の、表面エネルギーは小さく、ぬれ性の高い領域表面における表面エネルギーは大きい。また、ある液体に対して低ぬれ性領域であるとは、液体をその領域に安定して留めにくい領域であり、そのぬれ性の程度により、液滴の領域表面での挙動は変化し、よりぬれ性が低まり撥液性の高い領域（液滴に対するぬれ性のより低い領域、撥液領域ともいう）となると液体を完全にはじく領域となる。本明細書においては、非形成領域と被形成領域とのぬれ性を選択的に制御することにおいて、被形成領域への安定な導電層の形成の効果が得られればよい。もちろん、非形成領域が完全なる撥液領域である方が好ましく、より制御性よく導電層を形成することができる。また、そのぬれ性は液滴に接し、留めておく表面だけでもよく、必ずしも膜厚方向全体にわたって同様の性質を有する必要はない。
【００６９】
図４を用いて、図３で形成したＭＯＳトランジスタ上に多層配線を作製する例を示す。図３で作製したＭＯＳトランジスタ上に、絶縁層１６５、絶縁層１６６、絶縁層１６７を積層し、ソース電極層又はドレイン電極層１６３ａ、ソース電極層又はドレイン電極層１６３ｂ、ソース電極層又はドレイン電極層１６３ｃ、ソース電極層又はドレイン電極層１６３ｄに達する開口部を形成する。絶縁層１６５、絶縁層１６６、絶縁層１６７、及び開口部は絶縁層１８０、絶縁層１８１、絶縁層１８２、開口部１５９ａ、開口部１５９ｂ、開口部１５９ｃ、開口部１５９ｄと同様に形成すればよい。開口部を形成するためのマスク層表面に、液状の導電性材料を含む組成物に対し、低ぬれ性領域となるような加工処理を行う。本実施の形態では、フッ素を含むガス雰囲気中でプラズマ処理を行う。
【００７０】
ぬれ性の低い領域は、その液体によっては撥液領域となり、液体をはじくため、液滴はぬれ性の低い領域に付着することができない。液状の導電性材料を含む組成物は、組成物に対してぬれ性の低いマスク層表面には付着せず、又は、付着しても安定せずに、相対的にぬれ性の高い開口部へと充填される。このように、導電性材料を含む組成物が充填されるので、配線層が安定して制御性よく形成でき、材料のロスも防げる。よって、液滴吐出装置１６９によって吐出された導電性材料を含む組成物は、マスク層表面の低ぬれ性領域１６８ａ、低ぬれ性領域１６８ｂ、低ぬれ性領域１６８ｃ、低ぬれ性領域１６８ｄ、低ぬれ性領域１６８ｅでははじかれ、付着せずに、各開口部に充填され導電層１７１ａ、導電層１７１ｂ、導電層１７１ｃ、導電層１７１ｄとなる（図４（Ａ）参照。）。導電層１７１ａ、導電層１７１ｂ、導電層１７１ｃ、導電層１７１ｄは乾燥、焼成によって固化し、配線層１７２ａ、配線層１７２ｂ、配線層１７２ｃ、配線層１７２ｄが形成される。よってＭＯＳトランジスタ１７０ａ、ＭＯＳトランジスタ１７０ｂを有する多層配線層が作製される（図４（Ｂ）参照。）。
【００７１】
本発明では、導電層を液状の導電性材料を含む組成物を被形成領域に付着させ、その後固化することによって形成する。よって、液状の状態で充填、もしくは付着した形状はまだ流動性を有しており、後に固化することによってその導電層の形状が変化する場合がある。この形状の変化は流動体として充填された場所や固化する時の焼成温度や時間などにも影響する。よって、層間膜となる絶縁層に孔を有する絶縁層を用いると、導電性粒子が孔に充填し、お互いが融着、凝固によって固化する。これらの孔の内部に充填され固化した導電層がくさび、錨のような働きをし、導電層と絶縁層との付着力を高め、密着性が向上する。本実施の形態では、導電層１６２ａ、導電層１６２ｂ、導電層１６２ｃ、導電層１６２ｄが固化し、ソース電極層又はドレイン電極層１６３ａ、ソース電極層又はドレイン電極層１６３ｂ、ソース電極層又はドレイン電極層１６３ｃ、ソース電極層又はドレイン電極層１６３ｄとなる際に、溶媒が乾燥したため、導電層表面の中央部分がへこむような形状に変化している。しかし、このような形状の変化は、導電性材料の粒子の形状や大きさ、溶媒などの材料の特性、また形成する温度や時間などの作製条件によって変化しうる。一方、導電層１７１ａが固化し、配線層１７２ａとなるときはほぼ配線層表面は平坦面であり、条件によっては配線層表面が凸形状を有する場合もある。
【００７２】
本発明により、ＣＭＰなどの不要な配線材料を除去する工程なく、配線材料を開口部にのみ形成することが可能であり、多層配線形成プロセスをより簡略化することが可能である。また、配線材料の除去が必要ないため、配線材料の利用効率が高く、低コスト化が可能となる。また、開口部への導電性材料の形成に、導電性材料を溶媒に溶解又は分散させた溶液を流し込み、熱処理により溶媒の乾燥、導電性材料の融着を行い、導電性材料を形成する。溶液を用いるため接続孔の埋め込み性が高く、ボイドなどのない信頼性の高い配線構造を作製することが可能である。よってこのような配線構造を用いることによって信頼性の高い半導体装置を、高い生産性で低コストで作製することができる。
【００７３】
（実施の形態３）
図２５（Ａ）は本発明に係る表示パネルの構成を示す上面図であり、絶縁表面を有する基板２７００上に画素２７０２をマトリクス上に配列させた画素部２７０１、走査線側入力端子２７０３、信号線側入力端子２７０４が形成されている。画素数は種々の規格に従って設ければ良く、ＸＧＡであってＲＧＢのフルカラー表示の場合の画素数は１０２４×７６８×３個とすれば良い。同様に、ＵＸＧＡであってＲＧＢのフルカラー表示の場合あれば１６００×１２００×３個、フルスペックハイビジョンであってＲＧＢのフルカラー表示に対応させるのであれば１９２０×１０８０×３個とすれば良い。
【００７４】
画素２７０２は、走査線側入力端子２７０３から延在する走査線と、信号線側入力端子２７０４から延在する信号線とが交差することで、マトリクス状に配設される。画素２７０２のそれぞれには、スイッチング素子とそれに接続する画素電極が備えられている。スイッチング素子の代表的な一例はＴＦＴであり、ＴＦＴのゲート電極側が走査線と、ソース若しくはドレイン側が信号線と接続されることにより、個々の画素を外部から入力する信号によって独立して制御可能としている。
【００７５】
図２５（Ａ）は、走査線及び信号線へ入力する信号を、外付けの駆動回路により制御する表示パネルの構成を示しているが、図２２（Ａ）に示すように、ＣＯＧ（Ｃｈｉｐ  ｏｎ  Ｇｌａｓｓ）方式によりドライバＩＣ２７５１を基板２７００上に実装しても良い。また他の実装形態として、図２２（Ｂ）に示すようなＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）方式を用いてもよい。ドライバＩＣは単結晶半導体基板に形成されたものでも良いし、ガラス基板上にＴＦＴで回路を形成したものであっても良い。図２２において、ドライバＩＣ２７５１は、ＦＰＣ２７５０と接続している。
【００７６】
また、画素に設けるＴＦＴを、結晶性が高い多結晶（微結晶）半導体で形成する場合には、図２５（Ｂ）に示すように走査線側駆動回路３７０２を基板３７００上に形成することもできる。図２２（Ｂ）において、２７０１は画素部であり、信号線側駆動回路は、図２５（Ａ）と同様に外付けの駆動回路により制御する。本発明で形成するＴＦＴのように、画素に設けるＴＦＴを移動度の高い、多結晶（微結晶）半導体、単結晶半導体などで形成する場合は、図２５（Ｃ）に示すように、走査線駆動回路４７０２と、信号線駆動回路４７０４をガラス基板４７００上に一体形成することもできる。なお、図２５（Ｃ）において、４７０１は画素部である。
【００７７】
図５は本実施の形態で作製する表示装置の画素領域の上面図であり、図６乃至図９、図１０（Ｂ）は、各工程の図５における線Ａ−Ｃ、Ｂ−Ｄの断面図である。また、図６乃至図９におけるＩ−Ｊの領域は、図１０（Ａ）の表示装置の周辺駆動回路領域である線Ｉ−Ｊに対応する断面図である。
【００７８】
基板３００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、石英基板、金属基板、又は本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いる。また、基板３００の表面が平坦化されるようにＣＭＰ法などによって、研磨しても良い。なお、基板３００上に、絶縁層を形成してもよい。絶縁層は、ＣＶＤ法、プラズマＣＶＤ法、スパッタリング法、スピンコート法等の公知の方法により、珪素を含む酸化物材料、窒化物材料を用いて、単層又は積層して形成される。この絶縁層は、形成しなくても良いが、基板３００からの汚染物質などを遮断する効果がある。
【００７９】
基板３００上に導電膜を形成し、レジストからなるマスクによって所望の形状に加工し、ゲート電極層３０１、ゲート電極層３０２、ゲート電極層３０３、ゲート電極層３６０ａ、ゲート電極層３６０ｂを形成する。ゲート電極層３０１、ゲート電極層３０２、ゲート電極層３０３、ゲート電極層３６０ａ、ゲート電極層３６０ｂは、ＣＶＤ法やスパッタ法、液滴吐出法などを用いて形成することができる。ゲート電極層３０１、ゲート電極層３０２、ゲート電極層３０３、ゲート電極層３６０ａ、ゲート電極層３６０ｂは、Ａｇ、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。また、単層構造でも複数層の構造でもよく、例えば、窒化タングステン（ＷＮ）膜とモリブデン（Ｍｏ）膜との２層構造としてもよいし、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。
【００８０】
ゲート電極層３０１、ゲート電極層３０２、ゲート電極層３０３、ゲート電極層３６０ａ、ゲート電極層３６０ｂの形状に加工が必要な場合、マスクを形成し、ドライエッチングまたはウェットエッチングにより所望の形状に加工すればよい。ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することにより、電極層をテーパー形状にエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。
【００８１】
所望の形状に加工するためのマスクは組成物を選択的に吐出して形成することができる。このように選択的にマスクを形成するとマスクの形状を加工する工程が簡略化する効果がある。マスクは、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成する。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。
【００８２】
また、本実施の形態で、所望の形状に加工するためのマスク層を液滴吐出法によって形成する際、前処理として、被形成領域近傍をぬれ性が異なる領域を形成する処理を行ってもよい。本発明において、液滴吐出法により液滴を吐出して導電層、絶縁層などの構成物を形成する際、構成物の被形成領域に、その形成材料に対する低ぬれ性領域、高ぬれ性領域を形成し、形成物の形状を制御することができる。この処理を被形成領域に行うことによって、被形成領域では、ぬれ性に差が生じ、ぬれ性が高い被形成領域のみ液滴が留まり、制御性よく所望のパターンに形成物を形成することができる。この工程は、液状材料を用いる場合、あらゆる形成物（絶縁層、導電層、マスク層、配線層など）の前処理として適用することができる。
【００８３】
ゲート電極層３０１、ゲート電極層３０２、ゲート電極層３０３、ゲート電極層３６０ａ、ゲート電極層３６０ｂ上にゲート絶縁層を形成し、ゲート絶縁層上に半導体層を形成するために非晶質半導体膜３０６を形成する。
【００８４】
ゲート絶縁層としては、珪素の酸化物材料又は窒化物材料等の材料で形成すればよく、積層でも単層でもよい。またそれらや、酸化窒化珪素膜の単層、複数層からなる積層でも良い。好適には、緻密な膜質を有する窒化珪素膜を用いるとよい。また、液滴吐出法で形成される導電層に銀や銅などを用いる場合、その上にバリア膜として窒化珪素膜やＮｉＢ膜を形成すると、不純物の拡散を防ぎ、表面を平坦化する効果がある。なお、低い成膜温度でゲートリーク電流に少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。
【００８５】
一導電性型を有する半導体層は必要に応じて形成すればよい。またｎ型を有する半導体層を形成し、Ｎチャネル型ＴＦＴのＮＭＯＳ構造、ｐ型を有する半導体層を形成したＰチャネル型ＴＦＴのＰＭＯＳ構造、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴとのＣＭＯＳ構造を作製することができる。また、導電性を付与するために、導電性を付与する元素をドーピングによって添加し、不純物領域を半導体層に形成することで、Ｎチャネル型ＴＦＴ、Ｐチャネル型ＴＦＴを形成することもできる。Ｎ型を有する半導体層を形成するかわりに、ＰＨ３ガスによるプラズマ処理を行うことによって、半導体層に導電性を付与してもよい。
【００８６】
半導体層を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製されるアモルファス半導体（以下「ＡＳ」ともいう。）、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いはセミアモルファス（微結晶若しくはマイクロクリスタルとも呼ばれる。以下「ＳＡＳ」ともいう。）半導体などを用いることができる。半導体層は公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜することができる。
【００８７】
ＳＡＳは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、０．５〜２０ｎｍの結晶領域を観測することが出来、珪素を主成分とする場合にはラマンスペクトルが５２０ｃｍ−１よりも低波数側にシフトしている。Ｘ線回折では珪素結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。未結合手（ダングリングボンド）を終端化するために水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。ＳＡＳは、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４の中から選ばれたガスをグロー放電分解（プラズマＣＶＤ）して形成する。また、これらのガスをＦ２、ＧｅＦ４を混合させても良いし、Ｈ２、又は、Ｈ２とＨｅ、Ａｒ、Ｋｒ、Ｎｅから選ばれた一種または複数種の希ガス元素で希釈しても良い。希釈率は２〜１０００倍の範囲、圧力は概略０．１Ｐａ〜１３３Ｐａの範囲、電源周波数は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚである。基板加熱温度は３００℃以下が好ましく、１００〜２００℃の基板加熱温度でも形成可能である。ここで、主に成膜時に取り込まれる不純物元素として、酸素、窒素、炭素などの大気成分に由来する不純物は１×１０２０ｃｍ−３以下とすることが望ましく、特に、酸素濃度は５×１０１９ｃｍ−３以下、好ましくは１×１０１９ｃｍ−３以下となるようにすることが好ましい。また、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なＳＡＳが得られる。また半導体層としてフッ素系ガスより形成されるＳＡＳ層に水素系ガスより形成されるＳＡＳ層を積層してもよい。
【００８８】
アモルファス半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコンなどがあげられる。ポリシリコン（多結晶シリコン）には、８００℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、６００℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを添加し結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、セミアモルファス半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。
【００８９】
半導体層に、結晶性半導体層を用いる場合、その結晶性半導体層の作製方法は、公知の方法（レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等）を用いれば良い。また、ＳＡＳである微結晶半導体をレーザ照射して結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質珪素膜にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって非晶質珪素膜の含有水素濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以下にまで放出させる。これは水素を多く含んだ非晶質珪素膜にレーザ光を照射すると膜が破壊されてしまうからである。
【００９０】
非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体層の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体層の表面の濡れ性を改善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。
【００９１】
非晶質半導体層の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよく、熱処理やレーザ光照射を単独で、複数回行っても良い。
【００９２】
また、結晶性半導体層を、直接基板に線状プラズマ法により形成しても良い。また、線状プラズマ法を用いて、結晶性半導体層を選択的に基板に形成してもよい。
【００９３】
半導体として、有機半導体材料を用い、印刷法、スプレー法、スピン塗布法、液滴吐出法などで形成することができる。この場合、上記エッチング工程が必要ないため、工程数を削減することが可能である。有機半導体としては、低分子材料、高分子材料などが用いられ、有機色素、導電性高分子材料などの材料も用いることができる。本発明に用いる有機半導体材料としては、その骨格が共役二重結合から構成されるπ電子共役系の高分子材料が望ましい。代表的には、ポリチオフェン、ポリフルオレン、ポリ（３−アルキルチオフェン）、ポリチオフェン誘導体、ペンタセン等の可溶性の高分子材料を用いることができる。
【００９４】
その他にも本発明に用いることができる有機半導体材料としては、可溶性の前駆体を成膜した後で処理することにより半導体層を形成することができる材料がある。なお、このような前駆体を経由する有機半導体材料としては、ポリチエニレンビニレン、ポリ（２，５−チエニレンビニレン）、ポリアセチレン、ポリアセチレン誘導体、ポリアリレンビニレンなどがある。
【００９５】
前駆体を有機半導体に変換する際には、加熱処理だけではなく塩化水素ガスなどの反応触媒を添加することがなされる。また、これらの可溶性有機半導体材料を溶解させる代表的な溶媒としては、トルエン、キシレン、クロロベンゼン、ジクロロベンゼン、アニソール、クロロフォルム、ジクロロメタン、γブチルラクトン、ブチルセルソルブ、シクロヘキサン、ＮＭＰ（Ｎ−メチル−２−ピロリドン）、シクロヘキサノン、２−ブタノン、ジオキサン、ジメチルホルムアミド（ＤＭＦ）または、ＴＨＦ（テトラヒドロフラン）などを適用することができる。
【００９６】
本実施の形態では、ゲート絶縁層として、窒化珪素からなるゲート絶縁層３０５ａと酸化珪素からなるゲート絶縁層３０５ｂを積層する。非晶質半導体膜３０６は、非晶質珪素膜を用いる。ゲート絶縁層３０５ａ、ゲート絶縁層３０５ｂ及び非晶質半導体膜３０６は、プラズマＣＶＤ法により、ガス種の切り替えのみで連続的に形成する。連続的に形成することで、工程が簡略化し、大気中の汚染物質が膜表面や界面に付着するのを防ぐことができる。
【００９７】
非晶質半導体膜上に形成された酸化膜を除去した後、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を１〜５ｎｍ形成する。本実施の形態では、非晶質半導体膜３０６上にＮｉを３０ｐｐｍ含有した水溶液をスピンコーティング法により塗布し、金属膜３０７を形成する（図６（Ａ）参照。）。Ｎｉ元素を重量換算で１０ｐｐｍ〜１００ｐｐｍ（好ましくは１０ｐｐｍ〜５０ｐｐｍ）を含有した水溶液をスピンコーティング法により塗布するとよい。結晶化を助長する元素としては、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスニウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）から選ばれた一種又は複数種類を用いて、金属膜３０７を形成することができる。金属膜３０７はその形成条件によっては膜厚が極薄であり、膜として形態を保っていなくてもよい。結晶化を助長させる効果が得られるように、非晶質半導体膜３０６に接して形成されればよい。
次に、非晶質半導体膜３０６を加熱して、結晶性半導体膜３０９を形成する。この場合、結晶化は半導体の結晶化を助長する金属元素が接した半導体膜の部分でシリサイドが形成され、それを核として結晶化が進行する。ここでは、脱水素化のための熱処理の後、結晶化のための熱処理（５５０℃〜７５０℃で３分〜２４時間）を行う。また、ＲＴＡ、ＧＲＴＡにより結晶化を行っても良い。ここで、加熱にレーザ光照射を行わず結晶化すると、結晶性のばらつきを低減することが可能であり、後に形成されるＴＦＴのばらつきを抑制することが可能である。本実施の形態では、５５０℃で８時間加熱処理を行い、結晶性半導体膜３０９を形成する。
【００９８】
このようにして得られた結晶性半導体膜３０９に対して、薄膜トランジスタのしきい値電圧を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。この不純物元素のドーピングは、結晶化工程の前の非晶質半導体膜に行ってもよいし、結晶性半導体膜３０９中の金属元素をゲッタリング工程によって軽減、除去した後行ってもよい。本実施の形態ではジボラン（Ｂ２Ｈ６）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。なお、質量分離を行うイオン注入法を用いてもよい。非晶質半導体膜の状態で不純物元素をドーピングすると、その後の結晶化のための加熱処理によって、不純物の活性化も行うことができる。また、ドーピングの際に生じる欠陥等も改善することができる。
【００９９】
結晶性半導体膜上に一導電型を付与する不純物元素を有する半導体膜を形成する。不純物元素としてはｎ型を付与する不純物元素、ｐ型を付与する不純物元素や希ガス元素などを用いることができ、例えばリン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ボロン（Ｂ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、Ｋｒ（クリプトン）、Ｘｅ（キセノン）から選ばれた一種または複数種を用いることができる。ｎ型を付与する不純物元素を含むｎ型を有する半導体層に、アルゴンなどの希ガス元素が含まれるように形成することもできる。
【０１００】
本実施の形態では、結晶性半導体膜３０９上に、ｎ型を有する半導体膜３０８を形成する（図６（Ｂ）参照。）。本実施の形態では、ｎ型を有する半導体膜３０８として、ｎ型を付与する不純物元素としてリン（Ｐ）を含む非晶質珪素膜をプラズマＣＶＤ法により１００ｎｍ形成する。ｎ型を有する半導体膜３０８をゲッタリングシンクとして、加熱処理を行い、結晶性半導体膜３０９中の金属元素をゲッタリングする（図６（Ｃ）参照。）。本実施の形態では、５５０℃で４時間加熱処理を行う。結晶性半導体膜３０９中の金属元素は加熱処理により矢印の方向へ移動し、ｎ型を有する半導体膜３０８中に捕獲される。この工程により、結晶性半導体膜中の結晶化を促進させる元素（本実施の形態ではニッケル元素）がデバイス特性に影響を与えない濃度、即ち膜中のニッケル濃度が１×１０１８／ｃｍ３以下、望ましくは１×１０１７／ｃｍ３以下とすることができる。よって、結晶性半導体膜３０９は、膜中の金属元素が軽減された結晶性半導体膜３１０となり、ｎ型を有する半導体膜３０８は、ｎ型を付与する不純物元素（本実施の形態ではＰ）と金属元素（本実施の形態ではＮｉ）を含むｎ型を有する半導体膜３１１となる。また、ゲッタリング後の金属元素が移動したｎ型を有する半導体膜３０８も加熱処理により結晶化される場合がある。なお、本実施の形態においては、ゲッタリング工程と共に、ｎ型を有する半導体膜３０８中のｎ型を付与する不純物元素（ドナー型元素）の活性化を行っている。
【０１０１】
一導電型を有する半導体膜は結晶性半導体膜側から、不純物元素を低濃度含む半導体膜、不純物元素を高濃度に含む半導体膜と２層の不純物濃度の異なる半導体膜を積層してもよい。この場合、不純物元素を低濃度含む半導体膜はＬＤＤ領域として機能し、不純物元素を高濃度に含む半導体膜はソース領域又はドレイン領域として機能する。
【０１０２】
結晶性半導体膜３１０及びｎ型を有する半導体膜３１１を所望の形状に加工し、半導体層３１２、半導体層３１３、半導体層３１４、半導体層３６１、ｎ型を有する半導体層３１５、ｎ型を有する半導体層３１６、ｎ型を有する半導体層３１７、及びｎ型を有する半導体層３６２を形成することができる（図７（Ａ）参照。）。
【０１０３】
フォトマスクはレジストをスピンコート法などによる全面塗布、または液滴吐出法によって選択的に形成し、レーザ光照射による露光によって微細なパターンのマスクを形成すればよい。微細なパターンのマスクによって半導体膜は微細かつ精巧に所望な形状に加工することができる。
【０１０４】
マスクを露光加工せずに組成物を選択的に吐出して形成する場合、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いることができる。また、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成する。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。
【０１０５】
所望の形状に加工する際のエッチング加工は、プラズマエッチング（ドライエッチング）又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ４、ＮＦ３、ＳＦ６、ＣＨＦ３などのフッ素系又はＣｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、あるいはＯ２のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。
【０１０６】
次に、半導体層３１２、ｎ型を有する半導体層３１５を覆うマスク層３１８ａ、半導体層３１３のチャネル形成領域及びｎ型を有する半導体層３１６のチャネル形成領域を覆うマスク層３１８ｂ、半導体層３１４及びｎ型を有する半導体層３１７を覆うマスク層３１８ｃ、半導体層３６１及びｎ型を有する半導体層３６２を覆うマスク層３１８ｄを形成する。ｐ型を付与する不純物元素３１９を添加し、ｎ型を有する半導体層３１６中に、ｐ型の不純物領域３２０ａ、ｐ型の不純物領域３２０ｂを形成する（図７（Ｂ）参照。）。本実施の形態では、イオンドーピング法を用いてｐ型を付与する不純物元素（本実施の形態ではボロン（Ｂ））を添加する。その後、５５０℃で４時間加熱処理を行い、不純物元素の添加領域を活性化する。
【０１０７】
本実施の形態では、駆動回路領域において、ＣＭＯＳ構成を用いてインバーターとして機能させている。ＰＭＯＳのみ、ＮＭＯＳのみの構成の場合においては、一部のＴＦＴのゲート電極層とソース電極層又はドレイン電極層とを接続させる。ソース電極層又はドレイン電極層３２７ｂとゲート電極層３０２を接続することによって、後に形成する薄膜トランジスタ３３５と薄膜トランジスタ３３６とがＮＭＯＳ同士、ＰＭＯＳ同士であってもインバーターとして機能させることができる。前述したように本実施の形態では、薄膜トランジスタ３３５と薄膜トランジスタ３３６とはＣＭＯＳ構成となっているので、上記構造としなくてもインバーターとして機能させることができる。
【０１０８】
マスク層３１８ａ、マスク層３１８ｂ、マスク層３１８ｃ及びマスク層３１８ｄを除去した後、ｎ型を有する半導体層３１５、ｎ型を有する半導体層３１６、ｎ型を有する半導体層３１７、及びｎ型を有する半導体層３６２上に、導電層３２１、導電層３２２、導電層３６３を形成する。本実施の形態では、液滴吐出法を用いて、選択的に導電層３２１、導電層３２２、導電層３６３を形成し、材料のロスを軽減する。導電性材料として銀（Ａｇ）を用い、液滴吐出装置３８０ａ、液滴吐出装置３８０ｂ、液滴吐出装置３８０ｃよりＡｇを含む組成物を吐出し、３００℃で焼成して、導電層３２１、導電層３２２、導電層３６３を形成する（図７（Ｃ）参照。）。また、同工程で、容量素子も形成するソース電極層又はドレイン電極層となる導電層３７０も、ゲート電極層３６０ａ上のゲート絶縁層３０５ｂ上に形成する。
【０１０９】
ソース電極層又はドレイン電極層となる導電層３２１、導電層３２２、導電層３６３、導電層３７０を形成する導電性材料としては、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物を用いることができる。また、透光性を有するインジウム錫酸化物（ＩＴＯ）、インジウム錫酸化物と酸化珪素からなるＩＴＳＯ、有機インジウム、有機スズ、酸化亜鉛、窒化チタンなどを組み合わせても良い。
【０１１０】
導電層３２１、導電層３２２、導電層３６３、導電層３７０を所望の形状に加工し、ソース電極層又はドレイン電極層３２７ａ、ソース電極層又はドレイン電極層３２７ｂ、ソース電極層又はドレイン電極層３２７ｃ、ソース電極層又はドレイン電極層３２８、ソース電極層又はドレイン電極層３６６ａ、ソース電極層又はドレイン電極層３６６ｂ、ソース電極層又はドレイン電極層３６６ｃを形成する。同工程でソース電極層又はドレイン電極層３８６も形成する（図５参照）。ソース電極層又はドレイン電極層３２７ａ、ソース電極層又はドレイン電極層３２７ｂ、ソース電極層又はドレイン電極層３２７ｃ、ソース電極層又はドレイン電極層３２８、ソース電極層又はドレイン電極層３６６ａ、ソース電極層又はドレイン電極層３６６ｂをマスクとして、半導体層３１２、半導体層３１３、半導体層３１４、半導体層３６１、ｎ型を有する半導体層３１５、ｎ型を有する半導体層３１６、ｎ型を有する半導体層３１７、ｎ型を有する半導体層３６２をエッチングし、半導体層３７１、半導体層３７２、半導体層３７３、半導体層３７５、ｎ型を有する半導体層３２４ａ、ｎ型を有する半導体層３２４ｂ、ｐ型を有する半導体層３２５ａ、ｐ型を有する半導体層３２５ｂ、ｎ型を有する半導体層３２６、ｎ型を有する半導体層３６５ａ、ｎ型を有する半導体層３６５ｂを形成する。エッチングはドライエッチング又はウェットエッチングを用いることができる。本実施の形態では、ドライエッチング法を用いる。
【０１１１】
以上の工程で、ＣＭＯＳを構成するｎチャネル型薄膜トランジスタ３３５及びｐチャネル型薄膜トランジスタ３３６、ｎチャネル型薄膜トランジスタ３３７、ｎチャネル型薄膜トランジスタ３６４、容量素子３３８を形成することができる。本実施の形態ではＣＭＯＳの構成としたが、本発明はそれに限定されず、ＰＭＯＳの構成でもＮＭＯＳの構成としてもよい。
【０１１２】
パッシベーション膜となる絶縁膜３３０を形成する。本実施の形態では、絶縁膜３３０を、半導体層に接する側から、膜厚１５０ｎｍの酸化珪素膜と膜厚２００ｎｍの窒化珪素膜との積層膜で形成する。絶縁膜３３０は、他の珪素を含む膜で形成しても良く、酸化珪素膜の代わりに酸化窒化珪素膜を用い、酸化窒化珪素膜と窒化珪素膜の積層としてもよい。
【０１１３】
絶縁膜３３０には水素を含ませるように形成し、温度３００〜５００℃窒素雰囲気下で加熱処理を行い、半導体層の水素化を行う。
【０１１４】
絶縁膜３３０上に絶縁層３３９及び絶縁層３８１を形成する（図８（Ａ）参照。）。本実施の形態では、絶縁層３８１は、スリットコーターを用いて、アルキル基を含む酸化珪素膜を形成する。本実施の形態では、図示しないが、絶縁層３３９は、基板３００側から、アルキル基を含む酸化珪素膜、窒化珪素膜の積層となっており、上層の窒化珪素膜が、絶縁層３８１を所望の形状に加工する際のエッチングストッパーとして機能する。このエッチングストッパーとして機能する膜は、積層する絶縁層とのエッチングの時の選択比が高ければ、必要ない。
【０１１５】
絶縁層３８１、絶縁層３３９、絶縁膜３３０に、ソース電極層又はドレイン電極層３２８に達する開口部３４０ｂ、及びソース電極層又はドレイン電極層３６６ｂに達する開口部３４０ｄを、絶縁層３３９、絶縁膜３３０、ゲート絶縁層３０５ａ、ゲート絶縁層３０５ｂにゲート電極層３０３に達する開口部３４０ａ、ゲート電極層３６０ａに達する開口部３４０ｃ、を実施の形態２と同様に２度エッチング工程を行って形成する（図８（Ｂ）参照）。マスク層３８２ａ、マスク層３８２ｂ、マスク層３８２ｃ、マスク層３８２ｄ、マスク層３８２ｅ、マスク層３８２ｆは、絶縁層３８１を選択的に加工する際形成した開口部のための２回目のエッチングで用いるマスク層である。
【０１１６】
マスク層３８２ａ、マスク層３８２ｂ、マスク層３８２ｃ、マスク層３８２ｄ、マスク層３８２ｅ、マスク層３８２ｆ表面が、開口部に形成される液状の導電性材料を含む組成物に対してぬれ性が低い領域となるような加工処理を行う。本実施の形態では、フッ素を含むガス雰囲気中でプラズマ処理を行うことにより、マスク層表面のＣ−Ｈ結合をＣ−Ｆ結合に置換することで、マスク層表面の表面エネルギーを低下させる。本実施の形態では、ＣＦ４とＯ２との混合ガス雰囲気におけるプラズマ処理を行う。ぬれ性の低い領域は、その液体によっては撥液領域となり、液体をはじくため、液滴はぬれ性の低い領域に付着することができない。液状の導電性材料を含む組成物は、組成物に対してぬれ性の低いマスク層表面には付着せず、又は、付着しても安定せずに、相対的にぬれ性の高い開口部へと充填される。このように、導電性材料を含む組成物が充填されるので、配線層が安定して制御性よく形成でき、材料のロスも防げる。
【０１１７】
よって、液滴吐出法３８５ａ、液滴吐出法３８５ｂ、液滴吐出法３８５ｃによって吐出された導電性材料を含む組成物は、マスク層表面の低ぬれ性領域３８３ａ、低ぬれ性領域３８３ｂ、低ぬれ性領域３８３ｃ、低ぬれ性領域３８３ｄ、低ぬれ性領域３８３ｅ、低ぬれ性領域３８３ｆでははじかれ、付着せずに、開口部３４０ａ、開口部３４０ｂ、開口部３４０ｃ、開口部３４０ｄに充填され、導電層３８４ａ、導電層３８４ｂ、導電層３８４ｃとなる。導電層３８４ａ、導電層３８４ｂ、導電層３８４ｃは乾燥、３００℃の焼成によって固化し、配線層３４１、ゲート配線層３４２、ゲート配線層３６７が形成される。本実施の形態では、ゲート配線層、または配線層として、Ａｇを用いる。その後、マスク層３８２ａ、マスク層３８２ｂ、マスク層３８２ｃ、マスク層３８２ｄ、マスク層３８２ｅ、マスク層３８２ｆを除去する。
【０１１８】
以上の工程より、ソース電極層又はドレイン電極層３２８とゲート電極層３６０ａとを電気的に接続するゲート配線層３６７と、ソース電極層又はドレイン電極層３６６ｂと第１の電極層３０４とを電気的に接続する配線層３４１と、ゲート電極層３０３と電気的に接続するゲート配線層３４２を形成する（図９（Ｂ）参照）。
【０１１９】
続いて、配線層３４１上に選択的に、導電性材料を含む組成物を吐出して、第１の電極層３０４を形成する。第１の電極層３０４は、基板１００側から光を放射する場合には、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ２）などを含む組成物により所定のパターンを形成し、焼成によって形成しても良い。
【０１２０】
また、好ましくは、スパッタリング法によりインジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）などで形成する。より好ましくは、ＩＴＯに酸化珪素が２〜１０重量％含まれたターゲットを用いてスパッタリング法で酸化珪素を含む酸化インジウムスズを用いる。この他、ＺｎＯにガリウム（Ｇａ）をドープした導電性材料、酸化珪素を含み酸化インジウムに２〜２０重量％の酸化亜鉛（ＺｎＯ）を混合した酸化物導電性材料であるインジウム亜鉛酸化物（ＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ））を用いても良い。スパッタリング法で第１の電極層３０４を形成した後は、液滴吐出法を用いてマスク層を形成しエッチングにより、所望のパターンに形成すれば良い。本実施の形態では、第１の電極層３０４は、透光性を有する導電性材料により液滴吐出法を用いて形成し、具体的には、インジウム錫酸化物、ＩＴＯと酸化珪素から構成されるＩＴＳＯを用いて形成する。
【０１２１】
本実施の形態において、第１の電極層３０４は、平坦な形成領域に形成できるので、被覆性がよく、ＣＭＰなどの研磨処理も十分に行えるので平坦性よく形成できる。また、配線層３４１上にさらに層間絶縁層となる絶縁層を形成し、配線層によって、第１の電極層３０４と電気的に接続する構造を用いてもよい。
【０１２２】
また、発光した光を基板１００側とは反対側に放射させる構造とする場合、上面放射型のＥＬ表示パネルを作製する場合には、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物を用いることができる。他の方法としては、スパッタリング法により透明導電膜若しくは光反射性の導電膜を形成して、液滴吐出法によりマスクパターンを形成し、エッチング加工を組み合わせて第１の電極層３０４を形成しても良い。
【０１２３】
第１の電極層３０４は、その表面が平坦化されるように、ＣＭＰ法、ポリビニルアルコール系の多孔質体で拭浄し、研磨しても良い。またＣＭＰ法を用いた研磨後に、第１の電極層３０４の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。
【０１２４】
以上の工程により、基板３００上にボトムゲート型のＴＦＴと第１の電極層が接続された表示パネル用のＴＦＴ基板が完成する。また本実施の形態のＴＦＴは逆スタガ型である。
【０１２５】
次に、絶縁層３４３（隔壁、土手とも呼ばれる）を選択的に形成する。絶縁層３４３は、第１の電極層３０４上に開口部を有するように形成する。本実施の形態では、絶縁層３４３を全面に形成し、レジスト等のマスク層によって、エッチングし所望の形状に加工する。絶縁層３４３を、直接選択的に形成できる液滴吐出法や印刷法などを用いて形成する場合は、エッチングによる加工は必ずしも必要はない。また絶縁層３４３も本発明の前処理によって、所望の形状に形成できる。
【０１２６】
絶縁層３４３は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちＳｉ−Ｏ−Ｓｉ結合を含む無機シロキサン、珪素上の水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶縁材料で形成することができる。アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成してもよい。絶縁層３４３は曲率半径が連続的に変化する形状が好ましく、上に形成される電界発光層３４４、第２の電極層３４５の被覆性が向上する。
【０１２７】
また、液滴吐出法により組成物を吐出し、絶縁層３４３を形成した後、その平坦性を高めるために表面を圧力によってプレスして平坦化してもよい。プレスの方法としては、ローラー状のものを表面に走査することによって、凹凸をならすように軽減したり、平坦な板状な物で表面を垂直にプレスしてもよい。また溶剤等によって表面を軟化、または融解させエアナイフで表面の凹凸部を除去しても良い。また、ＣＭＰ法を用いて研磨しても良い。この工程は、液滴吐出法によって凹凸が生じる場合に、その表面の平坦化する場合適用することができる。この工程により平坦性が向上すると、表示パネルの表示ムラなどを防止することができ、高繊細な画像を表示することができる。
【０１２８】
第１の電極層３０４上に、電界発光層３４４、第２の電極層３４５を積層形成する。図示しないが、第２の電極層３４５を覆うようにしてパッシベーション膜を設けることは有効である。表示装置を構成する際に設ける保護膜は、単層構造でも多層構造でもよい。パッシベーション膜としては、窒化珪素（ＳｉＮ）、酸化珪素（ＳｉＯ２）、酸化窒化珪素（ＳｉＯＮ）、窒化酸化珪素（ＳｉＮＯ）、窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜（ＣＮＸ）を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層を用いることができる。例えば窒素含有炭素膜（ＣＮＸ）、窒化珪素（ＳｉＮ）のような積層、また有機材料を用いることも出来、スチレンポリマーなど高分子の積層でもよい。また、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料を用いてもよい。
【０１２９】
この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にＤＬＣ膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低い電界発光層の上方にも容易に成膜することができる。ＤＬＣ膜は、プラズマＣＶＤ法（代表的には、ＲＦプラズマＣＶＤ法、マイクロ波ＣＶＤ法、電子サイクロトロン共鳴（ＥＣＲ）ＣＶＤ法、熱フィラメントＣＶＤ法など）、燃焼炎法、スパッタ法、イオンビーム蒸着法、レーザ蒸着法などで形成することができる。成膜に用いる反応ガスは、水素ガスと、炭化水素系のガス（例えばＣＨ４、Ｃ２Ｈ２、Ｃ６Ｈ６など）とを用い、グロー放電によりイオン化し、負の自己バイアスがかかったカソードにイオンを加速衝突させて成膜する。また、ＣＮ膜は反応ガスとしてＣ２Ｈ４ガスとＮ２ガスとを用いて形成すればよい。ＤＬＣ膜は酸素に対するブロッキング効果が高く、電界発光層の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に電界発光層が酸化するといった問題を防止できる。
【０１３０】
その後、封止基板３４７によって充填剤３４６を封入して封止する。充填剤３４６の代わりに、窒素などの不活性ガスを充填してもよい。また、乾燥剤を表示装置内に設置することによって、発光素子の水分による劣化を防止することができる。乾燥剤の設置場所は、封止基板３４７側でも、素子が形成さえている基板３００側でもよく、シール材３４８が形成される領域に基板に凹部を形成して設置してもよい。また、封止基板３４７の駆動回路領域や配線領域など表示に寄与しない領域に対応する場所に設置すると、乾燥剤が不透明な物質（可視光領域の光に対して透光性を有さない物質）であっても開口率を低下させることがない。充填剤３４６に吸湿性の材料を含むように形成し、乾燥剤の機能を持たせても良い。以上により、発光素子を用いた表示機能を有する表示装置が完成する（図９（Ｂ）参照）。
【０１３１】
また、表示装置内部と外部を電気的に接続するための端子電極層３５２に、異方性導電膜３５３によってＦＰＣ３５４が接着され、端子電極層３５２と電気的に接続する。
【０１３２】
図１０（Ａ）に、表示装置の上面図を示す。図１０（Ａ）で示すように、画素領域３９０、走査線駆動領域３９１ａ、走査線駆動領域３９１ｂ、接続領域３９３が、シール材３４８によって、基板３００と封止基板３４７との間に封止され、基板３００上にＩＣドライバによって形成された信号線駆動回路３９２が設けられている。
【０１３３】
なお、本実施の形態では、ガラス基板で発光素子を封止した場合を示すが、封止の処理とは、発光素子を水分から保護するための処理であり、カバー材で機械的に封入する方法、熱硬化性樹脂又は紫外光硬化性樹脂で封入する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法のいずれかを用いる。カバー材としては、ガラス、セラミックス、プラスチックもしくは金属を用いることができるが、カバー材側に光を放射させる場合は透光性でなければならない。また、カバー材と上記発光素子が形成された基板とは熱硬化性樹脂又は紫外光硬化性樹脂等のシール材を用いて貼り合わせられ、熱処理又は紫外光照射処理によって樹脂を硬化させて密閉空間を形成する。この密閉空間の中に酸化バリウムに代表される吸湿材を設けることも有効である。この吸湿材は、シール材の上に接して設けても良いし、発光素子よりの光を妨げないような、隔壁の上や周辺部に設けても良い。さらに、カバー材と発光素子の形成された基板との空間を熱硬化性樹脂若しくは紫外光硬化性樹脂で充填することも可能である。この場合、熱硬化性樹脂若しくは紫外光硬化性樹脂の中に酸化バリウムに代表される吸湿材を添加しておくことは有効である。
【０１３４】
本実施の形態では、スイッチングＴＦＴはシングルゲート構造を示したが、ダブルゲート構造などのマルチゲート構造でもよい。また半導体をＳＡＳや結晶性半導体を用いて作製した場合、一導電型を付与する不純物の添加によって不純物領域を形成することもできる。この場合、半導体層は濃度の異なる不純物領域を有していてもよい。例えば、半導体層のチャネル領域近傍、ゲート電極層と積層する領域は、低濃度不純物領域とし、その外側の領域を高濃度不純物領域としてもよい。
【０１３５】
本実施の形態で示す図１０の表示装置は、ゲート電極層３０１、ゲート電極層３０２、ゲート電極層３０３、ゲート電極層３６０ａ、ゲート電極層３６０ｂ、第１の電極層３０４を単層構造で示しているが、前述したように、ゲート電極層を２層以上の複数層積層してもよい。
【０１３６】
以上の工程により、結晶性半導体膜を有する逆スタガ型薄膜トランジスタを形成することができる。本実施の形態で形成される薄膜トランジスタは、結晶性半導体膜で形成されるため非晶質半導体膜で形成される薄膜トランジスタと比較して移動度が高い。また、ソース領域及びドレイン領域には、一導電型を付与する不純物元素に加え、金属元素をも含む。このため、抵抗率の低いソース領域及びドレイン領域が形成できる。この結果、高速動作が必要な表示装置を作製することが可能である。
【０１３７】
また、非晶質半導体膜で形成される薄膜トランジスタと比較して、しきい値のずれが生じにくく、薄膜トランジスタ特性のバラツキを低減することが可能である。
【０１３８】
更には、ゲッタリング工程により、成膜段階で半導体膜中に混入する金属元素をもゲッタリングするため、オフ電流を低減することが可能である。このため、このような薄膜トランジスタを表示装置のスイッチング素子に設けることにより、コントラストを向上させることが可能である。
【０１３９】
本発明により、導電層を制御性良く形成することができ、また、材料のロスが少なく、コストダウンも達成できる。また、孔を有する絶縁層とすることにより、アンカー効果により導電層同士を密着性よく形成できる。よって高性能、高信頼性の発光装置を歩留まりよく作製することができる。
【０１４０】
（実施の形態４）
本発明の実施の形態について、図１２乃至図１４を用いて説明する。より詳しくは、本発明を適用した、実施の形態３で形成した逆スタガ型の薄膜トランジスタを有する表示装置の作製方法について説明する。図１２は表示装置画素部の上面図であり、図１３は、図１２における線Ｅ−Ｆ、線Ｇ−Ｈ、図１４（Ａ）における線Ｉ−Ｊによる断面図である。図１４（Ａ）も表示装置の上面図であり、図１４（Ｂ）は、図１４（Ａ）における線Ｏ−Ｐ（Ｕ−Ｗを含む）による断面図である。なお表示素子として液晶材料を用いた液晶表示装置の例を示す。よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
【０１４１】
基板２００上に、ＣＭＯＳを構成するｎチャネル型薄膜トランジスタ２３５及びｐチャネル型薄膜トランジスタ２３６、ｎチャネル型薄膜トランジスタ２３７を形成することができる（図１４（Ｂ）参照。）。本実施の形態ではＣＭＯＳ構造としたが、本発明はそれに限定されず、ＰＭＯＳ構造でもＮＭＯＳ構造としてもよい。
【０１４２】
パッシベーション膜となる絶縁膜２３０を形成する。本実施の形態では、絶縁膜２３０を、半導体層に接する側から、膜厚１５０ｎｍの酸化珪素膜と膜厚２００ｎｍの窒化珪素膜との積層膜で形成する。絶縁膜２３０は、他の珪素を含む膜で形成しても良く、酸化珪素膜の代わりに酸化窒化珪素膜を用い、酸化窒化珪素膜と窒化珪素膜の積層としてもよい。
【０１４３】
絶縁膜２３０には水素を含ませるように形成し、温度３００〜５００℃窒素雰囲気下で加熱処理を行い、半導体層の水素化を行う。
【０１４４】
絶縁膜２３０上に絶縁層２２２及び絶縁層２２３を形成する。本実施の形態では、絶縁層２２３は、スリットコーターを用いて、アルキル基を含む酸化珪素膜を形成する。本実施の形態では、図示しないが、絶縁層２２２は、基板２００側から、アルキル基を含む酸化珪素膜、窒化珪素膜の積層となっており、上層の窒化珪素膜が、絶縁層２２３を所望の形状に加工する際のエッチングストッパーとして機能する。このエッチングストッパーとして機能する膜は、積層する絶縁層とのエッチングの時の選択比が高ければ、必要ない。絶縁層２２２及び絶縁層２２３に実施の形態１で述べたように、孔を有する絶縁層を用いると、絶縁層に付着して形成される導電層の一部が、孔の内部に充填して形成され、絶縁層に対するくさびのような効果（アンカー効果）を発揮するので、密着性が向上する。
【０１４５】
絶縁層２２３、絶縁層２２２、絶縁膜２３０に、ソース電極層又はドレイン電極層に達する開口部を実施の形態２と同様に２度エッチング工程を行って形成する。絶縁層３８１を選択的に加工する際形成した開口部のための２回目のエッチングで用いるマスク層を、フッ化炭素基を有する物質を含むように形成する。フッ化炭素基を有するモノマーもしくはオリゴマーなどの表面改質剤を添加したレジスト溶液を塗布、露光、現像することで低表面エネルギーのマスク層を形成することが可能である。フッ化炭素は、低表面エネルギーを有するため、表面に多く存在しやすく、１％程度の少量の添加でも、フッ化炭素基がマスク層表面に存在し、低表面エネルギーを示す。よって、マスク層表面は、液状の導電性材料を含む組成物に対して低ぬれ性領域となる。
【０１４６】
ぬれ性の低い領域は、その液体によっては撥液領域となり、液体をはじくため、液滴はぬれ性の低い領域に付着することができない。液状の導電性材料を含む組成物は、組成物に対してぬれ性の低いマスク表面には付着せず、又は、付着しても安定せずに、相対的にぬれ性の高い開口部へと充填される。このように、導電性材料を含む組成物が充填されるので、配線層が安定して制御性よく形成でき、材料のロスも防げる。
【０１４７】
よって、液滴吐出法によって吐出された導電性材料を含む組成物は、マスク層表面の低ぬれ性領域でははじかれ、付着せずに、開口部に充填される。充填された導電層を３００℃で焼成することにより、配線層２２４を形成する。本実施の形態では、配線層としてＡｇを用いる。
【０１４８】
図１２に本実施の形態で作製する液晶表示装置の画素領域の上面図を示す。画素領域に設けられる薄膜トランジスタはマルチゲート型である。画素領域には、ゲート配線層２３３、画素電極層２２５、薄膜トランジスタ２３７、ソース電極層又はドレイン電極層２３１、配線層２２４、容量配線層２３２である。
【０１４９】
次に、図１３に示すように、画素電極層２２５を覆って、印刷法やスピンコート法により、配向膜と呼ばれる絶縁層２２６を形成する。なお、絶縁層２２６は、スクリーン印刷法やオフセット印刷法を用いれば、選択的に形成することができる。その後、ラビング処理を行う。続いて、画素を形成した周辺の領域にシール材２５１を形成する。
【０１５０】
その後、配向膜として機能する絶縁層２４５、カラーフィルタとして機能する着色層２４７、対向電極として機能する導電体層２４６、偏光板２５０が設けられた対向基板２４８とＴＦＴを有する基板２００とをスペーサ２７５を介して貼り合わせ、その空隙に液晶層２４４を設けることにより液晶表示装置を作製することができる（図１３参照。）。また基板２００のＴＦＴを有していない側にも偏光板２２１を形成する。シール材にはフィラーが混入されていても良く、さらに対向基板２４８には、遮蔽膜（ブラックマトリクス）などが形成されていても良い。なお、液晶層を形成する方法として、ディスペンサ式（滴下式）や、対向基板２４８を貼り合わせてから毛細管現象を用いて液晶を注入するディップ式（汲み上げ式）を用いることができる。
【０１５１】
ディスペンサ方式を採用した液晶滴下注入法を図２３を用いて説明する。図２３において、４０は制御装置、４２は撮像手段、４３はヘッド、３３は液晶、３５、４５はマーカー、３４はバリア層、３２はシール材、３０はＴＦＴ基板、２０は対向基板である。シール材３２で閉ループを形成し、その中にヘッド４３より液晶３３を１回若しくは複数回滴下する。ヘッド４３は複数のノズルを備えており、一度に多量の液晶材料を滴下することができるためスループットが向上する。液晶材料の粘性が高い場合は、連続的に吐出され、繋がったまま被形成領域に付着する。一方、液晶材料の粘性が低い場合には、間欠的に吐出され液滴が滴下される。そのとき、シール材３２と液晶３３とが反応することを防ぐため、バリア層３４を設ける。続いて、真空中で基板を貼り合わせ、その後紫外線硬化を行って、液晶が充填された状態とする。またＴＦＴ基板側にシール材を形成し、液晶を滴下してもよい。
【０１５２】
スペーサは、スペーサは数μｍの粒子を散布して設ける方法でも良いが、本実施の形態では基板全面に樹脂膜を形成した後これを所望の形状に加工して形成する方法を採用した。このようなスペーサの材料を、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで１５０〜２００℃で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、スペーサの形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶表示装置としての機械的な強度を確保することができる。形状は円錐状、角錐状などを用いることができ、特別な限定はない。
【０１５３】
以上の工程で形成された表示装置内部と外部の配線基板を接続するために接続部を形成する。大気圧又は大気圧近傍下で、酸素ガスを用いたアッシング処理により、接続部の絶縁体層を除去する。この処理は、酸素ガスと、水素、ＣＦ４、ＮＦ３、Ｈ２Ｏ、ＣＨＦ３から選択された一つ又は複数とを用いて行う。本工程では、静電気による損傷や破壊を防止するために、対向基板を用いて封止した後に、アッシング処理を行っているが、静電気による影響が少ない場合には、どのタイミングで行っても構わない。また、液晶表示装置内部と外部を電気的に接続するための端子電極層２５２に、異方性導電膜２５３によってＦＰＣ（Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）２５４が接着され、端子電極層２５２と電気的に接続する。ＦＰＣ２５４は、外部からの信号や電位を伝達する役目を担う。上記工程を経て、表示機能を有する液晶表示装置を作製することができる。
【０１５４】
以上の工程により、結晶性半導体膜を有する逆スタガ型薄膜トランジスタを形成することができる。本実施の形態で形成される薄膜トランジスタは、結晶性半導体膜で形成されるため非晶質半導体膜で形成される薄膜トランジスタと比較して移動度が高い。また、ソース領域及びドレイン領域には、一導電型を付与する不純物元素に加え、金属元素をも含む。このため、抵抗率の低いソース領域及びドレイン領域が形成できる。この結果、高速動作が必要な液晶表示装置を作製することが可能である。よってＯＣＢモードのような応答速度が速く且つ高視野角な表示が可能な液晶表示装置を製造することが可能である。また、非晶質半導体膜で形成される薄膜トランジスタと比較して、しきい値のずれが生じにくく、薄膜トランジスタ特性のバラツキを低減することが可能である。更には、ゲッタリング工程により、成膜段階で半導体膜中に混入する金属元素をもゲッタリングするため、オフ電流を低減することが可能である。このため、このような薄膜トランジスタを液晶表示装置のスイッチング素子に設けることにより、コントラストを向上させることが可能である。
【０１５５】
図１４（Ａ）に、液晶表示装置の上面図を示す。図１４（Ａ）で示すように、画素領域２６０、走査線駆動領域２６１ａ、走査線駆動領域２６１ｂが、シール材２５１によって、基板２００と対向基板２４８との間に封止され、基板２００上にＩＣドライバによって形成された信号線駆動回路２６２が設けられている。駆動領域には薄膜トランジスタ２３５及び薄膜トランジスタ２３６を有する駆動回路が設けられている。薄膜トランジスタ２３５はｎチャネル型薄膜トランジスタ、薄膜トランジスタ２３６はｐチャネル型薄膜トランジスタであり、薄膜トランジスタ２３５と薄膜トランジスタ２３６とはＣＭＯＳ構造である。
【０１５６】
本実施の形態では、スイッチングＴＦＴはダブルゲート構造としたが、シングルゲート構造でもよく、より複数のマルチゲート構造でもよい。また半導体をＳＡＳや結晶性半導体を用いて作製した場合、一導電型を付与する不純物の添加によって不純物領域を形成することもできる。この場合、半導体層は濃度の異なる不純物領域を有していてもよい。例えば、半導体層のチャネル領域近傍、ゲート電極層と積層する領域は、低濃度不純物領域とし、その外側の領域を高濃度不純物領域としてもよい。
【０１５７】
以上示したように、本実施の形態では、工程を簡略化することができる。また、液滴吐出法を用いて基板上に直接的に各種の構成物（パーツ）を形成することにより、１辺が１０００ｍｍを超える第５世代以降のガラス基板を用いても、容易に表示パネルを製造することができる。
【０１５８】
本発明により、導電層を制御性良く形成することができ、また、材料のロスが少なく、コストダウンも達成できる。また、孔を有する絶縁層とすることにより、アンカー効果により導電層同士を密着性よく形成できる。よって高性能、高信頼性の液晶表示装置を歩留まりよく作製することができる。
【０１５９】
（実施の形態５）
本発明を適用して薄膜トランジスタを形成し、該薄膜トランジスタを用いて表示装置を形成することができるが、発光素子を用いて、なおかつ、該発光素子を駆動するトランジスタとしてｎチャネル型トランジスタを用いた場合、該発光素子から発せられる光は、下面放射、上面放射、両面放射のいずれかを行う。ここでは、いずれの場合に応じた発光素子の積層構造について、図１６を用いて説明する。
【０１６０】
また、本実施の形態では、本発明を適用したチャネル保護型の薄膜トランジスタ４６１、４７１、４８１を用いる。薄膜トランジスタ４８１は、透光性を有する基板４８０上設けられ、ゲート電極層４９３、ゲート絶縁膜４９７、半導体層４９４、ｎ型を有する半導体層４９５ａ、ｎ型を有する半導体層４９５ｂ、ソース電極層又はドレイン電極層４８７ａ、ソース電極層又はドレイン電極層４８７ｂ、チャネル保護層４９６により形成される。薄膜トランジスタ４８１を覆うように、絶縁層４９８、絶縁層４９９が形成され、ソース電極層又はドレイン電極層４８７ｂと第１の電極層４８４とを電気的に接続する配線層４８８は、絶縁層４９８及び絶縁層４９９に埋め込まれるように形成されている。本実施の形態では、半導体層として結晶性半導体層を用い、一導電型の半導体層としてｎ型を有する半導体層を用いる。ｎ型を有する半導体層を形成するかわりに、ＰＨ３ガスによるプラズマ処理を行うことによって、半導体層に導電性を付与してもよい。半導体層は本実施の形態に限定されず、実施の形態１示したように、非晶質半導体層を用いることもできる。本実施の形態のようにポリシリコンのような結晶性半導体層を用いる場合、一導電型の半導体層を形成せず、結晶性半導体層に不純物を導入（添加）して一導電型を有する不純物領域を形成してもよい。また、ペンタセンなどの有機半導体を用いることもでき、有機半導体を液滴吐出法などによって選択的に形成すると、所望の形状に加工する工程を簡略化することができる。
【０１６１】
本実施の形態では、半導体層４９４として非晶質半導体層を結晶化し、結晶性半導体層を形成する。結晶化工程で、非晶質半導体層に結晶化を促進する元素（触媒元素、金属元素とも示す）を添加し、熱処理（５５０℃〜７５０℃で３分〜２４時間）により結晶化を行う。結晶化を助長する元素としては、この珪素の結晶化を助長する金属元素としては鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスニウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）から選ばれた一種又は複数種類を用いることができ、本実施の形態ではニッケルを用いる。
【０１６２】
結晶化を促進する元素を結晶性半導体層から除去、又は軽減するため、結晶性半導体層に接して、不純物元素を含む半導体層を形成し、ゲッタリングシンクとして機能させる。不純物元素としては、ｎ型を付与する不純物元素、ｐ型を付与する不純物元素や希ガス元素などを用いることができ、例えばリン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ボロン（Ｂ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、Ｋｒ（クリプトン）、Ｘｅ（キセノン）から選ばれた一種または複数種を用いることができる。本実施の形態では、ゲッタリングシンクとして機能する不純物元素を含む半導体層を、ｎ型を付与する不純物元素であるリン（Ｐ）を含んだｎ型を有する半導体層を形成する。結晶化を促進する元素を含む結晶性半導体層に、ｎ型を有する半導体層を形成し、熱処理（５５０℃〜７５０℃で３分〜２４時間）を行う。結晶性半導体層中に含まれる結晶化を促進する元素は、ｎ型を有する半導体層中に移動し、結晶性半導体層中の結晶化を促進する元素は除去、又は軽減され、半導体層４９４が形成される。一方ｎ型を有する半導体層は、結晶性を促進する元素である金属元素を含む、ｎ型を有する半導体層４９５ａ及びｎ型を有する半導体層４９５ｂとなる。このようにｎ型を有する半導体層４９５ａ及びｎ型を有する半導体層４９５ｂは、半導体層４９４のゲッタリングシンクとしても機能し、そのままソース領域及びドレイン領域としても機能する。
【０１６３】
本実施の形態では、半導体層の結晶化工程とゲッタリング工程を複数の加熱処理により行うが、結晶化工程とゲッタリング工程を一度の加熱処理により行うこともできる。この場合は、非晶質半導体層を形成し、結晶化を促進する元素を添加し、ゲッタリングシンクとなる半導体層を形成した後、加熱処理を行えばよい。
【０１６４】
本実施の形態では、ゲート絶縁層を複数層の積層で形成し、ゲート絶縁膜４９７としてゲート電極層４９３側から窒化酸化珪素膜、酸化窒化珪素膜を形成し、２層の積層構造とする。積層される絶縁層は、同チャンバー内で真空を破らずに同一温度下で、反応ガスを切り変えながら連続的に形成するとよい。真空を破らずに連続的に形成すると、積層する膜同士の界面が汚染されるのを防ぐことができる。
【０１６５】
チャネル保護層４９６は、液滴吐出法を用いてポリイミド又はポリビニルアルコール等を滴下してもよい。その結果、露光工程を省略することができる。チャネル保護層としては、無機材料（酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素など）、感光性または非感光性の有機材料（有機樹脂材料）（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト、ベンゾシクロブテンなど）、低誘電率であるＬｏｗ  ｋ材料などの一種、もしくは複数種からなる膜、またはこれらの膜の積層などを用いることができる。また、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料を用いてもよい。作製法としては、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法やスパッタリング法を用いることができる。また、液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）を用いることもできる。塗布法で得られる塗布膜なども用いることができる。
【０１６６】
まず、基板４８０側に放射する場合、つまり下面放射を行う場合について、図１６（Ａ）を用いて説明する。この場合、薄膜トランジスタ４８１のソース電極層又はドレイン電極層４８７ｂに接続する配線層４８８が第１の電極層４８４と接し、電気的に接続する。第１の電極層４８４、電界発光層４８５、第２の電極層４８６は順に積層される。光が透過する基板４８０は少なくとも可視領域の光に対して透光性を有する必要がある。次に、基板４６０と反対側に放射する場合、つまり上面放射を行う場合について、図１６（Ｂ）を用いて説明する。薄膜トランジスタ４６１は、前述した薄膜トランジスタの同様に形成することができる。
【０１６７】
薄膜トランジスタ４６１のソース電極層又はドレイン電極層に接続する配線層４６２が第１の電極層４６３と接し、電気的に接続する。第１の電極層４６３、電界発光層４６４、第２の電極層４６５が順に積層される。配線層４６２は反射性を有する金属層であり、発光素子から放射される光を矢印の上面に反射する。配線層４６２は第１の電極層４６３と積層する構造となっているので、第１の電極層４６３に透光性の材料を用いて、光が透過しても、該光は配線層４６２において反射され、基板４６０と反対側に放射する。もちろん反射性を有する金属膜を用いて第１の電極層４６３を形成してもよい。発光素子から放出する光は第２の電極層４６５を透過して放出されるので、第２の電極層４６５は、少なくとも可視領域において透光性を有する材料で形成する。絶縁層４９８及び絶縁層４９９に孔を有する絶縁層を用いると、孔に配線層の一部が充填されるような形状で配線層が形成されるので、配線層が密着性よく形成することができる。よって、信頼性が高い表示装置とすることができる。図１６（Ｂ）のような上方放射型の表示装置の場合、発光素子より放射される光が絶縁層４９８及び絶縁層４９９を通過しないので、絶縁層４９８及び絶縁層４９９の絶縁層として、孔を有する絶縁層を用いても、光の取り出し効率などを考慮する必要はないので好ましい。
【０１６８】
最後に、光が基板４７０側とその反対側の両側に放射する場合、つまり両面放射を行う場合について、図１６（Ｃ）を用いて説明する。薄膜トランジスタ４７１もチャネル保護型の薄膜トランジスタである。薄膜トランジスタ４７１の半導体層に電気的に接続する配線層４７５に第１の電極層４７２が電気的に接続している。第１の電極層４７２、電界発光層４７３、第２の電極層４７４が順に積層される。このとき、第１の電極層４７２と第２の電極層４７４のどちらも少なくとも可視領域において透光性を有する材料、又は光を透過できる厚さで形成すると、両面放射が実現する。この場合、光が透過する絶縁層や基板４７０も少なくとも可視領域の光に対して透光性を有する必要がある。
【０１６９】
本実施の形態において適用できる発光素子の形態を図１８に示す。発光素子は、電界発光層８６０を第１の電極層８７０と第２の電極層８５０で挟んだ構成になっている。第１の電極層及び第２の電極層は仕事関数を考慮して材料を選択する必要があり、そして第１の電極層及び第２の電極層は、画素構成によりいずれも陽極、又は陰極となりうる。本実施の形態では、駆動用ＴＦＴの極性がＮチャネル型であるため、第１の電極層を陰極、第２の電極層を陽極とすると好ましい。また駆動用ＴＦＴの極性がｐチャネル型である場合、第１の電極層を陽極、第２の電極層を陰極とするとよい。
【０１７０】
図１８（Ａ）及び（Ｂ）は、第１の電極層８７０が陽極であり、第２の電極層８５０が陰極である場合であり、電界発光層８６０は、陽極である第１の電極層８７０側から、第１の層８０４、第２の層８０３、第３の層８０２の順に積層するのが好ましい。第１の層８０４は、ＨＩＬ（正孔注入層）及び／又はＨＴＬ（正孔輸送層）であり、第２の層８０３はＥＭＬ（発光層）であり、第３の層８０２は、ＥＩＬ（電子注入層）及び／又はＥＴＬ（電子輸送層）である。図１８（Ａ）は第１の電極層８７０から光を放射する構成であり、第１の電極層８７０は透光性を有する酸化物導電性材料からなる電極層８０５で構成し、第２の電極層８５０は電界発光層８６０側から、ＬｉＦやＭｇＡｇなどアルカリ金属又はアルカリ土類金属を含む電極層８０１とアルミニウムなどの金属材料で形成する電極層８００より構成されている。図１８（Ｂ）は第２の電極層８５０から光を放射する構成であり、第１の電極層８７０は、アルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料で形成する電極層８０７と、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成する電極層８０６より構成されている。第２の電極層８５０は電界発光層８６０側から、ＬｉＦやＭｇＡｇなどアルカリ金属又はアルカリ土類金属を含む電極層８０１とアルミニウムなどの金属材料で形成する電極層８００より構成されているがいずれの層も１００ｎｍ以下の厚さとして光を透過可能な状態としておくことで、第２の電極層８５０から光を放射することが可能となる。
【０１７１】
図１８（Ｃ）及び（Ｄ）は、第１の電極層８７０が陰極であり、第２の電極層８５０が陽極である場合であり、電界発光層８６０は、陰極である第１の電極層８７０側から第３の層８０２、第２の層８０３、第１の層８０４の順で積層するのが好ましい。第３の層８０２は、ＥＩＬ（電子注入層）及び／又はＥＴＬ（電子輸送層）であり、第２の層８０３はＥＭＬ（発光層）であり、第１の層８０４は、ＨＩＬ（正孔注入層）及び／又はＨＴＬ（正孔輸送層）である。図１８（Ｃ）は第１の電極層８７０から光を放射する構成であり、第１の電極層８７０は電界発光層８６０側から、ＬｉＦやＭｇＡｇなどアルカリ金属又はアルカリ土類金属を含む電極層８０１とアルミニウムなどの金属材料で形成する電極層８００より構成されているがいずれの層も１００ｎｍ以下の厚さとして光を透過可能な状態としておくことで、第１の電極層８７０から光を放射することが可能となる。第２の電極層８５０は、電界発光層８６０側から、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成する電極層８０６、アルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料で形成する電極層８０７より構成されている。図１８（Ｄ）は第２の電極層８５０から光を放射する構成であり、第１の電極層８７０は電界発光層８６０側から、ＬｉＦやＭｇＡｇなどアルカリ金属又はアルカリ土類金属を含む電極層８０１とアルミニウムなどの金属材料で形成する電極層８００より構成されており、膜厚は電界発光層８６０で発光した光を反射可能な程度に厚く形成している。第２の電極層８５０は、少なくとも可視領域の光に対して透光性を有する酸化物導電性材料からなる電極層８０５で構成されている。なお電界発光層は、積層構造以外に単層構造、又は混合構造をとることがでる。
【０１７２】
また、電界発光層として、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法等によって選択的に形成する。赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料はカラーフィルタ同様、液滴吐出法により形成することもでき（低分子または高分子材料など）、この場合マスクを用いずとも、ＲＧＢの塗り分けを行うことができるため好ましい。
【０１７３】
また上面放射型の場合で、第２の電極層に透光性を有するＩＴＯやＩＴＳＯを用いる場合、ベンゾオキサゾール誘導体（ＢｚＯＳ）にＬｉを添加したＢｚＯＳ−Ｌｉなどを用いることができる。また例えばＥＭＬは、Ｒ、Ｇ、Ｂのそれぞれの発光色に対応したドーパント（Ｒの場合ＤＣＭ等、Ｇの場合ＤＭＱＤ等）をドープしたＡｌｑ３を用いればよい。
【０１７４】
なお、電界発光層は上記材料に限定されない。例えば、ＣｕＰｃやＰＥＤＯＴの代わりに酸化モリブデン（ＭｏＯｘ：ｘ＝２〜３）等の酸化物とα−ＮＰＤやルブレンを共蒸着して形成し、ホール注入性を向上させることもできる。また電界発光層の材料は、有機材料（低分子又は高分子を含む）、又は有機材料と無機材料の複合材料として用いることができる。以下発光素子を形成する材料について詳細に述べる。
【０１７５】
電荷注入輸送物質のうち、特に電子輸送性の高い物質としては、例えばトリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）（４−フェニルフェノラト）アルミニウム（略称：ＢＡｌｑ）など、キノリン骨格またはベンゾキノリン骨格を有する金属錯体等が挙げられる。また正孔輸送性の高い物質としては、例えば４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略称：α−ＮＰＤ）や４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＴＰＤ）や４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミン（略称：ＭＴＤＡＴＡ）などの芳香族アミン系（即ち、ベンゼン環−窒素の結合を有する）の化合物が挙げられる。
【０１７６】
また、電荷注入輸送物質のうち、特に電子注入性の高い物質としては、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）、フッ化カルシウム（ＣａＦ２）等のようなアルカリ金属又はアルカリ土類金属の化合物が挙げられる。また、この他、Ａｌｑ３のような電子輸送性の高い物質とマグネシウム（Ｍｇ）のようなアルカリ土類金属との混合物であってもよい。
【０１７７】
電荷注入輸送物質のうち、正孔注入性の高い物質としては、例えば、モリブデン酸化物（ＭｏＯｘ）やバナジウム酸化物（ＶＯｘ）、ルテニウム酸化物（ＲｕＯｘ）、タングステン酸化物（ＷＯｘ）、マンガン酸化物（ＭｎＯｘ）等の金属酸化物が挙げられる。また、この他、フタロシアニン（略称：Ｈ２Ｐｃ）や銅フタロシアニン（ＣｕＰＣ）等のフタロシアニン系の化合物が挙げられる。
【０１７８】
発光層は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルターを設けた構成とすることで、色純度の向上や、画素部の鏡面化（映り込み）の防止を図ることができる。フィルターを設けることで、従来必要であるとされていた円偏光版などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素部（表示画面）を見た場合に起こる色調の変化を低減することができる。
【０１７９】
発光材料には様々な材料がある。低分子系有機発光材料では、４−ジシアノメチレン−２−メチル−６−［２−（１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＪＴ）、２−ｔｅｒｔ−ブチル−４−ジシアノメチレン−６−［２−（１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＪＴＢ）、ペリフランテン、２，５−ジシアノ−１，４−ビス［２−（１０−メトキシ−１，１，７，７−テトラメチルジュロリジル−９−イル）エテニル］ベンゼン、Ｎ，Ｎ’−ジメチルキナクリドン（略称：ＤＭＱｄ）、クマリン６、クマリン５４５Ｔ、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、９，９’−ビアントリル、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）や９，１０−ビス（２−ナフチル）アントラセン（略称：ＤＮＡ）等を用いることができる。また、この他の物質でもよい。
【０１８０】
一方、高分子系有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。高分子系有機発光材料を用いた発光素子の構造は、低分子系有機発光材料を用いたときと基本的には同じであり、陰極側から、陰極、有機発光層、陽極の順の積層となる。しかし、高分子系有機発光材料を用いた発光層を形成する際には、低分子系有機発光材料を用いたときのような積層構造を形成させることは難しく、多くの場合２層構造となる。具体的には、陰極側から、陰極、発光層、正孔輸送層、陽極の順の積層構造である。
【０１８１】
発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の電界発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。
【０１８２】
ポリパラフェニレンビニレン系には、ポリ（パラフェニレンビニレン）  ［ＰＰＶ］  の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレンビニレン）  ［ＲＯ−ＰＰＶ］、ポリ（２−（２’−エチル−ヘキソキシ）−５−メトキシ−１，４−フェニレンビニレン）［ＭＥＨ−ＰＰＶ］、ポリ（２−（ジアルコキシフェニル）−１，４−フェニレンビニレン）［ＲＯＰｈ−ＰＰＶ］等が挙げられる。ポリパラフェニレン系には、ポリパラフェニレン［ＰＰＰ］の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレン）［ＲＯ−ＰＰＰ］、ポリ（２，５−ジヘキソキシ−１，４−フェニレン）等が挙げられる。ポリチオフェン系には、ポリチオフェン［ＰＴ］の誘導体、ポリ（３−アルキルチオフェン）［ＰＡＴ］、ポリ（３−ヘキシルチオフェン）［ＰＨＴ］、ポリ（３−シクロヘキシルチオフェン）［ＰＣＨＴ］、ポリ（３−シクロヘキシル−４−メチルチオフェン）［ＰＣＨＭＴ］、ポリ（３，４−ジシクロヘキシルチオフェン）［ＰＤＣＨＴ］、ポリ［３−（４−オクチルフェニル）−チオフェン］［ＰＯＰＴ］、ポリ［３−（４−オクチルフェニル）−２，２ビチオフェン］［ＰＴＯＰＴ］等が挙げられる。ポリフルオレン系には、ポリフルオレン［ＰＦ］の誘導体、ポリ（９，９−ジアルキルフルオレン）［ＰＤＡＦ］、ポリ（９，９−ジオクチルフルオレン）［ＰＤＯＦ］等が挙げられる。
【０１８３】
なお、正孔輸送性の高分子系有機発光材料を、陽極と発光性の高分子系有機発光材料の間に挟んで形成すると、陽極からの正孔注入性を向上させることができる。一般にアクセプター材料と共に水に溶解させたものをスピンコート法などで塗布する。また、有機溶媒には不溶であるため、上述した発光性の有機発光材料との積層が可能である。正孔輸送性の高分子系有機発光材料としては、ＰＥＤＯＴとアクセプター材料としてのショウノウスルホン酸（ＣＳＡ）の混合物、ポリアニリン［ＰＡＮＩ］とアクセプター材料としてのポリスチレンスルホン酸［ＰＳＳ］の混合物等が挙げられる。
【０１８４】
また、発光層は単色又は白色の発光を呈する構成とすることができる。白色発光材料を用いる場合には、画素の光放射側に特定の波長の光を透過するフィルター（着色層）を設けた構成としてカラー表示を可能にすることができる。
【０１８５】
白色に発光する発光層を形成するには、例えば、Ａｌｑ３、部分的に赤色発光色素であるナイルレッドをドープしたＡｌｑ３、Ａｌｑ３、ｐ−ＥｔＴＡＺ、ＴＰＤ（芳香族ジアミン）を蒸着法により順次積層することで白色を得ることができる。また、スピンコートを用いた塗布法によりＥＬを形成する場合には、塗布した後、真空加熱で焼成することが好ましい。例えば、正孔注入層として作用するポリ（エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）水溶液（ＰＥＤＯＴ／ＰＳＳ）を全面に塗布、焼成し、その後、発光層として作用する発光中心色素（１，１，４，４−テトラフェニル−１，３−ブタジエン（ＴＰＢ）、４−ジシアノメチレン−２−メチル−６−（ｐ−ジメチルアミノ−スチリル）−４Ｈ−ピラン（ＤＣＭ１）、ナイルレッド、クマリン６など）ドープしたポリビニルカルバゾール（ＰＶＫ）溶液を全面に塗布、焼成すればよい。
【０１８６】
発光層は単層で形成することもでき、ホール輸送性のポリビニルカルバゾール（ＰＶＫ）に電子輸送性の１，３，４−オキサジアゾール誘導体（ＰＢＤ）を分散させてもよい。また、３０ｗｔ％のＰＢＤを電子輸送剤として分散し、４種類の色素（ＴＰＢ、クマリン６、ＤＣＭ１、ナイルレッド）を適当量分散することで白色発光が得られる。ここで示した白色発光が得られる発光素子の他にも、発光層の材料を適宜選択することによって、赤色発光、緑色発光、または青色発光が得られる発光素子を作製することができる。
【０１８７】
なお、正孔輸送性の高分子系有機発光材料を、陽極と発光性の高分子系有機発光材料の間に挟んで形成すると、陽極からの正孔注入性を向上させることができる。一般にアクセプター材料と共に水に溶解させたものをスピンコート法などで塗布する。また、有機溶媒には不溶であるため、上述した発光性の有機発光材料との積層が可能である。正孔輸送性の高分子系有機発光材料としては、ＰＥＤＯＴとアクセプター材料としてのショウノウスルホン酸（ＣＳＡ）の混合物、ポリアニリン［ＰＡＮＩ］とアクセプター材料としてのポリスチレンスルホン酸［ＰＳＳ］の混合物等が挙げられる。
【０１８８】
さらに、発光層は、一重項励起発光材料の他、金属錯体などを含む三重項励起材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。
【０１８９】
三重項励起発光材料の一例としては、金属錯体をドーパントとして用いたものがあり、第三遷移系列元素である白金を中心金属とする金属錯体、イリジウムを中心金属とする金属錯体などが知られている。三重項励起発光材料としては、これらの化合物に限られることはなく、上記構造を有し、且つ中心金属に周期表の８〜１０属に属する元素を有する化合物を用いることも可能である。
【０１９０】
以上に掲げる発光層を形成する物質は一例であり、正孔注入輸送層、正孔輸送層、電子注入輸送層、電子輸送層、発光層、電子ブロック層、正孔ブロック層などの機能性の各層を適宜積層することで発光素子を形成することができる。また、これらの各層を合わせた混合層又は混合接合を形成しても良い。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、もっぱらこの目的用の電極層を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。
【０１９１】
上記のような材料で形成した発光素子は、順方向にバイアスすることで発光する。発光素子を用いて形成する表示装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイミングで順方向バイアスを印加して発光させることとなるが、ある一定期間は非発光状態となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を向上させることができる。発光素子では、一定駆動条件下で発光強度が低下する劣化や、画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードがあるが、順方向及び逆方向にバイアスを印加する交流的な駆動を行うことで、劣化の進行を遅くすることができ、発光装置の信頼性を向上させることができる。また、デジタル駆動、アナログ駆動どちらでも適用可能である。
【０１９２】
よって、図１６には図示していないが、素子を有する基板と対向する封止基板にカラーフィルタ（着色層）を形成してもよい。カラーフィルタ（着色層）は液滴吐出法によって選択的に形成することができる。カラーフィルタ（着色層）を用いると、高精細な表示を行うこともできる。カラーフィルタ（着色層）により、各ＲＧＢの発光スペクトルにおいてブロードなピークを鋭くなるように補正できるからである。
【０１９３】
以上、各ＲＧＢの発光を示す材料を形成する場合を説明したが、単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。カラーフィルタ（着色層）や色変換層は、例えば封止基板に形成し、基板へ張り合わせればよい。また上述したように、単色の発光を示す材料、カラーフィルタ（着色層）、及び色変換層のいずれも液滴吐出法により形成することができる。
【０１９４】
もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの表示装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示部が適しており、主に文字や記号を表示することができる。
【０１９５】
上記構成において、陰極としては、仕事関数が小さい材料を用いることが可能で、例えば、Ｃａ、Ａｌ、ＣａＦ２、ＭｇＡｇ、ＡｌＬｉ等が望ましい。電界発光層は、単層型、積層型、また層の界面がない混合型のいずれでもよい。またシングレット材料、トリプレット材料、又はそれらを組み合わせた材料や、有機化合物又は無機化合物を含む電荷注入輸送物質及び発光材料で形成し、その分子数から低分子系有機化合物、中分子系有機化合物（昇華性を有さず、且つ分子数が２０以下、又は連鎖する分子の長さが１０μｍ以下の有機化合物を指していう）、高分子系有機化合物から選ばれた一種又は複数種の層を含み、電子注入輸送性又は正孔注入輸送性の無機化合物と組み合わせてもよい。第１の電極層４８４、第２の電極層４６５、第１の電極層４７２、第２の電極層４７４は光を透過する透明導電膜を用いて形成し、例えばＩＴＯ、ＩＴＳＯの他、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いる。なお、第１の電極層４８４、第１の電極層４６３、第１の電極層４７２形成前に、酸素雰囲気中でのプラズマ処理や真空雰囲気下での加熱処理を行うとよい。隔壁（土手とも記す）は、珪素を含む材料、有機材料及び化合物材料を用いて形成する。また、多孔質膜を用いても良い。但し、アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。本実施の形態は、実施の形態１、実施の形態３と自由に組み合わせることが可能である。
【０１９６】
（実施の形態６）
次に、実施の形態３乃至５によって作製される表示パネルに駆動用のドライバ回路を実装する態様について説明する。
【０１９７】
まず、ＣＯＧ方式を採用した表示装置について、図２２（Ａ）を用いて説明する。基板２７００上には、文字や画像などの情報を表示する画素部２７０１が設けられる。複数の駆動回路が設けられた基板を、矩形状に分断し、分断後の駆動回路（ドライバＩＣとも表記）２７５１は、基板２７００上に実装される。図２２（Ａ）は複数のドライバＩＣ２７５１、該ドライバＩＣ２７５１の先にＦＰＣ２７５０を実装する形態を示す。また、分割する大きさを画素部の信号線側の辺の長さとほぼ同じにし、単数のドライバＩＣに、該ドライバＩＣの先にテープを実装してもよい。
【０１９８】
また、ＴＡＢ方式を採用してもよく、その場合は、図２２（Ｂ）で示すように複数のテープを貼り付けて、該テープにドライバＩＣを実装すればよい。ＣＯＧ方式の場合と同様に、単数のテープに単数のドライバＩＣを実装してもよく、この場合には、強度の問題から、ドライバＩＣを固定する金属片等を一緒に貼り付けるとよい。
【０１９９】
これらの表示パネルに実装されるドライバＩＣは、生産性を向上させる観点から、一辺が３００ｍｍから１０００ｍｍ以上の矩形状の基板上に複数個作り込むとよい。
【０２００】
つまり、基板上に駆動回路部と入出力端子を一つのユニットとする回路パターンを複数個形成し、最後に分割して取り出せばよい。ドライバＩＣの長辺の長さは、画素部の一辺の長さや画素ピッチを考慮して、長辺が１５〜８０ｍｍ、短辺が１〜６ｍｍの矩形状に形成してもよいし、画素領域の一辺、又は画素部の一辺と各駆動回路の一辺とを足した長さに形成してもよい。
【０２０１】
ドライバＩＣのＩＣチップに対する外形寸法の優位性は長辺の長さにあり、長辺が１５〜８０ｍｍで形成されたドライバＩＣを用いると、画素部に対応して実装するのに必要な数がＩＣチップを用いる場合よりも少なくて済み、製造上の歩留まりを向上させることができる。また、ガラス基板上にドライバＩＣを形成すると、母体として用いる基板の形状に限定されないので生産性を損なうことがない。これは、円形のシリコンウエハからＩＣチップを取り出す場合と比較すると、大きな優位点である
【０２０２】
また、図２５（Ｂ）のように走査線側駆動回路３７０２は基板上に一体形成される場合、画素部３７０１の外側の領域には、信号線側の駆動回路駆動回路が形成されたドライバＩＣが実装される。これらのドライバＩＣは、信号線側の駆動回路である。ＲＧＢフルカラーに対応した画素領域を形成するためには、ＸＧＡクラスで信号線の本数が３０７２本必要であり、ＵＸＧＡクラスでは４８００本が必要となる。このような本数で形成された信号線は、画素部３７０１の端部で数ブロック毎に区分して引出線を形成し、ドライバＩＣの出力端子のピッチに合わせて集められる。なお、図２５（Ｂ）における３７０４は信号線側入力端子である。
【０２０３】
ドライバＩＣは、基板上に形成された結晶質半導体により形成されることが好適であり、該結晶質半導体は連続発光のレーザ光を照射することで形成されることが好適である。従って、当該レーザ光を発生させる発振器としては、連続発光の固体レーザ又は気体レーザを用いる。連続発光のレーザを用いると、結晶欠陥が少なく、大粒径の多結晶半導体層を用いて、トランジスタを作成することが可能となる。また移動度や応答速度が良好なために高速駆動が可能で、従来よりも素子の動作周波数を向上させることができ、特性バラツキが少ないために高い信頼性を得ることができる。なお、さらなる動作周波数の向上を目的として、トランジスタのチャネル長方向とレーザ光の走査方向と一致させるとよい。これは、連続発光レーザによるレーザ結晶化工程では、トランジスタのチャネル長方向とレーザ光の基板に対する走査方向とが概ね並行（好ましくは−３０度以上３０度以下）であるときに、最も高い移動度が得られるためである。なおチャネル長方向とは、チャネル形成領域において、電流が流れる方向、換言すると電荷が移動する方向と一致する。このように作製したトランジスタは、結晶粒がチャネル方向に延在する多結晶半導体層によって構成される活性層を有し、このことは結晶粒界が概ねチャネル方向に沿って形成されていることを意味する。
【０２０４】
レーザ結晶化を行うには、レーザ光の大幅な絞り込みを行うことが好ましく、そのレーザ光の形状（ビームスポット）の幅は、ドライバＩＣの短辺の同じ幅の１ｍｍ以上３ｍｍ以下程度とすることがよい。また、被照射体に対して、十分に且つ効率的なエネルギー密度を確保するために、レーザ光の照射領域は、線状であることが好ましい。但し、ここでいう線状とは、厳密な意味で線を意味しているのではなく、アスペクト比の大きい長方形もしくは長楕円形を意味する。例えば、アスペクト比が２以上（好ましくは１０以上１００００以下）のものを指す。このように、レーザ光のレーザ光の形状（ビームスポット）の幅をドライバＩＣの短辺と同じ長さとすることで、生産性を向上させた表示装置の作製方法を提供することができる。
【０２０５】
図２２（Ａ）、（Ｂ）のように走査線駆動回路及び信号線駆動回路の両方として、ドライバＩＣを実装してもよい。その場合には、走査線側と信号線側で用いるドライバＩＣの仕様を異なるものにするとよい。
【０２０６】
画素領域は、信号線と走査線が交差してマトリクスを形成し、各交差部に対応してトランジスタが配置される。本発明は、画素領域に配置されるトランジスタとして、非晶質半導体又はセミアモルファス半導体をチャネル部としたＴＦＴを用いることを特徴とする。非晶質半導体は、プラズマＣＶＤ法やスパッタリング法等の方法により形成する。セミアモルファス半導体は、プラズマＣＶＤ法で３００℃以下の温度で形成することが可能であり、例えば、外寸５５０×６５０ｍｍの無アルカリガラス基板であっても、トランジスタを形成するのに必要な膜厚を短時間で形成するという特徴を有する。このような製造技術の特徴は、大画面の表示装置を作製する上で有効である。また、セミアモルファスＴＦＴは、ＳＡＳでチャネル形成領域を構成することにより２〜１０ｃｍ２／Ｖ・ｓｅｃの電界効果移動度を得ることができる。また本発明を用いると、パターンを所望の形状に制御性よく形成することができるので、このようなチャネル幅が短い微細な配線もショート等の不良が生じることなく安定的に形成することができる。画素を十分機能させるのに必要な電気特性を有するＴＦＴを形成できる。従って、このＴＦＴを画素のスイッチング用素子や、走査線側の駆動回路を構成する素子として用いることができる。従って、システムオンパネル化を実現した表示パネルを作製することができる。
【０２０７】
半導体層をＳＡＳで形成したＴＦＴを用いることにより、走査線側駆動回路も基板上に一体形成することができ、半導体層をＡＳで形成したＴＦＴを用いる場合には、走査線側駆動回路及び信号線側駆動回路の両方にドライバＩＣを実装するとよい。
【０２０８】
その場合には、走査線側と信号線側で用いるドライバＩＣの仕様を異なるものにすることが好適である。例えば、走査線側のドライバＩＣを構成するトランジスタには３０Ｖ程度の耐圧が要求されるものの、駆動周波数は１００ｋＨｚ以下であり、比較的高速動作は要求されない。従って、走査線側のドライバを構成するトランジスタのチャネル長（Ｌ）は十分大きく設定することが好適である。一方、信号線側のドライバＩＣのトランジスタには、１２Ｖ程度の耐圧があれば十分であるが、駆動周波数は３Ｖにて６５ＭＨｚ程度であり、高速動作が要求される。そのため、ドライバを構成するトランジスタのチャネル長などはミクロンルールで設定することが好適である。本発明を用いると、微細なパターン形成が制御性よくできるので、このようなミクロンルールにも十分に対応することが可能である。
【０２０９】
ドライバＩＣの実装方法は、特に限定されるものではなく、公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法を用いることができる。
【０２１０】
ドライバＩＣの厚さは、対向基板と同じ厚さとすることで、両者の間の高さはほぼ同じものとなり、表示装置全体としての薄型化に寄与する。また、それぞれの基板を同じ材質のもので作製することにより、この表示装置に温度変化が生じても熱応力が発生することなく、ＴＦＴで作製された回路の特性を損なうことはない。その他にも、本実施形態で示すようにＩＣチップよりも長尺のドライバＩＣで駆動回路を実装することにより、１つの画素領域に対して、実装されるドライバＩＣの個数を減らすことができる。
【０２１１】
以上のようにして、表示パネルに駆動回路を組み入れることができる。
【０２１２】
（実施の形態７）
本発明の表示装置に具備される保護回路の一例について説明する。
【０２１３】
図２２で示すように、外部回路と内部回路の間に保護回路２７１３を形成することができる。保護回路は、ＴＦＴ、ダイオード、抵抗素子及び容量素子等から選択された１つ又は複数の素子によって構成されるものであり、以下にはいくつかの保護回路の構成とその動作について説明する。まず、外部回路と内部回路の間に配置される保護回路であって、１つの入力端子に対応した保護回路の等価回路図の構成について、図２４を用いて説明する。図２４（Ａ）に示す保護回路は、ｐチャネル型薄膜トランジスタ７２２０、７２３０、容量素子７２１０、７２４０、抵抗素子７２５０を有する。抵抗素子７２５０は２端子の抵抗であり、一端には入力電圧Ｖｉｎ（以下、Ｖｉｎと表記）が、他端には低電位電圧ＶＳＳ（以下、ＶＳＳと表記）が与えられる。
【０２１４】
図２４（Ｂ）に示す保護回路は、ｐチャネル型薄膜トランジスタ７２２０、７２３０を、整流性を有するダイオード７２６０、７２７０で代用した等価回路図である。図２４（Ｃ）に示す保護回路は、ｐチャネル型薄膜トランジスタ７２２０、７２３０を、ＴＦＴ７３５０、７３６０、７３７０、７３８０で代用した等価回路図である。また、上記とは別の構成の保護回路として、図２４（Ｄ）に示す保護回路は、抵抗７２８０、７２９０と、ｎチャネル型薄膜トランジスタ７３００を有する。図２４（Ｅ）に示す保護回路は、抵抗７２８０、７２９０、ｐチャネル型薄膜トランジスタ７３１０及びｎチャネル型薄膜トランジスタ７３２０を有する。保護回路を設けることで電位の急激な変動を防いで、素子の破壊又は損傷を防ぐことができ、信頼性が向上する。なお、上記保護回路を構成する素子は、耐圧に優れた非晶質半導体により構成することが好ましい。本実施の形態は  、上記の実施の形態と自由に組み合わせることが可能である。
【０２１５】
本実施の形態は、実施の形態１乃至６とそれぞれ組み合わせて用いることが可能である。
【０２１６】
（実施の形態８）
本実施の形態で示す表示パネルの画素の構成について、図１７に示す等価回路図を参照して説明する。本実施の形態では、画素の表示素子として発光素子（ＥＬ素子）を用いる例を示す。
【０２１７】
図１７（Ａ）に示す画素は、列方向に信号線７１０及び電源線７１１、電源線７１２、電源線７１３、行方向に走査線７１４が配置される。また、ＴＦＴ７０１は、スイッチング用ＴＦＴ、ＴＦＴ７０３は駆動用ＴＦＴ、ＴＦＴ７０４は電流制御用ＴＦＴであり、他に容量素子７０２及び発光素子７０５を有する。
【０２１８】
図１７（Ｃ）に示す画素は、ＴＦＴ７０３のゲート電極が、行方向に配置された電源線７１５に接続される点が異なっており、それ以外は図１７（Ａ）に示す画素と同じ構成である。つまり、図１７（Ａ）（Ｃ）に示す両画素は、同じ等価回路図を示す。しかしながら、列方向に電源線７１２が配置される場合（図１７（Ａ））と、行方向に電源線７１５が配置される場合（図１７（Ｃ））では、各電源線は異なるレイヤーの導電体層で形成される。ここでは、ＴＦＴ７０３のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図１７（Ａ）（Ｃ）として分けて記載する。
【０２１９】
図１７（Ａ）（Ｃ）に示す画素の特徴として、画素内にＴＦＴ７０３、ＴＦＴ７０４が直列に接続されており、ＴＦＴ７０３のチャネル長Ｌ３、チャネル幅Ｗ３、ＴＦＴ７０４のチャネル長Ｌ４、チャネル幅Ｗ４は、Ｌ３／Ｗ３：Ｌ４／Ｗ４＝５〜６０００：１を満たすように設定される点が挙げられる。６０００：１を満たす場合の一例としては、Ｌ３が５００μｍ、Ｗ３が３μｍ、Ｌ４が３μｍ、Ｗ４が１００μｍの場合がある。また本発明を用いると、微細な所望の形状に加工できるので、このようなチャネル幅が短い微細な配線も、ショート等の不良が生じることなく安定的に形成することができる。よって、図１７（Ａ）（Ｃ）のような画素を十分機能させるのに必要な電気特性を有するＴＦＴを形成でき、表示能力の優れた信頼性の高い表示パネルを作製することが可能となる。
【０２２０】
なお、ＴＦＴ７０３は、飽和領域で動作し発光素子７０５に流れる電流値を制御する役目を有し、ＴＦＴ７０４は線形領域で動作し発光素子７０５に対する電流の供給を制御する役目を有する。両ＴＦＴは同じ導電型を有していると作製工程上好ましい。またＴＦＴ７０３には、エンハンスメント型だけでなく、ディプリーション型のＴＦＴを用いてもよい。上記構成を有する本発明は、ＴＦＴ７０４が線形領域で動作するために、ＴＦＴ７０４のＶＧＳの僅かな変動は発光素子７０５の電流値に影響を及ぼさない。つまり、発光素子７０５の電流値は、飽和領域で動作するＴＦＴ７０３により決定される。上記構成を有する本発明は、ＴＦＴの特性バラツキに起因した発光素子の輝度ムラを改善して画質を向上させた表示装置を提供することができる。
【０２２１】
図１７（Ａ）〜（Ｄ）に示す画素において、ＴＦＴ７０１は、画素に対するビデオ信号の入力を制御するものであり、ＴＦＴ７０１がオンして、画素内にビデオ信号が入力されると、容量素子７０２にそのビデオ信号が保持される。なお図１７（Ａ）（Ｃ）には、容量素子７０２を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などでまかなうことが可能な場合には、特に容量素子７０２を設けなくてもよい。
【０２２２】
発光素子７０５は、２つの電極間に電界発光層が挟まれた構造を有し、順バイアス方向の電圧が印加されるように、画素電極と対向電極の間（陽極と陰極の間）に電位差が設けられる。電界発光層は有機材料や無機材料等の広汎に渡る材料により構成され、この電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と、三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。
【０２２３】
図１７（Ｂ）に示す画素は、ＴＦＴ７０６と走査線７１６を追加している以外は、図１７（Ａ）に示す画素構成と同じである。同様に、図１７（Ｄ）に示す画素は、ＴＦＴ７０６と走査線７１６を追加している以外は、図１７（Ｃ）に示す画素構成と同じである。
【０２２４】
ＴＦＴ７０６は、新たに配置された走査線７１６によりオン又はオフが制御される。ＴＦＴ７０６がオンになると、容量素子７０２に保持された電荷は放電し、ＴＦＴ７０４がオフする。つまり、ＴＦＴ７０６の配置により、強制的に発光素子７０５に電流が流れない状態を作ることができる。従って、図１７（Ｂ）（Ｄ）の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、デューティ比を向上することが可能となる。
【０２２５】
図１７（Ｅ）に示す画素は、列方向に信号線７５０、電源線７５１、電源線７５２、行方向に走査線７５３が配置される。また、ＴＦＴ７４１はスイッチング用ＴＦＴ、ＴＦＴ７４３は駆動用ＴＦＴであり、他に容量素子７４２及び発光素子７４４を有する。図１７（Ｆ）に示す画素は、ＴＦＴ７４５と走査線７５４を追加している以外は、図１７（Ｅ）に示す画素構成と同じである。なお、図１７（Ｆ）の構成も、ＴＦＴ７４５の配置により、デューティ比を向上することが可能となる。
【０２２６】
以上のように、本発明を用いると、配線等のパターンを形成不良を生じることなく精密に安定して形成することが出来るので、ＴＦＴに高い電気的特性や信頼性をも付与することができ、使用目的に合わせて画素の表示能力を向上するための応用技術にも十分対応できる。
【０２２７】
本実施の形態は、実施の形態１、実施の形態３、実施の形態５乃至７とそれぞれ組み合わせて用いることが可能である。
【０２２８】
（実施の形態９）
本実施の形態を図１１を用いて説明する。図１１は、本発明を適用して作製されるＴＦＴ基板２８００を用いてＥＬ表示モジュールを構成する一例を示している。図１１において、ＴＦＴ基板２８００上には、画素により構成された画素部が形成されている。
【０２２９】
図１１では、画素部の外側であって、駆動回路と画素との間に、画素に形成されたものと同様なＴＦＴ又はそのＴＦＴのゲートとソース若しくはドレインの一方とを接続してダイオードと同様に動作させた保護回路部２８０１が備えられている。駆動回路２８０９は、単結晶半導体で形成されたドライバＩＣ、ガラス基板上に多結晶半導体膜で形成されたスティックドライバＩＣ、若しくはＳＡＳで形成された駆動回路などが適用されている。
【０２３０】
ＴＦＴ基板２８００は、液滴吐出法で形成されたスペーサ２８０６ａ、スペーサ２８０６ｂを介して封止基板２８２０と固着されている。スペーサは、基板の厚さが薄く、また画素部の面積が大型化した場合にも、２枚の基板の間隔を一定に保つために設けておくことが好ましい。ＴＦＴ２８０２、ＴＦＴ２８０３とそれぞれ接続する発光素子２８０４、発光素子２８０５上であって、ＴＦＴ基板２８００と封止基板２８２０との間にある空隙には少なくとも可視領域の光に対して透光性を有する樹脂材料を充填して固体化しても良いし、無水化した窒素若しくは不活性気体を充填させても良い。
【０２３１】
図１１では発光素子２８０４、発光素子２８０５、発光素子２８１５を上面放射型（トップエミッション型）の構成とした場合を示し、図中に示す矢印の方向に光を放射する構成としている。各画素は、画素を赤色、緑色、青色として発光色を異ならせておくことで、多色表示を行うことができる。また、このとき封止基板２８２０側に各色に対応した着色層２８０７ａ、着色層２８０７ｂ、着色層２８０７ｃを形成しておくことで、外部に放射される発光の色純度を高めることができる。また、画素を白色発光素子として着色層２８０７ａ、着色層２８０７ｂ、着色層２８０７ｃと組み合わせても良い。
【０２３２】
駆動回路２８０９は外部回路基板２８１１とＴＦＴ基板２８００の一端に設けられた配線基板２８１０で接続される。また、ＴＦＴ基板２８００に接して若しくは近接させて、ヒートパイプ２８１３と放熱板２８１２を設け、放熱効果を高める構成としても良い。
【０２３３】
なお、図１１では、トップエミッションのＥＬモジュールとしたが、発光素子の構成や外部回路基板の配置を変えてボトムエミッション構造、もちろん上面、下面両方から光が放射する両面放射構造としても良い。トップエミッション型の構成の場合、隔壁となる絶縁層を着色しブラックマトリクスとして用いてもよい。この隔壁は液滴吐出法により形成することができ、ポリイミドなどの樹脂材料に、顔料系の黒色樹脂やカーボンブラック等を混合させて形成すればよく、その積層でもよい。
【０２３４】
また、ＥＬ表示モジュールは、位相差板や偏光板を用いて、外部から入射する光の反射光を遮断するようにしてもよい。また上面放射型の表示装置ならば、隔壁となる絶縁層を着色しブラックマトリクスとして用いてもよい。この隔壁は液滴吐出法などによっても形成することができ、顔料系の黒色樹脂や、ポリイミドなどの樹脂材料に、カーボンブラック等を混合させてもよく、その積層でもよい。液滴吐出法によって、異なった材料を同領域に複数回吐出し、隔壁を形成してもよい。位相差板、位相差板としてはλ／４とλ／２とを用い、光を制御できるように設計すればよい。構成としては、ＴＦＴ素子基板側から純に、発光素子、封止基板（封止材）、位相差板、位相差板（λ／４、λ／２）、偏光板という構成になり、発光素子から放射された光は、これらを通過し偏光板側より外部に放射される。この位相差板や偏光板は光が放射される側に設置すればよく、両面放射される両面放射型の表示装置であれば両方に設置することもできる。また、偏光板の外側に反射防止膜を有していても良い。これにより、より高繊細で精密な画像を表示することができる。
【０２３５】
ＴＦＴ基板２８００において、画素部が形成された側にシール材や接着性の樹脂を用いて樹脂フィルムを貼り付けて封止構造を形成してもよい。本実施の形態では、ガラス基板を用いるガラス封止を示したが、樹脂による樹脂封止、プラスチックによるプラスチック封止、フィルムによるフィルム封止、など様々な封止方法を用いることができる。樹脂フィルムの表面には水蒸気の透過を防止するガスバリア膜を設けておくと良い。フィルム封止構造とすることで、さらなる薄型化及び軽量化を図ることができる。
【０２３６】
本実施の形態は、実施の形態１、実施の形態３、実施の形態５乃至８とそれぞれ組み合わせて用いることが可能である。
【０２３７】
（実施の形態１０）
本実施の形態を図１５（Ａ）及び図１５（Ｂ）を用いて説明する。図１５（Ａ）、図１５（Ｂ）は、本発明を適用して作製されるＴＦＴ基板２６００を用いて液晶表示モジュールを構成する一例を示している。
【０２３８】
図１５（Ａ）は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシール材２６０２により固着され、その間に画素部２６０３と液晶層２６０４が設けられ表示領域を形成している。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側には偏光板２６０６、偏光板２６０７、レンズフィルム２６１３が配設されている。光源は冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、駆動回路２６０８とフレキシブル配線基板２６０９によりＴＦＴ基板２６００と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢモードなどを用いることができる。
【０２３９】
なかでも、本発明で作製する表示装置は高速応答が可能なＯＣＢモードを用いることでより高性能化することができる。図１５（Ｂ）は図１５（Ａ）の液晶表示モジュールにＯＣＢモードを適用した一例であり、ＦＳ−ＬＣＤ（Ｆｉｅｌｄ  ｓｅｑｕｅｎｔｉａｌ−ＬＣＤ）となっている。ＦＳ−ＬＣＤは、１フレーム期間に赤色発光と緑色発光と青色発光をそれぞれ行うものであり、時間分割を用いて画像を合成しカラー表示を行うことが可能である。また、各発光を発光ダイオードまたは冷陰極管等で行うので、カラーフィルタが不要である。よって、３原色のカラーフィルターを並べる必要がないため同じ面積で９倍の画素を表示できる。一方、１フレーム期間に３色の発光を行うため、液晶の高速な応答が求められる。本発明の表示装置に、ＦＳ方式、及びＯＣＢモードを適用すると、一層高性能で高画質な表示装置、また液晶テレビジョン装置を完成させることができる。
【０２４０】
ＯＣＢモードの液晶層は、いわゆるπセル構造を有している。πセル構造とは、液晶分子のプレチルト角がアクティブマトリクス基板と対向基板との基板間の中心面に対して面対称の関係で配向された構造である。πセル構造の配向状態は、基板間に電圧が印加されていない時はスプレイ配向となり、電圧を印加するとベンド配向に移行する。さらに電圧を印加するとベンド配向の液晶分子が両基板と垂直に配向し、光が透過する状態となる。なお、ＯＣＢモードにすると、従来のＴＮモードより約１０倍速い高速応答性を実現できる。
【０２４１】
また、ＦＳ方式に対応するモードとして、高速動作が可能な強誘電性液晶（ＦＬＣ：Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）を用いたＨＶ−ＦＬＣ、ＳＳ−ＦＬＣなども用いることができる。ＯＣＢモードは粘度の比較的低いネマチック液晶が用いられ、ＨＶ−ＦＬＣ、ＳＳ−ＦＬＣには、スメクチック液晶が用いられるが、液晶材料としては、ＦＬＣ、ネマチック液晶、スメクチック液晶などの材料を用いることができる。
【０２４２】
また、液晶表示モジュールの高速光学応答速度は、液晶表示モジュールのセルギャップを狭くすることで高速化する。また液晶材料の粘度を下げることでも高速化できる。上記高速化は、ＴＮモードの液晶表示モジュールの画素領域の画素、またはドットピッチが３０μｍ以下の場合に、より効果的である。
【０２４３】
図１５（Ｂ）の液晶表示モジュールは透過型の液晶表示モジュールを示しており、光源として赤色光源２９１０ａ、緑色光源２９１０ｂ、青色光源２９１０ｃが設けられている。光源は赤色光源２９１０ａ、緑色光源２９１０ｂ、青色光源２９１０ｃをそれぞれオンオフを制御するために、制御部２９１２が設置されている。制御部２９１２によって、各色の発光は制御され、液晶に光は入射し、時間分割を用いて画像を合成し、カラー表示が行われる。
【０２４４】
以上のように本発明を用いると、高繊細、高信頼性の液晶表示モジュールを作製することができる。
【０２４５】
本実施の形態は、実施の形態１、実施の形態４、実施の形態６、実施の形態７とそれぞれ組み合わせて用いることが可能である。
【０２４６】
（実施の形態１１）
本発明によって形成される表示装置によって、テレビジョン装置を完成させることができる。図２１はテレビジョン装置の主要な構成を示すブロック図を示している。表示パネルには、図２５（Ａ）で示すような構成として画素部６０１のみが形成されて走査線側駆動回路６０３と信号線側駆動回路６０２とが、図２２（Ｂ）のようなＴＡＢ方式により実装される場合と、図２２（Ａ）のようなＣＯＧ方式により実装される場合と、図２５（Ｂ）に示すようにＴＦＴを形成し、画素部６０１と走査線側駆動回路６０３を基板上に一体形成し信号線側駆動回路６０２を別途ドライバＩＣとして実装する場合、また図２５（Ｃ）のように画素部６０１と信号線側駆動回路６０２と走査線側駆動回路６０３を基板上に一体形成する場合などがあるが、どのような形態としても良い。
【０２４７】
その他の外部回路の構成として、映像信号の入力側では、チューナ６０４で受信した信号のうち、映像信号を増幅する映像信号増幅回路６０５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路６０６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路６０７などからなっている。コントロール回路６０７は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路６０８を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。
【０２４８】
チューナ６０４で受信した信号のうち、音声信号は、音声信号増幅回路６０９に送られ、その出力は音声信号処理回路６１０を経てスピーカー６１３に供給される。制御回路６１１は受信局（受信周波数）や音量の制御情報を入力部６１２から受け、チューナ６０４や音声信号処理回路６１０に信号を送出する。
【０２４９】
これらの液晶表示モジュール、ＥＬ表示モジュールを、図２０（Ａ）、（Ｂ）に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。図１１のようなＥＬ表示モジュールを用いると、ＥＬテレビジョン装置を、図１５（Ａ）、図１５（Ｂ）のような液晶表示モジュールを用いると、液晶テレビジョン装置を完成することができる。表示モジュールにより主画面２００３が形成され、その他付属設備としてスピーカー部２００９、操作スイッチなどが備えられている。このように、本発明によりテレビジョン装置を完成させることができる。
【０２５０】
筐体２００１に表示用パネル２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン装置２００６により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部２００７が設けられていても良い。
【０２５１】
また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を視野角の優れたＥＬ表示用パネルで形成し、サブ画面を低消費電力で表示可能な液晶表示用パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を液晶表示用パネルで形成し、サブ画面をＥＬ表示用パネルで形成し、サブ画面は点滅可能とする構成としても良い。本発明を用いると、このような大型基板を用いて、多くのＴＦＴや電子部品を用いても、信頼性の高い表示装置とすることができる。
【０２５２】
図２０（Ｂ）は例えば２０〜８０インチの大型の表示部を有するテレビジョン装置であり、筐体２０１０、表示部２０１１、操作部であるリモコン装置２０１２、スピーカー部２０１３等を含む。本発明は、表示部２０１１の作製に適用される。図２０（Ｂ）のテレビジョン装置は、壁かけ型となっており、設置するスペースを広く必要としない。
【０２５３】
勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。
【０２５４】
（実施の形態１２）
本発明を適用して、様々な表示装置を作製することができる。即ち、それら表示装置を表示部に組み込んだ様々な電子機器に本発明を適用できる。
【０２５５】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの例を図１９に示す。
【０２５６】
図１９（Ａ）は、パーソナルコンピュータであり、本体２１０１、筐体２１０２、表示部２１０３、キーボード２１０４、外部接続ポート２１０５、ポインティングマウス２１０６等を含む。本発明は、表示部２１０３の作製に適用される。本発明を用いると、小型化し、配線等が精密化しても、信頼性の高い高画質な画像を表示することができる。
【０２５７】
図１９（Ｂ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２２０１、筐体２２０２、表示部Ａ２２０３、表示部Ｂ２２０４、記録媒体（ＤＶＤ等）読み込み部２２０５、操作キー２２０６、スピーカー部２２０７等を含む。表示部Ａ２２０３は主として画像情報を表示し、表示部Ｂ２２０４は主として文字情報を表示するが、本発明は、これら表示部Ａ、Ｂ２２０３、２２０４の作製に適用される。本発明を用いると、小型化し、配線等が精密化しても、信頼性の高い高画質な画像を表示することができる。
【０２５８】
図１９（Ｃ）は携帯電話であり、本体２３０１、音声出力部２３０２、音声入力部２３０３、表示部２３０４、操作スイッチ２３０５、アンテナ２３０６等を含む。本発明により作製される表示装置を表示部２３０４に適用することで、小型化し、配線等が精密化する携帯電話であっても、信頼性の高い高画質な画像を表示できる。
【０２５９】
図１９（Ｄ）はビデオカメラであり、本体２４０１、表示部２４０２、筐体２４０３、外部接続ポート２４０４、リモコン受信部２４０５、受像部２４０６、バッテリー２４０７、音声入力部２４０８、接眼部２４０９、操作キー２４１０等を含む。本発明は、表示部２４０２に適用することができる。本発明により作製される表示装置を表示部２４０２に適用することで、小型化し、配線等が精密化するビデオカメラであっても、信頼性の高い高画質な画像を表示できる。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
（実施の形態１３）
【０２６０】
本発明によりプロセッサチップ（無線チップ、無線プロセッサ、無線メモリ、無線タグともよぶ）として機能する半導体装置を形成することができる。本発明の半導体装置の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。
【０２６１】
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指し、プロセッサチップ９０を設けることができる（図２６（Ａ）参照）。証書類とは、運転免許証、住民票等を指し、プロセッサチップ９１を設けることができる（図２６（Ｂ）参照）。身の回り品とは、鞄、眼鏡等を指し、プロセッサチップ９７を設けることができる（図２６（Ｃ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指し、プロセッサチップ９３を設けることができる（図２６（Ｄ）参照）。書籍類とは、書物、本等を指し、プロセッサチップ９４を設けることができる（図２６（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指、プロセッサチップ９５を設けることができる（図２６（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指し、プロセッサチップ９６を設けることができる（図２６（Ｇ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等を指す。
【０２６２】
紙幣、硬貨、有価証券類、証書類、無記名債券類等にプロセッサチップを設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等にプロセッサチップを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等にプロセッサチップを設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。プロセッサチップの設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。
【０２６３】
また、本発明より形成することが可能なプロセッサチップを、物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、荷札に設けられるプロセッサチップに記録された情報を、ベルトコンベアの脇に設けられたリーダライタで読み取ることで、流通過程及び配達先等の情報が読み出され、商品の検品や荷物の分配を簡単に行うことができる。
【０２６４】
本発明より形成することが可能なプロセッサチップの構造について図２７を用いて説明する。プロセッサチップは、薄膜集積回路９３０３及びそれに接続されるアンテナ９３０４とで形成される。また、薄膜集積回路及びアンテナは、カバー材９３０１、９３０２により挟持される。薄膜集積回路９３０３は、接着剤を用いてカバー材に接着してもよい。図２７においては、薄膜集積回路９３０３の一方が、接着剤９３２０を介してカバー材９３０１に接着されている。
【０２６５】
薄膜集積回路９３０３は、上記実施の形態のいずれかで示すＴＦＴと同様に形成され、公知の剥離工程により剥離してカバー材に設ける。本実施の形態ではアンテナ９３０４を形成する配線層は、絶縁層９３１１及び絶縁層９３２１に埋め込まれるように形成される。絶縁層９３１１及び絶縁層９３２１に開口部を形成し、絶縁層９３２１上に表面のぬれ性を制御されたマスク層を形成する。マスク層は、フッ素を含むガス雰囲気中にプラズマ処理を行うことよって、配線層９３２３を形成する導電性材料を含む組成物に対するぬれ性が低くなるように加工処理される。液状の導電性材料を含む組成物は、組成物に対してぬれ性の低いマスク表面には付着せず、又は、付着しても安定せずに、相対的にぬれ性の高い開口部へと充填される。このように、導電性材料を含む組成物が充填されるので、配線層が安定して制御性よく形成でき、材料のロスも防げる。また、絶縁層９３１１及び絶縁層９３２１に、孔を有する絶縁層を用いると、孔に配線層９３２３の一部が充填されるように形成されるため、配線層９３２３は絶縁層９３１１，絶縁層９３２１、薄膜集積回路９３０３の有する電極層に密着性よく形成される。また、薄膜集積回路９３０３に用いられる半導体素子はこれに限定されない。例えば、ＴＦＴの他に、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタなどを用いることができる。
【０２６６】
図２７で示すように、薄膜集積回路９３０３のＴＦＴ上には絶縁層９３１１が形成され、絶縁層９３１１を介してＴＦＴに接続するアンテナ９３０４が形成される。また、絶縁層９３１１及びアンテナ９３０４上には、窒化珪素膜等からなるバリア膜９３１２が形成されている。
【０２６７】
アンテナ９３０４は、金、銀、銅等の導電体を有する液滴を液滴吐出法により吐出し、乾燥焼成して形成する。液滴吐出法によりアンテナを形成することで、工程数の削減が可能であり、それに伴うコスト削減が可能である。
【０２６８】
カバー材９３０１、９３０２は、封止フィルム（ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる）、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と、接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどを用いることが好ましい。封止フィルムは、熱圧着により、被処理体と封止処理が行われるものであり、封止処理を行う際には、封止フィルムの最表面に設けられた接着層か、又は最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧により接着する。
【０２６９】
また、カバー材に紙、繊維、カーボングラファイト等の焼却無公害素材を用いることにより、使用済みプロセッサチップの焼却、又は裁断することが可能である。また、これらの材料を用いたプロセッサチップは、焼却しても有毒ガスを発生しないため、無公害である。
【０２７０】
なお、図２７では、接着剤９３２０を介してカバー材９３０１にプロセッサチップを設けているが、該カバー材９３０１の代わりに、物品にプロセッサチップを貼付けて、使用しても良い。
【図面の簡単な説明】
【０２７１】
【図１】本発明を説明する概念図。
【図２】本発明を説明する概念図。
【図３】本発明を用いた半導体装置の作製方法を説明する図。
【図４】本発明を用いた半導体装置の作製方法を説明する図。
【図５】本発明を用いた表示装置を説明する図。
【図６】本発明を用いた表示装置の作製方法を説明する図。
【図７】本発明を用いた表示装置の作製方法を説明する図。
【図８】本発明を用いた表示装置の作製方法を説明する図。
【図９】本発明を用いた表示装置を説明する図。
【図１０】本発明を用いたＥＬ表示パネル説明する図。
【図１１】本発明を用いたＥＬ表示モジュールの構成例を説明する断面図。
【図１２】本発明を用いた表示装置を説明する図。
【図１３】本発明を用いた表示装置を説明する図。
【図１４】本発明を用いた液晶表示パネルを説明する図。
【図１５】本発明を用いた液晶表示モジュールの構成例を説明する断面図。
【図１６】本発明を用いた表示装置の作製方法を説明する図。
【図１７】本発明を用いたＥＬ表示パネルに適用できる画素の構成を説明する回路図。
【図１８】本発明に適用できる発光素子の構成を説明する図。
【図１９】本発明が適用される電子機器を示す図。
【図２０】本発明が適用される電子機器を示す図。
【図２１】本発明が適用される電子機器の主要な構成を示すブロック図。
【図２２】本発明を用いた表示装置の上面図。
【図２３】本発明に適用することのできる液滴滴下装置の構成を説明する図。
【図２４】本発明が適用される保護回路を示す図。
【図２５】本発明を用いた表示装置の上面図。
【図２６】本発明が適用される半導体装置を示す図。
【図２７】本発明が適用される半導体装置を示す図。
【図２８】従来例を示す図。
【図２９】本発明に適用することのできる液滴吐出装置の構成を説明する図。
【符号の説明】
【０２７２】
２０          対向基板
３０          ＴＦＴ基板
３２          シール材
３３          液晶
３４          バリア層
３５          マーカー
４０          制御装置
４１          マーカー
４２          撮像手段
４３          ヘッド
９０          プロセッサチップ
９１          プロセッサチップ
９３          プロセッサチップ
９４          プロセッサチップ
９５          プロセッサチップ
９６          プロセッサチップ
９７          プロセッサチップ
１００        基板
１０１        配線層
１０２        絶縁層
１０３        絶縁層
１０４        絶縁層
１０５ａ      マスク層
１０５ｂ      マスク層
１０６        開口部
１０７ａ      マスク層
１０７ｂ      マスク層
１０７ｃ      マスク層
１０８ａ      開口部
１０８ｂ      開口部
１０９ａ      低ぬれ性領域
１０９ｂ      低ぬれ性領域
１０９ｃ      低ぬれ性領域
１１０ａ      導電層
１１０ｂ      導電層
１１１ａ      配線層
１１１ｂ      配線層
１１２ａ      液滴吐出装置
１１２ｂ      液滴吐出装置
１２１ａ      導電層
１２１ｂ      導電層
１２２        絶縁層
１２３        孔
１２４        絶縁層
１２５        孔
１５０        基板
１５１ａ      素子分離領域
１５１ｂ      素子分離領域
１５１ｃ      素子分離領域
１５２ａ      ゲート絶縁層
１５２ｂ      ゲート絶縁層
１５３ａ      ゲート電極層
１５３ｂ      ゲート電極層
１５４ａ      サイドウォール
１５４ｂ      サイドウォール
１５４ｃ      サイドウォール
１５４ｄ      サイドウォール
１５５ａ      ソース領域又はドレイン領域
１５５ｂ      ソース領域又はドレイン領域
１５５ｃ      ソース領域又はドレイン領域
１５５ｄ      ソース領域又はドレイン領域
１５６ａ      ソース領域又はドレイン領域
１５６ｂ      ソース領域又はドレイン領域
１５６ｃ      ソース領域又はドレイン領域
１５６ｄ      ソース領域又はドレイン領域
１５７        絶縁層
１５８ａ      マスク層
１５８ｂ      マスク層
１５８ｃ      マスク層
１５８ｄ      マスク層
１５８ｅ      マスク層
１５９ａ      開口部
１５９ｂ      開口部
１５９ｃ      開口部
１５９ｄ      開口部
１６０        液滴吐出法
１６１ａ      低ぬれ性領域
１６１ｂ      低ぬれ性領域
１６１ｃ      低ぬれ性領域
１６１ｄ      低ぬれ性領域
１６１ｅ      低ぬれ性領域
１６２ａ      導電層
１６２ｂ      導電層
１６２ｃ      導電層
１６２ｄ      導電層
１６３ａ      ソース電極層又はドレイン電極層
１６３ｂ      ソース電極層又はドレイン電極層
１６３ｃ      ソース電極層又はドレイン電極層
１６３ｄ      ソース電極層又はドレイン電極層
１６５        絶縁層
１６６        絶縁層
１６７        絶縁層
１６８ａ      低ぬれ性領域
１６８ｂ      低ぬれ性領域
１６８ｃ      低ぬれ性領域
１６８ｄ      低ぬれ性領域
１６８ｅ      低ぬれ性領域
１６９        液滴吐出法
１７０ａ      ＭＯＳトランジスタ
１７０ｂ      ＭＯＳトランジスタ
１７１ａ      導電層
１７１ｂ      導電層
１７１ｃ      導電層
１７１ｄ      導電層
１７２ａ      配線層
１７２ｂ      配線層
１７２ｃ      配線層
１７２ｄ      配線層
１８０        絶縁層
１８１        絶縁層
１８２        絶縁層
２００        基板
２２１        偏光板
２２２        絶縁層
２２３        絶縁層
２２４        配線層
２２５        画素電極層
２２６        絶縁層
２３０        絶縁膜
２３１        ソース電極層又はドレイン電極層
２３２        容量配線層
２３３        ゲート配線層
２３５        ｎチャネル型薄膜トランジスタ
２３６        ｐチャネル型薄膜トランジスタ
２３７        ｎチャネル型薄膜トランジスタ
２３７        薄膜トランジスタ
２４４        液晶層
２４５        絶縁層
２４６        導電体層
２４７        着色層
２４８        対向基板
２５０        偏光板
２５１        シール材
２５２        端子電極層
２５３        異方性導電膜
２５４        ＦＰＣ
２６０        画素領域
２６１ａ      走査線駆動領域
２６１ｂ      走査線駆動領域
２６２        信号線駆動回路
２７５        スペーサ
３００        基板
３０１        ゲート電極層
３０２        ゲート電極層
３０３        ゲート電極層
３０４        第１の電極層
３０５ａ      ゲート絶縁層
３０５ｂ      ゲート絶縁層
３０６        非晶質半導体膜
３０７        金属膜
３０８        ｎ型を有する半導体膜
３０９        結晶性半導体膜
３１０        結晶性半導体膜
３１１        ｎ型を有する半導体膜
３１２        半導体層
３１３        半導体層
３１４        半導体層
３１５        ｎ型を有する半導体層
３１６        ｎ型を有する半導体層
３１７        ｎ型を有する半導体層
３１８ａ      マスク層
３１８ｂ      マスク層
３１８ｃ      マスク層
３１８ｄ      マスク層
３１９        ｐ型を付与する不純物元素
３２０ａ      ｐ型の不純物領域
３２０ｂ      ｐ型の不純物領域
３２１        導電層
３２２        導電層
３２４ａ      ｎ型を有する半導体層
３２４ｂ      ｎ型を有する半導体層
３２５ａ      ｐ型を有する半導体層
３２５ｂ      ｐ型を有する半導体層
３２６          ｎ型を有する半導体層
３２７ａ      ソース電極層又はドレイン電極層
３２７ｂ      ソース電極層又はドレイン電極層
３２７ｃ      ソース電極層又はドレイン電極層
３２８        ソース電極層又はドレイン電極層
３３０        絶縁膜
３３５        ｎチャネル型薄膜トランジスタ
３３６        ｐチャネル型薄膜トランジスタ
３３７        ｎチャネル型薄膜トランジスタ
３３８        容量素子
３３９        絶縁層
３４０ａ      開口部
３４０ｂ      開口部
３４０ｃ      開口部
３４０ｄ      開口部
３４１        配線層
３４２        ゲート配線層
３４３        絶縁層
３４４        電界発光層
３４５        第２の電極層
３４６        充填剤
３４７        封止基板
３４８        シール材
３５２        端子電極層
３５３        異方性導電膜
３５４        ＦＰＣ
３６０ａ      ゲート電極層
３６０ｂ      ゲート電極層
３６１        半導体層
３６２        ｎ型を有する半導体層
３６３        導電層
３６４        ｎチャネル型薄膜トランジスタ
３６５ａ      ｎ型を有する半導体層
３６５ｂ      ｎ型を有する半導体層
３６６ａ      ソース電極層又はドレイン電極層
３６６ｂ      ソース電極層又はドレイン電極層
３６６ｃ      ソース電極層又はドレイン電極層
３６７        ゲート配線層
３７０        導電層
３７１        半導体層
３７２        半導体層
３７３        半導体層
３７５        半導体層
３８０ａ      液滴吐出装置
３８０ｂ      液滴吐出装置
３８０ｃ      液滴吐出装置
３８１        絶縁層
３８２ａ      マスク層
３８２ｂ      マスク層
３８２ｃ      マスク層
３８２ｄ      マスク層
３８２ｅ      マスク層
３８２ｆ      マスク層
３８３ａ      低ぬれ性領域
３８３ｂ      低ぬれ性領域
３８３ｃ      低ぬれ性領域
３８３ｄ      低ぬれ性領域
３８３ｅ      低ぬれ性領域
３８３ｆ      低ぬれ性領域
３８４ａ      導電層
３８４ｂ      導電層
３８４ｃ      導電層
３８５ａ      液滴吐出法
３８５ｂ      液滴吐出法
３８５ｃ      液滴吐出法
３８６        ソース電極層又はドレイン電極層
３９０        画素領域
３９１ａ      走査線駆動領域
３９１ｂ      走査線駆動領域
３９２        信号線駆動回路
３９３        接続領域
４６０        基板
４６１        薄膜トランジスタ
４６２        配線層
４６３        第１の電極層
４６４        電界発光層
４６５        第２の電極層
４７０        基板
４７１        薄膜トランジスタ
４７２        第１の電極層
４７３        電界発光層
４７４        第２の電極層
４７５        配線層
４８０        基板
４８１        薄膜トランジスタ
４８４        第１の電極層
４８５        電界発光層
４８６        第２の電極層
４８７ａ      ソース電極層又ドレイン電極層
４８７ｂ      ソース電極層又ドレイン電極層
４８８        配線層
４９３        ゲート電極層
４９４        半導体層
４９５ａ      ｎ型を有する半導体層
４９５ｂ      ｎ型を有する半導体層
４９６        チャネル保護層
４９７        ゲート絶縁膜
４９８        絶縁層
４９９        絶縁層
６０１        画素部
６０２        信号線側駆動回路
６０３        走査線側駆動回路
６０４        チューナ
６０５        映像信号増幅回路
６０６        映像信号処理回路
６０７        コントロール回路
６０８        信号分割回路
６０９        音声信号増幅回路
６１０        音声信号処理回路
６１１        制御回路
６１２        入力部
６１３        スピーカー
７０１        ＴＦＴ
７０２        容量素子
７０３        ＴＦＴ
７０４        ＴＦＴ
７０５        発光素子
７０６        ＴＦＴ
７１０        信号線
７１１        電源線
７１２        電源線
７１３        電源線
７１４        走査線
７１５        電源線
７１６        走査線
７４１        ＴＦＴ
７４２        容量素子
７４３        ＴＦＴ
７４４        発光素子
７４５        ＴＦＴ
７５０        信号線
７５１        電源線
７５２        電源線
７５３        走査線
７５４        走査線
８００        電極層
８０１        電極層
８０２        第３の層
８０３        第２の層
８０４        第１の層
８０５        電極層
８０６        電極層
８０７        電極層
８５０        第２の電極層
８６０        電界発光層
８７０        第１の電極層
１００１      半導体基板
１００２      絶縁膜
１００３      第１配線
１００４      層間絶縁膜
１００５      エッチング停止絶縁膜
１００６      配線間絶縁膜
１００７      レジスト膜
１００９      溝
１０１０      レジスト膜
１０１２      接続孔
１０２３      銅
１０２４      接続プラグ部
１０２５      第２配線
１４００      基板
１４０３      液滴吐出手段
１４０４      撮像手段
１４０５      ヘッド
１４０６      点線
１４０７      制御手段
１４０８      記憶媒体
１４０９      画像処理手段
１４１０      コンピュータ
１４１１      マーカー
１４１２      ヘッド
１４１３      材料供給源
１４１４      材料供給源
２００１      筐体
２００２      表示用パネル
２００３      主画面
２００４      モデム
２００５      受信機
２００６      リモコン装置
２００７      表示部
２００８      サブ画面
２００９      スピーカー部
２０１０      筐体
２０１１      表示部
２０１２      リモコン装置
２０１３      スピーカー部
２１０１      本体
２１０２      筐体
２１０３      表示部
２１０４      キーボード
２１０５      外部接続ポート
２１０６      ポインティングマウス
２２０１      本体
２２０２      筐体
２２０３      表示部Ａ
２２０４      表示部Ｂ
２２０５      記憶媒体読み込み部
２２０６      操作キー
２２０７      スピーカー部
２３０１      本体
２３０２      音声出力部
２３０３      音声入力部
２３０４      表示部
２３０５      操作スイッチ
２３０６      アンテナ
２４０１      本体
２４０２      表示部
２４０３      筐体
２４０４      外部接続ポート
２４０５      リモコン受信部
２４０６      受像部
２４０７      バッテリー
２４０８      音声入力部
２４０９      接眼部
２４１０      操作キー
２６００      ＴＦＴ基板
２６０１      対向基板
２６０２      シール材
２６０３      画素部
２６０４      液晶層
２６０５      着色層
２６０６      偏光板
２６０７      偏光板
２６０８      駆動回路
２６０９      フレキシブル配線基板
２６１０      冷陰極管
２６１１      反射板
２６１２      回路基板
２６１３      レンズフィルム
２７００      基板
２７０１      画素部
２７０２      画素
２７０３      走査線側入力端子
２７０４      信号線側入力端子
２７１３      保護回路
２７５０      ＦＰＣ
２７５１      ドライバＩＣ
２８００      ＴＦＴ基板
２８０１      保護回路部
２８０２      ＴＦＴ
２８０３      ＴＦＴ
２８０４      発光素子
２８０５      発光素子
２８０６ａ    スペーサ
２８０６ｂ    スペーサ
２８０７ａ    着色層
２８０７ｂ    着色層
２８０７ｃ    着色層
２８０９      駆動回路
２８１０      配線基板
２８１１      外部回路基板
２８１２      放熱板
２８１３      ヒートパイプ
２８１５      発光素子
２８２０      封止基板
２９１０ａ    赤色光源
２９１０ｂ    緑色光源
２９１０ｃ    青色光源
２９１２      制御部
３７００      基板
３７０１      画素部
３７０２      走査線側駆動回路
３７０４      信号線側入力端子
４７００      ガラス基板
４７０１      画素部
４７０２      走査線駆動回路
４７０４      信号線駆動回路
７２１０      容量素子
７２２０      ｐチャネル型薄膜トランジスタ
７２３０      ｐチャネル型薄膜トランジスタ
７２４０      容量素子
７２５０      抵抗素子
７２６０      ダイオード
７２７０      ダイオード
７２８０      抵抗
７２９０      抵抗
７３００      ｎチャネル型薄膜トランジスタ
７３１０      ｐチャネル型薄膜トランジスタ
７３２０      ｎチャネル型薄膜トランジスタ
７３５０      ＴＦＴ
７３６０      ＴＦＴ
７３７０      ＴＦＴ
７３８０      ＴＦＴ
９３０１      カバー材
９３０２      カバー材
９３０３      薄膜集積回路
９３０４      アンテナ
９３１１      絶縁層
９３１２      バリア膜
９３２０      接着剤
９３２１      絶縁層
９３２３      配線層
【図１】
2006186332.tif 000003
【図２】
2006186332.tif 000004
【図３】
2006186332.tif 000005
【図４】
2006186332.tif 000006
【図５】
2006186332.tif 000007
【図６】
2006186332.tif 000008
【図７】
2006186332.tif 000009
【図８】
2006186332.tif 000010
【図９】
2006186332.tif 000011
【図１０】
2006186332.tif 000012
【図１１】
2006186332.tif 000013
【図１２】
2006186332.tif 000014
【図１３】
2006186332.tif 000015
【図１４】
2006186332.tif 000016
【図１５】
2006186332.tif 000017
【図１６】
2006186332.tif 000018
【図１７】
2006186332.tif 000019
【図１８】
2006186332.tif 000020
【図１９】
2006186332.tif 000021
【図２０】
2006186332.tif 000022
【図２１】
2006186332.tif 000023
【図２２】
2006186332.tif 000024
【図２３】
2006186332.tif 000025
【図２４】
2006186332.tif 000026
【図２５】
2006186332.tif 000027
【図２６】
2006186332.tif 000028
【図２７】
2006186332.tif 000029
【図２８】
2006186332.tif 000030
【図２９】
2006186332.tif 000031