(57)【要約】      （修正有）【課題】ダンピング抵抗でありながら高周波側において減衰特性を付加した電子部品を提供する。ここで、減衰特性を付加したとしても、ＣＲフィルタに比べて、移相特性を平坦な特性として、信号の波形歪みを少なくする。【解決手段】電子部品は、樹脂基板と、該樹脂基板の上に接着された、厚みが１μｍ以上の金属からなる接地電極と、該接地電極の上に形成された誘電体層と、該誘電体層の上に形成された、体積抵抗が１μΩｍ以上１Ωｍ以下の抵抗体からなるパターニング形成された信号ラインと、を有することを特徴とする。【選択図】図１
2006186209.tif 000002
【特許請求の範囲】
【請求項１】
樹脂基板と、
該樹脂基板の上に接着された、厚みが１μｍ以上の金属からなる接地電極と、
該接地電極の上に形成された誘電体層と、
該誘電体層の上に形成された、体積抵抗が１μΩｍ以上１Ωｍ以下の抵抗体からなるパターニング形成された信号ラインと、
を有することを特徴とする電子部品。
【請求項２】
前記誘電体層は、厚みが１μｍ以下であることを特徴とする請求項１記載の電子部品。
【請求項３】
前記樹脂基板は、ガラス転移温度が２００℃以上の耐熱性樹脂からなることを特徴とする請求項１又は２記載の電子部品。
【請求項４】
前記耐熱性樹脂は、ポリイミド樹脂であることを特徴とする請求項３記載の電子部品。
【請求項５】
前記信号ラインは、厚みが１μｍ以下であり、且つ、ニッケル・クロム合金を主体とした金属材料からなることを特徴とする請求項１、２、３又は４記載の電子部品。
【請求項６】
前記誘電体層及び前記信号ラインは、物理気相成長法又は化学気相成長法等の薄膜技術を用いて形成されていることを特徴とする請求項１、２、３、４又は５記載の電子部品。
【請求項７】
一体の前記樹脂基板上に、前記接地電極、前記誘電体層及び前記信号ラインとからなるコンデンサを複数形成し、アレー化したことを特徴とする請求項１、２、３、４、５又は６記載の電子部品。
【請求項８】
前記樹脂基板は、前記接地電極、前記誘電体層及び前記信号ラインとからなるコンデンサが形成された面に、外部接続用の電極を有し、且つ、該外部接続用の電極が実装基板にフリップチップ実装されるための電極であることを特徴とする請求項１、２、３、４、５、６又は７記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル回路等の信号ラインにおいて挿入される抵抗器に係り、特にＩＣ等の出力部に直列に挿入されるダンピング抵抗に関する。
【背景技術】
【０００２】
ダンピング抵抗は、電子回路において、信号のスイッチング・ノイズや電磁波ノイズを低減させたり、信号の反射やオーバーシュート、アンダーシュートなどを抑えたりするために、伝送ライン上に直列に挿入される数十Ω程度の抵抗である。ダンプ（ｄａｍｐ）とは、減衰させる、という意味である。バッファの出力と伝送ラインのインピーダンスをマッチングさせ、さらにライン上に流れる電流を減少させることによって、信号の遷移を緩やかにするという働きがある。
【０００３】
ダンピング抵抗は、パーソナルコンピュータ等のデジタル機器のバッファ回路の出力や、メモリの駆動用のＩＣの出力部などによく使われている。
【０００４】
高域ノイズを低減させるためには、ＣＲフィルタ（例えば特許文献１〜特許文献３を参照。）が用いられている。また、ノイズ対策を施した受動素子基板（例えば特許文献４を参照。）も用いられている。さらに、高域ノイズを低減させるためのＬＣフィルタ用の薄膜コンデンサ（例えば特許文献５を参照。）も用いられている。
【特許文献１】特開平５−２７５９５９号公報
【特許文献２】実開平６−１９３１４号公報
【特許文献３】特開平１０−９７９５３号公報
【特許文献４】特開２００１−１６８５３４号公報
【特許文献５】特開２００３−１２４０６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、高周波ノイズの空間への不要輻射低減というＥＭＣの観点からみると、ダンピング抵抗は基本的に単なる抵抗体あるため、特に高周波帯における減衰量は十分ではない。また、ダンピング抵抗は一般的に、信号波形に大きな歪みや減衰を与えないようにするため、あまり大きな抵抗値は設定されない。
【０００６】
一方、デジタル回路における高周波成分を減衰させる方法として、ＬＣ構成のノイズ部品が使用される場合もある。しかし、ＬＣ構成のノイズ部品は高周波帯において減衰量が大きい反面、その移相特性により波形を歪ませてしまう場合があり、使用するに当たってはデジタル回路の動作状況と、ＥＭＣとしての効果を比較しながら対症療法的に使用しなければならない。
【０００７】
また、このようなＥＭＣの問題は、製品が完成するまでわからない場合が多々ある。マザーボードのパターンが既に完成している状況で、新たに部品を追加して実装するパターンが無い場合も多く、製品設計の最終段階で重大な問題に陥ってしまう場合があった。
【０００８】
また、薄膜技術を利用した電子部品の基板として、例えばシリコン基板を用いた場合、一般的にシリコン基板と電極層との密着性が悪く、熱ストレスによって信頼性が低下するため、それらの間に密着層となる中間層を設ける必要がある。このため工程が複雑化していた。さらに、実装時におけるマザーボードからの熱ストレスにより、接続用電極にも応力が係り、これによっても実装後の信頼性が低下する問題が指摘されていた。
【０００９】
そこで本発明は、ダンピング抵抗でありながら高周波側において減衰特性を付加した電子部品を提供することを課題とする。ここで、減衰特性を付加したとしても、ＣＲフィルタに比べて、移相特性を平坦な特性として、信号の波形歪みを少なくすることも併せて課題とする。電子部品に減衰特性と平坦な移相特性を付与することにより、急峻なデジタル信号の変動を抑制すると共に、ＥＭＣにおける不要輻射となる高周波成分を減衰するものとする。さらに、実装時におけるマザーボードからの熱ストレスを緩和し、実装後の信頼性の低下を防止することを課題とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明者らは、（１）電子部品の基板として、樹脂基板を使用することでマザーボートとの熱ストレスを緩和し、（２）コンデンサの一方側の電極で樹脂基板と接合する電極をハンドリングしやすい金属箔以上の厚さとし、これを樹脂基板に接着させることで密着不足の問題を解決し、（３）さらにコンデンサの他方側の電極を抵抗体としてダンピング抵抗とすることとした。すなわち、本発明に係る電子部品は、樹脂基板と、該樹脂基板の上に接着された、厚みが１μｍ以上の金属からなる接地電極と、該接地電極の上に形成された誘電体層と、該誘電体層の上に形成された、体積抵抗が１μΩｍ以上１Ωｍ以下の抵抗体からなるパターニング形成された信号ラインと、を有することを特徴とする。
【００１１】
前記誘電体層は、厚みが１μｍ以下であることが好ましい。誘電体層を薄くすることにより目的の容量を得ることができる。また、熱ストレスによる膨張収縮に追従しやすくなる。
【００１２】
前記樹脂基板は、ガラス転移温度が２００℃以上の耐熱性樹脂からなることが好ましい。ここで前記耐熱性樹脂は、ポリイミド樹脂であることが好ましい。樹脂基板に接地電極を接着したのちに誘電体層を形成することを考慮したものである。
【００１３】
本発明に係る電子部品では、前記信号ラインは、厚みが１μｍ以下であり、且つ、ニッケル・クロム合金を主体とした金属材料からなることが好ましい。厚みを１μｍ以下とすることで信号ラインのパターニングが容易となり、また細かい配線も形成しやすい。よって、回路における信号ラインのインピーダンスやノイズの状況等により抵抗値の設定をある程度変えることができる。
【００１４】
本発明に係る電子部品では、前記誘電体層及び前記信号ラインは、物理気相成長法（ＰＶＤ法）又は化学気相成長法（ＣＶＤ法）等の薄膜技術を用いて形成されていることが好ましい。厚さが１μｍ以下であっても高品質の薄膜が形成される。特に信号ラインについては、抵抗体膜の材料の選定が容易となり、抵抗体膜の材料の抵抗値の設定をある程度変化させることが可能である。
【００１５】
さらに本発明に係る電子部品では、一体の前記樹脂基板上に、前記接地電極、前記誘電体層及び前記信号ラインとからなるコンデンサを複数形成し、アレー化した場合が包含される。アレー化により更なる高密度実装が可能となる。
【００１６】
本発明に係る電子部品では、前記樹脂基板は、前記接地電極、前記誘電体層及び前記信号ラインとからなるコンデンサが形成された面に、外部接続用の電極を有し、且つ、該外部接続用の電極が実装基板にフリップチップ実装されるための電極である場合が包含される。
【発明の効果】
【００１７】
本発明の電子部品は、ダンピング抵抗でありながら高周波側において減衰特性を有する。またＣＲフィルタに比べ、平坦な移相特性を持つため信号の波形歪みが少ない。さらに減衰特性と平坦な移相特性を共に有するため、急峻なデジタル信号の変動を抑制すると共に、ＥＭＣにおける不要輻射となる高周波成分を減衰する。また、実装時におけるマザーボード等の実装基板からの熱ストレスを受け難いため、実装後の信頼性が高い。
【発明を実施するための最良の形態】
【００１８】
以下、本発明に実施の形態を示して本発明を詳細に説明するが、本発明はこれらの記載に限定して解釈されない。なお、図中、同一部材には同一符号を付している。
【００１９】
図１に本実施形態に係る電子部品の基本構成を示した分解斜視図を示す。本実施形態に係る電子部品１００は、樹脂基板１と、樹脂基板１の上に接着された、厚みが１μｍ以上の金属からなる接地電極２ａと、接地電極２ａの上に形成された誘電体層３と、誘電体層３の上に形成された、体積抵抗が１μΩｍ以上１Ωｍ以下の抵抗体からなるパターニング形成された信号ライン４と、を有する。接地電極２ａと信号ライン４に誘電体層３が挟まれた構造を有し、その挟まれた箇所においてコンデンサが形成されている。
【００２０】
本実施形態に係る電子部品１００では、低周波域では信号ライン４に電流が流れ、高周波域ではコンデンサを介して接地電極２ａに電流が流れる。したがって、高周波域では信号ライン４にノイズがのりにくくなる。
【００２１】
樹脂基板１としては、その材料について制限はないが、誘電体層を形成する時に加熱処理が必要なため、耐熱性のある樹脂が好ましく、ガラス転移温度が２００℃以上の樹脂が適当である。これを満たす耐熱性樹脂としては、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂、フッ素樹脂等を挙げられるが、ポリイミド樹脂がより好ましい。樹脂基板１の厚みは、特に制限はないが、例えば０．３〜１ｍｍである。なお、樹脂基板とすることで加工性が良い。
【００２２】
接地電極２ａとしては、その材料に関しては限定する必要はないが、合金を含む金属を材質とし、導電性の面から銅が好ましい。またニッケル、銀としても良い。またこれらを主成分として含む合金であっても良い。接地電極２ａの厚みは１μｍ以上とし、接地電極２ａはハンドリングしやすい程度の厚さを少なくとも有した導体箔とすることが好ましい。導体箔の厚みについては、エッチング加工に対応させ、ラインとスペースの間隔をそれぞれ５０μｍ以下で形成できるようにするために、薄い方がより好ましい。しかしながら、導体箔である接地電極２ａを樹脂基板１に接着させる際、導体箔をハンドルするためには５μｍ以上程度の厚みが必要となる。従って、導体箔の厚みについては、５μｍ以上、一般的に配線基板で使用されている約３５μｍ程度以下が好ましい。
【００２３】
接地電極２ａを導体箔とすることで、接着剤により樹脂基板１に強固に固定することが可能となる。したがって、接地電極２ａと樹脂基板１との間にマッチング層（中間層）を設けなくても良い。なお、接着剤としては例えばエポキシ系接着剤、ポリイミド系接着剤がある。本実施形態においては、この導体箔と樹脂基板との間の接着強度を利用して、本実施形態に係る電子部品を構成する接地電極及び外部接続用の電極として利用することができる。ここで接地電極２ａは配線及び部品搭載電極を兼ねている。
【００２４】
図１に示された本実施形態に係る電子部品においては、樹脂基板１上に接着された金属箔である接地電極２ａからエッチングにより分割された導体パターン２ｂ，２ｃが形成されている。導体パターン２ｂ，２ｃは、信号ラインと接続され且つ配線接続用の電極となる。
【００２５】
誘電体層３は、電極箔である接地電極２ａの上に形成されている。誘電体材料については限定されたものではなく、積層方向で対向する電極間を絶縁できる誘電体層であれば良く、有機材料又は無機材料であっても良い。誘電体の材料としては、例えばＳｉＯ２を主体とした材料が考えられる。また、アルミナ（Ａｌ２Ｏ３）、マグネシア（ＭｇＯ）、フォルステライト（２ＭｇＯ・ＳｉＯ２）、ステアタイト（ＭｇＯ・ＳｉＯ２）、ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）、ベリリア（ＢｅＯ）、ジルコニア（ＺｒＯ２）、窒化アルミニウム（ＡｌＮ）、窒化シリコン（Ｓｉ３Ｎ４）、炭化シリコン（ＳｉＣ）が例示できる。コンデンサ容量取得を更に優先する場合はＢａ、Ｓｒ、Ｔｉ系の誘電体材料を利用することも可能である。例えば、ＢａＴｉＯ３、（ＢａｘＣａ１−ｘ）ＴｉＯ３、（ＢａｘＳｒ１−ｘ）ＴｉＯ３、ＰｂＴｉＯ３、Ｐｂ（ＺｒｘＴｉ１−ｘ）３等のペロブスカイト構造を持った（強）誘電体材料がある。さらにＰｂ（Ｍｇ１／３Ｎｉ２／３）Ｏ３等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、Ｂｉ４Ｔｉ３Ｏ１２、ＳｒＢｉ２Ｔａ２Ｏ９等に代表されるビスマス層状化合物、（ＳｒｘＢａ１−ｘ）Ｎｂ２Ｏ６、ＰｂＮｂ２Ｏ６等に代表されるタングステンブロンズ型強誘電体材料が用いられる。この中でも、（ＢａｘＳｒ１−ｘ）ＴｉＯ３、ＢａＴｉＯ３やＰＺＴ等のペロブスカイト構造を持った強誘電体材料が、誘電率が高く比較的低温での合成が容易であるため好ましい。
【００２６】
また、誘電体層３の薄さにより目的の容量を得ようとする場合は、スパッタリング法などのＰＶＤ法、又は、ＣＶＤ法などの薄膜技術を用いて形成された誘電体薄膜とすることが好ましい。但し、誘電体層３は、用いる基板が樹脂基板１であるために、３００℃以下の低温で成膜させる必要がある。一般的に薄膜をスパッタリング法で低温成膜させる場合、先ずは基板を固定するフォルダーを冷却して基板の温度上昇を抑える方法が用いられるが、スパッタリングされた粒子が基板に付着する際の局所的な温度上昇は避けられないため、樹脂基板１の表面にダメージを与えやすい。しかし、本実施形態に係る電子部品１００は、樹脂基板１上に導体箔である接地電極２ａを接着しているため、接地電極２ａが樹脂基板１に対して保護層として機能する。そのため、樹脂基板１にダメージを与えることなく、誘電体層３を安定的に成膜させることが可能である。なお、導体箔に誘電体層を形成した後、樹脂基板に接着することとしても良い。
【００２７】
誘電体層３は、目的の容量を得ようとする観点から厚みが１μｍ以下、好ましくは２０〜５００ｎｍ、より好ましくは、３０〜２５０ｎｍとすると良い。２０ｎｍ未満の場合では誘電体の結晶性が悪く比誘電率が小さくなる場合があり、また、リークの可能性もある。また、誘電体層の厚みを１μｍ以下とすることで、熱膨張収縮に対する基板への追従性が向上する。特に本実施形態に係る電子部品１００は、樹脂基板１の熱膨張収縮量がセラミック基板等の無機基板と比較すると大きいため、熱膨張収縮に対する追従性は大きいほど好ましい。さらに、誘電体層３に必要に応じてパターニングを形成しても良い。誘電体層３をパターニングする場合、厚さが薄いことにより、細線のパターニングも可能となる。
【００２８】
誘電体層３は、単層であっても良いが、積層化してその各層間に内部電極を設けて、積層型コンデンサとなるように形成しても良い。なお、各内部電極の導通はスルーホールを設けて接続することで行なっても良い。このとき、内部電極は、銅、銀等の金属導体をスパッタリング等のＰＶＤ法により薄膜電極とすることが好ましい。
【００２９】
誘電体層３もエッチング等の手法によりパターニングを行なって、導体パターン２ｂ，２ｃを露出させると共に、接地電極２ａの一部２ｄ，２ｅを露出させる。
【００３０】
信号ライン４は、誘電体層３上に形成されている。信号ライン４は、体積抵抗が１μΩｍ以上１Ωｍ以下の金属皮膜の抵抗体からなる。信号ライン４を抵抗体で形成する理由は、ダンピング抵抗とするためであり、信号ライン４は、信号ライン４、接地電極２ａ及び誘電体層３とからなるコンデンサにおいて、一方の電極として機能すると共にダンピング抵抗としての配線の機能も果たしている。したがって、体積抵抗が１Ωｍを超える場合には、抵抗が大きすぎて信号波形に大きな減衰を与えすぎ、１μΩｍ未満の場合にはダンピング抵抗としての効果が薄い。なお、信号ラインの抵抗値自体は、抵抗体膜の厚さや信号ラインの幅、長さによって適宜調整する。回路における信号ラインのインピーダンスやノイズの状況等により抵抗値の設定をある程度変えることができる。信号ライン４となる抵抗体膜の材料としては、体積抵抗が上記範囲にあればいずれの材料でも良いが、ニッケル・クロム合金を主体とすることが好ましい。ニッケル・クロム合金としては、組成がＮｉ：６０〜９０％、Ｃｒ：１０〜３０％、Ｆｅ：０〜１０％のものがある。しかし、特に高抵抗である必要がある場合はＲｕ、Ｌｏ等の金属酸化物を主体とした抵抗体とすることも可能である。
【００３１】
信号ライン４は、まず誘電体層３の上に抵抗体膜を成膜し、その後、図１に示すような蛇行形等の抵抗体パターンを形成する。パターニングはフォトリソグラフ等の細かい配線が作成可能な手法により行なうことが好ましい。この抵抗体パターンの両端は、導体パターンの２ｂ，２ｃと電気的に接続される。また、このとき抵抗体パターンと、誘電体層を介して対向する接地電極２ａの対向部分との間でコンデンサ容量を形成させることができる。抵抗体パターンは、蛇行形の他、渦巻き形状であっても良い。
【００３２】
信号ライン４となる抵抗体膜は、誘電体層３と同様に、スパッタリング法や真空蒸着法などのＰＶＤ法又はＣＶＤ法などの薄膜技術を用いて形成されていることが好ましい。導体ペーストにより抵抗体膜を作製する場合よりも薄く且つ高品質にできるため、抵抗値の制御が容易であり、且つ、パターニングも容易となる。また、抵抗体膜の材料の選定が容易となり、抵抗体膜の材料の抵抗値の設定をある程度変化させることが可能である。
【００３３】
上記構成で本実施形態に係る電子部品の電気的な設計は完成するが、図１に示すように抵抗体膜からなる信号ライン４の保護のために保護膜５を形成してもよい。保護膜としては、例えば、シリカ膜、窒化珪素膜などをＰＶＤ法又はＣＶＤ法などの薄膜技術を用いて形成することができる。また、ポリイミド等の樹脂であっても良い。
【００３４】
本願実施形態に係る電子部品１００において、樹脂基板１は、接地電極２ａ、誘電体層３及び信号ライン４とからなるコンデンサが形成された面に、外部接続用の電極を有している。この外部接続用の電極はマザーボード等の実装基板にフリップチップ実装されるための電極となる。図２に本願実施形態に係る電子部品１００の概観図を示す。入力部ＩＮが図２における導体パターン２ｂであり、入力部ＩＮと同一平面上で対向する出力部ＯＵＴが図２における導体パターン２ｃであり、ＧＮＤは図２における接地電極２ａの一部の２ｄ，２ｅである。外部接続用の電極は、この場合、導体パターン２ｂ、導体パターン２ｃ又は接地電極２ａの一部２ｄ，２ｅである。
【００３５】
図３に本願実施形態に係る電子部品１００の実装状況を示す概略図を示す。本願実施形態に係る電子部品１００は、マザーボード１０に対して導体パターン２ｂ，２ｃで形成された電極と、導体パターン２ｄ，２ｅで形成された接地電極においてフリップチップ搭載される。接続部分１１ではハンダ接続される。導体パターン２ｂ，２ｃで形成された電極は、マザーボードの回路に接続されてダンピング抵抗を組み込んだこととなり、また導体パターン２ｄ，２ｅで形成された接地電極は、マザーボードを介して接地に接続される。この際、接地電極２ａは樹脂基板１に対して十分接着強度を持っているため、本電子部品はマザーボード１０に対して十分な部品固着強度を持たせることができる。一般にフリップチップ実装される部品は部品の素体とその外部接続用電極との接着強度が弱いため、その電極強度の設計が複雑となる。例えば、基板がＳｉの半導体でＣｕ等の金属材料をスパッタリング等で付着させる場合、ＳｉはＣｕ等の金属材料とは接着性が良好ではないため、多種の金属膜を多重化させたマッチング層を介して外部接続用電極を形成する場合がある。しかし、本願の構成であれば、マザーボート１０の構成と同様な樹脂基板１に電極箔からなる接地電極２ａを貼り付けた構造であるので、複雑な工程を考慮する必要がない。更にまた、マザーボード１０も本願電子部品１００も樹脂からなるため、基板の熱膨張係数を略同一にすることも可能である。従って、特にフリップチップ搭載する電子部品にとって、熱衝撃の試験等でマザーボードとの熱膨張差により生じる電子部品の前記接続電極における熱ストレスは緩和され、電子部品の接続電極における破壊等を心配する必要がなくなる。
【００３６】
図４は本実施形態に係る電子部品の他形態の分解斜視図を示す。図５は本実施形態に係る電子部品の他形態の概観図を示す。図４又は図５で示すように、本実施形態に係る電子部品２００は、本実施形態に係る電子部品１００に相当する素子を一つの素子として、一個の基板の中に複数集積（アレー化）した構造としたものである。通常、デジタル回路における各ＩＣとの通信に際し、複数のＩ／Ｏ線路により接続される場合が多々あり、現状のダンピング抵抗においてもこのようなアレー品が存在する。本実施形態に係る電子部品２００では、個々の素子に対して、接地電極を共通化させて基板の両端に出す形態とした。アレー化により、更なる高密度実装が可能となる。
【実施例】
【００３７】
図５に示した本実施形態に係る電子部品２００をデジタル回路等で使用されるダンピング抵抗として使用する。図６は本実施形態に係る電子部品２００のＩＮ−ＯＵＴ間の通過帯域特性を示した図である。なお、端子間の直流抵抗成分は１３３Ω、コンデンサ成分は１４ｐＦで構成している。比較のために上記コンデンサ成分を有さない、１３３Ωの通常のダンピング抵抗のＩＮ−ＯＵＴ間の通過帯域特性を図７に示した。
【００３８】
図６と図７を比較すると、本発明にかかるダンピング抵抗（図６）は従来のダンピング抵抗（図７）に比べ、高周波帯における減衰特性が極めて大きいことがわかる。一般的に矩形波等で構成されるデジタル信号は広い周波数成分を含有した周波数の合成によって成り立っているため、受動部品等を通過する際、各周波数成分に生じる移相差が図７に示すように小さいほど、矩形波の波形歪みは小さなものになる。しかし、前記移相差が大きくなるに従い矩形波の波形歪みは大きくなり、特に１８０度相当の移相差が生じると、本来、正であるはずの周波数成分が負になる等の変化を生じるため、本来の矩形波を大きく歪ませることになり、過大な電圧や急激な減衰がリンギングとして生じる。
【００３９】
図６の移相特性から本願実施例の構成のダンピング抵抗は１００ＭＨｚ以下のデジタル信号において問題なく使用することが可能である。これは矩形波の主たる周波数成分（５００ＭＨｚ以下）の周波数帯域において移相差（特性）が小さく、また、５００ＭＨｚ以上乃至は１ＧＨｚ以上の高周波成分は不要であり、むしろＥＭＣ対策の観点から対策されなければならない周波数帯となるからである。よって、移相差（特性）が小さいため、波形歪みによるデジタル回路の誤動作の心配がない。
【００４０】
一方、本願実施例のダンピング抵抗は、図６のＩＮ−ＯＵＴ間の通過帯域特性では、１ＧＨｚ以上の高周波側において大きな減衰特性を有するので、不要輻射を起こしやすい周波数成分を効果的に減衰できる。すなわちフィルタ特性を有している。よって、単にデジタル信号の減衰を行なうだけではなく、その高周波成分を除去することが可能である。
【００４１】
なお、前記した抵抗値とコンデンサ容量値については任意に設計が可能であり、抑制したい高周波成分・帯域にあわせて設計することができる。
【図面の簡単な説明】
【００４２】
【図１】本実施形態に係る電子部品の基本構成を示した分解斜視図を示す。
【図２】本実施形態の電子部品の概観図である。
【図３】本実施形態に係る電子部品の実装状況を示す概略図を示す。
【図４】本実施形態に係る電子部品の他形態の分解斜視図を示す。
【図５】本実施形態に係る電子部品の他形態の概観図を示す。
【図６】本実施形態に係る電子部品のＩＮ−ＯＵＴ間の通過帯域特性を示した図である。
【図７】コンデンサ成分を有さない、通常のダンピング抵抗のＩＮ−ＯＵＴ間の通過帯域特性を示した図である。
【符号の説明】
【００４３】
１，樹脂基板
２ａ，接地電極
２ｂ，２ｃ，導体パターン
２ｄ，２ｅ，接地電極２ａの一部
３，誘電体層
４，信号ライン
５，保護膜
１０，マザーボード
１１，接続箇所
１００，２００，電子部品
【図１】
2006186209.tif 000003
【図２】
2006186209.tif 000004
【図３】
2006186209.tif 000005
【図４】
2006186209.tif 000006
【図５】
2006186209.tif 000007
【図６】
2006186209.tif 000008
【図７】
2006186209.tif 000009