(57)【要約】【課題】従来の技術による諸問題を解決するため、クロック発生回路で平面表示装置の電磁妨害を低める方法及び装置を提供する。【解決手段】電磁妨害を低める方法は、第一正クロック信号と、第一正クロック信号とほぼ１８０度の位相差を有する第一負クロック信号を含む第一対のクロック信号を提供し、第二正クロック信号と、第二正クロック信号とほぼ１８０度の位相差を有する第二負クロック信号を含む第二対のクロック信号を提供するなどのステップを含む。そのうち第一正クロック信号は第二正クロック信号とほぼ１８０度の位相差を有し、第一負クロック信号は第二負クロック信号とほぼ１８０度の位相差を有する。【選択図】図４
2006091810.tif 000002
【特許請求の範囲】
【請求項１】
電磁妨害を低める方法は、
第一正クロック信号と、第一正クロック信号とほぼ１８０度の位相差を有する第一負クロック信号を含む第一対のクロック信号を提供し、
第二正クロック信号と、第二正クロック信号とほぼ１８０度の位相差を有する第二負クロック信号を含む第二対のクロック信号を提供するなどのステップを含み、そのうち第一正クロック信号は第二正クロック信号とほぼ１８０度の位相差を有し、第一負クロック信号は第二負クロック信号とほぼ１８０度の位相差を有することを特徴とする電磁妨害を低める方法。
【請求項２】
前記第一正クロック信号と第一負クロック信号は異なったスルーレートを有し、第二正クロック信号と第二負クロック信号は異なったスルーレートを有し、第一コモンモード電圧は第二コモンモード電圧のほぼ反対であって電磁妨害を低め、そのうち第一コモンモード電圧は第一対のクロック信号の相違したスルーレートによって生じ、第二コモンモード電圧は第二対のクロック信号の相違したスルーレートによって生じることを特徴とする請求項１記載の電磁妨害を低める方法。
【請求項３】
前記方法は更に、
第一正クロック信号から第一負クロック信号を引いて第一差動クロック信号を生じさせ、
第二正クロック信号から第二負クロック信号を引いて第二差動クロック信号を生じさせるなどのステップを含むことを特徴とする請求項１記載の電磁妨害を低める方法。
【請求項４】
前記方法は更に、
第一差動クロック信号によって第一開始パルスを生じさせ、
第二差動クロック信号によって第二開始パルスを生じさせるなどのステップを含むことを特徴とする請求項３記載の電磁妨害を低める方法。
【請求項５】
前記方法は更に、
第一開始パルスで第一駆動回路を駆動し、
第二開始パルスで第二駆動回路を駆動するなどのステップを含むことを特徴とする請求項３記載の電磁妨害を低める方法。
【請求項６】
タイミングコントローラーは、
第一正クロック信号と、第一正クロック信号とほぼ１８０度の位相差を有する第一負クロック信号を含む第一対のクロック信号を生じさせる第一クロック発生器と、
第二正クロック信号と、第二正クロック信号とほぼ１８０度の位相差を有する第二負クロック信号を含む第二対のクロック信号を生じさせる第二クロック発生器と、
第一対のクロック信号と第二対のクロック信号を伝送するための複数の信号トレースとを含み、そのうち第一正クロック信号は第二正クロック信号とほぼ１８０度の位相差を有し、第一負クロック信号は第二負クロック信号とほぼ１８０度の位相差を有することを特徴とするタイミングコントローラー。
【請求項７】
前記第一正クロック信号と第一負クロック信号は異なったスルーレートを有し、第二正クロック信号と第二負クロック信号は異なったスルーレートを有し、第一コモンモード電圧は第二コモンモード電圧のほぼ反対であって電磁妨害を低め、そのうち第一コモンモード電圧は第一対のクロック信号の相違したスルーレートによって生じ、第二コモンモード電圧は第二対のクロック信号の相違したスルーレートによって生じることを特徴とする請求項６記載のタイミングコントローラー。
【請求項８】
前記タイミングコントローラーは更に、
第一正クロック信号から第一負クロック信号を引いて第一差動クロック信号を生じさせる第一減算回路と、
第二正クロック信号から第二負クロック信号を引いて第二差動クロック信号を生じさせる第二減算回路とを含むことを特徴とする請求項６記載のタイミングコントローラー。
【請求項９】
前記タイミングコントローラーは更に、
第一差動クロック信号で第一開始パルスを生じさせる第一パルス発生器と、
第二差動クロック信号で第二開始パルスを生じさせる第二パルス発生器とを含むことを特徴とする請求項８記載のタイミングコントローラー。
【請求項１０】
前記タイミングコントローラーは更に、
第一開始パルスによって駆動される第一駆動回路と
第二開始パルスによって駆動される第二駆動回路とを含むことを特徴とする請求項９タイミングコントローラー。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は平面表示装置の電磁妨害を低める方法及び装置に関し、特にクロック発生回路で平面表示装置の電磁妨害を低める方法及び装置に関する。
【背景技術】
【０００２】
クロック発生回路は差動信号で複数のクロック信号を生じさせる。そのうちの一形態は図１を参照する。図１はＴ字型構成のＲＳＤＳ（ｒｅｄｕｃｅｄ  ｓｗｉｎｇ  ｄｉｆｆｅｒｅｎｔｉａｌ  ｓｉｇｎａｌｉｎｇ、登録商標）データバス１０を表す説明図である。ＲＳＤＳ規格０．９５改訂版によれば、ＲＳＤＳは一種の信号伝送規格であるとともに信号振幅が約２００ｍＶの差動インターフェイスである。ＲＳＤＳ規格はトランスミッターの出力信号またはレシーバーの入力信号の特性と、フラットパネルのタイミングコントローラーとコラムドライバーとの間のチップ・トゥ・チップインターフェイスのプロトコルを定めている。
【０００３】
図１によるＲＳＤＳデータバス回路１０は、複数のドライバー回路１４のタイミングを制御するタイミングコントローラー１２を有する。例えば、図１では８個のドライバー回路１４がある。タイミングコントローラー１２が開始パルスＳＰを第一ドライバー回路１４に送信した後、各ドライバー回路１４は開始パルスＳＰを次のドライバー回路１４に送信する。ドライバー回路１４は開始パルスＳＰを受信したら、アナログ方式でデジタルの差動データバス信号を駆動することができる。
【０００４】
図２を参照する。図２はタイミングコントローラー１２による開始パルスＳＰの発生を表すタイミング図である。まず、タイミングコントローラー１２は１対の差動クロック信号ＣＬＫＮとＣＬＫＰを発する。理想的には両クロック信号ＣＬＫＮとＣＬＫＰでは１８０度の位相差がある。両信号は同じスルーレートないし同じ波形を有する。クロック信号ＣＬＫＰからクロック信号ＣＬＫＮを引けば差動信号ＤＩＦＦが得られる。差動信号ＤＩＦＦはデータ伝送の根拠とされる。なお、開始パルスＳＰも差動信号ＤＩＦＦによって発生する。
【０００５】
図３を参照する。図３はクロック信号ＣＬＫＰとクロック信号ＣＬＫＮが平衡と不平衡状態におけるコモンモード電圧を表すタイミング図である。図３の上方における第一対の差動クロック信号は平衡である。両クロック信号は同じ波形を有し、その位相差は１８０度である。両クロック信号ＣＬＫＮ、ＣＬＫＰの瞬時平均値で図３における水平のコモンモード電圧ＶＣＭを生じさせる。すなわちコモンモード電圧を０と固定させる。
【０００６】
一方、図３の下方における第二対の差動クロック信号は不平衡である。不平衡になるのは、クロック信号ＣＬＫＮとＣＬＫＰのスルーレートが異なり、またはクロック信号ＣＬＫＮとＣＬＫＰの立ち上がる時点と立ち下がる時点に偏移があるからである。両信号が不平衡であれば、コモンモード電圧ＶＣＭは０にならない。しかし、コモンモード電圧ＶＣＭはＲＳＤＳデータバス回路１０の電磁妨害（ＥＭＩ）の主要原因である。電磁妨害はＲＳＤＳデータバス回路１０のデータ完全性を影響するのみならず、周辺回路も影響するのである。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
この発明は前述の問題を解決するため、クロック発生回路で平面表示装置の電磁妨害を低める方法及び装置を提供することを課題とする。
【課題を解決するための手段】
【０００８】
この発明による電磁妨害を低める方法は、第一正クロック信号と、第一正クロック信号とほぼ１８０度の位相差を有する第一負クロック信号を含む第一対のクロック信号を提供し、第二正クロック信号と、第二正クロック信号とほぼ１８０度の位相差を有する第二負クロック信号を含む第二対のクロック信号を提供するなどのステップを含む。そのうち第一正クロック信号は第二正クロック信号とほぼ１８０度の位相差を有し、第一負クロック信号は第二負クロック信号とほぼ１８０度の位相差を有する。
【０００９】
この発明は更にタイミングコントローラーを提供する。該タイミングコントローラーは、第一正クロック信号と、第一正クロック信号とほぼ１８０度の位相差を有する第一負クロック信号を含む第一対のクロック信号を生じさせる第一クロック発生器と、第二正クロック信号と、第二正クロック信号とほぼ１８０度の位相差を有する第二負クロック信号を含む第二対のクロック信号を生じさせる第二クロック発生器と、第一対のクロック信号と第二対のクロック信号を伝送するための複数の信号トレースとを含む。そのうち第一正クロック信号は第二正クロック信号とほぼ１８０度の位相差を有し、第一負クロック信号は第二負クロック信号とほぼ１８０度の位相差を有する。
【発明の効果】
【００１０】
この発明は２対の差動クロック信号を使用する。各対の信号における両信号を１８０度の位相差を持たせることによって、２対の差動クロック信号による両コモンモード電圧を絶対値が同じであって正負が反対な値となるようにさせる。よって両コモンモードによる電磁妨害を相殺させる。
【発明を実施するための最良の形態】
【００１１】
かかる方法及び装置の特徴を詳述するために、具体的な実施例を挙げ、図示を参照にして以下に説明する。
【００１２】
図４を参照する。図４はデュアルバス構成（ＳＸＧＡシステム）ＲＳＤＳデータバス回路を表す説明図である。図１におけるＲＳＤＳデータバス回路１０と同じく、図４におけるＲＳＤＳデータバス回路３０は、複数のドライバー回路３２、３４のタイミングを制御するタイミングコントローラー４０を含む。この発明では２組のドライバー回路３２、３４が使用される。図４では、左側のドライバー回路３２（第一から第四ドライバー回路）と右側のドライバー回路３４（第一から第四ドライバー回路）など８個のドライバー回路がある。
【００１３】
タイミングコントローラー４０は第一ドライバー回路３２に左開始パルスＳＰＬ、第五ドライバー回路３４に右開始パルスＳＰＲを提供する。そのため、この発明によるＲＳＤＳデータバス回路３０では２個の開始パルスが使用される。タイミングコントローラー４０による左開始パルスＳＰＬは第一ドライバー回路３２から第二、第三、第四ドライバー回路３２に順次に送信され、同じくタイミングコントローラー４０による右開始パルスＳＰＲは第五ドライバー回路３４から第六、第七、第八ドライバー回路３４に順次に送信される。ドライバー回路３２、３４のいずれかが開始パルスパルスＳＰＬまたはＳＰＲを受信したら、ドライバー回路はアナログ方式でデジタルの差動データバス信号を駆動できる。
【００１４】
図５と図６を参照する。図５はタイミングコントローラー４０を表す説明図であり、図６はタイミングコントローラー４０による左開始パルスＳＰＬと右開始パルスＳＰＲの発生を表すタイミング図である。タイミングコントローラー４０は第一対差動クロック信号ＲＣＬＫＮ、ＲＣＬＫＰを生じさせる第一クロック発生器４２を有し、第一対差動クロック信号ＲＣＬＫＮ、ＲＣＬＫＰは第一対の信号トレース６０、６２によって伝送される。タイミングコントローラー４０は更に第二対差動クロック信号ＬＣＬＫＮ、ＬＣＬＫＰを生じさせる第二クロック発生器４４を有し、第二対差動クロック信号ＬＣＬＫＮ、ＬＣＬＫＰは第二対の信号トレース６４、６６によって伝送される。
【００１５】
タイミングコントローラー４０は更に、クロック信号ＲＣＬＫＰからクロック信号ＲＣＬＫＮを引いて第一差動クロック信号ＲＤＩＦＦを生じさせる第一減算回路４６を有する。同じく、第二減算回路４８はクロック信号ＬＣＬＫＰからクロック信号ＬＣＬＫＮを引いて第二差動クロック信号ＬＤＩＦＦを生じさせる。第一パルス発生器５０と第二パルス発生器５２はそれぞれ第一差動クロック信号ＲＤＩＦＦと第二差動クロック信号ＬＤＩＦＦによって右開始パルスＳＰＲと左開始パルスＳＰＬを生じさせる。
【００１６】
図６によれば、クロック信号ＲＣＬＫＮとクロック信号ＲＣＬＫＰは１８０度の位相差を有する。同じく、クロック信号ＬＣＬＫＮとクロック信号ＬＣＬＫＰも１８０度の位相差を有する。第一対の差動クロック信号におけるクロック信号ＲＣＬＫＮと第二対の差動クロック信号におけるクロック信号ＬＣＬＫＮは１８０度の位相差を有し、第一対の差動クロック信号におけるクロック信号ＲＣＬＫＰと第二対の差動クロック信号におけるクロック信号ＬＣＬＫＰも１８０度の位相差を有する。この発明はこの特性を利用して電磁妨害を減少する。詳しい説明は以下の通りである。
【００１７】
図７を参照する。図７は差動クロック信号が不平衡である場合に生じたコモンモード電圧を表す説明図である。クロック信号ＲＣＬＫＮとＲＣＬＫＰは異なったスルーレートとデューティーサイクルを有するため、クロック信号ＲＣＬＫＮとＲＣＬＫＰの瞬時平均値こと右コモンモード電圧ＲＶＣＭは０として維持できない。そのため、この発明によるクロック信号ＬＣＬＫＮとＬＣＬＫＰは更に左コモンモード電圧ＬＶＣＭを生じさせる。右コモンモード電圧ＲＶＣＭと左コモンモード電圧ＬＶＣＭは同じ絶対値と位相を有するが、正負が反対である。図７では右コモンモード電圧ＲＶＣＭは負でない値となり、左コモンモード電圧ＬＶＣＭは正でない値となる。両コモンモード電圧ＲＶＣＭとＬＶＣＭは絶対値が同一であって正負が反対であるため、両コモンモード電圧による電磁妨害は相殺される。
【００１８】
図８を参照する。図８は４種類の類型における輻射場の強度を表す説明図である。Ａ類型はコモンモード輻射であり、１対の信号が同じ方向に伝送されるときに発生する。Ｂ類型は差動モード輻射であり、１対の信号が反対の方向に伝送されるときに発生する。Ａ類型とＢ類型では、１対の信号を伝送する両伝送ラインの間隔はＳである。Ｃ類型とＤ類型では２対の信号が使用される。各対の伝送ラインの間隔もＳであり、しかし２対の伝送ラインの間の間隔Ｓ１２はそれより大きいのである。Ｃ類型では２対の信号は同じ方向に伝送されるため、各対の信号が輻射効果を生じさせるほかにも、２対の信号も輻射効果を生じさせる。Ｄ類型では、第一対の信号の伝送方向と第二対の信号の伝送方向と反対である。
【００１９】
この発明は２対の差動信号ＲＣＬＫＮ、ＲＣＬＫＰとＬＣＫＬＮ、ＬＣＫＬＰを使用するため、Ｃ類型での輻射効果はこの発明における電磁妨害の主要原因となるはずである。周知される通りに、Ｃ類型の輻射効果がＤ類型の輻射効果をはるかに上回るのは普通である。しかし、この発明は右コモンモード電圧ＲＶＣＭと左コモンモード電圧の絶対値をほぼ一致にさせるため、Ｃ類型での輻射効果による電磁妨害を大幅に低めることができる。
【００２０】
図９を参照する。図９は電圧値と時間の相互関係を表すコモンモード電圧の模擬図である。図９の上半部はクロック信号ＲＣＬＫＮ、ＲＣＬＫＰと右コモンモード電圧ＲＶＣＭの波形を示し、図９の下半部はクロック信号ＬＣＬＫＮ、ＬＣＬＫＰと左コモンモード電圧ＬＶＣＭの波形を示す。右コモンモード電圧ＲＶＣＭと左コモンモード電圧ＬＶＣＭは同時に０または絶対値が同じであり正負が反対な値となる。そのため、右コモンモード電圧ＲＶＣＭと左コモンモード電圧ＬＶＣＭによる効果は相殺して電磁妨害を低める。
【００２１】
図１０を参照する。図１０はこの発明と従来の技術との電磁妨害を表す周波数領域での模擬図である。そのうち丸い点は１対の差動クロック信号を使用する従来の技術での電磁妨害値を示し、三角の点は２対の差動クロック信号を使用するこの発明での電磁妨害値を示す。図示は電磁妨害値と周波数との関係を示す。図示によれば、この発明では両コモンモード電圧による効果は相殺するため、各周波数においても従来の技術より電磁妨害値がはるかに小さいのである。
【００２２】
以上はこの発明に好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲に属するものとする。
【産業上の利用可能性】
【００２３】
この発明は２対の差動クロック信号を使用する。各対の信号における両信号を１８０度の位相差を持たせることによって、２対の差動クロック信号による両コモンモード電圧を絶対値が同じであって正負が反対な値となるようにさせる。よって両コモンモードによる電磁妨害を相殺させる。
【図面の簡単な説明】
【００２４】
【図１】従来のＴ字型構成のＲＳＤＳデータバスを表す説明図である。
【図２】タイミングコントローラーによる開始パルスの発生を表すタイミング図である。
【図３】クロック信号が平衡と不平衡状態におけるコモンモード電圧を表すタイミング図である。
【図４】この発明によるデュアルバス構成ＲＳＤＳデータバス回路を表す説明図である。
【図５】タイミングコントローラーを表す説明図である。
【図６】タイミングコントローラーによる左開始パルスと右開始パルスの発生を表すタイミング図である。
【図７】差動クロック信号が不平衡である場合に生じたコモンモード電圧を表す説明図である。
【図８】４種類の類型における輻射場の強度を表す説明図である。
【図９】電圧値と時間の相互関係を表すコモンモード電圧の模擬図である。
【図１０】この発明と従来の技術との電磁妨害を表す周波数領域での模擬図である。
【符号の説明】
【００２５】
１０、３０                    データバス回路
１２、４０                    タイミングコントローラー
１４、３２、３４              ドライバー回路
４２、４４                    クロック発生器
４６、４８                    減算回路
５０、５２                    パルス発生器
６０、６２、６４、６６        信号トレース
【図１】
2006091810.tif 000003
【図２】
2006091810.tif 000004
【図３】
2006091810.tif 000005
【図４】
2006091810.tif 000006
【図５】
2006091810.tif 000007
【図６】
2006091810.tif 000008
【図７】
2006091810.tif 000009
【図８】
2006091810.tif 000010
【図９】
2006091810.tif 000011
【図１０】
2006091810.tif 000012