(57)【要約】【課題】ＤＲＡＭなどの半導体素子のリセスゲート構造においてゲートとソース／ドレーン領域との間のオーバーラップによる非正常的な漏洩電流を減らすことができる非対称リセスされたゲートを有するＭＯＳＦＥＴ及びその製造方法を提供する。【解決手段】リセスされたゲートを有するＭＯＳＦＥＴは、半導体基板の所定深さに形成されたリセス領域と、前記リセス領域をギャップ充填して前記半導体基板に所定高さに形成され、前記ソース／ドレーン領域の中でいずれかの領域に対応するリセス領域とミスアラインされてリセスされたゲート電極と、前記リセスされたゲート電極の側面に形成されたスペーサーと、前記スペーサーにより露出した前記半導体基板内にドーパント注入されたソース／ドレーン領域とを含む。【選択図】図２
2006186303.tif 000002
【特許請求の範囲】
【請求項１】
リセスされたゲートを有する金属酸化膜半導体電界効果トランジスタにおいて、
半導体基板の所定深さに形成されたリセス領域と、
前記リセス領域をギャップ充填して前記半導体基板に所定高さに形成され、前記ソース／ドレーン領域の中でいずれかの領域に対応するリセス領域とミスアラインされてリセスされたゲート電極と、
前記リセスされたゲート電極の側面に形成されたスペーサーと、
前記スペーサーにより露出した前記半導体基板内にドーパント注入されたソース／ドレーン領域と、
を含むことを特徴とする、非対称リセスされたゲートを有する金属酸化膜半導体電界効果トランジスタ。
【請求項２】
前記リセスされたゲート電極がミスアラインされる領域は、前記ソース領域であることを特徴とする、請求項１に記載の非対称リセスされたゲートを有する金属酸化膜半導体電界効果トランジスタ。
【請求項３】
前記ドレーン領域側リセス領域の上部エッジには、前記スペーサーに連結される絶縁膜パターンが形成されることを特徴とする、請求項１に記載の非対称リセスされたゲートを有する金属酸化膜半導体電界効果トランジスタ。
【請求項４】
前記リセス領域は、５０〜２５００Åであることを特徴とする、請求項１に記載の非対称リセスされたゲートを有する金属酸化膜半導体電界効果トランジスタ。
【請求項５】
前記リセスされたゲート電極上部に形成されたハードマスクを更に含むことを特徴とする、請求項１に記載の非対称リセスされたゲートを有する金属酸化膜半導体電界効果トランジスタ。
【請求項６】
リセスされたゲートを有する金属酸化膜半導体電界効果トランジスタにおいて、
半導体基板の所定深さに形成されたリセス領域と、
前記リセス領域をギャップ充填して前記半導体基板に所定高さに形成され、前記ソース／ドレーン領域の中でいずれかの領域に対応するリセス領域とミスアラインされて、残り他の領域とは正アラインされてリセスされたゲート電極と、
前記リセスされたゲート電極の側面に形成されたスペーサーと、
前記スペーサーにより露出した前記半導体基板内にドーパント注入されたソース／ドレーン領域と、
を含むことを特徴とする、非対称リセスされたゲートを有する金属酸化膜半導体電界効果トランジスタ。
【請求項７】
前記リセスされたゲート電極がミスアラインされる領域は、前記ソース領域であることを特徴とする、請求項６に記載の非対称リセスされたゲートを有する金属酸化膜半導体電界効果トランジスタ。
【請求項８】
前記リセス領域は、５０〜２５００Åであることを特徴とする、請求項６に記載の非対称リセスされたゲートを有する金属酸化膜半導体電界効果トランジスタ。
【請求項９】
前記リセスされたゲート電極上部に形成されたハードマスクを更に含むことを特徴とする、請求項６に記載の非対称リセスされたゲートを有する金属酸化膜半導体電界効果トランジスタ。
【請求項１０】
リセスされたゲートを有する金属酸化膜半導体電界効果トランジスタを製造する方法において、
半導体基板の所定深くをエッチングしてリセス領域を形成する段階と、
前記リセス領域をギャップ充填しながら前記半導体基板に所定高さに少なくとも１層以上の導電膜を形成する段階と、
前記導電膜をソース／ドレーン領域の中でいずれかの領域に対応するリセス領域とミスアラインされるようにパターニングしてリセスされたゲート電極を形成する段階と、
前記リセスされたゲート電極の側面にスペーサーを形成する段階と、
前記スペーサーにより露出した前記半導体基板内にドーパントを注入してソース／ドレーン領域を形成する段階と、
を含むことを特徴とする、非対称リセスされたゲートを有する金属酸化膜半導体電界効果トランジスタの製造方法。
【請求項１１】
前記リセスされたゲート電極がミスアラインされる領域は、前記ソース領域であることを特徴とする、請求項１０に記載の非対称リセスされたゲートを有する金属酸化膜半導体電界効果トランジスタの製造方法。
【請求項１２】
前記スペーサーを形成する段階で、前記ドレーン領域側リセス領域の上部エッジに前記スペーサーに連結される絶縁膜パターンを形成することを特徴とする、請求項１０に記載の非対称リセスされたゲートを有する金属酸化膜半導体電界効果トランジスタの製造方法。
【請求項１３】
前記リセス領域は、５０〜２５００Åであることを特徴とする、請求項１０に記載の非対称リセスされたゲートを有する金属酸化膜半導体電界効果トランジスタの製造方法。
【請求項１４】
前記導電膜上部にハードマスクを形成する段階を更に含むことを特徴とする、請求項１０に記載の非対称リセスされたゲートを有する金属酸化膜半導体電界効果トランジスタの製造方法。
【請求項１５】
リセスされたゲートを有する金属酸化膜半導体電界効果トランジスタを製造する方法において、
半導体基板の所定深くをエッチングしてリセス領域を形成する段階と、
前記リセス領域をギャップ充填しながら前記半導体基板に所定高さに少なくとも１層以上の導電膜を形成する段階と、
前記導電膜をソース／ドレーン領域のうち、いずれかの領域に対応するリセス領域とミスアラインしてもう一方の領域と正アラインされるようにパターニングしてリセスされたゲート電極を形成する段階と、
前記リセスされたゲート電極の側面にスペーサーを形成する段階と、
前記スペーサーにより露出した前記半導体基板内にドーパントを注入してソース／ドレーン領域を形成する段階と、
を含むことを特徴とする、非対称リセスされたゲートを有する金属酸化膜半導体電界効果トランジスタの製造方法。
【請求項１６】
前記リセスされたゲート電極がミスアラインされる領域は、前記ソース領域であることを特徴とする、請求項１５に記載の非対称リセスされたゲートを有する金属酸化膜半導体電界効果トランジスタの製造方法。
【請求項１７】
前記リセス領域は、５０〜２５００Åであることを特徴とする、請求項１５に記載の非対称リセスされたゲートを有する金属酸化膜半導体電界効果トランジスタの製造方法。
【請求項１８】
前記導電膜上部にハードマスクを形成する段階を更に含むことを特徴とする、請求項１５に記載の非対称リセスされたゲートを有する金属酸化膜半導体電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に関するもので、特にＤＲＡＭなどの半導体素子のリセスゲート構造においてゲートとソース／ドレーン領域との間のオーバーラップによる非正常的な漏洩電流を減らすことができる、非対称リセスされたゲートを有する金属酸化膜半導体電界効果トランジスタ及びその製造方法に関するものである。
【背景技術】
【０００２】
一般的に、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）は、半導体基板の上部に形成されたゲート電極が薄い絶縁膜により隔離されている電界効果トランジスタとして、接合型トランジスタのようにインピーダンスの低下なく高密度集積化に適合した特性を有している半導体素子である。
【０００３】
ところが、半導体素子の集積度が高まるに伴って、素子の大きさが縮小するため、トランジスタのスレッショルド電圧が低くなってショットチャンネル効果が発生するか、またはシャロウトレンチ素子分離工程時、活性領域のエッジによるＩＮＷＥ（Ｉｎｖｅｒｓｅ  Ｎａｒｒｏｗ  Ｗｉｄｔｈ  Ｅｆｆｅｃｔ）現象が大きくなる。これにより、ＭＯＳＦＥＴのサブスレッショルド領域及びオフ（ｏｆｆ）領域における漏洩電流の特性が現れるようになり、半導体素子の特性低下、例えば、ＤＲＡＭのリフレッシュやデータ保持時間などの低下を起こす。
【０００４】
一方、最近は、半導体基板のドーピング濃度を増加させなくてもチャンネルの長さを増加させてスレッショルド電圧を減少することができる、リセスされたゲートを有するＭＯＳＦＥＴが登場するようになった。このようなリセスされたゲートを有するＭＯＳＦＥＴの製造方法は、チャンネル領域になる半導体基板を所定深さにリセスし、リセスされた基板にゲート電極を形成することによって、垂直方向におけるチャンネルの長さを増加させた。言い換えれば、半導体基板がリセスされた長さぐらい有効チャンネルの長さが増加するため、チャンネル領域にドーピング濃度を増加させなくてもショットチャンネルのマージンの確保が可能であるので、ＤＲＡＭのリフレッシュやデータ保持時間などの特性の低下を防止する。
【０００５】
図１ａ及び図１ｂは、従来技術によるリセスされたゲートを有するＭＯＳＦＥＴ構造を示す垂直断面図である。
【０００６】
図１ａを参照すれば、従来のＭＯＳＦＥＴにおいて、半導体基板１０としてのシリコン基板にはＳＴＩ構造の素子分離膜１２が形成されており、素子分離膜１２の間の基板１０におけるリセス領域をゲート絶縁膜１４を通じて所定深さにギャップ充填してリセスしたゲート電極１６、１８が形成されている。また、ゲート電極１６、１８の側壁には、絶縁物質からなったスペーサー２２が形成されている。この時、ゲート電極の下部１６はドープポリシリコン、その上部１８は金属または金属シリサイドで形成されており、ゲート電極上部には絶縁物質、例えばＳｉＯＮなどのハードマスク２０が更に形成されている。
【０００７】
そして、スペーサー２２により露出した半導体基板１０には、Ｎ型またはＰ型ドーパントがイオン注入されたソース／ドレーン領域２４が形成されており、ハードマスク２０及びゲート電極１６、１８の側壁には絶縁物質からなったスペーサー２６が形成されている。
【０００８】
また、スペーサー２６の間に露出した半導体基板１０を浅くエッチングした溝が形成され、その溝にはギャップ充填されたコンタクト２８が形成されている。
【０００９】
このような構成を有する、従来技術におけるリセスされたゲートを有するＭＯＳＦＥＴは、リセス領域にあるゲート電極１６の幅が基板上部のゲート電極１８の幅より広くなって、一般の平面構造のＭＯＳＦＥＴに比べてチャンネルの長さが増加するようになる。それによって、前述したショットチャンネル効果による問題を解決する。しかし、ゲート電極１６、１８とソース／ドレーン領域２４との間のオーバーラップが増加する（ｂ）ようになり、ＧＩＤＬ（Ｇａｔｅ  Ｉｎｄｕｃｅ  Ｄｒａｉｎ  Ｌｅａｋａｇｅ）が増加したり、ストレスの最高点と電気場の最高点がリセスされたゲートエッジで一致する（ａ）ことによって、非正常的に漏洩電流が増加するようになるなどの問題点が発生する。これにより、前述のようなリセスされたゲートのＭＯＳＦＥＴを有するＤＲＡＭにおいては、相変らずリフレッシュやデータ保持時間などが減少するようになる。
【００１０】
これを改善するため、図１ｂのようにリセスされたゲート電極１６の幅を減らしてソース及びドレーン領域を広めたアウターゲート構造に作る場合、幅を減少してリセスしたゲート領域を定義してこれをエッチングするのが非常に難しい。
【００１１】
【特許文献１】米国特許第６，３５８，８００号
【特許文献２】米国特許第６，４１４，３４７号
【特許文献３】米国特許第６，０３４，３９６号
【発明の開示】
【発明が解決しようとする課題】
【００１２】
前述した従来技術の問題点を解決するための本発明の目的は、リセスされたゲートにおいてソースまたはドレーンのいずれかの領域側がリセス領域とミスアラインされるようにして、ゲート電極とソース／ドレーン領域との間のオーバーラップを減らしながら、非正常的な漏洩電流を減らすことができる非対称リセスされたゲートを有するＭＯＳＦＥＴを提供することにある。
【００１３】
本発明の他の目的は、半導体基板にリセス領域を形成した後にゲート電極用導伝物質をギャップ充填し、これをミスアラインさせてパターニングすることによって、ソースまたはドレーンのいずれかの領域にゲート電極の幅が増加された非対称のリセスされたゲートを形成することによって、ゲート電極とソース／ドレーン領域との間のオーバーラップを減らしながら、非正常的な漏洩電流を減らすことができる非対称リセスされたゲートを有するＭＯＳＦＥＴの製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
前述の目的を達成するために、本発明の非対称リセスされたゲートを有するＭＯＳＦＥＴは、リセスされたゲートを有する金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）において、半導体基板の所定深さに形成されたリセス領域と、前記リセス領域をギャップ充填して前記半導体基板に所定高さに形成され、前記ソース／ドレーン領域の中でいずれかの領域に対応するリセス領域とミスアラインされてリセスされたゲート電極と、前記リセスされたゲート電極の側面に形成されたスペーサーと、前記スペーサーにより露出した前記半導体基板内にドーパント注入されたソース／ドレーン領域と、を含むことを特徴とする。
【００１５】
ここで、前記リセスされたゲート電極がミスアラインされる領域は、前記ソース領域であることが好ましい。
【００１６】
また、前記ドレーン領域側リセス領域の上部エッジには、前記スペーサーに連結される絶縁膜パターンが形成されることが好ましい。
【００１７】
また、前記リセス領域は、５０〜２５００Åであることが好ましい。
【００１８】
さらに、前記リセスされたゲート電極上部に形成されたハードマスクを更に含むことが好ましい。
【００１９】
本発明の一実施形態においては、本発明の非対称リセスされたゲートを有するＭＯＳＦＥＴは、リセスされたゲートを有する金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）において、半導体基板の所定深さに形成されたリセス領域と、前記リセス領域をギャップ充填して前記半導体基板に所定高さに形成され、前記ソース／ドレーン領域の中でいずれかの領域に対応するリセス領域とミスアラインされて、残りの他の領域とは正アラインされてリセスされたゲート電極と、前記リセスされたゲート電極の側面に形成されたスペーサーと、前記スペーサーにより露出した前記半導体基板内にドーパント注入されたソース／ドレーン領域と、を含むことを特徴とする。
【００２０】
ここで、前記リセスされたゲート電極がミスアラインされる領域は、前記ソース領域であることが好ましい。
【００２１】
また、前記リセス領域は、５０〜２５００Åであることが好ましい。
【００２２】
さらに、前記リセスされたゲート電極上部に形成されたハードマスクを更に含むことが好ましい。
【００２３】
また、前述の他の目的を達成するために、本発明の非対称リセスされたゲートを有するＭＯＳＦＥＴの製造方法は、リセスされたゲートを有する金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を製造する方法において、半導体基板の所定深くをエッチングしてリセス領域を形成する段階と、前記リセス領域をギャップ充填しながら前記半導体基板に所定高さに少なくとも１層以上の導電膜を形成する段階と、前記導電膜をソース／ドレーン領域の中でいずれかの領域に対応するリセス領域とミスアラインされるようにパターニングしてリセスされたゲート電極を形成する段階と、前記リセスされたゲート電極の側面にスペーサーを形成する段階と、前記スペーサーにより露出した前記半導体基板内にドーパントを注入してソース／ドレーン領域を形成する段階と、を含むことを特徴とする。
【００２４】
ここで、前記リセスされたゲート電極がミスアラインされる領域は、前記ソース領域であることが好ましい。
【００２５】
また、前記スペーサーを形成する段階で、前記ドレーン領域側リセス領域の上部エッジに前記スペーサーに連結される絶縁膜パターンを形成することが好ましい。
【００２６】
また、前記リセス領域は、５０〜２５００Åであることが好ましい。
【００２７】
さらに、前記導電膜上部にハードマスクを形成する段階を更に含むことが好ましい。
【００２８】
本発明の他の実施形態においては、本発明の非対称リセスされたゲートを有するＭＯＳＦＥＴの製造方法は、リセスされたゲートを有するＭＯＳＦＥＴを製造する方法において、半導体基板の所定深くをエッチングしてリセス領域を形成する段階と、前記リセス領域をギャップ充填しながら前記半導体基板に所定高さに少なくとも１層以上の導電膜を形成する段階と、前記導電膜をソース／ドレーン領域のうち、いずれかの領域に対応するリセス領域とミスアラインしてもう一方の領域と正アラインされるようにパターニングしてリセスされたゲート電極を形成する段階と、前記リセスされたゲート電極の側面にスペーサーを形成する段階及び前記スペーサーにより露出した前記半導体基板内にドーパントを注入してソース／ドレーン領域を形成する段階と、を含むことを特徴とする。
【００２９】
ここで、前記リセスされたゲート電極がミスアラインされる領域は、前記ソース領域であることが好ましい。
【００３０】
また、前記リセス領域は、５０〜２５００Åであることが好ましい。
【００３１】
さらに、前記導電膜上部にハードマスクを形成する段階を更に含むことが好ましい。
【発明の効果】
【００３２】
本発明では、リセスされたゲートにおいてソースまたはドレーンのいずれかの領域側がリセス領域とミスアラインされるようにしてゲート電極とソース／ドレーン領域との間のオーバーラップを減らすことができる。
【００３３】
また、本発明では、非対称リセスされたゲート構造によりソース／ドレーン領域のプロファイル形態が変更されるため、電気場の最高点とストレスの最高点が互いに一致して発生する非正常的な漏洩電流を大きく減らすことができるので、ＤＲＡＭにおけるリフレッシュやデータ保持時間などの電気的特性を向上させることができる。
【発明を実施するための最良の形態】
【００３４】
以下添付した図面を参考にして本発明の実施形態について当業者が容易に実施できるよう詳細に説明する。
【００３５】
図面においては、いろいろな層及び領域を明確に表現するために厚さを拡大して示した。明細書の全体を通じて類似の部分に対しては同一な図面符号を付けて説明する。
【００３６】
図２は、本発明の一実施形態に係る非対称リセスされたゲートを有するＭＯＳＦＥＴ構造を示す垂直断面図である。図２に示すように、本発明の一実施形態に係る非対称リセスされたゲートを有するＭＯＳＦＥＴは次のような構造を有する。
【００３７】
半導体基板１００としてのシリコン基板には、ＳＴＩ構造の素子分離膜１０２が形成されている。この素子分離膜１０２の間の半導体基板１００の一部が所定深さにエッチングされたリセス領域には、ゲート絶縁膜１１０を通じてギャップ充填されたゲート電極１１２、１１４が所定高さに形成される。これらのゲート電極１１２、１１４は、ソース／ドレーン領域１２２の中でいずれかの領域に対応するリセス領域とミスアラインされる。そして、リセスされたゲート電極１１２、１１４の側壁には絶縁物質からなったスペーサー１２０が形成されている。この時、下部ゲート電極１１２はドープポリシリコン、上部ゲート電極１１４は金属または金属シリサイドで形成されており、ゲート電極１１４の上部には絶縁物質、例えばＳｉＯＮなどのハードマスク１１６がさらに形成される。
【００３８】
そして、スペーサー１２０により露出した半導体基板１００内には、Ｎ型またはＰ型ドーパントがイオン注入されたソース／ドレーン領域１２２が形成されており、ハードマスク１１６及びゲート電極１１２、１１４の側壁には絶縁物質からなったスペーサー１２４が形成されている。
【００３９】
また、スペーサー１２４の間に露出した半導体基板１００を浅くエッチングした溝が形成され、その溝にはギャップ充填したコンタクト１２６が形成されている。
【００４０】
本発明の非対称リセスされたゲートを有するＭＯＳＦＥＴにおいて、リセスされたゲート電極１１２、１１４がミスアラインされる領域は、ソース／ドレーン領域のうち、ストレージノード電極に連結されるソース領域が好ましい。そして、ドレーン領域側のリセス領域の上部エッジには、スペーサー１２０に連結される絶縁膜パターンが形成される。また、本発明において、半導体基板１００のリセス領域は５０〜２５００Åであることが好ましい。
【００４１】
このような構成を有する本発明の一実施形態に係るＭＯＳＦＥＴは、ソース領域側にアウターゲートの形態、そしてドレーン領域側にインナーゲートの形態を有する非対称リセスされたゲートを備えることによって、リセスされたゲートを確保するためのマージンを維持しながら、従来よりもゲートとソース／ドレーン領域との間のオーバーラップ長さ（Ｃ）を減らすことができる。その上、本発明のＭＯＳＦＥＴは非対称リセスされたゲート構造によりソース／ドレーン領域のプロファイル形態が変更されるため、電気場の最高点Ａがリセス領域の側面側、そしてストレスの最高点Ｂがリセス領域のエッジに位置するので、最高点の不一致により非正常的な漏洩電流が減少するようになる。
【００４２】
図３ａ乃至図３ｅは、本発明の一実施形態に係る非対称リセスされたゲートを有するＭＯＳＦＥＴ製造方法を説明するための図である。これらの図面を参照して、本発明の一実施形態に係るＭＯＳＦＥＴ製造方法について説明する。
【００４３】
まず、図３ａに示すように、半導体基板１００としてのシリコン基板にはＳＴＩ構造の素子分離膜１０２を形成する。また、素子分離膜１０２の間の半導体基板１００にはＮ型またはＰ型ドーパントをイオン注入してウェル及びスレッショルド電圧調節領域１０４を形成する。
【００４４】
そして、図３ｂに示すように、半導体基板１００にリセス領域を定義するフォトレジストパターン１０６を形成した後に、基板表面から所定深さ、例えば５０〜２５００Å程度にエッチングしてリセス領域１０８を形成する。
【００４５】
図３ｃに示すように、リセス領域がある半導体基板１００全面にはゲート絶縁膜１１０を形成し、その上にはゲート電極導電膜１１２、１１４としてのドープポリシリコン、金属または金属シリサイドを順次積層する。そしてＳｉＯＮなどのハードマスク１１６を更に積層する。
【００４６】
ソース領域側にミスアラインされてリセスされたゲート電極マスクを用いた乾式エッチング工程でハードマスク１１６をパターニングし、ゲート電極導電膜（不図示）を順次パターニングしてリセスされたゲート電極１１２、１１４を形成する。
【００４７】
この時、本発明はゲート電極マスクがソース領域側にミスアラインされているため、ゲート電極のパターニング工程時、ゲート電極マスクのミスアラインによりドレーン領域と隣接したリセス領域に対応する所定領域が露出する。それによって、ゲート電極マスクをエッチングマスクでゲート電極をパターニングすると、露出した領域、即ちリセス領域内に位置するゲート電極導電膜の一部が損失して溝１１８が形成される。
【００４８】
図３ｄに示すように、リセスされたゲート電極１１２、１１４の側壁及び半導体基板の上部には絶縁物質（例えば、シリコン酸化膜）からなったスペーサー１２０を形成する。この時、スペーサー１２０はドレーン領域側リセス領域の上部、即ち、溝をギャップ充填する絶縁膜パターンと共に形成される。
【００４９】
そして、スペーサー１２０により露出した半導体基板１００内にＮ型またはＰ型ドーパントをイオン注入してソース／ドレーン領域１２２を形成する。それによって、非対称リセスされたゲート構造によりソース／ドレーン領域１２２の垂直プロファイル形態が変更される。
【００５０】
続いて、図３ｅに示すように、ハードマスク１１６及びゲート電極１１２、１１４の側壁には絶縁物質からなったスペーサー１２４を形成し、スペーサー１２４により露出した半導体基板１００を浅くエッチングして溝を形成する。その後、ドープポリシリコン膜などでギャップ充填し、その表面を化学機械的錬磨工程で平坦化してソース／ドレーンコンタクト１２６を形成する。
【００５１】
図４は、本発明に係る非対称リセスされたゲートを有するＭＯＳＦＥＴシミュレーションによる電気場及びストレス結果を示す図面である。
【００５２】
図４に示すように、本発明のＭＯＳＦＥＴシミュレーション結果をみると、非対称リセスされたゲート構造によりソース／ドレーン領域のプロファイル形態が変更されるため、電気場の最高点Ａがリセス領域の側面側に、ストレスの最高点Ｂがリセス領域のエッジに位置する。それによって、電気場及びストレスの最高点が互いに不一致となるため、リセスされたゲートを有するＭＯＳＦＥＴの非正常的な漏洩電流の特性を減らすことができる。
【００５３】
図５ａ及び図５ｂは、従来及び本発明に係るリセスされたゲートを有するＭＯＳＦＥＴの活性領域マスク及びゲートマスクを比較した図面である。
【００５４】
図５ａに示す従来技術のリセスされたゲートマスク１４２に比べて、図５ｂの本発明のゲートマスク１４２は、フィーチャー（ｆｅａｔｕｒｅ）またはゲート長さの約０．１倍〜０．５倍ミスアラインされた幅ｄを有する。未説明の図面符号１４０は活性領域、１４４はリセスされたゲートマスクを示す。
【００５５】
図６は、本発明の他の実施形態に係る非対称リセスされたゲートを有するＭＯＳＦＥＴ構造を示す垂直断面図である。図６に示すように、本発明の他の実施形態に係る非対称リセスされたゲートを有するＭＯＳＦＥＴは次のような構造を有する。
【００５６】
他の実施形態に係る非対称リセスゲートは、図６に示すように、リセスされたゲート電極２１２の幅を減らしてソース及びドレーン領域を広めたアウターゲート構造に作る場合、幅が減少した、リセスされたゲート領域を定義し、これをエッチングして形成する。
【００５７】
より詳細には、半導体基板２００としてのシリコン基板にＳＴＩ構造の素子分離膜２０２が形成されており、素子分離膜２０２の間の基板２００一部を所定深さにエッチングしたリセス領域にゲート絶縁膜２１０が形成されている。この時、リセス領域はゲート電極形成領域の幅に比べて小さな幅を有するように形成されている。
【００５８】
リセス領域内にギャップ充填されて半導体基板２００に所定高さに形成され、ソース／ドレーン領域２２２の中でいずれかの領域に対応するリセス領域とミスアラインされ、残り他のリセス領域とは正アラインされてリセスされたゲート電極２１２、２１４が形成されている。それによって、リセスされたゲート電極２１２の幅を減らしてソース及びドレーン領域２２２を広めたアウターゲート構造に作ることが可能である。
【００５９】
この時、ゲート電極２１４の上部には絶縁物質、例えばＳｉＯＮなどのハードマスク２１６が更に形成される。そして、リセスされたゲート電極２１２、２１４の側壁には絶縁物質からなったスペーサー２１０が形成されている。
【００６０】
スペーサー２０により露出した半導体基板２００内にＮ型またはＰ型ドーパントがイオン注入されたソース／ドレーン領域２２２が形成されており、ハードマスク２１６及びゲート電極２１２、２１４の側壁には絶縁物質からなったスペーサー２２４が形成されている。また、スペーサー２２４の間に露出した半導体基板２００を浅くエッチングした溝が形成され、その溝にギャップ充填したコンタクト２２６が形成されている。
【００６１】
即ち、本発明の他の実施形態に係るＭＯＳＦＥＴのリセスされたゲート電極はソース領域側にアウターゲート形態で、ドレーン領域側に正アラインされる、非対称的にリセスされたゲート構造を有する。それによって、リセスされたゲートを確保するためのマージンを維持しながら、従来よりもゲートとソース／ドレーン領域との間のオーバーラップ長さを減らすことができる。
【００６２】
その上、本発明のＭＯＳＦＥＴは非対称リセスされたゲート構造によりソース／ドレーン領域のプロファイル形態が変更されるため、電気場の最高点Ａがリセス領域の側面側、そしてストレスの最高点Ｂがリセス領域のエッジに位置するので、最高点の不一致により非正常的な漏洩電流が減少するようになる（図２参照）。
【００６３】
以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されるのではなく、請求範囲に記載した、本発明の基本概念を用いた当業者のいろいろな変形及び改良形態も本発明の権利範囲に属することは勿論である。
【産業上の利用可能性】
【００６４】
本発明によれば、リセスされたゲートにおいてソースまたはドレーンのいずれかの領域側がリセス領域とミスアラインされるようにしてゲート電極とソース／ドレーン領域との間のオーバーラップを減らすことができる。
【００６５】
また、非対称リセスされたゲート構造によりソース／ドレーン領域のプロファイル形態が変更されるため、電気場の最高点とストレスの最高点が互いに一致して発生する非正常的な漏洩電流を大きく減らすことができるので、ＤＲＡＭにおけるリフレッシュやデータ保持時間などの電気的特性を向上させることができる。
【００６６】
従って、本発明の産業利用性はきわめて高いものといえる。
【図面の簡単な説明】
【００６７】
【図１ａ】従来技術によるリセスされたゲートを有するＭＯＳＦＥＴ構造を示す垂直断面図である。
【図１ｂ】従来技術によるリセスされたゲートを有するＭＯＳＦＥＴ構造を示す垂直断面図である。
【図２】本発明の一実施形態に係る非対称リセスされたゲートを有するＭＯＳＦＥＴ構造を示す垂直断面図である。
【図３ａ】本発明の一実施形態に係る非対称リセスされたゲートを有するＭＯＳＦＥＴ製造方法を説明するための図である。
【図３ｂ】本発明の一実施形態に係る非対称リセスされたゲートを有するＭＯＳＦＥＴ製造方法を説明するための図である。
【図３ｃ】本発明の一実施形態に係る非対称リセスされたゲートを有するＭＯＳＦＥＴ製造方法を説明するための図である。
【図３ｄ】本発明の一実施形態に係る非対称リセスされたゲートを有するＭＯＳＦＥＴ製造方法を説明するための図である。
【図３ｅ】本発明の一実施形態に係る非対称リセスされたゲートを有するＭＯＳＦＥＴ製造方法を説明するための図である。
【図４】本発明に係る非対称リセスされたゲートを有するＭＯＳＦＥＴシミュレーションによる電気場及びストレス結果を示す図面である。
【図５ａ】従来技術のリセスされたゲートを有するＭＯＳＦＥＴの活性領域マスク及びゲートマスクを比較した図面である。
【図５ｂ】本発明に係るリセスされたゲートを有するＭＯＳＦＥＴの活性領域マスク及びゲートマスクを比較した図面である。
【図６】本発明の他の実施形態に係る非対称リセスされたゲートを有するＭＯＳＦＥＴ構造を示す垂直断面図である。
【符号の説明】
【００６８】
１００  半導体基板、１０２  素子分離膜、１０４  スレッショルド電圧調節領域、１０８  リセス領域、１１０  ゲート絶縁膜、１１２、１１４  ゲート電極、１１６  ハードマスク、１１８  溝、１２０、１２４  スペーサー、１２６  ソース／ドレーンコンタクト。
【図１ａ】
2006186303.tif 000003
【図１ｂ】
2006186303.tif 000004
【図２】
2006186303.tif 000005
【図３ａ】
2006186303.tif 000006
【図３ｂ】
2006186303.tif 000007
【図３ｃ】
2006186303.tif 000008
【図３ｄ】
2006186303.tif 000009
【図３ｅ】
2006186303.tif 000010
【図４】
2006186303.tif 000011
【図５ａ】
2006186303.tif 000012
【図５ｂ】
2006186303.tif 000013
【図６】
2006186303.tif 000014