(57)【要約】【課題】  電気光学装置において、回路レイアウトの微細化及び高品質な表示を実現する。【解決手段】  シフトレジスタ、プリチャージ回路、及びデータ用回路の順に信号が転送される。プリチャージ回路は、シフトレジスタで生成された転送信号又はプリチャージタイミング信号が入力され、入力される信号をタイミング信号として出力する。【選択図】      図４
2006091845.tif 000002
【特許請求の範囲】
【請求項１】
互いに交差して延びる複数のデータ線及び複数の走査線と、前記データ線及び前記走査線の交差部分に対応して画像表示領域に配列された複数の画素電極とを備えた電気光学装置を駆動する電気光学装置用駆動回路であって、
書き込みタイミングを規定するための転送信号を生成する各段を有し、該各段から前記転送信号を順次出力するシフトレジスタと、
前記書き込みタイミングに先行するプリチャージタイミングを規定するためのプリチャージタイミング信号を供給するプリチャージ供給線と、
前記転送信号及び前記プリチャージタイミング信号が入力可能に構成され、入力される信号をタイミング信号として出力するプリチャージ回路と、
前記タイミング信号が入力され、少なくとも前記転送信号に基づくタイミング信号を整形すると共に前記タイミング信号に応じて前記複数のデータ線を駆動するデータ線用回路と
を備えたことを特徴とする電気光学装置用駆動回路。
【請求項２】
前記データ線用回路は、
少なくとも前記転送信号に基づいて出力されたタイミング信号より狭い所定パルス幅を有するイネーブル信号を供給するイネーブル供給線と、
前記プリチャージ回路から出力されたタイミング信号と前記イネーブル信号とが入力され、前記タイミング信号を、前記所定パルス幅でパルス幅を制限して出力するイネーブル回路と
を含むことを特徴とする請求項１に記載の電気光学装置用駆動回路。
【請求項３】
前記データ線用回路は、
少なくとも前記転送信号に基づいて出力されたタイミング信号よりも狭い第１のパルス幅を有する複数系列の第１イネーブル信号を供給する第１イネーブル供給線と、
前記第１のパルス幅よりも狭い第２のパルス幅を有する一系列の第２イネーブル信号を供給する第２イネーブル供給線と、
前記タイミング信号と前記第１及び第２イネーブル信号とが入力され、前記タイミング信号の各パルスを前記複数系列の第１イネーブル信号の夫々を基に整形することによって前記タイミング信号のパルス幅を前記第１のパルス幅に制限すると共に、前記第１のパルス幅に制限された後の前記タイミング信号のパルス全体を前記一系列の第２イネーブル信号を基に整形することによって前記タイミング信号のパルス幅を前記第２のパルス幅に制限するイネーブル回路と
を含むことを特徴とする請求項１に記載の電気光学装置用駆動回路。
【請求項４】
前記プリチャージ回路は、前記各段に対応して設けられた複数のプリチャージスイッチからなり、
前記データ線用回路は、同一の前記プリチャージスイッチに電気的に共通に接続されると共にｍ系列（但し、ｍは２以上の自然数）に分岐して前記複数のデータ線のうちのｍ本に電気的に接続された単位回路を単位として、複数分割されてなる
ことを特徴とする請求項１から３のいずれか一項に記載の電気光学装置用駆動回路。
【請求項５】
前記プリチャージ回路は、前記シフトレジスタから前記転送信号が直接入力されることを特徴とする請求項１から４のいずれか一項に記載の電気光学装置用駆動回路。
【請求項６】
前記プリチャージ回路は、前記各段に対応して設けられた複数のＮＯＲ回路で構成されていることを特徴とする請求項１から５のいずれか一項に記載の電気光学装置用駆動回路。
【請求項７】
前記プリチャージ回路は、前記画像表示領域の一辺に沿って前記シフトレジスタと相隣接して配置されていることを特徴とする請求項１から６のいずれか一項に記載の電気光学装置用駆動回路。
【請求項８】
請求項１から請求項７のいずれか一項に記載の電気光学装置用駆動回路と、前記複数のデータ線及び前記複数の走査線と、前記複数の画素電極とを備えたことを特徴とする電気光学装置。
【請求項９】
請求項８に記載の電気光学装置を具備してなることを特徴とする電子機器。
【請求項１０】
互いに交差して延びる複数のデータ線及び複数の走査線と、前記データ線及び前記走査線の交差部分に対応して画像表示領域に配列された複数の画素電極とを備えた電気光学装置を駆動するために、書き込みタイミングを規定するための転送信号を生成する各段を有し、該各段から前記転送信号を順次出力するシフトレジスタと、前記書き込みタイミングに先行するプリチャージタイミングを規定するためのプリチャージタイミング信号を供給するプリチャージ供給線と、前記転送信号及び前記プリチャージタイミング信号が入力可能に構成され、入力される信号をタイミング信号として出力するプリチャージ回路と、前記タイミング信号が入力され、少なくとも前記転送信号に基づくタイミング信号を整形すると共に前記タイミング信号に応じて前記複数のデータ線を駆動するデータ線用回路とを備えた電気光学装置用駆動回路に適用される電気光学装置用駆動方法であって、
前記シフトレジスタが、書き込みタイミングを規定するための転送信号を順次出力する転送信号出力ステップと、
プリチャージ供給線が、前記書き込みタイミングに先行するプリチャージタイミングを規定するためのプリチャージタイミング信号を供給するプリチャージ信号供給ステップと、
前記プリチャージ回路が、前記転送信号及び前記プリチャージタイミング信号のいずれかが入力された場合に、入力信号をタイミング信号として出力するタイミング信号出力ステップと、
前記データ線用回路が、少なくとも前記転送信号に基づいて出力されたタイミング信号を整形する整形ステップと、
前記データ線用回路が、前記タイミング信号に応じて前記複数のデータ線を駆動するデータ線駆動ステップと
を含むことを特徴とする電気光学装置用駆動方法。
【請求項１１】
前記整形ステップにおいて、前記データ線用回路は、少なくとも前記転送信号に基づいて出力されたタイミング信号より狭い所定パルス幅を有するイネーブル信号が供給され、前記タイミング信号のパルス幅を前記所定パルス幅で制限することにより前記タイミング信号を整形することを特徴とする請求項１０に記載の電気光学装置用駆動方法。
【請求項１２】
前記整形ステップにおいて、前記データ線用回路は、少なくとも前記転送信号に基づいて出力されたタイミング信号より狭い第１のパルス幅を有する複数系列の第１イネーブル信号及び前記第１のパルス幅よりも狭い第２のパルス幅を有する一系列の第２イネーブル信号が供給され、前記タイミング信号の各パルスを前記複数系列の第１イネーブル信号の夫々を基に整形する前記タイミング信号のパルス幅を前記第１のパルス幅に制限すると共に、前記第１のパルス幅に制限された後の前記タイミング信号のパルス全体を前記一系列の第２イネーブル信号を基に整形することによって前記タイミング信号のパルス幅を前記第２のパルス幅に制限することを特徴とする請求項１０に記載の電気光学装置用駆動方法。
【請求項１３】
前記タイミング信号出力ステップにおいて、前記転送信号を、前記シフトレジスタから前記プリチャージ回路に直接入力することを特徴とする請求項１０から１２のいずれか一項に記載の電気光学装置用駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置に搭載される電気光学装置用駆動回路とその駆動方法、並びに、該電気光学装置及び該電気光学装置を備えて構成される電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置は、例えば液晶装置として、一対の基板が液晶等の電気光学材料を介して対向配置されており、画像表示領域に複数の画素電極が配列されている。そして、一方の基板上に個々の画素電極に接続される走査線及びデータ線、走査線を駆動する走査線駆動回路、データ線を駆動するデータ線駆動回路等が作り込まれており、駆動時には、データ線駆動回路内のサンプリング回路が、画像信号線上の画像信号をサンプリングし、データ線に供給する。画像信号は、データ線を介して画素電極に供給される。
【０００３】
その駆動方式には、液晶の焼付きや劣化を防ぐために反転駆動方式が採られる。即ち、画素電極に印加される画像信号の電圧レベルを電圧振幅の中間電位を基準として変化させ、液晶駆動電圧の極性を反転させる。但し、データ線の実際の電位変化には、データ線自体の寄生容量に起因して若干の時間遅れが生じる。そこで、画像信号の極性反転に先立ち、データ線を反転後の極性の電位に充放電するプリチャージ動作が行われる。具体的には、例えば中間色に対応する所定電位レベルのプリチャージ信号が各データ線に書き込まれる。
【０００４】
プリチャージ動作を導入するにあたり、電気光学装置は、データ線が一端側に配置されたデータ線駆動回路によって一端から画像信号の供給を受けると共に、他端側に配置されたプリチャージ回路により他端からプリチャージ信号の供給を受けるように構成される（例えば、特許文献１を参照）。
【０００５】
【特許文献１】特開平７−２９５５２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、このようにデータ線の両端に回路を設けると、配線を引き回すための領域が必要となり、基板ないし装置全体の小型化が困難になるという技術的問題がある。
【０００７】
これに対し、画像信号線にプリチャージ信号を印加することで、書き込みに用いる実効的な画像信号間にプリチャージ信号を挿入し、データ線に対する信号供給配線を画像信号線に一本化する手法がある。但し、この場合は、プリチャージ信号供給用の回路を組み込むことでデータ線駆動回路内の素子数が増え、回路レイアウトの微細化が妨げられるという技術的問題がある。また、プリチャージ信号供給用の回路が余分に組み込まれることで、データ線毎の書き込みタイミングがばらつくおそれがあり、表示品質が低下する可能性もある。
【０００８】
本発明は、例えば上記問題点に鑑みなされたものであり、回路レイアウトの微細化及び高品質な表示が可能な電気光学装置用駆動回路及びその駆動方法、並びに、この電気光学装置用駆動回路を適用した電気光学装置及び電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００９】
本発明の電気光学装置用駆動回路は、上記課題を解決するために、互いに交差して延びる複数のデータ線及び複数の走査線と、前記データ線及び前記走査線の交差部分に対応して画像表示領域に配列された複数の画素電極とを備えた電気光学装置を駆動する電気光学装置用駆動回路であって、書き込みタイミングを規定するための転送信号を生成する各段を有し、該各段から前記転送信号を順次出力するシフトレジスタと、前記書き込みタイミングに先行するプリチャージタイミングを規定するためのプリチャージタイミング信号を供給するプリチャージ供給線と、前記転送信号及び前記プリチャージタイミング信号が入力可能に構成され、入力される信号をタイミング信号として出力するプリチャージ回路と、前記タイミング信号が入力され、少なくとも前記転送信号に基づくタイミング信号を整形すると共に前記タイミング信号に応じて前記複数のデータ線を駆動するデータ線用回路とを備えている。
【００１０】
本発明の電気光学装置用駆動回路によれば、“ビデオプリチャージ”（データ書き込み時と同様の動作でプリチャージを行う）タイプの構成を有し、その駆動時には、データの書き込みに先立ってプリチャージ動作を行う。プリチャージ動作とは、書き込み不足を防止するために、データ線を充電もしくは放電させ、予めデータ線の電位を画像信号電位に近づけるような制御をいう。プリチャージ動作は、後述するプリチャージタイミングに応じて、複数のデータ線に対して一斉に、或いはデータ線毎に行われる。より具体的には、データ書き込み時には、書き込むべきタイミングでデータ線を画像信号線と導通させるが、プリチャージ動作時には、プリチャージされるべきタイミングでデータ線を画像信号線と導通させる。後者の場合、画像信号線上には、画像信号ではなく、プリチャージ信号が送出される。その結果、データ線にプリチャージ信号が印加され、データ線の電位が確保される。
【００１１】
書き込み時とプリチャージ時における各動作タイミングは、夫々、シフトレジスタから出力される転送信号、及びプリチャージ回路から出力されるタイミング信号に応じて制御される。ここでプリチャージ回路は、シフトレジスタの後段且つデータ線用回路の前段に設けられている。そして、転送信号又はプリチャージタイミング信号のいずれかが入力されると、入力信号の波形に対応する波形の信号を出力する。このようなプリチャージ回路は、典型的には、転送信号毎に配置される複数のＯＲ回路で構成される。即ち、プリチャージ回路は、転送信号の経路に、プリチャージタイミング信号を導入するスイッチの役割を果たし、データ書き込み時には転送信号に対応したタイミング信号を出力する一方で、プリチャージ動作時にはプリチャージタイミング信号に対応したタイミング信号を出力する。ここでは、これら２種類のタイミング信号が共にデータ線用回路に入力され、夫々に基づいて相異なる期間にデータ線の動作タイミングが制御される。尚、ここでシフトレジスタからの転送信号は各段から「順次」出力されるが、これは各段から次々に出力される、といった意味であり、必ずしも、転送信号の時系列が各段の物理的な配列と対応している場合に限定されない。
【００１２】
データ線用回路内では、例えば後述するイネーブル回路等によって、少なくとも転送信号に基づくタイミング信号が整形される。この段階で、タイミング信号の波形は加工される。仮に、このデータ線用回路内にプリチャージ回路が挿入されていれば、この段階で転送信号に基づくタイミング信号までもがプリチャージ回路を経由しなければならず、整形中又は整形後の信号に遅延や歪みが生じてしまう。これが、最終的に出力される制御信号の波形に影響を与え、データ線の駆動タイミングの時系列的なずれや、データ線間におけるばらつきを発生させ、データ書き込みに際して表示斑等の悪影響をもたらす。
【００１３】
一方、本発明の電気光学装置用駆動回路では上記の如くに、プリチャージ回路をシフトレジスタの後段且つデータ線用回路の前段に配置するようにしたので、転送信号がプリチャージ回路から受ける影響は、データ線用回路における整形工程で殆ど取り除くことができる。従って、高品位の表示が可能となる。
【００１４】
本発明の電気光学装置用駆動回路の一態様では、前記データ線用回路は、少なくとも前記転送信号に基づいて出力されたタイミング信号より狭い所定パルス幅を有するイネーブル信号を供給するイネーブル供給線と、前記プリチャージ回路から出力されたタイミング信号と前記イネーブル信号とが入力され、前記タイミング信号を、前記所定パルス幅でパルス幅を制限して出力するイネーブル回路とを含む。
【００１５】
この態様によれば、前述した２種類のタイミング信号が、プリチャージ回路からイネーブル回路に入力される。ここでは、イネーブル回路の前段にプリチャージ回路が設けられているので、プリチャージタイミング信号が転送信号と同様にイネーブル回路を経由してサンプリング回路に入力される。即ち、イネーブル回路は、本来は転送信号のパルス幅一定化や駆動周波数の向上を目的として、転送信号のパルス幅をイネーブル信号のパルス幅で制限するために設けられるが、ここではプリチャージタイミング信号も入力されるのである。
【００１６】
イネーブル回路は、具体的にはタイミング信号とイネーブル信号とが入力されるＡＮＤ回路として構成され、イネーブル信号の波形に基づいて転送信号をトリミングし、その最終的な出力波形を規定するように作用する。仮に、イネーブル回路内やイネーブル回路の後段にプリチャージ回路が挿入されていれば、転送信号に基づいて出力されるタイミング信号はプリチャージ回路を経由しなければならず、最終的にデータ線を駆動するまでに遅延や歪みが生じてしまう。
【００１７】
これに対し、本態様では上記の如くに、タイミング信号の波形はイネーブル信号の波形に支配されることから、イネーブル回路の前段に設けられたプリチャージ回路は、最終的に出力されるタイミング信号に対して殆ど或いは実践上全く影響を及ぼさない。従って、高品位の表示が可能となる。
【００１８】
本発明の電気光学装置用駆動回路の他の態様では、前記データ線用回路は、少なくとも前記転送信号に基づいて出力されたタイミング信号よりも狭い第１のパルス幅を有する複数系列の第１イネーブル信号を供給する第１イネーブル供給線と、前記第１のパルス幅よりも狭い第２のパルス幅を有する一系列の第２イネーブル信号を供給する第２イネーブル供給線と、前記タイミング信号と前記第１及び第２イネーブル信号とが入力され、前記タイミング信号の各パルスを前記複数系列の第１イネーブル信号の夫々を基に整形することによって前記タイミング信号のパルス幅を前記第１のパルス幅に制限すると共に、前記第１のパルス幅に制限された後の前記タイミング信号のパルス全体を前記一系列の第２イネーブル信号を基に整形することによって前記タイミング信号のパルス幅を前記第２のパルス幅に制限するイネーブル回路とを含む。
【００１９】
この態様によれば、イネーブル回路に入力されるタイミング信号は、２種類のイネーブル信号（即ち、第１及び第２イネーブル信号）に基づいて２段階に処理される。
【００２０】
一般に転送信号は、高周波化の常套手段としてイネーブル回路において複数系列のイネーブル信号によって整形される。即ち、転送信号のパルス幅は、より幅が狭い、複数系列のイネーブル信号のパルス幅によって制限される。ここで「複数系列」というのは、例えば同一構成又は異なる構成を有すると共に相互に独立して設けられる、複数のイネーブル信号生成回路や複数のイネーブル信号供給経路など、信号の発生起源又は供給経路が互いに異なっていることを指しており、最終的に重畳されて一つの連続信号として取り扱われる場合であっても、この概念に含まれる。そのような場合には、たとえ元々同一波形であることが意図されていても、回路素子の特性や素子や配線の電気的影響によって波形が僅かながら異なることがあり得る。複数系列のイネーブル信号は互いに独立した信号として取り扱うことができるため、一つの転送信号を時分割して複数の信号線に分配供給することができる。
【００２１】
但し、仮にこのような複数系列のイネーブル信号を用いた波形整形のみでは、系列差に起因して表示上の不具合が生じるおそれがある。例えば、イネーブル信号のパルス形状がデータ線に対する書き込み時間等に反映されるために、系列間でのパルス幅の違いが輝度差として顕在化し、表示品質を低下させることがある（具体的には、系列周期に対応する縦筋状の輝度斑となって現れる）。
【００２２】
そこで、本態様のイネーブル回路は、タイミング信号を、このような複数系列のイネーブル信号による整形の後に、更に一系列のイネーブル信号で整形するように構成されている。後者のイネーブル信号は、第２イネーブル供給線から供給され、例えばタイミング信号の最終的な出力波形を有している。尚、ここで「一系列」というのは、発生起源又は供給経路が同一であることを指しており、そのような場合には、信号の各パルスの幅や間隔（即ち、周波数）は一定となる。少なくとも、複数系列のイネーブル信号と比べると、極めて顕著に同一系列のイネーブル信号のパルス幅等は一定となる。この第２段階の整形により、タイミング信号における各パルスの幅は均一化される。即ち、第１段階にて生じたタイミング信号のパルス幅の系列差による変動を、第２段階で解消することができる。尚、一系列のイネーブル信号のパルス幅（即ち、「第２のパルス幅」）は、パルス幅を複数系列のイネーブル信号のパルス幅（即ち、「第１のパルス幅」）で制限されたタイミング信号を整形することから、複数系列のイネーブル信号のパルス幅よりも小さい。
【００２３】
このように、複数系列のイネーブル信号と一系列のイネーブル信号の各々を用い、少なくとも２段階の整形を施すようにすれば、最終的にパルス幅一定のタイミング信号を得ることが可能である。或いは、このような２段階の整形を施すようにすれば、１段目の複数系列のイネーブル信号のみを用いて波形整形をおこなった場合と比較して、最終的に出力されるタイミング信号のパルス幅を格段に一定にできると言える。
【００２４】
従って、この態様によれば、転送信号に基づくタイミング信号の整形処理に際して複数系列のイネーブル信号を用いながらも、イネーブル信号の系列差に起因する輝度斑を殆ど又は実践上全く生じさせないで済む。
【００２５】
こうした整形処理は、少なくとも転送信号に基づくタイミング信号に対して施されればよいが、イネーブル信号の幅を調整することで、プリチャージタイミング信号に基づくタイミング信号についても施すようにしてよい。その場合には、イネーブル信号の系列差に起因するプリチャージ後のデータ線相互間の電位ばらつきが軽減される。その結果、後続するデータ書き込み時における書き込みばらつきが抑制され、表示斑が低減された高品位の表示が可能となる。
【００２６】
尚、本態様においては、少なくとも以上に説明した２段階の整形が必要であるが、例えば同様の整形工程を更に行うことも可能である。但し、その場合には、一系列のイネーブル信号による整形工程を必ず最後に入れるようにする必要がある。
【００２７】
本発明の電気光学装置用駆動回路の他の態様では、前記プリチャージ回路は、前記各段に対応して設けられた複数のプリチャージスイッチからなり、前記データ線用回路は、同一の前記プリチャージスイッチに電気的に共通に接続されると共にｍ系列（但し、ｍは２以上の自然数）に分岐して前記複数のデータ線のうちのｍ本に電気的に接続された単位回路を単位として、複数分割されてなる。
【００２８】
この態様によれば、プリチャージ回路より後段のデータ線用回路は、共通のタイミング信号を基にして夫々の動作が制御される、複数系列の単位回路で構成されている。即ち、タイミング信号は複数系列毎に供給されればよいので、プリチャージスイッチも複数系列毎に設ければよく、例えば各データ線に対応させて設ける場合等に比べて回路数を大幅に削減することができる。
【００２９】
この種の多系列化は、一般にシフトレジスタからの転送信号出力に係る配線や素子を削減し、データ線毎の書き込みばらつきを低減する目的で行われるが、このように系列毎に一括してプリチャージタイミング信号が入力される構成とすれば、プリチャージ回路に係る配線及び素子の削減や、プリチャージばらつきの低減が可能となる。
【００３０】
本発明の電気光学装置用駆動回路の他の態様では、前記プリチャージ回路は、前記シフトレジスタから前記転送信号が直接入力される。
【００３１】
この態様によれば、プリチャージ回路とシフトレジスタとの間に介在する構成要素がないことから、転送信号とプリチャージタイミング信号とを同等のタイミング信号として取り扱い、プリチャージ回路以降は同じ回路に送出させることができる。即ち、ここで「直接入力される」というのは、他の素子等の構成要素を介在させずに、シフトレジスタ出力がそのまま入力される、という趣旨である。
【００３２】
そのため、上述の多系列化を、比較的簡易な回路構成で実現することができる。また、転送信号とプリチャージタイミング信号との間で遅延量や歪み量を揃えることができるので、タイミング制御上、有利である。
【００３３】
本発明の電気光学装置用駆動回路の他の態様では、前記プリチャージ回路は、前記各段に対応して設けられた複数のＮＯＲ回路で構成されている。
【００３４】
この態様によれば、ＮＯＲ回路で構成されることで、プリチャージ回路内の素子数を削減することができ、レイアウトの微細化を実現することができる。また、素子数を少なくすることにより、タイミング信号の遅延や歪みを抑える効果もある。
【００３５】
本発明の電気光学装置用駆動回路の他の態様では、前記プリチャージ回路は、前記画像表示領域の一辺に沿って前記シフトレジスタと相隣接して配置されている。
【００３６】
この態様によれば、画像表示領域の一辺に沿って、シフトレジスタとプリチャージ回路とが相隣接して配列されている。一般に、データ線用回路内やその周辺は、例えば個々のデータ線に対応するスイッチング素子や、多数本のイネーブル供給線や画像信号線が引き回されるために、配線及び素子が比較的高密度に配置されている。これに対し、シフトレジスタに隣接する領域は、転送信号用の出力配線以外の配線や素子が殆どなく、比較的低密度である。そのため、プリチャージ回路をシフトレジスタに隣接させると、回路レイアウト上有利である。
【００３７】
本発明の電気光学装置は、上記課題を解決するために、上述した本発明の電気光学装置用駆動回路（但し、その各種態様を含む）と、前記複数のデータ線及び前記複数の走査線と、前記複数の画素電極とを備える。
【００３８】
本発明の電気光学装置によれば、上述した本発明の電気光学装置用駆動回路を具備するので、回路レイアウトの微細化及び高品質な表示が可能である。この電気光学装置は、例えば液晶装置、有機ＥＬ装置、電子ペーパ等の電気泳動装置、電子放出素子を利用した表示装置（Field Emission Display及びSurface-Conduction Electron-Emitter Display）等の各種表示装置を実現することが可能である。
【００３９】
本発明の電子機器は、上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様を含む）を具備する。
【００４０】
本発明の電子機器によれば、上述した本発明の電気光学装置を具備しているので、高品位の表示が可能であり、回路レイアウトの微細化が可能である。この電子機器は、例えば、液晶装置、電子ペーパなどの電気泳動装置、電子放出素子を用いた表示装置（Field Emission Display及びSurface-Conduction Electron-Emitter Display）等の各種表示装置、投射型又は反射型のプロジェクタ、テレビジョン受像機、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル等の各種機器として実現可能である。
【００４１】
本発明の電気光学装置用駆動方法は、上記課題を解決するために、上述した本発明の電気光学装置用駆動回路に対して適用され、前記シフトレジスタが、書き込みタイミングを規定するための転送信号を順次出力する転送信号出力ステップと、プリチャージ供給線が、前記書き込みタイミングに先行するプリチャージタイミングを規定するためのプリチャージタイミング信号を供給するプリチャージ信号供給ステップと、前記プリチャージ回路が、前記転送信号及び前記プリチャージタイミング信号のいずれかが入力された場合に、入力信号をタイミング信号として出力するタイミング信号出力ステップと、前記データ線用回路が、少なくとも前記転送信号に基づいて出力されたタイミング信号を整形する整形ステップと、前記データ線用回路が、前記タイミング信号に応じて前記複数のデータ線を駆動するデータ線駆動ステップとを含む。
【００４２】
また、本発明の電気光学装置用駆動方法の一態様では、前記整形ステップにおいて、前記データ線用回路は、少なくとも前記転送信号に基づいて出力されたタイミング信号より狭い所定パルス幅を有するイネーブル信号が供給され、前記タイミング信号のパルス幅を前記所定パルス幅で制限することにより前記タイミング信号を整形する。
【００４３】
本発明の電気光学装置用駆動方法の他の態様では、前記整形ステップにおいて、前記データ線用回路は、少なくとも前記転送信号に基づいて出力されたタイミング信号より狭い第１のパルス幅を有する複数系列の第１イネーブル信号及び前記第１のパルス幅よりも狭い第２のパルス幅を有する一系列の第２イネーブル信号が供給され、前記タイミング信号の各パルスを前記複数系列の第１イネーブル信号の夫々を基に整形する前記タイミング信号のパルス幅を前記第１のパルス幅に制限すると共に、前記第１のパルス幅に制限された後の前記タイミング信号のパルス全体を前記一系列の第２イネーブル信号を基に整形することによって前記タイミング信号のパルス幅を前記第２のパルス幅に制限する。
【００４４】
本発明の電気光学装置用駆動方法の他の態様では、前記タイミング信号出力ステップにおいて、前記転送信号を、前記シフトレジスタから前記プリチャージ回路に直接入力する。
【００４５】
このような本発明の電気光学装置用駆動方法によれば、上述した本発明の電気光学装置用駆動回路（但し、その各種態様を含む）に適用されるので、本発明の電気光学装置用駆動回路と同様の各種利益を享受することができる。
【００４６】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【発明を実施するための最良の形態】
【００４７】
本発明の実施の形態について図を参照しつつ説明する。尚、以下の各実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【００４８】
＜第１実施形態＞
本発明の電気光学装置に係る第１実施形態について図１から図５を参照して説明する。
【００４９】
先ず、本実施形態に係る液晶装置の構成を図１から図４を参照して説明する。ここに図１は、対向基板側から見た液晶装置の平面図であり、図２は、図１のＨ−Ｈ'断面図である。図３は、当該液晶装置の駆動回路の構成を表している。図４は、図３のうちデータ線駆動回路のより詳細な構成を表している。本実施形態に係る液晶装置は、駆動回路内蔵型の表示パネル１００と、全体の駆動制御や画像信号に対する各種処理を行う回路部とから構成されている。
【００５０】
図１及び図２における表示パネル１００では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間には液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００５１】
ＴＦＴアレイ基板１０上における、画像表示領域１０ａの周辺に位置する周辺領域では、データ線駆動回路１０１及び外部回路接続端子１０２が、ＴＦＴアレイ基板１０の一辺に沿って設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。また、ＴＦＴアレイ基板１０及び対向基板２０の間には、両基板間の電気的導通を確保するための上下導通端子１０６が配置されている。
【００５２】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用ＴＦＴや各種配線等の上に画素電極９ａが、更にその上から配向膜が形成されている。他方、対向基板２０上の画像表示領域１０ａには、液晶層５０を介して複数の画素電極９ａと対向する対向電極２１が形成されている。即ち、夫々に電圧が印加されることで、画素電極９ａと対向電極２１との間には液晶保持容量が形成される。この対向電極２１上には、格子状又はストライプ状の遮光膜２３が形成され、更にその上を配向膜が覆っている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００５３】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、後述するサンプリング回路７等が形成されている。これに加えて、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００５４】
図３において、ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板或いはシリコン基板等からなり、その上に画素電極９ａが画像表示領域１０ａに区画配列されている。各画素電極９ａは、画素部に対応して配置されている。表示パネル１００は、画素電極９ａに印加される電圧を制御し、液晶層５０（図示せず）にかかる電界を画素部毎に変調するように駆動される。これにより、両基板間の透過光量が変化し、画像が階調表示される。表示パネル１００はＴＦＴアクティブマトリクス駆動方式を採り、ＴＦＴアレイ基板１０側の画像表示領域１０ａには、マトリクス状に配置された複数の画素電極９ａと、互いに交差して配列された複数の走査線２及びデータ線３とが形成され、画素に対応する画素部が構築されている。尚、ここでは図示しないが、各画素電極９ａとデータ線３との間には、走査線２を介して夫々供給される走査信号に応じて導通、非導通が制御されるＴＦＴや、画素電極９ａに印加した電圧を維持するための蓄積容量が形成されている。また、画像表示領域１０ａの周辺領域には、データ線駆動回路１０１等の駆動回路が形成されている。
【００５５】
ここでデータ線駆動回路１０１は、所謂“ビデオプリチャージ”型の駆動回路であり、サンプリング回路７を後述のタイミング信号により駆動し、画像信号線６に供給される画像信号ＶＩＤ又はプリチャージ信号ＰＲＥをサンプリングさせ、夫々をデータ線３に印加するように構成されている。
【００５６】
データ線駆動回路１０１は、シフトレジスタ５１、プリチャージ回路５、イネーブル回路５５及びサンプリング回路７からなる。シフトレジスタ５１は、データ線駆動回路１０１内に入力される所定周期のＸ側クロック信号ＣＬＸ（及びその反転信号ＣＬＸ'）、シフトレジスタスタート信号ＤＸに基づいて、各段から転送信号Ｐｉ（ｉ＝１、・・・、ｎ）を順次出力するように構成されている。
【００５７】
プリチャージ回路５は、シフトレジスタ５１から出力される転送信号Ｐｉ（ｉ＝１、・・・、ｎ）の夫々に対応して設けられた、ｎ個のプリチャージスイッチ５２からなる。プリチャージスイッチ５２は、データ線駆動回路１０１内にプリチャージタイミング信号ＮＲＧ（Noise Reduction Gate）を導入するためのスイッチであり、典型的には、転送信号Ｐｉ（ｉ＝１、・・・、ｎ）とプリチャージタイミング信号ＮＲＧとが入力され、イネーブル回路５５に出力するＯＲ回路として構成される。ここで、転送信号Ｐｉ（ｉ＝１、・・・、ｎ）は画像信号ＶＩＤのデータ書き込み期間を規定するためのタイミング信号であり、プリチャージタイミング信号ＮＲＧは、上記データ書き込み期間に先立つプリチャージ期間を規定するためのタイミング信号である。そこで、以降の説明において、その一方又は両方の区別をなく指す場合には、単に「タイミング信号」と呼ぶ。
【００５８】
イネーブル回路５５は、例えばＡＮＤ回路として構成され、タイミング信号と共に４本のイネーブル供給線６１の夫々からイネーブル信号ＥＮＢ１〜ＥＮＢ４が供給される。このイネーブル回路５５は、タイミング信号のパルス波形を４系列のイネーブル信号ＥＮＢ１〜ＥＮＢ４に基づいて整形し、サンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）を出力する機能を有している。イネーブル信号のパルス幅は、少なくとも転送信号のパルス幅よりは狭い所定幅である。
【００５９】
サンプリング回路７は、データ線３の夫々に対応して設けられた２ｎ個のサンプリングスイッチ７１からなる。サンプリングスイッチ７１は、例えば図４に示したように、Ｐチャネル型又はＮチャネル型の片チャネル型ＴＦＴから構成され、ソース−ドレイン間により画像信号線６とデータ線３とが接続され、ゲートにサンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）が入力されるように構成される。尚、サンプリングスイッチ７１は、相補型でも良い。
【００６０】
図４において、イネーブル回路５５は、共通の分岐配線によって２系列に分岐された一対の論理回路、即ち論理回路５５ａ及び５５ｂを一単位として構成され、各対が複数配列されている。論理回路５５ａ及び５５ｂは夫々、本発明の「単位回路」の一例として、タイミング信号の一つが入力されてサンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）の一つを出力するように構成されている。具体的には、論理回路５５ａ及び５５ｂは、分岐配線から同一のタイミング信号が供給されると共に、４系列のイネーブル信号ＥＮＢ１〜ＥＮＢ４のうち相異なる信号が供給され、夫々においてタイミング信号とイネーブル信号との論理積を求め、サンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）として出力するように構成されている。
【００６１】
そのため、プリチャージスイッチ５２から出力されたタイミング信号は、分岐配線によって２系列に分岐され、対をなす論理回路５５ａ及び５５ｂの双方に同時入力される。このように出力端が分岐した配線は、入力端側においてその本数が半減されているので、配線レイアウトの省スペース化、狭ピッチ化に寄与する。特に本実施形態では、プリチャージスイッチ５２の個数が半分で済む。
【００６２】
また、ここでは、画像表示領域１０ａの一辺に沿って、シフトレジスタ５１、プリチャージスイッチ５２及びイネーブル回路５５が順に配列されるようにレイアウトされている。イネーブル回路５５よりも後段は、論理回路や後述のサンプリングスイッチ７１が配置され、またイネーブル供給線や画像信号線が引き回されることなどから、比較的高密度である。一方、シフトレジスタ５１に隣接する領域は、転送信号用の出力配線以外には配線や素子が殆どなく、比較的低密度である。そのため、この領域にプリチャージスイッチ５２、及びサンプリングタイミング信号ＮＲＧの供給線を設けることで、回路レイアウトを比較的容易に設計できると同時に、回路スペースを殆ど拡大せずに済む。
【００６３】
以上のような素子数削減或いは回路レイアウト上の効果を効率よく得るには、シフトレジスタ５１以降において回路を多系列化し、回路が複数に分岐するよりも前段にプリチャージスイッチ５２を設けることが好ましい。即ち、プリチャージスイッチ５２は、図３及び図４に示したように、シフトレジスタ５１に隣接して配置し、転送信号Ｐｉ（ｉ＝１、・・・、ｎ）が直接入力されるように設けることが好ましい。
【００６４】
尚、ここでは説明の簡便のために画像信号線６は一本とし、いずれのサンプリングスイッチ７１もこの画像信号線６から画像信号ＶＩＤを供給されるようにしたが、画像信号は、シリアル−パラレル展開（即ち、相展開）されていてもよい。例えば、画像信号を画像信号ＶＩＤ１〜ＶＩＤ６の６相にシリアル−パラレル展開した場合、これらの画像信号は、６本の画像信号線を夫々介してサンプリング回路７に入力される。複数の画像信号線に対し、シリアルな画像信号を変換して得たパラレルな画像信号を同時供給すると、データ線３への画像信号入力をグループ毎に行うことができ、駆動周波数が抑えられる。
【００６５】
走査線駆動回路１０４は、マトリクス状に配置された複数の画素電極９ａを走査線２の配列方向に走査するために、走査信号印加の基準クロックであるＹ側クロック信号ＣＬＹ（及びその反転信号ＣＬＹ'）、シフトレジスタスタート信号ＤＹに基づいて生成される走査信号を、複数の走査線２に線順次に印加するように構成されている。その際には、２つの走査線駆動回路１０４から、各走査線２の両端に対して同時に電圧が印加される。
【００６６】
尚、クロック信号等の各種タイミング信号は、図示しないタイミングジェネレータにて生成され、ＴＦＴアレイ基板１０上の各回路に供給される。また、各駆動回路の駆動に必要な電源電圧等もまた外部回路から供給される。更に、上下導通端子１０６から引き出された信号線には、外部回路から対向電極電位ＬＣＣが供給される。対向電極電位ＬＣＣは、上下導通端子１０６を介して対向電極２１に供給される。対向電極電位ＬＣＣは、画素電極９ａとの電位差を適正に保持して液晶保持容量を形成するための対向電極２１の基準電位となる。
【００６７】
次に、この液晶装置の動作について図３から図５を参照して説明する。ここに図５は、データ線駆動回路に係る各種信号のタイミングチャートであり、（ａ）はデータ書き込み期間、（ｂ）はプリチャージ期間における駆動方法を表している。
【００６８】
図５（ａ）のタイミングチャートに示したように、データ書き込み期間には、Ｘ側クロック信号ＣＬＸ（及びその反転信号ＣＬＸ'）、シフトレジスタスタート信号ＤＸに基づいて、シフトレジスタ５１から転送信号Ｐｉ（ｉ＝１、・・・、ｎ）が順次出力される。その際、奇数番目の転送信号Ｐ2ｋ-1と偶数番目の転送信号Ｐ2ｋ（但し、ｋ＝１、・・・、ｎ／２）とは、相補のタイミングで出力される。転送信号Ｐｉ（ｉ＝１、・・・、ｎ）は、プリチャージスイッチ５２を通過して、イネーブル回路５５に入力される。このとき、各転送信号Ｐｉ（ｉ＝１、・・・、ｎ）は、分岐配線によって２系列に分岐され、論理回路５５ａ及び５５ｂに入力される。論理回路５５ａ及び５５ｂは、論理積をとることで、互いに異なるイネーブル信号に基づいて転送信号Ｐｉをトリミングする。
【００６９】
具体的には、図４に示したように、転送信号Ｐ１が入力された論理回路５５ａ及び５５ｂの夫々では、転送信号Ｐ１のパルス幅がイネーブル信号ＥＮＢ１及びＥＮＢ２のパルス幅に基づいて制限され、サンプリング回路駆動信号Ｓ１及びＳ２として出力される。同様に、転送信号Ｐ２は、パルス幅がイネーブル信号ＥＮＢ３及びＥＮＢ４のパルス幅に基づいて制限され、サンプリング回路駆動信号Ｓ３及びＳ４として出力される。
【００７０】
こうして、イネーブル信号ＥＮＢ１〜ＥＮＢ４の波形を反映したサンプリング回路駆動信号Ｓ１、Ｓ２、Ｓ３、・・・が生成され、サンプリング回路７１に順次供給される。イネーブル信号ＥＮＢ１〜ＥＮＢ４は、互いのパルスが重なり合わないように位相がずれているため、同一の転送信号Ｐｉ（ｉ＝１、・・・、ｎ）が分岐して入力される論理回路５５ａ及び５５ｂにおいては、夫々に入力されたイネーブル信号に基づいて相異なるタイミングのパルス波形が出力される。転送信号Ｐｉ（ｉ＝１、・・・、ｎ）は、シフトレジスタ５１に入力されるクロック信号ＣＬＸ等に応じて出力されることから、その高周波化にはクロック周期による制限のために一定の限界があるが、このようにイネーブル回路５５でイネーブル信号との論理積をとることでパルス幅を制限すれば、狭小化することができる。
【００７１】
イネーブル回路５５から出力されるサンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）は、夫々サンプリングスイッチ７１を駆動し、サンプリングスイッチ７１に接続されたデータ線３に画像信号線６から画像信号ＶＩＤを供給する。画像信号ＶＩＤは、各データ線３から選択画素列の画素電極９ａに印加され、データの書き込みが行われる。
【００７２】
一方、図５（ｂ）のタイミングチャートに示したように、データ書き込み期間に先行するプリチャージ期間には、プリチャージスイッチ５２に、転送信号Ｐｉ（ｉ＝１、・・・、ｎ）に代えてプリチャージタイミング信号ＮＲＧが入力される。そして、このプリチャージタイミング信号ＮＲＧに基づくタイミング信号がゲート入力され、全てのサンプリングスイッチ７１が駆動される。尚、ここでイネーブル信号ＥＮＢ１〜ＥＮＢ４は、例えばプリチャージタイミング信号ＮＲＧと同じパルス幅で入力されるため、イネーブル回路５５は前述のようなパルス波形を整形する機能を実質的には果たさない。そのため、この期間に出力されるサンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）は、殆どプリチャージタイミング信号ＮＲＧと同じ波形となる。即ち、プリチャージタイミング信号ＮＲＧの印加期間は、データ線３にプリチャージ信号ＰＲＥが供給されて、プリチャージが行われる。ここでは、全データ線３が画像信号線６と導通されることから、全データ線３に対し一括してプリチャージが実行される。
【００７３】
＜変形例＞
次に、図６を参照しながら、図３及び図４に示したデータ線駆動回路１０１の変形例を説明する。尚、以下では図１乃至図５と共通する部分については共通の参照符号を付し、同様の機能及び信号処理を行う部分については説明を簡便にするために随時詳細な説明を省略する。
【００７４】
図６の変形例では、画像信号は、不図示の外部回路によりシリアル−パラレル展開或いはシリアル−パラレル変換（即ち、相展開）されており、６個（即ち、６相）のパラレルな画像信号ＶＩＤ１〜ＶＩＤ６として、当該電気光学装置に対して供給される。これらの画像信号ＶＩＤ１〜ＶＩＤ６は、ＴＦＴアレイ基板１０上で６本の画像信号線６を介してサンプリング回路７に入力される。他方、転送信号Ｐｉは、イネーブル回路５５で整形された後、６つに分岐され、サンプリング回路７に供給される。よって、各転送信号Ｐｉにより、６本のデータ線が同時に駆動されることになる。このようにシリアルな画像信号を変換して得たパラレルな画像信号ＶＩＤ１〜ＶＩＤ６を一括して供給すると、データ線３への画像信号入力をグループ毎に行うことができ、データ線駆動回路１０１における駆動周波数を抑えられる。
【００７５】
本変形例によれば、シリアル−パラレル展開による利益を得ながら、図３及び図４で示したデータ線駆動回路１０１の場合と同様に、素子数削減或いは回路レイアウト上の効果を効率良く得ることができる。しかも、プリチャージスイッチ５２をイネーブル回路５５の前段に配置することによって、同時駆動されるデータ線３のグループ間における書き込み斑、即ちシリアル−パラレル展開を用いた場合に比較的目立ち易いとされるグループ斑の発生を、次に説明する比較例に比べて顕著に改善できる。
【００７６】
＜比較例＞
次に、第１実施形態の比較例について図７及び図８を参照して説明する。図７及び図８は夫々、比較例に係る液晶装置の主要部の構成を表している。
【００７７】
図７の比較例は、実施形態と同様に“ビデオプリチャージ”型の構成ではあるが、イネーブル回路６５の後段、且つサンプリング回路７の前段にプリチャージスイッチ５２ａが挿入されている。
【００７８】
シフトレジスタ５１、イネーブル回路６５によって生成されたサンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、ｎ）は、夫々６つに分岐する制御信号線Ｘ１、・・・Ｘｎを介して６個の隣接するサンプリングスイッチ７１に入力される。従って、サンプリング回路７は、６個のサンプリングスイッチ７１群毎に駆動される。そして、本比較例では、制御信号線Ｘ１、・・・Ｘｎに対し、サンプリング回路駆動信号Ｓｉとは別にプリチャージタイミング信号ＮＲＧが入力可能な構成となっている。より詳細には、サンプリング回路駆動信号Ｓｉ、プリチャージタイミング信号ＮＲＧを供給する各信号線が、プリチャージスイッチ５２ａを介して制御信号線Ｘ１、・・・Ｘｎに接続されている。プリチャージタイミング信号ＮＲＧは、画像信号ＶＩＤ１〜ＶＩＤ６のデータ書き込み期間（即ち、サンプリング期間）に先立つプリチャージ期間を規定し、制御信号線Ｘ１、・・・Ｘｎに一斉に供給される。従って、プリチャージタイミング信号ＮＲＧによって全てのサンプリングスイッチ７１は同時に導通し、全データ線３が、一斉に画素信号線６に接続された導通状態とされ、画像信号線６からプリチャージ信号ＰＲＥの供給を受ける。
【００７９】
この場合、プリチャージタイミング信号ＮＲＧが直接サンプリング回路７に入力されるという利点がある一方、サンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）は、サンプリング回路７に入力される前に必ずプリチャージスイッチ５２ａを通過することで、波形に遅延や歪みが生じることがある。そのため、十分な書き込みがなされずにコントラスト比が低下したり、書き込み斑が生じたりするおそれがある。これに対し、上記実施形態では、プリチャージスイッチ５２をイネーブル回路５５の前段に配置しているため、こうしたおそれが解消される。
【００８０】
図８の比較例は、プリチャージ回路８０が、データ線駆動回路１０１ａとは分離されてデータ線３の反対側の端部に接続されている。プリチャージ回路８０における各プリチャージスイッチ８１には、プリチャージ用配線８２によりプリチャージタイミング信号ＮＲＧが供給され、プリチャージ信号線８３によりプリチャージ信号ＰＲＥの供給を受ける。プリチャージ用配線８２やプリチャージ信号線８３は、表示パネル１００外に引き出され、例えば回路部の電源に直接又は間接的に接続されている。こうした構成の表示パネルでは、プリチャージ用配線８２やプリチャージ信号線８３に代表されるプリチャージ回路８０に係る配線を引き回すためのスペース確保が問題となる。そのため、回路レイアウトの微細化、省スペース化が妨げられるおそれがある。これに対し、上記実施形態では“ビデオプリチャージ”型の構成を採用し、尚且つ、シフトレジスタ５１の直下にプリチャージスイッチ５２を配置して、更に後段のイネーブル回路５５を２系列にしたので、プリチャージスイッチ５２の素子数が半減されている。よって、駆動回路が効率よく集積化され、回路レイアウトの微細化が可能となる。
【００８１】
＜第２実施形態＞
次に、第２実施形態について図９及び図１０を参照して説明する。図９は、本実施形態に係る液晶装置のデータ線駆動回路の構成を表している。図１０は、そのタイミングチャートを表しており、（ａ）がデータ書き込み期間、（ｂ）がプリチャージ期間に相当する。尚、以下に説明する各実施形態では、第１実施形態と同様の構成要素については同一の符号を付して、その説明を適宜省略する。
【００８２】
第１実施形態では、プリチャージスイッチ５２をＯＲ回路で構成するようにしたが、本実施形態のプリチャージスイッチ１５２は、ＮＯＲ回路で構成されている。そこで、最終的にサンプリングスイッチ７１に出力するタイミング信号が正しい波形で出力されるように、イネーブル回路１５５にて論理的に整合させる。即ち、イネーブル回路１５５内の各論理回路１５５ａ及び１５５ｂはＡＮＤ回路として構築されるが、プリチャージスイッチ１５２から入力されるタイミング信号が反転入力される。それに伴って、イネーブル信号ＥＮＢ１'〜ＥＮＢ４'も反転入力される。即ち、論理回路１５５ａ及び１５５ｂは、論理的にはＮＯＲ回路として動作する。
【００８３】
図１０（ａ）、（ｂ）に示したように、この場合には、イネーブル信号ＥＮＢ１'〜ＥＮＢ４'の夫々をイネーブル信号ＥＮＢ１〜ＥＮＢ４の反転信号として供給する以外は、第１実施形態と同様に駆動することができる。
【００８４】
このように本実施形態によれば、イネーブル回路１５５を構成する素子数が第１実施形態よりも増えてしまうが、トランジスタ特性やレイアウトの制約で、イネーブル回路１５５内の各論理回路１５５ａ及び１５５ｂをＡＮＤ回路で構成しなければならない場合に、最も簡単に構成できる。また、プリチャージスイッチ１５２がＮＯＲ回路のみで構成できるため、プリチャージスイッチ１５２部分におけるレイアウトの微細化に有利である。また、素子数が削減されることで、タイミング信号の遅延を防止する効果もあり、制御上、有効である。更に、本実施形態においては、駆動回路側の変更に伴う駆動方式の改変が殆どなくて済むという利点もある。
【００８５】
＜第３実施形態＞
次に、第３実施形態について図１１及び図１２を参照して説明する。図１１は、本実施形態に係る液晶装置のデータ線駆動回路の構成を表している。図１２は、そのタイミングチャートを表しており、（ａ）がデータ書き込み期間、（ｂ）がプリチャージ期間に相当する。
【００８６】
本実施形態におけるイネーブル回路２５５は、論理回路２５１及び２５２の２段構成とされている。論理回路２５１には、プリチャージスイッチ１５２からタイミング信号が入力され、４本のイネーブル供給線によりイネーブル信号ＥＮＢ１１〜ＥＮＢ１４のいずれか１つが供給される。この論理回路２５１は、タイミング信号（主に転送信号Ｐｉ）を、４系列のイネーブル信号ＥＮＢ１１〜ＥＮＢ１４のうちの一つに基づいて整形し、一次整形信号Ｑｉ（ｉ＝１、・・・、２ｎ）として出力する機能を有している。そのためには通常、これら２つの信号の論理積をとるが、ここではプリチャージスイッチ１５２がＮＯＲ回路であることに対応して、論理回路２５１は、夫々の信号の反転入力に対して論理積をとるように構成されている。
【００８７】
論理回路２５２は、その後段に設けられ、１系列のマスターイネーブル信号ＭＥＮＢが供給される。論理回路２５２は、一次整形信号Ｑｉ（ｉ＝１、・・・、２ｎ）を、マスターイネーブル信号ＭＥＮＢに基づいて整形し、サンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）として出力する機能を有している。マスターイネーブル信号ＭＥＮＢは、イネーブル信号ＥＮＢ１１〜ＥＮＢ１４とは別途生成され、イネーブル信号ＥＮＢ１１〜ＥＮＢ１４よりもパルス幅が狭い。
【００８８】
信号波形の整形は、実質的な意味でイネーブル信号との論理積を求めることで実施できる。その際、転送信号Ｐｉ（ｉ＝１、・・・、ｎ）等のタイミング信号や一次整形信号Ｑｉ（ｉ＝１、・・・、２ｎ）の波形は、よりパルス幅の狭いイネーブル信号ＥＮＢ１１〜ＥＮＢ１４やマスターイネーブル信号ＭＥＮＢの波形に基づいてトリミングされ、パルス幅がイネーブル信号のパルス幅に制限されるからである。ここでは、イネーブル信号ＥＮＢ１１〜ＥＮＢ１４及びマスターイネーブル信号ＭＥＮＢは夫々、本発明の「複数系列の第１イネーブル信号」及び「一系列からなる第２イネーブル信号」の一例である。
【００８９】
次に、この液晶装置の動作、特に転送信号Ｐｉ（ｉ＝１、・・・、ｎ）をサンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）に整形する過程について図１２を参照して説明する。
【００９０】
図１２（ａ）のタイミングチャートに示したように、データ書き込み期間においては、先ずシフトレジスタ５１から転送信号Ｐｉ（ｉ＝１、・・・、ｎ）がＰ１、Ｐ２、・・・と順に出力される。その際、奇数番目の転送信号Ｐ2ｋ-1と偶数番目の転送信号Ｐ2ｋ（但し、ｋ＝１、・・・、ｎ／２）とは、相補のタイミングで出力される。
【００９１】
転送信号Ｐｉ（ｉ＝１、・・・、ｎ）の夫々は、プリチャージスイッチ１５２を通過する際に、反転出力される。そして、論理回路２５１に反転入力され、同じく反転入力されるイネーブル信号ＥＮＢ１１〜ＥＮＢ１４のいずれかとの論理積をとることによって、そのパルス幅がイネーブル信号ＥＮＢ１１〜ＥＮＢ１４のパルス幅ｄ１に制限される（即ち、イネーブル信号ＥＮＢ１１〜ＥＮＢ１４によって整形される）。
【００９２】
論理回路２５１の各出力は、一次整形信号Ｑｉ（ｉ＝１、・・・、２ｎ）とされる。これらの各出力は、イネーブル信号ＥＮＢ１１〜ＥＮＢ１４が夫々系列の異なる信号であるために、波形が完全に揃わない場合が考えられる。そのような場合、一次整形信号Ｑｉ（ｉ＝１、・・・、２ｎ）内に他のパルスと比べて幅が異なるパルスが混在することになる。例えば、図１２に示したように、イネーブル信号ＥＮＢ１４が、基準とするパルス幅ｄ１よりも広いパルス幅ｄ１'を有するとき、対応する一次整形信号Ｑ４パルス幅もまたパルス幅ｄ１'となる。
【００９３】
ここでは、以上の論理回路２５１における転送信号Ｐｉ（ｉ＝１、・・・、ｎ）の整形工程は、一次整形工程に過ぎず、続いて論理２５２における二次整形工程が行われる。
【００９４】
一次整形信号Ｑｉ（ｉ＝１、・・・、２ｎ）の夫々は、論理回路２５２において、マスターイネーブル信号ＮＥＮＢとの論理積をとることによって、そのパルス幅がマスターイネーブル信号ＭＥＮＢのパルス幅ｄ２に制限される（即ち、マスターイネーブル信号ＭＥＮＢによって整形される）。マスターイネーブル信号ＭＥＮＢは、イネーブル信号ＥＮＢ１１〜ＥＮＢ１４とは異なり、単一の系列からなることから、そのパルス幅ｄ２は常に一定である。また、パルス幅ｄ２は、パルス幅ｄ１より更に狭い。そのため、論理回路２５２では、一次整形信号Ｑ４のパルス幅ｄ１'もまたパルス幅ｄ２によって制限され、サンプリング回路駆動信号Ｓ４が適正に生成出力される。
【００９５】
このように、一次整形信号Ｑｉ（ｉ＝１、・・・、２ｎ）の各パルスは、単一のマスターイネーブル信号ＭＥＮＢの波形に基づいて整形されるので、生成出力されるサンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）は、パルス幅がパルス幅ｄ２に揃えられる。即ち、論理回路２５５では、最終的にパルス幅がパルス幅ｄ２に規定されたサンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）が得られる。尚、本実施形態においては、一次整形工程及び二次整形工程の夫々で出力される信号は、パルス幅だけでなく、パルス周波数若しくはパルス同士の間隔もイネーブル信号の波形に支配されている。即ち、サンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）は、マスターイネーブル信号ＭＥＮＢによってパルス周波数若しくはパルス同士の間隔も所定値に規定されている。
【００９６】
サンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）は、サンプリング回路７のサンプリングスイッチ７１群を駆動し、サンプリングスイッチ７１に画像信号線６から画像信号ＶＩＤを供給する。こうして画像信号ＶＩＤはサンプリングされるが、ここでサンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）のパルス幅がパルス幅ｄ２に揃っているために、画像信号ＶＩＤから生成されるデータ信号のパルス幅もパルス幅ｄ２に規定され、一様に揃えられる。また、サンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）のパルス周波数若しくはパルス間隔が所定値をとることから、生成されるデータ信号のパルス周波数若しくはパルス間隔も、所定値に規定される。
【００９７】
データ信号は、各データ線３から選択画素列の画素電極９ａに印加され、また図示しない蓄積容量を充電又は放電して、データの書き込みを行う。その際、データ信号は、パルス幅が揃っているために輝度を相対的な適正値として表すことができ、表示像におけるパルス幅の差に基づく輝度斑の発生を低減或いは防止することができる。
【００９８】
一方、図１２（ｂ）のタイミングチャートに示したように、データ書き込み期間に先行するプリチャージ期間には、基本的には第２実施形態と同様に駆動される。即ち、この期間には、イネーブル信号ＥＮＢ１１〜ＥＮＢ１４、及びマスターイネーブル信号ＭＥＮＢの双方が、プリチャージタイミング信号ＮＲＧと同じパルス幅で入力され、イネーブル回路２５５は前述のようなパルス波形を整形する機能を実質的には果たさない。そのため、サンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）は、殆どプリチャージタイミング信号ＮＲＧと同じ波形となり、その印加期間には全データ線３がプリチャージされる。
【００９９】
このように本実施形態によれば、２段階の整形工程を経て生成されたサンプリング回路駆動信号Ｓｉによってデータ信号のパルス幅が規定されるようにしたので、一次整形工程に複数系列のイネーブル信号ＥＮＢ１１〜ＥＮＢ１４を用いながらも、イネーブル信号ＥＮＢ１１〜ＥＮＢ１４の系列差に起因する輝度斑を殆ど又は実践上全く生じさせないで済む。また、サンプリング回路駆動信号Ｓｉによりデータ信号のパルス周波数若しくはパルス間隔が所定値に規定されるようにしたので、適正な駆動が可能である。
【０１００】
また、サンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）のパルス幅は、最終的にマスターイネーブル信号ＭＥＮＢのパルス幅ｄ２に規定されることから、一次整形工程における出力波形はそれほど形状精度が良くなくともよい。そこで、転送信号Ｐｉ（ｉ＝１、・・・、ｎ）のパルス幅を、一次整形により粗く調整し、更に二次整形により高精度に調整することが考えられる。例えば、一次整形工程では、転送信号Ｐｉ（ｉ＝１、・・・、ｎ）にイネーブル信号ＥＮＢ１１〜ＥＮＢ１４の系列差による変動以外にも形状誤差が残されていてよく、それらの誤差は、二次整形工程においてマスターイネーブル信号ＭＥＮＢの精度に応じて修正することができる。また、一次整形工程では、マスターイネーブル信号ＭＥＮＢとのパルス形状差を、二次整形工程におけるマージンとして意図的に残しておいてもよい。
【０１０１】
尚、本実施形態におけるその他の作用及び効果は、上記第２実施形態と同様である。
【０１０２】
＜第４実施形態＞
次に、第４実施形態について図１３及び図１４を参照して説明する。図１３は、本実施形態に係る液晶装置のデータ線駆動回路の構成を表している。図１４は、そのタイミングチャートを表しており、（ａ）がデータ書き込み期間、（ｂ）がプリチャージ期間に相当する。
【０１０３】
本実施形態におけるデータ線駆動回路は、第３実施形態に第１実施形態が適用されている。ここでは、第３実施形態のイネーブル回路２５５と同様に、イネーブル回路３５５は、論理回路３５１及び３５２により２段階に構成されている。但し、第１実施形態と同様に、ＯＲ回路として構成されるプリチャージスイッチ５２が用いられ、それに応じて、イネーブル回路３５５内の各論理回路３５１は、図示のようなＡＮＤ回路として構成されている。
【０１０４】
よって、論理回路３５１に入力されるイネーブル信号ＥＮＢ１１'〜ＥＮＢ１４'は、第３実施形態のように反転入力されることがないので、イネーブル信号ＥＮＢ１１〜ＥＮＢ１４を丁度反転した波形とされる。それ以外は、第３実施形態と同様にして駆動することができる。
【０１０５】
従って、本実施形態における作用及び効果は、上記第１及び第３実施形態と同様である。
【０１０６】
＜第５実施形態＞
次に、第５実施形態について図１５及び図１６を参照して説明する。図１５は、本実施形態に係る液晶装置のデータ線駆動回路の構成を表している。図１６は、そのタイミングチャートを表しており、（ａ）がデータ書き込み期間、（ｂ）がプリチャージ期間に相当する。
【０１０７】
本実施形態におけるデータ線駆動回路は、後述するようにサンプリング回路が相補型とされている他は、第２実施形態を変形して構成されている。即ち、第２実施形態と同様に、ＮＯＲ回路として構成されるプリチャージスイッチ１５２が用いられている。それに応じて、イネーブル回路４５５内の論理回路４５５ａ及び４５５ｂは、論理回路１５５ａ及び１５５ｂと同様にＮＯＲ回路として構成されている。
【０１０８】
但し、ここでは、サンプリング回路が相補型のサンプリングスイッチ１７１で構成されているために、論理回路４５５ａ及び４５５ｂは、各サンプリングスイッチ１７１に対して２つのサンプリング回路駆動信号を生成する必要がある。そのため、論理回路４５５ａ及び４５５ｂの夫々の出力側に、駆動信号生成回路５００が設けられている。駆動信号生成回路５００は、入力信号と同じ波形のサンプリング回路駆動信号Ｎｉ（ｉ＝１、・・・、２ｎ）と、その反転信号であるサンプリング回路駆動信号Ｐｉ（ｉ＝１、・・・、２ｎ）の２つの信号を生成出力する機能を有している。同一の入力信号に基づいて生成されたサンプリング回路駆動信号Ｎｉ及びＰｉは、夫々、１つのサンプリングスイッチ１７１のｎ型ＴＦＴ及びｐ型ＴＦＴのゲートに入力される。
【０１０９】
本実施形態のデータ線駆動回路は、相補型のサンプリングスイッチ１７１に相補な信号を入力すること以外は、第２実施形態と同様にして駆動することができる。即ち、図１６（ａ）及び（ｂ）に示したように、第２実施形態におけるサンプリング回路駆動信号Ｓｉに代えて、同じ波形のサンプリング回路駆動信号Ｎｉが入力される。それと同時に、サンプリング回路駆動信号Ｐｉが入力される。この２入力によってサンプリングスイッチ１７１が駆動される。
【０１１０】
従って、本実施形態における作用及び効果は、上記第２及び第３実施形態と同様である。
【０１１１】
以上、本発明の実施形態について具体的に説明したが、本発明はそれに限定されず、種々の変形実施が可能である。例えば、上記の各実施形態では、シフトレジスタ５１より後段の回路を多系列化する場合について説明したが、そのような場合に本発明を適用すればプリチャージ回路の素子数削減ができ、回路レイアウト上の効果が発揮されるものの、本発明は、多系列化されていない駆動回路に対しても適用できることは勿論である。
【０１１２】
また、上記実施形態では、全データ線３に対しデータ書き込み期間の前にまとめてプリチャージを行う駆動方式を採用する場合について説明したが、データ線３の一本毎、又は所定本数毎にプリチャージを行い、その都度、書き込みを行うようにしてもよい。
【０１１３】
＜電子機器＞
以上に説明した液晶装置は、例えばプロジェクタに適用される。ここでは、上記実施形態の液晶装置をライトバルブとして用いたプロジェクタについて説明する。
【０１１４】
図１７は、プロジェクタの構成例を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶装置１００Ｒ、１００Ｂ及び１００Ｇに入射される。液晶装置１００Ｒ、１００Ｂ及び１００Ｇの構成は上述した液晶装置と同等であり、それぞれにおいて画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号が変調される。これらの液晶装置によって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。ダイクロイックプリズム１１１２では、各色の画像が合成され、カラー画像として射出される。カラー画像は、投射レンズ１１１４を介して、スクリーン１１２０等に投写される。
【０１１５】
この投射型カラー表示装置では、上記実施形態の液晶装置を用いたことにより、輝度斑が少ない或いは殆ど生じない、高品位な表示が可能である。
【０１１６】
尚、上記実施形態の液晶装置は、プロジェクタ以外の直視型や反射型のカラー表示装置に適用することもできる。その場合、対向基板２０上における画素電極９ａに対向する領域に、ＲＧＢのカラーフィルタをその保護膜と共に形成すればよい。或いは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。更に、以上の各場合において、対向基板２０上に画素と１対１に対応するマイクロレンズを設けるようにすれば、入射光の集光効率が向上し、表示輝度を向上させることができる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用してＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るい表示が可能となる。
【０１１７】
以上では、液晶装置及び液晶プロジェクタを例に挙げて本発明について説明したが、液晶装置以外のマトリクス駆動が可能な電気光学装置も本発明の適用範囲である。そのような電気光学装置としては、例えば、エレクトロルミネッセンス装置や電気泳動装置、電子放出素子を利用した表示装置（Field Emission Display及びSurface-Conduction Electron-Emitter Display）等が挙げられる。また、本発明の電子機器は、このような本発明の電気光学装置を備えることで実現され、上述したプロジェクタの他に、テレビジョン受像機や、ビューファインダ型或いはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等の各種の電子機器として実現可能である。
【０１１８】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置用駆動回路、並びに、該電気光学装置用駆動回路を具備した電気光学装置及び電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１１９】
【図１】本発明の電気光学装置の第１実施形態に係る液晶装置の構成を示す平面図である。
【図２】図１のＨ−Ｈ'断面図である。
【図３】第１実施形態における液晶装置の要部構成を表すブロック図である。
【図４】第１実施形態における液晶装置のうちデータ線駆動回路の構成を表す回路図である。
【図５】図４に示した駆動回路のタイミングチャートである。
【図６】第１実施形態の変形例における液晶装置のうちデータ線駆動回路の構成を表す回路図である。
【図７】第１実施形態の液晶装置に対する比較例を表す回路図である。
【図８】第１実施形態の液晶装置に対する比較例を表す回路図である。
【図９】第２実施形態における液晶装置のうちデータ線駆動回路の構成を表す回路図である。
【図１０】図９に示した駆動回路のタイミングチャートである。
【図１１】第３実施形態における液晶装置のうちデータ線駆動回路の構成を表す回路図である。
【図１２】図１１に示した駆動回路のタイミングチャートである。
【図１３】第４実施形態における液晶装置のうちデータ線駆動回路の構成を表す回路図である。
【図１４】図１３に示した駆動回路のタイミングチャートである。
【図１５】第５実施形態における液晶装置のうちデータ線駆動回路の構成を表す回路図である。
【図１６】図１５に示した駆動回路のタイミングチャートである。
【図１７】本発明の電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【符号の説明】
【０１２０】
２・・・走査線、３・・・データ線、５・・・プリチャージ回路、６・・・画像信号線、７・・・サンプリング回路、９ａ・・・画素電極、１０ａ・・・画像表示領域、１０・・・ＴＦＴアレイ基板、２０・・・対向基板、２１・・・対向電極、５１・・・シフトレジスタ、５２・・・プリチャージスイッチ、５５、１５５、２５５、３５５、４５５・・・イネーブル回路、５５ａ、５５ｂ・・・論理回路、７１・・・サンプリングスイッチ、１００・・・表示パネル、１０１・・・データ線駆動回路、１０４・・・走査線駆動回路、５００・・・駆動信号生成回路、Ｐ１〜Ｐｎ・・・転送信号、ＮＲＧ・・・プリチャージタイミング信号、ＥＮＢ１〜ＥＮＢ４・・・イネーブル信号、ＭＥＮＢ・・・マスターイネーブル信号、Ｑ１〜Ｑ２ｎ・・・一次整形信号、Ｓ１〜Ｓ２ｎ・・・サンプリング回路駆動信号、ＶＩＤ・・・画像信号、ＰＲＥ・・・プリチャージ信号。
【図１】
2006091845.tif 000003
【図２】
2006091845.tif 000004
【図３】
2006091845.tif 000005
【図４】
2006091845.tif 000006
【図５】
2006091845.tif 000007
【図６】
2006091845.tif 000008
【図７】
2006091845.tif 000009
【図８】
2006091845.tif 000010
【図９】
2006091845.tif 000011
【図１０】
2006091845.tif 000012
【図１１】
2006091845.tif 000013
【図１２】
2006091845.tif 000014
【図１３】
2006091845.tif 000015
【図１４】
2006091845.tif 000016
【図１５】
2006091845.tif 000017
【図１６】
2006091845.tif 000018
【図１７】
2006091845.tif 000019