(57)【要約】【課題】  低消費電力化や動作速度向上を図ることが可能な半導体集積回路および半導体集積回路の制御方法を提供することである。【解決手段】  電圧発生器１１からは、可変高位基準電圧ＶＨＶおよび可変低位基準電圧ＶＬＶが出力される。ＰＭＯＳトランジスタＭ１０のソース端子には可変高位基準電圧ＶＨＶが印加され、ＮＭＯＳトランジスタＭ１１のソース端子には可変低位基準電圧ＶＬＶが印加される。そして、可変高位基準電圧ＶＨＶおよび可変低位基準電圧ＶＬＶは、動作待機時等の省電力化を図りたい場合には閾値電圧が大きくなるように可変に制御され、動作時等の処理スピードが要求される場合には閾値電圧が小さくなるように可変に制御される。【選択図】  図１
2006217540.tif 000002
【特許請求の範囲】
【請求項１】
ソース端子電圧に対するバックゲート端子電圧の差電圧が、負電圧、ゼロ電圧および正電圧の間で可変に制御されるＭＯＳトランジスタを備えることを特徴とする半導体集積回路。
【請求項２】
前記ソース端子電圧が可変に制御されることを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
低消費電力時には、ＰＭＯＳトランジスタの前記差電圧が前記正電圧とされ、ＮＭＯＳトランジスタの前記差電圧が前記負電圧とされ、
高速動作時には、前記ＰＭＯＳトランジスタの前記差電圧が前記負電圧とされ、前記ＮＭＯＳトランジスタの前記差電圧が前記正電圧とされることを特徴とする請求項１に記載の半導体集積回路。
【請求項４】
前記高速動作時において、
前記ＰＭＯＳトランジスタの前記ソース端子電圧は電源電圧とされ、
前記ＮＭＯＳトランジスタの前記ソース端子電圧は接地電圧とされることを特徴とする請求項３に記載の半導体集積回路。
【請求項５】
ＭＯＳ論理ゲートを備えることを特徴とする請求項１に記載の半導体集積回路。
【請求項６】
互いに動作電源電圧が異なる回路ブロック間の信号経路に、
スイッチ回路と、
該スイッチ回路を介して信号が入力され、信号出力先の前記回路ブロックの前記動作電源電圧が供給されるラッチ回路と
を備えることを特徴とする請求項１に記載の半導体集積回路。
【請求項７】
互いに動作電源電圧が異なる回路ブロック間の信号経路に、
スイッチ回路と、
該スイッチ回路を介して信号が入力され、前記第２レベル電圧値または／および前記第４レベル電圧値の前記動作電源電圧が供給されるラッチ回路と
を備えることを特徴とする請求項１に記載の半導体集積回路。
【請求項８】
前記スイッチ回路には、クロック信号が入力され、
前記ラッチ回路には、前記クロック信号に応じて前記信号が取り込まれることを特徴とする請求項６または請求項７の少なくとも一方に記載の半導体集積回路。
【請求項９】
ＭＯＳトランジスタのソース端子電圧に対するバックゲート端子電圧の差電圧が、負電圧、ゼロ電圧および正電圧の間で可変に制御されることを特徴とする半導体集積回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路および半導体集積回路の制御方法に関し、特に省電力化と動作速度向上とに関するものである。
【背景技術】
【０００２】
近年のＬＳＩ全てに共通して、消費電力を低減させること、スピードアップを図ることは重要な課題である。そして、消費電力の低減化の実現において、待機状態における電源間のリーク電流は無視できない。特に素子の微細化が進むと、ゲート幅の縮小化に伴ってソース−ドレイン間のリーク電流は無視できなくなる。
【０００３】
従来の技術における半導体集積回路を図４に示す。ＰＭＯＳトランジスタＭ１１０のバックバイアス値ＰＢＢを電源電圧ＶＤＤよりも高くし、ＮＭＯＳトランジスタＭ１１１のバックバイアス値ＮＢＢを接地電圧ＶＳＳよりも低くすることで、ソース−ドレイン間のリーク電流を低減している。
【０００４】
また特許文献１の半導体集積回路を図５に示す。図５の回路では、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタのバックバイアス値はそれぞれ電源電圧ＶＤＤ、接地電圧ＶＳＳに固定とされる。図５の構成により、回路ブロックＢＬＫ１０２の動作停止モードに応答して、当該回路ブロックＢＬＫ１０２の動作電源電圧ｖｄｄ１ｓ、ｖｓｓ１ｓはアクティブ時の動作電源電圧ｖｄｄ１、ｖｓｓ１よりも小さくされ、これにより、ＭＯＳスタティックラッチ回路ＬＡＴを構成するＭＯＳトランジスタＭ１００〜Ｍ１０３の閾値電圧が大きくなるように制御される。
【０００５】
尚、上記の関連技術として特許文献１、２が開示されている。
【特許文献１】特開２００２−１１１４７０号公報
【特許文献２】特開２００４−２０７７４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図４に示す従来技術では、バックバイアス値ＰＢＢを電源電圧ＶＤＤよりも高くし、バックバイアス値ＮＢＢを接地電圧ＶＳＳよりも低くしている。よってバックバイアス値を電源電圧ＶＤＤ、接地電圧ＶＳＳに固定する場合に比して、ゲートに掛かる電圧が高くなるため、ゲートリーク電流が増加する可能性があり問題である。また、ゲートに高電圧が印加されることで、トランジスタが劣化し、ＬＳＩの寿命が短くなる問題や、ＬＳＩの信頼性が低下するため問題である。また、バックバイアスの電源間容量は非常に大きい。よってバックバイアスをコントロールすると、バックバイアス変更時の消費電力が大きく、またバックバイアスの変更に要する時間が大きいため問題である。
【０００７】
上記特許文献１に示す従来技術では、動作停止モード等においての省電力動作については開示されている。しかし動作時においてスピードアップを図ることができないため問題である。特にトランジスタ素子の微細化が進むと、ドライブ能力が低下する等によってスピードアップの要求が厳しくなり、これを満たす必要があるため問題である。
【０００８】
本発明は前記背景技術の課題の少なくとも１つを解消するためになされたものであり、ゲートリーク電流の増加の防止等によって消費電力を低減することや、動作電源の電圧コントロールに必要な時間を短縮化すること、トランジスタ動作速度を上昇させること等を図ることが可能な半導体集積回路および半導体集積回路の制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記目的を達成するために、本発明に係る第１の思想における半導体集積回路は、ソース端子電圧に対するバックゲート端子電圧の差電圧が、負電圧、ゼロ電圧および正電圧の間で可変に制御されるＭＯＳトランジスタを備えることを特徴とする。
【００１０】
また本発明の第１の思想における半導体集積回路の制御方法は、ＭＯＳトランジスタのソース端子電圧に対するバックゲート端子電圧の差電圧が、負電圧、ゼロ電圧および正電圧の間で可変に制御されることを特徴とする。
【００１１】
ソース端子電圧を基準として、ソース端子電圧とバックゲート端子電圧との差電圧が、負電圧と正電圧との間で可変に制御される。差電圧が負電圧になるとは、バックゲート電圧値がソース端子電圧より小さくなる場合である。また差電圧が正電圧になるとは、バックゲート電圧値がソース端子電圧より大きくなる場合である。また差電圧がゼロ電圧になるとは、バックゲート電圧値がソース端子電圧と同等になる場合である。
【００１２】
これにより、基板バイアス効果によって閾値電圧が大きくなるように差電圧を可変に制御することにより、ＭＯＳトランジスタのソース−ドレイン間のリーク電流を低減させることができるため、半導体集積回路の低消費電力化を図ることができる。
【００１３】
また基板バイアス効果によって閾値電圧が小さくなるように差電圧を可変に制御することにより、まず第１の効果としてＭＯＳトランジスタの電流駆動能力が上がるため、ＭＯＳトランジスタの高速化を図ることが可能となる。次に第２の効果として、ソース−ドレイン間の電圧差が大きくなることによって、ＭＯＳトランジスタの高速化を図ることが可能となる。そして２つの効果が相乗されることで、ＭＯＳトランジスタの高速化をより効率的に行うことができる。
【００１４】
そして、動作待機時等の省電力化を図りたい場合には閾値電圧が大きくなるように差電圧を可変に制御し、動作時等の処理スピードが要求される場合には閾値電圧が小さくなるように差電圧を可変に制御する形態をとれば、電源間のリーク電流の低減による省電力化と、動作時のＭＯＳトランジスタの高速化とを両立させることが可能とされる。
【発明の効果】
【００１５】
本発明によれば、ＭＯＳトランジスタのソース端子電圧に対するバックゲート端子電圧の差電圧が、負電圧と正電圧との間で可変に制御される。そして省電力化を図りたい場合には閾値電圧が大きくなるように差電圧を可変に制御し、動作時等の処理スピードが要求される場合には閾値電圧が小さくなるように差電圧を可変に制御することにより、電源間のリーク電流の低減による省電力化と、動作時のＭＯＳトランジスタの高速化とを両立させることが可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、半導体集積回路および半導体集積回路の制御方法について具体化した実施形態を、図１乃至図３に基づき図面を参照しつつ詳細に説明する。本発明の第１実施形態を図１乃至図２を用いて説明する。図１に、本発明に係る半導体集積回路１０を示す。半導体集積回路１０は、電圧発生器１１と、代表的な回路としてのインバータ回路１２、電圧制御回路１３、ＰＬＬ回路１４を備える。電圧制御回路１３からは制御信号ＣＳが出力され、制御信号ＣＳは電圧発生器１１およびＰＬＬ回路１４に入力される。またＰＬＬ回路１４からは、制御信号ＣＳに応じたクロック周波数のクロック信号ＣＬＫが出力される。
【００１７】
電圧発生器１１からは、可変高位基準電圧ＶＨＶおよび可変低位基準電圧ＶＬＶが出力される。可変高位基準電圧ＶＨＶおよび可変低位基準電圧ＶＬＶは、制御信号ＣＳに応じて、電圧レベルが可変に制御される。電圧レベルの制御は、例えば、電源電圧ＶＤＤおよび接地電圧ＶＳＳを昇降圧する複数の電圧生成回路と、当該電圧生成回路を選択する選択スイッチとが電圧発生器１１に備えられ、制御信号ＣＳに応じた電圧生成回路が選択されることにより実現される。そして電源電圧ＶＤＤの昇降や接地電圧ＶＳＳの降圧を行う電圧生成回路には、チャージポンプ等が備えられる。また電源電圧ＶＤＤの降圧や接地電圧ＶＳＳの昇圧は、抵抗分圧や比較器等を用いることによって行われる。
【００１８】
インバータ回路１２は、ＰＭＯＳトランジスタＭ１０及びＮＭＯＳトランジスタＭ１１から成るＣＭＯＳインバータである。ＰＭＯＳトランジスタＭ１０およびＮＭＯＳトランジスタＭ１１のゲートは、入力端子ＩＮに共通に接続され、ドレイン端子は共通に出力端子ＯＵＴに接続される。ＰＭＯＳトランジスタＭ１０のバックゲートは、固定電圧である電源電圧ＶＤＤに接続される。またＮＭＯＳトランジスタＭ１１のバックゲートは、固定電圧である接地電圧ＶＳＳに接続される。ＰＭＯＳトランジスタＭ１０のソース端子は電圧発生器１１に接続され、可変高位基準電圧ＶＨＶが印加される。ＮＭＯＳトランジスタＭ１１のソース端子は電圧発生器１１に接続され、可変低位基準電圧ＶＬＶが印加される。
【００１９】
半導体集積回路１０の作用および効果を説明する。まず、低消費電力時（動作スタンバイ時）における作用を説明する。不図示のＣＰＵ等により、半導体集積回路１０がスタンバイ状態とする旨が電圧制御回路１３に報知される。電圧制御回路１３からは、可変高位基準電圧ＶＨＶを第１レベル電圧値に、可変低位基準電圧ＶＬＶを第３レベル電圧値に変更する旨の制御信号ＣＳが出力され、電圧発生器１１に入力される。図２に示すように、電圧発生器１１からは、制御信号ＣＳに応じて、ＰＭＯＳトランジスタのバックゲート電圧値ＰＢＶ（電源電圧ＶＤＤ）以下の値である第１レベル電圧値とされた可変高位基準電圧ＶＨＶ１が出力される。またＮＭＯＳトランジスタのバックゲート電圧値ＮＢＶ（接地電圧ＶＳＳ）以上の値である第３レベル電圧値とされた可変低位基準電圧ＶＬＶ１が出力される。また制御信号ＣＳはＰＬＬ回路１４にも入力される。ＰＬＬ回路１４から出力されるクロック信号ＣＬＫの周波数は、制御信号ＣＳに応じて低下される。
【００２０】
この場合、基板バイアス効果によりＰＭＯＳトランジスタＭ１０およびＮＭＯＳトランジスタＭ１１の閾値電圧が大きくなるため、ソース−ドレイン間のリーク電流を低減させることができる。よって、動作スタンバイ時におけるインバータ回路１２の低消費電力化が可能となり、しいては半導体集積回路１０の低消費電力化を図ることが可能となる。またクロック信号ＣＬＫの周波数が低下されることによっても、半導体集積回路１０の低消費電力化が図られる。
【００２１】
次に、高速動作時（動作中）における、半導体集積回路１０の作用を説明する。不図示のＣＰＵ等により、半導体集積回路１０を動作状態にする旨が電圧制御回路１３に報知される。電圧制御回路１３からは、可変高位基準電圧ＶＨＶを第２レベル電圧値に、可変低位基準電圧ＶＬＶを第４レベル電圧値に変更する旨の制御信号ＣＳが出力され、電圧発生器１１に入力される。図２に示すように、電圧発生器１１からは、制御信号ＣＳに応じて、ＰＭＯＳトランジスタのバックゲート電圧値ＰＢＶ（電源電圧ＶＤＤ）よりも高い値である第２レベル電圧値とされた可変高位基準電圧ＶＨＶ２が出力される。またＮＭＯＳトランジスタのバックゲート電圧値ＮＢＶ（接地電圧ＶＳＳ）よりも低い値である第４レベル電圧値とされた可変低位基準電圧ＶＬＶ２が出力される。また制御信号ＣＳはＰＬＬ回路１４にも入力される。ＰＬＬ回路１４から出力されるクロック信号ＣＬＫの周波数は、制御信号ＣＳに応じて上昇される。
【００２２】
この場合、２つの効果によりトランジスタの高速化を図ることが可能となる。まず第１の効果として、基板バイアス効果により、閾値電圧が小さくされるため、ＭＯＳトランジスタの高速化を図ることができる効果が得られる。また第２の効果として、ソース電圧に電源電圧ＶＤＤ、接地電圧ＶＳＳを用いる場合のソース−ドレイン間の電圧差に比して、ＰＭＯＳトランジスタＭ１０、ＮＭＯＳトランジスタＭ１１のソース−ドレイン間の電圧差が大きくされるため、トランジスタの高速化を図ることができる効果が得られる。そして上記の２つの効果の相乗効果により、半導体集積回路１０の動作時におけるトランジスタの高速化を、より高効率に行うことができる。そしてトランジスタが高速化され、半導体集積回路１０に備えられるＭＯＳ論理ゲートのゲート遅延時間が短縮化されることにより、半導体集積回路１０の高速化が図られる。また制御信号ＣＳに応じてクロック信号ＣＬＫの周波数が高くされることによっても、半導体集積回路１０の高速化が図られる。
【００２３】
そして、第２、第４レベル電圧値（可変高位基準電圧ＶＨＶ２、可変低位基準電圧ＶＬＶ２）の値は、半導体集積回路の要求スペックに応じて最適化することが可能である。すなわち、要求されるトランジスタの動作速度に応じて、電圧差ＳＤＶ２の値を設定すればよい。なおこの場合、電圧差ＳＤＶ２の値が、ＰＭＯＳトランジスタＭ１０、ＮＭＯＳトランジスタＭ１１のソース−ドレイン間耐圧の許容値の範囲内となるように設定すべきことに注意する必要がある。
【００２４】
以上詳細に説明したとおり、第１実施形態に係る半導体集積回路によれば、スタンバイ時においては、基板バイアス効果により閾値電圧が大きくなるため、ＰＭＯＳトランジスタＭ１０およびＮＭＯＳトランジスタＭ１１におけるソース−ドレイン間のリーク電流を低減させることができ、半導体集積回路１０の低消費電力化を図ることが可能となる。また動作時においては、第１の効果として、基板バイアス効果により閾値電圧が小さくされるため、ＭＯＳトランジスタの高速化を図ることが可能となる。また第２の効果として、ＰＭＯＳトランジスタＭ１０およびＮＭＯＳトランジスタＭ１１のソース−ドレイン間の電圧差が大きくなるため、トランジスタの高速化を図ることが可能となる。以上の２つの効果の相乗効果により、ＭＯＳトランジスタの高速化をより効率的に図ることができる。
【００２５】
またバックゲート電圧を調整する従来方法に比して、ソース電圧値を調整する本発明の方法の方が、トランジスタ高速化の効率が高くなる。よって、要求される動作速度スペックが同等の場合には、バックゲート電圧値の変動量に比して、本発明のソース電圧値の変動量の方が電圧変化幅を小さく抑えることが可能となる。よって電圧変更時の消費電力を小さくすることができ、また電圧の変更に要する時間を小さくすることができる。
【００２６】
また、本発明では、ＭＯＳトランジスタのバックゲート電圧値は固定とし、ソース電圧値を可変とする構成を備えている。すなわち、バックゲート電圧値をコントロールする場合には、バックゲートの電源間容量が非常に大きいため、消費電力が大きく、また電圧変更に要する時間が大きくなる。しかし本発明では、ソース電圧値をコントロールするため、寄生容量が小さい。よって電圧変更時の消費電力を小さくすることができ、また電圧の変更に要する時間を小さくすることができる。これにより、スタンバイ状態と動作状態との遷移時における消費電力を抑えることが可能となる。また、電圧変動に必要な時間を短縮できることから、待機モード（低消費電力状態）から動作モード（高速動作状態）への遷移に必要な時間を短縮でき、高速な起動を図ることが可能となる。
【００２７】
また本発明では、ＭＯＳトランジスタのバックバイアス値は固定とし、ソース電圧値を可変とする構成を備えている。よってゲートに印加される電圧が一定とされ、バックバイアスを変動させる場合のように、ゲートに掛かる電圧が高くなることがないため、ゲートリーク電流が増加する事態を防止できる。また、ゲートに高電圧が印加されることで、トランジスタが劣化し、ＬＳＩの寿命が短くなる問題や、ＬＳＩの信頼性が低下する問題を回避することが可能とされる。
【００２８】
本発明の第２実施形態を図３を用いて説明する。第２実施形態は、モジュール間での信号の入出力時に、出力信号の電圧振幅を調整し、入力側モジュールでのリーク電流発生を防止する実施形態である。図３に、本発明に係る半導体集積回路２０を示す。半導体集積回路２０は、クロック信号ＣＬＫに同期する同期回路である。半導体集積回路２０には、非コントロールモジュール２１およびコントロールモジュール２２が備えられる。非コントロールモジュール２１は、トランジスタのソース電源が固定とされ、動作速度が制御されないモジュールである。そして動作電源として電源電圧ＶＤＤおよび接地電圧ＶＳＳが供給される。またコントロールモジュール２２は、トランジスタのソース電源が可変とされ、動作速度が制御されるモジュールである。そして動作電源として、電圧発生器１１から可変高位基準電圧ＶＨＶおよび可変低位基準電圧ＶＬＶが供給される。
【００２９】
非コントロールモジュール２１の出力端子とコントロールモジュール２２の入力端子とは、同期レベル変換部２３を介して接続される。同期レベル変換部２３には、インバータ２５乃至２７、トランスファゲート２８および２９が備えられる。インバータ２５および２６によってラッチ回路が構成される。またトランスファゲート２８は、非コントロールモジュール２１と２２との信号経路を遮断するスイッチ回路である。非コントロールモジュール２１から出力される信号ＳＳ１は同期レベル変換部２３に入力される。また同期レベル変換部２３にはクロック信号ＣＬＫが入力される。クロック信号ＣＬＫは、トランスファゲート２８および２９の一方のゲートに入力されると共に、インバータ２７で反転された上でトランスファゲート２８および２９の他方のゲートに入力される。同期レベル変換部２３のインバータ２５からは信号ＳＳ２が出力され、コントロールモジュール２２に入力される。
【００３０】
インバータ２５および２６には、動作電源として、可変高位基準電圧ＶＨＶおよび可変低位基準電圧ＶＬＶが入力される。可変高位基準電圧ＶＨＶおよび可変低位基準電圧ＶＬＶの電圧値は、半導体集積回路２０の動作速度や消費電力に応じて決められる。そして非コントロールモジュール２１、コントロールモジュール２２から出力される信号の振幅は、スレッショルド電圧値ＶＴＨを略中心として、その動作電源電圧に応じた振幅とされる。
【００３１】
半導体集積回路２０の作用を説明する。まず、コントロールモジュール２２に入力される信号の電圧振幅が、コントロールモジュール２２の動作電源電圧差よりも小さい場合を説明する。例えば、コントロールモジュール２２の動作電源電圧が第２、第４レベル電圧値（可変高位基準電圧ＶＨＶ２、可変低位基準電圧ＶＬＶ２（図２））とされ、動作電源電圧差が電圧差ＳＤＶ２とされる場合を説明する。このとき、非コントロールモジュール２１から出力される信号ＳＳ１の振幅は、動作電源電圧である電源電圧ＶＤＤ−接地電圧ＶＳＳ間の電圧差ＳＤＶ０（図２）とされる。そして電圧差ＳＤＶ０は、コントロールモジュール２２の動作電源電圧の電圧差ＳＤＶ２からみてフル振幅していない。よってこの状態のままで信号ＳＳ１をコントロールモジュール２２に直接入力すると、コントロールモジュール２２のインタフェース回路部でリーク電流が発生するため、半導体集積回路２０の省電力化を図ることができない事態が発生し得る。そこで同期レベル変換部２３を介して信号を入力することで、コントロールモジュール２２でのリーク電流の発生や、モジュール間で電流が消費される事態を防止することが重要となる。
【００３２】
同期レベル変換部２３の作用を説明する。同期レベル変換部２３においては、ローレベルのクロック信号ＣＬＫが入力されると、トランスファゲート２８は導通、トランスファゲート２９は非導通状態とされ、信号ＳＳ１が取り込まれる。このとき信号ＳＳ１はインバータ２５に入力されるが、信号ＳＳ１はコントロールモジュール２２の動作電源電圧の電圧差ＳＤＶ２からみてフル振幅していないため、インバータ２５においてはリーク電流が流れる場合がある。
【００３３】
そして次の周期において、ハイレベルのクロック信号ＣＬＫが入力されると、トランスファゲート２８は非導通、トランスファゲート２９は導通状態とされ、ラッチされた信号が出力される。またトランスファゲート２８が非導通とされることで、非コントロールモジュール２１と２２との信号経路が遮断される。このとき、フル振幅しているインバータ２６の出力信号が、インバータ２５に入力されるため、インバータ２５においてはリーク電流は発生しない。そしてインバータ２５からは、電圧差ＳＤＶ２でフル振幅する信号ＳＳ２が出力される。すると信号ＳＳ２の振幅とコントロールモジュール２２の動作電源電圧差は共に電圧差ＳＤＶ２で一致するため、コントロールモジュール２２のインタフェース回路部でリーク電流が発生することを防止できる。
【００３４】
すなわち同期レベル変換部２３は、クロック信号ＣＬＫに同期して、信号ＳＳ１の取り込みと信号ＳＳ２の出力を行うことで、非コントロールモジュール２１とコントロールモジュール２２との干渉を防止しながら、非コントロールモジュール２１から出力される信号を取り込んだ上で、信号の電圧レベルを変換してコントロールモジュール２２へ伝達する役割を有する。これにより、コントロールモジュール２２でのリーク電流の発生を防止できるため、半導体集積回路２０における消費電力を低減することができる。
【００３５】
次に、コントロールモジュール２２に入力される信号の電圧振幅が、コントロールモジュール２２の動作電源電圧差よりも大きい場合を説明する。例えば、コントロールモジュール２２の動作電源電圧が第１、第３レベル電圧値（可変高位基準電圧ＶＨＶ１、可変低位基準電圧ＶＬＶ１（図２））とされ、動作電源電圧差が電圧差ＳＤＶ１とされる場合を説明する。このとき、非コントロールモジュール２１から出力される信号ＳＳ１の振幅は、動作電源電圧である電源電圧ＶＤＤ−接地電圧ＶＳＳ間の電圧差ＳＤＶ０とされる。すると電圧差ＳＤＶ０は、コントロールモジュール２２、同期レベル変換部２３の動作電源電圧の電圧差ＳＤＶ１からみてフル振幅している。よってクロック信号ＣＬＫレベルのハイ／ローに関わらず、同期レベル変換部２３のインバータ２５においてはリーク電流は流れない。そしてインバータ２５から出力される信号ＳＳ２の振幅（電圧差ＳＤＶ１）と、コントロールモジュール２２の動作電源電圧差とが一致するため、コントロールモジュール２２のインタフェース回路部でリーク電流が発生することを防止できる。
【００３６】
以上詳細に説明したとおり、第２実施形態に係る半導体集積回路によれば、互いに動作電源電圧が異なる回路ブロック間の信号経路に、スイッチ回路とラッチ回路とを有する同期レベル変換部２３を備えることで、信号が入力される側の回路ブロックでのリーク電流の発生を防止し、半導体集積回路２０における消費電力を低減することが可能になる。
【００３７】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。制御信号ＣＳは、スタンバイ状態（低消費電力状態）と動作状態（高速動作状態）とを報知する２値信号としたが、この形態に限られない。制御信号ＣＳは複数のステータスを報知する信号であってもよい。これにより例えば動作時においても、要求される動作速度および消費電力量に応じて、ソース電圧やクロック周波数を複数レベルに切り替えるようなより緻密な制御が可能となり、消費電力をさらに低減することが可能となる。
【００３８】
また第１実施形態ではバックゲート電圧を固定とし、ソース電圧を可変に制御するとしたが、これに限られない。ソース電圧に対するバックゲート電圧の差電圧が、負電圧と正電圧との間で可変となるように、バックゲート電圧値を制御するとしてもよい。これによっても省電力化を図りたい場合には閾値電圧が大きくなるように差電圧を可変に制御し、動作時等の処理スピードが要求される場合には閾値電圧が小さくなるように差電圧を可変に制御することができるため、電源間のリーク電流の低減による省電力化と、動作時のＭＯＳトランジスタの高速化とを両立させることが可能とされる。
【００３９】
また第１実施形態では、電圧制御回路１３は不図示のＣＰＵ等からのスタンバイ・動作等の報知に応じて制御信号ＣＳを出力するとしたが、これに限られない。例えば、電圧制御回路１３にはＭＯＳ論理ゲートのゲート遅延時間を検出するセンサが備えられ、検出される遅延時間に応じた制御信号ＣＳが、電圧制御回路１３から出力される形態としてもよい。遅延時間を検出するセンサとしては、一般に用いられるディレイによるセンサ等が挙げられる。例えば、フリップフロップが複数直列に接続され、パルス信号が入力されたときのフリップフロップ各段の出力が比較されることで遅延時間を検出するようなセンサである。これにより、遅延時間に応じてソース電圧を制御し、トランジスタの速度を上昇させることができるため、動作速度上昇の効果のみならず、半導体集積回路１０の製造バラツキ等に起因する遅延時間のバラツキの影響をキャンセルする効果を得ることが可能となる。
【００４０】
また、半導体集積回路１０の動作周波数が可変に制御され、各々の周波数に対応する可変高位基準電圧ＶＨＶ、可変低位基準電圧ＶＬＶの値を予め設定して電圧制御回路１３に保持しておく形態としてもよい。そして、動作周波数が変更されることに応じて、電圧制御回路１３に保持されたデータに基づいてソース電圧値が変更されるとしてもよい。これによっても、クロック周波数に応じてソース電圧を複数レベルに切り替える緻密な制御が可能となり、消費電力をさらに低減することが可能となる。
【００４１】
また第１実施形態において、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの両方についてソース電圧値を可変に制御する形態としたが、これに限られず、少なくとも一方のトランジスタについてソース電圧値を制御すればよい。特にＰＭＯＳトランジスタはＮＭＯＳトランジスタに比して速度が遅いため、ＰＭＯＳトランジスタのソース電圧値に対して本発明の電圧制御を行うことにより、回路構成を簡略化しながら、効果的に半導体集積回路のスピードアップを図ることが可能となる。
【００４２】
また第１実施形態の図２において、可変高位基準電圧ＶＨＶ１はバックゲート電圧値ＰＢＶよりも低く、可変低位基準電圧ＶＬＶ１はバックゲート電圧値ＮＢＶよりも高い電圧値とされるとしたが、この形態に限られない。可変高位基準電圧ＶＨＶ１はバックゲート電圧値ＰＢＶと等しく、可変低位基準電圧ＶＬＶ１はバックゲート電圧値ＮＢＶと等しくされる形態としてもよい。これにより、電圧発生器１１の回路構成を簡略化できる効果が得られ、かつ、動作時においてトランジスタの速度を向上させる効果を得ることが可能となる。
【００４３】
また第１実施形態の図２において、可変高位基準電圧ＶＨＶ２には電源電圧ＶＤＤから昇圧した電圧が用いられ、可変低位基準電圧ＶＬＶ２には接地電圧ＶＳＳから降圧された電圧が用いられるとしたが、この形態に限られない。例えば、可変高位基準電圧ＶＨＶ２を電源電圧ＶＤＤ、可変低位基準電圧ＶＬＶ２を接地電圧ＶＳＳとしてもよい。このとき、バックゲート電圧値ＰＢＶ、ＮＢＶや可変高位基準電圧ＶＨＶ１、可変低位基準電圧ＶＬＶ１は、電源電圧ＶＤＤ―接地電圧ＶＳＳの範囲内の電圧値とされる。これにより、電源電圧ＶＤＤを昇圧することや、接地電圧ＶＳＳを降圧する必要がなくなるため、大きな回路面積を占有するチャージポンプ等が不要となり、回路縮小化が可能となる。また、動作時におけるソース電圧（可変高位基準電圧ＶＨＶ２、可変低位基準電圧ＶＬＶ２）に、動作電源である電源電圧ＶＤＤ、接地電圧ＶＳＳを用いることができる。よって、ソース電圧を安定化することが容易となるため、誤動作が発生するおそれを小さくできる利点がある。
【００４４】
また第２実施形態（図３）では、クロック信号ＣＬＫに応じて信号ＳＳ１を取り込み次段へ出力する形態としたが、これに限られない。例えば、入力される信号ＳＳ１のレベル遷移をトリガにして発生させたローレベルのワンショットパルスを、トランスファゲート２８に入力することで、信号ＳＳ１が遷移したときのみトランスファゲート２８を導通状態にして当該信号ＳＳ１を取り込む形態としてもよい。これにより、クロック信号ＣＬＫの毎周期ごとに信号ＳＳ１を取り込むことがなく、インバータ２５でのリーク電流を低減することができる。
【００４５】
また第２実施形態（図３）では、非コントロールモジュール２１とコントロールモジュール２２との間の接続について説明したが、接続されるモジュールが共にコントロールモジュールであってもよいことは言うまでもない。このとき、信号出力側のコントロールモジュールの動作電源電圧差が、信号入力側のコントロールモジュールの動作電源電圧差よりも小さい場合には、信号入力側のコントロールモジュールの動作電源を同期レベル変換部２３に供給すればよい。一方、信号出力側のコントロールモジュールの動作電源電圧差が、信号入力側のコントロールモジュールの動作電源電圧差よりも大きい場合には、信号出力側のコントロールモジュールの動作電源を同期レベル変換部２３に供給すればよい。これにより、同期レベル変換部２３での電圧レベル変換が適切に行われ、信号入力側のコントロールモジュールでのリーク電流発生を防止することにより、半導体集積回路２０における消費電力を低減することができる。
【００４６】
また第２実施形態（図３）では、信号ＳＳ１が同期レベル変換部２３を介してレベル変換された上で、コントロールモジュール２２に入力されるとしたが、この形態に限られない。例えば、非コントロールモジュール２１からコントロールモジュール２２への経路上において、同期レベル変換部２３を経由する経路と、両モジュールを直接接続する経路とを有し、両経路を切り替える切替スイッチを備える形態としてもよい。この場合、信号ＳＳ１の振幅がコントロールモジュール２２の動作電源電圧差よりも小さい場合には、同期レベル変換部２３を経由する経路が選択される。また信号ＳＳ１の振幅がコントロールモジュール２２の動作電源電圧差よりも大きい場合には、直接入力する経路が選択される。
【００４７】
なお、コントロールモジュール２２の回路規模が大きい場合には、電圧発生器１１は複数用意することが設計上好ましい。これにより、ソース電圧を安定させることができるため、半導体集積回路２０の安定動作に寄与することが可能となる。
【００４８】
なお、電源電圧ＶＤＤは高位基準電圧の一例、接地電圧ＶＳＳは低位基準電圧の一例である。
【図面の簡単な説明】
【００４９】
【図１】本発明に係る半導体集積回路１０を示す図である。
【図２】可変高位基準電圧ＶＨＶ、可変低位基準電圧ＶＬＶを示す図である。
【図３】本発明に係る半導体集積回路２０を示す図である。
【図４】従来の技術における半導体集積回路を示す図である。
【図５】特許文献１における半導体集積回路を示す図である。
【符号の説明】
【００５０】
１１  電圧発生器
１３  電圧制御回路
１４  ＰＬＬ回路
２１  非コントロールモジュール
２２  コントロールモジュール
２３  同期レベル変換部
ＣＬＫ  クロック信号
ＣＳ  制御信号
ＨＢＶ、ＬＢＶ  バックゲート電圧値
ＮＢＶ、ＰＢＶ  バックゲート電圧値
ＳＤＶ０乃至ＳＤＶ２  電圧差
ＶＨＶ乃至ＶＨＶ２  可変高位基準電圧
ＶＬＶ乃至ＶＬＶ２  可変低位基準電圧
ＶＴＨ  スレッショルド電圧値
【図１】
2006217540.tif 000003
【図２】
2006217540.tif 000004
【図３】
2006217540.tif 000005
【図４】
2006217540.tif 000006
【図５】
2006217540.tif 000007