(57)【要約】【課題】  光学式エンコーダにおいて、広い可動範囲に渡って２相信号の位相差を９０度安定して保つことは困難であった。【解決手段】  第１相、第２相の各々の信号のエッジを検出する第１、第２のエッジ検出回路の出力信号の論理和をとりカウントする回路。【選択図】  図５
2006030061.tif 000002
【特許請求の範囲】
【請求項１】
可動部の移動に伴い少なくとも２つの信号波を発生する信号発生手段の位置検出回路において、
前記少なくとも２つの信号波の一方の信号の極性切り替わりを第１のクロック信号により検出しセットし、第２のクロック信号によりクリアすることにより第１のパルス信号を発生する第１エッジ検出回路と、
前記少なくとも２つの信号波の他方の信号の極性切り替わりを第３のクロック信号により検出しセットし、第４のクロック信号によりクリアすることにより第２のパルス信号を発生する第２エッジ検出回路と、
前記第１エッジ検出回路と前記第２エッジ検出回路の各出力信号の論理和信号を生成する論理和回路と、前記論理和回路の出力信号をカウントするカウント回路を備え、
前記第１のクロック信号と、前記第２のクロック信号と、前記第３のクロック信号と、前記第４のクロック信号の位相を所定量ずらしたことを特徴とする位置検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、測定対象物の位置変化に伴って位相のずれた複数の周期信号を発生するエンコーダの検出回路に関するものである。
【背景技術】
【０００２】
測定対象物の位置変化に伴って少なくとも２つの位相のずれた略正弦波アナログ信号を発生する光学式エンコーダがあり、特開平１-１２１７２３号公報に開示されている。図５に構成図を示す。
【０００３】
１０１は発光素子であり、集光レンズ１０１ａを有している。集光レンズ１０１ａの下方には平行平板状の固定スケール１０２が配置され、固定スケール１０２には光透過部１０２ａと光遮光部１０２ｂが等間隔のピッチＰ周期で設けられている。固定スケール１０２の下面には可動スケール１０３が移動自在に配置され、可動スケール１０３は不図示の被測定物に取り付けられている。可動スケール１０３は平行平板状の透明材料から成り、発光素子１０１からの光束の入射面上に、固定スケール１０２の格子ピッチＰと等しい間隔でＶ型溝部１０３ａ及び平面部１０３ｂが設けられている。Ｖ型溝部１０３ａは裏側平面に対して共に４５度の角度とした２つの傾斜面が形成され、平面部１０３ｂは裏側平面と平行とされている。可動スケール１０３の下方には２つの受光素子１０４ａ、１０４ｂが配置され、受光素子１０４ａ、１０４ｂは可動スケール１０３の各領域からの光束をそれぞれ受光するようになっている。
【０００４】
発光素子１０１からの平行光束の内、固定スケール１０２の透過部１０２ａを通過した光束を可動スケール１０３に入射させ、可動スケール１０３のＶ型溝部１０３ａと平面部１０３ｂにより光束をそれぞれ屈折或いは直進させて、受光素子１０４ａ、１０４ｂ面上に入射させる。例えば、Ｖ型溝部１０３ａをピッチＰの１／２の幅で、２つの傾斜面の幅が等しくそれぞれＰ／４となるようにし、平面部１０３ｂをピッチＰの１／２の幅になるように設定すれば、受光素子１０４ａ、１０４ｂの出力信号Sa、Sbは、図６に示すように、可動スケール１０３の位置変化に対し９０度位相のずれた周期Ｐの略正弦波信号となる。
【０００５】
このような測定対象物の位置変化に伴って少なくとも２つの位相のずれた略正弦波アナログ信号を発生するエンコーダの検出回路の従来例として特開昭６３-１５８４１２号公報に記載の検出回路構成を図７に示す。エンコーダからの位相差９０度の２つの正弦波をＡ相、Ｂ相信号と称し説明を進める。Ａ相、Ｂ相信号をてい倍回路１１１に入力し、てい倍信号であるカウントＵＰ、ＤＯＵＮパルスを生成する。そのカウントＵＰ、ＤＯＷＮパルスをカウント回路１１２でカウントし、カウント値を読み込むタイミングに同期してカウント値ラッチ回路１１３でカウンタ値をラッチすることで位置検出を行う。てい倍回路１１１を図８に示す。入力されたＡ相、Ｂ相信号を比較回路１１４で所定レベルと比較して所定レベルより大きい部分を１、小さい部分を０とするＡ相、Ｂ相パルスに変換する。次にＤＦＦ１１５によりＡ相、Ｂ相パルスを入力クロックに同期させラッチする。次にカウントパルス生成回路によりＡ相、Ｂ相パルスの４領域を検出しカウントＵＰ、ＤＯＷＮパルスを生成する。図９にＡ相信号、Ｂ相信号、Ａ相、Ｂ相パルス、クロック、カウントＵＰ、ＤＯＷＮパルスの関係を示す。
【特許文献１】特開平１-１２１７２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前述の測定対象物の位置変化に伴って少なくとも２つの位相のずれた略正弦波アナログ信号を発生する光学式エンコーダにおいては、特に可動範囲が広い場合、可動範囲内で位相差を９０度に安定して保つことは困難である。光源の指向性、固定スケールと可動スケールとのアジマス角のズレ、固定スケールと可動スケールとの空隙間の変動、固定スケールの加工精度、可動スケールの加工精度等により位相差がずれてしまい０度もしくは１８０度となる部分も発生する。これは光学式エンコーダに限らず、磁気式エンコーダ等においても同様である。
【０００７】
位相差が０度もしくは１８０度となった場合、前述の検出回路では入力クロックに同期してカウントＵＰ、ＤＯＷＮパルスを生成しているため、Ａ相、Ｂ相パルスの４領域を正確に検出しカウントＵＰ、ＤＯＷＮパルスを生成することができず誤カウントするという問題が発生する。
【０００８】
本発明は、上記事情に基づいてなされたものであり、測定対象物の位置変化に伴って少なくとも２つの位相のずれた略正弦波アナログ信号を発生するエンコーダの位相差が０度もしくは１８０度となった場合でも正確にカウントする検出回路を提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
上記の目的を達成するために、本発明では、可動部の移動に伴い少なくとも２つの信号波を発生する信号発生手段の検出回路において、前記少なくとも２つの信号波の一方の信号の極性切り替わりを第１のクロック信号により検出しセットし、第２のクロック信号によりクリアすることにより第１のパルス信号を発生する第１エッジ検出回路と、前記少なくとも２つの信号波の他方の信号の極性切り替わりを第３のクロック信号により検出しセットし、第４のクロック信号によりクリアすることにより第２のパルス信号を発生する第２エッジ検出回路と、前記第１エッジ検出回路と前記第２エッジ検出回路の各出力信号の論理和信号を生成する論理和回路と、前記論理和回路の出力信号をカウントするカウント回路を備え、前記第１のクロック信号と、前記第２のクロック信号と、前記第３のクロック信号と、前記第４のクロック信号の位相を所定量ずらすものである。
【発明の効果】
【００１０】
以上説明したように、発明によれば、可動部の移動に伴い少なくとも２つの信号波を発生する信号発生手段の検出回路において、各信号波の極性切り替わりを位相の異なるクロック信号により検出しパルス信号を生成しカウント回路でカウントすることにより、２つの信号波の位相差が０度の場合でも正確に極性切り替わりをカウントすることが可能となる。
【発明を実施するための最良の形態】
【００１１】
図１から図４を用い本発明の実施形態を説明する。
【００１２】
図１、図２は従来例で説明した測定対象物の位置変化に伴って少なくとも２つの略正弦波アナログ信号を発生する信号発生手段の検出回路である。以後、信号発生手段が発生する２つの正弦波をＡ相信号、Ｂ相信号と称し説明を進める。図２は検出回路の構成図であり、１はクロック生成回路であり入力するクロック信号を分周し位相の異なる複数のクロック信号を生成する。この複数のクロック信号はカウントパルス生成回路２に入力しＡ相信号、Ｂ相信号の極性切り替わりを検出しカウントパルス信号を生成する。クロック生成回路１、カウントパルス生成回路２については後で詳細に説明する。そのカウントパルス信号をカウント回路３１でカウントし、カウント値を読み込むタイミングに同期してカウント値ラッチ回路３２でカウンタ値をラッチすることで位置検出を行う。
クロック生成回路１、カウントパルス生成回路２を図１に示す。
【００１３】
図１中鎖線１の回路はクロック生成回路１である。クロック信号はインバータを介しＤＦＦ３のクロック入力端子に入力しＱＢ信号をＤに入力する。またＤＦＦ３のＱＢをＤＦＦ４のクロック入力端子に入力しＱＢをＤに入力する。ＤＦＦ３のＱは、ＮＡＮＤゲート６及びＮＡＮＤゲート８に入力する。ＤＦＦ３のＱＢは、ＡＮＤゲート５及びＡＮＤゲート７に入力する。ＤＦＦ４のＱは、ＡＮＤゲート７及びＮＡＮＤゲート８に入力する。ＤＦＦ４のＱＢは、ＡＮＤゲート５及びＮＡＮＤゲート６に入力する。またクロック信号をＡＮＤゲート５、７及びＮＡＮＤゲート６、８に入力する。この回路により４つの位相のずれたクロック信号（ＣＬＫＡ、ＣＬＫＢ、ＣＬＲＡ、ＣＬＲＢ）を生成することが出来る。図３にクロックとクロック生成回路１で生成する４つの位相のずれたクロック信号（ＣＬＫＡ、ＣＬＫＢ、ＣＬＲＡ、ＣＬＲＢ）を示す。
【００１４】
図１中鎖線２の回路はカウントパルス生成回路２である。入力されたＡ相信号、Ｂ相信号は比較回路９、１０で所定レベルと比較して所定レベルより大きい部分を１、小さい部分を０としＤＦＦ１１、１９のＤに入力する。ＤＦＦ１１、１２、１６、ＮＡＮＤゲート１３、１４、１５、ＡＮＤゲート１７で構成した回路は、比較回路９の出力信号のエッジを検出しパルス信号を生成するものである。またＤＦＦ１９、２０、２４、ＮＡＮＤゲート２１、２２、２３、ＡＮＤゲート２５で構成した回路は、比較回路１０の出力信号のエッジを検出しパルス信号を生成するものである。
【００１５】
ＤＦＦ１１、１２のクロック入力端子にはクロック生成回路１で生成したＣＬＫＡを入力する。ＤＦＦ１１のＱはＤＦＦ１２のＤに入力すると同時にＮＡＮＤゲート１３に入力し、ＱＢはＮＡＮＤゲート１４に入力する。ＤＦＦ１２のＱはＮＡＮＤゲート１４に入力し、ＱＢはＮＡＮＤゲート１３に入力する。ＮＡＮＤゲート１３、１４の各出力はＮＡＮＤゲート１５に入力し、ＮＡＮＤゲート１５の出力はＤＦＦ１６のクロック入力端子に入力する。ＤＦＦ１６のＤは電源電圧（Ｖｄｄ）とし、ＲＢにはクロック生成回路１で生成したＣＬＲＡとリセット信号を入力としたＡＮＤゲート１７の出力を入力する。この回路により比較回路９の出力信号のエッジを検出しパルス信号（ＰＬＳＡ）を生成することが出来る。また同様にＤＦＦ１９、２０のクロック入力端子にクロック生成回路１で生成したＣＬＫＢを入力し、ＤＦＦ２４のＲＢにクロック生成回路１で生成したＣＬＲＢとリセット信号を入力としたＡＮＤゲート２５の出力を入力することにより比較回路１０の出力信号のエッジを検出しパルス信号（ＰＬＳＢ）を生成することが出来る。またＮＡＮＤゲート１８はＰＬＳＡ、ＰＬＳＢを入力し、カウントパルス信号を出力する。図３にＡ相信号とＢ相信号の位相差が９０度の場合各信号を示す。また図４にＡ相信号とＢ相信号の位相差が０度の場合の各信号を示す。図４に示すようにＡ相信号とＢ相信号の位相差が０度の場合でもＡ相信号とＢ相信号の極性切り替わりを検出しパルスを生成することができカウントを正確に行うことができる。
【図面の簡単な説明】
【００１６】
【図１】クロック生成回路、カウントパルス生成回路図。
【図２】検出回路構成図。
【図３】位相差９０度の場合の各信号。
【図４】位相差０度の場合の各信号。
【図５】２つの略正弦波信号を発生する光学式エンコーダ構成図。
【図６】光学式エンコーダの出力信号。
【図７】従来の検出回路構成。
【図８】従来の検出回路のてい倍回路図。
【図９】従来の検出回路の各信号。
【符号の説明】
【００１７】
１  クロック生成回路カウントパルス生成回路
２  カウントパルス生成回路
３１  カウント回路
３２  カウント値ラッチ回路
【図１】
2006030061.tif 000003
【図２】
2006030061.tif 000004
【図３】
2006030061.tif 000005
【図４】
2006030061.tif 000006
【図５】
2006030061.tif 000007
【図６】
2006030061.tif 000008
【図７】
2006030061.tif 000009
【図８】
2006030061.tif 000010
【図９】
2006030061.tif 000011