(57)【要約】 【課題】  駆動ソフトウェアの具現を簡略化させるためのディスプレイ装置の駆動方法、これを行うためのディスプレイ制御装置、及びディスプレイ装置が開示される。【解決手段】  ソースドライバーは、表示パネルにデータ信号を提供し、ゲートドライバーは、表示パネルにゲート信号を提供する。メモリは、ディスプレイ装置の駆動と連係される複数の駆動設定値を貯蔵する。ディスプレイ制御器は、ディスプレイ装置の駆動と連係される駆動設定値を上位駆動ブロック単位で貯蔵し、ホストから画像信号と画像信号に対応する制御信号が提供されることにより、上位駆動ブロック単位で抽出してソースドライバー及びゲートドライバーの駆動を制御する。これによって、駆動時、必要な全体の設定値を上位構造のブロック単位で設定し、駆動時、必要なブロックを呼び出すことにより、反復的に用いられるシーケンスを簡略化させて、駆動ソフトウェアの具現を簡略化させることができる。【選択図】  図４
2006171668.tif 000002
【特許請求の範囲】
【請求項１】
ディスプレイ装置の起動によって、上位駆動ブロック単位で貯蔵された前記ディスプレイ装置の駆動と連係される駆動設定値を抽出する段階と、
前記抽出された駆動設定値を用いて、前記ディスプレイ装置を駆動する段階と、
を含むディスプレイ装置の駆動方法。
【請求項２】
前記上位駆動ブロック単位は、
前記ディスプレイ装置のパワーオンシーケンス動作を行うための上位構造のパワー設定ブロックと、
前記ディスプレイ装置のディスプレイ設定のための上位構造のディスプレイ設定ブロックと、
前記ディスプレイ装置のガンマ制御のための上位構造のガンマ制御ブロックと、
前記ディスプレイ装置のパワーオフシーケンス動作を行うための上位構造のパワー設定ブロックと、
前記ディスプレイ装置のスタンバイモード設定のための上位構造のスタンバイモード設定ブロックと、
前記ディスプレイ装置のウェークアップモード設定のための上位構造のウェークアップモード設定ブロックと、
前記ディスプレイ装置のローカラーモード進入及び解除のための上位構造のローカラー進入／解除モードブロックと、
を含むことを特徴とする、請求項１記載のディスプレイ装置の駆動方法。
【請求項３】
前記パワーオンシーケンスは、
前記ディスプレイ装置のパワーオン状態でリセット及びディスプレイオフ状態が設定されることによって、ブーストアップされる前の第１パワーを設定する段階と、
前記第１パワーの設定が完了されることによって、ブーストアップされた第２パワーを設定する段階と、
前記ディスプレイ装置の初期化シーケンスを行う段階と、
前記初期化シーケンスの完了によって、前記ディスプレイ装置のディスプレイオン状態に遷移するためのディスプレイオンシーケンスを行う段階と、
を含むことを特徴とする、請求項２記載のディスプレイ装置の駆動方法。
【請求項４】
前記パワーオフシーケンスは、
前記ディスプレイ装置のディスプレイオン状態からディスプレイオフ状態に遷移するためにディスプレイオフシーケンスを行う段階と、
前記ディスプレイオフシーケンスの完了によって、前記ディスプレイ装置に供給されるパワーを遮断する段階と、
を含むことを特徴とする、請求項２記載のディスプレイ装置の駆動方法。
【請求項５】
前記カラーモード進入シーケンスは、
前記ディスプレイ装置がノーマルモードのディスプレイオン状態からディスプレイオフ状態に遷移するために、ディスプレイオフシーケンスを行う段階と、
前記ディスプレイオフシーケンスの完了によって、グラフィックＲＡＭデータを更新する段階と、
前記グラフィックＲＡＭデータの更新によって、ローカラーモードを設定する段階と、
前記ローカラーモードの設定によって、前記ディスプレイ装置のディスプレイオン状態に遷移するために、ディスプレイオンシーケンスを行う段階と、
前記ディスプレイオンシーケンスの完了によって、前記ディスプレイ装置のローカラーモードに遷移するために、ディスプレイオン状態でレジスタ値を変更させる段階と、
を含むことを特徴とする、請求項２記載のディスプレイ装置の駆動方法。
【請求項６】
前記ローカラーモード解除シーケンスは、
前記ディスプレイ装置がローカラーモードのディスプレイオン状態からディスプレイオフ状態に遷移するために、ディスプレイオフシーケンスを行う段階と、
前記ディスプレイオフシーケンスの完了によって、グラフィックＲＡＭデータを更新する段階と、
前記グラフィックＲＡＭデータが更新されることによって、ノーマルカラーモードを設定する段階と、
前記ノーマルカラーモードの設定によって、ディスプレイオン状態に遷移するために、ディスプレイオンシーケンスを行う段階と、
前記ディスプレイオンシーケンスの完了によって、前記ディスプレイ装置のノーマルモードに遷移するために、ディスプレイオン状態でレジスタ値を変更させる段階と、
を含むことを特徴とする、請求項２記載のディスプレイ装置の駆動方法。
【請求項７】
前記スタンバイモードは、
前記ディスプレイ装置のディスプレイオン状態からディスプレイオフ状態に遷移するために、ディスプレイオフシーケンスを行う段階と、
前記ディスプレイオフシーケンスの完了によって、スタンバイモード設定のために、レジスタ値を変更する段階と、
を含むことを特徴とする、請求項２記載のディスプレイ装置の駆動方法。
【請求項８】
前記ウェークアップモードは、
前記ディスプレイ装置のスタンバイモードでオシレイションを始める段階と、
前記オシレイションの始めによって、前記スタンバイモードを取り消す段階と、
前記スタンバイモードの取り消しによって、前記ディスプレイ装置のディスプレイオン状態に遷移するために、パワーオンシーケンスを行う段階と、
を含むことを特徴とする、請求項２記載のディスプレイ装置の駆動方法。
【請求項９】
画像をディスプレイするために、外部のホストから提供される画像信号をディスプレイ装置に提供するディスプレイ制御装置において、
前記ホスト及び外部メモリに接続されたレジスタ入力回路と、
前記レジスタ入力回路に接続され、前記ディスプレイ装置の駆動と連係される駆動設定値を上位駆動ブロック単位で貯蔵する上位レジスタ部と、
前記ホストから画像信号と前記画像信号に対応する制御信号が提供されることによって、前記上位レジスタから上位駆動ブロック単位で抽出して、前記ディスプレイ装置の駆動を制御するチップ制御回路と、
を含むディスプレイ制御装置。
【請求項１０】
前記上位レジスタ部は、複数の上位レジスタを含み、
前記複数の上位レジスタのそれぞれは、貯蔵された上位構造の上位駆動ブロック単位を保護するためのロッキング機能を有することを特徴とする、請求項９記載のディスプレイ制御装置。
【請求項１１】
前記上位レジスタ部は、
前記ディスプレイ装置のパワーオンシーケンス動作を行うための上位構造のパワー設定ブロックを貯蔵する第１上位レジスタと、
前記ディスプレイ装置のディスプレイ設定のための上位構造のディスプレイ設定ブロックを貯蔵する第２上位レジスタと、
前記ディスプレイ装置のガンマ制御のための上位構造のガンマ制御ブロックを貯蔵する第３上位レジスタと、
前記ディスプレイ装置のパワーオフシーケンス動作を行うための上位構造のパワー設定ブロックを貯蔵する第４上位レジスタと、
前記ディスプレイ装置のスタンバイモード設定のための上位構造のスタンバイモード設定ブロックを貯蔵する第５上位レジスタと、
を含むことを特徴とする、請求項９記載のディスプレイ制御装置。
【請求項１２】
前記上位レジスタ部は、
前記ディスプレイ装置のウェークアップモード設定のための上位構造のウェークアップモード設定ブロックを貯蔵する第６上位レジスタを、
更に含むことを特徴とする、請求項１１記載のディスプレイ制御装置。
【請求項１３】
前記上位レジスタ部は、
前記ディスプレイ装置のローカラーモード進入のための上位構造のローカラー進入モードブロックを貯蔵する第７上位レジスタを、
更に含むことを特徴とする、請求項１１記載のディスプレイ制御装置。
【請求項１４】
前記上位レジスタ部は、
前記ディスプレイ装置のローカラーモード解除のための上位構造のローカラー解除モードブロックを貯蔵する第８上位レジスタを、
更に含むことを特徴とする、請求項１１記載のディスプレイ制御装置。
【請求項１５】
前記ホストから受信されるディスプレイデータ信号と、前記チップ制御回路から受信されるタイミング及び制御信号を前記ディスプレイ装置のソースドライバーに出力するデータ出力回路と、
前記チップ制御回路から受信されるタイミング及び制御信号を前記ソースドライバーに出力するソース制御回路と、
前記チップ制御回路から受信されるタイミング及び制御信号を前記ディスプレイ装置のゲートドライバーに出力するゲート制御回路と、
を更に含むことを特徴とする請求項９記載のディスプレイ制御装置。
【請求項１６】
外部のホストから提供される画像信号に応答して画像をディスプレイするディスプレイ装置において、
表示パネルと、
前記表示パネルのデータラインにデータ信号を提供するソースドライバーと、
前記表示パネルのゲートラインにゲート信号を提供するゲートドライバーと、
前記ディスプレイ装置の駆動と連係される複数の駆動設定値を貯蔵するメモリと、
前記ディスプレイ装置の駆動と連係される駆動設定値を上位駆動ブロック単位で貯蔵し、前記ホストから画像信号と前記画像信号に対応する制御信号が提供されることによって、前記上位駆動ブロック単位で抽出して、前記ソースドライバー及びゲートドライバーの駆動を制御するディスプレイ制御器と、
を含むディスプレイ装置。
【請求項１７】
前記ディスプレイ制御器は、前記ホスト及びメモリに接続されたレジスタ入力回路と、前記レジスタ入力回路に接続されたレジスタ部と、を含み、
前記レジスタ部は、前記ディスプレイ装置の駆動と連係される駆動設定値を上位駆動ブロック単位で貯蔵することを特徴とする、請求項１６記載のディスプレイ装置。
【請求項１８】
前記上位レジスタ部は、複数の上位レジスタを含み、前記複数の上位レジスタのそれぞれは、貯蔵された上位構造の上位駆動ブロック単位を保護するためのロッキング機能を有することを特徴とする、請求項１７記載のディスプレイ装置。
【請求項１９】
前記上位レジスタ部は、
前記ディスプレイ装置のパワーオンシーケンス動作を行うための上位構造のパワー設定ブロックを貯蔵する第１上位レジスタと、
前記ディスプレイ装置のディスプレイ設定のための上位構造のディスプレイ設定ブロックを貯蔵する第２上位レジスタと、
前記ディスプレイ装置のガンマ制御のための上位構造のガンマ制御ブロックを貯蔵する第３上位レジスタと、
前記ディスプレイ装置のパワーオフシーケンス動作を行うための上位構造のパワー設定ブロックを貯蔵する第４上位レジスタと、
前記ディスプレイ装置のスタンバイモード設定のための上位構造のスタンバイモード設定ブロックを貯蔵する第５上位レジスタと、
を含むことを特徴とする、請求項１７記載のディスプレイ装置。
【請求項２０】
前記表示パネルは、
ゲートラインとソースラインに電気的に接続された薄膜トランジスタと、前記薄膜トランジスタに電気的に接続された液晶キャパシタと、前記薄膜トランジスタに電気的に接続されたストレージキャパシタと、を有する液晶表示パネルであることを特徴とする、請求項１６記載のディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ装置の駆動方法、これを行うためのディスプレイ制御装置、及びディスプレイ装置に関し、より詳細には、駆動ソフトウェアの具現を簡略化するためのディスプレイ装置の駆動方法、これを行うためのディスプレイ制御装置、及びディスプレイ装置に関する。
【背景技術】
【０００２】
一般に、液晶表示装置のようなアクティブマトリックスディスプレイ装置は、それぞれのディスプレイセルに対応して一つのスイッチング素子を有する。前記アクティブマトリックスディスプレイ装置は、選択電圧を前記スイッチング素子のゲート電極に印加して該当ゲートを活性化した後、適切なアナログデータ電圧を前記スイッチング素子のソース電極に印加して、選択したディスプレイセルを所望する電圧レベルに充電する方式で動作する。
【０００３】
前記液晶表示装置の場合、液晶パネルや駆動用ＩＣ、他の部品の製作によって、出力電圧値やフレーム周波数等のように、最適調整値が変化する設定値がある。また、使用するセットによってライン反転数や、メモリ記録方向、昇圧回路の設定、アンプ類のモード設定等のように、駆動ソフトウェアの開発段階でセット毎に定められる設定値がある。前記した設定値は、液晶表示モジュールに具備された不揮発性メモリに記憶される。
【０００４】
前記設定値の設定は、液晶表示モジュールの外部に具備されるメインプロセッシングユニット（ＭＰＵ）のような制御手段によりセットのシステムの始めのような初期段階時に設定命令等を送信し、前記不揮発性メモリに記憶された調整値を判読して、初期設定することにより行われている。
【０００５】
即ち、通常的に液晶表示装置の駆動は、始めレジスタから最後レジスタまでそれぞれのレジスタに貯蔵されるレジスタ値の設定を通じて、行われる。例えば、システムパワーがオンされた状態でディスプレイオフ状態を維持するようにレジスタ値を設定し、ブーストアップ（ｂｏｏｓｔ−ｕｐ）される前のパワー設定及びブーストアップされたパワー設定のためにレジスタ値を設定する。その後、初期化シーケンスのためにレジスタ値を設定した後、ディスプレイオンシーケンスのためにレジスタ値を設定してディスプレイオン状態を維持し、ディスプレイ動作の始めを行う一連の動作によりディスプレイパワーをオンさせて、液晶表示装置を駆動している。
【０００６】
このような複雑な手続きは、液晶表示装置のディスプレイオン状態を具現する度に反復的に使用されている。
【０００７】
しかし、このような反復的なレジスタ値の設定過程は、システムの内部的又は外部的要因によって、間違ったレジスタ値を設定する虞がある。前記した間違ったレジスタ値の設定は、ディスプレイ装置の表示品質を低減させる原因として作用する問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の技術的な課題は、このような従来の問題点を解決するためのもので、本発明の目的は、反復的に使用される駆動シーケンスを簡略化させて、駆動ソフトウェアの具現を簡略化させながら、外部的な環境要因によるドライブＩＣの誤動作を防止するためのディスプレイ装置の駆動方法を提供することにある。
【０００９】
本発明の他の目的は、前記したディスプレイ装置の駆動方法を行うためのディスプレイ制御装置を提供することにある。
【００１０】
本発明の更なる他の目的は、前記したディスプレイ装置の駆動方法を行うためのディスプレイ装置を提供することにある。
【課題を解決するための手段】
【００１１】
前記した本発明の目的を実現するために、一実施例によるディスプレイ装置の駆動方法は、ディスプレイ装置の起動によって、上位駆動ブロック単位で貯蔵された前記ディスプレイ装置の駆動と連係される駆動設定値を抽出する段階と、前記抽出された駆動設定値を用いて、前記ディスプレイ装置を駆動する段階と、を含む。
【００１２】
前記上位駆動ブロック単位は、前記ディスプレイ装置のパワーオンシーケンス動作を行うための上位構造のパワー設定ブロック、前記ディスプレイ装置のディスプレイ設定のための上位構造のディスプレイ設定ブロック、前記ディスプレイ装置のガンマ制御のための上位構造のガンマ制御ブロック、前記ディスプレイ装置のパワーオフシーケンス動作を行うための上位構造のパワー設定ブロック、  前記ディスプレイ装置のスタンバイモード設定のための上位構造のスタンバイモード設定ブロック、前記ディスプレイ装置のウェークアップモード設定のための上位構造のウェークアップモード設定ブロック、及び前記ディスプレイ装置のローカラー（ｌｏｗ  ｃｏｌｏｒ）モード進入及び解除のための上位構造のローカラー進入／解除モードブロックを含むことが好ましい。
【００１３】
前記パワーオンシーケンスは、前記ディスプレイ装置のパワーオン状態でリセット及びディスプレイオフ状態が設定されることによって、ブーストアップされる前の第１パワーを設定する段階と、前記第１パワーの設定が完了されることによって、ブーストアップされた第２パワーを設定する段階と、前記ディスプレイ装置の初期化シーケンスを行う段階と、前記初期化シーケンスの完了によって、前記ディスプレイ装置のディスプレイオン状態に遷移するためのディスプレイオンシーケンスを行う段階と、を含むことが好ましい。
【００１４】
前記パワーオフシーケンスは、前記ディスプレイ装置のディスプレイオン状態からディスプレイオフ状態に遷移するためにディスプレイオフシーケンスを行う段階と、前記ディスプレイオフシーケンスの完了によって、前記ディスプレイ装置に供給されるパワーを遮断する段階と、を含むことが好ましい。
【００１５】
前記カラーモード進入シーケンスは、前記ディスプレイ装置がノーマルモードのディスプレイオン状態からディスプレイオフ状態に遷移するために、ディスプレイオフシーケンスを行う段階と、前記ディスプレイオフシーケンスの完了によって、グラフィックＲＡＭデータを更新する段階と、前記グラフィックＲＡＭデータの更新によって、ローカラーモードを設定する段階と、前記ローカラーモードの設定によって、前記ディスプレイ装置のディスプレイオン状態に遷移するために、ディスプレイオンシーケンスを行う段階と、前記ディスプレイオンシーケンスの完了によって、前記ディスプレイ装置のローカラーモードに遷移するために、ディスプレイオン状態でレジスタ値を変更させる段階と、を含むことが好ましい。
【００１６】
前記カラーモード解除シーケンスは、前記ディスプレイ装置がローカラーモードのディスプレイオン装置からディスプレイオフ状態に遷移するために、ディスプレイオフシーケンスを行う段階と、前記ディスプレイオフシーケンスの完了によって、グラフィックＲＡＭデータを更新する段階と、前記グラフィックＲＡＭデータが更新されることによって、ノーマルカラーモードを設定する段階と、前記ノーマルカラーモードの設定によって、ディスプレイオン状態に遷移するために、ディスプレイオンシーケンスを行う段階と、前記ディスプレイオンシーケンスの完了によって、前記ディスプレイ装置のノーマルモードに遷移するために、ディスプレイオン状態でレジスタ値を変更させる段階と、を含むことが好ましい。
【００１７】
前記スタンバイモードは、前記ディスプレイ装置のディスプレイオン状態からディスプレイオフ状態に遷移するために、ディスプレイオフシーケンスを行う段階と、前記ディスプレイオフシーケンスの完了によって、スタンバイモード設定のために、レジスタ値を変更する段階と、を含むことが好ましい。
【００１８】
前記ウェークアップモードは、前記ディスプレイ装置のスタンバイモードでオシレイション（ｏｓｃｉｌｌａｔｉｏｎ）を始める段階と、前記オシレイションの始めによって、前記スタンバイモードを取り消す段階と、前記スタンバイモードの取り消しによって、前記ディスプレイ装置のディスプレイオン状態に遷移するために、パワーオンシーケンスを行う段階と、を含むことが好ましい。
【００１９】
前記した本発明の他の目的を実現するために、一実施例によるディスプレイ制御装置は、レジスタ入力回路、上位レジスタ部、及びチップ制御回路を含み、画像をディスプレイするために、外部のホストから提供される画像信号をディスプレイ装置に提供する。前記レジスタ入力回路は、前記ホスト及び外部メモリに接続される。前記上位レジスタ部は、前記レジスタ入力回路に接続され、前記ディスプレイ装置の駆動と連係される駆動設定値を上位駆動ブロック単位で貯蔵する。前記チップ制御回路は、前記ホストから画像信号と前記画像信号に対応する制御信号が提供されることによって、前記上位レジスタから上位駆動ブロック単位で抽出して、前記ディスプレイ装置の駆動を制御する。
【００２０】
前記ディスプレイ制御装置は、データ出力回路、ソース制御回路、及びゲート制御回路を更に含む。前記データ出力回路は、前記ホストから受信されるディスプレイデータ信号と、前記チップ制御回路から受信されるタイミング及び制御信号を前記ディスプレイ装置のソースドライバーに出力する。前記ソース制御回路は、前記チップ制御回路から受信されるタイミング及び制御信号を前記ソースドライバーに出力する。前記ゲート制御回路は、前記チップ制御回路から受信されるタイミング及び制御信号を前記ディスプレイ装置のゲートドライバーに出力する。
【００２１】
前記した本発明の更なる他の目的を実現するために、一実施例によるディスプレイ装置は、外部のホストから提供される画像信号に応答して画像をディスプレイするディスプレイ装置において、表示パネル、ソースドライバー、ゲートドライバー、メモリ、及びディスプレイ制御器を含む。前記ソースドライバーは、表示パネルのデータラインにデータ信号を提供し、前記ゲートドライバーは、前記表示パネルのゲートラインにゲート信号を提供する。前記メモリは、前記ディスプレイ装置の駆動と連係される複数の駆動設定値を貯蔵する。前記ディスプレイ制御器は、前記ディスプレイ装置の駆動と連係される駆動設定値を上位駆動ブロック単位で貯蔵し、前記ホストから画像信号と前記画像信号に対応する制御信号が提供されることによって、前記上位駆動ブロック単位で抽出して、前記ソースドライバー及びゲートドライバーの駆動を制御する。
【００２２】
前記ディスプレイ制御器は、前記ホスト及びメモリに接続されたレジスタ入力回路と、前記レジスタ入力回路に接続されたレジスタ部と、を含み、前記レジスタ部は、前記ディスプレイ装置の駆動と連係される駆動設定値を上位駆動ブロック単位で貯蔵することが好ましい。
【００２３】
前記上位レジスタ部は、複数の上位レジスタを含み、前記複数の上位レジスタのそれぞれには、貯蔵された上位構造の上位駆動ブロック単位を保護するためのロッキング（Ｌｏｃｋｉｎｇ）機能を有することが好ましい。
【００２４】
このようなディスプレイ装置の駆動方法とこれを行うためのディスプレイ装置によると、駆動時に必要な全体の設定値を上位構造のブロック単位と設定し、駆動時にユーザの立場で必要なブロックを呼び出す方式を採用することにより、反復的に用いられるシーケンスを簡略化させて駆動ソフトウェアの具現を簡略化させることができる。
【発明を実施するための最良の形態】
【００２５】
以下、添付図面を参照して、本発明をより詳細に説明する。
【００２６】
図１は、本発明の実施例による液晶表示装置のブロック図である。
【００２７】
図１を参照すると、本発明の実施例による液晶表示装置１００は、ディスプレイ制御器１１０、プログラマブルＲＯＭ（ＰＲＯＭ）チップ１２０、ソースドライバー１３０、ゲートドライバー１４０、及び液晶表示パネル１５０を含む。
【００２８】
ディスプレイデータ及び同期信号は、外部のコンピュータシステムやテレビ、又はビデオシステムのようなホストシステム９０からライン９７を通じて前記ディスプレイ制御器１１０に入力される。
【００２９】
前記ディスプレイ制御器１１０は、ライン１０６を通じてソース制御信号を、ライン１０７を通じてディスプレイデータを前記ソースドライバー１３０に伝送し、前記ソースドライバー１３０は、ライン１０９を通じて液晶表示パネル１５０のソース電極に接続される。
【００３０】
前記液晶表示パネル１５０は、複数のゲートラインＧＬと、複数のソースラインＳＬと、前記ゲートラインＧＬとソースラインＳＬに電気的に接続された薄膜トランジスタＴＦＴを含む。前記ゲートラインＧＬは、ゲート信号を前記薄膜トランジスタＴＦＴに伝達し、前記ソースラインＳＬは、データ信号を前記薄膜トランジスタＴＦＴに伝達する。前記薄膜トランジスタＴＦＴのドレイン電極は、液晶キャパシタＣｌｃとストレージキャパシタＣｓｔに共通接続される。
【００３１】
前記ディスプレイ制御器１１０は、前記液晶表示パネル１５０のゲート電極にライン１４３を通じて接続されている前記ゲートドライバー１４０に制御信号をライン１１７を通じて出力する。
【００３２】
前記ディスプレイ制御器１１０は、プログラマブルアナログ基準レベルをライン１１１を通じて前記ソースドライバー１３０で駆動させる。前記ディスプレイ制御器１１０から出力されるアナログ基準レベルとソース及びゲート制御信号は、外部ＰＲＯＭ１２０により第１直列バス１１９を通じて初期にプログラミングされる。前記第１直列バス１１９は、Ｉ２Ｃバスを含む。前記外部ＰＲＯＭ１２０による前記ディスプレイ制御器１１０出力のプログラム可能性は、前記ディスプレイ制御器１１０が、異なるディスプレイシステムでその特性を再設計しなくても作動されることができる適応性を提供する。
【００３３】
前記ディスプレイ制御器１１０とホストシステム９０は、第２直列バス９９を用いて情報を交換する。このような通信チャンネルを用いて前記ホストシステム９０内のソフトウェアは、前記ディスプレイ制御器１１０から出力されるアナログ基準レベルとソース及びゲート制御信号を動的に修正することができる。前記第１及び第２直列バス１１９、９９は、分離されたバスであるか、同じバスであり得る。前記ディスプレイ制御器１１０は、その出力を動的に修正することができるので、特定アプリケーションに合うように、ディスプレイ装置の動作特性を調節して、環境変化の補償が可能である。
【００３４】
図２は、図１に図示されたディスプレイ制御器を詳細に説明するためのブロック図である。
【００３５】
図２を参照すると、前記ディスプレイ制御器１１０は、データ／同期入力回路２０２、データ出力回路２０４、チップ制御回路２０６、レジスタ入力回路２０８、プログラマブルレジスタ２１０、マルチプレクサ回路２１２、ソース制御回路２１９、ゲート制御回路２２１、アナログ出力回路２１６、及び選択的なフラッシュメモリ２０３を含む。一つのチップ上に具現可能な前記ディスプレイ制御器１１０は、説明の便意のために論理的に分離しただけであり、ハードウェア的に分離したこと意味しない。
【００３６】
前記データ／同期入力回路２０２は、ライン９７を通じて前記ホストシステム９０からディスプレイデータ及び同期信号を受信する。前記データ／同期入力回路２０２は、ライン２０３を通じて前記データ出力回路２０４に接続され、ライン２０５を通じて前記チップ制御回路２０６に接続される。
【００３７】
前記レジスタ入力回路２０８は、前記第１直列バス１１９を通じて前記外部ＰＲＯＭ１２０からデジタル値を受信し、また、前記第２直列バス９９を通じて前記ホストシステム９０からデジタル値を受信する。前記レジスタ入力回路２０８は、ライン２０９を通じて前記プログラマブルレジスタ２１０に接続される。前記レジスタ入力回路２０８は、前記フラッシュメモリ２０３からデジタル値を受信することができる。
【００３８】
前記プログラマブルレジスタ２１０は、ライン２１１を通じて前記チップ制御回路２０６に接続され、ライン２１２を通じて前記マルチプレクサ（ＭＵＸ）回路２１３に接続される。前記マルチプレクサ回路２１３は、ライン２１４を通じて前記チップ制御回路２０６に接続され、ライン２１５を通じて前記アナログ出力回路２１６に接続される。
【００３９】
前記チップ制御回路２０６は、前記ホスト９０から画像信号と前記画像信号に対応する制御信号が提供されるにつれて、前記プログラマブルレジスタ２１０から上位駆動ブロック単位で抽出して、前記ディスプレイ装置の駆動を制御する。
【００４０】
具体的に、前記チップ制御回路２０６は、ライン２０５を通じて前記データ／同期入力回路２０２から、また、ライン２１１を通じて前記プログラマブルレジスタ２１０から情報を受信する。このように受信された情報を用いて、前記チップ制御回路２０６は、ライン２１７を通じてタイミング及び制御信号を前記データ出力回路２０４に出力し、ライン２１８を通じて前記ソース制御回路２１９に出力し、ライン２２０を通じて前記ゲート制御回路２２１に出力し、ライン２２２を通じて前記アナログ制御回路２１６に出力する。
【００４１】
前記データ出力回路２０４は、ライン２０３を通じて前記データ／同期入力回路２０２からディスプレイデータ信号を受信し、ライン２１７を通じて前記チップ制御回路２０６からタイミング及び制御信号を受信する。前記データ出力回路２０４は、ライン１１５を通じて前記ディスプレイデータ信号を前記ソースドライバー１３０に出力する。
【００４２】
前記ソース制御回路２１９は、ライン２１８を通じて前記チップ制御回路２０６からタイミング及び制御信号を受信する。前記ソース制御回路２１９は、ライン１１３を通じてタイミング及び制御信号を前記ソースドライバー１３０に出力する。
【００４３】
前記ゲート制御回路２２１は、ライン２２０を通じて前記チップ制御回路２０６からタイミング及び制御信号を受信する。前記ゲート制御回路２２１は、ライン１１７を通じて前記タイミング及び制御信号を前記ゲートドライバー１４０に出力する。
【００４４】
前記アナログ出力回路２１６は、ライン２２２を通じて前記チップ制御回路２０６からタイミング及び制御信号を受信し、ライン２１５を通じて前記ＭＵＸ回路２１３からデジタル値を受信する。前記アナログ出力回路２１６は、ライン１１１を通じてアナログ基準レベルを前記ソースドライバー１３０に出力する。
【００４５】
図３は、図１に図示されたソースドライバーの入／出力を示す図である。
【００４６】
図１乃至図３を参照すると、前記ソースドライバー１３０は、ライン１１１を通じてＸ＋１個アナログ基準レベル（Ｖ０、Ｖ１、．．．、ＶＸ）を受信し、ライン１１５を通じてデジタルディスプレイデータを受信し、ライン１１３を通じて制御及びタイミング信号を入力として受信する。
【００４７】
前記ソースドライバー１３０は、ライン１３３を通じて前記液晶表示パネル１５０のソース電極に印加される複数（ｐ＋１）のアナログ電圧を出力する。具体的に、それぞれのｎビットのディスプレイデータ値は、ラッチされ、Ｘ＋１個アナログ基準レベルを用いてデジタル−アナログコンバータ（Ｄ／Ａ）でｐ＋１個アナログ電圧のうちの一つに変換された後、前記液晶表示パネル１５０のソース電極に印加される。変換プロセスで前記Ｘ＋１個アナログ基準レベルは、通常的に液晶表示装置ＬＣＤの非線形伝達曲線（又は、ガンマ曲線）に近接するのに用いられる。
【００４８】
前記デジタル−アナログコンバータ（Ｄ／Ａ）は、外部のガンマ電圧生成回路から提供されるガンマ電圧に基づいて変換されたアナログ電圧を前記液晶表示パネル１５０のソース電極に出力する。前記したガンマ電圧生成回路は、後述する図９で詳細に説明する。
【００４９】
図４は、図２に図示されたプログラマブルレジスタに貯蔵される上位レジスタ部を論理的に説明するためのブロック図である。
【００５０】
図４を参照すると、本発明によるプログラマブルレジスタ２１０に貯蔵される上位レジスタ部は、第１乃至第８上位レジスタ２１０Ａ、２１０Ｂ、２１０Ｃ、２１０Ｄ、２１０Ｅ、２１０Ｆ、２１０Ｇ、２１０Ｈを含む。ここで、前記上位レジスタ部は、説明の便意のために論理的に分離しただけであり、ハードウェア的に分離したことを意味しない。
【００５１】
前記第１上位レジスタ２１０Ａは、図５で後述するパワーオンシーケンス（ＰＯＷＥＲ＿ＯＮ  ＳＥＱＵＥＮＣＥ）動作のための上位構造のパワー設定ブロック（ＰＯＷＥＲ  ＯＮ  ＳＥＴＴＩＮＧ  ＢＬＯＣＫ）を貯蔵する。前記第２上位レジスタ２１０Ｂは、ディスプレイ設定のための上位構造のディスプレイ設定ブロック（ＤＩＳＰＬＡＹ  ＳＥＴＴＩＮＧ  ＢＬＯＣＫ）を貯蔵する。前記第３上位レジスタ２１０Ｃは、ガンマ制御のための上位構造のガンマ制御ブロック（ＧＡＭＭＡ  ＣＯＮＴＲＯＬ  ＢＬＯＣＫ）を貯蔵する。前記第４上位レジスタ２１０Ｄは、パワーオフシーケンス（ＰＯＷＥＲ＿ＯＦＦ  ＳＥＱＵＥＮＣＥ）動作のための上位構造のパワー設定ブロック（ＰＯＷＥＲ  ＯＦＦ  ＳＥＴＴＩＮＧ  ＢＬＯＣＫ）を貯蔵する。
【００５２】
前記第５及び第６上位レジスタ２１０Ｅ、２１０Ｆは、スタンバイモード（ＳＴＡＮＤ＿ＢＹ  ＭＯＤＥ）設定のための上位構造のスタンバイモード設定ブロックとウェークアップモード（ＷＡＫＥ＿ＵＰ  ＭＯＤＥ）設定のための上位構造のウェークアップモード設定ブロックをそれそれ貯蔵する。
【００５３】
前記第７及び第８上位レジスタ２１０Ｇ、２１０Ｈは、８−カラーモード（８−ＣＯＬＯＲ  ＭＯＤＥ）進入のための上位構造の８−カラー進入モードブロックと、８−カラーモード解除のための上位構造の８−カラー解除モードブロックをそれぞれ貯蔵する。
【００５４】
前述した上位構造のブロックが設定されるにつれて、ディスプレイ装置側では駆動時に必要なブロックのみを呼び出して、ディスプレイ動作に活用する。これによって、ディスプレイ装置の内部的又は外部的要因によって、間違ったレジスタ値が設定され得る確率を最小化して、表示品質が低下されることを防止することができる。
【００５５】
また、ディスプレイ装置の製造者側では、特定上位構造のブロックに対してレジスタ値の修正や調整が必要ならば、該当上位構造のブロックを貯蔵する単位レジスタを呼び入れて、内部設定レジスタに再設定や更新、変更等のためのレジスタ値を記録することにより、反復的に用いられるシーケンスの修正をより容易にすることができる。
【００５６】
以上では、ディスプレイ装置の駆動のための上位構造のブロックでパワーオンシーケンス、ディスプレイ設定シーケンス、ガンマ制御シーケンス、パワーオフシーケンス、スタンバイモード設定シーケンス、ウェークアップモード設定シーケンス、８−カラーモード進入及び解除シーケンスに分離して、８個のレジスタのそれぞれに貯蔵することを説明した。しかし、ディスプレイ装置の特性が変化するにつれて、ＭＰＥＧ−４のような動画像モード支援のためのシーケンス、立体画像のためのシーケンス等が必要ならば、該当シーケンスを別に分離させて、別のレジスタに貯蔵することもできる。
【００５７】
前記した各種シーケンスに対応してなされることができる一例を添付図面を参照して、より詳細に説明する。ここで言及される各種レジスタの番地は、一例として言及しており、各レジスタに設定されるレジスタ値も、一例として言及する。仮に、ディスプレイ装置のアプリケーションや関連スペックや採用されるドライブＩＣ等が変更されると、レジスタの番地や該当レジスタに貯蔵されるレジスタ値も変更されることは自明である。
【００５８】
図５は、図４に図示されたパワーオンシーケンスを説明するための流れ図である。
【００５９】
図５を参照すると、システムパワーがオンされた状態（段階Ｓ１１０）で、１ｍｓ以上の時間が経過することにより（段階Ｓ１１５）、リセット（ＲＥＳＥＴ）が設定されず、ディスプレイオフ状態を維持する（段階Ｓ１２０）。
【００６０】
その後、１０ｍｓ以上の時間が経過することにより（段階Ｓ１２５）、一連のパワー設定シーケンス動作を行う（段階Ｓ１３０）。前記パワー設定シーケンス動作は、外部から提供される電源電圧をブーストアップ（ｂｏｏｓｔ−ｕｐ）される以前の第１電源電圧に変換する第１パワー設定段階と、一定時間の経過後、前記第１電源電圧をブーストアップさせて第２電源電圧に変換する第２パワー設定段階と、を含む。前記したパワー設定シーケンス動作を行うレジスタ値は、第１上位レジスタ２１０Ａに貯蔵される。
【００６１】
前記パワー設定シーケンス動作を行った後、６０ｍｓ以上の時間が経過することにより（段階Ｓ１３５）、ディスプレイオン状態を維持するために、ディスプレイ設定シーケンス動作を行った後（段階Ｓ１４０）、レジスタに貯蔵されたレジスタ値を変更する（段階Ｓ１５０）。前記ディスプレイ設定シーケンス動作は、初期化シーケンス段階と、ディスプレイオンシーケンス段階を経由して、ディスプレイオン状態に遷移する。前記ディスプレイ設定シーケンス動作は、第２上位レジスタ２１８Ｂに貯蔵される。
【００６２】
図６は、図５に図示されたディスプレイオフ状態を説明するための概念図である。
【００６３】
図６を参照すると、０７番地レジスタは「００００ｈ」と設定し、１２番地レジスタは「００００ｈ」と設定し、１３番地レジスタは「００００ｈ」と設定する。これにより、リセットが設定されず、ディスプレイオフ状態を維持する。
【００６４】
図７は、図５の第１及び第２パワー設定を説明するための流れ図である。
【００６５】
図７を参照すると、１１番地レジスタに貯蔵されるレジスタ値を「００００ｈ」と設定し、１２番地レジスタに貯蔵されるレジスタ値を「０００１ｈ」と設定し、１３番地レジスタに貯蔵されるレジスタ値を「０８１６ｈ」と設定し、１０番地レジスタを「２１３４ｈ」と設定する（段階Ｓ１３１）。
【００６６】
その後、１２番地レジスタに貯蔵されるレジスタ値を「００１１ｈ」と設定する（段階Ｓ１３２）。
【００６７】
その後、４０ｍｓの時間が経過するにつれて（段階Ｓ１３３）、１３番地レジスタに貯蔵されるレジスタ値を「０８１６ｈ」と設定し、１０番地レジスタに貯蔵されるレジスタ値を「２１３０ｈ」と設定する（段階Ｓ１３４）。このような一連の過程を通じて外部から提供される電源電圧をブーストアップされる以前の第１電源電圧に変換させて第１パワーを設定し、前記第１電源電圧をブーストアップさせて第２電源電圧に変換させて第２パワーを設定する。
【００６８】
図８は、図５に図示された初期化シーケンスを説明するための概念図である。
【００６９】
図８を参照すると、０１番地レジスタに貯蔵されるレジスタ値を「０１１Ｂｈ」と設定し、０２番地レジスタに貯蔵されるレジスタ値を「０７００ｈ」と設定し、０３番地レジスタに貯蔵されるレジスタ値を「Ｄ０３０ｈ」と設定し、０４番地レジスタに貯蔵されるレジスタ値を「００００ｈ」と設定し、０５番地レジスタに貯蔵されるレジスタ値を「００００ｈ」と設定し、０７番地レジスタに貯蔵されるレジスタ値を「１００４ｈ」と設定して、０８番地レジスタに貯蔵されるレジスタ値を「０８０８ｈ」と設定する。
【００７０】
また、０Ｂ番地レジスタに貯蔵されるレジスタ値を「１Ｄ００ｈ」と設定し、０Ｃ番地レジスタに貯蔵されるレジスタ値を「０００２ｈ」と設定し、０Ｄ番地レジスタに貯蔵されるレジスタ値を「１７３２ｈ」と設定し、４１番地レジスタに貯蔵されるレジスタ値を「００００ｈ」と設定し、４２番地レジスタに貯蔵されるレジスタ値を「ＤＢ００ｈ」と設定し、４３番地レジスタに貯蔵されるレジスタ値を「ＤＥＤＥｈ」と設定し、４４番地レジスタに貯蔵されるレジスタ値を「ＡＦ００ｈ」と設定し、４５番地レジスタに貯蔵されるレジスタ値を「ＤＢ００ｈ」と設定する。
【００７１】
また、７Ｃ番地レジスタに貯蔵されるレジスタ値を「００Ｃ０ｈ」と設定し、７Ｆ番地レジスタに貯蔵されるレジスタ値を「０１００ｈ」と設定する。
【００７２】
また、３０番地レジスタに貯蔵されるレジスタ値を「０３０３ｈ」と設定し、３１番地レジスタに貯蔵されるレジスタ値を「０３０３ｈ」と設定し、３２番地レジスタに貯蔵されるレジスタ値を「０３０３ｈ」と設定し、３３番地レジスタに貯蔵されるレジスタ値を「０４０２ｈ」と設定し、３４番地レジスタに貯蔵されるレジスタ値を「０４０４ｈ」と設定し、３５番地レジスタに貯蔵されるレジスタ値を「０４０４ｈ」と設定し、３６番地レジスタに貯蔵されるレジスタ値を「０４０４ｈ」と設定し、３７番地レジスタに貯蔵されるレジスタ値を「０２０４ｈ」と設定し、３８番地レジスタに貯蔵されるレジスタ値を「１７００ｈ」と設定し、３９番地レジスタに貯蔵されるレジスタ値を「１７００ｈ」と設定する。
【００７３】
前記した３０乃至３９番地レジスタに貯蔵されるレジスタ値は、第３上位レジスタ１２０Ｃに貯蔵されることが好ましい。
【００７４】
図９は、図４に図示されたガンマ制御ブロックにより動作されるガンマ電圧生成装置の構成を示すブロック図である。
【００７５】
図９を参照すると、ガンマ電圧生成装置３００は、ガンマ基準電圧発生部３１０、ガンマ電圧選択部３２０、ガンマ調整レジスタ部３３０、及びガンマ電圧出力部３４０を含む。
【００７６】
前記ガンマ基準電圧発生部３１０は、ガンマ電源電圧ＧＶＤＤと接地電圧ＶＧＳとの間に直列で接続される複数の抵抗アレイで構成され、各抵抗の電圧分配を通じてレベル別ガンマ基準電圧を生成する機能を行う。前記抵抗アレイには、電圧分配のための抵抗以外にも、第１、第２、第３、及び第４可変抵抗３１１ａ、３１１ｂ、３１１ｃ、３１１ｄが含まれる。この際、前記第１及び第２可変抵抗３１１ａ、３１１ｂ、又は、前記第３及び第４可変抵抗３１１ｃ、３１１ｄは、実施環境によってそれぞれ複数の可変抵抗で構成されても良い。
【００７７】
前記ガンマ電圧選択部３２０は複数のセレクタ３２１で構成され、前記ガンマ調整レジスタ部３３０から提供されるレジスタ値に応答して、抵抗アレイから出力されるガンマ基準電圧を選択して、前記ガンマ電圧出力部３０４に提供する。
【００７８】
前記ガンマ調整レジスタ部３３０は、勾配（ｇｒａｄｉｅｎｔ）調整レジスタ３３１、微細調整レジスタ３３３、及び振幅調整レジスタ３３５で構成され、ガンマ基準電圧選択のための複数のレジスタ値を前記ガンマ基準電圧発生部３１０及びガンマ電圧選択部３２０に出力する。
【００７９】
具体的に、前記勾配調整レジスタ３３１は、ガンマ曲線の勾配を調整するためのレジスタ値を貯蔵し、前記微細調整レジスタ３３３はガンマ曲線の微細調整のためのレジスタ値を貯蔵し、前記振幅調整レジスタ３３５は、ガンマ曲線の振幅を調整するためのレジスタ値を貯蔵する。前記ガンマ曲線の勾配調整のためのレジスタ値と振幅調整のためのレジスタ値は、前記ガンマ基準電圧発生部３１０に提供され、前記ガンマ曲線の微細調整のためのレジスタ値は、前記ガンマ電圧選択部３２０に提供される。
【００８０】
前記ガンマ電圧出力部３４０は、前記ガンマ基準電圧発生部３１０から提供されるガンマ基準電圧と、前記ガンマ電圧選択部３２０から提供されるガンマ基準電圧に基づいて、複数のガンマ電圧を出力する。前記複数のガンマ電圧は、前記ソースドライバー１３０に具備されるデジタル−アナログコンバータ（Ｄ／Ａ）に提供される。
【００８１】
図１０は、図４に図示されたパワーオフシーケンスを説明するための流れ図である。
【００８２】
図１０を参照すると、ディスプレイがオンされた状態（段階Ｓ２１０）で、ディスプレイオフシーケンス動作を行う（段階Ｓ２２０）。前記ディスプレイオフシーケンス動作は、０７番地レジスタに貯蔵されるレジスタ値を「００３６ｈ」と設定し（段階Ｓ２２１）、４０ｍｓの時間が経過するにつれて（段階Ｓ２２３）、０７番地レジスタに貯蔵されるレジスタ値を「００２６ｈ」と設定し（段階Ｓ２２５）、４０ｍｓの時間が経過するにつれて（段階Ｓ２２７）、０７番地レジスタに貯蔵されるレジスタ値を「０００４ｈ」と設定する（段階Ｓ２２９）。
【００８３】
前記ディスプレイオフシーケンス動作が終了されるにつれて、ディスプレイオフ状態を維持し（段階Ｓ２３０）、パワー供給をオフさせるようにレジスタ値を設定する（段階Ｓ２４０）。前記パワー供給をオフさせるためには、１０番地レジスタに貯蔵されるレジスタ値を「００００ｈ」と設定し、１２番地レジスタに貯蔵されるレジスタ値を「００００ｈ」と設定し、１３番地レジスタに貯蔵されるレジスタ値を「００００ｈ」と設定する。
【００８４】
前記パワー供給をオフさせるようにレジスタ値が設定されることにより、外部から供給されるシステムパワーは遮断され、システムオフ状態を維持する（段階Ｓ２５０）。
【００８５】
図１１及び図１２を参照すると、図５に図示された８−カラー進入モードシーケンスを説明するための流れ図である。前記８−カラー進入モードを実行するシーケンスは、第８上位レジスタ２１０Ｈに貯蔵される。
【００８６】
図１１及び図１２を参照すると、２６万カラーのようなノーマルモード（又は、ハイカラー）で（段階Ｓ３１０）、ディスプレイ装置がディスプレイオン状態を維持することにより（段階Ｓ３２０）、ディスプレイ装置のディスプレイオフのための一連のディスプレイオフシーケンス動作を行う（段階Ｓ３３０）。前記ディスプレイオフシーケンス動作（段階Ｓ３３０）は、０７番地のレジスタ値を「００３６ｈ」と設定し（段階Ｓ３３１）、２フレームの時間の間待機した後（段階Ｓ３３３）、０７番地のレジスタ値を「００２６ｈ」と設定し（段階Ｓ３３５）、２フレームの時間の間待機した後（段階Ｓ３３７）、０７番地のレジスタ値を「０００４ｈ」に変更する（段階Ｓ３３９）一連の動作で構成される。
【００８７】
前記したディスプレイオフシーケンスが終了されるにつれて、ディスプレイ装置はディスプレイオフ状態に遷移される（段階Ｓ３４０）。
【００８８】
その後、グラフィックＲＡＭ（ＧＲＡＭ）に貯蔵されたデータを更新する（段階Ｓ３５０）。
【００８９】
その後、８−カラーモード（又は、ローカラー）を設定する（段階Ｓ３６０）。前記８−カラーモードを設定する動作は、０７番地のレジスタ値を「０００Ｃｈ」に変更し（段階Ｓ３６１）、４０ｍｓ間待機する（段階Ｓ３６３）一連の動作で構成される。
【００９０】
その後、ディスプレイオン状態に遷移するために、ディスプレイオンシーケンス動作を行う（段階Ｓ３７０）。前記ディスプレイオンシーケンス動作（段階Ｓ３７０）は、０７番地のレジスタ値を「０００Ｄｈ」に変更し（段階Ｓ３７１）、２フレームの時間の間待機した後（段階Ｓ３７３）、０７番地のレジスタ値を「００２Ｆｈ」に変更し（段階Ｓ３７５）、２−水平ライン区間の時間（２Ｈ）の間待機した後（段階Ｓ３７７）、０７番地のレジスタ値を「００３Ｆｈ」に変更する（段階Ｓ３７９）。
【００９１】
前記したディスプレイオンシーケンスが終了されるにつれて、ディスプレイ装置はディスプレイオン状態に遷移され（段階Ｓ３８０）、２１番地のレジスタ値を「００００ｈ」に変更した後（段階Ｓ３９０）、８−カラーモードに進入する（段階Ｓ３９５）。
【００９２】
以上では、２６万カラーのようなノーマルモードで８−カラーモードに進入する一連のシーケンスを設定したが、前記した２６万カラーより相対的に小さく数のカラーモードに進入する一連のシーケンスへの適用は自明である。
【００９３】
図１３及び図１４は、図５に図示された８−カラー解除モードシーケンスを説明するための流れ図である。前記８−カラー解除モードを実行するシーケンスは、第７上位レジスタ２１０Ｇに貯蔵される。
【００９４】
図１３及び図１４を参照すると、８−カラーモードで（段階Ｓ４１０）、ディスプレイ装置がディスプレイオン状態を維持することにより（段階Ｓ４２０）、ディスプレイ装置のディスプレイオフのための一連のディスプレイオフシーケンス動作を行う（段階Ｓ４３０）。前記ディスプレイオフシーケンス動作（段階Ｓ４３０）は、０７番地のレジスタ値を「００３Ｅｈ」と設定し（段階Ｓ４３１）、２フレームの時間の間待機した後（段階Ｓ４３３）、０７番地のレジスタ値を「００２Ｅｈ」と設定し（段階Ｓ４３５）、２フレームの時間の間待機した後（段階Ｓ４３７）、０７番地のレジスタ値を「０００Ｃｈ」に変更する（段階Ｓ４３９）一連の動作で構成される。
【００９５】
前記したディスプレイオフシーケンスが終了されるにつれて、ディスプレイ装置はディスプレイオフ状態に遷移される（段階Ｓ４４０）。
【００９６】
その後、グラフィックＲＡＭ（ＧＲＡＭ）に貯蔵されたデータを更新する（段階Ｓ４５０）。
【００９７】
その後、２６万カラーのようなハイカラーのノーマルモードを設定する（段階Ｓ４６０）。前記２６万カラーモードを設定する動作は、０７番地のレジスタ値を「０００４ｈ」に変更し（段階Ｓ４６１）、４０ｍｓ間待機する（段階Ｓ４６３）一連の動作で構成される。
【００９８】
その後、ディスプレイオン状態に遷移するために、ディスプレイオンシーケンス動作を行う（段階Ｓ４７０）。前記ディスプレイオンシーケンス動作（段階Ｓ４７０）は、０７番地のレジスタ値を「０００５ｈ」に変更し（段階Ｓ４７１）、２フレームの時間の間待機した後（段階Ｓ４７３）、０７番地のレジスタ値を「００２７ｈ」に変更し（段階Ｓ４７５）、２−水平ライン区間の時間の間待機した後（段階Ｓ４７７）、０７番地のレジスタ値を「００３７ｈ」に変更する（段階Ｓ４７９）。
【００９９】
前記したディスプレイオンシーケンスが終了されるにつれて、ディスプレイ装置はディスプレイオン状態に遷移され（段階Ｓ４８０）、２１番地のレジスタ値を「００００ｈ」に変更した後（段階Ｓ３９０）、２６万カラーのようなノーマルモードに進入する（段階Ｓ４９５）。
【０１００】
図１５は、図５に図示されたスタンバイモードシーケンスを説明するための流れ図である。前記スタンバイモードを実行するシーケンスは、第５上位レジスタ２１０Ｅに貯蔵される。
【０１０１】
図１５を参照すると、ディスプレイ装置のディスプレイオン状態で（段階Ｓ５１０）、ディスプレイ装置のディスプレイオフのための一連のディスプレイオフシーケンス動作を行う（段階Ｓ５２０）。前記ディスプレイオフシーケンス動作（段階Ｓ５２０）は０７番地のレジスタ値を「００３６ｈ」と設定し（段階Ｓ５２１）、２フレームの時間の間待機した後（段階Ｓ５２３）、０７番地のレジスタ値を「００２６ｈ」と設定し（段階Ｓ５２５）、２フレームの時間の間待機した後（段階Ｓ５２７）、０７番地のレジスタ値を「０００４ｈ」に変更する（段階Ｓ５２９）一連の動作で構成される。
【０１０２】
前記したディスプレイオフシーケンスが終了されるにつれて、ディスプレイ装置はディスプレイオフ状態に遷移される（段階Ｓ５３０）。
【０１０３】
その後、１０番地レジスタ値を「０００１ｈ」と設定してスタンバイモードを設定し（段階Ｓ５４０）、前記スタンバイモードが設定されるにつれて、ディスプレイ装置はスタンバイモードに遷移される（段階Ｓ５５０）。
【０１０４】
図１６は、図５に図示されたウェークアップモードシーケンスを説明するための流れ図である。
【０１０５】
図１６を参照すると、ディスプレイ装置のスタンバイモード状態で（段階Ｓ６１０）、ディスプレイ装置のスタンバイモードの取り消しのための一連のオシレイションシーケンス動作を始める（段階Ｓ６２０）。前記オシレイションのシーケンス動作（段階Ｓ６２０）は、００番地のレジスタ値を「０００１ｈ」と設定し（段階Ｓ６２１）、１０ｍｓ間待機する（段階Ｓ６２３）一連の動作で構成される。
【０１０６】
前記したオシレイションシーケンス動作が終了されることにより、ディスプレイ装置はスタンバイモード取り消し状態に遷移される（段階Ｓ６３０）。
【０１０７】
その後、パワーオンシーケンス動作を行い（段階Ｓ６４０）、前記パワーオンシーケンス動作が終了されるにつれて、ディスプレイ装置はディスプレイオン状態に遷移される（段階Ｓ６５０）。
【産業上の利用可能性】
【０１０８】
以上で説明したように、本発明によると、駆動時に必要な全体の設定値を上位構造のブロック単位で設定し、駆動時にユーザの立場で必要なブロックを呼び出す方式を採用することにより、反復的に用いられるシーケンスを簡略化させて、ソフトウェアの具現を簡略化させることができる。
【０１０９】
また、システムノイズのような外部的な環境要因によるドライブＩＣの誤動作を防止することができ、これによって表示品質が悪化されることを防止することができる。
【０１１０】
また、上位レジスタブロックにロッキング機能が付与されるので、システムが非正常的に設定されることを遮断することができる。
【０１１１】
以上、本発明の実施例によって詳細に説明したが、本発明は、これに限定されず、本発明が属する技術分野において通常の知識を有するものであれば、本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【０１１２】
【図１】本発明の実施例による液晶表示装置のブロック図である。
【図２】図１に図示されたディスプレイ制御器を詳細に説明するためのブロック図である。
【図３】図１に図示されたソースドライバーの入／出力を示す概念図である。
【図４】図２に図示されたプログラマブルレジスタに貯蔵される上位レジスタ部を論理的に説明するためのブロック図である。
【図５】図４に図示されたパワーオンシーケンスを説明するための流れ図である。
【図６】図５に図示されたディスプレイオフ状態を説明するための概念図である。
【図７】図５の第１及び第２パワー設定を説明するための流れ図である。
【図８】図５に図示された初期化シーケンスを説明するための概念図である。
【図９】図４に図示されたガンマ制御ブロックによって動作されるガンマ電圧生成装置の構成を示すブロック図である。
【図１０】図４に図示されたパワーオフシーケンスを説明するための流れ図である。
【図１１】図５に図示された８−カラー進入モードシーケンスを説明するための流れ図である。
【図１２】図５に図示された８−カラー進入モードシーケンスを説明するための流れ図である。
【図１３】図５に図示された８−カラー解除モードシーケンスを説明するための流れ図である。
【図１４】図５に図示された８−カラー解除モードシーケンスを説明するための流れ図である。
【図１５】図５に図示されたスタンバイモードシーケンスを説明するための流れ図である。
【図１６】図５に図示されたウェークアップモードシーケンスを説明するための流れ図である。
【符号の説明】
【０１１３】
１１０    ディスプレイ制御器
１２０    ＰＲＯＭ
１３０    ソースドライバー
１４０    ゲートドライバー
１５０    液晶表示パネル
２０２    データ／同期入力回路
２０３    フラッシュメモリ
２０４    データ出力回路
２０６    チップ制御回路
２０８    レジスタ入力回路
２１０    プログラマブルレジスタ
２１０Ａ、２１０Ｂ、２１０Ｃ、２１０Ｄ、２１０Ｅ、２１０Ｆ、２１０Ｇ、２１０Ｈ    上位レジスタ
２１２    マルチプレクサ回路
２１６    アナログ出力回路
２１９    ソース制御回路
２２１    ゲート制御回路
【図１】
2006171668.tif 000003
【図２】
2006171668.tif 000004
【図３】
2006171668.tif 000005
【図４】
2006171668.tif 000006
【図５】
2006171668.tif 000007
【図６】
2006171668.tif 000008
【図７】
2006171668.tif 000009
【図８】
2006171668.tif 000010
【図９】
2006171668.tif 000011
【図１０】
2006171668.tif 000012
【図１１】
2006171668.tif 000013
【図１２】
2006171668.tif 000014
【図１３】
2006171668.tif 000015
【図１４】
2006171668.tif 000016
【図１５】
2006171668.tif 000017
【図１６】
2006171668.tif 000018