(57)【要約】【課題】センサ特性における温度ドリフトを低減する。【解決手段】センサ装置１０は、シリコンを基材とするセンサ本体部１と、同じくシリコンを基材とする上部封止体２及び下部封止体３とを備えている。センサ装置１０を駆動する集積回路は、センサ本体部１を駆動するための回路と配線パターン６０とを備えて構成され、上部封止体２に形成される。センサ装置１０を実装するための実装用電極５は、部封止体２の接合面を這うように形成される配線パターン６０に形成され、センサ本体部１は、配線パターン６０に電気的に接続されている。【選択図】図１
2006186358.tif 000002
【特許請求の範囲】
【請求項１】
一つのウェハから形成される下部封止体と、
前記一つのウェハとは別のウェハから形成されるセンサ本体部と、
前記一つのウェハ及び前記別のウェハとは更に別のウェハから形成される上部封止体とを備え、前記３枚のウェハを接合した後に個々に切り出されることによって得られたセンサ装置であって、
前記下部封止体、前記センサ本体部及び前記上部封止体は、同一の材料であり、
前記上部封止体と前記下部封止体との一方又は双方が、前記センサ本体部を駆動するための回路が形成された集積回路基板であること
を特徴とするセンサ装置。
【請求項２】
前記材料が半導体であること
を特徴とする請求項１に記載のセンサ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサ装置に関し、特に、センサ特性における温度ドリフトを低減することができるセンサ装置に関する。
【背景技術】
【０００２】
半導体プロセスを基盤としたマイクロマシン技術を用いたマイクロサイズのセンサ、アクチュエータ等、及び、それらの駆動回路（制御回路を含む）を集積化した微細システムは、ＭＥＭＳ（Micro Electro Mechanical System）と称される。
【０００３】
図４は、ＭＥＭＳとして形成された従来のセンサシステムの側面断面図である。このセンサシステム１５０は、セラミクス基板７０、センサ装置７４、集積回路７５、実装用外部電極７７、及び封止材７８を備えている。セラミクス基板７０は、配線パターン７６を有している。
【０００４】
センサ装置７４は、角速度センサであり、シリコンを基材とするセンサ本体部７１、ガラスを材料とする上部封止体７２、及び、同じくガラスを材料とする下部封止体７３を備えている。上部封止体７２と下部封止体７３とは、センサ本体部７１を気密に収納する部材である。集積回路７５は、センサ装置７４を駆動（制御を含む）する駆動回路であり、ベアチップの形態でバンプを通じてセラミクス基板７０の上の配線パターン７６に接続されている。即ち、集積回路７５は、セラミクス基板７０にフリップチップ実装されている。センサ装置７４もフリップチップ実装と同様の形態でセラミクス基板７０に実装されている。また、センサ装置７４及び集積回路７５は、樹脂の封止材７８によって封止されている。センサシステム１５０は、配線パターン７６に接続された実装用外部電極７７を通じて、外部の回路基板等に実装することができる。このように、センサシステム１５０は、あたかも一つの集積回路と同様に取り扱うことが可能となっている。
【０００５】
センサ装置７４に関して、シリコンを基材とするセンサ本体部７１を、ガラス製の上部封止体７２及び下部封止体７３で封止する技術は、特許文献１にも開示されているように、当分野では一般的に用いられる技術である。しかしながら、シリコンとガラスとの間では、熱膨張係数の差が大きく、温度変化に伴ってセンサ本体部７１に歪が生じるという問題点があった。この歪は、センサ本体部７１の共振周波数を変化させる等により、センサとしての特性に温度ドリフトを生じる要因となっていた。更に、センサシステム１５０は、センサ装置７４と集積回路７５とを互いに横に並ぶように実装するので、システムの小型化に限界を有していた。
【特許文献１】特開２００１−１５３８８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記の問題点に鑑みてなされたもので、センサ特性における温度ドリフトを低減したセンサ装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決し上記目的を達成するために、本発明のうち第１の態様に係るものは、一つのウェハから形成される下部封止体と、前記一つのウェハとは別のウェハから形成されるセンサ本体部と、前記一つのウェハ及び前記別のウェハとは更に別のウェハから形成される上部封止体とを備え、前記３枚のウェハを接合した後に個々に切り出されることによって得られたセンサ装置であって、前記下部封止体、前記センサ本体部及び前記上部封止体は、同一の材料であり、前記上部封止体と前記下部封止体との一方又は双方が、前記センサ本体部を駆動するための回路が形成された集積回路基板であることを特徴とするものである。
【０００８】
本発明のうち第２の態様に係るものは、第１の態様に係るセンサ装置であって、前記材料が半導体であることを特徴とするものである。
【発明の効果】
【０００９】
本発明のセンサ装置は、下部封止体、センサ本体部及び上部封止体が同一の材料であるので、それらの部材の間で熱膨張係数に差違がない。このため、センサ装置を構成する部材の間の熱膨張係数の差違に起因する温度ドリフトが抑制される。
【発明を実施するための最良の形態】
【００１０】
図１は、本発明の実施形態によるセンサ装置（センサシステム）の構成を示す縦断面図である。このセンサ装置１０は、例えば角速度センサであり、シリコンを基材とするセンサ本体部１、同じくシリコンを基材とする上部封止体２（８１）、及び、同じくシリコンを基材とする下部封止体３を備えている。「シリコンを基材とする」とは、不純物がドープされたシリコンをも含める趣旨である。
【００１１】
上部封止体２と下部封止体３とは、互いに接合されることにより、その内部に形成する空洞にセンサ本体部１を気密に収納している。上部封止体２と下部封止体３とは、周知のシリコン基板の貼り合わせ技術を用いて接合することができる。
【００１２】
ここで、注目すべきは、上部封止体２が集積回路基板即ちチップ本体８１として形成されている点である。チップ本体８１（２）には、センサ本体部１を駆動するための図略の回路と、チップ本体８１の接合面を這う配線パターン６０とが形成されている。
【００１３】
配線パターン６０は、チップ本体８１の内側主面に配設された配線パターン６１と、チップ本体８１の側面に配設された配線パターン６２と、チップ本体８１の外側主面に配設された配線パターン６３とを含んでいる。配線パターン６１、６２及び６３は互いに連結している。センサ本体部１は、配線パターン６１に電気的に接続されている。センサ装置１０を実装するための実装用電極５は、配線パターン６３の上に形成されている。実装用電極５は、例えばバンプ電極である。配線パターン６１は、チップ本体８１の相対する下部封止体３との接合面にも配設されており、それによってセンサ本体部１と実装用電極５との電気的接続を実現している。チップ本体８１と配線パターン６０とは、センサ装置１０を駆動（制御を含む）する駆動回路である集積回路を構成し、このため、センサ装置１０がＭＥＭＳとしてのセンサシステム１０１を構成している。
【００１４】
センサ装置１０では、上部封止体２としてのチップ本体８１が、少なくとも一部において配線パターン６１を挟んで、下部封止体３と接合されている。本明細書では、この形態をも含めて下部封止体３と上部封止体２（チップ本体８１）とが接合している、と表現する。
【００１５】
下部封止体３は、基板状部材３５とこれに接合した枠状部材３６とを含んでいる。基板状部材３５を一つのウェハから形成し、センサ本体部１と枠状部材３６とを別のウェハから形成し、上部封止体２を更に別のウェハから形成することができる。上部封止体２のウェハに上記図略の回路及び配線パターン６０を形成するための処理等を行った後に、３枚のウェハを例えば貼り合わせにより接合し、その後に個々のチップに切り出すことにより、センサ装置１０を得ることができる。図１では、枠状部材３６は下部封止体３に含めているが、上部封止体２に含めても良い。このように、センサシステム１０１（センサ装置１０）は、あたかも一つの集積回路と同様に取り扱うことが可能となっている。なお、上部封止体２だけでなく下部封止体３にも、チップ本体８１と同様に回路を形成しても良い。
【００１６】
以上のように、センサ装置１０（センサシステム１０１）は、センサ本体部１が、自身と材料を同一にする上部封止体２及び下部封止体３によって収納され且つ固定されているので、それらの部材の間に熱膨張係数の差違がない。このため、構成部材の間での熱膨張係数の差違に起因するセンサ特性の温度ドリフトが解消される。
【００１７】
また、センサ装置１０は、上部封止体２としてチップ本体８１を用いるので、集積回路を別途に要することがない。このため、センサ装置１０は、センサシステム１０１の小型化を実現する。
【００１８】
図２は、チップ本体８１に配線パターン６０を配設する工程を示す製造工程図である。図２（ａ）、（ｃ）、（ｅ）及び（ｇ）は、各工程におけるチップ本体８１（２）の縦断面図であり、図２（ｂ）、（ｄ）、（ｆ）及び（ｈ）は、対応する各工程におけるチップ本体８１（２）の側面図である。各縦断面図は、同列の側面図のＢ−Ｂ切断線に沿った断面図に該当する。
【００１９】
配線パターン６０を配設するには、まず、周知の半導体プロセスを通じて回路が形成されたチップ本体８１を準備する（図２（ａ）、（ｂ））。チップ本体８１は、ウェハから切り出される前のものであることが製造工程の容易化の観点から望ましいが、切り出された後のものであっても良い。次に、チップ本体８１の表面全体に、メッキ下地層６５を形成する（図２（ｃ）、（ｄ））。メッキ下地層６５は、例えばアルミニウムをスパッタリングすることにより形成される。メッキ下地層６５は、例えば１μｍ程度の厚さに形成される。
【００２０】
次に、メッキ下地層６５を選択的に除去することにより、メッキ下地層６５をパターニングする（図２（ｅ）、（ｆ））。メッキ下地層６５の選択的除去は、例えば、レーザビームを選択的に照射することにより達成することができる。或いは、フォトリソグラフィを用いることによりメッキ下地層６５の選択的除去を行っても良い。次に、図２（ｅ）及び（ｆ）の工程後の生成物を、例えばメッキ液に浸漬して電流を通じることにより、パターニング後のメッキ下地層６６の上に配線パターン６０を形成する（図２（ｇ）、（ｈ））。配線パターン６０は、例えばニッケルを材料とし、例えば１０μｍ程度の厚さに形成される。
【００２１】
図２（ｈ）において、３つの領域に分割された配線パターン６０のうち、例えば、中央を占める領域が不要なパターンであれば、この部分を他の部分から孤立するようにパターニングしておくとよい。それにより、メッキ工程において中央の領域には電流が流れないので、中央の領域における配線パターン６０の形成を阻止することができる。中央の領域にメッキ下地層６６が残らないように、メッキ下地層６５をパターニングすることによっても、中央の領域に配線パターン６０が形成されないようにすることも可能である。但し、レーザビームを用いてパターニングする場合には、スループットを高める上で、レーザビームを照射すべき面積を節減することが望ましい。また、中央の領域が不要な領域であったとしても、この領域に形成される配線パターン６０が回路の動作を妨げない場合には、図２（ｈ）に示すようにこの領域に配線パターン６０を形成しても支障がない。
【００２２】
次に、図１に戻って、配線パターン６０の一部である配線パターン６３の上に実装用電極５を形成する。その後、上部封止体２としてのチップ本体８１と下部封止体３とを、例えば貼り合わせにより接合することにより、図１に示すセンサ装置１０が得られる。
【００２３】
なお、チップ本体８１に配線パターン６０の代わりに、貫通電路４を形成しても良い。この形態においても、上部封止体２としてチップ本体８１を用いることによる利点は、同様に得られる。
【００２４】
図３は、上部封止体２に貫通電路４を形成する工程を示す製造工程図である。上部封止体２（８１）に貫通電路４を形成するには、まず、例えばＩＣＰを用いることにより上部封止体２に貫通孔４２を形成し、その後、例えば熱酸化により二酸化シリコンの絶縁膜４１を上部封止体２の表面に形成する（図３（ａ））。次に、ＣＶＤ（化学気相成長）を用いることにより、例えば銅などの導電体４３を上部封止体２の表面に堆積させる（図３（ｂ））。導電体４３は、銅以外の金属であっても良く、不純物をドープした多結晶シリコンであってもよい。その後、例えば銅メッキを実行して導電体４４を堆積させることにより、貫通孔４２を導電体４４で埋め込む（図３（ｃ））。銅メッキの代わりに、ＣＶＤを用いても良い。次に、例えばマスクパターンを用いてメタルＲＩＥ（反応性イオンエッチング）を実行し、導電体４４を選択的に除去することにより配線パターン（パッドを含む）４６，４７を形成する（図３（ｄ））。
【００２５】
このように、周知の半導体プロセスを組み合わせることにより、上部封止体２（８１）に貫通電路４を容易に形成することができる。また、図３（ｃ）の工程により、貫通孔４２を導電体４４により容易に埋め込むことができるので、センサ本体部１を収納するために上部封止体２と下部封止体３とが内部に形成する収納室を容易に気密に保つことができ、特に、高真空に保つことも可能となる。それにより品質の良いセンサ装置１０を得ることができる。更に、上部封止体２の表面に絶縁膜４１が形成されるので、シリコンを基材とする上部封止体２と貫通電路４との間が良好に電気的に絶縁される。それにより、高精度のセンサ装置１０が得られる。
【００２６】
更に、図３（ｄ）に示すように、上部封止体２の下面を平坦に形成することにより、下部封止体３との貼り合わせを容易化することができる。なお、上部封止体２の代わりに、或いは、それと併せて、下部封止体３に貫通電路４を形成することも可能である。
【００２７】
また、センサ本体部１、上部封止体２及び下部封止体３は、シリコンを基材とする材料以外の半導体であってもよい。しかしながら、数多くの半導体の中で、シリコンについては微細加工を行うための技術が幅広く確立されており、且つ材料も低コストであることから、特に、シリコンを基材とする材料が望ましい。また、センサ本体部１、上部封止体２及び下部封止体３は、半導体を材料としなくても、材料が互いに同一であれば、熱膨張係数の差違に起因する温度ドリフトの問題は解消される。しかしながら、半導体を材料とすることで、半導体プロセスを用いて微細加工を容易に行うことができ、高精度且つ小型のセンサ装置１０を容易に得ることができる。
【００２８】
更に、上部封止体２を貫通する貫通電路４によりセンサ本体部１と実装用電極５とを接続することにより、センサ装置１０について、集積回路のフリップチップと同様の形態を実現するので、センサ装置１０が横に広がらず小型化される。
【００２９】
ここで、接合面を這うように形成される配線パターン６０は、貫通電路４に比べて配設容易であるため、製造コストが節減される。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施形態によるセンサ装置（センサシステム）の構成を示す縦断面図である。
【図２】図１のチップ本体に配線パターンを配設する工程を示す製造工程図である。
【図３】図１のチップ本体に貫通電路を形成する工程を示す製造工程図である。
【図４】従来技術によるセンサシステムの構成を示す縦断面図である。
【符号の説明】
【００３１】
１  センサ本体部
２  上部封止体
３  下部封止体
４  貫通電路
５  実装用電極
１０  センサ装置
４１  絶縁膜
４２  貫通孔
４３、４４  導電体
６０  配線パターン
６５  メッキ下地層
６７  配線パターン
８１  チップ本体（集積回路基板）
１０１  センサシステム
【図１】
2006186358.tif 000003
【図２】
2006186358.tif 000004
【図３】
2006186358.tif 000005
【図４】
2006186358.tif 000006