(57)【要約】【課題】  ラッチアップが発生した際に電源をオフしなくても回路本体に過電流が流れてしまうことのない車両用メータ回路を提供する。【解決手段】  電源端子１１ａとリセット端子１１ｂを有し且つメータを駆動するための回路本体１１と、電源端子１１ａに直流電源電圧を供給する電源回路１２とを備えた車両用メータ回路であって、電源回路１２と回路本体１１との間にカレントミラー回路１３と短絡回路１４とを設け、カレントミラー回路１３の出力電流Ｉrefが予め設定した設定値より大きいとき、短絡回路１４のトランジスタＱ５をオンしてリセット端子をグラウンドに短絡させる。【選択図】  図１
2006145229.tif 000002
【特許請求の範囲】
【請求項１】
電源端子とリセット端子を有し且つメータを駆動するための回路本体と、前記電源端子に直流電源電圧を供給する電源回路とを備えた車両用メータ回路であって、
前記電源端子に入力する電流を検出する電流検出手段と、
この電流検出手段が検出する検出電流が予め設定した設定値より大きいとき、前記リセット端子または電源端子をグラウンドに短絡させる短絡手段とを設けたことを特徴とする車両用メータ回路。
【請求項２】
前記電流検出手段はカレントミラー回路で構成されていることを特徴とする請求項１に記載の車両用メータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、メータを駆動するための回路本体と、この回路本体の電源端子に直流電源電圧を供給する電源回路とを備えた車両用メータ回路に関する。
【背景技術】
【０００２】
従来から、メータを駆動するための回路本体にＣ−ＭＯＳ ＩＣ回路が使用されている。
【０００３】
かかるＣ−ＭＯＳ ＩＣ回路が高周波サージ等に晒されると、Ｃ−ＭＯＳ ＩＣ回路がラッチアップして過電流が流れ、Ｃ−ＭＯＳ ＩＣ回路が誤動作したり破壊したりすることがある。
【０００４】
これを防止するために、電源とＣ−ＭＯＳ ＩＣ回路との間に第１トランジスタを設け、Ｃ−ＭＯＳ ＩＣ回路とグラウンドとの間に第２トランジスタを設けた保護回路が考えられている（特許文献１参照）。
【０００５】
かかる保護回路は、通常の使用状態では第１,第２トランジスタをオンさせておくことにより電源電流をＣ−ＭＯＳ ＩＣ回路に供給し、Ｃ−ＭＯＳ ＩＣ回路がラッチアップしたとき例えば第２トランジスタをオフさせることにより電源電流の供給を停止させて、Ｃ−ＭＯＳ ＩＣ回路に過電流を流さないようにするものである。
【特許文献１】特開平８−１０２５２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、このような保護回路にあっては、一時的な過電流によって電源をオフするものであるから、常にフェールセーフが要求される車両用のメータには適さない。
【０００７】
この発明の目的は、ラッチアップが発生した際に電源をオフしなくても回路本体を過電流から保護することのできる車両用メータ回路を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１の発明は、電源端子とリセット端子を有し且つメータを駆動するための回路本体と、前記電源端子に直流電源電圧を供給する電源回路とを備えた車両用メータ回路であって、
前記電源端子に入力する電流を検出する電流検出手段と、
この電流検出手段が検出する検出電流が予め設定した設定値より大きいとき、前記リセット端子または電源端子をグラウンドに短絡させる短絡手段とを設けたことを特徴とする。
【０００９】
請求項２の発明は、前記電流検出手段はカレントミラー回路で構成されていることを特徴とする。
【発明の効果】
【００１０】
この発明によれば、ラッチアップが生じた際に短絡手段がリセット端子または電源端子をグラウンドに短絡させるので、電源をオフしなくても回路本体を過電流から保護することができる。
【発明を実施するための最良の形態】
【００１１】
以下、この発明に係る車両用メータ回路の実施の形態である実施例を図面に基づいて説明する。
【実施例】
【００１２】
［第１実施例］
図１は車両用メータ回路１０を示した回路図である。車両用メータ回路１０は、図示しないメータを駆動させるためのＲＩＳＣ ＭＰＵ等からなる回路本体１１と、この回路本体１１に直流電源電圧を供給する電源回路１２と、カレントミラー回路（電流検出手段）１３と、短絡回路（短絡手段）１４等とを備えている。
【００１３】
回路本体１１は、電源端子１１ａとリセット端子１１ｂとを有し、内部には電源端子１１ａとリセット端子１１ｂとを接続した抵抗Ｒ１やリセット回路１１Ａやパワーオンリセット回路１１Ｂ等とを有している。
【００１４】
電源回路１２は、トランジスタＱ１等を有しており、このトランジスタＱ１のエミッタはバッテリ電源ＶＤＤに接続され、ベースは抵抗Ｒ２およびスイッチＳ１を介して接地されている。スイッチＳ１は図示しないイグニッションスイッチのオンによりオンするようになっている。
【００１５】
カレントミラー回路１３は、３つのトランジスタＱ２〜Ｑ４から構成され、トランジスタＱ２のエミッタがトランジスタＱ３のエミッタに接続されるとともに電源回路１２のトランジスタＱ１のコレクタに接続されている。また、トランジスタＱ２のベースはトランジスタＱ３のコレクタに接続され、トランジスタＱ２のコレクタは電源ラインＬ１に接続されている。電源ラインＬ１はＶcc電源に接続されるとともに抵抗Ｒ３を介して回路本体１１の電源端子１１ａに接続されている。
【００１６】
トランジスタＱ３のベースはトランジスタＱ２のベースに接続されるとともにトランジスタＱ４のエミッタに接続されている。トランジスタＱ４のベースはトランジスタＱ２のコレクタに接続されている。
【００１７】
カレントミラー回路１３は、各トランジスタＱ２〜Ｑ４がオンすることにより、トランジスタＱ２の出力電流Ｉinと等しい出力電流ＩrefをトランジスタＱ４から出力させるようになっている。
【００１８】
短絡回路１４は、抵抗Ｒ３とトランジスタＱ５等とから構成され、トランジスタＱ５のベースがカレントミラー回路１３のトランジスタＱ４のコレクタに接続されているとともに抵抗Ｒ４を介して接地されている。トランジスタＱ５のエミッタは接地され、トランジスタＱ５のコレクタは回路本体１１のリセット端子１１ｂに接続されている。
【００１９】
トランジスタＱ５は、ベース電圧が所定電圧以上になるとオンして回路本体１１のリセット端子１１ｂをグラウンドに短絡させるようになっている。
［動  作］
次に、上記のように構成される車両用メータ回路１０の動作について説明する。
【００２０】
図示しないイグニッションスイッチのオンにより電源回路１２のスイッチＳ１がオンすると、トランジスタＱ１がオンして電源回路１２からバッテリ電源ＶＤＤの直流電圧が出力される。この直流電圧によりカレントミラー回路１３が動作し、各トランジスタＱ２〜Ｑ４がオンする。
【００２１】
そして、カレントミラー回路１３のトランジスタＱ２から出力電流Ｉinが出力されて電源ラインＬ１に流れる。また、カレントミラー回路１３のトランジスタＱ２のオンにより、電源回路１２から出力される直流電圧が抵抗Ｒ３を介して回路本体１１の電源端子１１ａに印加する。これにより、回路本体１１のパワーオンリセット回路１１Ｂが動作し、回路本体１１が動作して図示しないメータを駆動させる。
【００２２】
他方、カレントミラー回路１３のトランジスタＱ４から出力電流Ｉinと同じ電流値の出力電流Ｉrefが出力され、短絡回路１４の抵抗Ｒ４の両端に電圧Ｖrefが生じる。
【００２３】
回路本体１１の通常の動作では、電圧Ｖrefは短絡回路１４のトランジスタＱ５がオンする閾値を越えないように設定されていることにより、トランジスタＱ５はオフのままである。
【００２４】
そして、回路本体１１が高周波サージ等によりラッチアップしてカレントミラー回路１３の出力電流Ｉinが増加すると、回路本体１１の電源端子Ｖccに過電流が流れ、カレントミラー回路１３の出力電流Ｉrefも増加する。この出力電流Ｉrefの増加により、短絡回路１４の抵抗Ｒ４の電圧Ｖrefが増加してトランジスタＱ５の閾値を越え、トランジスタＱ５がオンする。
【００２５】
トランジスタＱ５のオンにより、回路本体１１のリセット端子１１ｂがグランドに短絡される。この短絡により、回路本体１１の電源端子Ｖccに入力した過電流が抵抗Ｒ１およびトランジスタＱ５を介してグラウンドへ流れ、回路本体１１は過電流から保護されることになる。
【００２６】
ラッチアップが解消されると、カレントミラー回路１３の出力電流Ｉin,Ｉrefは元の状態に戻り、短絡回路１４の抵抗Ｒ４の電圧Ｖrefは低下して、トランジスタＱ５はオフとなり、回路本体１１の通常の動作に自動復帰することになる。
【００２７】
このように、ラッチアップなどにより回路本体１１の電源端子１１ａに過電流が流れても、電源回路１２の出力をオフしなくても回路本体１１を過電流から保護することができ、しかも電源回路１２の出力をオフしないことにより回路本体１１のフェールセーフ機能を確保することができ、そのフェールセーフ機能を能動的に柔軟に設計することができる。
【００２８】
さらに、この第１実施例によれば、電源回路１２と回路本体１１との間にカレントミラー回路１３と短絡回路１４とを設けたものであるから、既存の回路を設計変更することなくそのまま使用することができる。
【００２９】
図２は他の例の車両用メータ回路３０を示したものである。この車両用メータ回路３０は、短絡回路１４のトランジスタＱ５のコレクタを抵抗Ｒ５を介して回路本体１１の電源端子１１ａに接続したものである。
【００３０】
この車両用メータ回路３０は、ラッチアップ等が生じたときに回路本体１１の電源端子１１ａをグラウンドに短絡することによって、回路本体１１を過電流から保護するようにしたものである。この車両用メータ回路３０よれば、リセット端子１１ｂを短絡するだけでは回路本体１１を十分に保護することができない場合や回路本体１１が抵抗Ｒ１を有していない場合でも、回路本体１１を過電流から十分に保護することができる。
［第２実施例］
図３は第２実施例の車両用メータ回路４０を示したものである。図３において、４１はノコギリ波Ｇ１を出力するノコギリ波発生回路、４２はノコギリ波発生回路４１のノコギリ波Ｇ１と抵抗Ｒ４に生じる電圧Ｖrefとを比較して、電圧Ｖrefがノコギリ波Ｇ１の電圧よりも高いときＨレベルの信号を出力し、電圧Ｖrefがノコギリ波Ｇ１の電圧よりも低いときＬレベルの信号を出力する比較器、４３は比較器４２の出力信号のＨレベルの期間から電圧Ｖrefを求め、この電圧Ｖrefが予め設定した閾値を越えているときＨレベルの信号を出力してトランジスタＱ５をオンさせる制御回路である。
【００３１】
この第２実施例によれば、回路本体１１の通常の動作では、電圧Ｖrefは低いのでノコギリ波Ｇ１の電圧を越えている期間が短く、比較器４２から出力されるＨレベルの期間は短い。すなわち、パルス幅の狭いパルスＰ（デジタル信号）が比較器４２から出力されることになる。
【００３２】
そして、ラッチアップなどによりカレントミラー回路１３の出力電流Ｉinが増加して出力電流Ｉrefが増加すると、抵抗Ｒ４の電圧Ｖrefが増加する。この電圧Ｖrefの増加により、電圧Ｖrefがノコギリ波Ｇ１の電圧よりも大きい期間が長くなることにより、比較器４２から出力されるパルスＰの幅が広くなる。
【００３３】
制御回路４３は、パルスＰの幅から電圧Ｖrefを求め、この電圧Ｖrefが閾値を越えている間、トランジスタＱ５をオンさせて回路本体１１のリセット端子１１ｂをグラウンドに短絡させ、回路本体１１をラッチアップなどによる過電流から保護する。
【００３４】
この第３実施例によれば、制御回路４３によってカレントミラー回路１３の出力電流Ｉinをリアルタイムで把握することができ、比較器４２から電圧Ｖrefのデジタル信号が得られるので、回路本体１１を大規模の集積回路で構成した場合、この集積回路に流れる電流量の監視をサブシステムで行うことができ、このサブシステムのＭＰＵによってその電流量の監視のための計算や割り込みを行うことができる。
【００３５】
また、回路本体１１を複数のブロックに細分化し、各ブロック毎にカレントミラー回路１３を設けることにより、各ブロック毎の電流量をリアルタイムで監視することができる。
【図面の簡単な説明】
【００３６】
【図１】この発明に係る車両用メータ回路の第１実施例の構成を示した回路図である。
【図２】他の例の車両用メータ回路の構成を示した回路図である。
【図３】第２実施例の車両用メータ回路の構成を示した回路図である。
【符号の説明】
【００３７】
１１        回路本体
１１ａ      電源端子
１１ｂ      リセット端子
１２        電源回路
１３        カレントミラー回路
１４        短絡回路
Ｑ５        トランジスタ
【図１】
2006145229.tif 000003
【図２】
2006145229.tif 000004
【図３】
2006145229.tif 000005