(57)【要約】【課題】  カラム毎にＡＤ変換回路を備えたイメージセンサにおいて、ＡＤ変換回路のオフセット成分のばらつきによる縦縞ノイズを低減する有効な方法を提供する。【解決手段】  遮光されたピクセルからなる複数のラインのカラム毎の出力に基づく値を用いて、カラム毎に配置された各ＡＤ変換回路のオフセット値の補正を行う。【選択図】図２
2006217304.tif 000002
【特許請求の範囲】
【請求項１】
有効画素であるピクセルのアレイと前記有効画素ピクセルのアレイのカラム方向の両側に配置された複数ラインからなる遮光されたピクセルと、カラム毎のＡＤ変換回路を備えたイメージセンサにおいて、
各カラムの前記遮光されたピクセルからなる複数のラインの出力に基づく値を用いて前記各ＡＤ変換回路のオフセット値の補正を行うことを特徴とするイメージセンサ。
【請求項２】
有効画素であるピクセルのアレイと、前記有効画素ピクセルのアレイのカラム方向の両側に配置された複数ラインからなる遮光されたピクセルと、前記カラム毎に配置されたＡＤ変換回路と、前記有効画素ピクセルの各ラインのＡＤ変換回路出力に対して、前記各カラムの前記遮光されたピクセルからなる複数のラインのＡＤ変換回路出力に基づく値を用いて前記各ＡＤ変換回路のオフセット値の補正を行うノイズ低減回路を備えたことを特徴とするイメージセンサ。
【請求項３】
前記ピクセルのロウ方向の位置を選択するロウセレクタと、前記ピクセルのカラム方向の位置を選択するカラムセレクタと、前記ロウセレクタ、前記カラムセレクタに順次周期的にピクセルのロウ方向位置とカラム方向位置を選択させ、当該選択されたロウ方向位置とカラム方向位置のピクセルの画素値が前記ＡＤ変換回路によってデジタルデータ化されて出力されるるためのタイミングに同期してロウ方向及びカラム方向の同期信号を生成するタイミングジェネレータを備え、
前記ノイズ低減回路は、前記同期信号に同期して出力された前記遮光されたピクセルのカラム方向毎のＡＤ変換回路出力の一部又は全部を選択し、当該選択された前記ＡＤ変換回路出力に基づく値を格納する記憶手段と、有効画素ピクセルの各ラインのＡＤ変換出力に対してカラム単位で前記記憶手段に格納された平均値を減算する減算手段と、前記減算手段による減算結果を出力する出力手段を有することを特徴とする請求項２に記載のイメージセンサ。
【請求項４】
前記出力手段は、前記減算結果が負である場合及び所定の上限値を超えた場合は、それぞれ所定の値に補正して出力することを特徴とする請求項３に記載のイメージセンサ。
【請求項５】
前記タイミングジェネレータは、前記遮光されたピクセルのカラム方向毎のＡＤ変換回路出力の一部又は全部を選択するための制御信号を前記ノイズ低減回路に供給し、前記ノイズ低減回路は当該制御信号に基づいて前記遮光されたピクセルのカラム方向毎のＡＤ変換回路出力の一部又は全部を選択することを特徴とする請求項３に記載のイメージセンサ。
【請求項６】
前記タイミングジェネレータは、前記ノイズ低減回路が選択する遮光されたピクセルのカラム方向毎のＡＤ変換回路出力に対応する遮光されたピクセルのラインを外部から指定して設定可能なテーブルを備え、当該テーブルの設定値に基づいて前記制御信号を前記ノイズ低減回路に供給することを特徴とする請求項５に記載のイメージセンサ。
【請求項７】
前記ロウセレクタは、前記有効画素ピクセルのアレイのカラム方向の両側に配置された複数ラインからなる遮光されたピクセルのロウ方向の位置を順次全て選択した後に前記有効画素ピクセルのロウ方向の位置を順次選択することを特徴とする請求項３に記載のイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサのノイズ低減処理方式に関するものであり、特に、カラム毎に配置されたＡＤ変換回路（ＡＤＣ）のオフセット成分のばらつきによる縦縞ノイズを低減するための方式に関する。
【背景技術】
【０００２】
カラム毎に配置されたＡＤ変換回路はそれぞれ特性のばらつきをもっており、オフセット値が異なる。このためカラム単位で有効画素から同様なオフセットを持つ遮光されたピクセル（黒の基準）の値を減算することでオフセット値の補正を行っていた。
【０００３】
このような従来例について、図６乃至図１０を参照して説明する。
図６はカラム毎にＡＤ変換回路７の配置されたイメージセンサ１の構成例を示す図である。
【０００４】
イメージセンサ１は、有効画素のアレイ２と、有効画素の上下（カラム方向）に複数ラインの遮光されたピクセル３，４と、ピクセルライン、すなわち行を選択するロウセレクタ５と、列を選択するカラムセレクタ６と、カラム毎に配置されたＡＤ変換回路７と、ＡＤ変換回路７の出力である画素データのノイズを低減化するノイズ低減回路８と、行選択と列選択のタイミングパルスをそれぞれロウセレクタ５とカラムセレクタ６に供給するとともに、ノイズ低減回路８に制御信号Ｂ０，ＨＤ信号及びＶＤ信号を供給するタイミングジェネレータ９を有する。
【０００５】
図７は、従来の、ＡＤ変換回路の出力ＡＤＯＵＴに出力される画素のタイミングを説明する図である。制御信号と行、列のカウント値とＡＤ変換回路の出力ＡＤＯＵＴに出力される画素データの関係、及びＨＤ信号の立ち上がりで読み出すラインが切り替えられることと、ＶＤ信号の立ち上がりで有効画素が読み出されることが示されている。ＨＤ信号がハイである期間にロウカウントで示されるラインの画素がカラムカウントの順に読み出される。ラインの切り替え期間であるＨＤ信号がロウの期間の出力データは無効データである。
【０００６】
図８は、従来例のロウカウンタの読み出し先頭位置とオフセット補償に用いる遮光ラインを示す図である。図８には、遮光されたピクセルラインが有効画素の上下に４つずつあり、上方の遮光ラインの最上部のラインをライン０として読み始めることと、ライン０の画素の出力を用いてオフセット値の補正を行うことが例示されている。
【０００７】
図９及び図１０には、ノイズ低減回路８におけるオフセット値を補正する回路構成とその動作がそれぞれ示されている。
図１０に示すように、遮光ライン０が指定されたときにのみ制御信号Ｂ０がハイであるので遮光ライン０の画素がＡＤ変換されて図９のＲＡＭ９１に書き込まれる。ＶＤ信号が立ち上がりハイとなって有効画素Ｐxnが読み出されると、ＲＡＭ９からも遮蔽ライン０の画素の値Ｂ0nが読み出されて減算器９２で有効画素の値から引き算され、次にリミッタ回路９３に入力され、取りうる値の範囲が制限されてＰＯＵＴに出力される。図９に例示されたものでは、画素値の上限は“５１１”に制限され、負の値は“０”にされている。
【０００８】
しかしながら、従来の方式のように遮光１ラインのみで補正した場合には、図５Ｂに示されているように、オフセットが補正し切れず結果として画面に縦縞のような乱れが見られる。
【０００９】
オフセットが補正しきれず縦縞ノイズが発生する他の原因としてはＡＤ変換回路の他に有効画素・遮光ピクセルの位置や特性のばらつき、電源ノイズの影響による影響も考えられる。
【００１０】
また、遮光1ライン中に画素欠陥があった場合にも誤った補正をしてしまう問題がある。
次に、本発明に関連する技術分野の先行技術を紹介する。
【００１１】
特許文献１には、イメージセンサにおける画素のブラックレベルを遮光ピクセル全体の平均により補償すること、そのブラックレベルの補償はＡＤ変換の前段で行われることが記載されている。しかし、カラム毎に配置されたＡＤ変換回路の特性のばらつきによる縦縞ノイズを軽減することについては記載されていない。
【００１２】
特許文献２には、画像読み取り装置のＡＤ変換回路のオフセット値を調整することが記載されているが、読み取り速度を速めるために分割された画像領域毎のばらつきを補正するもので、分割された画像領域の全ての画素の平均を用いるものである。
【００１３】
以上のように、イメージセンサのカラム毎に配置されたＡＤ変換回路のオフセット成分のばらつきによる縦縞ノイズを低減する有効な方法は存在していなかった。
【特許文献１】特開２００３−３０４４５５号公報
【特許文献２】特開２００２−２６９５４９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
そこで、本発明の解決しようとする課題は、カラム毎にＡＤ変換回路を備えたイメージセンサにおいて、ＡＤ変換回路のオフセット成分のばらつきによる縦縞ノイズを低減する有効な方法を提供することである。
【課題を解決するための手段】
【００１５】
遮光されたピクセルからなる複数のラインのカラム毎の出力に基づく値を用いて、カラム毎に配置された各ＡＤ変換回路のオフセット値の補正を行う。
【発明の効果】
【００１６】
本発明によりオフセットのばらつきや遮光ピクセルのばらつきは平均化することで、従来方式より縦縞ノイズが軽減される。
【発明を実施するための最良の形態】
【００１７】
図１は、本発明のイメージセンサ１０の構成を説明する図である。図６に示された構成例とは、タイミングジェネレータ１９が、設定テーブル１９１を有し、外部からその設定値を指定することにより、ＡＤ変換回路のオフセット値の補正に用いる遮光ラインを指定、変更可能とした点と、図６に示されたタイミングジェネレータ９が供給する制御信号に加えてさらに制御信号Ｂ１を供給することと、それを受けたノイズ低減回路１８の内部構成が異なる。
【００１８】
図２には、ノイズ低減回路１８内のオフセット補正回路の回路構成とその動作、出力が示されている。Ｂ０が“１”のときにセレクタ２６はＡＤ変換回路の出力であるＡＤＯＵＴのデータを選択し、そのデータはＲＡＭ２１に書き込まれる。Ｂ１が“１”の期間には、遮光ラインの出力であるＡＤＯＵＴのデータは、加算器２５の一方に入力される。加算器２５の他方の入力にはＲＡＭ２１に累積加算されている遮光ラインの画素のデータが入力され、オフセット値の補正のために使われるライン数をｍとすると、ｍ−１回の加算が実行される。加算結果は再びＲＡＭ２１に格納される。ＶＤ信号が“１”になり、有効画素がＡＤＯＵＴに出力されると、ＲＡＭ２１の読み出しが実行され、割算器２４で遮蔽ラインの画素の平均が計算され、減算器２２でＡＤＯＵＴに出力された有効画素の値から引き算され、次にリミッタ回路２３で上限が制限されてＰＯＵＴにオフセット値の補償された画素が出力される。
【００１９】
以下、ＡＤ変換回路のオフセット値の補正に用いる遮光ラインの選択に関する実施例を説明する。
図３Ａ及び図３Ｂは、有効画素の上下のすべての遮光ラインを上記オフセット値の補正に用いた実施例１を説明する図である。遮光ラインは、有効画素のピクセルアレイの上下にそれぞれ４ラインずつ設けられているとする。
【００２０】
有効画素が読み出されるまでにオフセットの補正値を計算する必要があるため、最初に読み出されるラインは、図３Ａに示すように、有効画素の下に設けられた遮光ラインの先頭のラインになる。有効画素の下部の遮光ラインの画素が読み出された後は上部の遮蔽ラインの先頭ラインから読み出される。
【００２１】
図３Ｂに示すように、ＡＤ変換回路からの出力ＡＤＯＵＴに遮光ライン０の画素データが現れるタイミングではＢ０が“１”であり、先に図２によって説明したように、遮光ライン０の画素データはＲＡＭ２１に書き込まれる。遮光ライン１乃至７の画素データがＡＯＵＴに出力されるタイミングでは、Ｂ１が“１”となり、遮光ライン０乃至７の画素データ全てがＡＤ変換回路のオフセット値の補正に用いられる。
【００２２】
図４Ａ及び図４Ｂは、有効画素の上下の遮光ラインのうちそれぞれ２つのラインを選択してオフセット値の補正に用いた実施例２を説明する図である。図４Ａに示すように、遮光ラインの読み出す順番は図３Ａに示されたものと同じである。オフセット値の補正に用いる遮光ラインは上下２つずつ、ロウカウンタの値が１，２，５，６のときの遮光ラインが選択されるものが例示されている。
【００２３】
図４Ｂに示すように、ＡＤＯＵＴに遮光ライン１の画素データが現れるタイミングでＢ０が“１”となり、続いて、遮光ライン２、遮光ライン５及び遮光ライン６の画素データが選択されてオフセット値の補正に用いられる。
【００２４】
どの遮光ラインの画素データを選択してオフセット値の補正に用いるかは、例示したものから明らかなように、Ｂ０、Ｂ１信号を立ち上げるタイミングにより制御することができる。
【００２５】
図５Ａ、図５Ｂ及び図５Ｃは、ＡＤ変換回路のオフセット値の補正の、理想、従来例及び本発明のそれぞれの結果を示すものである。
ある特定の１ラインのみでオフセット値の補正を行う従来例では、図５Ｂに示されているように、あるカラムのＡＤ変換回路のオフセットのばらつきの補償が十分でない場合が存在し、縦縞ノイズが発生する可能性がある。
【００２６】
それに対して、本発明では、複数の遮光ラインを用いてオフセット値の補正を行うため、図５Ｃに示すように図５Ａに示す理想に近い形でオフセット値の補正を実現することができる。
【００２７】
また、制御信号Ｂ０、Ｂ１を立ち上げるタイミングによりオフセット値の補正に用いる遮光ラインを選択することができ、制御信号Ｂ０，Ｂ１のタイミングは図１に示された設定テーブル１９１の設定値を変えることにより変更可能なので、遮光ピクセルに欠陥画素がある場合にも補正対象のラインの候補から除外することで誤った補正をなくすことができる。さらに、上下ピクセルからの平均を使うことでより多くのラインの平均を取ることができ、またピクセルの配置位置のばらつきに対しても考慮することができる。
【００２８】
更に、上記の例では、複数ラインの平均について説明したが、これにはライン毎に例えば遮光されていないピクセルに近いものほど重みが高くなるようにする等、種々のアレンジが可能であることは言うまでもない。
【図面の簡単な説明】
【００２９】
【図１】本発明のイメージセンサの構成を説明する図である。
【図２】本発明のオフセット補正回路の回路構成とその動作、出力を示す図である。
【図３Ａ】本発明の行読み出し先頭位置と、実施例１のオフセット値の補正に用いる遮光ラインを示す図である。
【図３Ｂ】本発明の実施例１の画素読み出し動作タイミングを説明する図である。
【図４Ａ】本発明の行読み出し先頭位置と、実施例２のオフセット値の補正に用いる遮光ラインを示す図である。
【図４Ｂ】本発明の実施例２の画素読み出し動作タイミングを説明する図である。
【図５Ａ】オフセット値の補正が理想的に行われた場合の結果を示す図である。
【図５Ｂ】従来例のオフセット値の補正の結果を示す図である。
【図５Ｃ】本発明のオフセット値の補正の結果を示す図である。
【図６】従来例のイメージセンサの構成例を説明する図である。
【図７】従来例の、ＡＤ変換回路の出力ＡＤＯＵＴに出力される画素のタイミングを説明する図である。
【図８】従来例の行読み出し先頭位置とオフセット値の補正に用いる遮光ラインを示す図である。
【図９】従来例のオフセット補正回路の回路構成とその動作、出力を示す図である。
【図１０】従来例の画素読み出し動作タイミングを説明する図である。
【符号の説明】
【００３０】
１、１０  イメージセンサ
２        有効画素のアレイ
３、４    遮光されたピクセル
５        ロウセレクタ
６        カラムセレクタ
７        ＡＤ変換回路
８、１８  ノイズ低減回路
９、１９  タイミングジェネレータ
１９１      設定テーブル
２１、９１  ＲＡＭ
２２，９２  減算器
２３，９３  リミッタ回路
２４        除算器
２５        加算器
２６        セレクタ
【図１】
2006217304.tif 000003
【図２】
2006217304.tif 000004
【図３Ｂ】
2006217304.tif 000005
【図４Ｂ】
2006217304.tif 000006
【図５Ａ】
2006217304.tif 000007
【図５Ｂ】
2006217304.tif 000008
【図５Ｃ】
2006217304.tif 000009
【図６】
2006217304.tif 000010
【図７】
2006217304.tif 000011
【図９】
2006217304.tif 000012
【図１０】
2006217304.tif 000013
【図３Ａ】
2006217304.tif 000014
【図４Ａ】
2006217304.tif 000015
【図８】
2006217304.tif 000016